TimeQuest Timing Analyzer report for top
Thu Aug 17 10:37:47 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Thu Aug 17 10:37:45 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.64 MHz ; 63.64 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 4.287 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.756 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 4.287 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.078     ; 15.633     ;
; 4.448 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.078     ; 15.472     ;
; 4.451 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.078     ; 15.469     ;
; 4.683 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.076     ; 15.239     ;
; 4.844 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.076     ; 15.078     ;
; 4.847 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.076     ; 15.075     ;
; 4.885 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.073     ; 15.040     ;
; 5.044 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.876     ;
; 5.050 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.870     ;
; 5.058 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.862     ;
; 5.128 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.792     ;
; 5.142 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.778     ;
; 5.213 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.709     ;
; 5.281 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.071     ; 14.646     ;
; 5.285 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.635     ;
; 5.315 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.605     ;
; 5.345 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.575     ;
; 5.374 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.548     ;
; 5.377 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.545     ;
; 5.380 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.540     ;
; 5.440 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.482     ;
; 5.446 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.476     ;
; 5.450 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.470     ;
; 5.454 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.468     ;
; 5.507 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.413     ;
; 5.507 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.413     ;
; 5.524 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.398     ;
; 5.538 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.384     ;
; 5.552 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.368     ;
; 5.668 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.252     ;
; 5.671 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.078     ; 14.249     ;
; 5.681 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.241     ;
; 5.711 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.211     ;
; 5.741 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.181     ;
; 5.776 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.146     ;
; 5.788 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.062     ; 14.148     ;
; 5.811 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.071     ; 14.116     ;
; 5.813 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.109     ;
; 5.842 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 14.096     ;
; 5.846 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.076     ;
; 5.898 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.081     ; 14.019     ;
; 5.903 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.019     ;
; 5.948 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.974     ;
; 5.970 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.952     ;
; 5.974 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.948     ;
; 5.976 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.946     ;
; 5.977 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.945     ;
; 5.984 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.938     ;
; 5.989 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.062     ; 13.947     ;
; 6.054 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.868     ;
; 6.059 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.858     ;
; 6.062 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.855     ;
; 6.068 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.854     ;
; 6.091 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.829     ;
; 6.093 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.827     ;
; 6.093 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.827     ;
; 6.096 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.824     ;
; 6.096 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.824     ;
; 6.098 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.822     ;
; 6.099 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.821     ;
; 6.101 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.819     ;
; 6.102 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.818     ;
; 6.103 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.817     ;
; 6.105 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.073     ; 13.820     ;
; 6.137 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.783     ;
; 6.139 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.078     ; 13.781     ;
; 6.144 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.773     ;
; 6.151 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.073     ; 13.774     ;
; 6.211 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.711     ;
; 6.241 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.681     ;
; 6.271 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.651     ;
; 6.303 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.630     ;
; 6.305 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.612     ;
; 6.306 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.616     ;
; 6.308 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.609     ;
; 6.376 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.546     ;
; 6.411 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.071     ; 13.516     ;
; 6.433 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.489     ;
; 6.466 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.071     ; 13.461     ;
; 6.478 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.444     ;
; 6.488 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.445     ;
; 6.496 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.426     ;
; 6.570 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.352     ;
; 6.576 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.346     ;
; 6.584 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.338     ;
; 6.610 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.060     ; 13.328     ;
; 6.613 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.073     ; 13.312     ;
; 6.627 ; decorder:d1|src2_d[4] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.302     ;
; 6.630 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.287     ;
; 6.654 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.268     ;
; 6.655 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.262     ;
; 6.661 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.256     ;
; 6.663 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.270     ;
; 6.668 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.254     ;
; 6.669 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.248     ;
; 6.699 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.063     ; 13.236     ;
; 6.739 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.178     ;
; 6.742 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.180     ;
; 6.753 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.164     ;
; 6.765 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.152     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.408 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.674      ;
; 0.423 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.687      ;
; 0.431 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; uart:dut_uart|tx:dut_tx|shift_data[7]        ; uart:dut_uart|tx:dut_tx|shift_data[6]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.432 ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; encorder:dut_encorder|uart_out_d[5]          ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; encorder:dut_encorder|shift_result[10]       ; encorder:dut_encorder|shift_result[14]       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.696      ;
; 0.433 ; encorder:dut_encorder|uart_out_d[2]          ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.697      ;
; 0.433 ; encorder:dut_encorder|uart_out_d[3]          ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.697      ;
; 0.435 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.700      ;
; 0.438 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; decorder:d1|state.END_DATA                   ; decorder:d1|done_sig                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.703      ;
; 0.440 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.704      ;
; 0.443 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.708      ;
; 0.444 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.709      ;
; 0.446 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.711      ;
; 0.450 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.716      ;
; 0.451 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|start_d                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.716      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; alu:dut_alu|mul_s:dut_mul_s|q[11]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[13]            ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_VALID       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.453 ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|divider_u:dut_divider_u|q[4]     ; alu:dut_alu|divider_u:dut_divider_u|q[5]     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; alu:dut_alu|mul_u:dut_mul_u|q[1]             ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.720      ;
; 0.454 ; alu:dut_alu|mul_s:dut_mul_s|A[6]             ; alu:dut_alu|mul_s:dut_mul_s|result[22]       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; alu:dut_alu|mul_u:dut_mul_u|q[7]             ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.454 ; decorder:d1|state.TYPE                       ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.718      ;
; 0.455 ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.720      ;
; 0.455 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.457 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.723      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[13]            ; alu:dut_alu|mul_u:dut_mul_u|A[12]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.723      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.723      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.723      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[11]            ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.459 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.724      ;
; 0.460 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.725      ;
; 0.465 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.730      ;
; 0.468 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.078      ; 0.732      ;
; 0.474 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.739      ;
; 0.474 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.738      ;
; 0.475 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.UART_SHIFT       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.740      ;
; 0.476 ; uart:dut_uart|rx:dut_rx|fnd_rxd[1]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.741      ;
; 0.477 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.742      ;
; 0.478 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.079      ; 0.743      ;
; 0.480 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[0]     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.744      ;
; 0.484 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.749      ;
; 0.484 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.749      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[12]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[13]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[14]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[15]      ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[1]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[2]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[3]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[4]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[5]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[6]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[7]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[8]       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[15]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[16]                       ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[8]                        ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[9]                        ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[14]                         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[15]                         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|cnt[0]                   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|cnt[1]                   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|cnt[2]                   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|cnt[3]                   ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[0] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[1] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[2] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[3] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[4] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[5] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[6] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[7] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|gen_en:dut_gen_en|cnt[8] ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|state.IDLE               ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|state.UART_DATA          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|state.UART_END           ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|state.UART_SHIFT         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|state.UART_VALID         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|uart_valid_d             ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|uart_valid_dd            ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_cnt[0]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_cnt[1]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_cnt[2]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_cnt[3]              ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_state.DATA          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_state.IDLE          ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_state.START         ;
; 9.756 ; 9.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|tx:dut_tx|tx_state.STOP          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[0]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[1]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|state              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[10] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[11] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[12] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[13] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[14] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[15] ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[1]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[2]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[3]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[4]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[5]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[6]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[7]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[8]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[9]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[0]                         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[1]                         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[12]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[13]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[14]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[17]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[19]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[1]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[20]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[24]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[26]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[28]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[29]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[2]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[3]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[8]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[0]           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[1]           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[2]           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[3]           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[4]           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|done_edge          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[12]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[13]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[14]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[15]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[17]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[19]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[1]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[20]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[22]         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.613 ; 4.135 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -2.631 ; -3.171 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 12.873 ; 12.678 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 12.461 ; 12.271 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.56 MHz ; 70.56 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.827 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.775 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 5.827 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.070     ; 14.102     ;
; 5.974 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.955     ;
; 5.975 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.954     ;
; 6.132 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.799     ;
; 6.177 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.064     ; 13.758     ;
; 6.279 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.652     ;
; 6.280 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.651     ;
; 6.476 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.453     ;
; 6.477 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 13.460     ;
; 6.481 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.448     ;
; 6.500 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.429     ;
; 6.525 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.404     ;
; 6.602 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.329     ;
; 6.603 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.326     ;
; 6.703 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.226     ;
; 6.749 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.182     ;
; 6.750 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.181     ;
; 6.776 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.155     ;
; 6.778 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.151     ;
; 6.781 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.150     ;
; 6.800 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.131     ;
; 6.802 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.127     ;
; 6.825 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.104     ;
; 6.825 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.106     ;
; 6.836 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.093     ;
; 6.877 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.052     ;
; 6.908 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.068     ; 13.023     ;
; 6.916 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.013     ;
; 6.920 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.009     ;
; 6.996 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 12.941     ;
; 7.003 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.928     ;
; 7.056 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.054     ; 12.889     ;
; 7.063 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.866     ;
; 7.064 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.865     ;
; 7.071 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.860     ;
; 7.074 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.857     ;
; 7.077 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.854     ;
; 7.080 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.851     ;
; 7.085 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.846     ;
; 7.085 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.052     ; 12.862     ;
; 7.086 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.845     ;
; 7.151 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.780     ;
; 7.258 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.677     ;
; 7.260 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.669     ;
; 7.262 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.667     ;
; 7.263 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.663     ;
; 7.263 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.666     ;
; 7.265 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.664     ;
; 7.266 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.663     ;
; 7.269 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.660     ;
; 7.270 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.659     ;
; 7.273 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.656     ;
; 7.274 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.655     ;
; 7.274 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.054     ; 12.671     ;
; 7.275 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.654     ;
; 7.277 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.654     ;
; 7.295 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.636     ;
; 7.299 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.632     ;
; 7.300 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.631     ;
; 7.301 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.630     ;
; 7.319 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.612     ;
; 7.332 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.597     ;
; 7.335 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.594     ;
; 7.373 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.553     ;
; 7.378 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.553     ;
; 7.399 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.527     ;
; 7.468 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.062     ; 12.469     ;
; 7.482 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.056     ; 12.461     ;
; 7.484 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.451     ;
; 7.484 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.442     ;
; 7.522 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.409     ;
; 7.553 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.378     ;
; 7.564 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.368     ;
; 7.577 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.354     ;
; 7.595 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 12.342     ;
; 7.611 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.320     ;
; 7.630 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.296     ;
; 7.632 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.294     ;
; 7.644 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.287     ;
; 7.681 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.056     ; 12.262     ;
; 7.696 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.235     ;
; 7.739 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.192     ;
; 7.767 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.164     ;
; 7.772 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.159     ;
; 7.782 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.054     ; 12.163     ;
; 7.783 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.052     ; 12.164     ;
; 7.784 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.151     ;
; 7.791 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.140     ;
; 7.816 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.115     ;
; 7.821 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.111     ;
; 7.863 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.063     ;
; 7.868 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.058     ;
; 7.887 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.039     ;
; 7.912 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.014     ;
; 7.922 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.068     ; 12.009     ;
; 7.923 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.003     ;
; 7.925 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.001     ;
; 7.926 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.000     ;
; 7.929 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.073     ; 11.997     ;
; 7.932 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.073     ; 11.994     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.367 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.367 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.382 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.623      ;
; 0.390 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.631      ;
; 0.391 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.632      ;
; 0.393 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.635      ;
; 0.398 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; uart:dut_uart|tx:dut_tx|shift_data[7]        ; uart:dut_uart|tx:dut_tx|shift_data[6]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; encorder:dut_encorder|shift_result[10]       ; encorder:dut_encorder|shift_result[14]       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; encorder:dut_encorder|uart_out_d[2]          ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; encorder:dut_encorder|uart_out_d[3]          ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; encorder:dut_encorder|uart_out_d[5]          ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.401 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.642      ;
; 0.401 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.644      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; decorder:d1|state.END_DATA                   ; decorder:d1|done_sig                         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.647      ;
; 0.415 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.656      ;
; 0.416 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_VALID       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.657      ;
; 0.416 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|start_d                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.657      ;
; 0.417 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.417 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; alu:dut_alu|mul_s:dut_mul_s|q[11]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[1]             ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_u:dut_mul_u|q[7]             ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.419 ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; alu:dut_alu|divider_u:dut_divider_u|q[4]     ; alu:dut_alu|divider_u:dut_divider_u|q[5]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|q[13]            ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.661      ;
; 0.419 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.662      ;
; 0.419 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; decorder:d1|state.TYPE                       ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.420 ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.661      ;
; 0.420 ; alu:dut_alu|mul_s:dut_mul_s|A[6]             ; alu:dut_alu|mul_s:dut_mul_s|result[22]       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.661      ;
; 0.422 ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.663      ;
; 0.422 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.664      ;
; 0.422 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.070      ; 0.663      ;
; 0.423 ; alu:dut_alu|mul_u:dut_mul_u|A[13]            ; alu:dut_alu|mul_u:dut_mul_u|A[12]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.665      ;
; 0.423 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.664      ;
; 0.423 ; alu:dut_alu|mul_u:dut_mul_u|A[11]            ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.665      ;
; 0.424 ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.665      ;
; 0.425 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.666      ;
; 0.425 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.666      ;
; 0.429 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.670      ;
; 0.429 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.UART_SHIFT       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.671      ;
; 0.435 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.678      ;
; 0.436 ; uart:dut_uart|rx:dut_rx|fnd_rxd[1]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.678      ;
; 0.437 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[0]     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.678      ;
; 0.438 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.681      ;
; 0.439 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.682      ;
; 0.445 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.687      ;
; 0.445 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.071      ; 0.687      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.775 ; 9.961        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[15]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[10]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[11]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[12]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[13]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[14]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[15]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[16]      ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[8]       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[9]       ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[10] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[11] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[12] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[13] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[14] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[15] ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[1]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[2]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[3]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[4]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[5]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[6]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[7]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[8]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[9]  ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[0]                         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[1]                         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[0]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[10]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[11]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[12]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[13]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[15]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[1]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[2]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[3]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[4]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[5]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[6]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[7]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[8]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[9]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[0]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[1]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[2]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[3]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[4]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|done_edge          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q0                 ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[0]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[10]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[11]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[12]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[13]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[14]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[15]              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[1]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[2]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[3]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[4]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[5]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[6]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[7]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[8]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[9]               ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[12]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[13]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[14]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[15]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[16]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[17]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[19]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[1]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[22]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[2]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[3]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[8]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|state              ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[0]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[1]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[2]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[3]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[4]           ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|done_edge          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[12]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[13]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[14]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[15]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[17]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[19]         ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[1]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[2]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[3]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[8]          ;
; 9.776 ; 9.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|state              ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.245 ; 3.586 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -2.367 ; -2.708 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.490 ; 11.571 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.104 ; 11.180 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.247 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.437 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 12.247 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.701      ;
; 12.317 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.631      ;
; 12.322 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.626      ;
; 12.395 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.034     ; 7.558      ;
; 12.520 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.430      ;
; 12.556 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.392      ;
; 12.561 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.387      ;
; 12.587 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.361      ;
; 12.590 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.360      ;
; 12.595 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.355      ;
; 12.602 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.346      ;
; 12.639 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.309      ;
; 12.668 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.032     ; 7.287      ;
; 12.676 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.272      ;
; 12.707 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.243      ;
; 12.737 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.211      ;
; 12.744 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.204      ;
; 12.749 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.199      ;
; 12.757 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.191      ;
; 12.777 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.173      ;
; 12.782 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.168      ;
; 12.784 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.164      ;
; 12.802 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.146      ;
; 12.829 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.121      ;
; 12.833 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.115      ;
; 12.834 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.116      ;
; 12.855 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.032     ; 7.100      ;
; 12.860 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.021     ; 7.106      ;
; 12.860 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.090      ;
; 12.875 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.075      ;
; 12.897 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.023     ; 7.067      ;
; 12.903 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.045      ;
; 12.908 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.040      ;
; 12.909 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.041      ;
; 12.912 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.038      ;
; 12.912 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.038      ;
; 12.915 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.035      ;
; 12.916 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.034      ;
; 12.918 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.032      ;
; 12.921 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.029      ;
; 12.922 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.037     ; 7.028      ;
; 12.942 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.023     ; 7.022      ;
; 12.981 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.972      ;
; 12.991 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.957      ;
; 12.993 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.955      ;
; 12.994 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.954      ;
; 12.996 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.952      ;
; 12.997 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.951      ;
; 12.998 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.950      ;
; 13.000 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.948      ;
; 13.002 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.946      ;
; 13.003 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.945      ;
; 13.004 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.944      ;
; 13.016 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.934      ;
; 13.021 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.929      ;
; 13.021 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.927      ;
; 13.024 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.924      ;
; 13.032 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.914      ;
; 13.047 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.903      ;
; 13.062 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.888      ;
; 13.065 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.885      ;
; 13.083 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.870      ;
; 13.096 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.026     ; 6.865      ;
; 13.099 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.851      ;
; 13.102 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.844      ;
; 13.107 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.839      ;
; 13.135 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.815      ;
; 13.136 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.814      ;
; 13.140 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.810      ;
; 13.163 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.783      ;
; 13.177 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.778      ;
; 13.180 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 6.771      ;
; 13.197 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.753      ;
; 13.204 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.746      ;
; 13.208 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.026     ; 6.753      ;
; 13.209 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.741      ;
; 13.213 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.742      ;
; 13.217 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.733      ;
; 13.233 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.713      ;
; 13.238 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.708      ;
; 13.240 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.021     ; 6.726      ;
; 13.244 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.706      ;
; 13.259 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.694      ;
; 13.262 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.688      ;
; 13.311 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.036     ; 6.640      ;
; 13.322 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.025     ; 6.640      ;
; 13.341 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.605      ;
; 13.346 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.600      ;
; 13.369 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[12] ; clk          ; clk         ; 20.000       ; -0.024     ; 6.594      ;
; 13.371 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.575      ;
; 13.372 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.574      ;
; 13.374 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.572      ;
; 13.374 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.576      ;
; 13.377 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.569      ;
; 13.378 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.568      ;
; 13.379 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.037     ; 6.571      ;
; 13.380 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.566      ;
; 13.381 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.565      ;
; 13.382 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.564      ;
; 13.383 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.041     ; 6.563      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.START       ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; uart:dut_uart|tx:dut_tx|tx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[2]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[3]                 ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.IDLE             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt_txen[1]            ; encorder:dut_encorder|cnt_txen[1]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt_txen[2]            ; encorder:dut_encorder|cnt_txen[2]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_END         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; decorder:d1|src1_d[3]                        ; decorder:d1|src1_d[3]                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|cnt[1]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.IDLE                       ; decorder:d1|state.IDLE                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|state.EQUAL                      ; decorder:d1|state.EQUAL                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_2[2]                         ; decorder:d1|cnt_2[2]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|cnt_2[1]                         ; decorder:d1|cnt_2[1]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; uart:dut_uart|rx:dut_rx|rx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; uart:dut_uart|rx:dut_rx|rx_state.DATA        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; uart:dut_uart|rx:dut_rx|rx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; alu:dut_alu|mul_s:dut_mul_s|A[15]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|src2_d[3]                        ; decorder:d1|src2_d[3]                        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; alu:dut_alu|mul_u:dut_mul_u|state            ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|state    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; alu:dut_alu|mul_s:dut_mul_s|state            ; alu:dut_alu|mul_s:dut_mul_s|state            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|state.DATA_2                     ; decorder:d1|state.DATA_2                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|state.OPERATION                  ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|cnt_1[2]                         ; decorder:d1|cnt_1[2]                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|cnt_1[1]                         ; decorder:d1|cnt_1[1]                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|state.TYPE                       ; decorder:d1|state.TYPE                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; decorder:d1|state.FORMAT                     ; decorder:d1|state.FORMAT                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; uart:dut_uart|rx:dut_rx|rx_cnt[0]            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.189 ; encorder:dut_encorder|cnt[0]                 ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|cnt_txen[0]            ; encorder:dut_encorder|cnt_txen[0]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; uart:dut_uart|tx:dut_tx|shift_data[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart:dut_uart|tx:dut_tx|shift_data[7]        ; uart:dut_uart|tx:dut_tx|shift_data[6]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; encorder:dut_encorder|shift_result[10]       ; encorder:dut_encorder|shift_result[14]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; decorder:d1|cnt_2[0]                         ; decorder:d1|cnt_2[0]                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; encorder:dut_encorder|uart_out_d[2]          ; uart:dut_uart|tx:dut_tx|shift_data[2]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; encorder:dut_encorder|uart_out_d[3]          ; uart:dut_uart|tx:dut_tx|shift_data[3]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; encorder:dut_encorder|uart_out_d[5]          ; uart:dut_uart|tx:dut_tx|shift_data[5]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; decorder:d1|cnt_1[0]                         ; decorder:d1|cnt_1[0]                         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.194 ; uart:dut_uart|tx:dut_tx|shift_data[0]        ; uart:dut_uart|tx:dut_tx|txd                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; alu:dut_alu|divider_u:dut_divider_u|q[14]    ; alu:dut_alu|divider_u:dut_divider_u|q[15]    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; decorder:d1|state.END_DATA                   ; decorder:d1|done_sig                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|cnt[1]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; alu:dut_alu|mul_s:dut_mul_s|q[15]            ; alu:dut_alu|mul_s:dut_mul_s|result[15]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.319      ;
; 0.196 ; encorder:dut_encorder|cnt[1]                 ; encorder:dut_encorder|cnt[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[6]             ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; encorder:dut_encorder|state.UART_END         ; encorder:dut_encorder|state.UART_VALID       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; alu:dut_alu|delay:dut_delay|cnt[0]           ; alu:dut_alu|delay:dut_delay|state            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; alu:dut_alu|mul_s:dut_mul_s|q[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; alu:dut_alu|mul_s:dut_mul_s|q[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[9]             ; alu:dut_alu|mul_s:dut_mul_s|q[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; alu:dut_alu|mul_s:dut_mul_s|q[11]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[13]            ; alu:dut_alu|mul_s:dut_mul_s|q[12]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_u:dut_mul_u|q[1]             ; alu:dut_alu|mul_u:dut_mul_u|q[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_u:dut_mul_u|q[4]             ; alu:dut_alu|mul_u:dut_mul_u|q[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; encorder:dut_encorder|state.UART_SHIFT       ; encorder:dut_encorder|state.UART_DATA        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|start_d                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; alu:dut_alu|divider_u:dut_divider_u|q[7]     ; alu:dut_alu|divider_u:dut_divider_u|q[8]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|divider_u:dut_divider_u|q[4]     ; alu:dut_alu|divider_u:dut_divider_u|q[5]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|q[1]             ; alu:dut_alu|mul_s:dut_mul_s|q[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_u:dut_mul_u|q[7]             ; alu:dut_alu|mul_u:dut_mul_u|q[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; uart:dut_uart|tx:dut_tx|tx_state.DATA        ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.203 ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[3]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.203 ; uart:dut_uart|rx:dut_rx|fnd_rxd[5]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[4]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.203 ; decorder:d1|state.TYPE                       ; decorder:d1|state.DATA_1                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.326      ;
; 0.204 ; alu:dut_alu|mul_s:dut_mul_s|q[5]             ; alu:dut_alu|mul_s:dut_mul_s|q[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.328      ;
; 0.204 ; alu:dut_alu|mul_s:dut_mul_s|A[6]             ; alu:dut_alu|mul_s:dut_mul_s|result[22]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.327      ;
; 0.204 ; alu:dut_alu|mul_u:dut_mul_u|A[2]             ; alu:dut_alu|mul_u:dut_mul_u|A[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.328      ;
; 0.204 ; decorder:d1|state.DATA_1                     ; decorder:d1|state.OPERATION                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.327      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[13]            ; alu:dut_alu|mul_u:dut_mul_u|A[12]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; alu:dut_alu|mul_u:dut_mul_u|A[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; alu:dut_alu|mul_u:dut_mul_u|A[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; alu:dut_alu|mul_u:dut_mul_u|A[9]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[11]            ; alu:dut_alu|mul_u:dut_mul_u|A[10]            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|alu_done_d                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; uart:dut_uart|tx:dut_tx|tx_state.STOP        ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; alu:dut_alu|mul_u:dut_mul_u|A[6]             ; alu:dut_alu|mul_u:dut_mul_u|A[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.330      ;
; 0.208 ; alu:dut_alu|delay:dut_delay|state            ; alu:dut_alu|delay:dut_delay|cnt[0]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.332      ;
; 0.210 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.335      ;
; 0.210 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; clk          ; clk         ; 0.000        ; 0.039      ; 0.333      ;
; 0.213 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.338      ;
; 0.213 ; uart:dut_uart|rx:dut_rx|fnd_rxd[1]           ; uart:dut_uart|rx:dut_rx|fnd_rxd[0]           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.337      ;
; 0.214 ; alu:dut_alu|mul_u:dut_mul_u|count[4]         ; alu:dut_alu|mul_u:dut_mul_u|state            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.337      ;
; 0.215 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.340      ;
; 0.215 ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; alu:dut_alu|divider_u:dut_divider_u|count[4] ; clk          ; clk         ; 0.000        ; 0.039      ; 0.338      ;
; 0.215 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE        ; uart:dut_uart|tx:dut_tx|tx_state.START       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.340      ;
; 0.216 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.341      ;
; 0.216 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|cnt[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.341      ;
; 0.218 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[10]    ; clk          ; clk         ; 0.000        ; 0.039      ; 0.341      ;
; 0.221 ; encorder:dut_encorder|state.IDLE             ; encorder:dut_encorder|state.UART_SHIFT       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.346      ;
; 0.225 ; alu:dut_alu|divider_u:dut_divider_u|state    ; alu:dut_alu|divider_u:dut_divider_u|q[0]     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.348      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[0]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[10] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[11] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[12] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[13] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[14] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[15] ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[1]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[2]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[3]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[4]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[5]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[6]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[7]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[8]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|result[9]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[0]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[1]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[2]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[3]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[4]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[5]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[6]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[0]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[1]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[22]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[2]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[3]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[7]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[0]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[1]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[2]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[3]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[4]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[5]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[6]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[7]               ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[1]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[2]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[3]          ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]          ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                         ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[0]             ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|cnt[1]             ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|delay:dut_delay|state              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[0]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[10]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[11]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[12]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[13]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[14]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[15]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[16]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[1]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[2]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[3]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[4]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[5]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[6]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[7]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[8]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|A[9]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[12]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[13]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[14]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[15]      ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[1]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[2]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[3]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[4]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[5]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[6]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[7]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[8]       ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[0]                         ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[1]                         ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[10]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[11]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[12]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[13]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[15]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[7]               ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[8]               ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|A[9]               ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[0]           ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[1]           ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[2]           ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[3]           ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[4]           ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|done_edge          ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q0                 ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[0]               ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[10]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[11]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[12]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[13]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[14]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[15]              ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[1]               ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 1.789 ; 2.533 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.302 ; -2.068 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.259 ; 6.805 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.033 ; 6.595 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.287 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
;  clk             ; 4.287 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 3.613 ; 4.135 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.302 ; -2.068 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 12.873 ; 12.678 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.033 ; 6.595 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 62343    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 62343    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 395   ; 395  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Aug 17 10:37:45 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.287               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.756               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.827
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.827               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.775               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.247               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.437               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4732 megabytes
    Info: Processing ended: Thu Aug 17 10:37:47 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


