Analysis & Synthesis report for finalproject
Sat Apr 20 01:00:06 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver
 11. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter
 12. State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver
 13. Registers Removed During Synthesis
 14. Removed Registers Triggering Further Register Optimizations
 15. General Register Statistics
 16. Inverted Register Statistics
 17. Multiplexer Restructuring Statistics (Restructuring Performed)
 18. Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_m9b1:auto_generated
 19. Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_lbi1:auto_generated
 20. Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated
 21. Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_cid1:auto_generated
 22. Source assignments for vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component|altsyncram_ltc1:auto_generated
 23. Source assignments for vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component|altsyncram_j1d1:auto_generated
 24. Source assignments for vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated
 25. Source assignments for vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component|altsyncram_e6b1:auto_generated
 26. Source assignments for vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated
 27. Source assignments for vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component|altsyncram_3pa1:auto_generated
 28. Parameter Settings for User Entity Instance: pll:div|altpll:altpll_component
 29. Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component
 30. Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component
 31. Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2
 32. Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out
 33. Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component
 34. Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins
 35. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component
 36. Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component
 37. Parameter Settings for User Entity Instance: vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component
 38. Parameter Settings for User Entity Instance: vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component
 39. Parameter Settings for User Entity Instance: vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component
 40. Parameter Settings for User Entity Instance: vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component
 41. Parameter Settings for User Entity Instance: vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component
 42. Parameter Settings for User Entity Instance: vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component
 43. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div4
 44. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod4
 45. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod6
 46. Parameter Settings for Inferred Entity Instance: lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0
 47. Parameter Settings for Inferred Entity Instance: lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0
 48. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult0
 49. Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult1
 50. Parameter Settings for Inferred Entity Instance: lpm_divide:Mod0
 51. altpll Parameter Settings by Entity Instance
 52. altsyncram Parameter Settings by Entity Instance
 53. lpm_mult Parameter Settings by Entity Instance
 54. Port Connectivity Checks: "vga_controller:vga_ins|collision_detection:col_1"
 55. Port Connectivity Checks: "vga_controller:vga_ins|lpipe_data:lpipe_data_inst"
 56. Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_4"
 57. Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_3"
 58. Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_2"
 59. Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_1"
 60. Port Connectivity Checks: "vga_controller:vga_ins"
 61. Port Connectivity Checks: "VGA_Audio_PLL:p1"
 62. Port Connectivity Checks: "lcd_inputs:get_inputs|lcd_data_generator:print_numbers"
 63. Port Connectivity Checks: "lcd_inputs:get_inputs"
 64. Port Connectivity Checks: "PS2_Interface:myps2|PS2_Controller:PS2"
 65. Port Connectivity Checks: "PS2_Interface:myps2"
 66. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB"
 67. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA"
 68. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm"
 69. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn"
 70. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalmw"
 71. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalxm"
 72. Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass"
 73. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[31]"
 74. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[30]"
 75. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[29]"
 76. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[28]"
 77. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[27]"
 78. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[26]"
 79. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[25]"
 80. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[24]"
 81. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[23]"
 82. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[22]"
 83. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[21]"
 84. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[20]"
 85. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[19]"
 86. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[18]"
 87. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[17]"
 88. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[16]"
 89. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[15]"
 90. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[14]"
 91. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[13]"
 92. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[12]"
 93. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[11]"
 94. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[10]"
 95. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[9]"
 96. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[8]"
 97. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[7]"
 98. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[6]"
 99. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[5]"
100. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[4]"
101. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[3]"
102. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[2]"
103. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[1]"
104. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[0]"
105. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[31]"
106. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[30]"
107. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[29]"
108. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[28]"
109. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[27]"
110. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[26]"
111. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[25]"
112. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[24]"
113. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[23]"
114. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[22]"
115. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[21]"
116. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[20]"
117. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[19]"
118. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[18]"
119. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[17]"
120. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[16]"
121. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[15]"
122. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[14]"
123. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[13]"
124. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[12]"
125. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[11]"
126. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[10]"
127. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[9]"
128. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[8]"
129. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[7]"
130. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[6]"
131. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[5]"
132. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[4]"
133. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[3]"
134. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[2]"
135. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[1]"
136. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[0]"
137. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isSetx_mw"
138. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isJAL_mw"
139. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isAddi_mw"
140. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isSW_mw"
141. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isR_mw"
142. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isLW_mw"
143. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[4]"
144. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[3]"
145. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[2]"
146. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[1]"
147. Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[0]"
148. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isSetx_xm"
149. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isJAL_xm"
150. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isAddi_xm"
151. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isR_xm"
152. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isSW_xm"
153. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isLW_xm"
154. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[31]"
155. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[30]"
156. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[29]"
157. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[28]"
158. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[27]"
159. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[26]"
160. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[25]"
161. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[24]"
162. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[23]"
163. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[22]"
164. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[21]"
165. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[20]"
166. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[19]"
167. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[18]"
168. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[17]"
169. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[16]"
170. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[15]"
171. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[14]"
172. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[13]"
173. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[12]"
174. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[11]"
175. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[10]"
176. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[9]"
177. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[8]"
178. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[7]"
179. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[6]"
180. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[5]"
181. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[4]"
182. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[3]"
183. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[2]"
184. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[1]"
185. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[0]"
186. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[31]"
187. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[30]"
188. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[29]"
189. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[28]"
190. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[27]"
191. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[26]"
192. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[25]"
193. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[24]"
194. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[23]"
195. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[22]"
196. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[21]"
197. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[20]"
198. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[19]"
199. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[18]"
200. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[17]"
201. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[16]"
202. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[15]"
203. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[14]"
204. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[13]"
205. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[12]"
206. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[11]"
207. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[10]"
208. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[9]"
209. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[8]"
210. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[7]"
211. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[6]"
212. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[5]"
213. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[4]"
214. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[3]"
215. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[2]"
216. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[1]"
217. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[0]"
218. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[4]"
219. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[3]"
220. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[2]"
221. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[1]"
222. Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[0]"
223. Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_pc"
224. Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_comp"
225. Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_main"
226. Port Connectivity Checks: "processor:my_processor|execute_stage:execute"
227. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSetx_dx"
228. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBex_dx"
229. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBLT_dx"
230. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJAL_dx"
231. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBNE_dx"
232. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJ_dx"
233. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isLW_dx"
234. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSW_dx"
235. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isDiv_dx"
236. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isMul_dx"
237. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSub_dx"
238. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isAddi_dx"
239. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isAdd_dx"
240. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJII_dx"
241. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJI_dx"
242. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isI_dx"
243. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isR_dx"
244. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[16]"
245. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[15]"
246. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[14]"
247. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[13]"
248. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[12]"
249. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[11]"
250. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[10]"
251. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[9]"
252. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[8]"
253. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[7]"
254. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[6]"
255. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[5]"
256. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[4]"
257. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[3]"
258. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[2]"
259. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[1]"
260. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[0]"
261. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[26]"
262. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[25]"
263. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[24]"
264. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[23]"
265. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[22]"
266. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[21]"
267. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[20]"
268. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[19]"
269. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[18]"
270. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[17]"
271. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[16]"
272. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[15]"
273. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[14]"
274. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[13]"
275. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[12]"
276. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[11]"
277. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[10]"
278. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[9]"
279. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[8]"
280. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[7]"
281. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[6]"
282. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[5]"
283. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[4]"
284. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[3]"
285. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[2]"
286. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[1]"
287. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[0]"
288. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[4]"
289. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[3]"
290. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[2]"
291. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[1]"
292. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[0]"
293. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[4]"
294. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[3]"
295. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[2]"
296. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[1]"
297. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[0]"
298. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[4]"
299. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[3]"
300. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[2]"
301. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[1]"
302. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[0]"
303. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[4]"
304. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[3]"
305. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[2]"
306. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[1]"
307. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[0]"
308. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[4]"
309. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[3]"
310. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[2]"
311. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[1]"
312. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[0]"
313. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[4]"
314. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[3]"
315. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[2]"
316. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[1]"
317. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[0]"
318. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[11]"
319. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[10]"
320. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[9]"
321. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[8]"
322. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[7]"
323. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[6]"
324. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[5]"
325. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[4]"
326. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[3]"
327. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[2]"
328. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[1]"
329. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[0]"
330. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[31]"
331. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[30]"
332. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[29]"
333. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[28]"
334. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[27]"
335. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[26]"
336. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[25]"
337. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[24]"
338. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[23]"
339. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[22]"
340. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[21]"
341. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[20]"
342. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[19]"
343. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[18]"
344. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[17]"
345. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[16]"
346. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[15]"
347. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[14]"
348. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[13]"
349. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[12]"
350. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[11]"
351. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[10]"
352. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[9]"
353. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[8]"
354. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[7]"
355. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[6]"
356. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[5]"
357. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[4]"
358. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[3]"
359. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[2]"
360. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[1]"
361. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[0]"
362. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[31]"
363. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[30]"
364. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[29]"
365. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[28]"
366. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[27]"
367. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[26]"
368. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[25]"
369. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[24]"
370. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[23]"
371. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[22]"
372. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[21]"
373. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[20]"
374. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[19]"
375. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[18]"
376. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[17]"
377. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[16]"
378. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[15]"
379. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[14]"
380. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[13]"
381. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[12]"
382. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[11]"
383. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[10]"
384. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[9]"
385. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[8]"
386. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[7]"
387. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[6]"
388. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[5]"
389. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[4]"
390. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[3]"
391. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[2]"
392. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[1]"
393. Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[0]"
394. Port Connectivity Checks: "processor:my_processor|dx_latch:dx"
395. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[31]"
396. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[30]"
397. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[29]"
398. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[28]"
399. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[27]"
400. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[26]"
401. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[25]"
402. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[24]"
403. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[23]"
404. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[22]"
405. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[21]"
406. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[20]"
407. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[19]"
408. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[18]"
409. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[17]"
410. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[16]"
411. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[15]"
412. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[14]"
413. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[13]"
414. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[12]"
415. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[11]"
416. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[10]"
417. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[9]"
418. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[8]"
419. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[7]"
420. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[6]"
421. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[5]"
422. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[4]"
423. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[3]"
424. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[2]"
425. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[1]"
426. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[0]"
427. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[11]"
428. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[10]"
429. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[9]"
430. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[8]"
431. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[7]"
432. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[6]"
433. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[5]"
434. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[4]"
435. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[3]"
436. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[2]"
437. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[1]"
438. Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[0]"
439. Port Connectivity Checks: "processor:my_processor|fetch_stage:fetch|alu:ALU"
440. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[11]"
441. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[10]"
442. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[9]"
443. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[8]"
444. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[7]"
445. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[6]"
446. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[5]"
447. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[4]"
448. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[3]"
449. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[2]"
450. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[1]"
451. Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[0]"
452. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrt"
453. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[0].mux20"
454. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[1].mux20"
455. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[2].mux20"
456. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[3].mux20"
457. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[4].mux20"
458. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[5].mux20"
459. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[6].mux20"
460. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[7].mux20"
461. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[8].mux20"
462. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[9].mux20"
463. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[10].mux20"
464. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[11].mux20"
465. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[12].mux20"
466. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[13].mux20"
467. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[14].mux20"
468. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[15].mux20"
469. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[0].mux11"
470. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[1].mux11"
471. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[2].mux11"
472. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[3].mux11"
473. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[4].mux11"
474. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[5].mux11"
475. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[6].mux11"
476. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[7].mux11"
477. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[0].mux6"
478. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[1].mux6"
479. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[2].mux6"
480. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[3].mux6"
481. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop2b[0].mux2"
482. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop2b[1].mux2"
483. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:mux1"
484. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1"
485. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1"
486. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca1"
487. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0"
488. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit:csa1|my_rca:rca1"
489. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit:csa1|my_rca:rca0"
490. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1"
491. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_decoder:decode1"
492. Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs"
493. Port Connectivity Checks: "processor:my_processor"
494. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri25b"
495. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri24b"
496. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri23b"
497. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri22b"
498. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri20b"
499. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri25a"
500. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri24a"
501. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri23a"
502. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri22a"
503. Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri20a"
504. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call"
505. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[30].dff_call"
506. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[29].dff_call"
507. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[28].dff_call"
508. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[27].dff_call"
509. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[26].dff_call"
510. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[25].dff_call"
511. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[24].dff_call"
512. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[23].dff_call"
513. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[22].dff_call"
514. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[21].dff_call"
515. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[20].dff_call"
516. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[19].dff_call"
517. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[18].dff_call"
518. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[17].dff_call"
519. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[16].dff_call"
520. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[15].dff_call"
521. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[14].dff_call"
522. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[13].dff_call"
523. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[12].dff_call"
524. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[11].dff_call"
525. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[10].dff_call"
526. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[9].dff_call"
527. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[8].dff_call"
528. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[7].dff_call"
529. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[6].dff_call"
530. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[5].dff_call"
531. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[4].dff_call"
532. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[3].dff_call"
533. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[2].dff_call"
534. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[1].dff_call"
535. Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[0].dff_call"
536. Port Connectivity Checks: "regfile:my_regfile|my_decoder:d1"
537. Port Connectivity Checks: "regfile:my_regfile"
538. Port Connectivity Checks: "imem:my_imem"
539. Port Connectivity Checks: "pll:div"
540. Post-Synthesis Netlist Statistics for Top Partition
541. Elapsed Time Per Partition
542. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat Apr 20 01:00:06 2019       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; finalproject                                ;
; Top-level Entity Name              ; skeleton                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 5,986                                       ;
;     Total combinational functions  ; 5,055                                       ;
;     Dedicated logic registers      ; 1,492                                       ;
; Total registers                    ; 1492                                        ;
; Total pins                         ; 59                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,501,200                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                                      ; skeleton           ; finalproject       ;
; Family name                                                                ; Cyclone IV E       ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                              ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; Power Optimization During Synthesis                                        ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                       ;
+--------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path     ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                     ; Library ;
+--------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------+---------+
; graphics/splash_index.mif            ; yes             ; User Memory Initialization File        ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.mif            ;         ;
; graphics/splash_data.mif             ; yes             ; User Memory Initialization File        ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.mif             ;         ;
; graphics/splash_index.v              ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.v              ;         ;
; graphics/splash_data.v               ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v               ;         ;
; graphics/lpipe_data.v                ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v                ;         ;
; skeleton.v                           ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v                           ;         ;
; processor/xm_latch.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/xm_latch.v                 ;         ;
; processor/x_bypassing.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v              ;         ;
; processor/writeback_stage.v          ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/writeback_stage.v          ;         ;
; processor/sum_mux.v                  ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/sum_mux.v                  ;         ;
; processor/stall_logic.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/stall_logic.v              ;         ;
; processor/regfile.v                  ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile.v                  ;         ;
; processor/processor.v                ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v                ;         ;
; processor/pc.v                       ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/pc.v                       ;         ;
; processor/my_tristate.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_tristate.v              ;         ;
; processor/my_subtract.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_subtract.v              ;         ;
; processor/my_right_shifter.v         ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_right_shifter.v         ;         ;
; processor/my_reg.v                   ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_reg.v                   ;         ;
; processor/my_rca_highest.v           ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca_highest.v           ;         ;
; processor/my_rca.v                   ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca.v                   ;         ;
; processor/my_mux.v                   ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_mux.v                   ;         ;
; processor/my_left_shifter.v          ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_left_shifter.v          ;         ;
; processor/my_decoder.v               ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_decoder.v               ;         ;
; processor/my_adder.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v                 ;         ;
; processor/mw_latch.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mw_latch.v                 ;         ;
; processor/mux_two_one.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v              ;         ;
; processor/mux_three_one.v            ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_three_one.v            ;         ;
; processor/memory_stage.v             ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/memory_stage.v             ;         ;
; processor/m_bypassing.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v              ;         ;
; processor/imem.v                     ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/imem.v                     ;         ;
; processor/full_adder.v               ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/full_adder.v               ;         ;
; processor/fetch_stage.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/fetch_stage.v              ;         ;
; processor/fd_latch.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/fd_latch.v                 ;         ;
; processor/execute_stage.v            ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v            ;         ;
; processor/dx_latch.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dx_latch.v                 ;         ;
; processor/dmem.v                     ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dmem.v                     ;         ;
; processor/dflipflop.v                ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dflipflop.v                ;         ;
; processor/decode_stage.v             ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_stage.v             ;         ;
; processor/decode_opcodes.v           ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_opcodes.v           ;         ;
; processor/decode_data.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_data.v              ;         ;
; processor/csa_4bit_highest.v         ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/csa_4bit_highest.v         ;         ;
; processor/csa_4bit.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/csa_4bit.v                 ;         ;
; processor/bypass_logic.v             ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bypass_logic.v             ;         ;
; processor/bitwise_or.v               ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bitwise_or.v               ;         ;
; processor/bitwise_and.v              ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bitwise_and.v              ;         ;
; processor/alu.v                      ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v                      ;         ;
; graphics/video_sync_generator.v      ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/video_sync_generator.v      ;         ;
; graphics/vga_controller.v            ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v            ;         ;
; graphics/VGA_Audio_PLL.v             ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/VGA_Audio_PLL.v             ;         ;
; graphics/Reset_Delay.v               ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Reset_Delay.v               ;         ;
; graphics/PS2_Interface.v             ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Interface.v             ;         ;
; graphics/PS2_Controller.v            ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Controller.v            ;         ;
; graphics/pll.v                       ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pll.v                       ;         ;
; graphics/lfsr.v                      ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lfsr.v                      ;         ;
; graphics/lcd.sv                      ; yes             ; User SystemVerilog HDL File            ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lcd.sv                      ;         ;
; graphics/img_index.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_index.v                 ;         ;
; graphics/img_data.v                  ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v                  ;         ;
; graphics/collision_detection.v       ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v       ;         ;
; graphics/bird_index.v                ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_index.v                ;         ;
; graphics/bird_data.v                 ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v                 ;         ;
; graphics/Altera_UP_PS2_Data_In.v     ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Altera_UP_PS2_Data_In.v     ;         ;
; graphics/Altera_UP_PS2_Command_Out.v ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Altera_UP_PS2_Command_Out.v ;         ;
; lcd_data_generator.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v                 ;         ;
; lcd_read_name.v                      ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_read_name.v                      ;         ;
; lcd_inputs.v                         ; yes             ; User Verilog HDL File                  ; C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_inputs.v                         ;         ;
; graphics/lpipe_index.v               ; yes             ; User Wizard-Generated File             ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_index.v               ;         ;
; altpll.tdf                           ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf                ;         ;
; aglobal171.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/aglobal171.inc            ;         ;
; stratix_pll.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_pll.inc           ;         ;
; stratixii_pll.inc                    ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratixii_pll.inc         ;         ;
; cycloneii_pll.inc                    ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/cycloneii_pll.inc         ;         ;
; db/pll_altpll.v                      ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/pll_altpll.v                      ;         ;
; altsyncram.tdf                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf            ;         ;
; stratix_ram_block.inc                ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/stratix_ram_block.inc     ;         ;
; lpm_mux.inc                          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mux.inc               ;         ;
; lpm_decode.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_decode.inc            ;         ;
; a_rdenreg.inc                        ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/a_rdenreg.inc             ;         ;
; altrom.inc                           ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altrom.inc                ;         ;
; altram.inc                           ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altram.inc                ;         ;
; altdpram.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altdpram.inc              ;         ;
; db/altsyncram_m9b1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_m9b1.tdf               ;         ;
; flappybird.mif                       ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/mpz5/Documents/GitHub/FinalProject/flappybird.mif                       ;         ;
; db/altsyncram_lbi1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_lbi1.tdf               ;         ;
; db/altsyncram_jkd1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_jkd1.tdf               ;         ;
; db/decode_aaa.tdf                    ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/decode_aaa.tdf                    ;         ;
; db/mux_tob.tdf                       ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_tob.tdf                       ;         ;
; db/altsyncram_cid1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_cid1.tdf               ;         ;
; db/altsyncram_ltc1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_ltc1.tdf               ;         ;
; graphics/pig_data.mif                ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pig_data.mif                ;         ;
; db/altsyncram_j1d1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_j1d1.tdf               ;         ;
; graphics/pig_index.mif               ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pig_index.mif               ;         ;
; db/altsyncram_e8b1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e8b1.tdf               ;         ;
; graphics/lower_pipe_data.mif         ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lower_pipe_data.mif         ;         ;
; db/decode_e8a.tdf                    ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/decode_e8a.tdf                    ;         ;
; db/mux_0nb.tdf                       ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_0nb.tdf                       ;         ;
; db/altsyncram_e6b1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e6b1.tdf               ;         ;
; graphics/lower_pipe_index.mif        ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lower_pipe_index.mif        ;         ;
; db/altsyncram_tsa1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_tsa1.tdf               ;         ;
; db/mux_sob.tdf                       ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_sob.tdf                       ;         ;
; db/altsyncram_3pa1.tdf               ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_3pa1.tdf               ;         ;
; lpm_divide.tdf                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_divide.tdf            ;         ;
; abs_divider.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/abs_divider.inc           ;         ;
; sign_div_unsign.inc                  ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sign_div_unsign.inc       ;         ;
; db/lpm_divide_ikm.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_ikm.tdf                ;         ;
; db/sign_div_unsign_anh.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_anh.tdf           ;         ;
; db/alt_u_div_8af.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf                 ;         ;
; db/add_sub_7pc.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_7pc.tdf                   ;         ;
; db/add_sub_8pc.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_8pc.tdf                   ;         ;
; db/lpm_divide_lcm.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_lcm.tdf                ;         ;
; db/lpm_divide_0jm.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_0jm.tdf                ;         ;
; db/sign_div_unsign_1nh.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_1nh.tdf           ;         ;
; db/alt_u_div_m9f.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_m9f.tdf                 ;         ;
; db/lpm_divide_m9m.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_m9m.tdf                ;         ;
; db/sign_div_unsign_bkh.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_bkh.tdf           ;         ;
; db/alt_u_div_a4f.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_a4f.tdf                 ;         ;
; lpm_mult.tdf                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf              ;         ;
; lpm_add_sub.inc                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.inc           ;         ;
; multcore.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.inc              ;         ;
; bypassff.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/bypassff.inc              ;         ;
; altshift.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.inc              ;         ;
; multcore.tdf                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf              ;         ;
; csa_add.inc                          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/csa_add.inc               ;         ;
; mpar_add.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.inc              ;         ;
; muleabz.inc                          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/muleabz.inc               ;         ;
; mul_lfrg.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_lfrg.inc              ;         ;
; mul_boothc.inc                       ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mul_boothc.inc            ;         ;
; alt_ded_mult.inc                     ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult.inc          ;         ;
; alt_ded_mult_y.inc                   ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_ded_mult_y.inc        ;         ;
; dffpipe.inc                          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/dffpipe.inc               ;         ;
; mpar_add.tdf                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf              ;         ;
; lpm_add_sub.tdf                      ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_add_sub.tdf           ;         ;
; addcore.inc                          ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/addcore.inc               ;         ;
; look_add.inc                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/look_add.inc              ;         ;
; alt_stratix_add_sub.inc              ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc   ;         ;
; db/add_sub_bfh.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_bfh.tdf                   ;         ;
; db/add_sub_mgh.tdf                   ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_mgh.tdf                   ;         ;
; altshift.tdf                         ; yes             ; Megafunction                           ; c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altshift.tdf              ;         ;
; db/lpm_divide_8bm.tdf                ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_8bm.tdf                ;         ;
; db/sign_div_unsign_tlh.tdf           ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_tlh.tdf           ;         ;
; db/alt_u_div_e7f.tdf                 ; yes             ; Auto-Generated Megafunction            ; C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_e7f.tdf                 ;         ;
+--------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                  ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 5,986          ;
;                                             ;                ;
; Total combinational functions               ; 5055           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 2564           ;
;     -- 3 input functions                    ; 1450           ;
;     -- <=2 input functions                  ; 1041           ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 4140           ;
;     -- arithmetic mode                      ; 915            ;
;                                             ;                ;
; Total registers                             ; 1492           ;
;     -- Dedicated logic registers            ; 1492           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 59             ;
; Total memory bits                           ; 2501200        ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 0              ;
;                                             ;                ;
; Total PLLs                                  ; 1              ;
;     -- PLLs                                 ; 1              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 1471           ;
; Total fan-out                               ; 26889          ;
; Average fan-out                             ; 3.78           ;
+---------------------------------------------+----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                        ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                              ; Entity Name          ; Library Name ;
+---------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |skeleton                                         ; 5055 (41)           ; 1492 (0)                  ; 2501200     ; 0            ; 0       ; 0         ; 59   ; 0            ; |skeleton                                                                                                                                                        ; skeleton             ; work         ;
;    |Reset_Delay:r0|                               ; 27 (27)             ; 21 (21)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|Reset_Delay:r0                                                                                                                                         ; Reset_Delay          ; work         ;
;    |VGA_Audio_PLL:p1|                             ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1                                                                                                                                       ; VGA_Audio_PLL        ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|VGA_Audio_PLL:p1|altpll:altpll_component                                                                                                               ; altpll               ; work         ;
;    |dmem:my_dmem|                                 ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem                                                                                                                                           ; dmem                 ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component                                                                                                           ; altsyncram           ; work         ;
;          |altsyncram_lbi1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_lbi1:auto_generated                                                                            ; altsyncram_lbi1      ; work         ;
;    |imem:my_imem|                                 ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem                                                                                                                                           ; imem                 ; work         ;
;       |altsyncram:altsyncram_component|           ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component                                                                                                           ; altsyncram           ; work         ;
;          |altsyncram_m9b1:auto_generated|         ; 0 (0)               ; 0 (0)                     ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|imem:my_imem|altsyncram:altsyncram_component|altsyncram_m9b1:auto_generated                                                                            ; altsyncram_m9b1      ; work         ;
;    |lcd:mylcd|                                    ; 398 (398)           ; 278 (278)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd:mylcd                                                                                                                                              ; lcd                  ; work         ;
;    |lcd_inputs:get_inputs|                        ; 227 (17)            ; 41 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs                                                                                                                                  ; lcd_inputs           ; work         ;
;       |lcd_data_generator:print_numbers|          ; 197 (19)            ; 10 (10)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers                                                                                                 ; lcd_data_generator   ; work         ;
;          |lpm_divide:Div0|                        ; 113 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0                                                                                 ; lpm_divide           ; work         ;
;             |lpm_divide_0jm:auto_generated|       ; 113 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0|lpm_divide_0jm:auto_generated                                                   ; lpm_divide_0jm       ; work         ;
;                |sign_div_unsign_1nh:divider|      ; 113 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_1nh:divider                       ; sign_div_unsign_1nh  ; work         ;
;                   |alt_u_div_m9f:divider|         ; 113 (113)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0|lpm_divide_0jm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_m9f:divider ; alt_u_div_m9f        ; work         ;
;          |lpm_divide:Mod0|                        ; 65 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0                                                                                 ; lpm_divide           ; work         ;
;             |lpm_divide_m9m:auto_generated|       ; 65 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0|lpm_divide_m9m:auto_generated                                                   ; lpm_divide_m9m       ; work         ;
;                |sign_div_unsign_bkh:divider|      ; 65 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                       ; sign_div_unsign_bkh  ; work         ;
;                   |alt_u_div_a4f:divider|         ; 65 (65)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider ; alt_u_div_a4f        ; work         ;
;       |lcd_read_name:print_name|                  ; 13 (13)             ; 12 (12)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lcd_inputs:get_inputs|lcd_read_name:print_name                                                                                                         ; lcd_read_name        ; work         ;
;    |lpm_divide:Mod0|                              ; 587 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lpm_divide:Mod0                                                                                                                                        ; lpm_divide           ; work         ;
;       |lpm_divide_8bm:auto_generated|             ; 587 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lpm_divide:Mod0|lpm_divide_8bm:auto_generated                                                                                                          ; lpm_divide_8bm       ; work         ;
;          |sign_div_unsign_tlh:divider|            ; 587 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lpm_divide:Mod0|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider                                                                              ; sign_div_unsign_tlh  ; work         ;
;             |alt_u_div_e7f:divider|               ; 587 (587)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|lpm_divide:Mod0|lpm_divide_8bm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_e7f:divider                                                        ; alt_u_div_e7f        ; work         ;
;    |processor:my_processor|                       ; 2192 (28)           ; 330 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor                                                                                                                                 ; processor            ; work         ;
;       |bypass_logic:bypass|                       ; 53 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass                                                                                                             ; bypass_logic         ; work         ;
;          |m_bypassing:dataIn|                     ; 8 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn                                                                                          ; m_bypassing          ; work         ;
;             |alu:testequalxm|                     ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm                                                                          ; alu                  ; work         ;
;                |my_subtract:sub1|                 ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm|my_subtract:sub1                                                         ; my_subtract          ; work         ;
;                   |my_adder:add1|                 ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm|my_subtract:sub1|my_adder:add1                                           ; my_adder             ; work         ;
;                      |my_rca:rca0|                ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0                               ; my_rca               ; work         ;
;                         |full_adder:add3|         ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3               ; full_adder           ; work         ;
;          |m_bypassing:decodeA|                    ; 20 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA                                                                                         ; m_bypassing          ; work         ;
;             |alu:testequalxm|                     ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm                                                                         ; alu                  ; work         ;
;                |my_subtract:sub1|                 ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1                                                        ; my_subtract          ; work         ;
;                   |my_adder:add1|                 ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1|my_adder:add1                                          ; my_adder             ; work         ;
;                      |my_rca:rca0|                ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0                              ; my_rca               ; work         ;
;                         |full_adder:add1|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1              ; full_adder           ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2              ; full_adder           ; work         ;
;                         |full_adder:add3|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3              ; full_adder           ; work         ;
;          |m_bypassing:decodeB|                    ; 7 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB                                                                                         ; m_bypassing          ; work         ;
;             |alu:testequalxm|                     ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm                                                                         ; alu                  ; work         ;
;                |my_subtract:sub1|                 ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1                                                        ; my_subtract          ; work         ;
;                   |my_adder:add1|                 ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1|my_adder:add1                                          ; my_adder             ; work         ;
;                      |my_rca:rca0|                ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0                              ; my_rca               ; work         ;
;                         |full_adder:add1|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1              ; full_adder           ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2              ; full_adder           ; work         ;
;                         |full_adder:add3|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB|alu:testequalxm|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3              ; full_adder           ; work         ;
;          |x_bypassing:aluInA|                     ; 9 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA                                                                                          ; x_bypassing          ; work         ;
;             |alu:testequalmw|                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalmw                                                                          ; alu                  ; work         ;
;             |alu:testequalxm|                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalxm                                                                          ; alu                  ; work         ;
;          |x_bypassing:aluInB|                     ; 9 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInB                                                                                          ; x_bypassing          ; work         ;
;             |alu:testequalmw|                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInB|alu:testequalmw                                                                          ; alu                  ; work         ;
;             |alu:testequalxm|                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|bypass_logic:bypass|x_bypassing:aluInB|alu:testequalxm                                                                          ; alu                  ; work         ;
;       |decode_stage:decode|                       ; 21 (17)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|decode_stage:decode                                                                                                             ; decode_stage         ; work         ;
;          |decode_opcodes:opcodes|                 ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|decode_stage:decode|decode_opcodes:opcodes                                                                                      ; decode_opcodes       ; work         ;
;       |dx_latch:dx|                               ; 1055 (0)            ; 124 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx                                                                                                                     ; dx_latch             ; work         ;
;          |dflipflop:alu_opcode_reg_dx[0]|         ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[0]                                                                                      ; dflipflop            ; work         ;
;          |dflipflop:alu_opcode_reg_dx[1]|         ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[1]                                                                                      ; dflipflop            ; work         ;
;          |dflipflop:alu_opcode_reg_dx[2]|         ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[2]                                                                                      ; dflipflop            ; work         ;
;          |dflipflop:alu_opcode_reg_dx[3]|         ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[3]                                                                                      ; dflipflop            ; work         ;
;          |dflipflop:alu_opcode_reg_dx[4]|         ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[4]                                                                                      ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[0]|                 ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[10]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[11]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[12]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[13]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[14]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[15]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[16]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[17]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[18]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[19]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[1]|                 ; 30 (30)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[20]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[21]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[22]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[23]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[24]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[25]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[26]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[27]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[28]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[29]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[2]|                 ; 17 (17)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[30]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[31]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[3]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[4]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[5]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[6]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[7]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[8]|                 ; 26 (26)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_a_dx[9]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[0]|                 ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[10]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[11]|                ; 27 (27)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[12]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[13]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[14]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[15]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[16]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[17]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[18]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[19]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[1]|                 ; 17 (17)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[20]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[21]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[22]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[23]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[24]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[25]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[26]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[27]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[28]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[29]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[2]|                 ; 28 (28)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[30]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[31]|                ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[3]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[4]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[5]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[6]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[7]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[8]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_dx[9]|                 ; 15 (15)             ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[0]|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[0]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[10]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[10]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[11]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[11]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[12]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[12]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[13]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[13]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[14]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[14]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[15]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[15]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[16]|             ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[16]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[1]|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[1]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[7]|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[7]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[8]|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[8]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:immediate_dx[9]|              ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[9]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:isAdd_dx|                     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isAdd_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isAddi_dx|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isAddi_dx                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:isBLT_dx|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isBLT_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isBNE_dx|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isBNE_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isBex_dx|                     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isBex_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isDiv_dx|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isDiv_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isJAL_dx|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isJAL_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isJII_dx|                     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isJII_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isJI_dx|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isJI_dx                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isJ_dx|                       ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isJ_dx                                                                                                    ; dflipflop            ; work         ;
;          |dflipflop:isLW_dx|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isLW_dx                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isMul_dx|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isMul_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isR_dx|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isR_dx                                                                                                    ; dflipflop            ; work         ;
;          |dflipflop:isSW_dx|                      ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isSW_dx                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isSetx_dx|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isSetx_dx                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:isSub_dx|                     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isSub_dx                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[0]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[10]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[11]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[1]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[2]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[3]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[4]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[5]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[6]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[7]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[8]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_dx[9]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:rd_dx[0]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rd_dx[0]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_dx[1]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rd_dx[1]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_dx[2]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rd_dx[2]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_dx[3]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rd_dx[3]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_dx[4]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rd_dx[4]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rs_dx[0]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rs_dx[0]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rs_dx[1]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rs_dx[1]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rs_dx[2]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rs_dx[2]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rs_dx[3]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rs_dx[3]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rs_dx[4]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rs_dx[4]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rt_dx[0]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rt_dx[0]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rt_dx[1]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rt_dx[1]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rt_dx[2]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rt_dx[2]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rt_dx[3]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rt_dx[3]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rt_dx[4]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:rt_dx[4]                                                                                                  ; dflipflop            ; work         ;
;       |execute_stage:execute|                     ; 736 (283)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute                                                                                                           ; execute_stage        ; work         ;
;          |alu:alu_comp|                           ; 65 (23)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp                                                                                              ; alu                  ; work         ;
;             |my_subtract:sub1|                    ; 42 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1                                                                             ; my_subtract          ; work         ;
;                |my_adder:add1|                    ; 42 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1                                                               ; my_adder             ; work         ;
;                   |csa_4bit:csa4|                 ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit:csa4                                                 ; csa_4bit             ; work         ;
;                      |my_rca:rca0|                ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit:csa4|my_rca:rca0                                     ; my_rca               ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit:csa4|my_rca:rca0|full_adder:add2                     ; full_adder           ; work         ;
;                   |csa_4bit_highest:csa7|         ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7                                         ; csa_4bit_highest     ; work         ;
;                      |my_rca_highest:rca0|        ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0                     ; my_rca_highest       ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0|full_adder:add2     ; full_adder           ; work         ;
;                   |my_rca:rca0|                   ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|my_rca:rca0                                                   ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1                                   ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2                                   ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3                                   ; full_adder           ; work         ;
;                   |sum_mux:m1|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m1                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m1|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[1].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m1|my_mux:loop1[1].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m2|                    ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m2                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m2|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[0].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m2|my_mux:loop1[0].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[1].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m2|my_mux:loop1[1].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[3].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m2|my_mux:loop1[3].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m3|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m3                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m3|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[2].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m3|my_mux:loop1[2].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m4|                    ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m4                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m4|my_mux:coutmux                                     ; my_mux               ; work         ;
;                   |sum_mux:m5|                    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m5                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m5|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[0].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m5|my_mux:loop1[0].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[1].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m5|my_mux:loop1[1].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m6|                    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m6                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m6|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[0].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m6|my_mux:loop1[0].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[2].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m6|my_mux:loop1[2].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m7|                    ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m7                                                    ; sum_mux              ; work         ;
;                      |my_mux:loop1[1].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m7|my_mux:loop1[1].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[2].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m7|my_mux:loop1[2].mux                                ; my_mux               ; work         ;
;                      |my_mux:loop1[3].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_comp|my_subtract:sub1|my_adder:add1|sum_mux:m7|my_mux:loop1[3].mux                                ; my_mux               ; work         ;
;          |alu:alu_main|                           ; 368 (35)            ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main                                                                                              ; alu                  ; work         ;
;             |my_adder:add1|                       ; 78 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1                                                                                ; my_adder             ; work         ;
;                |csa_4bit:csa1|                    ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa1|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit:csa2|                    ; 8 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa2|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit:csa3|                    ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca0|full_adder:add3                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa3|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit:csa4|                    ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca0|full_adder:add3                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa4|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit:csa5|                    ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca0|full_adder:add3                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa5|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit:csa6|                    ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6                                                                  ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca0                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca0|full_adder:add1                                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca0|full_adder:add2                                      ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca0|full_adder:add3                                      ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca1                                                      ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit:csa6|my_rca:rca1|full_adder:add1                                      ; full_adder           ; work         ;
;                |csa_4bit_highest:csa7|            ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7                                                          ; csa_4bit_highest     ; work         ;
;                   |my_rca_highest:rca0|           ; 3 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0                                      ; my_rca_highest       ; work         ;
;                      |full_adder:add1|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0|full_adder:add1                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0|full_adder:add2                      ; full_adder           ; work         ;
;                   |my_rca_highest:rca1|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca1                                      ; my_rca_highest       ; work         ;
;                      |full_adder:add1|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca1|full_adder:add1                      ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca1|full_adder:add2                      ; full_adder           ; work         ;
;                |my_rca:rca0|                      ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|my_rca:rca0                                                                    ; my_rca               ; work         ;
;                   |full_adder:add1|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|my_rca:rca0|full_adder:add1                                                    ; full_adder           ; work         ;
;                   |full_adder:add2|               ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|my_rca:rca0|full_adder:add2                                                    ; full_adder           ; work         ;
;                   |full_adder:add3|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|my_rca:rca0|full_adder:add3                                                    ; full_adder           ; work         ;
;                |sum_mux:m1|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m1                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m1|my_mux:coutmux                                                      ; my_mux               ; work         ;
;                |sum_mux:m2|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m2                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m2|my_mux:coutmux                                                      ; my_mux               ; work         ;
;                |sum_mux:m3|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m3                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m3|my_mux:coutmux                                                      ; my_mux               ; work         ;
;                |sum_mux:m4|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m4                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m4|my_mux:coutmux                                                      ; my_mux               ; work         ;
;                |sum_mux:m5|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m5                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m5|my_mux:coutmux                                                      ; my_mux               ; work         ;
;                |sum_mux:m6|                       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m6                                                                     ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_adder:add1|sum_mux:m6|my_mux:coutmux                                                      ; my_mux               ; work         ;
;             |my_decoder:decode1|                  ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_decoder:decode1                                                                           ; my_decoder           ; work         ;
;             |my_left_shifter:sll1|                ; 102 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1                                                                         ; my_left_shifter      ; work         ;
;                |my_mux:loop1[1].mux|              ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop1[1].mux                                                     ; my_mux               ; work         ;
;                |my_mux:loop2[10].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[10].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[11].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[11].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[12].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[12].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[13].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[13].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[14].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[14].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[15].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[15].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[16].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[16].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[17].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[17].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[18].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[18].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[19].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[19].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[20].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[20].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[21].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[21].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[22].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[22].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[23].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[23].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[24].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[24].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[25].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[25].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[26].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[26].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[27].mux2|            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[27].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[2].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[2].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[3].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[3].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[4].mux2|             ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[4].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[5].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[5].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[6].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[6].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[7].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[7].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[8].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[8].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[9].mux2|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop2[9].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop3[12].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[12].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[17].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[17].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[18].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[18].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[19].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[19].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[20].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[20].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[4].mux5|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[4].mux5                                                    ; my_mux               ; work         ;
;                |my_mux:loop3[5].mux5|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[5].mux5                                                    ; my_mux               ; work         ;
;                |my_mux:loop3[6].mux5|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[6].mux5                                                    ; my_mux               ; work         ;
;                |my_mux:loop3[7].mux5|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop3[7].mux5                                                    ; my_mux               ; work         ;
;                |my_mux:loop4[10].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[10].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[11].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[11].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[12].mux10|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[12].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[13].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[13].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[14].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[14].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[15].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[15].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[8].mux10|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[8].mux10                                                   ; my_mux               ; work         ;
;                |my_mux:loop4[9].mux10|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop4[9].mux10                                                   ; my_mux               ; work         ;
;                |my_mux:loop5[24].mux19|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop5[24].mux19                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[28].mux19|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop5[28].mux19                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[29].mux19|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop5[29].mux19                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[30].mux19|           ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop5[30].mux19                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[31].mux19|           ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_left_shifter:sll1|my_mux:loop5[31].mux19                                                  ; my_mux               ; work         ;
;             |my_right_shifter:sra|                ; 102 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra                                                                         ; my_right_shifter     ; work         ;
;                |my_mux:loop2[10].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[10].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[11].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[11].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[12].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[12].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[13].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[13].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[14].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[14].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[15].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[15].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[16].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[16].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[17].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[17].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[18].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[18].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[19].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[19].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[20].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[20].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[21].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[21].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[22].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[22].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[23].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[23].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[24].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[24].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[25].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[25].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[26].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[26].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[27].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[27].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[28].mux2|            ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[28].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[29].mux2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[29].mux2                                                   ; my_mux               ; work         ;
;                |my_mux:loop2[4].mux2|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[4].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[5].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[5].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[6].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[6].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[7].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[7].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[8].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[8].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop2[9].mux2|             ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop2[9].mux2                                                    ; my_mux               ; work         ;
;                |my_mux:loop3[13].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop3[13].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[14].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop3[14].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop3[15].mux5|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop3[15].mux5                                                   ; my_mux               ; work         ;
;                |my_mux:loop4[16].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[16].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[17].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[17].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[18].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[18].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[19].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[19].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[20].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[20].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[21].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[21].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[22].mux10|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[22].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop4[23].mux10|           ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop4[23].mux10                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[0].mux19|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop5[0].mux19                                                   ; my_mux               ; work         ;
;                |my_mux:loop5[12].mux19|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop5[12].mux19                                                  ; my_mux               ; work         ;
;                |my_mux:loop5[1].mux19|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop5[1].mux19                                                   ; my_mux               ; work         ;
;                |my_mux:loop5[2].mux19|            ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop5[2].mux19                                                   ; my_mux               ; work         ;
;                |my_mux:loop5[3].mux19|            ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:loop5[3].mux19                                                   ; my_mux               ; work         ;
;                |my_mux:mux11|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux11                                                            ; my_mux               ; work         ;
;                |my_mux:mux12|                     ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux12                                                            ; my_mux               ; work         ;
;                |my_mux:mux13|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux13                                                            ; my_mux               ; work         ;
;                |my_mux:mux14|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux14                                                            ; my_mux               ; work         ;
;                |my_mux:mux15|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux15                                                            ; my_mux               ; work         ;
;                |my_mux:mux17|                     ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux17                                                            ; my_mux               ; work         ;
;                |my_mux:mux3|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_right_shifter:sra|my_mux:mux3                                                             ; my_mux               ; work         ;
;             |my_subtract:sub1|                    ; 41 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1                                                                             ; my_subtract          ; work         ;
;                |my_adder:add1|                    ; 41 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1                                                               ; my_adder             ; work         ;
;                   |csa_4bit:csa1|                 ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa1                                                 ; csa_4bit             ; work         ;
;                      |my_rca:rca0|                ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa1|my_rca:rca0                                     ; my_rca               ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add2                     ; full_adder           ; work         ;
;                         |full_adder:add3|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add3                     ; full_adder           ; work         ;
;                   |csa_4bit:csa2|                 ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa2                                                 ; csa_4bit             ; work         ;
;                      |my_rca:rca0|                ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa2|my_rca:rca0                                     ; my_rca               ; work         ;
;                         |full_adder:add1|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa2|my_rca:rca0|full_adder:add1                     ; full_adder           ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa2|my_rca:rca0|full_adder:add2                     ; full_adder           ; work         ;
;                         |full_adder:add3|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit:csa2|my_rca:rca0|full_adder:add3                     ; full_adder           ; work         ;
;                   |csa_4bit_highest:csa7|         ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7                                         ; csa_4bit_highest     ; work         ;
;                      |my_rca_highest:rca0|        ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0                     ; my_rca_highest       ; work         ;
;                         |full_adder:add2|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0|full_adder:add2     ; full_adder           ; work         ;
;                   |my_mux:muxfinal|               ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|my_mux:muxfinal                                               ; my_mux               ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|my_rca:rca0                                                   ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1                                   ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2                                   ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3                                   ; full_adder           ; work         ;
;                   |sum_mux:m1|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m1                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m1|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[1].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m1|my_mux:loop1[1].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m2|                    ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m2                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m2|my_mux:coutmux                                     ; my_mux               ; work         ;
;                   |sum_mux:m3|                    ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m3                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m3|my_mux:coutmux                                     ; my_mux               ; work         ;
;                   |sum_mux:m4|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m4                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m4|my_mux:coutmux                                     ; my_mux               ; work         ;
;                      |my_mux:loop1[0].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m4|my_mux:loop1[0].mux                                ; my_mux               ; work         ;
;                   |sum_mux:m5|                    ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m5                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m5|my_mux:coutmux                                     ; my_mux               ; work         ;
;                   |sum_mux:m6|                    ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m6                                                    ; sum_mux              ; work         ;
;                      |my_mux:coutmux|             ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m6|my_mux:coutmux                                     ; my_mux               ; work         ;
;                   |sum_mux:m7|                    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m7                                                    ; sum_mux              ; work         ;
;                      |my_mux:loop1[3].mux|        ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_main|my_subtract:sub1|my_adder:add1|sum_mux:m7|my_mux:loop1[3].mux                                ; my_mux               ; work         ;
;          |alu:alu_pc|                             ; 20 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc                                                                                                ; alu                  ; work         ;
;             |my_adder:add1|                       ; 20 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1                                                                                  ; my_adder             ; work         ;
;                |csa_4bit:csa1|                    ; 10 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1                                                                    ; csa_4bit             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca0                                                        ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add1                                        ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add2                                        ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca0|full_adder:add3                                        ; full_adder           ; work         ;
;                   |my_rca:rca1|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca1                                                        ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|csa_4bit:csa1|my_rca:rca1|full_adder:add1                                        ; full_adder           ; work         ;
;                |my_rca:rca0|                      ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|my_rca:rca0                                                                      ; my_rca               ; work         ;
;                   |full_adder:add1|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|my_rca:rca0|full_adder:add1                                                      ; full_adder           ; work         ;
;                   |full_adder:add2|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|my_rca:rca0|full_adder:add2                                                      ; full_adder           ; work         ;
;                   |full_adder:add3|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|my_rca:rca0|full_adder:add3                                                      ; full_adder           ; work         ;
;                |sum_mux:m1|                       ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|sum_mux:m1                                                                       ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|sum_mux:m1|my_mux:coutmux                                                        ; my_mux               ; work         ;
;                   |my_mux:loop1[0].mux|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|sum_mux:m1|my_mux:loop1[0].mux                                                   ; my_mux               ; work         ;
;                |sum_mux:m2|                       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|sum_mux:m2                                                                       ; sum_mux              ; work         ;
;                   |my_mux:loop1[0].mux|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|execute_stage:execute|alu:alu_pc|my_adder:add1|sum_mux:m2|my_mux:loop1[0].mux                                                   ; my_mux               ; work         ;
;       |fd_latch:comb_48|                          ; 45 (0)              ; 44 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48                                                                                                                ; fd_latch             ; work         ;
;          |dflipflop:instr_reg[0]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[0]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[10]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[10]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[11]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[11]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[12]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[12]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[13]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[13]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[14]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[14]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[15]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[15]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[16]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[16]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[17]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[17]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[18]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[18]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[19]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[19]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[1]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[1]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[20]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[20]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[21]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[21]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[22]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[22]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[23]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[23]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[24]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[24]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[25]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[25]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[26]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[26]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[27]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[27]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[28]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[28]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[29]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[29]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[2]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[2]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[30]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[30]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[31]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[31]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[3]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[3]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[4]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[4]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[5]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[5]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[6]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[6]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[7]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[7]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[8]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[8]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:instr_reg[9]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[9]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[0]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[0]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[10]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[10]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[11]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[11]                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[1]|                 ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[1]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[2]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[2]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[3]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[3]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[4]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[4]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[5]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[5]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[6]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[6]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[7]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[7]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[8]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[8]                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:pc_reg_rd[9]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[9]                                                                                         ; dflipflop            ; work         ;
;       |fetch_stage:fetch|                         ; 14 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch                                                                                                               ; fetch_stage          ; work         ;
;          |alu:ALU|                                ; 14 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU                                                                                                       ; alu                  ; work         ;
;             |my_adder:add1|                       ; 14 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1                                                                                         ; my_adder             ; work         ;
;                |csa_4bit:csa1|                    ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa1                                                                           ; csa_4bit             ; work         ;
;                   |my_rca:rca1|                   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa1|my_rca:rca1                                                               ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa1|my_rca:rca1|full_adder:add1                                               ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa1|my_rca:rca1|full_adder:add2                                               ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa1|my_rca:rca1|full_adder:add3                                               ; full_adder           ; work         ;
;                |csa_4bit:csa2|                    ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa2                                                                           ; csa_4bit             ; work         ;
;                   |my_rca:rca1|                   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa2|my_rca:rca1                                                               ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa2|my_rca:rca1|full_adder:add1                                               ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa2|my_rca:rca1|full_adder:add2                                               ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|csa_4bit:csa2|my_rca:rca1|full_adder:add3                                               ; full_adder           ; work         ;
;                |my_rca:rca0|                      ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|my_rca:rca0                                                                             ; my_rca               ; work         ;
;                   |full_adder:add1|               ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|my_rca:rca0|full_adder:add1                                                             ; full_adder           ; work         ;
;                   |full_adder:add2|               ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|my_rca:rca0|full_adder:add2                                                             ; full_adder           ; work         ;
;                   |full_adder:add3|               ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|my_rca:rca0|full_adder:add3                                                             ; full_adder           ; work         ;
;                |sum_mux:m1|                       ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|sum_mux:m1                                                                              ; sum_mux              ; work         ;
;                   |my_mux:coutmux|                ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|sum_mux:m1|my_mux:coutmux                                                               ; my_mux               ; work         ;
;                   |my_mux:loop1[0].mux|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|sum_mux:m1|my_mux:loop1[0].mux                                                          ; my_mux               ; work         ;
;                |sum_mux:m2|                       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|sum_mux:m2                                                                              ; sum_mux              ; work         ;
;                   |my_mux:loop1[0].mux|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|fetch_stage:fetch|alu:ALU|my_adder:add1|sum_mux:m2|my_mux:loop1[0].mux                                                          ; my_mux               ; work         ;
;       |mux_three_one:aluina|                      ; 64 (64)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_three_one:aluina                                                                                                            ; mux_three_one        ; work         ;
;       |mux_three_one:aluinb|                      ; 64 (64)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_three_one:aluinb                                                                                                            ; mux_three_one        ; work         ;
;       |mux_two_one:datamux|                       ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mux_two_one:datamux                                                                                                             ; mux_two_one          ; work         ;
;       |mw_latch:mw|                               ; 0 (0)               ; 75 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw                                                                                                                     ; mw_latch             ; work         ;
;          |dflipflop:data_d_mw[0]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[10]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[11]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[12]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[13]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[14]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[15]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[16]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[17]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[18]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[19]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[1]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[20]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[21]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[22]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[23]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[24]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[25]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[26]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[27]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[28]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[29]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[2]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[30]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[31]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[3]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[4]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[5]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[6]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[7]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[8]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_d_mw[9]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[0]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[10]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[11]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[12]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[13]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[14]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[15]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[16]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[17]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[18]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[19]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[1]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[20]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[21]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[22]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[23]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[24]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[25]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[26]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[27]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[28]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[29]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[2]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[30]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[31]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[3]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[4]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[5]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[6]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[7]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[8]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_mw[9]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:isAddi_mw|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isAddi_mw                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:isJAL_mw|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isJAL_mw                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isLW_mw|                      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isLW_mw                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isR_mw|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isR_mw                                                                                                    ; dflipflop            ; work         ;
;          |dflipflop:isSW_mw|                      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isSW_mw                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isSetx_mw|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:isSetx_mw                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:rd_mw[0]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:rd_mw[0]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_mw[1]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:rd_mw[1]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_mw[2]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:rd_mw[2]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_mw[3]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:rd_mw[3]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_mw[4]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|mw_latch:mw|dflipflop:rd_mw[4]                                                                                                  ; dflipflop            ; work         ;
;       |pc:program_counter|                        ; 11 (0)              ; 12 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter                                                                                                              ; pc                   ; work         ;
;          |dflipflop:pcreg[0]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[0]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[10]|                    ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[10]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:pcreg[11]|                    ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[11]                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:pcreg[1]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[1]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[2]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[2]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[3]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[3]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[4]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[4]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[5]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[5]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[6]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[6]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[7]|                     ; 3 (3)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[7]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[8]|                     ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[8]                                                                                           ; dflipflop            ; work         ;
;          |dflipflop:pcreg[9]|                     ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[9]                                                                                           ; dflipflop            ; work         ;
;       |stall_logic:detect_hazard|                 ; 20 (9)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard                                                                                                       ; stall_logic          ; work         ;
;          |alu:testequalrs|                        ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs                                                                                       ; alu                  ; work         ;
;             |my_subtract:sub1|                    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1                                                                      ; my_subtract          ; work         ;
;                |my_adder:add1|                    ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1                                                        ; my_adder             ; work         ;
;                   |my_rca:rca0|                   ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1|my_rca:rca0                                            ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1                            ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2                            ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3                            ; full_adder           ; work         ;
;          |alu:testequalrt|                        ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt                                                                                       ; alu                  ; work         ;
;             |my_subtract:sub1|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1                                                                      ; my_subtract          ; work         ;
;                |my_adder:add1|                    ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1|my_adder:add1                                                        ; my_adder             ; work         ;
;                   |my_rca:rca0|                   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1|my_adder:add1|my_rca:rca0                                            ; my_rca               ; work         ;
;                      |full_adder:add1|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add1                            ; full_adder           ; work         ;
;                      |full_adder:add2|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add2                            ; full_adder           ; work         ;
;                      |full_adder:add3|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|stall_logic:detect_hazard|alu:testequalrt|my_subtract:sub1|my_adder:add1|my_rca:rca0|full_adder:add3                            ; full_adder           ; work         ;
;       |writeback_stage:writeback|                 ; 33 (33)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|writeback_stage:writeback                                                                                                       ; writeback_stage      ; work         ;
;       |xm_latch:xm|                               ; 16 (0)              ; 75 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm                                                                                                                     ; xm_latch             ; work         ;
;          |dflipflop:data_b_xm[0]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[10]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[11]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[12]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[13]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[14]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[15]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[16]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[17]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[18]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[19]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[1]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[20]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[21]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[22]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[23]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[24]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[25]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[26]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[27]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[28]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[29]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[2]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[30]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[31]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[3]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[4]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[5]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[6]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[7]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[8]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_b_xm[9]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[0]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[0]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[10]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[10]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[11]|                ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[11]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[12]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[12]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[13]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[13]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[14]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[14]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[15]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[15]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[16]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[16]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[17]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[17]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[18]|                ; 5 (5)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[18]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[19]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[19]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[1]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[1]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[20]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[20]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[21]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[21]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[22]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[22]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[23]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[23]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[24]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[24]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[25]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[25]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[26]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[26]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[27]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[27]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[28]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[28]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[29]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[29]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[2]|                 ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[2]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[30]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[30]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[31]|                ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[31]                                                                                             ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[3]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[3]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[4]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[4]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[5]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[5]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[6]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[6]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[7]|                 ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[7]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[8]|                 ; 1 (1)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[8]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:data_o_xm[9]|                 ; 2 (2)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[9]                                                                                              ; dflipflop            ; work         ;
;          |dflipflop:isAddi_xm|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isAddi_xm                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:isJAL_xm|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isJAL_xm                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:isLW_xm|                      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isLW_xm                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isR_xm|                       ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isR_xm                                                                                                    ; dflipflop            ; work         ;
;          |dflipflop:isSW_xm|                      ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isSW_xm                                                                                                   ; dflipflop            ; work         ;
;          |dflipflop:isSetx_xm|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:isSetx_xm                                                                                                 ; dflipflop            ; work         ;
;          |dflipflop:rd_xm[0]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:rd_xm[0]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_xm[1]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:rd_xm[1]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_xm[2]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:rd_xm[2]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_xm[3]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:rd_xm[3]                                                                                                  ; dflipflop            ; work         ;
;          |dflipflop:rd_xm[4]|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:rd_xm[4]                                                                                                  ; dflipflop            ; work         ;
;    |regfile:my_regfile|                           ; 62 (62)             ; 736 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile                                                                                                                                     ; regfile              ; work         ;
;       |my_reg:my_reg10|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg10|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg11|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg11|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg12|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg12|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg13|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg13|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg14|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg14|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg15|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg15|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg16|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg16|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg17|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg17|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg18|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg18|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg19|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg19|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg1|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg1|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg26|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg26|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg27|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg27|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg28|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg28|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg2|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg2|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg31|                           ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31                                                                                                                     ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[0].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[10].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[11].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[12].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[13].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[14].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[15].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[16].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[17].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[18].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[19].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[1].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[20].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[21].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[22].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[23].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[24].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[25].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[26].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[27].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[28].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[29].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[2].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[30].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[31].dff_call                                                                                        ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[3].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[4].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[5].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[6].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[7].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[8].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg31|dflipflop:loop1[9].dff_call                                                                                         ; dflipflop            ; work         ;
;       |my_reg:my_reg3|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg3|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg4|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg4|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg5|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg5|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg6|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg6|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg7|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg7|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg8|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg8|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;       |my_reg:my_reg9|                            ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9                                                                                                                      ; my_reg               ; work         ;
;          |dflipflop:loop1[0].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[0].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[10].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[10].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[11].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[11].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[12].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[12].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[13].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[13].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[14].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[14].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[15].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[15].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[16].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[16].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[17].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[17].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[18].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[18].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[19].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[19].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[1].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[1].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[20].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[20].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[21].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[21].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[22].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[22].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[23].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[23].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[24].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[24].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[25].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[25].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[26].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[26].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[27].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[27].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[28].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[28].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[29].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[29].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[2].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[2].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[30].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[30].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[31].dff_call|           ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[31].dff_call                                                                                         ; dflipflop            ; work         ;
;          |dflipflop:loop1[3].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[3].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[4].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[4].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[5].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[5].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[6].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[6].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[7].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[7].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[8].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[8].dff_call                                                                                          ; dflipflop            ; work         ;
;          |dflipflop:loop1[9].dff_call|            ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|regfile:my_regfile|my_reg:my_reg9|dflipflop:loop1[9].dff_call                                                                                          ; dflipflop            ; work         ;
;    |vga_controller:vga_ins|                       ; 1521 (477)          ; 86 (46)                   ; 2239056     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins                                                                                                                                 ; vga_controller       ; work         ;
;       |bird_data:bird_data_inst|                  ; 0 (0)               ; 0 (0)                     ; 3600        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_data:bird_data_inst                                                                                                        ; bird_data            ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)               ; 0 (0)                     ; 3600        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component                                                                        ; altsyncram           ; work         ;
;             |altsyncram_ltc1:auto_generated|      ; 0 (0)               ; 0 (0)                     ; 3600        ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component|altsyncram_ltc1:auto_generated                                         ; altsyncram_ltc1      ; work         ;
;       |bird_index:bird_index_inst|                ; 0 (0)               ; 0 (0)                     ; 12288       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_index:bird_index_inst                                                                                                      ; bird_index           ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)               ; 0 (0)                     ; 12288       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component                                                                      ; altsyncram           ; work         ;
;             |altsyncram_j1d1:auto_generated|      ; 0 (0)               ; 0 (0)                     ; 12288       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component|altsyncram_j1d1:auto_generated                                       ; altsyncram_j1d1      ; work         ;
;       |collision_detection:col_1|                 ; 191 (191)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|collision_detection:col_1                                                                                                       ; collision_detection  ; work         ;
;       |img_data:img_data_inst|                    ; 159 (0)             ; 0 (0)                     ; 1228800     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst                                                                                                          ; img_data             ; work         ;
;          |altsyncram:altsyncram_component|        ; 159 (0)             ; 0 (0)                     ; 1228800     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component                                                                          ; altsyncram           ; work         ;
;             |altsyncram_jkd1:auto_generated|      ; 159 (0)             ; 0 (0)                     ; 1228800     ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated                                           ; altsyncram_jkd1      ; work         ;
;                |decode_aaa:rden_decode|           ; 41 (41)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|decode_aaa:rden_decode                    ; decode_aaa           ; work         ;
;                |mux_tob:mux2|                     ; 118 (118)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|mux_tob:mux2                              ; mux_tob              ; work         ;
;       |img_index:img_index_inst|                  ; 0 (0)               ; 0 (0)                     ; 384         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst                                                                                                        ; img_index            ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)               ; 0 (0)                     ; 384         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component                                                                        ; altsyncram           ; work         ;
;             |altsyncram_cid1:auto_generated|      ; 0 (0)               ; 0 (0)                     ; 384         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_cid1:auto_generated                                         ; altsyncram_cid1      ; work         ;
;       |lpipe_data:lpipe_data_inst|                ; 9 (0)               ; 4 (0)                     ; 72000       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst                                                                                                      ; lpipe_data           ; work         ;
;          |altsyncram:altsyncram_component|        ; 9 (0)               ; 4 (0)                     ; 72000       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component                                                                      ; altsyncram           ; work         ;
;             |altsyncram_e8b1:auto_generated|      ; 9 (0)               ; 4 (4)                     ; 72000       ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated                                       ; altsyncram_e8b1      ; work         ;
;                |decode_e8a:rden_decode|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|decode_e8a:rden_decode                ; decode_e8a           ; work         ;
;                |mux_0nb:mux2|                     ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|mux_0nb:mux2                          ; mux_0nb              ; work         ;
;       |lpipe_index:lpipe_index_inst|              ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_index:lpipe_index_inst                                                                                                    ; lpipe_index          ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component                                                                    ; altsyncram           ; work         ;
;             |altsyncram_e6b1:auto_generated|      ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component|altsyncram_e6b1:auto_generated                                     ; altsyncram_e6b1      ; work         ;
;       |lpm_divide:Div4|                           ; 210 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div4                                                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_ikm:auto_generated|          ; 210 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div4|lpm_divide_ikm:auto_generated                                                                                   ; lpm_divide_ikm       ; work         ;
;             |sign_div_unsign_anh:divider|         ; 210 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div4|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider                                                       ; sign_div_unsign_anh  ; work         ;
;                |alt_u_div_8af:divider|            ; 210 (210)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Div4|lpm_divide_ikm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                                 ; alt_u_div_8af        ; work         ;
;       |lpm_divide:Mod4|                           ; 51 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4                                                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_lcm:auto_generated|          ; 51 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated                                                                                   ; lpm_divide_lcm       ; work         ;
;             |sign_div_unsign_anh:divider|         ; 51 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider                                                       ; sign_div_unsign_anh  ; work         ;
;                |alt_u_div_8af:divider|            ; 51 (51)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                                 ; alt_u_div_8af        ; work         ;
;       |lpm_divide:Mod6|                           ; 253 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod6                                                                                                                 ; lpm_divide           ; work         ;
;          |lpm_divide_lcm:auto_generated|          ; 253 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod6|lpm_divide_lcm:auto_generated                                                                                   ; lpm_divide_lcm       ; work         ;
;             |sign_div_unsign_anh:divider|         ; 253 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod6|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider                                                       ; sign_div_unsign_anh  ; work         ;
;                |alt_u_div_8af:divider|            ; 253 (253)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_divide:Mod6|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider                                 ; alt_u_div_8af        ; work         ;
;       |lpm_mult:Mult0|                            ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0                                                                                                                  ; lpm_mult             ; work         ;
;          |multcore:mult_core|                     ; 9 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core                                                                                               ; multcore             ; work         ;
;             |mpar_add:padder|                     ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                               ; mpar_add             ; work         ;
;                |lpm_add_sub:adder[0]|             ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                          ; lpm_add_sub          ; work         ;
;                   |add_sub_bfh:auto_generated|    ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                               ; add_sub_bfh          ; work         ;
;       |lpm_mult:Mult1|                            ; 26 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1                                                                                                                  ; lpm_mult             ; work         ;
;          |multcore:mult_core|                     ; 26 (13)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core                                                                                               ; multcore             ; work         ;
;             |mpar_add:padder|                     ; 13 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                               ; mpar_add             ; work         ;
;                |lpm_add_sub:adder[0]|             ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                          ; lpm_add_sub          ; work         ;
;                   |add_sub_bfh:auto_generated|    ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_bfh:auto_generated                               ; add_sub_bfh          ; work         ;
;                |lpm_add_sub:adder[1]|             ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                          ; lpm_add_sub          ; work         ;
;                   |add_sub_bfh:auto_generated|    ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bfh:auto_generated                               ; add_sub_bfh          ; work         ;
;                |mpar_add:sub_par_add|             ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                          ; mpar_add             ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                     ; lpm_add_sub          ; work         ;
;                      |add_sub_mgh:auto_generated| ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated          ; add_sub_mgh          ; work         ;
;       |splash_data:splash_data_inst|              ; 92 (0)              ; 12 (0)                    ; 921600      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_data:splash_data_inst                                                                                                    ; splash_data          ; work         ;
;          |altsyncram:altsyncram_component|        ; 92 (0)              ; 12 (0)                    ; 921600      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component                                                                    ; altsyncram           ; work         ;
;             |altsyncram_tsa1:auto_generated|      ; 92 (0)              ; 12 (12)                   ; 921600      ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated                                     ; altsyncram_tsa1      ; work         ;
;                |decode_aaa:rden_decode|           ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|decode_aaa:rden_decode              ; decode_aaa           ; work         ;
;                |mux_sob:mux2|                     ; 89 (89)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|mux_sob:mux2                        ; mux_sob              ; work         ;
;       |splash_index:splash_index_inst|            ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_index:splash_index_inst                                                                                                  ; splash_index         ; work         ;
;          |altsyncram:altsyncram_component|        ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component                                                                  ; altsyncram           ; work         ;
;             |altsyncram_3pa1:auto_generated|      ; 0 (0)               ; 0 (0)                     ; 192         ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component|altsyncram_3pa1:auto_generated                                   ; altsyncram_3pa1      ; work         ;
;       |video_sync_generator:LTM_ins|              ; 44 (44)             ; 24 (24)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |skeleton|vga_controller:vga_ins|video_sync_generator:LTM_ins                                                                                                    ; video_sync_generator ; work         ;
+---------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; Name                                                                                                                            ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                             ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+---------------------------------+
; dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_lbi1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Single Port ; 4096         ; 32           ; --           ; --           ; 131072  ; None                            ;
; imem:my_imem|altsyncram:altsyncram_component|altsyncram_m9b1:auto_generated|ALTSYNCRAM                                          ; AUTO ; ROM         ; 4096         ; 32           ; --           ; --           ; 131072  ; flappybird.mif                  ;
; vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component|altsyncram_ltc1:auto_generated|ALTSYNCRAM       ; M9K  ; ROM         ; 400          ; 9            ; --           ; --           ; 3600    ; graphics/pig_data.mif           ;
; vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component|altsyncram_j1d1:auto_generated|ALTSYNCRAM     ; M9K  ; ROM         ; 512          ; 24           ; --           ; --           ; 12288   ; graphics/pig_index.mif          ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|ALTSYNCRAM         ; M9K  ; ROM         ; 307200       ; 4            ; --           ; --           ; 1228800 ; flappy_background_data.mif      ;
; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_cid1:auto_generated|ALTSYNCRAM       ; M9K  ; ROM         ; 16           ; 24           ; --           ; --           ; 384     ; flappy_background_index.mif     ;
; vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM         ; 24000        ; 3            ; --           ; --           ; 72000   ; ./graphics/lower_pipe_data.mif  ;
; vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component|altsyncram_e6b1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; ./graphics/lower_pipe_index.mif ;
; vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM         ; 307200       ; 3            ; --           ; --           ; 921600  ; ./graphics/splash_data.mif      ;
; vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component|altsyncram_3pa1:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; 8            ; 24           ; --           ; --           ; 192     ; ./graphics/splash_index.mif     ;
+---------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+---------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                               ;
+--------+--------------+---------+--------------+--------------+-------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance   ; IP Include File ;
+--------+--------------+---------+--------------+--------------+-------------------+-----------------+
; Altera ; ALTPLL       ; 13.1    ; N/A          ; N/A          ; |skeleton|pll:div ; graphics/pll.v  ;
+--------+--------------+---------+--------------+--------------+-------------------+-----------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver                                                                                                                                                                           ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+
; Name                                       ; s_ps2_transceiver.PS2_STATE_3_END_TRANSFER ; s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT ; s_ps2_transceiver.PS2_STATE_1_DATA_IN ; s_ps2_transceiver.PS2_STATE_0_IDLE ; s_ps2_transceiver.PS2_STATE_4_END_DELAYED ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+
; s_ps2_transceiver.PS2_STATE_0_IDLE         ; 0                                          ; 0                                         ; 0                                     ; 0                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_1_DATA_IN      ; 0                                          ; 0                                         ; 1                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT  ; 0                                          ; 1                                         ; 0                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_3_END_TRANSFER ; 1                                          ; 0                                         ; 0                                     ; 1                                  ; 0                                         ;
; s_ps2_transceiver.PS2_STATE_4_END_DELAYED  ; 0                                          ; 0                                         ; 0                                     ; 1                                  ; 1                                         ;
+--------------------------------------------+--------------------------------------------+-------------------------------------------+---------------------------------------+------------------------------------+-------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+
; Name                                                 ; s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR ; s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT ; s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT ; s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT ; s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA ; s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK ; s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; s_ps2_transmitter.PS2_STATE_0_IDLE ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+
; s_ps2_transmitter.PS2_STATE_0_IDLE                   ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 0                                  ;
; s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 1                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK         ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 1                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA          ; 0                                                ; 0                                              ; 0                                             ; 0                                               ; 1                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT      ; 0                                                ; 0                                              ; 0                                             ; 1                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT        ; 0                                                ; 0                                              ; 1                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT       ; 0                                                ; 1                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
; s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR     ; 1                                                ; 0                                              ; 0                                             ; 0                                               ; 0                                           ; 0                                            ; 0                                                    ; 1                                  ;
+------------------------------------------------------+--------------------------------------------------+------------------------------------------------+-----------------------------------------------+-------------------------------------------------+---------------------------------------------+----------------------------------------------+------------------------------------------------------+------------------------------------+


Encoding Type:  One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver                                                                                                                      ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+
; Name                                     ; s_ps2_receiver.PS2_STATE_3_PARITY_IN ; s_ps2_receiver.PS2_STATE_2_DATA_IN ; s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA ; s_ps2_receiver.PS2_STATE_0_IDLE ; s_ps2_receiver.PS2_STATE_4_STOP_IN ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+
; s_ps2_receiver.PS2_STATE_0_IDLE          ; 0                                    ; 0                                  ; 0                                        ; 0                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA ; 0                                    ; 0                                  ; 1                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_2_DATA_IN       ; 0                                    ; 1                                  ; 0                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_3_PARITY_IN     ; 1                                    ; 0                                  ; 0                                        ; 1                               ; 0                                  ;
; s_ps2_receiver.PS2_STATE_4_STOP_IN       ; 0                                    ; 0                                  ; 0                                        ; 1                               ; 1                                  ;
+------------------------------------------+--------------------------------------+------------------------------------+------------------------------------------+---------------------------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                         ; Reason for Removal                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; lcd_inputs:get_inputs|old_name[0..7]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd_inputs:get_inputs|lcd_data_generator:print_numbers|curr_db[6,7]                                                                   ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd_inputs:get_inputs|lcd_data_generator:print_numbers|curr_db[4,5]                                                                   ; Stuck at VCC due to stuck port data_in                                                                                                          ;
; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[0..7]                                                                             ; Lost fanout                                                                                                                                     ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[5]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[5] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[4]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[4] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[3]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[3] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[2]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[2] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[1]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[1] ;
; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|address_reg_a[0]         ; Merged with vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|address_reg_a[0] ;
; lcd:mylcd|state2[2..30]                                                                                                               ; Merged with lcd:mylcd|state2[31]                                                                                                                ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[21].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[22].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[7].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[3].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[23].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[5].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[1].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[6].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[17].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[25].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[27].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[9].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[13].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[11].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[30].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[16].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[19].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[8].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[14].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[26].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[24].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[0].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[2].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[10].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[20].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[29].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[4].dff_call|q                                                                       ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[15].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[28].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[18].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[12].dff_call|q                                                                      ; Merged with regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                    ;
; lcd:mylcd|state1[2..9,11..31]                                                                                                         ; Merged with lcd:mylcd|state1[10]                                                                                                                ;
; processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[6]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[4]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[6]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[4]|q                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[1..7]                                    ; Merged with PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[0]                                     ;
; processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[5]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[3]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[5]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[3]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[4]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[2]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[4]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[2]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[3]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[1]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[3]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[1]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[2]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[0]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[2]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[0]|q                                                                 ;
; processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[1]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[8]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[8]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[8]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[2]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[9]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[9]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[9]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[3]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[10]|q                                                                     ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[10]|q                                                                          ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[10]|q                                                                     ;
; processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[4]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[11]|q                                                                     ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[11]|q                                                                          ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[11]|q                                                                     ;
; processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[0]|q                                                                        ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[7]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[7]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[7]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[0]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[0]|q                                                                      ;
; processor:my_processor|dx_latch:dx|dflipflop:target_dx[1]|q                                                                           ; Merged with processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[1]|q                                                                      ;
; lcd:mylcd|state2[31]                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                          ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[0]                                       ; Stuck at GND due to stuck port data_in                                                                                                          ;
; regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call|q                                                                      ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|state1[10]                                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[10][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[11][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[8][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[9][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[14][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[15][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[12][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[13][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[2][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[3][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[0][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[1][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[6][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[7][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[4][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line2[5][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[1][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[0][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[3][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[2][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[5][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[4][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[7][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[6][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[9][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[8][7]                                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[11][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[10][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[13][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[12][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[15][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; lcd:mylcd|line1[14][7]                                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                          ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver~2                                                                            ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver~3                                                                            ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~2                                  ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~3                                  ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~4                                  ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver~2                                             ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver~3                                             ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|ps2_data_reg                                                                                   ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|ps2_clk_reg                                                                                    ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|last_ps2_clk                                                                                   ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en                                             ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_was_sent                                     ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|error_communication_timed_out                        ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[1..13]                      ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[1..20]                               ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[1..17]                              ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[0..3]                                        ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0..3]                                             ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[8]                                       ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_4_END_DELAYED                                                      ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_0_IDLE                                                             ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_1_DATA_IN                                                          ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT                                                      ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_3_END_TRANSFER                                                     ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_0_IDLE                   ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK         ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA          ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT      ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT        ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT       ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR     ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_4_STOP_IN                           ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_0_IDLE                              ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA                     ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_2_DATA_IN                           ; Lost fanout                                                                                                                                     ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_3_PARITY_IN                         ; Lost fanout                                                                                                                                     ;
; Total Number of Removed Registers = 270                                                                                               ;                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                        ; Reason for Removal        ; Registers Removed due to This Register                                                                                                 ;
+------------------------------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~2 ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|ps2_clk_reg,                                                                                    ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[1],                          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[2],                          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[3],                          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[4],                          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[1],                                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[2],                                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[3],                                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[4],                                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[3],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[2],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[1],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[4],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[5],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[6],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[7],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[8],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[9],                                  ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[10],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[11],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[12],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[13],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[14],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[15],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[16],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[17],                                 ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_1_INITIATE_COMMUNICATION, ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_4_TRANSMIT_STOP_BIT,      ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_5_RECEIVE_ACK_BIT         ;
; lcd_inputs:get_inputs|lcd_data_generator:print_numbers|curr_db[7]                                    ; Stuck at GND              ; lcd:mylcd|line1[1][7], lcd:mylcd|line1[0][7], lcd:mylcd|line1[3][7],                                                                   ;
;                                                                                                      ; due to stuck port data_in ; lcd:mylcd|line1[2][7], lcd:mylcd|line1[5][7], lcd:mylcd|line1[4][7],                                                                   ;
;                                                                                                      ;                           ; lcd:mylcd|line1[7][7], lcd:mylcd|line1[6][7], lcd:mylcd|line1[9][7],                                                                   ;
;                                                                                                      ;                           ; lcd:mylcd|line1[8][7], lcd:mylcd|line1[11][7], lcd:mylcd|line1[10][7],                                                                 ;
;                                                                                                      ;                           ; lcd:mylcd|line1[13][7], lcd:mylcd|line1[12][7], lcd:mylcd|line1[15][7],                                                                ;
;                                                                                                      ;                           ; lcd:mylcd|line1[14][7]                                                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver~2                                           ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|ps2_data_reg,                                                                                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|received_data_en,                                             ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_was_sent,                                     ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|error_communication_timed_out,                        ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[8],                                       ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_1_DATA_IN,                                                          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_2_COMMAND_OUT,                                                      ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_0_IDLE,                   ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_2_WAIT_FOR_CLOCK,         ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_3_TRANSMIT_DATA,          ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_6_COMMAND_WAS_SENT,       ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter.PS2_STATE_7_TRANSMISSION_ERROR,     ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_4_STOP_IN                            ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver~2            ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[0],                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[1],                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[2],                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[3],                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|s_ps2_transceiver.PS2_STATE_3_END_TRANSFER,                                                     ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_1_WAIT_FOR_DATA,                     ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_2_DATA_IN,                           ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|s_ps2_receiver.PS2_STATE_3_PARITY_IN                          ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|ps2_command[0]      ; Stuck at GND              ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[13],                         ;
;                                                                                                      ; due to stuck port data_in ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[3],                                           ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[2],                                           ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[1],                                           ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[0]                                            ;
; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[3]                                               ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[4],                                                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[5],                                                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[6],                                                                                ;
;                                                                                                      ;                           ; PS2_Interface:myps2|PS2_Controller:PS2|idle_counter[7]                                                                                 ;
; PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|s_ps2_transmitter~3 ; Lost Fanouts              ; PS2_Interface:myps2|PS2_Controller:PS2|last_ps2_clk                                                                                    ;
+------------------------------------------------------------------------------------------------------+---------------------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1492  ;
; Number of registers using Synchronous Clear  ; 104   ;
; Number of registers using Synchronous Load   ; 73    ;
; Number of registers using Asynchronous Clear ; 318   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1070  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------+
; Inverted Register Statistics                                              ;
+-----------------------------------------------------------------+---------+
; Inverted Register                                               ; Fan out ;
+-----------------------------------------------------------------+---------+
; lcd:mylcd|line1[13][5]                                          ; 1       ;
; lcd:mylcd|line1[7][5]                                           ; 1       ;
; lcd:mylcd|line1[15][5]                                          ; 1       ;
; lcd:mylcd|line1[5][5]                                           ; 1       ;
; lcd:mylcd|line1[8][5]                                           ; 1       ;
; lcd:mylcd|line1[2][5]                                           ; 1       ;
; lcd:mylcd|line1[10][5]                                          ; 1       ;
; lcd:mylcd|line1[0][5]                                           ; 1       ;
; lcd:mylcd|line1[9][5]                                           ; 1       ;
; lcd:mylcd|line1[3][5]                                           ; 1       ;
; lcd:mylcd|line1[11][5]                                          ; 1       ;
; lcd:mylcd|line1[1][5]                                           ; 1       ;
; lcd:mylcd|line1[6][5]                                           ; 1       ;
; lcd:mylcd|line1[12][5]                                          ; 1       ;
; lcd:mylcd|line1[14][5]                                          ; 1       ;
; lcd:mylcd|line1[4][5]                                           ; 1       ;
; lcd:mylcd|line2[9][5]                                           ; 3       ;
; lcd:mylcd|line2[11][5]                                          ; 3       ;
; lcd:mylcd|line2[15][5]                                          ; 3       ;
; lcd:mylcd|line2[13][5]                                          ; 3       ;
; lcd:mylcd|line2[0][5]                                           ; 3       ;
; lcd:mylcd|line2[2][5]                                           ; 3       ;
; lcd:mylcd|line2[6][5]                                           ; 3       ;
; lcd:mylcd|line2[4][5]                                           ; 3       ;
; lcd:mylcd|line2[8][5]                                           ; 3       ;
; lcd:mylcd|line2[10][5]                                          ; 3       ;
; lcd:mylcd|line2[14][5]                                          ; 3       ;
; lcd:mylcd|line2[12][5]                                          ; 3       ;
; lcd:mylcd|line2[1][5]                                           ; 3       ;
; lcd:mylcd|line2[3][5]                                           ; 3       ;
; lcd:mylcd|line2[7][5]                                           ; 3       ;
; lcd:mylcd|line2[5][5]                                           ; 3       ;
; lcd_inputs:get_inputs|lcd_data_generator:print_numbers|done_reg ; 3       ;
; Total number of inverted registers = 33                         ;         ;
+-----------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; Yes        ; |skeleton|lcd_inputs:get_inputs|lcd_read_name:print_name|letter[1]                                                                                     ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[15][4]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[14][7]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[13][0]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[12][0]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[11][3]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[10][6]                                                                                                                       ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[9][0]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[8][0]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[7][3]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[6][2]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[5][7]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[4][3]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[3][0]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[2][6]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[1][0]                                                                                                                        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |skeleton|lcd:mylcd|line2[0][0]                                                                                                                        ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|lcd:mylcd|ptr[0]                                                                                                                             ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |skeleton|lcd:mylcd|cdone                                                                                                                              ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[5]|q                                                                             ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|lcd_inputs:get_inputs|lcd_data_generator:print_numbers|count[0]                                                                              ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:isSub_dx|q                                                                                      ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |skeleton|processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[1]|q                                                                             ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |skeleton|lcd:mylcd|index[1]                                                                                                                           ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[8]|q                                                                               ;
; 4:1                ; 17 bits   ; 34 LEs        ; 17 LEs               ; 17 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|transfer_counter[7]                                         ;
; 4:1                ; 13 bits   ; 26 LEs        ; 13 LEs               ; 13 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|command_initiate_counter[8]                                 ;
; 5:1                ; 24 bits   ; 72 LEs        ; 72 LEs               ; 0 LEs                  ; Yes        ; |skeleton|vga_controller:vga_ins|bgr_data[18]                                                                                                          ;
; 4:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|waiting_counter[17]                                         ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out|cur_bit[2]                                                  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |skeleton|PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In|data_count[3]                                                       ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[7]|q                                                                               ;
; 5:1                ; 3 bits    ; 9 LEs         ; 9 LEs                ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|pc:program_counter|dflipflop:pcreg[11]|q                                                                              ;
; 34:1               ; 29 bits   ; 638 LEs       ; 464 LEs              ; 174 LEs                ; Yes        ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[8]|q                                                                                  ;
; 34:1               ; 2 bits    ; 44 LEs        ; 34 LEs               ; 10 LEs                 ; Yes        ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[1]|q                                                                                  ;
; 34:1               ; 29 bits   ; 638 LEs       ; 464 LEs              ; 174 LEs                ; Yes        ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[11]|q                                                                                 ;
; 34:1               ; 2 bits    ; 44 LEs        ; 34 LEs               ; 10 LEs                 ; Yes        ; |skeleton|processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[2]|q                                                                                  ;
; 12:1               ; 3 bits    ; 24 LEs        ; 21 LEs               ; 3 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[18]|q                                                                                 ;
; 12:1               ; 3 bits    ; 24 LEs        ; 21 LEs               ; 3 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[23]|q                                                                                 ;
; 13:1               ; 3 bits    ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[9]|q                                                                                  ;
; 13:1               ; 3 bits    ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[13]|q                                                                                 ;
; 13:1               ; 3 bits    ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[26]|q                                                                                 ;
; 14:1               ; 3 bits    ; 27 LEs        ; 27 LEs               ; 0 LEs                  ; Yes        ; |skeleton|processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[7]|q                                                                                  ;
; 38:1               ; 8 bits    ; 200 LEs       ; 200 LEs              ; 0 LEs                  ; Yes        ; |skeleton|lcd:mylcd|lcd_data[0]                                                                                                                        ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |skeleton|vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|mux_0nb:mux2|result_node[0] ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_three_one:aluina|out[28]                                                                                          ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |skeleton|processor:my_processor|mux_three_one:aluinb|out[19]                                                                                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for imem:my_imem|altsyncram:altsyncram_component|altsyncram_m9b1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Source assignments for dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_lbi1:auto_generated ;
+---------------------------------+--------------------+------+--------------------------------------+
; Assignment                      ; Value              ; From ; To                                   ;
+---------------------------------+--------------------+------+--------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                    ;
+---------------------------------+--------------------+------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                    ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                     ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_cid1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component|altsyncram_ltc1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                      ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                       ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component|altsyncram_j1d1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                        ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                         ;
+---------------------------------+--------------------+------+---------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component|altsyncram_e6b1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                          ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                           ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                          ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                           ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component|altsyncram_3pa1:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                            ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                             ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll:div|altpll:altpll_component ;
+-------------------------------+-----------------------+----------------------+
; Parameter Name                ; Value                 ; Type                 ;
+-------------------------------+-----------------------+----------------------+
; OPERATION_MODE                ; NORMAL                ; Untyped              ;
; PLL_TYPE                      ; AUTO                  ; Untyped              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll ; Untyped              ;
; QUALIFY_CONF_DONE             ; OFF                   ; Untyped              ;
; COMPENSATE_CLOCK              ; CLK0                  ; Untyped              ;
; SCAN_CHAIN                    ; LONG                  ; Untyped              ;
; PRIMARY_CLOCK                 ; INCLK0                ; Untyped              ;
; INCLK0_INPUT_FREQUENCY        ; 20000                 ; Signed Integer       ;
; INCLK1_INPUT_FREQUENCY        ; 0                     ; Untyped              ;
; GATE_LOCK_SIGNAL              ; NO                    ; Untyped              ;
; GATE_LOCK_COUNTER             ; 0                     ; Untyped              ;
; LOCK_HIGH                     ; 1                     ; Untyped              ;
; LOCK_LOW                      ; 1                     ; Untyped              ;
; VALID_LOCK_MULTIPLIER         ; 1                     ; Untyped              ;
; INVALID_LOCK_MULTIPLIER       ; 5                     ; Untyped              ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                   ; Untyped              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                   ; Untyped              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                   ; Untyped              ;
; SKIP_VCO                      ; OFF                   ; Untyped              ;
; SWITCH_OVER_COUNTER           ; 0                     ; Untyped              ;
; SWITCH_OVER_TYPE              ; AUTO                  ; Untyped              ;
; FEEDBACK_SOURCE               ; EXTCLK0               ; Untyped              ;
; BANDWIDTH                     ; 0                     ; Untyped              ;
; BANDWIDTH_TYPE                ; AUTO                  ; Untyped              ;
; SPREAD_FREQUENCY              ; 0                     ; Untyped              ;
; DOWN_SPREAD                   ; 0                     ; Untyped              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                   ; Untyped              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                   ; Untyped              ;
; CLK9_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK8_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK7_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK6_MULTIPLY_BY              ; 0                     ; Untyped              ;
; CLK5_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK4_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK3_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK2_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK1_MULTIPLY_BY              ; 1                     ; Untyped              ;
; CLK0_MULTIPLY_BY              ; 2                     ; Signed Integer       ;
; CLK9_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK8_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK7_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK6_DIVIDE_BY                ; 0                     ; Untyped              ;
; CLK5_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK4_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK3_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK2_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK1_DIVIDE_BY                ; 1                     ; Untyped              ;
; CLK0_DIVIDE_BY                ; 5                     ; Signed Integer       ;
; CLK9_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK8_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK7_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK6_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK5_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK4_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK3_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK2_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK1_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK0_PHASE_SHIFT              ; 0                     ; Untyped              ;
; CLK5_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK4_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK3_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK2_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK1_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK0_TIME_DELAY               ; 0                     ; Untyped              ;
; CLK9_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK8_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK7_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK6_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK5_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK4_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK3_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK2_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK1_DUTY_CYCLE               ; 50                    ; Untyped              ;
; CLK0_DUTY_CYCLE               ; 50                    ; Signed Integer       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                   ; Untyped              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                   ; Untyped              ;
; LOCK_WINDOW_UI                ;  0.05                 ; Untyped              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                ; Untyped              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                ; Untyped              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                ; Untyped              ;
; DPA_MULTIPLY_BY               ; 0                     ; Untyped              ;
; DPA_DIVIDE_BY                 ; 1                     ; Untyped              ;
; DPA_DIVIDER                   ; 0                     ; Untyped              ;
; EXTCLK3_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK2_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK1_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK0_MULTIPLY_BY           ; 1                     ; Untyped              ;
; EXTCLK3_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK2_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK1_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK0_DIVIDE_BY             ; 1                     ; Untyped              ;
; EXTCLK3_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK2_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK1_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK0_PHASE_SHIFT           ; 0                     ; Untyped              ;
; EXTCLK3_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK2_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK1_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK0_TIME_DELAY            ; 0                     ; Untyped              ;
; EXTCLK3_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK2_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK1_DUTY_CYCLE            ; 50                    ; Untyped              ;
; EXTCLK0_DUTY_CYCLE            ; 50                    ; Untyped              ;
; VCO_MULTIPLY_BY               ; 0                     ; Untyped              ;
; VCO_DIVIDE_BY                 ; 0                     ; Untyped              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                     ; Untyped              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                     ; Untyped              ;
; VCO_MIN                       ; 0                     ; Untyped              ;
; VCO_MAX                       ; 0                     ; Untyped              ;
; VCO_CENTER                    ; 0                     ; Untyped              ;
; PFD_MIN                       ; 0                     ; Untyped              ;
; PFD_MAX                       ; 0                     ; Untyped              ;
; M_INITIAL                     ; 0                     ; Untyped              ;
; M                             ; 0                     ; Untyped              ;
; N                             ; 1                     ; Untyped              ;
; M2                            ; 1                     ; Untyped              ;
; N2                            ; 1                     ; Untyped              ;
; SS                            ; 1                     ; Untyped              ;
; C0_HIGH                       ; 0                     ; Untyped              ;
; C1_HIGH                       ; 0                     ; Untyped              ;
; C2_HIGH                       ; 0                     ; Untyped              ;
; C3_HIGH                       ; 0                     ; Untyped              ;
; C4_HIGH                       ; 0                     ; Untyped              ;
; C5_HIGH                       ; 0                     ; Untyped              ;
; C6_HIGH                       ; 0                     ; Untyped              ;
; C7_HIGH                       ; 0                     ; Untyped              ;
; C8_HIGH                       ; 0                     ; Untyped              ;
; C9_HIGH                       ; 0                     ; Untyped              ;
; C0_LOW                        ; 0                     ; Untyped              ;
; C1_LOW                        ; 0                     ; Untyped              ;
; C2_LOW                        ; 0                     ; Untyped              ;
; C3_LOW                        ; 0                     ; Untyped              ;
; C4_LOW                        ; 0                     ; Untyped              ;
; C5_LOW                        ; 0                     ; Untyped              ;
; C6_LOW                        ; 0                     ; Untyped              ;
; C7_LOW                        ; 0                     ; Untyped              ;
; C8_LOW                        ; 0                     ; Untyped              ;
; C9_LOW                        ; 0                     ; Untyped              ;
; C0_INITIAL                    ; 0                     ; Untyped              ;
; C1_INITIAL                    ; 0                     ; Untyped              ;
; C2_INITIAL                    ; 0                     ; Untyped              ;
; C3_INITIAL                    ; 0                     ; Untyped              ;
; C4_INITIAL                    ; 0                     ; Untyped              ;
; C5_INITIAL                    ; 0                     ; Untyped              ;
; C6_INITIAL                    ; 0                     ; Untyped              ;
; C7_INITIAL                    ; 0                     ; Untyped              ;
; C8_INITIAL                    ; 0                     ; Untyped              ;
; C9_INITIAL                    ; 0                     ; Untyped              ;
; C0_MODE                       ; BYPASS                ; Untyped              ;
; C1_MODE                       ; BYPASS                ; Untyped              ;
; C2_MODE                       ; BYPASS                ; Untyped              ;
; C3_MODE                       ; BYPASS                ; Untyped              ;
; C4_MODE                       ; BYPASS                ; Untyped              ;
; C5_MODE                       ; BYPASS                ; Untyped              ;
; C6_MODE                       ; BYPASS                ; Untyped              ;
; C7_MODE                       ; BYPASS                ; Untyped              ;
; C8_MODE                       ; BYPASS                ; Untyped              ;
; C9_MODE                       ; BYPASS                ; Untyped              ;
; C0_PH                         ; 0                     ; Untyped              ;
; C1_PH                         ; 0                     ; Untyped              ;
; C2_PH                         ; 0                     ; Untyped              ;
; C3_PH                         ; 0                     ; Untyped              ;
; C4_PH                         ; 0                     ; Untyped              ;
; C5_PH                         ; 0                     ; Untyped              ;
; C6_PH                         ; 0                     ; Untyped              ;
; C7_PH                         ; 0                     ; Untyped              ;
; C8_PH                         ; 0                     ; Untyped              ;
; C9_PH                         ; 0                     ; Untyped              ;
; L0_HIGH                       ; 1                     ; Untyped              ;
; L1_HIGH                       ; 1                     ; Untyped              ;
; G0_HIGH                       ; 1                     ; Untyped              ;
; G1_HIGH                       ; 1                     ; Untyped              ;
; G2_HIGH                       ; 1                     ; Untyped              ;
; G3_HIGH                       ; 1                     ; Untyped              ;
; E0_HIGH                       ; 1                     ; Untyped              ;
; E1_HIGH                       ; 1                     ; Untyped              ;
; E2_HIGH                       ; 1                     ; Untyped              ;
; E3_HIGH                       ; 1                     ; Untyped              ;
; L0_LOW                        ; 1                     ; Untyped              ;
; L1_LOW                        ; 1                     ; Untyped              ;
; G0_LOW                        ; 1                     ; Untyped              ;
; G1_LOW                        ; 1                     ; Untyped              ;
; G2_LOW                        ; 1                     ; Untyped              ;
; G3_LOW                        ; 1                     ; Untyped              ;
; E0_LOW                        ; 1                     ; Untyped              ;
; E1_LOW                        ; 1                     ; Untyped              ;
; E2_LOW                        ; 1                     ; Untyped              ;
; E3_LOW                        ; 1                     ; Untyped              ;
; L0_INITIAL                    ; 1                     ; Untyped              ;
; L1_INITIAL                    ; 1                     ; Untyped              ;
; G0_INITIAL                    ; 1                     ; Untyped              ;
; G1_INITIAL                    ; 1                     ; Untyped              ;
; G2_INITIAL                    ; 1                     ; Untyped              ;
; G3_INITIAL                    ; 1                     ; Untyped              ;
; E0_INITIAL                    ; 1                     ; Untyped              ;
; E1_INITIAL                    ; 1                     ; Untyped              ;
; E2_INITIAL                    ; 1                     ; Untyped              ;
; E3_INITIAL                    ; 1                     ; Untyped              ;
; L0_MODE                       ; BYPASS                ; Untyped              ;
; L1_MODE                       ; BYPASS                ; Untyped              ;
; G0_MODE                       ; BYPASS                ; Untyped              ;
; G1_MODE                       ; BYPASS                ; Untyped              ;
; G2_MODE                       ; BYPASS                ; Untyped              ;
; G3_MODE                       ; BYPASS                ; Untyped              ;
; E0_MODE                       ; BYPASS                ; Untyped              ;
; E1_MODE                       ; BYPASS                ; Untyped              ;
; E2_MODE                       ; BYPASS                ; Untyped              ;
; E3_MODE                       ; BYPASS                ; Untyped              ;
; L0_PH                         ; 0                     ; Untyped              ;
; L1_PH                         ; 0                     ; Untyped              ;
; G0_PH                         ; 0                     ; Untyped              ;
; G1_PH                         ; 0                     ; Untyped              ;
; G2_PH                         ; 0                     ; Untyped              ;
; G3_PH                         ; 0                     ; Untyped              ;
; E0_PH                         ; 0                     ; Untyped              ;
; E1_PH                         ; 0                     ; Untyped              ;
; E2_PH                         ; 0                     ; Untyped              ;
; E3_PH                         ; 0                     ; Untyped              ;
; M_PH                          ; 0                     ; Untyped              ;
; C1_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C2_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C3_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C4_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C5_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C6_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C7_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C8_USE_CASC_IN                ; OFF                   ; Untyped              ;
; C9_USE_CASC_IN                ; OFF                   ; Untyped              ;
; CLK0_COUNTER                  ; G0                    ; Untyped              ;
; CLK1_COUNTER                  ; G0                    ; Untyped              ;
; CLK2_COUNTER                  ; G0                    ; Untyped              ;
; CLK3_COUNTER                  ; G0                    ; Untyped              ;
; CLK4_COUNTER                  ; G0                    ; Untyped              ;
; CLK5_COUNTER                  ; G0                    ; Untyped              ;
; CLK6_COUNTER                  ; E0                    ; Untyped              ;
; CLK7_COUNTER                  ; E1                    ; Untyped              ;
; CLK8_COUNTER                  ; E2                    ; Untyped              ;
; CLK9_COUNTER                  ; E3                    ; Untyped              ;
; L0_TIME_DELAY                 ; 0                     ; Untyped              ;
; L1_TIME_DELAY                 ; 0                     ; Untyped              ;
; G0_TIME_DELAY                 ; 0                     ; Untyped              ;
; G1_TIME_DELAY                 ; 0                     ; Untyped              ;
; G2_TIME_DELAY                 ; 0                     ; Untyped              ;
; G3_TIME_DELAY                 ; 0                     ; Untyped              ;
; E0_TIME_DELAY                 ; 0                     ; Untyped              ;
; E1_TIME_DELAY                 ; 0                     ; Untyped              ;
; E2_TIME_DELAY                 ; 0                     ; Untyped              ;
; E3_TIME_DELAY                 ; 0                     ; Untyped              ;
; M_TIME_DELAY                  ; 0                     ; Untyped              ;
; N_TIME_DELAY                  ; 0                     ; Untyped              ;
; EXTCLK3_COUNTER               ; E3                    ; Untyped              ;
; EXTCLK2_COUNTER               ; E2                    ; Untyped              ;
; EXTCLK1_COUNTER               ; E1                    ; Untyped              ;
; EXTCLK0_COUNTER               ; E0                    ; Untyped              ;
; ENABLE0_COUNTER               ; L0                    ; Untyped              ;
; ENABLE1_COUNTER               ; L0                    ; Untyped              ;
; CHARGE_PUMP_CURRENT           ; 2                     ; Untyped              ;
; LOOP_FILTER_R                 ;  1.000000             ; Untyped              ;
; LOOP_FILTER_C                 ; 5                     ; Untyped              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                  ; Untyped              ;
; LOOP_FILTER_R_BITS            ; 9999                  ; Untyped              ;
; LOOP_FILTER_C_BITS            ; 9999                  ; Untyped              ;
; VCO_POST_SCALE                ; 0                     ; Untyped              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                     ; Untyped              ;
; INTENDED_DEVICE_FAMILY        ; NONE                  ; Untyped              ;
; PORT_CLKENA0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA2                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA3                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA4                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKENA5                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_EXTCLK0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK2                  ; PORT_UNUSED           ; Untyped              ;
; PORT_EXTCLK3                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKBAD0                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKBAD1                  ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK0                     ; PORT_USED             ; Untyped              ;
; PORT_CLK1                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK2                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK3                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK4                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK5                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK6                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK7                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK8                     ; PORT_UNUSED           ; Untyped              ;
; PORT_CLK9                     ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDATA                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANDONE                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKLOSS                  ; PORT_UNUSED           ; Untyped              ;
; PORT_INCLK1                   ; PORT_UNUSED           ; Untyped              ;
; PORT_INCLK0                   ; PORT_USED             ; Untyped              ;
; PORT_FBIN                     ; PORT_UNUSED           ; Untyped              ;
; PORT_PLLENA                   ; PORT_UNUSED           ; Untyped              ;
; PORT_CLKSWITCH                ; PORT_UNUSED           ; Untyped              ;
; PORT_ARESET                   ; PORT_UNUSED           ; Untyped              ;
; PORT_PFDENA                   ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANCLK                  ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANACLR                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANREAD                 ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANWRITE                ; PORT_UNUSED           ; Untyped              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_LOCKED                   ; PORT_UNUSED           ; Untyped              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED           ; Untyped              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_PHASEDONE                ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASESTEP                ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED           ; Untyped              ;
; PORT_SCANCLKENA               ; PORT_UNUSED           ; Untyped              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED           ; Untyped              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY     ; Untyped              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY     ; Untyped              ;
; M_TEST_SOURCE                 ; 5                     ; Untyped              ;
; C0_TEST_SOURCE                ; 5                     ; Untyped              ;
; C1_TEST_SOURCE                ; 5                     ; Untyped              ;
; C2_TEST_SOURCE                ; 5                     ; Untyped              ;
; C3_TEST_SOURCE                ; 5                     ; Untyped              ;
; C4_TEST_SOURCE                ; 5                     ; Untyped              ;
; C5_TEST_SOURCE                ; 5                     ; Untyped              ;
; C6_TEST_SOURCE                ; 5                     ; Untyped              ;
; C7_TEST_SOURCE                ; 5                     ; Untyped              ;
; C8_TEST_SOURCE                ; 5                     ; Untyped              ;
; C9_TEST_SOURCE                ; 5                     ; Untyped              ;
; CBXI_PARAMETER                ; pll_altpll            ; Untyped              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                  ; Untyped              ;
; VCO_PHASE_SHIFT_STEP          ; 0                     ; Untyped              ;
; WIDTH_CLOCK                   ; 6                     ; Untyped              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                     ; Untyped              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                   ; Untyped              ;
; DEVICE_FAMILY                 ; Cyclone IV E          ; Untyped              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                ; Untyped              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                   ; Untyped              ;
; AUTO_CARRY_CHAINS             ; ON                    ; AUTO_CARRY           ;
; IGNORE_CARRY_BUFFERS          ; OFF                   ; IGNORE_CARRY         ;
; AUTO_CASCADE_CHAINS           ; ON                    ; AUTO_CASCADE         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                   ; IGNORE_CASCADE       ;
+-------------------------------+-----------------------+----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: imem:my_imem|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+-------------------------------+
; Parameter Name                     ; Value                ; Type                          ;
+------------------------------------+----------------------+-------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                       ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                    ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                  ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                  ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                       ;
; OPERATION_MODE                     ; ROM                  ; Untyped                       ;
; WIDTH_A                            ; 32                   ; Signed Integer                ;
; WIDTHAD_A                          ; 12                   ; Signed Integer                ;
; NUMWORDS_A                         ; 4096                 ; Signed Integer                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                       ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                       ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                       ;
; WIDTH_B                            ; 1                    ; Untyped                       ;
; WIDTHAD_B                          ; 1                    ; Untyped                       ;
; NUMWORDS_B                         ; 1                    ; Untyped                       ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                       ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                       ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                       ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                       ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                       ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                       ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                       ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                       ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                       ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                       ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                       ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                       ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                       ;
; BYTE_SIZE                          ; 8                    ; Untyped                       ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                       ;
; INIT_FILE                          ; flappybird.mif       ; Untyped                       ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                       ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                       ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                       ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                       ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                       ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                       ;
; ENABLE_ECC                         ; FALSE                ; Untyped                       ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                       ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                       ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                       ;
; CBXI_PARAMETER                     ; altsyncram_m9b1      ; Untyped                       ;
+------------------------------------+----------------------+-------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: dmem:my_dmem|altsyncram:altsyncram_component ;
+------------------------------------+------------------------+-----------------------------+
; Parameter Name                     ; Value                  ; Type                        ;
+------------------------------------+------------------------+-----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                      ; Untyped                     ;
; AUTO_CARRY_CHAINS                  ; ON                     ; AUTO_CARRY                  ;
; IGNORE_CARRY_BUFFERS               ; OFF                    ; IGNORE_CARRY                ;
; AUTO_CASCADE_CHAINS                ; ON                     ; AUTO_CASCADE                ;
; IGNORE_CASCADE_BUFFERS             ; OFF                    ; IGNORE_CASCADE              ;
; WIDTH_BYTEENA                      ; 1                      ; Untyped                     ;
; OPERATION_MODE                     ; SINGLE_PORT            ; Untyped                     ;
; WIDTH_A                            ; 32                     ; Signed Integer              ;
; WIDTHAD_A                          ; 12                     ; Signed Integer              ;
; NUMWORDS_A                         ; 4096                   ; Signed Integer              ;
; OUTDATA_REG_A                      ; UNREGISTERED           ; Untyped                     ;
; ADDRESS_ACLR_A                     ; NONE                   ; Untyped                     ;
; OUTDATA_ACLR_A                     ; NONE                   ; Untyped                     ;
; WRCONTROL_ACLR_A                   ; NONE                   ; Untyped                     ;
; INDATA_ACLR_A                      ; NONE                   ; Untyped                     ;
; BYTEENA_ACLR_A                     ; NONE                   ; Untyped                     ;
; WIDTH_B                            ; 1                      ; Untyped                     ;
; WIDTHAD_B                          ; 1                      ; Untyped                     ;
; NUMWORDS_B                         ; 1                      ; Untyped                     ;
; INDATA_REG_B                       ; CLOCK1                 ; Untyped                     ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                 ; Untyped                     ;
; RDCONTROL_REG_B                    ; CLOCK1                 ; Untyped                     ;
; ADDRESS_REG_B                      ; CLOCK1                 ; Untyped                     ;
; OUTDATA_REG_B                      ; UNREGISTERED           ; Untyped                     ;
; BYTEENA_REG_B                      ; CLOCK1                 ; Untyped                     ;
; INDATA_ACLR_B                      ; NONE                   ; Untyped                     ;
; WRCONTROL_ACLR_B                   ; NONE                   ; Untyped                     ;
; ADDRESS_ACLR_B                     ; NONE                   ; Untyped                     ;
; OUTDATA_ACLR_B                     ; NONE                   ; Untyped                     ;
; RDCONTROL_ACLR_B                   ; NONE                   ; Untyped                     ;
; BYTEENA_ACLR_B                     ; NONE                   ; Untyped                     ;
; WIDTH_BYTEENA_A                    ; 1                      ; Signed Integer              ;
; WIDTH_BYTEENA_B                    ; 1                      ; Untyped                     ;
; RAM_BLOCK_TYPE                     ; AUTO                   ; Untyped                     ;
; BYTE_SIZE                          ; 8                      ; Untyped                     ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE              ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_WITH_NBE_READ ; Untyped                     ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ   ; Untyped                     ;
; INIT_FILE                          ; dmem.mif               ; Untyped                     ;
; INIT_FILE_LAYOUT                   ; PORT_A                 ; Untyped                     ;
; MAXIMUM_DEPTH                      ; 0                      ; Untyped                     ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                 ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                 ; Untyped                     ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                 ; Untyped                     ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN        ; Untyped                     ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN        ; Untyped                     ;
; ENABLE_ECC                         ; FALSE                  ; Untyped                     ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                  ; Untyped                     ;
; WIDTH_ECCSTATUS                    ; 3                      ; Untyped                     ;
; DEVICE_FAMILY                      ; Cyclone IV E           ; Untyped                     ;
; CBXI_PARAMETER                     ; altsyncram_lbi1        ; Untyped                     ;
+------------------------------------+------------------------+-----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2 ;
+------------------+-------+----------------------------------------------------------+
; Parameter Name   ; Value ; Type                                                     ;
+------------------+-------+----------------------------------------------------------+
; INITIALIZE_MOUSE ; 0     ; Signed Integer                                           ;
+------------------+-------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                              ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
; CLOCK_CYCLES_FOR_101US             ; 5050                 ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_101US           ; 13                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_101US        ; 0000000000001        ; Unsigned Binary                                                   ;
; CLOCK_CYCLES_FOR_15MS              ; 750000               ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_15MS            ; 20                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_15MS         ; 00000000000000000001 ; Unsigned Binary                                                   ;
; CLOCK_CYCLES_FOR_2MS               ; 100000               ; Signed Integer                                                    ;
; NUMBER_OF_BITS_FOR_2MS             ; 17                   ; Signed Integer                                                    ;
; COUNTER_INCREMENT_FOR_2MS          ; 00000000000000001    ; Unsigned Binary                                                   ;
; PS2_STATE_0_IDLE                   ; 000                  ; Unsigned Binary                                                   ;
; PS2_STATE_1_INITIATE_COMMUNICATION ; 001                  ; Unsigned Binary                                                   ;
; PS2_STATE_2_WAIT_FOR_CLOCK         ; 010                  ; Unsigned Binary                                                   ;
; PS2_STATE_3_TRANSMIT_DATA          ; 011                  ; Unsigned Binary                                                   ;
; PS2_STATE_4_TRANSMIT_STOP_BIT      ; 100                  ; Unsigned Binary                                                   ;
; PS2_STATE_5_RECEIVE_ACK_BIT        ; 101                  ; Unsigned Binary                                                   ;
; PS2_STATE_6_COMMAND_WAS_SENT       ; 110                  ; Unsigned Binary                                                   ;
; PS2_STATE_7_TRANSMISSION_ERROR     ; 111                  ; Unsigned Binary                                                   ;
+------------------------------------+----------------------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: VGA_Audio_PLL:p1|altpll:altpll_component ;
+-------------------------------+-------------------+-----------------------------------+
; Parameter Name                ; Value             ; Type                              ;
+-------------------------------+-------------------+-----------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                           ;
; PLL_TYPE                      ; AUTO              ; Untyped                           ;
; LPM_HINT                      ; UNUSED            ; Untyped                           ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                           ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                           ;
; SCAN_CHAIN                    ; LONG              ; Untyped                           ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                           ;
; INCLK0_INPUT_FREQUENCY        ; 20000             ; Signed Integer                    ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                           ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                           ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                           ;
; LOCK_HIGH                     ; 1                 ; Untyped                           ;
; LOCK_LOW                      ; 1                 ; Untyped                           ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                           ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                           ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                           ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                           ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                           ;
; SKIP_VCO                      ; OFF               ; Untyped                           ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                           ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                           ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                           ;
; BANDWIDTH                     ; 0                 ; Untyped                           ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                           ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                           ;
; DOWN_SPREAD                   ; 0                 ; Untyped                           ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                           ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                           ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                           ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK4_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                           ;
; CLK2_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK1_MULTIPLY_BY              ; 181               ; Signed Integer                    ;
; CLK0_MULTIPLY_BY              ; 1                 ; Signed Integer                    ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                           ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                           ;
; CLK2_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK1_DIVIDE_BY                ; 500               ; Signed Integer                    ;
; CLK0_DIVIDE_BY                ; 2                 ; Signed Integer                    ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                           ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                           ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                           ;
; CLK2_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK1_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK0_DUTY_CYCLE               ; 50                ; Signed Integer                    ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                           ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                           ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                           ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                           ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                           ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                           ;
; DPA_DIVIDER                   ; 0                 ; Untyped                           ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                           ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                           ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                           ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                           ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                           ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                           ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                           ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                           ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                           ;
; VCO_MIN                       ; 0                 ; Untyped                           ;
; VCO_MAX                       ; 0                 ; Untyped                           ;
; VCO_CENTER                    ; 0                 ; Untyped                           ;
; PFD_MIN                       ; 0                 ; Untyped                           ;
; PFD_MAX                       ; 0                 ; Untyped                           ;
; M_INITIAL                     ; 0                 ; Untyped                           ;
; M                             ; 0                 ; Untyped                           ;
; N                             ; 1                 ; Untyped                           ;
; M2                            ; 1                 ; Untyped                           ;
; N2                            ; 1                 ; Untyped                           ;
; SS                            ; 1                 ; Untyped                           ;
; C0_HIGH                       ; 0                 ; Untyped                           ;
; C1_HIGH                       ; 0                 ; Untyped                           ;
; C2_HIGH                       ; 0                 ; Untyped                           ;
; C3_HIGH                       ; 0                 ; Untyped                           ;
; C4_HIGH                       ; 0                 ; Untyped                           ;
; C5_HIGH                       ; 0                 ; Untyped                           ;
; C6_HIGH                       ; 0                 ; Untyped                           ;
; C7_HIGH                       ; 0                 ; Untyped                           ;
; C8_HIGH                       ; 0                 ; Untyped                           ;
; C9_HIGH                       ; 0                 ; Untyped                           ;
; C0_LOW                        ; 0                 ; Untyped                           ;
; C1_LOW                        ; 0                 ; Untyped                           ;
; C2_LOW                        ; 0                 ; Untyped                           ;
; C3_LOW                        ; 0                 ; Untyped                           ;
; C4_LOW                        ; 0                 ; Untyped                           ;
; C5_LOW                        ; 0                 ; Untyped                           ;
; C6_LOW                        ; 0                 ; Untyped                           ;
; C7_LOW                        ; 0                 ; Untyped                           ;
; C8_LOW                        ; 0                 ; Untyped                           ;
; C9_LOW                        ; 0                 ; Untyped                           ;
; C0_INITIAL                    ; 0                 ; Untyped                           ;
; C1_INITIAL                    ; 0                 ; Untyped                           ;
; C2_INITIAL                    ; 0                 ; Untyped                           ;
; C3_INITIAL                    ; 0                 ; Untyped                           ;
; C4_INITIAL                    ; 0                 ; Untyped                           ;
; C5_INITIAL                    ; 0                 ; Untyped                           ;
; C6_INITIAL                    ; 0                 ; Untyped                           ;
; C7_INITIAL                    ; 0                 ; Untyped                           ;
; C8_INITIAL                    ; 0                 ; Untyped                           ;
; C9_INITIAL                    ; 0                 ; Untyped                           ;
; C0_MODE                       ; BYPASS            ; Untyped                           ;
; C1_MODE                       ; BYPASS            ; Untyped                           ;
; C2_MODE                       ; BYPASS            ; Untyped                           ;
; C3_MODE                       ; BYPASS            ; Untyped                           ;
; C4_MODE                       ; BYPASS            ; Untyped                           ;
; C5_MODE                       ; BYPASS            ; Untyped                           ;
; C6_MODE                       ; BYPASS            ; Untyped                           ;
; C7_MODE                       ; BYPASS            ; Untyped                           ;
; C8_MODE                       ; BYPASS            ; Untyped                           ;
; C9_MODE                       ; BYPASS            ; Untyped                           ;
; C0_PH                         ; 0                 ; Untyped                           ;
; C1_PH                         ; 0                 ; Untyped                           ;
; C2_PH                         ; 0                 ; Untyped                           ;
; C3_PH                         ; 0                 ; Untyped                           ;
; C4_PH                         ; 0                 ; Untyped                           ;
; C5_PH                         ; 0                 ; Untyped                           ;
; C6_PH                         ; 0                 ; Untyped                           ;
; C7_PH                         ; 0                 ; Untyped                           ;
; C8_PH                         ; 0                 ; Untyped                           ;
; C9_PH                         ; 0                 ; Untyped                           ;
; L0_HIGH                       ; 1                 ; Untyped                           ;
; L1_HIGH                       ; 1                 ; Untyped                           ;
; G0_HIGH                       ; 1                 ; Untyped                           ;
; G1_HIGH                       ; 1                 ; Untyped                           ;
; G2_HIGH                       ; 1                 ; Untyped                           ;
; G3_HIGH                       ; 1                 ; Untyped                           ;
; E0_HIGH                       ; 1                 ; Untyped                           ;
; E1_HIGH                       ; 1                 ; Untyped                           ;
; E2_HIGH                       ; 1                 ; Untyped                           ;
; E3_HIGH                       ; 1                 ; Untyped                           ;
; L0_LOW                        ; 1                 ; Untyped                           ;
; L1_LOW                        ; 1                 ; Untyped                           ;
; G0_LOW                        ; 1                 ; Untyped                           ;
; G1_LOW                        ; 1                 ; Untyped                           ;
; G2_LOW                        ; 1                 ; Untyped                           ;
; G3_LOW                        ; 1                 ; Untyped                           ;
; E0_LOW                        ; 1                 ; Untyped                           ;
; E1_LOW                        ; 1                 ; Untyped                           ;
; E2_LOW                        ; 1                 ; Untyped                           ;
; E3_LOW                        ; 1                 ; Untyped                           ;
; L0_INITIAL                    ; 1                 ; Untyped                           ;
; L1_INITIAL                    ; 1                 ; Untyped                           ;
; G0_INITIAL                    ; 1                 ; Untyped                           ;
; G1_INITIAL                    ; 1                 ; Untyped                           ;
; G2_INITIAL                    ; 1                 ; Untyped                           ;
; G3_INITIAL                    ; 1                 ; Untyped                           ;
; E0_INITIAL                    ; 1                 ; Untyped                           ;
; E1_INITIAL                    ; 1                 ; Untyped                           ;
; E2_INITIAL                    ; 1                 ; Untyped                           ;
; E3_INITIAL                    ; 1                 ; Untyped                           ;
; L0_MODE                       ; BYPASS            ; Untyped                           ;
; L1_MODE                       ; BYPASS            ; Untyped                           ;
; G0_MODE                       ; BYPASS            ; Untyped                           ;
; G1_MODE                       ; BYPASS            ; Untyped                           ;
; G2_MODE                       ; BYPASS            ; Untyped                           ;
; G3_MODE                       ; BYPASS            ; Untyped                           ;
; E0_MODE                       ; BYPASS            ; Untyped                           ;
; E1_MODE                       ; BYPASS            ; Untyped                           ;
; E2_MODE                       ; BYPASS            ; Untyped                           ;
; E3_MODE                       ; BYPASS            ; Untyped                           ;
; L0_PH                         ; 0                 ; Untyped                           ;
; L1_PH                         ; 0                 ; Untyped                           ;
; G0_PH                         ; 0                 ; Untyped                           ;
; G1_PH                         ; 0                 ; Untyped                           ;
; G2_PH                         ; 0                 ; Untyped                           ;
; G3_PH                         ; 0                 ; Untyped                           ;
; E0_PH                         ; 0                 ; Untyped                           ;
; E1_PH                         ; 0                 ; Untyped                           ;
; E2_PH                         ; 0                 ; Untyped                           ;
; E3_PH                         ; 0                 ; Untyped                           ;
; M_PH                          ; 0                 ; Untyped                           ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                           ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                           ;
; CLK0_COUNTER                  ; G0                ; Untyped                           ;
; CLK1_COUNTER                  ; G0                ; Untyped                           ;
; CLK2_COUNTER                  ; G0                ; Untyped                           ;
; CLK3_COUNTER                  ; G0                ; Untyped                           ;
; CLK4_COUNTER                  ; G0                ; Untyped                           ;
; CLK5_COUNTER                  ; G0                ; Untyped                           ;
; CLK6_COUNTER                  ; E0                ; Untyped                           ;
; CLK7_COUNTER                  ; E1                ; Untyped                           ;
; CLK8_COUNTER                  ; E2                ; Untyped                           ;
; CLK9_COUNTER                  ; E3                ; Untyped                           ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                           ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                           ;
; M_TIME_DELAY                  ; 0                 ; Untyped                           ;
; N_TIME_DELAY                  ; 0                 ; Untyped                           ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                           ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                           ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                           ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                           ;
; ENABLE0_COUNTER               ; L0                ; Untyped                           ;
; ENABLE1_COUNTER               ; L0                ; Untyped                           ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                           ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                           ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                           ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                           ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                           ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                           ;
; VCO_POST_SCALE                ; 0                 ; Untyped                           ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                           ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II        ; Untyped                           ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK2                     ; PORT_USED         ; Untyped                           ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK4                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                           ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                           ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ARESET                   ; PORT_USED         ; Untyped                           ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                           ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                           ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                           ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                           ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                           ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                           ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                           ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                           ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                           ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                           ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                           ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                           ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                           ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                           ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                           ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                           ;
; DEVICE_FAMILY                 ; Cyclone IV E      ; Untyped                           ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                           ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                           ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                        ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                      ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                      ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE                    ;
+-------------------------------+-------------------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|video_sync_generator:LTM_ins ;
+----------------+-------+-------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                    ;
+----------------+-------+-------------------------------------------------------------------------+
; hori_line      ; 800   ; Signed Integer                                                          ;
; hori_back      ; 144   ; Signed Integer                                                          ;
; hori_front     ; 16    ; Signed Integer                                                          ;
; vert_line      ; 525   ; Signed Integer                                                          ;
; vert_back      ; 34    ; Signed Integer                                                          ;
; vert_front     ; 11    ; Signed Integer                                                          ;
; H_sync_cycle   ; 96    ; Signed Integer                                                          ;
; V_sync_cycle   ; 2     ; Signed Integer                                                          ;
+----------------+-------+-------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                      ; Type                                                     ;
+------------------------------------+----------------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                          ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                         ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                        ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                         ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                        ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                          ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                        ; Untyped                                                  ;
; WIDTH_A                            ; 4                          ; Signed Integer                                           ;
; WIDTHAD_A                          ; 19                         ; Signed Integer                                           ;
; NUMWORDS_A                         ; 307200                     ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; UNREGISTERED               ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                       ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                       ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                       ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                       ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                       ; Untyped                                                  ;
; WIDTH_B                            ; 1                          ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                          ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                          ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1                     ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                     ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1                     ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1                     ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED               ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1                     ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                       ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                       ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                       ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                       ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                          ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                          ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; M9K                        ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                          ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                  ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                  ;
; INIT_FILE                          ; flappy_background_data.mif ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A                     ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                          ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                     ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                     ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                     ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                     ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN            ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN            ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                      ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                      ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                          ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E               ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_jkd1            ; Untyped                                                  ;
+------------------------------------+----------------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                       ; Type                                                      ;
+------------------------------------+-----------------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                           ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                          ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                         ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                          ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                         ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                           ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                         ; Untyped                                                   ;
; WIDTH_A                            ; 24                          ; Signed Integer                                            ;
; WIDTHAD_A                          ; 8                           ; Signed Integer                                            ;
; NUMWORDS_A                         ; 16                          ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; UNREGISTERED                ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                        ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                        ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                        ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                        ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                        ; Untyped                                                   ;
; WIDTH_B                            ; 1                           ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                           ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                           ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1                      ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                      ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1                      ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1                      ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED                ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1                      ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                        ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                        ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                        ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                        ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                           ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                           ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; M9K                         ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                           ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                   ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                   ;
; INIT_FILE                          ; flappy_background_index.mif ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A                      ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                           ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                      ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                      ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                      ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                      ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN             ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN             ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                       ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                       ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                           ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E                ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_cid1             ; Untyped                                                   ;
+------------------------------------+-----------------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------+-----------------------------------------------------------------+
; Parameter Name                     ; Value                 ; Type                                                            ;
+------------------------------------+-----------------------+-----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                     ; Untyped                                                         ;
; AUTO_CARRY_CHAINS                  ; ON                    ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                   ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                ; ON                    ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                   ; IGNORE_CASCADE                                                  ;
; WIDTH_BYTEENA                      ; 1                     ; Untyped                                                         ;
; OPERATION_MODE                     ; ROM                   ; Untyped                                                         ;
; WIDTH_A                            ; 9                     ; Signed Integer                                                  ;
; WIDTHAD_A                          ; 19                    ; Signed Integer                                                  ;
; NUMWORDS_A                         ; 400                   ; Signed Integer                                                  ;
; OUTDATA_REG_A                      ; UNREGISTERED          ; Untyped                                                         ;
; ADDRESS_ACLR_A                     ; NONE                  ; Untyped                                                         ;
; OUTDATA_ACLR_A                     ; NONE                  ; Untyped                                                         ;
; WRCONTROL_ACLR_A                   ; NONE                  ; Untyped                                                         ;
; INDATA_ACLR_A                      ; NONE                  ; Untyped                                                         ;
; BYTEENA_ACLR_A                     ; NONE                  ; Untyped                                                         ;
; WIDTH_B                            ; 1                     ; Untyped                                                         ;
; WIDTHAD_B                          ; 1                     ; Untyped                                                         ;
; NUMWORDS_B                         ; 1                     ; Untyped                                                         ;
; INDATA_REG_B                       ; CLOCK1                ; Untyped                                                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                ; Untyped                                                         ;
; RDCONTROL_REG_B                    ; CLOCK1                ; Untyped                                                         ;
; ADDRESS_REG_B                      ; CLOCK1                ; Untyped                                                         ;
; OUTDATA_REG_B                      ; UNREGISTERED          ; Untyped                                                         ;
; BYTEENA_REG_B                      ; CLOCK1                ; Untyped                                                         ;
; INDATA_ACLR_B                      ; NONE                  ; Untyped                                                         ;
; WRCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                         ;
; ADDRESS_ACLR_B                     ; NONE                  ; Untyped                                                         ;
; OUTDATA_ACLR_B                     ; NONE                  ; Untyped                                                         ;
; RDCONTROL_ACLR_B                   ; NONE                  ; Untyped                                                         ;
; BYTEENA_ACLR_B                     ; NONE                  ; Untyped                                                         ;
; WIDTH_BYTEENA_A                    ; 1                     ; Signed Integer                                                  ;
; WIDTH_BYTEENA_B                    ; 1                     ; Untyped                                                         ;
; RAM_BLOCK_TYPE                     ; M9K                   ; Untyped                                                         ;
; BYTE_SIZE                          ; 8                     ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE             ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ  ; Untyped                                                         ;
; INIT_FILE                          ; graphics/pig_data.mif ; Untyped                                                         ;
; INIT_FILE_LAYOUT                   ; PORT_A                ; Untyped                                                         ;
; MAXIMUM_DEPTH                      ; 0                     ; Untyped                                                         ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                ; Untyped                                                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                ; Untyped                                                         ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                ; Untyped                                                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                ; Untyped                                                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN       ; Untyped                                                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN       ; Untyped                                                         ;
; ENABLE_ECC                         ; FALSE                 ; Untyped                                                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                 ; Untyped                                                         ;
; WIDTH_ECCSTATUS                    ; 3                     ; Untyped                                                         ;
; DEVICE_FAMILY                      ; Cyclone IV E          ; Untyped                                                         ;
; CBXI_PARAMETER                     ; altsyncram_ltc1       ; Untyped                                                         ;
+------------------------------------+-----------------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+------------------------+------------------------------------------------------------------+
; Parameter Name                     ; Value                  ; Type                                                             ;
+------------------------------------+------------------------+------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                      ; Untyped                                                          ;
; AUTO_CARRY_CHAINS                  ; ON                     ; AUTO_CARRY                                                       ;
; IGNORE_CARRY_BUFFERS               ; OFF                    ; IGNORE_CARRY                                                     ;
; AUTO_CASCADE_CHAINS                ; ON                     ; AUTO_CASCADE                                                     ;
; IGNORE_CASCADE_BUFFERS             ; OFF                    ; IGNORE_CASCADE                                                   ;
; WIDTH_BYTEENA                      ; 1                      ; Untyped                                                          ;
; OPERATION_MODE                     ; ROM                    ; Untyped                                                          ;
; WIDTH_A                            ; 24                     ; Signed Integer                                                   ;
; WIDTHAD_A                          ; 9                      ; Signed Integer                                                   ;
; NUMWORDS_A                         ; 512                    ; Signed Integer                                                   ;
; OUTDATA_REG_A                      ; UNREGISTERED           ; Untyped                                                          ;
; ADDRESS_ACLR_A                     ; NONE                   ; Untyped                                                          ;
; OUTDATA_ACLR_A                     ; NONE                   ; Untyped                                                          ;
; WRCONTROL_ACLR_A                   ; NONE                   ; Untyped                                                          ;
; INDATA_ACLR_A                      ; NONE                   ; Untyped                                                          ;
; BYTEENA_ACLR_A                     ; NONE                   ; Untyped                                                          ;
; WIDTH_B                            ; 1                      ; Untyped                                                          ;
; WIDTHAD_B                          ; 1                      ; Untyped                                                          ;
; NUMWORDS_B                         ; 1                      ; Untyped                                                          ;
; INDATA_REG_B                       ; CLOCK1                 ; Untyped                                                          ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                 ; Untyped                                                          ;
; RDCONTROL_REG_B                    ; CLOCK1                 ; Untyped                                                          ;
; ADDRESS_REG_B                      ; CLOCK1                 ; Untyped                                                          ;
; OUTDATA_REG_B                      ; UNREGISTERED           ; Untyped                                                          ;
; BYTEENA_REG_B                      ; CLOCK1                 ; Untyped                                                          ;
; INDATA_ACLR_B                      ; NONE                   ; Untyped                                                          ;
; WRCONTROL_ACLR_B                   ; NONE                   ; Untyped                                                          ;
; ADDRESS_ACLR_B                     ; NONE                   ; Untyped                                                          ;
; OUTDATA_ACLR_B                     ; NONE                   ; Untyped                                                          ;
; RDCONTROL_ACLR_B                   ; NONE                   ; Untyped                                                          ;
; BYTEENA_ACLR_B                     ; NONE                   ; Untyped                                                          ;
; WIDTH_BYTEENA_A                    ; 1                      ; Signed Integer                                                   ;
; WIDTH_BYTEENA_B                    ; 1                      ; Untyped                                                          ;
; RAM_BLOCK_TYPE                     ; M9K                    ; Untyped                                                          ;
; BYTE_SIZE                          ; 8                      ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE              ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ   ; Untyped                                                          ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ   ; Untyped                                                          ;
; INIT_FILE                          ; graphics/pig_index.mif ; Untyped                                                          ;
; INIT_FILE_LAYOUT                   ; PORT_A                 ; Untyped                                                          ;
; MAXIMUM_DEPTH                      ; 0                      ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                 ; Untyped                                                          ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                 ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                 ; Untyped                                                          ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                 ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN        ; Untyped                                                          ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN        ; Untyped                                                          ;
; ENABLE_ECC                         ; FALSE                  ; Untyped                                                          ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                  ; Untyped                                                          ;
; WIDTH_ECCSTATUS                    ; 3                      ; Untyped                                                          ;
; DEVICE_FAMILY                      ; Cyclone IV E           ; Untyped                                                          ;
; CBXI_PARAMETER                     ; altsyncram_j1d1        ; Untyped                                                          ;
+------------------------------------+------------------------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+--------------------------------+----------------------------------------------------------+
; Parameter Name                     ; Value                          ; Type                                                     ;
+------------------------------------+--------------------------------+----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                              ; Untyped                                                  ;
; AUTO_CARRY_CHAINS                  ; ON                             ; AUTO_CARRY                                               ;
; IGNORE_CARRY_BUFFERS               ; OFF                            ; IGNORE_CARRY                                             ;
; AUTO_CASCADE_CHAINS                ; ON                             ; AUTO_CASCADE                                             ;
; IGNORE_CASCADE_BUFFERS             ; OFF                            ; IGNORE_CASCADE                                           ;
; WIDTH_BYTEENA                      ; 1                              ; Untyped                                                  ;
; OPERATION_MODE                     ; ROM                            ; Untyped                                                  ;
; WIDTH_A                            ; 3                              ; Signed Integer                                           ;
; WIDTHAD_A                          ; 15                             ; Signed Integer                                           ;
; NUMWORDS_A                         ; 24000                          ; Signed Integer                                           ;
; OUTDATA_REG_A                      ; CLOCK0                         ; Untyped                                                  ;
; ADDRESS_ACLR_A                     ; NONE                           ; Untyped                                                  ;
; OUTDATA_ACLR_A                     ; NONE                           ; Untyped                                                  ;
; WRCONTROL_ACLR_A                   ; NONE                           ; Untyped                                                  ;
; INDATA_ACLR_A                      ; NONE                           ; Untyped                                                  ;
; BYTEENA_ACLR_A                     ; NONE                           ; Untyped                                                  ;
; WIDTH_B                            ; 1                              ; Untyped                                                  ;
; WIDTHAD_B                          ; 1                              ; Untyped                                                  ;
; NUMWORDS_B                         ; 1                              ; Untyped                                                  ;
; INDATA_REG_B                       ; CLOCK1                         ; Untyped                                                  ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                         ; Untyped                                                  ;
; RDCONTROL_REG_B                    ; CLOCK1                         ; Untyped                                                  ;
; ADDRESS_REG_B                      ; CLOCK1                         ; Untyped                                                  ;
; OUTDATA_REG_B                      ; UNREGISTERED                   ; Untyped                                                  ;
; BYTEENA_REG_B                      ; CLOCK1                         ; Untyped                                                  ;
; INDATA_ACLR_B                      ; NONE                           ; Untyped                                                  ;
; WRCONTROL_ACLR_B                   ; NONE                           ; Untyped                                                  ;
; ADDRESS_ACLR_B                     ; NONE                           ; Untyped                                                  ;
; OUTDATA_ACLR_B                     ; NONE                           ; Untyped                                                  ;
; RDCONTROL_ACLR_B                   ; NONE                           ; Untyped                                                  ;
; BYTEENA_ACLR_B                     ; NONE                           ; Untyped                                                  ;
; WIDTH_BYTEENA_A                    ; 1                              ; Signed Integer                                           ;
; WIDTH_BYTEENA_B                    ; 1                              ; Untyped                                                  ;
; RAM_BLOCK_TYPE                     ; AUTO                           ; Untyped                                                  ;
; BYTE_SIZE                          ; 8                              ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ           ; Untyped                                                  ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ           ; Untyped                                                  ;
; INIT_FILE                          ; ./graphics/lower_pipe_data.mif ; Untyped                                                  ;
; INIT_FILE_LAYOUT                   ; PORT_A                         ; Untyped                                                  ;
; MAXIMUM_DEPTH                      ; 0                              ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                         ; Untyped                                                  ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                         ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                         ; Untyped                                                  ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                         ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                ; Untyped                                                  ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                ; Untyped                                                  ;
; ENABLE_ECC                         ; FALSE                          ; Untyped                                                  ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                          ; Untyped                                                  ;
; WIDTH_ECCSTATUS                    ; 3                              ; Untyped                                                  ;
; DEVICE_FAMILY                      ; Cyclone IV E                   ; Untyped                                                  ;
; CBXI_PARAMETER                     ; altsyncram_e8b1                ; Untyped                                                  ;
+------------------------------------+--------------------------------+----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+---------------------------------+-----------------------------------------------------------+
; Parameter Name                     ; Value                           ; Type                                                      ;
+------------------------------------+---------------------------------+-----------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                               ; Untyped                                                   ;
; AUTO_CARRY_CHAINS                  ; ON                              ; AUTO_CARRY                                                ;
; IGNORE_CARRY_BUFFERS               ; OFF                             ; IGNORE_CARRY                                              ;
; AUTO_CASCADE_CHAINS                ; ON                              ; AUTO_CASCADE                                              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                             ; IGNORE_CASCADE                                            ;
; WIDTH_BYTEENA                      ; 1                               ; Untyped                                                   ;
; OPERATION_MODE                     ; ROM                             ; Untyped                                                   ;
; WIDTH_A                            ; 24                              ; Signed Integer                                            ;
; WIDTHAD_A                          ; 3                               ; Signed Integer                                            ;
; NUMWORDS_A                         ; 8                               ; Signed Integer                                            ;
; OUTDATA_REG_A                      ; CLOCK0                          ; Untyped                                                   ;
; ADDRESS_ACLR_A                     ; NONE                            ; Untyped                                                   ;
; OUTDATA_ACLR_A                     ; NONE                            ; Untyped                                                   ;
; WRCONTROL_ACLR_A                   ; NONE                            ; Untyped                                                   ;
; INDATA_ACLR_A                      ; NONE                            ; Untyped                                                   ;
; BYTEENA_ACLR_A                     ; NONE                            ; Untyped                                                   ;
; WIDTH_B                            ; 1                               ; Untyped                                                   ;
; WIDTHAD_B                          ; 1                               ; Untyped                                                   ;
; NUMWORDS_B                         ; 1                               ; Untyped                                                   ;
; INDATA_REG_B                       ; CLOCK1                          ; Untyped                                                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                          ; Untyped                                                   ;
; RDCONTROL_REG_B                    ; CLOCK1                          ; Untyped                                                   ;
; ADDRESS_REG_B                      ; CLOCK1                          ; Untyped                                                   ;
; OUTDATA_REG_B                      ; UNREGISTERED                    ; Untyped                                                   ;
; BYTEENA_REG_B                      ; CLOCK1                          ; Untyped                                                   ;
; INDATA_ACLR_B                      ; NONE                            ; Untyped                                                   ;
; WRCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                   ;
; ADDRESS_ACLR_B                     ; NONE                            ; Untyped                                                   ;
; OUTDATA_ACLR_B                     ; NONE                            ; Untyped                                                   ;
; RDCONTROL_ACLR_B                   ; NONE                            ; Untyped                                                   ;
; BYTEENA_ACLR_B                     ; NONE                            ; Untyped                                                   ;
; WIDTH_BYTEENA_A                    ; 1                               ; Signed Integer                                            ;
; WIDTH_BYTEENA_B                    ; 1                               ; Untyped                                                   ;
; RAM_BLOCK_TYPE                     ; AUTO                            ; Untyped                                                   ;
; BYTE_SIZE                          ; 8                               ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                       ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ            ; Untyped                                                   ;
; INIT_FILE                          ; ./graphics/lower_pipe_index.mif ; Untyped                                                   ;
; INIT_FILE_LAYOUT                   ; PORT_A                          ; Untyped                                                   ;
; MAXIMUM_DEPTH                      ; 0                               ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                          ; Untyped                                                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                          ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                          ; Untyped                                                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                          ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                 ; Untyped                                                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                 ; Untyped                                                   ;
; ENABLE_ECC                         ; FALSE                           ; Untyped                                                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                           ; Untyped                                                   ;
; WIDTH_ECCSTATUS                    ; 3                               ; Untyped                                                   ;
; DEVICE_FAMILY                      ; Cyclone IV E                    ; Untyped                                                   ;
; CBXI_PARAMETER                     ; altsyncram_e6b1                 ; Untyped                                                   ;
+------------------------------------+---------------------------------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------------+----------------------------------------------------------------+
; Parameter Name                     ; Value                      ; Type                                                           ;
+------------------------------------+----------------------------+----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                          ; Untyped                                                        ;
; AUTO_CARRY_CHAINS                  ; ON                         ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS               ; OFF                        ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                ; ON                         ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                        ; IGNORE_CASCADE                                                 ;
; WIDTH_BYTEENA                      ; 1                          ; Untyped                                                        ;
; OPERATION_MODE                     ; ROM                        ; Untyped                                                        ;
; WIDTH_A                            ; 3                          ; Signed Integer                                                 ;
; WIDTHAD_A                          ; 19                         ; Signed Integer                                                 ;
; NUMWORDS_A                         ; 307200                     ; Signed Integer                                                 ;
; OUTDATA_REG_A                      ; CLOCK0                     ; Untyped                                                        ;
; ADDRESS_ACLR_A                     ; NONE                       ; Untyped                                                        ;
; OUTDATA_ACLR_A                     ; NONE                       ; Untyped                                                        ;
; WRCONTROL_ACLR_A                   ; NONE                       ; Untyped                                                        ;
; INDATA_ACLR_A                      ; NONE                       ; Untyped                                                        ;
; BYTEENA_ACLR_A                     ; NONE                       ; Untyped                                                        ;
; WIDTH_B                            ; 1                          ; Untyped                                                        ;
; WIDTHAD_B                          ; 1                          ; Untyped                                                        ;
; NUMWORDS_B                         ; 1                          ; Untyped                                                        ;
; INDATA_REG_B                       ; CLOCK1                     ; Untyped                                                        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                     ; Untyped                                                        ;
; RDCONTROL_REG_B                    ; CLOCK1                     ; Untyped                                                        ;
; ADDRESS_REG_B                      ; CLOCK1                     ; Untyped                                                        ;
; OUTDATA_REG_B                      ; UNREGISTERED               ; Untyped                                                        ;
; BYTEENA_REG_B                      ; CLOCK1                     ; Untyped                                                        ;
; INDATA_ACLR_B                      ; NONE                       ; Untyped                                                        ;
; WRCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                        ;
; ADDRESS_ACLR_B                     ; NONE                       ; Untyped                                                        ;
; OUTDATA_ACLR_B                     ; NONE                       ; Untyped                                                        ;
; RDCONTROL_ACLR_B                   ; NONE                       ; Untyped                                                        ;
; BYTEENA_ACLR_B                     ; NONE                       ; Untyped                                                        ;
; WIDTH_BYTEENA_A                    ; 1                          ; Signed Integer                                                 ;
; WIDTH_BYTEENA_B                    ; 1                          ; Untyped                                                        ;
; RAM_BLOCK_TYPE                     ; AUTO                       ; Untyped                                                        ;
; BYTE_SIZE                          ; 8                          ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                  ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ       ; Untyped                                                        ;
; INIT_FILE                          ; ./graphics/splash_data.mif ; Untyped                                                        ;
; INIT_FILE_LAYOUT                   ; PORT_A                     ; Untyped                                                        ;
; MAXIMUM_DEPTH                      ; 0                          ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                     ; Untyped                                                        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                     ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                     ; Untyped                                                        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                     ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN            ; Untyped                                                        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN            ; Untyped                                                        ;
; ENABLE_ECC                         ; FALSE                      ; Untyped                                                        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                      ; Untyped                                                        ;
; WIDTH_ECCSTATUS                    ; 3                          ; Untyped                                                        ;
; DEVICE_FAMILY                      ; Cyclone IV E               ; Untyped                                                        ;
; CBXI_PARAMETER                     ; altsyncram_tsa1            ; Untyped                                                        ;
+------------------------------------+----------------------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component ;
+------------------------------------+-----------------------------+-----------------------------------------------------------------+
; Parameter Name                     ; Value                       ; Type                                                            ;
+------------------------------------+-----------------------------+-----------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                           ; Untyped                                                         ;
; AUTO_CARRY_CHAINS                  ; ON                          ; AUTO_CARRY                                                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                         ; IGNORE_CARRY                                                    ;
; AUTO_CASCADE_CHAINS                ; ON                          ; AUTO_CASCADE                                                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                         ; IGNORE_CASCADE                                                  ;
; WIDTH_BYTEENA                      ; 1                           ; Untyped                                                         ;
; OPERATION_MODE                     ; ROM                         ; Untyped                                                         ;
; WIDTH_A                            ; 24                          ; Signed Integer                                                  ;
; WIDTHAD_A                          ; 3                           ; Signed Integer                                                  ;
; NUMWORDS_A                         ; 8                           ; Signed Integer                                                  ;
; OUTDATA_REG_A                      ; CLOCK0                      ; Untyped                                                         ;
; ADDRESS_ACLR_A                     ; NONE                        ; Untyped                                                         ;
; OUTDATA_ACLR_A                     ; NONE                        ; Untyped                                                         ;
; WRCONTROL_ACLR_A                   ; NONE                        ; Untyped                                                         ;
; INDATA_ACLR_A                      ; NONE                        ; Untyped                                                         ;
; BYTEENA_ACLR_A                     ; NONE                        ; Untyped                                                         ;
; WIDTH_B                            ; 1                           ; Untyped                                                         ;
; WIDTHAD_B                          ; 1                           ; Untyped                                                         ;
; NUMWORDS_B                         ; 1                           ; Untyped                                                         ;
; INDATA_REG_B                       ; CLOCK1                      ; Untyped                                                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                      ; Untyped                                                         ;
; RDCONTROL_REG_B                    ; CLOCK1                      ; Untyped                                                         ;
; ADDRESS_REG_B                      ; CLOCK1                      ; Untyped                                                         ;
; OUTDATA_REG_B                      ; UNREGISTERED                ; Untyped                                                         ;
; BYTEENA_REG_B                      ; CLOCK1                      ; Untyped                                                         ;
; INDATA_ACLR_B                      ; NONE                        ; Untyped                                                         ;
; WRCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                         ;
; ADDRESS_ACLR_B                     ; NONE                        ; Untyped                                                         ;
; OUTDATA_ACLR_B                     ; NONE                        ; Untyped                                                         ;
; RDCONTROL_ACLR_B                   ; NONE                        ; Untyped                                                         ;
; BYTEENA_ACLR_B                     ; NONE                        ; Untyped                                                         ;
; WIDTH_BYTEENA_A                    ; 1                           ; Signed Integer                                                  ;
; WIDTH_BYTEENA_B                    ; 1                           ; Untyped                                                         ;
; RAM_BLOCK_TYPE                     ; AUTO                        ; Untyped                                                         ;
; BYTE_SIZE                          ; 8                           ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                   ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ        ; Untyped                                                         ;
; INIT_FILE                          ; ./graphics/splash_index.mif ; Untyped                                                         ;
; INIT_FILE_LAYOUT                   ; PORT_A                      ; Untyped                                                         ;
; MAXIMUM_DEPTH                      ; 0                           ; Untyped                                                         ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS                      ; Untyped                                                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                      ; Untyped                                                         ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                      ; Untyped                                                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                      ; Untyped                                                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN             ; Untyped                                                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN             ; Untyped                                                         ;
; ENABLE_ECC                         ; FALSE                       ; Untyped                                                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                       ; Untyped                                                         ;
; WIDTH_ECCSTATUS                    ; 3                           ; Untyped                                                         ;
; DEVICE_FAMILY                      ; Cyclone IV E                ; Untyped                                                         ;
; CBXI_PARAMETER                     ; altsyncram_3pa1             ; Untyped                                                         ;
+------------------------------------+-----------------------------+-----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Div4 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_ikm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod4 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_lcm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_divide:Mod6 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 19             ; Untyped                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_lcm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0 ;
+------------------------+----------------+-------------------------------------------------------------------------------+
; Parameter Name         ; Value          ; Type                                                                          ;
+------------------------+----------------+-------------------------------------------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                                                       ;
; LPM_WIDTHD             ; 10             ; Untyped                                                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                                                       ;
; CBXI_PARAMETER         ; lpm_divide_0jm ; Untyped                                                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                                                ;
+------------------------+----------------+-------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0 ;
+------------------------+----------------+-------------------------------------------------------------------------------+
; Parameter Name         ; Value          ; Type                                                                          ;
+------------------------+----------------+-------------------------------------------------------------------------------+
; LPM_WIDTHN             ; 8              ; Untyped                                                                       ;
; LPM_WIDTHD             ; 4              ; Untyped                                                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                                                       ;
; CBXI_PARAMETER         ; lpm_divide_m9m ; Untyped                                                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                                                ;
+------------------------+----------------+-------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------+
; Parameter Name                                 ; Value        ; Type                   ;
+------------------------------------------------+--------------+------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE         ;
; LPM_WIDTHA                                     ; 9            ; Untyped                ;
; LPM_WIDTHB                                     ; 5            ; Untyped                ;
; LPM_WIDTHP                                     ; 14           ; Untyped                ;
; LPM_WIDTHR                                     ; 14           ; Untyped                ;
; LPM_WIDTHS                                     ; 1            ; Untyped                ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                ;
; LPM_PIPELINE                                   ; 0            ; Untyped                ;
; LATENCY                                        ; 0            ; Untyped                ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                ;
; USE_EAB                                        ; OFF          ; Untyped                ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                ;
+------------------------------------------------+--------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga_controller:vga_ins|lpm_mult:Mult1 ;
+------------------------------------------------+--------------+------------------------+
; Parameter Name                                 ; Value        ; Type                   ;
+------------------------------------------------+--------------+------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE         ;
; LPM_WIDTHA                                     ; 15           ; Untyped                ;
; LPM_WIDTHB                                     ; 5            ; Untyped                ;
; LPM_WIDTHP                                     ; 20           ; Untyped                ;
; LPM_WIDTHR                                     ; 20           ; Untyped                ;
; LPM_WIDTHS                                     ; 1            ; Untyped                ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                ;
; LPM_PIPELINE                                   ; 0            ; Untyped                ;
; LATENCY                                        ; 0            ; Untyped                ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                ;
; INPUT_B_IS_CONSTANT                            ; YES          ; Untyped                ;
; USE_EAB                                        ; OFF          ; Untyped                ;
; MAXIMIZE_SPEED                                 ; 5            ; Untyped                ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                ;
; CBXI_PARAMETER                                 ; NOTHING      ; Untyped                ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                ;
+------------------------------------------------+--------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: lpm_divide:Mod0 ;
+------------------------+----------------+------------------------+
; Parameter Name         ; Value          ; Type                   ;
+------------------------+----------------+------------------------+
; LPM_WIDTHN             ; 32             ; Untyped                ;
; LPM_WIDTHD             ; 9              ; Untyped                ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                ;
; LPM_PIPELINE           ; 0              ; Untyped                ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                ;
; CBXI_PARAMETER         ; lpm_divide_8bm ; Untyped                ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE         ;
+------------------------+----------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                             ;
+-------------------------------+------------------------------------------+
; Name                          ; Value                                    ;
+-------------------------------+------------------------------------------+
; Number of entity instances    ; 2                                        ;
; Entity Instance               ; pll:div|altpll:altpll_component          ;
;     -- OPERATION_MODE         ; NORMAL                                   ;
;     -- PLL_TYPE               ; AUTO                                     ;
;     -- PRIMARY_CLOCK          ; INCLK0                                   ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                    ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                        ;
;     -- VCO_MULTIPLY_BY        ; 0                                        ;
;     -- VCO_DIVIDE_BY          ; 0                                        ;
; Entity Instance               ; VGA_Audio_PLL:p1|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                   ;
;     -- PLL_TYPE               ; AUTO                                     ;
;     -- PRIMARY_CLOCK          ; INCLK0                                   ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                    ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                        ;
;     -- VCO_MULTIPLY_BY        ; 0                                        ;
;     -- VCO_DIVIDE_BY          ; 0                                        ;
+-------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                  ;
+-------------------------------------------+---------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                 ;
+-------------------------------------------+---------------------------------------------------------------------------------------+
; Number of entity instances                ; 10                                                                                    ;
; Entity Instance                           ; imem:my_imem|altsyncram:altsyncram_component                                          ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 32                                                                                    ;
;     -- NUMWORDS_A                         ; 4096                                                                                  ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; dmem:my_dmem|altsyncram:altsyncram_component                                          ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                           ;
;     -- WIDTH_A                            ; 32                                                                                    ;
;     -- NUMWORDS_A                         ; 4096                                                                                  ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component         ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 4                                                                                     ;
;     -- NUMWORDS_A                         ; 307200                                                                                ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                                   ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component       ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 24                                                                                    ;
;     -- NUMWORDS_A                         ; 16                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                                   ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component       ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 9                                                                                     ;
;     -- NUMWORDS_A                         ; 400                                                                                   ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                                   ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 24                                                                                    ;
;     -- NUMWORDS_A                         ; 512                                                                                   ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                          ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; M9K                                                                                   ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component     ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 3                                                                                     ;
;     -- NUMWORDS_A                         ; 24000                                                                                 ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 24                                                                                    ;
;     -- NUMWORDS_A                         ; 8                                                                                     ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component   ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 3                                                                                     ;
;     -- NUMWORDS_A                         ; 307200                                                                                ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
; Entity Instance                           ; vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; ROM                                                                                   ;
;     -- WIDTH_A                            ; 24                                                                                    ;
;     -- NUMWORDS_A                         ; 8                                                                                     ;
;     -- OUTDATA_REG_A                      ; CLOCK0                                                                                ;
;     -- WIDTH_B                            ; 1                                                                                     ;
;     -- NUMWORDS_B                         ; 1                                                                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                             ;
+-------------------------------------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                ;
+---------------------------------------+---------------------------------------+
; Name                                  ; Value                                 ;
+---------------------------------------+---------------------------------------+
; Number of entity instances            ; 2                                     ;
; Entity Instance                       ; vga_controller:vga_ins|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 9                                     ;
;     -- LPM_WIDTHB                     ; 5                                     ;
;     -- LPM_WIDTHP                     ; 14                                    ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                              ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                    ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                   ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
; Entity Instance                       ; vga_controller:vga_ins|lpm_mult:Mult1 ;
;     -- LPM_WIDTHA                     ; 15                                    ;
;     -- LPM_WIDTHB                     ; 5                                     ;
;     -- LPM_WIDTHP                     ; 20                                    ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                              ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                    ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                   ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
+---------------------------------------+---------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|collision_detection:col_1" ;
+------------------+-------+----------+----------------------------------------+
; Port             ; Type  ; Severity ; Details                                ;
+------------------+-------+----------+----------------------------------------+
; bird_size[9..5]  ; Input ; Info     ; Stuck at GND                           ;
; bird_size[1..0]  ; Input ; Info     ; Stuck at GND                           ;
; bird_size[4]     ; Input ; Info     ; Stuck at VCC                           ;
; bird_size[3]     ; Input ; Info     ; Stuck at GND                           ;
; bird_size[2]     ; Input ; Info     ; Stuck at VCC                           ;
; pipe_width[6..3] ; Input ; Info     ; Stuck at VCC                           ;
; pipe_width[9..7] ; Input ; Info     ; Stuck at GND                           ;
; pipe_width[2..0] ; Input ; Info     ; Stuck at GND                           ;
+------------------+-------+----------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|lpipe_data:lpipe_data_inst"                                                                                                                                   ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                                                                                                                                                            ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; address ; Input ; Warning  ; Input port expression (19 bits) is wider than the input port (15 bits) it drives.  The 4 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+---------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_4"                                                         ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; data         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; seed[31..28] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[23..20] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[15..12] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[7..4]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[27..24] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[19..16] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[3..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_3"                                                         ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; data         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; seed[31..28] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[23..20] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[15..12] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[7..4]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[27..24] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[19..16] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[3..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_2"                                                         ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; data         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; seed[31..28] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[23..20] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[15..12] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[7..4]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[27..24] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[19..16] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[3..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins|lfsr:lfsr_1"                                                         ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; data         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; seed[31..28] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[23..20] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[15..12] ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[7..4]   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; seed[27..24] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[19..16] ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[11..8]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; seed[3..0]   ; Input  ; Info     ; Stuck at GND                                                                        ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga_controller:vga_ins"                                                                                                                                                                    ;
+--------------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                                                                                                             ;
+--------------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; y_bird       ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_lowerpipe1 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_lowerpipe2 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_lowerpipe3 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_lowerpipe4 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_upperpipe1 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_upperpipe2 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_upperpipe3 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; x_upperpipe4 ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; screen_state ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (2 bits) it drives.  The 30 most-significant bit(s) in the expression will be dangling if they have no other fanouts.  ;
; x_bird       ; Input ; Warning  ; Input port expression (32 bits) is wider than the input port (10 bits) it drives.  The 22 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+--------------+-------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "VGA_Audio_PLL:p1"                                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c0   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; c1   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "lcd_inputs:get_inputs|lcd_data_generator:print_numbers"                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; done ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "lcd_inputs:get_inputs" ;
+------------+-------+----------+-------------------+
; Port       ; Type  ; Severity ; Details           ;
+------------+-------+----------+-------------------+
; name[7..0] ; Input ; Info     ; Stuck at GND      ;
+------------+-------+----------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PS2_Interface:myps2|PS2_Controller:PS2"                                                                                                                               ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port                          ; Type   ; Severity ; Details                                                                                                                                      ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; the_command                   ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; send_command                  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; command_was_sent              ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; error_communication_timed_out ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
+-------------------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "PS2_Interface:myps2"                                                                              ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; ps2_clock          ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_data           ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_key_data       ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ps2_key_pressed    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; last_data_received ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:decodeB"                                                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rd_m ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; rd_w ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:decodeA"                                                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rd_m ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; rd_w ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn|alu:testequalxm"                                                                                                                     ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..5]" will be connected to GND.                            ;
; data_operandB        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..5]" will be connected to GND.                            ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ctrl_shiftamt        ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (5 bits) it drives.  The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ctrl_shiftamt[4..0]  ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; isLessThan           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn"                                                                                                                  ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                          ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rd_m ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; rd_w ; Input ; Warning  ; Input port expression (6 bits) is wider than the input port (5 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalmw"                                                                                                                     ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (6 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..6]" will be connected to GND.                            ;
; data_operandB        ; Input  ; Warning  ; Input port expression (6 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..6]" will be connected to GND.                            ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ctrl_shiftamt        ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (5 bits) it drives.  The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ctrl_shiftamt[4..0]  ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; isLessThan           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA|alu:testequalxm"                                                                                                                     ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (6 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..6]" will be connected to GND.                            ;
; data_operandB        ; Input  ; Warning  ; Input port expression (6 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..6]" will be connected to GND.                            ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ctrl_shiftamt        ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (5 bits) it drives.  The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ctrl_shiftamt[4..0]  ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; isLessThan           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|bypass_logic:bypass"                                                                                                 ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; rd_w ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rd_w[5..5]" will be connected to GND. ;
; rd_m ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rd_m[5..5]" will be connected to GND. ;
; rs_d ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rs_d[5..5]" will be connected to GND. ;
; rt_d ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rt_d[5..5]" will be connected to GND. ;
; rs_x ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rs_x[5..5]" will be connected to GND. ;
; rt_x ; Input ; Warning  ; Input port expression (5 bits) is smaller than the input port (6 bits) it drives.  Extra input bit(s) "rt_x[5..5]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_d_mw[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:data_o_mw[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isSetx_mw" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isJAL_mw" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isAddi_mw" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isSW_mw" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isR_mw" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:isLW_mw" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[4]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[3]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[2]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[1]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|mw_latch:mw|dflipflop:rd_mw[0]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isSetx_xm" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isJAL_xm" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isAddi_xm" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isR_xm" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isSW_xm" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:isLW_xm" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_b_xm[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:data_o_xm[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[4]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[3]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[2]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[1]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|xm_latch:xm|dflipflop:rd_xm[0]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_pc"                                                                                                                 ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                                                                                                   ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA       ; Input  ; Warning  ; Input port expression (12 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..12]" will be connected to GND. ;
; data_operandB       ; Input  ; Warning  ; Input port expression (17 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..17]" will be connected to GND. ;
; ctrl_ALUopcode      ; Input  ; Info     ; Stuck at GND                                                                                                                                              ;
; data_result[31..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                       ;
; isNotEqual          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                       ;
; isLessThan          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                       ;
; overflow            ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                       ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_comp"                                          ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                        ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|execute_stage:execute|alu:alu_main"                                ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; isNotEqual ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; isLessThan ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|execute_stage:execute"                                                                 ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                                                  ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; exception ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                      ;
; of        ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSetx_dx" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBex_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBLT_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJAL_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isBNE_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJ_dx" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isLW_dx" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSW_dx" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isDiv_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isMul_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isSub_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isAddi_dx" ;
+------+-------+----------+----------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                  ;
+------+-------+----------+----------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                             ;
; ena  ; Input ; Info     ; Stuck at VCC                                             ;
+------+-------+----------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isAdd_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJII_dx" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isJI_dx" ;
+------+-------+----------+--------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                ;
+------+-------+----------+--------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                           ;
; ena  ; Input ; Info     ; Stuck at VCC                                           ;
+------+-------+----------+--------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isI_dx" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:isR_dx" ;
+------+-------+----------+-------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                               ;
+------+-------+----------+-------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                          ;
; ena  ; Input ; Info     ; Stuck at VCC                                          ;
+------+-------+----------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[16]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[15]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[14]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[13]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[12]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[11]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[10]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[9]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[8]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[7]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[6]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[5]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[4]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[3]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[2]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[1]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:immediate_dx[0]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:target_dx[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[4]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[3]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[2]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[1]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rs_dx[0]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[4]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[3]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[2]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[1]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rt_dx[0]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[4]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[3]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[2]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[1]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:rd_dx[0]" ;
+------+-------+----------+---------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                 ;
+------+-------+----------+---------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                            ;
; ena  ; Input ; Info     ; Stuck at VCC                                            ;
+------+-------+----------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[4]" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[3]" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[2]" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[1]" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:alu_opcode_reg_dx[0]" ;
+------+-------+----------+---------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                             ;
+------+-------+----------+---------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                        ;
; ena  ; Input ; Info     ; Stuck at VCC                                                        ;
+------+-------+----------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[4]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[3]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[2]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[1]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:shamt_reg_dx[0]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
; ena  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[4]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[3]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[2]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[1]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:opcode_reg_dx[0]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
; ena  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:pc_reg_dx[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_b_dx[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[31]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[30]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[29]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[28]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[27]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[26]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[25]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[24]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[23]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[22]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[21]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[20]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[19]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[18]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[17]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[16]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[15]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[14]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[13]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[12]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[11]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[10]" ;
+------+-------+----------+--------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                      ;
+------+-------+----------+--------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                 ;
; ena  ; Input ; Info     ; Stuck at VCC                                                 ;
+------+-------+----------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[9]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[8]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[7]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[6]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[5]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[4]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[3]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[2]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[1]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx|dflipflop:data_a_dx[0]" ;
+------+-------+----------+-------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                     ;
+------+-------+----------+-------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                ;
; ena  ; Input ; Info     ; Stuck at VCC                                                ;
+------+-------+----------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|dx_latch:dx"                                                     ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; opcode_x ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[31]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[30]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[29]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[28]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[27]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[26]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[25]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[24]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[23]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[22]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[21]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[20]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[19]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[18]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[17]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[16]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[15]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[14]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[13]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[12]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[11]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[10]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
; ena  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[9]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[8]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[7]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[6]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[5]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[4]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[3]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[2]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[1]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:instr_reg[0]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
; ena  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[11]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[10]" ;
+------+-------+----------+-------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                           ;
+------+-------+----------+-------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                      ;
+------+-------+----------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[9]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[8]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[7]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[6]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[5]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[4]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[3]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[2]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[1]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fd_latch:comb_48|dflipflop:pc_reg_rd[0]" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|fetch_stage:fetch|alu:ALU"                                                                                                                         ;
+----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                   ;
+----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (12 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..12]" will be connected to GND. ;
; data_operandB[31..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                              ;
; data_operandB[0]     ; Input  ; Info     ; Stuck at VCC                                                                                                                                              ;
; ctrl_ALUopcode       ; Input  ; Info     ; Stuck at GND                                                                                                                                              ;
; ctrl_shiftamt        ; Input  ; Info     ; Stuck at GND                                                                                                                                              ;
; data_result[31..12]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                       ;
; isNotEqual           ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                  ;
; isLessThan           ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                  ;
; overflow             ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                                  ;
+----------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[11]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[10]" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[9]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[8]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[7]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[6]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[5]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[4]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[3]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[2]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[1]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|pc:program_counter|dflipflop:pcreg[0]" ;
+------+-------+----------+----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                        ;
+------+-------+----------+----------------------------------------------------------------+
; prn  ; Input ; Info     ; Stuck at VCC                                                   ;
+------+-------+----------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrt"                                                                                                                                  ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..5]" will be connected to GND.                            ;
; data_operandB        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..5]" will be connected to GND.                            ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ctrl_shiftamt        ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (5 bits) it drives.  The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ctrl_shiftamt[4..0]  ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; isLessThan           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[0].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[1].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[2].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[3].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[4].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[5].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[6].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[7].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[8].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[9].mux20" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[10].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[11].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[12].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[13].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[14].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop5b[15].mux20" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                         ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[0].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[1].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[2].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[3].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[4].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[5].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[6].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop4b[7].mux11" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                        ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                   ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[0].mux6" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[1].mux6" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[2].mux6" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop3b[3].mux6" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop2b[0].mux2" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:loop2b[1].mux2" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                       ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                                  ;
+------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1|my_mux:mux1" ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                             ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+
; in1  ; Input ; Info     ; Stuck at GND                                                                                        ;
+------+-------+----------+-----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1|my_adder:add1" ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                           ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+
; cin  ; Input ; Info     ; Stuck at VCC                                                                                      ;
+------+-------+----------+---------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1"  ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; cout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca1" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                    ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; cin  ; Input ; Info     ; Stuck at VCC                                                                                                               ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0" ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                    ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+
; cin  ; Input ; Info     ; Stuck at GND                                                                                                               ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit:csa1|my_rca:rca1" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                    ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+
; cin  ; Input ; Info     ; Stuck at VCC                                                                                               ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit:csa1|my_rca:rca0" ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                    ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+
; cin  ; Input ; Info     ; Stuck at GND                                                                                               ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1"     ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; cin  ; Input  ; Info     ; Stuck at GND                                                                        ;
; cout ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_decoder:decode1"                                     ;
+------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                                  ;
+------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+
; out  ; Output ; Warning  ; Output or bidir port (32 bits) is wider than the port expression (6 bits) it drives; bit(s) "out[31..6]" have no fanouts ;
+------+--------+----------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs"                                                                                                                                  ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                                                            ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; data_operandA        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandA[31..5]" will be connected to GND.                            ;
; data_operandB        ; Input  ; Warning  ; Input port expression (5 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "data_operandB[31..5]" will be connected to GND.                            ;
; ctrl_ALUopcode[4..1] ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; ctrl_ALUopcode[0]    ; Input  ; Info     ; Stuck at VCC                                                                                                                                                                       ;
; ctrl_shiftamt        ; Input  ; Warning  ; Input port expression (32 bits) is wider than the input port (5 bits) it drives.  The 27 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; ctrl_shiftamt[4..0]  ; Input  ; Info     ; Stuck at GND                                                                                                                                                                       ;
; data_result          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; isLessThan           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
; overflow             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                                                                ;
+----------------------+--------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------+
; Port Connectivity Checks: "processor:my_processor" ;
+-------+-------+----------+-------------------------+
; Port  ; Type  ; Severity ; Details                 ;
+-------+-------+----------+-------------------------+
; reset ; Input ; Info     ; Stuck at GND            ;
+-------+-------+----------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri25b"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri24b"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri23b"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri22b"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri20b"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri25a"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri24a"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri23a"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri22a"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_tristate:tri20a"                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                      ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; in   ; Input ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "in[31..1]" will be connected to GND. ;
+------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[31].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[30].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[29].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[28].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[27].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[26].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[25].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[24].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[23].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[22].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[21].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[20].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[19].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[18].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[17].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[16].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[15].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[14].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[13].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[12].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[11].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[10].dff_call" ;
+------+-------+----------+------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                          ;
+------+-------+----------+------------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                     ;
+------+-------+----------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[9].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[8].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[7].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[6].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[5].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[4].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[3].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[2].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[1].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[0].dff_call" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; clrn ; Input ; Info     ; Stuck at VCC                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile|my_decoder:d1"                                                     ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; out[0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "regfile:my_regfile"                                                                                                                                        ;
+---------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                                                                                           ;
+---------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; reg0          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg1          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg4          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg5[31..10]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg6          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg7[31..10]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg8[31..10]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg9[31..10]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg10[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg11[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg12[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg13[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg14[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg15         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg17[31..8]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg18[31..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg19         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg20         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg21         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg22         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg23         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg24         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg25         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg26         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg27         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg28[31..2]  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg29         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg30         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; reg31         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                               ;
; control       ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "control[31..1]" will be connected to GND. ;
; c_flag        ; Input  ; Warning  ; Input port expression (3 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "c_flag[31..3]" will be connected to GND.  ;
; reset         ; Input  ; Warning  ; Input port expression (1 bits) is smaller than the input port (32 bits) it drives.  Extra input bit(s) "reset[31..1]" will be connected to GND.   ;
+---------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "imem:my_imem"                                                                                                                                ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port  ; Type  ; Severity ; Details                                                                                                                                      ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; clken ; Input ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
+-------+-------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "pll:div"                                                                            ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c0   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 59                          ;
; cycloneiii_ff         ; 1492                        ;
;     CLR               ; 28                          ;
;     CLR SCLR          ; 19                          ;
;     ENA               ; 793                         ;
;     ENA CLR           ; 253                         ;
;     ENA CLR SCLR      ; 18                          ;
;     ENA SLD           ; 6                           ;
;     SCLR SLD          ; 67                          ;
;     plain             ; 308                         ;
; cycloneiii_lcell_comb ; 5061                        ;
;     arith             ; 915                         ;
;         1 data inputs ; 5                           ;
;         2 data inputs ; 245                         ;
;         3 data inputs ; 665                         ;
;     normal            ; 4146                        ;
;         0 data inputs ; 80                          ;
;         1 data inputs ; 27                          ;
;         2 data inputs ; 690                         ;
;         3 data inputs ; 785                         ;
;         4 data inputs ; 2564                        ;
; cycloneiii_pll        ; 1                           ;
; cycloneiii_ram_block  ; 444                         ;
;                       ;                             ;
; Max LUT depth         ; 77.50                       ;
; Average LUT depth     ; 20.75                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:14     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sat Apr 20 00:59:08 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off finalproject -c finalproject
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file graphics/splash_index.v
    Info (12023): Found entity 1: splash_index File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/splash_data.v
    Info (12023): Found entity 1: splash_data File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/lpipe_data.v
    Info (12023): Found entity 1: lpipe_data File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file skeleton.v
    Info (12023): Found entity 1: skeleton File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/xm_latch.v
    Info (12023): Found entity 1: xm_latch File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/xm_latch.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/x_bypassing.v
    Info (12023): Found entity 1: x_bypassing File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/writeback_stage.v
    Info (12023): Found entity 1: writeback_stage File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/writeback_stage.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/sum_mux.v
    Info (12023): Found entity 1: sum_mux File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/sum_mux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/stall_logic.v
    Info (12023): Found entity 1: stall_logic File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/stall_logic.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/regfile_tb.v
    Info (12023): Found entity 1: regfile_tb File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/regfile.v
    Info (12023): Found entity 1: regfile File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/reg_65_bit.v
    Info (12023): Found entity 1: reg_65_bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/reg_65_bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/reg_64_bit.v
    Info (12023): Found entity 1: reg_64_bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/reg_64_bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/reg_6_bit.v
    Info (12023): Found entity 1: reg_6_bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/reg_6_bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/reg_4_bit.v
    Info (12023): Found entity 1: reg_4_bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/reg_4_bit.v Line: 1
Warning (10275): Verilog HDL Module Instantiation warning at processor.v(401): ignored dangling comma in List of Port Connections File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 401
Warning (10238): Verilog Module Declaration warning at processor.v(73): ignored anonymous port(s) indicated by duplicate or dangling comma(s) in the port list for module "processor" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 73
Info (12021): Found 1 design units, including 1 entities, in source file processor/processor.v
    Info (12023): Found entity 1: processor File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 50
Info (12021): Found 1 design units, including 1 entities, in source file processor/pc.v
    Info (12023): Found entity 1: pc File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/pc.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_tristate.v
    Info (12023): Found entity 1: my_tristate File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_tristate.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_subtract.v
    Info (12023): Found entity 1: my_subtract File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_subtract.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_right_shifter.v
    Info (12023): Found entity 1: my_right_shifter File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_right_shifter.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_reg.v
    Info (12023): Found entity 1: my_reg File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_reg.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_rca_highest.v
    Info (12023): Found entity 1: my_rca_highest File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca_highest.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_rca_6bit.v
    Info (12023): Found entity 1: my_rca_6bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca_6bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_rca.v
    Info (12023): Found entity 1: my_rca File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_negate.v
    Info (12023): Found entity 1: my_negate File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_negate.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_mux.v
    Info (12023): Found entity 1: my_mux File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_mux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_mult.v
    Info (12023): Found entity 1: my_mult File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_mult.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_left_shifter.v
    Info (12023): Found entity 1: my_left_shifter File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_left_shifter.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_div.v
    Info (12023): Found entity 1: my_div File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_div.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_dff.v
    Info (12023): Found entity 1: my_dff File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_dff.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_decoder.v
    Info (12023): Found entity 1: my_decoder File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_decoder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/my_adder.v
    Info (12023): Found entity 1: my_adder File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/mw_latch.v
    Info (12023): Found entity 1: mw_latch File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mw_latch.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/mux_two_one.v
    Info (12023): Found entity 1: mux_two_one File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/mux_three_one.v
    Info (12023): Found entity 1: mux_three_one File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_three_one.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/multdiv_tb.v
    Info (12023): Found entity 1: multdiv_tb File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/multdiv_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/multdiv.v
    Info (12023): Found entity 1: multdiv File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/multdiv.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/mult_shifter.v
    Info (12023): Found entity 1: mult_shifter File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mult_shifter.v Line: 1
Warning (10463): Verilog HDL Declaration warning at mult_control.v(23): "final" is SystemVerilog-2005 keyword File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mult_control.v Line: 23
Info (12021): Found 1 design units, including 1 entities, in source file processor/mult_control.v
    Info (12023): Found entity 1: mult_control File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mult_control.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/memory_stage.v
    Info (12023): Found entity 1: memory_stage File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/memory_stage.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/m_bypassing.v
    Info (12023): Found entity 1: m_bypassing File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/imem.v
    Info (12023): Found entity 1: imem File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/imem.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file processor/full_adder.v
    Info (12023): Found entity 1: full_adder File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/full_adder.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/fetch_stage.v
    Info (12023): Found entity 1: fetch_stage File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/fetch_stage.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file processor/fd_latch.v
    Info (12023): Found entity 1: fd_latch File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/fd_latch.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/execute_stage.v
    Info (12023): Found entity 1: execute_stage File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/dx_latch.v
    Info (12023): Found entity 1: dx_latch File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dx_latch.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/dmem.v
    Info (12023): Found entity 1: dmem File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dmem.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file processor/div_action.v
    Info (12023): Found entity 1: div_action File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/div_action.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/dflipflop.v
    Info (12023): Found entity 1: dflipflop File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dflipflop.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/decode_stage.v
    Info (12023): Found entity 1: decode_stage File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_stage.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/decode_opcodes.v
    Info (12023): Found entity 1: decode_opcodes File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_opcodes.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/decode_data.v
    Info (12023): Found entity 1: decode_data File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_data.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/csa_4bit_highest.v
    Info (12023): Found entity 1: csa_4bit_highest File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/csa_4bit_highest.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/csa_4bit.v
    Info (12023): Found entity 1: csa_4bit File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/csa_4bit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/bypass_logic.v
    Info (12023): Found entity 1: bypass_logic File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bypass_logic.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/bitwise_or.v
    Info (12023): Found entity 1: bitwise_or File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bitwise_or.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/bitwise_and.v
    Info (12023): Found entity 1: bitwise_and File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bitwise_and.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file processor/alu_tb.v
    Info (12023): Found entity 1: alu_tb File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu_tb.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file processor/alu.v
    Info (12023): Found entity 1: alu File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/video_sync_generator.v
    Info (12023): Found entity 1: video_sync_generator File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/video_sync_generator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/vga_controller.v
    Info (12023): Found entity 1: vga_controller File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/vga_audio_pll.v
    Info (12023): Found entity 1: VGA_Audio_PLL File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/VGA_Audio_PLL.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/reset_delay.v
    Info (12023): Found entity 1: Reset_Delay File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Reset_Delay.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/ps2_interface.v
    Info (12023): Found entity 1: PS2_Interface File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Interface.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/ps2_controller.v
    Info (12023): Found entity 1: PS2_Controller File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Controller.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file graphics/pll.v
    Info (12023): Found entity 1: pll File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pll.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/lfsr.v
    Info (12023): Found entity 1: lfsr File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lfsr.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/lcd.sv
    Info (12023): Found entity 1: lcd File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lcd.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/img_index.v
    Info (12023): Found entity 1: img_index File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file graphics/img_data.v
    Info (12023): Found entity 1: img_data File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/hexadecimal_to_seven_segment.v
    Info (12023): Found entity 1: Hexadecimal_To_Seven_Segment File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Hexadecimal_To_Seven_Segment.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file graphics/collision_detection.v
    Info (12023): Found entity 1: collision_detection File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/bird_index.v
    Info (12023): Found entity 1: bird_index File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_index.v Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file graphics/bird_data.v
    Info (12023): Found entity 1: bird_data File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file graphics/altera_up_ps2_data_in.v
    Info (12023): Found entity 1: Altera_UP_PS2_Data_In File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Altera_UP_PS2_Data_In.v Line: 10
Info (12021): Found 1 design units, including 1 entities, in source file graphics/altera_up_ps2_command_out.v
    Info (12023): Found entity 1: Altera_UP_PS2_Command_Out File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Altera_UP_PS2_Command_Out.v Line: 10
Info (12021): Found 1 design units, including 1 entities, in source file lcd_data_generator.v
    Info (12023): Found entity 1: lcd_data_generator File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lcd_read_name.v
    Info (12023): Found entity 1: lcd_read_name File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_read_name.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file lcd_inputs.v
    Info (12023): Found entity 1: lcd_inputs File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_inputs.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file graphics/lpipe_index.v
    Info (12023): Found entity 1: lpipe_index File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_index.v Line: 39
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(58): created implicit net for "inclock" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 58
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(136): created implicit net for "ctrl_reset" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 136
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(224): created implicit net for "DLY_RST" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 224
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(225): created implicit net for "VGA_CTRL_CLK" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 225
Warning (10236): Verilog HDL Implicit Net warning at skeleton.v(225): created implicit net for "AUD_CTRL_CLK" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 225
Critical Warning (10846): Verilog HDL Instantiation warning at processor.v(143): instance has no name File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 143
Info (12127): Elaborating entity "skeleton" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at skeleton.v(194): object "score" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 194
Warning (10034): Output port "leds[7..3]" at skeleton.v(44) has no driver File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
Warning (10034): Output port "VGA_SYNC" at skeleton.v(32) has no driver File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 32
Info (12128): Elaborating entity "pll" for hierarchy "pll:div" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 58
Info (12128): Elaborating entity "altpll" for hierarchy "pll:div|altpll:altpll_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pll.v Line: 90
Info (12130): Elaborated megafunction instantiation "pll:div|altpll:altpll_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pll.v Line: 90
Info (12133): Instantiated megafunction "pll:div|altpll:altpll_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/pll.v Line: 90
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "2"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_altpll.v
    Info (12023): Found entity 1: pll_altpll File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/pll_altpll.v Line: 29
Info (12128): Elaborating entity "pll_altpll" for hierarchy "pll:div|altpll:altpll_component|pll_altpll:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 897
Info (12128): Elaborating entity "imem" for hierarchy "imem:my_imem" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 71
Info (12128): Elaborating entity "altsyncram" for hierarchy "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/imem.v Line: 85
Info (12130): Elaborated megafunction instantiation "imem:my_imem|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/imem.v Line: 85
Info (12133): Instantiated megafunction "imem:my_imem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/imem.v Line: 85
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "flappybird.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_m9b1.tdf
    Info (12023): Found entity 1: altsyncram_m9b1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_m9b1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_m9b1" for hierarchy "imem:my_imem|altsyncram:altsyncram_component|altsyncram_m9b1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "dmem" for hierarchy "dmem:my_dmem" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 86
Info (12128): Elaborating entity "altsyncram" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dmem.v Line: 86
Info (12130): Elaborated megafunction instantiation "dmem:my_dmem|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dmem.v Line: 86
Info (12133): Instantiated megafunction "dmem:my_dmem|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dmem.v Line: 86
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "dmem.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "4096"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_WITH_NBE_READ"
    Info (12134): Parameter "widthad_a" = "12"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lbi1.tdf
    Info (12023): Found entity 1: altsyncram_lbi1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_lbi1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_lbi1" for hierarchy "dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_lbi1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "regfile" for hierarchy "regfile:my_regfile" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 152
Info (12128): Elaborating entity "my_decoder" for hierarchy "regfile:my_regfile|my_decoder:d1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile.v Line: 16
Info (12128): Elaborating entity "my_reg" for hierarchy "regfile:my_regfile|my_reg:my_reg0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile.v Line: 28
Info (12128): Elaborating entity "dflipflop" for hierarchy "regfile:my_regfile|my_reg:my_reg0|dflipflop:loop1[0].dff_call" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_reg.v Line: 8
Warning (10036): Verilog HDL or VHDL warning at dflipflop.v(4): object "pr" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/dflipflop.v Line: 4
Info (12128): Elaborating entity "my_tristate" for hierarchy "regfile:my_regfile|my_tristate:tri0a" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/regfile.v Line: 61
Info (12128): Elaborating entity "processor" for hierarchy "processor:my_processor" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 178
Warning (10036): Verilog HDL or VHDL warning at processor.v(95): object "noop" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 95
Info (12128): Elaborating entity "stall_logic" for hierarchy "processor:my_processor|stall_logic:detect_hazard" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 105
Info (12128): Elaborating entity "alu" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/stall_logic.v Line: 8
Info (12128): Elaborating entity "my_adder" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 12
Info (12128): Elaborating entity "my_rca" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|my_rca:rca0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v Line: 12
Info (12128): Elaborating entity "full_adder" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|my_rca:rca0|full_adder:add0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_rca.v Line: 9
Info (12128): Elaborating entity "csa_4bit" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit:csa1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v Line: 15
Info (12128): Elaborating entity "sum_mux" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|sum_mux:m1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v Line: 16
Info (12128): Elaborating entity "my_mux" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|sum_mux:m1|my_mux:loop1[0].mux" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/sum_mux.v Line: 10
Info (12128): Elaborating entity "csa_4bit_highest" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/my_adder.v Line: 41
Info (12128): Elaborating entity "my_rca_highest" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_adder:add1|csa_4bit_highest:csa7|my_rca_highest:rca0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/csa_4bit_highest.v Line: 6
Info (12128): Elaborating entity "my_subtract" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_subtract:sub1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 13
Info (12128): Elaborating entity "bitwise_and" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|bitwise_and:and1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 14
Info (12128): Elaborating entity "bitwise_or" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|bitwise_or:or1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 15
Info (12128): Elaborating entity "my_left_shifter" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_left_shifter:sll1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 16
Info (12128): Elaborating entity "my_right_shifter" for hierarchy "processor:my_processor|stall_logic:detect_hazard|alu:testequalrs|my_right_shifter:sra" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 17
Info (12128): Elaborating entity "pc" for hierarchy "processor:my_processor|pc:program_counter" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 117
Info (12128): Elaborating entity "fetch_stage" for hierarchy "processor:my_processor|fetch_stage:fetch" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 129
Warning (10230): Verilog HDL assignment warning at fetch_stage.v(12): truncated value with size 32 to match size of target (12) File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/fetch_stage.v Line: 12
Info (12128): Elaborating entity "fd_latch" for hierarchy "processor:my_processor|fd_latch:comb_48" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 143
Info (12128): Elaborating entity "decode_stage" for hierarchy "processor:my_processor|decode_stage:decode" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 180
Info (12128): Elaborating entity "decode_data" for hierarchy "processor:my_processor|decode_stage:decode|decode_data:data" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_stage.v Line: 11
Info (12128): Elaborating entity "decode_opcodes" for hierarchy "processor:my_processor|decode_stage:decode|decode_opcodes:opcodes" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/decode_stage.v Line: 13
Info (12128): Elaborating entity "mux_two_one" for hierarchy "processor:my_processor|mux_two_one:decode_a" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 193
Info (12128): Elaborating entity "dx_latch" for hierarchy "processor:my_processor|dx_latch:dx" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 256
Info (12128): Elaborating entity "mux_three_one" for hierarchy "processor:my_processor|mux_three_one:aluina" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 265
Info (12128): Elaborating entity "execute_stage" for hierarchy "processor:my_processor|execute_stage:execute" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 300
Warning (10230): Verilog HDL assignment warning at execute_stage.v(62): truncated value with size 32 to match size of target (12) File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 62
Warning (10230): Verilog HDL assignment warning at execute_stage.v(63): truncated value with size 32 to match size of target (12) File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 63
Warning (10030): Net "exception_val[31..3]" at execute_stage.v(45) has no driver or initial value, using a default initial value '0' File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 45
Info (12128): Elaborating entity "xm_latch" for hierarchy "processor:my_processor|xm_latch:xm" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 327
Info (12128): Elaborating entity "memory_stage" for hierarchy "processor:my_processor|memory_stage:memory" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 340
Warning (10230): Verilog HDL assignment warning at memory_stage.v(9): truncated value with size 32 to match size of target (12) File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/memory_stage.v Line: 9
Info (12128): Elaborating entity "mw_latch" for hierarchy "processor:my_processor|mw_latch:mw" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 367
Info (12128): Elaborating entity "writeback_stage" for hierarchy "processor:my_processor|writeback_stage:writeback" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 383
Info (12128): Elaborating entity "bypass_logic" for hierarchy "processor:my_processor|bypass_logic:bypass" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 401
Info (12128): Elaborating entity "x_bypassing" for hierarchy "processor:my_processor|bypass_logic:bypass|x_bypassing:aluInA" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bypass_logic.v Line: 6
Info (12128): Elaborating entity "m_bypassing" for hierarchy "processor:my_processor|bypass_logic:bypass|m_bypassing:dataIn" File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/bypass_logic.v Line: 8
Info (12128): Elaborating entity "PS2_Interface" for hierarchy "PS2_Interface:myps2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 181
Info (12128): Elaborating entity "PS2_Controller" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Interface.v Line: 26
Info (12128): Elaborating entity "Altera_UP_PS2_Data_In" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Data_In:PS2_Data_In" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Controller.v Line: 248
Info (12128): Elaborating entity "Altera_UP_PS2_Command_Out" for hierarchy "PS2_Interface:myps2|PS2_Controller:PS2|Altera_UP_PS2_Command_Out:PS2_Command_Out" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/PS2_Controller.v Line: 268
Info (12128): Elaborating entity "lcd_inputs" for hierarchy "lcd_inputs:get_inputs" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 200
Info (12128): Elaborating entity "lcd_read_name" for hierarchy "lcd_inputs:get_inputs|lcd_read_name:print_name" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_inputs.v Line: 39
Warning (10230): Verilog HDL assignment warning at lcd_read_name.v(20): truncated value with size 32 to match size of target (2) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_read_name.v Line: 20
Warning (10230): Verilog HDL assignment warning at lcd_read_name.v(43): truncated value with size 32 to match size of target (8) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_read_name.v Line: 43
Warning (10230): Verilog HDL assignment warning at lcd_read_name.v(47): truncated value with size 32 to match size of target (8) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_read_name.v Line: 47
Info (12128): Elaborating entity "lcd_data_generator" for hierarchy "lcd_inputs:get_inputs|lcd_data_generator:print_numbers" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_inputs.v Line: 40
Warning (10230): Verilog HDL assignment warning at lcd_data_generator.v(31): truncated value with size 32 to match size of target (4) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 31
Warning (10230): Verilog HDL assignment warning at lcd_data_generator.v(48): truncated value with size 32 to match size of target (11) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 48
Warning (10230): Verilog HDL assignment warning at lcd_data_generator.v(47): truncated value with size 32 to match size of target (4) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 47
Warning (10230): Verilog HDL assignment warning at lcd_data_generator.v(50): truncated value with size 32 to match size of target (8) File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
Info (12128): Elaborating entity "lcd" for hierarchy "lcd:mylcd" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 206
Info (12128): Elaborating entity "Reset_Delay" for hierarchy "Reset_Delay:r0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 224
Warning (10230): Verilog HDL assignment warning at Reset_Delay.v(10): truncated value with size 32 to match size of target (20) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/Reset_Delay.v Line: 10
Info (12128): Elaborating entity "VGA_Audio_PLL" for hierarchy "VGA_Audio_PLL:p1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 225
Info (12128): Elaborating entity "altpll" for hierarchy "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/VGA_Audio_PLL.v Line: 107
Info (12130): Elaborated megafunction instantiation "VGA_Audio_PLL:p1|altpll:altpll_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/VGA_Audio_PLL.v Line: 107
Info (12133): Instantiated megafunction "VGA_Audio_PLL:p1|altpll:altpll_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/VGA_Audio_PLL.v Line: 107
    Info (12134): Parameter "clk0_divide_by" = "2"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "500"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "181"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "2"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
Info (12128): Elaborating entity "vga_controller" for hierarchy "vga_controller:vga_ins" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 247
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(67): object "pipe_velocity" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 67
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(299): object "in_square_data" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 299
Warning (10036): Verilog HDL or VHDL warning at vga_controller.v(299): object "in_pipe_data" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 299
Warning (10230): Verilog HDL assignment warning at vga_controller.v(83): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 83
Warning (10230): Verilog HDL assignment warning at vga_controller.v(84): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 84
Warning (10230): Verilog HDL assignment warning at vga_controller.v(85): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 85
Warning (10230): Verilog HDL assignment warning at vga_controller.v(86): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 86
Warning (10230): Verilog HDL assignment warning at vga_controller.v(136): truncated value with size 32 to match size of target (1) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 136
Warning (10230): Verilog HDL assignment warning at vga_controller.v(169): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 169
Warning (10230): Verilog HDL assignment warning at vga_controller.v(232): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 232
Warning (10230): Verilog HDL assignment warning at vga_controller.v(233): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 233
Warning (10230): Verilog HDL assignment warning at vga_controller.v(234): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 234
Warning (10230): Verilog HDL assignment warning at vga_controller.v(235): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 235
Warning (10230): Verilog HDL assignment warning at vga_controller.v(236): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 236
Warning (10230): Verilog HDL assignment warning at vga_controller.v(237): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 237
Warning (10230): Verilog HDL assignment warning at vga_controller.v(238): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 238
Warning (10230): Verilog HDL assignment warning at vga_controller.v(239): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 239
Warning (10230): Verilog HDL assignment warning at vga_controller.v(240): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 240
Warning (10230): Verilog HDL assignment warning at vga_controller.v(241): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 241
Warning (10230): Verilog HDL assignment warning at vga_controller.v(243): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 243
Warning (10230): Verilog HDL assignment warning at vga_controller.v(244): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 244
Warning (10230): Verilog HDL assignment warning at vga_controller.v(245): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 245
Warning (10230): Verilog HDL assignment warning at vga_controller.v(246): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 246
Warning (10230): Verilog HDL assignment warning at vga_controller.v(247): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 247
Warning (10230): Verilog HDL assignment warning at vga_controller.v(248): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 248
Warning (10230): Verilog HDL assignment warning at vga_controller.v(249): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 249
Warning (10230): Verilog HDL assignment warning at vga_controller.v(250): truncated value with size 32 to match size of target (19) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 250
Info (12128): Elaborating entity "lfsr" for hierarchy "vga_controller:vga_ins|lfsr:lfsr_1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 93
Info (12128): Elaborating entity "video_sync_generator" for hierarchy "vga_controller:vga_ins|video_sync_generator:LTM_ins" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 131
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(77): truncated value with size 32 to match size of target (10) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/video_sync_generator.v Line: 77
Warning (10230): Verilog HDL assignment warning at video_sync_generator.v(80): truncated value with size 32 to match size of target (11) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/video_sync_generator.v Line: 80
Info (12128): Elaborating entity "img_data" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 178
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "flappy_background_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "307200"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "4"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_jkd1.tdf
    Info (12023): Found entity 1: altsyncram_jkd1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_jkd1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_jkd1" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_aaa.tdf
    Info (12023): Found entity 1: decode_aaa File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/decode_aaa.tdf Line: 22
Info (12128): Elaborating entity "decode_aaa" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|decode_aaa:rden_decode" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_jkd1.tdf Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_tob.tdf
    Info (12023): Found entity 1: mux_tob File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_tob.tdf Line: 22
Info (12128): Elaborating entity "mux_tob" for hierarchy "vga_controller:vga_ins|img_data:img_data_inst|altsyncram:altsyncram_component|altsyncram_jkd1:auto_generated|mux_tob:mux2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_jkd1.tdf Line: 40
Info (12128): Elaborating entity "img_index" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 188
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "flappy_background_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "16"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 16 memory words in side A specified but total number of address lines is 8 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_cid1.tdf Line: 546
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_cid1.tdf
    Info (12023): Found entity 1: altsyncram_cid1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_cid1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_cid1" for hierarchy "vga_controller:vga_ins|img_index:img_index_inst|altsyncram:altsyncram_component|altsyncram_cid1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "bird_data" for hierarchy "vga_controller:vga_ins|bird_data:bird_data_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 199
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "graphics/pig_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "400"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "9"
    Info (12134): Parameter "width_byteena_a" = "1"
Warning (287001): Assertion warning: Not using extra address lines in altsyncram megafunction design -- 400 memory words in side A specified but total number of address lines is 19 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_ltc1.tdf Line: 231
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_ltc1.tdf
    Info (12023): Found entity 1: altsyncram_ltc1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_ltc1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_ltc1" for hierarchy "vga_controller:vga_ins|bird_data:bird_data_inst|altsyncram:altsyncram_component|altsyncram_ltc1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "bird_index" for hierarchy "vga_controller:vga_ins|bird_index:bird_index_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 205
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_index.v Line: 82
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_index.v Line: 82
Info (12133): Instantiated megafunction "vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_index.v Line: 82
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "graphics/pig_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "512"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "ram_block_type" = "M9K"
    Info (12134): Parameter "widthad_a" = "9"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_j1d1.tdf
    Info (12023): Found entity 1: altsyncram_j1d1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_j1d1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_j1d1" for hierarchy "vga_controller:vga_ins|bird_index:bird_index_inst|altsyncram:altsyncram_component|altsyncram_j1d1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "lpipe_data" for hierarchy "vga_controller:vga_ins|lpipe_data:lpipe_data_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 211
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "./graphics/lower_pipe_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "24000"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "widthad_a" = "15"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_e8b1.tdf
    Info (12023): Found entity 1: altsyncram_e8b1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e8b1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_e8b1" for hierarchy "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_e8a.tdf
    Info (12023): Found entity 1: decode_e8a File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/decode_e8a.tdf Line: 22
Info (12128): Elaborating entity "decode_e8a" for hierarchy "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|decode_e8a:rden_decode" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e8b1.tdf Line: 40
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_0nb.tdf
    Info (12023): Found entity 1: mux_0nb File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_0nb.tdf Line: 22
Info (12128): Elaborating entity "mux_0nb" for hierarchy "vga_controller:vga_ins|lpipe_data:lpipe_data_inst|altsyncram:altsyncram_component|altsyncram_e8b1:auto_generated|mux_0nb:mux2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e8b1.tdf Line: 41
Info (12128): Elaborating entity "lpipe_index" for hierarchy "vga_controller:vga_ins|lpipe_index:lpipe_index_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 217
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_index.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_index.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_index.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "./graphics/lower_pipe_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_e6b1.tdf
    Info (12023): Found entity 1: altsyncram_e6b1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_e6b1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_e6b1" for hierarchy "vga_controller:vga_ins|lpipe_index:lpipe_index_inst|altsyncram:altsyncram_component|altsyncram_e6b1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "splash_data" for hierarchy "vga_controller:vga_ins|splash_data:splash_data_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 223
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "./graphics/splash_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "307200"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "widthad_a" = "19"
    Info (12134): Parameter "width_a" = "3"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_tsa1.tdf
    Info (12023): Found entity 1: altsyncram_tsa1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_tsa1.tdf Line: 31
Info (12128): Elaborating entity "altsyncram_tsa1" for hierarchy "vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_sob.tdf
    Info (12023): Found entity 1: mux_sob File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/mux_sob.tdf Line: 22
Info (12128): Elaborating entity "mux_sob" for hierarchy "vga_controller:vga_ins|splash_data:splash_data_inst|altsyncram:altsyncram_component|altsyncram_tsa1:auto_generated|mux_sob:mux2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_tsa1.tdf Line: 41
Info (12128): Elaborating entity "splash_index" for hierarchy "vga_controller:vga_ins|splash_index:splash_index_inst" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 229
Info (12128): Elaborating entity "altsyncram" for hierarchy "vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.v Line: 81
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.v Line: 81
Info (12133): Instantiated megafunction "vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_index.v Line: 81
    Info (12134): Parameter "address_aclr_a" = "NONE"
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "./graphics/splash_index.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=NO"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "8"
    Info (12134): Parameter "operation_mode" = "ROM"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "CLOCK0"
    Info (12134): Parameter "widthad_a" = "3"
    Info (12134): Parameter "width_a" = "24"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_3pa1.tdf
    Info (12023): Found entity 1: altsyncram_3pa1 File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/altsyncram_3pa1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_3pa1" for hierarchy "vga_controller:vga_ins|splash_index:splash_index_inst|altsyncram:altsyncram_component|altsyncram_3pa1:auto_generated" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12128): Elaborating entity "collision_detection" for hierarchy "vga_controller:vga_ins|collision_detection:col_1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 296
Warning (10036): Verilog HDL or VHDL warning at collision_detection.v(11): object "birdatboundry" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 11
Warning (10036): Verilog HDL or VHDL warning at collision_detection.v(13): object "screen_width" assigned a value but never read File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 13
Warning (10230): Verilog HDL assignment warning at collision_detection.v(53): truncated value with size 32 to match size of target (3) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 53
Warning (10230): Verilog HDL assignment warning at collision_detection.v(63): truncated value with size 32 to match size of target (3) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 63
Warning (10230): Verilog HDL assignment warning at collision_detection.v(73): truncated value with size 32 to match size of target (3) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 73
Warning (10230): Verilog HDL assignment warning at collision_detection.v(83): truncated value with size 32 to match size of target (3) File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/collision_detection.v Line: 83
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/splash_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 3.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lpipe_data.v Line: 81
Warning (12010): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 9.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/bird_data.v Line: 81
Warning (12020): Port "data_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 81
Warning (12030): Port "q_a" on the entity instantiation of "altsyncram_component" is connected to a signal of width 8. The formal width of the signal in the module is 4.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/img_data.v Line: 81
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12010): Port "ordered port 0" on the entity instantiation of "testequalxm" is connected to a signal of width 5. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12010): Port "ordered port 1" on the entity instantiation of "testequalxm" is connected to a signal of width 5. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12020): Port "ordered port 3" on the entity instantiation of "testequalxm" is connected to a signal of width 32. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12010): Port "ordered port 0" on the entity instantiation of "testequalxm" is connected to a signal of width 5. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12010): Port "ordered port 1" on the entity instantiation of "testequalxm" is connected to a signal of width 5. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12020): Port "ordered port 3" on the entity instantiation of "testequalxm" is connected to a signal of width 32. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/m_bypassing.v Line: 6
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12010): Port "ordered port 0" on the entity instantiation of "testequalmw" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 8
Warning (12010): Port "ordered port 1" on the entity instantiation of "testequalmw" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 8
Warning (12020): Port "ordered port 3" on the entity instantiation of "testequalmw" is connected to a signal of width 32. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 8
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12010): Port "ordered port 0" on the entity instantiation of "testequalxm" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 7
Warning (12010): Port "ordered port 1" on the entity instantiation of "testequalxm" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be driven by GND. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 7
Warning (12020): Port "ordered port 3" on the entity instantiation of "testequalxm" is connected to a signal of width 32. The formal width of the signal in the module is 5.  The extra bits will be ignored. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/x_bypassing.v Line: 7
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (12030): Port "ordered port 1" on the entity instantiation of "decode1" is connected to a signal of width 6. The formal width of the signal in the module is 32.  The extra bits will be left dangling without any fan-out logic. File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/alu.v Line: 11
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following PLL node(s):
        Warning (14320): Synthesized away node "pll:div|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/pll_altpll.v Line: 77
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[11]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[10]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[9]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[8]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[7]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[6]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[5]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[4]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[3]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[2]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[1]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_pc|data_result[0]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 61
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[31]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[30]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[29]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[28]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[27]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[26]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[25]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[24]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[23]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[22]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[21]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[20]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[19]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[18]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[17]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[16]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[15]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[14]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[13]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[12]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[11]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[10]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[9]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[8]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[7]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[6]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[5]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[4]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[3]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[2]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[1]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|execute_stage:execute|alu:alu_main|data_result[0]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/execute_stage.v Line: 66
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[11]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[10]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[9]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[8]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[7]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[6]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[5]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[4]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[3]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[2]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[1]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "processor:my_processor|fetch_stage:fetch|alu:ALU|data_result[0]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/processor.v Line: 108
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[31]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[30]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[29]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[28]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[27]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[26]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[25]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[24]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[23]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[22]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[21]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[20]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[19]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[18]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[17]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[16]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[15]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[14]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[13]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[12]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[11]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[10]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[9]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[8]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[7]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[6]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[5]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[4]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[3]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[2]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[1]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegA[0]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[31]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[30]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[29]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[28]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[27]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[26]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[25]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[24]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[23]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[22]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[21]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[20]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[19]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[18]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[17]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[16]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[15]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[14]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[13]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[12]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[11]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[10]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[9]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[8]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[7]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[6]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[5]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[4]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[3]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[2]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[1]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
    Warning (13048): Converted tri-state node "regfile:my_regfile|data_readRegB[0]" into a selector File: C:/Users/mpz5/Documents/GitHub/FinalProject/processor/mux_two_one.v Line: 5
Info (278001): Inferred 8 megafunctions from design logic
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Div4" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 241
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod4" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 237
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "vga_controller:vga_ins|Mod6" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 240
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|Div0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|Mod0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|Mult0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 192
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "vga_controller:vga_ins|Mult1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 193
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "Mod0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 197
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Div4" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 241
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Div4" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 241
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_ikm.tdf
    Info (12023): Found entity 1: lpm_divide_ikm File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_ikm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_anh.tdf
    Info (12023): Found entity 1: sign_div_unsign_anh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_anh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_8af.tdf
    Info (12023): Found entity 1: alt_u_div_8af File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_7pc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_8pc.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod4" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 237
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod4" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 237
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_lcm.tdf
    Info (12023): Found entity 1: lpm_divide_lcm File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_lcm.tdf Line: 24
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_divide:Mod6" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 240
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_divide:Mod6" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 240
    Info (12134): Parameter "LPM_WIDTHN" = "19"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12130): Elaborated megafunction instantiation "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
Info (12133): Instantiated megafunction "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Div0" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
    Info (12134): Parameter "LPM_WIDTHN" = "8"
    Info (12134): Parameter "LPM_WIDTHD" = "10"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_0jm.tdf
    Info (12023): Found entity 1: lpm_divide_0jm File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_0jm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_1nh.tdf
    Info (12023): Found entity 1: sign_div_unsign_1nh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_1nh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_m9f.tdf
    Info (12023): Found entity 1: alt_u_div_m9f File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_m9f.tdf Line: 26
Info (12130): Elaborated megafunction instantiation "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
Info (12133): Instantiated megafunction "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/lcd_data_generator.v Line: 50
    Info (12134): Parameter "LPM_WIDTHN" = "8"
    Info (12134): Parameter "LPM_WIDTHD" = "4"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_m9m.tdf
    Info (12023): Found entity 1: lpm_divide_m9m File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_m9m.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_bkh.tdf
    Info (12023): Found entity 1: sign_div_unsign_bkh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_bkh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_a4f.tdf
    Info (12023): Found entity 1: alt_u_div_a4f File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_a4f.tdf Line: 26
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 192
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_mult:Mult0" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 192
    Info (12134): Parameter "LPM_WIDTHA" = "9"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "14"
    Info (12134): Parameter "LPM_WIDTHR" = "14"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 78
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_bfh.tdf
    Info (12023): Found entity 1: add_sub_bfh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_bfh.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 138
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 78
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_mgh.tdf
    Info (12023): Found entity 1: add_sub_mgh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/add_sub_mgh.tdf Line: 22
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0|altshift:external_latency_ffs", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult0" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 193
Info (12133): Instantiated megafunction "vga_controller:vga_ins|lpm_mult:Mult1" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 193
    Info (12134): Parameter "LPM_WIDTHA" = "15"
    Info (12134): Parameter "LPM_WIDTHB" = "5"
    Info (12134): Parameter "LPM_WIDTHP" = "20"
    Info (12134): Parameter "LPM_WIDTHR" = "20"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 308
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/multcore.tdf Line: 228
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 138
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/mpar_add.tdf Line: 78
Info (12131): Elaborated megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1|altshift:external_latency_ffs", which is child of megafunction instantiation "vga_controller:vga_ins|lpm_mult:Mult1" File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/lpm_mult.tdf Line: 351
Info (12130): Elaborated megafunction instantiation "lpm_divide:Mod0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 197
Info (12133): Instantiated megafunction "lpm_divide:Mod0" with the following parameter: File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 197
    Info (12134): Parameter "LPM_WIDTHN" = "32"
    Info (12134): Parameter "LPM_WIDTHD" = "9"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_8bm.tdf
    Info (12023): Found entity 1: lpm_divide_8bm File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/lpm_divide_8bm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_tlh.tdf
    Info (12023): Found entity 1: sign_div_unsign_tlh File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/sign_div_unsign_tlh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_e7f.tdf
    Info (12023): Found entity 1: alt_u_div_e7f File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_e7f.tdf Line: 26
Warning (12241): 29 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13000): Registers with preset signals will power-up high File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/lcd.sv Line: 48
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "leds[3]" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
    Warning (13410): Pin "leds[4]" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
    Warning (13410): Pin "leds[5]" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
    Warning (13410): Pin "leds[6]" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
    Warning (13410): Pin "leds[7]" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 44
    Warning (13410): Pin "lcd_rw" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 43
    Warning (13410): Pin "lcd_on" is stuck at VCC File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 43
    Warning (13410): Pin "lcd_blon" is stuck at VCC File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 43
    Warning (13410): Pin "VGA_SYNC" is stuck at GND File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 32
Info (286030): Timing-Driven Synthesis is running
Info (17049): 98 registers lost all their fanouts during netlist optimizations.
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_17_result_int[4]~14" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_17_result_int[1]~16" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_17_result_int[3]~18" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_17_result_int[2]~20" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 71
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_18_result_int[0]~20" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 76
    Info (17048): Logic cell "vga_controller:vga_ins|lpm_divide:Mod4|lpm_divide_lcm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_8af:divider|add_sub_17_result_int[0]~22" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_8af.tdf Line: 71
    Info (17048): Logic cell "lcd_inputs:get_inputs|lcd_data_generator:print_numbers|lpm_divide:Mod0|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[0]~0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/db/alt_u_div_a4f.tdf Line: 61
    Info (17048): Logic cell "vga_controller:vga_ins|Add18~26" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 193
    Info (17048): Logic cell "vga_controller:vga_ins|Add18~28" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 193
    Info (17048): Logic cell "vga_controller:vga_ins|Add15~0" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 192
    Info (17048): Logic cell "vga_controller:vga_ins|Add15~2" File: C:/Users/mpz5/Documents/GitHub/FinalProject/graphics/vga_controller.v Line: 192
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (15897): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameter compensate_clock set to clock0 but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Warning (15899): PLL "VGA_Audio_PLL:p1|altpll:altpll_component|pll" has parameters clk0_multiply_by and clk0_divide_by specified but port CLK[0] is not connected File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altpll.tdf Line: 920
Warning (21074): Design contains 2 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "ps2_data" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 40
    Warning (15610): No output dependent on input pin "ps2_clock" File: C:/Users/mpz5/Documents/GitHub/FinalProject/skeleton.v Line: 40
Info (21057): Implemented 6571 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 9 input pins
    Info (21059): Implemented 50 output pins
    Info (21061): Implemented 6067 logic cells
    Info (21064): Implemented 444 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 234 warnings
    Info: Peak virtual memory: 4994 megabytes
    Info: Processing ended: Sat Apr 20 01:00:06 2019
    Info: Elapsed time: 00:00:58
    Info: Total CPU time (on all processors): 00:01:07


