# systemverilog_miniproject

SystemVerilogλ¥Ό μ΄μ©ν• UART μ μ–΄ 10000 μΉ΄μ΄ν„° μ„¤κ³„ λ° κ²€μ¦

FPGA-based 10000 Counter with UART Interface: Design and Verification in SystemVerilog

π“ ν”„λ΅μ νΈ κ°μ” (Overview)
λ³Έ ν”„λ΅μ νΈλ” 

ν•λ§κµμ΅ 2κΈ° κ³Όμ •μ μΌν™μΌλ΅ μ§„ν–‰λμ—μΌλ©°, FPGAμ λ¬Όλ¦¬μ  λ²„νΌκ³Ό UART ν†µμ‹  λ…λ Ήμ–΄λ¥Ό ν†µν•΄ 10000 μΉ΄μ΄ν„°λ¥Ό μ μ–΄ν•λ” μ‹μ¤ν…μ„ μ„¤κ³„ν•κ³  κ²€μ¦ν•λ” κ²ƒμ„ λ©ν‘λ΅ ν•©λ‹λ‹¤.



μ£Όμ” λ©ν‘λ” Verilog HDLμ„ μ‚¬μ©ν•μ—¬ UART(FIFO ν¬ν•¨) λ° μΉ΄μ΄ν„° λ΅μ§μ„ μ„¤κ³„ν•κ³  , 

SystemVerilogλ¥Ό κΈ°λ°μΌλ΅ ν• μ²΄κ³„μ μΈ ν…μ¤νΈλ²¤μΉ ν™κ²½μ„ κµ¬μ¶•ν•μ—¬ μ„¤κ³„μ κΈ°λ¥μ  μ •ν™•μ„±μ„ κ²€μ¦ν•κ³  μµμΆ… λ¦¬ν¬νΈλ¥Ό μƒμ„±ν•λ” κ²ƒμ…λ‹λ‹¤.

ν€μ›:

ν™©μ£ΌλΉ

κΉ€νƒν• 

β¨ μ£Όμ” κΈ°λ¥ (Key Features)

μΉ΄μ΄ν„° μ μ–΄: FPGAμ λ²„νΌ μ…λ ¥κ³Ό UART CMDλ¥Ό ν†µν•΄ μΉ΄μ΄ν„°μ λ™μ‘(enable, mode, clear)μ„ μ μ–΄ν•©λ‹λ‹¤.



UART ν†µμ‹ : λΉ„λ™κΈ° μ§λ ¬ ν†µμ‹ (UART)μ„ μ„ν• RX(μμ‹ ), TX(μ†΅μ‹ ) λ¨λ“ λ° λ°μ΄ν„° λ²„νΌλ§μ„ μ„ν• FIFOλ¥Ό κµ¬ν„ν–μµλ‹λ‹¤.


SystemVerilog κ²€μ¦ ν™κ²½: κΈ°λ¥ κ²€μ¦μ„ μλ™ν™”ν•κ³  κ²°κ³Όλ¥Ό μ²΄κ³„μ μΌλ΅ λ¶„μ„ν•κΈ° μ„ν•΄ SystemVerilog κΈ°λ°μ ν…μ¤νΈλ²¤μΉλ¥Ό κµ¬μ¶•ν–μµλ‹λ‹¤.


κ²°κ³Ό λ¦¬ν¬ν…: λ¨λ“  ν…μ¤νΈ μ‹λ‚λ¦¬μ¤μ ν†µκ³Ό μ—¬λ¶€λ¥Ό μ”μ•½ν• μµμΆ… ν…μ¤νΈ λ¦¬ν¬νΈλ¥Ό μƒμ„±ν•©λ‹λ‹¤.

π”§ μ‹μ¤ν… μ•„ν‚¤ν…μ² (System Architecture)

<img width="1430" height="510" alt="image" src="https://github.com/user-attachments/assets/c9416c48-9919-432a-9413-701cbc53e000" />

UART_TOP: PCλ΅λ¶€ν„° UART λ…λ Ήμ–΄λ¥Ό μμ‹ (RX)ν•κ³  μ²λ¦¬ κ²°κ³Όλ¥Ό μ†΅μ‹ (TX)ν•λ” μµμƒμ„ λ¨λ“μ…λ‹λ‹¤.


CMD_CU (Command Control Unit): UART_TOPμ—μ„ μμ‹ λ λ°μ΄ν„°λ¥Ό ν•΄μ„ν•μ—¬ μΉ΄μ΄ν„°λ¥Ό μ μ–΄ν•λ” μ‹ νΈ(enable, mode, clear)λ¥Ό μƒμ„±ν•©λ‹λ‹¤.


BD_D,L,R: FPGA λ³΄λ“μ λ¬Όλ¦¬μ  λ²„νΌ μ…λ ¥μ„ μ²λ¦¬ν•λ” λ¶€λ¶„μ…λ‹λ‹¤.


COUNTER: μ‹¤μ  0λ¶€ν„° 9999κΉμ§€ μΉ΄μ΄ν…μ„ μν–‰ν•λ” ν•µμ‹¬ λ¨λ“μ…λ‹λ‹¤.


FND_CNTL: μΉ΄μ΄ν„° κ°’μ„ FND(7-Segment)μ— ν‘μ‹ν•κΈ° μ„ν• μ μ–΄ λ΅μ§μ…λ‹λ‹¤.


1KHZ_CLK: λ²„νΌ λ””λ°”μ΄μ‹±μ„ μ„ν•΄ μƒμ„±ν• 1kHz clock

π§ κ²€μ¦ ν™κ²½ λ° μ μ°¨ (Verification Environment & Process)
μ„¤κ³„λ UART λ¨λ“μ μ‹ λΆ°μ„±μ„ λ³΄μ¥ν•κΈ° μ„ν•΄ SystemVerilogλ΅ κ²€μ¦ ν™κ²½μ„ κµ¬μ¶•ν–μµλ‹λ‹¤. ν…μ¤νΈλ²¤μΉλ” 

RX -> RX_FIFO -> TX_FIFO -> TX μμΌλ΅ λ°μ΄ν„° νλ¦„μ„ κ²€μ¦ν•λ„λ΅ κµ¬μ„±λμ—μµλ‹λ‹¤.

<img width="1389" height="443" alt="image" src="https://github.com/user-attachments/assets/7e0bc235-28db-469e-a681-f31f6d061897" />


1. UART RX κ²€μ¦

μ‹λ‚λ¦¬μ¤: Generatorκ°€ μƒμ„±ν• μ„μμ λ°μ΄ν„°(μ: 0x44)λ¥Ό Driverκ°€ send_data νƒμ¤ν¬λ¥Ό ν†µν•΄ DUTμ RX ν•€μΌλ΅ μ „μ†΅ν•©λ‹λ‹¤.


κ²€μ¦: RX λ¨λ“μ΄ μμ‹ ν•μ—¬ λ‚΄λ¶€ λ°μ΄ν„°λ΅ λ³€ν™ν• κ°’μ΄ Driverκ°€ λ³΄λ‚Έ μ›λ³Έ λ°μ΄ν„°μ™€ μΌμΉν•λ”μ§€ ν™•μΈν•©λ‹λ‹¤.

κ²°κ³Ό: [PASS] UART RX data matched! (Value: 44) λ΅κ·Έλ¥Ό ν†µν•΄ μμ‹  λ°μ΄ν„°μ μ •ν•©μ„±μ„ ν™•μΈν–μµλ‹λ‹¤.

2. FIFO ΡΠΊΠ²ΠΎΠ·Π½Π°Ρ κ²€μ¦ (End-to-End Verification)
μ‹λ‚λ¦¬μ¤: RX λ¨λ“μ„ ν†µν•΄ RX_FIFOμ— μ €μ¥λ λ°μ΄ν„°κ°€ TX_FIFOλ΅ μ •μƒμ μΌλ΅ μ „λ‹¬λλ”μ§€ ν™•μΈν•©λ‹λ‹¤.


κ²€μ¦: RX_FIFOμ μ…λ ¥ λ°μ΄ν„°μ™€ TX_FIFOμ μ¶λ ¥ λ°μ΄ν„°λ¥Ό λΉ„κµν•©λ‹λ‹¤.


κ²°κ³Ό: [Rx FIFO - Tx FIFO SUCCESS] λ©”μ‹μ§€λ¥Ό ν†µν•΄ λ°μ΄ν„°κ°€ FIFOλ¥Ό κ±°μΉλ©° μ†μ‹¤μ΄λ‚ λ³€ν• μ—†μ΄ μ „λ‹¬λμ—μμ„ ν™•μΈν–μµλ‹λ‹¤.

3. UART TX κ²€μ¦

μ‹λ‚λ¦¬μ¤: Monitorκ°€ DUTμ TX ν•€μ—μ„ μ¶λ ¥λλ” μ§λ ¬ λ°μ΄ν„°λ¥Ό λΉ„νΈ λ‹¨μ„λ΅ μƒν”λ§ν•μ—¬ 8λΉ„νΈ λ°μ΄ν„°λ΅ μ¬κµ¬μ„±ν•©λ‹λ‹¤.


κ²€μ¦: μ¬κµ¬μ„±λ λ°μ΄ν„°κ°€ TX_FIFOμ—μ„ λ‚μ¨ μ›λ³Έ λ°μ΄ν„°μ™€ μΌμΉν•λ”μ§€ ν™•μΈν•©λ‹λ‹¤.

κ²°κ³Ό: [PASS] UART TX data matched! (Value: 0x44) λ΅κ·Έλ¥Ό ν†µν•΄ μ†΅μ‹  λ°μ΄ν„°μ μ •ν•©μ„±μ„ ν™•μΈν–μµλ‹λ‹¤.

4. μµμΆ… κ²°κ³Ό λ¦¬ν¬νΈ (Final Report)

Scoreboard: μ „μ†΅λ λ°μ΄ν„°μ™€ μµμΆ… μμ‹ λ λ°μ΄ν„°λ¥Ό λΉ„κµν•μ—¬ μ „μ²΄ νΈλμ­μ…μ μ„±κ³µ μ—¬λ¶€λ¥Ό μµμΆ…μ μΌλ΅ ν™•μΈν•©λ‹λ‹¤.


Test Summary Report: μ΄ 10κ°μ νΈλμ­μ…μ„ μ‹¤ν–‰ν•μ—¬ 100%μ ν†µκ³Όμ¨μ„ λ‹¬μ„±ν–μΌλ©°, OVERALL STATUS : ALL PASSEDλ΅ λ¨λ“  κ²€μ¦μ΄ μ„±κ³µμ μΌλ΅ μ™„λ£λμ—μμ„ ν™•μΈν–μµλ‹λ‹¤.

π€ μ‹μ‘ν•κΈ° (Getting Started)
μ΄ ν”„λ΅μ νΈλ¥Ό λ΅μ»¬ ν™κ²½μ—μ„ μ‹¤ν–‰ν•λ ¤λ©΄ μ•„λμ λ„κµ¬κ°€ ν•„μ”ν•©λ‹λ‹¤.

μ‹λ®¬λ μ΄μ…: Synopsys VCS, Cadence Xcelium, or Siemens Questa Sim

ν•©μ„± λ° κµ¬ν„: Xilinx Vivado or Intel Quartus
