---
layout: default
---

# 双周简报内容索引

## 按内容分类

<details>
  <summary><b>RISC-V新闻</b></summary>

  <ul>
  <li><a href="2017-07-06.html#第七届risc-v研讨会征稿启事"             > 第七届RISC-V研讨会征稿启事 </a></li>
  <li><a href="2017-07-06.html#来自bespoke-silicon-group的risc-v文档" > 来自Bespoke Silicon Group的RISC-V文档 </a></li>
  <li><a href="2017-07-20.html#linux內核第六版"                       > Linux內核第六版 </a></li>
  <li><a href="2017-07-06.html#microsemi发布windows版本的基于eclipse的开发平台" > MicroSemi发布Windows版本的基于Eclipse的开发平台 </a></li>
  <li><a href="2017-07-20.html#riscy-business-频道"                       > RISCY BUSINESS 频道 </a></li>
  <li><a href="2017-07-06.html#risc-v的官方每月新闻"                   > RISC-V的官方每月新闻 </a></li>
  <li><a href="2017-07-06.html#risc-v-linux第四版"                    > RISC-V Linux第四版 </a></li>
  <li><a href="2017-07-20.html#rv8-更新"                              > rv8 更新 </a></li>
  <li><a href="2017-07-06.html#sel4-on-smp"                          > SeL4 on SMP </a></li>
  <li><a href="2017-07-20.html#syntacore的scr1处理器更新至privileged-spec-110和user-spec-22" > Syntacore的SCR1处理器更新至Privileged Spec 1.10和User Spec 2.2 </a></li>
  <li><a href="2017-07-06.html#ultrasoc宣布成为业内首个支持risc-v-trace功能的厂商"> UltraSoC宣布成为业内首个支持RISC-V Trace功能的厂商 </a></li>
  <li><a href="2017-07-06.html#支持risc-v的处理器实现统计"             > 支持RISC-V的处理器实现统计 </a></li>
  </ul>

</details>

<details>
  <summary><b>技术讨论</b></summary>

  <ul>
  <li><a href="2017-07-20.html#explicit-cache-instruction-重启讨论"   > Explicit Cache instruction 重启讨论 </a></li>
  <li><a href="2017-07-06.html#合并auipc和jalr来实现长跳转"            > 合并AUIPC和JALR来实现长跳转 </a></li>
  <li><a href="2017-07-20.html#提议向risc-v-b扩展指令集bit操作扩展添加选择mux指令" > 提议向RISC-V B扩展指令集（bit操作扩展）添加选择（MUX）指令 </a></li>
  <li><a href="2017-07-20.html#为什么要定义x5为可选链接寄存器alternative-link-register" > 为什么要定义x5为可选链接寄存器(alternative link register) </a></li>
  </ul>

</details>

<details>
  <summary><b>代码更新</b></summary>

  <ul>
  <li><a href="2017-07-20.html#rocket-chip代码结构调整"              > Rocket-chip代码结构调整 </a></li>
  <li><a href="2017-07-20.html#rocket-chip的二级缓存缺失"            > Rocket-chip的二级缓存缺失 </a></li>
  <li><a href="2017-07-20.html#修正一级缓存一致性错误"                > 修正一级缓存一致性错误 </a></li>
  </ul>

</details>

<details>
  <summary><b>安全点评</b></summary>

  <ul>
  <li><a href="2017-07-20.html#安全点评"                            > RISC-V是有机会借鉴x86和armv7/arm64的一些经验 </a></li>
  </ul>

</details>

<details>
  <summary><b>暴走事件</b></summary>

  <ul>
  <li>2017-08: <a href="https://www.hotchips.org/"                    > RISC-V at HotChips </a></li>
  <li>2017-10: <a href="http://www.hellogcc.org/?p=34315"             > OSDT开源开发工具大会2017 </a></li>
  <li>2017-10: <a href="http://www.linleygroup.com/events/event.php?num=43" > RISC-V at the Linley Processor Conference </a></li>
  <li>2017-10: <a href="https://carrv.github.io/#first-workshop-on-computer-architecture-research-with-risc-v-carrv-2017" > First Workshop on Computer Architecture Research with RISC-V (CARRV 2017) </a></li>
  <li>2017-11: <a href="http://www.fpga-kongress.de/de/programm-2017" > FPGA Kongress </a></li>
  </ul>

</details>


------------------------

**如果本页中的连接失效，请联系CNRV更新，或直接向网页源码[发送PR](https://github.com/cnrv/home/pulls)修正。**

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。
