TimeQuest Timing Analyzer report for vga_DS
Mon Dec 01 21:07:34 2014
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sck'
 12. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'sck'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'sck'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'sck'
 32. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'sck'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'sck'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'sck'
 51. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'sck'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'sck'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Progagation Delay
 70. Minimum Progagation Delay
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Slow Corner Signal Integrity Metrics
 74. Fast Corner Signal Integrity Metrics
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; vga_DS                                           ;
; Device Family      ; Cyclone III                                      ;
; Device Name        ; EP3C5E144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; sck                                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { sck }                                                ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.705 ; 25.19 MHz  ; 0.000 ; 19.852 ; 50.00      ; 27        ; 17          ;       ;        ;           ;            ; false    ; clk    ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                 ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 256.21 MHz  ; 256.21 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1074.11 MHz ; 250.0 MHz       ; sck                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.069  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.802 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.502 ; 0.000         ;
; sck                                                ; 0.527 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -23.818       ;
; clk                                                ; 12.429 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.575 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sck'                                                                                                                               ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.069 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.896      ;
; 0.070 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.895      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.071 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.894      ;
; 0.072 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.893      ;
; 0.072 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.893      ;
; 0.072 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.893      ;
; 0.073 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.056     ; 0.892      ;
; 0.084 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.056     ; 0.881      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.802 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.824      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 35.996 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.630      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.454      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.339 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.287      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.552 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.074      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.565 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 3.061      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.769 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.857      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.795 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.831      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.901 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.725      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
; 36.989 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.637      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.502 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.794      ;
; 0.736 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.739 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.032      ;
; 0.746 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.754 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.046      ;
; 0.755 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.047      ;
; 0.756 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.757 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.758 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.763 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.768 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.060      ;
; 0.771 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.948 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 1.090 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.091 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.100 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.395      ;
; 1.103 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.395      ;
; 1.109 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.403      ;
; 1.118 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.119 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.412      ;
; 1.126 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.129 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.421      ;
; 1.135 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.222 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.515      ;
; 1.231 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.526      ;
; 1.234 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.526      ;
; 1.240 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.532      ;
; 1.240 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.532      ;
; 1.240 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.534      ;
; 1.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.535      ;
; 1.248 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.543      ;
; 1.258 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.552      ;
; 1.266 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.337 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.629      ;
; 1.362 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.655      ;
; 1.371 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.664      ;
; 1.373 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.666      ;
; 1.380 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.672      ;
; 1.380 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.672      ;
; 1.380 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.673      ;
; 1.381 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.674      ;
; 1.381 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.674      ;
; 1.382 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.675      ;
; 1.389 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.683      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.527 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.795      ;
; 0.534 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.802      ;
; 0.534 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.802      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.535 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.803      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.536 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.804      ;
; 0.537 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.056      ; 0.805      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sck'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.282  ; 0.470        ; 0.188          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.308  ; 0.528        ; 0.220          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.472 ; 12.472       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.527 ; 12.527       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.575 ; 19.795       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.720 ; 19.908       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.721 ; 19.909       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.844 ; 19.844       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.860 ; 19.860       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.861 ; 19.861       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 3.614 ; 3.836 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -3.124 ; -3.322 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 10.257 ; 9.982 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.169  ; 7.054 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 9.107  ; 8.889 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 8.234  ; 8.093 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 8.226  ; 7.995 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 8.077  ; 8.092 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 10.257 ; 9.982 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.506  ; 7.479 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 5.627  ; 5.496 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 8.563  ; 8.150 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.126  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 6.075  ; 5.950 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.125 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 6.998  ; 6.886 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 6.998  ; 6.886 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.858  ; 8.648 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 8.020  ; 7.883 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 8.012  ; 7.789 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.868  ; 7.882 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 10.019 ; 9.758 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.324  ; 7.297 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 3.819  ; 3.737 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 5.966  ; 5.693 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.793  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 4.942  ; 4.853 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 0.790 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.675 ;    ;    ; 7.993 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.497 ;    ;    ; 7.799 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                  ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 278.01 MHz  ; 278.01 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 1196.17 MHz ; 250.0 MHz       ; sck                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.164  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.108 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.464 ; 0.000         ;
; sck                                                ; 0.492 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -23.818       ;
; clk                                                ; 12.417 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.571 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.808      ;
; 0.165 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.807      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.166 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.806      ;
; 0.167 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.805      ;
; 0.167 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.805      ;
; 0.167 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.805      ;
; 0.167 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.050     ; 0.805      ;
; 0.177 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.050     ; 0.795      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.108 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.526      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.282 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.352      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.440 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.194      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.596 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 3.038      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.777 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.857      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.791 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.843      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 36.967 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.667      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.001 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.633      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.091 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.543      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
; 37.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.073     ; 2.484      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.464 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.732      ;
; 0.684 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.952      ;
; 0.686 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.954      ;
; 0.692 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.960      ;
; 0.696 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.967      ;
; 0.700 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.968      ;
; 0.701 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.969      ;
; 0.704 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.712 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.716 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.720 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.873 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.141      ;
; 1.005 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.275      ;
; 1.014 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.283      ;
; 1.017 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.286      ;
; 1.020 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.288      ;
; 1.022 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.028 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.298      ;
; 1.032 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.301      ;
; 1.035 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.303      ;
; 1.039 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.307      ;
; 1.046 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.314      ;
; 1.100 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.368      ;
; 1.110 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.378      ;
; 1.116 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.384      ;
; 1.117 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.385      ;
; 1.120 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.388      ;
; 1.124 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.392      ;
; 1.124 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.392      ;
; 1.127 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.397      ;
; 1.136 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.137 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.405      ;
; 1.139 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.407      ;
; 1.140 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.142 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.410      ;
; 1.142 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.410      ;
; 1.145 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.414      ;
; 1.150 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.152 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.422      ;
; 1.155 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.423      ;
; 1.161 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.429      ;
; 1.165 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.433      ;
; 1.222 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.490      ;
; 1.232 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.500      ;
; 1.238 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.506      ;
; 1.246 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.514      ;
; 1.246 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.514      ;
; 1.249 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.519      ;
; 1.259 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.527      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.262 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.530      ;
; 1.264 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.532      ;
; 1.264 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.532      ;
; 1.267 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.535      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sck'                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.492 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.737      ;
; 0.498 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.743      ;
; 0.499 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.744      ;
; 0.499 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.744      ;
; 0.499 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.744      ;
; 0.499 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.744      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.500 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.745      ;
; 0.501 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.050      ; 0.746      ;
; 0.502 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.050      ; 0.747      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sck'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.465 ; 12.465       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.534 ; 12.534       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.571 ; 19.787       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.729 ; 19.913       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.862 ; 19.862       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 3.278 ; 3.304 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -2.835 ; -2.849 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 9.987 ; 9.474 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 6.952 ; 6.653 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.881 ; 8.276 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.993 ; 7.590 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.956 ; 7.550 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.792 ; 7.590 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 9.987 ; 9.474 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.253 ; 7.055 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 5.512 ; 5.421 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 8.394 ; 7.779 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 6.001 ; 5.780 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 1.401 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 6.792 ; 6.503 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 6.792 ; 6.503 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 8.645 ; 8.062 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 7.791 ; 7.403 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 7.755 ; 7.365 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 7.598 ; 7.403 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 9.762 ; 9.273 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.083 ; 6.893 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 3.913 ; 3.758 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 6.026 ; 5.501 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.117 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 4.974 ; 4.783 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 1.108 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.225 ;    ;    ; 7.382 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.065 ;    ;    ; 7.214 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; 0.599  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 38.072 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.202 ; 0.000         ;
; sck                                                ; 0.203 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; sck                                                ; -3.000 ; -18.708       ;
; clk                                                ; 12.097 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.649 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sck'                                                                                                                                ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.381      ;
; 0.600 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.380      ;
; 0.601 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.379      ;
; 0.601 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.379      ;
; 0.601 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.379      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.602 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.378      ;
; 0.603 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.377      ;
; 0.603 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.377      ;
; 0.603 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.377      ;
; 0.604 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 1.000        ; -0.027     ; 0.376      ;
; 0.607 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 1.000        ; -0.027     ; 0.373      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.072 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.584      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.159 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.497      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.244 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.412      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.297 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.359      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.404 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.252      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.410 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.246      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.431 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.225      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.516 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.140      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.527 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.129      ;
; 38.545 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.037     ; 1.110      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
; 38.567 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.089      ;
+--------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.202 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.322      ;
; 0.293 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.298 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.370 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.491      ;
; 0.430 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.551      ;
; 0.442 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.563      ;
; 0.447 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.451 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.452 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.452 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.501 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.622      ;
; 0.505 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.630      ;
; 0.510 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.634      ;
; 0.515 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.636      ;
; 0.517 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.571 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.697      ;
; 0.579 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.700      ;
; 0.580 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.700      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sck'                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; spi_slave_receive_only:spireceive|q[6] ; spi_slave_receive_only:spireceive|ypos[6] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.314      ;
; 0.205 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|q[5]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.316      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|ypos[1] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|q[3]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|ypos[3] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.206 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|q[6]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.317      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|ypos[0] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[0] ; spi_slave_receive_only:spireceive|q[1]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.207 ; spi_slave_receive_only:spireceive|q[1] ; spi_slave_receive_only:spireceive|q[2]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.318      ;
; 0.208 ; spi_slave_receive_only:spireceive|q[2] ; spi_slave_receive_only:spireceive|ypos[2] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.319      ;
; 0.208 ; spi_slave_receive_only:spireceive|q[5] ; spi_slave_receive_only:spireceive|ypos[5] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.319      ;
; 0.209 ; spi_slave_receive_only:spireceive|q[3] ; spi_slave_receive_only:spireceive|q[4]    ; sck          ; sck         ; 0.000        ; 0.027      ; 0.320      ;
; 0.210 ; spi_slave_receive_only:spireceive|q[4] ; spi_slave_receive_only:spireceive|ypos[4] ; sck          ; sck         ; 0.000        ; 0.027      ; 0.321      ;
+-------+----------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sck'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sck   ; Rise       ; sck                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; -0.122 ; 0.094        ; 0.216          ; High Pulse Width ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|o                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~input|i                               ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[0]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[1]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[2]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[3]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[4]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[5]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|q[6]    ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[0] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[1] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[2] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[3] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[4] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[5] ;
; 0.721  ; 0.905        ; 0.184          ; Low Pulse Width  ; sck   ; Fall       ; spi_slave_receive_only:spireceive|ypos[6] ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~input|o                               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[0]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[1]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[2]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[3]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[4]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[5]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|q[6]|clk                       ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[0]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[1]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[2]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[3]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[4]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[5]|clk                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; spireceive|ypos[6]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.123 ; 12.123       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.125 ; 12.125       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.875 ; 12.875       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.877 ; 12.877       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 1.331 ; 1.987 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -1.114 ; -1.753 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 5.298 ; 5.581 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.700 ; 3.868 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.527 ; 4.785 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 4.181 ; 4.395 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 4.188 ; 4.388 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 4.156 ; 4.414 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.298 ; 5.581 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 3.873 ; 4.086 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 2.542 ; 2.539 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 3.718 ; 3.836 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.586 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.706 ; 2.837 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.599 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 3.624 ; 3.785 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.624 ; 3.785 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.418 ; 4.666 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 4.086 ; 4.292 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 4.092 ; 4.285 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 4.062 ; 4.309 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.194 ; 5.469 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 3.792 ; 3.997 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 1.722 ; 1.788 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.605 ; 2.762 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.216 ; 2.353 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.769 ;    ;    ; 4.453 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.682 ;    ;    ; 4.357 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 0.069  ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  clk                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 12.097              ;
;  sck                                                ; 0.069  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.802 ; 0.202 ; N/A      ; N/A     ; 19.571              ;
; Design-wide TNS                                     ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; -23.818             ;
;  clk                                                ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  sck                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; -23.818             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sdi       ; sck        ; 3.614 ; 3.836 ; Fall       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sdi       ; sck        ; -1.114 ; -1.753 ; Fall       ; sck             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 10.257 ; 9.982 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 7.169  ; 7.054 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 9.107  ; 8.889 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 8.234  ; 8.093 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 8.226  ; 7.995 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 8.077  ; 8.092 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 10.257 ; 9.982 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 7.506  ; 7.479 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 5.627  ; 5.496 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 8.563  ; 8.150 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 1.409  ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 6.075  ; 5.950 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;        ; 1.401 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; led[*]    ; sck        ; 3.624 ; 3.785 ; Fall       ; sck                                                ;
;  led[0]   ; sck        ; 3.624 ; 3.785 ; Fall       ; sck                                                ;
;  led[1]   ; sck        ; 4.418 ; 4.666 ; Fall       ; sck                                                ;
;  led[2]   ; sck        ; 4.086 ; 4.292 ; Fall       ; sck                                                ;
;  led[3]   ; sck        ; 4.092 ; 4.285 ; Fall       ; sck                                                ;
;  led[4]   ; sck        ; 4.062 ; 4.309 ; Fall       ; sck                                                ;
;  led[5]   ; sck        ; 5.194 ; 5.469 ; Fall       ; sck                                                ;
;  led[6]   ; sck        ; 3.792 ; 3.997 ; Fall       ; sck                                                ;
; hsync     ; clk        ; 1.722 ; 1.788 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk        ; 2.605 ; 2.762 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk        ; 2.216 ; 2.353 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 7.675 ;    ;    ; 7.993 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; sdi        ; led[7]      ; 3.682 ;    ;    ; 4.357 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vgaclk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_b        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sdi                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sck                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; sck                                                ; sck                                                ; 0        ; 0        ; 0        ; 13       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; sck                                                ; sck                                                ; 0        ; 0        ; 0        ; 13       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Mon Dec 01 21:07:25 2014
Info: Command: quartus_sta vga_DS -c vga_DS
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_DS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 25.000 -waveform {0.000 12.500} -name clk clk
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 17 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sck sck
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.069
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.069         0.000 sck 
    Info (332119):    35.802         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.502         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.527         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.818 sck 
    Info (332119):    12.429         0.000 clk 
    Info (332119):    19.575         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.164
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.164         0.000 sck 
    Info (332119):    36.108         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.464         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.492         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.818 sck 
    Info (332119):    12.417         0.000 clk 
    Info (332119):    19.571         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.599         0.000 sck 
    Info (332119):    38.072         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.202
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.202         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.203         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -18.708 sck 
    Info (332119):    12.097         0.000 clk 
    Info (332119):    19.649         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 341 megabytes
    Info: Processing ended: Mon Dec 01 21:07:34 2014
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


