Fitter report for Chess
Fri Dec 24 21:55:54 2021
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Fri Dec 24 21:55:53 2021           ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name                   ; Chess                                           ;
; Top-level Entity Name           ; sys_top                                         ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEBA6U23I7                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 30,275 / 41,910 ( 72 % )                        ;
; Total registers                 ; 15788                                           ;
; Total pins                      ; 145 / 314 ( 46 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,119,127 / 5,662,720 ( 37 % )                  ;
; Total RAM Blocks                ; 303 / 553 ( 55 % )                              ;
; Total DSP Blocks                ; 31 / 112 ( 28 % )                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 2 / 6 ( 33 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 6                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; PowerPlay Power Optimization During Fitting                                ; Off                                   ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.7%      ;
;     Processor 3            ;   3.3%      ;
;     Processor 4            ;   3.2%      ;
;     Processor 5            ;   2.2%      ;
;     Processor 6            ;   2.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                          ; Action          ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                        ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; aspi_sck~CLKENA0                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; hdmi_tx_clk~CLKENA0                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; FPGA_CLK3_50~inputCLKENA0                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_h_bil_t.b[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.b[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.g[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_h_bil_t.r[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; RESULTA          ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; AY               ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[2]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[3]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[6]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add29~8                                                                                                                                                                                     ; BY               ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[7]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult13~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[1]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[2]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[3]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[4]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[5]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[6]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[7]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[8]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[9]                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[10]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[11]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[12]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[13]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[14]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_1                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_2                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_3                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_4                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_5                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_6                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_7                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_8                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_9                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_10                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_h_frac2[0]~_Duplicate_11                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_frac2[0]~_Duplicate_12                                                                                                                                                                  ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[0]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[1]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[2]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[3]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[4]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[5]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[6]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[7]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[8]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_1                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[9]~_Duplicate_2                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[10]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[11]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[12]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[13]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[14]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[15]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[16]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[17]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[18]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[19]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[20]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[21]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[22]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[23]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[24]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[25]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[26]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[27]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[28]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[29]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[30]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[31]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[32]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[33]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[34]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_1                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_h_poly_dr2[35]~_Duplicate_2                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BY               ;                       ;
; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add151~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add152~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add149~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add150~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add147~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add148~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_hburst[0]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AX               ;                       ;
; ascal:ascal|o_hburst[0]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hburst[0]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_hburst[1]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AX               ;                       ;
; ascal:ascal|o_hburst[1]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hburst[1]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_hburst[2]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AX               ;                       ;
; ascal:ascal|o_hburst[2]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hburst[2]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_hburst[3]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AX               ;                       ;
; ascal:ascal|o_hburst[3]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hburst[3]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_hburst[4]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                                                                                               ; AX               ;                       ;
; ascal:ascal|o_hburst[4]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hburst[4]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_hpixq[0].b[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].b[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].g[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[0].r[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].b[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].b[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].g[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].g[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_hpixq[1].r[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[1].r[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add107~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].b[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].b[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].g[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].g[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[0]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[0]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[1]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[1]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[2]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[2]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[3]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[3]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[4]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[4]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[5]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[5]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[6]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[6]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_hpixq[2].r[7]                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                                                                                                                                                ; Q                ;                       ;
; ascal:ascal|o_hpixq[2].r[7]~_Duplicate_1                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_hpixq[3].b[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].b[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].g[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_hpixq[3].r[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult12~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_ihsize_temp[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_ihsize_temp[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[4]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[5]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[6]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[7]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[8]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[9]                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[10]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[11]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_1                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_2                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_3                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_4                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_5                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_6                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_7                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_8                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                                    ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_9                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_10                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BX               ;                       ;
; ascal:ascal|o_v_frac[3]~_Duplicate_11                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_frac[3]~_Duplicate_12                                                                                                                                                                   ; Q                ;                       ;
; ascal:ascal|o_v_poly_dr2[0]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a0                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[1]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a1                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[2]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a2                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[3]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a3                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[4]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a4                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[5]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a5                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[6]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a6                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[7]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a7                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[8]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a8                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[9]                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a9                                                                                                                       ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[10]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a10                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[11]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a11                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[12]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a12                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[13]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a13                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[14]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a14                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[15]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a15                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[16]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a16                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[17]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a17                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[18]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a18                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[19]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a19                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[20]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a20                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[21]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a21                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[22]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a22                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[23]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a23                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[24]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a24                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[25]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a25                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[26]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a26                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[27]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a27                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[28]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a28                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[29]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a29                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[30]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a30                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[31]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a31                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[32]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a32                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[33]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a33                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[34]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a34                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_dr2[35]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ram_block1a35                                                                                                                      ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add207~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add208~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add205~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add206~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add203~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add204~8                                                                                                                                                                                    ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; RESULTA          ;                       ;
; ascal:ascal|o_vpixq1[0].b[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].b[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].g[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[0].r[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].b[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].g[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; AY               ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[1].r[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r0[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add163~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].b[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add162~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].g[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[0]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[1]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[2]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[3]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[4]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[5]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[6]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add161~8                                                                                                                                                                                    ; BY               ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                                                                                                                                               ; Q                ;                       ;
; ascal:ascal|o_vpixq1[2].r[7]~_Duplicate_1                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; BX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].b[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.b1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].g[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.g1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[0]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[1]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[2]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[3]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[4]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[5]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[6]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; ascal:ascal|o_vpixq1[3].r[7]                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_t.r1[0]                                                                                                                                                                            ; AX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[0]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[0]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[1]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[1]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[2]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[2]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[3]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[3]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[4]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[4]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[5]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[5]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[6]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[6]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[7]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[7]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[8]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[8]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[9]                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[9]~SCLR_LUT                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[10]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[10]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[11]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[11]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[12]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[12]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[13]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[13]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[14]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[14]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[15]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[15]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[16]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[16]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[17]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[17]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[18]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[18]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[19]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[19]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[20]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[20]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[21]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[21]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[22]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[22]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[23]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BX               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[23]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[24]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[25]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[26]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[27]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[28]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[29]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[30]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_1                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~SCLR_LUT                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_1                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_1                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_2                                                                                                                                    ; Q                ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_2                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8                                                                                                                                                           ; BY               ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_2                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization             ; Q         ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[31]~_Duplicate_3                                                                                                                                    ; Q                ;                       ;
; hdmi_out_d[0]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[0]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[1]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[1]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[2]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[2]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[3]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[3]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[4]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[4]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[5]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[5]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[6]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[6]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[7]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[7]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[8]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[8]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[9]                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[9]~output                                                                                                                                                                                     ; I                ;                       ;
; hdmi_out_d[10]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[10]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[11]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[11]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[12]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[12]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[13]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[13]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[14]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[14]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[15]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[15]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[16]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[16]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[17]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[17]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[18]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[18]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[19]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[19]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[20]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[20]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[21]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[21]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[22]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[22]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_d[23]                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[23]~output                                                                                                                                                                                    ; I                ;                       ;
; hdmi_out_de                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_DE~output                                                                                                                                                                                       ; I                ;                       ;
; hdmi_out_hs                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_HS~output                                                                                                                                                                                       ; I                ;                       ;
; hdmi_out_vs                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; hdmi_out_vs~_Duplicate_1                                                                                                                                                                                ; Q                ;                       ;
; hdmi_out_vs                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_VS~output                                                                                                                                                                                       ; I                ;                       ;
; alsa:alsa|acc[7]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[7]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; alsa:alsa|acc[9]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[9]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; alsa:alsa|acc[10]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[10]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|acc[14]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[14]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|acc[27]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[27]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|acc[29]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[29]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|acc[31]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[31]~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; alsa:alsa|buf_len[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; alsa:alsa|buf_len[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; alsa:alsa|buf_len[10]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[10]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_len[13]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[13]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[5]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[7]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[8]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; alsa:alsa|buf_wptr[10]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|buf_wptr[13]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[13]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|buf_wptr[15]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[15]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|buf_wptr[17]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[17]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|buf_wptr[18]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[18]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; alsa:alsa|data2[2]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[2]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; alsa:alsa|data2[17]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[17]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[22]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[22]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[31]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[31]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[39]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[39]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[40]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[40]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[43]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[43]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|data2[48]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[48]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|spicnt[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; alsa:alsa|spicnt[5]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[5]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated|cntr_uhf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|avl_read_sr                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|avl_read_sr~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|avl_write_sr                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|avl_write_sr~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_acpt[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_acpt[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_adrsi[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[11]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_adrsi[12]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_de_delay[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|i_de_pre                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_pre~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_divstart                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_divstart~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hacc[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_hacc[10]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hbcpt[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hburst[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hburst[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hburst[3]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[3]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hburst[4]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hburst[4]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_hnp4                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hnp4~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix2.g[4]~_Duplicate_1                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.g[4]~_Duplicate_1DUPLICATE                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_hsize[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hsize[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_hsize[7]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hsize[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_lwad[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lwad[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_pushend                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_pushend~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_shift[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[12]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[13]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[13]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[17]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[21]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[21]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[26]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[26]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[30]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[30]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[34]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[34]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[36]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[36]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[37]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[37]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[38]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[38]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[43]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[43]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[45]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[45]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[47]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[47]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[50]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[50]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[51]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[51]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[54]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[54]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[55]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[55]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[58]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[58]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[60]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[60]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[61]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[61]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[65]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[65]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[66]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[66]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[71]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[71]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[72]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[72]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[73]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[73]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[75]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[75]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[77]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[77]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[78]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[78]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[79]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[79]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[80]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[80]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[83]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[83]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[84]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[84]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[86]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[86]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[89]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[89]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[90]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[90]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[92]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[92]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[97]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[97]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[98]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[98]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[99]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[99]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|i_shift[102]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[102]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[104]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[104]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[105]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[105]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[108]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[108]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[113]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[113]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[117]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[117]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_shift[119]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[119]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_v_frac[11]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|i_vcpt[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[5]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_vcpt[8]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|i_ven                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_ven~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; ascal:ascal|i_vsize[2]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[2]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vsize[5]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[5]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_vsize[9]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vsize[9]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|i_wad[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|o_acpt[3]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_acpt[3]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_ad[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_ad[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_b[1]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_b[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_b[6]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_b[6]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_copylev[1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_copylev[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_dcptv[1][10]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[1][10]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_divcpt[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divcpt[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divcpt[2]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[2]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divcpt[4]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[4]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_divrun                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divrun~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; ascal:ascal|o_dshi[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_fload[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_fload[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_fload[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_fload[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_g[1]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_g[1]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_hacc_ini[8]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacc_ini[8]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_hacc_next[5]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacc_next[5]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_hacc_next[9]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacc_next[9]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_hacpt[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hacpt[5]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[5]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hacpt[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hacpt[8]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[8]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hacpt[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hacpt[11]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacpt[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_hbcpt[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hpix0.g[3]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix0.g[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix0.g[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix0.g[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.b[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.b[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.b[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.b[6]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.g[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.g[0]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.g[1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.g[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.g[4]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.g[4]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.g[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.g[6]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.g[7]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.g[7]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.r[4]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.r[4]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix1.r[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix1.r[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix2.g[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix2.g[0]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpix2.g[6]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpix2.g[6]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hpixs.b[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hpixs.b[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_hsize[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[2]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[2]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[4]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[4]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[5]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[5]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[7]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[9]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[9]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_hsize[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hsize[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_ibuf0[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_ibuf0[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_ibuf1[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_ibuf1[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_r[3]                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_r[3]~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; ascal:ascal|o_radl[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_radl[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_radl[6]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_radl[6]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_readdataack                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_readdataack~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_shift[17]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[28]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[28]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[34]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[34]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[35]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[35]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[38]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[38]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[40]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[40]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[45]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[45]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[46]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[46]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[47]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[47]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[48]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[48]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[49]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[49]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[51]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[51]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[52]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[52]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[53]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[53]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[54]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[54]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[55]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[55]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[56]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[56]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[58]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[58]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[60]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[60]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[61]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[61]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[62]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[62]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[65]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[65]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[66]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[66]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[67]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[67]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[68]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[68]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[69]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[69]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[72]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[72]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[73]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[73]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[74]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[74]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[75]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[75]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[79]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[79]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[83]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[83]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[90]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[90]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[96]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[96]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[98]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[98]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[99]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[99]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_shift[100]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[100]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[101]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[101]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[103]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[103]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[106]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[106]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[107]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[107]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[108]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[108]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[109]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[109]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[110]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[110]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[111]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[111]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[115]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[115]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[121]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[121]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[123]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[123]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[128]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[128]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[131]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[131]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[133]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[133]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[134]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[134]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[138]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[138]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[139]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[139]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[140]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[140]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[142]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[142]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_shift[143]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[143]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; ascal:ascal|o_state.sDISP                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_state.sDISP~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_state.sREAD                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_state.sREAD~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_state.sWAITREAD                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_state.sWAITREAD~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; ascal:ascal|o_vacc_ini[10]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacc_ini[10]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vacc_next[1]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacc_next[1]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vacc_next[3]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacc_next[3]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vacc_next[4]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacc_next[4]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vacc_next[9]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacc_next[9]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vacpt[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacpt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vacpt[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacpt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vacpt[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacpt[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vacpt[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vacpt[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_vcpt[8]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[3]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre2[3]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[4]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre2[4]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[7]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre2[7]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vcpt_pre2[10]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre2[10]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; ascal:ascal|o_vcpt_pre[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; ascal:ascal|o_vcpt_pre[11]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_pre[11]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; ascal:ascal|o_vdivr[24]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vdivr[24]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; ascal:ascal|o_vs                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vs~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; ascal:ascal|o_vsize[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vsize[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|o_vsize[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vsize[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; ascal:ascal|poly_tdw[4]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|poly_tdw[4]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|div[3]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|div[3]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|div[7]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|div[7]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[47]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[47]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[95]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[95]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[98]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[98]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[143]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[143]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[151]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[151]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[168]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[168]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[243]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[243]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[264]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[264]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[293]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[293]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[295]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[295]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[304]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[304]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[335]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[335]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[389]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[389]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[409]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[409]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[432]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[432]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_l|acc[495]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_l|acc[495]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[31]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[31]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[68]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[68]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[109]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[109]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[114]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[114]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[143]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[143]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[144]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[144]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[146]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[146]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[203]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[203]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[239]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[239]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[246]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[246]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[289]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[289]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[302]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[302]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[309]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[309]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[319]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[319]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[335]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[335]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[337]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[337]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[340]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[340]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[358]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[358]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[383]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[383]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[391]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[391]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[396]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[396]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[415]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[415]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[423]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[423]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[447]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[447]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|lpf_aud:lpf_r|acc[463]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|lpf_aud:lpf_r|acc[463]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|sigma_delta_dac:sd_l|SigmaLatch[17]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[2]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[2]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[3]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|spdif_out_q                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|spdif_out_q~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; cmd[5]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cmd[5]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; cmd[7]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cmd[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; cnt[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; cnt[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; coef_data[0]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; coef_data[0]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; coef_data[4]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; coef_data[4]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; coef_data[5]                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; coef_data[5]~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; csync:csync_hdmi|h_cnt[1]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[1]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[3]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[3]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[4]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[4]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[5]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[5]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[6]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[6]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_hdmi|h_cnt[10]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[10]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; csync:csync_hdmi|h_cnt[11]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[11]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; csync:csync_hdmi|h_cnt[13]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[13]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; csync:csync_hdmi|h_cnt[14]                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[14]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; csync:csync_vga|h_cnt[5]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[5]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; csync:csync_vga|h_cnt[10]                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|h_cnt[10]~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; csync:csync_vga|prev_hs                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_vga|prev_hs~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; deb_user[2]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_user[2]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; deb_user[4]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; deb_user[4]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; div[2]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; div[9]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[9]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; div[10]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[10]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; div[11]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[11]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; div[16]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[16]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; div[31]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[31]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|i[2]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|i[2]~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[6]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[6]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[7]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|pathcheck[7]~DUPLICATE                                                                                                          ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|state.ALLCHECK                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|state.ALLCHECK~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|state.KNIGHTCHECK                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave|state.KNIGHTCHECK~DUPLICATE                                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|state.ALLCHECK                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|state.ALLCHECK~DUPLICATE                                                                                 ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castlingLeft                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castlingLeft~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castling_posX[0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castling_posX[0]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castling_posX[1]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castling_posX[1]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[0][6]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[0][6]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[1][3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[1][3]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[1][6]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[1][6]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[2][3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[2][3]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][0]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][0]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][3]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][3]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][4]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][4]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][5]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[3][5]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[5][7]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|checkMoves[5][7]~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|i[0]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|i[0]~DUPLICATE                                                                                                                          ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|i[1]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|i[1]~DUPLICATE                                                                                                                          ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][0]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][2]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[0][5]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[1][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][0]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][4]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[2][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][2]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][4]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[3][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][2]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[4][6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][1]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][4]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][5]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[5][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][2]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][2]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][3]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][3]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][4]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][4]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[6][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][0]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][0]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][5]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][5]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][6]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][6]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][7]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|moves[7][7]~DUPLICATE                                                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|pathcheck[1]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|pathcheck[1]~DUPLICATE                                                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|posTo.x[1]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|posTo.x[1]~DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|posTo.y[0]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|posTo.y[0]~DUPLICATE                                                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.BISHOPMOVE                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.BISHOPMOVE~DUPLICATE                                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGSAVELEFT                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGSAVELEFT~DUPLICATE                                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGSAVERIGHT                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGSAVERIGHT~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGWAITCHECK                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CASTLINGWAITCHECK~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CHECKKINGSAVE                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.CHECKKINGSAVE~DUPLICATE                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|i[0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|i[0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|i[1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|i[1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[2]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[2]~DUPLICATE                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[3]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[3]~DUPLICATE                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[5]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|pathcheck[5]~DUPLICATE                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|save                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|save~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|state.ALLCHECK                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave|state.ALLCHECK~DUPLICATE                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castlingLeft                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castlingLeft~DUPLICATE                                                                                               ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castlingRight                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castlingRight~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[0]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[1]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[2]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posY[0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posY[0]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][0]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][6]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][3]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][4]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][7]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[2][0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[2][0]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[2][2]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[2][2]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[3][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[3][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][3]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][3]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][0]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][0]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][7]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][7]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[6][4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[6][4]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[6][6]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[6][6]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][1]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][1]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][4]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][4]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][5]                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[7][5]~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|i[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|i[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|i[2]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|i[2]~DUPLICATE                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][5]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[0][5]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][3]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[1][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[2][6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[2][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[2][7]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[2][7]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][2]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][7]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[3][7]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][0]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][0]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][2]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][5]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][5]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[4][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][2]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][2]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][3]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][3]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[5][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][4]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][4]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[6][6]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[7][1]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[7][1]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[7][7]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|moves[7][7]~DUPLICATE                                                                                                ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|pathcheck[2]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|pathcheck[2]~DUPLICATE                                                                                               ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|pathcheck[3]                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|pathcheck[3]~DUPLICATE                                                                                               ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.BISHOPMOVE                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.BISHOPMOVE~DUPLICATE                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CASTLINGSAVERIGHT                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CASTLINGSAVERIGHT~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CASTLINGWAITCHECK                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CASTLINGWAITCHECK~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CHECKKINGSAVE                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CHECKKINGSAVE~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CHECKKINGSAVESTART                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.CHECKKINGSAVESTART~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.ROOKMOVE                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.ROOKMOVE~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard|done                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard|done~DUPLICATE                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard|random[0]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard|random[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|bestScore[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|bestScore[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[0][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[1][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[2][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[3][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[4][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[5][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[7][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.info.whiteKingMoved                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.info.whiteKingMoved~DUPLICATE                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[0][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[1][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[1][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[1][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[1][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[4][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[4][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[4][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[4][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[5][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPiece[5][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPos.x[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPos.x[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPos.x[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPos.x[2]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.x[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.x[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.y[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.y[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.y[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.y[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[0][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[1][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[2][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[3][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[3][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[4][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[4][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[4][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[4][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[5][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[5][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[6][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMoves[7][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|movePos.x[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|movePos.x[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|moveState.EVALBOARD                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|moveState.EVALBOARD~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[1]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[1]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[2]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[2]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[3]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[3]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[5]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[5]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[7]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[7]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[13]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[14]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[9]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[9]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[10]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[14]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[7]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[8]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[8]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[9]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[12]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[14]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[14]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[0][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[1][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[2][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[3][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[4][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[5][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[7][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.info.blackTurn                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.info.blackTurn~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.info.whiteRook2Moved                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.info.whiteRook2Moved~DUPLICATE                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[0][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[2][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[3][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[3][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[3][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[3][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[4][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[4][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPiece[6][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.x[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.x[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.x[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.x[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.y[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPos.y[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.x[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.x[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.x[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.x[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.y[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.y[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[0][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[2][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[3][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[3][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[3][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[3][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[4][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[5][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[5][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[6][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMoves[7][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|findState.MOVESDONE                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|findState.MOVESDONE~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|findState.WAITMOVES                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|findState.WAITMOVES~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[4]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[4]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[5]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[5]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[10]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[10]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[11]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[11]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[13]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|bestScore[14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|bestScore[14]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[0]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[4]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[4]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[8]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[8]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[10]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[0][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[1][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[2][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[3][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[4][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[5][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[7][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[0][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[0][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[0][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[0][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[1][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[2][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[2][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[3][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[3][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[3][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[3][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[5][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[6][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[6][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[7][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPiece[7][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPos.x[2]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.x[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.x[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.x[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.x[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.y[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.y[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.y[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.y[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[0][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[1][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[2][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[3][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[3][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[5][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[6][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[6][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[6][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[6][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[7][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[7][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[7][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMoves[7][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|findState.MOVESDONE                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|findState.MOVESDONE~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|movePos.y[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|movePos.y[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[0]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[0]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[1]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[1]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[3]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[3]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[5]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[5]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[10]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[10]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[13]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[13]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[14]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[15]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[15]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[3]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[3]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[4]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[4]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[10]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[11]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[14]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[14]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[15]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[15]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[0]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[0]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[1]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[2]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[5]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[6]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[6]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[8]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[8]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[13]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[13]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[0][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[1][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[2][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[3][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[4][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[5][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[7][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPiece[6][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPiece[6][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPos.y[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPos.y[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.x[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.x[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.y[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.y[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.y[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.y[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[0][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[1][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[1][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[2][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[3][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[4][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[5][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[6][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMoves[7][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|movePos.x[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|movePos.x[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|movePos.x[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|movePos.x[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|moveState.EVALBOARD                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|moveState.EVALBOARD~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|newSearchFind                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|newSearchFind~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|newSearchMove                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|newSearchMove~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[2]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[2]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[6]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[6]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[10]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[10]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[11]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[11]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[5]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[5]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[7]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[7]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[8]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[8]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[1]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[1]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[3]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[5]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[5]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[0][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][5][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][5][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[1][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][7][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[2][7][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[3][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[4][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[5][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][7][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][7][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[7][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[1][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[2][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[2][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[2][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[2][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[4][7]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[4][7]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPiece[5][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPos.x[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPos.x[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.x[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.x[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.x[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.x[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.y[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.y[1]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[0][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[1][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[2][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[2][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[3][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[3][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[4][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[4][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[5][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[5][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[7][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[7][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[7][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMoves[7][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|findState.MOVESDONE                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|findState.MOVESDONE~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|findState.WAITFINISH                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|findState.WAITFINISH~DUPLICATE                                                                                 ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|movePos.x[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|movePos.x[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|moveState.FINDMOVE                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|moveState.FINDMOVE~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[1]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[1]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[3]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[3]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[4]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[4]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[12]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[12]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[7]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[8]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[8]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[9]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[10]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[10]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[11]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[11]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[0][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][5][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][5][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][6][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][6][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][6][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][6][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][7][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[1][7][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][0][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][0][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][2][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][2][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][3][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][3][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[2][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][6][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][6][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][6][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][6][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[3][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][4][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[4][4][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][0][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][0][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][0][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][0][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][2][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][2][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][5][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][5][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][7][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[5][7][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][1][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][2][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][2][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][1]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][1]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][3][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][3]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][4][3]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][0][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][0][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][1][0]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][1][0]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][1][2]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[7][1][2]~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.info.blackTurn                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.info.blackTurn~DUPLICATE                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPiece[0][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPiece[0][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.x[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.x[0]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.x[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.x[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.y[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPos.y[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPosMove.x[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPosMove.x[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[2][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][2]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][2]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[3][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][7]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[4][7]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[5][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[5][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[6][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[6][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[6][4]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[6][4]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[7][3]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMoves[7][3]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|findState.MOVESDONE                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|findState.MOVESDONE~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|findState.WAITMOVES                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|findState.WAITMOVES~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|movePos.x[2]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|movePos.x[2]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|movePos.y[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|movePos.y[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|alpha[2]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|alpha[2]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|alpha[14]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|alpha[14]~DUPLICATE                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[6]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[6]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[9]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[9]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[10]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[10]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[11]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[11]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[13]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[13]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[4]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[4]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[6]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[6]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[7]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[7]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[9]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[9]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[12]                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[12]~DUPLICATE                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][0]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][0]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][1]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][1]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][3]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][3]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][4]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][4]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][6]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][6]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[6][5]                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[6][5]~DUPLICATE                                                                                     ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPos.x[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPos.x[1]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPos.x[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPos.x[2]~DUPLICATE                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.x[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.x[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.x[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.x[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.y[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.y[0]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.y[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.y[2]~DUPLICATE                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[0][6]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[0][6]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[1][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[1][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[1][5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[1][5]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[2][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[2][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[3][0]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[3][0]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[7][1]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMoves[7][1]~DUPLICATE                                                                                   ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|findState.MOVESDONE                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|findState.MOVESDONE~DUPLICATE                                                                                  ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|movePos.x[1]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|movePos.x[1]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|movePos.y[0]                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|movePos.y[0]~DUPLICATE                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|check_mux[2]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|check_mux[2]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_address[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|color_address[4]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntX[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntX[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntX[3]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntX[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[3]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[3]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[4]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[4]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[0]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[0]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosX[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosY[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldPosY[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|TopModule:Chess|Progressbar:iProgressbar|xCount[0]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Progressbar:iProgressbar|xCount[0]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|Progressbar:iProgressbar|xCount[4]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|Progressbar:iProgressbar|xCount[4]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[8]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[8]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|vblank                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|VGAOut:iVGAOut|vblank~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|vga_h_sync                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|VGAOut:iVGAOut|vga_h_sync~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters|col[2]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters|col[2]~DUPLICATE                                                                                                                        ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayNumbers|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayNumbers|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers|xwait[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers|xwait[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xpos[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xpos[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xwait[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|xwait[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers|xwait[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers|xwait[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayLetters|xpos[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayLetters|xpos[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayNumbers|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayNumbers|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayNumbers|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayNumbers|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xpos[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xpos[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xwait[1]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|xwait[1]~DUPLICATE                                                                                                                      ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers|xpos[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers|xpos[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xpos[1]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xpos[1]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xpos[2]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|xpos[2]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers|xchar                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers|xchar~DUPLICATE                                                                                                                         ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers|xpos[0]                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers|xpos[0]~DUPLICATE                                                                                                                       ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xchar[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay0|xchar[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xchar[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay0|xchar[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[0]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[0]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[1]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[1]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[2]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay0|xpos[2]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[0]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[1]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[1]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[2]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[3]                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[3]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xpos[0]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xpos[0]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xpos[1]                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|TopModule:Chess|overlay:ioverlay1|xpos[1]~DUPLICATE                                                                                                                                             ;                  ;                       ;
; emu:emu|gamma_fast:gamma|RGB_out[5]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|gamma_fast:gamma|RGB_out[5]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; emu:emu|gamma_fast:gamma|RGB_out[19]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|gamma_fast:gamma|RGB_out[19]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[3]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[7]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[7]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[8]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[8]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|cfg[1]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|cfg[1]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; emu:emu|hps_io:hps_io|status[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|status[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]~reg1                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[0]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[2]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[2]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[3]~reg1                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[3]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]~DUPLICATE                                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]~reg1                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[7]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[8]~reg1                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[8]~reg1DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[11]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[16]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[16]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[20]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[20]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[25]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[25]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[26]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[3]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[5]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[5]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[7]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[7]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[13]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[13]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[16]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[16]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[21]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[21]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[24]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[24]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[25]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[25]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[17]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[17]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[18]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[18]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[21]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[21]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[25]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[25]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[31]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[31]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[4]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[4]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[10]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[10]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[24]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[24]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[27]                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[27]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[7]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[7]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1DUPLICATE                                                                                                                                      ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[25]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[25]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]~DUPLICATE                                                                                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]~reg1                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]~reg1DUPLICATE                                                                                                                                     ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[0]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[0]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|SD_COUNTER[4]~DUPLICATE                                                                                                                                              ;                  ;                       ;
; hdmi_config:hdmi_config|i2c:i2c_av|old_clk                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hdmi_config:hdmi_config|i2c:i2c_av|old_clk~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD[29]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD[29]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|idx[0]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[0]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|idx[1]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[1]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|idx[3]                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[3]~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|start                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|start~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; mcp23009:mcp23009|state.00                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|state.00~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; osd:hdmi_osd|bcnt[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|bcnt[5]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[5]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|bcnt[8]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[8]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|deD~reg1                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|deD~reg1DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:hdmi_osd|h_cnt[0]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[0]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[1]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[1]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[4]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[4]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[5]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[5]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[6]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[6]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[9]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[9]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|h_cnt[10]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[10]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[15]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[15]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[17]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[17]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[20]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[20]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[21]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[21]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|h_cnt[22]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[22]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|infoh[7]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infoh[7]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|infow[3]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infow[3]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|infow[8]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infow[8]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:hdmi_osd|pixcnt[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[3]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[3]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[5]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[5]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:hdmi_osd|pixcnt[12]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[14]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[14]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[15]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[15]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[17]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|pixcnt[18]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[18]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; osd:hdmi_osd|rot[1]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|rot[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|cntr_shf:cntr1|counter_reg_bit[0]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|cntr_shf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                                        ;                  ;                       ;
; osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|cntr_shf:cntr1|counter_reg_bit[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|cntr_shf:cntr1|counter_reg_bit[2]~DUPLICATE                                                                                        ;                  ;                       ;
; osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                                        ;                  ;                       ;
; osd:vga_osd|bcnt[2]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[2]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; osd:vga_osd|h_cnt[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|h_cnt[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|h_cnt[2]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[2]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|hs_out                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|hs_out~DUPLICATE                                                                                                                                                                            ;                  ;                       ;
; osd:vga_osd|infow[6]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infow[6]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; osd:vga_osd|infoy[10]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoy[10]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; osd:vga_osd|pixcnt[12]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[12]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[13]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[13]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; osd:vga_osd|pixcnt[17]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[17]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|count[6]~DUPLICATE        ;                  ;                       ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|dprio_init_done~DUPLICATE ;                  ;                       ;
; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                            ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[0]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|scanline[0]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; scanlines:HDMI_scanlines|scanline[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|scanline[1]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; scanlines:HDMI_scanlines|vs1                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:HDMI_scanlines|vs1~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[0]~DUPLICATE                                                                             ;                  ;                       ;
; scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1|counter_reg_bit[1]~DUPLICATE                                                                             ;                  ;                       ;
; sync_fix:sync_h|cnt[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_h|cnt[6]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[6]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_h|cnt[7]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_h|cnt[11]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[12]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[12]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[15]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[15]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[17]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[17]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[20]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[20]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_h|cnt[26]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_h|cnt[26]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[7]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[7]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; sync_fix:sync_v|cnt[10]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[10]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[11]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[11]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[13]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[13]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[20]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[20]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[21]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[21]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[23]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[23]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[25]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[25]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[26]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[26]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[27]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[27]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sync_fix:sync_v|cnt[30]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[30]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; sysmem_lite:sysmem|timeout[15]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|timeout[15]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                   ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value   ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+
; Fast Input Register                   ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; HDMI_TX_CLK                                ; ON              ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_*                                    ; ON              ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON              ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|* ; ON              ; sys/pll_hdmi/pll_hdmi_0002.qip ;
; Current Strength                      ; sys_top        ;              ; ARDUINO_IO[*]                              ; MAXIMUM CURRENT ; QSF Assignment                 ;
; I/O Standard                          ; sys_top        ;              ; ARDUINO_IO[*]                              ; 3.3-V LVTTL     ; QSF Assignment                 ;
; Weak Pull-Up Resistor                 ; sys_top        ;              ; ARDUINO_IO[*]                              ; ON              ; QSF Assignment                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+-----------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 63823 ) ; 0.00 % ( 0 / 63823 )       ; 0.00 % ( 0 / 63823 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 63823 ) ; 0.00 % ( 0 / 63823 )       ; 0.00 % ( 0 / 63823 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 63785 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 38 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aberu/Downloads/Chess_MiSTer-master/output_files/Chess.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 30,275 / 41,910       ; 72 %  ;
; ALMs needed [=A-B+C]                                        ; 30,275                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32,388 / 41,910       ; 77 %  ;
;         [a] ALMs used for LUT logic and registers           ; 4,809                 ;       ;
;         [b] ALMs used for LUT logic                         ; 25,230                ;       ;
;         [c] ALMs used for registers                         ; 2,349                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,554 / 41,910        ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 441 / 41,910          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 440                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,807 / 4,191         ; 91 %  ;
;     -- Logic LABs                                           ; 3,807                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 47,344                ;       ;
;     -- 7 input functions                                    ; 612                   ;       ;
;     -- 6 input functions                                    ; 12,413                ;       ;
;     -- 5 input functions                                    ; 7,256                 ;       ;
;     -- 4 input functions                                    ; 13,970                ;       ;
;     -- <=3 input functions                                  ; 13,093                ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,032                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 15,759                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 14,314 / 83,820       ; 17 %  ;
;         -- Secondary logic registers                        ; 1,445 / 83,820        ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 14,314                ;       ;
;         -- Routing optimization registers                   ; 1,445                 ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 314             ; 46 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 29                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 303 / 553             ; 55 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,119,127 / 5,662,720 ; 37 %  ;
; Total block memory implementation bits                      ; 3,102,720 / 5,662,720 ; 55 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 31 / 112              ; 28 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 9                     ;       ;
;     -- Global clocks                                        ; 8 / 16                ; 50 %  ;
;     -- Quadrant clocks                                      ; 1 / 66                ; 2 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 32.0% / 32.0% / 32.2% ;       ;
; Peak interconnect usage (total/H/V)                         ; 57.1% / 57.5% / 59.0% ;       ;
; Maximum fan-out                                             ; 9956                  ;       ;
; Highest non-global fan-out                                  ; 1097                  ;       ;
; Total fan-out                                               ; 269895                ;       ;
; Average fan-out                                             ; 4.10                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 30275 / 41910 ( 72 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 30275                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32388 / 41910 ( 77 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 4809                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 25230                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2349                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2554 / 41910 ( 6 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 441 / 41910 ( 1 % )    ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 440                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 3807 / 4191 ( 91 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 3807                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 47344                  ; 0                              ;
;     -- 7 input functions                                    ; 612                    ; 0                              ;
;     -- 6 input functions                                    ; 12413                  ; 0                              ;
;     -- 5 input functions                                    ; 7256                   ; 0                              ;
;     -- 4 input functions                                    ; 13970                  ; 0                              ;
;     -- <=3 input functions                                  ; 13093                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2032                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 14314 / 83820 ( 17 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1445 / 83820 ( 2 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 14314                  ; 0                              ;
;         -- Routing optimization registers                   ; 1445                   ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 141                    ; 4                              ;
; I/O registers                                               ; 27                     ; 2                              ;
; Total block memory bits                                     ; 2119127                ; 0                              ;
; Total block memory implementation bits                      ; 3102720                ; 0                              ;
; M10K block                                                  ; 303 / 553 ( 54 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 31 / 112 ( 27 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 9 / 116 ( 7 % )                ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )       ; 1 / 400 ( < 1 % )              ;
; Clock select block                                          ; 0 / 16 ( 0 % )         ; 1 / 16 ( 6 % )                 ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 2 / 6 ( 33 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS peripheral SPI Master interface                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 2 / 6 ( 33 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 16957                  ; 254                            ;
;     -- Registered Input Connections                         ; 15959                  ; 0                              ;
;     -- Output Connections                                   ; 286                    ; 16925                          ;
;     -- Registered Output Connections                        ; 66                     ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 273067                 ; 17271                          ;
;     -- Registered Connections                               ; 95988                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 64                     ; 17179                          ;
;     -- hard_block:auto_generated_inst                       ; 17179                  ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 16                     ; 257                            ;
;     -- Output Ports                                         ; 97                     ; 249                            ;
;     -- Bidir Ports                                          ; 32                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 2                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 1222                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 174                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 2047                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_SPI_MISO  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VGA_EN       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_L       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_SPDIF   ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S      ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IO_SCL        ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_HDD       ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; Y15   ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]    ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CLK    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CS     ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_MOSI   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hdmi_config:hdmi_config|i2c:i2c_av|SDO[3] ;
; IO_SDA       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mcp23009:mcp23009|i2c:i2c|SDO[3]          ;
; SDCD_SPDIF   ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDCD_SPDIF~2 (inverted)                   ;
; SDIO_CMD     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[0]  ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[1]  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[2]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDIO_DAT[3]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[0]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[1]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; SDRAM_DQ[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[0]   ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[1]   ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[2]   ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~14 (inverted)                     ;
; USER_IO[3]   ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; USER_IO[4]   ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~15 (inverted)                     ;
; USER_IO[5]   ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~16 (inverted)                     ;
; USER_IO[6]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                         ;
; VGA_HS       ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_R~6 (inverted)                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; SD_SPI_CS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; USER_IO[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; USER_IO[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF28     ; 209        ; 4A             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; SD_SPI_CLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG9      ; 139        ; 4A             ; IO_SDA                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG10     ; 142        ; 4A             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; USER_IO[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; USER_IO[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG26     ; 198        ; 4A             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; SDCD_SPDIF                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH8      ; 137        ; 4A             ; SD_SPI_MISO                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH9      ; 140        ; 4A             ; USER_IO[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; USER_IO[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH12     ; 150        ; 4A             ; USER_IO[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH13     ; 153        ; 4A             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; VGA_EN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; SD_SPI_MOSI                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U14      ; 138        ; 4A             ; IO_SCL                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; SDIO_CLK      ; Missing slew rate                    ;
; LED_HDD       ; Missing drive strength and slew rate ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SD_SPI_CS     ; Missing slew rate                    ;
; SD_SPI_CLK    ; Missing slew rate                    ;
; SD_SPI_MOSI   ; Missing slew rate                    ;
; IO_SCL        ; Missing slew rate                    ;
; LED[0]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; LED_USER      ; Missing drive strength and slew rate ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing slew rate                    ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; SDCD_SPDIF    ; Missing slew rate                    ;
; IO_SDA        ; Missing slew rate                    ;
; USER_IO[2]    ; Missing slew rate                    ;
; USER_IO[4]    ; Missing slew rate                    ;
; USER_IO[5]    ; Missing slew rate                    ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; USER_IO[0]    ; Missing slew rate                    ;
; USER_IO[1]    ; Missing slew rate                    ;
; USER_IO[3]    ; Missing slew rate                    ;
; USER_IO[6]    ; Missing slew rate                    ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 100.000000 MHz             ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 0 / 4294967296             ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 25.0 MHz                   ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 16                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                       ; Entity Name                ; Library Name ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                                                       ; 30274.6 (398.8)      ; 32386.6 (508.0)                  ; 2552.0 (110.5)                                    ; 440.0 (1.3)                      ; 0.0 (0.0)            ; 47344 (663)         ; 15759 (739)               ; 29 (29)       ; 2119127           ; 303   ; 31         ; 145  ; 0            ; |sys_top                                                                                                                                                                                                                  ; sys_top                    ; work         ;
;    |alsa:alsa|                                                                                 ; 279.7 (279.7)        ; 387.0 (387.0)                    ; 107.3 (107.3)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 553 (553)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|alsa:alsa                                                                                                                                                                                                        ; alsa                       ; work         ;
;    |altddio_out:hdmiclk_ddr|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr                                                                                                                                                                                          ; altddio_out                ; work         ;
;       |ddio_out_b2j:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr|ddio_out_b2j:auto_generated                                                                                                                                                              ; ddio_out_b2j               ; work         ;
;    |ascal:ascal|                                                                               ; 1559.9 (1552.7)      ; 1927.4 (1920.4)                  ; 385.4 (385.6)                                     ; 17.9 (17.9)                      ; 0.0 (0.0)            ; 2267 (2253)         ; 2535 (2522)               ; 0 (0)         ; 261436            ; 39    ; 26         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                                                                                      ; ascal                      ; work         ;
;       |altshift_taps:i_ppix.r_rtl_0|                                                           ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:i_ppix.r_rtl_0                                                                                                                                                                         ; altshift_taps              ; work         ;
;          |shift_taps_bgv:auto_generated|                                                       ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 6 (2)                     ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated                                                                                                                                           ; shift_taps_bgv             ; work         ;
;             |altsyncram_lr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 100               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|altsyncram_lr91:altsyncram4                                                                                                               ; altsyncram_lr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|cntr_phf:cntr1                                                                                                                            ; cntr_phf                   ; work         ;
;       |altshift_taps:o_dcptv_rtl_0|                                                            ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 7 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_vuu:auto_generated|                                                       ; 4.0 (2.5)            ; 4.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (5)               ; 7 (3)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated                                                                                                                                            ; shift_taps_vuu             ; work         ;
;             |altsyncram_mr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 88                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated|altsyncram_mr91:altsyncram4                                                                                                                ; altsyncram_mr91            ; work         ;
;             |cntr_uhf:cntr1|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated|cntr_uhf:cntr1                                                                                                                             ; cntr_uhf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                                                                              ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_mem[0].r[7]__1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_89q1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated                                                                                                                                           ; altsyncram_89q1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                                                                              ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_9nm1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_9nm1:auto_generated                                                                                                                                             ; altsyncram_9nm1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                                                                        ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                                                                         ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_v_poly_rtl_0|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0                                                                                                                                                                            ; altsyncram                 ; work         ;
;          |altsyncram_udn1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated                                                                                                                                             ; altsyncram_udn1            ; work         ;
;       |altsyncram:pal_mem_rtl_0|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal_mem_rtl_0                                                                                                                                                                             ; altsyncram                 ; work         ;
;          |altsyncram_2aj1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal_mem_rtl_0|altsyncram_2aj1:auto_generated                                                                                                                                              ; altsyncram_2aj1            ; work         ;
;    |aud_mix_top:audmix_l|                                                                      ; 34.7 (34.7)          ; 39.8 (39.8)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|aud_mix_top:audmix_l                                                                                                                                                                                             ; aud_mix_top                ; work         ;
;    |aud_mix_top:audmix_r|                                                                      ; 35.2 (35.2)          ; 38.1 (38.1)                      ; 3.8 (3.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|aud_mix_top:audmix_r                                                                                                                                                                                             ; aud_mix_top                ; work         ;
;    |audio_out:audio_out|                                                                       ; 432.4 (51.7)         ; 758.7 (51.7)                     ; 334.2 (0.0)                                       ; 7.9 (0.0)                        ; 0.0 (0.0)            ; 800 (94)            ; 1302 (63)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out                                                                                                                                                                                              ; audio_out                  ; work         ;
;       |i2s:i2s|                                                                                ; 21.5 (21.5)          ; 34.5 (34.5)                      ; 13.0 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|i2s:i2s                                                                                                                                                                                      ; i2s                        ; work         ;
;       |lpf_aud:lpf_l|                                                                          ; 153.9 (153.9)        ; 308.0 (308.0)                    ; 157.5 (157.5)                                     ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 301 (301)           ; 544 (544)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|lpf_aud:lpf_l                                                                                                                                                                                ; lpf_aud                    ; work         ;
;       |lpf_aud:lpf_r|                                                                          ; 155.0 (155.0)        ; 308.0 (308.0)                    ; 157.5 (157.5)                                     ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 301 (301)           ; 553 (553)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|lpf_aud:lpf_r                                                                                                                                                                                ; lpf_aud                    ; work         ;
;       |sigma_delta_dac:sd_l|                                                                   ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_l                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |sigma_delta_dac:sd_r|                                                                   ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_r                                                                                                                                                                         ; sigma_delta_dac            ; work         ;
;       |spdif:toslink|                                                                          ; 29.7 (29.7)          ; 37.0 (37.0)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|spdif:toslink                                                                                                                                                                                ; spdif                      ; work         ;
;    |csync:csync_hdmi|                                                                          ; 23.7 (23.7)          ; 29.1 (29.1)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_hdmi                                                                                                                                                                                                 ; csync                      ; work         ;
;    |csync:csync_vga|                                                                           ; 23.7 (23.7)          ; 31.1 (31.1)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_vga                                                                                                                                                                                                  ; csync                      ; work         ;
;    |ddr_svc:ddr_svc|                                                                           ; 32.7 (32.7)          ; 85.2 (85.2)                      ; 53.5 (53.5)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 157 (157)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ddr_svc:ddr_svc                                                                                                                                                                                                  ; ddr_svc                    ; work         ;
;    |emu:emu|                                                                                   ; 23985.5 (0.9)        ; 24888.9 (1.8)                    ; 1294.9 (0.9)                                      ; 391.4 (0.0)                      ; 0.0 (0.0)            ; 37337 (3)           ; 7453 (0)                  ; 0 (0)         ; 1791744           ; 251   ; 3          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                                                                          ; emu                        ; work         ;
;       |TopModule:Chess|                                                                        ; 23667.4 (9.2)        ; 24469.4 (9.9)                    ; 1193.5 (0.8)                                      ; 391.4 (0.0)                      ; 0.0 (0.0)            ; 36825 (30)          ; 6750 (0)                  ; 0 (0)         ; 1785600           ; 248   ; 3          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess                                                                                                                                                                                          ; TopModule                  ; work         ;
;          |Control:iControl|                                                                    ; 22758.1 (937.0)      ; 23536.0 (1015.3)                 ; 1155.7 (84.7)                                     ; 377.8 (6.4)                      ; 0.0 (0.0)            ; 35569 (1248)        ; 6227 (935)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl                                                                                                                                                                         ; Control                    ; work         ;
;             |CheckFieldSave:iCheckFieldSave|                                                   ; 547.6 (547.6)        ; 571.8 (571.8)                    ; 25.8 (25.8)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 765 (765)           ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|CheckFieldSave:iCheckFieldSave                                                                                                                                          ; CheckFieldSave             ; work         ;
;             |CheckMoves:iCheckMoves|                                                           ; 2510.8 (1425.9)      ; 2635.7 (1485.3)                  ; 144.9 (79.3)                                      ; 20.0 (20.0)                      ; 0.0 (0.0)            ; 3898 (2251)         ; 244 (225)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves                                                                                                                                                  ; CheckMoves                 ; work         ;
;                |CheckFieldSave:iCheckFieldSave|                                                ; 574.8 (574.8)        ; 598.5 (598.5)                    ; 23.7 (23.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 863 (863)           ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave                                                                                                                   ; CheckFieldSave             ; work         ;
;                |ExecuteMove:iExecuteMove|                                                      ; 510.0 (510.0)        ; 551.9 (551.9)                    ; 41.9 (41.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 784 (784)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|ExecuteMove:iExecuteMove                                                                                                                         ; ExecuteMove                ; work         ;
;             |ExecuteMove:iExecuteMove|                                                         ; 173.0 (173.0)        ; 217.3 (217.3)                    ; 44.3 (44.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 283 (283)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|ExecuteMove:iExecuteMove                                                                                                                                                ; ExecuteMove                ; work         ;
;             |Opponent:iOpponent|                                                               ; 18589.8 (1034.6)     ; 19095.9 (1053.3)                 ; 856.0 (23.8)                                      ; 349.9 (5.1)                      ; 0.0 (0.0)            ; 29375 (1089)        ; 5026 (13)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent                                                                                                                                                      ; Opponent                   ; work         ;
;                |CheckMoves:iCheckMoves|                                                        ; 2528.5 (1456.7)      ; 2650.7 (1522.5)                  ; 143.7 (86.8)                                      ; 21.5 (21.0)                      ; 0.0 (0.0)            ; 3886 (2316)         ; 253 (230)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves                                                                                                                               ; CheckMoves                 ; work         ;
;                   |CheckFieldSave:iCheckFieldSave|                                             ; 540.0 (540.0)        ; 563.5 (563.5)                    ; 23.5 (23.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 823 (823)           ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|CheckFieldSave:iCheckFieldSave                                                                                                ; CheckFieldSave             ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 531.8 (531.8)        ; 564.7 (564.7)                    ; 33.3 (33.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 747 (747)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|ExecuteMove:iExecuteMove                                                                                                      ; ExecuteMove                ; work         ;
;                |Evalboard:iEvalboard|                                                          ; 8485.3 (8485.3)      ; 8503.1 (8503.1)                  ; 300.1 (300.1)                                     ; 282.2 (282.2)                    ; 0.0 (0.0)            ; 14351 (14351)       ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard                                                                                                                                 ; Evalboard                  ; work         ;
;                |Minimax:\gMinimax:1:iMinimax|                                                  ; 879.3 (525.3)        ; 916.3 (552.7)                    ; 47.8 (33.2)                                       ; 10.8 (5.8)                       ; 0.0 (0.0)            ; 1305 (686)          ; 676 (676)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 354.0 (354.0)        ; 363.6 (363.6)                    ; 14.6 (14.6)                                       ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 619 (619)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:2:iMinimax|                                                  ; 953.5 (607.2)        ; 976.0 (618.1)                    ; 28.8 (14.7)                                       ; 6.3 (3.7)                        ; 0.0 (0.0)            ; 1454 (829)          ; 676 (676)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 346.3 (346.3)        ; 357.9 (357.9)                    ; 14.1 (14.1)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 625 (625)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:3:iMinimax|                                                  ; 979.4 (628.4)        ; 1018.8 (654.9)                   ; 46.9 (30.5)                                       ; 7.6 (4.0)                        ; 0.0 (0.0)            ; 1496 (872)          ; 669 (669)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 351.0 (351.0)        ; 363.8 (363.8)                    ; 16.4 (16.4)                                       ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:4:iMinimax|                                                  ; 961.0 (615.0)        ; 1029.1 (670.3)                   ; 75.8 (59.0)                                       ; 7.6 (3.7)                        ; 0.0 (0.0)            ; 1504 (880)          ; 683 (683)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 346.0 (346.0)        ; 358.8 (358.8)                    ; 16.7 (16.7)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 624 (624)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:5:iMinimax|                                                  ; 952.5 (608.8)        ; 1016.3 (663.0)                   ; 67.3 (55.7)                                       ; 3.5 (1.5)                        ; 0.0 (0.0)            ; 1502 (877)          ; 666 (666)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 343.7 (343.7)        ; 353.4 (353.4)                    ; 11.6 (11.6)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 625 (625)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:6:iMinimax|                                                  ; 958.9 (614.9)        ; 1020.2 (662.4)                   ; 62.9 (48.1)                                       ; 1.6 (0.6)                        ; 0.0 (0.0)            ; 1476 (851)          ; 655 (655)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 343.9 (343.9)        ; 357.8 (357.8)                    ; 14.8 (14.8)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 625 (625)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;                |Minimax:\gMinimax:7:iMinimax|                                                  ; 856.9 (513.4)        ; 912.2 (550.5)                    ; 59.0 (38.6)                                       ; 3.7 (1.5)                        ; 0.0 (0.0)            ; 1312 (702)          ; 565 (565)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax                                                                                                                         ; Minimax                    ; work         ;
;                   |ExecuteMove:iExecuteMove|                                                   ; 343.5 (343.5)        ; 361.7 (361.7)                    ; 20.4 (20.4)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 610 (610)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|ExecuteMove:iExecuteMove                                                                                                ; ExecuteMove                ; work         ;
;          |Drawer:iDrawer|                                                                      ; 352.4 (352.4)        ; 354.7 (354.7)                    ; 15.9 (15.9)                                       ; 13.7 (13.7)                      ; 0.0 (0.0)            ; 460 (460)           ; 109 (109)                 ; 0 (0)         ; 1785600           ; 248   ; 3          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer                                                                                                                                                                           ; Drawer                     ; work         ;
;             |img_black_bishop_60:iblack_bishop|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_bishop_60:iblack_bishop                                                                                                                                         ; img_black_bishop_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_bishop_60:iblack_bishop|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_h6e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_bishop_60:iblack_bishop|altsyncram:rom_rtl_0|altsyncram_h6e1:auto_generated                                                                                     ; altsyncram_h6e1            ; work         ;
;             |img_black_king_60:iblack_king|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_king_60:iblack_king                                                                                                                                             ; img_black_king_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_king_60:iblack_king|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_svd1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_king_60:iblack_king|altsyncram:rom_rtl_0|altsyncram_svd1:auto_generated                                                                                         ; altsyncram_svd1            ; work         ;
;             |img_black_knight_60:iblack_knight|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_knight_60:iblack_knight                                                                                                                                         ; img_black_knight_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_knight_60:iblack_knight|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_12e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_knight_60:iblack_knight|altsyncram:rom_rtl_0|altsyncram_12e1:auto_generated                                                                                     ; altsyncram_12e1            ; work         ;
;             |img_black_mister_60:iblack_mister|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_mister_60:iblack_mister                                                                                                                                         ; img_black_mister_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_mister_60:iblack_mister|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_47e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_mister_60:iblack_mister|altsyncram:rom_rtl_0|altsyncram_47e1:auto_generated                                                                                     ; altsyncram_47e1            ; work         ;
;             |img_black_pawn_60:iblack_pawn|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_pawn_60:iblack_pawn                                                                                                                                             ; img_black_pawn_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_pawn_60:iblack_pawn|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_fud1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_pawn_60:iblack_pawn|altsyncram:rom_rtl_0|altsyncram_fud1:auto_generated                                                                                         ; altsyncram_fud1            ; work         ;
;             |img_black_queen_60:iblack_queen|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_queen_60:iblack_queen                                                                                                                                           ; img_black_queen_60         ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_queen_60:iblack_queen|altsyncram:rom_rtl_0                                                                                                                      ; altsyncram                 ; work         ;
;                   |altsyncram_d0e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_queen_60:iblack_queen|altsyncram:rom_rtl_0|altsyncram_d0e1:auto_generated                                                                                       ; altsyncram_d0e1            ; work         ;
;             |img_black_rook_60:iblack_rook|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_rook_60:iblack_rook                                                                                                                                             ; img_black_rook_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_rook_60:iblack_rook|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_nud1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_rook_60:iblack_rook|altsyncram:rom_rtl_0|altsyncram_nud1:auto_generated                                                                                         ; altsyncram_nud1            ; work         ;
;             |img_tile_0:itile0|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_0:itile0                                                                                                                                                         ; img_tile_0                 ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_0:itile0|altsyncram:rom_rtl_0                                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_tcd1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 24    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_0:itile0|altsyncram:rom_rtl_0|altsyncram_tcd1:auto_generated                                                                                                     ; altsyncram_tcd1            ; work         ;
;             |img_tile_1:itile1|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_1:itile1                                                                                                                                                         ; img_tile_1                 ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_1:itile1|altsyncram:rom_rtl_0                                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_scd1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 86400             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_1:itile1|altsyncram:rom_rtl_0|altsyncram_scd1:auto_generated                                                                                                     ; altsyncram_scd1            ; work         ;
;             |img_white_bishop_60:iwhite_bishop|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_bishop_60:iwhite_bishop                                                                                                                                         ; img_white_bishop_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_bishop_60:iwhite_bishop|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_v2e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_bishop_60:iwhite_bishop|altsyncram:rom_rtl_0|altsyncram_v2e1:auto_generated                                                                                     ; altsyncram_v2e1            ; work         ;
;             |img_white_king_60:iwhite_king|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_king_60:iwhite_king                                                                                                                                             ; img_white_king_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_king_60:iwhite_king|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_gvd1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_king_60:iwhite_king|altsyncram:rom_rtl_0|altsyncram_gvd1:auto_generated                                                                                         ; altsyncram_gvd1            ; work         ;
;             |img_white_knight_60:iwhite_knight|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_knight_60:iwhite_knight                                                                                                                                         ; img_white_knight_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_knight_60:iwhite_knight|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_57e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_knight_60:iwhite_knight|altsyncram:rom_rtl_0|altsyncram_57e1:auto_generated                                                                                     ; altsyncram_57e1            ; work         ;
;             |img_white_mister_60:iwhite_mister|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_mister_60:iwhite_mister                                                                                                                                         ; img_white_mister_60        ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_mister_60:iwhite_mister|altsyncram:rom_rtl_0                                                                                                                    ; altsyncram                 ; work         ;
;                   |altsyncram_48e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_mister_60:iwhite_mister|altsyncram:rom_rtl_0|altsyncram_48e1:auto_generated                                                                                     ; altsyncram_48e1            ; work         ;
;             |img_white_pawn_60:iwhite_pawn|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_pawn_60:iwhite_pawn                                                                                                                                             ; img_white_pawn_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_pawn_60:iwhite_pawn|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_31e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_pawn_60:iwhite_pawn|altsyncram:rom_rtl_0|altsyncram_31e1:auto_generated                                                                                         ; altsyncram_31e1            ; work         ;
;             |img_white_queen_60:iwhite_queen|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_queen_60:iwhite_queen                                                                                                                                           ; img_white_queen_60         ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_queen_60:iwhite_queen|altsyncram:rom_rtl_0                                                                                                                      ; altsyncram                 ; work         ;
;                   |altsyncram_26e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 32    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_queen_60:iwhite_queen|altsyncram:rom_rtl_0|altsyncram_26e1:auto_generated                                                                                       ; altsyncram_26e1            ; work         ;
;             |img_white_rook_60:iwhite_rook|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_rook_60:iwhite_rook                                                                                                                                             ; img_white_rook_60          ; work         ;
;                |altsyncram:rom_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_rook_60:iwhite_rook|altsyncram:rom_rtl_0                                                                                                                        ; altsyncram                 ; work         ;
;                   |altsyncram_f1e1:auto_generated|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 115200            ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_rook_60:iwhite_rook|altsyncram:rom_rtl_0|altsyncram_f1e1:auto_generated                                                                                         ; altsyncram_f1e1            ; work         ;
;          |Progressbar:iProgressbar|                                                            ; 12.5 (12.5)          ; 14.0 (14.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|Progressbar:iProgressbar                                                                                                                                                                 ; Progressbar                ; work         ;
;          |VGAOut:iVGAOut|                                                                      ; 16.0 (16.0)          ; 18.2 (18.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|VGAOut:iVGAOut                                                                                                                                                                           ; VGAOut                     ; work         ;
;          |overlay:\gboardprints:0:ioverlayLetters|                                             ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:0:ioverlayNumbers|                                             ; 10.8 (10.8)          ; 11.0 (11.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:1:ioverlayLetters|                                             ; 11.2 (11.2)          ; 14.0 (14.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:1:ioverlayNumbers|                                             ; 12.1 (12.1)          ; 13.0 (13.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:2:ioverlayLetters|                                             ; 10.2 (10.2)          ; 11.5 (11.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:2:ioverlayNumbers|                                             ; 11.7 (11.7)          ; 12.1 (12.1)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:3:ioverlayLetters|                                             ; 9.0 (9.0)            ; 11.0 (11.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:3:ioverlayNumbers|                                             ; 10.7 (10.7)          ; 11.1 (11.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:4:ioverlayLetters|                                             ; 10.8 (10.8)          ; 11.8 (11.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:4:ioverlayNumbers|                                             ; 11.9 (11.9)          ; 12.2 (12.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:5:ioverlayLetters|                                             ; 11.4 (11.4)          ; 11.8 (11.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:5:ioverlayNumbers|                                             ; 12.6 (12.6)          ; 13.1 (13.1)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:6:ioverlayLetters|                                             ; 11.5 (11.5)          ; 14.0 (14.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:6:ioverlayNumbers|                                             ; 11.8 (11.8)          ; 13.3 (13.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:7:ioverlayLetters|                                             ; 12.7 (12.7)          ; 12.8 (12.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:\gboardprints:7:ioverlayNumbers|                                             ; 13.0 (13.0)          ; 13.7 (13.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers                                                                                                                                                  ; overlay                    ; work         ;
;          |overlay:ioverlay0|                                                                   ; 121.5 (121.5)        ; 125.2 (125.2)                    ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (150)           ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:ioverlay0                                                                                                                                                                        ; overlay                    ; work         ;
;          |overlay:ioverlay1|                                                                   ; 216.2 (216.2)        ; 216.2 (216.2)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 253 (253)           ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|TopModule:Chess|overlay:ioverlay1                                                                                                                                                                        ; overlay                    ; work         ;
;       |gamma_fast:gamma|                                                                       ; 28.4 (28.4)          ; 58.4 (58.4)                      ; 30.0 (30.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 131 (131)                 ; 0 (0)         ; 6144              ; 3     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma                                                                                                                                                                                         ; gamma_fast                 ; work         ;
;          |altsyncram:gamma_curve_b_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_b_rtl_0                                                                                                                                                          ; altsyncram                 ; work         ;
;             |altsyncram_q3n1:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_b_rtl_0|altsyncram_q3n1:auto_generated                                                                                                                           ; altsyncram_q3n1            ; work         ;
;          |altsyncram:gamma_curve_g_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_g_rtl_0                                                                                                                                                          ; altsyncram                 ; work         ;
;             |altsyncram_q3n1:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_g_rtl_0|altsyncram_q3n1:auto_generated                                                                                                                           ; altsyncram_q3n1            ; work         ;
;          |altsyncram:gamma_curve_r_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_r_rtl_0                                                                                                                                                          ; altsyncram                 ; work         ;
;             |altsyncram_q3n1:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_r_rtl_0|altsyncram_q3n1:auto_generated                                                                                                                           ; altsyncram_q3n1            ; work         ;
;       |hps_io:hps_io|                                                                          ; 288.7 (84.4)         ; 359.2 (103.4)                    ; 70.5 (19.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 467 (126)           ; 572 (87)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                                                                            ; hps_io                     ; work         ;
;          |video_calc:video_calc|                                                               ; 204.3 (204.3)        ; 255.8 (255.8)                    ; 51.5 (51.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 341 (341)           ; 485 (485)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|video_calc:video_calc                                                                                                                                                                      ; video_calc                 ; work         ;
;       |pll:pll|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll                                                                                                                                                                                                  ; pll                        ; pll          ;
;          |pll_0002:pll_inst|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst                                                                                                                                                                                ; pll_0002                   ; pll          ;
;             |altera_pll:altera_pll_i|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                        ; altera_pll                 ; work         ;
;    |hdmi_config:hdmi_config|                                                                   ; 142.8 (88.2)         ; 146.5 (90.3)                     ; 3.7 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 210 (122)           ; 73 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config                                                                                                                                                                                          ; hdmi_config                ; work         ;
;       |i2c:i2c_av|                                                                             ; 54.7 (54.7)          ; 56.2 (56.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (88)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|hdmi_config:hdmi_config|i2c:i2c_av                                                                                                                                                                               ; i2c                        ; work         ;
;    |lpm_divide:Div0|                                                                           ; 160.8 (0.0)          ; 162.7 (0.0)                      ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 326 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0                                                                                                                                                                                                  ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 160.8 (0.0)          ; 162.7 (0.0)                      ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 326 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated                                                                                                                                                                    ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 160.8 (0.0)          ; 162.7 (0.0)                      ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 326 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                        ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 160.8 (160.8)        ; 162.7 (162.7)                    ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 326 (326)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div0|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                  ; alt_u_div_ove              ; work         ;
;    |lpm_divide:Div1|                                                                           ; 160.8 (0.0)          ; 160.8 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1                                                                                                                                                                                                  ; lpm_divide                 ; work         ;
;       |lpm_divide_jbm:auto_generated|                                                          ; 160.8 (0.0)          ; 160.8 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated                                                                                                                                                                    ; lpm_divide_jbm             ; work         ;
;          |sign_div_unsign_plh:divider|                                                         ; 160.8 (0.0)          ; 160.8 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                        ; sign_div_unsign_plh        ; work         ;
;             |alt_u_div_ove:divider|                                                            ; 160.8 (160.8)        ; 160.8 (160.8)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (323)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|lpm_divide:Div1|lpm_divide_jbm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                                                                                                                  ; alt_u_div_ove              ; work         ;
;    |mcp23009:mcp23009|                                                                         ; 91.2 (28.5)          ; 92.3 (28.5)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 166 (54)            ; 109 (45)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009                                                                                                                                                                                                ; mcp23009                   ; work         ;
;       |i2c:i2c|                                                                                ; 62.7 (62.7)          ; 63.8 (63.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (112)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009|i2c:i2c                                                                                                                                                                                        ; i2c                        ; work         ;
;    |osd:hdmi_osd|                                                                              ; 543.8 (540.3)        ; 580.1 (576.1)                    ; 36.8 (36.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 915 (908)           ; 588 (584)                 ; 0 (0)         ; 32843             ; 5     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                                                                                     ; osd                        ; work         ;
;       |altshift_taps:rdout2_rtl_0|                                                             ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0                                                                                                                                                                          ; altshift_taps              ; work         ;
;          |shift_taps_uuu:auto_generated|                                                       ; 3.5 (1.0)            ; 4.0 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 4 (2)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_uuu:auto_generated                                                                                                                                            ; shift_taps_uuu             ; work         ;
;             |altsyncram_kr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 75                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_uuu:auto_generated|altsyncram_kr91:altsyncram4                                                                                                                ; altsyncram_kr91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_uuu:auto_generated|cntr_ohf:cntr1                                                                                                                             ; cntr_ohf                   ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                         ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                                                                          ; altsyncram_i6k1            ; work         ;
;    |osd:vga_osd|                                                                               ; 507.9 (497.9)        ; 528.4 (517.8)                    ; 23.0 (22.4)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 893 (873)           ; 576 (563)                 ; 0 (0)         ; 32912             ; 6     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                                                                                      ; osd                        ; work         ;
;       |altshift_taps:rdout2_rtl_0|                                                             ; 6.5 (0.0)            ; 6.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 8 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_0                                                                                                                                                                           ; altshift_taps              ; work         ;
;          |shift_taps_ftu:auto_generated|                                                       ; 6.5 (2.5)            ; 6.8 (3.0)                        ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (6)              ; 8 (3)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated                                                                                                                                             ; shift_taps_ftu             ; work         ;
;             |altsyncram_po91:altsyncram5|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|altsyncram_po91:altsyncram5                                                                                                                 ; altsyncram_po91            ; work         ;
;             |cntr_shf:cntr1|                                                                   ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|cntr_shf:cntr1                                                                                                                              ; cntr_shf                   ; work         ;
;       |altshift_taps:rdout2_rtl_1|                                                             ; 3.5 (0.0)            ; 3.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 108               ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_1                                                                                                                                                                           ; altshift_taps              ; work         ;
;          |shift_taps_0vu:auto_generated|                                                       ; 3.5 (1.0)            ; 3.8 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 5 (2)                     ; 0 (0)         ; 108               ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated                                                                                                                                             ; shift_taps_0vu             ; work         ;
;             |altsyncram_nr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 108               ; 1     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated|altsyncram_nr91:altsyncram4                                                                                                                 ; altsyncram_nr91            ; work         ;
;             |cntr_ohf:cntr1|                                                                   ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated|cntr_ohf:cntr1                                                                                                                              ; cntr_ohf                   ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                                                                          ; altsyncram                 ; work         ;
;          |altsyncram_0nl1:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_0nl1:auto_generated                                                                                                                                           ; altsyncram_0nl1            ; work         ;
;    |pll_cfg:pll_cfg|                                                                           ; 1059.6 (0.0)         ; 1144.5 (0.0)                     ; 95.2 (0.0)                                        ; 10.2 (0.0)                       ; 0.0 (0.0)            ; 1588 (0)            ; 635 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg                                                                                                                                                                                                  ; pll_cfg                    ; pll_cfg      ;
;       |altera_pll_reconfig_top:pll_cfg_inst|                                                   ; 1059.6 (0.0)         ; 1144.5 (0.0)                     ; 95.2 (0.0)                                        ; 10.2 (0.0)                       ; 0.0 (0.0)            ; 1588 (0)            ; 635 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst                                                                                                                                                             ; altera_pll_reconfig_top    ; pll_cfg      ;
;          |altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0| ; 1059.6 (934.0)       ; 1144.5 (1010.7)                  ; 95.2 (85.3)                                       ; 10.2 (8.7)                       ; 0.0 (0.0)            ; 1588 (1364)         ; 635 (566)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0                                                                         ; altera_pll_reconfig_core   ; pll_cfg      ;
;             |altera_std_synchronizer:altera_std_synchronizer_inst|                             ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|altera_std_synchronizer:altera_std_synchronizer_inst                    ; altera_std_synchronizer    ; work         ;
;             |dprio_mux:dprio_mux_inst|                                                         ; 63.0 (63.0)          ; 67.1 (67.1)                      ; 4.3 (4.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_mux:dprio_mux_inst                                                ; dprio_mux                  ; pll_cfg      ;
;             |dyn_phase_shift:dyn_phase_shift_inst|                                             ; 44.1 (40.1)          ; 43.6 (39.6)                      ; 0.8 (0.8)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 78 (73)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst                                    ; dyn_phase_shift            ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_0|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_1|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_2|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_3|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3 ; generic_lcell_comb         ; pll_cfg      ;
;                |generic_lcell_comb:lcell_cnt_sel_4|                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4 ; generic_lcell_comb         ; pll_cfg      ;
;             |fpll_dprio_init:fpll_dprio_init_inst|                                             ; 6.2 (6.2)            ; 8.0 (8.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst                                    ; fpll_dprio_init            ; pll_cfg      ;
;             |generic_lcell_comb:lcell_dprio_read|                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_dprio_read                                     ; generic_lcell_comb         ; pll_cfg      ;
;             |generic_lcell_comb:lcell_fpll_0_1|                                                ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|generic_lcell_comb:lcell_fpll_0_1                                       ; generic_lcell_comb         ; pll_cfg      ;
;             |self_reset:self_reset_inst|                                                       ; 10.0 (10.0)          ; 11.5 (11.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst                                              ; self_reset                 ; pll_cfg      ;
;    |pll_hdmi:pll_hdmi|                                                                         ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                                                                                ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                                                            ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                                                                                    ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                                                             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                                                                            ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                                                                           ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                                                                           ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                                                                              ; dps_extra_kick             ; work         ;
;    |pll_hdmi_adj:pll_hdmi_adj|                                                                 ; 532.3 (532.3)        ; 574.3 (574.3)                    ; 45.8 (45.8)                                       ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 780 (780)           ; 502 (502)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_adj:pll_hdmi_adj                                                                                                                                                                                        ; pll_hdmi_adj               ; work         ;
;    |scanlines:HDMI_scanlines|                                                                  ; 34.3 (31.2)          ; 39.7 (36.7)                      ; 5.3 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (51)             ; 19 (14)                   ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines                                                                                                                                                                                         ; scanlines                  ; work         ;
;       |altshift_taps:dout1_rtl_0|                                                              ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 5 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0                                                                                                                                                               ; altshift_taps              ; work         ;
;          |shift_taps_tuu:auto_generated|                                                       ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 5 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated                                                                                                                                 ; shift_taps_tuu             ; work         ;
;             |altsyncram_jr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4                                                                                                     ; altsyncram_jr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1                                                                                                                  ; cntr_phf                   ; work         ;
;    |scanlines:VGA_scanlines|                                                                   ; 4.9 (1.9)            ; 6.9 (3.9)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 15 (9)                    ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines                                                                                                                                                                                          ; scanlines                  ; work         ;
;       |altshift_taps:dout1_rtl_0|                                                              ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0                                                                                                                                                                ; altshift_taps              ; work         ;
;          |shift_taps_tuu:auto_generated|                                                       ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 6 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated                                                                                                                                  ; shift_taps_tuu             ; work         ;
;             |altsyncram_jr91:altsyncram4|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4                                                                                                      ; altsyncram_jr91            ; work         ;
;             |cntr_phf:cntr1|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|cntr_phf:cntr1                                                                                                                   ; cntr_phf                   ; work         ;
;    |sync_fix:sync_h|                                                                           ; 38.2 (38.2)          ; 52.3 (52.3)                      ; 14.0 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 108 (108)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_h                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sync_fix:sync_v|                                                                           ; 37.3 (37.3)          ; 53.2 (53.2)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_v                                                                                                                                                                                                  ; sync_fix                   ; work         ;
;    |sysmem_lite:sysmem|                                                                        ; 22.0 (21.5)          ; 22.5 (22.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (43)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                                                                               ; sysmem_lite                ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                                                                                    ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                                                           ; 128.2 (128.2)        ; 125.8 (125.8)                    ; 0.0 (0.0)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 232 (232)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                                                                                  ; vga_out                    ; work         ;
+------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IO_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDCD_SPDIF    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IO_SDA        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_EN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; SD_SPI_MISO                                     ;                   ;         ;
; ADC_SDO                                         ;                   ;         ;
; SW[2]                                           ;                   ;         ;
; HDMI_I2C_SDA                                    ;                   ;         ;
;      - hdmi_config:hdmi_config|i2c:i2c_av|ACK~1 ; 0                 ; 0       ;
; VGA_HS                                          ;                   ;         ;
; SDIO_DAT[3]                                     ;                   ;         ;
; SDIO_CMD                                        ;                   ;         ;
; SDCD_SPDIF                                      ;                   ;         ;
; IO_SDA                                          ;                   ;         ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[3]~0     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~0    ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~1    ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|Selector2~2    ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[0]~1     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[2]~2     ; 0                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[4]~3     ; 0                 ; 0       ;
; USER_IO[2]                                      ;                   ;         ;
; USER_IO[4]                                      ;                   ;         ;
; USER_IO[5]                                      ;                   ;         ;
; SDRAM_DQ[0]                                     ;                   ;         ;
; SDRAM_DQ[1]                                     ;                   ;         ;
; SDRAM_DQ[2]                                     ;                   ;         ;
; SDRAM_DQ[3]                                     ;                   ;         ;
; SDRAM_DQ[4]                                     ;                   ;         ;
; SDRAM_DQ[5]                                     ;                   ;         ;
; SDRAM_DQ[6]                                     ;                   ;         ;
; SDRAM_DQ[7]                                     ;                   ;         ;
; SDRAM_DQ[8]                                     ;                   ;         ;
; SDRAM_DQ[9]                                     ;                   ;         ;
; SDRAM_DQ[10]                                    ;                   ;         ;
; SDRAM_DQ[11]                                    ;                   ;         ;
; SDRAM_DQ[12]                                    ;                   ;         ;
; SDRAM_DQ[13]                                    ;                   ;         ;
; SDRAM_DQ[14]                                    ;                   ;         ;
; SDRAM_DQ[15]                                    ;                   ;         ;
; SDIO_DAT[0]                                     ;                   ;         ;
; SDIO_DAT[1]                                     ;                   ;         ;
; SDIO_DAT[2]                                     ;                   ;         ;
; USER_IO[0]                                      ;                   ;         ;
; USER_IO[1]                                      ;                   ;         ;
; USER_IO[3]                                      ;                   ;         ;
; USER_IO[6]                                      ;                   ;         ;
; BTN_RESET                                       ;                   ;         ;
;      - btn_r                                    ; 0                 ; 0       ;
; FPGA_CLK3_50                                    ;                   ;         ;
; SW[3]                                           ;                   ;         ;
;      - AUDIO_L~output                           ; 0                 ; 0       ;
;      - AUDIO_R~output                           ; 0                 ; 0       ;
;      - AUDIO_SPDIF~output                       ; 0                 ; 0       ;
;      - LED_POWER~output                         ; 0                 ; 0       ;
;      - comb~17                                  ; 0                 ; 0       ;
;      - VGA_R~6                                  ; 0                 ; 0       ;
;      - LED_HDD~1                                ; 0                 ; 0       ;
;      - SDCD_SPDIF~2                             ; 0                 ; 0       ;
; FPGA_CLK1_50                                    ;                   ;         ;
; VGA_EN                                          ;                   ;         ;
;      - VGA_R~6                                  ; 0                 ; 0       ;
;      - SD_SPI_CS~1                              ; 0                 ; 0       ;
; SW[0]                                           ;                   ;         ;
;      - AUDIO_L~1                                ; 1                 ; 0       ;
;      - AUDIO_R~1                                ; 1                 ; 0       ;
;      - AUDIO_SPDIF~1                            ; 1                 ; 0       ;
; FPGA_CLK2_50                                    ;                   ;         ;
; HDMI_TX_INT                                     ;                   ;         ;
;      - comb~40                                  ; 0                 ; 0       ;
; SW[1]                                           ;                   ;         ;
;      - USER_IO~14                               ; 0                 ; 0       ;
;      - USER_IO~15                               ; 0                 ; 0       ;
;      - USER_IO~16                               ; 0                 ; 0       ;
; BTN_OSD                                         ;                   ;         ;
;      - deb_osd~0                                ; 1                 ; 0       ;
; KEY[0]                                          ;                   ;         ;
;      - deb_osd~0                                ; 1                 ; 0       ;
; BTN_USER                                        ;                   ;         ;
;      - deb_user~0                               ; 1                 ; 0       ;
; KEY[1]                                          ;                   ;         ;
;      - deb_user~0                               ; 0                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                                                                                                                    ; Location                                     ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Decoder1~1                                                                                                                                                                                              ; LABCELL_X40_Y72_N21                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~2                                                                                                                                                                                              ; LABCELL_X40_Y72_N27                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~3                                                                                                                                                                                              ; LABCELL_X40_Y72_N54                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~4                                                                                                                                                                                              ; LABCELL_X40_Y72_N33                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~5                                                                                                                                                                                              ; LABCELL_X40_Y72_N42                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~6                                                                                                                                                                                              ; LABCELL_X40_Y72_N45                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~7                                                                                                                                                                                              ; LABCELL_X40_Y72_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~8                                                                                                                                                                                              ; LABCELL_X40_Y72_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder1~9                                                                                                                                                                                              ; LABCELL_X40_Y72_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder2~0                                                                                                                                                                                              ; LABCELL_X30_Y74_N33                          ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FB_EN                                                                                                                                                                                                   ; FF_X33_Y61_N44                               ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK1_50                                                                                                                                                                                            ; PIN_V11                                      ; 1221    ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                                                                                                            ; PIN_Y13                                      ; 173     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK3_50                                                                                                                                                                                            ; PIN_E11                                      ; 2045    ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HBP[0]~2                                                                                                                                                                                                ; MLABCELL_X39_Y72_N51                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HEIGHT[0]~1                                                                                                                                                                                             ; LABCELL_X37_Y74_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HFP[0]~2                                                                                                                                                                                                ; LABCELL_X30_Y71_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HSET[0]~0                                                                                                                                                                                               ; LABCELL_X48_Y71_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HS[0]~0                                                                                                                                                                                                 ; LABCELL_X30_Y74_N48                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan0~3                                                                                                                                                                                             ; LABCELL_X73_Y1_N42                           ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan4~10                                                                                                                                                                                            ; LABCELL_X30_Y77_N48                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan5~11                                                                                                                                                                                            ; LABCELL_X35_Y77_N9                           ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SD_SPI_CS~1                                                                                                                                                                                             ; LABCELL_X50_Y10_N54                          ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SW[3]                                                                                                                                                                                                   ; PIN_W20                                      ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VBP[0]~2                                                                                                                                                                                                ; LABCELL_X35_Y75_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VFP[0]~0                                                                                                                                                                                                ; MLABCELL_X47_Y71_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VGA_R~6                                                                                                                                                                                                 ; MLABCELL_X72_Y6_N3                           ; 20      ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VSET[0]~0                                                                                                                                                                                               ; LABCELL_X48_Y71_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VS[0]~3                                                                                                                                                                                                 ; LABCELL_X40_Y72_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WIDTH[0]~1                                                                                                                                                                                              ; LABCELL_X30_Y74_N36                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WideNor0                                                                                                                                                                                                ; MLABCELL_X72_Y2_N24                          ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_data[8]~0                                                                                                                                                                                           ; MLABCELL_X52_Y11_N3                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_write                                                                                                                                                                                               ; FF_X52_Y11_N59                               ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|Equal0~29                                                                                                                                                                                     ; MLABCELL_X47_Y62_N12                         ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|LessThan7~6                                                                                                                                                                                   ; LABCELL_X36_Y79_N15                          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_info[60]~0                                                                                                                                                                                ; LABCELL_X48_Y64_N15                          ; 61      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_rptr[18]~5                                                                                                                                                                                ; LABCELL_X48_Y56_N39                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[7]~1                                                                                                                                                                                   ; LABCELL_X48_Y57_N30                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[7]~2                                                                                                                                                                                   ; LABCELL_X48_Y57_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[12]~1                                                                                                                                                                                     ; LABCELL_X48_Y58_N45                          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[12]~2                                                                                                                                                                                     ; LABCELL_X50_Y57_N0                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|pcm_r[0]~2                                                                                                                                                                                    ; LABCELL_X48_Y57_N54                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ram_req~1                                                                                                                                                                                     ; LABCELL_X50_Y57_N54                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[48]~2                                                                                                                                                                                ; LABCELL_X50_Y57_N24                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[7]~1                                                                                                                                                                                 ; LABCELL_X50_Y57_N57                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|state.01                                                                                                                                                                                      ; FF_X50_Y57_N23                               ; 58      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always1~0                                                                                                                                                                                               ; LABCELL_X50_Y75_N15                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always4~0                                                                                                                                                                                               ; MLABCELL_X47_Y9_N27                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always8~1                                                                                                                                                                                               ; MLABCELL_X47_Y8_N18                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always8~2                                                                                                                                                                                               ; MLABCELL_X52_Y11_N54                         ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~0                                                                                                                                                                                               ; MLABCELL_X59_Y8_N57                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~1                                                                                                                                                                                               ; LABCELL_X51_Y10_N36                          ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add153~9                                                                                                                                                                                    ; LABCELL_X35_Y53_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add154~9                                                                                                                                                                                    ; LABCELL_X33_Y55_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add155~9                                                                                                                                                                                    ; LABCELL_X33_Y58_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add209~9                                                                                                                                                                                    ; LABCELL_X31_Y68_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add210~9                                                                                                                                                                                    ; LABCELL_X31_Y65_N51                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add211~9                                                                                                                                                                                    ; MLABCELL_X21_Y69_N51                         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add21~1                                                                                                                                                                                     ; LABCELL_X43_Y73_N39                          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add97~1                                                                                                                                                                                     ; LABCELL_X31_Y66_N45                          ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~0                                                                                                                                                                                  ; LABCELL_X31_Y64_N48                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~1                                                                                                                                                                                  ; LABCELL_X31_Y64_N36                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~2                                                                                                                                                                                  ; LABCELL_X31_Y64_N12                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder1~3                                                                                                                                                                                  ; LABCELL_X31_Y64_N42                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal10~0                                                                                                                                                                                   ; LABCELL_X43_Y72_N45                          ; 37      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal33~5                                                                                                                                                                                   ; LABCELL_X35_Y70_N54                          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal4~2                                                                                                                                                                                    ; LABCELL_X46_Y75_N36                          ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~3                                                                                                                                                                                      ; LABCELL_X40_Y75_N51                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~4                                                                                                                                                                                      ; LABCELL_X43_Y72_N30                          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan26~10                                                                                                                                                                               ; MLABCELL_X34_Y72_N42                         ; 67      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan27~11                                                                                                                                                                               ; MLABCELL_X34_Y73_N54                         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan41~8                                                                                                                                                                                ; LABCELL_X29_Y69_N30                          ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux415~0                                                                                                                                                                                    ; LABCELL_X37_Y61_N54                          ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_address[0]~1                                                                                                                                                                            ; MLABCELL_X47_Y66_N48                         ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_fb_ena                                                                                                                                                                                  ; FF_X42_Y64_N50                               ; 55      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_o_offset0[31]~0                                                                                                                                                                         ; LABCELL_X43_Y62_N24                          ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readdataack~0                                                                                                                                                                           ; LABCELL_X43_Y62_N42                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_reset_na                                                                                                                                                                                ; FF_X50_Y60_N14                               ; 180     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_state.sREAD                                                                                                                                                                             ; FF_X47_Y66_N32                               ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wad[3]~1                                                                                                                                                                                ; LABCELL_X43_Y62_N9                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wadrs[22]~0                                                                                                                                                                             ; LABCELL_X45_Y65_N51                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wr                                                                                                                                                                                      ; FF_X43_Y62_N14                               ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_acpt[3]~1                                                                                                                                                                                 ; LABCELL_X42_Y70_N6                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrs[22]~0                                                                                                                                                                                ; LABCELL_X48_Y65_N33                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[12]~1                                                                                                                                                                               ; LABCELL_X40_Y65_N21                          ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~7                                                                                                                                                                               ; LABCELL_X43_Y67_N57                          ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~8                                                                                                                                                                               ; LABCELL_X46_Y67_N21                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_count[2]~0                                                                                                                                                                                ; LABCELL_X43_Y68_N33                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_dw[127]~2                                                                                                                                                                                 ; LABCELL_X42_Y70_N33                          ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hacc[12]~1                                                                                                                                                                                ; LABCELL_X45_Y72_N21                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~2                                                                                                                                                                                ; MLABCELL_X39_Y67_N39                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hdown                                                                                                                                                                                     ; FF_X39_Y68_N14                               ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_himax[11]~0                                                                                                                                                                               ; LABCELL_X43_Y72_N57                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.b[2]~0                                                                                                                                                                               ; LABCELL_X33_Y75_N33                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.g[6]~0                                                                                                                                                                               ; LABCELL_X31_Y70_N45                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.r[5]~0                                                                                                                                                                               ; LABCELL_X27_Y66_N24                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_intercnt[1]~0                                                                                                                                                                             ; LABCELL_X43_Y64_N15                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                                                                ; LABCELL_X40_Y75_N54                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwad[10]~0                                                                                                                                                                                ; MLABCELL_X39_Y75_N36                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwr                                                                                                                                                                                       ; FF_X42_Y70_N56                               ; 18      ; Sync. clear, Write enable             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.b[7]~0                                                                                                                                                                                ; LABCELL_X37_Y75_N24                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.g[1]~0                                                                                                                                                                                ; LABCELL_X33_Y73_N6                           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.r[2]~0                                                                                                                                                                                ; LABCELL_X33_Y73_N27                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pushhead                                                                                                                                                                                  ; FF_X46_Y67_N41                               ; 77      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_reset_na                                                                                                                                                                                  ; FF_X27_Y62_N14                               ; 435     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_shift[0]~0                                                                                                                                                                                ; LABCELL_X42_Y70_N39                          ; 168     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[8]~0                                                                                                                                                                               ; MLABCELL_X39_Y70_N9                          ; 26      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[8]~1                                                                                                                                                                               ; LABCELL_X33_Y74_N27                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[12]~1                                                                                                                                                                                ; LABCELL_X42_Y72_N54                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                                                                ; LABCELL_X46_Y75_N45                          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vdown                                                                                                                                                                                     ; FF_X47_Y74_N26                               ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vimax[11]~0                                                                                                                                                                               ; LABCELL_X46_Y75_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vmax[11]~0                                                                                                                                                                                ; LABCELL_X46_Y67_N36                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vsize~0                                                                                                                                                                                   ; MLABCELL_X47_Y74_N27                         ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wad[4]~2                                                                                                                                                                                  ; LABCELL_X48_Y67_N48                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs[22]~0                                                                                                                                                                               ; LABCELL_X46_Y67_N15                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs_mem[22]~0                                                                                                                                                                           ; LABCELL_X45_Y67_N15                          ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wdelay[1]~1                                                                                                                                                                               ; LABCELL_X46_Y67_N57                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wr                                                                                                                                                                                        ; FF_X48_Y67_N53                               ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_acpt[0]~0                                                                                                                                                                                 ; MLABCELL_X34_Y66_N57                         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ad[3]~0                                                                                                                                                                                   ; MLABCELL_X34_Y64_N27                         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[22]~1                                                                                                                                                                                ; LABCELL_X35_Y64_N54                          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[22]~7                                                                                                                                                                                ; LABCELL_X37_Y68_N48                          ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_altx[3]~0                                                                                                                                                                                 ; LABCELL_X35_Y68_N39                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy                                                                                                                                                                                      ; FF_X35_Y68_N38                               ; 95      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copylev~0                                                                                                                                                                                 ; LABCELL_X35_Y64_N9                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_first                                                                                                                                                                                     ; FF_X25_Y68_N26                               ; 60      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.b[12]                                                                                                                                                                             ; DSP_X32_Y49_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.g[12]                                                                                                                                                                             ; DSP_X20_Y57_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_bil_t.r[12]                                                                                                                                                                             ; DSP_X20_Y53_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacc_next[12]~2                                                                                                                                                                           ; MLABCELL_X34_Y66_N51                         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hdown~0                                                                                                                                                                                   ; MLABCELL_X39_Y65_N21                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hmode[2]                                                                                                                                                                                  ; FF_X39_Y62_N2                                ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix0.b[0]~0                                                                                                                                                                              ; MLABCELL_X34_Y58_N33                         ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix1.b[0]~0                                                                                                                                                                              ; MLABCELL_X34_Y58_N30                         ; 84      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpixs.r[7]~0                                                                                                                                                                              ; LABCELL_X33_Y61_N48                          ; 218     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf0[1]~0                                                                                                                                                                                ; MLABCELL_X39_Y65_N30                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf1[1]~2                                                                                                                                                                                ; MLABCELL_X39_Y65_N18                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsize[11]~0                                                                                                                                                                              ; MLABCELL_X39_Y65_N36                         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_last2~0                                                                                                                                                                                   ; MLABCELL_X34_Y66_N48                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_last~0                                                                                                                                                                                    ; LABCELL_X35_Y65_N54                          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf0[1]~2                                                                                                                                                                                ; MLABCELL_X39_Y65_N42                         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf1[1]~1                                                                                                                                                                                ; MLABCELL_X39_Y65_N3                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pev[5]                                                                                                                                                                                    ; FF_X35_Y56_N38                               ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[0]~1                                                                                                                                                                                ; LABCELL_X35_Y68_N54                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[1]~4                                                                                                                                                                                ; LABCELL_X35_Y68_N57                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[2]~6                                                                                                                                                                                ; MLABCELL_X34_Y68_N21                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_read_pre~0                                                                                                                                                                                ; LABCELL_X35_Y68_N27                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_reset_na                                                                                                                                                                                  ; FF_X34_Y58_N44                               ; 383     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_shift[126]~3                                                                                                                                                                              ; LABCELL_X36_Y61_N12                          ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.b[12]                                                                                                                                                                             ; DSP_X20_Y61_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.g[12]                                                                                                                                                                             ; DSP_X20_Y59_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_bil_t.r[12]                                                                                                                                                                             ; DSP_X20_Y71_N0                               ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~0                                                                                                                                                                                ; LABCELL_X33_Y68_N51                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                                                                ; LABCELL_X29_Y67_N42                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[8]~0                                                                                                                                                                                ; LABCELL_X31_Y70_N36                          ; 27      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[8]~1                                                                                                                                                                                ; LABCELL_X31_Y70_N51                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vmode[2]                                                                                                                                                                                  ; FF_X39_Y62_N5                                ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[0]                                                                                                                                                                                     ; FF_X28_Y70_N31                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[1]                                                                                                                                                                                     ; FF_X28_Y70_N35                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[2]                                                                                                                                                                                     ; FF_X28_Y70_N49                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_wr[3]                                                                                                                                                                                     ; FF_X28_Y70_N46                               ; 5       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|poly_h_wr                                                                                                                                                                                   ; FF_X31_Y64_N4                                ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|poly_v_wr                                                                                                                                                                                   ; FF_X31_Y64_N1                                ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|vcarry_v~0                                                                                                                                                                                  ; LABCELL_X29_Y67_N51                          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                                                                                                                ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 131     ; Clock                                 ; yes    ; Regional Clock       ; RCLK8            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_ss                                                                                                                                                                                                 ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 90      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aud_mix_top:audmix_l|ShiftRight0~3                                                                                                                                                                      ; LABCELL_X50_Y45_N33                          ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aud_mix_top:audmix_l|WideXor0                                                                                                                                                                           ; LABCELL_X75_Y5_N0                            ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aud_mix_top:audmix_r|WideXor0                                                                                                                                                                           ; LABCELL_X73_Y11_N39                          ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|Equal0~6                                                                                                                                                                            ; LABCELL_X81_Y5_N42                           ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan0~7                                                                                                                                                                         ; LABCELL_X88_Y1_N54                           ; 26      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~0                                                                                                                                                                ; MLABCELL_X72_Y6_N15                          ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~1                                                                                                                                                                ; LABCELL_X74_Y6_N24                           ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|right[2]~0                                                                                                                                                                  ; LABCELL_X74_Y6_N6                            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|lpf_ce                                                                                                                                                                              ; FF_X82_Y5_N14                                ; 1097    ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|mclk_ce                                                                                                                                                                             ; FF_X83_Y5_N17                                ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|Equal0~1                                                                                                                                                              ; LABCELL_X79_Y5_N24                           ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|load_subframe_q                                                                                                                                                       ; FF_X77_Y5_N41                                ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|sample_buf_q[15]~0                                                                                                                                                    ; MLABCELL_X78_Y6_N9                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[0]                                                                                                                                                   ; FF_X79_Y5_N32                                ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg[2]~1                                                                                                                                                                                                ; LABCELL_X48_Y71_N57                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p1[0]~1                                                                                                                                                                                      ; MLABCELL_X47_Y71_N51                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[15]~7                                                                                                                                                                                     ; MLABCELL_X47_Y67_N9                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[18]~8                                                                                                                                                                                     ; MLABCELL_X47_Y71_N15                         ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_dis~1                                                                                                                                                                                               ; MLABCELL_X47_Y71_N0                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cmd[7]~0                                                                                                                                                                                                ; LABCELL_X48_Y73_N48                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cnt[3]~3                                                                                                                                                                                                ; LABCELL_X48_Y73_N30                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_data[0]~0                                                                                                                                                                                          ; LABCELL_X36_Y65_N24                          ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~40                                                                                                                                                                                                 ; LABCELL_X50_Y11_N39                          ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~70                                                                                                                                                                                                 ; LABCELL_X50_Y72_N39                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|always0~0                                                                                                                                                                              ; LABCELL_X60_Y8_N51                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|hs_len[0]~0                                                                                                                                                                            ; LABCELL_X60_Y8_N12                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|line_len[14]~0                                                                                                                                                                         ; LABCELL_X60_Y8_N15                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|always0~0                                                                                                                                                                               ; LABCELL_X60_Y8_N0                            ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|hs_len[12]~0                                                                                                                                                                            ; MLABCELL_X59_Y8_N12                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|line_len[15]~0                                                                                                                                                                          ; LABCELL_X60_Y8_N45                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|always0~0                                                                                                                                                                               ; LABCELL_X43_Y58_N9                           ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ch~1                                                                                                                                                                                    ; LABCELL_X43_Y58_N39                          ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_bcnt[0]~0                                                                                                                                                                           ; LABCELL_X43_Y58_N12                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_q[0][0]~0                                                                                                                                                                           ; LABCELL_X43_Y58_N6                           ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_q[1][0]~1                                                                                                                                                                           ; LABCELL_X43_Y58_N33                          ; 49      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready[1]                                                                                                                                                                                ; FF_X43_Y58_N23                               ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|state                                                                                                                                                                                   ; FF_X40_Y58_N26                               ; 16      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|castling_posX[0]~1                                                                                                                      ; MLABCELL_X87_Y22_N12                         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|kingPosOld.y[0]~0                                                                                                                       ; LABCELL_X68_Y24_N6                           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|posTo.y[0]~0                                                                                                                            ; LABCELL_X85_Y22_N48                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.IDLE                                                                                                                              ; FF_X78_Y20_N53                               ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|CheckMoves:iCheckMoves|state.KINGMOVE                                                                                                                          ; FF_X82_Y17_N17                               ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|castling_posX[0]~1                                                                                                   ; MLABCELL_X21_Y11_N6                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|kingPosOld.x[2]~0                                                                                                    ; LABCELL_X22_Y20_N48                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|posTo.y[2]~0                                                                                                         ; MLABCELL_X25_Y11_N18                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.IDLE                                                                                                           ; FF_X25_Y12_N17                               ; 18      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.KINGMOVE                                                                                                       ; FF_X30_Y14_N26                               ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Evalboard:iEvalboard|state                                                                                                                  ; FF_X23_Y21_N2                                ; 148     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|NextStart                                                                                                      ; FF_X42_Y18_N14                               ; 171     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|Selector1~0                                                                                                    ; MLABCELL_X47_Y20_N15                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|alpha[9]~2                                                                                                     ; LABCELL_X43_Y7_N48                           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|bestFrom.x[2]~1                                                                                                ; MLABCELL_X47_Y19_N42                         ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|bestScore[11]~3                                                                                                ; LABCELL_X43_Y7_N51                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|beta[13]~11                                                                                                    ; LABCELL_X43_Y7_N57                           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; MLABCELL_X47_Y19_N39                         ; 346     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkPosMove.y[0]~0                                                                                            ; MLABCELL_X47_Y20_N54                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; LABCELL_X37_Y24_N39                          ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|findState.FINDPIECE                                                                                            ; FF_X47_Y18_N17                               ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X47_Y21_N26                               ; 49      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X47_Y21_N38                               ; 95      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:1:iMinimax|progress[5]~1                                                                                                  ; MLABCELL_X47_Y20_N45                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|NextStart                                                                                                      ; FF_X23_Y25_N53                               ; 166     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|Selector1~0                                                                                                    ; LABCELL_X43_Y31_N51                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|alpha[12]~1                                                                                                    ; LABCELL_X40_Y5_N27                           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|bestScore[0]~3                                                                                                 ; LABCELL_X35_Y6_N3                            ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|beta[4]~1                                                                                                      ; LABCELL_X40_Y5_N12                           ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; LABCELL_X36_Y23_N12                          ; 343     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X42_Y31_N57                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; MLABCELL_X25_Y24_N48                         ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|findState.FINDPIECE                                                                                            ; FF_X43_Y31_N5                                ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X42_Y21_N38                               ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:2:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X42_Y21_N32                               ; 94      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|NextStart                                                                                                      ; FF_X29_Y19_N11                               ; 182     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|Selector1~0                                                                                                    ; LABCELL_X53_Y30_N21                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|alpha[14]~2                                                                                                    ; LABCELL_X35_Y4_N15                           ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|bestScore[1]~3                                                                                                 ; LABCELL_X35_Y4_N42                           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|beta[6]~2                                                                                                      ; LABCELL_X35_Y4_N54                           ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; LABCELL_X23_Y26_N0                           ; 341     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X19_Y24_N18                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; MLABCELL_X25_Y24_N6                          ; 67      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|findState.FINDPIECE                                                                                            ; FF_X52_Y30_N38                               ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X23_Y21_N29                               ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:3:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X24_Y23_N32                               ; 94      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|NextStart                                                                                                      ; FF_X16_Y21_N11                               ; 158     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|Selector1~0                                                                                                    ; LABCELL_X42_Y39_N3                           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|alpha[14]~1                                                                                                    ; LABCELL_X31_Y6_N27                           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|bestScore[1]~3                                                                                                 ; LABCELL_X33_Y6_N21                           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|beta[6]~1                                                                                                      ; LABCELL_X31_Y6_N24                           ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; MLABCELL_X39_Y17_N30                         ; 353     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X42_Y16_N36                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; LABCELL_X42_Y19_N6                           ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|findState.FINDPIECE                                                                                            ; FF_X42_Y19_N23                               ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X42_Y16_N32                               ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:4:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X42_Y16_N44                               ; 97      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|NextStart                                                                                                      ; FF_X12_Y23_N41                               ; 158     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|Selector1~0                                                                                                    ; LABCELL_X16_Y25_N45                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|alpha[14]~2                                                                                                    ; MLABCELL_X25_Y7_N9                           ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|bestScore[1]~2                                                                                                 ; MLABCELL_X25_Y7_N30                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|beta[6]~4                                                                                                      ; MLABCELL_X25_Y7_N57                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; LABCELL_X12_Y23_N9                           ; 347     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X17_Y25_N12                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; LABCELL_X16_Y25_N24                          ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|findState.FINDPIECE                                                                                            ; FF_X16_Y26_N38                               ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X11_Y23_N23                               ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:5:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X11_Y23_N56                               ; 87      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|NextStart                                                                                                      ; FF_X16_Y21_N29                               ; 149     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|Selector1~0                                                                                                    ; LABCELL_X10_Y23_N39                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|alpha[3]~1                                                                                                     ; MLABCELL_X21_Y5_N9                           ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|bestScore[7]~3                                                                                                 ; MLABCELL_X21_Y6_N24                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|beta[2]~1                                                                                                      ; MLABCELL_X21_Y5_N42                          ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; LABCELL_X10_Y25_N33                          ; 349     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X11_Y25_N36                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; LABCELL_X12_Y21_N15                          ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|findState.FINDPIECE                                                                                            ; FF_X10_Y23_N44                               ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|moveState.EVALNEXT                                                                                             ; FF_X10_Y21_N38                               ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:6:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X10_Y21_N29                               ; 85      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|Selector1~0                                                                                                    ; MLABCELL_X3_Y35_N18                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|alpha[14]~1                                                                                                    ; LABCELL_X24_Y1_N12                           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|bestScore[4]~0                                                                                                 ; LABCELL_X24_Y1_N15                           ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|beta[4]~1                                                                                                      ; LABCELL_X24_Y1_N18                           ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|boardstate_out.board[6][2][2]~0                                                                                ; LABCELL_X13_Y20_N27                          ; 256     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPosMove.y[0]~0                                                                                            ; LABCELL_X16_Y19_N42                          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkedMovesFind[0][0]~0                                                                                       ; LABCELL_X10_Y23_N21                          ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|findState.FINDPIECE                                                                                            ; FF_X3_Y35_N53                                ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|moveState.FINDMOVE                                                                                             ; FF_X13_Y20_N53                               ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|moveState.REQUESTMOVES                                                                                         ; FF_X13_Y20_N50                               ; 76      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|OpponentStart                                                                                                                                                  ; FF_X53_Y24_N5                                ; 158     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|OpponentStrength[1]~3                                                                                                                                          ; LABCELL_X55_Y24_N33                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][0][0]~6                                                                                                                                    ; LABCELL_X62_Y16_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][1][0]~5                                                                                                                                    ; LABCELL_X56_Y18_N36                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][2][1]~8                                                                                                                                    ; LABCELL_X55_Y18_N48                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][3][0]~4                                                                                                                                    ; LABCELL_X57_Y16_N24                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][4][3]~7                                                                                                                                    ; LABCELL_X56_Y18_N39                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][5][3]~7                                                                                                                                    ; LABCELL_X60_Y15_N6                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][6][0]~6                                                                                                                                    ; LABCELL_X55_Y22_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[0][7][0]~8                                                                                                                                    ; LABCELL_X60_Y18_N36                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][0][0]~5                                                                                                                                    ; LABCELL_X63_Y18_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][1][3]~7                                                                                                                                    ; LABCELL_X56_Y21_N6                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][2][0]~7                                                                                                                                    ; LABCELL_X61_Y20_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][3][0]~7                                                                                                                                    ; LABCELL_X63_Y14_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][4][3]~7                                                                                                                                    ; LABCELL_X62_Y18_N36                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][5][0]~3                                                                                                                                    ; LABCELL_X62_Y15_N33                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][6][3]~7                                                                                                                                    ; LABCELL_X62_Y22_N45                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[1][7][0]~5                                                                                                                                    ; LABCELL_X62_Y15_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][0][0]~5                                                                                                                                    ; MLABCELL_X59_Y14_N18                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][1][1]~10                                                                                                                                   ; LABCELL_X56_Y22_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][2][0]~9                                                                                                                                    ; LABCELL_X61_Y18_N12                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][3][0]~6                                                                                                                                    ; MLABCELL_X59_Y15_N0                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][4][0]~9                                                                                                                                    ; LABCELL_X56_Y19_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][5][3]~8                                                                                                                                    ; LABCELL_X61_Y13_N42                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][6][3]~9                                                                                                                                    ; LABCELL_X64_Y23_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[2][7][3]~6                                                                                                                                    ; LABCELL_X61_Y13_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][0][2]~3                                                                                                                                    ; MLABCELL_X59_Y13_N45                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][1][3]~9                                                                                                                                    ; MLABCELL_X59_Y22_N51                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][2][1]~9                                                                                                                                    ; LABCELL_X61_Y21_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][3][0]~6                                                                                                                                    ; MLABCELL_X59_Y13_N12                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][4][3]~9                                                                                                                                    ; LABCELL_X60_Y23_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][5][3]~6                                                                                                                                    ; LABCELL_X62_Y15_N39                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][6][3]~9                                                                                                                                    ; LABCELL_X61_Y21_N0                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[3][7][2]~3                                                                                                                                    ; LABCELL_X62_Y15_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][0][0]~3                                                                                                                                    ; MLABCELL_X59_Y14_N36                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][1][0]~9                                                                                                                                    ; LABCELL_X60_Y22_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][2][2]~9                                                                                                                                    ; LABCELL_X68_Y22_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][3][0]~5                                                                                                                                    ; LABCELL_X63_Y17_N36                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][4][3]~9                                                                                                                                    ; LABCELL_X61_Y23_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][5][0]~6                                                                                                                                    ; MLABCELL_X65_Y13_N12                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][6][0]~9                                                                                                                                    ; LABCELL_X66_Y21_N0                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[4][7][3]~3                                                                                                                                    ; LABCELL_X61_Y13_N12                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][0][3]~5                                                                                                                                    ; MLABCELL_X59_Y14_N45                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][1][3]~9                                                                                                                                    ; LABCELL_X62_Y21_N54                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][2][3]~9                                                                                                                                    ; LABCELL_X56_Y13_N18                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][3][2]~6                                                                                                                                    ; MLABCELL_X59_Y13_N57                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][4][1]~9                                                                                                                                    ; LABCELL_X57_Y17_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][5][0]~6                                                                                                                                    ; LABCELL_X61_Y13_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][6][3]~9                                                                                                                                    ; LABCELL_X68_Y13_N24                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[5][7][3]~3                                                                                                                                    ; LABCELL_X61_Y13_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][0][1]~5                                                                                                                                    ; LABCELL_X62_Y16_N9                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][1][1]~6                                                                                                                                    ; LABCELL_X63_Y21_N12                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][2][1]~6                                                                                                                                    ; LABCELL_X55_Y21_N3                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][3][1]~3                                                                                                                                    ; MLABCELL_X59_Y15_N33                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][4][3]~6                                                                                                                                    ; LABCELL_X56_Y20_N0                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][5][3]~3                                                                                                                                    ; LABCELL_X66_Y15_N18                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][6][3]~6                                                                                                                                    ; LABCELL_X55_Y19_N36                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[6][7][3]~5                                                                                                                                    ; LABCELL_X64_Y20_N39                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][0][1]~2                                                                                                                                    ; LABCELL_X55_Y16_N18                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][1][3]~6                                                                                                                                    ; LABCELL_X55_Y17_N54                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][2][0]~4                                                                                                                                    ; LABCELL_X56_Y14_N21                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][3][2]~6                                                                                                                                    ; MLABCELL_X59_Y15_N21                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][4][0]~4                                                                                                                                    ; LABCELL_X55_Y15_N0                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][5][1]~4                                                                                                                                    ; MLABCELL_X59_Y15_N54                         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][6][0]~6                                                                                                                                    ; LABCELL_X56_Y16_N6                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.board[7][7][1]~2                                                                                                                                    ; MLABCELL_X59_Y16_N48                         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|boardState.info.enPassantColumn[0]~1                                                                                                                           ; MLABCELL_X59_Y17_N51                         ; 60      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|cheated~1                                                                                                                                                      ; LABCELL_X56_Y24_N12                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|cursor.x[0]~0                                                                                                                                                  ; LABCELL_X56_Y23_N48                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|cursor.y[2]~1                                                                                                                                                  ; LABCELL_X55_Y23_N24                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|draw~0                                                                                                                                                         ; LABCELL_X55_Y24_N54                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|kingPos.y[0]~0                                                                                                                                                 ; LABCELL_X64_Y24_N36                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|lastState.board[7][1][2]~0                                                                                                                                     ; LABCELL_X55_Y24_N9                           ; 270     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|lastTo.y[0]~0                                                                                                                                                  ; LABCELL_X55_Y22_N51                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|markedCells[1][0]~0                                                                                                                                            ; LABCELL_X56_Y24_N36                          ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|markedCells[1][0]~2                                                                                                                                            ; LABCELL_X55_Y22_N42                          ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|markedPos.y[0]~1                                                                                                                                               ; LABCELL_X56_Y23_N27                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|saveState.info.enPassantRow[0]~1                                                                                                                               ; LABCELL_X55_Y23_N57                          ; 270     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Control:iControl|state.PLAYERSELECTPIECE                                                                                                                                        ; FF_X53_Y24_N11                               ; 205     ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|LessThan11~0                                                                                                                                                     ; LABCELL_X29_Y75_N42                          ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|color_figure[16]~5                                                                                                                                               ; LABCELL_X51_Y22_N57                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntX[1]~2                                                                                                                                                   ; LABCELL_X57_Y29_N18                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|fieldCntY[1]~2                                                                                                                                                   ; LABCELL_X55_Y29_N51                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|process_0~2                                                                                                                                                      ; LABCELL_X29_Y75_N24                          ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|Progressbar:iProgressbar|xSlow~0                                                                                                                                                ; LABCELL_X45_Y44_N48                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterX[9]                                                                                                                                                      ; FF_X27_Y75_N59                               ; 77      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[0]                                                                                                                                                      ; FF_X29_Y74_N2                                ; 298     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|CounterY[2]                                                                                                                                                      ; FF_X29_Y74_N8                                ; 263     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|Equal0~1                                                                                                                                                         ; LABCELL_X27_Y75_N0                           ; 22      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|VGAOut:iVGAOut|LessThan0~0                                                                                                                                                      ; LABCELL_X29_Y74_N54                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayLetters|process_0~0                                                                                                                             ; MLABCELL_X28_Y71_N21                         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:0:ioverlayNumbers|process_0~2                                                                                                                             ; MLABCELL_X28_Y73_N3                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X24_Y71_N18                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:1:ioverlayNumbers|process_0~2                                                                                                                             ; LABCELL_X24_Y72_N54                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X23_Y72_N30                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:2:ioverlayNumbers|process_0~2                                                                                                                             ; MLABCELL_X25_Y74_N12                         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X24_Y70_N36                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:3:ioverlayNumbers|process_0~2                                                                                                                             ; MLABCELL_X25_Y72_N9                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X23_Y71_N42                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:4:ioverlayNumbers|process_0~2                                                                                                                             ; MLABCELL_X28_Y74_N27                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X23_Y70_N27                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:5:ioverlayNumbers|process_0~2                                                                                                                             ; LABCELL_X24_Y74_N36                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayLetters|process_0~0                                                                                                                             ; LABCELL_X27_Y70_N24                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:6:ioverlayNumbers|process_0~1                                                                                                                             ; LABCELL_X24_Y73_N0                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayLetters|process_0~2                                                                                                                             ; LABCELL_X27_Y71_N9                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:\gboardprints:7:ioverlayNumbers|process_0~4                                                                                                                             ; LABCELL_X27_Y73_N12                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|process_0~1                                                                                                                                                   ; MLABCELL_X28_Y75_N36                         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:ioverlay0|xchar[0]~1                                                                                                                                                    ; LABCELL_X24_Y75_N12                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|process_0~1                                                                                                                                                   ; LABCELL_X24_Y76_N15                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|TopModule:Chess|overlay:ioverlay1|xchar[2]~1                                                                                                                                                    ; LABCELL_X24_Y76_N24                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|gamma_fast:gamma|gamma_curve_b~5                                                                                                                                                                ; MLABCELL_X47_Y44_N6                          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|gamma_fast:gamma|gamma_curve_g~5                                                                                                                                                                ; MLABCELL_X47_Y44_N33                         ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|gamma_fast:gamma|gamma_curve_r~5                                                                                                                                                                ; MLABCELL_X47_Y44_N9                          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|WideOr0~0                                                                                                                                                                         ; LABCELL_X29_Y74_N39                          ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|byte_cnt[7]~2                                                                                                                                                                     ; LABCELL_X43_Y75_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~0                                                                                                                                                                          ; LABCELL_X48_Y76_N24                          ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~2                                                                                                                                                                          ; LABCELL_X50_Y73_N6                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cmd[2]~0                                                                                                                                                                          ; LABCELL_X48_Y76_N27                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_en                                                                                                                                                                          ; FF_X50_Y73_N59                               ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_en~1                                                                                                                                                                        ; LABCELL_X50_Y73_N57                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|gamma_wr_addr[9]~0                                                                                                                                                                ; LABCELL_X48_Y79_N51                          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|io_dout[5]~7                                                                                                                                                                      ; LABCELL_X48_Y76_N45                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|joystick_0[0]~2                                                                                                                                                                   ; LABCELL_X50_Y73_N18                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|status[0]~1                                                                                                                                                                       ; LABCELL_X50_Y73_N24                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|status[9]                                                                                                                                                                         ; FF_X43_Y37_N41                               ; 103     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always1~0                                                                                                                                                   ; LABCELL_X42_Y76_N9                           ; 85      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~0                                                                                                                                                   ; LABCELL_X48_Y79_N42                          ; 74      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~1                                                                                                                                                   ; LABCELL_X42_Y76_N36                          ; 106     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~2                                                                                                                                                   ; LABCELL_X42_Y76_N45                          ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always3~0                                                                                                                                                   ; LABCELL_X45_Y77_N42                          ; 74      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[15]~5                                                                                                                                                  ; LABCELL_X42_Y76_N21                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[1]~3                                                                                                                                                   ; LABCELL_X46_Y77_N36                          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~0                                                                                                                                                  ; LABCELL_X42_Y76_N6                           ; 44      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~1                                                                                                                                                  ; LABCELL_X42_Y76_N42                          ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]~0                                                                                                                                                  ; LABCELL_X46_Y80_N48                          ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[23]~0                                                                                                                                                  ; LABCELL_X42_Y76_N30                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_nres[0]~1                                                                                                                                               ; LABCELL_X46_Y80_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 9948    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|reset                                                                                                                                                                                           ; LABCELL_X56_Y24_N0                           ; 87      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|Equal0~6                                                                                                                                                                        ; LABCELL_X56_Y11_N48                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|LUT_INDEX[7]~0                                                                                                                                                                  ; LABCELL_X57_Y11_N18                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|i2c:i2c_av|LessThan0~5                                                                                                                                                          ; LABCELL_X63_Y11_N6                           ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_config:hdmi_config|i2c:i2c_av|always1~0                                                                                                                                                            ; LABCELL_X57_Y11_N30                          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                                                                                                             ; CLKSEL_X42_Y0_N5                             ; 56      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~41        ; VCC            ;
; height~5                                                                                                                                                                                                ; LABCELL_X35_Y76_N36                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hmin[11]~0                                                                                                                                                                                              ; LABCELL_X30_Y74_N54                          ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; io_uio                                                                                                                                                                                                  ; LABCELL_X29_Y74_N45                          ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; led_state[0]~1                                                                                                                                                                                          ; LABCELL_X48_Y71_N21                          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|WideNand0                                                                                                                                                                             ; MLABCELL_X72_Y6_N48                          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|btn[1]~1                                                                                                                                                                              ; MLABCELL_X72_Y6_N6                           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|din[12]~2                                                                                                                                                                             ; MLABCELL_X72_Y6_N51                          ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|LessThan0~5                                                                                                                                                                   ; LABCELL_X71_Y1_N48                           ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|always1~0                                                                                                                                                                     ; LABCELL_X74_Y6_N57                           ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|Equal10~11                                                                                                                                                                                 ; LABCELL_X9_Y77_N15                           ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand0                                                                                                                                                                                  ; MLABCELL_X3_Y78_N0                           ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand1                                                                                                                                                                                  ; LABCELL_X9_Y76_N54                           ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~0                                                                                                                                                                                  ; LABCELL_X9_Y79_N15                           ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~1                                                                                                                                                                                  ; LABCELL_X9_Y79_N24                           ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~10                                                                                                                                                                                 ; LABCELL_X4_Y77_N57                           ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~2                                                                                                                                                                                  ; LABCELL_X4_Y77_N21                           ; 82      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[10]~1                                                                                                                                                                                 ; MLABCELL_X15_Y76_N30                         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[1]~0                                                                                                                                                                                  ; MLABCELL_X15_Y76_N51                         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|ce_pix                                                                                                                                                                                     ; FF_X9_Y79_N56                                ; 418     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|cmd[7]~2                                                                                                                                                                                   ; MLABCELL_X15_Y76_N39                         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|h_osd_start[13]~0                                                                                                                                                                          ; LABCELL_X4_Y77_N6                            ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info                                                                                                                                                                                       ; FF_X13_Y78_N53                               ; 116     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoh[3]~1                                                                                                                                                                                 ; LABCELL_X12_Y78_N30                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infow[3]~0                                                                                                                                                                                 ; LABCELL_X12_Y78_N33                          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infox[0]~4                                                                                                                                                                                 ; LABCELL_X12_Y78_N0                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoy[0]~0                                                                                                                                                                                 ; LABCELL_X12_Y78_N3                           ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info~0                                                                                                                                                                                     ; MLABCELL_X15_Y76_N42                         ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_buffer~0                                                                                                                                                                               ; MLABCELL_X15_Y76_N15                         ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_vcnt[15]~18                                                                                                                                                                            ; MLABCELL_X6_Y76_N36                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixcnt[16]~2                                                                                                                                                                               ; LABCELL_X11_Y79_N12                          ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixsz~3                                                                                                                                                                                    ; LABCELL_X9_Y78_N48                           ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|rot[0]~0                                                                                                                                                                                   ; LABCELL_X12_Y78_N15                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|v_cnt[1]~5                                                                                                                                                                                 ; LABCELL_X4_Y77_N54                           ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|Equal10~12                                                                                                                                                                                  ; LABCELL_X16_Y74_N39                          ; 31      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand0                                                                                                                                                                                   ; LABCELL_X18_Y75_N12                          ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand1                                                                                                                                                                                   ; MLABCELL_X15_Y73_N48                         ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~0                                                                                                                                                                                   ; MLABCELL_X21_Y71_N15                         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~1                                                                                                                                                                                   ; LABCELL_X17_Y71_N48                          ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~11                                                                                                                                                                                  ; LABCELL_X17_Y71_N57                          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~5                                                                                                                                                                                   ; LABCELL_X17_Y71_N42                          ; 75      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[5]~0                                                                                                                                                                                   ; LABCELL_X22_Y74_N24                          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[8]~1                                                                                                                                                                                   ; LABCELL_X22_Y74_N30                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|ce_pix                                                                                                                                                                                      ; FF_X18_Y71_N14                               ; 407     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|cmd[7]~2                                                                                                                                                                                    ; LABCELL_X22_Y74_N45                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|h_osd_start[17]~1                                                                                                                                                                           ; MLABCELL_X15_Y75_N9                          ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info                                                                                                                                                                                        ; FF_X13_Y72_N29                               ; 84      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoh[3]~1                                                                                                                                                                                  ; LABCELL_X19_Y74_N57                          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infow[3]~0                                                                                                                                                                                  ; LABCELL_X19_Y74_N54                          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infox[0]~3                                                                                                                                                                                  ; LABCELL_X19_Y74_N27                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoy[0]~0                                                                                                                                                                                  ; LABCELL_X19_Y74_N24                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info~0                                                                                                                                                                                      ; LABCELL_X22_Y74_N27                          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_buffer~0                                                                                                                                                                                ; LABCELL_X22_Y74_N21                          ; 4       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_vcnt[9]~14                                                                                                                                                                              ; LABCELL_X18_Y71_N33                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixcnt[10]~0                                                                                                                                                                                ; LABCELL_X22_Y73_N24                          ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixsz~3                                                                                                                                                                                     ; LABCELL_X22_Y71_N48                          ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|rot[0]~0                                                                                                                                                                                    ; LABCELL_X19_Y74_N42                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|v_cnt[17]~0                                                                                                                                                                                 ; LABCELL_X17_Y74_N42                          ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|c_cnt_done_q[6]~1                                              ; LABCELL_X62_Y3_N30                           ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~46                                             ; LABCELL_X51_Y4_N27                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_cur_state~47                                             ; LABCELL_X50_Y4_N33                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_1_q[1]~0                             ; LABCELL_X51_Y4_N57                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dprio_temp_m_n_c_readdata_2_q[12]~0                            ; LABCELL_X50_Y4_N27                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~0    ; LABCELL_X45_Y6_N15                           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|phase_en_counter[13]~1    ; LABCELL_X45_Y6_N6                            ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~0 ; LABCELL_X45_Y6_N39                           ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|dyn_phase_shift:dyn_phase_shift_inst|shifts_done_counter[14]~1 ; LABCELL_X46_Y6_N48                           ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0     ; LABCELL_X45_Y2_N21                           ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                  ; FF_X48_Y6_N26                                ; 9       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[5]~0                        ; LABCELL_X9_Y7_N36                            ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|counter[5]~1                        ; LABCELL_X9_Y7_N45                            ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset                               ; LABCELL_X51_Y4_N24                           ; 504     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[0][4]~5                                          ; LABCELL_X55_Y1_N12                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[11][6]~7                                         ; LABCELL_X55_Y1_N27                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[13][6]~9                                         ; LABCELL_X55_Y1_N6                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[14][3]~8                                         ; LABCELL_X55_Y1_N33                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[15][3]~1                                         ; LABCELL_X55_Y1_N30                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[16][3]~0                                         ; LABCELL_X55_Y1_N18                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[17][6]~10                                        ; LABCELL_X55_Y1_N39                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[1][1]~4                                          ; LABCELL_X55_Y1_N51                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[2][4]~3                                          ; MLABCELL_X59_Y5_N57                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[5][3]~6                                          ; LABCELL_X55_Y1_N54                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_hi[8][6]~2                                          ; LABCELL_X55_Y1_N3                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[12][3]~5                                         ; LABCELL_X55_Y1_N9                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[3][3]~2                                          ; LABCELL_X55_Y1_N57                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[4][6]~1                                          ; MLABCELL_X59_Y5_N54                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[6][0]~0                                          ; MLABCELL_X59_Y5_N24                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[7][1]~3                                          ; LABCELL_X55_Y1_N24                           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_lo[9][7]~4                                          ; LABCELL_X55_Y1_N0                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|temp_c_cnt_odd_duty_div_en[10]~0                               ; MLABCELL_X59_Y5_N27                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_bwctrl_value[2]~0                                          ; MLABCELL_X47_Y4_N30                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_c_cnt_lo[2]~0                                              ; LABCELL_X48_Y7_N6                            ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cnt_sel[1]~5                                               ; MLABCELL_X47_Y7_N24                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_cp_current_value[1]~1                                      ; MLABCELL_X47_Y4_N54                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_dprio_writedata_0[3]~0                                     ; MLABCELL_X47_Y5_N51                          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_k_value[12]~0                                              ; LABCELL_X48_Y5_N18                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_m_cnt_hi[4]~0                                              ; MLABCELL_X47_Y5_N18                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_n_cnt_hi[4]~0                                              ; MLABCELL_X47_Y5_N42                          ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|usr_num_shifts[15]~0                                           ; LABCELL_X48_Y5_N54                           ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 1932    ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~0                                                                                                                                                                       ; LABCELL_X50_Y72_N24                          ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~1                                                                                                                                                                       ; LABCELL_X50_Y72_N21                          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~29                                                                                                                                                                    ; LABCELL_X74_Y9_N24                           ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~30                                                                                                                                                                    ; MLABCELL_X52_Y10_N42                         ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~31                                                                                                                                                                    ; MLABCELL_X52_Y10_N24                         ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Schmurtz~4                                                                                                                                                                    ; LABCELL_X53_Y8_N18                           ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|col[3]~3                                                                                                                                                                      ; LABCELL_X62_Y9_N54                           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|cpt[1]~1                                                                                                                                                                      ; MLABCELL_X65_Y9_N45                          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|expand                                                                                                                                                                        ; FF_X72_Y9_N38                                ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~7                                                                                                                                                                  ; LABCELL_X50_Y72_N27                          ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_line[11]~0                                                                                                                                                                  ; LABCELL_X50_Y72_N30                          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ifsize[23]~0                                                                                                                                                                  ; LABCELL_X74_Y9_N18                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|logcpt[4]~1                                                                                                                                                                   ; MLABCELL_X72_Y9_N6                           ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[31]~2                                                                                                                                                                   ; LABCELL_X53_Y8_N6                            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[40]~4                                                                                                                                                                   ; LABCELL_X53_Y8_N9                            ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[31]~0                                                                                                                                                               ; LABCELL_X53_Y8_N36                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[40]~1                                                                                                                                                               ; MLABCELL_X52_Y10_N0                          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[0]~0                                                                                                                                                                ; LABCELL_X53_Y8_N30                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[32]~1                                                                                                                                                               ; LABCELL_X53_Y8_N33                           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mul[15]~0                                                                                                                                                                     ; LABCELL_X53_Y8_N39                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|offset[23]~0                                                                                                                                                                  ; LABCELL_X74_Y9_N0                            ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ofsize[19]~0                                                                                                                                                                  ; LABCELL_X67_Y10_N0                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osize[21]~0                                                                                                                                                                   ; LABCELL_X74_Y9_N6                            ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osizep[22]~0                                                                                                                                                                  ; LABCELL_X73_Y10_N3                           ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|pdata[4]~0                                                                                                                                                                    ; LABCELL_X48_Y8_N45                           ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW1                                                                                                                                                                     ; FF_X47_Y8_N32                                ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW5                                                                                                                                                                     ; FF_X47_Y8_N38                                ; 21      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|sync                                                                                                                                                                          ; FF_X74_Y9_N14                                ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~1                                                                                                                                                                ; LABCELL_X66_Y9_N6                            ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[5]~5                                                                                                                                                                ; LABCELL_X66_Y9_N45                           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_phase[4]~1                                                                                                                                                               ; LABCELL_X66_Y9_N48                           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|up_v~1                                                                                                                                                                        ; LABCELL_X63_Y9_N21                           ; 48      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; reset_req                                                                                                                                                                                               ; FF_X51_Y36_N26                               ; 505     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_flt[0]~1                                                                                                                                                                                         ; LABCELL_X36_Y65_N15                          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:HDMI_scanlines|scanline[0]~1                                                                                                                                                                  ; LABCELL_X36_Y57_N45                          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[2]                                                                                                                                                                                                ; FF_X30_Y74_N47                               ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~0                                                                                                                                                                               ; LABCELL_X73_Y4_N0                            ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~1                                                                                                                                                                               ; LABCELL_X73_Y4_N33                           ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~2                                                                                                                                                                               ; LABCELL_X73_Y4_N3                            ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~0                                                                                                                                                                               ; LABCELL_X37_Y77_N51                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~1                                                                                                                                                                               ; LABCELL_X37_Y77_N42                          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~2                                                                                                                                                                               ; LABCELL_X37_Y77_N45                          ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|LessThan0~7                                                                                                                                                                          ; LABCELL_X75_Y11_N39                          ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|reset_out                                                                                                                                                                            ; LABCELL_X57_Y29_N0                           ; 101     ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                                                          ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 629     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|intermediate[21]                                                                                                                          ; HPSINTERFACEFPGA2SDRAM_X52_Y53_N111          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vcnt[2]~3                                                                                                                                                                                               ; LABCELL_X60_Y10_N48                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[0]~0                                                                                                                                                                                            ; LABCELL_X48_Y71_N48                          ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[4]                                                                                                                                                                                              ; FF_X50_Y45_N14                               ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vsz[0]~0                                                                                                                                                                                                ; LABCELL_X51_Y10_N39                          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; wcalc[11]~0                                                                                                                                                                                             ; LABCELL_X30_Y74_N42                          ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; width~6                                                                                                                                                                                                 ; LABCELL_X31_Y75_N21                          ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                             ; Location                                     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; FPGA_CLK1_50                                                                                                     ; PIN_V11                                      ; 1221    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                     ; PIN_Y13                                      ; 173     ; Global Clock         ; GCLK1            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK3_50                                                                                                     ; PIN_E11                                      ; 2045    ; Global Clock         ; GCLK12           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                         ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 131     ; Regional Clock       ; RCLK8            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                         ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 9948    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                      ; CLKSEL_X42_Y0_N5                             ; 56      ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~41        ; VCC            ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 1932    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 295     ; Global Clock         ; GCLK14           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 629     ; Global Clock         ; GCLK13           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; audio_out:audio_out|lpf_ce                                                                                                                                                ; 1097    ;
; reset_req                                                                                                                                                                 ; 505     ;
; pll_cfg:pll_cfg|altera_pll_reconfig_top:pll_cfg_inst|altera_pll_reconfig_core:NM28_reconfig.reconfig_core.altera_pll_reconfig_core_inst0|self_reset:self_reset_inst|reset ; 504     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; ascal:ascal|altshift_taps:i_ppix.r_rtl_0|shift_taps_bgv:auto_generated|altsyncram_lr91:altsyncram4|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 25           ; 4            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 100    ; 4                           ; 25                          ; 4                           ; 25                          ; 100                 ; 1           ; 0          ; None                                               ; M10K_X41_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; ascal:ascal|altshift_taps:o_dcptv_rtl_0|shift_taps_vuu:auto_generated|altsyncram_mr91:altsyncram4|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 11           ; 8            ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 88     ; 8                           ; 11                          ; 8                           ; 11                          ; 88                  ; 1           ; 0          ; None                                               ; M10K_X38_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                               ; M10K_X49_Y68_N0, M10K_X49_Y67_N0, M10K_X49_Y69_N0, M10K_X49_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                               ; M10K_X38_Y74_N0, M10K_X41_Y73_N0, M10K_X38_Y73_N0, M10K_X38_Y75_N0, M10K_X41_Y75_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None                                               ; M10K_X41_Y61_N0, M10K_X41_Y62_N0, M10K_X38_Y62_N0, M10K_X38_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_h_poly_rtl_0|altsyncram_9nm1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/Chess.ram0_ascal_dd81f3e1.hdl.mif               ; M10K_X26_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                               ; M10K_X38_Y69_N0, M10K_X38_Y68_N0, M10K_X26_Y62_N0, M10K_X26_Y69_N0, M10K_X38_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                               ; M10K_X41_Y69_N0, M10K_X26_Y71_N0, M10K_X26_Y63_N0, M10K_X41_Y68_N0, M10K_X38_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                               ; M10K_X38_Y71_N0, M10K_X26_Y72_N0, M10K_X38_Y67_N0, M10K_X26_Y68_N0, M10K_X26_Y66_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None                                               ; M10K_X38_Y70_N0, M10K_X26_Y70_N0, M10K_X26_Y64_N0, M10K_X41_Y66_N0, M10K_X26_Y65_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_v_poly_rtl_0|altsyncram_udn1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 576    ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0          ; db/Chess.ram1_ascal_dd81f3e1.hdl.mif               ; M10K_X26_Y67_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:pal_mem_rtl_0|altsyncram_2aj1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 48           ; 128          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 128                         ; 48                          ; 128                         ; 48                          ; 6144                ; 2           ; 0          ; None                                               ; M10K_X38_Y57_N0, M10K_X41_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_bishop_60:iblack_bishop|altsyncram:rom_rtl_0|altsyncram_h6e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_bishop_60_c73abe82.hdl.mif ; M10K_X14_Y17_N0, M10K_X58_Y18_N0, M10K_X41_Y21_N0, M10K_X76_Y20_N0, M10K_X14_Y18_N0, M10K_X49_Y11_N0, M10K_X38_Y33_N0, M10K_X14_Y22_N0, M10K_X38_Y7_N0, M10K_X58_Y22_N0, M10K_X41_Y11_N0, M10K_X26_Y16_N0, M10K_X38_Y1_N0, M10K_X58_Y12_N0, M10K_X49_Y6_N0, M10K_X41_Y23_N0, M10K_X38_Y34_N0, M10K_X69_Y13_N0, M10K_X58_Y21_N0, M10K_X26_Y28_N0, M10K_X14_Y15_N0, M10K_X69_Y25_N0, M10K_X41_Y29_N0, M10K_X69_Y12_N0, M10K_X26_Y26_N0, M10K_X26_Y23_N0, M10K_X14_Y12_N0, M10K_X14_Y24_N0, M10K_X49_Y5_N0, M10K_X38_Y23_N0, M10K_X49_Y24_N0, M10K_X76_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_king_60:iblack_king|altsyncram:rom_rtl_0|altsyncram_svd1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_king_60_f7c095dd.hdl.mif   ; M10K_X49_Y25_N0, M10K_X41_Y4_N0, M10K_X38_Y13_N0, M10K_X38_Y9_N0, M10K_X76_Y11_N0, M10K_X49_Y20_N0, M10K_X41_Y24_N0, M10K_X69_Y17_N0, M10K_X41_Y5_N0, M10K_X69_Y4_N0, M10K_X69_Y11_N0, M10K_X69_Y20_N0, M10K_X41_Y30_N0, M10K_X58_Y10_N0, M10K_X26_Y12_N0, M10K_X38_Y32_N0, M10K_X26_Y6_N0, M10K_X58_Y19_N0, M10K_X26_Y30_N0, M10K_X49_Y13_N0, M10K_X26_Y11_N0, M10K_X76_Y23_N0, M10K_X76_Y14_N0, M10K_X26_Y1_N0, M10K_X41_Y10_N0, M10K_X41_Y2_N0, M10K_X76_Y21_N0, M10K_X14_Y25_N0, M10K_X38_Y3_N0, M10K_X41_Y1_N0, M10K_X76_Y33_N0, M10K_X38_Y17_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_knight_60:iblack_knight|altsyncram:rom_rtl_0|altsyncram_12e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_knight_60_7126a536.hdl.mif ; M10K_X58_Y16_N0, M10K_X69_Y14_N0, M10K_X49_Y23_N0, M10K_X58_Y3_N0, M10K_X58_Y2_N0, M10K_X58_Y17_N0, M10K_X41_Y25_N0, M10K_X26_Y22_N0, M10K_X49_Y9_N0, M10K_X49_Y26_N0, M10K_X69_Y5_N0, M10K_X69_Y16_N0, M10K_X38_Y2_N0, M10K_X58_Y5_N0, M10K_X14_Y10_N0, M10K_X26_Y27_N0, M10K_X49_Y34_N0, M10K_X26_Y9_N0, M10K_X69_Y26_N0, M10K_X38_Y24_N0, M10K_X49_Y15_N0, M10K_X58_Y24_N0, M10K_X49_Y3_N0, M10K_X69_Y8_N0, M10K_X58_Y23_N0, M10K_X14_Y21_N0, M10K_X49_Y8_N0, M10K_X38_Y12_N0, M10K_X49_Y1_N0, M10K_X49_Y19_N0, M10K_X38_Y30_N0, M10K_X76_Y17_N0        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_mister_60:iblack_mister|altsyncram:rom_rtl_0|altsyncram_47e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_mister_60_e36e0fb8.hdl.mif ; M10K_X49_Y25_N0, M10K_X41_Y4_N0, M10K_X38_Y13_N0, M10K_X38_Y9_N0, M10K_X76_Y11_N0, M10K_X49_Y20_N0, M10K_X41_Y24_N0, M10K_X69_Y17_N0, M10K_X41_Y5_N0, M10K_X69_Y4_N0, M10K_X69_Y11_N0, M10K_X69_Y20_N0, M10K_X41_Y30_N0, M10K_X58_Y10_N0, M10K_X26_Y12_N0, M10K_X38_Y32_N0, M10K_X26_Y6_N0, M10K_X58_Y19_N0, M10K_X26_Y30_N0, M10K_X49_Y13_N0, M10K_X26_Y11_N0, M10K_X76_Y23_N0, M10K_X76_Y14_N0, M10K_X26_Y1_N0, M10K_X41_Y10_N0, M10K_X41_Y2_N0, M10K_X76_Y21_N0, M10K_X14_Y25_N0, M10K_X38_Y3_N0, M10K_X41_Y1_N0, M10K_X76_Y33_N0, M10K_X38_Y17_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_pawn_60:iblack_pawn|altsyncram:rom_rtl_0|altsyncram_fud1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_pawn_60_222cee36.hdl.mif   ; M10K_X58_Y16_N0, M10K_X69_Y14_N0, M10K_X49_Y23_N0, M10K_X58_Y3_N0, M10K_X58_Y2_N0, M10K_X58_Y17_N0, M10K_X41_Y25_N0, M10K_X26_Y22_N0, M10K_X49_Y9_N0, M10K_X49_Y26_N0, M10K_X69_Y5_N0, M10K_X69_Y16_N0, M10K_X38_Y2_N0, M10K_X58_Y5_N0, M10K_X14_Y10_N0, M10K_X26_Y27_N0, M10K_X49_Y34_N0, M10K_X26_Y9_N0, M10K_X69_Y26_N0, M10K_X38_Y24_N0, M10K_X49_Y15_N0, M10K_X58_Y24_N0, M10K_X49_Y3_N0, M10K_X69_Y8_N0, M10K_X58_Y23_N0, M10K_X14_Y21_N0, M10K_X49_Y8_N0, M10K_X38_Y12_N0, M10K_X49_Y1_N0, M10K_X49_Y19_N0, M10K_X38_Y30_N0, M10K_X76_Y17_N0        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_queen_60:iblack_queen|altsyncram:rom_rtl_0|altsyncram_d0e1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_queen_60_69270cb5.hdl.mif  ; M10K_X26_Y29_N0, M10K_X26_Y8_N0, M10K_X14_Y13_N0, M10K_X26_Y7_N0, M10K_X76_Y10_N0, M10K_X38_Y22_N0, M10K_X41_Y32_N0, M10K_X41_Y9_N0, M10K_X14_Y8_N0, M10K_X69_Y21_N0, M10K_X69_Y7_N0, M10K_X26_Y20_N0, M10K_X49_Y10_N0, M10K_X69_Y6_N0, M10K_X76_Y13_N0, M10K_X38_Y20_N0, M10K_X38_Y4_N0, M10K_X76_Y15_N0, M10K_X38_Y26_N0, M10K_X49_Y17_N0, M10K_X38_Y11_N0, M10K_X58_Y27_N0, M10K_X76_Y24_N0, M10K_X58_Y13_N0, M10K_X26_Y2_N0, M10K_X38_Y10_N0, M10K_X69_Y3_N0, M10K_X26_Y25_N0, M10K_X14_Y9_N0, M10K_X14_Y11_N0, M10K_X76_Y32_N0, M10K_X26_Y17_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_black_rook_60:iblack_rook|altsyncram:rom_rtl_0|altsyncram_nud1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_black_rook_60_23cec951.hdl.mif   ; M10K_X26_Y29_N0, M10K_X26_Y8_N0, M10K_X14_Y13_N0, M10K_X26_Y7_N0, M10K_X76_Y10_N0, M10K_X38_Y22_N0, M10K_X41_Y32_N0, M10K_X41_Y9_N0, M10K_X14_Y8_N0, M10K_X69_Y21_N0, M10K_X69_Y7_N0, M10K_X26_Y20_N0, M10K_X49_Y10_N0, M10K_X69_Y6_N0, M10K_X76_Y13_N0, M10K_X38_Y20_N0, M10K_X38_Y4_N0, M10K_X76_Y15_N0, M10K_X38_Y26_N0, M10K_X49_Y17_N0, M10K_X38_Y11_N0, M10K_X58_Y27_N0, M10K_X76_Y24_N0, M10K_X58_Y13_N0, M10K_X26_Y2_N0, M10K_X38_Y10_N0, M10K_X69_Y3_N0, M10K_X26_Y25_N0, M10K_X14_Y9_N0, M10K_X14_Y11_N0, M10K_X76_Y32_N0, M10K_X26_Y17_N0       ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_0:itile0|altsyncram:rom_rtl_0|altsyncram_tcd1:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 24                          ; --                          ; --                          ; 86400               ; 24          ; 0          ; db/Chess.ram0_img_tile_0_16dfcf6c.hdl.mif          ; M10K_X76_Y28_N0, M10K_X49_Y31_N0, M10K_X58_Y33_N0, M10K_X49_Y33_N0, M10K_X69_Y28_N0, M10K_X58_Y35_N0, M10K_X49_Y28_N0, M10K_X41_Y28_N0, M10K_X49_Y29_N0, M10K_X58_Y29_N0, M10K_X76_Y30_N0, M10K_X58_Y34_N0, M10K_X49_Y30_N0, M10K_X58_Y28_N0, M10K_X41_Y34_N0, M10K_X49_Y32_N0, M10K_X69_Y30_N0, M10K_X69_Y35_N0, M10K_X69_Y34_N0, M10K_X69_Y31_N0, M10K_X58_Y30_N0, M10K_X58_Y31_N0, M10K_X58_Y32_N0, M10K_X69_Y29_N0                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_tile_1:itile1|altsyncram:rom_rtl_0|altsyncram_scd1:auto_generated|ALTSYNCRAM                 ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 24                          ; --                          ; --                          ; 86400               ; 24          ; 0          ; db/Chess.ram0_img_tile_1_16dfcf6b.hdl.mif          ; M10K_X76_Y28_N0, M10K_X49_Y31_N0, M10K_X58_Y33_N0, M10K_X49_Y33_N0, M10K_X69_Y28_N0, M10K_X58_Y35_N0, M10K_X49_Y28_N0, M10K_X41_Y28_N0, M10K_X49_Y29_N0, M10K_X58_Y29_N0, M10K_X76_Y30_N0, M10K_X58_Y34_N0, M10K_X49_Y30_N0, M10K_X58_Y28_N0, M10K_X41_Y34_N0, M10K_X49_Y32_N0, M10K_X69_Y30_N0, M10K_X69_Y35_N0, M10K_X69_Y34_N0, M10K_X69_Y31_N0, M10K_X58_Y30_N0, M10K_X58_Y31_N0, M10K_X58_Y32_N0, M10K_X69_Y29_N0                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_bishop_60:iwhite_bishop|altsyncram:rom_rtl_0|altsyncram_v2e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_bishop_60_4be3641.hdl.mif  ; M10K_X58_Y11_N0, M10K_X69_Y19_N0, M10K_X41_Y19_N0, M10K_X58_Y6_N0, M10K_X58_Y14_N0, M10K_X58_Y1_N0, M10K_X38_Y28_N0, M10K_X41_Y26_N0, M10K_X38_Y5_N0, M10K_X41_Y22_N0, M10K_X26_Y19_N0, M10K_X26_Y24_N0, M10K_X26_Y5_N0, M10K_X58_Y8_N0, M10K_X49_Y12_N0, M10K_X14_Y19_N0, M10K_X58_Y20_N0, M10K_X58_Y7_N0, M10K_X69_Y24_N0, M10K_X69_Y23_N0, M10K_X38_Y27_N0, M10K_X38_Y25_N0, M10K_X69_Y2_N0, M10K_X69_Y10_N0, M10K_X41_Y35_N0, M10K_X49_Y21_N0, M10K_X26_Y15_N0, M10K_X49_Y22_N0, M10K_X41_Y7_N0, M10K_X41_Y27_N0, M10K_X76_Y22_N0, M10K_X69_Y9_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_king_60:iwhite_king|altsyncram:rom_rtl_0|altsyncram_gvd1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_king_60_7b65da76.hdl.mif   ; M10K_X49_Y2_N0, M10K_X69_Y15_N0, M10K_X69_Y18_N0, M10K_X41_Y14_N0, M10K_X26_Y14_N0, M10K_X76_Y6_N0, M10K_X14_Y23_N0, M10K_X76_Y8_N0, M10K_X38_Y14_N0, M10K_X14_Y26_N0, M10K_X38_Y15_N0, M10K_X41_Y6_N0, M10K_X38_Y6_N0, M10K_X58_Y25_N0, M10K_X41_Y16_N0, M10K_X41_Y17_N0, M10K_X69_Y33_N0, M10K_X76_Y7_N0, M10K_X38_Y18_N0, M10K_X26_Y18_N0, M10K_X38_Y31_N0, M10K_X41_Y20_N0, M10K_X41_Y3_N0, M10K_X76_Y16_N0, M10K_X76_Y31_N0, M10K_X41_Y33_N0, M10K_X41_Y18_N0, M10K_X76_Y26_N0, M10K_X14_Y7_N0, M10K_X69_Y27_N0, M10K_X76_Y25_N0, M10K_X58_Y4_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_knight_60:iwhite_knight|altsyncram:rom_rtl_0|altsyncram_57e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_knight_60_e0a03c0b.hdl.mif ; M10K_X14_Y17_N0, M10K_X58_Y18_N0, M10K_X41_Y21_N0, M10K_X76_Y20_N0, M10K_X14_Y18_N0, M10K_X49_Y11_N0, M10K_X38_Y33_N0, M10K_X14_Y22_N0, M10K_X38_Y7_N0, M10K_X58_Y22_N0, M10K_X41_Y11_N0, M10K_X26_Y16_N0, M10K_X38_Y1_N0, M10K_X58_Y12_N0, M10K_X49_Y6_N0, M10K_X41_Y23_N0, M10K_X38_Y34_N0, M10K_X69_Y13_N0, M10K_X58_Y21_N0, M10K_X26_Y28_N0, M10K_X14_Y15_N0, M10K_X69_Y25_N0, M10K_X41_Y29_N0, M10K_X69_Y12_N0, M10K_X26_Y26_N0, M10K_X26_Y23_N0, M10K_X14_Y12_N0, M10K_X14_Y24_N0, M10K_X49_Y5_N0, M10K_X38_Y23_N0, M10K_X49_Y24_N0, M10K_X76_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_mister_60:iwhite_mister|altsyncram:rom_rtl_0|altsyncram_48e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_mister_60_a4188bfa.hdl.mif ; M10K_X49_Y2_N0, M10K_X69_Y15_N0, M10K_X69_Y18_N0, M10K_X41_Y14_N0, M10K_X26_Y14_N0, M10K_X76_Y6_N0, M10K_X14_Y23_N0, M10K_X76_Y8_N0, M10K_X38_Y14_N0, M10K_X14_Y26_N0, M10K_X38_Y15_N0, M10K_X41_Y6_N0, M10K_X38_Y6_N0, M10K_X58_Y25_N0, M10K_X41_Y16_N0, M10K_X41_Y17_N0, M10K_X69_Y33_N0, M10K_X76_Y7_N0, M10K_X38_Y18_N0, M10K_X26_Y18_N0, M10K_X38_Y31_N0, M10K_X41_Y20_N0, M10K_X41_Y3_N0, M10K_X76_Y16_N0, M10K_X76_Y31_N0, M10K_X41_Y33_N0, M10K_X41_Y18_N0, M10K_X76_Y26_N0, M10K_X14_Y7_N0, M10K_X69_Y27_N0, M10K_X76_Y25_N0, M10K_X58_Y4_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_pawn_60:iwhite_pawn|altsyncram:rom_rtl_0|altsyncram_31e1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_pawn_60_4fad7a05.hdl.mif   ; M10K_X58_Y11_N0, M10K_X69_Y19_N0, M10K_X41_Y19_N0, M10K_X58_Y6_N0, M10K_X58_Y14_N0, M10K_X58_Y1_N0, M10K_X38_Y28_N0, M10K_X41_Y26_N0, M10K_X38_Y5_N0, M10K_X41_Y22_N0, M10K_X26_Y19_N0, M10K_X26_Y24_N0, M10K_X26_Y5_N0, M10K_X58_Y8_N0, M10K_X49_Y12_N0, M10K_X14_Y19_N0, M10K_X58_Y20_N0, M10K_X58_Y7_N0, M10K_X69_Y24_N0, M10K_X69_Y23_N0, M10K_X38_Y27_N0, M10K_X38_Y25_N0, M10K_X69_Y2_N0, M10K_X69_Y10_N0, M10K_X41_Y35_N0, M10K_X49_Y21_N0, M10K_X26_Y15_N0, M10K_X49_Y22_N0, M10K_X41_Y7_N0, M10K_X41_Y27_N0, M10K_X76_Y22_N0, M10K_X69_Y9_N0      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_queen_60:iwhite_queen|altsyncram:rom_rtl_0|altsyncram_26e1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_queen_60_29fdfbc3.hdl.mif  ; M10K_X26_Y10_N0, M10K_X58_Y15_N0, M10K_X76_Y18_N0, M10K_X14_Y14_N0, M10K_X38_Y16_N0, M10K_X76_Y12_N0, M10K_X26_Y21_N0, M10K_X76_Y9_N0, M10K_X26_Y3_N0, M10K_X69_Y22_N0, M10K_X41_Y31_N0, M10K_X49_Y4_N0, M10K_X38_Y8_N0, M10K_X58_Y26_N0, M10K_X14_Y16_N0, M10K_X26_Y13_N0, M10K_X69_Y32_N0, M10K_X58_Y9_N0, M10K_X14_Y20_N0, M10K_X49_Y18_N0, M10K_X38_Y29_N0, M10K_X38_Y19_N0, M10K_X41_Y15_N0, M10K_X76_Y5_N0, M10K_X76_Y27_N0, M10K_X38_Y21_N0, M10K_X49_Y14_N0, M10K_X76_Y29_N0, M10K_X49_Y7_N0, M10K_X49_Y35_N0, M10K_X49_Y27_N0, M10K_X26_Y4_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|img_white_rook_60:iwhite_rook|altsyncram:rom_rtl_0|altsyncram_f1e1:auto_generated|ALTSYNCRAM     ; AUTO ; ROM              ; Single Clock ; 3600         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 115200 ; 3600                        ; 32                          ; --                          ; --                          ; 115200              ; 32          ; 0          ; db/Chess.ram0_img_white_rook_60_3d596ccb.hdl.mif   ; M10K_X26_Y10_N0, M10K_X58_Y15_N0, M10K_X76_Y18_N0, M10K_X14_Y14_N0, M10K_X38_Y16_N0, M10K_X76_Y12_N0, M10K_X26_Y21_N0, M10K_X76_Y9_N0, M10K_X26_Y3_N0, M10K_X69_Y22_N0, M10K_X41_Y31_N0, M10K_X49_Y4_N0, M10K_X38_Y8_N0, M10K_X58_Y26_N0, M10K_X14_Y16_N0, M10K_X26_Y13_N0, M10K_X69_Y32_N0, M10K_X58_Y9_N0, M10K_X14_Y20_N0, M10K_X49_Y18_N0, M10K_X38_Y29_N0, M10K_X38_Y19_N0, M10K_X41_Y15_N0, M10K_X76_Y5_N0, M10K_X76_Y27_N0, M10K_X38_Y21_N0, M10K_X49_Y14_N0, M10K_X76_Y29_N0, M10K_X49_Y7_N0, M10K_X49_Y35_N0, M10K_X49_Y27_N0, M10K_X26_Y4_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_b_rtl_0|altsyncram_q3n1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0          ; None                                               ; M10K_X49_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_g_rtl_0|altsyncram_q3n1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0          ; None                                               ; M10K_X49_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|gamma_fast:gamma|altsyncram:gamma_curve_r_rtl_0|altsyncram_q3n1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048   ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1           ; 0          ; None                                               ; M10K_X49_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; osd:hdmi_osd|altshift_taps:rdout2_rtl_0|shift_taps_uuu:auto_generated|altsyncram_kr91:altsyncram4|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 25           ; 3            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 75     ; 3                           ; 25                          ; 3                           ; 25                          ; 75                  ; 1           ; 0          ; None                                               ; M10K_X41_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                               ; M10K_X14_Y77_N0, M10K_X14_Y76_N0, M10K_X14_Y79_N0, M10K_X14_Y78_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; osd:vga_osd|altshift_taps:rdout2_rtl_0|shift_taps_ftu:auto_generated|altsyncram_po91:altsyncram5|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 6            ; 6            ; 6            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 6                           ; 6                           ; 6                           ; 6                           ; 36                  ; 1           ; 0          ; None                                               ; M10K_X41_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; osd:vga_osd|altshift_taps:rdout2_rtl_1|shift_taps_0vu:auto_generated|altsyncram_nr91:altsyncram4|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 36           ; 3            ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 108    ; 3                           ; 36                          ; 3                           ; 36                          ; 108                 ; 1           ; 0          ; None                                               ; M10K_X41_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_0nl1:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None                                               ; M10K_X26_Y75_N0, M10K_X26_Y76_N0, M10K_X26_Y74_N0, M10K_X26_Y73_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; scanlines:HDMI_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; None                                               ; M10K_X38_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; scanlines:VGA_scanlines|altshift_taps:dout1_rtl_0|shift_taps_tuu:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; None                                               ; M10K_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 4           ;
; Sum of two 18x18                  ; 27          ;
; Total number of DSP blocks        ; 31          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 34          ;
; Fixed Point Mixed Sign Multiplier ; 24          ;
+-----------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add33~8                           ; Sum of two 18x18      ; DSP_X32_Y71_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add34~8                           ; Sum of two 18x18      ; DSP_X32_Y73_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add35~8                           ; Sum of two 18x18      ; DSP_X32_Y75_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add29~8                           ; Sum of two 18x18      ; DSP_X20_Y63_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add30~8                           ; Sum of two 18x18      ; DSP_X20_Y73_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add31~8                           ; Sum of two 18x18      ; DSP_X20_Y75_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|Add6~8 ; Sum of two 18x18      ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add161~8                          ; Sum of two 18x18      ; DSP_X20_Y71_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|Add7~8 ; Sum of two 18x18      ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add162~8                          ; Sum of two 18x18      ; DSP_X20_Y59_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; emu:emu|TopModule:Chess|Drawer:iDrawer|Add8~8 ; Sum of two 18x18      ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add163~8                          ; Sum of two 18x18      ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult13~8                          ; Two Independent 18x18 ; DSP_X20_Y65_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add204~8                          ; Sum of two 18x18      ; DSP_X32_Y67_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add203~8                          ; Sum of two 18x18      ; DSP_X32_Y69_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add206~8                          ; Sum of two 18x18      ; DSP_X32_Y63_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add205~8                          ; Sum of two 18x18      ; DSP_X32_Y65_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add207~8                          ; Sum of two 18x18      ; DSP_X20_Y69_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add208~8                          ; Sum of two 18x18      ; DSP_X20_Y67_N0 ; Mixed               ; yes                    ; no                     ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult12~8                          ; Two Independent 18x18 ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult1~8                                       ; Two Independent 18x18 ; DSP_X32_Y79_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add105~8                          ; Sum of two 18x18      ; DSP_X20_Y53_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add106~8                          ; Sum of two 18x18      ; DSP_X20_Y57_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add107~8                          ; Sum of two 18x18      ; DSP_X32_Y49_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; Mult0~8                                       ; Two Independent 18x18 ; DSP_X32_Y77_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add147~8                          ; Sum of two 18x18      ; DSP_X32_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add148~8                          ; Sum of two 18x18      ; DSP_X32_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add149~8                          ; Sum of two 18x18      ; DSP_X20_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add150~8                          ; Sum of two 18x18      ; DSP_X32_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add151~8                          ; Sum of two 18x18      ; DSP_X32_Y59_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add152~8                          ; Sum of two 18x18      ; DSP_X32_Y57_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+---------------------------------------------+----------------------------+
; Routing Resource Type                       ; Usage                      ;
+---------------------------------------------+----------------------------+
; Block interconnects                         ; 109,673 / 289,320 ( 38 % ) ;
; C12 interconnects                           ; 2,702 / 13,420 ( 20 % )    ;
; C2 interconnects                            ; 36,274 / 119,108 ( 30 % )  ;
; C4 interconnects                            ; 20,563 / 56,300 ( 37 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )             ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )             ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )             ;
; Direct links                                ; 7,423 / 289,320 ( 3 % )    ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )              ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )             ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )             ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 200 / 852 ( 23 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 196 / 408 ( 48 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )             ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 1 / 64 ( 2 % )             ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )             ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 23 / 32 ( 72 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 1 / 4 ( 25 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 3 / 14 ( 21 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )             ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )            ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )             ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )             ;
; Local interconnects                         ; 19,748 / 84,580 ( 23 % )   ;
; Quadrant clocks                             ; 1 / 66 ( 2 % )             ;
; R14 interconnects                           ; 3,183 / 12,676 ( 25 % )    ;
; R14/C12 interconnect drivers                ; 5,231 / 20,720 ( 25 % )    ;
; R3 interconnects                            ; 45,675 / 130,992 ( 35 % )  ;
; R6 interconnects                            ; 71,535 / 266,960 ( 27 % )  ;
; Spine clocks                                ; 40 / 360 ( 11 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )         ;
+---------------------------------------------+----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 145       ; 28           ; 145       ; 0            ; 0            ; 145       ; 145       ; 0            ; 145       ; 145       ; 83           ; 0            ; 0            ; 23           ; 0            ; 83           ; 0            ; 0            ; 23           ; 0            ; 63           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 117          ; 0         ; 145          ; 145          ; 0         ; 0         ; 145          ; 0         ; 0         ; 62           ; 145          ; 145          ; 122          ; 145          ; 62           ; 145          ; 145          ; 122          ; 145          ; 82           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MOSI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SCL             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MISO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDCD_SPDIF         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SDA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; 1150.9            ;
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 204.7             ;
; FPGA_CLK3_50                                                                      ; FPGA_CLK3_50                                                                      ; 137.2             ;
; spi_sck                                                                           ; FPGA_CLK3_50                                                                      ; 135.9             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 76.8              ;
; FPGA_CLK1_50                                                                      ; FPGA_CLK1_50                                                                      ; 51.7              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                           ; Destination Register                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; alsa:alsa|buf_info[20]                                                                                    ; alsa:alsa|data1[20]                                                                                       ; 2.935             ;
; alsa:alsa|buf_info[23]                                                                                    ; alsa:alsa|data1[23]                                                                                       ; 2.847             ;
; alsa:alsa|buf_info[15]                                                                                    ; alsa:alsa|data1[15]                                                                                       ; 2.815             ;
; alsa:alsa|buf_info[22]                                                                                    ; alsa:alsa|data1[22]                                                                                       ; 2.666             ;
; alsa:alsa|buf_info[14]                                                                                    ; alsa:alsa|data1[14]                                                                                       ; 2.645             ;
; alsa:alsa|buf_info[13]                                                                                    ; alsa:alsa|data1[13]                                                                                       ; 2.643             ;
; alsa:alsa|buf_info[18]                                                                                    ; alsa:alsa|data1[18]                                                                                       ; 2.641             ;
; alsa:alsa|buf_info[16]                                                                                    ; alsa:alsa|data1[16]                                                                                       ; 2.632             ;
; alsa:alsa|buf_info[24]                                                                                    ; alsa:alsa|data1[24]                                                                                       ; 2.621             ;
; alsa:alsa|buf_info[21]                                                                                    ; alsa:alsa|data1[21]                                                                                       ; 2.591             ;
; alsa:alsa|buf_info[0]                                                                                     ; alsa:alsa|data1[0]                                                                                        ; 2.570             ;
; alsa:alsa|buf_info[2]                                                                                     ; alsa:alsa|data1[2]                                                                                        ; 2.526             ;
; alsa:alsa|buf_info[12]                                                                                    ; alsa:alsa|data1[12]                                                                                       ; 2.519             ;
; alsa:alsa|buf_info[3]                                                                                     ; alsa:alsa|data1[3]                                                                                        ; 2.498             ;
; alsa:alsa|buf_info[11]                                                                                    ; alsa:alsa|data1[11]                                                                                       ; 2.466             ;
; alsa:alsa|buf_info[17]                                                                                    ; alsa:alsa|data1[17]                                                                                       ; 2.444             ;
; alsa:alsa|buf_info[19]                                                                                    ; alsa:alsa|data1[19]                                                                                       ; 2.436             ;
; alsa:alsa|buf_info[5]                                                                                     ; alsa:alsa|data1[5]                                                                                        ; 2.421             ;
; alsa:alsa|buf_info[26]                                                                                    ; alsa:alsa|data1[26]                                                                                       ; 2.403             ;
; alsa:alsa|buf_info[29]                                                                                    ; alsa:alsa|data1[29]                                                                                       ; 2.393             ;
; alsa:alsa|buf_info[30]                                                                                    ; alsa:alsa|data1[30]                                                                                       ; 2.393             ;
; alsa:alsa|buf_info[4]                                                                                     ; alsa:alsa|data1[4]                                                                                        ; 2.362             ;
; alsa:alsa|buf_info[56]                                                                                    ; alsa:alsa|data1[56]                                                                                       ; 2.277             ;
; alsa:alsa|buf_info[8]                                                                                     ; alsa:alsa|data1[8]                                                                                        ; 2.247             ;
; alsa:alsa|buf_info[52]                                                                                    ; alsa:alsa|data1[52]                                                                                       ; 2.245             ;
; alsa:alsa|buf_info[7]                                                                                     ; alsa:alsa|data1[7]                                                                                        ; 2.235             ;
; alsa:alsa|buf_info[10]                                                                                    ; alsa:alsa|data1[10]                                                                                       ; 2.235             ;
; alsa:alsa|buf_info[6]                                                                                     ; alsa:alsa|data1[6]                                                                                        ; 2.226             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][5]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 2.224             ;
; alsa:alsa|buf_info[25]                                                                                    ; alsa:alsa|data1[25]                                                                                       ; 2.224             ;
; alsa:alsa|buf_info[9]                                                                                     ; alsa:alsa|data1[9]                                                                                        ; 2.215             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][7]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 2.196             ;
; alsa:alsa|buf_info[51]                                                                                    ; alsa:alsa|data1[51]                                                                                       ; 2.168             ;
; alsa:alsa|buf_info[1]                                                                                     ; alsa:alsa|data1[1]                                                                                        ; 2.163             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][2]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 2.148             ;
; alsa:alsa|buf_info[44]                                                                                    ; alsa:alsa|data1[44]                                                                                       ; 2.133             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][0]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 2.117             ;
; alsa:alsa|buf_info[57]                                                                                    ; alsa:alsa|data1[57]                                                                                       ; 2.114             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][3]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 2.112             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|newSearchFind    ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 2.104             ;
; alsa:alsa|buf_info[47]                                                                                    ; alsa:alsa|data1[47]                                                                                       ; 2.081             ;
; alsa:alsa|buf_info[31]                                                                                    ; alsa:alsa|data1[31]                                                                                       ; 2.070             ;
; alsa:alsa|buf_info[53]                                                                                    ; alsa:alsa|data1[53]                                                                                       ; 2.066             ;
; alsa:alsa|buf_info[48]                                                                                    ; alsa:alsa|data1[48]                                                                                       ; 2.059             ;
; alsa:alsa|buf_info[45]                                                                                    ; alsa:alsa|data1[45]                                                                                       ; 2.052             ;
; alsa:alsa|buf_info[27]                                                                                    ; alsa:alsa|data1[27]                                                                                       ; 2.052             ;
; alsa:alsa|buf_info[35]                                                                                    ; alsa:alsa|data1[35]                                                                                       ; 2.050             ;
; alsa:alsa|buf_info[36]                                                                                    ; alsa:alsa|data1[36]                                                                                       ; 2.039             ;
; alsa:alsa|buf_info[41]                                                                                    ; alsa:alsa|data1[41]                                                                                       ; 2.039             ;
; alsa:alsa|buf_info[33]                                                                                    ; alsa:alsa|data1[33]                                                                                       ; 2.039             ;
; alsa:alsa|buf_info[55]                                                                                    ; alsa:alsa|data1[55]                                                                                       ; 2.036             ;
; alsa:alsa|buf_info[58]                                                                                    ; alsa:alsa|data1[58]                                                                                       ; 2.034             ;
; alsa:alsa|buf_info[42]                                                                                    ; alsa:alsa|data1[42]                                                                                       ; 2.018             ;
; alsa:alsa|buf_info[54]                                                                                    ; alsa:alsa|data1[54]                                                                                       ; 1.975             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][1]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.972             ;
; alsa:alsa|buf_info[46]                                                                                    ; alsa:alsa|data1[46]                                                                                       ; 1.970             ;
; alsa:alsa|buf_info[60]                                                                                    ; alsa:alsa|data1[60]                                                                                       ; 1.950             ;
; alsa:alsa|buf_info[43]                                                                                    ; alsa:alsa|data1[43]                                                                                       ; 1.937             ;
; alsa:alsa|buf_info[59]                                                                                    ; alsa:alsa|data1[59]                                                                                       ; 1.937             ;
; alsa:alsa|buf_info[49]                                                                                    ; alsa:alsa|data1[49]                                                                                       ; 1.886             ;
; alsa:alsa|buf_info[32]                                                                                    ; alsa:alsa|data1[32]                                                                                       ; 1.876             ;
; alsa:alsa|buf_info[28]                                                                                    ; alsa:alsa|data1[28]                                                                                       ; 1.868             ;
; alsa:alsa|buf_info[39]                                                                                    ; alsa:alsa|data1[39]                                                                                       ; 1.865             ;
; alsa:alsa|buf_info[37]                                                                                    ; alsa:alsa|data1[37]                                                                                       ; 1.854             ;
; alsa:alsa|buf_info[40]                                                                                    ; alsa:alsa|data1[40]                                                                                       ; 1.854             ;
; alsa:alsa|buf_info[50]                                                                                    ; alsa:alsa|data1[50]                                                                                       ; 1.852             ;
; alsa:alsa|buf_info[38]                                                                                    ; alsa:alsa|data1[38]                                                                                       ; 1.837             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][6]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.826             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[0][4]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.826             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[1][7] ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 1.688             ;
; alsa:alsa|buf_info[34]                                                                                    ; alsa:alsa|data1[34]                                                                                       ; 1.645             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][4]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.611             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][3]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.602             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][1]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][0]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][5]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][7]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][6]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[1][2]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.561             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][0] ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 1.467             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][3] ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 1.437             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][2]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][5]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][7]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][4]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][6]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][3]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][0]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[4][1]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.334             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][1] ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 1.315             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|Minimax:\gMinimax:7:iMinimax|checkPiece[0][2] ; 1.302             ;
; osd:hdmi_osd|vs_out                                                                                       ; vs                                                                                                        ; 1.295             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][0]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][3]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][1]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][5]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][7]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][6]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][2]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|checkMoves[5][4]       ; emu:emu|TopModule:Chess|Control:iControl|Opponent:iOpponent|CheckMoves:iCheckMoves|state.PAWNMOVE         ; 1.279             ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 6 processors
Warning (20031): Parallel compilation is enabled for 6 processors, but there are only 4 processors in the system. Runtime may increase due to over usage of the processor space.
Info (119006): Selected device 5CSEBA6U23I7 for design "Chess"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 6 clocks (5 global, 1 regional)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 295 fanout uses global clock CLKCTRL_G14
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 840 fanout uses global clock CLKCTRL_G13
    Info (11162): aspi_sck~CLKENA0 with 129 fanout uses regional clock CLKCTRL_R8
        Info (11177): Node drives Regional Clock Region 0 from (0, 37) to (51, 81)
    Info (11162): hdmi_tx_clk~CLKENA0 with 57 fanout uses global clock CLKCTRL_G5
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 2741 fanout uses global clock CLKCTRL_G7
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 9535 fanout uses global clock CLKCTRL_G6
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): FPGA_CLK3_50~inputCLKENA0 with 2018 fanout uses global clock CLKCTRL_G12
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 1216 fanout uses global clock CLKCTRL_G4
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 155 fanout uses global clock CLKCTRL_G1
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:03
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 8 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 16 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_762
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_2  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_920
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_6
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000      spi_sck
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 36 registers into blocks of type Block RAM
    Extra Info (176218): Packed 846 registers into blocks of type DSP block
    Extra Info (176218): Packed 27 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 270 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:03:33
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:05:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:23:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:52
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 27% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 51% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:03:12
Info (11888): Total time spent on timing analysis during the Fitter is 242.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 25 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDIO_DAT[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 90
    Info (169065): Pin SDIO_CMD has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 91
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 53
    Info (169065): Pin SDIO_DAT[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 90
    Info (169065): Pin SDIO_DAT[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 90
    Info (169065): Pin SDIO_DAT[2] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 90
    Info (169065): Pin USER_IO[0] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 130
    Info (169065): Pin USER_IO[1] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 130
    Info (169065): Pin USER_IO[3] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 130
    Info (169065): Pin USER_IO[6] has a permanently disabled output enable File: C:/Users/aberu/Downloads/Chess_MiSTer-master/sys/sys_top.v Line: 130
Info (144001): Generated suppressed messages file C:/Users/aberu/Downloads/Chess_MiSTer-master/output_files/Chess.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 8139 megabytes
    Info: Processing ended: Fri Dec 24 21:56:07 2021
    Info: Elapsed time: 01:08:46
    Info: Total CPU time (on all processors): 01:06:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aberu/Downloads/Chess_MiSTer-master/output_files/Chess.fit.smsg.


