[{"name":"宋國明","email":"gmsung@ntut.edu.tw","latestUpdate":"2013-08-30 20:28:27","objective":"1 設計的基本概念 2 架構、資料型別與運算子 3 組合與循序邏輯 4 函式/程序與屬性/組態 5 階層式設計 6 功能與時序模擬 7 設計合成 8 狀態機設計 9 管線式處理 10.記憶體設計 11.特殊應用積體電路設計與實作","schedule":"第1週: 設計的基本概念\n第2-4週: 架構、 資料型別與運算子\n第5-7週：組合與循序邏輯\n第7-8週: 函式/程序與屬性/組態\n第9週:期中考\n第10週: 階層式設計\n第11週: 功能與時序模擬\n第12週: 設計合成\n第13週: 狀態機設計\n第14週: 管線式處理\n第15週: 記憶體設計\n第16-17週:特殊應用積體電路設計與實作\n第18週:期末考","scorePolicy":"(1). 平常成績佔20% (含點名、作業與上課狀況等)。\n(2). 期中考試佔40% (Close book, 書面考試)。\n(3). 期末考試佔40% (Open book, 上機與程式設計, 書面考試)。","materials":"(1).鄭信源著，Verilog 硬體描述語言數位電路設計實務，三版，2004，ISBN 957-499-640-9，儒林圖書公司(電話：02-2311-8971~3)。","foreignLanguageTextbooks":false}]
