TimeQuest Timing Analyzer report for spi
Tue May 09 15:54:12 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'sclk'
 13. Slow 1200mV 125C Model Hold: 'sclk'
 14. Slow 1200mV 125C Model Minimum Pulse Width: 'sclk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 125C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'sclk'
 27. Slow 1200mV -40C Model Hold: 'sclk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'sclk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'sclk'
 40. Fast 1200mV -40C Model Hold: 'sclk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'sclk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 125c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; spi                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22A7                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary             ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 206.1 MHz ; 206.1 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; sclk  ; -3.852 ; -84.620             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; sclk  ; 0.364 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; sclk  ; -3.000 ; -77.000                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'sclk'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.852 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.401      ;
; -3.840 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.389      ;
; -3.831 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.380      ;
; -3.722 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.271      ;
; -3.698 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.247      ;
; -3.682 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.231      ;
; -3.679 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.228      ;
; -3.668 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.217      ;
; -3.495 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.044      ;
; -3.491 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.040      ;
; -3.468 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 4.017      ;
; -3.325 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 3.874      ;
; -3.325 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 3.874      ;
; -3.325 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 3.874      ;
; -3.323 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.448     ; 3.872      ;
; -3.297 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.448     ; 3.846      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.834 ; pose_flag                                                                                                                     ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.751      ;
; -1.724 ; div_cnt[1]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.646      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.687 ; state.R_MEM                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.604      ;
; -1.680 ; div_cnt[0]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.602      ;
; -1.655 ; div_cnt[0]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.577      ;
; -1.606 ; div_cnt[1]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.528      ;
; -1.579 ; div_cnt[3]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.501      ;
; -1.501 ; div_cnt[2]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.423      ;
; -1.494 ; div_cnt[2]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.416      ;
; -1.390 ; pose_flag                                                                                                                     ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.312      ;
; -1.388 ; pose_flag                                                                                                                     ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.310      ;
; -1.388 ; state.W_REG                                                                                                                   ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.310      ;
; -1.388 ; state.W_REG                                                                                                                   ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.310      ;
; -1.388 ; state.W_REG                                                                                                                   ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.310      ;
; -1.388 ; state.W_REG                                                                                                                   ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.310      ;
; -1.294 ; shift_cnt[0]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.216      ;
; -1.292 ; shift_cnt[0]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.214      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.290 ; state.W_REG                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.207      ;
; -1.252 ; shift_cnt[2]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.174      ;
; -1.250 ; shift_cnt[2]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.172      ;
; -1.178 ; pose_flag                                                                                                                     ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.100      ;
; -1.178 ; pose_flag                                                                                                                     ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.100      ;
; -1.178 ; pose_flag                                                                                                                     ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.100      ;
; -1.178 ; pose_flag                                                                                                                     ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.100      ;
; -1.176 ; pose_flag                                                                                                                     ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.098      ;
; -1.152 ; pose_flag                                                                                                                     ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.074      ;
; -1.152 ; pose_flag                                                                                                                     ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.074      ;
; -1.152 ; pose_flag                                                                                                                     ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.074      ;
; -1.152 ; pose_flag                                                                                                                     ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.074      ;
; -1.125 ; state.R_MEM                                                                                                                   ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.080     ; 2.042      ;
; -1.080 ; shift_cnt[0]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 2.002      ;
; -1.046 ; div_cnt[3]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.968      ;
; -1.039 ; div_cnt[0]                                                                                                                    ; div_cnt[0]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.961      ;
; -1.039 ; div_cnt[4]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.961      ;
; -1.038 ; shift_cnt[2]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.960      ;
; -1.034 ; state.WAIT                                                                                                                    ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.956      ;
; -1.034 ; state.WAIT                                                                                                                    ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.956      ;
; -1.034 ; state.WAIT                                                                                                                    ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.956      ;
; -1.034 ; state.WAIT                                                                                                                    ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.956      ;
; -1.025 ; div_cnt[4]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.947      ;
; -0.987 ; shift_cnt[1]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.909      ;
; -0.985 ; shift_cnt[1]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.075     ; 1.907      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'sclk'                                                                                                                                                                                         ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; r_addr[2]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.443      ; 1.036      ;
; 0.369 ; r_addr[0]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.443      ; 1.041      ;
; 0.395 ; r_addr[3]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.443      ; 1.067      ;
; 0.405 ; r_addr[4]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.443      ; 1.077      ;
; 0.408 ; r_addr[1]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.443      ; 1.080      ;
; 0.428 ; conf_end~reg0 ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; shift_buf[0]  ; shift_buf[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; data_end      ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; r_addr[0]     ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; state.W_REG   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; wait_cnt[2]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; wait_cnt[1]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; state.IDLE    ; state.IDLE                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; state.STOP    ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; shift_cnt[2]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; shift_cnt[1]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; clk_p         ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; div_cnt[0]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.692      ;
; 0.429 ; state.R_MEM   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.693      ;
; 0.429 ; wait_cnt[0]   ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.693      ;
; 0.429 ; shift_cnt[0]  ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.693      ;
; 0.444 ; shift_buf[13] ; shift_buf[14]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.708      ;
; 0.445 ; shift_buf[6]  ; shift_buf[7]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.709      ;
; 0.446 ; shift_buf[14] ; shift_buf[15]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.710      ;
; 0.446 ; shift_buf[9]  ; shift_buf[10]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.710      ;
; 0.449 ; state.STOP    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.713      ;
; 0.453 ; state.STOP    ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.717      ;
; 0.458 ; shift_cnt[1]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.722      ;
; 0.496 ; state.R_MEM   ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.760      ;
; 0.499 ; state.R_MEM   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.763      ;
; 0.570 ; shift_buf[8]  ; shift_buf[9]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.834      ;
; 0.571 ; shift_buf[5]  ; shift_buf[6]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.835      ;
; 0.571 ; shift_buf[3]  ; shift_buf[4]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.835      ;
; 0.572 ; shift_buf[7]  ; shift_buf[8]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.836      ;
; 0.578 ; clk_p         ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.842      ;
; 0.615 ; shift_buf[15] ; sdi                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.074      ; 0.878      ;
; 0.615 ; div_cnt[0]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.879      ;
; 0.616 ; div_cnt[0]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.880      ;
; 0.616 ; div_cnt[0]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.880      ;
; 0.621 ; div_cnt[0]    ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.885      ;
; 0.659 ; shift_buf[0]  ; shift_buf[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.923      ;
; 0.666 ; div_cnt[1]    ; div_cnt[1]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.930      ;
; 0.669 ; wait_cnt[1]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.933      ;
; 0.671 ; data_end      ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.935      ;
; 0.675 ; shift_buf[2]  ; shift_buf[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.939      ;
; 0.677 ; shift_buf[11] ; shift_buf[12]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.941      ;
; 0.677 ; shift_buf[10] ; shift_buf[11]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.941      ;
; 0.678 ; shift_buf[12] ; shift_buf[13]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.942      ;
; 0.678 ; wait_cnt[0]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.942      ;
; 0.679 ; shift_buf[4]  ; shift_buf[5]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.943      ;
; 0.679 ; shift_buf[1]  ; shift_buf[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.943      ;
; 0.679 ; wait_cnt[0]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.943      ;
; 0.683 ; div_cnt[2]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.947      ;
; 0.684 ; state.WAIT    ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.948      ;
; 0.684 ; shift_cnt[0]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.948      ;
; 0.685 ; state.WAIT    ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.949      ;
; 0.685 ; shift_cnt[0]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.949      ;
; 0.687 ; state.WAIT    ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.951      ;
; 0.689 ; r_addr[2]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.953      ;
; 0.690 ; r_addr[3]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.954      ;
; 0.691 ; r_addr[3]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.955      ;
; 0.692 ; r_addr[4]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.956      ;
; 0.692 ; r_addr[4]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.956      ;
; 0.702 ; clk_p         ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.966      ;
; 0.703 ; data_end      ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.967      ;
; 0.705 ; r_addr[1]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.969      ;
; 0.708 ; r_addr[0]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 0.972      ;
; 0.752 ; state.WAIT    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.016      ;
; 0.796 ; shift_cnt[2]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.060      ;
; 0.813 ; pose_flag     ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.077      ;
; 0.836 ; state.W_REG   ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.100      ;
; 0.837 ; state.W_REG   ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.101      ;
; 0.840 ; div_cnt[1]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.104      ;
; 0.846 ; state.W_REG   ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.110      ;
; 0.853 ; state.R_MEM   ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.117      ;
; 0.859 ; div_cnt[1]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.123      ;
; 0.860 ; div_cnt[1]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.124      ;
; 0.881 ; state.W_REG   ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.145      ;
; 0.899 ; pose_flag     ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.163      ;
; 0.907 ; pose_flag     ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.171      ;
; 0.911 ; pose_flag     ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.175      ;
; 0.939 ; state.W_REG   ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.203      ;
; 0.940 ; state.W_REG   ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.204      ;
; 0.949 ; wait_cnt[3]   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.213      ;
; 0.950 ; state.IDLE    ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.214      ;
; 0.953 ; r_addr[0]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.217      ;
; 0.992 ; shift_cnt[3]  ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.256      ;
; 0.994 ; div_cnt[1]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.258      ;
; 1.006 ; state.W_REG   ; csn                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.069      ; 1.264      ;
; 1.016 ; r_addr[2]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.280      ;
; 1.018 ; div_cnt[4]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.282      ;
; 1.031 ; shift_cnt[1]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.295      ;
; 1.033 ; r_addr[3]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.297      ;
; 1.034 ; r_addr[0]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.298      ;
; 1.035 ; wait_cnt[3]   ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.299      ;
; 1.035 ; r_addr[0]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.299      ;
; 1.036 ; state.WAIT    ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.300      ;
; 1.037 ; shift_cnt[0]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.301      ;
; 1.039 ; r_addr[1]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.303      ;
; 1.040 ; r_addr[1]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.075      ; 1.304      ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'sclk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                                                                                                                          ;
; -2.799 ; 1.000        ; 3.799          ; Min Period       ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.799 ; 1.000        ; 3.799          ; Min Period       ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; csn                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; data_end                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; sdi                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; tck                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; 0.101  ; 0.338        ; 0.237          ; Low Pulse Width  ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.103  ; 0.340        ; 0.237          ; Low Pulse Width  ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; data_end                                                                                                                      ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; 0.224  ; 0.414        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; tck                                                                                                                           ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; csn                                                                                                                           ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; sdi                                                                                                                           ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; 0.225  ; 0.415        ; 0.190          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; 0.363  ; 0.585        ; 0.222          ; High Pulse Width ; sclk  ; Rise       ; csn                                                                                                                           ;
; 0.363  ; 0.585        ; 0.222          ; High Pulse Width ; sclk  ; Rise       ; sdi                                                                                                                           ;
; 0.363  ; 0.585        ; 0.222          ; High Pulse Width ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; work_en   ; sclk       ; 2.775 ; 3.248 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; work_en   ; sclk       ; -1.922 ; -2.335 ; Rise       ; sclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 6.675 ; 6.679 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 6.895 ; 6.863 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 7.176 ; 7.119 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 6.898 ; 6.864 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 6.462 ; 6.464 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 6.673 ; 6.641 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 6.941 ; 6.888 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 6.675 ; 6.641 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary              ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 238.95 MHz ; 238.95 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; sclk  ; -3.185 ; -66.238             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; sclk  ; 0.343 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; sclk  ; -3.000 ; -67.408                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'sclk'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.185 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.811      ;
; -3.180 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.806      ;
; -3.177 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.803      ;
; -3.093 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.719      ;
; -3.071 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.697      ;
; -3.062 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.688      ;
; -3.059 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.685      ;
; -3.043 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.669      ;
; -2.856 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.482      ;
; -2.853 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.479      ;
; -2.824 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.450      ;
; -2.732 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.358      ;
; -2.731 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.357      ;
; -2.731 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.357      ;
; -2.730 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.356      ;
; -2.704 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.374     ; 3.330      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.517 ; pose_flag                                                                                                                     ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.071     ; 2.446      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.292 ; state.R_MEM                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 2.222      ;
; -1.263 ; div_cnt[1]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.201      ;
; -1.235 ; div_cnt[0]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.173      ;
; -1.216 ; div_cnt[0]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.154      ;
; -1.157 ; div_cnt[3]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.095      ;
; -1.139 ; div_cnt[1]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.077      ;
; -1.089 ; div_cnt[2]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.027      ;
; -1.089 ; div_cnt[2]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 2.027      ;
; -1.035 ; state.W_REG                                                                                                                   ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.973      ;
; -1.035 ; state.W_REG                                                                                                                   ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.973      ;
; -1.035 ; state.W_REG                                                                                                                   ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.973      ;
; -1.035 ; state.W_REG                                                                                                                   ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.973      ;
; -1.027 ; pose_flag                                                                                                                     ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.064     ; 1.963      ;
; -1.027 ; pose_flag                                                                                                                     ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.064     ; 1.963      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -1.009 ; state.W_REG                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.939      ;
; -0.912 ; shift_cnt[0]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.849      ;
; -0.912 ; shift_cnt[0]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.849      ;
; -0.873 ; shift_cnt[2]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.810      ;
; -0.873 ; shift_cnt[2]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.810      ;
; -0.863 ; pose_flag                                                                                                                     ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.800      ;
; -0.863 ; pose_flag                                                                                                                     ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.800      ;
; -0.863 ; pose_flag                                                                                                                     ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.800      ;
; -0.863 ; pose_flag                                                                                                                     ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.800      ;
; -0.854 ; pose_flag                                                                                                                     ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.064     ; 1.790      ;
; -0.842 ; pose_flag                                                                                                                     ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.779      ;
; -0.842 ; pose_flag                                                                                                                     ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.779      ;
; -0.842 ; pose_flag                                                                                                                     ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.779      ;
; -0.842 ; pose_flag                                                                                                                     ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.779      ;
; -0.831 ; state.R_MEM                                                                                                                   ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.070     ; 1.761      ;
; -0.757 ; state.WAIT                                                                                                                    ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.695      ;
; -0.757 ; state.WAIT                                                                                                                    ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.695      ;
; -0.757 ; state.WAIT                                                                                                                    ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.695      ;
; -0.757 ; state.WAIT                                                                                                                    ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.695      ;
; -0.736 ; shift_cnt[0]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.673      ;
; -0.701 ; div_cnt[3]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.639      ;
; -0.700 ; shift_cnt[2]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.637      ;
; -0.694 ; div_cnt[0]                                                                                                                    ; div_cnt[0]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.632      ;
; -0.692 ; div_cnt[4]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.630      ;
; -0.689 ; shift_cnt[1]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.626      ;
; -0.689 ; shift_cnt[1]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.063     ; 1.626      ;
; -0.685 ; div_cnt[4]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.623      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'sclk'                                                                                                                                                                                         ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; conf_end~reg0 ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; data_end      ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; r_addr[0]     ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; state.W_REG   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; state.IDLE    ; state.IDLE                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.343 ; state.STOP    ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.574      ;
; 0.344 ; shift_buf[0]  ; shift_buf[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; wait_cnt[2]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; wait_cnt[1]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; shift_cnt[2]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; shift_cnt[1]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; clk_p         ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; div_cnt[0]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.574      ;
; 0.357 ; state.R_MEM   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.588      ;
; 0.358 ; wait_cnt[0]   ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.588      ;
; 0.358 ; shift_cnt[0]  ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.588      ;
; 0.371 ; r_addr[0]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.367      ; 0.933      ;
; 0.372 ; r_addr[2]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.367      ; 0.934      ;
; 0.384 ; state.STOP    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.615      ;
; 0.394 ; shift_cnt[1]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.624      ;
; 0.396 ; shift_buf[13] ; shift_buf[14]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.626      ;
; 0.397 ; shift_buf[14] ; shift_buf[15]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.627      ;
; 0.398 ; shift_buf[9]  ; shift_buf[10]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.628      ;
; 0.398 ; shift_buf[6]  ; shift_buf[7]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.628      ;
; 0.400 ; r_addr[3]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.367      ; 0.962      ;
; 0.401 ; state.STOP    ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.632      ;
; 0.407 ; r_addr[4]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.367      ; 0.969      ;
; 0.422 ; r_addr[1]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.367      ; 0.984      ;
; 0.426 ; state.R_MEM   ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.657      ;
; 0.439 ; state.R_MEM   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.670      ;
; 0.502 ; clk_p         ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.732      ;
; 0.505 ; shift_buf[8]  ; shift_buf[9]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.735      ;
; 0.505 ; shift_buf[5]  ; shift_buf[6]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.735      ;
; 0.507 ; shift_buf[7]  ; shift_buf[8]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.737      ;
; 0.507 ; shift_buf[3]  ; shift_buf[4]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.737      ;
; 0.527 ; shift_buf[15] ; sdi                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.756      ;
; 0.534 ; div_cnt[0]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.764      ;
; 0.542 ; div_cnt[0]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.772      ;
; 0.548 ; div_cnt[0]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.778      ;
; 0.549 ; div_cnt[0]    ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.779      ;
; 0.576 ; shift_buf[0]  ; shift_buf[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.806      ;
; 0.584 ; div_cnt[1]    ; div_cnt[1]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.814      ;
; 0.586 ; wait_cnt[1]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.816      ;
; 0.587 ; data_end      ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.818      ;
; 0.593 ; wait_cnt[0]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.823      ;
; 0.594 ; wait_cnt[0]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.824      ;
; 0.596 ; shift_buf[10] ; shift_buf[11]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.826      ;
; 0.596 ; shift_buf[2]  ; shift_buf[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.826      ;
; 0.597 ; shift_buf[11] ; shift_buf[12]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.827      ;
; 0.597 ; shift_cnt[0]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.827      ;
; 0.598 ; shift_buf[12] ; shift_buf[13]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.828      ;
; 0.598 ; div_cnt[2]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.828      ;
; 0.599 ; shift_buf[4]  ; shift_buf[5]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.829      ;
; 0.599 ; r_addr[2]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.830      ;
; 0.600 ; shift_buf[1]  ; shift_buf[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.830      ;
; 0.600 ; shift_cnt[0]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.830      ;
; 0.601 ; r_addr[3]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.832      ;
; 0.603 ; r_addr[3]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.834      ;
; 0.605 ; r_addr[4]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.836      ;
; 0.605 ; r_addr[4]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.836      ;
; 0.606 ; state.WAIT    ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.837      ;
; 0.608 ; data_end      ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.839      ;
; 0.608 ; state.WAIT    ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.839      ;
; 0.608 ; clk_p         ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.838      ;
; 0.610 ; state.WAIT    ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.841      ;
; 0.620 ; r_addr[1]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.851      ;
; 0.623 ; r_addr[0]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.854      ;
; 0.651 ; state.WAIT    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.882      ;
; 0.678 ; shift_cnt[2]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.908      ;
; 0.717 ; div_cnt[1]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.947      ;
; 0.739 ; pose_flag     ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.061      ; 0.968      ;
; 0.740 ; div_cnt[1]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.970      ;
; 0.741 ; state.W_REG   ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.972      ;
; 0.741 ; state.W_REG   ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.972      ;
; 0.745 ; div_cnt[1]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 0.975      ;
; 0.749 ; state.W_REG   ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.064      ; 0.981      ;
; 0.757 ; state.W_REG   ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.988      ;
; 0.761 ; state.R_MEM   ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.063      ; 0.992      ;
; 0.808 ; state.IDLE    ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.039      ;
; 0.810 ; pose_flag     ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.039      ;
; 0.816 ; pose_flag     ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.045      ;
; 0.819 ; pose_flag     ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.061      ; 1.048      ;
; 0.826 ; state.W_REG   ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.057      ;
; 0.831 ; state.W_REG   ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; wait_cnt[3]   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.073      ;
; 0.849 ; r_addr[0]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.080      ;
; 0.856 ; shift_cnt[3]  ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.086      ;
; 0.862 ; div_cnt[1]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.092      ;
; 0.871 ; div_cnt[4]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.101      ;
; 0.876 ; r_addr[2]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; r_addr[0]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.107      ;
; 0.876 ; r_addr[3]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.107      ;
; 0.877 ; state.W_REG   ; csn                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.054      ; 1.099      ;
; 0.881 ; r_addr[1]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.112      ;
; 0.889 ; div_cnt[0]    ; div_cnt[1]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.119      ;
; 0.890 ; r_addr[0]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.121      ;
; 0.895 ; wait_cnt[3]   ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.125      ;
; 0.895 ; r_addr[1]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.126      ;
; 0.901 ; state.WAIT    ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.063      ; 1.132      ;
; 0.903 ; div_cnt[0]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.062      ; 1.133      ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'sclk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                                                                                                                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; csn                                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; data_end                                                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; sdi                                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; tck                                                                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; 0.115  ; 0.348        ; 0.233          ; Low Pulse Width  ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.117  ; 0.350        ; 0.233          ; Low Pulse Width  ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; csn                                                                                                                           ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; data_end                                                                                                                      ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; sdi                                                                                                                           ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; tck                                                                                                                           ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; 0.256  ; 0.442        ; 0.186          ; Low Pulse Width  ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; sclk  ; Rise       ; data_end                                                                                                                      ;
; 0.338  ; 0.556        ; 0.218          ; High Pulse Width ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; work_en   ; sclk       ; 2.195 ; 2.434 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; work_en   ; sclk       ; -1.453 ; -1.666 ; Rise       ; sclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 5.623 ; 5.561 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 5.813 ; 5.721 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 6.011 ; 6.010 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 5.822 ; 5.719 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 5.406 ; 5.346 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 5.590 ; 5.501 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 5.778 ; 5.778 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 5.597 ; 5.498 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; sclk  ; -1.042 ; -15.241             ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; sclk  ; 0.148 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; sclk  ; -3.000 ; -54.019                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'sclk'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.042 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.812      ;
; -1.039 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.809      ;
; -1.020 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.790      ;
; -0.993 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.763      ;
; -0.983 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.753      ;
; -0.971 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.741      ;
; -0.969 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.739      ;
; -0.958 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.728      ;
; -0.843 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.613      ;
; -0.841 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.611      ;
; -0.833 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.603      ;
; -0.773 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.543      ;
; -0.771 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.541      ;
; -0.769 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.539      ;
; -0.767 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.537      ;
; -0.758 ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.218     ; 1.528      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.336 ; pose_flag                                                                                                                     ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.043     ; 1.281      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.251 ; state.R_MEM                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.198      ;
; -0.209 ; div_cnt[1]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.162      ;
; -0.193 ; div_cnt[0]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.146      ;
; -0.168 ; div_cnt[0]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.121      ;
; -0.166 ; div_cnt[1]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.119      ;
; -0.146 ; div_cnt[3]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.099      ;
; -0.107 ; div_cnt[2]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.060      ;
; -0.097 ; pose_flag                                                                                                                     ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.048      ;
; -0.097 ; pose_flag                                                                                                                     ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.037     ; 1.048      ;
; -0.092 ; div_cnt[2]                                                                                                                    ; div_cnt[3]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 1.045      ;
; -0.083 ; state.W_REG                                                                                                                   ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.034     ; 1.037      ;
; -0.083 ; state.W_REG                                                                                                                   ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.034     ; 1.037      ;
; -0.083 ; state.W_REG                                                                                                                   ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.034     ; 1.037      ;
; -0.083 ; state.W_REG                                                                                                                   ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.034     ; 1.037      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[15] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[14] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[13] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[12] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[11] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[10] ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[9]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[8]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[7]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[6]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[5]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[4]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[3]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[2]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.074 ; state.W_REG                                                                                                                   ; shift_buf[1]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.021      ;
; -0.044 ; shift_cnt[0]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.996      ;
; -0.044 ; shift_cnt[0]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.996      ;
; -0.023 ; shift_cnt[2]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.975      ;
; -0.023 ; shift_cnt[2]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.975      ;
; -0.008 ; pose_flag                                                                                                                     ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.037     ; 0.959      ;
; -0.002 ; state.R_MEM                                                                                                                   ; shift_buf[0]  ; sclk         ; sclk        ; 1.000        ; -0.041     ; 0.949      ;
; 0.000  ; pose_flag                                                                                                                     ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.952      ;
; 0.000  ; pose_flag                                                                                                                     ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.952      ;
; 0.000  ; pose_flag                                                                                                                     ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.952      ;
; 0.000  ; pose_flag                                                                                                                     ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.952      ;
; 0.012  ; pose_flag                                                                                                                     ; shift_cnt[3]  ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.940      ;
; 0.012  ; pose_flag                                                                                                                     ; shift_cnt[2]  ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.940      ;
; 0.012  ; pose_flag                                                                                                                     ; shift_cnt[0]  ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.940      ;
; 0.012  ; pose_flag                                                                                                                     ; shift_cnt[1]  ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.940      ;
; 0.045  ; shift_cnt[0]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.907      ;
; 0.066  ; shift_cnt[2]                                                                                                                  ; state.W_REG   ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.886      ;
; 0.076  ; div_cnt[3]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.035     ; 0.877      ;
; 0.077  ; div_cnt[4]                                                                                                                    ; clk_p         ; sclk         ; sclk        ; 1.000        ; -0.035     ; 0.876      ;
; 0.078  ; div_cnt[0]                                                                                                                    ; div_cnt[0]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 0.875      ;
; 0.082  ; div_cnt[4]                                                                                                                    ; div_cnt[4]    ; sclk         ; sclk        ; 1.000        ; -0.035     ; 0.871      ;
; 0.084  ; state.WAIT                                                                                                                    ; wait_cnt[3]   ; sclk         ; sclk        ; 1.000        ; -0.034     ; 0.870      ;
; 0.084  ; state.WAIT                                                                                                                    ; wait_cnt[2]   ; sclk         ; sclk        ; 1.000        ; -0.034     ; 0.870      ;
; 0.084  ; state.WAIT                                                                                                                    ; wait_cnt[1]   ; sclk         ; sclk        ; 1.000        ; -0.034     ; 0.870      ;
; 0.084  ; state.WAIT                                                                                                                    ; wait_cnt[0]   ; sclk         ; sclk        ; 1.000        ; -0.034     ; 0.870      ;
; 0.095  ; shift_cnt[1]                                                                                                                  ; state.WAIT    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.857      ;
; 0.095  ; shift_cnt[1]                                                                                                                  ; state.STOP    ; sclk         ; sclk        ; 1.000        ; -0.036     ; 0.857      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'sclk'                                                                                                                                                                                         ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.148 ; r_addr[2]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.212      ; 0.461      ;
; 0.152 ; r_addr[0]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.212      ; 0.465      ;
; 0.160 ; r_addr[3]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.212      ; 0.473      ;
; 0.165 ; r_addr[4]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.212      ; 0.478      ;
; 0.176 ; r_addr[1]     ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ; sclk         ; sclk        ; 0.000        ; 0.212      ; 0.489      ;
; 0.179 ; conf_end~reg0 ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; shift_buf[0]  ; shift_buf[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; data_end      ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; r_addr[0]     ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; state.W_REG   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; wait_cnt[2]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; wait_cnt[1]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; state.IDLE    ; state.IDLE                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; state.STOP    ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; shift_cnt[2]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; shift_cnt[1]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; clk_p         ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; div_cnt[0]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.296      ;
; 0.183 ; state.R_MEM   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.300      ;
; 0.183 ; wait_cnt[0]   ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.300      ;
; 0.183 ; shift_cnt[0]  ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.300      ;
; 0.184 ; shift_buf[13] ; shift_buf[14]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.301      ;
; 0.185 ; shift_buf[14] ; shift_buf[15]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.302      ;
; 0.185 ; shift_buf[6]  ; shift_buf[7]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.302      ;
; 0.186 ; shift_buf[9]  ; shift_buf[10]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.303      ;
; 0.188 ; state.STOP    ; conf_end~reg0                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.305      ;
; 0.192 ; state.STOP    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.309      ;
; 0.194 ; shift_cnt[1]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.311      ;
; 0.210 ; state.R_MEM   ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.327      ;
; 0.214 ; state.R_MEM   ; r_addr[0]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.331      ;
; 0.239 ; shift_buf[8]  ; shift_buf[9]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.356      ;
; 0.239 ; shift_buf[5]  ; shift_buf[6]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.356      ;
; 0.240 ; shift_buf[3]  ; shift_buf[4]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.357      ;
; 0.241 ; shift_buf[7]  ; shift_buf[8]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.358      ;
; 0.248 ; clk_p         ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.365      ;
; 0.252 ; shift_buf[15] ; sdi                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.033      ; 0.367      ;
; 0.259 ; div_cnt[0]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.376      ;
; 0.260 ; div_cnt[0]    ; clk_p                                                                                                                         ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.377      ;
; 0.264 ; div_cnt[0]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.381      ;
; 0.266 ; div_cnt[0]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.383      ;
; 0.277 ; shift_buf[0]  ; shift_buf[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.394      ;
; 0.281 ; div_cnt[1]    ; div_cnt[1]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.398      ;
; 0.281 ; wait_cnt[1]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.398      ;
; 0.283 ; shift_buf[11] ; shift_buf[12]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; shift_buf[10] ; shift_buf[11]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; shift_buf[2]  ; shift_buf[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; state.WAIT    ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; data_end      ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; state.WAIT    ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.401      ;
; 0.284 ; shift_buf[12] ; shift_buf[13]                                                                                                                 ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.401      ;
; 0.285 ; shift_buf[4]  ; shift_buf[5]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.402      ;
; 0.286 ; shift_buf[1]  ; shift_buf[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.403      ;
; 0.286 ; state.WAIT    ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.404      ;
; 0.289 ; div_cnt[2]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.406      ;
; 0.289 ; wait_cnt[0]   ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.406      ;
; 0.290 ; wait_cnt[0]   ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.407      ;
; 0.290 ; shift_cnt[0]  ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.407      ;
; 0.292 ; r_addr[4]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.409      ;
; 0.293 ; r_addr[2]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.410      ;
; 0.293 ; r_addr[3]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.410      ;
; 0.293 ; r_addr[4]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.410      ;
; 0.294 ; r_addr[3]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.411      ;
; 0.294 ; shift_cnt[0]  ; shift_cnt[2]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.411      ;
; 0.295 ; clk_p         ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.412      ;
; 0.296 ; data_end      ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.413      ;
; 0.298 ; r_addr[1]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.415      ;
; 0.301 ; r_addr[0]     ; r_addr[1]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.418      ;
; 0.321 ; state.WAIT    ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.438      ;
; 0.333 ; shift_cnt[2]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.450      ;
; 0.348 ; pose_flag     ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.464      ;
; 0.350 ; state.W_REG   ; state.STOP                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.467      ;
; 0.350 ; state.W_REG   ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.467      ;
; 0.358 ; state.W_REG   ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.476      ;
; 0.360 ; state.R_MEM   ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.477      ;
; 0.368 ; state.W_REG   ; tck                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.487      ;
; 0.373 ; div_cnt[1]    ; div_cnt[3]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.490      ;
; 0.373 ; div_cnt[1]    ; pose_flag                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.490      ;
; 0.377 ; div_cnt[1]    ; div_cnt[0]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.494      ;
; 0.383 ; pose_flag     ; wait_cnt[1]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.499      ;
; 0.388 ; pose_flag     ; wait_cnt[0]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.504      ;
; 0.389 ; pose_flag     ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.505      ;
; 0.392 ; state.W_REG   ; shift_cnt[1]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.510      ;
; 0.394 ; state.W_REG   ; shift_cnt[0]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.512      ;
; 0.400 ; wait_cnt[3]   ; state.R_MEM                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.516      ;
; 0.402 ; r_addr[0]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.519      ;
; 0.414 ; state.IDLE    ; state.WAIT                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.531      ;
; 0.421 ; shift_cnt[3]  ; state.W_REG                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.537      ;
; 0.425 ; div_cnt[4]    ; div_cnt[4]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.542      ;
; 0.425 ; div_cnt[1]    ; div_cnt[2]                                                                                                                    ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.542      ;
; 0.430 ; state.WAIT    ; wait_cnt[2]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.548      ;
; 0.433 ; shift_cnt[1]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.550      ;
; 0.437 ; wait_cnt[3]   ; wait_cnt[3]                                                                                                                   ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.554      ;
; 0.437 ; r_addr[2]     ; r_addr[3]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.554      ;
; 0.439 ; shift_cnt[0]  ; shift_cnt[3]                                                                                                                  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.556      ;
; 0.441 ; r_addr[2]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.558      ;
; 0.441 ; r_addr[1]     ; data_end                                                                                                                      ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.558      ;
; 0.445 ; state.W_REG   ; csn                                                                                                                           ; sclk         ; sclk        ; 0.000        ; 0.027      ; 0.554      ;
; 0.446 ; r_addr[3]     ; r_addr[4]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.563      ;
; 0.446 ; r_addr[1]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.563      ;
; 0.447 ; r_addr[0]     ; r_addr[2]                                                                                                                     ; sclk         ; sclk        ; 0.000        ; 0.035      ; 0.564      ;
+-------+---------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'sclk'                                                                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sclk  ; Rise       ; sclk                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; csn                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; data_end                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; sdi                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; tck                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; -0.130 ; 0.100        ; 0.230          ; Low Pulse Width ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.129 ; 0.101        ; 0.230          ; Low Pulse Width ; sclk  ; Rise       ; ram_16_32_sr:ram_16_32_sr_inst|altsyncram:altsyncram_component|altsyncram_7ji1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; clk_p                                                                                                                         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; conf_end~reg0                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; csn                                                                                                                           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; data_end                                                                                                                      ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; div_cnt[0]                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; div_cnt[1]                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; div_cnt[2]                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; div_cnt[3]                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; div_cnt[4]                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; pose_flag                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[0]                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[1]                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[2]                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[3]                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[4]                                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; sdi                                                                                                                           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[0]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[10]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[11]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[12]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[13]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[14]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[15]                                                                                                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[1]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[2]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[3]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[4]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[5]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[6]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[7]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[8]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_buf[9]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_cnt[0]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_cnt[1]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_cnt[2]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; shift_cnt[3]                                                                                                                  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; state.IDLE                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; state.R_MEM                                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; state.STOP                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; state.WAIT                                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; state.W_REG                                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; tck                                                                                                                           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; wait_cnt[0]                                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; wait_cnt[1]                                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; wait_cnt[2]                                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; sclk  ; Rise       ; wait_cnt[3]                                                                                                                   ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; sclk  ; Rise       ; conf_end~reg0|clk                                                                                                             ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; sclk  ; Rise       ; data_end|clk                                                                                                                  ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; sclk  ; Rise       ; r_addr[0]|clk                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; work_en   ; sclk       ; 1.235 ; 1.858 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; work_en   ; sclk       ; -0.866 ; -1.449 ; Rise       ; sclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 3.195 ; 3.269 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 3.298 ; 3.378 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 3.584 ; 3.462 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 3.291 ; 3.372 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 3.089 ; 3.160 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 3.187 ; 3.264 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 3.463 ; 3.346 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 3.181 ; 3.259 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.852  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
;  sclk            ; -3.852  ; 0.148 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -84.62  ; 0.0   ; 0.0      ; 0.0     ; -77.0               ;
;  sclk            ; -84.620 ; 0.000 ; N/A      ; N/A     ; -77.000             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; work_en   ; sclk       ; 2.775 ; 3.248 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; work_en   ; sclk       ; -0.866 ; -1.449 ; Rise       ; sclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 6.675 ; 6.679 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 6.895 ; 6.863 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 7.176 ; 7.119 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 6.898 ; 6.864 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conf_end  ; sclk       ; 3.089 ; 3.160 ; Rise       ; sclk            ;
; spi_clk   ; sclk       ; 3.187 ; 3.264 ; Rise       ; sclk            ;
; spi_csn   ; sclk       ; 3.463 ; 3.346 ; Rise       ; sclk            ;
; spi_sdi   ; sclk       ; 3.181 ; 3.259 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; conf_end      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_sdi       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_csn       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; spi_sdo                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; work_en                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; conf_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; spi_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; spi_sdi       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; spi_csn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; conf_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; spi_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; spi_sdi       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; spi_csn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; conf_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; spi_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; spi_sdi       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; spi_csn       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 258      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; sclk     ; 258      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Tue May 09 15:54:10 2017
Info: Command: quartus_sta spi -c spi
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.852
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.852             -84.620 sclk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -77.000 sclk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.185             -66.238 sclk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.408 sclk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.042             -15.241 sclk 
Info (332146): Worst-case hold slack is 0.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.148               0.000 sclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.019 sclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Tue May 09 15:54:12 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


