# USTC_卢建良_COD_Lab
2023春季学期

Lab5 选做完成`jal`提前

Lab5流水线CPU数据通路中，如果存在形如
```
addi x1, x0, 114
lw x2, (1234)x0
add x3, x1, x2 
```
的指令序列，则执行`add`指令时，将会插入一次气泡，并使得`addi`指令前递的数据丢失（助教全责）。