TimeQuest Timing Analyzer report for DE2_TOP
Thu May 07 09:24:49 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'comb_3|altpll_0|sd1|pll|clk[0]'
 13. Slow Model Hold: 'comb_3|altpll_0|sd1|pll|clk[0]'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Slow Model Minimum Pulse Width: 'comb_3|altpll_0|sd1|pll|clk[0]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'comb_3|altpll_0|sd1|pll|clk[0]'
 32. Fast Model Hold: 'comb_3|altpll_0|sd1|pll|clk[0]'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Fast Model Minimum Pulse Width: 'comb_3|altpll_0|sd1|pll|clk[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Progagation Delay
 51. Minimum Progagation Delay
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_TOP                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------+
; SDC File List                                                                                  ;
+------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                              ; Status ; Read at                  ;
+------------------------------------------------------------+--------+--------------------------+
; pll_clock/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Thu May 07 09:24:43 2015 ;
; DE2_TOP.sdc                                                ; OK     ; Thu May 07 09:24:43 2015 ;
+------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; clk                            ; Base      ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; comb_3|altpll_0|sd1|pll|clk[0] ; Generated ; 50.000 ; 20.0 MHz  ; 10.000 ; 35.000 ; 50.00      ; 5         ; 2           ;       ;        ;           ;            ; false    ; clk    ; comb_3|altpll_0|sd1|pll|inclk[0] ; { comb_3|altpll_0|sd1|pll|clk[0] } ;
+--------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 10.44 MHz ; 10.44 MHz       ; comb_3|altpll_0|sd1|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; comb_3|altpll_0|sd1|pll|clk[0] ; -45.815 ; -228.053      ;
+--------------------------------+---------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; comb_3|altpll_0|sd1|pll|clk[0] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; 10.000 ; 0.000         ;
; comb_3|altpll_0|sd1|pll|clk[0] ; 24.000 ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                                                                ;
+---------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -45.815 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.851     ;
; -45.770 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.804     ;
; -45.744 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.780     ;
; -45.699 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.733     ;
; -45.673 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.709     ;
; -45.628 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.662     ;
; -45.627 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.661     ;
; -45.602 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.638     ;
; -45.557 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.591     ;
; -45.556 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.590     ;
; -45.514 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.555     ;
; -45.485 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.519     ;
; -45.443 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.484     ;
; -45.432 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.473     ;
; -45.414 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.448     ;
; -45.395 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.436     ;
; -45.393 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.429     ;
; -45.372 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.413     ;
; -45.364 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.405     ;
; -45.361 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.402     ;
; -45.324 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.365     ;
; -45.322 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.358     ;
; -45.301 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.342     ;
; -45.293 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.334     ;
; -45.290 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.331     ;
; -45.253 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.294     ;
; -45.251 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.287     ;
; -45.222 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.263     ;
; -45.219 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.255     ;
; -45.219 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.260     ;
; -45.182 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.223     ;
; -45.180 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 95.216     ;
; -45.174 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.208     ;
; -45.151 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.192     ;
; -45.145 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.186     ;
; -45.086 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.127     ;
; -45.074 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.115     ;
; -45.031 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 95.065     ;
; -45.015 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.056     ;
; -45.003 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.044     ;
; -45.001 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.042     ;
; -44.966 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 95.007     ;
; -44.947 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.982     ;
; -44.944 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.985     ;
; -44.932 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.973     ;
; -44.930 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.971     ;
; -44.918 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.959     ;
; -44.895 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.936     ;
; -44.876 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.911     ;
; -44.873 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.914     ;
; -44.871 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.906     ;
; -44.859 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.900     ;
; -44.836 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.877     ;
; -44.824 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.865     ;
; -44.808 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.845     ;
; -44.805 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.840     ;
; -44.802 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.843     ;
; -44.800 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.835     ;
; -44.799 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.840     ;
; -44.797 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.000      ; 94.833     ;
; -44.788 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.829     ;
; -44.768 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.809     ;
; -44.756 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.793     ;
; -44.753 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.794     ;
; -44.737 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.774     ;
; -44.734 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.769     ;
; -44.731 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.772     ;
; -44.729 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.764     ;
; -44.685 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.722     ;
; -44.666 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.703     ;
; -44.660 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.701     ;
; -44.658 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.693     ;
; -44.614 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.651     ;
; -44.595 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.632     ;
; -44.589 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.630     ;
; -44.584 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.625     ;
; -44.568 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.605     ;
; -44.549 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.590     ;
; -44.543 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.580     ;
; -44.526 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.563     ;
; -44.513 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.554     ;
; -44.497 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.534     ;
; -44.490 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.531     ;
; -44.455 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.492     ;
; -44.443 ; tile_select:ts|enemy_x[6]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.478     ;
; -44.442 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.483     ;
; -44.426 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.463     ;
; -44.405 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.446     ;
; -44.397 ; tile_select:ts|enemy_x[7]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.432     ;
; -44.384 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.421     ;
; -44.372 ; tile_select:ts|enemy_x[6]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.407     ;
; -44.371 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.412     ;
; -44.370 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.005      ; 94.411     ;
; -44.355 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.392     ;
; -44.351 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.386     ;
; -44.326 ; tile_select:ts|enemy_x[7]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.361     ;
; -44.313 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.001      ; 94.350     ;
; -44.301 ; tile_select:ts|enemy_x[6]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.336     ;
; -44.281 ; tile_select:ts|our_x[0]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.316     ;
; -44.275 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 94.310     ;
+---------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                                                                                                              ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]         ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|Filter_cnt[1]                      ; async_receiver:RX|Filter_cnt[1]                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|Filter_cnt[0]                      ; async_receiver:RX|Filter_cnt[0]                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|RxD_bit                            ; async_receiver:RX|RxD_bit                            ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|RxD_state[1]                       ; async_receiver:RX|RxD_state[1]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|RxD_state[0]                       ; async_receiver:RX|RxD_state[0]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|RxD_state[2]                       ; async_receiver:RX|RxD_state[2]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|RxD_state[3]                       ; async_receiver:RX|RxD_state[3]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|OversamplingCnt[0]                 ; async_receiver:RX|OversamplingCnt[0]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|OversamplingCnt[1]                 ; async_receiver:RX|OversamplingCnt[1]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_receiver:RX|OversamplingCnt[2]                 ; async_receiver:RX|OversamplingCnt[2]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; recieveOrder:comb_7|next.0011                        ; recieveOrder:comb_7|next.0011                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; recieveOrder:comb_7|next.0000                        ; recieveOrder:comb_7|next.0000                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; recieveOrder:comb_7|isWhite                          ; recieveOrder:comb_7|isWhite                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0010010                          ; tile_select:ts|prev.0010010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0000111                          ; tile_select:ts|prev.0000111                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; recieveOrder:comb_7|rel_y[0]                         ; recieveOrder:comb_7|rel_y[0]                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_transmitter:TX|TxD_state[1]                    ; async_transmitter:TX|TxD_state[1]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_transmitter:TX|TxD_state[3]                    ; async_transmitter:TX|TxD_state[3]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; async_transmitter:TX|TxD_state[0]                    ; async_transmitter:TX|TxD_state[0]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[0]                     ; serialArraySend:comb_6|curser[0]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[1]                     ; serialArraySend:comb_6|curser[1]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[2]                     ; serialArraySend:comb_6|curser[2]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[3]                     ; serialArraySend:comb_6|curser[3]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[4]                     ; serialArraySend:comb_6|curser[4]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.000001                      ; controller:comb_101|prev.000001                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.001001                      ; controller:comb_101|prev.001001                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.001011                      ; controller:comb_101|prev.001011                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.001101                      ; controller:comb_101|prev.001101                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; recieveOrder:comb_7|rel_x[0]                         ; recieveOrder:comb_7|rel_x[0]                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|findMinLoop:fml|prev.00011110         ; tile_select:ts|findMinLoop:fml|prev.00011110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|findMinLoop:fml|prev.00100110         ; tile_select:ts|findMinLoop:fml|prev.00100110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|findMinLoop:fml|skip1                 ; tile_select:ts|findMinLoop:fml|skip1                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0010001                          ; tile_select:ts|prev.0010001                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0001011                          ; tile_select:ts|prev.0001011                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[5]                     ; serialArraySend:comb_6|curser[5]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serialArraySend:comb_6|curser[6]                     ; serialArraySend:comb_6|curser[6]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0001111                          ; tile_select:ts|prev.0001111                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0000000                          ; tile_select:ts|prev.0000000                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.000100                      ; controller:comb_101|prev.000100                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.000110                      ; controller:comb_101|prev.000110                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0000010                          ; tile_select:ts|prev.0000010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|findMinLoop:fml|prev.00000000         ; tile_select:ts|findMinLoop:fml|prev.00000000         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|findMinLoop:fml|prev.00001101         ; tile_select:ts|findMinLoop:fml|prev.00001101         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; placer:pl|prev.1010                                  ; placer:pl|prev.1010                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tile_select:ts|prev.0000100                          ; tile_select:ts|prev.0000100                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; read_write_tile:rwt|my_sram_controller:msc|prev.0100 ; read_write_tile:rwt|my_sram_controller:msc|prev.0100 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; read_write_tile:rwt|prev.011                         ; read_write_tile:rwt|prev.011                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; placer:pl|prev.1111                                  ; placer:pl|prev.1111                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controller:comb_101|prev.001000                      ; controller:comb_101|prev.001000                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; tile_select:ts|prev.0010010                          ; tile_select:ts|prev.0000110                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; recieveOrder:comb_7|next.0001                        ; recieveOrder:comb_7|prev.0001                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; tile_select:ts|prev.0000000                          ; tile_select:ts|prev.0010011                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; force_move:fm|prev.0000010                           ; force_move:fm|prev.0000011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; tile_select:ts|findMinLoop:fml|prev.00000000         ; tile_select:ts|findMinLoop:fml|prev.00000001         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; force_move:fm|prev.0010110                           ; force_move:fm|prev.0010111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; tile_select:ts|prev.0000100                          ; tile_select:ts|prev.0000101                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; tile_select:ts|prev.0010011                          ; tile_select:ts|prev.0010100                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; recieveOrder:comb_7|next.0101                        ; recieveOrder:comb_7|prev.0101                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; tile_select:ts|findMinLoop:fml|prev.00000101         ; tile_select:ts|findMinLoop:fml|prev.00000110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; recieveOrder:comb_7|next.0010                        ; recieveOrder:comb_7|prev.0010                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; placer:pl|prev.0000                                  ; placer:pl|prev.0001                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; tile_select:ts|findMinLoop:fml|prev.00101110         ; tile_select:ts|findMinLoop:fml|prev.00101111         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; read_write_tile:rwt|my_sram_controller:msc|prev.0101 ; read_write_tile:rwt|my_sram_controller:msc|prev.0110 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; recieveOrder:comb_7|next.0000                        ; recieveOrder:comb_7|prev.0000                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; placer:pl|prev.0101                                  ; placer:pl|prev.0110                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; placer:pl|max_off_y[9]                               ; placer:pl|max_off_y[9]                               ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; tile_select:ts|prev.0000111                          ; tile_select:ts|prev.0001000                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; placer:pl|prev.0011                                  ; placer:pl|prev.0100                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; tile_select:ts|prev.0001001                          ; tile_select:ts|prev.0001010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; tile_select:ts|findMinLoop:fml|prev.00000110         ; tile_select:ts|findMinLoop:fml|prev.00010000         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; read_write_tile:rwt|my_sram_controller:msc|prev.0101 ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; recieveOrder:comb_7|next.0011                        ; recieveOrder:comb_7|prev.0011                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; force_move:fm|prev.0010010                           ; force_move:fm|prev.0010011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; placer:pl|prev.1011                                  ; placer:pl|prev.1100                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; tile_select:ts|findMinLoop:fml|prev.00110100         ; tile_select:ts|findMinLoop:fml|prev.00001100         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; async_receiver:RX|RxD_sync[0]                        ; async_receiver:RX|RxD_sync[1]                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.534 ; read_write_tile:rwt|my_sram_controller:msc|prev.0011 ; read_write_tile:rwt|my_sram_controller:msc|prev.0000 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; tile_select:ts|findMinLoop:fml|prev.00010011         ; tile_select:ts|findMinLoop:fml|prev.00010100         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; force_move:fm|prev.0011101                           ; force_move:fm|prev.0011110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; read_write_tile:rwt|my_sram_controller:msc|prev.0011 ; read_write_tile:rwt|prev.100                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; force_move:fm|prev.0011010                           ; force_move:fm|prev.0011011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; placer:pl|max_off_x[9]                               ; placer:pl|max_off_x[9]                               ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; force_move:fm|prev.0011111                           ; force_move:fm|prev.0100000                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; force_move:fm|prev.0001110                           ; force_move:fm|prev.0001111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; tile_select:ts|findMinLoop:fml|prev.00101010         ; tile_select:ts|findMinLoop:fml|prev.00101011         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; tile_select:ts|findMinLoop:fml|prev.00110001         ; tile_select:ts|findMinLoop:fml|prev.00110010         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.539 ; force_move:fm|prev.0010101                           ; force_move:fm|prev.0010110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; force_move:fm|prev.0000101                           ; force_move:fm|prev.0000110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; tile_select:ts|findMinLoop:fml|prev.00101100         ; tile_select:ts|findMinLoop:fml|prev.00101101         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; placer:pl|prev.0110                                  ; placer:pl|prev.0111                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; tile_select:ts|findMinLoop:fml|prev.00101000         ; tile_select:ts|findMinLoop:fml|prev.00101001         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; force_move:fm|prev.0010000                           ; force_move:fm|prev.0010001                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; placer:pl|max_off_y[3]                               ; tile_select:ts|max_off_y[3]                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; force_move:fm|prev.0011110                           ; force_move:fm|prev.0011111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; force_move:fm|prev.0001001                           ; force_move:fm|prev.0001010                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; placer:pl|max_off_y[1]                               ; tile_select:ts|max_off_y[1]                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; async_receiver:RX|OversamplingCnt[1]                 ; async_receiver:RX|OversamplingCnt[2]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; async_transmitter:TX|TxD_state[0]                    ; async_transmitter:TX|TxD_state[3]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.813      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[10]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[10]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[11]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[11]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[12]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[12]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[13]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[13]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[14]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[14]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[15]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[15]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[16]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[16]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[17]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[17]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[18]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[18]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[19]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[19]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[1]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[1]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[20]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[20]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[2]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[2]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[3]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[3]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[4]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[4]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[5]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[5]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[6]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[6]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[7]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[7]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[8]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[8]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[9]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[9]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[0]                  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[0]                  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[1]                  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[1]                  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[0]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[0]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[1]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[1]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[2]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[2]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_bit                        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_bit                        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data_ready                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data_ready                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[0]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[0]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[1]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[1]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[2]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[2]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[3]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[3]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[0]  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[0]  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[10] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[10] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[11] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[11] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[12] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[12] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[13] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[13] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[14] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[14] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[15] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[15] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[16] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[16] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 10.786 ; 10.786 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 10.713 ; 10.713 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 9.649  ; 9.649  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 10.517 ; 10.517 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 10.786 ; 10.786 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 10.232 ; 10.232 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 8.919  ; 8.919  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 10.590 ; 10.590 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 9.804  ; 9.804  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 9.107  ; 9.107  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 9.821  ; 9.821  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 9.332  ; 9.332  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 10.510 ; 10.510 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 9.231  ; 9.231  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 9.039  ; 9.039  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 9.233  ; 9.233  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 9.770  ; 9.770  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; 10.952 ; 10.952 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; 10.952 ; 10.952 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; 6.888  ; 6.888  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; -5.644 ; -5.644 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; -6.245 ; -6.245 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; -6.377 ; -6.377 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; -5.860 ; -5.860 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; -5.947 ; -5.947 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; -6.112 ; -6.112 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; -6.352 ; -6.352 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; -6.065 ; -6.065 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; -5.663 ; -5.663 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; -5.885 ; -5.885 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; -6.375 ; -6.375 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; -5.868 ; -5.868 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; -5.670 ; -5.670 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; -5.861 ; -5.861 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; -6.333 ; -6.333 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; -5.644 ; -5.644 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; -5.657 ; -5.657 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; -6.302 ; -6.302 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; -6.302 ; -6.302 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; -6.658 ; -6.658 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 9.440  ; 9.440  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 7.745  ; 7.745  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 7.675  ; 7.675  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 7.075  ; 7.075  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 8.059  ; 8.059  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 8.924  ; 8.924  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 7.796  ; 7.796  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 9.440  ; 9.440  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 8.104  ; 8.104  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 5.245  ; 5.245  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 7.805  ; 7.805  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 7.118  ; 7.118  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 7.805  ; 7.805  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 7.044  ; 7.044  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 6.272  ; 6.272  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 7.247  ; 7.247  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 7.001  ; 7.001  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 7.435  ; 7.435  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 7.459  ; 7.459  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 5.953  ; 5.953  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 5.991  ; 5.991  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 6.243  ; 6.243  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 7.076  ; 7.076  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 7.141  ; 7.141  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 6.153  ; 6.153  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 6.978  ; 6.978  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 6.719  ; 6.719  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 6.831  ; 6.831  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 6.435  ; 6.435  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 21.767 ; 21.767 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 17.502 ; 17.502 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 19.711 ; 19.711 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 18.504 ; 18.504 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 20.219 ; 20.219 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 19.752 ; 19.752 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 21.097 ; 21.097 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 18.861 ; 18.861 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 21.012 ; 21.012 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 17.317 ; 17.317 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 18.718 ; 18.718 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 18.415 ; 18.415 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 20.283 ; 20.283 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 18.463 ; 18.463 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 20.002 ; 20.002 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 19.699 ; 19.699 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 21.767 ; 21.767 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 20.156 ; 20.156 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 19.100 ; 19.100 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 7.155  ; 7.155  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 6.560  ; 6.560  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 7.077  ; 7.077  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 6.564  ; 6.564  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 6.566  ; 6.566  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 6.263  ; 6.263  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 6.710  ; 6.710  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 6.286  ; 6.286  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 6.245  ; 6.245  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 6.305  ; 6.305  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 7.155  ; 7.155  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 6.090  ; 6.090  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 6.083  ; 6.083  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 6.069  ; 6.069  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 6.594  ; 6.594  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 6.056  ; 6.056  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 5.944  ; 5.944  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 5.958  ; 5.958  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 6.761  ; 6.761  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 5.245 ; 5.245 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 6.557 ; 6.557 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 6.314 ; 6.314 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 6.229 ; 6.229 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 7.232 ; 7.232 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 6.894 ; 6.894 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 6.181 ; 6.181 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 5.647 ; 5.647 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 6.145 ; 6.145 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 5.245 ; 5.245 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 5.528 ; 5.528 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 7.033 ; 7.033 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 7.377 ; 7.377 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 7.011 ; 7.011 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 6.252 ; 6.252 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 6.664 ; 6.664 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 6.674 ; 6.674 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 7.278 ; 7.278 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 6.959 ; 6.959 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 5.683 ; 5.683 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 5.528 ; 5.528 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 6.112 ; 6.112 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 6.148 ; 6.148 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 5.999 ; 5.999 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 6.085 ; 6.085 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 6.892 ; 6.892 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 6.562 ; 6.562 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 6.417 ; 6.417 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 6.309 ; 6.309 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 6.025 ; 6.025 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 6.649 ; 6.649 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 7.609 ; 7.609 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 6.025 ; 6.025 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 7.987 ; 7.987 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 7.224 ; 7.224 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 7.505 ; 7.505 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 6.553 ; 6.553 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 6.870 ; 6.870 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 6.256 ; 6.256 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 7.132 ; 7.132 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 7.365 ; 7.365 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 6.961 ; 6.961 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 7.084 ; 7.084 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 6.609 ; 6.609 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 7.099 ; 7.099 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 6.537 ; 6.537 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 7.058 ; 7.058 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 6.170 ; 6.170 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 4.730 ; 4.730 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 5.389 ; 5.389 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 6.272 ; 6.272 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 5.383 ; 5.383 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 5.340 ; 5.340 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 5.179 ; 5.179 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 5.762 ; 5.762 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 5.200 ; 5.200 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 4.930 ; 4.930 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 5.137 ; 5.137 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 6.038 ; 6.038 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 4.731 ; 4.731 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 4.759 ; 4.759 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 4.752 ; 4.752 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 5.635 ; 5.635 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 4.730 ; 4.730 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 4.731 ; 4.731 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 5.533 ; 5.533 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 6.584 ; 6.584 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; SW[1]      ; LEDR[1]     ; 9.104 ; 9.104 ; 9.104 ; 9.104 ;
; SW[1]      ; LEDR[2]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[1]      ; LEDR[3]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[1]      ; LEDR[4]     ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; SW[1]      ; LEDR[5]     ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; SW[1]      ; LEDR[6]     ; 9.490 ; 9.490 ; 9.490 ; 9.490 ;
; SW[1]      ; LEDR[7]     ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; SW[1]      ; LEDR[8]     ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; SW[1]      ; LEDR[9]     ; 7.465 ; 7.465 ; 7.465 ; 7.465 ;
; SW[1]      ; LEDR[10]    ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; SW[1]      ; LEDR[11]    ; 7.450 ; 7.450 ; 7.450 ; 7.450 ;
; SW[1]      ; LEDR[12]    ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; SW[1]      ; LEDR[13]    ; 7.469 ; 7.469 ; 7.469 ; 7.469 ;
; SW[1]      ; LEDR[14]    ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; SW[1]      ; LEDR[15]    ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; SW[1]      ; LEDR[16]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; SW[1]      ; LEDR[17]    ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; SW[1]      ; LEDR[1]     ; 9.104 ; 9.104 ; 9.104 ; 9.104 ;
; SW[1]      ; LEDR[2]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[1]      ; LEDR[3]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[1]      ; LEDR[4]     ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; SW[1]      ; LEDR[5]     ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; SW[1]      ; LEDR[6]     ; 9.490 ; 9.490 ; 9.490 ; 9.490 ;
; SW[1]      ; LEDR[7]     ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; SW[1]      ; LEDR[8]     ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; SW[1]      ; LEDR[9]     ; 7.465 ; 7.465 ; 7.465 ; 7.465 ;
; SW[1]      ; LEDR[10]    ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; SW[1]      ; LEDR[11]    ; 7.450 ; 7.450 ; 7.450 ; 7.450 ;
; SW[1]      ; LEDR[12]    ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; SW[1]      ; LEDR[13]    ; 7.469 ; 7.469 ; 7.469 ; 7.469 ;
; SW[1]      ; LEDR[14]    ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; SW[1]      ; LEDR[15]    ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; SW[1]      ; LEDR[16]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; SW[1]      ; LEDR[17]    ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 6.154 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 6.848 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 6.861 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 6.861 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 6.841 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 6.685 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 6.685 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 6.685 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 6.476 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 6.476 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 6.476 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 6.476 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 6.476 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 6.175 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 6.175 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 6.165 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 6.154 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 5.729 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 6.423 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 6.436 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 6.436 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 6.416 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 6.260 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 6.260 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 6.260 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 6.051 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 6.051 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 6.051 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 6.051 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 6.051 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 5.750 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 5.750 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 5.740 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 5.729 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 6.154     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 6.848     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 6.861     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 6.861     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 6.841     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 6.685     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 6.685     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 6.685     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 6.476     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 6.476     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 6.476     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 6.476     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 6.476     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 6.175     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 6.175     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 6.165     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 6.154     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 5.729     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 6.423     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 6.436     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 6.436     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 6.416     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 6.260     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 6.260     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 6.260     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 6.051     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 6.051     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 6.051     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 6.051     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 6.051     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 5.750     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 5.750     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 5.740     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 5.729     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; comb_3|altpll_0|sd1|pll|clk[0] ; 8.330 ; 0.000         ;
+--------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; comb_3|altpll_0|sd1|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; 10.000 ; 0.000         ;
; comb_3|altpll_0|sd1|pll|clk[0] ; 24.000 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                                                              ;
+-------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.330 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.700     ;
; 8.359 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.670     ;
; 8.365 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.665     ;
; 8.394 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.635     ;
; 8.400 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.630     ;
; 8.401 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.628     ;
; 8.429 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.600     ;
; 8.435 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.595     ;
; 8.436 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.593     ;
; 8.457 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.578     ;
; 8.464 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.565     ;
; 8.471 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.558     ;
; 8.492 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.543     ;
; 8.503 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.532     ;
; 8.506 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.523     ;
; 8.515 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.515     ;
; 8.518 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.517     ;
; 8.527 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.508     ;
; 8.538 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.497     ;
; 8.546 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.489     ;
; 8.550 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.480     ;
; 8.553 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.482     ;
; 8.562 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.473     ;
; 8.573 ; tile_select:ts|prev.0010000 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.457     ;
; 8.573 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.462     ;
; 8.581 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.454     ;
; 8.585 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.445     ;
; 8.588 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.447     ;
; 8.602 ; tile_select:ts|prev.0010001 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.427     ;
; 8.608 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.427     ;
; 8.616 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.419     ;
; 8.620 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.410     ;
; 8.623 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.412     ;
; 8.644 ; tile_select:ts|prev.0001011 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.003     ; 41.385     ;
; 8.651 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.384     ;
; 8.657 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.378     ;
; 8.676 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.354     ;
; 8.692 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.343     ;
; 8.695 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.340     ;
; 8.700 ; tile_select:ts|off_x[0]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.335     ;
; 8.711 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.319     ;
; 8.718 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.312     ;
; 8.727 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.308     ;
; 8.729 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.306     ;
; 8.730 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.305     ;
; 8.746 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.284     ;
; 8.746 ; tile_select:ts|off_x[1]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.289     ;
; 8.749 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.282     ;
; 8.750 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.285     ;
; 8.753 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.277     ;
; 8.758 ; tile_select:ts|prev.0001100 ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.272     ;
; 8.761 ; tile_select:ts|off_x[2]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.274     ;
; 8.762 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.273     ;
; 8.764 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.271     ;
; 8.765 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.270     ;
; 8.781 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.249     ;
; 8.784 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.247     ;
; 8.785 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.250     ;
; 8.788 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.242     ;
; 8.789 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.242     ;
; 8.789 ; tile_select:ts|off_x[3]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.246     ;
; 8.799 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.236     ;
; 8.800 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.235     ;
; 8.819 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.212     ;
; 8.820 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.215     ;
; 8.823 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.207     ;
; 8.824 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.207     ;
; 8.826 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.209     ;
; 8.834 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.201     ;
; 8.854 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.177     ;
; 8.855 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.180     ;
; 8.859 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.172     ;
; 8.861 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.174     ;
; 8.882 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.149     ;
; 8.894 ; tile_select:ts|enemy_x[3]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.137     ;
; 8.896 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.139     ;
; 8.900 ; tile_select:ts|off_x[4]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.135     ;
; 8.909 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.122     ;
; 8.917 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.114     ;
; 8.919 ; tile_select:ts|enemy_x[0]   ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.111     ;
; 8.924 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.111     ;
; 8.931 ; tile_select:ts|off_x[9]     ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.104     ;
; 8.938 ; tile_select:ts|off_x[5]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.097     ;
; 8.943 ; tile_select:ts|enemy_x[6]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.087     ;
; 8.944 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.087     ;
; 8.952 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.079     ;
; 8.959 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.076     ;
; 8.961 ; tile_select:ts|our_x[0]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.069     ;
; 8.961 ; tile_select:ts|enemy_x[1]   ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.069     ;
; 8.972 ; tile_select:ts|enemy_x[7]   ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.058     ;
; 8.972 ; tile_select:ts|off_x[6]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.063     ;
; 8.978 ; tile_select:ts|enemy_x[6]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.052     ;
; 8.979 ; tile_select:ts|enemy_x[5]   ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.052     ;
; 8.987 ; tile_select:ts|enemy_x[4]   ; serialArraySend:comb_6|data[2] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.044     ;
; 8.992 ; tile_select:ts|enemy_x[2]   ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.001     ; 41.039     ;
; 8.993 ; tile_select:ts|off_x[7]     ; serialArraySend:comb_6|data[1] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.042     ;
; 8.994 ; tile_select:ts|off_x[8]     ; serialArraySend:comb_6|data[3] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; 0.003      ; 41.041     ;
; 8.996 ; tile_select:ts|our_x[0]     ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.034     ;
; 9.001 ; tile_select:ts|our_x[1]     ; serialArraySend:comb_6|data[5] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.029     ;
; 9.007 ; tile_select:ts|enemy_x[7]   ; serialArraySend:comb_6|data[4] ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 50.000       ; -0.002     ; 41.023     ;
+-------+-----------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                                                                                                              ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]         ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|Filter_cnt[1]                      ; async_receiver:RX|Filter_cnt[1]                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|Filter_cnt[0]                      ; async_receiver:RX|Filter_cnt[0]                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|RxD_bit                            ; async_receiver:RX|RxD_bit                            ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|RxD_state[1]                       ; async_receiver:RX|RxD_state[1]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|RxD_state[0]                       ; async_receiver:RX|RxD_state[0]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|RxD_state[2]                       ; async_receiver:RX|RxD_state[2]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|RxD_state[3]                       ; async_receiver:RX|RxD_state[3]                       ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|OversamplingCnt[0]                 ; async_receiver:RX|OversamplingCnt[0]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|OversamplingCnt[1]                 ; async_receiver:RX|OversamplingCnt[1]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_receiver:RX|OversamplingCnt[2]                 ; async_receiver:RX|OversamplingCnt[2]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; recieveOrder:comb_7|next.0011                        ; recieveOrder:comb_7|next.0011                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; recieveOrder:comb_7|next.0000                        ; recieveOrder:comb_7|next.0000                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; recieveOrder:comb_7|isWhite                          ; recieveOrder:comb_7|isWhite                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0010010                          ; tile_select:ts|prev.0010010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0000111                          ; tile_select:ts|prev.0000111                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; recieveOrder:comb_7|rel_y[0]                         ; recieveOrder:comb_7|rel_y[0]                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_transmitter:TX|TxD_state[1]                    ; async_transmitter:TX|TxD_state[1]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_transmitter:TX|TxD_state[3]                    ; async_transmitter:TX|TxD_state[3]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; async_transmitter:TX|TxD_state[0]                    ; async_transmitter:TX|TxD_state[0]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[0]                     ; serialArraySend:comb_6|curser[0]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[1]                     ; serialArraySend:comb_6|curser[1]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[2]                     ; serialArraySend:comb_6|curser[2]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[3]                     ; serialArraySend:comb_6|curser[3]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[4]                     ; serialArraySend:comb_6|curser[4]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.000001                      ; controller:comb_101|prev.000001                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.001001                      ; controller:comb_101|prev.001001                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.001011                      ; controller:comb_101|prev.001011                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.001101                      ; controller:comb_101|prev.001101                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; recieveOrder:comb_7|rel_x[0]                         ; recieveOrder:comb_7|rel_x[0]                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|findMinLoop:fml|prev.00011110         ; tile_select:ts|findMinLoop:fml|prev.00011110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|findMinLoop:fml|prev.00100110         ; tile_select:ts|findMinLoop:fml|prev.00100110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|findMinLoop:fml|skip1                 ; tile_select:ts|findMinLoop:fml|skip1                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0010001                          ; tile_select:ts|prev.0010001                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0001011                          ; tile_select:ts|prev.0001011                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[5]                     ; serialArraySend:comb_6|curser[5]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serialArraySend:comb_6|curser[6]                     ; serialArraySend:comb_6|curser[6]                     ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0001111                          ; tile_select:ts|prev.0001111                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0000000                          ; tile_select:ts|prev.0000000                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.000100                      ; controller:comb_101|prev.000100                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.000110                      ; controller:comb_101|prev.000110                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0000010                          ; tile_select:ts|prev.0000010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|findMinLoop:fml|prev.00000000         ; tile_select:ts|findMinLoop:fml|prev.00000000         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|findMinLoop:fml|prev.00001101         ; tile_select:ts|findMinLoop:fml|prev.00001101         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; placer:pl|prev.1010                                  ; placer:pl|prev.1010                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tile_select:ts|prev.0000100                          ; tile_select:ts|prev.0000100                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; read_write_tile:rwt|my_sram_controller:msc|prev.0100 ; read_write_tile:rwt|my_sram_controller:msc|prev.0100 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; read_write_tile:rwt|prev.011                         ; read_write_tile:rwt|prev.011                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; placer:pl|prev.1111                                  ; placer:pl|prev.1111                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controller:comb_101|prev.001000                      ; controller:comb_101|prev.001000                      ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; tile_select:ts|prev.0010010                          ; tile_select:ts|prev.0000110                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; recieveOrder:comb_7|next.0001                        ; recieveOrder:comb_7|prev.0001                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; tile_select:ts|prev.0000000                          ; tile_select:ts|prev.0010011                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; tile_select:ts|findMinLoop:fml|prev.00000000         ; tile_select:ts|findMinLoop:fml|prev.00000001         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; force_move:fm|prev.0010110                           ; force_move:fm|prev.0010111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; force_move:fm|prev.0000010                           ; force_move:fm|prev.0000011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; tile_select:ts|prev.0000100                          ; tile_select:ts|prev.0000101                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; tile_select:ts|prev.0010011                          ; tile_select:ts|prev.0010100                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; placer:pl|max_off_y[9]                               ; placer:pl|max_off_y[9]                               ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; recieveOrder:comb_7|next.0101                        ; recieveOrder:comb_7|prev.0101                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; placer:pl|prev.0011                                  ; placer:pl|prev.0100                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; tile_select:ts|findMinLoop:fml|prev.00000110         ; tile_select:ts|findMinLoop:fml|prev.00010000         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; tile_select:ts|findMinLoop:fml|prev.00101110         ; tile_select:ts|findMinLoop:fml|prev.00101111         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; tile_select:ts|findMinLoop:fml|prev.00000101         ; tile_select:ts|findMinLoop:fml|prev.00000110         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; read_write_tile:rwt|my_sram_controller:msc|prev.0101 ; read_write_tile:rwt|my_sram_controller:msc|prev.0110 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; recieveOrder:comb_7|next.0010                        ; recieveOrder:comb_7|prev.0010                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; recieveOrder:comb_7|next.0000                        ; recieveOrder:comb_7|prev.0000                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; placer:pl|prev.1011                                  ; placer:pl|prev.1100                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; tile_select:ts|prev.0001001                          ; tile_select:ts|prev.0001010                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; placer:pl|prev.0101                                  ; placer:pl|prev.0110                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; placer:pl|prev.0000                                  ; placer:pl|prev.0001                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; force_move:fm|prev.0010010                           ; force_move:fm|prev.0010011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; tile_select:ts|prev.0000111                          ; tile_select:ts|prev.0001000                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; tile_select:ts|findMinLoop:fml|prev.00010011         ; tile_select:ts|findMinLoop:fml|prev.00010100         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; tile_select:ts|findMinLoop:fml|prev.00110001         ; tile_select:ts|findMinLoop:fml|prev.00110010         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; tile_select:ts|findMinLoop:fml|prev.00110100         ; tile_select:ts|findMinLoop:fml|prev.00001100         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; read_write_tile:rwt|my_sram_controller:msc|prev.0101 ; read_write_tile:rwt|my_sram_controller:msc|just_mark ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; recieveOrder:comb_7|next.0011                        ; recieveOrder:comb_7|prev.0011                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; placer:pl|max_off_x[9]                               ; placer:pl|max_off_x[9]                               ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; read_write_tile:rwt|my_sram_controller:msc|prev.0011 ; read_write_tile:rwt|my_sram_controller:msc|prev.0000 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; async_receiver:RX|RxD_sync[0]                        ; async_receiver:RX|RxD_sync[1]                        ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; force_move:fm|prev.0011101                           ; force_move:fm|prev.0011110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; read_write_tile:rwt|my_sram_controller:msc|prev.0011 ; read_write_tile:rwt|prev.100                         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; force_move:fm|prev.0011010                           ; force_move:fm|prev.0011011                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; force_move:fm|prev.0001110                           ; force_move:fm|prev.0001111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; tile_select:ts|findMinLoop:fml|prev.00101100         ; tile_select:ts|findMinLoop:fml|prev.00101101         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; placer:pl|prev.0110                                  ; placer:pl|prev.0111                                  ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; force_move:fm|prev.0011111                           ; force_move:fm|prev.0100000                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; force_move:fm|prev.0010101                           ; force_move:fm|prev.0010110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; force_move:fm|prev.0000101                           ; force_move:fm|prev.0000110                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; tile_select:ts|findMinLoop:fml|prev.00101010         ; tile_select:ts|findMinLoop:fml|prev.00101011         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; force_move:fm|prev.0010000                           ; force_move:fm|prev.0010001                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; async_transmitter:TX|TxD_state[0]                    ; async_transmitter:TX|TxD_state[3]                    ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; tile_select:ts|findMinLoop:fml|prev.00101000         ; tile_select:ts|findMinLoop:fml|prev.00101001         ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; force_move:fm|prev.0011110                           ; force_move:fm|prev.0011111                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; async_receiver:RX|OversamplingCnt[1]                 ; async_receiver:RX|OversamplingCnt[2]                 ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; force_move:fm|prev.0001001                           ; force_move:fm|prev.0001010                           ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; placer:pl|max_off_y[1]                               ; tile_select:ts|max_off_y[1]                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; placer:pl|max_off_y[3]                               ; tile_select:ts|max_off_y[3]                          ; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; comb_3|altpll_0|sd1|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; clk   ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'comb_3|altpll_0|sd1|pll|clk[0]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[0]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[10]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[10]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[11]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[11]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[12]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[12]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[13]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[13]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[14]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[14]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[15]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[15]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[16]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[16]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[17]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[17]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[18]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[18]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[19]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[19]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[1]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[1]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[20]    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[20]    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[2]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[2]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[3]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[3]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[4]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[4]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[5]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[5]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[6]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[6]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[7]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[7]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[8]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[8]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[9]     ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[9]     ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[0]                  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[0]                  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[1]                  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|Filter_cnt[1]                  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[0]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[0]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[1]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[1]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[2]             ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|OversamplingCnt[2]             ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_bit                        ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_bit                        ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[2]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[3]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[4]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[5]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[6]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data[7]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data_ready                 ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_data_ready                 ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[0]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[0]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[1]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[1]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[2]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[2]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[3]                   ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_state[3]                   ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[0]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_receiver:RX|RxD_sync[1]                    ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[0]  ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[0]  ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[10] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[10] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[11] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[11] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[12] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[12] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[13] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[13] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[14] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[14] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[15] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[15] ;
; 24.000 ; 25.000       ; 1.000          ; High Pulse Width ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[16] ;
; 24.000 ; 25.000       ; 1.000          ; Low Pulse Width  ; comb_3|altpll_0|sd1|pll|clk[0] ; Rise       ; async_transmitter:TX|BaudTickGen:tickgen|Acc[16] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 5.853 ; 5.853 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 5.748 ; 5.748 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 5.288 ; 5.288 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 5.680 ; 5.680 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 5.853 ; 5.853 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 5.459 ; 5.459 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 4.966 ; 4.966 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 5.679 ; 5.679 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 5.412 ; 5.412 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 4.988 ; 4.988 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 5.373 ; 5.373 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 5.155 ; 5.155 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 5.734 ; 5.734 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 5.043 ; 5.043 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 5.011 ; 5.011 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 5.108 ; 5.108 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 5.420 ; 5.420 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; 6.005 ; 6.005 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; 6.005 ; 6.005 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; 4.106 ; 4.106 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; -3.339 ; -3.339 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; -3.674 ; -3.674 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; -3.760 ; -3.760 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; -3.464 ; -3.464 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; -3.481 ; -3.481 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; -3.545 ; -3.545 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; -3.740 ; -3.740 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; -3.511 ; -3.511 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; -3.359 ; -3.359 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; -3.455 ; -3.455 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; -3.766 ; -3.766 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; -3.445 ; -3.445 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; -3.369 ; -3.369 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; -3.439 ; -3.439 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; -3.714 ; -3.714 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; -3.339 ; -3.339 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; -3.346 ; -3.346 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; -3.756 ; -3.756 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; -3.756 ; -3.756 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; -3.986 ; -3.986 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 4.490 ; 4.490 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 3.794 ; 3.794 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 3.778 ; 3.778 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 3.502 ; 3.502 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 3.874 ; 3.874 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 4.246 ; 4.246 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 3.805 ; 3.805 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 4.490 ; 4.490 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 3.921 ; 3.921 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 2.640 ; 2.640 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 3.761 ; 3.761 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 3.463 ; 3.463 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 3.757 ; 3.757 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 3.433 ; 3.433 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 3.123 ; 3.123 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 3.566 ; 3.566 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 3.438 ; 3.438 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 3.761 ; 3.761 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 3.605 ; 3.605 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 2.887 ; 2.887 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 2.933 ; 2.933 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 3.093 ; 3.093 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 3.451 ; 3.451 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 3.502 ; 3.502 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 3.025 ; 3.025 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 3.414 ; 3.414 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 3.326 ; 3.326 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 3.346 ; 3.346 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 3.171 ; 3.171 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 9.872 ; 9.872 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 7.994 ; 7.994 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 8.976 ; 8.976 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 8.444 ; 8.444 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 9.309 ; 9.309 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 8.936 ; 8.936 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 9.661 ; 9.661 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 8.576 ; 8.576 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 9.549 ; 9.549 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 8.004 ; 8.004 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 8.566 ; 8.566 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 8.438 ; 8.438 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 9.224 ; 9.224 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 8.387 ; 8.387 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 9.110 ; 9.110 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 8.921 ; 8.921 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 9.872 ; 9.872 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 9.194 ; 9.194 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 8.699 ; 8.699 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 3.519 ; 3.519 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 3.245 ; 3.245 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 3.482 ; 3.482 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 3.253 ; 3.253 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 3.245 ; 3.245 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 3.087 ; 3.087 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 3.306 ; 3.306 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 3.101 ; 3.101 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 3.069 ; 3.069 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 3.125 ; 3.125 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 3.519 ; 3.519 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 3.032 ; 3.032 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 3.028 ; 3.028 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 3.013 ; 3.013 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 3.256 ; 3.256 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 3.001 ; 3.001 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 2.934 ; 2.934 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 2.934 ; 2.934 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 3.333 ; 3.333 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 2.640 ; 2.640 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 3.268 ; 3.268 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 3.165 ; 3.165 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 3.145 ; 3.145 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 3.531 ; 3.531 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 3.361 ; 3.361 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 3.070 ; 3.070 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 2.831 ; 2.831 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 3.031 ; 3.031 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 2.640 ; 2.640 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 2.707 ; 2.707 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 3.430 ; 3.430 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 3.556 ; 3.556 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 3.404 ; 3.404 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 3.108 ; 3.108 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 3.297 ; 3.297 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 3.314 ; 3.314 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 3.681 ; 3.681 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 3.375 ; 3.375 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 2.776 ; 2.776 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 2.707 ; 2.707 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 3.015 ; 3.015 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 3.015 ; 3.015 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 2.956 ; 2.956 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 3.000 ; 3.000 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 3.383 ; 3.383 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 3.247 ; 3.247 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 3.149 ; 3.149 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 3.125 ; 3.125 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 3.022 ; 3.022 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 3.303 ; 3.303 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 3.716 ; 3.716 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 3.022 ; 3.022 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 4.006 ; 4.006 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 3.516 ; 3.516 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 3.723 ; 3.723 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 3.265 ; 3.265 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 3.412 ; 3.412 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 3.127 ; 3.127 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 3.478 ; 3.478 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 3.597 ; 3.597 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 3.426 ; 3.426 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 3.444 ; 3.444 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 3.297 ; 3.297 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 3.465 ; 3.465 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 3.183 ; 3.183 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 3.433 ; 3.433 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 3.033 ; 3.033 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 2.391 ; 2.391 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 2.681 ; 2.681 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 3.106 ; 3.106 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 2.683 ; 2.683 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 2.661 ; 2.661 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 2.574 ; 2.574 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 2.887 ; 2.887 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 2.584 ; 2.584 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 2.466 ; 2.466 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 2.568 ; 2.568 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 3.011 ; 3.011 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 2.411 ; 2.411 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 2.416 ; 2.416 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 2.407 ; 2.407 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 2.827 ; 2.827 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 2.391 ; 2.391 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 2.394 ; 2.394 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 2.751 ; 2.751 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 3.253 ; 3.253 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; SW[1]      ; LEDR[1]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[1]      ; LEDR[2]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[1]      ; LEDR[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; SW[1]      ; LEDR[4]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[1]      ; LEDR[5]     ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; SW[1]      ; LEDR[6]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[1]      ; LEDR[7]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[1]      ; LEDR[8]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; LEDR[9]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[1]      ; LEDR[10]    ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[1]      ; LEDR[11]    ; 3.856 ; 3.856 ; 3.856 ; 3.856 ;
; SW[1]      ; LEDR[12]    ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[1]      ; LEDR[13]    ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[1]      ; LEDR[14]    ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; SW[1]      ; LEDR[15]    ; 4.191 ; 4.191 ; 4.191 ; 4.191 ;
; SW[1]      ; LEDR[16]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; LEDR[17]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; SW[1]      ; LEDR[1]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[1]      ; LEDR[2]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[1]      ; LEDR[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; SW[1]      ; LEDR[4]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[1]      ; LEDR[5]     ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; SW[1]      ; LEDR[6]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[1]      ; LEDR[7]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[1]      ; LEDR[8]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; LEDR[9]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[1]      ; LEDR[10]    ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[1]      ; LEDR[11]    ; 3.856 ; 3.856 ; 3.856 ; 3.856 ;
; SW[1]      ; LEDR[12]    ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[1]      ; LEDR[13]    ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[1]      ; LEDR[14]    ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; SW[1]      ; LEDR[15]    ; 4.191 ; 4.191 ; 4.191 ; 4.191 ;
; SW[1]      ; LEDR[16]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; LEDR[17]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 3.001 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 3.347 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 3.358 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 3.358 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 3.338 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 3.245 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 3.245 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 3.245 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 3.151 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 3.169 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 3.169 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 3.169 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 3.169 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 3.021 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 3.021 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 3.011 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 3.001 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 2.818 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 3.164 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 3.175 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 3.175 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 3.155 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 3.062 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 3.062 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 3.062 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 2.968 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 2.986 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 2.986 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 2.986 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 2.986 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 2.838 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 2.838 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 2.828 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 2.818 ;      ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 3.001     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 3.347     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 3.358     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 3.358     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 3.338     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 3.245     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 3.245     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 3.245     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 3.151     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 3.169     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 3.169     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 3.169     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 3.169     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 3.021     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 3.021     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 3.011     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 3.001     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 2.818     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 3.164     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 3.175     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 3.175     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 3.155     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 3.062     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 3.062     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 3.062     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 2.968     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 2.986     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 2.986     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 2.986     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 2.986     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 2.838     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 2.838     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 2.828     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 2.818     ;           ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -45.815  ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  clk                            ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  comb_3|altpll_0|sd1|pll|clk[0] ; -45.815  ; 0.215 ; N/A      ; N/A     ; 24.000              ;
; Design-wide TNS                 ; -228.053 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  comb_3|altpll_0|sd1|pll|clk[0] ; -228.053 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; 10.786 ; 10.786 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; 10.713 ; 10.713 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; 9.649  ; 9.649  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; 10.517 ; 10.517 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; 10.786 ; 10.786 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; 10.232 ; 10.232 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; 8.919  ; 8.919  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; 10.590 ; 10.590 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; 9.804  ; 9.804  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; 9.107  ; 9.107  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; 9.821  ; 9.821  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; 9.332  ; 9.332  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; 10.510 ; 10.510 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; 9.231  ; 9.231  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; 9.039  ; 9.039  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; 9.233  ; 9.233  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; 9.770  ; 9.770  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; 10.952 ; 10.952 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; 10.952 ; 10.952 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; 6.888  ; 6.888  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; SRAM_DQ[*]   ; clk        ; -3.339 ; -3.339 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]  ; clk        ; -3.674 ; -3.674 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]  ; clk        ; -3.760 ; -3.760 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]  ; clk        ; -3.464 ; -3.464 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]  ; clk        ; -3.481 ; -3.481 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]  ; clk        ; -3.545 ; -3.545 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]  ; clk        ; -3.740 ; -3.740 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]  ; clk        ; -3.511 ; -3.511 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]  ; clk        ; -3.359 ; -3.359 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]  ; clk        ; -3.455 ; -3.455 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]  ; clk        ; -3.766 ; -3.766 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10] ; clk        ; -3.445 ; -3.445 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11] ; clk        ; -3.369 ; -3.369 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12] ; clk        ; -3.439 ; -3.439 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13] ; clk        ; -3.714 ; -3.714 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14] ; clk        ; -3.339 ; -3.339 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15] ; clk        ; -3.346 ; -3.346 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SW[*]        ; clk        ; -3.756 ; -3.756 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SW[17]      ; clk        ; -3.756 ; -3.756 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_RXD     ; clk        ; -3.986 ; -3.986 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 9.440  ; 9.440  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 7.745  ; 7.745  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 7.675  ; 7.675  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 7.075  ; 7.075  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 8.059  ; 8.059  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 8.924  ; 8.924  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 7.796  ; 7.796  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 9.440  ; 9.440  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 8.104  ; 8.104  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 5.245  ; 5.245  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 7.805  ; 7.805  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 7.118  ; 7.118  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 7.805  ; 7.805  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 7.044  ; 7.044  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 6.272  ; 6.272  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 7.247  ; 7.247  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 7.001  ; 7.001  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 7.435  ; 7.435  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 7.459  ; 7.459  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 5.953  ; 5.953  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 5.991  ; 5.991  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 6.243  ; 6.243  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 7.076  ; 7.076  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 7.141  ; 7.141  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 6.153  ; 6.153  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 6.978  ; 6.978  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 6.719  ; 6.719  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 6.831  ; 6.831  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 6.435  ; 6.435  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 21.767 ; 21.767 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 17.502 ; 17.502 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 19.711 ; 19.711 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 18.504 ; 18.504 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 20.219 ; 20.219 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 19.752 ; 19.752 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 21.097 ; 21.097 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 18.861 ; 18.861 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 21.012 ; 21.012 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 17.317 ; 17.317 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 18.718 ; 18.718 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 18.415 ; 18.415 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 20.283 ; 20.283 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 18.463 ; 18.463 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 20.002 ; 20.002 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 19.699 ; 19.699 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 21.767 ; 21.767 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 20.156 ; 20.156 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 19.100 ; 19.100 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 7.155  ; 7.155  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 6.560  ; 6.560  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 7.077  ; 7.077  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 6.564  ; 6.564  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 6.566  ; 6.566  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 6.263  ; 6.263  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 6.710  ; 6.710  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 6.286  ; 6.286  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 6.245  ; 6.245  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 6.305  ; 6.305  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 7.155  ; 7.155  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 6.090  ; 6.090  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 6.083  ; 6.083  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 6.069  ; 6.069  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 6.594  ; 6.594  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 6.056  ; 6.056  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 5.944  ; 5.944  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 5.958  ; 5.958  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 6.761  ; 6.761  ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+----------------+------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+------------+-------+-------+------------+--------------------------------+
; LEDG[*]        ; clk        ; 2.640 ; 2.640 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[0]       ; clk        ; 3.268 ; 3.268 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[1]       ; clk        ; 3.165 ; 3.165 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[2]       ; clk        ; 3.145 ; 3.145 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[3]       ; clk        ; 3.531 ; 3.531 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[4]       ; clk        ; 3.361 ; 3.361 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[5]       ; clk        ; 3.070 ; 3.070 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[6]       ; clk        ; 2.831 ; 2.831 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[7]       ; clk        ; 3.031 ; 3.031 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDG[8]       ; clk        ; 2.640 ; 2.640 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; LEDR[*]        ; clk        ; 2.707 ; 2.707 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[0]       ; clk        ; 3.430 ; 3.430 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[1]       ; clk        ; 3.556 ; 3.556 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[2]       ; clk        ; 3.404 ; 3.404 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[3]       ; clk        ; 3.108 ; 3.108 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[4]       ; clk        ; 3.297 ; 3.297 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[5]       ; clk        ; 3.314 ; 3.314 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[6]       ; clk        ; 3.681 ; 3.681 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[7]       ; clk        ; 3.375 ; 3.375 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[8]       ; clk        ; 2.776 ; 2.776 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[9]       ; clk        ; 2.707 ; 2.707 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[10]      ; clk        ; 3.015 ; 3.015 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[11]      ; clk        ; 3.015 ; 3.015 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[12]      ; clk        ; 2.956 ; 2.956 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[13]      ; clk        ; 3.000 ; 3.000 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[14]      ; clk        ; 3.383 ; 3.383 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[15]      ; clk        ; 3.247 ; 3.247 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[16]      ; clk        ; 3.149 ; 3.149 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  LEDR[17]      ; clk        ; 3.125 ; 3.125 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_ADDR[*]   ; clk        ; 3.022 ; 3.022 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[0]  ; clk        ; 3.303 ; 3.303 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[1]  ; clk        ; 3.716 ; 3.716 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[2]  ; clk        ; 3.022 ; 3.022 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[3]  ; clk        ; 4.006 ; 4.006 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[4]  ; clk        ; 3.516 ; 3.516 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[5]  ; clk        ; 3.723 ; 3.723 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[6]  ; clk        ; 3.265 ; 3.265 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[7]  ; clk        ; 3.412 ; 3.412 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[8]  ; clk        ; 3.127 ; 3.127 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[9]  ; clk        ; 3.478 ; 3.478 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[10] ; clk        ; 3.597 ; 3.597 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[11] ; clk        ; 3.426 ; 3.426 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[12] ; clk        ; 3.444 ; 3.444 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[13] ; clk        ; 3.297 ; 3.297 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[14] ; clk        ; 3.465 ; 3.465 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[15] ; clk        ; 3.183 ; 3.183 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[16] ; clk        ; 3.433 ; 3.433 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_ADDR[17] ; clk        ; 3.033 ; 3.033 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_DQ[*]     ; clk        ; 2.391 ; 2.391 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[0]    ; clk        ; 2.681 ; 2.681 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[1]    ; clk        ; 3.106 ; 3.106 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[2]    ; clk        ; 2.683 ; 2.683 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[3]    ; clk        ; 2.661 ; 2.661 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[4]    ; clk        ; 2.574 ; 2.574 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[5]    ; clk        ; 2.887 ; 2.887 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[6]    ; clk        ; 2.584 ; 2.584 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[7]    ; clk        ; 2.466 ; 2.466 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[8]    ; clk        ; 2.568 ; 2.568 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[9]    ; clk        ; 3.011 ; 3.011 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[10]   ; clk        ; 2.411 ; 2.411 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[11]   ; clk        ; 2.416 ; 2.416 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[12]   ; clk        ; 2.407 ; 2.407 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[13]   ; clk        ; 2.827 ; 2.827 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[14]   ; clk        ; 2.391 ; 2.391 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
;  SRAM_DQ[15]   ; clk        ; 2.394 ; 2.394 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; SRAM_WE_N      ; clk        ; 2.751 ; 2.751 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
; UART_TXD       ; clk        ; 3.253 ; 3.253 ; Rise       ; comb_3|altpll_0|sd1|pll|clk[0] ;
+----------------+------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 8.587 ; 8.587 ; 8.587 ; 8.587 ;
; SW[1]      ; LEDR[1]     ; 9.104 ; 9.104 ; 9.104 ; 9.104 ;
; SW[1]      ; LEDR[2]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; SW[1]      ; LEDR[3]     ; 8.196 ; 8.196 ; 8.196 ; 8.196 ;
; SW[1]      ; LEDR[4]     ; 8.283 ; 8.283 ; 8.283 ; 8.283 ;
; SW[1]      ; LEDR[5]     ; 8.640 ; 8.640 ; 8.640 ; 8.640 ;
; SW[1]      ; LEDR[6]     ; 9.490 ; 9.490 ; 9.490 ; 9.490 ;
; SW[1]      ; LEDR[7]     ; 9.209 ; 9.209 ; 9.209 ; 9.209 ;
; SW[1]      ; LEDR[8]     ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; SW[1]      ; LEDR[9]     ; 7.465 ; 7.465 ; 7.465 ; 7.465 ;
; SW[1]      ; LEDR[10]    ; 7.518 ; 7.518 ; 7.518 ; 7.518 ;
; SW[1]      ; LEDR[11]    ; 7.450 ; 7.450 ; 7.450 ; 7.450 ;
; SW[1]      ; LEDR[12]    ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; SW[1]      ; LEDR[13]    ; 7.469 ; 7.469 ; 7.469 ; 7.469 ;
; SW[1]      ; LEDR[14]    ; 8.494 ; 8.494 ; 8.494 ; 8.494 ;
; SW[1]      ; LEDR[15]    ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; SW[1]      ; LEDR[16]    ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; SW[1]      ; LEDR[17]    ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; LEDR[0]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; SW[1]      ; LEDR[1]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[1]      ; LEDR[2]     ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[1]      ; LEDR[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; SW[1]      ; LEDR[4]     ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[1]      ; LEDR[5]     ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; SW[1]      ; LEDR[6]     ; 4.968 ; 4.968 ; 4.968 ; 4.968 ;
; SW[1]      ; LEDR[7]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[1]      ; LEDR[8]     ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[1]      ; LEDR[9]     ; 3.857 ; 3.857 ; 3.857 ; 3.857 ;
; SW[1]      ; LEDR[10]    ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[1]      ; LEDR[11]    ; 3.856 ; 3.856 ; 3.856 ; 3.856 ;
; SW[1]      ; LEDR[12]    ; 3.803 ; 3.803 ; 3.803 ; 3.803 ;
; SW[1]      ; LEDR[13]    ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[1]      ; LEDR[14]    ; 4.345 ; 4.345 ; 4.345 ; 4.345 ;
; SW[1]      ; LEDR[15]    ; 4.191 ; 4.191 ; 4.191 ; 4.191 ;
; SW[1]      ; LEDR[16]    ; 3.989 ; 3.989 ; 3.989 ; 3.989 ;
; SW[1]      ; LEDR[17]    ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
; comb_3|altpll_0|sd1|pll|clk[0] ; comb_3|altpll_0|sd1|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 1828  ; 1828 ;
; Unconstrained Output Ports      ; 63    ; 63   ;
; Unconstrained Output Port Paths ; 1723  ; 1723 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 07 09:24:39 2015
Info: Command: quartus_sta DE2_TOP -c DE2_TOP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (332104): Reading SDC File: 'pll_clock/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DE2_TOP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {comb_3|altpll_0|sd1|pll|inclk[0]} -divide_by 5 -multiply_by 2 -duty_cycle 50.00 -name {comb_3|altpll_0|sd1|pll|clk[0]} {comb_3|altpll_0|sd1|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -45.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -45.815      -228.053 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 clk 
    Info (332119):    24.000         0.000 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.330
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.330         0.000 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 clk 
    Info (332119):    24.000         0.000 comb_3|altpll_0|sd1|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Thu May 07 09:24:49 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


