# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 95
attribute \hdlname "Example"
attribute \src "dut.sv:47.5-47.41"
attribute \dynports 1
module $paramod\Example\OUTPUT="BAZ"
  parameter \OUTPUT 24'010000100100000101011010
  attribute \src "dut.sv:1.16-1.20"
  wire width 24 output 1 \outA
  attribute \src "dut.sv:1.22-1.26"
  wire width 24 output 2 \outB
  attribute \src "dut.sv:1.28-1.32"
  attribute \init 1'0
  wire output 3 \outC
  attribute \src "dut.sv:1.34-1.38"
  attribute \init 1'1
  wire output 4 \outD
  attribute \src "dut.sv:30.13-30.14"
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \init 65
  wire width 32 signed \j
  connect \outB 24'000000000100100001001001
  connect \outA 24'000000000000000000000000
end
attribute \top 1
attribute \src "dut.sv:39.1-86.10"
attribute \dynports 1
attribute \keep 1
module \top
  parameter \W 10
  parameter \X 3
  attribute \src "dut.sv:39.12-39.15"
  wire width 196 output 1 \out
  attribute \src "dut.sv:40.17-40.19"
  wire width 24 \a1
  attribute \src "dut.sv:40.21-40.23"
  wire width 24 \a2
  attribute \src "dut.sv:40.25-40.27"
  wire width 24 \a3
  attribute \src "dut.sv:40.29-40.31"
  wire width 24 \a4
  attribute \src "dut.sv:41.17-41.19"
  wire width 24 \b1
  attribute \src "dut.sv:41.21-41.23"
  wire width 24 \b2
  attribute \src "dut.sv:41.25-41.27"
  wire width 24 \b3
  attribute \src "dut.sv:41.29-41.31"
  wire width 24 \b4
  attribute \src "dut.sv:42.17-42.19"
  wire \c1
  attribute \src "dut.sv:42.21-42.23"
  wire \c2
  attribute \src "dut.sv:42.25-42.27"
  wire \c3
  attribute \src "dut.sv:42.29-42.31"
  wire \c4
  attribute \src "dut.sv:43.17-43.19"
  wire \d1
  attribute \src "dut.sv:43.21-43.23"
  wire \d2
  attribute \src "dut.sv:43.25-43.27"
  wire \d3
  attribute \src "dut.sv:43.29-43.31"
  wire \d4
  attribute \src "dut.sv:66.16-66.23"
  wire $eq$dut.sv:66$7_Y
  attribute \src "dut.sv:72.16-72.23"
  wire $eq$dut.sv:72$31_Y
  attribute \src "dut.sv:67.16-67.23"
  wire $eq$dut.sv:67$11_Y
  attribute \src "dut.sv:77.16-77.23"
  wire $eq$dut.sv:77$51_Y
  attribute \src "dut.sv:68.16-68.27"
  wire $eq$dut.sv:68$15_Y
  attribute \src "dut.sv:73.16-73.26"
  wire $eq$dut.sv:73$35_Y
  attribute \src "dut.sv:69.16-69.23"
  wire $eq$dut.sv:69$19_Y
  attribute \src "dut.sv:78.16-78.23"
  wire $eq$dut.sv:78$55_Y
  attribute \src "dut.sv:70.16-70.27"
  wire $eq$dut.sv:70$23_Y
  attribute \src "dut.sv:76.16-76.23"
  wire $eq$dut.sv:76$47_Y
  attribute \src "dut.sv:71.16-71.27"
  wire $eq$dut.sv:71$27_Y
  attribute \src "dut.sv:79.16-79.23"
  wire $eq$dut.sv:79$59_Y
  attribute \src "dut.sv:66.16-66.23"
  cell $logic_not $eq$dut.sv:66$8
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 24
    connect \A \a1
    connect \Y $eq$dut.sv:66$7_Y
  end
  attribute \src "dut.sv:66.9-66.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$10
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:66$7_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:67.16-67.23"
  cell $logic_not $eq$dut.sv:67$12
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 24
    connect \A \a2
    connect \Y $eq$dut.sv:67$11_Y
  end
  attribute \src "dut.sv:67.9-67.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$14
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:67$11_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:68.16-68.27"
  cell $eq $eq$dut.sv:68$16
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 24
    parameter \B_WIDTH 24
    parameter \Y_WIDTH 1
    connect \A \a3
    connect \B 24'010000100100000101010010
    connect \Y $eq$dut.sv:68$15_Y
  end
  attribute \src "dut.sv:68.9-68.29"
  cell $check $auto$process.cpp:51:import_immediate_assert$18
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:68$15_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:69.16-69.23"
  cell $logic_not $eq$dut.sv:69$20
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 24
    connect \A \a4
    connect \Y $eq$dut.sv:69$19_Y
  end
  attribute \src "dut.sv:69.9-69.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$22
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:69$19_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:70.16-70.27"
  cell $eq $eq$dut.sv:70$24
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 24
    parameter \B_WIDTH 24
    parameter \Y_WIDTH 1
    connect \A \b1
    connect \B 24'010001100100111101001111
    connect \Y $eq$dut.sv:70$23_Y
  end
  attribute \src "dut.sv:70.9-70.29"
  cell $check $auto$process.cpp:51:import_immediate_assert$26
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:70$23_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:71.16-71.27"
  cell $eq $eq$dut.sv:71$28
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 24
    parameter \B_WIDTH 24
    parameter \Y_WIDTH 1
    connect \A \b2
    connect \B 24'010001100100111101001111
    connect \Y $eq$dut.sv:71$27_Y
  end
  attribute \src "dut.sv:71.9-71.29"
  cell $check $auto$process.cpp:51:import_immediate_assert$30
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:71$27_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:72.16-72.23"
  cell $logic_not $eq$dut.sv:72$32
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 24
    connect \A \b3
    connect \Y $eq$dut.sv:72$31_Y
  end
  attribute \src "dut.sv:72.9-72.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$34
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:72$31_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:73.16-73.26"
  cell $eq $eq$dut.sv:73$36
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 24
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 1
    connect \A \b4
    connect \B 16'0100100001001001
    connect \Y $eq$dut.sv:73$35_Y
  end
  attribute \src "dut.sv:73.9-73.28"
  cell $check $auto$process.cpp:51:import_immediate_assert$38
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:73$35_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $paramod\Example\OUTPUT="BAZ" \e4
    connect \outA \a4
    connect \outB \b4
    connect \outC \c4
    connect \outD \d4
  end
  attribute \src "dut.sv:74.9-74.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$42
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A \c1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $paramod\Example\OUTPUT="BAR" \e3
    connect \outA \a3
    connect \outB \b3
    connect \outC \c3
    connect \outD \d3
  end
  attribute \src "dut.sv:75.9-75.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$46
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A \c2
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:76.16-76.23"
  cell $not $eq$dut.sv:76$48
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    connect \A \c3
    connect \Y $eq$dut.sv:76$47_Y
  end
  attribute \src "dut.sv:76.9-76.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$50
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:76$47_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:77.16-77.23"
  cell $not $eq$dut.sv:77$52
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    connect \A \c4
    connect \Y $eq$dut.sv:77$51_Y
  end
  attribute \src "dut.sv:77.9-77.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$54
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:77$51_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:78.16-78.23"
  cell $not $eq$dut.sv:78$56
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    connect \A \d1
    connect \Y $eq$dut.sv:78$55_Y
  end
  attribute \src "dut.sv:78.9-78.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$58
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:78$55_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:79.16-79.23"
  cell $not $eq$dut.sv:79$60
    parameter \A_SIGNED 0
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    connect \A \d2
    connect \Y $eq$dut.sv:79$59_Y
  end
  attribute \src "dut.sv:79.9-79.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$62
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:79$59_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $paramod\Example\OUTPUT="FOO" \e2
    connect \outA \a2
    connect \outB \b2
    connect \outC \c2
    connect \outD \d2
  end
  attribute \src "dut.sv:80.9-80.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$66
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A \d3
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  cell $paramod\Example\OUTPUT="FOO" \e1
    connect \outA \a1
    connect \outB \b1
    connect \outC \c1
    connect \outD \d1
  end
  attribute \src "dut.sv:81.9-81.25"
  cell $check $auto$process.cpp:51:import_immediate_assert$70
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A \d4
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:83.9-83.24"
  cell $check $auto$process.cpp:51:import_immediate_assert$74
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  connect \out { \a1 [19:0] \a2 \a3 \a4 \b1 \b2 \b3 \b4 \c1 \c2 \c3 \c4 \d1 \d2 \d3 \d4 }
end
attribute \hdlname "Example"
attribute \src "dut.sv:44.5-44.41"
attribute \dynports 1
module $paramod\Example\OUTPUT="FOO"
  parameter \OUTPUT 24'010001100100111101001111
  attribute \src "dut.sv:1.16-1.20"
  wire width 24 output 1 \outA
  attribute \src "dut.sv:1.22-1.26"
  wire width 24 output 2 \outB
  attribute \src "dut.sv:1.28-1.32"
  attribute \init 1'1
  wire output 3 \outC
  attribute \src "dut.sv:1.34-1.38"
  attribute \init 1'0
  wire output 4 \outD
  attribute \src "dut.sv:30.13-30.14"
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \init 79
  wire width 32 signed \j
  connect \outB 24'010001100100111101001111
  connect \outA 24'000000000000000000000000
end
attribute \hdlname "Example"
attribute \src "dut.sv:46.5-46.41"
attribute \dynports 1
module $paramod\Example\OUTPUT="BAR"
  parameter \OUTPUT 24'010000100100000101010010
  attribute \src "dut.sv:1.16-1.20"
  wire width 24 output 1 \outA
  attribute \src "dut.sv:1.22-1.26"
  wire width 24 output 2 \outB
  attribute \src "dut.sv:1.28-1.32"
  attribute \init 1'0
  wire output 3 \outC
  attribute \src "dut.sv:1.34-1.38"
  attribute \init 1'1
  wire output 4 \outD
  attribute \src "dut.sv:30.13-30.14"
  attribute \unused_bits "0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  attribute \init 65
  wire width 32 signed \j
  connect \outB 24'000000000000000000000000
  connect \outA 24'010000100100000101010010
end
