<html>
<head>

</head>
<body>
<h1> Learn VHDL</h1>
<p> Τμήμα Πληροφορικής & Τηλεπικοινωνιών </p>
<p> Κωνσταντίνος Σακκάς</p>
<p>Copyright © 2021 Κωνσταντίνος Σακκάς. Με την επιφύλαξη παντός δικαιώματος</p>
<hr>
<h2>Εισαγωγή στην VHDL</h2>
<ul>
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/and3.vhd">Πύλη AND 3 εισόδων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/and3.vhd">Πύλη AND 3 εισόδων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/full_adder.vhd">Οντότητα Πλήρη Αθροιστή</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/nand_comp.vhd">Η πύλη NAND</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/nor_gate.vhd">Οντότητα πύλης NOR</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/xor_with_nand.vhd">XOR με NAND</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/arithm1.vhd">Αριθμητικό Παράδειγμα</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/cos.vhd">Οντότητα COS</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/counter1.vhd">Μετρητής</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/fixed_length_series.vhd">Σειρά Σταθερού Μήκους</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/tri_state_1.vhd">Καταστάσεις</a></li> 
</ul>

<hr>

<h2>Κυκλώματα στην VHDL</h2>
<ul>
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/entity.vhd">Οντότητα</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/architecture.vhd">Αρχιτεκτονική</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/libr.vhd">Δήλωση Βιβλιοθηκών και Πακέτων - δομή προγράμματος</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/apar.vhd">Παράδειγμα Απαριθμητή</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/generic.vhd">Γενικές μεταβλητές - Παράδειγμα for - while</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/objects.vhd">Αντικείμενα δεδομένων (objects)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/declaration.vhd">Δήλωση (declaration) αντικειμένων (σταθερών, σημάτων, μεταβλητών)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/standard.vhd">Τύποι δήλωσης (standard)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/ex_standard.vhd">Παράδειγμα Απαριθμητή με χρήση standard</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/decoder_2_4.vhd">Παράδειγμα Αποκωδικοποιητή 2:4</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/standard_logic.vhd">Standard Logic</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/tri_state.vhd">Απομονωτής Τριών Καταστάσεων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/sign.vhd">Τύποι προσημασμένων και μη προσημασμένων αριθμών (SIGNED/UNSIGNED)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/ex_sign.vhd">Παράδειγμα - Τύποι προσημασμένων και μη προσημασμένων αριθμών (SIGNED/UNSIGNED)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/type.vhd">Τύποι που ορίζονται από τον χρήστη (user-defined types)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/enumeration.vhd">Τύποι απαρίθμησης (enumeration)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/subtype.vhd">Υποτύποι δεδομένων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/array.vhd">Τύποι πινάκων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/conv.vhd">Μετατροπή τύπων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/tele.vhd">Τελεστές και αναθέσεις</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/comparator.vhd">Παράδειγμα συγκριτή μεγέθους δύο μη-προσημασμένων αριθμών</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/tele_arth.vhd">Τελεστές αριθμητικών πράξεων</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/tele_olis.vhd">Τελεστές ολίσθησης</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/sin.vhd">Τελεστής συνένωσης (&)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/attributes.vhd">Χαρακτηριστικά (attributes)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/select.vhd">Η εντολή Select</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/when_else.vhd">Η εντολή WHEN…ELSE</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/for_generate.vhd">Η εντολή FOR…GENERATE</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/for_generate.vhd">Διεργασίες (PROCESS)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/if.vhd">Η εντολή IF</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/dff.vhd">Παράδειγμα με D Flip - Flop</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/register.vhd">Καταχωρητές</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/reg_ol.vhd">Καραχωρητής ολίσθησης με τέσσερα Flip-Flops</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/count.vhd">Απαριθμητές</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/wait.vhd">Η εντολή WAIT</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/loop.vhd">Η εντολή LOOP</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/case.vhd">Η εντολή CASE</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/components.vhd">Δομικά στοιχεία (components)</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/package.vhd">Βιβλιοθήκες και πακέτα</a></li> 
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/generic_map.vhd">Η δήλωση GENERIC MAP</a></li> 
<hr>
<h2>Lab Circuit </h2>
<li><a href="https://github.com/ksakkas/Learn-VHDL/blob/master/Code/generic_map.vhd">Συγκριτής</a></li> 

</ul>

</body>
</html>
