# 引脚功能说明
40条引脚按功能可以分为4部分
- 地址总线
- 数据总线
- 控制总线
- 时钟与电源

## 地址总线和数据总线
- $AD_{15}\rightarrow AD_0$为地址/数据总线信号
	- 分时复用的双重总线
	- 在每个总线周期的开始(T1)时，用作地址总线的16位($A_{15}\rightarrow A_0$),给出内存单元的地址
	- 其他时间为数据总线，用于数据传输
- $A_{19}/S_{6}\rightarrow A_{16}/S{3}$为地址/状态总线信号
	- 分时复用的双向总线
	- 总线周期开始T1时，用作地址总线的高四位
	- 在I/O操作中，这四位置零
	- 在总线周期的其余时间，这4条信号线指示CPU的状态信息
		- S6恒为低电平
		- S5反映标志寄存器中断允许IF位的当前值
		- S4，S3表示正在使用的段寄存器
- 20条地址线用于访问存储器，可以寻址1MB的内存单元
- 16条地址线（15~0）用于访问外部设备，可寻址64KB个I/O端口

## 控制总线
- MN/-MX线，即最小/最大方式控制线，用来控制8086的工作方式
	- 输入线
	- 接+5V时，8086处于最小方式
	- 接地，8086处于最大方式，系统的总线控制信号由专用的总线控制器8288提供

### 受MN/-MX影响的信号线
#### 第一组
1. -S2、-S1、-S0（最大方式）
- 8086把指示当前操作的状态信号（-S2、-S1、-S0）输出给8288，8288据此产生相应的系统控制信号
	- 总线周期状态信号，表示8086外部总线周期的操作类型
2. M/-IO、DT/-R、-DEN（最小方式）
- M/-IO位存储器/IO控制信号，输出
- DT/-R表示数据发送/接受信号，输出
- -DEN为数据允许信号，输出
	- 在CPU访问存储器或I/O端口的总线周期的后一段时间内，该信号有效，输出

#### 第二组
1. -RQ/-GT0、-RQ/-GT1（最大方式）
- 请求/允许总线访问控制信号（双向）
	- 总线访问的请求/允许时序分为三个阶段——请求、允许、释放
	- 请求是外向CPU，允许是CPU向外
	- 两条控制线可以同时接两个协处理器，规定0优先级高。
2. HOLD、HLDA（最小方式）
- HOLD表示保持请求信号（输入）
	- 8086在完成当前总线周期以后进入HOLD状态，让出总线控制权
- HLDA表示保持响应信号（输出）
	- 当HLDA信号有效时，8086的三态信号线全部处于三态（高阻态）
	- 外部逻辑可以控制总线

#### 第三组
1. QS1、QS0（最大方式）
- 指令队列状态信号（输出）
- 用于指示8086内部BIU中指令队列的状态
2. ALE、-INTA（最小方式）
- ALE地址锁存允许信号（输出）
- -INTA为中断相应信号（输出）

#### 第四组
1. -LOCK（最大方式）
- 总线优先级锁定信号（输出）
2. -WR（最小方式）
- 写控制信号

### 公共总线
- -RD——都控制信号（输出）
- READY——等待状态控制信号
- INTR——中断请求引脚（输入）
- NMI——不可屏蔽中断请求信号（输入）
- -TEST——等待测试控制信号（输入）
- RESET——复位信号（输入）

## 其他信号
- CLK——时钟信号（输入）
	- 占空比为1：3
- Vcc——电源（输入）
- GND——地线——两条


# 8086与8088引脚不同之处

- 8088的15到8为单一数据线
- 8088无-BHS/S7
- 8088中IO/-M与8086相反