/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
void XCoreAsmPrinter::printInstruction(const MachineInstr *MI, raw_ostream &O) {
  static const uint32_t OpInfo[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// PROLOG_LABEL
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    412U,	// DBG_VALUE
    0U,	// REG_SEQUENCE
    0U,	// COPY
    405U,	// BUNDLE
    422U,	// LIFETIME_START
    392U,	// LIFETIME_END
    1093U,	// ADD_2rus
    1093U,	// ADD_3r
    10251U,	// ADJCALLSTACKDOWN
    18443U,	// ADJCALLSTACKUP
    1312021U,	// ANDNOT_2r
    1098U,	// AND_3r
    1180U,	// ASHR_l2rus
    1180U,	// ASHR_l3r
    25910U,	// BAU_1r
    1049957U,	// BITREV_l2r
    25652U,	// BLA_1r
    25709U,	// BL_lu10
    25709U,	// BL_u10
    1049679U,	// BRBF_lru6
    1049679U,	// BRBF_ru6
    1049832U,	// BRBT_lru6
    1049832U,	// BRBT_ru6
    25915U,	// BRBU_lu6
    25915U,	// BRBU_u6
    1049679U,	// BRFF_lru6
    1049679U,	// BRFF_ru6
    1049832U,	// BRFT_lru6
    1049832U,	// BRFT_ru6
    25915U,	// BRFU_lu6
    25915U,	// BRFU_u6
    560460U,	// BR_JT
    822604U,	// BR_JT32
    1049948U,	// BYTEREV_l2r
    1091111U,	// CHKCT_2r
    1091111U,	// CHKCT_rus
    702U,	// CLRE_0R
    25774U,	// CLRSR_branch_lu6
    25774U,	// CLRSR_branch_u6
    25774U,	// CLRSR_lu6
    25774U,	// CLRSR_u6
    1049987U,	// CLZ_l2r
    20972585U,	// CRC8_l4r
    4457493U,	// CRC_l3r
    1250U,	// DIVS_l3r
    1366U,	// DIVU_l3r
    25683U,	// ECALLF_1r
    25864U,	// ECALLT_1r
    50779U,	// EEU_1r
    58492U,	// ENDIN_l2r
    25738U,	// ENTSP_lu6
    25738U,	// ENTSP_u6
    1176U,	// EQ_2rus
    1176U,	// EQ_3r
    25745U,	// EXTSP_lu6
    25745U,	// EXTSP_u6
    50704U,	// FREER_1r
    678U,	// GETED_0R
    707U,	// GETET_0R
    690U,	// GETID_0R
    66819U,	// GETPS_l2r
    1049788U,	// GETR_rus
    58653U,	// GETST_2r
    58587U,	// GETTS_2r
    58604U,	// INCT_2r
    75416U,	// INITCP_2r
    83608U,	// INITDP_2r
    91800U,	// INITLR_l2r
    99992U,	// INITPC_2r
    108184U,	// INITSP_2r
    58530U,	// INSHR_2r
    58640U,	// INT_2r
    58495U,	// IN_2r
    50332740U,	// LADD_l5r
    2098370U,	// LD16S_3r
    2098480U,	// LD8U_3r
    3146780U,	// LDA16B_l3r
    2098204U,	// LDA16F_l3r
    25601U,	// LDAP_lu10
    25601U,	// LDAP_lu10_ba
    25601U,	// LDAP_u10
    3147123U,	// LDAWB_l2rus
    3147123U,	// LDAWB_l3r
    4533U,	// LDAWCP_lu6
    4533U,	// LDAWCP_u6
    116083U,	// LDAWDP_lru6
    116083U,	// LDAWDP_ru6
    124939U,	// LDAWFI
    2098547U,	// LDAWF_l2rus
    2098547U,	// LDAWF_l3r
    132467U,	// LDAWSP_lru6
    132467U,	// LDAWSP_lru6_RRegs
    132467U,	// LDAWSP_ru6
    132467U,	// LDAWSP_ru6_RRegs
    1049663U,	// LDC_lru6
    1049663U,	// LDC_ru6
    50333037U,	// LDIV_l5r
    140665U,	// LDWCP_lru6
    140665U,	// LDWCP_ru6
    116089U,	// LDWDP_lru6
    116089U,	// LDWDP_ru6
    149515U,	// LDWFI
    132473U,	// LDWSP_lru6
    132473U,	// LDWSP_ru6
    2098553U,	// LDW_2rus
    2098553U,	// LDW_3r
    117441654U,	// LMUL_l6r
    1238U,	// LSS_3r
    50332729U,	// LSUB_l5r
    1361U,	// LSU_3r
    8389833U,	// MACCS_l4r
    8389951U,	// MACCU_l4r
    50682U,	// MJOIN_1r
    1049702U,	// MKMSK_2r
    1049702U,	// MKMSK_rus
    50627U,	// MSYNC_1r
    1143U,	// MUL_l3r
    1049691U,	// NEG
    1049880U,	// NOT
    1194U,	// OR_3r
    1091122U,	// OUTCT_2r
    1091122U,	// OUTCT_rus
    1355291U,	// OUTSHR_2r
    1091144U,	// OUTT_2r
    1091154U,	// OUT_2r
    58464U,	// PEEK_l2r
    1232U,	// REMS_l3r
    1350U,	// REMU_l3r
    25731U,	// RETSP_lu6
    25731U,	// RETSP_u6
    157707U,	// SELECT_CC
    1091054U,	// SETCLK_l2r
    1091034U,	// SETC_l2r
    1091034U,	// SETC_lru6
    1091034U,	// SETC_ru6
    1091044U,	// SETD_2r
    165476U,	// SETEV_1r
    1091022U,	// SETPSC_l2r
    1091216U,	// SETPS_l2r
    1091133U,	// SETPT_2r
    1091204U,	// SETRDY_l2r
    25612U,	// SETSP_1r
    25781U,	// SETSR_branch_lu6
    25781U,	// SETSR_branch_u6
    25781U,	// SETSR_lu6
    25781U,	// SETSR_u6
    1091193U,	// SETTW_l2r
    165487U,	// SETV_1r
    1312036U,	// SEXT_2r
    1312036U,	// SEXT_rus
    1137U,	// SHL_2rus
    1137U,	// SHL_3r
    1181U,	// SHR_2rus
    1181U,	// SHR_3r
    672U,	// SSYNC_0r
    2098211U,	// ST16_l3r
    2098223U,	// ST8_l3r
    116094U,	// STWDP_lru6
    116094U,	// STWDP_ru6
    174091U,	// STWFI
    132478U,	// STWSP_lru6
    132478U,	// STWSP_ru6
    2098558U,	// STW_2rus
    2098558U,	// STW_3r
    1082U,	// SUB_2rus
    1082U,	// SUB_3r
    50693U,	// SYNCR_1r
    58610U,	// TESTCT_2r
    58618U,	// TESTWCT_2r
    719U,	// WAITEU_0R
    1193U,	// XOR_l3r
    1312042U,	// ZEXT_2r
    1312042U,	// ZEXT_rus
    0U
  };

  const char AsmStrs[] = {
  /* 0 */ 'l', 'd', 'a', 'p', 32, 'r', '1', '1', ',', 32, 0,
  /* 11 */ 's', 'e', 't', 32, 's', 'p', ',', 32, 0,
  /* 20 */ 'c', 'r', 'c', '3', '2', 32, 0,
  /* 27 */ 'l', 'd', 'a', '1', '6', 32, 0,
  /* 34 */ 's', 't', '1', '6', 32, 0,
  /* 40 */ 'c', 'r', 'c', '8', 32, 0,
  /* 46 */ 's', 't', '8', 32, 0,
  /* 51 */ 'b', 'l', 'a', 32, 0,
  /* 56 */ 'l', 's', 'u', 'b', 32, 0,
  /* 62 */ 'l', 'd', 'c', 32, 0,
  /* 67 */ 'l', 'a', 'd', 'd', 32, 0,
  /* 73 */ 'a', 'n', 'd', 32, 0,
  /* 78 */ 'b', 'f', 32, 0,
  /* 82 */ 'e', 'c', 'a', 'l', 'l', 'f', 32, 0,
  /* 90 */ 'n', 'e', 'g', 32, 0,
  /* 95 */ 'p', 'e', 'e', 'k', 32, 0,
  /* 101 */ 'm', 'k', 'm', 's', 'k', 32, 0,
  /* 108 */ 'b', 'l', 32, 0,
  /* 112 */ 's', 'h', 'l', 32, 0,
  /* 117 */ 'l', 'm', 'u', 'l', 32, 0,
  /* 123 */ 'e', 'n', 'd', 'i', 'n', 32, 0,
  /* 130 */ 'r', 'e', 't', 's', 'p', 32, 0,
  /* 137 */ 'e', 'n', 't', 's', 'p', 32, 0,
  /* 144 */ 'e', 'x', 't', 's', 'p', 32, 0,
  /* 151 */ 'e', 'q', 32, 0,
  /* 155 */ 'a', 's', 'h', 'r', 32, 0,
  /* 161 */ 'i', 'n', 's', 'h', 'r', 32, 0,
  /* 168 */ 'x', 'o', 'r', 32, 0,
  /* 173 */ 'c', 'l', 'r', 's', 'r', 32, 0,
  /* 180 */ 's', 'e', 't', 's', 'r', 32, 0,
  /* 187 */ 'g', 'e', 't', 'r', 32, 0,
  /* 193 */ 'l', 'd', '1', '6', 's', 32, 0,
  /* 200 */ 'm', 'a', 'c', 'c', 's', 32, 0,
  /* 207 */ 'r', 'e', 'm', 's', 32, 0,
  /* 213 */ 'l', 's', 's', 32, 0,
  /* 218 */ 'g', 'e', 't', 't', 's', 32, 0,
  /* 225 */ 'd', 'i', 'v', 's', 32, 0,
  /* 231 */ 'b', 't', 32, 0,
  /* 235 */ 'i', 'n', 'c', 't', 32, 0,
  /* 241 */ 't', 'e', 's', 't', 'c', 't', 32, 0,
  /* 249 */ 't', 'e', 's', 't', 'w', 'c', 't', 32, 0,
  /* 258 */ 'g', 'e', 't', 32, 0,
  /* 263 */ 'e', 'c', 'a', 'l', 'l', 't', 32, 0,
  /* 271 */ 'i', 'n', 't', 32, 0,
  /* 276 */ 'a', 'n', 'd', 'n', 'o', 't', 32, 0,
  /* 284 */ 'g', 'e', 't', 's', 't', 32, 0,
  /* 291 */ 's', 'e', 'x', 't', 32, 0,
  /* 297 */ 'z', 'e', 'x', 't', 32, 0,
  /* 303 */ 'l', 'd', '8', 'u', 32, 0,
  /* 309 */ 'b', 'a', 'u', 32, 0,
  /* 314 */ 'b', 'u', 32, 0,
  /* 318 */ 'm', 'a', 'c', 'c', 'u', 32, 0,
  /* 325 */ 'r', 'e', 'm', 'u', 32, 0,
  /* 331 */ 'b', 'r', 'u', 32, 0,
  /* 336 */ 'l', 's', 'u', 32, 0,
  /* 341 */ 'd', 'i', 'v', 'u', 32, 0,
  /* 347 */ 'b', 'y', 't', 'e', 'r', 'e', 'v', 32, 0,
  /* 356 */ 'b', 'i', 't', 'r', 'e', 'v', 32, 0,
  /* 364 */ 'l', 'd', 'i', 'v', 32, 0,
  /* 370 */ 'l', 'd', 'a', 'w', 32, 0,
  /* 376 */ 'l', 'd', 'w', 32, 0,
  /* 381 */ 's', 't', 'w', 32, 0,
  /* 386 */ 'c', 'l', 'z', 32, 0,
  /* 391 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
  /* 404 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
  /* 411 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
  /* 421 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
  /* 436 */ 'l', 'd', 'a', 'w', 32, 'r', '1', '1', ',', 32, 'c', 'p', '[', 0,
  /* 450 */ 'm', 's', 'y', 'n', 'c', 32, 'r', 'e', 's', '[', 0,
  /* 461 */ 's', 'e', 't', 'p', 's', 'c', 32, 'r', 'e', 's', '[', 0,
  /* 473 */ 's', 'e', 't', 'c', 32, 'r', 'e', 's', '[', 0,
  /* 483 */ 's', 'e', 't', 'd', 32, 'r', 'e', 's', '[', 0,
  /* 493 */ 's', 'e', 't', 'c', 'l', 'k', 32, 'r', 'e', 's', '[', 0,
  /* 505 */ 'm', 'j', 'o', 'i', 'n', 32, 'r', 'e', 's', '[', 0,
  /* 516 */ 's', 'y', 'n', 'c', 'r', 32, 'r', 'e', 's', '[', 0,
  /* 527 */ 'f', 'r', 'e', 'e', 'r', 32, 'r', 'e', 's', '[', 0,
  /* 538 */ 'o', 'u', 't', 's', 'h', 'r', 32, 'r', 'e', 's', '[', 0,
  /* 550 */ 'c', 'h', 'k', 'c', 't', 32, 'r', 'e', 's', '[', 0,
  /* 561 */ 'o', 'u', 't', 'c', 't', 32, 'r', 'e', 's', '[', 0,
  /* 572 */ 's', 'e', 't', 'p', 't', 32, 'r', 'e', 's', '[', 0,
  /* 583 */ 'o', 'u', 't', 't', 32, 'r', 'e', 's', '[', 0,
  /* 593 */ 'o', 'u', 't', 32, 'r', 'e', 's', '[', 0,
  /* 602 */ 'e', 'e', 'u', 32, 'r', 'e', 's', '[', 0,
  /* 611 */ 's', 'e', 't', 'e', 'v', 32, 'r', 'e', 's', '[', 0,
  /* 622 */ 's', 'e', 't', 'v', 32, 'r', 'e', 's', '[', 0,
  /* 632 */ 's', 'e', 't', 't', 'w', 32, 'r', 'e', 's', '[', 0,
  /* 643 */ 's', 'e', 't', 'r', 'd', 'y', 32, 'r', 'e', 's', '[', 0,
  /* 655 */ 's', 'e', 't', 32, 'p', 's', '[', 0,
  /* 663 */ 'i', 'n', 'i', 't', 32, 't', '[', 0,
  /* 671 */ 's', 's', 'y', 'n', 'c', 0,
  /* 677 */ 'g', 'e', 't', 32, 'r', '1', '1', ',', 32, 'e', 'd', 0,
  /* 689 */ 'g', 'e', 't', 32, 'r', '1', '1', ',', 32, 'i', 'd', 0,
  /* 701 */ 'c', 'l', 'r', 'e', 0,
  /* 706 */ 'g', 'e', 't', 32, 'r', '1', '1', ',', 32, 'e', 't', 0,
  /* 718 */ 'w', 'a', 'i', 't', 'e', 'u', 0,
  };

  O << "\t";

  // Emit the opcode for the instruction.
  uint32_t Bits = OpInfo[MI->getOpcode()];
  assert(Bits != 0 && "Cannot print this instruction.");
  O << AsmStrs+(Bits & 1023)-1;


  // Fragment 0 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 10) & 7) {
  default:   // unreachable.
  case 0:
    // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, CLRE_0R, GETED_0R, GE...
    return;
    break;
  case 1:
    // ADD_2rus, ADD_3r, ANDNOT_2r, AND_3r, ASHR_l2rus, ASHR_l3r, BAU_1r, BIT...
    printOperand(MI, 0, O); 
    break;
  case 2:
    // ADJCALLSTACKDOWN, ADJCALLSTACKUP, LDAWFI, LDWFI, SELECT_CC, STWFI
    PrintSpecial(MI, O, "comment"); 
    break;
  case 3:
    // BR_JT, BR_JT32, OUTSHR_2r
    printOperand(MI, 1, O); 
    break;
  case 4:
    // LDAWCP_lu6, LDAWCP_u6
    printMemOperand(MI, 0, O); 
    O << ']'; 
    return;
    break;
  }


  // Fragment 1 encoded into 5 bits for 22 unique commands.
  switch ((Bits >> 13) & 31) {
  default:   // unreachable.
  case 0:
    // ADD_2rus, ADD_3r, ANDNOT_2r, AND_3r, ASHR_l2rus, ASHR_l3r, BITREV_l2r,...
    O << ", "; 
    break;
  case 1:
    // ADJCALLSTACKDOWN
    O << " ADJCALLSTACKDOWN "; 
    printOperand(MI, 0, O); 
    return;
    break;
  case 2:
    // ADJCALLSTACKUP
    O << " ADJCALLSTACKUP "; 
    printOperand(MI, 0, O); 
    return;
    break;
  case 3:
    // BAU_1r, BLA_1r, BL_lu10, BL_u10, BRBU_lu6, BRBU_u6, BRFU_lu6, BRFU_u6,...
    return;
    break;
  case 4:
    // BR_JT, BR_JT32
    O << "\n"; 
    break;
  case 5:
    // CHKCT_2r, CHKCT_rus, OUTCT_2r, OUTCT_rus, OUTSHR_2r, OUTT_2r, OUT_2r, ...
    O << "], "; 
    break;
  case 6:
    // EEU_1r, FREER_1r, MJOIN_1r, MSYNC_1r, SYNCR_1r
    O << ']'; 
    return;
    break;
  case 7:
    // ENDIN_l2r, GETST_2r, GETTS_2r, INCT_2r, INSHR_2r, INT_2r, IN_2r, PEEK_...
    O << ", res["; 
    printOperand(MI, 1, O); 
    O << ']'; 
    return;
    break;
  case 8:
    // GETPS_l2r
    O << ", ps["; 
    printOperand(MI, 1, O); 
    O << ']'; 
    return;
    break;
  case 9:
    // INITCP_2r
    O << "]:cp, "; 
    printOperand(MI, 1, O); 
    return;
    break;
  case 10:
    // INITDP_2r
    O << "]:dp, "; 
    printOperand(MI, 1, O); 
    return;
    break;
  case 11:
    // INITLR_l2r
    O << "]:lr, "; 
    printOperand(MI, 1, O); 
    return;
    break;
  case 12:
    // INITPC_2r
    O << "]:pc, "; 
    printOperand(MI, 1, O); 
    return;
    break;
  case 13:
    // INITSP_2r
    O << "]:sp, "; 
    printOperand(MI, 1, O); 
    return;
    break;
  case 14:
    // LDAWDP_lru6, LDAWDP_ru6, LDWDP_lru6, LDWDP_ru6, STWDP_lru6, STWDP_ru6
    O << ", dp["; 
    printMemOperand(MI, 1, O); 
    O << ']'; 
    return;
    break;
  case 15:
    // LDAWFI
    O << " LDAWFI "; 
    printOperand(MI, 0, O); 
    O << ", "; 
    printMemOperand(MI, 1, O); 
    return;
    break;
  case 16:
    // LDAWSP_lru6, LDAWSP_lru6_RRegs, LDAWSP_ru6, LDAWSP_ru6_RRegs, LDWSP_lr...
    O << ", sp["; 
    printOperand(MI, 1, O); 
    O << ']'; 
    return;
    break;
  case 17:
    // LDWCP_lru6, LDWCP_ru6
    O << ", cp["; 
    printOperand(MI, 1, O); 
    O << ']'; 
    return;
    break;
  case 18:
    // LDWFI
    O << " LDWFI "; 
    printOperand(MI, 0, O); 
    O << ", "; 
    printMemOperand(MI, 1, O); 
    return;
    break;
  case 19:
    // SELECT_CC
    O << " SELECT_CC PSEUDO!"; 
    return;
    break;
  case 20:
    // SETEV_1r, SETV_1r
    O << "], r11"; 
    return;
    break;
  case 21:
    // STWFI
    O << " STWFI "; 
    printOperand(MI, 0, O); 
    O << ", "; 
    printMemOperand(MI, 1, O); 
    return;
    break;
  }


  // Fragment 2 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 18) & 3) {
  default:   // unreachable.
  case 0:
    // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, BITREV_l2r, BRBF_lru6,...
    printOperand(MI, 1, O); 
    break;
  case 1:
    // ANDNOT_2r, CRC_l3r, OUTSHR_2r, SEXT_2r, SEXT_rus, ZEXT_2r, ZEXT_rus
    printOperand(MI, 2, O); 
    break;
  case 2:
    // BR_JT
    printInlineJT(MI, 0, O); 
    return;
    break;
  case 3:
    // BR_JT32
    printInlineJT32(MI, 0, O); 
    return;
    break;
  }


  // Fragment 3 encoded into 2 bits for 4 unique commands.
  switch ((Bits >> 20) & 3) {
  default:   // unreachable.
  case 0:
    // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, CRC8_l4r, CRC_l3r, DIV...
    O << ", "; 
    break;
  case 1:
    // ANDNOT_2r, BITREV_l2r, BRBF_lru6, BRBF_ru6, BRBT_lru6, BRBT_ru6, BRFF_...
    return;
    break;
  case 2:
    // LD16S_3r, LD8U_3r, LDA16F_l3r, LDAWF_l2rus, LDAWF_l3r, LDW_2rus, LDW_3...
    O << '['; 
    printOperand(MI, 2, O); 
    O << ']'; 
    return;
    break;
  case 3:
    // LDA16B_l3r, LDAWB_l2rus, LDAWB_l3r
    O << "[-"; 
    printOperand(MI, 2, O); 
    O << ']'; 
    return;
    break;
  }


  // Fragment 4 encoded into 2 bits for 3 unique commands.
  switch ((Bits >> 22) & 3) {
  default:   // unreachable.
  case 0:
    // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, DIVS_l3r, DIVU_l3r, EQ...
    printOperand(MI, 2, O); 
    break;
  case 1:
    // CRC8_l4r, CRC_l3r
    printOperand(MI, 3, O); 
    break;
  case 2:
    // MACCS_l4r, MACCU_l4r
    printOperand(MI, 4, O); 
    O << ", "; 
    printOperand(MI, 5, O); 
    return;
    break;
  }


  // Fragment 5 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 24) & 1) {
    // CRC8_l4r, LADD_l5r, LDIV_l5r, LMUL_l6r, LSUB_l5r
    O << ", "; 
  } else {
    // ADD_2rus, ADD_3r, AND_3r, ASHR_l2rus, ASHR_l3r, CRC_l3r, DIVS_l3r, DIV...
    return;
  }


  // Fragment 6 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 25) & 1) {
    // LADD_l5r, LDIV_l5r, LMUL_l6r, LSUB_l5r
    printOperand(MI, 3, O); 
    O << ", "; 
    printOperand(MI, 4, O); 
  } else {
    // CRC8_l4r
    printOperand(MI, 4, O); 
    return;
  }


  // Fragment 7 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 26) & 1) {
    // LMUL_l6r
    O << ", "; 
    printOperand(MI, 5, O); 
    return;
  } else {
    // LADD_l5r, LDIV_l5r, LSUB_l5r
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *XCoreAsmPrinter::getRegisterName(unsigned RegNo) {
  assert(RegNo && RegNo < 17 && "Invalid register number!");

  static const char AsmStrs[] = {
  /* 0 */ 'r', '1', '0', 0,
  /* 4 */ 'r', '0', 0,
  /* 7 */ 'r', '1', '1', 0,
  /* 11 */ 'r', '1', 0,
  /* 14 */ 'r', '2', 0,
  /* 17 */ 'r', '3', 0,
  /* 20 */ 'r', '4', 0,
  /* 23 */ 'r', '5', 0,
  /* 26 */ 'r', '6', 0,
  /* 29 */ 'r', '7', 0,
  /* 32 */ 'r', '8', 0,
  /* 35 */ 'r', '9', 0,
  /* 38 */ 'c', 'p', 0,
  /* 41 */ 'd', 'p', 0,
  /* 44 */ 's', 'p', 0,
  /* 47 */ 'l', 'r', 0,
  };

  static const uint32_t RegAsmOffset[] = {
    38, 41, 47, 4, 11, 14, 17, 20, 23, 26, 29, 32, 35, 0, 
    7, 44, 
  };

  assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
          "Invalid alt name index for register!");
  return AsmStrs+RegAsmOffset[RegNo-1];
}
