faddとfsubは完成
fmulは非正規化数に誤差あり

faddが順序回路になりました(まさかの未テスト)

fadd、テストを作り、無事通りました

fadd,fsub,fmulが順序回路となりテストも通ったが、最大動作周波数を調べていない(実質未テスト)(話を聞く感じ100メガヘルツなら大丈夫っぽい)(ほんまか)

fdiv完成、divとしての規格およびinvとしての規格を通過。
結局テーブルを回路内に直接組込み、レイテンシ11となりました(実機でパンクしたらごめんちゃい)

いろいろあって、すべてバグっていることが判明。律速していくスタイル

とりあえずfadd,fsub,fmul,fdivのバグを修正

fdivのテーブル生成に用いたcのプログラムを上げました

テストスクリプトたちを上げました

fadd,fsubがパイプライン化、レイテンシは3だけど、本気出せばレイテンシ2も見えてきそう?テストスクリプトもあげました

fadd,fsub,およびそのテストたちは、フラグとアドレスの受け渡しに対応しました

fadd,fsubはレイテンシ2(300MHzOK)になり、fmulのレイテンシ2バージョン(274MHzまでOK)もできました(テストもあげました)←fadd,fsub,fmulについてはこの辺が高速化の限界っぽい

fdiv完成、レイテンシは4で、262MHzまでいけます&divとしての乱数テストと、invとしての全数調査もあげました

fdivのテーブル生成に用いたプログラムをあげました(テーブルの値が何を意味するのかは†闇†)

待望のfsqrtはまさかのレイテンシ2、その代償ははかりしれない...
upした全数テストは、指数をnazo_1にすることでランダム指数のテストもできる

fsqrtのテーブルあげました!闇!
