static int\r\nF_1 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nT_5 V_5 ;\r\nV_5 = F_2 ( V_1 , V_2 ) ;\r\nF_3 ( V_4 , V_6 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nswitch ( V_5 ) {\r\ncase 0x0000 :\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_4 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_8 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nF_3 ( V_4 , V_9 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_5 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 , T_5 V_10 )\r\n{\r\nT_6 * V_11 ;\r\nT_4 * V_12 ;\r\nV_11 = F_6 ( V_4 ,\r\nV_13 , V_1 ,\r\nV_2 , 3 ,\r\nL_1 , V_10 ) ;\r\nV_12 = F_7 ( V_11 , V_14 ) ;\r\nF_3 ( V_12 , V_15 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_12 , V_16 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_12 , V_17 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_8 ( T_1 * V_1 , int V_2 , T_2 * T_3 , T_4 * V_4 )\r\n{\r\nT_5 V_18 ;\r\nT_5 V_10 = 1 ;\r\nT_6 * V_19 ;\r\nT_4 * V_20 ;\r\nF_3 ( V_4 , V_8 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nF_3 ( V_4 , V_9 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nV_18 = F_9 ( V_1 , V_2 ) ;\r\nV_19 = F_6 ( V_4 ,\r\nV_21 , V_1 ,\r\nV_2 , V_18 ,\r\nL_2 ) ;\r\nV_20 = F_7 ( V_19 , V_22 ) ;\r\nwhile ( F_9 ( V_1 , V_2 ) >= 3 ) {\r\nV_2 = F_5 ( V_1 , V_2 , T_3 , V_20 , V_10 ) ;\r\nV_10 += 1 ;\r\n}\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_10 ( T_1 * V_1 , int V_2 , T_2 * T_3 , T_4 * V_4 )\r\n{\r\nT_5 V_18 ;\r\nT_5 V_10 = 1 ;\r\nT_6 * V_19 ;\r\nT_4 * V_20 ;\r\nV_18 = F_9 ( V_1 , V_2 ) ;\r\nV_19 = F_6 ( V_4 ,\r\nV_21 , V_1 ,\r\nV_2 , V_18 ,\r\nL_2 ) ;\r\nV_20 = F_7 ( V_19 , V_22 ) ;\r\nwhile ( F_9 ( V_1 , V_2 ) >= 3 ) {\r\nV_2 = F_5 ( V_1 , V_2 , T_3 , V_20 , V_10 ) ;\r\nV_10 += 1 ;\r\n}\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_11 ( T_1 * V_1 V_3 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 V_3 )\r\n{\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_12 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_15 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_13 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nT_6 * V_23 ;\r\nT_4 * V_24 ;\r\nF_3 ( V_4 , V_15 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_25 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_26 , V_1 , V_2 , 4 , V_7 ) ;\r\nV_2 += 4 ;\r\nF_3 ( V_4 , V_27 , V_1 , V_2 , 4 , V_7 ) ;\r\nV_2 += 4 ;\r\nF_3 ( V_4 , V_28 , V_1 , V_2 , 4 , V_7 ) ;\r\nV_2 += 4 ;\r\nV_23 = F_6 ( V_4 ,\r\nV_29 , V_1 ,\r\nV_2 , 2 ,\r\nL_3 ) ;\r\nV_24 = F_7 ( V_23 , V_30 ) ;\r\nF_3 ( V_24 , V_31 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nF_3 ( V_4 , V_32 , V_1 , V_2 , 2 , V_7 ) ;\r\nV_2 += 2 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_14 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_15 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_15 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_33 , V_1 , V_2 , F_9 ( V_1 , V_2 ) , V_34 ) ;\r\nreturn F_16 ( V_1 ) ;\r\n}\r\nstatic int\r\nF_17 ( T_1 * V_1 , int V_2 , T_2 * T_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_15 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_25 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nV_2 = F_15 ( V_1 , V_2 , T_3 , V_4 ) ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_18 ( T_1 * V_1 , int V_2 , T_2 * T_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_35 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_36 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nV_2 = F_15 ( V_1 , V_2 , T_3 , V_4 ) ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_19 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_35 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_36 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_25 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_20 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_35 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_36 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_21 ( T_1 * V_1 , int V_2 , T_2 * T_3 V_3 , T_4 * V_4 )\r\n{\r\nF_3 ( V_4 , V_35 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_36 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_4 , V_17 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nreturn V_2 ;\r\n}\r\nstatic int\r\nF_22 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_4 , void * T_7 V_3 )\r\n{\r\nint V_2 = 0 ;\r\nT_6 * V_37 ;\r\nT_4 * V_38 ;\r\nT_5 V_18 ;\r\nT_6 * V_39 ;\r\nT_4 * V_40 ;\r\nT_8 V_41 ;\r\nT_5 V_42 ;\r\nF_23 ( T_3 -> V_43 , V_44 , L_4 ) ;\r\nswitch ( T_3 -> V_45 ) {\r\ncase V_46 :\r\nF_23 ( T_3 -> V_43 , V_47 , L_5 ) ;\r\nbreak;\r\ncase V_48 :\r\nF_23 ( T_3 -> V_43 , V_47 , L_6 ) ;\r\nbreak;\r\ndefault:\r\nF_24 ( T_3 -> V_43 , V_47 , L_7 ,\r\nT_3 -> V_45 ) ;\r\nbreak;\r\n}\r\nV_37 = F_3 ( V_4 , V_49 , V_1 , V_2 , - 1 , V_34 ) ;\r\nV_38 = F_7 ( V_37 , V_50 ) ;\r\nV_18 = F_9 ( V_1 , V_2 ) ;\r\nV_39 = F_6 ( V_38 ,\r\nV_51 , V_1 ,\r\nV_2 , V_18 ,\r\nL_8 ) ;\r\nV_40 = F_7 ( V_39 , V_52 ) ;\r\nV_41 = F_25 ( V_1 , V_2 ) ;\r\nF_3 ( V_40 , V_53 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nF_3 ( V_40 , V_54 , V_1 , V_2 , 1 , V_7 ) ;\r\nV_2 += 1 ;\r\nV_42 = F_2 ( V_1 , V_2 ) ;\r\nF_3 ( V_40 , V_55 , V_1 , V_2 , 2 , V_7 ) ;\r\nF_26 ( V_39 , V_42 + 4 ) ;\r\nV_2 += 2 ;\r\nswitch( V_41 ) {\r\ncase 0x01 :\r\nV_2 = F_1 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x02 :\r\nV_2 = F_4 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x03 :\r\nV_2 = F_8 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x04 :\r\nV_2 = F_10 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x05 :\r\nV_2 = F_11 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x06 :\r\nV_2 = F_12 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x07 :\r\nV_2 = F_13 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x08 :\r\nV_2 = F_14 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x09 :\r\nV_2 = F_17 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x0A :\r\nV_2 = F_18 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x0B :\r\nV_2 = F_19 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x0c :\r\nV_2 = F_20 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ncase 0x0d :\r\nV_2 = F_21 ( V_1 , V_2 , T_3 , V_40 ) ;\r\nbreak;\r\ndefault:\r\nF_3 ( V_40 , V_56 , V_1 , V_2 , - 1 , V_34 ) ;\r\nV_2 = F_16 ( V_1 ) ;\r\nbreak;\r\n}\r\nF_27 ( V_39 , L_9 , F_28 ( V_41 , V_57 , L_10 ) ) ;\r\nF_29 ( T_3 -> V_43 , V_47 , F_28 ( V_41 , V_57 , L_10 ) ) ;\r\nreturn V_2 ;\r\n}\r\nvoid\r\nF_30 ( void )\r\n{\r\nstatic T_9 V_58 [] = {\r\n{ & V_51 ,\r\n{ L_11 , L_12 ,\r\nV_59 , V_60 , NULL , 0x0 ,\r\nL_13 , V_61 }\r\n} ,\r\n{ & V_53 ,\r\n{ L_14 , L_15 ,\r\nV_62 , V_63 , F_31 ( V_57 ) , 0x0 ,\r\nL_16 , V_61 }\r\n} ,\r\n{ & V_54 ,\r\n{ L_17 , L_18 ,\r\nV_62 , V_63 , NULL , 0x0 ,\r\nL_19 , V_61 }\r\n} ,\r\n{ & V_55 ,\r\n{ L_20 , L_21 ,\r\nV_62 , V_64 , NULL , 0x0 ,\r\nL_22 , V_61 }\r\n} ,\r\n{ & V_56 ,\r\n{ L_23 , L_24 ,\r\nV_59 , V_60 , NULL , 0x0 ,\r\nL_25 , V_61 }\r\n} ,\r\n{ & V_6 ,\r\n{ L_26 , L_27 ,\r\nV_65 , V_63 , F_31 ( V_66 ) , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_8 ,\r\n{ L_28 , L_29 ,\r\nV_65 , V_63 , NULL , 0x0 ,\r\nL_30 , V_61 }\r\n} ,\r\n{ & V_9 ,\r\n{ L_31 , L_32 ,\r\nV_65 , V_63 , NULL , 0x0 ,\r\nL_33 , V_61 }\r\n} ,\r\n{ & V_13 ,\r\n{ L_34 , L_35 ,\r\nV_59 , V_60 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_21 ,\r\n{ L_2 , L_36 ,\r\nV_59 , V_60 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_35 ,\r\n{ L_37 , L_38 ,\r\nV_62 , V_64 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_39 , L_40 ,\r\nV_62 , V_64 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_15 ,\r\n{ L_41 , L_42 ,\r\nV_62 , V_64 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_16 ,\r\n{ L_43 , L_44 ,\r\nV_62 , V_64 , F_31 ( V_67 ) , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_17 ,\r\n{ L_45 , L_46 ,\r\nV_62 , V_64 , F_31 ( V_68 ) , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_25 ,\r\n{ L_47 , L_48 ,\r\nV_62 , V_64 , F_31 ( V_69 ) , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n#if 0\r\n{ &hf_btamp_create_status,\r\n{ "Status", "btamp.create_status",\r\nFT_UINT8, BASE_DEC, VALS(create_status_vals), 0x0,\r\nNULL, HFILL }\r\n},\r\n{ &hf_btamp_disc_status,\r\n{ "Status", "btamp.disc_status",\r\nFT_UINT8, BASE_DEC, VALS(disc_status_vals), 0x0,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n{ & V_29 ,\r\n{ L_49 , L_50 ,\r\nV_59 , V_60 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_31 ,\r\n{ L_51 , L_52 ,\r\nV_70 , 16 , NULL , 0x01 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_26 ,\r\n{ L_53 , L_54 ,\r\nV_71 , V_63 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_27 ,\r\n{ L_55 , L_56 ,\r\nV_71 , V_63 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_57 , L_58 ,\r\nV_71 , V_63 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_32 ,\r\n{ L_59 , L_60 ,\r\nV_65 , V_63 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n{ & V_33 ,\r\n{ L_61 , L_62 ,\r\nV_72 , V_60 , NULL , 0x0 ,\r\nNULL , V_61 }\r\n} ,\r\n} ;\r\nstatic T_10 * V_73 [] = {\r\n& V_50 ,\r\n& V_52 ,\r\n& V_30 ,\r\n& V_14 ,\r\n& V_22 ,\r\n} ;\r\nV_49 = F_32 ( L_63 , L_64 , L_65 ) ;\r\nV_74 = F_33 ( L_65 , F_22 , V_49 ) ;\r\nF_34 ( V_49 , V_58 , F_35 ( V_58 ) ) ;\r\nF_36 ( V_73 , F_35 ( V_73 ) ) ;\r\n}\r\nvoid\r\nF_37 ( void )\r\n{\r\nF_38 ( L_66 , V_75 , V_74 ) ;\r\n}
