

硬件冗余是提高系统可靠性的一种较简单的解决方案。然而，考虑到SiC的成本，监控健康状态（SOH）并在非常早期的阶段报告即将发生的故障可能是一个更具成本效益的解决方案。状态监测(CM)方法旨在跟踪电气参数的变化，这些参数是设备退化或早期故障[6]的指示。由于在功率转换器中监测所有电气参数是不可行的，因此应根据主要老化机制确定具体参数。然后，通过跟踪预定义参数和相应的预测算法[7]，可以估计开关的SOH。

近年来，各种研究都集中在识别Si器件[8]的老化前体上。其中，mosfet[9]的on态电阻(Rds,on)和绝缘栅双极晶体管(igbt)的饱和电压[10]的逐渐变化是最常用的老化指标参数。与硅器件不同，对SiC mosfet中失效前驱体的研究少得多。

SiC mosfet的主要可靠性问题是栅极氧化物退化和偏置温度不稳定性(BTI)[11]，[12]。因此，大多数SiC MOSFET可靠性研究都集中在与栅极氧化物相关的失效前驱体识别问题上。阈值电压(Vth)是监测栅氧化电荷俘获[13]-[15]最常用的前驱体。发现栅极氧化物击穿前栅极泄漏电流突然增加，并提出作为检测栅极氧化物降解[16]的标志。最近，栅极平台电压(或米勒)[17]、栅极平台时间[18]和开启时间[19]也被认为是栅极氧化物降解的前体。虽然Rds,on是一种众所周知的前驱体，用于与封装相关的降解，栅极氧化电荷

虽然Rds,on是一种众所周知的与封装相关的降解前体，栅极氧化电荷捕获也被发现是不同的Rds,on，由于它依赖于Vth[11]。碳化硅mosfet的其他主要可靠性问题是与封装相关的问题，如键合丝裂纹、键合丝脱离和模接焊料退化。虽然一些新的封装技术被引入，特别是功率模块，以提高可靠性[20]，但传统的封装和线粘接技术仍被用于大多数商用SiC器件。通过加速高温功率循环测试评估了SiC mosfet的封装退化，Rds呈增加趋势，在老化过程[21]中观察到on。体二极管压降(VSD)和热阻抗也被确定为包装相关降解[8]的前体。

虽然不同的老化前体被确定为栅极氧化物和包装相关的退化，每个失效前体(除Rds,on)只表明一种退化机制。另一方面，在实际应用中占主导地位的降解机制取决于包装技术和应用条件。而且，每一种退化机制都可能是另一种退化机制的原因或结果。因此，在使用这些故障前兆之一的情况下，无法实现完整的CM系统。尽管Rds的变化揭示了与栅极氧化物相关的降解机制和与封装相关的降解机制，但很难直接区分这种变化是由于封装还是栅极界面的降解。

在这项研究中，**提出了一种完整的CM方法，用于SiC mosfet，仅监测不同栅极偏压水平下的反向体二极管压降**。使用该方法，可以用单一前驱体独立监测栅氧化降解和封装相关降解。新的CM方法是基于在SiC MOSFET的负栅偏置值下存在MOSFET传导路径的第三象限操作，这是通过提出的体二极管转移表征曲线清楚地公开的。体二极管传输特性曲线揭示了第三象限传导模式与栅极电压之间的相关性，也显示了两种传导模式的过渡边界。为了验证所提出的方法，设计了具有完整CM特征的栅极驱动电路板并进行了实验测试。

文章组织结构如下。
在第二节中，解释了碳化硅mosfet的主要退化机制。
第三节给出了加速时效条件下常见前驱体参数的变化规律。考虑到栅极氧化物的降解和封装相关的降解，提供了一个完整的分析来研究前驱体参数和降解机制之间的相关性。
基于第三象限模式中两种独特的传导模式，
在第四节中提出了一种改进的SiC mosfet CM方法。
在第五节中，给出了失效分析(FA)的结果。
第六节给出了该方法在相腿结构上的实现，并给出了实验结果。最后，第七节对本文进行了总结。

## 碳化硅mosfet的降解机理

半导体器件的降解机制可以分为两大类:封装相关的降解机制和芯片相关的降解机制。
虽然包装通常会涉及一些其他机械部件，但在本研究中，考虑的是包装设备中的包装元件。在本节中，介绍了碳化硅mosfet中最常见的退化机制

### A.与封装相关的退化机制

在实际的功率转换器应用中，功率半导体器件总是由于不同的负载条件、开关动作、电气循环等而加热和冷却。由于热膨胀系数(CTE)的差异，这种温度循环导致相邻层上的热机械应力，并最终磨损接触点。
与温度循环相关的应力可能导致与封装相关的退化机制，如**键合丝裂纹、键合丝脱离和模附焊料退化**[22]。
由于SiC的成本较高，在相同的电压水平[23]下，芯片的尺寸通常比Si器件小得多。因此，在相同的功率水平下，SiC芯片具有更高的功率密度，为了处理更高的局部电流密度，它们需要更好的散热和冷却设计。这使得SiC器件更容易发生与封装相关的退化。由于SiC模具与铝键合丝之间最大的CTE不匹配，最关键的接口是键合丝附件。由于直接连接到主动芯片表面，特别是连接垫界面暴露在不同负载条件下的全部热摆动中。**最常见的与封装相关的失效机制是在粘结尾部形成裂纹，然后在电线材料内传播，逐渐导致导电性损失**[24]。

### B.栅极氧化物相关降解机制

碳化硅mosfet的主要可靠性问题是栅极氧化物的退化。降解可以是界面降解，也可以是氧化物降解，结果不同。这两个问题对于SiC mosfet都是非常关键的，而第一个问题会大大降低器件性能，后者可能会增加栅极泄漏电流或进一步导致器件击穿。
由于几个原因，在SiC mosfet中与界面相关的退化非常严重。首先，在SiC热氧化过程中，碳原子需要从体系中去除。由于不可能去除所有C原子，剩余的C原子可能会在SiC/SiO2界面处形成陷阱。此外，SiC较大的带隙特性降低了SiC半导体与SiO2介电介质之间的传导和价带偏移，使其容易受到更高的Fowler-Nordheim隧道电流的影响。最后，**带正栅极偏压的SiC mosfet高温工作加剧了SiC/SiO2界面陷阱，加速了栅极氧化物的降解**[12]。
所有这些问题也影响着氧化物的可靠性。

除了这些问题外，氧化物可靠性在SiC mosfet中进一步加剧，因为为了保持栅极电压阈值在合理的低值，需要更薄的栅极氧化层。这使得SiC器件对更高的漏极电压梯度和高温脉冲更加敏感，这可能导致高栅极泄漏电流，并使它们特别容易受到栅极泄漏故障的影响。从短路鲁棒性测试下SiC mosfet的失效模式统计分布来看，**栅极氧化物击穿是最常见的失效模式**(占40例报告失效的62%)[25]。**由于氧化物降解只有在接近失效的高栅漏时才能检测到，因此在整个生命周期[16]中无法监测到。因此，在本研究中，只监测界面降解，从现在开始，它将被称为栅氧化退化。**


## 失效前兆


为了研究SiC mosfet在老化/降解过程中电参数的变化，可以采用加速老化试验[21]。在本研究中，利用高温功率循环来触发封装相关和栅氧化相关的降解机制。这可以跟踪两种退化机制在整个老化过程中电参数的变化，从而可以构建一个完整的CM系统。虽然已经在多组开关上进行了加速老化测试，但本文仅使用了一组的结果，代表了更广泛的测试结果范围。

7个离散SiC mosfet**在结温**从30°C到200°C的变化中老化10000次循环。本文采用的功率循环试验的工作原理如图1[26]所示。在每250次老化循环后，在Keysight B1506 a曲线示踪器的帮助下，在室温下对每个器件进行系统的静态参数评估。在下面几节中，静态参数的变化(可以用作前导)将用于所有被测设备(DUT)。

### A阈值电压变化

由于Vth在文献[13]中经常被作为栅极氧化物降解的前体参数，图2中显示了所有dut的Vth随时效的变化。图2中的定量Vth数据显示，老化试验结束时阈值电压增加了7.1%至10.7%。这种阈值电压逐渐升高的原因被怀疑是由界面捕获电荷(Qit)引起的。理论上，SiC MOSFET的Vth可以用[27]来计算
![[Pasted image 20230417142202.png]]
其中Qot为氧化物俘获电荷，q为基本电子电荷，Nit为界面俘获密度，Cox为氧化物电容。由(1)可以看出，近界面俘获电荷的存在可以提高阈值电压。因此，Vth可以作为栅极氧化物的老化前驱体。

![[Pasted image 20230417142118.png]]

功率周期电压位移(@Id = 250µA)。(a)绝对值。(b)与初始值的变化



### B.导通电阻的变化(Rds,on)

另一个经常作为Si和sicmosfet老化前驱体的参数是rds,on。在dut老化周期上的Rds如图3所示。在前7000个周期中，观察到所有器件都在逐渐增加。这种逐渐增加的趋势与Vth的变化非常相似，并被认为与栅极氧化物降解有关。由于SiC mosfet的低反转载流子迁移率，通道电阻(Rch)占Rds,on的很大一部分，可以计算为[11]


![[Pasted image 20230417142829.png]]

其中Lch为通道长度，ch为通道宽度，µn为SiC材料中反转层通道的电子迁移率，Vgs为栅极驱动电压。由(2)可以看出，随着界面电荷俘获而增加Vth和降低迁移率都会增加Rch。但是，除了Rch之外，与包相关的降级也会影响Rds。从图3可以看出，DUT-2和DUT-5的on态电阻突然增大。最常见的是，**键合丝断裂或键合丝抬升导致这种类型的突然Rds增加**。

![[Pasted image 20230510104919.png]]
(A)在功率周期内的通态电阻位移(@Id = 4.5 A, Vgs = 20 V)。(b)与初始值的变化。

### C.体二极管电压变化(VSD)


文献中常用的另一个前驱参数是VSD。图4给出了在−3 A漏极电流和−5 V栅偏压下，VSD随老化的变化情况。从图中可以看出，对于大多数设备来说，**在功率周期内VSD的变化几乎可以忽略不计**。而DUT-2和DUT-5在7000和8000个周期后VSD值突然增加，这与Rds突然增加一致。VSD变化的结果支持了我们的假设，即Rds的突然增加与包装的退化有关。具体来说，在负电压为−5 V时，电流仅通过PiN二极管传导，不包括通道，因此，阈值电压漂移不会影响体二极管的压降。
![[Pasted image 20230417143215.png]]
图4所示。反向体二极管压降随功率周期的变化(@Id =−3 A, Vgs =−5 V)。(A)绝对值。(b)与初始值的变化 


然而，在第三象限的工作中，有一个碳化硅mosfet所特有的二次传导模式。当栅极偏置在0到- 4v之间时，电流流过MOS通道而不是PiN二极管[28]，[29]。SiC MOSFET在第三象限工作时的PiN路径和MOSFET路径如图5所示。为了阐明碳化硅器件中存在两条传导路径，并量化栅极电压对传导路径的影响，提出了一种新的I-V特性曲线。

![[Pasted image 20230417143854.png]]


为此，恒流脉冲以相反方向通过器件，并且门源电压从最大负偏置扫到最大正偏置。由于它显示类似于MOSFET传输特性，提出的I-V特性曲线被命名为“体二极管传输特性”。
获得体二极管传输特性的电路设置如图6(a)所示。不同厂商的不同Si和SiC mosfet的体二极管传输特性如图6(b)所示。

![[Pasted image 20230417144120.png]]

从图中可以看出，与硅器件相比，SiC mosfet表现出非常不同的体二极管传输特性。体二极管传输特性可分为**二极管传导、过渡和MOS通道传导三部分**。首先，对于所有SiC器件，与Si器件相比，在二极管传导过程中，VSD在更高的PiN二极管压降下被锁存，这是由于它们具有更高的带隙



然而，较少预期的差异是SiC器件中从负栅极偏置值开始的较大过渡范围。在Si-MOSFET中，对于所有较低的栅极偏置值，VSD值在p-n结电压降约0.6V时保持恒定，直到栅极偏置达到Vth并且沟道开始导通。另一方面，在SiC MOSFET中，当栅极偏置高于拐点电压时，VSD值开始显著降低，对于大多数器件来说，拐点电压约为−5至−4 V。
随着栅极偏置的增加，VSD值不断降低，直到栅极偏置达到正Vth值，并且沟道完全导通。从负偏置值开始的VSD值的变化是由穿过MOS沟道的导电路径的形成引起的，该导电路径由体效应的影响下的Vth降低触发[28]，[29]。在这个过渡期内，SiC MOSFET主要通过MOS沟道导通。



## 四、提出状态监测方法

每种自然老化机制都遵循不同的随时间变化的退化模型，通常是以下三种形式之一——幂律、指数或对数。当前体受到多种失效机制的影响时，其变化遵循每种失效机制的所有退化模型的组合。由于无法确定每种老化机制的贡献，基于退化模型的寿命估计几乎是不可能的。研究表明，由于偏置温度不稳定性[30]，Vth随时间呈对数变化。另一方面，键合线疲劳通常遵循指数模型，并在一定时间后变得不稳定[10]。在多根键合丝的情况下，由于每根键合丝的互连质量不同，因此整体退化模型是每根键合丝的指数老化模型的总和。**因此，对于一个完整的CM，独立跟踪每个老化机制的能力是至关重要的。**

SiC MOSFET在负栅偏置时**通过MOS通道的独特导通模式可用于独立监测与封装相关的退化和栅界面退化**。当器件通过通道路径导电时，VSD的值将取决于MOS通道的条件。随着栅极界面的退化，Rch和VSD将会增加。另一方面，**当PiN二极管导通时，沟道不参与导通，因此，只有接触电阻的变化才会改变VSD值**。因此，如果VSD值可以在两个不同的门电压下测量;一个使MOSFET路径传导，另一个通过PiN路径强制传导，仅通过监测一个前导参数就可以获得完整的CM。在表I中，将所提出的条件方法与文献中常用的SiC mosfet老化前驱体进行了比较。可以看出，**除了RDSon之外，所有现有的前兆参数都只表明一种老化模式，而RDSon的变化可能是由于两种老化模式**。

提出的CM方法与常用的SiC mosfet老化前驱体的比较
![[Pasted image 20230417145101.png]]

为了验证所提出的CM方法思想，在整个老化过程中，除了已经给出的−5 V栅偏压值外，还在0 V栅偏压下捕获VSD值。如图6(b)所示，0 V栅极偏置使MOSFET路径传导，而在−5 V时，栅极偏置电流通过引脚路径传导。图4中已经给出了−5 V栅偏置时VSD随老化的变化。图7给出了0 V栅偏置时VSD随老化的变化。从图中可以看出，0 V栅偏置时的VSD与图2(b)中描述的阈值电压漂移完全相似。


这些结果证明，使用所提出的方法，我们可以通过跟踪两种不同门电压下的VSD来独立监测封装相关的退化和门接口退化。在这里，应该注意的是，对于一些SiC MOSFET，从MOSFET路径到PiN路径的完全转变可能无法在−5 V门偏置下获得，这可以从图6(b)中看到。因此，对于特定的器件，应适当地定义负栅电压值，以确保引脚通路导通。


除了负栅偏置值外，**另一个重要参数是进行监测的漏极电流值**。为了测试检测电流值对监测的影响，在不同的漏极电流下获得了0和- 5 V栅偏压下的VSD测量值。图8(a)描述了在−5 V栅极偏压下不同漏极电流时DUT-2在老化过程中的VSD变化。从图中可以看出，信号的灵敏度随着漏极电流的增大而增大。这是一个预期的结果，实际上它是我们之前假设的额外证据，即−5 V门偏置时Rds、on和VSD的突然增加是由于欧姆接触电阻的增加。在图8(b)中，给出了在不同漏极电流下，栅极偏压为0 V时DUT-2在整个老化过程中的VSD变化。在0 V栅极偏置时，信号对栅极氧化物退化的敏感性随漏极电流的增加而略有降低

此外，在图8(b)中，在漏极电流值高于0.5 A时观察到欧姆接触电阻增加的迹象。因此，建议使用较低的漏极电流值(<0.5 A)来监测栅极氧化物的降解，使用较高的漏极电流值(≥0.5 A)来监测与封装相关的降解。这将防止欧姆接触电阻增加对栅极氧化物降解监测的可能影响，并确保对两种降解机制的监测具有高灵敏度。

![[Pasted image 20230417145642.png]]

![[Pasted image 20230417145653.png]]
在不同的电流值下，DUT2器件的反向体二极管压降随功率周期的变化。(a) @Vgs =−5v。(b) @Vgs = 0 V。


所提出的CM方法的一个问题是VSD对漏极电流和结温的依赖性。图9给出了不同漏极电流和结温下VSD的变化情况。因此，CM应在整个老化过程中以相同的二极管电流进行，这就要求电流源作为检测电路的一部分。对于温度依赖性，可以在相同的温度或其他温度下进行测量，可以根据结温进行校准以补偿测量。此外，对于二极管导通需要中断转换器操作的转换器配置，该方法只能提供现场监测能力

与CM方法相关的另一个可能的问题是带有并行模具的功率模块。在模具并联的情况下，该方法能够在所有模具体二极管膝电压相似的情况下，监测包装退化的整体变化。然而，对于栅极氧化物的降解，该方法将只能监测最低阈值电压下模具的变化。因此，该方法在并行模具中的应用还需要进一步研究。

最后，基于稳健体二极管的假设，所提出的CM方法监测了封装和栅极氧化物的降解。虽然早期SiC mosfet的体二极管存在严重的可靠性问题，但近年来，随着衬底质量的提高和外延层的优化，体二极管的双极退化问题已不再是人们关注的焦点。

此外，由于所提出的CM方法利用了体二极管传导，使用反平行二极管将限制所提出方法的功能。幸运的是，随着SiC MOSFET体二极管的改进，SiC制造商正在推荐使用体二极管进行无并联二极管的自由和发射SiC模块。因此，该方法可用于大多数SiC MOSFET应用

## 器件故障分析

在完成老化过程后，对可能具有包装相关退化的dut进行详细的FA，以评估退化的根本原因。解封装选择DUT-2，横切分析选择DUT-5。DUT-2被解封装，用于在120°C下使用激光烧蚀和硫酸的组合进行模具表面检查。在模具化合物的解封装过程中，可以观察到在DUT-2中有三根键合丝脱落，这是键合丝后跟开裂的标志。解封装后进行扫描电镜(SEM)检查，如图10所示。如图所示，在完整的模具图像，三个楔形债券从电线终端分离。还从两个不同的角度显示了所附键合线的高倍放大扫描电镜图像。这些图像显示了一个细跟裂纹，在同一位置，裂纹完全发展在其他电线。一个全新的控制单元，没有经过任何应力测试也被解封装，以检查钢丝键合，没有观察到裂纹。这说明鞋跟开裂是由于温度循环引起的热机械应力的结果，而不是由解封装过程引起的
![[Pasted image 20230417152550.png]]

扫描电镜检查DUT-2作为完整的模具图像和从两个不同角度的更高放大的附着键合线图像。


DUT-5的截面分析如图11所示，其中分析了键合线附着情况。分析表明，在粘结丝的后跟处形成了一个小裂纹。另一种全新的控制单元也与相同的工艺进行了截面对比。当与控制单元进行比较时，很明显，在DUT-5中，热机械应力也引发了导线端部周围的变形。损伤位置的一致性表明粘结丝的后跟可能因粘结过程而减弱。因此，FA的研究结果证明，Rds、on和VSD的突然增加确实是由于**楔形粘结鞋跟开裂**引起的与包装相关的退化。
![[Pasted image 20230417152841.png]]





## 实验验证

为了验证所提出的CM方法，设计了具有完整CM特征的栅极驱动电路板，并进行了实验测试。虽然这种方法可以在不同的应用中以不同的方式实现，但在本研究中，给出了在相腿配置上的实现作为一个例子。这里仅给出图12中低侧开关的设计设置电路图;然而，该电路既可以用于高侧也可以用于低侧。在这个电路中，需要连接到开关的漏管脚。由于漏极电压通常是高电压，高压/低电流开关用于保护电流供应和传感电路。在实际应用中，该开关可以替代去饱和二极管，一般用于短路保护。虽然电路图中显示了两个不同的受控电流源来说明工作原理，但在实际电路中，使用的是一个电流电平可调的电流源。**选择0.1 A和0.5 A电流分别监测栅氧化相关的降解和填料相关的降解。
**
![[Pasted image 20230417152944.png]]

栅极驱动电路板电路图，提出了完整的低侧开关CM功能。


实验栅极驱动电路设置图如图13所示，插入双脉冲测试仪。电路的具体工作原理如图14所示，

![[Pasted image 20230417153024.png]]
13-实验门驱动电路设置插入双脉冲测试仪
![[Pasted image 20230417153154.png]]
具有完整CM功能的栅极驱动电路板的工作原理图

在栅氧化降解监测、填料降解监测和正常工作三种模式下。在监控模式下，电源回路上的两个开关都处于OFF状态。对于栅极氧化物降解监测，将保护开关S1和0.1 a电流设置开关S2置于ON位置。。为了让电流通过MOS通道传导，S4选择开关被拨动到高位置以**施加0 V栅极偏置**，如图15(a)所示。一旦供电电流(ics)稳定，VSD值被捕获作为栅极氧化物降解的特征。

在第二种工作模式下，S2为OFF, S3为ON, ics为0.5 A。为了迫使电流通过PiN二极管传导，S4选择**开关拨回低位置以施加−5 V栅极偏置**，**如图15(b)所示**。由于传导路径中不包括通道，VSD值反映了与封装相关的退化。监控模式完成后，S1关闭，电路可切换到正常工作模式。
![[Pasted image 20230417153443.png]]
为了验证电路的独立监控能力，需要对只有门接口退化或封装退化的器件进行测试。由于在正常情况下不太可能单独触发这些降解机制，因此为了测试目的，它们是人为创建的

对于栅极氧化物降解，高温栅极偏压(HTGB)在开关上施加150°C，持续40小时，以触发界面电荷捕获。为了更明确地显示效果，使用了具有负Vth漂移的SiC MOSFET，并在每10小时应用测量-应力-测量程序

图16给出了设计电路在两个不同HTGB周期下CM过程中开关的实验示波器波形。可以看出，在栅氧化降解监测过程中，VSD值发生了变化，而在封装降解监测过程中，VSD值保持不变。在每个测量周期，也用曲线示踪器测量Vth和VSD (0.1 A和0 V栅偏压)值，如图17(A)和(b)所示。这些结果验证了检测电路可以用小偏置测量VSD，并且可以独立监测栅氧化降解。 ^xw4ttw

![[Pasted image 20230417153517.png]]

![[Pasted image 20230417153531.png]]
图17。人工降解开关的实验结果。(a)随门应力的v移。(b) VSD测量结果与闸门应力监测电路和曲线示踪器的比较。(c) Rds，随切线数轮班。(d)切割键合线VSD测量的比较。

为了验证封装退化监测，在另一个SiC MOSFET中，一小块靠近源引线的模具化合物被解封装，只是为了暴露键合线。然后，逐个切断键合线，用监控电路对开关进行测试，并采集VSD值。此外，如图17(c)和(d)所示，用曲线示踪器测量Rds、on和VSD (0.5 A和−5 V门偏置)值。结果清楚地表明，VSD值反映了Rds、on的变化，检测电路可以准确地测量它。应该注意的是，两个VSD测量中的一个小偏移是由于阻塞开关的Rds。实验测试结果证明了这一点
	

## 结论

本文提出了一种针对SiC mosfet的改进CM方法，该方法仅通过捕获不同栅极偏压值下的体二极管压降，即可独立监测栅极界面退化和封装相关退化。对常用前驱体参数的变化和每种降解机制的影响进行了综合评价。具体来说，SiC mosfet暴露在高温功率循环中，并使用自动曲线示踪器以一定的时间间隔测量关键参数。结果表明，由于栅极氧化物界面电荷俘获，栅极阈值电压在整个老化过程中呈对数增长。除两个器件在7000次循环后突然增加外，on态电阻显示与门阈值电压非常相似的趋势。两个器件的on状态电阻值的跳变也在体二极管电压降与- 5 V栅电压偏置时观察到，这两者都归因于封装相关的退化。通过详细的FA验证了这一假设，发现与填料相关的退化的根本原因是楔形粘结鞋跟开裂。由于SiC MOSFET在第三象限工作时具有独特的两种不同的导通模式特征，即MOSFET路径导通和PiN路径导通，所提出的体二极管传递特性曲线揭示了体二极管压降的变化。在0和- 5 V栅偏压下，主体二极管压降变化在整个老化过程中被捕获，并且发现可以通过PiN二极管路径传导监测接触电阻变化，而在MOSFET路径传导期间可以检测到栅极氧化物退化。因此，我们得出结论，只要捕获不同栅极偏压下的体二极管压降，就可以获得SiC器件的完整SOH。在此基础上，提出了新的CM方法，并给出了实验实现电路。实验结果表明，所设计的CM电路能够准确检测栅氧化降解和封装相关降解。本文的主要贡献是提供了一种方法和实验电路，用单一前驱体监测封装和栅氧化降解机制，并能够区分各自的贡献。

