// Generated by CIRCT firtool-1.114.1
module p_Convert_UI2SI(
  input         clock,
                reset,
  input  [41:0] io_mantissa_0,
                io_mantissa_1,
                io_mantissa_2,
                io_mantissa_3,
                io_mantissa_4,
                io_mantissa_5,
                io_mantissa_6,
                io_mantissa_7,
                io_mantissa_8,
                io_mantissa_9,
                io_mantissa_10,
                io_mantissa_11,
                io_mantissa_12,
                io_mantissa_13,
                io_mantissa_14,
                io_mantissa_15,
  input         io_sign_0,
                io_sign_1,
                io_sign_2,
                io_sign_3,
                io_sign_4,
                io_sign_5,
                io_sign_6,
                io_sign_7,
                io_sign_8,
                io_sign_9,
                io_sign_10,
                io_sign_11,
                io_sign_12,
                io_sign_13,
                io_sign_14,
                io_sign_15,
  output [42:0] io_out_0,
                io_out_1,
                io_out_2,
                io_out_3,
                io_out_4,
                io_out_5,
                io_out_6,
                io_out_7,
                io_out_8,
                io_out_9,
                io_out_10,
                io_out_11,
                io_out_12,
                io_out_13,
                io_out_14,
                io_out_15
);

  assign io_out_0 = io_sign_0 ? 43'h0 - {1'h0, io_mantissa_0} : {1'h0, io_mantissa_0};
  assign io_out_1 = io_sign_1 ? 43'h0 - {1'h0, io_mantissa_1} : {1'h0, io_mantissa_1};
  assign io_out_2 = io_sign_2 ? 43'h0 - {1'h0, io_mantissa_2} : {1'h0, io_mantissa_2};
  assign io_out_3 = io_sign_3 ? 43'h0 - {1'h0, io_mantissa_3} : {1'h0, io_mantissa_3};
  assign io_out_4 = io_sign_4 ? 43'h0 - {1'h0, io_mantissa_4} : {1'h0, io_mantissa_4};
  assign io_out_5 = io_sign_5 ? 43'h0 - {1'h0, io_mantissa_5} : {1'h0, io_mantissa_5};
  assign io_out_6 = io_sign_6 ? 43'h0 - {1'h0, io_mantissa_6} : {1'h0, io_mantissa_6};
  assign io_out_7 = io_sign_7 ? 43'h0 - {1'h0, io_mantissa_7} : {1'h0, io_mantissa_7};
  assign io_out_8 = io_sign_8 ? 43'h0 - {1'h0, io_mantissa_8} : {1'h0, io_mantissa_8};
  assign io_out_9 = io_sign_9 ? 43'h0 - {1'h0, io_mantissa_9} : {1'h0, io_mantissa_9};
  assign io_out_10 = io_sign_10 ? 43'h0 - {1'h0, io_mantissa_10} : {1'h0, io_mantissa_10};
  assign io_out_11 = io_sign_11 ? 43'h0 - {1'h0, io_mantissa_11} : {1'h0, io_mantissa_11};
  assign io_out_12 = io_sign_12 ? 43'h0 - {1'h0, io_mantissa_12} : {1'h0, io_mantissa_12};
  assign io_out_13 = io_sign_13 ? 43'h0 - {1'h0, io_mantissa_13} : {1'h0, io_mantissa_13};
  assign io_out_14 = io_sign_14 ? 43'h0 - {1'h0, io_mantissa_14} : {1'h0, io_mantissa_14};
  assign io_out_15 = io_sign_15 ? 43'h0 - {1'h0, io_mantissa_15} : {1'h0, io_mantissa_15};
endmodule

