Fitter report for marsohod2-vscale-wb-soc_0
Sun Feb 26 17:27:05 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_0t81:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 26 17:27:05 2017      ;
; Quartus II 32-bit Version          ; 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name                      ; marsohod2-vscale-wb-soc_0                  ;
; Top-level Entity Name              ; marsohod2_vscale_wb_soc                    ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 4,355 / 10,320 ( 42 % )                    ;
;     Total combinational functions  ; 4,234 / 10,320 ( 41 % )                    ;
;     Dedicated logic registers      ; 1,503 / 10,320 ( 15 % )                    ;
; Total registers                    ; 1503                                       ;
; Total pins                         ; 18 / 95 ( 19 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 10,496 / 423,936 ( 2 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; LED[0]    ; Incomplete set of assignments ;
; LED[1]    ; Incomplete set of assignments ;
; LED[2]    ; Incomplete set of assignments ;
; LED[3]    ; Incomplete set of assignments ;
; KEY1      ; Incomplete set of assignments ;
; FTDI_BD1  ; Incomplete set of assignments ;
; FTDI_BD2  ; Incomplete set of assignments ;
; FTDI_BD3  ; Incomplete set of assignments ;
; IO[0]     ; Incomplete set of assignments ;
; IO[1]     ; Incomplete set of assignments ;
; IO[2]     ; Incomplete set of assignments ;
; IO[3]     ; Incomplete set of assignments ;
; IO[4]     ; Incomplete set of assignments ;
; IO[5]     ; Incomplete set of assignments ;
; IO[6]     ; Incomplete set of assignments ;
; IO[7]     ; Incomplete set of assignments ;
; CLK100MHZ ; Incomplete set of assignments ;
; FTDI_BD0  ; Incomplete set of assignments ;
+-----------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5902 ) ; 0.00 % ( 0 / 5902 )        ; 0.00 % ( 0 / 5902 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5902 ) ; 0.00 % ( 0 / 5902 )        ; 0.00 % ( 0 / 5902 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5892 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/antony/riscv/riscv-soc-cores/build/marsohod2-vscale-wb-soc_0/bld-quartus/marsohod2-vscale-wb-soc_0.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 4,355 / 10,320 ( 42 % )   ;
;     -- Combinational with no register       ; 2852                      ;
;     -- Register only                        ; 121                       ;
;     -- Combinational with a register        ; 1382                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2170                      ;
;     -- 3 input functions                    ; 1275                      ;
;     -- <=2 input functions                  ; 789                       ;
;     -- Register only                        ; 121                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 3388                      ;
;     -- arithmetic mode                      ; 846                       ;
;                                             ;                           ;
; Total registers*                            ; 1,503 / 10,744 ( 14 % )   ;
;     -- Dedicated logic registers            ; 1,503 / 10,320 ( 15 % )   ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 316 / 645 ( 49 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 18 / 95 ( 19 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 5 / 46 ( 11 % )           ;
; Total block memory bits                     ; 10,496 / 423,936 ( 2 % )  ;
; Total block memory implementation bits      ; 46,080 / 423,936 ( 11 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 4 / 10 ( 40 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 20% / 19% / 21%           ;
; Peak interconnect usage (total/H/V)         ; 42% / 40% / 46%           ;
; Maximum fan-out                             ; 1502                      ;
; Highest non-global fan-out                  ; 449                       ;
; Total fan-out                               ; 19310                     ;
; Average fan-out                             ; 3.29                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4355 / 10320 ( 42 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2852                  ; 0                              ;
;     -- Register only                        ; 121                   ; 0                              ;
;     -- Combinational with a register        ; 1382                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2170                  ; 0                              ;
;     -- 3 input functions                    ; 1275                  ; 0                              ;
;     -- <=2 input functions                  ; 789                   ; 0                              ;
;     -- Register only                        ; 121                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3388                  ; 0                              ;
;     -- arithmetic mode                      ; 846                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1503                  ; 0                              ;
;     -- Dedicated logic registers            ; 1503 / 10320 ( 15 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 316 / 645 ( 49 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 18                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 10496                 ; 0                              ;
; Total RAM block bits                        ; 46080                 ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 5 / 46 ( 10 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1510                  ; 1                              ;
;     -- Registered Input Connections         ; 1497                  ; 0                              ;
;     -- Output Connections                   ; 9                     ; 1502                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19304                 ; 1509                           ;
;     -- Registered Connections               ; 7083                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 16                    ; 1503                           ;
;     -- hard_block:auto_generated_inst       ; 1503                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 1                              ;
;     -- Output Ports                         ; 5                     ; 1                              ;
;     -- Bidir Ports                          ; 8                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK100MHZ ; 25    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FTDI_BD0  ; 24    ; 2        ; 0            ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FTDI_BD2  ; 11    ; 1        ; 0            ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FTDI_BD3  ; 10    ; 1        ; 0            ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY1      ; 52    ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; FTDI_BD1 ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]   ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]   ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]   ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]   ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; IO[0] ; 101   ; 6        ; 34           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[1] ; 103   ; 6        ; 34           ; 18           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[2] ; 104   ; 6        ; 34           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[3] ; 105   ; 6        ; 34           ; 19           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[4] ; 106   ; 6        ; 34           ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[5] ; 110   ; 7        ; 30           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[6] ; 111   ; 7        ; 30           ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; IO[7] ; 112   ; 7        ; 28           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; IO[0]                   ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; IO[1]                   ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 13 ( 46 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 8 ( 38 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 11 ( 9 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 14 ( 21 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 12 ( 8 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; FTDI_BD3                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; FTDI_BD2                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; FTDI_BD0                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; CLK100MHZ                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; FTDI_BD1                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; KEY1                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; IO[0]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; IO[1]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; IO[2]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; IO[3]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; IO[4]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; IO[5]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; IO[6]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; IO[7]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 100.0 MHz                                                              ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 100.0 MHz                                                              ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 50.01 MHz                                                              ;
; Freq max lock                 ; 108.37 MHz                                                             ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 6                                                                      ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                   ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_1                                                                  ;
; Inclk0 signal                 ; CLK100MHZ                                                              ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 10  ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                            ; Library Name ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |marsohod2_vscale_wb_soc                                 ; 4355 (1)    ; 1503 (0)                  ; 0 (0)         ; 10496       ; 5    ; 0            ; 0       ; 0         ; 18   ; 0            ; 2852 (1)     ; 121 (0)           ; 1382 (0)         ; |marsohod2_vscale_wb_soc                                                                                                                                                                       ; work         ;
;    |altpll0:pll|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|altpll0:pll                                                                                                                                                           ; work         ;
;       |altpll:altpll_component|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|altpll0:pll|altpll:altpll_component                                                                                                                                   ; work         ;
;          |altpll0_altpll:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated                                                                                                     ; work         ;
;    |counter:counter|                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |marsohod2_vscale_wb_soc|counter:counter                                                                                                                                                       ; work         ;
;    |reset:mreset|                                        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |marsohod2_vscale_wb_soc|reset:mreset                                                                                                                                                          ; work         ;
;    |vscale_wb_soc:soc|                                   ; 4338 (0)    ; 1488 (0)                  ; 0 (0)         ; 10496       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2850 (0)     ; 121 (0)           ; 1367 (0)         ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc                                                                                                                                                     ; work         ;
;       |uart_top:uart16550|                               ; 646 (0)     ; 340 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (0)      ; 49 (0)            ; 291 (0)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550                                                                                                                                  ; work         ;
;          |uart_regs:regs|                                ; 618 (176)   ; 314 (109)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 299 (65)     ; 39 (5)            ; 280 (127)        ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs                                                                                                                   ; work         ;
;             |uart_receiver:receiver|                     ; 325 (125)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 179 (70)     ; 22 (0)            ; 124 (55)         ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver                                                                                            ; work         ;
;                |uart_rfifo:fifo_rx|                      ; 201 (173)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (107)    ; 22 (13)           ; 70 (53)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; work         ;
;                   |raminfr:rfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 17 (17)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; work         ;
;                      |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; work         ;
;                         |altsyncram_l8c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated       ; work         ;
;             |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; work         ;
;             |uart_transmitter:transmitter|               ; 118 (55)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (32)      ; 12 (0)            ; 51 (24)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; work         ;
;                |uart_tfifo:fifo_tx|                      ; 63 (34)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (21)      ; 12 (0)            ; 28 (13)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; work         ;
;                   |raminfr:tfifo|                        ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 15 (15)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; work         ;
;                      |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; work         ;
;                         |altsyncram_l8c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated ; work         ;
;          |uart_wb:wb_interface|                          ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (10)           ; 19 (19)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface                                                                                                             ; work         ;
;       |wb_bootrom:bootrom|                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_bootrom:bootrom                                                                                                                                  ; work         ;
;          |altsyncram:mem_rtl_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0                                                                                                             ; work         ;
;             |altsyncram_0t81:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_0t81:auto_generated                                                                              ; work         ;
;       |wb_intercon:wb_intercon0|                         ; 62 (0)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 38 (0)           ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_intercon:wb_intercon0                                                                                                                            ; work         ;
;          |wb_arbiter:wb_arbiter_rom0|                    ; 14 (8)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 4 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0                                                                                                 ; work         ;
;             |arbiter:arbiter0|                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0                                                                                ; work         ;
;          |wb_mux:wb_mux_vscale_d|                        ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 33 (33)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d                                                                                                     ; work         ;
;          |wb_mux:wb_mux_vscale_i|                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_i                                                                                                     ; work         ;
;       |wb_vscale:wb_vscale|                              ; 3661 (213)  ; 1142 (139)                ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2519 (74)    ; 72 (0)            ; 1070 (139)       ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale                                                                                                                                 ; work         ;
;          |vscale_pipeline:vscale_core|                   ; 3448 (407)  ; 1003 (203)                ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2445 (203)   ; 72 (32)           ; 931 (204)        ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core                                                                                                     ; work         ;
;             |vscale_PC_mux:PCmux|                        ; 154 (154)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 0 (0)             ; 3 (3)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux                                                                                 ; work         ;
;             |vscale_alu:alu|                             ; 715 (715)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 683 (683)    ; 0 (0)             ; 32 (32)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu                                                                                      ; work         ;
;             |vscale_csr_file:csr|                        ; 1174 (1174) ; 491 (491)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 681 (681)    ; 2 (2)             ; 491 (491)        ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr                                                                                 ; work         ;
;             |vscale_ctrl:ctrl|                           ; 133 (133)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 2 (2)             ; 26 (26)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl                                                                                    ; work         ;
;             |vscale_mul_div:md|                          ; 697 (697)   ; 204 (204)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (493)    ; 32 (32)           ; 172 (172)        ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md                                                                                   ; work         ;
;             |vscale_regfile:regfile|                     ; 91 (91)     ; 86 (86)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 84 (84)          ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile                                                                              ; work         ;
;                |altsyncram:data_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_0                                                        ; work         ;
;                   |altsyncram_dbc1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_0|altsyncram_dbc1:auto_generated                         ; work         ;
;                |altsyncram:data_rtl_1|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_1                                                        ; work         ;
;                   |altsyncram_dbc1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_1|altsyncram_dbc1:auto_generated                         ; work         ;
;             |vscale_src_a_mux:src_a_mux|                 ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux                                                                          ; work         ;
;             |vscale_src_b_mux:src_b_mux|                 ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 1 (1)            ; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux                                                                          ; work         ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY1      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FTDI_BD1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FTDI_BD2  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FTDI_BD3  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; IO[0]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[1]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[2]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[3]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[4]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[5]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[6]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; IO[7]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; CLK100MHZ ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; FTDI_BD0  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY1                ;                   ;         ;
; FTDI_BD2            ;                   ;         ;
; FTDI_BD3            ;                   ;         ;
; IO[0]               ;                   ;         ;
; IO[1]               ;                   ;         ;
; IO[2]               ;                   ;         ;
; IO[3]               ;                   ;         ;
; IO[4]               ;                   ;         ;
; IO[5]               ;                   ;         ;
; IO[6]               ;                   ;         ;
; IO[7]               ;                   ;         ;
; CLK100MHZ           ;                   ;         ;
; FTDI_BD0            ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK100MHZ                                                                                                                ; PIN_25             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                       ; PLL_1              ; 1502    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; counter:counter|out[8]                                                                                                   ; FF_X1_Y11_N27      ; 6       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; reset:mreset|reset                                                                                                       ; FF_X24_Y16_N25     ; 450     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; reset:mreset|reset                                                                                                       ; FF_X24_Y16_N25     ; 298     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always31~0                                                           ; LCCOMB_X21_Y19_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always4~0                                                            ; LCCOMB_X18_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always6~0                                                            ; LCCOMB_X21_Y18_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always7~0                                                            ; LCCOMB_X18_Y20_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always8~0                                                            ; LCCOMB_X18_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|block_cnt[3]~10                                                      ; LCCOMB_X21_Y19_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[15]~0                                                             ; LCCOMB_X18_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[7]~1                                                              ; LCCOMB_X18_Y20_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|enable                                                               ; FF_X19_Y20_N25     ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[0]~0                                                             ; LCCOMB_X18_Y20_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rf_pop                                                               ; FF_X22_Y18_N17     ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rx_reset                                                             ; FF_X21_Y18_N27     ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|serial_in~0                                                          ; LCCOMB_X19_Y17_N22 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push                                                              ; FF_X18_Y20_N31     ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; LCCOMB_X25_Y19_N4  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_b[7]~10                               ; LCCOMB_X22_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_t[4]~12                               ; LCCOMB_X22_Y20_N26 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                             ; LCCOMB_X23_Y18_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                               ; LCCOMB_X23_Y16_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; LCCOMB_X24_Y19_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; LCCOMB_X28_Y19_N8  ; 42      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[5]~2                                   ; LCCOMB_X24_Y18_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; FF_X24_Y17_N17     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; FF_X24_Y17_N27     ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                 ; LCCOMB_X26_Y18_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]~33              ; LCCOMB_X25_Y17_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~36             ; LCCOMB_X26_Y17_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]~12             ; LCCOMB_X30_Y17_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]~15             ; LCCOMB_X28_Y18_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~39             ; LCCOMB_X25_Y18_N12 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]~24             ; LCCOMB_X30_Y18_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~48             ; LCCOMB_X28_Y19_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]~9               ; LCCOMB_X25_Y17_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~27              ; LCCOMB_X26_Y17_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~3               ; LCCOMB_X29_Y17_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]~21              ; LCCOMB_X29_Y18_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]~45              ; LCCOMB_X29_Y18_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~18              ; LCCOMB_X30_Y18_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~42              ; LCCOMB_X26_Y18_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]~30              ; LCCOMB_X26_Y18_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]~6               ; LCCOMB_X29_Y18_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10       ; LCCOMB_X28_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]~1                   ; LCCOMB_X30_Y17_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                        ; LCCOMB_X17_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                            ; LCCOMB_X17_Y18_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                            ; LCCOMB_X17_Y18_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; FF_X17_Y18_N7      ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]~5           ; LCCOMB_X18_Y19_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22 ; LCCOMB_X18_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1             ; LCCOMB_X18_Y19_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~12                                                 ; LCCOMB_X18_Y20_N8  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~4                                                  ; LCCOMB_X22_Y17_N16 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0|token[1]~2                        ; LCCOMB_X21_Y15_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always1~0                                                                          ; LCCOMB_X21_Y16_N22 ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always1~2                                                                          ; LCCOMB_X21_Y16_N2  ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_adr[27]~1                                                               ; LCCOMB_X22_Y16_N8  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[0]~1                                                                ; LCCOMB_X21_Y16_N26 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|instruction[9]~2                                                                   ; LCCOMB_X21_Y15_N28 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_adr[10]~49                                                              ; LCCOMB_X26_Y10_N16 ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_adr[1]~51                                                               ; LCCOMB_X26_Y10_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[20]~1                                            ; LCCOMB_X14_Y11_N28 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_IF[9]~1                                             ; LCCOMB_X19_Y12_N28 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|csr_rdata_WB[5]~0                                      ; LCCOMB_X22_Y12_N8  ; 117     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[3]~12                                          ; LCCOMB_X16_Y11_N10 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always7~0                          ; LCCOMB_X23_Y7_N22  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|from_host[5]~0                     ; LCCOMB_X10_Y7_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|instret_full[12]~10                ; LCCOMB_X10_Y8_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|instret_full[33]~8                 ; LCCOMB_X10_Y8_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mbadaddr[15]~32                    ; LCCOMB_X17_Y5_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mecode[1]~0                        ; LCCOMB_X18_Y7_N20  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mepc[29]~1                         ; LCCOMB_X18_Y7_N2   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mscratch[0]~0                      ; LCCOMB_X17_Y9_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtie~0                             ; LCCOMB_X14_Y8_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtimecmp[0]~0                      ; LCCOMB_X17_Y5_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec[22]~1                        ; LCCOMB_X18_Y9_N18  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[2]~2                    ; LCCOMB_X18_Y9_N0   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|system_wen~0                       ; LCCOMB_X16_Y11_N22 ; 32      ; Latch enable                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|to_host[24]~0                      ; LCCOMB_X10_Y7_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|had_ex_WB~0                           ; LCCOMB_X10_Y8_N4   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[28]~194                            ; LCCOMB_X10_Y14_N22 ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[28]~64                             ; LCCOMB_X10_Y12_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[25]~0                              ; LCCOMB_X10_Y12_N22 ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[17]~2                         ; LCCOMB_X6_Y17_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[33]~3                         ; LCCOMB_X6_Y17_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|state.s_compute                      ; FF_X10_Y14_N25     ; 201     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|wen_internal~1                  ; LCCOMB_X14_Y12_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                 ; PLL_1              ; 1502    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; counter:counter|out[8]                                                                             ; FF_X1_Y11_N27      ; 6       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; reset:mreset|reset                                                                                 ; FF_X24_Y16_N25     ; 298     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|system_wen~0 ; LCCOMB_X16_Y11_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; reset:mreset|reset                                                                                                       ; 449     ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|state.s_compute                      ; 201     ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|system_wen~0                       ; 182     ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder3~6                            ; 145     ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|csr_rdata_WB[5]~0                                      ; 117     ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux31~1                     ; 97      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux29~1                     ; 90      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector8~2                           ; 85      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux30~1                     ; 82      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|wb_src_sel_WB[1]                      ; 76      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|state.010                                                                          ; 69      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[25]~0                              ; 68      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|op[1]                                ; 68      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~7                   ; 66      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|out_sel[0]                           ; 66      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux23~0                                 ; 66      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~8                   ; 65      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal29~1                          ; 65      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~5                   ; 65      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~4                   ; 65      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector9~2                           ; 65      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[28]~194                            ; 64      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|WideOr8~1                             ; 64      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|PC_src_sel[2]~1                       ; 61      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[14]                                            ; 52      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|Mux6~0                             ; 51      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|negate_output                        ; 48      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Equal1~0                             ; 47      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|wb_src_sel_WB[0]                      ; 45      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                 ; 42      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|WideOr9~1                             ; 41      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rf_pop                                                               ; 41      ;
; ~GND                                                                                                                     ; 40      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[31]                                            ; 38      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dstate.001                                                                         ; 38      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Equal4~0                             ; 37      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rx_reset                                                             ; 36      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector7~1                           ; 36      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal27~0                          ; 35      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder3~3                            ; 35      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always1~2                                                                          ; 35      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|sign_in_2~2                          ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|Selector35~0                                                                       ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|sign_in_1~0                          ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~6                   ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|state.s_setup_output                 ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always1~0                                                                          ; 34      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|WideNor0~2                         ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal41~3                          ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal42~2                          ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|state.001                                                                          ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|instruction[9]~2                                                                   ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[20]~1                                            ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[0]~1                                                                ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal30~2                          ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Equal3~1                              ; 33      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|instret_full[33]~71                ; 32      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                  ; 32      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                  ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_IF[9]~1                                             ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_adr[1]~51                                                               ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|Mux30~0                            ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mscratch[0]~0                      ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtimecmp[0]~0                      ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|instret_full[12]~10                ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|instret_full[33]~8                 ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtime_full[11]~48                  ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mbadaddr[15]~32                    ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always7~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal12~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|to_host[24]~0                      ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|from_host[5]~0                     ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|time_full[34]~0                    ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[33]~3                         ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|kill_IF~1                             ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal33~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal24~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~3                   ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[17]~2                         ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|bypass_rs1~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|data~7                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|bypass_rs2~0                          ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|WideOr2                         ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[20]                                            ; 32      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always5~0                          ; 31      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal28~0                          ; 31      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[4]                                             ; 31      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[2]                                     ; 30      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[3]                                     ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_adr[10]~49                                                              ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always0~1                                                                          ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mepc[29]~1                         ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec[22]~1                        ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal31~0                          ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_adr[27]~1                                                               ; 30      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|counter[0]                           ; 30      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                  ; 29      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|alu_out_WB[0]                                          ; 29      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                  ; 28      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux27~1                     ; 28      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Selector25~0                       ; 27      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~1                                 ; 27      ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|Equal1~6                                               ; 27      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|data~3                          ; 26      ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|Equal1~8                                               ; 26      ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|Equal1~7                                               ; 26      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[0]                                     ; 25      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[1]                                     ; 25      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                   ; 25      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[3]~12                                          ; 24      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector0~2                 ; 24      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|enable                                                               ; 24      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                     ; 23      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[0]                                                   ; 23      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|counter[1]                           ; 23      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|counter[2]                           ; 23      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux8~0                                  ; 22      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|had_ex_WB                             ; 22      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                               ; 22      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                     ; 22      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|serial_in~0                                                          ; 21      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[13]                                            ; 21      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[12]                                            ; 21      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[30]                                            ; 21      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[2]                                                   ; 21      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                     ; 21      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~0                                 ; 20      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector0~3                 ; 20      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[3]                                             ; 20      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[21]                                            ; 20      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                     ; 20      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|stall_DX~8                            ; 19      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector6~4                           ; 19      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|LessThan1~0                ; 18      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|PC_src_sel[0]~8                       ; 18      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[6]                                             ; 18      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[5]                                             ; 18      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|counter[4]                           ; 18      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[3]                  ; 17      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|PC_src_sel[1]~6                       ; 17      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[23]~12                                      ; 17      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[23]~11                                      ; 17      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[28]                                            ; 17      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|WideOr0~4                                                            ; 17      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[2]                  ; 16      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~50                    ; 16      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~49                    ; 16      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~0                     ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[23]~14                                      ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Mux23~0                                                ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|kill_DX~0                             ; 16      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|start_dlc                                                            ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[29]                                            ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[2]                                             ; 16      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[5]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[7]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[8]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[0]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[31]                 ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[1]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[4]                  ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|imm_type[1]~3                         ; 15      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tx_reset                                                             ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~3                                 ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[27]                                            ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|stall_DX~1                            ; 15      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                               ; 15      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[1]                                                   ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|replay_IF                             ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|counter[3]                           ; 15      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                               ; 15      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[6]                  ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[9]                  ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[10]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[11]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[12]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[13]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[14]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[15]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[16]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[17]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[18]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[19]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[20]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[21]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[22]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[23]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[24]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[25]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[26]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[27]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[28]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[30]                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|wdata_internal[29]                 ; 14      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal0~1                                      ; 14      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal0~0                                      ; 14      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[0]                                                               ; 14      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[1]                                                               ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~4                                 ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux8~2                                  ; 14      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dstate.010                                                                         ; 14      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push                                       ; 13      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~7                                                  ; 13      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push                                                              ; 13      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux8~3                                  ; 13      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux8~1                                  ; 13      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~8                                                  ; 12      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|Mux32~0                            ; 12      ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0|select[0]                         ; 12      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[1]                                             ; 12      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[0]                                             ; 12      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[22]                                            ; 12      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[24]                                            ; 12      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|always4~0                                     ; 11      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal1~0                                      ; 11      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_q                                     ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[10]~40                                      ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[0]~7                                        ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux8~4                                  ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux30~2                                 ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector31~0                ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[26]                                            ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|imm_type[1]~2                         ; 11      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[3]                                                               ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[63]                                ; 11      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[10]~68                                      ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_t[4]~12                               ; 10      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[0]~8                                        ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[1]                                                   ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[2]                                                   ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~4                                                  ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[7]                                                               ; 10      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector1~0                 ; 10      ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector8~0                           ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~11 ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[0]                              ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                   ; 10      ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal2~0                                      ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always31~0                                                           ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                               ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|Mux44~0                            ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|Equal3~0                                                             ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal30~0                          ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal23~2                          ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[7]~1                                                              ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[0]                                                   ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[3]                                                   ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|alu_out_WB[1]                                          ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder3~2                            ; 9       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|wbm_ack_o~1                                            ; 9       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|Equal1~9                                               ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                              ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|we_o                                                           ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[1]                      ; 9       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|LessThan0~124                        ; 9       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_b[7]~10                               ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|block_cnt[3]~10                                                      ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always8~0                                                            ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10       ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|Mux51~0                            ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|state.011                                                                          ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Mux23~1                                                ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector41~0                         ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector35~0                         ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector39~0                         ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|imem_wait                                                                          ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector59~0                         ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[15]~0                                                             ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[7]                                                   ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22 ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[2]                                                               ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~1                        ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~5                                 ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux23~1                                 ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector4~1                 ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux2~1                                  ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[25]                                            ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector3~0                 ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[19]                                            ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[23]                                            ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~0  ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always4~0                                                            ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[6]                                                   ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[4]                                                   ; 8       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[2]                      ; 8       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]               ; 7       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[5]                                                   ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector27~1                ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector29~1                ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~20                           ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux23~0                     ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux19~1                     ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux14~1                     ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux2~0                                  ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector2~0                 ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector0~1                 ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|branch_taken_unkilled~0               ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|reg_to_wr_WB[4]                       ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|reg_to_wr_WB[2]                       ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|reg_to_wr_WB[3]                       ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|reg_to_wr_WB[0]                       ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|reg_to_wr_WB[1]                       ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|data~0                          ; 7       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux20~3                     ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[5]~2                                   ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                 ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rframing_error                                ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr_mask                                                             ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|fifo_read~0                                                          ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr0r~0                                                              ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~16                                                 ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~15                                                 ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~14                                                 ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[0]~13                                                 ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_adr[1]~48                                                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Selector32~1                       ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[2]~2                    ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always2~0                          ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[28]~64                             ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector59~1                         ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|had_ex_WB~0                           ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[0]~6                                        ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Equal9~0                              ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal35~0                          ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector61~0                         ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux4~1                                  ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux4~0                                  ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux2~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux1~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux0~0                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector21~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector23~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector25~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector28~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector13~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector12~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector14~1                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector5~1                 ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector6~1                 ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector30~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector28~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector27~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector26~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[5]~51                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux26~2                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[6]~49                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux25~0                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector24~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[7]~47                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux24~0                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector23~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[8]~45                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector22~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[9]~43                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux22~0                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[10]~41                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux21~0                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux26~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector20~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[11]~39                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux26~0                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector19~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[12]~37                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector18~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[13]~35                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux18~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[14]~33                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux17~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector16~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[15]~31                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux16~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector15~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[16]~29                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux15~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector14~0                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[17]~27                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[18]~25                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux13~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[19]~23                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux12~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[20]~21                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux11~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[21]~19                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux10~1                     ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[22]~17                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux9~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[23]~15                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux8~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[24]~13                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux7~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[25]~11                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux6~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[26]~9                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux5~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[27]~7                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux4~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux3~1                      ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[28]~5                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[30]~3                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[29]~1                                ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[18]                                            ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[17]                                            ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[16]                                            ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[15]                                            ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|alu_out_WB[31]                                         ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|stall_WB                              ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]             ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                          ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|mcr[4]                                                               ; 6       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_we                                                                      ; 6       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[1]~5                               ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                 ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                               ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[6]                                     ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rls_int_pnd                                                          ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5r                                                                ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[0]                                                               ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mecode[1]~0                        ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always6~0                          ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push~0                                                            ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal32~0                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal34~0                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder3~5                            ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|always3~1                             ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal23~1                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal23~0                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal14~0                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|state.s_idle                         ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|md_req_valid~2                        ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]               ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                            ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~10                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~9                           ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector2~1                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector1~1                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector19~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector20~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector22~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector26~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector30~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~22                           ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector11~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector15~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector17~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector7~1                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector9~1                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector8~1                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector10~1                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[0]~61                                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[1]~59                                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector29~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[2]~57                                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[3]~55                                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs1_data_bypassed[4]~53                                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector25~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector21~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector17~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|data~8                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector13~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector12~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector11~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector10~0                ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector9~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector8~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector7~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector6~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector5~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector4~0                 ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector3~1                 ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5~1                                                               ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]             ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always7~0                                                            ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                   ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                   ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                   ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                  ; 5       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                          ; 5       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Selector6~5                           ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[1]~2                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[6]~1                                   ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|WideOr5~0                                     ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[7]                                     ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push~1                                     ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Selector11~0                                  ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]~1                   ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[0]~0                                                             ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                    ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~0                   ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|Mux7~0                                                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|msr[0]                                                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~12                                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~11                                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~10                                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[5]~9                                                  ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~28                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~6                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|PC_src_sel[2]~0                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|Equal0~10                                                                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|always0~0                                                                          ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1             ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[5]~66                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[6]~64                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[7]~62                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[8]~61                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[9]~58                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[10]~55                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[11]~52                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[12]~49                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[13]~46                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[14]~43                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[15]~39                                      ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[16]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[17]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[18]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[19]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[20]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[21]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[22]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[23]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[24]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[25]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[26]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector41~1                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[27]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Selector40~0                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[2]~25                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[3]~23                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[28]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[30]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[1]~19                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[29]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[0]~16                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|Equal2~0                             ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[31]                                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|dmem_type_WB[1]                                        ; 4       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_d|wbs_cyc_o[0]~1                                         ; 4       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0|token[1]                          ; 4       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_vscale_i|wbs_cyc_o[0]                                           ; 4       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0|token[0]                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|wen_internal~1                  ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|wb_data_WB[4]~10                                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal26~2                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|redirect~3                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux31~7                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|eret_unkilled~0                       ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder1~0                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal21~0                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal26~1                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal20~0                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal41~2                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal15~0                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|illegal_access~2                   ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|md_req_valid~3                        ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[5]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[6]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[7]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[8]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[9]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[10]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[11]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[12]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[13]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[14]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[15]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[16]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[17]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[18]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[19]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[20]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[21]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[22]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[23]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[24]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[25]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[26]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[27]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[28]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[29]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[30]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[62]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[1]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[2]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[3]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[4]                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]~5           ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~0             ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]            ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux26~9                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~70                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~52                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~42                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~41                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~36                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~26                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~20                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~16                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~15                          ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~58                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~4                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~41                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~37                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux31~0                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~34                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|Mux2~4                                  ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector24~1                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~17                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector16~1                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector18~1                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux30~2                     ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[0]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[1]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[2]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[3]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[4]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[11]                                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[5]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[5]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[6]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[6]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[7]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[7]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[8]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[8]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[9]                                               ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[9]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[10]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[10]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[11]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[11]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[12]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[12]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[13]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[13]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[14]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[14]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[15]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[15]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[16]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[16]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[17]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[17]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[18]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[18]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[19]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[19]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[20]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[20]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[21]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[21]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[22]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[22]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[23]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[23]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[24]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[24]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[25]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[25]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[26]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[26]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[27]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[27]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|md_req_valid~0                        ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[9]                                             ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[2]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[10]                                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[3]~8                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[3]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[28]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[28]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[30]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[30]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[8]                                             ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[1]~6                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[1]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[29]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[29]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[7]                                             ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[0]~4                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[0]                            ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Equal3~0                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[31]                           ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|PC_DX[31]                                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|dmem_wen                              ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[4]~1                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|state.s_done                         ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|result[4]                            ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                          ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_out                                 ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                               ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[5]                                     ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[0]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[1]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[2]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[3]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[4]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[5]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[6]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[7]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[8]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[9]                                 ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[10]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[11]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[12]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[13]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[14]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[15]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[16]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[17]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[18]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[19]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[20]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[21]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[22]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[23]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[24]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[25]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[26]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[27]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[28]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[29]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[30]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[31]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|a[31]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[32]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[33]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[34]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[35]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[36]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[37]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[38]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[39]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[40]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[41]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[42]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[43]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[44]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[45]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[46]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[47]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[48]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[49]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[50]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[51]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[52]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[53]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[54]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[55]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[56]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[57]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[58]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[59]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[60]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[61]                                ; 4       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_cyc                                                                     ; 4       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity                                       ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity~0                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity_error                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]~1                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Mux4~0                                        ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|WideOr7~0                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[2]                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[3]                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[1]                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~48             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]~45              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~42              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~39             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~36             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][0]~33              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][0]~30              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][0]~27              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][1]~24             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][1]~21              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~18              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][1]~15             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]~12             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][0]~9               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][0]~6               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][1]~3               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5                                                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|iir~0                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ti_int_pnd                                                           ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|thre_int_pnd                                                         ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr_mask_condition                                                   ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~4                   ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~3                   ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~2                   ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~1                   ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[2]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr2r                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[3]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr3r                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[1]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr1r                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr4r                                                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~30                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~29                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~26                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~25                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~24                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~23                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~22                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~21                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~20                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~19                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~18                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~17                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~16                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~15                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~14                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~13                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~12                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~11                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~10                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~9                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~8                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~7                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~5                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~4                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~3                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~2                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|had_ex_DX~0                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec~0                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[21]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[22]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[18]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[26]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[19]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[27]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[30]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[17]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[25]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[29]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[16]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[24]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|dmem_type_WB[0]                                        ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[31]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[23]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~28                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~26                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~24                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~22                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~20                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|Equal0~6                                                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|iwbm_riscv_cyc                                                                     ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|re_o~0                                                         ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[20]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dwbm_riscv_dat[28]                                                                 ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~10                                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~8                                              ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~6                                              ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~3                                              ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX~1                                              ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|ex_DX~2                               ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|ex_code_DX[1]~5                       ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal20~1                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|had_ex_DX                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|ex_code_DX[3]~2                       ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal30~1                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal16~1                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal36~0                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|Equal39~0                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_mul_div:md|b[0]                                 ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~4             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~3             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]            ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~2             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]            ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~1             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Decoder4~0                                    ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~51                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~33                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~32                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~57                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~45                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~81                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~39                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~38                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~34                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~27                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~23                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~23                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~73                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~65                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~63                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight1~7                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~55                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~53                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~51                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~48                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_a_mux:src_a_mux|Selector31~1                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~36                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[31]~60                               ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~31                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~25                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~16                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~15                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftLeft0~9                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_src_b_mux:src_b_mux|Mux28~1                     ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[5]~58                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector26~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[6]~56                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector25~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[7]~54                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector24~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector23~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector22~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector21~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector20~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector19~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector18~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector17~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector16~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector15~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector14~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector13~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector12~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector11~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector10~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector9~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector8~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector7~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector6~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector5~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector4~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Decoder0~0                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|Mux3~1                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|rs2_data_bypassed[2]~10                                ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector29~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector28~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~12                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~11                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector3~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector1~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_alu:alu|ShiftRight0~10                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector30~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector2~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector31~1                                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|wr_reg_WB~0                           ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|stall_DX~2                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector0~1                                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|dmem_en~0                             ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dstate.011                                                                         ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|dstate.000                                                                         ; 3       ;
; vscale_wb_soc:soc|wb_bootrom:bootrom|wb_ack_o                                                                            ; 3       ;
; vscale_wb_soc:soc|wb_intercon:wb_intercon0|wb_arbiter:wb_arbiter_rom0|arbiter:arbiter0|active                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|stall_DX~0                            ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|data~1                          ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|Selector27~1                                           ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[0]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[1]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[2]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[3]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[4]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[5]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[6]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[7]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[8]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[9]                                                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[10]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[11]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[12]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[13]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[14]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[15]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|WideNor1                                ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5~0                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[2]             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]             ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_out~3                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[1]                              ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[4]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[5]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wre                                                            ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_stb_is                                                      ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_cyc_is                                                      ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_we_is                                                       ; 3       ;
; reset:mreset|out[0]                                                                                                      ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[6]                                                               ; 3       ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[4]                                     ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|PC_PIF[31]~60                      ; 3       ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_PC_mux:PCmux|PC_PIF[30]~58                      ; 3       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                          ; M9K_X27_Y19_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vscale_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_l8c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                          ; M9K_X15_Y19_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vscale_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_0t81:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; db/marsohod2-vscale-wb-soc_0.ram0_wb_bootrom_5e23b5cb.hdl.mif ; M9K_X15_Y15_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_0|altsyncram_dbc1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                          ; M9K_X15_Y13_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_regfile:regfile|altsyncram:data_rtl_1|altsyncram_dbc1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                          ; M9K_X15_Y14_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |marsohod2_vscale_wb_soc|vscale_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_0t81:auto_generated|ALTSYNCRAM                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)    ;(00001000011100000000001100010011) (1034001423) (141558547) (8700313)   ;(00000000011000101010011000100011) (30523043) (6465059) (62A623)   ;(00000100000100000000001100010011) (404001423) (68158227) (4100313)   ;(00000000011000101010000000100011) (30520043) (6463523) (62A023)   ;(00000000100000110101001100010011) (40651423) (8606483) (835313)   ;(00000000011000101010001000100011) (30521043) (6464035) (62A223)   ;(00000000011100000000001100010011) (34001423) (7340819) (700313)   ;
;8;(00000000011000101010011000100011) (30523043) (6465059) (62A623)    ;(00000000000000000000010110010111) (2627) (1431) (597)   ;(00100101110001011000010110010011) (266335327) (633701779) (25C58593)   ;(00010001110000000000000011101111) (-2134966939) (297795823) (11C000EF)   ;(00000000000000000000010110010111) (2627) (1431) (597)   ;(00100011110001011000010110010011) (66335327) (600147347) (23C58593)   ;(00010001000000000000000011101111) (2100000357) (285212911) (110000EF)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;
;16;(00000001010000101010010000000011) (120522003) (21144579) (142A403)    ;(00000000000101000111010000010011) (5072023) (1340435) (147413)   ;(11111110000001000000101011100011) (-176772435) (-33289501) (-1-15-11-15-5-1-13)   ;(00000000000000101010010000000011) (522003) (173059) (2A403)   ;(00000111000100000000010100010011) (704002423) (118490387) (7100513)   ;(00000000101001000001011001100011) (51013143) (10753635) (A41663)   ;(00001101100000000000000011101111) (1540000357) (226492655) (D8000EF)   ;(00101110100000000000000001101111) (1345032861) (780140655) (2E80006F)   ;
;24;(00000110010000000000010100010011) (620002423) (104858899) (6400513)    ;(00000000101001000000110001100011) (51006143) (10751075) (A40C63)   ;(00000111011100000000010100010011) (734002423) (124781843) (7700513)   ;(00000110101001000000101001100011) (651005143) (111413859) (6A40A63)   ;(00000110011100000000010100010011) (634002423) (108004627) (6700513)   ;(00001000101001000000101001100011) (1051005143) (144968291) (8A40A63)   ;(11111010110111111111000001101111) (-510007621) (-85987217) (-5-200-15-9-1)   ;(00001011010000000000000011101111) (1320000357) (188743919) (B4000EF)   ;
;32;(00000010000000000000010100010011) (200002423) (33555731) (2000513)    ;(00001010110000000000000011101111) (1260000357) (180355311) (AC000EF)   ;(00010100100000000000000011101111) (-1854966939) (343933167) (148000EF)   ;(00000000000000000000010110010111) (2627) (1431) (597)   ;(00011110110001011000010110010011) (-633664673) (516261267) (1EC58593)   ;(00001011010000000000000011101111) (1320000357) (188743919) (B4000EF)   ;(00000000000001000010010100000011) (1022403) (271619) (42503)   ;(00000000000001010000111110010011) (1207623) (331667) (50F93)   ;
;40;(00000010000000000000111100010011) (200007423) (33558291) (2000F13)    ;(11111111110011110000111100010011) (-14170355) (-3207405) (-30-150-14-13)   ;(00000001111011111101010100110011) (173752463) (32494899) (1EFD533)   ;(00000000111101010111010100010011) (75272423) (16086291) (F57513)   ;(00000000101000000000111010010011) (50007223) (10489491) (A00E93)   ;(00000001110101010100010001100011) (165242143) (30753891) (1D54463)   ;(00000010011101010000010100010011) (235202423) (41223443) (2750513)   ;(00000011000001010000010100010011) (301202423) (50660627) (3050513)   ;
;48;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)    ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)   ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000000000100000000111010010011) (4007223) (1052307) (100E93)   ;(11111101110111110101011011100011) (-210124435) (-35694877) (-2-20-10-9-1-13)   ;(11110101010111111111000001101111) (-1250007621) (-178261905) (-10-1000-15-9-1)   ;
;56;(00000101000000000000000011101111) (500000357) (83886319) (50000EF)    ;(00000010000000000000010100010011) (200002423) (33555731) (2000513)   ;(00000100100000000000000011101111) (440000357) (75497711) (48000EF)   ;(00001110010000000000000011101111) (1620000357) (239075567) (E4000EF)   ;(00000000000001000000100100010011) (1004423) (264467) (40913)   ;(00000010000000000000010100010011) (200002423) (33555731) (2000513)   ;(00000011100000000000000011101111) (340000357) (58720495) (38000EF)   ;(00001101010000000000000011101111) (1520000357) (222298351) (D4000EF)   ;
;64;(00000000100010010010000000100011) (42220043) (8986659) (892023)    ;(11110010110111111111000001101111) (-1510007621) (-220204945) (-13-200-15-9-1)   ;(00000010100000000000000011101111) (240000357) (41943279) (28000EF)   ;(00000010000000000000010100010011) (200002423) (33555731) (2000513)   ;(00000010000000000000000011101111) (200000357) (33554671) (20000EF)   ;(00001011110000000000000011101111) (1360000357) (197132527) (BC000EF)   ;(00000000000001000000100100010011) (1004423) (264467) (40913)   ;(00000000000000000000010110010111) (2627) (1431) (597)   ;
;72;(00010101110001011000010110010011) (-1733664673) (365266323) (15C58593)    ;(00000010010000000000000011101111) (220000357) (37748975) (24000EF)   ;(00000000000010010000000011100111) (2200347) (590055) (900E7)   ;(11110000010111111111000001101111) (-1750007621) (-262147985) (-15-1000-15-9-1)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)   ;
;80;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)    ;(00000000000000001000000001100111) (100147) (32871) (8067)   ;(00000000000001011010111000000011) (1327003) (372227) (5AE03)   ;(00001111111111100111010100010011) (1777472423) (268334355) (FFE7513)   ;(00010000000001010000110001100011) (2001206143) (268766307) (10050C63)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;
;88;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)    ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000000100011100101010100010011) (43452423) (9327891) (8E5513)   ;(00001111111101010111010100010011) (1775272423) (267744531) (FF57513)   ;(00001110000001010000110001100011) (1601206143) (235211875) (E050C63)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;
;96;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)    ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000001000011100101010100010011) (103452423) (17716499) (10E5513)   ;(00001111111101010111010100010011) (1775272423) (267744531) (FF57513)   ;(00001100000001010000110001100011) (1401206143) (201657443) (C050C63)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;
;104;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)    ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000001100011100101010100010011) (143452423) (26105107) (18E5513)   ;(00001111111101010111010100010011) (1775272423) (267744531) (FF57513)   ;(00001010000001010000110001100011) (1201206143) (168103011) (A050C63)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;(00000010000000110111001100010011) (200671423) (33780499) (2037313)   ;
;112;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)    ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000000010001011000010110010011) (21302623) (4556179) (458593)   ;(11110111110111111111000001101111) (-1010007621) (-136318865) (-8-200-15-9-1)   ;(00000000100000000000111000010011) (40007023) (8392211) (800E13)   ;(00000000000000000000001110010011) (1623) (915) (393)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010010000000011) (120522003) (21144579) (142A403)   ;
;120;(00000000000101000111010000010011) (5072023) (1340435) (147413)    ;(11111110000001000000101011100011) (-176772435) (-33289501) (-1-15-11-15-5-1-13)   ;(00000000000000101010010000000011) (522003) (173059) (2A403)   ;(00000001101100000000010010010011) (154002223) (28312723) (1B00493)   ;(11100100100101000000000011100011) (962189861) (-460062493) (-1-11-6-11-15-15-1-13)   ;(00000011000000000000010010010011) (300002223) (50332819) (3000493)   ;(00000000100101000101010001100011) (45052143) (9720931) (945463)   ;(11111101110111111111000001101111) (-210007621) (-35655569) (-2-200-15-9-1)   ;
;128;(00000011100100000000010010010011) (344002223) (59770003) (3900493)    ;(00000010100001001101010001100011) (241152143) (42259555) (284D463)   ;(00000110011000000000010010010011) (630002223) (106955923) (6600493)   ;(00000000100001001101010001100011) (41152143) (8705123) (84D463)   ;(11111100100111111111000001101111) (-330007621) (-56627089) (-3-600-15-9-1)   ;(00000110000100000000010010010011) (604002223) (101713043) (6100493)   ;(00000000100101000101010001100011) (45052143) (9720931) (945463)   ;(11111011110111111111000001101111) (-410007621) (-69210001) (-4-200-15-9-1)   ;
;136;(01000000100101000000011010110011) (-2102480385) (1083442867) (409406B3)    ;(00000000101001101000011010010011) (51503223) (10913427) (A68693)   ;(00000000110000000000000001101111) (60000157) (12583023) (C0006F)   ;(00000011000000000000011010010011) (300003223) (50333331) (3000693)   ;(01000000110101000000011010110011) (-2082480385) (1087637171) (40D406B3)   ;(00000000000001000000010100010011) (1002423) (263443) (40513)   ;(10010000000000000000001010110111) (664674433) (-1879047497) (-6-15-15-15-15-13-4-9)   ;(00000001010000101010001100000011) (120521403) (21144323) (142A303)   ;
;144;(00000010000000110111001100010011) (200671423) (33780499) (2037313)    ;(11111110000000110000110011100011) (-177171435) (-33354525) (-1-15-12-15-3-1-13)   ;(00000000101000101010000000100011) (50520043) (10657827) (A2A023)   ;(00000000010000111001001110010011) (20711623) (4428691) (439393)   ;(00000000110100111110001110110011) (64761663) (13886387) (D3E3B3)   ;(00000000000100000000001010010011) (4001223) (1049235) (100293)   ;(01000000010111100000111000110011) (-2120076585) (1079905843) (405E0E33)   ;(00000000000011100000010001100011) (3402143) (918627) (E0463)   ;
;152;(11110111100111111111000001101111) (-1030007621) (-140513169) (-8-600-15-9-1)    ;(00000000000000111000010000010011) (702023) (230419) (38413)   ;(00000000000000001000000001100111) (100147) (32871) (8067)   ;(01101101011011100000101000001101) (-909045929) (1835928077) (6D6E0A0D)   ;(00100000001111100110111001101111) (-277500139) (540962415) (203E6E6F)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000101000001101) (5015) (2573) (A0D)   ;(00000000000010000010000000001000) (2020010) (532488) (82008)   ;
;160;(00001010000011010000101000001101) (1203205015) (168626701) (A0D0A0D)    ;(01101110011011110110110101101110) (-808784388) (1852796270) (6E6F6D6E)   ;(01101101011011110110001100100000) (-908789504) (1836016416) (6D6F6320)   ;(01100100011011100110000101101101) (-2008990389) (1684955501) (646E616D)   ;(00001010000011010011101001110011) (1203235163) (168639091) (A0D3A73)   ;(00101101001000000111000100100000) (1215103144) (757100832) (2D207120)   ;(01101001011101010111000100100000) (-1307180504) (1769304352) (69757120)   ;(00100000000010100000110101110100) (-292560732) (537529716) (200A0D74)   ;
;168;(01100001001111000010000001100100) (1969536496) (1631330404) (613C2064)    ;(00111110011100100110010001100100) (-955472448) (1047684196) (3E726464)   ;(01110010001000000010110100100000) (-232424504) (1914711328) (72202D20)   ;(00100000011001000110000101100101) (-263906751) (543449445) (20646165)   ;(01100010001011010011001000110011) (2065747415) (1647129139) (622D3233)   ;(01110111001000000111010001101001) (267621207) (1998615657) (77207469)   ;(00100000011001000111001001101111) (-263896139) (543453807) (2064726F)   ;(01101101011011110111001001100110) (-908779798) (1836020326) (6D6F7266)   ;
;176;(01100100011000010011110000100000) (-2012214904) (1684093984) (64613C20)    ;(00001101001111100111001001100100) (1517471144) (222196324) (D3E7264)   ;(00100000011101110010000000001010) (-259347284) (544677898) (2077200A)   ;(01100100011001000110000100111100) (-2011390470) (1684300092) (6464613C)   ;(00111100001000000011111001110010) (-1179897430) (1008746098) (3C203E72)   ;(00111110011011000110000101110110) (-956874026) (1047290230) (3E6C6176)   ;(01110111001000000010110100100000) (267575496) (1998597408) (77202D20)   ;(01100101011101000110100101110010) (-1907386382) (1702127986) (65746972)   ;
;184;(00101101001100100011001100100000) (1219464144) (758264608) (2D323320)    ;(00100000011101000110100101100010) (-259902754) (544500066) (20746962)   ;(01100100011100100110111101110111) (-2007983377) (1685221239) (64726F77)   ;(00100000011011110111010000100000) (-261295256) (544175136) (206F7420)   ;(01100100011001000110000100111100) (-2011390470) (1684300092) (6464613C)   ;(00001010000011010011111001110010) (1203237162) (168640114) (A0D3E72)   ;(00111100001000000110011100100000) (-1179871152) (1008756512) (3C206720)   ;(01110010011001000110010001100001) (-211388803) (1919181921) (72646461)   ;
;192;(00100000001011010010000000111110) (-281747220) (539828286) (202D203E)    ;(01110000011011010111010101101010) (-409178392) (1886221674) (706D756A)   ;(00100000011011110111010000100000) (-261295256) (544175136) (206F7420)   ;(01100100011001000110000100111100) (-2011390470) (1684300092) (6464613C)   ;(00001010000011010011111001110010) (1203237162) (168640114) (A0D3E72)   ;(01110101001000000010000000100000) (67569096) (1965039648) (75202020)   ;(00111100001000000110010101110011) (-1179872029) (1008756083) (3C206573)   ;(00111110010000110101001101000101) (-969283087) (1044599621) (3E435345)   ;
;200;(01111001011001010110101100100000) (688814496) (2036689696) (79656B20)    ;(00100000011011110111010000100000) (-261295256) (544175136) (206F7420)   ;(01100101011101000110111001101001) (-1907383793) (1702129257) (65746E69)   ;(01110000011101010111001001110010) (-407179782) (1886745202) (70757272)   ;(01110101011000110010000001110100) (88169220) (1969430644) (75632074)   ;(01101110011001010111001001110010) (-811179782) (1852142194) (6E657272)   ;(01101111011000110010000001110100) (-711830780) (1868767348) (6F632074)   ;(01101110011000010110110101101101) (-812184389) (1851878765) (6E616D6D)   ;
;208;(00000000000010100000110101100100) (2406544) (658788) (A0D64)    ;(00000000000000000000010110010111) (2627) (1431) (597)   ;(11110011010001011000010110010011) (-1456475155) (-213547629) (-12-11-10-7-10-6-13)   ;(11011111110111111111000011101111) (284959875) (-538971921) (-20-200-15-1-1)   ;(11001011000111111111000001101111) (2119926971) (-887099281) (-3-4-1400-15-9-1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,145 / 32,401 ( 22 % ) ;
; C16 interconnects     ; 49 / 1,326 ( 4 % )      ;
; C4 interconnects      ; 4,647 / 21,816 ( 21 % ) ;
; Direct links          ; 650 / 32,401 ( 2 % )    ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 1,994 / 10,320 ( 19 % ) ;
; R24 interconnects     ; 90 / 1,289 ( 7 % )      ;
; R4 interconnects      ; 5,422 / 28,186 ( 19 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.78) ; Number of LABs  (Total = 316) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 4                             ;
; 5                                           ; 7                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 8                             ;
; 13                                          ; 19                            ;
; 14                                          ; 33                            ;
; 15                                          ; 56                            ;
; 16                                          ; 152                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 316) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 53                            ;
; 1 Clock                            ; 230                           ;
; 1 Clock enable                     ; 118                           ;
; 1 Sync. clear                      ; 31                            ;
; 1 Sync. load                       ; 26                            ;
; 2 Clock enables                    ; 59                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.00) ; Number of LABs  (Total = 316) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 7                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 1                             ;
; 10                                           ; 8                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 17                            ;
; 16                                           ; 63                            ;
; 17                                           ; 15                            ;
; 18                                           ; 18                            ;
; 19                                           ; 20                            ;
; 20                                           ; 21                            ;
; 21                                           ; 23                            ;
; 22                                           ; 8                             ;
; 23                                           ; 9                             ;
; 24                                           ; 12                            ;
; 25                                           ; 6                             ;
; 26                                           ; 8                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 3                             ;
; 30                                           ; 9                             ;
; 31                                           ; 4                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.63) ; Number of LABs  (Total = 316) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 13                            ;
; 2                                               ; 8                             ;
; 3                                               ; 9                             ;
; 4                                               ; 7                             ;
; 5                                               ; 19                            ;
; 6                                               ; 16                            ;
; 7                                               ; 38                            ;
; 8                                               ; 27                            ;
; 9                                               ; 26                            ;
; 10                                              ; 23                            ;
; 11                                              ; 20                            ;
; 12                                              ; 17                            ;
; 13                                              ; 11                            ;
; 14                                              ; 7                             ;
; 15                                              ; 14                            ;
; 16                                              ; 48                            ;
; 17                                              ; 3                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.49) ; Number of LABs  (Total = 316) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 7                             ;
; 12                                           ; 10                            ;
; 13                                           ; 9                             ;
; 14                                           ; 7                             ;
; 15                                           ; 3                             ;
; 16                                           ; 15                            ;
; 17                                           ; 23                            ;
; 18                                           ; 9                             ;
; 19                                           ; 10                            ;
; 20                                           ; 9                             ;
; 21                                           ; 11                            ;
; 22                                           ; 15                            ;
; 23                                           ; 9                             ;
; 24                                           ; 9                             ;
; 25                                           ; 20                            ;
; 26                                           ; 14                            ;
; 27                                           ; 11                            ;
; 28                                           ; 13                            ;
; 29                                           ; 13                            ;
; 30                                           ; 11                            ;
; 31                                           ; 10                            ;
; 32                                           ; 18                            ;
; 33                                           ; 25                            ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16           ; 0            ; 16           ; 0            ; 0            ; 18        ; 16           ; 0            ; 18        ; 18        ; 0            ; 13           ; 0            ; 0            ; 13           ; 0            ; 13           ; 13           ; 0            ; 0            ; 8            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 18           ; 2            ; 18           ; 18           ; 0         ; 2            ; 18           ; 0         ; 0         ; 18           ; 5            ; 18           ; 18           ; 5            ; 18           ; 5            ; 5            ; 18           ; 18           ; 10           ; 5            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FTDI_BD1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FTDI_BD2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FTDI_BD3           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK100MHZ          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FTDI_BD0           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C10E144C8 for design "marsohod2-vscale-wb-soc_0"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15535): Implemented PLL "altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 18 total pins
    Info (169086): Pin LED[3] not assigned to an exact location on the device
    Info (169086): Pin KEY1 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: '../src/marsohod2-vscale-wb-soc_0/data/marsohod2.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|kill_DX~0|combout"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|md_req_valid~3|datad"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|md_req_valid~3|combout"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|stall_DX~6|datab"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|stall_DX~6|combout"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|stall_DX~8|datab"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|stall_DX~8|combout"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|kill_DX~0|datab"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|ex_DX~2|datad"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|ex_DX~2|combout"
    Warning (332126): Node "soc|wb_vscale|vscale_core|ctrl|kill_DX~0|datac"
Warning (332060): Node: counter:counter|out[8] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|inst_DX[0] was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000    CLK100MHZ
    Info (332111):  100.000 pll|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node altpll0:pll|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|system_wen~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|time_full[34]~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|from_host[5]~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always2~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack~1
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mtvec[22]~1
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|cycle_full~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|to_host[24]~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|always7~0
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mbadaddr[15]~32
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|time_full~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node counter:counter|out[8] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node counter:counter|out[8]~22
Info (176353): Automatically promoted node reset:mreset|reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|replay_IF
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|dmem_en_WB
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_ctrl:ctrl|wr_reg_unkilled_WB
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[1]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[2]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mecode[0]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[0]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|mecode[1]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|priv_stack[3]
        Info (176357): Destination node vscale_wb_soc:soc|wb_vscale:wb_vscale|vscale_pipeline:vscale_core|vscale_csr_file:csr|msip
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 1 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin IO[0] has a permanently disabled output enable
    Info (169065): Pin IO[1] has a permanently disabled output enable
    Info (169065): Pin IO[2] has a permanently disabled output enable
    Info (169065): Pin IO[3] has a permanently disabled output enable
    Info (169065): Pin IO[4] has a permanently disabled output enable
    Info (169065): Pin IO[5] has a permanently disabled output enable
    Info (169065): Pin IO[6] has a permanently disabled output enable
    Info (169065): Pin IO[7] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/antony/riscv/riscv-soc-cores/build/marsohod2-vscale-wb-soc_0/bld-quartus/marsohod2-vscale-wb-soc_0.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 598 megabytes
    Info: Processing ended: Sun Feb 26 17:27:06 2017
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:31


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/antony/riscv/riscv-soc-cores/build/marsohod2-vscale-wb-soc_0/bld-quartus/marsohod2-vscale-wb-soc_0.fit.smsg.


