# 32位算术逻辑单元，支持加法、减法、与、或、异或运算，并包含零标志和溢出检测功能。根据操作码选择不同的运算，输出结果、零标志（当结果为0时置1）和溢出标志（当有符号运算溢出时置1）。 设计文档

## 模块信息
- 名称: alu
- 位宽: 32
- 复杂度: 6/10
- 时钟域: single
- 复位类型: async

## 功能描述
32位算术逻辑单元，支持加法、减法、与、或、异或运算，并包含零标志和溢出检测功能。根据操作码选择不同的运算，输出结果、零标志（当结果为0时置1）和溢出标志（当有符号运算溢出时置1）。

## 输入端口
- a [31:0]: 操作数A
- b [31:0]: 操作数B
- op [3:0]: 操作码：0000=加法，0001=减法，0010=与，0011=或，0100=异或

## 输出端口
- result [31:0]: 运算结果
- zero [:0]: 零标志：当结果为0时置1
- overflow [:0]: 溢出标志：当有符号运算溢出时置1

## 特殊功能
- 加法/减法运算
- 逻辑与/或/异或运算
- 零标志生成
- 溢出标志检测

## 约束条件
- 时序约束: 目标频率为100MHz，关键路径延迟需小于10ns
- 面积约束: 尽量优化逻辑门数量和布线资源使用
- 功耗考虑: 采用低功耗设计策略，如门控时钟和最小化切换活动

## 生成信息
- 任务ID: conv_1753867194
- 生成智能体: real_verilog_design_agent
