<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>communication.logic</ipxact:library>
	<ipxact:name>mux_mem</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>mem</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="sp_ram" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="sp_ram.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>A_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>BE_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>D_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>WEN_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>REQ</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>CEN_o</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>read</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="sp_ram" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="sp_ram.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>R_addr</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>R_be</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>REQ</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>R_cen</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>R_wdata</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>write</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="sp_ram" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="sp_ram.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>W_addr</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>BE</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>W_be</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>REQ</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>W_cen</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>W_wdata</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:componentInstantiationRef>verilog</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog</ipxact:name>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>A_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>BE_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_a1ae39a7_825e_4a43_bd1d_80605c267db7-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>CEN_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>D_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>grant_R</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>R_addr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5cb24dd6_8260_4f9c_84bb_c9c21261bd42-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>R_be</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_a1ae39a7_825e_4a43_bd1d_80605c267db7-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>R_cen</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>R_wdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_383ce610_2af9_48c6_bb58_caeffd119446-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>valid_R</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>W_addr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_5cb24dd6_8260_4f9c_84bb_c9c21261bd42-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>W_be</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_a1ae39a7_825e_4a43_bd1d_80605c267db7-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>W_cen</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>W_wdata</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_383ce610_2af9_48c6_bb58_caeffd119446-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>WEN_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ACLK</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ARESETn</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>valid_W</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>grant_W</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl</ipxact:name>
			<ipxact:group>generatedFiles</ipxact:group>
			<ipxact:file>
				<ipxact:name>../../../../../rtl/mux_mem.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:description>Generated at 16:51:12 on 18.09.2017 by Kactus2. </ipxact:description>
				<ipxact:vendorExtensions>
					<kactus2:hash>8a5e6fc306d03d6d595ca96fd89f79a85d910457</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>Wrapper for mux logic.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_5cb24dd6_8260_4f9c_84bb_c9c21261bd42" resolve="user" usageCount="2">
			<ipxact:name>MEM_ADDR_WIDTH</ipxact:name>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_a1ae39a7_825e_4a43_bd1d_80605c267db7" resolve="user" usageCount="3">
			<ipxact:name>AXI_NUM_BYTES</ipxact:name>
			<ipxact:value>uuid_383ce610_2af9_48c6_bb58_caeffd119446/8</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_383ce610_2af9_48c6_bb58_caeffd119446" resolve="user" usageCount="3">
			<ipxact:name>AXI4_WDATA_WIDTH</ipxact:name>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
