// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module DataModule__16entry_12(
  input        clock,
  input  [3:0] io_raddr_0,
  input  [3:0] io_raddr_1,
  input  [3:0] io_raddr_2,
  input  [3:0] io_raddr_3,
  input  [3:0] io_raddr_4,
  input  [3:0] io_raddr_5,
  input  [3:0] io_raddr_6,
  input  [3:0] io_raddr_7,
  output       io_rdata_0_vtype_illegal,
  output       io_rdata_0_vtype_vma,
  output       io_rdata_0_vtype_vta,
  output [1:0] io_rdata_0_vtype_vsew,
  output [2:0] io_rdata_0_vtype_vlmul,
  output       io_rdata_0_isVsetvl,
  output       io_rdata_1_vtype_illegal,
  output       io_rdata_1_vtype_vma,
  output       io_rdata_1_vtype_vta,
  output [1:0] io_rdata_1_vtype_vsew,
  output [2:0] io_rdata_1_vtype_vlmul,
  output       io_rdata_1_isVsetvl,
  output       io_rdata_2_vtype_illegal,
  output       io_rdata_2_vtype_vma,
  output       io_rdata_2_vtype_vta,
  output [1:0] io_rdata_2_vtype_vsew,
  output [2:0] io_rdata_2_vtype_vlmul,
  output       io_rdata_2_isVsetvl,
  output       io_rdata_3_vtype_illegal,
  output       io_rdata_3_vtype_vma,
  output       io_rdata_3_vtype_vta,
  output [1:0] io_rdata_3_vtype_vsew,
  output [2:0] io_rdata_3_vtype_vlmul,
  output       io_rdata_3_isVsetvl,
  output       io_rdata_4_vtype_illegal,
  output       io_rdata_4_vtype_vma,
  output       io_rdata_4_vtype_vta,
  output [1:0] io_rdata_4_vtype_vsew,
  output [2:0] io_rdata_4_vtype_vlmul,
  output       io_rdata_4_isVsetvl,
  output       io_rdata_5_vtype_illegal,
  output       io_rdata_5_vtype_vma,
  output       io_rdata_5_vtype_vta,
  output [1:0] io_rdata_5_vtype_vsew,
  output [2:0] io_rdata_5_vtype_vlmul,
  output       io_rdata_5_isVsetvl,
  output       io_rdata_6_vtype_illegal,
  output       io_rdata_6_vtype_vma,
  output       io_rdata_6_vtype_vta,
  output [1:0] io_rdata_6_vtype_vsew,
  output [2:0] io_rdata_6_vtype_vlmul,
  output       io_rdata_6_isVsetvl,
  output       io_rdata_7_vtype_illegal,
  output       io_rdata_7_vtype_vma,
  output       io_rdata_7_vtype_vta,
  output [1:0] io_rdata_7_vtype_vsew,
  output [2:0] io_rdata_7_vtype_vlmul,
  output       io_rdata_7_isVsetvl,
  input        io_wen_0,
  input        io_wen_1,
  input        io_wen_2,
  input        io_wen_3,
  input        io_wen_4,
  input        io_wen_5,
  input  [3:0] io_waddr_0,
  input  [3:0] io_waddr_1,
  input  [3:0] io_waddr_2,
  input  [3:0] io_waddr_3,
  input  [3:0] io_waddr_4,
  input  [3:0] io_waddr_5,
  input        io_wdata_0_vtype_illegal,
  input        io_wdata_0_vtype_vma,
  input        io_wdata_0_vtype_vta,
  input  [1:0] io_wdata_0_vtype_vsew,
  input  [2:0] io_wdata_0_vtype_vlmul,
  input        io_wdata_0_isVsetvl,
  input        io_wdata_1_vtype_illegal,
  input        io_wdata_1_vtype_vma,
  input        io_wdata_1_vtype_vta,
  input  [1:0] io_wdata_1_vtype_vsew,
  input  [2:0] io_wdata_1_vtype_vlmul,
  input        io_wdata_1_isVsetvl,
  input        io_wdata_2_vtype_illegal,
  input        io_wdata_2_vtype_vma,
  input        io_wdata_2_vtype_vta,
  input  [1:0] io_wdata_2_vtype_vsew,
  input  [2:0] io_wdata_2_vtype_vlmul,
  input        io_wdata_2_isVsetvl,
  input        io_wdata_3_vtype_illegal,
  input        io_wdata_3_vtype_vma,
  input        io_wdata_3_vtype_vta,
  input  [1:0] io_wdata_3_vtype_vsew,
  input  [2:0] io_wdata_3_vtype_vlmul,
  input        io_wdata_3_isVsetvl,
  input        io_wdata_4_vtype_illegal,
  input        io_wdata_4_vtype_vma,
  input        io_wdata_4_vtype_vta,
  input  [1:0] io_wdata_4_vtype_vsew,
  input  [2:0] io_wdata_4_vtype_vlmul,
  input        io_wdata_4_isVsetvl,
  input        io_wdata_5_vtype_illegal,
  input        io_wdata_5_vtype_vma,
  input        io_wdata_5_vtype_vta,
  input  [1:0] io_wdata_5_vtype_vsew,
  input  [2:0] io_wdata_5_vtype_vlmul,
  input        io_wdata_5_isVsetvl
);

  reg        data_0_vtype_illegal;
  reg        data_0_vtype_vma;
  reg        data_0_vtype_vta;
  reg  [1:0] data_0_vtype_vsew;
  reg  [2:0] data_0_vtype_vlmul;
  reg        data_0_isVsetvl;
  reg        data_1_vtype_illegal;
  reg        data_1_vtype_vma;
  reg        data_1_vtype_vta;
  reg  [1:0] data_1_vtype_vsew;
  reg  [2:0] data_1_vtype_vlmul;
  reg        data_1_isVsetvl;
  reg        data_2_vtype_illegal;
  reg        data_2_vtype_vma;
  reg        data_2_vtype_vta;
  reg  [1:0] data_2_vtype_vsew;
  reg  [2:0] data_2_vtype_vlmul;
  reg        data_2_isVsetvl;
  reg        data_3_vtype_illegal;
  reg        data_3_vtype_vma;
  reg        data_3_vtype_vta;
  reg  [1:0] data_3_vtype_vsew;
  reg  [2:0] data_3_vtype_vlmul;
  reg        data_3_isVsetvl;
  reg        data_4_vtype_illegal;
  reg        data_4_vtype_vma;
  reg        data_4_vtype_vta;
  reg  [1:0] data_4_vtype_vsew;
  reg  [2:0] data_4_vtype_vlmul;
  reg        data_4_isVsetvl;
  reg        data_5_vtype_illegal;
  reg        data_5_vtype_vma;
  reg        data_5_vtype_vta;
  reg  [1:0] data_5_vtype_vsew;
  reg  [2:0] data_5_vtype_vlmul;
  reg        data_5_isVsetvl;
  reg        data_6_vtype_illegal;
  reg        data_6_vtype_vma;
  reg        data_6_vtype_vta;
  reg  [1:0] data_6_vtype_vsew;
  reg  [2:0] data_6_vtype_vlmul;
  reg        data_6_isVsetvl;
  reg        data_7_vtype_illegal;
  reg        data_7_vtype_vma;
  reg        data_7_vtype_vta;
  reg  [1:0] data_7_vtype_vsew;
  reg  [2:0] data_7_vtype_vlmul;
  reg        data_7_isVsetvl;
  reg        data_8_vtype_illegal;
  reg        data_8_vtype_vma;
  reg        data_8_vtype_vta;
  reg  [1:0] data_8_vtype_vsew;
  reg  [2:0] data_8_vtype_vlmul;
  reg        data_8_isVsetvl;
  reg        data_9_vtype_illegal;
  reg        data_9_vtype_vma;
  reg        data_9_vtype_vta;
  reg  [1:0] data_9_vtype_vsew;
  reg  [2:0] data_9_vtype_vlmul;
  reg        data_9_isVsetvl;
  reg        data_10_vtype_illegal;
  reg        data_10_vtype_vma;
  reg        data_10_vtype_vta;
  reg  [1:0] data_10_vtype_vsew;
  reg  [2:0] data_10_vtype_vlmul;
  reg        data_10_isVsetvl;
  reg        data_11_vtype_illegal;
  reg        data_11_vtype_vma;
  reg        data_11_vtype_vta;
  reg  [1:0] data_11_vtype_vsew;
  reg  [2:0] data_11_vtype_vlmul;
  reg        data_11_isVsetvl;
  reg        data_12_vtype_illegal;
  reg        data_12_vtype_vma;
  reg        data_12_vtype_vta;
  reg  [1:0] data_12_vtype_vsew;
  reg  [2:0] data_12_vtype_vlmul;
  reg        data_12_isVsetvl;
  reg        data_13_vtype_illegal;
  reg        data_13_vtype_vma;
  reg        data_13_vtype_vta;
  reg  [1:0] data_13_vtype_vsew;
  reg  [2:0] data_13_vtype_vlmul;
  reg        data_13_isVsetvl;
  reg        data_14_vtype_illegal;
  reg        data_14_vtype_vma;
  reg        data_14_vtype_vta;
  reg  [1:0] data_14_vtype_vsew;
  reg  [2:0] data_14_vtype_vlmul;
  reg        data_14_isVsetvl;
  reg        data_15_vtype_illegal;
  reg        data_15_vtype_vma;
  reg        data_15_vtype_vta;
  reg  [1:0] data_15_vtype_vsew;
  reg  [2:0] data_15_vtype_vlmul;
  reg        data_15_isVsetvl;
  wire       read_by_0 = io_wen_0 & io_waddr_0 == io_raddr_0;
  wire       read_by_1 = io_wen_1 & io_waddr_1 == io_raddr_0;
  wire       read_by_2 = io_wen_2 & io_waddr_2 == io_raddr_0;
  wire       read_by_3 = io_wen_3 & io_waddr_3 == io_raddr_0;
  wire       read_by_4 = io_wen_4 & io_waddr_4 == io_raddr_0;
  wire       read_by_5 = io_wen_5 & io_waddr_5 == io_raddr_0;
  wire [5:0] _GEN = {read_by_5, read_by_4, read_by_3, read_by_2, read_by_1, read_by_0};
  wire       _io_rdata_0_T_66 = io_raddr_0 == 4'h0;
  wire       _io_rdata_0_T_67 = io_raddr_0 == 4'h1;
  wire       _io_rdata_0_T_68 = io_raddr_0 == 4'h2;
  wire       _io_rdata_0_T_69 = io_raddr_0 == 4'h3;
  wire       _io_rdata_0_T_70 = io_raddr_0 == 4'h4;
  wire       _io_rdata_0_T_71 = io_raddr_0 == 4'h5;
  wire       _io_rdata_0_T_72 = io_raddr_0 == 4'h6;
  wire       _io_rdata_0_T_73 = io_raddr_0 == 4'h7;
  wire       _io_rdata_0_T_74 = io_raddr_0 == 4'h8;
  wire       _io_rdata_0_T_75 = io_raddr_0 == 4'h9;
  wire       _io_rdata_0_T_76 = io_raddr_0 == 4'hA;
  wire       _io_rdata_0_T_77 = io_raddr_0 == 4'hB;
  wire       _io_rdata_0_T_78 = io_raddr_0 == 4'hC;
  wire       _io_rdata_0_T_79 = io_raddr_0 == 4'hD;
  wire       _io_rdata_0_T_80 = io_raddr_0 == 4'hE;
  wire       read_by_0_1 = io_wen_0 & io_waddr_0 == io_raddr_1;
  wire       read_by_1_1 = io_wen_1 & io_waddr_1 == io_raddr_1;
  wire       read_by_2_1 = io_wen_2 & io_waddr_2 == io_raddr_1;
  wire       read_by_3_1 = io_wen_3 & io_waddr_3 == io_raddr_1;
  wire       read_by_4_1 = io_wen_4 & io_waddr_4 == io_raddr_1;
  wire       read_by_5_1 = io_wen_5 & io_waddr_5 == io_raddr_1;
  wire [5:0] _GEN_0 =
    {read_by_5_1, read_by_4_1, read_by_3_1, read_by_2_1, read_by_1_1, read_by_0_1};
  wire       _io_rdata_1_T_66 = io_raddr_1 == 4'h0;
  wire       _io_rdata_1_T_67 = io_raddr_1 == 4'h1;
  wire       _io_rdata_1_T_68 = io_raddr_1 == 4'h2;
  wire       _io_rdata_1_T_69 = io_raddr_1 == 4'h3;
  wire       _io_rdata_1_T_70 = io_raddr_1 == 4'h4;
  wire       _io_rdata_1_T_71 = io_raddr_1 == 4'h5;
  wire       _io_rdata_1_T_72 = io_raddr_1 == 4'h6;
  wire       _io_rdata_1_T_73 = io_raddr_1 == 4'h7;
  wire       _io_rdata_1_T_74 = io_raddr_1 == 4'h8;
  wire       _io_rdata_1_T_75 = io_raddr_1 == 4'h9;
  wire       _io_rdata_1_T_76 = io_raddr_1 == 4'hA;
  wire       _io_rdata_1_T_77 = io_raddr_1 == 4'hB;
  wire       _io_rdata_1_T_78 = io_raddr_1 == 4'hC;
  wire       _io_rdata_1_T_79 = io_raddr_1 == 4'hD;
  wire       _io_rdata_1_T_80 = io_raddr_1 == 4'hE;
  wire       read_by_0_2 = io_wen_0 & io_waddr_0 == io_raddr_2;
  wire       read_by_1_2 = io_wen_1 & io_waddr_1 == io_raddr_2;
  wire       read_by_2_2 = io_wen_2 & io_waddr_2 == io_raddr_2;
  wire       read_by_3_2 = io_wen_3 & io_waddr_3 == io_raddr_2;
  wire       read_by_4_2 = io_wen_4 & io_waddr_4 == io_raddr_2;
  wire       read_by_5_2 = io_wen_5 & io_waddr_5 == io_raddr_2;
  wire [5:0] _GEN_1 =
    {read_by_5_2, read_by_4_2, read_by_3_2, read_by_2_2, read_by_1_2, read_by_0_2};
  wire       _io_rdata_2_T_66 = io_raddr_2 == 4'h0;
  wire       _io_rdata_2_T_67 = io_raddr_2 == 4'h1;
  wire       _io_rdata_2_T_68 = io_raddr_2 == 4'h2;
  wire       _io_rdata_2_T_69 = io_raddr_2 == 4'h3;
  wire       _io_rdata_2_T_70 = io_raddr_2 == 4'h4;
  wire       _io_rdata_2_T_71 = io_raddr_2 == 4'h5;
  wire       _io_rdata_2_T_72 = io_raddr_2 == 4'h6;
  wire       _io_rdata_2_T_73 = io_raddr_2 == 4'h7;
  wire       _io_rdata_2_T_74 = io_raddr_2 == 4'h8;
  wire       _io_rdata_2_T_75 = io_raddr_2 == 4'h9;
  wire       _io_rdata_2_T_76 = io_raddr_2 == 4'hA;
  wire       _io_rdata_2_T_77 = io_raddr_2 == 4'hB;
  wire       _io_rdata_2_T_78 = io_raddr_2 == 4'hC;
  wire       _io_rdata_2_T_79 = io_raddr_2 == 4'hD;
  wire       _io_rdata_2_T_80 = io_raddr_2 == 4'hE;
  wire       read_by_0_3 = io_wen_0 & io_waddr_0 == io_raddr_3;
  wire       read_by_1_3 = io_wen_1 & io_waddr_1 == io_raddr_3;
  wire       read_by_2_3 = io_wen_2 & io_waddr_2 == io_raddr_3;
  wire       read_by_3_3 = io_wen_3 & io_waddr_3 == io_raddr_3;
  wire       read_by_4_3 = io_wen_4 & io_waddr_4 == io_raddr_3;
  wire       read_by_5_3 = io_wen_5 & io_waddr_5 == io_raddr_3;
  wire [5:0] _GEN_2 =
    {read_by_5_3, read_by_4_3, read_by_3_3, read_by_2_3, read_by_1_3, read_by_0_3};
  wire       _io_rdata_3_T_66 = io_raddr_3 == 4'h0;
  wire       _io_rdata_3_T_67 = io_raddr_3 == 4'h1;
  wire       _io_rdata_3_T_68 = io_raddr_3 == 4'h2;
  wire       _io_rdata_3_T_69 = io_raddr_3 == 4'h3;
  wire       _io_rdata_3_T_70 = io_raddr_3 == 4'h4;
  wire       _io_rdata_3_T_71 = io_raddr_3 == 4'h5;
  wire       _io_rdata_3_T_72 = io_raddr_3 == 4'h6;
  wire       _io_rdata_3_T_73 = io_raddr_3 == 4'h7;
  wire       _io_rdata_3_T_74 = io_raddr_3 == 4'h8;
  wire       _io_rdata_3_T_75 = io_raddr_3 == 4'h9;
  wire       _io_rdata_3_T_76 = io_raddr_3 == 4'hA;
  wire       _io_rdata_3_T_77 = io_raddr_3 == 4'hB;
  wire       _io_rdata_3_T_78 = io_raddr_3 == 4'hC;
  wire       _io_rdata_3_T_79 = io_raddr_3 == 4'hD;
  wire       _io_rdata_3_T_80 = io_raddr_3 == 4'hE;
  wire       read_by_0_4 = io_wen_0 & io_waddr_0 == io_raddr_4;
  wire       read_by_1_4 = io_wen_1 & io_waddr_1 == io_raddr_4;
  wire       read_by_2_4 = io_wen_2 & io_waddr_2 == io_raddr_4;
  wire       read_by_3_4 = io_wen_3 & io_waddr_3 == io_raddr_4;
  wire       read_by_4_4 = io_wen_4 & io_waddr_4 == io_raddr_4;
  wire       read_by_5_4 = io_wen_5 & io_waddr_5 == io_raddr_4;
  wire [5:0] _GEN_3 =
    {read_by_5_4, read_by_4_4, read_by_3_4, read_by_2_4, read_by_1_4, read_by_0_4};
  wire       _io_rdata_4_T_66 = io_raddr_4 == 4'h0;
  wire       _io_rdata_4_T_67 = io_raddr_4 == 4'h1;
  wire       _io_rdata_4_T_68 = io_raddr_4 == 4'h2;
  wire       _io_rdata_4_T_69 = io_raddr_4 == 4'h3;
  wire       _io_rdata_4_T_70 = io_raddr_4 == 4'h4;
  wire       _io_rdata_4_T_71 = io_raddr_4 == 4'h5;
  wire       _io_rdata_4_T_72 = io_raddr_4 == 4'h6;
  wire       _io_rdata_4_T_73 = io_raddr_4 == 4'h7;
  wire       _io_rdata_4_T_74 = io_raddr_4 == 4'h8;
  wire       _io_rdata_4_T_75 = io_raddr_4 == 4'h9;
  wire       _io_rdata_4_T_76 = io_raddr_4 == 4'hA;
  wire       _io_rdata_4_T_77 = io_raddr_4 == 4'hB;
  wire       _io_rdata_4_T_78 = io_raddr_4 == 4'hC;
  wire       _io_rdata_4_T_79 = io_raddr_4 == 4'hD;
  wire       _io_rdata_4_T_80 = io_raddr_4 == 4'hE;
  wire       read_by_0_5 = io_wen_0 & io_waddr_0 == io_raddr_5;
  wire       read_by_1_5 = io_wen_1 & io_waddr_1 == io_raddr_5;
  wire       read_by_2_5 = io_wen_2 & io_waddr_2 == io_raddr_5;
  wire       read_by_3_5 = io_wen_3 & io_waddr_3 == io_raddr_5;
  wire       read_by_4_5 = io_wen_4 & io_waddr_4 == io_raddr_5;
  wire       read_by_5_5 = io_wen_5 & io_waddr_5 == io_raddr_5;
  wire [5:0] _GEN_4 =
    {read_by_5_5, read_by_4_5, read_by_3_5, read_by_2_5, read_by_1_5, read_by_0_5};
  wire       _io_rdata_5_T_66 = io_raddr_5 == 4'h0;
  wire       _io_rdata_5_T_67 = io_raddr_5 == 4'h1;
  wire       _io_rdata_5_T_68 = io_raddr_5 == 4'h2;
  wire       _io_rdata_5_T_69 = io_raddr_5 == 4'h3;
  wire       _io_rdata_5_T_70 = io_raddr_5 == 4'h4;
  wire       _io_rdata_5_T_71 = io_raddr_5 == 4'h5;
  wire       _io_rdata_5_T_72 = io_raddr_5 == 4'h6;
  wire       _io_rdata_5_T_73 = io_raddr_5 == 4'h7;
  wire       _io_rdata_5_T_74 = io_raddr_5 == 4'h8;
  wire       _io_rdata_5_T_75 = io_raddr_5 == 4'h9;
  wire       _io_rdata_5_T_76 = io_raddr_5 == 4'hA;
  wire       _io_rdata_5_T_77 = io_raddr_5 == 4'hB;
  wire       _io_rdata_5_T_78 = io_raddr_5 == 4'hC;
  wire       _io_rdata_5_T_79 = io_raddr_5 == 4'hD;
  wire       _io_rdata_5_T_80 = io_raddr_5 == 4'hE;
  wire       read_by_0_6 = io_wen_0 & io_waddr_0 == io_raddr_6;
  wire       read_by_1_6 = io_wen_1 & io_waddr_1 == io_raddr_6;
  wire       read_by_2_6 = io_wen_2 & io_waddr_2 == io_raddr_6;
  wire       read_by_3_6 = io_wen_3 & io_waddr_3 == io_raddr_6;
  wire       read_by_4_6 = io_wen_4 & io_waddr_4 == io_raddr_6;
  wire       read_by_5_6 = io_wen_5 & io_waddr_5 == io_raddr_6;
  wire [5:0] _GEN_5 =
    {read_by_5_6, read_by_4_6, read_by_3_6, read_by_2_6, read_by_1_6, read_by_0_6};
  wire       _io_rdata_6_T_66 = io_raddr_6 == 4'h0;
  wire       _io_rdata_6_T_67 = io_raddr_6 == 4'h1;
  wire       _io_rdata_6_T_68 = io_raddr_6 == 4'h2;
  wire       _io_rdata_6_T_69 = io_raddr_6 == 4'h3;
  wire       _io_rdata_6_T_70 = io_raddr_6 == 4'h4;
  wire       _io_rdata_6_T_71 = io_raddr_6 == 4'h5;
  wire       _io_rdata_6_T_72 = io_raddr_6 == 4'h6;
  wire       _io_rdata_6_T_73 = io_raddr_6 == 4'h7;
  wire       _io_rdata_6_T_74 = io_raddr_6 == 4'h8;
  wire       _io_rdata_6_T_75 = io_raddr_6 == 4'h9;
  wire       _io_rdata_6_T_76 = io_raddr_6 == 4'hA;
  wire       _io_rdata_6_T_77 = io_raddr_6 == 4'hB;
  wire       _io_rdata_6_T_78 = io_raddr_6 == 4'hC;
  wire       _io_rdata_6_T_79 = io_raddr_6 == 4'hD;
  wire       _io_rdata_6_T_80 = io_raddr_6 == 4'hE;
  wire       read_by_0_7 = io_wen_0 & io_waddr_0 == io_raddr_7;
  wire       read_by_1_7 = io_wen_1 & io_waddr_1 == io_raddr_7;
  wire       read_by_2_7 = io_wen_2 & io_waddr_2 == io_raddr_7;
  wire       read_by_3_7 = io_wen_3 & io_waddr_3 == io_raddr_7;
  wire       read_by_4_7 = io_wen_4 & io_waddr_4 == io_raddr_7;
  wire       read_by_5_7 = io_wen_5 & io_waddr_5 == io_raddr_7;
  wire [5:0] _GEN_6 =
    {read_by_5_7, read_by_4_7, read_by_3_7, read_by_2_7, read_by_1_7, read_by_0_7};
  wire       _io_rdata_7_T_66 = io_raddr_7 == 4'h0;
  wire       _io_rdata_7_T_67 = io_raddr_7 == 4'h1;
  wire       _io_rdata_7_T_68 = io_raddr_7 == 4'h2;
  wire       _io_rdata_7_T_69 = io_raddr_7 == 4'h3;
  wire       _io_rdata_7_T_70 = io_raddr_7 == 4'h4;
  wire       _io_rdata_7_T_71 = io_raddr_7 == 4'h5;
  wire       _io_rdata_7_T_72 = io_raddr_7 == 4'h6;
  wire       _io_rdata_7_T_73 = io_raddr_7 == 4'h7;
  wire       _io_rdata_7_T_74 = io_raddr_7 == 4'h8;
  wire       _io_rdata_7_T_75 = io_raddr_7 == 4'h9;
  wire       _io_rdata_7_T_76 = io_raddr_7 == 4'hA;
  wire       _io_rdata_7_T_77 = io_raddr_7 == 4'hB;
  wire       _io_rdata_7_T_78 = io_raddr_7 == 4'hC;
  wire       _io_rdata_7_T_79 = io_raddr_7 == 4'hD;
  wire       _io_rdata_7_T_80 = io_raddr_7 == 4'hE;
  wire       write_wen_0 = io_wen_0 & io_waddr_0 == 4'h0;
  wire       write_wen_1 = io_wen_1 & io_waddr_1 == 4'h0;
  wire       write_wen_2 = io_wen_2 & io_waddr_2 == 4'h0;
  wire       write_wen_3 = io_wen_3 & io_waddr_3 == 4'h0;
  wire       write_wen_4 = io_wen_4 & io_waddr_4 == 4'h0;
  wire       write_wen_5 = io_wen_5 & io_waddr_5 == 4'h0;
  wire       write_wen_0_1 = io_wen_0 & io_waddr_0 == 4'h1;
  wire       write_wen_1_1 = io_wen_1 & io_waddr_1 == 4'h1;
  wire       write_wen_2_1 = io_wen_2 & io_waddr_2 == 4'h1;
  wire       write_wen_3_1 = io_wen_3 & io_waddr_3 == 4'h1;
  wire       write_wen_4_1 = io_wen_4 & io_waddr_4 == 4'h1;
  wire       write_wen_5_1 = io_wen_5 & io_waddr_5 == 4'h1;
  wire       write_wen_0_2 = io_wen_0 & io_waddr_0 == 4'h2;
  wire       write_wen_1_2 = io_wen_1 & io_waddr_1 == 4'h2;
  wire       write_wen_2_2 = io_wen_2 & io_waddr_2 == 4'h2;
  wire       write_wen_3_2 = io_wen_3 & io_waddr_3 == 4'h2;
  wire       write_wen_4_2 = io_wen_4 & io_waddr_4 == 4'h2;
  wire       write_wen_5_2 = io_wen_5 & io_waddr_5 == 4'h2;
  wire       write_wen_0_3 = io_wen_0 & io_waddr_0 == 4'h3;
  wire       write_wen_1_3 = io_wen_1 & io_waddr_1 == 4'h3;
  wire       write_wen_2_3 = io_wen_2 & io_waddr_2 == 4'h3;
  wire       write_wen_3_3 = io_wen_3 & io_waddr_3 == 4'h3;
  wire       write_wen_4_3 = io_wen_4 & io_waddr_4 == 4'h3;
  wire       write_wen_5_3 = io_wen_5 & io_waddr_5 == 4'h3;
  wire       write_wen_0_4 = io_wen_0 & io_waddr_0 == 4'h4;
  wire       write_wen_1_4 = io_wen_1 & io_waddr_1 == 4'h4;
  wire       write_wen_2_4 = io_wen_2 & io_waddr_2 == 4'h4;
  wire       write_wen_3_4 = io_wen_3 & io_waddr_3 == 4'h4;
  wire       write_wen_4_4 = io_wen_4 & io_waddr_4 == 4'h4;
  wire       write_wen_5_4 = io_wen_5 & io_waddr_5 == 4'h4;
  wire       write_wen_0_5 = io_wen_0 & io_waddr_0 == 4'h5;
  wire       write_wen_1_5 = io_wen_1 & io_waddr_1 == 4'h5;
  wire       write_wen_2_5 = io_wen_2 & io_waddr_2 == 4'h5;
  wire       write_wen_3_5 = io_wen_3 & io_waddr_3 == 4'h5;
  wire       write_wen_4_5 = io_wen_4 & io_waddr_4 == 4'h5;
  wire       write_wen_5_5 = io_wen_5 & io_waddr_5 == 4'h5;
  wire       write_wen_0_6 = io_wen_0 & io_waddr_0 == 4'h6;
  wire       write_wen_1_6 = io_wen_1 & io_waddr_1 == 4'h6;
  wire       write_wen_2_6 = io_wen_2 & io_waddr_2 == 4'h6;
  wire       write_wen_3_6 = io_wen_3 & io_waddr_3 == 4'h6;
  wire       write_wen_4_6 = io_wen_4 & io_waddr_4 == 4'h6;
  wire       write_wen_5_6 = io_wen_5 & io_waddr_5 == 4'h6;
  wire       write_wen_0_7 = io_wen_0 & io_waddr_0 == 4'h7;
  wire       write_wen_1_7 = io_wen_1 & io_waddr_1 == 4'h7;
  wire       write_wen_2_7 = io_wen_2 & io_waddr_2 == 4'h7;
  wire       write_wen_3_7 = io_wen_3 & io_waddr_3 == 4'h7;
  wire       write_wen_4_7 = io_wen_4 & io_waddr_4 == 4'h7;
  wire       write_wen_5_7 = io_wen_5 & io_waddr_5 == 4'h7;
  wire       write_wen_0_8 = io_wen_0 & io_waddr_0 == 4'h8;
  wire       write_wen_1_8 = io_wen_1 & io_waddr_1 == 4'h8;
  wire       write_wen_2_8 = io_wen_2 & io_waddr_2 == 4'h8;
  wire       write_wen_3_8 = io_wen_3 & io_waddr_3 == 4'h8;
  wire       write_wen_4_8 = io_wen_4 & io_waddr_4 == 4'h8;
  wire       write_wen_5_8 = io_wen_5 & io_waddr_5 == 4'h8;
  wire       write_wen_0_9 = io_wen_0 & io_waddr_0 == 4'h9;
  wire       write_wen_1_9 = io_wen_1 & io_waddr_1 == 4'h9;
  wire       write_wen_2_9 = io_wen_2 & io_waddr_2 == 4'h9;
  wire       write_wen_3_9 = io_wen_3 & io_waddr_3 == 4'h9;
  wire       write_wen_4_9 = io_wen_4 & io_waddr_4 == 4'h9;
  wire       write_wen_5_9 = io_wen_5 & io_waddr_5 == 4'h9;
  wire       write_wen_0_10 = io_wen_0 & io_waddr_0 == 4'hA;
  wire       write_wen_1_10 = io_wen_1 & io_waddr_1 == 4'hA;
  wire       write_wen_2_10 = io_wen_2 & io_waddr_2 == 4'hA;
  wire       write_wen_3_10 = io_wen_3 & io_waddr_3 == 4'hA;
  wire       write_wen_4_10 = io_wen_4 & io_waddr_4 == 4'hA;
  wire       write_wen_5_10 = io_wen_5 & io_waddr_5 == 4'hA;
  wire       write_wen_0_11 = io_wen_0 & io_waddr_0 == 4'hB;
  wire       write_wen_1_11 = io_wen_1 & io_waddr_1 == 4'hB;
  wire       write_wen_2_11 = io_wen_2 & io_waddr_2 == 4'hB;
  wire       write_wen_3_11 = io_wen_3 & io_waddr_3 == 4'hB;
  wire       write_wen_4_11 = io_wen_4 & io_waddr_4 == 4'hB;
  wire       write_wen_5_11 = io_wen_5 & io_waddr_5 == 4'hB;
  wire       write_wen_0_12 = io_wen_0 & io_waddr_0 == 4'hC;
  wire       write_wen_1_12 = io_wen_1 & io_waddr_1 == 4'hC;
  wire       write_wen_2_12 = io_wen_2 & io_waddr_2 == 4'hC;
  wire       write_wen_3_12 = io_wen_3 & io_waddr_3 == 4'hC;
  wire       write_wen_4_12 = io_wen_4 & io_waddr_4 == 4'hC;
  wire       write_wen_5_12 = io_wen_5 & io_waddr_5 == 4'hC;
  wire       write_wen_0_13 = io_wen_0 & io_waddr_0 == 4'hD;
  wire       write_wen_1_13 = io_wen_1 & io_waddr_1 == 4'hD;
  wire       write_wen_2_13 = io_wen_2 & io_waddr_2 == 4'hD;
  wire       write_wen_3_13 = io_wen_3 & io_waddr_3 == 4'hD;
  wire       write_wen_4_13 = io_wen_4 & io_waddr_4 == 4'hD;
  wire       write_wen_5_13 = io_wen_5 & io_waddr_5 == 4'hD;
  wire       write_wen_0_14 = io_wen_0 & io_waddr_0 == 4'hE;
  wire       write_wen_1_14 = io_wen_1 & io_waddr_1 == 4'hE;
  wire       write_wen_2_14 = io_wen_2 & io_waddr_2 == 4'hE;
  wire       write_wen_3_14 = io_wen_3 & io_waddr_3 == 4'hE;
  wire       write_wen_4_14 = io_wen_4 & io_waddr_4 == 4'hE;
  wire       write_wen_5_14 = io_wen_5 & io_waddr_5 == 4'hE;
  wire       write_wen_0_15 = io_wen_0 & (&io_waddr_0);
  wire       write_wen_1_15 = io_wen_1 & (&io_waddr_1);
  wire       write_wen_2_15 = io_wen_2 & (&io_waddr_2);
  wire       write_wen_3_15 = io_wen_3 & (&io_waddr_3);
  wire       write_wen_4_15 = io_wen_4 & (&io_waddr_4);
  wire       write_wen_5_15 = io_wen_5 & (&io_waddr_5);
  always @(posedge clock) begin
    if (|{write_wen_5,
          write_wen_4,
          write_wen_3,
          write_wen_2,
          write_wen_1,
          write_wen_0}) begin
      data_0_vtype_illegal <=
        write_wen_0 & io_wdata_0_vtype_illegal | write_wen_1 & io_wdata_1_vtype_illegal
        | write_wen_2 & io_wdata_2_vtype_illegal | write_wen_3 & io_wdata_3_vtype_illegal
        | write_wen_4 & io_wdata_4_vtype_illegal | write_wen_5 & io_wdata_5_vtype_illegal;
      data_0_vtype_vma <=
        write_wen_0 & io_wdata_0_vtype_vma | write_wen_1 & io_wdata_1_vtype_vma
        | write_wen_2 & io_wdata_2_vtype_vma | write_wen_3 & io_wdata_3_vtype_vma
        | write_wen_4 & io_wdata_4_vtype_vma | write_wen_5 & io_wdata_5_vtype_vma;
      data_0_vtype_vta <=
        write_wen_0 & io_wdata_0_vtype_vta | write_wen_1 & io_wdata_1_vtype_vta
        | write_wen_2 & io_wdata_2_vtype_vta | write_wen_3 & io_wdata_3_vtype_vta
        | write_wen_4 & io_wdata_4_vtype_vta | write_wen_5 & io_wdata_5_vtype_vta;
      data_0_vtype_vsew <=
        (write_wen_0 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5 ? io_wdata_5_vtype_vsew : 2'h0);
      data_0_vtype_vlmul <=
        (write_wen_0 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_0_isVsetvl <=
        write_wen_0 & io_wdata_0_isVsetvl | write_wen_1 & io_wdata_1_isVsetvl
        | write_wen_2 & io_wdata_2_isVsetvl | write_wen_3 & io_wdata_3_isVsetvl
        | write_wen_4 & io_wdata_4_isVsetvl | write_wen_5 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_1,
          write_wen_4_1,
          write_wen_3_1,
          write_wen_2_1,
          write_wen_1_1,
          write_wen_0_1}) begin
      data_1_vtype_illegal <=
        write_wen_0_1 & io_wdata_0_vtype_illegal | write_wen_1_1
        & io_wdata_1_vtype_illegal | write_wen_2_1 & io_wdata_2_vtype_illegal
        | write_wen_3_1 & io_wdata_3_vtype_illegal | write_wen_4_1
        & io_wdata_4_vtype_illegal | write_wen_5_1 & io_wdata_5_vtype_illegal;
      data_1_vtype_vma <=
        write_wen_0_1 & io_wdata_0_vtype_vma | write_wen_1_1 & io_wdata_1_vtype_vma
        | write_wen_2_1 & io_wdata_2_vtype_vma | write_wen_3_1 & io_wdata_3_vtype_vma
        | write_wen_4_1 & io_wdata_4_vtype_vma | write_wen_5_1 & io_wdata_5_vtype_vma;
      data_1_vtype_vta <=
        write_wen_0_1 & io_wdata_0_vtype_vta | write_wen_1_1 & io_wdata_1_vtype_vta
        | write_wen_2_1 & io_wdata_2_vtype_vta | write_wen_3_1 & io_wdata_3_vtype_vta
        | write_wen_4_1 & io_wdata_4_vtype_vta | write_wen_5_1 & io_wdata_5_vtype_vta;
      data_1_vtype_vsew <=
        (write_wen_0_1 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_1 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_1 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_1 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_1 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_1 ? io_wdata_5_vtype_vsew : 2'h0);
      data_1_vtype_vlmul <=
        (write_wen_0_1 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_1 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_1 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_1 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_1 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_1 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_1_isVsetvl <=
        write_wen_0_1 & io_wdata_0_isVsetvl | write_wen_1_1 & io_wdata_1_isVsetvl
        | write_wen_2_1 & io_wdata_2_isVsetvl | write_wen_3_1 & io_wdata_3_isVsetvl
        | write_wen_4_1 & io_wdata_4_isVsetvl | write_wen_5_1 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_2,
          write_wen_4_2,
          write_wen_3_2,
          write_wen_2_2,
          write_wen_1_2,
          write_wen_0_2}) begin
      data_2_vtype_illegal <=
        write_wen_0_2 & io_wdata_0_vtype_illegal | write_wen_1_2
        & io_wdata_1_vtype_illegal | write_wen_2_2 & io_wdata_2_vtype_illegal
        | write_wen_3_2 & io_wdata_3_vtype_illegal | write_wen_4_2
        & io_wdata_4_vtype_illegal | write_wen_5_2 & io_wdata_5_vtype_illegal;
      data_2_vtype_vma <=
        write_wen_0_2 & io_wdata_0_vtype_vma | write_wen_1_2 & io_wdata_1_vtype_vma
        | write_wen_2_2 & io_wdata_2_vtype_vma | write_wen_3_2 & io_wdata_3_vtype_vma
        | write_wen_4_2 & io_wdata_4_vtype_vma | write_wen_5_2 & io_wdata_5_vtype_vma;
      data_2_vtype_vta <=
        write_wen_0_2 & io_wdata_0_vtype_vta | write_wen_1_2 & io_wdata_1_vtype_vta
        | write_wen_2_2 & io_wdata_2_vtype_vta | write_wen_3_2 & io_wdata_3_vtype_vta
        | write_wen_4_2 & io_wdata_4_vtype_vta | write_wen_5_2 & io_wdata_5_vtype_vta;
      data_2_vtype_vsew <=
        (write_wen_0_2 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_2 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_2 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_2 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_2 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_2 ? io_wdata_5_vtype_vsew : 2'h0);
      data_2_vtype_vlmul <=
        (write_wen_0_2 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_2 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_2 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_2 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_2 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_2 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_2_isVsetvl <=
        write_wen_0_2 & io_wdata_0_isVsetvl | write_wen_1_2 & io_wdata_1_isVsetvl
        | write_wen_2_2 & io_wdata_2_isVsetvl | write_wen_3_2 & io_wdata_3_isVsetvl
        | write_wen_4_2 & io_wdata_4_isVsetvl | write_wen_5_2 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_3,
          write_wen_4_3,
          write_wen_3_3,
          write_wen_2_3,
          write_wen_1_3,
          write_wen_0_3}) begin
      data_3_vtype_illegal <=
        write_wen_0_3 & io_wdata_0_vtype_illegal | write_wen_1_3
        & io_wdata_1_vtype_illegal | write_wen_2_3 & io_wdata_2_vtype_illegal
        | write_wen_3_3 & io_wdata_3_vtype_illegal | write_wen_4_3
        & io_wdata_4_vtype_illegal | write_wen_5_3 & io_wdata_5_vtype_illegal;
      data_3_vtype_vma <=
        write_wen_0_3 & io_wdata_0_vtype_vma | write_wen_1_3 & io_wdata_1_vtype_vma
        | write_wen_2_3 & io_wdata_2_vtype_vma | write_wen_3_3 & io_wdata_3_vtype_vma
        | write_wen_4_3 & io_wdata_4_vtype_vma | write_wen_5_3 & io_wdata_5_vtype_vma;
      data_3_vtype_vta <=
        write_wen_0_3 & io_wdata_0_vtype_vta | write_wen_1_3 & io_wdata_1_vtype_vta
        | write_wen_2_3 & io_wdata_2_vtype_vta | write_wen_3_3 & io_wdata_3_vtype_vta
        | write_wen_4_3 & io_wdata_4_vtype_vta | write_wen_5_3 & io_wdata_5_vtype_vta;
      data_3_vtype_vsew <=
        (write_wen_0_3 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_3 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_3 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_3 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_3 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_3 ? io_wdata_5_vtype_vsew : 2'h0);
      data_3_vtype_vlmul <=
        (write_wen_0_3 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_3 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_3 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_3 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_3 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_3 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_3_isVsetvl <=
        write_wen_0_3 & io_wdata_0_isVsetvl | write_wen_1_3 & io_wdata_1_isVsetvl
        | write_wen_2_3 & io_wdata_2_isVsetvl | write_wen_3_3 & io_wdata_3_isVsetvl
        | write_wen_4_3 & io_wdata_4_isVsetvl | write_wen_5_3 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_4,
          write_wen_4_4,
          write_wen_3_4,
          write_wen_2_4,
          write_wen_1_4,
          write_wen_0_4}) begin
      data_4_vtype_illegal <=
        write_wen_0_4 & io_wdata_0_vtype_illegal | write_wen_1_4
        & io_wdata_1_vtype_illegal | write_wen_2_4 & io_wdata_2_vtype_illegal
        | write_wen_3_4 & io_wdata_3_vtype_illegal | write_wen_4_4
        & io_wdata_4_vtype_illegal | write_wen_5_4 & io_wdata_5_vtype_illegal;
      data_4_vtype_vma <=
        write_wen_0_4 & io_wdata_0_vtype_vma | write_wen_1_4 & io_wdata_1_vtype_vma
        | write_wen_2_4 & io_wdata_2_vtype_vma | write_wen_3_4 & io_wdata_3_vtype_vma
        | write_wen_4_4 & io_wdata_4_vtype_vma | write_wen_5_4 & io_wdata_5_vtype_vma;
      data_4_vtype_vta <=
        write_wen_0_4 & io_wdata_0_vtype_vta | write_wen_1_4 & io_wdata_1_vtype_vta
        | write_wen_2_4 & io_wdata_2_vtype_vta | write_wen_3_4 & io_wdata_3_vtype_vta
        | write_wen_4_4 & io_wdata_4_vtype_vta | write_wen_5_4 & io_wdata_5_vtype_vta;
      data_4_vtype_vsew <=
        (write_wen_0_4 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_4 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_4 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_4 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_4 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_4 ? io_wdata_5_vtype_vsew : 2'h0);
      data_4_vtype_vlmul <=
        (write_wen_0_4 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_4 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_4 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_4 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_4 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_4 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_4_isVsetvl <=
        write_wen_0_4 & io_wdata_0_isVsetvl | write_wen_1_4 & io_wdata_1_isVsetvl
        | write_wen_2_4 & io_wdata_2_isVsetvl | write_wen_3_4 & io_wdata_3_isVsetvl
        | write_wen_4_4 & io_wdata_4_isVsetvl | write_wen_5_4 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_5,
          write_wen_4_5,
          write_wen_3_5,
          write_wen_2_5,
          write_wen_1_5,
          write_wen_0_5}) begin
      data_5_vtype_illegal <=
        write_wen_0_5 & io_wdata_0_vtype_illegal | write_wen_1_5
        & io_wdata_1_vtype_illegal | write_wen_2_5 & io_wdata_2_vtype_illegal
        | write_wen_3_5 & io_wdata_3_vtype_illegal | write_wen_4_5
        & io_wdata_4_vtype_illegal | write_wen_5_5 & io_wdata_5_vtype_illegal;
      data_5_vtype_vma <=
        write_wen_0_5 & io_wdata_0_vtype_vma | write_wen_1_5 & io_wdata_1_vtype_vma
        | write_wen_2_5 & io_wdata_2_vtype_vma | write_wen_3_5 & io_wdata_3_vtype_vma
        | write_wen_4_5 & io_wdata_4_vtype_vma | write_wen_5_5 & io_wdata_5_vtype_vma;
      data_5_vtype_vta <=
        write_wen_0_5 & io_wdata_0_vtype_vta | write_wen_1_5 & io_wdata_1_vtype_vta
        | write_wen_2_5 & io_wdata_2_vtype_vta | write_wen_3_5 & io_wdata_3_vtype_vta
        | write_wen_4_5 & io_wdata_4_vtype_vta | write_wen_5_5 & io_wdata_5_vtype_vta;
      data_5_vtype_vsew <=
        (write_wen_0_5 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_5 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_5 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_5 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_5 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_5 ? io_wdata_5_vtype_vsew : 2'h0);
      data_5_vtype_vlmul <=
        (write_wen_0_5 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_5 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_5 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_5 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_5 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_5 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_5_isVsetvl <=
        write_wen_0_5 & io_wdata_0_isVsetvl | write_wen_1_5 & io_wdata_1_isVsetvl
        | write_wen_2_5 & io_wdata_2_isVsetvl | write_wen_3_5 & io_wdata_3_isVsetvl
        | write_wen_4_5 & io_wdata_4_isVsetvl | write_wen_5_5 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_6,
          write_wen_4_6,
          write_wen_3_6,
          write_wen_2_6,
          write_wen_1_6,
          write_wen_0_6}) begin
      data_6_vtype_illegal <=
        write_wen_0_6 & io_wdata_0_vtype_illegal | write_wen_1_6
        & io_wdata_1_vtype_illegal | write_wen_2_6 & io_wdata_2_vtype_illegal
        | write_wen_3_6 & io_wdata_3_vtype_illegal | write_wen_4_6
        & io_wdata_4_vtype_illegal | write_wen_5_6 & io_wdata_5_vtype_illegal;
      data_6_vtype_vma <=
        write_wen_0_6 & io_wdata_0_vtype_vma | write_wen_1_6 & io_wdata_1_vtype_vma
        | write_wen_2_6 & io_wdata_2_vtype_vma | write_wen_3_6 & io_wdata_3_vtype_vma
        | write_wen_4_6 & io_wdata_4_vtype_vma | write_wen_5_6 & io_wdata_5_vtype_vma;
      data_6_vtype_vta <=
        write_wen_0_6 & io_wdata_0_vtype_vta | write_wen_1_6 & io_wdata_1_vtype_vta
        | write_wen_2_6 & io_wdata_2_vtype_vta | write_wen_3_6 & io_wdata_3_vtype_vta
        | write_wen_4_6 & io_wdata_4_vtype_vta | write_wen_5_6 & io_wdata_5_vtype_vta;
      data_6_vtype_vsew <=
        (write_wen_0_6 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_6 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_6 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_6 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_6 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_6 ? io_wdata_5_vtype_vsew : 2'h0);
      data_6_vtype_vlmul <=
        (write_wen_0_6 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_6 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_6 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_6 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_6 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_6 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_6_isVsetvl <=
        write_wen_0_6 & io_wdata_0_isVsetvl | write_wen_1_6 & io_wdata_1_isVsetvl
        | write_wen_2_6 & io_wdata_2_isVsetvl | write_wen_3_6 & io_wdata_3_isVsetvl
        | write_wen_4_6 & io_wdata_4_isVsetvl | write_wen_5_6 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_7,
          write_wen_4_7,
          write_wen_3_7,
          write_wen_2_7,
          write_wen_1_7,
          write_wen_0_7}) begin
      data_7_vtype_illegal <=
        write_wen_0_7 & io_wdata_0_vtype_illegal | write_wen_1_7
        & io_wdata_1_vtype_illegal | write_wen_2_7 & io_wdata_2_vtype_illegal
        | write_wen_3_7 & io_wdata_3_vtype_illegal | write_wen_4_7
        & io_wdata_4_vtype_illegal | write_wen_5_7 & io_wdata_5_vtype_illegal;
      data_7_vtype_vma <=
        write_wen_0_7 & io_wdata_0_vtype_vma | write_wen_1_7 & io_wdata_1_vtype_vma
        | write_wen_2_7 & io_wdata_2_vtype_vma | write_wen_3_7 & io_wdata_3_vtype_vma
        | write_wen_4_7 & io_wdata_4_vtype_vma | write_wen_5_7 & io_wdata_5_vtype_vma;
      data_7_vtype_vta <=
        write_wen_0_7 & io_wdata_0_vtype_vta | write_wen_1_7 & io_wdata_1_vtype_vta
        | write_wen_2_7 & io_wdata_2_vtype_vta | write_wen_3_7 & io_wdata_3_vtype_vta
        | write_wen_4_7 & io_wdata_4_vtype_vta | write_wen_5_7 & io_wdata_5_vtype_vta;
      data_7_vtype_vsew <=
        (write_wen_0_7 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_7 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_7 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_7 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_7 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_7 ? io_wdata_5_vtype_vsew : 2'h0);
      data_7_vtype_vlmul <=
        (write_wen_0_7 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_7 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_7 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_7 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_7 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_7 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_7_isVsetvl <=
        write_wen_0_7 & io_wdata_0_isVsetvl | write_wen_1_7 & io_wdata_1_isVsetvl
        | write_wen_2_7 & io_wdata_2_isVsetvl | write_wen_3_7 & io_wdata_3_isVsetvl
        | write_wen_4_7 & io_wdata_4_isVsetvl | write_wen_5_7 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_8,
          write_wen_4_8,
          write_wen_3_8,
          write_wen_2_8,
          write_wen_1_8,
          write_wen_0_8}) begin
      data_8_vtype_illegal <=
        write_wen_0_8 & io_wdata_0_vtype_illegal | write_wen_1_8
        & io_wdata_1_vtype_illegal | write_wen_2_8 & io_wdata_2_vtype_illegal
        | write_wen_3_8 & io_wdata_3_vtype_illegal | write_wen_4_8
        & io_wdata_4_vtype_illegal | write_wen_5_8 & io_wdata_5_vtype_illegal;
      data_8_vtype_vma <=
        write_wen_0_8 & io_wdata_0_vtype_vma | write_wen_1_8 & io_wdata_1_vtype_vma
        | write_wen_2_8 & io_wdata_2_vtype_vma | write_wen_3_8 & io_wdata_3_vtype_vma
        | write_wen_4_8 & io_wdata_4_vtype_vma | write_wen_5_8 & io_wdata_5_vtype_vma;
      data_8_vtype_vta <=
        write_wen_0_8 & io_wdata_0_vtype_vta | write_wen_1_8 & io_wdata_1_vtype_vta
        | write_wen_2_8 & io_wdata_2_vtype_vta | write_wen_3_8 & io_wdata_3_vtype_vta
        | write_wen_4_8 & io_wdata_4_vtype_vta | write_wen_5_8 & io_wdata_5_vtype_vta;
      data_8_vtype_vsew <=
        (write_wen_0_8 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_8 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_8 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_8 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_8 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_8 ? io_wdata_5_vtype_vsew : 2'h0);
      data_8_vtype_vlmul <=
        (write_wen_0_8 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_8 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_8 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_8 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_8 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_8 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_8_isVsetvl <=
        write_wen_0_8 & io_wdata_0_isVsetvl | write_wen_1_8 & io_wdata_1_isVsetvl
        | write_wen_2_8 & io_wdata_2_isVsetvl | write_wen_3_8 & io_wdata_3_isVsetvl
        | write_wen_4_8 & io_wdata_4_isVsetvl | write_wen_5_8 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_9,
          write_wen_4_9,
          write_wen_3_9,
          write_wen_2_9,
          write_wen_1_9,
          write_wen_0_9}) begin
      data_9_vtype_illegal <=
        write_wen_0_9 & io_wdata_0_vtype_illegal | write_wen_1_9
        & io_wdata_1_vtype_illegal | write_wen_2_9 & io_wdata_2_vtype_illegal
        | write_wen_3_9 & io_wdata_3_vtype_illegal | write_wen_4_9
        & io_wdata_4_vtype_illegal | write_wen_5_9 & io_wdata_5_vtype_illegal;
      data_9_vtype_vma <=
        write_wen_0_9 & io_wdata_0_vtype_vma | write_wen_1_9 & io_wdata_1_vtype_vma
        | write_wen_2_9 & io_wdata_2_vtype_vma | write_wen_3_9 & io_wdata_3_vtype_vma
        | write_wen_4_9 & io_wdata_4_vtype_vma | write_wen_5_9 & io_wdata_5_vtype_vma;
      data_9_vtype_vta <=
        write_wen_0_9 & io_wdata_0_vtype_vta | write_wen_1_9 & io_wdata_1_vtype_vta
        | write_wen_2_9 & io_wdata_2_vtype_vta | write_wen_3_9 & io_wdata_3_vtype_vta
        | write_wen_4_9 & io_wdata_4_vtype_vta | write_wen_5_9 & io_wdata_5_vtype_vta;
      data_9_vtype_vsew <=
        (write_wen_0_9 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_9 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_9 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_9 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_9 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_9 ? io_wdata_5_vtype_vsew : 2'h0);
      data_9_vtype_vlmul <=
        (write_wen_0_9 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_9 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_9 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_9 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_9 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_9 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_9_isVsetvl <=
        write_wen_0_9 & io_wdata_0_isVsetvl | write_wen_1_9 & io_wdata_1_isVsetvl
        | write_wen_2_9 & io_wdata_2_isVsetvl | write_wen_3_9 & io_wdata_3_isVsetvl
        | write_wen_4_9 & io_wdata_4_isVsetvl | write_wen_5_9 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_10,
          write_wen_4_10,
          write_wen_3_10,
          write_wen_2_10,
          write_wen_1_10,
          write_wen_0_10}) begin
      data_10_vtype_illegal <=
        write_wen_0_10 & io_wdata_0_vtype_illegal | write_wen_1_10
        & io_wdata_1_vtype_illegal | write_wen_2_10 & io_wdata_2_vtype_illegal
        | write_wen_3_10 & io_wdata_3_vtype_illegal | write_wen_4_10
        & io_wdata_4_vtype_illegal | write_wen_5_10 & io_wdata_5_vtype_illegal;
      data_10_vtype_vma <=
        write_wen_0_10 & io_wdata_0_vtype_vma | write_wen_1_10 & io_wdata_1_vtype_vma
        | write_wen_2_10 & io_wdata_2_vtype_vma | write_wen_3_10 & io_wdata_3_vtype_vma
        | write_wen_4_10 & io_wdata_4_vtype_vma | write_wen_5_10 & io_wdata_5_vtype_vma;
      data_10_vtype_vta <=
        write_wen_0_10 & io_wdata_0_vtype_vta | write_wen_1_10 & io_wdata_1_vtype_vta
        | write_wen_2_10 & io_wdata_2_vtype_vta | write_wen_3_10 & io_wdata_3_vtype_vta
        | write_wen_4_10 & io_wdata_4_vtype_vta | write_wen_5_10 & io_wdata_5_vtype_vta;
      data_10_vtype_vsew <=
        (write_wen_0_10 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_10 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_10 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_10 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_10 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_10 ? io_wdata_5_vtype_vsew : 2'h0);
      data_10_vtype_vlmul <=
        (write_wen_0_10 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_10 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_10 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_10 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_10 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_10 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_10_isVsetvl <=
        write_wen_0_10 & io_wdata_0_isVsetvl | write_wen_1_10 & io_wdata_1_isVsetvl
        | write_wen_2_10 & io_wdata_2_isVsetvl | write_wen_3_10 & io_wdata_3_isVsetvl
        | write_wen_4_10 & io_wdata_4_isVsetvl | write_wen_5_10 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_11,
          write_wen_4_11,
          write_wen_3_11,
          write_wen_2_11,
          write_wen_1_11,
          write_wen_0_11}) begin
      data_11_vtype_illegal <=
        write_wen_0_11 & io_wdata_0_vtype_illegal | write_wen_1_11
        & io_wdata_1_vtype_illegal | write_wen_2_11 & io_wdata_2_vtype_illegal
        | write_wen_3_11 & io_wdata_3_vtype_illegal | write_wen_4_11
        & io_wdata_4_vtype_illegal | write_wen_5_11 & io_wdata_5_vtype_illegal;
      data_11_vtype_vma <=
        write_wen_0_11 & io_wdata_0_vtype_vma | write_wen_1_11 & io_wdata_1_vtype_vma
        | write_wen_2_11 & io_wdata_2_vtype_vma | write_wen_3_11 & io_wdata_3_vtype_vma
        | write_wen_4_11 & io_wdata_4_vtype_vma | write_wen_5_11 & io_wdata_5_vtype_vma;
      data_11_vtype_vta <=
        write_wen_0_11 & io_wdata_0_vtype_vta | write_wen_1_11 & io_wdata_1_vtype_vta
        | write_wen_2_11 & io_wdata_2_vtype_vta | write_wen_3_11 & io_wdata_3_vtype_vta
        | write_wen_4_11 & io_wdata_4_vtype_vta | write_wen_5_11 & io_wdata_5_vtype_vta;
      data_11_vtype_vsew <=
        (write_wen_0_11 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_11 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_11 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_11 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_11 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_11 ? io_wdata_5_vtype_vsew : 2'h0);
      data_11_vtype_vlmul <=
        (write_wen_0_11 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_11 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_11 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_11 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_11 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_11 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_11_isVsetvl <=
        write_wen_0_11 & io_wdata_0_isVsetvl | write_wen_1_11 & io_wdata_1_isVsetvl
        | write_wen_2_11 & io_wdata_2_isVsetvl | write_wen_3_11 & io_wdata_3_isVsetvl
        | write_wen_4_11 & io_wdata_4_isVsetvl | write_wen_5_11 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_12,
          write_wen_4_12,
          write_wen_3_12,
          write_wen_2_12,
          write_wen_1_12,
          write_wen_0_12}) begin
      data_12_vtype_illegal <=
        write_wen_0_12 & io_wdata_0_vtype_illegal | write_wen_1_12
        & io_wdata_1_vtype_illegal | write_wen_2_12 & io_wdata_2_vtype_illegal
        | write_wen_3_12 & io_wdata_3_vtype_illegal | write_wen_4_12
        & io_wdata_4_vtype_illegal | write_wen_5_12 & io_wdata_5_vtype_illegal;
      data_12_vtype_vma <=
        write_wen_0_12 & io_wdata_0_vtype_vma | write_wen_1_12 & io_wdata_1_vtype_vma
        | write_wen_2_12 & io_wdata_2_vtype_vma | write_wen_3_12 & io_wdata_3_vtype_vma
        | write_wen_4_12 & io_wdata_4_vtype_vma | write_wen_5_12 & io_wdata_5_vtype_vma;
      data_12_vtype_vta <=
        write_wen_0_12 & io_wdata_0_vtype_vta | write_wen_1_12 & io_wdata_1_vtype_vta
        | write_wen_2_12 & io_wdata_2_vtype_vta | write_wen_3_12 & io_wdata_3_vtype_vta
        | write_wen_4_12 & io_wdata_4_vtype_vta | write_wen_5_12 & io_wdata_5_vtype_vta;
      data_12_vtype_vsew <=
        (write_wen_0_12 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_12 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_12 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_12 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_12 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_12 ? io_wdata_5_vtype_vsew : 2'h0);
      data_12_vtype_vlmul <=
        (write_wen_0_12 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_12 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_12 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_12 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_12 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_12 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_12_isVsetvl <=
        write_wen_0_12 & io_wdata_0_isVsetvl | write_wen_1_12 & io_wdata_1_isVsetvl
        | write_wen_2_12 & io_wdata_2_isVsetvl | write_wen_3_12 & io_wdata_3_isVsetvl
        | write_wen_4_12 & io_wdata_4_isVsetvl | write_wen_5_12 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_13,
          write_wen_4_13,
          write_wen_3_13,
          write_wen_2_13,
          write_wen_1_13,
          write_wen_0_13}) begin
      data_13_vtype_illegal <=
        write_wen_0_13 & io_wdata_0_vtype_illegal | write_wen_1_13
        & io_wdata_1_vtype_illegal | write_wen_2_13 & io_wdata_2_vtype_illegal
        | write_wen_3_13 & io_wdata_3_vtype_illegal | write_wen_4_13
        & io_wdata_4_vtype_illegal | write_wen_5_13 & io_wdata_5_vtype_illegal;
      data_13_vtype_vma <=
        write_wen_0_13 & io_wdata_0_vtype_vma | write_wen_1_13 & io_wdata_1_vtype_vma
        | write_wen_2_13 & io_wdata_2_vtype_vma | write_wen_3_13 & io_wdata_3_vtype_vma
        | write_wen_4_13 & io_wdata_4_vtype_vma | write_wen_5_13 & io_wdata_5_vtype_vma;
      data_13_vtype_vta <=
        write_wen_0_13 & io_wdata_0_vtype_vta | write_wen_1_13 & io_wdata_1_vtype_vta
        | write_wen_2_13 & io_wdata_2_vtype_vta | write_wen_3_13 & io_wdata_3_vtype_vta
        | write_wen_4_13 & io_wdata_4_vtype_vta | write_wen_5_13 & io_wdata_5_vtype_vta;
      data_13_vtype_vsew <=
        (write_wen_0_13 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_13 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_13 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_13 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_13 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_13 ? io_wdata_5_vtype_vsew : 2'h0);
      data_13_vtype_vlmul <=
        (write_wen_0_13 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_13 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_13 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_13 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_13 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_13 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_13_isVsetvl <=
        write_wen_0_13 & io_wdata_0_isVsetvl | write_wen_1_13 & io_wdata_1_isVsetvl
        | write_wen_2_13 & io_wdata_2_isVsetvl | write_wen_3_13 & io_wdata_3_isVsetvl
        | write_wen_4_13 & io_wdata_4_isVsetvl | write_wen_5_13 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_14,
          write_wen_4_14,
          write_wen_3_14,
          write_wen_2_14,
          write_wen_1_14,
          write_wen_0_14}) begin
      data_14_vtype_illegal <=
        write_wen_0_14 & io_wdata_0_vtype_illegal | write_wen_1_14
        & io_wdata_1_vtype_illegal | write_wen_2_14 & io_wdata_2_vtype_illegal
        | write_wen_3_14 & io_wdata_3_vtype_illegal | write_wen_4_14
        & io_wdata_4_vtype_illegal | write_wen_5_14 & io_wdata_5_vtype_illegal;
      data_14_vtype_vma <=
        write_wen_0_14 & io_wdata_0_vtype_vma | write_wen_1_14 & io_wdata_1_vtype_vma
        | write_wen_2_14 & io_wdata_2_vtype_vma | write_wen_3_14 & io_wdata_3_vtype_vma
        | write_wen_4_14 & io_wdata_4_vtype_vma | write_wen_5_14 & io_wdata_5_vtype_vma;
      data_14_vtype_vta <=
        write_wen_0_14 & io_wdata_0_vtype_vta | write_wen_1_14 & io_wdata_1_vtype_vta
        | write_wen_2_14 & io_wdata_2_vtype_vta | write_wen_3_14 & io_wdata_3_vtype_vta
        | write_wen_4_14 & io_wdata_4_vtype_vta | write_wen_5_14 & io_wdata_5_vtype_vta;
      data_14_vtype_vsew <=
        (write_wen_0_14 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_14 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_14 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_14 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_14 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_14 ? io_wdata_5_vtype_vsew : 2'h0);
      data_14_vtype_vlmul <=
        (write_wen_0_14 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_14 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_14 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_14 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_14 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_14 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_14_isVsetvl <=
        write_wen_0_14 & io_wdata_0_isVsetvl | write_wen_1_14 & io_wdata_1_isVsetvl
        | write_wen_2_14 & io_wdata_2_isVsetvl | write_wen_3_14 & io_wdata_3_isVsetvl
        | write_wen_4_14 & io_wdata_4_isVsetvl | write_wen_5_14 & io_wdata_5_isVsetvl;
    end
    if (|{write_wen_5_15,
          write_wen_4_15,
          write_wen_3_15,
          write_wen_2_15,
          write_wen_1_15,
          write_wen_0_15}) begin
      data_15_vtype_illegal <=
        write_wen_0_15 & io_wdata_0_vtype_illegal | write_wen_1_15
        & io_wdata_1_vtype_illegal | write_wen_2_15 & io_wdata_2_vtype_illegal
        | write_wen_3_15 & io_wdata_3_vtype_illegal | write_wen_4_15
        & io_wdata_4_vtype_illegal | write_wen_5_15 & io_wdata_5_vtype_illegal;
      data_15_vtype_vma <=
        write_wen_0_15 & io_wdata_0_vtype_vma | write_wen_1_15 & io_wdata_1_vtype_vma
        | write_wen_2_15 & io_wdata_2_vtype_vma | write_wen_3_15 & io_wdata_3_vtype_vma
        | write_wen_4_15 & io_wdata_4_vtype_vma | write_wen_5_15 & io_wdata_5_vtype_vma;
      data_15_vtype_vta <=
        write_wen_0_15 & io_wdata_0_vtype_vta | write_wen_1_15 & io_wdata_1_vtype_vta
        | write_wen_2_15 & io_wdata_2_vtype_vta | write_wen_3_15 & io_wdata_3_vtype_vta
        | write_wen_4_15 & io_wdata_4_vtype_vta | write_wen_5_15 & io_wdata_5_vtype_vta;
      data_15_vtype_vsew <=
        (write_wen_0_15 ? io_wdata_0_vtype_vsew : 2'h0)
        | (write_wen_1_15 ? io_wdata_1_vtype_vsew : 2'h0)
        | (write_wen_2_15 ? io_wdata_2_vtype_vsew : 2'h0)
        | (write_wen_3_15 ? io_wdata_3_vtype_vsew : 2'h0)
        | (write_wen_4_15 ? io_wdata_4_vtype_vsew : 2'h0)
        | (write_wen_5_15 ? io_wdata_5_vtype_vsew : 2'h0);
      data_15_vtype_vlmul <=
        (write_wen_0_15 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (write_wen_1_15 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (write_wen_2_15 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (write_wen_3_15 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (write_wen_4_15 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (write_wen_5_15 ? io_wdata_5_vtype_vlmul : 3'h0);
      data_15_isVsetvl <=
        write_wen_0_15 & io_wdata_0_isVsetvl | write_wen_1_15 & io_wdata_1_isVsetvl
        | write_wen_2_15 & io_wdata_2_isVsetvl | write_wen_3_15 & io_wdata_3_isVsetvl
        | write_wen_4_15 & io_wdata_4_isVsetvl | write_wen_5_15 & io_wdata_5_isVsetvl;
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:4];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [2:0] i = 3'h0; i < 3'h5; i += 3'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        data_0_vtype_illegal = _RANDOM[3'h0][0];
        data_0_vtype_vma = _RANDOM[3'h0][1];
        data_0_vtype_vta = _RANDOM[3'h0][2];
        data_0_vtype_vsew = _RANDOM[3'h0][4:3];
        data_0_vtype_vlmul = _RANDOM[3'h0][7:5];
        data_0_isVsetvl = _RANDOM[3'h0][8];
        data_1_vtype_illegal = _RANDOM[3'h0][9];
        data_1_vtype_vma = _RANDOM[3'h0][10];
        data_1_vtype_vta = _RANDOM[3'h0][11];
        data_1_vtype_vsew = _RANDOM[3'h0][13:12];
        data_1_vtype_vlmul = _RANDOM[3'h0][16:14];
        data_1_isVsetvl = _RANDOM[3'h0][17];
        data_2_vtype_illegal = _RANDOM[3'h0][18];
        data_2_vtype_vma = _RANDOM[3'h0][19];
        data_2_vtype_vta = _RANDOM[3'h0][20];
        data_2_vtype_vsew = _RANDOM[3'h0][22:21];
        data_2_vtype_vlmul = _RANDOM[3'h0][25:23];
        data_2_isVsetvl = _RANDOM[3'h0][26];
        data_3_vtype_illegal = _RANDOM[3'h0][27];
        data_3_vtype_vma = _RANDOM[3'h0][28];
        data_3_vtype_vta = _RANDOM[3'h0][29];
        data_3_vtype_vsew = _RANDOM[3'h0][31:30];
        data_3_vtype_vlmul = _RANDOM[3'h1][2:0];
        data_3_isVsetvl = _RANDOM[3'h1][3];
        data_4_vtype_illegal = _RANDOM[3'h1][4];
        data_4_vtype_vma = _RANDOM[3'h1][5];
        data_4_vtype_vta = _RANDOM[3'h1][6];
        data_4_vtype_vsew = _RANDOM[3'h1][8:7];
        data_4_vtype_vlmul = _RANDOM[3'h1][11:9];
        data_4_isVsetvl = _RANDOM[3'h1][12];
        data_5_vtype_illegal = _RANDOM[3'h1][13];
        data_5_vtype_vma = _RANDOM[3'h1][14];
        data_5_vtype_vta = _RANDOM[3'h1][15];
        data_5_vtype_vsew = _RANDOM[3'h1][17:16];
        data_5_vtype_vlmul = _RANDOM[3'h1][20:18];
        data_5_isVsetvl = _RANDOM[3'h1][21];
        data_6_vtype_illegal = _RANDOM[3'h1][22];
        data_6_vtype_vma = _RANDOM[3'h1][23];
        data_6_vtype_vta = _RANDOM[3'h1][24];
        data_6_vtype_vsew = _RANDOM[3'h1][26:25];
        data_6_vtype_vlmul = _RANDOM[3'h1][29:27];
        data_6_isVsetvl = _RANDOM[3'h1][30];
        data_7_vtype_illegal = _RANDOM[3'h1][31];
        data_7_vtype_vma = _RANDOM[3'h2][0];
        data_7_vtype_vta = _RANDOM[3'h2][1];
        data_7_vtype_vsew = _RANDOM[3'h2][3:2];
        data_7_vtype_vlmul = _RANDOM[3'h2][6:4];
        data_7_isVsetvl = _RANDOM[3'h2][7];
        data_8_vtype_illegal = _RANDOM[3'h2][8];
        data_8_vtype_vma = _RANDOM[3'h2][9];
        data_8_vtype_vta = _RANDOM[3'h2][10];
        data_8_vtype_vsew = _RANDOM[3'h2][12:11];
        data_8_vtype_vlmul = _RANDOM[3'h2][15:13];
        data_8_isVsetvl = _RANDOM[3'h2][16];
        data_9_vtype_illegal = _RANDOM[3'h2][17];
        data_9_vtype_vma = _RANDOM[3'h2][18];
        data_9_vtype_vta = _RANDOM[3'h2][19];
        data_9_vtype_vsew = _RANDOM[3'h2][21:20];
        data_9_vtype_vlmul = _RANDOM[3'h2][24:22];
        data_9_isVsetvl = _RANDOM[3'h2][25];
        data_10_vtype_illegal = _RANDOM[3'h2][26];
        data_10_vtype_vma = _RANDOM[3'h2][27];
        data_10_vtype_vta = _RANDOM[3'h2][28];
        data_10_vtype_vsew = _RANDOM[3'h2][30:29];
        data_10_vtype_vlmul = {_RANDOM[3'h2][31], _RANDOM[3'h3][1:0]};
        data_10_isVsetvl = _RANDOM[3'h3][2];
        data_11_vtype_illegal = _RANDOM[3'h3][3];
        data_11_vtype_vma = _RANDOM[3'h3][4];
        data_11_vtype_vta = _RANDOM[3'h3][5];
        data_11_vtype_vsew = _RANDOM[3'h3][7:6];
        data_11_vtype_vlmul = _RANDOM[3'h3][10:8];
        data_11_isVsetvl = _RANDOM[3'h3][11];
        data_12_vtype_illegal = _RANDOM[3'h3][12];
        data_12_vtype_vma = _RANDOM[3'h3][13];
        data_12_vtype_vta = _RANDOM[3'h3][14];
        data_12_vtype_vsew = _RANDOM[3'h3][16:15];
        data_12_vtype_vlmul = _RANDOM[3'h3][19:17];
        data_12_isVsetvl = _RANDOM[3'h3][20];
        data_13_vtype_illegal = _RANDOM[3'h3][21];
        data_13_vtype_vma = _RANDOM[3'h3][22];
        data_13_vtype_vta = _RANDOM[3'h3][23];
        data_13_vtype_vsew = _RANDOM[3'h3][25:24];
        data_13_vtype_vlmul = _RANDOM[3'h3][28:26];
        data_13_isVsetvl = _RANDOM[3'h3][29];
        data_14_vtype_illegal = _RANDOM[3'h3][30];
        data_14_vtype_vma = _RANDOM[3'h3][31];
        data_14_vtype_vta = _RANDOM[3'h4][0];
        data_14_vtype_vsew = _RANDOM[3'h4][2:1];
        data_14_vtype_vlmul = _RANDOM[3'h4][5:3];
        data_14_isVsetvl = _RANDOM[3'h4][6];
        data_15_vtype_illegal = _RANDOM[3'h4][7];
        data_15_vtype_vma = _RANDOM[3'h4][8];
        data_15_vtype_vta = _RANDOM[3'h4][9];
        data_15_vtype_vsew = _RANDOM[3'h4][11:10];
        data_15_vtype_vlmul = _RANDOM[3'h4][14:12];
        data_15_isVsetvl = _RANDOM[3'h4][15];
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_rdata_0_vtype_illegal =
    (|_GEN)
      ? read_by_0 & io_wdata_0_vtype_illegal | read_by_1 & io_wdata_1_vtype_illegal
        | read_by_2 & io_wdata_2_vtype_illegal | read_by_3 & io_wdata_3_vtype_illegal
        | read_by_4 & io_wdata_4_vtype_illegal | read_by_5 & io_wdata_5_vtype_illegal
      : _io_rdata_0_T_66 & data_0_vtype_illegal | _io_rdata_0_T_67 & data_1_vtype_illegal
        | _io_rdata_0_T_68 & data_2_vtype_illegal | _io_rdata_0_T_69
        & data_3_vtype_illegal | _io_rdata_0_T_70 & data_4_vtype_illegal
        | _io_rdata_0_T_71 & data_5_vtype_illegal | _io_rdata_0_T_72
        & data_6_vtype_illegal | _io_rdata_0_T_73 & data_7_vtype_illegal
        | _io_rdata_0_T_74 & data_8_vtype_illegal | _io_rdata_0_T_75
        & data_9_vtype_illegal | _io_rdata_0_T_76 & data_10_vtype_illegal
        | _io_rdata_0_T_77 & data_11_vtype_illegal | _io_rdata_0_T_78
        & data_12_vtype_illegal | _io_rdata_0_T_79 & data_13_vtype_illegal
        | _io_rdata_0_T_80 & data_14_vtype_illegal | (&io_raddr_0)
        & data_15_vtype_illegal;
  assign io_rdata_0_vtype_vma =
    (|_GEN)
      ? read_by_0 & io_wdata_0_vtype_vma | read_by_1 & io_wdata_1_vtype_vma | read_by_2
        & io_wdata_2_vtype_vma | read_by_3 & io_wdata_3_vtype_vma | read_by_4
        & io_wdata_4_vtype_vma | read_by_5 & io_wdata_5_vtype_vma
      : _io_rdata_0_T_66 & data_0_vtype_vma | _io_rdata_0_T_67 & data_1_vtype_vma
        | _io_rdata_0_T_68 & data_2_vtype_vma | _io_rdata_0_T_69 & data_3_vtype_vma
        | _io_rdata_0_T_70 & data_4_vtype_vma | _io_rdata_0_T_71 & data_5_vtype_vma
        | _io_rdata_0_T_72 & data_6_vtype_vma | _io_rdata_0_T_73 & data_7_vtype_vma
        | _io_rdata_0_T_74 & data_8_vtype_vma | _io_rdata_0_T_75 & data_9_vtype_vma
        | _io_rdata_0_T_76 & data_10_vtype_vma | _io_rdata_0_T_77 & data_11_vtype_vma
        | _io_rdata_0_T_78 & data_12_vtype_vma | _io_rdata_0_T_79 & data_13_vtype_vma
        | _io_rdata_0_T_80 & data_14_vtype_vma | (&io_raddr_0) & data_15_vtype_vma;
  assign io_rdata_0_vtype_vta =
    (|_GEN)
      ? read_by_0 & io_wdata_0_vtype_vta | read_by_1 & io_wdata_1_vtype_vta | read_by_2
        & io_wdata_2_vtype_vta | read_by_3 & io_wdata_3_vtype_vta | read_by_4
        & io_wdata_4_vtype_vta | read_by_5 & io_wdata_5_vtype_vta
      : _io_rdata_0_T_66 & data_0_vtype_vta | _io_rdata_0_T_67 & data_1_vtype_vta
        | _io_rdata_0_T_68 & data_2_vtype_vta | _io_rdata_0_T_69 & data_3_vtype_vta
        | _io_rdata_0_T_70 & data_4_vtype_vta | _io_rdata_0_T_71 & data_5_vtype_vta
        | _io_rdata_0_T_72 & data_6_vtype_vta | _io_rdata_0_T_73 & data_7_vtype_vta
        | _io_rdata_0_T_74 & data_8_vtype_vta | _io_rdata_0_T_75 & data_9_vtype_vta
        | _io_rdata_0_T_76 & data_10_vtype_vta | _io_rdata_0_T_77 & data_11_vtype_vta
        | _io_rdata_0_T_78 & data_12_vtype_vta | _io_rdata_0_T_79 & data_13_vtype_vta
        | _io_rdata_0_T_80 & data_14_vtype_vta | (&io_raddr_0) & data_15_vtype_vta;
  assign io_rdata_0_vtype_vsew =
    (|_GEN)
      ? (read_by_0 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_0_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_0_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_0) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_0_vtype_vlmul =
    (|_GEN)
      ? (read_by_0 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_0_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_0_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_0) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_0_isVsetvl =
    (|_GEN)
      ? read_by_0 & io_wdata_0_isVsetvl | read_by_1 & io_wdata_1_isVsetvl | read_by_2
        & io_wdata_2_isVsetvl | read_by_3 & io_wdata_3_isVsetvl | read_by_4
        & io_wdata_4_isVsetvl | read_by_5 & io_wdata_5_isVsetvl
      : _io_rdata_0_T_66 & data_0_isVsetvl | _io_rdata_0_T_67 & data_1_isVsetvl
        | _io_rdata_0_T_68 & data_2_isVsetvl | _io_rdata_0_T_69 & data_3_isVsetvl
        | _io_rdata_0_T_70 & data_4_isVsetvl | _io_rdata_0_T_71 & data_5_isVsetvl
        | _io_rdata_0_T_72 & data_6_isVsetvl | _io_rdata_0_T_73 & data_7_isVsetvl
        | _io_rdata_0_T_74 & data_8_isVsetvl | _io_rdata_0_T_75 & data_9_isVsetvl
        | _io_rdata_0_T_76 & data_10_isVsetvl | _io_rdata_0_T_77 & data_11_isVsetvl
        | _io_rdata_0_T_78 & data_12_isVsetvl | _io_rdata_0_T_79 & data_13_isVsetvl
        | _io_rdata_0_T_80 & data_14_isVsetvl | (&io_raddr_0) & data_15_isVsetvl;
  assign io_rdata_1_vtype_illegal =
    (|_GEN_0)
      ? read_by_0_1 & io_wdata_0_vtype_illegal | read_by_1_1 & io_wdata_1_vtype_illegal
        | read_by_2_1 & io_wdata_2_vtype_illegal | read_by_3_1 & io_wdata_3_vtype_illegal
        | read_by_4_1 & io_wdata_4_vtype_illegal | read_by_5_1 & io_wdata_5_vtype_illegal
      : _io_rdata_1_T_66 & data_0_vtype_illegal | _io_rdata_1_T_67 & data_1_vtype_illegal
        | _io_rdata_1_T_68 & data_2_vtype_illegal | _io_rdata_1_T_69
        & data_3_vtype_illegal | _io_rdata_1_T_70 & data_4_vtype_illegal
        | _io_rdata_1_T_71 & data_5_vtype_illegal | _io_rdata_1_T_72
        & data_6_vtype_illegal | _io_rdata_1_T_73 & data_7_vtype_illegal
        | _io_rdata_1_T_74 & data_8_vtype_illegal | _io_rdata_1_T_75
        & data_9_vtype_illegal | _io_rdata_1_T_76 & data_10_vtype_illegal
        | _io_rdata_1_T_77 & data_11_vtype_illegal | _io_rdata_1_T_78
        & data_12_vtype_illegal | _io_rdata_1_T_79 & data_13_vtype_illegal
        | _io_rdata_1_T_80 & data_14_vtype_illegal | (&io_raddr_1)
        & data_15_vtype_illegal;
  assign io_rdata_1_vtype_vma =
    (|_GEN_0)
      ? read_by_0_1 & io_wdata_0_vtype_vma | read_by_1_1 & io_wdata_1_vtype_vma
        | read_by_2_1 & io_wdata_2_vtype_vma | read_by_3_1 & io_wdata_3_vtype_vma
        | read_by_4_1 & io_wdata_4_vtype_vma | read_by_5_1 & io_wdata_5_vtype_vma
      : _io_rdata_1_T_66 & data_0_vtype_vma | _io_rdata_1_T_67 & data_1_vtype_vma
        | _io_rdata_1_T_68 & data_2_vtype_vma | _io_rdata_1_T_69 & data_3_vtype_vma
        | _io_rdata_1_T_70 & data_4_vtype_vma | _io_rdata_1_T_71 & data_5_vtype_vma
        | _io_rdata_1_T_72 & data_6_vtype_vma | _io_rdata_1_T_73 & data_7_vtype_vma
        | _io_rdata_1_T_74 & data_8_vtype_vma | _io_rdata_1_T_75 & data_9_vtype_vma
        | _io_rdata_1_T_76 & data_10_vtype_vma | _io_rdata_1_T_77 & data_11_vtype_vma
        | _io_rdata_1_T_78 & data_12_vtype_vma | _io_rdata_1_T_79 & data_13_vtype_vma
        | _io_rdata_1_T_80 & data_14_vtype_vma | (&io_raddr_1) & data_15_vtype_vma;
  assign io_rdata_1_vtype_vta =
    (|_GEN_0)
      ? read_by_0_1 & io_wdata_0_vtype_vta | read_by_1_1 & io_wdata_1_vtype_vta
        | read_by_2_1 & io_wdata_2_vtype_vta | read_by_3_1 & io_wdata_3_vtype_vta
        | read_by_4_1 & io_wdata_4_vtype_vta | read_by_5_1 & io_wdata_5_vtype_vta
      : _io_rdata_1_T_66 & data_0_vtype_vta | _io_rdata_1_T_67 & data_1_vtype_vta
        | _io_rdata_1_T_68 & data_2_vtype_vta | _io_rdata_1_T_69 & data_3_vtype_vta
        | _io_rdata_1_T_70 & data_4_vtype_vta | _io_rdata_1_T_71 & data_5_vtype_vta
        | _io_rdata_1_T_72 & data_6_vtype_vta | _io_rdata_1_T_73 & data_7_vtype_vta
        | _io_rdata_1_T_74 & data_8_vtype_vta | _io_rdata_1_T_75 & data_9_vtype_vta
        | _io_rdata_1_T_76 & data_10_vtype_vta | _io_rdata_1_T_77 & data_11_vtype_vta
        | _io_rdata_1_T_78 & data_12_vtype_vta | _io_rdata_1_T_79 & data_13_vtype_vta
        | _io_rdata_1_T_80 & data_14_vtype_vta | (&io_raddr_1) & data_15_vtype_vta;
  assign io_rdata_1_vtype_vsew =
    (|_GEN_0)
      ? (read_by_0_1 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_1 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_1 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_1 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_1 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_1 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_1_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_1_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_1) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_1_vtype_vlmul =
    (|_GEN_0)
      ? (read_by_0_1 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_1 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_1 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_1 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_1 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_1 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_1_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_1_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_1) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_1_isVsetvl =
    (|_GEN_0)
      ? read_by_0_1 & io_wdata_0_isVsetvl | read_by_1_1 & io_wdata_1_isVsetvl
        | read_by_2_1 & io_wdata_2_isVsetvl | read_by_3_1 & io_wdata_3_isVsetvl
        | read_by_4_1 & io_wdata_4_isVsetvl | read_by_5_1 & io_wdata_5_isVsetvl
      : _io_rdata_1_T_66 & data_0_isVsetvl | _io_rdata_1_T_67 & data_1_isVsetvl
        | _io_rdata_1_T_68 & data_2_isVsetvl | _io_rdata_1_T_69 & data_3_isVsetvl
        | _io_rdata_1_T_70 & data_4_isVsetvl | _io_rdata_1_T_71 & data_5_isVsetvl
        | _io_rdata_1_T_72 & data_6_isVsetvl | _io_rdata_1_T_73 & data_7_isVsetvl
        | _io_rdata_1_T_74 & data_8_isVsetvl | _io_rdata_1_T_75 & data_9_isVsetvl
        | _io_rdata_1_T_76 & data_10_isVsetvl | _io_rdata_1_T_77 & data_11_isVsetvl
        | _io_rdata_1_T_78 & data_12_isVsetvl | _io_rdata_1_T_79 & data_13_isVsetvl
        | _io_rdata_1_T_80 & data_14_isVsetvl | (&io_raddr_1) & data_15_isVsetvl;
  assign io_rdata_2_vtype_illegal =
    (|_GEN_1)
      ? read_by_0_2 & io_wdata_0_vtype_illegal | read_by_1_2 & io_wdata_1_vtype_illegal
        | read_by_2_2 & io_wdata_2_vtype_illegal | read_by_3_2 & io_wdata_3_vtype_illegal
        | read_by_4_2 & io_wdata_4_vtype_illegal | read_by_5_2 & io_wdata_5_vtype_illegal
      : _io_rdata_2_T_66 & data_0_vtype_illegal | _io_rdata_2_T_67 & data_1_vtype_illegal
        | _io_rdata_2_T_68 & data_2_vtype_illegal | _io_rdata_2_T_69
        & data_3_vtype_illegal | _io_rdata_2_T_70 & data_4_vtype_illegal
        | _io_rdata_2_T_71 & data_5_vtype_illegal | _io_rdata_2_T_72
        & data_6_vtype_illegal | _io_rdata_2_T_73 & data_7_vtype_illegal
        | _io_rdata_2_T_74 & data_8_vtype_illegal | _io_rdata_2_T_75
        & data_9_vtype_illegal | _io_rdata_2_T_76 & data_10_vtype_illegal
        | _io_rdata_2_T_77 & data_11_vtype_illegal | _io_rdata_2_T_78
        & data_12_vtype_illegal | _io_rdata_2_T_79 & data_13_vtype_illegal
        | _io_rdata_2_T_80 & data_14_vtype_illegal | (&io_raddr_2)
        & data_15_vtype_illegal;
  assign io_rdata_2_vtype_vma =
    (|_GEN_1)
      ? read_by_0_2 & io_wdata_0_vtype_vma | read_by_1_2 & io_wdata_1_vtype_vma
        | read_by_2_2 & io_wdata_2_vtype_vma | read_by_3_2 & io_wdata_3_vtype_vma
        | read_by_4_2 & io_wdata_4_vtype_vma | read_by_5_2 & io_wdata_5_vtype_vma
      : _io_rdata_2_T_66 & data_0_vtype_vma | _io_rdata_2_T_67 & data_1_vtype_vma
        | _io_rdata_2_T_68 & data_2_vtype_vma | _io_rdata_2_T_69 & data_3_vtype_vma
        | _io_rdata_2_T_70 & data_4_vtype_vma | _io_rdata_2_T_71 & data_5_vtype_vma
        | _io_rdata_2_T_72 & data_6_vtype_vma | _io_rdata_2_T_73 & data_7_vtype_vma
        | _io_rdata_2_T_74 & data_8_vtype_vma | _io_rdata_2_T_75 & data_9_vtype_vma
        | _io_rdata_2_T_76 & data_10_vtype_vma | _io_rdata_2_T_77 & data_11_vtype_vma
        | _io_rdata_2_T_78 & data_12_vtype_vma | _io_rdata_2_T_79 & data_13_vtype_vma
        | _io_rdata_2_T_80 & data_14_vtype_vma | (&io_raddr_2) & data_15_vtype_vma;
  assign io_rdata_2_vtype_vta =
    (|_GEN_1)
      ? read_by_0_2 & io_wdata_0_vtype_vta | read_by_1_2 & io_wdata_1_vtype_vta
        | read_by_2_2 & io_wdata_2_vtype_vta | read_by_3_2 & io_wdata_3_vtype_vta
        | read_by_4_2 & io_wdata_4_vtype_vta | read_by_5_2 & io_wdata_5_vtype_vta
      : _io_rdata_2_T_66 & data_0_vtype_vta | _io_rdata_2_T_67 & data_1_vtype_vta
        | _io_rdata_2_T_68 & data_2_vtype_vta | _io_rdata_2_T_69 & data_3_vtype_vta
        | _io_rdata_2_T_70 & data_4_vtype_vta | _io_rdata_2_T_71 & data_5_vtype_vta
        | _io_rdata_2_T_72 & data_6_vtype_vta | _io_rdata_2_T_73 & data_7_vtype_vta
        | _io_rdata_2_T_74 & data_8_vtype_vta | _io_rdata_2_T_75 & data_9_vtype_vta
        | _io_rdata_2_T_76 & data_10_vtype_vta | _io_rdata_2_T_77 & data_11_vtype_vta
        | _io_rdata_2_T_78 & data_12_vtype_vta | _io_rdata_2_T_79 & data_13_vtype_vta
        | _io_rdata_2_T_80 & data_14_vtype_vta | (&io_raddr_2) & data_15_vtype_vta;
  assign io_rdata_2_vtype_vsew =
    (|_GEN_1)
      ? (read_by_0_2 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_2 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_2 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_2 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_2 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_2 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_2_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_2_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_2) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_2_vtype_vlmul =
    (|_GEN_1)
      ? (read_by_0_2 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_2 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_2 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_2 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_2 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_2 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_2_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_2_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_2) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_2_isVsetvl =
    (|_GEN_1)
      ? read_by_0_2 & io_wdata_0_isVsetvl | read_by_1_2 & io_wdata_1_isVsetvl
        | read_by_2_2 & io_wdata_2_isVsetvl | read_by_3_2 & io_wdata_3_isVsetvl
        | read_by_4_2 & io_wdata_4_isVsetvl | read_by_5_2 & io_wdata_5_isVsetvl
      : _io_rdata_2_T_66 & data_0_isVsetvl | _io_rdata_2_T_67 & data_1_isVsetvl
        | _io_rdata_2_T_68 & data_2_isVsetvl | _io_rdata_2_T_69 & data_3_isVsetvl
        | _io_rdata_2_T_70 & data_4_isVsetvl | _io_rdata_2_T_71 & data_5_isVsetvl
        | _io_rdata_2_T_72 & data_6_isVsetvl | _io_rdata_2_T_73 & data_7_isVsetvl
        | _io_rdata_2_T_74 & data_8_isVsetvl | _io_rdata_2_T_75 & data_9_isVsetvl
        | _io_rdata_2_T_76 & data_10_isVsetvl | _io_rdata_2_T_77 & data_11_isVsetvl
        | _io_rdata_2_T_78 & data_12_isVsetvl | _io_rdata_2_T_79 & data_13_isVsetvl
        | _io_rdata_2_T_80 & data_14_isVsetvl | (&io_raddr_2) & data_15_isVsetvl;
  assign io_rdata_3_vtype_illegal =
    (|_GEN_2)
      ? read_by_0_3 & io_wdata_0_vtype_illegal | read_by_1_3 & io_wdata_1_vtype_illegal
        | read_by_2_3 & io_wdata_2_vtype_illegal | read_by_3_3 & io_wdata_3_vtype_illegal
        | read_by_4_3 & io_wdata_4_vtype_illegal | read_by_5_3 & io_wdata_5_vtype_illegal
      : _io_rdata_3_T_66 & data_0_vtype_illegal | _io_rdata_3_T_67 & data_1_vtype_illegal
        | _io_rdata_3_T_68 & data_2_vtype_illegal | _io_rdata_3_T_69
        & data_3_vtype_illegal | _io_rdata_3_T_70 & data_4_vtype_illegal
        | _io_rdata_3_T_71 & data_5_vtype_illegal | _io_rdata_3_T_72
        & data_6_vtype_illegal | _io_rdata_3_T_73 & data_7_vtype_illegal
        | _io_rdata_3_T_74 & data_8_vtype_illegal | _io_rdata_3_T_75
        & data_9_vtype_illegal | _io_rdata_3_T_76 & data_10_vtype_illegal
        | _io_rdata_3_T_77 & data_11_vtype_illegal | _io_rdata_3_T_78
        & data_12_vtype_illegal | _io_rdata_3_T_79 & data_13_vtype_illegal
        | _io_rdata_3_T_80 & data_14_vtype_illegal | (&io_raddr_3)
        & data_15_vtype_illegal;
  assign io_rdata_3_vtype_vma =
    (|_GEN_2)
      ? read_by_0_3 & io_wdata_0_vtype_vma | read_by_1_3 & io_wdata_1_vtype_vma
        | read_by_2_3 & io_wdata_2_vtype_vma | read_by_3_3 & io_wdata_3_vtype_vma
        | read_by_4_3 & io_wdata_4_vtype_vma | read_by_5_3 & io_wdata_5_vtype_vma
      : _io_rdata_3_T_66 & data_0_vtype_vma | _io_rdata_3_T_67 & data_1_vtype_vma
        | _io_rdata_3_T_68 & data_2_vtype_vma | _io_rdata_3_T_69 & data_3_vtype_vma
        | _io_rdata_3_T_70 & data_4_vtype_vma | _io_rdata_3_T_71 & data_5_vtype_vma
        | _io_rdata_3_T_72 & data_6_vtype_vma | _io_rdata_3_T_73 & data_7_vtype_vma
        | _io_rdata_3_T_74 & data_8_vtype_vma | _io_rdata_3_T_75 & data_9_vtype_vma
        | _io_rdata_3_T_76 & data_10_vtype_vma | _io_rdata_3_T_77 & data_11_vtype_vma
        | _io_rdata_3_T_78 & data_12_vtype_vma | _io_rdata_3_T_79 & data_13_vtype_vma
        | _io_rdata_3_T_80 & data_14_vtype_vma | (&io_raddr_3) & data_15_vtype_vma;
  assign io_rdata_3_vtype_vta =
    (|_GEN_2)
      ? read_by_0_3 & io_wdata_0_vtype_vta | read_by_1_3 & io_wdata_1_vtype_vta
        | read_by_2_3 & io_wdata_2_vtype_vta | read_by_3_3 & io_wdata_3_vtype_vta
        | read_by_4_3 & io_wdata_4_vtype_vta | read_by_5_3 & io_wdata_5_vtype_vta
      : _io_rdata_3_T_66 & data_0_vtype_vta | _io_rdata_3_T_67 & data_1_vtype_vta
        | _io_rdata_3_T_68 & data_2_vtype_vta | _io_rdata_3_T_69 & data_3_vtype_vta
        | _io_rdata_3_T_70 & data_4_vtype_vta | _io_rdata_3_T_71 & data_5_vtype_vta
        | _io_rdata_3_T_72 & data_6_vtype_vta | _io_rdata_3_T_73 & data_7_vtype_vta
        | _io_rdata_3_T_74 & data_8_vtype_vta | _io_rdata_3_T_75 & data_9_vtype_vta
        | _io_rdata_3_T_76 & data_10_vtype_vta | _io_rdata_3_T_77 & data_11_vtype_vta
        | _io_rdata_3_T_78 & data_12_vtype_vta | _io_rdata_3_T_79 & data_13_vtype_vta
        | _io_rdata_3_T_80 & data_14_vtype_vta | (&io_raddr_3) & data_15_vtype_vta;
  assign io_rdata_3_vtype_vsew =
    (|_GEN_2)
      ? (read_by_0_3 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_3 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_3 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_3 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_3 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_3 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_3_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_3_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_3) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_3_vtype_vlmul =
    (|_GEN_2)
      ? (read_by_0_3 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_3 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_3 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_3 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_3 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_3 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_3_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_3_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_3) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_3_isVsetvl =
    (|_GEN_2)
      ? read_by_0_3 & io_wdata_0_isVsetvl | read_by_1_3 & io_wdata_1_isVsetvl
        | read_by_2_3 & io_wdata_2_isVsetvl | read_by_3_3 & io_wdata_3_isVsetvl
        | read_by_4_3 & io_wdata_4_isVsetvl | read_by_5_3 & io_wdata_5_isVsetvl
      : _io_rdata_3_T_66 & data_0_isVsetvl | _io_rdata_3_T_67 & data_1_isVsetvl
        | _io_rdata_3_T_68 & data_2_isVsetvl | _io_rdata_3_T_69 & data_3_isVsetvl
        | _io_rdata_3_T_70 & data_4_isVsetvl | _io_rdata_3_T_71 & data_5_isVsetvl
        | _io_rdata_3_T_72 & data_6_isVsetvl | _io_rdata_3_T_73 & data_7_isVsetvl
        | _io_rdata_3_T_74 & data_8_isVsetvl | _io_rdata_3_T_75 & data_9_isVsetvl
        | _io_rdata_3_T_76 & data_10_isVsetvl | _io_rdata_3_T_77 & data_11_isVsetvl
        | _io_rdata_3_T_78 & data_12_isVsetvl | _io_rdata_3_T_79 & data_13_isVsetvl
        | _io_rdata_3_T_80 & data_14_isVsetvl | (&io_raddr_3) & data_15_isVsetvl;
  assign io_rdata_4_vtype_illegal =
    (|_GEN_3)
      ? read_by_0_4 & io_wdata_0_vtype_illegal | read_by_1_4 & io_wdata_1_vtype_illegal
        | read_by_2_4 & io_wdata_2_vtype_illegal | read_by_3_4 & io_wdata_3_vtype_illegal
        | read_by_4_4 & io_wdata_4_vtype_illegal | read_by_5_4 & io_wdata_5_vtype_illegal
      : _io_rdata_4_T_66 & data_0_vtype_illegal | _io_rdata_4_T_67 & data_1_vtype_illegal
        | _io_rdata_4_T_68 & data_2_vtype_illegal | _io_rdata_4_T_69
        & data_3_vtype_illegal | _io_rdata_4_T_70 & data_4_vtype_illegal
        | _io_rdata_4_T_71 & data_5_vtype_illegal | _io_rdata_4_T_72
        & data_6_vtype_illegal | _io_rdata_4_T_73 & data_7_vtype_illegal
        | _io_rdata_4_T_74 & data_8_vtype_illegal | _io_rdata_4_T_75
        & data_9_vtype_illegal | _io_rdata_4_T_76 & data_10_vtype_illegal
        | _io_rdata_4_T_77 & data_11_vtype_illegal | _io_rdata_4_T_78
        & data_12_vtype_illegal | _io_rdata_4_T_79 & data_13_vtype_illegal
        | _io_rdata_4_T_80 & data_14_vtype_illegal | (&io_raddr_4)
        & data_15_vtype_illegal;
  assign io_rdata_4_vtype_vma =
    (|_GEN_3)
      ? read_by_0_4 & io_wdata_0_vtype_vma | read_by_1_4 & io_wdata_1_vtype_vma
        | read_by_2_4 & io_wdata_2_vtype_vma | read_by_3_4 & io_wdata_3_vtype_vma
        | read_by_4_4 & io_wdata_4_vtype_vma | read_by_5_4 & io_wdata_5_vtype_vma
      : _io_rdata_4_T_66 & data_0_vtype_vma | _io_rdata_4_T_67 & data_1_vtype_vma
        | _io_rdata_4_T_68 & data_2_vtype_vma | _io_rdata_4_T_69 & data_3_vtype_vma
        | _io_rdata_4_T_70 & data_4_vtype_vma | _io_rdata_4_T_71 & data_5_vtype_vma
        | _io_rdata_4_T_72 & data_6_vtype_vma | _io_rdata_4_T_73 & data_7_vtype_vma
        | _io_rdata_4_T_74 & data_8_vtype_vma | _io_rdata_4_T_75 & data_9_vtype_vma
        | _io_rdata_4_T_76 & data_10_vtype_vma | _io_rdata_4_T_77 & data_11_vtype_vma
        | _io_rdata_4_T_78 & data_12_vtype_vma | _io_rdata_4_T_79 & data_13_vtype_vma
        | _io_rdata_4_T_80 & data_14_vtype_vma | (&io_raddr_4) & data_15_vtype_vma;
  assign io_rdata_4_vtype_vta =
    (|_GEN_3)
      ? read_by_0_4 & io_wdata_0_vtype_vta | read_by_1_4 & io_wdata_1_vtype_vta
        | read_by_2_4 & io_wdata_2_vtype_vta | read_by_3_4 & io_wdata_3_vtype_vta
        | read_by_4_4 & io_wdata_4_vtype_vta | read_by_5_4 & io_wdata_5_vtype_vta
      : _io_rdata_4_T_66 & data_0_vtype_vta | _io_rdata_4_T_67 & data_1_vtype_vta
        | _io_rdata_4_T_68 & data_2_vtype_vta | _io_rdata_4_T_69 & data_3_vtype_vta
        | _io_rdata_4_T_70 & data_4_vtype_vta | _io_rdata_4_T_71 & data_5_vtype_vta
        | _io_rdata_4_T_72 & data_6_vtype_vta | _io_rdata_4_T_73 & data_7_vtype_vta
        | _io_rdata_4_T_74 & data_8_vtype_vta | _io_rdata_4_T_75 & data_9_vtype_vta
        | _io_rdata_4_T_76 & data_10_vtype_vta | _io_rdata_4_T_77 & data_11_vtype_vta
        | _io_rdata_4_T_78 & data_12_vtype_vta | _io_rdata_4_T_79 & data_13_vtype_vta
        | _io_rdata_4_T_80 & data_14_vtype_vta | (&io_raddr_4) & data_15_vtype_vta;
  assign io_rdata_4_vtype_vsew =
    (|_GEN_3)
      ? (read_by_0_4 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_4 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_4 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_4 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_4 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_4 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_4_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_4_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_4) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_4_vtype_vlmul =
    (|_GEN_3)
      ? (read_by_0_4 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_4 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_4 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_4 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_4 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_4 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_4_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_4_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_4) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_4_isVsetvl =
    (|_GEN_3)
      ? read_by_0_4 & io_wdata_0_isVsetvl | read_by_1_4 & io_wdata_1_isVsetvl
        | read_by_2_4 & io_wdata_2_isVsetvl | read_by_3_4 & io_wdata_3_isVsetvl
        | read_by_4_4 & io_wdata_4_isVsetvl | read_by_5_4 & io_wdata_5_isVsetvl
      : _io_rdata_4_T_66 & data_0_isVsetvl | _io_rdata_4_T_67 & data_1_isVsetvl
        | _io_rdata_4_T_68 & data_2_isVsetvl | _io_rdata_4_T_69 & data_3_isVsetvl
        | _io_rdata_4_T_70 & data_4_isVsetvl | _io_rdata_4_T_71 & data_5_isVsetvl
        | _io_rdata_4_T_72 & data_6_isVsetvl | _io_rdata_4_T_73 & data_7_isVsetvl
        | _io_rdata_4_T_74 & data_8_isVsetvl | _io_rdata_4_T_75 & data_9_isVsetvl
        | _io_rdata_4_T_76 & data_10_isVsetvl | _io_rdata_4_T_77 & data_11_isVsetvl
        | _io_rdata_4_T_78 & data_12_isVsetvl | _io_rdata_4_T_79 & data_13_isVsetvl
        | _io_rdata_4_T_80 & data_14_isVsetvl | (&io_raddr_4) & data_15_isVsetvl;
  assign io_rdata_5_vtype_illegal =
    (|_GEN_4)
      ? read_by_0_5 & io_wdata_0_vtype_illegal | read_by_1_5 & io_wdata_1_vtype_illegal
        | read_by_2_5 & io_wdata_2_vtype_illegal | read_by_3_5 & io_wdata_3_vtype_illegal
        | read_by_4_5 & io_wdata_4_vtype_illegal | read_by_5_5 & io_wdata_5_vtype_illegal
      : _io_rdata_5_T_66 & data_0_vtype_illegal | _io_rdata_5_T_67 & data_1_vtype_illegal
        | _io_rdata_5_T_68 & data_2_vtype_illegal | _io_rdata_5_T_69
        & data_3_vtype_illegal | _io_rdata_5_T_70 & data_4_vtype_illegal
        | _io_rdata_5_T_71 & data_5_vtype_illegal | _io_rdata_5_T_72
        & data_6_vtype_illegal | _io_rdata_5_T_73 & data_7_vtype_illegal
        | _io_rdata_5_T_74 & data_8_vtype_illegal | _io_rdata_5_T_75
        & data_9_vtype_illegal | _io_rdata_5_T_76 & data_10_vtype_illegal
        | _io_rdata_5_T_77 & data_11_vtype_illegal | _io_rdata_5_T_78
        & data_12_vtype_illegal | _io_rdata_5_T_79 & data_13_vtype_illegal
        | _io_rdata_5_T_80 & data_14_vtype_illegal | (&io_raddr_5)
        & data_15_vtype_illegal;
  assign io_rdata_5_vtype_vma =
    (|_GEN_4)
      ? read_by_0_5 & io_wdata_0_vtype_vma | read_by_1_5 & io_wdata_1_vtype_vma
        | read_by_2_5 & io_wdata_2_vtype_vma | read_by_3_5 & io_wdata_3_vtype_vma
        | read_by_4_5 & io_wdata_4_vtype_vma | read_by_5_5 & io_wdata_5_vtype_vma
      : _io_rdata_5_T_66 & data_0_vtype_vma | _io_rdata_5_T_67 & data_1_vtype_vma
        | _io_rdata_5_T_68 & data_2_vtype_vma | _io_rdata_5_T_69 & data_3_vtype_vma
        | _io_rdata_5_T_70 & data_4_vtype_vma | _io_rdata_5_T_71 & data_5_vtype_vma
        | _io_rdata_5_T_72 & data_6_vtype_vma | _io_rdata_5_T_73 & data_7_vtype_vma
        | _io_rdata_5_T_74 & data_8_vtype_vma | _io_rdata_5_T_75 & data_9_vtype_vma
        | _io_rdata_5_T_76 & data_10_vtype_vma | _io_rdata_5_T_77 & data_11_vtype_vma
        | _io_rdata_5_T_78 & data_12_vtype_vma | _io_rdata_5_T_79 & data_13_vtype_vma
        | _io_rdata_5_T_80 & data_14_vtype_vma | (&io_raddr_5) & data_15_vtype_vma;
  assign io_rdata_5_vtype_vta =
    (|_GEN_4)
      ? read_by_0_5 & io_wdata_0_vtype_vta | read_by_1_5 & io_wdata_1_vtype_vta
        | read_by_2_5 & io_wdata_2_vtype_vta | read_by_3_5 & io_wdata_3_vtype_vta
        | read_by_4_5 & io_wdata_4_vtype_vta | read_by_5_5 & io_wdata_5_vtype_vta
      : _io_rdata_5_T_66 & data_0_vtype_vta | _io_rdata_5_T_67 & data_1_vtype_vta
        | _io_rdata_5_T_68 & data_2_vtype_vta | _io_rdata_5_T_69 & data_3_vtype_vta
        | _io_rdata_5_T_70 & data_4_vtype_vta | _io_rdata_5_T_71 & data_5_vtype_vta
        | _io_rdata_5_T_72 & data_6_vtype_vta | _io_rdata_5_T_73 & data_7_vtype_vta
        | _io_rdata_5_T_74 & data_8_vtype_vta | _io_rdata_5_T_75 & data_9_vtype_vta
        | _io_rdata_5_T_76 & data_10_vtype_vta | _io_rdata_5_T_77 & data_11_vtype_vta
        | _io_rdata_5_T_78 & data_12_vtype_vta | _io_rdata_5_T_79 & data_13_vtype_vta
        | _io_rdata_5_T_80 & data_14_vtype_vta | (&io_raddr_5) & data_15_vtype_vta;
  assign io_rdata_5_vtype_vsew =
    (|_GEN_4)
      ? (read_by_0_5 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_5 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_5 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_5 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_5 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_5 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_5_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_5_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_5) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_5_vtype_vlmul =
    (|_GEN_4)
      ? (read_by_0_5 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_5 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_5 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_5 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_5 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_5 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_5_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_5_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_5) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_5_isVsetvl =
    (|_GEN_4)
      ? read_by_0_5 & io_wdata_0_isVsetvl | read_by_1_5 & io_wdata_1_isVsetvl
        | read_by_2_5 & io_wdata_2_isVsetvl | read_by_3_5 & io_wdata_3_isVsetvl
        | read_by_4_5 & io_wdata_4_isVsetvl | read_by_5_5 & io_wdata_5_isVsetvl
      : _io_rdata_5_T_66 & data_0_isVsetvl | _io_rdata_5_T_67 & data_1_isVsetvl
        | _io_rdata_5_T_68 & data_2_isVsetvl | _io_rdata_5_T_69 & data_3_isVsetvl
        | _io_rdata_5_T_70 & data_4_isVsetvl | _io_rdata_5_T_71 & data_5_isVsetvl
        | _io_rdata_5_T_72 & data_6_isVsetvl | _io_rdata_5_T_73 & data_7_isVsetvl
        | _io_rdata_5_T_74 & data_8_isVsetvl | _io_rdata_5_T_75 & data_9_isVsetvl
        | _io_rdata_5_T_76 & data_10_isVsetvl | _io_rdata_5_T_77 & data_11_isVsetvl
        | _io_rdata_5_T_78 & data_12_isVsetvl | _io_rdata_5_T_79 & data_13_isVsetvl
        | _io_rdata_5_T_80 & data_14_isVsetvl | (&io_raddr_5) & data_15_isVsetvl;
  assign io_rdata_6_vtype_illegal =
    (|_GEN_5)
      ? read_by_0_6 & io_wdata_0_vtype_illegal | read_by_1_6 & io_wdata_1_vtype_illegal
        | read_by_2_6 & io_wdata_2_vtype_illegal | read_by_3_6 & io_wdata_3_vtype_illegal
        | read_by_4_6 & io_wdata_4_vtype_illegal | read_by_5_6 & io_wdata_5_vtype_illegal
      : _io_rdata_6_T_66 & data_0_vtype_illegal | _io_rdata_6_T_67 & data_1_vtype_illegal
        | _io_rdata_6_T_68 & data_2_vtype_illegal | _io_rdata_6_T_69
        & data_3_vtype_illegal | _io_rdata_6_T_70 & data_4_vtype_illegal
        | _io_rdata_6_T_71 & data_5_vtype_illegal | _io_rdata_6_T_72
        & data_6_vtype_illegal | _io_rdata_6_T_73 & data_7_vtype_illegal
        | _io_rdata_6_T_74 & data_8_vtype_illegal | _io_rdata_6_T_75
        & data_9_vtype_illegal | _io_rdata_6_T_76 & data_10_vtype_illegal
        | _io_rdata_6_T_77 & data_11_vtype_illegal | _io_rdata_6_T_78
        & data_12_vtype_illegal | _io_rdata_6_T_79 & data_13_vtype_illegal
        | _io_rdata_6_T_80 & data_14_vtype_illegal | (&io_raddr_6)
        & data_15_vtype_illegal;
  assign io_rdata_6_vtype_vma =
    (|_GEN_5)
      ? read_by_0_6 & io_wdata_0_vtype_vma | read_by_1_6 & io_wdata_1_vtype_vma
        | read_by_2_6 & io_wdata_2_vtype_vma | read_by_3_6 & io_wdata_3_vtype_vma
        | read_by_4_6 & io_wdata_4_vtype_vma | read_by_5_6 & io_wdata_5_vtype_vma
      : _io_rdata_6_T_66 & data_0_vtype_vma | _io_rdata_6_T_67 & data_1_vtype_vma
        | _io_rdata_6_T_68 & data_2_vtype_vma | _io_rdata_6_T_69 & data_3_vtype_vma
        | _io_rdata_6_T_70 & data_4_vtype_vma | _io_rdata_6_T_71 & data_5_vtype_vma
        | _io_rdata_6_T_72 & data_6_vtype_vma | _io_rdata_6_T_73 & data_7_vtype_vma
        | _io_rdata_6_T_74 & data_8_vtype_vma | _io_rdata_6_T_75 & data_9_vtype_vma
        | _io_rdata_6_T_76 & data_10_vtype_vma | _io_rdata_6_T_77 & data_11_vtype_vma
        | _io_rdata_6_T_78 & data_12_vtype_vma | _io_rdata_6_T_79 & data_13_vtype_vma
        | _io_rdata_6_T_80 & data_14_vtype_vma | (&io_raddr_6) & data_15_vtype_vma;
  assign io_rdata_6_vtype_vta =
    (|_GEN_5)
      ? read_by_0_6 & io_wdata_0_vtype_vta | read_by_1_6 & io_wdata_1_vtype_vta
        | read_by_2_6 & io_wdata_2_vtype_vta | read_by_3_6 & io_wdata_3_vtype_vta
        | read_by_4_6 & io_wdata_4_vtype_vta | read_by_5_6 & io_wdata_5_vtype_vta
      : _io_rdata_6_T_66 & data_0_vtype_vta | _io_rdata_6_T_67 & data_1_vtype_vta
        | _io_rdata_6_T_68 & data_2_vtype_vta | _io_rdata_6_T_69 & data_3_vtype_vta
        | _io_rdata_6_T_70 & data_4_vtype_vta | _io_rdata_6_T_71 & data_5_vtype_vta
        | _io_rdata_6_T_72 & data_6_vtype_vta | _io_rdata_6_T_73 & data_7_vtype_vta
        | _io_rdata_6_T_74 & data_8_vtype_vta | _io_rdata_6_T_75 & data_9_vtype_vta
        | _io_rdata_6_T_76 & data_10_vtype_vta | _io_rdata_6_T_77 & data_11_vtype_vta
        | _io_rdata_6_T_78 & data_12_vtype_vta | _io_rdata_6_T_79 & data_13_vtype_vta
        | _io_rdata_6_T_80 & data_14_vtype_vta | (&io_raddr_6) & data_15_vtype_vta;
  assign io_rdata_6_vtype_vsew =
    (|_GEN_5)
      ? (read_by_0_6 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_6 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_6 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_6 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_6 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_6 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_6_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_6_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_6) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_6_vtype_vlmul =
    (|_GEN_5)
      ? (read_by_0_6 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_6 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_6 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_6 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_6 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_6 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_6_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_6_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_6) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_6_isVsetvl =
    (|_GEN_5)
      ? read_by_0_6 & io_wdata_0_isVsetvl | read_by_1_6 & io_wdata_1_isVsetvl
        | read_by_2_6 & io_wdata_2_isVsetvl | read_by_3_6 & io_wdata_3_isVsetvl
        | read_by_4_6 & io_wdata_4_isVsetvl | read_by_5_6 & io_wdata_5_isVsetvl
      : _io_rdata_6_T_66 & data_0_isVsetvl | _io_rdata_6_T_67 & data_1_isVsetvl
        | _io_rdata_6_T_68 & data_2_isVsetvl | _io_rdata_6_T_69 & data_3_isVsetvl
        | _io_rdata_6_T_70 & data_4_isVsetvl | _io_rdata_6_T_71 & data_5_isVsetvl
        | _io_rdata_6_T_72 & data_6_isVsetvl | _io_rdata_6_T_73 & data_7_isVsetvl
        | _io_rdata_6_T_74 & data_8_isVsetvl | _io_rdata_6_T_75 & data_9_isVsetvl
        | _io_rdata_6_T_76 & data_10_isVsetvl | _io_rdata_6_T_77 & data_11_isVsetvl
        | _io_rdata_6_T_78 & data_12_isVsetvl | _io_rdata_6_T_79 & data_13_isVsetvl
        | _io_rdata_6_T_80 & data_14_isVsetvl | (&io_raddr_6) & data_15_isVsetvl;
  assign io_rdata_7_vtype_illegal =
    (|_GEN_6)
      ? read_by_0_7 & io_wdata_0_vtype_illegal | read_by_1_7 & io_wdata_1_vtype_illegal
        | read_by_2_7 & io_wdata_2_vtype_illegal | read_by_3_7 & io_wdata_3_vtype_illegal
        | read_by_4_7 & io_wdata_4_vtype_illegal | read_by_5_7 & io_wdata_5_vtype_illegal
      : _io_rdata_7_T_66 & data_0_vtype_illegal | _io_rdata_7_T_67 & data_1_vtype_illegal
        | _io_rdata_7_T_68 & data_2_vtype_illegal | _io_rdata_7_T_69
        & data_3_vtype_illegal | _io_rdata_7_T_70 & data_4_vtype_illegal
        | _io_rdata_7_T_71 & data_5_vtype_illegal | _io_rdata_7_T_72
        & data_6_vtype_illegal | _io_rdata_7_T_73 & data_7_vtype_illegal
        | _io_rdata_7_T_74 & data_8_vtype_illegal | _io_rdata_7_T_75
        & data_9_vtype_illegal | _io_rdata_7_T_76 & data_10_vtype_illegal
        | _io_rdata_7_T_77 & data_11_vtype_illegal | _io_rdata_7_T_78
        & data_12_vtype_illegal | _io_rdata_7_T_79 & data_13_vtype_illegal
        | _io_rdata_7_T_80 & data_14_vtype_illegal | (&io_raddr_7)
        & data_15_vtype_illegal;
  assign io_rdata_7_vtype_vma =
    (|_GEN_6)
      ? read_by_0_7 & io_wdata_0_vtype_vma | read_by_1_7 & io_wdata_1_vtype_vma
        | read_by_2_7 & io_wdata_2_vtype_vma | read_by_3_7 & io_wdata_3_vtype_vma
        | read_by_4_7 & io_wdata_4_vtype_vma | read_by_5_7 & io_wdata_5_vtype_vma
      : _io_rdata_7_T_66 & data_0_vtype_vma | _io_rdata_7_T_67 & data_1_vtype_vma
        | _io_rdata_7_T_68 & data_2_vtype_vma | _io_rdata_7_T_69 & data_3_vtype_vma
        | _io_rdata_7_T_70 & data_4_vtype_vma | _io_rdata_7_T_71 & data_5_vtype_vma
        | _io_rdata_7_T_72 & data_6_vtype_vma | _io_rdata_7_T_73 & data_7_vtype_vma
        | _io_rdata_7_T_74 & data_8_vtype_vma | _io_rdata_7_T_75 & data_9_vtype_vma
        | _io_rdata_7_T_76 & data_10_vtype_vma | _io_rdata_7_T_77 & data_11_vtype_vma
        | _io_rdata_7_T_78 & data_12_vtype_vma | _io_rdata_7_T_79 & data_13_vtype_vma
        | _io_rdata_7_T_80 & data_14_vtype_vma | (&io_raddr_7) & data_15_vtype_vma;
  assign io_rdata_7_vtype_vta =
    (|_GEN_6)
      ? read_by_0_7 & io_wdata_0_vtype_vta | read_by_1_7 & io_wdata_1_vtype_vta
        | read_by_2_7 & io_wdata_2_vtype_vta | read_by_3_7 & io_wdata_3_vtype_vta
        | read_by_4_7 & io_wdata_4_vtype_vta | read_by_5_7 & io_wdata_5_vtype_vta
      : _io_rdata_7_T_66 & data_0_vtype_vta | _io_rdata_7_T_67 & data_1_vtype_vta
        | _io_rdata_7_T_68 & data_2_vtype_vta | _io_rdata_7_T_69 & data_3_vtype_vta
        | _io_rdata_7_T_70 & data_4_vtype_vta | _io_rdata_7_T_71 & data_5_vtype_vta
        | _io_rdata_7_T_72 & data_6_vtype_vta | _io_rdata_7_T_73 & data_7_vtype_vta
        | _io_rdata_7_T_74 & data_8_vtype_vta | _io_rdata_7_T_75 & data_9_vtype_vta
        | _io_rdata_7_T_76 & data_10_vtype_vta | _io_rdata_7_T_77 & data_11_vtype_vta
        | _io_rdata_7_T_78 & data_12_vtype_vta | _io_rdata_7_T_79 & data_13_vtype_vta
        | _io_rdata_7_T_80 & data_14_vtype_vta | (&io_raddr_7) & data_15_vtype_vta;
  assign io_rdata_7_vtype_vsew =
    (|_GEN_6)
      ? (read_by_0_7 ? io_wdata_0_vtype_vsew : 2'h0)
        | (read_by_1_7 ? io_wdata_1_vtype_vsew : 2'h0)
        | (read_by_2_7 ? io_wdata_2_vtype_vsew : 2'h0)
        | (read_by_3_7 ? io_wdata_3_vtype_vsew : 2'h0)
        | (read_by_4_7 ? io_wdata_4_vtype_vsew : 2'h0)
        | (read_by_5_7 ? io_wdata_5_vtype_vsew : 2'h0)
      : (_io_rdata_7_T_66 ? data_0_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_67 ? data_1_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_68 ? data_2_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_69 ? data_3_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_70 ? data_4_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_71 ? data_5_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_72 ? data_6_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_73 ? data_7_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_74 ? data_8_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_75 ? data_9_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_76 ? data_10_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_77 ? data_11_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_78 ? data_12_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_79 ? data_13_vtype_vsew : 2'h0)
        | (_io_rdata_7_T_80 ? data_14_vtype_vsew : 2'h0)
        | ((&io_raddr_7) ? data_15_vtype_vsew : 2'h0);
  assign io_rdata_7_vtype_vlmul =
    (|_GEN_6)
      ? (read_by_0_7 ? io_wdata_0_vtype_vlmul : 3'h0)
        | (read_by_1_7 ? io_wdata_1_vtype_vlmul : 3'h0)
        | (read_by_2_7 ? io_wdata_2_vtype_vlmul : 3'h0)
        | (read_by_3_7 ? io_wdata_3_vtype_vlmul : 3'h0)
        | (read_by_4_7 ? io_wdata_4_vtype_vlmul : 3'h0)
        | (read_by_5_7 ? io_wdata_5_vtype_vlmul : 3'h0)
      : (_io_rdata_7_T_66 ? data_0_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_67 ? data_1_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_68 ? data_2_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_69 ? data_3_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_70 ? data_4_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_71 ? data_5_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_72 ? data_6_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_73 ? data_7_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_74 ? data_8_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_75 ? data_9_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_76 ? data_10_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_77 ? data_11_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_78 ? data_12_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_79 ? data_13_vtype_vlmul : 3'h0)
        | (_io_rdata_7_T_80 ? data_14_vtype_vlmul : 3'h0)
        | ((&io_raddr_7) ? data_15_vtype_vlmul : 3'h0);
  assign io_rdata_7_isVsetvl =
    (|_GEN_6)
      ? read_by_0_7 & io_wdata_0_isVsetvl | read_by_1_7 & io_wdata_1_isVsetvl
        | read_by_2_7 & io_wdata_2_isVsetvl | read_by_3_7 & io_wdata_3_isVsetvl
        | read_by_4_7 & io_wdata_4_isVsetvl | read_by_5_7 & io_wdata_5_isVsetvl
      : _io_rdata_7_T_66 & data_0_isVsetvl | _io_rdata_7_T_67 & data_1_isVsetvl
        | _io_rdata_7_T_68 & data_2_isVsetvl | _io_rdata_7_T_69 & data_3_isVsetvl
        | _io_rdata_7_T_70 & data_4_isVsetvl | _io_rdata_7_T_71 & data_5_isVsetvl
        | _io_rdata_7_T_72 & data_6_isVsetvl | _io_rdata_7_T_73 & data_7_isVsetvl
        | _io_rdata_7_T_74 & data_8_isVsetvl | _io_rdata_7_T_75 & data_9_isVsetvl
        | _io_rdata_7_T_76 & data_10_isVsetvl | _io_rdata_7_T_77 & data_11_isVsetvl
        | _io_rdata_7_T_78 & data_12_isVsetvl | _io_rdata_7_T_79 & data_13_isVsetvl
        | _io_rdata_7_T_80 & data_14_isVsetvl | (&io_raddr_7) & data_15_isVsetvl;
endmodule

