<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:43.643</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.01.23</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7003051</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>SoC 아키텍처의 분할</inventionTitle><inventionTitleEng>DISAGGREGATION OF SOC ARCHITECTURE</inventionTitleEng><openDate>2024.02.08</openDate><openNumber>10-2024-0017972</openNumber><originalApplicationDate>2020.01.23</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7025582</originalApplicationNumber><originalExaminationRequestDate>2024.01.25</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.01.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217025582</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 문서에 기술된 실시예는 시스템 온 칩 집적 회로의 아키텍처를 공통 섀시 상에 패키징될 수 있는 다수의 구별되는 칩렛으로 분할하는 기술을 제공한다. 하나의 실시예에서, 별개로 제조되는 갖가지 실리콘 칩렛으로부터 그래픽 처리 유닛 또는 병렬 프로세서가 조성된다. 칩렛은 더 큰 패키지 내에 다른 칩렛과 함께 조립될 수 있는 로직의 구별되는 유닛을 포함하는 적어도 부분적으로 패키징된 집적 회로이다. 상이한 IP 코어 로직을 가진 칩렛의 갖가지 세트가 단일 디바이스 내에 조립될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.09.24</internationOpenDate><internationOpenNumber>WO2020190369</internationOpenNumber><internationalApplicationDate>2020.01.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/014766</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,패키지 어셈블리를 포함하되, 상기 패키지 어셈블리는, 제1 베이스 칩렛 - 상기 제1 베이스 칩렛은,  제1 상호연결 패브릭과,  상기 제1 상호연결 패브릭에 커플링되거나 이와 통합된 제1 복수의 L3 캐시 뱅크들을 포함함 - 과, 상기 제1 베이스 칩렛 상에 적층된 제1 로직 칩렛 - 상기 제1 로직 칩렛은 컴퓨트 셰이더 명령어들 또는 그래픽 셰이더 명령어들의 병렬 실행을 수행하기 위한 컴퓨트 유닛들의 클러스터를 포함함 - 과, 상기 컴퓨트 유닛들의 클러스터를 상기 제1 상호연결 패브릭에 커플링하기 위한 제1 상호연결 구조와, 제2 상호연결 구조에 의해 상기 제1 베이스 칩렛에 커플링되는 제2 베이스 칩렛 - 상기 제2 베이스 칩렛은, 제2 상호연결 패브릭과, 상기 제2 상호연결 패브릭에 커플링되거나 이와 통합된 제2 복수의 L3 캐시 뱅크들을 포함함 - 과, 상기 제2 베이스 칩렛 상에 적층된 제2 로직 칩렛 - 상기 제2 로직 칩렛은 복수의 프로세서 코어들을 포함함 - 과, 상기 제2 로직 칩렛을 상기 제2 상호연결 패브릭에 커플링하기 위한 제3 상호연결 구조를 포함하되,상기 제1 로직 칩렛은 상기 제1 및 제2 베이스 칩렛을 제조하는 데 사용되는 것과는 다른 공정 기술을 사용하여 제조되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 및 제2 베이스 칩렛 중 적어도 하나는 상기 제1 및 제2 베이스 칩렛 중 상기 적어도 하나를 메모리에 커플링하기 위한 제4 상호연결 구조를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 컴퓨트 유닛들의 클러스터 및 상기 복수의 프로세서 코어들은 각각 상기 제1 및 제2 베이스 칩렛을 통해 상기 메모리에 액세스하는 것인, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 메모리는 고대역폭 메모리(high-bandwidth memory: HBM)를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 및 제2 베이스 칩렛에 커플링된 패키지 기판과,상기 패키지 기판을 하나 이상의 디바이스에 전기적으로 커플링하기 위한 패키지 상호연결부를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 및 제2 베이스 칩렛 및 상기 로직 칩렛들 각각은 독립적인 클록 도메인 및 전력 도메인에 있고 다른 칩렛들과 독립적으로 클록 게이팅 및 전력 게이팅될 수 있는,장치.</claim></claimInfo><claimInfo><claim>7. 패키지 어셈블리를 제조하는 방법으로서,상기 패키지 어셈블리는,제1 베이스 칩렛 - 상기 제1 베이스 칩렛은, 제1 상호연결 패브릭과, 상기 제1 상호연결 패브릭에 커플링되거나 이와 통합된 제1 복수의 L3 캐시 뱅크들을 포함함 - 과,상기 제1 베이스 칩렛 상에 적층된 제1 로직 칩렛 - 상기 제1 로직 칩렛은 컴퓨트 셰이더 명령어들 또는 그래픽 셰이더 명령어들의 병렬 실행을 수행하기 위한 컴퓨트 유닛들의 클러스터를 포함함 - 과,상기 컴퓨트 유닛들의 클러스터를 상기 제1 상호연결 패브릭에 커플링하기 위한 제1 상호연결 구조와,제2 상호연결 구조에 의해 상기 제1 베이스 칩렛에 커플링되는 제2 베이스 칩렛 - 상기 제2 베이스 칩렛은,제2 상호연결 패브릭과,상기 제2 상호연결 패브릭에 커플링되거나 이와 통합된 제2 복수의 L3 캐시 뱅크들을 포함함 - 과,상기 제2 베이스 칩렛 상에 적층된 제2 로직 칩렛 - 상기 제2 로직 칩렛은 복수의 프로세서 코어들을 포함함 - 과,상기 제2 로직 칩렛을 상기 제2 상호연결 패브릭에 커플링하기 위한 제3 상호연결 구조를 포함하며,상기 방법은,상기 제1 및 제2 베이스 칩렛을 제조하는 데 사용되는 것과는 다른 공정 기술을 사용함으로써 상기 제1 로직 칩렛을 제조하는 단계와,상기 제1 로직 칩렛을 제조하는 데 사용되는 것과는 다른 공정 기술을 사용함으로써 상기 제1 및 제2 베이스 칩렛을 제조하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 및 제2 베이스 칩렛 중 적어도 하나는 상기 제1 및 제2 베이스 칩렛 중 상기 적어도 하나를 메모리에 커플링하기 위한 제4 상호연결 구조를 더 포함하는,방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 컴퓨트 유닛들의 클러스터 및 상기 복수의 프로세서 코어들은 각각 상기 제1 및 제2 베이스 칩렛을 통해 상기 메모리에 액세스하는 것인, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 메모리는 고대역폭 메모리(high-bandwidth memory: HBM)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제7항 내지 제10항 중 어느 한 항에 있어서,상기 패키지 어셈블리는,상기 제1 및 제2 베이스 칩렛에 커플링된 패키지 기판과,상기 패키지 기판을 하나 이상의 디바이스에 전기적으로 커플링하기 위한 패키지 상호연결부를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제7항 내지 제10항 중 어느 한 항에 있어서,상기 제1 및 제2 베이스 칩렛 및 상기 로직 칩렛들에 대한 전력 제어 및 클럭 제어를 더 포함하되,상기 제1 및 제2 베이스 칩렛 및 상기 로직 칩렛들은 독립적인 클록 도메인 및 전력 도메인에 있고 다른 칩렛들과 독립적으로 클록 게이팅 및 전력 게이팅될 수 있는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>MATAM, Naveen</engName><name>마탐 나빈</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>CHENEY, Lance</engName><name>체니 란스</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>FINLEY, Eric</engName><name>핀리 에릭</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>GEORGE, Varghese</engName><name>조지 바게스</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>JAHAGIRDAR, Sanjeev</engName><name>자하기르다르 산지브</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>KOKER, Altug</engName><name>코커 알터그</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>MASTRONARDE, Josh</engName><name>마스트로나르드 조쉬</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 *****...</address><code> </code><country> </country><engName>RAJWANI, Iqbal</engName><name>라즈와니 아이큐발</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>STRIRAMASSARMA, Lakshminarayanan</engName><name>스트리라마사르마 라크쉬미나라야난</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>TESHOME, Melaku</engName><name>테쇼메 멜라쿠</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>VEMULAPALLI, Vikranth</engName><name>베물라팔리 비크란스</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 **...</address><code> </code><country> </country><engName>XAVIER, Binoj</engName><name>사비에르 비노즈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.03.15</priorityApplicationDate><priorityApplicationNumber>16/355,377</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.01.25</receiptDate><receiptNumber>1-1-2024-0099592-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.05</receiptDate><receiptNumber>9-5-2025-1077715-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247003051.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a54ec29e4effa1272c3763ffb48853c84582fce72c4db2e2a5c35bfe4e0c04e60bd7515f0875d5b9409439f0acd7cc0ecd5d8f2a80ac6e48</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbcd02c52191493c9f870fe8c81cb44daba84df6cf3f743cc979f6c35fdd54eab1c82b1b111caff72ba98c43980b272efd71a5621e07f6315</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>