---
title: "Chapter07_Bipolar Amplifiers"
excerpt: "MicroElectronics_Chap07"

categories:
  - MicroElectronics
tags:
  - [MicroElectronics]

permalink: /categories/MicroElectronics/Chapter07_MicroElectronics

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 7: CMOS Amplifiers

## 7.1 General Considerations
- 바이어싱: 정적 바이어스, 자기 바이어스(self-biasing)
- 전류원 구현
- 소신호 모델 기반 해석

## 7.2 Common-Source Stage
- 기본 CS 회로 및 전압 이득: $$A_v = -g_m R_D$$
- 채널 길이 변화와 이득의 관계
- Current-source load / Diode-connected load
- Source degeneration / 출력 임피던스 해석
- 바이어싱 포함한 전체 회로

## 7.3 Common-Gate Stage
- CG 동작 원리 및 전압 이득: $$A_v = g_m R_D$$
- 입력/출력 임피던스 해석
- Source 저항 존재 시 이득 감소
- 고급 회로 예제와 출력 임피던스 계산

## 7.4 Source Follower
- 입력을 따라가는 구조: $$A_v < 1$$
- 출력 임피던스 $$\approx \frac{1}{g_m}$$
- 버퍼 역할, 전압 시프트
- 바이어싱 및 전류원 사용

## 7.5 Summary and Additional Examples
- 각 증폭기 구조 요약 (CS / CG / Follower)
- 종합 회로 예제 풀이

---

# 7.1 General Considerations – CMOS 증폭기의 기초 개념

## ✅ 개념 흐름 요약
CMOS 증폭기는 NMOS 또는 PMOS 트랜지스터를 기반으로 하며,  
**정확한 바이어싱**을 통해 원하는 동작점에서 증폭 동작을 하게 한다.  
소신호 모델을 사용한 해석이 기본이다.

---

## ✅ 바이어싱 (Biasing)

### ▪️ 정적 바이어스
- 외부 기준 전압 $$V_{ref}$$를 게이트에 인가
- 간단하지만 공급 전압의 변화나 온도에 민감

### ▪️ 자기 바이어싱 (Self-biasing)
- 회로 내부에서 **전류 거울(current mirror)** 또는 **다이오드 연결**로 바이어스 생성
- 공급 전압 변화에 대한 **견고성↑**

✅ 예: 다이오드 연결 NMOS
```text
NMOS (M1): D = G → V_GS = V_DS → 일정 전류 흐름
→ 이 전류로 다른 소자 바이어스 가능
```

---

## ✅ 전류원 구현

### ▪️ 이상적 전류원 조건
- 출력 임피던스: 무한대
- 출력 전류: 입력과 무관, 고정

### ▪️ MOS 전류원

- 소신호 출력 저항:
  $$
  r_{out} = \frac{1}{\lambda I_D}
  $$
- 전류원으로 쓰는 트랜지스터는 항상 **포화영역(saturation)**에서 동작시켜야 함

---

## ✅ 소신호 모델 기반 해석

### ▪️ 핵심 파라미터

| 기호     | 정의                                         |
|----------|----------------------------------------------|
| $$g_m$$   | 트랜스컨덕턴스: $$g_m = \frac{2 I_D}{V_{OV}}$$ |
| $$r_o$$   | 출력 저항: $$r_o = \frac{1}{\lambda I_D}$$     |
| $$v_{out}$$ | 출력 전압: $$v_{out} = -g_m v_{gs} \cdot R_D$$ 등 |

---

## ✅ 기본 증폭기 구조

1. Common-Source (CS)
   - NMOS 기반, 전압 이득: $$A_v = -g_m R_D$$
2. Common-Gate (CG)
   - 입력 저항 낮음, 고주파 응용
3. Source Follower
   - 이득 ≈ 1, 출력 임피던스 낮음 → 버퍼용

---

## ✅ 정리 포인트

| 항목             | 요약 설명                                            |
|------------------|------------------------------------------------------|
| 바이어싱 방식      | 정적 기준 전압 또는 자기 바이어싱 (전류 거울 등)         |
| 전류원 구현        | 포화영역의 MOSFET → $$r_o = \frac{1}{\lambda I_D}$$       |
| 소신호 해석 모델    | $$g_m, r_o$$ 기반 등가 회로로 분석                        |
| 설계 시 유의사항    | 바이어싱 안정성, 전류원 구현, 증폭기 topology 선택 등     |

> ✅ CMOS 증폭기의 핵심은 바이어스 안정성 확보와  
> 소신호 모델을 활용한 정확한 해석에 있다.

---

# 7.2 Common-Source Stage – 공통 소스 증폭기

## ✅ 개념 흐름 요약
Common-Source (CS) 증폭기는 **MOSFET에서 가장 기본적인 증폭기 구조**이며,  
입력은 Gate, 출력은 Drain, Source는 공통 노드(GND 또는 바이어스)로 연결된다.

- 높은 전압 이득  
- 위상 반전 존재  
- 회로 구성에 따라 다양한 형태의 부하 가능 (resistor, current source 등)

---

## ✅ 기본 CS 회로

```text
VDD
 │
RD
 │
v_out
 │
Drain
 |
|── NMOS
Gate (v_in)
 |
Source → GND
```

---

## ✅ 전압 이득 (이상적 저항 부하)

- 포화 영역, small-signal 조건:
$$
A_v = -g_m R_D
$$

- 음의 부호 → **위상 반전 발생**

---

## ✅ 채널 길이와 이득 관계

- $$g_m = \frac{2 I_D}{V_{OV}}$$,  $$r_o = \frac{1}{\lambda I_D}$$
- W↑ 또는 L↓ → $$g_m↑$$, $$r_o↓$$ → 이득 변화 발생

---

## ✅ 다양한 부하 구성

### ▪️ 1. Current-Source Load

- $$R_D$$ 대신 포화영역 PMOS (전류원)를 사용
- **출력 저항 증가 → 이득 향상**
- 출력 저항:
  $$
  R_{out} = r_{oN} \parallel r_{oP}
  $$

- 전압 이득:
  $$
  A_v = -g_m^{(N)} (r_{oN} \parallel r_{oP})
  $$

---

### ▪️ 2. Diode-Connected Load

- PMOS를 **G = D**로 연결하여 $$V_{GS} = V_{DS}$$ 조건 설정
- 부하로서 작동 → 간단 구조, 낮은 이득

---

## ✅ Source Degeneration

- Source에 저항 $$R_S$$ 삽입 시:
  $$
  A_v = -\frac{g_m R_D}{1 + g_m R_S}
  $$

- 입력 임피던스 증가, 선형성 증가

---

## ✅ 바이어싱 포함 전체 회로

- Gate에 바이어스 전압 $$V_{bias}$$  
- PMOS current mirror or resistor for load  
- 소신호 해석 시 **바이어스 전압은 AC ground**

---

## ✅ 출력 임피던스

- CS 증폭기에서 출력 저항:
  $$
  R_{out} = r_{oN} \parallel r_{o(load)}
  $$

- 전압 스윙은 $$V_{DS}$$ 제한 조건 고려하여 설정

---

## ✅ 정리 포인트

| 항목           | 요약 설명                                        |
|----------------|--------------------------------------------------|
| 전압 이득       | $$A_v = -g_m R_{load}$$                         |
| 위상            | 반전됨 (180도)                                  |
| 부하 유형       | 저항, 다이오드 연결, 전류원 (PMOS)               |
| 출력 임피던스   | $$r_{oN} \parallel r_{oP}$$ 등으로 계산           |
| 설계 유의사항   | 전압 스윙 확보, 바이어스 안정성, 부하 선정 등     |

> ✅ Common-Source 증폭기는 **전압 이득이 큰 기본 구조**로,  
> 다양한 부하와 바이어싱 조합을 통해 유연하게 회로를 구성할 수 있다.

---

# 7.3 Common-Gate Stage – 공통 게이트 증폭기

## ✅ 개념 흐름 요약
Common-Gate (CG) 증폭기는 **Gate를 AC ground에 고정**하고,  
입력을 Source 단자에 인가하여 증폭하는 구조이다.

- 입력 임피던스 낮음  
- 위상 반전 없음  
- 고주파 회로에 적합

---

## ✅ CG 기본 구조

```text
VDD
 │
RD
 │
v_out
 │
Drain
 |
|── NMOS
Gate (AC ground)
 |
Source ← v_in
```

- 입력: Source  
- 출력: Drain  
- Gate는 바이어싱 되어 있고 AC ground 처리

---

## ✅ 전압 이득

- 포화 영역 조건에서:
$$
A_v = g_m R_D
$$

- 위상 반전 없음 (CE와 비교)

---

## ✅ 입력 임피던스

- 매우 낮음:
$$
R_{in} = \frac{1}{g_m}
$$

- 고속 회로에서 임피던스 매칭 유리

---

## ✅ 출력 임피던스

- 출력 저항:
$$
R_{out} = r_o
$$

- 부하가 전류원일 경우 $$R_{out} = r_{oN} \parallel r_{oP}$$

---

## ✅ Source 저항 존재 시

- 입력단에 저항 $$R_S$$ 존재하면 이득 감소:
$$
A_v = \frac{g_m R_D}{1 + g_m R_S}
$$

- 선형성 증가, 입력 임피던스 증가

---

## ✅ 고급 회로 예제 포인트

- CG 구조는 **스택킹(stack)** 문제 발생 가능 → 전압 headroom 확인
- 게이트 전압은 정적 바이어스 or 전류 미러로 설정

---

## ✅ 응용 분야

| 응용           | 설명                                   |
|----------------|----------------------------------------|
| 고주파 증폭기    | 낮은 $$R_{in}$$ → 소스 저항과 매칭 용이     |
| 넓은 대역폭 회로 | Gate가 AC ground → Miller effect 감소 |
| cascode 증폭기  | CG를 위에 쌓아 고이득 구현 가능             |

---

## ✅ 정리 포인트

| 항목           | 요약 설명                            |
|----------------|---------------------------------------|
| 전압 이득       | $$A_v = g_m R_D$$                    |
| 입력 임피던스   | $$\approx \frac{1}{g_m}$$            |
| 출력 임피던스   | $$r_o \parallel R_{load}$$           |
| 위상            | 반전 없음                            |
| 특성            | 빠름, 대역폭 넓음, 입력 저항 낮음       |

> ✅ Common-Gate 증폭기는 **고속, 고주파 회로에서 매우 유용**하며,  
> 특히 입력 임피던스가 낮아 **임피던스 매칭이 중요한 RF 시스템에 적합**하다.

---

# 7.4 Source Follower – 소스 팔로워 (전압 버퍼)

## ✅ 개념 흐름 요약
Source Follower는 **전압 이득이 1에 가까운 버퍼 회로**로,  
출력 전압이 입력 전압을 거의 그대로 따라간다.

- 높은 입력 임피던스  
- 낮은 출력 임피던스  
- 위상 반전 없음  
→ **전압 버퍼, 임피던스 매칭**에 유용

---

## ✅ 기본 구조

```text
VDD
 │
PMOS current source (load)
 │
Drain
 |
|── NMOS
Gate ← v_in
 |
Source → v_out
 |
GND
```

- NMOS Source에서 출력 취득
- Load로 PMOS current source 사용

---

## ✅ 전압 이득

- 이상적인 경우:
$$
A_v = \frac{v_{out}}{v_{in}} \approx \frac{g_m R_{load}}{1 + g_m R_{load}} \approx 1
$$

- $$A_v < 1$$ 이지만 매우 근접

---

## ✅ 입력 임피던스

- Gate 입력:
$$
R_{in} \to \infty
$$

- 매우 높음 → 신호원 부하 없음

---

## ✅ 출력 임피던스

- 출력은 Source에서 취득:
$$
R_{out} = \frac{1}{g_m} \parallel r_{o}
$$

- 매우 낮아 **다음 회로를 강하게 구동 가능**

---

## ✅ 전압 시프트

- 출력은 항상:
$$
v_{out} \approx v_{in} - V_{GS}
$$

- 정류 동작 시 $$V_{GS}$$ 만큼 감소

---

## ✅ 바이어싱 방법

- Gate에 $$V_{bias}$$ 인가  
- Source는 전류원 PMOS를 통해 VDD에 연결  
- 소신호 해석 시 Gate는 AC 입력, PMOS는 current source로 동작

---

## ✅ 응용 예시

| 용도               | 설명                                 |
|--------------------|--------------------------------------|
| 전압 버퍼          | 입력 전압 유지, 부하 영향 제거         |
| 저출력 임피던스 인터페이스 | 큰 부하를 구동할 수 있음              |
| 신호 전달 단계     | 고저항 신호원 → 다음 증폭기로 전달 시 |

---

## ✅ 정리 포인트

| 항목           | 요약 설명                           |
|----------------|--------------------------------------|
| 전압 이득       | $$A_v \approx 1$$                  |
| 입력 임피던스   | 매우 높음 ($$R_{in} \to \infty$$)  |
| 출력 임피던스   | 매우 낮음 ($$\approx \frac{1}{g_m}$$) |
| 위상            | 반전 없음                          |
| 용도            | 버퍼, 드라이버, 임피던스 매칭 등     |

> ✅ Source Follower는 **신호의 크기를 유지하면서 다음 회로를 효과적으로 구동**하기 위한  
> 가장 기본적이고 중요한 전압 버퍼 회로다.

---

# 7.5 Summary and Additional Examples – 요약 및 응용 예제

## ✅ CMOS 증폭기 토폴로지 비교 요약

| 항목               | Common-Source (CS)         | Common-Gate (CG)           | Source Follower (SF)         |
|--------------------|----------------------------|-----------------------------|-------------------------------|
| 입력 단자          | Gate                       | Source                      | Gate                          |
| 출력 단자          | Drain                      | Drain                       | Source                        |
| 위상 반전          | 있음 (180도)               | 없음                        | 없음                          |
| 전압 이득          | $$-g_m R_{out}$$            | $$+g_m R_{out}$$            | $$\approx 1$$                 |
| 입력 임피던스      | 높음                       | 낮음 ($$\frac{1}{g_m}$$)    | 매우 높음                    |
| 출력 임피던스      | 중간 ($$r_o \parallel R_D$$)| 중간~높음                   | 낮음 ($$\approx \frac{1}{g_m}$$) |
| 용도               | 기본 이득 증폭기            | 고주파 입력, 임피던스 매칭    | 전압 버퍼, 부하 드라이버       |

---

## ✅ 소신호 파라미터 복습

- 트랜스컨덕턴스:
$$
g_m = \frac{2 I_D}{V_{OV}}
$$

- 출력 저항:
$$
r_o = \frac{1}{\lambda I_D}
$$

- 전압 이득:
  - CS: $$A_v = -g_m (r_{oN} \parallel r_{oP})$$  
  - CG: $$A_v = +g_m (r_o \parallel R_D)$$  
  - SF: $$A_v = \frac{g_m R_{load}}{1 + g_m R_{load}}$$

---

## ✅ 예제 분석 팁

1. 회로에서 **MOSFET의 동작 영역** 먼저 판별 (보통 포화)
2. 각 소자의 $$g_m, r_o$$ 계산
3. 등가 회로 그려서 이득, 입력/출력 임피던스 계산
4. 위상 반전 여부 확인

---

## ✅ 실전 설계 팁

- 전압 스윙 보장 위해 Drain/Source 전압 마진 확보
- 바이어스 전류가 너무 작으면 $$g_m$$, $$A_v$$도 작아짐
- 전류원 부하 사용 시 **출력 임피던스↑ → 이득↑**
- SF는 **출력 저항 낮춰 부하 구동용**으로 사용

---

## ✅ 마무리 요약

> ✅ CS / CG / SF는 각각 **이득 증폭, 입력 저항 낮은 증폭기, 전압 버퍼**로 사용되며,  
> 회로 해석 시에는 항상 **동작 영역 확인 → small-signal 모델 적용** 순으로 접근하자.