现在流行设计多核cpu架构，为了便于理解，我们先看一个cpu核心对缓存操作的流程，其整体流程为：若核心core访问（读或写）l1缓存时没有命中(miss)，则访问l2缓存和l3
缓存，在l3缓存也没有命中时才操作内存。

在独占模式下，多级缓存的存取流程为：在l1缓存中通过lru策略逐出的数据会被同步到l2，在l2中被逐出的数据会被同步到l3，在l3中逐出的数据则被同步到内存。

缓存操作的最小单元叫做缓存单元cache line，也叫做缓存行，每个缓存单元缓存64bit的数据，通过内存单元的物理地址来访问缓存。

缓存单元在使用中会存在一些隐藏的性能隐患：
	缓存行与伪共享
	