\begin{landscape}
  \begin{longtable}[c] {c|cccc|c|llllll}
                     Instr       & V & A & Z(LS) & Z(D) & Cycle & \multicolumn{6}{c}{Control Signals}                   \\ \hline
    \rowcolor{White} Any         &   &   &       &      & 0     & EN(IP) & LD(I)   &         &        &       &         \\ \hline
    \rowcolor{Gray}  \texttt{+}  &   & 0 & 1     &      & 1     & CE(D)  & VE(CU)  & LD(F)   & CE(IP) & CR(CU) &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 1     & EN(DP) & LD(D)   & OE(RAM) &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 2     & CE(D)  & VE(CU)  & LD(F)   & CE(IP) & CR(CU) &        \\
    \rowcolor{Gray}              &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{White} \texttt{-}  &   & 0 & 1     &      & 1     & CE(D)  & DEC(D)  & VE(CU)  & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{Gray}              &   & 1 & 1     &      & 1     & EN(DP) & LD(D)   & OE(RAM) &        &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     &      & 2     & CE(D)  & DEC(D)  & VE(CU)  & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{White}             &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{Gray}  \texttt{>}  & 0 &   & 1     &      & 1     & CE(DP) & AE(CU)  & LD(F)   & CE(IP) & CR(CU) &        \\
    \rowcolor{White}             & 1 &   & 1     &      & 1     & EN(D)  & EN(DP)  & WE(RAM) &        &        &        \\
    \rowcolor{White}             & 1 &   & 1     &      & 2     & CE(DP) & AE(CU)  & LD(F)   & CE(IP) & CR(CU) &        \\
    \rowcolor{Gray}              &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{White} \texttt{<}  & 0 &   & 1     &      & 1     & CE(DP) & DEC(DP) & AE(CU)  & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{Gray}              & 1 &   & 1     &      & 1     & EN(D)  & EN(DP)  & WE(RAM) &        &                 \\
    \rowcolor{Gray}              & 1 &   & 1     &      & 2     & CE(DP) & DEC(DP) & AE(CU)  & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{White}             &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{Gray}  \texttt{[}  &   & 0 & 1     & 1    & 1     & CE(LS) & CE(IP)  & CR(CU)  &        &        &        \\
    \rowcolor{White}             &   & 0 & 1     & 0    & 1     & CE(SP) &         &         &        &        &        \\
    \rowcolor{White}             &   & 0 & 1     & 0    & 2     & WE(RAM)& EN(SP)  & EN(IP)  &        &        &        \\
    \rowcolor{White}             &   & 0 & 1     & 0    & 3     & CE(IP) & CR(CU)  &         &        &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     &      & 1     & EN(DP) & LD(D)   & OE(RAM) &        &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     &      & 2     & EN(IP) & LD(I)   &         &        &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     & 1    & 3     & CE(LS)  & CE(IP) & CR(CU)  &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     & 0    & 3     & CE(SP)  &        &         &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     & 0    & 4     & WE(RAM) & EN(SP) & EN(IP)  &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     & 0    & 5     & LD(F)   & CE(IP) & CR(CU)  &        &        &        \\ 
    \rowcolor{Gray}              &   &   & 0     &      & 1     & CE(LS)  & CE(IP) & CR(CU)  &        &        &        \\ \hline
    \rowcolor{White} \texttt{]}  &   & 0 & 1     & 1    & 1     & CE(SP)  & DEC(SP)& CE(IP)  & CR(CU) &        &        \\
    \rowcolor{Gray}              &   & 0 & 1     & 0    & 1     & EN(SP)  & EN(RAM)& LD(IP)  &        &        &        \\
    \rowcolor{Gray}              &   & 0 & 1     & 0    & 2     & CE(IP)  & CR(CU) &         &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 1     & EN(DP)  & EN(RAM) & LD(D)  &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 2     & EN(IP)  & EN(F)   & LD(I)  &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     & 1    & 3     & CE(SP)  & DEC(SP) & CE(IP) & CR(CU) &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     & 0    & 3     & EN(SP)  & EN(RAM) & LD(IP) &        &        &        \\
    \rowcolor{Gray}              &   & 1 & 1     & 0    & 4     & CE(IP)  & CR(CU)  &        &        &        &        \\
    \rowcolor{White}             &   &   & 0     &      & 1     & CE(LS)  & DEC(LS) & CE(IP) & CR(CU) &        &        \\ \hline
    \rowcolor{Gray}  \texttt{.}  &   & 0 & 1     &      & 1     & PRE(SCR)& EN(D)   & CE(IP) & CR(CU) &        &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 1     & EN(DP)  & EN(RAM) & LD(D)  &        &        &        \\
    \rowcolor{White}             &   & 1 & 1     &      & 2     & PRE(SCR)& EN(D)   & CE(IP) & CR(CU) &        &        \\
    \rowcolor{Gray}              &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{White} \texttt{,}  & 0 &   & 1     &      & 1     & EN(KB)  & LD(D)   &        &        &        &        \\
    \rowcolor{White}             & 0 &   & 1     &      & 2     & EN(IP)  & LD(I)   &        &        &        &        \\
    \rowcolor{White}             & 0 &   & 1     & 0    & 3     & VE(CU)  & LD(F)   & CE(IP) & CR(CU) &        &        \\
    \rowcolor{Gray}              & 0 &   & 1     & 1    & 3     & CR(CU)  &         &        &        &        &        \\   
    \rowcolor{White}             & 1 &   & 1     &      & 1     & EN(D)   & EN(DP)  & WE(RAM)&        &        &        \\       
    \rowcolor{White}             & 1 &   & 1     &      & 2     & EN(KB)  & LD(D)   &        &        &        &        \\
    \rowcolor{White}             & 1 &   & 1     &      & 3     & EN(IP)  & LD(I)   &        &        &        &        \\
    \rowcolor{White}             & 1 &   & 1     & 0    & 4     & VE(CU)  & LD(F)   & CE(IP) & CR(CU) &        &        \\
    \rowcolor{Gray}              & 1 &   & 1     & 1    & 4     & LD(F)   & CR(CU)  &        &        &        &        \\
    \rowcolor{White}             &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    \rowcolor{Gray}  \texttt{'}  & 0 &   & 1     &      & 1     & EN(KB)  & LD(D)   & VE(CU) & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{White}             & 1 &   & 1     &      & 1     & EN(D)   & EN(DP)  & WE(RAM)&        &        &        \\
    \rowcolor{White}             & 1 &   & 1     &      & 2     & EN(KB)  & LD(D)   & VE(CU) & LD(F)  & CE(IP) & CR(CU) \\
    \rowcolor{Gray}              &   &   & 0     &      & 1     & CE(IP) & CR(CU)  &         &        &        &        \\ \hline
    

    \caption{Control signals for each of the BF instructions in different scenario's, depending on the state flags. Note that in order to distinguish between the two input modes, the regular comma (\texttt{,}) and the apostrophe (\texttt{'}) are used for buffered and immediate inputs respectively. See also Section \ref{sec:architecture:signals:input}.}
    \label{tab:microcode}
  \end{longtable}
\end{landscape}
