41 2 0
38 1
8 26 380 75 331 1 0
8 27 422 76 373 1 0
8 27 464 76 415 1 0
8 27 508 76 459 1 0
7 249 210 298 161 0 1
7 249 249 298 200 0 1
7 249 287 298 238 0 1
7 249 326 298 277 0 1
11 484 421 511 323 0 1
22 16 27 60 7 0 \NUL
Part B
22 16 52 130 32 0 \NUL
Charishma Thota
22 13 545 689 525 0 \NUL
Input: 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111
22 12 574 296 554 0 \NUL
Output: 1, 2, 3, 4, 5, 6, 7, 8, 9, A, b, C, d, E, f
22 17 78 132 58 0 \NUL
cthota@ucsc.edu
22 17 104 349 84 0 \NUL
Lab 2: Introduction To Logic With MultiMedia Logic
22 17 156 155 136 0 \NUL
01J, Eshan Hemmati
22 17 129 69 109 0 \NUL
1/26/18
22 390 136 702 116 0 \NUL
Lights up a representation of the binary number
22 390 117 472 97 0 \NUL
Description:
22 390 155 705 135 0 \NUL
So depending on the switches the LED will light 
22 390 174 493 154 0 \NUL
up accordingly.
1 72 355 250 185
1 73 397 250 224
1 73 439 250 262
1 73 483 250 301
1 72 355 485 387
1 73 397 485 393
1 73 439 485 399
1 73 483 485 405
38 2
8 97 533 146 484 1 0
8 97 443 146 394 1 0
8 97 489 146 440 1 0
22 70 515 104 495 0 \NUL
IN[0]
22 69 472 103 452 0 \NUL
IN[1]
22 69 430 103 410 0 \NUL
IN[2]
20 211 428 270 409 0
IN[2]
19 289 429 348 410 0
IN[2]
20 214 474 273 455 0
IN[1]
20 212 518 271 499 0
IN[0]
19 290 473 349 454 0
IN[1]
19 289 519 348 500 0
IN[0]
22 13 41 56 21 0 \NUL
Part C
5 377 369 426 320 0
5 372 591 421 542 0
3 560 451 609 402 0 0
3 438 474 487 425 0 0
4 675 396 724 347 0 0
7 744 322 793 273 0 1
22 12 69 126 49 0 \NUL
Charishma Thota
22 12 97 127 77 0 \NUL
cthota@ucsc.edu
22 13 124 345 104 0 \NUL
Lab 2: Introduction To Logic With MultiMedia Logic
22 13 152 65 132 0 \NUL
1/26/18
22 12 179 150 159 0 \NUL
01J, Eshan Hemmati
22 418 76 500 56 0 \NUL
Description:
22 418 96 729 76 0 \NUL
Uses the Sum of Product logic to implement the
22 418 116 753 96 0 \NUL
truth table given on the document. The circuit uses 
22 418 135 772 115 0 \NUL
the negation of IN[2] ANDed with the negation of IN[0]) 
22 418 154 642 134 0 \NUL
ORed with (IN[1] ANDed with IN[0])
22 188 266 224 246 0 \NUL
0 1 1
22 188 289 224 269 0 \NUL
1 0 0
22 188 243 224 223 0 \NUL
0 1 0
22 188 356 224 336 0 \NUL
1 1 1
22 268 174 334 154 0 \NUL
  Output:  
22 188 333 224 313 0 \NUL
1 1 0
22 177 175 233 155 0 \NUL
  Input:  
22 291 200 303 180 0 \NUL
1
22 188 311 224 291 0 \NUL
1 0 1
22 188 221 224 201 0 \NUL
0 0 1
22 188 199 224 179 0 \NUL
0 0 0
22 291 220 303 200 0 \NUL
0
22 291 241 303 221 0 \NUL
1
22 291 263 303 243 0 \NUL
1
22 291 286 303 266 0 \NUL
0
22 291 307 303 287 0 \NUL
0
22 291 328 303 308 0 \NUL
0
22 291 351 303 331 0 \NUL
1
22 357 327 419 307 0 \NUL
Negation
22 562 407 594 387 0 \NUL
AND
22 437 431 469 411 0 \NUL
AND
22 372 548 434 528 0 \NUL
Negation
22 681 349 705 329 0 \NUL
OR
1 143 418 212 418
1 143 464 215 464
1 143 508 213 508
1 345 419 378 344
1 345 509 373 566
1 423 344 561 412
1 418 566 561 440
1 345 509 439 463
1 346 463 439 435
1 484 449 676 357
1 606 426 676 385
1 721 371 745 297
38 3
8 75 300 124 251 1 1
34 258 273 307 224 0 0
7 483 247 532 198 0 1
8 63 427 112 378 1 0
8 65 528 114 479 1 0
20 156 412 215 393 0
User 1
20 154 512 213 493 0
User 2
19 230 412 289 393 0
User 1
19 224 512 283 493 0
User 2
7 481 308 530 259 0 1
5 340 426 389 377 0
35 385 476 434 427 0 0
5 459 432 508 383 0
7 677 357 726 308 0 1
5 460 345 509 296 0
22 20 29 64 9 0 \NUL
Part D
22 20 54 134 34 0 \NUL
Charishma Thota
22 20 79 135 59 0 \NUL
cthota@ucsc.edu
22 20 103 344 83 0 \NUL
Lab 2: Introduction to Logic with MultiMedia Logic
22 20 126 72 106 0 \NUL
1/26/18
22 20 152 158 132 0 \NUL
01J, Eshan Hemmati
22 423 151 792 131 0 \NUL
Logic: (the negation of P XNOR Q) ORed with (R XNOR S)
22 534 228 548 208 0 \NUL
R
22 534 288 547 268 0 \NUL
S
22 52 415 65 395 0 \NUL
P
22 49 513 63 493 0 \NUL
Q
4 591 382 640 333 0 0
35 345 345 394 296 0 0
22 545 434 601 414 0 \NUL
  Input:  
22 668 435 734 415 0 \NUL
  Output:  
22 502 479 526 459 0 \NUL
0 0
22 468 455 565 435 0 \NUL
Random LEDs
22 580 455 642 435 0 \NUL
Switches
22 598 479 622 459 0 \NUL
0 0
22 691 478 703 458 0 \NUL
1
22 691 502 703 482 0 \NUL
1
22 691 525 703 505 0 \NUL
1
22 691 548 703 528 0 \NUL
1
22 502 503 526 483 0 \NUL
0 1
22 598 503 622 483 0 \NUL
0 1
22 501 526 525 506 0 \NUL
1 0
22 598 527 622 507 0 \NUL
1 0
22 501 549 525 529 0 \NUL
1 1
22 598 550 622 530 0 \NUL
1 1
22 423 73 509 53 0 \NUL
Description: 
22 423 93 694 73 0 \NUL
This circuit implements a guessing game
22 423 112 735 92 0 \NUL
Where the user tries to match the random LEDs
22 423 131 697 111 0 \NUL
If they match the LED at the end lights up.
22 347 305 380 285 0 \NUL
XOR
22 321 383 383 363 0 \NUL
Negation
22 445 388 507 368 0 \NUL
Negation
22 445 361 507 341 0 \NUL
Negation
22 591 332 615 312 0 \NUL
OR
22 389 492 422 472 0 \NUL
XOR
1 121 275 259 233
1 304 233 484 222
1 304 263 482 283
1 109 402 157 402
1 111 503 155 502
1 286 402 341 401
1 280 502 386 465
1 431 451 460 407
1 386 401 386 437
1 506 320 592 343
1 505 407 592 371
1 637 357 678 332
1 304 245 346 306
1 304 251 346 334
1 391 320 461 320
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
