`---
title: "[HDL Bits] 16.Verification: Reading Simulations - Build a circuit from a simulation waveform"
date: 2025-04-24 00:55:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 4.1. Verificaiton 
Verificaiton 는 다음과 같은 목차로 구성되어 있습니다.
- Verification: Reading Simulations
	- Finding bugs in code
    - **Build a circuit from a simulation waveform**

    
# 공지

오늘은 이 중 `Verification` 챕터의  `Build a circuit from a simulation waveform` 10문제를 풀어볼 예정입니다.

모든 문제의 난이도는 `주관적` 으로 설정하였습니다.

문제를 설명하거나 해결할 때 오타나 오류가 발생할 수 있습니다.

이를 참고해주시고 알려주시면 감사하겠습니다.


---

## 4.2.1. Combination circuit 1 (Sim/circuit1)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input a,
    input b,
    output q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브 폼을 분석하면 `AND GATE` 인것을 확인할 수 있습니다.

<br>

### Write your solution here

```verilog
module top_module (
    input a,
    input b,
    output q );//

    assign q = a & b;

endmodule

```

<br>

## 4.2.2. Combination circuit 2 (Sim/circuit2)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브 폼을 분석하면  `input`이 `0,2,4` 만큼 들어오면 `q = 1` 이됩니다.

이는 `xor` 문제와 일치하지만 부호가 반대이기 때문에 `~` 를 사용하여 해결합니다.

<br>

### Write your solution here
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );

    assign q = ~(a ^ b ^ c ^ d);

endmodule
```

<br>

## 4.2.3. Combination circuit 3 (Sim/circuit3)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브 폼을 분석하면  `input`이 `0,2,4` 만큼 들어오면 `q = 1` 이됩니다.

이는 `xor` 문제와 일치하지만 부호가 반대이기 때문에 `~` 를 사용하여 해결합니다.

<br>

### Write your solution here
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );

    assign q = ~(a ^ b ^ c ^ d);

endmodule
```

<br>


## 4.2.3. Combination circuit 3 (Sim/circuit3)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브 폼을 진리표로 제작하면 다음과 같습니다.

| a | b | c | d | q |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

<br>

진리표를 분석하면 `a`와 `b`중 하나가 1일 때, `c`와 `d`중 하나가 1일 때 `q = 1`입니다. 

<br>

### Write your solution here
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );

    assign q = (a | b) & (c | d);

endmodule
```

<br>

## 4.2.4. Combination circuit 4 (Sim/circuit4)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브 폼을 진리표로 제작하면 다음과 같습니다.

| a | b | c | d | q |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

<br>

이 진리표를 분석하면 `a`와 `d`에 무관하게 `b` 또는 `c`가 1일 때 `q = 1` 입니다.

<br>

### Write your solution here
```verilog
module top_module (
    input a,
    input b,
    input c,
    input d,
    output q );

    assign q = b | c;

endmodule
```



## 4.2.5. Combination circuit 5 (Sim/circuit5)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input [3:0] a,
    input [3:0] b,
    input [3:0] c,
    input [3:0] d,
    input [3:0] e,
    output [3:0] q );
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

이번 문제는 시뮬레이션 2개가 있고 이는 연결됩니다.

1. `simulation 1` 이미지는 `a`, `b`, `d`, `e` 의 값은 그대로 출력되며 `c`만 변경되는 상황입니다.
    - `c` 의 값이 각각 `0, 1, 2, 3` 일때 출력은 `b, e, a, d`로 일치합니다.

2. `simulation 2` 이미지에서도 마찬가지로 그 위치의 값은  그대로 매칭됩니다.

3. 나머지는 출력이 `f` 입니다.


<br>

### Write your solution here
```verilog
module top_module (
    input [3:0] a,
    input [3:0] b,
    input [3:0] c,
    input [3:0] d,
    input [3:0] e,
    output [3:0] q );

    always@(*) begin
        case(c) 
            4'd0 : q = b;
            4'd1 : q = e;
            4'd2 : q = a;
            4'd3 : q = d;
            default : q = 4'hf;
        endcase
    end

endmodule
```

<br>

## 4.2.6. Combination circuit 6 (Sim/circuit6)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input [2:0] a,
    output [15:0] q ); 
```

<br>

**문제**

이것은 조합 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브폼을 분석하면 값이 그대로 매칭되는 것을 확인할 수 있습니다.

<br>

### Write your solution here
```verilog
module top_module (
    input [2:0] a,
    output [15:0] q ); 

    always@(*) begin
        case(a) 
            3'd0 : q = 16'h1232;
            3'd1 : q = 16'haee0;
            3'd2 : q = 16'h27d4;
            3'd3 : q = 16'h5a0e;
            3'd4 : q = 16'h2066;
            3'd5 : q = 16'h64ce;
            3'd6 : q = 16'hc526;
            3'd7 : q = 16'h2f19;
            default : q = 16'h0000;

        endcase
    end

endmodule
```

<br>

## 4.2.7. Sequential circuit 7 (Sim/circuit7)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input clk,
    input a,
    output q );
```

<br>

**문제**

이것은 순차 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

웨이브폼을 분석하면 `a` 신호가 들어오면 1클럭 뒤에 활성화 되있던 `q` 신호가 `0`이 됩니다. 

<br>

### Write your solution here
```verilog
module top_module (
    input clk,
    input a,
    output q );

reg r_q;

    always@(posedge clk) begin
        if(a) begin
            r_q <= 0;
        end else begin
            r_q <= 1;
        end
    end

    assign q = r_q;
endmodule

```

<br>

## 4.2.8. Sequential circuit 8 (Sim/circuit8)
난이도: ★★★☆☆
### Module Declaration
```verilog
module top_module (
    input clock,
    input a,
    output p,
    output q );
```

<br>

**문제**

이것은 순차 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

이 문제는 `output`이 `p`, `q`로 2가지가 있습니다.

먼저 `p`을 보면 `posedge` 일 때 활성화 되고 `clk` 이 `0`이되면 값을 유지하는 것을 확인할 수 있습니다.

그 다음 `q` 를 보면 

<br>

### Write your solution here
```verilog
module top_module (
    input clock,
    input a,
    output p,
    output q );
    
    reg r_p, r_q;

    always@(*) begin
        if(clock) begin
            r_p = a;
        end else begin
            r_p = r_p;
        end
    end


    always@(negedge clock) begin
        r_q <= p;
    end

    assign p = r_p;
    assign q = r_q;
endmodule

```

<br>


## 4.2.9. Sequential circuit 9 (Sim/circuit9)
난이도: ★★☆☆☆
### Module Declaration
```verilog
module top_module (
    input clk,
    input a,
    output [3:0] q );
```

<br>

**문제**

이것은 순차 회로입니다.

시뮬레이션 파형을 읽고 회로의 기능을 파악한 다음 구현합니다.

<br>

**해결**

`a` 가 활성화되면 `output` 이 4로 초기화 됩니다.

비활성화 되면 그 숫자부터 6까지 카운팅이 진행됩니다.

그 이후는 다시 0부터 카운트가진행됩니다.

<br>

### Write your solution here
```verilog
module top_module (
    input clk,
    input a,
    output [3:0] q );

reg [3:0] r_q;

    always@(posedge clk) begin
        if(a) begin
            r_q <= 4'd4;
        end else if (r_q == 6) begin
            r_q <= 4'd0;
        end else begin
            r_q <= r_q + 1'b1;
        end
    end 

assign q = r_q;
endmodule 
```

<br>

## 4.2.10. Sequential circuit 10 (Sim/circuit10)
난이도: ★★★★★
### Module Declaration
```verilog
module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );
```

<br>

**문제**

이것은 순차 회로입니다.

이 회로는 조합 로직과 `1bit` 메모리(즉, 플리플롭 하나)로 구성됩니다.

플립플롭의 출력은 출력 상태를 통해 관찰할 수 있습니다.

시뮬레이션 파형을 읽고 회로의 동작을 파악한 다음 구현해 보세요.

<br>

**해결**

웨이브폼을 분석하는 데 시간이 너무 오래 걸려서 일단 state 먼저 분석하기로 했습니다.

`output state` 가 조건으로 있기 때문에 직감적으로 `FSM` 방식을 해결책으로 생각했습니다.

1. 일단 초반에 `a`와 `b` 그리고 `state` 의 관계를 살펴 보다가 `a = 1` , `b = 1` 이 된 다음 `state`가 `1`이 된 것을 확인했습니다.
    - 따라서 `case` 조건 중 하나를 `n_state = a & b;` 로 잡았습니다.

2. `state` 가 `1`인 상황에서 `a = 0`, `b = 0` 이고 다음 `state` 에서는 다시 `0`으로 돌아갔습니다.
    - 똑같이 다시 `state = 1` 일 때 이번에는 `a = 1`, `b = 1`이고 이때는 `state` 값이 계속 `1` 입니다.

3. 그러다가 `a = 0`, `b = 0` 이 된 다음 `state` 가 `0`이 된 것을 확인했습니다.
    - 따라서 `case` 조건 중 나머지를 `n_state = a | b;` 로 잡았습니다.

나머지 `q` 값을 구하기 위해 `waveform`을 분석했습니다.

1. `state = 0` 일때 `q`가 활성화된 시점을 확인하면 `q = a ^ b` 임을 확인할 수 있습니다.
    - 이것이 맞는지 확인하기 위해 `state = 1` 일때도 확인합니다.

2. `state = 1`일 때 `q`가 활성화된 시점을 확인하면 `q = ~(a^b)` 임을 확인할 수 있습니다.

이렇게 문제를 해결하였습니다.

<br>

### Write your solution here
```verilog
module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );

    reg n_state;    

    always@(posedge clk) begin
        state <= n_state;
    end

    always@(*) begin
        case(state)
        1'b0 : n_state = a & b;
        1'b1 : n_state = a | b;
        default : n_state = 1'b0;
        endcase
    end


    assign q = state ? ~(a^b) : (a^b);
endmodule
```

<br>


#### 다음에 계속

---

