# Pytania z egzaminu 2021

## Opisz krótko różnicę pomiędzy katalogiem a tablicą stron.

Katalog stron jest strukturą używaną w mechanizmach zarządzania pamięcią, gdzie wskazuje na tablice stron, które z kolei zawierają informacje o mapowaniu wirtualnych adresów pamięci na fizyczne adresy. Katalog stron jest pierwszym poziomem, a tablica stron drugim poziomem mapowania.

Katalog stron zawiera wskaźniki wskazujące na tablice stron.
Tablice stron przechowują adresy fizyczne ramek.
Są to dwa kolejne poziomy mapowania adresu.

## Wymień i krótko opisz możliwe stany linii w modelu spójności MESI.

Możliwe stany linii w modelu spójności obejmują:

- **Zmodyfikowany (Modified)**: Linia jest aktualna i zmodyfikowana, tylko w pamięci podręcznej danego procesora.
- **Wyłączony (Exclusive)**: Linia jest aktualna i jedynie w pamięci głównej.
- **Wspólny (Shared)**: Linia jest aktualna i może być w pamięci podręcznej wielu procesorów.
- **Nieważny (Invalid)**: Linia jest nieważna, nie zawiera aktualnych danych.

## Czym charakteryzują się instrukcje serializujące w architekturze x86? Podaj przykład takich instrukcji.

Instrukcje serializujące zapewniają, że wszystkie poprzednie instrukcje zostały zakończone, a wszystkie zmiany w pamięci są widoczne, zanim jakakolwiek kolejna instrukcja zostanie wykonana. Przykładem jest instrukcja **CPUID**.

## Jakie działania należy podjąć w przypadku wystąpienia błędu braku strony?

Działania w przypadku błędu braku strony obejmują:

1. Sprawdzenie, czy adres strony jest prawidłowy.
2. Załadowanie brakującej strony z pamięci masowej do pamięci operacyjnej.
3. Aktualizacja tablicy stron, aby wskazywała na nowo załadowaną stronę.
4. Ponowne wykonanie instrukcji, która spowodowała błąd braku strony.

## Podaj przykład braku ortogonalności w dowolnej architekturze komputera.

Brak ortogonalności może wystąpić, gdy pewne operacje nie są dostępne dla wszystkich typów danych lub rejestrów. Na przykład w architekturze x86, nie wszystkie instrukcje mogą być używane z wszystkimi rejestrami, np. instrukcja **MUL** może mieć ograniczenia co do używanych rejestrów.

## Wymień i krótko opisz klasy pamięci rozróżniane ze względu na sposób adresowania (metodę wyboru słowa z pamięci).

Klasy pamięci według sposobu adresowania obejmują:

- **Pamięć bezpośredniego dostępu (RAM)**: Każde słowo pamięci ma unikalny adres, dostęp jest szybki i bezpośredni. Read z założenia 2 cykle, Write 1 cykl.
- **Pamięć asocjacyjna (CAM)**: Adresowanie na podstawie zawartości, wykorzystywana w szybkich tablicach tłumaczeń adresów. Wykorzystuje wzorzec.
- **Pamięć sekwencyjna (SAM)**: Adresowanie w sposób sekwencyjny, jak w taśmach magnetycznych. Adres wystawiony na magistralę, sygnał R/W, po pewnym czasie dane są zwracane spod adresu.

## Na czym polega różnica pomiędzy fragmentacją zewnętrzną a wewnętrzną? Podaj przykłady sytuacji, w których te fragmentacje się pojawiają.

- Fragmentacja zewnętrzna występuje, gdy wolna pamięć jest podzielona na małe, nieciągłe bloki, co uniemożliwia przydzielenie dużego bloku pamięci. Przykład: dziury po segmentach; w niewykorzystane obszary pamięci wrzucane są mniejsze bloki
- Fragmentacja wewnętrzna występuje, gdy przydzielone bloki pamięci są większe niż potrzebne, co prowadzi do marnowania miejsca. Przykład: systemy alokacji pamięci o stałej wielkości bloków (stronicowanie)

## Czy przerwania różnią się od wyjątków? Odpowiedź krótko uzasadnij.

Przerwania są asynchroniczne i mogą wystąpić w dowolnym momencie w wyniku działania urządzeń zewnętrznych. Wyjątki są synchroniczne i występują jako bezpośredni rezultat wykonania instrukcji procesora, np. dzielenie przez zero.

## Wymień i krótko opisz klasy możliwych argumentów instrukcji dostępnych w architekturze x86.

Klasy argumentów instrukcji w x86 obejmują:

- **Natychmiastowe**: Stałe wartości zawarte bezpośrednio w instrukcji.
- **Rejestrowe bezpośrednie**: Wskazują na rejestry procesora.
- **Bezwględne pamięciowe**: Adresy w pamięci.
- **Przesunięcia**: Wartości wykorzystywane do obliczeń adresów (według wzoru).

## Wymień i krótko opisz algorytmy uprzedzającego (antycypowanego) pobierania danych.

Algorytmy antycypowanego pobierania danych obejmują:

- automatyczne (ang. prefetch always), inicjowane podczas każdej próby dostępuprzy okazji zwrotu do linii i jest zawsze pobierana linia i+1
- implikowane w razie chybienia (ang. prefetch on a miss), wraz z wymuszonym wskutek chybienia pobraniem linii i zawsze jest, pobierana linia i+1
- markowane (ang. tagged prefetch), podczas pierwszego odwołania do linii i‐tej, wraz z nią jest pobierana linia i+1, która zostaje oznaczona (ang. tagged)

## Wymień i krótko opisz najczęściej używane flagi dostępne w rejestrze flag architektury x86.

Najczęściej używane flagi w rejestrze flag x86 obejmują:

- **Carry Flag (CF)**: Ustawiana, gdy wynik operacji arytmetycznej jest za duży dla rejestru.
- **Zero Flag (ZF)**: Ustawiana, gdy wynik operacji arytmetycznej jest równy zero.
- **Sign Flag (SF)**: Ustawiana, gdy wynik operacji arytmetycznej jest ujemny.
- **Overflow Flag (OF)**: Ustawiana, gdy wynik operacji arytmetycznej przekracza zakres liczb dodatnich/ujemnych.

U2 and NB jumps: ja, jb, jg, jl

## Wymień główne elementy modelu komputera z programem przechowywanym i podaj odpowiadające im elementy modelu maszyny Turinga.

Główne elementy modelu komputera z programem przechowywanym:

- **Pamięć**: Taśma maszyny Turinga.
- **Procesor**: Głowica odczytująca/zapisująca maszyny Turinga. Procesor zawiera też rejestry, które odpowiadają stanom maszyny.
- **Magistrala**: -

## Wymień i krótko opisz elementy składni języka asemblera.

Elementy składni języka asemblera obejmują:

- **Mnemoniki**: Skróty instrukcji maszynowych (np. MOV, ADD).
- **Argumenty**: Rejestry, wartości natychmiastowe, adresy pamięci.
- **Dyrektywy**: Instrukcje dla asemblera (np. SEGMENT, END).
- **Komentarze**: Opisy kodu dla programistów, ignorowane przez asembler.
- **Symbole**: Nazwy identyfikujące adresy pamięci, etykiety skoków oraz inne elementy kodu.
- **Wyrażenia**: Kombinacje symboli, stałych i operatorów matematycznych używane do obliczeń podczas składania programu.

## Wymień i krótko opisz różnice między architekturami RISC i CISC.

Różnice między RISC i CISC:

- **RISC (Reduced Instruction Set Computing)**: Wiele uniwersalnych rejestrów, niewiele trybów adresowania, mniej więcej identyczne czasy wykonania rozkazów, uproszczone potokowanie.
- **CISC (Complex Instruction Set Computing)**: Niewiele uniwersalnych rejestrów, wiele trybów adresowania, różne czasy wykonania rozkazów, utrudnione potokowanie.

## Wymień oraz krótko opisz różnice między procesorem superpotokowym a superskalarnym.

- superskalarny - kilka jednostek wykonawczych i kilka instrukcji na raz
- superpotokowy wykorzystuje potok głęboki ma wiele krótkich etapów, częstsze cykle,
  Oba posiadają zagrożenia opóźnienia

## Opisz krótko zjawisko szamotania.

Szamotanie (thrashing) występuje, gdy system operacyjny zbyt często wymienia strony pamięci między RAM a dyskiem, co prowadzi do znacznego spadku wydajności.

## Zakładając użycie wszystkich dostępnych mechanizmów translacji adresu, wymień nazwy i krótko opisz kolejne przestrzenie adresowe używane podczas tej translacji w architekturze x86.

W architekturze x86 przestrzenie adresowe używane podczas translacji adresu obejmują:

1. **Adres logiczny**: Adres widziany przez program, składa się z segmentu i offsetu.
2. **Adres liniowy**: Adres powstały po przetłumaczeniu adresu logicznego przez jednostkę zarządzania pamięcią (MMU) na adres liniowy (płaski).
3. **Adres fizyczny**: Adres wynikowy po przetłumaczeniu adresu liniowego przy użyciu tabeli stron (page table), który wskazuje rzeczywiste miejsce w pamięci RAM.

## Krótko opisz różnicę pomiędzy procesem a programem. Jakie elementy wchodzą w skład programu, a jakie w skład procesu?

- **Program**: Zbiór instrukcji zapisanych w pliku, które mają być wykonane przez procesor. Elementy składowe programu to: kod źródłowy, pliki binarne, dane statyczne.
- **Proces**: Aktywna instancja programu w trakcie jego wykonywania. Składa się z: kodu programu, aktualnego stanu rejestrów procesora, stosu, danych dynamicznych oraz informacji o zasobach systemowych.

## Wymień i krótko opisz rodzaje konfliktów przetwarzania powodujących wstrzymanie potoku.

- **Konflikt sterowania**: Możliwa zmiana ścieżki przetwarzania przy rozgałęzieniu.
- **Konflikt danych**: Użycie tej samej danej przez 2 kolejne instrukcje.
- **Konflikt strukturalny**: Niemożność jednoczesnego użycia jednego zasobu.

## Wymień i krótko opisz najczęściej używane flagi dostępne w rejestrze flag architektury x86:

- **CF (Carry Flag)**: Przeniesienie/pożyczka przy operacjach arytmetycznych.
- **PF (Parity Flag)**: Parzystość liczby bitów ustawionych na 1 w wyniku operacji.
- **ZF (Zero Flag)**: Wynik operacji arytmetycznej jest równy zero.
- **SF (Sign Flag)**: Najwyższy bit wyniku operacji arytmetycznej, oznaczający znak.
- **OF (Overflow Flag)**: Przepełnienie w operacjach arytmetycznych.

## Na jakich etapach może nastąpić wiązanie symboli z ich wartościami?

Wiązanie symboli z ich wartościami może nastąpić na następujących etapach:

- **Kompilacja**: Symbole są przypisywane do wartości statycznych.
- **Linkowanie**: Adresy symboli są rozwiązywane, gdy moduły programu są łączone.
- **Ładowanie**: Adresy są przypisywane podczas ładowania programu do pamięci.
- **Wykonanie**: Dynamiczne przypisywanie wartości podczas działania programu.

## Wymień i krótko opisz klasy możliwych argumentów źródłowych instrukcji dostępnych w architekturze x86.

- **Rejestr**: Bezpośrednie użycie rejestrów procesora.
- **Adres pamięci**: Odwołanie do danych przechowywanych w pamięci.
- **Natychmiastowa wartość (immediate)**: Stała wartość zakodowana bezpośrednio w instrukcji.
- **Adresowanie pośrednie**: Odwołanie do pamięci przez rejestr lub wskaźnik.

## Opisz krótko różnice pomiędzy przerwaniem precyzyjnym a nieprecyzyjnym.

- **Przerwanie precyzyjne**: Procesor dokładnie identyfikuje miejsce, w którym wystąpiło przerwanie, zapisuje pełny stan systemu umożliwiający kontynuowanie pracy po obsłużeniu przerwania.
- **Przerwanie nieprecyzyjne**: Procesor nie może dokładnie określić miejsca, w którym nastąpiło przerwanie, co może prowadzić do trudności w powrocie do prawidłowego stanu przed przerwaniem.

## Opisz krótko strukturę ramki stosu zdefiniowanej w ABI Systemu V dla architektury x86.

Struktura ramki stosu w ABI Systemu V dla x86 zawiera:

- **Adres powrotu**: Adres, do którego wraca program po zakończeniu funkcji.
- **Stare wartości rejestrów**: Zapisane wartości rejestrów, które funkcja zmienia.
- **Lokalne zmienne**: Przestrzeń na zmienne lokalne funkcji.
- **Argumenty funkcji**: Przekazane parametry do wywołanej funkcji.

## Opisz krótko różnicę pomiędzy przerwaniem precyzyjnym a nieprecyzyjnym.

Przerwanie precyzyjne występuje, gdy stan procesora jest dokładnie znany i można go przywrócić do momentu przed przerwaniem. Przerwanie nieprecyzyjne występuje, gdy niektóre instrukcje zostały już częściowo wykonane, co utrudnia przywrócenie dokładnego stanu.

## Wady i zalety odwróconej tablicy stron.

**Zalety**:

- Mniejsza liczba wpisów w tablicy stron.
- Lepsze zarządzanie dużą ilością pamięci.

**Wady**:

- Wolniejsze wyszukiwanie stron.
- Potrzeba dodatkowych struktur danych do zarządzania stronami.

## Jaka jest maksymalna wydajność potoku w procesorze superpotokowym? Uzasadnij.

Maksymalna wydajność potoku w procesorze superpotokowym wynosi jedna instrukcja na cykl zegara, przy założeniu, że nie ma zależności danych ani innych opóźnień.

## Wymień i opisz sprzętowe mechanizmy umożliwiające bądź przyspieszające zarządzanie i ochronę pamięci w systemach komputerowych.

Sprzętowe mechanizmy obejmują:

- **MMU (Memory Management Unit)**: Przetwarza adresy logiczne na fizyczne, zarządza tablicami stron.
- **TLB (Translation Lookaside Buffer)**: Bufor szybkiego dostępu do przetłumaczonych adresów stron.
- **Zabezpieczenia pamięci**: Mechanizmy ochrony przed nieautoryzowanym dostępem do pamięci, np. bit ochrony strony.

## Wymień i opisz sekcje programu w składni AT&T.

Sekcje programu w składni AT&T obejmują:

- **.text**: Kod wykonywalny programu.
- **.data**: Zainicjowane dane statyczne.
- **.bss**: Niezainicjowane dane statyczne.
- **.rodata**: Dane tylko do odczytu.

## Dana jest implementacja algorytmu, w której pobranie danych zajmuje 1/8 czasu uruchomienia na jednym procesorze, a pozostała część może być trywialnie zrównoleglona. Podaj (np. w formie wyrażenia arytmetycznego) maksymalne przyspieszenie na maszynie równoległej zakładając stały rozmiar problemu. Uzasadnij.

Maksymalne przyspieszenie można obliczyć na podstawie prawa Amdahla. Jeśli 1/8 czasu nie można zrównoleglić, maksymalne przyspieszenie \(S\) dla \(N\) procesorów wynosi:
\[ S = \frac{1}{\frac{1}{8} + \frac{7}{8N}} \]

## Opisz sposób obliczania adresu w pamięci i wymień wszystkie elementy, na podstawie których to przesunięcie jest obliczane. Używając składni AT&T zapisz przykładowy argument wykorzystujący taki sposób określenia lokacji argumentu.

Adres w pamięci w składni AT&T oblicza się jako:
\[ \text{Adres} = \text{bazowy rejestr} + \text{indeksowy rejestr} \times \text{skala} + \text{przesunięcie} \]
Przykładowy argument: `(%ebx, %esi, 4, 8)`, co oznacza: `Adres = %ebx + %esi \times 4 + 8`.

## Wymień i opisz sytuacje, w których linia pamięci podręcznej zostanie wypełniona.

Linia pamięci podręcznej zostanie wypełniona, gdy:

- **Brak trafienia w cache**: Dane nie są w pamięci podręcznej.
- **Wstępne pobieranie**: Dane są przewidywane jako potrzebne.
- **Kohorentność cache**: Aktualizacja danych w celu utrzymania spójności między cache a pamięcią główną.

## Wymień i opisz rejestry ogólnego przeznaczenia w architekturze x86.

Rejestry ogólnego przeznaczenia w x86 obejmują:

- **EAX**: Akumulator do operacji arytmetycznych.
- **EBX**: Rejestr bazowy.
- **ECX**: Rejestr licznika, używany w operacjach iteracyjnych.
- **EDX**: Rejestr danych, używany w operacjach wejścia/wyjścia.
- **ESI**: Rejestr źródłowy indeksu.
- **EDI**: Rejestr docelowy indeksu.
- **EBP**: Rejestr bazowy stosu.
- **ESP**: Rejestr wskaźnika stosu.

## Opisz możliwe zmiany stanu linii wraz z sytuacjami (warunkami), w których zachodzą, w protokole MESI i trybie WT.

Zmiany stanu linii w protokole MESI:

- **Modified do Shared**: Inny procesor żąda odczytu linii.
- **Exclusive do Shared**: Inny procesor żąda odczytu linii.
- **Shared do Invalid**: Inny procesor żąda zapisu linii.
  Zmiany stanu w trybie Write-Through (WT):
- **Write-through zawsze zapisuje dane bezpośrednio do pamięci**: Nie zmienia stanu linii w cache, ale zawsze aktualizuje pamięć główną.

## Wymień i opisz metody kontroli pamięci podręcznej z poziomu programu.

Metody kontroli pamięci podręcznej obejmują:

- **Instrukcje PREFETCH**: Przewidywanie danych i ładowanie ich do cache.
- **Instrukcje CLFLUSH**: Czyszczenie konkretnej linii cache.
- **Ustawienia polityki cache**: Programowa konfiguracja sposobu zarządzania danymi w cache, np. Write-Through, Write-Back.

## Opisz różnice pomiędzy skalowaniem silnym a słabym.

Skalowanie silne oznacza zwiększenie liczby procesorów przy stałym rozmiarze problemu, podczas gdy skalowanie słabe oznacza zwiększenie liczby procesorów wraz ze wzrostem rozmiaru problemu. Skalowanie silne ocenia wydajność w kontekście stałego problemu, a skalowanie słabe w kontekście rosnącego problemu.

## Wymień i opisz rodzaje konfliktów danych.

Rodzaje konfliktów danych obejmują:

- **Read-After-Write (RAW)**: Przeczytanie danych przed ich zapisaniem.
- **Write-After-Read (WAR)**: Zapisanie danych po ich przeczytaniu.
- **Write-After-Write (WAW)**: Zapisanie danych po wcześniejszym ich zapisaniu.

## Wymień i opisz rodzaje nadmiaru, które należy wprowadzić do systemu w celu poprawy jego niezawodności.

Rodzaje nadmiaru obejmują:

- **Nadmiar sprzętowy**: Duplikacja elementów sprzętowych, np. zasilacze, dyski (RAID).
- **Nadmiar czasowy**: Powtórzenie operacji w celu weryfikacji wyników.
- **Nadmiar informacyjny**: Kodowanie danych w celu wykrycia i korekcji błędów, np. kody ECC.

## Wymień i krótko opisz możliwe tryby pracy układu DMA

DMA (Direct Memory Access) może pracować w różnych trybach:

1. **Cycle Stealing**: DMA odbiera jedno słowo (lub kilka słów) pamięci w każdym cyklu zegara procesora.
2. **Burst Mode**: DMA odbiera bloki danych w jednym cyklu zegara procesora, co jest szybsze, ale może obciążać magistralę.
3. **Demand Mode**: DMA działa tylko na żądanie, co zmniejsza użycie magistrali w porównaniu do trybu cyklowego.

---

## Opisz funkcję prologu i epilogu

**Funkcja prologu** to część kodu wykonywana na początku funkcji, która inicjalizuje i przygotowuje środowisko przed wykonaniem właściwego ciała funkcji.

**Funkcja epilogu** to część kodu wykonywana na końcu funkcji, która przywraca pierwotne ustawienia środowiska lub przekazuje wyniki obliczeń.

---

## Omów krótko zalety i wady całkowicie skojarzeniowych pamięci podręcznych

**Zalety całkowicie skojarzeniowych pamięci podręcznych**: Szybki dostęp do danych, brak konfliktów adresowych wewnętrznych.

**Wady całkowicie skojarzeniowych pamięci podręcznych**: Możliwość konfliktów w przypadku współdzielenia często używanych danych (takich jak tablice).

---

## Opisz krótko czym jest i co zawiera kontekst procesu

**Kontekst procesu** to zbiór informacji o stanie wykonania danego procesu, w tym wartości rejestrów, licznik instrukcji, stos, deskryptory otwartych plików i inne dane niezbędne do jego wznowienia po zatrzymaniu.

---

## Omów krótko ideę skoku opóźnionego. W jakim celu jest stosowany?

**Skok opóźniony** polega na tym, że instrukcja skoku nie jest natychmiast wykonywana po jej napotkaniu, lecz po wykonaniu kolejnych instrukcji. Jest stosowany w celu zwiększenia wydajności poprzez uniknięcie opóźnień związanych z pobieraniem instrukcji skoku.

---

## Opisz krótko na czym polega strategia optymalnej wymiany stron

**Strategia optymalnej wymiany stron** polega na wyborze do wymiany takiej strony, która nie będzie potrzebna najbliższej przyszłości, aby zminimalizować liczbę wymian i zapewnić szybszy dostęp do potrzebnych stron.

---

## Opisz krótko pełny mechanizm translacji adresu stosowany w architekturze x86

**Mechanizm translacji adresu w architekturze x86** obejmuje dwie główne techniki:

- **Segmentacja**: Przekształcanie segmentów adresowych w fizyczne adresy pamięci.
- **Paging**: Dzielenie pamięci na strony i mapowanie stron wirtualnych na strony fizyczne za pomocą tablic stron (Page Tables).
