TimeQuest Timing Analyzer report for uk101_41kRAM
Sat Jul 18 14:06:46 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'serialClock'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'cpuClock'
 15. Slow Model Hold: 'serialClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Recovery: 'serialClock'
 18. Slow Model Recovery: 'clk'
 19. Slow Model Recovery: 'cpuClock'
 20. Slow Model Removal: 'cpuClock'
 21. Slow Model Removal: 'serialClock'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'serialClock'
 25. Slow Model Minimum Pulse Width: 'cpuClock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Output Enable Times
 33. Minimum Output Enable Times
 34. Output Disable Times
 35. Minimum Output Disable Times
 36. Fast Model Setup Summary
 37. Fast Model Hold Summary
 38. Fast Model Recovery Summary
 39. Fast Model Removal Summary
 40. Fast Model Minimum Pulse Width Summary
 41. Fast Model Setup: 'cpuClock'
 42. Fast Model Setup: 'serialClock'
 43. Fast Model Setup: 'clk'
 44. Fast Model Hold: 'cpuClock'
 45. Fast Model Hold: 'clk'
 46. Fast Model Hold: 'serialClock'
 47. Fast Model Recovery: 'serialClock'
 48. Fast Model Recovery: 'clk'
 49. Fast Model Recovery: 'cpuClock'
 50. Fast Model Removal: 'serialClock'
 51. Fast Model Removal: 'cpuClock'
 52. Fast Model Removal: 'clk'
 53. Fast Model Minimum Pulse Width: 'clk'
 54. Fast Model Minimum Pulse Width: 'serialClock'
 55. Fast Model Minimum Pulse Width: 'cpuClock'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Progagation Delay
 72. Minimum Progagation Delay
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uk101_41kRAM                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }         ;
; cpuClock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }    ;
; serialClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClock } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 38.03 MHz  ; 38.03 MHz       ; cpuClock    ;      ;
; 94.82 MHz  ; 94.82 MHz       ; clk         ;      ;
; 171.14 MHz ; 171.14 MHz      ; serialClock ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; cpuClock    ; -19.535 ; -2129.595     ;
; serialClock ; -11.265 ; -3069.649     ;
; clk         ; -9.546  ; -3211.602     ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -2.378 ; -41.545       ;
; serialClock ; -0.102 ; -0.612        ;
; clk         ; 0.483  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -9.900 ; -257.372      ;
; clk         ; -1.568 ; -13.890       ;
; cpuClock    ; 1.209  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -1.447 ; -2.894        ;
; serialClock ; -0.423 ; -4.094        ;
; clk         ; 1.914  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.567 ; -2122.105       ;
; serialClock ; -0.742 ; -454.104        ;
; cpuClock    ; -0.742 ; -290.864        ;
+-------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                            ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -19.535 ; T65:u1|IR[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.344     ; 20.231     ;
; -19.461 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 20.152     ;
; -19.449 ; T65:u1|PC[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.341     ; 20.148     ;
; -19.420 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 20.111     ;
; -19.192 ; T65:u1|PC[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.341     ; 19.891     ;
; -19.171 ; T65:u1|BAH[7]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.094      ; 20.305     ;
; -19.148 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 19.839     ;
; -19.146 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.496      ; 20.682     ;
; -19.082 ; T65:u1|IR[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.353     ; 19.769     ;
; -19.034 ; T65:u1|DL[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 19.725     ;
; -19.018 ; T65:u1|IR[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.381     ; 19.677     ;
; -18.944 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 19.598     ;
; -18.932 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.378     ; 19.594     ;
; -18.926 ; T65:u1|DL[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 19.617     ;
; -18.912 ; T65:u1|IR[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.353     ; 19.599     ;
; -18.903 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 19.557     ;
; -18.862 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.352     ; 19.550     ;
; -18.860 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.341     ; 19.559     ;
; -18.795 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.352     ; 19.483     ;
; -18.772 ; T65:u1|PC[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.341     ; 19.471     ;
; -18.715 ; T65:u1|IR[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -2.301     ; 17.454     ;
; -18.715 ; T65:u1|PC[13]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.047      ; 19.802     ;
; -18.713 ; T65:u1|IR[4]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 19.756     ;
; -18.675 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.378     ; 19.337     ;
; -18.660 ; T65:u1|PC[10]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.047      ; 19.747     ;
; -18.654 ; T65:u1|BAH[7]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.057      ; 19.751     ;
; -18.641 ; T65:u1|PC[12]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.099      ; 19.780     ;
; -18.639 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.677     ;
; -18.635 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.352     ; 19.323     ;
; -18.631 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 19.285     ;
; -18.629 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.459      ; 20.128     ;
; -18.627 ; T65:u1|PC[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 19.673     ;
; -18.623 ; T65:u1|IR[7]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -2.301     ; 17.362     ;
; -18.618 ; T65:u1|IR[4]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.361     ; 19.297     ;
; -18.598 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.636     ;
; -18.578 ; T65:u1|IR[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -2.301     ; 17.317     ;
; -18.565 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.390     ; 19.215     ;
; -18.559 ; T65:u1|DL[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 19.250     ;
; -18.544 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.366     ; 19.218     ;
; -18.541 ; T65:u1|PC[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.341     ; 19.240     ;
; -18.532 ; T65:u1|PC[1]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.358     ; 19.214     ;
; -18.517 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 19.171     ;
; -18.503 ; T65:u1|DL[1]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.366     ; 19.177     ;
; -18.496 ; T65:u1|PC[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 19.194     ;
; -18.478 ; T65:u1|DL[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 19.169     ;
; -18.409 ; T65:u1|PC[15]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.099      ; 19.548     ;
; -18.409 ; T65:u1|DL[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 19.063     ;
; -18.395 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.390     ; 19.045     ;
; -18.370 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 19.416     ;
; -18.354 ; T65:u1|BusA_r[0]        ; T65:u1|P[1]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.414     ;
; -18.352 ; T65:u1|PC[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.342     ; 19.050     ;
; -18.349 ; T65:u1|BAH[7]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.441      ; 19.830     ;
; -18.348 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.353     ; 19.035     ;
; -18.345 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.389     ; 18.996     ;
; -18.343 ; T65:u1|PC[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.378     ; 19.005     ;
; -18.326 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.364     ;
; -18.324 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.843      ; 20.207     ;
; -18.299 ; T65:u1|IR[4]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.354     ;
; -18.278 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.389     ; 18.929     ;
; -18.275 ; T65:u1|PC[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.358     ; 18.957     ;
; -18.260 ; T65:u1|IR[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.294     ;
; -18.255 ; T65:u1|PC[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.378     ; 18.917     ;
; -18.254 ; T65:u1|BAH[7]           ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.077      ; 19.371     ;
; -18.231 ; T65:u1|DL[2]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.366     ; 18.905     ;
; -18.229 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.479      ; 19.748     ;
; -18.225 ; T65:u1|DL[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.275     ;
; -18.213 ; T65:u1|PC[1]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 19.271     ;
; -18.212 ; T65:u1|DL[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.250     ;
; -18.198 ; T65:u1|IR[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -2.338     ; 16.900     ;
; -18.198 ; T65:u1|PC[13]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.248     ;
; -18.184 ; T65:u1|DL[1]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.234     ;
; -18.165 ; T65:u1|IR[1]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.370     ; 18.835     ;
; -18.143 ; T65:u1|PC[10]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 19.193     ;
; -18.142 ; T65:u1|IR[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.353     ; 18.829     ;
; -18.141 ; T65:u1|PC[14]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.047      ; 19.228     ;
; -18.124 ; T65:u1|PC[12]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.062      ; 19.226     ;
; -18.118 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.389     ; 18.769     ;
; -18.117 ; T65:u1|DL[3]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.366     ; 18.791     ;
; -18.106 ; T65:u1|IR[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -2.338     ; 16.808     ;
; -18.104 ; T65:u1|DL[4]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 19.142     ;
; -18.095 ; T65:u1|BAH[6]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.094      ; 19.229     ;
; -18.090 ; T65:u1|IR[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 19.124     ;
; -18.061 ; T65:u1|IR[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -2.338     ; 16.763     ;
; -18.042 ; T65:u1|DL[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 18.696     ;
; -18.040 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 19.075     ;
; -18.038 ; T65:u1|PC[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 19.084     ;
; -18.024 ; T65:u1|PC[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.378     ; 18.686     ;
; -18.018 ; T65:u1|DL[7]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.349     ; 18.709     ;
; -18.017 ; T65:u1|PC[11]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.047      ; 19.104     ;
; -18.009 ; T65:u1|DL[4]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.366     ; 18.683     ;
; -17.995 ; T65:u1|IR[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.370     ; 18.665     ;
; -17.979 ; T65:u1|PC[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.379     ; 18.640     ;
; -17.973 ; T65:u1|MCycle[2]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 19.008     ;
; -17.961 ; T65:u1|DL[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.386     ; 18.615     ;
; -17.956 ; T65:u1|PC[0]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 19.014     ;
; -17.950 ; T65:u1|PC[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.996     ;
; -17.945 ; T65:u1|MCycle[0]        ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.369     ; 18.616     ;
; -17.943 ; T65:u1|PC[2]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.358     ; 18.625     ;
; -17.939 ; T65:u1|BAH[5]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.081      ; 19.060     ;
; -17.935 ; T65:u1|BAH[7]           ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.453      ; 19.428     ;
+---------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClock'                                                                                             ;
+---------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.265 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.284     ;
; -11.209 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.236     ;
; -11.204 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.227     ;
; -11.204 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.227     ;
; -11.204 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.227     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.178 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.484      ; 13.202     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~103 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~107 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~109 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~108 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~105 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~102 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~104 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.141 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~106 ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 13.174     ;
; -11.140 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~217 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.163     ;
; -11.140 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~216 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.163     ;
; -11.122 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 1.492      ; 13.154     ;
; -11.117 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 1.488      ; 13.145     ;
; -11.117 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 1.488      ; 13.145     ;
; -11.117 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 1.488      ; 13.145     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~119 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~123 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~124 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~118 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~120 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.116 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~122 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.138     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.092 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.119     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.063 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.479      ; 13.082     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~103 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~107 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~109 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~108 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~105 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~102 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~104 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.054 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~106 ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 13.092     ;
; -11.053 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~217 ; cpuClock     ; serialClock ; 0.500        ; 1.488      ; 13.081     ;
; -11.053 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~216 ; cpuClock     ; serialClock ; 0.500        ; 1.488      ; 13.081     ;
; -11.036 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 1.495      ; 13.071     ;
; -11.031 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 1.491      ; 13.062     ;
; -11.031 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 1.491      ; 13.062     ;
; -11.031 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 1.491      ; 13.062     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~119 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~123 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~124 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~118 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~120 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.029 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~122 ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.056     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~135 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~139 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~141 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~140 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~137 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~134 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~136 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.027 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~138 ; cpuClock     ; serialClock ; 0.500        ; 1.482      ; 13.049     ;
; -11.007 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.034     ;
; -11.002 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.025     ;
; -11.002 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.025     ;
; -11.002 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 1.483      ; 13.025     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
; -10.996 ; T65:u1|PC[0] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 1.487      ; 13.023     ;
+---------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -9.546 ; UK101TextDisplay:u6|charScanLine[3]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.586     ;
; -9.448 ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.002     ; 10.486     ;
; -9.402 ; UK101TextDisplay:u6|pixelCount[2]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.016     ; 10.426     ;
; -9.376 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.082     ; 10.334     ;
; -9.278 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.082     ; 10.236     ;
; -9.184 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.094     ; 10.130     ;
; -9.180 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.082     ; 10.138     ;
; -9.133 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.094     ; 10.079     ;
; -9.109 ; UK101TextDisplay:u6|pixelCount[1]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.149     ;
; -9.071 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3] ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.082     ; 10.029     ;
; -9.042 ; UK101TextDisplay:u6|charScanLine[1]                                                 ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; -0.002     ; 10.080     ;
; -8.992 ; UK101TextDisplay:u6|pixelCount[0]                                                   ; UK101TextDisplay:u6|video  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.032     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.540 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.491      ; 10.071     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.478 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 10.004     ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.454 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.988      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.425 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.951      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.411 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.477      ; 9.928      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.244 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.756      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.232 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.480      ; 9.752      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.209 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.494      ; 9.743      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.203 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.715      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.165 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.691      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[0] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[1] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.125 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.472      ; 9.637      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.087 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.482      ; 9.609      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[2] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[3] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[4] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[5] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[6] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
; -8.051 ; T65:u1|DL[3]                                                                        ; OutLatch:latchIO1|Q_tmp[7] ; cpuClock     ; clk         ; 1.000        ; 0.486      ; 9.577      ;
+--------+-------------------------------------------------------------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                         ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.378 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[16]     ; clk          ; cpuClock    ; 0.000        ; 3.673      ; 1.601      ;
; -2.374 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[8]      ; clk          ; cpuClock    ; 0.000        ; 3.673      ; 1.605      ;
; -2.227 ; sd_controller:sd1|sd_write_flag  ; sd_controller:sd1|host_write_flag ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 1.756      ;
; -2.202 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[12]     ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 1.779      ;
; -1.809 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[15]     ; clk          ; cpuClock    ; 0.000        ; 3.672      ; 2.169      ;
; -1.797 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[24]     ; clk          ; cpuClock    ; 0.000        ; 3.673      ; 2.182      ;
; -1.680 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[14]     ; clk          ; cpuClock    ; 0.000        ; 3.672      ; 2.298      ;
; -1.667 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[19]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.316      ;
; -1.657 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[18]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.326      ;
; -1.471 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[23]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.512      ;
; -1.433 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[11]     ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 2.548      ;
; -1.348 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[10]     ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 2.633      ;
; -1.339 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[17]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.644      ;
; -1.316 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[20]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.667      ;
; -1.308 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[13]     ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 2.673      ;
; -1.308 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[9]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 2.673      ;
; -1.158 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[21]     ; clk          ; cpuClock    ; 0.000        ; 3.677      ; 2.825      ;
; -0.962 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[0]      ; clk          ; cpuClock    ; 0.000        ; 3.678      ; 3.022      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[7]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[6]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[5]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[4]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[3]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[2]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.892 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[1]      ; clk          ; cpuClock    ; 0.000        ; 3.675      ; 3.089      ;
; -0.885 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[22]     ; clk          ; cpuClock    ; 0.000        ; 3.683      ; 3.104      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[31]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[29]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[28]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[27]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[26]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.789 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[25]     ; clk          ; cpuClock    ; 0.000        ; 3.684      ; 3.201      ;
; -0.123 ; sd_controller:sd1|sdhc           ; sd_controller:sd1|address[30]     ; clk          ; cpuClock    ; 0.000        ; 3.680      ; 3.863      ;
; -0.063 ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[1]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.959      ; 2.202      ;
; -0.062 ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[0]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.959      ; 2.203      ;
; 0.031  ; bufferedUART:u5|txByteSent       ; bufferedUART:u5|txByteWritten     ; serialClock  ; cpuClock    ; -0.500       ; 1.476      ; 1.313      ;
; 0.062  ; sd_controller:sd1|sd_read_flag   ; sd_controller:sd1|host_read_flag  ; clk          ; cpuClock    ; -0.500       ; 1.660      ; 1.528      ;
; 0.190  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.030      ; 5.526      ;
; 0.318  ; T65:u1|IR[3]                     ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.957      ; 2.581      ;
; 0.374  ; T65:u1|S[5]                      ; T65:u1|BusA_r[5]                  ; cpuClock     ; cpuClock    ; 0.000        ; 2.314      ; 2.994      ;
; 0.416  ; T65:u1|IR[0]                     ; T65:u1|ALU_Op_r[2]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.946      ; 2.668      ;
; 0.430  ; T65:u1|IR[0]                     ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.957      ; 2.693      ;
; 0.449  ; T65:u1|S[2]                      ; T65:u1|BusA_r[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 2.315      ; 3.070      ;
; 0.499  ; T65:u1|MCycle[1]                 ; T65:u1|MCycle[1]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[0]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|MCycle[2]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_read     ; sd_controller:sd1|block_read      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_write    ; sd_controller:sd1|block_write     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|address[8]     ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T65:u1|RstCycle                  ; T65:u1|RstCycle                   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|address[24]    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.556  ; T65:u1|MCycle[2]                 ; T65:u1|Y[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.955      ; 2.817      ;
; 0.576  ; T65:u1|IR[3]                     ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.946      ; 2.828      ;
; 0.590  ; T65:u1|MCycle[2]                 ; T65:u1|X[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.960      ; 2.856      ;
; 0.608  ; T65:u1|BAL[1]                    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.545      ; 5.459      ;
; 0.610  ; T65:u1|MCycle[2]                 ; T65:u1|Y[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.960      ; 2.876      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[23]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[21]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[20]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[19]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[18]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.617  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[17]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.034      ; 5.957      ;
; 0.644  ; T65:u1|MCycle[2]                 ; T65:u1|X[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.936      ; 2.886      ;
; 0.657  ; T65:u1|AD[2]                     ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.191      ; 5.154      ;
; 0.679  ; T65:u1|IR[2]                     ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.957      ; 2.942      ;
; 0.722  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.032      ; 6.060      ;
; 0.722  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.032      ; 6.060      ;
; 0.722  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.032      ; 6.060      ;
; 0.722  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 5.032      ; 6.060      ;
; 0.722  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 5.032      ; 6.060      ;
; 0.724  ; T65:u1|MCycle[1]                 ; T65:u1|Y[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.955      ; 2.985      ;
; 0.733  ; T65:u1|BAL[2]                    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.169      ; 5.208      ;
; 0.752  ; bufferedUART:u5|rxReadPointer[5] ; bufferedUART:u5|rxReadPointer[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.058      ;
; 0.760  ; T65:u1|MCycle[1]                 ; T65:u1|X[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.960      ; 3.026      ;
; 0.778  ; T65:u1|MCycle[1]                 ; T65:u1|Y[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.960      ; 3.044      ;
; 0.793  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[1]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.099      ;
; 0.794  ; T65:u1|MCycle[0]                 ; T65:u1|MCycle[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.100      ;
; 0.814  ; T65:u1|MCycle[1]                 ; T65:u1|X[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.936      ; 3.056      ;
; 0.820  ; T65:u1|MCycle[1]                 ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.958      ; 3.084      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.863  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|din_latched[7]  ; cpuClock     ; cpuClock    ; 0.000        ; 5.039      ; 6.208      ;
; 0.873  ; T65:u1|IR[1]                     ; T65:u1|ALU_Op_r[3]                ; cpuClock     ; cpuClock    ; 0.000        ; 1.959      ; 3.138      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[2]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[3]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[4]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[1]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.886  ; T65:u1|Set_Addr_To_r[1]          ; bufferedUART:u5|txByteLatch[0]    ; cpuClock     ; cpuClock    ; 0.000        ; 3.824      ; 5.016      ;
; 0.905  ; T65:u1|Set_Addr_To_r[1]          ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 5.030      ; 6.241      ;
; 0.913  ; T65:u1|PC[9]                     ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 4.636      ; 5.855      ;
; 0.926  ; T65:u1|MCycle[0]                 ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 1.958      ; 3.190      ;
; 0.941  ; T65:u1|MCycle[1]                 ; T65:u1|ABC[0]                     ; cpuClock     ; cpuClock    ; 0.000        ; 1.955      ; 3.202      ;
; 0.956  ; T65:u1|S[2]                      ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 4.536      ; 5.798      ;
; 0.960  ; T65:u1|MCycle[2]                 ; T65:u1|Y[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 1.976      ; 3.242      ;
+--------+----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClock'                                                                                                                                 ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; -0.102 ; cpuClock                               ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; 0.000        ; 3.718      ; 4.226      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[7] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[6] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[5] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[4] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[3] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[2] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[1] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.133  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[0] ; cpuClock     ; serialClock ; 0.000        ; 3.742      ; 4.485      ;
; 0.178  ; cpuClock                               ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 3.746      ; 4.534      ;
; 0.179  ; cpuClock                               ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; 0.000        ; 3.746      ; 4.535      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[6]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[5]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[4]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[3]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[2]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[1]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.186  ; cpuClock                               ; bufferedUART:u5|txBuffer[0]            ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.541      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.398  ; cpuClock                               ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; -0.500       ; 3.718      ; 4.226      ;
; 0.499  ; bufferedUART:u5|rxState.idle           ; bufferedUART:u5|rxState.idle           ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxBitCount[0]          ; bufferedUART:u5|rxBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxBitCount[1]          ; bufferedUART:u5|rxBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxBitCount[2]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxBitCount[3]          ; bufferedUART:u5|rxBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxState.dataBit        ; bufferedUART:u5|rxState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txBitCount[0]          ; bufferedUART:u5|txBitCount[0]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txBitCount[1]          ; bufferedUART:u5|txBitCount[1]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txBitCount[2]          ; bufferedUART:u5|txBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txBitCount[3]          ; bufferedUART:u5|txBitCount[3]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txState.stopBit        ; bufferedUART:u5|txState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txState.dataBit        ; bufferedUART:u5|txState.dataBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|rxState.stopBit        ; bufferedUART:u5|rxState.stopBit        ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txBuffer[7]            ; bufferedUART:u5|txBuffer[7]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:u5|txd                    ; bufferedUART:u5|txd                    ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 0.805      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~183           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~187           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~189           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~188           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~185           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~182           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~184           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.612  ; cpuClock                               ; bufferedUART:u5|rxBuffer~186           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.955      ;
; 0.614  ; cpuClock                               ; bufferedUART:u5|rxBuffer~157           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.957      ;
; 0.614  ; cpuClock                               ; bufferedUART:u5|rxBuffer~156           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.957      ;
; 0.614  ; cpuClock                               ; bufferedUART:u5|rxBuffer~150           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.957      ;
; 0.614  ; cpuClock                               ; bufferedUART:u5|rxBuffer~152           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.957      ;
; 0.614  ; cpuClock                               ; bufferedUART:u5|rxBuffer~154           ; cpuClock     ; serialClock ; 0.000        ; 3.733      ; 4.957      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[7] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[6] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[5] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[4] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[3] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[2] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[1] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.633  ; cpuClock                               ; bufferedUART:u5|rxCurrentByteBuffer[0] ; cpuClock     ; serialClock ; -0.500       ; 3.742      ; 4.485      ;
; 0.678  ; cpuClock                               ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; -0.500       ; 3.746      ; 4.534      ;
; 0.679  ; cpuClock                               ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; -0.500       ; 3.746      ; 4.535      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[6]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[5]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[4]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[3]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[2]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[1]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.686  ; cpuClock                               ; bufferedUART:u5|txBuffer[0]            ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.541      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~39            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~43            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~45            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~44            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~41            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~38            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~40            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.721  ; cpuClock                               ; bufferedUART:u5|rxBuffer~42            ; cpuClock     ; serialClock ; 0.000        ; 3.717      ; 5.048      ;
; 0.733  ; bufferedUART:u5|txBuffer[1]            ; bufferedUART:u5|txBuffer[0]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.039      ;
; 0.741  ; bufferedUART:u5|rxInPointer[5]         ; bufferedUART:u5|rxInPointer[5]         ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.047      ;
; 0.745  ; bufferedUART:u5|txBuffer[5]            ; bufferedUART:u5|txBuffer[4]            ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.051      ;
; 0.746  ; bufferedUART:u5|rxCurrentByteBuffer[5] ; bufferedUART:u5|rxCurrentByteBuffer[4] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.052      ;
; 0.747  ; bufferedUART:u5|rxCurrentByteBuffer[3] ; bufferedUART:u5|rxCurrentByteBuffer[2] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.053      ;
; 0.756  ; bufferedUART:u5|rxBitCount[1]          ; bufferedUART:u5|rxBitCount[2]          ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.062      ;
; 0.757  ; bufferedUART:u5|rxCurrentByteBuffer[1] ; bufferedUART:u5|rxCurrentByteBuffer[0] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.063      ;
; 0.764  ; bufferedUART:u5|rxCurrentByteBuffer[4] ; bufferedUART:u5|rxCurrentByteBuffer[3] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.070      ;
; 0.765  ; bufferedUART:u5|rxCurrentByteBuffer[7] ; bufferedUART:u5|rxCurrentByteBuffer[6] ; serialClock  ; serialClock ; 0.000        ; 0.000      ; 1.071      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~35            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~37            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~36            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~33            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~30            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~32            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.781  ; cpuClock                               ; bufferedUART:u5|rxBuffer~34            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.107      ;
; 0.784  ; cpuClock                               ; bufferedUART:u5|rxBuffer~19            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.110      ;
; 0.784  ; cpuClock                               ; bufferedUART:u5|rxBuffer~21            ; cpuClock     ; serialClock ; 0.000        ; 3.716      ; 5.110      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.483 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.844      ; 3.898      ;
; 0.496 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.832      ; 3.899      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[1]             ; UK101TextDisplay:u6|charScanLine[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][7]                     ; UK101keyboard:u9|keys[2][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][7]                     ; UK101keyboard:u9|keys[4][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][7]                     ; UK101keyboard:u9|keys[5][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][7]                     ; UK101keyboard:u9|keys[1][7]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][6]                     ; UK101keyboard:u9|keys[7][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][6]                     ; UK101keyboard:u9|keys[6][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][6]                     ; UK101keyboard:u9|keys[5][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][6]                     ; UK101keyboard:u9|keys[4][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][6]                     ; UK101keyboard:u9|keys[3][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][6]                     ; UK101keyboard:u9|keys[2][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][6]                     ; UK101keyboard:u9|keys[0][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][6]                     ; UK101keyboard:u9|keys[1][6]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][3]                     ; UK101keyboard:u9|keys[3][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][3]                     ; UK101keyboard:u9|keys[7][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][3]                     ; UK101keyboard:u9|keys[6][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][3]                     ; UK101keyboard:u9|keys[2][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][3]                     ; UK101keyboard:u9|keys[1][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][3]                     ; UK101keyboard:u9|keys[5][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][3]                     ; UK101keyboard:u9|keys[4][3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][2]                     ; UK101keyboard:u9|keys[2][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][2]                     ; UK101keyboard:u9|keys[1][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[0][2]                     ; UK101keyboard:u9|keys[0][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][2]                     ; UK101keyboard:u9|keys[3][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][2]                     ; UK101keyboard:u9|keys[4][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][2]                     ; UK101keyboard:u9|keys[7][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][2]                     ; UK101keyboard:u9|keys[6][2]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[5][4]                     ; UK101keyboard:u9|keys[5][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[4][4]                     ; UK101keyboard:u9|keys[4][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[1][4]                     ; UK101keyboard:u9|keys[1][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[2][4]                     ; UK101keyboard:u9|keys[2][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[3][4]                     ; UK101keyboard:u9|keys[3][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[6][4]                     ; UK101keyboard:u9|keys[6][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UK101keyboard:u9|keys[7][4]                     ; UK101keyboard:u9|keys[7][4]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClock'                                                                                            ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.900 ; T65:u1|DL[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.937     ;
; -9.854 ; T65:u1|DL[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.892     ;
; -9.854 ; T65:u1|DL[0] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.892     ;
; -9.854 ; T65:u1|DL[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.892     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.813 ; T65:u1|IR[4] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.502      ; 11.855     ;
; -9.767 ; T65:u1|IR[4] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.503      ; 11.810     ;
; -9.767 ; T65:u1|IR[4] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.503      ; 11.810     ;
; -9.767 ; T65:u1|IR[4] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.503      ; 11.810     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.727 ; T65:u1|PC[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.772     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.698 ; T65:u1|DL[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.497      ; 11.735     ;
; -9.681 ; T65:u1|PC[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.727     ;
; -9.681 ; T65:u1|PC[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.727     ;
; -9.681 ; T65:u1|PC[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.727     ;
; -9.652 ; T65:u1|DL[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.690     ;
; -9.652 ; T65:u1|DL[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.690     ;
; -9.652 ; T65:u1|DL[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.498      ; 11.690     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.631 ; T65:u1|PC[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.505      ; 11.676     ;
; -9.585 ; T65:u1|PC[0] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.631     ;
; -9.585 ; T65:u1|PC[0] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.631     ;
; -9.585 ; T65:u1|PC[0] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.506      ; 11.631     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.503 ; T65:u1|DL[0] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.515     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.416 ; T65:u1|IR[4] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.477      ; 11.433     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.360 ; T65:u1|IR[1] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 1.493      ; 11.393     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.330 ; T65:u1|PC[1] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.350     ;
; -9.314 ; T65:u1|IR[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.494      ; 11.348     ;
; -9.314 ; T65:u1|IR[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 1.494      ; 11.348     ;
; -9.314 ; T65:u1|IR[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 1.494      ; 11.348     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.301 ; T65:u1|DL[1] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 1.472      ; 11.313     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
; -9.234 ; T65:u1|PC[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 1.480      ; 11.254     ;
+--------+--------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.568 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.609      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.402 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.443      ;
; -1.346 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.386      ;
; -1.180 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 2.220      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.209 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 3.671      ; 3.502      ;
; 1.209 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 3.671      ; 3.502      ;
; 2.181 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 3.671      ; 2.530      ;
; 2.181 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 3.671      ; 2.530      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.447 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 3.671      ; 2.530      ;
; -1.447 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 3.671      ; 2.530      ;
; -0.475 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 3.671      ; 3.502      ;
; -0.475 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 3.671      ; 3.502      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClock'                                                                                                        ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.423 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.423 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 3.721      ; 3.908      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; -0.041 ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 3.720      ; 4.289      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.077  ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 3.721      ; 3.908      ;
; 0.310  ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 3.746      ; 4.666      ;
; 0.310  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 3.746      ; 4.666      ;
; 0.310  ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 3.746      ; 4.666      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.356  ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 3.745      ; 4.711      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.459  ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 3.720      ; 4.289      ;
; 0.810  ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 3.746      ; 4.666      ;
; 0.810  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 3.746      ; 4.666      ;
; 0.810  ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 3.746      ; 4.666      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 0.856  ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 3.745      ; 4.711      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.431  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.324      ; 5.561      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.737  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 2.318      ; 5.861      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 3.813  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 2.323      ; 5.942      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.119  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 2.317      ; 6.242      ;
; 4.164  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 2.349      ; 6.319      ;
; 4.164  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 2.349      ; 6.319      ;
; 4.164  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 2.349      ; 6.319      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.204  ; T65:u1|PC[9]            ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.921      ; 5.931      ;
; 4.210  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 2.348      ; 6.364      ;
; 4.210  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 2.348      ; 6.364      ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.914 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.220      ;
; 2.080 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 2.386      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.136 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.443      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
; 2.302 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.001      ; 2.609      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 9.185  ; 9.185  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 4.844  ; 4.844  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 4.682  ; 4.682  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 10.430 ; 10.430 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 15.253 ; 15.253 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 14.217 ; 14.217 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 15.232 ; 15.232 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.840 ; 14.840 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 15.253 ; 15.253 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 13.333 ; 13.333 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 13.058 ; 13.058 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.211 ; 12.211 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 12.643 ; 12.643 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 8.316  ; 8.316  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -6.021 ; -6.021 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -4.578 ; -4.578 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -4.416 ; -4.416 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -4.562 ; -4.562 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -5.009 ; -5.009 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -7.497 ; -7.497 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -8.646 ; -8.646 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -8.265 ; -8.265 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -8.700 ; -8.700 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -6.298 ; -6.298 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -5.800 ; -5.800 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -5.009 ; -5.009 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -5.018 ; -5.018 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -4.785 ; -4.785 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.410  ; 8.410  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 7.988  ; 7.988  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.119  ; 8.119  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.131  ; 8.131  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.707  ; 7.707  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.832  ; 7.832  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
; sdCS             ; clk         ; 7.930  ; 7.930  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 10.016 ; 10.016 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 8.036  ; 8.036  ; Rise       ; clk             ;
; video            ; clk         ; 7.537  ; 7.537  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.936  ; 9.936  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 17.470 ; 17.470 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 8.026  ; 8.026  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 8.210  ; 8.210  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 13.309 ; 13.309 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 12.566 ; 12.566 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.309 ; 13.309 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 12.564 ; 12.564 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 12.277 ; 12.277 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 12.644 ; 12.644 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 12.574 ; 12.574 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 13.101 ; 13.101 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 13.260 ; 13.260 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 11.422 ; 11.422 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 10.491 ; 10.491 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 10.407 ; 10.407 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 10.331 ; 10.331 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 10.666 ; 10.666 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 9.399  ; 9.399  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 9.440  ; 9.440  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 10.162 ; 10.162 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.740 ; 15.740 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 13.590 ; 13.590 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.953 ; 13.953 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 14.494 ; 14.494 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 15.740 ; 15.740 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 15.596 ; 15.596 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 15.302 ; 15.302 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 14.488 ; 14.488 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 15.040 ; 15.040 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.689  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 6.347  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 16.780 ; 16.780 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 16.567 ; 16.567 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.905 ; 10.905 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.410  ; 8.410  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 7.707  ; 7.707  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 7.988  ; 7.988  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.119  ; 8.119  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.131  ; 8.131  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.707  ; 7.707  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.832  ; 7.832  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
; sdCS             ; clk         ; 7.930  ; 7.930  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 8.504  ; 8.504  ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 8.036  ; 8.036  ; Rise       ; clk             ;
; video            ; clk         ; 7.537  ; 7.537  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.571  ; 9.571  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 12.202 ; 12.202 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 6.689  ; 8.026  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 6.347  ; 8.210  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 8.189  ; 8.189  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 9.637  ; 9.637  ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 9.022  ; 9.022  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 8.741  ; 8.741  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 8.928  ; 8.928  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 9.297  ; 9.297  ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 9.251  ; 9.251  ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 9.681  ; 9.681  ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 8.733  ; 8.733  ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 9.343  ; 9.343  ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 10.011 ; 10.011 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 8.734  ; 8.734  ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 9.093  ; 9.093  ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 8.548  ; 8.548  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 8.618  ; 8.618  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 8.189  ; 8.189  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 8.883  ; 8.883  ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 10.698 ; 10.698 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 10.828 ; 10.828 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 10.698 ; 10.698 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 11.463 ; 11.463 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 12.281 ; 12.281 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 11.982 ; 11.982 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 12.004 ; 12.004 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 11.825 ; 11.825 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 12.411 ; 12.411 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.689  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 6.347  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 15.000 ; 15.000 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 13.458 ; 13.458 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.905 ; 10.905 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.649 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.377 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.649 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.367 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.744 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.748 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.649 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.377 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.649 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.651 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.367 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.744 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.748 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.649     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.377     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.649     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.367     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.744     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.748     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 8.649     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.377     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 8.649     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.651     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.367     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.744     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.748     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -5.482 ; -528.453      ;
; serialClock ; -2.954 ; -791.964      ;
; clk         ; -2.196 ; -511.662      ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; cpuClock    ; -0.599 ; -7.957        ;
; clk         ; -0.509 ; -1.207        ;
; serialClock ; -0.387 ; -14.650       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -2.604 ; -67.154       ;
; clk         ; 0.007  ; 0.000         ;
; cpuClock    ; 0.733  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; serialClock ; -0.416 ; -7.663        ;
; cpuClock    ; -0.168 ; -0.336        ;
; clk         ; 0.751  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; clk         ; -2.000 ; -1422.572       ;
; serialClock ; -0.500 ; -306.000        ;
; cpuClock    ; -0.500 ; -196.000        ;
+-------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                           ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.482 ; T65:u1|BAH[7]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.573      ;
; -5.428 ; T65:u1|IR[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.964     ; 5.496      ;
; -5.391 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.191      ; 6.614      ;
; -5.377 ; T65:u1|IR[7]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.964     ; 5.445      ;
; -5.358 ; T65:u1|IR[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.964     ; 5.426      ;
; -5.353 ; T65:u1|IR[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 6.291      ;
; -5.336 ; T65:u1|PC[13]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 6.406      ;
; -5.310 ; T65:u1|DL[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.241      ;
; -5.279 ; T65:u1|PC[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 6.217      ;
; -5.278 ; T65:u1|DL[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.209      ;
; -5.272 ; T65:u1|PC[10]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 6.342      ;
; -5.256 ; T65:u1|BAH[7]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 6.321      ;
; -5.246 ; T65:u1|DL[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.177      ;
; -5.242 ; T65:u1|PC[12]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.068      ; 6.342      ;
; -5.220 ; T65:u1|PC[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 6.158      ;
; -5.207 ; T65:u1|DL[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.138      ;
; -5.202 ; T65:u1|IR[6]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.990     ; 5.244      ;
; -5.185 ; T65:u1|MCycle[0]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 6.118      ;
; -5.182 ; T65:u1|IR[1]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 6.115      ;
; -5.181 ; T65:u1|MCycle[1]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 6.114      ;
; -5.171 ; T65:u1|PC[15]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.068      ; 6.271      ;
; -5.165 ; T65:u1|BAH[7]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.157      ; 6.354      ;
; -5.165 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.165      ; 6.362      ;
; -5.157 ; T65:u1|PC[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 6.095      ;
; -5.151 ; T65:u1|MCycle[2]        ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 6.084      ;
; -5.151 ; T65:u1|IR[7]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.990     ; 5.193      ;
; -5.137 ; T65:u1|DL[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.068      ;
; -5.132 ; T65:u1|IR[5]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.990     ; 5.174      ;
; -5.130 ; T65:u1|IR[0]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 6.063      ;
; -5.128 ; T65:u1|PC[11]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 6.198      ;
; -5.127 ; T65:u1|BAL[0]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.978     ; 5.181      ;
; -5.127 ; T65:u1|IR[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 6.039      ;
; -5.123 ; T65:u1|PC[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 6.061      ;
; -5.111 ; T65:u1|IR[6]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.866     ; 5.277      ;
; -5.110 ; T65:u1|PC[13]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 6.154      ;
; -5.088 ; T65:u1|PC[14]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.038      ; 6.158      ;
; -5.088 ; T65:u1|BAH[3]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.179      ;
; -5.084 ; T65:u1|DL[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.127     ; 5.989      ;
; -5.074 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.289      ; 6.395      ;
; -5.073 ; T65:u1|DL[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 6.004      ;
; -5.060 ; T65:u1|IR[7]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.866     ; 5.226      ;
; -5.059 ; T65:u1|Set_Addr_To_r[1] ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.193      ; 6.284      ;
; -5.059 ; T65:u1|S[0]             ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.975     ; 5.116      ;
; -5.056 ; T65:u1|BAH[5]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.147      ;
; -5.053 ; T65:u1|PC[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 5.965      ;
; -5.052 ; T65:u1|PC[5]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.098     ; 5.986      ;
; -5.052 ; T65:u1|DL[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.127     ; 5.957      ;
; -5.048 ; T65:u1|BAH[7]           ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.046      ; 6.126      ;
; -5.047 ; T65:u1|BAH[6]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.138      ;
; -5.046 ; T65:u1|PC[10]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 6.090      ;
; -5.042 ; T65:u1|DL[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 5.973      ;
; -5.041 ; T65:u1|IR[5]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.866     ; 5.207      ;
; -5.036 ; T65:u1|IR[4]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.072      ;
; -5.021 ; T65:u1|PC[6]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.098     ; 5.955      ;
; -5.021 ; T65:u1|IR[2]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 5.954      ;
; -5.020 ; T65:u1|DL[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.127     ; 5.925      ;
; -5.019 ; T65:u1|PC[13]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.136      ; 6.187      ;
; -5.018 ; T65:u1|PC[4]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.094     ; 5.956      ;
; -5.016 ; T65:u1|PC[12]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.042      ; 6.090      ;
; -5.011 ; T65:u1|BAH[4]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.102      ;
; -5.010 ; T65:u1|BAH[7]           ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.161      ; 6.203      ;
; -5.005 ; T65:u1|BAH[2]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.096      ;
; -4.994 ; T65:u1|PC[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 5.906      ;
; -4.993 ; T65:u1|DL[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 6.022      ;
; -4.981 ; T65:u1|DL[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.127     ; 5.886      ;
; -4.970 ; T65:u1|IR[6]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.977     ; 5.025      ;
; -4.962 ; T65:u1|PC[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.998      ;
; -4.961 ; T65:u1|DL[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.990      ;
; -4.959 ; T65:u1|MCycle[0]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.125     ; 5.866      ;
; -4.957 ; T65:u1|IR[3]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.099     ; 5.890      ;
; -4.957 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.178      ; 6.167      ;
; -4.956 ; T65:u1|IR[1]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.125     ; 5.863      ;
; -4.956 ; T65:u1|IR[6]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.862     ; 5.126      ;
; -4.955 ; T65:u1|PC[10]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.136      ; 6.123      ;
; -4.955 ; T65:u1|MCycle[1]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.125     ; 5.862      ;
; -4.954 ; T65:u1|BAH[0]           ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.059      ; 6.045      ;
; -4.945 ; T65:u1|PC[15]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.042      ; 6.019      ;
; -4.931 ; T65:u1|PC[2]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 5.843      ;
; -4.929 ; T65:u1|DL[2]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.958      ;
; -4.925 ; T65:u1|MCycle[2]        ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.125     ; 5.832      ;
; -4.925 ; T65:u1|PC[12]           ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.166      ; 6.123      ;
; -4.919 ; T65:u1|IR[4]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.107     ; 5.844      ;
; -4.919 ; T65:u1|Set_Addr_To_r[0] ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.293      ; 6.244      ;
; -4.919 ; T65:u1|IR[7]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.977     ; 4.974      ;
; -4.911 ; T65:u1|DL[4]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.127     ; 5.816      ;
; -4.909 ; T65:u1|DL[7]            ; T65:u1|BAL[7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.101     ; 5.840      ;
; -4.905 ; T65:u1|IR[7]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.862     ; 5.075      ;
; -4.904 ; T65:u1|IR[0]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.125     ; 5.811      ;
; -4.903 ; T65:u1|PC[0]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.939      ;
; -4.902 ; T65:u1|PC[11]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.946      ;
; -4.902 ; T65:u1|PC[13]           ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.959      ;
; -4.901 ; T65:u1|BAL[0]           ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -1.004     ; 4.929      ;
; -4.900 ; T65:u1|IR[5]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.977     ; 4.955      ;
; -4.897 ; T65:u1|PC[3]            ; T65:u1|BAL[5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.120     ; 5.809      ;
; -4.890 ; T65:u1|DL[3]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 5.919      ;
; -4.886 ; T65:u1|IR[5]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.862     ; 5.056      ;
; -4.881 ; T65:u1|IR[4]            ; T65:u1|BAL[4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.921      ;
; -4.876 ; T65:u1|DL[0]            ; T65:u1|BAL[1] ; cpuClock     ; cpuClock    ; 1.000        ; -0.114     ; 5.794      ;
; -4.868 ; T65:u1|MCycle[0]        ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.899      ;
; -4.865 ; T65:u1|IR[1]            ; T65:u1|BAL[6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 5.896      ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClock'                                                                                            ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.954 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.200      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~103 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 0.718      ; 4.180      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~107 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~109 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~108 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~105 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~102 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~104 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.930 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~106 ; cpuClock     ; serialClock ; 0.500        ; 0.724      ; 4.186      ;
; -2.918 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.167      ;
; -2.918 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.167      ;
; -2.918 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.167      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~119 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~123 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~124 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~118 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~120 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.917 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~122 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.164      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~135 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~139 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~141 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~140 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~137 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~134 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~136 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.902 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~138 ; cpuClock     ; serialClock ; 0.500        ; 0.715      ; 4.149      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.899 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.138      ;
; -2.891 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~217 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.140      ;
; -2.891 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~216 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.140      ;
; -2.877 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~99  ; cpuClock     ; serialClock ; 0.500        ; 0.712      ; 4.121      ;
; -2.875 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~227 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.129      ;
; -2.875 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~228 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.129      ;
; -2.875 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~225 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.129      ;
; -2.875 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~226 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.129      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~103 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~91  ; cpuClock     ; serialClock ; 0.500        ; 0.711      ; 4.118      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~107 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~109 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~108 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~105 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~102 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~104 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.875 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~106 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.124      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.868 ; T65:u1|PC[1] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 0.714      ; 4.114      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~71  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~75  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~77  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~76  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~73  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~70  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~72  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.867 ; T65:u1|DL[1] ; bufferedUART:u5|rxBuffer~74  ; cpuClock     ; serialClock ; 0.500        ; 0.707      ; 4.106      ;
; -2.863 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~161 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.117      ;
; -2.863 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~160 ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 4.117      ;
; -2.863 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~249 ; cpuClock     ; serialClock ; 0.500        ; 0.710      ; 4.105      ;
; -2.863 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~246 ; cpuClock     ; serialClock ; 0.500        ; 0.710      ; 4.105      ;
; -2.863 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~248 ; cpuClock     ; serialClock ; 0.500        ; 0.710      ; 4.105      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~119 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~123 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~125 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~124 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~121 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~118 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~120 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.862 ; T65:u1|DL[0] ; bufferedUART:u5|rxBuffer~122 ; cpuClock     ; serialClock ; 0.500        ; 0.708      ; 4.102      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~231 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~235 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~237 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~236 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~233 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~230 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~232 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.860 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~234 ; cpuClock     ; serialClock ; 0.500        ; 0.717      ; 4.109      ;
; -2.851 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~111 ; cpuClock     ; serialClock ; 0.500        ; 0.698      ; 4.081      ;
; -2.851 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~117 ; cpuClock     ; serialClock ; 0.500        ; 0.698      ; 4.081      ;
; -2.851 ; T65:u1|IR[4] ; bufferedUART:u5|rxBuffer~116 ; cpuClock     ; serialClock ; 0.500        ; 0.698      ; 4.081      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                           ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.196 ; UK101TextDisplay:u6|charScanLine[2]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.229      ;
; -2.194 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.185      ;
; -2.179 ; UK101TextDisplay:u6|charScanLine[3]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.211      ;
; -2.174 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.165      ;
; -2.172 ; UK101TextDisplay:u6|pixelCount[2]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.190      ;
; -2.145 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.054     ; 3.123      ;
; -2.145 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.136      ;
; -2.110 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.041     ; 3.101      ;
; -2.110 ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1] ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; -0.054     ; 3.088      ;
; -2.100 ; UK101TextDisplay:u6|pixelCount[0]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.132      ;
; -2.088 ; UK101TextDisplay:u6|pixelCount[1]                                                   ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.120      ;
; -2.071 ; UK101TextDisplay:u6|charScanLine[1]                                                 ; UK101TextDisplay:u6|video                                                                                   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.104      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.685 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.284      ;
; -1.660 ; T65:u1|Write_Data_r[1]                                                              ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2 ; cpuClock     ; clk         ; 1.000        ; -0.262     ; 2.397      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.630 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.222      ;
; -1.623 ; T65:u1|Write_Data_r[1]                                                              ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_datain_reg1 ; cpuClock     ; clk         ; 1.000        ; -0.249     ; 2.373      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.615 ; T65:u1|IR[4]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.199      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.599 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.198      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.598 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.190      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.596 ; T65:u1|DL[0]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.173      ;
; -1.584 ; T65:u1|Write_Data_r[0]                                                              ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3 ; cpuClock     ; clk         ; 1.000        ; -0.262     ; 2.321      ;
; -1.579 ; T65:u1|Write_Data_r[1]                                                              ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1 ; cpuClock     ; clk         ; 1.000        ; -0.262     ; 2.316      ;
; -1.578 ; T65:u1|Write_Data_r[0]                                                              ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_datain_reg3 ; cpuClock     ; clk         ; 1.000        ; -0.249     ; 2.328      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.565 ; T65:u1|PC[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.552      ; 3.149      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.564 ; T65:u1|DL[1]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.141      ;
; -1.555 ; sd_controller:sd1|host_write_flag                                                   ; sd_controller:sd1|\fsm:bit_counter[1]                                                                       ; cpuClock     ; clk         ; 1.000        ; -1.013     ; 1.574      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.548 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.560      ; 3.140      ;
; -1.542 ; sd_controller:sd1|\fsm:bit_counter[2]                                               ; sd_controller:sd1|\fsm:bit_counter[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.004     ; 2.570      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.540 ; T65:u1|PC[0]                                                                        ; OutLatch:latchIO1|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.567      ; 3.139      ;
; -1.533 ; T65:u1|X[4]                                                                         ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3 ; cpuClock     ; clk         ; 1.000        ; -0.273     ; 2.259      ;
; -1.533 ; sd_controller:sd1|\fsm:bit_counter[0]                                               ; sd_controller:sd1|\fsm:bit_counter[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.004     ; 2.561      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[0]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[1]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[4]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[5]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[6]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.532 ; T65:u1|DL[2]                                                                        ; OutLatch:latchIO0|Q_tmp[7]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.545      ; 3.109      ;
; -1.527 ; sd_controller:sd1|\fsm:bit_counter[3]                                               ; sd_controller:sd1|\fsm:bit_counter[1]                                                                       ; clk          ; clk         ; 1.000        ; -0.003     ; 2.556      ;
; -1.514 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[2]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.562      ; 3.108      ;
; -1.514 ; T65:u1|IR[1]                                                                        ; OutLatch:latchIO1|Q_tmp[3]                                                                                  ; cpuClock     ; clk         ; 1.000        ; 0.562      ; 3.108      ;
+--------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                        ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.599 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[8]      ; clk          ; cpuClock    ; 0.000        ; 1.010      ; 0.563      ;
; -0.598 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[16]     ; clk          ; cpuClock    ; 0.000        ; 1.010      ; 0.564      ;
; -0.552 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[12]     ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 0.611      ;
; -0.538 ; sd_controller:sd1|sd_write_flag ; sd_controller:sd1|host_write_flag ; clk          ; cpuClock    ; 0.000        ; 1.014      ; 0.628      ;
; -0.435 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[15]     ; clk          ; cpuClock    ; 0.000        ; 1.009      ; 0.726      ;
; -0.429 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[24]     ; clk          ; cpuClock    ; 0.000        ; 1.010      ; 0.733      ;
; -0.405 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[19]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.759      ;
; -0.401 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[18]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.763      ;
; -0.355 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[14]     ; clk          ; cpuClock    ; 0.000        ; 1.009      ; 0.806      ;
; -0.337 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[23]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.827      ;
; -0.326 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[11]     ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 0.837      ;
; -0.315 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[10]     ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 0.848      ;
; -0.299 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[20]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.865      ;
; -0.270 ; T65:u1|IR[1]                    ; T65:u1|ALU_Op_r[1]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.873      ; 0.755      ;
; -0.270 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[17]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.894      ;
; -0.268 ; T65:u1|IR[1]                    ; T65:u1|ALU_Op_r[0]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.873      ; 0.757      ;
; -0.268 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[9]      ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 0.895      ;
; -0.245 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.877      ; 1.784      ;
; -0.196 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[21]     ; clk          ; cpuClock    ; 0.000        ; 1.012      ; 0.968      ;
; -0.184 ; T65:u1|IR[3]                    ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 0.845      ;
; -0.162 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[13]     ; clk          ; cpuClock    ; 0.000        ; 1.011      ; 1.001      ;
; -0.155 ; T65:u1|IR[0]                    ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 0.874      ;
; -0.151 ; T65:u1|S[5]                     ; T65:u1|BusA_r[5]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.975      ; 0.976      ;
; -0.117 ; T65:u1|S[2]                     ; T65:u1|BusA_r[2]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.975      ; 1.010      ;
; -0.113 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[22]     ; clk          ; cpuClock    ; 0.000        ; 1.019      ; 1.058      ;
; -0.082 ; T65:u1|IR[0]                    ; T65:u1|ALU_Op_r[2]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.863      ; 0.933      ;
; -0.063 ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.697      ; 1.786      ;
; -0.050 ; T65:u1|AD[2]                    ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.591      ; 1.693      ;
; -0.043 ; T65:u1|BAL[2]                   ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.582      ; 1.691      ;
; -0.037 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[0]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.128      ;
; -0.036 ; T65:u1|IR[3]                    ; T65:u1|Write_Data_r[2]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.863      ; 0.979      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[23]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[21]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[20]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[19]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[18]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.028 ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[17]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.879      ; 2.003      ;
; -0.023 ; T65:u1|MCycle[1]                ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.006      ;
; -0.022 ; T65:u1|Set_Addr_To_r[1]         ; T65:u1|BAL[0]                     ; cpuClock     ; cpuClock    ; 0.000        ; 1.171      ; 1.301      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[31]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[29]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[28]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[27]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[26]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.020 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[25]     ; clk          ; cpuClock    ; 0.000        ; 1.020      ; 1.152      ;
; -0.008 ; T65:u1|MCycle[0]                ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.021      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[7]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[6]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[5]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[4]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[3]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[2]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; -0.007 ; sd_controller:sd1|sdhc          ; sd_controller:sd1|address[1]      ; clk          ; cpuClock    ; 0.000        ; 1.013      ; 1.158      ;
; 0.007  ; T65:u1|MCycle[2]                ; T65:u1|Y[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.874      ; 1.033      ;
; 0.013  ; T65:u1|S[2]                     ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.687      ; 1.852      ;
; 0.019  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[13]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.878      ; 2.049      ;
; 0.019  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[12]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.878      ; 2.049      ;
; 0.019  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[11]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.878      ; 2.049      ;
; 0.019  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[10]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.878      ; 2.049      ;
; 0.019  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[9]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.878      ; 2.049      ;
; 0.022  ; T65:u1|IR[2]                    ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.051      ;
; 0.026  ; T65:u1|MCycle[2]                ; T65:u1|X[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.878      ; 1.056      ;
; 0.027  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.877      ; 2.056      ;
; 0.030  ; T65:u1|Set_Addr_To_r[0]         ; sd_controller:sd1|address[24]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.875      ; 2.057      ;
; 0.031  ; T65:u1|IR[1]                    ; T65:u1|ALU_Op_r[3]                ; cpuClock     ; cpuClock    ; 0.000        ; 0.873      ; 1.056      ;
; 0.033  ; T65:u1|PC[9]                    ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.761      ; 1.946      ;
; 0.035  ; T65:u1|Set_Addr_To_r[0]         ; T65:u1|BAL[0]                     ; cpuClock     ; cpuClock    ; 0.000        ; 1.169      ; 1.356      ;
; 0.037  ; T65:u1|MCycle[2]                ; T65:u1|Y[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.878      ; 1.067      ;
; 0.051  ; T65:u1|MCycle[2]                ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.080      ;
; 0.058  ; T65:u1|MCycle[1]                ; T65:u1|Y[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.874      ; 1.084      ;
; 0.061  ; T65:u1|MCycle[2]                ; T65:u1|X[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.855      ; 1.068      ;
; 0.074  ; T65:u1|S[7]                     ; T65:u1|BusA_r[7]                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.985      ; 1.211      ;
; 0.075  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[16]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.877      ; 2.104      ;
; 0.079  ; T65:u1|MCycle[1]                ; T65:u1|X[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.878      ; 1.109      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[1]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.081  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|din_latched[7]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.886      ; 2.119      ;
; 0.082  ; T65:u1|IR[1]                    ; T65:u1|Write_Data_r[0]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.111      ;
; 0.088  ; T65:u1|MCycle[1]                ; T65:u1|Y[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.878      ; 1.118      ;
; 0.096  ; T65:u1|BAL[1]                   ; sd_controller:sd1|address[8]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.697      ; 1.945      ;
; 0.105  ; T65:u1|PC[8]                    ; sd_controller:sd1|address[0]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.725      ; 1.982      ;
; 0.109  ; T65:u1|PC[9]                    ; sd_controller:sd1|address[1]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.755      ; 2.016      ;
; 0.114  ; T65:u1|MCycle[1]                ; T65:u1|X[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.855      ; 1.121      ;
; 0.116  ; T65:u1|PC[10]                   ; sd_controller:sd1|din_latched[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 1.731      ; 1.999      ;
; 0.119  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[15]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.876      ; 2.147      ;
; 0.119  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[14]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.876      ; 2.147      ;
; 0.119  ; T65:u1|Set_Addr_To_r[1]         ; sd_controller:sd1|address[0]      ; cpuClock     ; cpuClock    ; 0.000        ; 1.880      ; 2.151      ;
; 0.122  ; T65:u1|PC[8]                    ; sd_controller:sd1|address[25]     ; cpuClock     ; cpuClock    ; 0.000        ; 1.732      ; 2.006      ;
; 0.129  ; T65:u1|IR[2]                    ; T65:u1|Write_Data_r[1]            ; cpuClock     ; cpuClock    ; 0.000        ; 0.877      ; 1.158      ;
; 0.130  ; T65:u1|MCycle[1]                ; T65:u1|ABC[0]                     ; cpuClock     ; cpuClock    ; 0.000        ; 0.874      ; 1.156      ;
; 0.131  ; T65:u1|MCycle[0]                ; T65:u1|Y[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.874      ; 1.157      ;
; 0.136  ; T65:u1|MCycle[2]                ; T65:u1|Y[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 1.176      ;
; 0.136  ; T65:u1|MCycle[2]                ; T65:u1|Y[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 1.176      ;
; 0.136  ; T65:u1|MCycle[2]                ; T65:u1|Y[5]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 1.176      ;
; 0.136  ; T65:u1|MCycle[2]                ; T65:u1|Y[7]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.888      ; 1.176      ;
; 0.140  ; T65:u1|MCycle[2]                ; T65:u1|Y[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.887      ; 1.179      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.509 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_we_reg       ; cpuClock     ; clk         ; 0.000        ; 1.490      ; 1.260      ;
; -0.493 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ; cpuClock     ; clk         ; 0.000        ; 1.477      ; 1.263      ;
; -0.097 ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a2~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.921      ; 0.962      ;
; -0.061 ; T65:u1|R_W_n_i                                  ; OutLatch:latchLED|Q_tmp[0]                                                                                   ; cpuClock     ; clk         ; 0.000        ; 0.844      ; 0.935      ;
; -0.042 ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a15~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.905      ; 1.001      ;
; -0.009 ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_we_reg       ; cpuClock     ; clk         ; -0.500       ; 1.490      ; 1.260      ;
; -0.005 ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a2~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 0.921      ; 1.054      ;
; 0.007  ; cpuClock                                        ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ; cpuClock     ; clk         ; -0.500       ; 1.477      ; 1.263      ;
; 0.049  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 1.123      ;
; 0.050  ; T65:u1|Set_Addr_To_r[0]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a15~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.903      ; 1.091      ;
; 0.051  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a1~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.915      ; 1.104      ;
; 0.058  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.937      ; 1.133      ;
; 0.064  ; T65:u1|BAL[1]                                   ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a2~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 0.741      ; 0.943      ;
; 0.089  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.901      ; 1.128      ;
; 0.093  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.917      ; 1.148      ;
; 0.103  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a15~porta_address_reg8  ; cpuClock     ; clk         ; 0.000        ; 0.905      ; 1.146      ;
; 0.113  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a6~porta_address_reg3 ; cpuClock     ; clk         ; 0.000        ; 0.925      ; 1.176      ;
; 0.115  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a2~porta_address_reg0 ; cpuClock     ; clk         ; 0.000        ; 0.921      ; 1.174      ;
; 0.139  ; T65:u1|BAH[1]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.783      ; 1.060      ;
; 0.147  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a6~porta_address_reg1 ; cpuClock     ; clk         ; 0.000        ; 0.925      ; 1.210      ;
; 0.148  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.917      ; 1.203      ;
; 0.158  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg1  ; cpuClock     ; clk         ; 0.000        ; 0.933      ; 1.229      ;
; 0.169  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a7~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.936      ; 1.243      ;
; 0.175  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a5~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.937      ; 1.250      ;
; 0.184  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.917      ; 1.239      ;
; 0.191  ; T65:u1|Set_Addr_To_r[1]                         ; CEGMON_ROM:u4|altsyncram:altsyncram_component|altsyncram_mjc1:auto_generated|ram_block1a6~porta_address_reg8 ; cpuClock     ; clk         ; 0.000        ; 0.925      ; 1.254      ;
; 0.196  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.922      ; 1.256      ;
; 0.198  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.901      ; 1.237      ;
; 0.204  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg11  ; cpuClock     ; clk         ; 0.000        ; 0.922      ; 1.264      ;
; 0.206  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a12~porta_address_reg2  ; cpuClock     ; clk         ; 0.000        ; 0.933      ; 1.277      ;
; 0.210  ; T65:u1|Set_Addr_To_r[1]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a9~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.925      ; 1.273      ;
; 0.210  ; T65:u1|BAH[1]                                   ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a8~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.788      ; 1.136      ;
; 0.211  ; T65:u1|R_W_n_i                                  ; OutLatch:latchIO1|Q_tmp[0]                                                                                   ; cpuClock     ; clk         ; 0.000        ; 0.844      ; 1.207      ;
; 0.211  ; T65:u1|R_W_n_i                                  ; OutLatch:latchIO1|Q_tmp[1]                                                                                   ; cpuClock     ; clk         ; 0.000        ; 0.844      ; 1.207      ;
; 0.212  ; T65:u1|Set_Addr_To_r[0]                         ; BasicRom:u2|altsyncram:altsyncram_component|altsyncram_4371:auto_generated|ram_block1a1~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.915      ; 1.265      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[1]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[2]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]      ; UK101keyboard:u9|ps2_intf:ps2|bit_count[3]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|ps2_intf:ps2|parity            ; UK101keyboard:u9|ps2_intf:ps2|parity                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|release                        ; UK101keyboard:u9|release                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][7]                     ; UK101keyboard:u9|keys[6][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][7]                     ; UK101keyboard:u9|keys[7][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][1]                     ; UK101keyboard:u9|keys[6][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][1]                     ; UK101keyboard:u9|keys[7][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][1]                     ; UK101keyboard:u9|keys[4][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][1]                     ; UK101keyboard:u9|keys[3][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][1]                     ; UK101keyboard:u9|keys[2][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][1]                     ; UK101keyboard:u9|keys[0][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[0]             ; UK101TextDisplay:u6|charScanLine[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[1]             ; UK101TextDisplay:u6|charScanLine[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charScanLine[2]             ; UK101TextDisplay:u6|charScanLine[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[0]                 ; UK101TextDisplay:u6|charVert[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[1]                 ; UK101TextDisplay:u6|charVert[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[2]                 ; UK101TextDisplay:u6|charVert[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|charVert[3]                 ; UK101TextDisplay:u6|charVert[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|vActive                     ; UK101TextDisplay:u6|vActive                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|hActive                     ; UK101TextDisplay:u6|hActive                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[0]          ; UK101TextDisplay:u6|pixelClockCount[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[1]          ; UK101TextDisplay:u6|pixelClockCount[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101TextDisplay:u6|pixelClockCount[2]          ; UK101TextDisplay:u6|pixelClockCount[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][1]                     ; UK101keyboard:u9|keys[1][1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[0][0]                     ; UK101keyboard:u9|keys[0][0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][5]                     ; UK101keyboard:u9|keys[7][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][5]                     ; UK101keyboard:u9|keys[6][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][5]                     ; UK101keyboard:u9|keys[1][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][5]                     ; UK101keyboard:u9|keys[5][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][5]                     ; UK101keyboard:u9|keys[4][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][5]                     ; UK101keyboard:u9|keys[2][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][5]                     ; UK101keyboard:u9|keys[3][5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[2][7]                     ; UK101keyboard:u9|keys[2][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][7]                     ; UK101keyboard:u9|keys[3][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][7]                     ; UK101keyboard:u9|keys[4][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][7]                     ; UK101keyboard:u9|keys[5][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[1][7]                     ; UK101keyboard:u9|keys[1][7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[7][6]                     ; UK101keyboard:u9|keys[7][6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[6][6]                     ; UK101keyboard:u9|keys[6][6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[5][6]                     ; UK101keyboard:u9|keys[5][6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[4][6]                     ; UK101keyboard:u9|keys[4][6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UK101keyboard:u9|keys[3][6]                     ; UK101keyboard:u9|keys[3][6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClock'                                                                                                    ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[0]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[1]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[2]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[5]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[4]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.387 ; cpuClock  ; bufferedUART:u5|rxInPointer[3]         ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.465      ;
; -0.381 ; cpuClock  ; bufferedUART:u5|txBuffer[7]            ; cpuClock     ; serialClock ; 0.000        ; 1.583      ; 1.495      ;
; -0.379 ; cpuClock  ; bufferedUART:u5|txd                    ; cpuClock     ; serialClock ; 0.000        ; 1.583      ; 1.497      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[7] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[6] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[5] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[4] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[3] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[2] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[1] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.308 ; cpuClock  ; bufferedUART:u5|rxCurrentByteBuffer[0] ; cpuClock     ; serialClock ; 0.000        ; 1.581      ; 1.566      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[6]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[5]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[4]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[3]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[2]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[1]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.279 ; cpuClock  ; bufferedUART:u5|txBuffer[0]            ; cpuClock     ; serialClock ; 0.000        ; 1.584      ; 1.598      ;
; -0.156 ; cpuClock  ; bufferedUART:u5|rxBuffer~157           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.710      ;
; -0.156 ; cpuClock  ; bufferedUART:u5|rxBuffer~156           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.710      ;
; -0.156 ; cpuClock  ; bufferedUART:u5|rxBuffer~150           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.710      ;
; -0.156 ; cpuClock  ; bufferedUART:u5|rxBuffer~152           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.710      ;
; -0.156 ; cpuClock  ; bufferedUART:u5|rxBuffer~154           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.710      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~183           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~187           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~189           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~188           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~185           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~182           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~184           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.155 ; cpuClock  ; bufferedUART:u5|rxBuffer~186           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.711      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~39            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~43            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~45            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~44            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~41            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~38            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~40            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.131 ; cpuClock  ; bufferedUART:u5|rxBuffer~42            ; cpuClock     ; serialClock ; 0.000        ; 1.557      ; 1.719      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~35            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~37            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~36            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~33            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~30            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~32            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.102 ; cpuClock  ; bufferedUART:u5|rxBuffer~34            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.747      ;
; -0.100 ; cpuClock  ; bufferedUART:u5|rxBuffer~19            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.749      ;
; -0.100 ; cpuClock  ; bufferedUART:u5|rxBuffer~21            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.749      ;
; -0.100 ; cpuClock  ; bufferedUART:u5|rxBuffer~20            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.749      ;
; -0.100 ; cpuClock  ; bufferedUART:u5|rxBuffer~17            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.749      ;
; -0.100 ; cpuClock  ; bufferedUART:u5|rxBuffer~14            ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.749      ;
; -0.088 ; cpuClock  ; bufferedUART:u5|rxBuffer~167           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.778      ;
; -0.088 ; cpuClock  ; bufferedUART:u5|rxBuffer~171           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.778      ;
; -0.088 ; cpuClock  ; bufferedUART:u5|rxBuffer~173           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.778      ;
; -0.088 ; cpuClock  ; bufferedUART:u5|rxBuffer~169           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.778      ;
; -0.088 ; cpuClock  ; bufferedUART:u5|rxBuffer~168           ; cpuClock     ; serialClock ; 0.000        ; 1.573      ; 1.778      ;
; -0.076 ; cpuClock  ; bufferedUART:u5|rxBuffer~172           ; cpuClock     ; serialClock ; 0.000        ; 1.572      ; 1.789      ;
; -0.076 ; cpuClock  ; bufferedUART:u5|rxBuffer~166           ; cpuClock     ; serialClock ; 0.000        ; 1.572      ; 1.789      ;
; -0.076 ; cpuClock  ; bufferedUART:u5|rxBuffer~170           ; cpuClock     ; serialClock ; 0.000        ; 1.572      ; 1.789      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~23            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~27            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~29            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~28            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~25            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~22            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~24            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.067 ; cpuClock  ; bufferedUART:u5|rxBuffer~26            ; cpuClock     ; serialClock ; 0.000        ; 1.568      ; 1.794      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~263           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~247           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.801      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~251           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.801      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~267           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~253           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.801      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~269           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~252           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.801      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~268           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~265           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~262           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~264           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~250           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.801      ;
; -0.062 ; cpuClock  ; bufferedUART:u5|rxBuffer~266           ; cpuClock     ; serialClock ; 0.000        ; 1.556      ; 1.787      ;
; -0.060 ; cpuClock  ; bufferedUART:u5|rxBuffer~115           ; cpuClock     ; serialClock ; 0.000        ; 1.559      ; 1.792      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~215           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~219           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~221           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~220           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~214           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.058 ; cpuClock  ; bufferedUART:u5|rxBuffer~218           ; cpuClock     ; serialClock ; 0.000        ; 1.570      ; 1.805      ;
; -0.018 ; cpuClock  ; bufferedUART:u5|rxBuffer~31            ; cpuClock     ; serialClock ; 0.000        ; 1.555      ; 1.830      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~175           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~179           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~181           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~180           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~177           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~174           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
; -0.015 ; cpuClock  ; bufferedUART:u5|rxBuffer~176           ; cpuClock     ; serialClock ; 0.000        ; 1.577      ; 1.855      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClock'                                                                                                ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.604 ; T65:u1|IR[4]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.862      ;
; -2.582 ; T65:u1|IR[4]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.841      ;
; -2.582 ; T65:u1|IR[4]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.841      ;
; -2.582 ; T65:u1|IR[4]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.841      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.549 ; T65:u1|DL[0]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.800      ;
; -2.527 ; T65:u1|DL[0]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.779      ;
; -2.527 ; T65:u1|DL[0]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.779      ;
; -2.527 ; T65:u1|DL[0]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.779      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.518 ; T65:u1|PC[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.776      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.517 ; T65:u1|DL[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.719      ; 3.768      ;
; -2.496 ; T65:u1|PC[1]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.755      ;
; -2.496 ; T65:u1|PC[1]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.755      ;
; -2.496 ; T65:u1|PC[1]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.755      ;
; -2.495 ; T65:u1|DL[1]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.747      ;
; -2.495 ; T65:u1|DL[1]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.747      ;
; -2.495 ; T65:u1|DL[1]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.720      ; 3.747      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.483 ; T65:u1|IR[4]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.719      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.459 ; T65:u1|PC[0]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.726      ; 3.717      ;
; -2.437 ; T65:u1|PC[0]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.696      ;
; -2.437 ; T65:u1|PC[0]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.696      ;
; -2.437 ; T65:u1|PC[0]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.727      ; 3.696      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.433 ; T65:u1|IR[1]     ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.686      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.428 ; T65:u1|DL[0]     ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.697      ; 3.657      ;
; -2.411 ; T65:u1|IR[1]     ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 3.665      ;
; -2.411 ; T65:u1|IR[1]     ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 3.665      ;
; -2.411 ; T65:u1|IR[1]     ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.500        ; 0.722      ; 3.665      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.406 ; T65:u1|MCycle[0] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.659      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.402 ; T65:u1|MCycle[2] ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.500        ; 0.721      ; 3.655      ;
; -2.397 ; T65:u1|PC[1]     ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.633      ;
; -2.397 ; T65:u1|PC[1]     ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.633      ;
; -2.397 ; T65:u1|PC[1]     ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.633      ;
; -2.397 ; T65:u1|PC[1]     ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.500        ; 0.704      ; 3.633      ;
+--------+------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.007 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.024      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.054 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.977      ;
; 0.082 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.950      ;
; 0.129 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.903      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.733 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.006      ; 1.305      ;
; 0.733 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.006      ; 1.305      ;
; 1.048 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 1.000        ; 1.008      ; 0.992      ;
; 1.048 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 1.000        ; 1.008      ; 0.992      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClock'                                                                                                        ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.416 ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.416 ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.437      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.288 ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.560      ; 1.565      ;
; -0.189 ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; 0.000        ; 1.583      ; 1.687      ;
; -0.189 ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; 0.000        ; 1.583      ; 1.687      ;
; -0.189 ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; 0.000        ; 1.583      ; 1.687      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; -0.167 ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; 0.000        ; 1.582      ; 1.708      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.084  ; cpuClock                ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.437      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.212  ; cpuClock                ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.560      ; 1.565      ;
; 0.311  ; cpuClock                ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.583      ; 1.687      ;
; 0.311  ; cpuClock                ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.583      ; 1.687      ;
; 0.311  ; cpuClock                ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.583      ; 1.687      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|rxBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|rxBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|txBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|txBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|txBitCount[2]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 0.333  ; cpuClock                ; bufferedUART:u5|txBitCount[3]   ; cpuClock     ; serialClock ; -0.500       ; 1.582      ; 1.708      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.316  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 1.959      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.429  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.070      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.444  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.991      ; 2.087      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|rxState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|rxState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.542  ; T65:u1|PC[9]            ; bufferedUART:u5|txState.idle    ; cpuClock     ; serialClock ; -0.500       ; 0.866      ; 2.060      ;
; 1.543  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 1.014      ; 2.209      ;
; 1.543  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txState.dataBit ; cpuClock     ; serialClock ; -0.500       ; 1.014      ; 2.209      ;
; 1.543  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|txByteSent      ; cpuClock     ; serialClock ; -0.500       ; 1.014      ; 2.209      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[3] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[1] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[2] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[4] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[5] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxClockCount[0] ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.557  ; T65:u1|Set_Addr_To_r[0] ; bufferedUART:u5|rxState.stopBit ; cpuClock     ; serialClock ; -0.500       ; 0.989      ; 2.198      ;
; 1.565  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxBitCount[0]   ; cpuClock     ; serialClock ; -0.500       ; 1.013      ; 2.230      ;
; 1.565  ; T65:u1|Set_Addr_To_r[1] ; bufferedUART:u5|rxBitCount[1]   ; cpuClock     ; serialClock ; -0.500       ; 1.013      ; 2.230      ;
+--------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.168 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 0.992      ;
; -0.168 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.008      ; 0.992      ;
; 0.147  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; clk          ; cpuClock    ; 0.000        ; 1.006      ; 1.305      ;
; 0.147  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; clk          ; cpuClock    ; 0.000        ; 1.006      ; 1.305      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.751 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.798 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.826 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.977      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
; 0.873 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.024      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|q_b[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; DisplayRam:u8|altsyncram:altsyncram_component|altsyncram_qi52:auto_generated|ram_block1a1~porta_address_reg2 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClock'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~141  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~142  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~143  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClock ; Fall       ; bufferedUART:u5|rxBuffer~144  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ABC[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|AD[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|ALU_Op_r[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAH[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BAL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusA_r[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T65:u1|BusB[4]     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+--------------+-------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+-------------+-------+-------+------------+-----------------+
; n_reset      ; clk         ; 3.705 ; 3.705 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 2.193 ; 2.193 ; Rise       ; clk             ;
; ps2Data      ; clk         ; 2.165 ; 2.165 ; Rise       ; clk             ;
; sdMISO       ; clk         ; 3.956 ; 3.956 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 5.830 ; 5.830 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 5.509 ; 5.509 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 5.830 ; 5.830 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 5.755 ; 5.755 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 5.789 ; 5.789 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 5.249 ; 5.249 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 5.168 ; 5.168 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 4.853 ; 4.853 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 5.064 ; 5.064 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 3.489 ; 3.489 ; Fall       ; serialClock     ;
+--------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.676 ; -2.676 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.073 ; -2.073 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.045 ; -2.045 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.113 ; -2.113 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -2.277 ; -2.277 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.040 ; -3.040 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.426 ; -3.426 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.334 ; -3.334 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -3.400 ; -3.400 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -2.714 ; -2.714 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -2.575 ; -2.575 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -2.277 ; -2.277 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -2.326 ; -2.326 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.376 ; -2.376 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.817 ; 3.817 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.868 ; 3.868 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.548 ; 3.548 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.565 ; 3.565 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.596 ; 3.596 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 4.202 ; 4.202 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 3.657 ; 3.657 ; Rise       ; clk             ;
; video            ; clk         ; 3.477 ; 3.477 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.378 ; 4.378 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 6.282 ; 6.282 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 3.260 ; 3.260 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 3.291 ; 3.291 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 4.903 ; 4.903 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 4.799 ; 4.799 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 4.848 ; 4.848 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 4.723 ; 4.723 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 4.556 ; 4.556 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 4.674 ; 4.674 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 4.630 ; 4.630 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 4.825 ; 4.825 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 4.903 ; 4.903 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 4.346 ; 4.346 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 4.081 ; 4.081 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 4.147 ; 4.147 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 3.999 ; 3.999 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.985 ; 3.985 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.610 ; 3.610 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.699 ; 3.699 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 4.000 ; 4.000 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 5.957 ; 5.957 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 5.297 ; 5.297 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 5.444 ; 5.444 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 5.605 ; 5.605 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 5.957 ; 5.957 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 5.911 ; 5.911 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 5.828 ; 5.828 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 5.599 ; 5.599 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 5.747 ; 5.747 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.674 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.509 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 6.205 ; 6.205 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 6.122 ; 6.122 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.465 ; 4.465 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.817 ; 3.817 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.868 ; 3.868 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.548 ; 3.548 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.565 ; 3.565 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.596 ; 3.596 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 3.769 ; 3.769 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 3.657 ; 3.657 ; Rise       ; clk             ;
; video            ; clk         ; 3.477 ; 3.477 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.282 ; 4.282 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.500 ; 4.500 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.674 ; 3.260 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.509 ; 3.291 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.304 ; 3.304 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 3.799 ; 3.799 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.609 ; 3.609 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.543 ; 3.543 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.515 ; 3.515 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 3.639 ; 3.639 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.604 ; 3.604 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.799 ; 3.799 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.470 ; 3.470 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.650 ; 3.650 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.934 ; 3.934 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 3.634 ; 3.634 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 3.609 ; 3.609 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.363 ; 3.363 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.330 ; 3.330 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.304 ; 3.304 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 3.523 ; 3.523 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 4.123 ; 4.123 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.178 ; 4.178 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.123 ; 4.123 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.367 ; 4.367 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.615 ; 4.615 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.514 ; 4.514 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 4.522 ; 4.522 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 4.461 ; 4.461 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.674 ; 4.674 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.674 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.509 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.666 ; 5.666 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 5.222 ; 5.222 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.465 ; 4.465 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.530 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.751 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.530 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.741 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.861 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.864 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.530 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.751 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.530 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.533 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.741 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.861 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.864 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.530     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.751     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.530     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.741     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.861     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.864     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.530     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.751     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.530     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.533     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.741     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.861     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.864     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -19.535   ; -2.378  ; -9.900   ; -1.447  ; -2.567              ;
;  clk             ; -9.546    ; -0.509  ; -1.568   ; 0.751   ; -2.567              ;
;  cpuClock        ; -19.535   ; -2.378  ; 0.733    ; -1.447  ; -0.742              ;
;  serialClock     ; -11.265   ; -0.387  ; -9.900   ; -0.423  ; -0.742              ;
; Design-wide TNS  ; -8410.846 ; -42.157 ; -271.262 ; -7.999  ; -2867.073           ;
;  clk             ; -3211.602 ; -1.207  ; -13.890  ; 0.000   ; -2122.105           ;
;  cpuClock        ; -2129.595 ; -41.545 ; 0.000    ; -2.894  ; -290.864            ;
;  serialClock     ; -3069.649 ; -14.650 ; -257.372 ; -7.663  ; -454.104            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; 9.185  ; 9.185  ; Rise       ; clk             ;
; ps2Clk       ; clk         ; 4.844  ; 4.844  ; Rise       ; clk             ;
; ps2Data      ; clk         ; 4.682  ; 4.682  ; Rise       ; clk             ;
; sdMISO       ; clk         ; 10.430 ; 10.430 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; 15.253 ; 15.253 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; 14.217 ; 14.217 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; 15.232 ; 15.232 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; 14.840 ; 14.840 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; 15.253 ; 15.253 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; 13.333 ; 13.333 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; 13.058 ; 13.058 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; 12.211 ; 12.211 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; 12.643 ; 12.643 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; 8.316  ; 8.316  ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+--------------+-------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+-------------+--------+--------+------------+-----------------+
; n_reset      ; clk         ; -2.676 ; -2.676 ; Rise       ; clk             ;
; ps2Clk       ; clk         ; -2.073 ; -2.073 ; Rise       ; clk             ;
; ps2Data      ; clk         ; -2.045 ; -2.045 ; Rise       ; clk             ;
; sdMISO       ; clk         ; -2.113 ; -2.113 ; Rise       ; clk             ;
; sramData[*]  ; cpuClock    ; -2.277 ; -2.277 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock    ; -3.040 ; -3.040 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock    ; -3.426 ; -3.426 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock    ; -3.334 ; -3.334 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock    ; -3.400 ; -3.400 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock    ; -2.714 ; -2.714 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock    ; -2.575 ; -2.575 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock    ; -2.277 ; -2.277 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock    ; -2.326 ; -2.326 ; Rise       ; cpuClock        ;
; rxd          ; serialClock ; -2.376 ; -2.376 ; Fall       ; serialClock     ;
+--------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------------+-------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+-------------+--------+--------+------------+-----------------+
; J6IO8[*]         ; clk         ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 8.223  ; 8.223  ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 8.801  ; 8.801  ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 8.375  ; 8.375  ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 8.709  ; 8.709  ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 8.396  ; 8.396  ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 8.410  ; 8.410  ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 7.988  ; 7.988  ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 8.119  ; 8.119  ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 8.068  ; 8.068  ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 8.131  ; 8.131  ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 7.707  ; 7.707  ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 8.495  ; 8.495  ; Rise       ; clk             ;
; driveLED         ; clk         ; 7.832  ; 7.832  ; Rise       ; clk             ;
; ledOut           ; clk         ; 7.645  ; 7.645  ; Rise       ; clk             ;
; sdCS             ; clk         ; 7.930  ; 7.930  ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 10.016 ; 10.016 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 8.036  ; 8.036  ; Rise       ; clk             ;
; video            ; clk         ; 7.537  ; 7.537  ; Rise       ; clk             ;
; videoSync        ; clk         ; 9.936  ; 9.936  ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 17.470 ; 17.470 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 8.026  ; 8.026  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 8.210  ; 8.210  ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 13.309 ; 13.309 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 12.566 ; 12.566 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 13.309 ; 13.309 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 12.564 ; 12.564 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 12.277 ; 12.277 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 12.644 ; 12.644 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 12.574 ; 12.574 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 13.101 ; 13.101 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 13.260 ; 13.260 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 11.422 ; 11.422 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 10.491 ; 10.491 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 10.407 ; 10.407 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 10.331 ; 10.331 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 10.666 ; 10.666 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 9.399  ; 9.399  ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 9.440  ; 9.440  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 10.162 ; 10.162 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 15.740 ; 15.740 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 13.590 ; 13.590 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 13.953 ; 13.953 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 14.494 ; 14.494 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 15.740 ; 15.740 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 15.596 ; 15.596 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 15.302 ; 15.302 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 14.488 ; 14.488 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 15.040 ; 15.040 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;        ; 6.689  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;        ; 6.347  ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 16.780 ; 16.780 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 16.567 ; 16.567 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 10.905 ; 10.905 ; Fall       ; serialClock     ;
+------------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+------------------+-------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+-------------+-------+-------+------------+-----------------+
; J6IO8[*]         ; clk         ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  J6IO8[0]        ; clk         ; 3.658 ; 3.658 ; Rise       ; clk             ;
;  J6IO8[1]        ; clk         ; 3.910 ; 3.910 ; Rise       ; clk             ;
;  J6IO8[2]        ; clk         ; 3.795 ; 3.795 ; Rise       ; clk             ;
;  J6IO8[3]        ; clk         ; 3.884 ; 3.884 ; Rise       ; clk             ;
;  J6IO8[4]        ; clk         ; 3.815 ; 3.815 ; Rise       ; clk             ;
;  J6IO8[5]        ; clk         ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  J6IO8[6]        ; clk         ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  J6IO8[7]        ; clk         ; 3.817 ; 3.817 ; Rise       ; clk             ;
; J8IO8[*]         ; clk         ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  J8IO8[0]        ; clk         ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  J8IO8[1]        ; clk         ; 3.985 ; 3.985 ; Rise       ; clk             ;
;  J8IO8[2]        ; clk         ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  J8IO8[3]        ; clk         ; 3.724 ; 3.724 ; Rise       ; clk             ;
;  J8IO8[4]        ; clk         ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  J8IO8[5]        ; clk         ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  J8IO8[6]        ; clk         ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  J8IO8[7]        ; clk         ; 3.868 ; 3.868 ; Rise       ; clk             ;
; driveLED         ; clk         ; 3.548 ; 3.548 ; Rise       ; clk             ;
; ledOut           ; clk         ; 3.565 ; 3.565 ; Rise       ; clk             ;
; sdCS             ; clk         ; 3.596 ; 3.596 ; Rise       ; clk             ;
; sdMOSI           ; clk         ; 3.769 ; 3.769 ; Rise       ; clk             ;
; sdSCLK           ; clk         ; 3.657 ; 3.657 ; Rise       ; clk             ;
; video            ; clk         ; 3.477 ; 3.477 ; Rise       ; clk             ;
; videoSync        ; clk         ; 4.282 ; 4.282 ; Rise       ; clk             ;
; n_sRamCS         ; cpuClock    ; 4.500 ; 4.500 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ; 2.674 ; 3.260 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ; 2.509 ; 3.291 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock    ; 3.304 ; 3.304 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock    ; 3.799 ; 3.799 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock    ; 3.609 ; 3.609 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock    ; 3.543 ; 3.543 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock    ; 3.515 ; 3.515 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock    ; 3.639 ; 3.639 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock    ; 3.604 ; 3.604 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock    ; 3.799 ; 3.799 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock    ; 3.470 ; 3.470 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock    ; 3.650 ; 3.650 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock    ; 3.934 ; 3.934 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock    ; 3.634 ; 3.634 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock    ; 3.609 ; 3.609 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock    ; 3.363 ; 3.363 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock    ; 3.330 ; 3.330 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock    ; 3.304 ; 3.304 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock    ; 3.523 ; 3.523 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock    ; 4.123 ; 4.123 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock    ; 4.178 ; 4.178 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock    ; 4.123 ; 4.123 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock    ; 4.367 ; 4.367 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock    ; 4.615 ; 4.615 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock    ; 4.514 ; 4.514 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock    ; 4.522 ; 4.522 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock    ; 4.461 ; 4.461 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock    ; 4.674 ; 4.674 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock    ;       ; 2.674 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock    ;       ; 2.509 ; Fall       ; cpuClock        ;
; rts              ; cpuClock    ; 5.666 ; 5.666 ; Fall       ; cpuClock        ;
; rts              ; serialClock ; 5.222 ; 5.222 ; Fall       ; serialClock     ;
; txd              ; serialClock ; 4.465 ; 4.465 ; Fall       ; serialClock     ;
+------------------+-------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 9.771 ;    ;    ; 9.771 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; n_reset    ; reset_LED   ; 4.807 ;    ;    ; 4.807 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11478    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 10072    ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 2542     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 363859   ; 119      ; 300      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4054     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clk         ; clk         ; 11478    ; 0        ; 0        ; 0        ;
; cpuClock    ; clk         ; 10072    ; 34       ; 0        ; 0        ;
; clk         ; cpuClock    ; 2542     ; 0        ; 1        ; 0        ;
; cpuClock    ; cpuClock    ; 363859   ; 119      ; 300      ; 353      ;
; serialClock ; cpuClock    ; 0        ; 1        ; 0        ; 306      ;
; cpuClock    ; serialClock ; 0        ; 0        ; 73687    ; 279      ;
; serialClock ; serialClock ; 0        ; 0        ; 0        ; 4054     ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; clk        ; clk         ; 18       ; 0        ; 0        ; 0        ;
; clk        ; cpuClock    ; 4        ; 0        ; 0        ; 0        ;
; cpuClock   ; serialClock ; 0        ; 0        ; 7128     ; 27       ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 544   ; 544  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 414   ; 414  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 18 14:06:42 2020
Info: Command: quartus_sta uk101_41kRAM -c uk101_41kRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uk101_41kRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name serialClock serialClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.535     -2129.595 cpuClock 
    Info (332119):   -11.265     -3069.649 serialClock 
    Info (332119):    -9.546     -3211.602 clk 
Info (332146): Worst-case hold slack is -2.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.378       -41.545 cpuClock 
    Info (332119):    -0.102        -0.612 serialClock 
    Info (332119):     0.483         0.000 clk 
Info (332146): Worst-case recovery slack is -9.900
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.900      -257.372 serialClock 
    Info (332119):    -1.568       -13.890 clk 
    Info (332119):     1.209         0.000 cpuClock 
Info (332146): Worst-case removal slack is -1.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.447        -2.894 cpuClock 
    Info (332119):    -0.423        -4.094 serialClock 
    Info (332119):     1.914         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2122.105 clk 
    Info (332119):    -0.742      -454.104 serialClock 
    Info (332119):    -0.742      -290.864 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.482      -528.453 cpuClock 
    Info (332119):    -2.954      -791.964 serialClock 
    Info (332119):    -2.196      -511.662 clk 
Info (332146): Worst-case hold slack is -0.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.599        -7.957 cpuClock 
    Info (332119):    -0.509        -1.207 clk 
    Info (332119):    -0.387       -14.650 serialClock 
Info (332146): Worst-case recovery slack is -2.604
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.604       -67.154 serialClock 
    Info (332119):     0.007         0.000 clk 
    Info (332119):     0.733         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.416        -7.663 serialClock 
    Info (332119):    -0.168        -0.336 cpuClock 
    Info (332119):     0.751         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1422.572 clk 
    Info (332119):    -0.500      -306.000 serialClock 
    Info (332119):    -0.500      -196.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Sat Jul 18 14:06:46 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


