#ifndef XFI_ANA_PXP_REG
#define XFI_ANA_PXP_REG

#define _RG_PXP_CMN_EN 0x0
#define _RG_PXP_JCPLL_IB_EXT_EN 0x4
#define _RG_PXP_JCPLL_LPF_BR 0x8
#define _RG_PXP_JCPLL_LPF_BWC 0xc
#define _RG_PXP_JCPLL_KBAND_KFC 0x10
#define _RG_PXP_JCPLL_MMD_PREDIV_MODE 0x14
#define _RG_PXP_JCPLL_MONCK_EN 0x18
#define _RG_PXP_JCPLL_RST_DLY 0x1c
#define _RG_PXP_JCPLL_SDM_IFM 0x20
#define _RG_PXP_JCPLL_SDM_HREN 0x24
#define _RG_PXP_JCPLL_TCL_CMP_EN 0x28
#define _RG_PXP_JCPLL_VCODIV 0x2c
#define _RG_PXP_JCPLL_VCO_TCLVAR 0x30
#define _RG_PXP_JCPLL_SSC_TRI_EN 0x34
#define _RG_PXP_JCPLL_SSC_DELTA 0x38
#define _RG_PXP_JCPLL_LDO_OUT 0x3c
#define _RG_PXP_JCPLL_LDO_VCO_VTP_EN 0x40
#define _RG_PXP_JCPLL_LDO_VTP_EN 0x44
#define _RG_PXP_JCPLL_SPARE_H 0x48
#define _RG_PXP_JCPLL_FREQ_MEAS_EN 0x4c
#define _RG_PXP_TXPLL_CHP_IBIAS 0x50
#define _RG_PXP_TXPLL_LPF_BP 0x54
#define _RG_PXP_TXPLL_KBAND_CODE 0x58
#define _RG_PXP_TXPLL_KBAND_KS 0x5c
#define _RG_PXP_TXPLL_PHY_CK1_EN 0x60
#define _RG_PXP_TXPLL_REFIN_INTERNAL 0x64
#define _RG_PXP_TXPLL_SDM_DI_EN 0x68
#define _RG_PXP_TXPLL_SDM_ORD 0x6c
#define _RG_PXP_TXPLL_TCL_AMP_GAIN 0x70
#define _RG_PXP_TXPLL_TCL_LPF_EN 0x74
#define _RG_PXP_TXPLL_VCO_HALFLSB_EN 0x78
#define _RG_PXP_TXPLL_SSC_EN 0x7c
#define _RG_PXP_TXPLL_SSC_DELTA1 0x80
#define _RG_PXP_TXPLL_SSC_PERIOD 0x84
#define _RG_PXP_TXPLL_VTP_EN 0x88
#define _RG_PXP_TXPLL_VCO_VTP_EN 0x8c
#define _RG_PXP_TXPLL_TCL_VTP_EN 0x90
#define _RG_PXP_TXPLL_TCL_KBAND_VREF 0x94
#define _RG_PCIE_CLKTX0_AMP 0x98
#define _RG_PCIE_CLKTX1_AMP 0x9c
#define _RG_PXP_PLL_MONCLK_SEL 0xa0
#define _RG_PXP_TDC_TXCK_SEL 0xa4
#define _RG_PXP_TDC_SYNC_CK_SEL 0xa8
#define _RGS_PXP_JCPLL_KBAND_CODE 0xac
#define _RGS_PXP_TXPLL_KBAND_CODE 0xb0
#define _RG_PXP_TX_SER_LOADSEL 0xb4
#define _RG_PXP_TX_CKMON_SEL 0xb8
#define _RG_PXP_TX_FIR_CHGPLR_C1 0xbc
#define _RG_PXP_TX_TXLBRX_EN 0xc0
#define _RG_PXP_TX_CKLDO_EN 0xc4
#define _RG_PXP_TX_MULTLANE_EN 0xc8
#define _RG_PXP_RX_BUSBIT_SEL 0xcc
#define _RG_PXP_RX_MPXSEL 0xd0
#define _RG_PXP_RX_REV_0 0xd4
#define _RG_PXP_RX_PHYCK_DIV 0xd8
#define _RG_PXP_CDR_PD_PICAL_CKD8_INV 0xdc
#define _RG_PXP_CDR_LPF_BOT_LIM 0xe0
#define _RG_PXP_CDR_LPF_KP_GAIN 0xe4
#define _RG_PXP_CDR_LPF_RATIO 0xe8
#define _RG_PXP_CDR_LPF_SNAPSHOT 0xec
#define _RG_PXP_CDR_LPF_SETVALUE 0xf0
#define _RG_PXP_CDR_PR_INJ_MODE 0xf4
#define _RG_PXP_CDR_PR_BETA_DAC 0xf8
#define _RG_PXP_CDR_PR_VREG_IBAND_VAL 0xfc
#define _RG_PXP_CDR_PR_CKREF_DIV 0x100
#define _RG_PXP_CDR_PR_MONCK_EN 0x104
#define _RG_PXP_CDR_PR_TDC_REF_SEL 0x108
#define _RG_PXP_CDR_PR_MONPR_EN 0x10c
#define _RG_PXP_RX_DAC_RANGE 0x110
#define _RG_PXP_RX_SIGDET_NOVTH 0x114
#define _RG_PXP_RX_FE_EQ_HZEN 0x118
#define _RG_PXP_RX_FE_VCM_GEN_PWDB 0x11c
#define _RG_PXP_RX_OSCAL_WATCH_WNDW 0x120
#define _RG_PXP_RX_OSCAL_OPTION 0x124
#define _RG_PXP_RX_OSCAL_CTLE2IOS 0x128
#define _RG_PXP_RX_OSCAL_VGA2IOS 0x12c
#define _RG_PXP_AEQ_WATCH_WNDW 0x130
#define _RG_PXP_AEQ_FLAG_TXFIR_REQ_RDY 0x134
#define _RG_PXP_AEQ_OPTION 0x138
#define _RG_PXP_AEQ_CFORCE 0x13c
#define _RG_PXP_AEQ_CTLE_MAX 0x140
#define _RG_PXP_RX_FE_PEAKING_CTRL_MSB 0x144
#define _RG_PXP_RX_DAC_D1_BYPASS_AEQ 0x148
#define _RG_PXP_RX_DAC_ERR0_BYPASS_AEQ 0x14c
#define _RG_PXP_AEQ_CM1_WNDW 0x150
#define _RG_PXP_AEQ_DFETP2_WNDW 0x154
#define _RG_PXP_AEQ_DFETP6_WNDW 0x158
#define _RGS_PXP_RX_OSCAL_FE_VOS 0x15c
#define _RGS_PXP_RX_OSCAL_CTLE2IOS 0x160
#define _RGS_PXP_RX_OSCAL_VGA2IOS 0x164
#define _RGS_PXP_AEQ_CTLE 0x168
#define _RGS_PXP_AEQ_SAOSC_EN 0x16c
#define _RGS_PXP_AEQ_E1_OS 0x170
#endif