Classic Timing Analyzer report for Ozy_Janus
Fri Sep 23 18:53:41 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'
  7. Clock Setup: 'IF_clk'
  8. Clock Setup: 'C5'
  9. Clock Setup: 'SPI_SCK'
 10. Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'
 11. Clock Hold: 'IF_clk'
 12. Clock Hold: 'C5'
 13. Clock Hold: 'SPI_SCK'
 14. tsu
 15. tco
 16. tpd
 17. th
 18. Ignored Timing Assignments
 19. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Type                                                      ; Slack     ; Required Time                    ; Actual Time                      ; From                                                         ; To                                                      ; From Clock                                 ; To Clock                                   ; Failed Paths ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+
; Worst-case tsu                                            ; N/A       ; None                             ; 9.853 ns                         ; FLAGB                                                        ; async_usb:usb1|FX_state~4                               ; --                                         ; IF_clk                                     ; 0            ;
; Worst-case tco                                            ; N/A       ; None                             ; 17.749 ns                        ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0                                              ; IF_clk                                     ; --                                         ; 0            ;
; Worst-case tpd                                            ; N/A       ; None                             ; 11.339 ns                        ; SDOBACK                                                      ; FX2_PE1                                                 ; --                                         ; --                                         ; 0            ;
; Worst-case th                                             ; N/A       ; None                             ; -1.386 ns                        ; C5                                                           ; I2S_rcv:J_IQ|bc0                                        ; --                                         ; IF_clk                                     ; 0            ;
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' ; -0.523 ns ; 144.01 MHz ( period = 6.944 ns ) ; 133.92 MHz ( period = 7.467 ns ) ; NWire_rcv:MDC[2].M_IQ|tb_width[3]                            ; NWire_rcv:MDC[2].M_IQ|pass[3]                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 39           ;
; Clock Setup: 'IF_clk'                                     ; 0.180 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; NWire_rcv:P_MIC|idata[11]                                    ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk                                     ; 0            ;
; Clock Setup: 'C5'                                         ; 71.251 ns ; 12.29 MHz ( period = 81.366 ns ) ; 98.86 MHz ( period = 10.115 ns ) ; I2S_xmit:J_IQPWM|bit_count[0]                                ; I2S_xmit:J_IQPWM|bit_count[2]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Setup: 'SPI_SCK'                                    ; 76.969 ns ; 12.29 MHz ( period = 81.366 ns ) ; 227.43 MHz ( period = 4.397 ns ) ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'  ; 0.499 ns  ; 144.01 MHz ( period = 6.944 ns ) ; N/A                              ; NWire_rcv:MDC[1].M_IQ|TB_state~4                             ; NWire_rcv:MDC[1].M_IQ|TB_state~4                        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0            ;
; Clock Hold: 'IF_clk'                                      ; 0.499 ns  ; 48.00 MHz ( period = 20.833 ns ) ; N/A                              ; CC_address[0]                                                ; CC_address[0]                                           ; IF_clk                                     ; IF_clk                                     ; 0            ;
; Clock Hold: 'C5'                                          ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; I2S_xmit:J_IQPWM|bit_count[1]                                ; I2S_xmit:J_IQPWM|bit_count[1]                           ; C5                                         ; C5                                         ; 0            ;
; Clock Hold: 'SPI_SCK'                                     ; 0.499 ns  ; 12.29 MHz ( period = 81.366 ns ) ; N/A                              ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7] ; SPI_SCK                                    ; SPI_SCK                                    ; 0            ;
; Total number of failed paths                              ;           ;                                  ;                                  ;                                                              ;                                                         ;                                            ;                                            ; 39           ;
+-----------------------------------------------------------+-----------+----------------------------------+----------------------------------+--------------------------------------------------------------+---------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Option                                                                                               ; Setting            ; From ; To                       ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+
; Device Name                                                                                          ; EP2C8Q208C8        ;      ;                          ;             ;
; Timing Models                                                                                        ; Final              ;      ;                          ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;                          ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;                          ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;                          ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;                          ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;                          ;             ;
; fmax Requirement                                                                                     ; 96 MHz             ;      ;                          ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;                          ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;                          ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;                          ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;                          ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;                          ;             ;
; Number of source nodes to report per destination node                                                ; 20                 ;      ;                          ;             ;
; Number of destination nodes to report                                                                ; 20                 ;      ;                          ;             ;
; Number of paths to report                                                                            ; 200                ;      ;                          ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;                          ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;                          ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;                          ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;                          ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; On                 ;      ;                          ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;                          ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;                          ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;                          ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;                          ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|pass     ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:P_MIC|tb_width ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|pass       ;             ;
; Multicycle                                                                                           ; 4                  ; *    ; NWire_rcv:SPD|tb_width   ;             ;
; Clock Settings                                                                                       ; C12_clk            ;      ; C5                       ;             ;
; Clock Settings                                                                                       ; IF_clk             ;      ; IF_clk                   ;             ;
; Clock Settings                                                                                       ; SPI_SCK            ;      ; SPI_SCK                  ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+--------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                             ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                            ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; clkmult3:cm3|altpll:altpll_component|_clk0 ;                    ; PLL output ; 144.01 MHz       ; 0.000 ns      ; 0.000 ns     ; IF_clk   ; 3                     ; 1                   ; -2.398 ns ;              ;
; IF_clk                                     ; IF_clk             ; User Pin   ; 48.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; C5                                         ; C12_clk            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; SPI_SCK                                    ; SPI_SCK            ; User Pin   ; 12.29 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+--------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                ; To                                 ; From Clock                                 ; To Clock                                   ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+
; -0.523 ns                               ; 133.92 MHz ( period = 7.467 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[3]   ; NWire_rcv:MDC[2].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 7.204 ns                ;
; -0.491 ns                               ; 134.50 MHz ( period = 7.435 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 7.183 ns                ;
; -0.431 ns                               ; 135.59 MHz ( period = 7.375 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 7.097 ns                ;
; -0.429 ns                               ; 135.63 MHz ( period = 7.373 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 7.112 ns                ;
; -0.421 ns                               ; 135.78 MHz ( period = 7.365 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[3]   ; NWire_rcv:MDC[2].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 7.099 ns                ;
; -0.360 ns                               ; 136.91 MHz ( period = 7.304 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]   ; NWire_rcv:MDC[2].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 7.041 ns                ;
; -0.336 ns                               ; 137.36 MHz ( period = 7.280 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[1]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 7.013 ns                ;
; -0.287 ns                               ; 138.29 MHz ( period = 7.231 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[1]   ; NWire_rcv:MDC[2].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.950 ns                ;
; -0.277 ns                               ; 138.48 MHz ( period = 7.221 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.960 ns                ;
; -0.265 ns                               ; 138.72 MHz ( period = 7.209 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[3]   ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.700 ns                  ; 6.965 ns                ;
; -0.260 ns                               ; 138.81 MHz ( period = 7.204 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][12] ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.929 ns                ;
; -0.258 ns                               ; 138.85 MHz ( period = 7.202 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]   ; NWire_rcv:MDC[2].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.936 ns                ;
; -0.256 ns                               ; 138.89 MHz ( period = 7.200 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[3]   ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.935 ns                ;
; -0.230 ns                               ; 139.39 MHz ( period = 7.174 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.948 ns                ;
; -0.222 ns                               ; 139.55 MHz ( period = 7.166 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.914 ns                ;
; -0.210 ns                               ; 139.78 MHz ( period = 7.154 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.863 ns                ;
; -0.206 ns                               ; 139.86 MHz ( period = 7.150 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[2]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.884 ns                ;
; -0.197 ns                               ; 140.04 MHz ( period = 7.141 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.874 ns                ;
; -0.189 ns                               ; 140.19 MHz ( period = 7.133 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.881 ns                ;
; -0.185 ns                               ; 140.27 MHz ( period = 7.129 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[1]   ; NWire_rcv:MDC[2].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.845 ns                ;
; -0.177 ns                               ; 140.43 MHz ( period = 7.121 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.845 ns                ;
; -0.167 ns                               ; 140.63 MHz ( period = 7.111 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[1]   ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.849 ns                ;
; -0.167 ns                               ; 140.63 MHz ( period = 7.111 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.836 ns                ;
; -0.166 ns                               ; 140.65 MHz ( period = 7.110 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.867 ns                ;
; -0.158 ns                               ; 140.81 MHz ( period = 7.102 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.842 ns                ;
; -0.132 ns                               ; 141.32 MHz ( period = 7.076 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.644 ns                  ; 6.776 ns                ;
; -0.130 ns                               ; 141.36 MHz ( period = 7.074 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.822 ns                ;
; -0.110 ns                               ; 141.76 MHz ( period = 7.054 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.793 ns                ;
; -0.102 ns                               ; 141.92 MHz ( period = 7.046 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]   ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.700 ns                  ; 6.802 ns                ;
; -0.093 ns                               ; 142.11 MHz ( period = 7.037 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[4]   ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.772 ns                ;
; -0.093 ns                               ; 142.11 MHz ( period = 7.037 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.776 ns                ;
; -0.066 ns                               ; 142.65 MHz ( period = 7.010 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[2]   ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.739 ns                ;
; -0.061 ns                               ; 142.76 MHz ( period = 7.005 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.762 ns                ;
; -0.051 ns                               ; 142.96 MHz ( period = 6.995 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.722 ns                ;
; -0.044 ns                               ; 143.10 MHz ( period = 6.988 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.712 ns                ;
; -0.041 ns                               ; 143.16 MHz ( period = 6.985 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.710 ns                ;
; -0.041 ns                               ; 143.16 MHz ( period = 6.985 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.755 ns                ;
; -0.020 ns                               ; 143.60 MHz ( period = 6.964 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[1]   ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.661 ns                  ; 6.681 ns                ;
; -0.017 ns                               ; 143.66 MHz ( period = 6.961 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.735 ns                ;
; 0.000 ns                                ; 144.01 MHz ( period = 6.944 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.668 ns                ;
; 0.013 ns                                ; 144.28 MHz ( period = 6.931 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]   ; NWire_rcv:MDC[1].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.661 ns                ;
; 0.014 ns                                ; 144.30 MHz ( period = 6.930 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.666 ns                ;
; 0.020 ns                                ; 144.43 MHz ( period = 6.924 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.644 ns                  ; 6.624 ns                ;
; 0.022 ns                                ; 144.47 MHz ( period = 6.922 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[5]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.656 ns                ;
; 0.036 ns                                ; 144.76 MHz ( period = 6.908 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.710 ns                  ; 6.674 ns                ;
; 0.051 ns                                ; 145.07 MHz ( period = 6.893 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.650 ns                ;
; 0.052 ns                                ; 145.10 MHz ( period = 6.892 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.616 ns                ;
; 0.054 ns                                ; 145.14 MHz ( period = 6.890 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.617 ns                ;
; 0.057 ns                                ; 145.20 MHz ( period = 6.887 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.657 ns                ;
; 0.058 ns                                ; 145.22 MHz ( period = 6.886 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][6]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.634 ns                ;
; 0.058 ns                                ; 145.22 MHz ( period = 6.886 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.625 ns                ;
; 0.059 ns                                ; 145.24 MHz ( period = 6.885 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.594 ns                ;
; 0.067 ns                                ; 145.41 MHz ( period = 6.877 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[8]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.677 ns                  ; 6.610 ns                ;
; 0.070 ns                                ; 145.48 MHz ( period = 6.874 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.610 ns                ;
; 0.074 ns                                ; 145.56 MHz ( period = 6.870 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.594 ns                ;
; 0.076 ns                                ; 145.60 MHz ( period = 6.868 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.595 ns                ;
; 0.077 ns                                ; 145.62 MHz ( period = 6.867 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.592 ns                ;
; 0.083 ns                                ; 145.75 MHz ( period = 6.861 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.585 ns                ;
; 0.083 ns                                ; 145.75 MHz ( period = 6.861 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][3]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.609 ns                ;
; 0.089 ns                                ; 145.88 MHz ( period = 6.855 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][3]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.594 ns                ;
; 0.092 ns                                ; 145.94 MHz ( period = 6.852 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.561 ns                ;
; 0.092 ns                                ; 145.94 MHz ( period = 6.852 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[4]   ; NWire_rcv:MDC[0].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.597 ns                ;
; 0.093 ns                                ; 145.96 MHz ( period = 6.851 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.575 ns                ;
; 0.094 ns                                ; 145.99 MHz ( period = 6.850 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.576 ns                ;
; 0.097 ns                                ; 146.05 MHz ( period = 6.847 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.583 ns                ;
; 0.098 ns                                ; 146.07 MHz ( period = 6.846 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[7]   ; NWire_rcv:MDC[2].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.580 ns                ;
; 0.098 ns                                ; 146.07 MHz ( period = 6.846 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][6]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.692 ns                  ; 6.594 ns                ;
; 0.102 ns                                ; 146.16 MHz ( period = 6.842 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.612 ns                ;
; 0.104 ns                                ; 146.20 MHz ( period = 6.840 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][6]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.579 ns                ;
; 0.112 ns                                ; 146.37 MHz ( period = 6.832 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][10] ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.579 ns                ;
; 0.115 ns                                ; 146.43 MHz ( period = 6.829 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.547 ns                ;
; 0.118 ns                                ; 146.50 MHz ( period = 6.826 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.550 ns                ;
; 0.120 ns                                ; 146.54 MHz ( period = 6.824 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][7]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.554 ns                ;
; 0.120 ns                                ; 146.54 MHz ( period = 6.824 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][7]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.548 ns                ;
; 0.123 ns                                ; 146.61 MHz ( period = 6.821 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[4]   ; NWire_rcv:MDC[0].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.562 ns                ;
; 0.132 ns                                ; 146.80 MHz ( period = 6.812 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.536 ns                ;
; 0.133 ns                                ; 146.82 MHz ( period = 6.811 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.520 ns                ;
; 0.135 ns                                ; 146.86 MHz ( period = 6.809 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[1]   ; NWire_rcv:MDC[1].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.543 ns                ;
; 0.136 ns                                ; 146.89 MHz ( period = 6.808 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]   ; NWire_rcv:MDC[2].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.527 ns                ;
; 0.137 ns                                ; 146.91 MHz ( period = 6.807 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.538 ns                ;
; 0.138 ns                                ; 146.93 MHz ( period = 6.806 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.576 ns                ;
; 0.139 ns                                ; 146.95 MHz ( period = 6.805 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.645 ns                  ; 6.506 ns                ;
; 0.141 ns                                ; 146.99 MHz ( period = 6.803 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][10] ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.560 ns                ;
; 0.144 ns                                ; 147.06 MHz ( period = 6.800 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.528 ns                ;
; 0.147 ns                                ; 147.12 MHz ( period = 6.797 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.526 ns                ;
; 0.151 ns                                ; 147.21 MHz ( period = 6.793 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.502 ns                ;
; 0.151 ns                                ; 147.21 MHz ( period = 6.793 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.546 ns                ;
; 0.156 ns                                ; 147.32 MHz ( period = 6.788 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][3]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.527 ns                ;
; 0.157 ns                                ; 147.34 MHz ( period = 6.787 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.511 ns                ;
; 0.164 ns                                ; 147.49 MHz ( period = 6.780 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.519 ns                ;
; 0.166 ns                                ; 147.54 MHz ( period = 6.778 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][11] ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.525 ns                ;
; 0.170 ns                                ; 147.62 MHz ( period = 6.774 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.498 ns                ;
; 0.170 ns                                ; 147.62 MHz ( period = 6.774 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.501 ns                ;
; 0.187 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.644 ns                  ; 6.457 ns                ;
; 0.187 ns                                ; 147.99 MHz ( period = 6.757 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][2]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.527 ns                ;
; 0.188 ns                                ; 148.02 MHz ( period = 6.756 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.484 ns                ;
; 0.192 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.492 ns                ;
; 0.192 ns                                ; 148.10 MHz ( period = 6.752 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[1]   ; NWire_rcv:MDC[0].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.495 ns                ;
; 0.194 ns                                ; 148.15 MHz ( period = 6.750 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][12] ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.507 ns                ;
; 0.196 ns                                ; 148.19 MHz ( period = 6.748 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.470 ns                ;
; 0.196 ns                                ; 148.19 MHz ( period = 6.748 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.522 ns                ;
; 0.199 ns                                ; 148.26 MHz ( period = 6.745 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][12] ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.691 ns                  ; 6.492 ns                ;
; 0.203 ns                                ; 148.35 MHz ( period = 6.741 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.470 ns                ;
; 0.204 ns                                ; 148.37 MHz ( period = 6.740 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.644 ns                  ; 6.440 ns                ;
; 0.208 ns                                ; 148.46 MHz ( period = 6.736 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[4]   ; NWire_rcv:MDC[0].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.686 ns                  ; 6.478 ns                ;
; 0.212 ns                                ; 148.54 MHz ( period = 6.732 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.670 ns                  ; 6.458 ns                ;
; 0.213 ns                                ; 148.57 MHz ( period = 6.731 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.461 ns                ;
; 0.214 ns                                ; 148.59 MHz ( period = 6.730 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.454 ns                ;
; 0.217 ns                                ; 148.65 MHz ( period = 6.727 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.446 ns                ;
; 0.217 ns                                ; 148.65 MHz ( period = 6.727 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[9]   ; NWire_rcv:MDC[0].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.461 ns                ;
; 0.219 ns                                ; 148.70 MHz ( period = 6.725 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.707 ns                  ; 6.488 ns                ;
; 0.220 ns                                ; 148.72 MHz ( period = 6.724 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.664 ns                  ; 6.444 ns                ;
; 0.220 ns                                ; 148.72 MHz ( period = 6.724 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.442 ns                ;
; 0.224 ns                                ; 148.81 MHz ( period = 6.720 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[9]   ; NWire_rcv:MDC[0].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.458 ns                ;
; 0.227 ns                                ; 148.88 MHz ( period = 6.717 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[2]   ; NWire_rcv:MDC[1].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.452 ns                ;
; 0.227 ns                                ; 148.88 MHz ( period = 6.717 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][3]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.487 ns                ;
; 0.228 ns                                ; 148.90 MHz ( period = 6.716 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.443 ns                ;
; 0.230 ns                                ; 148.94 MHz ( period = 6.714 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.488 ns                ;
; 0.232 ns                                ; 148.99 MHz ( period = 6.712 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.437 ns                ;
; 0.232 ns                                ; 148.99 MHz ( period = 6.712 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.706 ns                  ; 6.474 ns                ;
; 0.238 ns                                ; 149.12 MHz ( period = 6.706 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[6]   ; NWire_rcv:MDC[2].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.660 ns                  ; 6.422 ns                ;
; 0.238 ns                                ; 149.12 MHz ( period = 6.706 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][7]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.430 ns                ;
; 0.240 ns                                ; 149.16 MHz ( period = 6.704 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.432 ns                ;
; 0.242 ns                                ; 149.21 MHz ( period = 6.702 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][6]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.472 ns                ;
; 0.246 ns                                ; 149.30 MHz ( period = 6.698 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]   ; NWire_rcv:MDC[1].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.437 ns                ;
; 0.246 ns                                ; 149.30 MHz ( period = 6.698 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.472 ns                ;
; 0.246 ns                                ; 149.30 MHz ( period = 6.698 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][3]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.472 ns                ;
; 0.247 ns                                ; 149.32 MHz ( period = 6.697 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][8]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.427 ns                ;
; 0.249 ns                                ; 149.37 MHz ( period = 6.695 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.448 ns                ;
; 0.249 ns                                ; 149.37 MHz ( period = 6.695 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.710 ns                  ; 6.461 ns                ;
; 0.261 ns                                ; 149.63 MHz ( period = 6.683 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.402 ns                ;
; 0.263 ns                                ; 149.68 MHz ( period = 6.681 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[7]   ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.416 ns                ;
; 0.263 ns                                ; 149.68 MHz ( period = 6.681 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.403 ns                ;
; 0.264 ns                                ; 149.70 MHz ( period = 6.680 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.701 ns                  ; 6.437 ns                ;
; 0.267 ns                                ; 149.77 MHz ( period = 6.677 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[7]   ; NWire_rcv:MDC[1].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.682 ns                  ; 6.415 ns                ;
; 0.268 ns                                ; 149.79 MHz ( period = 6.676 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][4]  ; NWire_rcv:MDC[2].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.403 ns                ;
; 0.269 ns                                ; 149.81 MHz ( period = 6.675 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][4]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.399 ns                ;
; 0.270 ns                                ; 149.84 MHz ( period = 6.674 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.444 ns                ;
; 0.274 ns                                ; 149.93 MHz ( period = 6.670 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[3]   ; NWire_rcv:MDC[1].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.678 ns                  ; 6.404 ns                ;
; 0.274 ns                                ; 149.93 MHz ( period = 6.670 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.395 ns                ;
; 0.275 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.393 ns                ;
; 0.275 ns                                ; 149.95 MHz ( period = 6.669 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[2]   ; NWire_rcv:MDC[0].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.412 ns                ;
; 0.281 ns                                ; 150.08 MHz ( period = 6.663 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.684 ns                  ; 6.403 ns                ;
; 0.282 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.398 ns                ;
; 0.282 ns                                ; 150.11 MHz ( period = 6.662 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.392 ns                ;
; 0.283 ns                                ; 150.13 MHz ( period = 6.661 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.397 ns                ;
; 0.293 ns                                ; 150.35 MHz ( period = 6.651 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.662 ns                  ; 6.369 ns                ;
; 0.294 ns                                ; 150.38 MHz ( period = 6.650 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.403 ns                ;
; 0.304 ns                                ; 150.60 MHz ( period = 6.640 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.364 ns                ;
; 0.305 ns                                ; 150.63 MHz ( period = 6.639 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][9]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.370 ns                ;
; 0.308 ns                                ; 150.69 MHz ( period = 6.636 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.365 ns                ;
; 0.308 ns                                ; 150.69 MHz ( period = 6.636 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][7]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.364 ns                ;
; 0.309 ns                                ; 150.72 MHz ( period = 6.635 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][8]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.359 ns                ;
; 0.312 ns                                ; 150.78 MHz ( period = 6.632 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[2]   ; NWire_rcv:MDC[2].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.652 ns                  ; 6.340 ns                ;
; 0.313 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.663 ns                  ; 6.350 ns                ;
; 0.313 ns                                ; 150.81 MHz ( period = 6.631 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[9]   ; NWire_rcv:MDC[0].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.679 ns                  ; 6.366 ns                ;
; 0.315 ns                                ; 150.85 MHz ( period = 6.629 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[4]   ; NWire_rcv:MDC[1].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.681 ns                  ; 6.366 ns                ;
; 0.315 ns                                ; 150.85 MHz ( period = 6.629 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.365 ns                ;
; 0.316 ns                                ; 150.88 MHz ( period = 6.628 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.364 ns                ;
; 0.317 ns                                ; 150.90 MHz ( period = 6.627 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.707 ns                  ; 6.390 ns                ;
; 0.318 ns                                ; 150.92 MHz ( period = 6.626 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][4]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.356 ns                ;
; 0.319 ns                                ; 150.94 MHz ( period = 6.625 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.399 ns                ;
; 0.321 ns                                ; 150.99 MHz ( period = 6.623 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[1].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.675 ns                  ; 6.354 ns                ;
; 0.321 ns                                ; 150.99 MHz ( period = 6.623 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.711 ns                  ; 6.390 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.671 ns                  ; 6.349 ns                ;
; 0.322 ns                                ; 151.01 MHz ( period = 6.622 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[7]   ; NWire_rcv:MDC[0].M_IQ|pass[0]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.367 ns                ;
; 0.324 ns                                ; 151.06 MHz ( period = 6.620 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][9]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.344 ns                ;
; 0.324 ns                                ; 151.06 MHz ( period = 6.620 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[6]   ; NWire_rcv:MDC[0].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.687 ns                  ; 6.363 ns                ;
; 0.325 ns                                ; 151.08 MHz ( period = 6.619 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[6]   ; NWire_rcv:MDC[1].M_IQ|pass[1]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.349 ns                ;
; 0.325 ns                                ; 151.08 MHz ( period = 6.619 ns )                    ; NWire_rcv:MDC[2].M_IQ|tb_width[7]   ; NWire_rcv:MDC[2].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.700 ns                  ; 6.375 ns                ;
; 0.328 ns                                ; 151.15 MHz ( period = 6.616 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.325 ns                ;
; 0.330 ns                                ; 151.19 MHz ( period = 6.614 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.683 ns                  ; 6.353 ns                ;
; 0.330 ns                                ; 151.19 MHz ( period = 6.614 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][2]  ; NWire_rcv:MDC[0].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.697 ns                  ; 6.367 ns                ;
; 0.330 ns                                ; 151.19 MHz ( period = 6.614 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.706 ns                  ; 6.376 ns                ;
; 0.332 ns                                ; 151.24 MHz ( period = 6.612 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.382 ns                ;
; 0.333 ns                                ; 151.26 MHz ( period = 6.611 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.716 ns                  ; 6.383 ns                ;
; 0.336 ns                                ; 151.33 MHz ( period = 6.608 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.332 ns                ;
; 0.337 ns                                ; 151.35 MHz ( period = 6.607 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][9]  ; NWire_rcv:MDC[2].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.674 ns                  ; 6.337 ns                ;
; 0.339 ns                                ; 151.40 MHz ( period = 6.605 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][6]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.314 ns                ;
; 0.339 ns                                ; 151.40 MHz ( period = 6.605 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][5]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.689 ns                  ; 6.350 ns                ;
; 0.345 ns                                ; 151.54 MHz ( period = 6.599 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][3]  ; NWire_rcv:MDC[1].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.327 ns                ;
; 0.347 ns                                ; 151.58 MHz ( period = 6.597 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.672 ns                  ; 6.325 ns                ;
; 0.349 ns                                ; 151.63 MHz ( period = 6.595 ns )                    ; NWire_rcv:MDC[1].M_IQ|tb_width[1]   ; NWire_rcv:MDC[1].M_IQ|pass[3]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.336 ns                ;
; 0.350 ns                                ; 151.65 MHz ( period = 6.594 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.669 ns                  ; 6.319 ns                ;
; 0.352 ns                                ; 151.70 MHz ( period = 6.592 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][0]  ; NWire_rcv:MDC[1].M_IQ|tb_width[6]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.673 ns                  ; 6.321 ns                ;
; 0.353 ns                                ; 151.72 MHz ( period = 6.591 ns )                    ; NWire_rcv:MDC[0].M_IQ|tb_width[7]   ; NWire_rcv:MDC[0].M_IQ|pass[2]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.685 ns                  ; 6.332 ns                ;
; 0.355 ns                                ; 151.77 MHz ( period = 6.589 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.665 ns                  ; 6.310 ns                ;
; 0.355 ns                                ; 151.77 MHz ( period = 6.589 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][2]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.644 ns                  ; 6.289 ns                ;
; 0.358 ns                                ; 151.84 MHz ( period = 6.586 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][5]  ; NWire_rcv:MDC[1].M_IQ|tb_width[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.668 ns                  ; 6.310 ns                ;
; 0.359 ns                                ; 151.86 MHz ( period = 6.585 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.718 ns                  ; 6.359 ns                ;
; 0.361 ns                                ; 151.91 MHz ( period = 6.583 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[4]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.292 ns                ;
; 0.362 ns                                ; 151.93 MHz ( period = 6.582 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.707 ns                  ; 6.345 ns                ;
; 0.364 ns                                ; 151.98 MHz ( period = 6.580 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][3]  ; NWire_rcv:MDC[2].M_IQ|tb_width[7]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.653 ns                  ; 6.289 ns                ;
; 0.365 ns                                ; 152.00 MHz ( period = 6.579 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][1]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.716 ns                  ; 6.351 ns                ;
; 0.366 ns                                ; 152.02 MHz ( period = 6.578 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][0]  ; NWire_rcv:MDC[2].M_IQ|tb_width[8]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.314 ns                ;
; 0.366 ns                                ; 152.02 MHz ( period = 6.578 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][3]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.348 ns                ;
; 0.368 ns                                ; 152.07 MHz ( period = 6.576 ns )                    ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][4]  ; NWire_rcv:MDC[0].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.714 ns                  ; 6.346 ns                ;
; 0.370 ns                                ; 152.11 MHz ( period = 6.574 ns )                    ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][2]  ; NWire_rcv:MDC[1].M_IQ|tb_width[11] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.666 ns                  ; 6.296 ns                ;
; 0.374 ns                                ; 152.21 MHz ( period = 6.570 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.306 ns                ;
; 0.375 ns                                ; 152.23 MHz ( period = 6.569 ns )                    ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][1]  ; NWire_rcv:MDC[2].M_IQ|tb_width[9]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 6.944 ns                    ; 6.680 ns                  ; 6.305 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                     ;                                    ;                                            ;                                            ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------+------------------------------------+--------------------------------------------+--------------------------------------------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'IF_clk'                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                            ; To                                                                                          ; From Clock                                 ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+
; 0.180 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[11]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[11]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.443 ns                  ; 2.263 ns                ;
; 0.185 ns                                ; None                                                ; NWire_xmit:P_IQPWM|iack         ; NWire_xmit:P_IQPWM|DIFF_CLK.xa0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.433 ns                  ; 2.248 ns                ;
; 0.259 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[43] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 2.205 ns                ;
; 0.262 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[16] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.459 ns                  ; 2.197 ns                ;
; 0.269 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[11] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.499 ns                  ; 2.230 ns                ;
; 0.398 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[43] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.498 ns                  ; 2.100 ns                ;
; 0.466 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[35] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.520 ns                  ; 2.054 ns                ;
; 0.471 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[11] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.448 ns                  ; 1.977 ns                ;
; 0.511 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[10] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.470 ns                  ; 1.959 ns                ;
; 0.519 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[24] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.457 ns                  ; 1.938 ns                ;
; 0.538 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|irdy      ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                                                          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.510 ns                  ; 1.972 ns                ;
; 0.546 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[32] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.432 ns                  ; 1.886 ns                ;
; 0.547 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[3]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.469 ns                  ; 1.922 ns                ;
; 0.547 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[27] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.445 ns                  ; 1.898 ns                ;
; 0.566 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[5]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[5]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.446 ns                  ; 1.880 ns                ;
; 0.583 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[12]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[12]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.442 ns                  ; 1.859 ns                ;
; 0.583 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[11] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[11]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.445 ns                  ; 1.862 ns                ;
; 0.590 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[25] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.509 ns                  ; 1.919 ns                ;
; 0.592 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[42] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.465 ns                  ; 1.873 ns                ;
; 0.611 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[44] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.863 ns                ;
; 0.612 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[31] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.863 ns                ;
; 0.615 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[45] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.474 ns                  ; 1.859 ns                ;
; 0.627 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[47] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.475 ns                  ; 1.848 ns                ;
; 0.627 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[15] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.858 ns                ;
; 0.655 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[19] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.469 ns                  ; 1.814 ns                ;
; 0.659 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[13]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[13]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.478 ns                  ; 1.819 ns                ;
; 0.665 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[5]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.453 ns                  ; 1.788 ns                ;
; 0.671 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[28] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.522 ns                  ; 1.851 ns                ;
; 0.673 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[26] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.461 ns                  ; 1.788 ns                ;
; 0.677 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[14] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.506 ns                  ; 1.829 ns                ;
; 0.680 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[31] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.524 ns                  ; 1.844 ns                ;
; 0.692 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[18] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.509 ns                  ; 1.817 ns                ;
; 0.696 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[42] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.798 ns                ;
; 0.709 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[39] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.776 ns                ;
; 0.709 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[44] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.511 ns                  ; 1.802 ns                ;
; 0.710 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[26] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.784 ns                ;
; 0.711 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[44] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[44]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.783 ns                ;
; 0.718 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[25] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.776 ns                ;
; 0.722 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[41] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.772 ns                ;
; 0.728 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[30] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.775 ns                ;
; 0.776 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[3]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.497 ns                  ; 1.721 ns                ;
; 0.790 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[30] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.456 ns                  ; 1.666 ns                ;
; 0.806 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[20] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.450 ns                  ; 1.644 ns                ;
; 0.851 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[9]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.613 ns                ;
; 0.866 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[20] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.534 ns                  ; 1.668 ns                ;
; 0.904 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[6]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.589 ns                ;
; 0.905 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[12] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.609 ns                ;
; 0.906 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[0]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.586 ns                ;
; 0.912 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[46] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.576 ns                ;
; 0.917 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[13] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.597 ns                ;
; 0.932 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[41] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.551 ns                ;
; 0.945 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[18] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.543 ns                ;
; 0.964 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[27] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.499 ns                ;
; 0.967 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[21] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.450 ns                  ; 1.483 ns                ;
; 0.969 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[16] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.519 ns                ;
; 0.970 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[0]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.446 ns                  ; 1.476 ns                ;
; 0.974 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[21] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.448 ns                  ; 1.474 ns                ;
; 0.975 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[5]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.443 ns                  ; 1.468 ns                ;
; 0.976 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[37] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.448 ns                  ; 1.472 ns                ;
; 0.976 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[14] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.457 ns                  ; 1.481 ns                ;
; 0.977 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[34] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.486 ns                ;
; 0.977 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[46] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.457 ns                  ; 1.480 ns                ;
; 0.980 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[8]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.446 ns                  ; 1.466 ns                ;
; 0.990 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[33] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.457 ns                  ; 1.467 ns                ;
; 0.995 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[10]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.469 ns                ;
; 0.996 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[33] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.463 ns                  ; 1.467 ns                ;
; 0.997 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[10] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.470 ns                ;
; 0.998 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[3]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[3]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.465 ns                  ; 1.467 ns                ;
; 1.007 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[26] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.467 ns                  ; 1.460 ns                ;
; 1.007 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[13] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.476 ns                  ; 1.469 ns                ;
; 1.009 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[15]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.455 ns                ;
; 1.015 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[14]       ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                                                            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.449 ns                ;
; 1.019 ns                                ; None                                                ; NWire_xmit:P_IQPWM|irdy         ; NWire_xmit:P_IQPWM|DIFF_CLK.xr0                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.464 ns                ;
; 1.021 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[8]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.464 ns                  ; 1.443 ns                ;
; 1.021 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[17] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.465 ns                  ; 1.444 ns                ;
; 1.034 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[1]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.459 ns                ;
; 1.041 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[32] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.474 ns                ;
; 1.045 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[39] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.448 ns                ;
; 1.050 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[29] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.493 ns                  ; 1.443 ns                ;
; 1.053 ns                                ; None                                                ; NWire_xmit:M_LRAudio|irdy       ; NWire_xmit:M_LRAudio|DIFF_CLK.xr0                                                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.503 ns                  ; 1.450 ns                ;
; 1.056 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[22] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.494 ns                  ; 1.438 ns                ;
; 1.056 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[47] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.432 ns                ;
; 1.056 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[28] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.436 ns                ;
; 1.057 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[16] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.457 ns                ;
; 1.058 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[46] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[46]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.456 ns                ;
; 1.062 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[45] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.421 ns                ;
; 1.066 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[10] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[10]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.514 ns                  ; 1.448 ns                ;
; 1.070 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[7]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.477 ns                  ; 1.407 ns                ;
; 1.070 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[12] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.492 ns                  ; 1.422 ns                ;
; 1.073 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[37] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.513 ns                  ; 1.440 ns                ;
; 1.076 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[4]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.480 ns                  ; 1.404 ns                ;
; 1.077 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[34] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.504 ns                  ; 1.427 ns                ;
; 1.079 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[33] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[33]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.436 ns                ;
; 1.085 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[30] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[30]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.403 ns                ;
; 1.095 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[21] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.513 ns                  ; 1.418 ns                ;
; 1.097 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[38] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.391 ns                ;
; 1.099 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[25] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[25]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.481 ns                  ; 1.382 ns                ;
; 1.100 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[36] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.388 ns                ;
; 1.101 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[45] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[45]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.387 ns                ;
; 1.104 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[1]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.384 ns                ;
; 1.105 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[37] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[37]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.489 ns                  ; 1.384 ns                ;
; 1.109 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[6]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.379 ns                ;
; 1.110 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[32] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[32]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.488 ns                  ; 1.378 ns                ;
; 1.148 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[38] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.491 ns                  ; 1.343 ns                ;
; 1.266 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[36] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.249 ns                ;
; 1.286 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[14] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.196 ns                ;
; 1.288 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[2]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.197 ns                ;
; 1.290 ns                                ; None                                                ; NWire_rcv:SPD|idata[2]          ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.194 ns                ;
; 1.316 ns                                ; None                                                ; NWire_xmit:M_LRAudio|iack       ; NWire_xmit:M_LRAudio|DIFF_CLK.xa0                                                           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.168 ns                ;
; 1.368 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[0]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[0]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.116 ns                ;
; 1.371 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[39] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[39]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.114 ns                ;
; 1.422 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[2]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.061 ns                ;
; 1.422 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[15] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.062 ns                ;
; 1.424 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[5]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[5]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.060 ns                ;
; 1.429 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[6]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.054 ns                ;
; 1.430 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[47] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[47]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.054 ns                ;
; 1.431 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[38] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[38]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.051 ns                ;
; 1.432 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[8]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.083 ns                ;
; 1.433 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[22] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.049 ns                ;
; 1.436 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[7]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.079 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[7]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.049 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[19] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.048 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:SPD|idata[7]          ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.047 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:SPD|idata[1]          ; NWire_rcv:SPD|DIFF_CLK.xd0[1]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.047 ns                ;
; 1.437 ns                                ; None                                                ; NWire_rcv:P_MIC|irdy            ; NWire_rcv:P_MIC|DIFF_CLK.xr0                                                                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.046 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[0]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.048 ns                ;
; 1.438 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[3]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[3]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.048 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[4]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.047 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:SPD|idata[5]          ; NWire_rcv:SPD|DIFF_CLK.xd0[5]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.044 ns                ;
; 1.439 ns                                ; None                                                ; NWire_rcv:SPD|idata[9]          ; NWire_rcv:SPD|DIFF_CLK.xd0[9]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.487 ns                  ; 1.048 ns                ;
; 1.440 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[20] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[20]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.045 ns                ;
; 1.440 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[23] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.045 ns                ;
; 1.443 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[18] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[18]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.042 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[4]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.041 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[7]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[7]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.038 ns                ;
; 1.444 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[40] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 1.038 ns                ;
; 1.446 ns                                ; None                                                ; NWire_rcv:SPD|idata[10]         ; NWire_rcv:SPD|DIFF_CLK.xd0[10]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.037 ns                ;
; 1.447 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[12] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[12]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 1.036 ns                ;
; 1.448 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[2]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.038 ns                ;
; 1.448 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[6]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[6]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 1.037 ns                ;
; 1.449 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[40] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 1.037 ns                ;
; 1.450 ns                                ; None                                                ; NWire_rcv:SPD|idata[3]          ; NWire_rcv:SPD|DIFF_CLK.xd0[3]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 1.034 ns                ;
; 1.512 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[9]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.515 ns                  ; 1.003 ns                ;
; 1.513 ns                                ; None                                                ; NWire_rcv:SPD|idata[4]          ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.970 ns                ;
; 1.517 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[23] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 0.965 ns                ;
; 1.517 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[36] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[36]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.482 ns                  ; 0.965 ns                ;
; 1.518 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[24] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.965 ns                ;
; 1.518 ns                                ; None                                                ; NWire_rcv:SPD|idata[11]         ; NWire_rcv:SPD|DIFF_CLK.xd0[11]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.965 ns                ;
; 1.523 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[4]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.483 ns                  ; 0.960 ns                ;
; 1.523 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[22] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[22]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.485 ns                  ; 0.962 ns                ;
; 1.523 ns                                ; None                                                ; NWire_rcv:SPD|idata[0]          ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.961 ns                ;
; 1.525 ns                                ; None                                                ; NWire_rcv:P_MIC|idata[1]        ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                                                             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 0.961 ns                ;
; 1.527 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[1]  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[1]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.957 ns                ;
; 1.532 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[35] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.486 ns                  ; 0.954 ns                ;
; 1.581 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[35] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[35]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.903 ns                ;
; 1.581 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[15] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[15]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.903 ns                ;
; 1.581 ns                                ; None                                                ; NWire_rcv:SPD|idata[12]         ; NWire_rcv:SPD|DIFF_CLK.xd0[12]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.903 ns                ;
; 1.582 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[29] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.902 ns                ;
; 1.585 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[40] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[40]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.899 ns                ;
; 1.592 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[31] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[31]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.892 ns                ;
; 1.734 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[43] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[43]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.750 ns                ;
; 1.735 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[28] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[28]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.749 ns                ;
; 1.736 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[9]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.748 ns                ;
; 1.737 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[9]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.747 ns                ;
; 1.737 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[41] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[41]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.747 ns                ;
; 1.738 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[17] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.746 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[42] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[42]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.739 ns                                ; None                                                ; NWire_rcv:SPD|idata[13]         ; NWire_rcv:SPD|DIFF_CLK.xd0[13]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.745 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[34] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[34]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[23] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[23]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[27] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[27]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.740 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[8]  ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[8]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.744 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:SPD|idata[6]          ; NWire_rcv:SPD|DIFF_CLK.xd0[6]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.741 ns                                ; None                                                ; NWire_rcv:SPD|idata[15]         ; NWire_rcv:SPD|DIFF_CLK.xd0[15]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.743 ns                ;
; 1.745 ns                                ; None                                                ; NWire_rcv:MDC[1].M_IQ|idata[17] ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[17]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.739 ns                ;
; 1.746 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[19] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[19]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.738 ns                ;
; 1.746 ns                                ; None                                                ; NWire_rcv:SPD|idata[14]         ; NWire_rcv:SPD|DIFF_CLK.xd0[14]                                                              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.738 ns                ;
; 1.746 ns                                ; None                                                ; NWire_rcv:SPD|irdy              ; NWire_rcv:SPD|DIFF_CLK.xr0                                                                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.738 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[2]  ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[2]                                                       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[24] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[24]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[0].M_IQ|idata[29] ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.747 ns                                ; None                                                ; NWire_rcv:MDC[2].M_IQ|idata[13] ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[13]                                                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.737 ns                ;
; 1.748 ns                                ; None                                                ; NWire_rcv:SPD|idata[8]          ; NWire_rcv:SPD|DIFF_CLK.xd0[8]                                                               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; IF_clk   ; 2.398 ns                    ; 2.484 ns                  ; 0.736 ns                ;
; 9.379 ns                                ; 87.31 MHz ( period = 11.454 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~2    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.593 ns                 ; 11.214 ns               ;
; 9.594 ns                                ; 88.98 MHz ( period = 11.239 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~3    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.589 ns                 ; 10.995 ns               ;
; 9.623 ns                                ; 89.21 MHz ( period = 11.210 ns )                    ; Tx_fifo_ctrl:TXFC|AD_state~4    ; FIFO:TXF|altsyncram:mem_rtl_0|altsyncram_o1h1:auto_generated|ram_block1a1~porta_datain_reg0 ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.589 ns                 ; 10.966 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[8]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[11]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[10]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[15]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[9]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[12]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[14]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.874 ns                                ; 91.25 MHz ( period = 10.959 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[13]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.536 ns                 ; 10.662 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[29]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[30]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[28]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[27]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[0]                                                                    ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; 9.879 ns                                ; 91.29 MHz ( period = 10.954 ns )                    ; NWire_rcv:p_ser|tb_width[13]    ; NWire_rcv:p_ser|rdata[26]                                                                   ; IF_clk                                     ; IF_clk   ; 20.833 ns                   ; 20.537 ns                 ; 10.658 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                 ;                                                                                             ;                                            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------+---------------------------------------------------------------------------------------------+--------------------------------------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'C5'                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                             ; To                               ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 71.251 ns                               ; 98.86 MHz ( period = 10.115 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.851 ns                ;
; 71.375 ns                               ; 100.09 MHz ( period = 9.991 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.727 ns                ;
; 71.610 ns                               ; 102.50 MHz ( period = 9.756 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 9.490 ns                ;
; 71.718 ns                               ; 103.65 MHz ( period = 9.648 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 9.384 ns                ;
; 71.908 ns                               ; 105.73 MHz ( period = 9.458 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 9.211 ns                ;
; 71.920 ns                               ; 105.86 MHz ( period = 9.446 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 9.174 ns                ;
; 71.938 ns                               ; 106.07 MHz ( period = 9.428 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 9.162 ns                ;
; 71.995 ns                               ; 106.71 MHz ( period = 9.371 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 9.103 ns                ;
; 71.999 ns                               ; 106.76 MHz ( period = 9.367 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 9.101 ns                ;
; 72.051 ns                               ; 107.35 MHz ( period = 9.315 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 9.068 ns                ;
; 72.106 ns                               ; 107.99 MHz ( period = 9.260 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 83.731 ns                 ; 11.625 ns               ;
; 72.118 ns                               ; 108.13 MHz ( period = 9.248 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 8.982 ns                ;
; 72.223 ns                               ; 109.37 MHz ( period = 9.143 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.871 ns                ;
; 72.249 ns                               ; 109.69 MHz ( period = 9.117 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.870 ns                ;
; 72.252 ns                               ; 109.72 MHz ( period = 9.114 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.838 ns                ;
; 72.372 ns                               ; 111.19 MHz ( period = 8.994 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|bit_count[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 8.730 ns                ;
; 72.376 ns                               ; 111.23 MHz ( period = 8.990 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.718 ns                ;
; 72.392 ns                               ; 111.43 MHz ( period = 8.974 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.727 ns                ;
; 72.392 ns                               ; 111.43 MHz ( period = 8.974 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.727 ns                ;
; 72.503 ns                               ; 112.83 MHz ( period = 8.863 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 8.597 ns                ;
; 72.513 ns                               ; 112.96 MHz ( period = 8.853 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.581 ns                ;
; 72.588 ns                               ; 113.92 MHz ( period = 8.778 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.502 ns                ;
; 72.593 ns                               ; 113.99 MHz ( period = 8.773 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.497 ns                ;
; 72.648 ns                               ; 114.71 MHz ( period = 8.718 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.456 ns                ;
; 72.733 ns                               ; 115.83 MHz ( period = 8.633 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.386 ns                ;
; 72.780 ns                               ; 116.47 MHz ( period = 8.586 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.314 ns                ;
; 72.812 ns                               ; 116.90 MHz ( period = 8.554 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.307 ns                ;
; 72.854 ns                               ; 117.48 MHz ( period = 8.512 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[14]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.265 ns                ;
; 72.870 ns                               ; 117.70 MHz ( period = 8.496 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.234 ns                ;
; 72.910 ns                               ; 118.26 MHz ( period = 8.456 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.184 ns                ;
; 72.914 ns                               ; 118.32 MHz ( period = 8.452 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.176 ns                ;
; 72.920 ns                               ; 118.40 MHz ( period = 8.446 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.174 ns                ;
; 72.929 ns                               ; 118.53 MHz ( period = 8.437 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 8.161 ns                ;
; 72.946 ns                               ; 118.76 MHz ( period = 8.420 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.148 ns                ;
; 72.947 ns                               ; 118.78 MHz ( period = 8.419 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.172 ns                ;
; 72.951 ns                               ; 118.84 MHz ( period = 8.415 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 8.143 ns                ;
; 72.989 ns                               ; 119.37 MHz ( period = 8.377 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 8.115 ns                ;
; 72.997 ns                               ; 119.49 MHz ( period = 8.369 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[3]    ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 8.122 ns                ;
; 73.118 ns                               ; 121.24 MHz ( period = 8.248 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.980 ns                ;
; 73.128 ns                               ; 121.39 MHz ( period = 8.238 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.972 ns                ;
; 73.137 ns                               ; 121.52 MHz ( period = 8.229 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.953 ns                ;
; 73.138 ns                               ; 121.54 MHz ( period = 8.228 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.964 ns                ;
; 73.138 ns                               ; 121.54 MHz ( period = 8.228 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.964 ns                ;
; 73.153 ns                               ; 121.76 MHz ( period = 8.213 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.966 ns                ;
; 73.188 ns                               ; 122.28 MHz ( period = 8.178 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.902 ns                ;
; 73.198 ns                               ; 122.43 MHz ( period = 8.168 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[20]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.892 ns                ;
; 73.211 ns                               ; 122.62 MHz ( period = 8.155 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.893 ns                ;
; 73.220 ns                               ; 122.76 MHz ( period = 8.146 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.878 ns                ;
; 73.255 ns                               ; 123.29 MHz ( period = 8.111 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.835 ns                ;
; 73.282 ns                               ; 123.70 MHz ( period = 8.084 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[6]  ; C5         ; C5       ; 81.366 ns                   ; 81.105 ns                 ; 7.823 ns                ;
; 73.284 ns                               ; 123.73 MHz ( period = 8.082 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.820 ns                ;
; 73.288 ns                               ; 123.79 MHz ( period = 8.078 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.831 ns                ;
; 73.304 ns                               ; 124.04 MHz ( period = 8.062 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[10] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.796 ns                ;
; 73.309 ns                               ; 124.12 MHz ( period = 8.057 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[24] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.793 ns                ;
; 73.338 ns                               ; 124.56 MHz ( period = 8.028 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[30]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.781 ns                ;
; 73.338 ns                               ; 124.56 MHz ( period = 8.028 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[29] ; C5         ; C5       ; 81.366 ns                   ; 81.105 ns                 ; 7.767 ns                ;
; 73.366 ns                               ; 125.00 MHz ( period = 8.000 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[22] ; C5         ; C5       ; 81.366 ns                   ; 81.105 ns                 ; 7.739 ns                ;
; 73.389 ns                               ; 125.36 MHz ( period = 7.977 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.704 ns                ;
; 73.397 ns                               ; 125.49 MHz ( period = 7.969 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[0]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.701 ns                ;
; 73.404 ns                               ; 125.60 MHz ( period = 7.962 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.689 ns                ;
; 73.438 ns                               ; 126.14 MHz ( period = 7.928 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.656 ns                ;
; 73.446 ns                               ; 126.26 MHz ( period = 7.920 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.644 ns                ;
; 73.456 ns                               ; 126.42 MHz ( period = 7.910 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.644 ns                ;
; 73.461 ns                               ; 126.50 MHz ( period = 7.905 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.632 ns                ;
; 73.463 ns                               ; 126.53 MHz ( period = 7.903 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 7.644 ns                ;
; 73.478 ns                               ; 126.77 MHz ( period = 7.888 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.612 ns                ;
; 73.513 ns                               ; 127.34 MHz ( period = 7.853 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.585 ns                ;
; 73.517 ns                               ; 127.40 MHz ( period = 7.849 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.583 ns                ;
; 73.519 ns                               ; 127.44 MHz ( period = 7.847 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.585 ns                ;
; 73.529 ns                               ; 127.60 MHz ( period = 7.837 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.561 ns                ;
; 73.530 ns                               ; 127.62 MHz ( period = 7.836 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.574 ns                ;
; 73.534 ns                               ; 127.68 MHz ( period = 7.832 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[19]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.556 ns                ;
; 73.539 ns                               ; 127.76 MHz ( period = 7.827 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[23] ; C5         ; C5       ; 81.366 ns                   ; 81.105 ns                 ; 7.566 ns                ;
; 73.574 ns                               ; 128.34 MHz ( period = 7.792 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[1]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.524 ns                ;
; 73.587 ns                               ; 128.55 MHz ( period = 7.779 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 7.520 ns                ;
; 73.594 ns                               ; 128.67 MHz ( period = 7.772 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.510 ns                ;
; 73.608 ns                               ; 128.90 MHz ( period = 7.758 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.494 ns                ;
; 73.612 ns                               ; 128.97 MHz ( period = 7.754 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.486 ns                ;
; 73.614 ns                               ; 129.00 MHz ( period = 7.752 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.480 ns                ;
; 73.625 ns                               ; 129.18 MHz ( period = 7.741 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.479 ns                ;
; 73.632 ns                               ; 129.30 MHz ( period = 7.734 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.468 ns                ;
; 73.636 ns                               ; 129.37 MHz ( period = 7.730 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.464 ns                ;
; 73.687 ns                               ; 130.23 MHz ( period = 7.679 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[7]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.411 ns                ;
; 73.689 ns                               ; 130.26 MHz ( period = 7.677 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.409 ns                ;
; 73.693 ns                               ; 130.33 MHz ( period = 7.673 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[21] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.407 ns                ;
; 73.730 ns                               ; 130.96 MHz ( period = 7.636 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.363 ns                ;
; 73.741 ns                               ; 131.15 MHz ( period = 7.625 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.353 ns                ;
; 73.745 ns                               ; 131.22 MHz ( period = 7.621 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.348 ns                ;
; 73.745 ns                               ; 131.22 MHz ( period = 7.621 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[5]  ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 7.353 ns                ;
; 73.754 ns                               ; 131.37 MHz ( period = 7.612 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.350 ns                ;
; 73.755 ns                               ; 131.39 MHz ( period = 7.611 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.349 ns                ;
; 73.758 ns                               ; 131.44 MHz ( period = 7.608 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[31]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.361 ns                ;
; 73.787 ns                               ; 131.94 MHz ( period = 7.579 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.303 ns                ;
; 73.794 ns                               ; 132.07 MHz ( period = 7.572 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.299 ns                ;
; 73.802 ns                               ; 132.21 MHz ( period = 7.564 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 7.291 ns                ;
; 73.809 ns                               ; 132.33 MHz ( period = 7.557 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.293 ns                ;
; 73.812 ns                               ; 132.38 MHz ( period = 7.554 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[14] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.288 ns                ;
; 73.816 ns                               ; 132.45 MHz ( period = 7.550 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[6]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.288 ns                ;
; 73.840 ns                               ; 132.87 MHz ( period = 7.526 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.264 ns                ;
; 73.846 ns                               ; 132.98 MHz ( period = 7.520 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.258 ns                ;
; 73.848 ns                               ; 133.01 MHz ( period = 7.518 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[28] ; C5         ; C5       ; 81.366 ns                   ; 81.105 ns                 ; 7.257 ns                ;
; 73.860 ns                               ; 133.23 MHz ( period = 7.506 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[18]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.230 ns                ;
; 73.860 ns                               ; 133.23 MHz ( period = 7.506 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.244 ns                ;
; 73.863 ns                               ; 133.28 MHz ( period = 7.503 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[31]           ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.239 ns                ;
; 73.867 ns                               ; 133.35 MHz ( period = 7.499 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[30]           ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.235 ns                ;
; 73.871 ns                               ; 133.42 MHz ( period = 7.495 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.233 ns                ;
; 73.875 ns                               ; 133.49 MHz ( period = 7.491 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.227 ns                ;
; 73.890 ns                               ; 133.76 MHz ( period = 7.476 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.212 ns                ;
; 73.893 ns                               ; 133.82 MHz ( period = 7.473 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[21]   ; C5         ; C5       ; 81.366 ns                   ; 81.119 ns                 ; 7.226 ns                ;
; 73.894 ns                               ; 133.83 MHz ( period = 7.472 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.200 ns                ;
; 73.899 ns                               ; 133.92 MHz ( period = 7.467 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[3]  ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.201 ns                ;
; 73.917 ns                               ; 134.25 MHz ( period = 7.449 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[26] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.177 ns                ;
; 73.926 ns                               ; 134.41 MHz ( period = 7.440 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[19]           ; C5         ; C5       ; 81.366 ns                   ; 81.073 ns                 ; 7.147 ns                ;
; 73.926 ns                               ; 134.41 MHz ( period = 7.440 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[20]           ; C5         ; C5       ; 81.366 ns                   ; 81.073 ns                 ; 7.147 ns                ;
; 73.927 ns                               ; 134.43 MHz ( period = 7.439 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[18]           ; C5         ; C5       ; 81.366 ns                   ; 81.073 ns                 ; 7.146 ns                ;
; 73.928 ns                               ; 134.44 MHz ( period = 7.438 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.176 ns                ;
; 73.930 ns                               ; 134.48 MHz ( period = 7.436 ns )                    ; I2S_xmit:J_IQPWM|bit_count[1]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 7.177 ns                ;
; 73.935 ns                               ; 134.57 MHz ( period = 7.431 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.167 ns                ;
; 73.936 ns                               ; 134.59 MHz ( period = 7.430 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.168 ns                ;
; 73.949 ns                               ; 134.83 MHz ( period = 7.417 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.153 ns                ;
; 73.957 ns                               ; 134.97 MHz ( period = 7.409 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0]  ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.145 ns                ;
; 73.966 ns                               ; 135.14 MHz ( period = 7.400 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.138 ns                ;
; 73.969 ns                               ; 135.19 MHz ( period = 7.397 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|last_data[30] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.133 ns                ;
; 74.019 ns                               ; 136.11 MHz ( period = 7.347 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1]  ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.082 ns                ;
; 74.021 ns                               ; 136.15 MHz ( period = 7.345 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 7.079 ns                ;
; 74.031 ns                               ; 136.33 MHz ( period = 7.335 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.063 ns                ;
; 74.046 ns                               ; 136.61 MHz ( period = 7.320 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~2   ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.056 ns                ;
; 74.052 ns                               ; 136.72 MHz ( period = 7.314 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[16]           ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.050 ns                ;
; 74.055 ns                               ; 136.78 MHz ( period = 7.311 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[3]            ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.047 ns                ;
; 74.057 ns                               ; 136.82 MHz ( period = 7.309 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[21]           ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.045 ns                ;
; 74.057 ns                               ; 136.82 MHz ( period = 7.309 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[14]           ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 7.045 ns                ;
; 74.064 ns                               ; 136.95 MHz ( period = 7.302 ns )                    ; I2S_xmit:J_LRAudio|bit_count[2]  ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.037 ns                ;
; 74.070 ns                               ; 137.06 MHz ( period = 7.296 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[19] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 7.024 ns                ;
; 74.083 ns                               ; 137.31 MHz ( period = 7.283 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[2]    ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 7.007 ns                ;
; 74.085 ns                               ; 137.34 MHz ( period = 7.281 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.019 ns                ;
; 74.086 ns                               ; 137.36 MHz ( period = 7.280 ns )                    ; I2S_xmit:J_LRAudio|bit_count[0]  ; I2S_xmit:J_LRAudio|TLV_state~2   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 7.015 ns                ;
; 74.095 ns                               ; 137.53 MHz ( period = 7.271 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.009 ns                ;
; 74.096 ns                               ; 137.55 MHz ( period = 7.270 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 7.008 ns                ;
; 74.134 ns                               ; 138.27 MHz ( period = 7.232 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[24]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 6.956 ns                ;
; 74.135 ns                               ; 138.29 MHz ( period = 7.231 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.958 ns                ;
; 74.150 ns                               ; 138.58 MHz ( period = 7.216 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.952 ns                ;
; 74.181 ns                               ; 139.18 MHz ( period = 7.185 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[9]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.923 ns                ;
; 74.187 ns                               ; 139.30 MHz ( period = 7.179 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[29]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.917 ns                ;
; 74.197 ns                               ; 139.49 MHz ( period = 7.169 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[17] ; C5         ; C5       ; 81.366 ns                   ; 81.100 ns                 ; 6.903 ns                ;
; 74.207 ns                               ; 139.68 MHz ( period = 7.159 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[25] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.887 ns                ;
; 74.216 ns                               ; 139.86 MHz ( period = 7.150 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[11]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.886 ns                ;
; 74.230 ns                               ; 140.13 MHz ( period = 7.136 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[25]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.874 ns                ;
; 74.234 ns                               ; 140.21 MHz ( period = 7.132 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[30]           ; C5         ; C5       ; 81.366 ns                   ; 81.073 ns                 ; 6.839 ns                ;
; 74.269 ns                               ; 140.90 MHz ( period = 7.097 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[7]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.835 ns                ;
; 74.277 ns                               ; 141.06 MHz ( period = 7.089 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[12]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.827 ns                ;
; 74.298 ns                               ; 141.48 MHz ( period = 7.068 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.796 ns                ;
; 74.307 ns                               ; 141.66 MHz ( period = 7.059 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[27]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.797 ns                ;
; 74.320 ns                               ; 141.92 MHz ( period = 7.046 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 83.736 ns                 ; 9.416 ns                ;
; 74.335 ns                               ; 142.23 MHz ( period = 7.031 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[26]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.758 ns                ;
; 74.350 ns                               ; 142.53 MHz ( period = 7.016 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[15]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.743 ns                ;
; 74.392 ns                               ; 143.39 MHz ( period = 6.974 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[17]   ; C5         ; C5       ; 81.366 ns                   ; 81.090 ns                 ; 6.698 ns                ;
; 74.407 ns                               ; 143.70 MHz ( period = 6.959 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[1]    ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.686 ns                ;
; 74.417 ns                               ; 143.91 MHz ( period = 6.949 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[8]            ; C5         ; C5       ; 81.366 ns                   ; 81.084 ns                 ; 6.667 ns                ;
; 74.426 ns                               ; 144.09 MHz ( period = 6.940 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~2     ; I2S_xmit:J_IQPWM|last_data[8]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.678 ns                ;
; 74.428 ns                               ; 144.13 MHz ( period = 6.938 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.666 ns                ;
; 74.438 ns                               ; 144.34 MHz ( period = 6.928 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.656 ns                ;
; 74.464 ns                               ; 144.89 MHz ( period = 6.902 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.630 ns                ;
; 74.465 ns                               ; 144.91 MHz ( period = 6.901 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[22]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.639 ns                ;
; 74.469 ns                               ; 144.99 MHz ( period = 6.897 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.625 ns                ;
; 74.474 ns                               ; 145.10 MHz ( period = 6.892 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[27] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.620 ns                ;
; 74.476 ns                               ; 145.14 MHz ( period = 6.890 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[23]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.628 ns                ;
; 74.479 ns                               ; 145.20 MHz ( period = 6.887 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[13]           ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.608 ns                ;
; 74.482 ns                               ; 145.26 MHz ( period = 6.884 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[7]            ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.605 ns                ;
; 74.488 ns                               ; 145.39 MHz ( period = 6.878 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[9]            ; C5         ; C5       ; 81.366 ns                   ; 81.082 ns                 ; 6.594 ns                ;
; 74.517 ns                               ; 146.01 MHz ( period = 6.849 ns )                    ; I2S_xmit:J_IQPWM|bit_count[0]    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.590 ns                ;
; 74.527 ns                               ; 146.22 MHz ( period = 6.839 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~3     ; I2S_xmit:J_IQPWM|last_data[0]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.575 ns                ;
; 74.554 ns                               ; 146.80 MHz ( period = 6.812 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[4]    ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.548 ns                ;
; 74.577 ns                               ; 147.30 MHz ( period = 6.789 ns )                    ; I2S_xmit:J_LRAudio|last_data[20] ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.525 ns                ;
; 74.580 ns                               ; 147.36 MHz ( period = 6.786 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.522 ns                ;
; 74.591 ns                               ; 147.60 MHz ( period = 6.775 ns )                    ; I2S_xmit:J_LRAudio|last_data[31] ; I2S_xmit:J_LRAudio|last_data[31] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.511 ns                ;
; 74.600 ns                               ; 147.80 MHz ( period = 6.766 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[10]           ; C5         ; C5       ; 81.366 ns                   ; 81.084 ns                 ; 6.484 ns                ;
; 74.601 ns                               ; 147.82 MHz ( period = 6.765 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[14]           ; C5         ; C5       ; 81.366 ns                   ; 81.084 ns                 ; 6.483 ns                ;
; 74.604 ns                               ; 147.89 MHz ( period = 6.762 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[18] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.490 ns                ;
; 74.606 ns                               ; 147.93 MHz ( period = 6.760 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[21]           ; C5         ; C5       ; 81.366 ns                   ; 81.084 ns                 ; 6.478 ns                ;
; 74.607 ns                               ; 147.95 MHz ( period = 6.759 ns )                    ; C12_rst                          ; cdc_mcp:lra|b_data[22]           ; C5         ; C5       ; 81.366 ns                   ; 81.084 ns                 ; 6.477 ns                ;
; 74.614 ns                               ; 148.10 MHz ( period = 6.752 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[11] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.480 ns                ;
; 74.621 ns                               ; 148.26 MHz ( period = 6.745 ns )                    ; I2S_xmit:J_LRAudio|last_data[9]  ; I2S_xmit:J_LRAudio|last_data[9]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.481 ns                ;
; 74.636 ns                               ; 148.59 MHz ( period = 6.730 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[20] ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.462 ns                ;
; 74.640 ns                               ; 148.68 MHz ( period = 6.726 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[13] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.454 ns                ;
; 74.641 ns                               ; 148.70 MHz ( period = 6.725 ns )                    ; I2S_xmit:J_IQPWM|bit_count[2]    ; I2S_xmit:J_IQPWM|TLV_state~4     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.466 ns                ;
; 74.645 ns                               ; 148.79 MHz ( period = 6.721 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~4   ; I2S_xmit:J_LRAudio|last_data[12] ; C5         ; C5       ; 81.366 ns                   ; 81.094 ns                 ; 6.449 ns                ;
; 74.656 ns                               ; 149.03 MHz ( period = 6.710 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[4]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.446 ns                ;
; 74.656 ns                               ; 149.03 MHz ( period = 6.710 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[15] ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.446 ns                ;
; 74.665 ns                               ; 149.23 MHz ( period = 6.701 ns )                    ; I2S_xmit:J_IQPWM|bit_count[3]    ; I2S_xmit:J_IQPWM|TLV_state~2     ; C5         ; C5       ; 81.366 ns                   ; 81.107 ns                 ; 6.442 ns                ;
; 74.688 ns                               ; 149.75 MHz ( period = 6.678 ns )                    ; clk_lrclk_gen:lrgen|Brise        ; I2S_xmit:J_LRAudio|bit_count[2]  ; C5         ; C5       ; 81.366 ns                   ; 83.738 ns                 ; 9.050 ns                ;
; 74.691 ns                               ; 149.81 MHz ( period = 6.675 ns )                    ; I2S_xmit:J_LRAudio|last_data[8]  ; I2S_xmit:J_LRAudio|last_data[8]  ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.411 ns                ;
; 74.696 ns                               ; 149.93 MHz ( period = 6.670 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[25]           ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.391 ns                ;
; 74.699 ns                               ; 149.99 MHz ( period = 6.667 ns )                    ; C12_rst                          ; cdc_mcp:iqp|b_data[28]           ; C5         ; C5       ; 81.366 ns                   ; 81.087 ns                 ; 6.388 ns                ;
; 74.700 ns                               ; 150.02 MHz ( period = 6.666 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[5]    ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.404 ns                ;
; 74.701 ns                               ; 150.04 MHz ( period = 6.665 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[13]   ; C5         ; C5       ; 81.366 ns                   ; 81.104 ns                 ; 6.403 ns                ;
; 74.738 ns                               ; 150.88 MHz ( period = 6.628 ns )                    ; I2S_xmit:J_LRAudio|TLV_state~3   ; I2S_xmit:J_LRAudio|last_data[16] ; C5         ; C5       ; 81.366 ns                   ; 81.098 ns                 ; 6.360 ns                ;
; 74.740 ns                               ; 150.92 MHz ( period = 6.626 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[10]   ; C5         ; C5       ; 81.366 ns                   ; 81.093 ns                 ; 6.353 ns                ;
; 74.746 ns                               ; 151.06 MHz ( period = 6.620 ns )                    ; I2S_xmit:J_LRAudio|bit_count[1]  ; I2S_xmit:J_LRAudio|TLV_state~4   ; C5         ; C5       ; 81.366 ns                   ; 81.101 ns                 ; 6.355 ns                ;
; 74.752 ns                               ; 151.19 MHz ( period = 6.614 ns )                    ; I2S_xmit:J_IQPWM|last_data[28]   ; I2S_xmit:J_IQPWM|last_data[28]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.350 ns                ;
; 74.755 ns                               ; 151.26 MHz ( period = 6.611 ns )                    ; I2S_xmit:J_IQPWM|TLV_state~4     ; I2S_xmit:J_IQPWM|last_data[16]   ; C5         ; C5       ; 81.366 ns                   ; 81.102 ns                 ; 6.347 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                  ;                                  ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SPI_SCK'                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 76.969 ns                               ; 227.43 MHz ( period = 4.397 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.135 ns                ;
; 76.970 ns                               ; 227.48 MHz ( period = 4.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.134 ns                ;
; 76.971 ns                               ; 227.53 MHz ( period = 4.395 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.133 ns                ;
; 76.974 ns                               ; 227.69 MHz ( period = 4.392 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.129 ns                ;
; 76.974 ns                               ; 227.69 MHz ( period = 4.392 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.130 ns                ;
; 76.975 ns                               ; 227.74 MHz ( period = 4.391 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.129 ns                ;
; 76.980 ns                               ; 228.00 MHz ( period = 4.386 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.124 ns                ;
; 77.005 ns                               ; 229.31 MHz ( period = 4.361 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.099 ns                ;
; 77.006 ns                               ; 229.36 MHz ( period = 4.360 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.098 ns                ;
; 77.007 ns                               ; 229.41 MHz ( period = 4.359 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.097 ns                ;
; 77.010 ns                               ; 229.57 MHz ( period = 4.356 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.094 ns                ;
; 77.011 ns                               ; 229.62 MHz ( period = 4.355 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.093 ns                ;
; 77.016 ns                               ; 229.89 MHz ( period = 4.350 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.088 ns                ;
; 77.021 ns                               ; 230.15 MHz ( period = 4.345 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.083 ns                ;
; 77.021 ns                               ; 230.15 MHz ( period = 4.345 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.083 ns                ;
; 77.033 ns                               ; 230.79 MHz ( period = 4.333 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 4.069 ns                ;
; 77.057 ns                               ; 232.07 MHz ( period = 4.309 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.047 ns                ;
; 77.057 ns                               ; 232.07 MHz ( period = 4.309 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 4.047 ns                ;
; 77.069 ns                               ; 232.72 MHz ( period = 4.297 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 4.033 ns                ;
; 77.098 ns                               ; 234.30 MHz ( period = 4.268 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 4.005 ns                ;
; 77.162 ns                               ; 237.87 MHz ( period = 4.204 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.942 ns                ;
; 77.163 ns                               ; 237.93 MHz ( period = 4.203 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.941 ns                ;
; 77.164 ns                               ; 237.98 MHz ( period = 4.202 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.940 ns                ;
; 77.167 ns                               ; 238.15 MHz ( period = 4.199 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.937 ns                ;
; 77.168 ns                               ; 238.21 MHz ( period = 4.198 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.936 ns                ;
; 77.173 ns                               ; 238.49 MHz ( period = 4.193 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.931 ns                ;
; 77.211 ns                               ; 240.67 MHz ( period = 4.155 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.892 ns                ;
; 77.214 ns                               ; 240.85 MHz ( period = 4.152 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.890 ns                ;
; 77.214 ns                               ; 240.85 MHz ( period = 4.152 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.890 ns                ;
; 77.226 ns                               ; 241.55 MHz ( period = 4.140 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.876 ns                ;
; 77.284 ns                               ; 244.98 MHz ( period = 4.082 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.819 ns                ;
; 77.332 ns                               ; 247.89 MHz ( period = 4.034 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.772 ns                ;
; 77.333 ns                               ; 247.95 MHz ( period = 4.033 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.771 ns                ;
; 77.334 ns                               ; 248.02 MHz ( period = 4.032 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.770 ns                ;
; 77.337 ns                               ; 248.20 MHz ( period = 4.029 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.767 ns                ;
; 77.338 ns                               ; 248.26 MHz ( period = 4.028 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.766 ns                ;
; 77.343 ns                               ; 248.57 MHz ( period = 4.023 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.761 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.363 ns                               ; 249.81 MHz ( period = 4.003 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.741 ns                ;
; 77.384 ns                               ; 251.13 MHz ( period = 3.982 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.720 ns                ;
; 77.384 ns                               ; 251.13 MHz ( period = 3.982 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.720 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.390 ns                               ; 251.51 MHz ( period = 3.976 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 3.714 ns                ;
; 77.396 ns                               ; 251.89 MHz ( period = 3.970 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.706 ns                ;
; 77.518 ns                               ; 259.88 MHz ( period = 3.848 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.585 ns                ;
; 77.522 ns                               ; 260.15 MHz ( period = 3.844 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.581 ns                ;
; 77.551 ns                               ; 262.12 MHz ( period = 3.815 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.552 ns                ;
; 77.557 ns                               ; 262.54 MHz ( period = 3.809 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.546 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.598 ns                               ; 265.39 MHz ( period = 3.768 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.505 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.625 ns                               ; 267.31 MHz ( period = 3.741 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.477 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.634 ns                               ; 267.95 MHz ( period = 3.732 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.469 ns                ;
; 77.649 ns                               ; 269.03 MHz ( period = 3.717 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.454 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.661 ns                               ; 269.91 MHz ( period = 3.705 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.441 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.775 ns                               ; 278.47 MHz ( period = 3.591 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.327 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.791 ns                               ; 279.72 MHz ( period = 3.575 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.312 ns                ;
; 77.830 ns                               ; 282.81 MHz ( period = 3.536 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.271 ns                ;
; 77.840 ns                               ; 283.61 MHz ( period = 3.526 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.263 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.870 ns                               ; 286.04 MHz ( period = 3.496 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.233 ns                ;
; 77.950 ns                               ; 292.74 MHz ( period = 3.416 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.153 ns                ;
; 77.956 ns                               ; 293.26 MHz ( period = 3.410 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.146 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.961 ns                               ; 293.69 MHz ( period = 3.405 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.142 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.970 ns                               ; 294.46 MHz ( period = 3.396 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.132 ns                ;
; 77.981 ns                               ; 295.42 MHz ( period = 3.385 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.122 ns                ;
; 77.983 ns                               ; 295.60 MHz ( period = 3.383 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.119 ns                ;
; 78.039 ns                               ; 300.57 MHz ( period = 3.327 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.062 ns                ;
; 78.042 ns                               ; 300.84 MHz ( period = 3.324 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 3.059 ns                ;
; 78.068 ns                               ; 303.21 MHz ( period = 3.298 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.035 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.072 ns                               ; 303.58 MHz ( period = 3.294 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 3.030 ns                ;
; 78.097 ns                               ; 305.90 MHz ( period = 3.269 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 3.006 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.108 ns                               ; 306.94 MHz ( period = 3.258 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.994 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.117 ns                               ; 307.79 MHz ( period = 3.249 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.104 ns                 ; 2.987 ns                ;
; 78.128 ns                               ; 308.83 MHz ( period = 3.238 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.973 ns                ;
; 78.138 ns                               ; 309.79 MHz ( period = 3.228 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.965 ns                ;
; 78.149 ns                               ; 310.85 MHz ( period = 3.217 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.954 ns                ;
; 78.156 ns                               ; 311.53 MHz ( period = 3.210 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.947 ns                ;
; 78.174 ns                               ; 313.28 MHz ( period = 3.192 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.929 ns                ;
; 78.185 ns                               ; 314.37 MHz ( period = 3.181 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.918 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.201 ns                               ; 315.96 MHz ( period = 3.165 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.901 ns                ;
; 78.208 ns                               ; 316.66 MHz ( period = 3.158 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.893 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.222 ns                               ; 318.07 MHz ( period = 3.144 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.880 ns                ;
; 78.262 ns                               ; 322.16 MHz ( period = 3.104 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.841 ns                ;
; 78.269 ns                               ; 322.89 MHz ( period = 3.097 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.834 ns                ;
; 78.277 ns                               ; 323.73 MHz ( period = 3.089 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.826 ns                ;
; 78.331 ns                               ; 329.49 MHz ( period = 3.035 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.772 ns                ;
; 78.335 ns                               ; 329.92 MHz ( period = 3.031 ns )                    ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.768 ns                ;
; 78.342 ns                               ; 330.69 MHz ( period = 3.024 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.103 ns                 ; 2.761 ns                ;
; 78.380 ns                               ; 334.90 MHz ( period = 2.986 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.101 ns                 ; 2.721 ns                ;
; 78.403 ns                               ; 337.50 MHz ( period = 2.963 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.699 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.417 ns                               ; 339.10 MHz ( period = 2.949 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.685 ns                ;
; 78.440 ns                               ; 341.76 MHz ( period = 2.926 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.662 ns                ;
; 78.443 ns                               ; 342.11 MHz ( period = 2.923 ns )                    ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 81.366 ns                   ; 81.102 ns                 ; 2.659 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                              ;                                                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clkmult3:cm3|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                    ; From Clock                                 ; To Clock                                   ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~4                    ; NWire_rcv:MDC[1].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|TB_state~2                    ; NWire_rcv:MDC[1].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~4                    ; NWire_rcv:MDC[2].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|TB_state~2                    ; NWire_rcv:MDC[2].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[1].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[2].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[0]                           ; NWire_rcv:SPD|tb_width[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~4                          ; NWire_rcv:P_MIC|TB_state~4            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|TB_state~2                          ; NWire_rcv:P_MIC|TB_state~2            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|data_cnt[0]                         ; NWire_rcv:P_MIC|data_cnt[0]           ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~2                    ; NWire_rcv:MDC[0].M_IQ|TB_state~2      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|TB_state~4                    ; NWire_rcv:MDC[0].M_IQ|TB_state~4      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]                   ; NWire_rcv:MDC[0].M_IQ|data_cnt[0]     ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[1]                           ; NWire_rcv:SPD|tb_width[1]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[2]                           ; NWire_rcv:SPD|tb_width[2]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[5]                           ; NWire_rcv:SPD|tb_width[5]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[6]                           ; NWire_rcv:SPD|tb_width[6]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|tb_width[7]                           ; NWire_rcv:SPD|tb_width[7]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|bcnt[0]                          ; NWire_xmit:P_IQPWM|bcnt[0]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|data_cnt[0]                           ; NWire_rcv:SPD|data_cnt[0]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~4                            ; NWire_rcv:SPD|TB_state~4              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|TB_state~2                            ; NWire_rcv:SPD|TB_state~2              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|bcnt[0]                        ; NWire_xmit:M_LRAudio|bcnt[0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:P_MIC|irdy                                ; NWire_rcv:P_MIC|irdy                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:MDC[0].M_IQ|irdy                          ; NWire_rcv:MDC[0].M_IQ|irdy            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:SPD|irdy                                  ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:P_IQPWM|iack                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:M_LRAudio|iack                           ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.732 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[7]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.732 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[2]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.733 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[24]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[24] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.733 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[0]                      ; NWire_rcv:MDC[2].M_IQ|idata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.735 ns                 ;
; 0.734 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[30]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[30] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[25]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[25]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[16]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[16]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[20]                 ; NWire_xmit:P_IQPWM|id[20]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[14]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[14]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[27]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[27] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[25]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[25] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[5]                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[5]  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia1                          ; NWire_rcv:SPD|irdy                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.738 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[31]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[31]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.738 ns                                ; NWire_rcv:P_MIC|d0                                  ; NWire_rcv:P_MIC|d1                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.738 ns                                ; NWire_rcv:SPD|DIFF_CLK.ia0                          ; NWire_rcv:SPD|DIFF_CLK.ia1            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.739 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[31]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[31] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[0].M_IQ|d3                            ; NWire_rcv:MDC[0].M_IQ|rdata[47]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_xmit:P_IQPWM|id[17]                           ; NWire_xmit:P_IQPWM|id[16]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[3]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[32]                     ; NWire_rcv:MDC[1].M_IQ|idata[32]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[7]                      ; NWire_rcv:MDC[1].M_IQ|idata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[26]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[26] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[12]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[12]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[5]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[15]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[15] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[19]                 ; NWire_xmit:P_IQPWM|id[19]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[15]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[15]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[6]                  ; NWire_xmit:P_IQPWM|id[6]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[25]                     ; NWire_rcv:MDC[2].M_IQ|rdata[24]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][5]                        ; NWire_rcv:P_MIC|DB_LEN[1][5]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][2]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][2]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[4]                      ; NWire_rcv:MDC[2].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[44]                     ; NWire_rcv:MDC[1].M_IQ|idata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|rdata[14]                             ; NWire_rcv:SPD|rdata[13]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][11]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][11]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[29]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[29] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][5]                  ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][5]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][0]                        ; NWire_rcv:P_MIC|DB_LEN[1][0]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[20]                     ; NWire_rcv:MDC[0].M_IQ|rdata[19]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][13]                       ; NWire_rcv:P_MIC|DB_LEN[1][13]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][4]                        ; NWire_rcv:P_MIC|DB_LEN[1][4]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:SPD|rdata[0]                              ; NWire_rcv:SPD|idata[0]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[23]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[23] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[18]                     ; NWire_rcv:MDC[1].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[27]                     ; NWire_rcv:MDC[2].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[3]                      ; NWire_rcv:MDC[0].M_IQ|rdata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[35]                     ; NWire_rcv:MDC[2].M_IQ|idata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|d2                                    ; NWire_rcv:SPD|DBrise                  ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][6]                  ; NWire_rcv:MDC[2].M_IQ|DB_LEN[3][6]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[8]                      ; NWire_rcv:MDC[0].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[8]                      ; NWire_rcv:MDC[1].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[2]                      ; NWire_rcv:MDC[1].M_IQ|idata[2]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[46]                     ; NWire_rcv:MDC[2].M_IQ|idata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|rdata[15]                             ; NWire_rcv:SPD|rdata[14]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[1]                      ; NWire_rcv:MDC[0].M_IQ|idata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[9]                ; NWire_xmit:M_LRAudio|id[9]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[30]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[30]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[46]                     ; NWire_rcv:MDC[2].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[1]                      ; NWire_rcv:MDC[0].M_IQ|rdata[0]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:SPD|d1                                    ; NWire_rcv:SPD|d2                      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia0                  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.ia1    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[22]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[22]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][13]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[3][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[8]                      ; NWire_rcv:MDC[0].M_IQ|idata[8]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[28]                     ; NWire_rcv:MDC[0].M_IQ|rdata[27]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[46]                     ; NWire_rcv:MDC[1].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[16]                     ; NWire_rcv:MDC[1].M_IQ|rdata[15]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[8]                  ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[8]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][13]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[22]                     ; NWire_rcv:MDC[0].M_IQ|rdata[21]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[22]                     ; NWire_rcv:MDC[2].M_IQ|rdata[21]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[23]                     ; NWire_rcv:MDC[2].M_IQ|rdata[22]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[35]                     ; NWire_rcv:MDC[1].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:P_MIC|d3                                  ; NWire_rcv:P_MIC|rdata[15]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|idata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[12]                     ; NWire_rcv:MDC[2].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[46]                     ; NWire_rcv:MDC[1].M_IQ|idata[46]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[3]                      ; NWire_rcv:MDC[0].M_IQ|idata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[21]                 ; NWire_xmit:P_IQPWM|id[21]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[18]                 ; NWire_xmit:P_IQPWM|id[18]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][10]                 ; NWire_rcv:MDC[1].M_IQ|DB_LEN[2][10]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|rdata[4]                            ; NWire_rcv:P_MIC|rdata[3]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[41]                     ; NWire_rcv:MDC[2].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[2].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[29]                     ; NWire_rcv:MDC[2].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][9]                        ; NWire_rcv:P_MIC|DB_LEN[1][9]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[2]                      ; NWire_rcv:MDC[1].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|DB_LEN[0][12]                       ; NWire_rcv:P_MIC|DB_LEN[1][12]         ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[0][13]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:SPD|DB_LEN[1][2]                          ; NWire_rcv:SPD|DB_LEN[2][2]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:P_MIC|tb_cnt[13]                          ; NWire_rcv:P_MIC|tb_cnt[13]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.iq2                     ; NWire_xmit:M_LRAudio|iack             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; NWire_xmit:M_LRAudio|DIFF_CLK.id0[10]               ; NWire_xmit:M_LRAudio|DIFF_CLK.id1[10] ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[26]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[26]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_xmit:P_IQPWM|DIFF_CLK.id0[19]                 ; NWire_xmit:P_IQPWM|DIFF_CLK.id1[19]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[39]                     ; NWire_rcv:MDC[0].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[8]                      ; NWire_rcv:MDC[2].M_IQ|rdata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[35]                     ; NWire_rcv:MDC[0].M_IQ|rdata[34]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[10]                     ; NWire_rcv:MDC[2].M_IQ|rdata[9]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[30]                     ; NWire_rcv:MDC[0].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][9]                        ; NWire_rcv:P_MIC|DB_LEN[2][9]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[42]                     ; NWire_rcv:MDC[0].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DB_LEN[1][1]                          ; NWire_rcv:SPD|DB_LEN[2][1]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:P_MIC|d1                                  ; NWire_rcv:P_MIC|d2                    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[1][13]                 ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][13]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|DB_LEN[2][7]                  ; NWire_rcv:MDC[0].M_IQ|DB_LEN[3][7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|DB_LEN[0][2]                          ; NWire_rcv:SPD|DB_LEN[1][2]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:SPD|rdata[5]                              ; NWire_rcv:SPD|idata[5]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|DB_LEN[0][12]                 ; NWire_rcv:MDC[2].M_IQ|DB_LEN[1][12]   ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|rdata[1]                            ; NWire_rcv:P_MIC|rdata[0]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|rdata[2]                            ; NWire_rcv:P_MIC|rdata[1]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[12]                     ; NWire_rcv:MDC[0].M_IQ|rdata[11]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[44]                     ; NWire_rcv:MDC[0].M_IQ|rdata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[13]                     ; NWire_rcv:MDC[0].M_IQ|rdata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][5]                        ; NWire_rcv:P_MIC|DB_LEN[3][5]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[7]                      ; NWire_rcv:MDC[2].M_IQ|rdata[6]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[7]                      ; NWire_rcv:MDC[2].M_IQ|idata[7]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[41]                     ; NWire_rcv:MDC[1].M_IQ|rdata[40]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[18]                     ; NWire_rcv:MDC[0].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|rdata[5]                              ; NWire_rcv:SPD|rdata[4]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[30]                     ; NWire_rcv:MDC[0].M_IQ|idata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[2]                      ; NWire_rcv:MDC[2].M_IQ|rdata[1]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[36]                     ; NWire_rcv:MDC[2].M_IQ|rdata[35]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:P_MIC|rdata[11]                           ; NWire_rcv:P_MIC|rdata[10]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[45]                     ; NWire_rcv:MDC[1].M_IQ|rdata[44]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[30]                     ; NWire_rcv:MDC[2].M_IQ|rdata[29]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:P_MIC|DB_LEN[1][7]                        ; NWire_rcv:P_MIC|DB_LEN[2][7]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[27]                     ; NWire_rcv:MDC[0].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_rcv:SPD|DB_LEN[0][6]                          ; NWire_rcv:SPD|DB_LEN[1][6]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; NWire_xmit:P_IQPWM|irdy                             ; NWire_xmit:P_IQPWM|iack               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][3]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][3]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[36]                     ; NWire_rcv:MDC[2].M_IQ|idata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[31]                     ; NWire_rcv:MDC[2].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[1].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[43]                     ; NWire_rcv:MDC[0].M_IQ|rdata[42]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:P_MIC|rdata[10]                           ; NWire_rcv:P_MIC|rdata[9]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[15]                     ; NWire_rcv:MDC[0].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[45]                     ; NWire_rcv:MDC[1].M_IQ|idata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[10]                     ; NWire_rcv:MDC[2].M_IQ|idata[10]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|DB_LEN[0][5]                          ; NWire_rcv:SPD|DB_LEN[1][5]            ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.753 ns                                ; NWire_rcv:SPD|rdata[3]                              ; NWire_rcv:SPD|idata[3]                ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.755 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|DB_LEN[2][1]                        ; NWire_rcv:P_MIC|DB_LEN[3][1]          ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|rdata[4]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[19]                     ; NWire_rcv:MDC[1].M_IQ|rdata[18]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:P_MIC|rdata[9]                            ; NWire_rcv:P_MIC|rdata[8]              ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[27]                     ; NWire_rcv:MDC[1].M_IQ|rdata[26]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[18]                     ; NWire_rcv:MDC[2].M_IQ|rdata[17]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[42]                     ; NWire_rcv:MDC[1].M_IQ|rdata[41]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[15]                     ; NWire_rcv:MDC[2].M_IQ|rdata[14]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[43]                     ; NWire_rcv:MDC[2].M_IQ|idata[43]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:SPD|rdata[11]                             ; NWire_rcv:SPD|rdata[10]               ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.754 ns                                ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]                    ; NWire_rcv:MDC[0].M_IQ|tb_cnt[13]      ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.756 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[37]                     ; NWire_rcv:MDC[2].M_IQ|rdata[36]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[20]                     ; NWire_rcv:MDC[2].M_IQ|rdata[19]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[38]                     ; NWire_rcv:MDC[2].M_IQ|rdata[37]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[23]                     ; NWire_rcv:MDC[0].M_IQ|rdata[22]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[46]                     ; NWire_rcv:MDC[0].M_IQ|rdata[45]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[38]                     ; NWire_rcv:MDC[2].M_IQ|idata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[4]                      ; NWire_rcv:MDC[1].M_IQ|rdata[3]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[25]                     ; NWire_rcv:MDC[1].M_IQ|rdata[24]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:P_MIC|rdata[13]                           ; NWire_rcv:P_MIC|rdata[12]             ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[31]                     ; NWire_rcv:MDC[0].M_IQ|rdata[30]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[5]                      ; NWire_rcv:MDC[1].M_IQ|idata[5]        ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.755 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[13]                     ; NWire_rcv:MDC[2].M_IQ|rdata[12]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.757 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|DB_LEN[0][7]                  ; NWire_rcv:MDC[1].M_IQ|DB_LEN[1][7]    ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[39]                     ; NWire_rcv:MDC[1].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[2].M_IQ|rdata[39]                     ; NWire_rcv:MDC[2].M_IQ|rdata[38]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[1].M_IQ|rdata[40]                     ; NWire_rcv:MDC[1].M_IQ|rdata[39]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; 0.756 ns                                ; NWire_rcv:MDC[0].M_IQ|rdata[29]                     ; NWire_rcv:MDC[0].M_IQ|rdata[28]       ; clkmult3:cm3|altpll:altpll_component|_clk0 ; clkmult3:cm3|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.002 ns                   ; 0.758 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                       ;                                            ;                                            ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'IF_clk'                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                     ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; CC_address[0]                                       ; CC_address[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[1]                                       ; CC_address[1]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[2]                                       ; CC_address[2]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; CC_address[3]                                       ; CC_address[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|dly_cnt[0]                        ; NWire_xmit:CCxmit|dly_cnt[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|dly_cnt[24]                       ; NWire_xmit:CCxmit|dly_cnt[24]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|iack                              ; NWire_xmit:CCxmit|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_xmit:CCxmit|NW_state~3                        ; NWire_xmit:CCxmit|NW_state~3           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|bit_sel[0]                     ; led_blinker:BLINK_D4|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[0]                          ; led_blinker:BLINK_D4|ld[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|ld[1]                          ; led_blinker:BLINK_D4|ld[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D4|LED_state~4                    ; led_blinker:BLINK_D4|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[1]                     ; led_blinker:BLINK_D1|bit_sel[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|bit_sel[0]                     ; led_blinker:BLINK_D1|bit_sel[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~4                    ; led_blinker:BLINK_D1|LED_state~4       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; led_blinker:BLINK_D1|LED_state~2                    ; led_blinker:BLINK_D1|LED_state~2       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[0]                                         ; IF_count[0]                            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_count[28]                                        ; IF_count[28]                           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|count[0]                            ; sp_rcv_ctrl:SPC|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; sp_rcv_ctrl:SPC|sp_state                            ; sp_rcv_ctrl:SPC|sp_state               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|outptr[0]                                  ; FIFO:RXF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:lra|a_rdy                                   ; cdc_mcp:lra|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[1]                          ; async_usb:usb1|FIFO_ADR[1]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|FIFO_ADR[0]                          ; async_usb:usb1|FIFO_ADR[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|SLOE                                 ; async_usb:usb1|SLOE                    ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[0]                            ; debounce:de_PTT|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[0]                            ; debounce:de_dot|count[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[0]                           ; debounce:de_dash|count[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|TB_state~4                          ; NWire_rcv:m_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:m_ser|data_cnt[0]                         ; NWire_rcv:m_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~2                          ; NWire_rcv:p_ser|TB_state~2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|TB_state~4                          ; NWire_rcv:p_ser|TB_state~4             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_MIC|b_clk_cnt[0]                          ; I2S_rcv:J_MIC|b_clk_cnt[0]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; NWire_rcv:p_ser|data_cnt[0]                         ; NWire_rcv:p_ser|data_cnt[0]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|count[18]                           ; debounce:de_PTT|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|count[18]                           ; debounce:de_dot|count[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|count[18]                          ; debounce:de_dash|count[18]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_PTT|clean_pb                            ; debounce:de_PTT|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dot|clean_pb                            ; debounce:de_dot|clean_pb               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; cdc_mcp:dfs|a_rdy                                   ; cdc_mcp:dfs|a_rdy                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[3]                        ; Tx_fifo_ctrl:TXFC|tx_addr[3]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[4]                        ; Tx_fifo_ctrl:TXFC|tx_addr[4]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[2]                        ; Tx_fifo_ctrl:TXFC|tx_addr[2]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[1]                        ; Tx_fifo_ctrl:TXFC|tx_addr[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|tx_addr[0]                        ; Tx_fifo_ctrl:TXFC|tx_addr[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; debounce:de_dash|clean_pb                           ; debounce:de_dash|clean_pb              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:TXF|outptr[0]                                  ; FIFO:TXF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|outptr[0]                                  ; FIFO:SPF|outptr[0]                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[0]                       ; Tx_fifo_ctrl:TXFC|AD_timer[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_rcv:J_IQ|b_clk_cnt[0]                           ; I2S_rcv:J_IQ|b_clk_cnt[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:SPF|usedw[0]                                   ; FIFO:SPF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[5]                     ; async_usb:usb1|Rx_fifo_wdata[5]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[6]                     ; async_usb:usb1|Rx_fifo_wdata[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[4]                     ; async_usb:usb1|Rx_fifo_wdata[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[7]                     ; async_usb:usb1|Rx_fifo_wdata[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[0]                     ; async_usb:usb1|Rx_fifo_wdata[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[2]                     ; async_usb:usb1|Rx_fifo_wdata[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[3]                     ; async_usb:usb1|Rx_fifo_wdata[3]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[8]                     ; async_usb:usb1|Rx_fifo_wdata[8]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[11]                    ; async_usb:usb1|Rx_fifo_wdata[11]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[10]                    ; async_usb:usb1|Rx_fifo_wdata[10]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[9]                     ; async_usb:usb1|Rx_fifo_wdata[9]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[13]                    ; async_usb:usb1|Rx_fifo_wdata[13]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[12]                    ; async_usb:usb1|Rx_fifo_wdata[12]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[14]                    ; async_usb:usb1|Rx_fifo_wdata[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[15]                    ; async_usb:usb1|Rx_fifo_wdata[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|Rx_fifo_wdata[1]                     ; async_usb:usb1|Rx_fifo_wdata[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[0]                        ; Tx_fifo_ctrl:TXFC|IF_chan[0]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|IF_chan[1]                        ; Tx_fifo_ctrl:TXFC|IF_chan[1]           ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; Tx_fifo_ctrl:TXFC|AD_timer[5]                       ; Tx_fifo_ctrl:TXFC|AD_timer[5]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; FIFO:RXF|usedw[0]                                   ; FIFO:RXF|usedw[0]                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~2                                     ; IF_SYNC_state~2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~3                                     ; IF_SYNC_state~3                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; IF_SYNC_state~4                                     ; IF_SYNC_state~4                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; async_usb:usb1|ep_sel                               ; async_usb:usb1|ep_sel                  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.732 ns                                ; NWire_rcv:SPD|DIFF_CLK.xr1                          ; NWire_rcv:SPD|DIFF_CLK.xr2             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.734 ns                 ;
; 0.734 ns                                ; NWire_xmit:CCxmit|id[44]                            ; NWire_xmit:CCxmit|id[43]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; IF_clock_s[0]                                       ; NWire_xmit:CCxmit|id[41]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[4]               ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[4]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[10]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[10]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.734 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[45]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[45] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.736 ns                 ;
; 0.735 ns                                ; IF_frequency[8][4]                                  ; NWire_xmit:CCxmit|id[49]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; FIFO:RXF|mem_0_bypass[37]                           ; FIFO:RXF|q[14]                         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; I2S_rcv:J_MIC|d1                                    ; I2S_rcv:J_MIC|d2                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[4]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[4]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[14]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[14]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.735 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[13]                      ; NWire_rcv:SPD|DIFF_CLK.xd1[13]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.737 ns                 ;
; 0.736 ns                                ; IF_frequency[8][15]                                 ; NWire_xmit:CCxmit|id[60]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[16]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[16] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.736 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[26]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[26] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.738 ns                 ;
; 0.737 ns                                ; debounce:de_PTT|pb_history[1]                       ; debounce:de_PTT|pb_history[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.739 ns                 ;
; 0.738 ns                                ; NWire_rcv:p_ser|d0                                  ; NWire_rcv:p_ser|d1                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.740 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[21]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[21] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.739 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[47]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[47] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.741 ns                 ;
; 0.740 ns                                ; NWire_xmit:CCxmit|id[82]                            ; NWire_xmit:CCxmit|id[81]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; IF_frequency[8][25]                                 ; NWire_xmit:CCxmit|id[70]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; IF_frequency[8][0]                                  ; NWire_xmit:CCxmit|id[45]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.740 ns                                ; NWire_rcv:m_ser|d2                                  ; NWire_rcv:m_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.742 ns                 ;
; 0.741 ns                                ; IF_frequency[8][26]                                 ; NWire_xmit:CCxmit|id[71]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; IF_frequency[8][16]                                 ; NWire_xmit:CCxmit|id[61]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; IF_frequency[8][3]                                  ; NWire_xmit:CCxmit|id[48]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; I2S_rcv:J_MIC|bc0                                   ; I2S_rcv:J_MIC|bc1                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[6]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[6]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[7]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[7]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[2]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[2]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[21]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[21] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; I2S_rcv:J_IQ|temp_data[19]                          ; I2S_rcv:J_IQ|temp_data[20]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[26]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[26] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[7]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[7]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[0]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[0]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.741 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr1                  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr2     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.743 ns                 ;
; 0.742 ns                                ; NWire_rcv:p_ser|d2                                  ; NWire_rcv:p_ser|DBrise                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_MIC|temp_data[1]                          ; I2S_rcv:J_MIC|temp_data[2]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; debounce:de_dash|pb_history[0]                      ; debounce:de_dash|pb_history[1]         ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[37]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[37] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[0]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[0]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_IQ|d1                                     ; I2S_rcv:J_IQ|d2                        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[38]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[38] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[16]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[16] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; I2S_rcv:J_IQ|temp_data[0]                           ; I2S_rcv:J_IQ|temp_data[1]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[28]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[28] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[10]                      ; FIFO:SPF|mem_0_bypass[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[13]                      ; FIFO:SPF|mem_0_bypass[34]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; FIFO:SPF|mem_0_bypass[24]                           ; FIFO:SPF|q[3]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.742 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr0                  ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xr1     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.744 ns                 ;
; 0.743 ns                                ; IF_frequency[8][18]                                 ; NWire_xmit:CCxmit|id[63]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; IF_frequency[8][1]                                  ; NWire_xmit:CCxmit|id[46]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[36]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[36] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.743 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[8]               ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[8]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.744 ns                                ; IF_frequency[8][7]                                  ; NWire_xmit:CCxmit|id[52]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; IF_Rout                                             ; NWire_xmit:CCxmit|id[25]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; IF_Alex[9]                                          ; NWire_xmit:CCxmit|id[17]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; IF_Alex[2]                                          ; NWire_xmit:CCxmit|id[10]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; async_usb:usb1|Rx_fifo_wdata[9]                     ; FIFO:RXF|mem_0_bypass[32]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[17]                           ; NWire_rcv:p_ser|idata[17]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[40]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[40] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[1]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[1]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[25]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[25] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[41]                           ; NWire_rcv:p_ser|idata[41]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:p_ser|rdata[40]                           ; NWire_rcv:p_ser|idata[40]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[14]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[14] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.744 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[8]                       ; FIFO:SPF|mem_0_bypass[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.746 ns                 ;
; 0.745 ns                                ; IF_frequency[8][20]                                 ; NWire_xmit:CCxmit|id[65]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; IF_Alex[6]                                          ; NWire_xmit:CCxmit|id[14]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:p_ser|d1                                  ; NWire_rcv:p_ser|d2                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:p_ser|rdata[18]                           ; NWire_rcv:p_ser|idata[18]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[43]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[43] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[44]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[44] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[2]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[2]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[1]                       ; FIFO:SPF|mem_0_bypass[22]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.745 ns                                ; I2S_rcv:J_IQ|lr0                                    ; I2S_rcv:J_IQ|lr1                       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.747 ns                 ;
; 0.746 ns                                ; IF_frequency[8][28]                                 ; NWire_xmit:CCxmit|id[73]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; IF_frequency[8][23]                                 ; NWire_xmit:CCxmit|id[68]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; IF_Drive_Level[5]                                   ; NWire_xmit:CCxmit|id[5]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; I2S_rcv:J_MIC|lr0                                   ; I2S_rcv:J_MIC|lr1                      ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[42]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[42] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[9]               ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[9]  ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[29]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[29] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.746 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[15]                    ; NWire_rcv:P_MIC|DIFF_CLK.xd1[15]       ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.748 ns                 ;
; 0.747 ns                                ; IF_frequency[8][30]                                 ; NWire_xmit:CCxmit|id[75]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; IF_frequency[8][24]                                 ; NWire_xmit:CCxmit|id[69]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; IF_frequency[8][9]                                  ; NWire_xmit:CCxmit|id[54]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; IF_OC[5]                                            ; NWire_xmit:CCxmit|id[39]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:CCxmit|id[19]                            ; NWire_xmit:CCxmit|id[18]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_xmit:CCxmit|id[1]                             ; NWire_xmit:CCxmit|id[0]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[9]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[9]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_IQ|temp_data[14]                          ; I2S_rcv:J_IQ|temp_data[15]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd0[4]                       ; NWire_rcv:SPD|DIFF_CLK.xd1[4]          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.747 ns                                ; I2S_rcv:J_IQ|bc1                                    ; I2S_rcv:J_IQ|b_clk                     ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.749 ns                 ;
; 0.748 ns                                ; IF_ATTEN[1]                                         ; NWire_xmit:CCxmit|id[29]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; IF_Alex[5]                                          ; NWire_xmit:CCxmit|id[13]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_xmit:CCxmit|irdy                              ; NWire_xmit:CCxmit|iack                 ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:p_ser|rdata[19]                           ; NWire_rcv:p_ser|idata[19]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; I2S_rcv:J_IQ|temp_data[4]                           ; I2S_rcv:J_IQ|temp_data[5]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.748 ns                                ; NWire_rcv:P_MIC|DIFF_CLK.xd0[8]                     ; NWire_rcv:P_MIC|DIFF_CLK.xd1[8]        ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.750 ns                 ;
; 0.749 ns                                ; IF_frequency[8][27]                                 ; NWire_xmit:CCxmit|id[72]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; IF_frequency[8][22]                                 ; NWire_xmit:CCxmit|id[67]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; pulsegen:CC_p|p1                                    ; CC_address[0]                          ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; IF_Alex[13]                                         ; NWire_xmit:CCxmit|id[21]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_MIC|temp_data[5]                          ; I2S_rcv:J_MIC|temp_data[6]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_MIC|temp_data[8]                          ; I2S_rcv:J_MIC|temp_data[9]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_IQ|temp_data[20]                          ; I2S_rcv:J_IQ|temp_data[21]             ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; I2S_rcv:J_IQ|d2                                     ; I2S_rcv:J_IQ|temp_data[0]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd0[41]              ; NWire_rcv:MDC[2].M_IQ|DIFF_CLK.xd1[41] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.749 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[31]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[31] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.751 ns                 ;
; 0.750 ns                                ; IF_frequency[8][31]                                 ; NWire_xmit:CCxmit|id[76]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; IF_Drive_Level[2]                                   ; NWire_xmit:CCxmit|id[2]                ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; async_usb:usb1|Rx_fifo_wdata[6]                     ; FIFO:RXF|mem_0_bypass[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:p_ser|rdata[29]                           ; NWire_rcv:p_ser|rdata[28]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd0[39]              ; NWire_rcv:MDC[1].M_IQ|DIFF_CLK.xd1[39] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[19]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[19] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_MIC|temp_data[9]                          ; I2S_rcv:J_MIC|temp_data[10]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; I2S_rcv:J_MIC|temp_data[12]                         ; I2S_rcv:J_MIC|temp_data[13]            ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd0[44]              ; NWire_rcv:MDC[0].M_IQ|DIFF_CLK.xd1[44] ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.751 ns                                ; async_usb:usb1|Rx_fifo_wdata[8]                     ; FIFO:RXF|mem_0_bypass[31]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:m_ser|rdata[1]                            ; NWire_rcv:m_ser|rdata[0]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:p_ser|rdata[29]                           ; NWire_rcv:p_ser|idata[29]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:m_ser|rdata[4]                            ; NWire_rcv:m_ser|rdata[3]               ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; I2S_rcv:J_IQ|temp_data[8]                           ; I2S_rcv:J_IQ|temp_data[9]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; 0.751 ns                                ; NWire_rcv:SPD|DIFF_CLK.xd1[9]                       ; FIFO:SPF|mem_0_bypass[30]              ; IF_clk     ; IF_clk   ; 0.000 ns                   ; 0.002 ns                   ; 0.753 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'C5'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[1]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[0]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:lrgen|LRCLK                           ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; I2S_xmit:J_LRAudio|bit_count[1]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|BCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|BCLK                           ; clk_lrclk_gen:clrgen|BCLK         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; clk_lrclk_gen:clrgen|LRCLK                          ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 1.212 ns                                ; I2S_xmit:J_IQPWM|data[2]                            ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.214 ns                 ;
; 1.212 ns                                ; I2S_xmit:J_LRAudio|data[1]                          ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.214 ns                 ;
; 1.256 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.258 ns                 ;
; 1.341 ns                                ; I2S_xmit:J_LRAudio|last_data[1]                     ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.344 ns                 ;
; 1.361 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.363 ns                 ;
; 1.373 ns                                ; I2S_xmit:J_IQPWM|data[0]                            ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.376 ns                 ;
; 1.391 ns                                ; I2S_xmit:J_IQPWM|last_data[8]                       ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.395 ns                 ;
; 1.393 ns                                ; I2S_xmit:J_IQPWM|last_data[9]                       ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.397 ns                 ;
; 1.402 ns                                ; I2S_xmit:J_IQPWM|last_data[7]                       ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.406 ns                 ;
; 1.402 ns                                ; C12_rst                                             ; cdc_mcp:lra|cdc_sync:rdy|q1[0]    ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.404 ns                 ;
; 1.405 ns                                ; I2S_xmit:J_LRAudio|last_data[7]                     ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.410 ns                 ;
; 1.409 ns                                ; I2S_xmit:J_LRAudio|last_data[4]                     ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.408 ns                 ;
; 1.412 ns                                ; I2S_xmit:J_LRAudio|data[9]                          ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.414 ns                 ;
; 1.423 ns                                ; I2S_xmit:J_LRAudio|last_data[3]                     ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.424 ns                 ;
; 1.427 ns                                ; I2S_xmit:J_LRAudio|data[8]                          ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.000 ns                   ; 1.427 ns                 ;
; 1.430 ns                                ; I2S_xmit:J_IQPWM|last_data[16]                      ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.432 ns                 ;
; 1.434 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.436 ns                 ;
; 1.435 ns                                ; I2S_xmit:J_LRAudio|last_data[5]                     ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.438 ns                 ;
; 1.441 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.443 ns                 ;
; 1.444 ns                                ; C12_rst                                             ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.446 ns                 ;
; 1.444 ns                                ; C12_rst                                             ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.446 ns                 ;
; 1.447 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[15]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.449 ns                 ;
; 1.450 ns                                ; I2S_xmit:J_LRAudio|last_data[0]                     ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.453 ns                 ;
; 1.454 ns                                ; I2S_xmit:J_IQPWM|data[8]                            ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.456 ns                 ;
; 1.454 ns                                ; cdc_mcp:lra|cdc_sync:rdy|q1[0]                      ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.456 ns                 ;
; 1.455 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.457 ns                 ;
; 1.457 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.459 ns                 ;
; 1.459 ns                                ; I2S_xmit:J_IQPWM|data[7]                            ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.461 ns                 ;
; 1.459 ns                                ; I2S_xmit:J_LRAudio|data[7]                          ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.461 ns                 ;
; 1.461 ns                                ; cdc_sync:cdc_jack|q1[0]                             ; cdc_sync:cdc_jack|sigb[0]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.463 ns                 ;
; 1.462 ns                                ; I2S_xmit:J_LRAudio|data[6]                          ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.464 ns                 ;
; 1.463 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.465 ns                 ;
; 1.464 ns                                ; I2S_xmit:J_LRAudio|last_data[6]                     ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; -0.002 ns                  ; 1.462 ns                 ;
; 1.464 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.466 ns                 ;
; 1.464 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.466 ns                 ;
; 1.464 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|q1[0]                      ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.466 ns                 ;
; 1.465 ns                                ; I2S_xmit:J_LRAudio|last_data[11]                    ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.472 ns                 ;
; 1.468 ns                                ; I2S_xmit:J_LRAudio|data[13]                         ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.468 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.468 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.470 ns                 ;
; 1.469 ns                                ; I2S_xmit:J_IQPWM|data[13]                           ; I2S_xmit:J_IQPWM|data[14]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.471 ns                 ;
; 1.470 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.469 ns                 ;
; 1.471 ns                                ; I2S_xmit:J_IQPWM|data[12]                           ; I2S_xmit:J_IQPWM|data[13]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.473 ns                 ;
; 1.471 ns                                ; I2S_xmit:J_LRAudio|data[14]                         ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.473 ns                 ;
; 1.471 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.473 ns                 ;
; 1.471 ns                                ; cdc_mcp:dfs|b_data_ack                              ; C12_cgen_rst                      ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.476 ns                 ;
; 1.473 ns                                ; cdc_mcp:iqp|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:iqp|pulsegen:pls|p1       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.475 ns                 ;
; 1.473 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[0]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.475 ns                 ;
; 1.474 ns                                ; I2S_xmit:J_IQPWM|data[1]                            ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.476 ns                 ;
; 1.474 ns                                ; I2S_xmit:J_IQPWM|data[4]                            ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.476 ns                 ;
; 1.477 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.479 ns                 ;
; 1.477 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.479 ns                 ;
; 1.479 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.481 ns                 ;
; 1.481 ns                                ; I2S_xmit:J_IQPWM|data[10]                           ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.483 ns                 ;
; 1.481 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.483 ns                 ;
; 1.482 ns                                ; I2S_xmit:J_IQPWM|last_data[10]                      ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; 0.012 ns                   ; 1.494 ns                 ;
; 1.482 ns                                ; I2S_xmit:J_IQPWM|bit_count[0]                       ; I2S_xmit:J_IQPWM|bit_count[1]     ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.484 ns                 ;
; 1.483 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.485 ns                 ;
; 1.484 ns                                ; I2S_xmit:J_IQPWM|last_data[12]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.485 ns                 ;
; 1.484 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[4]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.484 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.486 ns                 ;
; 1.485 ns                                ; I2S_xmit:J_IQPWM|last_data[6]                       ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.486 ns                 ;
; 1.485 ns                                ; I2S_xmit:J_LRAudio|bit_count[0]                     ; I2S_xmit:J_LRAudio|bit_count[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.487 ns                 ;
; 1.491 ns                                ; I2S_xmit:J_LRAudio|data[11]                         ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.493 ns                 ;
; 1.511 ns                                ; C12_RESET.c0                                        ; C12_rst                           ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.513 ns                 ;
; 1.512 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.514 ns                 ;
; 1.512 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.514 ns                 ;
; 1.515 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.517 ns                 ;
; 1.518 ns                                ; I2S_xmit:J_LRAudio|last_data[14]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.521 ns                 ;
; 1.519 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.518 ns                 ;
; 1.520 ns                                ; cdc_mcp:dfs|cdc_sync:rdy|sigb[0]                    ; cdc_mcp:dfs|b_data_ack            ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.522 ns                 ;
; 1.521 ns                                ; I2S_xmit:J_IQPWM|data[3]                            ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.523 ns                 ;
; 1.523 ns                                ; I2S_xmit:J_LRAudio|data[10]                         ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.523 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.523 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.525 ns                 ;
; 1.524 ns                                ; I2S_xmit:J_IQPWM|data[5]                            ; I2S_xmit:J_IQPWM|data[6]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.526 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_IQPWM|data[11]                           ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_LRAudio|data[3]                          ; I2S_xmit:J_LRAudio|data[4]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.527 ns                                ; I2S_xmit:J_LRAudio|data[4]                          ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.527 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.527 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.529 ns                 ;
; 1.528 ns                                ; I2S_xmit:J_LRAudio|last_data[8]                     ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.531 ns                 ;
; 1.529 ns                                ; I2S_xmit:J_LRAudio|last_data[15]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.530 ns                 ;
; 1.530 ns                                ; I2S_xmit:J_LRAudio|data[0]                          ; I2S_xmit:J_LRAudio|data[1]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.532 ns                 ;
; 1.532 ns                                ; I2S_xmit:J_LRAudio|TLV_state~2                      ; I2S_xmit:J_LRAudio|bit_count[0]   ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.535 ns                 ;
; 1.534 ns                                ; I2S_xmit:J_IQPWM|TLV_state~2                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.536 ns                 ;
; 1.548 ns                                ; I2S_xmit:J_LRAudio|last_data[10]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.549 ns                 ;
; 1.556 ns                                ; I2S_xmit:J_LRAudio|last_data[29]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; -0.002 ns                  ; 1.554 ns                 ;
; 1.558 ns                                ; I2S_xmit:J_LRAudio|last_data[27]                    ; I2S_xmit:J_LRAudio|data[11]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.565 ns                 ;
; 1.558 ns                                ; I2S_xmit:J_LRAudio|last_data[30]                    ; I2S_xmit:J_LRAudio|data[14]       ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.559 ns                 ;
; 1.560 ns                                ; I2S_xmit:J_LRAudio|last_data[18]                    ; I2S_xmit:J_LRAudio|data[2]        ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.567 ns                 ;
; 1.561 ns                                ; I2S_xmit:J_IQPWM|last_data[25]                      ; I2S_xmit:J_IQPWM|data[9]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.565 ns                 ;
; 1.562 ns                                ; I2S_xmit:J_IQPWM|TLV_state~3                        ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.564 ns                 ;
; 1.563 ns                                ; I2S_xmit:J_IQPWM|last_data[27]                      ; I2S_xmit:J_IQPWM|data[11]         ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.564 ns                 ;
; 1.563 ns                                ; I2S_xmit:J_LRAudio|last_data[24]                    ; I2S_xmit:J_LRAudio|data[8]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.564 ns                 ;
; 1.569 ns                                ; I2S_xmit:J_IQPWM|last_data[23]                      ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.573 ns                 ;
; 1.571 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.573 ns                 ;
; 1.573 ns                                ; I2S_xmit:J_LRAudio|last_data[21]                    ; I2S_xmit:J_LRAudio|data[5]        ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.574 ns                 ;
; 1.573 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.575 ns                 ;
; 1.573 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.575 ns                 ;
; 1.574 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[0] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.576 ns                 ;
; 1.578 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.580 ns                 ;
; 1.580 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Bfall        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.583 ns                 ;
; 1.582 ns                                ; clk_lrclk_gen:clrgen|BCLK_cnt[1]                    ; clk_lrclk_gen:clrgen|Brise        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.585 ns                 ;
; 1.601 ns                                ; I2S_xmit:J_IQPWM|last_data[0]                       ; I2S_xmit:J_IQPWM|data[0]          ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.603 ns                 ;
; 1.603 ns                                ; I2S_xmit:J_LRAudio|TLV_state~3                      ; I2S_xmit:J_LRAudio|data[0]        ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.602 ns                 ;
; 1.610 ns                                ; I2S_xmit:J_LRAudio|last_data[22]                    ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; -0.002 ns                  ; 1.608 ns                 ;
; 1.614 ns                                ; I2S_xmit:J_IQPWM|last_data[28]                      ; I2S_xmit:J_IQPWM|data[12]         ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.615 ns                 ;
; 1.617 ns                                ; I2S_xmit:J_LRAudio|last_data[19]                    ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.624 ns                 ;
; 1.640 ns                                ; I2S_xmit:J_LRAudio|last_data[23]                    ; I2S_xmit:J_LRAudio|data[7]        ; C5         ; C5       ; 0.000 ns                   ; -0.002 ns                  ; 1.638 ns                 ;
; 1.785 ns                                ; I2S_xmit:J_LRAudio|last_data[13]                    ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.009 ns                   ; 1.794 ns                 ;
; 1.801 ns                                ; I2S_xmit:J_LRAudio|data[5]                          ; I2S_xmit:J_LRAudio|data[6]        ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.805 ns                 ;
; 1.809 ns                                ; I2S_xmit:J_LRAudio|data[12]                         ; I2S_xmit:J_LRAudio|data[13]       ; C5         ; C5       ; 0.000 ns                   ; 0.004 ns                   ; 1.813 ns                 ;
; 1.815 ns                                ; clk_lrclk_gen:clrgen|Bfall                          ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.817 ns                 ;
; 1.819 ns                                ; I2S_xmit:J_IQPWM|data[6]                            ; I2S_xmit:J_IQPWM|data[7]          ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 1.824 ns                 ;
; 1.825 ns                                ; I2S_xmit:J_IQPWM|last_data[1]                       ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; 0.012 ns                   ; 1.837 ns                 ;
; 1.830 ns                                ; I2S_xmit:J_IQPWM|obit                               ; I2S_xmit:J_IQPWM|outbit           ; C5         ; C5       ; 0.000 ns                   ; 0.051 ns                   ; 1.881 ns                 ;
; 1.831 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.833 ns                 ;
; 1.834 ns                                ; I2S_xmit:J_LRAudio|obit                             ; I2S_xmit:J_LRAudio|outbit         ; C5         ; C5       ; 0.000 ns                   ; 0.051 ns                   ; 1.885 ns                 ;
; 1.843 ns                                ; I2S_xmit:J_IQPWM|last_data[5]                       ; I2S_xmit:J_IQPWM|data[5]          ; C5         ; C5       ; 0.000 ns                   ; 0.001 ns                   ; 1.844 ns                 ;
; 1.861 ns                                ; I2S_xmit:J_LRAudio|data[2]                          ; I2S_xmit:J_LRAudio|data[3]        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.863 ns                 ;
; 1.865 ns                                ; I2S_xmit:J_IQPWM|last_data[4]                       ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.868 ns                 ;
; 1.870 ns                                ; I2S_xmit:J_IQPWM|data[9]                            ; I2S_xmit:J_IQPWM|data[10]         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 1.869 ns                 ;
; 1.877 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK        ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.879 ns                 ;
; 1.878 ns                                ; I2S_xmit:J_LRAudio|last_data[9]                     ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.003 ns                   ; 1.881 ns                 ;
; 1.892 ns                                ; I2S_xmit:J_IQPWM|last_data[17]                      ; I2S_xmit:J_IQPWM|data[1]          ; C5         ; C5       ; 0.000 ns                   ; 0.015 ns                   ; 1.907 ns                 ;
; 1.910 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.912 ns                 ;
; 1.910 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.912 ns                 ;
; 1.914 ns                                ; clk_lrclk_gen:lrgen|Bfall                           ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.034 ns                   ; 1.948 ns                 ;
; 1.939 ns                                ; cdc_mcp:dfs|b_data[0]                               ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.941 ns                 ;
; 1.942 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.944 ns                 ;
; 1.943 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.945 ns                 ;
; 1.943 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.945 ns                 ;
; 1.944 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.946 ns                 ;
; 1.947 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[6]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.949 ns                 ;
; 1.950 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.952 ns                 ;
; 1.953 ns                                ; I2S_xmit:J_LRAudio|last_data[26]                    ; I2S_xmit:J_LRAudio|data[10]       ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 1.960 ns                 ;
; 1.955 ns                                ; I2S_xmit:J_IQPWM|data[14]                           ; I2S_xmit:J_IQPWM|data[15]         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.957 ns                 ;
; 1.956 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.958 ns                 ;
; 1.956 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.958 ns                 ;
; 1.958 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.960 ns                 ;
; 1.959 ns                                ; I2S_xmit:J_LRAudio|last_data[31]                    ; I2S_xmit:J_LRAudio|data[15]       ; C5         ; C5       ; 0.000 ns                   ; 0.009 ns                   ; 1.968 ns                 ;
; 1.961 ns                                ; I2S_xmit:J_IQPWM|last_data[24]                      ; I2S_xmit:J_IQPWM|data[8]          ; C5         ; C5       ; 0.000 ns                   ; 0.018 ns                   ; 1.979 ns                 ;
; 1.961 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.963 ns                 ;
; 1.962 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[1] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.964 ns                 ;
; 1.972 ns                                ; I2S_xmit:J_LRAudio|last_data[28]                    ; I2S_xmit:J_LRAudio|data[12]       ; C5         ; C5       ; 0.000 ns                   ; -0.004 ns                  ; 1.968 ns                 ;
; 1.980 ns                                ; I2S_xmit:J_IQPWM|last_data[19]                      ; I2S_xmit:J_IQPWM|data[3]          ; C5         ; C5       ; 0.000 ns                   ; 0.015 ns                   ; 1.995 ns                 ;
; 1.983 ns                                ; I2S_xmit:J_IQPWM|last_data[20]                      ; I2S_xmit:J_IQPWM|data[4]          ; C5         ; C5       ; 0.000 ns                   ; 0.015 ns                   ; 1.998 ns                 ;
; 1.992 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.994 ns                 ;
; 1.992 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.994 ns                 ;
; 1.992 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.994 ns                 ;
; 1.993 ns                                ; cdc_mcp:dfs|b_data[1]                               ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 1.995 ns                 ;
; 1.999 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[1]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.001 ns                 ;
; 2.003 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[14]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.005 ns                 ;
; 2.007 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.009 ns                 ;
; 2.007 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.009 ns                 ;
; 2.009 ns                                ; I2S_xmit:J_IQPWM|last_data[18]                      ; I2S_xmit:J_IQPWM|data[2]          ; C5         ; C5       ; 0.000 ns                   ; 0.015 ns                   ; 2.024 ns                 ;
; 2.019 ns                                ; I2S_xmit:J_LRAudio|last_data[25]                    ; I2S_xmit:J_LRAudio|data[9]        ; C5         ; C5       ; 0.000 ns                   ; 0.007 ns                   ; 2.026 ns                 ;
; 2.028 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.030 ns                 ;
; 2.029 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[14]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.031 ns                 ;
; 2.029 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[10]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.031 ns                 ;
; 2.030 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.032 ns                 ;
; 2.035 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[8]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.037 ns                 ;
; 2.036 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[12]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.038 ns                 ;
; 2.042 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.044 ns                 ;
; 2.042 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[5]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[7]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.044 ns                 ;
; 2.044 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[3]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.046 ns                 ;
; 2.047 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[2]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.049 ns                 ;
; 2.048 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[2] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.050 ns                 ;
; 2.049 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[3]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[4]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.051 ns                 ;
; 2.058 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[3]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.060 ns                 ;
; 2.067 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Bfall         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.069 ns                 ;
; 2.067 ns                                ; C12_cgen_rst                                        ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.069 ns                 ;
; 2.078 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[0]                    ; clk_lrclk_gen:lrgen|LRCLK_cnt[2]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.080 ns                 ;
; 2.078 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[9]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.080 ns                 ;
; 2.078 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[4]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.080 ns                 ;
; 2.082 ns                                ; clk_lrclk_gen:lrgen|LRCLK_cnt[1]                    ; clk_lrclk_gen:lrgen|LRCLK         ; C5         ; C5       ; 0.000 ns                   ; -0.001 ns                  ; 2.081 ns                 ;
; 2.085 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[2]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.087 ns                 ;
; 2.093 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[13]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.095 ns                 ;
; 2.093 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[11]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.095 ns                 ;
; 2.114 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[2]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[5]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.116 ns                 ;
; 2.115 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[12]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[15]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.117 ns                 ;
; 2.115 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[8]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[11]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.117 ns                 ;
; 2.116 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[1]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[4] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.118 ns                 ;
; 2.121 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[7]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[9]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.123 ns                 ;
; 2.122 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[10]                    ; clk_lrclk_gen:lrgen|BCLK_cnt[13]  ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.124 ns                 ;
; 2.128 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[3]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[6]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.130 ns                 ;
; 2.128 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[0]                     ; clk_lrclk_gen:lrgen|Brise         ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.130 ns                 ;
; 2.130 ns                                ; clk_lrclk_gen:lrgen|BCLK_cnt[1]                     ; clk_lrclk_gen:lrgen|BCLK_cnt[4]   ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.132 ns                 ;
; 2.131 ns                                ; cdc_mcp:dfs|b_data_ack                              ; cdc_mcp:dfs|b_data[0]             ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 2.136 ns                 ;
; 2.131 ns                                ; cdc_mcp:dfs|b_data_ack                              ; cdc_mcp:dfs|b_data[1]             ; C5         ; C5       ; 0.000 ns                   ; 0.005 ns                   ; 2.136 ns                 ;
; 2.134 ns                                ; clk_lrclk_gen:clrgen|LRCLK_cnt[0]                   ; clk_lrclk_gen:clrgen|LRCLK_cnt[3] ; C5         ; C5       ; 0.000 ns                   ; 0.002 ns                   ; 2.136 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SPI_SCK'                                                                                                                                                                                                                                                              ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                         ; To                                                           ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.499 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.501 ns                 ;
; 0.743 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.745 ns                 ;
; 0.750 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.750 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.752 ns                 ;
; 0.752 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.752 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.754 ns                 ;
; 0.758 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.760 ns                 ;
; 0.763 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.765 ns                 ;
; 0.765 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.767 ns                 ;
; 0.916 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.918 ns                 ;
; 0.916 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 0.918 ns                 ;
; 1.055 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.057 ns                 ;
; 1.058 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.059 ns                 ;
; 1.058 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.059 ns                 ;
; 1.181 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.183 ns                 ;
; 1.188 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.190 ns                 ;
; 1.217 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.218 ns                 ;
; 1.217 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.218 ns                 ;
; 1.220 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.221 ns                 ;
; 1.221 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.222 ns                 ;
; 1.227 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.228 ns                 ;
; 1.227 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.228 ns                 ;
; 1.230 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.231 ns                 ;
; 1.230 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.231 ns                 ;
; 1.263 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.265 ns                 ;
; 1.531 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.533 ns                 ;
; 1.540 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.543 ns                 ;
; 1.565 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.566 ns                 ;
; 1.565 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.566 ns                 ;
; 1.570 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.571 ns                 ;
; 1.571 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.572 ns                 ;
; 1.571 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.572 ns                 ;
; 1.571 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 1.572 ns                 ;
; 1.742 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.744 ns                 ;
; 1.801 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.803 ns                 ;
; 1.812 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.814 ns                 ;
; 1.855 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 1.858 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.860 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.862 ns                 ;
; 1.926 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.928 ns                 ;
; 1.926 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.928 ns                 ;
; 1.975 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 1.977 ns                 ;
; 2.012 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.015 ns                 ;
; 2.039 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.042 ns                 ;
; 2.098 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.101 ns                 ;
; 2.102 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.104 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.135 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.137 ns                 ;
; 2.209 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.212 ns                 ;
; 2.214 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.216 ns                 ;
; 2.233 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.235 ns                 ;
; 2.280 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.282 ns                 ;
; 2.281 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.283 ns                 ;
; 2.309 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.311 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.313 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.316 ns                 ;
; 2.366 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.368 ns                 ;
; 2.393 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.396 ns                 ;
; 2.395 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.397 ns                 ;
; 2.398 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.400 ns                 ;
; 2.399 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.401 ns                 ;
; 2.419 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.422 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.421 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.423 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.436 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[5]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.438 ns                 ;
; 2.464 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.466 ns                 ;
; 2.485 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.487 ns                 ;
; 2.488 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.490 ns                 ;
; 2.491 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.493 ns                 ;
; 2.527 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.530 ns                 ;
; 2.530 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.533 ns                 ;
; 2.543 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.547 ns                 ;
; 2.544 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.546 ns                 ;
; 2.549 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.553 ns                 ;
; 2.571 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.573 ns                 ;
; 2.582 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.585 ns                 ;
; 2.588 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.591 ns                 ;
; 2.599 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.602 ns                 ;
; 2.609 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.612 ns                 ;
; 2.630 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.632 ns                 ;
; 2.633 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.635 ns                 ;
; 2.634 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.635 ns                 ;
; 2.636 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.637 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.656 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.658 ns                 ;
; 2.657 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.659 ns                 ;
; 2.660 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.662 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.683 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.685 ns                 ;
; 2.720 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.721 ns                 ;
; 2.730 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.733 ns                 ;
; 2.732 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.735 ns                 ;
; 2.734 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.737 ns                 ;
; 2.758 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.761 ns                 ;
; 2.765 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.768 ns                 ;
; 2.769 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.772 ns                 ;
; 2.823 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.826 ns                 ;
; 2.831 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.834 ns                 ;
; 2.842 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.844 ns                 ;
; 2.869 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.871 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.878 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[3]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.880 ns                 ;
; 2.892 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.893 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.899 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.901 ns                 ;
; 2.915 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.918 ns                 ;
; 2.926 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.929 ns                 ;
; 2.931 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.935 ns                 ;
; 2.936 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.940 ns                 ;
; 2.937 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.941 ns                 ;
; 2.940 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.944 ns                 ;
; 2.941 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.945 ns                 ;
; 2.942 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.004 ns                   ; 2.946 ns                 ;
; 2.944 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.947 ns                 ;
; 2.951 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.954 ns                 ;
; 2.962 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.965 ns                 ;
; 2.972 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.001 ns                   ; 2.973 ns                 ;
; 2.980 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 2.983 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 2.992 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[4]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 2.994 ns                 ;
; 3.003 ns                                ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.006 ns                 ;
; 3.019 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.022 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.028 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[2]      ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.002 ns                   ; 3.030 ns                 ;
; 3.033 ns                                ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK    ; SPI_SCK  ; 0.000 ns                   ; 0.003 ns                   ; 3.036 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu)          ;                                                              ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                      ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From       ; To                                                           ; To Clock ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+
; N/A   ; None         ; 9.853 ns   ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 9.664 ns   ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 9.557 ns   ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 9.368 ns   ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 9.228 ns   ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 9.225 ns   ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 9.039 ns   ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 9.036 ns   ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A   ; None         ; 8.563 ns   ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 8.488 ns   ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 8.416 ns   ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 8.374 ns   ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A   ; None         ; 8.305 ns   ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A   ; None         ; 8.294 ns   ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A   ; None         ; 8.270 ns   ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A   ; None         ; 8.266 ns   ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A   ; None         ; 7.840 ns   ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A   ; None         ; 7.395 ns   ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A   ; None         ; 7.048 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 6.616 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 6.561 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 6.557 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 6.523 ns   ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A   ; None         ; 6.435 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 6.327 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 6.323 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 6.290 ns   ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A   ; None         ; 6.280 ns   ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A   ; None         ; 6.247 ns   ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A   ; None         ; 6.244 ns   ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A   ; None         ; 5.936 ns   ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A   ; None         ; 5.902 ns   ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A   ; None         ; 5.897 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 5.892 ns   ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A   ; None         ; 5.863 ns   ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A   ; None         ; 5.828 ns   ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A   ; None         ; 5.752 ns   ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A   ; None         ; 5.717 ns   ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A   ; None         ; 5.694 ns   ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A   ; None         ; 5.691 ns   ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A   ; None         ; 5.691 ns   ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A   ; None         ; 5.682 ns   ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A   ; None         ; 5.679 ns   ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A   ; None         ; 5.648 ns   ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A   ; None         ; 5.508 ns   ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A   ; None         ; 5.494 ns   ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A   ; None         ; 5.398 ns   ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 5.065 ns   ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 5.026 ns   ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A   ; None         ; 4.869 ns   ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.707 ns   ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A   ; None         ; 4.632 ns   ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A   ; None         ; 4.629 ns   ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.565 ns   ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A   ; None         ; 4.455 ns   ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A   ; None         ; 4.218 ns   ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A   ; None         ; 4.187 ns   ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A   ; None         ; 4.104 ns   ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A   ; None         ; 4.086 ns   ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A   ; None         ; 3.854 ns   ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A   ; None         ; 3.771 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A   ; None         ; 3.769 ns   ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A   ; None         ; 3.767 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A   ; None         ; 3.765 ns   ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A   ; None         ; 3.759 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A   ; None         ; 3.723 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A   ; None         ; 3.722 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A   ; None         ; 3.722 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A   ; None         ; 3.469 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A   ; None         ; 3.334 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A   ; None         ; 3.333 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A   ; None         ; 3.330 ns   ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A   ; None         ; 1.652 ns   ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
+-------+--------------+------------+------------+--------------------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                          ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                         ; To           ; From Clock ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+
; N/A   ; None         ; 17.749 ns  ; led_blinker:BLINK_D1|led_timer[3]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.343 ns  ; led_blinker:BLINK_D1|led_timer[2]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.238 ns  ; led_blinker:BLINK_D1|led_timer[12]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.188 ns  ; led_blinker:BLINK_D1|led_timer[1]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.163 ns  ; led_blinker:BLINK_D1|led_timer[11]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.139 ns  ; led_blinker:BLINK_D1|led_timer[7]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.097 ns  ; led_blinker:BLINK_D1|led_timer[4]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 17.004 ns  ; led_blinker:BLINK_D1|led_timer[0]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.955 ns  ; led_blinker:BLINK_D1|led_timer[5]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.767 ns  ; led_blinker:BLINK_D1|led_timer[6]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.637 ns  ; led_blinker:BLINK_D1|led_timer[13]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.372 ns  ; led_blinker:BLINK_D1|led_timer[14]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.359 ns  ; led_blinker:BLINK_D1|led_timer[9]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 16.178 ns  ; led_blinker:BLINK_D1|led_timer[10]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.878 ns  ; led_blinker:BLINK_D1|led_timer[16]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.877 ns  ; led_blinker:BLINK_D1|led_timer[15]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.876 ns  ; led_blinker:BLINK_D1|led_timer[19]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.830 ns  ; led_blinker:BLINK_D1|led_timer[22]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.640 ns  ; led_blinker:BLINK_D1|led_timer[17]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.632 ns  ; led_blinker:BLINK_D1|led_timer[20]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.597 ns  ; led_blinker:BLINK_D1|led_timer[21]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.438 ns  ; led_blinker:BLINK_D1|led_timer[18]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.435 ns  ; led_blinker:BLINK_D1|led_timer[8]                            ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 15.136 ns  ; led_blinker:BLINK_D1|led_timer[23]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.993 ns  ; led_blinker:BLINK_D1|led_timer[24]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 14.710 ns  ; led_blinker:BLINK_D4|led_timer[3]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.702 ns  ; led_blinker:BLINK_D4|led_timer[7]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.665 ns  ; led_blinker:BLINK_D4|led_timer[4]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.517 ns  ; led_blinker:BLINK_D4|led_timer[5]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.446 ns  ; led_blinker:BLINK_D4|led_timer[2]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.329 ns  ; led_blinker:BLINK_D4|led_timer[6]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.284 ns  ; led_blinker:BLINK_D4|led_timer[9]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.256 ns  ; led_blinker:BLINK_D4|led_timer[1]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.082 ns  ; led_blinker:BLINK_D4|led_timer[0]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.046 ns  ; led_blinker:BLINK_D4|led_timer[17]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 14.035 ns  ; led_blinker:BLINK_D4|led_timer[19]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.954 ns  ; led_blinker:BLINK_D4|led_timer[18]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.936 ns  ; led_blinker:BLINK_D4|led_timer[11]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.894 ns  ; led_blinker:BLINK_D4|led_timer[10]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.807 ns  ; led_blinker:BLINK_D1|LED_state~2                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.770 ns  ; led_blinker:BLINK_D4|led_timer[20]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.722 ns  ; led_blinker:BLINK_D4|led_timer[8]                            ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.710 ns  ; led_blinker:BLINK_D4|led_timer[22]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.681 ns  ; led_blinker:BLINK_D4|led_timer[16]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.581 ns  ; led_blinker:BLINK_D4|led_timer[12]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.544 ns  ; led_blinker:BLINK_D4|led_timer[21]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.477 ns  ; led_blinker:BLINK_D1|led_timer[25]                           ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.355 ns  ; led_blinker:BLINK_D4|led_timer[14]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 13.329 ns  ; led_blinker:BLINK_D1|LED_state~3                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.256 ns  ; led_blinker:BLINK_D1|led_cnt[3]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.245 ns  ; led_blinker:BLINK_D1|led_cnt[4]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 13.024 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 12.951 ns  ; led_blinker:BLINK_D1|led_cnt[2]                              ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.904 ns  ; led_blinker:BLINK_D4|led_timer[13]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.731 ns  ; led_blinker:BLINK_D4|led_timer[24]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.721 ns  ; led_blinker:BLINK_D4|led_timer[25]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.528 ns  ; led_blinker:BLINK_D4|led_timer[23]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.523 ns  ; led_blinker:BLINK_D1|led_code[0]                             ; DEBUG_LED0   ; IF_clk     ;
; N/A   ; None         ; 12.453 ns  ; led_blinker:BLINK_D4|led_timer[15]                           ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.407 ns  ; led_blinker:BLINK_D4|LED_state~3                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.278 ns  ; led_blinker:BLINK_D4|LED_state~2                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 12.066 ns  ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SO       ; SPI_SCK    ;
; N/A   ; None         ; 11.954 ns  ; I2S_xmit:J_LRAudio|outbit                                    ; C4           ; C5         ;
; N/A   ; None         ; 11.834 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.791 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.588 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 11.572 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 11.543 ns  ; I2S_xmit:J_IQPWM|outbit                                      ; C12          ; C5         ;
; N/A   ; None         ; 11.469 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 11.468 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 11.449 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 11.397 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.372 ns  ; FIFO:TXF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.349 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.338 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 11.335 ns  ; led_blinker:BLINK_D4|led_cnt[2]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.305 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 11.299 ns  ; FIFO:SPF|q[8]                                                ; FX2_FD[0]    ; IF_clk     ;
; N/A   ; None         ; 11.275 ns  ; led_blinker:BLINK_D4|led_cnt[4]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 11.265 ns  ; FIFO:SPF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.259 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 11.248 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 11.213 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 11.194 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 11.124 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 11.092 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 10.998 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 10.987 ns  ; FIFO:TXF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.983 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.887 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.863 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.851 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 10.849 ns  ; FIFO:SPF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.828 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.817 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.799 ns  ; FIFO:SPF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 10.788 ns  ; FIFO:SPF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.773 ns  ; led_blinker:BLINK_D4|led_cnt[3]                              ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 10.761 ns  ; FIFO:TXF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.742 ns  ; FIFO:SPF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.732 ns  ; FIFO:TXF|q[12]                                               ; FX2_FD[4]    ; IF_clk     ;
; N/A   ; None         ; 10.723 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 10.706 ns  ; FIFO:SPF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 10.606 ns  ; FIFO:TXF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 10.601 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.598 ns  ; FIFO:SPF|q[15]                                               ; FX2_FD[7]    ; IF_clk     ;
; N/A   ; None         ; 10.545 ns  ; FIFO:TXF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 10.488 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 10.451 ns  ; led_blinker:BLINK_D4|led_code[0]                             ; DEBUG_LED3   ; IF_clk     ;
; N/A   ; None         ; 10.450 ns  ; FIFO:TXF|q[13]                                               ; FX2_FD[5]    ; IF_clk     ;
; N/A   ; None         ; 10.449 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 10.443 ns  ; FIFO:TXF|q[9]                                                ; FX2_FD[1]    ; IF_clk     ;
; N/A   ; None         ; 10.439 ns  ; IF_conf[1]                                                   ; C48_clk      ; IF_clk     ;
; N/A   ; None         ; 10.409 ns  ; IF_count[28]                                                 ; AK_reset     ; IF_clk     ;
; N/A   ; None         ; 10.404 ns  ; async_usb:usb1|SLEN                                          ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.398 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 10.294 ns  ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[0] ; GPIO_OUT[0]  ; SPI_SCK    ;
; N/A   ; None         ; 10.239 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 10.193 ns  ; FIFO:TXF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 10.192 ns  ; FIFO:TXF|q[11]                                               ; FX2_FD[3]    ; IF_clk     ;
; N/A   ; None         ; 10.093 ns  ; FIFO:TXF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 10.061 ns  ; FIFO:TXF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 10.055 ns  ; async_usb:usb1|ep_sel                                        ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 10.051 ns  ; FIFO:TXF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 9.928 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[2] ; GPIO_OUT[2]  ; SPI_SCK    ;
; N/A   ; None         ; 9.915 ns   ; FIFO:TXF|q[10]                                               ; FX2_FD[2]    ; IF_clk     ;
; N/A   ; None         ; 9.912 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[1] ; GPIO_OUT[1]  ; SPI_SCK    ;
; N/A   ; None         ; 9.907 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[3] ; GPIO_OUT[3]  ; SPI_SCK    ;
; N/A   ; None         ; 9.852 ns   ; IF_Rx_ctrl_0[0]                                              ; DEBUG_LED2   ; IF_clk     ;
; N/A   ; None         ; 9.845 ns   ; FIFO:TXF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 9.790 ns   ; FIFO:TXF|q[14]                                               ; FX2_FD[6]    ; IF_clk     ;
; N/A   ; None         ; 9.752 ns   ; clk_lrclk_gen:clrgen|BCLK                                    ; C8           ; C5         ;
; N/A   ; None         ; 9.710 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[5] ; GPIO_OUT[5]  ; SPI_SCK    ;
; N/A   ; None         ; 9.643 ns   ; FIFO:SPF|q[1]                                                ; FX2_FD[9]    ; IF_clk     ;
; N/A   ; None         ; 9.615 ns   ; clk_lrclk_gen:lrgen|LRCLK                                    ; C7           ; C5         ;
; N/A   ; None         ; 9.572 ns   ; FIFO:SPF|q[3]                                                ; FX2_FD[11]   ; IF_clk     ;
; N/A   ; None         ; 9.562 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[7] ; GPIO_OUT[7]  ; SPI_SCK    ;
; N/A   ; None         ; 9.559 ns   ; IF_conf[1]                                                   ; DEBUG_LED1   ; IF_clk     ;
; N/A   ; None         ; 9.551 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[6] ; GPIO_OUT[6]  ; SPI_SCK    ;
; N/A   ; None         ; 9.550 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port1reg|data_reg[4] ; GPIO_OUT[4]  ; SPI_SCK    ;
; N/A   ; None         ; 9.532 ns   ; NWire_xmit:CCxmit|NW_state~2                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.514 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[0] ; GPIO_OUT[8]  ; SPI_SCK    ;
; N/A   ; None         ; 9.481 ns   ; FIFO:SPF|q[0]                                                ; FX2_FD[8]    ; IF_clk     ;
; N/A   ; None         ; 9.413 ns   ; FIFO:SPF|q[6]                                                ; FX2_FD[14]   ; IF_clk     ;
; N/A   ; None         ; 9.353 ns   ; FIFO:SPF|q[5]                                                ; FX2_FD[13]   ; IF_clk     ;
; N/A   ; None         ; 9.348 ns   ; NWire_xmit:CCxmit|id[0]                                      ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.237 ns   ; NWire_xmit:CCxmit|NW_state~3                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.230 ns   ; FIFO:SPF|q[7]                                                ; FX2_FD[15]   ; IF_clk     ;
; N/A   ; None         ; 9.218 ns   ; FIFO:SPF|q[4]                                                ; FX2_FD[12]   ; IF_clk     ;
; N/A   ; None         ; 9.195 ns   ; NWire_xmit:CCxmit|NW_state~4                                 ; CC           ; IF_clk     ;
; N/A   ; None         ; 9.181 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[6] ; GPIO_OUT[14] ; SPI_SCK    ;
; N/A   ; None         ; 9.162 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[1] ; GPIO_OUT[9]  ; SPI_SCK    ;
; N/A   ; None         ; 9.096 ns   ; FIFO:SPF|q[2]                                                ; FX2_FD[10]   ; IF_clk     ;
; N/A   ; None         ; 8.940 ns   ; clk_lrclk_gen:clrgen|LRCLK                                   ; C9           ; C5         ;
; N/A   ; None         ; 8.903 ns   ; async_usb:usb1|SLRD                                          ; SLRD         ; IF_clk     ;
; N/A   ; None         ; 8.884 ns   ; async_usb:usb1|SLWR                                          ; SLWR         ; IF_clk     ;
; N/A   ; None         ; 8.825 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[7] ; GPIO_OUT[15] ; SPI_SCK    ;
; N/A   ; None         ; 8.815 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[3] ; GPIO_OUT[11] ; SPI_SCK    ;
; N/A   ; None         ; 8.810 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[2] ; GPIO_OUT[10] ; SPI_SCK    ;
; N/A   ; None         ; 8.801 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[5] ; GPIO_OUT[13] ; SPI_SCK    ;
; N/A   ; None         ; 8.801 ns   ; gpio_control:gpio_controlSDR|gpio_oport:port2reg|data_reg[4] ; GPIO_OUT[12] ; SPI_SCK    ;
; N/A   ; None         ; 8.673 ns   ; NWire_xmit:P_IQPWM|NW_state~4                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 8.651 ns   ; NWire_xmit:P_IQPWM|NW_state~3                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 8.467 ns   ; async_usb:usb1|SLOE                                          ; SLOE         ; IF_clk     ;
; N/A   ; None         ; 8.463 ns   ; async_usb:usb1|FIFO_ADR[1]                                   ; FIFO_ADR[1]  ; IF_clk     ;
; N/A   ; None         ; 8.447 ns   ; async_usb:usb1|FIFO_ADR[0]                                   ; FIFO_ADR[0]  ; IF_clk     ;
; N/A   ; None         ; 8.157 ns   ; IF_DFS0                                                      ; C13          ; IF_clk     ;
; N/A   ; None         ; 8.095 ns   ; NWire_xmit:M_LRAudio|NW_state~2                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 8.070 ns   ; NWire_xmit:P_IQPWM|id[0]                                     ; C19          ; IF_clk     ;
; N/A   ; None         ; 8.063 ns   ; NWire_xmit:P_IQPWM|NW_state~2                                ; C19          ; IF_clk     ;
; N/A   ; None         ; 8.061 ns   ; sp_rcv_ctrl:SPC|trigger                                      ; C21          ; IF_clk     ;
; N/A   ; None         ; 7.818 ns   ; IF_DFS1                                                      ; C14          ; IF_clk     ;
; N/A   ; None         ; 7.812 ns   ; NWire_xmit:M_LRAudio|id[0]                                   ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.785 ns   ; NWire_xmit:M_LRAudio|NW_state~4                              ; C24          ; IF_clk     ;
; N/A   ; None         ; 7.288 ns   ; NWire_xmit:M_LRAudio|NW_state~3                              ; C24          ; IF_clk     ;
+-------+--------------+------------+--------------------------------------------------------------+--------------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 11.339 ns       ; SDOBACK ; FX2_PE1 ;
; N/A   ; None              ; 8.305 ns        ; IF_clk  ; C48_clk ;
; N/A   ; None              ; 7.598 ns        ; C5      ; C6      ;
+-------+-------------------+-----------------+---------+---------+


+--------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                             ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From       ; To                                                           ; To Clock ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+
; N/A           ; None        ; -1.386 ns ; C5         ; I2S_rcv:J_IQ|bc0                                             ; IF_clk   ;
; N/A           ; None        ; -3.064 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5] ; SPI_SCK  ;
; N/A           ; None        ; -3.067 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[1] ; SPI_SCK  ;
; N/A           ; None        ; -3.068 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[3] ; SPI_SCK  ;
; N/A           ; None        ; -3.203 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sstrobe       ; SPI_SCK  ;
; N/A           ; None        ; -3.456 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[7] ; SPI_SCK  ;
; N/A           ; None        ; -3.456 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[6] ; SPI_SCK  ;
; N/A           ; None        ; -3.457 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[2] ; SPI_SCK  ;
; N/A           ; None        ; -3.493 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[4] ; SPI_SCK  ;
; N/A           ; None        ; -3.499 ns ; GPIO_IN[2] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -3.501 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[0] ; SPI_SCK  ;
; N/A           ; None        ; -3.503 ns ; GPIO_IN[1] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -3.505 ns ; SPI_CS     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sRd           ; SPI_SCK  ;
; N/A           ; None        ; -3.588 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|saddr[0]      ; SPI_SCK  ;
; N/A           ; None        ; -3.820 ns ; GPIO_IN[7] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -3.838 ns ; GPIO_IN[6] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -3.921 ns ; GPIO_IN[0] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -3.952 ns ; GPIO_IN[4] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -4.189 ns ; GPIO_IN[3] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -4.299 ns ; A5         ; NWire_rcv:p_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.363 ns ; A6         ; NWire_rcv:m_ser|d0                                           ; IF_clk   ;
; N/A           ; None        ; -4.366 ns ; C22        ; cdc_sync:cdc_c22|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.441 ns ; GPIO_IN[7] ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.554 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[0]      ; SPI_SCK  ;
; N/A           ; None        ; -4.603 ns ; PTT_in     ; debounce:de_PTT|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -4.760 ns ; CDOUT      ; I2S_rcv:J_MIC|d0                                             ; IF_clk   ;
; N/A           ; None        ; -4.799 ns ; C23        ; cdc_sync:cdc_c23|q1[0]                                       ; IF_clk   ;
; N/A           ; None        ; -4.978 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[1]      ; SPI_SCK  ;
; N/A           ; None        ; -4.978 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]      ; SPI_SCK  ;
; N/A           ; None        ; -5.132 ns ; GPIO_IN[6] ; debounce:de_dot|pb_history[0]                                ; IF_clk   ;
; N/A           ; None        ; -5.228 ns ; DOUT       ; I2S_rcv:J_IQ|d0                                              ; IF_clk   ;
; N/A           ; None        ; -5.242 ns ; FX2_FD[14] ; async_usb:usb1|Rx_fifo_wdata[6]                              ; IF_clk   ;
; N/A           ; None        ; -5.274 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[3]      ; SPI_SCK  ;
; N/A           ; None        ; -5.278 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[4]      ; SPI_SCK  ;
; N/A           ; None        ; -5.278 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[6]      ; SPI_SCK  ;
; N/A           ; None        ; -5.290 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]      ; SPI_SCK  ;
; N/A           ; None        ; -5.382 ns ; FLAGB      ; sp_rcv_ctrl:SPC|sp_state                                     ; IF_clk   ;
; N/A           ; None        ; -5.413 ns ; SPI_SI     ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -5.413 ns ; FX2_FD[10] ; async_usb:usb1|Rx_fifo_wdata[2]                              ; IF_clk   ;
; N/A           ; None        ; -5.416 ns ; GPIO_IN[5] ; debounce:de_dash|pb_history[0]                               ; IF_clk   ;
; N/A           ; None        ; -5.425 ns ; GPIO_IN[5] ; gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[5]      ; SPI_SCK  ;
; N/A           ; None        ; -5.425 ns ; FX2_FD[12] ; async_usb:usb1|Rx_fifo_wdata[4]                              ; IF_clk   ;
; N/A           ; None        ; -5.428 ns ; FX2_FD[13] ; async_usb:usb1|Rx_fifo_wdata[5]                              ; IF_clk   ;
; N/A           ; None        ; -5.451 ns ; FX2_FD[11] ; async_usb:usb1|Rx_fifo_wdata[3]                              ; IF_clk   ;
; N/A           ; None        ; -5.486 ns ; FX2_FD[9]  ; async_usb:usb1|Rx_fifo_wdata[1]                              ; IF_clk   ;
; N/A           ; None        ; -5.562 ns ; FX2_FD[2]  ; async_usb:usb1|Rx_fifo_wdata[10]                             ; IF_clk   ;
; N/A           ; None        ; -5.597 ns ; FX2_FD[8]  ; async_usb:usb1|Rx_fifo_wdata[0]                              ; IF_clk   ;
; N/A           ; None        ; -5.626 ns ; FX2_FD[6]  ; async_usb:usb1|Rx_fifo_wdata[14]                             ; IF_clk   ;
; N/A           ; None        ; -5.636 ns ; FX2_FD[7]  ; async_usb:usb1|Rx_fifo_wdata[15]                             ; IF_clk   ;
; N/A           ; None        ; -5.670 ns ; FX2_FD[0]  ; async_usb:usb1|Rx_fifo_wdata[8]                              ; IF_clk   ;
; N/A           ; None        ; -5.978 ns ; FX2_FD[5]  ; async_usb:usb1|Rx_fifo_wdata[13]                             ; IF_clk   ;
; N/A           ; None        ; -5.981 ns ; FX2_FD[3]  ; async_usb:usb1|Rx_fifo_wdata[11]                             ; IF_clk   ;
; N/A           ; None        ; -6.014 ns ; FX2_FD[1]  ; async_usb:usb1|Rx_fifo_wdata[9]                              ; IF_clk   ;
; N/A           ; None        ; -6.024 ns ; FX2_FD[4]  ; async_usb:usb1|Rx_fifo_wdata[12]                             ; IF_clk   ;
; N/A           ; None        ; -6.257 ns ; FX2_FD[15] ; async_usb:usb1|Rx_fifo_wdata[7]                              ; IF_clk   ;
; N/A           ; None        ; -7.129 ns ; MDOUT[0]   ; NWire_rcv:MDC[0].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -7.574 ns ; FLAGA      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -8.000 ns ; FLAGA      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -8.004 ns ; FLAGA      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.028 ns ; CDOUT_P    ; NWire_rcv:P_MIC|d0                                           ; IF_clk   ;
; N/A           ; None        ; -8.039 ns ; A12        ; NWire_rcv:SPD|d0                                             ; IF_clk   ;
; N/A           ; None        ; -8.108 ns ; FLAGC      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -8.150 ns ; MDOUT[1]   ; NWire_rcv:MDC[1].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -8.222 ns ; MDOUT[2]   ; NWire_rcv:MDC[2].M_IQ|d0                                     ; IF_clk   ;
; N/A           ; None        ; -8.297 ns ; FLAGB      ; async_usb:usb1|FX_state~6                                    ; IF_clk   ;
; N/A           ; None        ; -8.770 ns ; FLAGC      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -8.773 ns ; FLAGC      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -8.959 ns ; FLAGB      ; async_usb:usb1|FX_state~2                                    ; IF_clk   ;
; N/A           ; None        ; -8.962 ns ; FLAGB      ; async_usb:usb1|FX_state~3                                    ; IF_clk   ;
; N/A           ; None        ; -9.102 ns ; FLAGC      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -9.291 ns ; FLAGB      ; async_usb:usb1|FX_state~5                                    ; IF_clk   ;
; N/A           ; None        ; -9.398 ns ; FLAGC      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
; N/A           ; None        ; -9.587 ns ; FLAGB      ; async_usb:usb1|FX_state~4                                    ; IF_clk   ;
+---------------+-------------+-----------+------------+--------------------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Timing Assignments                                                                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Option     ; Setting ; From ; To                      ; Entity Name ; Help                                                              ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|pass     ;             ; No element named NWire_rcv:M_IQ|pass was found in the netlist     ;
; Multicycle ; 4       ; *    ; NWire_rcv:M_IQ|tb_width ;             ; No element named NWire_rcv:M_IQ|tb_width was found in the netlist ;
+------------+---------+------+-------------------------+-------------+-------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Sep 23 18:53:38 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Ozy_Janus -c Ozy_Janus --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: PLL "clkmult3:cm3|altpll:altpll_component|_clk0" input frequency requirement of 144.01 MHz overrides default required fmax of 96.01 MHz -- Slack information will be reported
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clk_lrclk_gen:clrgen|BCLK" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is -523 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[2].M_IQ|tb_width[3]" and destination register "NWire_rcv:MDC[2].M_IQ|pass[3]"
    Info: Fmax is 133.92 MHz (period= 7.467 ns)
    Info: + Largest register to register requirement is 6.681 ns
        Info: + Setup relationship between source and destination is 6.944 ns
            Info: + Latch edge is 4.546 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.001 ns
            Info: + Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.455 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1138; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.873 ns) + CELL(0.666 ns) = 2.455 ns; Loc. = LCFF_X5_Y9_N1; Fanout = 1; REG Node = 'NWire_rcv:MDC[2].M_IQ|pass[3]'
                Info: Total cell delay = 0.666 ns ( 27.13 % )
                Info: Total interconnect delay = 1.789 ns ( 72.87 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.454 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1138; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.872 ns) + CELL(0.666 ns) = 2.454 ns; Loc. = LCFF_X4_Y9_N29; Fanout = 10; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[3]'
                Info: Total cell delay = 0.666 ns ( 27.14 % )
                Info: Total interconnect delay = 1.788 ns ( 72.86 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 7.204 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X4_Y9_N29; Fanout = 10; REG Node = 'NWire_rcv:MDC[2].M_IQ|tb_width[3]'
        Info: 2: + IC(1.576 ns) + CELL(0.621 ns) = 2.197 ns; Loc. = LCCOMB_X3_Y7_N8; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add1~5'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 2.283 ns; Loc. = LCCOMB_X3_Y7_N10; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add1~7'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 2.369 ns; Loc. = LCCOMB_X3_Y7_N12; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add1~9'
        Info: 5: + IC(0.000 ns) + CELL(0.190 ns) = 2.559 ns; Loc. = LCCOMB_X3_Y7_N14; Fanout = 2; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add1~11'
        Info: 6: + IC(0.000 ns) + CELL(0.506 ns) = 3.065 ns; Loc. = LCCOMB_X3_Y7_N16; Fanout = 4; COMB Node = 'NWire_rcv:MDC[2].M_IQ|Add1~12'
        Info: 7: + IC(1.020 ns) + CELL(0.706 ns) = 4.791 ns; Loc. = LCCOMB_X4_Y7_N14; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~15'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 4.877 ns; Loc. = LCCOMB_X4_Y7_N16; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~17'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 4.963 ns; Loc. = LCCOMB_X4_Y7_N18; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~19'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 5.049 ns; Loc. = LCCOMB_X4_Y7_N20; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~21'
        Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 5.135 ns; Loc. = LCCOMB_X4_Y7_N22; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~23'
        Info: 12: + IC(0.000 ns) + CELL(0.506 ns) = 5.641 ns; Loc. = LCCOMB_X4_Y7_N24; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|LessThan7~24'
        Info: 13: + IC(1.085 ns) + CELL(0.370 ns) = 7.096 ns; Loc. = LCCOMB_X5_Y9_N0; Fanout = 1; COMB Node = 'NWire_rcv:MDC[2].M_IQ|pass~3'
        Info: 14: + IC(0.000 ns) + CELL(0.108 ns) = 7.204 ns; Loc. = LCFF_X5_Y9_N1; Fanout = 1; REG Node = 'NWire_rcv:MDC[2].M_IQ|pass[3]'
        Info: Total cell delay = 3.523 ns ( 48.90 % )
        Info: Total interconnect delay = 3.681 ns ( 51.10 % )
Warning: Can't achieve timing requirement Clock Setup: 'clkmult3:cm3|altpll:altpll_component|_clk0' along 39 path(s). See Report window for details.
Info: Slack time is 180 ps for clock "IF_clk" between source register "NWire_rcv:P_MIC|idata[11]" and destination register "NWire_rcv:P_MIC|DIFF_CLK.xd0[11]"
    Info: + Largest register to register requirement is 2.443 ns
        Info: + Setup relationship between source and destination is 2.398 ns
            Info: + Latch edge is 6.944 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 4.546 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.309 ns
            Info: + Shortest clock path from clock "IF_clk" to destination register is 2.806 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.874 ns) + CELL(0.666 ns) = 2.806 ns; Loc. = LCFF_X13_Y10_N25; Fanout = 1; REG Node = 'NWire_rcv:P_MIC|DIFF_CLK.xd0[11]'
                Info: Total cell delay = 1.796 ns ( 64.01 % )
                Info: Total interconnect delay = 1.010 ns ( 35.99 % )
            Info: - Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.497 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1138; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.915 ns) + CELL(0.666 ns) = 2.497 ns; Loc. = LCFF_X8_Y14_N19; Fanout = 1; REG Node = 'NWire_rcv:P_MIC|idata[11]'
                Info: Total cell delay = 0.666 ns ( 26.67 % )
                Info: Total interconnect delay = 1.831 ns ( 73.33 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 2.263 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X8_Y14_N19; Fanout = 1; REG Node = 'NWire_rcv:P_MIC|idata[11]'
        Info: 2: + IC(1.949 ns) + CELL(0.206 ns) = 2.155 ns; Loc. = LCCOMB_X13_Y10_N24; Fanout = 1; COMB Node = 'NWire_rcv:P_MIC|DIFF_CLK.xd0[11]~feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.263 ns; Loc. = LCFF_X13_Y10_N25; Fanout = 1; REG Node = 'NWire_rcv:P_MIC|DIFF_CLK.xd0[11]'
        Info: Total cell delay = 0.314 ns ( 13.88 % )
        Info: Total interconnect delay = 1.949 ns ( 86.12 % )
Info: Slack time is 71.251 ns for clock "C5" between source register "I2S_xmit:J_IQPWM|bit_count[0]" and destination register "I2S_xmit:J_IQPWM|bit_count[2]"
    Info: Fmax is 98.86 MHz (period= 10.115 ns)
    Info: + Largest register to register requirement is 81.102 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "C5" to destination register is 7.032 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.912 ns) + CELL(0.666 ns) = 7.032 ns; Loc. = LCFF_X24_Y5_N21; Fanout = 3; REG Node = 'I2S_xmit:J_IQPWM|bit_count[2]'
                Info: Total cell delay = 2.621 ns ( 37.27 % )
                Info: Total interconnect delay = 4.411 ns ( 62.73 % )
            Info: - Longest clock path from clock "C5" to source register is 7.032 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.912 ns) + CELL(0.666 ns) = 7.032 ns; Loc. = LCFF_X24_Y5_N3; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
                Info: Total cell delay = 2.621 ns ( 37.27 % )
                Info: Total interconnect delay = 4.411 ns ( 62.73 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 9.851 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y5_N3; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[0]'
        Info: 2: + IC(0.755 ns) + CELL(0.370 ns) = 1.125 ns; Loc. = LCCOMB_X24_Y5_N10; Fanout = 3; COMB Node = 'I2S_xmit:J_IQPWM|always1~0'
        Info: 3: + IC(0.420 ns) + CELL(0.650 ns) = 2.195 ns; Loc. = LCCOMB_X24_Y5_N24; Fanout = 3; COMB Node = 'I2S_xmit:J_IQPWM|always0~0'
        Info: 4: + IC(2.722 ns) + CELL(0.650 ns) = 5.567 ns; Loc. = LCCOMB_X24_Y5_N20; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~0'
        Info: 5: + IC(0.657 ns) + CELL(0.206 ns) = 6.430 ns; Loc. = LCCOMB_X24_Y5_N14; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~1'
        Info: 6: + IC(2.961 ns) + CELL(0.460 ns) = 9.851 ns; Loc. = LCFF_X24_Y5_N21; Fanout = 3; REG Node = 'I2S_xmit:J_IQPWM|bit_count[2]'
        Info: Total cell delay = 2.336 ns ( 23.71 % )
        Info: Total interconnect delay = 7.515 ns ( 76.29 % )
Info: Slack time is 76.969 ns for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]"
    Info: Fmax is 227.43 MHz (period= 4.397 ns)
    Info: + Largest register to register requirement is 81.104 ns
        Info: + Setup relationship between source and destination is 81.366 ns
            Info: + Latch edge is 81.366 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.002 ns
            Info: + Shortest clock path from clock "SPI_SCK" to destination register is 4.332 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.924 ns) + CELL(0.666 ns) = 4.332 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]'
                Info: Total cell delay = 1.661 ns ( 38.34 % )
                Info: Total interconnect delay = 2.671 ns ( 61.66 % )
            Info: - Longest clock path from clock "SPI_SCK" to source register is 4.330 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.922 ns) + CELL(0.666 ns) = 4.330 ns; Loc. = LCFF_X23_Y1_N13; Fanout = 3; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5]'
                Info: Total cell delay = 1.661 ns ( 38.36 % )
                Info: Total interconnect delay = 2.669 ns ( 61.64 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: - Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 4.135 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y1_N13; Fanout = 3; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|BitCounter[5]'
        Info: 2: + IC(0.478 ns) + CELL(0.534 ns) = 1.012 ns; Loc. = LCCOMB_X23_Y1_N30; Fanout = 3; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~0'
        Info: 3: + IC(0.644 ns) + CELL(0.651 ns) = 2.307 ns; Loc. = LCCOMB_X24_Y1_N16; Fanout = 14; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|LessThan1~1'
        Info: 4: + IC(1.131 ns) + CELL(0.589 ns) = 4.027 ns; Loc. = LCCOMB_X26_Y1_N0; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]~2'
        Info: 5: + IC(0.000 ns) + CELL(0.108 ns) = 4.135 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[2]'
        Info: Total cell delay = 1.882 ns ( 45.51 % )
        Info: Total interconnect delay = 2.253 ns ( 54.49 % )
Info: Minimum slack time is 499 ps for clock "clkmult3:cm3|altpll:altpll_component|_clk0" between source register "NWire_rcv:MDC[1].M_IQ|TB_state~4" and destination register "NWire_rcv:MDC[1].M_IQ|TB_state~4"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y2_N17; Fanout = 18; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~4'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X9_Y2_N16; Fanout = 1; COMB Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X9_Y2_N17; Fanout = 18; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~4'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.398 ns
                Info: Clock period of Destination clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.398 ns
                Info: Clock period of Source clock "clkmult3:cm3|altpll:altpll_component|_clk0" is 6.944 ns with  offset of -2.398 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to destination register is 2.509 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1138; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.927 ns) + CELL(0.666 ns) = 2.509 ns; Loc. = LCFF_X9_Y2_N17; Fanout = 18; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.54 % )
                Info: Total interconnect delay = 1.843 ns ( 73.46 % )
            Info: - Shortest clock path from clock "clkmult3:cm3|altpll:altpll_component|_clk0" to source register is 2.509 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'clkmult3:cm3|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.916 ns) + CELL(0.000 ns) = 0.916 ns; Loc. = CLKCTRL_G3; Fanout = 1138; COMB Node = 'clkmult3:cm3|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.927 ns) + CELL(0.666 ns) = 2.509 ns; Loc. = LCFF_X9_Y2_N17; Fanout = 18; REG Node = 'NWire_rcv:MDC[1].M_IQ|TB_state~4'
                Info: Total cell delay = 0.666 ns ( 26.54 % )
                Info: Total interconnect delay = 1.843 ns ( 73.46 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "IF_clk" between source register "CC_address[0]" and destination register "CC_address[0]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y17_N23; Fanout = 101; REG Node = 'CC_address[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X31_Y17_N22; Fanout = 1; COMB Node = 'CC_address~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X31_Y17_N23; Fanout = 101; REG Node = 'CC_address[0]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "IF_clk" is 20.833 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "IF_clk" to destination register is 2.861 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.929 ns) + CELL(0.666 ns) = 2.861 ns; Loc. = LCFF_X31_Y17_N23; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 62.78 % )
                Info: Total interconnect delay = 1.065 ns ( 37.22 % )
            Info: - Shortest clock path from clock "IF_clk" to source register is 2.861 ns
                Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
                Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
                Info: 3: + IC(0.929 ns) + CELL(0.666 ns) = 2.861 ns; Loc. = LCFF_X31_Y17_N23; Fanout = 101; REG Node = 'CC_address[0]'
                Info: Total cell delay = 1.796 ns ( 62.78 % )
                Info: Total interconnect delay = 1.065 ns ( 37.22 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "C5" between source register "I2S_xmit:J_IQPWM|bit_count[1]" and destination register "I2S_xmit:J_IQPWM|bit_count[1]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y5_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X24_Y5_N12; Fanout = 1; COMB Node = 'I2S_xmit:J_IQPWM|bit_count~4'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X24_Y5_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "C5" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "C5" to destination register is 7.032 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.912 ns) + CELL(0.666 ns) = 7.032 ns; Loc. = LCFF_X24_Y5_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
                Info: Total cell delay = 2.621 ns ( 37.27 % )
                Info: Total interconnect delay = 4.411 ns ( 62.73 % )
            Info: - Shortest clock path from clock "C5" to source register is 7.032 ns
                Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
                Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
                Info: 3: + IC(0.880 ns) + CELL(0.970 ns) = 4.690 ns; Loc. = LCFF_X33_Y10_N7; Fanout = 4; REG Node = 'clk_lrclk_gen:clrgen|BCLK'
                Info: 4: + IC(0.764 ns) + CELL(0.000 ns) = 5.454 ns; Loc. = CLKCTRL_G6; Fanout = 115; COMB Node = 'clk_lrclk_gen:clrgen|BCLK~clkctrl'
                Info: 5: + IC(0.912 ns) + CELL(0.666 ns) = 7.032 ns; Loc. = LCFF_X24_Y5_N13; Fanout = 4; REG Node = 'I2S_xmit:J_IQPWM|bit_count[1]'
                Info: Total cell delay = 2.621 ns ( 37.27 % )
                Info: Total interconnect delay = 4.411 ns ( 62.73 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: Minimum slack time is 499 ps for clock "SPI_SCK" between source register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]" and destination register "gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]"
    Info: + Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y1_N23; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X26_Y1_N22; Fanout = 1; COMB Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]~7'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X26_Y1_N23; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.002 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "SPI_SCK" is 81.366 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "SPI_SCK" to destination register is 4.332 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.924 ns) + CELL(0.666 ns) = 4.332 ns; Loc. = LCFF_X26_Y1_N23; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.34 % )
                Info: Total interconnect delay = 2.671 ns ( 61.66 % )
            Info: - Shortest clock path from clock "SPI_SCK" to source register is 4.332 ns
                Info: 1: + IC(0.000 ns) + CELL(0.995 ns) = 0.995 ns; Loc. = PIN_15; Fanout = 1; CLK Node = 'SPI_SCK'
                Info: 2: + IC(1.747 ns) + CELL(0.000 ns) = 2.742 ns; Loc. = CLKCTRL_G0; Fanout = 40; COMB Node = 'SPI_SCK~clkctrl'
                Info: 3: + IC(0.924 ns) + CELL(0.666 ns) = 4.332 ns; Loc. = LCFF_X26_Y1_N23; Fanout = 4; REG Node = 'gpio_control:gpio_controlSDR|SPI_REGS:spi_regs|sdata[7]'
                Info: Total cell delay = 1.661 ns ( 38.34 % )
                Info: Total interconnect delay = 2.671 ns ( 61.66 % )
        Info: - Micro clock to output delay of source is 0.304 ns
        Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "async_usb:usb1|FX_state~4" (data pin = "FLAGB", clock pin = "IF_clk") is 9.853 ns
    Info: + Longest pin to register delay is 12.751 ns
        Info: 1: + IC(0.000 ns) + CELL(0.974 ns) = 0.974 ns; Loc. = PIN_197; Fanout = 2; PIN Node = 'FLAGB'
        Info: 2: + IC(6.193 ns) + CELL(0.651 ns) = 7.818 ns; Loc. = LCCOMB_X10_Y13_N0; Fanout = 1; COMB Node = 'async_usb:usb1|to_pc_rdy~2'
        Info: 3: + IC(0.359 ns) + CELL(0.624 ns) = 8.801 ns; Loc. = LCCOMB_X10_Y13_N2; Fanout = 2; COMB Node = 'async_usb:usb1|to_pc_rdy~3'
        Info: 4: + IC(1.478 ns) + CELL(0.370 ns) = 10.649 ns; Loc. = LCCOMB_X14_Y14_N14; Fanout = 1; COMB Node = 'async_usb:usb1|Selector2~4'
        Info: 5: + IC(0.377 ns) + CELL(0.539 ns) = 11.565 ns; Loc. = LCCOMB_X14_Y14_N16; Fanout = 2; COMB Node = 'async_usb:usb1|FX_state~20'
        Info: 6: + IC(0.427 ns) + CELL(0.651 ns) = 12.643 ns; Loc. = LCCOMB_X14_Y14_N24; Fanout = 1; COMB Node = 'async_usb:usb1|FX_state~21'
        Info: 7: + IC(0.000 ns) + CELL(0.108 ns) = 12.751 ns; Loc. = LCFF_X14_Y14_N25; Fanout = 16; REG Node = 'async_usb:usb1|FX_state~4'
        Info: Total cell delay = 3.917 ns ( 30.72 % )
        Info: Total interconnect delay = 8.834 ns ( 69.28 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "IF_clk" to destination register is 2.858 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.926 ns) + CELL(0.666 ns) = 2.858 ns; Loc. = LCFF_X14_Y14_N25; Fanout = 16; REG Node = 'async_usb:usb1|FX_state~4'
        Info: Total cell delay = 1.796 ns ( 62.84 % )
        Info: Total interconnect delay = 1.062 ns ( 37.16 % )
Info: tco from clock "IF_clk" to destination pin "DEBUG_LED0" through register "led_blinker:BLINK_D1|led_timer[3]" is 17.749 ns
    Info: + Longest clock path from clock "IF_clk" to source register is 2.831 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.899 ns) + CELL(0.666 ns) = 2.831 ns; Loc. = LCFF_X30_Y8_N13; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[3]'
        Info: Total cell delay = 1.796 ns ( 63.44 % )
        Info: Total interconnect delay = 1.035 ns ( 36.56 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 14.614 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y8_N13; Fanout = 3; REG Node = 'led_blinker:BLINK_D1|led_timer[3]'
        Info: 2: + IC(1.153 ns) + CELL(0.534 ns) = 1.687 ns; Loc. = LCCOMB_X29_Y8_N28; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|Equal0~0'
        Info: 3: + IC(0.671 ns) + CELL(0.616 ns) = 2.974 ns; Loc. = LCCOMB_X30_Y8_N0; Fanout = 2; COMB Node = 'led_blinker:BLINK_D1|LessThan2~0'
        Info: 4: + IC(1.082 ns) + CELL(0.370 ns) = 4.426 ns; Loc. = LCCOMB_X31_Y7_N26; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~9'
        Info: 5: + IC(1.002 ns) + CELL(0.206 ns) = 5.634 ns; Loc. = LCCOMB_X28_Y7_N10; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~16'
        Info: 6: + IC(0.701 ns) + CELL(0.651 ns) = 6.986 ns; Loc. = LCCOMB_X29_Y7_N0; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~17'
        Info: 7: + IC(0.368 ns) + CELL(0.624 ns) = 7.978 ns; Loc. = LCCOMB_X29_Y7_N30; Fanout = 1; COMB Node = 'led_blinker:BLINK_D1|led_off~19'
        Info: 8: + IC(3.510 ns) + CELL(3.126 ns) = 14.614 ns; Loc. = PIN_4; Fanout = 0; PIN Node = 'DEBUG_LED0'
        Info: Total cell delay = 6.127 ns ( 41.93 % )
        Info: Total interconnect delay = 8.487 ns ( 58.07 % )
Info: Longest tpd from source pin "SDOBACK" to destination pin "FX2_PE1" is 11.339 ns
    Info: 1: + IC(0.000 ns) + CELL(1.015 ns) = 1.015 ns; Loc. = PIN_106; Fanout = 1; PIN Node = 'SDOBACK'
    Info: 2: + IC(7.248 ns) + CELL(3.076 ns) = 11.339 ns; Loc. = PIN_37; Fanout = 0; PIN Node = 'FX2_PE1'
    Info: Total cell delay = 4.091 ns ( 36.08 % )
    Info: Total interconnect delay = 7.248 ns ( 63.92 % )
Info: th for register "I2S_rcv:J_IQ|bc0" (data pin = "C5", clock pin = "IF_clk") is -1.386 ns
    Info: + Longest clock path from clock "IF_clk" to destination register is 2.853 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; CLK Node = 'IF_clk'
        Info: 2: + IC(0.136 ns) + CELL(0.000 ns) = 1.266 ns; Loc. = CLKCTRL_G2; Fanout = 2858; COMB Node = 'IF_clk~clkctrl'
        Info: 3: + IC(0.921 ns) + CELL(0.666 ns) = 2.853 ns; Loc. = LCFF_X4_Y3_N25; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.796 ns ( 62.95 % )
        Info: Total interconnect delay = 1.057 ns ( 37.05 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 4.545 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_152; Fanout = 1; CLK Node = 'C5'
        Info: 2: + IC(1.855 ns) + CELL(0.000 ns) = 2.840 ns; Loc. = CLKCTRL_G7; Fanout = 128; COMB Node = 'C5~clkctrl'
        Info: 3: + IC(1.391 ns) + CELL(0.206 ns) = 4.437 ns; Loc. = LCCOMB_X4_Y3_N24; Fanout = 1; COMB Node = 'I2S_rcv:J_IQ|bc0~feeder'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 4.545 ns; Loc. = LCFF_X4_Y3_N25; Fanout = 1; REG Node = 'I2S_rcv:J_IQ|bc0'
        Info: Total cell delay = 1.299 ns ( 28.58 % )
        Info: Total interconnect delay = 3.246 ns ( 71.42 % )
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.
Warning: Found invalid timing assignments -- see Ignored Timing Assignments report for details
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 163 megabytes
    Info: Processing ended: Fri Sep 23 18:53:41 2011
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


