TimeQuest Timing Analyzer report for main
Fri Jun 16 11:36:25 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; main                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.71 MHz ; 114.71 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -7.718 ; -646.058      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -101.222              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.718 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.741      ;
; -7.620 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.643      ;
; -7.603 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.626      ;
; -7.525 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.555      ;
; -7.525 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.555      ;
; -7.521 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.551      ;
; -7.521 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.551      ;
; -7.493 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.521      ;
; -7.492 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.514      ;
; -7.491 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.519      ;
; -7.471 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.497      ;
; -7.456 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.477      ;
; -7.450 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.476      ;
; -7.423 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.453      ;
; -7.423 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.453      ;
; -7.418 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.446      ;
; -7.416 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.441      ;
; -7.414 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.442      ;
; -7.413 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.435      ;
; -7.412 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.437      ;
; -7.395 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.423      ;
; -7.394 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.416      ;
; -7.393 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.421      ;
; -7.380 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.403      ;
; -7.378 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.406      ;
; -7.377 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.399      ;
; -7.376 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.404      ;
; -7.373 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.399      ;
; -7.358 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.379      ;
; -7.345 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.372      ;
; -7.341 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.362      ;
; -7.330 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.353      ;
; -7.316 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.344      ;
; -7.315 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.337      ;
; -7.314 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.339      ;
; -7.298 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.320      ;
; -7.281 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.297      ;
; -7.269 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.299      ;
; -7.269 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.299      ;
; -7.266 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.302      ;
; -7.260 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.276      ;
; -7.253 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.266      ;
; -7.247 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.274      ;
; -7.232 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.255      ;
; -7.230 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.257      ;
; -7.215 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.238      ;
; -7.207 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.244      ;
; -7.205 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.218      ;
; -7.202 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.230      ;
; -7.201 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 8.224      ;
; -7.194 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 8.220      ;
; -7.194 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst1|inst ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.223      ;
; -7.191 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.207      ;
; -7.183 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.199      ;
; -7.173 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.204      ;
; -7.173 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.204      ;
; -7.162 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.190      ;
; -7.160 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.185      ;
; -7.156 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.183      ;
; -7.155 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.183      ;
; -7.155 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.168      ;
; -7.154 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.176      ;
; -7.153 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.181      ;
; -7.145 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.172      ;
; -7.138 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.151      ;
; -7.137 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.164      ;
; -7.126 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.153      ;
; -7.119 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.134      ;
; -7.118 ; ControlUnit:inst101|inst2                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.015     ; 8.139      ;
; -7.107 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.120      ;
; -7.097 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.011     ; 8.122      ;
; -7.094 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 1.000        ; -0.022     ; 8.108      ;
; -7.093 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.109      ;
; -7.090 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.103      ;
; -7.088 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.103      ;
; -7.085 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.100      ;
; -7.076 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.092      ;
; -7.075 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.014     ; 8.097      ;
; -7.075 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.106      ;
; -7.075 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.106      ;
; -7.070 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.086      ;
; -7.069 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.085      ;
; -7.069 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.112      ;
; -7.069 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.112      ;
; -7.064 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.021     ; 8.079      ;
; -7.058 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.089      ;
; -7.058 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 8.089      ;
; -7.049 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.065      ;
; -7.048 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.084      ;
; -7.048 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 8.064      ;
; -7.045 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 8.081      ;
; -7.042 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.092      ;
; -7.042 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.092      ;
; -7.041 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.082      ;
; -7.040 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.075      ;
; -7.040 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.067      ;
; -7.039 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.080      ;
; -7.029 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.056      ;
; -7.022 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst4|inst            ; CLK          ; CLK         ; 1.000        ; -0.023     ; 8.035      ;
; -7.019 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.058      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ControlUnit:inst101|inst1                                 ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.756 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.022      ;
; 0.756 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.022      ;
; 0.758 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.024      ;
; 0.982 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.248      ;
; 1.004 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.270      ;
; 1.014 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.280      ;
; 1.020 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.286      ;
; 1.032 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.298      ;
; 1.033 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.299      ;
; 1.049 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.315      ;
; 1.055 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.321      ;
; 1.056 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.322      ;
; 1.108 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.372      ;
; 1.148 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.409      ;
; 1.176 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.440      ;
; 1.229 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.483      ;
; 1.230 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.484      ;
; 1.256 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.516      ;
; 1.296 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.560      ;
; 1.343 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.599      ;
; 1.357 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.602      ;
; 1.359 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.604      ;
; 1.409 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.015     ; 1.660      ;
; 1.496 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.742      ;
; 1.565 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.831      ;
; 1.565 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.831      ;
; 1.584 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.850      ;
; 1.587 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.845      ;
; 1.607 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.852      ;
; 1.628 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.882      ;
; 1.631 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.890      ;
; 1.649 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.895      ;
; 1.652 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.897      ;
; 1.654 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.899      ;
; 1.670 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.930      ;
; 1.671 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.927      ;
; 1.722 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.976      ;
; 1.725 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.991      ;
; 1.725 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.991      ;
; 1.757 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.022     ; 2.001      ;
; 1.757 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.022     ; 2.001      ;
; 1.757 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.022     ; 2.001      ;
; 1.773 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.019      ;
; 1.809 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.010     ; 2.065      ;
; 1.836 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 2.090      ;
; 1.867 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.133      ;
; 1.872 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.138      ;
; 1.872 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.138      ;
; 1.899 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.159      ;
; 1.908 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.015     ; 2.159      ;
; 1.908 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 2.162      ;
; 1.918 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.171      ;
; 1.918 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.171      ;
; 1.922 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.175      ;
; 1.930 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.176      ;
; 1.931 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.177      ;
; 1.935 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.187      ;
; 1.936 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.182      ;
; 1.936 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.182      ;
; 1.953 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.007     ; 2.212      ;
; 1.961 ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ; reg_16b:inst491|reg_8b:inst|reg_1b:inst|inst              ; CLK          ; CLK         ; 0.000        ; -0.023     ; 2.204      ;
; 1.965 ; ControlUnit:inst101|inst1                                 ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.231      ;
; 1.971 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.224      ;
; 2.018 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.271      ;
; 2.018 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.013     ; 2.271      ;
; 2.121 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.387      ;
; 2.121 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.387      ;
; 2.127 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.387      ;
; 2.150 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.402      ;
; 2.152 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.008     ; 2.410      ;
; 2.160 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 2.414      ;
; 2.162 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 2.416      ;
; 2.205 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.451      ;
; 2.205 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.451      ;
; 2.205 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.451      ;
; 2.205 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.451      ;
; 2.205 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.451      ;
; 2.210 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.023     ; 2.453      ;
; 2.219 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.023     ; 2.462      ;
; 2.267 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.009     ; 2.524      ;
; 2.269 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.535      ;
; 2.280 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.008     ; 2.538      ;
; 2.312 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.558      ;
; 2.312 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.558      ;
; 2.312 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.558      ;
; 2.312 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.558      ;
; 2.312 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.558      ;
; 2.340 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.021     ; 2.585      ;
; 2.395 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.647      ;
; 2.421 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.673      ;
; 2.423 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.684      ;
; 2.427 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.011     ; 2.682      ;
; 2.427 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.009     ; 2.684      ;
; 2.448 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.023     ; 2.691      ;
; 2.469 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.715      ;
; 2.469 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 2.715      ;
; 2.478 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.022     ; 2.722      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst1                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst1                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst17                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst17                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst2                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst2                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst98                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst98                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I[*]      ; CLK        ; 7.181 ; 7.181 ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.912 ; 0.912 ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; 0.993 ; 0.993 ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; 0.366 ; 0.366 ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; 0.914 ; 0.914 ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; 1.049 ; 1.049 ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; 1.477 ; 1.477 ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; 1.409 ; 1.409 ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; 0.570 ; 0.570 ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; 0.380 ; 0.380 ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.692 ; 0.692 ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; 1.200 ; 1.200 ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; 1.042 ; 1.042 ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; 1.175 ; 1.175 ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; 5.119 ; 5.119 ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; 7.181 ; 7.181 ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; 6.589 ; 6.589 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; CLK        ; 0.125  ; 0.125  ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.014  ; 0.014  ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; -0.423 ; -0.423 ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; 0.125  ; 0.125  ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; -0.587 ; -0.587 ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; -0.584 ; -0.584 ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; -0.779 ; -0.779 ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; -0.476 ; -0.476 ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; 0.068  ; 0.068  ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; 0.075  ; 0.075  ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.041  ; 0.041  ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; -0.609 ; -0.609 ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; -0.217 ; -0.217 ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; -0.522 ; -0.522 ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; -4.744 ; -4.744 ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; -5.128 ; -5.128 ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; -5.104 ; -5.104 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Output[*]   ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 8.200  ; 8.200  ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 7.190  ; 7.190  ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 6.917  ; 6.917  ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 6.990  ; 6.990  ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 7.169  ; 7.169  ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 7.187  ; 7.187  ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 7.009  ; 7.009  ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 6.982  ; 6.982  ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 6.920  ; 6.920  ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 7.278  ; 7.278  ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 7.318  ; 7.318  ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 7.158  ; 7.158  ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 6.888  ; 6.888  ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 7.212  ; 7.212  ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
; Sign        ; CLK        ; 8.626  ; 8.626  ; Rise       ; CLK             ;
; hOA         ; CLK        ; 16.239 ; 16.239 ; Rise       ; CLK             ;
; hOC         ; CLK        ; 16.309 ; 16.309 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 16.276 ; 16.276 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 15.336 ; 15.336 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 16.357 ; 16.357 ; Rise       ; CLK             ;
; oOB         ; CLK        ; 16.544 ; 16.544 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 16.499 ; 16.499 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 16.340 ; 16.340 ; Rise       ; CLK             ;
; oOE         ; CLK        ; 16.322 ; 16.322 ; Rise       ; CLK             ;
; oOF         ; CLK        ; 16.274 ; 16.274 ; Rise       ; CLK             ;
; oOG         ; CLK        ; 16.280 ; 16.280 ; Rise       ; CLK             ;
; tOA         ; CLK        ; 17.257 ; 17.257 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 17.257 ; 17.257 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 16.847 ; 16.847 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 16.765 ; 16.765 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 16.833 ; 16.833 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 17.134 ; 17.134 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 17.104 ; 17.104 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Output[*]   ; CLK        ; 6.888  ; 6.888  ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 8.200  ; 8.200  ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 7.190  ; 7.190  ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 6.917  ; 6.917  ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 6.990  ; 6.990  ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 7.169  ; 7.169  ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 7.187  ; 7.187  ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 7.009  ; 7.009  ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 6.982  ; 6.982  ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 6.920  ; 6.920  ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 7.278  ; 7.278  ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 7.318  ; 7.318  ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 7.158  ; 7.158  ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 6.888  ; 6.888  ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 7.212  ; 7.212  ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
; Sign        ; CLK        ; 8.626  ; 8.626  ; Rise       ; CLK             ;
; hOA         ; CLK        ; 9.993  ; 9.993  ; Rise       ; CLK             ;
; hOC         ; CLK        ; 10.063 ; 10.063 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 10.030 ; 10.030 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 10.009 ; 10.009 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 10.011 ; 10.011 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 10.058 ; 10.058 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 9.900  ; 9.900  ; Rise       ; CLK             ;
; oOB         ; CLK        ; 10.115 ; 10.115 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 10.070 ; 10.070 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 9.901  ; 9.901  ; Rise       ; CLK             ;
; oOE         ; CLK        ; 9.893  ; 9.893  ; Rise       ; CLK             ;
; oOF         ; CLK        ; 9.879  ; 9.879  ; Rise       ; CLK             ;
; oOG         ; CLK        ; 9.881  ; 9.881  ; Rise       ; CLK             ;
; tOA         ; CLK        ; 10.599 ; 10.599 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 10.598 ; 10.598 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 10.162 ; 10.162 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 10.111 ; 10.111 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 10.179 ; 10.179 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 10.449 ; 10.449 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 10.424 ; 10.424 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.825 ; -228.475      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.222 ; -101.222              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                              ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.825 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.847      ;
; -2.818 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.840      ;
; -2.783 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.805      ;
; -2.774 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.800      ;
; -2.774 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.800      ;
; -2.772 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 3.795      ;
; -2.748 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.770      ;
; -2.737 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.756      ;
; -2.731 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.757      ;
; -2.731 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.757      ;
; -2.730 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.749      ;
; -2.729 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.755      ;
; -2.729 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.755      ;
; -2.729 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 3.752      ;
; -2.727 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 3.750      ;
; -2.723 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.748      ;
; -2.716 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.735      ;
; -2.709 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.014     ; 3.727      ;
; -2.709 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.728      ;
; -2.705 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.730      ;
; -2.705 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.727      ;
; -2.703 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.728      ;
; -2.703 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.725      ;
; -2.702 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.014     ; 3.720      ;
; -2.698 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.723      ;
; -2.696 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.721      ;
; -2.695 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.714      ;
; -2.680 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.705      ;
; -2.678 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.700      ;
; -2.678 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.703      ;
; -2.674 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.693      ;
; -2.667 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.017     ; 3.682      ;
; -2.667 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.693      ;
; -2.667 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.006     ; 3.693      ;
; -2.667 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.014     ; 3.685      ;
; -2.665 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.009     ; 3.688      ;
; -2.663 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.688      ;
; -2.662 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.686      ;
; -2.661 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.686      ;
; -2.655 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.679      ;
; -2.650 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.674      ;
; -2.646 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.680      ;
; -2.641 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.010     ; 3.663      ;
; -2.637 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.657      ;
; -2.630 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.650      ;
; -2.624 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.017     ; 3.639      ;
; -2.622 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.635      ;
; -2.622 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.017     ; 3.637      ;
; -2.621 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.632      ;
; -2.621 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.656      ;
; -2.616 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.641      ;
; -2.614 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.625      ;
; -2.605 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.625      ;
; -2.595 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.615      ;
; -2.590 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.609      ;
; -2.587 ; ControlUnit:inst101|inst98                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.598      ;
; -2.586 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.610      ;
; -2.586 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.599      ;
; -2.582 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.606      ;
; -2.580 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.591      ;
; -2.579 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.592      ;
; -2.579 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst6|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.590      ;
; -2.578 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.592      ;
; -2.577 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.591      ;
; -2.577 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.591      ;
; -2.572 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.599      ;
; -2.571 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.595      ;
; -2.570 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 1.000        ; -0.018     ; 3.584      ;
; -2.569 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.013     ; 3.588      ;
; -2.567 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.594      ;
; -2.565 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.592      ;
; -2.562 ; ControlUnit:inst101|inst2                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst7|inst            ; CLK          ; CLK         ; 1.000        ; -0.014     ; 3.580      ;
; -2.561 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.574      ;
; -2.561 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.585      ;
; -2.560 ; ControlUnit:inst101|inst2                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst5|inst            ; CLK          ; CLK         ; 1.000        ; -0.017     ; 3.575      ;
; -2.560 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.587      ;
; -2.560 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.587      ;
; -2.558 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.589      ;
; -2.558 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.583      ;
; -2.557 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst4|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.568      ;
; -2.556 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 1.000        ; -0.007     ; 3.581      ;
; -2.555 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.582      ;
; -2.555 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.582      ;
; -2.550 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.588      ;
; -2.550 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.588      ;
; -2.550 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; 0.008      ; 3.590      ;
; -2.549 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.012      ; 3.593      ;
; -2.549 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 1.000        ; 0.012      ; 3.593      ;
; -2.548 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst1|inst  ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.583      ;
; -2.547 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; 0.009      ; 3.588      ;
; -2.547 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst1|inst ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.575      ;
; -2.545 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.569      ;
; -2.545 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.569      ;
; -2.545 ; ControlUnit:inst101|inst1                                 ; reg_16b:inst491|reg_8b:inst1|reg_1b:inst2|inst            ; CLK          ; CLK         ; 1.000        ; -0.021     ; 3.556      ;
; -2.543 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 1.000        ; -0.012     ; 3.563      ;
; -2.543 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.567      ;
; -2.543 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.556      ;
; -2.542 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 1.000        ; -0.020     ; 3.554      ;
; -2.541 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 1.000        ; -0.019     ; 3.554      ;
; -2.541 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 1.000        ; -0.008     ; 3.565      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                              ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlUnit:inst101|inst1                                 ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.348 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.500      ;
; 0.350 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.502      ;
; 0.367 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.454 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; ControlUnit:inst101|inst2                                 ; ControlUnit:inst101|inst98                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.607      ;
; 0.465 ; ControlUnit:inst101|inst98                                ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.617      ;
; 0.470 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst1                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.622      ;
; 0.477 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.630      ;
; 0.480 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.633      ;
; 0.485 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.638      ;
; 0.486 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.639      ;
; 0.497 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.647      ;
; 0.534 ; ControlUnit:inst101|inst17                                ; ControlUnit:inst101|inst17                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.553 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.703      ;
; 0.555 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.005     ; 0.702      ;
; 0.588 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.734      ;
; 0.589 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.730      ;
; 0.591 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.732      ;
; 0.615 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.759      ;
; 0.622 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.772      ;
; 0.646 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.019     ; 0.779      ;
; 0.647 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.019     ; 0.780      ;
; 0.685 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.823      ;
; 0.695 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 0.829      ;
; 0.728 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.882      ;
; 0.742 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 0.876      ;
; 0.742 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.883      ;
; 0.749 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.894      ;
; 0.756 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.900      ;
; 0.758 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.904      ;
; 0.771 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.018     ; 0.905      ;
; 0.773 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.919      ;
; 0.778 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.019     ; 0.911      ;
; 0.780 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.019     ; 0.913      ;
; 0.794 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.947      ;
; 0.794 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.947      ;
; 0.803 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.947      ;
; 0.806 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.947      ;
; 0.842 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 0.983      ;
; 0.849 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.002      ;
; 0.849 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.002      ;
; 0.856 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.010      ;
; 0.876 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.008      ;
; 0.876 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.008      ;
; 0.876 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.008      ;
; 0.877 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.014     ; 1.015      ;
; 0.879 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.013      ;
; 0.885 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.025      ;
; 0.886 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.026      ;
; 0.889 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.012     ; 1.029      ;
; 0.893 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.032      ;
; 0.898 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.044      ;
; 0.900 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.034      ;
; 0.901 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 1.042      ;
; 0.902 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.036      ;
; 0.906 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.040      ;
; 0.906 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.040      ;
; 0.911 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.053      ;
; 0.914 ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ; reg_16b:inst491|reg_8b:inst|reg_1b:inst|inst              ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.045      ;
; 0.914 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.060      ;
; 0.917 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.070      ;
; 0.917 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.070      ;
; 0.937 ; ControlUnit:inst101|inst1                                 ; ControlUnit:inst101|inst2                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.089      ;
; 0.977 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.119      ;
; 0.977 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.119      ;
; 0.977 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.123      ;
; 0.979 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 1.120      ;
; 0.983 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.011     ; 1.124      ;
; 0.997 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst3|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.136      ;
; 1.005 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst4|inst ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.150      ;
; 1.012 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.143      ;
; 1.032 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.163      ;
; 1.050 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.204      ;
; 1.050 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.204      ;
; 1.053 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.187      ;
; 1.057 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst3|inst ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.202      ;
; 1.065 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 1.095 ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.010     ; 1.237      ;
; 1.101 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.235      ;
; 1.101 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.235      ;
; 1.101 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.235      ;
; 1.101 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.235      ;
; 1.101 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.235      ;
; 1.104 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst1|reg_1b:inst|inst  ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.249      ;
; 1.114 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst1|inst ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.261      ;
; 1.116 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst1|inst  ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.255      ;
; 1.120 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.013     ; 1.259      ;
; 1.122 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.254      ;
; 1.123 ; ControlUnit:inst101|inst98                                ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.020     ; 1.255      ;
; 1.129 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst|inst   ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.263      ;
; 1.129 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst5|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.263      ;
; 1.129 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst|reg_1b:inst7|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.263      ;
; 1.129 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst2|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.263      ;
; 1.129 ; ControlUnit:inst101|inst1                                 ; RegFile:inst|reg_16b:inst8|reg_8b:inst1|reg_1b:inst5|inst ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.263      ;
; 1.133 ; ControlUnit:inst101|inst17                                ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst6|inst  ; CLK          ; CLK         ; 0.000        ; -0.018     ; 1.267      ;
; 1.135 ; ControlUnit:inst101|inst17                                ; reg_16b:inst491|reg_8b:inst|reg_1b:inst|inst              ; CLK          ; CLK         ; 0.000        ; -0.021     ; 1.266      ;
; 1.138 ; ControlUnit:inst101|inst2                                 ; RegFile:inst|reg_16b:inst7|reg_8b:inst|reg_1b:inst4|inst  ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.282      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLK   ; Rise       ; CLK                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst1                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst1                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst17                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst17                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst2                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst2                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; ControlUnit:inst101|inst98                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; ControlUnit:inst101|inst98                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst4|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst6|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst7|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst5|reg_8b:inst|reg_1b:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst4|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst5|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst6|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst7|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst1|reg_1b:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst4|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst5|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegFile:inst|reg_16b:inst6|reg_8b:inst|reg_1b:inst6|inst  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; CLK        ; 3.708  ; 3.708  ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.180  ; 0.180  ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; 0.218  ; 0.218  ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; -0.074 ; -0.074 ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; 0.242  ; 0.242  ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; 0.267  ; 0.267  ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; 0.588  ; 0.588  ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; 0.451  ; 0.451  ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; -0.009 ; -0.009 ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; -0.080 ; -0.080 ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.111  ; 0.111  ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; 0.344  ; 0.344  ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; 0.279  ; 0.279  ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; 0.412  ; 0.412  ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; 2.788  ; 2.788  ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; 3.708  ; 3.708  ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; 3.419  ; 3.419  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; CLK        ; 0.306  ; 0.306  ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.284  ; 0.284  ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; 0.058  ; 0.058  ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; 0.306  ; 0.306  ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; -0.046 ; -0.046 ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; -0.049 ; -0.049 ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; -0.209 ; -0.209 ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; -0.040 ; -0.040 ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; 0.298  ; 0.298  ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; 0.304  ; 0.304  ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.221  ; 0.221  ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; -0.069 ; -0.069 ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; 0.134  ; 0.134  ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; 0.005  ; 0.005  ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; -2.601 ; -2.601 ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; -2.819 ; -2.819 ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; -2.783 ; -2.783 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Output[*]   ; CLK        ; 4.716 ; 4.716 ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 4.469 ; 4.469 ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 4.006 ; 4.006 ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 3.982 ; 3.982 ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 3.923 ; 3.923 ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 3.915 ; 3.915 ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 4.048 ; 4.048 ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 4.016 ; 4.016 ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 4.090 ; 4.090 ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 3.973 ; 3.973 ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 3.844 ; 3.844 ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 4.716 ; 4.716 ; Rise       ; CLK             ;
; Sign        ; CLK        ; 4.676 ; 4.676 ; Rise       ; CLK             ;
; hOA         ; CLK        ; 7.998 ; 7.998 ; Rise       ; CLK             ;
; hOC         ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 8.032 ; 8.032 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 8.009 ; 8.009 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 8.008 ; 8.008 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 7.608 ; 7.608 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 8.113 ; 8.113 ; Rise       ; CLK             ;
; oOB         ; CLK        ; 8.174 ; 8.174 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 8.145 ; 8.145 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 8.065 ; 8.065 ; Rise       ; CLK             ;
; oOE         ; CLK        ; 8.052 ; 8.052 ; Rise       ; CLK             ;
; oOF         ; CLK        ; 8.037 ; 8.037 ; Rise       ; CLK             ;
; oOG         ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
; tOA         ; CLK        ; 8.473 ; 8.473 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 8.466 ; 8.466 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 8.221 ; 8.221 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 8.192 ; 8.192 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 8.233 ; 8.233 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 8.354 ; 8.354 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 8.346 ; 8.346 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Output[*]   ; CLK        ; 3.844 ; 3.844 ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 4.469 ; 4.469 ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 4.006 ; 4.006 ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 3.982 ; 3.982 ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 3.923 ; 3.923 ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 3.915 ; 3.915 ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 4.048 ; 4.048 ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 4.016 ; 4.016 ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 4.090 ; 4.090 ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 3.973 ; 3.973 ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 3.844 ; 3.844 ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 4.716 ; 4.716 ; Rise       ; CLK             ;
; Sign        ; CLK        ; 4.676 ; 4.676 ; Rise       ; CLK             ;
; hOA         ; CLK        ; 5.288 ; 5.288 ; Rise       ; CLK             ;
; hOC         ; CLK        ; 5.333 ; 5.333 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 5.322 ; 5.322 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 5.300 ; 5.300 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 5.299 ; 5.299 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 5.316 ; 5.316 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 5.322 ; 5.322 ; Rise       ; CLK             ;
; oOB         ; CLK        ; 5.383 ; 5.383 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 5.345 ; 5.345 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 5.263 ; 5.263 ; Rise       ; CLK             ;
; oOE         ; CLK        ; 5.257 ; 5.257 ; Rise       ; CLK             ;
; oOF         ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
; oOG         ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
; tOA         ; CLK        ; 5.592 ; 5.592 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 5.591 ; 5.591 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 5.340 ; 5.340 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 5.359 ; 5.359 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 5.475 ; 5.475 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 5.470 ; 5.470 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.718   ; 0.215 ; N/A      ; N/A     ; -1.222              ;
;  CLK             ; -7.718   ; 0.215 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -646.058 ; 0.0   ; 0.0      ; 0.0     ; -101.222            ;
;  CLK             ; -646.058 ; 0.000 ; N/A      ; N/A     ; -101.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I[*]      ; CLK        ; 7.181 ; 7.181 ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.912 ; 0.912 ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; 0.993 ; 0.993 ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; 0.366 ; 0.366 ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; 0.914 ; 0.914 ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; 1.049 ; 1.049 ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; 1.477 ; 1.477 ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; 1.409 ; 1.409 ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; 0.570 ; 0.570 ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; 0.380 ; 0.380 ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.692 ; 0.692 ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; 1.200 ; 1.200 ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; 1.042 ; 1.042 ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; 1.175 ; 1.175 ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; 5.119 ; 5.119 ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; 7.181 ; 7.181 ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; 6.589 ; 6.589 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; I[*]      ; CLK        ; 0.306  ; 0.306  ; Rise       ; CLK             ;
;  I[0]     ; CLK        ; 0.284  ; 0.284  ; Rise       ; CLK             ;
;  I[1]     ; CLK        ; 0.058  ; 0.058  ; Rise       ; CLK             ;
;  I[2]     ; CLK        ; 0.306  ; 0.306  ; Rise       ; CLK             ;
;  I[3]     ; CLK        ; -0.046 ; -0.046 ; Rise       ; CLK             ;
;  I[4]     ; CLK        ; -0.049 ; -0.049 ; Rise       ; CLK             ;
;  I[5]     ; CLK        ; -0.209 ; -0.209 ; Rise       ; CLK             ;
;  I[6]     ; CLK        ; -0.040 ; -0.040 ; Rise       ; CLK             ;
;  I[7]     ; CLK        ; 0.298  ; 0.298  ; Rise       ; CLK             ;
;  I[8]     ; CLK        ; 0.304  ; 0.304  ; Rise       ; CLK             ;
;  I[9]     ; CLK        ; 0.221  ; 0.221  ; Rise       ; CLK             ;
;  I[10]    ; CLK        ; -0.069 ; -0.069 ; Rise       ; CLK             ;
;  I[11]    ; CLK        ; 0.134  ; 0.134  ; Rise       ; CLK             ;
;  I[12]    ; CLK        ; 0.005  ; 0.005  ; Rise       ; CLK             ;
;  I[13]    ; CLK        ; -2.601 ; -2.601 ; Rise       ; CLK             ;
;  I[14]    ; CLK        ; -2.819 ; -2.819 ; Rise       ; CLK             ;
;  I[15]    ; CLK        ; -2.783 ; -2.783 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Output[*]   ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 8.200  ; 8.200  ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 7.190  ; 7.190  ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 6.917  ; 6.917  ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 6.990  ; 6.990  ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 7.169  ; 7.169  ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 7.187  ; 7.187  ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 7.009  ; 7.009  ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 6.982  ; 6.982  ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 6.920  ; 6.920  ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 7.278  ; 7.278  ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 7.318  ; 7.318  ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 7.158  ; 7.158  ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 6.888  ; 6.888  ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 7.212  ; 7.212  ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
; Sign        ; CLK        ; 8.626  ; 8.626  ; Rise       ; CLK             ;
; hOA         ; CLK        ; 16.239 ; 16.239 ; Rise       ; CLK             ;
; hOC         ; CLK        ; 16.309 ; 16.309 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 16.276 ; 16.276 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 16.255 ; 16.255 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 15.336 ; 15.336 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 16.357 ; 16.357 ; Rise       ; CLK             ;
; oOB         ; CLK        ; 16.544 ; 16.544 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 16.499 ; 16.499 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 16.340 ; 16.340 ; Rise       ; CLK             ;
; oOE         ; CLK        ; 16.322 ; 16.322 ; Rise       ; CLK             ;
; oOF         ; CLK        ; 16.274 ; 16.274 ; Rise       ; CLK             ;
; oOG         ; CLK        ; 16.280 ; 16.280 ; Rise       ; CLK             ;
; tOA         ; CLK        ; 17.257 ; 17.257 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 17.257 ; 17.257 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 16.847 ; 16.847 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 16.765 ; 16.765 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 16.833 ; 16.833 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 17.134 ; 17.134 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 17.104 ; 17.104 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Output[*]   ; CLK        ; 3.844 ; 3.844 ; Rise       ; CLK             ;
;  Output[0]  ; CLK        ; 4.469 ; 4.469 ; Rise       ; CLK             ;
;  Output[1]  ; CLK        ; 4.006 ; 4.006 ; Rise       ; CLK             ;
;  Output[2]  ; CLK        ; 3.880 ; 3.880 ; Rise       ; CLK             ;
;  Output[3]  ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  Output[4]  ; CLK        ; 3.982 ; 3.982 ; Rise       ; CLK             ;
;  Output[5]  ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  Output[6]  ; CLK        ; 3.923 ; 3.923 ; Rise       ; CLK             ;
;  Output[7]  ; CLK        ; 3.915 ; 3.915 ; Rise       ; CLK             ;
;  Output[8]  ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  Output[9]  ; CLK        ; 4.048 ; 4.048 ; Rise       ; CLK             ;
;  Output[10] ; CLK        ; 4.016 ; 4.016 ; Rise       ; CLK             ;
;  Output[11] ; CLK        ; 4.090 ; 4.090 ; Rise       ; CLK             ;
;  Output[12] ; CLK        ; 3.973 ; 3.973 ; Rise       ; CLK             ;
;  Output[13] ; CLK        ; 3.844 ; 3.844 ; Rise       ; CLK             ;
;  Output[14] ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  Output[15] ; CLK        ; 4.716 ; 4.716 ; Rise       ; CLK             ;
; Sign        ; CLK        ; 4.676 ; 4.676 ; Rise       ; CLK             ;
; hOA         ; CLK        ; 5.288 ; 5.288 ; Rise       ; CLK             ;
; hOC         ; CLK        ; 5.333 ; 5.333 ; Rise       ; CLK             ;
; hOD         ; CLK        ; 5.322 ; 5.322 ; Rise       ; CLK             ;
; hOE         ; CLK        ; 5.300 ; 5.300 ; Rise       ; CLK             ;
; hOF         ; CLK        ; 5.299 ; 5.299 ; Rise       ; CLK             ;
; hOG         ; CLK        ; 5.316 ; 5.316 ; Rise       ; CLK             ;
; oOA         ; CLK        ; 5.322 ; 5.322 ; Rise       ; CLK             ;
; oOB         ; CLK        ; 5.383 ; 5.383 ; Rise       ; CLK             ;
; oOC         ; CLK        ; 5.345 ; 5.345 ; Rise       ; CLK             ;
; oOD         ; CLK        ; 5.263 ; 5.263 ; Rise       ; CLK             ;
; oOE         ; CLK        ; 5.257 ; 5.257 ; Rise       ; CLK             ;
; oOF         ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
; oOG         ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
; tOA         ; CLK        ; 5.592 ; 5.592 ; Rise       ; CLK             ;
; tOB         ; CLK        ; 5.591 ; 5.591 ; Rise       ; CLK             ;
; tOC         ; CLK        ; 5.340 ; 5.340 ; Rise       ; CLK             ;
; tOD         ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
; tOE         ; CLK        ; 5.359 ; 5.359 ; Rise       ; CLK             ;
; tOF         ; CLK        ; 5.475 ; 5.475 ; Rise       ; CLK             ;
; tOG         ; CLK        ; 5.470 ; 5.470 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 152443   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 152443   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 197   ; 197  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 16 11:36:19 2023
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.718
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.718      -646.058 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -101.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.825
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.825      -228.475 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222      -101.222 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Fri Jun 16 11:36:25 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


