# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/Rom_8_4.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/contatore_mod_8.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/registro.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/sistema_a.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/sistema_b.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/sistema_complessivo.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/sommatore.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/unita_controllo_A.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sources_1/imports/new/unita_controllo_B.vhd" \
"../../../../12_1_provaDicembre_A_veloce.srcs/sim_1/new/tb_sistema_complessivo_a_veloce.vhd" \

# Do not sort compile order
nosort
