Fitter report for DE0_Top
Thu Mar 21 16:14:40 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 21 16:14:40 2019            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; DE0_Top                                          ;
; Top-level Entity Name              ; DE0_TOP                                          ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C20F484C7                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 410 / 18,752 ( 2 % )                             ;
;     Total combinational functions  ; 380 / 18,752 ( 2 % )                             ;
;     Dedicated logic registers      ; 193 / 18,752 ( 1 % )                             ;
; Total registers                    ; 195                                              ;
; Total pins                         ; 60 / 315 ( 19 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 3,072 / 239,616 ( 1 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 2.5 V                          ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.60        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  20.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                      ;
+--------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                             ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+--------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n     ; Inverted        ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ;                  ;                  ;                       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n     ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; KEY[1]           ; COMBOUT          ;                       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n~INV ; Created         ; Register Packing ; Fast Input Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n     ; Inverted        ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ;                  ;                  ;                       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n     ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; KEY[2]           ; COMBOUT          ;                       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n~INV ; Created         ; Register Packing ; Fast Input Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
+--------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; DE0_TOP        ;              ; *          ; ON            ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 734 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 734 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 731     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /nfs/home/sasl/eleves/ei-se/3671069/Processeur_MultiCycle/quartus/DE0_Top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 410 / 18,752 ( 2 % )     ;
;     -- Combinational with no register       ; 217                      ;
;     -- Register only                        ; 30                       ;
;     -- Combinational with a register        ; 163                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 156                      ;
;     -- 3 input functions                    ; 137                      ;
;     -- <=2 input functions                  ; 87                       ;
;     -- Register only                        ; 30                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 348                      ;
;     -- arithmetic mode                      ; 32                       ;
;                                             ;                          ;
; Total registers*                            ; 195 / 19,649 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 193 / 18,752 ( 1 % )     ;
;     -- I/O registers                        ; 2 / 897 ( < 1 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 31 / 1,172 ( 3 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 60 / 315 ( 19 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 3 / 52 ( 6 % )           ;
; Total block memory bits                     ; 3,072 / 239,616 ( 1 % )  ;
; Total block memory implementation bits      ; 13,824 / 239,616 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 7%             ;
; Maximum fan-out                             ; 197                      ;
; Highest non-global fan-out                  ; 64                       ;
; Total fan-out                               ; 2094                     ;
; Average fan-out                             ; 3.13                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 410 / 18752 ( 2 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 217                 ; 0                              ;
;     -- Register only                        ; 30                  ; 0                              ;
;     -- Combinational with a register        ; 163                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 156                 ; 0                              ;
;     -- 3 input functions                    ; 137                 ; 0                              ;
;     -- <=2 input functions                  ; 87                  ; 0                              ;
;     -- Register only                        ; 30                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 348                 ; 0                              ;
;     -- arithmetic mode                      ; 32                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 195                 ; 0                              ;
;     -- Dedicated logic registers            ; 193 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 31 / 1172 ( 3 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 60                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 3072                ; 0                              ;
; Total RAM block bits                        ; 13824               ; 0                              ;
; M4K                                         ; 3 / 52 ( 5 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2121                ; 0                              ;
;     -- Registered Connections               ; 703                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 23                  ; 0                              ;
;     -- Output Ports                         ; 37                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; M1    ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; KEY[0]   ; M2    ; 1        ; 0            ; 13           ; 3           ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; KEY[1]   ; E2    ; 2        ; 0            ; 20           ; 1           ; 1                     ; 3                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; KEY[2]   ; B10   ; 3        ; 20           ; 27           ; 2           ; 1                     ; 3                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; KEY[3]   ; A11   ; 3        ; 22           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[0]    ; D1    ; 2        ; 0            ; 22           ; 2           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[10]   ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[11]   ; G12   ; 4        ; 31           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[12]   ; W22   ; 6        ; 50           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[13]   ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[14]   ; W11   ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[15]   ; H6    ; 2        ; 0            ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[16]   ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[17]   ; E3    ; 2        ; 0            ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[1]    ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[2]    ; G8    ; 3        ; 7            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[3]    ; Y5    ; 8        ; 3            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[4]    ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[5]    ; Y10   ; 8        ; 15           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[6]    ; AB12  ; 7        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[7]    ; B4    ; 3        ; 1            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[8]    ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
; SW[9]    ; AA20  ; 7        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0] ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6] ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1] ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3] ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4] ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5] ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6] ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4] ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[0] ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[1] ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[2] ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[3] ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[4] ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[5] ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[6] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[0] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[1] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[2] ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[3] ; B6    ; 3        ; 3            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[4] ; W2    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[5] ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[6] ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[7] ; T21   ; 6        ; 50           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[8] ; G15   ; 4        ; 39           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 16 / 33 ( 48 % ) ; 2.5V          ; --           ;
; 3        ; 28 / 43 ( 65 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 40 ( 15 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 3 / 36 ( 8 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 2.5V          ; --           ;
; 8        ; 3 / 43 ( 7 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; HEX1[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; HEX0[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; HEX0[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; LEDG[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; KEY[3]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; SW[9]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; SW[6]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; SW[7]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; LEDG[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 305        ; 3        ; HEX1[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; HEX1[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; HEX0[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; KEY[2]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; LEDG[0]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; SW[13]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; HEX1[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; HEX0[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; LEDG[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; SW[10]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; SW[0]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; HEX0[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 3        ; HEX1[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; HEX3[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX0[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 21         ; 2        ; KEY[1]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 2        ; SW[17]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; LEDG[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; HEX1[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; HEX3[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; SW[16]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; LEDG[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX2[1]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; HEX1[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; HEX3[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; HEX3[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; SW[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; SW[2]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; HEX3[4]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; SW[11]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; LEDG[8]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 252        ; 4        ; SW[8]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX2[3]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX2[0]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 27         ; 2        ; HEX2[4]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; SW[15]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; HEX3[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; HEX3[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; HEX0[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX2[5]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX2[2]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; SW[4]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX2[6]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; CLOCK_50                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; KEY[0]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; LEDG[7]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; LEDG[4]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SW[14]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; SW[12]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SW[3]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SW[5]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                   ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_TOP                                        ; 410 (54)    ; 193 (0)                   ; 2 (2)         ; 3072        ; 3    ; 0            ; 0       ; 0         ; 60   ; 0            ; 217 (54)     ; 30 (0)            ; 163 (2)          ; |DE0_TOP                                                                                                              ; work         ;
;    |arm:arm_1|                                  ; 356 (0)     ; 193 (0)                   ; 0 (0)         ; 3072        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (0)      ; 30 (0)            ; 163 (0)          ; |DE0_TOP|arm:arm_1                                                                                                    ; work         ;
;       |DataPath:DataPath1|                      ; 319 (0)     ; 175 (0)                   ; 0 (0)         ; 3072        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 29 (0)            ; 146 (1)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1                                                                                 ; work         ;
;          |ALU:ALU0|                             ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 35 (35)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|ALU:ALU0                                                                        ; work         ;
;          |MUX21:MuxAluA|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA                                                                   ; work         ;
;          |MUX21:MuxMem|                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX21:MuxMem                                                                    ; work         ;
;          |MUX21:MuxRB0|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX21:MuxRB0                                                                    ; work         ;
;          |MUX21:MuxW0|                          ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX21:MuxW0                                                                     ; work         ;
;          |MUX41:MuxAluB|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 24 (24)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB                                                                   ; work         ;
;          |MUX41:MuxPC|                          ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|MUX41:MuxPC                                                                     ; work         ;
;          |RAM64x32:Memoire|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_8bt1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated ; work         ;
;          |REG32:RegALU0|                        ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|REG32:RegALU0                                                                   ; work         ;
;          |REG32:RegistreData|                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|REG32:RegistreData                                                              ; work         ;
;          |RegLd:CPSR0|                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:CPSR0                                                                     ; work         ;
;          |RegLd:LR0|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:LR0                                                                       ; work         ;
;          |RegLd:RegPC|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:RegPC                                                                     ; work         ;
;          |RegLd:RegRes|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:RegRes                                                                    ; work         ;
;          |RegLd:RegistreInstr|                  ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 25 (25)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr                                                             ; work         ;
;          |RegLd:SPSR0|                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|RegLd:SPSR0                                                                     ; work         ;
;          |VIC:VIC0|                             ; 10 (10)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|VIC:VIC0                                                                        ; work         ;
;          |register_bank:BancReg|                ; 33 (33)     ; 1 (1)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 12 (12)          ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|register_bank:BancReg                                                           ; work         ;
;             |altsyncram:Banc_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0                                     ; work         ;
;                |altsyncram_qtl1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated      ; work         ;
;             |altsyncram:Banc_rtl_1|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1                                     ; work         ;
;                |altsyncram_qtl1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_TOP|arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated      ; work         ;
;       |MAE:MAE1|                                ; 37 (37)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 17 (17)          ; |DE0_TOP|arm:arm_1|MAE:MAE1                                                                                           ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; KEY[3]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[1]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[3]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[9]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[10]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[11]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[12]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[13]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[14]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[15]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[16]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[17]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]   ; Input    ; --            ; (0) 171 ps    ; (0) 0 ps              ; --  ;
; KEY[2]   ; Input    ; --            ; (0) 170 ps    ; (0) 0 ps              ; --  ;
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[3]              ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; SW[10]              ;                   ;         ;
; SW[11]              ;                   ;         ;
; SW[12]              ;                   ;         ;
; SW[13]              ;                   ;         ;
; SW[14]              ;                   ;         ;
; SW[15]              ;                   ;         ;
; SW[16]              ;                   ;         ;
; SW[17]              ;                   ;         ;
; SW[0]               ;                   ;         ;
;      - Mux6~3       ; 1                 ; 6       ;
;      - Mux5~3       ; 1                 ; 6       ;
;      - Mux4~3       ; 1                 ; 6       ;
;      - Mux3~3       ; 1                 ; 6       ;
;      - Mux2~3       ; 1                 ; 6       ;
;      - Mux1~3       ; 1                 ; 6       ;
;      - Mux0~3       ; 1                 ; 6       ;
;      - Mux13~3      ; 1                 ; 6       ;
;      - Mux12~3      ; 1                 ; 6       ;
;      - Mux11~3      ; 1                 ; 6       ;
;      - Mux10~3      ; 1                 ; 6       ;
;      - Mux9~3       ; 1                 ; 6       ;
;      - Mux8~3       ; 1                 ; 6       ;
;      - Mux7~3       ; 1                 ; 6       ;
;      - Mux20~3      ; 1                 ; 6       ;
;      - Mux19~3      ; 1                 ; 6       ;
;      - Mux18~3      ; 1                 ; 6       ;
;      - Mux17~3      ; 1                 ; 6       ;
;      - Mux16~3      ; 1                 ; 6       ;
;      - Mux15~3      ; 1                 ; 6       ;
;      - Mux14~3      ; 1                 ; 6       ;
;      - Mux27~3      ; 1                 ; 6       ;
;      - Mux26~3      ; 1                 ; 6       ;
;      - Mux25~3      ; 1                 ; 6       ;
;      - Mux24~3      ; 1                 ; 6       ;
;      - Mux23~3      ; 1                 ; 6       ;
;      - Mux22~3      ; 1                 ; 6       ;
;      - Mux21~3      ; 1                 ; 6       ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
;      - LEDG[1]      ; 1                 ; 0       ;
; KEY[2]              ;                   ;         ;
;      - LEDG[2]      ; 1                 ; 0       ;
; CLOCK_50            ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                   ;
+----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                               ; PIN_M1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                               ; PIN_M1             ; 197     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]                                 ; PIN_M2             ; 195     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT11 ; LCFF_X13_Y18_N9    ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16 ; LCFF_X13_Y17_N9    ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17 ; LCFF_X13_Y17_N27   ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|IRWrEn              ; LCCOMB_X14_Y17_N22 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|RegWrEn~0           ; LCCOMB_X14_Y17_N0  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|Selector10~0        ; LCCOMB_X13_Y17_N4  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|WideOr2             ; LCCOMB_X13_Y17_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; arm:arm_1|MAE:MAE1|WideOr4             ; LCCOMB_X13_Y17_N12 ; 1       ; Read enable                ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_M1   ; 197     ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]   ; PIN_M2   ; 195     ; Global Clock         ; GCLK1            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~38                                                            ; 64      ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux23~3                                                                    ; 54      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT15                                                                                ; 42      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT8                                                                                 ; 40      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT9                                                                                 ; 37      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17                                                                                ; 35      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT16                                                                                ; 34      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT14                                                                                ; 34      ;
; arm:arm_1|MAE:MAE1|WideOr6                                                                                            ; 33      ;
; arm:arm_1|MAE:MAE1|WideOr2                                                                                            ; 32      ;
; arm:arm_1|MAE:MAE1|WideOr5~0                                                                                          ; 32      ;
; arm:arm_1|MAE:MAE1|ALUSelB~0                                                                                          ; 32      ;
; SW[0]                                                                                                                 ; 28      ;
; arm:arm_1|MAE:MAE1|IRWrEn                                                                                             ; 26      ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT11                                                                                ; 24      ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[27]  ; 12      ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[23]                                                             ; 9       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[26]  ; 9       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT10                                                                                ; 8       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[15]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[14]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[13]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[12]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[11]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[10]                                                                    ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[9]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[8]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[7]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[6]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[5]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[4]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[3]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[2]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[1]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegRes|data[0]                                                                     ; 7       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[24]  ; 7       ;
; arm:arm_1|MAE:MAE1|isr                                                                                                ; 6       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_memo                                                                       ; 5       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT7                                                                                 ; 5       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT6                                                                                 ; 5       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[21]  ; 5       ;
; KEY[0]                                                                                                                ; 4       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_memo                                                                       ; 4       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux0~0                                                                     ; 4       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1                                                                                 ; 4       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT3                                                                                 ; 4       ;
; arm:arm_1|DataPath:DataPath1|MuxRBSel~0                                                                               ; 4       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[15]                                                             ; 4       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[14]                                                             ; 4       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[13]                                                             ; 4       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[12]                                                             ; 4       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[20]  ; 4       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[22]  ; 4       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[23]  ; 4       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n                                                                          ; 3       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n                                                                          ; 3       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux4~0                                                                     ; 3       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux3~0                                                                     ; 3       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux2~0                                                                     ; 3       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux1~0                                                                     ; 3       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ                                                                             ; 3       ;
; arm:arm_1|MAE:MAE1|Equal4~0                                                                                           ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]                                                                     ; 3       ;
; arm:arm_1|MAE:MAE1|Equal1~0                                                                                           ; 3       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT5                                                                                 ; 3       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT0                                                                                 ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~54                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~53                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~52                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~51                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~50                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~49                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~48                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~47                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~46                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~45                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~44                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~43                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~42                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~41                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~40                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~39                                                            ; 3       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~112                                                                        ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[5]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[1]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]                                                                      ; 3       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[25]  ; 3       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~125                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector15~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~124                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector14~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~123                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector13~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~122                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector12~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~121                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~120                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~119                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~118                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~117                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector3~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector2~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector1~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector0~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~115                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~114                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector7~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector10~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector9~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector8~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector6~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n_1                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n_1                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux15~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~70                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux14~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~69                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux13~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~68                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux12~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~67                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux11~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux10~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux9~0                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux8~0                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux7~0                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux6~0                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux5~0                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~66                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~65                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~64                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~63                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector4~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector11~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|VICPC[2]~0                                                                      ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector5~0                                                                  ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~62                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~61                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~60                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~59                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~58                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[19]                                                             ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[18]                                                             ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[17]                                                             ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[16]                                                             ; 2       ;
; arm:arm_1|MAE:MAE1|Selector10~0                                                                                       ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT2                                                                                 ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT3~1                                                                                 ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT15~0                                                                                ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT3~0                                                                                 ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT8~2                                                                                 ; 2       ;
; arm:arm_1|MAE:MAE1|courante.MOV~0                                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~65                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux16~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~61                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux17~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~57                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux18~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~53                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux19~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~49                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux20~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~45                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux21~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~41                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux22~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~37                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux23~2                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~33                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux24~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[7]                                                              ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~29                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux25~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~25                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux26~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~21                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux27~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~17                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux28~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~13                                                                         ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux29~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~9                                                                          ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux30~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~57                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~56                                                            ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector0~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector1~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector2~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector3~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector4~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxMem|Selector5~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~55                                                            ; 2       ;
; arm:arm_1|MAE:MAE1|WideOr4~0                                                                                          ; 2       ;
; arm:arm_1|MAE:MAE1|WideOr2~0                                                                                          ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT4                                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~5                                                                          ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxAluB|Mux31~0                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector16~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector17~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector18~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector19~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector20~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector21~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector22~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector23~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector24~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector25~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector26~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[5]                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector27~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[4]                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector28~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[3]                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector29~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[2]                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector30~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[1]                                                                    ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[3]                                                              ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[2]                                                              ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[1]                                                              ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[20]                                                             ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[0]                                                              ; 2       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxW0|Selector31~0                                                                 ; 2       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[0]                                                                    ; 2       ;
; arm:arm_1|MAE:MAE1|RegWrEn~0                                                                                          ; 2       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT12                                                                                ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~110                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~108                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~106                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~104                                                                        ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[16]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[17]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[18]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[19]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[20]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[21]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[22]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[23]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[24]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[25]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[26]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[27]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[28]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[29]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[30]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[31]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[15]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[14]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[13]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[12]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[11]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[10]                                                                     ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[9]                                                                      ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[8]                                                                      ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[7]                                                                      ; 2       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[6]                                                                      ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[9]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[10]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[11]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[12]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[13]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[14]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[15]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[16]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[17]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[18]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[19]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[28]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[29]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[30]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[31]  ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[1]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[2]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[3]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[4]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[5]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[6]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[7]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[8]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|q_b[0]   ; 2       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|Banc~38feeder                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ1_n~INV                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|IRQ0_n~INV                                                                      ; 1       ;
; CLOCK_50                                                                                                              ; 1       ;
; KEY[2]                                                                                                                ; 1       ;
; KEY[1]                                                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT1~0                                                                               ; 1       ;
; Mux21~3                                                                                                               ; 1       ;
; Mux21~2                                                                                                               ; 1       ;
; Mux22~3                                                                                                               ; 1       ;
; Mux22~2                                                                                                               ; 1       ;
; Mux23~3                                                                                                               ; 1       ;
; Mux23~2                                                                                                               ; 1       ;
; Mux24~3                                                                                                               ; 1       ;
; Mux24~2                                                                                                               ; 1       ;
; Mux25~3                                                                                                               ; 1       ;
; Mux25~2                                                                                                               ; 1       ;
; Mux26~3                                                                                                               ; 1       ;
; Mux26~2                                                                                                               ; 1       ;
; Mux27~3                                                                                                               ; 1       ;
; Mux27~2                                                                                                               ; 1       ;
; Mux14~3                                                                                                               ; 1       ;
; Mux14~2                                                                                                               ; 1       ;
; Mux15~3                                                                                                               ; 1       ;
; Mux15~2                                                                                                               ; 1       ;
; Mux16~3                                                                                                               ; 1       ;
; Mux16~2                                                                                                               ; 1       ;
; Mux17~3                                                                                                               ; 1       ;
; Mux17~2                                                                                                               ; 1       ;
; Mux18~3                                                                                                               ; 1       ;
; Mux18~2                                                                                                               ; 1       ;
; Mux19~3                                                                                                               ; 1       ;
; Mux19~2                                                                                                               ; 1       ;
; Mux20~3                                                                                                               ; 1       ;
; Mux20~2                                                                                                               ; 1       ;
; Mux7~3                                                                                                                ; 1       ;
; Mux7~2                                                                                                                ; 1       ;
; Mux8~3                                                                                                                ; 1       ;
; Mux8~2                                                                                                                ; 1       ;
; Mux9~3                                                                                                                ; 1       ;
; Mux9~2                                                                                                                ; 1       ;
; Mux10~3                                                                                                               ; 1       ;
; Mux10~2                                                                                                               ; 1       ;
; Mux11~3                                                                                                               ; 1       ;
; Mux11~2                                                                                                               ; 1       ;
; Mux12~3                                                                                                               ; 1       ;
; Mux12~2                                                                                                               ; 1       ;
; Mux13~3                                                                                                               ; 1       ;
; Mux13~2                                                                                                               ; 1       ;
; Mux0~3                                                                                                                ; 1       ;
; Mux0~2                                                                                                                ; 1       ;
; Mux1~3                                                                                                                ; 1       ;
; Mux1~2                                                                                                                ; 1       ;
; Mux2~3                                                                                                                ; 1       ;
; Mux2~2                                                                                                                ; 1       ;
; Mux3~3                                                                                                                ; 1       ;
; Mux3~2                                                                                                                ; 1       ;
; Mux4~3                                                                                                                ; 1       ;
; Mux4~2                                                                                                                ; 1       ;
; Mux5~3                                                                                                                ; 1       ;
; Mux5~2                                                                                                                ; 1       ;
; Mux6~3                                                                                                                ; 1       ;
; Mux6~2                                                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT9~2                                                                                 ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT8~3                                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~129                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~128                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~127                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~126                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux15~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[16]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[16]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[16]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux14~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[17]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[17]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[17]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux13~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[18]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[18]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[18]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux12~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[19]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[19]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[19]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux11~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[20]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux10~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[21]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux9~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[22]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux8~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[23]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux7~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[24]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux6~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[25]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux5~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[26]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux4~1                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux4~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[27]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux3~1                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux3~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[28]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[28]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[28]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux2~1                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux2~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[29]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[29]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[29]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux1~1                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux1~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[30]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[30]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[30]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux0~1                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux0~0                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[31]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[31]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[31]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~116                                                                        ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT16~0                                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[24]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[24]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[21]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[21]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[22]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[22]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[23]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[23]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[25]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[25]                                                              ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT2~0                                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|transition~1                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|comb~1                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|transition~0                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|comb~0                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]~2                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]~1                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:CPSR0|data[31]~0                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector15~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~81                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector14~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~80                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector13~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~79                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector12~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~78                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector11~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~77                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector10~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~76                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[21]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector9~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~75                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[22]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector8~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~74                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector7~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~73                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector6~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~72                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector5~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~71                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector4~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~70                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector3~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~69                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector2~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~68                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector1~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~67                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector0~0                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~66                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:SPSR0|data[31]                                                                     ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux16~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[15]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux17~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[14]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux18~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[13]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux19~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[12]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux20~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[11]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux21~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[10]                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux22~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[9]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux23~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[8]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux24~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[7]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux25~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[6]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[27]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[27]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[20]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[20]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux26~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[5]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[4]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[3]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[2]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX41:MuxPC|Mux30~0                                                                      ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[1]                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[26]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[26]                                                              ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT4~0                                                                                 ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT15~2                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT10~0                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|WideOr11                                                                                           ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:LR0|data[0]                                                                        ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT3~2                                                                                 ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT15~1                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT7~1                                                                                 ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT7~0                                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector16~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~62                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector17~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~58                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector18~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~54                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector19~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~50                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector20~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~46                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[11]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector21~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~42                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[10]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector22~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~38                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[9]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector23~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~34                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[8]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector24~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~30                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector25~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~26                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[6]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector26~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~22                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[5]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector27~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~18                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[4]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector28~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~14                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector29~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~10                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector30~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~6                                                                          ; 1       ;
; arm:arm_1|MAE:MAE1|WideOr4                                                                                            ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT6~1                                                                                 ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT6~0                                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxAluA|Selector31~0                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~0                                                                          ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT13                                                                                ; 1       ;
; arm:arm_1|MAE:MAE1|Selector12~1                                                                                       ; 1       ;
; arm:arm_1|MAE:MAE1|Selector12~0                                                                                       ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[15]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[15]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[14]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[14]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[13]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[13]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[12]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[12]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[11]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[11]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[10]                                                                   ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[10]                                                              ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[9]                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[9]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[8]                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[8]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[7]                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[7]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegALU0|data[6]                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[6]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[5]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[4]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[3]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[2]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[1]                                                               ; 1       ;
; arm:arm_1|MAE:MAE1|ETAT_FUTUR.ETAT11~0                                                                                ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxRB0|Selector0~0                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxRB0|Selector1~0                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxRB0|Selector2~0                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|MUX21:MuxRB0|Selector3~0                                                                 ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[27]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegistreInstr|data[26]                                                             ; 1       ;
; arm:arm_1|DataPath:DataPath1|REG32:RegistreData|data[0]                                                               ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~111                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~109                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~107                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~105                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~103                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~102                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~101                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~100                                                                        ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~99                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~98                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~97                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~96                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~95                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~94                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~93                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~92                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~91                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~90                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~89                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~88                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~87                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~86                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~85                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~84                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~83                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~82                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[4]~3                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[3]~2                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[2]~1                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|RegLd:RegPC|data[0]~0                                                                    ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~64                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~63                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~60                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~59                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~56                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~55                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~52                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~51                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~48                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~47                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~44                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~43                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~40                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~39                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~36                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~35                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~32                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~31                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~28                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~27                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~24                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~23                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~20                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~19                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~16                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~15                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~12                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~11                                                                         ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~8                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~7                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~4                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~3                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|ALU:ALU0|Add0~2                                                                          ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a9  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a10 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a11 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a12 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a13 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a14 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a15 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a16 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a17 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a18 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a19 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a20 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a21 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a22 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a23 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a24 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a25 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a26 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a27 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a28 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a29 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a30 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a31 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a1  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a2  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a3  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a4  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a5  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a6  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a7  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a8  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ram_block1a0  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a9  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a10 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a11 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a12 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a13 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a14 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a15 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a16 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a17 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a18 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a19 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a20 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a21 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a22 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a23 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a24 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a25 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a26 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a27 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a28 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a29 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a30 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a31 ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a1  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a2  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a3  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a4  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a5  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a6  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a7  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a8  ; 1       ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ram_block1a0  ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; arm:arm_1|DataPath:DataPath1|RAM64x32:Memoire|altsyncram:altsyncram_component|altsyncram_8bt1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; ../mem_init.mif                                ; M4K_X17_Y19 ; Don't care           ; Don't care      ; Don't care      ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_0|altsyncram_qtl1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; db/DE0_Top.ram0_register_bank_8788c0ee.hdl.mif ; M4K_X17_Y21 ; Old data             ; Don't care      ; Don't care      ;
; arm:arm_1|DataPath:DataPath1|register_bank:BancReg|altsyncram:Banc_rtl_1|altsyncram_qtl1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; db/DE0_Top.ram0_register_bank_8788c0ee.hdl.mif ; M4K_X17_Y20 ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 760 / 54,004 ( 1 % )   ;
; C16 interconnects           ; 0 / 2,100 ( 0 % )      ;
; C4 interconnects            ; 413 / 36,000 ( 1 % )   ;
; Direct links                ; 106 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 184 / 18,752 ( < 1 % ) ;
; R24 interconnects           ; 8 / 1,900 ( < 1 % )    ;
; R4 interconnects            ; 446 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.23) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.48) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 26                           ;
; 1 Clock                            ; 25                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 11                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.32) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 11.74) ; Number of LABs  (Total = 31) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 1                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 3                            ;
; 8                                                ; 2                            ;
; 9                                                ; 3                            ;
; 10                                               ; 2                            ;
; 11                                               ; 1                            ;
; 12                                               ; 1                            ;
; 13                                               ; 2                            ;
; 14                                               ; 3                            ;
; 15                                               ; 2                            ;
; 16                                               ; 4                            ;
; 17                                               ; 0                            ;
; 18                                               ; 1                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 1                            ;
; 24                                               ; 1                            ;
; 25                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.65) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 0                            ;
; 37                                           ; 0                            ;
; 38                                           ; 0                            ;
; 39                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "DE0_Top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 60 pins of 60 total pins
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[6] not assigned to an exact location on the device
    Info (169086): Pin SW[7] not assigned to an exact location on the device
    Info (169086): Pin SW[8] not assigned to an exact location on the device
    Info (169086): Pin SW[9] not assigned to an exact location on the device
    Info (169086): Pin SW[10] not assigned to an exact location on the device
    Info (169086): Pin SW[11] not assigned to an exact location on the device
    Info (169086): Pin SW[12] not assigned to an exact location on the device
    Info (169086): Pin SW[13] not assigned to an exact location on the device
    Info (169086): Pin SW[14] not assigned to an exact location on the device
    Info (169086): Pin SW[15] not assigned to an exact location on the device
    Info (169086): Pin SW[16] not assigned to an exact location on the device
    Info (169086): Pin SW[17] not assigned to an exact location on the device
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDG[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[7] not assigned to an exact location on the device
    Info (169086): Pin LEDG[8] not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
    Info (169086): Pin KEY[2] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm:arm_1|MAE:MAE1|ETAT_PRESENT.ETAT17
Info (176353): Automatically promoted node KEY[0] (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node arm:arm_1|DataPath:DataPath1|VIC:VIC0|VICPC[2]~0
        Info (176357): Destination node arm:arm_1|DataPath:DataPath1|VIC:VIC0|comb~0
        Info (176357): Destination node arm:arm_1|DataPath:DataPath1|VIC:VIC0|comb~1
        Info (176357): Destination node LEDG[0]
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type I/O
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 58 (unused VREF, 2.5V VCCIO, 21 input, 37 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.73 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 37 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 748 megabytes
    Info: Processing ended: Thu Mar 21 16:14:42 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


