circuit NV_NVDLA_CMAC_CORE_macSINT : @[:@2.0]
  module NV_NVDLA_CMAC_CORE_macSINT : @[:@3.2]
    input clock : Clock @[:@4.4]
    input reset : UInt<1> @[:@5.4]
    input io_nvdla_core_clk : Clock @[:@6.4]
    input io_dat_actv_data_0 : SInt<8> @[:@6.4]
    input io_dat_actv_data_1 : SInt<8> @[:@6.4]
    input io_dat_actv_data_2 : SInt<8> @[:@6.4]
    input io_dat_actv_data_3 : SInt<8> @[:@6.4]
    input io_dat_actv_data_4 : SInt<8> @[:@6.4]
    input io_dat_actv_data_5 : SInt<8> @[:@6.4]
    input io_dat_actv_data_6 : SInt<8> @[:@6.4]
    input io_dat_actv_data_7 : SInt<8> @[:@6.4]
    input io_dat_actv_nz_0 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_1 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_2 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_3 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_4 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_5 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_6 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_7 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_0 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_1 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_2 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_3 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_4 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_5 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_6 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_7 : UInt<1> @[:@6.4]
    input io_wt_actv_data_0 : SInt<8> @[:@6.4]
    input io_wt_actv_data_1 : SInt<8> @[:@6.4]
    input io_wt_actv_data_2 : SInt<8> @[:@6.4]
    input io_wt_actv_data_3 : SInt<8> @[:@6.4]
    input io_wt_actv_data_4 : SInt<8> @[:@6.4]
    input io_wt_actv_data_5 : SInt<8> @[:@6.4]
    input io_wt_actv_data_6 : SInt<8> @[:@6.4]
    input io_wt_actv_data_7 : SInt<8> @[:@6.4]
    input io_wt_actv_nz_0 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_1 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_2 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_3 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_4 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_5 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_6 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_7 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_0 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_1 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_2 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_3 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_4 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_5 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_6 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_7 : UInt<1> @[:@6.4]
    output io_mac_out_data : SInt<23> @[:@6.4]
    output io_mac_out_pvld : UInt<1> @[:@6.4]
  
    node _T_189 = and(io_wt_actv_pvld_0, io_dat_actv_pvld_0) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@17.4]
    node _T_190 = and(_T_189, io_wt_actv_nz_0) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@18.4]
    node _T_191 = and(_T_190, io_dat_actv_nz_0) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@19.4]
    node _T_192 = mul(io_wt_actv_data_0, io_dat_actv_data_0) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@21.6]
    node _GEN_0 = mux(_T_191, _T_192, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@20.4]
    node _T_194 = and(io_wt_actv_pvld_1, io_dat_actv_pvld_1) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@27.4]
    node _T_195 = and(_T_194, io_wt_actv_nz_1) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@28.4]
    node _T_196 = and(_T_195, io_dat_actv_nz_1) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@29.4]
    node _T_197 = mul(io_wt_actv_data_1, io_dat_actv_data_1) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@31.6]
    node _GEN_1 = mux(_T_196, _T_197, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@30.4]
    node _T_199 = and(io_wt_actv_pvld_2, io_dat_actv_pvld_2) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@37.4]
    node _T_200 = and(_T_199, io_wt_actv_nz_2) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@38.4]
    node _T_201 = and(_T_200, io_dat_actv_nz_2) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@39.4]
    node _T_202 = mul(io_wt_actv_data_2, io_dat_actv_data_2) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@41.6]
    node _GEN_2 = mux(_T_201, _T_202, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@40.4]
    node _T_204 = and(io_wt_actv_pvld_3, io_dat_actv_pvld_3) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@47.4]
    node _T_205 = and(_T_204, io_wt_actv_nz_3) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@48.4]
    node _T_206 = and(_T_205, io_dat_actv_nz_3) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@49.4]
    node _T_207 = mul(io_wt_actv_data_3, io_dat_actv_data_3) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@51.6]
    node _GEN_3 = mux(_T_206, _T_207, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@50.4]
    node _T_209 = and(io_wt_actv_pvld_4, io_dat_actv_pvld_4) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@57.4]
    node _T_210 = and(_T_209, io_wt_actv_nz_4) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@58.4]
    node _T_211 = and(_T_210, io_dat_actv_nz_4) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@59.4]
    node _T_212 = mul(io_wt_actv_data_4, io_dat_actv_data_4) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@61.6]
    node _GEN_4 = mux(_T_211, _T_212, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@60.4]
    node _T_214 = and(io_wt_actv_pvld_5, io_dat_actv_pvld_5) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@67.4]
    node _T_215 = and(_T_214, io_wt_actv_nz_5) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@68.4]
    node _T_216 = and(_T_215, io_dat_actv_nz_5) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@69.4]
    node _T_217 = mul(io_wt_actv_data_5, io_dat_actv_data_5) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@71.6]
    node _GEN_5 = mux(_T_216, _T_217, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@70.4]
    node _T_219 = and(io_wt_actv_pvld_6, io_dat_actv_pvld_6) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@77.4]
    node _T_220 = and(_T_219, io_wt_actv_nz_6) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@78.4]
    node _T_221 = and(_T_220, io_dat_actv_nz_6) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@79.4]
    node _T_222 = mul(io_wt_actv_data_6, io_dat_actv_data_6) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@81.6]
    node _GEN_6 = mux(_T_221, _T_222, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@80.4]
    node _T_224 = and(io_wt_actv_pvld_7, io_dat_actv_pvld_7) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:32:@87.4]
    node _T_225 = and(_T_224, io_wt_actv_nz_7) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:52:@88.4]
    node _T_226 = and(_T_225, io_dat_actv_nz_7) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:69:@89.4]
    node _T_227 = mul(io_wt_actv_data_7, io_dat_actv_data_7) @[NV_NVDLA_CMAC_CORE_macSINT.scala 58:43:@91.6]
    node _GEN_7 = mux(_T_226, _T_227, asSInt(UInt<23>("h0"))) @[NV_NVDLA_CMAC_CORE_macSINT.scala 57:88:@90.4]
    node _T_178_0 = asSInt(bits(_GEN_0, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@9.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@22.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@25.6]
    node _T_178_1 = asSInt(bits(_GEN_1, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@10.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@32.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@35.6]
    node _T_229 = add(_T_178_0, _T_178_1) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@97.4]
    node _T_178_2 = asSInt(bits(_GEN_2, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@11.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@42.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@45.6]
    node _T_230 = add(_T_229, _T_178_2) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@98.4]
    node _T_178_3 = asSInt(bits(_GEN_3, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@12.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@52.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@55.6]
    node _T_231 = add(_T_230, _T_178_3) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@99.4]
    node _T_178_4 = asSInt(bits(_GEN_4, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@13.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@62.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@65.6]
    node _T_232 = add(_T_231, _T_178_4) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@100.4]
    node _T_178_5 = asSInt(bits(_GEN_5, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@14.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@72.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@75.6]
    node _T_233 = add(_T_232, _T_178_5) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@101.4]
    node _T_178_6 = asSInt(bits(_GEN_6, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@15.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@82.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@85.6]
    node _T_234 = add(_T_233, _T_178_6) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@102.4]
    node _T_178_7 = asSInt(bits(_GEN_7, 15, 0)) @[NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@8.4 NV_NVDLA_CMAC_CORE_macSINT.scala 54:23:@16.4 NV_NVDLA_CMAC_CORE_macSINT.scala 58:22:@92.6 NV_NVDLA_CMAC_CORE_macSINT.scala 62:22:@95.6]
    node _T_235 = add(_T_234, _T_178_7) @[NV_NVDLA_CMAC_CORE_macSINT.scala 66:32:@103.4]
    node _T_236 = and(io_dat_actv_pvld_0, io_wt_actv_pvld_0) @[NV_NVDLA_CMAC_CORE_macSINT.scala 69:41:@104.4]
    reg _T_238 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_238) @[Reg.scala 11:16:@105.4]
    node _GEN_8 = mux(_T_236, _T_235, _T_238) @[Reg.scala 12:19:@106.4]
    reg _T_240 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_240) @[Reg.scala 11:16:@109.4]
    node _GEN_9 = mux(_T_236, _T_238, _T_240) @[Reg.scala 12:19:@110.4]
    reg _T_242 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_242) @[Reg.scala 11:16:@113.4]
    node _GEN_10 = mux(_T_236, _T_240, _T_242) @[Reg.scala 12:19:@114.4]
    reg _T_244 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_244) @[Reg.scala 11:16:@118.4]
    node _GEN_11 = mux(_T_236, _T_236, _T_244) @[Reg.scala 12:19:@119.4]
    reg _T_246 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_246) @[Reg.scala 11:16:@122.4]
    node _GEN_12 = mux(_T_236, _T_244, _T_246) @[Reg.scala 12:19:@123.4]
    reg _T_248 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_248) @[Reg.scala 11:16:@126.4]
    node _GEN_13 = mux(_T_236, _T_246, _T_248) @[Reg.scala 12:19:@127.4]
    io_mac_out_data <= _T_242 @[NV_NVDLA_CMAC_CORE_macSINT.scala 71:21:@117.4]
    io_mac_out_pvld <= _T_248 @[NV_NVDLA_CMAC_CORE_macSINT.scala 72:21:@130.4]
    _T_238 <= _GEN_8 @[Reg.scala 12:23:@107.6]
    _T_240 <= _GEN_9 @[Reg.scala 12:23:@111.6]
    _T_242 <= _GEN_10 @[Reg.scala 12:23:@115.6]
    _T_244 <= _GEN_11 @[Reg.scala 12:23:@120.6]
    _T_246 <= _GEN_12 @[Reg.scala 12:23:@124.6]
    _T_248 <= _GEN_13 @[Reg.scala 12:23:@128.6]
