{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":482,"name":"uvm"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":375,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":66,"name":"verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":36,"name":"verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":16,"name":"system-verilog-assertions"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":15,"name":"specman"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":13,"name":"e"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":11,"name":"questasim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":9,"name":"system-verilog-dpi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":7,"name":"modelsim"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":6,"name":"oop"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":6,"name":"macros"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":6,"name":"vhdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":6,"name":"systemc"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":5,"name":"constraints"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":5,"name":"test-bench"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":4,"name":"arrays"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":4,"name":"class"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":4,"name":"makefile"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":4,"name":"interface"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":4,"name":"code-coverage"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":4,"name":"cadence"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"c"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"configuration"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":3,"name":"sequence"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"simulation"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":3,"name":"monitor"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":3,"name":"assertion"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"multithreading"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"eclipse"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"macos"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"unit-testing"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"inheritance"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"random"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"while-loop"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"enums"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"casting"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"polymorphism"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"system"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"fpga"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"inner-classes"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"clock"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"hdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"methodology"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"register-transfer-level"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"vlsi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"asic"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"synopsys-vcs"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"edaplayground"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"c++"}],"has_more":false,"quota_max":10000,"quota_remaining":7571}