# 基于MIG的DDR3读写测试电路Vivado工程

## 简介
本资源文件包含了一个基于MIG（Memory Interface Generator）IP核的DDR3读写测试电路的Vivado工程。该工程并非Vivado自带的示例工程，而是由本人独立编写并成功上板调试的。通过该工程，您可以快速熟悉MIG用户接口的时序关系及使用方法。

## 内容说明
- **Vivado工程**：压缩包内包含完整的Vivado工程文件，您可以直接导入Vivado进行查看和调试。
- **Testbench**：附带了详细的testbench文件，其中包含了DDR3仿真模型及wiredelay模块的使用方法，供您参考。

## 使用说明
1. **导入工程**：将压缩包解压后，使用Vivado软件导入工程文件。
2. **查看代码**：通过Vivado工程文件，您可以查看和分析MIG IP核的使用方法及接口时序。
3. **仿真测试**：使用附带的testbench文件进行仿真测试，了解DDR3仿真模型及wiredelay模块的使用。

## 注意事项
- 本工程已成功上板调试，但请根据您的具体硬件环境进行适当调整。
- testbench文件仅供参考，您可以根据实际需求进行修改和优化。

## 适用人群
本资源适用于对DDR3读写测试电路感兴趣，希望快速熟悉MIG IP核使用方法的FPGA开发者。

## 联系作者
如有任何问题或建议，欢迎通过邮件或其他方式联系作者。

## 下载链接
[基于MIG的DDR3读写测试电路Vivado工程](https://pan.quark.cn/s/261695103f00) 

(备用: [备用下载](https://pan.baidu.com/s/1wqw3c49cF2AM_b_soY-oww?pwd=1234))

## 说明

该仓库仅用于学习交流，请勿用于商业用途。
