{"componentChunkName":"component---src-templates-cours-md-js","path":"/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur","result":{"data":{"markdownRemark":{"html":"<details class=\"programme\"><summary>Programme Officiel</summary><div><table class=\"table table-bordered table-hover\"><thead class=\"table-warning\"><tr><th colspan=\"1\" rowspan=\"1\"><p>Contenus</p></th><th colspan=\"1\" rowspan=\"1\"><p>Capacités attendues</p></th><th colspan=\"1\" rowspan=\"1\"><p>Commentaires</p></th></tr></thead><tbody><tr><td colspan=\"1\" rowspan=\"1\"><p>Modèle d’architecture\nséquentielle\n(von Neumann)</p></td><td colspan=\"1\" rowspan=\"1\"><p>Dérouler l’exécution d’une\nséquence d’instructions simples\ndu type langage machine.</p></td><td colspan=\"1\" rowspan=\"1\"><p>Des activités débranchées sont\nproposées.</p></td></tr></tbody></table></div><a class=\"lien-programme\" href=\"../programme/\">Lien vers le programme complet</a></details>\n<p>Maintenant que nous avons vu quelle était la structure générale d'un ordinateur, nous allons nous\nintéresser plus précisément au rôle du processeur et de la mémoire(vive), et voir comment peuvent\nêtre dictées les instructions à l'unité de contrôle du processeur.</p>\n<p><span\n      class=\"gatsby-resp-image-wrapper\"\n      style=\"position: relative; display: block; margin-left: auto; margin-right: auto; max-width: 768px; \"\n    >\n      <span\n    class=\"gatsby-resp-image-background-image\"\n    style=\"padding-bottom: 44.27083333333333%; position: relative; bottom: 0; left: 0; background-image: url('data:image/png;base64,iVBORw0KGgoAAAANSUhEUgAAABQAAAAJCAIAAAC9o5sfAAAACXBIWXMAAAsTAAALEwEAmpwYAAACGElEQVQoz2O4d+/gs7sHvjw/fufl3rt39r94duLjhwtvX5959+YsMnr/9tz3b9d+fL8OQV8+XXr55AjD8tXT1y/qO7hh5trdM1eumrp23cxbtw9+/HT17btL795fBqK37y6//3DlxctzM2d19PTWTpjY0Ntbt3Hj/Lu31zMYG2lZWeiZGmubmmhbWxtqqMvPndv56/edN28vvP9wCYjevb/4+cvVe/cP6+kqCwlySksJCvCzBwe53bm5jsFAX8PZwcrRztzawsjV2UZdTW7uvO5PX2+/fH3+zdtLr95eevnm4su3V+/eP2JtpaOqIqWjrSAvKxwY4AjSrKenamqrYWKraWqvaWqrraUhU9bYsvzQ5YW7TizefWrBrlMLdp6ct+vs7I17jU20XV1sfLydzM30ggKdQZp1tJXNHbQsPHUsvXUt3fU0VaXzaxvXHruyZPeJpXtPgdCekysPgDSbmOmrqUnp6igpKoqHhoCdbWdr5mxvYWtpbGVq4OpoBTR1yeK+379vv39/4ePHS0D04cPFL1+vPnxwWFdHUVCAXUqSn5eHxd3NEqRZU0MZ6G1dXVUdHRUjQ00lBekZM9t+/rrz+s2Fd++BoXUJGOzvP1x+8ersnHldEyc2TJ3SPGFC/cqVU0GhvW79zA0bgGgWEG3cOHv16qmXLu/49BkYVRchmiEIqP/nr7u//9wDoj9/7//4efvezXUAy0o+SGj0hv8AAAAASUVORK5CYII='); background-size: cover; display: block;\"\n  ></span>\n  <img\n        class=\"gatsby-resp-image-image\"\n        alt=\"Architecture de Von Neumann\"\n        title=\"Architecture de Von Neumann\"\n        src=\"/2019-2020/static/7718eda691a760f44ef6d4b92f767304/e5715/archi-von-neumann.png\"\n        srcset=\"/2019-2020/static/7718eda691a760f44ef6d4b92f767304/8514f/archi-von-neumann.png 192w,\n/2019-2020/static/7718eda691a760f44ef6d4b92f767304/804b2/archi-von-neumann.png 384w,\n/2019-2020/static/7718eda691a760f44ef6d4b92f767304/e5715/archi-von-neumann.png 768w,\n/2019-2020/static/7718eda691a760f44ef6d4b92f767304/4ad3a/archi-von-neumann.png 1152w,\n/2019-2020/static/7718eda691a760f44ef6d4b92f767304/32ac3/archi-von-neumann.png 1249w\"\n        sizes=\"(max-width: 768px) 100vw, 768px\"\n        style=\"width:100%;height:100%;margin:0;vertical-align:middle;position:absolute;top:0;left:0;\"\n        loading=\"lazy\"\n      />\n    </span>\n<em class=\"cite-source\"><a href=\"http://www.editions-eyrolles.com/Livre/9782212135435/\">Informatique et sciences du numérique Spécialité ISN en terminale S - Avec des exercices corrigés et des idées de projets par Gilles Dowek</a></em></p>\n<h2 id=\"communication-entre-le-processeur-et-la-mémoire\" style=\"position:relative;\"><a href=\"#communication-entre-le-processeur-et-la-m%C3%A9moire\" aria-label=\"communication entre le processeur et la mémoire permalink\" class=\"anchor before\"><svg aria-hidden=\"true\" focusable=\"false\" height=\"16\" version=\"1.1\" viewBox=\"0 0 16 16\" width=\"16\"><path fill-rule=\"evenodd\" d=\"M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z\"></path></svg></a>Communication entre le processeur et la mémoire</h2>\n<p>La mémoire contient plusieurs milliards de circuits mémoires un bit, qui sont organisés en <em>cases\nmémoires</em> de huit, seize, trente-deux, soixante-quatre bits. Chaque case a une <em>adresse</em> unique,\nleur nombre détermine la capacité de la mémoire vive de l'ordinateur.</p>\n<p>Le processeur ne possède qu'un très petit nombre de cases mémoires très rapides appelées des\n<em>registres</em> dont la capacité dépasse rarement quelques dizaines d'octet pour des raisons de coût et\nde place. <a href=\"https://fr.wikipedia.org/wiki/Registre_de_processeur\">Source Wikipedia</a></p>\n<p>Ces registres peuvent stocker des données et des adresses de la mémoire.</p>\n<p>Le processeur est composé de transistors assemblés de façon à lui permettre de réaliser un <em>petit\nnombre d'opérations simples, mais à réaliser ces opérations très rapidement</em>.</p>\n<p>Par exemple pour échanger des données avec la mémoire, le processeur utilise deux instructions\npermettant de:</p>\n<ul>\n<li>Transférer l'état d'un registre dans une case mémoire: le <strong>Stockage</strong> (STORE);</li>\n<li>transférer l'état d'une case mémoire dans un registre: le <strong>Chargement</strong>(LOAD).</li>\n</ul>\n<h2 id=\"jeu-dinstructions-simplifié-du-processeur\" style=\"position:relative;\"><a href=\"#jeu-dinstructions-simplifi%C3%A9-du-processeur\" aria-label=\"jeu dinstructions simplifié du processeur permalink\" class=\"anchor before\"><svg aria-hidden=\"true\" focusable=\"false\" height=\"16\" version=\"1.1\" viewBox=\"0 0 16 16\" width=\"16\"><path fill-rule=\"evenodd\" d=\"M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z\"></path></svg></a>Jeu d'instructions simplifié du processeur</h2>\n<p>Nous allons étudier un processeur simplifié avec <strong>deux registres</strong> disposant d'un jeu d'instructions restreints:</p>\n<ul>\n<li><strong>STX x</strong>: stocke l'état du registre X dans la case mémoire d'adresse x.</li>\n<li><strong>LDX x</strong>: charge l'état de la case mémoire d'adresse x dans le registre X.</li>\n<li><strong>ADD X</strong>: additionne le contenu des registres et le stocke dans le registre X.</li>\n<li><strong>DEC X</strong>: décrémente la valeur contenue dans le registre X, c'est à dire soustrait 1.</li>\n</ul>\n<details class=\"appli\" data-titre=\" Écrire des suites d&#x27;instructions pour le processeur \"><summary> Écrire des suites d'instructions pour le processeur </summary><ol>\n<li>Supposons que notre mémoire contienne quatre valeurs 2, 3, 5, 7 dans les cases mémoires d'adresse 1, 2, 3, 4. Écrire la suite d'instructions qui permettra d'additionner ces quatre nombres et de stocker le résultat de cette addition dans la case mémoire 5.</li>\n<li>Écrire une séquence d’instructions qui multiplie par 3 le nombre contenu dans la case mémoire d’adresse 5 et stocke le résultat dans la case mémoire d’adresse 6.</li>\n</ol></details>\n<h2 id=\"langage-machine\" style=\"position:relative;\"><a href=\"#langage-machine\" aria-label=\"langage machine permalink\" class=\"anchor before\"><svg aria-hidden=\"true\" focusable=\"false\" height=\"16\" version=\"1.1\" viewBox=\"0 0 16 16\" width=\"16\"><path fill-rule=\"evenodd\" d=\"M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z\"></path></svg></a>Langage machine</h2>\n<p>Dans les premières machines, les opérations à effectuer étaient écrites sur des bandes perforées\nqui en défilant indiquaient au processeur la suite d'opérations à réaliser.</p>\n<p><a href=\"https://commons.wikimedia.org/wiki/File:DrehorgelLochkarte.jpg#mediaviewer/File:DrehorgelLochkarte.jpg\"><img class=\"center\" alt=\"DrehorgelLochkarte.jpg\" src=\"https://upload.wikimedia.org/wikipedia/commons/d/d8/DrehorgelLochkarte.jpg\" width=\"521\" height=\"794\"></a><br>&quot;<a href=\"https://commons.wikimedia.org/wiki/File:DrehorgelLochkarte.jpg#mediaviewer/File:DrehorgelLochkarte.jpg\">DrehorgelLochkarte</a>&quot;. Licensed under Public Domain via <a href=\"//commons.wikimedia.org/wiki/\">Wikimedia Commons</a>.</p>\n<p>Puis cette idée a été abandonnée au profit d'une autre: celle d'enregistrer le programme dans la\nmémoire avec les données. Il convient alors de stocker les instructions du programme sous forme\nélectrique dans la mémoire, on parle alors de langage machine.</p>\n<p>Par exemple, on va utiliser le codage suivant pour les instructions:</p>\n<div><table class=\"table table-bordered table-hover\"><thead class=\"table-warning\"><tr><th colspan=\"1\" rowspan=\"1\"><p>instruction</p></th><th colspan=\"1\" rowspan=\"1\"><p>codage</p></th><th colspan=\"1\" rowspan=\"1\"><p>signification</p></th></tr></thead><tbody><tr><td colspan=\"1\" rowspan=\"1\"><p>LDA</p></td><td colspan=\"1\" rowspan=\"1\"><p>0</p></td><td colspan=\"1\" rowspan=\"1\"><p>Charge l'état de la <em>case mémoire donnée en argument</em> dans le <strong>registre A</strong>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>LDB</p></td><td colspan=\"1\" rowspan=\"1\"><p>1</p></td><td colspan=\"1\" rowspan=\"1\"><p>Charge l'état de la <em>case mémoire donnée en argument</em> dans le <strong>registre B</strong>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>STA</p></td><td colspan=\"1\" rowspan=\"1\"><p>2</p></td><td colspan=\"1\" rowspan=\"1\"><p>Stocke l'état du <strong>registre A</strong> dans la <em>case mémoire donnée en argument</em>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>STB</p></td><td colspan=\"1\" rowspan=\"1\"><p>3</p></td><td colspan=\"1\" rowspan=\"1\"><p>Stocke l'état du <strong>registre B</strong> dans la <em>case mémoire donnée en argument</em>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>ADD</p></td><td colspan=\"1\" rowspan=\"1\"><p>4</p></td><td colspan=\"1\" rowspan=\"1\"><p>Additionne le contenu des registres et le stocke <em>dans le registre donné en argument</em>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>DEC</p></td><td colspan=\"1\" rowspan=\"1\"><p>5</p></td><td colspan=\"1\" rowspan=\"1\"><p>Décrémente la valeur contenue <em>dans le registre donné en argument</em>, c'est à dire soustrait 1.</p></td></tr></tbody></table></div>\n<p>En ce qui concerne les <strong>arguments</strong> des instructions:</p>\n<ul>\n<li>Les cases mémoires sont codées par leur adresse numérique,</li>\n<li>et les registres A et B sont codés par 0 et 1.</li>\n</ul>\n<p>Si on désire additionner le contenu des valeurs contenues dans les cases mémoires 5 et 6, et les\nstocker dans la case mémoire 7, on réalise la suite d'instructions suivantes:</p>\n<div class=\"gatsby-highlight\" data-language=\"text\"><pre class=\"language-text\"><code class=\"language-text\">LDA 5,LDB 6,ADD A,STA 7</code></pre></div>\n<p>soit:</p>\n<div class=\"gatsby-highlight\" data-language=\"text\"><pre class=\"language-text\"><code class=\"language-text\">    0 5,1 6,4 0,2 7</code></pre></div>\n<p>Il suffit maintenant d’ajouter au processeur un nouveau registre qui débute à 100, le <em>compteur de\nprogramme</em> ou <em>PC</em> (program counter), sur lequel on va stocker le programme à exécuter, et à chaque\nétape, le processeur :</p>\n<ul>\n<li>Charge le contenu des cases mémoires d’adresses PC et PC + 1,</li>\n<li>décode le premier de ces nombres en une instruction (0 devient LDA , 1 LDB , etc.),</li>\n<li>décode le deuxième de ces nombres comme un argument à l'instruction(p.ex: une adresse mémoire dans le cas des <code class=\"language-text\">LOAD</code>),</li>\n<li>exécute l’instruction en question,</li>\n<li>et ajoute 2 au registre PC pour passer à l'instruction suivante.</li>\n</ul>\n<details class=\"appli\" data-titre=\" Écrire un programme en langage machine\"><summary> Écrire un programme en langage machine</summary><ol>\n<li>Traduire les suites d'instructions des applications de la partie précédente en langage machine.</li>\n<li>Écrire ces programmes en binaire avec des mots de 4 bits.</li>\n</ol></details>\n<h2 id=\"vers-des-instructions-plus-évoluées\" style=\"position:relative;\"><a href=\"#vers-des-instructions-plus-%C3%A9volu%C3%A9es\" aria-label=\"vers des instructions plus évoluées permalink\" class=\"anchor before\"><svg aria-hidden=\"true\" focusable=\"false\" height=\"16\" version=\"1.1\" viewBox=\"0 0 16 16\" width=\"16\"><path fill-rule=\"evenodd\" d=\"M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z\"></path></svg></a>Vers des instructions plus évoluées</h2>\n<p>Si on désire réaliser des boucles et des tests, on ajoute trois instructions au processeur qui seront codées ainsi:</p>\n<div><table class=\"table table-bordered table-hover\"><thead class=\"table-warning\"><tr><th colspan=\"1\" rowspan=\"1\"><p>instruction</p></th><th colspan=\"1\" rowspan=\"1\"><p>codage</p></th><th colspan=\"1\" rowspan=\"1\"><p>signification</p></th></tr></thead><tbody><tr><td colspan=\"1\" rowspan=\"1\"><p>JMP</p></td><td colspan=\"1\" rowspan=\"1\"><p>6</p></td><td colspan=\"1\" rowspan=\"1\"><p>Fait \"sauter\"(JUMP) le programme vers une ligne donnée en argument</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>JMPZ</p></td><td colspan=\"1\" rowspan=\"1\"><p>7</p></td><td colspan=\"1\" rowspan=\"1\"><p>Comme JUMP, mais <em>uniquement si le registre A est 0</em>.</p></td></tr><tr><td colspan=\"1\" rowspan=\"1\"><p>END</p></td><td colspan=\"1\" rowspan=\"1\"><p>8</p></td><td colspan=\"1\" rowspan=\"1\"><p>Termine le programme</p></td></tr></tbody></table></div>\n<p>Pour plus de détails voir le chapitre 15- L'organisation de l'ordinateur du\n<a href=\"http://www.editions-eyrolles.com/Livre/9782212135435/\">manuel</a>.</p>\n<details class=\"appli\" data-titre=\" Exercices du manuel\"><summary> Exercices du manuel</summary><p>Faire les exercices 15.1, 15.2 et 15.3 du manuel.</p></details>\n<h2 id=\"références\" style=\"position:relative;\"><a href=\"#r%C3%A9f%C3%A9rences\" aria-label=\"références permalink\" class=\"anchor before\"><svg aria-hidden=\"true\" focusable=\"false\" height=\"16\" version=\"1.1\" viewBox=\"0 0 16 16\" width=\"16\"><path fill-rule=\"evenodd\" d=\"M4 9h1v1H4c-1.5 0-3-1.69-3-3.5S2.55 3 4 3h4c1.45 0 3 1.69 3 3.5 0 1.41-.91 2.72-2 3.25V8.59c.58-.45 1-1.27 1-2.09C10 5.22 8.98 4 8 4H4c-.98 0-2 1.22-2 2.5S3 9 4 9zm9-3h-1v1h1c1 0 2 1.22 2 2.5S13.98 12 13 12H9c-.98 0-2-1.22-2-2.5 0-.83.42-1.64 1-2.09V6.25c-1.09.53-2 1.84-2 3.25C6 11.31 7.55 13 9 13h4c1.45 0 3-1.69 3-3.5S14.5 6 13 6z\"></path></svg></a>Références</h2>\n<ul>\n<li>Chapitre 15: L'organisation d'un ordinateur <a href=\"http://www.editions-eyrolles.com/Livre/9782212135435/\">Informatique et sciences du numérique Spécialité ISN en terminale S - Avec des exercices corrigés et des idées de projets par Gilles Dowek</a></li>\n</ul>","tableOfContents":"<ul>\n<li><a href=\"/2019-2020/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur/#communication-entre-le-processeur-et-la-m%C3%A9moire\">Communication entre le processeur et la mémoire</a></li>\n<li><a href=\"/2019-2020/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur/#jeu-dinstructions-simplifi%C3%A9-du-processeur\">Jeu d'instructions simplifié du processeur</a></li>\n<li><a href=\"/2019-2020/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur/#langage-machine\">Langage machine</a></li>\n<li><a href=\"/2019-2020/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur/#vers-des-instructions-plus-%C3%A9volu%C3%A9es\">Vers des instructions plus évoluées</a></li>\n<li><a href=\"/2019-2020/1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur/#r%C3%A9f%C3%A9rences\">Références</a></li>\n</ul>","frontmatter":{"tags":["langage machine","jeu d'instructions"]},"fields":{"classe":"1g","chapter":"Jeu d'instructions du processeur","matter":"nsi","nChapter":"2","part":"Architectures matérielles et systèmes d'exploitation","nPart":"6"}}},"pageContext":{"slug":"1g/nsi/6-architectures-materielles-et-systemes-dexploitation/2-jeu-dinstructions-du-processeur","chapter":"Jeu d'instructions du processeur"}}}