# 计算机系统

## MIPS 微系统

CPU 的全称是 Central Processing Unit，也就是“中央处理器”。也就是说，CPU 的功能就是数据的“加工与处理”。而计算机系统不仅要完成数据的加工处理，还要完成诸如输入，输出，存储，网络等多种功能，也就是说，**“CPU 不等价于计算机系统”**。在 P7 我们要完成的任务，就是实现一个简单的计算机系统，也就是“MIPS 微系统”。

## 外设

外设即外部设备，他们可以看做是**与 CPU 地位平等**的一组设备。在计算机系统中，CPU 负责数据的加工处理，而外设则负责输入（鼠标，键盘），输出（显示屏，扬声器），存储（硬盘，U 盘），网络（网卡）等。我们的 MIPS 微系统中包括的外设主要有 3 种，即计时器、存储器、中断发生器：

- 计时器（Timer）：计算机系统中的计时部件，可以按照配置定时地产生时钟中断。
- 存储器（Memory）：计算机系统中的存储部件，用于存储指令和数据。我们在 P6 的时候已经接触过了。
- 中断发生器（Interrupt Generator）：抽象的计算机系统外设，会随机的产生外部中断信号，产生的中断信号在 CPU 响应前会持续置高。

# 支持异常处理流的 CPU

## 异常处理流

异常处理流指的是，CPU 在执行程序的指令的时候，会发生一些“事件”，改变程序的原有流向，让 `PC` 跳转到特定的地址。

异常处理流可以很好的解决上面的问题。当指令执行错误时，可以产生一个“事件”。那么 CPU 就会跳转到一个处理这种执行错误的程序上执行，在处理结束后再跳转回原来的程序（不一定是“事件”来临时的地址）。对于外设的信号，我们可以将其视为一个“事件”，当“事件”来临时，CPU 会跳转到一个响应这个“事件”的程序处进行响应，在处理结束后再次跳转回原来的程序。

异常处理流可以用下面的这张图直观地表示，可以将其理解为 **“发生位置不确定的过程调用”**。

![image-20231124113737613](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202311241137669.png)

“事件”一共有两种：

| 概念     | 定义                         | 举例                   |
| :------- | :--------------------------- | :--------------------- |
| 内部异常 | 由于指令执行错误导致的“事件” | 加法溢出，除法除零等   |
| 外部中断 | 由于外部设备信号导致的“事件” | 计时器信号，键盘输入等 |

因为这两类“事件”的处理具有一定的共同性，所以我们统一称他们为“异常”，如下图所示：

<img src="https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202311241138384.png" alt="image-20231124113821328" style="zoom:33%;" />

# 软硬件接口

## 外设的接口设计-系统桥

**外设的种类是无穷无尽的，而 CPU 的指令集却是有限的。**我们并不能总是因为新加入了一个外设，就专门为这个外设增加新的 CPU 指令。我们希望的是，尽管外设多种多样，但是 CPU 可以用统一的方法访问它们。为了实现这个目标，我们设计了系统桥。

系统桥是连接 CPU 和外设的功能设备，它会**给 CPU 提供一种接口**，使得 CPU 可以像读写普通存储器一样（即按地址读写）来读写复杂多变的外设。系统桥统一且简化了 CPU 的对外接口，CPU 不必为每种外设单独提供接口，符合高内聚，低耦合的设计思想。

在 P7 中，CPU 对于 DM、Timer 和 Interrupt Generator 的访问都是需要通过系统桥的。

## CPU 的接口设计-封装成单周期 CPU

P6 的 CPU 是一个五级流水的设计。也就是说，同一时刻，可能会运行 1~5 条指令，这取决于是否阻塞等条件。这些具体的 CPU 实现细节，软件是并不关心的。当我们编写汇编语言的时候，是不需要考虑我们的 CPU 是否会发生阻塞，是否会有转发等实现细节的。而软件之所以可以这么轻松，是因为 CPU 实现了一个封装，即**“将复杂的多级流水线 CPU 封装成了简单的单周期 CPU”**。在计算机系统中，将 CPU 封装成单周期是理解 P7 任务的关键。

# 任务清单

完成 P7 需要的事宜：

| 任务               | 解释                                                         |
| :----------------- | :----------------------------------------------------------- |
| 计时器             | 课程组提供实现代码，只需要结合代码和文档理解应用即可。       |
| 系统桥             | 为 CPU 提供统一的访问外设的接口，需要按规格自行实现。        |
| 协处理器 CP0       | 设置 CPU 的异常处理功能，反馈 CPU 的异常信息，需要按规格自行实现。 |
| 内部异常检测与流水 | CPU 需要具有可以检测内部指令执行错误的能力。                 |
| 外部中断响应       | CPU 需要具有初步响应外部中断信号的能力。                     |
| 异常处理指令       | 在异常处理程序中，会有一些特殊的指令需要实现。               |
| 单周期 CPU 的封装  | 让 CPU 从外部看上去是一个单周期 CPU。                        |
| 异常处理程序       | 利用 MARS 编写简单的异常处理程序用于测试。                   |

![image-20231124114142241](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202311241141359.png)

# 外设的实现

## 计时器

在 P7 这个简单的 MIPS 微系统中，计时器是一种外部设备，其主要功能就是**根据设定的时间来定时产生中断信号**，是我们系统的中断来源之一。

在今年的教程中，我们向同学们提供已实现的计时器 Verilog 源代码。 timer 内部需要定义多个程序员可见寄存器，如 **CTRL**、**PRESET** 等，也需要定义若干用于完成功能的内部寄存器（程序员不可见）。

## 中断发生器

这是课程组抽象简化现实中外设后得到的一种外设，会在不确定的时刻产生一个中断信号（就好像电脑并不知道谁会在什么时候敲击键盘一样），并持续置高。直到微系统做出响应，才变回低位。

对中断发生器的响应是通过系统桥来实现的，**通过 `store` 类指令访问地址 `0x7F20`，就可以达到响应中断的目的**。

中断发生器的实现并不需要同学们来完成，不同的中断发生器（中断信号产生的规则不一样）都是在测试的 tb 上实现的。同学们只需要确保自己的 P7 微系统，具有以下两个能力，就可以满足这个方面的测试：

- 微系统可以通过外部端口接受外部中断信号（在计时器部分已经实现了）。
- 微系统可以通过访问地址 `0x7F20` 的 `store` 类指令，改变对应的微系统输出信号（`m_int_addr`，`m_int_byteen`），即系统桥实现正确。

## 系统桥

怎样使外设与 CPU 进行沟通呢？采用划分地址空间的办法后，与外设沟通和与 DM 沟通的方式类似，通过一个 CPU 视图下的内存地址，**读写相应数据即可达到与外设沟通的目的。**而**这个所谓的内存，在外设中，实际上只是若干寄存器。系统桥传入对地址的访问请求后，我们通过系统桥内部的转换代码，将请求转变为对相应寄存器的读写操作**。

下表是规定的地址空间设计，测试程序也将以此为根据编写。需要注意的是，P7 与《See MIPS Run Linux》和 PPT 中给出的 MIPS 系统地址范围是不同的，而与 MARS 相同，这主要是为了能够让你能更好的验证设计。

|         条目         |      地址或地址范围       |          备注          |
| :------------------: | :-----------------------: | :--------------------: |
|      数据存储器      | 0x0000_0000~0x0000_2ffff· |                        |
|      指令存储器      | 0x0000_3000~0x0000_6ffff· |                        |
|      PC 初始值       |        0x0000_3000        |                        |
| 异常处理程序入口地址 |        0x0000_4180        |                        |
| 计时器 0 寄存器地址  |  0x0000_7f00~0x0000_7f0b  | 计时器 0 的 3 个寄存器 |
| 计时器 1 寄存器地址  |  0x0000_7f10~0x0000_7f1b  | 计时器 1 的 3 个寄存器 |
|  中断发生器响应地址  |  0x0000_7f20~0x0000_7f23  |                        |

注意实现系统桥时，其必须作为独立 module 来实现，不能包含在 CPU 内部。

# 异常处理流的实现

## CP0 的寄存器

CP0 协处理器是 P7 新引入的功能模块，我们需要用这个模块完成两个主要功能，一个是对异常进行配置，一个是记录异常的信息。CP0 有很多个寄存器用来配置或者记录，我们只需要实现其中的几个，如下所示：

| 寄存器 | 编号 | 功能                           |
| :----- | :--- | :----------------------------- |
| SR     | 12   | 配置异常的功能                 |
| Cause  | 13   | 记录异常发生的原因和情况       |
| EPC    | 14   | 记录异常处理结束后需要返回的PC |

每个寄存器都是 32 位的，我们只需要其中的几位，列表如下：

| 寄存器               | 功能域                  | 位域  | 解释                                                         |
| :------------------- | :---------------------- | :---- | :----------------------------------------------------------- |
| SR（State Register） | IM（Interrupt Mask）    | 15:10 | 分别对应六个外部中断，相应位置 1 表示允许中断，置 0 表示禁止中断。这是一个被动的功能，只能通过 `mtc0` 这个指令修改，通过修改这个功能域，我们可以屏蔽一些中断。 |
| SR（State Register） | EXL（Exception Level）  | 1     | 任何异常发生时置位，这会强制进入核心态（也就是进入异常处理程序）并禁止中断。 |
| SR（State Register） | IE（Interrupt Enable）  | 0     | 全局中断使能，该位置 1 表示允许中断，置 0 表示禁止中断。     |
| Cause                | BD（Branch Delay）      | 31    | 当该位置 1 的时候，EPC 指向当前指令的前一条指令（一定为跳转），否则指向当前指令。 |
| Cause                | IP（Interrupt Pending） | 15:10 | 为 6 位待决的中断位，分别对应 6 个外部中断，相应位置 1 表示有中断，置 0 表示无中断，将会每个周期被修改一次，修改的内容来自计时器和外部中断。 |
| Cause                | `ExcCode`               | 6:2   | 异常编码，记录当前发生的是什么异常。                         |
| EPC                  | -                       | -     | 记录异常处理结束后需要返回的 PC。                            |

当发生异常的时候，CPU 会自动将异常信息写入 CP0 的相应寄存器（如 `Cause` 和 `EPC`）。异常处理程序会访问相应寄存器，来了解异常的信息以进行异常处理。

同学们可以按规范自行设计 CP0，一个参考的 CP0 的端口声明如下：

| 端口      | 方向 | 位数 | 解释               |
| :-------- | :--- | :--- | :----------------- |
| clk       | IN   | 1    | 时钟信号。         |
| reset     | IN   | 1    | 复位信号。         |
| en        | IN   | 1    | 写使能信号。       |
| CP0Add    | IN   | 5    | 寄存器地址。       |
| CP0I      | IN   | 32   | CP0 写入数据。     |
| CP0Out    | OUT  | 32   | CP0 读出数据。     |
| VPC       | IN   | 32   | 受害 PC。          |
| BDIn      | IN   | 1    | 是否是延迟槽指令。 |
| ExcCodeIn | IN   | 5    | 记录异常类型。     |
| HWInt     | IN   | 6    | 输入中断信号。     |
| EXLClr    | IN   | 1    | 用来复位 EXL。     |
| EPCOut    | OUT  | 32   | EPC 的值。         |
| Req       | OUT  | 1    | 进入处理程序请求。 |

## 异常码

在异常处理程序中，我们需要通过访问 `Cause` 寄存器的 `ExcCode` 域来获得异常的原因，在 P7 中我们需要实现的异常有这样几种（除此之外，比较常见的还有陷入，断点调试等）：

**`ExcCode`的编码必须遵守规范，不然在评测的时候可能会出现问题**。

# 封装成单周期 CPU

## 宏观 PC

我们的需求是要让我们的 CPU 从外部看上去是一个单周期的 CPU（具体的原因在前一章有阐述）。但是实际上，我们的 CPU 是一个五级流水的并行 CPU。所以本质上我们要实现一套机制，来让我们的 CPU 满足这个需求。

为了检验同学们的实现效果，我们引入宏观 PC 这一概念。宏观 PC 表示整个 CPU “宏观”运行指令所对应的PC地址。所谓“宏观”指令，表示该指令之前的所有指令序列对 CPU 的更新已完成，该指令及其之后的指令序列对 CPU 的更新未完成。具体实现上，宏观 PC 通常上是以某一个流水级 PC 作为界限，作为输出端口输出出来。这个流水级一般是你 CP0 所在的流水级。

## 精确异常

对于异常，我们能明确指出是哪条指令导致了异常，并称这条指令为**异常受害指令**。精确异常的特性是，在异常受害指令**前面的所有指令都执行完毕**，而**受害指令及其后续指令都像从来没有开始**（准确说是当异常处理结束后重新执行这些指令，与未发生异常时执行这些指令的效果一样）。这样的处理思路使得从使用者的角度来看， CPU 执行异常处理是顺序执行的，从而隐藏了流水线设计的细节。

### 清空流水线

为了达到精确异常的效果，我们需要**在异常发生的时候清空流水线，以避免宏观 PC 之后的指令被执行**。清空流水线一方面是要清空宏观 PC 之后的指令所在的流水线寄存器，即插入 `nop`。

在了解了这点以后，我们可以总结一下我们对于流水线寄存器的控制。流水线寄存器需要接受多种控制信号，如复位信号，阻塞信号，刷新信号，请求信号。所以有可能同时会有多个信号控制同一个寄存器，那么寄存器该展现怎样的行为呢？这是一个需要考虑的事情。

例如在 D 级处于被阻塞状态时发生 `Req`，那么 D 级流水线寄存器就应该立刻被清空，而不是保持原值；正在 `Req` 的时候发生`reset`，那么 CPU 应该立刻复位，而不是进行异常处理。此处处理不当可能造成评测时缺少中断的情况。实现上，可按如下优先级：

| 信号          | 优先级                             |
| :------------ | :--------------------------------- |
| reset         | 最高，复位大于一切。               |
| Req           | 次高，中断请求比内部阻塞重要。     |
| flush / stall | 最低，流水线信号，外部人员看不到。 |

接下来我们考虑，哪些寄存器中的位段需要优先级。只有两个，一个是 PC 寄存器，原因之前论述过了；另一个是 CP0 `Cause` 寄存器的 `BD` 位。它在 flush 的时候需要保持原来的信息，因为在外部去看的话，会发现宏观 PC 是相同的，但是延迟槽标记是不同的，这显然是不正确的。如果在延迟槽指令被阻塞时产生中断，并且 `nop` 没有流水延迟槽标记，那么 `EPC` 就会被设置错误的值，无法通过评测。

清空流水线的另一个方面就是避免异常受害指令和其之后的指令产生影响（比如写寄存器，写 DM），这一点将在下一小节“确定 CP0 的位置”中讨论。

### 确定 CP0 的位置

CP0 需要放置在某个具体的流水级上，我们认为宏观 PC 所在的流水级就是 CP0 的流水级。为了满足宏观 PC 的性质，CP0 所处的位置不能够太靠前，比如设置在 F 级，那么异常会发生在之后的流水级，那么就检测不到这个异常了（如果宏观 PC 就是异常受害指令的话）。但是也不能太靠后，比如在 W 级，因为我们需要清除受害指令之后的指令造成的影响，但是此时 `store` 类指令已经修改了外设，清除影响较为困难。

因此，请根据所学挑选你的 CP0 在流水线上的位置，需要强调，没有标准答案或者最优答案。

### 流水异常码

异常信号`ExcCode`应该流水到 CP0 所在的流水级，而不能直接提交到 CP0。

这是因为 CPU 实际上是并行的，直接提交到 CP0 可能会导致后面的指令发生异常的时间比前面指令发生异常的时间要早。例如 `sw` 后接 `j` 指令。如果这两个都是异常指令，那么 `j` 在 D 级产生异常，`sw` 在 M 级产生异常（假设这个异常是超范围了）时不流水，就将先处理 `j` 异常，显然不符合我们的要求，因为 `sw` 异常被忽略了（`sw` 继续往后流，前面的流水级开始流异常处理程序，等异常返回之后，就会直接到跳转目标指令了，`sw` 的异常没有得到处理）。我们将异常信号流水以后，就可以先处理 `sw` 异常，然后运行到 `j`，再处理 `j` 异常。

### 写入 EPC

发生异常的一个重要行为是将中断指令的 PC 写入 EPC，就像函数跳转之前，要将返回地址写入 `$ra`。更严谨的说，对于异常情况只要考虑异常指令是不是延迟槽指令，如果是延迟槽指令，那么存的是异常指令的 PC - 4，如果不是，那么就存异常指令的 PC。

这样造成的结果就是，返回的时候将重新执行异常指令（如果异常处理程序不对 EPC 进行修改的话）。这里的 PC 指的都是宏观 PC。

# 异常处理程序

## `eret`没有延迟槽

`eret` 承担了跳转功能，但是 `eret` 是没有延迟槽的。也就是说测试数据中可能出现 `eret` 指令后紧跟另一条非 `nop` 指令的情况。你的设计应该保证 `eret` 的后续指令不被执行。

## 异常处理程序的结构

异常处理程序是由软件实现的，我们只需要提供接口而无需自己实现。同时，了解异常处理程序是十分有必要的。

异常和中断处理流程可以概括成如下步骤（需要强调的是，这些步骤只是为了让同学们更好的理解处理程序的结构，我们在实际测评中并不保证下述的步骤都执行，也不保证不包含在下述步骤里的结构不出现）：

- Step 1：构造异常处理环境，保存现场。
- Step 2：读取 `Cause` 和 `EPC` 寄存器，判断错误类型。
- Step 3：根据异常类型和其他属性执行对应处理。
- Step 4：恢复现场。
- Step 5：使用 `eret` 指令从异常处理返回。

下面列出了一个简要的发生算数溢出时的程序，同学们可以结合源码进行参考和理解。

```mipsasm
# 程序首先从这里运行
.text
    # 只允许外部中断
    ori $t0, $0, 0x1001
    mtc0 $t0, $12

    # 算术溢出
    lui $t0, 0x7fff
    lui $t1, 0x7fff
    add $t2, $t0, $t1

end:
    beq $0, $0, end
    nop

.ktext 0x4180
_entry:
    # 保存上下文
    j _save_context
    nop

_main_handler:
    # 取出 ExcCode
    mfc0 $k0, $13
    ori $k1, $0, 0x7c
    and $k0, $k0, $k1

    # 如果是中断，直接恢复上下文
    beq $k0, $0, _restore_context
    nop

    # 将 EPC + 4，即处理异常的方法就是跳过当前指令
    mfc0 $k0, $14
    addu $k0, $k0, 4
    mtc0 $k0, $14
    j _restore_context
    nop

_exception_return:
    eret

_save_context:
    ori $k0, $0, 0x1000     # 在栈上找一块空间保存现场
    addiu $k0, $k0, -256
    sw $sp, 116($k0)        # 最先保存栈指针
    move $sp, $k0

    # 依次保存通用寄存器（注意要跳过 $sp）、HI 和 LO
    sw $1, 4($sp)
    sw $2, 8($sp)
    # ......
    sw $31, 124($sp)
    mfhi $k0
    mflo $k1
    sw $k0, 128($sp)
    sw $k1, 132($sp)

    j _main_handler
    nop

_restore_context:
    # 依次恢复通用寄存器（注意要跳过 $sp）、 HI 和 LO
    lw $1, 4($sp)
    lw $2, 8($sp)
    # ......
    lw $31, 124($sp)
    lw $k0, 128($sp)
    lw $k1, 132($sp)
    mthi $k0
    mtlo $k1

    # 最后恢复栈指针
    lw $sp, 116($sp)

    j _exception_return
    nop
```

## 利用 MARS 验证异常处理框架

尽管在 MARS 中，我们只能针对内部异常进行模拟，无法模拟外部中断。但由我们对内部异常与外部中断的了解可以知道，两者的处理是类似的。因此我们可以在 MARS 中先验证中断/异常处理的框架是否正确（我们可以构造一条产生异常的指令，如溢出，再观察 MARS 能否进入 Exception Handler），至于我们如何处理这个错误，则是次要问题。











系统桥是处理 CPU 与外设（两个计时器）之间信息交互的通道 CPU 中

store 类指令需要储存的数据经过 BE 处理后会通过`m_data_addr,m_data_byteen,m_data_wdata`三个信号输出到桥中，桥会根据写使能`m_data_byteen`和地址`m_data_addr`来判断到底写的是内存还是外设，然后给出正确的写使能

load 类指令则是全部把地址传递给每个外设和 DM 中，然后桥根据地址选择从应该反馈给 CPU 从哪里读出来的数据，然后 DE 在处理读出的数据，反馈正确的结果







































