Fitter report for bup_3c120_fpga
Fri Nov 18 11:16:20 2011
Quartus II 64-Bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 18 11:16:20 2011     ;
; Quartus II 64-Bit Version          ; 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name                      ; bup_3c120_fpga                            ;
; Top-level Entity Name              ; bup_3c120_fpga                            ;
; Family                             ; Cyclone III                               ;
; Device                             ; EP3C120F780C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 11,035 / 119,088 ( 9 % )                  ;
;     Total combinational functions  ; 8,470 / 119,088 ( 7 % )                   ;
;     Dedicated logic registers      ; 6,800 / 119,088 ( 6 % )                   ;
; Total registers                    ; 6944                                      ;
; Total pins                         ; 105 / 532 ( 20 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 272,436 / 3,981,312 ( 7 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 576 ( < 1 % )                         ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C120F780C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.09        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  13.7%      ;
;     3 processors           ;  13.3%      ;
;     4 processors           ;  11.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; flash_cen    ; Missing drive strength and slew rate ;
; flash_oen    ; Missing drive strength and slew rate ;
; flash_resetn ; Missing drive strength and slew rate ;
; flash_wen    ; Missing drive strength and slew rate ;
; fsa[0]       ; Missing drive strength and slew rate ;
; fsa[1]       ; Missing drive strength and slew rate ;
; fsa[2]       ; Missing drive strength and slew rate ;
; fsa[3]       ; Missing drive strength and slew rate ;
; fsa[4]       ; Missing drive strength and slew rate ;
; fsa[5]       ; Missing drive strength and slew rate ;
; fsa[6]       ; Missing drive strength and slew rate ;
; fsa[7]       ; Missing drive strength and slew rate ;
; fsa[8]       ; Missing drive strength and slew rate ;
; fsa[9]       ; Missing drive strength and slew rate ;
; fsa[10]      ; Missing drive strength and slew rate ;
; fsa[11]      ; Missing drive strength and slew rate ;
; fsa[12]      ; Missing drive strength and slew rate ;
; fsa[13]      ; Missing drive strength and slew rate ;
; fsa[14]      ; Missing drive strength and slew rate ;
; fsa[15]      ; Missing drive strength and slew rate ;
; fsa[16]      ; Missing drive strength and slew rate ;
; fsa[17]      ; Missing drive strength and slew rate ;
; fsa[18]      ; Missing drive strength and slew rate ;
; fsa[19]      ; Missing drive strength and slew rate ;
; fsa[20]      ; Missing drive strength and slew rate ;
; fsa[21]      ; Missing drive strength and slew rate ;
; fsa[22]      ; Missing drive strength and slew rate ;
; fsa[23]      ; Missing drive strength and slew rate ;
; fsa[24]      ; Missing drive strength and slew rate ;
; fsa[25]      ; Missing drive strength and slew rate ;
; sram_ben[0]  ; Missing drive strength and slew rate ;
; sram_ben[1]  ; Missing drive strength and slew rate ;
; sram_ben[2]  ; Missing drive strength and slew rate ;
; sram_ben[3]  ; Missing drive strength and slew rate ;
; sram_csn     ; Missing drive strength and slew rate ;
; sram_oen     ; Missing drive strength and slew rate ;
; sram_wen     ; Missing drive strength and slew rate ;
; user_led[0]  ; Missing drive strength and slew rate ;
; user_led[1]  ; Missing drive strength and slew rate ;
; user_led[2]  ; Missing drive strength and slew rate ;
; user_led[3]  ; Missing drive strength and slew rate ;
; user_led[4]  ; Missing drive strength and slew rate ;
; user_led[5]  ; Missing drive strength and slew rate ;
; user_led[6]  ; Missing drive strength and slew rate ;
; user_led[7]  ; Missing drive strength and slew rate ;
; enet_mdc     ; Missing drive strength and slew rate ;
; enet_resetn  ; Missing drive strength and slew rate ;
; enet_gtx_clk ; Missing drive strength and slew rate ;
; enet_tx_en   ; Missing drive strength and slew rate ;
; enet_txd[0]  ; Missing drive strength and slew rate ;
; enet_txd[1]  ; Missing drive strength and slew rate ;
; enet_txd[2]  ; Missing drive strength and slew rate ;
; enet_txd[3]  ; Missing drive strength and slew rate ;
; LCD_E        ; Missing drive strength and slew rate ;
; LCD_RS       ; Missing drive strength and slew rate ;
; LCD_RW       ; Missing drive strength and slew rate ;
; fsd[0]       ; Missing drive strength and slew rate ;
; fsd[1]       ; Missing drive strength and slew rate ;
; fsd[2]       ; Missing drive strength and slew rate ;
; fsd[3]       ; Missing drive strength and slew rate ;
; fsd[4]       ; Missing drive strength and slew rate ;
; fsd[5]       ; Missing drive strength and slew rate ;
; fsd[6]       ; Missing drive strength and slew rate ;
; fsd[7]       ; Missing drive strength and slew rate ;
; fsd[8]       ; Missing drive strength and slew rate ;
; fsd[9]       ; Missing drive strength and slew rate ;
; fsd[10]      ; Missing drive strength and slew rate ;
; fsd[11]      ; Missing drive strength and slew rate ;
; fsd[12]      ; Missing drive strength and slew rate ;
; fsd[13]      ; Missing drive strength and slew rate ;
; fsd[14]      ; Missing drive strength and slew rate ;
; fsd[15]      ; Missing drive strength and slew rate ;
; fsd[16]      ; Missing drive strength and slew rate ;
; fsd[17]      ; Missing drive strength and slew rate ;
; fsd[18]      ; Missing drive strength and slew rate ;
; fsd[19]      ; Missing drive strength and slew rate ;
; fsd[20]      ; Missing drive strength and slew rate ;
; fsd[21]      ; Missing drive strength and slew rate ;
; fsd[22]      ; Missing drive strength and slew rate ;
; fsd[23]      ; Missing drive strength and slew rate ;
; fsd[24]      ; Missing drive strength and slew rate ;
; fsd[25]      ; Missing drive strength and slew rate ;
; fsd[26]      ; Missing drive strength and slew rate ;
; fsd[27]      ; Missing drive strength and slew rate ;
; fsd[28]      ; Missing drive strength and slew rate ;
; fsd[29]      ; Missing drive strength and slew rate ;
; fsd[30]      ; Missing drive strength and slew rate ;
; fsd[31]      ; Missing drive strength and slew rate ;
; enet_mdio    ; Missing drive strength and slew rate ;
; LCD_data[0]  ; Missing drive strength and slew rate ;
; LCD_data[1]  ; Missing drive strength and slew rate ;
; LCD_data[2]  ; Missing drive strength and slew rate ;
; LCD_data[3]  ; Missing drive strength and slew rate ;
; LCD_data[4]  ; Missing drive strength and slew rate ;
; LCD_data[5]  ; Missing drive strength and slew rate ;
; LCD_data[6]  ; Missing drive strength and slew rate ;
; LCD_data[7]  ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                     ; Action          ; Operation          ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[0]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[0]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[1]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[1]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[2]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[2]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[3]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[3]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[4]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[4]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[5]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[5]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[6]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[6]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[7]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[7]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[8]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[8]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[9]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[9]                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[10]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[10]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[11]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[11]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[12]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[12]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[13]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[13]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[14]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[14]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[15]                                                                                                                                                                                                                                  ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[15]                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                    ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                    ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[0]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                    ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[1]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[2]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[3]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[4]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[5]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[6]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[7]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                                                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[8]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                       ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[9]~output                                                                                                                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                       ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[10]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[11]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[12]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[13]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[14]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[15]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[16]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[17]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[18]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[19]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[20]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[21]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[22]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[23]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[24]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[25]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[26]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[27]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[28]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[29]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                      ; Duplicated      ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                                                                                                         ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[30]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ; fsd[31]~output                                                                                                                                                                                                                                                                                                                                                                              ; OE               ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                      ; Inverted        ; Register Packing   ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[0]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[0]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[1]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[1]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[2]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[2]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[3]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[3]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[4]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[4]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[5]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[5]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[6]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[6]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[7]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[7]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[8]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[8]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[9]                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[9]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[10]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[10]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[11]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[11]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[12]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[12]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[13]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[13]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[14]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[14]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[15]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[15]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[16]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[16]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[17]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[17]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[18]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[18]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[19]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[19]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[20]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[20]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[21]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[21]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[22]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[22]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[23]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[23]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[24]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[24]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[25]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[25]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[26]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[26]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[27]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[27]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[28]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[28]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[29]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[29]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[30]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[30]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[31]                                                                                                                             ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsd[31]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[0]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[0]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[1]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[1]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[2]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[2]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[3]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[3]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[4]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[4]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[5]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[5]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[6]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[6]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[7]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[7]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[8]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[8]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[9]                                                                                                                                       ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[9]~output                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[10]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[10]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[11]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[11]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[12]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[12]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[13]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[13]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[14]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[14]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[15]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[15]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[16]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[16]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[17]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[17]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[18]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[18]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[19]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[19]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[20]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[20]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[21]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[21]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[22]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[22]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[23]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[23]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[24]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[24]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[25]                                                                                                                                      ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; fsa[25]~output                                                                                                                                                                                                                                                                                                                                                                              ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[0]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[0]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[1]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[1]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[2]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[2]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[3]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[3]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[4]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[4]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[5]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[5]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[6]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[6]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[7]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[7]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[8]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[8]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[9]                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[9]~input                                                                                                                                                                                                                                                                                                                                                                                ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[10]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[10]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[11]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[11]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[12]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[12]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[13]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[13]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[14]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[14]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[15]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[15]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[16]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[16]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[17]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[17]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[18]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[18]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[19]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[19]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[20]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[20]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[21]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[21]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[22]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[22]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[23]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[23]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[24]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[24]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[25]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[25]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[26]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[26]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[27]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[27]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[28]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[28]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[29]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[29]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[30]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[30]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[31]                                                                                                                                ; Packed Register ; Register Packing   ; Fast Input Register assignment         ; Q         ;                ; fsd[31]~input                                                                                                                                                                                                                                                                                                                                                                               ; O                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                                ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; flash_oen~output                                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                                ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; flash_cen~output                                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                                              ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[0]                                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_ben[0]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[0]                                                                                                                                              ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[1]                                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_ben[1]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[1]                                                                                                                                              ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[2]                                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_ben[2]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[2]                                                                                                                                              ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[3]                                                                                                                                              ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_ben[3]~output                                                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_bwn_to_the_ssram[3]                                                                                                                                              ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_cen_to_the_ssram                                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_csn~output                                                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_cen_to_the_ssram                                                                                                                                                 ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_oen_to_the_ssram                                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_oen~output                                                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_oen_to_the_ssram                                                                                                                                                 ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_wen_to_the_ssram                                                                                                                                                 ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; sram_wen~output                                                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_wen_to_the_ssram                                                                                                                                                 ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                               ; Packed Register ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ; flash_wen~output                                                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                               ; Inverted        ; Register Packing   ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[0]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[1]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[2]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[3]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[4]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[5]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[6]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                              ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|q_b[7]                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                             ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                             ; Packed Register ; Register Packing   ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18_Duplicate_170                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18_Duplicate_172                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18_Duplicate_186                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[0]~18_Duplicate_296                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20_Duplicate_82                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20_Duplicate_214                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[1]~20_Duplicate_224                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[2]~22                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[2]~22_Duplicate_160                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[2]~22                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[2]~22_Duplicate_174                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[3]~24                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[3]~24_Duplicate_163                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[3]~24                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[3]~24_Duplicate_176                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26_Duplicate_164                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26_Duplicate_178                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[4]~26_Duplicate_212                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[5]~28                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[5]~28_Duplicate_165                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[5]~28                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[5]~28_Duplicate_244                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[6]~30                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[6]~30_Duplicate_166                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[6]~30                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[6]~30_Duplicate_246                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32_Duplicate_167                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32_Duplicate_220                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[7]~32_Duplicate_250                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0                                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0_Duplicate_179                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0                                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0_Duplicate_181                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0                                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[8]~0_Duplicate_183                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[9]~4                                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[9]~4_Duplicate_151                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[9]~4                                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[9]~4_Duplicate_153                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[10]~6                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[10]~6_Duplicate_184                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[10]~6                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[10]~6_Duplicate_248                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8_Duplicate_87                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8_Duplicate_91                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8_Duplicate_124                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[11]~8_Duplicate_126                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_71                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_73                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_128                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_130                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_128                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[12]~10_Duplicate_128_Duplicate                                                                                                 ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_74                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_93                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_101                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_132                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_134                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[13]~12_Duplicate_222                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14_Duplicate_75                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14_Duplicate_95                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14_Duplicate_136                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[14]~14_Duplicate_162                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_68                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_97                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_138                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_140                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_140                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[15]~16_Duplicate_140_Duplicate                                                                                                 ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19_Duplicate_105                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19_Duplicate_146                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19_Duplicate_146                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19_Duplicate_146_Duplicate                                                                                                 ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[16]~19_Duplicate_146                        ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_107                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46_Duplicate_270                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_46                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84_Duplicate_196                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[17]~21_Duplicate_84                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23_Duplicate_102                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23_Duplicate_109                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23_Duplicate_111                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[18]~23_Duplicate_155                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_51                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_86                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_268                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_282                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210_Duplicate                                                                                                 ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210                        ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210_Duplicate_276                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[19]~25_Duplicate_210                        ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27_Duplicate_103                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27_Duplicate_113                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27_Duplicate_150                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27_Duplicate_208                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[20]~27_Duplicate_216                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29_Duplicate_104                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29_Duplicate_115                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29_Duplicate_148                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[21]~29_Duplicate_218                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_80                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_99                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_117                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_157                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_99                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_99_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[22]~31_Duplicate_99                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33_Duplicate_81                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33_Duplicate_119                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[23]~33_Duplicate_159                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_45                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_50                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_79                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_206                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_228                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_232                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_236                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_240                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_254                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_258                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_262                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_266                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_278                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_292                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_294                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_298                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_306                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36_Duplicate_190                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36_Duplicate_194                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36_Duplicate_200                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36_Duplicate_274                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_45                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_45_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_45                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_45_Duplicate_302                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_50                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_50_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_79                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_79_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_79                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_79_Duplicate_286                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3_Duplicate_120                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3_Duplicate_122                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~3_Duplicate_169                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_43                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_48                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_77                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_204                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_226                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_230                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_234                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_238                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_252                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_256                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_260                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_264                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_290                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35_Duplicate_188                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35_Duplicate_192                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35_Duplicate_198                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35_Duplicate_272                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_43                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_43_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_43                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_43_Duplicate_300                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_48                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_48_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_77                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_77_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_77                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_77_Duplicate_284                                                                                               ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202_Duplicate_304                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202_Duplicate_308                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_264                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_264_Duplicate                                                                                                  ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_264                         ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5_Duplicate_141                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5_Duplicate_143                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~5_Duplicate_242                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7_Duplicate_144                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7_Duplicate_280                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[26]~7_Duplicate_288                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_37                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_53                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9                                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_55                                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_37                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_37_Duplicate                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[27]~9_Duplicate_37                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11_Duplicate_38                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11_Duplicate_57                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[28]~11_Duplicate_59                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13_Duplicate_39                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13_Duplicate_61                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[29]~13_Duplicate_63                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15_Duplicate_40                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15_Duplicate_65                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[30]~15_Duplicate_67                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17_Duplicate_41                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17_Duplicate_70                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17                                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[31]~17_Duplicate_89                                                                                                            ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4_Duplicate_6                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4_Duplicate_10                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[0]~4_Duplicate_30                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3_Duplicate_8                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3_Duplicate_20                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[1]~3_Duplicate_28                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2_Duplicate_7                                                                                                           ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2_Duplicate_14                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[2]~2_Duplicate_26                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1_Duplicate_12                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1_Duplicate_18                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1                                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[3]~1_Duplicate_24                                                                                                          ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0                                   ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0_Duplicate_11                                                                                                         ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0                                   ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0_Duplicate_16                                                                                                         ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0                                   ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err_stat[21]~0_Duplicate_22                                                                                                         ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0                                            ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0_Duplicate_2                                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0                                            ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0_Duplicate_4                                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0                                            ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0_Duplicate_6                                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0                                            ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_err~0_Duplicate_8                                                                                                                   ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_mod[0]~3                                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_mod[0]~3_Duplicate_5                                                                                                                ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_mod[0]~3                                         ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_mod[0]~3_Duplicate_7                                                                                                                ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always4~0                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always4~0_Duplicate_2                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always10~4                      ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always10~4_Duplicate_6                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1                       ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1_Duplicate_4                                                                                              ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1                       ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1_Duplicate_4           ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1_Duplicate_4_Duplicate                                                                                    ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s~1_Duplicate_4           ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag~_Duplicate_5                                                                                    ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag~_Duplicate_5 ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; Q         ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag~_Duplicate_5_Duplicate                                                                          ; Q                ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag~_Duplicate_5 ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0                                          ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2                                                                                                                 ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0                                          ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2                              ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2_Duplicate                                                                                                       ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2                              ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2_Duplicate                    ; Duplicated      ; Physical Synthesis ; Timing optimization                    ; COMBOUT   ;                ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2_Duplicate_Duplicate                                                                                             ; COMBOUT          ;                       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0_Duplicate_2_Duplicate                    ; Deleted         ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|Add0~1                                                                                                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter~0                                                                                                                                                                                                                                                  ; Modified        ; Physical Synthesis ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                             ;
+----------------------+-----------------------------------------------+--------------+----------------------------------------------+---------------+----------------------------+
; Name                 ; Ignored Entity                                ; Ignored From ; Ignored To                                   ; Ignored Value ; Ignored Source             ;
+----------------------+-----------------------------------------------+--------------+----------------------------------------------+---------------+----------------------------+
; Location             ;                                               ;              ; enet_led_link1000                            ; PIN_AC25      ; QSF Assignment             ;
; Location             ;                                               ;              ; fsa                                          ; EDGE_BOTTOM   ; QSF Assignment             ;
; Location             ;                                               ;              ; fsd                                          ; EDGE_TOP      ; QSF Assignment             ;
; Location             ;                                               ;              ; user_led                                     ; IOBANK_4      ; QSF Assignment             ;
; I/O Standard         ;                                               ;              ; enet_led_link1000                            ; 2.5 V         ; QSF Assignment             ;
; DDIO_INPUT_REGISTER  ; altddio_in                                    ;              ; input_cell_H                                 ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER  ; altddio_in                                    ;              ; input_cell_L                                 ; LOW           ; Compiler or HDL Assignment ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; rgmii_in                                     ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; rx_control                                   ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_m_rx_col_to_the_tse_mac                  ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_m_rx_crs_to_the_tse_mac                  ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_m_rx_d_to_the_tse_mac                    ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_m_rx_en_to_the_tse_mac                   ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_m_rx_err_to_the_tse_mac                  ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_rgmii_in_to_the_tse_mac                  ; ON            ; QSF Assignment             ;
; Fast Input Register  ; bup_3c120_fpga                                ;              ; top_rx_control_to_the_tse_mac                ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; rgmii_out                                    ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; top_m_tx_d_from_the_tse_mac                  ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; top_m_tx_en_from_the_tse_mac                 ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; top_m_tx_err_from_the_tse_mac                ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; top_rgmii_out_from_the_tse_mac               ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; top_tx_control_from_the_tse_mac              ; ON            ; QSF Assignment             ;
; Fast Output Register ; bup_3c120_fpga                                ;              ; tx_control                                   ; ON            ; QSF Assignment             ;
; Global Signal        ; bup_3c120_fpga                                ; clk_50       ; *                                            ; GLOBAL CLOCK  ; QSF Assignment             ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; incoming_flash_tristate_bridge_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
+----------------------+-----------------------------------------------+--------------+----------------------------------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 15953 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 15953 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 26 / 12537 ( 0.21 % )  ;
;     -- Achieved     ; 26 / 12537 ( 0.21 % )  ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 15735   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 206     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 70426         ; 0           ; 0           ;
; sld_hub:auto_hub               ; Top                            ; 229           ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 229           ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 812           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 5             ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 5             ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 8             ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Board_Design/Regression_Test/CycloneIII_3C120_dev_kit/11.1_Format/Installer_Package_Prep/CycloneIII_3C120_FPGA/examples/board_update_portal/bup_3c120_fpga.pin.


+----------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------+
; Resource                                    ; Usage                                                            ;
+---------------------------------------------+------------------------------------------------------------------+
; Total logic elements                        ; 11,035 / 119,088 ( 9 % )                                         ;
;     -- Combinational with no register       ; 4235                                                             ;
;     -- Register only                        ; 2565                                                             ;
;     -- Combinational with a register        ; 4235                                                             ;
;                                             ;                                                                  ;
; Logic element usage by number of LUT inputs ;                                                                  ;
;     -- 4 input functions                    ; 4848                                                             ;
;     -- 3 input functions                    ; 2045                                                             ;
;     -- <=2 input functions                  ; 1577                                                             ;
;     -- Register only                        ; 2565                                                             ;
;                                             ;                                                                  ;
; Logic elements by mode                      ;                                                                  ;
;     -- normal mode                          ; 7368                                                             ;
;     -- arithmetic mode                      ; 1102                                                             ;
;                                             ;                                                                  ;
; Total registers*                            ; 6,944 / 121,673 ( 6 % )                                          ;
;     -- Dedicated logic registers            ; 6,800 / 119,088 ( 6 % )                                          ;
;     -- I/O registers                        ; 144 / 2,585 ( 6 % )                                              ;
;                                             ;                                                                  ;
; Total LABs:  partially or completely used   ; 781 / 7,443 ( 10 % )                                             ;
; User inserted logic elements                ; 0                                                                ;
; Virtual pins                                ; 0                                                                ;
; I/O pins                                    ; 105 / 532 ( 20 % )                                               ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                   ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                   ;
; Global signals                              ; 15                                                               ;
; M9Ks                                        ; 50 / 432 ( 12 % )                                                ;
; Total block memory bits                     ; 272,436 / 3,981,312 ( 7 % )                                      ;
; Total block memory implementation bits      ; 460,800 / 3,981,312 ( 12 % )                                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 576 ( < 1 % )                                                ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                   ;
; Global clocks                               ; 15 / 20 ( 75 % )                                                 ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                    ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                    ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                    ;
; Average interconnect usage (total/H/V)      ; 4% / 3% / 4%                                                     ;
; Peak interconnect usage (total/H/V)         ; 45% / 42% / 50%                                                  ;
; Maximum fan-out node                        ; clkin_50~inputclkctrl                                            ;
; Maximum fan-out                             ; 5180                                                             ;
; Highest non-global fan-out signal           ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|W_stall ;
; Highest non-global fan-out                  ; 588                                                              ;
; Total fan-out                               ; 58671                                                            ;
; Average fan-out                             ; 3.29                                                             ;
+---------------------------------------------+------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                     ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                    ; Low                            ;
;                                              ;                        ;                        ;                                ;
; Total logic elements                         ; 10894 / 119088 ( 9 % ) ; 141 / 119088 ( < 1 % ) ; 0 / 119088 ( 0 % )             ;
;     -- Combinational with no register        ; 4170                   ; 65                     ; 0                              ;
;     -- Register only                         ; 2554                   ; 11                     ; 0                              ;
;     -- Combinational with a register         ; 4170                   ; 65                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 4781                   ; 67                     ; 0                              ;
;     -- 3 input functions                     ; 2013                   ; 32                     ; 0                              ;
;     -- <=2 input functions                   ; 1546                   ; 31                     ; 0                              ;
;     -- Register only                         ; 2554                   ; 11                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Logic elements by mode                       ;                        ;                        ;                                ;
;     -- normal mode                           ; 7242                   ; 126                    ; 0                              ;
;     -- arithmetic mode                       ; 1098                   ; 4                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Total registers                              ; 6868                   ; 76                     ; 0                              ;
;     -- Dedicated logic registers             ; 6724 / 119088 ( 5 % )  ; 76 / 119088 ( < 1 % )  ; 0 / 119088 ( 0 % )             ;
;     -- I/O registers                         ; 288                    ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 769 / 7443 ( 10 % )    ; 13 / 7443 ( < 1 % )    ; 0 / 7443 ( 0 % )               ;
;                                              ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 105                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 576 ( < 1 % )      ; 0 / 576 ( 0 % )        ; 0 / 576 ( 0 % )                ;
; Total memory bits                            ; 272436                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 460800                 ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 50 / 432 ( 11 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 12 / 24 ( 50 % )       ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 74 / 516 ( 14 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                        ;                        ;                                ;
; Connections                                  ;                        ;                        ;                                ;
;     -- Input Connections                     ; 343                    ; 120                    ; 2                              ;
;     -- Registered Input Connections          ; 130                    ; 84                     ; 0                              ;
;     -- Output Connections                    ; 258                    ; 204                    ; 3                              ;
;     -- Registered Output Connections         ; 4                      ; 203                    ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Internal Connections                         ;                        ;                        ;                                ;
;     -- Total Connections                     ; 58343                  ; 893                    ; 13                             ;
;     -- Registered Connections                ; 22753                  ; 653                    ; 0                              ;
;                                              ;                        ;                        ;                                ;
; External Connections                         ;                        ;                        ;                                ;
;     -- Top                                   ; 274                    ; 322                    ; 5                              ;
;     -- sld_hub:auto_hub                      ; 322                    ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5                      ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Partition Interface                          ;                        ;                        ;                                ;
;     -- Input Ports                           ; 48                     ; 22                     ; 2                              ;
;     -- Output Ports                          ; 63                     ; 39                     ; 3                              ;
;     -- Bidir Ports                           ; 41                     ; 0                      ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Registered Ports                             ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 29                     ; 0                              ;
;                                              ;                        ;                        ;                                ;
; Port Connectivity                            ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 1                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 25                     ; 0                              ;
+----------------------------------------------+------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clkin_50    ; AH15  ; 4        ; 58           ; 0            ; 0            ; 5183                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; cpu_reset_n ; T21   ; 5        ; 115          ; 32           ; 0            ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enet_rx_clk ; B14   ; 8        ; 56           ; 73           ; 21           ; 838                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; enet_rx_dv  ; AB4   ; 2        ; 0            ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enet_rxd[0] ; W8    ; 2        ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enet_rxd[1] ; AA6   ; 2        ; 0            ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enet_rxd[2] ; W7    ; 2        ; 0            ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enet_rxd[3] ; Y6    ; 2        ; 0            ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_E        ; AC24  ; 5        ; 115          ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS       ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW       ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_gtx_clk ; T8    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_mdc     ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_resetn  ; AD2   ; 2        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_en   ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_txd[0]  ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_txd[1]  ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_txd[2]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_txd[3]  ; W3    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_cen    ; Y16   ; 4        ; 96           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_oen    ; Y17   ; 4        ; 96           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_resetn ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; flash_wen    ; AA21  ; 4        ; 111          ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[0]       ; AC12  ; 3        ; 45           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[10]      ; AG26  ; 4        ; 113          ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[11]      ; AH6   ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[12]      ; AD24  ; 4        ; 105          ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[13]      ; AF9   ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[14]      ; AA8   ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[15]      ; AC22  ; 4        ; 109          ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[16]      ; AE8   ; 3        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[17]      ; AF13  ; 3        ; 42           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[18]      ; AB14  ; 3        ; 54           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[19]      ; AF23  ; 4        ; 105          ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[1]       ; AC11  ; 3        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[20]      ; AG12  ; 3        ; 54           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[21]      ; AB18  ; 4        ; 98           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[22]      ; Y19   ; 4        ; 105          ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[23]      ; AG3   ; 3        ; 3            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[24]      ; AE16  ; 4        ; 65           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[25]      ; AB7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[2]       ; AH10  ; 3        ; 31           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[3]       ; AA13  ; 3        ; 52           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[4]       ; AC10  ; 3        ; 38           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[5]       ; Y15   ; 3        ; 56           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[6]       ; AF22  ; 4        ; 96           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[7]       ; AF26  ; 4        ; 89           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[8]       ; AF4   ; 3        ; 1            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; fsa[9]       ; AD8   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ben[0]  ; AF20  ; 4        ; 85           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ben[1]  ; AH26  ; 4        ; 113          ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ben[2]  ; AE22  ; 4        ; 96           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_ben[3]  ; AB21  ; 4        ; 109          ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_csn     ; AB19  ; 4        ; 98           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_oen     ; AD25  ; 4        ; 100          ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sram_wen     ; AE25  ; 4        ; 89           ; 0            ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0]  ; AD15  ; 4        ; 60           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1]  ; AE20  ; 4        ; 85           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2]  ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3]  ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[4]  ; AE15  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[5]  ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[6]  ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[7]  ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                         ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; LCD_data[0] ; AA4   ; 2        ; 0            ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[1] ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[2] ; V8    ; 2        ; 0            ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[3] ; AB5   ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[4] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[5] ; V5    ; 2        ; 0            ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[6] ; V6    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; LCD_data[7] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                     ; -                   ;
; enet_mdio   ; L5    ; 1        ; 0            ; 58           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ; -                   ;
; fsd[0]      ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[10]     ; G22   ; 7        ; 72           ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[11]     ; F12   ; 8        ; 33           ; 73           ; 7            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[12]     ; D11   ; 8        ; 23           ; 73           ; 7            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[13]     ; E24   ; 7        ; 85           ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[14]     ; H21   ; 7        ; 72           ; 73           ; 14           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[15]     ; G9    ; 8        ; 13           ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[16]     ; A4    ; 8        ; 7            ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[17]     ; G13   ; 8        ; 38           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[18]     ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[19]     ; B8    ; 8        ; 16           ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[1]      ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[20]     ; C8    ; 8        ; 16           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[21]     ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[22]     ; B11   ; 8        ; 42           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[23]     ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[24]     ; A18   ; 7        ; 79           ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[25]     ; G8    ; 8        ; 11           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[26]     ; J12   ; 8        ; 40           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[27]     ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[28]     ; C9    ; 8        ; 23           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[29]     ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[2]      ; J17   ; 7        ; 69           ; 73           ; 0            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[30]     ; H10   ; 8        ; 20           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[31]     ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[3]      ; G7    ; 8        ; 9            ; 73           ; 0            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[4]      ; F18   ; 7        ; 87           ; 73           ; 14           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[5]      ; C6    ; 8        ; 5            ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[6]      ; H17   ; 7        ; 67           ; 73           ; 7            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[7]      ; C18   ; 7        ; 87           ; 73           ; 21           ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[8]      ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
; fsd[9]      ; G16   ; 7        ; 67           ; 73           ; 0            ; 0                     ; 9                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                            ; Group 1381242028    ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                    ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As         ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                   ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As input tri-stated ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                   ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                   ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                   ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                   ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                   ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                   ; -                       ; Dedicated Programming Pin ;
; T21      ; DIFFIO_R29p, DEV_CLRn       ; Use as regular IO   ; cpu_reset_n             ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                   ; -                   ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                   ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                   ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                   ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                   ; -                       ; Dedicated Programming Pin ;
; D27      ; DIFFIO_R9p, PADD21          ; Use as regular IO   ; LCD_RS                  ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T53p, PADD0          ; Use as regular IO   ; fsd[23]                 ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1          ; Use as regular IO   ; fsd[7]                  ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2          ; Use as regular IO   ; fsd[8]                  ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7          ; Use as regular IO   ; fsd[24]                 ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3          ; Use as regular IO   ; fsd[22]                 ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19         ; Use as regular IO   ; fsd[17]                 ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13         ; Use as regular IO   ; fsd[11]                 ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8          ; Use as regular IO   ; fsd[27]                 ; Dual Purpose Pin          ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 58 ( 10 % )  ; 2.5V          ; --           ;
; 2        ; 21 / 63 ( 33 % ) ; 2.5V          ; --           ;
; 3        ; 17 / 73 ( 23 % ) ; 1.8V          ; --           ;
; 4        ; 29 / 71 ( 41 % ) ; 1.8V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 11 / 72 ( 15 % ) ; 1.8V          ; --           ;
; 8        ; 22 / 72 ( 31 % ) ; 1.8V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; fsd[16]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; fsd[24]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; LCD_data[0]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; enet_txd[1]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; enet_rxd[1]                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; enet_tx_en                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; fsa[14]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; fsa[3]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; flash_wen                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; LCD_data[7]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; enet_rx_dv                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; LCD_data[3]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; fsa[25]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; fsa[18]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; fsa[21]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; sram_csn                                 ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; flash_resetn                             ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; sram_ben[3]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; LCD_RW                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; fsa[4]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; fsa[1]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; fsa[0]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; user_led[5]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; fsa[15]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; LCD_E                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; LCD_data[1]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; enet_resetn                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; fsa[9]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; user_led[0]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; user_led[3]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; fsa[12]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; sram_oen                                 ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; LCD_data[4]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; fsa[16]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; user_led[4]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; fsa[24]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; user_led[1]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; sram_ben[2]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; sram_wen                                 ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; fsa[8]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; fsa[13]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; fsa[17]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; user_led[2]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; user_led[7]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; sram_ben[0]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; fsa[6]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; fsa[19]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; fsa[7]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; fsa[23]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; fsa[20]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; user_led[6]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; fsa[10]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; fsa[11]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; fsa[2]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; clkin_50                                 ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; sram_ben[1]                              ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; fsd[19]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; fsd[22]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; enet_rx_clk                              ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; fsd[23]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; fsd[5]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; fsd[20]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; fsd[28]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; fsd[7]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; fsd[1]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; fsd[27]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; fsd[12]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; fsd[8]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; LCD_RS                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; fsd[29]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; fsd[13]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; fsd[21]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; fsd[11]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; fsd[4]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; fsd[3]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; fsd[25]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; fsd[15]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; fsd[17]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; fsd[9]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; fsd[10]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; fsd[30]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; fsd[18]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; fsd[6]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                    ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; fsd[14]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 63         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; fsd[31]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; fsd[26]                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; fsd[0]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; fsd[2]                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; enet_mdio                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 342        ; 6        ; ^MSEL2                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 54         ; 1        ; enet_mdc                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                      ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                      ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                      ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                      ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; enet_gtx_clk                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; cpu_reset_n                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; LCD_data[5]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; LCD_data[6]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; LCD_data[2]                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; enet_txd[3]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; enet_txd[0]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; enet_rxd[2]                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; enet_rxd[0]                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; enet_txd[2]                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; enet_rxd[3]                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; fsa[5]                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; flash_cen                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; flash_oen                                ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; fsa[22]                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                          ;
+-------------------------------+--------------------------------------------------------------------------------------+
; Name                          ; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------+
; SDC pin name                  ; tx_clk_inst|altpll_component|auto_generated|pll1                                     ;
; PLL mode                      ; Normal                                                                               ;
; Compensate clock              ; clock0                                                                               ;
; Compensated input/output pins ; --                                                                                   ;
; Switchover type               ; --                                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                                             ;
; Input frequency 1             ; --                                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                                             ;
; Nominal VCO frequency         ; 500.0 MHz                                                                            ;
; VCO post scale                ; 2                                                                                    ;
; VCO frequency control         ; Auto                                                                                 ;
; VCO phase shift step          ; 250 ps                                                                               ;
; VCO multiply                  ; --                                                                                   ;
; VCO divide                    ; --                                                                                   ;
; Freq min lock                 ; 30.0 MHz                                                                             ;
; Freq max lock                 ; 65.02 MHz                                                                            ;
; M VCO Tap                     ; 0                                                                                    ;
; M Initial                     ; 1                                                                                    ;
; M value                       ; 10                                                                                   ;
; N value                       ; 1                                                                                    ;
; Charge pump current           ; setting 1                                                                            ;
; Loop filter resistance        ; setting 27                                                                           ;
; Loop filter capacitance       ; setting 0                                                                            ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                 ;
; Bandwidth type                ; Medium                                                                               ;
; Real time reconfigurable      ; Off                                                                                  ;
; Scan chain MIF file           ; --                                                                                   ;
; Preserve PLL counter order    ; Off                                                                                  ;
; PLL location                  ; PLL_4                                                                                ;
; Inclk0 signal                 ; clkin_50                                                                             ;
; Inclk1 signal                 ; --                                                                                   ;
; Inclk0 signal type            ; Dedicated Pin                                                                        ;
; Inclk1 signal type            ; --                                                                                   ;
+-------------------------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------+
; Name                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                            ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------+
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)    ; 11.25 (250 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; tx_clk_inst|altpll_component|auto_generated|pll1|clk[0] ;
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even   ; --            ; 1       ; 0       ; tx_clk_inst|altpll_component|auto_generated|pll1|clk[1] ;
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 20  ; 2.5 MHz          ; 0 (0 ps)    ; 0.23 (250 ps)    ; 50/50      ; C2      ; 200           ; 100/100 Even ; --            ; 1       ; 0       ; tx_clk_inst|altpll_component|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Library Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bup_3c120_fpga                                                                                                                                      ; 11035 (46)  ; 6800 (21)                 ; 144 (144)     ; 272436      ; 50   ; 4            ; 0       ; 2         ; 105  ; 0            ; 4235 (25)    ; 2565 (0)          ; 4235 (21)        ; |bup_3c120_fpga                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;    |altddio_out:altddio_out_component|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |ddio_out_pkd:auto_generated|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|altddio_out:altddio_out_component|ddio_out_pkd:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;    |bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|                                                                                                    ; 10848 (1)   ; 6703 (0)                  ; 0 (0)         ; 272436      ; 50   ; 4            ; 0       ; 2         ; 0    ; 0            ; 4145 (1)     ; 2554 (0)          ; 4149 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |cpu:the_cpu|                                                                                                                                  ; 2486 (1678) ; 1368 (969)                ; 0 (0)         ; 152576      ; 22   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1118 (709)   ; 335 (237)         ; 1033 (731)       ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_vid1:auto_generated|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_74g1:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11264       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_74g1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_dfr2:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_ffr2:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                           ; 708 (36)    ; 398 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (36)     ; 98 (0)            ; 301 (0)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                                        ; 151 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 36 (0)            ; 60 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                                       ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 31 (28)           ; 18 (17)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                                                                                                                                                                                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                           ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                             ; 106 (102)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 5 (1)             ; 51 (51)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                                                                                                                                                                                                                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                  ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                                                                                                                                                                                                                                             ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                                          ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                            ; 298 (298)   ; 237 (237)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 60 (60)           ; 182 (182)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|                                                                                              ; 216 (52)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (35)     ; 0 (0)             ; 102 (17)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired|                                                                     ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 36 (36)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_paired:cpu_nios2_oci_dbrk_hit0_match_paired                                                                                                                                                                                                                                                                                                    ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single|                                                                     ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 34 (34)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit0_match_single                                                                                                                                                                                                                                                                                                    ;              ;
;                |cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single|                                                                     ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 15 (15)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_nios2_oci_match_single:cpu_nios2_oci_dbrk_hit1_match_single                                                                                                                                                                                                                                                                                                    ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                            ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk|                                                                                              ; 41 (41)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 32 (32)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_xbrk:the_cpu_nios2_oci_xbrk                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                                  ; 75 (75)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 1 (1)             ; 43 (43)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                                                                                             ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ;              ;
;                      |altsyncram_6472:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated                                                                                                                                                                                                                                    ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_cqf1:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cqf1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_dqf1:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dqf1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                                         ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_add_sub:Add8|                                                                                                                          ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |add_sub_hui:auto_generated|                                                                                                             ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|lpm_add_sub:Add8|add_sub_hui:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                               ; 310 (310)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (225)    ; 1 (1)             ; 84 (84)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                                 ; 87 (87)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 55 (55)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                                   ; 37 (37)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |descriptor_memory:the_descriptor_memory|                                                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory:the_descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram_n691:auto_generated|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_n691:auto_generated                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|                                                                                     ; 139 (139)   ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 1 (1)             ; 43 (43)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|                                                         ; 459 (459)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (366)    ; 8 (8)             ; 85 (85)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |high_res_timer:the_high_res_timer|                                                                                                            ; 143 (143)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 25 (25)           ; 95 (95)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                                      ; 199 (55)    ; 122 (13)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (42)      ; 20 (4)            ; 102 (9)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                             ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 16 (16)           ; 35 (35)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                                 ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |scfifo:rfifo|                                                                                                                           ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |scfifo_rr21:auto_generated|                                                                                                          ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |a_dpfifo_2231:dpfifo|                                                                                                             ; 37 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |a_fefifo_odf:fifo_state|                                                                                                       ; 19 (10)     ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (2)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state                                                                                                                                                                                                                                                                                                   ;              ;
;                         |cntr_7n7:count_usedw|                                                                                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|cntr_7n7:count_usedw                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_rmb:rd_ptr_count|                                                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:rd_ptr_count                                                                                                                                                                                                                                                                                                     ;              ;
;                      |cntr_rmb:wr_ptr|                                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr                                                                                                                                                                                                                                                                                                           ;              ;
;                      |dpram_hk21:FIFOram|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram                                                                                                                                                                                                                                                                                                        ;              ;
;                         |altsyncram_o0m1:altsyncram1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1                                                                                                                                                                                                                                                                            ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                                 ; 35 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |scfifo:wfifo|                                                                                                                           ; 35 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |scfifo_rr21:auto_generated|                                                                                                          ; 35 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated                                                                                                                                                                                                                                                                                                                                                ;              ;
;                   |a_dpfifo_2231:dpfifo|                                                                                                             ; 35 (0)      ; 29 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 29 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo                                                                                                                                                                                                                                                                                                                           ;              ;
;                      |a_fefifo_odf:fifo_state|                                                                                                       ; 17 (8)      ; 11 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (2)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state                                                                                                                                                                                                                                                                                                   ;              ;
;                         |cntr_7n7:count_usedw|                                                                                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|cntr_7n7:count_usedw                                                                                                                                                                                                                                                                              ;              ;
;                      |cntr_rmb:rd_ptr_count|                                                                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:rd_ptr_count                                                                                                                                                                                                                                                                                                     ;              ;
;                      |cntr_rmb:wr_ptr|                                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr                                                                                                                                                                                                                                                                                                           ;              ;
;                      |dpram_hk21:FIFOram|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram                                                                                                                                                                                                                                                                                                        ;              ;
;                         |altsyncram_o0m1:altsyncram1|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1                                                                                                                                                                                                                                                                            ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |lcd:the_lcd|                                                                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|lcd:the_lcd                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |lcd_control_slave_arbitrator:the_lcd_control_slave|                                                                                           ; 22 (22)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |led_pio:the_led_pio|                                                                                                                          ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|led_pio:the_led_pio                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |sgdma_rx:the_sgdma_rx|                                                                                                                        ; 959 (3)     ; 811 (3)                   ; 0 (0)         ; 138         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 385 (0)           ; 426 (5)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |sgdma_rx_chain:the_sgdma_rx_chain|                                                                                                         ; 626 (0)     ; 570 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 269 (0)           ; 301 (0)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|                              ; 213 (213)   ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 25 (25)           ; 151 (151)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                        ;              ;
;             |descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|                                        ; 368 (338)   ; 350 (325)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (13)      ; 211 (197)         ; 139 (128)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                  ;              ;
;                |descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo| ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo                                                                                                                                                              ;              ;
;                   |scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|                                           ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo                                                                       ;              ;
;                      |a_fffifo:subfifo|                                                                                                              ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ;              ;
;                         |a_fefifo:fifo_state|                                                                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                         |lpm_counter:rd_ptr|                                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                            |cntr_n9f:auto_generated|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated           ;              ;
;                         |lpm_ff:last_data_node[0]|                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                         |lpm_ff:last_data_node[1]|                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                         |lpm_ff:output_buffer|                                                                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                            |mux_4qc:auto_generated|                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_4qc:auto_generated ;              ;
;             |descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|                                      ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 33 (33)           ; 12 (12)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |scfifo:sgdma_rx_command_fifo_command_fifo|                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo_2c31:auto_generated|                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_9i31:dpfifo|                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_qsd1:FIFOram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                                                   ;              ;
;          |sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|                                                                                     ; 49 (49)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 46 (46)           ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|                                                                                 ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|                                                                                    ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |a_fffifo:subfifo|                                                                                                                    ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_fefifo:fifo_state|                                                                                                              ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_n9f:auto_generated|                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:output_buffer|                                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                    ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                       ;              ;
;                      |mux_irc:auto_generated|                                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_irc:auto_generated                                                                                                                                                                                                                                                ;              ;
;          |sgdma_rx_m_write:the_sgdma_rx_m_write|                                                                                                     ; 219 (209)   ; 140 (139)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (70)      ; 50 (50)           ; 90 (88)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|                                          ; 11 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 2 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                ;              ;
;                |thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|                                       ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                  ;              ;
;          |sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_rx_status_token_fifo_status_token_fifo|                                                                                    ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo_ja31:auto_generated|                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_qg31:dpfifo|                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo                                                                                                                                                                                                                                                                      ;              ;
;                      |altsyncram_spd1:FIFOram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram                                                                                                                                                                                                                                              ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                               ;              ;
;       |sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|                                                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |sgdma_rx_m_write_arbitrator:the_sgdma_rx_m_write|                                                                                             ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_m_write_arbitrator:the_sgdma_rx_m_write                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sgdma_tx:the_sgdma_tx|                                                                                                                        ; 1201 (5)    ; 924 (3)                   ; 0 (0)         ; 2506        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 276 (2)      ; 406 (0)           ; 519 (4)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |sgdma_tx_chain:the_sgdma_tx_chain|                                                                                                         ; 670 (0)     ; 613 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 290 (0)           ; 324 (0)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|                              ; 211 (211)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 29 (29)           ; 145 (145)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                        ;              ;
;             |descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|                                        ; 414 (384)   ; 396 (371)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (13)      ; 259 (245)         ; 137 (126)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                                  ;              ;
;                |descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo| ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo                                                                                                                                                              ;              ;
;                   |scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|                                           ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo                                                                       ;              ;
;                      |a_fffifo:subfifo|                                                                                                              ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ;              ;
;                         |a_fefifo:fifo_state|                                                                                                        ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                         |lpm_counter:rd_ptr|                                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                            |cntr_n9f:auto_generated|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated           ;              ;
;                         |lpm_ff:last_data_node[0]|                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                         |lpm_ff:last_data_node[1]|                                                                                                   ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                         |lpm_ff:output_buffer|                                                                                                       ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                            |mux_4qc:auto_generated|                                                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_4qc:auto_generated ;              ;
;             |descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|                                      ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 43 (43)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |scfifo:sgdma_tx_command_fifo_command_fifo|                                                                                              ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo_2c31:auto_generated|                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_9i31:dpfifo|                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_qsd1:FIFOram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                                                   ;              ;
;          |sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|                                                                                     ; 49 (49)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 46 (46)           ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|                                                                                 ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|                                                                                    ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |a_fffifo:subfifo|                                                                                                                    ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_fefifo:fifo_state|                                                                                                              ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_n9f:auto_generated|                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:output_buffer|                                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                    ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                       ;              ;
;                      |mux_irc:auto_generated|                                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_irc:auto_generated                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_m_read:the_sgdma_tx_m_read|                                                                                                       ; 332 (332)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (194)    ; 46 (46)           ; 92 (92)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|                                                                                               ; 84 (47)     ; 73 (45)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 4 (4)             ; 69 (41)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|                                                                      ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|                                                                                    ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                     ;              ;
;                   |scfifo_su31:auto_generated|                                                                                                       ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated                                                                                                                                                                                                                                          ;              ;
;                      |a_dpfifo_3541:dpfifo|                                                                                                          ; 37 (20)     ; 28 (11)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo                                                                                                                                                                                                                     ;              ;
;                         |altsyncram_utd1:FIFOram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram                                                                                                                                                                                             ;              ;
;                         |cntr_4n7:usedw_counter|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_4n7:usedw_counter                                                                                                                                                                                              ;              ;
;                         |cntr_nmb:rd_ptr_msb|                                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_nmb:rd_ptr_msb                                                                                                                                                                                                 ;              ;
;                         |cntr_omb:wr_ptr|                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                     ;              ;
;          |sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_tx_status_token_fifo_status_token_fifo|                                                                                    ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo_ja31:auto_generated|                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_qg31:dpfifo|                                                                                                             ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo                                                                                                                                                                                                                                                                      ;              ;
;                      |altsyncram_spd1:FIFOram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram                                                                                                                                                                                                                                              ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                               ;              ;
;       |sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|                                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read|                                                                                               ; 63 (63)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 16 (16)           ; 38 (38)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                                                              ; 159 (159)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 32 (32)           ; 88 (88)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |tse_mac:the_tse_mac|                                                                                                                          ; 4705 (0)    ; 3054 (0)                  ; 0 (0)         ; 76256       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1651 (0)     ; 1315 (0)          ; 1739 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_tse_mac:altera_tse_mac_inst|                                                                                                        ; 4705 (0)    ; 3054 (0)                  ; 0 (0)         ; 76256       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1651 (0)     ; 1315 (0)          ; 1739 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_top_gen_host:top_gen_host_inst|                                                                                              ; 4695 (2)    ; 3044 (0)                  ; 0 (0)         ; 76256       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1651 (2)     ; 1310 (0)          ; 1734 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |altera_tse_mac_control:U_MAC_CONTROL|                                                                                                ; 812 (0)     ; 536 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (0)      ; 200 (0)           ; 356 (0)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |altera_tse_host_control:U_CTRL|                                                                                                   ; 46 (40)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 10 (5)            ; 19 (19)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                    ;              ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                    ;              ;
;                   |altera_tse_register_map:U_REG|                                                                                                    ; 768 (756)   ; 509 (497)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (239)    ; 190 (183)         ; 339 (338)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_4|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_5|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                     ;              ;
;                |altera_tse_rgmii_module:U_RGMII|                                                                                                     ; 53 (35)     ; 37 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 36 (19)           ; 14 (14)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                        ;              ;
;                   |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                                                                                      ;              ;
;                      |altddio_in:altddio_in_component|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                                                                                      ;              ;
;                         |ddio_in_l3e:auto_generated|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                               ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                                                                                      ;              ;
;                      |altddio_in:altddio_in_component|                                                                                               ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                                                                                      ;              ;
;                         |ddio_in_o3e:auto_generated|                                                                                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                                                                                                    ;              ;
;                      |altddio_out:altddio_out_component|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                                                                                                  ;              ;
;                         |ddio_out_lob:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_lob:auto_generated                                                                                                                                                                                                                      ;              ;
;                   |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                                                                                                    ;              ;
;                      |altddio_out:altddio_out_component|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                                                                                                  ;              ;
;                         |ddio_out_oob:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_oob:auto_generated                                                                                                                                                                                                                      ;              ;
;                |altera_tse_timing_adapter32:U_TIMING_ADAPTER|                                                                                        ; 462 (1)     ; 378 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 53 (0)            ; 326 (1)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER                                                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_tse_timing_adapter_fifo32:timing_adapter_fifo|                                                                             ; 461 (461)   ; 378 (378)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 53 (53)           ; 325 (325)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo                                                                                                                                                                                                                                                       ;              ;
;                |altera_tse_top_mdio:U_MDIO|                                                                                                          ; 187 (34)    ; 150 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 32 (1)            ; 127 (17)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |altera_tse_mdio:U_MDIO|                                                                                                           ; 103 (103)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 22 (22)           ; 65 (65)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                       ;              ;
;                   |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                                 ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 9 (9)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                             ;              ;
;                   |altera_tse_mdio_cntl:U_CNTL|                                                                                                      ; 50 (50)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 36 (36)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                  ;              ;
;                |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                         ; 3481 (0)    ; 1943 (0)                  ; 0 (0)         ; 76256       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1279 (0)     ; 989 (0)           ; 1213 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                             ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_std_synchronizer:U_SYNC_2|                                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_tse_clk_cntl:U_CLKCT|                                                                                                      ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                 ;              ;
;                   |altera_tse_gmii_io:U_GMIF|                                                                                                        ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 10 (10)           ; 11 (11)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                   ;              ;
;                   |altera_tse_loopback_ff:U_LBFF|                                                                                                    ; 122 (29)    ; 90 (19)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (10)      ; 39 (0)            ; 51 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF                                                                                                                                                                                                                                                                               ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                              ;              ;
;                      |altera_tse_a_fifo_24:U_LBFF|                                                                                                   ; 85 (48)     ; 58 (28)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 31 (14)           ; 37 (27)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF                                                                                                                                                                                                                                                   ;              ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                   ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                          ;              ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                  ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 15 (15)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                         ;              ;
;                         |altera_tse_sdpm_altsyncram:U_RAM|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM                                                                                                                                                                                                                  ;              ;
;                            |altsyncram:altsyncram_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                  ;              ;
;                               |altsyncram_c3e1:auto_generated|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_c3e1:auto_generated                                                                                                                                                   ;              ;
;                      |altera_tse_lb_read_cntl:U_LBR|                                                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR                                                                                                                                                                                                                                                 ;              ;
;                      |altera_tse_lb_wrt_cntl:U_LBW|                                                                                                  ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_mii_rx_if:U_MRX|                                                                                                       ; 45 (45)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 27 (27)           ; 15 (15)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_mii_tx_if:U_MTX|                                                                                                       ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 10 (10)           ; 4 (4)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_top_w_fifo:U_MAC|                                                                                                      ; 3246 (0)    ; 1763 (0)                  ; 0 (0)         ; 75936       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1224 (0)     ; 891 (0)           ; 1131 (0)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                 ;              ;
;                      |altera_tse_magic_detection:U_MAGIC|                                                                                            ; 216 (214)   ; 39 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (161)    ; 5 (4)             ; 50 (50)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                                                                                              ;              ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                             ;              ;
;                      |altera_tse_rx_min_ff:U_RXFF|                                                                                                   ; 624 (320)   ; 332 (69)                  ; 0 (0)         ; 37120       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (76)     ; 139 (14)          ; 378 (231)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                    ;              ;
;                         |altera_tse_a_fifo_34:RX_STATUS|                                                                                             ; 74 (34)     ; 65 (25)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 25 (16)           ; 40 (15)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                      ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                 ;              ;
;                               |altsyncram:altsyncram_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                 ;              ;
;                                  |altsyncram_f8g1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated                                                                                                                  ;              ;
;                            |altera_tse_bin_cnt:U_RD|                                                                                                 ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                               ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                            ;              ;
;                         |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                         ; 227 (82)    ; 195 (45)                  ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (16)      ; 98 (3)            ; 107 (65)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                  ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                             ;              ;
;                               |altsyncram:altsyncram_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                             ;              ;
;                                  |altsyncram_jdg1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 21 (21)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                         ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                               ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                        ;              ;
;                      |altera_tse_top_1geth:U_GETH|                                                                                                   ; 1599 (0)    ; 855 (0)                   ; 0 (0)         ; 160         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 687 (0)      ; 507 (0)           ; 405 (0)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                     ;              ;
;                         |altera_tse_mac_rx:U_RX|                                                                                                     ; 678 (540)   ; 462 (362)                 ; 0 (0)         ; 160         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 209 (171)    ; 247 (189)         ; 222 (184)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_10|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_10                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_11|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_11                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_12|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_12                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_13|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_13                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_3|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_3                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_6                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_7                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_8|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_8                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_9|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_9                                                                                                                                                                                             ;              ;
;                            |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                                     ; 27 (16)     ; 20 (16)                   ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 15 (15)           ; 6 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                          ;              ;
;                               |altshift_taps:shift_reg_rtl_0|                                                                                        ; 11 (0)      ; 4 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                                                                                            ;              ;
;                                  |shift_taps_jmm:auto_generated|                                                                                     ; 11 (0)      ; 4 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 5 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_jmm:auto_generated                                                                                                                              ;              ;
;                                     |altsyncram_vc81:altsyncram2|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 96          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_jmm:auto_generated|altsyncram_vc81:altsyncram2                                                                                                  ;              ;
;                                     |cntr_fpf:cntr1|                                                                                                 ; 11 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (5)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_jmm:auto_generated|cntr_fpf:cntr1                                                                                                               ;              ;
;                                        |cmpr_hfc:cmpr4|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_jmm:auto_generated|cntr_fpf:cntr1|cmpr_hfc:cmpr4                                                                                                ;              ;
;                            |altera_tse_crc328checker:U_CRC|                                                                                          ; 67 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (10)      ; 12 (2)            ; 24 (2)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                               ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                                                                       ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 10 (10)           ; 22 (22)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                ;              ;
;                            |altera_tse_hashing:U_HSH|                                                                                                ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH                                                                                                                                                                                                     ;              ;
;                               |altera_tse_altsyncram_dpm_fifo:U_LUT|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT                                                                                                                                                                ;              ;
;                                  |altsyncram:altsyncram_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component                                                                                                                                ;              ;
;                                     |altsyncram_t1g1:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component|altsyncram_t1g1:auto_generated                                                                                                 ;              ;
;                         |altera_tse_mac_tx:U_TX|                                                                                                     ; 921 (818)   ; 393 (322)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 478 (441)    ; 260 (207)         ; 183 (176)        ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_5|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_5                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_6                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_7                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                 ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 10 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                      ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                                    ;              ;
;                            |altera_tse_crc328generator:U_CRC|                                                                                        ; 75 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 33 (0)            ; 5 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                             ;              ;
;                               |altera_tse_crc32ctl8:U_CTL|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                  ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                                                                       ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 27 (27)           ; 5 (5)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                              ;              ;
;                      |altera_tse_tx_min_ff:U_TXFF|                                                                                                   ; 819 (194)   ; 537 (113)                 ; 0 (0)         ; 38656       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (70)     ; 240 (45)          ; 310 (81)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                     ;              ;
;                         |altera_tse_a_fifo_13:TX_STATUS|                                                                                             ; 97 (22)     ; 75 (11)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (7)       ; 48 (4)            ; 27 (11)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                      ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                 ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                              ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                            ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                 ;              ;
;                               |altsyncram:altsyncram_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                 ;              ;
;                                  |altsyncram_95g1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated                                                                                                                  ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 16 (16)           ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                             ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                               ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                            ;              ;
;                         |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                         ; 272 (90)    ; 238 (47)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (13)      ; 123 (6)           ; 118 (76)         ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                  ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 14 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 7 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                                                                 ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 12 (0)           ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                             ;              ;
;                               |altsyncram:altsyncram_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                             ;              ;
;                                  |altsyncram_tdg1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_tdg1:auto_generated                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                ; 56 (56)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 21 (21)           ; 20 (20)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                         ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                               ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 21 (21)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                        ;              ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                               ;              ;
;                            |altsyncram:altsyncram_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                               ;              ;
;                               |altsyncram_18g1:auto_generated|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated                                                                                                                                                ;              ;
;                         |altera_tse_retransmit_cntl:U_RETR|                                                                                          ; 259 (217)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (136)    ; 24 (19)           ; 89 (62)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                   ;              ;
;                            |altera_tse_lfsr_10:U_LFSR|                                                                                               ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 27 (27)          ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                         ;              ;
;       |tse_mac_control_port_arbitrator:the_tse_mac_control_port|                                                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac_control_port_arbitrator:the_tse_mac_control_port                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;    |sld_hub:auto_hub|                                                                                                                                ; 141 (96)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (48)      ; 11 (9)            ; 65 (40)          ; |bup_3c120_fpga|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                      ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |bup_3c120_fpga|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |bup_3c120_fpga|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;    |tx_clk_pll:tx_clk_inst|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|tx_clk_pll:tx_clk_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |altpll:altpll_component|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|tx_clk_pll:tx_clk_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |tx_clk_pll_altpll:auto_generated|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bup_3c120_fpga|tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE       ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+
; flash_cen    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; flash_oen    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; flash_resetn ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; flash_wen    ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[0]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[1]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[2]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[3]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[4]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[5]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[6]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[7]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[8]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[9]       ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[10]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[11]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[12]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[13]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[14]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[15]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[16]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[17]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[18]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[19]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[20]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[21]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[22]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[23]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[24]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; fsa[25]      ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_ben[0]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_ben[1]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_ben[2]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_ben[3]  ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_csn     ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_oen     ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; sram_wen     ; Output   ; --            ; --            ; --                    ; (1) 559 ps ; --         ;
; user_led[0]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[1]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[2]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[3]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[4]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[5]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[6]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; user_led[7]  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; enet_mdc     ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; enet_resetn  ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; enet_gtx_clk ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --         ;
; enet_tx_en   ; Output   ; --            ; --            ; --                    ; (1) 595 ps ; --         ;
; enet_txd[0]  ; Output   ; --            ; --            ; --                    ; (1) 595 ps ; --         ;
; enet_txd[1]  ; Output   ; --            ; --            ; --                    ; (1) 595 ps ; --         ;
; enet_txd[2]  ; Output   ; --            ; --            ; --                    ; (1) 595 ps ; --         ;
; enet_txd[3]  ; Output   ; --            ; --            ; --                    ; (1) 595 ps ; --         ;
; LCD_E        ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LCD_RS       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; LCD_RW       ; Output   ; --            ; --            ; --                    ; --         ; --         ;
; fsd[0]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[1]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[2]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[3]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[4]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[5]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[6]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[7]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[8]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[9]       ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[10]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[11]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[12]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[13]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[14]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[15]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (0) 0 ps   ; (1) 367 ps ;
; fsd[16]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[17]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[18]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[19]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[20]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[21]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[22]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[23]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[24]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[25]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[26]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[27]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[28]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[29]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[30]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; fsd[31]      ; Bidir    ; --            ; --            ; (7) 1467 ps           ; (1) 559 ps ; (1) 367 ps ;
; enet_mdio    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[6]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; LCD_data[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; cpu_reset_n  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; clkin_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; enet_rx_clk  ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --         ;
; enet_rx_dv   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; enet_rxd[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; enet_rxd[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
; enet_rxd[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --         ;
; enet_rxd[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --         ;
+--------------+----------+---------------+---------------+-----------------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; fsd[0]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[1]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[2]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[3]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[4]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[5]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[6]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[7]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[8]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[9]                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; fsd[10]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[11]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[12]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[13]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[14]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[15]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[16]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[17]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[18]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[19]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[20]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[21]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[22]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[23]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[24]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[25]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[26]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[27]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[28]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[29]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[30]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; fsd[31]                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; enet_mdio                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                              ; 0                 ; 6       ;
; LCD_data[0]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[0]~212                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[1]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[1]~203                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[2]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[2]~194                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[3]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[3]~185                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[4]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[4]~176                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[5]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[5]~167                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[6]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[6]~158                                                                                                                                                                        ; 0                 ; 6       ;
; LCD_data[7]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[7]~23                                                                                                                                                                         ; 0                 ; 6       ;
; cpu_reset_n                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - altddio_out:altddio_out_component|ddio_out_pkd:auto_generated|ddio_outa[0]                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount[20]                                                                                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - epcount~0                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~1                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|reset_n_sources~0                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - epcount~2                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~3                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~4                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~5                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~6                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~7                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~8                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~9                                                                                                                                                                                                                                                                                          ; 1                 ; 6       ;
;      - epcount~10                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~11                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~12                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~13                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~14                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~15                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~16                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~17                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~18                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~19                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - epcount~20                                                                                                                                                                                                                                                                                         ; 1                 ; 6       ;
;      - flash_resetn~output                                                                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|pll1                                                                                                                                                                                                               ; 1                 ; 6       ;
; clkin_50                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; enet_rx_clk                                                                                                                                                                                                                                                                                               ;                   ;         ;
; enet_rx_dv                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 6       ;
; enet_rxd[2]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[2]~feeder ; 0                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[2]~feeder ; 0                 ; 6       ;
; enet_rxd[1]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[1]~feeder ; 1                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[1]~feeder ; 1                 ; 6       ;
; enet_rxd[3]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[3]~feeder ; 0                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[3]~feeder ; 0                 ; 6       ;
; enet_rxd[0]                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 6       ;
;      - bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0         ; 162     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0         ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch|data_out                                                                                                                                                                                                                                                                                                  ; FF_X4_Y21_N27          ; 1641    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Add12~5                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y43_N16     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X65_Y32_N20     ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y38_N20     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X65_Y39_N30     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X63_Y37_N31         ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X65_Y39_N27         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X63_Y37_N17         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                             ; FF_X65_Y39_N23         ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X60_Y35_N30     ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X61_Y39_N23         ; 87      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X66_Y38_N9          ; 64      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal184~0                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y39_N16     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal210~2                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X61_Y43_N30     ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y38_N22     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X54_Y39_N23         ; 235     ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ienable_reg_irq4~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y36_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y38_N24     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X67_Y37_N13         ; 70      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X49_Y40_N1          ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X66_Y34_N29         ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X60_Y43_N21         ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_status_reg_pie~4                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y34_N26     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X66_Y38_N13         ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X59_Y35_N30     ; 588     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X59_Y35_N18     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                                                                                                                                                                                                ; FF_X53_Y35_N31         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                                                 ; LCCOMB_X55_Y35_N8      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                                                    ; FF_X56_Y31_N15         ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                                               ; LCCOMB_X53_Y35_N20     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                                                                                                                                                                               ; LCCOMB_X53_Y35_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y32_N24     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always5~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y34_N16     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always6~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y34_N8      ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[27]~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y35_N24     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[63]~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y35_N10     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[69]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y35_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[27]~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y35_N2      ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[32]~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X57_Y35_N16     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[69]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y35_N22     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y35_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y35_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y33_N24     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[31]~20                                                                                                                                                                                                                                                                                                               ; LCCOMB_X53_Y33_N28     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                                                                                                                                                                                                        ; FF_X53_Y33_N27         ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X52_Y32_N22     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X57_Y31_N1          ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_ap_cnt_nxt[3]~1                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X62_Y31_N18     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X63_Y31_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X62_Y31_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y32_N6      ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_wraddress_nxt[1]~5                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X65_Y32_N8      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y31_N16     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y31_N12     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y37_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|p1_cpu_instruction_master_latency_counter~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X58_Y31_N10     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory:the_descriptor_memory|wren~1                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y37_N8      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|WideOr1                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y37_N20     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                          ; FF_X42_Y37_N3          ; 185     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                          ; FF_X39_Y36_N29         ; 233     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|WideOr4                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y28_N24     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                                                                                                                                                                       ; DDIOOECELL_X49_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X13_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X72_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X33_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X23_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X85_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X72_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X13_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X7_Y73_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X38_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X49_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y73_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X69_Y73_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y73_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X42_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X89_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X79_Y73_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X11_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X40_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X23_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X23_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X13_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X9_Y73_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X20_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X20_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X87_Y73_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X5_Y73_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X67_Y73_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X87_Y73_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X85_Y73_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X67_Y73_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_arb_counter_enable~0                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y29_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_arb_winner~2                                                                                                                                                                                                                                                                           ; LCCOMB_X61_Y28_N20     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_end_xfer~1                                                                                                                                                                                                                                                                             ; LCCOMB_X59_Y28_N10     ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y29_N20     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y29_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y29_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y28_N24     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y28_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y29_N16     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y26_N24     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]~6                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y29_N22     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y29_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y29_N12     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                ; FF_X41_Y27_N31         ; 21      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y27_N12     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|_~0                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y27_N30     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|_~0                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y26_N4      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y26_N2      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|rvalid~1                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y27_N0      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y27_N14     ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|led_pio:the_led_pio|always0~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y31_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|reset_n_sources~0                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X4_Y21_N10      ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y37_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y37_N24     ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X53_Y72_N25         ; 808     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|always2~0                                                                                                                                                                                                                                    ; LCCOMB_X45_Y36_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|control_reg_en~0                                                                                                                                                                                                                             ; LCCOMB_X46_Y35_N28     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                              ; LCCOMB_X45_Y36_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                            ; LCCOMB_X46_Y35_N6      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|do_restart                                                                                                                                                                                                                                   ; FF_X45_Y36_N1          ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|Equal1~0                                                                                                                                                                                                                                               ; LCCOMB_X46_Y37_N18     ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~0                                                                                                                                                                                                                                             ; LCCOMB_X46_Y37_N6      ; 84      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|desc_reg_en                                                                                                                                                                                                                                            ; LCCOMB_X46_Y37_N4      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_read                                                                                                                                                                                                                                   ; FF_X43_Y37_N21         ; 81      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X40_Y38_N8      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X40_Y38_N18     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X40_Y38_N26     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|controlbitsfifo_rdreq                                                                                                                                                                                                                                ; FF_X41_Y36_N29         ; 24      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|_~1                                                                                                                                                                                                                                            ; LCCOMB_X50_Y30_N6      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                     ; LCCOMB_X50_Y30_N28     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                     ; LCCOMB_X50_Y31_N20     ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                      ; FF_X52_Y30_N9          ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y38_N4      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                ; LCCOMB_X41_Y39_N14     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                ; LCCOMB_X43_Y39_N18     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~6                                                                                                                                      ; LCCOMB_X60_Y27_N18     ; 70      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~49                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y28_N0      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                        ; FF_X55_Y28_N11         ; 45      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|m_write_address[1]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X55_Y28_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|_~3                                                                                                                                                                                                                        ; LCCOMB_X41_Y36_N10     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N18     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                 ; LCCOMB_X41_Y36_N4      ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|sgdma_rx_csr_read~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y33_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y33_N4      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|comb~2                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y37_N0      ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X75_Y37_N9          ; 921     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|always2~0                                                                                                                                                                                                                                    ; LCCOMB_X41_Y32_N26     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|control_reg_en~0                                                                                                                                                                                                                             ; LCCOMB_X41_Y32_N30     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                              ; LCCOMB_X41_Y32_N10     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                            ; LCCOMB_X42_Y32_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|do_restart                                                                                                                                                                                                                                   ; FF_X42_Y31_N1          ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|Equal1~0                                                                                                                                                                                                                                               ; LCCOMB_X36_Y34_N24     ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~0                                                                                                                                                                                                                                             ; LCCOMB_X36_Y31_N10     ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|desc_reg_en                                                                                                                                                                                                                                            ; LCCOMB_X36_Y33_N2      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_read                                                                                                                                                                                                                                   ; FF_X36_Y33_N5          ; 73      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X34_Y38_N24     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X35_Y38_N6      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X34_Y38_N6      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|controlbitsfifo_rdreq                                                                                                                                                                                                                                ; FF_X35_Y33_N9          ; 24      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|_~1                                                                                                                                                                                                                                            ; LCCOMB_X35_Y32_N20     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                     ; LCCOMB_X36_Y32_N0      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                     ; LCCOMB_X35_Y33_N22     ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y32_N5          ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y33_N14     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                ; LCCOMB_X35_Y33_N0      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                ; LCCOMB_X35_Y33_N10     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal1~1                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y35_N10     ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~14                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y36_N22     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~17                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y36_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|remaining_transactions~18                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X31_Y36_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|single_transfer                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y36_N16     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~11                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y37_N0      ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~12                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y37_N30     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y33_N0      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|_~3                                                                                                                                                                       ; LCCOMB_X36_Y39_N28     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|_~8                                                                                                                                                                       ; LCCOMB_X47_Y40_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_rreq                                                                                                                                                                ; LCCOMB_X48_Y39_N12     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_wreq                                                                                                                                                                ; LCCOMB_X36_Y39_N30     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|_~3                                                                                                                                                                                                                        ; LCCOMB_X34_Y35_N24     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                 ; LCCOMB_X34_Y35_N12     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                 ; LCCOMB_X34_Y35_N8      ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|sgdma_tx_csr_read~0                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y32_N14     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read|always1~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X53_Y37_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read|sgdma_tx_m_read_readdatavalid~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y37_N20     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y29_N0      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y29_N6      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y29_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y29_N8      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y29_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y32_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                       ; FF_X1_Y36_N21          ; 785     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                       ; FF_X56_Y72_N1          ; 838     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                       ; FF_X39_Y28_N9          ; 150     ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                       ; FF_X1_Y36_N17          ; 180     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                       ; FF_X114_Y37_N25        ; 676     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                               ; LCCOMB_X40_Y24_N26     ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~3                                                                                                                                                                                                                                  ; LCCOMB_X47_Y24_N12     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                                                                                                                                 ; LCCOMB_X45_Y23_N12     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                                                                                                                                                 ; LCCOMB_X45_Y23_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                                                                                                                                                 ; LCCOMB_X43_Y24_N6      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                 ; LCCOMB_X47_Y24_N14     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                 ; LCCOMB_X49_Y25_N14     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                 ; LCCOMB_X47_Y24_N18     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                 ; LCCOMB_X47_Y27_N22     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~1                                                                                                                                                                                                                                 ; LCCOMB_X49_Y22_N30     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                 ; LCCOMB_X49_Y22_N0      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~1                                                                                                                                                                                                                                 ; LCCOMB_X47_Y24_N20     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                                                  ; LCCOMB_X43_Y24_N14     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~0                                                                                                                                                                                                                                 ; LCCOMB_X43_Y24_N20     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~1                                                                                                                                                                                                                                 ; LCCOMB_X45_Y22_N28     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~3                                                                                                                                                                                                                                 ; LCCOMB_X45_Y22_N2      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~1                                                                                                                                                                                                                                 ; LCCOMB_X45_Y26_N18     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always40~0                                                                                                                                                                                                                                 ; LCCOMB_X53_Y26_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always48~0                                                                                                                                                                                                                                 ; LCCOMB_X55_Y21_N0      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always50~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y24_N20     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always51~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y24_N16     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always53~2                                                                                                                                                                                                                                 ; LCCOMB_X52_Y22_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always54~1                                                                                                                                                                                                                                 ; LCCOMB_X55_Y21_N22     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y24_N18     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always57~0                                                                                                                                                                                                                                 ; LCCOMB_X52_Y24_N22     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always59~1                                                                                                                                                                                                                                 ; LCCOMB_X52_Y22_N30     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always8~0                                                                                                                                                                                                                                  ; LCCOMB_X49_Y25_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|lut_wren_reg                                                                                                                                                                                                                               ; FF_X48_Y25_N17         ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|always1~0                                                                                                                                                                                                   ; LCCOMB_X63_Y27_N24     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~343                                                                                                                                                                                                     ; LCCOMB_X68_Y25_N0      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~344                                                                                                                                                                                                     ; LCCOMB_X66_Y24_N4      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~345                                                                                                                                                                                                     ; LCCOMB_X66_Y23_N12     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~346                                                                                                                                                                                                     ; LCCOMB_X66_Y23_N18     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~347                                                                                                                                                                                                     ; LCCOMB_X68_Y25_N6      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~348                                                                                                                                                                                                     ; LCCOMB_X68_Y25_N24     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~349                                                                                                                                                                                                     ; LCCOMB_X66_Y24_N14     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~350                                                                                                                                                                                                     ; LCCOMB_X68_Y25_N26     ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                              ; LCCOMB_X41_Y25_N24     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                                                                            ; LCCOMB_X38_Y25_N0      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~2                                                                                                                                                                                                                                        ; LCCOMB_X39_Y25_N16     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                                                                                ; LCCOMB_X39_Y25_N12     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                           ; FF_X36_Y26_N21         ; 80      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                                                                                                                          ; FF_X41_Y23_N15         ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                                                                                           ; FF_X1_Y58_N15          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                             ; FF_X43_Y19_N25         ; 405     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                             ; FF_X43_Y43_N5          ; 321     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                            ; FF_X39_Y20_N5          ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                                                                                           ; LCCOMB_X36_Y23_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                                                                              ; LCCOMB_X45_Y41_N26     ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                                                                                                                                                                ; FF_X40_Y20_N15         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                                                                                                                                                          ; FF_X39_Y27_N29         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                           ; FF_X60_Y22_N25         ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt~2                                                                                                                                                                                          ; LCCOMB_X60_Y22_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt~3                                                                                                                                                                                          ; LCCOMB_X61_Y22_N4      ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                               ; LCCOMB_X67_Y26_N2      ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                                                                                                                        ; LCCOMB_X67_Y22_N26     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                      ; LCCOMB_X62_Y22_N0      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                   ; LCCOMB_X63_Y26_N6      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                  ; LCCOMB_X59_Y24_N2      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always9~0                                                                                                                                                                                                 ; LCCOMB_X65_Y26_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                ; LCCOMB_X62_Y26_N20     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[7]~1                                                                                                                                                                                       ; LCCOMB_X69_Y27_N20     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[15]~2                                                                                                                                                                                           ; LCCOMB_X63_Y25_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                           ; LCCOMB_X63_Y24_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                 ; FF_X63_Y23_N21         ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_END_FRM                                                                                                                                                                                   ; FF_X67_Y26_N3          ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|hash_code[5]~1                                                                                                                                            ; LCCOMB_X50_Y19_N24     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~8                                                                                                                                                                         ; LCCOMB_X45_Y21_N16     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[1]~10                                                                                                                                                                      ; LCCOMB_X45_Y19_N30     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                     ; FF_X47_Y21_N17         ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                   ; FF_X57_Y19_N7          ; 35      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|pause_quant_val[15]~0                                                                                                                                                              ; LCCOMB_X56_Y19_N26     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                       ; FF_X59_Y23_N25         ; 25      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                        ; FF_X59_Y23_N1          ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                  ; LCCOMB_X46_Y20_N24     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~1                                                                                                                                                                         ; LCCOMB_X49_Y30_N30     ; 9       ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~11                                                                                                                                                                        ; LCCOMB_X49_Y30_N18     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~5                                                                                                                                                                         ; LCCOMB_X49_Y30_N24     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~7                                                                                                                                                                         ; LCCOMB_X49_Y30_N26     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~1                                                                                                                                                                          ; LCCOMB_X53_Y43_N24     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always8~1                                                                                                                                                                          ; LCCOMB_X53_Y43_N12     ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                            ; FF_X45_Y43_N17         ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[5]~10                                                                                                                                                                      ; LCCOMB_X53_Y43_N6      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_muxc[7]~0                                                                                                                                                                ; LCCOMB_X49_Y27_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                       ; LCCOMB_X41_Y43_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_cnt[2]~33                                                                                                                                                                    ; LCCOMB_X56_Y46_N0      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_latch[4]~0                                                                                                                                                                   ; LCCOMB_X54_Y45_N6      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_run[2]                                                                                                                                                                       ; FF_X49_Y44_N17         ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                             ; FF_X42_Y43_N31         ; 40      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                            ; FF_X46_Y43_N31         ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|xoff_gen_s2                                                                                                                                                                        ; FF_X46_Y42_N31         ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                       ; LCCOMB_X54_Y43_N6      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                      ; LCCOMB_X54_Y40_N2      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                   ; LCCOMB_X47_Y44_N26     ; 2       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                  ; LCCOMB_X49_Y41_N0      ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                              ; FF_X48_Y39_N1          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Add0~16                                                                                                                                                                 ; LCCOMB_X50_Y46_N20     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                                                                             ; LCCOMB_X47_Y47_N14     ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                ; FF_X50_Y47_N9          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                ; LCCOMB_X52_Y46_N18     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                          ; LCCOMB_X47_Y47_N24     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt~9                                                                                                                                                              ; LCCOMB_X48_Y47_N30     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                                                                          ; LCCOMB_X47_Y47_N6      ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~17                                                                                                                                                          ; LCCOMB_X47_Y47_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt~9                                                                                                                                                          ; LCCOMB_X48_Y46_N2      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0_Duplicate_2                                                                                                                                                                                     ; LCCOMB_X47_Y43_N22     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                    ; LCCOMB_X50_Y40_N6      ; 34      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                    ; LCCOMB_X50_Y40_N0      ; 25      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                    ; LCCOMB_X54_Y43_N12     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                                                                            ; LCCOMB_X49_Y39_N2      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_tmp~2                                                                                                                                                                                                 ; LCCOMB_X50_Y40_N26     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|half_duplex_ena_reg2                                                                                                                                                                                      ; FF_X46_Y43_N5          ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~2                                                                                                                                                                                              ; LCCOMB_X50_Y40_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_shift16_reg2                                                                                                                                                                                           ; FF_X52_Y40_N11         ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y28_N30     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; clkin_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AH15               ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clkin_50                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_AH15               ; 5154    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; cpu_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_T21                ; 26      ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; enet_rx_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_B14                ; 838     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; epcount~1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y21_N22      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X18_Y34_N17         ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]~6                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y34_N12     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][4]~12                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X13_Y34_N20     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[4]~9                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X13_Y34_N24     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y34_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][4]~2                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y34_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][4]~9                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X11_Y34_N22     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y35_N8      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X14_Y35_N4      ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X13_Y35_N10     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X11_Y35_N21         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X12_Y35_N3          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y35_N15         ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y35_N7          ; 39      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y34_N15         ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X12_Y35_N22     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X12_Y35_N11         ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tx_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y4_N30      ; 847     ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                          ; JTAG_X1_Y37_N0    ; 162     ; 6                                    ; Global Clock         ; GCLK4            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch|data_out                            ; FF_X4_Y21_N27     ; 1641    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|reset_n                                                                                                            ; FF_X53_Y72_N25    ; 808     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|reset_n                                                                                                            ; FF_X75_Y37_N9     ; 921     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0] ; FF_X1_Y36_N21     ; 785     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0] ; FF_X56_Y72_N1     ; 838     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0] ; FF_X39_Y28_N9     ; 150     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0] ; FF_X1_Y36_N17     ; 180     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0] ; FF_X114_Y37_N25   ; 676     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clkin_50                                                                                                                                                                              ; PIN_AH15          ; 5154    ; 117                                  ; Global Clock         ; GCLK15           ; --                        ;
; enet_rx_clk                                                                                                                                                                           ; PIN_B14           ; 838     ; 107                                  ; Global Clock         ; GCLK13           ; --                        ;
; tx_clk                                                                                                                                                                                ; LCCOMB_X57_Y4_N30 ; 847     ; 89                                   ; Global Clock         ; GCLK16           ; --                        ;
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                      ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                      ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                      ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 588     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                                                ; 405     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                                                ; 321     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 242     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 235     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                                             ; 233     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 192     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                                             ; 185     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 181     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                     ; 147     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_DATA                                                                                                                                                                                                                                         ; 132     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[1]~2                                                                                                                                                                                                                                               ; 124     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[0]~1                                                                                                                                                                                                                                               ; 124     ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                                ; 90      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 87      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~0                                                                                                                                                                                                                                                                                                ; 84      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~0                                                                                                                                                                                                                                                                                                ; 82      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_read                                                                                                                                                                                                                                                                                      ; 81      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                                              ; 80      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 80      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 77      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|Equal1~0                                                                                                                                                                                                                                                                                        ; 76      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~0                                                                                                                                                                                                                                                                                    ; 75      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_read                                                                                                                                                                                                                                                                                      ; 73      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 71      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 71      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~6                                                                                                                                                                                         ; 70      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 70      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 67      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_grant_vector[1]~0                                                                                                                                                                                                                                                                                                                         ; 66      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_dbrk:the_cpu_nios2_oci_dbrk|cpu_d_write                                                                                                                                                                                                                                                                                                                                                                 ; 65      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 64      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_SHIFT                                                                                                                                                                                                                                        ; 63      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 62      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 62      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 61      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal1~1                                                                                                                                                                                                                                                                                                                                                                                                ; 60      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 59      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave                                                                                                                                                                                                                                                                                                                                       ; 58      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|run~1                                                                                                                                                                                                                                                                                           ; 57      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|delayed_run                                                                                                                                                                                                                                                                                               ; 56      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|run~0                                                                                                                                                                                                                                                                                           ; 55      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                                                  ; 55      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|pollen_clear_run~0                                                                                                                                                                                                                                                                              ; 54      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|delayed_run                                                                                                                                                                                                                                                                                               ; 54      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                                                                                ; 52      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[3]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 52      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_granted_ext_flash_s1~0                                                                                                                                                                                                                                                                                                                                ; 52      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|pollen_clear_run~0                                                                                                                                                                                                                                                                              ; 51      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[2]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 51      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_grant_vector[3]~1                                                                                                                                                                                                                                                                                                                         ; 51      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 50      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[0]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 50      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_grant_vector[7]~2                                                                                                                                                                                                                                                                                                                         ; 50      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_data_master_qualified_request_ext_flash_s1~5                                                                                                                                                                                                                                                                                                                             ; 50      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|av_ld_or_div_done                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 49      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_grant_vector[4]~0                                                                                                                                                                                                                                                                                                                                                                   ; 48      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                         ; 48      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_src1_hazard_M                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 48      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                         ; 47      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 47      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_grant_vector[2]~1                                                                                                                                                                                                                                                                                                                                                                   ; 46      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 46      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 45      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 45      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                                           ; 45      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[5]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 45      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[4]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 45      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 44      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|d_write                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 44      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_shift16_reg2                                                                                                                                                                                                                                              ; 43      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 42      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[2]~3                                                                                                                                                                                                                                               ; 42      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_run[0]                                                                                                                                                                                                                          ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~350                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~349                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~348                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~347                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~346                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~345                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~344                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~343                                                                                                                                                                                                                                                        ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[7]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[6]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 41      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~10                                                                                                                                                                                                                               ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~9                                                                                                                                                                                                                                ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~7                                                                                                                                                                                                                                ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~6                                                                                                                                                                                                                                ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                                                ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|crc_fwd                                                                                                                                                                                                                               ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_in_a_read_cycle~0                                                                                                                                                                                                                                                                                                                                                                ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 40      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|cpu_data_master_requests_sgdma_rx_csr~0                                                                                                                                                                                                                                                                                                                                                                                  ; 40      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 39      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                                                                                                       ; 39      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                                                       ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always53~0                                                                                                                                                                                                                                                                                    ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~1                                                                                                                                                                                                                                                                                                                                                                     ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                                                                                                  ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_tx_m_read_granted_ext_flash_s1~0                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                                                    ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[9]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[8]                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 37      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr~0                                                                                                                                                                                                                                                                                  ; 37      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac_control_port_arbitrator:the_tse_mac_control_port|cpu_data_master_requests_tse_mac_control_port                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Selector4~0                                                                                                                                                                                                                                                                                                                                                                                             ; 36      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_data_master_requests_ext_flash_s1                                                                                                                                                                                                                                                                                                                                        ; 36      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                                                                      ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_rd~0                                                                                                                                                                                                                                                                                     ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_read_data_valid_ext_flash_s1_shift_register[1]                                                                                                                                                                                                                                                                                                        ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_tx_m_read_read_data_valid_ext_flash_s1_shift_register[1]                                                                                                                                                                                                                                                                                                               ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_data_master_requests_ssram_avalon_tristate_slave                                                                                                                                                                                                                                                                                                                         ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 35      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[17]                                                                                                                                                                                                                                                                            ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[18]                                                                                                                                                                                                                                                                            ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                                                                                                                                                                                                                                     ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_requests_descriptor_memory_s1                                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                             ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[0]                                                                                                                                                                                                                    ; 34      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_read_read_r                                                                                                                                                                                                                                                                          ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_read_read_r                                                                                                                                                                                                                                                                          ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~0                                                                                                                                                                                                                                                                                    ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Add12~2                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_read_data_valid_ssram_avalon_tristate_slave_shift_register[3]                                                                                                                                                                                                                                                                                         ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_tx_m_read_read_data_valid_ssram_avalon_tristate_slave_shift_register[3]                                                                                                                                                                                                                                                                                                ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[32]                                                                                                                                                                                                                                                                                 ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_compare_op[0]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_compare_op[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~12                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                                                   ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[5]                                                                                                                                                                ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~1                                                                                                                                                                                                                                                                                                ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~1                                                                                                                                                                                                                                                                                                ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always48~0                                                                                                                                                                                                                                                                                    ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always51~1                                                                                                                                                                                                                                                                                    ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~3                                                                                                                                                                                                                                                                                     ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always54~1                                                                                                                                                                                                                                                                                    ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always57~0                                                                                                                                                                                                                                                                                    ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always8~0                                                                                                                                                                                                                                                                                     ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                                                 ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                                                 ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[63]~2                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[32]~2                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|sgdma_tx_csr_read~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|sgdma_rx_csr_read~0                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|time_to_write~0                                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[31]~20                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~17                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg~4                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|intr_req~1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src1_hazard_W                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_src2_hazard_W                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac_control_port_arbitrator:the_tse_mac_control_port|cpu_data_master_requests_tse_mac_control_port~0                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_granted_ssram_avalon_tristate_slave~0                                                                                                                                                                                                                                                                                                                 ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Add12~5                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[7]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[6]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[4]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[3]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[2]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[1]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[0]                                                                                                                                                                                                                                       ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|control_reg_en~0                                                                                                                                                                                                                                                                                ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|control_reg_en~0                                                                                                                                                                                                                                                                                ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|d_read                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[10]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 31      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                                                   ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[0]                                                                                                                                                                                                                                                ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[1]                                                                                                                                                                                                                                                ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_data_master_qualified_request_ssram_avalon_tristate_slave~2                                                                                                                                                                                                                                                                                                              ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[15]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[14]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[13]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_issue                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 29      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 29      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[12]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 29      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[11]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 29      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_jmp_direct                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[27]~1                                                                                                                                                                                                                                                                                                                                                               ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[27]~1                                                                                                                                                                                                                                                                                                                                                               ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always5~0                                                                                                                                                                                                                                                                                                                                                                 ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|always6~0                                                                                                                                                                                                                                                                                                                                                                 ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~0                                                                                                                                                                                                                                                                                                                                                                ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_kill                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw_valid                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 28      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|read_posted~1                                                                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_run[2]                                                                                                                                                                                                                          ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                                               ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg~8                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|oci_ienable[31]                                                                                                                                                                                                                                                                                                                                                         ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_br_pred_taken~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|write_command_data_reg[56]                                                                                                                                                                                                                                                                                                                                                                            ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~30                                                                                                                                                                                                                                                                                                                                                                      ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~22                                                                                                                                                                                                                                                                                                                                                                      ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~14                                                                                                                                                                                                                                                                                                                                                                      ; 27      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~6                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; cpu_reset_n~input                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 26      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~3                                                                                                                                                                                                                                                    ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                                                                       ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                                          ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read|sgdma_tx_m_read_readdatavalid~0                                                                                                                                                                                                                                                                                                                                                                                    ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|cpu_data_master_requests_sys_clk_timer_s1~1                                                                                                                                                                                                                                                                                                                                                                      ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|hd_ena_int~0                                                                                                                                                                                                                          ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 26      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                                                        ; 25      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 25      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                                                                                                     ; 25      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|cpu_data_master_requests_sgdma_tx_csr                                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|cpu_data_master_requests_sgdma_rx_csr                                                                                                                                                                                                                                                                                                                                                                                    ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_wr~0                                                                                                                                                                                                                                                                                     ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]                                                                                                                                                                                                                            ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[1]                                                                                                                                                                                                                    ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                                   ; 24      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                                   ; 24      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 23      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0_Duplicate_2                                                                                                                                                                                                                                        ; 23      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty[0]_OTERM11                                                                                                                                                                                                                                        ; 23      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty[0]_OTERM9                                                                                                                                                                                                                                         ; 23      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|cpu_data_master_requests_sys_clk_timer_s1~0                                                                                                                                                                                                                                                                                                                                                                      ; 23      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|m_write_write                                                                                                                                                                                                                                                                                                                                                                                         ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|half_duplex_ena_reg2                                                                                                                                                                                                                                         ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                                           ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[16]                                                                                                                                                                                                                                                                            ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[0]                                                                                                                                                                                                                                                                                   ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|ir[1]                                                                                                                                                                                                                                                                                   ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|enable_action_strobe                                                                                                                                                                                                                                                                    ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                                                                                                                                                                                                                                                                                 ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_rx_m_write_qualified_request_ssram_avalon_tristate_slave~0                                                                                                                                                                                                                                                                                                             ; 22      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg2                                                                                                                                                                                                                        ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal3~4                                                                                                                                                                                                                                                                                                                                                                                                ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]~6                                                                                                                                                                                                                                                                                                                                                                              ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[8]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[7]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_arb_share_counter_next_value[1]~1                                                                                                                                                                                                                                                                                                         ; 21      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                                                                                                                                ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                                   ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                                   ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|do_restart                                                                                                                                                                                                                                                                                      ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|do_restart                                                                                                                                                                                                                                                                                      ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA                                                                                                                                                                                                                                                                             ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 20      ;
; epcount~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_rx_m_write_granted_ssram_avalon_tristate_slave~0                                                                                                                                                                                                                                                                                                                       ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[18]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[17]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[25]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[14]                                                                                                                                                                                                                           ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[8]~26                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[7]~23                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~20                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~17                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~14                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~11                                                                                                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~8                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~5                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                             ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|source_stream_valid_reg                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait                                                                                                                                                                                                                           ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_break_a~0                                                                                                                                                                                                                                                                   ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu_data_master_requests_jtag_uart_avalon_jtag_slave~0                                                                                                                                                                                                                                                                                                                                     ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_m_write_arbitrator:the_sgdma_rx_m_write|sgdma_rx_m_write_dbs_address[1]                                                                                                                                                                                                                                                                                                                                                                                  ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[2]                                                                                                                                                                                                                    ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[16]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[31]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[27]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[26]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[24]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[23]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[22]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[20]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[19]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_END_FRM                                                                                                                                                                                                                                      ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~0                                                                                                                                                                                                                                                                                    ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~2                                                                                                                                                                                                                                                                                                      ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[1]                                                                                                                                                                                                                                                                                               ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~1                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~0                                                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[3]                                                                                                                                                                                                                                                                             ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|r_0~0                                                                                                                                                                                                                                                                                                                                                                                                              ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_rx_m_write_granted_ssram_avalon_tristate_slave                                                                                                                                                                                                                                                                                                                         ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|i_read                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_granted_lcd_control_slave~2                                                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[0]                                                                                                                                                                                                                                                                                               ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[30]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[29]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[28]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_st_data[21]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 18      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                                                                                                                                 ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                                                       ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_pipe_flush_waddr_nxt~5                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_dval                                                                                                                                                                                                                                                   ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~8                                                                                                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~5                                                                                                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                            ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_wreq                                                                                                                                                                                                                   ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_rreq                                                                                                                                                                                                                   ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|cpu_data_master_requests_sys_clk_timer_s1                                                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                                                                                                                                                  ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|av_sign_bit~2                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ctrl_ld_signed                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|tx_ethernet_mode_reg2                                                                                                                                                                                                                                                                    ; 17      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_arb_winner~2                                                                                                                                                                                                                                                                                                                              ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_m_read_arbitrator:the_sgdma_tx_m_read|always1~0                                                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|pause_quant_val[15]~0                                                                                                                                                                                                                 ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                                                                                                                                              ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_latch[4]~0                                                                                                                                                                                                                      ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                                                                     ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~8                                                                                                                                                                                                                            ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                                                                                                                               ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|always2~0                                                                                                                                                                                                                                                                                       ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|always2~0                                                                                                                                                                                                                                                                                       ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[7]~1                                                                                                                                                                                                                                          ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always53~2                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always50~1                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always59~1                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~1                                                                                                                                                                                                                                                                                    ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|always2~0                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer:the_high_res_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                                               ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|remaining_transactions~18                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|always2~0                                                                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|single_transfer                                                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|outgoing_flash_tristate_bridge_data[0]~3                                                                                                                                                                                                                                                                                                                                     ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG                                                                                                                                                                                                                                                                                 ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~49                                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~2                                                                                                                                                                                                                                                                                                                                                                             ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ld_align_sh16                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[3]                                                                                                                                                                                                                    ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                                                                                 ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out~9                                                                                                                                                                                                                                                                                ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG_WAIT                                                                                                                                                                                                                                                                            ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                     ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                     ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                                                                                                                                                                             ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                              ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_granted_descriptor_memory_s1~0                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_granted_descriptor_memory_s1~0                                                                                                                                                                                                                                                                                                                                                  ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                                                                                                    ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src2[1]~1                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 15      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                                                                                                                                                                                                                   ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                              ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                                                    ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                                                    ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~14                                                                                                                                                                                                                                                                                                                                                                                ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|high_res_timer_s1_arbitrator:the_high_res_timer_s1|cpu_data_master_requests_high_res_timer_s1                                                                                                                                                                                                                                                                                                                                                                     ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_ADDR                                                                                                                                                                                                                                                                             ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[0]                                                                                                                                                                                                                                                     ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[3]                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[4]                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_waitrequest                                                                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_begins_xfer                                                                                                                                                                                                                                                                                                                               ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                              ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                            ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                            ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src2[2]~2                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 14      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Equal2~4                                                                                                                                                                                                                   ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~4                                                                                                                                                                                                                                                    ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~2                                                                                                                                                                                                                                                    ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[27]                                                                                                                                                                                                                                                                                 ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[1]                                                                                                                                                                                                                                                     ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[21]                                                                                                                                                                                                                                                                                 ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[20]                                                                                                                                                                                                                                                                                 ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                                                                                                                                                                                                             ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~0                                                                                                                                                                                                                                                                                     ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|led_pio_s1_arbitrator:the_led_pio_s1|cpu_data_master_requests_led_pio_s1                                                                                                                                                                                                                                                                                                                                                                                          ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_enable                                                                                                                                                                                                                                                                                                                                                                                     ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                              ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                              ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                              ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                              ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                              ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                            ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                            ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                            ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[1]                                                                                                                                                                                                                            ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[0]                                                                                                                                                                                                                                                   ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src2[0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src2[3]~3                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[0]                                                                                                                                                                                                                              ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~2                                                                                                                                                                                                                ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|xoff_gen_s2                                                                                                                                                                                                                           ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~0                                                                                                                                                                                                                                                                                    ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|desc_reg_en                                                                                                                                                                                                                                                                                               ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|desc_reg_en                                                                                                                                                                                                                                                                                               ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|always1~0                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                                                                                                                                                                                                                                                                                 ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|cpu_data_master_requests_sgdma_tx_csr~0                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[34]                                                                                                                                                                                                                                                                                 ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_reasons_to_wait                                                                                                                                                                                                                                                                                                                                                           ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[27]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                              ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                            ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~16                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~6                                                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src2[4]~4                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|state.STM_TYP_NEG                                                                                                                                                                                                                                                                         ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|aempty_low_det                                                                                                                                                                                                                                             ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[7]                                                                                                                                                                                                                              ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[3]                                                                                                                                                                                                                              ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~1                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[1]                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|rvalid~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[26]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[24]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[25]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[23]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always50~0                                                                                                                                                                                                                                                                                    ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[18]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[19]                                                                                                                                                                                                                                                                                 ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave                                                                                                                                                                                                                                                                                                                                                                ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[2]                                                                                                                                                                                                                                                     ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal4~5                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|descriptor_write_write                                                                                                                                                                                                                                                                                  ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_end_xfer~1                                                                                                                                                                                                                                                                                                                                ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[1]~68                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[2]~65                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[3]~62                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[5]~56                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[7]~50                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[8]~47                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[10]~41                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[12]~35                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[13]~32                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_rx_m_write_qualified_request_ext_flash_s1~2                                                                                                                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_read                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                              ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[0]                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[3]                                                                                                                                                                                                             ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[4]                                                                                                                                                                                                             ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                                                                                                                                                                            ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[29]                                                                                                               ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|q_b[21]                                                                                                                   ; 11      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_202                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|always0~0                                                                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                                                                             ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[4]                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[5]                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[6]                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[2]                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[1]                                                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                                                 ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty~2                                                                                                                                                                                                                                                 ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty~1                                                                                                                                                                                                                                                 ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                     ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|magic_pkt_ena                                                                                                                                                                                                                         ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_COL_1                                                                                                                                                                                                   ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector4~2                                                                                                                                                                                                                ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                      ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                     ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0] ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0] ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~1                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~1                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                                   ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                                   ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_ena                                                                                                                                                                                                                ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|write_go_fall_reg                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~2                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~0                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[14]                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|lcd_control_slave_arbitrator:the_lcd_control_slave|cpu_data_master_granted_lcd_control_slave~3                                                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out~3                                                                                                                                                                                                                                                                                ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out~1                                                                                                                                                                                                                                                                                ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|csr_control~0                                                                                                                                                                                                                                                                                   ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[0]                                                                                                                                                                                                                         ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                                                  ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_4|dreg[1]                                                                                                                                                                                              ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[22]                                                                                                                                                                                                                                                                                 ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_qualified_request_descriptor_memory_s1~0                                                                                                                                                                                                                                                                                                                                                 ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ssram_avalon_tristate_slave_wait_counter[0]                                                                                                                                                                                                                                                                                                                                  ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[0]~71                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[4]~59                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[6]~53                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[9]~44                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[11]~38                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[14]~29                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[15]~26                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[18]~17                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|sgdma_tx_m_read_granted_ssram_avalon_tristate_slave~0                                                                                                                                                                                                                                                                                                                        ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_qualified_request_ext_flash_s1~3                                                                                                                                                                                                                                                                                                                      ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[20]                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[17]                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[19]                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[28]                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[31]                                                                                                               ; 10      ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_278                                                                                                                                                                                                                               ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2_Duplicate_36                                                                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1_Duplicate_35                                                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]_OTERM437                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]_OTERM435                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                                                                                                                                                                                        ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~11                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~10                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_c_5~0                                                                                                                                                                                                                   ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[3]                                                                                                                                                                                                                              ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[7]                                                                                                                                                                                                                              ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_WAIT_PBL                                                                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector7~4                                                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[0]                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~1                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~1                                                                                                                                                                                                                                                                                    ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|_~0                                                                                                                                                                                                                                                                                                        ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|_~0                                                                                                                                                                                                                                                                                                        ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg~1                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[17]                                                                                                                                                                                                                                                                                 ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~0                                                                                                                                                                                                                                                                                    ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always54~0                                                                                                                                                                                                                                                                                    ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[3]                                                                                                                                                                                                                                                                                  ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[8]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[9]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[10]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[11]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[12]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[13]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[14]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[0]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[1]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[2]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[3]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[4]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[5]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[6]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[15]                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~0                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[7]                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[27]~2                                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]                                                                                                                                                                                                                         ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[2]                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|WideOr1                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ctrl_b_not_src~1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|descriptor_write_write                                                                                                                                                                                                                                                                                  ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[28]~95                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[29]~92                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[30]~89                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[31]~86                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|sink_stream_really_valid~1                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|WideOr4                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Equal11~0                                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[24]~83                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[25]~80                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[26]~77                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[27]~74                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[19]~14                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[20]~11                                                                                                                                                                                                                                                                                                                                                                                                                           ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[21]~8                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[22]~5                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[23]~2                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_data_master_granted_sysid_control_slave~0                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_requests_ssram_avalon_tristate_slave~1                                                                                                                                                                                                                                                                                                                ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[24]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[25]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[27]                                                                                                               ; 9       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[30]                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|nextstate~1                                                                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_muxc[7]~0                                                                                                                                                                                                                   ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~8                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~7                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~6                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~5                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~4                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~3                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~0                                                                                                                                                                                                                                ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[1]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[2]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[3]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[0]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[4]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[5]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[6]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_3[7]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[1]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[7]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[6]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[2]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[1]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[0]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[6]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[5]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_7[4]                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                         ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[15]~2                                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                          ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                         ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PAT5                                                                                                                                                                                                                                    ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_val_reg                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]~1                                                                                                                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop_0~2                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always59~0                                                                                                                                                                                                                                                                                    ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                        ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|csr_control~0                                                                                                                                                                                                                                                                                   ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                                        ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal184~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk0[69]~0                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[16]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[14]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[15]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[13]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[12]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[10]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[11]                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[8]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[9]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[6]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[7]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[4]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[5]                                                                                                                                                                                                                                                                                  ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|b_non_empty                                                                                                                                                                                                                                                                                                ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always21~1                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_mod[1]~1                                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_pc[0]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_pass3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_sel_fill3                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_pass0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_sel_fill0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|Equal2~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|av_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_sel_fill1                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_pass2                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_rot_sel_fill2                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac_control_port_arbitrator:the_tse_mac_control_port|tse_mac_control_port_write~0                                                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_qualified_request_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|out_valid                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_arbitration_holdoff_internal~0                                                                                                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[0]                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[5]                                                                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[16]~23                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_wr_data_unfiltered[17]~20                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|led_pio:the_led_pio|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ext_flash_s1_wait_counter[0]                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ext_flash_s1_wait_counter[1]                                                                                                                                                                                                                                                                                                                                                 ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_dbs_address[1]                                                                                                                                                                                                                                                                                                                                                                                     ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_read_pending                                                                                                                                                                                                                                                                                                                              ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_avalon_slave_slavearbiterlockenable                                                                                                                                                                                                                                                                                                                    ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[17]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[18]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[19]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[20]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_alu_result[23]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[0]                                                                                                                                                                                                                ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[2]                                                                                                                                                                                                             ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[21]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[22]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[23]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[3]                                                                                                                                                                                                                                            ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[16]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[18]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[13]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[24]                                                                                                               ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~28                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Add2~12                                                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~7                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always16~2                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[1]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[2]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[3]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[0]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[4]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[5]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[6]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_4[7]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[1]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[2]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[3]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[0]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[4]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[5]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[6]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_5[7]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[3]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[2]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[0]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[5]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_6[4]                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt~3                                                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt~9                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always18~7                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Add0~16                                                                                                                                                                                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[3]                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[5]                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt~9                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_COPY                                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_COL                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_BACK_OFF                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~1                                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_FLUSH                                                                                                                                                                                                        ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_IDLE                                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|short_frm                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sig~0                                                                                                                                                                                                                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[0]                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[0]                                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_wait                                                                                                                                                                                                                              ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                           ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector9~0                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_err_sig~0                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|dbrk1[69]~0                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[1]                                                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[2]                                                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|b_full                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|b_full                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|control_reg[18]                                                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                        ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                                        ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~12                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~11                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|ff_tx_rdy~0                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[0]                                                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata[22]~25                                                                                                                                                                                                                                                                                                                                                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_full                                                                                                                                                                                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_write_granted_descriptor_memory_s1~0                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_status_reg_pie                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|F_pc[1]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|full_dff                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                                                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always47~0                                                                                                                                                                                                                                                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|always2~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master|r_0~7                                                                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_m_write_arbitrator:the_sgdma_rx_m_write|r_0~7                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx_m_write_arbitrator:the_sgdma_rx_m_write|r_0~2                                                                                                                                                                                                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[1]                                                                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Equal9~0                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_shift_rot_stall                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|ext_flash_s1_wait_counter[2]                                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cpu_instruction_master_qualified_request_ssram_avalon_tristate_slave~1                                                                                                                                                                                                                                                                                                       ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_cnt_a[4]                                                                                                                                                                                                                    ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[1]                                                                                                                                                                                                             ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[4]                                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[1]                                                                                                                                                                                                                                            ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[15]                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[12]                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[25]                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[26]                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|q_b[32]                                                                                                               ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~18                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~8                                                                                                                                                                                                                                                                                                                                                                                                   ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[31]~15                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[24]~8                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[25]~9                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[26]~10                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[27]~11                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[16]~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[17]~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[18]~2                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[19]~3                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[20]~4                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[21]~5                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[22]~6                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_mul_src1[23]~7                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address[27]                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address[23]                                                                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|irsr_reg[4]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[1]_OTERM267                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]_OTERM265                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]_OTERM263                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]_OTERM261                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]_OTERM259                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]_OTERM257                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]_OTERM255                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[8]_OTERM253                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[9]_OTERM251                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~41                                                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|M_status_reg_pie~4                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[1]~10                                                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|hash_code[5]~1                                                                                                                                                                                               ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|Selector3~0                                                                                                                                                                                                                           ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_PBL                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pause_cnt[2]~33                                                                                                                                                                                                                       ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[2]                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[6]                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[8]                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[9]                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~12                                                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                                                                                                                             ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause[5]                                                                                                                                                                                                                          ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[5]~10                                                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always8~1                                                                                                                                                                                                                             ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_late                                                                                                                                                                                                                  ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|quant_avb_reg2                                                                                                                                                                                                                        ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[1]                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|fifo_wr                                                                                                                                                                                                                               ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|end_wr_fifo                                                                                                                                                                                                                           ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|crc_vld[4]                                                                                                                                                                                                                            ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_tmp                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gen_pause_wait                                                                                                                                                                                                                        ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[0]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[0]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[1]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[1]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[2]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[2]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~1                                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[3]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[3]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[4]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[4]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[5]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[5]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[6]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[6]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[24]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[8]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[8]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[25]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[9]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[9]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[26]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[10]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[10]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[27]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[11]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[11]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[28]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[12]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[12]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[29]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[13]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[13]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[30]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[14]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[14]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[16]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|Equal0~3                                                                                                                                                                                                                                                                                                                                                                        ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[17]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out~38                                                                                                                                                                                                                                                                               ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[18]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[19]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[20]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[21]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[22]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[31]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[7]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[7]                                                                                                                                                                                                                                                                                      ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[15]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_1[15]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                                                                                                                                                  ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|mac_0[23]                                                                                                                                                                                                                                                                                     ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                                                                                                                                                                                                                                                              ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|Equal1~0                                                                                                                                                                                                                                                                                                  ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                                                                                                                                                                                                                                                              ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|Equal1~0                                                                                                                                                                                                                                                                                                  ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|Equal1~1                                                                                                                                                                                                                                                                                        ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|ic_tag_wraddress_nxt[1]~5                                                                                                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_reg2                                                                                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_rdy_reg                                                                                                                                                                                                                                                   ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|cntr_7n7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|cntr_7n7:count_usedw|counter_reg_bit[1]                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|control_reg[18]                                                                                                                                                                                                                                                                                 ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|a_fefifo_odf:fifo_state|cntr_7n7:count_usedw|counter_reg_bit[0]                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_run[8]                                                                                                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|Equal1~0                                                                                                                                                                                                                                                                                                       ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|empty_dff                                                                                                                                                                                                                                                                                         ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|command_fifo_rdreq_reg                                                                                                                                                                                                                                                                                                                                                                ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|empty_flag                                                                                                                                                                                                                    ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|_~3                                                                                                                                                                                                                          ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always21~0                                                                                                                                                                                                                            ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_vid1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16   ; None                            ; M9K_X64_Y35_N0, M9K_X51_Y35_N0, M9K_X64_Y28_N0, M9K_X51_Y33_N0, M9K_X51_Y36_N0, M9K_X64_Y34_N0, M9K_X64_Y36_N0, M9K_X64_Y38_N0, M9K_X51_Y28_N0, M9K_X51_Y37_N0, M9K_X64_Y37_N0, M9K_X64_Y30_N0, M9K_X51_Y31_N0, M9K_X64_Y29_N0, M9K_X51_Y38_N0, M9K_X64_Y33_N0 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_74g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 22           ; 512          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 11264  ; 512                         ; 22                          ; 512                         ; 22                          ; 11264               ; 2    ; cpu_ic_tag_ram.mif              ; M9K_X64_Y32_N0, M9K_X64_Y31_N0                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M9K_X51_Y34_N0, M9K_X51_Y32_N0                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_cqf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M9K_X64_Y40_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_dqf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M9K_X64_Y39_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_n691:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None                            ; M9K_X37_Y36_N0, M9K_X37_Y38_N0, M9K_X37_Y39_N0, M9K_X37_Y37_N0                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None                            ; M9K_X37_Y28_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ALTSYNCRAM                                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None                            ; M9K_X37_Y26_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ALTSYNCRAM                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 45                          ; 2                           ; 45                          ; 90                  ; 2    ; None                            ; M9K_X51_Y30_N0, M9K_X51_Y29_N0                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                            ; M9K_X37_Y29_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ALTSYNCRAM                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 45                          ; 2                           ; 45                          ; 90                  ; 2    ; None                            ; M9K_X37_Y31_N0, M9K_X37_Y32_N0                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ALTSYNCRAM                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 37           ; 64           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 2368   ; 64                          ; 37                          ; 64                          ; 37                          ; 2368                ; 2    ; None                            ; M9K_X51_Y39_N0, M9K_X51_Y40_N0                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                            ; M9K_X37_Y35_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_c3e1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1    ; None                            ; M9K_X37_Y23_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888   ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1    ; None                            ; M9K_X64_Y22_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 40           ; 1024         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 40960  ; 1024                        ; 35                          ; 1024                        ; 35                          ; 35840               ; 4    ; None                            ; M9K_X64_Y26_N0, M9K_X64_Y25_N0, M9K_X64_Y23_N0, M9K_X64_Y24_N0                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_jmm:auto_generated|altsyncram_vc81:altsyncram2|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 12           ; 8            ; 12           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 12                          ; 8                           ; 12                          ; 8                           ; 96                  ; 1    ; None                            ; M9K_X51_Y19_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component|altsyncram_t1g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 1    ; None                            ; M9K_X51_Y23_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                            ; M9K_X51_Y41_N0                                                                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_tdg1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 36864  ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                            ; M9K_X51_Y43_N0, M9K_X51_Y42_N0, M9K_X51_Y45_N0, M9K_X51_Y44_N0                                                                                                                                                                                                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None                            ; M9K_X51_Y47_N0                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 576               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 288               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 288               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 576               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y40_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X44_Y41_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 16,494 / 342,891 ( 5 % )  ;
; C16 interconnects          ; 525 / 10,120 ( 5 % )      ;
; C4 interconnects           ; 8,107 / 209,544 ( 4 % )   ;
; Direct links               ; 2,923 / 342,891 ( < 1 % ) ;
; Global clocks              ; 15 / 20 ( 75 % )          ;
; Local interconnects        ; 5,791 / 119,088 ( 5 % )   ;
; R24 interconnects          ; 457 / 9,963 ( 5 % )       ;
; R4 interconnects           ; 10,007 / 289,782 ( 3 % )  ;
+----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.13) ; Number of LABs  (Total = 781) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 15                            ;
; 3                                           ; 15                            ;
; 4                                           ; 9                             ;
; 5                                           ; 17                            ;
; 6                                           ; 6                             ;
; 7                                           ; 11                            ;
; 8                                           ; 10                            ;
; 9                                           ; 7                             ;
; 10                                          ; 8                             ;
; 11                                          ; 12                            ;
; 12                                          ; 21                            ;
; 13                                          ; 19                            ;
; 14                                          ; 31                            ;
; 15                                          ; 57                            ;
; 16                                          ; 536                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.66) ; Number of LABs  (Total = 781) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 573                           ;
; 1 Clock                            ; 708                           ;
; 1 Clock enable                     ; 375                           ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 95                            ;
; 2 Async. clears                    ; 79                            ;
; 2 Clock enables                    ; 178                           ;
; 2 Clocks                           ; 42                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.94) ; Number of LABs  (Total = 781) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 4                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 10                            ;
; 5                                            ; 7                             ;
; 6                                            ; 16                            ;
; 7                                            ; 5                             ;
; 8                                            ; 9                             ;
; 9                                            ; 4                             ;
; 10                                           ; 15                            ;
; 11                                           ; 5                             ;
; 12                                           ; 12                            ;
; 13                                           ; 2                             ;
; 14                                           ; 9                             ;
; 15                                           ; 9                             ;
; 16                                           ; 27                            ;
; 17                                           ; 13                            ;
; 18                                           ; 31                            ;
; 19                                           ; 29                            ;
; 20                                           ; 42                            ;
; 21                                           ; 54                            ;
; 22                                           ; 45                            ;
; 23                                           ; 50                            ;
; 24                                           ; 45                            ;
; 25                                           ; 51                            ;
; 26                                           ; 58                            ;
; 27                                           ; 44                            ;
; 28                                           ; 42                            ;
; 29                                           ; 29                            ;
; 30                                           ; 30                            ;
; 31                                           ; 22                            ;
; 32                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.80) ; Number of LABs  (Total = 781) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 29                            ;
; 2                                               ; 31                            ;
; 3                                               ; 22                            ;
; 4                                               ; 34                            ;
; 5                                               ; 40                            ;
; 6                                               ; 62                            ;
; 7                                               ; 45                            ;
; 8                                               ; 52                            ;
; 9                                               ; 62                            ;
; 10                                              ; 57                            ;
; 11                                              ; 58                            ;
; 12                                              ; 54                            ;
; 13                                              ; 50                            ;
; 14                                              ; 38                            ;
; 15                                              ; 37                            ;
; 16                                              ; 61                            ;
; 17                                              ; 18                            ;
; 18                                              ; 8                             ;
; 19                                              ; 4                             ;
; 20                                              ; 4                             ;
; 21                                              ; 3                             ;
; 22                                              ; 3                             ;
; 23                                              ; 2                             ;
; 24                                              ; 3                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.37) ; Number of LABs  (Total = 781) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 11                            ;
; 3                                            ; 12                            ;
; 4                                            ; 20                            ;
; 5                                            ; 19                            ;
; 6                                            ; 12                            ;
; 7                                            ; 22                            ;
; 8                                            ; 17                            ;
; 9                                            ; 25                            ;
; 10                                           ; 24                            ;
; 11                                           ; 18                            ;
; 12                                           ; 24                            ;
; 13                                           ; 26                            ;
; 14                                           ; 38                            ;
; 15                                           ; 26                            ;
; 16                                           ; 24                            ;
; 17                                           ; 20                            ;
; 18                                           ; 20                            ;
; 19                                           ; 25                            ;
; 20                                           ; 35                            ;
; 21                                           ; 21                            ;
; 22                                           ; 30                            ;
; 23                                           ; 34                            ;
; 24                                           ; 24                            ;
; 25                                           ; 23                            ;
; 26                                           ; 28                            ;
; 27                                           ; 22                            ;
; 28                                           ; 18                            ;
; 29                                           ; 25                            ;
; 30                                           ; 19                            ;
; 31                                           ; 21                            ;
; 32                                           ; 28                            ;
; 33                                           ; 31                            ;
; 34                                           ; 32                            ;
; 35                                           ; 5                             ;
; 36                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                                                                      ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                                                                      ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                                                                      ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                                                                                      ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 5 I/O(s) were assigned a toggle rate                                                 ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 32 I/Os was assigned an output enable group and 5 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 105          ; 74           ; 105          ; 0            ; 0            ; 109       ; 105          ; 0            ; 109       ; 109       ; 0            ; 97           ; 0            ; 0            ; 15           ; 0            ; 97           ; 15           ; 0            ; 0            ; 0            ; 97           ; 0            ; 0            ; 0            ; 0            ; 0            ; 109       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 35           ; 4            ; 109          ; 109          ; 0         ; 4            ; 109          ; 0         ; 0         ; 109          ; 12           ; 109          ; 109          ; 94           ; 109          ; 12           ; 94           ; 109          ; 109          ; 109          ; 12           ; 109          ; 109          ; 109          ; 109          ; 109          ; 0         ; 109          ; 109          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; flash_cen           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_oen           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_resetn        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_wen           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[16]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[17]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[18]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[19]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[20]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[21]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[22]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[23]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[24]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsa[25]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ben[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ben[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ben[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_ben[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_csn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_oen            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sram_wen            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdc            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_resetn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_gtx_clk        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_en          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_txd[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_txd[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_txd[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_txd[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_E               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[16]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[17]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[18]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[19]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[20]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[21]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[22]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[23]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[24]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[25]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[26]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[27]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[28]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[29]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[30]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fsd[31]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdio           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cpu_reset_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clkin_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_clk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_dv          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rxd[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rxd[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rxd[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rxd[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Data[1]/ASDO                                                     ; As input tri-stated ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; I/O                     ; altera_reserved_tck  ; 65.4              ;
; I/O                     ; enet_rx_clk          ; 14.6              ;
; clkin_50                ; clkin_50             ; 9.8               ;
; I/O,altera_reserved_tck ; altera_reserved_tck  ; 8.5               ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                                                                                                                                                                     ; 3.753             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                                                                                                                                                                 ; 3.702             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                                                                                                                                                     ; 3.539             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 3.443             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 3.430             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                     ; 3.009             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                                            ; 3.009             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                        ; 2.939             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[7]                                                                                                                                                                                                                                                         ; 2.793             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|wdata[0]                                                                                                                                                                                                                                                         ; 2.773             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                         ; 2.622             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                    ; 2.615             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                        ; 2.547             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                        ; 2.547             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[35]                                                                                                                                                             ; 2.507             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[15]                                                                                                                                                             ; 2.507             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[0]                                                                                                                                                              ; 2.456             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[37]                                                                                                                                                             ; 2.213             ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                         ; 2.180             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                                                                               ; 2.030             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                 ; 1.919             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                                                                                                                                                      ; 1.870             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                                                                                                                                    ; 1.870             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                    ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                 ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[1][2]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[1][3]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[1][4]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[2][1]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[2][1]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[2][2]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[2][2]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[2][3]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[2][3]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|irf_reg[2][4]                                                                                                                                                                                                                                                                                                                                                      ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|shadow_irf_reg[2][4]                                                                                                                                                                                                                                                                                                                                               ; 1.869             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                                                                                 ; 1.855             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                                                                                                ; 1.855             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                                                                                                ; 1.855             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                                                                                                 ; 1.855             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                                                                                 ; 1.855             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                                                                                               ; 1.814             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                                                                                                ; 1.811             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                 ; 1.725             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                                               ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                           ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                     ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[1]                                                                                                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rvalid                                                                                                                                                              ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.651             ;
; enet_rxd[0]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[0]                                                                                         ; 1.572             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                                                                 ; 1.565             ;
; enet_rxd[3]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[3]                                                                                         ; 1.560             ;
; enet_rxd[2]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[2]                                                                                         ; 1.560             ;
; enet_rxd[1]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[1]                                                                                         ; 1.551             ;
; enet_rx_dv                                                                                                                                                                                                                                                                             ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_h[0]                                                                                         ; 1.550             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                                                ; 1.476             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                                                                                                ; 1.417             ;
; enet_rxd[0]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[0]                                                                                         ; 1.384             ;
; enet_rxd[3]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[3]                                                                                         ; 1.371             ;
; enet_rxd[2]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[2]                                                                                         ; 1.347             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                                                ; 1.346             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                                                                                ; 1.346             ;
; enet_rxd[1]                                                                                                                                                                                                                                                                            ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[1]                                                                                         ; 1.337             ;
; enet_rx_dv                                                                                                                                                                                                                                                                             ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0]                                                                                         ; 1.336             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 1.091             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 1.089             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 0.989             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                                                                                                   ; 0.989             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                    ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                ; 0.853             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                ; 0.723             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                   ; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                                                                                ; 0.723             ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                                                                                                 ; 0.576             ;
; clkin_50                                                                                                                                                                                                                                                                               ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[25]                                                                                                                                                 ; 0.486             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[0] ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_c3e1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.310             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[1] ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_c3e1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.310             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT|b_out[2] ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_c3e1:auto_generated|ram_block1a8~porta_address_reg0 ; 0.310             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[0]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a3~porta_address_reg0                                                                                                                          ; 0.251             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[3]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.239             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[4]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.239             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr|counter_reg_bit[0]                    ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ram_block1a15~porta_address_reg0                                                                                           ; 0.239             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[1]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[2]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[5]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[6]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[7]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|cntr_rmb:wr_ptr|counter_reg_bit[8]                                                                         ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_rr21:auto_generated|a_dpfifo_2231:dpfifo|dpram_hk21:FIFOram|altsyncram_o0m1:altsyncram1|ram_block2a1~porta_address_reg0                                                                                                                          ; 0.238             ;
; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|desc_reg[20]                                                                      ; bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ram_block1a20~porta_datain_reg0                                                                                                                ; 0.228             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Fri Nov 18 11:10:05 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bup_3c120_fpga -c bup_3c120_fpga
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C120F780C7 for design "bup_3c120_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 20, and phase shift of 0 degrees (0 ps) for tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F780C7 is compatible
    Info (176445): Device EP3C40F780I7 is compatible
    Info (176445): Device EP3C55F780C7 is compatible
    Info (176445): Device EP3C55F780I7 is compatible
    Info (176445): Device EP3C80F780C7 is compatible
    Info (176445): Device EP3C80F780I7 is compatible
    Info (176445): Device EP3C120F780I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altera_tse_reset_synchronizer
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
        Info (332166):  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *altera_tse_reset_synchronizer_chain*|aclr could not be matched with a pin
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Info (332104): Reading SDC File: 'bup_3c120_fpga.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {tx_clk_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {tx_clk_inst|altpll_component|auto_generated|pll1|clk[0]} {tx_clk_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {tx_clk_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {tx_clk_inst|altpll_component|auto_generated|pll1|clk[1]} {tx_clk_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {tx_clk_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 20 -duty_cycle 50.00 -name {tx_clk_inst|altpll_component|auto_generated|pll1|clk[2]} {tx_clk_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info (332104): Reading SDC File: 'cpu.sdc'
Info (332104): Reading SDC File: 'tse_mac_constraints.sdc'
Warning (332174): Ignored filter at tse_mac_constraints.sdc(155): clk could not be matched with a port
Warning (332049): Ignored create_clock at tse_mac_constraints.sdc(155): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$DEFAULT_SYSTEM_CLOCK_SPEED" -name altera_tse_${CLK}_$TO_THE_VARIATION_NAME [ get_ports  $CLK]
Warning (332174): Ignored filter at tse_mac_constraints.sdc(158): ff_tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at tse_mac_constraints.sdc(158): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_TX_CLK]
Warning (332174): Ignored filter at tse_mac_constraints.sdc(159): ff_rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at tse_mac_constraints.sdc(159): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_RX_CLK]
Warning (332174): Ignored filter at tse_mac_constraints.sdc(162): tx_clk could not be matched with a port
Warning (332049): Ignored create_clock at tse_mac_constraints.sdc(162): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $TX_CLK]
Warning (332174): Ignored filter at tse_mac_constraints.sdc(163): rx_clk could not be matched with a port
Warning (332049): Ignored create_clock at tse_mac_constraints.sdc(163): Argument <targets> is an empty collection
    Info (332050): create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $RX_CLK]
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_125}] -rise_to [get_clocks {enet_gtx_clk_125}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_125}] -fall_to [get_clocks {enet_gtx_clk_125}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_125}] -rise_to [get_clocks {enet_gtx_clk_125}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_125}] -fall_to [get_clocks {enet_gtx_clk_125}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_125}] -rise_to [get_clocks {enet_gtx_clk_125}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_125}] -fall_to [get_clocks {enet_gtx_clk_125}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_125}] -rise_to [get_clocks {enet_gtx_clk_125}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_125}] -fall_to [get_clocks {enet_gtx_clk_125}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_25}] -rise_to [get_clocks {enet_gtx_clk_25}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_25}] -fall_to [get_clocks {enet_gtx_clk_25}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_25}] -rise_to [get_clocks {enet_gtx_clk_25}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_25}] -fall_to [get_clocks {enet_gtx_clk_25}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_25}] -rise_to [get_clocks {enet_gtx_clk_25}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_25}] -fall_to [get_clocks {enet_gtx_clk_25}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_25}] -rise_to [get_clocks {enet_gtx_clk_25}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_25}] -fall_to [get_clocks {enet_gtx_clk_25}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_2p5}] -rise_to [get_clocks {enet_gtx_clk_2p5}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_2p5}] -fall_to [get_clocks {enet_gtx_clk_2p5}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_2p5}] -rise_to [get_clocks {enet_gtx_clk_2p5}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_2p5}] -fall_to [get_clocks {enet_gtx_clk_2p5}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_2p5}] -rise_to [get_clocks {enet_gtx_clk_2p5}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {tx_clk_2p5}] -fall_to [get_clocks {enet_gtx_clk_2p5}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_2p5}] -rise_to [get_clocks {enet_gtx_clk_2p5}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {tx_clk_2p5}] -fall_to [get_clocks {enet_gtx_clk_2p5}] -hold 0.100
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     clkin_50
    Info (332111):  400.000 enet_gtx_clk_2p5
    Info (332111):   40.000 enet_gtx_clk_25
    Info (332111):    8.000 enet_gtx_clk_125
    Info (332111):    8.000  enet_rx_clk
    Info (332111):  400.000   tx_clk_2p5
    Info (332111):   40.000    tx_clk_25
    Info (332111):    8.000   tx_clk_125
    Info (332111):    8.000 tx_clk_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 tx_clk_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):  400.000 tx_clk_inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node clkin_50~input (placed in PIN AH15 (CLK12, DIFFCLK_7n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[3]
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[25]
Info (176353): Automatically promoted node tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node tx_clk_pll:tx_clk_inst|altpll:altpll_component|tx_clk_pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node tx_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node enet_rx_clk~input (placed in PIN B14 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[1]~10
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|out_valid~3
        Info (176357): Destination node bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info (176467): Node "enet_rx_dv~input" is constrained to location IOIBUF_X0_Y8_N22 to improve DDIO timing
    Info (176467): Node "enet_rx_dv" is constrained to location PIN AB4 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info (176467): Node "enet_rxd[2]~input" is constrained to location IOIBUF_X0_Y12_N22 to improve DDIO timing
    Info (176467): Node "enet_rxd[2]" is constrained to location PIN W7 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info (176467): Node "enet_rxd[1]~input" is constrained to location IOIBUF_X0_Y10_N15 to improve DDIO timing
    Info (176467): Node "enet_rxd[1]" is constrained to location PIN AA6 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info (176467): Node "enet_rxd[3]~input" is constrained to location IOIBUF_X0_Y13_N8 to improve DDIO timing
    Info (176467): Node "enet_rxd[3]" is constrained to location PIN Y6 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info (176467): Node "bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info (176467): Node "enet_rxd[0]~input" is constrained to location IOIBUF_X0_Y11_N15 to improve DDIO timing
    Info (176467): Node "enet_rxd[0]" is constrained to location PIN W8 to improve DDIO timing
Info (176233): Starting register packing
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 100 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 47 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_tx:the_sgdma_tx|reset_n~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|sgdma_rx:the_sgdma_rx|reset_n~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|bup_3c120_fpga_sopc_reset_osc_clk_domain_synch_module:bup_3c120_fpga_sopc_reset_osc_clk_domain_synch|data_out~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|sld_hub:auto_hub|clr_reg
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0]~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|reset_n_sources~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|bup_3c120_fpga_sopc:bup_3c120_fpga_sopc_inst|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |bup_3c120_fpga|sld_hub:auto_hub|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 14 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:05
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "enet_led_link1000"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "enet_led_link1000" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fsa" is assigned to location or region, but does not exist in design
    Warning (15706): Node "fsd" is assigned to location or region, but does not exist in design
    Warning (15706): Node "user_led" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:54
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 2 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:02:20
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.21 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:03:44
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/Board_Design/Regression_Test/CycloneIII_3C120_dev_kit/11.1_Format/Installer_Package_Prep/CycloneIII_3C120_FPGA/examples/board_update_portal/bup_3c120_fpga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 965 megabytes
    Info: Processing ended: Fri Nov 18 11:16:25 2011
    Info: Elapsed time: 00:06:20
    Info: Total CPU time (on all processors): 00:07:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Board_Design/Regression_Test/CycloneIII_3C120_dev_kit/11.1_Format/Installer_Package_Prep/CycloneIII_3C120_FPGA/examples/board_update_portal/bup_3c120_fpga.fit.smsg.


