标题title
除法器、处理器和计算装置
摘要abst
本公开涉及一种除法器、处理器和计算装置。除法器包括：第一级移位电路，被配置为将接收到的第一操作数向左移位以产生第二操作数；第一级选择电路，被配置为从预设倍数的第三操作数中选择出第一预设倍数的第三操作数作为第四操作数；以及第一级运算电路，被配置为计算第二操作数减去第四操作数的差和第一预设倍数的或运算结果作为第五操作数。
权利要求书clms
1.一种除法器，其特征在于，所述除法器用于执行被除数和除数之间的除法运算，所述除法器包括：至少一个移位电路，所述至少一个移位电路包括第一级移位电路，所述第一级移位电路被配置为将接收到的第一操作数向左移位以产生第二操作数，其中，初始输入所述除法器的第一操作数是根据被除数产生的；至少一个选择电路，所述至少一个选择电路包括第一级选择电路，所述第一级选择电路被配置为从预设倍数的第三操作数中选择出第一预设倍数的第三操作数作为第四操作数，其中，第三操作数是根据除数产生的，第二操作数大于或等于第一预设倍数的第三操作数、且第二操作数小于第二预设倍数的第三操作数，第二预设倍数比第一预设倍数大一；以及至少一个运算电路，所述至少一个运算电路包括第一级运算电路，所述第一级运算电路的第一输入端连接至所述第一级移位电路的输出端，所述第一级运算电路的第二输入端连接至所述第一级选择电路的输出端，所述第一级运算电路被配置为计算第二操作数减去第四操作数的差和第一预设倍数的或运算结果作为第五操作数。2. 根据权利要求1所述的除法器，其特征在于，所述至少一个移位电路还包括第二级移位电路，所述第二级移位电路的输入端连接至所述第一级运算电路的输出端，所述第二级移位电路被配置为将接收到的第五操作数向左移位以产生第六操作数；所述至少一个选择电路还包括第二级选择电路，所述第二级选择电路被配置为从预设倍数的第七操作数中选择出第三预设倍数的第七操作数作为第八操作数，其中，第七操作数是根据除数产生的，第六操作数大于或等于第三预设倍数的第七操作数、且第六操作数小于第四预设倍数的第七操作数，第四预设倍数比第三预设倍数大一；以及所述至少一个运算电路还包括第二级运算电路，所述第二级运算电路的第一输入端连接至所述第二级移位电路的输出端，所述第二级运算电路的第二输入端连接至所述第二级选择电路的输出端，所述第二级运算电路被配置为计算第六操作数减去第八操作数的差和第三预设倍数的或运算结果作为第九操作数。3. 根据权利要求2所述的除法器，其特征在于，第二操作数相对于第一操作数向左移动的位数等于第六操作数相对于第五操作数向左移动的位数；第三操作数等于第七操作数；以及所述第一级选择电路所接收的预设倍数的第三操作数分别等于所述第二级选择电路所接收的相应预设倍数的第七操作数。4.根据权利要求1所述的除法器，其特征在于，所述至少一个运算电路中的最末一级运算电路的输出端连接至所述至少一个移位电路中的最初一级移位电路的输入端，且所述最末一级运算电路被配置为将其计算所得的或运算结果返回给所述最初一级移位电路作为更新的操作数，以进入所述除法器中的下一个循环运算。5.根据权利要求1所述的除法器，其特征在于，选择电路包括多路选择器，所述多路选择器包括多个输入端、控制端和输出端，多路选择器被配置为在控制端的控制信号的作用下从多个输入端输入的多个操作数中选择出一个操作数从输出端输出。6.根据权利要求1所述的除法器，其特征在于，选择电路包括多个与运算单元和一个或运算单元，所述多个与运算单元并列设置，且每个与运算单元的输出端连接至或运算单元的输入端，所述多个与运算单元中的每个与运算单元的两个输入端分别被配置为接收相应的一个操作数和控制信号，所述或运算单元被配置为将来自所述多个与运算单元的操作数和控制信号的多个与运算结果进行或运算并输出或运算结果。7.根据权利要求1所述的除法器，其特征在于，运算电路包括：第一加减法器，所述第一加减法器被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差；多个拼接器，所述多个拼接器中的每个拼接器的输入端连接至所述第一加减法器的输出端，且拼接器被配置为根据来自所述第一加减法器的差和相应的预设倍数产生拼接的操作数，其中，拼接的操作数的高位部分为所述差、低位部分为所述相应的预设倍数、中位部分为被减数的相应中位部分；以及第一选择器，所述第一选择器的输入端连接至相应的移位电路的输出端和所述多个拼接器中的每个拼接器的输出端，且所述第一选择器被配置为从来自移位电路和来自拼接器的操作数中选择出相应的操作数。8.根据权利要求1所述的除法器，其特征在于，运算电路包括：第一加减法器，所述第一加减法器被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差；多个或门，所述多个或门中的每个或门的输入端连接至所述第一加减法器的输出端，且或门被配置为计算来自所述第一加减法器的差和相应的预设倍数的或运算结果；以及第一选择器，所述第一选择器的输入端连接至相应的移位电路的输出端和所述多个或门中的每个或门的输出端，且所述第一选择器被配置为从来自移位电路的操作数和来自或门的或运算结果中选择出相应的操作数。9.根据权利要求1所述的除法器，其特征在于，所述除法器还包括预处理电路，所述预处理电路包括以下中的至少一者：第一寄存器，所述第一寄存器的输出端连接至所述至少一个移位电路中的最初一级移位电路的输入端，且所述第一寄存器被配置为暂存要输入至所述最初一级移位电路中的操作数；第二选择器，所述第二选择器的输出端连接至所述第一寄存器的输入端，且所述第二选择器被配置为从根据被除数产生的操作数和来自所述至少一个运算电路中的最末一级运算电路返回的操作数中选择出要进入下一个循环运算的操作数；第二寄存器，所述第二寄存器的输出端至少连接至一个选择电路的一个输入端，且所述第二寄存器被配置为暂存要输入至该选择电路中的操作数；一个或多个倍数计算电路，所述一个或多个倍数计算电路中的每个倍数计算电路分别被配置为计算相应的预设倍数的操作数；以及一个或多个第三寄存器，所述一个或多个第三寄存器中的每个第三寄存器的输入端分别连接至相应的倍数计算电路的输出端，每个第三寄存器的输出端分别至少连接至一个选择电路的相应的输入端，且第三寄存器被配置为暂存要输入至该选择电路中的相应的预设倍数的操作数。10.根据权利要求9所述的除法器，其特征在于，倍数计算电路包括偶数倍数计算电路，偶数倍数计算电路包括第一移位器，所述第一移位器被配置为将中间操作数向左移动一位以产生偶数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。11.根据权利要求9所述的除法器，其特征在于，倍数计算电路包括奇数倍数计算电路，奇数倍数计算电路包括第二移位器和第二加减法器，所述第二移位器被配置为将中间操作数向左移动一位以产生两倍的中间操作数，所述第二加减法器被配置为将两倍的中间操作数和初始操作数相加以产生奇数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。12.根据权利要求9所述的除法器，其特征在于，所述倍数计算电路包括奇数倍数计算电路，所述奇数倍数计算电路包括：第二加减法器，所述第二加减法器与所述至少一个运算电路中的一个运算电路的第一加减法器为同一加减法器，所述第一加减法器的输出端连接至相应的第三寄存器的输入端；第三选择器，所述第三选择器的第一输入端被配置为接收两倍的中间操作数，所述第三选择器的第二输入端连接至与所述一个运算电路处于同一级的一个移位电路的输出端，所述第三选择器的输出端连接至所述第一加减法器的第一输入端，其中，中间操作数为整数倍数的初始操作数；第四选择器，所述第四选择器的第一输入端连接至与所述一个运算电路处于同一级的一个选择电路的输出端，所述第四选择器的第二输入端被配置为接收初始操作数，所述第四选择器的输出端连接至所述第一加减法器的第二输入端；其中，在计算预设倍数的初始操作数的情况下，所述第三选择器被配置为选择出两倍的中间操作数，所述第四选择器被配置为选择出初始操作数，并将所述第一加减法器输出的预设倍数的初始操作数返回给所述第三寄存器；以及在进行所述除法器中的除法运算的情况下，所述第三选择器被配置为选择出所述一个移位电路输出的操作数，所述第四选择器被配置为选择出所述一个选择电路输出的操作数。13.根据权利要求1所述的除法器，其特征在于，所述除法器还包括：计数器，所述计数器被配置为记录所述除法器中的循环运算的次数。14. 根据权利要求1所述的除法器，其特征在于，被除数具有第一预设位数B1，除数具有第三预设位数B3，初始输入所述除法器的第一操作数是在被除数的高位侧对被除数补充B3个零而产生的，以及第三操作数是在除数的低位侧对除数补充B1个零而产生的。15.根据权利要求14所述的除法器，其特征在于，在剩余位数Br和第二预设位数B2满足Br≥B2的情况下，第二操作数是将第一操作数向左移动第二预设位数B2而产生的；以及在剩余位数Br和第二预设位数B2满足Br＜B2的情况下，第二操作数是将第一操作数向左移动剩余位数Br而产生的；其中，剩余位数Br满足Br=B3-N*B0，B0为所述至少一个移位电路在所述除法器的非最末循环运算中的总向左移动位数，N为所述除法器中已进行的循环次数，且Br≥1，B2＞1。16.根据权利要求15所述的除法器，其特征在于，所述除法器被配置为在Br≤B2的情况下再进行最后一次循环运算。17.根据权利要求15所述的除法器，其特征在于，预设倍数的第三操作数包括在一倍至M0倍范围中的所有整数倍数的第三操作数，其中，在Br≥B2的情况下，M0=2B2-1，以及在Br＜B2的情况下，M0=2Br-1。18.一种处理器，其特征在于，所述处理器包括根据权利要求1至17中任一项所述的除法器。19.根据权利要求18所述的处理器，其特征在于，所述处理器包括神经网络处理器、中央处理器、协处理器、数字信号处理器和专用指令处理器中的至少一者。20.一种计算装置，其特征在于，所述计算装置包括根据权利要求1至17中任一项所述的除法器或根据权利要求18或19所述的处理器。
说明书desc
技术领域本公开涉及电子电路技术领域，具体而言，涉及一种除法器、处理器和计算装置。背景技术除法器是一种用于执行除法的装置，其可以根据被除数和除数得出商和余数，在各种运算处理中有着广泛的应用。然而，在目前的循环除法器中，随着被除数和除数的位数增多，需要增多除法器中相应部件的处理位数，且除法器中所需执行的循环运算的次数也在增大，导致装置复杂度和运算成本的上升。因此，存在对除法器进行改进的需要。发明内容本公开的目的之一在于提供一种除法器、处理器和计算装置。根据本公开的第一方面，提供了一种除法器，所述除法器用于执行被除数和除数之间的除法运算，所述除法器包括：至少一个移位电路，所述至少一个移位电路包括第一级移位电路，所述第一级移位电路被配置为将接收到的第一操作数向左移位以产生第二操作数，其中，初始输入所述除法器的第一操作数是根据被除数产生的；至少一个选择电路，所述至少一个选择电路包括第一级选择电路，所述第一级选择电路被配置为从预设倍数的第三操作数中选择出第一预设倍数的第三操作数作为第四操作数，其中，第三操作数是根据除数产生的，第二操作数大于或等于第一预设倍数的第三操作数、且第二操作数小于第二预设倍数的第三操作数，第二预设倍数比第一预设倍数大一；以及，至少一个运算电路，所述至少一个运算电路包括第一级运算电路，所述第一级运算电路的第一输入端连接至所述第一级移位电路的输出端，所述第一级运算电路的第二输入端连接至所述第一级选择电路的输出端，所述第一级运算电路被配置为计算第二操作数减去第四操作数的差和第一预设倍数的或运算结果作为第五操作数。在一些实施例中，所述至少一个移位电路还包括第二级移位电路，所述第二级移位电路的输入端连接至所述第一级运算电路的输出端，所述第二级移位电路被配置为将接收到的第五操作数向左移位以产生第六操作数；所述至少一个选择电路还包括第二级选择电路，所述第二级选择电路被配置为从预设倍数的第七操作数中选择出第三预设倍数的第七操作数作为第八操作数，其中，第七操作数是根据除数产生的，第六操作数大于或等于第三预设倍数的第七操作数、且第六操作数小于第四预设倍数的第七操作数，第四预设倍数比第三预设倍数大一；以及，所述至少一个运算电路还包括第二级运算电路，所述第二级运算电路的第一输入端连接至所述第二级移位电路的输出端，所述第二级运算电路的第二输入端连接至所述第二级选择电路的输出端，所述第二级运算电路被配置为计算第六操作数减去第八操作数的差和第三预设倍数的或运算结果作为第九操作数。在一些实施例中，第二操作数相对于第一操作数向左移动的位数等于第六操作数相对于第五操作数向左移动的位数；第三操作数等于第七操作数；以及，所述第一级选择电路所接收的预设倍数的第三操作数分别等于所述第二级选择电路所接收的相应预设倍数的第七操作数。在一些实施例中，所述至少一个运算电路中的最末一级运算电路的输出端连接至所述至少一个移位电路中的最初一级移位电路的输入端，且所述最末一级运算电路被配置为将其计算所得的或运算结果返回给所述最初一级移位电路作为更新的操作数，以进入所述除法器中的下一个循环运算。在一些实施例中，选择电路包括多路选择器，所述多路选择器包括多个输入端、控制端和输出端，多路选择器被配置为在控制端的控制信号的作用下从多个输入端输入的多个操作数中选择出一个操作数从输出端输出。在一些实施例中，选择电路包括多个与运算单元和一个或运算单元，所述多个与运算单元并列设置，且每个与运算单元的输出端连接至或运算单元的输入端，所述多个与运算单元中的每个与运算单元的两个输入端分别被配置为接收相应的一个操作数和控制信号，所述或运算单元被配置为将来自所述多个与运算单元的操作数和控制信号的多个与运算结果进行或运算并输出或运算结果。在一些实施例中，运算电路包括：第一加减法器，所述第一加减法器被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差；多个拼接器，所述多个拼接器中的每个拼接器的输入端连接至所述第一加减法器的输出端，且拼接器被配置为根据来自所述第一加减法器的差和相应的预设倍数产生拼接的操作数，其中，拼接的操作数的高位部分为所述差、低位部分为所述相应的预设倍数、中位部分为被减数的相应中位部分；以及，第一选择器，所述第一选择器的输入端连接至相应的移位电路的输出端和所述多个拼接器中的每个拼接器的输出端，且所述第一选择器被配置为从来自移位电路和来自拼接器的操作数中选择出相应的操作数。在一些实施例中，运算电路包括：第一加减法器，所述第一加减法器被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差；多个或门，所述多个或门中的每个或门的输入端连接至所述第一加减法器的输出端，且或门被配置为计算来自所述第一加减法器的差和相应的预设倍数的或运算结果；以及，第一选择器，所述第一选择器的输入端连接至相应的移位电路的输出端和所述多个或门中的每个或门的输出端，且所述第一选择器被配置为从来自移位电路的操作数和来自或门的或运算结果中选择出相应的操作数。在一些实施例中，所述除法器还包括预处理电路，所述预处理电路包括以下中的至少一者：第一寄存器，所述第一寄存器的输出端连接至所述至少一个移位电路中的最初一级移位电路的输入端，且所述第一寄存器被配置为暂存要输入至所述最初一级移位电路中的操作数；第二选择器，所述第二选择器的输出端连接至所述第一寄存器的输入端，且所述第二选择器被配置为从根据被除数产生的操作数和来自所述至少一个运算电路中的最末一级运算电路返回的操作数中选择出要进入下一个循环运算的操作数；第二寄存器，所述第二寄存器的输出端至少连接至一个选择电路的一个输入端，且所述第二寄存器被配置为暂存要输入至该选择电路中的操作数；一个或多个倍数计算电路，所述一个或多个倍数计算电路中的每个倍数计算电路分别被配置为计算相应的预设倍数的操作数；以及，一个或多个第三寄存器，所述一个或多个第三寄存器中的每个第三寄存器的输入端分别连接至相应的倍数计算电路的输出端，每个第三寄存器的输出端分别至少连接至一个选择电路的相应的输入端，且第三寄存器被配置为暂存要输入至该选择电路中的相应的预设倍数的操作数。在一些实施例中，倍数计算电路包括偶数倍数计算电路，偶数倍数计算电路包括第一移位器，所述第一移位器被配置为将中间操作数向左移动一位以产生偶数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。在一些实施例中，倍数计算电路包括奇数倍数计算电路，奇数倍数计算电路包括第二移位器和第二加减法器，所述第二移位器被配置为将中间操作数向左移动一位以产生两倍的中间操作数，所述第二加减法器被配置为将两倍的中间操作数和初始操作数相加以产生奇数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。在一些实施例中，所述倍数计算电路包括奇数倍数计算电路，所述奇数倍数计算电路包括：第二加减法器，所述第二加减法器与所述至少一个运算电路中的一个运算电路的第一加减法器为同一加减法器，所述第一加减法器的输出端连接至相应的第三寄存器的输入端；第三选择器，所述第三选择器的第一输入端被配置为接收两倍的中间操作数，所述第三选择器的第二输入端连接至与所述一个运算电路处于同一级的一个移位电路的输出端，所述第三选择器的输出端连接至所述第一加减法器的第一输入端，其中，中间操作数为整数倍数的初始操作数；第四选择器，所述第四选择器的第一输入端连接至与所述一个运算电路处于同一级的一个选择电路的输出端，所述第四选择器的第二输入端被配置为接收初始操作数，所述第四选择器的输出端连接至所述第一加减法器的第二输入端；其中，在计算预设倍数的初始操作数的情况下，所述第三选择器被配置为选择出两倍的中间操作数，所述第四选择器被配置为选择出初始操作数，并将所述第一加减法器输出的预设倍数的初始操作数返回给所述第三寄存器；以及在进行所述除法器中的除法运算的情况下，所述第三选择器被配置为选择出所述一个移位电路输出的操作数，所述第四选择器被配置为选择出所述一个选择电路输出的操作数。在一些实施例中，所述除法器还包括：计数器，所述计数器被配置为记录所述除法器中的循环运算的次数。在一些实施例中，被除数具有第一预设位数B1，除数具有第三预设位数B3，初始输入所述除法器的第一操作数是在被除数的高位侧对被除数补充B3个零而产生的，以及第三操作数是在除数的低位侧对除数补充B1个零而产生的。在一些实施例中，在剩余位数Br和第二预设位数B2满足Br≥B2的情况下，第二操作数是将第一操作数向左移动第二预设位数B2而产生的；以及，在剩余位数Br和第二预设位数B2满足Br＜B2的情况下，第二操作数是将第一操作数向左移动剩余位数Br而产生的；其中，剩余位数Br满足Br=B3-N*B0，B0为所述至少一个移位电路在所述除法器的非最末循环运算中的总向左移动位数，N为所述除法器中已进行的循环次数，且Br≥1，B2＞1。在一些实施例中，所述除法器被配置为在Br≤B2的情况下再进行最后一次循环运算。在一些实施例中，预设倍数的第三操作数包括在一倍至M0倍范围中的所有整数倍数的第三操作数，其中，在Br≥B2的情况下，M0=2B2-1，以及在Br＜B2的情况下，M0=2Br-1。根据本公开的第二方面，提供了一种处理器，所述处理器包括如上所述的除法器。在一些实施例中，所述处理器包括神经网络处理器、中央处理器、协处理器、数字信号处理器和专用指令处理器中的至少一者。根据本公开的第三方面，提供了一种计算装置，所述计算装置包括如上所述的除法器或如上所述的处理器。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示出了一种除法运算流程的示意图；图2示出了一种用于实现图1中的除法运算流程的除法器的电路结构示意图；图3示出了根据本公开的一示例性实施例的除法器的电路结构示意图；图4示出了图3的除法器中的除法运算流程的示意图；图5示出了根据本公开的另一示例性实施例的除法器的至少部分电路结构示意图；图6示出了图5的除法器中的部分除法运算流程的示意图；图7示出了根据本公开的一具体示例的除法器的电路结构示意图；图8示出了本公开的第一具体实施例中除法器的电路结构示意图；图9示出了图8的除法器中的除法运算流程的示意图；图10示出了本公开的第二具体实施例中除法器的电路结构示意图；图11和图11分别示出了本公开的具体示例中用作选择电路的AO22模块和AO222模块的结构示意图；图12示出了本公开的第三具体实施例中除法器的电路结构示意图；图13示出了本公开的第四具体实施例中除法器的电路结构示意图；图14示出了图13的除法器中的除法运算流程的示意图；图15示出了本公开的第五具体实施例中除法器的电路结构示意图；图16示出了图15的除法器中的除法运算流程的示意图；图17示出了根据本公开的一示例性实施例的计算装置的框图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。具体实施方式下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。一种循环除法器可以基于图1中所示的除法运算流程来运行，以得出被除数D1除以除数D2的商Q和余数R。在下文中，以被除数D1和除数D2的位数均为32位为例来具体阐述除法器的结构和运算流程。然而可以理解的是，被除数D1和除数D2也可以具有其他的位数，且它们的位数可以彼此相同或不同。例如，在被除数D1为m位，除数D2为n位的情况下，可以在m位的被除数D1的高位侧补充除数D2的位数个零，以产生操作数X={n'h0,D1}，并在n位的除数D2的低位侧补充被除数D1的位数个零，以产生操作数Y={D2,m'h0}，以待继续进行除法运算。或者，在被除数和除数的位数不同的情况下，也可以通过换算电路等将它们转换成具有相同的位数，以便继续计算。如图1所示，在获取到被除数D1和除数D2之后，为了便于在后续的运算过程中对被除数D1进行移位和便于进行操作数之间的比较，可以首先对被除数D1和除数D2进行初始化或预处理。在图1中，可以在32位的被除数D1的高位侧补充32位的零，以产生操作数X={32'h0,D1}，并在32位的除数D2的低位侧补充32位的零，以产生操作数Y={D2,32'h0}。此外，还可以初始化循环计数i=0，该循环计数i可以用于记录循环除法器中进行的循环运算的次数，从而在达到预设循环计数的情况下跳出循环，得出正确的商Q和余数R。在循环除法器的每次循环中，可以将操作数X向左移动一位，用X＜＜1重新对X进行赋值；然后比较更新的X和Y之间的大小；在X≥Y的情况下，将X重新赋值为X=X-Y+1，而在X＜Y的情况下，保持X不变。此外，还可以将循环计数i累加1，以记录本次循环。进一步地，比较循环计数i和预设循环计数；在i＜32的情况下，将当前的X返回以进入下一个循环进行运算，而在i≥32的情况下，跳出循环并输出当前的X，其中，所输出的X的低32位表示被除数D1除以除数D2的商Q，即Q=X，而所输出的X的高32位表示被除数D1除以除数D2的余数R，即R=X。此外，对于更一般的情况，即在被除数D1为m位，除数D2为n位的情况下，如上文所述，可以在m位的被除数D1的高位侧补充除数D2的位数个零，以产生操作数X={n'h0,D1}，并在n位的除数D2的低位侧补充被除数D1的位数个零，以产生操作数Y={D2,m'h0}，此时预设循环计数为m，即在按照上述循环算法循环m次后，或者说在i≥m的情况下，跳出循环并输出当前的X，其中，所输出的X的低m位表示被除数D1除以除数D2的商Q，即Q=X，而所输出的X的高n位表示被除数D1除以除数D2的余数R，即R=X。图2示出了一种用于实现图1中所示的除法运算流程的除法器的电路结构示意图，该除法器可以包括输入选择器142’、寄存器141’和143’、移位器110’、加减法器131’和输出选择器133’。输入选择器142’的一个输入端可以用于接收被除数D1，另一个输入端连接至输出选择器133’的输出端以接收返回的操作数。寄存器141’连接在输入选择器142’的输出端和移位器110’的输入端之间。寄存器143’可以用于接收除数D2，寄存器143’的输出端连接至加减法器131’的一个输入端。移位器110’的输出端连接至加减法器131’的另一个输入端，且移位器110’的输出端还连接至输出选择器133’的一个输入端。加减法器131’的输出端则连接至输出选择器133’的另一个输入端。在除法器的首次循环运算中，输入选择器142’选择出被除数D1。寄存器141’可以暂存根据被除数D1产生的操作数X，而寄存器143’可以暂存根据除数D2产生的操作数Y。操作数X被移位器110’向左移动一位，移位后的X被输入至加减法器131’和输出选择器133’。另外，操作数Y也被输入至加减法器131’。这样，加减法器131’可以计算X-Y+1的值。输出选择器133’在X≥Y的情况下，选择出X-Y+1作为更新的X返回给输入选择器142’，而在X＜Y的情况下，选择出直接来自移位器110’的X返回给输入选择器142’。在除法器的非首次循环运算中，输入选择器142’选择出由输出选择器133’返回的X以进入下一个循环。在达到预设循环计数的情况下，跳出循环，且输出选择器133’可以输出当前的X，其中，当前的X的低32位表示被除数D1除以除数D2的商Q，而当前的X的高32位表示被除数D1除以除数D2的余数R。在图2所示的循环除法器中，循环的次数等于被除数或除数的位数。因此，随着被除数或除数的位数增大，循环次数也相应增多，导致计算延时的增加和计算效率的下降。此外，由于初始化过程中对被除数和除数进行了补位，且在运算过程中需要计算X-Y+1的值，因此在除法器中需要设置与补位后产生的操作数的位数相等的加减法器，这将导致除法器的电路结构变得复杂、占用的芯片面积增大，且装置成本相应增高。为了解决上述至少一个问题，本公开提出了一种除法器。在本公开的一示例性实施例中，如图3所示，除法器可以包括至少一个移位电路、至少一个选择电路和至少一个运算电路，该除法器可以用于实现图4中所示的除法运算流程。如图3和图4所示，至少一个移位电路可以包括第一级移位电路110a，该第一级移位电路110a可以被配置为将接收到的第一操作数向左移位以产生第二操作数。这里，初始输入除法器的第一操作数可以是根据被除数产生的，例如通过对被除数进行补位而产生，所补充的位数可以等于除数的位数；或者，第一操作数也可以是由前一级运算电路输出的、或由最末一级运算电路返回的操作数，以用于继续进行除法运算。在一具体示例中，假设被除数具有第一预设位数B1，除数具有第三预设位数B3，那么初始输入除法器的第一操作数可以是在被除数的高位侧对被除数补充B3个零而产生的，即第一操作数的位数为B1+B3。在一具体示例中，在第一预设位数B1和第三预设位数B3相等的情况下，第一操作数的位数为2B1。在剩余位数Br和第二预设位数B2满足Br≥B2的情况下，第二操作数可以是将第一操作数向左移动第二预设位数B2而产生的；而在剩余位数Br和第二预设位数B2满足Br＜B2的情况下，第二操作数可以是将第一操作数向左移动剩余位数Br而产生的。这里，剩余位数Br满足Br=B3-N*B0，其中B0为除法器中的所有移位电路在除法器的非最末循环运算中的总向左移动位数，N为除法器中已进行的循环次数。为了减少除法器中需要进行的循环运算的次数，第二预设位数B2可以是大于1的，即至少在非最末循环运算中，第一级移位电路110a将第一操作数向左移动两位或更多位，以帮助减少运算时间和提升运算效率。此外，为了保证除法运算的正确性，剩余位数Br可以满足Br≥1。除法器可以被配置为在Br≤B2的情况下再进行最后一次循环运算。换句话说，当在除法器中对初始根据被除数产生的第一操作数向左移动的总位数等于对被除数进行补位的位数时，除法器即停止循环，此时相应的运算电路所输出的操作数的低B1位部分表示商、高B3位部分表示余数。如图3和图4所示，至少一个选择电路可以包括第一级选择电路120a，该第一级选择电路120a可以被配置为从预设倍数的第三操作数中选择出第一预设倍数的第三操作数作为第四操作数。这里，第三操作数可以是根据除数产生的，例如通过对除数进行补位而产生，补位的位数可以等于被除数的位数。在一具体示例中，在被除数具有第一预设位数B1的情况下，第三操作数可以是在除数的低位侧对除数补充B1个零而产生的。输入至第一级选择电路120a的预设倍数的第三操作数可以包括在一倍至M0倍范围中的所有整数倍数的第三操作数，其中，在Br≥B2的情况下，M0=2B2-1，以及在Br＜B2的情况下，M0=2Br-1。由此可见，第一级选择电路120a可以具有个输入端，以在任何情况下都足够接收相应的预设倍数的第三操作数。进一步地，所选择出的第一预设倍数的第三操作数可以满足以下条件：第二操作数大于或等于第一预设倍数的第三操作数、且第二操作数小于第二预设倍数的第三操作数，这里第二预设倍数比第一预设倍数大一。如图3和图4所示，至少一个运算电路可以包括第一级运算电路130a，该第一级运算电路130a的第一输入端连接至第一级移位电路110a的输出端，第二输入端连接至第一级选择电路120a的输出端，且第一级运算电路130a可以被配置为计算第二操作数减去第四操作数的差和第一预设倍数的或运算结果作为第五操作数。根据除法器中的循环情况，第五操作数可以被输入至下一级移位电路或返回给最初一级移位电路，以用于后续运算；或者，可以根据所输出的第五操作数提取出被除数除以除数所得的商和余数。在本公开的另一示例性实施例中，如图5和图6所示，除法器还可以包括第二级移位电路110b、第二级选择电路120b和第二级运算电路130b，从而进一步增加每次循环运算中向左移动的位数，减少循环运算次数。如图5和图6所示，第二级移位电路110b的输入端可以连接至第一级运算电路130a的输出端，第二级移位电路110b可以被配置为将接收到的第五操作数向左移位以产生第六操作数。在一些实施例中，第六操作数相对于第五操作数向左移动的位数可以等于第二操作数相对于第一操作数向左移动的位数。这样，第一级移位电路110a和第二级移位电路110b可以具有相同或相似的结构，从而简化除法器电路的设计。然而可以理解的是，在其他一些实施例中，根据需要，第六操作数相对于第五操作数向左移动的位数也可以不等于第二操作数相对于第一操作数向左移动的位数，在此不作限制。如图5和图6所示，第二级选择电路120b可以被配置为从预设倍数的第七操作数中选择出第三预设倍数的第七操作数作为第八操作数。这里，第七操作数也可以是根据除数产生的，例如通过对除数进行补位而产生。在一些实施例中，第七操作数可以等于第三操作数。例如，在被除数具有第一预设位数B1的情况下，第七操作数可以是在除数的低位侧对除数补充B1个零而产生的。在第六操作数相对于第五操作数向左移动的位数等于第二操作数相对于第一操作数向左移动的位数的情况下，第二级选择电路120b所接收的预设倍数的第七操作数可以分别等于第一级选择电路120a所接收的相应预设倍数的第三操作数。这样，第二级选择电路120b和第一级选择电路120a可以具有相同或相似的电路结构，从而简化除法器的电路设计。然而可以理解的是，在其他一些实施例中，在非最末循环运算中，输入至第二级选择电路120b的预设倍数的第七操作数可以包括在一倍至M0’倍范围中的所有整数倍数的第七操作数，其中，M0’=2B2’-1，B2’为第二级移位电路110b在非最末循环运算中将操作数向左移动的位数，其可以不等于第一级移位电路110a在非最末循环运算中将操作数向左移动的位数B2。类似地，所选择出的第三预设倍数的第七操作数满足以下条件：第六操作数大于或等于第三预设倍数的第七操作数、且第六操作数小于第四预设倍数的第七操作数，这里第四预设倍数比第三预设倍数大一。如图5和图6所示，第二级运算电路130b的第一输入端连接至第二级移位电路110b的输出端，第二级运算电路130b的第二输入端连接至第二级选择电路120b的输出端，且第二级运算电路130b可以被配置为计算第六操作数减去第八操作数的差和第三预设倍数的或运算结果作为第九操作数。根据除法器中的循环情况，第九操作数可以被输入至下一级移位电路或返回给最初一级移位电路，以用于后续运算；或者，可以根据第九操作数提取出商和余数。类似地，在一些实施例中，第二级运算电路130b和第一级运算电路130a可以具有相同或相似的电路结构，以简化除法器的电路设计。可以理解的是，在本公开的除法器中，还可以包括更多级的移位电路、选择电路和运算电路，从而进一步增大每次循环运算中能够移动的位数，以减小除法器中所需进行的循环运算的次数。相邻两级电路之间的连接方式与图5中所示的第一级电路和第二级电路之间的连接方式类似。换句话说，可以将任意两级相邻电路中的前一级移位电路视为第一级移位电路，后一级移位电路视为第二级移位电路，前一级选择电路视为第一级选择电路，后一级选择电路视为第二级选择电路，前一级运算电路视为第一级运算电路，后一级运算电路视为第二级运算电路，并参考图5中所示的方式进行连接，在此不再赘述。在一些实施例中，除法器的运算电路中的最末一级运算电路的输出端可以连接至移位电路中的最初一级移位电路的输入端，且最末一级运算电路可以被配置为将其计算所得的或运算结果返回给最初一级移位电路作为更新的操作数，以进入除法器的下一次循环运算。例如，在图3所示的具体示例中，除法器包括共一级电路，因此第一级运算电路130a的输出端可以连接至第一级移位电路110a的输入端，以返回相应的操作数。在图7所示的具体示例中，除法器共包括三级电路，因此第三级运算电路130c的输出端可以连接至第一级移位电路110a的输入端，以返回相应的操作数。此外，通常情况下，当达到预设循环计数而跳出循环时，可以根据除法器中的最末一级运算电路输出的或运算结果来提取出商和余数。然而在另一些情况下，尤其是当除法器包含较多级电路时，有可能在最后一次循环运算中，在最末一级移位电路之前的某一移位电路处，对根据被除数产生的操作数进行移位的总位数就已经达到了对被除数进行补位的位数，此时，可以根据与这个非最末一级移位电路同一级的运算电路所产生的或运算结果来提取出正确的商和余数，这样最末一级移位电路可以不进行任何运算。另外可以理解的是，在除法器包含足够多级电路的情况下，有可能在首次循环运算中就可以得出正确的商和余数，而无需将最末一级运算电路产生的或运算结果返回给最初一级移位电路以进入下一次循环运算，即此时的预设循环计数可以为1。下面将基于若干个具体实施例来示例性地描述除法器中电路的具体结构和相应的除法运算流程。在第一实施例中，如图8所示，除法器可以包括第一级移位电路110a、第一级选择电路120a和第一级运算电路130a，该除法器可以用于实现图9中所示的除法运算流程。其中，被除数D1的第一预设位数B1和除数D2的第三预设位数B3可以相等，均为32。在被除数D1的高位侧补充32个零可以得出初始的第一操作数X={32'h0,D1}，在除数D2的低位侧补充32个零可以得出第三操作数Y1={D2,32'h0}。在每次循环运算中，第一级移位电路110a每次将第一操作数X向左移动的第二预设位数B2可以为2，相应地，计算出该除法器中的预设循环计数为16，即执行共16次循环运算以得出商Q和余数R。这里的第一级移位电路110a可以包括一个或多个移位器。根据第二预设位数B2=2可知，在每次循环运算中有可能需要比较第一操作数X和三倍的第三操作数Y3、第一操作数X和两倍的第三操作数Y2以及第一操作数X和第三操作数Y1。为了简化除法器的电路结构，可以在初始化或预处理过程中预先计算出三倍的第三操作数Y3，而两倍的第三操作数Y2可以通过将第三操作数Y1向左移动一位来简单地得到。在每次循环运算中，可以首先比较X和Y3，在X≥Y3的情况下，可以计算X和Y3的差，再计算该差与倍数3的或运算结果，将该或运算结果作为第五操作数；在X＜Y3的情况下，继续比较X和Y2，在X≥Y2的情况下，可以计算X和Y2的差，再计算该差与倍数2的或运算结果，将该或运算结果作为第五操作数；在X＜Y2的情况下，继续比较X和Y1，在X≥Y1的情况下，可以计算X和Y1的差，再计算该差与倍数1的或运算结果，将该或运算结果作为第五操作数；在X＜Y1的情况下，将原来的第一操作数X作为第五操作数。除法器的第一级选择电路120a和第一级运算电路130a可以用于实现上述确定第五操作数的过程。然后，将循环计数i累加1，并比较当前的循环计数和预设循环计数，若当前的循环计数小于预设循环计数，则将第五操作数返回给第一移位电路110a作为更新的第一操作数以进入下一个循环；否则，可以根据第五操作数得出商Q和余数R，其中第五操作数的低32位为商Q，高32位为余数R。在图8所示的具体实施例中，除法器可以包括预处理电路，用于对被除数、除数等进行预处理或初始化操作。例如，如图8所示，预处理电路可以包括第一寄存器141，该第一寄存器141的输出端可以连接至除法器的至少一个移位电路中的最初一级移位电路的输入端，且第一寄存器141可以被配置为暂存要输入至最初一级移位电路中的操作数。在一些实施例中，如图8所示，预处理电路可以包括第二选择器142，该第二选择器142的输出端可以连接至第一寄存器141的输入端，且第二选择器142可以被配置为从根据被除数产生的操作数和来自至少一个运算电路中的最末一级运算电路返回的操作数中选择出要进入下一个循环运算的操作数。在图8的具体实施例中，在除法器的首次循环运算中，第二选择器142选择出被除数D1，由此产生第一操作数；而在除法器的非首次循环运算中，第二选择器142选择出由第一级运算电路130a返回的第五操作数作为更新的第一操作数。第二选择器142可以由多种电路形成，例如由多路选择器、AO22模块或AO222模块等形成。在一些实施例中，如图8所示，预处理电路可以包括第二寄存器143，该第二寄存器143的输出端可以至少连接至一个选择电路的一个输入端，并被配置为暂存要输入至该选择电路中的操作数。在一些实施例中，预处理电路可以包括一个或多个倍数计算电路，每个倍数计算电路可以分别被配置为计算相应的预设倍数的操作数。通过预先计算至少一个预设倍数的操作数，可以有效地避免在每次循环运算中重复计算该预设倍数的操作数，从而帮助提升运算效率。在一些实施例中，倍数计算电路可以包括偶数倍数计算电路，该偶数倍数计算电路可以包括第一移位器，该第一移位器可以被配置为将中间操作数向左移动一位以产生偶数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。在图8所示的第一具体实施例中，偶数倍数计算电路可以包括两倍计算电路，该两倍计算电路包括第一移位器144，该第一移位器144可以被配置为将第三操作数Y1向左移动一位以产生两倍的第三操作数。进一步地，第一移位器144的输出端可以连接至第一级选择电路120a的一个输入端，以将Y2传输给第一级选择电路120a。在图15所示的第五具体实施例中，偶数倍数计算电路可以包括两个两倍计算电路，以分别将第三操作数Y1向左移动一位来产生两倍的第三操作数，和将三倍的第三操作数Y3向左移动一位来产生六倍的第三操作数。此外，偶数倍数计算电路还可以包括四倍计算电路，该四倍计算电路包括第三移位器149，该第三移位器149可以被配置为将第三操作数Y1向左移动两位以产生四倍的第三操作数，第三移位器149例如可以由两个第一移位器144形成。可以理解的是，根据需要，还可以设置更多的第一移位器以形成八倍计算电路、十六倍计算电路等，在此不作限制。在一些实施例中，倍数计算电路还可以包括奇数倍数计算电路，该奇数倍数计算电路可以包括第二移位器和第二加减法器，该第二移位器可以被配置为将中间操作数向左移动一位以产生两倍的中间操作数，该第二加减法器可以被配置为将两倍的中间操作数和初始操作数相加以产生奇数倍数的初始操作数，其中，中间操作数为整数倍数的初始操作数。在图8所示的第一具体实施例中，奇数倍数计算电路可以包括三倍计算电路145，该三倍计算电路145可以包括第二移位器和第二加减法器，该第二移位器可以被配置为将除数向左移动一位以产生两倍的除数，该第二加减法器可以被配置为将两倍的除数和除数相加以产生三倍的除数。然而可以理解的是，三倍计算电路145也可以基于根据除数所产生的第三操作数进行运算，以得出三倍的第三操作数，在此不作限制。在图15所述的第五具体实施例中，奇数倍数计算电路还可以包括五倍计算电路145’和七倍计算电路145’’。其中，五倍计算电路145’可以包括第二移位器和第二加减法器，该第二移位器可以被配置为将两倍的除数向左移动一位以产生四倍的除数，该第二加减法器可以被配置为将四倍的除数和除数相加以产生五倍的除数。七倍计算电路145’’可以包括第二移位器和第二加减法器，该第二移位器可以被配置为将三倍的除数向左移动一位以产生六倍的除数，该第二加减法器可以被配置为将六倍的除数和除数相加以产生七倍的除数。类似地，根据需要，可以设置更多的奇数倍数计算电路，以预先计算出相应的奇数倍数的操作数。此外，可以理解的是，奇数倍数计算电路也可以基于根据除数所产生的第三操作数进行运算，以得出奇数倍数的第三操作数，在此不作限制。在另一些实施例中，奇数倍数计算电路也可以与除法器中的一个运算电路共用加减法器，以进一步简化电路。具体而言，奇数倍数计算电路可以包括第二加减法器、第三选择器和第四选择器。其中，第二加减法器与一个运算电路的第一加减法器为同一加减法器，该第一加减法器的输出端连接至相应的第三寄存器的输入端；第三选择器的第一输入端可以被配置为接收两倍的中间操作数，第三选择器的第二输入端可以连接至与上述一个运算电路处于同一级的一个移位电路的输出端，第三选择器的输出端可以连接至上述第一加减法器的第一输入端，这里的中间操作数为整数倍数的初始操作数；第四选择器的第一输入端可以连接至与上述一个运算电路处于同一级的一个选择电路的输出端，该第四选择器的第二输入端可以被配置为接收初始操作数，第四选择器的输出端可以连接至上述第一加减法器的第二输入端。在计算预设倍数的初始操作数的情况下，第三选择器可以被配置为选择出两倍的中间操作数，第四选择器可以被配置为选择出初始操作数，并将第一加减法器输出的预设倍数的初始操作数返回给相应的第三寄存器；而在进行除法器中的除法运算的情况下，第三选择器可以被配置为选择出上述一个移位电路输出的操作数，第四选择器可以被配置为选择出上述一个选择电路输出的操作数。图10中的第二具体实施例示例性地图示了上述奇数倍数计算电路的配置方式。此外，图10的除法器中的其他电路部件可以与图8中的设置方式相似，在此不再赘述。如图10所示，奇数倍数计算电路可以包括三倍计算电路，该三倍计算电路可以包括第二加减法器、第三选择器147和第四选择器148。其中，第二加减法器与第一级运算电路130a的第一加减法器131为同一加减法器，该第一加减法器131的输出端可以连接至相应的第三寄存器146的输入端，以由第三寄存器146暂存计算所得的三倍的操作数。第三选择器147的第一输入端可以被配置为接收两倍的除数，第三选择器147的第二输入端可以连接至第一级移位电路110a的输出端，第三选择器147的输出端可以连接至上述第一加减法器131的第一输入端。第四选择器148的第一输入端可以连接至第一级选择电路120a的输出端，第四选择器148的第二输入端可以被配置为接收除数，第四选择器148的输出端可以连接至上述第一加减法器131的第二输入端。在计算三倍的除数的情况下，第三选择器147可以被配置为选择出两倍的除数，第四选择器148可以被配置为选择出除数，第一加减法器将计算所得的三倍的除数返回给第三寄存器146；而在进行除法运算的情况下，第三选择器147可以被配置为选择出第一级移位电路110a输出的第二操作数，第四选择器148可以被配置为选择出第一级选择电路120a输出的第四操作数，第一加减法器可以计算第二操作数减去第四操作数的差，并传输给后续的电路部件，以进行除法运算。可以理解的是，在其他一些实施例中，在除法器中包含多级运算电路、因而包含多个第一加减法器的情况下，根据需要，第二加减法器也可以由其他级运算电路中的第一加减法器来充当，并根据上文所述相应调整电路中相关部件的连接方式，在此不作限制。如上文所提到的，预处理电路可以包括一个或多个第三寄存器，每个第三寄存器的输入端可以分别连接至相应的倍数计算电路的输出端，每个第三寄存器的输出端可以分别至少连接至一个选择电路的相应的输入端，且第三寄存器可以被配置为暂存要输入至该选择电路中的相应的预设倍数的操作数。在图8所示的第一具体实施例中，预处理电路可以包括一个第三寄存器146，该第三寄存器146的输入端可以连接至三倍计算电路145的输出端，第三寄存器146的输出端可以连接至第一级选择电路120a的一个输入端，且第三寄存器146可以被配置为暂存要输入至第一级选择电路120a中的三倍的第三操作数。在图15所示的第五具体实施例中，预处理电路可以包括多个第三寄存器146，用于分别暂存要输入至第一级选择电路120a中的三倍的第三操作数、五倍的第三操作数和七倍的第三操作数。可以理解的是，根据需要，除法器中可以包含更多的第三寄存器146，在此不作限制。在图8所示的第一具体实施例中，选择电路可以包括多路选择器，该多路选择器可以包括多个输入端、控制端和输出端，多路选择器可以被配置为在控制端的控制信号的作用下从多个输入端输入的多个操作数中选择出一个操作数从输出端输出。这里，可以根据第一操作数和预设倍数的第三操作数之间的大小关系来产生控制信号，从而选择出期望的第一预设倍数的第三操作数。然而，在其他一些实施例中，如图11和图11所示，也可以用AO22模块或AO222模块等替换多路选择器以形成选择电路。例如，AO22模块可以用于替代两输入多路选择器，而AO222模块可以用于替代三输入多路选择器，依此类推。具体而言，例如AO22模块或AO222模块等的选择电路可以在逻辑上包括多个与运算单元和一个或运算单元。其中，多个与运算单元并列设置，且每个与运算单元的输出端连接至或运算单元的输入端，多个与运算单元中的每个与运算单元的两个输入端可以分别被配置为接收相应的一个操作数和控制信号，或运算单元可以被配置为将来自多个与运算单元的输出进行或运算并输出或运算结果，该或运算结果即为期望预设倍数的操作数。类似地，可以根据第一操作数和预设倍数的第三操作数之间的大小关系来产生用于输入与运算单元的控制信号，从而选择出期望预设倍数的第三操作数。在图11所示的AO22模块中，可以包括两个与运算单元，而在图11所示的AO222模块中，可以包括三个与运算单元。在除法器中，可以存在运算电路的多种设置方式。例如，在一些实施例中，运算电路可以包括第一加减法器、多个拼接器和第一选择器。其中，第一加减法器可以被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差。每个拼接器的输入端可以连接至第一加减法器的输出端，且拼接器可以被配置为根据来自第一加减法器的差和相应的预设倍数产生拼接的操作数，其中，拼接的操作数的高位部分为差、低位部分为相应的预设倍数、中位部分为被减数的相应中位部分。第一选择器的输入端可以连接至相应的移位电路的输出端和多个拼接器中的每个拼接器的输出端，且第一选择器可以被配置为从来自移位电路和来自拼接器的操作数中选择出相应的操作数。采用这种设置方式，可以将图1中所示的两倍第一预设位数的加减法器简化为第一预设位数的加减法器，从而大幅减小了所需的加减法器的位数，进而可以减小加减法器可能占用的芯片面积，简化了除法器的电路结构，降低了装置成本。图8的第一具体实施例中的运算电路即采用了上述设置方式。具体而言，如图8所示，第一级运算电路130a可以包括第一加减法器131、多个拼接器132和第一选择器133。其中，第一加减法器131可以被配置为计算作为被减数的第二操作数的高32位部分和作为减数的第四操作数的高32位部分之间的差。每个拼接器132的输入端可以连接至第一加减法器131的输出端，且拼接器132可以被配置为根据来自第一加减法器131的差和相应的预设倍数产生拼接的操作数。例如，图8中所示的三个拼接器132分别用于拼接产生{X,2b'01}、{X,2b'10}和{X,2b'11}，也就是将计算所得的差的高62位和两位的预设倍数拼接在一起。第一选择器133的输入端可以连接至第一级移位电路110a的输出端和多个拼接器132中的每个拼接器132的输出端，且第一选择器133可以被配置为从来自第一级移位电路110a和来自拼接器132的操作数中选择出相应的操作数。可以理解的是，第一选择器133可以由多路选择器或AO222模块等形成，其在控制信号的作用下选择出期望的操作数。在另一些实施例中，运算电路可以包括第一加减法器、多个或门和第一选择器。其中，第一加减法器可以被配置为计算作为被减数的操作数的高预设位数部分和作为减数的操作数的相应高预设位数部分之间的差。每个或门的输入端可以连接至所述第一加减法器的输出端，且或门可以被配置为计算来自第一加减法器的差和相应的预设倍数的或运算结果。第一选择器的输入端可以连接至相应的移位电路的输出端和多个或门中的每个或门的输出端，且第一选择器可以被配置为从来自移位电路的操作数和来自或门的或运算结果中选择出相应的操作数。换句话说，可以利用或门来替换运算电路中的拼接器，由于或门是很容易实现的基本逻辑电路，因此也有助于简化电路结构和降低电路成本。图12的第三具体实施例示例性地图示了上述运算电路的配置方式。此外，图12的除法器中的其他部件的设置方式可以与图8中的类似，在此不再赘述。如图12所示，第一级运算电路130a可以包括第一加减法器131、多个或门134和第一选择器133。其中，第一加减法器131可以被配置为计算作为被减数的第二操作数的高32位部分和作为减数的第四操作数的高32位部分之间的差。每个或门134的输入端可以连接至第一加减法器131的输出端，且或门134可以被配置为计算来自第一加减法器131的差和相应的预设倍数的或运算结果。第一选择器133的输入端可以连接至第一级移位电路110a的输出端和多个或门134中的每个或门134的输出端，且第一选择器133可以被配置为从来自第一级移位电路110a和来自或门134的操作数中选择出相应的操作数。在一些实施例中，如图8、图10、图12、图13和图15所示，除法器还可以包括计数器150，该计数器150可以被配置为记录除法器中的循环运算的次数，以帮助确定是继续进行循环还是跳出循环。例如，图8所示的除法器中的第二选择器142可以与计数器150通信地连接，并根据计数器150中记录的循环运算的次数决定是否继续下一次循环运算。下表给出了基于图9所示的除法运算流程，采用相应的除法器进行的一次具体的除法运算过程中，各个操作数在每次循环运算中的取值：/＞如上文关于图3和图4所阐述的，在除法器的单次循环运算中，也可以进行两次移位操作，从而进一步减少所需的循环运算次数。图13的第四具体实施例示例性地示出了这种除法器的电路结构，图14描述了图13的除法器中的除法运算流程。如图13所示，除法器可以包括第一级移位电路110a、第一级选择电路120a、第一级运算电路130a、第二级移位电路110b、第二级选择电路120b和第二级运算电路130b，并按照如上文所示的方式连接。这样，由第一级运算电路130a产生的第五操作数可以被输入至第二级移位电路110b中继续被左移两位以进行运算，使得总的预设循环计数可以由图9中所示的16减少为图14中所示的8。当除法器所在的处理器或计算装置中的时钟周期较长的情况下，在单次循环中执行两个或更多次向左移位可以更充分地利用时钟周期，减少循环次数。此外，在图13所示的具体实施例中，两级电路分别采用了类似的配置，然而可以理解的是，根据需要，也可以采用不同的配置来设置两级电路。在图8、图10、图12和图13的具体实施例中，每一级移位电路每次将操作数向左移动两位。然而，也可以将操作数向左移动更多的位数，以减少所需的循环运算次数。图15所示的第五具体实施例给出了移位电路将操作数向左移动三位的除法器，图16示出了图15的除法器中进行的除法运算流程。由于向左移动的第二预设位数B2=3，因此，可以提供单倍的第三操作数至七倍的第三操作数由第一选择电路120a进行选择，相应地，第一运算电路130a中所需的拼接器132的数目增多为六个，而第一选择器133相应改变为七选一选择器。此外，由于除法运算中所需的总移动位数为32位，不能被第二预设位数3位除尽，因此如图16所示，在最后一次循环中，可以仅向左移动两位，此时，可以仅比较移位产生的第二操作数与三倍的第三操作数、两倍的第三操作数和单倍的第三操作数，并从中选择出期望倍数的第三操作数，经过第一运算电路130a运算后得出的第五操作数，从该第五操作数的低32位可以提取出商，从该第五操作数的高32位可以提取出余数。在本公开的除法器中，通过增加至少一次循环运算中对根据被除数产生的操作数进行向左移位的位数，可以有效地减少所需的总循环次数，从而减少了多次循环所带来的延时较长的缺陷。例如，在每个循环中移动两位的情况下，相比仅移动一位，可以使得延时缩短一半，而随着每个循环中移动位数的进一步增多，可以进一步缩短延时。此外，在本公开的一些除法器中，通过将除法运算过程中的加减法运算转换为部分位的加减法和拼接运算，或者转换为部分位的加减法和或运算，可以有效地减少所需的加减法器的位数，从而有助于简化电路结构，减少所需占用的芯片面积，降低除法器的成本。本公开还提供了一种处理器，如图17所示，该处理器200可以包括如上文所述的除法器100。例如，这样的处理器200可以是神经网络处理器、中央处理器、协处理器、数字信号处理器、专用指令处理器等各种处理器。本公开还提供了一种计算装置，如图17所示，该计算装置300可以包括如上文所述的除法器100，或如上文所述的处理器200。计算装置300的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、诸如基站的蜂窝通信基础设施等。计算装置300的示例可以包括但不限于诸如智能电话的移动电话、诸如智能手表或耳机的可穿戴计算设备、电话、电视、计算机监视器、计算机、调制解调器、手持式计算机、膝上型计算机、平板计算机、个人数字助理、微波炉、冰箱、如汽车电子系统的车载电子系统、立体声系统、DVD播放器、CD播放器、如MP3播放器的数字音乐播放器、收音机、便携式摄像机、如数码相机的相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。此外，计算装置300可以包括非完整产品。说明书及权利要求中的词语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”、“高”、“低”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其它取向上操作。例如，在附图中的装置倒转时，原先描述为在其它特征“之上”的特征，此时可以描述为在其它特征“之下”。装置还可以以其它方式定向，此时将相应地解释相对空间关系。在说明书及权利要求中，称一个元件位于另一元件“之上”、“附接”至另一元件、“连接”至另一元件、“耦接”至另一元件、或“接触”另一元件等时，该元件可以直接位于另一元件之上、直接附接至另一元件、直接连接至另一元件、直接耦接至另一元件或直接接触另一元件，或者可以存在一个或多个中间元件。相对照的是，称一个元件“直接”位于另一元件“之上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦接”至另一元件或“直接接触”另一元件时，将不存在中间元件。在说明书及权利要求中，一个特征布置成与另一特征“相邻”，可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。另外，当在本申请中使用时，词语“此处”，“以上”、“以下”、“下文”、“上文”和类似含义的词语应当指代本申请的整体而不是本申请的任何特定部分。此外，除非另有明确说明或者在所使用的上下文中以其它方式理解，否则本文使用的条件语言，例如“可以”、“可能”、“例如”、“诸如”等等通常旨在表达某些实施例包括，而其它实施例不包括某些特征、元素和/或状态。因此，这种条件语言通常不旨在暗示一个或多个实施例以任何方式需要特征、元素和/或状态，或者是否包括这些特征、元素和/或状态或者在任何特定实施例中执行这些特征、元素和/或状态。在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。如本文所使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。本文中使用的术语只是出于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚指示。本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其它各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。可以以任何方式和/或与其它实施例的方面或元件相结合地组合以上公开的所有实施例的方面和元件，以提供多个附加实施例。因此，本说明书和附图应当被看作是说明性的，而非限制性的。实际上，这里描述的新颖设备、方法和系统可以以各种其它形式体现。此外，在不脱离本公开的精神的情况下，可以对这里描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然以给定布置呈现块，但是替代实施例可以执行具有不同组件和/或电路拓扑的类似功能，并且可以删除、移动、添加、细分、组合和/或修改一些块。这些块中的每一个可以以各种不同的方式实现。本公开的各个实施例可采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。在本公开中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本公开中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。虽然已通过示例对本公开的一些特定实施例进行了详细说明，但本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
