# Coprocessador Aritm√©tico para Opera√ß√µes Matriciais
#### MI de Sistemas Digitais(TEC499) - TP02

## üöÄ Sum√°rio

* [Introdu√ß√£o](#-introdu√ß√£o)
* [Pr√©-requisitos](#-requisitos)
* [Como instalar?](#-como-instalar)
* [Requisitos do problema](#-requisitos-do-problema)
* [Recursos utilizados](#-recursos-utilizados)
* [Metodologia](#metodologia)
  * [Unidade de controle](#-unidade-de-controle)
  * [Mem√≥ria](#-mem√≥ria)
  * [Unidade Logico Aritm√©tica](#-unidade-l√≥gico-aritm√©tica)
* [Testes](#-testes)
  * [Como realizar testes?](#-como-realizar-testes)
* [Como utilizar o coprocessador?](#-como-utilizar-o-coprocessador)
* [Conclus√£o](#-conclus√£o)
* [Refer√™ncias](#-refer√™ncias)
* [Colaboradores](#-colaboradores)

## üß† Introdu√ß√£o
Os computadores possuem como um dos seus componentes principais e um dos mais conhecidos o **processador** (CPU - Central Processing Unit), que realizar√° o controle de dados que chega e saem em seu sistema, os processos de instru√ß√µes, a devida sinaliza√ß√£o para outros componentes dos pr√≥ximos passos a serem executados.

Contudo, muitas opera√ß√µes e c√°lculos existem muito poder de processamento, o que pode sobrecarregar a CPU e fazer com que o sistema em geral fique mais lento em seus processos. Devido a isso, surge a ideia do **coprocessador**, uma unidade de processamento que depende da CPU e serve para realizar opera√ß√µes espec√≠ficas de forma mais eficiente, retirando esse peso do processador, tendo como exemplo as GPUs (Graphics Processing Unit).

Diante dessa abordagem, foi solicitado aos alunos da disciplina TEC499 (Sistemas Digitais) da Universidade Estadual de Feira de Santana, a cria√ß√£o de um coprocessador aritm√©tico que realizar√° opera√ß√µes envolvendo matrizes quadradas, usando a placa **DE1-SoC** e a linguagem de descri√ß√£o de hardware **Verilog**

# üìã Requisitos
√â necess√°rio ter em m√£os um kit de desenvolvimento DE1-SoC. Tamb√©m √© necess√°rio possuir o Quartus Prime Lite Edition 23.1.1 instalado no seu dispositivo para implementar o coprocessador na placa e realizar a comunica√ß√£o.

Os requisitos anteriores **devem** ser seguidos, pois √© limita√ß√£o do c√≥digo a pinagem estar estabelecida para o kit de desenvolvimento DE1-SoC Cyclone V. Al√©m disso, os ciclos de clock s√£o realizados manualmente atrav√©s do bot√£o `00`, presente no kit.

# üîß Como instalar?
* Fa√ßa o download do projeto como arquivo `.zip` e extraia a pasta matrix-coprocessor-arm-cortex-a9.
* Abra o **Quartus Prime**.
* V√° em **File** > **Open Project**.
* Encontre o arquivo `matrix-coprocessor-arm-cortex-a9.qpf` na pasta que voc√™ extraiu do GitHub.
* Selecione-o e abra.
* Com o projeto aberto, clique no bot√£o que √© uma seta azul para a direita, para iniciar a compila√ß√£o, ou v√° em **Processing** > **Start Compilation**.
* Vai em **Tools** > **Programmer**.
* Clique em Hardware Setup pra garantir que o Quartus achou sua placa.
* Depois, carregue o arquivo `.sof` gerado e clique em **Start**.

## üìå Requisitos do Problema
O problema exige um coprocessador que ser√° capaz de realizar c√°lculos intensivos com matrizes, diante das aplica√ß√µes que utilizam essas abordagens de opera√ß√µes com matrizes, como processamento de imagens, aprendizado de m√°quina, criptografia, entre outros. Assim os requisitos estipulados foram:
* Hardware do coprocessador descrito usando **Verilog**
* Recursos de hardware limitados aos da placa **DE1-SoC**
* Opera√ß√µes com matrizes quadradas de 2x2 at√© 5x5
* Elementos da matriz representados por bin√°rio com largura de 8 bits e com bit MSB de sinal
* Opera√ß√µes b√°sica entre matrizes:
  * Adi√ß√£o
  * Subtra√ß√£o 
  * Multiplica√ß√£o entre matrizes
  * Multiplica√ß√£o de matriz por escalar
  * C√°lculo de determinante
  * Transposi√ß√£o 
  * Oposta de matriz
   
## üß∞ Recursos utilizados
* ### Placa DE1_SoC
A placa DE1_SoC, da fam√≠lia Cyclone V possui tanto uma divis√£o HPS(Hard Processor System) quando a parte **FPGA**, est√° ultima sendo a parte programav√©l que receber√° a descri√ß√£o do hardware do projeto e possuir√° a mem√≥ria.

[Manual da placa](https://www.intel.com/content/www/us/en/developer/articles/technical/fpga-academic-boards.html)

* ### Quartus Prime Lite 20.1 e 23.1
Software que permite criar c√≥digos em linguagem de descri√ß√£o de m√°quina, a destacar para o projeto, o verilog, al√©m de disponibilizar diversos recursos de depura√ß√£o, simula√ß√£o, otmiza√ß√£o, entre outros, usados no processo de cria√ß√£o do coprocessador.

[Site Oficial do Software](https://www.intel.com.br/content/www/br/pt/products/details/fpga/development-tools/quartus-prime.html)

* ### Icarus Verilog
O Icarus verilog √© um compilador open-source da linguagem verilog, que disponibiliza uma maneira f√°cil de realizar testes (**testbench**) a m√≥dulos individuais do sistema, sem necessitar o uso da placa f√≠sica ou outros modos mais complexos de simula√ß√£o.

[Link de Download](https://bleyer.org/icarus/)

* ### Github 
O Github √© a plataforma que hospeda c√≥digos atrav√©s dos reposit√≥rios - e por onde voc√™ est√° tendo acesso a esse projeto - permitindo que uma equipe trabalhe no mesmo projeto e use a ferramenta Git para versionar o c√≥digo principal sem comprometer todo o projeto


## üõ†Ô∏è Metodologia
Para o desenvolvimento do projeto, foi necess√°rio entender primeiramente o que seria um coprocessador, como ele funciona de forma eficiente, seguido de como ele executa as opera√ß√µes que foram selecionadas e como ele consegue tanto pegar essas dados das matrizes, como retornar o que foi pedido.

Uma vez estudado a partir de **bibliografias** confi√°veis as caracter√≠sticas que representam o coprocessador foi elencando os seguintes pontos cruciais:

* Os processadores e coprocessadores contam com uma unidade elemental que realiza o controle do fluxo de dados (bits), observando atrav√©s de elementos chamados **registradores** o que esses bits significam e o que dever√° ser feitos com eles. Essa unidade √© a **Unidade de controle**, que ser√° descrita adiante.

* As opera√ß√µes ocorrem a depender do sinal ou sinais de controle da Unidade de controle, e elas ficam organizadas dentro de uma outra unidade que depende de barramentos de dados vindo dos registradores do coprocessador. Essa unidade √© a **ULA: Unidade L√≥gico Aritm√©tica**

* As instru√ß√µes que o coprocessador recebe em sua unidade de controle, juntamente com dados das matrizes, vem sempre da **mem√≥ria** para os **registradores** internos, e saem dos **registradores** para a **mem√≥ria** quando est√£o prontos para serem mostrados.

## üîπ Unidade de controle
A unidade de controle descreve um design de arquitetura que ser√° respons√°vel pelo controle de fluxo de dados como j√° foi comentado. Esse design mostra um conceito que todos os processadores usam para funcionar corretamente, onde ele passa do pressuposto que √© necess√°rio **ler** informa√ß√µes, **decodific√°-las** para entender o significado da instru√ß√£o que chegou, **executar** de fato a instru√ß√£o, **retornar** os dados e **esperar** por uma nova leitura.

Percebe-se ent√£o que esta unidade √© uma **M√°quina de Estados Finitos (MEF)**, onde o nome do estado de leitura √© o **Fetch (busca)**, de decodifica√ß√£o √© o **Decoder**, da execu√ß√£o da instru√ß√£o **Execute** e da escrita na mem√≥ria, retornando o resultado, **WriteBack**

Portanto, o m√≥dulo de controle do projeto foi criado levando em conta esses 4 estados base, o que resultou na arquitetura a seguir

![States](img/states.png)

* **IDLE:** Estado inicial de espera, serve para definir qual o endere√ßo, armazenado no registrador **adrss** de 2 bits, certo da mem√≥ria deve-se iniciar, al√©m de definir o estado de alguns sinais de controle, como o **wren (Write Enable)**, um sinal que indica se deve escrever dados no endere√ßo, que nesse caso √© 00;

* **FETCH1:** Estado que l√™ da mem√≥ria a **instru√ß√£o** no endere√ßo 00, de forma que os dados lidos ficam armazenados nos registradores internos **opcode_reg** ‚Üí C√≥digo da opera√ß√£o e **msize_reg** ‚Üí Tamanho da matriz, al√©m de definir que o endere√ßo agora √© 01;

* **FETCH2:** Estado que l√™ da mem√≥ria os elementos da **matriz 1** no endere√ßo 01 e armazena no registrador **matrix1_reg**, al√©m de mudar o endere√ßo para 10;

* **FETCH3_DECODE:** Estado que l√™ da mem√≥ria os elementos da **matriz 2** no endere√ßo 10 e armazena no registrador **matrix2_reg**, al√©m de mudar o endere√ßo para 11;

* **EXECUTE:** Estado que analisa/decodifica o **opcode_reg** e com base em seu valor, armazena o resultado ou matriz resultante da opera√ß√£o encontrada no registrador **result_reg**, que ser√° posteriormente armazenado na mem√≥ria;

* **WRITEBACK:** Estado que define o **wren** para 1, indicando que ser√° escrito uma informa√ß√£o do **result_reg** para mem√≥ria e no endere√ßo 11, utilizando 3 ciclos de clock para tal, al√©m de mandar um sinal indicando que a opera√ß√£o foi feita com sucesso;

* **CLN:** Estado de **Clean Up**, um estado a mais de lipeza necess√°rio para limpar alguns registradores, os definindo como valor 0. Isso √© necess√°rio para evitar que alguns sinais resultantes e registradores usados continuem com o valor de uma opera√ß√£o j√° realizada. 


## üíΩ Mem√≥ria
Como j√° dito, √© necess√°rio **ler** da mem√≥ria e **escrever** na mem√≥ria. Para tal, a placa DE1_SoC, especificamente falando da parte da FPGA, possui uma mem√≥ria interna que pode ser utilizada na arquitetura completa do projeto.

Para acess√°-la bastar ir no ambiente Quartus: **View ‚ûú Utilitiy Windows ‚ûú IP Catalog**. Ap√≥s isso no canto direito do Quartus, segue de **Library ‚ûú Basic Functions ‚ûú On Chip Memory ‚ûú RAM: 1-PORT**

Com isso, uma nova janela se abrir√°, como na imagem abaixo:

![On Chip Memory](img/on_chip_memory.png)

Na qual foi configurado para o projeto uma sa√≠da de 200 bits por endere√ßo e 4 **Words**, que significam a quantidade de endere√ßo para o projeto. Uma vez inicializado essa mem√≥ria RAM, basta instanciar o m√≥dulo gerado dentro do escopo da unidade de controle. O m√≥dulo pode ser visto abaixo:

![Memory_module](img/memory_module.png)

* **clock** ‚ûú a entrada de clock do m√≥dulo;
* **data** ‚ûú entrada de dados para serem escrito na mem√≥ria, que para o coprocessador criado, representa o resultado (result_reg);
* **address** ‚ûú entrada do index do endere√ßo (00 at√© 11);
* **wren** ‚ûú entrada do sinal indicando escrita ou leitura;
* **q** ‚ûú sa√≠da com a array de bits (200) lida da mem√≥ria



## ‚ûï Unidade L√≥gico Aritm√©tica

Por fim, a √∫ltimo parte do coprocessador versa sobre como as opera√ß√µes entre matrizes s√£o realizadas. A **ULA**, Unidade L√≥gico Aritm√©tica, √© composto por um total de 12 m√≥dulos distintos dedicados as todas as opera√ß√µes descritas nos [requisitos](#requisitos-do-problema), sendo 10 desses m√≥dulos dedicados as opera√ß√µes propriamente ditas e 2 para opera√ß√µes intermedi√°rias que s√£o feitas dentro de alguns m√≥dulos. Esses m√≥dulos s√£o instanciados dentro da **unidade de controle**, e suas entradas e sa√≠das s√£o configuradas adequadamente para o perfeito funcionamento do coprocessador, o que resultou em uma aplica√ß√£o de **paralelismo**, onde as opera√ß√µes ocorrem ao mesmo tempo, e o registrador do resultado final apenas recebe o resultado advindo do m√≥dulo da opera√ß√£o com base no **opcode**.

A codifica√ß√£o dos bits do registrador usado para armazenar o c√≥digo de opera√ß√£o se enconra abaixo:

![opcode](img/opcode.png)

### SOMA
O processo de adi√ß√£o de matrizes ocorre atrav√©s do m√≥dulo **add_M.v**, um m√≥dulo que recebe como entrada uma array de 40 bits para representar uma linha (que por padr√£o tem n√∫mero m√°ximo de 5 elementos, logo 40 bits) da matriz 1 e outro array de 40 bits para representar a linha correspondente da matriz 2, al√©m de outros sinais de controle como o **rst(reset dos valores internos do m√≥dulo)**.

O m√≥dulo ent√£o realiza a soma dos elementos correspondentes entre cada linha de entrada, atrav√©s da nota√ß√£o que identifica o deslocamento para cada elemento da matriz, que por padr√£o √© 8. Portanto, o primeiro elemento de cada linha s√£o os 8 bits **mais** significativos (MSB) da linha ‚ûú bit 39 at√© 32 . O pr√≥ximo elemento ent√£o inicia do bit 31 at√© 24 devido o deslocamento de 8 bits, e segue esse padr√£o at√© o √∫ltimo n√∫mero da linha.

Essa soma ent√£o √© armazenada num registrador tempor√°rio que divide cada intervalo de sua extens√£o para acomodar corretamente os elementos resultantes, que ser√° atribu√≠do a sa√≠da do m√≥dulo com extens√£o de 40 bits.

Como esse m√≥dulo recebe uma linha de cada matriz por vez, √© necess√°rio 5 inst√¢ncias para acomodar o caso m√°ximo de matriz 5x5.

#### ‚ûú Tratamento de Overflow
Como os elementos s√£o armazenados em n√∫meros inteiros bin√°rios de at√© 8 bits com o bit MSB indicando sinal do n√∫mero - o que resulta em representa√ß√£o bin√°ria dos n√∫meros decimais -128 at√© 127 - somas que extrapolem essa extens√£o n√£o s√£o permitidas, o que faz sinalizar **overflow**.
Para o tratamento disso, o registrador tempor√°rio da soma possui uma extens√£o maior de bits, de modo a acomodar o poss√≠vel bit de overflow para soma entre cada um 5 dos elementos de uma linha com o correspondente da linha da matriz 2. Por fim, compara esse bit adicional com o √∫ltimo bit do elemento, se forem distintos, h√° sinaliza√ß√£o de overflow.


### SUBTRACAO
Realiza a opera√ß√£o de subtra√ß√£o atrav√©s do m√≥dulo **sub_M.v**, que funcione de forma semelhante a adi√ß√£o, recebendo 2 linhas de 40 bits, realizando a soma entre os elementos correspondentes de cada linha atrav√©s do c√°lculo do deslocamento (8 bits) e armazenando no registrador tempor√°rio, que por sua vez ser√° atribu√≠do, considerando apenas os 8 bits de cada elemento, a sa√≠da de 40 bits.

Como esse m√≥dulo recebe uma linha de cada matriz por vez, √© necess√°rio 5 inst√¢ncias para acomodar o caso m√°ximo de matriz 5x5.

#### ‚ûú Tratamento de Overflow
O tratamento de **overflow** ocorre de forma semelhante ao tratamento no m√≥dulo de adi√ß√£o, comparando o bit de overflow adicional com o bit MSB real do elemento. 

### MULT_MATRIZ 
A multiplica√ß√£o envolvendo matrizes √© feita atrav√©s do m√≥dulo **mult_M.v**, que recebe uma array de 80 bits, sendo os 40 primeiros bits representando uma linha de uma matriz e os outros 40 a outra linha da mesma matriz. J√° o outro *input* √© tamb√©m de 80 bits, por√©m agora as 2 divis√µes de 40 bits representam cada uma coluna da matriz 2. Como h√° 2 linhas e 2 colunas, esse m√≥dulo gera um resultado de 32 bits, acomodando 4 elementos resultantes da multiplica√ß√£o de matrizes, esse resultado √© ent√£o fatiado na **unidade de controle** para armazenar cada elemento em sua devida posi√ß√£o do registrador do resultado.

Esse m√≥dulo ainda usa 4 inst√¢ncias de um m√≥dulo intermedi√°rio, chamado **[intProd_M.v](#m√≥dulo-intprod_m.v)**, que faz a opera√ß√£o de multiplica√ß√£o matricial usando como base uma linha de uma matriz e a coluna da pr√≥xima matriz, gerando o elemento resultante e o sinal de overflow.

Como esse m√≥dulo recebe 2 linhas de uma matriz e 2 colunas da outra por vez, √© necess√°rio 7 inst√¢ncias para acomodar o caso m√°ximo de matriz 5x5, onde h√° inst√¢ncias que s√≥ recebem uma linha e/ou uma coluna.

#### ‚ûú Tratamento de Overflow
O tratamento de **overflow** ocorre captando os sinais de overflow de cada inst√¢ncia do m√≥dulo **intProd_M**

### MULT_INT 
J√° a multiplica√ß√£o por escalar ocorre atrav√©s do m√≥dulo **mult_MI.v**, que recebe uma linha de 40 bits e uma array de 8 bits que representa a escalar, gerando um resultado de 40 bits contendo os 5 elementos resultantes dessa multiplica√ß√£o por escalar. 

Este m√≥dulo tamb√©m usa um m√≥dulo intermedi√°rio, o **[multiplier.v](#m√≥dulo_multiplier)**, no total de 5 inst√¢ncias. Este m√≥dulo realiza a opera√ß√£o de multiplica√ß√£o de 2 n√∫meros de 8 bits, gerando o resultado em 8 bits e os sinais de overflow.

#### ‚ûú Tratamento de Overflow
O tratamento de **overflow** ocorre captando os sinais de overflow de cada inst√¢ncia do m√≥dulo **multiplier**

### DETERMINANTE 
Para o c√°lculo de determinantes, foram criados 4 m√≥dulos para cada caso do tamanho da matriz: 2x2, 3x3, 4x4 e 5x5, resultando n√≥s m√≥dulos:

* **det2.v:** Que recebe 2 linhas de 16 bits cada e faz o c√°lculo conhecido de determinante de matriz 2x2, resultando num valor de 8 bits;
* **det3.v:** Que recebe a matriz completa em uma array de 72 bits, e utiliza 12 inst√¢ncias do m√≥dulo **[multiplier.v](#m√≥dulo_multiplier)**, para cada uma das 12 multiplica√ß√µes internas existentes no c√°lculo de determinante 3x3 pelo **m√©todo de Sarrus**;
* **det4.v:** Que recebe 128 bits representando toda a matriz 4x4. Para o c√°lculo da determinante 4x4 foi usado o **m√©todo de Laplace**, de modo que o m√≥dulo usa 4 inst√¢ncias do m√≥dulo **det3.v** para calcular os determinantes de matrizes 3x3 intermedi√°rios e 4 inst√¢ncias do m√≥dulo **multiplier**, para as multiplica√ß√µes com um elemento da matriz 4x4 e o determinante da matriz 3x3 interna correspondente.

* **det5.v:** Que recebe os 200 bits que representam toda a matriz 5x5, e seu funcionamento √© semelhante ao determinante anterior: usa 5 inst√¢ncias do m√≥dulo **det4.v** e do m√≥dulo **multiplier**.

#### ‚ûú Tratamento de Overflow
O tratamento de **overflow** para matriz 2x2 ocorre comparando o valor do **registrador tempor√°rio** de 17 bits - tamanho necess√°rio para acomodar multiplica√ß√£o entre 2 n√∫meros de 8 bits seguido de uma subtra√ß√£o por outro valor resultante de Multiplica√ß√£o com 8 bits - com os valores m√°ximos poss√≠veis de serem representados com 8 bits de extens√£o e com representa√ß√£o de sinal ‚ûú -128(11111111) at√© 127(01111111).

O tratamento de **overflow** dos outros determinantes usa os sinais de indica√ß√£o de overflow vindo dos m√≥dulos internos instanciados e da compara√ß√£o do valor dos registradores tempor√°rios com os valores m√°ximos previstos.

### TRANSPOSTA 
O processo de transposi√ß√£o, ou seja, troca das linhas com as colunas da matriz, √© relativamente simples, n√£o havendo um m√≥dulo dedicado: Primeiro reserva **registradores intermedi√°rios** de 40 bits para acomodar a transforma√ß√£o da coluna em linha ‚ûú sabendo o deslocamento necess√°rio para localizar cada elemento de uma coluna, realiza o processo de **concatena√ß√£o**, que serve para juntar seq√∫encias de bits em uma s√≥ ‚ûú armazena a linha concatenada no registrador correspondente ‚ûú o registrador resultado que ser√° escrito na m√©moria recebe os registradores intermedi√°rios.

#### ‚ûú Tratamento de Overflow
Nessa opera√ß√£o n√£o h√° overflow.

### OPOSTA 
A invers√£o de uma matriz ocorre atrav√©s do m√≥dulo **opp_M.v**, que recebe uma linha de uma matriz em um array de 40 bits e realiza a multiplica√ß√£o de cada um dos 5 elementos presentes por -1, armazenando valor em um registrador tempor√°rio de 40 bits para ser enviado para sa√≠da.

Como esse m√≥dulo recebe uma linha de cada matriz por vez, √© necess√°rio 5 inst√¢ncias para acomodar o caso m√°ximo de matriz 5x5.

#### ‚ûú Tratamento de Overflow
S√≥ existe um caso de overflow para opera√ß√£o de invers√£o: quando h√° algum elemento da array da linha dada que represente o valor -128, uma vez que sua invers√£o resultaria em 128, um valor que foge dos limites do projeto. Assim verifica-se cada elemento individualmente para sinalizar **overflow** quando no m√≠nimo 1 deles represente -128.


## M√≥dulos intermedi√°rios
#### ‚ûú M√≥dulo intProd_M.v
M√≥dulo usado para calcular **produto interno** de uma linha de uma matriz pela coluna da outra, de modo a gerar um valor com  8 bits que ser√° o elemento posicionado no mesmo √≠ndice da linha de entrada e mesmo √≠ndice da coluna de entrada.

Ela inst√¢ncias 5 vezes o m√≥dulo **[multiplier.v](#m√≥dulo_multiplier)** e verifica as 5 sa√≠das de overflow geradas pelas inst√¢ncias.

#### ‚ûú M√≥dulo multiplier.v
M√≥dulo **base** de todo processo de **multiplica√ß√£o**, usado para revolver o problema de estouro de **DSP(Digital Signal Processing)**, que ocorre quando opera√ß√µes de multiplica√ß√µes s√£o descritas usadas o operador nativo do **verilog** \*. 

A compila√ß√£o desses processos pelo **quartus** resulta no uso de blocos chamados DSP, limitados a placa DE1_SoC em um total de 87. Esses blocos s√£o uma parcela do hardware da FPGA dedicados a opera√ß√µes mais **complexas**, como a multiplica√ß√£o, as tornando mais eficientes. Contudo, como o coprocessador cont√©m muitas opera√ß√µes que envolvem multiplica√ß√£o, especialmente multiplica√ß√£o entre matrizes e determinantes 4x4 e 5x5, o uso desse operador se torna invi√°vel j√° que ultrapassa a quantidade m√°xima de usos desse recurso de hardware.

Desse modo, foi  criado o m√≥dulo **multiplier.v**, que realiza a opera√ß√£o de multiplica√ß√£o bin√°ria passo a passo com o deslocamento sequencial de bits observados no tradicional c√°lculo de multiplica√ß√£o. Isso resulta no n√£o uso dos DSP e sim de mais **elementos l√≥gicos (LEs)**, resolvendo o problema.

Ele recebe 2 valores de 8 bits cada, converte cada um **valor positivo** (valor absoluto/m√≥dulo), realiza o c√°lculo armazenando em um registrador tempor√°rio de 16 bits, que √© convertido novamente para negativo caso a opera√ß√£o seja entre um n√∫mero negativo e outro positivo.

#### ‚ûú M√≥dulo interface.v
Apenas um m√≥dulo definido como **TOP-LEVEL**, ou seja, o m√≥dulo de entrada dos *inputs* do sistema como um todo, que seriam o clock do coprocessador, sinal de *reset*, sinais da chave da FPGA e bot√µes para depurar e iniciar uma opera√ß√£o e sa√≠das para os LEDs da FPGA, para ter uma visualiza√ß√£o do estado atual do coprocessador, da opera√ß√£o em andamento e sinais de indica√ß√£o de t√©rmino de opera√ß√£o ou de overflow. Al√©m disso ela instancia o coprocessador.
## üß™ Testes
Para realizar os testes individuais das opera√ß√µes, foram criados m√≥dulos de teste, chamados **testbench**, que serve para depurar cada aplica√ß√£o criada. Al√©m disso, como o teste em placa ou teste usando alguma ferramenta do **Quartus** se torna demorada, foi usado o **Icarus Verilog**, que permite realizar testes de forma r√°pida, simples e eficiente.
Os testes feitos est√£o listados abaixo:

| Opera√ß√£o                  | Testbench                                       | Simula√ß√£o (Icarus Verilog)                      |
|---------------------------|--------------------------------------------------|--------------------------------------------------|
| **Adi√ß√£o**                | ![testbench_add](img/testbench_add.png)         | ![icarus_test_add](img/icarus_test_add.png)     |
| **Subtra√ß√£o**             | ![testbench_sub](img/testbench_sub.png)         | ![icarus_test_sub](img/icarus_test_sub.png)     |
| **Mult. entre Matrizes**  | ![testbench_multMA](img/testbench_multMA.png)   | ![icarus_test_multMA](img/icarus_test_multMA.png) |
| **Mult. por Escalar**     | ![testbench_multMI](img/testbench_multMI.png)   | ![icarus_test_multMI](img/icarus_test_multMI.png) |
| **Determinante 2x2**      | ![testbench_det2](img/testbench_det2.png)       | ![icarus_test_det2](img/icarus_test_det2.png)   |
| **Determinante 3x3**      | ![testbench_det3](img/testbench_det3.png)       | ![icarus_test_det3](img/icarus_test_det3.png)   |
| **Determinante 4x4**      | ![testbench_det4](img/testbench_det4.png)       | ![icarus_test_det4](img/icarus_test_det4.png)   |
| **Determinante 5x5**      | ![testbench_det5](img/testbench_det5.png)       | ![icarus_test_det5](img/icarus_test_det5.png)   |
| **Oposta**                | ![testbench_opp](img/testbench_opp.png)         | ![icarus_test_opp](img/icarus_test_opp.png)     |


### üßæ Como realizar testes?
Os testes podem ser realizados utilizando o Icarus Verilog, compilador de Verilog que permite a compila√ß√£o de arquivos `.vvp` de testbench.

Para realizar os testes, basta instalar o compilador [Icarus Verilog](https://github.com/steveicarus/iverilog), escrever um m√≥dulo de testbench instanciando a unidade de teste escolhida (ex.: multiplier.v) e preencher os valores desejados, com a fun√ß√£o monitor e um intervalo de tempo suficiente entre os diferentes valores. Um guia para escrita de testbench pode ser visto [aqui](https://fpgatutorial.com/how-to-write-a-basic-verilog-testbench/).

Alguns dos testbench realizados durante o desenvolvimento podem ser encontrados em `src/testbench`.



## üî¢ Como utilizar o coprocessador?
Para utilizar o coprocessador, voc√™ dever√° acessar a ferramenta In-Memory Content Editor do Quartus Prime atrav√©s de **Tools** > **In-System Memory Content Editor**. Nela, j√° estar√° configurada a mem√≥ria.

Antes de tudo, ser√° necess√°rio enviar o coprocessador compilado para a placa. Para isso, dentro da ferramenta, clique em `...` abaixo de **Scan Chain** e selecione o arquivo `.sof` em `output-files`, na pasta do projeto. Em seguida, clique no primeiro bot√£o ap√≥s `SOF Manager:`, a op√ß√£o **Program Device**. Aguarde alguns instantes e a ferramenta estar√° pronta para escrever.

Como j√° apontado, a mem√≥ria da placa est√° dividida em quatro blocos de `200 bits` cada. O primeiro endere√ßo (`00`), nas duas posi√ß√µes mais √† direita da tela, s√£o escritos respectivamente o `op-code` e, em seguida, o `tamanho da matriz`.

No endere√ßo `01`, da esquerda para a direita, √© inserida a primeira matriz. A matriz √© inserida considerando que cada bloco de 40 bits (ou seja, a cada 5 elementos de 8 bits), √© uma nova linha. Inicia-se da linha de cima, seguido da segunda linha, at√© chegar na √∫ltima. Ser√£o aceitas **apenas** matrizes n x n, com n<=5. Cada bloco de 5 elementos √© uma linha, da esquerda para a direita. Portanto, caso a matriz n√£o seja 5x5, pode-se ignorar os elementos restantes da linha e as linhas restantes, n√£o utilizadas.

No endere√ßo `02`, da esquerda para a direita, √© inserida a segunda matriz, da mesma forma que a primeira. Caso, entretanto, a opera√ß√£o envolva apenas uma matriz e um inteiro, o n√∫mero ser√° escrito na posi√ß√£o mais a direita.

No endere√ßo `03`, ser√° escrita a sa√≠da ap√≥s o estado de `writeback`.

Para se comunicar com a placa, aperte **Shift + F8** e, em seguida, clique na segunda op√ß√£o ap√≥s "Instance Manager". Assim, a FPGA estar√° recebendo qualquer sinal enviado. Basta, ent√£o, acionar a chave 00, que corresponde ao `ready` e iniciar o clock com o bot√£o `00`.


## ‚úÖ Conclus√£o
Diante do detadalhamento de todos os componentes do coprocessador, conclui-se, portanto, que a constru√ß√£o do projeto permitiu a priori uma √≥tima base te√≥rica do funcionamento e arquitetura de processadores, aplicando conceitos de **m√°quina de estados** com os 4 estados b√°sicos, uso de **registradores** para armazenar informa√ß√µes temporariamente no coprocessador, e o uso e administra√ß√£o de recursos de **mem√≥ria**.

As opera√ß√µes previstas ocorrem de maneira satisfat√≥ria e de acordo  com os requisitos do problema: **n√∫meros de 8 bits** com representa√ß√£o de **sinal**, e matrizes **quadradas** de at√© **5x5**, sinalizando **overflow** quando ocorrerem. Assim como os testes feitos em **testbenchs** e na placa f√≠sica **DE1_SoC** ofereceram um suporte na **depura√ß√£o** do c√≥digo verilog, seja encontrando erros de l√≥gica, de sinais de sa√≠da, como overflow ou erros de sincronismo. Sem os testes, uma parte essencial no desenvolvimento de qualquer projeto, seria invi√°vel verificar o funcionamento correto do coprocessador.

Contudo, apesar da grande maioria das opera√ß√µes estarem ocorrendo como previsto e sempre usando **1 ciclo de clock**, uma caracter√≠stica bastante importante, j√° que reduz o **tempo de resposta** do coprocessador, uma opera√ß√£o apresentou erro em seu resultado: a opera√ß√£o de multiplica√ß√£o entre matrizes gera uma matriz resultante com erro espec√≠fico na coluna 4, onde seus elementos n√£o representam os valores reais esperados com base em testes, os outros elementos n√£o apresentam erros. Isso adv√©m de erros no processo de fatiamento das sequ√™ncias de bits que representam os elementos, o que acarreta um c√°lculo com elementos distindo para a coluna 4.

Por fim, mesmo o coprocessador realizar opera√ß√µes de modo satisfat√≥rio, ainda h√° poss√≠veis melhorias a serem destacadas:

* Leitura e escrita na mem√≥ria usando barramento de 8 bits, em vez de usar um √∫nico barramento de 200 bits;
* Troca do sinal de mudan√ßa de estados usado para testes - que foi o bot√£o 00 da FPGA - para o clock real em Hz;
* Aplica√ß√µes de **Pipeline**, um tipo de paralelismo que permite que instru√ß√µes ocorram em paralelo com outras, o que permitiria colocar uma sequ√™ncia de opera√ß√µes matriciais, em vez de apenas uma por vez a cada fim da m√°quina de estados;
* Corre√ß√£o da multiplica√ß√£o entre matrizes no quesito do resultante da coluna 4, que breve ser√° corrigido.

## üìö Refer√™ncias
* Patterson, D. A. ; Hennessy, J. L. 2016. Morgan Kaufmann Publishers. Computer organization and design: ARM edition. 5¬™ edi√ß√£o.
* GEKSFORGEEKS. Co-processor in Computer Architecture. Dispon√≠vel em: https://www.geeksforgeeks.org/co-processor-computer-architecture/. 

* INTEL CORPORATION. Intel 8087 Numeric Data Processor: User‚Äôs Manual. Dispon√≠vel em: https://datasheets.chipdb.org/Intel/x86/808x/datashts/8087/205835-007.pdf. 

* PANTUZA, J. Organiza√ß√£o e arquitetura de computadores: pipeline em processadores. Dispon√≠vel em: https://blog.pantuza.com/artigos/organizacao-e-arquitetura-de-computadores-pipeline-em-processadores. 

* FPGA TUTORIAL. How to write a basic Verilog Testbench. Dispon√≠vel em: https://fpgatutorial.com/how-to-write-a-basic-verilog-testbench/.


## üë• Colaboradores
* **Rian da Silva Santos** -  [Rian](https://github.com/riancmd)
* **Victor Ariel Matos Menezes** - [Victor](https://github.com/VitrolaVT)
* **Edgar Rodrigo Rocha Silva** - [Edgar](https://github.com/Edgardem)
