# DocumentaÃ§Ã£o Completa - Projeto Sistemas Digitais

## ğŸ“‹ VisÃ£o Geral do Projeto

Este Ã© um projeto de **Sistemas Digitais** desenvolvido em **VHDL** que implementa um sistema de armazenamento de dados com visualizaÃ§Ã£o em display de 7 segmentos. O projeto integra:

1. **MemÃ³ria 2x2** para armazenamento de dados (8 bits)
2. **Conversor BinÃ¡rio para BCD** (Binary Coded Decimal)
3. **Display Multiplexado de 7 Segmentos** para visualizaÃ§Ã£o de 3 dÃ­gitos decimais
4. **Flip-flops D AssÃ­ncronos** para elementos de memÃ³ria
5. **Decodificadores** para seleÃ§Ã£o de endereÃ§os

**Objetivo:** Permitir ao usuÃ¡rio escrever valores de 8 bits na memÃ³ria, que sÃ£o automaticamente convertidos para formato decimal BCD e exibidos em um display de 7 segmentos.

---

## ğŸ”§ Arquivos do Projeto

### 1. **top_level.vhd** â­ (Arquivo Principal)

**DescriÃ§Ã£o:** MÃ³dulo de integraÃ§Ã£o (top-level) que conecta todos os componentes do sistema.

**FunÃ§Ã£o Principal:**

- Recebe dados de entrada do usuÃ¡rio (8 bits)
- Controla a escrita na memÃ³ria
- Converte dados para BCD
- Envia para o display

**Sinais de Entrada:**

- `i_clk`: Clock do sistema (100 MHz)
- `i_reset`: Sinal de reset (ativo alto)
- `i_wrt`: Sinal de escrita (ativo baixo)
- `i_sel_x`: SeleÃ§Ã£o de linha da memÃ³ria (2x2)
- `i_sel_y`: SeleÃ§Ã£o de coluna da memÃ³ria (2x2)
- `i_Datas[7:0]`: Dados de entrada (8 bits)

**Sinais de SaÃ­da:**

- `o_segments[6:0]`: 7 segmentos do display
- `o_anodes[3:0]`: Anodos para seleÃ§Ã£o de dÃ­gito

**Fluxo de Dados:**

```
Entrada (8 bits)
    â†“
    â””â”€â†’ MemÃ³ria 2x2 (armazena)
            â†“
            â””â”€â†’ Conversor BinÃ¡rio â†’ BCD
                    â†“
                    â””â”€â†’ Display (visualiza 3 dÃ­gitos)
```

---

### 2. **memoria_2x2.vhd** ğŸ—„ï¸ (MemÃ³ria Principal)

**DescriÃ§Ã£o:** MemÃ³ria 2x2 de 8 bits (4 cÃ©lulas, cada uma com 8 bits).

**FunÃ§Ã£o:** Armazenar atÃ© 4 valores diferentes de 8 bits em uma matriz 2Ã—2.

**Sinais:**

- Entrada: 8 bits de dados
- SaÃ­da: 8 bits do endereÃ§o selecionado
- Controle: `i_sel_x`, `i_sel_y` (endereÃ§amento), `i_wrt` (escrita)

**Estrutura Interna:**

```
MemÃ³ria 2x2:
â”Œâ”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”
â”‚ 00  â”‚ 01  â”‚  (i_sel_y=0, 1)
â”œâ”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”¤
â”‚ 10  â”‚ 11  â”‚
â””â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”˜
(i_sel_x=0,1)
```

**Componentes Internos:**

- 2 Decodificadores 1Ã—2 (para X e Y)
- 4 MemÃ³rias de 8 bits (`memoria_8bit`)
- LÃ³gica de escrita selecionada (AND gates)
- Multiplexador de leitura

---

### 3. **memoria_8bit.vhd** ğŸ’¾ (CÃ©lula de MemÃ³ria)

**DescriÃ§Ã£o:** Uma cÃ©lula de memÃ³ria de 8 bits, componente bÃ¡sico da memÃ³ria 2x2.

**FunÃ§Ã£o:** Armazenar 8 bits quando ativada e retornar o valor quando selecionada para leitura.

**OperaÃ§Ã£o:**

- **Escrita:** Quando `i_wrt = '0'` e cÃ©lula selecionada, armazena os 8 bits
- **Leitura:** Quando `i_sel_x = '1'` e `i_sel_y = '1'`, retorna o valor armazenado
- **Reset:** Quando `i_rst = '0'`, zera a memÃ³ria

**Componentes Internos:**

- 1 Flip-flop D assÃ­ncrono de 8 bits (`dff8_nsync`)

---

### 4. **dff8_nsync.vhd** ğŸ”„ (Flip-flop de 8 bits)

**DescriÃ§Ã£o:** Flip-flop D assÃ­ncrono de 8 bits - "Boneca Russa" de flip-flops.

**FunÃ§Ã£o:** Armazenar 8 bits usando 4 instÃ¢ncias de flip-flops de 2 bits.

**CaracterÃ­stica:** Estrutura hierÃ¡rquica (estrutural) para modularizaÃ§Ã£o:

```
dff8_nsync (8 bits)
    â†“
    â”œâ”€â†’ dff2_nsync (bits 0-1)
    â”œâ”€â†’ dff2_nsync (bits 2-3)
    â”œâ”€â†’ dff2_nsync (bits 4-5)
    â””â”€â†’ dff2_nsync (bits 6-7)
```

**OperaÃ§Ã£o:**

- Armazena dados na borda de subida do clock
- Reset assÃ­ncrono (ativo alto) zera todos os bits
- Escrita seletiva baseada em `i_wrt`, `i_sel_x`, `i_sel_y`

---

### 5. **dff2_nsync.vhd** ğŸ”² (Flip-flop de 2 bits)

**DescriÃ§Ã£o:** Flip-flop D assÃ­ncrono de 2 bits.

**FunÃ§Ã£o:** Instancia 2 flip-flops D de 1 bit (`dff_nsync`) para armazenar 2 bits.

**Estrutura:**

```
dff2_nsync (2 bits)
    â†“
    â”œâ”€â†’ dff_nsync (bit 0)
    â””â”€â†’ dff_nsync (bit 1)
```

**OperaÃ§Ã£o:** Mesma operaÃ§Ã£o da dff8_nsync, mas com 2 bits.

---

### 6. **dff_nsync.vhd** ğŸ”¹ (Flip-flop de 1 bit - Elemento BÃ¡sico)

**DescriÃ§Ã£o:** Flip-flop D assÃ­ncrono de 1 bit - o elemento bÃ¡sico de armazenamento.

**FunÃ§Ã£o:** Elemento fundamental para armazenar 1 bit de informaÃ§Ã£o.

**Sinais:**

- `i_d`: Dado de entrada (1 bit)
- `i_clk`: Clock
- `i_reset`: Reset assÃ­ncrono (ativo alto)
- `i_sel_x`, `i_sel_y`: Sinais de seleÃ§Ã£o
- `i_wrt`: Sinal de escrita (ativo baixo)
- `o_q`: SaÃ­da

**OperaÃ§Ã£o:**

```
Se reset = '1':
    SaÃ­da = 0
SenÃ£o se rising_edge(clock) e wrt='0' e selecionado:
    Armazena entrada
SenÃ£o:
    Retorna valor armazenado (se wrt='1' e selecionado)
```

**Importante:** Os botÃµes sÃ£o **Active Low** (ativo em nÃ­vel baixo), por isso `i_wrt` Ã© invertido.

---

### 7. **binary_to_bcd.vhd** ğŸ”¢ (Conversor BinÃ¡rio â†’ BCD)

**DescriÃ§Ã£o:** Conversor de 8 bits binÃ¡rio para 12 bits BCD (3 dÃ­gitos decimais).

**FunÃ§Ã£o:** Transforma um nÃºmero de 8 bits (0-255) em formato BCD.

**Entrada:** 8 bits binÃ¡rios (0 a 255)
**SaÃ­da:** 12 bits BCD (3 dÃ­gitos de 4 bits cada)

```
SaÃ­da BCD[11:8] = centenas
SaÃ­da BCD[7:4]  = dezenas
SaÃ­da BCD[3:0]  = unidades
```

**Algoritmo Utilizado:** **Double Dabble**

O algoritmo funciona assim:

1. ComeÃ§a com BCD = 0
2. Para cada bit do nÃºmero binÃ¡rio (de MSB para LSB):
   - Se qualquer dÃ­gito BCD > 4, adiciona 3
   - Desloca BCD para esquerda
   - Adiciona prÃ³ximo bit do binÃ¡rio

**Exemplo:** 42 em binÃ¡rio

```
Entrada: 00101010 (42 decimal)
SaÃ­da: 0100 0010 (4 centenas, 2 dezenas, 0 unidades) = 420? NÃƒO!
SaÃ­da correta: 0000 0100 0010 (0 centenas, 4 dezenas, 2 unidades) = 42 âœ“
```

**Faixa de OperaÃ§Ã£o:**

- Entrada: 0-255
- SaÃ­da: 000 a 255 (em BCD)

---

### 8. **display.vhd** ğŸ“º (Controlador de Display 7 Segmentos)

**DescriÃ§Ã£o:** Controlador multiplexado para display de 3 dÃ­gitos de 7 segmentos.

**FunÃ§Ã£o:**

- Recebe 3 valores BCD (unidades, dezenas, centenas)
- Alterna rapidamente entre os dÃ­gitos
- Converte cada dÃ­gito BCD para padrÃ£o de 7 segmentos

**Entrada:**

- `i_unit[3:0]`: DÃ­gito das unidades (BCD)
- `i_deci[3:0]`: DÃ­gito das dezenas (BCD)
- `i_cent[3:0]`: DÃ­gito das centenas (BCD)

**SaÃ­da:**

- `o_segments[6:0]`: Mapa dos 7 segmentos (a-g)
- `o_anodes[3:0]`: Seletor de qual dÃ­gito estÃ¡ ativo

**Mapeamento dos Segmentos:**

```
    a
   ---
  |   |
f |   | b
   -g-
  |   |
e |   | c
   ---
    d

Ãndices: a=0, b=1, c=2, d=3, e=4, f=5, g=6
```

**MultiplexaÃ§Ã£o:**

- Usa contador de 20 bits baseado no clock
- Os 2 bits mais significativos (19:18) selecionam qual dÃ­gito exibir
- Alterna entre os 3 dÃ­gitos (~10 ms por dÃ­gito em 100 MHz)

**SeleÃ§Ã£o de Anodos:**

```
digit_select = 00: mostrar unidades   (anodo = 1110)
digit_select = 01: mostrar dezenas    (anodo = 1101)
digit_select = 10: mostrar centenas   (anodo = 1011)
```

---

### 9. **bcd_to_7seg.vhd** ğŸ”¤ (Decodificador BCD â†’ 7 Segmentos)

**DescriÃ§Ã£o:** Tabela de conversÃ£o BCD (0-9) para padrÃ£o de 7 segmentos.

**FunÃ§Ã£o:** Para cada dÃ­gito BCD (0-15), retorna qual segmento ativar.

**Tabela de ConversÃ£o:**

```
BCD | Segmentos (abcdefg) | DÃ­gito
----|---------------------|-------
0000| 0000001 (LED format)| 0
0001| 1001111             | 1
0010| 0010010             | 2
0011| 0000110             | 3
0100| 1001100             | 4
0101| 0100100             | 5
0110| 0100000             | 6
0111| 0001111             | 7
1000| 0000000             | 8
1001| 0000100             | 9
...outras| 1111111 (apagado)| -
```

**Formato:** "0" = segmento aceso, "1" = segmento apagado (lÃ³gica invertida para LEDs)

---

### 10. **decoder1_x_2.vhd** ğŸ›ï¸ (Decodificador 1:2)

**DescriÃ§Ã£o:** Decodificador 1 entrada para 2 saÃ­das.

**FunÃ§Ã£o:** Seleciona uma de duas saÃ­das baseado em um sinal de entrada.

**OperaÃ§Ã£o:**

```
i_a = '0' â†’ o_y0 = '1', o_y1 = '0' (seleciona linha/coluna 0)
i_a = '1' â†’ o_y0 = '0', o_y1 = '1' (seleciona linha/coluna 1)
```

**Uso:** Selecionam qual linha (X) e coluna (Y) da memÃ³ria 2x2 estarÃ£o ativas.

---

### 11. **and_gate2.vhd** ğŸšª (Porta AND)

**DescriÃ§Ã£o:** Porta lÃ³gica AND simples de 2 entradas.

**FunÃ§Ã£o:** OperaÃ§Ã£o lÃ³gica AND bÃ¡sica.

**Nota:** Conforme comentÃ¡rio no arquivo, esta porta Ã© "totalmente inÃºtil" no projeto. MantÃ©m-se como documentaÃ§Ã£o das consideraÃ§Ãµes de design:

- Os botÃµes sÃ£o **Active Low** (Reset e Write invertidos)
- O reset do display foi propositalmente fixado em '0' para nÃ£o bugar a exibiÃ§Ã£o

---

### 12. **boolean_board.xdc** ğŸ”Œ (Arquivo de RestriÃ§Ãµes)

**DescriÃ§Ã£o:** Arquivo de restriÃ§Ãµes de timing e mapeamento de I/O (Vivado).

**FunÃ§Ã£o:** Define como os sinais VHDL se conectam ao hardware fÃ­sico da placa.

**Mapeamento de Hardware:**

**Clock e Reset:**

```
i_clk    â†’ PACKAGE_PIN F14 (clock 100 MHz)
i_reset  â†’ PACKAGE_PIN J2  (botÃ£o)
i_wrt    â†’ PACKAGE_PIN J5  (botÃ£o)
```

**Entrada de Dados (8 bits):**

```
i_Datas[0:7] â†’ PACKAGE_PIN P1, N2, N1, M2, M1, L1, K2, K1 (switches SW8-SW15)
```

**SeleÃ§Ã£o de EndereÃ§o (2 bits):**

```
i_sel_x â†’ PACKAGE_PIN U2 (switch SW0)
i_sel_y â†’ PACKAGE_PIN V2 (switch SW1)
```

**Display 7 Segmentos:**

```
Segmentos (o_segments[0:6]) â†’ PACKAGE_PIN B5, D6, A7, B7, A5, C5, D7
Anodos (o_anodes[0:3])      â†’ PACKAGE_PIN D5, C4, C7, A8
```

---

## ğŸ”— Fluxo de Dados Completo

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                      ENTRADA (Placa FPGA)                       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚ â€¢ 8 switches (i_Datas[7:0])    â†’ valor a armazenar             â”‚
â”‚ â€¢ 2 switches (i_sel_x, i_sel_y) â†’ endereÃ§o da memÃ³ria           â”‚
â”‚ â€¢ 1 botÃ£o (i_wrt)              â†’ comando de escrita             â”‚
â”‚ â€¢ 1 botÃ£o (i_reset)            â†’ comando de reset               â”‚
â”‚ â€¢ 1 clock (i_clk)              â†’ 100 MHz                        â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                              â†“
                    [ TOP_LEVEL ]
                   /            \
                  /              \
                 â†“                â†“
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚  MEMORIA_2X2    â”‚  â”‚ BINARY_TO_BCD    â”‚
        â”‚  (Armazenamento)â”‚  â”‚ (ConversÃ£o)      â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                 â”‚                    â”‚
                 â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                          â†“
                    [ DISPLAY ]
                    (Multiplexado)
                          â†“
        â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
        â”‚  SAÃDA (Placa FPGA)            â”‚
        â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
        â”‚ â€¢ 7 LEDs (o_segments[6:0])    â”‚
        â”‚ â€¢ 3 anodos (o_anodes[2:0])    â”‚
        â”‚ â†’ Display mostra 3 dÃ­gitos    â”‚
        â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

---

## ğŸ“Š Hierarquia de Componentes

```
top_level
â”œâ”€â”€ memoria_2x2
â”‚   â”œâ”€â”€ decoder1_x_2 (x2)
â”‚   â”‚   â””â”€â”€ (lÃ³gica combinacional)
â”‚   â””â”€â”€ memoria_8bit (x4)
â”‚       â””â”€â”€ dff8_nsync
â”‚           â”œâ”€â”€ dff2_nsync (x4)
â”‚           â”‚   â””â”€â”€ dff_nsync (x2 cada)
â”‚           â”‚       â””â”€â”€ (lÃ³gica de armazenamento)
â”‚
â”œâ”€â”€ binary_to_bcd
â”‚   â””â”€â”€ (lÃ³gica de conversÃ£o Double Dabble)
â”‚
â””â”€â”€ display
    â”œâ”€â”€ bcd_to_7seg (x3)
    â”‚   â””â”€â”€ (tabela de conversÃ£o)
    â””â”€â”€ (lÃ³gica de multiplexaÃ§Ã£o)
```

---

## âš™ï¸ OperaÃ§Ã£o do Sistema

### 1ï¸âƒ£ Modo Escrita (Armazenar Dados)

**Passos:**

1. UsuÃ¡rio configura os 8 switches (i_Datas) com o valor desejado (0-255)
2. UsuÃ¡rio ajusta 2 switches para endereÃ§o (i_sel_x, i_sel_y) - resultado em 4 endereÃ§os (00, 01, 10, 11)
3. UsuÃ¡rio pressiona botÃ£o WRITE (i_wrt = '0')
4. Na borda de subida do clock, o valor Ã© armazenado na memÃ³ria

### 2ï¸âƒ£ Modo Leitura (Visualizar Dados)

**Passos:**

1. UsuÃ¡rio ajusta endereÃ§o (i_sel_x, i_sel_y)
2. MemÃ³ria retorna automaticamente o valor armazenado
3. Valor Ã© convertido de binÃ¡rio para BCD
4. Display mostra 3 dÃ­gitos decimais (centenas, dezenas, unidades)
5. MultiplexaÃ§Ã£o alternÃ¢ncia entre dÃ­gitos (~30 Hz)

### 3ï¸âƒ£ Modo Reset

**Passos:**

1. UsuÃ¡rio pressiona botÃ£o RESET (i_reset = '1')
2. Todas as cÃ©lulas de memÃ³ria sÃ£o zeradas
3. Display retorna a mostrar 0

---

## ğŸ¯ CaracterÃ­sticas Principais

| CaracterÃ­stica            | Valor                         |
| ------------------------- | ----------------------------- |
| **Capacidade de MemÃ³ria** | 4 Ã— 8 bits = 32 bits totais   |
| **Faixa de Valores**      | 0 a 255 (8 bits)              |
| **ExibiÃ§Ã£o em Decimal**   | 0 a 999 (3 dÃ­gitos BCD)       |
| **FrequÃªncia de Clock**   | 100 MHz                       |
| **Taxa de MultiplexaÃ§Ã£o** | ~30 Hz (3 dÃ­gitos)            |
| **Tempo de Acesso**       | ~10 ns (lÃ³gica combinacional) |
| **EndereÃ§amento**         | 2Ã—2 = 4 cÃ©lulas               |

---

## ğŸ” Detalhes TÃ©cnicos Importantes

### BotÃµes Active Low

- **Reset (i_reset):** Invertido no top_level
- **Write (i_wrt):** Usado como '0' para escrita

### Sinais Invertidos

```vhdl
wrt_inverted   <= not i_wrt;      -- Ativo em '0'
reset_inverted <= not i_reset;    -- Ativo em '0'
```

### Display Reset Desativado

O display recebe `i_reset = '0'` (padrÃ£o) para evitar bugar:

```vhdl
display_ctrl: display port map (
    ...
    i_reset => '0',  -- Desativado propositalmente
    ...
);
```

### Formato BCD

```
BCD 12 bits: [CCCC][DDDD][UUUU]
             centenas, dezenas, unidades
```

### Double Dabble

Algoritmo eficiente para conversÃ£o binÃ¡rio â†’ BCD:

- NÃ£o usa divisÃ£o ou multiplicaÃ§Ã£o
- Usa apenas shifts e comparaÃ§Ãµes
- Tempo constante: 8 iteraÃ§Ãµes

---

## ğŸ› ï¸ CompilaÃ§Ã£o e SÃ­ntese

**Ferramenta:** Xilinx Vivado

**Arquivos NecessÃ¡rios:**

1. Todos os arquivos `.vhd` deste projeto
2. Arquivo de restriÃ§Ãµes: `boolean_board.xdc`

**Fluxo:**

1. Criar novo projeto em Vivado
2. Adicionar todos os arquivos VHD
3. Adicionar arquivo XDC
4. Definir `top_level` como entidade superior
5. Sintetizar
6. Gerar bitstream
7. Programar placa FPGA

---

## ğŸ“ Resumo

Este Ã© um projeto acadÃªmico completo de **Sistemas Digitais** que demonstra:

- âœ… Hierarquia de componentes (top-down design)
- âœ… Arquitetura estrutural e comportamental
- âœ… MemÃ³ria e elementos de armazenamento
- âœ… ConversÃ£o de dados (binÃ¡rio â†’ BCD)
- âœ… MultiplexaÃ§Ã£o de displays
- âœ… Controle de I/O com FPGA
- âœ… Boas prÃ¡ticas de VHDL

**Autores:** Lucas Derick (162547), Andrey Vinicius (164402)

---

_DocumentaÃ§Ã£o gerada automaticamente - Projeto de Sistemas Digitais_

