---
title: "Trade Off_in_ReRAM"
date: 2021-01-25T20:16:42+08:00
draft: false
---

# ReRAM中的Trade-off

> ReRAM作为一种新兴的存储元器件,能够同时支持存储和计算功能,在后摩尔定律时代可能会发挥重要作用,解决"内存墙"的问题.
>
> 下面基于ReRAM在Deep Learning简单总结一下在ReRAM使用中常见的Trade-off

## 下面我们将重点讨论以下几个方面

- 总存储规模 crossbar size
- 一次性激活规模 OU size
- 输入精度 input bit
- 存储精度 weight bit
- 运算速度 latency
- 运算功耗 power

## 输入精度与运算速度,功耗

目前在crossbar结构中,我们所有的输入一般是1bit的.如果需要8bit的精度输入数据,那么需要8个周期的输入,这会大大影响运算的速度,这个周期是指完整完成一次计算的周期,可能含有多个ADC周期(在ADC共享的结构中).精度的影响是翻倍的,这个在清华的DAC论文中体现的非常明显.当时复现实验的时候才发现这一点非常重要.

## 存储精度与存储规模,运算速度,功耗

在一个Device位数确定的情况下,存储的精度会影响存储规模,比如使用2bit-MLC的crossbar结构,要存储1个4bit的量,需要使用2条bit-line.增大规模之后相应的会降低运算速度,因为每条bit-line对应一个ADC周期,ADC周期多了,速度会降低,功耗会升高

## 激活规模与运算速度,功耗,计算误差

在数据精度确定的情况下,激活的crossbar大小会影响到运算的速度和功耗.这一点与上面的其实一样,ADC周期会增多,速度变慢,功耗增加.但是上面说的仅仅是一次激活的运算量,如果说整个crossbar上的数据都要进行运算的话,其实不存在这个问题,因为无论怎样都要全部跑一边,ADC和DAC以及Device的功耗和延时是相同的,差的功耗和延时主要来自于控制逻辑部分.但是当crossbar上数据不满时,激活规模太大会导致许多不必要的运算.

除此之外,一次激活的规模不能太大,否则会导致电流的偏移过大,带来较大的运算误差.

## 外围电路与存储密度

crossbar具有存储密度高的特点,但是其运算功能较为简单,因此一般会使用外围CMOS电路完善控制逻辑和其他运算功能.使用CMOS器件会降低整体的存储密度,因此需要外围电路不能太多,否则会导致芯片面积太大.因此我们面临一个外围电路功能和总存储密度之间的trade-off.我们可能在芯片上不能布置过多的外围功能,这会限制PIM的应用范围







