//
// Generated by LLVM NVPTX Back-End
//

.version 6.3
.target sm_75
.address_size 64

	// .globl	fusion_2
.visible .global .align 64 .b8 buffer_for_constant_23[4] = {0, 0, 128, 255};
.visible .global .align 64 .b8 buffer_for_constant_33[4];

.visible .entry fusion_2(
	.param .u64 fusion_2_param_0,
	.param .u64 fusion_2_param_1,
	.param .u64 fusion_2_param_2,
	.param .u64 fusion_2_param_3
)
.reqntid 100, 1, 1
{
	.reg .f32 	%f<17>;
	.reg .b32 	%r<3>;
	.reg .b64 	%rd<11>;

	ld.param.u64 	%rd1, [fusion_2_param_0];
	ld.param.u64 	%rd2, [fusion_2_param_2];
	cvta.to.global.u64 	%rd3, %rd2;
	ld.param.u64 	%rd4, [fusion_2_param_1];
	cvta.to.global.u64 	%rd5, %rd4;
	cvta.to.global.u64 	%rd6, %rd1;
	mov.u32 	%r1, %tid.x;
	shl.b32 	%r2, %r1, 2;
	mul.wide.u32 	%rd7, %r2, 4;
	add.s64 	%rd8, %rd3, %rd7;
	ld.global.nc.v4.f32 	{%f1, %f2, %f3, %f4}, [%rd8];
	add.s64 	%rd9, %rd5, %rd7;
	ld.global.nc.v4.f32 	{%f5, %f6, %f7, %f8}, [%rd9];
	add.rn.f32 	%f9, %f1, %f5;
	mul.rn.f32 	%f10, %f9, 0f3F000000;
	add.s64 	%rd10, %rd6, %rd7;
	add.rn.f32 	%f11, %f2, %f6;
	mul.rn.f32 	%f12, %f11, 0f3F000000;
	add.rn.f32 	%f13, %f3, %f7;
	mul.rn.f32 	%f14, %f13, 0f3F000000;
	add.rn.f32 	%f15, %f4, %f8;
	mul.rn.f32 	%f16, %f15, 0f3F000000;
	st.global.v4.f32 	[%rd10], {%f10, %f12, %f14, %f16};
	ret;

}
	// .globl	reduce_2
.visible .entry reduce_2(
	.param .u64 reduce_2_param_0,
	.param .u64 reduce_2_param_1
)
.reqntid 200, 1, 1
{
	.reg .f32 	%f<5>;
	.reg .b32 	%r<2>;
	.reg .b64 	%rd<9>;

	ld.param.u64 	%rd1, [reduce_2_param_0];
	ld.param.u64 	%rd2, [reduce_2_param_1];
	cvta.to.global.u64 	%rd3, %rd2;
	cvta.to.global.u64 	%rd4, %rd1;
	mov.u32 	%r1, %tid.x;
	mul.wide.u32 	%rd5, %r1, 8;
	add.s64 	%rd6, %rd4, %rd5;
	ld.global.v2.f32 	{%f1, %f2}, [%rd6];
	max.f32 	%f3, %f1, 0fFF800000;
	max.f32 	%f4, %f3, %f2;
	mul.wide.u32 	%rd7, %r1, 4;
	add.s64 	%rd8, %rd3, %rd7;
	st.global.f32 	[%rd8+1600], %f4;
	ret;

}
	// .globl	fusion_1
.visible .entry fusion_1(
	.param .u64 fusion_1_param_0,
	.param .u64 fusion_1_param_1
)
.reqntid 100, 1, 1
{
	.reg .f32 	%f<54>;
	.reg .b32 	%r<14>;
	.reg .b64 	%rd<13>;

	ld.param.u64 	%rd1, [fusion_1_param_0];
	ld.param.u64 	%rd2, [fusion_1_param_1];
	cvta.to.global.u64 	%rd3, %rd2;
	cvta.to.global.u64 	%rd4, %rd1;
	mov.u32 	%r1, %tid.x;
	shl.b32 	%r2, %r1, 2;
	shr.u32 	%r3, %r2, 1;
	or.b32  	%r4, %r3, 1;
	shl.b32 	%r5, %r1, 1;
	add.s64 	%rd5, %rd3, 1600;
	mul.wide.u32 	%rd6, %r2, 4;
	add.s64 	%rd7, %rd4, %rd6;
	ld.global.nc.v4.f32 	{%f1, %f2, %f3, %f4}, [%rd7];
	mul.wide.u32 	%rd8, %r5, 4;
	add.s64 	%rd9, %rd5, %rd8;
	ld.global.nc.v2.f32 	{%f5, %f6}, [%rd9];
	sub.rn.f32 	%f7, %f1, %f5;
	fma.rn.f32 	%f8, %f7, 0f3BBB989D, 0f3F000000;
	cvt.sat.f32.f32 	%f9, %f8;
	mov.f32 	%f10, 0f4B400001;
	mov.f32 	%f11, 0f437C0000;
	fma.rm.f32 	%f12, %f9, %f11, %f10;
	add.rn.f32 	%f13, %f12, 0fCB40007F;
	neg.f32 	%f14, %f13;
	fma.rn.f32 	%f15, %f7, 0f3FB8AA3B, %f14;
	fma.rn.f32 	%f16, %f7, 0f32A57060, %f15;
	mov.b32 	%r6, %f12;
	shl.b32 	%r7, %r6, 23;
	mov.b32 	%f17, %r7;
	ex2.approx.ftz.f32 	%f18, %f16;
	mul.rn.f32 	%f19, %f18, %f17;
	add.s64 	%rd10, %rd3, %rd6;
	sub.rn.f32 	%f20, %f2, %f5;
	fma.rn.f32 	%f21, %f20, 0f3BBB989D, 0f3F000000;
	cvt.sat.f32.f32 	%f22, %f21;
	fma.rm.f32 	%f23, %f22, %f11, %f10;
	add.rn.f32 	%f24, %f23, 0fCB40007F;
	neg.f32 	%f25, %f24;
	fma.rn.f32 	%f26, %f20, 0f3FB8AA3B, %f25;
	fma.rn.f32 	%f27, %f20, 0f32A57060, %f26;
	mov.b32 	%r8, %f23;
	shl.b32 	%r9, %r8, 23;
	mov.b32 	%f28, %r9;
	ex2.approx.ftz.f32 	%f29, %f27;
	mul.rn.f32 	%f30, %f29, %f28;
	sub.rn.f32 	%f31, %f3, %f6;
	fma.rn.f32 	%f32, %f31, 0f3BBB989D, 0f3F000000;
	cvt.sat.f32.f32 	%f33, %f32;
	fma.rm.f32 	%f34, %f33, %f11, %f10;
	add.rn.f32 	%f35, %f34, 0fCB40007F;
	neg.f32 	%f36, %f35;
	fma.rn.f32 	%f37, %f31, 0f3FB8AA3B, %f36;
	fma.rn.f32 	%f38, %f31, 0f32A57060, %f37;
	mov.b32 	%r10, %f34;
	shl.b32 	%r11, %r10, 23;
	mov.b32 	%f39, %r11;
	ex2.approx.ftz.f32 	%f40, %f38;
	mul.rn.f32 	%f41, %f40, %f39;
	mul.wide.u32 	%rd11, %r4, 4;
	add.s64 	%rd12, %rd5, %rd11;
	ld.global.nc.f32 	%f42, [%rd12];
	sub.rn.f32 	%f43, %f4, %f42;
	fma.rn.f32 	%f44, %f43, 0f3BBB989D, 0f3F000000;
	cvt.sat.f32.f32 	%f45, %f44;
	fma.rm.f32 	%f46, %f45, %f11, %f10;
	add.rn.f32 	%f47, %f46, 0fCB40007F;
	neg.f32 	%f48, %f47;
	fma.rn.f32 	%f49, %f43, 0f3FB8AA3B, %f48;
	fma.rn.f32 	%f50, %f43, 0f32A57060, %f49;
	mov.b32 	%r12, %f46;
	shl.b32 	%r13, %r12, 23;
	mov.b32 	%f51, %r13;
	ex2.approx.ftz.f32 	%f52, %f50;
	mul.rn.f32 	%f53, %f52, %f51;
	st.global.v4.f32 	[%rd10], {%f19, %f30, %f41, %f53};
	ret;

}
	// .globl	reduce_38
.visible .entry reduce_38(
	.param .u64 reduce_38_param_0
)
.reqntid 200, 1, 1
{
	.reg .f32 	%f<5>;
	.reg .b32 	%r<2>;
	.reg .b64 	%rd<7>;

	ld.param.u64 	%rd1, [reduce_38_param_0];
	cvta.to.global.u64 	%rd2, %rd1;
	mov.u32 	%r1, %tid.x;
	mul.wide.u32 	%rd3, %r1, 8;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.v2.f32 	{%f1, %f2}, [%rd4];
	add.rn.f32 	%f3, %f1, 0f00000000;
	add.rn.f32 	%f4, %f3, %f2;
	mul.wide.u32 	%rd5, %r1, 4;
	add.s64 	%rd6, %rd2, %rd5;
	st.global.f32 	[%rd6+1600], %f4;
	ret;

}
	// .globl	fusion
.visible .entry fusion(
	.param .u64 fusion_param_0,
	.param .u64 fusion_param_1,
	.param .u64 fusion_param_2
)
.reqntid 100, 1, 1
{
	.reg .f32 	%f<17>;
	.reg .b32 	%r<6>;
	.reg .b64 	%rd<15>;

	ld.param.u64 	%rd1, [fusion_param_0];
	ld.param.u64 	%rd2, [fusion_param_2];
	cvta.to.global.u64 	%rd3, %rd2;
	ld.param.u64 	%rd4, [fusion_param_1];
	cvta.to.global.u64 	%rd5, %rd4;
	cvta.to.global.u64 	%rd6, %rd1;
	mov.u32 	%r1, %tid.x;
	shl.b32 	%r2, %r1, 2;
	shr.u32 	%r3, %r2, 1;
	add.s64 	%rd7, %rd3, 1600;
	mul.wide.u32 	%rd8, %r2, 4;
	add.s64 	%rd9, %rd3, %rd8;
	ld.global.nc.v4.f32 	{%f1, %f2, %f3, %f4}, [%rd9];
	shl.b32 	%r4, %r1, 1;
	mul.wide.u32 	%rd10, %r4, 4;
	add.s64 	%rd11, %rd7, %rd10;
	ld.global.nc.v2.f32 	{%f5, %f6}, [%rd11];
	div.full.f32 	%f7, %f1, %f5;
	ld.global.nc.f32 	%f8, [%rd5];
	add.rn.f32 	%f9, %f7, %f8;
	add.s64 	%rd12, %rd6, %rd8;
	div.full.f32 	%f10, %f2, %f5;
	add.rn.f32 	%f11, %f8, %f10;
	div.full.f32 	%f12, %f3, %f6;
	add.rn.f32 	%f13, %f8, %f12;
	or.b32  	%r5, %r3, 1;
	mul.wide.u32 	%rd13, %r5, 4;
	add.s64 	%rd14, %rd7, %rd13;
	ld.global.nc.f32 	%f14, [%rd14];
	div.full.f32 	%f15, %f4, %f14;
	add.rn.f32 	%f16, %f8, %f15;
	st.global.v4.f32 	[%rd12], {%f9, %f11, %f13, %f16};
	ret;

}

