AMDGPU_IRQ_STATE_ENABLE,VAR_0
MAILBOX_INT_CNTL,VAR_1
REG_SET_FIELD,FUNC_0
RREG32_NO_KIQ,FUNC_1
VALID_INT_EN,VAR_2
WREG32_NO_KIQ,FUNC_2
mmMAILBOX_INT_CNTL,VAR_3
xgpu_vi_set_mailbox_rcv_irq,FUNC_3
adev,VAR_4
src,VAR_5
type,VAR_6
state,VAR_7
tmp,VAR_8
