TimeQuest Timing Analyzer report for waiting_room
Mon Jul 08 12:21:32 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Recovery: 'set'
 13. Slow 1200mV 85C Model Recovery: 'OUT'
 14. Slow 1200mV 85C Model Recovery: 'Ent'
 15. Slow 1200mV 85C Model Removal: 'set'
 16. Slow 1200mV 85C Model Removal: 'OUT'
 17. Slow 1200mV 85C Model Removal: 'Ent'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'set'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'OUT'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Ent'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Recovery: 'set'
 33. Slow 1200mV 0C Model Recovery: 'OUT'
 34. Slow 1200mV 0C Model Recovery: 'Ent'
 35. Slow 1200mV 0C Model Removal: 'set'
 36. Slow 1200mV 0C Model Removal: 'OUT'
 37. Slow 1200mV 0C Model Removal: 'Ent'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'set'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'OUT'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Ent'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Recovery: 'set'
 52. Fast 1200mV 0C Model Recovery: 'OUT'
 53. Fast 1200mV 0C Model Recovery: 'Ent'
 54. Fast 1200mV 0C Model Removal: 'set'
 55. Fast 1200mV 0C Model Removal: 'OUT'
 56. Fast 1200mV 0C Model Removal: 'Ent'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'set'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'OUT'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Ent'
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; waiting_room                                       ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Ent        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Ent } ;
; OUT        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { OUT } ;
; set        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { set } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+---------+----------------------+
; Clock ; Slack   ; End Point TNS        ;
+-------+---------+----------------------+
; set   ; -26.205 ; -28.924              ;
; OUT   ; -1.504  ; -2.808               ;
; Ent   ; -1.002  ; -1.645               ;
+-------+---------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+---------+---------------------+
; Clock ; Slack   ; End Point TNS       ;
+-------+---------+---------------------+
; set   ; -15.057 ; -40.797             ;
; OUT   ; -13.916 ; -35.711             ;
; Ent   ; -13.605 ; -33.984             ;
+-------+---------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+---------+---------------------------------+
; Clock ; Slack   ; End Point TNS                   ;
+-------+---------+---------------------------------+
; set   ; -14.236 ; -243.847                        ;
; OUT   ; -12.485 ; -215.752                        ;
; Ent   ; -3.000  ; -3.000                          ;
+-------+---------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'set'                                                                                                                                                                 ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.205 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -12.867    ; 13.585     ;
; -25.656 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -12.923    ; 12.980     ;
; -25.028 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -12.245    ; 13.030     ;
; -24.515 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -11.752    ; 12.980     ;
; -24.444 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -11.076    ; 13.585     ;
; -24.204 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -11.441    ; 12.980     ;
; -24.133 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -10.765    ; 13.585     ;
; -23.953 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -11.140    ; 13.030     ;
; -22.848 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -10.035    ; 13.030     ;
; -16.397 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -0.142     ; 16.502     ;
; -13.470 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 3.913      ; 17.130     ;
; -13.210 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 3.913      ; 17.370     ;
; -12.197 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.500        ; 3.913      ; 15.827     ;
; -11.886 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; 3.913      ; 16.016     ;
; -11.751 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.500        ; 3.913      ; 15.381     ;
; -11.466 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; 3.913      ; 15.596     ;
; -1.452  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.500        ; 2.839      ; 3.735      ;
; -1.368  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 1.000        ; 2.839      ; 4.151      ;
; -1.267  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 3.033      ; 4.069      ;
; -1.157  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 3.033      ; 4.459      ;
; 0.236   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.500        ; 2.260      ; 1.644      ;
; 0.550   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 1.000        ; 2.260      ; 1.830      ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'OUT'                                                                                                                ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.504 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.500        ; 2.826      ; 4.069      ;
; -1.394 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 1.000        ; 2.826      ; 4.459      ;
; -1.304 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.500        ; 3.017      ; 3.735      ;
; -1.220 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 1.000        ; 3.017      ; 4.151      ;
; 0.849  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.500        ; 2.903      ; 1.644      ;
; 1.163  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 1.000        ; 2.903      ; 1.830      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Ent'                                                                                                                ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.002 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.500        ; 3.328      ; 4.069      ;
; -0.892 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 1.000        ; 3.328      ; 4.459      ;
; -0.643 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.500        ; 3.678      ; 3.735      ;
; -0.559 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 1.000        ; 3.678      ; 4.151      ;
; 1.510  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.500        ; 3.564      ; 1.644      ;
; 1.824  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 1.000        ; 3.564      ; 1.830      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'set'                                                                                                                                                                  ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.057 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.000        ; 16.836     ; 1.779      ;
; -14.742 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; -0.500       ; 16.836     ; 1.594      ;
; -12.774 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.000        ; 16.780     ; 4.006      ;
; -12.678 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; -0.500       ; 16.780     ; 3.602      ;
; -11.857 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 16.158     ; 4.301      ;
; -11.735 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 16.158     ; 3.923      ;
; -1.109  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 4.055      ; 2.946      ;
; -1.064  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 4.055      ; 3.021      ;
; -0.784  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 4.055      ; 2.771      ;
; -0.741  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; -0.500       ; 4.055      ; 2.844      ;
; -0.387  ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 4.055      ; 3.698      ;
; -0.071  ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; -0.500       ; 4.055      ; 3.514      ;
; 1.319   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 1.216      ; 2.535      ;
; 1.345   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.142      ; 1.487      ;
; 1.352   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 1.229      ; 2.611      ;
; 1.467   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 1.038      ; 2.535      ;
; 1.580   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 1.795      ; 3.375      ;
; 1.589   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 1.022      ; 2.611      ;
; 1.854   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.727      ; 2.611      ;
; 2.128   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.377      ; 2.535      ;
; 2.193   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 1.152      ; 3.375      ;
; 2.854   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.491      ; 3.375      ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'OUT'                                                                                                                  ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.916 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.000        ; 15.665     ; 1.779      ;
; -13.601 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; -0.500       ; 15.665     ; 1.594      ;
; -11.013 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.000        ; 14.989     ; 4.006      ;
; -10.917 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; -0.500       ; 14.989     ; 3.602      ;
; -10.782 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.000        ; 15.053     ; 4.301      ;
; -10.660 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; -0.500       ; 15.053     ; 3.923      ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Ent'                                                                                                                  ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.605 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.000        ; 15.354     ; 1.779      ;
; -13.290 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; -0.500       ; 15.354     ; 1.594      ;
; -10.702 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.000        ; 14.678     ; 4.006      ;
; -10.606 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; -0.500       ; 14.678     ; 3.602      ;
; -9.677  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.000        ; 13.948     ; 4.301      ;
; -9.555  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; -0.500       ; 13.948     ; 3.923      ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'set'                                                                                            ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -14.236 ; -14.236      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -14.216 ; -14.216      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -14.212 ; -14.212      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -13.975 ; -13.975      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -13.972 ; -13.972      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -13.952 ; -13.952      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -13.597 ; -13.597      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -13.584 ; -13.584      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -13.577 ; -13.577      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -13.318 ; -13.318      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -13.311 ; -13.311      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -13.298 ; -13.298      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -12.812 ; -12.812      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -12.792 ; -12.792      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -12.787 ; -12.787      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -12.412 ; -12.412      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -12.408 ; -12.408      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -12.388 ; -12.388      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -3.000  ; 1.000        ; 4.000          ; Port Rate        ; set   ; Rise       ; set                                                       ;
; 0.077   ; 0.077        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
; 0.097   ; 0.097        ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 0.312   ; 0.312        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.312   ; 0.312        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.312   ; 0.312        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 0.324   ; 0.324        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.327   ; 0.327        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|o                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|i                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|i                                               ;
; 0.673   ; 0.673        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|o                                               ;
; 0.676   ; 0.676        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.686   ; 0.686        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.687   ; 0.687        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.687   ; 0.687        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 0.890   ; 0.890        ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 0.910   ; 0.910        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'OUT'                                                                                            ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -12.485 ; -12.485      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -12.465 ; -12.465      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -12.461 ; -12.461      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -12.105 ; -12.105      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -12.102 ; -12.102      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -12.082 ; -12.082      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -11.933 ; -11.933      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -11.913 ; -11.913      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -11.908 ; -11.908      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -11.654 ; -11.654      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -11.641 ; -11.641      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -11.634 ; -11.634      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -11.488 ; -11.488      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -11.484 ; -11.484      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -11.464 ; -11.464      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -11.320 ; -11.320      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -11.313 ; -11.313      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -11.300 ; -11.300      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -3.000  ; 1.000        ; 4.000          ; Port Rate        ; OUT   ; Rise       ; OUT                                                       ;
; 0.316   ; 0.316        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.316   ; 0.316        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.316   ; 0.316        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
; 0.327   ; 0.327        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|o                                               ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.673   ; 0.673        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|o                                               ;
; 0.682   ; 0.682        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.683   ; 0.683        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.683   ; 0.683        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Ent'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Ent   ; Rise       ; Ent                                                       ;
; 0.252  ; 0.252        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.285  ; 0.285        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.290  ; 0.290        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|o                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|o                                               ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; 0.693  ; 0.693        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Ent        ; 19.583 ; 19.663 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 19.137 ; 19.179 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 19.006 ; 19.155 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 19.453 ; 19.604 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 19.583 ; 19.663 ; Rise       ; Ent             ;
; Close     ; Ent        ; 19.533 ; 19.613 ; Rise       ; Ent             ;
; Open      ; Ent        ; 4.854  ; 4.941  ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 32.262 ; 32.348 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 32.262 ; 32.304 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 32.209 ; 32.348 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 32.191 ; 32.342 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 32.041 ; 32.177 ; Fall       ; Ent             ;
; Close     ; Ent        ; 32.694 ; 32.752 ; Fall       ; Ent             ;
; Open      ; Ent        ; 32.587 ; 32.463 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 20.111 ; 20.260 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 19.448 ; 19.490 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 20.111 ; 20.260 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 19.873 ; 20.024 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 19.894 ; 19.974 ; Rise       ; OUT             ;
; Close     ; OUT        ; 20.663 ; 20.744 ; Rise       ; OUT             ;
; Open      ; OUT        ; 20.619 ; 20.541 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 32.573 ; 32.659 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 32.573 ; 32.615 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 32.520 ; 32.659 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 32.502 ; 32.653 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 32.352 ; 32.488 ; Fall       ; OUT             ;
; Close     ; OUT        ; 33.005 ; 33.063 ; Fall       ; OUT             ;
; Open      ; OUT        ; 32.898 ; 32.774 ; Fall       ; OUT             ;
; A[*]      ; set        ; 18.266 ; 18.405 ; Rise       ; set             ;
;  A[0]     ; set        ; 17.500 ; 17.542 ; Rise       ; set             ;
;  A[1]     ; set        ; 18.266 ; 18.405 ; Rise       ; set             ;
;  A[2]     ; set        ; 18.119 ; 18.270 ; Rise       ; set             ;
;  A[3]     ; set        ; 18.098 ; 18.234 ; Rise       ; set             ;
; Close     ; set        ; 18.719 ; 18.777 ; Rise       ; set             ;
; Open      ; set        ; 18.644 ; 18.520 ; Rise       ; set             ;
; A[*]      ; set        ; 34.311 ; 34.450 ; Fall       ; set             ;
;  A[0]     ; set        ; 33.744 ; 33.786 ; Fall       ; set             ;
;  A[1]     ; set        ; 34.311 ; 34.450 ; Fall       ; set             ;
;  A[2]     ; set        ; 34.222 ; 34.373 ; Fall       ; set             ;
;  A[3]     ; set        ; 34.143 ; 34.279 ; Fall       ; set             ;
; Close     ; set        ; 34.796 ; 34.854 ; Fall       ; set             ;
; Open      ; set        ; 34.689 ; 34.565 ; Fall       ; set             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Ent        ; 7.282 ; 7.400 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 7.744 ; 7.881 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 8.069 ; 8.186 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 7.282 ; 7.400 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 7.391 ; 7.587 ; Rise       ; Ent             ;
; Close     ; Ent        ; 8.306 ; 8.397 ; Rise       ; Ent             ;
; Open      ; Ent        ; 4.710 ; 4.798 ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 6.828 ; 6.945 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 7.166 ; 7.264 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 6.828 ; 6.945 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 7.282 ; 7.400 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 7.151 ; 7.242 ; Fall       ; Ent             ;
; Close     ; Ent        ; 7.553 ; 7.646 ; Fall       ; Ent             ;
; Open      ; Ent        ; 4.710 ; 4.798 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 6.610 ; 6.730 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 7.095 ; 7.201 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 7.565 ; 7.673 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 6.610 ; 6.730 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 6.742 ; 6.902 ; Rise       ; OUT             ;
; Close     ; OUT        ; 7.636 ; 7.725 ; Rise       ; OUT             ;
; Open      ; OUT        ; 8.144 ; 8.053 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 6.326 ; 6.443 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 6.505 ; 6.603 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 6.326 ; 6.443 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 6.610 ; 6.730 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 6.490 ; 6.581 ; Fall       ; OUT             ;
; Close     ; OUT        ; 7.051 ; 7.144 ; Fall       ; OUT             ;
; Open      ; OUT        ; 7.560 ; 7.469 ; Fall       ; OUT             ;
; A[*]      ; set        ; 4.617 ; 4.870 ; Rise       ; set             ;
;  A[0]     ; set        ; 4.759 ; 5.003 ; Rise       ; set             ;
;  A[1]     ; set        ; 4.783 ; 5.042 ; Rise       ; set             ;
;  A[2]     ; set        ; 4.766 ; 5.058 ; Rise       ; set             ;
;  A[3]     ; set        ; 4.617 ; 4.870 ; Rise       ; set             ;
; Close     ; set        ; 5.650 ; 5.601 ; Rise       ; set             ;
; Open      ; set        ; 6.159 ; 5.926 ; Rise       ; set             ;
; A[*]      ; set        ; 4.617 ; 4.870 ; Fall       ; set             ;
;  A[0]     ; set        ; 4.759 ; 5.003 ; Fall       ; set             ;
;  A[1]     ; set        ; 4.783 ; 5.042 ; Fall       ; set             ;
;  A[2]     ; set        ; 4.766 ; 5.058 ; Fall       ; set             ;
;  A[3]     ; set        ; 4.617 ; 4.870 ; Fall       ; set             ;
; Close     ; set        ; 5.650 ; 5.601 ; Fall       ; set             ;
; Open      ; set        ; 6.159 ; 5.926 ; Fall       ; set             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 21.447 ; 21.489 ; 21.971 ; 22.013 ;
; IN         ; A[1]        ; 21.357 ; 21.506 ; 21.840 ; 21.989 ;
; IN         ; A[2]        ; 21.753 ; 21.904 ; 22.287 ; 22.438 ;
; IN         ; A[3]        ; 21.893 ; 21.973 ; 22.417 ; 22.497 ;
; IN         ; Close       ; 22.773 ; 22.831 ; 23.201 ; 23.259 ;
; IN         ; Open        ; 21.587 ; 21.470 ; 22.015 ; 21.898 ;
; T          ; A[0]        ; 21.379 ; 21.421 ; 21.906 ; 21.948 ;
; T          ; A[1]        ; 21.289 ; 21.438 ; 21.775 ; 21.924 ;
; T          ; A[2]        ; 21.685 ; 21.836 ; 22.222 ; 22.373 ;
; T          ; A[3]        ; 21.825 ; 21.905 ; 22.352 ; 22.432 ;
; T          ; Close       ; 21.767 ; 21.847 ; 22.302 ; 22.382 ;
; T          ; Open        ; 7.301  ;        ;        ; 7.710  ;
; clk        ; A[0]        ; 21.006 ; 21.048 ; 21.496 ; 21.538 ;
; clk        ; A[1]        ; 21.212 ; 21.351 ; 21.653 ; 21.792 ;
; clk        ; A[2]        ; 21.065 ; 21.216 ; 21.595 ; 21.746 ;
; clk        ; A[3]        ; 21.044 ; 21.180 ; 21.468 ; 21.604 ;
; clk        ; Close       ; 21.665 ; 21.723 ; 22.169 ; 22.227 ;
; clk        ; Open        ; 21.590 ; 21.466 ; 22.031 ; 21.907 ;
; clr        ; A[0]        ; 20.489 ; 20.531 ; 20.906 ; 20.948 ;
; clr        ; A[1]        ; 20.942 ; 21.081 ; 21.428 ; 21.567 ;
; clr        ; A[2]        ; 20.884 ; 21.035 ; 21.281 ; 21.432 ;
; clr        ; A[3]        ; 20.757 ; 20.893 ; 21.260 ; 21.396 ;
; clr        ; Close       ; 21.458 ; 21.516 ; 21.881 ; 21.939 ;
; clr        ; Open        ; 21.320 ; 21.196 ; 21.806 ; 21.682 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 9.465  ; 9.501  ; 9.815  ; 9.952  ;
; IN         ; A[1]        ; 10.364 ; 10.497 ; 10.747 ; 10.892 ;
; IN         ; A[2]        ; 9.066  ; 9.148  ; 9.398  ; 9.605  ;
; IN         ; A[3]        ; 9.131  ; 9.202  ; 9.462  ; 9.658  ;
; IN         ; Close       ; 10.054 ; 10.181 ; 10.511 ; 10.513 ;
; IN         ; Open        ; 7.125  ; 10.509 ; 11.019 ; 7.516  ;
; T          ; A[0]        ; 10.094 ; 10.231 ; 10.654 ; 10.690 ;
; T          ; A[1]        ; 10.419 ; 10.536 ; 10.911 ; 11.019 ;
; T          ; A[2]        ; 9.632  ; 9.750  ; 10.122 ; 10.240 ;
; T          ; A[3]        ; 9.741  ; 9.937  ; 10.320 ; 10.391 ;
; T          ; Close       ; 10.656 ; 10.747 ; 11.146 ; 11.237 ;
; T          ; Open        ; 7.060  ;        ;        ; 7.454  ;
; clk        ; A[0]        ; 11.782 ; 7.820  ; 8.205  ; 12.274 ;
; clk        ; A[1]        ; 11.446 ; 8.663  ; 9.042  ; 12.031 ;
; clk        ; A[2]        ; 10.539 ; 7.945  ; 8.253  ; 11.138 ;
; clk        ; A[3]        ; 10.731 ; 7.807  ; 8.170  ; 11.333 ;
; clk        ; Close       ; 8.699  ; 11.654 ; 12.044 ; 9.284  ;
; clk        ; Open        ; 9.238  ; 11.982 ; 12.552 ; 9.628  ;
; clr        ; A[0]        ; 7.460  ; 11.389 ; 11.738 ; 7.951  ;
; clr        ; A[1]        ; 8.071  ; 11.286 ; 11.577 ; 8.574  ;
; clr        ; A[2]        ; 7.339  ; 10.393 ; 10.670 ; 7.886  ;
; clr        ; A[3]        ; 7.285  ; 10.419 ; 10.672 ; 7.763  ;
; clr        ; Close       ; 11.299 ; 8.399  ; 8.680  ; 11.785 ;
; clr        ; Open        ; 11.807 ; 8.754  ; 9.230  ; 12.113 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+---------+---------------------+
; Clock ; Slack   ; End Point TNS       ;
+-------+---------+---------------------+
; set   ; -23.620 ; -25.785             ;
; OUT   ; -1.222  ; -2.280              ;
; Ent   ; -0.786  ; -1.256              ;
+-------+---------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+---------+--------------------+
; Clock ; Slack   ; End Point TNS      ;
+-------+---------+--------------------+
; set   ; -13.582 ; -36.891            ;
; OUT   ; -12.556 ; -32.489            ;
; Ent   ; -12.248 ; -30.849            ;
+-------+---------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+---------+--------------------------------+
; Clock ; Slack   ; End Point TNS                  ;
+-------+---------+--------------------------------+
; set   ; -12.778 ; -218.754                       ;
; OUT   ; -11.181 ; -193.866                       ;
; Ent   ; -3.000  ; -3.000                         ;
+-------+---------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'set'                                                                                                                                                                  ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -23.620 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -11.753    ; 12.197     ;
; -23.146 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -11.797    ; 11.679     ;
; -22.593 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -11.141    ; 11.782     ;
; -22.120 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -10.741    ; 11.679     ;
; -22.007 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -10.110    ; 12.197     ;
; -21.812 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -10.433    ; 11.679     ;
; -21.706 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -9.809     ; 12.197     ;
; -21.667 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -10.185    ; 11.782     ;
; -20.636 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -9.154     ; 11.782     ;
; -14.639 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -0.120     ; 14.849     ;
; -12.265 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 3.408      ; 15.503     ;
; -11.928 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 3.408      ; 15.666     ;
; -11.124 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.500        ; 3.408      ; 14.332     ;
; -10.776 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; 3.408      ; 14.484     ;
; -10.686 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.500        ; 3.408      ; 13.894     ;
; -10.326 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; 3.408      ; 14.034     ;
; -1.161  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.500        ; 2.591      ; 3.285      ;
; -1.004  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 2.754      ; 3.597      ;
; -0.988  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 1.000        ; 2.591      ; 3.612      ;
; -0.791  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 2.754      ; 3.884      ;
; 0.243   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.500        ; 2.054      ; 1.527      ;
; 0.602   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 1.000        ; 2.054      ; 1.668      ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'OUT'                                                                                                                 ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.222 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.500        ; 2.566      ; 3.597      ;
; -1.058 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.500        ; 2.724      ; 3.285      ;
; -1.009 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 1.000        ; 2.566      ; 3.884      ;
; -0.885 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 1.000        ; 2.724      ; 3.612      ;
; 0.779  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.500        ; 2.620      ; 1.527      ;
; 1.138  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 1.000        ; 2.620      ; 1.668      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Ent'                                                                                                                 ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.786 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.500        ; 3.002      ; 3.597      ;
; -0.573 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 1.000        ; 3.002      ; 3.884      ;
; -0.470 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.500        ; 3.312      ; 3.285      ;
; -0.297 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 1.000        ; 3.312      ; 3.612      ;
; 1.367  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.500        ; 3.208      ; 1.527      ;
; 1.726  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 1.000        ; 3.208      ; 1.668      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'set'                                                                                                                                                                   ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.582 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.000        ; 15.205     ; 1.623      ;
; -13.225 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; -0.500       ; 15.205     ; 1.480      ;
; -11.673 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.000        ; 15.161     ; 3.488      ;
; -11.493 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; -0.500       ; 15.161     ; 3.168      ;
; -10.799 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 14.549     ; 3.750      ;
; -10.582 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 14.549     ; 3.467      ;
; -0.837  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 3.528      ; 2.691      ;
; -0.810  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 3.528      ; 2.748      ;
; -0.507  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 3.528      ; 2.521      ;
; -0.451  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; -0.500       ; 3.528      ; 2.607      ;
; -0.210  ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 3.528      ; 3.348      ;
; 0.165   ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; -0.500       ; 3.528      ; 3.223      ;
; 1.205   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.120      ; 1.325      ;
; 1.345   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.937      ; 2.282      ;
; 1.359   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.962      ; 2.351      ;
; 1.448   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.804      ; 2.282      ;
; 1.577   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.774      ; 2.351      ;
; 1.578   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 1.474      ; 3.052      ;
; 1.795   ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.526      ; 2.351      ;
; 2.036   ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.216      ; 2.282      ;
; 2.114   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.908      ; 3.052      ;
; 2.702   ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.320      ; 3.052      ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'OUT'                                                                                                                   ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.556 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.000        ; 14.149     ; 1.623      ;
; -12.199 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; -0.500       ; 14.149     ; 1.480      ;
; -10.060 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.000        ; 13.518     ; 3.488      ;
; -9.880  ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; -0.500       ; 13.518     ; 3.168      ;
; -9.873  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.000        ; 13.593     ; 3.750      ;
; -9.656  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; -0.500       ; 13.593     ; 3.467      ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Ent'                                                                                                                   ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.248 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.000        ; 13.841     ; 1.623      ;
; -11.891 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; -0.500       ; 13.841     ; 1.480      ;
; -9.759  ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.000        ; 13.217     ; 3.488      ;
; -9.579  ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; -0.500       ; 13.217     ; 3.168      ;
; -8.842  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.000        ; 12.562     ; 3.750      ;
; -8.625  ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; -0.500       ; 12.562     ; 3.467      ;
+---------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'set'                                                                                             ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -12.778 ; -12.778      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -12.758 ; -12.758      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -12.755 ; -12.755      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -12.515 ; -12.515      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -12.511 ; -12.511      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -12.492 ; -12.492      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -12.202 ; -12.202      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -12.201 ; -12.201      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -12.180 ; -12.180      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -11.916 ; -11.916      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -11.893 ; -11.893      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -11.892 ; -11.892      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -11.453 ; -11.453      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -11.432 ; -11.432      ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -11.430 ; -11.430      ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -11.124 ; -11.124      ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -11.121 ; -11.121      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -11.101 ; -11.101      ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -3.000  ; 1.000        ; 4.000          ; Port Rate        ; set   ; Rise       ; set                                                       ;
; 0.163   ; 0.163        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
; 0.187   ; 0.187        ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 0.346   ; 0.346        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|o                                               ;
; 0.352   ; 0.352        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.352   ; 0.352        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.352   ; 0.352        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 0.360   ; 0.360        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|i                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|i                                               ;
; 0.637   ; 0.637        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.646   ; 0.646        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.646   ; 0.646        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.646   ; 0.646        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 0.654   ; 0.654        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|o                                               ;
; 0.807   ; 0.807        ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 0.829   ; 0.829        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'OUT'                                                                                             ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -11.181 ; -11.181      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -11.161 ; -11.161      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -11.158 ; -11.158      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -10.878 ; -10.878      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -10.874 ; -10.874      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -10.855 ; -10.855      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -10.696 ; -10.696      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -10.675 ; -10.675      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -10.673 ; -10.673      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -10.405 ; -10.405      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -10.404 ; -10.404      ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -10.383 ; -10.383      ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -10.334 ; -10.334      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -10.331 ; -10.331      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -10.311 ; -10.311      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -10.198 ; -10.198      ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -10.175 ; -10.175      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -10.174 ; -10.174      ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -3.000  ; 1.000        ; 4.000          ; Port Rate        ; OUT   ; Rise       ; OUT                                                       ;
; 0.346   ; 0.346        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|o                                               ;
; 0.354   ; 0.354        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
; 0.355   ; 0.355        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.355   ; 0.355        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.500   ; 0.500        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.500   ; 0.500        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.643   ; 0.643        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.643   ; 0.643        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.644   ; 0.644        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
; 0.654   ; 0.654        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|o                                               ;
+---------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Ent'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Ent   ; Rise       ; Ent                                                       ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|o                                               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|o                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Ent        ; 17.563 ; 17.674 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 17.185 ; 17.221 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 17.094 ; 17.197 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 17.465 ; 17.602 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 17.563 ; 17.674 ; Rise       ; Ent             ;
; Close     ; Ent        ; 17.534 ; 17.603 ; Rise       ; Ent             ;
; Open      ; Ent        ; 4.388  ; 4.400  ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 29.011 ; 29.082 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 29.011 ; 29.052 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 28.977 ; 29.073 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 28.951 ; 29.082 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 28.756 ; 28.920 ; Fall       ; Ent             ;
; Close     ; Ent        ; 29.386 ; 29.466 ; Fall       ; Ent             ;
; Open      ; Ent        ; 29.284 ; 29.162 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 18.125 ; 18.228 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 17.493 ; 17.522 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 18.125 ; 18.228 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 17.910 ; 18.070 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 17.871 ; 17.982 ; Rise       ; OUT             ;
; Close     ; OUT        ; 18.609 ; 18.660 ; Rise       ; OUT             ;
; Open      ; OUT        ; 18.561 ; 18.428 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 29.319 ; 29.390 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 29.319 ; 29.360 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 29.278 ; 29.374 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 29.259 ; 29.390 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 29.057 ; 29.221 ; Fall       ; OUT             ;
; Close     ; OUT        ; 29.694 ; 29.774 ; Fall       ; OUT             ;
; Open      ; OUT        ; 29.585 ; 29.463 ; Fall       ; OUT             ;
; A[*]      ; set        ; 16.460 ; 16.556 ; Rise       ; set             ;
;  A[0]     ; set        ; 15.735 ; 15.776 ; Rise       ; set             ;
;  A[1]     ; set        ; 16.460 ; 16.556 ; Rise       ; set             ;
;  A[2]     ; set        ; 16.304 ; 16.435 ; Rise       ; set             ;
;  A[3]     ; set        ; 16.238 ; 16.403 ; Rise       ; set             ;
; Close     ; set        ; 16.857 ; 16.931 ; Rise       ; set             ;
; Open      ; set        ; 16.767 ; 16.645 ; Rise       ; set             ;
; A[*]      ; set        ; 30.921 ; 31.017 ; Fall       ; set             ;
;  A[0]     ; set        ; 30.375 ; 30.416 ; Fall       ; set             ;
;  A[1]     ; set        ; 30.921 ; 31.017 ; Fall       ; set             ;
;  A[2]     ; set        ; 30.789 ; 30.920 ; Fall       ; set             ;
;  A[3]     ; set        ; 30.700 ; 30.864 ; Fall       ; set             ;
; Close     ; set        ; 31.318 ; 31.392 ; Fall       ; set             ;
; Open      ; set        ; 31.228 ; 31.106 ; Fall       ; set             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Ent        ; 6.568 ; 6.695 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 6.991 ; 7.109 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 7.286 ; 7.361 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 6.568 ; 6.695 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 6.664 ; 6.849 ; Rise       ; Ent             ;
; Close     ; Ent        ; 7.492 ; 7.576 ; Rise       ; Ent             ;
; Open      ; Ent        ; 4.257 ; 4.273 ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 6.087 ; 6.229 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 6.385 ; 6.510 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 6.087 ; 6.229 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 6.568 ; 6.695 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 6.370 ; 6.493 ; Fall       ; Ent             ;
; Close     ; Ent        ; 6.758 ; 6.832 ; Fall       ; Ent             ;
; Open      ; Ent        ; 4.257 ; 4.273 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 5.933 ; 6.079 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 6.396 ; 6.460 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 6.816 ; 6.885 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 5.933 ; 6.079 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 6.069 ; 6.194 ; Rise       ; OUT             ;
; Close     ; OUT        ; 6.876 ; 6.941 ; Rise       ; OUT             ;
; Open      ; OUT        ; 7.361 ; 7.224 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 5.651 ; 5.793 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 5.797 ; 5.922 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 5.651 ; 5.793 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 5.933 ; 6.079 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 5.782 ; 5.905 ; Fall       ; OUT             ;
; Close     ; OUT        ; 6.322 ; 6.396 ; Fall       ; OUT             ;
; Open      ; OUT        ; 6.809 ; 6.676 ; Fall       ; OUT             ;
; A[*]      ; set        ; 4.130 ; 4.378 ; Rise       ; set             ;
;  A[0]     ; set        ; 4.258 ; 4.499 ; Rise       ; set             ;
;  A[1]     ; set        ; 4.280 ; 4.538 ; Rise       ; set             ;
;  A[2]     ; set        ; 4.265 ; 4.560 ; Rise       ; set             ;
;  A[3]     ; set        ; 4.130 ; 4.378 ; Rise       ; set             ;
; Close     ; set        ; 5.067 ; 5.025 ; Rise       ; set             ;
; Open      ; set        ; 5.554 ; 5.305 ; Rise       ; set             ;
; A[*]      ; set        ; 4.130 ; 4.378 ; Fall       ; set             ;
;  A[0]     ; set        ; 4.258 ; 4.499 ; Fall       ; set             ;
;  A[1]     ; set        ; 4.280 ; 4.538 ; Fall       ; set             ;
;  A[2]     ; set        ; 4.265 ; 4.560 ; Fall       ; set             ;
;  A[3]     ; set        ; 4.130 ; 4.378 ; Fall       ; set             ;
; Close     ; set        ; 5.067 ; 5.025 ; Fall       ; set             ;
; Open      ; set        ; 5.554 ; 5.305 ; Fall       ; set             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 19.181 ; 19.217 ; 19.589 ; 19.625 ;
; IN         ; A[1]        ; 19.129 ; 19.232 ; 19.498 ; 19.601 ;
; IN         ; A[2]        ; 19.462 ; 19.599 ; 19.869 ; 20.006 ;
; IN         ; A[3]        ; 19.559 ; 19.670 ; 19.967 ; 20.078 ;
; IN         ; Close       ; 20.353 ; 20.433 ; 20.749 ; 20.829 ;
; IN         ; Open        ; 19.317 ; 19.165 ; 19.695 ; 19.549 ;
; T          ; A[0]        ; 19.125 ; 19.161 ; 19.532 ; 19.568 ;
; T          ; A[1]        ; 19.073 ; 19.176 ; 19.441 ; 19.544 ;
; T          ; A[2]        ; 19.406 ; 19.543 ; 19.812 ; 19.949 ;
; T          ; A[3]        ; 19.503 ; 19.614 ; 19.910 ; 20.021 ;
; T          ; Close       ; 19.500 ; 19.575 ; 19.881 ; 19.950 ;
; T          ; Open        ; 6.469  ;        ;        ; 6.747  ;
; clk        ; A[0]        ; 18.782 ; 18.811 ; 19.189 ; 19.218 ;
; clk        ; A[1]        ; 19.003 ; 19.099 ; 19.338 ; 19.434 ;
; clk        ; A[2]        ; 18.847 ; 18.978 ; 19.242 ; 19.373 ;
; clk        ; A[3]        ; 18.781 ; 18.946 ; 19.153 ; 19.312 ;
; clk        ; Close       ; 19.400 ; 19.474 ; 19.735 ; 19.809 ;
; clk        ; Open        ; 19.310 ; 19.188 ; 19.645 ; 19.523 ;
; clr        ; A[0]        ; 18.337 ; 18.366 ; 18.646 ; 18.675 ;
; clr        ; A[1]        ; 18.743 ; 18.839 ; 19.145 ; 19.241 ;
; clr        ; A[2]        ; 18.647 ; 18.778 ; 18.989 ; 19.120 ;
; clr        ; A[3]        ; 18.558 ; 18.717 ; 18.923 ; 19.088 ;
; clr        ; Close       ; 19.140 ; 19.214 ; 19.542 ; 19.616 ;
; clr        ; Open        ; 19.050 ; 18.928 ; 19.452 ; 19.330 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 8.391  ; 8.412  ; 8.693  ; 8.811  ;
; IN         ; A[1]        ; 9.208  ; 9.299  ; 9.548  ; 9.652  ;
; IN         ; A[2]        ; 8.021  ; 8.116  ; 8.307  ; 8.516  ;
; IN         ; A[3]        ; 8.075  ; 8.146  ; 8.366  ; 8.551  ;
; IN         ; Close       ; 8.913  ; 9.029  ; 9.313  ; 9.315  ;
; IN         ; Open        ; 6.310  ; 9.312  ; 9.798  ; 6.579  ;
; T          ; A[0]        ; 8.991  ; 9.109  ; 9.414  ; 9.435  ;
; T          ; A[1]        ; 9.286  ; 9.361  ; 9.663  ; 9.732  ;
; T          ; A[2]        ; 8.568  ; 8.695  ; 8.927  ; 9.071  ;
; T          ; A[3]        ; 8.664  ; 8.849  ; 9.098  ; 9.169  ;
; T          ; Close       ; 9.492  ; 9.576  ; 9.868  ; 9.935  ;
; T          ; Open        ; 6.257  ;        ;        ; 6.524  ;
; clk        ; A[0]        ; 10.477 ; 6.930  ; 7.218  ; 10.884 ;
; clk        ; A[1]        ; 10.214 ; 7.682  ; 7.978  ; 10.658 ;
; clk        ; A[2]        ; 9.366  ; 7.042  ; 7.248  ; 9.899  ;
; clk        ; A[3]        ; 9.548  ; 6.921  ; 7.168  ; 10.008 ;
; clk        ; Close       ; 7.712  ; 10.374 ; 10.696 ; 8.175  ;
; clk        ; Open        ; 8.225  ; 10.657 ; 11.181 ; 8.480  ;
; clr        ; A[0]        ; 6.586  ; 10.140 ; 10.392 ; 6.999  ;
; clr        ; A[1]        ; 7.153  ; 10.026 ; 10.283 ; 7.558  ;
; clr        ; A[2]        ; 6.468  ; 9.267  ; 9.435  ; 6.954  ;
; clr        ; A[3]        ; 6.424  ; 9.228  ; 9.460  ; 6.836  ;
; clr        ; Close       ; 10.036 ; 7.431  ; 7.644  ; 10.443 ;
; clr        ; Open        ; 10.549 ; 7.736  ; 8.169  ; 10.726 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+---------+---------------------+
; Clock ; Slack   ; End Point TNS       ;
+-------+---------+---------------------+
; set   ; -14.028 ; -14.740             ;
; OUT   ; -0.443  ; -0.769              ;
; Ent   ; -0.144  ; -0.144              ;
+-------+---------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; set   ; -8.341 ; -22.679             ;
; OUT   ; -7.745 ; -19.773             ;
; Ent   ; -7.612 ; -18.874             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; set   ; -7.967 ; -133.502                        ;
; OUT   ; -7.043 ; -117.423                        ;
; Ent   ; -3.000 ; -3.013                          ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'set'                                                                                                                                                                  ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.028 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -7.060     ; 7.552      ;
; -13.721 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -7.075     ; 7.230      ;
; -13.442 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -6.729     ; 7.297      ;
; -13.125 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -6.449     ; 7.230      ;
; -13.052 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -6.054     ; 7.552      ;
; -12.992 ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -6.316     ; 7.230      ;
; -12.911 ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -5.913     ; 7.552      ;
; -12.848 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; -6.105     ; 7.297      ;
; -12.223 ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; -5.480     ; 7.297      ;
; -8.712  ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; -0.083     ; 9.213      ;
; -6.881  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 2.522      ; 9.487      ;
; -6.851  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 2.522      ; 9.957      ;
; -6.252  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.500        ; 2.522      ; 8.828      ;
; -6.142  ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 1.000        ; 2.522      ; 9.218      ;
; -5.921  ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.500        ; 2.522      ; 8.497      ;
; -5.867  ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 1.000        ; 2.522      ; 8.943      ;
; -0.419  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 1.000        ; 1.824      ; 2.652      ;
; -0.379  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.500        ; 1.824      ; 2.112      ;
; -0.293  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 1.000        ; 1.940      ; 2.831      ;
; -0.248  ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.500        ; 1.940      ; 2.286      ;
; 0.648   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.500        ; 1.516      ; 0.879      ;
; 0.742   ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 1.000        ; 1.516      ; 1.285      ;
+---------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'OUT'                                                                                                                 ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.443 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 1.000        ; 1.820      ; 2.831      ;
; -0.398 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.500        ; 1.820      ; 2.286      ;
; -0.326 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 1.000        ; 1.947      ; 2.652      ;
; -0.286 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.500        ; 1.947      ; 2.112      ;
; 0.988  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.500        ; 1.886      ; 0.879      ;
; 1.082  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 1.000        ; 1.886      ; 1.285      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Ent'                                                                                                                 ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.144 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 1.000        ; 2.119      ; 2.831      ;
; -0.099 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.500        ; 2.119      ; 2.286      ;
; 0.072  ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 1.000        ; 2.345      ; 2.652      ;
; 0.112  ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.500        ; 2.345      ; 2.112      ;
; 1.382  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.500        ; 2.280      ; 0.879      ;
; 1.476  ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 1.000        ; 2.280      ; 1.285      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'set'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.341 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; 0.000        ; 9.597      ; 1.256      ;
; -8.247 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; set         ; -0.500       ; 9.597      ; 0.850      ;
; -7.048 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; -0.500       ; 9.582      ; 2.034      ;
; -7.015 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; set         ; 0.000        ; 9.582      ; 2.567      ;
; -6.550 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 9.251      ; 2.201      ;
; -6.512 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 9.251      ; 2.739      ;
; -0.740 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 2.605      ; 1.865      ;
; -0.726 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 2.605      ; 1.909      ;
; -0.634 ; OUT                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; -0.500       ; 2.605      ; 1.501      ;
; -0.598 ; set                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; -0.500       ; 2.605      ; 1.507      ;
; -0.342 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 2.605      ; 2.293      ;
; -0.275 ; Ent                                                       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; -0.500       ; 2.605      ; 1.860      ;
; 0.577  ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.781      ; 1.358      ;
; 0.582  ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.785      ; 1.397      ;
; 0.670  ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.658      ; 1.358      ;
; 0.705  ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.083      ; 0.788      ;
; 0.732  ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 0.665      ; 1.397      ;
; 0.764  ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; set          ; set         ; 0.000        ; 1.089      ; 1.853      ;
; 0.881  ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.486      ; 1.397      ;
; 1.068  ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.260      ; 1.358      ;
; 1.104  ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; OUT          ; set         ; 0.000        ; 0.719      ; 1.853      ;
; 1.498  ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ; Ent          ; set         ; 0.000        ; 0.325      ; 1.853      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'OUT'                                                                                                                  ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.745 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; 0.000        ; 8.971      ; 1.256      ;
; -7.651 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; OUT         ; -0.500       ; 8.971      ; 0.850      ;
; -6.072 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; -0.500       ; 8.576      ; 2.034      ;
; -6.039 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; OUT         ; 0.000        ; 8.576      ; 2.567      ;
; -5.956 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; -0.500       ; 8.627      ; 2.201      ;
; -5.918 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; OUT         ; 0.000        ; 8.627      ; 2.739      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Ent'                                                                                                                  ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.612 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; 0.000        ; 8.838      ; 1.256      ;
; -7.518 ; set       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ; set          ; Ent         ; -0.500       ; 8.838      ; 0.850      ;
; -5.931 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; -0.500       ; 8.435      ; 2.034      ;
; -5.898 ; set       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ; set          ; Ent         ; 0.000        ; 8.435      ; 2.567      ;
; -5.331 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; -0.500       ; 8.002      ; 2.201      ;
; -5.293 ; set       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ; set          ; Ent         ; 0.000        ; 8.002      ; 2.739      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'set'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -7.967 ; -7.967       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -7.962 ; -7.962       ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -7.950 ; -7.950       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -7.624 ; -7.624       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -7.619 ; -7.619       ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -7.601 ; -7.601       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -7.322 ; -7.322       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -7.310 ; -7.310       ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -7.306 ; -7.306       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -7.214 ; -7.214       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -7.209 ; -7.209       ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -7.196 ; -7.196       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -6.984 ; -6.984       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -6.966 ; -6.966       ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -6.962 ; -6.962       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -6.417 ; -6.417       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -6.404 ; -6.404       ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -6.400 ; -6.400       ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; set   ; Rise       ; set                                                       ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
; -0.042 ; -0.042       ; 0.000          ; High Pulse Width ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|o                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|i                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; set   ; Rise       ; set~input|i                                               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; set   ; Rise       ; set~input|o                                               ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst28|inst|inst11~1|datad                          ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst21|inst|inst11~1|datac                          ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst11~1|datac                          ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst|inst|inst11~1|datac                            ;
; 1.036  ; 1.036        ; 0.000          ; Low Pulse Width  ; set   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst22|Dflipflop:inst|inst1~1 ;
; 1.040  ; 1.040        ; 0.000          ; High Pulse Width ; set   ; Rise       ; inst2|inst22|inst|inst1~1|datad                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'OUT'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -7.043 ; -7.043       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -7.038 ; -7.038       ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -7.026 ; -7.026       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -6.719 ; -6.719       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -6.714 ; -6.714       ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -6.701 ; -6.701       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -6.573 ; -6.573       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -6.568 ; -6.568       ; 0.000          ; High Pulse Width ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -6.550 ; -6.550       ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -6.225 ; -6.225       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; -6.213 ; -6.213       ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -6.209 ; -6.209       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -5.885 ; -5.885       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; -5.872 ; -5.872       ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; -5.868 ; -5.868       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; -5.753 ; -5.753       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; -5.735 ; -5.735       ; 0.000          ; Low Pulse Width  ; OUT   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; -5.731 ; -5.731       ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; OUT   ; Rise       ; OUT                                                       ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|o                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; OUT   ; Rise       ; OUT~input|i                                               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; OUT~input|o                                               ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst27|datad                                              ;
; 0.903  ; 0.903        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst29|datad                                              ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; OUT   ; Rise       ; inst2|inst27~0|datad                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Ent'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Ent   ; Rise       ; Ent                                                       ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.031  ; 0.031        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|o                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Ent   ; Rise       ; Ent~input|i                                               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; Ent~input|o                                               ;
; 0.895  ; 0.895        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst27~0|datad                                            ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst3|combout                           ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst3|combout                             ;
; 0.920  ; 0.920        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst28|Dflipflop:inst|inst1~2 ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst28|inst|inst1~2|datad                           ;
; 0.931  ; 0.931        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst|Dflipflop:inst|inst1~1   ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst|inst|inst1~1|datad                             ;
; 0.950  ; 0.950        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst3|combout                           ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; Ent   ; Fall       ; 4bitCounter:inst2|Tflipflop:inst21|Dflipflop:inst|inst1~1 ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; Ent   ; Rise       ; inst2|inst21|inst|inst1~1|datad                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Ent        ; 11.390 ; 11.438 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 11.092 ; 11.146 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 10.960 ; 11.125 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 11.271 ; 11.303 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 11.390 ; 11.438 ; Rise       ; Ent             ;
; Close     ; Ent        ; 11.324 ; 11.340 ; Rise       ; Ent             ;
; Open      ; Ent        ; 2.848  ; 3.229  ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 18.451 ; 18.505 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 18.451 ; 18.505 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 18.345 ; 18.498 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 18.396 ; 18.428 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 18.321 ; 18.369 ; Fall       ; Ent             ;
; Close     ; Ent        ; 18.697 ; 18.666 ; Fall       ; Ent             ;
; Open      ; Ent        ; 18.581 ; 18.552 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 11.607 ; 11.750 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 11.233 ; 11.287 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 11.607 ; 11.750 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 11.546 ; 11.578 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 11.523 ; 11.571 ; Rise       ; OUT             ;
; Close     ; OUT        ; 11.946 ; 11.962 ; Rise       ; OUT             ;
; Open      ; OUT        ; 11.906 ; 11.918 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 18.584 ; 18.639 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 18.584 ; 18.638 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 18.486 ; 18.639 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 18.529 ; 18.561 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 18.462 ; 18.510 ; Fall       ; OUT             ;
; Close     ; OUT        ; 18.838 ; 18.807 ; Fall       ; OUT             ;
; Open      ; OUT        ; 18.717 ; 18.688 ; Fall       ; OUT             ;
; A[*]      ; set        ; 10.553 ; 10.673 ; Rise       ; set             ;
;  A[0]     ; set        ; 10.148 ; 10.202 ; Rise       ; set             ;
;  A[1]     ; set        ; 10.520 ; 10.673 ; Rise       ; set             ;
;  A[2]     ; set        ; 10.485 ; 10.517 ; Rise       ; set             ;
;  A[3]     ; set        ; 10.553 ; 10.601 ; Rise       ; set             ;
; Close     ; set        ; 10.872 ; 10.841 ; Rise       ; set             ;
; Open      ; set        ; 10.757 ; 10.728 ; Rise       ; set             ;
; A[*]      ; set        ; 19.492 ; 19.645 ; Fall       ; set             ;
;  A[0]     ; set        ; 19.210 ; 19.264 ; Fall       ; set             ;
;  A[1]     ; set        ; 19.492 ; 19.645 ; Fall       ; set             ;
;  A[2]     ; set        ; 19.462 ; 19.494 ; Fall       ; set             ;
;  A[3]     ; set        ; 19.468 ; 19.516 ; Fall       ; set             ;
; Close     ; set        ; 19.844 ; 19.813 ; Fall       ; set             ;
; Open      ; set        ; 19.723 ; 19.694 ; Fall       ; set             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Ent        ; 4.153 ; 4.165 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 4.407 ; 4.515 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 4.565 ; 4.711 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 4.153 ; 4.165 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 4.224 ; 4.348 ; Rise       ; Ent             ;
; Close     ; Ent        ; 4.715 ; 4.705 ; Rise       ; Ent             ;
; Open      ; Ent        ; 2.762 ; 3.142 ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 4.153 ; 4.165 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 4.407 ; 4.515 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 4.277 ; 4.319 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 4.153 ; 4.165 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 4.224 ; 4.348 ; Fall       ; Ent             ;
; Close     ; Ent        ; 4.646 ; 4.658 ; Fall       ; Ent             ;
; Open      ; Ent        ; 2.762 ; 3.142 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 3.794 ; 3.806 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 4.057 ; 4.165 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 4.315 ; 4.454 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 3.794 ; 3.806 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 3.874 ; 3.998 ; Rise       ; OUT             ;
; Close     ; OUT        ; 4.356 ; 4.346 ; Rise       ; OUT             ;
; Open      ; OUT        ; 4.620 ; 4.607 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 3.794 ; 3.806 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 4.057 ; 4.129 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 3.978 ; 4.020 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 3.794 ; 3.806 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 3.874 ; 3.998 ; Fall       ; OUT             ;
; Close     ; OUT        ; 4.347 ; 4.346 ; Fall       ; OUT             ;
; Open      ; OUT        ; 4.612 ; 4.607 ; Fall       ; OUT             ;
; A[*]      ; set        ; 2.746 ; 3.160 ; Rise       ; set             ;
;  A[0]     ; set        ; 2.825 ; 3.234 ; Rise       ; set             ;
;  A[1]     ; set        ; 2.841 ; 3.257 ; Rise       ; set             ;
;  A[2]     ; set        ; 2.829 ; 3.200 ; Rise       ; set             ;
;  A[3]     ; set        ; 2.746 ; 3.160 ; Rise       ; set             ;
; Close     ; set        ; 3.584 ; 3.222 ; Rise       ; set             ;
; Open      ; set        ; 3.849 ; 3.481 ; Rise       ; set             ;
; A[*]      ; set        ; 2.746 ; 3.160 ; Fall       ; set             ;
;  A[0]     ; set        ; 2.825 ; 3.234 ; Fall       ; set             ;
;  A[1]     ; set        ; 2.841 ; 3.257 ; Fall       ; set             ;
;  A[2]     ; set        ; 2.829 ; 3.200 ; Fall       ; set             ;
;  A[3]     ; set        ; 2.746 ; 3.160 ; Fall       ; set             ;
; Close     ; set        ; 3.584 ; 3.222 ; Fall       ; set             ;
; Open      ; set        ; 3.849 ; 3.481 ; Fall       ; set             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 12.122 ; 12.176 ; 12.774 ; 12.828 ;
; IN         ; A[1]        ; 12.020 ; 12.185 ; 12.642 ; 12.807 ;
; IN         ; A[2]        ; 12.330 ; 12.362 ; 12.953 ; 12.985 ;
; IN         ; A[3]        ; 12.420 ; 12.468 ; 13.072 ; 13.120 ;
; IN         ; Close       ; 12.939 ; 12.908 ; 13.422 ; 13.391 ;
; IN         ; Open        ; 12.206 ; 12.218 ; 12.712 ; 12.724 ;
; T          ; A[0]        ; 12.095 ; 12.149 ; 12.736 ; 12.790 ;
; T          ; A[1]        ; 11.993 ; 12.158 ; 12.604 ; 12.769 ;
; T          ; A[2]        ; 12.273 ; 12.305 ; 12.915 ; 12.947 ;
; T          ; A[3]        ; 12.393 ; 12.441 ; 13.034 ; 13.082 ;
; T          ; Close       ; 12.272 ; 12.288 ; 12.968 ; 12.984 ;
; T          ; Open        ; 4.296  ;        ;        ; 4.873  ;
; clk        ; A[0]        ; 11.898 ; 11.952 ; 12.450 ; 12.504 ;
; clk        ; A[1]        ; 11.966 ; 12.109 ; 12.608 ; 12.761 ;
; clk        ; A[2]        ; 11.915 ; 11.947 ; 12.578 ; 12.610 ;
; clk        ; A[3]        ; 11.983 ; 12.031 ; 12.514 ; 12.562 ;
; clk        ; Close       ; 12.302 ; 12.271 ; 12.960 ; 12.929 ;
; clk        ; Open        ; 12.187 ; 12.178 ; 12.839 ; 12.810 ;
; clr        ; A[0]        ; 11.543 ; 11.597 ; 12.145 ; 12.199 ;
; clr        ; A[1]        ; 11.876 ; 12.029 ; 12.372 ; 12.525 ;
; clr        ; A[2]        ; 11.846 ; 11.878 ; 12.337 ; 12.369 ;
; clr        ; A[3]        ; 11.782 ; 11.830 ; 12.405 ; 12.453 ;
; clr        ; Close       ; 12.228 ; 12.197 ; 12.724 ; 12.693 ;
; clr        ; Open        ; 12.107 ; 12.078 ; 12.609 ; 12.580 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; IN         ; A[0]        ; 5.497 ; 5.547 ; 5.970 ; 6.078 ;
; IN         ; A[1]        ; 5.966 ; 6.116 ; 6.462 ; 6.616 ;
; IN         ; A[2]        ; 5.285 ; 5.273 ; 5.747 ; 5.806 ;
; IN         ; A[3]        ; 5.323 ; 5.376 ; 5.787 ; 5.911 ;
; IN         ; Close       ; 5.823 ; 5.837 ; 6.356 ; 6.299 ;
; IN         ; Open        ; 4.179 ; 6.098 ; 6.620 ; 4.755 ;
; T          ; A[0]        ; 5.797 ; 5.905 ; 6.497 ; 6.547 ;
; T          ; A[1]        ; 5.955 ; 6.101 ; 6.579 ; 6.718 ;
; T          ; A[2]        ; 5.543 ; 5.555 ; 6.163 ; 6.175 ;
; T          ; A[3]        ; 5.614 ; 5.738 ; 6.323 ; 6.376 ;
; T          ; Close       ; 6.105 ; 6.095 ; 6.725 ; 6.715 ;
; T          ; Open        ; 4.152 ;       ;       ; 4.719 ;
; clk        ; A[0]        ; 6.774 ; 4.591 ; 5.129 ; 7.402 ;
; clk        ; A[1]        ; 6.524 ; 5.075 ; 5.579 ; 7.292 ;
; clk        ; A[2]        ; 6.060 ; 4.594 ; 5.181 ; 6.671 ;
; clk        ; A[3]        ; 6.149 ; 4.580 ; 5.126 ; 6.874 ;
; clk        ; Close       ; 5.070 ; 6.612 ; 7.221 ; 5.673 ;
; clk        ; Open        ; 5.345 ; 6.873 ; 7.485 ; 5.931 ;
; clr        ; A[0]        ; 4.377 ; 6.557 ; 7.056 ; 4.963 ;
; clr        ; A[1]        ; 4.694 ; 6.540 ; 6.896 ; 5.328 ;
; clr        ; A[2]        ; 4.319 ; 5.919 ; 6.432 ; 4.856 ;
; clr        ; A[3]        ; 4.281 ; 6.012 ; 6.411 ; 4.862 ;
; clr        ; Close       ; 6.469 ; 4.838 ; 5.353 ; 6.968 ;
; clr        ; Open        ; 6.733 ; 5.114 ; 5.637 ; 7.244 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+------+----------+----------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal  ; Minimum Pulse Width ;
+------------------+-------+------+----------+----------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; -26.205  ; -15.057  ; -14.236             ;
;  Ent             ; N/A   ; N/A  ; -1.002   ; -13.605  ; -3.000              ;
;  OUT             ; N/A   ; N/A  ; -1.504   ; -13.916  ; -12.485             ;
;  set             ; N/A   ; N/A  ; -26.205  ; -15.057  ; -14.236             ;
; Design-wide TNS  ; 0.0   ; 0.0  ; -33.377  ; -110.492 ; -462.599            ;
;  Ent             ; N/A   ; N/A  ; -1.645   ; -33.984  ; -3.013              ;
;  OUT             ; N/A   ; N/A  ; -2.808   ; -35.711  ; -215.752            ;
;  set             ; N/A   ; N/A  ; -28.924  ; -40.797  ; -243.847            ;
+------------------+-------+------+----------+----------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Ent        ; 19.583 ; 19.663 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 19.137 ; 19.179 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 19.006 ; 19.155 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 19.453 ; 19.604 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 19.583 ; 19.663 ; Rise       ; Ent             ;
; Close     ; Ent        ; 19.533 ; 19.613 ; Rise       ; Ent             ;
; Open      ; Ent        ; 4.854  ; 4.941  ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 32.262 ; 32.348 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 32.262 ; 32.304 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 32.209 ; 32.348 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 32.191 ; 32.342 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 32.041 ; 32.177 ; Fall       ; Ent             ;
; Close     ; Ent        ; 32.694 ; 32.752 ; Fall       ; Ent             ;
; Open      ; Ent        ; 32.587 ; 32.463 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 20.111 ; 20.260 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 19.448 ; 19.490 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 20.111 ; 20.260 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 19.873 ; 20.024 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 19.894 ; 19.974 ; Rise       ; OUT             ;
; Close     ; OUT        ; 20.663 ; 20.744 ; Rise       ; OUT             ;
; Open      ; OUT        ; 20.619 ; 20.541 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 32.573 ; 32.659 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 32.573 ; 32.615 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 32.520 ; 32.659 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 32.502 ; 32.653 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 32.352 ; 32.488 ; Fall       ; OUT             ;
; Close     ; OUT        ; 33.005 ; 33.063 ; Fall       ; OUT             ;
; Open      ; OUT        ; 32.898 ; 32.774 ; Fall       ; OUT             ;
; A[*]      ; set        ; 18.266 ; 18.405 ; Rise       ; set             ;
;  A[0]     ; set        ; 17.500 ; 17.542 ; Rise       ; set             ;
;  A[1]     ; set        ; 18.266 ; 18.405 ; Rise       ; set             ;
;  A[2]     ; set        ; 18.119 ; 18.270 ; Rise       ; set             ;
;  A[3]     ; set        ; 18.098 ; 18.234 ; Rise       ; set             ;
; Close     ; set        ; 18.719 ; 18.777 ; Rise       ; set             ;
; Open      ; set        ; 18.644 ; 18.520 ; Rise       ; set             ;
; A[*]      ; set        ; 34.311 ; 34.450 ; Fall       ; set             ;
;  A[0]     ; set        ; 33.744 ; 33.786 ; Fall       ; set             ;
;  A[1]     ; set        ; 34.311 ; 34.450 ; Fall       ; set             ;
;  A[2]     ; set        ; 34.222 ; 34.373 ; Fall       ; set             ;
;  A[3]     ; set        ; 34.143 ; 34.279 ; Fall       ; set             ;
; Close     ; set        ; 34.796 ; 34.854 ; Fall       ; set             ;
; Open      ; set        ; 34.689 ; 34.565 ; Fall       ; set             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Ent        ; 4.153 ; 4.165 ; Rise       ; Ent             ;
;  A[0]     ; Ent        ; 4.407 ; 4.515 ; Rise       ; Ent             ;
;  A[1]     ; Ent        ; 4.565 ; 4.711 ; Rise       ; Ent             ;
;  A[2]     ; Ent        ; 4.153 ; 4.165 ; Rise       ; Ent             ;
;  A[3]     ; Ent        ; 4.224 ; 4.348 ; Rise       ; Ent             ;
; Close     ; Ent        ; 4.715 ; 4.705 ; Rise       ; Ent             ;
; Open      ; Ent        ; 2.762 ; 3.142 ; Rise       ; Ent             ;
; A[*]      ; Ent        ; 4.153 ; 4.165 ; Fall       ; Ent             ;
;  A[0]     ; Ent        ; 4.407 ; 4.515 ; Fall       ; Ent             ;
;  A[1]     ; Ent        ; 4.277 ; 4.319 ; Fall       ; Ent             ;
;  A[2]     ; Ent        ; 4.153 ; 4.165 ; Fall       ; Ent             ;
;  A[3]     ; Ent        ; 4.224 ; 4.348 ; Fall       ; Ent             ;
; Close     ; Ent        ; 4.646 ; 4.658 ; Fall       ; Ent             ;
; Open      ; Ent        ; 2.762 ; 3.142 ; Fall       ; Ent             ;
; A[*]      ; OUT        ; 3.794 ; 3.806 ; Rise       ; OUT             ;
;  A[0]     ; OUT        ; 4.057 ; 4.165 ; Rise       ; OUT             ;
;  A[1]     ; OUT        ; 4.315 ; 4.454 ; Rise       ; OUT             ;
;  A[2]     ; OUT        ; 3.794 ; 3.806 ; Rise       ; OUT             ;
;  A[3]     ; OUT        ; 3.874 ; 3.998 ; Rise       ; OUT             ;
; Close     ; OUT        ; 4.356 ; 4.346 ; Rise       ; OUT             ;
; Open      ; OUT        ; 4.620 ; 4.607 ; Rise       ; OUT             ;
; A[*]      ; OUT        ; 3.794 ; 3.806 ; Fall       ; OUT             ;
;  A[0]     ; OUT        ; 4.057 ; 4.129 ; Fall       ; OUT             ;
;  A[1]     ; OUT        ; 3.978 ; 4.020 ; Fall       ; OUT             ;
;  A[2]     ; OUT        ; 3.794 ; 3.806 ; Fall       ; OUT             ;
;  A[3]     ; OUT        ; 3.874 ; 3.998 ; Fall       ; OUT             ;
; Close     ; OUT        ; 4.347 ; 4.346 ; Fall       ; OUT             ;
; Open      ; OUT        ; 4.612 ; 4.607 ; Fall       ; OUT             ;
; A[*]      ; set        ; 2.746 ; 3.160 ; Rise       ; set             ;
;  A[0]     ; set        ; 2.825 ; 3.234 ; Rise       ; set             ;
;  A[1]     ; set        ; 2.841 ; 3.257 ; Rise       ; set             ;
;  A[2]     ; set        ; 2.829 ; 3.200 ; Rise       ; set             ;
;  A[3]     ; set        ; 2.746 ; 3.160 ; Rise       ; set             ;
; Close     ; set        ; 3.584 ; 3.222 ; Rise       ; set             ;
; Open      ; set        ; 3.849 ; 3.481 ; Rise       ; set             ;
; A[*]      ; set        ; 2.746 ; 3.160 ; Fall       ; set             ;
;  A[0]     ; set        ; 2.825 ; 3.234 ; Fall       ; set             ;
;  A[1]     ; set        ; 2.841 ; 3.257 ; Fall       ; set             ;
;  A[2]     ; set        ; 2.829 ; 3.200 ; Fall       ; set             ;
;  A[3]     ; set        ; 2.746 ; 3.160 ; Fall       ; set             ;
; Close     ; set        ; 3.584 ; 3.222 ; Fall       ; set             ;
; Open      ; set        ; 3.849 ; 3.481 ; Fall       ; set             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; IN         ; A[0]        ; 21.447 ; 21.489 ; 21.971 ; 22.013 ;
; IN         ; A[1]        ; 21.357 ; 21.506 ; 21.840 ; 21.989 ;
; IN         ; A[2]        ; 21.753 ; 21.904 ; 22.287 ; 22.438 ;
; IN         ; A[3]        ; 21.893 ; 21.973 ; 22.417 ; 22.497 ;
; IN         ; Close       ; 22.773 ; 22.831 ; 23.201 ; 23.259 ;
; IN         ; Open        ; 21.587 ; 21.470 ; 22.015 ; 21.898 ;
; T          ; A[0]        ; 21.379 ; 21.421 ; 21.906 ; 21.948 ;
; T          ; A[1]        ; 21.289 ; 21.438 ; 21.775 ; 21.924 ;
; T          ; A[2]        ; 21.685 ; 21.836 ; 22.222 ; 22.373 ;
; T          ; A[3]        ; 21.825 ; 21.905 ; 22.352 ; 22.432 ;
; T          ; Close       ; 21.767 ; 21.847 ; 22.302 ; 22.382 ;
; T          ; Open        ; 7.301  ;        ;        ; 7.710  ;
; clk        ; A[0]        ; 21.006 ; 21.048 ; 21.496 ; 21.538 ;
; clk        ; A[1]        ; 21.212 ; 21.351 ; 21.653 ; 21.792 ;
; clk        ; A[2]        ; 21.065 ; 21.216 ; 21.595 ; 21.746 ;
; clk        ; A[3]        ; 21.044 ; 21.180 ; 21.468 ; 21.604 ;
; clk        ; Close       ; 21.665 ; 21.723 ; 22.169 ; 22.227 ;
; clk        ; Open        ; 21.590 ; 21.466 ; 22.031 ; 21.907 ;
; clr        ; A[0]        ; 20.489 ; 20.531 ; 20.906 ; 20.948 ;
; clr        ; A[1]        ; 20.942 ; 21.081 ; 21.428 ; 21.567 ;
; clr        ; A[2]        ; 20.884 ; 21.035 ; 21.281 ; 21.432 ;
; clr        ; A[3]        ; 20.757 ; 20.893 ; 21.260 ; 21.396 ;
; clr        ; Close       ; 21.458 ; 21.516 ; 21.881 ; 21.939 ;
; clr        ; Open        ; 21.320 ; 21.196 ; 21.806 ; 21.682 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; IN         ; A[0]        ; 5.497 ; 5.547 ; 5.970 ; 6.078 ;
; IN         ; A[1]        ; 5.966 ; 6.116 ; 6.462 ; 6.616 ;
; IN         ; A[2]        ; 5.285 ; 5.273 ; 5.747 ; 5.806 ;
; IN         ; A[3]        ; 5.323 ; 5.376 ; 5.787 ; 5.911 ;
; IN         ; Close       ; 5.823 ; 5.837 ; 6.356 ; 6.299 ;
; IN         ; Open        ; 4.179 ; 6.098 ; 6.620 ; 4.755 ;
; T          ; A[0]        ; 5.797 ; 5.905 ; 6.497 ; 6.547 ;
; T          ; A[1]        ; 5.955 ; 6.101 ; 6.579 ; 6.718 ;
; T          ; A[2]        ; 5.543 ; 5.555 ; 6.163 ; 6.175 ;
; T          ; A[3]        ; 5.614 ; 5.738 ; 6.323 ; 6.376 ;
; T          ; Close       ; 6.105 ; 6.095 ; 6.725 ; 6.715 ;
; T          ; Open        ; 4.152 ;       ;       ; 4.719 ;
; clk        ; A[0]        ; 6.774 ; 4.591 ; 5.129 ; 7.402 ;
; clk        ; A[1]        ; 6.524 ; 5.075 ; 5.579 ; 7.292 ;
; clk        ; A[2]        ; 6.060 ; 4.594 ; 5.181 ; 6.671 ;
; clk        ; A[3]        ; 6.149 ; 4.580 ; 5.126 ; 6.874 ;
; clk        ; Close       ; 5.070 ; 6.612 ; 7.221 ; 5.673 ;
; clk        ; Open        ; 5.345 ; 6.873 ; 7.485 ; 5.931 ;
; clr        ; A[0]        ; 4.377 ; 6.557 ; 7.056 ; 4.963 ;
; clr        ; A[1]        ; 4.694 ; 6.540 ; 6.896 ; 5.328 ;
; clr        ; A[2]        ; 4.319 ; 5.919 ; 6.432 ; 4.856 ;
; clr        ; A[3]        ; 4.281 ; 6.012 ; 6.411 ; 4.862 ;
; clr        ; Close       ; 6.469 ; 4.838 ; 5.353 ; 6.968 ;
; clr        ; Open        ; 6.733 ; 5.114 ; 5.637 ; 7.244 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Open          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Close         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; T              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Ent            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OUT            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Open          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Close         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; A[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; A[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; A[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; A[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; set        ; Ent      ; 0        ; 0        ; 3        ; 3        ;
; set        ; OUT      ; 0        ; 0        ; 3        ; 3        ;
; Ent        ; set      ; 0        ; 0        ; 1        ; 7        ;
; OUT        ; set      ; 0        ; 0        ; 3        ; 9        ;
; set        ; set      ; 0        ; 0        ; 7        ; 15       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; set        ; Ent      ; 0        ; 0        ; 3        ; 3        ;
; set        ; OUT      ; 0        ; 0        ; 3        ; 3        ;
; Ent        ; set      ; 0        ; 0        ; 1        ; 7        ;
; OUT        ; set      ; 0        ; 0        ; 3        ; 9        ;
; set        ; set      ; 0        ; 0        ; 7        ; 15       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jul 08 12:21:27 2024
Info: Command: quartus_sta waiting_room -c waiting_room
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'waiting_room.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Ent Ent
    Info (332105): create_clock -period 1.000 -name set set
    Info (332105): create_clock -period 1.000 -name OUT OUT
Warning (332125): Found combinational loop of 68 nodes
    Warning (332126): Node "inst2|inst36|datad"
    Warning (332126): Node "inst2|inst36|combout"
    Warning (332126): Node "inst27~0|datac"
    Warning (332126): Node "inst27~0|combout"
    Warning (332126): Node "inst29|dataa"
    Warning (332126): Node "inst29|combout"
    Warning (332126): Node "inst2|inst21|inst2|dataa"
    Warning (332126): Node "inst2|inst21|inst2|combout"
    Warning (332126): Node "inst2|inst21|inst|inst3|datac"
    Warning (332126): Node "inst2|inst21|inst|inst3|combout"
    Warning (332126): Node "inst2|inst21|inst|inst3~1|dataa"
    Warning (332126): Node "inst2|inst21|inst|inst3~1|combout"
    Warning (332126): Node "inst2|inst21|inst|inst11~1|dataa"
    Warning (332126): Node "inst2|inst21|inst|inst11~1|combout"
    Warning (332126): Node "inst2|inst21|inst|inst11~1|datab"
    Warning (332126): Node "inst2|inst21|inst2|datab"
    Warning (332126): Node "inst2|inst33~0|datac"
    Warning (332126): Node "inst2|inst33~0|combout"
    Warning (332126): Node "inst2|inst28|inst|inst3|datab"
    Warning (332126): Node "inst2|inst28|inst|inst3|combout"
    Warning (332126): Node "inst2|inst28|inst|inst3~1|dataa"
    Warning (332126): Node "inst2|inst28|inst|inst3~1|combout"
    Warning (332126): Node "inst2|inst28|inst|inst11~1|dataa"
    Warning (332126): Node "inst2|inst28|inst|inst11~1|combout"
    Warning (332126): Node "inst2|inst36|dataa"
    Warning (332126): Node "inst2|inst28|inst|inst11~1|datab"
    Warning (332126): Node "inst2|inst28|inst|inst3|datad"
    Warning (332126): Node "inst2|inst34|dataa"
    Warning (332126): Node "inst2|inst34|combout"
    Warning (332126): Node "inst29|datab"
    Warning (332126): Node "inst2|inst28|inst|inst3|datac"
    Warning (332126): Node "inst2|inst27~0|datab"
    Warning (332126): Node "inst2|inst27~0|combout"
    Warning (332126): Node "inst2|inst22|inst|inst3|datac"
    Warning (332126): Node "inst2|inst22|inst|inst3|combout"
    Warning (332126): Node "inst2|inst22|inst|inst3~1|datac"
    Warning (332126): Node "inst2|inst22|inst|inst3~1|combout"
    Warning (332126): Node "inst2|inst22|inst|inst11~1|datab"
    Warning (332126): Node "inst2|inst22|inst|inst11~1|combout"
    Warning (332126): Node "inst2|inst36|datac"
    Warning (332126): Node "inst2|inst33~0|dataa"
    Warning (332126): Node "inst2|inst22|inst|inst11~1|dataa"
    Warning (332126): Node "inst2|inst22|inst|inst3|datad"
    Warning (332126): Node "inst2|inst34|datac"
    Warning (332126): Node "inst2|inst22|inst|inst3|datab"
    Warning (332126): Node "inst2|inst34|datad"
    Warning (332126): Node "inst2|inst21|inst|inst3|datab"
    Warning (332126): Node "inst2|inst28|inst|inst3|dataa"
    Warning (332126): Node "inst2|inst22|inst|inst3|dataa"
    Warning (332126): Node "inst2|inst|inst|inst3|dataa"
    Warning (332126): Node "inst2|inst|inst|inst3|combout"
    Warning (332126): Node "inst2|inst|inst|inst3~1|dataa"
    Warning (332126): Node "inst2|inst|inst|inst3~1|combout"
    Warning (332126): Node "inst2|inst|inst|inst11~1|dataa"
    Warning (332126): Node "inst2|inst|inst|inst11~1|combout"
    Warning (332126): Node "inst2|inst36|datab"
    Warning (332126): Node "inst2|inst|inst|inst11~1|datab"
    Warning (332126): Node "inst2|inst33~0|datab"
    Warning (332126): Node "inst2|inst34|datab"
    Warning (332126): Node "inst2|inst27~0|datac"
    Warning (332126): Node "inst2|inst|inst|inst3|datad"
    Warning (332126): Node "inst2|inst21|inst2|datac"
    Warning (332126): Node "inst2|inst|inst|inst3|datac"
    Warning (332126): Node "inst2|inst27~0|dataa"
    Warning (332126): Node "inst27|datab"
    Warning (332126): Node "inst27|combout"
    Warning (332126): Node "inst2|inst33~0|datad"
    Warning (332126): Node "inst2|inst21|inst2|datad"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: inst27|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst29|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst21|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst22|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst28|inst|inst11~1|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst|inst|inst11~1|datac  to: inst2|inst|inst|inst3|combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -26.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -26.205             -28.924 set 
    Info (332119):    -1.504              -2.808 OUT 
    Info (332119):    -1.002              -1.645 Ent 
Info (332146): Worst-case removal slack is -15.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.057             -40.797 set 
    Info (332119):   -13.916             -35.711 OUT 
    Info (332119):   -13.605             -33.984 Ent 
Info (332146): Worst-case minimum pulse width slack is -14.236
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.236            -243.847 set 
    Info (332119):   -12.485            -215.752 OUT 
    Info (332119):    -3.000              -3.000 Ent 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: inst27|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst29|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst21|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst22|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst28|inst|inst11~1|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst|inst|inst11~1|datac  to: inst2|inst|inst|inst3|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -23.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -23.620             -25.785 set 
    Info (332119):    -1.222              -2.280 OUT 
    Info (332119):    -0.786              -1.256 Ent 
Info (332146): Worst-case removal slack is -13.582
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.582             -36.891 set 
    Info (332119):   -12.556             -32.489 OUT 
    Info (332119):   -12.248             -30.849 Ent 
Info (332146): Worst-case minimum pulse width slack is -12.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.778            -218.754 set 
    Info (332119):   -11.181            -193.866 OUT 
    Info (332119):    -3.000              -3.000 Ent 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: inst27|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst29|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst21|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst22|inst|inst11~1|datac  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst27~0|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst28|inst|inst11~1|datad  to: inst2|inst|inst|inst11~1|combout
    Info (332098): From: inst2|inst|inst|inst11~1|datac  to: inst2|inst|inst|inst3|combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case recovery slack is -14.028
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.028             -14.740 set 
    Info (332119):    -0.443              -0.769 OUT 
    Info (332119):    -0.144              -0.144 Ent 
Info (332146): Worst-case removal slack is -8.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.341             -22.679 set 
    Info (332119):    -7.745             -19.773 OUT 
    Info (332119):    -7.612             -18.874 Ent 
Info (332146): Worst-case minimum pulse width slack is -7.967
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.967            -133.502 set 
    Info (332119):    -7.043            -117.423 OUT 
    Info (332119):    -3.000              -3.013 Ent 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 74 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Mon Jul 08 12:21:32 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


