static void F_1 ( T_1 V_1 , T_2 * V_2 )\r\n{\r\nV_2 -> V_3 = V_1 / 1000 ;\r\nV_2 -> V_4 = ( V_1 % 1000 ) * 1000000 ;\r\n}\r\ndouble F_2 ( T_3 V_5 )\r\n{\r\ndouble V_6 ;\r\nV_6 = ( V_5 >> 4 ) * 10.0 / 4096.0 * pow ( 10.0 , ( V_5 & 0xf ) ) ;\r\nreturn V_6 ;\r\n}\r\nint F_3 ( T_4 * V_7 , T_5 * V_8 , T_6 * V_9 , T_7 V_10 , T_7 V_11 , T_8 * V_12 ,\r\nint V_13 , int V_14 )\r\n{\r\nT_9 V_15 ;\r\nT_7 V_16 , V_17 = 0 ;\r\nT_7 V_18 ,\r\nV_19 = V_10 ,\r\nV_20 = V_10 ;\r\nT_10 * V_21 ;\r\nT_4 * V_22 , * V_23 ;\r\nwhile ( V_19 < V_11 )\r\n{\r\nV_15 = F_4 ( V_8 , V_19 ) ;\r\nif ( V_15 <= 127 )\r\n{\r\nV_18 = F_4 ( V_8 , V_19 + 1 ) * 4 ;\r\n}\r\nelse\r\n{\r\nV_18 = 4 ;\r\n}\r\nif ( V_18 == 0 )\r\nbreak;\r\nV_19 += V_18 ;\r\nV_17 ++ ;\r\n}\r\nif ( V_17 == 0 )\r\nreturn 0 ;\r\nV_21 = F_5 ( V_7 , V_13 , V_8 , V_10 , V_19 - V_10 , V_17 ) ;\r\nV_22 = F_6 ( V_21 , V_14 ) ;\r\nfor ( V_16 = 0 ; V_16 < V_17 ; V_16 ++ )\r\n{\r\nV_15 = F_4 ( V_8 , V_10 ) ;\r\nif ( V_15 <= 127 )\r\n{\r\nV_18 = F_4 ( V_8 , V_10 + 1 ) * 4 ;\r\n}\r\nelse\r\n{\r\nV_18 = 4 ;\r\n}\r\nV_21 = F_7 ( V_22 , V_24 , V_8 , V_10 , 1 , V_25 ) ;\r\nV_23 = F_6 ( V_21 , V_26 ) ;\r\nF_8 ( V_21 , V_18 ) ;\r\nif ( V_15 <= 127 )\r\n{\r\nF_7 ( V_23 , V_27 , V_8 , V_10 + 1 , 1 , V_25 ) ;\r\n}\r\nswitch ( V_15 )\r\n{\r\ncase 0 :\r\ncase 1 :\r\ndefault:\r\nF_7 ( V_23 , V_28 , V_8 , V_10 + 2 , V_18 - 2 , V_29 ) ;\r\nbreak;\r\ncase 3 :\r\nF_7 ( V_23 , V_30 , V_8 , V_10 + 2 , 2 , V_25 ) ;\r\nF_7 ( V_23 , V_31 , V_8 , V_10 + 4 , 1 , V_25 ) ;\r\nF_7 ( V_23 , V_32 , V_8 , V_10 + 5 , 1 , V_25 ) ;\r\nF_9 ( V_23 , V_33 , V_8 , V_10 + 6 , 2 , F_10 ( V_8 , V_10 + 6 ) / 65535.0 ) ;\r\nF_7 ( V_23 , V_34 , V_8 , V_10 + 8 , 2 , V_25 ) ;\r\nbreak;\r\ncase 64 :\r\nF_11 ( V_8 , V_9 , V_23 , V_10 ,\r\n( V_12 == NULL ) ? 0 : V_12 -> V_35 ) ;\r\nbreak;\r\ncase 128 :\r\nF_9 ( V_23 , V_36 , V_8 , V_10 + 2 , 2 ,\r\nF_2 ( F_10 ( V_8 , V_10 + 2 ) ) ) ;\r\nbreak;\r\ncase 192 :\r\nif ( ( V_12 != NULL ) && ( V_12 -> V_37 == V_38 ) )\r\n{\r\nF_7 ( V_23 , V_39 , V_8 , V_10 , 4 , V_25 ) ;\r\nF_7 ( V_23 , V_40 , V_8 , V_10 , 4 , V_25 ) ;\r\nV_12 -> V_41 = TRUE ;\r\n}\r\nbreak;\r\ncase 193 :\r\nif ( ( V_12 != NULL ) && ( V_12 -> V_42 == V_43 ) )\r\n{\r\nF_7 ( V_23 , V_44 , V_8 , V_10 + 3 , 1 , V_25 ) ;\r\n}\r\nbreak;\r\n}\r\nV_10 += V_18 ;\r\n}\r\nreturn V_10 - V_20 ;\r\n}\r\nstatic int\r\nF_12 ( T_5 * V_8 , T_6 * V_9 , T_4 * V_7 , void * V_45 )\r\n{\r\nint V_10 = 0 ;\r\nT_3 V_46 ;\r\nT_9 V_47 ;\r\nT_9 V_48 ;\r\nT_9 V_49 ;\r\nT_11 V_50 ;\r\nT_11 V_51 = 0 ;\r\nT_3 V_52 ;\r\nT_2 V_53 ;\r\nT_10 * V_21 ;\r\nT_4 * V_54 = V_7 , * V_55 , * V_56 ;\r\nT_8 * V_12 = ( T_8 * ) V_45 ;\r\nV_46 = F_10 ( V_8 , V_10 ) ;\r\nV_47 = ( ( V_46 & 0x0C00 ) >> 10 ) * 4 + 4 ;\r\nV_48 = ( ( V_46 & 0x0080 ) >> 7 ) * 4 + ( ( V_46 & 0x0010 ) >> 4 ) * 2 ;\r\nV_49 = ( ( V_46 & 0x0060 ) >> 5 ) * 4 + ( ( V_46 & 0x0010 ) >> 4 ) * 2 ;\r\nV_52 = F_4 ( V_8 , V_10 + 2 ) * 4 ;\r\nif ( V_12 != NULL )\r\n{\r\nV_12 -> V_35 = F_4 ( V_8 , V_10 + 3 ) ;\r\nV_12 -> V_41 = FALSE ;\r\n}\r\nif ( V_7 )\r\n{\r\nV_21 = F_7 ( V_7 , V_57 , V_8 , V_10 , V_52 , V_29 ) ;\r\nV_54 = F_6 ( V_21 , V_58 ) ;\r\nF_7 ( V_54 , V_59 , V_8 , V_10 , 2 , V_25 ) ;\r\nV_21 = F_7 ( V_54 , V_60 , V_8 , V_10 , 2 , V_25 ) ;\r\nV_55 = F_6 ( V_21 , V_61 ) ;\r\nF_5 ( V_55 , V_62 , V_8 , V_10 , 2 , V_47 ) ;\r\nF_5 ( V_55 , V_63 , V_8 , V_10 , 2 , V_48 ) ;\r\nF_5 ( V_55 , V_64 , V_8 , V_10 , 2 , V_49 ) ;\r\nV_21 = F_7 ( V_54 , V_65 , V_8 , V_10 , 2 , V_25 ) ;\r\nV_56 = F_6 ( V_21 , V_66 ) ;\r\nF_7 ( V_56 , V_67 , V_8 , V_10 , 2 , V_25 ) ;\r\nF_7 ( V_56 , V_68 , V_8 , V_10 , 2 , V_25 ) ;\r\nF_7 ( V_56 , V_69 , V_8 , V_10 , 2 , V_25 ) ;\r\nF_7 ( V_56 , V_70 , V_8 , V_10 , 2 , V_25 ) ;\r\nF_5 ( V_54 , V_71 , V_8 , V_10 + 2 , 1 , V_52 ) ;\r\nF_7 ( V_54 , V_72 , V_8 , V_10 + 3 , 1 , V_25 ) ;\r\n}\r\nV_10 += 4 ;\r\nif ( V_47 > 0 ) {\r\nF_7 ( V_54 , V_73 , V_8 , V_10 , V_47 , V_29 ) ;\r\nV_10 += V_47 ;\r\n}\r\nif ( V_48 > 0 ) {\r\nswitch ( V_48 )\r\n{\r\ncase 2 :\r\nF_7 ( V_54 , V_74 , V_8 , V_10 , V_48 , V_25 ) ;\r\nV_50 = F_10 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 4 :\r\nF_7 ( V_54 , V_75 , V_8 , V_10 , V_48 , V_25 ) ;\r\nV_50 = F_13 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 6 :\r\nF_7 ( V_54 , V_76 , V_8 , V_10 , V_48 , V_25 ) ;\r\nV_50 = F_14 ( V_8 , V_10 ) ;\r\nbreak;\r\ndefault:\r\nV_50 = 0 ;\r\nbreak;\r\n}\r\nF_15 ( V_9 -> V_77 , V_78 , L_1 , L_2 V_79 L_3 , V_50 ) ;\r\nV_10 += V_48 ;\r\n}\r\nif ( V_49 > 0 ) {\r\nswitch ( V_49 )\r\n{\r\ncase 2 :\r\nF_7 ( V_54 , V_80 , V_8 , V_10 , V_49 , V_25 ) ;\r\nV_51 = F_10 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 4 :\r\nF_7 ( V_54 , V_81 , V_8 , V_10 , V_49 , V_25 ) ;\r\nV_51 = F_13 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 6 :\r\nF_7 ( V_54 , V_82 , V_8 , V_10 , V_49 , V_25 ) ;\r\nV_51 = F_14 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 8 :\r\nF_7 ( V_54 , V_83 , V_8 , V_10 , V_49 , V_25 ) ;\r\nV_51 = F_16 ( V_8 , V_10 ) ;\r\nbreak;\r\ncase 10 :\r\nF_7 ( V_54 , V_83 , V_8 , V_10 + 2 , 8 , V_25 ) ;\r\nF_7 ( V_54 , V_84 , V_8 , V_10 , 2 , V_25 ) ;\r\nbreak;\r\ncase 12 :\r\nF_7 ( V_54 , V_83 , V_8 , V_10 + 4 , 8 , V_25 ) ;\r\nF_7 ( V_54 , V_84 , V_8 , V_10 , 4 , V_25 ) ;\r\nbreak;\r\ncase 14 :\r\nF_7 ( V_54 , V_83 , V_8 , V_10 + 6 , 8 , V_25 ) ;\r\nF_7 ( V_54 , V_84 , V_8 , V_10 , 6 , V_25 ) ;\r\nbreak;\r\ndefault:\r\nbreak;\r\n}\r\nif ( V_49 <= 8 )\r\nF_15 ( V_9 -> V_77 , V_78 , L_1 , L_4 V_79 L_3 , V_51 ) ;\r\nelse\r\nF_15 ( V_9 -> V_77 , V_78 , L_1 , L_5 , F_17 ( F_18 () , V_8 , V_10 , V_49 ) ) ;\r\nV_10 += V_49 ;\r\n}\r\nif ( V_46 & V_85 )\r\nF_19 ( V_9 -> V_77 , V_78 , L_1 , L_6 ) ;\r\nif ( V_46 & V_86 )\r\nF_19 ( V_9 -> V_77 , V_78 , L_1 , L_7 ) ;\r\nif ( V_46 & V_87 ) {\r\nF_1 ( F_13 ( V_8 , V_10 ) , & V_53 ) ;\r\nF_20 ( V_54 , V_88 , V_8 , V_10 , 4 , & V_53 ) ;\r\nV_10 += 4 ;\r\n}\r\nif ( V_46 & V_89 ) {\r\nF_1 ( F_13 ( V_8 , V_10 ) , & V_53 ) ;\r\nF_20 ( V_54 , V_90 , V_8 , V_10 , 4 , & V_53 ) ;\r\nV_10 += 4 ;\r\n}\r\nF_3 ( V_54 , V_8 , V_9 , V_10 , V_52 , V_12 , V_91 , V_92 ) ;\r\nreturn V_52 ;\r\n}\r\nvoid\r\nF_21 ( void )\r\n{\r\nstatic T_12 V_93 [] = {\r\n{ & V_59 ,\r\n{ L_8 , L_9 ,\r\nV_94 , V_95 , NULL , 0xF000 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_60 ,\r\n{ L_10 , L_11 ,\r\nV_94 , V_97 , NULL , 0x0FD0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_62 ,\r\n{ L_12 , L_13 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_63 ,\r\n{ L_14 , L_15 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_64 ,\r\n{ L_16 , L_17 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_65 ,\r\n{ L_18 , L_19 ,\r\nV_94 , V_97 , NULL , 0x001F ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_67 ,\r\n{ L_20 , L_21 ,\r\nV_98 , 16 , F_22 ( & V_99 ) , V_87 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_68 ,\r\n{ L_22 , L_23 ,\r\nV_98 , 16 , F_22 ( & V_99 ) , V_89 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_69 ,\r\n{ L_24 , L_25 ,\r\nV_98 , 16 , F_22 ( & V_99 ) , V_85 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_70 ,\r\n{ L_26 , L_27 ,\r\nV_98 , 16 , F_22 ( & V_99 ) , V_86 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_71 ,\r\n{ L_28 , L_29 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_72 ,\r\n{ L_30 , L_31 ,\r\nV_100 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_73 ,\r\n{ L_32 , L_33 ,\r\nV_101 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_74 ,\r\n{ L_34 , L_35 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_75 ,\r\n{ L_34 , L_35 ,\r\nV_103 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_76 ,\r\n{ L_34 , L_36 ,\r\nV_104 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_80 ,\r\n{ L_37 , L_38 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_81 ,\r\n{ L_37 , L_38 ,\r\nV_103 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_82 ,\r\n{ L_37 , L_39 ,\r\nV_104 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_83 ,\r\n{ L_40 , L_39 ,\r\nV_104 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_84 ,\r\n{ L_41 , L_42 ,\r\nV_104 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_88 ,\r\n{ L_43 , L_44 ,\r\nV_105 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_90 ,\r\n{ L_45 , L_46 ,\r\nV_105 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_91 ,\r\n{ L_47 , L_48 ,\r\nV_100 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_24 ,\r\n{ L_49 , L_50 ,\r\nV_100 , V_95 , F_23 ( V_106 ) , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_27 ,\r\n{ L_51 , L_52 ,\r\nV_100 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_53 , L_54 ,\r\nV_101 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_55 , L_56 ,\r\nV_107 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_44 ,\r\n{ L_57 , L_58 ,\r\nV_100 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_39 ,\r\n{ L_59 , L_60 ,\r\nV_103 , V_95 , NULL , 0x00F00000 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_40 ,\r\n{ L_61 , L_62 ,\r\nV_103 , V_95 , NULL , 0x000FFFFF ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_30 ,\r\n{ L_63 , L_64 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_31 ,\r\n{ L_65 , L_66 ,\r\nV_100 , V_97 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_32 ,\r\n{ L_67 , L_68 ,\r\nV_100 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_33 ,\r\n{ L_69 , L_70 ,\r\nV_107 , V_102 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n{ & V_34 ,\r\n{ L_71 , L_72 ,\r\nV_94 , V_95 , NULL , 0x0 ,\r\nNULL , V_96 }\r\n} ,\r\n} ;\r\nstatic T_13 * V_108 [] = {\r\n& V_58 ,\r\n& V_61 ,\r\n& V_66 ,\r\n& V_92 ,\r\n& V_26\r\n} ;\r\nV_57 = F_24 ( L_73 , L_74 , L_75 ) ;\r\nF_25 ( L_75 , F_12 , V_57 ) ;\r\nF_26 ( V_57 , V_93 , F_27 ( V_93 ) ) ;\r\nF_28 ( V_108 , F_27 ( V_108 ) ) ;\r\n}
