\documentclass[submit]{ipsj}
%\documentclass{ipsj}

\usepackage{graphicx}
\usepackage{latexsym}

%% add package
\usepackage{comment} %コメントアウト
\usepackage{algorithm} %アルゴリズム
\usepackage{algorithmic} %アルゴリズム
\usepackage{enumerate} %アイテマイズ
\usepackage{amssymb, amsmath} %数式の揃え
\usepackage{amsthm} %証明環境
\usepackage{booktabs} %表の線
\usepackage{multirow}
% \usepackage{ulem} %斜線
\usepackage[legacycolonsymbols]{mathtools}

\def\Underline{\setbox0\hbox\bgroup\let\\\endUnderline}
\def\endUnderline{\vphantom{y}\egroup\smash{\underline{\box0}}\\}
\def\|{\verb|}
\def\newblock{\hskip .11em plus .33em minus .07em}

\renewcommand{\proofname}{\textbf{証明}}

\setcounter{巻数}{59}
\setcounter{号数}{1}
\setcounter{page}{1}


\受付{2016}{3}{4}
% \再受付{2015}{7}{16}   %省略可能
% \再再受付{2015}{7}{20} %省略可能
% \再再受付{2015}{11}{20} %省略可能
\採録{2016}{8}{1}


% 新しい記号の作成
\makeatletter
\newcommand{\sequence}{\mathrel{\vphantom{\wedge}\mathpalette\sequence@\relax}}
\newcommand{\sequence@}[2]{%
  \ooalign{\hidewidth$\m@th#1{\wedge}$\hidewidth\cr$\m@th#1{\vee}$\cr}%
}
\makeatother


\begin{document}

\title{ゲーム空間の一括構築と段階構築の統合による\\離散制御器合成の計算空間削減}

\etitle{Computational Space Reduction in Discrete Controller Synthesis via Integration of Consolidated and Stepwise Game Space Construction}

\affiliate{WASEDA}{早稲田大学 Waseda University}
\affiliate{TIT}{東京工業大学 Tokyo Institute of Technology}
\affiliate{NII}{国立情報学研究所 National Institute of Informatics (NII)}

\author{山内 拓人}{Takuto Yamauchi}{WASEDA,TIT}[Corresponding Author:takuto.yamauchi@aoni.waseda.jp]
\author{李 家隆}{Jialong Li}{WASEDA,TIT}[]
\author{鄭 顕志}{Kenji Tei}{TIT,WASEDA,NII}[]
\author{本位田 真一}{Shinichi Honiden}{NII}[]

\begin{abstract}
想定される動作環境下で安全性が保証された動作仕様を自動合成するDiscrete Controller Synthesis（DCS）において，計算空間の指数爆発の課題はその実践的な適用を阻む主要因となっている．
本課題に対処するため，本論文では先行の計算空間削減手法を相補的に組み合わせたConsolidated Stepwise Discrete Controller Synthesis（CSDCS）を提案する．段階的なゲーム空間構築アプローチに違反状態空間の抽象化処理を採用することで，計算空間削減効果を維持したまま計算空間の構築回数を抑えることができる．
結果，従来トレードオフの関係にあった計算空間削減と計算時間削減の両方を高い水準で両立を可能にした．
その性能を形式的な妥当性証明と7つのシナリオを通して確認した結果，計算時間を平均43.6\%，計算空間を平均51.8\%削減しつつ従来のDCSと同じ制御器を合成できることがわかった．
\end{abstract}
\begin{jkeyword}
離散制御器合成，二人型対戦ゲーム理論，ラベル付き遷移システム
\end{jkeyword}


\begin{eabstract}
In Discrete Controller Synthesis (DCS), which automatically synthesizes behavior specifications that guarantee safety under assumed environments, the issue of state space explosion remains a major obstacle to its practical application.To address this issue, this paper proposes Consolidated Stepwise Discrete Controller Synthesis (CSDCS), which complements and integrates prior state space reduction techniques. By incorporating violation-state abstraction into a stepwise game space construction approach, the number of game space constructions can be reduced while maintaining the effectiveness of state space reduction. As a result, CSDCS achieves a high level of both state space reduction and computation time reduction, which were previously in a trade-off relationship. Formal validation and evaluations on seven scenarios demonstrated that CSDCS synthesize the same controllers as conventional DCS while reducing computation time by an average of 43.6\% and space by an average of 51.8\%.
\end{eabstract}
\begin{ekeyword}
Discrete Controller Synthesis, Two-players Game Theory, Labeled Transition System
\end{ekeyword}

\maketitle

\theoremstyle{definition}
\newtheorem{highlight}{}
\newtheorem{thm}{定理}
\newtheorem{dfn}[thm]{定義}
\newtheorem{pro}{命題}
\newtheorem{lem}{補題}
\newtheorem{thx}{謝辞}

% 本文ここから
\input{./*1_序論.tex}
\input{./*2_背景技術.tex}
\input{./*3_課題.tex}
\input{./*4_提案.tex}
\input{./*5_評価.tex}
\input{./*6_関連研究.tex}
\input{./*7_結論.tex}


\bibliographystyle{unsrt}
\bibliography{*参考文献}

\begin{biography}
\profile{m}{山内 拓人}{2024年に早稲田大学理工学術院基幹理工学研究科博士課程修了．同大学助手を経て，2024年より早稲田大学講師．東京工業大学特別研究員を兼任．博士 (工学) (早稲田大学)．自己適応システム，要求工学の研究に従事．}

\profile{m}{李 家隆}{2025年早稲田大学基幹理工学研究科情報理工・情報通信専攻博士課程修了．同大学助手経て 2025年より早稲田大学講師，東京科学大学特別研究員(兼任)，現在に至る．自己適応システム，要求工学の研究に従事}

\profile{m}{鄭 顕志}{2008年早稲田大学大学院理工学研究科博士課程修了．同大学助手，助教，国立情報学研究所助教，准教授，早稲田大学研究院准教授/主任研究員を経て 2019年より早稲田大学准教授．2023年より東京工業大学 情報理工学院 准教授．現在は東京科学大学 情報理工学院 准教授．現在，早稲田大学 基幹理工学部 客員准教授，国立情報学研究所 GRACEセンター特任研究員を兼任．博士 (工学) (早稲田大学)．自己適応システム，ソフトウェアアーキテクチャ，モデル駆動工学の研究に従事．情報処理学会，電子情報通信学会，ACM，IEEE Computer Society各会員．}

\profile{m}{本位田 真一}{1978年早稲田大学大学院理工学研究科 修士課程修了．（株）東芝，国立情報学研究所教授，同研究所副所長，東京大学大学院情報理工学系研究科教授，英国UCL 客員教授，パリ第6大学招聘教授，リヨン第1大学招聘教授，早稲田大学理工学術院教授などを歴任し，2024年より国立情報学研究所特任教授．現在に至る．
日本ソフトウェア科学会名誉会員，本会フェロー，本会終身会員．}
\end{biography}



\end{document}
