module qsys_top_in_system_sources_probes_0 (
		output wire [0:0] source,     //    sources.source
		input  wire       source_clk  // source_clk.clk
	);
endmodule

