;  LST file generated by mikroListExporter - v.2.0 
; Date/Time: 24/1/2019 17:32:07
;----------------------------------------------

;Address Opcode 	ASM
0x0000	0xF002EF6B  	GOTO        1238
_interrupt:
;Splitter.c,290 :: 		void interrupt(void){
0x0008	0xF015C000  	MOVFF       R0, 21
;Splitter.c,296 :: 		if(PIR1.RC1IF==1){
0x000C	0xAA9E      	BTFSS       PIR1, 5 
0x000E	0xD085      	BRA         L_interrupt61
;Splitter.c,298 :: 		IU1 = 1;                                        //Enciende el indicador de interrupcion por UART1
0x0010	0x8882      	BSF         RC4_bit, BitPos(RC4_bit+0) 
;Splitter.c,299 :: 		byteTrama = UART1_Read();                       //Lee el byte de la trama de peticion
0x0012	0xD98D      	RCALL       _UART1_Read
0x0014	0xF05EC000  	MOVFF       R0, _byteTrama
;Splitter.c,302 :: 		if (banTI==0){                                  //Verifica que la bandera de inicio de trama este apagada
0x0018	0x5020      	MOVF        _banTI, 0 
0x001A	0x0A00      	XORLW       0
0x001C	0xE120      	BNZ         L_interrupt62
;Splitter.c,303 :: 		if (byteTrama==HDR){                        //Verifica si recibio una cabecera
0x001E	0x505E      	MOVF        _byteTrama, 0 
0x0020	0x0A3A      	XORLW       58
0x0022	0xE10B      	BNZ         L_interrupt63
;Splitter.c,304 :: 		banTI = 1;                                //Activa la bandera de inicio de trama
0x0024	0x0E01      	MOVLW       1
0x0026	0x6E20      	MOVWF       _banTI 
;Splitter.c,305 :: 		i1 = 0;                                   //Define en 1 el subindice de la trama de peticion
0x0028	0x6A1A      	CLRF        _i1 
;Splitter.c,306 :: 		tramaOk = 9;                              //Limpia la variable que indica si la trama ha llegado correctamente
0x002A	0x0E09      	MOVLW       9
0x002C	0x0100      	MOVLB       0
0x002E	0x6F60      	MOVWF       _tramaOk, 1
;Splitter.c,307 :: 		puertoTOT = 1;                            //Indica al Time-Out-Trama que de ser necesario envie el NACK por el puerto UART1
0x0030	0x0E01      	MOVLW       1
0x0032	0x6F62      	MOVWF       _puertoTOT, 1
;Splitter.c,309 :: 		T2CON.TMR2ON = 1;                         //Enciende el Timer2
0x0034	0x84BA      	BSF         T2CON, 2 
;Splitter.c,310 :: 		PR2 = 249;                                //Se carga el valor del preload correspondiente al tiempo de 2ms
0x0036	0x0EF9      	MOVLW       249
0x0038	0x6EBB      	MOVWF       PR2 
;Splitter.c,311 :: 		}
L_interrupt63:
;Splitter.c,312 :: 		if (byteTrama==ACK){                         //Verifica si recibio un ACK
0x003A	0x505E      	MOVF        _byteTrama, 0 
0x003C	0x0AAA      	XORLW       170
0x003E	0xE103      	BNZ         L_interrupt64
;Splitter.c,314 :: 		T1CON.TMR1ON = 0;                         //Apaga el Timer1
0x0040	0x90CD      	BCF         T1CON, 0 
;Splitter.c,315 :: 		TMR1IF_bit = 0;                           //Limpia la bandera de interrupcion por desbordamiento del TMR1
0x0042	0x909E      	BCF         TMR1IF_bit, BitPos(TMR1IF_bit+0) 
;Splitter.c,316 :: 		banTI=0;                                  //Limpia la bandera de inicio de trama
0x0044	0x6A20      	CLRF        _banTI 
;Splitter.c,317 :: 		}
L_interrupt64:
;Splitter.c,318 :: 		if (byteTrama==NACK){                        //Verifica si recibio un NACK
0x0046	0x505E      	MOVF        _byteTrama, 0 
0x0048	0x0AAF      	XORLW       175
0x004A	0xE109      	BNZ         L_interrupt65
;Splitter.c,320 :: 		T1CON.TMR1ON = 0;                         //Apaga el Timer1
0x004C	0x90CD      	BCF         T1CON, 0 
;Splitter.c,321 :: 		TMR1IF_bit = 0;                           //Limpia la bandera de interrupcion por desbordamiento del TMR1
0x004E	0x909E      	BCF         TMR1IF_bit, BitPos(TMR1IF_bit+0) 
;Splitter.c,322 :: 		if (contadorNACK<3){
0x0050	0x0E03      	MOVLW       3
0x0052	0x5C5F      	SUBWF       _contadorNACK, 0 
0x0054	0xE202      	BC          L_interrupt66
;Splitter.c,324 :: 		contadorNACK++;                        //Incrrmenta en una unidad el valor del contador de NACK
0x0056	0x2A5F      	INCF        _contadorNACK, 1 
;Splitter.c,325 :: 		} else {
0x0058	0xD001      	BRA         L_interrupt67
L_interrupt66:
;Splitter.c,326 :: 		contadorNACK = 0;                      //Solo puede resetear el contador de NACK por que no puede comunicarse con el dispositivo jerarquico superior (Master) para notificarle el error
0x005A	0x6A5F      	CLRF        _contadorNACK 
;Splitter.c,327 :: 		}
L_interrupt67:
;Splitter.c,328 :: 		banTI=0;                                  //Limpia la bandera de inicio de trama
0x005C	0x6A20      	CLRF        _banTI 
;Splitter.c,329 :: 		}
L_interrupt65:
;Splitter.c,330 :: 		}
L_interrupt62:
;Splitter.c,334 :: 		if (banTI==1){                                  //Verifica que la bandera de inicio de trama este activa
0x005E	0x5020      	MOVF        _banTI, 0 
0x0060	0x0A01      	XORLW       1
0x0062	0xE133      	BNZ         L_interrupt68
;Splitter.c,335 :: 		PIR1.TMR2IF = 0;                             //Limpia la bandera de interrupcion por desbordamiento del TMR2
0x0064	0x929E      	BCF         PIR1, 1 
;Splitter.c,336 :: 		T2CON.TMR2ON = 0;                            //Apaga el Timer2
0x0066	0x94BA      	BCF         T2CON, 2 
;Splitter.c,337 :: 		if (byteTrama!=END2){                        //Verifica que el dato recibido sea diferente del primer byte del delimitador de final de trama
0x0068	0x505E      	MOVF        _byteTrama, 0 
0x006A	0x0A0A      	XORLW       10
0x006C	0xE012      	BZ          L_interrupt69
;Splitter.c,338 :: 		tramaRS485[i1] = byteTrama;               //Almacena el dato en la trama de respuesta
0x006E	0x0E27      	MOVLW       _tramaRS485
0x0070	0x6EE1      	MOVWF       FSR1L 
0x0072	0x0E00      	MOVLW       hi_addr(_tramaRS485)
0x0074	0x6EE2      	MOVWF       FSR1H 
0x0076	0x501A      	MOVF        _i1, 0 
0x0078	0x26E1      	ADDWF       FSR1L, 1 
0x007A	0x0E00      	MOVLW       0
0x007C	0xBE1A      	BTFSC       _i1, 7 
0x007E	0x0EFF      	MOVLW       255
0x0080	0x22E2      	ADDWFC      FSR1H, 1 
0x0082	0xFFE6C05E  	MOVFF       _byteTrama, POSTINC1
;Splitter.c,339 :: 		i1++;                                     //Aumenta el subindice en una unidad para permitir almacenar el siguiente dato del mensaje
0x0086	0x2A1A      	INCF        _i1, 1 
;Splitter.c,340 :: 		banTF = 0;                                //Limpia la bandera de final de trama
0x0088	0x6A1F      	CLRF        _banTF 
;Splitter.c,341 :: 		T2CON.TMR2ON = 1;                         //Enciende el Timer2
0x008A	0x84BA      	BSF         T2CON, 2 
;Splitter.c,342 :: 		PR2 = 249;
0x008C	0x0EF9      	MOVLW       249
0x008E	0x6EBB      	MOVWF       PR2 
;Splitter.c,343 :: 		} else {
0x0090	0xD011      	BRA         L_interrupt70
L_interrupt69:
;Splitter.c,344 :: 		tramaRS485[i1] = byteTrama;               //Almacena el dato en la trama de respuesta
0x0092	0x0E27      	MOVLW       _tramaRS485
0x0094	0x6EE1      	MOVWF       FSR1L 
0x0096	0x0E00      	MOVLW       hi_addr(_tramaRS485)
0x0098	0x6EE2      	MOVWF       FSR1H 
0x009A	0x501A      	MOVF        _i1, 0 
0x009C	0x26E1      	ADDWF       FSR1L, 1 
0x009E	0x0E00      	MOVLW       0
0x00A0	0xBE1A      	BTFSC       _i1, 7 
0x00A2	0x0EFF      	MOVLW       255
0x00A4	0x22E2      	ADDWFC      FSR1H, 1 
0x00A6	0xFFE6C05E  	MOVFF       _byteTrama, POSTINC1
;Splitter.c,345 :: 		banTF = 1;                                //Si el dato recibido es el primer byte de final de trama activa la bandera
0x00AA	0x0E01      	MOVLW       1
0x00AC	0x6E1F      	MOVWF       _banTF 
;Splitter.c,346 :: 		T2CON.TMR2ON = 1;                         //Enciende el Timer2
0x00AE	0x84BA      	BSF         T2CON, 2 
;Splitter.c,347 :: 		PR2 = 249;
0x00B0	0x0EF9      	MOVLW       249
0x00B2	0x6EBB      	MOVWF       PR2 
;Splitter.c,348 :: 		}
L_interrupt70:
;Splitter.c,349 :: 		if (BanTF==1){                               //Verifica que se cumpla la condicion de final de trama
0x00B4	0x501F      	MOVF        _banTF, 0 
0x00B6	0x0A01      	XORLW       1
0x00B8	0xE108      	BNZ         L_interrupt71
;Splitter.c,350 :: 		banTI = 0;                                //Limpia la bandera de inicio de trama para no permitir que se almacene mas datos en la trama de respuesta
0x00BA	0x6A20      	CLRF        _banTI 
;Splitter.c,351 :: 		banTC = 1;                                //Activa la bandera de trama completa
0x00BC	0x0E01      	MOVLW       1
0x00BE	0x6E21      	MOVWF       _banTC 
;Splitter.c,352 :: 		t1Size = tramaRS485[4]+4;                 //calcula la longitud de la trama PDU sumando 4 al valor del campo #Datos
0x00C0	0x0E04      	MOVLW       4
0x00C2	0x242B      	ADDWF       _tramaRS485+4, 0 
0x00C4	0x6E26      	MOVWF       _t1Size 
;Splitter.c,353 :: 		PIR1.TMR2IF = 0;                          //Limpia la bandera de interrupcion por desbordamiento del TMR2
0x00C6	0x929E      	BCF         PIR1, 1 
;Splitter.c,354 :: 		T2CON.TMR2ON = 0;                         //Apaga el Timer2
0x00C8	0x94BA      	BCF         T2CON, 2 
;Splitter.c,355 :: 		}
L_interrupt71:
;Splitter.c,356 :: 		}
L_interrupt68:
;Splitter.c,359 :: 		if (banTC==1){                                  //Verifica que se haya completado de llenar la trama de peticion
0x00CA	0x5021      	MOVF        _banTC, 0 
0x00CC	0x0A01      	XORLW       1
0x00CE	0xE124      	BNZ         L_interrupt72
;Splitter.c,360 :: 		tramaOk = VerificarCRC(tramaRS485,t1Size);   //Calcula y verifica el CRC de la trama de peticion
0x00D0	0x0100      	MOVLB       0
0x00D2	0x0E27      	MOVLW       _tramaRS485
0x00D4	0x6F63      	MOVWF       FARG_VerificarCRC_trama, 1
0x00D6	0x0E00      	MOVLW       hi_addr(_tramaRS485)
0x00D8	0x6F64      	MOVWF       FARG_VerificarCRC_trama+1, 1
0x00DA	0xF065C026  	MOVFF       _t1Size, FARG_VerificarCRC_tramaPDUSize
0x00DE	0xD966      	RCALL       _VerificarCRC
0x00E0	0xF060C000  	MOVFF       R0, _tramaOk
;Splitter.c,361 :: 		if (tramaOk==1){
0x00E4	0x5000      	MOVF        R0, 0 
0x00E6	0x0A01      	XORLW       1
0x00E8	0xE10E      	BNZ         L_interrupt73
;Splitter.c,363 :: 		EnviarACK(1);                            //Si la trama llego sin errores responde con un ACK al Master y luego reenvia la trama a los esclavos
0x00EA	0x0E01      	MOVLW       1
0x00EC	0x6F63      	MOVWF       FARG_EnviarACK_puerto, 1
0x00EE	0xD9C1      	RCALL       _EnviarACK
;Splitter.c,364 :: 		RenviarTrama(2,tramaRS485,t1Size);       //Invoca la funcion para renviar la trama por el puerto UART2
0x00F0	0x0E02      	MOVLW       2
0x00F2	0x0100      	MOVLB       0
0x00F4	0x6F63      	MOVWF       FARG_RenviarTrama_puerto, 1
0x00F6	0x0E27      	MOVLW       _tramaRS485
0x00F8	0x6F64      	MOVWF       FARG_RenviarTrama_trama, 1
0x00FA	0x0E00      	MOVLW       hi_addr(_tramaRS485)
0x00FC	0x6F65      	MOVWF       FARG_RenviarTrama_trama+1, 1
0x00FE	0xF066C026  	MOVFF       _t1Size, FARG_RenviarTrama_sizePDU
0x0102	0xD8CB      	RCALL       _RenviarTrama
;Splitter.c,365 :: 		} else if (tramaOk==0) {
0x0104	0xD006      	BRA         L_interrupt74
L_interrupt73:
0x0106	0x5160      	MOVF        _tramaOk, 0, 1
0x0108	0x0A00      	XORLW       0
0x010A	0xE103      	BNZ         L_interrupt75
;Splitter.c,366 :: 		EnviarNACK(1);                           //Si hubo algun error en la trama se envia un ACK al Master para que reenvie la trama
0x010C	0x0E01      	MOVLW       1
0x010E	0x6F63      	MOVWF       FARG_EnviarNACK_puerto, 1
0x0110	0xD9C9      	RCALL       _EnviarNACK
;Splitter.c,367 :: 		}
L_interrupt75:
L_interrupt74:
;Splitter.c,368 :: 		banTI = 0;                                   //Limpia la bandera de inicio de trama
0x0112	0x6A20      	CLRF        _banTI 
;Splitter.c,369 :: 		banTC = 0;                                   //Limpia la bandera de trama completa
0x0114	0x6A21      	CLRF        _banTC 
;Splitter.c,370 :: 		i1 = 0;                                      //Incializa el subindice de la trama de peticion
0x0116	0x6A1A      	CLRF        _i1 
;Splitter.c,371 :: 		}
L_interrupt72:
;Splitter.c,373 :: 		IU1 = 0;                                        //Apaga el indicador de interrupcion por UART1
0x0118	0x9882      	BCF         RC4_bit, BitPos(RC4_bit+0) 
;Splitter.c,375 :: 		}
L_interrupt61:
;Splitter.c,469 :: 		if (TMR1IF_bit==1){
0x011A	0xA09E      	BTFSS       TMR1IF_bit, BitPos(TMR1IF_bit+0) 
0x011C	0xD009      	BRA         L_interrupt76
;Splitter.c,470 :: 		TMR1IF_bit = 0;                                 //Limpia la bandera de interrupcion por desbordamiento del TMR1
0x011E	0x909E      	BCF         TMR1IF_bit, BitPos(TMR1IF_bit+0) 
;Splitter.c,471 :: 		T1CON.TMR1ON = 0;                               //Apaga el Timer1
0x0120	0x90CD      	BCF         T1CON, 0 
;Splitter.c,472 :: 		if (contadorTOD<3){
0x0122	0x0E03      	MOVLW       3
0x0124	0x0100      	MOVLB       0
0x0126	0x5D61      	SUBWF       _contadorTOD, 0, 1
0x0128	0xE202      	BC          L_interrupt77
;Splitter.c,474 :: 		contadorTOD++;                               //Incrementa el contador de Time-Out-Dispositivo en una unidad
0x012A	0x2B61      	INCF        _contadorTOD, 1, 1
;Splitter.c,475 :: 		} else {
0x012C	0xD001      	BRA         L_interrupt78
L_interrupt77:
;Splitter.c,477 :: 		contadorTOD = 0;                             //Limpia el contador de Time-Out-Dispositivo
0x012E	0x6B61      	CLRF        _contadorTOD, 1
;Splitter.c,478 :: 		}
L_interrupt78:
;Splitter.c,479 :: 		}
L_interrupt76:
;Splitter.c,486 :: 		if (TMR2IF_bit==1){
0x0130	0xA29E      	BTFSS       TMR2IF_bit, BitPos(TMR2IF_bit+0) 
0x0132	0xD016      	BRA         L_interrupt79
;Splitter.c,487 :: 		TMR2IF_bit = 0;                                 //Limpia la bandera de interrupcion por desbordamiento del TMR2
0x0134	0x0100      	MOVLB       0
0x0136	0x929E      	BCF         TMR2IF_bit, BitPos(TMR2IF_bit+0) 
;Splitter.c,488 :: 		T2CON.TMR2ON = 0;                               //Apaga el Timer2
0x0138	0x94BA      	BCF         T2CON, 2 
;Splitter.c,489 :: 		banTI = 0;                                      //Limpia la bandera de inicio de trama
0x013A	0x6A20      	CLRF        _banTI 
;Splitter.c,490 :: 		i1 = 0;                                         //Limpia el subindice de la trama de peticion
0x013C	0x6A1A      	CLRF        _i1 
;Splitter.c,491 :: 		banTC = 0;                                      //Limpia la bandera de trama completa(Por si acaso)
0x013E	0x6A21      	CLRF        _banTC 
;Splitter.c,492 :: 		if (puertoTOT==1){
0x0140	0x5162      	MOVF        _puertoTOT, 0, 1
0x0142	0x0A01      	XORLW       1
0x0144	0xE104      	BNZ         L_interrupt80
;Splitter.c,493 :: 		EnviarNACK(1);                              //Envia un NACK por el puerto UART1 para solicitar el reenvio de la trama
0x0146	0x0E01      	MOVLW       1
0x0148	0x6F63      	MOVWF       FARG_EnviarNACK_puerto, 1
0x014A	0xD9AC      	RCALL       _EnviarNACK
;Splitter.c,494 :: 		} else if (puertoTOT==2) {
0x014C	0xD007      	BRA         L_interrupt81
L_interrupt80:
0x014E	0x0100      	MOVLB       0
0x0150	0x5162      	MOVF        _puertoTOT, 0, 1
0x0152	0x0A02      	XORLW       2
0x0154	0xE103      	BNZ         L_interrupt82
;Splitter.c,495 :: 		EnviarNACK(2);                              //Envia un NACK por el puerto UART2 para solicitar el reenvio de la trama
0x0156	0x0E02      	MOVLW       2
0x0158	0x6F63      	MOVWF       FARG_EnviarNACK_puerto, 1
0x015A	0xD9A4      	RCALL       _EnviarNACK
;Splitter.c,496 :: 		}
L_interrupt82:
L_interrupt81:
;Splitter.c,497 :: 		puertoTOT = 0;                                  //Encera la variable para evitar confusiones
0x015C	0x0100      	MOVLB       0
0x015E	0x6B62      	CLRF        _puertoTOT, 1
;Splitter.c,498 :: 		}
L_interrupt79:
;Splitter.c,500 :: 		}
L_end_interrupt:
L__interrupt98:
0x0160	0xF000C015  	MOVFF       21, R0
0x0164	0x0011      	RETFIE      1
; end of _interrupt
_CalcularCRC:
;Splitter.c,114 :: 		unsigned int CalcularCRC(unsigned char* trama, unsigned char tramaSize){
;Splitter.c,117 :: 		for(CRC16=0xFFFF; tramaSize!=0; tramaSize--){
0x0166	0x0EFF      	MOVLW       255
0x0168	0x6E03      	MOVWF       R3 
0x016A	0x0EFF      	MOVLW       255
0x016C	0x6E04      	MOVWF       R4 
L_CalcularCRC1:
0x016E	0x0100      	MOVLB       0
0x0170	0x517E      	MOVF        FARG_CalcularCRC_tramaSize, 0, 1
0x0172	0x0A00      	XORLW       0
0x0174	0xE020      	BZ          L_CalcularCRC2
;Splitter.c,118 :: 		CRC16^=*trama ++;
0x0176	0xFFD9C07C  	MOVFF       FARG_CalcularCRC_trama, FSR2L
0x017A	0xFFDAC07D  	MOVFF       FARG_CalcularCRC_trama+1, FSR2H
0x017E	0x50DE      	MOVF        POSTINC2, 0 
0x0180	0x1A03      	XORWF       R3, 1 
0x0182	0x0E00      	MOVLW       0
0x0184	0x1A04      	XORWF       R4, 1 
0x0186	0x4B7C      	INFSNZ      FARG_CalcularCRC_trama, 1, 1
0x0188	0x2B7D      	INCF        FARG_CalcularCRC_trama+1, 1, 1
;Splitter.c,119 :: 		for(ucCounter=0; ucCounter<8; ucCounter++){
0x018A	0x6A02      	CLRF        R2 
L_CalcularCRC4:
0x018C	0x0E08      	MOVLW       8
0x018E	0x5C02      	SUBWF       R2, 0 
0x0190	0xE20F      	BC          L_CalcularCRC5
;Splitter.c,120 :: 		if(CRC16 & 0x0001)
0x0192	0xA003      	BTFSS       R3, 0 
0x0194	0xD008      	BRA         L_CalcularCRC7
;Splitter.c,121 :: 		CRC16 = (CRC16>>1)^POLMODBUS;
0x0196	0x3204      	RRCF        R4, 1 
0x0198	0x3203      	RRCF        R3, 1 
0x019A	0x9E04      	BCF         R4, 7 
0x019C	0x0E01      	MOVLW       1
0x019E	0x1A03      	XORWF       R3, 1 
0x01A0	0x0EA0      	MOVLW       160
0x01A2	0x1A04      	XORWF       R4, 1 
0x01A4	0xD003      	BRA         L_CalcularCRC8
L_CalcularCRC7:
;Splitter.c,123 :: 		CRC16>>=1;
0x01A6	0x3204      	RRCF        R4, 1 
0x01A8	0x3203      	RRCF        R3, 1 
0x01AA	0x9E04      	BCF         R4, 7 
L_CalcularCRC8:
;Splitter.c,119 :: 		for(ucCounter=0; ucCounter<8; ucCounter++){
0x01AC	0x2A02      	INCF        R2, 1 
;Splitter.c,124 :: 		}
0x01AE	0xD7EE      	BRA         L_CalcularCRC4
L_CalcularCRC5:
0x01B0	0x0100      	MOVLB       0
;Splitter.c,117 :: 		for(CRC16=0xFFFF; tramaSize!=0; tramaSize--){
0x01B2	0x077E      	DECF        FARG_CalcularCRC_tramaSize, 1, 1
;Splitter.c,125 :: 		}
0x01B4	0xD7DC      	BRA         L_CalcularCRC1
L_CalcularCRC2:
;Splitter.c,126 :: 		return CRC16;
0x01B6	0xF000C003  	MOVFF       R3, R0
0x01BA	0xF001C004  	MOVFF       R4, R1
;Splitter.c,127 :: 		}
L_end_CalcularCRC:
0x01BE	0x0012      	RETURN      0
; end of _CalcularCRC
_UART1_Tx_Idle:
;__Lib_UART_c67b67.c,57 :: 		
;__Lib_UART_c67b67.c,58 :: 		
0x01C0	0x0E00      	MOVLW       0
0x01C2	0xB2AC      	BTFSC       TXSTA, 1 
0x01C4	0x0E01      	MOVLW       1
0x01C6	0x6E00      	MOVWF       R0 
;__Lib_UART_c67b67.c,59 :: 		
L_end_UART1_Tx_Idle:
0x01C8	0x0012      	RETURN      0
; end of _UART1_Tx_Idle
_UART1_Write:
;__Lib_UART_c67b67.c,63 :: 		
;__Lib_UART_c67b67.c,64 :: 		
L_UART1_Write3:
0x01CA	0xB2AC      	BTFSC       TXSTA, 1 
0x01CC	0xD002      	BRA         L_UART1_Write4
;__Lib_UART_c67b67.c,65 :: 		
0x01CE	0x0000      	NOP
0x01D0	0xD7FC      	BRA         L_UART1_Write3
L_UART1_Write4:
;__Lib_UART_c67b67.c,66 :: 		
0x01D2	0xFFADC07C  	MOVFF       FARG_UART1_Write_data_, TXREG
;__Lib_UART_c67b67.c,67 :: 		
L_end_UART1_Write:
0x01D6	0x0012      	RETURN      0
; end of _UART1_Write
_UART2_Init:
;__Lib_UART_c67b67.c,117 :: 		
;__Lib_UART_c67b67.c,120 :: 		
0x01D8	0x0E2E      	MOVLW       _UART2_Write
0x01DA	0x6E16      	MOVWF       _UART_Wr_Ptr 
0x01DC	0x0E02      	MOVLW       hi_addr(_UART2_Write)
0x01DE	0x6E17      	MOVWF       _UART_Wr_Ptr+1 
0x01E0	0x0E7C      	MOVLW       FARG_UART2_Write_data_
0x01E2	0x6E18      	MOVWF       _UART_Wr_Ptr+2 
0x01E4	0x0E00      	MOVLW       hi_addr(FARG_UART2_Write_data_)
0x01E6	0x6E19      	MOVWF       _UART_Wr_Ptr+3 
;__Lib_UART_c67b67.c,121 :: 		
0x01E8	0x0EFF      	MOVLW       _UART2_Read
0x01EA	0x6E59      	MOVWF       _UART_Rd_Ptr 
0x01EC	0x0EFF      	MOVLW       hi_addr(_UART2_Read)
0x01EE	0x6E5A      	MOVWF       _UART_Rd_Ptr+1 
0x01F0	0x0E00      	MOVLW       0
0x01F2	0x6E5B      	MOVWF       _UART_Rd_Ptr+2 
0x01F4	0x0E00      	MOVLW       0
0x01F6	0x6E5C      	MOVWF       _UART_Rd_Ptr+3 
;__Lib_UART_c67b67.c,122 :: 		
0x01F8	0x0EFF      	MOVLW       _UART2_Data_Ready
0x01FA	0x6E22      	MOVWF       _UART_Rdy_Ptr 
0x01FC	0x0EFF      	MOVLW       hi_addr(_UART2_Data_Ready)
0x01FE	0x6E23      	MOVWF       _UART_Rdy_Ptr+1 
0x0200	0x0E00      	MOVLW       0
0x0202	0x6E24      	MOVWF       _UART_Rdy_Ptr+2 
0x0204	0x0E00      	MOVLW       0
0x0206	0x6E25      	MOVWF       _UART_Rdy_Ptr+3 
;__Lib_UART_c67b67.c,123 :: 		
0x0208	0x0E3A      	MOVLW       _UART2_Tx_Idle
0x020A	0x6E1B      	MOVWF       _UART_Tx_Idle_Ptr 
0x020C	0x0E02      	MOVLW       hi_addr(_UART2_Tx_Idle)
0x020E	0x6E1C      	MOVWF       _UART_Tx_Idle_Ptr+1 
0x0210	0x0E00      	MOVLW       0
0x0212	0x6E1D      	MOVWF       _UART_Tx_Idle_Ptr+2 
0x0214	0x0E00      	MOVLW       0
0x0216	0x6E1E      	MOVWF       _UART_Tx_Idle_Ptr+3 
;__Lib_UART_c67b67.c,125 :: 		
0x0218	0x8A72      	BSF         TXSTA2, 5 
;__Lib_UART_c67b67.c,126 :: 		
0x021A	0x0E90      	MOVLW       144
0x021C	0x6E71      	MOVWF       RCSTA2 
;__Lib_UART_c67b67.c,127 :: 		
0x021E	0x8E93      	BSF         TRISB7_bit, BitPos(TRISB7_bit+0) 
;__Lib_UART_c67b67.c,128 :: 		
0x0220	0x9C93      	BCF         TRISB6_bit, BitPos(TRISB6_bit+0) 
;__Lib_UART_c67b67.c,130 :: 		
L_UART2_Init16:
0x0222	0xAAA4      	BTFSS       RC2IF_bit, BitPos(RC2IF_bit+0) 
0x0224	0xD003      	BRA         L_UART2_Init17
;__Lib_UART_c67b67.c,131 :: 		
0x0226	0xF000CF74  	MOVFF       RCREG2, R0
0x022A	0xD7FB      	BRA         L_UART2_Init16
L_UART2_Init17:
;__Lib_UART_c67b67.c,132 :: 		
L_end_UART2_Init:
0x022C	0x0012      	RETURN      0
; end of _UART2_Init
_UART2_Write:
;__Lib_UART_c67b67.c,160 :: 		
;__Lib_UART_c67b67.c,161 :: 		
L_UART2_Write19:
0x022E	0xB272      	BTFSC       TXSTA2, 1 
0x0230	0xD001      	BRA         L_UART2_Write20
;__Lib_UART_c67b67.c,162 :: 		
0x0232	0xD7FD      	BRA         L_UART2_Write19
L_UART2_Write20:
;__Lib_UART_c67b67.c,163 :: 		
0x0234	0xFF73C07C  	MOVFF       FARG_UART2_Write_data_, TXREG2
;__Lib_UART_c67b67.c,164 :: 		
L_end_UART2_Write:
0x0238	0x0012      	RETURN      0
; end of _UART2_Write
_UART2_Tx_Idle:
;__Lib_UART_c67b67.c,154 :: 		
;__Lib_UART_c67b67.c,155 :: 		
0x023A	0x0E00      	MOVLW       0
0x023C	0xB272      	BTFSC       TXSTA2, 1 
0x023E	0x0E01      	MOVLW       1
0x0240	0x6E00      	MOVWF       R0 
;__Lib_UART_c67b67.c,156 :: 		
L_end_UART2_Tx_Idle:
0x0242	0x0012      	RETURN      0
; end of _UART2_Tx_Idle
_UART1_Init:
;__Lib_UART_c67b67.c,20 :: 		
;__Lib_UART_c67b67.c,23 :: 		
0x0244	0x0ECA      	MOVLW       _UART1_Write
0x0246	0x6E16      	MOVWF       _UART_Wr_Ptr 
0x0248	0x0E01      	MOVLW       hi_addr(_UART1_Write)
0x024A	0x6E17      	MOVWF       _UART_Wr_Ptr+1 
0x024C	0x0E7C      	MOVLW       FARG_UART1_Write_data_
0x024E	0x6E18      	MOVWF       _UART_Wr_Ptr+2 
0x0250	0x0E00      	MOVLW       hi_addr(FARG_UART1_Write_data_)
0x0252	0x6E19      	MOVWF       _UART_Wr_Ptr+3 
;__Lib_UART_c67b67.c,24 :: 		
0x0254	0x0E2E      	MOVLW       _UART1_Read
0x0256	0x6E59      	MOVWF       _UART_Rd_Ptr 
0x0258	0x0E03      	MOVLW       hi_addr(_UART1_Read)
0x025A	0x6E5A      	MOVWF       _UART_Rd_Ptr+1 
0x025C	0x0E00      	MOVLW       0
0x025E	0x6E5B      	MOVWF       _UART_Rd_Ptr+2 
0x0260	0x0E00      	MOVLW       0
0x0262	0x6E5C      	MOVWF       _UART_Rd_Ptr+3 
;__Lib_UART_c67b67.c,25 :: 		
0x0264	0x0EFF      	MOVLW       _UART1_Data_Ready
0x0266	0x6E22      	MOVWF       _UART_Rdy_Ptr 
0x0268	0x0EFF      	MOVLW       hi_addr(_UART1_Data_Ready)
0x026A	0x6E23      	MOVWF       _UART_Rdy_Ptr+1 
0x026C	0x0E00      	MOVLW       0
0x026E	0x6E24      	MOVWF       _UART_Rdy_Ptr+2 
0x0270	0x0E00      	MOVLW       0
0x0272	0x6E25      	MOVWF       _UART_Rdy_Ptr+3 
;__Lib_UART_c67b67.c,26 :: 		
0x0274	0x0EC0      	MOVLW       _UART1_Tx_Idle
0x0276	0x6E1B      	MOVWF       _UART_Tx_Idle_Ptr 
0x0278	0x0E01      	MOVLW       hi_addr(_UART1_Tx_Idle)
0x027A	0x6E1C      	MOVWF       _UART_Tx_Idle_Ptr+1 
0x027C	0x0E00      	MOVLW       0
0x027E	0x6E1D      	MOVWF       _UART_Tx_Idle_Ptr+2 
0x0280	0x0E00      	MOVLW       0
0x0282	0x6E1E      	MOVWF       _UART_Tx_Idle_Ptr+3 
;__Lib_UART_c67b67.c,28 :: 		
0x0284	0x8AAC      	BSF         TXSTA, 5 
;__Lib_UART_c67b67.c,29 :: 		
0x0286	0x0E90      	MOVLW       144
0x0288	0x6EAB      	MOVWF       RCSTA 
;__Lib_UART_c67b67.c,30 :: 		
0x028A	0x8E94      	BSF         TRISC7_bit, BitPos(TRISC7_bit+0) 
;__Lib_UART_c67b67.c,31 :: 		
0x028C	0x9C94      	BCF         TRISC6_bit, BitPos(TRISC6_bit+0) 
;__Lib_UART_c67b67.c,33 :: 		
L_UART1_Init0:
0x028E	0xAA9E      	BTFSS       PIR1, 5 
0x0290	0xD003      	BRA         L_UART1_Init1
;__Lib_UART_c67b67.c,34 :: 		
0x0292	0xF000CFAE  	MOVFF       RCREG, R0
0x0296	0xD7FB      	BRA         L_UART1_Init0
L_UART1_Init1:
;__Lib_UART_c67b67.c,35 :: 		
L_end_UART1_Init:
0x0298	0x0012      	RETURN      0
; end of _UART1_Init
_RenviarTrama:
;Splitter.c,194 :: 		void RenviarTrama(unsigned char puerto, unsigned char *trama, unsigned char sizePDU){
;Splitter.c,196 :: 		if (puerto==1){
0x029A	0x0100      	MOVLB       0
0x029C	0x5163      	MOVF        FARG_RenviarTrama_puerto, 0, 1
0x029E	0x0A01      	XORLW       1
0x02A0	0xE124      	BNZ         L_RenviarTrama26
;Splitter.c,197 :: 		RE_DE = 1;                                     //Establece el Max485 en modo escritura
0x02A2	0x8A82      	BSF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,198 :: 		for (i=0;i<(sizePDU+5);i++){
0x02A4	0x6B67      	CLRF        RenviarTrama_i_L0, 1
L_RenviarTrama27:
0x02A6	0x0E05      	MOVLW       5
0x02A8	0x2566      	ADDWF       FARG_RenviarTrama_sizePDU, 0, 1
0x02AA	0x6E01      	MOVWF       R1 
0x02AC	0x6A02      	CLRF        R2 
0x02AE	0x0E00      	MOVLW       0
0x02B0	0x2202      	ADDWFC      R2, 1 
0x02B2	0x0E80      	MOVLW       128
0x02B4	0x6E00      	MOVWF       R0 
0x02B6	0x0E80      	MOVLW       128
0x02B8	0x1802      	XORWF       R2, 0 
0x02BA	0x5C00      	SUBWF       R0, 0 
0x02BC	0xE102      	BNZ         L__RenviarTrama92
0x02BE	0x5001      	MOVF        R1, 0 
0x02C0	0x5D67      	SUBWF       RenviarTrama_i_L0, 0, 1
L__RenviarTrama92:
0x02C2	0xE20C      	BC          L_RenviarTrama28
;Splitter.c,199 :: 		UART1_Write(trama[i]);                     //Reenvia la trama de peticion a travez del UART1
0x02C4	0x5167      	MOVF        RenviarTrama_i_L0, 0, 1
0x02C6	0x2564      	ADDWF       FARG_RenviarTrama_trama, 0, 1
0x02C8	0x6EE9      	MOVWF       FSR0L 
0x02CA	0x0E00      	MOVLW       0
0x02CC	0x2165      	ADDWFC      FARG_RenviarTrama_trama+1, 0, 1
0x02CE	0x6EEA      	MOVWF       FSR0H 
0x02D0	0xF07CCFEE  	MOVFF       POSTINC0, FARG_UART1_Write_data_
0x02D4	0xDF7A      	RCALL       _UART1_Write
;Splitter.c,198 :: 		for (i=0;i<(sizePDU+5);i++){
0x02D6	0x0100      	MOVLB       0
0x02D8	0x2B67      	INCF        RenviarTrama_i_L0, 1, 1
;Splitter.c,200 :: 		}
0x02DA	0xD7E5      	BRA         L_RenviarTrama27
L_RenviarTrama28:
;Splitter.c,201 :: 		while(UART1_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_RenviarTrama30:
0x02DC	0xDF71      	RCALL       _UART1_Tx_Idle
0x02DE	0x5000      	MOVF        R0, 0 
0x02E0	0x0A00      	XORLW       0
0x02E2	0xE101      	BNZ         L_RenviarTrama31
0x02E4	0xD7FB      	BRA         L_RenviarTrama30
L_RenviarTrama31:
;Splitter.c,202 :: 		RE_DE = 0;                                     //Establece el Max485-2 en modo de lectura;
0x02E6	0x9A82      	BCF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,203 :: 		} else {
0x02E8	0xD021      	BRA         L_RenviarTrama32
L_RenviarTrama26:
;Splitter.c,204 :: 		for (i=0;i<(sizePDU+5);i++){
0x02EA	0x6B67      	CLRF        RenviarTrama_i_L0, 1
L_RenviarTrama33:
0x02EC	0x0E05      	MOVLW       5
0x02EE	0x2566      	ADDWF       FARG_RenviarTrama_sizePDU, 0, 1
0x02F0	0x6E01      	MOVWF       R1 
0x02F2	0x6A02      	CLRF        R2 
0x02F4	0x0E00      	MOVLW       0
0x02F6	0x2202      	ADDWFC      R2, 1 
0x02F8	0x0E80      	MOVLW       128
0x02FA	0x6E00      	MOVWF       R0 
0x02FC	0x0E80      	MOVLW       128
0x02FE	0x1802      	XORWF       R2, 0 
0x0300	0x5C00      	SUBWF       R0, 0 
0x0302	0xE102      	BNZ         L__RenviarTrama93
0x0304	0x5001      	MOVF        R1, 0 
0x0306	0x5D67      	SUBWF       RenviarTrama_i_L0, 0, 1
L__RenviarTrama93:
0x0308	0xE20C      	BC          L_RenviarTrama34
;Splitter.c,205 :: 		UART2_Write(trama[i]);                     //Reenvia la trama de peticion a travez del UART2
0x030A	0x5167      	MOVF        RenviarTrama_i_L0, 0, 1
0x030C	0x2564      	ADDWF       FARG_RenviarTrama_trama, 0, 1
0x030E	0x6EE9      	MOVWF       FSR0L 
0x0310	0x0E00      	MOVLW       0
0x0312	0x2165      	ADDWFC      FARG_RenviarTrama_trama+1, 0, 1
0x0314	0x6EEA      	MOVWF       FSR0H 
0x0316	0xF07CCFEE  	MOVFF       POSTINC0, FARG_UART2_Write_data_
0x031A	0xDF89      	RCALL       _UART2_Write
;Splitter.c,204 :: 		for (i=0;i<(sizePDU+5);i++){
0x031C	0x0100      	MOVLB       0
0x031E	0x2B67      	INCF        RenviarTrama_i_L0, 1, 1
;Splitter.c,206 :: 		}
0x0320	0xD7E5      	BRA         L_RenviarTrama33
L_RenviarTrama34:
;Splitter.c,207 :: 		while(UART2_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_RenviarTrama36:
0x0322	0xDF8B      	RCALL       _UART2_Tx_Idle
0x0324	0x5000      	MOVF        R0, 0 
0x0326	0x0A00      	XORLW       0
0x0328	0xE101      	BNZ         L_RenviarTrama37
0x032A	0xD7FB      	BRA         L_RenviarTrama36
L_RenviarTrama37:
;Splitter.c,208 :: 		}
L_RenviarTrama32:
;Splitter.c,212 :: 		}
L_end_RenviarTrama:
0x032C	0x0012      	RETURN      0
; end of _RenviarTrama
_UART1_Read:
;__Lib_UART_c67b67.c,44 :: 		
;__Lib_UART_c67b67.c,47 :: 		
0x032E	0xF001CFAE  	MOVFF       RCREG, R1
;__Lib_UART_c67b67.c,48 :: 		
0x0332	0xA2AB      	BTFSS       RCSTA, 1 
0x0334	0xD002      	BRA         L_UART1_Read2
;__Lib_UART_c67b67.c,49 :: 		
0x0336	0x98AB      	BCF         RCSTA, 4 
;__Lib_UART_c67b67.c,50 :: 		
0x0338	0x88AB      	BSF         RCSTA, 4 
;__Lib_UART_c67b67.c,51 :: 		
L_UART1_Read2:
;__Lib_UART_c67b67.c,52 :: 		
0x033A	0xF000C001  	MOVFF       R1, R0
;__Lib_UART_c67b67.c,53 :: 		
L_end_UART1_Read:
0x033E	0x0012      	RETURN      0
; end of _UART1_Read
_ConfiguracionPrincipal:
;Splitter.c,71 :: 		void ConfiguracionPrincipal(){
;Splitter.c,73 :: 		ANSELB = 0;                                       //Configura PORTB como digital
0x0340	0x010F      	MOVLB       15
0x0342	0x6B39      	CLRF        ANSELB, 1
;Splitter.c,74 :: 		ANSELC = 0;                                       //Configura PORTC como digital
0x0344	0x6B3A      	CLRF        ANSELC, 1
;Splitter.c,76 :: 		TRISB3_bit = 0;                                   //Configura el pin B3 como salida
0x0346	0x9693      	BCF         TRISB3_bit, BitPos(TRISB3_bit+0) 
;Splitter.c,77 :: 		TRISB5_bit = 0;                                   //Configura el pin B5 como salida
0x0348	0x9A93      	BCF         TRISB5_bit, BitPos(TRISB5_bit+0) 
;Splitter.c,78 :: 		TRISC5_bit = 0;                                   //Configura el pin C5 como salida
0x034A	0x9A94      	BCF         TRISC5_bit, BitPos(TRISC5_bit+0) 
;Splitter.c,79 :: 		TRISB4_bit = 0;                                   //Configura el pin B5 como salida
0x034C	0x9893      	BCF         TRISB4_bit, BitPos(TRISB4_bit+0) 
;Splitter.c,80 :: 		TRISC4_bit = 0;                                   //Configura el pin C5 como salida
0x034E	0x9894      	BCF         TRISC4_bit, BitPos(TRISC4_bit+0) 
;Splitter.c,82 :: 		INTCON.GIE = 1;                                   //Habilita las interrupciones globales
0x0350	0x8EF2      	BSF         INTCON, 7 
;Splitter.c,83 :: 		INTCON.PEIE = 1;                                  //Habilita las interrupciones perifericas
0x0352	0x8CF2      	BSF         INTCON, 6 
;Splitter.c,86 :: 		PIE1.RC1IE = 1;                                   //Habilita la interrupcion en UART1 receive
0x0354	0x8A9D      	BSF         PIE1, 5 
;Splitter.c,87 :: 		PIR1.F5 = 0;                                      //Limpia la bandera de interrupcion
0x0356	0x9A9E      	BCF         PIR1, 5 
;Splitter.c,88 :: 		PIE3.RC2IE = 1;                                   //Habilita la interrupcion en UART2 receive
0x0358	0x8AA3      	BSF         PIE3, 5 
;Splitter.c,89 :: 		PIR3.F5 = 0;                                      //Limpia la bandera de interrupcion
0x035A	0x9AA4      	BCF         PIR3, 5 
;Splitter.c,90 :: 		UART1_Init(19200);                                //Inicializa el UART1 a 19200 bps
0x035C	0x86B8      	BSF         BAUDCON, 3, 0
0x035E	0x6AB0      	CLRF        SPBRGH 
0x0360	0x0E67      	MOVLW       103
0x0362	0x6EAF      	MOVWF       SPBRG 
0x0364	0x84AC      	BSF         TXSTA, 2, 0
0x0366	0xDF6E      	RCALL       _UART1_Init
;Splitter.c,91 :: 		UART2_Init(19200);                                //Inicializa el UART2 a 9600 bps
0x0368	0x8670      	BSF         BAUDCON2, 3, 0
0x036A	0x6A76      	CLRF        SPBRGH2 
0x036C	0x0E67      	MOVLW       103
0x036E	0x6E75      	MOVWF       SPBRG2 
0x0370	0x8472      	BSF         TXSTA2, 2, 0
0x0372	0xDF32      	RCALL       _UART2_Init
;Splitter.c,94 :: 		T1CON = 0x30;                                     //Timer1 Input Clock Prescale Select bits
0x0374	0x0E30      	MOVLW       48
0x0376	0x6ECD      	MOVWF       T1CON 
;Splitter.c,95 :: 		TMR1H = 0x0B;
0x0378	0x0E0B      	MOVLW       11
0x037A	0x6ECF      	MOVWF       TMR1H 
;Splitter.c,96 :: 		TMR1L = 0xDC;
0x037C	0x0EDC      	MOVLW       220
0x037E	0x6ECE      	MOVWF       TMR1L 
;Splitter.c,97 :: 		PIR1.TMR1IF = 0;                                  //Limpia la bandera de interrupcion del TMR1
0x0380	0x909E      	BCF         PIR1, 0 
;Splitter.c,98 :: 		PIE1.TMR1IE = 1;                                  //Habilita la interrupción de desbordamiento TMR1
0x0382	0x809D      	BSF         PIE1, 0 
;Splitter.c,101 :: 		T2CON = 0x78;                                     //Timer2 Output Postscaler Select bits
0x0384	0x0E78      	MOVLW       120
0x0386	0x6EBA      	MOVWF       T2CON 
;Splitter.c,102 :: 		PR2 = 249;
0x0388	0x0EF9      	MOVLW       249
0x038A	0x6EBB      	MOVWF       PR2 
;Splitter.c,103 :: 		PIR1.TMR2IF = 0;                                  //Limpia la bandera de interrupcion del TMR2
0x038C	0x929E      	BCF         PIR1, 1 
;Splitter.c,104 :: 		PIE1.TMR2IE = 1;                                  //Habilita la interrupción de desbordamiento TMR2
0x038E	0x829D      	BSF         PIE1, 1 
;Splitter.c,106 :: 		Delay_ms(100);                                    //Espera hasta que se estabilicen los cambios
0x0390	0x0E02      	MOVLW       2
0x0392	0x6E0B      	MOVWF       R11, 0
0x0394	0x0E04      	MOVLW       4
0x0396	0x6E0C      	MOVWF       R12, 0
0x0398	0x0EBA      	MOVLW       186
0x039A	0x6E0D      	MOVWF       R13, 0
L_ConfiguracionPrincipal0:
0x039C	0x2E0D      	DECFSZ      R13, 1, 0
0x039E	0xD7FE      	BRA         L_ConfiguracionPrincipal0
0x03A0	0x2E0C      	DECFSZ      R12, 1, 0
0x03A2	0xD7FC      	BRA         L_ConfiguracionPrincipal0
0x03A4	0x2E0B      	DECFSZ      R11, 1, 0
0x03A6	0xD7FA      	BRA         L_ConfiguracionPrincipal0
0x03A8	0x0000      	NOP
;Splitter.c,108 :: 		}
L_end_ConfiguracionPrincipal:
0x03AA	0x0012      	RETURN      0
; end of _ConfiguracionPrincipal
_VerificarCRC:
;Splitter.c,134 :: 		unsigned short VerificarCRC(unsigned char* trama, unsigned char tramaPDUSize){
;Splitter.c,139 :: 		crcCalculado = 0;                                  //Inicializa los valores del CRC obtenido y calculado con valores diferentes
0x03AC	0x0100      	MOVLB       0
0x03AE	0x6B76      	CLRF        VerificarCRC_crcCalculado_L0, 1
0x03B0	0x6B77      	CLRF        VerificarCRC_crcCalculado_L0+1, 1
;Splitter.c,140 :: 		crcTrama = 1;
0x03B2	0x0E01      	MOVLW       1
0x03B4	0x6F78      	MOVWF       VerificarCRC_crcTrama_L0, 1
0x03B6	0x0E00      	MOVLW       0
0x03B8	0x6F79      	MOVWF       VerificarCRC_crcTrama_L0+1, 1
;Splitter.c,141 :: 		for (j=0;j<tramaPDUSize;j++){                      //Rellena la trama de PDU con los datos de interes de la trama de peticion, es decir, obviando los ultimos 2 bytes de CRC y los 2 de End
0x03BA	0x6B75      	CLRF        VerificarCRC_j_L0, 1
L_VerificarCRC9:
0x03BC	0x5165      	MOVF        FARG_VerificarCRC_tramaPDUSize, 0, 1
0x03BE	0x5D75      	SUBWF       VerificarCRC_j_L0, 0, 1
0x03C0	0xE218      	BC          L_VerificarCRC10
;Splitter.c,142 :: 		pdu[j] = trama[j+1];
0x03C2	0x0E66      	MOVLW       VerificarCRC_pdu_L0
0x03C4	0x6EE1      	MOVWF       FSR1L 
0x03C6	0x0E00      	MOVLW       hi_addr(VerificarCRC_pdu_L0)
0x03C8	0x6EE2      	MOVWF       FSR1H 
0x03CA	0x5175      	MOVF        VerificarCRC_j_L0, 0, 1
0x03CC	0x26E1      	ADDWF       FSR1L, 1 
0x03CE	0xB0D8      	BTFSC       STATUS, 0 
0x03D0	0x2AE2      	INCF        FSR1H, 1 
0x03D2	0x5175      	MOVF        VerificarCRC_j_L0, 0, 1
0x03D4	0x0F01      	ADDLW       1
0x03D6	0x6E00      	MOVWF       R0 
0x03D8	0x6A01      	CLRF        R1 
0x03DA	0x0E00      	MOVLW       0
0x03DC	0x2201      	ADDWFC      R1, 1 
0x03DE	0x5000      	MOVF        R0, 0 
0x03E0	0x2563      	ADDWF       FARG_VerificarCRC_trama, 0, 1
0x03E2	0x6EE9      	MOVWF       FSR0L 
0x03E4	0x5001      	MOVF        R1, 0 
0x03E6	0x2164      	ADDWFC      FARG_VerificarCRC_trama+1, 0, 1
0x03E8	0x6EEA      	MOVWF       FSR0H 
0x03EA	0xFFE6CFEE  	MOVFF       POSTINC0, POSTINC1
;Splitter.c,141 :: 		for (j=0;j<tramaPDUSize;j++){                      //Rellena la trama de PDU con los datos de interes de la trama de peticion, es decir, obviando los ultimos 2 bytes de CRC y los 2 de End
0x03EE	0x2B75      	INCF        VerificarCRC_j_L0, 1, 1
;Splitter.c,144 :: 		}
0x03F0	0xD7E5      	BRA         L_VerificarCRC9
L_VerificarCRC10:
;Splitter.c,145 :: 		crcCalculado = CalcularCRC(pdu, tramaPDUSize);     //Invoca la funcion para el calculo del CRC de la trama PDU
0x03F2	0x0E66      	MOVLW       VerificarCRC_pdu_L0
0x03F4	0x6F7C      	MOVWF       FARG_CalcularCRC_trama, 1
0x03F6	0x0E00      	MOVLW       hi_addr(VerificarCRC_pdu_L0)
0x03F8	0x6F7D      	MOVWF       FARG_CalcularCRC_trama+1, 1
0x03FA	0xF07EC065  	MOVFF       FARG_VerificarCRC_tramaPDUSize, FARG_CalcularCRC_tramaSize
0x03FE	0xDEB3      	RCALL       _CalcularCRC
0x0400	0xF076C000  	MOVFF       R0, VerificarCRC_crcCalculado_L0
0x0404	0xF077C001  	MOVFF       R1, VerificarCRC_crcCalculado_L0+1
;Splitter.c,146 :: 		ptrCRCTrama = &CRCTrama;                           //Asociacion del puntero CRCPDU
0x0408	0x0E78      	MOVLW       VerificarCRC_crcTrama_L0
0x040A	0x6F7A      	MOVWF       VerificarCRC_ptrCRCTrama_L0, 1
0x040C	0x0E00      	MOVLW       hi_addr(VerificarCRC_crcTrama_L0)
0x040E	0x6F7B      	MOVWF       VerificarCRC_ptrCRCTrama_L0+1, 1
;Splitter.c,147 :: 		*ptrCRCTrama = trama[tramaPDUSize+2];              //Asigna el elemento CRC_LSB de la trama de respuesta al LSB de la variable CRCPDU
0x0410	0x0E02      	MOVLW       2
0x0412	0x2565      	ADDWF       FARG_VerificarCRC_tramaPDUSize, 0, 1
0x0414	0x6E00      	MOVWF       R0 
0x0416	0x6A01      	CLRF        R1 
0x0418	0x0E00      	MOVLW       0
0x041A	0x2201      	ADDWFC      R1, 1 
0x041C	0x5000      	MOVF        R0, 0 
0x041E	0x2563      	ADDWF       FARG_VerificarCRC_trama, 0, 1
0x0420	0x6EE9      	MOVWF       FSR0L 
0x0422	0x5001      	MOVF        R1, 0 
0x0424	0x2164      	ADDWFC      FARG_VerificarCRC_trama+1, 0, 1
0x0426	0x6EEA      	MOVWF       FSR0H 
0x0428	0xFFE1C07A  	MOVFF       VerificarCRC_ptrCRCTrama_L0, FSR1L
0x042C	0xFFE2C07B  	MOVFF       VerificarCRC_ptrCRCTrama_L0+1, FSR1H
0x0430	0xFFE6CFEE  	MOVFF       POSTINC0, POSTINC1
;Splitter.c,148 :: 		*(ptrCRCTrama+1) = trama[tramaPDUSize+1];          //Asigna el elemento CRC_MSB de la trama de respuesta al MSB de la variable CRCPDU
0x0434	0x0E01      	MOVLW       1
0x0436	0x257A      	ADDWF       VerificarCRC_ptrCRCTrama_L0, 0, 1
0x0438	0x6EE1      	MOVWF       FSR1L 
0x043A	0x0E00      	MOVLW       0
0x043C	0x217B      	ADDWFC      VerificarCRC_ptrCRCTrama_L0+1, 0, 1
0x043E	0x6EE2      	MOVWF       FSR1H 
0x0440	0x5165      	MOVF        FARG_VerificarCRC_tramaPDUSize, 0, 1
0x0442	0x0F01      	ADDLW       1
0x0444	0x6E00      	MOVWF       R0 
0x0446	0x6A01      	CLRF        R1 
0x0448	0x0E00      	MOVLW       0
0x044A	0x2201      	ADDWFC      R1, 1 
0x044C	0x5000      	MOVF        R0, 0 
0x044E	0x2563      	ADDWF       FARG_VerificarCRC_trama, 0, 1
0x0450	0x6EE9      	MOVWF       FSR0L 
0x0452	0x5001      	MOVF        R1, 0 
0x0454	0x2164      	ADDWFC      FARG_VerificarCRC_trama+1, 0, 1
0x0456	0x6EEA      	MOVWF       FSR0H 
0x0458	0xFFE6CFEE  	MOVFF       POSTINC0, POSTINC1
;Splitter.c,149 :: 		if (crcCalculado==CRCTrama) {                      //Verifica si el CRC calculado sea igual al CRC obtenido de la trama de peticion
0x045C	0x5177      	MOVF        VerificarCRC_crcCalculado_L0+1, 0, 1
0x045E	0x1979      	XORWF       VerificarCRC_crcTrama_L0+1, 0, 1
0x0460	0xE102      	BNZ         L__VerificarCRC88
0x0462	0x5178      	MOVF        VerificarCRC_crcTrama_L0, 0, 1
0x0464	0x1976      	XORWF       VerificarCRC_crcCalculado_L0, 0, 1
L__VerificarCRC88:
0x0466	0xE103      	BNZ         L_VerificarCRC12
;Splitter.c,150 :: 		return 1;
0x0468	0x0E01      	MOVLW       1
0x046A	0x6E00      	MOVWF       R0 
0x046C	0xD001      	BRA         L_end_VerificarCRC
;Splitter.c,151 :: 		} else {
L_VerificarCRC12:
;Splitter.c,152 :: 		return 0;
0x046E	0x6A00      	CLRF        R0 
;Splitter.c,154 :: 		}
L_end_VerificarCRC:
0x0470	0x0012      	RETURN      0
; end of _VerificarCRC
_EnviarACK:
;Splitter.c,160 :: 		void EnviarACK(unsigned char puerto){
;Splitter.c,162 :: 		if (puerto==1){
0x0472	0x0100      	MOVLB       0
0x0474	0x5163      	MOVF        FARG_EnviarACK_puerto, 0, 1
0x0476	0x0A01      	XORLW       1
0x0478	0xE10B      	BNZ         L_EnviarACK14
;Splitter.c,163 :: 		RE_DE = 1;                                     //Establece el Max485 en modo escritura
0x047A	0x8A82      	BSF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,164 :: 		UART1_Write(ACK);                             //Envia el valor de la Cabecera de la trama ACK por el puerto UART1
0x047C	0x0EAA      	MOVLW       170
0x047E	0x6F7C      	MOVWF       FARG_UART1_Write_data_, 1
0x0480	0xDEA4      	RCALL       _UART1_Write
;Splitter.c,165 :: 		while(UART1_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_EnviarACK15:
0x0482	0xDE9E      	RCALL       _UART1_Tx_Idle
0x0484	0x5000      	MOVF        R0, 0 
0x0486	0x0A00      	XORLW       0
0x0488	0xE101      	BNZ         L_EnviarACK16
0x048A	0xD7FB      	BRA         L_EnviarACK15
L_EnviarACK16:
;Splitter.c,166 :: 		RE_DE = 0;                                     //Establece el Max485-2 en modo de lectura;
0x048C	0x9A82      	BCF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,167 :: 		} else {
0x048E	0xD009      	BRA         L_EnviarACK17
L_EnviarACK14:
;Splitter.c,168 :: 		UART2_Write(ACK);                             //Envia el valor de la Cabecera de la trama ACK por el puerto UART2
0x0490	0x0EAA      	MOVLW       170
0x0492	0x0100      	MOVLB       0
0x0494	0x6F7C      	MOVWF       FARG_UART2_Write_data_, 1
0x0496	0xDECB      	RCALL       _UART2_Write
;Splitter.c,169 :: 		while(UART2_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_EnviarACK18:
0x0498	0xDED0      	RCALL       _UART2_Tx_Idle
0x049A	0x5000      	MOVF        R0, 0 
0x049C	0x0A00      	XORLW       0
0x049E	0xE101      	BNZ         L_EnviarACK19
0x04A0	0xD7FB      	BRA         L_EnviarACK18
L_EnviarACK19:
;Splitter.c,170 :: 		}
L_EnviarACK17:
;Splitter.c,171 :: 		}
L_end_EnviarACK:
0x04A2	0x0012      	RETURN      0
; end of _EnviarACK
_EnviarNACK:
;Splitter.c,177 :: 		void EnviarNACK(unsigned char puerto){
;Splitter.c,179 :: 		if (puerto==1){
0x04A4	0x0100      	MOVLB       0
0x04A6	0x5163      	MOVF        FARG_EnviarNACK_puerto, 0, 1
0x04A8	0x0A01      	XORLW       1
0x04AA	0xE10B      	BNZ         L_EnviarNACK20
;Splitter.c,180 :: 		RE_DE = 1;                                     //Establece el Max485 en modo escritura
0x04AC	0x8A82      	BSF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,181 :: 		UART1_Write(NACK);                             //Envia el valor de la Cabecera de la trama ACK por el puerto UART1
0x04AE	0x0EAF      	MOVLW       175
0x04B0	0x6F7C      	MOVWF       FARG_UART1_Write_data_, 1
0x04B2	0xDE8B      	RCALL       _UART1_Write
;Splitter.c,182 :: 		while(UART1_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_EnviarNACK21:
0x04B4	0xDE85      	RCALL       _UART1_Tx_Idle
0x04B6	0x5000      	MOVF        R0, 0 
0x04B8	0x0A00      	XORLW       0
0x04BA	0xE101      	BNZ         L_EnviarNACK22
0x04BC	0xD7FB      	BRA         L_EnviarNACK21
L_EnviarNACK22:
;Splitter.c,183 :: 		RE_DE = 0;                                     //Establece el Max485-2 en modo de lectura;
0x04BE	0x9A82      	BCF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,184 :: 		} else {
0x04C0	0xD009      	BRA         L_EnviarNACK23
L_EnviarNACK20:
;Splitter.c,185 :: 		UART2_Write(NACK);                             //Envia el valor de la Cabecera de la trama ACK por el puerto UART2
0x04C2	0x0EAF      	MOVLW       175
0x04C4	0x0100      	MOVLB       0
0x04C6	0x6F7C      	MOVWF       FARG_UART2_Write_data_, 1
0x04C8	0xDEB2      	RCALL       _UART2_Write
;Splitter.c,186 :: 		while(UART2_Tx_Idle()==0);                     //Espera hasta que se haya terminado de enviar todo el dato por UART antes de continuar
L_EnviarNACK24:
0x04CA	0xDEB7      	RCALL       _UART2_Tx_Idle
0x04CC	0x5000      	MOVF        R0, 0 
0x04CE	0x0A00      	XORLW       0
0x04D0	0xE101      	BNZ         L_EnviarNACK25
0x04D2	0xD7FB      	BRA         L_EnviarNACK24
L_EnviarNACK25:
;Splitter.c,187 :: 		}
L_EnviarNACK23:
;Splitter.c,188 :: 		}
L_end_EnviarNACK:
0x04D4	0x0012      	RETURN      0
; end of _EnviarNACK
_main:
;Splitter.c,504 :: 		void main() {
;Splitter.c,506 :: 		ConfiguracionPrincipal();
0x04D6	0xDF34      	RCALL       _ConfiguracionPrincipal
;Splitter.c,507 :: 		RE_DE = 0;                                        //Establece el Max485-1 en modo de lectura;
0x04D8	0x9A82      	BCF         RC5_bit, BitPos(RC5_bit+0) 
;Splitter.c,508 :: 		ENABLE = 1;                                       //Enciende el modulo APC220
0x04DA	0x8A81      	BSF         RB5_bit, BitPos(RB5_bit+0) 
;Splitter.c,509 :: 		SET = 1;
0x04DC	0x8881      	BSF         RB4_bit, BitPos(RB4_bit+0) 
;Splitter.c,510 :: 		i1=0;
0x04DE	0x6A1A      	CLRF        _i1 
;Splitter.c,511 :: 		i2=0;
0x04E0	0x6A5D      	CLRF        _i2 
;Splitter.c,512 :: 		contadorTOD = 0;                                  //Inicia el contador de Time-Out-Dispositivo
0x04E2	0x0100      	MOVLB       0
0x04E4	0x6B61      	CLRF        _contadorTOD, 1
;Splitter.c,513 :: 		contadorNACK = 0;                                 //Inicia el contador de NACK
0x04E6	0x6A5F      	CLRF        _contadorNACK 
;Splitter.c,514 :: 		banTI=0;                                          //Limpia la bandera de inicio de trama
0x04E8	0x6A20      	CLRF        _banTI 
;Splitter.c,515 :: 		banTC=0;                                          //Limpia la bandera de trama completa
0x04EA	0x6A21      	CLRF        _banTC 
;Splitter.c,516 :: 		banTF=0;                                          //Limpia la bandera de final de trama
0x04EC	0x6A1F      	CLRF        _banTF 
;Splitter.c,517 :: 		AUX = 0;
0x04EE	0x9681      	BCF         RB3_bit, BitPos(RB3_bit+0) 
;Splitter.c,519 :: 		}
L_end_main:
0x04F0	0xD7FF      	BRA         $+0
; end of _main
Symbol List:
//** Routines locations **
//ADDRESS    SIZE    PROCEDURE
//----------------------------------------------
0x0008     [350]    _interrupt
0x0166      [90]    _CalcularCRC
0x01C0      [10]    _UART1_Tx_Idle
0x01CA      [14]    _UART1_Write
0x01D8      [86]    _UART2_Init
0x022E      [12]    _UART2_Write
0x023A      [10]    _UART2_Tx_Idle
0x0244      [86]    _UART1_Init
0x029A     [148]    _RenviarTrama
0x032E      [18]    _UART1_Read
0x0340     [108]    _ConfiguracionPrincipal
0x03AC     [198]    _VerificarCRC
0x0472      [50]    _EnviarACK
0x04A4      [50]    _EnviarNACK
0x04D6      [28]    _main
//** Variables locations ** 
//ADDRESS    SIZE    VARIABLE
//----------------------------------------------
0x0000       [1]    R0
0x0000       [1]    UART2_Init_tmp_L0
0x0000       [1]    UART1_Init_tmp_L0
0x0001       [1]    R1
0x0001       [1]    UART1_Read___tmp_UART1_Read_L0
0x0001       [1]    UART2_Read___tmp_UART2_Read_L0
0x0002       [1]    CalcularCRC_ucCounter_L0
0x0002       [1]    R2
0x0003       [1]    R3
0x0003       [2]    CalcularCRC_CRC16_L0
0x0004       [1]    R4
0x0005       [1]    R5
0x0006       [1]    R6
0x0007       [1]    R7
0x0008       [1]    R8
0x0009       [1]    R9
0x000A       [1]    R10
0x000B       [1]    R11
0x000C       [1]    R12
0x000D       [1]    R13
0x000E       [1]    R14
0x000F       [1]    R15
0x0010       [1]    R16
0x0011       [1]    R17
0x0012       [1]    R18
0x0013       [1]    R19
0x0014       [1]    R20
0x0016       [4]    _UART_Wr_Ptr
0x001A       [1]    _i1
0x001B       [4]    _UART_Tx_Idle_Ptr
0x001F       [1]    _banTF
0x0020       [1]    _banTI
0x0021       [1]    _banTC
0x0022       [4]    _UART_Rdy_Ptr
0x0026       [1]    _t1Size
0x0027      [50]    _tramaRS485
0x0059       [4]    _UART_Rd_Ptr
0x005D       [1]    _i2
0x005E       [1]    _byteTrama
0x005F       [1]    _contadorNACK
0x0060       [1]    _tramaOk
0x0061       [1]    _contadorTOD
0x0062       [1]    _puertoTOT
0x0063       [1]    FARG_EnviarNACK_puerto
0x0063       [1]    FARG_EnviarACK_puerto
0x0063       [2]    FARG_VerificarCRC_trama
0x0063       [1]    FARG_RenviarTrama_puerto
0x0064       [2]    FARG_RenviarTrama_trama
0x0065       [1]    FARG_VerificarCRC_tramaPDUSize
0x0066       [1]    FARG_RenviarTrama_sizePDU
0x0066      [15]    VerificarCRC_pdu_L0
0x0067       [1]    RenviarTrama_i_L0
0x0075       [1]    VerificarCRC_j_L0
0x0076       [2]    VerificarCRC_crcCalculado_L0
0x0078       [2]    VerificarCRC_crcTrama_L0
0x007A       [2]    VerificarCRC_ptrCRCTrama_L0
0x007C       [2]    FARG_CalcularCRC_trama
0x007C       [1]    FARG_UART1_Write_data_
0x007C       [1]    FARG_UART2_Write_data_
0x007E       [1]    FARG_CalcularCRC_tramaSize
0x0F39       [1]    ANSELB
0x0F3A       [1]    ANSELC
0x0F70       [1]    BAUDCON2
0x0F71       [1]    RCSTA2
0x0F72       [1]    TXSTA2
0x0F73       [1]    TXREG2
0x0F74       [1]    RCREG2
0x0F75       [1]    SPBRG2
0x0F76       [1]    SPBRGH2
0x0F81       [0]    RB4_bit
0x0F81       [0]    SET
0x0F81       [0]    RB5_bit
0x0F81       [0]    AUX
0x0F81       [0]    ENABLE
0x0F81       [0]    RB3_bit
0x0F82       [0]    RE_DE
0x0F82       [0]    IU1
0x0F82       [0]    RC5_bit
0x0F82       [0]    RC4_bit
0x0F93       [0]    TRISB4_bit
0x0F93       [0]    TRISB3_bit
0x0F93       [0]    TRISB6_bit
0x0F93       [0]    TRISB7_bit
0x0F93       [0]    TRISB5_bit
0x0F94       [0]    TRISC4_bit
0x0F94       [0]    TRISC5_bit
0x0F94       [0]    TRISC7_bit
0x0F94       [0]    TRISC6_bit
0x0F9D       [1]    PIE1
0x0F9E       [0]    TMR1IF_bit
0x0F9E       [1]    PIR1
0x0F9E       [0]    TMR2IF_bit
0x0FA3       [1]    PIE3
0x0FA4       [1]    PIR3
0x0FA4       [0]    RC2IF_bit
0x0FAB       [1]    RCSTA
0x0FAC       [1]    TXSTA
0x0FAD       [1]    TXREG
0x0FAE       [1]    RCREG
0x0FAF       [1]    SPBRG
0x0FB0       [1]    SPBRGH
0x0FB8       [1]    BAUDCON
0x0FBA       [1]    T2CON
0x0FBB       [1]    PR2
0x0FCD       [1]    T1CON
0x0FCE       [1]    TMR1L
0x0FCF       [1]    TMR1H
0x0FD8       [1]    STATUS
0x0FD9       [1]    FSR2L
0x0FDA       [1]    FSR2H
0x0FDE       [1]    POSTINC2
0x0FE0       [1]    BSR
0x0FE1       [1]    FSR1L
0x0FE2       [1]    FSR1H
0x0FE4       [1]    PREINC1
0x0FE6       [1]    POSTINC1
0x0FE7       [1]    INDF1
0x0FE8       [1]    WREG
0x0FE9       [1]    FSR0L
0x0FEA       [1]    FSR0H
0x0FEE       [1]    POSTINC0
0x0FF2       [1]    INTCON
0x0FF3       [1]    PRODL
0x0FF4       [1]    PRODH
0x0FF5       [1]    TABLAT
0x0FF6       [1]    TBLPTRL
0x0FF7       [1]    TBLPTRH
0x0FF8       [1]    TBLPTRU
