TimeQuest Timing Analyzer report for uart_pc_test
Mon Sep 29 11:30:48 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; uart_pc_test                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.34 MHz ; 167.34 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.976 ; -373.274      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -112.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                 ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.976 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 6.021      ;
; -4.976 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 6.021      ;
; -4.930 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.975      ;
; -4.930 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.975      ;
; -4.923 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.967      ;
; -4.923 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.967      ;
; -4.877 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.921      ;
; -4.877 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.921      ;
; -4.873 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.918      ;
; -4.873 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.918      ;
; -4.820 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.864      ;
; -4.820 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.864      ;
; -4.769 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.807      ;
; -4.757 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.795      ;
; -4.751 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.796      ;
; -4.751 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.796      ;
; -4.723 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.761      ;
; -4.711 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.749      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.701 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.744      ;
; -4.698 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.742      ;
; -4.698 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.742      ;
; -4.675 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.720      ;
; -4.675 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.720      ;
; -4.666 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.704      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.655 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.698      ;
; -4.654 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.692      ;
; -4.642 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.687      ;
; -4.642 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.687      ;
; -4.626 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.671      ;
; -4.626 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.671      ;
; -4.622 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.666      ;
; -4.622 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.666      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.598 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.641      ;
; -4.589 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.633      ;
; -4.589 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.633      ;
; -4.575 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.009      ; 5.620      ;
; -4.575 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.009      ; 5.620      ;
; -4.573 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.617      ;
; -4.573 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.617      ;
; -4.544 ; debounce:btn_db_unit|q_reg[4] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.582      ;
; -4.532 ; debounce:btn_db_unit|q_reg[4] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.570      ;
; -4.522 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.566      ;
; -4.522 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.008      ; 5.566      ;
; -4.516 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.555      ;
; -4.516 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.555      ;
; -4.516 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.555      ;
; -4.515 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.554      ;
; -4.514 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.553      ;
; -4.489 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 5.529      ;
; -4.489 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.004      ; 5.529      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.476 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.519      ;
; -4.470 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.509      ;
; -4.470 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.509      ;
; -4.470 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.509      ;
; -4.469 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.508      ;
; -4.468 ; debounce:btn_db_unit|q_reg[5] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.506      ;
; -4.468 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.507      ;
; -4.456 ; debounce:btn_db_unit|q_reg[5] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.494      ;
; -4.443 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 5.483      ;
; -4.443 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.004      ; 5.483      ;
; -4.435 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.473      ;
; -4.423 ; debounce:btn_db_unit|q_reg[3] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.461      ;
; -4.419 ; debounce:btn_db_unit|q_reg[6] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 5.457      ;
; -4.413 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.452      ;
; -4.413 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.452      ;
; -4.413 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.452      ;
; -4.412 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.451      ;
; -4.411 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 1.000        ; 0.003      ; 5.450      ;
; -4.409 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 1.000        ; 0.003      ; 5.448      ;
; -4.407 ; debounce:btn_db_unit|q_reg[6] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 5.445      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
; -4.400 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.007      ; 5.443      ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:btn_db_unit|state_reg.HIGH                      ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.514 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.521 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.528 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.536 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.559 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.664 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.670 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.674 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.721 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.988      ;
; 0.722 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~30       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.989      ;
; 0.723 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.990      ;
; 0.724 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.991      ;
; 0.724 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.991      ;
; 0.772 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.038      ;
; 0.801 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.803 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.809 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.818 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.820 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.824 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.841 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.849 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.864 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.131      ;
; 0.865 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.135      ;
; 0.869 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.872 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.919 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.185      ;
; 0.973 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.978 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.994 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.995 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.262      ;
; 1.009 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[13]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.026 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.038 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.049 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.052 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[9]                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.314      ;
; 1.053 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.319      ;
; 1.055 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[8]                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.317      ;
; 1.077 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~8        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.345      ;
; 1.078 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.346      ;
; 1.080 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.347      ;
; 1.081 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.348      ;
; 1.082 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.004      ; 1.352      ;
; 1.083 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~5        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.351      ;
; 1.084 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.351      ;
; 1.084 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.352      ;
; 1.086 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.353      ;
; 1.089 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.357      ;
; 1.090 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.357      ;
; 1.091 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.359      ;
; 1.091 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~6        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.359      ;
; 1.095 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.361      ;
; 1.096 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.362      ;
; 1.097 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.365      ;
; 1.101 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~9        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.369      ;
; 1.102 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.370      ;
; 1.104 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.372      ;
; 1.105 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.371      ;
; 1.106 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~4        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.374      ;
; 1.111 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~26       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.381      ;
; 1.143 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~2        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.411      ;
; 1.144 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~10       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.412      ;
; 1.180 ; debounce:btn_db_unit|q_reg[13]                           ; debounce:btn_db_unit|q_reg[13]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~26 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~30 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
; rx        ; clk        ; 6.486 ; 6.486 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -4.683 ; -4.683 ; Rise       ; clk             ;
; rx        ; clk        ; -4.223 ; -4.223 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 12.506 ; 12.506 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 11.433 ; 11.433 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 11.257 ; 11.257 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 10.693 ; 10.693 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 12.506 ; 12.506 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 11.062 ; 11.062 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 11.031 ; 11.031 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 10.408 ; 10.408 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
; tx        ; clk        ; 9.071  ; 9.071  ; Rise       ; clk             ;
; tx_full   ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  led[0]   ; clk        ; 9.923  ; 9.923  ; Rise       ; clk             ;
;  led[1]   ; clk        ; 9.731  ; 9.731  ; Rise       ; clk             ;
;  led[2]   ; clk        ; 9.190  ; 9.190  ; Rise       ; clk             ;
;  led[3]   ; clk        ; 10.693 ; 10.693 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 9.437  ; 9.437  ; Rise       ; clk             ;
;  led[5]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  led[6]   ; clk        ; 10.058 ; 10.058 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
; rx_empty  ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
; tx        ; clk        ; 9.071  ; 9.071  ; Rise       ; clk             ;
; tx_full   ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.805 ; -116.790      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -112.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                 ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.805 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.844      ;
; -1.805 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.844      ;
; -1.783 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.821      ;
; -1.783 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.821      ;
; -1.761 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.800      ;
; -1.761 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.800      ;
; -1.753 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.792      ;
; -1.753 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.792      ;
; -1.739 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.777      ;
; -1.739 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.777      ;
; -1.731 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.769      ;
; -1.731 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.769      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.686 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.723      ;
; -1.675 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.714      ;
; -1.675 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.714      ;
; -1.653 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.691      ;
; -1.653 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.691      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.642 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.679      ;
; -1.637 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.676      ;
; -1.637 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.676      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.634 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.671      ;
; -1.629 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.668      ;
; -1.629 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.668      ;
; -1.615 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.654      ;
; -1.615 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.654      ;
; -1.615 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.653      ;
; -1.615 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.653      ;
; -1.607 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.645      ;
; -1.607 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.645      ;
; -1.593 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 2.627      ;
; -1.593 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.631      ;
; -1.593 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.631      ;
; -1.589 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.625      ;
; -1.589 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.625      ;
; -1.587 ; debounce:btn_db_unit|q_reg[0] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 2.621      ;
; -1.586 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 1.000        ; 0.007      ; 2.625      ;
; -1.586 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 1.000        ; 0.007      ; 2.625      ;
; -1.564 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.602      ;
; -1.564 ; debounce:btn_db_unit|q_reg[7] ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.006      ; 2.602      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.556 ; debounce:btn_db_unit|q_reg[4] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.593      ;
; -1.549 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 2.583      ;
; -1.546 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.580      ;
; -1.546 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.580      ;
; -1.546 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.580      ;
; -1.545 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.579      ;
; -1.545 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.581      ;
; -1.545 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.581      ;
; -1.544 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.578      ;
; -1.543 ; debounce:btn_db_unit|q_reg[2] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 2.577      ;
; -1.541 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 1.000        ; 0.002      ; 2.575      ;
; -1.537 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[0]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.573      ;
; -1.537 ; debounce:btn_db_unit|q_reg[1] ; uart_core:uart_unit|fifo:fifo_rx_unit|w_ptr_reg[1]       ; clk          ; clk         ; 1.000        ; 0.004      ; 2.573      ;
; -1.535 ; debounce:btn_db_unit|q_reg[1] ; debounce:btn_db_unit|state_reg.LOW                       ; clk          ; clk         ; 1.000        ; 0.002      ; 2.569      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.518 ; debounce:btn_db_unit|q_reg[5] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.555      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.510 ; debounce:btn_db_unit|q_reg[3] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.547      ;
; -1.502 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.536      ;
; -1.502 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.536      ;
; -1.502 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.536      ;
; -1.501 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.535      ;
; -1.500 ; debounce:btn_db_unit|q_reg[2] ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 1.000        ; 0.002      ; 2.534      ;
; -1.497 ; debounce:btn_db_unit|q_reg[0] ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 1.000        ; 0.002      ; 2.531      ;
; -1.496 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.533      ;
; -1.496 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.533      ;
; -1.496 ; debounce:btn_db_unit|q_reg[6] ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 1.000        ; 0.005      ; 2.533      ;
+--------+-------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT0                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:btn_db_unit|state_reg.WAIT1                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:btn_db_unit|state_reg.HIGH                      ; debounce:btn_db_unit|state_reg.HIGH                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.start ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.stop  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; uart_core:uart_unit|fifo:fifo_rx_unit|r_ptr_reg[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|s_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[2]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.259 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.325 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~30       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.481      ;
; 0.329 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.482      ;
; 0.330 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[2]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.483      ;
; 0.331 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.484      ;
; 0.331 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.484      ;
; 0.334 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.357 ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.START ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; uart_core:uart_unit|fifo:fifo_rx_unit|full_reg           ; uart_core:uart_unit|fifo:fifo_rx_unit|empty_reg          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[2]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.DATA  ; uart_core:uart_unit|uart_tx:uart_tx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.413 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[6]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.416 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.569      ;
; 0.421 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.574      ;
; 0.437 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.447 ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[5]        ; uart_core:uart_unit|uart_tx:uart_tx_unit|b_reg[4]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.451 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.STOP  ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.458 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.idle  ; uart_core:uart_unit|uart_rx:uart_rx_unit|s_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.611      ;
; 0.462 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[13]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.613      ;
; 0.463 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.469 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.622      ;
; 0.470 ; uart_core:uart_unit|uart_rx:uart_rx_unit|state_reg.data  ; uart_core:uart_unit|uart_rx:uart_rx_unit|n_reg[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.623      ;
; 0.485 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[9]                            ; clk          ; clk         ; 0.000        ; -0.004     ; 0.633      ;
; 0.485 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|state_reg.WAIT1                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; debounce:btn_db_unit|state_reg.WAIT0                     ; debounce:btn_db_unit|q_reg[8]                            ; clk          ; clk         ; 0.000        ; -0.004     ; 0.635      ;
; 0.489 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.641      ;
; 0.502 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; uart_core:uart_unit|uart_tx:uart_tx_unit|state_reg.IDLE  ; uart_core:uart_unit|uart_tx:uart_tx_unit|tx_reg          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.664      ;
; 0.511 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.665      ;
; 0.512 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.512 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~8        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.666      ;
; 0.512 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[0]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.514 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.667      ;
; 0.514 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.668      ;
; 0.514 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[5]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~5        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.668      ;
; 0.515 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.669      ;
; 0.517 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.671      ;
; 0.517 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[6]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[7]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[0]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~6        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.672      ;
; 0.518 ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[2]   ; uart_core:uart_unit|modMCounter:baud_gen_unit|r_reg[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.674      ;
; 0.520 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[3]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.673      ;
; 0.523 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~9        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.677      ;
; 0.523 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[6]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.677      ;
; 0.525 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[1]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1        ; clk          ; clk         ; 0.000        ; 0.002      ; 0.679      ;
; 0.527 ; uart_core:uart_unit|uart_rx:uart_rx_unit|b_reg[4]        ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.681      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[10]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[11]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[12]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[13]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[14]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[15]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[16]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[17]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[18]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[19]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[20]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[6]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[7]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[8]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|q_reg[9]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.HIGH                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.LOW                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT0               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; debounce:btn_db_unit|state_reg.WAIT1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~24 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~25 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~26 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~27 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~28 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~29 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; uart_core:uart_unit|fifo:fifo_rx_unit|array_reg~30 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 3.550 ; 3.550 ; Rise       ; clk             ;
; rx        ; clk        ; 3.281 ; 3.281 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -2.518 ; -2.518 ; Rise       ; clk             ;
; rx        ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 6.527 ; 6.527 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.998 ; 5.998 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.777 ; 5.777 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 6.527 ; 6.527 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.933 ; 5.933 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 5.904 ; 5.904 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 6.189 ; 6.189 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.679 ; 5.679 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; tx        ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.437 ; 5.437 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.348 ; 5.348 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 5.126 ; 5.126 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 5.509 ; 5.509 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; tx        ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.976   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -4.976   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -373.274 ; 0.0   ; 0.0      ; 0.0     ; -112.38             ;
;  clk             ; -373.274 ; 0.000 ; N/A      ; N/A     ; -112.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn       ; clk        ; 6.962 ; 6.962 ; Rise       ; clk             ;
; rx        ; clk        ; 6.486 ; 6.486 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn       ; clk        ; -2.518 ; -2.518 ; Rise       ; clk             ;
; rx        ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led[*]    ; clk        ; 12.506 ; 12.506 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 11.433 ; 11.433 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 11.257 ; 11.257 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 10.693 ; 10.693 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 12.506 ; 12.506 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 11.062 ; 11.062 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 11.031 ; 11.031 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 10.408 ; 10.408 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
; tx        ; clk        ; 9.071  ; 9.071  ; Rise       ; clk             ;
; tx_full   ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led[*]    ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  led[0]   ; clk        ; 5.437 ; 5.437 ; Rise       ; clk             ;
;  led[1]   ; clk        ; 5.348 ; 5.348 ; Rise       ; clk             ;
;  led[2]   ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  led[3]   ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  led[4]   ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
;  led[5]   ; clk        ; 5.126 ; 5.126 ; Rise       ; clk             ;
;  led[6]   ; clk        ; 5.509 ; 5.509 ; Rise       ; clk             ;
;  led[7]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
; rx_empty  ; clk        ; 4.558 ; 4.558 ; Rise       ; clk             ;
; tx        ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
; tx_full   ; clk        ; 4.961 ; 4.961 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10224    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 10224    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 29 11:30:48 2025
Info: Command: quartus_sta UART -c uart_pc_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_pc_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.976      -373.274 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -112.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.805
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.805      -116.790 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -112.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 519 megabytes
    Info: Processing ended: Mon Sep 29 11:30:48 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


