## TLB

内存管理单元 (MMU)，或称存储器管理单元，或称分页内存管理单元 (PMMU: Paged Memory Management Unit)。MMU 是一种负责 CPU 的内存访问请求的计算机硬件设备。是 CPU 的一部分。
MMU 的功能包括虚拟地址到物理地址的转换（即虚拟内存管理）、内存保护、中央处理器高速缓存的控制
MMU 使得每个用户进程拥有自己的地址空间，并通过内存访问权限的检查保护每个进程所用的内存不被其他进程破坏。

页表一般都很大，并且存放在内存中，所以 CPU 引入 MMU 后，读取指令、数据需要访问两次内存：首先通过查询页表得到物理地址，然后访问该物理地址读取指令、数据。CPU 每次访问虚拟内存，虚拟地址都必须转换为对应的物理地址。从概念上说，这个转换需要遍历页表，页表是三级页表，就需要 3 次内存访问。就是说，每次虚拟内存访问都会导致 4 次物理内存访问。
为了减少因为 MMU 导致的处理器性能下降，引入了 TLB。
TLB (Translation Lookaside Buffer) 是内存管理单元 (MMU: Memory Management Unit) 用于改进虚拟地址到物理地址转换速度的缓存。TLB 又称“快表”，直译为旁路快表缓冲，也可以理解为页表缓冲，地址变换高速缓存。

- [TLB的作用及工作原理](https://www.cnblogs.com/alantu2018/p/9000777.html)
