TimeQuest Timing Analyzer report for LC3_CPU
Sun Oct 11 18:54:10 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 15. Slow Model Hold: 'CLOCK'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 18. Slow Model Minimum Pulse Width: 'CLOCK'
 19. Slow Model Minimum Pulse Width: 'CLOCK_50'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'CLOCK'
 34. Fast Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 35. Fast Model Setup: 'CLOCK_50'
 36. Fast Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 37. Fast Model Hold: 'CLOCK_50'
 38. Fast Model Hold: 'CLOCK'
 39. Fast Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'
 40. Fast Model Minimum Pulse Width: 'CLOCK'
 41. Fast Model Minimum Pulse Width: 'CLOCK_50'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; LC3_CPU                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+
; Clock Name                                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                           ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+
; CLOCK                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                                                         ;
; CLOCK_50                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                      ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 } ;
+---------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                    ; Note                    ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
; 63.76 MHz  ; 63.76 MHz       ; CLOCK                                                         ;                         ;
; 130.62 MHz ; 122.07 MHz      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; limit due to hold check ;
; 256.54 MHz ; 256.54 MHz      ; CLOCK_50                                                      ;                         ;
+------------+-----------------+---------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                ;
+---------------------------------------------------------------+---------+---------------+
; Clock                                                         ; Slack   ; End Point TNS ;
+---------------------------------------------------------------+---------+---------------+
; CLOCK                                                         ; -14.685 ; -3410.585     ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.328  ; -272.282      ;
; CLOCK_50                                                      ; -2.898  ; -15.618       ;
+---------------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -4.096 ; -290.452      ;
; CLOCK                                                         ; -3.425 ; -13.654       ;
; CLOCK_50                                                      ; -2.692 ; -2.692        ;
+---------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                 ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.092 ; -882.718      ;
; CLOCK                                                         ; -2.064 ; -358.076      ;
; CLOCK_50                                                      ; -1.631 ; -12.629       ;
+---------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                              ;
+---------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.685 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.811     ;
; -14.644 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.616     ;
; -14.639 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.611     ;
; -14.605 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.731     ;
; -14.564 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.536     ;
; -14.559 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.531     ;
; -14.514 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.096     ; 15.329     ;
; -14.498 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.624     ;
; -14.489 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.615     ;
; -14.472 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.588     ;
; -14.470 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.150      ; 15.580     ;
; -14.466 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.582     ;
; -14.463 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.589     ;
; -14.461 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.577     ;
; -14.434 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.096     ; 15.249     ;
; -14.432 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.551     ;
; -14.429 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 15.385     ;
; -14.427 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.399     ;
; -14.424 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.047      ; 15.380     ;
; -14.422 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 15.394     ;
; -14.418 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.544     ;
; -14.410 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.086      ; 15.534     ;
; -14.409 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.535     ;
; -14.392 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.508     ;
; -14.386 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.502     ;
; -14.385 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.089      ; 15.512     ;
; -14.381 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.497     ;
; -14.352 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.471     ;
; -14.341 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.457     ;
; -14.340 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.456     ;
; -14.330 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.086      ; 15.454     ;
; -14.305 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.089      ; 15.432     ;
; -14.299 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.112     ; 15.098     ;
; -14.292 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.096     ; 15.107     ;
; -14.286 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.405     ;
; -14.283 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.150      ; 15.393     ;
; -14.281 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.407     ;
; -14.274 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.150      ; 15.384     ;
; -14.272 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.398     ;
; -14.261 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.377     ;
; -14.260 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.376     ;
; -14.257 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 15.357     ;
; -14.256 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.110     ; 15.057     ;
; -14.255 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.371     ;
; -14.251 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 15.351     ;
; -14.249 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.365     ;
; -14.246 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 15.346     ;
; -14.244 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.360     ;
; -14.237 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.087      ; 15.362     ;
; -14.217 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.065      ; 15.320     ;
; -14.215 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.334     ;
; -14.206 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.325     ;
; -14.195 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.070      ; 15.303     ;
; -14.193 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.086      ; 15.317     ;
; -14.176 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.110     ; 14.977     ;
; -14.170 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.073      ; 15.281     ;
; -14.169 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 15.289     ;
; -14.168 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 15.288     ;
; -14.168 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.089      ; 15.295     ;
; -14.164 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[3]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.100     ; 14.975     ;
; -14.157 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.087      ; 15.282     ;
; -14.152 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.100     ; 14.963     ;
; -14.126 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 15.226     ;
; -14.125 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 15.225     ;
; -14.124 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.240     ;
; -14.123 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 15.239     ;
; -14.120 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.093     ; 14.938     ;
; -14.099 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.225     ;
; -14.089 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 15.209     ;
; -14.088 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 15.208     ;
; -14.084 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mdr|out[3]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.100     ; 14.895     ;
; -14.072 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.100     ; 14.883     ;
; -14.071 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.065      ; 15.174     ;
; -14.069 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.081      ; 15.188     ;
; -14.060 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.884     ;
; -14.045 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[7]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.086     ; 14.870     ;
; -14.043 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[14]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 15.002     ;
; -14.041 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.126     ; 14.826     ;
; -14.040 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.093     ; 14.858     ;
; -14.039 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.110     ; 14.840     ;
; -14.035 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.161     ;
; -14.022 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.071      ; 15.131     ;
; -14.020 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[9]                                                                                                                     ; CLOCK        ; CLOCK       ; 1.000        ; 0.055      ; 14.984     ;
; -14.020 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[9]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.055      ; 14.984     ;
; -14.020 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:mar|out[5]~_Duplicate_1                                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.087      ; 15.145     ;
; -14.019 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; CLOCK        ; CLOCK       ; 1.000        ; 0.166      ; 15.145     ;
; -14.015 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.839     ;
; -14.003 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.087      ; 15.128     ;
; -14.000 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.053      ; 14.962     ;
; -13.998 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[3]                                                                                                                     ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.822     ;
; -13.994 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 14.966     ;
; -13.989 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.063      ; 14.961     ;
; -13.986 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[14]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.062      ; 14.957     ;
; -13.980 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.804     ;
; -13.971 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[6]                                                                                                                     ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.795     ;
; -13.965 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mdr|out[7]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.086     ; 14.790     ;
; -13.963 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mdr|out[14]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.050      ; 14.922     ;
; -13.959 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[6]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.087     ; 14.783     ;
; -13.954 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.066      ; 15.058     ;
; -13.953 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.066      ; 15.057     ;
+---------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.328 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.787     ; 3.001      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.289 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.996      ; 7.196      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.237 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.146      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.151 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.049      ;
; -3.125 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[6]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.042      ; 7.078      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.122 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.663      ; 7.196      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.118 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.987      ; 7.016      ;
; -3.116 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[1]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.039      ; 7.066      ;
; -3.116 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[2]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.039      ; 7.066      ;
; -3.109 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[2]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.046      ; 7.066      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.106 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -1.065     ; 3.001      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.100 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 2.998      ; 7.009      ;
; -3.072 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[3]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.052      ; 7.035      ;
; -3.072 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[5]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.052      ; 7.035      ;
; -3.072 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[6]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.052      ; 7.035      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.070 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 3.665      ; 7.146      ;
; -3.014 ; Register:mar|out[3]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[6]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.051      ; 6.976      ;
; -3.005 ; Register:mar|out[3]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[1]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.048      ; 6.964      ;
; -3.005 ; Register:mar|out[3]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX3[2]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.048      ; 6.964      ;
; -2.998 ; Register:mar|out[3]~_Duplicate_1                                                                                                       ; MemoryController:mc|LEDR[2]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.055      ; 6.964      ;
; -2.984 ; Register:mar|out[6]~_Duplicate_1                                                                                                       ; MemoryController:mc|HEX1[0]                                                                                                            ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; 3.017      ; 6.912      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                           ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -2.898 ; counter[1] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.936      ;
; -2.896 ; counter[1] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.934      ;
; -2.849 ; counter[1] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.887      ;
; -2.800 ; counter[0] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.838      ;
; -2.798 ; counter[0] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.836      ;
; -2.751 ; counter[0] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.789      ;
; -2.650 ; counter[2] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.688      ;
; -2.648 ; counter[2] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.686      ;
; -2.602 ; counter[4] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.640      ;
; -2.601 ; counter[2] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.639      ;
; -2.600 ; counter[4] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.638      ;
; -2.504 ; counter[1] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.542      ;
; -2.476 ; counter[3] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.514      ;
; -2.474 ; counter[3] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.512      ;
; -2.406 ; counter[0] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.444      ;
; -2.256 ; counter[2] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.294      ;
; -2.252 ; counter[4] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.290      ;
; -2.230 ; counter[5] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.268      ;
; -2.228 ; counter[5] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.266      ;
; -2.178 ; counter[4] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.216      ;
; -2.148 ; counter[6] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.186      ;
; -2.146 ; counter[6] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.184      ;
; -2.126 ; counter[3] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.164      ;
; -2.052 ; counter[3] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.090      ;
; -1.880 ; counter[5] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.918      ;
; -1.798 ; counter[6] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.836      ;
; -1.618 ; counter[5] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.656      ;
; -1.581 ; counter[7] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.619      ;
; -1.579 ; counter[7] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.617      ;
; -1.536 ; counter[6] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.574      ;
; -1.361 ; counter[1] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.399      ;
; -1.263 ; counter[0] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.301      ;
; -1.231 ; counter[7] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.269      ;
; -1.121 ; counter[1] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.159      ;
; -1.113 ; counter[2] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.151      ;
; -1.065 ; counter[4] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.103      ;
; -1.041 ; counter[1] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.079      ;
; -1.023 ; counter[0] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.061      ;
; -0.969 ; counter[7] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.007      ;
; -0.943 ; counter[0] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.981      ;
; -0.939 ; counter[3] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.977      ;
; -0.873 ; counter[2] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.911      ;
; -0.793 ; counter[2] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.831      ;
; -0.738 ; counter[5] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.776      ;
; -0.699 ; counter[3] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.689 ; counter[0] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.727      ;
; -0.656 ; counter[6] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.694      ;
; -0.472 ; counter[4] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.510      ;
; -0.435 ; counter[1] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.473      ;
; -0.266 ; counter[3] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.304      ;
; -0.259 ; counter[0] ; counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.297      ;
; -0.089 ; counter[7] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.127      ;
; 2.944  ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 0.500        ; 2.860      ; 0.731      ;
; 3.444  ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 1.000        ; 2.860      ; 0.731      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.096 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.024      ; 3.491      ;
; -4.031 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 3.635      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.818 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.746      ; 3.491      ;
; -3.753 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 3.635      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.139      ; 4.027      ;
; -3.639 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 7.121      ; 4.009      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.596 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.024      ; 3.491      ;
; -3.531 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.139      ; 3.635      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.861      ; 4.027      ;
; -3.361 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.843      ; 4.009      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.318 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.746      ; 3.491      ;
; -3.253 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 6.861      ; 3.635      ;
; -3.229 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.976      ; 4.137      ;
; -3.229 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 6.976      ; 4.137      ;
; -3.195 ; Register:mar|out[5]~_Duplicate_1                              ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 4.389      ; 1.444      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
; -3.139 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 7.121      ; 4.009      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                             ; Launch Clock                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.425 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 8.693      ; 5.658      ;
; -3.118 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 8.693      ; 5.965      ;
; -2.925 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 8.693      ; 5.658      ;
; -2.846 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 8.685      ; 6.229      ;
; -2.618 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 8.693      ; 5.965      ;
; -2.592 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 8.685      ; 6.483      ;
; -2.346 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 8.685      ; 6.229      ;
; -2.092 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 8.685      ; 6.483      ;
; -1.970 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.953      ; 4.096      ;
; -1.776 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.953      ; 4.290      ;
; -1.673 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 8.510      ; 7.227      ;
; -1.658 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.953      ; 4.408      ;
; -1.465 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.945      ; 4.593      ;
; -1.465 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.953      ; 4.601      ;
; -1.420 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.945      ; 4.638      ;
; -1.382 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 4.761      ;
; -1.294 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.945      ; 4.764      ;
; -1.289 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.945      ; 4.769      ;
; -1.173 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 8.510      ; 7.227      ;
; -1.111 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 5.032      ;
; -1.091 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.946      ; 4.968      ;
; -1.079 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 5.064      ;
; -0.958 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.944      ; 5.099      ;
; -0.945 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 5.190      ;
; -0.889 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 5.246      ;
; -0.791 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 5.352      ;
; -0.780 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.946      ; 5.279      ;
; -0.649 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.944      ; 5.408      ;
; -0.617 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.938      ; 5.434      ;
; -0.559 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.770      ; 5.324      ;
; -0.543 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.938      ; 5.508      ;
; -0.500 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 5.643      ;
; -0.440 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.936      ; 5.609      ;
; -0.406 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.936      ; 5.643      ;
; -0.361 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.770      ; 5.522      ;
; -0.294 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.014      ; 5.833      ;
; -0.257 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 5.878      ;
; -0.239 ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.767      ; 5.641      ;
; -0.045 ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.750      ; 5.818      ;
; 0.175  ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 6.310      ;
; 0.176  ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 6.319      ;
; 0.230  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[4]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.748      ; 3.541      ;
; 0.230  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[2]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.748      ; 3.541      ;
; 0.232  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[9]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.748      ; 3.543      ;
; 0.232  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[0]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.748      ; 3.543      ;
; 0.233  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[7]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.748      ; 3.544      ;
; 0.320  ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.763      ; 6.196      ;
; 0.395  ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 6.530      ;
; 0.445  ; Register:pc|out[4]~_Duplicate_1                               ; Register:pc|out[4]~_Duplicate_1                     ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[6]~_Duplicate_1                               ; Register:pc|out[6]~_Duplicate_1                     ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[6]~_Duplicate_1                              ; Register:mdr|out[6]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[3]~_Duplicate_1                              ; Register:mdr|out[3]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[4]~_Duplicate_1                              ; Register:mdr|out[4]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[5]~_Duplicate_1                              ; Register:mdr|out[5]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[1]~_Duplicate_1                              ; Register:mdr|out[1]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[8]~_Duplicate_1                               ; Register:pc|out[8]~_Duplicate_1                     ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[8]~_Duplicate_1                              ; Register:mdr|out[8]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[2]~_Duplicate_1                              ; Register:mdr|out[2]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[9]~_Duplicate_1                               ; Register:pc|out[9]~_Duplicate_1                     ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[10]~_Duplicate_1                             ; Register:mdr|out[10]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[11]~_Duplicate_1                             ; Register:mdr|out[11]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[12]~_Duplicate_1                              ; Register:pc|out[12]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[13]~_Duplicate_1                              ; Register:pc|out[13]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[13]~_Duplicate_1                             ; Register:mdr|out[13]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:pc|out[14]~_Duplicate_1                              ; Register:pc|out[14]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[15]~_Duplicate_1                             ; Register:mdr|out[15]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[7]~_Duplicate_1                              ; Register:mdr|out[7]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[14]~_Duplicate_1                             ; Register:mdr|out[14]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[12]~_Duplicate_1                             ; Register:mdr|out[12]~_Duplicate_1                   ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[9]~_Duplicate_1                              ; Register:mdr|out[9]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Register:mdr|out[0]~_Duplicate_1                              ; Register:mdr|out[0]~_Duplicate_1                    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1 ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.731      ;
; 0.463  ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.761      ; 6.337      ;
; 0.519  ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 6.654      ;
; 0.539  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[15]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.740      ; 3.842      ;
; 0.539  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[13]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.740      ; 3.842      ;
; 0.560  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.006      ; 6.679      ;
; 0.581  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.006      ; 6.700      ;
; 0.607  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.014      ; 6.734      ;
; 0.611  ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.750      ; 6.474      ;
; 0.611  ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 6.746      ;
; 0.613  ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 6.756      ;
; 0.717  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.022      ; 6.852      ;
; 0.730  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[4]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.748      ; 3.541      ;
; 0.730  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[2]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.748      ; 3.541      ;
; 0.732  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[9]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.748      ; 3.543      ;
; 0.732  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[0]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.748      ; 3.543      ;
; 0.733  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[7]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.748      ; 3.544      ;
; 0.771  ; Register:ir|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.770      ; 6.654      ;
; 0.776  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 6.030      ; 6.919      ;
; 0.868  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[3]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.746      ; 4.177      ;
; 0.901  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[4]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.760      ; 4.224      ;
; 0.918  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[10]~_Duplicate_1                   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.732      ; 4.213      ;
; 0.919  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[8]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.732      ; 4.214      ;
; 0.920  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[13]~_Duplicate_1                   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.732      ; 4.215      ;
; 0.921  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[11]~_Duplicate_1                   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.732      ; 4.216      ;
; 0.935  ; Register:ir|out[10]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]    ; CLOCK                                                         ; CLOCK       ; 0.000        ; 5.758      ; 6.806      ;
; 1.039  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[15]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.740      ; 3.842      ;
; 1.039  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[13]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 2.740      ; 3.842      ;
; 1.066  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[11]~_Duplicate_1                    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 2.740      ; 4.369      ;
+--------+---------------------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -2.692 ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 0.000        ; 2.860      ; 0.731      ;
; -2.192 ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; -0.500       ; 2.860      ; 0.731      ;
; 0.841  ; counter[7] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 1.011  ; counter[0] ; counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.018  ; counter[3] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.187  ; counter[1] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.473      ;
; 1.224  ; counter[4] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.510      ;
; 1.408  ; counter[6] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.441  ; counter[0] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.451  ; counter[3] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.490  ; counter[5] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.776      ;
; 1.545  ; counter[2] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.831      ;
; 1.625  ; counter[2] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.911      ;
; 1.691  ; counter[3] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.977      ;
; 1.695  ; counter[0] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.981      ;
; 1.721  ; counter[7] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.007      ;
; 1.775  ; counter[0] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.061      ;
; 1.793  ; counter[1] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.079      ;
; 1.815  ; counter[6] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.101      ;
; 1.817  ; counter[4] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.103      ;
; 1.836  ; counter[2] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.122      ;
; 1.858  ; counter[5] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.144      ;
; 1.865  ; counter[2] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.151      ;
; 1.873  ; counter[1] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.159      ;
; 1.968  ; counter[6] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.254      ;
; 1.983  ; counter[7] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.269      ;
; 2.015  ; counter[0] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.301      ;
; 2.113  ; counter[1] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.399      ;
; 2.130  ; counter[2] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.416      ;
; 2.134  ; counter[2] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.420      ;
; 2.147  ; counter[1] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.433      ;
; 2.151  ; counter[1] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.437      ;
; 2.151  ; counter[1] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.437      ;
; 2.249  ; counter[5] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.535      ;
; 2.316  ; counter[6] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.602      ;
; 2.318  ; counter[6] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.604      ;
; 2.325  ; counter[5] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.611      ;
; 2.331  ; counter[7] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.617      ;
; 2.333  ; counter[7] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.619      ;
; 2.342  ; counter[4] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.628      ;
; 2.348  ; counter[0] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.634      ;
; 2.401  ; counter[0] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.687      ;
; 2.405  ; counter[0] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.691      ;
; 2.411  ; counter[3] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.697      ;
; 2.450  ; counter[3] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.736      ;
; 2.465  ; counter[4] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.751      ;
; 2.479  ; counter[2] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.765      ;
; 2.481  ; counter[3] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.767      ;
; 2.496  ; counter[1] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.782      ;
; 2.537  ; counter[4] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.823      ;
; 2.603  ; counter[3] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.889      ;
; 2.675  ; counter[5] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.961      ;
; 2.750  ; counter[0] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 3.036      ;
; 2.815  ; counter[4] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 3.101      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -3.092 ; -0.528       ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.147 ; 0.417        ; 2.564          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.147 ; 0.417        ; 2.564          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; 10.728 ; 10.728 ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; 10.728 ; 10.728 ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.419  ; 5.419  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.419  ; 5.419  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.375  ; 4.375  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.356  ; 4.356  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.262  ; 4.262  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.134 ; -0.134 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.473 ; -0.473 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.156 ; -0.156 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.134 ; -0.134 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.307 ; -0.307 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.485 ; -1.485 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.294 ; -1.294 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.996 ; -0.996 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.158 ; -1.158 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.377 ; -1.377 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.547 ; -2.547 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.752  ; 4.752  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.752  ; 4.752  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.708  ; 3.708  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.689  ; 3.689  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.595  ; 3.595  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.801 ; -0.801 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.140 ; -1.140 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.823 ; -0.823 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.801 ; -0.801 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.974 ; -0.974 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.152 ; -2.152 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.961 ; -1.961 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.663 ; -1.663 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.825 ; -1.825 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.044 ; -2.044 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.214 ; -3.214 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; 0.975  ; 0.975  ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; 0.975  ; 0.975  ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.814 ; -0.814 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.961 ; -1.961 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.955 ; -0.955 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.935 ; -0.935 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.814 ; -0.814 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393  ; 4.393  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.931  ; 3.931  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.576  ; 3.576  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.555  ; 3.555  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.755  ; 3.755  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.323  ; 3.323  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.141  ; 3.141  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.890  ; 2.890  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.966  ; 2.966  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.276  ; 3.276  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393  ; 4.393  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.092 ; -1.092 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.239 ; -2.239 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.233 ; -1.233 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.213 ; -1.213 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.092 ; -1.092 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.115  ; 4.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.653  ; 3.653  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.298  ; 3.298  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.277  ; 3.277  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.477  ; 3.477  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.045  ; 3.045  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.863  ; 2.863  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.612  ; 2.612  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.688  ; 2.688  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.998  ; 2.998  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.115  ; 4.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                            ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 18.555 ; 18.555 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 17.092 ; 17.092 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 16.405 ; 16.405 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 16.580 ; 16.580 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 17.182 ; 17.182 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 17.087 ; 17.087 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 17.540 ; 17.540 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 17.833 ; 17.833 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 17.451 ; 17.451 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 17.503 ; 17.503 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 17.732 ; 17.732 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 17.843 ; 17.843 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 18.170 ; 18.170 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 17.793 ; 17.793 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 17.832 ; 17.832 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 18.447 ; 18.447 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 18.555 ; 18.555 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 21.189 ; 21.189 ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 18.538 ; 18.538 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 18.984 ; 18.984 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 20.371 ; 20.371 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 19.155 ; 19.155 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 18.956 ; 18.956 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 19.316 ; 19.316 ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 18.356 ; 18.356 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 19.729 ; 19.729 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 19.359 ; 19.359 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 19.958 ; 19.958 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 19.912 ; 19.912 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 20.288 ; 20.288 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 19.320 ; 19.320 ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 21.189 ; 21.189 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 19.825 ; 19.825 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 19.109 ; 19.109 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 6.087  ; 6.087  ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 6.078  ; 6.078  ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 6.094  ; 6.094  ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 6.062  ; 6.062  ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 6.081  ; 6.081  ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 6.089  ; 6.089  ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 5.520  ; 5.520  ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 6.098  ; 6.098  ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 5.514  ; 5.514  ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 6.088  ; 6.088  ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 5.500  ; 5.500  ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 6.092  ; 6.092  ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 5.545  ; 5.545  ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 6.080  ; 6.080  ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 5.482  ; 5.482  ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 5.487  ; 5.487  ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 6.080  ; 6.080  ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 13.053 ; 13.053 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 11.541 ; 11.541 ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 6.097  ; 6.097  ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 6.058  ; 6.058  ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 6.097  ; 6.097  ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 6.059  ; 6.059  ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 13.083 ; 13.083 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 13.083 ; 13.083 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 12.057 ; 12.057 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 12.064 ; 12.064 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 12.385 ; 12.385 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 11.823 ; 11.823 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 12.210 ; 12.210 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 12.274 ; 12.274 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 11.863 ; 11.863 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 12.363 ; 12.363 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 12.702 ; 12.702 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 12.062 ; 12.062 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 11.946 ; 11.946 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 12.395 ; 12.395 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 12.644 ; 12.644 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 11.729 ; 11.729 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 11.489 ; 11.489 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 11.593 ; 11.593 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 11.543 ; 11.543 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 12.115 ; 12.115 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 11.673 ; 11.673 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 12.851 ; 12.851 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 12.331 ; 12.331 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 12.577 ; 12.577 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 12.270 ; 12.270 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 12.978 ; 12.978 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 13.047 ; 13.047 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 12.017 ; 12.017 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 12.124 ; 12.124 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 11.864 ; 11.864 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 11.583 ; 11.583 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 11.583 ; 11.583 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 11.503 ; 11.503 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.284 ; 14.284 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.772 ; 13.772 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.374 ; 14.374 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.279 ; 14.279 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.732 ; 14.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.025 ; 15.025 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.643 ; 14.643 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.695 ; 14.695 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.924 ; 14.924 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.035 ; 15.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.362 ; 15.362 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.985 ; 14.985 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.024 ; 15.024 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.639 ; 15.639 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.730 ; 15.730 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.176 ; 16.176 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.563 ; 17.563 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.347 ; 16.347 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.148 ; 16.148 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.508 ; 16.508 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.548 ; 15.548 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.921 ; 16.921 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.551 ; 16.551 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.150 ; 17.150 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.104 ; 17.104 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.480 ; 17.480 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.512 ; 16.512 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.017 ; 17.017 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.301 ; 16.301 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.779  ; 9.779  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.749  ; 9.749  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.779  ; 9.779  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.773  ; 9.773  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.773  ; 9.773  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.754  ; 9.754  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.754  ; 9.754  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.760  ; 9.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.777  ; 9.777  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.790  ; 9.790  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.769  ; 9.769  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.753  ; 9.753  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.780  ; 9.780  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.790  ; 9.790  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.794  ; 9.794  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.793  ; 9.793  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.794  ; 9.794  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.788  ; 9.788  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.788  ; 9.788  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.760  ; 9.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.350 ; 10.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.759  ; 9.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.770  ; 9.770  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.770  ; 9.770  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.759  ; 9.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.789  ; 9.789  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.331 ; 10.331 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.798  ; 9.798  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.318 ; 10.318 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.350 ; 10.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.348 ; 10.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.348 ; 10.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.340 ; 10.340 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.923  ; 9.645  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.953  ; 9.832  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.953  ; 9.675  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.010  ; 9.165  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.138  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.448  ; 8.448  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.194  ; 9.407  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.832  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.020  ; 9.175  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.360  ; 9.360  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.283  ; 9.283  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.296  ; 8.296  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.503  ; 8.503  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.050  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.750  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.292  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.507  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.836  ; 7.649  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.023  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.463  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.284 ; 14.284 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.772 ; 13.772 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.374 ; 14.374 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.279 ; 14.279 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.732 ; 14.732 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.025 ; 15.025 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.643 ; 14.643 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.695 ; 14.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.924 ; 14.924 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.035 ; 15.035 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.362 ; 15.362 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.985 ; 14.985 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.024 ; 15.024 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.639 ; 15.639 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.730 ; 15.730 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.176 ; 16.176 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.563 ; 17.563 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.347 ; 16.347 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.148 ; 16.148 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.508 ; 16.508 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.548 ; 15.548 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.921 ; 16.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.551 ; 16.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.150 ; 17.150 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.104 ; 17.104 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.480 ; 17.480 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.512 ; 16.512 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.017 ; 17.017 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.301 ; 16.301 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.501  ; 9.501  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.471  ; 9.471  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.501  ; 9.501  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.495  ; 9.495  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.495  ; 9.495  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.476  ; 9.476  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.476  ; 9.476  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.482  ; 9.482  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.499  ; 9.499  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.512  ; 9.512  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.491  ; 9.491  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.475  ; 9.475  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.502  ; 9.502  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.512  ; 9.512  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.516  ; 9.516  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.515  ; 9.515  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.516  ; 9.516  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.510  ; 9.510  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.510  ; 9.510  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.482  ; 9.482  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.072 ; 10.072 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.481  ; 9.481  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.492  ; 9.492  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.492  ; 9.492  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.481  ; 9.481  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.511  ; 9.511  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.053 ; 10.053 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.520  ; 9.520  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.040 ; 10.040 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.072 ; 10.072 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.070 ; 10.070 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.070 ; 10.070 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.062 ; 10.062 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.645  ; 9.923  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.953  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.675  ; 9.953  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.165  ; 9.010  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.138  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.448  ; 8.448  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.407  ; 8.194  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.832  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.489  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.175  ; 9.020  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.360  ; 9.360  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.283  ; 9.283  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.296  ; 8.296  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.503  ; 8.503  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.050  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.750  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.292  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.507  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.649  ; 8.836  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.023  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.463  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                    ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 11.306 ; 11.306 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 12.950 ; 12.950 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 11.306 ; 11.306 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 11.748 ; 11.748 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 11.989 ; 11.989 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 11.733 ; 11.733 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 12.190 ; 12.190 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 12.394 ; 12.394 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 11.621 ; 11.621 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 11.321 ; 11.321 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 11.902 ; 11.902 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 12.013 ; 12.013 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 12.340 ; 12.340 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 11.963 ; 11.963 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 12.002 ; 12.002 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 12.293 ; 12.293 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 12.079 ; 12.079 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 9.791  ; 9.791  ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 11.933 ; 11.933 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 10.576 ; 10.576 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 12.077 ; 12.077 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 11.943 ; 11.943 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 10.847 ; 10.847 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 9.837  ; 9.837  ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 10.247 ; 10.247 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 11.399 ; 11.399 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 11.397 ; 11.397 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 10.822 ; 10.822 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 11.592 ; 11.592 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 10.773 ; 10.773 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 9.791  ; 9.791  ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 10.495 ; 10.495 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 10.162 ; 10.162 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 10.833 ; 10.833 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 6.087  ; 6.087  ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 6.078  ; 6.078  ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 6.094  ; 6.094  ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 6.062  ; 6.062  ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 6.081  ; 6.081  ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 6.089  ; 6.089  ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 5.520  ; 5.520  ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 5.500  ; 5.500  ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 6.098  ; 6.098  ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 5.514  ; 5.514  ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 6.088  ; 6.088  ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 5.500  ; 5.500  ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 6.092  ; 6.092  ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 5.545  ; 5.545  ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 5.482  ; 5.482  ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 5.482  ; 5.482  ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 5.487  ; 5.487  ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 6.080  ; 6.080  ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 12.000 ; 12.000 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 9.864  ; 9.864  ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 6.058  ; 6.058  ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 6.097  ; 6.097  ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 6.059  ; 6.059  ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 8.764  ; 8.764  ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 12.030 ; 12.030 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 10.380 ; 10.380 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 10.668 ; 10.668 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 10.657 ; 10.657 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 10.800 ; 10.800 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 11.068 ; 11.068 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 10.691 ; 10.691 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 10.844 ; 10.844 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 10.788 ; 10.788 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 11.260 ; 11.260 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 11.521 ; 11.521 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 10.367 ; 10.367 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 10.667 ; 10.667 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 10.731 ; 10.731 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 8.764  ; 8.764  ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 10.413 ; 10.413 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 10.943 ; 10.943 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 10.371 ; 10.371 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 10.676 ; 10.676 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 11.030 ; 11.030 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 12.309 ; 12.309 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 11.790 ; 11.790 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 11.735 ; 11.735 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 10.414 ; 10.414 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 11.307 ; 11.307 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 11.114 ; 11.114 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 10.283 ; 10.283 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 11.582 ; 11.582 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 11.864 ; 11.864 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 10.331 ; 10.331 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 10.933 ; 10.933 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 10.331 ; 10.331 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.091 ; 10.091 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.020 ; 12.020 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ; 11.029 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.091 ; 10.091 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.683 ; 10.683 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.599 ; 10.599 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.834 ; 10.834 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.473 ; 11.473 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.575 ; 10.575 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.637 ; 10.637 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.782 ; 10.782 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.112 ; 11.112 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.353 ; 11.353 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.902 ; 10.902 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.608 ; 10.608 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.397 ; 11.397 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.425 ; 11.425 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.594  ; 9.594  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.411 ; 11.411 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.303 ; 10.303 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.564 ; 10.564 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.154 ; 11.154 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.990  ; 9.990  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.182 ; 10.182 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.811  ; 9.811  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.916  ; 9.916  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.156 ; 11.156 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.755 ; 10.755 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.628  ; 9.628  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.853  ; 9.853  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.594  ; 9.594  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.842  ; 9.842  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.321 ; 10.321 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.295 ; 10.295 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.721  ; 8.721  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.721  ; 8.721  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.751  ; 8.751  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.745  ; 8.745  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.745  ; 8.745  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.747  ; 8.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.747  ; 8.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.747  ; 8.747  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.726  ; 8.726  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.757  ; 8.757  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.726  ; 8.726  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.726  ; 8.726  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.736  ; 8.736  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.746  ; 8.746  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.772  ; 8.772  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.772  ; 8.772  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.732  ; 8.732  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.732  ; 8.732  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.736  ; 8.736  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.776  ; 8.776  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.776  ; 8.776  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.759  ; 8.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.749  ; 8.749  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.762  ; 8.762  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.725  ; 8.725  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.746  ; 8.746  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.769  ; 8.769  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.769  ; 8.769  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.741  ; 8.741  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.725  ; 8.725  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.752  ; 8.752  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.762  ; 8.762  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.757  ; 8.757  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.757  ; 8.757  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.757  ; 8.757  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.757  ; 8.757  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.766  ; 8.766  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.782  ; 8.782  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.786  ; 8.786  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.786  ; 8.786  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.786  ; 8.786  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.732  ; 8.732  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.765  ; 8.765  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.746  ; 8.746  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.766  ; 8.766  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.782  ; 8.782  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.760  ; 8.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.772  ; 8.772  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.772  ; 8.772  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.760  ; 8.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.736  ; 8.736  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.732  ; 8.732  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.731  ; 8.731  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.731  ; 8.731  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.742  ; 8.742  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.742  ; 8.742  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.731  ; 8.731  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.736  ; 8.736  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.761  ; 8.761  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.303  ; 9.303  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.770  ; 8.770  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.290  ; 9.290  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.736  ; 8.736  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.322  ; 9.322  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.320  ; 9.320  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.320  ; 9.320  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.759  ; 8.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.312  ; 9.312  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.759  ; 8.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.895  ; 9.562  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.925  ; 9.592  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.693  ; 8.693  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.138  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.264  ; 8.264  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.194  ; 8.194  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.027  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.703  ; 8.703  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.837  ; 8.259  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.765  ; 8.445  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.478  ; 8.296  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.503  ; 8.323  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.050  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.750  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.292  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.507  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 8.748  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.649  ; 7.649  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.023  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.283  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.283  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.091 ; 10.091 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.020 ; 12.020 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ; 11.029 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.091 ; 10.091 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.683 ; 10.683 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.599 ; 10.599 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.834 ; 10.834 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.473 ; 11.473 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.575 ; 10.575 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.637 ; 10.637 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.782 ; 10.782 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.112 ; 11.112 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.353 ; 11.353 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.902 ; 10.902 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.608 ; 10.608 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.397 ; 11.397 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.425 ; 11.425 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.594  ; 9.594  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.411 ; 11.411 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.303 ; 10.303 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.564 ; 10.564 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.154 ; 11.154 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.990  ; 9.990  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.182 ; 10.182 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.811  ; 9.811  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.916  ; 9.916  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.156 ; 11.156 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.755 ; 10.755 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.628  ; 9.628  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.853  ; 9.853  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.594  ; 9.594  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.842  ; 9.842  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.321 ; 10.321 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.295 ; 10.295 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ; 9.388  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.388  ; 9.388  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.418  ; 9.418  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.412  ; 9.412  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.412  ; 9.412  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.414  ; 9.414  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.414  ; 9.414  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.414  ; 9.414  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.393  ; 9.393  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.424  ; 9.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.393  ; 9.393  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.393  ; 9.393  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.403  ; 9.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.413  ; 9.413  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ; 9.439  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ; 9.439  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.399  ; 9.399  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.399  ; 9.399  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.403  ; 9.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.443  ; 9.443  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.443  ; 9.443  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.426  ; 9.426  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.416  ; 9.416  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.429  ; 9.429  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.392  ; 9.392  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.413  ; 9.413  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.436  ; 9.436  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.436  ; 9.436  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.408  ; 9.408  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.392  ; 9.392  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.419  ; 9.419  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.429  ; 9.429  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.424  ; 9.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.424  ; 9.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.424  ; 9.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.424  ; 9.424  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.433  ; 9.433  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.453  ; 9.453  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.453  ; 9.453  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.453  ; 9.453  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.399  ; 9.399  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.432  ; 9.432  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.413  ; 9.413  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.433  ; 9.433  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.427  ; 9.427  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ; 9.439  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ; 9.439  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.427  ; 9.427  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.403  ; 9.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.399  ; 9.399  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.398  ; 9.398  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.398  ; 9.398  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.409  ; 9.409  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.409  ; 9.409  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.398  ; 9.398  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.403  ; 9.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.428  ; 9.428  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.970  ; 9.970  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.437  ; 9.437  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.957  ; 9.957  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.403  ; 9.403  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.989  ; 9.989  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.987  ; 9.987  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.987  ; 9.987  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.426  ; 9.426  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.979  ; 9.979  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.426  ; 9.426  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.562  ; 8.895  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.592  ; 8.925  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.693  ; 8.693  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.138  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.264  ; 8.264  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.194  ; 8.194  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.027  ; 9.832  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.489  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.703  ; 8.703  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.259  ; 8.837  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.445  ; 7.765  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.296  ; 7.478  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.323  ; 8.503  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.050  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.750  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.292  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.507  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.748  ; 9.449  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.649  ; 7.649  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.023  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.283  ; 8.463  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.283  ; 8.463  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                       ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise   ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 13.922 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 14.485 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 15.566 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 15.305 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 14.485 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 14.657 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 15.576 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 13.922 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 13.968 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 14.249 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 14.632 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 13.932 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 13.932 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 14.647 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 14.249 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 13.922 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 14.622 ;      ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.346 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.085 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.437 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.356 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.748 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.412 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.427 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.402 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.346 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.085 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.437 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.356 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.748 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.412 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.427 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.402 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise   ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 11.618 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 12.181 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 13.262 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 13.001 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 12.181 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 12.353 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 13.272 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 11.618 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 11.664 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 11.945 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 12.328 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 11.628 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 11.628 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 12.343 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 11.945 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 11.618 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 12.318 ;      ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.083 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.822 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.174 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.093 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.485  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.149 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.164 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.139 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.083 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.822 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.174 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.093 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.485  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.149 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.164 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439  ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.139 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+--------+------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 13.922    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 14.485    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 15.566    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 15.305    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 14.485    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 14.657    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 15.576    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 13.922    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 13.968    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 14.249    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 14.632    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 13.932    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 13.932    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 14.647    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 14.249    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 13.922    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 14.622    ;           ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.346    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.085    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.437    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.356    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.748    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.412    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.427    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.402    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.346    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.085    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.265    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.437    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 12.356    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.748    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.412    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.712    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.427    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.029    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.702    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.402    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 11.618    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 12.181    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 13.262    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 13.001    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 12.181    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 12.353    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 13.272    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 11.618    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 11.664    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 11.945    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 12.328    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 11.628    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 11.628    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 12.343    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 11.945    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 11.618    ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 12.318    ;           ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.083    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.822    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.174    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.093    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.485     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.149    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.164    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.139    ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.083    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.822    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.002    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.174    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 11.093    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.485     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.149    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.164    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.766     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.439     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.139    ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                               ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; CLOCK                                                         ; -4.530 ; -1007.386     ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.216 ; -121.335      ;
; CLOCK_50                                                      ; -0.477 ; -1.728        ;
+---------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.173 ; -158.693      ;
; CLOCK_50                                                      ; -1.721 ; -1.721        ;
; CLOCK                                                         ; -1.685 ; -12.820       ;
+---------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                 ;
+---------------------------------------------------------------+--------+---------------+
; Clock                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------+--------+---------------+
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -2.243 ; -556.188      ;
; CLOCK                                                         ; -1.880 ; -296.080      ;
; CLOCK_50                                                      ; -1.380 ; -10.380       ;
+---------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.530 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.886      ;
; -4.523 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.879      ;
; -4.511 ; Register:ir|out[8]~_Duplicate_1                               ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.146     ; 5.330      ;
; -4.499 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.855      ;
; -4.498 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.274      ; 5.737      ;
; -4.493 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.949      ;
; -4.492 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.848      ;
; -4.486 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.942      ;
; -4.481 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.938      ;
; -4.475 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.286      ; 5.726      ;
; -4.468 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.928      ;
; -4.467 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.274      ; 5.706      ;
; -4.466 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.386      ; 5.814      ;
; -4.464 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.281      ; 5.710      ;
; -4.463 ; Register:ir|out[8]~_Duplicate_1                               ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 5.387      ;
; -4.462 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.918      ;
; -4.460 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.499      ; 5.958      ;
; -4.460 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.816      ;
; -4.459 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.386      ; 5.807      ;
; -4.458 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.718      ;
; -4.456 ; Register:ir|out[8]~_Duplicate_1                               ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.038     ; 5.380      ;
; -4.455 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.911      ;
; -4.453 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; 0.394      ; 5.809      ;
; -4.450 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.710      ;
; -4.450 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.907      ;
; -4.447 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.434      ; 5.913      ;
; -4.444 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.286      ; 5.695      ;
; -4.437 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.897      ;
; -4.436 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.435      ; 5.903      ;
; -4.434 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.266      ; 5.665      ;
; -4.433 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.281      ; 5.679      ;
; -4.431 ; Register:ir|out[8]~_Duplicate_1                               ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.158     ; 5.238      ;
; -4.429 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.288      ; 5.682      ;
; -4.429 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.416      ; 5.877      ;
; -4.429 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.499      ; 5.927      ;
; -4.428 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:pc|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.274      ; 5.667      ;
; -4.427 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.687      ;
; -4.426 ; Register:ir|out[8]~_Duplicate_1                               ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 5.450      ;
; -4.423 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[3].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.879      ;
; -4.422 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.416      ; 5.870      ;
; -4.419 ; Register:ir|out[8]~_Duplicate_1                               ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; -0.008     ; 5.443      ;
; -4.419 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.679      ;
; -4.417 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.417      ; 5.866      ;
; -4.416 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.424      ; 5.872      ;
; -4.416 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.434      ; 5.882      ;
; -4.414 ; Register:ir|out[8]~_Duplicate_1                               ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; -0.007     ; 5.439      ;
; -4.411 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[5].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.868      ;
; -4.411 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.278      ; 5.654      ;
; -4.405 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.286      ; 5.656      ;
; -4.405 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.435      ; 5.872      ;
; -4.404 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.420      ; 5.856      ;
; -4.401 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.858      ;
; -4.401 ; Register:ir|out[8]~_Duplicate_1                               ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 5.429      ;
; -4.400 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.857      ;
; -4.400 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.273      ; 5.638      ;
; -4.399 ; RegFile:REG|Register:create_regs[1].r|out[1]                  ; Register:mdr|out[2]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.149     ; 5.215      ;
; -4.398 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[7].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.858      ;
; -4.398 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.288      ; 5.651      ;
; -4.397 ; Register:ir|out[8]~_Duplicate_1                               ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.151     ; 5.211      ;
; -4.396 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.491      ; 5.886      ;
; -4.394 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:ir|out[13]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.281      ; 5.640      ;
; -4.394 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.287      ; 5.646      ;
; -4.393 ; Register:ir|out[8]~_Duplicate_1                               ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.067      ; 5.459      ;
; -4.391 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.851      ;
; -4.391 ; Register:ir|out[8]~_Duplicate_1                               ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.137     ; 5.219      ;
; -4.390 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.850      ;
; -4.390 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; CLOCK        ; CLOCK       ; 1.000        ; 0.499      ; 5.888      ;
; -4.388 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:pc|out[10]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.648      ;
; -4.386 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.287      ; 5.638      ;
; -4.383 ; Register:ir|out[8]~_Duplicate_1                               ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; -0.137     ; 5.211      ;
; -4.383 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.426      ; 5.841      ;
; -4.381 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.841      ;
; -4.380 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:ir|out[14]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.640      ;
; -4.380 ; Register:ir|out[8]~_Duplicate_1                               ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.002      ; 5.414      ;
; -4.377 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; RegFile:REG|Register:create_regs[4].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.434      ; 5.843      ;
; -4.373 ; Register:ir|out[8]~_Duplicate_1                               ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLOCK        ; CLOCK       ; 1.000        ; 0.067      ; 5.439      ;
; -4.372 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.427      ; 5.831      ;
; -4.370 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.827      ;
; -4.369 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[9]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.279      ; 5.613      ;
; -4.369 ; Register:ir|out[8]~_Duplicate_1                               ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 5.404      ;
; -4.369 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.425      ; 5.826      ;
; -4.366 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:ir|out[7]~_Duplicate_1                                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.435      ; 5.833      ;
; -4.365 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.280      ; 5.610      ;
; -4.362 ; Register:ir|out[8]~_Duplicate_1                               ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; -0.144     ; 5.183      ;
; -4.360 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[1].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.820      ;
; -4.359 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Register:mar|out[11]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.288      ; 5.612      ;
; -4.359 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[2].r|out[6]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.819      ;
; -4.358 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mar|out[14]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.395      ; 5.715      ;
; -4.356 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[15]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.274      ; 5.595      ;
; -4.356 ; RegFile:REG|Register:create_regs[1].r|out[2]                  ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.277      ;
; -4.356 ; Register:ir|out[10]~_Duplicate_1                              ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.277      ;
; -4.351 ; RegFile:REG|Register:create_regs[1].r|out[1]                  ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.272      ;
; -4.350 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; RegFile:REG|Register:create_regs[6].r|out[7]                                                                                           ; CLOCK        ; CLOCK       ; 1.000        ; 0.428      ; 5.810      ;
; -4.349 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[6]                                                                                                                    ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.609      ;
; -4.349 ; RegFile:REG|Register:create_regs[1].r|out[2]                  ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.270      ;
; -4.349 ; Register:ir|out[10]~_Duplicate_1                              ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.270      ;
; -4.348 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; CLOCK        ; CLOCK       ; 1.000        ; 0.499      ; 5.846      ;
; -4.348 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:pc|out[6]                                                                                                                     ; CLOCK        ; CLOCK       ; 1.000        ; 0.295      ; 5.608      ;
; -4.346 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Register:mdr|out[14]                                                                                                                   ; CLOCK        ; CLOCK       ; 1.000        ; 0.384      ; 5.692      ;
; -4.344 ; RegFile:REG|Register:create_regs[1].r|out[1]                  ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ; CLOCK        ; CLOCK       ; 1.000        ; -0.041     ; 5.265      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                              ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.216 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.277     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -2.084 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; -0.145     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.820 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.000        ; -0.381     ; 2.438      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.709 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[7]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.309      ; 3.483      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.690 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[2]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.466      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.656 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[0]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.420      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.641 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[1]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.311      ; 3.417      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.633 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[3]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.299      ; 3.397      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.614 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ; MemoryController:mc|data_out[6]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.384      ; 3.460      ;
; -1.548 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ; MemoryController:mc|data_out[9]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.295      ; 3.308      ;
; -1.548 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ; MemoryController:mc|data_out[9]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.295      ; 3.308      ;
; -1.548 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ; MemoryController:mc|data_out[9]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.295      ; 3.308      ;
; -1.548 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ; MemoryController:mc|data_out[9]                                                                                                        ; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.500        ; 1.295      ; 3.308      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                           ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.477 ; counter[1] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.509      ;
; -0.470 ; counter[1] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.502      ;
; -0.448 ; counter[1] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.480      ;
; -0.447 ; counter[0] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.479      ;
; -0.440 ; counter[0] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.472      ;
; -0.418 ; counter[0] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.450      ;
; -0.374 ; counter[2] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.406      ;
; -0.367 ; counter[2] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.399      ;
; -0.345 ; counter[2] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.377      ;
; -0.333 ; counter[1] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.365      ;
; -0.325 ; counter[4] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.357      ;
; -0.318 ; counter[4] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.350      ;
; -0.303 ; counter[0] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.335      ;
; -0.288 ; counter[3] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.320      ;
; -0.281 ; counter[3] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.313      ;
; -0.230 ; counter[2] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.262      ;
; -0.204 ; counter[4] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.236      ;
; -0.187 ; counter[5] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.219      ;
; -0.181 ; counter[4] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.213      ;
; -0.180 ; counter[5] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.212      ;
; -0.167 ; counter[3] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.199      ;
; -0.152 ; counter[6] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.184      ;
; -0.145 ; counter[6] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.177      ;
; -0.144 ; counter[3] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.176      ;
; -0.066 ; counter[5] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.098      ;
; -0.031 ; counter[6] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.063      ;
; 0.033  ; counter[7] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.999      ;
; 0.035  ; counter[5] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.997      ;
; 0.040  ; counter[7] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.992      ;
; 0.070  ; counter[6] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.962      ;
; 0.072  ; counter[1] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.960      ;
; 0.102  ; counter[0] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.930      ;
; 0.154  ; counter[7] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.878      ;
; 0.175  ; counter[2] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.857      ;
; 0.177  ; counter[1] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.855      ;
; 0.207  ; counter[0] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.825      ;
; 0.212  ; counter[1] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.820      ;
; 0.224  ; counter[4] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.808      ;
; 0.242  ; counter[0] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.790      ;
; 0.255  ; counter[7] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.777      ;
; 0.261  ; counter[3] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.771      ;
; 0.280  ; counter[2] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.752      ;
; 0.315  ; counter[2] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.717      ;
; 0.343  ; counter[5] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.689      ;
; 0.366  ; counter[3] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.666      ;
; 0.371  ; counter[0] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.661      ;
; 0.378  ; counter[6] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.654      ;
; 0.434  ; counter[4] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.598      ;
; 0.444  ; counter[1] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.588      ;
; 0.506  ; counter[3] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.526      ;
; 0.511  ; counter[0] ; counter[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.521      ;
; 0.563  ; counter[7] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.469      ;
; 2.101  ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 0.500        ; 1.795      ; 0.367      ;
; 2.601  ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 1.000        ; 1.795      ; 0.367      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; -2.173 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.441      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.093 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.265      ; 1.465      ;
; -2.069 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.441      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.989 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.161      ; 1.465      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.335      ; 1.662      ;
; -1.952 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.333      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.231      ; 1.662      ;
; -1.848 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.229      ; 1.660      ;
; -1.678 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.203      ; 1.729      ;
; -1.678 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.203      ; 1.729      ;
; -1.673 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.335      ; 1.441      ;
; -1.641 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.249      ; 1.901      ;
; -1.597 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.271      ; 1.967      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[13]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[15]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.593 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.265      ; 1.465      ;
; -1.576 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[8]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.202      ; 1.830      ;
; -1.576 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[12]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.202      ; 1.830      ;
; -1.574 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.129      ; 1.747      ;
; -1.574 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[10]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.099      ; 1.729      ;
; -1.574 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[14]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.099      ; 1.729      ;
; -1.569 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.231      ; 1.441      ;
; -1.560 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.261      ; 1.994      ;
; -1.537 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]~_Duplicate_1                                                                                          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.145      ; 1.901      ;
; -1.513 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[4]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.256      ; 2.036      ;
; -1.513 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[9]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.256      ; 2.036      ;
; -1.512 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[11]                                                                                                       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.211      ; 1.903      ;
; -1.508 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[0]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.119      ; 1.803      ;
; -1.508 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.119      ; 1.803      ;
; -1.508 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[5]                                                                                                        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.119      ; 1.803      ;
; -1.493 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[7]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 0.000        ; 3.167      ; 1.967      ;
; -1.489 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[3]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.161      ; 1.465      ;
; -1.489 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[1]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.161      ; 1.465      ;
; -1.489 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; MemoryController:mc|data_out[2]~_Duplicate_1                                                                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.500       ; 3.161      ; 1.465      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -1.721 ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; 0.000        ; 1.795      ; 0.367      ;
; -1.221 ; CLOCK      ; CLOCK      ; CLOCK        ; CLOCK_50    ; -0.500       ; 1.795      ; 0.367      ;
; 0.317  ; counter[7] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.469      ;
; 0.369  ; counter[0] ; counter[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374  ; counter[3] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.436  ; counter[1] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.446  ; counter[4] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.598      ;
; 0.502  ; counter[6] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.509  ; counter[0] ; counter[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.514  ; counter[3] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.537  ; counter[5] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.565  ; counter[2] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.600  ; counter[2] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
; 0.619  ; counter[3] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.625  ; counter[7] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.777      ;
; 0.638  ; counter[0] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.656  ; counter[4] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.664  ; counter[2] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.665  ; counter[6] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.668  ; counter[1] ; counter[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.673  ; counter[0] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.677  ; counter[5] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.829      ;
; 0.703  ; counter[1] ; counter[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.855      ;
; 0.705  ; counter[2] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.723  ; counter[6] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.875      ;
; 0.726  ; counter[7] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.878      ;
; 0.777  ; counter[1] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
; 0.778  ; counter[0] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.781  ; counter[1] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.781  ; counter[1] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.794  ; counter[2] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.946      ;
; 0.798  ; counter[2] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.950      ;
; 0.803  ; counter[5] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.955      ;
; 0.808  ; counter[1] ; counter[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.960      ;
; 0.837  ; counter[6] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.989      ;
; 0.837  ; counter[0] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.989      ;
; 0.840  ; counter[7] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.992      ;
; 0.841  ; counter[4] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.993      ;
; 0.844  ; counter[6] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.996      ;
; 0.847  ; counter[7] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.999      ;
; 0.850  ; counter[0] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.854  ; counter[0] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.006      ;
; 0.861  ; counter[5] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.013      ;
; 0.862  ; counter[3] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.014      ;
; 0.885  ; counter[3] ; counter[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.037      ;
; 0.896  ; counter[1] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.048      ;
; 0.899  ; counter[4] ; counter[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.051      ;
; 0.913  ; counter[2] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.919  ; counter[3] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.926  ; counter[4] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.943  ; counter[3] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.969  ; counter[0] ; CLOCK      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.121      ;
; 0.975  ; counter[5] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 1.040  ; counter[4] ; counter[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.192      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.685 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 3.719      ; 2.238      ;
; -1.525 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 3.719      ; 2.398      ;
; -1.447 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 3.712      ; 2.469      ;
; -1.328 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 3.712      ; 2.588      ;
; -1.185 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 3.719      ; 2.238      ;
; -1.025 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 3.719      ; 2.398      ;
; -0.947 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 3.712      ; 2.469      ;
; -0.941 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 3.659      ; 2.922      ;
; -0.828 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 3.712      ; 2.588      ;
; -0.647 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 1.941      ;
; -0.569 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 1.350      ;
; -0.569 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[2]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 1.350      ;
; -0.567 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[9]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 1.352      ;
; -0.567 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[0]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 1.352      ;
; -0.566 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[7]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 1.353      ;
; -0.559 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.029      ;
; -0.524 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.064      ;
; -0.496 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.102      ; 1.669      ;
; -0.490 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.091      ;
; -0.459 ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.122      ;
; -0.457 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.131      ;
; -0.441 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[2]              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 3.659      ; 2.922      ;
; -0.432 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.102      ; 1.733      ;
; -0.374 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.102      ; 1.791      ;
; -0.363 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.225      ;
; -0.340 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.102      ; 1.825      ;
; -0.333 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[3]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.624      ; 1.584      ;
; -0.328 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.095      ; 1.830      ;
; -0.306 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.617      ; 1.604      ;
; -0.306 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.617      ; 1.604      ;
; -0.299 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.095      ; 1.859      ;
; -0.279 ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.517      ; 2.301      ;
; -0.264 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[10]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.641      ;
; -0.263 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[8]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.642      ;
; -0.262 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[13]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.643      ;
; -0.261 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[11]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.644      ;
; -0.258 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.095      ; 1.900      ;
; -0.247 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.636      ; 1.682      ;
; -0.238 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.095      ; 1.920      ;
; -0.237 ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.344      ;
; -0.203 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[6]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.627      ; 1.717      ;
; -0.161 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[12]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.613      ; 1.745      ;
; -0.150 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.093      ; 2.006      ;
; -0.149 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[15]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.613      ; 1.757      ;
; -0.149 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[14]~_Duplicate_1                             ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.613      ; 1.757      ;
; -0.111 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.618      ; 1.800      ;
; -0.103 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.091      ; 2.051      ;
; -0.072 ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.516      ;
; -0.072 ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.509      ;
; -0.069 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[4]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.626      ; 1.350      ;
; -0.069 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[2]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.626      ; 1.350      ;
; -0.067 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[9]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.626      ; 1.352      ;
; -0.067 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[0]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.626      ; 1.352      ;
; -0.066 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[7]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.626      ; 1.353      ;
; -0.061 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.093      ; 2.095      ;
; -0.041 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[5]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.613      ; 1.865      ;
; -0.009 ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.091      ; 2.145      ;
; 0.012  ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.593      ;
; 0.013  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[6]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.647      ; 1.953      ;
; 0.015  ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.086      ; 2.164      ;
; 0.016  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[1]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.628      ; 1.937      ;
; 0.026  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[9]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.931      ;
; 0.026  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.931      ;
; 0.026  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.621      ; 1.940      ;
; 0.034  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 1.939      ;
; 0.040  ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.086      ; 2.189      ;
; 0.042  ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.623      ;
; 0.043  ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.042      ; 2.148      ;
; 0.052  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.510      ; 2.625      ;
; 0.059  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.517      ; 2.639      ;
; 0.078  ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.084      ; 2.225      ;
; 0.085  ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.666      ;
; 0.093  ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[4]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.681      ;
; 0.095  ; Register:ir|out[14]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.084      ; 2.242      ;
; 0.095  ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[1]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.510      ; 2.668      ;
; 0.110  ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.042      ; 2.215      ;
; 0.114  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[4]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 2.019      ;
; 0.115  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[5]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.518      ; 2.696      ;
; 0.115  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 2.020      ;
; 0.129  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[7]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.619      ; 2.041      ;
; 0.135  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[3]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.054      ;
; 0.135  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[4]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.054      ;
; 0.135  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[5]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.054      ;
; 0.135  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[2]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.054      ;
; 0.141  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[4]                                           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.586      ; 1.931      ;
; 0.145  ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[3]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.525      ; 2.733      ;
; 0.149  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[8]~_Duplicate_1                               ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.068      ;
; 0.149  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[12]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.626      ; 2.068      ;
; 0.150  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.628      ; 2.071      ;
; 0.151  ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1           ; Microcontroller:control|Register:stateReg|out[2]              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 2.038      ; 2.252      ;
; 0.167  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mdr|out[3]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.624      ; 1.584      ;
; 0.174  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[2]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.627      ; 2.094      ;
; 0.177  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:mar|out[3]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.642      ; 2.112      ;
; 0.194  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[15]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.617      ; 1.604      ;
; 0.194  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:ir|out[13]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; -0.500       ; 1.617      ; 1.604      ;
; 0.207  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Register:pc|out[11]~_Duplicate_1                              ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK       ; 0.000        ; 1.612      ; 2.112      ;
; 0.215  ; Register:pc|out[4]~_Duplicate_1                               ; Register:pc|out[4]~_Duplicate_1                               ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Register:pc|out[6]~_Duplicate_1                               ; Register:pc|out[6]~_Duplicate_1                               ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Register:mdr|out[6]~_Duplicate_1                              ; Register:mdr|out[6]~_Duplicate_1                              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Register:mdr|out[3]~_Duplicate_1                              ; Register:mdr|out[3]~_Duplicate_1                              ; CLOCK                                                         ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg1  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg10 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg11 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg12 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg13 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg14 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg15 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg2  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg3  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg4  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg5  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg6  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg7  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg8  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg9  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_we_reg       ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a10~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a11~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a12~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a13~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a14~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a15~portb_memory_reg0 ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a1~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a2~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a3~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a4~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a5~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a6~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a7~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a8~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -2.243 ; 0.137        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a9~portb_memory_reg0  ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg4 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg5 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg6 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_address_reg7 ;
; -1.903 ; 0.477        ; 2.380          ; High Pulse Width ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
; -1.903 ; 0.477        ; 2.380          ; Low Pulse Width  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Fall       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~portb_datain_reg0  ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLOCK ; Rise       ; MemoryController:mc|altsyncram:memory_rtl_0|altsyncram_qme1:auto_generated|altsyncram_t9i1:altsyncram1|ram_block2a0~porta_address_reg7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[0]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[1]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]                                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; ConditionCode:cc|Register:ccReg|out[2]~_Duplicate_1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[1]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[2]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[3]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[4]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; Microcontroller:control|Register:stateReg|out[5]~_Duplicate_1                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[1]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[2]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[3]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[4]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[5]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[6]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[7]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[8]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[0].r|out[9]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[13]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[14]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[15]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; RegFile:REG|Register:create_regs[1].r|out[1]                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter[7]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; 5.001  ; 5.001  ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; 5.001  ; 5.001  ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.780  ; 2.780  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.780  ; 2.780  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.289  ; 2.289  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.274  ; 2.274  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.217  ; 2.217  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.259 ; -0.259 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.424 ; -0.424 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.299 ; -0.299 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.259 ; -0.259 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.313 ; -0.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.819 ; -0.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.774 ; -0.774 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.628 ; -0.628 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.712 ; -0.712 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.854 ; -0.854 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.298 ; -1.298 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.544  ; 2.544  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.544  ; 2.544  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.053  ; 2.053  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.038  ; 2.038  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.981  ; 1.981  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.495 ; -0.495 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.660 ; -0.660 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.535 ; -0.535 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.495 ; -0.495 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.549 ; -0.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.055 ; -1.055 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.010 ; -1.010 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.864 ; -0.864 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.948 ; -0.948 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.090 ; -1.090 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.534 ; -1.534 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; -0.354 ; -0.354 ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; -0.354 ; -0.354 ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.732 ; -0.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.286 ; -1.286 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.802 ; -0.802 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.787 ; -0.787 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.732 ; -0.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.154  ; 2.154  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.918  ; 1.918  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.786  ; 1.786  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.746  ; 1.746  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.798  ; 1.798  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.670  ; 1.670  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.631  ; 1.631  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.464  ; 1.464  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.543  ; 1.543  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.691  ; 1.691  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.154  ; 2.154  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.836 ; -0.836 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.390 ; -1.390 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.906 ; -0.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.891 ; -0.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.836 ; -0.836 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.050  ; 2.050  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.814  ; 1.814  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.682  ; 1.682  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.642  ; 1.642  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.694  ; 1.694  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.566  ; 1.566  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.527  ; 1.527  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.360  ; 1.360  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.439  ; 1.439  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 1.587  ; 1.587  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.050  ; 2.050  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                          ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 7.786 ; 7.786 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 7.224 ; 7.224 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 6.886 ; 6.886 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 6.967 ; 6.967 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 7.174 ; 7.174 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 7.163 ; 7.163 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 7.360 ; 7.360 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 7.442 ; 7.442 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 7.228 ; 7.228 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 7.413 ; 7.413 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 7.423 ; 7.423 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 7.479 ; 7.479 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 7.589 ; 7.589 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 7.495 ; 7.495 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 7.500 ; 7.500 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 7.681 ; 7.681 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 7.786 ; 7.786 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 8.711 ; 8.711 ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 7.647 ; 7.647 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 7.847 ; 7.847 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 8.359 ; 8.359 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 7.901 ; 7.901 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 7.831 ; 7.831 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 7.950 ; 7.950 ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 7.648 ; 7.648 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 8.165 ; 8.165 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 8.056 ; 8.056 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 8.185 ; 8.185 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 8.264 ; 8.264 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 8.339 ; 8.339 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 7.960 ; 7.960 ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 8.711 ; 8.711 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 8.205 ; 8.205 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 7.910 ; 7.910 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 3.355 ; 3.355 ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 3.362 ; 3.362 ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 3.331 ; 3.331 ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 3.349 ; 3.349 ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 3.356 ; 3.356 ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 3.074 ; 3.074 ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 3.069 ; 3.069 ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 3.354 ; 3.354 ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 3.353 ; 3.353 ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 3.053 ; 3.053 ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 3.361 ; 3.361 ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 3.059 ; 3.059 ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 3.346 ; 3.346 ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 3.097 ; 3.097 ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 3.057 ; 3.057 ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 3.347 ; 3.347 ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 3.037 ; 3.037 ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 3.335 ; 3.335 ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 3.044 ; 3.044 ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 3.347 ; 3.347 ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 5.747 ; 5.747 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 5.276 ; 5.276 ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 3.336 ; 3.336 ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 3.324 ; 3.324 ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 3.325 ; 3.325 ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 5.777 ; 5.777 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 5.777 ; 5.777 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 5.440 ; 5.440 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 5.320 ; 5.320 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 5.455 ; 5.455 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 5.249 ; 5.249 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 5.431 ; 5.431 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 5.499 ; 5.499 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 5.290 ; 5.290 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 5.431 ; 5.431 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 5.585 ; 5.585 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 5.419 ; 5.419 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 5.351 ; 5.351 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 5.465 ; 5.465 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 5.563 ; 5.563 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 5.202 ; 5.202 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 5.211 ; 5.211 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 5.204 ; 5.204 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 5.237 ; 5.237 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 5.441 ; 5.441 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 5.225 ; 5.225 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 5.701 ; 5.701 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 5.518 ; 5.518 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 5.543 ; 5.543 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 5.478 ; 5.478 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 5.663 ; 5.663 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 5.760 ; 5.760 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 5.404 ; 5.404 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 5.394 ; 5.394 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 3.351 ; 3.351 ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 5.416 ; 5.416 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 5.197 ; 5.197 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 5.194 ; 5.194 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 5.197 ; 5.197 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.502 ; 6.502 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.883 ; 5.883 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.545 ; 5.545 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.632 ; 5.632 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.890 ; 5.890 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.879 ; 5.879 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.076 ; 6.076 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.158 ; 6.158 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.944 ; 5.944 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.129 ; 6.129 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.139 ; 6.139 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.195 ; 6.195 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.305 ; 6.305 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.211 ; 6.211 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.216 ; 6.216 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.397 ; 6.397 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.502 ; 6.502 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.427 ; 7.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.306 ; 6.306 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.506 ; 6.506 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.039 ; 7.039 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.617 ; 6.617 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.547 ; 6.547 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.666 ; 6.666 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.364 ; 6.364 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.881 ; 6.881 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.772 ; 6.772 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.901 ; 6.901 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.980 ; 6.980 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.055 ; 7.055 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.676 ; 6.676 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.427 ; 7.427 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.921 ; 6.921 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.626 ; 6.626 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.697 ; 4.697 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.667 ; 4.667 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.697 ; 4.697 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.692 ; 4.692 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.692 ; 4.692 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.696 ; 4.696 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.696 ; 4.696 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.696 ; 4.696 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.717 ; 4.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.706 ; 4.706 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.672 ; 4.672 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.672 ; 4.672 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.682 ; 4.682 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.692 ; 4.692 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.717 ; 4.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.717 ; 4.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.722 ; 4.722 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.677 ; 4.677 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.682 ; 4.682 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.722 ; 4.722 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.722 ; 4.722 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.705 ; 4.705 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.695 ; 4.695 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.707 ; 4.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.715 ; 4.715 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.692 ; 4.692 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.715 ; 4.715 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.715 ; 4.715 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.687 ; 4.687 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.672 ; 4.672 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.697 ; 4.697 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.707 ; 4.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.733 ; 4.733 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.707 ; 4.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.707 ; 4.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.707 ; 4.707 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.713 ; 4.713 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.728 ; 4.728 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.732 ; 4.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.733 ; 4.733 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.733 ; 4.733 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ; 4.727 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.711 ; 4.711 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.693 ; 4.693 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.712 ; 4.712 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ; 4.727 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.705 ; 4.705 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.717 ; 4.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.717 ; 4.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.705 ; 4.705 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.683 ; 4.683 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.678 ; 4.678 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.980 ; 4.980 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.676 ; 4.676 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.688 ; 4.688 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.688 ; 4.688 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.676 ; 4.676 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.682 ; 4.682 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.706 ; 4.706 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.961 ; 4.961 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.716 ; 4.716 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.949 ; 4.949 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.682 ; 4.682 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.980 ; 4.980 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.978 ; 4.978 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.979 ; 4.979 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.705 ; 4.705 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.970 ; 4.970 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.705 ; 4.705 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.336 ; 4.232 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.366 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.366 ; 4.262 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.983 ; 4.031 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.797 ; 3.797 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.701 ; 4.123 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.277 ; 4.277 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.442 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.993 ; 4.041 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.110 ; 4.110 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.063 ; 4.063 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.729 ; 3.729 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.884 ; 3.884 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.053 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.749 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.435 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.092 ; 4.092 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.936 ; 3.494 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.844 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.502 ; 6.502 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.883 ; 5.883 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.545 ; 5.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.632 ; 5.632 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.890 ; 5.890 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.879 ; 5.879 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.076 ; 6.076 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.158 ; 6.158 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.944 ; 5.944 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.129 ; 6.129 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.139 ; 6.139 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.195 ; 6.195 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.305 ; 6.305 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.211 ; 6.211 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.216 ; 6.216 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.397 ; 6.397 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.502 ; 6.502 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.427 ; 7.427 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.306 ; 6.306 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.506 ; 6.506 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.039 ; 7.039 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.617 ; 6.617 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.547 ; 6.547 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.666 ; 6.666 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.364 ; 6.364 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.881 ; 6.881 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.772 ; 6.772 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.901 ; 6.901 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.980 ; 6.980 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.055 ; 7.055 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.676 ; 6.676 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.427 ; 7.427 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.921 ; 6.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 6.626 ; 6.626 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.593 ; 4.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.563 ; 4.563 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.593 ; 4.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.613 ; 4.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.568 ; 4.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.568 ; 4.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.613 ; 4.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.613 ; 4.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.573 ; 4.573 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.591 ; 4.591 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.603 ; 4.603 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611 ; 4.611 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611 ; 4.611 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.611 ; 4.611 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.583 ; 4.583 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.568 ; 4.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.593 ; 4.593 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.603 ; 4.603 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.629 ; 4.629 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.603 ; 4.603 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.603 ; 4.603 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.603 ; 4.603 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.609 ; 4.609 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.624 ; 4.624 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.628 ; 4.628 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.629 ; 4.629 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.629 ; 4.629 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.623 ; 4.623 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.607 ; 4.607 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.589 ; 4.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.608 ; 4.608 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.623 ; 4.623 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.613 ; 4.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.613 ; 4.613 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.579 ; 4.579 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.574 ; 4.574 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.876 ; 4.876 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.572 ; 4.572 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.584 ; 4.584 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.584 ; 4.584 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.572 ; 4.572 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.857 ; 4.857 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.612 ; 4.612 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.845 ; 4.845 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.876 ; 4.876 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.874 ; 4.874 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.875 ; 4.875 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.866 ; 4.866 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.232 ; 4.336 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.366 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.262 ; 4.366 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.031 ; 3.983 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.797 ; 3.797 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.123 ; 3.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.277 ; 4.277 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.442 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.041 ; 3.993 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.110 ; 4.110 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.063 ; 4.063 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.729 ; 3.729 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.884 ; 3.884 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.053 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.749 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.435 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.092 ; 4.092 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.494 ; 3.936 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.844 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                  ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 5.420 ; 5.420 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 5.857 ; 5.857 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 5.420 ; 5.420 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 5.471 ; 5.471 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 5.595 ; 5.595 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 5.505 ; 5.505 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 5.698 ; 5.698 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 5.769 ; 5.769 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 5.533 ; 5.533 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 5.599 ; 5.599 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 5.520 ; 5.520 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 5.595 ; 5.595 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 5.467 ; 5.467 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 5.438 ; 5.438 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 5.583 ; 5.583 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 5.653 ; 5.653 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 4.831 ; 4.831 ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 5.685 ; 5.685 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 5.182 ; 5.182 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 5.659 ; 5.659 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 5.736 ; 5.736 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 5.302 ; 5.302 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 4.889 ; 4.889 ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 5.120 ; 5.120 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 5.451 ; 5.451 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 5.536 ; 5.536 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 5.257 ; 5.257 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 5.237 ; 5.237 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 5.203 ; 5.203 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 4.831 ; 4.831 ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 5.148 ; 5.148 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 5.030 ; 5.030 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 4.869 ; 4.869 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 3.355 ; 3.355 ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 3.362 ; 3.362 ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 3.331 ; 3.331 ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 3.349 ; 3.349 ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 3.356 ; 3.356 ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 3.074 ; 3.074 ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 3.053 ; 3.053 ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 3.069 ; 3.069 ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 3.354 ; 3.354 ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 3.353 ; 3.353 ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 3.053 ; 3.053 ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 3.361 ; 3.361 ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 3.059 ; 3.059 ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 3.346 ; 3.346 ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 3.097 ; 3.097 ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 3.057 ; 3.057 ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 3.037 ; 3.037 ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 3.037 ; 3.037 ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 3.335 ; 3.335 ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 3.044 ; 3.044 ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 3.347 ; 3.347 ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 5.428 ; 5.428 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 4.622 ; 4.622 ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 3.336 ; 3.336 ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 3.324 ; 3.324 ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 3.325 ; 3.325 ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 4.146 ; 4.146 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 5.458 ; 5.458 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 4.786 ; 4.786 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 4.852 ; 4.852 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 4.837 ; 4.837 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 4.916 ; 4.916 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 5.028 ; 5.028 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 4.844 ; 4.844 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 4.903 ; 4.903 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 4.892 ; 4.892 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 5.085 ; 5.085 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 5.184 ; 5.184 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 4.805 ; 4.805 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 4.847 ; 4.847 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 4.861 ; 4.861 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 4.146 ; 4.146 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 4.772 ; 4.772 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 4.977 ; 4.977 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 4.825 ; 4.825 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 4.898 ; 4.898 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 5.022 ; 5.022 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 5.514 ; 5.514 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 5.283 ; 5.283 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 5.237 ; 5.237 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 4.780 ; 4.780 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 5.069 ; 5.069 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 5.067 ; 5.067 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 4.722 ; 4.722 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 5.207 ; 5.207 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 3.351 ; 3.351 ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 3.351 ; 3.351 ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 5.416 ; 5.416 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 4.785 ; 4.785 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 4.967 ; 4.967 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 4.785 ; 4.785 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.102 ; 5.102 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.686 ; 4.686 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.557 ; 4.557 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.693 ; 4.693 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.878 ; 4.878 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.484 ; 4.484 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.639 ; 4.639 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.747 ; 4.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.694 ; 4.694 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.564 ; 4.564 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.807 ; 4.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.877 ; 4.877 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.500 ; 4.500 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393 ; 4.393 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.303 ; 4.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.394 ; 4.394 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.809 ; 4.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.248 ; 4.248 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.257 ; 4.257 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.321 ; 4.321 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.485 ; 4.485 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.373 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.304 ; 4.304 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.304 ; 4.304 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.334 ; 4.334 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.343 ; 4.343 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.314 ; 4.314 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.314 ; 4.314 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.359 ; 4.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.359 ; 4.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.332 ; 4.332 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.352 ; 4.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.352 ; 4.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.324 ; 4.324 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.334 ; 4.334 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.350 ; 4.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.365 ; 4.365 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.369 ; 4.369 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.370 ; 4.370 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.370 ; 4.370 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.315 ; 4.315 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.348 ; 4.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.330 ; 4.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.349 ; 4.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.364 ; 4.364 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.320 ; 4.320 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.315 ; 4.315 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.325 ; 4.325 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.325 ; 4.325 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.343 ; 4.343 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.598 ; 4.598 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.353 ; 4.353 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.586 ; 4.586 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.617 ; 4.617 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.615 ; 4.615 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.616 ; 4.616 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.607 ; 4.607 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.973 ; 4.209 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.003 ; 4.239 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.848 ; 3.848 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ; 3.709 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.701 ; 3.701 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.277 ; 4.023 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.442 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.858 ; 3.858 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.929 ; 3.706 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.459 ; 3.749 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.445 ; 3.729 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.884 ; 3.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.053 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.749 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.435 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.092 ; 3.897 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.494 ; 3.494 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.102 ; 5.102 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.686 ; 4.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.557 ; 4.557 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.693 ; 4.693 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.878 ; 4.878 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.484 ; 4.484 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.639 ; 4.639 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.747 ; 4.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.694 ; 4.694 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.564 ; 4.564 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.807 ; 4.807 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.877 ; 4.877 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.500 ; 4.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393 ; 4.393 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.317 ; 4.303 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.394 ; 4.394 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.809 ; 4.809 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.248 ; 4.248 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.257 ; 4.257 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.321 ; 4.321 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.485 ; 4.485 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.373 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.540 ; 4.540 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.540 ; 4.540 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.570 ; 4.570 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.579 ; 4.579 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.550 ; 4.550 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.550 ; 4.550 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.595 ; 4.595 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.595 ; 4.595 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.568 ; 4.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.560 ; 4.560 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.570 ; 4.570 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.586 ; 4.586 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.605 ; 4.605 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.606 ; 4.606 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.606 ; 4.606 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.551 ; 4.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.584 ; 4.584 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.566 ; 4.566 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.585 ; 4.585 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.600 ; 4.600 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.556 ; 4.556 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.551 ; 4.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.561 ; 4.561 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.561 ; 4.561 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.579 ; 4.579 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.834 ; 4.834 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.589 ; 4.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.851 ; 4.851 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.852 ; 4.852 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.843 ; 4.843 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.209 ; 3.973 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.239 ; 4.003 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.848 ; 3.848 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ; 3.709 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.701 ; 3.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.023 ; 4.277 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.442 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.858 ; 3.858 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.706 ; 3.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.749 ; 3.459 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.729 ; 3.445 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.813 ; 3.884 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.053 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.749 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.435 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.897 ; 4.092 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.494 ; 3.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773 ; 3.844 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773 ; 3.844 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise  ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 6.000 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 6.151 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 6.650 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 6.566 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 6.151 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 6.253 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 6.660 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 6.049 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 6.080 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 6.134 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 6.230 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 6.059 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 6.000 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 6.243 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 6.134 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 6.049 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 6.220 ;      ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.226 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.142 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.829 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.236 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.656 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.806 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.635 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.819 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.796 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.226 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.142 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.829 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.236 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.656 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.806 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.635 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.819 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.796 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; Rise  ; Fall ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 5.218 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 5.369 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 5.868 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 5.784 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 5.369 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 5.471 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 5.878 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 5.267 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 5.298 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 5.352 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 5.448 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 5.277 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 5.218 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 5.461 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 5.352 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 5.267 ;      ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 5.438 ;      ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.811 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.414 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.821 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.241 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.391 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.220 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.404 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.381 ;      ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.811 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.414 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.821 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.241 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.391 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.220 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.404 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.381 ;      ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-------+------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                              ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 6.000     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 6.151     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 6.650     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 6.566     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 6.151     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 6.253     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 6.660     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 6.049     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 6.080     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 6.134     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 6.230     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 6.059     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 6.000     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 6.243     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 6.134     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 6.049     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 6.220     ;           ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.226     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.142     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.829     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.236     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.656     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.806     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.635     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.819     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.796     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.226     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.142     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.829     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.236     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.656     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.806     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.635     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.576     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.819     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.710     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.625     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.796     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                      ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; Data Port    ; Clock Port                                                    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                               ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+
; BUS_out[*]   ; CLOCK                                                         ; 5.218     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]  ; CLOCK                                                         ; 5.369     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]  ; CLOCK                                                         ; 5.868     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]  ; CLOCK                                                         ; 5.784     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]  ; CLOCK                                                         ; 5.369     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]  ; CLOCK                                                         ; 5.471     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]  ; CLOCK                                                         ; 5.878     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]  ; CLOCK                                                         ; 5.267     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]  ; CLOCK                                                         ; 5.298     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]  ; CLOCK                                                         ; 5.352     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]  ; CLOCK                                                         ; 5.448     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[10] ; CLOCK                                                         ; 5.277     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[11] ; CLOCK                                                         ; 5.218     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[12] ; CLOCK                                                         ; 5.461     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[13] ; CLOCK                                                         ; 5.352     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[14] ; CLOCK                                                         ; 5.267     ;           ; Rise       ; CLOCK                                                         ;
;  BUS_out[15] ; CLOCK                                                         ; 5.438     ;           ; Rise       ; CLOCK                                                         ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.811     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.414     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.821     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.241     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.391     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.220     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.404     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.381     ;           ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.811     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.727     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.312     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.414     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.821     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.241     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.391     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.220     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.161     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.404     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.295     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.210     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.381     ;           ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+--------------+---------------------------------------------------------------+-----------+-----------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                                          ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                                               ; -14.685   ; -4.096   ; N/A      ; N/A     ; -3.092              ;
;  CLOCK                                                         ; -14.685   ; -3.425   ; N/A      ; N/A     ; -2.064              ;
;  CLOCK_50                                                      ; -2.898    ; -2.692   ; N/A      ; N/A     ; -1.631              ;
;  Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -3.328    ; -4.096   ; N/A      ; N/A     ; -3.092              ;
; Design-wide TNS                                                ; -3698.485 ; -306.798 ; 0.0      ; 0.0     ; -1253.423           ;
;  CLOCK                                                         ; -3410.585 ; -13.654  ; N/A      ; N/A     ; -358.076            ;
;  CLOCK_50                                                      ; -15.618   ; -2.692   ; N/A      ; N/A     ; -12.629             ;
;  Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -272.282  ; -290.452 ; N/A      ; N/A     ; -882.718            ;
+----------------------------------------------------------------+-----------+----------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                              ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; 10.728 ; 10.728 ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; 10.728 ; 10.728 ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.419  ; 5.419  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.419  ; 5.419  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.375  ; 4.375  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.356  ; 4.356  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.262  ; 4.262  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.134 ; -0.134 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.424 ; -0.424 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.156 ; -0.156 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.134 ; -0.134 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.307 ; -0.307 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.819 ; -0.819 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.774 ; -0.774 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.628 ; -0.628 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.712 ; -0.712 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.854 ; -0.854 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.298 ; -1.298 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.752  ; 4.752  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.752  ; 4.752  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.708  ; 3.708  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.689  ; 3.689  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.595  ; 3.595  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.495 ; -0.495 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.660 ; -0.660 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.535 ; -0.535 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.495 ; -0.495 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.549 ; -0.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.055 ; -1.055 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.010 ; -1.010 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.864 ; -0.864 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.948 ; -0.948 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.090 ; -1.090 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.534 ; -1.534 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; KEY[*]    ; CLOCK                                                         ; 0.975  ; 0.975  ; Rise       ; CLOCK                                                         ;
;  KEY[0]   ; CLOCK                                                         ; 0.975  ; 0.975  ; Rise       ; CLOCK                                                         ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.732 ; -0.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.286 ; -1.286 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.802 ; -0.802 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.787 ; -0.787 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.732 ; -0.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393  ; 4.393  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.931  ; 3.931  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.576  ; 3.576  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.555  ; 3.555  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.755  ; 3.755  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.323  ; 3.323  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.141  ; 3.141  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.890  ; 2.890  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.966  ; 2.966  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.276  ; 3.276  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393  ; 4.393  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; KEY[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.836 ; -0.836 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -1.390 ; -1.390 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.906 ; -0.906 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.891 ; -0.891 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  KEY[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; -0.836 ; -0.836 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SW[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.115  ; 4.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.653  ; 3.653  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.298  ; 3.298  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.277  ; 3.277  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.477  ; 3.477  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.045  ; 3.045  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.863  ; 2.863  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.612  ; 2.612  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.688  ; 2.688  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 2.998  ; 2.998  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SW[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.115  ; 4.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-----------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                            ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 18.555 ; 18.555 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 17.092 ; 17.092 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 16.405 ; 16.405 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 16.580 ; 16.580 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 17.182 ; 17.182 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 17.087 ; 17.087 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 17.540 ; 17.540 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 17.833 ; 17.833 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 17.451 ; 17.451 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 17.503 ; 17.503 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 17.732 ; 17.732 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 17.843 ; 17.843 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 18.170 ; 18.170 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 17.793 ; 17.793 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 17.832 ; 17.832 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 18.447 ; 18.447 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 18.555 ; 18.555 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 21.189 ; 21.189 ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 18.538 ; 18.538 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 18.984 ; 18.984 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 20.371 ; 20.371 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 19.155 ; 19.155 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 18.956 ; 18.956 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 19.316 ; 19.316 ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 18.356 ; 18.356 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 19.729 ; 19.729 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 19.359 ; 19.359 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 19.958 ; 19.958 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 19.912 ; 19.912 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 20.288 ; 20.288 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 19.320 ; 19.320 ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 21.189 ; 21.189 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 19.825 ; 19.825 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 19.109 ; 19.109 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 6.100  ; 6.100  ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 5.518  ; 5.518  ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 6.087  ; 6.087  ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 6.078  ; 6.078  ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 6.094  ; 6.094  ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 6.062  ; 6.062  ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 6.081  ; 6.081  ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 5.485  ; 5.485  ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 6.089  ; 6.089  ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 5.520  ; 5.520  ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 6.098  ; 6.098  ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 5.514  ; 5.514  ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 6.088  ; 6.088  ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 6.066  ; 6.066  ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 5.500  ; 5.500  ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 5.525  ; 5.525  ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 6.092  ; 6.092  ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 5.545  ; 5.545  ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 6.099  ; 6.099  ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 6.080  ; 6.080  ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 5.482  ; 5.482  ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 5.488  ; 5.488  ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 5.522  ; 5.522  ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 5.505  ; 5.505  ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 5.487  ; 5.487  ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 6.079  ; 6.079  ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 6.080  ; 6.080  ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 6.077  ; 6.077  ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 13.053 ; 13.053 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 11.541 ; 11.541 ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 6.097  ; 6.097  ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 6.071  ; 6.071  ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 6.064  ; 6.064  ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 5.511  ; 5.511  ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 6.069  ; 6.069  ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 6.058  ; 6.058  ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 6.097  ; 6.097  ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 5.492  ; 5.492  ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 5.521  ; 5.521  ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 6.090  ; 6.090  ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 5.498  ; 5.498  ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 6.059  ; 6.059  ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 13.083 ; 13.083 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 13.083 ; 13.083 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 12.057 ; 12.057 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 12.064 ; 12.064 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 12.385 ; 12.385 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 11.823 ; 11.823 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 12.210 ; 12.210 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 12.274 ; 12.274 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 11.863 ; 11.863 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 12.363 ; 12.363 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 12.702 ; 12.702 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 12.062 ; 12.062 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 11.946 ; 11.946 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 12.395 ; 12.395 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 12.644 ; 12.644 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 11.729 ; 11.729 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 11.489 ; 11.489 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 11.593 ; 11.593 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 11.543 ; 11.543 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 12.115 ; 12.115 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 11.673 ; 11.673 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 12.851 ; 12.851 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 12.331 ; 12.331 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 12.577 ; 12.577 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 12.270 ; 12.270 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 12.978 ; 12.978 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 13.047 ; 13.047 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 12.017 ; 12.017 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 12.124 ; 12.124 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 6.084  ; 6.084  ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 11.864 ; 11.864 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 12.067 ; 12.067 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 12.059 ; 12.059 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 11.583 ; 11.583 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 11.583 ; 11.583 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 11.503 ; 11.503 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.284 ; 14.284 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.772 ; 13.772 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.374 ; 14.374 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.279 ; 14.279 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.732 ; 14.732 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.025 ; 15.025 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.643 ; 14.643 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.695 ; 14.695 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.924 ; 14.924 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.035 ; 15.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.362 ; 15.362 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.985 ; 14.985 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.024 ; 15.024 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.639 ; 15.639 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.730 ; 15.730 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.176 ; 16.176 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.563 ; 17.563 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.347 ; 16.347 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.148 ; 16.148 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.508 ; 16.508 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.548 ; 15.548 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.921 ; 16.921 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.551 ; 16.551 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.150 ; 17.150 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.104 ; 17.104 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.480 ; 17.480 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.512 ; 16.512 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.017 ; 17.017 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.301 ; 16.301 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.779  ; 9.779  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.749  ; 9.749  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.779  ; 9.779  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.773  ; 9.773  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.773  ; 9.773  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.775  ; 9.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.754  ; 9.754  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.754  ; 9.754  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.760  ; 9.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.804  ; 9.804  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.777  ; 9.777  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.790  ; 9.790  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.797  ; 9.797  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.769  ; 9.769  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.753  ; 9.753  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.780  ; 9.780  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.790  ; 9.790  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.785  ; 9.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.794  ; 9.794  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.814  ; 9.814  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.793  ; 9.793  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.774  ; 9.774  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.794  ; 9.794  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.810  ; 9.810  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.788  ; 9.788  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.800  ; 9.800  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.788  ; 9.788  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.760  ; 9.760  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.350 ; 10.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.759  ; 9.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.770  ; 9.770  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.770  ; 9.770  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.759  ; 9.759  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.789  ; 9.789  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.331 ; 10.331 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.798  ; 9.798  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.318 ; 10.318 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.764  ; 9.764  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.350 ; 10.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.348 ; 10.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.348 ; 10.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.340 ; 10.340 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.787  ; 9.787  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.923  ; 9.645  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.953  ; 9.832  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.953  ; 9.675  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.010  ; 9.165  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.138  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.448  ; 8.448  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.194  ; 9.407  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.832  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.489  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.020  ; 9.175  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.360  ; 9.360  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.283  ; 9.283  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.296  ; 8.296  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.503  ; 8.503  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.050  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.750  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.292  ;        ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 7.507  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.836  ; 7.649  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.023  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.463  ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.284 ; 14.284 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.597 ; 13.597 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 13.772 ; 13.772 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.374 ; 14.374 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.279 ; 14.279 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.732 ; 14.732 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.025 ; 15.025 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.643 ; 14.643 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.695 ; 14.695 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.924 ; 14.924 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.035 ; 15.035 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.362 ; 15.362 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 14.985 ; 14.985 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.024 ; 15.024 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.639 ; 15.639 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.747 ; 15.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.730 ; 15.730 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.176 ; 16.176 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.563 ; 17.563 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.347 ; 16.347 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.148 ; 16.148 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.508 ; 16.508 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 15.548 ; 15.548 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.921 ; 16.921 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.551 ; 16.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.150 ; 17.150 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.104 ; 17.104 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.480 ; 17.480 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.512 ; 16.512 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 18.381 ; 18.381 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 17.017 ; 17.017 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 16.301 ; 16.301 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.501  ; 9.501  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.471  ; 9.471  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.501  ; 9.501  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.495  ; 9.495  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.495  ; 9.495  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.497  ; 9.497  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.476  ; 9.476  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.476  ; 9.476  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.482  ; 9.482  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.526  ; 9.526  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.499  ; 9.499  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.512  ; 9.512  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.519  ; 9.519  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.491  ; 9.491  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.475  ; 9.475  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.502  ; 9.502  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.512  ; 9.512  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.507  ; 9.507  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.516  ; 9.516  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.536  ; 9.536  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.515  ; 9.515  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.496  ; 9.496  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.516  ; 9.516  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.532  ; 9.532  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.510  ; 9.510  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.522  ; 9.522  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.510  ; 9.510  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.482  ; 9.482  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.072 ; 10.072 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.481  ; 9.481  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.492  ; 9.492  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.492  ; 9.492  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.481  ; 9.481  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.511  ; 9.511  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.053 ; 10.053 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.520  ; 9.520  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.040 ; 10.040 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.486  ; 9.486  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.072 ; 10.072 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.070 ; 10.070 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.070 ; 10.070 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 10.062 ; 10.062 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.509  ; 9.509  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.645  ; 9.923  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.269  ; 7.269  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.953  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.675  ; 9.953  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.785  ; 7.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.489  ; 8.489  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.165  ; 9.010  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.138  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.448  ; 8.448  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.102  ; 7.102  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.407  ; 8.194  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.832  ; 9.832  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.489  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.115  ; 9.115  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.175  ; 9.020  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.360  ; 9.360  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.283  ; 9.283  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.296  ; 8.296  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.785  ; 8.785  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.503  ; 8.503  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 9.050  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.750  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;        ; 8.292  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.507  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.267  ; 8.267  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.449  ; 9.449  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.193  ; 9.193  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 7.649  ; 8.836  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 9.023  ;        ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.775  ; 8.775  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 8.463  ; 8.463  ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                  ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; Data Port         ; Clock Port                                                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                               ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+
; ADDER_out[*]      ; CLOCK                                                         ; 5.420 ; 5.420 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[0]     ; CLOCK                                                         ; 5.857 ; 5.857 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[1]     ; CLOCK                                                         ; 5.420 ; 5.420 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[2]     ; CLOCK                                                         ; 5.471 ; 5.471 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[3]     ; CLOCK                                                         ; 5.595 ; 5.595 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[4]     ; CLOCK                                                         ; 5.505 ; 5.505 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[5]     ; CLOCK                                                         ; 5.698 ; 5.698 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[6]     ; CLOCK                                                         ; 5.769 ; 5.769 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[7]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[8]     ; CLOCK                                                         ; 5.533 ; 5.533 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[9]     ; CLOCK                                                         ; 5.599 ; 5.599 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[10]    ; CLOCK                                                         ; 5.520 ; 5.520 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[11]    ; CLOCK                                                         ; 5.595 ; 5.595 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[12]    ; CLOCK                                                         ; 5.467 ; 5.467 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[13]    ; CLOCK                                                         ; 5.438 ; 5.438 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[14]    ; CLOCK                                                         ; 5.583 ; 5.583 ; Rise       ; CLOCK                                                         ;
;  ADDER_out[15]    ; CLOCK                                                         ; 5.653 ; 5.653 ; Rise       ; CLOCK                                                         ;
; BUS_out[*]        ; CLOCK                                                         ; 4.831 ; 4.831 ; Rise       ; CLOCK                                                         ;
;  BUS_out[0]       ; CLOCK                                                         ; 5.685 ; 5.685 ; Rise       ; CLOCK                                                         ;
;  BUS_out[1]       ; CLOCK                                                         ; 5.182 ; 5.182 ; Rise       ; CLOCK                                                         ;
;  BUS_out[2]       ; CLOCK                                                         ; 5.659 ; 5.659 ; Rise       ; CLOCK                                                         ;
;  BUS_out[3]       ; CLOCK                                                         ; 5.736 ; 5.736 ; Rise       ; CLOCK                                                         ;
;  BUS_out[4]       ; CLOCK                                                         ; 5.302 ; 5.302 ; Rise       ; CLOCK                                                         ;
;  BUS_out[5]       ; CLOCK                                                         ; 4.889 ; 4.889 ; Rise       ; CLOCK                                                         ;
;  BUS_out[6]       ; CLOCK                                                         ; 5.120 ; 5.120 ; Rise       ; CLOCK                                                         ;
;  BUS_out[7]       ; CLOCK                                                         ; 5.451 ; 5.451 ; Rise       ; CLOCK                                                         ;
;  BUS_out[8]       ; CLOCK                                                         ; 5.536 ; 5.536 ; Rise       ; CLOCK                                                         ;
;  BUS_out[9]       ; CLOCK                                                         ; 5.257 ; 5.257 ; Rise       ; CLOCK                                                         ;
;  BUS_out[10]      ; CLOCK                                                         ; 5.237 ; 5.237 ; Rise       ; CLOCK                                                         ;
;  BUS_out[11]      ; CLOCK                                                         ; 5.203 ; 5.203 ; Rise       ; CLOCK                                                         ;
;  BUS_out[12]      ; CLOCK                                                         ; 4.831 ; 4.831 ; Rise       ; CLOCK                                                         ;
;  BUS_out[13]      ; CLOCK                                                         ; 5.148 ; 5.148 ; Rise       ; CLOCK                                                         ;
;  BUS_out[14]      ; CLOCK                                                         ; 5.030 ; 5.030 ; Rise       ; CLOCK                                                         ;
;  BUS_out[15]      ; CLOCK                                                         ; 4.869 ; 4.869 ; Rise       ; CLOCK                                                         ;
; CC_out[*]         ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
;  CC_out[0]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[1]        ; CLOCK                                                         ; 3.365 ; 3.365 ; Rise       ; CLOCK                                                         ;
;  CC_out[2]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
; IR_out[*]         ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[0]        ; CLOCK                                                         ; 3.072 ; 3.072 ; Rise       ; CLOCK                                                         ;
;  IR_out[1]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  IR_out[2]        ; CLOCK                                                         ; 3.355 ; 3.355 ; Rise       ; CLOCK                                                         ;
;  IR_out[3]        ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  IR_out[4]        ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[5]        ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  IR_out[6]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[7]        ; CLOCK                                                         ; 3.362 ; 3.362 ; Rise       ; CLOCK                                                         ;
;  IR_out[8]        ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  IR_out[9]        ; CLOCK                                                         ; 3.331 ; 3.331 ; Rise       ; CLOCK                                                         ;
;  IR_out[10]       ; CLOCK                                                         ; 3.349 ; 3.349 ; Rise       ; CLOCK                                                         ;
;  IR_out[11]       ; CLOCK                                                         ; 3.040 ; 3.040 ; Rise       ; CLOCK                                                         ;
;  IR_out[12]       ; CLOCK                                                         ; 3.356 ; 3.356 ; Rise       ; CLOCK                                                         ;
;  IR_out[13]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  IR_out[14]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  IR_out[15]       ; CLOCK                                                         ; 3.074 ; 3.074 ; Rise       ; CLOCK                                                         ;
; MAR_out[*]        ; CLOCK                                                         ; 3.053 ; 3.053 ; Rise       ; CLOCK                                                         ;
;  MAR_out[0]       ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  MAR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MAR_out[2]       ; CLOCK                                                         ; 3.069 ; 3.069 ; Rise       ; CLOCK                                                         ;
;  MAR_out[3]       ; CLOCK                                                         ; 3.354 ; 3.354 ; Rise       ; CLOCK                                                         ;
;  MAR_out[4]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[5]       ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  MAR_out[6]       ; CLOCK                                                         ; 3.353 ; 3.353 ; Rise       ; CLOCK                                                         ;
;  MAR_out[7]       ; CLOCK                                                         ; 3.053 ; 3.053 ; Rise       ; CLOCK                                                         ;
;  MAR_out[8]       ; CLOCK                                                         ; 3.079 ; 3.079 ; Rise       ; CLOCK                                                         ;
;  MAR_out[9]       ; CLOCK                                                         ; 3.361 ; 3.361 ; Rise       ; CLOCK                                                         ;
;  MAR_out[10]      ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  MAR_out[11]      ; CLOCK                                                         ; 3.059 ; 3.059 ; Rise       ; CLOCK                                                         ;
;  MAR_out[12]      ; CLOCK                                                         ; 3.346 ; 3.346 ; Rise       ; CLOCK                                                         ;
;  MAR_out[13]      ; CLOCK                                                         ; 3.097 ; 3.097 ; Rise       ; CLOCK                                                         ;
;  MAR_out[14]      ; CLOCK                                                         ; 3.366 ; 3.366 ; Rise       ; CLOCK                                                         ;
;  MAR_out[15]      ; CLOCK                                                         ; 3.057 ; 3.057 ; Rise       ; CLOCK                                                         ;
; MDR_out[*]        ; CLOCK                                                         ; 3.037 ; 3.037 ; Rise       ; CLOCK                                                         ;
;  MDR_out[0]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[1]       ; CLOCK                                                         ; 3.334 ; 3.334 ; Rise       ; CLOCK                                                         ;
;  MDR_out[2]       ; CLOCK                                                         ; 3.037 ; 3.037 ; Rise       ; CLOCK                                                         ;
;  MDR_out[3]       ; CLOCK                                                         ; 3.042 ; 3.042 ; Rise       ; CLOCK                                                         ;
;  MDR_out[4]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[5]       ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[6]       ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  MDR_out[7]       ; CLOCK                                                         ; 3.078 ; 3.078 ; Rise       ; CLOCK                                                         ;
;  MDR_out[8]       ; CLOCK                                                         ; 3.335 ; 3.335 ; Rise       ; CLOCK                                                         ;
;  MDR_out[9]       ; CLOCK                                                         ; 3.060 ; 3.060 ; Rise       ; CLOCK                                                         ;
;  MDR_out[10]      ; CLOCK                                                         ; 3.344 ; 3.344 ; Rise       ; CLOCK                                                         ;
;  MDR_out[11]      ; CLOCK                                                         ; 3.044 ; 3.044 ; Rise       ; CLOCK                                                         ;
;  MDR_out[12]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[13]      ; CLOCK                                                         ; 3.347 ; 3.347 ; Rise       ; CLOCK                                                         ;
;  MDR_out[14]      ; CLOCK                                                         ; 3.345 ; 3.345 ; Rise       ; CLOCK                                                         ;
;  MDR_out[15]      ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
; MEM_EN_out        ; CLOCK                                                         ; 5.428 ; 5.428 ; Rise       ; CLOCK                                                         ;
; MEM_W_out         ; CLOCK                                                         ; 4.622 ; 4.622 ; Rise       ; CLOCK                                                         ;
; PC_out[*]         ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  PC_out[0]        ; CLOCK                                                         ; 3.339 ; 3.339 ; Rise       ; CLOCK                                                         ;
;  PC_out[1]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[2]        ; CLOCK                                                         ; 3.333 ; 3.333 ; Rise       ; CLOCK                                                         ;
;  PC_out[3]        ; CLOCK                                                         ; 3.066 ; 3.066 ; Rise       ; CLOCK                                                         ;
;  PC_out[4]        ; CLOCK                                                         ; 3.336 ; 3.336 ; Rise       ; CLOCK                                                         ;
;  PC_out[5]        ; CLOCK                                                         ; 3.324 ; 3.324 ; Rise       ; CLOCK                                                         ;
;  PC_out[6]        ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[7]        ; CLOCK                                                         ; 3.364 ; 3.364 ; Rise       ; CLOCK                                                         ;
;  PC_out[8]        ; CLOCK                                                         ; 3.048 ; 3.048 ; Rise       ; CLOCK                                                         ;
;  PC_out[9]        ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[10]       ; CLOCK                                                         ; 3.076 ; 3.076 ; Rise       ; CLOCK                                                         ;
;  PC_out[11]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[12]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[13]       ; CLOCK                                                         ; 3.357 ; 3.357 ; Rise       ; CLOCK                                                         ;
;  PC_out[14]       ; CLOCK                                                         ; 3.055 ; 3.055 ; Rise       ; CLOCK                                                         ;
;  PC_out[15]       ; CLOCK                                                         ; 3.325 ; 3.325 ; Rise       ; CLOCK                                                         ;
; SIGNALS_out[*]    ; CLOCK                                                         ; 4.146 ; 4.146 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[0]   ; CLOCK                                                         ; 5.458 ; 5.458 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[1]   ; CLOCK                                                         ; 4.786 ; 4.786 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[2]   ; CLOCK                                                         ; 4.852 ; 4.852 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[3]   ; CLOCK                                                         ; 4.837 ; 4.837 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[4]   ; CLOCK                                                         ; 4.916 ; 4.916 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[5]   ; CLOCK                                                         ; 5.028 ; 5.028 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[6]   ; CLOCK                                                         ; 4.844 ; 4.844 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[7]   ; CLOCK                                                         ; 4.903 ; 4.903 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[8]   ; CLOCK                                                         ; 4.892 ; 4.892 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[9]   ; CLOCK                                                         ; 5.085 ; 5.085 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[10]  ; CLOCK                                                         ; 5.184 ; 5.184 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[11]  ; CLOCK                                                         ; 4.805 ; 4.805 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[12]  ; CLOCK                                                         ; 4.847 ; 4.847 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[13]  ; CLOCK                                                         ; 4.861 ; 4.861 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[14]  ; CLOCK                                                         ; 4.146 ; 4.146 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[15]  ; CLOCK                                                         ; 4.772 ; 4.772 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[16]  ; CLOCK                                                         ; 4.977 ; 4.977 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[17]  ; CLOCK                                                         ; 4.825 ; 4.825 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[18]  ; CLOCK                                                         ; 4.898 ; 4.898 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[19]  ; CLOCK                                                         ; 5.022 ; 5.022 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[20]  ; CLOCK                                                         ; 5.514 ; 5.514 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[21]  ; CLOCK                                                         ; 5.283 ; 5.283 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[22]  ; CLOCK                                                         ; 5.237 ; 5.237 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[23]  ; CLOCK                                                         ; 4.780 ; 4.780 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[24]  ; CLOCK                                                         ; 5.069 ; 5.069 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[25]  ; CLOCK                                                         ; 5.067 ; 5.067 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[26]  ; CLOCK                                                         ; 4.722 ; 4.722 ; Rise       ; CLOCK                                                         ;
;  SIGNALS_out[27]  ; CLOCK                                                         ; 5.207 ; 5.207 ; Rise       ; CLOCK                                                         ;
; STATE_out[*]      ; CLOCK                                                         ; 3.351 ; 3.351 ; Rise       ; CLOCK                                                         ;
;  STATE_out[0]     ; CLOCK                                                         ; 3.351 ; 3.351 ; Rise       ; CLOCK                                                         ;
;  STATE_out[1]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
;  STATE_out[2]     ; CLOCK                                                         ; 5.416 ; 5.416 ; Rise       ; CLOCK                                                         ;
;  STATE_out[3]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[4]     ; CLOCK                                                         ; 5.496 ; 5.496 ; Rise       ; CLOCK                                                         ;
;  STATE_out[5]     ; CLOCK                                                         ; 5.489 ; 5.489 ; Rise       ; CLOCK                                                         ;
; sel_PCMUX_out[*]  ; CLOCK                                                         ; 4.785 ; 4.785 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[0] ; CLOCK                                                         ; 4.967 ; 4.967 ; Rise       ; CLOCK                                                         ;
;  sel_PCMUX_out[1] ; CLOCK                                                         ; 4.785 ; 4.785 ; Rise       ; CLOCK                                                         ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.102 ; 5.102 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.686 ; 4.686 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.557 ; 4.557 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.693 ; 4.693 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.878 ; 4.878 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.484 ; 4.484 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.639 ; 4.639 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.747 ; 4.747 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.694 ; 4.694 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.564 ; 4.564 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.807 ; 4.807 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.877 ; 4.877 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.500 ; 4.500 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393 ; 4.393 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.303 ; 4.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.394 ; 4.394 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.809 ; 4.809 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.248 ; 4.248 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.257 ; 4.257 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.321 ; 4.321 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.485 ; 4.485 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.373 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.304 ; 4.304 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.304 ; 4.304 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.334 ; 4.334 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.333 ; 4.333 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.343 ; 4.343 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.314 ; 4.314 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.314 ; 4.314 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.359 ; 4.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.359 ; 4.359 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.332 ; 4.332 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.329 ; 4.329 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.352 ; 4.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.352 ; 4.352 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.324 ; 4.324 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.309 ; 4.309 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.334 ; 4.334 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.344 ; 4.344 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.350 ; 4.350 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.365 ; 4.365 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.369 ; 4.369 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.370 ; 4.370 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.370 ; 4.370 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.315 ; 4.315 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.348 ; 4.348 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.330 ; 4.330 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.349 ; 4.349 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.364 ; 4.364 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.354 ; 4.354 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.320 ; 4.320 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.315 ; 4.315 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.325 ; 4.325 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.325 ; 4.325 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.313 ; 4.313 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.343 ; 4.343 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.598 ; 4.598 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.353 ; 4.353 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.586 ; 4.586 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.319 ; 4.319 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.617 ; 4.617 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.615 ; 4.615 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.616 ; 4.616 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.607 ; 4.607 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.973 ; 4.209 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.003 ; 4.239 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.848 ; 3.848 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ; 3.709 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.701 ; 3.701 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.277 ; 4.023 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.442 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.858 ; 3.858 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.929 ; 3.706 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.459 ; 3.749 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.445 ; 3.729 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.884 ; 3.813 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.053 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.342 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.749 ;       ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.435 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.092 ; 3.897 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.494 ; 3.494 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.035 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.844 ; 3.773 ; Rise       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; ADDER_out[*]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[0]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 5.102 ; 5.102 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[1]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.686 ; 4.686 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[2]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.360 ; 4.360 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[3]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[4]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.557 ; 4.557 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[5]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.693 ; 4.693 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[6]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.878 ; 4.878 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[7]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.484 ; 4.484 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[8]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.639 ; 4.639 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[9]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.618 ; 4.618 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[10]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.747 ; 4.747 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[11]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[12]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.694 ; 4.694 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[13]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.564 ; 4.564 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[14]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.807 ; 4.807 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  ADDER_out[15]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.880 ; 4.880 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; BUS_out[*]        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[0]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.877 ; 4.877 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[1]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.500 ; 4.500 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[2]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.602 ; 4.602 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[3]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[4]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.376 ; 4.376 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[5]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.393 ; 4.393 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[6]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.317 ; 4.303 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[7]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.394 ; 4.394 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[8]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.809 ; 4.809 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[9]       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.592 ; 4.592 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[10]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.248 ; 4.248 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[11]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.257 ; 4.257 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[12]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.173 ; 4.173 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[13]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.321 ; 4.321 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[14]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.485 ; 4.485 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  BUS_out[15]      ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.373 ; 4.373 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX0[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.540 ; 4.540 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.540 ; 4.540 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.570 ; 4.570 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX0[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.569 ; 4.569 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX1[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.579 ; 4.579 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX1[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX2[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.550 ; 4.550 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.550 ; 4.550 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.595 ; 4.595 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.595 ; 4.595 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.568 ; 4.568 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX2[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; HEX3[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.565 ; 4.565 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.588 ; 4.588 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.560 ; 4.560 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.545 ; 4.545 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.570 ; 4.570 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  HEX3[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDG[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.580 ; 4.580 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.586 ; 4.586 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.601 ; 4.601 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.605 ; 4.605 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.606 ; 4.606 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDG[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.606 ; 4.606 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; LEDR[*]           ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.551 ; 4.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[0]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.584 ; 4.584 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[1]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.566 ; 4.566 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[2]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.585 ; 4.585 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[3]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.600 ; 4.600 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[4]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[5]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[6]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.590 ; 4.590 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[7]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[8]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.556 ; 4.556 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  LEDR[9]          ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.551 ; 4.551 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEMORY_out[*]     ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[0]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[1]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.561 ; 4.561 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[2]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.561 ; 4.561 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[3]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.549 ; 4.549 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[4]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[5]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.579 ; 4.579 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[6]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.834 ; 4.834 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[7]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.589 ; 4.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[8]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.822 ; 4.822 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[9]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.555 ; 4.555 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[10]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.853 ; 4.853 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[11]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.851 ; 4.851 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[12]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.852 ; 4.852 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[13]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[14]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.843 ; 4.843 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  MEMORY_out[15]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.578 ; 4.578 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_EN_out        ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.209 ; 3.973 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; MEM_W_out         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.425 ; 3.425 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; SIGNALS_out[*]    ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[0]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.239 ; 4.003 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[1]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.589 ; 3.589 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[2]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.795 ; 3.795 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[3]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.848 ; 3.848 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[5]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[6]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.709 ; 3.709 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[7]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.317 ; 3.317 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[8]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.701 ; 3.701 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[9]   ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.023 ; 4.277 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[10]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.442 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[11]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.066 ; 4.066 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[12]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.858 ; 3.858 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[13]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.706 ; 3.929 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[14]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.749 ; 3.459 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[15]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.729 ; 3.445 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[16]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.920 ; 3.920 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[17]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.813 ; 3.884 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[18]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 4.053 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[20]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.342 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[21]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;       ; 3.749 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[22]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.435 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[23]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.717 ; 3.717 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[24]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.897 ; 4.092 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[25]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.081 ; 4.081 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[26]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.494 ; 3.494 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  SIGNALS_out[27]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 4.035 ;       ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
; sel_PCMUX_out[*]  ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773 ; 3.844 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[0] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.910 ; 3.910 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
;  sel_PCMUX_out[1] ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3.773 ; 3.844 ; Fall       ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ;
+-------------------+---------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                           ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                         ; CLOCK                                                         ; 1040866  ; 0        ; 0        ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK                                                         ; 169249   ; 169249   ; 0        ; 0        ;
; CLOCK                                                         ; CLOCK_50                                                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                                                      ; CLOCK_50                                                      ; 173      ; 0        ; 0        ; 0        ;
; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3560     ; 0        ; 3560     ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 240      ; 240      ; 240      ; 240      ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                            ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                    ; To Clock                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK                                                         ; CLOCK                                                         ; 1040866  ; 0        ; 0        ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; CLOCK                                                         ; 169249   ; 169249   ; 0        ; 0        ;
; CLOCK                                                         ; CLOCK_50                                                      ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                                                      ; CLOCK_50                                                      ; 173      ; 0        ; 0        ; 0        ;
; CLOCK                                                         ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 3560     ; 0        ; 3560     ; 0        ;
; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 ; 240      ; 240      ; 240      ; 240      ;
+---------------------------------------------------------------+---------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 302   ; 302  ;
; Unconstrained Output Ports      ; 199   ; 199  ;
; Unconstrained Output Port Paths ; 3463  ; 3463 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 11 18:54:08 2015
Info: Command: quartus_sta LC3_CPU -c LC3_CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LC3_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
    Info (332105): create_clock -period 1.000 -name Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.685
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.685     -3410.585 CLOCK 
    Info (332119):    -3.328      -272.282 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -2.898       -15.618 CLOCK_50 
Info (332146): Worst-case hold slack is -4.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.096      -290.452 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -3.425       -13.654 CLOCK 
    Info (332119):    -2.692        -2.692 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.092      -882.718 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -2.064      -358.076 CLOCK 
    Info (332119):    -1.631       -12.629 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.530     -1007.386 CLOCK 
    Info (332119):    -2.216      -121.335 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -0.477        -1.728 CLOCK_50 
Info (332146): Worst-case hold slack is -2.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.173      -158.693 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -1.721        -1.721 CLOCK_50 
    Info (332119):    -1.685       -12.820 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.243      -556.188 Microcontroller:control|Register:stateReg|out[0]~_Duplicate_1 
    Info (332119):    -1.880      -296.080 CLOCK 
    Info (332119):    -1.380       -10.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Sun Oct 11 18:54:10 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


