Fitter report for spectrum_analyzer
Mon Oct 24 11:05:11 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 24 11:05:11 2022       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; spectrum_analyzer                           ;
; Top-level Entity Name              ; spectrum_analyzer                           ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 12,719 / 49,760 ( 26 % )                    ;
;     Total combinational functions  ; 9,423 / 49,760 ( 19 % )                     ;
;     Dedicated logic registers      ; 5,897 / 49,760 ( 12 % )                     ;
; Total registers                    ; 5897                                        ;
; Total pins                         ; 21 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 16,384 / 1,677,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 17 / 288 ( 6 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                    ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; Node                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                             ; Destination Port ; Destination Port Name ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+
; fft:fft|alpha[0]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|alpha[1]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|alpha[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|alpha[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|alpha[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|alpha[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                      ; DATAOUT          ;                       ;
; fft:fft|y[0][0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][0]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][1]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][2]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][3]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][4]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][5]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][6]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][7]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][8]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][9]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[0][9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][10]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][11]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][12]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][13]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][14]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[0][15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[0][15]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[0][15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][0]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][1]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][2]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][3]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][4]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][5]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][6]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][7]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][8]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][9]~_Duplicate_1                                                 ; Q                ;                       ;
; fft:fft|y[1][9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][10]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][11]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][12]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][13]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][14]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; fft:fft|y[1][15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|y[1][15]~_Duplicate_1                                                ; Q                ;                       ;
; fft:fft|y[1][15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ; DATAB            ;                       ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15480 ) ; 0.00 % ( 0 / 15480 )       ; 0.00 % ( 0 / 15480 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15480 ) ; 0.00 % ( 0 / 15480 )       ; 0.00 % ( 0 / 15480 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 15462 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 12,719 / 49,760 ( 26 % )     ;
;     -- Combinational with no register       ; 6822                         ;
;     -- Register only                        ; 3296                         ;
;     -- Combinational with a register        ; 2601                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 4681                         ;
;     -- 3 input functions                    ; 2577                         ;
;     -- <=2 input functions                  ; 2165                         ;
;     -- Register only                        ; 3296                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 7110                         ;
;     -- arithmetic mode                      ; 2313                         ;
;                                             ;                              ;
; Total registers*                            ; 5,897 / 51,509 ( 11 % )      ;
;     -- Dedicated logic registers            ; 5,897 / 49,760 ( 12 % )      ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 976 / 3,110 ( 31 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 21 / 360 ( 6 % )             ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 2 / 182 ( 1 % )              ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 16,384 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,677,312 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 17 / 288 ( 6 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 2                            ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 7.8% / 7.3% / 8.5%           ;
; Peak interconnect usage (total/H/V)         ; 30.0% / 27.3% / 33.8%        ;
; Maximum fan-out                             ; 4424                         ;
; Highest non-global fan-out                  ; 1408                         ;
; Total fan-out                               ; 50041                        ;
; Average fan-out                             ; 2.76                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 12719 / 49760 ( 26 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 6822                   ; 0                              ;
;     -- Register only                        ; 3296                   ; 0                              ;
;     -- Combinational with a register        ; 2601                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 4681                   ; 0                              ;
;     -- 3 input functions                    ; 2577                   ; 0                              ;
;     -- <=2 input functions                  ; 2165                   ; 0                              ;
;     -- Register only                        ; 3296                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 7110                   ; 0                              ;
;     -- arithmetic mode                      ; 2313                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5897                   ; 0                              ;
;     -- Dedicated logic registers            ; 5897 / 49760 ( 12 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 976 / 3110 ( 31 % )    ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 21                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 17 / 288 ( 6 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 16384                  ; 0                              ;
; Total RAM block bits                        ; 18432                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 182 ( 1 % )        ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 1481                   ; 1                              ;
;     -- Registered Input Connections         ; 1480                   ; 0                              ;
;     -- Output Connections                   ; 1                      ; 1481                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 51212                  ; 1492                           ;
;     -- Registered Connections               ; 14469                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 1482                           ;
;     -- hard_block:auto_generated_inst       ; 1482                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 2                      ; 1                              ;
;     -- Output Ports                         ; 19                     ; 1                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; P11   ; 3        ; 34           ; 0            ; 28           ; 4425                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; din  ; AB9   ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; blue[0]  ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[1]  ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[2]  ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue[3]  ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[0] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[1] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[2] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green[3] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; h_sync   ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lrcl     ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mic_gnd  ; AA11  ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mic_vcc  ; AA12  ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[0]   ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[1]   ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[2]   ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red[3]   ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sclk     ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sel      ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_sync   ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 48 ( 17 % )  ; 3.3V          ; --           ;
; 4        ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; red[0]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; mic_gnd                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; mic_vcc                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; sel                                            ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; lrcl                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; din                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; v_sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; blue[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; h_sync                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; blue[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; blue[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; green[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; green[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; blue[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; green[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; red[1]                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; green[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; red[3]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; red[2]                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; sclk                                           ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; bclk|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 50.0 MHz                                                          ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 208 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 25.0 MHz                                                          ;
; Freq max lock                 ; 54.18 MHz                                                         ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 12                                                                ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 27                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_1                                                             ;
; Inclk0 signal                 ; clk                                                               ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 53  ; 2.83 MHz         ; 0 (0 ps)    ; 0.21 (208 ps)    ; 50/50      ; C0      ; 212           ; 106/106 Even ; --            ; 1       ; 0       ; bclk|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+--------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; red[0]   ; Missing drive strength ;
; red[1]   ; Missing drive strength ;
; red[2]   ; Missing drive strength ;
; red[3]   ; Missing drive strength ;
; green[0] ; Missing drive strength ;
; green[1] ; Missing drive strength ;
; green[2] ; Missing drive strength ;
; green[3] ; Missing drive strength ;
; blue[0]  ; Missing drive strength ;
; blue[1]  ; Missing drive strength ;
; blue[2]  ; Missing drive strength ;
; blue[3]  ; Missing drive strength ;
; h_sync   ; Missing drive strength ;
; v_sync   ; Missing drive strength ;
; mic_vcc  ; Missing drive strength ;
; mic_gnd  ; Missing drive strength ;
; sel      ; Missing drive strength ;
; lrcl     ; Missing drive strength ;
; sclk     ; Missing drive strength ;
+----------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells  ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                  ; Entity Name         ; Library Name ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |spectrum_analyzer                           ; 12719 (2492) ; 5897 (2082)               ; 0 (0)         ; 16384       ; 2    ; 1          ; 17           ; 1       ; 8         ; 21   ; 0            ; 6822 (408)   ; 3296 (1317)       ; 2601 (727)       ; 0          ; |spectrum_analyzer                                                                                                                   ; spectrum_analyzer   ; work         ;
;    |bclk:bclk|                               ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk                                                                                                         ; bclk                ; work         ;
;       |altpll:altpll_component|              ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk|altpll:altpll_component                                                                                 ; altpll              ; work         ;
;          |bclk_altpll:auto_generated|        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated                                                      ; bclk_altpll         ; work         ;
;    |fft:fft|                                 ; 8032 (2665)  ; 1567 (1445)               ; 0 (0)         ; 16384       ; 2    ; 0          ; 17           ; 1       ; 8         ; 0    ; 0            ; 5740 (552)   ; 926 (924)         ; 1366 (1158)      ; 0          ; |spectrum_analyzer|fft:fft                                                                                                           ; fft                 ; work         ;
;       |butterfly:butterfly|                  ; 301 (301)    ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 165 (165)    ; 2 (2)             ; 134 (134)        ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly                                                                                       ; butterfly           ; work         ;
;          |lpm_mult:Mult0|                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult0                                                                        ; lpm_mult            ; work         ;
;             |mult_ogs:auto_generated|        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated                                                ; mult_ogs            ; work         ;
;          |lpm_mult:Mult1|                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult1                                                                        ; lpm_mult            ; work         ;
;             |mult_mgs:auto_generated|        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated                                                ; mult_mgs            ; work         ;
;          |lpm_mult:Mult2|                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult2                                                                        ; lpm_mult            ; work         ;
;             |mult_mgs:auto_generated|        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated                                                ; mult_mgs            ; work         ;
;          |lpm_mult:Mult3|                    ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult3                                                                        ; lpm_mult            ; work         ;
;             |mult_ogs:auto_generated|        ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated                                                ; mult_ogs            ; work         ;
;       |lpm_divide:Div0|                      ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div0                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_ibo:auto_generated|     ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div0|lpm_divide_ibo:auto_generated                                                             ; lpm_divide_ibo      ; work         ;
;             |abs_divider_nbg:divider|        ; 233 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (30)     ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div0|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider                                     ; abs_divider_nbg     ; work         ;
;                |alt_u_div_1ie:divider|       ; 189 (189)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 1 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div0|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|alt_u_div_1ie:divider               ; alt_u_div_1ie       ; work         ;
;                |lpm_abs_ab9:my_abs_num|      ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div0|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|lpm_abs_ab9:my_abs_num              ; lpm_abs_ab9         ; work         ;
;       |lpm_divide:Div1|                      ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (0)      ; 0 (0)             ; 16 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div1                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_jbo:auto_generated|     ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (0)      ; 0 (0)             ; 16 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div1|lpm_divide_jbo:auto_generated                                                             ; lpm_divide_jbo      ; work         ;
;             |abs_divider_obg:divider|        ; 495 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 479 (9)      ; 0 (0)             ; 16 (11)          ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                     ; abs_divider_obg     ; work         ;
;                |alt_u_div_the:divider|       ; 445 (445)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 440 (440)    ; 0 (0)             ; 5 (5)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_the:divider               ; alt_u_div_the       ; work         ;
;                |lpm_abs_8b9:my_abs_num|      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div1|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_8b9:my_abs_num              ; lpm_abs_8b9         ; work         ;
;       |lpm_divide:Div2|                      ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 27 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div2                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_ibo:auto_generated|     ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (0)      ; 0 (0)             ; 27 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div2|lpm_divide_ibo:auto_generated                                                             ; lpm_divide_ibo      ; work         ;
;             |abs_divider_nbg:divider|        ; 233 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (18)     ; 0 (0)             ; 27 (12)          ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div2|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider                                     ; abs_divider_nbg     ; work         ;
;                |alt_u_div_1ie:divider|       ; 189 (189)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 0 (0)             ; 15 (15)          ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div2|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|alt_u_div_1ie:divider               ; alt_u_div_1ie       ; work         ;
;                |lpm_abs_ab9:my_abs_num|      ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div2|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|lpm_abs_ab9:my_abs_num              ; lpm_abs_ab9         ; work         ;
;       |lpm_divide:Div3|                      ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div3                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_jbo:auto_generated|     ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (0)      ; 0 (0)             ; 1 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div3|lpm_divide_jbo:auto_generated                                                             ; lpm_divide_jbo      ; work         ;
;             |abs_divider_obg:divider|        ; 495 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 494 (19)     ; 0 (0)             ; 1 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                     ; abs_divider_obg     ; work         ;
;                |alt_u_div_the:divider|       ; 445 (445)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 445 (445)    ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_the:divider               ; alt_u_div_the       ; work         ;
;                |lpm_abs_8b9:my_abs_num|      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div3|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_8b9:my_abs_num              ; lpm_abs_8b9         ; work         ;
;       |lpm_divide:Div4|                      ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div4                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_ibo:auto_generated|     ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div4|lpm_divide_ibo:auto_generated                                                             ; lpm_divide_ibo      ; work         ;
;             |abs_divider_nbg:divider|        ; 233 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (30)     ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div4|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider                                     ; abs_divider_nbg     ; work         ;
;                |alt_u_div_1ie:divider|       ; 189 (189)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (186)    ; 0 (0)             ; 3 (3)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div4|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|alt_u_div_1ie:divider               ; alt_u_div_1ie       ; work         ;
;                |lpm_abs_ab9:my_abs_num|      ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div4|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|lpm_abs_ab9:my_abs_num              ; lpm_abs_ab9         ; work         ;
;       |lpm_divide:Div5|                      ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div5                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_jbo:auto_generated|     ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div5|lpm_divide_jbo:auto_generated                                                             ; lpm_divide_jbo      ; work         ;
;             |abs_divider_obg:divider|        ; 495 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 492 (18)     ; 0 (0)             ; 3 (2)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div5|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                     ; abs_divider_obg     ; work         ;
;                |alt_u_div_the:divider|       ; 445 (445)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 444 (444)    ; 0 (0)             ; 1 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div5|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_the:divider               ; alt_u_div_the       ; work         ;
;                |lpm_abs_8b9:my_abs_num|      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div5|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_8b9:my_abs_num              ; lpm_abs_8b9         ; work         ;
;       |lpm_divide:Div6|                      ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)      ; 0 (0)             ; 9 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div6                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_ibo:auto_generated|     ; 233 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)      ; 0 (0)             ; 9 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div6|lpm_divide_ibo:auto_generated                                                             ; lpm_divide_ibo      ; work         ;
;             |abs_divider_nbg:divider|        ; 233 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (29)     ; 0 (0)             ; 9 (1)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div6|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider                                     ; abs_divider_nbg     ; work         ;
;                |alt_u_div_1ie:divider|       ; 189 (189)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (181)    ; 0 (0)             ; 8 (8)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div6|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|alt_u_div_1ie:divider               ; alt_u_div_1ie       ; work         ;
;                |lpm_abs_ab9:my_abs_num|      ; 14 (14)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div6|lpm_divide_ibo:auto_generated|abs_divider_nbg:divider|lpm_abs_ab9:my_abs_num              ; lpm_abs_ab9         ; work         ;
;       |lpm_divide:Div7|                      ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 481 (0)      ; 0 (0)             ; 14 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div7                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_jbo:auto_generated|     ; 495 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 481 (0)      ; 0 (0)             ; 14 (0)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div7|lpm_divide_jbo:auto_generated                                                             ; lpm_divide_jbo      ; work         ;
;             |abs_divider_obg:divider|        ; 495 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 481 (14)     ; 0 (0)             ; 14 (6)           ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div7|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                                     ; abs_divider_obg     ; work         ;
;                |alt_u_div_the:divider|       ; 445 (445)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 437 (437)    ; 0 (0)             ; 8 (8)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div7|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_the:divider               ; alt_u_div_the       ; work         ;
;                |lpm_abs_8b9:my_abs_num|      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Div7|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_8b9:my_abs_num              ; lpm_abs_8b9         ; work         ;
;       |lpm_divide:Mod0|                      ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_tll:auto_generated|     ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_tll:auto_generated                                                             ; lpm_divide_tll      ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 1105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_tll:auto_generated|sign_div_unsign_9nh:divider                                 ; sign_div_unsign_9nh ; work         ;
;                |alt_u_div_ske:divider|       ; 1105 (1105)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1105 (1105)  ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod0|lpm_divide_tll:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider           ; alt_u_div_ske       ; work         ;
;       |lpm_divide:Mod1|                      ; 1080 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1080 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1                                                                                           ; lpm_divide          ; work         ;
;          |lpm_divide_tll:auto_generated|     ; 1080 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1080 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_tll:auto_generated                                                             ; lpm_divide_tll      ; work         ;
;             |sign_div_unsign_9nh:divider|    ; 1080 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1080 (0)     ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_tll:auto_generated|sign_div_unsign_9nh:divider                                 ; sign_div_unsign_9nh ; work         ;
;                |alt_u_div_ske:divider|       ; 1080 (1080)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1080 (1080)  ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_divide:Mod1|lpm_divide_tll:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider           ; alt_u_div_ske       ; work         ;
;       |lpm_mult:Mult0|                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult0                                                                                            ; lpm_mult            ; work         ;
;          |mult_sks:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult0|mult_sks:auto_generated                                                                    ; mult_sks            ; work         ;
;       |lpm_mult:Mult1|                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult1                                                                                            ; lpm_mult            ; work         ;
;          |mult_pgs:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult1|mult_pgs:auto_generated                                                                    ; mult_pgs            ; work         ;
;       |lpm_mult:Mult2|                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult2                                                                                            ; lpm_mult            ; work         ;
;          |mult_pgs:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult2|mult_pgs:auto_generated                                                                    ; mult_pgs            ; work         ;
;       |lpm_mult:Mult3|                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult3                                                                                            ; lpm_mult            ; work         ;
;          |mult_pgs:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult3|mult_pgs:auto_generated                                                                    ; mult_pgs            ; work         ;
;       |lpm_mult:Mult4|                       ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult4                                                                                            ; lpm_mult            ; work         ;
;          |mult_pgs:auto_generated|           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|lpm_mult:Mult4|mult_pgs:auto_generated                                                                    ; mult_pgs            ; work         ;
;       |ram_ip:ram|                           ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram                                                                                                ; ram_ip              ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram|altsyncram:altsyncram_component                                                                ; altsyncram          ; work         ;
;             |altsyncram_8mo3:auto_generated| ; 0 (0)        ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |spectrum_analyzer|fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated                                 ; altsyncram_8mo3     ; work         ;
;    |i2s_receiver:i2s|                        ; 86 (86)      ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 71 (71)          ; 0          ; |spectrum_analyzer|i2s_receiver:i2s                                                                                                  ; i2s_receiver        ; work         ;
;    |plot_controller:plot|                    ; 1291 (804)   ; 640 (640)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 615 (137)    ; 318 (318)         ; 358 (349)        ; 0          ; |spectrum_analyzer|plot_controller:plot                                                                                              ; plot_controller     ; work         ;
;       |lpm_divide:Div0|                      ; 487 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 478 (0)      ; 0 (0)             ; 9 (0)            ; 0          ; |spectrum_analyzer|plot_controller:plot|lpm_divide:Div0                                                                              ; lpm_divide          ; work         ;
;          |lpm_divide_jbo:auto_generated|     ; 487 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 478 (0)      ; 0 (0)             ; 9 (0)            ; 0          ; |spectrum_analyzer|plot_controller:plot|lpm_divide:Div0|lpm_divide_jbo:auto_generated                                                ; lpm_divide_jbo      ; work         ;
;             |abs_divider_obg:divider|        ; 487 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 478 (12)     ; 0 (0)             ; 9 (0)            ; 0          ; |spectrum_analyzer|plot_controller:plot|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider                        ; abs_divider_obg     ; work         ;
;                |alt_u_div_the:divider|       ; 445 (445)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 441 (441)    ; 0 (0)             ; 4 (4)            ; 0          ; |spectrum_analyzer|plot_controller:plot|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|alt_u_div_the:divider  ; alt_u_div_the       ; work         ;
;                |lpm_abs_8b9:my_abs_num|      ; 30 (30)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 5 (5)            ; 0          ; |spectrum_analyzer|plot_controller:plot|lpm_divide:Div0|lpm_divide_jbo:auto_generated|abs_divider_obg:divider|lpm_abs_8b9:my_abs_num ; lpm_abs_8b9         ; work         ;
;    |queue:fifo|                              ; 1428 (1428)  ; 1408 (1408)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 714 (714)         ; 708 (708)        ; 0          ; |spectrum_analyzer|queue:fifo                                                                                                        ; queue               ; work         ;
;    |vga_controller:vga|                      ; 167 (167)    ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 20 (20)           ; 108 (108)        ; 0          ; |spectrum_analyzer|vga_controller:vga                                                                                                ; vga_controller      ; work         ;
+----------------------------------------------+--------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; red[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; h_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_sync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mic_vcc  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mic_gnd  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lrcl     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sclk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; din      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk                                   ;                   ;         ;
; din                                   ;                   ;         ;
;      - i2s_receiver:i2s|l_data_int~25 ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Decoder0~100                                                                  ; LCCOMB_X21_Y14_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~101                                                                  ; LCCOMB_X20_Y15_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~102                                                                  ; LCCOMB_X22_Y14_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~103                                                                  ; LCCOMB_X21_Y14_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~104                                                                  ; LCCOMB_X16_Y16_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~105                                                                  ; LCCOMB_X16_Y16_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~106                                                                  ; LCCOMB_X19_Y12_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~107                                                                  ; LCCOMB_X16_Y16_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~108                                                                  ; LCCOMB_X19_Y15_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~109                                                                  ; LCCOMB_X16_Y17_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~11                                                                   ; LCCOMB_X18_Y12_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~110                                                                  ; LCCOMB_X16_Y17_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~111                                                                  ; LCCOMB_X20_Y15_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~112                                                                  ; LCCOMB_X16_Y16_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~113                                                                  ; LCCOMB_X16_Y16_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~114                                                                  ; LCCOMB_X16_Y17_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~115                                                                  ; LCCOMB_X16_Y16_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~116                                                                  ; LCCOMB_X17_Y19_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~117                                                                  ; LCCOMB_X18_Y12_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~118                                                                  ; LCCOMB_X19_Y19_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~119                                                                  ; LCCOMB_X18_Y12_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~12                                                                   ; LCCOMB_X18_Y12_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~120                                                                  ; LCCOMB_X14_Y13_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~121                                                                  ; LCCOMB_X19_Y12_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~122                                                                  ; LCCOMB_X14_Y13_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~123                                                                  ; LCCOMB_X19_Y13_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~124                                                                  ; LCCOMB_X20_Y15_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~125                                                                  ; LCCOMB_X16_Y17_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~126                                                                  ; LCCOMB_X16_Y17_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~127                                                                  ; LCCOMB_X20_Y15_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~128                                                                  ; LCCOMB_X18_Y16_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~129                                                                  ; LCCOMB_X18_Y13_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~13                                                                   ; LCCOMB_X22_Y20_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~130                                                                  ; LCCOMB_X24_Y17_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~131                                                                  ; LCCOMB_X22_Y15_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~132                                                                  ; LCCOMB_X18_Y12_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~133                                                                  ; LCCOMB_X17_Y19_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~134                                                                  ; LCCOMB_X19_Y19_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~135                                                                  ; LCCOMB_X18_Y12_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~136                                                                  ; LCCOMB_X17_Y19_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~137                                                                  ; LCCOMB_X20_Y15_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~138                                                                  ; LCCOMB_X18_Y22_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~139                                                                  ; LCCOMB_X18_Y12_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~140                                                                  ; LCCOMB_X15_Y18_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~141                                                                  ; LCCOMB_X16_Y17_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~142                                                                  ; LCCOMB_X16_Y17_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~143                                                                  ; LCCOMB_X17_Y19_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~144                                                                  ; LCCOMB_X18_Y19_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~145                                                                  ; LCCOMB_X16_Y17_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~146                                                                  ; LCCOMB_X18_Y22_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~147                                                                  ; LCCOMB_X17_Y19_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~148                                                                  ; LCCOMB_X20_Y15_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~149                                                                  ; LCCOMB_X16_Y13_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~15                                                                   ; LCCOMB_X24_Y17_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~150                                                                  ; LCCOMB_X16_Y16_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~151                                                                  ; LCCOMB_X18_Y12_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~17                                                                   ; LCCOMB_X27_Y15_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~18                                                                   ; LCCOMB_X27_Y15_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~19                                                                   ; LCCOMB_X24_Y17_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~2                                                                    ; LCCOMB_X19_Y12_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~21                                                                   ; LCCOMB_X25_Y19_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~23                                                                   ; LCCOMB_X26_Y19_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~24                                                                   ; LCCOMB_X26_Y19_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~25                                                                   ; LCCOMB_X24_Y17_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~27                                                                   ; LCCOMB_X22_Y17_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~29                                                                   ; LCCOMB_X24_Y17_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~30                                                                   ; LCCOMB_X26_Y18_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~31                                                                   ; LCCOMB_X22_Y20_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~32                                                                   ; LCCOMB_X27_Y14_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~33                                                                   ; LCCOMB_X30_Y17_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~34                                                                   ; LCCOMB_X27_Y18_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~35                                                                   ; LCCOMB_X29_Y14_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~36                                                                   ; LCCOMB_X26_Y14_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~37                                                                   ; LCCOMB_X30_Y17_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~38                                                                   ; LCCOMB_X27_Y15_N12 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~39                                                                   ; LCCOMB_X29_Y14_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~40                                                                   ; LCCOMB_X24_Y17_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~41                                                                   ; LCCOMB_X27_Y19_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~42                                                                   ; LCCOMB_X19_Y12_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~43                                                                   ; LCCOMB_X30_Y14_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~45                                                                   ; LCCOMB_X25_Y19_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~47                                                                   ; LCCOMB_X25_Y20_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~48                                                                   ; LCCOMB_X24_Y17_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~49                                                                   ; LCCOMB_X24_Y20_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~5                                                                    ; LCCOMB_X24_Y17_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~50                                                                   ; LCCOMB_X30_Y15_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~51                                                                   ; LCCOMB_X29_Y13_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~52                                                                   ; LCCOMB_X18_Y12_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~53                                                                   ; LCCOMB_X30_Y15_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~54                                                                   ; LCCOMB_X30_Y16_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~55                                                                   ; LCCOMB_X30_Y13_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~56                                                                   ; LCCOMB_X27_Y15_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~57                                                                   ; LCCOMB_X24_Y17_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~58                                                                   ; LCCOMB_X25_Y16_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~59                                                                   ; LCCOMB_X26_Y19_N18 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~6                                                                    ; LCCOMB_X24_Y17_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~60                                                                   ; LCCOMB_X22_Y20_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~61                                                                   ; LCCOMB_X24_Y17_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~63                                                                   ; LCCOMB_X27_Y19_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~65                                                                   ; LCCOMB_X24_Y18_N22 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~66                                                                   ; LCCOMB_X26_Y22_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~67                                                                   ; LCCOMB_X27_Y19_N0  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~68                                                                   ; LCCOMB_X25_Y15_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~69                                                                   ; LCCOMB_X27_Y15_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~7                                                                    ; LCCOMB_X23_Y19_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~70                                                                   ; LCCOMB_X18_Y12_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~71                                                                   ; LCCOMB_X24_Y15_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~72                                                                   ; LCCOMB_X30_Y18_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~73                                                                   ; LCCOMB_X27_Y15_N6  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~74                                                                   ; LCCOMB_X29_Y18_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~75                                                                   ; LCCOMB_X23_Y18_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~76                                                                   ; LCCOMB_X24_Y15_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~77                                                                   ; LCCOMB_X26_Y17_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~78                                                                   ; LCCOMB_X24_Y13_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~79                                                                   ; LCCOMB_X24_Y15_N26 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~81                                                                   ; LCCOMB_X16_Y16_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~83                                                                   ; LCCOMB_X23_Y16_N10 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~85                                                                   ; LCCOMB_X16_Y16_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~87                                                                   ; LCCOMB_X18_Y12_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~89                                                                   ; LCCOMB_X15_Y16_N30 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~9                                                                    ; LCCOMB_X22_Y20_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~91                                                                   ; LCCOMB_X19_Y16_N4  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~93                                                                   ; LCCOMB_X15_Y16_N28 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~95                                                                   ; LCCOMB_X17_Y19_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~96                                                                   ; LCCOMB_X19_Y12_N24 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~97                                                                   ; LCCOMB_X20_Y17_N16 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~98                                                                   ; LCCOMB_X24_Y17_N8  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Decoder0~99                                                                   ; LCCOMB_X17_Y19_N14 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1481    ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clk                                                                           ; PIN_P11            ; 4424    ; Clock                    ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clk                                                                           ; PIN_P11            ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; fft:fft|Selector128~4                                                         ; LCCOMB_X36_Y35_N22 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|addrA[1]~3                                                            ; LCCOMB_X36_Y35_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|butterfly:butterfly|state.read_from_rom                               ; FF_X50_Y32_N25     ; 23      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|butterfly:butterfly|state.trns1                                       ; FF_X50_Y32_N27     ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|butterfly:butterfly|state.trns2                                       ; FF_X50_Y32_N19     ; 66      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|counter_m[7]~14                                                       ; LCCOMB_X35_Y35_N0  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|counter_n[1]~6                                                        ; LCCOMB_X36_Y32_N6  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|dataAi[11]~0                                                          ; LCCOMB_X36_Y32_N22 ; 68      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|done                                                                  ; FF_X35_Y33_N9      ; 643     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[0][0]~66                                                     ; LCCOMB_X34_Y26_N16 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[10][0]~53                                                    ; LCCOMB_X34_Y24_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[11][0]~69                                                    ; LCCOMB_X39_Y22_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[12][0]~67                                                    ; LCCOMB_X38_Y25_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[13][0]~63                                                    ; LCCOMB_X41_Y20_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[14][0]~55                                                    ; LCCOMB_X34_Y21_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[15][0]~75                                                    ; LCCOMB_X38_Y21_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[16][0]~16                                                    ; LCCOMB_X39_Y27_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[17][0]~6                                                     ; LCCOMB_X40_Y20_N22 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[18][0]~12                                                    ; LCCOMB_X30_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[19][0]~23                                                    ; LCCOMB_X41_Y18_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[1][0]~61                                                     ; LCCOMB_X37_Y22_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[20][0]~14                                                    ; LCCOMB_X40_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[21][0]~4                                                     ; LCCOMB_X40_Y21_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[22][0]~10                                                    ; LCCOMB_X34_Y25_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[23][0]~21                                                    ; LCCOMB_X38_Y20_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[24][0]~15                                                    ; LCCOMB_X39_Y27_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[25][0]~2                                                     ; LCCOMB_X41_Y21_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[26][0]~11                                                    ; LCCOMB_X38_Y26_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[27][0]~19                                                    ; LCCOMB_X39_Y19_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[28][0]~17                                                    ; LCCOMB_X39_Y25_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[29][0]~8                                                     ; LCCOMB_X42_Y21_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[2][0]~54                                                     ; LCCOMB_X35_Y22_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[30][0]~13                                                    ; LCCOMB_X35_Y25_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[31][0]~25                                                    ; LCCOMB_X38_Y19_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[32][0]~41                                                    ; LCCOMB_X42_Y26_N26 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[33][0]~36                                                    ; LCCOMB_X41_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[34][0]~29                                                    ; LCCOMB_X39_Y26_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[35][0]~48                                                    ; LCCOMB_X41_Y22_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[36][0]~39                                                    ; LCCOMB_X32_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[37][0]~34                                                    ; LCCOMB_X39_Y23_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[38][0]~27                                                    ; LCCOMB_X37_Y26_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[39][0]~46                                                    ; LCCOMB_X42_Y22_N8  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[3][0]~73                                                     ; LCCOMB_X37_Y20_N28 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[40][0]~40                                                    ; LCCOMB_X42_Y24_N8  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[41][0]~32                                                    ; LCCOMB_X40_Y23_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[42][0]~28                                                    ; LCCOMB_X39_Y24_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[43][0]~44                                                    ; LCCOMB_X42_Y23_N22 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[44][0]~42                                                    ; LCCOMB_X43_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[45][0]~38                                                    ; LCCOMB_X41_Y23_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[46][0]~30                                                    ; LCCOMB_X36_Y24_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[47][0]~50                                                    ; LCCOMB_X39_Y21_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[48][0]~92                                                    ; LCCOMB_X37_Y27_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[49][0]~90                                                    ; LCCOMB_X38_Y23_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[4][0]~64                                                     ; LCCOMB_X35_Y23_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[50][0]~91                                                    ; LCCOMB_X38_Y27_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[51][0]~94                                                    ; LCCOMB_X37_Y23_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[52][0]~80                                                    ; LCCOMB_X36_Y23_N2  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[53][0]~79                                                    ; LCCOMB_X37_Y21_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[54][0]~77                                                    ; LCCOMB_X35_Y28_N4  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[55][0]~82                                                    ; LCCOMB_X37_Y19_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[56][0]~86                                                    ; LCCOMB_X37_Y24_N16 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[57][0]~84                                                    ; LCCOMB_X39_Y20_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[58][0]~85                                                    ; LCCOMB_X35_Y24_N22 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[59][0]~88                                                    ; LCCOMB_X40_Y18_N30 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[5][0]~59                                                     ; LCCOMB_X40_Y22_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[60][0]~98                                                    ; LCCOMB_X32_Y14_N20 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[61][0]~97                                                    ; LCCOMB_X40_Y19_N24 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[62][0]~95                                                    ; LCCOMB_X35_Y21_N12 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[63][0]~100                                                   ; LCCOMB_X36_Y19_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[6][0]~52                                                     ; LCCOMB_X31_Y24_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[7][0]~71                                                     ; LCCOMB_X38_Y22_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[8][0]~65                                                     ; LCCOMB_X36_Y22_N18 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|new_data[9][0]~57                                                     ; LCCOMB_X42_Y20_N10 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|pair_counter[4]~28                                                    ; LCCOMB_X31_Y34_N4  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; fft:fft|pair_counter[4]~29                                                    ; LCCOMB_X30_Y35_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|res[17][3]~0                                                          ; LCCOMB_X35_Y33_N6  ; 642     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.butterfly_step                                                ; FF_X36_Y33_N13     ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.save_data                                                     ; FF_X36_Y32_N29     ; 70      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft:fft|state_m.transform                                                     ; FF_X36_Y35_N25     ; 50      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; fft:fft|wait_counter[2]~0                                                     ; LCCOMB_X35_Y33_N2  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; fft:fft|wr                                                                    ; FF_X36_Y32_N25     ; 3       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; i2s_receiver:i2s|l_data[23]~0                                                 ; LCCOMB_X30_Y3_N30  ; 15      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; i2s_receiver:i2s|l_data_int[23]~2                                             ; LCCOMB_X30_Y3_N26  ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; plot_controller:plot|process_0~21                                             ; LCCOMB_X54_Y12_N16 ; 640     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; queue:fifo|process_0~0                                                        ; LCCOMB_X23_Y8_N6   ; 1408    ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; state                                                                         ; FF_X34_Y9_N9       ; 35      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; vga_controller:vga|Equal0~11                                                  ; LCCOMB_X57_Y15_N2  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 1481    ; 803                                  ; Global Clock         ; GCLK18           ; --                        ;
; clk                                                                           ; PIN_P11  ; 4424    ; 751                                  ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; queue:fifo|process_0~0            ; 1408    ;
; fft:fft|done                      ; 643     ;
; fft:fft|res[17][3]~0              ; 642     ;
; plot_controller:plot|process_0~21 ; 640     ;
+-----------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                         ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; fft:fft|ram_ip:ram|altsyncram:altsyncram_component|altsyncram_8mo3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X53_Y26_N0, M9K_X53_Y23_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 9           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 17          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fft:fft|lpm_mult:Mult4|mult_pgs:auto_generated|mac_out2                         ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult4|mult_pgs:auto_generated|mac_mult1                     ;                            ; DSPMULT_X48_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|lpm_mult:Mult3|mult_pgs:auto_generated|mac_out2                         ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult3|mult_pgs:auto_generated|mac_mult1                     ;                            ; DSPMULT_X48_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|lpm_mult:Mult2|mult_pgs:auto_generated|mac_out2                         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult2|mult_pgs:auto_generated|mac_mult1                     ;                            ; DSPMULT_X28_Y25_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|lpm_mult:Mult1|mult_pgs:auto_generated|mac_out2                         ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|lpm_mult:Mult1|mult_pgs:auto_generated|mac_mult1                     ;                            ; DSPMULT_X48_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly|lpm_mult:Mult2|mult_mgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y33_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly|lpm_mult:Mult3|mult_ogs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y32_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly|lpm_mult:Mult0|mult_ogs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y30_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft:fft|butterfly:butterfly|lpm_mult:Mult1|mult_mgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y31_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_out2                         ; Simple Multiplier (9-bit)  ; DSPOUT_X48_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft:fft|lpm_mult:Mult0|mult_sks:auto_generated|mac_mult1                     ;                            ; DSPMULT_X48_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 17,896 / 148,641 ( 12 % ) ;
; C16 interconnects     ; 165 / 5,382 ( 3 % )       ;
; C4 interconnects      ; 9,396 / 106,704 ( 9 % )   ;
; Direct links          ; 2,991 / 148,641 ( 2 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 6,264 / 49,760 ( 13 % )   ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 217 / 5,406 ( 4 % )       ;
; R4 interconnects      ; 10,947 / 147,764 ( 7 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.04) ; Number of LABs  (Total = 976) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 70                            ;
; 2                                           ; 34                            ;
; 3                                           ; 17                            ;
; 4                                           ; 14                            ;
; 5                                           ; 7                             ;
; 6                                           ; 7                             ;
; 7                                           ; 5                             ;
; 8                                           ; 6                             ;
; 9                                           ; 16                            ;
; 10                                          ; 14                            ;
; 11                                          ; 22                            ;
; 12                                          ; 31                            ;
; 13                                          ; 43                            ;
; 14                                          ; 44                            ;
; 15                                          ; 90                            ;
; 16                                          ; 556                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.14) ; Number of LABs  (Total = 976) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 565                           ;
; 1 Clock enable                     ; 307                           ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 227                           ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.18) ; Number of LABs  (Total = 976) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 36                            ;
; 2                                            ; 45                            ;
; 3                                            ; 14                            ;
; 4                                            ; 25                            ;
; 5                                            ; 9                             ;
; 6                                            ; 5                             ;
; 7                                            ; 9                             ;
; 8                                            ; 9                             ;
; 9                                            ; 9                             ;
; 10                                           ; 9                             ;
; 11                                           ; 11                            ;
; 12                                           ; 24                            ;
; 13                                           ; 17                            ;
; 14                                           ; 84                            ;
; 15                                           ; 53                            ;
; 16                                           ; 172                           ;
; 17                                           ; 14                            ;
; 18                                           ; 15                            ;
; 19                                           ; 16                            ;
; 20                                           ; 14                            ;
; 21                                           ; 12                            ;
; 22                                           ; 16                            ;
; 23                                           ; 13                            ;
; 24                                           ; 19                            ;
; 25                                           ; 26                            ;
; 26                                           ; 25                            ;
; 27                                           ; 40                            ;
; 28                                           ; 52                            ;
; 29                                           ; 61                            ;
; 30                                           ; 61                            ;
; 31                                           ; 31                            ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.02) ; Number of LABs  (Total = 976) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 110                           ;
; 2                                               ; 59                            ;
; 3                                               ; 55                            ;
; 4                                               ; 28                            ;
; 5                                               ; 33                            ;
; 6                                               ; 38                            ;
; 7                                               ; 88                            ;
; 8                                               ; 84                            ;
; 9                                               ; 105                           ;
; 10                                              ; 108                           ;
; 11                                              ; 60                            ;
; 12                                              ; 42                            ;
; 13                                              ; 41                            ;
; 14                                              ; 33                            ;
; 15                                              ; 28                            ;
; 16                                              ; 53                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 1                             ;
; 23                                              ; 2                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.51) ; Number of LABs  (Total = 976) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 16                            ;
; 3                                            ; 39                            ;
; 4                                            ; 33                            ;
; 5                                            ; 27                            ;
; 6                                            ; 23                            ;
; 7                                            ; 20                            ;
; 8                                            ; 23                            ;
; 9                                            ; 51                            ;
; 10                                           ; 43                            ;
; 11                                           ; 51                            ;
; 12                                           ; 46                            ;
; 13                                           ; 51                            ;
; 14                                           ; 36                            ;
; 15                                           ; 27                            ;
; 16                                           ; 49                            ;
; 17                                           ; 56                            ;
; 18                                           ; 34                            ;
; 19                                           ; 16                            ;
; 20                                           ; 22                            ;
; 21                                           ; 19                            ;
; 22                                           ; 26                            ;
; 23                                           ; 18                            ;
; 24                                           ; 23                            ;
; 25                                           ; 12                            ;
; 26                                           ; 19                            ;
; 27                                           ; 36                            ;
; 28                                           ; 32                            ;
; 29                                           ; 28                            ;
; 30                                           ; 24                            ;
; 31                                           ; 24                            ;
; 32                                           ; 19                            ;
; 33                                           ; 14                            ;
; 34                                           ; 5                             ;
; 35                                           ; 11                            ;
; 36                                           ; 0                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 21        ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 21        ; 21        ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 21           ; 0         ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ; 21           ; 19           ; 21           ; 21           ; 19           ; 21           ; 21           ; 21           ; 21           ; 0         ; 0         ; 0         ; 21           ; 21           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; red[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; red[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; green[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; blue[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; h_sync             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; v_sync             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mic_vcc            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mic_gnd            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sel                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; lrcl               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sclk               ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; din                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                   ;
+------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------------+----------------------+-------------------+
; bclk|altpll_component|auto_generated|pll1|clk[0],clk ; clk                  ; 1640.0            ;
; bclk|altpll_component|auto_generated|pll1|clk[0]     ; clk                  ; 42.2              ;
+------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                      ;
+-------------------------+----------------------+-------------------+
; Source Register         ; Destination Register ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; queue:fifo|data[82][3]  ; do_i[120][3]         ; 7.498             ;
; queue:fifo|data[83][3]  ; do_i[120][3]         ; 7.498             ;
; do_i_cnt[2]             ; do_i[120][3]         ; 7.498             ;
; do_i_cnt[0]             ; do_i[120][3]         ; 7.498             ;
; queue:fifo|data[87][3]  ; do_i[120][3]         ; 7.417             ;
; queue:fifo|data[86][3]  ; do_i[120][3]         ; 7.403             ;
; queue:fifo|data[94][3]  ; do_i[120][3]         ; 7.228             ;
; queue:fifo|data[81][3]  ; do_i[120][3]         ; 7.213             ;
; queue:fifo|data[90][3]  ; do_i[120][3]         ; 7.102             ;
; queue:fifo|data[91][3]  ; do_i[120][3]         ; 7.102             ;
; queue:fifo|data[80][3]  ; do_i[120][3]         ; 6.988             ;
; queue:fifo|data[84][3]  ; do_i[120][3]         ; 6.988             ;
; queue:fifo|data[89][3]  ; do_i[120][3]         ; 6.967             ;
; queue:fifo|data[85][3]  ; do_i[120][3]         ; 6.927             ;
; queue:fifo|data[95][3]  ; do_i[120][3]         ; 6.854             ;
; queue:fifo|data[88][3]  ; do_i[120][3]         ; 6.751             ;
; queue:fifo|data[92][3]  ; do_i[120][3]         ; 6.751             ;
; queue:fifo|data[93][3]  ; do_i[120][3]         ; 6.751             ;
; queue:fifo|data[51][3]  ; do_i[120][3]         ; 6.698             ;
; queue:fifo|data[60][3]  ; do_i[120][3]         ; 6.661             ;
; queue:fifo|data[73][3]  ; do_i[120][3]         ; 6.659             ;
; queue:fifo|data[75][3]  ; do_i[120][3]         ; 6.638             ;
; queue:fifo|data[39][7]  ; do_i[73][7]          ; 6.601             ;
; queue:fifo|data[121][3] ; do_i[120][3]         ; 6.585             ;
; queue:fifo|data[126][3] ; do_i[120][3]         ; 6.531             ;
; queue:fifo|data[105][3] ; do_i[120][3]         ; 6.524             ;
; queue:fifo|data[55][3]  ; do_i[120][3]         ; 6.522             ;
; queue:fifo|data[70][8]  ; do_i[65][8]          ; 6.511             ;
; queue:fifo|data[102][8] ; do_i[65][8]          ; 6.511             ;
; do_i_cnt[5]             ; do_i[65][8]          ; 6.511             ;
; do_i_cnt[3]             ; do_i[65][8]          ; 6.511             ;
; queue:fifo|data[34][7]  ; do_i[73][7]          ; 6.495             ;
; queue:fifo|data[42][7]  ; do_i[73][7]          ; 6.495             ;
; queue:fifo|data[116][8] ; do_i[65][8]          ; 6.491             ;
; queue:fifo|data[35][7]  ; do_i[73][7]          ; 6.489             ;
; queue:fifo|data[43][7]  ; do_i[73][7]          ; 6.489             ;
; queue:fifo|data[110][3] ; do_i[120][3]         ; 6.489             ;
; queue:fifo|data[72][3]  ; do_i[120][3]         ; 6.474             ;
; queue:fifo|data[76][3]  ; do_i[120][3]         ; 6.474             ;
; queue:fifo|data[95][8]  ; do_i[65][8]          ; 6.473             ;
; queue:fifo|data[120][3] ; do_i[120][3]         ; 6.473             ;
; queue:fifo|data[122][3] ; do_i[120][3]         ; 6.473             ;
; do_i_cnt[1]             ; do_i[120][3]         ; 6.473             ;
; queue:fifo|data[82][0]  ; do_i[127][0]         ; 6.471             ;
; queue:fifo|data[83][0]  ; do_i[127][0]         ; 6.471             ;
; queue:fifo|data[86][0]  ; do_i[127][0]         ; 6.471             ;
; queue:fifo|data[87][0]  ; do_i[127][0]         ; 6.471             ;
; queue:fifo|data[53][3]  ; do_i[120][3]         ; 6.459             ;
; queue:fifo|data[61][3]  ; do_i[120][3]         ; 6.459             ;
; queue:fifo|data[52][3]  ; do_i[120][3]         ; 6.453             ;
; queue:fifo|data[54][3]  ; do_i[120][3]         ; 6.453             ;
; queue:fifo|data[62][7]  ; do_i[73][7]          ; 6.451             ;
; queue:fifo|data[13][8]  ; do_i[65][8]          ; 6.449             ;
; queue:fifo|data[29][8]  ; do_i[65][8]          ; 6.449             ;
; do_i_cnt[4]             ; do_i[65][8]          ; 6.449             ;
; queue:fifo|data[78][8]  ; do_i[65][8]          ; 6.433             ;
; queue:fifo|data[110][8] ; do_i[65][8]          ; 6.433             ;
; queue:fifo|data[38][7]  ; do_i[73][7]          ; 6.428             ;
; queue:fifo|data[46][7]  ; do_i[73][7]          ; 6.428             ;
; queue:fifo|data[36][8]  ; do_i[65][8]          ; 6.423             ;
; queue:fifo|data[118][8] ; do_i[65][8]          ; 6.409             ;
; queue:fifo|data[35][3]  ; do_i[120][3]         ; 6.409             ;
; queue:fifo|data[43][3]  ; do_i[120][3]         ; 6.409             ;
; queue:fifo|data[59][3]  ; do_i[120][3]         ; 6.409             ;
; queue:fifo|data[47][8]  ; do_i[65][8]          ; 6.404             ;
; queue:fifo|data[87][8]  ; do_i[65][8]          ; 6.395             ;
; queue:fifo|data[124][3] ; do_i[120][3]         ; 6.395             ;
; queue:fifo|data[125][3] ; do_i[120][3]         ; 6.395             ;
; queue:fifo|data[54][7]  ; do_i[73][7]          ; 6.393             ;
; queue:fifo|data[74][3]  ; do_i[120][3]         ; 6.353             ;
; queue:fifo|data[78][3]  ; do_i[120][3]         ; 6.353             ;
; queue:fifo|data[118][3] ; do_i[120][3]         ; 6.351             ;
; queue:fifo|data[12][8]  ; do_i[65][8]          ; 6.346             ;
; queue:fifo|data[28][8]  ; do_i[65][8]          ; 6.346             ;
; queue:fifo|data[44][8]  ; do_i[65][8]          ; 6.346             ;
; queue:fifo|data[60][8]  ; do_i[65][8]          ; 6.346             ;
; queue:fifo|data[37][7]  ; do_i[73][7]          ; 6.344             ;
; queue:fifo|data[71][8]  ; do_i[65][8]          ; 6.343             ;
; queue:fifo|data[103][8] ; do_i[65][8]          ; 6.343             ;
; queue:fifo|data[60][7]  ; do_i[73][7]          ; 6.343             ;
; queue:fifo|data[61][7]  ; do_i[73][7]          ; 6.343             ;
; queue:fifo|data[52][7]  ; do_i[73][7]          ; 6.328             ;
; queue:fifo|data[53][7]  ; do_i[73][7]          ; 6.328             ;
; queue:fifo|data[104][3] ; do_i[120][3]         ; 6.324             ;
; queue:fifo|data[108][3] ; do_i[120][3]         ; 6.324             ;
; queue:fifo|data[79][8]  ; do_i[65][8]          ; 6.323             ;
; queue:fifo|data[111][8] ; do_i[65][8]          ; 6.323             ;
; queue:fifo|data[45][8]  ; do_i[65][8]          ; 6.319             ;
; queue:fifo|data[27][8]  ; do_i[65][8]          ; 6.317             ;
; queue:fifo|data[86][8]  ; do_i[65][8]          ; 6.314             ;
; queue:fifo|data[94][8]  ; do_i[65][8]          ; 6.314             ;
; queue:fifo|data[15][8]  ; do_i[65][8]          ; 6.291             ;
; queue:fifo|data[31][8]  ; do_i[65][8]          ; 6.291             ;
; queue:fifo|data[25][8]  ; do_i[65][8]          ; 6.284             ;
; queue:fifo|data[63][3]  ; do_i[120][3]         ; 6.281             ;
; queue:fifo|data[39][3]  ; do_i[120][3]         ; 6.277             ;
; queue:fifo|data[11][8]  ; do_i[65][8]          ; 6.251             ;
; queue:fifo|data[43][8]  ; do_i[65][8]          ; 6.251             ;
; queue:fifo|data[57][7]  ; do_i[73][7]          ; 6.214             ;
; queue:fifo|data[4][8]   ; do_i[65][8]          ; 6.209             ;
+-------------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "spectrum_analyzer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 3, clock division of 53, and phase shift of 0 degrees (0 ps) for bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] port File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spectrum_analyzer.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 6 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 32 register duplicates
Warning (15064): PLL "bclk:bclk|altpll:altpll_component|bclk_altpll:auto_generated|pll1" output port clk[0] feeds output pin "sclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/tomek/vhdl/spctr/spectrum_analyzer/db/bclk_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:12
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:15
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.5% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X22_Y11 to location X32_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:53
Info (11888): Total time spent on timing analysis during the Fitter is 17.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:26
Warning (169177): 2 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at P11 File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 9
    Info (169178): Pin din uses I/O standard 3.3-V LVTTL at AB9 File: /home/tomek/vhdl/spctr/spectrum_analyzer/spectrum_analyzer.vhd Line: 19
Info (144001): Generated suppressed messages file /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1001 megabytes
    Info: Processing ended: Mon Oct 24 11:05:15 2022
    Info: Elapsed time: 00:03:15
    Info: Total CPU time (on all processors): 00:04:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/tomek/vhdl/spctr/spectrum_analyzer/output_files/spectrum_analyzer.fit.smsg.


