<stg><name>memcachedPipeline_ht_outputLogic</name>


<trans_list>

<trans id="177" from="1" to="2">
<condition id="183">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="25" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:16  %olState_load = load i2* @olState, align 1

]]></node>
<StgValue><ssdm name="olState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="26" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:17  %ol_keyLength_V_load = load i8* @ol_keyLength_V, align 1

]]></node>
<StgValue><ssdm name="ol_keyLength_V_load"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="27" bw="16" op_0_bw="16">
<![CDATA[
codeRepl:18  %ol_valueLength_V_load = load i16* @ol_valueLength_V, align 2

]]></node>
<StgValue><ssdm name="ol_valueLength_V_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="28" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
codeRepl:19  switch i2 %olState_load, label %._crit_edge798 [
    i2 0, label %0
    i2 -2, label %7
    i2 -1, label %11
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="olState_load" val="3"/>
</and_exp></or_exp>
</condition>

<node id="30" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_s = icmp eq i8 %ol_keyLength_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="olState_load" val="3"/>
</and_exp></or_exp>
</condition>

<node id="31" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_s, label %._crit_edge828, label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_52 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_52"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="34" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_52, label %._crit_edge828, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge828:0  %tmp_175 = icmp eq i16 %ol_valueLength_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
</and_exp></or_exp>
</condition>

<node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge828:1  br i1 %tmp_175, label %._crit_edge832, label %13

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_55 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_55"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
</and_exp></or_exp>
</condition>

<node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_55, label %._crit_edge832, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="42" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge832:0  br i1 %tmp_s, label %._crit_edge836, label %._crit_edge837

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="44" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge837:0  %tmp_V_61 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_61"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge837:1  %tmp_178 = icmp ugt i8 %ol_keyLength_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge837:2  %tmp_179 = add i8 %ol_keyLength_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_179"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge837:3  %tmp_459_s = select i1 %tmp_178, i8 %tmp_179, i8 0

]]></node>
<StgValue><ssdm name="tmp_459_s"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="48" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge837:4  br label %._crit_edge836

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge836:0  %tmp_keyValid_V_14 = phi i1 [ false, %._crit_edge832 ], [ true, %._crit_edge837 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V_14"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="51" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge836:1  %ol_keyLength_V_load_8 = phi i8 [ %ol_keyLength_V_load, %._crit_edge832 ], [ %tmp_459_s, %._crit_edge837 ]

]]></node>
<StgValue><ssdm name="ol_keyLength_V_load_8"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge836:3  br i1 %tmp_175, label %._crit_edge838, label %._crit_edge839

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge839:0  %tmp_V_62 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_62"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge839:1  %tmp_184 = icmp ugt i16 %ol_valueLength_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_184"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge839:2  %tmp_185 = add i16 %ol_valueLength_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_185"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="58" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge839:3  %tmp_469_s = select i1 %tmp_184, i16 %tmp_185, i16 0

]]></node>
<StgValue><ssdm name="tmp_469_s"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge839:4  store i16 %tmp_469_s, i16* @ol_valueLength_V, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="0"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="60" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge839:5  br label %._crit_edge838

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge838:0  %tmp_190 = phi i16 [ %tmp_469_s, %._crit_edge839 ], [ %ol_valueLength_V_load, %._crit_edge836 ]

]]></node>
<StgValue><ssdm name="tmp_190"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge838:3  %tmp_191 = icmp eq i16 %tmp_190, 0

]]></node>
<StgValue><ssdm name="tmp_191"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge838:4  %tmp_192 = icmp eq i8 %ol_keyLength_V_load_8, 0

]]></node>
<StgValue><ssdm name="tmp_192"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge838:5  %or_cond = and i1 %tmp_191, %tmp_192

]]></node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @olState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
<literal name="or_cond" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge840

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge840:3  br label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="32">
<or_exp><and_exp><literal name="olState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_50 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @hashMdBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_50"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="32">
<or_exp><and_exp><literal name="olState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_50, label %8, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_173 = icmp eq i8 %ol_keyLength_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_173"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
</and_exp></or_exp>
</condition>

<node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_173, label %._crit_edge813, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_53 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_53"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
</and_exp></or_exp>
</condition>

<node id="85" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_53, label %._crit_edge813, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge813:0  %tmp_176 = icmp eq i16 %ol_valueLength_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
</and_exp></or_exp>
</condition>

<node id="88" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge813:1  br i1 %tmp_176, label %._crit_edge817, label %10

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_56 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_56"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_56, label %._crit_edge817, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
._crit_edge817:0  %tmp_V_58 = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_58"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="124" op_0_bw="128">
<![CDATA[
._crit_edge817:1  %outputWord_metadata_V = trunc i128 %tmp_V_58 to i124

]]></node>
<StgValue><ssdm name="outputWord_metadata_V"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge817:2  br i1 %tmp_173, label %._crit_edge821, label %._crit_edge822

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge822:0  %tmp_V_59 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_59"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge822:1  %tmp_182 = icmp ugt i8 %ol_keyLength_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_182"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge822:2  %tmp_183 = add i8 %ol_keyLength_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_183"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge822:3  %tmp_462_s = select i1 %tmp_182, i8 %tmp_183, i8 0

]]></node>
<StgValue><ssdm name="tmp_462_s"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="0"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge822:4  br label %._crit_edge821

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge821:0  %tmp_keyValid_V = phi i1 [ false, %._crit_edge817 ], [ true, %._crit_edge822 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge821:1  %ol_keyLength_V_load_9 = phi i8 [ %ol_keyLength_V_load, %._crit_edge817 ], [ %tmp_462_s, %._crit_edge822 ]

]]></node>
<StgValue><ssdm name="ol_keyLength_V_load_9"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge821:3  br i1 %tmp_176, label %._crit_edge823, label %._crit_edge824

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge824:0  %tmp_V_60 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_60"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge824:1  %tmp_188 = icmp ugt i16 %ol_valueLength_V_load, 8

]]></node>
<StgValue><ssdm name="tmp_188"/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge824:2  %tmp_189 = add i16 %ol_valueLength_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_189"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge824:3  %tmp_470_s = select i1 %tmp_188, i16 %tmp_189, i16 0

]]></node>
<StgValue><ssdm name="tmp_470_s"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge824:4  store i16 %tmp_470_s, i16* @ol_valueLength_V, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="0"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge824:5  br label %._crit_edge823

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge823:0  %tmp_193 = phi i16 [ %tmp_470_s, %._crit_edge824 ], [ %ol_valueLength_V_load, %._crit_edge821 ]

]]></node>
<StgValue><ssdm name="tmp_193"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge823:3  %tmp_194 = icmp eq i16 %tmp_193, 0

]]></node>
<StgValue><ssdm name="tmp_194"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge823:4  %tmp_195 = icmp eq i8 %ol_keyLength_V_load_9, 0

]]></node>
<StgValue><ssdm name="tmp_195"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge823:6  %not_tmp_EOP_V_demorgan = and i1 %tmp_194, %tmp_195

]]></node>
<StgValue><ssdm name="not_tmp_EOP_V_demorgan"/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="122" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge823:7  %not_tmp_EOP_V = xor i1 %not_tmp_EOP_V_demorgan, true

]]></node>
<StgValue><ssdm name="not_tmp_EOP_V"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
._crit_edge823:8  %storemerge34_cast = select i1 %not_tmp_EOP_V, i2 -1, i2 0

]]></node>
<StgValue><ssdm name="storemerge34_cast"/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="124" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge823:9  store i2 %storemerge34_cast, i2* @olState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="127" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge823:12  br label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="olState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="129" bw="1" op_0_bw="1" op_1_bw="57" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i57P(i57* @memWr2out_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="62">
<or_exp><and_exp><literal name="olState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
:0  %tmp_51 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i128P(i128* @hashMdBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_51"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_51, label %2, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="135" bw="57" op_0_bw="57" op_1_bw="57">
<![CDATA[
:0  %tmp139 = call i57 @_ssdm_op_Read.ap_fifo.volatile.i57P(i57* @memWr2out_V) nounwind

]]></node>
<StgValue><ssdm name="tmp139"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="136" bw="16" op_0_bw="16" op_1_bw="57" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %tmp_valueLength_V_load_new = call i16 @_ssdm_op_PartSelect.i16.i57.i32.i32(i57 %tmp139, i32 32, i32 47)

]]></node>
<StgValue><ssdm name="tmp_valueLength_V_load_new"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="8" op_0_bw="8" op_1_bw="57" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %tmp_operation_V_load_new = call i8 @_ssdm_op_PartSelect.i8.i57.i32.i32(i57 %tmp139, i32 48, i32 55)

]]></node>
<StgValue><ssdm name="tmp_operation_V_load_new"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="138" bw="1" op_0_bw="1" op_1_bw="57" op_2_bw="32">
<![CDATA[
:3  %tmp_351 = call i1 @_ssdm_op_BitSelect.i1.i57.i32(i57 %tmp139, i32 56)

]]></node>
<StgValue><ssdm name="tmp_351"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:4  %tmp_V = call i128 @_ssdm_op_Read.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="140" bw="8" op_0_bw="128">
<![CDATA[
:5  %tmp_352 = trunc i128 %tmp_V to i8

]]></node>
<StgValue><ssdm name="tmp_352"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="141" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:6  %tmp_174 = icmp eq i8 %tmp_352, 0

]]></node>
<StgValue><ssdm name="tmp_174"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_174, label %._crit_edge801, label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
</and_exp></or_exp>
</condition>

<node id="144" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_54 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashKeyBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_54"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
</and_exp></or_exp>
</condition>

<node id="145" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_54, label %._crit_edge801, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
</and_exp></or_exp>
</condition>

<node id="147" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge801:0  %tmp_177 = icmp eq i8 %tmp_operation_V_load_new, 1

]]></node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge801:1  br i1 %tmp_177, label %4, label %._crit_edge805

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
</and_exp></or_exp>
</condition>

<node id="150" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_57 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @hashValueBuffer_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_57"/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
</and_exp></or_exp>
</condition>

<node id="151" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_57, label %._crit_edge805, label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="153" bw="32" op_0_bw="57">
<![CDATA[
._crit_edge805:0  %p_Result_s = trunc i57 %tmp139 to i32

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="155" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge805:2  br i1 %tmp_177, label %._crit_edge809, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp></or_exp>
</condition>

<node id="157" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="16" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_12 = call i128 @llvm.part.set.i128.i16(i128 %tmp_V, i16 %tmp_valueLength_V_load_new, i32 8, i32 23)

]]></node>
<StgValue><ssdm name="p_Result_12"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp></or_exp>
</condition>

<node id="158" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %6

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="160" bw="16" op_0_bw="16" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge809:0  %p_Result_s_94 = call i16 @_ssdm_op_PartSelect.i16.i128.i32.i32(i128 %tmp_V, i32 8, i32 23)

]]></node>
<StgValue><ssdm name="p_Result_s_94"/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="161" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge809:1  %tmp_V_56 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_56"/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="162" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge809:2  %tmp_180 = icmp ugt i16 %p_Result_s_94, 8

]]></node>
<StgValue><ssdm name="tmp_180"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="163" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge809:3  %tmp_181 = add i16 %p_Result_s_94, -8

]]></node>
<StgValue><ssdm name="tmp_181"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="164" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge809:4  %storemerge = select i1 %tmp_180, i16 %tmp_181, i16 0

]]></node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="165" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge809:5  store i16 %storemerge, i16* @ol_valueLength_V, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="166" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge809:6  br label %6

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="170" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %tmp_174, label %._crit_edge810, label %._crit_edge811

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="172" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge811:0  %tmp_V_57 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_57"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="173" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge811:1  %tmp_186 = icmp ugt i8 %tmp_352, 8

]]></node>
<StgValue><ssdm name="tmp_186"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="174" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge811:2  %tmp_187 = add i8 %tmp_352, -8

]]></node>
<StgValue><ssdm name="tmp_187"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="175" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge811:3  %tmp_467_s = select i1 %tmp_186, i8 %tmp_187, i8 0

]]></node>
<StgValue><ssdm name="tmp_467_s"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="0"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="176" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge811:4  br label %._crit_edge810

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="178" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge810:0  %ol_keyLength_V_new = phi i8 [ %tmp_352, %6 ], [ %tmp_467_s, %._crit_edge811 ]

]]></node>
<StgValue><ssdm name="ol_keyLength_V_new"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="184" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge810:6  store i2 -2, i2* @olState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="185" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge810:7  br label %._crit_edge798

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="187" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0" op_12_bw="1">
<![CDATA[
._crit_edge798:0  %ol_keyLength_V_flag_7 = phi i1 [ false, %codeRepl ], [ false, %1 ], [ false, %0 ], [ true, %._crit_edge810 ], [ true, %4 ], [ true, %3 ], [ %tmp_keyValid_V, %._crit_edge823 ], [ false, %10 ], [ false, %9 ], [ false, %7 ], [ %tmp_keyValid_V_14, %._crit_edge840 ], [ false, %13 ], [ false, %12 ]

]]></node>
<StgValue><ssdm name="ol_keyLength_V_flag_7"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="188" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0" op_4_bw="8" op_5_bw="0" op_6_bw="8" op_7_bw="0" op_8_bw="8" op_9_bw="0" op_10_bw="8" op_11_bw="0" op_12_bw="8">
<![CDATA[
._crit_edge798:1  %ol_keyLength_V_new_7 = phi i8 [ undef, %codeRepl ], [ undef, %1 ], [ undef, %0 ], [ %ol_keyLength_V_new, %._crit_edge810 ], [ %tmp_352, %4 ], [ %tmp_352, %3 ], [ %ol_keyLength_V_load_9, %._crit_edge823 ], [ undef, %10 ], [ undef, %9 ], [ undef, %7 ], [ %ol_keyLength_V_load_8, %._crit_edge840 ], [ undef, %13 ], [ undef, %12 ]

]]></node>
<StgValue><ssdm name="ol_keyLength_V_new_7"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="189" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge798:2  br i1 %ol_keyLength_V_flag_7, label %mergeST, label %._crit_edge798.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="147">
<or_exp><and_exp><literal name="ol_keyLength_V_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<node id="191" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST:0  store i8 %ol_keyLength_V_new_7, i8* @ol_keyLength_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="9" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @str1682, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1683, [1 x i8]* @str1683, [8 x i8]* @str1682) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="10" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @str1678, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1679, [1 x i8]* @str1679, [8 x i8]* @str1678) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="11" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @str1674, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1675, [1 x i8]* @str1675, [8 x i8]* @str1674) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="117" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="12" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @str1670, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1671, [1 x i8]* @str1671, [8 x i8]* @str1670) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="13" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecInterface(i128* @hashMdBuffer_V_V, [8 x i8]* @str1562, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1563, [1 x i8]* @str1563, [8 x i8]* @str1562)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="119" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecInterface(i64* @hashValueBuffer_V_V, [8 x i8]* @str1558, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1559, [1 x i8]* @str1559, [8 x i8]* @str1558)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="120" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecInterface(i64* @hashKeyBuffer_V_V, [8 x i8]* @str1554, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1555, [1 x i8]* @str1555, [8 x i8]* @str1554)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="121" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1230, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1231, [1 x i8]* @str1231, [8 x i8]* @str1230) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="122" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1226, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1227, [1 x i8]* @str1227, [8 x i8]* @str1226) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="123" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:9  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1222, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1223, [1 x i8]* @str1223, [8 x i8]* @str1222) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="124" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:10  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1218, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1219, [1 x i8]* @str1219, [8 x i8]* @str1218) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="125" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:11  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1214, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1215, [1 x i8]* @str1215, [8 x i8]* @str1214) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="126" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:12  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1210, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1211, [1 x i8]* @str1211, [8 x i8]* @str1210) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="127" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:13  call void (...)* @_ssdm_op_SpecInterface(i256* @hashTable2splitter_V, [8 x i8]* @str1206, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1207, [1 x i8]* @str1207, [8 x i8]* @str1206) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="128" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:14  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str271, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1272, [1 x i8]* @p_str1272, [1 x i8]* @p_str1272) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="129" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="24" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:15  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str1272) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="130" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge836:2  %tmp_key_V_12 = phi i64 [ 0, %._crit_edge832 ], [ %tmp_V_61, %._crit_edge837 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_12"/></StgValue>
</operation>

<operation id="131" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge838:1  %tmp_value_V_9 = phi i64 [ %tmp_V_62, %._crit_edge839 ], [ 0, %._crit_edge836 ]

]]></node>
<StgValue><ssdm name="tmp_value_V_9"/></StgValue>
</operation>

<operation id="132" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="64" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge838:2  %tmp_valueValid_V_6 = phi i1 [ true, %._crit_edge839 ], [ false, %._crit_edge836 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V_6"/></StgValue>
</operation>

<operation id="133" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge838:6  br i1 %or_cond, label %14, label %._crit_edge840

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge840:0  %tmp_EOP_V_15 = phi i1 [ true, %14 ], [ false, %._crit_edge838 ]

]]></node>
<StgValue><ssdm name="tmp_EOP_V_15"/></StgValue>
</operation>

<operation id="135" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="74" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="125">
<![CDATA[
._crit_edge840:1  %tmp_3 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i125(i64 %tmp_key_V_12, i64 %tmp_value_V_9, i1 %tmp_EOP_V_15, i1 %tmp_valueValid_V_6, i1 %tmp_keyValid_V_14, i125 0)

]]></node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="136" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_175" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="3"/>
<literal name="tmp_52" val="1"/>
<literal name="tmp_55" val="1"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge840:2  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2splitter_V, i256 %tmp_3) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="137" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge821:2  %tmp_key_V_3 = phi i64 [ 0, %._crit_edge817 ], [ %tmp_V_59, %._crit_edge822 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_3"/></StgValue>
</operation>

<operation id="138" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge823:1  %tmp_value_V_8 = phi i64 [ %tmp_V_60, %._crit_edge824 ], [ 0, %._crit_edge821 ]

]]></node>
<StgValue><ssdm name="tmp_value_V_8"/></StgValue>
</operation>

<operation id="139" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="117" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge823:2  %tmp_valueValid_V = phi i1 [ true, %._crit_edge824 ], [ false, %._crit_edge821 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V"/></StgValue>
</operation>

<operation id="140" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge823:5  %tmp_EOP_V = and i1 %tmp_194, %tmp_195

]]></node>
<StgValue><ssdm name="tmp_EOP_V"/></StgValue>
</operation>

<operation id="141" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="124">
<![CDATA[
._crit_edge823:10  %tmp_2 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i1.i124(i64 %tmp_key_V_3, i64 %tmp_value_V_8, i1 %tmp_EOP_V, i1 %tmp_valueValid_V, i1 %tmp_keyValid_V, i1 false, i124 %outputWord_metadata_V)

]]></node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="142" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_176" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_173" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="2"/>
<literal name="tmp_50" val="1"/>
<literal name="tmp_53" val="1"/>
<literal name="tmp_56" val="1"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge823:11  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2splitter_V, i256 %tmp_2) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="143" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="154" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge805:1  %tmp_70 = call i8 @_ssdm_op_PartSelect.i8.i128.i32.i32(i128 %tmp_V, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="tmp_70"/></StgValue>
</operation>

<operation id="144" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="168" bw="128" op_0_bw="128" op_1_bw="0">
<![CDATA[
:0  %p_Val2_27 = phi i128 [ %p_Result_12, %5 ], [ %tmp_V, %._crit_edge809 ]

]]></node>
<StgValue><ssdm name="p_Val2_27"/></StgValue>
</operation>

<operation id="145" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="169" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
:1  %tmp_value_V = phi i64 [ 0, %5 ], [ %tmp_V_56, %._crit_edge809 ]

]]></node>
<StgValue><ssdm name="tmp_value_V"/></StgValue>
</operation>

<operation id="146" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="179" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge810:1  %tmp_key_V = phi i64 [ 0, %6 ], [ %tmp_V_57, %._crit_edge811 ]

]]></node>
<StgValue><ssdm name="tmp_key_V"/></StgValue>
</operation>

<operation id="147" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="180" bw="72" op_0_bw="128">
<![CDATA[
._crit_edge810:2  %tmp_355 = trunc i128 %p_Val2_27 to i72

]]></node>
<StgValue><ssdm name="tmp_355"/></StgValue>
</operation>

<operation id="148" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="181" bw="15" op_0_bw="15" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge810:3  %tmp_71 = call i15 @_ssdm_op_PartSelect.i15.i128.i32.i32(i128 %tmp_V, i32 113, i32 127)

]]></node>
<StgValue><ssdm name="tmp_71"/></StgValue>
</operation>

<operation id="149" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="182" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="15" op_4_bw="1" op_5_bw="8" op_6_bw="32" op_7_bw="72">
<![CDATA[
._crit_edge810:4  %tmp_1 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i15.i1.i8.i32.i72(i64 %tmp_key_V, i64 %tmp_value_V, i15 %tmp_71, i1 %tmp_351, i8 %tmp_70, i32 %p_Result_s, i72 %tmp_355)

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="150" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="146">
<or_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_177" val="0"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_174" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp><and_exp><literal name="olState_load" val="0"/>
<literal name="tmp" val="1"/>
<literal name="tmp_51" val="1"/>
<literal name="tmp_54" val="1"/>
<literal name="tmp_57" val="1"/>
</and_exp></or_exp>
</condition>

<node id="183" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge810:5  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @hashTable2splitter_V, i256 %tmp_1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="147">
<or_exp><and_exp><literal name="ol_keyLength_V_flag_7" val="1"/>
</and_exp></or_exp>
</condition>

<node id="192" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %._crit_edge798.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="148">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="194" bw="0">
<![CDATA[
._crit_edge798.new:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
