# All-of-SystemVerilog

みんなのSystemVerilog

今日(2020年10月17日)20時過ぎにちょこっと思い付いたのでgithubにアカウントを作り、このrepoを立ち上げました。

このrepoの目的は、SystemVerilogのコードをガンガン溜め込むことです。
非常に簡単な論理回路(and, or, nand, nor, not, Flipflopなど)やメモリから状態遷移マシン、Bus Functional
ModelなどSystemVerilogで書かれていれば何でもOKです。設計用の記述だけでなく、検証用こ記述でもOKです。

# SystemVerilogが利用できるシミュレータ 
## オープンソースソフトウェア
- [iverilog](http://iverilog.icarus.com/)
- [verilator](https://www.veripool.org/wiki/verilator)

## FPGA開発環境で利用できるシミュレータ
- [Xilinx Simulator](https://japan.xilinx.com/products/design-tools/vivado/simulator.html)
- [Intel FPGA用ModelSim](https://www.intel.co.jp/content/www/jp/ja/software/programmable/quartus-prime/model-sim.html)

## お高いシミュレータ
- Synopsys VCS
- Cadence ISU
- Mentor Graphics Questa
- Aldec Riviera-PRO

また、[EDA Playgroud](https://www.edaplayground.com/)に登録すると、いろいろなSimulatorが利用できます。


