TimeQuest Timing Analyzer report for MiniS08
Tue Nov 28 16:52:08 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[10]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[12]'
 15. Slow Model Hold: 'clk50'
 16. Slow Model Hold: 'sci:S08sci|baudgen[12]'
 17. Slow Model Hold: 'S08clk'
 18. Slow Model Hold: 'sci:S08sci|baudgen[10]'
 19. Slow Model Minimum Pulse Width: 'clk50'
 20. Slow Model Minimum Pulse Width: 'S08clk'
 21. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 22. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'S08clk'
 35. Fast Model Setup: 'clk50'
 36. Fast Model Setup: 'sci:S08sci|baudgen[10]'
 37. Fast Model Setup: 'sci:S08sci|baudgen[12]'
 38. Fast Model Hold: 'clk50'
 39. Fast Model Hold: 'sci:S08sci|baudgen[12]'
 40. Fast Model Hold: 'S08clk'
 41. Fast Model Hold: 'sci:S08sci|baudgen[10]'
 42. Fast Model Minimum Pulse Width: 'clk50'
 43. Fast Model Minimum Pulse Width: 'S08clk'
 44. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'
 45. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[10] } ;
; sci:S08sci|baudgen[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[12] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+------------+-----------------+------------------------+-------------------------------------------------------+
; 57.81 MHz  ; 57.81 MHz       ; S08clk                 ;                                                       ;
; 100.57 MHz ; 100.57 MHz      ; clk50                  ;                                                       ;
; 381.97 MHz ; 381.97 MHz      ; sci:S08sci|baudgen[10] ;                                                       ;
; 519.75 MHz ; 500.0 MHz       ; sci:S08sci|baudgen[12] ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -16.298 ; -730.788      ;
; clk50                  ; -15.111 ; -3533.589     ;
; sci:S08sci|baudgen[10] ; -1.618  ; -17.547       ;
; sci:S08sci|baudgen[12] ; -0.924  ; -8.901        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.586 ; -6.558        ;
; sci:S08sci|baudgen[12] ; 0.268  ; 0.000         ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -16.298 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.309     ;
; -16.240 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.251     ;
; -16.119 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.130     ;
; -16.117 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.128     ;
; -16.111 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.122     ;
; -16.092 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.103     ;
; -16.034 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.045     ;
; -16.016 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.027     ;
; -16.009 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 17.050     ;
; -15.999 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 17.010     ;
; -15.951 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.992     ;
; -15.937 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.948     ;
; -15.913 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.924     ;
; -15.911 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.922     ;
; -15.905 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.916     ;
; -15.860 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.871     ;
; -15.830 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.871     ;
; -15.828 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.869     ;
; -15.822 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.863     ;
; -15.810 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.821     ;
; -15.802 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.813     ;
; -15.793 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.804     ;
; -15.731 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.742     ;
; -15.727 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.768     ;
; -15.710 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.751     ;
; -15.681 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.692     ;
; -15.679 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.690     ;
; -15.673 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.684     ;
; -15.648 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.689     ;
; -15.638 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.670     ;
; -15.580 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.612     ;
; -15.578 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.589     ;
; -15.564 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.600     ;
; -15.561 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.572     ;
; -15.522 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.558     ;
; -15.499 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.025     ; 16.510     ;
; -15.459 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.491     ;
; -15.457 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.489     ;
; -15.451 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.483     ;
; -15.394 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.430     ;
; -15.385 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.421     ;
; -15.383 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.419     ;
; -15.377 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.413     ;
; -15.356 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.388     ;
; -15.339 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.371     ;
; -15.336 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.372     ;
; -15.282 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.318     ;
; -15.277 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 16.309     ;
; -15.265 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.301     ;
; -15.235 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.271     ;
; -15.231 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.239     ;
; -15.215 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.251     ;
; -15.213 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.249     ;
; -15.207 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.243     ;
; -15.203 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.239     ;
; -15.180 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.188     ;
; -15.177 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.213     ;
; -15.126 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.134     ;
; -15.112 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.148     ;
; -15.095 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.131     ;
; -15.056 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.092     ;
; -15.054 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.090     ;
; -15.052 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 16.045     ;
; -15.048 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.084     ;
; -15.033 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 16.069     ;
; -15.025 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.033     ;
; -14.994 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.987     ;
; -14.974 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 15.982     ;
; -14.953 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.989     ;
; -14.942 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.980     ;
; -14.936 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.972     ;
; -14.920 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 15.928     ;
; -14.892 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.014     ; 15.914     ;
; -14.891 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.929     ;
; -14.874 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.000      ; 15.910     ;
; -14.873 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.866     ;
; -14.871 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.864     ;
; -14.865 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.858     ;
; -14.854 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.847     ;
; -14.854 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.847     ;
; -14.837 ; CPUstate[0] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 15.875     ;
; -14.834 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.014     ; 15.856     ;
; -14.824 ; IR[4]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.865     ;
; -14.796 ; IR[7]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.789     ;
; -14.796 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.789     ;
; -14.793 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 15.801     ;
; -14.782 ; IR[7]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 15.823     ;
; -14.770 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.763     ;
; -14.753 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.746     ;
; -14.742 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 15.750     ;
; -14.718 ; IR[4]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.711     ;
; -14.713 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.014     ; 15.735     ;
; -14.711 ; IR[3]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.014     ; 15.733     ;
; -14.705 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.014     ; 15.727     ;
; -14.691 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.684     ;
; -14.688 ; CPUstate[0] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 15.696     ;
; -14.675 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.668     ;
; -14.675 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.668     ;
; -14.673 ; IR[3]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.666     ;
; -14.673 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.043     ; 15.666     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                    ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -15.111 ; IR[4]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.111 ; IR[4]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.912     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -15.053 ; IR[7]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.854     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.932 ; IR[6]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.733     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.930 ; IR[3]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.731     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.928 ; IR[4]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.728     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.924 ; IR[5]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.725     ;
; -14.892 ; IR[4]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; -0.231     ; 15.697     ;
; -14.889 ; IR[4]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; -0.231     ; 15.694     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.870 ; IR[7]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.670     ;
; -14.834 ; IR[7]     ; FPU:S08fpu|A[2]  ; S08clk       ; clk50       ; 1.000        ; -0.231     ; 15.639     ;
; -14.831 ; IR[7]     ; FPU:S08fpu|A[3]  ; S08clk       ; clk50       ; 1.000        ; -0.231     ; 15.636     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.829 ; IR[1]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.630     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.812 ; IR[0]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.613     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.750 ; IR[2]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.235     ; 15.551     ;
; -14.749 ; IR[6]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.549     ;
; -14.749 ; IR[6]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.236     ; 15.549     ;
+---------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.618 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 2.669      ;
; -1.599 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 2.653      ;
; -1.584 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.641      ;
; -1.584 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.641      ;
; -1.488 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 2.539      ;
; -1.469 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 2.523      ;
; -1.454 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.511      ;
; -1.454 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.511      ;
; -1.367 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.426      ;
; -1.367 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.426      ;
; -1.367 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.426      ;
; -1.347 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.015      ; 2.398      ;
; -1.342 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 2.398      ;
; -1.328 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 2.382      ;
; -1.313 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.370      ;
; -1.313 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.021      ; 2.370      ;
; -1.271 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 2.308      ;
; -1.237 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.296      ;
; -1.237 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.296      ;
; -1.237 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.296      ;
; -1.212 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 2.268      ;
; -1.155 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.191      ;
; -1.153 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.189      ;
; -1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.155      ;
; -1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.155      ;
; -1.096 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.023      ; 2.155      ;
; -1.071 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 2.127      ;
; -1.052 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.088      ;
; -1.052 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.088      ;
; -1.052 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.088      ;
; -1.049 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.085      ;
; -1.047 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.083      ;
; -1.045 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.081      ;
; -1.031 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.067      ;
; -1.029 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.065      ;
; -1.018 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.054      ;
; -0.992 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.028      ;
; -0.990 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 2.026      ;
; -0.936 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.008     ; 1.964      ;
; -0.893 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.929      ;
; -0.891 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.927      ;
; -0.883 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.924      ;
; -0.851 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.887      ;
; -0.851 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.887      ;
; -0.851 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.887      ;
; -0.829 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.005     ; 1.860      ;
; -0.777 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.813      ;
; -0.777 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.813      ;
; -0.777 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.813      ;
; -0.715 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.005      ; 1.756      ;
; -0.407 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.002      ; 1.445      ;
; -0.306 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.342      ;
; -0.255 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.291      ;
; -0.231 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.267      ;
; -0.064 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.100      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; -0.040 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 1.076      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.924 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.960      ;
; -0.832 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.869      ;
; -0.831 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.868      ;
; -0.828 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.865      ;
; -0.825 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.862      ;
; -0.723 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.759      ;
; -0.687 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.723      ;
; -0.668 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.704      ;
; -0.668 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.704      ;
; -0.667 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.703      ;
; -0.667 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.703      ;
; -0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.701      ;
; -0.651 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.687      ;
; -0.631 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.668      ;
; -0.630 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.667      ;
; -0.627 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.664      ;
; -0.624 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.661      ;
; -0.559 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.596      ;
; -0.558 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.595      ;
; -0.555 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.592      ;
; -0.552 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.589      ;
; -0.510 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.546      ;
; -0.467 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.503      ;
; -0.467 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.503      ;
; -0.466 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.502      ;
; -0.466 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.502      ;
; -0.464 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.500      ;
; -0.418 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.455      ;
; -0.417 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.454      ;
; -0.414 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.451      ;
; -0.411 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.448      ;
; -0.406 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.442      ;
; -0.395 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.431      ;
; -0.395 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.431      ;
; -0.394 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.430      ;
; -0.394 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.430      ;
; -0.392 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.428      ;
; -0.254 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.290      ;
; -0.254 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.290      ;
; -0.253 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.289      ;
; -0.253 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.289      ;
; -0.251 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.287      ;
; -0.233 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.269      ;
; -0.233 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.269      ;
; -0.230 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.266      ;
; -0.228 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.001      ; 1.265      ;
; -0.216 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.001     ; 1.251      ;
; -0.211 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.247      ;
; -0.068 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.104      ;
; -0.054 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.090      ;
; -0.024 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.060      ;
; -0.023 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 1.059      ;
; -0.021 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.453      ; 1.510      ;
; 0.076  ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.960      ;
; 0.110  ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.455      ; 1.381      ;
; 0.120  ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.916      ;
; 0.181  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.458      ; 1.313      ;
; 0.184  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.458      ; 1.310      ;
; 0.198  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.838      ;
; 0.205  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.831      ;
; 0.226  ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.452      ; 1.262      ;
; 0.248  ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.456      ; 1.244      ;
; 0.278  ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.456      ; 1.214      ;
; 0.329  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.164      ;
; 0.330  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.163      ;
; 0.332  ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.161      ;
; 0.344  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.149      ;
; 0.354  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.458      ; 1.140      ;
; 0.359  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.458      ; 1.135      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.657      ;
; 0.397  ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.096      ;
; 0.403  ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 1.090      ;
; 0.427  ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.456      ; 1.065      ;
; 0.502  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 0.991      ;
; 0.502  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.457      ; 0.991      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                 ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.586 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.674      ; 1.604      ;
; -1.330 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.674      ; 1.860      ;
; -1.283 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.674      ; 1.907      ;
; -1.283 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.674      ; 1.907      ;
; -1.182 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.674      ; 2.008      ;
; -1.177 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 2.674      ; 2.013      ;
; -1.124 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.674      ; 2.066      ;
; -1.123 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.674      ; 2.067      ;
; -1.086 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.674      ; 1.604      ;
; -1.023 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.674      ; 2.167      ;
; -1.018 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 2.674      ; 2.172      ;
; -0.830 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.674      ; 1.860      ;
; -0.783 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.674      ; 1.907      ;
; -0.783 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.674      ; 1.907      ;
; -0.682 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.674      ; 2.008      ;
; -0.677 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 2.674      ; 2.013      ;
; -0.624 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.674      ; 2.066      ;
; -0.623 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.674      ; 2.067      ;
; -0.523 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.674      ; 2.167      ;
; -0.518 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 2.674      ; 2.172      ;
; 0.391  ; clkdiv[0]              ; clkdiv[0]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; resetout               ; gotoreset              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.788      ;
; 0.526  ; clkdiv[27]             ; clkdiv[27]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.792      ;
; 0.531  ; FPU:S08fpu|P[0]        ; FPU:S08fpu|MulState.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.797      ;
; 0.542  ; FPU:S08fpu|A[19]       ; FPU:S08fpu|A[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.542  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.808      ;
; 0.544  ; FPU:S08fpu|A[15]       ; FPU:S08fpu|A[16]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.810      ;
; 0.544  ; FPU:S08fpu|A[17]       ; FPU:S08fpu|A[18]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.810      ;
; 0.602  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|SBit        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.868      ;
; 0.652  ; FPU:S08fpu|Y[19]       ; FPU:S08fpu|mB[19]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.918      ;
; 0.656  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; FPU:S08fpu|Y[22]       ; FPU:S08fpu|mB[22]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; FPU:S08fpu|SBit        ; FPU:S08fpu|MulState.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.923      ;
; 0.658  ; FPU:S08fpu|mA[22]      ; FPU:S08fpu|mA[21]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.658  ; FPU:S08fpu|mA[20]      ; FPU:S08fpu|mA[19]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.924      ;
; 0.659  ; FPU:S08fpu|mA[4]       ; FPU:S08fpu|mA[3]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.925      ;
; 0.660  ; FPU:S08fpu|mA[12]      ; FPU:S08fpu|mA[11]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.926      ;
; 0.670  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.936      ;
; 0.676  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.942      ;
; 0.678  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.682  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.948      ;
; 0.685  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.951      ;
; 0.686  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.688  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.788  ; clkdiv[14]             ; clkdiv[14]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; clkdiv[7]              ; clkdiv[7]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; clkdiv[9]              ; clkdiv[9]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.062      ;
; 0.799  ; clkdiv[5]              ; clkdiv[5]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[11]             ; clkdiv[11]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[12]             ; clkdiv[12]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[1]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|X[3]        ; FPU:S08fpu|mA[3]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; clkdiv[16]             ; clkdiv[16]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; sci:S08sci|baudgen[4]  ; sci:S08sci|baudgen[4]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|X[1]        ; FPU:S08fpu|mA[1]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; FPU:S08fpu|X[5]        ; FPU:S08fpu|mA[5]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; clkdiv[18]             ; clkdiv[18]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[23]             ; clkdiv[23]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; clkdiv[25]             ; clkdiv[25]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.804  ; FPU:S08fpu|X[0]        ; FPU:S08fpu|mA[0]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805  ; clkdiv[15]             ; clkdiv[15]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clkdiv[2]              ; clkdiv[2]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[13]             ; clkdiv[13]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clkdiv[21]             ; clkdiv[21]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|SBit        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[11]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[8]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[1]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|P[0]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; FPU:S08fpu|A[6]        ; FPU:S08fpu|A[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[3]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.075      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.268 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 0.991      ;
; 0.268 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 0.991      ;
; 0.343 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.456      ; 1.065      ;
; 0.367 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.090      ;
; 0.373 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.096      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.657      ;
; 0.411 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.458      ; 1.135      ;
; 0.416 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.458      ; 1.140      ;
; 0.426 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.149      ;
; 0.438 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.161      ;
; 0.440 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.163      ;
; 0.441 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.457      ; 1.164      ;
; 0.492 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.456      ; 1.214      ;
; 0.522 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.456      ; 1.244      ;
; 0.544 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.452      ; 1.262      ;
; 0.565 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.831      ;
; 0.572 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.838      ;
; 0.586 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.458      ; 1.310      ;
; 0.589 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.458      ; 1.313      ;
; 0.650 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.916      ;
; 0.660 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.455      ; 1.381      ;
; 0.694 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.960      ;
; 0.791 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.453      ; 1.510      ;
; 0.793 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.059      ;
; 0.794 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.060      ;
; 0.824 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.090      ;
; 0.838 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.104      ;
; 0.981 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.247      ;
; 0.986 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.001     ; 1.251      ;
; 0.998 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.265      ;
; 1.000 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.266      ;
; 1.003 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.269      ;
; 1.003 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.269      ;
; 1.021 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.287      ;
; 1.023 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.289      ;
; 1.023 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.289      ;
; 1.024 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.290      ;
; 1.024 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.290      ;
; 1.162 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.428      ;
; 1.164 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.430      ;
; 1.164 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.430      ;
; 1.165 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.431      ;
; 1.165 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.431      ;
; 1.176 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.442      ;
; 1.181 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.448      ;
; 1.184 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.451      ;
; 1.187 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.454      ;
; 1.188 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.455      ;
; 1.236 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.502      ;
; 1.236 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.503      ;
; 1.237 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.503      ;
; 1.280 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.546      ;
; 1.322 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.589      ;
; 1.325 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.592      ;
; 1.328 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.595      ;
; 1.329 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.596      ;
; 1.394 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.661      ;
; 1.397 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.664      ;
; 1.400 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.667      ;
; 1.401 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.668      ;
; 1.421 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.687      ;
; 1.435 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.701      ;
; 1.437 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.703      ;
; 1.438 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.704      ;
; 1.438 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.704      ;
; 1.457 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.723      ;
; 1.493 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.759      ;
; 1.595 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.862      ;
; 1.598 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.865      ;
; 1.601 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.868      ;
; 1.602 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.001      ; 1.869      ;
; 1.694 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 1.960      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.538 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.804      ;
; 0.703 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.969      ;
; 0.805 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.076      ;
; 0.822 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.088      ;
; 0.862 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.128      ;
; 0.865 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.131      ;
; 0.978 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.245      ;
; 0.982 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.248      ;
; 0.983 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.249      ;
; 0.985 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.251      ;
; 1.018 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; 0.219      ; 1.503      ;
; 1.089 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.355      ;
; 1.180 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.446      ;
; 1.183 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.449      ;
; 1.188 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.458      ;
; 1.202 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.468      ;
; 1.251 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.517      ;
; 1.259 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.525      ;
; 1.263 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.529      ;
; 1.285 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.551      ;
; 1.287 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; -0.030     ; 1.523      ;
; 1.322 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.588      ;
; 1.330 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; 0.219      ; 1.816      ;
; 1.334 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.600      ;
; 1.338 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.604      ;
; 1.356 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.622      ;
; 1.361 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.628      ;
; 1.365 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.631      ;
; 1.368 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.634      ;
; 1.393 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.659      ;
; 1.419 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; 0.219      ; 1.904      ;
; 1.421 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.687      ;
; 1.425 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.691      ;
; 1.427 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.693      ;
; 1.432 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.698      ;
; 1.436 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.702      ;
; 1.439 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.705      ;
; 1.493 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.025      ; 1.784      ;
; 1.493 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.759      ;
; 1.498 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.764      ;
; 1.503 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.769      ;
; 1.521 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.787      ;
; 1.544 ; IR[2]       ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.810      ;
; 1.552 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.818      ;
; 1.564 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.830      ;
; 1.569 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.835      ;
; 1.574 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.840      ;
; 1.591 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.857      ;
; 1.592 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.858      ;
; 1.595 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.861      ;
; 1.623 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.889      ;
; 1.623 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.889      ;
; 1.635 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.901      ;
; 1.663 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.929      ;
; 1.666 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.932      ;
; 1.684 ; HX[6]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.950      ;
; 1.694 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.960      ;
; 1.706 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.972      ;
; 1.714 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.980      ;
; 1.734 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.000      ;
; 1.737 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.003      ;
; 1.755 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.021      ;
; 1.765 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.031      ;
; 1.777 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.043      ;
; 1.791 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.057      ;
; 1.799 ; HX[4]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.065      ;
; 1.805 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.071      ;
; 1.808 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.074      ;
; 1.825 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.092      ;
; 1.836 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.102      ;
; 1.842 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.108      ;
; 1.870 ; HX[4]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.136      ;
; 1.877 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.143      ;
; 1.879 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.145      ;
; 1.936 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.202      ;
; 1.940 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.206      ;
; 1.940 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.207      ;
; 1.948 ; HX[5]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.214      ;
; 1.957 ; CPUstate[0] ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; -0.017     ; 2.206      ;
; 1.960 ; IR[0]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 2.230      ;
; 1.963 ; IR[2]       ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.229      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.657      ;
; 0.747 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.013      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.076      ;
; 0.834 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.100      ;
; 1.001 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.267      ;
; 1.025 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.291      ;
; 1.025 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.291      ;
; 1.076 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.342      ;
; 1.177 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.002      ; 1.445      ;
; 1.250 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.516      ;
; 1.250 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.516      ;
; 1.282 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.548      ;
; 1.307 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.573      ;
; 1.307 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.573      ;
; 1.333 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.599      ;
; 1.333 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.599      ;
; 1.418 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.684      ;
; 1.420 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.686      ;
; 1.448 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.714      ;
; 1.485 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.756      ;
; 1.599 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.005     ; 1.860      ;
; 1.653 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.005      ; 1.924      ;
; 1.661 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.927      ;
; 1.663 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 1.929      ;
; 1.706 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.008     ; 1.964      ;
; 1.752 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.018      ;
; 1.760 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.026      ;
; 1.762 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.028      ;
; 1.799 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.065      ;
; 1.801 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 2.067      ;
; 1.841 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 2.127      ;
; 1.866 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.155      ;
; 1.866 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.155      ;
; 1.866 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.155      ;
; 1.982 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 2.268      ;
; 2.007 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.296      ;
; 2.007 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.296      ;
; 2.007 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.296      ;
; 2.041 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 2.308      ;
; 2.083 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.370      ;
; 2.083 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.370      ;
; 2.098 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 2.382      ;
; 2.112 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 2.398      ;
; 2.117 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 2.398      ;
; 2.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.426      ;
; 2.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.426      ;
; 2.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.023      ; 2.426      ;
; 2.224 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.511      ;
; 2.224 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.511      ;
; 2.239 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 2.523      ;
; 2.258 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 2.539      ;
; 2.354 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.641      ;
; 2.354 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.021      ; 2.641      ;
; 2.369 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 2.653      ;
; 2.388 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.015      ; 2.669      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.748 ; 1.748 ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.218 ; 0.218 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.748 ; 1.748 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 1.514 ; 1.514 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.075 ; 4.075 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.101 ; 4.101 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 5.718 ; 5.718 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.012  ; 0.012  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.012  ; 0.012  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; -0.727 ; -0.727 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; -0.745 ; -0.745 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -3.845 ; -3.845 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -3.871 ; -3.871 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -4.063 ; -4.063 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 11.685 ; 11.685 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 10.476 ; 10.476 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 10.870 ; 10.870 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.948 ; 10.948 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 10.719 ; 10.719 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 10.610 ; 10.610 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 11.685 ; 11.685 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 11.182 ; 11.182 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.959  ; 9.959  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.403 ; 10.403 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.235 ; 10.235 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.364 ; 10.364 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.918 ; 10.918 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 11.342 ; 11.342 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.722 ; 10.722 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 17.851 ; 17.851 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 16.042 ; 16.042 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.984 ; 15.984 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 16.124 ; 16.124 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 16.106 ; 16.106 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 16.232 ; 16.232 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 16.402 ; 16.402 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 16.367 ; 16.367 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 17.738 ; 17.738 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 17.851 ; 17.851 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.840 ; 16.840 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.603 ; 16.603 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.691 ; 16.691 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 17.797 ; 17.797 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 17.420 ; 17.420 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 15.828 ; 15.828 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 16.404 ; 16.404 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.814 ; 14.814 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 16.698 ; 16.698 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 16.612 ; 16.612 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 16.692 ; 16.692 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 22.513 ; 22.513 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 22.513 ; 22.513 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 21.882 ; 21.882 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 21.504 ; 21.504 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 22.262 ; 22.262 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 21.602 ; 21.602 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 21.548 ; 21.548 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 21.489 ; 21.489 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.793 ; 20.793 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 21.139 ; 21.139 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.936 ; 20.936 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.953 ; 20.953 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.110 ; 21.110 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.950 ; 21.950 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 21.579 ; 21.579 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.947 ; 10.947 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 10.341 ; 10.341 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.008 ; 10.008 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 10.621 ; 10.621 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.930  ; 9.930  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.775 ; 10.775 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.943  ; 9.943  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.947 ; 10.947 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.705  ; 9.705  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.583 ; 16.583 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.426 ; 16.426 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.827 ; 15.827 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.424 ; 15.424 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.019 ; 16.019 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.478 ; 15.478 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 15.463 ; 15.463 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.404 ; 15.404 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 14.901 ; 14.901 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.772 ; 15.772 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.569 ; 15.569 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.586 ; 15.586 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.743 ; 15.743 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.583 ; 16.583 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.688 ; 15.688 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.434 ; 13.434 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 13.434 ; 13.434 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 12.803 ; 12.803 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 12.425 ; 12.425 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 13.183 ; 13.183 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.762 ; 12.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.469 ; 12.469 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 12.410 ; 12.410 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.927 ; 11.927 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.027 ; 12.027 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.044 ; 12.044 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.201 ; 12.201 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.041 ; 13.041 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.713 ; 12.713 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 10.273 ; 10.273 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 8.610  ; 8.610  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 9.482  ; 9.482  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 9.879  ; 9.879  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 9.955  ; 9.955  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 9.725  ; 9.725  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 8.610  ; 8.610  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 9.876  ; 9.876  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 9.755  ; 9.755  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.320  ; 9.320  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 9.765  ; 9.765  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 9.597  ; 9.597  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 9.182  ; 9.182  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.279 ; 10.279 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 10.163 ; 10.163 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.086 ; 10.086 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 9.379  ; 9.379  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 9.982  ; 9.982  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 9.923  ; 9.923  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 10.325 ; 10.325 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 10.309 ; 10.309 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 10.174 ; 10.174 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 10.615 ; 10.615 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 10.573 ; 10.573 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 10.969 ; 10.969 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 10.564 ; 10.564 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 10.072 ; 10.072 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 9.830  ; 9.830  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 9.379  ; 9.379  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 11.023 ; 11.023 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 10.656 ; 10.656 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 10.373 ; 10.373 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 10.600 ; 10.600 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 9.780  ; 9.780  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 10.862 ; 10.862 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 10.785 ; 10.785 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 10.856 ; 10.856 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.106 ; 10.106 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 11.653 ; 11.653 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 11.053 ; 11.053 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.650 ; 10.650 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.970 ; 10.970 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.744 ; 10.744 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.690 ; 10.690 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.631 ; 10.631 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 10.133 ; 10.133 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 10.306 ; 10.306 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 10.106 ; 10.106 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 10.120 ; 10.120 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 10.282 ; 10.282 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.841 ; 10.841 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 10.920 ; 10.920 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 9.453  ; 9.453  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 9.841  ; 9.841  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 9.510  ; 9.510  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 9.874  ; 9.874  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.598  ; 9.598  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.026 ; 10.026 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.453  ; 9.453  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.198 ; 10.198 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.044  ; 9.044  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 10.511 ; 10.511 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 12.716 ; 12.716 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 12.116 ; 12.116 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 11.713 ; 11.713 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 12.135 ; 12.135 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 11.807 ; 11.807 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 11.753 ; 11.753 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 11.694 ; 11.694 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 11.230 ; 11.230 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 10.711 ; 10.711 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 10.511 ; 10.511 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 10.525 ; 10.525 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 10.687 ; 10.687 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 10.995 ; 10.995 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 12.005 ; 12.005 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 10.622 ; 10.622 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 12.352 ; 12.352 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 11.752 ; 11.752 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 11.349 ; 11.349 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 12.056 ; 12.056 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 11.443 ; 11.443 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 11.389 ; 11.389 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 11.330 ; 11.330 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.359 ; 11.359 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 10.822 ; 10.822 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 10.622 ; 10.622 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 10.636 ; 10.636 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 10.798 ; 10.798 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 11.396 ; 11.396 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.116 ; 12.116 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 10.273 ; 10.273 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; clksel[1]  ; clkdisp     ; 8.592 ; 8.592 ; 8.592 ; 8.592 ;
; clksel[2]  ; clkdisp     ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; clksel[1]  ; clkdisp     ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; clksel[2]  ; clkdisp     ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.631 ; -290.079      ;
; clk50                  ; -6.102 ; -1362.296     ;
; sci:S08sci|baudgen[10] ; -0.277 ; -1.728        ;
; sci:S08sci|baudgen[12] ; 0.112  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.195 ; -5.313        ;
; sci:S08sci|baudgen[12] ; 0.171  ; 0.000         ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[10] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -495.300      ;
; S08clk                 ; -0.500 ; -60.000       ;
; sci:S08sci|baudgen[10] ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[12] ; -0.500 ; -13.000       ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.631 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.642      ;
; -6.606 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.617      ;
; -6.574 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.585      ;
; -6.560 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.571      ;
; -6.555 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.566      ;
; -6.517 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.528      ;
; -6.509 ; IR[4]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.520      ;
; -6.494 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.505      ;
; -6.484 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.495      ;
; -6.463 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.474      ;
; -6.456 ; IR[4]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.493      ;
; -6.452 ; IR[5]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.463      ;
; -6.438 ; IR[6]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.449      ;
; -6.433 ; IR[3]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.444      ;
; -6.431 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.468      ;
; -6.417 ; IR[4]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.428      ;
; -6.399 ; IR[5]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.436      ;
; -6.395 ; IR[0]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.406      ;
; -6.392 ; IR[7]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.403      ;
; -6.385 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.422      ;
; -6.380 ; IR[3]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.417      ;
; -6.372 ; IR[1]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.383      ;
; -6.360 ; IR[5]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.371      ;
; -6.346 ; IR[6]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.357      ;
; -6.342 ; IR[0]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.379      ;
; -6.341 ; IR[3]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.352      ;
; -6.341 ; IR[2]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.352      ;
; -6.326 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.354      ;
; -6.319 ; IR[1]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.356      ;
; -6.303 ; IR[0]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.314      ;
; -6.301 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.329      ;
; -6.288 ; IR[2]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.325      ;
; -6.280 ; IR[1]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.291      ;
; -6.269 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.297      ;
; -6.262 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.295      ;
; -6.255 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.283      ;
; -6.250 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.278      ;
; -6.249 ; IR[2]       ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.021     ; 7.260      ;
; -6.239 ; IR[4]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.272      ;
; -6.212 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.245      ;
; -6.212 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.240      ;
; -6.200 ; IR[5]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.233      ;
; -6.189 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.217      ;
; -6.187 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.220      ;
; -6.178 ; CPUstate[2] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 7.186      ;
; -6.168 ; IR[6]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.201      ;
; -6.163 ; IR[3]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.196      ;
; -6.158 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.004     ; 7.186      ;
; -6.155 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.188      ;
; -6.153 ; IR[4]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.186      ;
; -6.141 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.174      ;
; -6.140 ; IR[0]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.173      ;
; -6.136 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.169      ;
; -6.135 ; CPUstate[1] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 7.143      ;
; -6.128 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.161      ;
; -6.117 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.111      ;
; -6.102 ; IR[1]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.135      ;
; -6.098 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.131      ;
; -6.096 ; IR[5]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.129      ;
; -6.092 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.086      ;
; -6.088 ; CPUstate[0] ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 7.096      ;
; -6.082 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.115      ;
; -6.077 ; IR[3]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.110      ;
; -6.075 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.108      ;
; -6.071 ; IR[2]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.104      ;
; -6.060 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.054      ;
; -6.056 ; CPUstate[2] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 7.064      ;
; -6.046 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.040      ;
; -6.044 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.077      ;
; -6.041 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.035      ;
; -6.039 ; IR[0]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.072      ;
; -6.021 ; IR[4]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.015      ;
; -6.017 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 7.036      ;
; -6.016 ; IR[1]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.049      ;
; -6.013 ; CPUstate[1] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 7.021      ;
; -6.008 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 7.002      ;
; -6.003 ; CPUstate[2] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 7.037      ;
; -6.003 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.997      ;
; -5.996 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.990      ;
; -5.992 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 7.011      ;
; -5.985 ; IR[2]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; 0.001      ; 7.018      ;
; -5.983 ; IR[7]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.977      ;
; -5.980 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.974      ;
; -5.966 ; CPUstate[0] ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 6.974      ;
; -5.964 ; CPUstate[2] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 6.972      ;
; -5.964 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.958      ;
; -5.960 ; CPUstate[1] ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; 0.002      ; 6.994      ;
; -5.960 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.979      ;
; -5.951 ; IR[5]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.945      ;
; -5.950 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.944      ;
; -5.949 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.943      ;
; -5.946 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.965      ;
; -5.945 ; IR[3]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.939      ;
; -5.943 ; IR[4]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.937      ;
; -5.942 ; IR[7]       ; A[0]    ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 6.979      ;
; -5.941 ; IR[3]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; -0.013     ; 6.960      ;
; -5.937 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.931      ;
; -5.932 ; IR[3]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.926      ;
; -5.923 ; IR[4]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.038     ; 6.917      ;
; -5.921 ; CPUstate[1] ; A[3]    ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 6.929      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                   ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -6.102 ; IR[4]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.102 ; IR[4]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.094      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.077 ; IR[7]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.069      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.045 ; IR[5]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.037      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.031 ; IR[6]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.023      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.026 ; IR[3]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 7.018      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -6.022 ; IR[4]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 7.013      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.997 ; IR[7]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.988      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.988 ; IR[0]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.980      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[14] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[15] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[16] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[17] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[18] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[19] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[20] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[21] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[1]     ; FPU:S08fpu|A[22] ; S08clk       ; clk50       ; 1.000        ; -0.040     ; 6.957      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[7]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[8]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[9]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[10] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[11] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[12] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.965 ; IR[5]     ; FPU:S08fpu|A[13] ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.956      ;
; -5.951 ; IR[6]     ; FPU:S08fpu|A[1]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.942      ;
; -5.951 ; IR[6]     ; FPU:S08fpu|A[4]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.942      ;
; -5.951 ; IR[6]     ; FPU:S08fpu|A[5]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.942      ;
; -5.951 ; IR[6]     ; FPU:S08fpu|A[6]  ; S08clk       ; clk50       ; 1.000        ; -0.041     ; 6.942      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.277 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.014      ; 1.323      ;
; -0.266 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.315      ;
; -0.251 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.302      ;
; -0.251 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.302      ;
; -0.238 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.014      ; 1.284      ;
; -0.227 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.276      ;
; -0.212 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.263      ;
; -0.212 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.263      ;
; -0.160 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.212      ;
; -0.160 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.212      ;
; -0.160 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.212      ;
; -0.153 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.014      ; 1.199      ;
; -0.146 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 1.196      ;
; -0.142 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.017      ; 1.191      ;
; -0.127 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.178      ;
; -0.127 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.019      ; 1.178      ;
; -0.121 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.173      ;
; -0.121 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.173      ;
; -0.121 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.173      ;
; -0.115 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 1.148      ;
; -0.107 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 1.157      ;
; -0.036 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.088      ;
; -0.036 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.088      ;
; -0.036 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.020      ; 1.088      ;
; -0.022 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.018      ; 1.072      ;
; -0.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.050      ;
; -0.019 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 1.050      ;
; 0.044  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.988      ;
; 0.046  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.986      ;
; 0.066  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.966      ;
; 0.071  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.006     ; 0.955      ;
; 0.072  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.961      ;
; 0.074  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.957      ;
; 0.074  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.957      ;
; 0.074  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.957      ;
; 0.074  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.959      ;
; 0.082  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.950      ;
; 0.084  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.948      ;
; 0.084  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.949      ;
; 0.086  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.947      ;
; 0.095  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.003      ; 0.940      ;
; 0.105  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.926      ;
; 0.105  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.926      ;
; 0.105  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.001     ; 0.926      ;
; 0.108  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.924      ;
; 0.134  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; -0.003     ; 0.895      ;
; 0.157  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.876      ;
; 0.159  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.874      ;
; 0.209  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.004      ; 0.827      ;
; 0.321  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.001      ; 0.712      ;
; 0.367  ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.665      ;
; 0.411  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.621      ;
; 0.431  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.601      ;
; 0.502  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.530      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.508  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.524      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[12]'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.112 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.920      ;
; 0.153 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.881      ;
; 0.153 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.881      ;
; 0.157 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.877      ;
; 0.160 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.874      ;
; 0.192 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.840      ;
; 0.198 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.834      ;
; 0.218 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.814      ;
; 0.219 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.813      ;
; 0.219 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.813      ;
; 0.221 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.811      ;
; 0.233 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.799      ;
; 0.233 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.801      ;
; 0.233 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.801      ;
; 0.237 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.797      ;
; 0.240 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.794      ;
; 0.253 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.779      ;
; 0.278 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.754      ;
; 0.294 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.740      ;
; 0.294 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.740      ;
; 0.298 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.736      ;
; 0.298 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.734      ;
; 0.299 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.733      ;
; 0.299 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.733      ;
; 0.301 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.733      ;
; 0.301 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.731      ;
; 0.307 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.725      ;
; 0.339 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.693      ;
; 0.348 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.686      ;
; 0.348 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.686      ;
; 0.352 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.682      ;
; 0.355 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.679      ;
; 0.356 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.676      ;
; 0.359 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.673      ;
; 0.360 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.672      ;
; 0.360 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.672      ;
; 0.362 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.670      ;
; 0.393 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.639      ;
; 0.413 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.619      ;
; 0.414 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.618      ;
; 0.414 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.618      ;
; 0.416 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.616      ;
; 0.426 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.606      ;
; 0.426 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.606      ;
; 0.428 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.002      ; 0.606      ;
; 0.428 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.604      ;
; 0.430 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; -0.002     ; 0.600      ;
; 0.436 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.596      ;
; 0.470 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.156      ; 0.718      ;
; 0.503 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.529      ;
; 0.503 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.529      ;
; 0.520 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.511      ;
; 0.543 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.159      ; 0.648      ;
; 0.563 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.469      ;
; 0.570 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.162      ; 0.624      ;
; 0.573 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.162      ; 0.621      ;
; 0.581 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.155      ; 0.606      ;
; 0.592 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.440      ;
; 0.600 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.159      ; 0.591      ;
; 0.606 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.159      ; 0.585      ;
; 0.609 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.423      ;
; 0.616 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.416      ;
; 0.626 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.566      ;
; 0.630 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.562      ;
; 0.630 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.562      ;
; 0.643 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.549      ;
; 0.649 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.162      ; 0.545      ;
; 0.655 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.162      ; 0.539      ;
; 0.665 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 1.000        ; 0.000      ; 0.367      ;
; 0.670 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.161      ; 0.523      ;
; 0.674 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.161      ; 0.519      ;
; 0.677 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.159      ; 0.514      ;
; 0.709 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.483      ;
; 0.709 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 1.000        ; 0.160      ; 0.483      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                 ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.195 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.649      ; 0.747      ;
; -1.087 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.649      ; 0.855      ;
; -1.059 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.649      ; 0.883      ;
; -1.059 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.649      ; 0.883      ;
; -0.987 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.649      ; 0.955      ;
; -0.985 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[10] ; clk50       ; 0.000        ; 1.649      ; 0.957      ;
; -0.968 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.649      ; 0.974      ;
; -0.968 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.649      ; 0.974      ;
; -0.896 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.649      ; 1.046      ;
; -0.894 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[12] ; clk50       ; 0.000        ; 1.649      ; 1.048      ;
; -0.695 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.649      ; 0.747      ;
; -0.587 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.649      ; 0.855      ;
; -0.559 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.649      ; 0.883      ;
; -0.559 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.649      ; 0.883      ;
; -0.487 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.649      ; 0.955      ;
; -0.485 ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[10] ; clk50       ; -0.500       ; 1.649      ; 0.957      ;
; -0.468 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[9]  ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.649      ; 0.974      ;
; -0.468 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.649      ; 0.974      ;
; -0.396 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[8]  ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.649      ; 1.046      ;
; -0.394 ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[11] ; sci:S08sci|baudgen[12] ; clk50       ; -0.500       ; 1.649      ; 1.048      ;
; 0.215  ; clkdiv[0]              ; clkdiv[0]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgen[5]  ; sci:S08sci|baudgen[5]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]    ; FPU:S08fpu|inloc[0]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[1]    ; FPU:S08fpu|inloc[1]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|DivState    ; FPU:S08fpu|DivState    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]   ; FPU:S08fpu|outloc[0]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[1]   ; FPU:S08fpu|outloc[1]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|MulState.01 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|SBit        ; FPU:S08fpu|SBit        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|mA[23]      ; FPU:S08fpu|mA[23]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|MulState.00 ; FPU:S08fpu|MulState.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf        ; sci:S08sci|rdrf        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clkdiv[27]             ; clkdiv[27]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; resetout               ; gotoreset              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; FPU:S08fpu|P[0]        ; FPU:S08fpu|MulState.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.396      ;
; 0.248  ; FPU:S08fpu|A[19]       ; FPU:S08fpu|A[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; FPU:S08fpu|Q[23]       ; FPU:S08fpu|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; FPU:S08fpu|A[17]       ; FPU:S08fpu|A[18]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; FPU:S08fpu|A[15]       ; FPU:S08fpu|A[16]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.284  ; FPU:S08fpu|MulState.01 ; FPU:S08fpu|SBit        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.436      ;
; 0.291  ; FPU:S08fpu|mA[19]      ; FPU:S08fpu|mA[18]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.291  ; FPU:S08fpu|mA[10]      ; FPU:S08fpu|mA[9]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.291  ; FPU:S08fpu|mA[6]       ; FPU:S08fpu|mA[5]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.291  ; FPU:S08fpu|SBit        ; FPU:S08fpu|MulState.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.443      ;
; 0.292  ; FPU:S08fpu|mA[20]      ; FPU:S08fpu|mA[19]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.292  ; FPU:S08fpu|mA[14]      ; FPU:S08fpu|mA[13]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.292  ; FPU:S08fpu|mA[5]       ; FPU:S08fpu|mA[4]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.444      ;
; 0.293  ; FPU:S08fpu|mA[22]      ; FPU:S08fpu|mA[21]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; FPU:S08fpu|mA[2]       ; FPU:S08fpu|mA[1]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.294  ; FPU:S08fpu|mA[4]       ; FPU:S08fpu|mA[3]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.446      ;
; 0.296  ; FPU:S08fpu|mA[12]      ; FPU:S08fpu|mA[11]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.448      ;
; 0.314  ; FPU:S08fpu|Y[19]       ; FPU:S08fpu|mB[19]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.466      ;
; 0.316  ; FPU:S08fpu|Y[22]       ; FPU:S08fpu|mB[22]      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.468      ;
; 0.329  ; FPU:S08fpu|Q[0]        ; FPU:S08fpu|Q[1]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.333  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[4]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.336  ; FPU:S08fpu|Q[20]       ; FPU:S08fpu|Q[21]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; FPU:S08fpu|Q[22]       ; FPU:S08fpu|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.488      ;
; 0.337  ; FPU:S08fpu|Q[14]       ; FPU:S08fpu|Q[15]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; FPU:S08fpu|Q[4]        ; FPU:S08fpu|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; FPU:S08fpu|Q[16]       ; FPU:S08fpu|Q[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; FPU:S08fpu|Q[6]        ; FPU:S08fpu|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; FPU:S08fpu|Q[8]        ; FPU:S08fpu|Q[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; FPU:S08fpu|Q[19]       ; FPU:S08fpu|Q[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.353  ; clkdiv[14]             ; clkdiv[14]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clkdiv[7]              ; clkdiv[7]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clkdiv[9]              ; clkdiv[9]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; FPU:S08fpu|Q[12]       ; FPU:S08fpu|Q[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; sci:S08sci|baudgen[4]  ; sci:S08sci|baudgen[4]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[5]        ; FPU:S08fpu|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|Q[7]        ; FPU:S08fpu|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clkdiv[5]              ; clkdiv[5]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[11]             ; clkdiv[11]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clkdiv[12]             ; clkdiv[12]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clkdiv[23]             ; clkdiv[23]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clkdiv[2]              ; clkdiv[2]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[13]             ; clkdiv[13]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[15]             ; clkdiv[15]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[16]             ; clkdiv[16]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[18]             ; clkdiv[18]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clkdiv[25]             ; clkdiv[25]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|Q[11]       ; FPU:S08fpu|Q[11]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|mA[7]       ; FPU:S08fpu|mA[6]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; FPU:S08fpu|X[3]        ; FPU:S08fpu|mA[3]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; FPU:S08fpu|X[5]        ; FPU:S08fpu|mA[5]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.362  ; FPU:S08fpu|X[1]        ; FPU:S08fpu|mA[1]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; FPU:S08fpu|Q[3]        ; FPU:S08fpu|Q[3]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; FPU:S08fpu|Q[13]       ; FPU:S08fpu|Q[13]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; clkdiv[21]             ; clkdiv[21]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; FPU:S08fpu|Q[9]        ; FPU:S08fpu|Q[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; FPU:S08fpu|Q[10]       ; FPU:S08fpu|Q[10]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.516      ;
; 0.366  ; clkdiv[0]              ; clkdiv[1]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|Q[21]       ; FPU:S08fpu|Q[21]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; FPU:S08fpu|X[0]        ; FPU:S08fpu|mA[0]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; FPU:S08fpu|mE[1]       ; FPU:S08fpu|Res[24]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; FPU:S08fpu|A[6]        ; FPU:S08fpu|A[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; FPU:S08fpu|A[11]       ; FPU:S08fpu|A[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clkdiv[6]              ; clkdiv[6]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clkdiv[8]              ; clkdiv[8]              ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clkdiv[22]             ; clkdiv[22]             ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.521      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[12]'                                                                                                          ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.171 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.483      ;
; 0.171 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.483      ;
; 0.203 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.159      ; 0.514      ;
; 0.206 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.161      ; 0.519      ;
; 0.210 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.161      ; 0.523      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.367      ;
; 0.225 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.162      ; 0.539      ;
; 0.231 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.162      ; 0.545      ;
; 0.237 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.549      ;
; 0.250 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.562      ;
; 0.250 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.562      ;
; 0.254 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.160      ; 0.566      ;
; 0.264 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.416      ;
; 0.271 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.423      ;
; 0.274 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.159      ; 0.585      ;
; 0.280 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.159      ; 0.591      ;
; 0.288 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.440      ;
; 0.299 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.155      ; 0.606      ;
; 0.307 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.162      ; 0.621      ;
; 0.310 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.162      ; 0.624      ;
; 0.317 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.469      ;
; 0.337 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.159      ; 0.648      ;
; 0.359 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.512      ;
; 0.377 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.529      ;
; 0.410 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                  ; sci:S08sci|baudgen[12] ; 0.000        ; 0.156      ; 0.718      ;
; 0.444 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.596      ;
; 0.450 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; -0.002     ; 0.600      ;
; 0.452 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.606      ;
; 0.452 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.606      ;
; 0.464 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.616      ;
; 0.466 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.619      ;
; 0.487 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.639      ;
; 0.518 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.679      ;
; 0.528 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.682      ;
; 0.532 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.686      ;
; 0.532 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.686      ;
; 0.541 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.693      ;
; 0.573 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.725      ;
; 0.579 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.733      ;
; 0.581 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.736      ;
; 0.586 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.740      ;
; 0.586 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.740      ;
; 0.602 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.754      ;
; 0.627 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.779      ;
; 0.640 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.794      ;
; 0.643 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.797      ;
; 0.647 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.801      ;
; 0.647 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.801      ;
; 0.659 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.813      ;
; 0.661 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.813      ;
; 0.662 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.814      ;
; 0.682 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.834      ;
; 0.688 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.840      ;
; 0.720 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.874      ;
; 0.723 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.877      ;
; 0.727 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.881      ;
; 0.727 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.002      ; 0.881      ;
; 0.768 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 0.000        ; 0.000      ; 0.920      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[4]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[2]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[7]        ; A[7]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; A[4]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.401      ;
; 0.319 ; SP[9]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.471      ;
; 0.360 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; A[5]        ; A[4]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.523      ;
; 0.396 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.548      ;
; 0.405 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.557      ;
; 0.437 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; A[2]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; SP[3]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.594      ;
; 0.442 ; SP[7]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.594      ;
; 0.477 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.629      ;
; 0.494 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.646      ;
; 0.498 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; SP[8]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.653      ;
; 0.516 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.668      ;
; 0.527 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.681      ;
; 0.533 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.685      ;
; 0.536 ; gotoreset   ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; 0.028      ; 0.716      ;
; 0.536 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.688      ;
; 0.556 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.708      ;
; 0.564 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.716      ;
; 0.568 ; SP[6]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; SP[3]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; SP[7]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.736      ;
; 0.591 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.743      ;
; 0.599 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; A[6]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; -0.026     ; 0.726      ;
; 0.610 ; SP[5]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.762      ;
; 0.615 ; SP[7]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.767      ;
; 0.624 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; SP[4]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.778      ;
; 0.645 ; SP[5]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.797      ;
; 0.661 ; SP[4]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; SP[1]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; A[3]        ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.022      ; 0.843      ;
; 0.670 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; SP[3]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.824      ;
; 0.680 ; SP[5]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.832      ;
; 0.688 ; gotoreset   ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; 0.028      ; 0.868      ;
; 0.693 ; SP[0]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.845      ;
; 0.696 ; SP[4]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.848      ;
; 0.699 ; gotoreset   ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; 0.028      ; 0.879      ;
; 0.700 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.852      ;
; 0.707 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.859      ;
; 0.708 ; HX[6]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.860      ;
; 0.709 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.861      ;
; 0.717 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.869      ;
; 0.719 ; IR[2]       ; A[2]        ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 0.872      ;
; 0.728 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.880      ;
; 0.735 ; SP[1]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.887      ;
; 0.742 ; SP[3]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.894      ;
; 0.743 ; HX[6]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.895      ;
; 0.744 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.896      ;
; 0.753 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.905      ;
; 0.763 ; SP[0]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.915      ;
; 0.764 ; PC[3]       ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; HX[6]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 0.921      ;
; 0.770 ; SP[1]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.922      ;
; 0.772 ; HX[4]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.924      ;
; 0.777 ; SP[3]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.929      ;
; 0.779 ; SP[2]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.931      ;
; 0.798 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.950      ;
; 0.798 ; SP[0]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.950      ;
; 0.805 ; SP[1]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.957      ;
; 0.807 ; HX[4]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.959      ;
; 0.812 ; SP[3]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.964      ;
; 0.813 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.965      ;
; 0.813 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.965      ;
; 0.814 ; SP[2]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.966      ;
; 0.815 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.967      ;
; 0.832 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 0.985      ;
; 0.832 ; HX[5]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.984      ;
; 0.833 ; SP[0]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.985      ;
; 0.849 ; SP[2]       ; SP[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.001      ;
; 0.855 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.007      ;
; 0.858 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; -0.001     ; 1.009      ;
; 0.865 ; IR[0]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.021      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[10]'                                                                                                            ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.367      ;
; 0.346 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.497      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.530      ;
; 0.449 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.601      ;
; 0.465 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.616      ;
; 0.469 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.621      ;
; 0.513 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.665      ;
; 0.559 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.712      ;
; 0.560 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.711      ;
; 0.560 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.711      ;
; 0.571 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.722      ;
; 0.590 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.741      ;
; 0.590 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.741      ;
; 0.619 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.770      ;
; 0.619 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.001     ; 0.770      ;
; 0.628 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.782      ;
; 0.659 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.811      ;
; 0.671 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.004      ; 0.827      ;
; 0.721 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.874      ;
; 0.723 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.876      ;
; 0.746 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.003     ; 0.895      ;
; 0.772 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.000      ; 0.924      ;
; 0.785 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.003      ; 0.940      ;
; 0.794 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.947      ;
; 0.796 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.949      ;
; 0.806 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.959      ;
; 0.808 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 0.961      ;
; 0.809 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; -0.006     ; 0.955      ;
; 0.902 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 1.072      ;
; 0.916 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.088      ;
; 0.916 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.088      ;
; 0.916 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.088      ;
; 0.987 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 1.157      ;
; 0.995 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.001      ; 1.148      ;
; 1.001 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.173      ;
; 1.001 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.173      ;
; 1.001 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.173      ;
; 1.007 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.178      ;
; 1.007 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.178      ;
; 1.022 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.191      ;
; 1.026 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.018      ; 1.196      ;
; 1.033 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.014      ; 1.199      ;
; 1.040 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.212      ;
; 1.040 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.212      ;
; 1.040 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.020      ; 1.212      ;
; 1.092 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.263      ;
; 1.092 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.263      ;
; 1.107 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.276      ;
; 1.118 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.014      ; 1.284      ;
; 1.131 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.302      ;
; 1.131 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.019      ; 1.302      ;
; 1.146 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.017      ; 1.315      ;
; 1.157 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 0.000        ; 0.014      ; 1.323      ;
+-------+-------------------------+-------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; S08ram:ram|altsyncram:altsyncram_component|altsyncram_gra1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a0~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; S08rom:rom|altsyncram:altsyncram_component|altsyncram_14b1:auto_generated|ram_block1a4~porta_address_reg9 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk50 ; Rise       ; clk50                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[0]                                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[10]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[11]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk50 ; Rise       ; FPU:S08fpu|A[12]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk50 ; Rise       ; FPU:S08fpu|A[13]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[9]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[10]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvbitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|rcvstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; sci:S08sci|shiftin[7]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|baudgen[10]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvbitcnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|rcvstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[10] ; Rise       ; S08sci|shiftin[7]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[12]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|shiftout[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; sci:S08sci|txdstate[3]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|baudgen[12]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|shiftout[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[12] ; Rise       ; S08sci|txdstate[3]|clk              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.400  ; 0.400  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; -0.260 ; -0.260 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.400  ; 0.400  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.306  ; 0.306  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 2.200  ; 2.200  ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 2.223  ; 2.223  ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 3.052  ; 3.052  ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.380  ; 0.380  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.380  ; 0.380  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.068  ; 0.068  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.050  ; 0.050  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.080 ; -2.080 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.103 ; -2.103 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.325 ; -2.325 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 5.971  ; 5.971  ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 5.443  ; 5.443  ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 5.601  ; 5.601  ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 5.631  ; 5.631  ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 5.553  ; 5.553  ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 5.508  ; 5.508  ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 5.971  ; 5.971  ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 5.744  ; 5.744  ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 5.258  ; 5.258  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.446  ; 5.446  ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.394  ; 5.394  ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 5.449  ; 5.449  ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.766  ; 5.766  ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.908  ; 5.908  ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.569  ; 5.569  ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 8.774  ; 8.774  ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 7.883  ; 7.883  ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 7.847  ; 7.847  ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 7.928  ; 7.928  ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 7.919  ; 7.919  ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 7.970  ; 7.970  ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 8.046  ; 8.046  ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 8.049  ; 8.049  ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 8.693  ; 8.693  ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 8.733  ; 8.733  ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 8.226  ; 8.226  ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 8.122  ; 8.122  ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 8.187  ; 8.187  ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 8.774  ; 8.774  ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 8.515  ; 8.515  ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 7.747  ; 7.747  ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 8.017  ; 8.017  ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 7.354  ; 7.354  ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 8.140  ; 8.140  ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 8.124  ; 8.124  ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 8.132  ; 8.132  ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 10.809 ; 10.809 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 10.809 ; 10.809 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 10.415 ; 10.415 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 10.247 ; 10.247 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 10.549 ; 10.549 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 10.295 ; 10.295 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 10.276 ; 10.276 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 10.235 ; 10.235 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 9.907  ; 9.907  ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 10.024 ; 10.024 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 9.941  ; 9.941  ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 9.957  ; 9.957  ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 10.007 ; 10.007 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 10.381 ; 10.381 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 10.249 ; 10.249 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 5.708  ; 5.708  ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.312  ; 5.312  ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 5.173  ; 5.173  ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.478  ; 5.478  ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.198  ; 5.198  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.620  ; 5.620  ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 5.206  ; 5.206  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.708  ; 5.708  ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 5.131  ; 5.131  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 8.822  ; 8.822  ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 8.822  ; 8.822  ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 8.428  ; 8.428  ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 8.262  ; 8.262  ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 8.556  ; 8.556  ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 8.338  ; 8.338  ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 8.287  ; 8.287  ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 8.245  ; 8.245  ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 8.048  ; 8.048  ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 8.417  ; 8.417  ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 8.334  ; 8.334  ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 8.350  ; 8.350  ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 8.400  ; 8.400  ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 8.774  ; 8.774  ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 8.382  ; 8.382  ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 6.851  ; 6.851  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.851  ; 6.851  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 6.457  ; 6.457  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 6.289  ; 6.289  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.591  ; 6.591  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 6.433  ; 6.433  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 6.318  ; 6.318  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 6.277  ; 6.277  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 6.095  ; 6.095  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 6.159  ; 6.159  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 6.076  ; 6.076  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 6.092  ; 6.092  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 6.142  ; 6.142  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 6.516  ; 6.516  ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.437  ; 6.437  ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 5.374  ; 5.374  ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.565 ; 4.565 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.982 ; 4.982 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 5.145 ; 5.145 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 5.175 ; 5.175 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 5.089 ; 5.089 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.565 ; 4.565 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 5.131 ; 5.131 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 5.075 ; 5.075 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.947 ; 4.947 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.147 ; 5.147 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.092 ; 5.092 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.895 ; 4.895 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.464 ; 5.464 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.357 ; 5.357 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.263 ; 5.263 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 5.252 ; 5.252 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.216 ; 5.216 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.348 ; 5.348 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.341 ; 5.341 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 5.330 ; 5.330 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 5.477 ; 5.477 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 5.472 ; 5.472 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.735 ; 5.735 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.536 ; 5.536 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.269 ; 5.269 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.161 ; 5.161 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.811 ; 5.811 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.562 ; 5.562 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.379 ; 5.379 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.506 ; 5.506 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.161 ; 5.161 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.630 ; 5.630 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.594 ; 5.594 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.622 ; 5.622 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 5.258 ; 5.258 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 6.020 ; 6.020 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.626 ; 5.626 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.460 ; 5.460 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.570 ; 5.570 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.499 ; 5.499 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.486 ; 5.486 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.443 ; 5.443 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.265 ; 5.265 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.337 ; 5.337 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.258 ; 5.258 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.272 ; 5.272 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 5.325 ; 5.325 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.596 ; 5.596 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.599 ; 5.599 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.959 ; 4.959 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.099 ; 5.099 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.959 ; 4.959 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.159 ; 5.159 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.068 ; 5.068 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.301 ; 5.301 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.998 ; 4.998 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.389 ; 5.389 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.857 ; 4.857 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.441 ; 5.441 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.537 ; 6.537 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.143 ; 6.143 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 5.977 ; 5.977 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.188 ; 6.188 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.016 ; 6.016 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.003 ; 6.003 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.960 ; 5.960 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 5.750 ; 5.750 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.520 ; 5.520 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.441 ; 5.441 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.455 ; 5.455 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.508 ; 5.508 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.671 ; 5.671 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.082 ; 6.082 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.453 ; 5.453 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.344 ; 6.344 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.950 ; 5.950 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.784 ; 5.784 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.052 ; 6.052 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.823 ; 5.823 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.767 ; 5.767 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.762 ; 5.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.532 ; 5.532 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.453 ; 5.453 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.467 ; 5.467 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.520 ; 5.520 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.841 ; 5.841 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.094 ; 6.094 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 5.374 ; 5.374 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; clksel[1]  ; clkdisp     ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; clksel[2]  ; clkdisp     ; 4.166 ; 4.166 ; 4.166 ; 4.166 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; clksel[1]  ; clkdisp     ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; clksel[2]  ; clkdisp     ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -16.298   ; -1.586 ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -16.298   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -15.111   ; -1.586 ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgen[10] ; -1.618    ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[12] ; -0.924    ; 0.171  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -4290.825 ; -6.558 ; 0.0      ; 0.0     ; -582.3              ;
;  S08clk                 ; -730.788  ; 0.000  ; N/A      ; N/A     ; -60.000             ;
;  clk50                  ; -3533.589 ; -6.558 ; N/A      ; N/A     ; -495.300            ;
;  sci:S08sci|baudgen[10] ; -17.547   ; 0.000  ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[12] ; -8.901    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------+------------------------+-------+-------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+-------+------------+------------------------+
; clksel[*]  ; clk50                  ; 1.748 ; 1.748 ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.218 ; 0.218 ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 1.748 ; 1.748 ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 1.514 ; 1.514 ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; 4.075 ; 4.075 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; 4.101 ; 4.101 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; 5.718 ; 5.718 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+------------+------------------------+--------+--------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+------------+------------------------+--------+--------+------------+------------------------+
; clksel[*]  ; clk50                  ; 0.380  ; 0.380  ; Rise       ; clk50                  ;
;  clksel[0] ; clk50                  ; 0.380  ; 0.380  ; Rise       ; clk50                  ;
;  clksel[1] ; clk50                  ; 0.068  ; 0.068  ; Rise       ; clk50                  ;
;  clksel[2] ; clk50                  ; 0.050  ; 0.050  ; Rise       ; clk50                  ;
; pbin       ; clk50                  ; -2.080 ; -2.080 ; Rise       ; clk50                  ;
; resetin    ; clk50                  ; -2.103 ; -2.103 ; Rise       ; clk50                  ;
; rxd        ; sci:S08sci|baudgen[10] ; -2.325 ; -2.325 ; Rise       ; sci:S08sci|baudgen[10] ;
+------------+------------------------+--------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------+------------------------+--------+--------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+--------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 11.685 ; 11.685 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 10.476 ; 10.476 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 10.870 ; 10.870 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 10.948 ; 10.948 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 10.719 ; 10.719 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 10.610 ; 10.610 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 11.685 ; 11.685 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 11.182 ; 11.182 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 9.959  ; 9.959  ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 10.403 ; 10.403 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 10.235 ; 10.235 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 10.364 ; 10.364 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 10.918 ; 10.918 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 11.342 ; 11.342 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 10.722 ; 10.722 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 17.851 ; 17.851 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 16.042 ; 16.042 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 15.984 ; 15.984 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 16.124 ; 16.124 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 16.106 ; 16.106 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 16.232 ; 16.232 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 16.402 ; 16.402 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 16.367 ; 16.367 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 17.738 ; 17.738 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 17.851 ; 17.851 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 16.840 ; 16.840 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 16.603 ; 16.603 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 16.691 ; 16.691 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 17.797 ; 17.797 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 17.420 ; 17.420 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 15.828 ; 15.828 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 16.404 ; 16.404 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 14.814 ; 14.814 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 16.698 ; 16.698 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 16.612 ; 16.612 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 16.692 ; 16.692 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 22.513 ; 22.513 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 22.513 ; 22.513 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 21.882 ; 21.882 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 21.504 ; 21.504 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 22.262 ; 22.262 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 21.602 ; 21.602 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 21.548 ; 21.548 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 21.489 ; 21.489 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 20.793 ; 20.793 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 21.139 ; 21.139 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 20.936 ; 20.936 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 20.953 ; 20.953 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 21.110 ; 21.110 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 21.950 ; 21.950 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 21.579 ; 21.579 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 10.947 ; 10.947 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 10.341 ; 10.341 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 10.008 ; 10.008 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 10.621 ; 10.621 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 9.930  ; 9.930  ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 10.775 ; 10.775 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 9.943  ; 9.943  ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 10.947 ; 10.947 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 9.705  ; 9.705  ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 16.583 ; 16.583 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 16.426 ; 16.426 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 15.827 ; 15.827 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 15.424 ; 15.424 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 16.019 ; 16.019 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 15.478 ; 15.478 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 15.463 ; 15.463 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 15.404 ; 15.404 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 14.901 ; 14.901 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 15.772 ; 15.772 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 15.569 ; 15.569 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 15.586 ; 15.586 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 15.743 ; 15.743 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 16.583 ; 16.583 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 15.688 ; 15.688 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 13.434 ; 13.434 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 13.434 ; 13.434 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 12.803 ; 12.803 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 12.425 ; 12.425 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 13.183 ; 13.183 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 12.762 ; 12.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 12.469 ; 12.469 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 12.410 ; 12.410 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 11.927 ; 11.927 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 12.230 ; 12.230 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 12.027 ; 12.027 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 12.044 ; 12.044 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 12.201 ; 12.201 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 13.041 ; 13.041 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 12.713 ; 12.713 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 10.273 ; 10.273 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+------------------------+-------+-------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+-------+------------+------------------------+
; IRout[*]     ; S08clk                 ; 4.565 ; 4.565 ; Rise       ; S08clk                 ;
;  IRout[0]    ; S08clk                 ; 4.982 ; 4.982 ; Rise       ; S08clk                 ;
;  IRout[1]    ; S08clk                 ; 5.145 ; 5.145 ; Rise       ; S08clk                 ;
;  IRout[2]    ; S08clk                 ; 5.175 ; 5.175 ; Rise       ; S08clk                 ;
;  IRout[3]    ; S08clk                 ; 5.089 ; 5.089 ; Rise       ; S08clk                 ;
;  IRout[4]    ; S08clk                 ; 4.565 ; 4.565 ; Rise       ; S08clk                 ;
;  IRout[5]    ; S08clk                 ; 5.131 ; 5.131 ; Rise       ; S08clk                 ;
;  IRout[6]    ; S08clk                 ; 5.075 ; 5.075 ; Rise       ; S08clk                 ;
;  IRout[7]    ; S08clk                 ; 4.947 ; 4.947 ; Rise       ; S08clk                 ;
;  IRout[8]    ; S08clk                 ; 5.147 ; 5.147 ; Rise       ; S08clk                 ;
;  IRout[9]    ; S08clk                 ; 5.092 ; 5.092 ; Rise       ; S08clk                 ;
;  IRout[10]   ; S08clk                 ; 4.895 ; 4.895 ; Rise       ; S08clk                 ;
;  IRout[11]   ; S08clk                 ; 5.464 ; 5.464 ; Rise       ; S08clk                 ;
;  IRout[12]   ; S08clk                 ; 5.357 ; 5.357 ; Rise       ; S08clk                 ;
;  IRout[13]   ; S08clk                 ; 5.263 ; 5.263 ; Rise       ; S08clk                 ;
; addr[*]      ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  addr[0]     ; S08clk                 ; 5.252 ; 5.252 ; Rise       ; S08clk                 ;
;  addr[1]     ; S08clk                 ; 5.216 ; 5.216 ; Rise       ; S08clk                 ;
;  addr[2]     ; S08clk                 ; 5.348 ; 5.348 ; Rise       ; S08clk                 ;
;  addr[3]     ; S08clk                 ; 5.341 ; 5.341 ; Rise       ; S08clk                 ;
;  addr[4]     ; S08clk                 ; 5.330 ; 5.330 ; Rise       ; S08clk                 ;
;  addr[5]     ; S08clk                 ; 5.477 ; 5.477 ; Rise       ; S08clk                 ;
;  addr[6]     ; S08clk                 ; 5.472 ; 5.472 ; Rise       ; S08clk                 ;
;  addr[7]     ; S08clk                 ; 5.735 ; 5.735 ; Rise       ; S08clk                 ;
;  addr[8]     ; S08clk                 ; 5.536 ; 5.536 ; Rise       ; S08clk                 ;
;  addr[9]     ; S08clk                 ; 5.269 ; 5.269 ; Rise       ; S08clk                 ;
;  addr[10]    ; S08clk                 ; 5.161 ; 5.161 ; Rise       ; S08clk                 ;
;  addr[11]    ; S08clk                 ; 4.985 ; 4.985 ; Rise       ; S08clk                 ;
;  addr[12]    ; S08clk                 ; 5.811 ; 5.811 ; Rise       ; S08clk                 ;
;  addr[13]    ; S08clk                 ; 5.562 ; 5.562 ; Rise       ; S08clk                 ;
;  addr[14]    ; S08clk                 ; 5.379 ; 5.379 ; Rise       ; S08clk                 ;
;  addr[15]    ; S08clk                 ; 5.506 ; 5.506 ; Rise       ; S08clk                 ;
;  addr[16]    ; S08clk                 ; 5.161 ; 5.161 ; Rise       ; S08clk                 ;
;  addr[17]    ; S08clk                 ; 5.630 ; 5.630 ; Rise       ; S08clk                 ;
;  addr[18]    ; S08clk                 ; 5.594 ; 5.594 ; Rise       ; S08clk                 ;
;  addr[20]    ; S08clk                 ; 5.622 ; 5.622 ; Rise       ; S08clk                 ;
; data[*]      ; S08clk                 ; 5.258 ; 5.258 ; Rise       ; S08clk                 ;
;  data[0]     ; S08clk                 ; 6.020 ; 6.020 ; Rise       ; S08clk                 ;
;  data[1]     ; S08clk                 ; 5.626 ; 5.626 ; Rise       ; S08clk                 ;
;  data[2]     ; S08clk                 ; 5.460 ; 5.460 ; Rise       ; S08clk                 ;
;  data[3]     ; S08clk                 ; 5.570 ; 5.570 ; Rise       ; S08clk                 ;
;  data[4]     ; S08clk                 ; 5.499 ; 5.499 ; Rise       ; S08clk                 ;
;  data[5]     ; S08clk                 ; 5.486 ; 5.486 ; Rise       ; S08clk                 ;
;  data[6]     ; S08clk                 ; 5.443 ; 5.443 ; Rise       ; S08clk                 ;
;  data[7]     ; S08clk                 ; 5.265 ; 5.265 ; Rise       ; S08clk                 ;
;  data[8]     ; S08clk                 ; 5.337 ; 5.337 ; Rise       ; S08clk                 ;
;  data[9]     ; S08clk                 ; 5.258 ; 5.258 ; Rise       ; S08clk                 ;
;  data[10]    ; S08clk                 ; 5.272 ; 5.272 ; Rise       ; S08clk                 ;
;  data[11]    ; S08clk                 ; 5.325 ; 5.325 ; Rise       ; S08clk                 ;
;  data[12]    ; S08clk                 ; 5.596 ; 5.596 ; Rise       ; S08clk                 ;
;  data[13]    ; S08clk                 ; 5.599 ; 5.599 ; Rise       ; S08clk                 ;
; stateout[*]  ; S08clk                 ; 4.959 ; 4.959 ; Rise       ; S08clk                 ;
;  stateout[0] ; S08clk                 ; 5.099 ; 5.099 ; Rise       ; S08clk                 ;
;  stateout[1] ; S08clk                 ; 4.959 ; 4.959 ; Rise       ; S08clk                 ;
;  stateout[2] ; S08clk                 ; 5.159 ; 5.159 ; Rise       ; S08clk                 ;
;  stateout[3] ; S08clk                 ; 5.068 ; 5.068 ; Rise       ; S08clk                 ;
;  stateout[4] ; S08clk                 ; 5.301 ; 5.301 ; Rise       ; S08clk                 ;
;  stateout[5] ; S08clk                 ; 4.998 ; 4.998 ; Rise       ; S08clk                 ;
;  stateout[6] ; S08clk                 ; 5.389 ; 5.389 ; Rise       ; S08clk                 ;
; clkdisp      ; clk50                  ; 4.857 ; 4.857 ; Rise       ; clk50                  ;
; data[*]      ; clk50                  ; 5.441 ; 5.441 ; Rise       ; clk50                  ;
;  data[0]     ; clk50                  ; 6.537 ; 6.537 ; Rise       ; clk50                  ;
;  data[1]     ; clk50                  ; 6.143 ; 6.143 ; Rise       ; clk50                  ;
;  data[2]     ; clk50                  ; 5.977 ; 5.977 ; Rise       ; clk50                  ;
;  data[3]     ; clk50                  ; 6.188 ; 6.188 ; Rise       ; clk50                  ;
;  data[4]     ; clk50                  ; 6.016 ; 6.016 ; Rise       ; clk50                  ;
;  data[5]     ; clk50                  ; 6.003 ; 6.003 ; Rise       ; clk50                  ;
;  data[6]     ; clk50                  ; 5.960 ; 5.960 ; Rise       ; clk50                  ;
;  data[7]     ; clk50                  ; 5.750 ; 5.750 ; Rise       ; clk50                  ;
;  data[8]     ; clk50                  ; 5.520 ; 5.520 ; Rise       ; clk50                  ;
;  data[9]     ; clk50                  ; 5.441 ; 5.441 ; Rise       ; clk50                  ;
;  data[10]    ; clk50                  ; 5.455 ; 5.455 ; Rise       ; clk50                  ;
;  data[11]    ; clk50                  ; 5.508 ; 5.508 ; Rise       ; clk50                  ;
;  data[12]    ; clk50                  ; 5.671 ; 5.671 ; Rise       ; clk50                  ;
;  data[13]    ; clk50                  ; 6.082 ; 6.082 ; Rise       ; clk50                  ;
; data[*]      ; sci:S08sci|baudgen[10] ; 5.453 ; 5.453 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[0]     ; sci:S08sci|baudgen[10] ; 6.344 ; 6.344 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[1]     ; sci:S08sci|baudgen[10] ; 5.950 ; 5.950 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[2]     ; sci:S08sci|baudgen[10] ; 5.784 ; 5.784 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[3]     ; sci:S08sci|baudgen[10] ; 6.052 ; 6.052 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[4]     ; sci:S08sci|baudgen[10] ; 5.823 ; 5.823 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[5]     ; sci:S08sci|baudgen[10] ; 5.810 ; 5.810 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[6]     ; sci:S08sci|baudgen[10] ; 5.767 ; 5.767 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[7]     ; sci:S08sci|baudgen[10] ; 5.762 ; 5.762 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[8]     ; sci:S08sci|baudgen[10] ; 5.532 ; 5.532 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[9]     ; sci:S08sci|baudgen[10] ; 5.453 ; 5.453 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[10]    ; sci:S08sci|baudgen[10] ; 5.467 ; 5.467 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[11]    ; sci:S08sci|baudgen[10] ; 5.520 ; 5.520 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[12]    ; sci:S08sci|baudgen[10] ; 5.841 ; 5.841 ; Rise       ; sci:S08sci|baudgen[10] ;
;  data[13]    ; sci:S08sci|baudgen[10] ; 6.094 ; 6.094 ; Rise       ; sci:S08sci|baudgen[10] ;
; txd          ; sci:S08sci|baudgen[12] ; 5.374 ; 5.374 ; Rise       ; sci:S08sci|baudgen[12] ;
+--------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; clksel[1]  ; clkdisp     ; 8.592 ; 8.592 ; 8.592 ; 8.592 ;
; clksel[2]  ; clkdisp     ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; clksel[1]  ; clkdisp     ; 3.912 ; 3.912 ; 3.912 ; 3.912 ;
; clksel[2]  ; clkdisp     ; 3.930 ; 3.930 ; 3.930 ; 3.930 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 52826     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 179657257 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1377      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9474      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 42893143  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 346       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 52826     ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 179657257 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; clk50                  ; 1377      ; 11       ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; clk50                  ; 23        ; 7        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 9474      ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 42893143  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; S08clk                 ; 346       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[10] ; sci:S08sci|baudgen[10] ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[12] ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[12] ; sci:S08sci|baudgen[12] ; 60        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 2015  ; 2015 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 28 16:52:03 2017
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[10] sci:S08sci|baudgen[10]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[12] sci:S08sci|baudgen[12]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.298      -730.788 S08clk 
    Info (332119):   -15.111     -3533.589 clk50 
    Info (332119):    -1.618       -17.547 sci:S08sci|baudgen[10] 
    Info (332119):    -0.924        -8.901 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586        -6.558 clk50 
    Info (332119):     0.268         0.000 sci:S08sci|baudgen[12] 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.631      -290.079 S08clk 
    Info (332119):    -6.102     -1362.296 clk50 
    Info (332119):    -0.277        -1.728 sci:S08sci|baudgen[10] 
    Info (332119):     0.112         0.000 sci:S08sci|baudgen[12] 
Info (332146): Worst-case hold slack is -1.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.195        -5.313 clk50 
    Info (332119):     0.171         0.000 sci:S08sci|baudgen[12] 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -495.300 clk50 
    Info (332119):    -0.500       -60.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[10] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Tue Nov 28 16:52:08 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


