{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1572636672769 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.1 Build 177 11/07/2012 SJ Web Edition " "Version 12.1 Build 177 11/07/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1572636672769 ""} { "Info" "IQEXE_START_BANNER_TIME" "Fri Nov 01 16:31:12 2019 " "Processing started: Fri Nov 01 16:31:12 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1572636672769 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1572636672769 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off trabalho -c trabalho " "Command: quartus_map --read_settings_files=on --write_settings_files=off trabalho -c trabalho" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1572636672769 ""}
{ "Info" "IQCU_PARALLEL_AUTODETECT_MULTIPLE_PROCESSORS_MORE_LOGICAL" "6 6 12 " "Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead." {  } {  } 0 11104 "Parallel Compilation has detected %3!i! hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use %1!i! of the %2!i! physical processors detected instead." 0 0 "" 0 -1 1572636673197 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "/documentos/ufmg/20192/laboratório de sd/quartus/aula 11/remainder/remainder.vhd 2 1 " "Found 2 design units, including 1 entities, in source file /documentos/ufmg/20192/laboratório de sd/quartus/aula 11/remainder/remainder.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 remainder-arch " "Found design unit 1: remainder-arch" {  } { { "../Remainder/remainder.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Remainder/remainder.vhd" 12 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673573 ""} { "Info" "ISGN_ENTITY_NAME" "1 remainder " "Found entity 1: remainder" {  } { { "../Remainder/remainder.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Remainder/remainder.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673573 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673573 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "/documentos/ufmg/20192/laboratório de sd/quartus/aula 11/registrador/contador.vhd 2 1 " "Found 2 design units, including 1 entities, in source file /documentos/ufmg/20192/laboratório de sd/quartus/aula 11/registrador/contador.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 contador-arch " "Found design unit 1: contador-arch" {  } { { "../Registrador/contador.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Registrador/contador.vhd" 15 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673576 ""} { "Info" "ISGN_ENTITY_NAME" "1 contador " "Found entity 1: contador" {  } { { "../Registrador/contador.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Registrador/contador.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673576 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673576 ""}
{ "Warning" "WSGN_MEGAFN_REPLACE" "mux ../Mux/mux.vhd " "Entity \"mux\" obtained from \"../Mux/mux.vhd\" instead of from Quartus II megafunction library" {  } { { "../Mux/mux.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Mux/mux.vhd" 6 -1 0 } }  } 0 12090 "Entity \"%1!s!\" obtained from \"%2!s!\" instead of from Quartus II megafunction library" 0 0 "" 0 -1 1572636673579 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "/documentos/ufmg/20192/laboratório de sd/quartus/aula 11/mux/mux.vhd 2 1 " "Found 2 design units, including 1 entities, in source file /documentos/ufmg/20192/laboratório de sd/quartus/aula 11/mux/mux.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 mux-arch " "Found design unit 1: mux-arch" {  } { { "../Mux/mux.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Mux/mux.vhd" 14 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673580 ""} { "Info" "ISGN_ENTITY_NAME" "1 mux " "Found entity 1: mux" {  } { { "../Mux/mux.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Mux/mux.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673580 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673580 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "/documentos/ufmg/20192/laboratório de sd/quartus/aula 11/somador 16 bits/somador.vhd 2 1 " "Found 2 design units, including 1 entities, in source file /documentos/ufmg/20192/laboratório de sd/quartus/aula 11/somador 16 bits/somador.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 somador-arch " "Found design unit 1: somador-arch" {  } { { "../Somador 16 bits/somador.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Somador 16 bits/somador.vhd" 12 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673583 ""} { "Info" "ISGN_ENTITY_NAME" "1 somador " "Found entity 1: somador" {  } { { "../Somador 16 bits/somador.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Somador 16 bits/somador.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673583 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673583 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "trabalho.vhd 2 1 " "Found 2 design units, including 1 entities, in source file trabalho.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 trabalho-arch " "Found design unit 1: trabalho-arch" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 19 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673586 ""} { "Info" "ISGN_ENTITY_NAME" "1 trabalho " "Found entity 1: trabalho" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673586 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673586 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "tb_trabalho.vhd 2 1 " "Found 2 design units, including 1 entities, in source file tb_trabalho.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 tb_trabalho-teste " "Found design unit 1: tb_trabalho-teste" {  } { { "tb_trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/tb_trabalho.vhd" 7 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1572636673589 ""} { "Info" "ISGN_ENTITY_NAME" "1 tb_trabalho " "Found entity 1: tb_trabalho" {  } { { "tb_trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/tb_trabalho.vhd" 4 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1572636673589 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1572636673589 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "trabalho " "Elaborating entity \"trabalho\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1572636673632 ""}
{ "Warning" "WVRFX_VHDL_USED_IMPLICIT_DEFAULT_VALUE" "Contador_out trabalho.vhd(14) " "VHDL Signal Declaration warning at trabalho.vhd(14): used implicit default value for signal \"Contador_out\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 0 0 } }  } 0 10541 "VHDL Signal Declaration warning at %2!s!: used implicit default value for signal \"%1!s!\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." 0 0 "" 0 -1 1572636673633 "|trabalho"}
{ "Warning" "WVRFX_VHDL_USED_IMPLICIT_DEFAULT_VALUE" "rem_eq_0 trabalho.vhd(15) " "VHDL Signal Declaration warning at trabalho.vhd(15): used implicit default value for signal \"rem_eq_0\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 15 0 0 } }  } 0 10541 "VHDL Signal Declaration warning at %2!s!: used implicit default value for signal \"%1!s!\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." 0 0 "" 0 -1 1572636673633 "|trabalho"}
{ "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "cont_cont_out trabalho.vhd(50) " "Verilog HDL or VHDL warning at trabalho.vhd(50): object \"cont_cont_out\" assigned a value but never read" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 50 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object \"%1!s!\" assigned a value but never read" 0 0 "" 0 -1 1572636673633 "|trabalho"}
{ "Warning" "WVRFX_VHDL_USED_IMPLICIT_DEFAULT_VALUE" "somador_out trabalho.vhd(52) " "VHDL Signal Declaration warning at trabalho.vhd(52): used implicit default value for signal \"somador_out\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 52 0 0 } }  } 0 10541 "VHDL Signal Declaration warning at %2!s!: used implicit default value for signal \"%1!s!\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." 0 0 "" 0 -1 1572636673634 "|trabalho"}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "mux mux:instancia_mux " "Elaborating entity \"mux\" for hierarchy \"mux:instancia_mux\"" {  } { { "trabalho.vhd" "instancia_mux" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 55 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "" 0 -1 1572636673644 ""}
{ "Info" "ISGN_START_ELABORATION_HIERARCHY" "contador contador:instancia_contador " "Elaborating entity \"contador\" for hierarchy \"contador:instancia_contador\"" {  } { { "trabalho.vhd" "instancia_contador" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 62 0 0 } }  } 0 12128 "Elaborating entity \"%1!s!\" for hierarchy \"%2!s!\"" 0 0 "" 0 -1 1572636673652 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[0\] GND " "Pin \"Contador_out\[0\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[0]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[1\] GND " "Pin \"Contador_out\[1\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[1]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[2\] GND " "Pin \"Contador_out\[2\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[2]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[3\] GND " "Pin \"Contador_out\[3\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[3]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[4\] GND " "Pin \"Contador_out\[4\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[4]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[5\] GND " "Pin \"Contador_out\[5\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[5]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[6\] GND " "Pin \"Contador_out\[6\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[6]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[7\] GND " "Pin \"Contador_out\[7\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[7]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[8\] GND " "Pin \"Contador_out\[8\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[8]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[9\] GND " "Pin \"Contador_out\[9\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[9]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[10\] GND " "Pin \"Contador_out\[10\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[10]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[11\] GND " "Pin \"Contador_out\[11\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[11]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[12\] GND " "Pin \"Contador_out\[12\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[12]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[13\] GND " "Pin \"Contador_out\[13\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[13]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[14\] GND " "Pin \"Contador_out\[14\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[14]"} { "Warning" "WMLS_MLS_STUCK_PIN" "Contador_out\[15\] GND " "Pin \"Contador_out\[15\]\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 14 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|Contador_out[15]"} { "Warning" "WMLS_MLS_STUCK_PIN" "rem_eq_0 GND " "Pin \"rem_eq_0\" is stuck at GND" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 15 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1572636673876 "|trabalho|rem_eq_0"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "" 0 -1 1572636673876 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "" 0 -1 1572636673972 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "" 0 -1 1572636673972 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "22 " "Design contains 22 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[0\] " "No output dependent on input pin \"Valor\[0\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[0]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[1\] " "No output dependent on input pin \"Valor\[1\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[1]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[2\] " "No output dependent on input pin \"Valor\[2\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[2]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[3\] " "No output dependent on input pin \"Valor\[3\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[3]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[4\] " "No output dependent on input pin \"Valor\[4\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[4]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[5\] " "No output dependent on input pin \"Valor\[5\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[5]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[6\] " "No output dependent on input pin \"Valor\[6\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[6]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[7\] " "No output dependent on input pin \"Valor\[7\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[7]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[8\] " "No output dependent on input pin \"Valor\[8\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[8]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[9\] " "No output dependent on input pin \"Valor\[9\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[9]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[10\] " "No output dependent on input pin \"Valor\[10\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[10]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[11\] " "No output dependent on input pin \"Valor\[11\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[11]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[12\] " "No output dependent on input pin \"Valor\[12\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[12]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[13\] " "No output dependent on input pin \"Valor\[13\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[13]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[14\] " "No output dependent on input pin \"Valor\[14\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[14]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Valor\[15\] " "No output dependent on input pin \"Valor\[15\]\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 7 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Valor[15]"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "Mux_selection " "No output dependent on input pin \"Mux_selection\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 8 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|Mux_selection"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "clk_all " "No output dependent on input pin \"clk_all\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 9 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|clk_all"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "contador_clr " "No output dependent on input pin \"contador_clr\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 10 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|contador_clr"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "contador_ld " "No output dependent on input pin \"contador_ld\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 11 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|contador_ld"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "C_out_clr " "No output dependent on input pin \"C_out_clr\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 12 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|C_out_clr"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "C_out_ld " "No output dependent on input pin \"C_out_ld\"" {  } { { "trabalho.vhd" "" { Text "D:/Documentos/UFMG/20192/Laboratório de SD/Quartus/Aula 11/Trabalho/trabalho.vhd" 13 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1572636673990 "|trabalho|C_out_ld"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "" 0 -1 1572636673990 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "39 " "Implemented 39 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "22 " "Implemented 22 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "" 0 -1 1572636673992 ""} { "Info" "ICUT_CUT_TM_OPINS" "17 " "Implemented 17 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "" 0 -1 1572636673992 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "" 0 -1 1572636673992 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 46 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 46 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "383 " "Peak virtual memory: 383 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1572636674020 ""} { "Info" "IQEXE_END_BANNER_TIME" "Fri Nov 01 16:31:14 2019 " "Processing ended: Fri Nov 01 16:31:14 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1572636674020 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Elapsed time: 00:00:02" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1572636674020 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:01 " "Total CPU time (on all processors): 00:00:01" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1572636674020 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1572636674020 ""}
