---
layout: post
title: arm architecture
tags: 
- text
---



# 1. 목차정리



### 1.1 익셉션

#### 1.1.1 익셉션 모델

#### 1.1.2 익셉션 레벨 변경

#### 1.1.3 실행 상태

#### 1.1.4 실행 상태 변경



### 1.2 레지스터

#### 1.2.1 프로세서 상태 레지스터

#### 1.2.2 특수 목적 레지스터

#### 1.2.3 시스템 레지스터

#### 1.2.4 ABI 레지스터 사용 규칙



### 1.3 익셉션 핸들링

#### 1.3.1 익셉션 타입

#### 1.3.2 동기 및 비동기 익셉션

#### 1.3.3 익셉션 핸들링

#### 1.3.4 익셉션에 의해 변경되는 실행 상태와 익셉션 레벨

#### 1.3.5 익셉션 벡터 테이블

#### 1.3.6 인터럽트 핸들링

#### 1.3.7 GIC 표준 인터럽트 컨트롤러

#### 1.3.4 익셉션에 의해 변경되는 실행 상태와 익셉션 레벨



### 1.4 캐시

#### 1.4.1 캐시 구조

#### 1.4.2 캐시 컨트롤러

#### 1.4.3 캐시 정책

#### 1.4.4 캐시 일관성의 두 가지 관점

#### 1.4.5 캐시 관리

#### 1.4.6 캐시 탐색



### 1.5 MMU

#### 1.5.1 가상 주소를 물리 주소로 변환

#### 1.5.2 테이블 디스크립터 종류

#### 1.5.3 커널과 애플리케이션의 가상 주소 공간 분리

#### 1.5.4 변환 테이블의 cacheable 과 shareable 속성

#### 1.5.5 디스크립터 메모리 속성

#### 1.5.6 시큐리티와 MMU

#### 1.5.7 컨텍스트 스위칭



### 1.6 메모리 오터링

#### 1.6.1 메모리 타입

#### 1.6.2 배리어

#### 1.6.3 메모리 속성



### 1.7 멀티코어 프로세서

#### 1.7.1 멀티프로세싱 시스템

#### 1.7.2 캐시 일관성

#### 1.7.3 클러스터 내의 멀티 코어 캐시 일관성

#### 1.7.4 버스 프로토콜과 캐시 일관성 인터커넥트



### 1.8 전력관리

#### 1.8.1 유휴 상태 관리

#### 1.8.2 소비전류 관련 인스트럭션

#### 1.8.3 PSCI

#### 1.8.4 버스 프로토콜과 캐시 일관성 인터커넥트

