<?xml version="1.0" encoding="utf-8"?>
<search>
  <entry>
    <title>四川大学微电子2022级大三上期末考试植树</title>
    <url>/2025/05/22/2024_Fall_final_exam_review/</url>
    <content><![CDATA[模拟集成电路期末复盘
ppt中的一些英文单词(12分)
简答题
二、对于半导体物理、半导体器件、半导体工艺、模拟集成电路四门课程之间的思考(8分)
三(每个6分，共48分)
1.nmos和pmos的区别，请画出结构示意图
2.有源极负反馈的共源极放大电路与源跟随器之间的对比
3.共源极放大电路中二极管连接型负载和电流源负载的对比
4.差分对和单端工作模式之间的比较，为何尾部要采用尾管电流源
5.电流镜的工作原理及任意倍数参考电流复制在版图中的实现
6.沟道噪声、热噪声，闪烁噪声及其大小
7.我们能从传输函数获得哪些信息？
8.负反馈的缺点，为什么要引入负反馈
三、考虑沟道长度调制效应、体效应的带源极负反馈的共源极放大电路的增益及输出电阻求解
四、小测最后一题变形

模集小测最后一题解析by MeiShao

  

所需要认识和了解的单词举例:



英文术语
中文翻译
英文术语
中文翻译
英文术语
中文翻译




aspect ratio
宽长比
back-gate effect
背栅效应
capacitive coupling
电容耦合


a “single-ended” signal
单端信号
bootstrap
自举
Cascode Stage
共源共棚级


a differential signal
差动信号
body effect
体效应
clipping
失真


a feed through path
直流通路
bulk
衬底
common-mode rejection ratio
共模抑制比


Depletion region
耗尽区
dependent current source
独立电流源
Complementary MOS
互补MOS


drain
漏端
effective channel length
有效沟道长度
Diode-Connected
二极管连接型


intrinsic gain
本征增益
excursion
偏移
equilibrium
平衡态


immunity
抗干扰
Inversion layer
反型层
half-width
半栅宽


gate capacitance
栅电容
Gate Oxide
栅氧
gain-bandwidth trade-offs
增益-带宽折中


liner region
线性区
low-pass filter
低通滤波器
Miller’s approximation
密勒近似


overdrive voltage
过驱动电压
peak-to-peak swing
峰峰摆幅
power dissipation
功耗


parallel
并联
series
串联
Source Degeneration
源极负反馈


supply noise rejection
电源噪声抑制
Subthreshold conduction
亚阈区导电
substrate bias effect
衬底偏置效应


saturation region
饱和区
shields
屏蔽
threshold voltage
阈值电压


topology
拓扑
transfer function
传递函数
transconductance
跨导


transistor
晶体管
triode region
三极管区
thevenin equivalent
戴维南等效


voltage buffer
电压缓冲器
voltage headroom
电压余度
voltage swings
电压摆幅



半导体物理期末
填空10分
1.硅的本征载流子浓度；硅的禁带宽度
2.发生杂质补偿时且有 ND&gt;NAN_{D}&gt;N_{A}ND​&gt;NA​ ，那么有效杂质浓度是()，是()导电，迁移率取决于()
3.GaAs的散射机构有哪三个？
4.pn结中的势垒电容是()联，扩散电容是()联。(串or并)
名词解释20分
回旋共振
深能级
玻尔兹曼分布
俄歇复合
简答20分
1.理想pn结的4个假设
2.算p型半导体功函数，判断与金属Al、Au、Pt是形成阻挡层还是非阻挡层
材料分析50分
背景是SBD和JBS
1.理想金半接触的能带图及关键参数标注
2.画出该器件MIS的正偏、反偏、零偏的能带图
3.和pn结I-V特性不同的原因(该器件I-V曲线表现出双势垒)
4.判断击穿类型，及其击穿电压的温度系数正负判断
选作5分
分析高反向偏压下SBD势垒降低的原因
数字逻辑与系统设计期末复盘(开卷)
填空题24分
1.二进制、十六进制转化
2.正负8位二进制数补码的计算
3.System verilog中terior是什么信号
4.写出检测边沿信号的verilog代码；写出带异步复位功能+边沿信号检测的verilog代码
5.2个16位无符号数的最大乘积是多少
6.流水线处理器的好处
设计题40分


利用多路选择器设计函数


画出Y=not(AB+BC)的mos管级电路，要求利用最少的mos管数量


利用与非门实现异或逻辑


画出检测11010序列的状态机转换


3位格雷码转换的verilog代码


Y=BC+A存储器ROM利用点画线的方式描绘函数真值表


设计功能如下的一个输入信号由0变1时输出信号变为1并持续一周期，否则为0verilog代码。


8位计数器的verilog代码设计


计算题36分


给定电路图的电路功能判断+关键路径和最小路径的延迟时间计算


字节寻址的存储器的第26个字的存储地址；第26个字在内存中的存储地址；绘制其在内存中的数据及地址图样(大端或小端序)


8级流水线处理器顺序处理100个指令需要多少个周期才能完成


IC工艺制造期末复盘
填空


各种CVD的中英文对应


同质外延和异质外延的定义及举例


CMP是平坦化技术或者说是去除工艺、需要利用研磨浆、目的是抛光


热氧化分哪两种


二氧化硅层的应用


判断(5个，5分)


SC-2溶液的配比及RCA清洗注意事项；


CVD生长比热氧化好，因为它不消耗硅；


其他记不得了


简答若干


给定显影后图案下，光刻胶的选择与对应光刻掩膜版的绘制


通道效应的定义及解决办法


离子轰击的应用及特点


离子注入和热扩散的区别及其原理


为什么采用硅作为原材料，干法刻蚀和湿法刻蚀的区别及优缺点


自对准工艺应用举例及图示



2025年1月11日笔者寒假回家的路上闲来无事，故对该文进行补充和修订
电磁场与微波技术期末复盘
填空(24个，48分)
考点很细，部分罗列如下：
麦克斯韦方程组的微分形式及其边界条件(常规情况、有限电导率的介质、理想介质、理想导体都建议熟悉)；电流连续性方程的微分形式(导体情况)；平行双导线、同轴导线情况的电容、电感求解；静电比拟法的应用；镜像法的运用，具体考的是球壳不接地且外部有电荷等等
注：有些笔者记不太清了，电磁场的传播及其后面的内容考的相对较少(仅以2024年电磁波期末正考为例，样本数较少，不具备统计价值，建议大家都学习掌握好)
计算题(47分)
一、洛伦兹规范下磁矢势 AAA 与电势 ϕ\phiϕ 所满足的波动方程的形式证明 (10分)
从麦克斯韦方程组出发，利用洛伦兹规范消元即可；可从单位的角度出发来检验是否推导正确，比如笔者就推出来了 μ0ϵ0\frac{\mu_{0}}{\epsilon_{0}}ϵ0​μ0​​ 的因子，这肯定是有问题的，一般都是二者相乘出现类似光速的单位 😭
洛伦兹规范即下式:
\begin{align}
    \Delta \cdot A + \mu \epsilon \frac{\partial \phi }{ \partial t } = 0
\end{align}

具体方程形式如下:
\begin{equation}
    \left\{
    \begin{aligned}
        \Delta^{2} \phi &amp;- \mu \epsilon \frac{\partial^{2} \phi }{ \partial t^{2} } = - \frac{ \rho }{ \epsilon }&amp; \\
        \Delta^{2} A &amp;- \mu \epsilon \frac{\partial^{2} A }{ \partial t^{2} } = - \mu J&amp;
    \end{aligned}    
    \right.
\end{equation}

二、垂直入射的电磁波的反射波、合成波的计算(10分)
根据波阻抗算透射系数和反射系数即可。
三、笔者忘了，期待读者补充(10分)
四、笔者忘了，期待读者补充(10分)
附加题：笔者忘了，期待读者补充  (5分)
]]></content>
      <tags>
        <tag>大学生活</tag>
      </tags>
  </entry>
  <entry>
    <title>2024年度总结</title>
    <url>/2025/05/22/2024_Annual_Summary/</url>
    <content><![CDATA[2024年度总结
该文为meishao的2024年年度总结，成文于2024年12月31日，
祝福
正值2024年跨年之际，预祝各位2025年万事如意，心想事成，阖家幸福，平平安安！
2024年回顾
值得一提的是，去年2023年12月31号时笔者还在积极复习模电，并于当天完成了模电的复习然后回到寝室开始发祝福哈哈😄
2024春夏
紧张备战期末周，然后放假回家过年。同时积极撰写概率统计、数学物理方法的复习笔记。
2024年的春节是2024年2月10日。春节回到老家，发现一切已经大变样了，繁华的街道、古朴的装饰但不变的还是那条小巷子以及巷子中姥姥的小院。奶奶的家里过年间积了很多雪，行动以及上卫生间都很不方便，希望自己以后可以作点什么来改变这些。
过年的时间是短暂且美好的，转眼间就到了春季学期开学。开学后回到学校约XuanShao出去city walk ，第一次进了成都的环球大厦，并没有自己之前认为的巨豪华，但也是很繁华的就是了。

接下来就是开始繁忙的上学时间了，第一次上固体物理没找到文科楼😟；大创工作的继续开展；大费周章报上名的集创赛却潦草收尾；


集创赛的难度确实远超我的预期(主要是我的水平确实没达到能够完整参赛的要求，这点无可否认)；固体物理作业好多，每次都要写好久；大创在户外做实验，好无聊选择打荒野乱斗，但当时天好蓝，真地球online。

清明假期的时候和WeiJie、XiZhe一起去乐山，看了4月4日乐山大佛、吃了甜皮鸭、4月5日爬了峨眉山，是很酷的一段旅程，但是归程之后开始有时候会做噩梦，不知道为什么。




4月22日和JunPeng一起开展了微芯科技协会的电路理论半期讲座，帮助到了很多同学们。
4月24日初始JunYue姐，是大佬一枚(☆▽☆)。
量子力学好难，听不懂喵。
暑假和同学逛了四川大学博物馆很好玩，陪妈妈和妹妹逛了逛成都，例如东郊记忆、四川大学博物馆、宽窄巷子等等，吃了烤匠(挺好吃的，麻椒味的冰糕记忆犹新)。
2024秋冬
值得一提的是非常感谢数学物理方法的助教老师@Yishao，是艺少带我入门 LaTeX\LaTeXLATE​X ，在此基础上我才得以撰写量子力学与统计物理学笔记，虽然我量子力学课程考的很一般，但仍凭借该笔记获得了川大笔记大赛的优秀奖。前期丰富的 LaTeX\LaTeXLATE​X 基础使得我在学习和掌握markdown语言的时候并未花很多功夫，在暑假期间我利用markdown撰写了很多期末卷子的参考解析并保存在一个优秀的markdwon编辑器-mdnice ，并在秋季学期开学的时候撰写了一本电路理论复习笔记 ， 并将其保存在gitee的仓库内以方便大家下载和使用。
由于搬了校区之后，陌生的舍友需要时间来熟悉，很幸运遇到了4位很棒的舍友(至少一定程度上是很棒的)，
望江效区的寝室距离教室很近再加上这学期没有早八，所以这学期我从早上早起吃早饭逐渐过渡为早上9点多起床跑到餐厅打包两个包子在飞奔向教室的过程中“狼吞虎咽”，进而过渡为早上9点多起床不吃早饭。因为我发现早上9点多打包包子上课会非常困，查资料说是因为胃在消化食物故对大脑的供血减少，进而脑子就转不动了。故为了保持清醒的大脑我选择不吃早饭，但发现不吃早饭确实有点饿，故逐渐转变为早上吃香蕉，香蕉是快碳，可以很快分解并提供能量。
2024年秋季学期是多病的一学期，假期中得了荨麻疹，经历一学期也没能完全康复，但好在目前吃药能完全控制住病情，按医生说的是要忌口(忌发物)、并且洗澡不能用太热的水、提高免疫力，少熬夜。并且为了增强身体免疫力，我这学期也开始去健身房撸铁健身，但是由于期末周的原因也暂时搁置了一段时间，从明天开始恢复锻炼。
2024年秋季学习的课程学习是吃力的，超难的专业课，需要多花时间加深自己对于课程的理解，比如说我觉得从下面两个式子可以推出很多式子，如果进一步进入准费米能级 $ E_{Fn} $ 、  $ E_{Fp} $ ，那这两个式子对pn结和MIS结构等很多内容都具有较好的解释性。
n=NCexp⁡(EC−EFK0T)p=NVexp⁡(EF−EVK0T)\begin{aligned}
    n&amp;= N_{C} \exp (\frac{ E_{C} - E_{F} }{ K_{0} T })\\
    p&amp;= N_{V} \exp (\frac{ E_{F} - E_{V} }{ K_{0} T })
\end{aligned}
np​=NC​exp(K0​TEC​−EF​​)=NV​exp(K0​TEF​−EV​​)​
11月14日创建个人博客meishao.top，基于GitHub pages搭建，已经实现了诸多不错的效果。感谢纸鹿哥、睿明哥等大佬们在我搭建博客过程中提供的无私帮助。
目标和总结
接下来可能就是喜闻乐见的新年目标环节，2025年希望自己加强关于模拟IC的学习和仿真练习，夯实基础知识。
2024年是丰富的一年，大学生活转瞬即逝，还剩下一年半的大学时光，希望自己2025年夏令营一切顺利，拿到满意的offer！也祝我的家人万事如意，幸福安康，身体健康，平平安安，万事如意！
]]></content>
      <tags>
        <tag>生活</tag>
      </tags>
  </entry>
  <entry>
    <title>博客版本迭代汇总</title>
    <url>/2025/05/22/0_Blog_version_update/</url>
    <content><![CDATA[版本更新信息如下：

V0.1 2024.11.14

博客正式上线，基于GitHubpages搭建

V0.2 2024.12.15

博客的评论系统由gittalk切换为twikoo，并且部署在Vercel平台实现CDN加速。

V0.2.1 2024.12.21

增加links页面，推荐优秀的博客和网站；同时增加文章置顶功能，参考文章

2025年1月11日

增加pdf插入功能，next主题自带的pdf插入功能在about界面效果良好，但在博客文章界面效果一般，故根据纸鹿哥的建议，我采用iframe方式实现pdf嵌入功能:
&lt;div class=&quot;pdf-container&quot;&gt;  &lt;iframe src=&quot;/lib/pdf/last_question_of_analog_IC_quiz.pdf&quot; width=&quot;100%&quot; height=&quot;800&quot; frameborder=&quot;0&quot;&gt;&lt;/iframe&gt;&lt;/div&gt;
PDFjs的方式我未能成功实现pdf嵌入，iframe方案对我来说实现起来较为简单，值得推荐，感谢纸鹿哥！
]]></content>
      <tags>
        <tag>博客</tag>
      </tags>
  </entry>
  <entry>
    <title>FPGA中乘法器的加速运算</title>
    <url>/2025/05/22/8_bits_multiplier/</url>
    <content><![CDATA[数字逻辑与系统设计设计报告
项目内容

题目：8位乘法器
实现的功能:

输入为两个8位有符号数或无符号数，输出16位相乘结果
采用Booth算法对乘法转化为部分和求和
采用Wallace算法减少部分和求和时所使用的全加器数量


编译器及测试仿真环境

win11系统，EDA环境为Quartus，EDA软件版本为18.0，验证板卡为DE10Lite，波形仿真软件为Modelsim，软件版本为SE-64 2020.4

该8位乘法器设计特点

本文采用Radix-4 Booth乘法器对乘法运算化简为4个部分和求和；同时对化简后的部分和采用Wallace树算法进行加速运算，减少全加器和半加器数量的使用。

Radix-4 Booth算法
Booth算法原理:
对于8位有符号数A可以表示为如(1)式所示，其中用AiA_{i}Ai​表示A的第iii位:
\begin{align}
    A = -A_{7}\times 2^{7} + \sum_{i=0}^{6} A_{i} \times 2^{i}
\end{align}

同时考虑对AiA_{i}Ai​进行如下分解:
\begin{align}
    A_{i} = A_{i} \times ( 2^{i+1} - 2\times 2^{i } )
\end{align}

进而可以对8位有符号数A进行如下分解，补充定义A−1=0A_{-1}=0A−1​=0得:
\begin{align}
    A =&amp; -A_{7}\times 2^{7} + \sum_{i=0}^{6} A_{i} \times 2^{i} \notag\\
    =&amp; -A_{7} \cdot 2^{7} + A_{6} \cdot 2^{6} +  A_{5} \cdot ( 2^{6} - 2 2^{4} ) \notag\\
     &amp;  + A_{4} \cdot ( 2^{5} - 2\times 2^{3} ) + ... + A_{0} \cdot  2^{0} \notag\\
    =&amp; (-2A_{7} + A_{6} + A_{5})\cdot 2^{6} + (-2A_{5} + A_{4} + A_{3})\cdot 2^{4} \notag\\
    &amp;+ (-2A_{3} + A_{2} + A_{1})\cdot 2^{2} + (-2A_{1} + A_{0} + A_{-1})\cdot 2^{0} \notag\\
    =&amp; Coef_{3}\cdot 2^{6} + Coef_{2}\cdot 2^{4} + Coef_{1}\cdot 2^{2} + Coef_{0}\cdot 2^{0} \\
\end{align}

因此A×BA\times BA×B可表示如下式所示:
\begin{align}
    A\times B=&amp;Coef_{3}\cdot 2^{6}\times B + Coef_{2}\cdot 2^{4}\times B \notag\\
     &amp;+ Coef_{1}\cdot 2^{2}\times B + Coef_{0}\cdot 2^{0}\times B
\end{align}

可以发现2i,i=0,2,4,62^{i},i=0,2,4,62i,i=0,2,4,6前的系数是由Ai,Ai+1,Ai+1A_{i},A_{i+1},A_{i+1}Ai​,Ai+1​,Ai+1​构成的形式相近的式子，不妨记为CoefCoefCoef，故CoefCoefCoef与AiA_{i}Ai​,Ai+1A_{i+1}Ai+1​,Ai+1A_{i+1}Ai+1​满足的关系如下表所示:



Ai+1A_{i+1}Ai+1​
AiA_{i}Ai​
Ai−1A_{i-1}Ai−1​
CoefCoefCoef




0
0
0
0


0
0
1
1


0
1
0
1


0
1
1
2


1
0
0
-2


1
0
1
-1


1
1
0
-1


1
1
1
0



故可以将两个8位有符号数A,B的乘积A×BA\times BA×B转变为4个部分和的形式，实现计算量和资源使用量的减少。同时CoefCoefCoef的系数是有限的，故我们可以将CoefCoefCoef对应的操作按如下方式使用寄存器提前存储。
p &lt;= 16&#x27;d0;// 完成 M 的位扩展，为防止 2M 溢出，因此扩展到 16 位M &lt;= &#123;&#123;8&#123;multiplicand[7]&#125;&#125;,multiplicand&#125;;// 完成 -M 的位扩展，为防止 -2M 溢出，因此扩展到 16 位M_shadow &lt;= &#123;&#123;8&#123;~multiplicand[7]&#125;&#125;,~multiplicand+1&#x27;b1&#125;;// 完成 2M 的位扩展，为防止 2M 溢出，因此扩展到 16 位M2 &lt;= &#123;&#123;8&#123;multiplicand[7]&#125;&#125;, multiplicand &lt;&lt; 1&#125;;// 完成 -2M 的位扩展，为防止 -2M 溢出，因此扩展到 16 位M2_shadow &lt;= &#123;&#123;8&#123;~multiplicand[7]&#125;&#125;, (~multiplicand+1&#x27;b1) &lt;&lt; 1&#125;;// N 来选择 booth 的操作，因此用来寄存乘数的值，最后补一个 0，相当于y_&#123;-1&#125;N &lt;= &#123;multiplier,1&#x27;b0&#125;;shift_num &lt;= 4&#x27;d0;i &lt;= i + 1&#x27;b1;
同时定义RSTn和done信号用于表征乘法运算的开始和结束，同时利用case语句实现对4个部分和的逐次表征，并利用多个ififif语句实现对CoefCoefCoef的判断进而实现对部分和形式的确定。
module booth_multiply#(    parameter DATAWIDTH = 8//定义符号数宽度为8bit)(    input                            CLK,//定义系统时钟    input                            RSTn,//定义复位信号RSTn    input                            START,//定义乘法器工作开启信号，拉低时有效    input  [ DATAWIDTH - 1 : 0 ]     A,//定义multiplier    input  [ DATAWIDTH - 1 : 0 ]     B,//定义multiplicand    output [ DATAWIDTH * 2 - 1 : 0 ] RESULT,//定义product    output                           Done//定义乘法器工作结束信号，拉高时有效);reg [ DATAWIDTH - 1 : 0 ] i;reg [ DATAWIDTH * 2 : 0 ] P;reg [ DATAWIDTH - 1 : 0 ] A_reg;reg [ DATAWIDTH - 1 : 0 ] A_bm;reg [ DATAWIDTH - 1 : 0 ] N;reg [ DATAWIDTH * 2 : 0 ] result_reg;reg                       isDone;always @ ( posedge CLK or negedge RSTn )begin    if (!RSTn)    begin        i &lt;= 0;        P &lt;= 0;        A_reg &lt;= 0;        A_bm &lt;= 0;        result_reg &lt;= 0;        N &lt;=0;        isDone &lt;= 0;    end		else if (START)    begin        case (i)        0:begin          A_reg &lt;= A;//计算A的补码,方便后面的+-操作          A_bm &lt;= ~A + 1&#x27;b1;              P &lt;= &#123; 8&#x27;d0, B, 1&#x27;b0 &#125;;  //B add to last 8bit of P          i &lt;= i + 1&#x27;b1;          N &lt;= 0;          end//operating 这一个状态用来判断最低两位，然后决定执行什么操作        1:begin          if (N == DATAWIDTH)            begin            N &lt;= 0;            i &lt;= i + 2&#x27;b10;            end				else if (P[1:0] == 2&#x27;b00 | P[1:0] == 2&#x27;b11)            begin            P &lt;= P;            i &lt;= i + 1&#x27;b1;            end				else if (P[1:0] == 2&#x27;b01)            begin            P &lt;= &#123;P[16:9] + A_reg,P[8:0]&#125;;            i &lt;= i + 1&#x27;b1;            end				else if (P[1:0] == 2&#x27;b10)            begin            P &lt;= &#123;P[16:9] + A_bm,P[8:0]&#125;;            i &lt;= i + 1&#x27;b1;            end		  end            //shift 这是无论最低两位是什么，最后都要执行的移位操作        2:          begin          P &lt;= &#123;P[16],P[16:1]&#125;;          N &lt;= N + 1&#x27;b1;          i &lt;= i - 1&#x27;b1;          end        3:          begin          isDone &lt;= 1;          result_reg &lt;= P;          i &lt;= i + 1&#x27;b1;		  end        4:          begin          isDone &lt;= 0;          i &lt;= 0;          end		endcase    endendassign Done = isDone;assign RESULT = result_reg[16:1];endmodule
仿真测试与波形查看

testbench代码撰写如下:

//注若要完整运行所有结果，至少运行1400ns`timescale  1ns / 1ps    module tb_booth_multiply;parameter PERIOD     = 10;//定义时钟周期parameter DATAWIDTH  = 8;// 定义乘数和被乘数的位宽// 定义输出信号为寄存器reg类型reg   CLK                                  = 0 ;reg   RSTn                                 = 0 ;reg   START                                = 0 ;reg   [ DATAWIDTH - 1 : 0 ]  A             = 0 ;reg   [ DATAWIDTH - 1 : 0 ]  B             = 0 ;// 定义输出信号为线网wire类型wire  [ DATAWIDTH * 2 - 1 : 0 ]  RESULT    ;wire  Done                                 ;initialbegin    forever #(PERIOD/2)  CLK=~CLK;//时钟周期没到一半时钟信号翻转一次endinitialbegin    #(PERIOD) RSTn  =  1;START = 1;endbooth_multiply #(    .DATAWIDTH ( DATAWIDTH )) u_booth_multiply (    .CLK                     ( CLK                               ),    .RSTn                    ( RSTn                              ),    .START                   ( START                             ),    .A                       ( A       [ DATAWIDTH - 1 : 0 ]     ),    .B                       ( B       [ DATAWIDTH - 1 : 0 ]     ),    .RESULT                  ( RESULT  [ DATAWIDTH * 2 - 1 : 0 ] ),    .Done                    ( Done                              ));initialbegin    A = 2;    B = 4;//正确输出结果应为8    #200    A = 3;    B = 5;//正确输出结果应为15    #200    A = -4;    B = 6;//正确输出结果应为-24    #200    A = 123;    B = -56;//正确输出结果应为-6888    #200    A = 99;    B = 44;//正确输出结果应为4356    #200    A = -34;    B = -66;//正确输出结果应为2244    #200    A = 23;    B = 12;//正确输出结果应为276    #200    A = 111;    B = 100;//正确输出结果应为11100    #400    $finish;endendmodule
同时仿真波形如下图1所示:

同时如果检测该乘法器对所有8位有符号数相乘的可行性，则上述在testbench中手动设置乘数和被乘数的方法则会过于麻烦，因此也可以考虑如下方法来设置随机数仿真。

随机数型乘法器仿真testbench代码可补充如下:

`timescale  1ns / 1ps    module tb_booth_multiply;//random版parameter PERIOD     = 10;//定义时钟周期parameter DATAWIDTH  = 8;// 定义乘数和被乘数的位宽// 定义输出信号为寄存器reg类型reg   CLK                                  = 0 ;reg   RSTn                                 = 0 ;reg   START                                = 0 ;reg   [ DATAWIDTH - 1 : 0 ]  A             = 0 ;reg   [ DATAWIDTH - 1 : 0 ]  B             = 0 ;// 定义输出信号为线网wire类型wire  [ DATAWIDTH * 2 - 1 : 0 ]  RESULT    ;wire  Done                                 ;initialbegin    forever #(PERIOD/2)  CLK=~CLK;//时钟周期没到一半时钟信号翻转一次endinitialbegin    #(PERIOD) RSTn  =  1;START = 1;endbooth_multiply #(    .DATAWIDTH ( DATAWIDTH )) u_booth_multiply (    .CLK                     ( CLK                               ),    .RSTn                    ( RSTn                              ),    .START                   ( START                             ),    .A                       ( A       [ DATAWIDTH - 1 : 0 ]     ),    .B                       ( B       [ DATAWIDTH - 1 : 0 ]     ),    .RESULT                  ( RESULT  [ DATAWIDTH * 2 - 1 : 0 ] ),    .Done                    ( Done                              ));initialbegin    A = 2;    B = 4;//正确输出结果应为8    #200    A = 3;    B = 5;//正确输出结果应为15    #200    A = -4;    B = 6;//正确输出结果应为-24    #200    A = 123;    B = -56;//正确输出结果应为-6888    #200    A = 99;    B = 44;//正确输出结果应为4356    #200    A = -34;    B = -66;//正确输出结果应为2244    #200    A = 23;    B = 12;//正确输出结果应为276    #200    A = 111;    B = 100;//正确输出结果应为11100    #400    $finish;endendmodule
但verilog中的随机数生成依赖于其中的种子seed，故我们可以直接利用乘数A的值做为下一次random生成所需的种子，这样我们就可以不用每次仿真调整随机数了，为我们测试乘法器的可靠性和鲁棒性带来方便。即将initial begin里的语句改成如下所示即可:
initial begin	A = 0;	B = 0;	repeat(10) begin		#200 A = &#123;$random(A)&#125;%100;		B = &#123;$random(A-1)&#125;%100;	end	#5 $finish;end	
同时仿真波形如下图2-图3所示:


Wallace算法
本文采用Wallace算法实现对8位无符号数乘法器的加速，实现了部分和求和时所使用的全加器数量的减少。
全加器与半加器：全加器是一个三输入两输出的逻辑单元，它可以同时处理两个数据输入位以及一个来自前一级的进位输入，并产生一个本级的和输出以及一个向后一级传递的进位输出。而半加器仅处理两个数据输入位而不考虑前一级的进位，因此它的结构相对简单。
对于8位无符号数相乘，会出现8个部分积，故我们采用4:2压缩器，将其先压缩为4个部分积，再压缩为2个部分积
//定义16位部分积的4:2压缩器module wallace(x, y, out);parameter size = 8; // 定义参数，乘法器的位数(8位无符号数)input [size-1:0] x, y; // 输入y是乘数，x是被乘数output [2*size-1:0] out;wire [size*size-1:0] a; // a为部分积wire [1:0] b0, b1; // 第一级的输出，包含进位wire [1:0] c0, c1, c2, c3; // 第二级的输出，包含进位wire [5:0] add_a, add_b; // 第三级的输入wire [6:0] add_out; // 第三级的输出wire [2*size-1:0] out; // 乘法器的输出（组合逻辑）assign a = &#123;x[3], x[2], x[3], x[1], x[2], x[3], x[0], x[1],x[2], x[3], x[0], x[1], x[2], x[0], x[1], x[0]&#125;&amp; &#123;y[3], y[3], y[2], y[3], y[2], y[1], y[3], y[2],y[1], y[0], y[2], y[1], y[0], y[1], y[0], y[0]&#125;; // 部分积// 4:2压缩器module compressor4_2(i1,i2,i3,i4,cin,c_out,C,S)input i1,i2,i3,i4,cin;output C,S;wire s_temp;assign &#123;cout,s_temp&#125; = i1+i2+i3;//4:2压缩器中的第一级全加器assign &#123;C,S&#125; = cin+s_temp+i4;//4:2压缩器中的第二级全加器endmodulemodule pp_compressor4_2(input [15:0] pp_in1,input [15:0] pp_in2,input [15:0] pp_in3,input [15:0] pp_in4,output [15:0] C,output [15:0] S);wire[15:0] C_comb;wire[15:0] S_comb;wire[15:0] C_temp;wire[16:0] C_temp_append_0;assign C_temp_append_0 = &#123;C_temp,1&#x27;b0&#125;;//[0]位的进位Cin为1&#x27;b0;genvar i;generate     for(i=0;i&lt;16;i=i+1)    begin:compressor4_2_inst        compressor4_2 u_compressor4_2(            .i1(pp_in1[i]),            .i2(pp_in2[i]),            .i3(pp_in3[i]),            .i4(pp_in4[i]),            .cin(C_temp_append_0[i]),            .cout(C_temp_append_0[i+1]),            .C(C_comb[i]),            .S(S_comb[i])        );    endendgenerateassign S=S_comb;assign C=&#123;C_comb[14:0],1&#x27;b0&#125;;//进位C比Sum高一位，故左移一位endmodule
module(input[7:0] a,input[7:0] b,output[15:0] S);wire[15:0] partial_res0;wire[15:0] partial_res1;wire[15:0] partial_res2;wire[15:0] partial_res3;wire[15:0] partial_res4;wire[15:0] partial_res5;wire[15:0] partial_res6;wire[15:0] partial_res7;wire[15:0] C1;wire[15:0] C2;wire[15:0] C3;wire[15:0] S1;wire[15:0] S2;wire[15:0] S3;//计算8个16位部分积assign partial_res0=&#123;8&#x27;b0,b*a[0]&#125;;assign partial_res1=&#123;7&#x27;b0,b*a[1],1&#x27;b0&#125;;assign partial_res2=&#123;6&#x27;b0,b*a[2],2&#x27;b0&#125;;assign partial_res3=&#123;5&#x27;b0,b*a[3],3&#x27;b0&#125;;assign partial_res4=&#123;4&#x27;b0,b*a[4],4&#x27;b0&#125;;assign partial_res5=&#123;3&#x27;b0,b*a[5],5&#x27;b0&#125;;assign partial_res6=&#123;2&#x27;b0,b*a[6],6&#x27;b0&#125;;assign partial_res7=&#123;1&#x27;b0,b*a[7],7&#x27;b0&#125;;//第一次压缩，将8个部分积压缩为4个部分积pp_compressor4_2 u1(partial_res0,partial_res1,partial_res2,partial_res3,C1,S1);pp_compressor4_2 u2(partial_res4,partial_res5,partial_res6,partial_res7,C2,S2);//第二次压缩，将4个部分积压缩为2个部分积pp_compressor4_2 u3(C1,S1,C2,S2,C3,S3);//计算最终结果assign S = C3+S3;
]]></content>
      <tags>
        <tag>verilog</tag>
      </tags>
  </entry>
  <entry>
    <title>两级运放调参总结</title>
    <url>/2025/06/03/2_stage_amp_parameter_desing_notes/</url>
    <content><![CDATA[调参思路
该文旨在记录笔者调节两级运放时的一些note，可能有些乱，请见谅。
两级运放的性能参数
以常见的五管OTA+共源极组态为例
​
性能指标要求
​
调整增益Av
首先对于五管OTA的结构，在正常工作在饱和区下，其增益在40dB-47dB左右，很难获得更高的增益。因为我们的目标是80dB的Av，因此我们需要调整后第二级的共源极组态偏置，目标是实现39dB以上的增益，注意在Virtuoso仿真的ADE(L)窗口中测试Av2时要注意不能直接按下面这种写法：
value(dB20(mag(v(&quot;/I10/net17&quot; ?result &quot;ac&quot;))) 1)
因为我们是在Vip和Vin之间加1V的交流分量来测试的Av1、Av2、Av；如果我们按上面这种写法其实测量的是Av，如果我们想同时分析Av2，需要按照下方这种写法来处理：
dB20((value(mag(v(&quot;/net06&quot; ?result &quot;ac&quot;)) 1) / value(mag(v(&quot;/I10/net17&quot; ?result &quot;ac&quot;)) 1)))
注：此处假设net06是五管OTA的输出端口，net17是共源极组态的输出端口
因此为了保障增益，我们只需要保障共源极组态的放大管和电流管均工作在饱和区即可，同时具有较大的电流，这是为了实现较大的跨导。
调整带宽GBW
注意到带宽GBW和增益几乎负相关。因为在保证电流不变的情况下，我们要减小Vdsat，就要增大W/L：
\begin{equation}
\begin{aligned}
I_{d} &amp;= const\\
W/L &amp;\Rightarrow A \cdot W/L\\
V_{dsat} &amp;\Rightarrow \frac{1}{\sqrt{A}} \cdot W/L\\
g_{m} &amp;\Rightarrow  \sqrt{A} \cdot g_{m}
\end{aligned}
\end{equation}

因此如果我们固定五管OTA和共源极组态的偏置电流不变，那么持续增加输入对管的W/L会带来 gm1g_{m1}gm1​ 的持续增加，进而持续拓展带宽，但是由于相位裕度随着 gm1g_{m1}gm1​ 的增加而持续恶化，同时调整 gm1g_{m1}gm1​ 会影响五管OTA的直流输出电压，这无疑会干扰到共源极组态放大管的工作region，因此这并不是一个好的选择。经过和SCU模拟ic传奇调参👑的交流，他告诉我可以考虑控制W/L不变调整偏置电流，这无疑是一个新的思路，因为笔者之前为实现相同的目标将五管OTA的输入对管的W/L甚至增加到了1.32m/1.2u，马后炮的说笔者当时可能是调参调魔怔了，W/L咣咣咣一直增加，ok回到正题，讨论固定W/L，调整偏置电流​：
\begin{equation}
\begin{aligned}
W/L &amp;= const\\
I_{d} &amp;\Rightarrow A \cdot I_{d}\\
V_{dsat} &amp;\Rightarrow \sqrt{A} \cdot W/L\\
g_{m} &amp;\Rightarrow  \sqrt{A} \cdot g_{m}
\end{aligned}
\end{equation}

注意到 VdsatV_{dsat}Vdsat​ 的增加会带来增益的下降， gmg_{m}gm​ 的增加会带来带宽的拓展和相位裕度的恶化。因此首先我们在满足增益前提下来调整GBW，进而再调整Phase Margin(PM)。
调整相位裕度PM
ok现在我们已经满足了增益和带宽的要求，我们现在的目标是增加相位裕度，我们固然可以无脑加miller补偿电容，首先较大的miller补偿电容会占据较大的版图面积不可取，同时mim电容也未必能取到较大的值；其次调零电阻的作用要关注。
调零电阻
由于miller电容引入了一个额外的前馈通路，同时共源极组态增益为负，因此会出现一个零点，这无疑会恶化我们的带宽。简单的增加 gm2g_{m2}gm2​ 进而使得 gm2≫gm1g_{m2} \gg g_{m1}gm2​≫gm1​ 从而将零点推远理论可行，实际较难操作。
因此我们考虑将miller补偿电容串联一个电阻然后接至两个输出结点之间，进而将零点的频率实现如下变化：
ωc≈gm1R1gm2R2gm2R1R2Cc⇒gm2Cc(1−Rzgm2)\omega_{c} \approx \frac{ g_{m1}R_{1}g_{m2}R_{2} }{ g_{m2}R_{1}R_{2}C_{c} } \Rightarrow \frac{g_{m2} }{C_{c}(1-R_{z}g_{m2}) }
ωc​≈gm2​R1​R2​Cc​gm1​R1​gm2​R2​​⇒Cc​(1−Rz​gm2​)gm2​​
如果我们将调零电阻 RzR_{z}Rz​ 设置的接近 1gm2\frac{1}{g_{m2}}gm2​1​ ，那么零点即可距离GBW很远，不会明显恶化GBW。同时注意这一项如果为负数，即 ωc&lt;0\omega_{c} &lt; 0ωc​&lt;0 ，那么即为左平面零点，其可以优化相位裕度。但是参考孙楠老师的模集，其提出这种方法PVT不鲁棒，且可能会带来长拖尾响应(表现为输出信号在达到稳态值后，仍有较长时间的缓慢变化，就像有一个 “尾巴” 拖在后面)。
另外一种方法就是添加缓冲器切断前馈通路，这样就可以规避掉零点的产生，具体笔者也不懂，先放两张孙楠老师书中的电路图，后续再研究。
​
​
碎碎念
在进行ac仿真的时候要时刻关注​调整完参数后，管子是否工作在饱和区region2，不要过于依赖ADE(L)仿真中的参数扫描，很难保证我们不被参数扫描带入至局部最优点。
最终设计参数

工艺角仿真结果

结语
感谢SCU模拟ic传奇调参👑的指点
‍
]]></content>
      <tags>
        <tag>模拟IC</tag>
      </tags>
  </entry>
  <entry>
    <title>50个问题回顾IC制造</title>
    <url>/2025/05/22/50questions_review_IC_manufacture/</url>
    <content><![CDATA[
本文是笔者复习半导体材料及IC工艺原理（双语）课程时的复习笔记，参考教材是半导体制造技术导论：第2版 (萧宏)，授课老师是马瑶老师。

1. 为什么有工艺漂移？
在工艺还未成熟或新引进了一组新的仪器设备时，整体的成品率不会很高。但随着生产的进行，降低成品率的因素被发现并通过及时地纠正，成品率会不断上升然后达到稳定。

2. 为什么晶目前主流的晶圆尺寸均被限制在了12 inchs?
简单来看，在相同的缺陷密度下，越大的晶圆面很会导致更多的缺陷带来更低的成品率，同时wafer尺寸的增加相应地也要求工艺处理设备的更新迭代，这在经济成本上是具有挑战的，结合产业、成品率及经济性分析，12英寸是一个主流的大尺寸圆元面积。
3. 为什么现代工艺使用垂直式扩散炉替代旧式的水平扩散炉
水平扩散炉易出现中心热点温度过高且管壁上碎屑掉落污染wafer，故而引入垂直式扩散炉，以保证至多只有顶部1片wafer被污染且各片wafer加热均匀；同时垂直式扩散炉占地面积比能处理大量晶圆；均匀性好且纤维修成本低；
4. 光刻工艺可返工，重新涂抹光照刻胶即可。
光刻胶形成图形并通过图形检验后将wafer送入注入区或刻蚀层。
5：芯片封装的目的？
(i)对IC芯片提供物理性保护；
(ii)提供一个阻挡层以抵抗化学杂质和湿气；
(iii)确保IC芯片通过坚固的引角与电路连接；
(iv)消除芯片工作时产生的热量；
6：半导体制造工艺分类：
(i)添加工艺：掺杂、薄膜生长、沉积；
(ii)移除工艺：清洗和抛光；
(iii)图形化工艺：光刻；
(iv)加热工艺：热处理、合金化和再流动步骤
7: NBL工艺 ( n-type buried layer) 的目的是什么？P55{P}_{55}P55​
在 P type substate 上先长一层 n+{n}^{ + }n+ 埋层，再外延生产一层 nnn 型 Si{Si}Si 单晶层，利用n型外延层将 n+{n}^{ + }n+ 层埋在下面，晶体管是制作在外延层上的。
目的：减小衬底漏电流：外延长减小衬底电阻，降低，leakage under 风险，减小串联集电阻并改善元器件速度。
8. 为什么选 Si 做为半导体材料？
(i) 资源富足，便宜；
(ii) 热稳定性好；
(iii) $ Si O_{2} $ 容易形成；
(iv) $ Si O_{2} $ 是良好绝缘体，适合用来做隔离和掩蔽层；
(v) 用与Ge比，Si能隙大，能承受较高的工作温度和较大的杂质掺杂范围；
(vi) Si的临界击穿电压比Ge高，且 GeO2Ge {O}_{2}GeO2​ 有水溶性。
9：离子注入、多晶硅、PSG
(i) 由于离子注入可以独立地控制掺杂浓度和结深，表现出各向异性，故其逐步取代热扩散技术；且可以形成自对准的源/漏极；
(ii) 同时多晶硅取代铝成为栅材料和局部连线。
(iii) 掺磷硅玻璃PSG是金属沉积前的电介质(PMD)，能俘获移动离子的如 $ Na^{+} $ ，以防止他们扩散到栅极而损害晶体管的特性。
10: LOCOS替代整面全区氧化、BPSG
(i) CMOS中用LOCOS替代整面全区式氧化; 但由于氧的热扩散是各向同性故导致鸟喙效应的出现;
(ii) 利用BPSG作为金属器沉积前的电介质层(PMD)，中间隔离层(ILD0)，以降低 reflow 的温度.
11. STI、金属硅化物、USG
(i)图形尺寸进一步减少后，鸟喙效应对特征尺寸的影响难以解决，故引入浅沟槽隔离技术(STI)取代硅的局部氧化技术(LOCOS)；
(ii)金属硅化物被广泛用于栅极和局部连线，钨被用不同金属之间的连线，即栓塞Plug；
(iii) 有时也在 Source、Dain与PSG之间用一层很薄的未掺杂硅玻璃USG做阻挡层。

热生长一层 $ Si O_{2} $ ，通过光刻技术使其图形化，再用氢氯酸刻蚀氧化层将器件区打开。(即整面全区氧化)

先使用一层很薄的 $ Si{O}_{2} $ 层做衬垫层，以缓冲LPCVD时氮化硅的强张力。经过氮化硅刻蚀、刻胶剥除和晶圆清洗后，没有被氮化硅覆盖的区域生长出一层厚度较大的氧化层，由于氮化硅对氧的阻挡效果强于 SiO2Si{O}_{2}SiO2​ ，即氧分子无法穿过 SiO2Si{O}_{2}SiO2​ 层，故氮化硅层下面的 $ {Si} $ 不会被氧化，而未被氮化硅覆盖的区域，氧分子不断穿过扩散穿过 SiO2Si{O}_{2}SiO2​ 层与底层 $ {Si} $ 形成更厚的 SiO2Si{O}_{2}SiO2​ ，但会出现鸟喙现象。
由于氧在 SiO2Si{O}_{2}SiO2​ 中等向扩散，故氧也会碰到侧边的 Si{Si}Si ，导致靠近刻蚀氧化窗口的氮化硅层底生长出 SiO2Si{O}_{2}SiO2​ ，导致 bird beak效应，同时由于LOCOS的 $ Si {O}_{2} $ 生长特点为后续平坦化带来困难。

生长 $ Si {O}_{2} $ 为后续离子注入做掩蔽层以缓解离子注入的通道效应。

12. 材料结构和缺陷
(i) 材料结构：非晶态、单晶态、多晶态；
(ii) 缺陷：点缺陷、间隙替代、位错缺陷；
(iii) 缺陷会带来一些悬浮键，这些悬浮键会来束缚杂质原子，使其无法移动。晶圆背面的缺陷是刻意制造用于捕获晶圆内部污染的粒子的，以防止这些可移动的杂质影响微电子元件的正常工作。
13. 硅的提纯
\begin{equation}
	\left\{
	\begin{aligned}
		Si {O}_{2} + 2C    &amp; \xrightarrow[] { \text{加热 } }    Si  + 2CO &amp; \text{得到冶金级硅} \\
		Si         + 3Hcl  &amp; \xrightarrow[] { \text{300°C加热 } }   SiHcl_{3} + H_{2} &amp; \text{得到三氯硅烷} \\
        SiH {cl}_{2} + H_{2}    &amp; \xrightarrow[] { \text{1100°C加热 } }    Si  + 3Hcl &amp; \text{得到电子级硅} 
	\end{aligned}
	\right.
\end{equation}

利用电子级硅拉成单晶硅棒并制成集成电路用晶圆
14. 硅晶体的提拉:
查克洛斯基法 (CZochralski method) CZ法


speciality: 只有 CZ{CZ}CZ 法能做出直径大于 200mm200mm200mm 的晶圆；价格低(可以使用晶体碎片和Poly silicon)；同时它能把掺杂物与硅一起融化及凝固而生长出高掺杂的单晶硅。


method: 将半导体级的熔化的硅液体变为具有正确晶向并且被掺杂为 nnn 型或 ppp 型的固体硅；利用籽晶的旋转和熔化来改善整个晶棒掺杂物的均匀性。


disadvantage: 加热的过程中坩埚会为晶棒带来碳、氧等杂质。


悬浮区熔法


speciality: 纯度更高(因为不使用坩埚)；更昂贵，所能制做的晶圆面积较小(最大150mm)；常用于制造分离式功率元器件所需的 wafer 即高电阻率器件；


method: 加热线圈向上移动，多晶硅棒熔化，且靠近籽晶侧的熔融硅凝固，形成与籽晶相同的晶体结构。


disadvantage: 成本高; 熔体与晶体界面复杂，很难得到无位错晶体; 需额外使用中子嬗变掺杂技术来掺杂。


15：单晶棒切割完后的处理及圆滑边缘的目的
单晶棒锯切完成后，利用机械方式将晶圆边缘磨光，并将切片过程中造成锋利的边缘磨圆。
圆滑的边缘可以避免晶圆制造过程中的机械处理时形成缺口或碎裂。
晶圆处理


粗磨抛光：去除损伤+晶圆平坦化


表面湿法刻蚀：去除 wafer 表面缺陷


利用 $ HN O_{3}$ 将 Si{Si}Si 氧化成 SiO2{Si} O_{2}SiO2​ ，再利用HF去除 ${Si} O_{2} $ ，用 $CH_{3} COOH $ 调控刻蚀速率。

化学机械研磨： 平坦化+减少缺陷

chemistry mechian polish：利用摩擦产生的热量 + NaOH{NaOH}NaOH  来氧化 Si{Si}Si 进而研磨去除 ${Si} {O}_{2} $ 。

CMP后清洗：利用酸与氧化剂的混合物去除有机和无机的污染物及粒子。

16：如何判断 wafer 中硅的晶向是(111)还是(100)？


利用晶体的解理性，对wafer的边缘进行应力测试观察解理方向进而判断晶向。


也可以利用蚀刻法测试蚀刻速度来判断晶向。


17: 为什么要在晶圆背面可以引入缺陷?
Foundry 在wafer北美引入缺陷和位错是为了俘获重金属、可移动离子、氧碳和其他污染物。背部的缺陷通过氩离子注入、多晶硅淀积和大量掺杂磷形成。
同时在端面利用CVD沉积 SiO2{Si}{O}_{2}SiO2​ 与氮化硅层以防止加热时产生外扩散。
18: 外延硅——epitaxy silicon

method: 在单晶硅衬底上长一层薄的单晶层。

对于BJT 即在 n+{n}^{ + }n+ buried layer上长一层外延层(对于MOS而言即在 substrate 上长一层外延层)；

advantage:

(i) 对BJT而言在低阻衬底上形成一个高电阻层，可提高BJT性能；
(ii) BJT需要从外延硅在硅深部形成重掺杂掩埋层，通过其他方法很难实现；
(iii) 外延硅可能提供与衬底不同的物理特性；
(iv) 外延硅中不含碳、氧等杂质，可克服 CZ{CZ}CZ 法生长出的wafer的缺点；
但对低速 CMOS 和 DRAM 常避免使用外延层；

fabricate: 1000°C高温化学气相淀积外延硅:

利用下式生成外延硅:
\begin{equation}
	\left\{
	\begin{aligned}
		Si {H}_{4}  &amp; \xrightarrow[]{ \text{1000°C加热 } }  &amp; {Si} + 2{H}_{2} \\
		Si {H}_{2} C{l}_{2}  &amp; \xrightarrow[] { \text{1100°C加热 } } &amp;  {Si} + 2{Hcl}   \\
        SiH {cl}_{3} + H_{2}    &amp; \xrightarrow[] { \text{1100°C加热 } }   &amp; {Si}  + 3{Hcl}  
	\end{aligned}
	\right.
\end{equation}

利用下式实现外延硅掺杂(气相掺杂):
\begin{equation}
	\left\{
	\begin{aligned}
		{A}_{s} {H}_{3}  &amp; \xrightarrow[]{ \text{1000°C加热 } }  &amp; {As} + \frac{3}{2} {H}_{2} \\
		P{H}_{3}  &amp; \xrightarrow[] { \text{1000°C加热 } } &amp;  P + \frac{3}{2} {H}_{2}   \\
        {B}_{2} {H}_{6}  &amp; \xrightarrow[] { \text{1000°C加热 } }   &amp; 2{B} + {3Hcl} 
	\end{aligned}
	\right.
\end{equation}

外延硅薄膜的生长速率与温度的关系常用如下分法：
按温度从低到高反应区域分为：表面反应控制区(低温区间、生长速率对温度敏感)、质量传输控制区(高温区间、生长速率对温度不敏感)和气相成核区(更高温区间、应当避免)
以 $ Si H_{4} $ 为例，其表面反应控制区和质量传输控制区的分界点是900°C

instrument:

(i)桶状式反应器: 均匀性好; 但反应器超过 1200°C 后变得不稳定;
(ii)水平式反应器：简单成本低；均匀性差；
(iii)平板式垂直反向器：均匀性好，机械复杂度高；
Q. 为什么水平式反应器会有一定倾角？
A: 为了让气态反应物在表面均匀分布，以使生长出来的硅厚度均匀，掺杂均匀。
Q：为什么外延层生长的用 $ H_{2} $ 清洁反应室而不用 $ N_{2} $ 清洁？
A: 因为此时自应室内处于1000°C以上的高温， $ N_{2} $ 从会与Si反产生成氮化硅；但若实验室温度较低仅几百摄氏度时，则用 N2{N}_{2}N2​ 清洁是具备经济性和安全性的。
19:绝缘体上硅(Silicon on Insulator, SOI)


advantage: 隔离器件与周围部分，减少相互之间的干扰和漏电；提高器件速度和性能。


method：


(i)重氧离子注入+高温退火
(ii)氢离子注入+晶圆键合(即键合SOI技术)成本低
在已经有 SiO2Si{O}_{2}SiO2​ 的 wafer AAA 中注入氢；将 wafer AAA 倒置与另一块 Substrate BBB 键合，从含氢层开始剥离含氢层以上的wafer即可实现SOI。
20：高温生长氧化薄膜质量好于低温生长的
SiO2Si{O}_{2}SiO2​ 的应用：
(i) 扩散遮蔽层：由于B、P在 SiO2Si{O}_{2}SiO2​ 上的扩散速率远低于在单晶硅中的扩散速率；故可在遮蔽氧化层上刻蚀窗口，进而进行指定区域的掺杂扩散。
(ii) 屏蔽氧化层：离子注入时避免光刻胶污染硅片；同时在离子进入单晶硅前先将离子散射，以减小通道效应的影响。
(iii) 衬垫层： LOCOS{LOCOS}LOCOS 和 STI{STI}STI 时做 Si3N4S{i}_{3}{N}_{4}Si3​N4​ 的衬垫层，以避免 LPCVD{LPCVD}LPCVD 时 Si3N4S{i}_{3}{N}_{4}Si3​N4​ 间张力过大致使硅晶圆产裂缝甚至破裂。
(注：Si3N4S{i}_{3}{N}_{4}Si3​N4​ 的作用是做为刻蚀 USG{USG}USG 的停止层，其工艺常为干法刻蚀，同时通过反射光谱判断刻蚀是否该停止。)
(iv) 阻挡层：STI{STI}STI 填充 USG{USG}USG 时，SiO2Si{O}_{2}SiO2​ 做阻挡层以防止硅片受到污染。即 STI{STI}STI 时，SiO2Si{O}_{2}SiO2​ 有2种功能。
(v) 形成绝缘体：使集成电路芯片上的相邻晶体管间形成电气隔离。
(vi) 牺牲氧化层：栅氧化工艺前先生长一层牺牲氧化层，以移除硅表面的损伤和缺陷，以助于生长高质量的栅氧化层。
(vii) 栅氧化层：CMOS管中作栅氧化层
21：结晶前的清洗、反应速率于温度的关系、分凝效应
若 SiSiSi 表面有残余污染，则这些容易成为结晶过程的成核点，进而导致 SiO2Si{O}_{2}SiO2​ 结晶不均匀；
故氧化前需进行RCA清洗；需利用到SC-1、SC-2、超纯去离子水溶液，以移除粒子、有机污染物、无机污染物，原生氧化层和表面缺陷。以避免结晶化，利用 HFHFHF 溶液或蒸汽去除自然氧化层。
反应速率:


由于先参与的氧会在 SiSiSi 表面生长一层 SiO2Si{O}_{2}SiO2​ ，后续参与反应的氧需穿过氧化层与 SiSiSi 反应。故 SiO2Si{O}_{2}SiO2​ 生长速率减慢，由线性生长区转变至扩散限制区。


由于氧分子扩散速率低于 $ {H}_{2} O $ 在高温下分解成 $ HO $ 的扩散速率，故干氧氧化慢于湿氧氧化。


&lt;111&gt;晶向原子面密度高，故&lt;111&gt;晶向硅氧化速率快于&lt;110&gt; 晶向。


重掺杂 SiSiSi 比较低掺杂 SiSiSi 的氧化速率快。


故反应速度取决于温度 TTT 下的压强 PPP 、氧气来源(干/湿)、晶向、掺杂浓度、催化气体(氯源气体如 $ Hcl $ 可提高反应速率);



22: SiSiSi 表面淀积 SiO2Si{O}_{2}SiO2​ 时的界面态、该过程加入 HclHclHcl 的作用
由于 Si−SiO2Si-Si{O}_{2}Si−SiO2​ 的界面不匹配，会带来悬浮键并产生界面电荷进而影响芯片性能，故使用氯原子融入 SiO2Si{O}_{2}SiO2​ 薄膜在 Si−SiO2Si-Si{O}_{2}Si−SiO2​ 界面相互连接在一起，以减少悬浮键数量，但若 cl−cl^{-}cl− 偏多则会影响器件的稳定性。
故 HClHClHCl 作用总结如下：
(i) 减少氧化物中的移动离子，降低界面电荷数量；
(ii) 捕捉移动的金属离子，避免引起MOS管故障；
(iii) 减少悬浮键，提升界面质量；
(iv) 翻译催化剂，加快反应速率；
23.湿氧氧化
注意:无论是湿氧氧化还是干氧氧化均利用的时衬底上的硅而非外来硅源

利用 H2O{H}_{2}OH2​O 取代 O2{O}_{2}O2​ 作为氧源：

\begin{align}
	2{H}_{2}O + Si  \xrightarrow[]{ \text{高温} }  Si{O}_{2} + 2{H}_{2} 
\end{align}

其中水汽源有：煮沸式、气泡式、冲水式、燃烧式四种；其中仅有燃烧式能准确控制水蒸气气流流量。

因为 $ H_{2} $ 在高温下易发爆炸，则常将 H2{H}_{2}H2​ : O2{O}_{2}O2​ 比定为 1.8:1∼1.9:1{1.8} : 1 \sim  {1.9} : 11.8:1∼1.9:1 ，即处于氧过量的状态，以减少爆炸的风险。

Q:为什么湿氧氧化不用 $ HCl $ ?
A:因为湿氧氧化反应速率以及足够快，无需额外加速；同时 $ HCl $ + 水会产生腐蚀性物质可能会腐蚀金属连线等；并且湿氧氧化对界面态要求较低，无需处理悬浮键。

目前常采用干湿干工艺生长氧化层，既保证了界面的氧化层质量也保障了氧化层的生长速度。

24. Q:为什么发展高压氧化技术？
A: 高压氧化技术可以实现在相同的反应速率下要求更低的反应温度，进而减少热积存和 n+n^{+}n+ 埋层的热扩散效应。但其工艺制造系统的复杂度较高且安全性较差。
25. 栅氧化层厚度及性能的测定——椭圆光谱仪+ C−V{C-V}C−V 特性曲线


可通过使用椭圆光谱仪通过晶圆的表面颜色测量(粗略估计)氧化层的厚度和均匀性。


特别地，对于栅氧层常通过测量 C−V{C-V}C−V 特性(电容-电压特性)和击穿电压来测量栅氧化层的厚度。


26. 热扩散和结深定义

Definition: 热积存等于加热 E 艺中所花费时间和温度的乘积

热积存：加热工艺中所花费的时间与温度的乘积。
结深：扩散工艺中的结深定义为掺杂浓度等于衬底掺杂浓度时的与晶圆表面的距离。


区别于离子注入，掺杂扩散工艺是各向同性的，其不能独立控制掺杂的浓度和结深。


扩散掺杂工艺的顺序：先预淀积再驱入( $ drive-in $ )


首先在晶圆表面淀积一层掺杂氧化层如 $ B_{2} O_{3} $ 、 $ P_{2} O_{5} $ ，再用热氧化工艺消耗掉残余的掺杂物气体，并且在硅晶圆上生长。
(注：一层 $ Si O_{2} $ 覆盖掺杂物，避免掺杂物的外扩散。)
接着在氧气环境下升温，使掺杂物快速扩散至硅衬底。
Q:为什么扩散掺杂 drive−indrive-indrive−in 时要在 O2O_{2}O2​ 环境下进行？
A: 硼、磷在 O2O_{2}O2​ 环境比在 N2N_{2}N2​ 环境下扩散得更快：( SiO2Si O_{2}SiO2​ 界面有较多间隙 SiSiSi ，B、P替换间隙 SiSiSi 使部分B、P在间隙中扩散进而增强扩散速度)


由于扩散是各向同性的，故有：横向扩散通常是纵向扩撒结深的 75% - 85%。


超浅结深：( Ultra−Shallow−Junction，USJUltra-Shallow-Junction，USJUltra−Shallow−Junction，USJ )


适用于小器件，在晶圆表面沉积一层 BSG{BSG}BSG ；接着利用快速加热工艺将硼从 BSG{BSG}BSG 中驱出并扩散到 Si{Si}Si 中形成超浅结深。然后再剥离 BSG{BSG}BSG 即可形成 USJ{USJ}USJ .
27. Q: 为什么离子注入后需退火?
A: 修复晶格损伤，使其恢复单晶结构并激发掺杂物。
因为掺杂物原子只有在单晶晶格位置时，才能有效地提供电子或空穴作为传导电流的主要载流子。

先进的IC艺中，利用快速加热退火(Rapid-Thromal-Annealing，RTA)，精确控制晶圆温度和晶圆内的温度均匀性，能快速恢复单晶结构并且只引起少量的掺杂物扩散。

28: 合金化热处理 (Alloy Annealing)
利用热能使不同原子彼此结合成化学键进而形成金属合金。

例如，self−alignedself-alignedself−aligned 技术中有 TiS2{TiS}_{2}TiS2​ ， CoSi2{CoSi}_{2}CoSi2​ ，先淀积一层金属，再利用快速热退火 RTARTARTA 工艺形成硅化钛、硅化钴等等。

用于实现栅极电阻与源漏之间电阻的降低。
29：再流动过程( reflowreflowreflow )
由于栅极的突起等原因，表面淀积的 PSGPSGPSG 凹凸不平，故利用 reflowreflowreflow 先软化 PSGPSGPSG 使电介质表面更加平坦圆滑。
但深亚微米工艺下，reflowreflowreflow 以及无法满足高光刻解析度对表面平坦化的要求，太过紧凑的热积存也限制了 reflowreflowreflow 的应用，故化学机械研磨 CMPCMPCMP 取代了 reflowreflowreflow 。
30：高化学气相淀积 CVD{CVD}CVD

外延层( EpitaxyEpitaxyEpitaxy )

参考问题(17)

Poly-silicon: 利用低压CVD技术(即LPCVD)，用作制造栅极介质

利用式：
\begin{equation}
	\left\{
	\begin{aligned}
		Si {H}_{4}  &amp; \xrightarrow[]{ \text{高温 } }   {Si} + 2{H}_{2} &amp;\\
		Si {H}_{2} C{l}_{2}  &amp; \xrightarrow[] { \text{高温 } }   {Si} + 2{Hcl} &amp; 
	\end{aligned}
	\right.
\end{equation}

同时输入 AH3AH_{3}AH3​， PH3PH_{3}PH3​ 或 B2H6B_{2} H_{6}B2​H6​ 与 $ SiH_{4}$ 或 $ SiH_{2} Cl_{2}$ 。可实现 LPCVDLPCVDLPCVD 淀积掺杂后的Poly-Silion。
氮化硅 $ Si_{3}N_{4} $ 的作用：
(i)  SiSiSi 的 LOCOSLOCOSLOCOS 工艺时用氮化硅作为阻挡氧气扩散的遮蔽层;
(ii) 用手的照片用于 STISTISTI 形成中 CMPCMPCMP 的停止层(因为 Si3N4Si_{3}N_{4}Si3​N4​ 的研磨速率比 USG{USG}USG 低);
(iii) 所形成侧壁空间层的刻蚀停止层或空间层;
在金属沉积前的电介质层 PSGPSGPSG 、 BPSGBPSGBPSG 淀积过程中，首先淀积 Si3N4Si_{3}N_{4}Si3​N4​ 做为掺杂物的扩散阻挡层，从而防止硼或磷穿过超薄栅氧层进入硅衬底;
(iv) 自对准工艺的刻蚀停止层;
(v) 铜的金属化时， Si3N4Si_{3}N_{4}Si3​N4​ 薄层常用作金属层间由电介质层的密封层和刻蚀停止层;
厚的 Si3N4{Si}_{3}{N}_{4}Si3​N4​ 用于芯片的钝化保护电介质层。
(vi)最后的钝化保护层PD层(阻挡水汽与可移动离子的扩散);

与 PECVDPECVDPECVD 相比，LPCVD生长的 Si3N4S{i}_{3}{N}_{4}Si3​N4​ 薄膜具有很好的质量及较少的含氢量，

同时以 SiH2Cl2{SiH}_{2} {Cl}_{2}SiH2​Cl2​ 为主的氮化硅 $ LPCVD $ 过程可能形成固体氧化铵，这将带来微粒污染同时损伤真空泵。
31: 快速加热工艺 (Rapid-thermal-process).
Advantage: 减少热预算的消耗; 更好地控制相氧化层的厚度。
其有如下两种常用的系统结构:
(i) 石英反应室+钨卤素灯加热。
(ii) 将加热灯管放在蜂巢式结构的镀金灯室中。


同时 RTPRTPRTP 也用于热氮化反应过程，此过程中所有氨气与钛金属反应，并在表面形成氨化钛，作为阻挡层及铝金属化的附着层。


快速热氧化 ( RTORTORTO )


更高的均一性；但其是单晶圆系统，无法批次化处理；同时其能更好地控制热预算；

快速加速化学气相沉积 (RTCVDRTCVDRTCVD)

Advantages与 RTORTORTO 类似

尖峰退火：spike−anneallingspike-anneallingspike−annealling

用高峰值温度来最大限度的激发掺杂物，并快速升降温度以减少杂质扩散。
32.Q:何使用高K(高介电常数)电介质？
A: 在缩小电容尺寸的同时维持同样的电容值。常见的如 TiO2TiO_{2}TiO2​、 HfO2HfO_{2}HfO2​、 Al2O3Al_{2} O_{3}Al2​O3​
从下式可得：
\begin{align}
	C = k \epsilon_{0} \frac{h l }{d}
\end{align}

33.光刻技术
光刻技术分为3个过程：光刻胶涂敷、对准和曝光、光刻胶显影。

光刻胶类型：

(i).正胶：显影后留下来的光刻胶与光刻板形状一致，曝光后交联解除，贵，但分辨率高
(ii).负胶：显影后留下来的PR与与光刻板形状互补，曝光后形成交联，显影时会吸附显影剂进而膨胀，若特征尺寸减小到一定量时，PR不得不换成正胶

光刻胶由聚合物、感光剂、溶剂和添加剂组成。

(i) 聚合物是附着在晶圆表面上的有机固态材料，作为图形化转移过程中的遮散层，能承受到刻蚀和离子注入过程。
(ii) 感光剂能控制并调整光刻胶在曝光过程中的光化学反应，即破坏或形成交联。
(iii) 溶剂用于溶解聚合物和感光剂，以使光刻胶在晶圆表面形成薄膜；溶剂通过稀释光刻胶的转移+自旋涂敷来形成薄膜层。
(iv) 添加剂用于控制和调整曝光时的光化学反应。以达到最佳分辨率
34：光刻技术

目前常用的光刻技术及其英文对应：

深紫外线光刻技术( Deep−ultravioletDeep-ultravioletDeep−ultraviolet ) ，
DUV+化学增强式光刻胶(chemically−Amplified−Photoresistschemically-Amplified-Photoresistschemically−Amplified−Photoresists).

特点如下:

(i)由于DUV是利用准分子激光，强度远低于水银灯的G线或I线。故需利用化学增强式光刻胶(即CAPR);
(ii)当PR受到DUV光照射时，光刻胶就生成光酸。曝光后烘烤技术将wafer加热，在催化作用中，热将驱使光酸扩散并增强感光度。酸移除了保护基，暴露的部分将会被显影液移除。

光刻后常进行如下工艺：

(i) 离子注入
(ii) 刻蚀
35.旧式手动技术下的光刻技术流程

旧式手动技术下的光刻技术流程分为如下几步：晶圆清洗，预燃烤，底漆层涂敷，光刻壁自旋涂敷，煎烘、对准、曝光、曝光后烘烤、显影、后烘、图形检测。

(I)晶圆清洗：目的是去除污染物和微粒；
因为微粒会在光刻胶上造成针孔降低成品率，污染物，会阻碍光刻胶的正常附着。
方法：先进行RCA清洗：SC-I溶液( H2SO4:H2O2:H2O=1:2:7H_{2}SO_{4}:H_{2}O_{2}:H_{2}O=1:2:7H2​SO4​:H2​O2​:H2​O=1:2:7 )、 SC-II溶液( NH4OH:H2O2:H2O=1:2:8NH_{4}OH:H_{2}O_{2}:H_{2}O=1:2:8NH4​OH:H2​O2​:H2​O=1:2:8 ) + 超纯去离子水(DI water)
(II)预处理

加热（预热）：去除吸附在晶圆表面的湿气，以增强光刻取在晶圆表面的附着能力；

烘烤温度与时间不当时会存在如下问题:
(i)：烘烤温度太低或时间太少，表面脱水不足引起脱胶等问题；
(ii)：烘烤温度太高，则会底漆层分解形成污染且脱胶等PR附着问题；

底漆层涂敷沉积：增强光刺胶的附着力，同时由于蒸汽底漆层涂敷能减少液态化学品所携带的微粒污染表面，故蒸汽底漆层涂敷比自旋底漆层涂敷应用更普遍。

注：
(i).wafer在涂覆光刻胶前，需先冷却至室温，避免蒸发影响PR的粘滞性、厚度及厚度均匀性。
(ii)光刻胶回收(输送管道往回吸)：防止由于输配器喷嘴末端溶剂挥发形成光刻胶小滴，若不回收，则干燥的光刻胶小滴将在下一次光刻胶涂敷过程中在光刻胶薄膜内产生缺陷。
(iii)过量的光刻胶与边缘球状物移除技术( Edge−Bead−RemovalEdge-Bead-RemovalEdge−Bead−Removal ，EBR)：PR自旋涂敷后靠近边缘的wafer两侧将被光刻胶覆盖，故采用EBR技术以避免光刻胶在边缘堆积。因为后序的刻蚀或离子注入过程中，机械手指或晶圆夹钳可能完整撕裂晶圆边缘的光刻胶堆积物造成微粒状物质污染。且厚的边缘小珠在晶圆边界处曝光时将会带来聚焦问题。
光学式EBR包含如下两步：边缘曝光+堆积
(III)前烘：PR涂敷后的加热，以蒸发PR内溶剂同时将PR从液态转为固态并增加附着力。
前烘后PR厚度收缩10%~20%。
Point:烘烤温度与时间不当时会存在如下问题:
(i)若烘烤的温度或时间不足，将导致PR由于附着力不足而脱胶；同时，PR内过多的溶剂将会降低曝光灵敏度；并且烘烤不足导致硬化不足，则将会在PR上产生模糊不清的影像，均会影响图形化的分辨率。
(ii)若过烘则会引起PR过早聚合且曝光不灵敏。
(IV) 对准与曝光：

工艺迭代过程：接触式 → 接近式 → 投影式 → 步进机

(i)接触式：光刻版与PR间有 1−2μm1-2\mu m1−2μm 的空气间隙，Resolution不高。
缺点: 微粒会在光刻版上积累，并通过微粒物质的污染和微粒影像的转移进而在wafer上形成缺陷导致光刻版寿命大大降低。
(ii)接近式：光刻版与PR之间距离 10−20μm10-20\mu m10−20μm
光刻版寿命较接触式显著增强，但较大的间隙将造成较大的光学折射，以带来最差的Resolution
(iii)投影式：(扫描投影式光刻系统). Mask 和 wafer的面积比是1:1 ， 光刻版与Wafer同步移动。
(iv)步进机： mask和wafer的面积比是4:1，即倍缩版；故需多次曝光
Q：为什么选 4:1 而非 10:1 的倍缩版 ？
A: 10:1 的Resolution更好，但需要更多的曝光次数及更长曝光时间，4:1是Resolution和产量的折中。

曝光光源的选择: 稳定可靠，可调整波长短，强度高寿命长

常用的：水银管和准分子激光

曝光的控制：全部曝光光流量是强度与曝光时间的乘积。

(v)曝光后烘烤：降低驻波效应。


Definition: 当曝光的光线从光刻胶与衬底的界面反射时，会与入射的曝光光线干涉，则相关干涉处则会产生过曝相消干涉处则会曝光不足，进而形成的条纹状结构。


Method:


(i) PR内加染料减小反射强度;
(ii)wafer表面沉积金属薄膜与电介质层作为抗反射镀膜层( anti−reflection−coatinganti-reflection-coatinganti−reflection−coating , ARC )以减少 wafer 表面反射；
(iii)PEB曝光后烘烤缓解驻波效应。
后烘提供PR中酸扩散与增强所需的热量，减弱驻波效应提高旋转率。
(iv) 显影

判断是否正常显影:

(i)PR的倒角(直角梯形+矩形上下拼接)
(ii)wafer是否露出；
(iii)似形性（深宽比）；

显影不足：

(i)wafer露出，但上宽下窄；
(ii)不完全显影：wafer未露出；
不完全显影原因：显影时间不足；显影液浓度不够；，正胶被曝光不充分，前烘时间或温度不足导致PR体积未按预期减少 10%-20%
(VIII)后烘：

作用及目的:

去除光刻胶的残余溶剂、增加光刻胶的强度；通过进一步的聚合作用改进光刻胶刻蚀与离子注入的抵抗力；进一步加热去水来增强PR在wafer上的附着力；通过PR流动来填充针孔
tips：后烘的温度通常比前烘高
36： 分辨率与晕深

Definition: 分辨率R服从:

\begin{align}
	R=\frac{ k_{1} \lambda }{ NA } = \frac{ k_{1} \lambda D }{ 2r_{0} }
\end{align}

其中 k1k_{1}k1​ 为系统常数，λ\lambdaλ 为光波长，NANANA 为数值孔径， 2r02r_{0}2r0​ 为透镜亮度， DDD 是光刻板与透镜间的距离。
景深 (Depth−of−FocusDepth-of-FocusDepth−of−Focus， DoF)满足下式:
\begin{align}
	DOF = \frac{ k_{2} \lambda }{ 2(NA)^{2} }
\end{align}

光将在景深范围内聚焦于透镜焦距上，投射影像在景深范围内可以获得高分辨率。
但DOF与R需进行平衡。
分辨率增强技术
(i)相位移掩模：降低 k1k_{1}k1​ 提高 Resolution；许多小图形紧密排列，因为光的折射和干涉操作使图形扭曲变形；加入相位移掩模以抑制干涉
(ii)光学邻近校正：当图形特征尺寸小于光波长时，光栅衍射效应很严重，转移到wafer上的图形与光刻版的图形不再相同；
故微型化功能被添加到光刻版上，以补偿光的衍射效应。
(iii)离轴光照：通过使用光圈将入射光线以一定角度入射到光学系统的透镜上，以收集光刻版上光栅的一阶衍射，可有效降低 k1k_{1}k1​ 增强分辨率
(iv)浸入式光刻技术：在显微镜的物镜和样品间的空隙中浸入水或油，此时Resolution服从
\begin{align}
	R &amp;= \frac{ k_{1} \lambda }{ n_{ fluid } NA }  \\
	DOF &amp;= \frac{ 1 - \sqrt{ 1 - (\frac{ \lambda }{ p })^{2} } }{ n_{ fluid } - \sqrt{ n^{2}_{ fluid } - (\frac{ \lambda }{ p })^{2} } } \cdot \frac{ k_{2} \lambda }{ 2(NA)^{2} }
\end{align}

故可增加DOF、增加数值孔径，提高分辨率。
多重圆形化技术：
例如LFLE: 光刻-固化-光刻-刻蚀；
通过固化第一次光刻显影后的PR，并采用第二层光刻胶曝光，可以实现间距密度的翻倍。


disadvantage: 图形的最终关键尺寸与两个光刻版之间重叠的部分有关，重叠引起的误差将转移给关键尺寸。


X光光刻技术： X光掩膜需要一超过100nm厚度的金阻挡90%的X光。但特征尺寸缩小时，其掩模将很难制造，且光源产生设备昂贵，应用于生产是具备挑战性的。


电子束光刻系统：常利用多电子来系统制造光刻版。


离子束光刻系统，可以实现更高的分辨率但生产效率非常低。


37.等离子体中的碰撞：


离子化碰撞：电子与原子碰撞时传递给轨道的能量使轨道电子脱离核能束缚，成为自由电子。


激发-松弛碰撞：电子与原子碰撞后轨道电子未获得足够能量成为自由电子，仅从基态来到激发态后又落回至基态。


分解碰撞：电子与分子碰撞时传递到分子的能量高于化学键的能量，进而打破化学键产生自由基。


自由基能增强刻蚀和化学气相沉积反应室的化学反应(也是PECVD原理)


外加压强越小，平均自由程增加，粒子密度降低，碰撞概率下降。


电子回旋共振是常用的产生高密度等离子体源之一。


Q:鞘层电位产生原因
A:等离子体带正电，任何靠近等离子体的电极均会被感应出负电。同时带负电的电极排斥带负电的电子，吸引带正电的离子。所以电极附近离子比电子多。由于正负电荷的差值在电极附近形成的电场叫做鞘层电位。鞘层电位将加速离子向电极移动并造成离子轰击。
由于靠近电极处电子少，故激发-松弛碰撞少，发光没有大量电子处剧烈，即产生暗区。

同时若两块极板面积不同，则会产生自偏压。进而加速离子形成轰击。

故刻蚀反应室采用非对称电极，将 wafer放在较小的射频电极侧，以获得更高能量的离子表击。
但PECVD时，两电极面积基本相同，自偏压较小。
38: Plasma 的 Application :
(i)通过电子离化分子产生的自由基，大大提高CVD的反应速率：
PECVD是铝金属化后的金属层间电介质沉积的必需工艺，由于IMD的CVD必须在低温下进行，因为铝导线无法承受高温且避免下侧有源区的自扩散。故采用PECVD来加速反应速率。
(ii)利用Plasma控制薄膜应力
由于 SiSiSi 加热时膨胀率比 SiO2SiO_{2}SiO2​ 快，则会形成张力。若 SiO2SiO_{2}SiO2​ 室温下具有张力，加热时的张力变得更强，高强度的引力会引发 film 断裂甚至 wafer 破裂.

Theory: 离子轰击通过碰撞分子使薄膜致密，从而使film应力变得更加收缩。

增加射频功率能提升离子轰击的能量和流量。
(iii)将碳氮化合物气体置于等离子体中产生氟自由基来清洁CVD反应室。
可通过监测氟元素在等离子体中的发光特性，而自动终止，以避免反应室过度净化。
(iv)利用高密度等离子体 CVD (HDP-CVD)来实现窄空隙下的无空洞间隙填充。
(v)利用Plasma离化分子产生自由基，加快干法刻蚀速率。
(vi)无论是晶格损伤机制或侧壁保护机制，plasma etch 均能形成非等向性的刻蚀轮廓。同时降低反应压力可增大离子自由程以获得更好的轮廓控制。
增加射频功率可显著提高刻蚀速率。
通过监测刻蚀副产物的发光颜色来监测刻蚀终点，相对时间、目测等更准确。
Plasma etch compare to chemistry etch : 减少了化学药品的使用量。



对比
两极板面积比
反应压力




PECVD
∼1\sim 1∼1
高压


PE etch
相差很大
常压/低压



(vii)离子注入，物理气相沉积PVD
(viii)Remote Plasma (遥控等离子体).
仅利用Plasma产生自由基且避免离子轰击引发等离子体诱发损伤。

感应耦合型等离子体ICP和电子回旋共振ECP可独立控制流量和能量

39：离子注入+SOI+通道效应+退火


离子注入可以独立控制掺杂浓度和结深。并且离子注入可利用一层厚的PR作为图形化遮蔽层，不需要生长或刻蚀 SiO2SiO_{2}SiO2​ 。


SOI：深埋层法入将大量的氧离子注入硅衬底中，然后退火在薄的单晶硅层中不形成SiO2深埋层。使芯片拥有更好的抗干扰性、抗辐照性、稳定性、能完全隔离晶体管。


碰撞分类:
(i) 与晶格原子碰撞：原子核阻滞 （适合低能，高原子序列的粒子）Sn−nucleusS_{n}-nucleusSn​−nucleus
(ii) 与电子碰撞：电子阻滞（适合高能，低原子序列的粒子） $S_{e}-electron $
\begin{align}
	S_{total} = S_{n} + S_{e}
\end{align}

通道效应


Definition: 通道效应：单晶硅中的晶格原子排列整齐，而且在特定的角度具有很多通道，若一电子以某一注入角度入射通道则会带来很少的能量形成很深的结深，与预期的掺杂物分布轮廓不符


Method:


(i) 在倾斜的wafer上进行离子注入过程。
但该方法会带来阴影区效应(部分三角形区域未掺杂)，可通过晶圆的转动及注入后退火的少量掺杂物扩散解决。
(ii) 让离子穿过一层 SiO2SiO_{2}SiO2​ film屏蔽层后再注入。
由于加热生长的 SiO2SiO_{2}SiO2​ 是非晶材料热可加强离子的碰撞和散射以减小通道效应，同时可以防止衬底与光刻胶接触污染。但该方法会导致回弹效应：屏蔽层中某些原子从高能离子中获得足够的能量并注入到 SiSiSi 中。以 SiO2SiO_{2}SiO2​ 的氧原子为例，在靠近 SiSiSi 和 SiO2SiO_{2}SiO2​ 界面附近的硅衬底内形成了高氧浓度区，从而引入深捕获能级降低载流子迁移率。
某些情况下可通用牺牲氧化层缓解。
退火

purpose: 修复晶格损伤并激活掺杂物。

恢复离子碰撞导致的众多晶格位置偏离，同时退火后掺杂物原子位于单晶体晶格位置，进而有效提供电子或空穴。


Disadvantage: 高温炉的热退火时间较长导致有源区掺杂物扩散严重。


Method: 快速加热过程(即Rapid Thermal Process，RTP)，升温速率快，退火持续高温时间短


40.wafar的带电效应：
当离子注入进入硅衬底时，会将正电荷带入 wafar 表面。若正电荷一直积累，则会导致 wafer 的带电效应。

Disadvantage: 带正电的 wafer 表面排斥正离子引起射线放大如离子注入不均匀导致掺杂物分布不均匀。

表面电荷浓度过高时，产生的电场可能使薄的栅氧化层击穿；且可能导致电弧放电从而在wafer表面形成缺陷。


Method: 等离子体注入系统，电子沐浴器均匀提供电子中和正电荷。


CMOS中的 Application:


(i)阱区注入
(ii)通过控制 poly Silicon 的掺杂浓度来控制阈值电压Vt
(iii)形成低掺杂偏移( Low−Doped−DrainLow-Doped-DrainLow−Doped−Drain ， LDD)来抑制热电子效应。(电子从drain到gate隧穿通过栅氧化层)
即形成SDE( Source−Drain−ExtensionSource-Drain-ExtensionSource−Drain−Extension ，SED)扩散缓冲层
(iv)Source 和 Dain 的掺杂


Other Application: 光刻胶硬化；图形化磁碟; 制造EUV光刻版; 制造太阳能电池。


Disadvantage:


(i)粒子污染，SDE或S/D注入时造成掺杂的界面不完整
(ii)元素污染：某些粒子荷质比相近，质谱仪不能将其分开，故可能带来污染
USJ: ultra−shallow−juntionultra-shallow-juntionultra−shallow−juntion 超浅结
41：刻蚀对象、作用、主要内容



刻蚀对象
作用
注




单晶硅
形成浅沟槽隔离 (深槽电容，FinFET)
硬膜常为 Si3N4S{i}_{3} {N}_{4}Si3​N4​ 和 Si2O2S{i}_{2} {O}_{2}Si2​O2​；用 HBrH{B}_{r}HBr​ 刻蚀


多晶硅
用于界定栅和局部连线
是栅极材料；为减少对栅氧的损失，需有对 SiO2Si {O}_{2}SiO2​ 的高选择性，常利用 cl2{cl}_{2}cl2​


氧化物
界定接触窗和金属层间接触窗孔
使用 HFHFHF 刻蚀，但需稀释后使用以免速率过快


金属
形成连线
用 HNO3HNO_{3}HNO3​ 氧化 AlAlAl，H3PO4H_{3}PO_{4}H3​PO4​ 溶解 Al2O3Al_{2}O_{3}Al2​O3​ ，搭配 CH3COOHCH_{3}COOHCH3​COOH 和 H2O2H_{2}O_{2}H2​O2​ ； H2O2H_{2}O_{2}H2​O2​ + H2SO4H_{2}SO_{4}H2​SO4​ 刻蚀镍


整面全区etch
氧化层 CMPCMPCMP 停止在氮化硅层的氮化硅剥除工艺
通过氩离子溅射实现


电介质的非等向性回刻蚀
或侧壁空间层，形成接触窗，连接不同导体层间的接触窗孔
PMDPMDPMD 为 PSGPSGPSG / BPSGBPSGBPSG (降低 reflowreflowreflow 温度，吸附可移动离子)，ILDILDILD 为 USGUSGUSG、 FSGFSGFSG 、低k介质


钛
钛硅化合物形成后剥除多余的钛




补充：
(i)poly silicon的etch时易在侧壁上留下部分poly silicon，故需采用过刻蚀(需要有对 SiO2SiO_{2}SiO2​的高选择比)3个过程(突破过程、主刻蚀过程，过刻蚀过程)；利用高离子轰击移除原生氧化层，F(突破)；
从主刻蚀到过刻蚀的切换判断，可利用刻蚀栅氧时释放的氧原子穿过薄膜被感应器监测到实现。
(ii)硅刻蚀时需先用 HNO3HNO_{3}HNO3​ 氧化再用 HFHFHF 刻蚀，不同晶向刻蚀速度不同；
V型沟槽是通过这种非等向性的单晶硅过程进行湿法刻蚀得到的。
(iii)电分质刻蚀时使用重离子轰击氟，利用破坏厚理形成非等向性刻蚀轮廓，常用氟碳气化。
F/C比高刻蚀快，同时F/C比影响刻蚀选择性，F/C小于2时发生聚合反应。
氧化物刻蚀时F/C比的变化过程如下:
其过程为 FFF 刻蚀氧化物时， FFF 取代 OOO ， OOO 与 CCC 形成 COCOCO 、CO2CO_{2}CO2​挥发，F/C比上升 ；刻蚀到 SiSiSi 或者金属 SiSiSi 化物表面，F/C比下降反应进入聚合作用区，降低刻蚀速率。
(iv)干法刻蚀用于形成多晶硅虚栅；湿法刻蚀用于去除多晶硅虚栅。
42: 底切效应和过刻蚀

Definition:

(i)底切效应：单纯的化学刻蚀具有等向性轮廓，在光刻胶下形成底切轮廓，并造成关键尺寸损失。
底切轮廓是由于反应离子刻蚀过程中过多的刻蚀气体分子或过多的离子散射到侧壁上造成的，底切轮廓是易造成后续沉积过程并在填补空隙时或空洞时产生间隙。
(ii)过刻蚀：当刻蚀薄膜时，由于 wafer 内，刻蚀速率和薄膜厚度并不完全均匀，故当大部分薄膜被刻蚀移除后，留下的少部分薄膜必须移除，剩余薄膜的刻蚀过程称为过刻蚀。
主刻蚀：过刻蚀之前的过程作为主刻蚀。
二者的选择化要求不同，过刻蚀选择比需很高。
Q： 为什么氩离子轰击 + Xef2Xef_{2}Xef2​ 刻蚀速率增大很多?
A: 氩离子轰击会打断表面硅原子的化学键形成悬浮键，表面上带有悬浮键的硅原子比没有断裂的硅原子更容易和氟自由基形成 SiF4Si F_{4}SiF4​ 。
43：非等向性的两种机制及负载效应

非等向性的两种机制

(i)损伤机制： 有力的离子轰击将打断 wafer 表面上原子之间的化学键，形成带悬浮键的原子，其更容易与自由基结合形成易挥发的副产物进而从表面移除是物理过程。
(ii)阻绝机制：在 Plasma−etchPlasma-etchPlasma−etch 时，离子轰击会溅镀一些光刻胶进入空洞中，当光刻胶沉积在侧壁时就阻挡侧壁方向的刻蚀，沉积在底层的PR被plasma移除使底部wafer暴露在刻蚀剂中，因此这种刻蚀过程以垂直方向为主。
负载效应： 宏观负载效应和微观负载效应
Micro Loading effect: 大开口面积 wafer与小开口面积wafer etch 速率不同，wafer to wafer 的刻蚀速率差即为MLE.
Micro Loading effect: 对于接触窗和金属层间接触窗孔的etch，小窗孔刻蚀速率小于大窗孔，即 mLE.
44: 刻蚀的步骤及刻蚀残留物的清除
可利用足够的离子轰击清除 film 未完全 etch 的残留物，有机残余的可用氧的等离子体去除；无机残余物用湿法化学清洗去除。
Etch分为如下3步：刻蚀、冲洗、甩干
45: Compare with wet etch and dry etch

wet etch: 高选择性，设备便宜，可批量处理

但对特征尺寸影响大且易形成底切效应，化学药品对人体危害大，环保性较差。

Dry etch: 刻蚀轮廓好

设备昂贵且为晶格带来损伤
注: 氧气常用来改善氧化物硬式遮蔽层的选择性；也可以与副产物 SiBrSiBrSiBr 形成沉积 SiBrxOySiBr_{x} O_{y}SiBrx​Oy​ ，然后通过离子轰击移除
chapter 10:
46：各种CVD的对比



CVD类型
反应温度
阶梯覆盖与似形性
成本
能否批量化处理
注




APCVD
反应温度高
阶梯覆盖性一般
成本一般
可批量化处理
薄膜质量一般


LPCVD

阶梯覆盖性好

可批量化处理
低压下分子自由程长，薄膜质量一般


PECVD
反应温度低
阶梯覆盖性好
成本较高
不可批量化处理
利用射频功率可控制应力，薄膜更致密，也可用来清洗反应室


HDPCVD

阶梯覆盖性好
成本较高
不可批量化处理
dep/etch/dep的一种方式(沉积速率慢，旧工艺需在两个反应室之间转移产量低)



47: 电介质层种类:
(i) Shallow−Trench−IsolationShallow-Trench-IsolationShallow−Trench−Isolation ， STI 、 USG； 垫氧+氮化硅+USG的CVD淀积+CMP+蚀刻
(ii) Sidewall−spacerSidewall-spacerSidewall−spacer，USG(先CVD淀积再刻蚀) 形成LDD；抑制热载流子效应；为S/D提供扩散缓冲区；SA中避免S/D短路
(iii) Pre−metal−dielectricPre-metal-dielectricPre−metal−dielectric ，PMD、PSG、BPSG； 捕获可动离子如钠离子，降低 reflowreflowreflow 温度；但磷较多时会形成磷酸腐蚀金属
(iv) Inter−metal−dielectricInter-metal-dielectricInter−metal−dielectric ， IMD、USG、FSG；
(v) Anti−reflection−coatingAnti-reflection-coatingAnti−reflection−coating ，ARC、 SiONSiONSiON ； 提高光刻解析度；常用氮化钛 CVD在铝合金上
(vi) Passivation−dielectricPassivation-dielectricPassivation−dielectric，PD， Oxide/NtrideOxide/NtrideOxide/Ntride； 屏蔽湿汽和可动离子
48： 阶梯覆盖产生空洞的原因


reason: 前驱物的顶部与底部到达角不同，且需填充的洞深宽比过大;低迁移率、


Solution: LPCVD增大平均自由程; 更换高迁移率材料; 沉积/刻蚀/再沉积，低特征尺寸下用 HDPCVD（氩离子溅射）来完成该过程；增大到达角；增大温度 (but limited)；引入间隙填充工艺:旋凃硅玻璃SOG工艺


间隙填充：Dep/Etch/Dep工艺;高表面迁移率材料(低黏附系数)： O3−O_{3}-O3​− 四乙氧基硅烷氧化物CVD、钨CVD.
但有时也会选择保留空洞void：利用PECVD 薄膜形成void ；在金属导线中形成牺牲材料：

reason: 空洞的介电常数小，可减小寄生电容.

49：CVD表面吸附
(i)物理吸附：束缚能小，距离衬底表面远，表面迁移等高
(ii)化学吸附：束缚能大，距离衬底表面近，表面迁移率低(PECVD)

50：应力的产因及 Solution
本质应力：薄膜成核及生长时形成的成核应力；film与衬底热膨胀系数不同导致的

Solution：
令热膨胀系数大的材料如金属等材料具有张力。

令热膨胀系数小的有压应力如 SiO2SiO_{2}SiO2​ (相对于 SiSiSi 而言)
PECVD增加射频功率可增大收缩应力。
51：反应室消洗：
(i) PECVD + 氟碳气体：连意F/C要大于2. 避免产生聚合反应，但会降低设备寿命提高成本，不环保。
(ii)遥控等离子体清洁：延长反应室零部件寿命，转低的成本月且显著降低氟化物排放量环保。
补充： 沉积 High K 介质可用ALD生长，但速率慢、反应物利用率低且成本高。
]]></content>
      <tags>
        <tag>IC制造</tag>
      </tags>
  </entry>
  <entry>
    <title>ADC参数总结</title>
    <url>/2025/05/22/ADC_parameter/</url>
    <content><![CDATA[ADC参数总结

FOM:energy-efficiency figure of merit ， 能效值 ， 单位: nJ/stepnJ/stepnJ/step

ENOB和resolution的对比



]]></content>
  </entry>
  <entry>
    <title>比较器offset论文研读</title>
    <url>/2025/05/22/Comparator_offset_calculate/</url>
    <content><![CDATA[比较器offset论文研读
笔者最近在做比较器的相关电路，需要仿真offset，如果 VFS=1VV_{FS}=1VVFS​=1V ，并且是10Bits的ADC的话，则要求offset满足 VOS&lt;12LSB=0.48mVV_{OS}&lt;\frac{1}{2}LSB=0.48mVVOS​&lt;21​LSB=0.48mV 。因此仿真计算比较器的offset有重大意义。
遗憾的是笔者在某宝买的虚拟机没有mis模型，跑不了蒙卡，因此笔者也就萌生出了手算offset的想法，故也就有了本文。
offset定义
offset定义：当比较器输出达到 VDD2\frac{V_{DD}}{2}2VDD​​ 时，输入端 VinV_{in}Vin​ 和 VipV_{ip}Vip​ 的差值。
首先offset由系统失配和随机失配带来。系统失配指的是电路本身设计所带来的，如下图所示：
系统失配

在图1的二级运放电路图中我们需要保证M3、M4、M6的 VGSV_{GS}VGS​ 一致，即若实际直流工作点存在偏差的话则会贡献有一部分offset，本文重点分析random mismatch带来的offset。
随机失配
在实际芯片生产过程中，存在梯度效应，简单来说就是工艺生产的不均匀性，所以可能存在沿某一方向某一指标的持续恶化，例如沿东南方向电子迁移率持续降低。这和Layout时尽量对角对称的初衷差不多。本文重点分析关于导通电压 VTHV_{TH}VTH​ 和迁移率 μ\muμ 的mismatch，结合文中的结论，它近似满足如下分布：
σTH2=AVt2W⋅L+SVT2⋅D2σμi/μn2=Aμ2W⋅L+Sμ2⋅D2\begin{aligned}
\sigma_{TH}^{2} &amp;= \frac{A_{Vt}^{2}}{W\cdot L}+ S_{V_{T}}^{2} \cdot D^{2} \\
\sigma_{\mu_{i}/\mu_{n}}^{2} &amp;= \frac{A_{\mu}^{2}}{W\cdot L}+ S_{\mu}^{2} \cdot D^{2} 
\end{aligned}
σTH2​σμi​/μn​2​​=W⋅LAVt2​​+SVT​2​⋅D2=W⋅LAμ2​​+Sμ2​⋅D2​
其中 AVtA_{Vt}AVt​ 为制造工艺决定的常数，DDD 为chip中各pair管子之间的距离。
其中的具体参数可以参考下方链接中的文档，也可参考下方的图2图3所示：

https://bbs.eetop.cn/thread-988998-1-1.html



手算offset
OK回归主题，开始计算offset。本文以图4所示的Lewis-Gray型动态比较器结构来分析：

思路十分简单：从KCL出发，将M5-M6 pair，M7-M8 pair，M10-M11 pair的电流与M1-M2、M3-M4的电流关联起来，同时通过KCL做差求解 VOS=Vin+−Vin−V_{OS} = V_{in+} - V_{in-}VOS​=Vin+​−Vin−​ 。
思路就是这样，下面是具体的分析过程，为了考虑 VTHV_{TH}VTH​ 和迁移率 μ\muμ 的mismatch，我们考虑如下形式引入微小变化量，以M5-M6 pair为例：
μ5=μn+Δμ5μ6=μn+Δμ6Vt5=Vtn+ΔVt5Vt6=Vtn+ΔVt6\begin{aligned}
\mu_{5} &amp;= \mu_{n} + \Delta \mu_{5} \\
\mu_{6} &amp;= \mu_{n} + \Delta \mu_{6} \\
V_{t5} &amp;= V_{tn} + \Delta V_{t5} \\
V_{t6} &amp;= V_{tn} + \Delta V_{t6} 
\end{aligned}
μ5​μ6​Vt5​Vt6​​=μn​+Δμ5​=μn​+Δμ6​=Vtn​+ΔVt5​=Vtn​+ΔVt6​​
考虑如下KCL方程：
ID5=ID1+ID2ID6=ID3+ID4\begin{aligned}
I_{D5} &amp;= I_{D1} + I_{D2} \\
I_{D6} &amp;= I_{D3} + I_{D4} 
\end{aligned}
ID5​ID6​​=ID1​+ID2​=ID3​+ID4​​
进而通过求解 Vin+−Vin−V_{in+} - V_{in-}Vin+​−Vin−​ 求解 VOSV_{OS}VOS​。
阈值电压和迁移率mismatch的计算结果
本文基于如下简化分析，讨论：
选择 VlatchV_{latch}Vlatch​ 刚达到 VDDV_{DD}VDD​ 时的时刻来分析；所有管子具有相同的栅长 LLL ；M1-M4具有相同的尺寸；同时各管子工作在如下工作区：



管子
工作区




M1-M4
三极管区


M5-M6
饱和区


M7-M8
三极管区


M10-M11
饱和区



其中M9和M12的mismatch影响可以忽略不记。同时考虑 VTHV_{TH}VTH​ 和 μ\muμ 的失配服从Guassian分布，则各pair管子所贡献的 VOSV_{OS}VOS​ 的方差满足下列式子：
σVOS−M5M62=(Vout+−Vs5−VtnVs5⋅W5W1)2⋅σVt52+(Vout−−Vs6−VtnVs6⋅W6W1)2⋅σVt62+((Vout+−Vs5−Vtn)22⋅Vs5⋅W5W1)2⋅σμ5/μn2+((Vout−−Vs6−Vtn)22⋅Vs6⋅W6W1)2⋅σμ6/μn2\begin{aligned}
\sigma_{V_{OS}-M5M6}^{2} &amp;= (\frac{V_{out+}-V_{s5}-V_{tn}}{V_{s5}}\cdot \frac{W_{5}}{W_{1}})^{2} \cdot \sigma_{V_{t5}}^{2} + (\frac{V_{out-}-V_{s6}-V_{tn}}{V_{s6}}\cdot \frac{W_{6}}{W_{1}})^{2} \cdot \sigma_{V_{t6}}^{2} \\
&amp;+(\frac{(V_{out+}-V_{s5}-V_{tn})^{2}}{2\cdot V_{s5}}\cdot \frac{W_{5}}{W_{1}})^{2} \cdot \sigma_{\mu_{5}/\mu_{n}}^{2} + (\frac{(V_{out-}-V_{s6}-V_{tn})^{2}}{2\cdot V_{s6}}\cdot \frac{W_{6}}{W_{1}})^{2} \cdot \sigma_{\mu_{6}/\mu_{n}}^{2}
\end{aligned}
σVOS​−M5M62​​=(Vs5​Vout+​−Vs5​−Vtn​​⋅W1​W5​​)2⋅σVt5​2​+(Vs6​Vout−​−Vs6​−Vtn​​⋅W1​W6​​)2⋅σVt6​2​+(2⋅Vs5​(Vout+​−Vs5​−Vtn​)2​⋅W1​W5​​)2⋅σμ5​/μn​2​+(2⋅Vs6​(Vout−​−Vs6​−Vtn​)2​⋅W1​W6​​)2⋅σμ6​/μn​2​​
σVOS−M1M42=σVt12+σVt42+(Vref−−Vtn)2⋅σμ1/μn2+(Vref+−Vtn)2⋅σμ4/μn2\begin{aligned}
\sigma_{V_{OS}-M1M4}^{2} &amp;=  \sigma_{V_{t1}}^{2} +  \sigma_{V_{t4}}^{2} +(V_{ref-}-V_{tn})^{2} \cdot \sigma_{\mu_{1}/\mu_{n}}^{2} + (V_{ref+}-V_{tn})^{2} \cdot \sigma_{\mu_{4}/\mu_{n}}^{2}
\end{aligned}
σVOS​−M1M42​​=σVt1​2​+σVt4​2​+(Vref−​−Vtn​)2⋅σμ1​/μn​2​+(Vref+​−Vtn​)2⋅σμ4​/μn​2​​
σVOS−M2M32=σVt22+σVt32+(Vin+−Vtn)2⋅σμ2/μn2+(Vin−−Vtn)2⋅σμ3/μn2\begin{aligned}
\sigma_{V_{OS}-M2M3}^{2} &amp;=  \sigma_{V_{t2}}^{2} +  \sigma_{V_{t3}}^{2} +(V_{in+}-V_{tn})^{2} \cdot \sigma_{\mu_{2}/\mu_{n}}^{2} + (V_{in-}-V_{tn})^{2} \cdot \sigma_{\mu_{3}/\mu_{n}}^{2}
\end{aligned}
σVOS​−M2M32​​=σVt2​2​+σVt3​2​+(Vin+​−Vtn​)2⋅σμ2​/μn​2​+(Vin−​−Vtn​)2⋅σμ3​/μn​2​​
σVOS−M10M112=(VDD−Vout+−Vtp3⋅Vs5)2⋅σVt102+(VDD−Vout+−Vtp3⋅Vs6)2⋅σVt112+((VDD−Vout+−Vtp)26⋅Vs5)2⋅σμ5/μn2+((VDD−Vout+−Vtp)26⋅Vs6)2⋅σμ6/μn2\begin{aligned}
\sigma_{V_{OS}-M10M11}^{2} &amp;= (\frac{V_{DD}-V_{out+}-V_{tp}}{3\cdot V_{s5}})^{2} \cdot \sigma_{V_{t10}}^{2} + (\frac{V_{DD}-V_{out+}-V_{tp}}{3\cdot V_{s6}})^{2} \cdot \sigma_{V_{t11}}^{2} \\
&amp;+(\frac{(V_{DD}-V_{out+}-V_{tp})^{2}}{6\cdot V_{s5}})^{2} \cdot \sigma_{\mu_{5}/\mu_{n}}^{2} + (\frac{(V_{DD}-V_{out+}-V_{tp})^{2}}{6\cdot V_{s6}})^{2} \cdot \sigma_{\mu_{6}/\mu_{n}}^{2}
\end{aligned}
σVOS​−M10M112​​=(3⋅Vs5​VDD​−Vout+​−Vtp​​)2⋅σVt10​2​+(3⋅Vs6​VDD​−Vout+​−Vtp​​)2⋅σVt11​2​+(6⋅Vs5​(VDD​−Vout+​−Vtp​)2​)2⋅σμ5​/μn​2​+(6⋅Vs6​(VDD​−Vout+​−Vtp​)2​)2⋅σμ6​/μn​2​​
σVOS−M7M82=(W7W2⋅Vds7Vs5)2⋅σVt72+(W7W2⋅Vds7Vs5)2⋅(Vlatch−Vd5−Vtn−Vds72)2⋅σμ7/μn2+(W8W2⋅Vds8Vs5)2⋅σVt82+(W8W2⋅Vds8Vs5)2⋅(Vlatch−Vd5−Vtn−Vds82)2⋅σμ8/μn2\begin{aligned}
\sigma_{V_{OS}-M7M8}^{2} &amp;= (\frac{W_{7}}{W_{2}} \cdot \frac{V_{ds7}}{V_{s5}} )^{2} \cdot \sigma_{V_{t7}}^{2} + (\frac{W_{7}}{W_{2}} \cdot \frac{V_{ds7}}{V_{s5}} )^{2}\cdot ( V_{latch}-V_{d5}-V_{tn}-\frac{V_{ds7}}{2} )^{2} \cdot \sigma_{\mu_{7}/\mu_{n}}^{2}  \\
&amp;+ (\frac{W_{8}}{W_{2}} \cdot \frac{V_{ds8}}{V_{s5}} )^{2} \cdot \sigma_{V_{t8}}^{2}  + (\frac{W_{8}}{W_{2}} \cdot \frac{V_{ds8}}{V_{s5}} )^{2}\cdot ( V_{latch}-V_{d5}-V_{tn}-\frac{V_{ds8}}{2} )^{2} \cdot  \sigma_{\mu_{8}/\mu_{n}}^{2}
\end{aligned}
σVOS​−M7M82​​=(W2​W7​​⋅Vs5​Vds7​​)2⋅σVt7​2​+(W2​W7​​⋅Vs5​Vds7​​)2⋅(Vlatch​−Vd5​−Vtn​−2Vds7​​)2⋅σμ7​/μn​2​+(W2​W8​​⋅Vs5​Vds8​​)2⋅σVt8​2​+(W2​W8​​⋅Vs5​Vds8​​)2⋅(Vlatch​−Vd5​−Vtn​−2Vds8​​)2⋅σμ8​/μn​2​​
考虑到每对pair的管子的mismatch是独立分布的，因此总的 VOSV_{OS}VOS​ 满足下式：
σVOS=(σVOS−M5M62+σVOS−M1M42+σVOS−M2M32+σVOS−M7M82+σVOS−M10M112)1/2\begin{aligned}
\sigma_{V_{OS}} =( \sigma_{V_{OS}-M5M6}^{2} + \sigma_{V_{OS}-M1M4}^{2} + \sigma_{V_{OS}-M2M3}^{2} + \sigma_{V_{OS}-M7M8}^{2} +\sigma_{V_{OS}-M10M11}^{2} )^{1/2}
\end{aligned}
σVOS​​=(σVOS​−M5M62​+σVOS​−M1M42​+σVOS​−M2M32​+σVOS​−M7M82​+σVOS​−M10M112​)1/2​
下面这张图是40nm下比较器的offset的蒙卡仿真结果与手算结果的比较：

总体符合拉扎维先生在**《The Design of a Comparator》**一文中提出的结论:在一个典型的设计中，当把M7和M8之间的失调等效到输入端时，需要先除以一个大约为 Av=10A_{v}=10Av​=10 的因子（第二阶段的增益倍率）；而当M10、M11导致的失调等效到输入端时，需要除以一个大约为10的因子，这是因为考虑到了M10、M11管只有在最后两个阶段的时候才导通。
但是拉扎维先生论文中比较器的电路和本文讨论的略有不同。
寄生电容mismatch的计算结果
此处先给出一些典型值，1fF的电容失配可能会带来输出结点几十毫伏的输入参考失配电压。其中包含寄生电容的比较器结构图如下图所示：

为简化分析，只讨论输出节点的寄生电容 C5C_{5}C5​ 和 C6C_{6}C6​  ，同时忽略其他电容的分流作用，因此得到如下方程:
C5dVout−dt=Ids1+Ids2C6dVout+dt=Ids3+Ids4dVout−dt=dVout+dt\begin{aligned}
C_{5} \frac{dV_{out-}}{dt} =&amp; I_{ds1} + I_{ds2}\\
C_{6} \frac{dV_{out+}}{dt} =&amp; I_{ds3} + I_{ds4}\\
\frac{dV_{out-}}{dt} &amp;=\frac{dV_{out+}}{dt}
\end{aligned}
C5​dtdVout−​​=C6​dtdVout+​​=dtdVout−​​​Ids1​+Ids2​Ids3​+Ids4​=dtdVout+​​​
同时考虑 C5C_{5}C5​ 和 C6C_{6}C6​ 之间存在微小失配，即有下式：
C5=C6+ΔC56\begin{aligned}
C_{5} = C_{6} + \Delta C_{56}
\end{aligned}
C5​=C6​+ΔC56​​
进而得到:
VOS,C56=ΔC56C6Ids3+Ids4μnCoxW2L2Vds1\begin{aligned}
V_{OS,C56} = \frac{\Delta C_{56}}{C_{6}} \frac{I_{ds3}+I_{ds4}}{\mu_{n}C_{ox}\frac{W_{2}}{L_{2}}V_{ds1}}
\end{aligned}
VOS,C56​=C6​ΔC56​​μn​Cox​L2​W2​​Vds1​Ids3​+Ids4​​​
总结
调整为下图所示的拓扑结构可以优化offset表现:

不愧是TCAS-I的文章，读起来就是通畅。
参考文献：


Analyses of Static and Dynamic Random Offset Voltages in Dynamic Comparators




https://wx.seu.edu.cn/_upload/article/files/78/6c/091d364c47e288410db0cc79f7a8/3ba08ec5-4c20-43fa-b82d-a7d9aff7ccd3.pdf


]]></content>
      <tags>
        <tag>SAR ADC</tag>
      </tags>
  </entry>
  <entry>
    <title>氢原子模型和类氢原子模型</title>
    <url>/2025/05/22/Hydrogen_like_model/</url>
    <content><![CDATA[氢原子模型和类氢原子模型
灵感来自半导体物理课程的课后题，发现推不出来表达式，上网查阅资料后做此记录，与大家分享。
氢原子模型

基于量子力学的理论，我们根据玻尔三大假设书写方程。


定态假设：原子系统只能处于一系列不连续的分立的能量状态 E1E_{1}E1​ 、 E2E_{2}E2​ 、 E3E_{3}E3​ …，在这些状态下，电子虽做加速运动，但不向外辐射能量，称这样的状态为定态。
跃迁假设：电子从 EmE_{m}Em​ 能级跃迁到 EnE_{n}En​ 能级所需的能量满足 hν=En−Emh\nu=E_{n}-E_{m}hν=En​−Em​ 。
轨道角动量量子化假设：在氢原子中，电子轨道需满足 2πr⋅mev=nh2\pi r\cdot m_{e} v = n h2πr⋅me​v=nh ，即电子只能在轨道角动量等于约化普朗克常数 ℏ\hbarℏ 的整数倍的轨道上运动。

故根据轨道角动量量子化假设和圆周运动的向心力等于库仑力列写如下方程：
\begin{align*}
   &amp;m v r = n \frac{h}{2\pi} \\
   &amp;m\frac{v^{2}}{r} = \frac{1}{4\pi\epsilon_{0}} \cdot \frac{e^{2}}{r^{2}}
\end{align*}
联立得:
\begin{align*}
   r_{n} = \frac{\epsilon_{0}h^{2}}{\pi m e^{2}} n^{2}
\end{align*}
考虑电子的总能量为动能与势能之和：
\begin{align*}
   E_{n} &amp;= E_{k,n} + E_{p,n} \\
   &amp;= \frac{1}{2}mv^{2} + -(\frac{1}{4\pi\epsilon_{0}} \frac{e^{2}}{r})\\
   &amp;= -\frac{1}{2}mv^{2}
\end{align*}
化简得:
\begin{align*}
   E_{n} = -\frac{me^{4}}{8 \epsilon_{0}^{2} h^{2}} \cdot \frac{1}{n^{2}}
\end{align*}
类氢原子模型

考虑如下两条修正:


考虑晶体内的杂质原子，即正负电荷处在介电常数 ϵ=ϵ0ϵr\epsilon=\epsilon_{0}\epsilon_{r}ϵ=ϵ0​ϵr​ 的介质中。
考虑电子并非自由电子，而是运动在晶格周期性势场当中，故将电子的惯性质量 m0m_{0}m0​ 用有效质量 m∗m^{\ast}m∗ 替代。

即得:
\begin{align*}
   r_{n} &amp;= \frac{\epsilon_{0}\epsilon_{r}h^{2}}{\pi m^{\ast} e^{2}} n^{2} \\
   E_{n} &amp;= -\frac{m^{\ast} e^{4}}{8 (\epsilon_{0}\epsilon_{r})^{2} h^{2}} \cdot \frac{1}{n^{2}}
\end{align*}
当n=1n=1n=1时为基态，此时
\begin{align*}
   r_{0} &amp;= 0.053nm \\
   E_{0} &amp;= 13.6eV
\end{align*}
则进一步化简得:
\begin{align*}
   r_{n} &amp;= \frac{m^{\ast}}{m_{0}} \cdot \frac{E_{0}}{\epsilon_{r}^{2}} \\
   \triangle E_{n} &amp;= \frac{m^{0}}{m_{\ast}} \epsilon_{r} r_{0}
\end{align*}
其中E为电子的基态能量，r为电子的基态轨道半径。
]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
  <entry>
    <title>简并or退化？本征or掺杂？</title>
    <url>/2025/05/22/Degenerate_degenerate_intrinsic_doping/</url>
    <content><![CDATA[简并or退化？本征or掺杂？

问题来源于在看半导体物理教材时的疑惑，经查找资料后清楚了些，故作此纪录与诸君分享。

degeneration:退化(在物理学中常译为简并)

故 a degenerate semiconductor指的是重掺杂的半导体，杂质能级形成了 impurity band，把带隙给填满了，因此材料的电导率等性质就更像金属了，即由半导体退化成金属了，故MeiShao\mathscr{MeiShao}MeiShao认为，将degenerate semiconductor 翻译为退化半导体更容易理解。

其中费米狄拉克分布函数为:
\begin{align*}
    f(E) = \frac{1}{1+\mathrm{exp}(\frac{E-E_{F}}{k_{0}T})}
\end{align*}

由于费米狄拉克分布函数积分时较为困难，因此常将其在某些情况下进行简化，即玻尔兹曼分布函数：
\begin{align*}
    f(E) = \mathrm{exp}(-\frac{E-E_{F}}{k_{0}T})
\end{align*}

其中利用玻尔兹曼分布函数近似费米狄拉克分布函数的条件是：
\begin{align*}
    \big\vert E - E_{F} \big\vert &gt; 3k_{0} T
\end{align*}

因此对于非简并半导体，我们要求：
\begin{align*}
    E_{v} + 3k_{0}T &lt; E_{F} &lt; E_{c} - 3k_{0}T
\end{align*}

在满足该条件的基础上，我们进一步可以给出本征激发的导带电子浓度、价带空穴浓度以及质量作用定律：
\begin{align*}
    n_{0} &amp;= N_{C} \mathrm{exp}(\frac{E_{F}-E_{C}}{k_{0}T}) \\
    p_{0} &amp;= N_{v} \mathrm{exp}(\frac{E_{V}-E_{F}}{k_{0}T}) \\
    n_{0}p_{0} &amp;= N_{C}N_{v}\mathrm{exp}(-\frac{E_{g}}{k_{0}T}) 
\end{align*}

但在简并半导体中(即费米能级与导带或价带之间的距离很小)，上述三式均不成立，即在简并情况下半导体退化成金属，故没有本征激发这一说了。
Explanation:

当掺杂浓度非常大时，杂质之间的距离变得非常近，彼此之间产生相互作用，局域的杂质能级变成了能带，形成了半导体的带尾，所以半导体的能隙也就相应减小，故简并掺杂会导致半导体能隙减小，这也是掺杂后半导体性质退化为金属的原因，因为无论是价带的电子跃迁至受主能级在价带中留下导电空穴还是施主能级电子跃迁至导带在导带中留下导电电子，均可改善半导体导电性能。

总结

半导体掺杂后可能带来简并或非简并。
简并的半导体性质由半导体退化(degenerate)为金属。
非简并的半导体可能是考虑了杂质补偿。
非简并的半导体既有掺杂的也有本征的。

参考资料

对degeneration讲的非常透彻
辅助理解

]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
  <entry>
    <title>IC工艺课的10个问题总结-I</title>
    <url>/2025/05/22/IC_Manufacture_test_10problems/</url>
    <content><![CDATA[情况说明
参考教材半导体制造技术导论(第二版)——萧宏，课程半导体材料及IC工艺原理。
该总结是课程期末作业的一部分，边复习边总结。
Chapter1-5
1. 为什么目前市场上主流的最大晶圆的大小均为12英寸，为什么没有13、14英寸的wafer投入生产？
解答:若假设晶圆的缺陷密度一样，那么越大的晶圆面积则会拥有更多的缺陷，进而会导致更低的成品率。
\begin{align}
    Y \propto \frac{1}{ (1+DA)^{n} }
\end{align}

其中Y表示成品率，D表示缺陷密度，A表示晶圆面积，n表示该wafer所需要处理的工序数。
同时更大的wafer在生产过程中也需要更大的设备相匹配，例如LPCVD机器、蚀刻机、离子注入机、高温炉管等等。适用于更大尺寸wafer的生产设备的制造难度及成本是具备挑战性的，同时更大的设备无疑会需要更大的无尘间体积，这将会为生产成本带来增加。
并且当前12英寸的wafer生产过程成熟，市场反馈良好，当前其生产过程中仍具备诸多可优化的流程以提高成品率，其局限性和瓶颈暂不明显，市场目前并未表现出对更大尺寸wafer的强烈呼唤。
2. 为什么测试结构全都做在晶粒的切割道上？
解答:为了节约硅晶圆的面积，有待后续补充。
3. 为什么使用高k(高介电常数)和低k介质来取代二氧化硅做绝缘层？
解答:首先对于平行板电容器模型，其电容大小满足下式
\begin{align}
    C = k \varepsilon_{0} \frac{hl}{d}
\end{align}

其中称k为介电常数(与电磁波课程中不同，电磁波课程中称ε\varepsilonε为介电常数，k这种称法工业界常用)，故为了减小电容的尺寸，可以通过使用高k介质来保证在缩小电容尺寸的同时维持同样的电容值。
高k介质
同时用高k介质替代 $ \mathrm{ SiO_{2} }$ 做为栅介质能大幅减小栅漏电流，在满足性能和功耗要求的同时允许器件尺寸进一步微缩。但是高k介质替代 $ \mathrm{ SiO_{2} }$ 又带来的两个问题[1]:


Poly silicon和高k介质之间的费米能级钉扎效应导致阈值电压增大，


远程声子散射导致的载流子迁移率下降，这是因为高k介质与硅沟道之间的界面陷阱密度大，沟道中的载流子被俘获到陷阱中。


但是这些问题是可以解决的，通过利用金属替代Poly silicon做为栅电极，可以产生较少的界面缺陷、减弱硼穿透效应，还能有效降低高k介质层中的缺陷密度。以pMOS器件为例，金属栅极材料的选择有众多约束，其中最主要的是金属材料必须具有与Si的价带底相近的功函数(5.0-5.2eV)以获得合适的电压阈值，同时金属栅极需具有良好的热稳定性使其有效功函数不受高温退火的影响[2]。同时采用应变技术能够进一步提升迁移率，应变分为全局应变和局域应变两种，前者一般通过在 $Si_{1-x}Ge_{x} $ 渐变层上外延生长Si或Ge实现；后者针对NMOS和PMOS，分别通过沉积氮化硅帽层和漏区沉积SiGe实现。

同时定义有效氧化层厚度(Effective Oxide Thickness,EOT)满足下式:
\begin{align}
    \mathrm{EOT} = k \times T_{ox}
\end{align}

其中 ToxT_{ox}Tox​ 为氧化层厚度，以高k介质氧化铪为例，它的k是20，是二氧化硅的6倍。故6nm厚的 $\mathrm{Hf O_{2} } $ 提供相当于1nm厚的 $\mathrm{Si O_{2} } $ 的EOT，故在维持栅极电容大小不变的基础上，栅极可以采用较厚的介质进而实现较小的漏极泄露电流。参考资料:HKMG(High-K栅氧化物层+Metal Gate)技术
低k介质
当集成电路的特征尺寸减少至0.18 μm\mu mμm 或更小时，互连寄生的电阻、电容引起的延迟、串扰和功耗已成为发展高速、高密度和多功能集成电路需解决的瓶颈问题。
在芯片内互连技术节点迭代过程中，已有多种技术被用于减少互连线路的RC延迟。其中减少寄生电容较为直接的方法是采用更低介电常数(低k)的材料做层间及线间介质来实现，例如氟化硅玻璃(k∼3.6k\sim 3.6k∼3.6)；通过PECVD实现有机硅酸盐SiCOH(K&lt;3)的沉积，以及实现多孔SiCOH(k∼2.5k\sim 2.5k∼2.5)的应用[3]。
介电常数低于 $\mathrm{Si O_{2} } $ 的低k介质材料的介电常数 $k_{low-k} $ 范围需满足:
\begin{align}
    k_{air} \leq k_{low-k} \leq k_{ \mathrm{Si O_{2} } }
\end{align}

其中 kairk_{air}kair​ 是空气的介电常数，大小为1；$ k_{ \mathrm{Si O_{2} } }$ 是 SiO2\mathrm{Si O_{2} }SiO2​ 的介电常数，大小为3.9-4.2，具体值取决于制作 SiO2\mathrm{Si O_{2} }SiO2​ 时的工艺[4]。
IC芯片多层立体布线，不同传导层之间必须相互绝缘，使用层间淀积绝缘介质(inter level dielectric, ILD)来实现层间绝缘。特别是当工艺进入0.13 μm\mu mμm 以下的节点，更倾向于采用低k介质做为介质层材料取代传统的二氧化硅介质。例如多孔二氧化硅aerogel、有机聚合物聚酰亚胺等等。故现在较为成熟的互连工艺时在金属线间嵌入低k介质薄膜，在微通孔见嵌入等离子体增强淀积的二氧化硅电介质，即可实现RC延迟降低，也可实现热功耗降低和器件稳定性提高，同时兼容目前的刻蚀、CMP工艺，在生产成本方面是具有优势的。
总结
在工艺特征尺寸持续减小的过程中，采用高k介质替代二氧化硅做为栅与金属电极之间的层间介质，实现厚度减小的情况下所提供的电容大小不同步减少，以保障栅极漏电流的减小。但其与ploy电极之间的费米钉扎效应等副效应仍有待解决，目前已经提出采用改换金属电极替代poly和使用应变技术提升迁移率等多种方案来缓解副效应。
同时采用低k介质替代二氧化硅做为各传导层之间的绝缘介质，其拥有较少的寄生电容，可以实现较低的电路互连的RC延迟，但其生产与当前生产工艺流程的兼容性、成本经济性等仍受到挑战。
问题3参考文献
[1] 黄力, 黄安平, 郑晓虎, 肖志松, 王玖. 高k介质再新型半导体器件中的应用[J]. 物理学报, 2012, 61(13): 137701.
[2] 杨智超, 黄安平, 肖志松. pMOS金属栅极材料的研究进展[J]. 物理, 2010, 39(02): 113-122.
[3] 张思勉, 邓晓楠, 王宇祺, 武逸飞, 刘佳宁, 李正操, 蔡坚, 王琛. 后摩尔时代芯片互连新材料及工艺革新[J]. 中国科学:化学, 2023, 53(10).
[4] 阮刚, 肖夏, 朱兆. 低介电常数(low-k)介质在ULSI中的应用前景[J]. 电子学报, 2000, 28(11): 84-87.
4. DRAM是怎么读取和存入数据的？
动态随机存储器(Drnamic random and memory)
5. 为什么低速CMOS和DRAM均避免使用外延层(eoitaxy)？
解答:暂未查到详细答案，有待后续补充。
6. 热氧化时为什么加入氯离子可以改善界面态？又为什么氯离子过多时器件性能下降？

热氧化时加入氯离子的目的如下：




增强氧化速度，能使氧化速率提升 10%~15%。




钝化可动离子，特别是 Na+Na^{+}Na+ ， K+K^{+}K+，钠，钾离子在电场作用下移动到硅片表面，影响电学特性，导致器件不稳定。而掺氯可固定可动离子，避免其移动。




中和Si-SiO2界面处电荷，减少氧化层缺陷。




同时氯离子过多时会导致器件性能下降：




Cl−Cl^{-}Cl− 过多时在界面处会积聚较多负电荷，进而排斥电子吸引空穴，降低了载流子迁移率；




AlAlAl 做金属电极时，会与 AlAlAl 发生腐蚀形成副产物，降低器件性能。



7. 为什么深亚微米工艺中要持续做薄栅氧化层？如何实现？
解答：CMOS器件的关键性能指标是驱动电流 IdI_{d}Id​ ，其大小满足(5)式，与栅极电容大小成正相关。同时栅极电容大小满足(6)式，即与栅极表面积成正比，与栅介质厚度成反比。因此可以通过增加栅极表面积和降低栅介质厚度来提高栅极电容[1]。
\begin{align}
    I_{D} = \frac{1}{2} \frac{W}{L} C_{ox} (V_{gs} - V_{th} )^{2}
\end{align}

\begin{align}
    C_{ox} \propto k\varepsilon \frac{A}{d}
\end{align}

随着半导体工艺技术的不断发展，集成电路的集成度不断提高，这对增加栅极表面积产生了极大的制约。因此在半导体技术的发展过程中，降低栅介质栅氧化层厚度变成了推进CMOS器件性能提高的主要手段。
但随着MOSFET的沟道长度缩短，这就导致了MOSFET管中的Source和Drain（源和漏）的距离越来越短，因此栅极对沟道的控制能力变差，这就意味着栅极电压夹断（pinch off）沟道的难度变大，于是使得亚阈值漏电（subthreshold leakage）现象，即短沟道效应（short-channel effect）更加容易发生。
短沟道效应指的是当晶体管体积缩小时，源漏耗尽层宽度在整个沟道中所占比重越来越大。开启电压在沟道很短时将随沟道变小而迅速下降，其详细的计算和I-V关系位于参考文献[2]中。基于BSIM4模型，亚阈值泄露电流IsubI_{sub}Isub​满足下式:
\begin{align}
    I_{sub} = I_{0} \exp\big(\frac{ V_{gs} - V_{th} }{ nkT/q }\big) \big( 1- \exp(\frac{ -V_{ds} }{ kT/q }) \big)
\end{align}

从上式可以看出随着阈值电压的减小，亚阈值漏电电流呈指数增加。
同时随着栅极氧化层厚度的变薄，栅极泄露电流不容忽略。栅极氧化层厚度的变薄导致氧化层间的电场增加，较高的电场加上很薄的栅氧化层会导致在nMOS晶体管的沟道和栅极之间有电子隧道(对于pMOS是空穴隧道)产生，这将会带来栅氧化层隧道电流，其也是栅极泄露电流的最主要组成部分，其电流密度可简单表示为下式[3]:
\begin{align}
    J_{T}=A(\frac{ V_{ox} }{ T_{ox} })^{2} \exp (-\frac{B\big(1-(1-\frac{V_{ox } }{\phi_{ox} })^{\frac{3}{2} } \big) }{V_{ox }/T_{ox } })
\end{align}

其中A、B是于工艺有关的参数；ToxT_{ox}Tox​ 是栅氧化层厚度； ϕox\phi_{ox}ϕox​ 是隧道粒子的势垒。可发现随着栅氧化层厚度的减小，隧道电流急剧增长。
总结
随着工艺的推进，为提高CMOS器件的驱动电流进而则需提高其栅极电容，由于小尺寸工艺下栅氧化层面积很难增大，故选择持续减小栅氧化层厚度来实现驱动电流增大的目的。这会带来栅极泄露电流的急剧增加。同时栅极中掺入的B等杂质会从栅极中扩散至硅衬底或固定在栅介质中，这会影响器件的阈值电压。
目前通过采用高k介质替代二氧化硅做为栅与金属电极之间的层间介质，但这又引入了一些新的问题，具体可参考问题3。
问题7参考文献
[1] 王蒙. 超大规模集成电路制造工艺中对消除1/f噪声影响的研究. 复旦大学硕士论文. 2011
[2] T.L.周, H.N.高斯, 李松发. 具有短沟道的结栅场效应晶体管的特性. 半导体情报. 1973(11)
[3] 杨松, 王宏, 杨志家. 45nm体硅工艺下使用双-栅氧化层厚度降低SRAM的泄漏功耗. 半导体学报. 2007(05)
8. 为什么扩散掺杂drive-in的时候要通入氧气？
参考资料:

Drive-in 扩散相关知识介绍

9. 为什么要生长金属硅化物？
最早的金属硅化物工艺是Polycide工艺技术，是为了减少多晶硅栅的等效串联电阻和接触孔的接触电阻。但Polycide仅能在poly silicion上形成，在Source和Drain上无法生长，无法改善Source和Drain区的等效串联电阻和接触孔的接触电阻。为改善这一问题引入了Salicide工艺技术，即self-aligned silicide，能在poly gate、drain、source上形成金属硅化物。
Polycide的材料是硅化钨，Salicide的材料是Ti、Co和NiPt。
]]></content>
      <tags>
        <tag>IC工艺</tag>
      </tags>
  </entry>
  <entry>
    <title>利用传输门做二选一选择器的CMOS电路分析</title>
    <url>/2025/05/22/Transmission_gate_CMOS_circuit/</url>
    <content><![CDATA[祝老师教师节快乐！暨利用传输门做二选一选择器的CMOS电路分析
祝天下的老师们教师节快乐！祝老师工作顺利，万事如意！
利用传输门做二选一选择器的CMOS电路分析
灵感来源于今天的数字逻辑课程，因为对学数电时的传输门的印象不清了，然后分析传输门的CMOS电路时绕晕了，故做此记录。
注：分析传输门的CMOS电路时，不需要关注MOS管是否工作在饱和区，只需关注导电沟道是否产生即可。

如图1所示为传输门的CMOS电路示意图

当 C=1C=1C=1 时，下面对MOS管的导通情况进行分析:

NMOS导通情况
\begin{align*}
    \because &amp;C=1\\
    \therefore &amp;V_{GN} = V_{DD} \\
    \because &amp;V_{BN} = 0V\\
\end{align*}

\begin{align*}
    \therefore &amp;V_{GSN} = V_{GBN} -V_{SBN} = V_{DD} - V_{i} 
\end{align*}

PMOS导通情况
\begin{align*}
    \because &amp;\overline{C}=0\\
    \therefore &amp;V_{GP} = 0V \\
    \because &amp;V_{BP} = V_{DD}\\
\end{align*}

\begin{align*}
    \therefore &amp;V_{GSP} = V_{GBP} - V_{SBP} = V_{DD} - (V_{i} - V_{DD}) = - V_{i}
\end{align*}

当 Vi&lt;VDD−VTHV_{i}&lt;V_{DD}-V_{TH}Vi​&lt;VDD​−VTH​ ，可保证 VGSN=VDD−Vi≥vTHV_{GSN}=V_{DD}-V_{i}\geq v_{TH}VGSN​=VDD​−Vi​≥vTH​ ，即NMOS产生导电沟道；
当 $V_{i} &gt;  V_{TH} $ ，可保证 VGSP=−Vi≤−vTHV_{GSP}=-V_{i}\leq-v_{TH}VGSP​=−Vi​≤−vTH​ ，即PMOS产生导电沟道；
故 ViV_{i}Vi​ 无论取任何值(但都必须保证小于 VDDV_{DD}VDD​ )都可保证至少有一个MOS管存在导电沟道，使得 Vo=ViV_{o}=V_{i}Vo​=Vi​ 。

当 C=0C=0C=0 时，下面对MOS管的导通情况进行分析:

NMOS导通情况
\begin{align*}
    \because &amp;C=1\\
    \therefore &amp;V_{GN} = 0V \\
    \because &amp;V_{BN} = 0V\\
\end{align*}
\begin{align*}
    \therefore &amp;V_{GSN} = 0  &lt; V_{TH} 
\end{align*}
PMOS导通情况
\begin{align*}
    \because &amp;\overline{C}=1\\
    \therefore &amp;V_{GP} = V_{DD} \\
    \because &amp;V_{BP} = V_{DD}\\
\end{align*}
\begin{align*}
    \therefore &amp;V_{GSP} &gt; - V_{TH}
\end{align*}
故 ViV_{i}Vi​ 无论取任何值(但都必须保证小于 VDDV_{DD}VDD​ )都无法使任意一个MOS管存在导电沟道。
故根据传输门导通规律设计如下图所示的二选一数选器
如图2所示。

]]></content>
      <tags>
        <tag>模集(拉扎维)</tag>
      </tags>
  </entry>
  <entry>
    <title>为什么MOS管常用(100)晶向的晶圆，BJT常用(111)晶向的晶圆？</title>
    <url>/2025/05/22/MOS(100)_BJT(111)/</url>
    <content><![CDATA[为什么MOS管常用(100)晶向的晶圆，BJT常用(111)晶向的晶圆？

问题来源于半导体物理课程的第一章作业

为什么MOS管常用(100)晶向的晶圆来制作器件？


MOSFET的工作电流为表面多子的漂移电流，其大小与载流子的表面迁移率(mobility)有关，其中(100)晶向的界面态密度最低，表面迁移率最高，可以使MOSFET有较高的工作电流。


(100)晶向的较低的界面态和悬挂键可以减小MOSFET的阈值电压VTHV_{TH}VTH​。


(100)晶向的缺陷密度最低，可以减小VTHV_{TH}VTH​的漂移。


(100)晶向粒子扩散速度慢，有利于MOSFET较小氧化层厚度的生长。


为什么BJT管常用(111)晶向的晶圆来制作器件？


BJT的工作电流是少子体扩散电流，与表面迁移率关系较小。


(111)晶向的原子最多(原子面密度最大)，可以增大场阈电压，为BJT提供较好的纵向载流子迁移率。


(111)晶向的缺陷密度高，适合用来提高BJT中的寄生PMOS管的VTHV_{TH}VTH​。


利用(111)晶向可以更精确的控制基区宽度。


(111)晶向的粒子扩散速度快，考虑到BJT中的高掺杂特性，扩散速度快可以减少BJT的制作时间。


]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
  <entry>
    <title>为什么考虑了MOS管的体效应后，其小信号模型电阻减小？</title>
    <url>/2025/05/22/body_effect_reduce_resistence/</url>
    <content><![CDATA[提问：

为什么考虑了MOS管的体效应后，其小信号模型电阻减小？

我的思考

在MOS管模型中，体效应是等效为了一个独立电流源，大小为:

I=gmbVBS\begin{aligned}
    I = g_{mb} V_{BS}
\end{aligned}I=gmb​VBS​​
同时它的效果在小信号模型中也能用一个线性电阻表示,因此与原来的VCCS的ReqR_{eq}Req​形成并联结构，对外
]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
  <entry>
    <title>切比雪夫滤波器阶数计算器</title>
    <url>/2025/05/22/chebyshev-calculator/</url>
    <content><![CDATA[





    
    
    切比雪夫滤波器阶数计算器
    
    
    
    
    
        tailwind.config = {
            theme: {
                extend: {
                    colors: {
                        primary: '#3B82F6',
                        secondary: '#10B981',
                        accent: '#6366F1',
                        dark: '#1E293B',
                        light: '#F8FAFC'
                    },
                    fontFamily: {
                        sans: ['Inter', 'system-ui', 'sans-serif'],
                    },
                }
            }
        }
    
    
        @layer utilities {
            .content-auto {
                content-visibility: auto;
            }
            .filter-shadow {
                filter: drop-shadow(0 10px 8px rgb(0 0 0 / 0.04)) drop-shadow(0 4px 3px rgb(0 0 0 / 0.1));
            }
            .input-focus {
                @apply focus:ring-2 focus:ring-primary/50 focus:border-primary;
            }
            .card-hover {
                @apply hover:shadow-lg hover:-translate-y-1 transition-all duration-300;
            }
        }
    


    
        
        
            
                切比雪夫滤波器阶数计算器
            
            
                快速计算满足指定衰减要求的切比雪夫滤波器最小阶数
            
        

        
        
            
                
                
                    
                        
                            阻带衰减 (dB)
                        
                        
                            
                                
                            
                            
                        
                    

                    
                        
                            通带波纹 (dB)
                        
                        
                            
                                
                            
                            
                        
                    

                    
                        
                            归一化阻带频率
                        
                        
                            
                                
                            
                            
                        
                    

                    
                        
                        计算阶数
                    
                

                
                
                    
                        计算结果
                        
                            点击"计算阶数"按钮获取结果
                        
                    
                    
                    
                        滤波器参数说明
                        
                             阻带衰减：滤波器在阻带内必须达到的最小衰减量
                             通带波纹：滤波器在通带内允许的最大振幅波动
                             归一化阻带频率：相对于截止频率的阻带频率
                        
                    
                
            
        

        
        
            
                
                    
                    关于切比雪夫滤波器
                
                
                    切比雪夫滤波器是一种在通带或阻带具有等波纹特性的滤波器，分为I型和II型。I型在通带内有波纹，阻带单调；II型在阻带内有波纹，通带单调。
                
                
                     特点：在相同阶数下提供比巴特沃斯滤波器更陡峭的过渡带
                     应用：通信系统、音频处理、信号采集等
                
            

            
                
                    
                    计算原理
                
                
                    切比雪夫滤波器阶数计算公式：
                
                
                    $$N = \left[ \frac{\cosh^{-1}\left(\sqrt{\frac{10^{A/10}-1}{\varepsilon^2}}\right)}{\cosh^{-1}(\Omega)}\right]$$
                
                
                     \( N \)：滤波器阶数
                     \( A \)：阻带衰减 (dB)
                     \( \varepsilon \)：由通带波纹决定的常数
                     \( \Omega \)：归一化阻带频率
                
            
        

        
        
            
                
                计算历史
            
            
                暂无计算历史
            
        

        
        
            © 2025 李鸣翔小组出品 | 滤波器阶数的快速计算工具
        
    

    
        // 计算切比雪夫滤波器阶数的函数
        function calculateChebyshevOrder(attenuation, ripple, frequency) {
            const epsilon = Math.sqrt(Math.pow(10, ripple / 10) - 1);
            const numerator = Math.acosh(Math.sqrt((Math.pow(10, attenuation / 10) - 1) / (epsilon * epsilon)));
            const denominator = Math.acosh(frequency);
            return Math.ceil(numerator / denominator);
        }

        // 获取DOM元素
        const calculateBtn = document.getElementById('calculateBtn');
        const attenuationInput = document.getElementById('attenuation');
        const rippleInput = document.getElementById('ripple');
        const frequencyInput = document.getElementById('frequency');
        const resultDiv = document.getElementById('result');
        const historyDiv = document.getElementById('history');

        // 加载历史记录
        let history = JSON.parse(localStorage.getItem('chebyshevHistory')) || [];
        updateHistory();

        // 添加计算按钮点击事件
        calculateBtn.addEventListener('click', function() {
            // 获取输入值
            const attenuation = parseFloat(attenuationInput.value);
            const ripple = parseFloat(rippleInput.value);
            const frequency = parseFloat(frequencyInput.value);

            // 验证输入
            if (isNaN(attenuation) || isNaN(ripple) || isNaN(frequency) || 
                attenuation  {
                historyHTML += `
                    
                        
                            
                                N = ${item.order}
                                ${item.timestamp}
                            
                            
                                
                            
                        
                        
                            
                                衰减: ${item.attenuation}dB
                            
                            
                                波纹: ${item.ripple}dB
                            
                            
                                频率: ${item.frequency}
                            
                        
                    
                `;
            });

            historyDiv.innerHTML = historyHTML;
        }

        // 从历史记录复制参数到输入框
        window.copyToInputs = function(index) {
            const item = history[index];
            attenuationInput.value = item.attenuation;
            rippleInput.value = item.ripple;
            frequencyInput.value = item.frequency;
            
            // 添加动画效果
            const inputs = [attenuationInput, rippleInput, frequencyInput];
            inputs.forEach(input => {
                input.classList.add('ring-2', 'ring-primary/50');
                setTimeout(() => {
                    input.classList.remove('ring-2', 'ring-primary/50');
                }, 1000);
            });
        }

        // 页面加载完成后，手动触发MathJax渲染
        window.addEventListener('load', function() {
            if (window.MathJax) {
                MathJax.typeset();
            }
        });
    


    ]]></content>
      <tags>
        <tag>射频IC</tag>
      </tags>
  </entry>
  <entry>
    <title>关于势垒及衍生问题的一些思考</title>
    <url>/2025/05/22/the_potential_barrier/</url>
    <content><![CDATA[什么是势垒呢？
pn结
在pn结中记n区、p区的导带 ECE_{C}EC​ 之差为势垒。在形成pn结之前，n区的费米能级 EFE_{F}EF​ 靠近导带 ECE_{C}EC​ ；p区的费米能级靠近价带 EVE_{V}EV​ ，形成pn结后形成统一的费米能级，在能带图中即体现为一条水平线。


Q1:为什么pn结会形成统一的费米能级


A1:从能带角度理解：首先能级越低，该能级上的电子能量越高，该能级上的空穴能量越低。故形成pn结时电子从 EFE_{F}EF​ 高的n区流向 EFE_{F}EF​ 低的p区，相应的空穴从 EFE_{F}EF​ 低的p区流向 EFE_{F}EF​ 高的n区，也可以说n区电子占据导带的概率降低；同时考虑费米能级是标志载流子分布的能级，或者从下式分析:


\begin{equation}
	\left\{
	\begin{aligned}
		n_{0} &amp; =  N_{c} \exp(\frac{E_{F}-E_{C}}{k_{0}T}) \\
		p_{0} &amp; =  N_{v} \exp(\frac{E_{V}-E_{F}}{k_{0}T}) 
	\end{aligned}
	\right.
\end{equation}

故 EFnE_{Fn}EFn​ 不断下移， EFpE_{Fp}EFp​ 不断上移，直至 EFn=EFpE_{Fn}=E_{Fp}EFn​=EFp​ 。同时考虑到费米能级的变化是连续的，故最终会形成统一的费米能级。

事实上，能带的相对移动是pn结中空间电荷区存在内建电场的结果。pn结形成过程中，p区留下负电中心，n区留下正电中心，故存在电场且电场强度方向为从n区指向p区，故电势n区高、p区低；故电子在p区电势能高，空穴在n区电势能高，由于外界补充的电势能高，故对自身能带能量要求降低。

同时固定p区的导带为基准，相当于取定了势能零点。故n区的电子获得负的电势能，故需要n区能带下移以让电子获得更多的能量以填补负的电势能带来的总能量下降。
pn结加正向偏压

加正向偏压后，势垒由 VDV_{D}VD​ 下降为 VD−VV_{D}-VVD​−V ，可以考虑从内外两个电场利用类似叠加定理来分析，外加正向偏压V导致n区电势能上升。故需上移修正为 VD−VV_{D}-VVD​−V ；在 EoutE_{out}Eout​ 的作用下对于n区来说：排斥n区电子，吸引p区空穴。故在nn’边界处空穴浓度增加，进而形成从nn’边界到n区内部的空穴扩散电流；相应的对于p区来说：排斥p区空穴，吸引n区电子。故在pp’边界处电子浓度增加，进而形成从pp’边界到p区内部的电子扩散电流。

由于nn’处电子减少，故从(1)式来看， EFnE_{Fn}EFn​ 应远离 ECE_{C}EC​ ；同理由于pp’处空穴减少，故从(1)式来看， EFpE_{Fp}EFp​ 应远离 EVE_{V}EV​ 。
总结
先确定势能零点(或者说固定某一能带)，常固定p区的导带 ECE_{C}EC​ 以分析方便，进而先确定 ECE_{C}EC​ 、 EVE_{V}EV​ 的变化，从电势能的增减+能带标志着该位置上的同一载流子的能量一致性出发来判断。出发点是pn结形成后的零偏情况下拥有统一的费米能级。

金属半导体接触(Metal - Semiconductor Contact)
这种情况下有两种势垒:


在半导体中，空间电荷区所形成的电场所带来的电势差。


在金属中存在金属的势垒高度 qϕnsq\phi_{ns}qϕns​ ，其满足:


\begin{align}
q\phi_{ns} = qV_{D} + E_{n} = (E_{C})_{metal} - (E_{F})_{metal} 
\end{align}

考虑到金属是电子海，故其 (EC)metal(E_{C})_{metal}(EC​)metal​ 保持不动。
·
]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
  <entry>
    <title>课堂汇报(论文解读)的PPT注意事项</title>
    <url>/2025/05/22/ppt_report/</url>
    <content><![CDATA[课堂汇报(论文解读)的PPT注意事项
素材和思路来源于之前大创项目的收获的IC工艺课的总结。
注意事项

PPT每页最下方给出参考文献，字体要区别于PPT内容的字体。但若参考文献总量不高，可以将参考文献最后总结为一页PPT展示。
PPT中所用到的图、表、数据等均需给出出处(非自制的图和表)。
考虑到PPT展示效果，引用的图和表和通过圈圈或箭头指向来强调指定数据或特征。
一般会在开始的第一页进行国内外研究现状的分析，不需要过分考虑时间，可以留给观众观看，但是汇报的必要组成部分。
每一页PPT不要有过多的文字，要文图兼备，注意PPT是演示文稿不是汇报的稿子！
不要念PPT而要讲PPT，因此PPT上要做好思路的引导和逻辑的理顺。
描述时要注意整体逻辑:提出问题，解决思路，实验结果(新方案效果)。

]]></content>
      <tags>
        <tag>IC工艺</tag>
      </tags>
  </entry>
  <entry>
    <title>半导体物理半期考试参考解析</title>
    <url>/2025/05/22/semiconductor_physics_midterm_test/</url>
    <content><![CDATA[四川大学期中考试试题(开卷) (2024 - 2025 学年第 1 学期) A 卷
课程名称：半导体物理 任课教师：杨治美
2024 年 11 月 25 日
1 题目


Ln(E)=(){L}_{n}(E)  = ( )Ln​(E)=() , LD=(){L}_{D} =(   )LD​=() 。


半导体中过剩电子浓度为 $ \Delta n = {10}^{15} cm^{-3} $ ,过剩载流子的寿命为 $ \tau_{n0} = {10}^{-6}s $ 。在 $ t = 0 $ 时, 产生过剩载流子的外部作用停止,因此 $ t &gt; 0 $ 时半导体恢复到平衡状态, $ t = {4\mu s} $ 时的过剩载流子的复合率 (   )。


假设两块半导体材料 A\mathrm{A}A 和 B\mathrm{B}B 除了禁带宽度不同,其它参数完全相同。 A\mathrm{A}A 的禁带宽度是 $ 1.0eV $ , B 的禁带宽度是 1.2eV1.2eV1.2eV,300K{300}\mathrm{K}300K 时两种材料的 ni{n}_{i}ni​ 的比值是(   )。


特定半导体内存在三种散射机制，只存在一种散射机制时的迁移率为 μ1=2000cm2/(V⋅s)\mu_{1}=2000cm^{2}/(V\cdot s)μ1​=2000cm2/(V⋅s) ，只存在第二种散射机制时的迁移率为 μ2=1500cm2/(V⋅s)\mu_{2}=1500cm^{2}/(V\cdot s)μ2​=1500cm2/(V⋅s) ，只存在第三种散射机制时的迁移率 μ1=2000cm2/(V⋅s)\mu_{1}=2000cm^{2}/(V\cdot s)μ1​=2000cm2/(V⋅s) ，只存在二种散射机制时的迁移率为 μ3=500cm2/(V⋅s)\mu_{3}=500cm^{2}/(V\cdot s)μ3​=500cm2/(V⋅s)，总的迁移率为( \quad )


最有利效的复合中心能级位置在 (   ) 附近；最有利陷阱作用的能级位置在 (   ) 附近, 常见的是 (   ) 陷阱。


A. EA{E}_{A}EA​ B. ED{E}_{D}ED​ C. EF{E}_{F}EF​ D. Ei{E}_{i}Ei​ E. 少子 F. 多子

当一种 n\mathrm{n}n 型半导体的少子寿命由直接辐射复合决定时,其小注入下少子寿命正比于(   )。

A. 1n0\frac{1}{n_{0}}n0​1​ \quad B. 1Δn\frac{1}{\Delta n}Δn1​ \quad  C. 1p0\frac{1}{p_{0}}p0​1​ \quad  D. 1Δp\frac{1}{\Delta p}Δp1​

以下 4 种半导体最适合制作高温器件的是(   )。

A.Si \quad B.Ge \quad  C.GaAs \quad  D.GaN
二、根据对 (Si) 晶体结构基本认识, 尝试回答以下问题: (10 分)


试画出 (Si) 的晶体结构图；


试比较 (100)、(110) 和 (111) 面密度的大小, 要求写出详细计算过程;


MOSFET 器件和 NPN 晶体管制造过程中, 会分别选用那种晶向的衬底, 为什么?


三、谈根据所学知识, 谈谈你对晶体中缺陷的认识。(10 分)
四、讨论杂质浓度和温度分别对禁带宽度、迁移率、电阻率的影响。(10 分)
五、描述直接复合与间接复合的物理过程。为什么只有深能级才能起到有效复合中心的作用？ 说明掺Au后寿命为什么会明显下降?(10 分)
六、何谓少子寿命？决定半导体少子寿命的主要因素有哪些,并说明原因？写出三种或三种以上少子寿命检测的方法, 并简要说明基本测试原理(15 分)
七、一 n\mathrm{n}n 型半导体样品,复合能级 Et{E}_{t}Et​ 在导带底之下三分之一 Eg{E}_{g}Eg​ 处,设 τn{\tau }_{n}τn​ 和 τp{\tau }_{p}τp​ 为同一数量级, 并且与温度无关。试根据复合中心理论讨论寿命与温度的关系, 并根据得出的结果, 说明复合中心能级 Et{E}_{t}Et​ 位置的方法。(25 分)
2 参考解析
1. $ { L } _ { n } ( E )  = $ (电子牵引长度) , $ { L }_{ D } = $ (德拜长度)。
解: Ln(E){L}_{n}\left( E\right)Ln​(E) 是电子牵引长度,其中下标 n\mathrm{n}n 表示电子,要同 Ln{L}_{n}Ln​ 电子扩散长度区分; LD{L}_{D}LD​ 是德拜长度。
2. 半导体中过剩电子浓度为 Δn=1015cm−3{\Delta n} = {10}^{15}{\mathrm{cm}}^{-3}Δn=1015cm−3 ,过剩载流子的寿命为 τn0=10−6s{\tau }_{n0} = {10}^{-6}sτn0​=10−6s 。在 t=0t = 0t=0 时, 产生过剩载流子的外部作用停止,因此 t&gt;0t &gt; 0t&gt;0 时半导体恢复到平衡状态, t=4μst = {4\mu s}t=4μs 时的过剩载流子的复合率 (1.83×1019cm−3s−1)( {1.83} \times  {10}^{19}{\mathrm{cm}}^{-3}{\mathrm{s}}^{-1})(1.83×1019cm−3s−1) 。
解: 首先考虑连续性方程:
\begin{align}
\frac{\partial \Delta n}{\partial t} = D_{n} \frac{\partial^{2} \Delta n}{\partial x^{2}} - \mu_{n}E\frac{\partial \Delta n}{\partial x} - \mu_{n} n \frac{\partial E}{\partial t} -\frac{\Delta n}{\tau} +g_{p}
\end{align}

其中 t=0t = 0t=0 时外部作用停止,故 gp=0{g}_{p} = 0gp​=0 ; 且 t&gt;0t &gt; 0t&gt;0 时半导体恢复至平衡状态,故过剩载流子均匀分布,即 ∂Δn∂x=0\frac{\partial {\Delta n}}{\partial x} = 0∂x∂Δn​=0 ; 同时电场强度 E=0E = 0E=0 ,故上式化简为:
\begin{align}
\frac{\partial \Delta n}{\partial t} =  -\frac{\Delta n}{\tau} 
\end{align}

解得:
\begin{align}
\Delta n = \Delta n(t=0) e^{-\frac{t}{\tau}} 
\end{align}

故过剩载流子的复合率等于单位时间内过剩载流子数量的减少量, 即:
\begin{align}
U=-\frac{d \Delta n}{d t}= \frac{\Delta n(t=0)}{\tau} e^{-\frac{t}{\tau}} 
\end{align}

代入Δn=1015cm−3\Delta n=10^{15}cm^{-3}Δn=1015cm−3，τn0=10−6s\tau_{n0}=10^{-6}sτn0​=10−6s，t=4μst=4\mu st=4μs得:
\begin{align}
U=\frac{10^{15} cm^{-3} }{10^{-6}s}\cdot e^{-\frac{4\mu s}{1\mu s}}=1.83\times 10^{19} cm^{-3}s^{-1}
\end{align}

3. 假设两块半导体材料 A\mathrm{A}A 和 B\mathrm{B}B 除了禁带宽度不同,其它参数完全相同。 A\mathrm{A}A 的禁带宽度是 1.0eV{1.0}\mathrm{eV}1.0eV , B 的禁带宽度是 1.2eV,300K{1.2}\mathrm{eV},{300}\mathrm{K}1.2eV,300K 时两种材料的 ni{n}_{i}ni​ 的比值是 (46.812)。
解：考虑
\begin{align}
n_{i} = N_{C} N_{V} e^{-\frac{E_{g}}{2k_{0}T}}
\end{align}

故有:
\begin{equation}
\begin{aligned}
\frac{n_{iA}}{n_{iB}} &amp;= \frac{\exp(-\frac{E_{gA}}{2k_{0}T})}{\exp(-\frac{E_{gB}}{2k_{0}T})} \\
&amp;=\exp(\frac{E_{gB}-E_{gA}}{2k_{0}T}) \\
&amp;=\exp(\frac{0.2eV}{2 \times 0.026eV}) \\
&amp;=46.812
\end{aligned}
\end{equation}\\

4. 特定半导体内存在三种散射机制，只存在一种散射机制时的迁移率为 μ1=2000cm2/(V⋅s)\mu_{1}=2000cm^{2}/(V\cdot s)μ1​=2000cm2/(V⋅s) ，只存在第二种散射机制时的迁移率为 μ2=1500cm2/(V⋅s)\mu_{2}=1500cm^{2}/(V\cdot s)μ2​=1500cm2/(V⋅s) ，只存在第三种散射机制时的迁移率为 μ1=2000cm2/(V⋅s)\mu_{1}=2000cm^{2}/(V\cdot s)μ1​=2000cm2/(V⋅s) ，只存在二种散射机制时的迁移率为 μ3=500cm2/(V⋅s)\mu_{3}=500cm^{2}/(V\cdot s)μ3​=500cm2/(V⋅s) ，总的迁移率为( \quad )
解: 考虑载流子迁移率和散射概率之间满足:
\begin{align}
\mu = \frac{q\tau}{m^{\ast}} = \frac{q}{m^{\ast}P}
\end{align}

其中 τ\tauτ 为相邻两次散射之间的平均自由时间, ppp 为散射概率。其中载流子的散射总概率满足:
\begin{align}
&amp;{P}_{sum} = {P}_{I} + {P}_{II} + {P}_{III} + \ldots \\
&amp;\frac{1}{\tau_{sum} } = \frac{1}{\tau_{I}} + \frac{1}{\tau_{II} } + \frac{1}{ \tau_{III} } + \ldots  \\
&amp;\frac{1}{\mu_{sum} } = \frac{1}{\mu_{I} } + \frac{1}{\mu_{II} } + \frac{1}{\mu_{III} } + \ldots
\end{align}

其中 PI,PII,PIII{P}_{I},{P}_{II},{P}_{III}PI​,PII​,PIII​ 分别表示不同散射机制的散射概率,对应的 τI,τI,τI{\tau }_{I},{\tau }_{I},{\tau }_{I}τI​,τI​,τI​ 是对应散射机制的平均自由运动时间,对应的 μI,μI,μI{\mu }_{I},{\mu }_{I},{\mu }_{I}μI​,μI​,μI​ 是对应散射机制的载流子迁移率。
故代入本题数据得:
\begin{align}
\frac{1}{\mu_{sum} } &amp;= \frac{1}{\mu_{1} }  + \frac{1}{\mu_{2} } + \frac{1}{\mu_{3}} \notag\\
&amp;= \frac{1}{2000} + \frac{1}{1500} + \frac{1}{1500} \\
\Rightarrow \mu_{sum} &amp;= 316 cm^{2}/(V\cdot s)
\end{align}

5. 最有利效的复合中心能级位置在 (D) 附近; 最有利陷阱作用的能级位置在 © 附近, 常见的是 (E) 陷阱。
A. EA  {E}_{A}\;EA​ B. ED  {E}_{D}\;ED​ C. EF  {E}_{F}\;EF​ D. Ei  {E}_{i}\;Ei​ E. 少子 F. 多子
解:

最有效的复合中心能级位于禁带中央附近即 Ei{E}_{i}Ei​ 附近,若假设 rn=rp=r{r}_{n} = {r}_{p} = rrn​=rp​=r ,则

\begin{align}
U = \frac{N_{t} r (np - n_{i}^{2})}{n+p+2n_{i} ch(\frac{E_{t}-E_{i}}{k_{0}T})}
\end{align}

当且仅当 Et=Ei{E}_{t} = {E}_{i}Et​=Ei​ 时上式的分母最小,即复合率最大,故此时复合中心最有效。


最有效的陷阱作用的能级位于费米能级附近即 EF{E}_{F}EF​ 附近,因为费米能级以下的能级已经被填充满, 起不到俘获电子的作用; 若能级费米能级以上, 则其上的电子容易在热激发的作用下回到导带,起不到俘获电子的作用,故最有效的陷阱作用的能级位于费米能级附近即 EF{E}_{F}EF​ 附近。其中常俘获少子。


杂质能级的这种积累非平衡载流子的作用就称为陷阱效应, 故陷阱能级主要俘获非平衡少数载流子, 即主要为少子能级。


6. 当一种 n\mathrm{n}n 型半导体的少子寿命由直接辐射复合决定时,其小注入下少子寿命正比于(A)。
A. 1n0  \frac{1}{ {n}_{0} }\;n0​1​ B. 1Δn  \frac{1}{\Delta n}\;Δn1​ C. 1p0  \frac{1}{ {p}_{0} }\;p0​1​ D. 1Δp\frac{1}{\Delta p}Δp1​
解: 考虑直接复合的少子寿命满足:
\begin{align}
\tau = \frac{1}{r(n_{0} + p_{0} + \Delta p )}
\end{align}

对于 n\mathrm{n}n 型半导体在小注入条件下有:
\begin{align}
n_{0} \gg  p_{0} , n_{0} \gg \Delta p
\end{align}

故有:
\begin{align}
\tau \sim \frac{1}{rn_{0} }
\end{align}

故少子寿命正比于 1n0\frac{1}{ {n}_{0} }n0​1​ 。
7. 以下 4 种半导体最适合制作高温器件的是 (D)。
A.Si B.Ge C.GaAs D.GaN
解: 若半导体器件的禁带宽度越宽,则该器件的极限工作温度越高; 本征载流子浓度 ni{n}_{i}ni​ 满足下式:
\begin{align}
n_{i} = \left[ \frac{2(2\pi k_{0} T)^{\frac{2}{3}} (m_{n}^{\ast} m_{p}^{\ast} )^{\frac{3}{4}} }{\hbar^{3}} \right] exp(-\frac{E_{g} }{2k_{0}T})
\end{align}

半导体器件正常工作指的是本征载流子浓度至少比杂质浓度第一个数量级,故 ni{n}_{i}ni​ 越小,则器件的极限工作温度越高; 从上式可以发现 Eg{E}_{g}Eg​ 越大就可以实现越小的 ni{n}_{i}ni​ ,即可以实现更高的极限工作温度。
其中 Si、Ge、GaAs、GaN 的禁带宽度分别为:1.12eV、0.6643eV、1.42eV、3.44eV；故 GaN 最适合做高温器件。
二、根据对 (Si) 晶体结构基本认识, 尝试回答以下问题: (10 分)

试画出 Si\mathrm{Si}Si 的晶体结构图；

解: Si\mathrm{Si}Si 的晶体结构图如下图所示


试比较 (100)、(110) 和 (111) 面密度的大小, 要求写出详细计算过程; 解: 其中各晶向如下图所示:



(100) 晶面

(100) 晶面上的原子分布情况如下: 4 个顶点各有一个原子, 面心一个原子, 所以 (100) 晶面上的原子数为:
\begin{align}
   \text{原子数}=1+4\times \frac{1}{4} = 2
\end{align}

乘积因子的解释：其中面心的原子为该晶面独占；顶点的四个原子分别同另外三个 **其他晶胞的 (100) 晶面 **共用,所以算原子数时需要乘 14\frac{1}{4}41​ 。
同时 (100) 晶面的面积为:
\begin{align}
   \text{(100)晶面面积} = a^{2} =(5.43\times 10^{-8}\mathrm{cm})^{2}
\end{align}

所以 (100) 晶面的原子面密度为:
\begin{align}
   \text{(100)晶面原子面密度} &amp;= \frac{2}{(5.43\times 10^{-8}\mathrm{cm})^{2}} \\
   &amp;= 6.78\times 10^{14} \mathrm{cm}^{-2}
\end{align}


(110) 晶面

(110) 晶面上的原子分布情况如下：4 个顶点各有一个原子；上下棱的棱心各有一个原子；面上有原晶胞的体对角线上的两个原子, 所以 (110) 晶面上的原子数为:
\begin{align}
   \text{原子数}=2+4\times \frac{1}{4} +2\times \frac{1}{2} = 4
\end{align}

乘积因子的解释：其中面上的 2 个原子为该晶面独占；顶点的四个原子分别同另外三个 其他晶胞的(110)晶面 共用,所以算原子数时需要乘 14\frac{1}{4}41​ ;上(下) 棱的棱心的原子分别与正上 (下) 方的一个 晶胞的 (110) 晶面共用,所以算原子数时需要乘 12\frac{1}{2}21​ 。
同时 (110) 晶面的面积为:
\begin{align}
   \text{(110)晶面面积} = a\times \sqrt{2}a =\sqrt{2}(5.43\times 10^{-8}\mathrm{cm})^{2}
\end{align}

所以 (110) 晶面的原子面密度为:
\begin{align}
   \text{(110)晶面原子面密度} &amp;= \frac{4}{\sqrt{2}(5.43\times 10^{-8}\mathrm{cm})^{2}} \\
   &amp;= 9.62\times 10^{14} \mathrm{cm}^{-2}
\end{align}


(111) 晶面

(111) 晶面上的原子分布情况如下: 三角形的 3 个顶点各有一个原子, 三角形的三条边分别有一个原子 (原晶胞的三个面心上的原子):
\begin{align}
   \text{原子数}=3\times \frac{1}{6}+3\times \frac{1}{2} = 2
\end{align}

乘积因子的解释: 三角形的 3 个顶点的原子如下图所示分别同另外六个其他晶胞的 (111) 晶面共用,所以算原子数时需要乘 16\frac{1}{6}61​ ; 边上的原子分别同另外一个晶胞的 (111) 晶面共用,所以算原子数时需要乘 12\frac{1}{2}21​ 。

同时 (111) 晶面的面积为:
\begin{align}
   \text{(111)晶面面积} = \frac{\sqrt{3}}{4} (\sqrt{2}a)^{2} =\frac{\sqrt{3}}{2}(5.43\times 10^{-8}\mathrm{cm})^{2}
\end{align}

所以 (111) 晶面的原子面密度为:
\begin{align}
   \text{(111)晶面原子面密度} &amp;= \frac{2}{\frac{\sqrt{3}}{2}(5.43\times 10^{-8}\mathrm{cm})^{2}} \\
   &amp;= 7.84\times 10^{14} \mathrm{cm}^{-2}
\end{align}

3.MOSFET 器件和 NPN 晶体管制造过程中, 会分别选用那种晶向的衬底, 为什么?
解:

MOS 管常用 (100) 晶向的晶圆来制作器件。



MOSFET 的工作电流为表面多子的漂移电流, 其大小与载流子的表面迁移率 (mobility) 有关, 其中 (100) 晶向的界面态密度最低, 表面迁移率最高, 可以使 MOSFET 有较高的工作电流。


(100) 晶向的较低的界面态和悬挂键可以减小 MOSFET 的阈值电压 VTH{V}_{TH}VTH​ 。


(100) 晶向的缺陷密度最低,可以减小 VTH{V}_{TH}VTH​ 的漂移。


(100) 晶向粒子扩散速度慢, 有利于 MOSFET 较小氧化层厚度的生长。



BJT 管常用 (111) 晶向的晶圆来制作器件。



BJT 的工作电流是少子体扩散电流, 与表面迁移率关系较小。


(111) 晶向的原子最多 (原子面密度最大), 可以增大场阈电压, 为 BJT 提供较好的纵向载流子迁移率。


(111) 晶向的缺陷密度高,适合用来提高 BJT 中的寄生 PMOS 管的 VTH{V}_{TH}VTH​ 。


利用 (111) 晶向可以更精确的控制基区宽度。


(111) 晶向的粒子扩散速度快, 考虑到 BJT 中的高掺杂特性, 扩散速度快可以减少 BJT 的制作时间。


三、谈根据所学知识, 谈谈你对晶体中缺陷的认识。(10 分)
解: 晶体缺陷即是实际晶体偏离理想结构的不完整区域, 其分为如下三类:
i) 点缺陷：空位、间隙
晶格原子由于热振动脱离平衡位置获得足够的能量而离开周围原子的束缚, 挤入晶格原子的间隙,形成间隙原子；同时原位置成为空位；这种间隙和空位成对出现的缺陷称为弗仑克尔缺陷。 当只在晶体中形成空位时, 称为肖特基缺陷。
ii) 线缺陷：位错
位错包括刃位错和螺位错两种, 前者位错线垂直于滑移方向 (伯氏矢量), 而后者位错线平行于滑移方向。特别地, 刃位错包含 Glide 和 Climb 两种。
iii) 面缺陷：晶界、亚晶界、相界
晶界是多晶材料中, 两种晶体或晶粒之间的交界面。通常在腐蚀开始处或新相在母相的出溶处形成, 并使得材料的电学性能和热学性能降低。
缺陷的存在会使严格按周期性排列的原子所产生的周期性势场受到破坏, 有可能在近代中引入能级,进而对半导体的性质产生决定性影响。
四、讨论杂质浓度和温度分别对禁带宽度、迁移率、电阻率的影响。(10 分) 解:

杂质浓度和温度对半导体禁带宽度的影响:

随着杂质浓度的升高, 杂质原子之间靠得更近, 导致杂质原子之间的电子波函数发生重叠, 使孤立的杂质能级扩展为能带, 常称为杂质能带, 特别的若杂质能带进入了导带或价带, 并与导带或价带相连, 则形成了新的简并能带, 使能带的状态密度发生了变化, 简并能带的尾部伸入禁带,形成带尾。导致禁带宽度由 Eg\mathrm{E}\mathrm{g}Eg 减小为 E\mathrm{E}E ’ g\mathrm{g}g ,禁带宽度变窄。
考虑 Varshni 模型, 温度与禁带宽度之间满足:
\begin{align}
E_{g}(T) = E_{g}(0) - \frac{\alpha T^{2}}{\beta + T}
\end{align}

常见的半导体如 Si\mathrm{Si}Si 和 Ge\mathrm{Ge}Ge 的禁带宽度具有负温度系数,但特别地锑化铟的 Eg{E}_{g}Eg​ 具有正温度系数。

杂质浓度和温度对半导体迁移率的影响:

硅中电子迁移率和空穴迁移率与杂质浓度和温度的关系如下图所示：

若只考虑电离杂质散射和声学波散射,则载流子迁移率 μ\muμ 服从:
\begin{align}
\mu = \frac{q}{m^{\ast}} \cdot \frac{1}{A T^{\frac{2}{3}} + \frac{BN_{i}}{T^{\frac{2}{3}}}}
\end{align}

故从图 4 和式 (2.30) 中均可得到如下结论：随着温度的升高, 载流子迁移率降低; 同时随着杂质浓度的升高, 载流子迁移率降低。但当杂质浓度较大时, 低温区域内载流子迁移率会随着温度升高有小幅度的增加, 而后随着温度的升高而降低。
杂质浓度很高的 n\mathrm{n}n 型硅,由于施主能级扩展成杂质能带,导致禁带变窄,导带中运动的电子除受到电离杂质的散射外, 还会被施主能级所俘获, 这些被俘获的电子经过一定的时间还会被释放到导带中参与导电, 这些电子在导带中做漂移运动时, 不断地被施主能级俘获, 再释放, 再俘获, 使得电子的漂移运动减慢, 此外一些杂质带中的电子由于杂质原子轨道重叠, 也可能在施主原子间运动, 而不参与导电, 因此导带中有相当一部分电子在杂质带上运动, 从而迁移率有所降低。

杂质浓度和温度对半导体电阻率的影响:

若只考虑电离杂质散射和声学波散射, 则半导体电阻率、电导率与载流子迁移率存在如下关系 (以 n\mathrm{n}n 型半导体为例):
\begin{equation}
\begin{aligned}
\rho &amp;= \frac{1}{\sigma} \\
\sigma &amp;= n \mu_{n} q\\
\Rightarrow \rho &amp;=  \frac{m^{\ast}}{q} \frac{A T^{\frac{2}{3}} + \frac{BN_{i}}{T^{\frac{2}{3}}}}{ nq  }
\end{aligned}
\end{equation}

故硅的电阻率随杂质浓度、温度的变化如下图所示:

故随着杂质浓度的升高, 器件电阻率降低; 随着温度的升高, 器件电阻率先下降再升高再下降。
五、描述直接复合与间接复合的物理过程。为什么只有深能级才能起到有效复合中心的作用？ 说明掺 Au\mathrm{Au}Au 后寿命为什么会明显下降?(10 分) 解:
直接复合即导带中的电子直接落入价带与空穴复合。间接复合即非平衡载流子通过复合中心的复合。若假设 rn=rp=r{r}_{n} = {r}_{p} = rrn​=rp​=r ,则
\begin{align}
U = \frac{N_{t} r (np - n_{i}^{2})}{n+p+2n_{i} ch(\frac{E_{t}-E_{i}}{k_{0}T})}
\end{align}

故从上式得到如下结论: 当且仅当 Et=Ei{E}_{t} = {E}_{i}Et​=Ei​ 时上式的分母最小,即复合率最大,故位于禁带中央附近的复合中心能级最有效。
掺入金后,在 Si\mathrm{Si}Si 中形成了深能级的复合能级,是有效的复合中心。其中 n\mathrm{n}n 型硅的少子寿命满足:
\begin{align}
\tau_{p}  = \frac{1}{N_{t}r_{p}}
\end{align}

故随着金浓度 Nt{N}_{t}Nt​ 的增大,少子寿命等比例的减小,故少量的有效复合中心就能大大缩短少子寿命。
六、何谓少子寿命？决定半导体少子寿命的主要因素有哪些,并说明原因？写出三种或三种以上少子寿命检测的方法, 并简要说明基本测试原理 (15 分) 解:
少子寿命即载流子两次相邻散射之间的平均自由运动时间,或者是载流子复合率的倒数。
影响半导体少子寿命的主要有：复合能级位置、复合中心浓度、俘获系数、温度、器件的杂质浓度。
少子寿命检测方法:

直流光电导衰减法


基于下式
\begin{align}
\Delta p(t) = \Delta p(0)\cdot e^{-\frac{t}{\tau}}
\end{align}

测量电导率衰减为峰值的 1e\frac{1}{e}e1​ 时的时间即可测得少子寿命

霍尔效应法


基于下式：
\begin{equation}
\begin{aligned}
E_{H} &amp;= \frac{R_{H}IB}{A}\\
R_{H} &amp;= -\frac{1}{nq} \\
\mu_{H} &amp;= \sigma R_{H}
\end{aligned}
\end{equation}

通过测量电导率衰减为峰值的 1e\frac{1}{e}e1​ 时的时间即可测得少子寿命

微波光电导衰减法 参考资料


由于微波信号的变化量正比于电导率的变化量, 从而可以通过探测微波反射信号来探测电导率的变化, 得到样品的载流子寿命。
七、一 n\mathrm{n}n 型半导体样品,复合能级 Et{E}_{t}Et​ 在导带底之下三分之一 Eg{E}_{g}Eg​ 处,设 τn{\tau }_{n}τn​ 和 τp{\tau }_{p}τp​ 为同一数量级, 并且与温度无关。试根据复合中心理论讨论寿命与温度的关系, 并根据得出的结果, 说明复合中心能级 Et{E}_{t}Et​ 位置的方法。(25 分)
解:
则根据直接复合理论,非平衡载流子的复合率 U\mathrm{U}U 可以表示为:
\begin{align}
U = \frac{ r_{n}(n_{0}+n_{1}) + r_{p}(p_{0}+p_{1})  }{ N_{t} r_{p}r_{n}(n_{0}+p_{0})  }
\end{align}

其中
\begin{equation}
\left\{
	\begin{aligned}
		n_{0} &amp;=N_{C} \mathrm{exp}(\frac{E_{F}-E_{C}}{k_{0}T}) ,   &amp;n_{1}=N_{C} \mathrm{exp}(\frac{E_{t}-E_{C}}{k_{0}T})\\
		p_{0} &amp;=N_{V} \mathrm{exp}(\frac{E_{V}-E_{F}}{k_{0}T}),    &amp;p_{1}=N_{V} \mathrm{exp}(\frac{E_{V}-E_{t}}{k_{0}T})
	\end{aligned}
	\right.
\end{equation}

其中硅中金的空穴俘获截面的典型值满足下式：数据出处
\begin{equation}
\left\{
	\begin{aligned}
		\sigma_{P} &amp;=(3.7\pm 0.7)\times 10^{-15} (\frac{300}{T})^{2.9\pm 0.3} \mathrm{cm}^{2},   &amp;T\in (150K,200K) \\
		\sigma_{P} &amp;=(1.4\pm 0.3)\times 10^{-15} (\frac{300}{T})^{2} \mathrm{exp} (-\frac{19 meV}{k_{0}T}) \mathrm{cm}^{2},   &amp;T\in (160K,318K)\\
		\sigma_{P} &amp;=(2.3\pm 0.3)\times 10^{-15} (\frac{300}{T})^{1.2\pm 0.2}  \mathrm{cm}^{2},   &amp;T\in (77K,180K)
	\end{aligned}
	\right.
\end{equation}

故电子俘获截面 σ−{\sigma }_{ - }σ−​ 和空穴俘获截面 σ+{\sigma }_{ + }σ+​ 与温度之间的关系近似满足:
\begin{align}
\sigma \sim T^{-n} , n \in(2,4)
\end{align}

若考虑电子俘获率和空穴俘获率满足下式:
\begin{equation}
\left\{
	\begin{aligned}
		r_{p} &amp;=\sigma_{P} V_{T}   &amp;\\
		r_{n} &amp;=\sigma_{n} V_{T}   &amp;\\
		V_{T} &amp;=\sqrt{\frac{3k_{0}T}{m^{\ast}}}   &amp;
	\end{aligned}
	\right.
\end{equation}

则式 (2.39) 可变换成下式:
\begin{align}
U = \frac{\sigma_{+}\sigma_{-}V_{T}N_{t}(np-N_{c}N_{v}\mathrm{exp}(-\frac{E_{g}}{k_{0}T}))}{\sigma_{-}\left[ n + (N_{c}N_{v})^{\frac{1}{2}} \mathrm{exp}(-\frac{5E_{g}}{6k_{0}T})  \right] + \sigma_{+}\left[ p + (N_{c}N_{v})^{\frac{1}{2}} \mathrm{exp}(-\frac{7E_{g}}{6k_{0}T})  \right] }
\end{align}

其中 Nc{N}_{c}Nc​、Nv{N}_{v}Nv​ 满足:
\begin{equation}
\left\{
	\begin{aligned}
		N_{c} &amp;=2(\frac{m_{n}^{\ast} k_{0} T }{2\pi \hbar^{2}})^{\frac{3}{2}}  &amp;\\
		N_{v} &amp;=2(\frac{m_{p}^{\ast} k_{0} T }{2\pi \hbar^{2}})^{\frac{3}{2}}  &amp;
	\end{aligned}
	\right.
\end{equation}

则 (2.40) 可近似等价为:
\begin{align}
U \sim \frac{T^{\alpha-\frac{3}{2}} ( np - T^{3}\mathrm{exp}(-\frac{E_{g}}{k_{0}T})) }{n+T^{\frac{3}{2}} \mathrm{exp}(-\frac{E_{g}}{k_{0}T}) \mathrm{ch}(\frac{E_{g}}{6k_{0}T}) } , \alpha\in (0,1)
\end{align}

但该式子 UUU 与 TTT 的关系图较难绘制,故通过如下方式考虑简化式子来讨论。
根据参考资料我们有全温度范围内的硅的费米能级变化, 同时该图像考虑了禁带宽度随温度增加的变化的 varish 模型, 是较为准确的数据。

故从较大的温度范围内来看, 硅的费米能级随温度的变化满足下述规律:


在温度 0K&lt;T&lt;100K{0K} &lt; T &lt; {100K}0K&lt;T&lt;100K 的低温弱电离区间, 费米能级随温度的升高而逐渐增大。温度约为 100K{100}\mathrm{K}100K 时,最大费米能级位于导带底以下 0.059eV{0.059}\mathrm{eV}0.059eV 处。


在温度 100K&lt;T&lt;700K{100K} &lt; T &lt; {700K}100K&lt;T&lt;700K 范围内,费米能级几乎呈线性下降。


温度大于 700K{700}\mathrm{K}700K 时,费米能级逐渐趋于平缓,接近带隙中间,即本征半导体的费米能级。


同时由于 Et−Ei=Eg6=0.187eV{E}_{t} - {E}_{i} = \frac{ {E}_{g} }{6} = {0.187}\mathrm{ {eV} }Et​−Ei​=6Eg​​=0.187eV ,故可根据图 9 所示的 EF{E}_{F}EF​ 变化曲线近似估计少子寿命 τ\tauτ 的变化。
新文献结果补充:

可利用载流子浓度衰减为峰值的 1e\frac{1}{e}e1​ 所需的时间来估计少子寿命。

参考文献
[1] 陈开茅,毛晋昌,晏懋洵,吴恩,曾奇勇. 硅中金的空穴俘获截面的研究. 北京大学物理系, 1983.
[2] 王惠,杨伟强,严金梅,魏红军. 关于 N\mathrm{N}N 型晶体硅费米能级的研究. 晶澳太阳能有限公司,2015.
[3] Johnston S, Ahrenkiel R K. Measurement of the temperature dependence of silicon recombination lifetimes[J]. MRS Online Proceedings Library (OPL), 1998, 510: 607.
[4] Johnston S W, Ahrenkiel R K. Measurement of the temperature-dependent recombination lifetimes in photovoltaic materials[C]//AIP Conference Proceedings. American Institute of Physics, 1999, 462(1): 505-510.
]]></content>
      <tags>
        <tag>半导体物理</tag>
      </tags>
  </entry>
</search>
