# 資料作成(下書き)

## はじめに
- 背景
  - プロセッサとは
  - パイプライン処理
- なぜこの演習をやるか
  - プロセッサの動作原理を(深く)理解する
- 内容についての説明
  - それぞれのステージで何を行うかを決める
  - ブロック図を書く
  - Verilog-HDL で設計する
  - 工夫点
    - 実行クロックサイクルの数の減少
    - クロック周期の減少
  - 論理合成を行う
- 構成
  - プロセッサの仕様
  - 設計の結果と検証、論理合成
  - 改善点
    - 分岐予測
    - 回路の改善
  - まとめ

## プロセッサの仕様
- 外部インタフェース
- 命令セット
- 例外処理・割り込み
- パイプライン処理
- データハザードとその解決法
- プロセッサの名前

## プロセッサの機能検証・論理合成結果
- 評価環境
- 機能検証に用いたテストプログラム
  - 基本動作の検証
  - 例外の検証
  - 性能評価
- 論理合成結果

## 改善点
- 分岐予測
- 回路の改善

## 終わりに
- 勉強できたこと
- 残りの改善点

## 参考文献

---

## はじめに
- 研究背景
- 現在ある問題点
- 自身の研究がなぜ必要なのか
- 簡単に研究内容について説明する
- 2章以降の構成を説明する

## 導入部
- 自身の研究の話に持っていく部分
- 関連研究や研究の土台となる基礎的な話の紹介

## 展開部
- 自身の行った研究の詳細
- 提案手法の紹介、既存手法との差異の説明
- 提案手法の評価
- 評価環境、評価結果及び結果に対する考察

## まとめ
- 自身の行った研究の成果を完結にまとめる
- 感想文にならないよう注意する
