my_ram.v,verilog,xil_defaultlib,../../../../mycpu1.gen/sources_1/ip/my_ram/sim/my_ram.v,
glbl.v,Verilog,xil_defaultlib,glbl.v
