# Stopwatch

说明：
使用原理图设计了一个163计数器，再用这个163计数器设计了一个四位秒表。
显像管第一位是分钟数，第二三位是秒数，第四位是100ms数。
按一下btn1，计数暂停/启动；btn0时处于按下状态时将计数器复位。

主项目为stopwatch，产生的bit文件是stopwatch.bit。

用原理图画出来的163计数器名为my163，原理图文件是my163.sch。
里面用到的元件只有基本的与或非门、缓冲器、高电平、低电平，还有jk触发器。
xilinx自带有jk触发器元件，但是为了使整体的原理图更简洁清爽，我需要jk触发器同时输出Q和Q’。
而xilinx自带的jk触发器不是这样的。所以我使用了自己的jk触发器。

还用到了一些用verilog设计的元件。它们都包含在项目中，在此就不一一做介绍了。

整个项目的原理图文件是stopwatch.sch。这里要说一件有点诡异的事情。
163是同步计数器，使用反馈置数法，应该像如下这样做：
归零：
按下btn时，每一位清零=0000
进位：
100ms位=1001时，100ms位置数0000，同时进位
100ms位有进位、1s位=1001时，1s位置数0000，同时进位
100ms位有进位、1s位有进位、10s位=0101时，10s位置数0000，同时进位
100ms位有进位、1s位有进位、10s位有进位、1min位=1001时，1min位置数0000，同时进位
但是，我把这么设计出来的原理图放到板子上运行，结果是错的；

我换了一个思路：逢10置数。即：
归零：
按下btn时，每一位清零=0000
进位：
100ms位=1001时，100ms位置数0000，同时进位
1s位=1010时，1s位置数0000，同时进位
10s位=0110时，10s位置数0000，同时进位
1min位=1010时，1min位置数0000，同时进位
这样做的话，在进位时显像管会发生闪烁，但是除此之外，在板子上的运行结果是对的。
所以，我最后就使用这个版本了。
