<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Ricardo Augusto da Luz Reis)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a href="http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4783597Z6&amp;idiomaExibicao=2" class="btn-br">English</a><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=4585719152284650" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	
		
		
		<li><a href="#OutrasInformacoesRelevantes">Outras informações relevantes</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#MembroCorpoEditorial">Membro de corpo editorial</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4783597Z6&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4783597Z6"><div class="infpessoa">
<h2 class="nome">Ricardo Augusto da Luz Reis<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 1A</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/4585719152284650</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 18/05/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Possui graduação em Engenharia Elétrica pela Universidade Federal do Rio Grande do Sul (1978), DEA em Eletrônica e Radiocomunicações Microeletrônica CI - Institut National Polytechnique (1980) e Doutorado em Informática, opção Microeletrônica - Institut National Polytechnique de Grenoble, França (1983). Doutor Honoris Causa pela Universidade de Montpellier, França. Atualmente é professor titular da Universidade Federal do Rio Grande do Sul, ex-coordenador dos Programas de Pós-Graduação em Microeletrônica e em Computação da UFRGS. Ex vice-presidente da IEEE Circuits and Systems Society. Ex-presidente da Sociedade Brasileira de Computação. Ex vice-presidente da IFIP. Chair do TC10 da IFIP. Pesquisador nível 1A do Conselho Nacional de Desenvolvimento Científico e Tecnológico. Tem experiência na área de Computação, com ênfase em Microeletrônica, atuando principalmente nos seguintes temas: Microeletrônica, EDA, Physical Design, VLSI Design, VLSI CAD, Projetos de Chips Tolerantes a Efeitos da Radiação. Mais de 500 publicações.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ricardo Augusto da Luz Reis</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">REIS, R. A. L.;Reis, R.;Reis, Ricardo;Reis, Ricardo A. L.;Reis, Ricardo Augusto da Luz;Ricardo Reis;REIS, R.A.L.;Reis, Ricardo A.L.;reis ricardo;DA LUZ REIS, RICARDO AUGUSTO;Reis, Ricardo Augusto</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Federal do Rio Grande do Sul, Instituto de Informática, Departamento de Informática Aplicada. <br class="clear" />Avenida Bento Gongalves, 9500 - Campus do Vale - Bloco IV - Prédio 43413 (67)<br class="clear" />Agronomia<br class="clear" />91501970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064<br class="clear" />Telefone: (51) 33089500<br class="clear" />Fax: (51) 33087308<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.ufrgs.br">www.inf.ufrgs.br</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1979 - 1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Doutorado em Informática: Microeletrônica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=D"></span>. <br class="clear" />Institut National Polytechnique, INPG, França.
		
	<br class="clear" />Título: TESS: Evaluateur Automatique des Plans de Masse de Circuits VLSI, Ano de obtenção: 1983. <br class="clear" />Orientador: Francois Anceau. <br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Microelectronics; Physical Design; Floor Planning; VLSI CAD.<br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Setores de atividade: Industria Eletro-Eletrônica; Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1979 - 1980</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Eletrônica e Radiocomunicações Microeletrônica CI<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=M"></span>. <br class="clear" />Institut National Polytechnique, INPG, França.
		
	<br class="clear" />Título: ETUDE DE L'ARCHITECTURE INTERNE DU MICROPROCESSEUR Z8000,Ano de Obtenção: 1980.<br class="clear" />Orientador: FRANCOIS ANCEAU.<br class="clear" />Palavras-chave: Microeletrônica; Microprocessador; vlsi.<br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1978 - 1979</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Especialização em Pós-Graduação em Ciência da Computação<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1974 - 1978</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1996 - 1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Curso de Gov e Planejamento Método Pes<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Fundação Altadir, PROTEM-PG, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1978 - 1978</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Microprocessadores no Controle Proc. Aquis. Dados<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1977 - 1977</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Atualização Em Engenharia Biomédica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Sociedade Brasileira de Engenharia Biomédica, BIOMEDICA*, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1977 - 1977</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Transmissão e Comutação<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1977 - 1977</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Curso sobre Ruídos<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1976 - 1976</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Curso de Hardware<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1976 - 1976</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Proteção Radiológica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1976 - 1976</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Filosofia na Cultura<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1974 - 1976</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Curso de Introdução - Engenharia Nuclear<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1975 - 1975</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Curso técnico/profissionalizante em Acústica na Arquitetura<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaPosDoutorado">
<h1>P&oacute;s-doutorado</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1985 - 1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pós-Doutorado. <br class="clear" />Institut National Polytechnique, INPG, França.
		
	<br class="clear" />Grande área: Ciências Exatas e da Terra</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>IEEE Circuits and Systems Society, IEEE CASS, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Sócio, Enquadramento Funcional: vice- presidente, Carga horária: 5</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vice-Presidente da IEEE Circuits and Systems eleito como representante da Região 9 - América Latina</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>01/2008 - 12/2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Diretoria, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Vice-Presidência.</div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor público ou celetista, Enquadramento Funcional: Professor titular, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1983 - 1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Adjunto, Enquadramento Funcional: Professor Adjunto da UFRGS, Carga horária: 0</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1981 - 1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Assistente, Enquadramento Funcional: Professor Assistente da UFRGS, Carga horária: 0</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1979 - 1979</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Professor Colaborador do Departamento de Enge, Carga horária: 0</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1999 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas de CAD<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1998 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Projeto PRONEX 025/98 "Sistemas Computacionais Dedicados Integrados".</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1997 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Conselheiro da Sociedade Brasileira de Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1992 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Consultor do Programa de Fomento à Pesquisa da PROPESP/UFRGS, desde setembro de 1992..</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1992 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TROPIC realização conjunta com a Universidade de Montpellier, pesquisador, desde 1992.'>Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TROPIC realização conjunta com a Universidade de Montpellier, pesquisador, desde 1992.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1988 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Secretário REgional da SBC-RS , desde julho 1988.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1987 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Líder do Grupo de Microeletrônica do PGCC, a partir de agosto 1987..</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1987 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TRANCA, pesquisador, desde 1987'>Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TRANCA, pesquisador, desde 1987</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2/1983 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Ppgc. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Microeletrônica (Concepção de Circuitos Integrados) (PGCC-UFRGS): Projeto Laboratório de Microeletrônica, pesquisador, desde fevereiro de 1983.'>Grupo de Microeletrônica (Concepção de Circuitos Integrados) (PGCC-UFRGS): Projeto Laboratório de Microeletrônica, pesquisador, desde fevereiro de 1983.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2009 - 03/2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, PGMicro- Programa de Pós-Graduação em Microeletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Programa de Pós-Graduação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1999 - 8/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados I - INFO 185<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1999 - 8/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - CMP115<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1998 - 12/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Projeto de um Sistema VLSI CMP119<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1998 - 12/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />T.E. em Computaçào IX: Síntese Automática de Circuitos Integrados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1998 - 12/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Grupo Assessor de Pesq. e Desenv. da SEI - Secretaria Especial de Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1998 - 12/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Cordenador na UFRGS do Projeto ALFA tipo B2 - Synthesis of Testable Circuits and Systems'>Cordenador na UFRGS do Projeto ALFA tipo B2 - Synthesis of Testable Circuits and Systems</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1998 - 12/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Coordenador na UFRGS do Projeto ALFA tipo B1 "Design, synthesis and Test of digital Systems"'>Coordenador na UFRGS do Projeto ALFA tipo B1 "Design, synthesis and Test of digital Systems"</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1998 - 8/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Técnicas Digitais para Computação - INF01118<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1998 - 8/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - CMP115<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1997 - 12/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Técnicas Digitais para Computação - INF01118<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1997 - 12/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - CMP118<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1997 - 8/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - CMP115<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1993 - 8/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Presidente da Sociedade Brasileira de Computação, setembro 1993 a agosto de 1997.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1996 - 12/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Microeletrônica - CMP120<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1996 - 12/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Técnicas Digitais para Computação - INF01118<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1996 - 8/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - CMP015<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4/1996 - 4/1996</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso: Concepção Automática de Microsistemas. IV Escola Regional de Informática da SBC-RS. Canoas, Itajai, Londrina. 21 a 27 de abril de 1996.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1995 - 12/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados II - INF194<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1995 - 12/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1995 - 12/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos especiais em Microeletrônica II - COMP44<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1991 - 7/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Conselheiro da Sociedade Brasileira de Microeletrônica, de julho 1991 a julho 1995.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1995 - 5/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso : Síntese de Sistemas Digitasi. III Escola Regional de Informática da SBC-RS. Universidade de Caxias do Sul, 10 a 13 de Maio de 1995.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1990 - 1/1995</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Conselho Departamental do Instituto de Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1994 - 12/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/1983 - 10/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Coordenador da Comissão Especial em Concepção de Circuitos Integrados da Sociedade Brasileira de Computação . De outubro de 1984 a 1993.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1994 - 8/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados I - INF185<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1990 - 1/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Curso de Pós-Graduação em Ciências da Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1990 - 1/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Coordenador Nacional do Projeto Multiusuário Ibero-Americano, integrante do Programa CYTED-D'>Coordenador Nacional do Projeto Multiusuário Ibero-Americano, integrante do Programa CYTED-D</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1993 - 12/1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1991 - 12/1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />- Coordenador do Projeto RHAE - Microeletronica nro. 100/90 ( julho 1991 a dezembro 1993)..</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1993 - 8/1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados - COMP46<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1993</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão designada pelo Reitor da UFRGS.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1992 - 12/1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Executor do Convênio FINEP nro. 5.2.87.0193.00 - Portaria nro. 6122 de 09/12/92.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1992 - 12/1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1990 - 1/1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Ppgc. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Microeletrônica - PGCC/UFRGS: PROJETO SID-MICROELETRÔNICA, pesquisador, de 1990 a 1992.'>Grupo de Microeletrônica - PGCC/UFRGS: PROJETO SID-MICROELETRÔNICA, pesquisador, de 1990 a 1992.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1991 - 12/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Ferramentas para a Síntese Automática de Circuitos Integrados - COMP41<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/1991 - 10/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Responsável pela implementação da II ESCOLA REGIONAL DE INFORMÁTICA da SBC/RS, a ser realizada em Curitiba, de 28 a 31 de outubro de 1991.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1991 - 8/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados VLSI - COMP18<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1991 - 7/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Coordenador da Exposição: FRACTAIS: Recriando a Natureza nos Computadores, Museu Univerisitário- UFRGS, Porto Alegre, 4 a 21 de julho de 1991.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4/1991 - 4/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Executor do Convênio FINEP nro. 7.3.91.0006.00- Portaria nro. 1275 de 18/4/91..</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1989 - 9/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Projeto RHAE - Microeletronica nro. 320/88 (setembro 1989 a setembro 1990).</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1990 - 8/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados VLSI - COMP18<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1989 - 8/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos Integrados I - CPD185<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1988 - 7/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Vice -Presidente da Sociedade Brasileira de Microeletrônica, de julho 1988 a julho 1990.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/1990 - 5/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso de Introdução à Microeletrônica, realizado de 28 a 30 de maio de 1990, na Universidade Federal de Campina Grande.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2/1990 - 2/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Missão de trabalho CAPES/Bélgica junto a Université Catholique de Louvain-la-Neuve'>Missão de trabalho CAPES/Bélgica junto a Université Catholique de Louvain-la-Neuve</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1989 - 12/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos - CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1989 - 11/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso Introdução a Microeletrônica, realizado de 8 a 10 de novembro de 1989, UFSM, I ESCOLA REGIONAL DE INFORMÁTICA, SBC/RS.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1989 - 11/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Responsável pela criação da I ESCOLA REGIONAL DE INFORMÁTICA DA SBC/RS, realizada em Santa Maria, UFSM , de 8 a10 novembro de 1989.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1989 - 8/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especias em Computação:CAD para Microeletrônica, CPD179<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1989 - 8/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - COMP18<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1989 - 7/1989</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso Introdução à Microeletrônica, realizado em 10 e 11 de julho de 1989, associado ao IV Congresso da SBMicro.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1988 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Técnicas Digitais - CPD173<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1988 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos - CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1988 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Concepção de Circuitos VLSI - COMP18<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1988 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante da SBC e da UFRGS no grupo de Microeletrônica convocado pela SEI para elaboração do texto preliminar do Plano Setorial de Microeletrônica integrante do II PLANIN - Plano Nacional de Informática, 1988..</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1984 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Escola de Engenharia, Departamento de Engenharia Elétrica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão de Carreira do Curso de Engenharia.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10/1983 - 12/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro do Colegiado do Departamento de Informática.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1988 - 8/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Coordenador da participação da UFRGS na Feira Internacional de Informática, SUCESU, Rio de Janeiro, 22 a 26 de agosto de 1988.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1988 - 8/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Computação: Concepção de Circuitos Integrados - CPD179<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1988 - 8/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Projeto de um Sistema VLSI - COMP19<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1988 - 7/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso sobre Descrição e Especificação de Programas de PAC (4h/a), como parte do III Congresso da SBMicro.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1988 - 7/1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso "Análise de Circuitos VLSI " (6h/a), integrante da VII Jornada de Atualização em Informática, evento do VIII Congresso da Sociedade Brasileira de Computação, Rio de Janeiro, 19 a 22 de julho de 1988.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988 - 1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Representante da SBC e da UFRGS no GME convocado pela SEI.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1987 - 12/1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos-CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1987 - 12/1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Computação: Concepção de Circuitos Integrados-CPD142<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1987 - 12/1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microeletrônica-CMPP86<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1987 - 9/1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Coordenador da participação da UFRGS na Feira Internacional de Informática, SUCESU, São Paulo, 31 agosto a 6 de setembro 1987.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1987 - 7/1987</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />- Curso Análise de Circuitos VLSI (8h/a), VI Jornada de Atualização em Informática, evento do VII Congresso da Sociedade de Computação, SALVADOR, 11 e 12 de julho de 1987.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1986 - 12/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia Elétrica, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Estrutura Discretas - CPD 155: Parte de Algebra Booleana<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1986 - 12/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos-CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1986 - 9/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Introdução a Concepção de Circuitos Integrados (6h/a), UFRGS, Porto Alegre, 22 a 26 de setembro de 1986.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1986 - 9/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Coordenador da participação da UFRGS na FEira Internacional de Informática, SUCESU, Rio de Janeiro, setembro 1986.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1986 - 8/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Tópicos Especiais em Computação: Concepçào de circuitos Integrados - CPD 142<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1986 - 8/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores-CMPP67<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1985 - 12/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos-CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1984 - 12/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro da Comissão Coordenadora do Curso de PPGC.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1985 - 8/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microeletrônica-CMPP86<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1984 - 8/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Bacharelado Em Ciências de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Organização de Computadores CPD 122<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7/1985 - 7/1985</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso sobre Concepção de Circuitos Integrados (8h/a), integrante da IV Jornada de Atualização em Informática, evento do V Congresso da Sociedade Brasileira de Computação e XI Conferência Latino-Americana de Informática, UFRGS, Porto Alegre, 20 e 21 de jul. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1984 - 12/1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Estruturas Discretas - CPD 155: Parte de Álgebra Booleana, Professor , Curso Convênio UFRGS/EDISA, UFRGS, II Semestre 1984.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1984 - 8/1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Microcircuitos - CMPP87<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1984 - 3/1984</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Palestra na SUCESU -Paraná sobre Concepção de Circuitos Integrados, 23 de março de 1984.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1983 - 12/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microeletrônica - CMPP86<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1983 - 12/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" /> Arquitetura de Microcircuitos-CMPP83<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1983 - 11/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Curso sobre Concepção de Circuitos Integrados, realizado de 7 a 9 de novembro de 1983, dentro das atividades do I Simpósio Brasileiro de Concepção de Circuitos Integrados, CPGCC/UFRGS, Porto Alegre.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1983 - 11/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Organizador e professor do Curso sobre Concepção de Circuitos Integrados (7 a 9 nov. 1983), realizado como parte inicial do I Simpósio Brasileiro de Concepção de Circuitos Integrados, CPGCC/UFRGS, Porto Alegre.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1983 - 9/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Engenharia Elétrica, Engenharia Elétrica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Professor (2 aulas ) do Curso sobre Microeletrônica, realizada durante a VIII Semana ACADÊMICA de Engenharia Elétrica - Eletrônica (VIII Saengee), DEE/UFRGS, Porto Alegre, 26 a 30 de setembro de 1983.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1983 - 8/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Programa de Pós Graduação Em Ciências da Computaçã, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura e Organização de Computadores-CMPP67<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1983 - 3/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Instituto de Informática, Instituto de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Série de Seminários sobre Metodologia de Projetos de Circuitos Integrados , Universidade de Karlsruhe - Alemanha Federal, de 28 de fevereiro a 4 de março de 1983.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/1979 - 8/1979</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia Elétrica, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Eletricidade<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1978 - 7/1979</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Ppgc. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Arquitetura (PPGC): Projeto de um sistema de comunicação de dados utilizando a rede telefônica. (nov/78-jul/79).'>Grupo de Arquitetura (PPGC): Projeto de um sistema de comunicação de dados utilizando a rede telefônica. (nov/78-jul/79).</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Institut National Polytechique de Grenoble, INPG, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1985 - 1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Pesquisador, Enquadramento Funcional: Pesquisador Convidado, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1979 - 1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Pesquisador, Enquadramento Funcional: Pesquisador, Carga horária: 0, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1998 - 1/1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Capes Cofecub, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_CAD de Sistemas e de Circuitos Integrados Digitais'>CAD de Sistemas e de Circuitos Integrados Digitais</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/1993 - 1/1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Capes Cofecub, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Concepção Automática de Circuitos Integrados'>Concepção Automática de Circuitos Integrados</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1993 - 9/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Capes Cofecub, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Missão CAPES/COFECUB'>Missão CAPES/COFECUB</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12/1989 - 1/1990</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Capes Cofecub, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Missão de trabalho CAPES/COFECUB'>Missão de trabalho CAPES/COFECUB</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1985 - 2/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratório Imag, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de Microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique De Grenoble: Projeto de um microprocessador RISC utilizando um compilador de silício, pesquisador, setembro 1985 a fevereiro de 1986.'>Grupo de Microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique De Grenoble: Projeto de um microprocessador RISC utilizando um compilador de silício, pesquisador, setembro 1985 a fevereiro de 1986.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1985 - 2/1986</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratório Imag, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique de Grenoble: Projeto de microprocessadores com a utilização de compiladores de silício, pesquisador, de set/1985 a fev/86.'>Grupo de microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique de Grenoble: Projeto de microprocessadores com a utilização de compiladores de silício, pesquisador, de set/1985 a fev/86.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1980 - 2/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratório Imag, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" IMAG: Projeto de um avaliador topológico para circuitos VLSI e metodologia associada (set/80-fev/83),França.'>Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" IMAG: Projeto de um avaliador topológico para circuitos VLSI e metodologia associada (set/80-fev/83),França.</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1979 - 2/1983</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratório Imag, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Pesquisador'>Pesquisador</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1979 - 9/1980</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratório Imag, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" - IMAG: Estudo da Arquitetura Interna do microprocessador Z8000 (set/79-set/80),França.'>Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" - IMAG: Estudo da Arquitetura Interna do microprocessador Z8000 (set/79-set/80),França.</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Viação Aérea Riograndense, VARIG, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1977 - 1977</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Estágio, Enquadramento Funcional: Estágio, Carga horária: 0</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1977 - 12/1977</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , Departamento de Engenharia, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />Estágio de Engenharia Eletrônica. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Cordenador na UFRGS do Projeto ALFA tipo B2 - Synthesis of Testable Circuits and Systems'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cordenador na UFRGS do Projeto ALFA tipo B2 - Synthesis of Testable Circuits and Systems</div>
</div><a name='LP_Coordenador na UFRGS do Projeto ALFA tipo B1 "Design, synthesis and Test of digital Systems"'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Coordenador na UFRGS do Projeto ALFA tipo B1 "Design, synthesis and Test of digital Systems"</div>
</div><a name='LP_Miss&atilde;o de trabalho CAPES/B&eacute;lgica junto a Universit&eacute; Catholique de Louvain-la-Neuve'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Missão de trabalho CAPES/Bélgica junto a Université Catholique de Louvain-la-Neuve</div>
</div><a name='LP_Coordenador Nacional do Projeto Multiusu&aacute;rio Ibero-Americano, integrante do Programa CYTED-D'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Coordenador Nacional do Projeto Multiusuário Ibero-Americano, integrante do Programa CYTED-D</div>
</div><a name='LP_Grupo de Arquitetura (PPGC): Projeto de um sistema de comunica&ccedil;&atilde;o de dados utilizando a rede telef&ocirc;nica. (nov/78-jul/79).'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Arquitetura (PPGC): Projeto de um sistema de comunicação de dados utilizando a rede telefônica. (nov/78-jul/79).</div>
</div><a name='LP_Grupo de Microeletr&ocirc;nica (Concep&ccedil;&atilde;o de Circuitos Integrados) (PGCC-UFRGS): Projeto Laborat&oacute;rio de Microeletr&ocirc;nica, pesquisador, desde fevereiro de 1983.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Microeletrônica (Concepção de Circuitos Integrados) (PGCC-UFRGS): Projeto Laboratório de Microeletrônica, pesquisador, desde fevereiro de 1983.</div>
</div><a name='LP_Grupo de Microeletr&ocirc;nica - PGCC/UFRGS: PROJETO TRANCA, pesquisador, desde 1987'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TRANCA, pesquisador, desde 1987</div>
</div><a name='LP_Grupo de Microeletr&ocirc;nica - PGCC/UFRGS: PROJETO TROPIC realiza&ccedil;&atilde;o conjunta com a Universidade de Montpellier, pesquisador, desde 1992.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Microeletrônica - PGCC/UFRGS: PROJETO TROPIC realização conjunta com a Universidade de Montpellier, pesquisador, desde 1992.</div>
</div><a name='LP_Grupo de Microeletr&ocirc;nica - PGCC/UFRGS: PROJETO SID-MICROELETR&Ocirc;NICA, pesquisador, de 1990 a 1992.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Microeletrônica - PGCC/UFRGS: PROJETO SID-MICROELETRÔNICA, pesquisador, de 1990 a 1992.</div>
</div><a name='LP_Pesquisador'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisador</div>
</div><a name='LP_Miss&atilde;o de trabalho CAPES/COFECUB'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Missão de trabalho CAPES/COFECUB</div>
</div><a name='LP_Miss&atilde;o CAPES/COFECUB'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Missão CAPES/COFECUB</div>
</div><a name='LP_Concep&ccedil;&atilde;o Autom&aacute;tica de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concepção Automática de Circuitos Integrados</div>
</div><a name='LP_CAD de Sistemas e de Circuitos Integrados Digitais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CAD de Sistemas e de Circuitos Integrados Digitais</div>
</div><a name='LP_Grupo de microeletr&ocirc;nica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Math&oacute;matiques Appliqu&oacute;es de Grenoble" - IMAG: Estudo da Arquitetura Interna do microprocessador Z8000 (set/79-set/80),Fran&ccedil;a.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" - IMAG: Estudo da Arquitetura Interna do microprocessador Z8000 (set/79-set/80),França.</div>
</div><a name='LP_Grupo de microeletr&ocirc;nica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Math&oacute;matiques Appliqu&oacute;es de Grenoble" IMAG: Projeto de um avaliador topol&oacute;gico para circuitos VLSI e metodologia associada (set/80-fev/83),Fran&ccedil;a.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de microeletrônica da equipe de arquiteturas de computadores do "Laboratoire d'Informatique et Mathómatiques Appliquóes de Grenoble" IMAG: Projeto de um avaliador topológico para circuitos VLSI e metodologia associada (set/80-fev/83),França.</div>
</div><a name='LP_Grupo de Microeletr&ocirc;nica do Laborat&oacute;rio TIM3-IMAG, Institut National Polytechnique De Grenoble: Projeto de um microprocessador RISC utilizando um compilador de sil&iacute;cio, pesquisador, setembro 1985 a fevereiro de 1986.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de Microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique De Grenoble: Projeto de um microprocessador RISC utilizando um compilador de silício, pesquisador, setembro 1985 a fevereiro de 1986.</div>
</div><a name='LP_Grupo de microeletr&ocirc;nica do Laborat&oacute;rio TIM3-IMAG, Institut National Polytechnique de Grenoble: Projeto de microprocessadores com a utiliza&ccedil;&atilde;o de compiladores de sil&iacute;cio, pesquisador, de set/1985 a fev/86.'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grupo de microeletrônica do Laboratório TIM3-IMAG, Institut National Polytechnique de Grenoble: Projeto de microprocessadores com a utilização de compiladores de silício, pesquisador, de set/1985 a fev/86.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_SISCHIP 2 - Concep&ccedil;&atilde;o e S&iacute;ntese de Sistemas em Chip'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SISCHIP 2 - Concepção e Síntese de Sistemas em Chip<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto trata da pesquisa de Circuitos Integrados Dedicados, Projeto de Circuitos com Nanodispositivos, Teste e Tolerância a Falhas em Circuitos Integrados e Ferramentas de Automação de Projeto (EDA). <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro / Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_SISRAS - Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade (RAS)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SISRAS - Sistemas Computacionais com Capacidade de Confiabilidade, Disponibilidade e Utilidade (RAS)<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Visando garantir a capacidade de RAS (confiabilidade, disponibilidade e utilidade) de um sistema computacional, faz-se necessário o desenvolvimento de novos modelos, técnicas de tolerância a falhas e a adequação de metodologias e de ferramentas de projeto (CAD) e de teste a serem aplicadas no hardware deste sistema. 
Os objetivos deste projeto são:
1.	desenvolver modelos para integração em ferramentas de CAD, que permitam o projeto do hardware capaz de tolerar flutuações elétricas nos dispositivos, flutuações estas advindas da variabilidade e de falhas transientes, e que também minimizem o efeito de ?aging?. 
2.	desenvolver técnicas e arquiteturas de hardware para garantir a capacidade de RAS em aplicações críticas. Essas técnicas contam com o uso de sensores embarcados em hardware para diagnosticar efeito de ?aging? e de falhas transientes (?soft errors?), além do uso de técnicas de tolerância a falhas nos diversos níveis do projeto. A automatização destas técnicas através de uma ferramenta de CAD também será estudada. 
3.	modificar e desenvolver algoritmos mais eficientes para as ferramentas de CAD, de forma a permitir a aplicação dos modelos e das técnicas de tolerância desenvolvidos na síntese lógica, na síntese física e na etapa de teste. 
4.	formar recursos humanos em tecnologia de informação, especialmente no projeto de sistemas integrados confiáveis e disponíveis.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (16)  / Mestrado acadêmico: (6)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 20 / Número de orientações: 3</div>
</div><a name='PP_Fault-Tolerant System Design and Verification for Safety-Critical Applications Built from Advanced Integrated Circuits'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Fault-Tolerant System Design and Verification for Safety-Critical Applications Built from Advanced Integrated Circuits<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" /></div>
</div><a name='PP_Animals2: An Integration of Methods for Automatic Layout Synthesis'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Animals2: An Integration of Methods for Automatic Layout Synthesis<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto tem 3 objetivos principais:
(i) otimizar e caracterizar novos algoritmos e métodos de síntese física, a saber, de
particionamento, posicionamento, roteamento e geração de células, estendendo o
estado da arte com resultados inéditos;
(ii) continuar o desenvolvimento e integração de ferramentas que empregam esses
algoritmos formando um sistema completo de síntese física desenvolvido no Brasil e
disponibilizá-lo para a comunidade local e internacional;
(iii) dar continuidade à formação de recursos humanos especializados na criação e uso de
ferramentas de automação de projeto eletrônico (EDA), que permitam à sociedade
brasileira participar do processo de concepção de circuitos integrados
preferencialmente nas atividades de maior impacto e valor intelectual.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2)  / Doutorado: (4) . <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador / Marcelo de Oliveira Johann - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 21 / Número de orientações: 4</div>
</div><a name='PP_S&iacute;ntese e Verifica&ccedil;&atilde;o de Circuitos Integrados Digitais CMOS de Alto Desempenho'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese e Verificação de Circuitos Integrados Digitais CMOS de Alto Desempenho<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CAPES/MECD (Brasil/Espanha) nº 051/03. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.</div>
</div><a name='PP_S&iacute;ntese Autom&aacute;tica de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese Automática de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto CAPES/ICCTI (Brasil/Portugal) nº 086/02. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.</div>
</div><a name='PP_Concep&ccedil;&atilde;o de Arquiteturas Multiprocessadores Mistas Hardware/Software'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Concepção de Arquiteturas Multiprocessadores Mistas Hardware/Software<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto de Cooperação Brasil-França Capes/Cofecub nº 373/01.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.</div>
</div><a name='PP_Sistemas Computacionais Dedicados Integrados - PRONEX'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas Computacionais Dedicados Integrados - PRONEX<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Os objetivos do projeto podem ser resumidos como:
- solucionar os problemas relativos ao desenvolvimento de sistemas eletrônicos dedicados, desenvolvendo ferramentas que se apliquem a todas as fases do ciclo de projeto, implementação e teste: i) especificação, projeto arquitetural, particionamento software-hardware, projeto lógico e projeto de circuitos integrados; ii) exploração de arquiteturas paralelas e desenvolvimento de sistemas distribuídos;  iii) projeto e análise visando confiabilidade do sistema de hardware-software final.
- construir um laboratório de prototipação onde serão disponibilizados à comunidade industrial, de ensino e de pesquisa, diversos métodos de prototipação e teste de hardware de sistemas eletrônicos computacionais.
- aplicação de metodologias de processamento paralelo e de microeletrônica para aplicações industriais de controle, automação e comunicação de dados.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_EDDASIC - Desenvolvimento do Prot&oacute;tipo em ASIC de um Switch EDD'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">EDDASIC - Desenvolvimento do Protótipo em ASIC de um Switch EDD<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A grande tendência mundial em telecomunicações é o oferecimento de portas Ethernet para o usuário, devido a praticidade e grande flexibilidade no oferecimento de serviço de última geração. São os chamados serviços Triple Play: Voz, Vídeo e Dados.
O escopo do trabalho é o desenvolvimento de um circuito integrado capaz de atender aos requisitos técnicos desse mercado emergente, com uma solução nacional e de alta relação custo x benefício.. <br class="clear" />Situação: Em andamento; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (3)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Ricardo Augusto da Luz Reis - Coordenador / Sergio Bampi - Integrante / Fernanda Gusmão de Lima Kastensmidt - Integrante.<br class="clear" />Financiador(es): Financiadora de Estudos e Projetos - Auxílio
										financeiro / Teracom Telemática - Auxílio
										financeiro.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="MembroCorpoEditorial">
<h1>Membro de corpo editorial</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Journal on Emerging and Selected Topics in Circuits and Systems</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IFIP Advances in Information and Communication Technology</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Design and Test of Computers</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Microeletrônica/Especialidade: CAD. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: EDA. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ISPD EDA Contest 2018 "Initial Detailed Routing" (4º Place), ACM SIGDA. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award IFIP/IEEE VLSI-SoC PhD Forum 2018 (aluno: Felipe Rocha da Rosa), IFIP/IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutor Honoris Causa, Universidade de Montpellier. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award do IFIP/IEEE VLSI-SoC PhD Forum 2017 (aluno: Jorge Seclen Tonfat), IFIP/IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio Pe. Landell de Moura 2015, SBMicro. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Meritorius Service Award 2015, IEEE Circuits and Systems Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Incremental Timing-Driven Placement Contest 2015 (ICCAD2015), Second Place, IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Prêmio Newton Faller, SBC- Sociedade Brasileira de Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award do ISVLSI2014 - IEEE Computer Society Annual Symposium on VLSI, IEEE Computer Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Distinguished Lecturer IEEE Circuits and Systems Society, IEEE Circuits and Systems Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Incremental Timing-Driven Placement Contest 2014 (ICCAD2014), First Place, IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award do ISVLSI2013. IEEE Computer Society Annual Symposium on VLSI, IEEE Computer Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Discrete Gate Sizing Contest ISPD2013, ACM SIGDA. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Discrete Gate Sizing Contest ISPD2012 (First and Second Place in two rankings), ACM SIGDA. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">LATW 2007 Best Paper Award, IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">1º Premio Projeto Conceitual do Designer´s Forum do IEEE/ACM, DATE 2003. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisador do Ano de 2002, Fapergs. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Oustanding Paper Award in CAD, 15th Symposium on IntegratedSBCCI. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">IFIP SILVER CORE, International Federation For Information Processing -IFIP. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">3 Best Papers of the SBCCI2000, SBC/ sociedade Brasileira de Computacao. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">10th Best Papers of the WEBSIM99 International Conference on Web-Based Modelling and Simulation, SCS - The Society for Modeling and Simulation International. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Award on Design Methods and CAD, VLSI'97 IFIP International Conference on VLSI. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1992</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Diploma de Reconhecimento pela contribuição Científica e Tecnológica ao Desenvolvimento da Microeletrônica na Ibero-América, Governo do Estado de Puebla - México, por ocasião do V Centenário do Descobrimento da América. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Quarto lugar do IV Concurso de Teses e Dissertações da Sociedade Brasileira de Computação, XI Congresso da Sociedade Brasileira de Computação. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS<a href="http://www.scopus.com/authid/detail.url?authorId=7103370585" target='_blank' ><img src="/buscatextual/images/curriculo/scopus.png"/></a></div><div class="detalhes"><a href="http://www.scopus.com/authid/detail.url?authorId=7103370585" target='_blank' ></a></div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GARIBOTTI, RAFAEL</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1049/iet-cdt.2018.5136" target="_blank"></a>GARIBOTTI, RAFAEL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; BUTKO, ANASTASIIA ; <b>Reis, Ricardo Augusto</b> ; GAMATIE, ABDOULAYE ; SASSATELLI, GILLES . Exploiting memory allocations in clusterized many-core architectures. IET Computers and Digital Techniques<sup><img id='17518601_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='17518601' /></sup>, v. 13, p. 1, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1049/iet-cdt.2018.5136&issn=17518601&volume=13&issue=&paginaInicial=1&titulo=Exploiting memory allocations in clusterized many-core architectures&sequencial=1&nomePeriodico=IET Computers and Digital Techniques" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DE CONCEICAO, CALEBE MICAEL OLIVEIRA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2019.2907722" target="_blank"></a>DE CONCEICAO, CALEBE MICAEL OLIVEIRA ; <b>Reis, Ricardo Augusto da Luz</b> . Transistor Count Reduction by Gate Merging. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 66, p. 2175-2187, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2019.2907722&issn=15498328&volume=66&issue=&paginaInicial=2175&titulo=Transistor Count Reduction by Gate Merging&sequencial=2&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DA ROSA, FELIPE ROCHA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2019.2906155" target="_blank"></a>DA ROSA, FELIPE ROCHA ; GARIBOTTI, RAFAEL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>Reis, Ricardo</b> . Using Machine Learning Techniques to Evaluate Multicore Soft Error Reliability. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 66, p. 1-14, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2019.2906155&issn=15498328&volume=66&issue=&paginaInicial=1&titulo=Using Machine Learning Techniques to Evaluate Multicore Soft Error Reliability&sequencial=3&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>de Almeida Ramos, Elias</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2019.2903215" target="_blank"></a>de Almeida Ramos, Elias ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . A New Nonlinear Global Placement for FPGAs: The Chaotic Place. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 66, p. 2165-2174, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2019.2903215&issn=15498328&volume=66&issue=&paginaInicial=2165&titulo=A New Nonlinear Global Placement for FPGAs: The Chaotic Place&sequencial=4&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ALMEIDA, R.B.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2018.07.134" target="_blank"></a>ALMEIDA, R.B. ; MARQUES, C.M. ; BUTZEN, P.F. ; SILVA, F.R.G. ; <b>REIS, R.A.L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> . Analysis of 6-T SRAM cell in sub-45-nm CMOS and FinFET technologies. MICROELECTRONICS RELIABILITY<sup><img id='00262714_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 88-90, p. 196-202, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2018.07.134&issn=00262714&volume=88-90&issue=&paginaInicial=196&titulo=Analysis of 6-T SRAM cell in sub-45-nm CMOS and FinFET technologies&sequencial=5&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZIMPECK, A.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2018.06.090" target="_blank"></a>ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; ARTOLA, L. ; HUBERT, G. ; KASTENSMIDT, F.L. ; <b>REIS, R.A.L.</b> . Impact of different transistor arrangements on gate variability. MICROELECTRONICS RELIABILITY<sup><img id='00262714_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 88-90, p. 111-115, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2018.06.090&issn=00262714&volume=88-90&issue=&paginaInicial=111&titulo=Impact of different transistor arrangements on gate variability&sequencial=6&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MORAES, L.B.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2018.07.061" target="_blank"></a>MORAES, L.B. ; ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b>Reis, R.</b> . Evaluation of variability using Schmitt trigger on full adders layout. MICROELECTRONICS RELIABILITY<sup><img id='00262714_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 88-90, p. 116-121, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2018.07.061&issn=00262714&volume=88-90&issue=&paginaInicial=116&titulo=Evaluation of variability using Schmitt trigger on full adders layout&sequencial=7&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RODRIGUES, GENNARO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2017.2706519" target="_blank"></a>RODRIGUES, GENNARO ; ROSA, FELIPE ; DE OLIVEIRA, ADRIA ; LIMA KASTENSMIDT, FERNANDA ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>Reis, Ricardo</b> . Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs. IEEE Transactions on Nuclear Science<sup><img id='15581578_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15581578' /></sup>, v. 64, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2017.2706519&issn=15581578&volume=64&issue=&paginaInicial=1&titulo=Analyzing the Impact of Fault Tolerance Methods in ARM Processors under Soft Errors running Linux and Parallelization APIs&sequencial=8&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALIENES, W.E.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2017.06.063" target="_blank"></a>CALIENES, W.E. ; DE AGUIAR, Y.Q. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; VLADIMIRESCU, A. ; <b>Reis, R.</b> . Evaluation of heavy-ion impact in bulk and FDSOI devices under ZTC condition. MICROELECTRONICS RELIABILITY<sup><img id='00262714_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 76, p. 1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2017.06.063&issn=00262714&volume=76&issue=&paginaInicial=1&titulo=Evaluation of heavy-ion impact in bulk and FDSOI devices under ZTC condition&sequencial=9&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DE AGUIAR, Y.Q.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2017.06.077" target="_blank"></a>DE AGUIAR, Y.Q. ; ARTOLA, L. ; HUBERT, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; KASTENSMIDT, F.L. ; <b>REIS, R.A.L.</b> . Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology. MICROELECTRONICS RELIABILITY<sup><img id='00262714_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 76, p. 1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2017.06.077&issn=00262714&volume=76&issue=&paginaInicial=1&titulo=Evaluation of radiation-induced soft error in majority voters designed in 7 nm FinFET technology&sequencial=10&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIMANN, T.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span>REIMANN, T. ; SZE, C. ; <b>Reis, Ricardo</b> . Challenges of Cell Selection Algorithms in Industrial High Performance Microprocessor Designs. INTEGRATION-THE VLSI JOURNAL<sup><img id='01679260_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679260' /></sup>, v. 52, p. 347-354, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01679260&volume=52&issue=&paginaInicial=347&titulo=Challenges of Cell Selection Algorithms in Industrial High Performance Microprocessor Designs&sequencial=11&nomePeriodico=INTEGRATION-THE VLSI JOURNAL" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Posser, Gracieli</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCAD.2015.2456427" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; MISHRA, V. ; JAIN, P. ; <b>Reis, R.</b> ; SAPATNEKAR, S. . Cell-Internal Electromigration: Analysis and Pin Placement Based Optimization. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems<sup><img id='02780070_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 35, p. 220-231, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCAD.2015.2456427&issn=02780070&volume=35&issue=&paginaInicial=220&titulo=Cell-Internal Electromigration: Analysis and Pin Placement Based Optimization&sequencial=12&nomePeriodico=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CHIELLE, EDUARDO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TNS.2016.2525735" target="_blank"></a>CHIELLE, EDUARDO ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; MACCHIONE, EDUARDO ; AGUIRRE, FERNANDO ; ADDED, NEMITALA ; MEDINA, NILBERTO ; AGUIAR, VITOR ; SILVEIRA, MARCILEI A. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>Reis, Ricardo</b> ; CUENCA-ASENSI, SERGIO ; Kastensmidt, Fernanda L. . Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques. IEEE Transactions on Nuclear Science<sup><img id='00189499_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 63, p. 1-9, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TNS.2016.2525735&issn=00189499&volume=63&issue=&paginaInicial=1&titulo=Reliability on ARM Processors Against Soft Errors Through SIHFT Techniques&sequencial=13&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALIENES BARTRA, W.E.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2016.07.133" target="_blank"></a>CALIENES BARTRA, W.E. ; VLADIMIRESCU, A. ; <b>Reis, R.</b> . FDSOI and Bulk CMOS SRAM Cell Resilience to Radiation Effects. Microelectronics and Reliability<sup><img id='00262714_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 64, p. 1-5, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2016.07.133&issn=00262714&volume=64&issue=&paginaInicial=1&titulo=FDSOI and Bulk CMOS SRAM Cell Resilience to Radiation Effects&sequencial=14&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AGUIAR, Y.Q. DE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2016.07.072" target="_blank"></a>AGUIAR, Y.Q. DE ; ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b>Reis, R.</b> . Permanent and single event transient faults reliability evaluation EDA tool. Microelectronics and Reliability<sup><img id='00262714_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 64, p. 1-5, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2016.07.072&issn=00262714&volume=64&issue=&paginaInicial=1&titulo=Permanent and single event transient faults reliability evaluation EDA tool&sequencial=15&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZIMPECK, A.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2015.06.039" target="_blank"></a>ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b>REIS, R.A.L.</b> . Impact of PVT variability on 20nm FinFET standard cells. Microelectronics and Reliability<sup><img id='00262714_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 55, p. 1379-1383, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2015.06.039&issn=00262714&volume=55&issue=&paginaInicial=1379&titulo=Impact of PVT variability on 20nm FinFET standard cells&sequencial=16&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZIESEMER, ADRIEL MOTA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mee.2015.10.018" target="_blank"></a>ZIESEMER, ADRIEL MOTA ; <b>Reis, Ricardo</b> . Physical design automation of transistors network. Microelectronic Engineering<sup><img id='01679317_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679317' /></sup>, v. 148, p. 122-128, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mee.2015.10.018&issn=01679317&volume=148&issue=&paginaInicial=122&titulo=Physical design automation of transistors network&sequencial=17&nomePeriodico=Microelectronic Engineering" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIMANN, TIAGO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.vlsi.2015.09.001" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; SZE, CLIFF C.N. ; <b>Reis, Ricardo</b> . Challenges of cell selection algorithms in industrial high performance microprocessor designs. Integration (Amsterdam. Print)<sup><img id='01679260_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679260' /></sup>, v. 52, p. 347-354, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.vlsi.2015.09.001&issn=01679260&volume=52&issue=&paginaInicial=347&titulo=Challenges of cell selection algorithms in industrial high performance microprocessor designs&sequencial=18&nomePeriodico=Integration (Amsterdam. Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Tonfat, Jorge</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tns.2015.2489601" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; Kastensmidt, Fernanda L. ; RECH, PAOLO ; <b>Ricardo Reis</b> ; QUINN, H. . Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs. IEEE Transactions on Nuclear Science<sup><img id='00189499_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189499' /></sup>, v. 62, p. 3080-3087, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tns.2015.2489601&issn=00189499&volume=62&issue=&paginaInicial=3080&titulo=Analyzing the Effectiveness of a Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs&sequencial=19&nomePeriodico=IEEE Transactions on Nuclear Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ROSA, F.R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2015.07.013" target="_blank"></a>ROSA, F.R. ; BRUM, R.M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Impact of dynamic voltage scaling and thermal factors on SRAM reliability. Microelectronics and Reliability<sup><img id='00262714_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 55, p. 1486-1490, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2015.07.013&issn=00262714&volume=55&issue=&paginaInicial=1486&titulo=Impact of dynamic voltage scaling and thermal factors on SRAM reliability&sequencial=20&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Flach, Guilherme</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2014.2305847" target="_blank"></a>Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Effective Method for Simultaneous Gate Sizing and <formula formulatype=''inline''> <tex notation=''TeX''>$V$</tex></formula> th Assignment Using Lagrangian Relaxation. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems<sup><img id='02780070_21' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 33, p. 546-557, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2014.2305847&issn=02780070&volume=33&issue=&paginaInicial=546&titulo=Effective Method for Simultaneous Gate Sizing and <formula formulatype=''inline''> <tex notation=''TeX''>$V$</tex></formula> th Assignment Using Lagrangian Relaxation&sequencial=21&nomePeriodico=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MEINHARDT, C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2014.07.023" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; ZIMPECK, A.L. ; <b>REIS, R.A.L.</b> . Predictive evaluation of electrical characteristics of sub-22nm FinFET technologies under device geometry variations. Microelectronics and Reliability<sup><img id='00262714_22' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 54, p. 1, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2014.07.023&issn=00262714&volume=54&issue=&paginaInicial=1&titulo=Predictive evaluation of electrical characteristics of sub-22nm FinFET technologies under device geometry variations&sequencial=22&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, F.L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2014.07.100" target="_blank"></a>KASTENSMIDT, F.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; BOTH, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>Reis, R.</b> ; BRUGUIER, F. ; BENOIT, P. ; TORRES, L. ; FROST, C. . Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs. Microelectronics and Reliability<sup><img id='00262714_23' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 54, p. 1, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2014.07.100&issn=00262714&volume=54&issue=&paginaInicial=1&titulo=Voltage scaling and aging effects on soft error rate in SRAM-based FPGAs&sequencial=23&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Guthaus, M.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2442087.2442102" target="_blank"></a>Guthaus, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>REIS, R. A. L.</b> . Revisiting automated physical synthesis of high-performance clock networks. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_24' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 18, p. 1-27, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2442087.2442102&issn=10844309&volume=18&issue=&paginaInicial=1&titulo=Revisiting automated physical synthesis of high-performance clock networks&sequencial=24&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Vazquez, J. C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-011-9789-0" target="_blank"></a>Vazquez, J. C. ; CHAMPAC, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A. M.</a> ; <b>Reis, R.</b> ; Teixeira, I. C. ; Santos, M. B. ; Teixeira, J. P. . Delay sensing for long-term variations and defects monitoring in safety critical applications. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_25' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 70, p. 249-263, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-011-9789-0&issn=09251030&volume=70&issue=&paginaInicial=249&titulo=Delay sensing for long-term variations and defects monitoring in safety critical applications&sequencial=25&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HENTSCHKE, Renato</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>REIS, R. A. L.</b> . Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias. Revista de Informática Teórica e Aplicada: RITA<sup><img id='21752745_26' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='21752745' /></sup>, v. 19, p. 28-45, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=21752745&volume=19&issue=&paginaInicial=28&titulo=Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias&sequencial=26&nomePeriodico=Revista de Informática Teórica e Aplicada: RITA" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Posser, Gracieli</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-012-9943-3" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, Ricardo</b> . Gate sizing using geometric programming. Analog Integrated Circuits and Signal Processing (Dordrecht. Online)<sup><img id='15731979_27' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 73, p. 831-840, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-012-9943-3&issn=15731979&volume=73&issue=&paginaInicial=831&titulo=Gate sizing using geometric programming&sequencial=27&nomePeriodico=Analog Integrated Circuits and Signal Processing (Dordrecht. Online)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GUTHAUS, MATTHEW R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2209291.2209306" target="_blank"></a>GUTHAUS, MATTHEW R. ; HU, XUCHU ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; Flach, Guilherme ; <b>Reis, Ricardo</b> . High-performance clock mesh optimization. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_28' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 17, p. 1-17, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2209291.2209306&issn=10844309&volume=17&issue=&paginaInicial=1&titulo=High-performance clock mesh optimization&sequencial=28&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LAZZARI, Cristiano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s00202-011-0212-8" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; Anghel, Lorena ; <b>Reis, Ricardo Augusto da Luz</b> . Asymmetric transistor sizing targeting radiation-hardened circuits. Electrical Engineering (Berlin. Print)<sup><img id='09487921_29' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09487921' /></sup>, v. June, p. 1, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s00202-011-0212-8&issn=09487921&volume=June&issue=&paginaInicial=1&titulo=Asymmetric transistor sizing targeting radiation-hardened circuits&sequencial=29&nomePeriodico=Electrical Engineering (Berlin. Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Violante, Massimo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TIE.2011.2134054" target="_blank"></a>Violante, Massimo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> ; Sonza Reorda, Matteo . A Low-Cost Solution for Deploying Processor Cores in Harsh Environments. IEEE Transactions on Industrial Electronics (1982. Print)<sup><img id='02780046_30' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780046' /></sup>, v. 58, p. 2617-2626, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TIE.2011.2134054&issn=02780046&volume=58&issue=&paginaInicial=2617&titulo=A Low-Cost Solution for Deploying Processor Cores in Harsh Environments&sequencial=30&nomePeriodico=IEEE Transactions on Industrial Electronics (1982. Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Bastos, R.P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2010.07.014" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R.P.</a> ; SICARD, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F.</a> ; RENAUDIN, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies. Microelectronics and Reliability<sup><img id='00262714_31' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, p. 1241-1246, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2010.07.014&issn=00262714&volume=&issue=&paginaInicial=1241&titulo=Asynchronous circuits as alternative for mitigation of long-duration transient faults in deep-submicron technologies&sequencial=31&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Brusamarello, Lucas</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10825-010-0322-y" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">Brusamarello, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8320490580737026" target="_blank">Silva, Roberto</a> ; <b>REIS, R. A. L.</b> ; Murgai, Rajeev ; Reddy, Subodh ; Walker, William . Statistical analysis of hold time violations. Journal of Computational Electronics (Print)<sup><img id='15698025_32' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15698025' /></sup>, v. 9, p. 114-121, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10825-010-0322-y&issn=15698025&volume=9&issue=&paginaInicial=114&titulo=Statistical analysis of hold time violations&sequencial=32&nomePeriodico=Journal of Computational Electronics (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Bastos, Rodrigo Possamai</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mejo.2008.10.001" target="_blank"></a>Bastos, Rodrigo Possamai ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>Reis, Ricardo</b> . Design of a soft-error robust microprocessor. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)<sup><img id='00262692_33' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, v. 40, p. 1062-1068, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mejo.2008.10.001&issn=00262692&volume=40&issue=&paginaInicial=1062&titulo=Design of a soft-error robust microprocessor&sequencial=33&nomePeriodico=Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HENTSCHKE, Renato</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2009.2019798" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; Narasimhan, Jaganathan ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . <![CDATA[Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff]]>. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_34' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 17, p. 1073-1086, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2009.2019798&issn=10638210&volume=17&issue=&paginaInicial=1073&titulo=<![CDATA[Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff]]>&sequencial=34&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Brusamarello, Lucas</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSI.2008.918141" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">Brusamarello, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8320490580737026" target="_blank">da Silva, Roberto</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson I.</a> ; <b>Reis, Ricardo A. L.</b> . <![CDATA[Probabilistic Approach for Yield Analysis of Dynamic Logic Circuits]]>. IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)<sup><img id='15498328_35' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 55, p. 2238-2248, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSI.2008.918141&issn=15498328&volume=55&issue=&paginaInicial=2238&titulo=<![CDATA[Probabilistic Approach for Yield Analysis of Dynamic Logic Circuits]]>&sequencial=35&nomePeriodico=IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>INDRUSIAK, L. S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TIE.2007.907010" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Introducing Remote Prototyping Labs into the Design Flow for Application-Specific Digital Electronic Systems: the Evolution of a Concept. IEEE Transactions on Industrial Electronics<sup><img id='02780046_36' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780046' /></sup>, v. 54, p. 3069-3077, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TIE.2007.907010&issn=02780046&volume=54&issue=&paginaInicial=3069&titulo=Introducing Remote Prototyping Labs into the Design Flow for Application-Specific Digital Electronic Systems: the Evolution of a Concept&sequencial=36&nomePeriodico=IEEE Transactions on Industrial Electronics" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HAN, S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10617-007-9009-4" target="_blank"></a>HAN, S. ; CHAE,S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; GUERIN, X. ; JERRAYA, A. . Memory-Efficient Multithread Code Generation From Simulink for Heterogeneous MPSoC. Design Automation for Embedded Systems<sup><img id='09295585_37' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09295585' /></sup>, v. 11, p. 249-283, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10617-007-9009-4&issn=09295585&volume=11&issue=&paginaInicial=249&titulo=Memory-Efficient Multithread Code Generation From Simulink for Heterogeneous MPSoC&sequencial=37&nomePeriodico=Design Automation for Embedded Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LAZZARI, Cristiano</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10836-007-5055-x" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ANGHEL, L. . A Case Study on Phase-Locked Loop Automatic Layout Generation and Transient Fault Injection Analysis. Journal of Electronic Testing<sup><img id='09238174_38' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, v. 23, p. 625-633, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10836-007-5055-x&issn=09238174&volume=23&issue=&paginaInicial=625&titulo=A Case Study on Phase-Locked Loop Automatic Layout Generation and Transient Fault Injection Analysis&sequencial=38&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BRUSAMARELO, Lucas</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0252235892796385" target="_blank">SILVA, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Tecnicas Probabilisticas para Análise de Yield em Nivel Elétrico Usando Propagação de Erros e Derivadas Numéricas. Revista de Informática Teórica e Aplicada<sup><img id='01034308_39' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, v. 14, p. 69-89, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=14&issue=&paginaInicial=69&titulo=Tecnicas Probabilisticas para Análise de Yield em Nivel Elétrico Usando Propagação de Erros e Derivadas Numéricas&sequencial=39&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MURGAN, T.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span>MURGAN, T. ; ORTIZ, . ; Momeni, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Timing and Power Consumption in High-Speed Very Deep Sub-Micron On-Chip Interconnects. JICS. Journal of Integrated Circuits and Systems<sup><img id='18071953_40' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 1, p. 31-42, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=1&issue=&paginaInicial=31&titulo=Timing and Power Consumption in High-Speed Very Deep Sub-Micron On-Chip Interconnects&sequencial=40&nomePeriodico=JICS. Journal of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HENTSCHKE, Renato</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2006</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5446996798632062" target="_blank">Beck, A.</a> ; MATTOS, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional. JICS. Journal of Integrated Circuits and Systems<sup><img id='18071953_41' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 1, p. 11-16, 2006. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=1&issue=&paginaInicial=11&titulo=Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional&sequencial=41&nomePeriodico=JICS. Journal of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUBERGER, Gustavo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2005.2" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing an Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories.. IEEE Design and Test of Computers<sup><img id='07407475_42' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, v. 22, p. 50-58, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2005.2&issn=07407475&volume=22&issue=&paginaInicial=50&titulo=Designing an Automatic Technique for Optimization of Reed-Solomon Codes to Improve Fault-tolerance in Memories.&sequencial=42&nomePeriodico=IEEE Design and Test of Computers" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, Fernanda Gusmão de Lima</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2005</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM. Revista de Informática Teórica e Aplicada<sup><img id='01034308_43' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, v. 12, p. 47-60, 2005. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=12&issue=&paginaInicial=47&titulo=Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM&sequencial=43&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BASTIAN, Fabricio Biolo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6642246457142692" target="_blank">BASTIAN, Fabricio Biolo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. Lecture Notes in Computer Science<sup><img id='03029743_44' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='03029743' /></sup>, Berlin, v. 3254, p. 732-741, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=03029743&volume=3254&issue=&paginaInicial=732&titulo=A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool&sequencial=44&nomePeriodico=Lecture Notes in Computer Science" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SAWICKI, S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, Lisane Brisolara de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Supporting Collaboration in Distributed Design Environments using a Shared Object Space Infrastructure. JICS. Journal of Integrated Circuits and Systems<sup><img id='18071953_45' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 1, p. 52-58, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=1&issue=&paginaInicial=52&titulo=Supporting Collaboration in Distributed Design Environments using a Shared Object Space Infrastructure&sequencial=45&nomePeriodico=JICS. Journal of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>INDRUSIAK, L. S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; GLESNER, M. . Um Framework de Apoio à Colaboração no Projeto Distribuído de Sistemas Integrados. Revista de Informática Teórica e Aplicada<sup><img id='01034308_46' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, v. 11, p. 49-74, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=11&issue=&paginaInicial=49&titulo=Um Framework de Apoio à Colaboração no Projeto Distribuído de Sistemas Integrados&sequencial=46&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KASTENSMIDT, Fernanda Gusmão de Lima</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2004</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MDT.2004.85" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing Fault-Tolerant Techniques for SRAM-based FPGAs. IEEE Design and Test of Computers<sup><img id='07407475_47' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07407475' /></sup>, Los Alamitos, v. 21, n.6, p. 552-562, 2004. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/MDT.2004.85&issn=07407475&volume=21&issue=&paginaInicial=552&titulo=Designing Fault-Tolerant Techniques for SRAM-based FPGAs&sequencial=47&nomePeriodico=IEEE Design and Test of Computers" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUBERGER, Gustavo</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2003</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/944027.944038" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Multiple Bit Upset Tolerant SRAM Memory. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_48' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, Estados Unidos, v. 8, n.4, p. 577-590, 2003. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/944027.944038&issn=10844309&volume=8&issue=&paginaInicial=577&titulo=A Multiple Bit Upset Tolerant SRAM Memory&sequencial=48&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>INDRUSIAK, Leandro</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . 3D Integrated Circuit Layout Visualization using VRML. Future Generation Computer Systems<sup><img id='0167739X_49' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0167739X' /></sup>, Inglaterra, v. 17, n.5, p. 503-511, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=0167739X&volume=17&issue=&paginaInicial=503&titulo=3D Integrated Circuit Layout Visualization using VRML&sequencial=49&nomePeriodico=Future Generation Computer Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>COTA, É. F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1023/A:1011125927317" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, É. F.</a> ; LIMA, F. ; REZGUI, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults. Journal of Electronic Testing<sup><img id='09238174_50' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09238174' /></sup>, Holanda, v. 17, n.2, p. 149-161, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1023/A:1011125927317&issn=09238174&volume=17&issue=&paginaInicial=149&titulo=Synthesis of an 8051-like Micro-Controller Tolerant to Transient Faults&sequencial=50&nomePeriodico=Journal of Electronic Testing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>GÜNTZEL, J. L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas. Revista de Informática Teórica e Aplicada<sup><img id='01034308_51' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, v. 8, p. 111-143, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=8&issue=&paginaInicial=111&titulo=Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas&sequencial=51&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>FRAGOSO, J. L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2000</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Specification and Design of an Ethernet Interface Soft IP. Journal of the Brazilian Computer Society<sup><img id='01046500_52' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01046500' /></sup>, Campinas, v. 6, n.3, p. 5-12, 2000. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01046500&volume=6&issue=&paginaInicial=5&titulo=Specification and Design of an Ethernet Interface Soft IP&sequencial=52&nomePeriodico=Journal of the Brazilian Computer Society" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ROBERT, Michel ; AUVERGNE, Daniel . Library Free Technology Mapping. Revista de Informática Teórica e Aplicada<sup><img id='01034308_53' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. 5, n.2, p. 65-76, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=5&issue=&paginaInicial=65&titulo=Library Free Technology Mapping&sequencial=53&nomePeriodico=Revista de Informática Teórica e Aplicada" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARRO, Luigi</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1997</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; GONÇALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R.</a> ; SUZIM, A. . Ambiente Ágata de Projeto Versão Beta 2.0. Egatea. Revista da Escola de Engenharia da UFRGS<sup><img id='0104043X_54' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0104043X' /></sup>, Porto Alegre, v. 25, n.1, p. 21-30, 1997. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=0104043X&volume=25&issue=&paginaInicial=21&titulo=Ambiente Ágata de Projeto Versão Beta 2.0&sequencial=54&nomePeriodico=Egatea. Revista da Escola de Engenharia da UFRGS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARRO, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1997</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; GONÇALVES, P. ; LIMA, A. ; MOGLIORIN, G. ; NARDI, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R.</a> ; SUSIM, A. A. . Ambiente agata de projeto versao beta 2.0. Egatea (UFRGS)<sup><img id='0104043X_55' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0104043X' /></sup>, v. 25, p. 21-30, 1997. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=0104043X&volume=25&issue=&paginaInicial=21&titulo=Ambiente agata de projeto versao beta 2.0&sequencial=55&nomePeriodico=Egatea (UFRGS)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1995</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; ROBERT, Michel ; AUVERGNE, Daniel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Optimal use of CMOS Complex Gates with Terminal Suppressed
BDDs. Journal of the Brazilian Computer Society<sup><img id='01046500_56' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01046500' /></sup>, Campinas, v. Vol.2, n.2, p. 63-75, 1995. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01046500&volume=Vol.2&issue=&paginaInicial=63&titulo=Optimal use of CMOS Complex Gates with Terminal Suppressed
BDDs&sequencial=56&nomePeriodico=Journal of the Brazilian Computer Society" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1995</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; ROBERT, Michel ; AUVERGNE, Daniel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Associating CMOS Transistors with BDD Arcs for Technology Mapping. Electronics Letters<sup><img id='00135194_57' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00135194' /></sup>, Londres, v. v31, n.14, p. 1118-1120, 1995. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=00135194&volume=v31&issue=&paginaInicial=1118&titulo=Associating CMOS Transistors with BDD Arcs for Technology Mapping&sequencial=57&nomePeriodico=Electronics Letters" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, André</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1990</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Asic para Modems Banda Base. IPESI Eletro-Eletrônica, São Paulo, v. v10, p. 43-46, 1990. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=v10&issue=&paginaInicial=43&titulo=Um Asic para Modems Banda Base&sequencial=58&nomePeriodico=IPESI Eletro-Eletrônica" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>STEMMER, M. A.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1989</span>STEMMER, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Algoritmo para resistências de CI. IPESI Eletro-Eletrônica, São Paulo, v. v9, p. 194-208, 1989. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=v9&issue=&paginaInicial=194&titulo=Algoritmo para resistências de CI&sequencial=59&nomePeriodico=IPESI Eletro-Eletrônica" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>REIS, R. A. L.;Reis, R.;Reis, Ricardo;Reis, Ricardo A. L.;Reis, Ricardo Augusto da Luz;Ricardo Reis;REIS, R.A.L.;Reis, Ricardo A.L.;reis ricardo;DA LUZ REIS, RICARDO AUGUSTO;Reis, Ricardo Augusto</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1984</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Topological Evaluation of VLSI Circuits. Revista de Informática Automática, Madrid, v. 17, n.59, p. 26-33, 1984. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=17&issue=&paginaInicial=26&titulo=Topological Evaluation of VLSI Circuits&sequencial=60&nomePeriodico=Revista de Informática Automática" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ANCEAU, François</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1982</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		ANCEAU, François ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Complex Integrated Circuit Design Strategy. Ieee Journal Of Solid State Circuits, New York, v. 17, n.3, p. 459-464, 1982. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=17&issue=&paginaInicial=459&titulo=Complex Integrated Circuit Design Strategy&sequencial=61&nomePeriodico=Ieee Journal Of Solid State Circuits" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-48899-8" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; Sapatnekar, Sachin S. ; <b>Reis, Ricardo</b> . Electromigration Inside Logic Cells. 1. ed. Springer International Publishing, 2017. 118p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HOLLSTEIN, T. ; RAIK, J. ; KOSTIN, S. ; TSERTOV, A. ; OCONNOR, I. ; <b>REIS, R. A. L.</b> . VLSI-SoC: System-on-Chip in the Nanoscale Era ? Design, Verification and Reliability. 1. ed. , 2017. v. 1. 233p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SHIN, Y. (Org.) ; CHI-YING, T. (Org.) ; KIM, J. (Org.) ; CHOI, K. (Org.) ; <b>Reis, Ricardo A.L.</b> (Org.) . VLSI-SoC: Design for Reliability, Security, and Low Power. 1. ed. Springer, 2016. v. 1. 223p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a></b>; CAO, Y. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> . Circuit Design for Reliability. 1. ed. Springer Netherlands, 2015. v. 1. 274p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ORAILOGLU, A. (Org.) ; UGURDAG, H. F. (Org.) ; SILVEIRA, L. M. (Org.) ; MARGALA, M. (Org.) ; <b>Ricardo Reis</b> (Org.) . VLSI-SoC: At the Crossroads of Emerging Trends. 1. ed. New York: Springer, 2015. 279p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CLAESEN, L. (Org.) ; SANZ-PASCUAL, M. (Org.) ; <b>Ricardo Reis</b> (Org.) ; SARMIENTO-REYES, A. (Org.) . VLSI-SoC: Internet of Things Foundations. 1. ed. New York: Springer, 2015. 255p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-94-007-2427-3" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <b>Reis, Ricardo</b> . Protecting Chips Against Hold Time Violations Due to Variability. 1. ed. Springer Netherlands, 2014. v. 1. 107p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <b>Reis, Ricardo</b> . Tópicos em Micro e Nanoeletrônica. 1. ed. Ijui: Unijui, 2014. v. 1. 296p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BURG, A. (Org.) ; COSKUN, A. (Org.) ; GUTHAUS, MATTHEW R. (Org.) ; KATKOORI, S. (Org.) ; <b>Ricardo Reis</b> (Org.) . VLSI-SoC: FromAlgorithms to Circuits and System-on-Chip Design. 1. ed. Springer Netherlands, 2013. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ayala, J. (Org.) ; Atienza, D. (Org.) ; <b>Reis, R.</b> (Org.) . VLSI-SoC: Forward-Looking Trends in IC and Systems Design. 1. ed. Springer, 2012. v. 1. 355p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MIR, S. (Org.) ; CHI-YING, T. (Org.) ; <b>REIS, R. A. L.</b> (Org.) ; Choy, O. (Org.) . VLSI-SoC: The Advanced Research for Systems on Chip. 1. ed. Boston: Springer, 2012. v. 1. 187p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BECKER, J. (Org.) ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> (Org.) ; <b>REIS, R. A. L.</b> (Org.) . VLSI-SoC: Technologies for Systems Integration. 1. ed. Springer, 2011. v. 1. 213p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PIGUET, C. (Org.) ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> (Org.) ; Soudris, D. (Org.) . VLSI-SoC: Design Methodologies for SoC and SiP. Springer, 2010. 287p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> (Org.) ; <b>REIS, R. A. L.</b> (Org.) . First IEEE Latin American Symposium on Circuits and Systems. 1. ed. IEEE, 2010. v. 1. 1p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; MOONEY, V. (Org.) ; HASLER, P. (Org.) . VLSI-SoC: Advanced Topics on Systems on Chip. 1. ed. Boston: Springer, 2009. v. 1. 300p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Advanced Topics on VLSI Design. 1. ed. Porto Alegre: UFRGS - Instutto de Informatica, 2009. v. 1. 283p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Concepção de Circuitos Integrados. 2. ed. Porto Alegre: Bookmann, 2009. v. 1. 258p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">De Micheli, G. ; MIR, S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Research Trends in VLSI and Systems on Chip. 1. ed. Norwell, USA: Springer, 2008. v. 1. 398p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; OSSEIRAN, A ; PFLEIDERER, H. . VLSI-SOC: From Systems to Silicon. 1. ed. Norwell, USA: Springer, 2007. v. 1. 344p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VELAZCO, R. ; FOUILLAT, P. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Radiation Effects on Embedded Systems. 1. ed. Norwell, USA: Springer, 2007. v. 1. 269p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Fault-Tolerance Techniques for SRAM-Based FPGA. 1. ed. New York: Springer, 2006. v. 1. 183p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; MOONEY, V. ; EVERKING, H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> . VLSI-SOC: From Systems to Chips. 1. ed. Norwell, USA: Springer, 2006. v. 1. 316p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; Jess, J. . Design of Systems on a Chip: Design & Test. 1. ed. Norwell, USA: Springer, 2006. v. 1. 295p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9490140425711272" target="_blank">SANTOS, R.</a> (Org.) ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> (Org.) . Advanced Topics on Microelectronics. 1. ed. Porto Alegre: Doravante, 2006. v. 1. 226p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Information Technology - Selected Tutorials. Boston: KLUWER ACADEMIC PUBLISHERS, 2004. v. 1. 331p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; Jess, J. . Design of System on a Chip, Devices & Components. Boston: KLUWER ACADEMIC PUBLISHERS, 2004. v. 1. 265p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">L Cassel (Org.) ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> (Org.) . Informatics Curricula and Teaching Methods. Boston: Kluwer Publishers, 2003. v. 1. 245p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; ROZO, Antonio García (Org.) . Sistemas Digitales - Metodoligías de diseño VLSI. 1. ed. Bogotá: Ediciones Uniandes, 2003. v. 1. 231p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> ; FRANCO, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . V Escola de Microeletronica Sul. , 2003. 142p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		SILVEIRA, L. M. (Org.) ; DEVADAS, S. (Org.) ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> (Org.) . VLSI: Systems on a Chip. Boston: Kluwer, 2000. v. 1. 676p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Concepção de Circuitos Integrados. 1. ed. Porto Alegre: Editora Sagra, 2000. v. 1. 252p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Sistemas Digitales:Síntese Física de Circuitos Integrados. 1. ed. Bogotá: CYTED- Uniandes, 2000. v. 1. 373p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; MACARTHY, M. . I Escola de Microeletrônica da SBC-Sul. Porto Alegre: SBC/UFRGS, 1999. v. 1. 294p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; CLAESEN, L. . VLSI : Integrated Systems on Silicon. 1. ed. LONDRES: Chapman & Hall, 1997. 570p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; BEHRENS, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Implementação de ASICs DIGITAIS. Campinas: Sociedade Brasileira de Microeletrônica, 1993. 100p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Tess Evaluater Automatique Des Plans de Masse de Circuits Vlsi. Grenoble: Institute National Polytechnique, 1983. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-030-15651-0_8" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>. Strategies for Reducing Power Consumption and Increasing Reliability in IoT. Springer Series in Materials Science. 1ed.: Springer Singapore, 2019, v. 1, p. 76-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-71011-2_2" target="_blank"></a>de Almeida Ramos, Elias ; Bandeira, Vitor ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> . Chaotic Synchronization of Neural Networks in FPGA. In: Dante Augusto Couto Barone; Eduardo Oliveira Teles; Christian Puhlmann Brackmann. (Org.). Communications in Computer and Information Science. 1ed.Cham: Springer International Publishing, 2017, v. 720, p. 17-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-319-14352-1_10" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; Tarrillo, Jimmy ; Tambara, Lucas ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>Reis, Ricardo</b> . Multiple Fault Injection Platform for SRAM-Based FPGA Based on Ground-Level Radiation Experiments. In: KASTENSMIDT, F., RECH., P.. (Org.). FPGAs and Parallel Architectures for Aerospace Applications. 1ed.: Springer International Publishing, 2016, v. 1, p. 135-151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Calienes Bartra, Walter E. ; VLADIMIRESCU, A. ; <b>Reis, Ricardo Augusto da Luz</b> . Simulation of Single-Event Effects on Fully-Depleted Silicon on Insulator (FDSOI) CMOS. In: K. Weide ? Zaage and M. Chrzanowska-Jeske. (Org.). Semiconductor Devices in Harsh Conditions. 1ed.Boca Raton: CRC Press, 2016, v. 1, p. 43-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Kastensmidt, Fernanda L. ; <b>Reis, Ricardo A.L.</b> . Soft Error Rate and Fault Tolerance Techniques for FPGAs. In: REIS, R., CAO, Y., WIRTH, G.. (Org.). Circuit Design for Reliability. 1ed.: Springer, 2015, v. 1, p. 207-221. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A.L.</a></b>; CAO, Y. ; WIRTH, GILSON I. . Introduction. In: REIS, R., CAO, Y., WIRTH, G.. (Org.). Circuit Design for Reliability. 1ed.: Springer, 2015, v. 1, p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>. Design Tools and Methods for Chip Physical Design. In: Michael Hübner, Juergen Becker. (Org.). Multiprocessor System-on-Chip: Hardware Design and Tool Integration. 1ed.Boston: Springer, 2011, v. 1, p. 155-166. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b>REIS, R. A. L.</b> . Challenges and Emerging Technologies for System Integration Beyond the End of the Roadmap of Nano-CMOS. In: Juergen Becker, Marcelo Johann, Ricardo Reis. (Org.). VLSI-SoC: Technologies for Systems Integration. 1ed.: Springer, 2011, v. 1, p. 21-33. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a></b>. CAD para a Síntese Física de Nano e Microcircuitos. In: Naira Balzaretti. (Org.). Topicos em Nanociência e Nanotecnologia. Porto Alegre: UFRGS, 2011, v. 1, p. 191-200. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0252235892796385" target="_blank">SILVA, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>REIS, R. A. L.</b> . Statistical and Numerical Approach for a Computer Efficient Circuit Yield Analysis. In: Ricardo Reis, Vincent Mooney, Paul Hasler. (Org.). VLSI-SoC: Advanced Topics on Systems on Chip. 1ed.: Springer, 2009, v. 1, p. 161-184. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>REIS, R. A. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Normality of Systematic and Random Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. VLSI-SoC: Advanced Topics on Systems on Chip. 1ed.: Springer, 2009, v. 1, p. 1-16. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b>REIS, R. A. L.</b> . Fault and Variability Modeling in Integrated Circuits with a Case Study. In: Ricardo Reis. (Org.). Advanced Topics on VLSI Design. 1ed.Porto Alegre: UFRGS - Instuto de Informatica, 2009, v. 1, p. 133-156. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b>REIS, R. A. L.</b> . A Timing Closure Design Flow Using a Transistor Level Automatic Layout Generator. Advanced Topics on VLSI Design. 1ed.Porto Alegre: UFRGS - Instuto de Informatica, 2009, v. 1, p. 157-182. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Algorithm for I/O Pins Partitioning and Placement Targeting 3D VLSI Circuits. In: DE MICHELI, G. , MIR, S., REIS, R.. (Org.). Research Trends in VLSI and Systems on Chip. 1ed.Boston: Springer, 2008, v. 1, p. 255-275. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2248193157231211" target="_blank">OLIVEIRA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Comparison of Layout Implementations of Pipelined And Non-Pipelined Signed Radix-4 Array Multiplier And Modified Booth Multiplier Architectures. In: REIS, R.; OSSEIRAN, A. ; PFLEIDERER H.. (Org.). VLSI-SOC: From Systems to Silicon. 1ed.Norwell, USA: Springerr, 2007, v. 1, p. 25-39. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; CALAZANS, MORAES, F ; SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. VLSI-SOC: From Systems to Silicon. Germany: Springer, 2007, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Transistor Placement Technique Using Genetic Algorithm And Analytical Programming. VLSI-SOC: From Systems to Silicon. Germany: Springer, 2007, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Fault Tolerance in Programmable Circuits. Radiation Effects on Embedded Systems. Germany: Springer, 2007, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENSTSCHKE, Renato ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Algorithm for I/O Pins Partitioning and Placement Targeting 3D VLSI Circuits. Research Trends in VLSI and Systems on Chip. Germany: Springer, 2007, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; Jess, J. . Design of Systems on a Chip: Introduction. Design of Systems on a Chip: Design & Test. : Springer, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> . Physical Design Automation. Design of Systems on a Chip: Design & Test. : Springer, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; DOMINGUES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Novel Full Automatic layout Generation Strategy for Static CMOS. VLSI-SOC: From Systems to Chips. : Springer, 2006, v. , p. 197-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2248193157231211" target="_blank">OLIVEIRA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. VLSI-SOC: From Systems to Silicon. : Springer, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; CALAZANS, MORAES, F ; SUZIN, . ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. VLSI-SOC: From Systems to Silicon. : , 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Transistor Placement Technique Using Genetic Algorithm and Analytical Programming. VLSI-SOC: From Systems to Silicon. : Springer, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Fault Tolerance in Programmable Circuits. Radiation Effects on Embedded Systems. : Springer, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Quadratic Placement for 3D Circuits Using Z-Cell Shifting, 3D Iterative Refinement and Simulated Annealing. Chip on the Mountains. : ACM Press, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Design at High Level of a Robust 8-Bit Microprocessor to Soft Errors by Using Only Standard Gates. Chip on the Mountains. : ACM Press, 2006, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; Jess, J. . Design of System on a Chip: Introduction. In: Ricardo Reis; Jochen A. G. Jess. (Org.). Design of System on a Chip, Devices & Components. Boston: KLUWER ACADEMIC PUBLISHERS, 2004, v. 1, p. 7-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Requirements for Computer-Aided Learning from the Ponit of View of Electronic Design. In: Carlos Delgado Kloos; Abelardo Pardo. (Org.). Edutech: Computer-Aided Design Meets Computer-Aided Learning. Boston: KLUWER ACADEMIC PUBLISHERS, 2004, v. , p. 63-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">L Cassel ; DAVIES, G. ; KUMAR, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Computing: The Shape of an Evolving Discipline. In: Ricardo Reis; Lilian Cassel. (Org.). Informatics Curricula. Boston: Kluwer Publishers, 2003, v. 1, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Geração de Circuitos com Stardard Cells. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales - Metodologias de Diseño VLSI. 1ed.Bogotá: Ediciones Uniandes, 2003, v. 1, p. 51-63. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Estudo de Caso: Projeto de um ASIC para Criptografia. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales - Metodologías de diseño VLSI. 1ed.Bogota: Ediciones Uniandes, 2003, v. 1, p. 209-222. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Estudo de Caso: Circuito de Criptografia. In: Antonio Garcia-Rozo; Ricardo Reis. (Org.). Sistemas Digitales: Metodologias de Diseño VLSI. Bogota: Ediciones Uniandes - CYTED, 2003, v. , p. 169-208. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> . Geração Automatica de Leiaute. In: Antonio Garcia Rozo; Ricardo Reis. (Org.). Sistemas Digitales: Metodologias de Diseño VLSI. 1ed.Bogota: Edições CYTED- Uniandes, 2003, v. 1, p. 67-93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; BECKER, J. ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Distribuited Collaborative Design Over Calel Framework. In: Ricardo Reis. (Org.). SOC Design Methodologies. Londres: Kluwer, 2002, v. 1, p. 97-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; GIFFONI, E. E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing a Mask Programmable for Sequencial Circuits. In: Luis Miguel Silveira; Srinivas Devadas; Ricardo Reis. (Org.). VLSI: Systems on a Chip. Boston: Kluwer, 2000, v. 1, p. 415-426. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Tendências. In: SBC; UFRGS. (Org.). I Escola de Microeletrônica da SBC-Sul. Porto Alegre: SBC, 1999, v. 1, p. 285-291. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Ferramentas de CAD. In: SBC; UFRGS. (Org.). Porto Alegre: SBC, 1999, v. 1, p. 117-136. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Implementação de Portas Lógicas. In: SBC; UFRGS. (Org.). I Escola de Microeletrônica da SBC. Porto Alegre: SBC, 1999, v. 1, p. 67-85. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Introdução : A Concepção de Circuitos Integrados. In: SBC; UFRGS. (Org.). I Escola de Microeletrônicada SBC-Sul. Porto Alegre: SBC, 1999, v. 1, p. 15-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; LIMA, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Efficient Layout Style For Three-Metal Cmos Macro-Cells. In: VLSI. (Org.). VLSI: Integrated Systems on Silicon. 1ed.LONDRES: CHAPMAN & HALL, 1997, v. , p. 415-426. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		REIS, A. I. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ROBERT, M. ; AUVERGNE, D. . Library Free Technology Mapping. In: REIS, Ricardo; CLAESEN, Luc. (Org.). VLSI: Integrated Systems on Silicon. 1ed.LONDRES: CHAPMAN & HALL, 1997, v. , p. 303-314. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Brazilian Computer Society. In: Zemanek;. (Org.). 36 YEARS OF IFIP. Laxenburg: IFIP, 1996, v. , p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Concepção Automática de Microsistemas. In: SBC. (Org.). IV Escola Regional de Informática da SBC-RS. Porto Alegre: SBC-RS, 1996, v. , p. 151-170. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Síntese de Sistemas Digitais. In: SBC. (Org.). III Escola Regional de Informática da SBC-RS. : SBC, 1995, v. , p. 215-230. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANCEAU, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Design Strategy For VLSI. In: F. Anceau. (Org.). DESIGN STRATEGY FOR VLSI. ENCLEWOOD CLIFFS: PRENTICE_HALL, 1983, v. , p. 0128-0137. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TextosJornaisRevistas"></a>Textos em jornais de notícias/revistas</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Desenvolvimento econômico e tecnológico. SUL INFORMÁTICA, Porto Alegre, 07 set.  1989. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Os Gaúchos e a Informática. Diário do Sul, Porto Alegre, p. 2, 30 dez.  1986. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Transferência Científica a Tecnológica, o objetivo. Data News, Rio de Janeiro, , v. 10, p. 7. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3287624.3287676" target="_blank"></a>FOGAÇA, MATEUS ; KAHNG, ANDREW B. ; <b>Reis, Ricardo</b> ; WANG, LUTONG . Finding placement-relevant clusters with fast modularity-based clustering. In: the 24th Asia and South Pacific Design Automation Conference, 2019, Tokyo. Proceedings of the 24th Asia and South Pacific Design Automation Conference on  - ASPDAC &apos;19. New York: ACM Press, 2019. p. 569-576. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2019.8667575" target="_blank"></a>TOLEDO, SAMUEL PRESA ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> . Process Variability Challenges for Radiation Mitigation Techniques on 16nm. In: 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019. p. 69-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2019.8667548" target="_blank"></a>OLIVEIRA, ANDRE ; PUGET, JULIA CASARIN ; METZLER, CAROLINA ; <b>Reis, Ricardo</b> . Clip Clustering for Early Lithographic Hotspot Classification. In: 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019, Armenia. 2019 IEEE 10th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2019. p. 149-152. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2018.8399939" target="_blank"></a>DE PARIS, LUCAS ; <b>Reis, Ricardo</b> . An automated methodology to fix electromigration violations on a customized design flow. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2018.8399915" target="_blank"></a>MENDES DA SILVA, LUCIANA ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . Reducing the amount of transistors by gate merging. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2018.8399940" target="_blank"></a>de Almeida Ramos, Elias ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . A nonlinear placement for FPGAs: The chaotic place. In: 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018, Puerto Vallarta. 2018 IEEE 9th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/PRIME-LA.2018.8370388" target="_blank"></a>ROCHA DA ROSA, FELIPE ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . Early evaluation of multicore systems soft error reliability using virtual platforms. In: 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIMELA), 2018, Puerto Vallarta. 2018 2nd Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351391" target="_blank"></a>BORTOLON, FELIPE T. ; ABICH, GEANCARLO ; BAMPI, SERGIO ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . Exploring the Impact of Soft Errors on NoC-based Multiprocessor Systems. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351097" target="_blank"></a>TOLEDO, SAMUEL PRESA ; ZIMPECK, ALEXANDRA L. ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> . Pros and Cons of Schmitt Trigger Inverters to Mitigate PVT Variability on Full Adders. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DAC.2018.8465855" target="_blank"></a>DA ROSA, FELIPE ; Bandeira, Vitor ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . Extensive Evaluation of Programming Models and ISAs Impact on Multicore So Error Reliability. In: 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC), 2018, San Francisco. 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsi-soc.2018.8644828" target="_blank"></a>BRENDLER, LEONARDO H. ; ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Evaluating the Impact of Process Variability and Radiation Effects on Different Transistor Arrangements. In: 2018 IFIP/IEEE International Conference on Very Large Scale Integration (VLSISoC), 2018, Verona. 2018 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), 2018. p. 71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2018.8533250" target="_blank"></a>HAMERSKI, JEAN CARLO ; ABICH, GEANCARLO ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; AMORY, ALEXANDRE . A Design Patterns-Based Middleware for Multiprocessor Systems-on-Chip. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Goncalves. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2018.8533246" target="_blank"></a>MEDEIROS, GUILHERME E. ; BORTOLON, FELIS T. ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . Evaluation of Compiler Optimization Flags Effects on Soft Error Resiliency. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Goncalves. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2018.8617988" target="_blank"></a>BRENDLER, LEONARDO H. ; ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Exploring Multi-level Design to Mitigate Variability and Radiation Effects on 7nm FinFET Logic Cells. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. v. 1. p. 581-584. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2018.8618065" target="_blank"></a>DA SILVA, FABIO G. ROSSATO G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Impact of Near-Threshold and Variability on 7nm FinFET XOR Circuits. In: 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018, Bordeaux. 2018 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2018. p. 573-576. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCDCS.2017.7959709" target="_blank"></a>BARTRA, WALTER E. CALIENES ; BRUM, RAPHAEL M. ; Flach, Guilherme ; <b>Reis, Ricardo</b> . MRAM control transistor resilience against heavy-ion impacts. In: 2017 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2017, Cozumel. 2017 International Caribbean Conference on Devices, Circuits and Systems (ICCDCS), 2017. v. 1. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2017.7948062" target="_blank"></a>BARTRA, WALTER CALIENES ; VLADIMIRESCU, ANDREI ; <b>Reis, Ricardo</b> . Process and temperature impact on single-event transients in 28nm FDSOI CMOS. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2017.7948075" target="_blank"></a>DE AGUIAR, YGOR Q. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo A. L.</b> . Radiation sensitivity of XOR topologies in multigate technologies under voltage variability. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3036669.3038249" target="_blank"></a>Flach, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Rsyn. In: the 2017 ACM, 2017, Portland. Proceedings of the 2017 ACM on International Symposium on Physical Design - ISPD &apos;17, 2017. p. 33-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NEWCAS.2017.8010111" target="_blank"></a>ROSA, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>Reis, Ricardo</b> ; DAVIDMANN, SIMON ; LAPIDES, LARRY . Evaluation of multicore systems soft error reliability using virtual platforms. In: 2017 15th IEEE International New Circuits and Systems Conference (NEWCAS), 2017, Strasbourg. 2017 15th IEEE International New Circuits and Systems Conference (NEWCAS), 2017. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZIMPECK, A.L. ; AGUIAR, YGOR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>REIS, R.A.L.</b> . Robustness of Sub-22nm Multigate Devices Against Physical Variability. In: 2017 IEEE International Symposium on Circuits and Systems, 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems, 2017. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORAES, L. ; ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; <b>Reis, R.</b> . Power, Performance and Robustness of Radiation Hardened Latches under Voltage Variability. In: 2017 Workshop on Circuits and Systems Design, 2017, Fortaleza. 2017 Workshop on Circuits and Systems Design. Porto Alegre: SBC, 2017. v. 1. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Flach, Guilherme ; FOGACA, MATEUS ; MONTEIRO, JUCEMAR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M.</a> ; <b>Reis, R.</b> . Rsyn ? A Physical Synthesis Framework for Research and Education. In: 2017 Workshop on Circuits and Systems Design, 2017, Fortaleza. 2017 Workshop on Circuits and Systems Design. Porto Alegre: SBC, 2017. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AGUIAR, YGOR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, F. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, R.</b> . Implications of Work-Function Fluctuation on Radiation Robustness of FinFET XOR Circuits. In: 2017 RADiation and its Effects on Components and Systems - RADECS, 2017, Genebra. 2017 RADiation and its Effects on Components and Systems - RADECS, 2017. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BRENDLER, L. ; FARIAS, C. ; ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, R.</b> . Projeto de Portas Lógicas XOR com Redução de Potência por Voltage Scaling,. In: 2017 Iberchip Workshop, 2017, Bariloche. 2017 Iberchip Workshop, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PUGET, JULIA ; OLIVEIRA, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Reis, R.</b> . Routability Driven FPGA Placement Algorithm for Heterogeneous FPGAs. In: 2017 IBERCHIP Workshop, 2017, Bariloche. 2017 IBERCHIP Workshop. Porto Alegre: SBC, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2017.8292013" target="_blank"></a>RODRIGUES, GENNARO S. ; ROSA, FELIPE ; Kastensmidt, Fernanda L. ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . Investigating parallel TMR approaches and thread disposability in Linux. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 393-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2017.8292012" target="_blank"></a>TOLEDO, SAMUEL PRESA ; ZIMPECK, ALEXANDRA L. ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> . Impact of schmitt trigger inverters on process variability robustness of 1-Bit full adders. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 290-293. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2017.8292069" target="_blank"></a>PUGET, JULIA CASARIN ; OLIVEIRA, ANDRE SALDANHA ; SEELEN, JORGE ; <b>Reis, Ricardo</b> . UFRGSPlace: Routability driven FPGA placement algorithm for heterogeneous FPGAs. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 38-41. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2017.8291996" target="_blank"></a>CONCEICAO, CALEBE ; MOURA, GISELL ; PISONI, FILIPE ; <b>Reis, Ricardo</b> . A cell clustering technique to reduce transistor count. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 186-189. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2017.8292064" target="_blank"></a>AGUIAR, Y. Q. ; KASTENSMIDT, F. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b>REIS, R. A. L.</b> . SET response of FinFET-based majority voter circuits under work-function fluctuation. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 282. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2017.8291999" target="_blank"></a>AGUIAR, YGOR Q. ; ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo A. L.</b> . Temperature dependence and ZTC bias point evaluation of sub 20nm bulk multigate devices. In: 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Batumi. 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017. v. 1. p. 270-273. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2016.7451035" target="_blank"></a>CONCEICAO, CALEBE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <b>Reis, Ricardo</b> . Reducing the number of transistors with gate clustering. In: 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 163-166. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2016.7527166" target="_blank"></a>ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <b>REIS, R. A. L.</b> . FinFET cells with different transistor sizing techniques against PVT variations. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montreal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). New Jersey: IEEE, 2016. v. 1. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2016.7539173" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2064374449739992" target="_blank">PARIS, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <b>REIS, R. A. L.</b> . Electromigration aware circuits by using special signal non-default routing rules. In: 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 2016, Montreal. 2016 IEEE International Symposium on Circuits and Systems (ISCAS). New Jersey: IEEE, 2016. v. 1. p. 2795-2798. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2016.23" target="_blank"></a>MONTEIRO, JUCEMAR ; DARAV, NIMA KARIMPOUR ; Flach, Guilherme ; FOGACA, MATEUS ; <b>Reis, Ricardo</b> ; KENNINGS, ANDREW ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; BEHJAT, LALEH . Routing-Aware Incremental Timing-Driven Placement. In: 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016, Pittsburgh. 2016 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2016. v. 1. p. 290-295. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2872334.2872358" target="_blank"></a>REIMANN, TIAGO J. ; SZE, CLIFF C.N. ; <b>Reis, Ricardo</b> . Cell Selection for High-Performance Designs in an Industrial Design Flow. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD &apos;16, 2016. v. 1. p. 65-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NEWCAS.2016.7604793" target="_blank"></a>FOGACA, MATEUS ; Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Improving placement algorithms by using visualization tools. In: 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016, Vancouver. 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2872334.2872359" target="_blank"></a>Flach, Guilherme ; FOGAÇA, MATEUS ; MONTEIRO, JUCEMAR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Drive Strength Aware Cell Movement Techniques for Timing Driven Placement. In: the 2016, 2016, Santa Rosa. Proceedings of the 2016 on International Symposium on Physical Design - ISPD &apos;16, 2016. v. 1. p. 73-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0704178744283344" target="_blank">BANDEIRA, V.</a> ; COSTA, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>REIS, R. A. L.</b> . Implementação de Baixa Latência do Modelo Simples de Izhikevich em FPGA. In: Workshop Iberchip, 2016, Florianopolis. Proceedings of the Iberchip Workshop. Porto Alegre: SBC, 2016. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4019703199454659" target="_blank">Conceição, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>REIS, R. A. L.</b> . Minimização Lógica por Fusão de Portas. In: Workshop Iberchip, 2016, Florianopolis. Proceedings of the Iberchip Workshop. Porto Alegre: SBC, 2016. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/PATMOS.2016.7833673" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; Flach, Guilherme ; <b>Reis, Ricardo</b> . Leakage current analysis in static CMOS logic gates for a transistor network design approach. In: 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2016, Bremen. 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 107-113. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841119" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; AGUIAR, YGOR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Geometric variability impact on 7nm Trigate combinational cells. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 9-12. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841161" target="_blank"></a>HOLANDA, PRISCILA C. ; REINBRECHT, CEZAR R. W. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; BANDEIRA, VITOR V. ; <b>Reis, Ricardo A. L.</b> . DHyANA: A NoC-based neural network hardware architecture. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 177-180. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841301" target="_blank"></a>ABICH, G. ; MANDELLI, M. G. ; ROSA, F. R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L.</a> ; <b>Reis, R.</b> . Extending FreeRTOS to support dynamic and distributed mapping in multiprocessor systems. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 712-715. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2016.7841278" target="_blank"></a>FOGACA, MATEUS ; Flach, Guilherme ; MONTEIRO, JUCEMAR ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Quadratic timing objectives for incremental timing-driven placement optimization. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 620-623. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841231" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; <b>Reis, Ricardo</b> . Impact of variability effects on FinFET transistors and combinational cells. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016. v. 1. p. 440-441. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/aspdac.2015.7059007" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; SZE, CLIFF C. N. ; <b>Reis, Ricardo</b> . Gate sizing and threshold voltage assignment for high performance microprocessor designs. In: 2015 20th Asia and South Pacific Design Automation Conference (ASPDAC), 2015, Chiba. The 20th Asia and South Pacific Design Automation Conference. v. 1. p. 214-219. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250404" target="_blank"></a>CONCEICAO, CALEBE ; <b>Reis, Ricardo</b> . Efficient emulation of quantum circuits on classical hardware. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250454" target="_blank"></a>TUMELERO, DIEGO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . Overhead for independent net approach for Global Routing. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250460" target="_blank"></a>BARTRA, WALTER CALIENES ; <b>Reis, Ricardo</b> ; VLADIMIRESCU, ANDREI . Modeling the impact of heavy ion on FDSOI NanoCMOS. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2015.7250429" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; DE PARIS, LUCAS ; MISHRA, VIVEK ; JAIN, PALKESH ; <b>Reis, Ricardo</b> ; Sapatnekar, Sachin S. . Reducing the signal Electromigration effects on different logic gates by cell layout optimization. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2015.7168916" target="_blank"></a>GUIMARAES, DANIEL S. ; PUGET, JULIA ; <b>DA LUZ REIS, RICARDO AUGUSTO</b> . A mixed cells physical design approach. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 1446-1449. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2015.7102494" target="_blank"></a>Tarrillo, Jimmy ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; Tambara, Lucas ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>Reis, Ricardo</b> . Multiple fault injection platform for SRAM-based FPGA based on ground-level radiation experiments. In: 2015 16th LatinAmerican Test Symposium (LATS), 2015, Puerto Vallarta. 2015 16th Latin-American Test Symposium (LATS). v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ahs.2015.7231160" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; KASTENSMIDT, FERNANDA ; <b>Reis, Ricardo</b> . Energy efficient frame-level redundancy scrubbing technique for SRAM-based FPGAs. In: 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2015, Montreal. 2015 NASA/ESA Conference on Adaptive Hardware and Systems (AHS). v. 1. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2015.95" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>Reis, Ricardo</b> . Analyzing the Impact of Frequency and Diverse Path Delays in the Time Vulnerability Factor of Master-Slave D Flip-Flops. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 521-526. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/NEMO.2015.7415104" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>. Trends on EDA for low power. In: 2015 IEEE MTTS International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization (NEMO), 2015, Ottawa. 2015 IEEE MTT-S International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization (NEMO). v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; PUGET, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J.</a> ; FOGACA, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">BUTZEN, P.</a> ; <b>Reis, R.</b> . Jezz: An Incremental Legalizer. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZIMPECK, A.L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b>Reis, R.</b> . Análise do Impacto da Variabilidade Física nas correntes ION e IOFF de dispositivos FinFET sub 20nm. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BARTRA, WALTER CALIENES ; <b>Reis, R.</b> . Estudo e Implementação do Algoritmo Simulated Annealing para Posicionamento de Células utilizando LabVIEW. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2064374449739992" target="_blank">PARIS, L.</a> ; MISHRA, V. ; JAIN, P. ; <b>Reis, R.</b> ; SAPATNEKAR, S. . Uma Abordagem Sistemática para Analisar e Otimizar os Efeitos da Eletromigração nos Sinais Internos das Células. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8239516465064014" target="_blank">TUMELERO, D.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0704178744283344" target="_blank">BANDEIRA, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, R.</b> . Paralelismo no Roteamento Global de Circuitos VLSI: Estado da Arte. In: Workshop Iberchip, 2015, Montevideo. XXI Workshop IBERCHIP. Porto Alegre: SBC, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PUGET, J. ; Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo de Oliveira</a> ; <b>Reis, Ricardo Augusto da Luz</b> . Jezz: An Effective Legalization Algorithm for Minimum Displacement. In: 28th Symposium on Integrated Circuits and System Design, 2015, Salvador. 2015 28th Symposium on Integrated Circuits and System Design, 2015. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/3dic.2015.7334618" target="_blank"></a>SANTOS, CRISTIANO ; PRIETO, RAFAEL ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; <b>Reis, Ricardo</b> . Graphite-based heat spreaders for hotspot mitigation in 3D ICs. In: 2015 International 3D Systems Integration Conference (3DIC), 2015, Sendai. 2015 International 3D Systems Integration Conference (3DIC). v. 1. p. TS10.4.1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/patmos.2015.7347600" target="_blank"></a>LLANOS, ROGER ; SOUSA, DIEGO ; TERRES, MARCO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> . Energy-efficient Level Shifter topology. In: 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2015, Salvador. 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 148-151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/PATMOS.2015.7347603" target="_blank"></a>GHISSONI, SIDINEI ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, EDUARDO</a> ; <b>Reis, Ricardo</b> . Reusing smaller optimized FFT blocks for the realization of larger power-efficient radix-2 FFTs. In: 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2015, Salvador. 2015 25th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). p. 169-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsi-soc.2015.7314382" target="_blank"></a>Flach, Guilherme ; MONTEIRO, JUCEMAR ; FOGACA, MATEUS ; PUGET, JULIA ; BUTZEN, PAULO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . An Incremental Timing-Driven flow using quadratic formulation for detailed placement. In: 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSISoC), 2015, Daejeon. 2015 IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/dft.2015.7315164" target="_blank"></a>ROSA, FELIPE ; KASTENSMIDT, FERNANDA ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> . A fast and scalable fault injection framework to evaluate multi/many-core soft error reliability. In: 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2015, Amherst. 2015 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS). v. 1. p. 211-214. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0704178744283344" target="_blank">BANDEIRA, V.</a> ; COSTA, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Ricardo Reis</b> . Low Latency FPGA Implementation of Izhikevich-Neuron Model. In: IFIP International Embedded Systems Symposium - IESS, 2015, Foz do Iguaçu. 5th IFIP International Embedded Systems Symposium. Nova Iorque: Springer, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2015.7440267" target="_blank"></a>BARTRA, WALTER CALIENES ; VLADIMIRESCU, ANDREI ; <b>Reis, Ricardo</b> . Bulk and FDSOI Sub-micron CMOS transistors resilience to single-event transients. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 133-136. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2015.7440266" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; MISHRA, VIVEK ; JAIN, PALKESH ; <b>Reis, Ricardo</b> ; Sapatnekar, Sachin S. . Impact on performance, power, area and wirelength using electromigration-aware cells. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 129-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440268" target="_blank"></a>ROSA, F. R. ; BRUM, R. M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L.</a> ; <b>Reis, R.</b> . Impact of dynamic voltage scaling and thermal factors on FinFET-based SRAM reliability. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 137-140. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2015.7440264" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <b>Reis, Ricardo</b> . Process variability in FinFET standard cells with different transistor sizing techniques. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). v. 1. p. 121-124. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>REIS, R. A. L.</b> . Fast Instruction-driven Timing Processor Model for Many-Core Embedded Systems. In: Workshop on Circuits and Systems Design - WCAS, 2015, Salvador. Workshop on Circuits and Systems Design - WCAS. Porto Alegre: SBC, 2015. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/radecs.2015.7365660" target="_blank"></a>CHIELLE, EDUARDO ; ROSA, FELIPE ; RODRIGUES, GENNARO S. ; TAMBARA, LUCAS A. ; Kastensmidt, Fernanda L. ; <b>Reis, Ricardo</b> ; CUENCA-ASENSI, SERGIO . Reliability on ARM Processors against Soft Errors by a Purely Software Approach. In: 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015, Moscow. 2015 15th European Conference on Radiation and Its Effects on Components and Systems (RADECS), 2015. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820314" target="_blank"></a>ZIESEMER, ADRIEL ; <b>Reis, Ricardo</b> ; MOREIRA, MATHEUS T. ; ARENDT, MICHEL E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Automatic layout synthesis with ASTRAN applied to asynchronous cells. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820313" target="_blank"></a>TERRES, MARCO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . Exploring more efficient architectures for Multiple Dynamic Supply Voltage designs. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820310" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Comparing high-performance cells in CMOS bulk and FinFET technologies. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2591513.2591577" target="_blank"></a>ZIESEMER, ADRIEL ; <b>Reis, Ricardo</b> ; MOREIRA, MATHEUS T. ; ARENDT, MICHEL E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L.V.</a> . A design flow for physical synthesis of digital cells with ASTRAN. In: the 24th edition of the great lakes symposium, 2014, Houston. Proceedings of the 24th edition of the great lakes symposium on VLSI - GLSVLSI '14. New York: ACM Press. p. 245. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iccad.2014.7001395" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; MISHRA, VIVEK ; JAIN, PALKESH ; <b>Reis, Ricardo</b> ; Sapatnekar, Sachin S. . A systematic approach for analyzing and optimizing cell-internal signal electromigration. In: 2014 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2014, San Jose. 2014 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). v. 1. p. 486-491. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2660984" target="_blank"></a>TREVISAN, MATHEUS ; ARENDT, MICHEL ; ZIESEMER, ADRIEL ; <b>Reis, Ricardo</b> ; CALAZANS, NEY LAERT VILAR . Automated Synthesis of Cell Libraries for Asynchronous Circuits. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;14. v. 1. p. 1-7. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/I2MTC.2014.6861024" target="_blank"></a>BARTRA, WALTER CALIENES ; <b>Reis, Ricardo</b> . A set of Virtual Instruments to simulate radiation effects in CMOS circuits. In: 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC), 2014, Montevideo. 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings, 2014. v. 1. p. 1643-1646. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/I2MTC.2014.6860989" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0291107015199344" target="_blank">FERLA, TANIA MARA</a> ; Flach, Guilherme ; <b>Reis, Ricardo</b> . A tool to simulate optical lithography in nanoCMOs. In: 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC), 2014, Montevideo. 2014 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings, 2014. v. 1. p. 1471-1474. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2014.6841920" target="_blank"></a>TAMBARA, LUCAS A. ; TONFAT, JORGE L. ; <b>Reis, Ricardo</b> ; Kastensmidt, Fernanda L. ; PEREIRA, EVALDO C. F. ; VAZ, RAFAEL G. ; GONCALEZ, ODAIR L. . Soft error rate in SRAM-based FPGAs under neutron-induced and TID effects. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ETS.2014.6847845" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; BOTH, THIAGO ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">Wirth, Gilson</a> ; <b>Reis, Ricardo</b> ; BRUGUIER, FLORENT ; BENOIT, PASCAL ; TORRES, LIONEL ; FROST, CHRISTOPHER . Aging and voltage scaling impacts under neutron-induced soft error rate in SRAM-based FPGAs. In: 2014 19th IEEE European Test Symposium (ETS), 2014, Paderborn. 2014 19th IEEE European Test Symposium (ETS), 2014. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2014.79" target="_blank"></a>ZIESEMER, ADRIEL MOTA ; <b>Reis, Ricardo Augusto da Luz</b> . Simultaneous Two-Dimensional Cell Layout Compaction Using MILP with ASTRAN. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. v. 1. p. 350-355. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2014.13" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; BELOMO, JOZEANNE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Perfomance Improvement with Dedicated Transistor Sizing for MOSFET and FinFET Devices. In: 2014 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2014, Tampa. 2014 IEEE Computer Society Annual Symposium on VLSI. p. 418-423. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2014.7050077" target="_blank"></a>POSSER, GRACIDI ; MISHRA, VIVEK ; <b>Reis, Ricardo</b> ; Sapatnekar, Sachin S. . Analyzing the electromigration effects on different metal layers and different wire lengths. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 682-685. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2014.7050050" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; ZIMPECK, ALEXANDRA L. ; <b>Reis, Ricardo</b> . Impact of gate workfunction fluctuation on FinFET standard cells. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 574-577. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/icecs.2014.7050086" target="_blank"></a>SANTOS, CRISTIANO ; VIVET, PASCAL ; <b>Reis, Ricardo</b> . Thermal impact of 3D stacking and die thickness: Analysis and characterization of a memory-on-logic 3D circuit. In: 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2014, Marseille. 2014 21st IEEE International Conference on Electronics, Circuits and Systems (ICECS). v. 1. p. 718-721. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsi-soc.2014.7004195" target="_blank"></a>BRUNI, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4863727818159643" target="_blank">RECH, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3272427542645197" target="_blank">TAMBARA, L.</a> ; NAZAR, G. L. ; KASTENSMIDT, F. L. ; <b>Reis, R.</b> ; PACCAGNELL, A. . Power dissipation effects on 28nm FPGA-based System on Chips neutron sensitivity. In: 2014 22nd International Conference on Very Large Scale Integration (VLSISoC), 2014, Playa del Carmen. 2014 22nd International Conference on Very Large Scale Integration (VLSI-SoC). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/patmos.2014.6951893" target="_blank"></a>ROSA, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; RAUPP, THIAGO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b>Reis, Ricardo</b> . Fast energy evaluation of embedded applications for many-core systems. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/patmos.2014.6951859" target="_blank"></a>ZIMPECK, ALEXANDRA L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Evaluating the impact of environment and physical variability on the I&lt;inf&gt;ON&lt;/inf&gt; current of 20nm FinFET devices. In: 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2014, Palma de Mallorca. 2014 24th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS). v. 1. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ims3tw.2014.6997398" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; AZAMBUJA, JOSE RODRIGO ; NAZAR, GABRIEL ; RECH, PAOLO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Reis, Ricardo</b> ; BENFICA, JULIANO ; VARGAS, FABIAN ; BEZERRA, EDUARDO ; FROST, CHRISTOPHER . Measuring the impact of voltage scaling for soft errors in SRAM-based FPGAs from a designer perspective. In: 2014 19th International MixedSignals, Sensors and Systems Test Workshop (IMS3TW), 2014, Porto Alegre. 19th Annual International Mixed-Signals, Sensors, and Systems Test Workshop Proceedings. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/cicc.2014.6946045" target="_blank"></a>SANTOS, CRISTIANO ; VIVET, PASCAL ; MATTER, GENE ; PELTIER, NICOLAS ; KAISER, SYLVIAN ; <b>Reis, Ricardo</b> . Thermal modeling methodology for efficient system-level thermal analysis. In: 2014 IEEE Custom Integrated Circuits Conference CICC 2014, 2014, San Jose. Proceedings of the IEEE 2014 Custom Integrated Circuits Conference. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2014.6908500" target="_blank"></a>CALIENES, WALTER ; <b>Reis, Ricardo</b> ; ANGHEL, COSTIN ; VLADIMIRESCU, ANDREI . Bulk and FDSOI SRAM resiliency to radiation effects. In: 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS), 2014, College Station. 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS). v. 1. p. 655-658. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/3dic.2014.7152163" target="_blank"></a>SANTOS, CRISTIANO ; VIVET, PASCAL ; COLONNA, JEAN-PHILIPPE ; COUDRAIN, PERCEVAL ; <b>Reis, Ricardo</b> . Thermal performance of 3D ICs: Analysis and alternatives. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). v. 1. p. 1-7. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/3dic.2014.7152167" target="_blank"></a>SANTOS, CRISTIANO ; SOUARE, PAPA MOMAR ; DE CRECY, FRANCOIS ; COUDRAIN, PERCEVAL ; COLONNA, JEAN-PHILIPPE ; VIVET, PASCAL ; BORBELY, ANDRAS ; <b>Reis, Ricardo</b> ; BEN JAMAA, HAYKEL ; FIORI, VINCENT ; FARCY, ALEXIS . Using TSVs for thermal mitigation in 3D circuits: Wish and truth. In: 2014 International 3D Systems Integration Conference (3DIC), 2014, Kinsdale. 2014 International 3D Systems Integration Conference (3DIC). p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>Reis, Ricardo A. L.</b> . Dimensionamento de Portas e Assinalamento de Vth Simultâneos usando Relaxação Lagrangiana. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAPUTO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo A. L.</b> . Design Automation for Digital Microfluidic Biochips. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NUNES, LEANDRO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <b>Reis, Ricardo A. L.</b> . Técnicas de Pré-Alocação de Custo Para Roteamento Global de Circuitos VLSI. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; BELOMO, J. ; SAPATNEKAR, S. ; <b>Reis, Ricardo A. L.</b> . Dimensionamento de Transistores para dispositivos MOSFETs e FinFETs. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PEREIRA, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">BUTZEN, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo A. L.</b> . Análise do Desempenho de Circuitos Somadores Tolerantes a Falhas baseado em Projeto Diversitário. In: WorkSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FOGACA, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">BUTZEN, P.</a> ; <b>Reis, Ricardo A. L.</b> . Uma comparação entre schedules de temperatura na meta-heurística Simulated Annealing aplicada a posicionamento de células em circuitos VLSI. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3336084549020128" target="_blank">MACHADO, I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">BUTZEN, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo A. L.</b> . Caracterização Elétrica Automática de Portas Lógicas CMOS Explorando um Algoritmo Guloso. In: WORKSHOP IBERCHIP, 2014, Santiago, Chile. WORKSHOP IBERCHIP, 2014. v. 1. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/aero.2013.6497170" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5922238853240412" target="_blank">GUARESCHI, W.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2507333666306110" target="_blank">AZAMBUJA, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, F.</a> ; <b>Reis, R.</b> ; DURAO, O. ; SCHUCH, N. ; DESSBESEL, G. . Configurable test bed design for nanosats to qualify commercial and customized integrated circuits. In: 2013 IEEE Aerospace Conference, 2013, Big Sky. 2013 IEEE Aerospace Conference. v. 1. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2013.6519063" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . FinFET basic cells evaluation for regular layouts. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2013.6654627" target="_blank"></a>Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Simultaneous gate sizing and V&lt;inf&gt;th&lt;/inf&gt; assignment using Lagrangian Relaxation and delay sensitivities. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). v. 1. p. 84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2013.6654631" target="_blank"></a>Tarrillo, Jimmy ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; KASTENSMIDT, FERNANDA ; <b>Reis, Ricardo</b> ; BRUGUIER, FLORENT ; BOURREE, MORGAN ; BENOIT, PASCAL ; TORRES, LIONEL . Using electromagnetic emanations for variability characterization in Flash-based FPGAs. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 109. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815514" target="_blank"></a>TERRES, MARCO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7787786288035590" target="_blank">BONTORIN, GUILHERME</a> ; <b>Reis, Ricardo</b> . A novel approach to reduce power consumption in level shifter for Multiple Dynamic Supply Voltage. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. p. 715. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815549" target="_blank"></a>ROSA, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, LUCIANO</a> ; <b>Reis, Ricardo</b> ; SASSATELLI, GILLES . Instruction-driven timing CPU model for efficient embedded software development using OVP. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. v. 1. p. 855. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2013.6815370" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7136739696069444" target="_blank">KOLOGESKI, ANELISE</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7725993589355672" target="_blank">CONCATTO, CAROLINE</a> ; MATOS, DEBORA ; GREHS, DANIEL ; MOTTA, TIAGO ; ALMEIDA, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; SUSIN, ALTAMIRO ; <b>Reis, Ricardo</b> . Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip. In: 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013, Abu Dhabi. 2013 IEEE 20th International Conference on Electronics, Circuits, and Systems (ICECS), 2013. p. 125. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/3DIC.2013.6702379" target="_blank"></a>SANTOS, CRISTIANO ; VIVET, PASCAL ; DUTOIT, DENIS ; GARRAULT, PHILIPPE ; PELTIER, NICOLAS ; <b>Reis, Ricardo</b> . System-level thermal modeling for 3D circuits: Characterization with a 65nm memory-on-logic circuit. In: 2013 IEEE International 3D Systems Integration Conference (3DIC), 2013, San Francisco. 2013 IEEE International 3D Systems Integration Conference (3DIC), 2013. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSI-SoC.2013.6673264" target="_blank"></a>NUNES, LEANDRO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <b>Reis, Ricardo</b> . GR-PA: A cost pre-allocation model for global routing. In: 2013 IFIP/IEEE 21st International Conference on Very Large Scale Integration (VLSISoC), 2013, Istanbul. 2013 IFIP/IEEE 21st International Conference on Very Large Scale Integration (VLSI-SoC), 2013. p. 134. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2013.6572398" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3576860518866432" target="_blank">REIMANN, TIAGO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b>Reis, Ricardo</b> . Simultaneous gate sizing and Vt assignment using Fanin/Fanout ratio and Simulated Annealing. In: 2013 IEEE International Symposium on Circuits and Systems (ISCAS), 2013, Beijing. 2013 IEEE International Symposium on Circuits and Systems (ISCAS2013), 2013. p. 2549. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, R.</b> . Tradeoff Between Delay and Area in the Gate Sizing using Geometric Programming. In: Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012, Playa del Carmen. Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2012.6180361" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . Evaluation of process variability on current for nanotechnologies devices. In: 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS), 2012, Playa del Carmen. 2012 IEEE 3rd Latin American Symposium on Circuits and Systems (LASCAS). v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <b>Reis, R.</b> . Low Power 3-2 and 4-2 Adder Compressors Implemented Using ASTRAN. In: Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012, Playa del Carmen. Third IEEE Latin American Symposium on Circuits and Systems ? LASCAS 2012, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, R.</b> . Dimensionamento de Portas Lógicas e de Transistores Minimizando Atraso e Área. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5757943714709622" target="_blank">CHIELLE, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <b>Reis, Ricardo</b> . Soft-Error Probability Due to SET in Clock Tree Networks. In: IEEE CS International Symposium on VLSI, 2012, Amherst. IEEE CS International Symposium on VLSI, 2012. v. 1. p. 338-342. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261256" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, Raul</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">Tonfat, Jorge</a> ; <b>Reis, Ricardo</b> . SET susceptibility estimation of clock tree networks from layout extraction. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2012.6261230" target="_blank"></a>Calienes Bartra, Walter E. ; Kastensmidt, Fernanda L. ; <b>Reis, Ricardo</b> . Simulation of SET faults in a voltage controlled oscillator. In: 2012 13th Latin American Test Workshop LATW, 2012, Quito. 2012 13th Latin American Test Workshop (LATW), 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">Posser, Gracieli</a> ; Flach, Guilherme ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>REIS, R. A. L.</b> . Transistor Sizing and Gate Sizing Using Geometric Programming Considering Delay Minimization. In: 10th IEEE International NEWCAS Conference, 2012, Montreal. 10th IEEE International NEWCAS Conference, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Scartezzini, G. ; <b>REIS, R. A. L.</b> . Synthesis of Transistor Networks as an Option to Standard Cells. In: IWLS ? International Symposium on Logic Synthesis, 2012, Berkekey. IWLS ? International Symposium on Logic Synthesis, 2012. v. 1. p. 89-92. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Calienes Bartra, Walter E. ; <b>REIS, R. A. L.</b> . An Educational Tool Kit for SET and SEU Fault Simulation. In: 9th EWME - European Workshop on Microelectronics Education, 2012, Grenoble. 9th EWME - European Workshop on Microelectronics Education, 2012. v. 1. p. 113-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <b>REIS, R. A. L.</b> . DLS : A Didactic Logic Synthesis Tool. In: 9th EWME - European Workshop on Microelectronics Education, 2012, Grenoble. 9th EWME - European Workshop on Microelectronics Education, 2012. v. 1. p. 18-21. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4019703199454659" target="_blank">Conceição, C.</a> ; <b>REIS, R. A. L.</b> . Quantum Algorithms Simulation on FPGAs. In: VIII Southern Conference on Programmable Logic - SPL Designer's Forum, 2012, Bento Gonçalves. VIII Southern Conference on Programmable Logic - SPL Designer's Forum, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ferla, T. ; Flach, Guilherme ; <b>REIS, R. A. L.</b> . Uma Ferramenta Educacional para o Ensino de Simulated Annealing e Posicionamento. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Calienes Bartra, Walter E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">Kastensmidt, Fernanda Lima</a> ; <b>REIS, R. A. L.</b> . Simulación de Fallas SET en un Oscilador Controlado por Voltaje. In: 18th WORKSHOP IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Scartezzini, G. ; <b>REIS, R. A. L.</b> . Dissipação de Potência em Redes de Transistores versus Células Padrão. In: 18th Workshop IBERCHIP, 2012, Playa del Carmen. 18th Workshop IBERCHIP. Porto Alegre: SBC, 2012. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344435" target="_blank"></a>SANTOS, CRISTIANO ; <b>Reis, Ricardo</b> ; GODOI, GUILHERME ; BARROS, MARCOS ; DUARTE, FABIO . Multi-bit flip-flop usage impact on physical synthesis. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012. p. 57-62. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463640" target="_blank"></a>GHISSONI, SIDINEI ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, EDUARDO</a> ; MONTEIRO, JOSE ; <b>Reis, Ricardo</b> . Efficient area and power multiplication part of FFT based on twiddle factor decomposition. In: 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. v. 1. p. 657-660. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SPL.2012.6211805" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4019703199454659" target="_blank">CONCEICAO, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M.</a> ; <b>Reis, R.</b> . Revisiting Atari 2600 on an FPGA. In: 2012 VIII Southern Conference on Programmable Logic (SPL), 2012, Bento Goncalves. 2012 VIII Southern Conference on Programmable Logic, 2012. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, Ricardo</b> . Gate Sizing using Geometric Programming. In: Second IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. Second IEEE Latin American Symposium on Circuits and Systems. Piscataway: IEEE, 2011. v. 1. p. 657-660. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <b>Reis, Ricardo</b> . Diseño y Verificación de un Motor de Clasificación de Capa 2 MAC Ethernet para un Conmutador Gigabit Ethernet. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIMANN, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <b>Reis, Ricardo</b> . Desempenho de Algoritmos de Roteamento em Diferentes Cenários de Interconexão. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; GUIMARAES, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, Ricardo</b> . Estudo da Qualidade do Leiaute de Células Geradas Automaticamente. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1025928877570302" target="_blank">BARTRA, W.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b>Reis, Ricardo</b> . Pacote de Simulação de SETs e SEUs utilizando LabVIEW. In: 17th WORKSHOP IBERCHIP, 2011, Bogotá. 17th Workshop Iberchip. Porto Alegre: SBC, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>139. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2011.5985930" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b>REIS, R. A. L.</b> . Functional Verification of Logic Modules for a Gigabit Ethernet Switch. In: LATW - IEEE Latin American Test Workshop, 2011, Porto de Galinhas. LATW - IEEE Latin American Test Workshop, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>140. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2011.5938108" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Design Automation of Transistor Networks, a New Challenge. In: IEEE International Symposium on Circuits and Systems, 2011, Rio de Janeiro. 2011 IEEE International Symposium on Circuits and Systems, 2011. v. 1. p. 2485-2488. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>141. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2011.92" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>REIS, R. A. L.</b> . Gate Sizing Minimizing Delay and Area. In: IEEE Computer Society Annual Symposium on VLSI, 2011, Chennai. IEEE Computer Society Annual Symposium on VLSI, 2011. v. 1. p. 315-316. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>142. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Power Consumption & Reliability in NanoCMOS. In: 11th IEEE Conference on Nanotechnology, 2011, Portland. 11th IEEE Conference on Nanotechnology, 2011. v. 1. p. 711-714. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>143. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020902" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>REIS, R. A. L.</b> . One-Iteration Linear System Solver for Quadratic Placement. In: 24th Symposium on Integrated Circuits and System Design, 2011, João Pessoa. 24th Symposium on Integrated Circuits and System Design, 2011. v. 1. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>144. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1025928877570302" target="_blank">BARTRA, W.</a> ; <b>REIS, R. A. L.</b> . SET and SEU Simulation Toolkit for LabVIEW. In: RADECS- Conference on Radiation Effects on Components and Systems, 2011, Sevilla. RADECS- Conference on Radiation Effects on Components and Systems, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>145. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3603635039477008" target="_blank">Chipana, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <b>REIS, R. A. L.</b> ; Guthaus, M. . SET Susceptibility Analysis in Buffered Tree Clock Distribution Networks. In: RADECS- Conference on Radiation Effects on Components and Systems, 2011, Sevilla. RADECS- Conference on Radiation Effects on Components and Systems, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>146. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9459292307792671" target="_blank">GHISSONI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J.</a> ; <b>Reis, R.</b> . Combination of Constant Matrix Multiplication and Gate-Level Approaches for Area and Power Efficient Hybrid Radix-2 DIT FFT Realization. In: ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011, Beirut. ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011. v. 1. p. 567-570. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>147. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Scartezzini, G. ; <b>Reis, R.</b> . Power Consumption in Transistor Networks Versus in Standard Cells. In: ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011, Beirut. ICECS 2012 - Internacional Conference on Electronic Circuits and Systems, 2011. v. 1. p. 740-743. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>148. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VTS.2010.5469568" target="_blank"></a>VASQUEZ, J. ; CHAMPAC, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <b>Reis, Ricardo A. L.</b> ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Low-sensitivity to Process Variations Aging Sensor for Automotive Safety-Critical Applications. In: VTS - VLSI Test Symposium, 2010, Santa Cruz. Proceedings of VTS 2010, 2010. v. 1. p. 238-243. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>149. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guthaus, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, Ricardo A. L.</b> . Non-Uniform Clock Mesh Optimization with Linear Programming Buffer Insertion. In: Design Automation Conference - DAC, 2010, Anaheim. 47th Design Automation Conference - DAC, 2010. v. 1. p. 74-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>150. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>REIS, R. A. L.</b> . An Overhead-Free Mesh-Buffer Displacement Optimization Strategy. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. IEEE Computer Society Annual Symposium on VLSI, 2010. v. 1. p. 282-287. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>151. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9108627758692949" target="_blank">CAVALHEIRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>REIS, R. A. L.</b> . Logical Core Algorithm: Improving Global Placement. In: IEEE Computer Society Annual Symposium on VLSI, 2010, Kefalonia. IEEE Computer Society Annual Symposium on VLSI, 2010. v. 1. p. 69-73. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>152. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2010.5560237" target="_blank"></a>Bastos, Rodrigo Possamai ; SICARD, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; RENAUDIN, M. ; <b>REIS, R. A. L.</b> . Evaluating Transient-Fault Effects on Traditional Implementations of the C-element. In: IEEE International On-Line Test Symposium, 2010, Corfu. IEEE International On-Line Test Symposium, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>153. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2010.5560241" target="_blank"></a>VASQUEZ, J. ; CHAMPAC, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <b>REIS, R. A. L.</b> ; SEMIAO, J. ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Predictive Error Detection by On-line Aging Monitoring. In: IEEE International On-Line Test Symposium, 2010, Corfu. IEEE International On-Line Test Symposium, 2010. v. 1. p. 9-14. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>154. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; REIMANN, T. ; <b>REIS, R. A. L.</b> . The Fidelity Property of the Elmore Delay Model in Actual Comparison of Routing Algorithms. In: IEEE International Conference on Computer Design - ICCD, 2010, Amsterdam. IEEE International Conference on Computer Design - ICCD, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>155. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Microelectronics Education in the South of Brazil and Outcomes. In: 8th European Workshop on Microelectronics Education- EWME, 2010, Darmstadt. 8th European Workshop on Microelectronics Education- EWME, 2010. v. 1. p. 7-11. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>156. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>REIS, R. A. L.</b> . A Study on Clock Mesh Size Selection. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>157. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1389878856201800" target="_blank">CORREA, G.</a> ; <b>REIS, R. A. L.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A MIPS-based ASIP to Accelerate the Inverse Hadamard Tranform for H.264/AVC Video Coding. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>158. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VASQUEZ, J. ; CHAMPAC, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <b>REIS, R. A. L.</b> ; TEIXEIRA, I. ; SANTOS, M. ; TEIXEIRA, J. . Delay Sensing for Parametric Variations and Defects Monitoring in Safety-Critical Applications. In: IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010, Foz do Iguaçu. IEEE Latin American Symposium on Circuits and Systems - LASCAS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>159. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIMANN, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <b>REIS, R. A. L.</b> . Routing Algorithms Performance in Different Routing Scopes. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>160. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6759598687328322" target="_blank">TONFAT, J.</a> ; <b>REIS, R. A. L.</b> . Design and Verification of a Layer-2 Ethernet Mac Classification Engine for a Gigabit Ethernet Switch. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>161. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1103704500568017" target="_blank">POSSER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; GUIMARAES, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>REIS, R. A. L.</b> . A Study on Layout Quality of Automatic Generated Cells. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>162. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9459292307792671" target="_blank">GHISSONI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; AKSOY, L. ; MONTEIRO, J. C. ; <b>REIS, R. A. L.</b> . Radix-2 Decimation in Time (Dit) FFT Implementation Based on Matrix-Multiple Constant Multiplication Approach. In: IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010, Atenas. IEEE International Conference on Electronics, Circuits and Systems, ICECS, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>163. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6268652442201954" target="_blank">GUEX, J.</a> ; <b>Reis, Ricardo</b> . Estudo do Impacto da Variabilidade em um Conjunto de Blocos Básicos Para Composição de Leiautes Regulares. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>164. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIMANN, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <b>Reis, Ricardo</b> . On Methods for Extraction of Typical Linear Driver Resistance. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>165. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FRANK, H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b>Reis, Ricardo</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> . Somadores Tolerantes a Falhas Usando BSD e Codificação 1 de 3. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>166. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1025928877570302" target="_blank">BARTRA, W.</a> ; Osorio, M. ; CARDENAS, C. S. ; <b>Reis, Ricardo</b> . Síntesis Física del Módulo de División de N bits con Segmentación v1.10. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>167. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b>Reis, Ricardo</b> . Migração de Circuitos VLSI 2D para 3D Dirigida a Redução de Interconexões Verticais (TSV). In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>168. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUIMARAES, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0011651263573884" target="_blank">CORREA, U.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b>Reis, Ricardo</b> . Estimador de Potência e Atraso em Standard-Cells Utilizando Redes Neurais Artificiais. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>169. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1622701902188058" target="_blank">Moreira, T.</a> ; GUIMARAES, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5548205054206839" target="_blank">WEHRMEISTER, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7437115504621985" target="_blank">PEREIRA, Carlos Eduardo</a> ; <b>Reis, Ricardo</b> . Acelerador em Hardware para Resolução do Despacho de Métodos Polimórficos em Programas Java. In: 16th WORKSHOP IBERCHIP, 2010, Foz do Iguaçu. 16th WORKSHOP IBERCHIP. Porto Alegre: SBC, 2010. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>170. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; VIOLANTE, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; REORDA, M. S. . Recovery Scheme for Hardening System on Programmable Chips. In: 10Th Latin American Test Workshop, 2009, Buzios. 10Th Latin American Test Workshop, 2009. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>171. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Measuring the Effectiveness of Symmetric and Asymmetric Transistor Sizing for Single Event Transient Mitigation in CMOS 90nm Technologies. In: 10Th Latin American Test Workshop, 2009, Buzios. 10Th Latin American Test Workshop, 2009. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>172. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9459292307792671" target="_blank">GHISSONI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Otimização de Consumo de Potência e Atraso para Circuitos CMOS Utilizando SCCGs com Topologia Anti-Radiação. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 77-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>173. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Algoritmo de Particionamento Iterativo de Células e Pinos de I/O para Circuito VLSI 3D. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 103-106. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>174. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9108627758692949" target="_blank">CAVALHEIRO, L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Técnica de Posicionamento Dirigido à Redução de Caminhos Críticos. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 111-115. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>175. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6952332174428769" target="_blank">LIMA, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . PlaceDL: Uma Nova Técnica de Espalhamento de Células para Posicionamento Quadrático. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 116-121. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>176. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um método de Otimização para o deslocamento de buffers em redes de relógio do tipo malha. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 122-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>177. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Leiautes Regulares Baseados em Matrizes de Células. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 127-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>178. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIMANN, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Analysis of Predictive Parameters for RC Interconnect Networks. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 133-137. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>179. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUIMARAES, D. ; FRANK, H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Utilizando um Fluxo ASIC para Integração de um Multiplicador Wallace Tree no Datapath de um Processador RISC. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 334-337. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>180. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Avaliando a Eficiência do Redimensionamento Simétrico e Assimétrico de Transistores para a Redução de Single Event Effects em uma Tecnologia 90nm CMOS. In: 15th Workshop Iberchip, 2009, Buenos Aires. 15th Workshop Iberchip. Buenos Aires: Ediciones Cientificas Americanas, 2009. v. 1. p. 453-458. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>181. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REORDA, M. S. ; VIOLANTE, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Low-Cost SEE Mitigation Solution For Soft-Processors Embedded in Systems on Programmable Chips. In: 13th DATE - IEEE/ACM Design, Automation and Test in Europe, 2009, Nice. 13th DATE- IEEE/ACM Design, Automation and Test in Europe. Boston: ACM, 2009. v. 1. p. 352-357. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>182. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; MONNEY, Y. ; SICARD, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; RENAUDIN, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Methodology to Evaluate Transient-Fault Effects on Asynchronous and Synchronous Circuits. In: 14th IEEE European Test Symposium- ETS, 2009, Sevilha. 14th IEEE European Test Symposium- ETS. Piscataway: IEEE, 2009. v. 1. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>183. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; MONNEY, Y. ; SICARD, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; RENAUDIN, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparing Transient-Fault Effects on Synchronous and on Asynchronous Circuits. In: IEEE International On-Line Test Symposium, 2009, Sesimbra. IEEE International On-Line Test Symposium. Piscataway: IEEE, 2009. v. 1. p. 9-14. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>184. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VASQUEZ, J. ; CHAMPAC, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; TEIXEIRA, C. ; SANTOS, M. ; TEIXEIRA, J. . Built-In Aging Monitoring for Safety-Critical Applications. In: IEEE International On-Line Test Symposium, 2009, Sesimbra. IEEE International On-Line Test Symposium. Piscataway: IEEE, 2009. v. 1. p. 29-34. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>185. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Protecting Digital Circuits Against Hold Time Violation Due to Process Variability. In: 22nd Symposium on Integrated Circuits and System Design - SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and System Design - SBCCI. New York: ACM, 2009. v. 1. p. 309-314. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>186. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, É. F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Resource-and-time-aware Test Strategy for Configurable Quaternary Logic Blocks. In: 22nd Symposium on Integrated Circuits and System Design - SBCCI, 2009, Natal. 22nd Symposium on Integrated Circuits and System Design - SBCCI. New York: ACM, 2009. v. 1. p. 121-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>187. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9459292307792671" target="_blank">GHISSONI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; MONTEIRO, J. C. . Analysis of Power Consumption Using a New Methodology for the Capacitance Modeling of Complex Logic Gates. In: 19th International Workshop on Power and Timing Modeling, Optimization and Simulation - PATMOS, 2009, Delft. 19th International Workshop on Power and Timing Modeling, Optimization and Simulation - PATMOS, 2009. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>188. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analyzing Transistor Size and Folding Method for Radiation Hardening. In: RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009, Bruges. RADECS- 10th European Conference on Radiation and Its Effects on Components and Systems, 2009. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>189. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REORDA, M. S. ; VIOLANTE, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An On-Board Data-Handling Computer for Deep-Space Exploration Built Using Commercial-Of-The-Shelf SRAM-Based FPGAs. In: DFT - 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2009, Chicago. DFT - 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. Piscataway: IEEE, 2009. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>190. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> . Protecting Against Flip-Flop Hold Time Violations Due to Process Variations. In: LATW 2008 - IEEE Latin American Test Workshop, 2008, Puebla. LATW 2008 - IEEE Latin American Test Workshop. Loa Alamitos, USA: IEEE Computer Society, 2008. v. 1. p. 113-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>191. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Executando Posicionamento Analítico em GPUs. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1. p. 20-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>192. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Algoritmo para Evitar vias 3D em Caminhos Críticos. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>193. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Uma Proposta para o Assinalamento de Pads de I/O e Redução de Vias em Circuitos 3D Baseada em Informações da Estrutura do Circuito. In: Iberchip 2008, 2008, Puebla. 14th Workshop Iberchip 2008, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>194. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . SET-Factor: An Analysis and Design Tool to Reduce SET Sensitivity in Integrated Circuits. In: ETS 2008- 13th IEEE European Test Symposium, 2008, Verbania, Italia. ETS 2008 - 13th IEEE European Test Symposium. Los Alamitos, USA: IEEE Computer Society, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>195. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4697985576961499" target="_blank">Fonseca, R.</a> ; Mezzomo, C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Novel Scheme to Reduce Short-circuit Power in Mesh-based Clock Architectures. In: SBCCI - 21th Symposium on Integrated Circuits and System Design, 2008, Gramado. SBCCI - 21th Symposium on Integrated Circuits and System Design. New York: ACM Press, 2008. v. 1. p. 117-122. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>196. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ANGHEL, L. . An Analysis and Design Technique to Reduce SET Sensitivity in Combinational Integrated Circuits. In: IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration, 2008, Rhodes, Greece. IFIP/IEEE VLSI-SoC2008, International Conference on Very Large Scale Integration. USA: IEEE, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>197. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A SBC de 1993 a 1997. In: 38º SECOMU (28º Congresso da SBC), 2008, Belém. 38º SECOMU- Memória dos Presidentes. Porto Alegre: SBC, 2008. v. 1. p. 23-33. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>198. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Physical Design Automation at Transistor Level. In: IEEE NORCHIP, 2008, Tallin. 26th Norchip Conference, 2008. v. 26. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>199. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; VIOLANTE, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; REORDA, M. S. . Recovery Scheme for Hardening System on Programmable Chips. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. Second International Workshop onn Dependable Circuit Design, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>200. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analysis of Single Event Effects for Different Angles and Impact Regions at a NMOS 90 nm 3D Device. In: DECIDE- Second International Workshop onn Dependable Circuit Design, 2008, Playa del Carmen. Second International Workshop onn Dependable Circuit Design, 2008. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>201. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HORNA, C. ; RAMOS, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Implementação e Validação de IP Soft Cores para Interfaces Ethernet 10/100 e 1000 Mbps Sobre Dispositivos Reconfiguráveis. In: Iberchip 2007, 2007, Lima. 13th Workshop Iberchip 2007. New York: Proceedings, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>202. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F</a> ; ORTIZ, . ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Avaliando o Impacto de Técnicas de Codificação de Dados Sobre o Consumo de Potência em Networks-On-Chip. In: Iberchip 2007, 2007, Lima. 13th Workshop Iberchip, 2007. v. 1. p. 413-418. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>203. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANMARI, R. ; LEVEUGLE, R. ; ANGHEL, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Set Fault Injection Methods in Analog Circuits: Case Study. In: LATW 2007, 2007, Cuzco. 8th Latin-American Test Workshop, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>204. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Variability of Flip-Flop Race Immunity in 130nm and 90nm CMOS Technologies. In: LATW 2007 - IEEE Latin American Test Workshop, 2007, Cuzco. 8th Latin-American Test Workshop, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>205. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1231996.1232024" target="_blank"></a>HENSTSCHKE, Renato ; NARASIMHAM, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Maze Routing Steiner Trees With Effective Critical Sink Optimization. In: ISPD2007 - ACM/IEEE International Symposium on Physical Design, 2007, Austin. ACM International Symposium on Physical Desing, 2007. v. 1. p. 135-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>206. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, L.</a> ; GUERIN, X. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; CHAC, S. ; JERRAYA, A. . Reducing Fine-geain Communication Overhead in Multithread Code Generation for Heterogeneous MPSoC. In: SCOMP 2007, 2007, Nice. SCOMP 2007, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>207. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2007.102" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0252235892796385" target="_blank">SILVA, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Yield Analysis by Error Propagation Using Higher Order Derivatives Considering WD and D2D Variations. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. v. 1. p. 86-91. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>208. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2007.1" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0581990073642132" target="_blank">PINTO, F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . 3D-Vias Aware Quadratic Placement for 3D VLSI Circuits. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. p. 67-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>209. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2007.58" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F</a> ; ORTIZ, . ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Inserting Data Encoding Techniques into NoC-Based Systems. In: ISVLSI 2007, 2007, Porto Alegre. IEEE Computer Society Annual Symposium on VLSI, 2007. v. 1. p. 299-304. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>210. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2007.378497" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Channel Based Routing in Channel-less Circuits. In: ISCAS 2007 - IEEE International Symposium on Circuits and Systems, 2007, New Orleans. IEEE International Symposium on Circuits and Systems, 2007. v. 1. p. 2036-2039. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>211. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MSE.2007.5" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; Lautenschläger, W. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A CAL Tool to Aid the Understanding of Logic Synthesis. In: MSE2007, IEEE Microelectronics Systems Education, 2007, San Diego. IEEE Microelectronics Systems Education, 2007. v. 1. p. 49-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>212. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MSE.2007.19" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Educational Tool for Design Automation of CMOS Cells. In: MSE 2007, IEEE Microelectronics Systems Education, 2007, San Diego. IEEE Microelectronics Systems Education, 2007. v. 1. p. 149-150. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>213. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1284480.1284510" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Cell Placement on Graphics Processing Unit. In: SBCCI - 20th Symposium on Integrated Circuits and System Design, 2007, Rio de Janeiro. 20th Symposium on Integrated Circuits and System Design, 2007. v. 1. p. 87-92. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>214. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402479" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0252235892796385" target="_blank">SILVA, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Obtainint Delay Distribution of Dynamic Logic Circuits by Error Propagation at The Electrical Level. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 94-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>215. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402476" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; BREDERLOW, R. ; PACHA, C. . Statistical Analysis of Systematic and Random Variability of Flip-Flop Race Immunity in 130nm and 90 nm CMOS Technologies. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. p. 78-83. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>216. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSISOC.2007.4402483" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Transistor Level Automatic Layout Generator for non-Complementary CMOS Cells. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 116-121. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>217. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/0.1109/vlsisoc.2007.4402520" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3627488233186982" target="_blank">Ziesemer, A.</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Efficient Timing Closure with a Transistor Level Design Flow. In: IFIP/CEDA VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007, Atlanta, USA. VLSI-SoC2007, International Conference on Very Large Scale Integration, 2007. v. 1. p. 312-315. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>218. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> . Logic and Physical Synthesis of Cell Arrays. In: IEEE ICECS - 14th International Conference on Electronics, Circuits and Systems, 2007, Marrakesh. 14th International Conference on Electronics, Circuits and Systems, 2007. v. 1. p. 1292-1295. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>219. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; GLESNER, Manfred . Reducing the Power Consumption in Networks-on-Chip through Data Coding Schemes. In: iEEE ICECS - 14th International Conference on Electronics, Circuits and Systems, 2007, marrakesh. 14th International Conference on Electronics, Circuits and Systems, 2007. v. 1. p. 1007-1010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>220. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; VIOLANTE, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; REORDA, M. S. . An experimental analysis of the lockstep architecture on the LEON case study. In: First International Workshop on Dependable Circuit Design - DECIDE 2007, 2007, Buenos Aires. First International Workshop on Dependable Circuit Design - DECIDE 2007. Grenoble: INPG, 2007. v. 1. p. 69-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>221. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3034460910130156" target="_blank">ASSIS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. In: First International Workshop on Dependable Circuit Design - DECIDE 2007, 2007, Buenos Aires. First International Workshop on Dependable Circuit Design - DECIDE 2007. Grenoble: INPG, 2007. v. 1. p. 13-18. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>222. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8036057109343348" target="_blank">ROLT, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analyzing the Effect of CMOS Process Variability on the SRAM Cell Sensitivity to SEU. In: 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006, Buenos Aires. 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006. p. 89-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>223. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MENEZES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> . A Regular Layout Approach for ASICs. In: ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006, Karlsruhe, Germany. ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006. p. 424-425. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>224. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; ORTIZ, . ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Evaluating the Impact of Data Encoding Techniques on the Power Consumption in Networks-on-Chip. In: ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006, Karlsruhe, Germany. ISVLSI 2006 - IEEE Computer Society Annual Symposium on VLSI, 2006. p. 426-427. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>225. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Luciano Agostini</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> . Safe Path-Based Hierarchical Functional Timing Analysis by Considering Block Arrival Times. In: ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006, Play del Carmem. ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>226. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MENEZES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> . Design of Regular Layouts to Improve Predictability. In: ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006, Play del Carmem. ICCDCS 2006. IEEE 6th International Caribbean Conference on Devices, Circuits and Systems, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>227. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Channel Based Routing in Channel-less Circuits. In: IEEE International Symposium on Circuits and Systems, ISCAS2006, 2006, Kos. IEEE International Symposium on Circuits and Systems, ISCAS2006, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>228. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ANGHEL, L. . Phase-Locked Loop Automatic Layou Generation and Transient Fault Injection Analysis: A Case Study. In: IOLTS2006, 2006, Como. IEEE - On-Line Test Symposium. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>229. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: IOLTS2006, 2006, Como, Italia. IEEE On-Line Test Symposium. IEEE Press, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>230. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Design of a Robust 8-Bit Microprocessor to Soft Single Event Effects. In: LATW 2006, 2006, Buenos Aires. 7th Latin-American Test Workshop - LATW 2006 Digest of Papers, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>231. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Algorithm for I/O Pins Partitioning Targeting 3D VLSI Integrated Circuits. In: 49th IEEE International Midwest Symposium on Circuits and Systems, 2006, San Juan - Porto Rico. 49th IEEE International Midwest Symposium on Circuits and Systems. IEEE Press. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>232. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Algoritmo para o Particionamento de Pinos de I/O em Circuitos VLSI 3D. In: Conferencia Latino Americano de Informatica - CLEI2006, 2006, Santiago, Chile. Conferencia Latino Americano de Informatica - CLEI2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>233. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; ORTIZ, . ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Adaptive Coding in Networks-on-Chip: Transition Activity Reduction versus Power Overhead of the Codec Circuitry. In: PATMOS'06, 2006, Montpellier. 16th International Workshop on Power and Timing Modeling, Optimization and Simulation. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>234. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> . Considering Zero-Arrival Time and Block-Arrival Time in Hierarchical Functional Timing Analysis. In: PATMOS'06, 2006, Montpellier. 16th International Workshop on Power and Timing Modeling, Optimization and Simulation. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>235. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; BREDERLOW, R. ; PACHA, C. . Statistical Characterization of Hold Time Violations in 130nm CMOS Technology. In: ESSCIRC2006, 2006, Montreux, Switzerland. 32rd European Dolid-State Circuits Conference. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>236. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENSTSCHKE, Renato ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Algorithm for I/O Partitioning Targeting 3D Circuits and Its Impact on 3D-Vias. In: IFIP VLSI-Soc 2006, 2006, Nice. IFIP VLSI-Soc 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>237. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Transistor-Level Layout Generation Strategy for Static CMOS Circuits. In: ICECS2006, 2006, Nice. 13th IEEE International Conference on Electronics, Circuits and Systems. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>238. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . orBDDs Direct Mapping for Structured Logic Circuits. In: ICECS2006, 2006, Nice. IEEE International Conference on Electronics, Circuits and Systems. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>239. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Unbalacing the I/O Pins Partitioning for Minimizing Inter-Tier Vias in 3D VLSI Circuits. In: ICECS2006, 2006, Nice. 13th IEEE International Conference on Electronics, Circuits and Systems. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>240. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, Lisane Brisolara de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4970009027814810" target="_blank">BECKER, Leandro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7109472962613397" target="_blank">WAGNER, Flavio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7437115504621985" target="_blank">PEREIRA, Carlos Eduardo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparing High-level Modeling Approaches for Embedded System Design. In: ASPDAC- Asian South-Pacific Design Automation Conference, 2005, Shangai. ASPDAC- Asian South-Pacific Design Automation Conference, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>241. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Incremental Timing Optimization for Automatic Layout Generation. In: IEEE International Symposium on Circuits and Systems, ISCAS2005, 2005, Kobe. IEEE International Symposium on Circuits and Systems, ISCAS2005, 2005. p. 3567-3570. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>242. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . On Implementing a Soft Error Hardening Technique By Using an Automatic Layout Generator: Case Study.. In: 11th IEEE International On-Line Testing Symposium - IOLTS 2005, 2005, Saint Raphael. 11th IEEE International On-Line Testing Symposium - IOLTS 2005, 2005. p. 29-34. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>243. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; MURGAN, T. ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Consistency Control in Data-driven Design Automation Environments. In: IEEE 6th International Symposium on Signals Circuits and Systems - ISSCS 2005, 2005, Iasi. IEEE 6th International Symposium on Signals Circuits and Systems - ISSCS 2005, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>244. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Effects of Using a Pin-to-Pin Delay Model on a Library-Free Transistor/Gate Sizing Scheme. In: 48th IEEE International Midwest Symposium on Circuits & Systems, 2005, Cincinnati. 8th IEEE International Midwest Symposium on Circuits & Systems, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>245. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1745194055679908" target="_blank">WIRTH, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analyzing Transient Fault Effects in the Periphery Logic of SRAM Memories. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 46-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>246. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3355679052988154" target="_blank">NEVES, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5710661260929316" target="_blank">Braga, M</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Luciano Agostini</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> . Hierarchical Timing Analysis Selective Critical Path Sensitization. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 65-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>247. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Soft Error Circuit Hardening Techniques Implementation Using an Automatic Layout Generator. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 175-180. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>248. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5446996798632062" target="_blank">Beck, A.</a> ; HENSTSCHKE, Renato ; MATTOS, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Fast and Efficient Test Generation for Embedded Stack Processors. In: 6th Latin-American Test Workshop - LATW 2005, 2005, Salvador. 6th Latin-American Test Workshop - LATW 2005, 2005. p. 331-336. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>249. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Embedding Version-Based Asynchronous Collaboration Support in A Design Data Model Implemented As Object-Oriented Framework. In: 3rd Workshop on Challenges in Collaborative Engineering CCE05, 2005, Sopron, Hungary. 3rd Workshop on Challenges in Collaborative Engineering CCE05, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>250. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4965251596711702" target="_blank">Bastos, R</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing Low Power Embedded Software for Mass-Produced Microprocessor by Using a Loop Table in On-Chip Memory. In: PATMOS 2005, 2005, Leuven, Belgium. PATMOS 2005, 2005. p. 59-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>251. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; ANGHEL, L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Transistor Placement Technique Using Genetic Algorithm and Analytical Programming. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 559-564. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>252. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; SUZIN, . ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Modeling the Traffic Effect for the Application Cores Mapping Problem onto NoCs. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 391-396. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>253. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2248193157231211" target="_blank">OLIVEIRA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9584454064042610" target="_blank">MONTEIRO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 78-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>254. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . BLUE MACAW: A Didactic Placement Tool using Simulated Annealing. In: IFIP VLSI-SoC 2005, 2005, Perth. IFIP VLSI-SoC 2005, 2005. p. 37-47. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>255. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; SUZIN, . ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, N.</a> . Mapping Embedded Systems onto NoCs - The Traffic Effect on Dynamic Energy Estimation. In: 18th Symposium on Integrated Circuits and System Desing, 2005, Florianopolis. Chip on the Island, 2005. p. 196-201. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>256. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7109472962613397" target="_blank">Wagner, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Design of Very Deep Pipelined Multipliers for FPGAs. In: Designer?s Forum, DATE2004, 2004, Paris. Proceedings, 2004. v. 3. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>257. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5446996798632062" target="_blank">Beck, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5546692436888264" target="_blank">Mattos, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Using Genetic Algorithms to Accelerate Automatic Software Generation for Microprocessor Functional Testing. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 37-42. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>258. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Improving the Use of Reed-Solomon Codes to Increase Fault-tolerance in Very Deep Sub-Micron Integrated Circuits. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 56-59. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>259. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Path Delay Fault Test Generation Using Exact Floating Mode Sensitization. In: 5th Latin- American Test Workshop - LATW 2004, 2004, Cartagena. Proceedings LATW 2004, 2004. v. 1. p. 174-177. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>260. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9078785342700446" target="_blank">GIRARDI, A.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Uma Ferramenta para Geração Automática de Módulos de Memórias ROM. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 1. p. 126-127. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>261. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Blue Macaw: A Didactic Placement Tool Using Simulated Annealing. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>262. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3372316976071537" target="_blank">Silva, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7109472962613397" target="_blank">Wagner, F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Implementação em FPGA de um Multiplicador de Ponto Flutuante com Pipeline Profundo. In: 10th Workshop Iberchip, 2004, Cartagena. Proceedings, 2004. v. 10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>263. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> . Physical Design Methodologies for Performance Predictability and Manufacturability. In: ACM 2004 International Conference Computing Frontiers, 2004, Ischia. Proceedings, 2004. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>264. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing and Testing Fault-Tolerant Techniques for SRAM-based FPGAs.. In: ACM 2004 International Conference on Computing Frontiers, 2004, Ischia. Proceedings, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>265. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; GLESNER, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6374279398246756" target="_blank">Kreutz, M.</a> ; SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . UML-Driven Design Space Delimitation and Exploratation: A Case Study on Networks-on-Chip. In: IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, DDECS2004, 2004, Tatranská Lomnica. Proceedings, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>266. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Inproving Fault Tolerance to Radiation Effects in Integrated Systems, WTF2004. In: V Workshop de testes e Tolerância a Falhas, 2004. Proceedings, 2004. p. 115-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>267. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6642246457142692" target="_blank">BASTIAN, Fabricio Biolo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Transistor Folding Algorithm Applied to an Automatic Full-Custom Layout Generation Tool. In: PATMOS- 14th International Workshop on Power and Timing Modeling, Optimization and Simulation, 2004, Santorini. LNCS Lecture Notes in Computer Science, 2004. v. 3254. p. 732-741. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>268. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> . Parallel Simulated Anneling Algoritms for Computer Aided Design. In: 19th South Symposium on Microeletrônics, 2004, São Miguel das Missões. 19th South Symposium on Microeletrônics, 2004. p. 129-133. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>269. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> . Analysis of Transient Faults Effects in SRAM Memory. In: 19th South Symposium on Microeletrônics, 2004, São Miguel das Missões. 19th South Symposium on Microeletrônics, 2004. p. 150-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>270. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MUNZEL, V. J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Study About Optimun Size of Pipeline Stages in Altera's FPGAs. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>271. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Cell Placer for Matrix Regular Layouts. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 59-64. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>272. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2832931897402163" target="_blank">FLACH, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . lgorithms for Improvement of RotDL router. In: 19th South Symposium on Microeletronics, 2004, São Miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 59-64. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>273. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6642246457142692" target="_blank">BASTIAN, Fabricio Biolo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Parametrizable Folding Algorithm Applied to an automatic Layout Generation Tool. In: 19th South Symposium on Microeletronics, 2004, São miguel das Missões. 19th South Symposium on Microeletronics, 2004. p. 71-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>274. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Functional Timing Analysis Using ATPG Techniques. In: 4th Latin-American Test Workshop - LATW'2003, 2003, Natal. Proceddings. Porto Alegre: UFRGS, 2003. v. 1. p. 92-97. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>275. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Single Event Upset Mitigation Techniques for SRAM-based FPGAs. In: 4th Latin-American Test Workshop - LATW, 2003, Natal. Proceedings, 2003. v. 1. p. 112-117. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>276. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing a Fault Tolerant AES Rijndael Soft IP Core. In: 4th Latin-American Test Workshop - LATW, 2003, Natal. 4th Latin-American Test Workshop - LATW, 2003. v. 4. p. 136-141. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>277. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> . Multiple Bit Upset Tolerant SRAM Memory. In: 4th latin-American Test Workshop - LATW, 2003, Natal. 4th latin-American Test Workshop - LATW, 2003. v. 1. p. 118-123. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>278. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Reducing Pin and Area Overhead in Fault-Tolerant FPGA-based Designs. In: IEEE 11th International Symposium on Field Programmable Gate Arrays, 2003, Monterey. Proceedings, 2003. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>279. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Low Device Occupation IP to Implement Rijndael Algorithm. In: DATE - Design, Automation and Test in Europe: Designers Forum, 2003, Munich. DATE 2003 Designer´s Forum. Los Alamitos: IEEE Computer Society, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>280. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; LUBITZ, F ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; GLESNER, Manfred . Ubiquitous Access to Reconfigurable Hardware: Application Scenarios and Implementation Issues. In: DATE - Design, Automation and Test in Europe, 2003, Munich. Proceedings. Los Alamitos: IEEE Computer Society, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>281. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; FIRENTIN, Diogo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparação de Posicionamento Simulated Annealing e Quadrantura no Gerador Automático de Macro-Moléculas. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>282. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; FIRENTIN, Diogo ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Uma comparação do Processo de LOw Anneling com High Anneling Aplicado ao Posicionamento de Células. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003. p. 1-7. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>283. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Computational Infraestructure for the Collaborative Design of Integrated System in a Distributed Environment. In: CCE03 - Challenges in Collaborative Engineering, 2003, Pozna. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>284. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Plic-Plac: A Novel Constructive Algorithm for Placement. In: IEEE iNTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 2003, BANGKOK. IEEE iNTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. Los Alamitos: IEEE Circuits and Systems Society, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>285. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASACURTA, Alexandre ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1794231232150051" target="_blank">ALMEIDA, M</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Visual Simulation Tool at Layout Level. In: IEEE Microelectronics System Education, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 110-111. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>286. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; GLESNER, Manfred ; ALCANTARA, Giuliana ; HORMANN, Stefan ; STEINMETZ, Ralf . Reducing Authoring Costs of Online Training in Microelectronics Design by Reusing Design Documentation Content. In: IEEE Microelectronics System Education, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. p. 57-58. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>287. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing Fault Tolerant Systems into SRAM-based FPGA´s. In: IEEE/ACM DAC, 2003, Anaheim. Proceedings. Los Alamitos: IEEE Computer Society, 2003. p. 650-655. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>288. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Power and Timming Driven Physical Design Atomation. In: 13th Internacional Workshop on Power and Timming Modeling,optimization and Simulation, 2003, Torino. LNCS, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>289. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Supporting Consistence Control Between Functional and Structural Views in Interface-based Design Models. In: Forum on Specification and Designs Languages (FDL), 2003, Frankfurt. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>290. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; HENSTSCHKE, Renato ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Study on the Performance of Fast Initial Placement Algorothms. In: IFIP VLSI-SoC 2003, 2003, Darmstadt. Proceedings, 2003. p. 204-209. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>291. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Macro-Cell Generation Strategy for Three Metal Layer CMOS Technologies. In: IFIP VLSI-SoC 2003, 2003, Darmstadt. Proceedings, 2003. p. 193-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>292. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Improving Simulated Anneling Placement by Applyng Random and Geedy Mixed Perturbations. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 267-272. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>293. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Transistor Sizing Method Applied to an Authomatic Layout Generation Tool. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society, 2003. v. 1. p. 303-307. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>294. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; REIS, Gustavo ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> . Improving Critical Path Identification in Functional Timing Analysis. In: 16th International Symposium on Integrated Circuits and Systms Design, 2003, São Paulo. Proceedings. Los Alamitos: IEEE Computer Society Press, 2003. v. 1. p. 297-302. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>295. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Timing-driver Automatic Layout Generation of Digital CMOS Circuits. In: 18th South Symposium on Microeletrônics, 2003, Novo Hamburgo. 18th South Symposium on Microeletrônics, 2003. p. 81-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>296. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1979936839014544" target="_blank">SANTOS, C</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> . A Sizing Algorithm Applied to an Automatic Layout Generatior. In: 18th South Symposium on Microeletrônics, 2003, Novo Hamburgo. 18th South Symposium on Microeletrônics, 2003. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>297. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DOMINGUES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A CAD tool for IC layout in SOI technologiy. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 89-92. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>298. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8520230195432590" target="_blank">FERRÃO, Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> . Improving Critical Path Identification in Funcional Timing Analisys. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 93-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>299. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FIRENTIN, Diogo ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Apple P\rrot: a circuit partitioner. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 99-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>300. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Steiner Arborescence Study. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 107-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>301. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3063541115272789" target="_blank">BRUSAMARELO, Lucas</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8749557033319190" target="_blank">SILVA, L.</a> ; REAL, R. ; FRAINER, G. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8968483294142013" target="_blank">GEYER, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis Almada</a> ; YAMIN, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1670816922219129" target="_blank">AUGUSTIN, I.</a> . Timing Verification Based on Floating Vector Simulation on a Heterogeneous Distributed System. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 111-114. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>302. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1794231232150051" target="_blank">ALMEIDA, M.</a> ; CASACURTA, Alexandre ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Visual Simulation of Integrated Circuits at Layout Level. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 115-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>303. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . ASn Interactive Placement Improvement Technique for Congestion Release. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 129-132. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>304. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> . NOCs: State-of-Art in Local Research Centers. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 173-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>305. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Evaluating Fault Coverage of Concurrent Error Detection Techniques for Arithmetic Circuits in SRAM-based FPGAs. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 195-198. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>306. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing Fault Tolerant System into SRAM-based FPGAs. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 198-202. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>307. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERRARI, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8749557033319190" target="_blank">SANTOS, L.</a> . High Level Synthesis Techniques for Low Power: An Introductory Study. In: 18th South Symposium on Microeletronics, 2003, Novo Hamburgo. 18th South Symposium on Microeletronics, 2003. p. 203-206. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>308. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, M.</a> ; MEDINA, A. C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Comparison Between Testability Measures Applied to Complex Gates. In: 3º Latin- American Test Workshop - LATW, 2002, Montevideu. Proceedings LATW2002, 2002. v. 1. p. 144-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>309. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Injecting Multiple Upsets in a SEU Tolerant 8051 Micro Controler. In: 3º Latin- American Test Workshop - LATW, 2002, Montevideu. Proceedings LATW 2002, 2002. v. 1. p. 120-125. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>310. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparative Analysis and Application of Data Repository Infraestructure for Collabarotion-enable Distributed Design Enviroments. In: DATE2002- Design, Automation and Test in Europe:Designer´s Forum, 2002, Paris. Proceedings DATE 2002. Los Alamitos: IEEE Computer Society, 2002. v. 1. p. 1130-1130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>311. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Modelagem Orientada de Primitivas de Projeto de Sistemas Eletronicos para Colaboração. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>312. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Projeto Cooperativo no Ambiente CAVE. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>313. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9078785342700446" target="_blank">GIRARDI, A.</a> ; MENEZES, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; CORTES, F. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6653217671375636" target="_blank">BRITO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; UBIRATAN, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um hardware OP para Criptografia no Padrão AES-Rijandael. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>314. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um IP de Criptografia Padrão Rijdael para Projeto em FPGA. In: Oitavo Workshop Iberchip, 2002, Guadalajara. Proceedings Oitavo Workshop Iberchip, 2002. v. 1. p. 000-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>315. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; GLESNER, Manfred ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Collaborative Learning by Sharing Design Experience. In: 4th European Workshop on Microelectronics Education - EWME, 2002, Vigo. Proceedings, 2002. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>316. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Design case:optimized performance and area implementation of advanced encryption standard in Altera devices. In: DesignCon, 2002, Santa Clara. DesignCon. Los Alamitos: IEEE Computer Society, 2002. p. 1538-1552. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>317. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2179661830356793" target="_blank">SANTOS, G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Legal Algorith Following Global Routing. In: Chip in the Pampa, 2002, PORTO ALEGRE. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 271-276. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>318. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Collaborative Design Using a Shared Object Spacer Infrastructures. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 163-168. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>319. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An IP an Advanced Encryption Standard for Altera Devices. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamtos: IEEE Computer Society Press, 2002. v. 1. p. 197-202. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>320. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Finding the Critical Delay of Combination Block by Floating Vector Simulation and Path Tracing. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 277-288. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>321. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; MARQUES, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analizyng Area and Performance Penalty of Protecting Different Digital Modules with Hamming code and Triple Modular Redudancy.. In: Chip in the Pampa, 2002, Porto Alegre. 15th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Society Computer Press. v. 1. p. 95-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>322. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; VELAZCO, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Inject Multiple Upsets in A SEU Tolerant 8051 Micro-controller. In: On- Line Testing Workshop, 2002, Bendor. On-Line Testing Workshop. Los Alamitos: IEEE Computer Society Press, 2002. v. 1. p. 194-194. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>323. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548060628971085" target="_blank">PANATO, Alex</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Testing a Rijndael VHDL Description to Single Event Upsets. In: 17th South Symposium on Microelectronics, 2002, Gramado. XVII SIM - South Symposium on Microelectronics, 2002. v. 13. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>324. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENSTSCHKE, Renato ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Didatic Simulated Annealing Placement Tool. In: 17th South Symposium on Microelectronics, 2002, Gramado. 17th South Symposium on Microelectronics. p. 31-42. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>325. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9078785342700446" target="_blank">GIRARDI, A.</a> ; CORTES, F. P. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Parameterized ROM Generator. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics, 2002. p. 39-42. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>326. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6828008473703503" target="_blank">WILKE, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a> ; José Bystronski ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9153778834533882" target="_blank">BYSTRONSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, Ana Cristina Medina</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Finding the Critical Delay of Combinational Blocks by Floating Vector Simulation and Tracing. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics, 2002. p. 43-46. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>327. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, Lisane Brisolara de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Collaborative Desighn based on Shared Objects Spaces. In: 17th South Symposium on Microeletrônics, 2002, Gramado. 17th South Symposium on Microeletrônics. Gramado: 17th South Symposium on Microeletrônics, 2002. p. 47-50. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>328. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8368236040252742" target="_blank">NEUBERGER, Gustavo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing a Reed-Solomon Core Optimized for Area and Performance. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 69-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>329. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, Fernanda Gusmão de Lima</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analyzing SEU Mitigation Techniues for SRAM-based FPGAs. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 73-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>330. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8916903158408781" target="_blank">HENTSCHKE, Renato</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1603486653923626" target="_blank">LAZZARI, Cristiano</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Lemon dragon Physical. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 119-122. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>331. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9175591364526313" target="_blank">BRISOLARA, Lisane Brisolara de</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Blade: A Hierarchical diagram editor target to colaboration. In: 17th South Symposium on Microeletrônics, 2002, Porto Alegre. 17th South Symposium on Microeletrônics, 2002. p. 123-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>332. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Luciano Agostini</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9527133476945478" target="_blank">STEMMER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Dedicated 20x3 bit Multiplier Using the Recoding Principli for Echo Cancellation. In: DATE2001- Design, Automation and Test in Europe:Designer´s Forum, 2001, Munich. DATE2001- Design, Automation and Test in Europe:Designer´s Forum, 2001. v. 1. p. 73-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>333. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Timed calculus for ATG-based timing Analysis with Complex Gates. In: LATW2001- 2nd Latin-American Test Workshop, 2001, Cancun. LATW2001- 2nd Latin-American Test Workshop, 2001. v. 2. p. 234-239. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>334. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HERNADEZ, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1091943486026876" target="_blank">SAWICKI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Homero-Um Editor VHDL Cooperativo Via Web. In: VII Workshop Iberchip, 2001, Montevidéu. Proceedings VII Workshop Iberchip, 2001. v. 1. p. 21-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>335. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . On the Use of VHDL Simulation and Emulation to Derive Error Rate. In: RADECS - Radiation and its Effects on Components and Systems, 2001, Grenoble. Proceedings RADECS 2001, 2001. v. 1. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>336. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, Fernanda</a> ; CARMICHAEL, C. ; FABULA, J. ; PADOVANI, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Fault Injection Analysis of Virtex FPGA TMR Design Methodology. In: RADECS - Radiation and its Effects on Components and Systems, 2001, Grenoble. Proceedings RADECS 2001, 2001. v. 1. p. 2-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>337. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, L. S.</a> ; BECKER, J. ; GLESNER, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Distributed Collaborative Design over Cave2 Framework. In: VLSI-soc 2001, 2001, Montpellier. Proceedings VLSI-SOC 2001, 2001. v. 1. p. 97-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>338. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Self-Testing mask Programmable Matrix Using Built-In Curent Sensing. In: IEEE Latin-American Test Workshop - LATW2000, 2000, Rio deJaneiro. IEEE Latin-American Test Workshop - LATW2000, 2000. v. 1. p. 15-19. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>339. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MAYER, U. ; HOLLSTEIN, T. ; BECKER, J. ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Internet-Capable CAD Suite for the Multi-Level Design of Complex Microelectronic Systems. In: DATE2000 - IEEE Design Automation and Test in Europe, 2000, Paris. DATE2000 - IEEE Design Automation and Test in Europe, 2000. p. 303-303. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>340. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7200673768585958" target="_blank">MACHADO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4946435615332801" target="_blank">MORAIS, C. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1307895184195195" target="_blank">MENEZES, P. B.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Structuring Web Course Pages as Automata: Revising Concepts. In: RIAO2000- Computer-Assisted Information Retrieval, 2000, Paris. RIAO2000 - Computer-Assisted Information Retrieval, 2000. p. 150-159. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>341. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BECKER, J. ; MAYER, U. ; GLESNER, Manfred ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Providing Flexiblel Internet for FPGA-Based CAD Courses. In: EWME2000 - European Workshop on Microelectronics Education, 2000, Aix-en-Provence. Proceedings of the European Workshop on Microelectronics Education, 2000. v. 3. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>342. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Frame Stream Controller IP. In: IEEE International Symposium on Circuits and Systems - ISCAS2000, 2000, Genebra. Proceedings of the IEEE International Symposium on Circuits and Systems, 2000. p. v741-v724. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>343. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; MONTEIRO, J. C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Accurate Modeling of capacitance and Power in Logic Level. In: ACM International Workshop on Logic Synthesis, 2000, Dana Point. Proceedings of the International Workshop on Logic Synthesis, 2000. p. 199-206. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>344. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; MONTEIRO, J. C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Capacitance and Power Modeling at Logic-Level. In: IFIP ICDA - International Conference on Chip Design, 2000, Beijing. Proceedings of the International Conference on Chip Design. Laxenburg: IFIP, 2000. v. 1. p. 203-210. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>345. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4946435615332801" target="_blank">MORAIS, C. T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7200673768585958" target="_blank">MACHADO, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1307895184195195" target="_blank">MENEZES, P. B.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Web Teaching System Based on Formal Methods. In: IFIP International conference on Educational Uses of Communication and Information Technologies, 2000, Beijing. Proceedings of ICEUT2000. Laxenburg: IFIP, 2000. v. 1. p. 221-224. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>346. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; REZGUI, S. ; VELAZCO, R. . Designing and Testing a Radiation hardened 8051-like Micro-Controller. In: 3rd Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000, Maryland. 3rd Military and Aerospace Applications of Programmable Devices and Technologies International Conference, 2000. v. 2. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>347. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; CADWELL, A. ; KAHNG, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Bidirectional Heuristic Shortest path search Algorithm. In: International ICSC Congress on Artificial Intelligence and Aplications, 2000, Wollongong. International ICSC Congress on Artificial Intelligence and Aplications, 2000. v. 1. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>348. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; CADWELL, A. ; KAHNG, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Admissibility Proofs for the LCS* Algorithm. In: 15th Brazilian Artificial Intelligence Symposium, 2000, Campos do Jordao. Lecture Notes in Artificial Intelligence, 2000. p. 236-244. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>349. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . WTROPIC: a Macro-cell Generator on World Wide Web. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 133-138. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>350. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . LASCA - Interconnect Parasitic Extraction Tool for Deep-Submicron IC Design. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 327-332. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>351. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . From a Hyperdocument-Centric to an Object-Oriented Approach for the Cave Project. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Symposium on Integrated Circuits and Systems Design. Manaus: IEEE Computer Society, 2000. p. 125-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>352. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Fast Interconnect Parasitic Extraction in Deep Submicron Using Bin-Based Algorithm. In: 43th IEEE Midwest Symposium on Circuits and Systems, 2000, Michigan. 43th IEEE Midwest Symposium on Circuits and Systems, 2000. p. 1148-1151. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>353. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Automatic Master-Slice Generation with Garota. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip, 2000. v. 6. p. 355-360. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>354. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; MONTEIRO, J. C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Estimação de capacitãncias e Pot~encia de cicruitos CMOS a Nível Lógico. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip. Barcelona: IBERCHIP, 2000. v. 6. p. 70-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>355. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4040521991315769" target="_blank">PRADO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9527133476945478" target="_blank">STEMMER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Luciano Agostini</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5466497041142931" target="_blank">CAMPOS, T.</a> ; PACHECO, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Projeto de um Circuito Integrador Cancelador de Eco - SISECO. In: 6th Workshop Iberchip, 2000, São Paulo. 6th Workshop Iberchip. Barcelona: IBERCHIP, 2000. v. 6. p. 307-316. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>356. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Power Estimation at Logic-level Considering Interconnection Capacitances. In: SBMicro2000- 15th International Conference on Microelectronics and Packaging, 2000, Manaus. SBMicro2000- 15th International Conference on Microelectronics and Packaging. São Paulo: SBMicro, 2000. v. 15. p. 226-230. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>357. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, É. F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; VELAZCO, R. ; REZGUI, S. . Designing a Radiation Hardened 8051-like Micro-controller. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 255-260. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>358. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9527133476945478" target="_blank">STEMMER, G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Luciano Agostini</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4040521991315769" target="_blank">PRADO, A.</a> ; PACHECO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5466497041142931" target="_blank">CAMPOS, T.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . SisECO: Design of an Echo-Canceling IC for Base Band Modens. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 216-221. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>359. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; DAVILA, E. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . ATG-Based Timing Analysis of Circuits Containing Complex Gates. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Manaus: IEEE Computer Society Press, 2000. v. 13. p. 21-26. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>360. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Net by Net Routing with a New Path Search Algorithm. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 144-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>361. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Net by Net Routing with a New Path Search Algorithm. In: 13th Symposium on Integrated Circuits and Systems Design, 2000, Manaus. 13th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society Press, 2000. v. 13. p. 144-149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>362. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8595583832183381" target="_blank">MENDEZ, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Aplicação de Técnicas de Realidade Virtual em Estudos do Patrimônio Arquitetônico na Praça Central de Pelotas. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 13-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>363. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . 3D Integrated Circuit Layout Visualization using VRML. In: CS WEBSIM99 - International conference on Web-Based Modeling and Simulation, 1999, San Francisco. SCS WEBSIM99. San Fransico: SCS Simulation Series, 1999. v. 31. p. 177-181. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>364. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Designing Masked Programmable ULGs for MPGAs. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 91-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>365. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7342499849538478" target="_blank">PIZZOL, G. D.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Path Enumeration Algorithms for Timing Analysis of Digital circuits. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 334-341. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>366. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Divisor Polinomial Parametrizavel em VHDL. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHIP, 1999. p. 308-314. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>367. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TABA: A Tool for Library Free Technology Mapping. In: Quinto Workshop IBERCHIP, 1999, Lima. Lima. Lima: IBERCHIP, 1999. p. 238-246. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>368. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1030892800350403" target="_blank">BUSS, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6779135484980823" target="_blank">BARCELOS, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9490140425711272" target="_blank">SANTOS, R.</a> ; SERRA, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . LAWAI : Uma Alternativa para a Interligação de LAN's a Grande Distância. In: Quinto Workshop IBERCHIP, 1999, Lima. IBERCHIP. Lima: IBERCHP, 1999. p. 325-333. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>369. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; BECKER, J. ; GLESNER, M. . DInCAD: distributed Internet-based CAD Methods for Future Complex Microelectronic Systems. In: V Workshop of the German-Brazilian Bilateral PRogramme for Scientific and Technological Cooperation through BMBF, 1999, Koenigswinter. V Workshop of the German-Brazilian Bilateral PRogramme for Scientific and Technological Cooperation through BMBF. Koenigswinter: BMBF, 1999. p. 188-199. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>370. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Covering Strategies for Library Free Technology Mapping. In: International Workshop on Logic Synthesis, 1999, USA. IWLS. USA: IWLS, 1999. p. 50-59. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>371. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> . Microelectronics Education Using WWW. In: IEEE Microelectronics System Education, 1999, Arlington. IEEE Microelectronics System Education. Arlington: IEEE Computer Society, 1999. p. 43-44. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>372. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . VRML and Microelectronics Education. In: IEEE Microeletronics System Education, 1999, Arlington. IEEE Microeletronics System Education. Arlington: IEEE, 1999. p. 84-85. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>373. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Project Management and Design Methodology Support for the CAVE Project: A Hyperdocument-Centric Approach. In: 12th Symposium on Integrated Circuits and Systems Design, 1999, Natal. 12th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 1999. v. 12. p. 188-191. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>374. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E.</a> . Specification and Design of an Ethernet Interface Soft IP. In: 12th Symposium on Integrated Circuits and Systems Design, 1999, Natal. 12th Symposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 1999. v. 12. p. 216-219. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>375. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACARTHY, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A STUDY about Cache Memories. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 19-22. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>376. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACARTHY, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Cache Memory for the Superflux Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 23-26. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>377. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GRALEWSKI, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Building Server Side Applications with Java. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 29-32. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>378. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BRONDANI, C. ; BRASCO, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Graphics Schemes Development to Jale. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 33-36. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>379. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Case Study for the CAVE Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 22-23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>380. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Technology Mapping Targeting Virtual Libraries. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 55-58. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>381. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Considering Different Fall and Rise Gate Delays in Path Enumeration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 59-65. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>382. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Performance Evaluation of the sgd and spgd Path Enumeration Methods. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 67-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>383. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Path-Based Power Estimation of CMOS Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 73-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>384. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Tramo3 Synthesis System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 79-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>385. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J.</a> . Techniques for Power Estimation in VLSI Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. sim'98. Porto Alegre: UFRGS, 1998. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>386. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GAROTA version Beta 2.3. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM'98. Porto Alegre: UFRGS, 1998. p. 95-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>387. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . On The Applicability of Universal Logic Gates to Design Masked Programmable Gate Array. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento. SIM'98. Porto Alegre: UFRGS, 1998. p. 139-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>388. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Area Gain Using Universal Logic Gates. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998. SIM98. Porto Alegre: UFRGS, 1998. p. 139-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>389. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Path Sensitization in Circuits Containing SCCGs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1998, Bento Gonçalves. SIM98. Porto Alegre: UFRGS, 1998. p. 196-199. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>390. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Improved Path Enumeration Method considering Different Fall and Rise Gate Delays. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, BÚZIOS. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 208-211. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>391. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A Case Study for a WWW Based CAD Framework. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 116-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>392. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Improving Logic Density of QCL Masterslices by Using Universal Logic Gates. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. IEEE Computer Society: SBCCI, 1998. p. 204-207. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>393. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Topological Parameters for Library Free Technology Mapping. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. Búzios: IEEE Computer Society, 1998. p. 213-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>394. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> . Microelectronics Education Using WWW and CAD Tools. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1998, Búzios. SBCCI. Búzios: IEEE Coputer Society, 1998. p. 31-36. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>395. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321931359908006" target="_blank">PINTO, A.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Improving Path Enumeration Accuracy by Considering Fall and Rise Gate Delays. In: Quarto Workshop IBERCHIP, 1998, Mar del Plata. IBERCHIP. Mar del Plata: IBERCHIP, 1998. p. 91-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>396. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . On The Applicability of Universal Logic Gates for Designing Masked PRogrammable Gate Array. In: Quarto Workshop IBERCHIP, 1998, Mar del Plata. IBERCHIP. Mar del Plata: IBERCHIP, 1998. p. 110-119. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>397. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6033315225621252" target="_blank">FERREIRA, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Layout Design of New Masterslices for the Agata Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 155-156. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>398. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An X-Window/Motif Interface for the Marcela System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 65-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>399. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Path Search Algorithm Based On Implicit Path Enumeration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 55-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>400. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . 3D Circuit Layout Visualization Using Vrml. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 77-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>401. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A WWW Approach for Eda Tool Integration. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 81-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>402. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Microelectronics Learning Using WWW. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 73-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>403. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Legal: A New Algorthm For Area Routing. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 161-164. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>404. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Parasitic Capacitance Evaluation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 17-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>405. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Circuit Activity Switching Estimation Driven for Low Power. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 61-64. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>406. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PIBERNAT, A. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An efficient layout style for three-metal macro-cells and two-metal macro-cells comparison. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 49-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>407. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; AUVERGNE, Daniel ; ROBERT, Michel . The Library Free Technology Mapping Problem. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 147-154. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>408. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8292383818967693" target="_blank">SEVERO, A. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Layout Structure. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto alegre: UFRGS, 1997. p. 171-172. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>409. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, L. G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Synthesis of the FPGA version of 8051. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 115-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>410. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CAYE, A. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Desenvolvimento de uma Interface Para Criação de Estrutura de Dados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 46. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>411. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8292383818967693" target="_blank">SEVERO, A. C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Proposta de Layout para Vários Níveis de Roteamento. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 127. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>412. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PIBERNAT, A. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparação de Síntese de Layout com duas e Três Camadas de Metal. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 127. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>413. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Uma Interface Xwindow/Motif para o Sistema Marcela. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 128. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>414. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GRALEWSKI, D. ; BRASCO, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Ambiente de Concepção de Circuitos Integrados Baseado em WWW. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 129. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>415. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Avaliador de Capacitâncias Parasitas em Circuitos Integrados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 149. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>416. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Ambiente de Apoio ao Projeto de Circuitos Integrados Utilizando World Wide Web. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 163-166. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>417. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MACARTHY, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Síntese Automatica de Blocos Funcionais a Partir de uma Descrição Comportamental. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1997, Porto Alegre. SIM'97. Porto Alegre: UFRGS, 1997. p. 167-170. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>418. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A WWW Aproach for EDA Tool Integration. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1997, Gramado. SBCCI. Porto Alegre: SBCCI, 1997. p. 11-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>419. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Functional Design of GAROTA: Gate Array Router for the Ágata System. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÕ DE CIRCUITOS INTEGRADOS, 1997, Gramado. SBCCI. Porto Alegre: SBCCI, 1997. p. 21-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>420. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Visualização 3D do Layout de Circuitos Integrados Utilizando VRM. In: Workshop de Realidade Virtual, 1997, São Carlos. SBC. São Carlos: SBC, 1997. p. 177-186. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>421. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; ROBERT, M. ; AUVERGNE, D. . Assignement Technologique sur Portes Complexes. In: Colloque CAO de Circuits Intégrés et Systèmes, 1997, Villard de Lans. Colloque CAO de Circuits Intégrés et Systèmes. França: Colloque CAO de Circuits Intégrés et Systèmes. p. 291-294. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>422. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3317951277214165" target="_blank">MAHLMANN, L. G. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Tentos for Windows - Um Sistema para Microeletrônica. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 513-522. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>423. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; GONÇALVES, P. ; LIMA, A. ; MIGLIORIN, G. ; NARDI, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R.</a> ; SUZIM, A. . Ambiente ÁGATA de Projeto Versão Beta 2.0. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 494-503. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>424. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An X-Windows/Motif Interface for Fast Prototyping using Marcela Prediffused Masterslices. In: Tercer Workshop IBERCHIP, 1997, México. IBERCHIP. México: IBERCHIP, 1997. p. 504-509. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>425. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Library Free Technology Mapping Problem. In: IEEE/ACM Intertational Workshop on Logic Synthesis 97, IEEE, 1997, Lake Tahoe. IEEE/ACM Intertational Workshop on Logic Synthesis 97, IEEE. Lake Tahoe: IEEE, 1997. p. 315-318. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>426. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Microrlectronics Learning Using WWW and VRML. In: IFIP 9.4 International Conference: Information Technology for Competitiveness, 1997, Florianópolis. IFIP 9.4 International Conference: Information Technology for Competitiveness. Florianópolis: IFIP, 1997. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>427. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Library Free Technology Mapping. In: VLSI'97 IFIP International Conference on VLSI, 1997, Gramado. VLSI. London: Chapman-Hall, 1997. p. 65-76. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>428. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Efficient Layout Style for Three-Metal CMOS Macro-Cells. In: VLSI'97 IFIP International Conference on VLSI, 1997, Gramado. VLSI. London: Chapman-Hall, 1997. p. 415-426. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>429. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; MORAES, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; LIMA, A. ; MIGLIORIN, G. ; GONÇALVES, P. ; NARDI, G. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R.</a> ; SUZIM, A. . ÁGATA: Brazilian Environment for Designing ASIC?S. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>430. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Interface GDT-TROPIC. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegreq. SIM'96. Porto Alegre: UFRGS, 1996. p. 21-24. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>431. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A World Wide Web Based Microelectronics Tutorial. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 37-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>432. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZART, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Simbolic Layout Compaction. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 53-56. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>433. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A New Topology for MARCELA Prediffused Cells Masterslice. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 65-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>434. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; AUVERGNE, Daniel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Path Sensitization Problem in Combinational. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 69-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>435. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; KLAS, J. . Low Power Techniques and Power Estimation in Flip Flops: A Review. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 79-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>436. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; MUHLEN, D. . UFDS: A Practical Way of Storing and Reading Data for Flexible Prototyping. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 91-96. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>437. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GAROTA: Gate Array Router of ÁGATA System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 97-100. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>438. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; MORAES, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Using GAROTA facilities to Help Master-Slice Generation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 101-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>439. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HENTZ, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Verifier for project Agata?s router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 103-106. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>440. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; HENTZ, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Automatic Extraction of Layout Restrictions: Version 2. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 115-118. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>441. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MISIUK, E. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1476916621672594" target="_blank">COTA, É. F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Generic Algorithms in Standard-Cell Placement. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 133-136. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>442. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . EDIF 200 Parser Development. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1996, Porto Alegre. SIM'96. Porto Alegre: UFRGS, 1996. p. 149-152. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>443. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; BENONI, P. ; MIGLIORIN, G. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; SUZIM, A. . An Environmenet to Design Digital Circuits Based on the Brazilian Gate-Array. In: Segundo Workshop IBERCHIP, 1996, São Paulo. IBERCHIP. São Paulo: IBERCHIP, 1996. p. 198-205. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>444. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; TORRES, L. ; ROBERT, M. ; AUVERGNE, D. . Pre-Layout Performance Prediction for Automatic Macro-Cell Synthesis. In: IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 1996, Atlanta. IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. New York: IEEE, 1996. p. 814-817. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>445. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; ROBERT, Michel ; AUVERGNE, Daniel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Library Free Implementation of ICs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto alegre: UFRGS, 1995. p. 67-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>446. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; ROBERT, Michel ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Associating CMOS Transistors with BDD Arcs for Technology Mapping. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 73-78. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>447. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; AUVERGNE, D. ; ROBERT, Michel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An effficient Layout Synthesis Approach for CMOS Random Logic Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 79-86. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>448. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; TORRES, L. ; ROBERT, M. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Performance prediction For Automatic Layout Synthesis. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 87-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>449. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3317951277214165" target="_blank">MAHLMANN, L. G. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analysis of The Current State of Tentos System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 95-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>450. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R. N.</a> ; WULFHORST, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Logic Decomposition from EQN Format. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 99-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>451. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R. N.</a> ; RAUPP, R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Implementation of the Equadif Circuit. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 103-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>452. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A comparison between TRAMOII and TROPIC Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>453. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A comparison between Standard Cells and TRANCA Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 113-116. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>454. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9021684074203091" target="_blank">PILGER, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R. N.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Circuits of the Data Path of the ILA9200 Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1995, Porto Alegre. SIM'95. Porto Alegre: UFRGS, 1995. p. 117-120. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>455. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Comparison between Random Logic Layout Design Methodologies. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Porto Alegre: SBC, 1995. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>456. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, Michel ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Towards Optimal Use of CMOS Complex Gates in Automatic Layout Synthesis. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Porto Alegre: SBC, 1995. p. 11-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>457. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; TORRES, L. ; AUVERGNE, Daniel . Performance Prediction for Automatic Layout Synthesis. In: CONGRESS OF THE BRAZILIAN MICROLECTRONICS SOCIETY, 10; IBERO AMERICAN MICROELECTRONICS CONFERENCE, 1995, Canela. SBC. Canela: SBC, 1995. p. 89-97. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>458. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3317951277214165" target="_blank">MAHLMANN, L. G. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TENTOS for WINDOWS: Ferramentas para Projeto Fisico de CI's. In: Primer Workshop IBERCHIP, 1995, Cartagena. IBERCHIP. Cartagena: IBERCHIP, 1995. p. 357-366. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>459. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; FLORES, A. ; FREITAS, D. L. . A Sea-of-Cells Approach for ASIC Design. In: Primer Workshop IBERCHIP, 1995, Cartagena. IBERCHIP. Cartagena: IBERCHIP, 1995. p. 281-290. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>460. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . ASIC Design Using a Sea-of-Cells Approach. In: EDAC 95 - European Design and Test Conference, User Forum, IEEE Computer Society, 1995, Paris. EDAC. Paris: IEEE, 1995. p. 255. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>461. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Layout Synthesis Using Transparent Cells and FOTC Routing. In: 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society, 1995, Rio de Janeiro. 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society. Rio de Janeiro: IEEE, 1995. p. 787-790. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>462. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; FLORES, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> . A Novel Approach for ASIC Layout Generation. In: 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society, 1995, Rio de Janeiro. 38th IEEE Midwest Symposium on Circuits and Systems, IEEE Circuits and Systems Society. Rio de Janeiro: IEEE, 1995. p. 791-794. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>463. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Full Over-the-Cell Routing Model. In: IFIP VLSI 95, IFIP/IEEE/ACM, 1995, Tokyo. IFIP VLSI 95, IFIP/IEEE/ACM. Tokyo: IFIP/IEEE/ACM, 1995. p. 845-850. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>464. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; ROBERT, M. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . From TBDDs Functional Representations to CMOS Complex Gates. In: X System and Integrated Circuits Design Congress, 1995, Zaragoza. SICD. Espanha: SICD, 1995. p. 159-164. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>465. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; ROBERT, M. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Library Free Implementation of CMOS digital ASICs. In: X System and Integrated Circuits Design Congress, 1995, Zaragoza. SICD. Espanha: SICD, 1995. p. 191-196. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>466. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . State-of-the-art In Over-the-Cell Routing and TRANCA Directions. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 21-24. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>467. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHERMER, P. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TRAPP. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>468. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Performance Improvements and Results of the MARTE Routing System. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 29-32. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>469. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; BRANCO, D. M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Cell Libraries Desing For TRAMO II Sythesis. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 28-29. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>470. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; JECK JR, W. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Layout Restriction Matrix Extractor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 37-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>471. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Automatic Cell Generation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 41-44. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>472. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; FLORES, A. P. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Interface of the MARCELA Module Generator. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>473. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, D. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 49-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>474. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; BELFORT, H. B. . The Logic Decomposicion Problem in the Sea-of-Cells Appoach. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 53-56. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>475. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3317951277214165" target="_blank">MAHLMANN, L. G. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9792890322049484" target="_blank">FRAGOSO, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TENTOS FOR WINDOWS: A Microeletronics CAD Tool Box. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto Alegre: UFRGS, 1994. p. 57-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>476. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R. N.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Dynamic Carry Lookahead Adder Design. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1994, Porto Alegre. SIM'94. Porto alegre: UFRGS, 1994. p. 123-126. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>477. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; ROBERT, M. ; AUVERGNE, Daniel ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Efficient Layout Synthesis Approach for CMOS Random Logic Circuits. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1994, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1994. p. 48-57. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>478. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; FREITAS, D. ; BELFORT, H. ; FLORES, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Partitioning-Based Procedures for Sea-of-Cells Layout Assignment. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1994, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1994. p. 709-718. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>479. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; FLORES, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Marcela Sea-of-Cells Generator. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Porto Alegre. SBMICRO. Porto Alegre: SBMICRO, 1994. p. 357-366. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>480. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Current Research in the TRANCA Project. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 367-376. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>481. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Techniques and Results of the MARTE Routing System. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 171-180. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>482. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHERMER, P. ; FREDERICO, G. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Placement Tool for Full Over-the-Cell Routing Layouts. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1994, Gramado. SBC. Porto Alegre: SBC, 1994. p. 161-170. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>483. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. ASIC Synthesis from High Level Specification. In: ISIE 94 - IEEE International Symposium on Industrial Electronics, 1994, Santiago. ISIE. Santiago: IEEE, 1994. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>484. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The GRANEL 2.0 Pad Router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 13-16. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>485. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. A. R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The POSTCIF Circuit Printer. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 17-20. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>486. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MARTE: Maze RouTer Environment. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 37-40. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>487. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; FREITAS, D. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MARLA: The Marcela Layout Assigner. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 41-46. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>488. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, A. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Performance Analysus Of The Marcela Design Tools. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 47-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>489. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> . Full Custom Alu Of The Ila 9200 Microprocessor. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1993, Porto Alegre. SIM'93. Porto Alegre: UFRGS/PPGC/GME, 1993. p. 57-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>490. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">UEBEL, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . An Algorithm for Automatic Transistor Sizing. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 154-165. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>491. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9021684074203091" target="_blank">PILGER, L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Full Custom ALU of the ILA9200 Microprocessor. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>492. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; FREITAS, D. ; FLORES, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Analysis of a Sea-of-Cells Assignment Tool. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 13-15. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>493. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MARTE: Maze Router Environment. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1993, Campinas. SBMICRO. Campinas: SBMICRO, 1993. p. 37-39. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>494. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Algumas Considerações Sobre Altura de Bandas em uma Abordagem do Tipo Channeless Routing. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 35-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>495. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Algoritmo para Roteadores de PADs. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Porto Alegre: SBMICRO, 1992. p. 35-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>496. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, D. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . COTONET - Um Comparador de Netlists Formato Spice. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 81-93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>497. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">APREA, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GAMA, Uma Interface de Aquisicao para Cintilografias. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 148-163. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>498. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; HACKBART, A. S. ; KRUGER, F. P. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Comparação entre as Abordagens Marcela e Sea-of-Gates: Um Estudo de Caso. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 164-178. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>499. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. O Curso de Pós-Graduação em Ciéncia da Computação da UFRGS. In: CONGRESSO IBERO-AMERICANO DE EDUCAÇÃO SUPERIOR EM COMPUTACÃO, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 140-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>500. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. ILA9200: Um Esforço de Integração Ibero-americano. In: CONGRESSO IBERO-AMERICANO DE EDUCAÇÃO SUPERIOR EM COMPUTACÃO, 1992, Rio de Janeiro. SBMICRO. Rio de Janeiro: SBMICRO, 1992. p. 154-165. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>501. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Education and Research Profile of the Microelectronics Group at CPGCC-UFRGS. In: COLLOQUE FRANCO-BRESILIEN EN CONCEPTION ASIC, 1992, Paris. COLLOQUE FRANCO-BRESILIEN EN CONCEPTION ASIC. Paris: Universidade de Paris, 1992. p. 8-11. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>502. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. A. R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Pad Router. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 43-45. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>503. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOTILLE, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Extra: Tranca Graphic Exhibition Module. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 46-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>504. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOUZA, C. E. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Interface of the TRANCA System in SUN Workstation. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 50-53. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>505. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, M. O.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . CORCEL: Automatic Corretion of the Cell Design Rules. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 54-57. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>506. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHERMER, P. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Cancheiro, a tool printing layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 58-59. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>507. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DRI, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Rethinking Our Programs. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 60-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>508. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DRI, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Algumas Idéias Sobre Programação Orientada a Objetos. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 67-71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>509. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, D. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . COTONET: A Spice Netlist Comparison Tool. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 72-75. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>510. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FACHIN, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TCHÊ: A Test Chip For The Marcela Project. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 76-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>511. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">APREA, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; FICHMAN, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . The Gama Integrated Circuits. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 80-83. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>512. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. SELA: Sistema de Edição de Layouts. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1991, Capão da Canoa. SIM'91. Porto Alegre: UFRGS/PPGC/GME, 1991. p. 137-140. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>513. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MARCELA: uma nova abordagem para pré-difundidos. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1991, Belo Horizonte. SBMICRO. Belo Horizonte: SBC, 1991. p. 534-543. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>514. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Geração Automática de Lógica Aleatória Utilizando a Metodologia Tranca. In: CONGRESSO NACIONAL DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 1991, Santos. SBMICRO. Santos: SBMICRO, 1991. p. 310-316. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>515. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, Jose Luis</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; FACHIN, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TCHE: O Circuito Teste do Projeto Marcela. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 21-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>516. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TENTOS: Gerenciador de Software para Microeletrônica. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 68-79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>517. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Proposta para um Gerador de Leiaute Baseado em Células para Circuitos CMOS Digitais com Dois Níveis de Metal. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1991, Jaguariuna. SBMICRO. Jaguariuna: SBMICRO, 1991. p. 90-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>518. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TRAGO - Resultados. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 24-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>519. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STEMMER, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . EXTRIBO: Uma Versão Corrigida e Melhorada do Extrator Hierárquico de Circuitos. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramadaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 34-36. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>520. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . PROJETO MARCELA: Uma Opção de Implementação para o Sistema TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS/PPGC/GME, 1990. p. 62-69. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>521. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HUBSCHER, P. I. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Síntese Automática de um Circuito Utilizando o Gerador de Módulos TRAMO. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1990, Tramandaí. SIM'90. Porto Alegre: UFRGS, 1990. p. 82-85. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>522. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . RETRANCA: o Subsistema de Roteamento do Gerador de Módulos TRANCA. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE COMPUTAÇÃO, 1990, Vitória. SBC. Vitória: SBC, 1990. p. 225-234. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>523. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STEMMER, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Hierarchical Circuit Extractor. In: CONGRESS OF THE BRAZILIAN SOCIETY OF MICROELECTRONICS, 1990, Campinas. SPIE. Campinas: SPIE, 1990. p. 225-234. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>524. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Ferramenta para Síntese Automática de Módulos em Lógica Aleatória. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, São Paulo. SBMICRO. São Paulo: SBMICRO, 1990. p. 12-21. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>525. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Avaliação de uma Metodologia de Projeto em Standard-Cells e de seu Gerador de Módulos em Lógica Aleatória. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, Campinas. SBMICRO. Campinas: SBMICRO, 1990. p. 22-31. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>526. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Teste, depuração e resultados de um circuito codificador para MODENS. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1990, Campinas. SBMICRO. Campinas: SBMICRO, 1990. p. 374. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>527. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . EXTRALO - Extrator Lógico. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1990, Ouro Preto. SBC. Ouro Preto: SBC, 1990. p. 167-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>528. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Avaliação da Ferramenta TRAGO. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1990, Ouro Preto. SBC. Ouro Preto: SBC, 1990. p. 197-205. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>529. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; GIFFONI, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Biblioteca II do Projeto TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 45-48. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>530. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZORZO, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Envio de circuitos Via Rede. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 28-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>531. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MODEM - desenvolvimento de um ASIC para modems de banda base. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 41-44. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>532. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; ZORZO, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TRAMO - gerador de módulos TRANCA. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>533. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . EXTRALO - um extrator lógico. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 99-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>534. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GUARA - gerador automático de memórias RAM. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramadaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 107-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>535. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Planejamento topológico de circuitos VLSI. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramadaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 129-133. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>536. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Ferramenta TOPO. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS/PPGC/GME, 1989. p. 134-135. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>537. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TRAGO - TRANCA Gate-matrix Generator. In: SEMINÁRIO INTERNO DE MICROELETRÔNICA, 1989, Tramandaí. SIM'89. Porto Alegre: UFRGS, 1989. p. 103-106. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>538. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STEMMER, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Um Algoritmo para Calcular Resistências em Circuitos Integrados. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO, 1989. p. 575-586. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>539. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . MODEM - Desenvolvimento de um ASIC para Modems de Banda Base. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO, 1989. p. 617-626. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>540. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; GOMES, R. F. . Planejamento Topológico de Circuitos VLSI. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 827-836. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>541. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GALLO, E. ; HESSLER, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GALOPA II: Gerador Automático de Layouts de PLA. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 154-163. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>542. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Geração Simbólica de Células Baseada no Uso de um DRC. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 164-174. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>543. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, Fernando</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Síntese Automática de Memórias RAM Utilizando Layout Simbólico. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 143-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>544. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STEMMER, M. A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . EXTRIBO: um Extrator de Circuitos. In: SIMPÓSIO BRASILEIRO de CONCEPÇÃO de CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 1-9. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>545. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; BAGGIO, A. . POTRANCA: o subsistema de posicionamento do gerador de módulos TRANCA. In: CONGRESSO da SOCIEDADE BRASILEIRA de COMPUTAÇÃO, 1989, Uberlândia. SBC/Universidade Federal de Uberlânida. Uberlândia: SBC, 1989. p. 237-251. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>546. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . CSAR: Uma Contribuição para Síntese Automática de Circuitos Integrados. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 263-264. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>547. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; BAGGIO, A. . A Random logic generator using the TRANCA methodology. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 67-78. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>548. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Síntese automática de células utilizando estratégia gate- matrix. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1989, Porto Alegre. SBMICRO/UFRGS. Porto Alegre: SBMICRO/UFRGS, 1989. p. 227-238. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>549. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, A. ; FRIGERI, A. H. ; SUZIM, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7437115504621985" target="_blank">PEREIRA, Carlos Eduardo</a> ; MADRUGA, E. ; MARCHIORO, G. F. ; MORSCHEL, I. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, Luigi</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Integração de Ferramentas no Contexto de uma Estação de Trabalho. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1989, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1989. p. 83-94. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>550. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Uma ferramenta para projeto de circuitos Standard Cell. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1988, Gramado. SBC. Gramado: SBC, 1988. p. 173-182. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>551. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Biblioteca de standard cells do projeto TRANCA. In: CONGRESSO da SOCIEDADE BRASILEIRA de MICROELETRÔNICA, 1988, São Paulo. SBMICRO. São Paulo: SBMICRO, 1988. p. 331-341. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>552. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; GOMES, R. F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . O projeto Tranca: uma nova metodologia voltada para PAC de circuitos standard cell. In: CONGRESSO da SOCIEDADE BRASILEIRA de COMPUTAÇÃO, 1988, Rio de Janeiro. SBC. Rio de Janeiro: SBC, 1988. p. 262-171. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>553. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Grupo de Microeletrônica. In: WORKSHOP ON CAD, 1988, Rio de Janeiro. IBM RIO SCIENTIFIC CENTER. Rio de Janeiro: IBM RIO SCIENTIFIC CENTER, 1988. p. 124-181. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>554. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; GOMES, R. F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . An Efficient Design Methodology for Standard Cell Circuits. In: IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS, 1988, Espoo. IEEE INTERNATIONAL SYMPOSIUM on CIRCUITS and SYSTEMS. New York: IEEE, 1988. p. 1213-1216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>555. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Uma arquitetura RISC multiprocessador. In: ETHOS - ENCONTRO DE TRABALHO, 1987, Petrópolis. ETHOS. Petrópolis: ETHOS, 1987. p. 195-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>556. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. PCIR-MX:Uma arquitetura RISC multiprocessador. In: SIMPÓSIO BRASILEIRO DE ARQUITETURA INTEGRADO DE SOFTWARE E HARDWARE, 1987, Porto Alegre. SBC/UFRGS. Porto Alegre: SBC/UFRGS, 1987. p. 231-236. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>557. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Síntese automática de microprocessadores e de controladores dedicados. In: SEMINÁRIO INTEGRADO DE SOFTWARE E HARDWARE, 1987, Salvador. SBC/UFBA. Salvador: SBC/UFBA, 1987. p. 401-405. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>558. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R. P.</a> ; SUZIM, A. . Concepção de um controlador de vídeo para videotexto-CVTx.. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1987, São Paulo. SBmicro/USP. São Paulo: SBmicro/USP, 1987. p. 151-159. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>559. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Síntese automática de microprocessadores e de controladores dedicados. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1987, São Paulo. SBMicro/USP. São Paulo: SBMicro/USP, 1987. p. 404. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>560. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; SUZIM, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9737950062156293" target="_blank">PÔRTO, I. E. S. J.</a> ; WAGNER, T. V. . A Microeletrônica na UFRGS. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1987, São Paulo. SUCESU. São Paulo: SUCESU, 1987. p. 1153-1162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>561. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Estatística e VLSI. In: CONGRESSO NACIONAL DE MATEMÁ-TICA APLICADA E COMPUTACIONAL, 1987, Porto Alegre. SBMAC. Gramado: SBMAC, 1987. p. 773-777. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>562. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A New Standard Cell CAD Methodology. In: IEEE Custom Integrated Circuits Conference, 1987, Portland. IEEE Custom Integrated Circuits Conference. New York: IEEE, 1987. p. 385-388. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>563. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5285476213900200" target="_blank">JACOBI, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Geração automática do lay-out de circuitos integrados VLSI. In: SEMINARIO INTEGRADO DE SOFTWARE E HARDWARE, 1986, Recife. SBC/UFPE. Recife: SBC/UFPE, 1986. p. 638-644. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>564. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; JERRAYA, A. ; JAMIER, R. . Concepção do microprocessador SYCO 6502 utilizando o compilador de silício SYCO. In: CONGRESSO DA SOCIEDADE BRASILEIRA DE MICROELETRÔNICA, 1986, Campinas. SBmicro/CNPq/Telebrás. Porto Alegre: SBmicro/CNPq/Telebrás, 1986. p. 147-161. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>565. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A Microprocessor Design Using the Syco Compiler. In: WORKSHOP ON ARCHITECTURAL SYNTHESIS OF DIGITAL SYSTEMS, 1986, Torino. WORKSHOP ON ARCHITECTURAL SYNTHESIS OF DIGITAL SYSTEMS. Torino: IFIP, 1986. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>566. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; JERRAYA, A. ; JAMIER, R. . Design of the Syco 6502 Using the Syco Compiler. In: ICCD 86 INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, 1986, New York. ICCD 86. New York: IEEE, 1986. p. 68-71. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>567. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Aquisição de Conhecimentos para a Síntese de Circuitos VLSI através de Análise. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1985, São Paulo. USP. São Paulo: USP, 1985. p. 213. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>568. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Estratégias para a Concepção Automática do Layout de Circuitos em Lógica Aleatória. In: SIMPÓSIO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1985, Porto Alegre. SBC/UFRGS. Porto Alegre: SBC/UFRGS, 1985. p. 223-236. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>569. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Desenvolvimento De Circuitos Integrados no Brasil: Agora ou Nunca. In: CONGRESSO NACIONAL de INFORMÁTICA, 1985, São Paulo. SUCESU. São Paulo: SUCESU, 1985. p. 983-988. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>570. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HURTADO, C. J. O. ; SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Teste de circuitos VLSI usando microscópio eletrónico. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1985, São Paulo. SUCESU. Porto Alegre: SUCESU, 1985. p. 977-982. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>571. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Inteligência Artificial e concepção de circuitos VLSI. In: SIMPÓSIO BRASILEIRO sobre INTELIGÊNCIA ARTIFICIAL, 1984, Porto Alegre. CPD/UFRGS. Porto Alegre: UFRGS, 1984. p. 9. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>572. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; SUZIM, A. ; ZYSMAN, E. . Nova Etapa na Concepção de C.I.: Compiladores de Silício. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1984, São Paulo. Escola PoliTécnica da Universidade de São Paulo. São Paulo: Escola PoliTécnica da Universidade de São Paulo, 1984. v. v1. p. 157-167. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>573. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Avaliação Topológica de Circuitos VLSI. In: JORNADAS DE DISENO LÓGICO, 1983, Barcelona. JORNADAS DE DISENO LÓGICO. Barcelona: Universidad Autonoma de Barcelona, 1983. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>574. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. TESS: a Topological Evaluator Tool for VLSI Circuits. In: INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS, 1983, Taipei. INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS, 1983. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>575. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Uma metodologia descendente de concepção de circuitos integrados. In: SIMPÓSIO BRASILEIRO DE CONCEPÇÃO DE CIRCUITOS INTEGRADOS, 1983, Porto Alegre. SBC. Porto Alegre: SBC, 1983. p. 17-38. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>576. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Microeletrônica,Nova Revolução na Economia Mundial: Continuaremos Dependentes?. In: CONGRESSO NACIONAL DE INFORMÁTICA, 1983, São Paulo. SUCESU. São Paulo: SUCESU, 1983. p. 34344. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>577. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. TESS; uma ferramenta para a avaliação topológica de circuitos VLSI. In: SIMPÓSIO BRASILEIRO DE MICROELETRÔNICA, 1983, São Paulo. USP. São Paulo: USP, 1983. p. 5-27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>578. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Tess; a Topological Evaluator Tool. In: INTERNATIONAL CONFERENCE ON CIRCUITS AND COMPUTERS, 1982, New York. ICCC. New York: IEEE, 1982. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>579. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A Topological Evaluator as The First Slep in VLSI Design. In: MICROELECTRONICS, 1982, Adelaide. MICROELECTRONICS. Austrália: Institute of Engineers, 1982. p. 22. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654649" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">Meinhardt, Cristina</a> ; <b>Reis, Ricardo</b> . A yield-driven regular layout synthesis. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013. p. 221. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Power Reduction by using Transistor Networks. In: 10th Faible Tension Faible Consommation Conference, 2011, Marrakesh. 10th Faible Tension Faible Consommation Conference, 2011. v. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Physical Design Automation at Transistor Level. In: 3rd International Conference on Design and Technology of Integrated Systems in Nanoscale Era, 2008, Tozeur. 3rd International Conference on Design and Technology of Integrated Systems in Nanoscale Era. Piscataway: IEEE, 2008. v. 1. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . A Simple Approach to Partition a Set of Logic Input Variables. In: IEEE IWLS - International Workshop on Logic Synthesis, 2007, San Diego. IEEE International Workshop on Logic Synthesis, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0238478973177837" target="_blank">TAVARES, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6816603089210442" target="_blank">MEINHARDT, C.</a> . A Matrix Cell Viewer. In: 11th Workshop Iberchip, 2005, Salvador. 11th Workshop Iberchip, 2005. p. 293-296. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASACURTA, Alexandre ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1794231232150051" target="_blank">ALMEIDA, M</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Virtual Laboratory of Digital Systems. In: 9th Workshop Iberchip, 2003, Havana. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BOSCHETTI, M. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Electrical Extraction Techniques for VLSI Circuits. In: 9th Workshop Iberchip, 2003, 2003, Havana. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0739491045482770" target="_blank">OST, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0029796450556482" target="_blank">INDRUSIAK, Leandro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Visualizaco e Simulao 3D de Circuitos Integrados usando VRML. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 273-274. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CASACURTA, Alexandre ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Laboratrio Virtual de Sistemas Digitais. In: WRV2000 - 3rd Workshop on Virtual Reality, 2000, Gramado. WRV2000 - 3rd Workshop on Virtual Reality. Porto Alegre: SBC, 2000. v. 3. p. 263-264. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Técnicas de Baixo Consumo em circuitos CMOS. In: Jornada de Investigacion, 1997, San Bernardino. Jornada de Investigacion. Asuncion: UNESCO:AUGM, 1997. p. 53. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. Physical Design Automation of Transistor Networks. 2018. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. Trends on Micro and Nanoelectronics. 2018. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. Trends on EDA. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. Visualization Tools. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. IC Design and EDA: A bit of History. 2016. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a></b>. Physical Design Automation of Transistor Networks. 2014. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="OutrasProducoesBibliograficas"></a>Outras produções bibliográficas</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3317951277214165" target="_blank">MAHLMANN, L. G. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . O Sistema Tentos para MS-WINDOWS v 1.0..
							Porto Alegre:
									PPGC/UFRGS,  1996 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">LIMA, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Síntese de ASICs com a Metodologia TRANCA.
							Porto Alegre:
									PPGC/UFRGS,  1995 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . GRANEL para Sun versão 1.0. Manual do Usuário.
							Porto Alegre:
									PPGC/UFRGS,  1994 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GRIMBERT, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Usando o Magic.
							Porto Alegre:
									PPGC/UFRGS,  1992 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREITAS, D. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . COTONET: Um Compilador de Netlists Formato SPICE.
							Porto Alegre:
									PPGC/UFRGS,  1992 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; ROBERT, M. ; CATHEBRAS, G. ; AUVERGNE, D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TROPIC - Transparent Macrocell Layout Generator.
							Montpellier:
									LIRMM,  1992 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOTILLE, M. ; SOUZA, C. ; ARAÚJO, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Manual do Sistema TRAMO - Projeto TRANCA - versão 1.0.
							Porto Alegre:
									PPGC/UFRGS,  1991 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Manual do Usuário do projeto TRANCA - v. 1.0..
							Porto Alegre:
									PPGC/UFRGS,  1991 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CRUSIUS, C. ; FICHMAN, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3803400842350545" target="_blank">KINDEL, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Biblioteca de Células TRANCA regras ECPD 15/1.
							Porto Alegre:
									PPGC/UFRGS,  1991 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . TENTOS - Gerenciador de Software para Microeletrônica.
							Porto Alegre:
									PPGC/UFRGS,  1991 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; GIFFONI, E. E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Edição revisada da biblioteca de células TRANCA.
							Porto Alegre:
									PPGC/UFRGS,  1990 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; GIFFONI, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Biblioteca de células TRANCA REGRAS CMP - PARTE II.
							Porto Alegre:
									PPGC/UFRGS,  1990 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CLETO, L. D. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Relatório das atividades do Grupo de Microeletrônica nos Projetos Multiusuários em 1990.
							Porto Alegre:
									PPGC/UFRGS,  1990 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOMENZI, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Biblioteca de células do projeto TRANCA em regras do 2º PMU.
							Porto Alegre:
									PPGC/UFRGS,  1989 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Análise de Circuitos VLSI.
							Rio de Janeiro:
									UFRJ/NCE,  1988 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; GOMES, R. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Biblioteca Standard Cells do projeto TRANCA.
							Porto Alegre:
									PPGC/UFRGS,  1988 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. A New standard cell design methodology.
							Porto Alegre:
									PPGC/UFRGS,  1987 (monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SUZIM, A. ; BARONE, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9737950062156293" target="_blank">PÔRTO, I. E. S. J.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Curso de introdução a concepção de circuitos integrados.
							Porto Alegre:
									PPGC/UFRGS,  1986 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; JERRAYA, A. ; JAMIER, R. . The compilation of the SYCO 6502.
							Grenoble:
									IMAG,  1986 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SUZIM, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> . Concepção de Circuitos Integrados.
							Porto Alegre:
									SBC/UFRGS,  1985 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUYOT, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b> ; SUPRIANA, I. . Flope; editeur graphique pour la genóration des plans de masse.
							Grenoble:
									IMAG,  1983 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Evaluater topologique pour circuits VLSI; module d'évaluation de ROM.
							Grenoble:
									IMAG,  1981 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; ANCEAU, F. . Complex integrated circuit design strategy.
							Grenoble:
									IMAG,  1981 (Monografia). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Etude de l'architecture interne du microprocesseur Z8000.
							Grenoble:
									IMAG,  1980 (Monografia). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a> ; MAHLMANN, L. G. G. . Tentos. 1991. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6472237325433830" target="_blank">PALMA, J. C. S.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de José Carlos Sant'Anna Palma. Métodos de desenvolvimento e Distribuiçãode IP Cores. 2002. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAMOS, K. D. N.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; BEDREGAL, B. R. C..  Participação em banca de Karla Darlene Napomuceno Ramos. PAPÍLIO: Proposta de um Algoritmo de Criptografia Baseado no Algoritmo Viterbi e Codificação Convolucional. 2002. Dissertação (Mestrado em Sistemas e Computação) - Universidade Federal do Rio Grande do Norte. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ZIMMERMANN, F. L. DE O.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; RIBAS, R. P.; SILVA, I. S..  Participação em banca de Flavio Luiz de Oliveira Zimmermann. Um Microprocessador com Capacidades Analógicas. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HOEFEL, R. P. F.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Roger Pierre Fabris Hoefel. Estudo de Técnicas para Cancelamento de Ecos na transmissão de Dados pela Rede Tefonica Publica Comutada: Aplicações de Modens V.32. 1995. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NELSON, T. P.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Torsten Paul Nelson. Contribuições ao Sistema ALLENDE de Geração Automática de Layouts de Circuitos Integrados CMOS. 1994. Dissertação (Mestrado em Ciências da Computação) - Universidade Federal de Minas Gerais. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHMIDT, A. E. F.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Ana Elisa Ferreira Schmidt. Visualização e Exploração de dados Científicos Associados a Objetos Tridimensionais. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BENDER, E.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Evandro Bender. Um Estudo de Tecnicas de Controle Vetorial de Motores de Indução Direcionada à especificação de uma Arquitetura VLSI. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBAS, R. P.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Renato Perez Ribas. Estudo e Uso de Componentes de Lógica Programável (PLDs) em um Ambiente de Prototipagem Rápida Genérico. 1994. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CHOI, J. H.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Jung Hyun Choi. Uma Analise Comparativa entre os Conversores A/D Sigma-Delta Direcionada ao Projeto de uma Arquitetura VLSI CMOS. 1994. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GÜNTZEL, J. L.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de José Luis Güntzel. Geração de Circuitos Utilizando Matrizes de Células Pré-Difundidas. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCLOVSKI, L.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Luciano Sclovski. Uma Análise Introdutória de Realidade Virtual. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REIS, A. I.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Andre Inácio Reis. Geração de Células Transparentes. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AMBONI, R.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Roberto Amboni. Síntese de Imagens Aplicando Sistemas de Particulas Refletoras de Luz. 1993. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARCHIORO, G. F.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Gilberto Fernandes Marchioro. SILEX - Sistma para a Integração de Ferramentas de Projeto de Circuitos Integrados. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NASCIMENTO, M. E.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Marcos Eduardo Nascimento. Estudo de Algoritmos para Geração de Sombras Projetadas na Síntese de Imagens Realísticas. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NASCIMENTO, F. A. M. DO; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Francisco Assis Moreira do Nascimento. Sintese de Alto Nível a partir de VHDL Comportamental. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CECCHIN, S. L.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Sergio Luis Cecchin. Sintese Global Multinivel: Estudo, Prototipação e Análise. 1992. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WALTER, M.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Marcelo Walter. A obtenção de Texturas na Síntese de Imagens Reslistícas num Ambiente Limitado. 1991. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9050311050537919" target="_blank">VARGAS, F.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Fabian Vargas. Validação de Protótipo a Análise de Falhas no Teste com Feixe de Elétrons: um estudo visando sua automação. 1991. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Marcelo Soares Lubaszewski. Geração Auto,ática de Lógica Aleatória Utilizando a Metodologia TRANCA. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVA, I. S. DA; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Ivan Saraiva da Silva. Circuito Integrado para Inteface de Comunicação com Integração de Voz e Dados em Redes Locais em Computadores. 1990. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal da Paraíba. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STEMMER, M. A.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Marcos Augusto Stemmer. EXTRIBO - Um extrator Hierárquico de Circuitos. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, F. G.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Fernando Gehm Moraes. TRAGO - Síntese Automática de Leiaute de Circuitos em Lógica Aleatória. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GOMES, R. F.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Rogerio Figurelli Gomes. CSAR: Um Compilador de Silício Voltado à Execução de Operações Paralelas. 1990. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DILLENBURG, R. F.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Renato Frota Dillenburg. Um Gerenciador PLA com Direcionamento de Transistores. 1988. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JACOBI, R. P.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Ricerdo Pezzuol Jacobi. CVTx: Controlador de Vídeo para Terminais de Vídeo Texto. 1986. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SALOMÃO, S.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Sergio Salomão. Arquiteturas em hardware para Aceleradores Criptográficos. 2000. Tese (Doutorado em Ciência da Informação)  - Universidade Federal do Rio de Janeiro. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, L. S. DA; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>.  Participação em banca de Leomar Soares da Rosa.Geradores de Memória RAM.
							2002. Trabalho de Conclusão de Curso (Graduação em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">10th IEEE CASS Integrated Circuit Design Summer School.Trends on Micro and Nanoelectronics. 2019. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2018 IEEE 13th Nanotechnology Materials & Devices Conference (NMDC 2018),. Power and Reliability Challenges in IoT Nanoelectronics. 2018. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">9th IEEE CASS Integrated Circuit Design Summer School.Low Power Challenges in IoT and CPS. 2018. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CMOS Emerging Technologies 2018.Low Power Issues in IoE.
							2018. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE/ACM Seasonal School on Physical Design Automation.Device/Cell Generation. 2018. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2017 IEEE CASS Mexico Tour - Guadalajara.Trends on Micro and Nanoelectronics. 2017. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2017 IEEE CASS Mexico Tour - Guadalajara.Using of Transistor Networks to Reduce Power and Delay. 2017. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2017 IEEE CASS Mexico Tour - Mexico City.Using of Transistor Networks to Reduce Power and Delay. 2017. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">2017 IEEE CASS Mexico Tour - Puebla.Visualization Tools. 2017. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SEARCC Conference 2017. Low Power Challenges in IoT and CPS. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">7th IEEE CASS Integrated Circuit Design Summer School.Trends on Micro and Nanoelectronics.
							2016. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CMOS Emerging Technologies Symposium.Visualization Tools.
							2016. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE ANDESCON. From Transistors and Integrated Circuits to Applications. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE CASS Tutorials.From Transistors and Integrated Circuits to Applications. 2016. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE NEWCAS. Optimizing NanoCMOS Circuits by Using Transistor Networks. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Emerging Trends in Computing.Optimization is a Keyword in CPS Design.
							2016. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">11th International School on the Effects of Radiation on Embedded Systems for Space Applications- SERESSA 2016.Fault Injection at Device Level and Practical Simulations.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Asian and South Pacific Design Automation Conference - ASPDAC2015. Gate Sizing and Threshold Voltage Assignment for High Performance Microprocessor Designs. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CMOS Emerging Technologies Symposium 2015.Physical Design Automation of Transistors Network.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HPCPS2015 - 4th IEEE International Workshop on High-Performance Chip, Package and Systems.Trends on High-Performance Micro and Nano Electronics.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE CASS R9 Summer School 2015.Trends on Micro and Nanoelectronics.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE CASS Workshop on Current Trends in Analog and Mixed-Signal Circuit Design and Technology, AMSCI-2015.Trends on Architecture and Physical Design of Micro and Nanoelectronics Chips.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Numerical Electromagnetic and Multiphysics Modeling and Optimization for RF, Microwave, and Terahertz Applications - NEMO2015. Trends on EDA for Low Power. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">10th International School on the Effects of Radiation on Embedded Systems for Space Applications- SERESSA 2014.Fault Injection at Device Level and Practical Simulations.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CMOS Emerging Technologies Symposium.Power Reduction and Reliability Increase by using Network of Transistors.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ecole d'hiver Francophone sur les Technologies de Conception des Systèmes Embarqués Hétérogènes - FETCH.Power Reduction with Gate Sizing.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NORCHIP. Trends on Micro and Nanoelectronics. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NORCHIP.Physical Design Automation of Transistor Networks.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Embedded Systems Symposium - IESS2013.Power Reduction by Reducing the Number of Components.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Latin American Test Workshop - LATW 2013.Increasing Realiability by using Transistor Networks.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Nanotechnology. Power Consumption & Reliability in NanoCMOS. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Iberchip 2008.New Physical Design Strategies.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE ASPCAS- ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS.Electronic Design Automation at Transistor Level.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE Circuits and Systems Workshop.EDA at Transistor Level. 2008. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE DTIS - Design and Technology of Integrated Systems.Physical Design Automation at Transistor Level.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE NORCHIP.Physical Design Automation at Transistor Level.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE Computer Society East-West Design &Test Symposium.Physical Design using Transistor Design Automation.
							2007. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP Council. Conselho da IFIP. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Assembleia Geral da IFIP (International Federation on Information Processing).Assembléia Geral.
							2004. (Encontro). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISTEC (Ibero American Science & Education Consortium). Assembleia Geral do ISTEC. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip on the Pampa. 17th Symposium on Microelectronics Technology an Devices. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Conselho da IFIP. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Conselho da IFIP. 2000. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 2000. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Conselho da IFIP. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">. Congresso Mundial da IFIP. 1998. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.IEEE/ACM Design Automation Conference. 1998. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1998. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">. Conselho da IFIP. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Conselho da IFIP. 1996. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1996. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1995. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP (International Federation on Information Processing). Assembleia Geral da IFIP. 1994. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ISIE'94.IEEE International Symposium on Industrial Electronics.
							1994. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.Reuniao do Projeto Multiusuario Ibero-Americano. 1993. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.VII Jornadas electronica y Telecomunicaciones. 1993. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.Seminario Internacional de Microeletronica. 1992. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.Reuniao do Projeto Multiusuario Ibero-Americano. 1992. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">.Reuniao do Projeto Paradigma, ALADI. 1991. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Reuniao do Projeto Multiusuario Ibero-Americano.Reuniao do Projeto Multiusuario Ibero-Americano. 1991. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Seminario de Microeletronica do Projeto Multinacional da OEA.Seminario de Microeletronica do Projeto Multinacional da OEA. 1991. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Computer Aided Design Day.Computer Aided Design Day. 1990. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ICCAD 90. IEEE International Conference on Computer Aided Design. 1990. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pesquisa em Informatica no Brasil e na UFRGS.Pesquisa em Informatica no Brasil e na UFRGS. 1990. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sintese Automatica de Circuitos em Logica Aleatoria: Projeto TRANCA.Sintese Automatica de Circuitos em Logica Aleatoria: Projeto TRANCA. 1990. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ESPOO.IEEE International Symposium on Circuits and Systems.
							1988. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CICC 87. IEEE International Custom Integrated Circuits Conference. 1987. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ICCD'86. IEEE International Conference on Computer Design. 1986. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP. Workshop on Architectural Synthesis of Digital Systems. 1986. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">II Jornadas de Diseno Logico.II Jornadas de Diseno Logico.
							1983. (Encontro). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE. IEEE International Conference on Circuits and Computer. 1982. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Microelectronics 82. Microelectronics 82. 1982. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">6 eme Ecole d'Ete du Forez (Microelectronic). 6 eme Ecole d'Ete du Forez (Microelectronic). 1981. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Journnees Microelectronique. Journnees Microelectronique. 1981. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ESSCIRC'80. 6th European Solid State Circuits Conference USMG. 1980. (Congresso). </div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo A. L.</a></b>. PATMOS - International Workshop on Power and Timing Modeling, Optimization and Simulation. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a></b>. International Workshop on Power And Timing Modeling, Optimization and Simulation - PATMOS. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, R.</a></b>. ICECS - International Conference on Electronics, Circuits and Systems. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>; KEHERVE, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8488933110955512" target="_blank">JOHANN, Marcelo</a> . First IEEE Latin American Symposium on Circuits and Systems. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>. 17th Workshop Iberchip. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . First Workshop Brasil Alemanha de Microeletronica. 2010. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">Reis, Ricardo</a></b>; BECKER, J. . IFIP/IEEE Very Large Scale Integration, VLSI-SoC2009. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; BECKER, J. . IEEE Computer Society Annual Symposium on VLSI. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>; OSSEIRAN, A ; PFLEIDERER, H. . VLSISoC2005, XIII IFIP International Conference on Very Large Scale Integration. 2005. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. VLSISoC2003, XII IFIP International Conference on Very Large Scale Integration. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. IFIP Technical Committee 10 Meeting. 2001. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. IFIP IT Conference. 2001. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Assembleia Geral da IFIP (International Federation on Information Processing. 2001. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. VLSI'99 X IFIP International Conference on Very Large Scale Integration. 1999. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Seminario do Programa ALFA B2 - Synthesis of Testable Circuits and Systems. 1998. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. VLSI'97 IX IFIP International Conference on VLSI. 1997. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. IFIP Technical Committee 10 Meeting. 1997. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. Assembleia Geral da IFIP (International Federation on Information Processing. 1997. (Outro). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a></b>. IFIP Working Group 10.5 Meeting. 1997. (Outro). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6440419188489303'><img src='images/curriculo/logolattes.gif' /></a>Leonardo Barlette de Moraes. Exploring Multi-level Design to Mitigate Variability and Radiation Effects on 7nm FinFET Logic Cells (provisorio).
						Início: 2018.
						Dissertação (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Heitich Bredler. Exploration of Multi Level Logic to Mitigate Radiation Effects.
						Início: 2018.
						Dissertação (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3705573338924861'><img src='images/curriculo/logolattes.gif' /></a>Mateus Paiva Fogaça. Placement of IC (provisorio).
						Início: 2016. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4019703199454659'><img src='images/curriculo/logolattes.gif' /></a>Calebe Micael de Oliveira Conceição. Redução do Numero de Transistores (provisório).
						Início: 2013. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8104276040948423'><img src='images/curriculo/logolattes.gif' /></a>Elias de Almeida Ramos. Posicionamento de Células em FPGA: Chaotic Place.
							2018.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2648376089810273'><img src='images/curriculo/logolattes.gif' /></a>Julia Casarin Puget. UFRGSPlace: A Wirelength Driven FPGA Placement Algorithm.
							2018.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9235346435598635'><img src='images/curriculo/logolattes.gif' /></a>Henrique Placido. Tackling the Drawbacks of a Lagrangian Relaxation Based Discrete Gate Sizing Algorithm.
							2018.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas André de Paris. Análise e Mitigação dos Efeitos da Eletromigração em Interconexões Metálicas de Circuitos Integrados.
							2018.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0218273654317320'><img src='images/curriculo/logolattes.gif' /></a>Geancarlo Abich. Extending FreeRTOS to Support Dynamic and Distributed Mapping in Multiprocessor Systems.
							2017.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ygor Quadros de Aguiar. Radiation Robustness of XOR and Majority Voter Circuits at FinFET Technology under Variability.
							2017.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6826056331123934'><img src='images/curriculo/logolattes.gif' /></a>Luciana Mendes Silva. Minimização Lógica por Fusão de Portas.
							2017.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6588793235070515'><img src='images/curriculo/logolattes.gif' /></a>Gisell Borges Moura. Síntese Automática do Leiaute usando o ASTRAN.
							2017.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9364248421045844'><img src='images/curriculo/logolattes.gif' /></a>Alexandra Lackmann Zimpeck. Timing Vulnerability Factor Analysis in Master-Slave D Flip-Flops.
							2016.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3705573338924861'><img src='images/curriculo/logolattes.gif' /></a>Mateus Paiva Fogaça. A New Quadratic Formulation for Incremental Timing-Driven Placement.
							2016.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Daniel Silva Guimarães Júnior. Inserção de Células Geradas Automaticamente em um Fluxo de Projeto Standard Cell,.
							2016.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6676364534771409'><img src='images/curriculo/logolattes.gif' /></a>Priscila Cavalcante de Holanda. DHyANA: A Digital Hierarchical Neuromorphic Architecture for Liquid Computing.
							2016.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8239516465064014'><img src='images/curriculo/logolattes.gif' /></a>Diego Tumelero. Exploração de Paralelismo no Roteamento Global de Circuitos VLSI.
							2015.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5922238853240412'><img src='images/curriculo/logolattes.gif' /></a>William do Nascimento Guareschi. Desenvolvimento de uma Plataforma para Teste e Controle de Cargas-Úteis Baseada em Arquitetura Reconfigurável.
							2015.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7188289852828468'><img src='images/curriculo/logolattes.gif' /></a>Marco Antônio de Souza Madeira Terres. Arquitetura de Conversores de Tensão para Circuitos com Múltiplas Tensões de Alimentação ajustadas de Forma Dinâmica.
							2015.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7272765079119674'><img src='images/curriculo/logolattes.gif' /></a>Roger Vicente Caputo Llanos. Voltage Scaling Interfaces for Multi-Voltage Digital Systems.
							2015.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0291107015199344'><img src='images/curriculo/logolattes.gif' /></a>Tania Mara Ferla. Simulação Litográfica.
							2014.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7459315635914945'><img src='images/curriculo/logolattes.gif' /></a>Gerson Scartezzini. Low-Power Design Using Networks of Transistors.
							2014.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8288502961487125'><img src='images/curriculo/logolattes.gif' /></a>Leandro de Morais Nunes. Redução de Congestionamento em Roteamento Global de Circuitos Integrados.
							2013.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4019703199454659'><img src='images/curriculo/logolattes.gif' /></a>Calebe Micael de Oliveira Conceição. Uma Arquitetura de Co-Processador para Simulação de Algoritmos Quânticos em FPGA.
							2013.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0737672513801329'><img src='images/curriculo/logolattes.gif' /></a>João Batista Seabra de Azevedo. Metodologia de Simulação Mista para Memórias Magnéticas Termicamente Assistidas Visando Teste.
							2012.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6268652442201954'><img src='images/curriculo/logolattes.gif' /></a>Jerson Paulo Guex. Utilizando Folding no Projeto de Portas Lógicas Robustas à Variabilidade de Processo.
							2012.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1103704500568017'><img src='images/curriculo/logolattes.gif' /></a>Gracieli Posser. Dimensionamento de Portas Lógicas usando Programação Geométrica.
							2011.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0739903072324799'><img src='images/curriculo/logolattes.gif' /></a>Helen de Souza Franck. Avaliação de Atraso, Consumo e Proteção de Somadores Tolerantes a Falhas.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6759598687328322'><img src='images/curriculo/logolattes.gif' /></a>Jorge Lúcio Tonfat Seclen. Projeto e Verificação Funcional de Módulos Funcionais para um Comutador Gigabit Ethernet.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0581990073642132'><img src='images/curriculo/logolattes.gif' /></a>Felipe de Andrade Pinto. Posicionameno Visando a Redução do Comprimento das Conexões.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1025928877570302'><img src='images/curriculo/logolattes.gif' /></a>Walter Enrique Calienes Bartra. Ferramentas para a Simulação de Falhas Transientes.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3576860518866432'><img src='images/curriculo/logolattes.gif' /></a>Tiago Reimann. Roteamento Global de Circuitos VLSI.
							2011.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Augusto Flach. Clock Mesh Optimization.
							2010.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3034460910130156'><img src='images/curriculo/logolattes.gif' /></a>Thiago Rocha Assis. Analysis of Transistor Sizing And Folding Efectviness to Mitigate Soft Errors.
							2009.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CHRIS DENNIS TOMÁS HORNA. Arquiteturas para um Dispositivo de Demarcação Ethernet.
							2009.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Brusamarello. Statistical Yield Analysis at Electrical Level Using Error Propagation and Numerical Derivatives.
							2007.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3627488233186982'><img src='images/curriculo/logolattes.gif' /></a>Adriel Mota Ziesemer Junior. Geração Automática de Partes Operativas para Circuitos VLSI.
							2007.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8520230195432590'><img src='images/curriculo/logolattes.gif' /></a>Daniel Lima Ferrao. Analise de Timing de Circuitos Combinacionais: Abordagens Funcionais e Hierarquicas.
							2006.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Possomai Bastos. Design of a Soft Error Robust Microprocessor.
							2006.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Glauco Borges Valim dos Santos. Area Routing in Digital Integrated Circuits.
							2006.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristina Meinhardt. Geração de Leiautes Regulares Baseados em Matrizes de Células.
							2006.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1979936839014544'><img src='images/curriculo/logolattes.gif' /></a>Cristiano Lopes dos Santos. Verificaçao e Otimizaçao de Atraso Durante a Sintese Fisica de Circuitos Integrados CMOS.
							2005.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7427157500236889'><img src='images/curriculo/logolattes.gif' /></a>Emerson Barbiero Hernandez. Macanudo: Uma Abordagem Baseada em Componentes Voltada a Reuso de Projetos de Descriçoes de Hardware.
							2005.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Claudio Carvalho Menezes. Geraçao Automatica de Leiaute Atraves de Matrizes de Celulas NAND-MARTELO.
							2004.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristiano Lazzari. Timing-driven Automatic Custom Generator of Static CMOS Layouts.
							2003.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Barcelos. Soft IP para Criptografia usando Algoritmo Rijndael e Implementação em Lógica Programável.
							2002. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8595583832183381'><img src='images/curriculo/logolattes.gif' /></a>Ricardo Brod Mendez. Construção de Ambientes Virtuais Interativos Baseados em Imagens para Estudos Arquitetônicos e Urbanísticos.
							2002. 0 f.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Renato Henstschke. Algoritmos para o Posicionamento de Células em Circuitos VLSI.
							2002. 0 f.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1091943486026876'><img src='images/curriculo/logolattes.gif' /></a>Sandro Sawicki. Projeto Cooperativo no Ambiente Cave Baseado em Espaço Compartilhado de Objetos.
							2002. 0 f.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1321931359908006'><img src='images/curriculo/logolattes.gif' /></a>Ana Cristina Medina Pinto. Um Estudo de Técnicas de Aceleração para Algoritmos de Análise de Timming Funcional Baseado em Geração Automática de Teste.
							2002. 0 f.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9175591364526313'><img src='images/curriculo/logolattes.gif' /></a>Lisane Brisolara. Um Editor de Esquemáticos Hierárquicos voltado à Colaboração.
							2002. 0 f.
						
					Dissertação  (Mestrado em Programa de Pós Graduação Em Ciências da Computaçã)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9792890322049484'><img src='images/curriculo/logolattes.gif' /></a>João Leonardo Fragoso. WTROPIC- Um Gerador Automtico de Macroclulas CMOS Acessvel via WWW.
							2001. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fábio Klein Ferreira. Extração de Elementos Parasitas em Circuitos CMOS Submicrônicos.
							2000.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fernanda Gusmão Lima. Projeto com Matrizes de Celulas Logicas Programaveis.
							1999. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Macarthy. Síntese de uma Memória Cache.
							1998. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro Indrusiak. Ambiente de Apoio ao Projeto de Circuitos Integrados Baseado no World Wide Web.
							1998. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcus Kindel. Síntese Automática de Células CMOS.
							1997. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Gustavo Galvez Mahlmann. O Sistema Tentos for Windows - um Gerenciador de Ferramentas para Microeletrônica.
							1996. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7625414791731722'><img src='images/curriculo/logolattes.gif' /></a>Paulo Armando Schermer. TRAPP : uma Ferramenta para Particionamento/Posicionamento de Células para a Metodologia TRANCA.
							1995. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Reginaldo da Nóbrega Tavares. Síntese de Circuitos Combinacionais Baseada em Diagramas de Decisão Binária.
							1995. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo de Oliveira Johann. Roteamento sobre Células Transparentes.
							1994. 0 f.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOSE LUIS GUNTZEL. Geração de Circuitos Utilizando Matrizes de Células Pré-Difundidas.
							1993.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANDRE INACIO REIS. Geração de Células Transparentes.
							1993.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FABIAN VARGAS. Validação de Protótipo e Análise de Falhas no Teste com Feixe de Elétrons: um estudo visando a sua automação.
							1991.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5265254209364825'><img src='images/curriculo/logolattes.gif' /></a>Marcelo LUBASZEWSKI. Geração Automática de Lógica Aleatória Utilizando a Metodologia TRANCA.
							1990.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9317915417123160'><img src='images/curriculo/logolattes.gif' /></a>Marcos A STEMMER. EXTRIBO - Um Extrator Hierárquico de Circuitos.
							1990.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERNANDO GEHM MORAES. TRAGO- Síntese Automática de Leiaute Para Circuitos Em Lógica Aleatória.
							1990.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8930054608865552'><img src='images/curriculo/logolattes.gif' /></a>Rogério Figurelli GOMES. CSAR : Um Compilador de Silício Voltado à Execução de Operações Paralelas.
							1990.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RICARDO PEZZUOL JACOBI. CVTx: Controlador de Vídeo para Terminais de Vídeo Texto.
							1986.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CARLOS JESUS ORELLANA HURTADO. Uma Técnica de Depuração e Teste de Circuitos Integrados Utilizando o Microscópio Eletrônico.
							1986.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IPING SUPRIANA. Flope.
							1983.
						
					Dissertação  - Institut National Polytechique de Grenoble, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3830884317409268'><img src='images/curriculo/logolattes.gif' /></a>Felipe Rocha da Rosa.
						Early Evaluation of Multicore Systems Soft Error Reliability Using Virtual Platforms.
							2018. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3576860518866432'><img src='images/curriculo/logolattes.gif' /></a>Tiago Jose Reimann.
						Cell Selection to Minimize Power in High-Performance Industrial Microprocessor Designs.
							2016. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1025928877570302'><img src='images/curriculo/logolattes.gif' /></a>Walter Enrique Calienes Bartra.
						Single-Event Effects Modeling in FDSOI Memory Circuits.
							2016. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1103704500568017'><img src='images/curriculo/logolattes.gif' /></a>Gracieli Posser.
						Electromigration Aware Cell Design.
							2015. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6759598687328322'><img src='images/curriculo/logolattes.gif' /></a>Jorge Lucio Tonfat Seclen.
						Frame-Level Redundancy Scrubbing Technique for SRAM-based FPGAs.
							2015. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Augusto Flach.
						Discrete Gate Sizing and Timing-Driven Detailed Placement for the Design of Digital Circuits.
							2015. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adriel Ziesemer.
						Síntese Automática do Leiaute de Redes de Transistores.
							2014. Tese
					 (Doutorado em PGMICRO)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Cristina Meinhardt.
						Variabilidade em FinFETs.
							2014. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Sidinei Ghissoni.
						Decomposição de Coeficientes Trigonométricos para a Redução de Área e Potência em Arquiteturas FFT Híbridas na Base 2.
							2012. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4965251596711702'><img src='images/curriculo/logolattes.gif' /></a>Rodrigo Possamai Bastos.
						Transient-Fault Robust Systems Exploiting Quasi-Delay Insensitive Asynchronous Circuits.
							2010. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1091943486026876'><img src='images/curriculo/logolattes.gif' /></a>Sandro Sawicki.
						Particionamento de Células e Pads de I/O em Circuitos VLSI 3D.
							2009. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6828008473703503'><img src='images/curriculo/logolattes.gif' /></a>Gustavo Reis Wilke.
						Analysis and Optimization of Mesh-based Clock Distribution Architectures.
							2008. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8916903158408781'><img src='images/curriculo/logolattes.gif' /></a>Renato Fernandes Hentschke.
						Algorithms for Wire Length Improvement of VLSI Circuits With Concern to Critical Paths.
							2007. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9175591364526313'><img src='images/curriculo/logolattes.gif' /></a>Lisane Brisolara de Brisolara.
						Strategies for Embedded Software Development based on High-level Models.
							2007. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8368236040252742'><img src='images/curriculo/logolattes.gif' /></a>Gustavo Neuberger.
						Protecting Digital Circuits against Hold Time Violations Due to Process Variations.
							2007. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">José Carlos Sant'Anna Palma.
						Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados.
							2007. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1603486653923626'><img src='images/curriculo/logolattes.gif' /></a>Cristiano Lazzari.
						Transistor Level Automatic Generation of Radiation-Hardened Circuits.
							2007. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6532338737692493'><img src='images/curriculo/logolattes.gif' /></a>Fernanda Gusmão de Lima Kastensmidt.
						Designing Single Event Upset Mitigation Techniques for Large SRAM-Based FPGA Components.
							2003. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro Soares Indrusiak.
						A Framework Supporting Collaboration on the Distributed Design of Integrated Systems.
							2003. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, . Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo de Oliveira Johann.
						Novos Algoritmos Para o Roteamento de Circuitos VLSI.
							2001. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João B Martins.
						Estimativa de Capacitancias e Consumo de Potencia em Circuitos Combinacionais CMOS no Nivel Logico.
							2001. 0 f. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jose Luis Almada Guntzel.
						Análise de Timing Funcional de Circuitos VLSI Contendo Portas Complexas.
							2000. Tese
					 (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Ricardo Augusto da Luz Reis. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo de Oliveira Johann.
							Desenvolvimento do Sistema de Roteamento simbólico MARTE.
							1992. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Eduardo Souza.
							Uma Interface Gráfica para o Projeto TRANCA em Ambientes UNIX.
							1991. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Eduardo Luís Gallo.
							GIMI- Gerador Interativo de Interfaces Orientadas a Menus.
							1990.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Baggio.
							Uma Interface de gerenciamento para o projeto TRANCA.
							1989. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado Em Ciências de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Dominique Meyer.
							Engenharia Eletrônica e Rádio Comunicação, opção Microeletrônica (Ingénieur en electronique et Radiocommunications.
							1982. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Electronique)  - Ecole Nationale Supérieure D'electronique Et Radio Communications de Grenob. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Iping Supriana.
							Engenharia Informática (Ingénieur en Informatique).
							1981. 0 f.
							Trabalho de Conclusão de Curso. (Graduação em Informatique)  - Ecole Nationale Supérieure D'informatique Et Mathematiques Appliquées de Gr. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcos André Zart.
							Um Estudo de Compactação de Layout.
							1997. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Macarthy.
							Um Estudo sobre Arquiteturas Superscalares.
							1997. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leandro Indrusiak.
							Uma ferramenta para visualização 3D de Circuitos Integrados Utilizando VRML.
							1997. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João B Martins.
							Técnicas de Baixo Consumo de Potência em Circuitos CMOS VLSI.
							1996. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luiz Oscar Ruschel Pilger.
							A Comunicação da Unidade Operativa e Funcionamento de um Protótipo.
							1995. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo de Oliveira Johann.
							Desempenho do Sistema de Roteamento MARTE.
							1994. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Reginaldo da Nóbrega Tavares.
							Unidade Operativa do Microprocessador Didático ILA9200.
							1994. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcus Kindel.
							Técnicas de Otimização de Circuitos Integrados no Nível Físico.
							1994. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luis Gustavo Galves Mahlmann.
							O Sistema Tentos para MS-Windows.
							1994. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Paulo Armando Schermer.
							Um Estudo sobre Particionamento.
							1993. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANDRE INACIO REIS.
							Biblioteca TRANCA equivalente à ES2 1.2.
							1993. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo de Oliveira Johann.
							MARTE - Ambiente de Roteamento Simbólico.
							1992. 0 f.
							Iniciação Científica. (Graduando em Bacharelado Em Ciências de Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ANDRE INACIO REIS.
							Um Estudo para Determinação da Altura Ideal de Células em uma Abordagem do Tipo Channeless Routing.
							1992. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOSE LUIS GUNTZEL.
							Desenvolvimento de uma Matriz de Células Pré-Difundidas.
							1991. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pedro Inácio Hubscher.
							Síntese Automática do Circuito GAMA Utilizando um Gerador Automático de Circuitos em Lógica Aleatória.
							1990. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FABIAN VARGAS.
							Microscópio Eletrônico de Varredura como Ferramenta de Depuração e Teste de Circuitos Integrados.
							1990. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcos A STEMMER.
							Editor de Máscaras EMA2.
							1989. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rogério Figurelli GOMES.
							Geração Automática de Circuitos Standard Cell TRANCA Utilizando o Compilador de Silício CSAR.
							1989. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo LUBASZEWSKI.
							O Módulo de Posicionamento Relativo do Projeto TRANCA.
							1988. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERNANDO GEHM MORAES.
							Proposta para Síntese de Layout Utilizando Estratégia Gate-Matrix.
							1988. 0 f.
							Iniciação Científica. (Graduando em Ppgc Programa de Pós Graduação Em Ciência da Compu)  - Universidade Federal do Rio Grande do Sul. Orientador: Ricardo Augusto da Luz Reis.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="OutrasInformacoesRelevantes">
<h1>Outras informa&ccedil;&otilde;es relevantes</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<pre class="outras-informacoes">Coordenador de Projeto PRONEX
Vice-Coordenador de Instituto do Milenio
Coordenador de Grupo de Pesquisa CNPq
Coordenador de Projetos de Cooperacao Internacional</pre>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 04/09/2019 &agrave;s 21:58:14</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=4585719152284650" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
