<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tfgg484-2L" LaunchTime="1749794610">
  <File Type="PA-TCL" Name="RIUSJB_CPU.tcl"/>
  <File Type="BITSTR-BMM" Name="RIUSJB_CPU_bd.bmm"/>
  <File Type="REPORTS-TCL" Name="RIUSJB_CPU_reports.tcl"/>
  <File Type="OPT-DCP" Name="RIUSJB_CPU_opt.dcp"/>
  <File Type="OPT-DRC" Name="RIUSJB_CPU_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="RIUSJB_CPU.hwdef"/>
  <File Type="PWROPT-DCP" Name="RIUSJB_CPU_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="RIUSJB_CPU_placed.dcp"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="RIUSJB_CPU_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BGN" Name="RIUSJB_CPU.bgn"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="RIUSJB_CPU_postplace_pwropt.dcp"/>
  <File Type="BG-BIN" Name="RIUSJB_CPU.bin"/>
  <File Type="PHYSOPT-DCP" Name="RIUSJB_CPU_physopt.dcp"/>
  <File Type="BITSTR-MSK" Name="RIUSJB_CPU.msk"/>
  <File Type="ROUTE-ERROR-DCP" Name="RIUSJB_CPU_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="RIUSJB_CPU_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="RIUSJB_CPU_routed_bb.dcp"/>
  <File Type="BITSTR-LTX" Name="RIUSJB_CPU.ltx"/>
  <File Type="BITSTR-MMI" Name="RIUSJB_CPU.mmi"/>
  <File Type="BITSTR-SYSDEF" Name="RIUSJB_CPU.sysdef"/>
  <File Type="ROUTE-TIMING-PB" Name="RIUSJB_CPU_timing_summary_routed.pb"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="RIUSJB_CPU_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="RIUSJB_CPU_postroute_physopt_bb.dcp"/>
  <File Type="BG-BIT" Name="RIUSJB_CPU.bit"/>
  <File Type="BITSTR-RBT" Name="RIUSJB_CPU.rbt"/>
  <File Type="BITSTR-NKY" Name="RIUSJB_CPU.nky"/>
  <File Type="BG-DRC" Name="RIUSJB_CPU.drc"/>
  <File Type="RDI-RDI" Name="RIUSJB_CPU.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/ALU_REG.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/CU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/ID.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/IR.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/MDR.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/PC.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/REG_HEAP.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/RIUSJB_CPU.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/DISPLAY.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/sources_1/new/TOP.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/RIUSJB_test.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/RIUSJB_data.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="RIUSJB_CPU"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../计算机组成原理/实验/CPU_10/CPU_10.srcs/constrs_1/new/constrs.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="RAM"/>
</GenRun>
