Timing Analyzer report for ShiftRegister_Demo
Thu Apr 21 11:04:22 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ShiftRegister_Demo                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-16        ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; ClkDividerN:divisor|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:divisor|clkOut } ;
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 197.98 MHz  ; 197.98 MHz      ; CLOCK_50                   ;                                                ;
; 1113.59 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -4.051 ; -78.622       ;
; ClkDividerN:divisor|clkOut ; 0.102  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.450 ; 0.000         ;
; CLOCK_50                   ; 0.466 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -37.695       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -10.280       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.051 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.978      ;
; -4.048 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.975      ;
; -4.038 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.965      ;
; -3.885 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.812      ;
; -3.862 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.789      ;
; -3.811 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.738      ;
; -3.758 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.685      ;
; -3.757 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.677      ;
; -3.753 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.680      ;
; -3.723 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.643      ;
; -3.711 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.631      ;
; -3.595 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.522      ;
; -3.494 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.414      ;
; -3.494 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.981      ;
; -3.492 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.412      ;
; -3.445 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.365      ;
; -3.362 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.282      ;
; -3.296 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.216      ;
; -3.255 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.175      ;
; -3.202 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.122      ;
; -3.201 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.128      ;
; -3.171 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.091      ;
; -3.114 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.034      ;
; -3.076 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.996      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.057 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.969      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.025 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.944      ;
; -3.019 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.939      ;
; -3.009 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.928      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -3.002 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.921      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.961 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.873      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.960 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.086     ; 3.872      ;
; -2.936 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.856      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.914 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.825      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.905 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.519     ; 3.384      ;
; -2.898 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.817      ;
; -2.898 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.817      ;
; -2.898 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.817      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                              ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.102 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.816      ;
; 0.104 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.814      ;
; 0.104 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.814      ;
; 0.105 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.813      ;
; 0.105 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.813      ;
; 0.106 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.812      ;
; 0.107 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.080     ; 0.811      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.450 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.716      ;
; 0.451 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.717      ;
; 0.452 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.719      ;
; 0.454 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.080      ; 0.720      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.466 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.731      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.648 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.913      ;
; 0.649 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.915      ;
; 0.655 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.920      ;
; 0.657 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.924      ;
; 0.662 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.927      ;
; 0.667 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.932      ;
; 0.668 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.933      ;
; 0.675 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.940      ;
; 0.677 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.942      ;
; 0.820 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.085      ;
; 0.960 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.225      ;
; 0.961 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.961 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.962 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.963 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.228      ;
; 0.970 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.235      ;
; 0.971 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.972 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.242      ;
; 0.980 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.245      ;
; 0.981 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.247      ;
; 0.984 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.251      ;
; 0.989 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.991 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.256      ;
; 0.994 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.260      ;
; 1.002 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.267      ;
; 1.007 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.272      ;
; 1.081 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.346      ;
; 1.082 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.083 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.084 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.349      ;
; 1.086 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.351      ;
; 1.087 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.087 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.088 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.088 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.089 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.354      ;
; 1.093 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.358      ;
; 1.097 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.101 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.102 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.368      ;
; 1.105 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.370      ;
; 1.106 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.371      ;
; 1.108 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.373      ;
; 1.110 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.375      ;
; 1.111 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.377      ;
; 1.115 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.380      ;
; 1.116 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.382      ;
; 1.120 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.385      ;
; 1.122 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.380      ;
; 1.128 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.393      ;
; 1.133 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.398      ;
; 1.137 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.402      ;
; 1.208 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.208 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.473      ;
; 1.209 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.209 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.474      ;
; 1.210 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.475      ;
; 1.213 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.213 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.478      ;
; 1.214 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.479      ;
; 1.214 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.479      ;
; 1.224 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.489      ;
; 1.227 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.492      ;
; 1.229 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.494      ;
; 1.229 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.494      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+-------------+-----------------+----------------------------+------------------------------------------------+
; 214.64 MHz  ; 214.64 MHz      ; CLOCK_50                   ;                                                ;
; 1239.16 MHz ; 437.64 MHz      ; ClkDividerN:divisor|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.659 ; -70.723       ;
; ClkDividerN:divisor|clkOut ; 0.193  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.415 ; 0.000         ;
; CLOCK_50                   ; 0.421 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -37.695       ;
; ClkDividerN:divisor|clkOut ; -1.285 ; -10.280       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.659 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.597      ;
; -3.656 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.594      ;
; -3.581 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.519      ;
; -3.399 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.337      ;
; -3.389 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.327      ;
; -3.377 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.315      ;
; -3.374 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.312      ;
; -3.332 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.261      ;
; -3.306 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.244      ;
; -3.231 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.160      ;
; -3.228 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.157      ;
; -3.189 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 4.127      ;
; -3.144 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.675      ;
; -3.139 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.068      ;
; -3.132 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.061      ;
; -3.033 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.962      ;
; -2.980 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.909      ;
; -2.919 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.848      ;
; -2.868 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.797      ;
; -2.866 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.804      ;
; -2.817 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.746      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.764 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.684      ;
; -2.753 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.682      ;
; -2.740 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.669      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.699 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.689 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.618      ;
; -2.685 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.614      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.663 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.583      ;
; -2.662 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.591      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.660 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.580      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.606 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.535      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.503      ;
; -2.583 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.512      ;
; -2.578 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.507      ;
; -2.567 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.477     ; 3.089      ;
; -2.567 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.477     ; 3.089      ;
; -2.567 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.477     ; 3.089      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.193 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.734      ;
; 0.194 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.733      ;
; 0.195 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.732      ;
; 0.195 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.732      ;
; 0.196 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.731      ;
; 0.197 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.730      ;
; 0.198 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.072     ; 0.729      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                                ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.415 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.658      ;
; 0.416 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.660      ;
; 0.418 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.661      ;
; 0.419 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.072      ; 0.662      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.421 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.662      ;
; 0.586 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.589 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.590 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.832      ;
; 0.592 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.834      ;
; 0.592 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.833      ;
; 0.594 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.594 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.599 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.841      ;
; 0.602 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.605 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.847      ;
; 0.611 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.852      ;
; 0.611 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.852      ;
; 0.616 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.857      ;
; 0.619 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.861      ;
; 0.764 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.005      ;
; 0.874 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.874 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.116      ;
; 0.875 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.117      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.876 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.118      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.877 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.119      ;
; 0.879 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.120      ;
; 0.880 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.122      ;
; 0.882 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.882 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.885 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.127      ;
; 0.887 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.128      ;
; 0.887 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.887 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.129      ;
; 0.888 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.133      ;
; 0.893 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.893 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.898 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.139      ;
; 0.899 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.140      ;
; 0.899 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.141      ;
; 0.901 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.142      ;
; 0.904 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.145      ;
; 0.904 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.146      ;
; 0.915 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.156      ;
; 0.973 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.216      ;
; 0.975 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.217      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.976 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.218      ;
; 0.978 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.219      ;
; 0.984 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.227      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.986 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.228      ;
; 0.987 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.229      ;
; 0.989 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.230      ;
; 0.990 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.232      ;
; 0.992 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.233      ;
; 0.992 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.233      ;
; 0.997 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.238      ;
; 0.997 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.997 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.239      ;
; 0.998 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.240      ;
; 1.000 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.241      ;
; 1.001 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.243      ;
; 1.003 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.245      ;
; 1.003 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.244      ;
; 1.008 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.249      ;
; 1.009 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.251      ;
; 1.011 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.252      ;
; 1.014 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.255      ;
; 1.014 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.256      ;
; 1.017 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.250      ;
; 1.025 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.266      ;
; 1.051 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.292      ;
; 1.083 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.325      ;
; 1.085 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.327      ;
; 1.086 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.086 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.328      ;
; 1.088 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.329      ;
; 1.094 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.336      ;
; 1.096 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.096 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.338      ;
; 1.097 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.097 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.339      ;
; 1.100 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 1.342      ;
; 1.102 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.343      ;
; 1.107 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.348      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.589 ; -24.588       ;
; ClkDividerN:divisor|clkOut ; 0.558  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; ClkDividerN:divisor|clkOut ; 0.199 ; 0.000         ;
; CLOCK_50                   ; 0.214 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -31.686       ;
; ClkDividerN:divisor|clkOut ; -1.000 ; -8.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.589 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.544      ;
; -1.565 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.520      ;
; -1.546 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.501      ;
; -1.522 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.477      ;
; -1.513 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.468      ;
; -1.477 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.432      ;
; -1.457 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.412      ;
; -1.452 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.407      ;
; -1.448 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.396      ;
; -1.434 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.382      ;
; -1.430 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.378      ;
; -1.378 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.333      ;
; -1.296 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.244      ;
; -1.288 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.236      ;
; -1.267 ; ClkDividerN:divisor|s_divCounter[15] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 2.011      ;
; -1.262 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.210      ;
; -1.202 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.150      ;
; -1.198 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.146      ;
; -1.166 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.114      ;
; -1.144 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.092      ;
; -1.136 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.084      ;
; -1.125 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.080      ;
; -1.071 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.019      ;
; -1.068 ; ClkDividerN:divisor|s_divCounter[13] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.015      ;
; -0.984 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.932      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.982 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.930      ;
; -0.975 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.923      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.973 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.921      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.949 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.890      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.935 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.876      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.046     ; 1.872      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.912 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.860      ;
; -0.900 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.848      ;
; -0.897 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.845      ;
; -0.873 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.820      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
; -0.863 ; ClkDividerN:divisor|s_divCounter[14] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.047     ; 1.803      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:divisor|clkOut'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.558 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.388      ;
; 0.560 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.386      ;
; 0.560 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.386      ;
; 0.560 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.386      ;
; 0.561 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.385      ;
; 0.562 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.384      ;
; 0.563 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 1.000        ; -0.041     ; 0.383      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:divisor|clkOut'                                                                                                                                ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.199 ; ShiftRegisterN:registo|s_shiftReg[4] ; ShiftRegisterN:registo|s_shiftReg[5] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; ShiftRegisterN:registo|s_shiftReg[6] ; ShiftRegisterN:registo|s_shiftReg[7] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; ShiftRegisterN:registo|s_shiftReg[2] ; ShiftRegisterN:registo|s_shiftReg[3] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; ShiftRegisterN:registo|s_shiftReg[1] ; ShiftRegisterN:registo|s_shiftReg[2] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; ShiftRegisterN:registo|s_shiftReg[0] ; ShiftRegisterN:registo|s_shiftReg[1] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.326      ;
; 0.202 ; ShiftRegisterN:registo|s_shiftReg[3] ; ShiftRegisterN:registo|s_shiftReg[4] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.327      ;
; 0.203 ; ShiftRegisterN:registo|s_shiftReg[5] ; ShiftRegisterN:registo|s_shiftReg[6] ; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 0.000        ; 0.041      ; 0.328      ;
+-------+--------------------------------------+--------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.214 ; ClkDividerN:divisor|s_divCounter[25] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.337      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.420      ;
; 0.301 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.424      ;
; 0.302 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.427      ;
; 0.308 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.431      ;
; 0.309 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.432      ;
; 0.311 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.434      ;
; 0.312 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.435      ;
; 0.370 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.493      ;
; 0.444 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.444 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.444 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.445 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.451 ; ClkDividerN:divisor|s_divCounter[11] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.574      ;
; 0.451 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.574      ;
; 0.453 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.578      ;
; 0.456 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; ClkDividerN:divisor|s_divCounter[10] ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.580      ;
; 0.457 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.580      ;
; 0.458 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.581      ;
; 0.458 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.581      ;
; 0.458 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.581      ;
; 0.460 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.583      ;
; 0.461 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.584      ;
; 0.462 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.585      ;
; 0.463 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.586      ;
; 0.464 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.587      ;
; 0.465 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.588      ;
; 0.467 ; ClkDividerN:divisor|s_divCounter[24] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.590      ;
; 0.470 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.593      ;
; 0.473 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.596      ;
; 0.507 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.507 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.507 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[9]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.510 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.514 ; ClkDividerN:divisor|s_divCounter[23] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.637      ;
; 0.519 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.643      ;
; 0.520 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.643      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; ClkDividerN:divisor|s_divCounter[22] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.644      ;
; 0.522 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.645      ;
; 0.523 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.523 ; ClkDividerN:divisor|s_divCounter[8]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.524 ; ClkDividerN:divisor|s_divCounter[4]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; ClkDividerN:divisor|s_divCounter[20] ; ClkDividerN:divisor|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.647      ;
; 0.526 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.527 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.650      ;
; 0.528 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.651      ;
; 0.529 ; ClkDividerN:divisor|s_divCounter[0]  ; ClkDividerN:divisor|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.652      ;
; 0.530 ; ClkDividerN:divisor|s_divCounter[16] ; ClkDividerN:divisor|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.653      ;
; 0.531 ; ClkDividerN:divisor|s_divCounter[6]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.654      ;
; 0.535 ; ClkDividerN:divisor|s_divCounter[12] ; ClkDividerN:divisor|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.651      ;
; 0.536 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.659      ;
; 0.539 ; ClkDividerN:divisor|s_divCounter[18] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.662      ;
; 0.573 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.696      ;
; 0.573 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.696      ;
; 0.574 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; ClkDividerN:divisor|s_divCounter[21] ; ClkDividerN:divisor|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.697      ;
; 0.576 ; ClkDividerN:divisor|s_divCounter[3]  ; ClkDividerN:divisor|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.699      ;
; 0.576 ; ClkDividerN:divisor|s_divCounter[5]  ; ClkDividerN:divisor|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.699      ;
; 0.577 ; ClkDividerN:divisor|s_divCounter[1]  ; ClkDividerN:divisor|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.700      ;
; 0.577 ; ClkDividerN:divisor|s_divCounter[7]  ; ClkDividerN:divisor|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.700      ;
; 0.582 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.705      ;
; 0.585 ; ClkDividerN:divisor|s_divCounter[19] ; ClkDividerN:divisor|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.708      ;
; 0.585 ; ClkDividerN:divisor|s_divCounter[2]  ; ClkDividerN:divisor|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.708      ;
; 0.586 ; ClkDividerN:divisor|s_divCounter[17] ; ClkDividerN:divisor|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.709      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.051  ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -4.051  ; 0.214 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:divisor|clkOut ; 0.102   ; 0.199 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -78.622 ; 0.0   ; 0.0      ; 0.0     ; -47.975             ;
;  CLOCK_50                   ; -78.622 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:divisor|clkOut ; 0.000   ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:divisor|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1214     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; 7        ; 0        ; 0        ; 0        ;
; ClkDividerN:divisor|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                   ; CLOCK_50                   ; 1214     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; ClkDividerN:divisor|clkOut ; ClkDividerN:divisor|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Apr 21 11:04:20 2022
Info: Command: quartus_sta ShiftRegister_Demo -c ShiftRegister_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ShiftRegister_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:divisor|clkOut ClkDividerN:divisor|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.051             -78.622 CLOCK_50 
    Info (332119):     0.102               0.000 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.450               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.466               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:divisor|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.659             -70.723 CLOCK_50 
    Info (332119):     0.193               0.000 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.415               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.421               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285             -10.280 ClkDividerN:divisor|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.589
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.589             -24.588 CLOCK_50 
    Info (332119):     0.558               0.000 ClkDividerN:divisor|clkOut 
Info (332146): Worst-case hold slack is 0.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.199               0.000 ClkDividerN:divisor|clkOut 
    Info (332119):     0.214               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.686 CLOCK_50 
    Info (332119):    -1.000              -8.000 ClkDividerN:divisor|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4981 megabytes
    Info: Processing ended: Thu Apr 21 11:04:22 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


