module JK_FF(
    input CLK, //时钟信号，上升沿有效
    input J, //输入信号J
    input K, //输入信号K
    input RST_n, //复位信号，低电平有效
    output reg Q1, //输出信号Q
    output reg Q2 //输出信号 ?
    );
    always @(posedge CLK or negedge RST_n)
    begin
        if(RST_n==0)
        begin
            Q1<=0;
            Q2<=1;
        end
        else
        begin
        if(J!=K)
        begin
            Q1<=J;
            Q2<=K;
        end
        else if(J==1&&K==1)
        begin
            Q1<=Q2;
            Q2<=Q1;
        end
        end
    end
endmodule