{"patent_id": "10-2023-7033050", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0018412", "출원번호": "10-2023-7033050", "발명의 명칭": "반도체 결함 유도 번인 및 시스템 레벨 테스트들을 위한 시스템들 및 방법들", "출원인": "케이엘에이 코포레이션", "발명자": "라데르트 로버트 제이"}}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시스템에 있어서,인라인 결함 부품 평균 테스트(inline defect part average testing; I-PAT) 서브시스템에 통신적으로 결합된결함 유도 처리 컨트롤러(defect-guided disposition controller)를 포함하고, 상기 결함 유도 처리 컨트롤러는 하나 이상의 프로세서 및 메모리를 포함하고, 상기 메모리는 프로그램 명령어들의 세트를 저장하도록 구성되고, 상기 하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로 하여금,상기 I-PAT 서브시스템으로부터 복수의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 수신하게 - 상기 복수의I-PAT 점수들은, 복수의 반도체 다이들에 대한 반도체 다이 데이터에 기초하여 상기 I-PAT 서브시스템에 의해생성되고, 상기 반도체 다이 데이터는 상기 복수의 반도체 다이들에 대한 특성화 측정들을 포함하고, 상기 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 상기 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에기초하여 상기 I-PAT 서브시스템에 의해 결정되는 결함성(defectivity)을 나타냄 - ; 동적 의사 결정 프로세스 동안 상기 복수의 I-PAT 점수들에 하나 이상의 규칙을 적용하게; 그리고상기 동적 의사 결정 프로세스에 기초하여 상기 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 번인(burn-in) 및 시스템 레벨 테스트(system level test; SLT) 중 적어도 하나에 관한 하나 이상의 결함 유도처리를 생성하게 하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 하나 이상의 프로세서는 또한, 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로 하여금,상기 하나 이상의 결함 유도 처리 후에 수행된 하나 이상의 결함 유도 테스트로부터의 출력들에 기초하여 반도체 팹(fab) 특성화 서브시스템에 대한 하나 이상의 조정을 결정하게 하고, 상기 반도체 팹 특성화 서브시스템은상기 반도체 다이 데이터의 상기 특성화 측정들을 획득하도록 구성되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 낮은 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 낮은 결함성 반도체 다이에 대해 번인 및 SLT 중 하나를 수행하지않는 것을 포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수는 중간(moderate) 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 중간 결함성 반도체 다이에 대해 번인 및 SLT 중 적어도하나를 수행하는 것을 포함하며, 상기 번인 및 SLT 중 적어도 하나는 하나 이상의 결함 속성에 기초하여 적응적으로 구체화(shape)되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 하나 이상의 결함 속성은 결함 크기, 결함 층, 결함 위치, 및 결함 유형, 중 하나 이상을포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 높은 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 번인 및 SLT 중 하나를 수행하지 않고 높은 결함성 반도체 다이를 컬링공개특허 10-2024-0018412-3-(culling) 또는 잉킹 아웃(inking out)하는 것을 포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 하나 이상의 프로세서는 또한, 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로 하여금,상기 동적 의사 결정 프로세스 동안, 다이 레벨 전기 분류 데이터, 다이 레벨 최종 테스트 데이터, 및 통계적예측 피드백, 중 적어도 하나, 및 상기 복수의 I-PAT 점수들에, 상기 하나 이상의 규칙을 적용하게 하는 것인,시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "방법에 있어서,결함 유도 처리 컨트롤러를 통해, 인라인 결함 부품 평균 테스트(I-PAT) 서브시스템으로부터 복수의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 수신하는 단계 - 상기 복수의 I-PAT 점수들은, 복수의 반도체 다이들에대한 반도체 다이 데이터에 기초하여 상기 I-PAT 서브시스템에 의해 생성되고, 상기 반도체 다이 데이터는 상기복수의 반도체 다이들에 대한 특성화 측정들을 포함하고, 상기 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 상기 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에 기초하여 상기 I-PAT 서브시스템에 의해 결정되는 결함성을 나타냄 - ; 상기 결함 유도 처리 컨트롤러를 통해, 동적 의사 결정 프로세스 동안 상기 복수의 I-PAT 점수들에 하나 이상의규칙을 적용하는 단계; 및상기 결함 유도 처리 컨트롤러를 통해, 상기 동적 의사 결정 프로세스에 기초하여 상기 복수의 반도체 다이들중 적어도 하나의 반도체 다이에 대한 번인 및 시스템 레벨 테스트(SLT) 중 적어도 하나에 관한 하나 이상의 결함 유도 처리를 생성하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 하나 이상의 결함 유도 처리 후에 수행된 하나 이상의 결함 유도 테스트로부터의 출력들에 기초하여 반도체 팹 특성화 서브시스템에 대한 하나 이상의 조정을 결정하는 단계를 더 포함하고, 상기 반도체 팹 특성화 서브시스템은 상기 반도체 다이 데이터의 상기 특성화 측정들을 획득하도록 구성되는 것인, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 낮은 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 낮은 결함성 반도체 다이에 대해 번인 또는 SLT 중 하나를 수행하지 않는 것을 포함하는 것인, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제8항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수는 중간 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 중간 결함성 반도체 다이에 대해 번인 및 SLT 중 적어도 하나를수행하는 것을 포함하며, 상기 번인 및 SLT 중 적어도 하나는 하나 이상의 결함 속성에 기초하여 적응적으로 구체화되는 것인, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 하나 이상의 결함 속성은 결함 크기, 결함 층, 결함 위치, 또는 결함 유형, 중 하나 이상을 포함하는 것인, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제8항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 높은 결함성 반도체 다이에 대응하공개특허 10-2024-0018412-4-고, 상기 하나 이상의 결함 유도 처리는 번인 또는 SLT 중 하나를 수행하지 않고 높은 결함성 반도체 다이를 컬링 또는 잉킹 아웃하는 것을 포함하는 것인, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제8항에 있어서,상기 결함 유도 처리 컨트롤러를 통해, 상기 동적 의사 결정 프로세스 동안, 다이 레벨 전기 분류 데이터, 다이레벨 최종 테스트 데이터, 및 통계적 예측 피드백, 중 적어도 하나, 및 상기 복수의 I-PAT 점수들에, 상기 하나이상의 규칙을 적용하는 단계를 더 포함하는, 방법."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "시스템에 있어서,인라인 결함 부품 평균 테스트(I-PAT) 서브시스템 - 상기 I-PAT 서브시스템은, 복수의 반도체 다이들에 대한 반도체 다이 데이터를 수신하도록 그리고 상기 반도체 다이 데이터에 기초하여 복수의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 생성하도록 구성되고, 상기 반도체 다이 데이터는 상기 복수의 반도체 다이들에 대한 특성화 측정들을 포함하고, 상기 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 상기 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에 기초하여 상기 I-PAT 서브시스템에 의해 결정되는 결함성을 나타냄 - ; 및상기 I-PAT 서브시스템에 통신적으로 결합된 결함 유도 처리 컨트롤러 - 상기 결함 유도 처리 컨트롤러는 하나이상의 프로세서 및 메모리를 포함하고, 상기 메모리는 프로그램 명령어들의 세트를 저장하도록 구성되고, 상기하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로 하여금,상기 I-PAT 서브시스템으로부터 상기 복수의 I-PAT 점수들을 수신하게; 동적 의사 결정 프로세스 동안 상기 복수의 I-PAT 점수들에 하나 이상의 규칙을 적용하게; 그리고상기 동적 의사 결정 프로세스에 기초하여 상기 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 번인 및 시스템 레벨 테스트(SLT) 중 적어도 하나에 관한 하나 이상의 결함 유도 처리를 생성하게 함 - 를 포함하는, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 반도체 다이 데이터의 상기 특성화 측정들을 획득하도록 구성된 반도체 팹 특성화 서브시스템을 더 포함하고, 상기 하나 이상의 프로세서는 또한, 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로하여금,상기 하나 이상의 결함 유도 처리 후에 수행된 하나 이상의 결함 유도 테스트로부터의 출력들에 기초하여 상기반도체 팹 특성화 서브시스템에 대한 하나 이상의 조정을 결정하게 하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 낮은 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 낮은 결함성 반도체 다이에 대해 번인 또는 SLT 중 하나를 수행하지 않는 것을 포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수는 중간 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 상기 중간 결함성 반도체 다이에 대해 번인 및 SLT 중 적어도 하나를수행하는 것을 포함하며, 상기 번인 및 SLT 중 적어도 하나는 하나 이상의 결함 속성에 기초하여 적응적으로 구체화되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "공개특허 10-2024-0018412-5-제18항에 있어서, 상기 하나 이상의 결함 속성은 결함 크기, 결함 층, 결함 위치, 또는 결함 유형, 중 하나 이상을 포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제15항에 있어서, 상기 복수의 I-PAT 점수들 중 적어도 하나의 I-PAT 점수가 높은 결함성 반도체 다이에 대응하고, 상기 하나 이상의 결함 유도 처리는 번인 또는 SLT 중 하나를 수행하지 않고 높은 결함성 반도체 다이를 컬링 또는 잉킹 아웃하는 것을 포함하는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제15항에 있어서, 상기 하나 이상의 프로세서는 또한, 프로그램 명령어들을 실행하도록 구성되어, 상기 하나 이상의 프로세서로 하여금,상기 동적 의사 결정 프로세스 동안, 다이 레벨 전기적 분류 데이터, 다이 레벨 최종 테스트 데이터, 및 통계적예측 피드백, 중 적어도 하나, 및 상기 복수의 I-PAT 점수들에, 상기 하나 이상의 규칙을 적용하게 하는 것인,시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제15항에 있어서, 상기 I-PAT 서브시스템은 상기 복수의 I-PAT 점수들을 상기 결함 유도 처리 컨트롤러로 전송하기 전에 상기 복수의 I-PAT 점수들을 비닝(bin)하도록 구성되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제15항에 있어서, 상기 I-PAT 서브시스템은 상기 반도체 다이 데이터를 제1 데이터 포맷으로 수신하도록, 그리고 상기 복수의 I-PAT 점수들을 제2 데이터 포맷으로 전송하도록 구성되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제15항에 있어서, 상기 I-PAT 서브시스템은, 상기 복수의 I-PAT 점수들을 상기 결함 유도 처리 컨트롤러로 전송하기 전에, 상기 복수의 I-PAT 점수들을 비표준화된 데이터 포맷으로부터 표준화된 데이터 포맷으로 변환하도록구성되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제15항에 있어서, 상기 결함 유도 처리 컨트롤러는, 상기 I-PAT 서브시스템으로부터 상기 복수의 I-PAT 점수들을 수신한 후, 상기 복수의 I-PAT 점수들을 비표준화된 데이터 포맷으로부터 표준화된 데이터 포맷으로 변환하도록 구성되는 것인, 시스템."}
{"patent_id": "10-2023-7033050", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 결함 유도 번인 및 시스템 레벨 테스트(SLT)들을 위한 시스템들 및 방법들은, 인라인 결함 부품 평균 테 스트(I-PAT) 서브시스템으로부터 복수의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 수신하도록 - 여기서 복 수의 I-PAT 점수들은 복수의 반도체 다이들에 대한 반도체 다이 데이터에 기초하여 I-PAT 서브시스템에 의해 생 성되며, 여기서 반도체 다이 데이터는 복수의 반도체 다이들에 대한 특성화 측정들을 포함하며, 여기서 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에 기초하여 I-PAT 서브시스템에 의해 결정되는 결함성을 나타냄 - ; 동적 의사 결정 프로세스 동안 복수의 I-PAT 점수들에 하나 이상의 규칙을 적용하도록; 그리고 동적 의사 결정 프로세스에 기초하여 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 하나 이상의 결함 유도 처리를 생성하도록 구성된다."}
{"patent_id": "10-2023-7033050", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원에 대한 상호 참조 본 출원은 2021년 6월 7일에 출원된 미국 가출원 일련 번호 제63/197,509호의 이익을 주장하며, 이는 본 명세서 에 전체가 참조로서 통합된다. 기술 분야 본 개시는 일반적으로 반도체 디바이스들에 관한 것이며, 더욱 상세하게는, 반도체 결함 유도 번인 및 시스템 레벨 테스트들을 위한 시스템들 및 방법들에 관한 것이다."}
{"patent_id": "10-2023-7033050", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 디바이스들의 제작(fabrication)은, 기능하는 디바이스를 형성하기 위해 전형적으로 수백 또는 수천 개 의 프로세싱 단계들을 필요로 할 수 있다. 이러한 프로세싱 단계들의 과정에 걸쳐, 결함들을 식별하고/식별하거 나 디바이스들에 대한 다양한 파라미터들을 모니터링하기 위해 다양한 특성화 측정들(예를 들어, 검사 및/또는 계측 측정들)이 수행될 수 있다. 전기적 테스트는 디바이스의 기능을 확인하거나 평가하기 위해 다양한 특성화측정들 대신에 또는 추가로 수행될 수 있다. 그러나, 일부 검출된 결함들 및 계측 오류들은 디바이스 고장을 명 확하게 나타낼 수 있을 만큼 중요할 수 있지만, 더 작은 변동들은 작업 환경에 노출된 후 디바이스의 조기 신뢰 성 고장들을 야기할 수 있다. 반도체 디바이스들의 위험을 회피하는 사용자들은, 이제 현재 백만분의 일(parts- per-million; PPM) 레벨들을 넘어서 10억분의 일(parts-per-billion; PPB) 범위의 고장률들을 기대하고 있다. 반도체 다이들의 신뢰성을 평가하는 것은, 애플리케이션들에서 반도체 디바이스들의 필요성이 계속 증가함에 따 라 요구사항들을 충족하는 데 있어 핵심이다. 본 개시의 하나 이상의 실시예에 따른 시스템이 개시된다. 하나의 예시적인 실시예에서, 시스템은, 인라인 결함 부품 평균 테스트(inline defect part average testing; I-PAT) 서브시스템에 통신적으로 결합된 결함 유도 처 리 컨트롤러(defect-guided disposition controller)를 포함한다. 또 다른 예시적인 실시예에서, 결함 유도 처 리 컨트롤러는 하나 이상의 프로세서 및 메모리를 포함한다. 또 다른 예시적인 실시예에서, 메모리는 프로그램 명령어들의 세트를 저장하도록 구성된다. 또 다른 예시적인 실시예에서, 하나 이상의 프로세서는 프로그램 명령 어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, 인라인 검출 부품 평균 테스트(I-PAT) 서브시스 템으로부터 복수의 I-PAT 점수들을 수신하게 한다. 또 다른 예시적인 실시예에서, 복수의 I-PAT 점수들은, 복수 의 반도체 다이들에 대한 반도체 다이 데이터에 기초하여 I-PAT 서브시스템에 의해 생성된다. 또 다른 예시적인 실시예에서, 반도체 다이 데이터는 복수의 반도체 다이들에 대한 특성화 측정들을 포함한다. 또 다른 예시적인 실시예에서, 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 복수의 반도체 다이들 중 대응하는 반도체 다이의 특 성화 측정에 기초하여 I-PAT 서브시스템에 의해 결정되는 결함성을 나타낸다. 또 다른 예시적인 실시예에서, 하 나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, 동적 의사 결정 프로세스 동안 복수의 I-PAT 점수들에 하나 이상의 규칙을 적용하게 한다. 또 다른 예시적인 실시예에서, 하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, 동적 의사 결정 프로세스에 기초하여 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 번인(burn-in) 또는 시 스템 레벨 테스트(system level test; SLT) 중 적어도 하나에 대한 하나 이상의 결함 유도 처리를 생성하게 한 다. 본 개시의 하나 이상의 실시예에 따른 방법이 개시된다. 하나의 예시적인 실시예에서, 방법은, 이에 제한되는 것은 아니나, 결함 유도 처리 컨트롤러를 통해, 인라인 결함 부품 평균 테스트(I-PAT) 서브시스템으로부터 복수 의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 수신하는 단계를 포함할 수 있다. 또 다른 예시적인 실시예 에서, 복수의 I-PAT 점수들은, 복수의 반도체 다이들에 대한 반도체 다이 데이터에 기초하여 I-PAT 서브시스템 에 의해 생성된다. 또 다른 예시적인 실시예에서, 반도체 다이 데이터는 복수의 반도체 다이들에 대한 특성화 측정들을 포함한다. 또 다른 예시적인 실시예에서, 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에 기초하여 I-PAT 서브시스템에 의해 결정되는 결함성을 나타낸 다. 또 다른 예시적인 실시예에서, 방법은, 이에 제한되는 것은 아니나, 결함 유도 처리 컨트롤러를 통해, 동적 의사 결정 프로세스 동안, 하나 이상의 규칙을 복수의 I-PAT 점수들에 적용하는 단계를 포함할 수 있다. 또 다 른 예시적인 실시예에서, 방법은, 이에 제한되는 것은 아니나, 결함 유도 처리 컨트롤러를 통해, 동적 의사 결 정 프로세스에 기초하여 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 번인 또는 시스템 레벨 테 스트(SLT) 중 적어도 하나에 대한 하나 이상의 결함 유도 처리를 생성하는 단계를 포함할 수 있다. 본 개시의 하나 이상의 실시예에 따른 시스템이 개시된다. 하나의 예시적인 실시예에서, 시스템은 인라인 결함 부품 평균 테스트(I-PAT) 서브시스템을 포함하고, I-PAT 서브시스템은, 복수의 반도체 다이들에 대한 반도체 다 이 데이터를 수신하도록 그리고 반도체 다이 데이터에 기초하여 복수의 인라인 결함 부품 평균 테스트(I-PAT) 점수들을 생성하도록 구성된다. 또 다른 예시적인 실시예에서, 반도체 다이 데이터는 복수의 반도체 다이들에 대한 특성화 측정들을 포함한다. 또 다른 예시적인 실시예에서, 복수의 I-PAT 점수들의 각각의 I-PAT 점수는, 복수의 반도체 다이들 중 대응하는 반도체 다이의 특성화 측정에 기초하여 I-PAT 서브시스템에 의해 결정되는 결함성을 나타낸다. 또 다른 예시적인 실시예에서, 시스템은, I-PAT 서브시스템에 통신적으로 결합된 결함 유도 처리 컨트롤러를 포함한다. 또 다른 예시적인 실시예에서, 결함 유도 처리 컨트롤러는 하나 이상의 프로세서 및 메모리를 포함한다. 또 다른 예시적인 실시예에서, 메모리는 프로그램 명령어들의 세트를 저장하도록 구성된다. 또 다른 예시적인 실시예에서, 하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, I-PAT 서브시스템으로부터 복수의 I-PAT 점수들을 수신하게 한다. 또 다른 예시적인 실시예 에서, 하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, 동 적 의사 결정 프로세스 동안 복수의 I-PAT 점수들에 하나 이상의 규칙을 적용하게 한다. 또 다른 예시적인 실시예에서, 하나 이상의 프로세서는 프로그램 명령어들을 실행하도록 구성되어, 하나 이상의 프로세서로 하여금, 동적 의사 결정 프로세스에 기초하여 복수의 반도체 다이들 중 적어도 하나의 반도체 다이에 대한 번인 또는 시 스템 레벨 테스트(SLT) 중 적어도 하나에 대한 하나 이상의 결함 유도 처리를 생성하게 한다. 전술한 일반적인 설명 및 다음의 상세한 설명은 모두 예시적이고 단지 설명을 위한 것이며 반드시 청구된 발명 을 한정하는 것은 아님이 이해되어야 한다. 명세서에 통합되고 명세서의 일부를 구성하는 첨부된 도면들, 발명 의 예시적인 실시예들은, 일반적인 설명과 함께, 발명의 원리들을 설명하는 역할을 한다."}
{"patent_id": "10-2023-7033050", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "참조는 이제 첨부된 도면들에 예시된 개시된 주제(subject matter)에 대하여 상세하게 이루어질 것이다. 본 개 시는 특히 특정 실시예들 및 그 구체적인 피처들과 관련하여 도시되고 설명되었다. 본 명세서에 제시된 실시예 들은 제한하는 것이 아니라 예시적인 것으로 여겨진다. 개시의 사상 및 범위를 벗어나지 않고 형태 및 세부사항 에 있어서 다양한 변경들 및 수정들이 이루어질 수 있음은 통상의 기술자에게 쉽게 명백해야 한다. 반도체 디바이스들의 제작은, 기능하는 디바이스를 형성하기 위해 전형적으로 수백 또는 수천 개의 프로세싱 단 계들을 필요로 할 수 있다. 이러한 프로세싱 단계들의 과정에 걸쳐, 결함들을 식별하고/식별하거나 디바이스들 에 대한 다양한 파라미터들을 모니터링하기 위해 다양한 특성화 측정들(예를 들어, 검사 및/또는 계측 측정들) 이 수행될 수 있다. 전기적 테스트는 디바이스의 기능을 확인하거나 평가하기 위해 다양한 특성화 측정들 대신 에 또는 추가로 수행될 수 있다. 그러나, 일부 검출된 결함들 및 계측 오류들은 디바이스 고장을 명확하게 나타낼 수 있을 만큼 중요할 수 있지 만, 더 작은 변동들은 작업 환경에 노출된 후 디바이스의 조기 신뢰성 고장들을 야기할 수 있다. 제조 (manufacturing) 프로세스 동안 발생하는 결함들은 현장에서 디바이스의 성능에 광범위한 영향들을 미칠 수 있 다. 예를 들어, 디자인들 내의 알려지거나 알려지지 않은 위치들에서 발생하는 '킬러' 결함들은 즉각적인 디바 이스 고장을 초래할 수 있다. 예를 들어, 알려지지 않은 위치들의 킬러 결함들은, 그들이 테스트 갭(gap)들에서 신뢰성 이탈들에 대해 민감성을 갖는 경우에 특히 문제가 될 수 있으며, 여기서 반도체 디바이스는 프로세싱 후 기능적으로 사망(dead)할 수 있지만 디바이스 제조자는 테스트에서의 제한들로 인해 이러한 처리를 할 수 없다. 또 다른 예시로서, 사소한 결함들은 디바이스 수명 내내 디바이스의 성능에 거의 또는 전혀 영향을 미치지 않을 수 있다. 또 다른 예시로서, 잠재적 신뢰성 결함(latent reliability defect; LRD)들로 알려진 결함들의 부류 (class)는 제조/테스트 동안 고장을 초래하지 않을 수 있거나, 동작 동안 즉각적인 디바이스 고장을 초래하지 않을 수 있지만, 작업 환경에서 사용될 때 동작 동안 디바이스의 초기 수명 고장을 초래할 수 있다. 본 개시의 목적들을 위해, 본 명세서에서 \"제조 프로세스\" 및 \"제작 프로세스\"라는 용어들은, 용어들의 각자의 변형들(예 를 들어, \"제조 라인\" 및 \"제작 라인\" 등)과 함께, 동등한 것으로 고려될 수 있음에 유의한다. 반도체 디바이스들(예를 들어, 자동차, 군사, 항공, 산업 및/또는 의료 애플리케이션들에서)의 위험을 회피하는 사용자들은, 현재 백만분의 일(PPM) 레벨들을 넘어서 10억분의 일(PPB) 범위의 고장률들을 요구할 수 있다. 예 를 들어, 자동차, 군사, 항공우주, 산업 및/또는 의료 애플리케이션들과 같이 미션 또는 안전에 중요한 기능들 을 수행하는 반도체 디바이스들은, 소비자 디바이스들보다 더 높은 품질 및 신뢰성 표준을 지켜야 한다. 반도 체 다이들의 신뢰성을 평가하는 것은, 자동차, 군사, 항공우주, 산업 및/또는 의료애플리케이션들에서 반도체 디바이스들의 필요성이 계속 증가함에 따라 요구사항들을 충족하는 데 있어 핵심이다. 반도체 디바이스 공급자들은, 품질 목표들을 달성하고 위험한(at-risk) 반도체 다이를 식별하기 위한 노력으로, 종래의 자동 테스트 장비(automatic test equipment; ATE) 테스터들에서 이용 가능한 테스트 커버리지를 최대화 하려고 시도해 왔다. 그러나, 테스트 커버리지 갭들, 테스트 결함 모델 제한들 또는 결핍들, 및/또는 LRD는, 여전히 만족스럽지 못한 낮은 레벨의 신뢰성 다이가 공급망으로 이탈하는 것을 허용할 수 있다. 불만족스러운 레벨의 이탈들을 다루기 위해, 존재하는 임의의 잠재된 고장들을 활성화하기 위한 노력으로, 패키 징된 다이에, 진동, 온도(예를 들어, 고온 또는 저온), 습도 및/또는 반도체 디바이스 사양들을 벗어난 범위의 전기 조건들로 스트레스를 가하기 위한, \"번인\" 단계가 추가될 수 있다. 느리고 비용이 많이 드는 것에 더하여, 하지만, 번인 단계는 정상적인 다이를 잠재적으로 손상시킬 수 있는 바람직하지 않은 위험을 제공한다. 아울러, 시스템 레벨 테스트(SLT)는 불만족스러운 레벨의 이탈들을 다루는 데 사용될 수 있으며, 이는 번인과 같이, 개 별적으로, 순차적으로, 함께 또는 동시에 발생할 수 있다. SLT는, 반도체 다이들이, 그것의 내부 타이밍 경로들 과 기능 인터페이스들을 검증하기 위해, 동작 중인 칩의 실제 세계 기능을 모방하는 테스터들에 삽입되는 것을 수반한다. 이러한 모방은 ATE 테스터들에서는 보이지 않는 고장들을 드러낼 수 있다. 그러나, 하나의 트레이드 오프는, ATE 테스터에서는 몇 초인 데 비해 SLT 테스트 시간은 종종 몇 분 걸리는 것이고, 이는 극도로 비용이 많이 들게 하고 느리게 만든다. 본 명세서에서, SLT의 설명은 I. Polian 외, \"Exploring the Mysteries of System-Level Test\", 2020 IEEE 제29회 아시아 테스트 심포지엄(ATS), 2020, 1-6페이지, doi: 10.1109/ATS49688.2020.9301557에서 찾을 수 있다는 것에 유의한다. 아울러, 본 명세서에서, SLT의 설명은 H. H. Chen, \"Beyond structural test, the rising need for system-level test\", VLSI 설계, 자동화 및 테스트 (VLSI-DAT)에 대한 2018 국제 심포지엄, 2018, 1-4페이지, doi: 10.1109/VLSI-DAT.2018.8373238에서 찾을 수 있다는 것에 유의한다. 품질이 중요한 역할들을 하는 반도체 디바이스들은, 웨이퍼 분류 동안 그리고 개별화(singulation) 및 패키징 후 최종 테스트에서 다시, 둘 다에서, 광범위한 전기적 테스트를 받을 수 있다. 이 생산 단계는, 테스트 시간을 단축하여 품질 이탈들을 줄이는 것과 비용들을 낮추는 것 둘 다에 대한 상반된 압력들을 받고 있다. 예를 들어, 알려진 테스트 기법들은, 웨이퍼 분류로부터의 예비 전기 데이터 또는 전기적 테스트 추세들의 통계 적 예측에 주로 의존할 수 있으며, 이전 로트(lot)들 및 이웃 다이로부터의 결과들을 산출하여, 테스트 전략을 형성할 수 있다. 그러나, 샘플링이 생산 재료의 오직 1 내지 2%를 포함하기 때문에, 개별 디바이스 레벨에서 테 스트 전략을 형성하기에는 제조 프로세스 제어 정보가 너무 희박하다. 아울러, 알려진 테스트 기법들은 위험 예 측에 도움이 되는 다이 레벨 제조 결함 및/또는 계측 정보가 부족하다. 또한, 전기적 웨이퍼 분류 데이터에만 의존하는 것은, 활성화되지 않은 LRD가 전기적 테스트에 보이지 않기 때문에, 결함 유도 테스트들을 구체화 (shaping)할 때 LRD의 잠재적 존재를 간과할 수 있다. 또한, 통계 기반 예측 알고리즘들은 테스트 중인 반도체 다이에 대한 출처 데이터가 부족하고, 국지적인 제조 편차로 인해 야기되는 개별 이상값들을 놓칠 수 있다. 또 한, 테스트 세트를 전기적 테스트들만으로 축소하는, 이력 피드백 루프들에 기초한 예측 알고리즘들은, 제조 프 로세스 편위들의 예측 불가능한 특성과, 발생할 수 있는 예기치 않은 고장들을 간과하지 못할 수 있다. 이러한 단점들은, 이들이 허용할 수 없는 위험을 생성할 수 있기 때문에, PPB 테스트 환경에서 특히 문제가 된다. 일부 사례들에서, 반도체 다이 공급자들은 전통적으로, 반도체 다이의 어느 집단이 번인 및/또는 SLT를 겪어야 하는지를 결정하기 위해, 주로 전기적 테스트 데이터 및/또는 통계적 샘플링에 의존해 왔다. 그러나, 이전 방법 들은, 번인 및/또는 SLT를 겪을 집단을 선택할 때, 위험 예측을 돕기 위해 다수 층들에 걸쳐 집계된 (aggregated) 적절한 제조 다이 레벨 결함 또는 계측 이상치 데이터가 부족했다. 또 다른 예시로서, 번인 및/또는 SLT를 위한 다이의 집단을 선택하기 위해 주로 전기적 테스트 데이터에 의존하 는 것은, ATE 테스트에서 효과적으로 나타나지 않는 신뢰성 메커니즘들을 간과할 수 있고, 이는 테스트 커버리 지 갭들, 테스트 결함 모델 제한들 또는 결핍들, 및/또는 LRD에 의해 야기되는 이탈들을 초래한다. 또 다른 예 시로서, 통계적 샘플링을 사용하여 번인 및/또는 SLT를 위한 집단을 선택하는 것은, 테스트들을 통과했지만 보 충 단계들에 포함되어야 하는 고도로 결함이 있는 다이를 간과할 수 있다. 또 다른 예시로서, 기존 방법들은 다 이의 최종 필드 신뢰성을 더 잘 평가하는 데 관련될 수 있는 결함 층, 유형 및 위치에 대한 이용 가능한 세부사항들을 간과할 수 있다. 또 다른 예시로서, 반도체 다이 공급자들은, 번인 및/또는 SLT가 존재하는 결함들에 대 해 적절한지(그리고 피할 수 있는지)가 불확실할 수 있다. 또 다른 예시로서, 결함 데이터는 알려진 방법들에서 놓친 SLT에서의 고장들의 근본 원인을 분석하는 데 유용할 수 있다. 또 다른 예시로서, 임의의 현재 구현된 모 델은 비용이 많이 들고 최적화하기 어렵고, 이는 너무 큰 집단을 선택하는 것에 의한 비효율성 및 잠재적인 다 이 손상을 초래하거나, 및/또는 잘못된 서브세트를 샘플링하는 것에 의한 이탈들의 위험을 초래한다. 본 명세서 에서는, 2007년 3월 20일에 미국 특허 번호 US 7,194,366 B2로 등록된, 2003년 6월 26일 공개된 미국 특허 공 개 번호 US 2003/0120457 A1는, 이러한 역할을 수행하기 위해 동일한 영역의 결함들에 대해 제한된 결함 클러스 터링을 사용하지만, 단일 층에 대한 결함 클러스터링의 설명된 사용은 3차원(3D) 다이의 전체 결함성의 집계 효 과들을 간과하고, 유형, 층, 위치들 등에 따라 적용되는 가중치들을 고려하지 않는다는 점을 유의한다. 이와 같이, 어느 반도체 다이가 번인 및/또는 SLT의 보충 단계들을 겪을지를 최적화할 필요가 존재한다. 예를 들어, 가장 보수적인 시나리오에서는, 반도체 다이의 100%까지 될 수 있으며, 이는 크게 증가된 비용을 초래한 다. 또 다른 예시로서, 반도체 다이 공급자는, 반도체 디바이스 집단을 서브샘플링 하기 위한(예를 들어, 그 일부만을 샘플링하기 위한) 테스트 및/또는 통계적 모델링 동안 모은 정보에 의존하려고 시도할 수 있고, 이는 내재적 갭들을 갖는 전기적 데이터에 의존한다. 또 다른 예시로서, 단일 프로세스 층의 결함 클러스터링 정보 가 사용될 수 있지만, 이 방법은 100% 스크리닝 및 가중된 집계 결함성의 이상치 검출이 없는 경우 불완전하며, 이는 위험들 및/또는 불량한 최적화를 생성할 수 있다. 이와 관련하여, 반도체 결함 유도 번인 및 SLT를 위한 시스템들 및 방법들을 제공하는 데 유용할 것이다. 제공 된 시스템들 및 방법들에서, 팹에서의 인라인 결함 부품 평균 테스트(I-PAT) 스크리닝들로부터 결함성이 높은 다이를 식별하는 데이터는, 기존 방법들을 보완하여 어느 다이가 번인 및/또는 SLT를 겪을지에 대해 더 나은 정 보에 입각한 결정을 허용할 수 있다. 예를 들어, 정상적인, 결함성이 낮은 반도체 다이에 대한 번인 및/또는 SLT를 제거함으로써 비용들이 감소될 수 있다. 또 다른 예시로서, 위험한 반도체 다이만 보충적인 번인 단계들 을 거치는 동안 정상적인 반도체 다이는 이러한 단계들에서 가능한 손상을 피하는 것을 보장함으로써 반도체 다 이 품질이 개선될 수 있다. 또 다른 예시로서, 결함성이 높은 반도체 다이가 번인 및/또는 SLT의 샘플에 포함되 는 것을 보장함으로써 이탈들이 감소될 수 있다. 본 명세서에는, I-PAT를 위한 시스템들 및 방법들이, 본 명세 서에 전체가 통합되는 2020년 9월 1일 등록된 미국 특허 번호 제10,761,128호에 설명되어 있다는 것을 유의한다. 모든 결함 유형들을 드러내기 위한 ATE 기반 구조적 테스트의 단점들은, 현장의 디바이스 신뢰성에 영향을 미칠 수 있다. 이에 대응하기 위해, 출고(outgoing) 품질 제어 요구 및 입고(incoming) 품질 제어 요구 둘 다를 제공 하기 위해 그것의 갭들 중 일부를 줄이고 구조적 테스트를 보완하는 번인 및/또는 SLT가 바람직할 수 있다. 그 러나, 번인 및/또는 SLT의 추가는, 테스트 비용 절감에 대한 심각한 압박 하에 있을 수 있다. 예를 들어, 보충 적 방법들은 상당한 시간이 걸리고, 이와 같이 산업은 이러한 단계들의 파라미터들 및 집단을 최적화하기 위한 방법들을 원한다. 주로 전기적 테스트 데이터에 기반한 방법들은 내재적인 갭들을 갖지만, 각 반도체 다이에 대 한 인라인 결함 검사 및/또는 계측 I-PAT 이상치 데이터를 의사 결정 프로세스에 도입함으로써, 상호 연관성이 있지만 별개인 데이터 소스가, 번인 및/또는 SLT에 적합한 다이가 사전에 선택될 수 있고 품질을 향상시키면서 비용을 절감하도록 이러한 단계들의 파라미터들이 구체화될 수 있는 것으로부터 기인할 수 있다. 본 개시의 실시예들은 반도체 결함 유도 번인 및 SLT를 위한 시스템들 및 방법들에 관한 것이다. 본 개시의 실 시예들은 또한, 어느 반도체 다이가 번인 및/또는 SLT로 지시될지를 결정하는 보다 효과적인 방법을 제공하는 것에 관한 것이다. 본 개시의 실시예들은, 번인 및/또는 SLT의 최적화에, 가중된 집계 스크리닝 데이터(예를 들 어, I-PAT 또는 다른 스크리닝 방법들로부터의 가중된 집계 인라인 결함 및/또는 계측 이상치 데이터)를 사용하 는 것에 관한 것이다. 본 개시의 실시예들은 개별 \"위험한\" 다이가 번인, SLT, 또는 둘 다를 겪어야 하는지를 평가하는 것에 관한 것이다. 본 개시의 실시예들은 I-PAT 데이터를 전기적 테스트 데이터 및 통계적 샘플링 모 델들과 병합하여 어느 \"저위험\" 다이가 번인 및/또는 SLT를 수행하지 않는 것(예를 들어, 건너뛰는 것)이 적절 한지, 그리고 어느 \"고위험\" 다이가 번인 및/또는 SLT 전에 컬링되어야 하는지를 결정하는 것에 관한 것이다. 본 개시의 실시예들은 제조 팹의 스크리닝 검사들로부터의 인라인 결함 데이터를 사용하여 시스템 레벨 테스트 프로그램 파라미터들 및/또는 번인의 지속기간 및 내용을 수정하는 것에 관한 것이다. 도 1 및 도 2는, 일반적으로, 본 개시의 하나 이상의 실시예에 따른, 반도체 결함 유도 번인 및 시스템 레벨 테 스트(SLT)들을 위한 시스템의 블록도들을 예시한다. 본 명세서에서, 시스템은 팹 프로세스에서 삽입 들(예를 들어, 웨이퍼 분류, 패키징, 번인, SLT 등)을 위한 전반적인 전략을 결정하기 위해 활용될 수 있음에유의한다. 일부 실시예들에서, 시스템은 스크리닝 서브시스템을 포함한다. 예를 들어, 스크리닝 서브시스템 은, 스크리닝 서브시스템이 I-PAT 서브시스템이 될 수 있도록, 인라인 결함 부품 평균 테스트 (I-PAT) 프로세스들 또는 다른 스크리닝 프로세스들을 수행하도록 구성되거나 이들을 포함할 수 있다. I-PAT 방 법론들의 예시적인 사용들은, 앞서 본 명세서에 전체가 통합된 2020년 9월 1일 등록된 미국 특허 번호 제 10,761,128호에 설명되어 있다. 일부 실시예들에서, 시스템은 결함 유도 처리 컨트롤러(또는 결함 유도 테스트 서버)를 포함한다. 예 를 들어, 결함 유도 처리 컨트롤러는 반도체 다이 번인 및 SLT 최적화기일 수 있다. 결함 유도 처리 컨트 롤러는 메모리(예를 들어, 메모리 매체, 메모리 디바이스 등)에 유지되거나 메모리 내에 저장된 프로 그램 명령어들을 실행하도록 구성된 하나 이상의 프로세서를 포함할 수 있다. 본 명세서에서는, 결함 유도 처리 컨트롤러의 하나 이상의 프로세서가 본 개시 전반에 걸쳐 설명된 임의의 다양한 프로세스 단계 들 중 임의의 것을 실행할 수 있다는 것에 유의한다. 예를 들어, 하나 이상의 프로세서는, 반도체 팹 특성 화 서브시스템으로부터 반도체 다이 데이터를 수신하도록, 스크리닝 서브시스템으로 반도체 다이 데이터로부터 반도체 다이들에 대한 가중된 집계 점수들을 생성하도록, 동적 의사결정 프로세스 동안, 적어도 가중된 집계 점 수들에, 정의된 규칙들을 적용하도록, 동적 의사결정 프로세스에 기초하여 반도체 다이들 중 적어도 일부에 대 한 결함 유도 처리들을 생성하도록, 및/또는 결함 유도 처리들 후에 수행된 결함 유도 테스트들의 출력에 기초 하여 조정들을 결정하도록 구성될 수 있다. 시스템은 결함 유도 처리 컨트롤러에 결합된(예를 들어, 물리적으로 결합된, 전기적으로 결합된, 통 신적으로 결합된 등) 사용자 인터페이스를 포함할 수 있다. 예를 들어, 사용자 인터페이스는 결함 유 도 처리 컨트롤러에 결합된 별도의 디바이스일 수 있다. 또 다른 예시로서, 사용자 인터페이스와 결 함 유도 처리 컨트롤러는 공통 또는 공유 하우징 내에 위치될 수 있다. 본 명세서에서는, 그러나, 결함 유 도 처리 컨트롤러가 사용자 인터페이스를 포함하지 않거나, 필요로 하지 않거나, 사용자 인터페이스 에 결합되지 않을 수 있음에 유의한다. 일부 실시예들에서, 시스템은 스크리닝 서브시스템에 결합(예를 들어, 물리적으로 결합, 전기적으로 결합, 통신적으로 결합 등)된 반도체 팹 특성화 서브시스템(또는 본 개시의 목적들을 위한 팹 특성화 서브 시스템)을 포함한다. 반도체 팹 특성화 서브시스템은 반도체 데이터를 전송할 수 있고, 이는 스 크리닝 서브시스템에 의해 수신될 수 있다. 예를 들어, 반도체 데이터는 반도체 팹 특성화 서브시스 템과 스크리닝 서브시스템 사이에서 직접 전송될 수 있다. 또 다른 예시로서, 반도체 데이터는 하나 이상의 보조 컨트롤러 또는 서버를 통해 반도체 팹 특성화 서브시스템과 스크리닝 서브시스템 사이에서 전송될 수 있다. 이와 같이, 본 개시에 전반에 걸쳐 설명된 시스템들, 서브시스템들, 또는 컨트롤러들 또는 서버들의 예시들은 단지 예시적인 목적들로만 제공되며, 제한하는 것으로 해석되어서는 안 된다. 반도체 데이터는 반도체 팹 특성화 서브시스템 및 스크리닝 서브시스템에 의해 공유되는 표준화 된 데이터 포맷으로서 스크리닝 서브시스템에 업로드될 수 있다. 예를 들어, 표준화된 데이터 포맷은 안드 로이드, 애플 iOS, 마이크로소프트 윈도우, 애플 맥OS, 리눅스, 크롬OS, 유닉스, 우분투 등을 포함하되 이에 제 한되지 않는 상이한 운영 체제들에서 사용하도록 포맷이 정해질 수 있다. 본 명세서에서는, 그러나, 제작 환경 이 제1 유형의 파일 포맷을 사용할 수 있는 반면, I-PAT 환경은 상이한 유형의 파일 포맷을 사용할 수 있다는 점에 유의한다. 이와 같이, 반도체 데이터는 변환을 필요로 하는 비표준화된 제작 데이터 포맷일 수 있다. 예를 들어, 반 도체 팹 특성화 서브시스템은 비표준화된 제작 데이터 포맷의 반도체 데이터를 스크리닝 서브시스템 으로 전송할 수 있고, 스크리닝 서브시스템은 수신 후에 반도체 데이터를 표준화된 테스트 데이 터 포맷으로 변환할 수 있다. 또 다른 예시로서, 반도체 팹 특성화 서브시스템은 스크리닝 서브시스템 으로의 전송 전에 반도체 데이터를 표준화된 테스트 데이터 포맷으로 변환할 수 있다. 아울러, 반도 체 데이터는 제작 환경 및/또는 테스트 환경에 특유한 독점적 데이터 포맷으로서 스크리닝 서브시스템 에 업로드될 수 있다. 또한, 반도체 데이터는, 반도체 데이터가 동기화된 상태로 유지되는 것을 보장하기 위해, 암호화된 데이터(예를 들어, 데몬들을 통해), 웹 또는 클라우드 인터페이스들, 또는 다이 추적 가능성(traceability)을 사용하는 다른 보안 연결들을 사용하여 공유될 수 있다. 스크리닝 서브시스템은 반도체 데이터를 수신하고 반도체 데이터에 대해 하나 이상의 스크리닝 프로세스를 수행할 수 있다. 반도체 데이터는 복수의 반도체 웨이퍼들의 반도체 웨이퍼에대한 정보를 포함할 수 있으며, 여기서 복수의 반도체 웨이퍼들의 각 반도체 웨이퍼는 다수의 제작 프로세스들에 의해 수행된 다수(예를 들어, 수십, 수백, 수천)의 단계들 후에 제작된 복수의(예를 들어, 1, 2, ... N개의) 층들을 포함하고, 여기서 복수의 층들의 각 층은 복수의 반도체 다이들을 포함하고, 여기서 복 수의 반도체 다이들의 각 반도체 다이는 복수의 블록들을 포함한다. 이와 관련하여, 반도체 데이터 는 웨이퍼 레벨 데이터, 층 레벨 데이터, 다이 레벨 데이터 및/또는 블록 레벨 데이터를 포함할 수 있다. 본 개시의 목적들을 위해, \"반도체 데이터\"는 \"반도체 다이 데이터\"를 포함하는 것으로 이해되어야 하며, 따라 서 \"반도체 데이터\"와 \"반도체 다이 데이터\"는 동등한 것으로 고려될 수 있다. 그러나, 본 명세서에서 \"반도체 데이터\"는 \"반도체 다이 데이터\"만을 포함하는 것으로 제한하도록 의도되지 않는다는 것을 유의한다. 하나 이상의 스크리닝 프로세스는 복수의 반도체 다이들을 특성화할 수 있다. 예를 들어, 복수의 반 도체 다이들의 각 반도체 다이는, 저결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이, 중간 결함성 또는 \"위험한\" 반도체 다이, 또는 고결함성 또는 \"고위험\" 반도체 다이 중 하나로 특성화될 수 있다. 본 명세서에서, 복수의 반도체 다이들의 특성화는 특정 반도체 웨이퍼 상의 복수의 반도체 다이들 의 전부(예를 들어, 100%) 또는 서브세트에 대해 발생할 수 있음에 유의한다. 아울러, 본 명세서에서, 복 수의 반도체 다이들의 특성화는 특정 반도체 웨이퍼 상의 복수의 반도체 층들의 전부(예를 들어, 100%) 또는 서브세트에 대해 발생할 수 있음에 유의한다. 예를 들어, 복수의 반도체 층들의 서브세트는, 전체적 으로 중요한 것으로 및/또는 중요한 측면들을 포함하는 것으로 결정된 하나 이상의 층을 포함할 수 있지만, 이 에 제한되지 않는다. 또한, 본 명세서에서, 복수의 반도체 다이들의 특성화는 복수의 반도체 웨이퍼들 의 전부(예를 들어, 100%) 또는 서브세트에 대해 발생할 수 있음에 유의한다. 스크리닝 서브시스템이 I-PAT 서브시스템인 경우, I-PAT 점수들이 100%의 웨이퍼들 및 100%의 다이에 대해 잠재적으로 이용 가능하고, 각 다이의 상대적 건강성(health) 또는 품질에 대한 유의미한 정보가 사용 가 능할 수 있고 테스트 엔지니어들이 번인 및/또는 SLT를 조정하는 데 사용될 수 있다. I-PAT 데이터를 추가하면, 번인 및/또는 SLT의 조정은 짧은 지연 시간(latency)으로 테스트 콘텐츠를 동적으로 커스터마이즈하여 이탈들을 줄이고, 동시에 총 테스트 비용을 절감할 수 있다. 아울러, I-PAT 데이터를 추가하면, 번인 및/또는 SLT의 조정 은, 각 반도체 다이에 대해 상이할 수 있고, 이는 잠재적으로, 조정된 테스트 시간, 상이한 테스트 콘텐츠, 또 는 테스트 하에서 각 반도체 디바이스에 대한 상이한 테스트 기준을 초래할 수 있다. I-PAT 방법론들의 예시적 인 사용들은, 앞서 본 명세서에 전체가 통합된 2020년 9월 1일 등록된 미국 특허 번호 제10,761,128호를 포함한 다. 일부 실시예들에서, 스크리닝 서브시스템은 가중된 집계 점수(또는 스크리닝 서브시스템이 I-PAT 서 브시스템인 경우, I-PAT 점수)를 결함 유도 처리 컨트롤러에 출력한다. 가중된 집계 점수 는 스크리닝되는 층들 각각에 걸쳐 합산된 각 반도체 다이에 존재하는 결함들의 양 및 위험 레벨을 나타낼 수 있으며, 이에 의해, 가중된 집계 점수는 다이 레벨 점수이다. 가중된 집계 점수는, 반도체 다이 (들) 내의 x, y 위치에 대한 정보를 포함하는, 결함(들)이 발생한 층(들)을 포함할 수 있다. 가중된 집계 점수는 결함의 유형(예를 들어, 단락, 개방 등), 결함의 크기, 클러스터 내 포함, 또는 웨이퍼 상의 위치(예를 들어, x, y 위치)를 설명할 수 있다. 가중된 집계 점수는 결함 유도 처리 컨트롤러로 출력되기 전에 하나 이상의 사전 설정된 이상치 임계 치들 또는 커스톰(custom) 사용자 정의된 이상치 임계치들로 비닝될 수 있다. 그러나, 본 명세서에서, 가중된 집계 점수는 반도체 다이 데이터와 유사한 조직 형태로 결함 유도 처리 컨트롤러로 출력될 수 있음을 유의한다. 가중된 집계 점수는 하나 이상의 보조 서버 또는 컨트롤러를 통해 직접적으로 또는 간접적으로 결함 유도 처리 컨트롤러로 출력될 수 있다. 이와 같이, 본 개시에 전반에 걸쳐 설명된 시스템들, 서브시스템들, 또 는 컨트롤러들 또는 서버들의 예시들은 단지 예시적인 목적들로만 제공되며, 제한하는 것으로 해석되어서는 안 된다. 가중된 집계 점수는 스크리닝 서브시스템 및 결함 유도 처리 컨트롤러에 의해 공유되는 표준화 된 데이터 포맷으로서 결함 유도 처리 컨트롤러에 업로드될 수 있다. 예를 들어, 표준화된 데이터 포맷은 안드로이드, 애플 iOS, 마이크로소프트 윈도우, 애플 맥OS, 리눅스, 크롬OS, 유닉스, 우분투 등을 포함하되 이 에 제한되지 않는 상이한 운영 체제들에서 사용하도록 포맷이 정해질 수 있다. 그러나, 본 명세서에서, 제작 환 경 및/또는 스크리닝 또는 I-PAT 환경은 제1 유형의 파일 포맷(예를 들어, 결함 데이터 포맷들 및 KLARF 파일포맷들)을 사용할 수 있는 반면, 제작 후 테스트 환경은 다른 유형의 파일 포맷(예를 들어, STDF 파일 포맷들, BITdb 파일 포맷들 등)을 사용할 수 있음에 유의한다. 이와 같이, 가중된 집계 점수는 변환을 필요로 하는 비표준화된 제작 데이터 포맷일 수 있다. 예를 들어, 스크리닝 서브시스템은 비표준화된 제작 데이터 포맷의 가중된 집계 점수를 결함 유도 처리 컨트롤러 로 전송할 수 있고, 결함 유도 처리 컨트롤러는 수신 후에 가중된 집계 점수를 표준화된 테스트 데이터 포맷으로 변환할 수 있다. 또 다른 예시로서, 스크리닝 서브시스템은 결함 유도 처리 컨트롤러 로의 전송 전에 가중된 집계 점수를 표준화된 테스트 데이터 포맷으로 변환할 수 있다. 아울러, 가중 된 집계 점수는 제작 환경 및/또는 테스트 환경에 특유한 독점적 데이터 포맷으로서 결함 유도 처리 컨트 롤러에 업로드될 수 있다. 또한, 가중된 집계 점수는, 각 반도체 다이에 대한 가중된 집계 점수 가 동기화된 상태로 유지되는 것을 보장하기 위해, 암호화된 데이터(예를 들어, 데몬들을 통해), 웹 또는 클라우드 인터페이스들, 또는 다이 추적 가능성을 사용하는 다른 보안 연결들을 사용하여 공유될 수 있다. 본 명세서에서, 스크리닝 서브시스템, 결함 유도 처리 컨트롤러, 및/또는 반도체 팹 특성화 서브시스 템과 관련하여 \"표준화된 데이터 포맷들\" 및/또는 \"비표준화된 데이터 포맷들\"로 동작하는 것의 구별들은 단지 예시적인 목적들로 제공되며, 제한하는 것으로 해석되어서는 안 된다는 것을 유의한다. 일부 실시예들에서, 결함 유도 처리 컨트롤러는 가중된 집계 점수로부터 하나 이상의 결함 유도 처리 를 생성한다. 예를 들어, 하나 이상의 결함 유도 처리는, 번인 및/또는 SLT를 건너뛸, 번인 및/또는 SLT를 겪을, 및/또는 컬링되거나 잉크 아웃될 샘플 또는 샘플들의 집단을 결정할 수 있다. 또 다른 예시로서, 하나 이상의 결함 유도 처리는 번인 및/또는 SLT를 겪을 샘플 또는 샘플들의 집단에 대한, 번인 및/또는 SLT의 기준, 지속 기간, 및/또는 한계들을 결정할 수 있다. 가중된 집계 점수(및/또는 가중된 집계 점수에 대한 및/또는 가중된 집계 점수를 위한 기여 요 소들)에 대한 기준에 대한 사용자 정의된 규칙들의 세트 또는 사전 설정된 규칙들을 사용하여, 결함 유도 처리 컨트롤러는 각 반도체 다이에 대한 가중된 집계 점수에 대한 동적 규칙 기반 의사결정 프로세스 들을 사용할 수 있다. 예를 들어, 동적 규칙 기반 의사 결정 프로세스들은, 존재하는 결함들의 양, 유형, 위치 또는 층에 따라 테스트 중인 각 디바이스에서 실행되는 테스트들의 내용, 지속 기간 및/또는 기준에 관한 결정 들을 내리는 데 사용될 수 있다. 예를 들어, 동적 규칙 기반 의사 결정 프로세스들은, 반도체 다이가 번인 및/ 또는 SLT를 겪어야 하는지에 대한 결정들을 내리기 위해 가중된 집계 점수 (및/또는 가중된 집계 점수 에 대한 및/또는 가중된 집계 점수를 위한 기여 요소들)을 사용할 수 있다. 사용자 정의된 규칙들은, 이슈를 나타내는 I-PAT 정보와 결합된 실패 횟수, 하나 이상의 실패의 심각도 등의 일 부 조합을 포함하지만, 이에 제한되지 않는다. 본 명세서에서, 규칙들은 전문가들, 인공지능(AI) 등에 의해 정 의될 수 있음을 유의한다. 예를 들어, 규칙들은 결정론적 및/또는 통계적 임계화(thresholding) 방법들 또는 프 로세스들, 공간 시그니처 분석 방법들 또는 프로세스들, 어드밴스드 딥러닝 또는 머신 러닝 방법들 또는 프로세 스들 등을 통해 결정될 수 있다. 일반적으로, 머신 러닝 기법들은, 지도 학습, 비지도 학습, 또는 선형 회귀, 신경망들 또는 심층 신경망들, 휴리스틱 기반 모델 등과 같은 다른 학습 기반 프로세스들을 포함하지만 이에 제 한되지 않는, 업계에 알려진 임의의 기법일 수 있다. 본 명세서에서, 의사 결정의 \"동적\" 특성은, 사용자 정의된 규칙들의 수신 및 의사 결정 프로세스들의 후속 조 정, 가중된 집계 점수들이 수신됨에 따른 의사 결정 프로세스들의 연속적인 동작, 및/또는 하나 이상의 결 함 유도 처리를 생성하기 위해 정의된 규칙들의 적용에 기초한 결함 유도 처리의 지속적인 변경, 중 하나 이상에 기인할 수 있음에 유의한다. 결함 유도 처리 컨트롤러는 각 반도체 다이에 대해서만 가중된 집계 점수에 대한 동적 규칙 기 반 의사 결정 프로세스들을 사용할 수 있거나, 사용자 정의된 규칙들에 따라 적절한 반도체 다이 비닝에 영향을 주기 위해, 다른 이용 가능한 테스트 삽입 또는 제조 데이터와 같은 기여 요소들 및/또는 다른 프로세스들과, 동적 규칙 기반 의사 결정 프로세스들을 결합할 수 있다. 예를 들어, 의사 결정 프로세스들은, 웨이퍼 로트가 완전히 제작된 후 웨이퍼 분류 동안 전기적 분류 프로세스 들을 수행하도록 구성된 전기적 테스트 서브시스템으로부터 다이 레벨 전기적 분류 데이터를 수신할 수 있다. 예를 들어, 다이 레벨 전기적 분류 데이터는, 제작 제조 프로세스(예를 들어, 전기적 웨이퍼 분 류(electrical wafer sort; EWS) 프로세스들 등)의 종결 시 반도체 디바이스 기능을 전기적으로 평가하기 위한 프로세스들 동안 또는 이후에 전기적 테스트 서브시스템으로부터 수신되는 웨이퍼 프로브 데이터 또는 다른 전기적 테스트 데이터를 포함할 수 있지만, 이에 제한되지 않는다. 또 다른 예시로서, 의사 결정 프로세스들은, 웨이퍼 로트의 개별화 및 패키징 후에 최종 테스트 프로세스들을 수행하도록 구성된 최종 테스트 서브시스템으로부터 다이 레벨 최종 테스트 데이터를 수신할 수 있다. 예를 들어, 다이 레벨 최종 테스트 데이터는, 제작 제조 프로세스의 종결 시 반도체 디바이스 기능 을 평가하기 위한 프로세스들 동안 또는 이후에 최종 테스트 서브시스템으로부터 수신될 수 있다. 또 다른 예시로서, 의사 결정 프로세스들은 통계적 예측 프로세스들을 수행하도록 구성된 통계적 예측 모델들 로부터 통계적 예측 피드백을 수신할 수 있다. 예를 들어, 통계적 예측 피드백은 데이터 세트들 또는 테이블들, 그래프들, 모델들, 또는 다른 형태의 물리적 또는 그래픽 디스플레이의 형태일 수 있다. 본 명세서에서는, 동적 규칙 기반 의사 결정, 전기적 테스트 서브시스템 및 대응하는 전기적 분류 프로세 스들, 최종 테스트 서브시스템 및 대응하는 최종 테스트 프로세스들, 및/또는 통계적 예측 모델들 및 대응하는 통계적 예측 프로세스들이 결합될 수 있음에 유의한다. 예를 들어, 조합은 하나 이상의 결함 유도 처 리를 생성할 때 고려될 사용자 정의된 우선 순위(예를 들어, 가중치 계수)에 기초할 수 있다. 하나 이상의 결함 유도 처리는 다음의 비제한적인 예시들 중 하나 이상을 포함할 수 있다. 예를 들어, 하 나 이상의 결함 유도 처리는, 낮은 결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이와, 중간 결함 성 또는 \"위험한\" 반도체 다이 사이의 제1 임계치에 기초하여 이루어질 수 있으며, 여기서 낮은 결함성 또 는 \"저위험\" (또는 \"양호한\") 반도체 다이는 제1 임계치를 초과하고 중간 결함성 또는 \"위험한\" 반도체 다 이는 제1 임계치 미만이다. 또 다른 예시로서, 하나 이상의 결함 유도 처리는 중간 결함성 또는 \"위 험한\" 반도체 다이와, 높은 결함성 또는 \"고위험\" 반도체 다이 사이의 제2 임계치에 기초하여 이루어 질 수 있으며, 여기서 중간 결함성 또는 \"위험한\" 반도체 다이는 제2 임계치를 초과하고 높은 결함성 또는 \"고위험\" 반도체 다이는 제2 임계치 미만이다. 비제한적인 일 예시에서, 하나 이상의 결함 유도 처리는 번인 및/또는 SLT를 수행하지 않는(예를 들어, 건 너뛰는) 처리를 포함할 수 있다. 처리는 낮은 결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이 에 대해 선택될 수 있다. 예를 들어, 낮은 가중된 집계 점수에 기초하여(예를 들어, 단독으로 또는 데이터(212, 214, 216)에 더하여) 낮은 결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이로 결정된 반도 체 다이가, 번인 및/또는 SLT를 수행하지 않도록(예를 들어, 건너뛰도록) 지시될 수 있다. 본 명세서에서, 처리는 낮은 결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이로 추가적인 테스트 삽입들을 피하기 위한 가장 높은 기회를 제공할 수 있음에 유의한다. 또 다른 비제한적인 예시에서, 하나 이상의 결함 유도 처리는 번인 및/또는 SLT를 수행하기 위한 처리 를 포함할 수 있다. 처리는 중간 결함성 또는 \"위험한\" 반도체 다이에 대해 선택될 수 있다. 예 를 들어, 가중된 집계 점수들(예를 들어, 단독으로 또는 추가적인 데이터(212, 214, 216)에 더하여)에 기 초하여 중간 결함성 또는 \"위험한\" 반도체 다이로 결정된 반도체 다이는, 최종 처리 또는 해제 전에 사용자 정의된 규칙들에 따라 번인 및/또는 SLT로 지시될 수 있다. 예를 들어, 결함 속성들(예를 들어, 결함 크 기, 결함 층, 결함 위치, 결함 유형, 또는 본 개시 전반에 걸쳐 설명된 다른 결함 속성)은, 중간 결함성 또는 \"위험한\" 반도체 다이에 존재하는 잠재적 LRD를 더욱 효과적으로 활성화하기 위해, 번인 및/또는 SLT 중 하나의 지속기간 및 콘텐츠를 적응적으로 구체화하는 데 사용될 수 있다. 본 명세서에서, 처리는, 잠재적 LRD를 활성화하기 위해 중간 결함성의 \"위험한\" 반도체 다이에 스트레스를 가하고 번인 및/또는 SLT를 수 행하도록 결정됨으로써, 중간 결함성의 \"위험한\" 반도체 다이의 검증을 허용할 수 있음을 유의한다. 본 개시의 실시예들은, 처리가 번인 및/또는 SLT를 건너뛰는 것을 예시하지만, 처리는 번인 및/또는 SLT를 수행하도록 지시될 수 있으며, 본 명세서에서, 낮은 결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이 에 대해 이루어지는 처리와, 중간 결함성의 \"위험한\" 반도체 다이에 대해 이루어지는 처리(22 0)는, 본 개시의 전반에 걸쳐 설명된 바와 같이, 결함 유도 처리 컨트롤러에 의해 고려되는 구별되고 상이 한 인자들에 따라 분리되고 독립적이라는 것에 유의한다. 또 다른 비제한적인 예시에서, 하나 이상의 결함 유도 처리는 컬링 또는 \"잉크-아웃\"하기 위한 처리 를 포함할 수 있다. 처리는 고결함성 또는 \"고위험\" 반도체 다이에 대해 선택될 수 있다. 예를 들어, 가중된 집계 점수들(예를 들어, 단독으로 또는 추가적인 데이터(212, 214, 216)에 더하여)에 기초하여 고 결함성 또는 \"고위험\" 반도체 다이로 결정된 반도체 다이는, 번인 또는 SLT 중 하나를 수행하지 않고 컬링되거나 \"잉크-아웃\"될 수 있다. 본 명세서에서, 처리는 높은 결함성 또는 \"고위험\" 반도체 다이가 제거될 때(예를 들어, 컬링되거나 잉크 아웃될 때) 공급망으로 유입되는 이탈들의 감소를 초래할 수 있음에 유의한다. 아울러, 본 명세서에서, 처리는 이상치들이 추가적인 (및/또는 불필요한) 번인 및/또는 SLT의 대상이 되지 않게 함으로써 비용들의 감소를 초래할 수 있음에 유의한다. 본 명세서에서, 위의 비제한적인 예시들은 결함 유도 처리들의 유형들의 예시적인 목적들을 위해서만 제공 된다는 것을 유의한다. 스크리닝 서브시스템 및 결함 유도 처리 컨트롤러는 시스템의 개별 컴포넌트들로 예시되어 있지 만, 본 명세서에서, 스크리닝 서브시스템 및 결함 유도 처리 컨트롤러는 함께 통합될 수 있음에 유의 한다. 예를 들어, 스크리닝 서브시스템은 결함 유도 처리 컨트롤러에 통합될 수 있고(예를 들어, 결 함 유도 처리 컨트롤러에서 동작하도록 코딩된 프로세스들이 될 수 있고), 이에 의해 결함 유도 처리 컨트 롤러는 반도체 팹 특성화 서브시스템으로부터 반도체 다이 데이터를 수신한다. 또 다른 예시로 서, 결함 유도 처리 컨트롤러는 스크리닝 서브시스템에 통합될 수 있고(예를 들어, 스크리닝 서브시 스템에서 동작하도록 코딩된 프로세스들이 될 수 있고), 이에 의해 스크리닝 서브시스템은 하나 이상 의 결함 유도 처리를 생성할 수 있다. 도 3은, 본 개시의 하나 이상의 실시예에 따른, 반도체 결함 유도 번인 및 시스템 레벨 테스트(SLT)들을 위한 방법 또는 프로세스를 예시한다. 본 명세서에서, 방법 또는 프로세스의 단계들은 도 1 및 2에 예시된 시스템에 의해 전부 또는 부분적으로 구현될 수 있음을 유의한다. 그러나, 추가적인 또는 대체적인 시스템 레벨 실시예들이 방법 또는 프로세스의 단계들의 전부 또는 일부를 수행할 수 있다는 점에서, 방법 또는 프로세스가 도 1 및 도 2에 예시된 시스템으로 제한되는 것은 아니라는 것이 더 인식된다. 단계에서, 반도체 다이 데이터는 반도체 팹 특성화 서브시스템으로부터 수신된다. 일부 실시예들에서, 반 도체 다이 데이터는 반도체 팹 특성화 서브시스템으로부터 스크리닝 서브시스템에 의해 수신된 다. 단계에서, 스크리닝 서브시스템으로 반도체 다이 데이터로부터 반도체 다이들에 대한 가중된 집계 점수들 이 생성된다. 일부 실시예들에서, 스크리닝 서브시스템 가중된 집계 점수는 반도체 다이들을 분 리하거나 비닝한다. 단계에서, 정의된 규칙들은, 동적 의사 결정 프로세스 동안, 적어도 가중된 집계 점수들에 적용된다. 일부 실시예들에서, 결함 유도 처리 컨트롤러는, 가중된 집계 점수 (및/또는 가중된 집계 점수에 대 한 및/또는 가중된 집계 점수를 위한 기여 요소들)에 대한 기준에 대한 사전 설정된 규칙들 또는 사용자 정의된 규칙들 세트에 기초하여 각 반도체 다이에 대한 가중된 집계 점수에 대한 동적 규칙 기반 의 사 결정 프로세스들을 사용할 수 있다. 예를 들어, 가중된 집계 점수는 단독으로 사용될 수 있다. 또 다른 예시로서, 가중된 집계 점수는 다이 레벨 전기적 분류 데이터, 다이 레벨 최종 테스트 데이터, 통계적 예측 피드백 등을 포함하지만 이에 제한되지 않는 다른 이용 가능한 테스트 삽입 또는 제조 데이터 와 조합하여 사용될 수 있다. 정의된 규칙들은 사용자 정의된 것일 수 있고, 결함 유도 처리 컨트롤러에 의해(예를 들어, 사용자 인터페이스를 통해) 수신될 수 있다. 추가로, 또는 대안으로, 정의된 규칙들은 결 함 유도 처리 컨트롤러 내에 사전 설정될 수 있다. 또한, 추가로 또는 대안으로, 정의된 규칙들은 반도체 다이들에 대한 대응하는 가중된 집계 점수들 및/또는 관찰된 결함들에 기초하여 반도체 다이들 을 분리할 수 있다. 본 명세서에서, 스크리닝 서브시스템은, 가중된 집계 점수들로의 반도체 다이 데이터의 비닝 동 안, 반도체 다이들을 저결함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이들, 중간 결함성의 \"위험 한\" 반도체 다이들 또는 고결함성 반도체 다이들로 분리할 수 있음에 유의한다. 아울러, 본 명세서에 서, 결함 유도 처리 컨트롤러는 가중된 집계 점수들을 수신한 후 반도체 다이들을 저결함성 또 는 \"저위험\" (또는 \"양호한\") 반도체 다이들, 중간 결함성의 \"위험한\" 반도체 다이들, 또는 고결함성 반도체 다이들로 분리할 수 있음에 유의한다. 단계에서, 동적 의사 결정 프로세스에 기초하여 반도체 다이들 중 적어도 일부에 대해 결함 유도 처리들이 생성된다. 일부 실시예들에서, 결함 유도 처리들은, 복수의 반도체 다이들의 각 반도체 다이를, 저결 함성 또는 \"저위험\" (또는 \"양호한\") 반도체 다이, 중간 결함성 또는 \"위험한\" 반도체 다이, 또는 고 결함성 또는 \"고위험\" 반도체 다이 중 하나로 특성화한다. 특성화는, 반도체 다이에 대한 가중된 집 계 점수들을 적절한 웨이퍼 레벨 데이터, 다이 레벨 전기적 분류 데이터 및/또는 다이 레벨 최종 테스트 데이터와 병합하거나 결합하는 것을 포함할 수 있다. 비제한적인 일 예시에서, 저결함성의 \"양호한\" 반도체 다이는, 데이터의 병합 또는 결합을 통해 식별되어, 처리 후 안전하게 번인 및/또는 SLT를 수행하지 않을 수 있는(예를 들어, 건너뛸 수 있는) 반도체 다이 집 단의 빈을 생성할 수 있다. 본 명세서에서, 이러한 식별은 신뢰성 고장의 위험을 최소화하면서 시간과 돈을 절 감할 수 있음을 유의한다. 아울러, 본 명세서에서, 이러한 식별은, 그렇지 않으면 만족스러웠을, 번인 동안에 손상된 \"동작 가능한 부상을 입은(walking wounded)\" 다이의 생성 및 취급으로 인한 수율 손실들을 줄일 수 있 음에 유의한다. 또 다른 비제한적인 예시에서, 상승된 위험을 갖는 중간 결함성 또는 \"위험한\" 반도체 다이는, 처리 후에 사용자 정의된 기준에 기초하여 번인 및/또는 SLT를 하도록 지시될 빈을 생성하기 위해 데이터의 병합 또 는 결합을 통한 결함성 레벨들로 인해 식별될 수 있다. 중간 결함성 또는 \"위험한\" 반도체 다이를 식별할 때, 결함들의 층, 유형 및 위치가 구별되어, 번인 및/또는 SLT의 지속기간 및 콘텐츠를 구체화할 수 있고, 이는 그 잠재적 고장 원인을 가장 잘 \"활성화\"하는 것으로 알려진 파라미터들을 선택할 수 있다. SLT에 실패하는 디 바이스들의 경우, 관련된 결함 데이터는 알려진 개방 루프 방법들보다 개선된 잠재적 근본 원인들의 더 좁은 필 드를 제공할 것이다. 또 다른 비제한적인 예시에서, 높은 결함성 또는 \"고위험\" 반도체 다이, 또는 더 넓은 집단과는 유의미하 게 상이한 가중된 집계 결함성 점수들을 갖는 이상치 다이가, 번인 또는 SLT를 수행하지 않고 처리 후에 컬링되거나 \"잉크 아웃\"되도록 지시될 빈을 생성하기 위한 데이터의 병합 또는 결합을 통해 식별될 수 있다. 본 명세서에서, 높은 결함성 또는 \"고위험\" 반도체 다이의 컬링 또는 \"잉킹 아웃\"은, 추가적인 불필요한 단계 들을 피함으로써 테스트 비용을 절감하면서 또한 저신뢰성 반도체 다이의 공급망으로의 이탈들을 감소시킬 수 있음을 유의한다. 단계에서, 조정들은 결함 유도 처리들 후에 수행된 결함 유도 테스트들의 출력들에 기초하여 결정된다. 일 부 실시예들에서, 조정들은 반도체 팹 특성화 서브시스템으로 전송되어, 제작 프로세스들의 완전성에 따라 피드 포워드 루프(예를 들어, 현재 반도체 디바이스들을 보정하기 위해) 또는 피드백 루프(예를 들어, 미래의 반도체 디바이스들을 조정하기 위해) 중 하나를 통해 제작 프로세스들 및/또는 특성화 프로세스들을 조정한다. 예를 들어, 불완전한 제작 프로세스는 피드 포워드 루프 또는 피드백 루프 중 하나를 통해 보정 가능할 수 있지 만, 결함 유도 처리 컨트롤러는 불완전한 제작 프로세스들에 대한 번인 및/또는 SLT의 사용에 관한 하나 이상의 결함 유도 처리를 생성할 때 다이 레벨 전기적 분류 데이터 및/또는 다이 레벨 최종 테스트 데이터를 고려할 수도 또는 고려하지 않을 수도 있다. 또 다른 예시로서, 완전한 제작 프로세스는 피드백 루프를 통해 보정 가능할 수 있고, 결함 유도 처리 컨트롤러는 완전한 제작 프로세스들을 위한 번인 및/또 는 SLT의 사용에 관한 하나 이상의 결함 유도 처리를 생성할 때 다이 레벨 전기적 분류 데이터 및/또 는 다이 레벨 최종 테스트 데이터를 고려할 수 있다. 이와 관련하여, 제작 프로세스들 및/또는 특성화 프 로세스들이 개선되어, 원하는 레벨의 품질(예를 들어, PPB 고장률들)을 유지하면서 제조자들의 비용(예를 들어, 시간, 돈 등)을 절감하게 할 수 있다. 본 개시의 실시예들은 결함 유도 처리 컨트롤러에 의해 수행되는 방법 또는 프로세스의 단계들을 예 시하지만, 본 명세서에서, 방법 또는 프로세스의 단계들의 일부 또는 전부가, 결함 유도 처리 컨트롤러 에 통신적으로 결합된 서버 또는 컨트롤러에 의해 수행될 수 있음을 유의한다. 예를 들어, 서버 또는 컨트 롤러는 본 개시 전반에 걸쳐 설명된 바와 같이 프로세서들 및 메모리, 및 다른 통신적으로 결합된 컴포넌트들을 포함할 수 있다. 도 4a 및 4b는, 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스들의 제작, 특성화, 및/또는 테스트를 위한 시스템의 블록도들을 예시한다. 본 명세서에서, 본 개시 전반에 걸쳐 설명된 바와 같이, 시스템(40 0)은 반도체 디바이스들에서 반도체 디바이스들 및/또는 컴포넌트들(예를 들어, 반도체 다이들)을 제작 및/또는 분석하기 위한 프로세싱 단계들을 수행하도록 구성될 수 있음에 유의한다. 아울러, 본 명세서에서, 시스템(40 0)은 본 개시 전반에 걸쳐 설명된 바와 같이, 시스템의 전부 또는 일부를 포함할 수 있음에 유의한다. 일부 실시예들에서, 시스템은 반도체 팹 특성화 서브시스템, 전기적 테스트 서브시스템, 최종 테스트 서브시스템, 및/또는 통계적 예측 모델들을 생성하도록 구성된 컴포넌트(들)를 포함한다. 본 명세서에서, 반도체 팹 특성화 서브시스템, 전기적 테스트 서브시스템, 최종 테스트 서브시스템 , 및/또는 통계적 예측 모델들을 생성하도록 구성된 컴포넌트(들)은, 독립형일 수 있거나 적어도 부 분적으로 결합되거나 함께 통합될 수 있다는 것을 유의한다. 아울러, 본 명세서에서, 반도체 팹 특성화 서브시스템, 전기적 테스트 서브시스템, 최종 테스트 서브시스템, 및/또는 통계적 예측 모델들을 생성하도록 구성된 컴포넌트(들)은, 본 개시 전반에 걸쳐 설명된 바와 같이, 독립형일 수 있거나, 시스템 의 다른 컴포넌트들과 적어도 부분적으로 결합되거나 통합될 수 있다는 것을 유의한다. 일부 실시예들에서, 반도체 팹 특성화 서브시스템은 반도체 다이 데이터(예를 들어, 특성화 데이터 ) 내에서 (또는 반도체 다이 데이터로서) 특성화 측정을 측정들을 출력하도록 구성된 하나 이상의 특 성화 도구를 포함한다. 예를 들어, 특성화 측정들은, 프로세스 제어 검사들(예를 들어, 샘플링 기반 검사들), 핵심 반도체 디바이스 층들에서의 스크리닝 검사들 등을 포함할 수 있지만, 이에 제한되지 않는다. 본 개시의 목적들을 위해, \"특성화 측정들\"은 인라인 결함 검사 및/또는 인라인 계측 측정들을 지칭할 수 있다. 비제한적인 일 예시에서, 반도체 팹 특성화 서브시스템은, 샘플(예를 들어, 반도체 웨이퍼)의 하나 이상의 층에서 결함들을 검출하기 위한 적어도 하나의 검사 도구(예를 들어, 인라인 샘플 분석 도 구)를 포함할 수 있다. 반도체 팹 특성화 서브시스템은 일반적으로 임의의 수 또는 유형의 검사 도구들 을 포함할 수 있다. 예를 들어, 검사 도구는, 이에 제한되는 것은 아니나, 레이저 소스, 램프 소스, X-선 소스, 또는 광대역 플라즈마 소스와 같은 임의의 소스로부터의 광으로 샘플을 조사(interrogation)하 는 것에 기초하여 결함들을 검출하도록 구성된 광학 검사 도구를 포함할 수 있다. 또 다른 예시로서, 검사 도구 는, 이에 제한되는 것은 아니나, 전자 빔, 이온 빔, 또는 중성 입자 빔과 같은 하나 이상의 입자 빔으로 샘플을 조사하는 것에 기초하여 결함들을 검출하도록 구성된 입자 빔 검사 도구를 포함할 수 있다. 예를 들어, 검사 도구는 투과 전자 현미경(transmission electron microscope; TEM) 또는 주사 전자 현미경 (scanning electron microscope; SEM)을 포함할 수 있다. 본 개시의 목적들을 위해, 본 명세서에서, 적어도 하 나의 검사 도구는 단일 검사 도구일 수 있거나, 검사 도구들의 그룹을 나타낼 수 있음에 유의한 다. 본 명세서에서, 샘플은 복수의 반도체 웨이퍼들의 반도체 웨이퍼일 수 있고, 여기서 복수의 반도체 웨이퍼 들의 각 반도체 웨이퍼는 다수의 반도체 제작 프로세스들에 의해 수행된 다수(예를 들어, 수십, 수백, 수천)의 단계들 후에 제작된 복수의(예를 들어, 1, 2, ... N 수) 층들을 포함하고, 여기서 복수의 층들의 각 층은 복수 의 반도체 다이들을 포함하고, 여기서 복수의 반도체 다이들의 각 반도체 다이는 복수의 블록들을 포함한다. 아 울러, 본 명세서에서, 샘플은 어드밴스드 다이 패키지 또는 3D 다이 패키지 내부의 기판 상에 베어(bare) 다이의 2.5D 측방향 조합으로 배열된 복수의 반도체 다이들로부터 형성된 반도체 다이 패키지일 수 있음에 유의 한다. 본 개시의 목적들을 위해, \"결함\"이라는 용어는, 인라인 검사 도구에 의해 발견된 물리적 결함, 계측 측정 이상 치, 또는 이상(anomaly)이라고 간주되는 반도체 디바이스의 다른 물리적 특성을 지칭할 수 있다. 결함은, 이에 제한되는 것은 아니나, 물리적, 기계적, 화학적 또는 광학적 속성들을 포함하는 디자인 특성들로부터 층 내에 제작된 패턴 또는 제작된 층의 임의의 편차(deviation)가 되는 것으로 고려될 수 있다. 아울러, 결함은, 제작된 반도체 다이 패키지에서 컴포넌트들의 정렬 또는 결합에서의 임의의 편차로 고려될 수 있다. 또한, 결함은 반도 체 다이 또는 그 위의 피처들과 관련하여 임의의 크기를 가질 수 있다. 이러한 방식으로, 결함은 반도체 다이보 다 작을 수 있거나(예를 들어, 하나 이상의 패터닝된 피처의 스케일에 대해), 반도체 다이보다 클 수 있다(예를 들어, 웨이퍼 스케일 스크래치 또는 패턴의 일부로서). 예를 들어, 결함은 패터닝 전과 후에 샘플 층의 두께 또 는 구성의 편차를 포함할 수 있다. 또 다른 예시로서, 결함은 패터닝된 피처의 크기, 모양, 배향 또는 위치의 편차를 포함할 수 있다. 또 다른 예시로서, 결함은, 이에 제한되는 것은 아니나, 인접한 구조들 사이의 브릿지 들(또는 그 부족), 피트(pit)들, 또는 구멍들과 같은, 리소그래피 및/또는 에칭 단계들과 연관된 불완전함들을 포함할 수 있다. 또 다른 예시로서, 결함은, 이에 제한되는 것은 아니나, 스크래치 또는 칩과 같은 샘플의 손상된 부분을 포함할 수 있다. 예를 들어, 결함의 심각성(예를 들어, 스크래치의 길이, 피트의 깊이, 결함의 측정된 크기 또는 극성 등)은 중요할 수 있고 고려될 수 있다. 또 다른 예시로서, 결함은 샘플에 도입된 이물질 입자를 포함할 수 있다. 또 다른 예시로서, 결함은 샘플 상에서 잘못 정렬된 및/또는 잘못 결합된 패키지 컴포넌트일 수 있다. 따라서, 본 개시에서 결함들의 예시들은 단지 예시적인 목적들로만 제공되며, 제한 하는 것으로 해석되어서는 안 된다는 것이 이해되어야 한다. 또 다른 비제한적인 예시에서, 반도체 팹 특성화 서브시스템은 샘플 또는 그것의 하나 이상의 층의 하나 이상의 속성을 측정하기 위한 적어도 하나의 계측 도구(예를 들어, 인라인 샘플 분석 도구)를 포함할 수 있다. 예를 들어, 계측 도구는, 이에 제한되는 것은 아니나, 층 두께, 층 조성, 임계 치수(CD), 오버레 이, 또는 리소그래피 프로세싱 파라미터들(예를 들어, 리소그래피 단계 동안의 조명의 강도 또는 선량)과 같은 속성들을 특성화할 수 있다. 이와 관련하여, 계측 도구는, 결과적인 제작된 디바이스들에 대해 신뢰성 이슈들을 초래할 수 있는 제조 결함들의 가능성과 관련될 수 있는 샘플의 하나 이상의 반도체 다이, 샘플 의 하나 이상의 층, 또는 샘플의 제작에 대한 정보를 제공할 수 있다. 본 개시의 목적들을 위해, 본 명세서에서, 적어도 하나의 계측 도구는 단일 계측 도구일 수 있거나, 계측 도구들의 그룹을 나 타낼 수 있음에 유의한다. 일부 실시예들에서, 반도체 팹 특성화 서브시스템은 적어도 하나의 반도체 제조 도구 또는 프로세스 도구 를 포함한다. 본 명세서에서, 샘플은 샘플의 제작 동안 하나 이상의 검사 도구, 하나 이상 의 계측 도구, 및 하나 이상의 프로세스 도구 사이에서 이동될 수 있음에 유의한다. 예를 들어, 프로 세스 도구는, 에칭기, 스캐너, 스텝퍼, 클리너 등을 포함하되 이에 제한되지 않는 업계에 알려진 임의의 도구를 포함할 수 있다. 예를 들어, 제작 프로세스는 샘플(예를 들어, 반도체 웨이퍼 등)의 표면을 가로질러 분 포된 다수의 다이들을 제작하는 것을 포함할 수 있으며, 여기서 각 다이는 디바이스 컴포넌트를 형성하는 다수 의 패터닝된 재료 층들을 포함한다. 각 패터닝된 층은, 재료 퇴적, 리소그래피, 관심 패턴을 생성하기 위한 에 칭, 및/또는 하나 이상의 노출 단계(예를 들어, 스캐너, 스텝퍼 등에 의해 수행됨)를 포함하는 일련의 단계들을 통해 프로세스 도구에 의해 형성될 수 있다. 또 다른 예시로서, 프로세스 도구는 반도체 다이들을 2.5D 및/또는 3D 반도체 다이 패키지로 패키징 및/또는 결합하도록 구성된 업계에 알려진 임의의 도구를 포함할 수 있다. 예를 들어, 제작 프로세스는 반도체 다이들 및/또는 반도체 다이들 상의 전기적 컴포넌트들을 포함할 수 있지만, 이에 제한되지 않는다. 아울러, 제작 프로세스는, 하이브리드 본딩(예를 들어, 다이 대 다이, 다이 대 웨이퍼, 웨이퍼 대 웨이퍼 등) 솔더, 접착제, 파스너(fastener)들 등을 통해 반도체 다이들 및/또는 반도체 다이들 상의 전기적 컴포넌트들을 결합하는 것을 포함할 수 있지만, 이에 제한되지 않는다. 본 개시의 목적들을 위해, 본 명세서에서, 적어도 하나의 프로세스 도구는 단일 프로세스 도구일 수 있거나, 프로세스 도 구들의 그룹을 나타낼 수 있음에 유의한다. 본 개시의 목적들을 위해, 본 명세서에서 \"제작 프로세스\" 및 \"제조 프로세스\"라는 용어들은, 용어들의 각자의 변형들(예를 들어, \"제작 라인\" 및 \"제조 라인\", \"제작자\" 및 \"제조자\" 등)과 함께, 동등한 것으로 고려될 수 있음에 유의한다. 일부 실시예들에서, 시스템은 제조된 디바이스의 하나 이상의 부분의 기능을 테스트하기 위한 전기적 테스 트 서브시스템 및/또는 최종 테스트 서브시스템을 포함한다. 예를 들어, 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템은 다이 레벨 전기 분류 데이터 및/또는 다이 레벨 최종 테스 트 데이터를 생성하도록 구성될 수 있다. 본 명세서에서, 샘플은 샘플의 제작이 완료된 후에 반 도체 팹 특성화 서브시스템으로부터 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템(12 2)으로 이동될 수 있음에 유의한다. 비제한적인 일 예시에서, 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템은 웨이퍼 레벨 에서 예비적 프로빙을 완료하기 위해 임의의 수 또는 유형의 전기적 테스트 도구들을 포함할 수 있다. 예 를 들어, 예비적 프로빙은 웨이퍼 레벨에서 실패를 강제하는 것을 시도하도록 설계되지 않을 수 있다. 또 다른 비제한적 예시에서, 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템은, 제조 사 이클의 임의의 시점에서 제작된 디바이스의 하나 이상의 부분의 속성들을, 테스트, 검사 또는 그렇지 않으면 특 성화하기 위한 임의의 수 또는 유형의 스트레스 테스트 도구를 포함할 수 있다. 예를 들어, 스트레스 테스 트 도구는, 이에 제한되는 것은 아니나, 샘플을 진동시키도록, 샘플을 가열하도록(예를 들어, 오븐 또는 다른 열 소스), 샘플을 냉각시키도록(예를 들어, 냉동고 또는 다른 냉 소스), 선택된 습도 레벨 에서 샘플을 동작시키도록, 부정확한 전압(예를 들어, 전력 공급) 또는 또 다른 비정상적인 전기적 조건 등에서 샘플을 동작시키도록 구성된 후(post) 번인 전기적 테스트, 사전 번인 전기적 웨이퍼 분류 및 최종 테스트(예를 들어, e-테스트)를 포함할 수 있다. 샘플은 개별적으로 또는 일부 조합으로 위의 비제한적인 테스트들의 대상이 될 수 있음에 유의한다. 일부 실시예들에서, 결함들은 반도체 팹 특성화 서브시스템(예를 들어, 검사 도구들, 계측 도구들 등), 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템(예를 들어, 전기적 테스트 도 구들 및/또는 스트레스 테스트 도구들 등을 포함한다)의 임의의 조합을 사용하여 식별되고, 이들은 반도체 다이들 및/또는 반도체 다이 패키지들에서 관심 층들에 대해 하나 이상의 프로세스 도구에 의해 수 행되는 하나 이상의 프로세싱 단계(예를 들어, 리소그래피, 에칭, 정렬, 결합 등) 전에 또는 후에 활용된다. 이 와 관련하여, 제조 프로세스들의 다양한 스테이지들에서의 결함 검출은 인라인 결함 검출로 지칭될 수 있다. 일부 실시예들에서, 시스템은 컨트롤러를 포함한다. 컨트롤러는, 반도체 팹 특성화 서브시스템 (예를 들어, 검사 도구들, 계측 도구들 및/또는 프로세스 도구들 포함함), 전기적 테스트서브시스템 및/또는 최종 테스트 서브시스템(예를 들어, 전기적 테스트 도구들 및/또는 스트레 스 테스트 도구들을 포함함) 등을 포함하지만 이에 제한되지 않는 시스템의 임의의 컴포넌트들과 통 신적으로 결합될 수 있다. 본 명세서에서, 본 개시의 목적들을 위해, 도 4a에 예시된 실시예들 및 도 4b에 예시 된 실시예들은 동일한 시스템의 부분들 또는 상이한 시스템들의 부분들로 고려될 수 있음에 유의한다. 아울러, 본 명세서에서, 도 4a에 예시된 시스템 내의 컴포넌트들과 도 4b에 예시된 시스템 내의 컴포넌트들은 직접 통신하거나 컨트롤러를 통해 통신할 수 있음에 유의한다. 컨트롤러는 메모리(예를 들어, 메모리 매체, 메모리 디바이스 등)에 유지된 프로그램 명령어들을 실 행하도록 구성된 하나 이상의 프로세서를 포함할 수 있다. 컨트롤러는 방법 또는 프로세스 및/ 또는 방법 또는 프로세스의 단계들 중 하나 또는 전부를 수행하도록 구성될 수 있다(예를 들어, 본 개시 전반에 걸쳐 설명된 바와 같이). 이와 관련하여, 서브시스템들(112, 120 및/또는 122)은 컨트롤러에 저장 되거나 및/또는 컨트롤러에 의해 수행되도록 구성될 수 있다. 본 명세서에서, 그러나, 서브시스템들(112, 120, 및/또는 122)은 컨트롤러와 별개일 수 있고, 컨트롤러와 통신하도록 구성될 수 있다(예를 들어, 직접, 또는 컨트롤러에 통신적으로 결합된 서버 또는 컨트롤러를 통해, 여기서 서버 또는 컨트롤러는 프로 세서들 및 메모리, 및 본 개시 전반에 걸쳐 설명된 바와 같은 다른 통신적으로 결합된 컴포넌트들을 포함할 수 있음). 하나 이상의 프로세서는 업계에 알려진 임의의 프로세서 또는 프로세싱 요소를 포함할 수 있다. 본 개시의 목적들을 위해, \"프로세서\" 또는 \"프로세싱 요소\"라는 용어는, 하나 이상의 프로세싱 또는 로직 요소들(예를 들 어, 하나 이상의 그래픽 프로세싱 유닛(graphics processing unit; GPU), 마이크로 프로세싱 유닛(micro- processing unit; MPU), 시스템 온 칩(systems-on-a-chip; SoC), 하나 이상의 애플리케이션 특정 집적 회로 (application specific integrated circuit; ASIC) 디바이스, 하나 이상의 필드 프로그래머블 게이트 어레이들 (field programmable gate arrays; FPGAs), 또는 하나 이상의 디지털 신호 프로세서들(digital signal processors; DSPs))을 갖는 임의의 디바이스를 포괄하도록 광범위하게 정의될 수 있다. 이러한 의미에서, 하나 이상의 프로세서는 알고리즘들 및/또는 명령어들(예를 들어, 메모리에 저장된 프로그램 명령어들)을 실행 하도록 구성된 임의의 디바이스를 포함할 수 있다. 일 실시예에서, 하나 이상의 프로세서는, 데스크톱 컴 퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 프로세서, 네트워킹된 컴퓨터, 또는 본 개시 전반에 걸쳐 설명된 바와 같이, 시스템들(100 및/또는 400)의 컴포넌트들과 함께 동작하거나 동작하도록 구성된 프로그램을 실행하도록 구성된 임의의 다른 컴퓨터 시스템으로 구현될 수 있다. 메모리는 연관된 각자의 하나 이상의 프로세서에 의해 실행 가능한 프로그램 명령어들을 저장하기에 적합한 업계에 알려진 임의의 저장 매체를 포함할 수 있다. 예를 들어, 메모리는 비일시적 메모리 매체를 포함할 수 있다. 또 다른 예시로서, 메모리는, 이에 제한되는 것은 아니나, ROM(read-only memory), RAM(random-access memory), 자기 또는 광학 메모리 디바이스(예를 들어, 디스크), 자기 테이프, 솔리드 스테이 트 드라이브 등을 포함할 수 있다. 메모리는 하나 이상의 프로세서와 함께 공통 컨트롤러 하우징에 수용될 수 있다는 것에 추가로 유의한다. 일 실시예에서, 메모리는 각자의 하나 이상의 프로세서의 물리적 위치에 대해 원격으로 위치될 수 있다. 예를 들어, 각자의 하나 이상의 프로세서는 네트워크(예를 들어, 인터넷, 인트라넷 등)를 통해 액세스 가능한 원격 메모리(예를 들어, 서버)에 액세스할 수 있다. 또 다른 실시예에서, 시스템은 컨트롤러에 결합된(예를 들어, 물리적으로 결합된, 전기적으로 결합된, 통신적으로 결합된, 등등) 사용자 인터페이스를 포함한다. 예를 들어, 사용자 인터페이스는 컨트롤러에 결합된 별도의 디바이스일 수 있다. 또 다른 예시로서, 사용자 인터페이스와 컨트롤러 는 공통 또는 공유 하우징 내에 위치될 수 있다. 본 명세서에서는, 그러나, 컨트롤러가 사용자 인터 페이스를 포함하지 않거나, 필요로 하지 않거나, 사용자 인터페이스에 결합되지 않을 수 있음에 유의 한다. 사용자 인터페이스는, 하나 이상의 데스크톱, 랩톱, 태블릿 등을 포함할 수 있지만, 이에 제한되지는 않는 다. 사용자 인터페이스는 시스템들(100 및/또는 400)의 데이터를 사용자에게 디스플레이하는 데 사용되는 디스플레이를 포함할 수 있다. 사용자 인터페이스의 디스플레이는 업계에 알려진 임의의 디스플레이를 포 함할 수 있다. 예를 들어, 디스플레이는, 이에 제한되는 것은 아니나, 액정 디스플레이(LCD), 유기 발광 다이오 드(OLED) 기반 디스플레이 또는 CRT 디스플레이를 포함할 수 있다. 통상의 기술자는 사용자 인터페이스와 통합될 수 있는 임의의 디스플레이 디바이스가 본 개시에서 구현하기에 적합하다는 것을 인식해야 한다. 또 다 른 실시예에서, 사용자는, 사용자 인터페이스의 사용자 입력 디바이스를 통해 사용자에게 디스플레이되는데이터에 응답하는 선택들 및/또는 명령어들을 입력할 수 있다. 도 5는, 본 개시의 하나 이상의 실시예에 따라, 반도체 디바이스들의 제작, 특성화, 및/또는 테스트하기 위한 방법 또는 프로세스를 예시한다. 본 명세서에서, 방법 또는 프로세스의 단계들은 도 4a 및 4b에 예시 된 시스템에 의해 전부 또는 부분적으로 구현될 수 있음을 유의한다. 그러나, 추가적인 또는 대체적인 시 스템 레벨 실시예들이 방법 또는 프로세스의 단계들의 전부 또는 일부를 수행할 수 있다는 점에서, 방법 또는 프로세스가 도 4a 및 4b에 예시된 시스템으로 제한되는 것은 아니라는 것이 더 인식된다. 단계에서, 반도체 디바이스들은 반도체 팹 특성화 서브시스템으로 제작된다. 일부 실시예들에서, 반도체 웨이퍼들은 복수의 반도체 제조 프로세스들을 통해 제작된다. 예를 들어, 반도체 팹 특성화 서브시스템 은, 다수의 반도체 제작 프로세스들에 의해 수행되는 다수(예를 들어, 수십, 수백, 수천)의 단계들 후에 제작된 1, 2, ... N개의 층들을 포함하는 반도체 디바이스들을 제조하도록 구성된 하나 이상의 프로세스 도구 를 포함할 수 있지만, 이에 제한되지 않는다. 단계에서, 반도체 팹 특성화 서브시스템으로 반도체 다이들에 대한 특성화 측정들이 획득된다. 일부 실시 예들에서, 특성화 측정들은 반도체 팹 특성화 서브시스템에 의해 획득된다. 예를 들어, 특성화 측정들은, 복수의 프로세스 도구들에 의해 수행되는 복수의 반도체 제작 프로세스들을 통한 하나 이상의 반도체 웨이 퍼의 제작(의, 예를 들어, 단계들 전에, 단계들 사이에, 및/또는 단계들 후에) 동안, 복수의 특성화 도구 들(예를 들어, 검사 도구들 및/또는 계측 도구들)에 의해 수행될 수 있다. 단계에서, 특성화 측정들은 스크리닝 서브시스템으로 전송된다. 일부 실시예들에서, 특성화 측정들은 특성 화 데이터 또는 반도체 다이 데이터로서 스크리닝 서브시스템으로 전송된다. 스크리닝 서브시스 템은 특성화 측정들에 기초하여 가중된 집계 점수들을 생성할 수 있다. 일부 실시예들에서, 결함 유 도 처리 컨트롤러는 가중된 집계 점수들에 기초하여 하나 이상의 결함 유도 처리를 생성한다. 본 명세서에서, 하나 이상의 반도체 웨이퍼는, 스크리닝 서브시스템에 대한 특성화 측정들의 전송으 로서, 순차적으로, 함께, 또는 동시에 전기적 테스트 서브시스템 및/또는 최종 테스트 서브시스템으 로 전달될 수 있으며, 여기서 전기적 테스트 서브시스템은 다이 레벨 전기적 분류 데이터를 생성하도 록 구성될 수 있고, 최종 테스트 서브시스템은 다이 레벨 최종 테스트 데이터를 각각 생성하도록 구 성될 수 있음을 유의한다. 단계에서, 스크리닝 서브시스템으로부터의 가중된 집계 점수들에 기초하여 만들어진 반도체 다이들 중 적 어도 일부에 대해 수행된 결함 유도 테스트들의 출력들에 기초하여 결정된 조정들을 위한 제어 신호들이 생성된 다. 일부 실시예들에서, 하나 이상의 제어 신호는 하나 이상의 반도체 웨이퍼의 제작, 특성화, 또는 테스 트 중 적어도 하나에 관한 것이다. 예를 들어, 하나 이상의 제어 신호는, 반도체 팹 특성화 서브시스템 및 /또는 하나 이상의 제작 프로세스 또는 방법 또는 반도체 팹 특성화 서브시스템에 의해 이용된 하나 이상 의 특성화 프로세스 또는 방법을, 완전성 또는 제작 프로세스들에 따라, 피드 포워드 루프(예를 들어, 현재 반 도체 디바이스들을 보정하기 위해) 또는 피드백 루프(예를 들어, 미래의 반도체 디바이스들을 조정하기 위해) 중 하나를 통해 조정할 수 있다. 예를 들어, 불완전한 제작 프로세스는 피드 포워드 루프 또는 피드백 루프 중 하나를 통해 보정 가능할 수 있지만, 결함 유도 처리 컨트롤러는 불완전한 제작 프로세스들에 대한 번인 및/또는 SLT의 사용에 관한 하나 이상의 결함 유도 처리를 생성할 때 다이 레벨 전기적 분류 데이터 및/또는 다이 레벨 최종 테스트 데이터를 고려할 수도 또는 고려하지 않을 수도 있다. 또 다른 예시로서, 완전한 제작 프로세스는 피드백 루프를 통해 보정 가능할 수 있고, 결함 유도 처리 컨트롤러는 완전한 제 작 프로세스들을 위한 번인 및/또는 SLT의 사용에 관한 하나 이상의 결함 유도 처리를 생성할 때 다이 레 벨 전기적 분류 데이터 및/또는 다이 레벨 최종 테스트 데이터를 고려할 수 있다. 본 개시의 실시예들은 컨트롤러에 의해 수행되는 방법 또는 프로세스의 단계들을 예시하지만, 본 명 세서에서, 방법 또는 프로세스의 단계들 중 일부 또는 전부는 컨트롤러에 통신적으로 결합된 서버 또 는 컨트롤러에 의해 수행될 수 있음을 유의한다. 예를 들어, 서버 또는 컨트롤러는 본 개시 전반에 걸쳐 설명된 바와 같이 프로세서들 및 메모리, 및 다른 통신적으로 결합된 컴포넌트들을 포함할 수 있다. 본 명세서에서, 방법들 또는 프로세스들(300 및 500)은 제공된 단계들 및/또는 서브 단계들로 제한되지 않음을 유의한다. 방법들 또는 프로세스들(300 및 500)은 더 많거나 더 적은 단계들 및/또는 서브 단계들을 포함할 수 있다. 방법들 또는 프로세스들(300 및 500)은 단계들 및/또는 서브 단계들을 동시에 수행할 수 있다. 방법들 또 는 프로세스들(300 및 500)은 제공된 순서 또는 제공되지 않은 순서를 포함하여 단계들 및/또는 서브 단계들을순차적으로 수행할 수 있다. 따라서, 위의 설명은 본 개시의 범위에 대한 제한으로 해석되어서는 안 되며 단지 예시일 뿐이다. 이와 관련하여, 본 개시의 시스템들 및 방법들은 가장 결함이 많은 반도체 다이가 추가 품질 검증을 겪는 것을 보장함으로써 이탈들을 낮춘다. 본 개시의 시스템들 및 방법들은 또한, 선택 임계치를 초과하는 반도체 다이에 대해 번인 및/또는 SLT를 수행하지 않음으로써(예를 들어, 건너뜀으로써) 테스트 비용을 낮춘다. 본 개시의 시 스템들 및 방법들은 또한, 불필요한 번인 및/또는 SLT를 제거하는, 반도체 다이를 선택 임계치 아래로 컬링하는 것에 의해, 테스트 비용을 낮춘다. 본 개시의 시스템들 및 방법들은 또한, 번인 및/또는 SLT의 지속기간 및 파 라미터들을 구체화하여, 존재하는 결함들에 대한 그것의 유효성을 개선한다. 본 개시의 시스템들 및 방법들은 또한, 업스트림 팹들로부터 수신된 데이터에 기초하여 테스트 비용 절감 및 품질 개선이라는 상충되는 비즈니스 우선순위들을 관리한다. 본 개시의 시스템들 및 방법들은 또한, PPB 및 총 비용 절감 목표들을 향한 지속적인 개선을 보여주는 데 도움을 주기 위해, 구별하는 능력으로서 백 엔드 테스트와 프론트 엔드 팹들을 연결한다. 본 개시의 시스템들 및 방법들에 대한 사용 사례의 비제한적인 일 예시에서, 미션 및 안전에 중요한 부분들을 제공하는 반도체 제조자의 품질 팀은 만족스럽지 않은 레벨의 낮은 신뢰성 디바이스들이 재고로 이탈하는 것을 관찰한다. 디바이스 엔지니어와 테스트 엔지니어는 테스트를 위해 디자인을 최대화해왔고, ATE 구조 테스트 커 버리지는 트랜지스터들의 99%에 근접한다. 그러나, 복잡한 디자인들과 폭발적으로 증가하는 트랜지스터 수는, 수백만 개의 트랜지스터들을 여전히 테스트되지 않은 상태로 남기고, 이는 커버리지 갭들을 초래한다. 테스트할 수 없는 LRD 및 결함 모델 결핍들과 결합된, 이러한 커버리지 갭들은, 낮은 신뢰성 다이의 이탈들이 허용할 수 없는 비율들로 계속된다는 것을 의미한다(예를 들어, 특히, 더 낮은 수율이 이러한 효과들 증폭시킬 때 램프의 초기에). 이를 보완하기 위해, 추가적인 번인 및/또는 SLT가, 잠재적으로 낮은 신뢰성 부분들이 공급망에 들어 가는 것을 추가로 스크리닝 하는 데 이용될 수 있다. 마진들을 약화시키고 생산을 느리게 함으로써 상당한 테스트 비용을 추가하는 샘플 100%를 선택하는 것과 함께, 이러한 느리고 비용이 많이 드는 단계들의 추가를 최적화하는 것은 어려울 수 있으며, 동시에 그렇지 않으면 양 호한 다이의 원하지 않은 수율 손실을 또한 잠재적으로 생성할 수 있다. 아울러, 서브 샘플링은, 내재하는 갭들 을 갖는 업스트림 전기적 테스트로부터의 데이터에 대부분 기초하기 때문에 문제가 될 수 있다. 또한, 이력 팹 제조 데이터는, 심도 있게 서브 샘플링된 프로세스 제어 검사들로부터 거의 이용 가능하지 않고, 본 개시 전반 에 걸쳐 설명된 바와 같이, 집단 또는 결함 크기, 결함 층, 결함 위치, 결함 유형, 또는 다른 결함 속성에 대한, 반도체 다이의 결함성의 전체론적인 평가가 부족하다. 제조 팹에서 스크리닝의 등장으로, 관련 데이터는, 별개지만 상호 연관성이 있는 소스로부터 번인 및/또는 SLT 로 보낼 반도체 다이의 처리로 불려올 수 있다(예를 들어, 이는 개별적으로, 순차적으로, 동시에, 또는 함께 발생할 수 있음). 본 개시의 이점들은 반도체 결함 유도 번인 및 SLT를 위한 시스템들 및 방법들에 관한 것이다. 본 개시의 이점 들은 또한, 어느 반도체 다이가 번인 및/또는 SLT로 지시될지를 결정하는 보다 효과적인 방법을 제공하는 것에 관한 것이다. 본 개시의 이점들은, 번인 및/또는 SLT의 최적화에, 가중된 집계 스크리닝 데이터(예를 들어, I- PAT 또는 다른 스크리닝 방법들로부터의 가중된 집계 인라인 결함 및/또는 계측 이상치 데이터)를 사용하는 것 에 관한 것이다. 본 개시의 이점들은 개별 \"위험한\" 다이가 번인, SLT, 또는 둘 다를 겪어야 하는지를 평가하는 것에 관한 것이다. 본 개시의 이점들은 I-PAT 데이터를 전기적 테스트 데이터 및 통계적 샘플링 모델들과 병합 하여, 어느 \"저위험\" 다이가 번인 및/또는 SLT를 수행하지 않는 것(예를 들어, 건너뛰는 것)이 적절한지, 그리 고 어느 \"고위험\" 다이가 번인 및/또는 SLT 전에 컬링되어야 하는지를 결정하는 것에 관한 것이다. 본 개시의 이점들은 제조 팹의 스크리닝 검사들로부터의 인라인 결함 데이터를 사용하여 시스템 레벨 테스트 프로그램 파 라미터들 및/또는 번인의 지속기간 및 콘텐츠를 수정하는 것에 관한 것이다. 본 명세서에서 설명된 주제는 때때로 다른 컴포넌트들 내에 포함되거나 다른 컴포넌트들에 연결된 상이한 컴포 넌트들을 예시한다. 이러한 묘사된 아키텍처들은 단지 예시적인 것일 뿐이며, 실제로는 동일한 기능을 달성하는 다른 많은 아키텍처들이 구현될 수 있다는 사실이 이해되어야 한다. 개념적인 의미로, 동일한 기능을 달성하기 위한 컴포넌트들의 임의의 배열은 원하는 기능이 달성되도록 효과적으로 \"연관\"된다. 따라서, 본 명세서에서 특 정 기능을 달성하기 위해 결합되는 임의의 2개의 컴포넌트들은, 아키텍처들 또는 중간 컴포넌트들과 관계없이, 원하는 기능이 달성되도록 서로 \"연관된\" 것으로 볼 수 있다. 마찬가지로, 그렇게 연관된 임의의 2개의 컴포넌 트들은 원하는 기능을 달성하기 위해 서로 \"연결\" 또는 \"결합\"된 것으로도 볼 수 있으며, 그렇게 연관될 수 있 는 임의의 2개의 컴포넌트들은 원하는 기능을 달성하기 위해 서로 \"결합 가능\"한 것으로도 볼 수 있다. 결합 가능한 것의 구체적인 예시들은, 이에 제한되는 것은 아니나, 물리적으로 상호작용 가능한 및/또는 물리적으로 상 호 작용하는 컴포넌트들 및/또는 무선으로 상호 작용 가능한 및/또는 무선으로 상호 작용하는 컴포넌트들 및/또 는 논리적으로 상호 작용 가능한 및/또는 논리적으로 상호 작용하는 컴포넌트들을 포함한다. 본 개시 및 그에 수반되는 많은 이점들은 전술한 설명에 의해 이해될 것으로 믿어지며, 개시된 주제로부터 벗어 나지 않고 또는 그의 모든 재료적 이점들을 희생하지 않고, 컴포넌트들의 형태, 구성 및 배열에 다양한 변경들 이 이루어질 수 있음이 명백할 것이다. 설명된 형태는 단지 설명하기 위한 것이며, 그러한 변경들을 포괄하고 포함하는 것이다음의 청구항들의 의도이다. 또한, 본 발명은 첨부된 청구항들에 의해 정의된다는 것이 이해되 어야 한다."}
{"patent_id": "10-2023-7033050", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 수많은 이점들은 첨부된 도면들을 참조함으로써 통상의 기술자에 의해 더 잘 이해될 수 있을 것이다: 도 1은, 본 개시의 하나 이상의 실시예에 따른, 반도체 결함 유도 번인 및 시스템 레벨 테스트(SLT)들을 위한 시스템의 블록도이고; 도 2는, 본 개시의 하나 이상의 실시예에 따른, 반도체 결함 유도 번인 및 시스템 레벨 테스트(SLT)들을 위한 시스템의 개념적 예시이고; 도 3은, 본 개시의 하나 이상의 실시예에 따른, 반도체 결함 유도 번인 및 시스템 레벨 테스트(SLT)들을 위한 방법에서 수행되는 단계들을 예시하는 흐름도이고; 도 4a는, 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스들의 제작, 특성화, 및/또는 테스트를 위한 시 스템의 블록도이고; 도 4b는, 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스들의 제작, 특성화 및/또는 테스트를 위한 시 스템의 블록도이고; 도 5는, 본 개시의 하나 이상의 실시예에 따른, 반도체 디바이스들의 제작, 특성화 및/또는 테스트하기 위한 방 법에서 수행되는 단계들을 예시하는 흐름도이다."}
