<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/tdc_rom_15.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/tdc_rom_15.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/spi_slave_12.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/spi_slave_12.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/serial_tx_14.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/serial_tx_14.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/serial_tx2_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/serial_tx2_16.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/serial_rx_13.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/serial_rx_13.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mems_rom_18.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mems_rom_18.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/FIFO_17.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/FIFO_17.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cclk_detector_11.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/cclk_detector_11.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/tdc_spi_master_6.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/tdc_spi_master_6.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/tdc_control_3.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/tdc_control_3.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/my_clk_9.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/my_clk_9.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/my_clk_10.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/my_clk_10.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mems_spi_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mems_spi_8.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mems_control_7.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mems_control_7.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/main_control_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/main_control_2.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fifo_manager_5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/fifo_manager_5.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/fake_tdc_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/fake_tdc_4.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/avr_interface_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/avr_interface_1.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mojo_top_0.v"/>
        <Attr Name="ImportTime" Val="1516101715"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coreGen/fifo_coregen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../coreGen/fifo_coregen.v"/>
        <Attr Name="ImportTime" Val="1514263825"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coreGen/fifo_coregen.ngc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../coreGen/fifo_coregen.ngc"/>
        <Attr Name="ImportTime" Val="1514263824"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mojo_top_0"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
