# 时序逻辑电路设计方法

## 时序逻辑电路

### 1. 触发器

#### (1) D触发器

```verilog
module DFF(q, clk, data_in);
    output q;
    input clk, data_in;
    reg q;
    always @(posedge clk)
        q <= data_in;
endmodule
```



#### (2) 带复位端的D触发器

##### a. 同步清零

```verilog
module DFF_rst(q, clk, reset, data_in);
    output q;
    input clk, reset, data_in;
    reg q;
    always @(posedge clk)
        if (!reset) q <= 0;
        else q <= data_in;
endmodule
```

##### b. 异步清零

```verilog
module DFF_rst(q, clk, reset, data_in);
    output q;
    input clk, reset, data_in;
    reg q;
    always@(posedge clk or reset)
        if (!reset) q <= 0;
        else q <= data_in;
endmodule
```



#### (3) T触发器

```verilog
module TFF_rst(q, T, clk, reset);
    output q;
    input T, clk, reset;
    reg q;
    always@(posedge clk)
        if (!reset) q <= 1'b0;
    	else if(T) q <= ~q;
endmodule
```



### 2. 计数器

#### (1) 二进制计数器（二分频电路）

```verilog
module count_2(Q, clk, reset);
    output Q;
    input clk, reset;
    reg Q;
    always@(posedge clk or reset)
        if(!reset) 
            Q <= 1'b0;
    	else
            Q <= ~Q;
endmodule
```



#### (2) 任意模值计数器

```verilog
//反馈清零法(十一进制计数器)
module count_11(count, clk, reset);
    output [3:0] count;
    input clk, reset;
    reg [3:0] count;
    always@(posedge clk or reset)
        if(!reset)
            count <= 4'b0000;
    	else
        	if(count == 4'b1010)
        		count <= 4'b0000;
            else
        		count <= count + 1;
endmodule
```



### 3. 移位寄存器

```verilog
//环形移位寄存器
module shiftregist(D, clk, reset);
    parameter shiftregist_width = 4;
    output [shiftregist_width - 1:0] D;
    input clkl, reset;
    reg [shiftregist_width - 1:0] D;
    always@(posedge clk)
        begin
            if(!reset)
                D <= 4'b0000;
            else
                D <= {D[shiftregist_width - 2:0], D[shiftregist_width - 1]};
        end
endmodule
```



### 4. 序列信号发生器

+ 按照序列循环长度 M 与触发器数目 n 的关系， 分为三种

  1. 最大循环长度，$M=2^n$

  2. 最长线性序列码，$M=2^n-1$

  3. 任意循环长度序列码，$M<2^n$

#### (1) 由移位寄存器构成

+ 采用循环移位寄存器

+ 电路工作前将序列码置入移位寄存器

  ```verilog
  //eg. 设计一个产生10011序列的信号发生器
  module signal_maker(out, clk, load, D);
      parameter M = 6;
      output out;
      input clk, load;
      input [M - 1:0] D;
      reg [M - 1:0] Q;
      initial
          Q = 6'b10011;
      always@(posedge clk)
          begin
              if(load)
                  Q <= D;
              else
                  Q <= {Q[M - 2:0], Q[M - 1]};
          end
      assign out = Q[M - 1];
  endmodule
  ```

**该方法用面积换速度（需要更多的移位寄存器，但移位寄存器的速度更快）**



#### (2) 由移位寄存器和组合逻辑电路构成

1. 根据给定序列信号的循环周期 M，确定移位寄存器位数 n​，$2^{n-1}<M\le 2^n$

2. 确定移位寄存器的 M 个独立状态。将给定的序列码按照移位规律每 n 位一组，划分为 M 个状态

3. 根据M个不同的状态列出移位寄存器的态序表和反馈函数表，求出反馈函数表达式

4. 检查自启动功能

5. 反馈型序列信号发生器中的时序状态由移位寄存器产生，输出取寄存器的最高位

```verilog
module signal_maker(out, clk, load, D);
    parameter M = 4;
    output out;
    input clk, load;
    input [M-1:0] D;
    reg [M-1:0] Q;
    wire w1;

    always @(posedge clk)
        if (load) Q <= D;
        else Q <= {Q[M-2:0], w1};
    
    assign w1 = (~Q[3]) | ((~Q[1])&(~Q[0])) | (Q[3]&(~Q[2]));
    assign out = Q[M-1];
endmodule
```

   **该方法节省了移位寄存器的数量，但用组合网络构建反馈输入信号端，而一旦组合网络出现故障，难以自愈合**



#### (3) 由计数器构成

1. 根据序列码的长度M设计M进制计数器，状态可以自定
2. 按计数器的状态转移关系和序列码要求设计组合输出网络
3. 计数型序列信号发生器中，采用计数器代替移位寄存器产生时序状态，输出由组合电路产生

```verilog
module signal_maker(OUT, clk, reset);
    parameter M = 3;
    output OUT;
    input clk, reset;
    reg [M-1:0] counter;
    
    always @(posedge clk)
        if(!reset) counter <= 3'b0000;
    	else counter <= counter + 1;
    assign OUT = 
        counter[2] | ((~counter[1])&(~counter[0])) | ((counter[1]&counter[0]));
endmodule
```

**组合电路对计数器不会产生反馈，因而组合电路的错误不会传播，不容易出现电路故障**



### 5. 伪随机码发生器

```verilog
module signal15(out, clk, load_n, D_load);
    output out;
    input load_n, clk;
    input [3:0] D_load;
    reg [3:0] Q;
    wire F;
    
    always @(posedge clk)
        if(~load_n)	Q = D_load;
    	else Q <= {Q[2:0], F};
    
    assign F = (Q[1]^Q[0]) | (~Q[3]&~Q[2]&~Q[1]&~Q[0]);
    assign out = Q[3];
```

