// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module LsqEnqCtrl(
  input         clock,
  input         reset,
  input         io_redirect_valid,
  output        io_enq_canAccept,
  input  [1:0]  io_enq_needAlloc_0,
  input  [1:0]  io_enq_needAlloc_1,
  input  [1:0]  io_enq_needAlloc_2,
  input  [1:0]  io_enq_needAlloc_3,
  input  [1:0]  io_enq_needAlloc_4,
  input  [1:0]  io_enq_needAlloc_5,
  input         io_enq_req_0_valid,
  input  [31:0] io_enq_req_0_bits_instr,
  input         io_enq_req_0_bits_exceptionVec_0,
  input         io_enq_req_0_bits_exceptionVec_1,
  input         io_enq_req_0_bits_exceptionVec_2,
  input         io_enq_req_0_bits_exceptionVec_3,
  input         io_enq_req_0_bits_exceptionVec_4,
  input         io_enq_req_0_bits_exceptionVec_5,
  input         io_enq_req_0_bits_exceptionVec_6,
  input         io_enq_req_0_bits_exceptionVec_7,
  input         io_enq_req_0_bits_exceptionVec_8,
  input         io_enq_req_0_bits_exceptionVec_9,
  input         io_enq_req_0_bits_exceptionVec_10,
  input         io_enq_req_0_bits_exceptionVec_11,
  input         io_enq_req_0_bits_exceptionVec_12,
  input         io_enq_req_0_bits_exceptionVec_13,
  input         io_enq_req_0_bits_exceptionVec_14,
  input         io_enq_req_0_bits_exceptionVec_15,
  input         io_enq_req_0_bits_exceptionVec_16,
  input         io_enq_req_0_bits_exceptionVec_17,
  input         io_enq_req_0_bits_exceptionVec_18,
  input         io_enq_req_0_bits_exceptionVec_19,
  input         io_enq_req_0_bits_exceptionVec_20,
  input         io_enq_req_0_bits_exceptionVec_21,
  input         io_enq_req_0_bits_exceptionVec_22,
  input         io_enq_req_0_bits_exceptionVec_23,
  input         io_enq_req_0_bits_trigger_backendHit_0,
  input         io_enq_req_0_bits_trigger_backendHit_1,
  input         io_enq_req_0_bits_trigger_backendHit_2,
  input         io_enq_req_0_bits_trigger_backendHit_3,
  input         io_enq_req_0_bits_trigger_backendCanFire_0,
  input         io_enq_req_0_bits_trigger_backendCanFire_1,
  input         io_enq_req_0_bits_trigger_backendCanFire_2,
  input         io_enq_req_0_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_0_bits_fuOpType,
  input  [6:0]  io_enq_req_0_bits_uopIdx,
  input         io_enq_req_0_bits_lastUop,
  input         io_enq_req_0_bits_robIdx_flag,
  input  [7:0]  io_enq_req_0_bits_robIdx_value,
  input  [4:0]  io_enq_req_0_bits_numLsElem,
  input         io_enq_req_1_valid,
  input  [31:0] io_enq_req_1_bits_instr,
  input         io_enq_req_1_bits_exceptionVec_0,
  input         io_enq_req_1_bits_exceptionVec_1,
  input         io_enq_req_1_bits_exceptionVec_2,
  input         io_enq_req_1_bits_exceptionVec_3,
  input         io_enq_req_1_bits_exceptionVec_4,
  input         io_enq_req_1_bits_exceptionVec_5,
  input         io_enq_req_1_bits_exceptionVec_6,
  input         io_enq_req_1_bits_exceptionVec_7,
  input         io_enq_req_1_bits_exceptionVec_8,
  input         io_enq_req_1_bits_exceptionVec_9,
  input         io_enq_req_1_bits_exceptionVec_10,
  input         io_enq_req_1_bits_exceptionVec_11,
  input         io_enq_req_1_bits_exceptionVec_12,
  input         io_enq_req_1_bits_exceptionVec_13,
  input         io_enq_req_1_bits_exceptionVec_14,
  input         io_enq_req_1_bits_exceptionVec_15,
  input         io_enq_req_1_bits_exceptionVec_16,
  input         io_enq_req_1_bits_exceptionVec_17,
  input         io_enq_req_1_bits_exceptionVec_18,
  input         io_enq_req_1_bits_exceptionVec_19,
  input         io_enq_req_1_bits_exceptionVec_20,
  input         io_enq_req_1_bits_exceptionVec_21,
  input         io_enq_req_1_bits_exceptionVec_22,
  input         io_enq_req_1_bits_exceptionVec_23,
  input         io_enq_req_1_bits_trigger_backendHit_0,
  input         io_enq_req_1_bits_trigger_backendHit_1,
  input         io_enq_req_1_bits_trigger_backendHit_2,
  input         io_enq_req_1_bits_trigger_backendHit_3,
  input         io_enq_req_1_bits_trigger_backendCanFire_0,
  input         io_enq_req_1_bits_trigger_backendCanFire_1,
  input         io_enq_req_1_bits_trigger_backendCanFire_2,
  input         io_enq_req_1_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_1_bits_fuOpType,
  input  [6:0]  io_enq_req_1_bits_uopIdx,
  input         io_enq_req_1_bits_lastUop,
  input         io_enq_req_1_bits_robIdx_flag,
  input  [7:0]  io_enq_req_1_bits_robIdx_value,
  input  [4:0]  io_enq_req_1_bits_numLsElem,
  input         io_enq_req_2_valid,
  input  [31:0] io_enq_req_2_bits_instr,
  input         io_enq_req_2_bits_exceptionVec_0,
  input         io_enq_req_2_bits_exceptionVec_1,
  input         io_enq_req_2_bits_exceptionVec_2,
  input         io_enq_req_2_bits_exceptionVec_3,
  input         io_enq_req_2_bits_exceptionVec_4,
  input         io_enq_req_2_bits_exceptionVec_5,
  input         io_enq_req_2_bits_exceptionVec_6,
  input         io_enq_req_2_bits_exceptionVec_7,
  input         io_enq_req_2_bits_exceptionVec_8,
  input         io_enq_req_2_bits_exceptionVec_9,
  input         io_enq_req_2_bits_exceptionVec_10,
  input         io_enq_req_2_bits_exceptionVec_11,
  input         io_enq_req_2_bits_exceptionVec_12,
  input         io_enq_req_2_bits_exceptionVec_13,
  input         io_enq_req_2_bits_exceptionVec_14,
  input         io_enq_req_2_bits_exceptionVec_15,
  input         io_enq_req_2_bits_exceptionVec_16,
  input         io_enq_req_2_bits_exceptionVec_17,
  input         io_enq_req_2_bits_exceptionVec_18,
  input         io_enq_req_2_bits_exceptionVec_19,
  input         io_enq_req_2_bits_exceptionVec_20,
  input         io_enq_req_2_bits_exceptionVec_21,
  input         io_enq_req_2_bits_exceptionVec_22,
  input         io_enq_req_2_bits_exceptionVec_23,
  input         io_enq_req_2_bits_trigger_backendHit_0,
  input         io_enq_req_2_bits_trigger_backendHit_1,
  input         io_enq_req_2_bits_trigger_backendHit_2,
  input         io_enq_req_2_bits_trigger_backendHit_3,
  input         io_enq_req_2_bits_trigger_backendCanFire_0,
  input         io_enq_req_2_bits_trigger_backendCanFire_1,
  input         io_enq_req_2_bits_trigger_backendCanFire_2,
  input         io_enq_req_2_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_2_bits_fuOpType,
  input  [6:0]  io_enq_req_2_bits_uopIdx,
  input         io_enq_req_2_bits_lastUop,
  input         io_enq_req_2_bits_robIdx_flag,
  input  [7:0]  io_enq_req_2_bits_robIdx_value,
  input  [4:0]  io_enq_req_2_bits_numLsElem,
  input         io_enq_req_3_valid,
  input  [31:0] io_enq_req_3_bits_instr,
  input         io_enq_req_3_bits_exceptionVec_0,
  input         io_enq_req_3_bits_exceptionVec_1,
  input         io_enq_req_3_bits_exceptionVec_2,
  input         io_enq_req_3_bits_exceptionVec_3,
  input         io_enq_req_3_bits_exceptionVec_4,
  input         io_enq_req_3_bits_exceptionVec_5,
  input         io_enq_req_3_bits_exceptionVec_6,
  input         io_enq_req_3_bits_exceptionVec_7,
  input         io_enq_req_3_bits_exceptionVec_8,
  input         io_enq_req_3_bits_exceptionVec_9,
  input         io_enq_req_3_bits_exceptionVec_10,
  input         io_enq_req_3_bits_exceptionVec_11,
  input         io_enq_req_3_bits_exceptionVec_12,
  input         io_enq_req_3_bits_exceptionVec_13,
  input         io_enq_req_3_bits_exceptionVec_14,
  input         io_enq_req_3_bits_exceptionVec_15,
  input         io_enq_req_3_bits_exceptionVec_16,
  input         io_enq_req_3_bits_exceptionVec_17,
  input         io_enq_req_3_bits_exceptionVec_18,
  input         io_enq_req_3_bits_exceptionVec_19,
  input         io_enq_req_3_bits_exceptionVec_20,
  input         io_enq_req_3_bits_exceptionVec_21,
  input         io_enq_req_3_bits_exceptionVec_22,
  input         io_enq_req_3_bits_exceptionVec_23,
  input         io_enq_req_3_bits_trigger_backendHit_0,
  input         io_enq_req_3_bits_trigger_backendHit_1,
  input         io_enq_req_3_bits_trigger_backendHit_2,
  input         io_enq_req_3_bits_trigger_backendHit_3,
  input         io_enq_req_3_bits_trigger_backendCanFire_0,
  input         io_enq_req_3_bits_trigger_backendCanFire_1,
  input         io_enq_req_3_bits_trigger_backendCanFire_2,
  input         io_enq_req_3_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_3_bits_fuOpType,
  input  [6:0]  io_enq_req_3_bits_uopIdx,
  input         io_enq_req_3_bits_lastUop,
  input         io_enq_req_3_bits_robIdx_flag,
  input  [7:0]  io_enq_req_3_bits_robIdx_value,
  input  [4:0]  io_enq_req_3_bits_numLsElem,
  input         io_enq_req_4_valid,
  input  [31:0] io_enq_req_4_bits_instr,
  input         io_enq_req_4_bits_exceptionVec_0,
  input         io_enq_req_4_bits_exceptionVec_1,
  input         io_enq_req_4_bits_exceptionVec_2,
  input         io_enq_req_4_bits_exceptionVec_3,
  input         io_enq_req_4_bits_exceptionVec_4,
  input         io_enq_req_4_bits_exceptionVec_5,
  input         io_enq_req_4_bits_exceptionVec_6,
  input         io_enq_req_4_bits_exceptionVec_7,
  input         io_enq_req_4_bits_exceptionVec_8,
  input         io_enq_req_4_bits_exceptionVec_9,
  input         io_enq_req_4_bits_exceptionVec_10,
  input         io_enq_req_4_bits_exceptionVec_11,
  input         io_enq_req_4_bits_exceptionVec_12,
  input         io_enq_req_4_bits_exceptionVec_13,
  input         io_enq_req_4_bits_exceptionVec_14,
  input         io_enq_req_4_bits_exceptionVec_15,
  input         io_enq_req_4_bits_exceptionVec_16,
  input         io_enq_req_4_bits_exceptionVec_17,
  input         io_enq_req_4_bits_exceptionVec_18,
  input         io_enq_req_4_bits_exceptionVec_19,
  input         io_enq_req_4_bits_exceptionVec_20,
  input         io_enq_req_4_bits_exceptionVec_21,
  input         io_enq_req_4_bits_exceptionVec_22,
  input         io_enq_req_4_bits_exceptionVec_23,
  input         io_enq_req_4_bits_trigger_backendHit_0,
  input         io_enq_req_4_bits_trigger_backendHit_1,
  input         io_enq_req_4_bits_trigger_backendHit_2,
  input         io_enq_req_4_bits_trigger_backendHit_3,
  input         io_enq_req_4_bits_trigger_backendCanFire_0,
  input         io_enq_req_4_bits_trigger_backendCanFire_1,
  input         io_enq_req_4_bits_trigger_backendCanFire_2,
  input         io_enq_req_4_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_4_bits_fuOpType,
  input  [6:0]  io_enq_req_4_bits_uopIdx,
  input         io_enq_req_4_bits_lastUop,
  input         io_enq_req_4_bits_robIdx_flag,
  input  [7:0]  io_enq_req_4_bits_robIdx_value,
  input  [4:0]  io_enq_req_4_bits_numLsElem,
  input         io_enq_req_5_valid,
  input  [31:0] io_enq_req_5_bits_instr,
  input         io_enq_req_5_bits_exceptionVec_0,
  input         io_enq_req_5_bits_exceptionVec_1,
  input         io_enq_req_5_bits_exceptionVec_2,
  input         io_enq_req_5_bits_exceptionVec_3,
  input         io_enq_req_5_bits_exceptionVec_4,
  input         io_enq_req_5_bits_exceptionVec_5,
  input         io_enq_req_5_bits_exceptionVec_6,
  input         io_enq_req_5_bits_exceptionVec_7,
  input         io_enq_req_5_bits_exceptionVec_8,
  input         io_enq_req_5_bits_exceptionVec_9,
  input         io_enq_req_5_bits_exceptionVec_10,
  input         io_enq_req_5_bits_exceptionVec_11,
  input         io_enq_req_5_bits_exceptionVec_12,
  input         io_enq_req_5_bits_exceptionVec_13,
  input         io_enq_req_5_bits_exceptionVec_14,
  input         io_enq_req_5_bits_exceptionVec_15,
  input         io_enq_req_5_bits_exceptionVec_16,
  input         io_enq_req_5_bits_exceptionVec_17,
  input         io_enq_req_5_bits_exceptionVec_18,
  input         io_enq_req_5_bits_exceptionVec_19,
  input         io_enq_req_5_bits_exceptionVec_20,
  input         io_enq_req_5_bits_exceptionVec_21,
  input         io_enq_req_5_bits_exceptionVec_22,
  input         io_enq_req_5_bits_exceptionVec_23,
  input         io_enq_req_5_bits_trigger_backendHit_0,
  input         io_enq_req_5_bits_trigger_backendHit_1,
  input         io_enq_req_5_bits_trigger_backendHit_2,
  input         io_enq_req_5_bits_trigger_backendHit_3,
  input         io_enq_req_5_bits_trigger_backendCanFire_0,
  input         io_enq_req_5_bits_trigger_backendCanFire_1,
  input         io_enq_req_5_bits_trigger_backendCanFire_2,
  input         io_enq_req_5_bits_trigger_backendCanFire_3,
  input  [8:0]  io_enq_req_5_bits_fuOpType,
  input  [6:0]  io_enq_req_5_bits_uopIdx,
  input         io_enq_req_5_bits_lastUop,
  input         io_enq_req_5_bits_robIdx_flag,
  input  [7:0]  io_enq_req_5_bits_robIdx_value,
  input  [4:0]  io_enq_req_5_bits_numLsElem,
  output        io_enq_resp_0_lqIdx_flag,
  output [6:0]  io_enq_resp_0_lqIdx_value,
  output        io_enq_resp_0_sqIdx_flag,
  output [5:0]  io_enq_resp_0_sqIdx_value,
  output        io_enq_resp_1_lqIdx_flag,
  output [6:0]  io_enq_resp_1_lqIdx_value,
  output        io_enq_resp_1_sqIdx_flag,
  output [5:0]  io_enq_resp_1_sqIdx_value,
  output        io_enq_resp_2_lqIdx_flag,
  output [6:0]  io_enq_resp_2_lqIdx_value,
  output        io_enq_resp_2_sqIdx_flag,
  output [5:0]  io_enq_resp_2_sqIdx_value,
  output        io_enq_resp_3_lqIdx_flag,
  output [6:0]  io_enq_resp_3_lqIdx_value,
  output        io_enq_resp_3_sqIdx_flag,
  output [5:0]  io_enq_resp_3_sqIdx_value,
  output        io_enq_resp_4_lqIdx_flag,
  output [6:0]  io_enq_resp_4_lqIdx_value,
  output        io_enq_resp_4_sqIdx_flag,
  output [5:0]  io_enq_resp_4_sqIdx_value,
  output        io_enq_resp_5_lqIdx_flag,
  output [6:0]  io_enq_resp_5_lqIdx_value,
  output        io_enq_resp_5_sqIdx_flag,
  output [5:0]  io_enq_resp_5_sqIdx_value,
  input  [3:0]  io_lcommit,
  input  [1:0]  io_scommit,
  input  [6:0]  io_lqCancelCnt,
  input  [6:0]  io_sqCancelCnt,
  output [6:0]  io_lqFreeCount,
  output [6:0]  io_sqFreeCount,
  output [1:0]  io_enqLsq_needAlloc_0,
  output [1:0]  io_enqLsq_needAlloc_1,
  output [1:0]  io_enqLsq_needAlloc_2,
  output [1:0]  io_enqLsq_needAlloc_3,
  output [1:0]  io_enqLsq_needAlloc_4,
  output [1:0]  io_enqLsq_needAlloc_5,
  output        io_enqLsq_req_0_valid,
  output [31:0] io_enqLsq_req_0_bits_instr,
  output        io_enqLsq_req_0_bits_exceptionVec_0,
  output        io_enqLsq_req_0_bits_exceptionVec_1,
  output        io_enqLsq_req_0_bits_exceptionVec_2,
  output        io_enqLsq_req_0_bits_exceptionVec_3,
  output        io_enqLsq_req_0_bits_exceptionVec_4,
  output        io_enqLsq_req_0_bits_exceptionVec_5,
  output        io_enqLsq_req_0_bits_exceptionVec_6,
  output        io_enqLsq_req_0_bits_exceptionVec_7,
  output        io_enqLsq_req_0_bits_exceptionVec_8,
  output        io_enqLsq_req_0_bits_exceptionVec_9,
  output        io_enqLsq_req_0_bits_exceptionVec_10,
  output        io_enqLsq_req_0_bits_exceptionVec_11,
  output        io_enqLsq_req_0_bits_exceptionVec_12,
  output        io_enqLsq_req_0_bits_exceptionVec_13,
  output        io_enqLsq_req_0_bits_exceptionVec_14,
  output        io_enqLsq_req_0_bits_exceptionVec_15,
  output        io_enqLsq_req_0_bits_exceptionVec_16,
  output        io_enqLsq_req_0_bits_exceptionVec_17,
  output        io_enqLsq_req_0_bits_exceptionVec_18,
  output        io_enqLsq_req_0_bits_exceptionVec_19,
  output        io_enqLsq_req_0_bits_exceptionVec_20,
  output        io_enqLsq_req_0_bits_exceptionVec_21,
  output        io_enqLsq_req_0_bits_exceptionVec_22,
  output        io_enqLsq_req_0_bits_exceptionVec_23,
  output        io_enqLsq_req_0_bits_trigger_backendHit_0,
  output        io_enqLsq_req_0_bits_trigger_backendHit_1,
  output        io_enqLsq_req_0_bits_trigger_backendHit_2,
  output        io_enqLsq_req_0_bits_trigger_backendHit_3,
  output        io_enqLsq_req_0_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_0_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_0_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_0_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_0_bits_fuOpType,
  output [6:0]  io_enqLsq_req_0_bits_uopIdx,
  output        io_enqLsq_req_0_bits_lastUop,
  output        io_enqLsq_req_0_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_0_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_0_bits_lqIdx_value,
  output        io_enqLsq_req_0_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_0_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_0_bits_numLsElem,
  output        io_enqLsq_req_1_valid,
  output [31:0] io_enqLsq_req_1_bits_instr,
  output        io_enqLsq_req_1_bits_exceptionVec_0,
  output        io_enqLsq_req_1_bits_exceptionVec_1,
  output        io_enqLsq_req_1_bits_exceptionVec_2,
  output        io_enqLsq_req_1_bits_exceptionVec_3,
  output        io_enqLsq_req_1_bits_exceptionVec_4,
  output        io_enqLsq_req_1_bits_exceptionVec_5,
  output        io_enqLsq_req_1_bits_exceptionVec_6,
  output        io_enqLsq_req_1_bits_exceptionVec_7,
  output        io_enqLsq_req_1_bits_exceptionVec_8,
  output        io_enqLsq_req_1_bits_exceptionVec_9,
  output        io_enqLsq_req_1_bits_exceptionVec_10,
  output        io_enqLsq_req_1_bits_exceptionVec_11,
  output        io_enqLsq_req_1_bits_exceptionVec_12,
  output        io_enqLsq_req_1_bits_exceptionVec_13,
  output        io_enqLsq_req_1_bits_exceptionVec_14,
  output        io_enqLsq_req_1_bits_exceptionVec_15,
  output        io_enqLsq_req_1_bits_exceptionVec_16,
  output        io_enqLsq_req_1_bits_exceptionVec_17,
  output        io_enqLsq_req_1_bits_exceptionVec_18,
  output        io_enqLsq_req_1_bits_exceptionVec_19,
  output        io_enqLsq_req_1_bits_exceptionVec_20,
  output        io_enqLsq_req_1_bits_exceptionVec_21,
  output        io_enqLsq_req_1_bits_exceptionVec_22,
  output        io_enqLsq_req_1_bits_exceptionVec_23,
  output        io_enqLsq_req_1_bits_trigger_backendHit_0,
  output        io_enqLsq_req_1_bits_trigger_backendHit_1,
  output        io_enqLsq_req_1_bits_trigger_backendHit_2,
  output        io_enqLsq_req_1_bits_trigger_backendHit_3,
  output        io_enqLsq_req_1_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_1_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_1_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_1_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_1_bits_fuOpType,
  output [6:0]  io_enqLsq_req_1_bits_uopIdx,
  output        io_enqLsq_req_1_bits_lastUop,
  output        io_enqLsq_req_1_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_1_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_1_bits_lqIdx_value,
  output        io_enqLsq_req_1_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_1_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_1_bits_numLsElem,
  output        io_enqLsq_req_2_valid,
  output [31:0] io_enqLsq_req_2_bits_instr,
  output        io_enqLsq_req_2_bits_exceptionVec_0,
  output        io_enqLsq_req_2_bits_exceptionVec_1,
  output        io_enqLsq_req_2_bits_exceptionVec_2,
  output        io_enqLsq_req_2_bits_exceptionVec_3,
  output        io_enqLsq_req_2_bits_exceptionVec_4,
  output        io_enqLsq_req_2_bits_exceptionVec_5,
  output        io_enqLsq_req_2_bits_exceptionVec_6,
  output        io_enqLsq_req_2_bits_exceptionVec_7,
  output        io_enqLsq_req_2_bits_exceptionVec_8,
  output        io_enqLsq_req_2_bits_exceptionVec_9,
  output        io_enqLsq_req_2_bits_exceptionVec_10,
  output        io_enqLsq_req_2_bits_exceptionVec_11,
  output        io_enqLsq_req_2_bits_exceptionVec_12,
  output        io_enqLsq_req_2_bits_exceptionVec_13,
  output        io_enqLsq_req_2_bits_exceptionVec_14,
  output        io_enqLsq_req_2_bits_exceptionVec_15,
  output        io_enqLsq_req_2_bits_exceptionVec_16,
  output        io_enqLsq_req_2_bits_exceptionVec_17,
  output        io_enqLsq_req_2_bits_exceptionVec_18,
  output        io_enqLsq_req_2_bits_exceptionVec_19,
  output        io_enqLsq_req_2_bits_exceptionVec_20,
  output        io_enqLsq_req_2_bits_exceptionVec_21,
  output        io_enqLsq_req_2_bits_exceptionVec_22,
  output        io_enqLsq_req_2_bits_exceptionVec_23,
  output        io_enqLsq_req_2_bits_trigger_backendHit_0,
  output        io_enqLsq_req_2_bits_trigger_backendHit_1,
  output        io_enqLsq_req_2_bits_trigger_backendHit_2,
  output        io_enqLsq_req_2_bits_trigger_backendHit_3,
  output        io_enqLsq_req_2_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_2_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_2_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_2_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_2_bits_fuOpType,
  output [6:0]  io_enqLsq_req_2_bits_uopIdx,
  output        io_enqLsq_req_2_bits_lastUop,
  output        io_enqLsq_req_2_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_2_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_2_bits_lqIdx_value,
  output        io_enqLsq_req_2_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_2_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_2_bits_numLsElem,
  output        io_enqLsq_req_3_valid,
  output [31:0] io_enqLsq_req_3_bits_instr,
  output        io_enqLsq_req_3_bits_exceptionVec_0,
  output        io_enqLsq_req_3_bits_exceptionVec_1,
  output        io_enqLsq_req_3_bits_exceptionVec_2,
  output        io_enqLsq_req_3_bits_exceptionVec_3,
  output        io_enqLsq_req_3_bits_exceptionVec_4,
  output        io_enqLsq_req_3_bits_exceptionVec_5,
  output        io_enqLsq_req_3_bits_exceptionVec_6,
  output        io_enqLsq_req_3_bits_exceptionVec_7,
  output        io_enqLsq_req_3_bits_exceptionVec_8,
  output        io_enqLsq_req_3_bits_exceptionVec_9,
  output        io_enqLsq_req_3_bits_exceptionVec_10,
  output        io_enqLsq_req_3_bits_exceptionVec_11,
  output        io_enqLsq_req_3_bits_exceptionVec_12,
  output        io_enqLsq_req_3_bits_exceptionVec_13,
  output        io_enqLsq_req_3_bits_exceptionVec_14,
  output        io_enqLsq_req_3_bits_exceptionVec_15,
  output        io_enqLsq_req_3_bits_exceptionVec_16,
  output        io_enqLsq_req_3_bits_exceptionVec_17,
  output        io_enqLsq_req_3_bits_exceptionVec_18,
  output        io_enqLsq_req_3_bits_exceptionVec_19,
  output        io_enqLsq_req_3_bits_exceptionVec_20,
  output        io_enqLsq_req_3_bits_exceptionVec_21,
  output        io_enqLsq_req_3_bits_exceptionVec_22,
  output        io_enqLsq_req_3_bits_exceptionVec_23,
  output        io_enqLsq_req_3_bits_trigger_backendHit_0,
  output        io_enqLsq_req_3_bits_trigger_backendHit_1,
  output        io_enqLsq_req_3_bits_trigger_backendHit_2,
  output        io_enqLsq_req_3_bits_trigger_backendHit_3,
  output        io_enqLsq_req_3_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_3_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_3_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_3_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_3_bits_fuOpType,
  output [6:0]  io_enqLsq_req_3_bits_uopIdx,
  output        io_enqLsq_req_3_bits_lastUop,
  output        io_enqLsq_req_3_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_3_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_3_bits_lqIdx_value,
  output        io_enqLsq_req_3_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_3_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_3_bits_numLsElem,
  output        io_enqLsq_req_4_valid,
  output [31:0] io_enqLsq_req_4_bits_instr,
  output        io_enqLsq_req_4_bits_exceptionVec_0,
  output        io_enqLsq_req_4_bits_exceptionVec_1,
  output        io_enqLsq_req_4_bits_exceptionVec_2,
  output        io_enqLsq_req_4_bits_exceptionVec_3,
  output        io_enqLsq_req_4_bits_exceptionVec_4,
  output        io_enqLsq_req_4_bits_exceptionVec_5,
  output        io_enqLsq_req_4_bits_exceptionVec_6,
  output        io_enqLsq_req_4_bits_exceptionVec_7,
  output        io_enqLsq_req_4_bits_exceptionVec_8,
  output        io_enqLsq_req_4_bits_exceptionVec_9,
  output        io_enqLsq_req_4_bits_exceptionVec_10,
  output        io_enqLsq_req_4_bits_exceptionVec_11,
  output        io_enqLsq_req_4_bits_exceptionVec_12,
  output        io_enqLsq_req_4_bits_exceptionVec_13,
  output        io_enqLsq_req_4_bits_exceptionVec_14,
  output        io_enqLsq_req_4_bits_exceptionVec_15,
  output        io_enqLsq_req_4_bits_exceptionVec_16,
  output        io_enqLsq_req_4_bits_exceptionVec_17,
  output        io_enqLsq_req_4_bits_exceptionVec_18,
  output        io_enqLsq_req_4_bits_exceptionVec_19,
  output        io_enqLsq_req_4_bits_exceptionVec_20,
  output        io_enqLsq_req_4_bits_exceptionVec_21,
  output        io_enqLsq_req_4_bits_exceptionVec_22,
  output        io_enqLsq_req_4_bits_exceptionVec_23,
  output        io_enqLsq_req_4_bits_trigger_backendHit_0,
  output        io_enqLsq_req_4_bits_trigger_backendHit_1,
  output        io_enqLsq_req_4_bits_trigger_backendHit_2,
  output        io_enqLsq_req_4_bits_trigger_backendHit_3,
  output        io_enqLsq_req_4_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_4_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_4_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_4_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_4_bits_fuOpType,
  output [6:0]  io_enqLsq_req_4_bits_uopIdx,
  output        io_enqLsq_req_4_bits_lastUop,
  output        io_enqLsq_req_4_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_4_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_4_bits_lqIdx_value,
  output        io_enqLsq_req_4_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_4_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_4_bits_numLsElem,
  output        io_enqLsq_req_5_valid,
  output [31:0] io_enqLsq_req_5_bits_instr,
  output        io_enqLsq_req_5_bits_exceptionVec_0,
  output        io_enqLsq_req_5_bits_exceptionVec_1,
  output        io_enqLsq_req_5_bits_exceptionVec_2,
  output        io_enqLsq_req_5_bits_exceptionVec_3,
  output        io_enqLsq_req_5_bits_exceptionVec_4,
  output        io_enqLsq_req_5_bits_exceptionVec_5,
  output        io_enqLsq_req_5_bits_exceptionVec_6,
  output        io_enqLsq_req_5_bits_exceptionVec_7,
  output        io_enqLsq_req_5_bits_exceptionVec_8,
  output        io_enqLsq_req_5_bits_exceptionVec_9,
  output        io_enqLsq_req_5_bits_exceptionVec_10,
  output        io_enqLsq_req_5_bits_exceptionVec_11,
  output        io_enqLsq_req_5_bits_exceptionVec_12,
  output        io_enqLsq_req_5_bits_exceptionVec_13,
  output        io_enqLsq_req_5_bits_exceptionVec_14,
  output        io_enqLsq_req_5_bits_exceptionVec_15,
  output        io_enqLsq_req_5_bits_exceptionVec_16,
  output        io_enqLsq_req_5_bits_exceptionVec_17,
  output        io_enqLsq_req_5_bits_exceptionVec_18,
  output        io_enqLsq_req_5_bits_exceptionVec_19,
  output        io_enqLsq_req_5_bits_exceptionVec_20,
  output        io_enqLsq_req_5_bits_exceptionVec_21,
  output        io_enqLsq_req_5_bits_exceptionVec_22,
  output        io_enqLsq_req_5_bits_exceptionVec_23,
  output        io_enqLsq_req_5_bits_trigger_backendHit_0,
  output        io_enqLsq_req_5_bits_trigger_backendHit_1,
  output        io_enqLsq_req_5_bits_trigger_backendHit_2,
  output        io_enqLsq_req_5_bits_trigger_backendHit_3,
  output        io_enqLsq_req_5_bits_trigger_backendCanFire_0,
  output        io_enqLsq_req_5_bits_trigger_backendCanFire_1,
  output        io_enqLsq_req_5_bits_trigger_backendCanFire_2,
  output        io_enqLsq_req_5_bits_trigger_backendCanFire_3,
  output [8:0]  io_enqLsq_req_5_bits_fuOpType,
  output [6:0]  io_enqLsq_req_5_bits_uopIdx,
  output        io_enqLsq_req_5_bits_lastUop,
  output        io_enqLsq_req_5_bits_robIdx_flag,
  output [7:0]  io_enqLsq_req_5_bits_robIdx_value,
  output [6:0]  io_enqLsq_req_5_bits_lqIdx_value,
  output        io_enqLsq_req_5_bits_sqIdx_flag,
  output [5:0]  io_enqLsq_req_5_bits_sqIdx_value,
  output [4:0]  io_enqLsq_req_5_bits_numLsElem
);

  reg         lqPtr_flag;
  reg  [6:0]  lqPtr_value;
  reg         sqPtr_flag;
  reg  [5:0]  sqPtr_value;
  reg  [6:0]  lqCounter;
  reg  [6:0]  sqCounter;
  wire [4:0]  _enqVLoadOffsetNumber_T_8 =
    5'(5'((io_enq_req_0_valid & io_enq_needAlloc_0[0]
             ? io_enq_req_0_bits_numLsElem
             : 5'h0)
          + 5'((io_enq_req_1_valid & io_enq_needAlloc_1[0]
                  ? io_enq_req_1_bits_numLsElem
                  : 5'h0)
               + (io_enq_req_2_valid & io_enq_needAlloc_2[0]
                    ? io_enq_req_2_bits_numLsElem
                    : 5'h0)))
       + 5'((io_enq_req_3_valid & io_enq_needAlloc_3[0]
               ? io_enq_req_3_bits_numLsElem
               : 5'h0)
            + 5'((io_enq_req_4_valid & io_enq_needAlloc_4[0]
                    ? io_enq_req_4_bits_numLsElem
                    : 5'h0)
                 + (io_enq_req_5_valid & io_enq_needAlloc_5[0]
                      ? io_enq_req_5_bits_numLsElem
                      : 5'h0))));
  wire [4:0]  _enqVStoreOffsetNumber_T_8 =
    5'(5'((io_enq_req_0_valid & io_enq_needAlloc_0[1]
             ? io_enq_req_0_bits_numLsElem
             : 5'h0)
          + 5'((io_enq_req_1_valid & io_enq_needAlloc_1[1]
                  ? io_enq_req_1_bits_numLsElem
                  : 5'h0)
               + (io_enq_req_2_valid & io_enq_needAlloc_2[1]
                    ? io_enq_req_2_bits_numLsElem
                    : 5'h0)))
       + 5'((io_enq_req_3_valid & io_enq_needAlloc_3[1]
               ? io_enq_req_3_bits_numLsElem
               : 5'h0)
            + 5'((io_enq_req_4_valid & io_enq_needAlloc_4[1]
                    ? io_enq_req_4_bits_numLsElem
                    : 5'h0)
                 + (io_enq_req_5_valid & io_enq_needAlloc_5[1]
                      ? io_enq_req_5_bits_numLsElem
                      : 5'h0))));
  wire [4:0]  validVLoadOffset_1 =
    io_enq_needAlloc_0[0] ? io_enq_req_0_bits_numLsElem : 5'h0;
  wire [4:0]  validVLoadOffset_2 =
    io_enq_needAlloc_1[0] ? io_enq_req_1_bits_numLsElem : 5'h0;
  wire [4:0]  validVLoadOffset_3 =
    io_enq_needAlloc_2[0] ? io_enq_req_2_bits_numLsElem : 5'h0;
  wire [4:0]  validVLoadOffset_4 =
    io_enq_needAlloc_3[0] ? io_enq_req_3_bits_numLsElem : 5'h0;
  wire [4:0]  validVStoreOffset_1 =
    io_enq_needAlloc_0[1] ? io_enq_req_0_bits_numLsElem : 5'h0;
  wire [4:0]  validVStoreOffset_2 =
    io_enq_needAlloc_1[1] ? io_enq_req_1_bits_numLsElem : 5'h0;
  wire [4:0]  validVStoreOffset_3 =
    io_enq_needAlloc_2[1] ? io_enq_req_2_bits_numLsElem : 5'h0;
  wire [4:0]  validVStoreOffset_4 =
    io_enq_needAlloc_3[1] ? io_enq_req_3_bits_numLsElem : 5'h0;
  reg         t1_redirect;
  reg         t2_redirect;
  reg         t3_update;
  reg  [6:0]  t3_lqCancelCnt_next_r;
  reg  [6:0]  t3_sqCancelCnt_next_r;
  wire [7:0]  _GEN = {1'h0, lqPtr_value};
  wire [6:0]  _GEN_0 = {sqPtr_flag, sqPtr_value};
  reg         io_enq_canAccept_REG;
  wire [8:0]  _io_enq_resp_0_lqIdx_diff_T_4 = 9'({2'h0, lqPtr_value} - 9'h48);
  wire        io_enq_resp_0_lqIdx_reverse_flag =
    $signed(_io_enq_resp_0_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_0_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_0_lqIdx_reverse_flag ? _io_enq_resp_0_lqIdx_diff_T_4[6:0] : lqPtr_value;
  wire [7:0]  io_enq_resp_1_lqIdx_new_value = 8'(_GEN + {3'h0, validVLoadOffset_1});
  wire [8:0]  _io_enq_resp_1_lqIdx_diff_T_4 =
    9'({1'h0, io_enq_resp_1_lqIdx_new_value} - 9'h48);
  wire        io_enq_resp_1_lqIdx_reverse_flag =
    $signed(_io_enq_resp_1_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_1_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_1_lqIdx_reverse_flag
      ? _io_enq_resp_1_lqIdx_diff_T_4[6:0]
      : io_enq_resp_1_lqIdx_new_value[6:0];
  wire [6:0]  _io_enq_resp_1_sqIdx_new_ptr_T_1 = 7'(_GEN_0 + {2'h0, validVStoreOffset_1});
  wire [7:0]  io_enq_resp_2_lqIdx_new_value =
    8'(_GEN + {3'h0, 5'(validVLoadOffset_1 + validVLoadOffset_2)});
  wire [8:0]  _io_enq_resp_2_lqIdx_diff_T_4 =
    9'({1'h0, io_enq_resp_2_lqIdx_new_value} - 9'h48);
  wire        io_enq_resp_2_lqIdx_reverse_flag =
    $signed(_io_enq_resp_2_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_2_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_2_lqIdx_reverse_flag
      ? _io_enq_resp_2_lqIdx_diff_T_4[6:0]
      : io_enq_resp_2_lqIdx_new_value[6:0];
  wire [6:0]  _io_enq_resp_2_sqIdx_new_ptr_T_1 =
    7'(_GEN_0 + {2'h0, 5'(validVStoreOffset_1 + validVStoreOffset_2)});
  wire [7:0]  io_enq_resp_3_lqIdx_new_value =
    8'(_GEN
       + {3'h0, 5'(validVLoadOffset_1 + 5'(validVLoadOffset_2 + validVLoadOffset_3))});
  wire [8:0]  _io_enq_resp_3_lqIdx_diff_T_4 =
    9'({1'h0, io_enq_resp_3_lqIdx_new_value} - 9'h48);
  wire        io_enq_resp_3_lqIdx_reverse_flag =
    $signed(_io_enq_resp_3_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_3_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_3_lqIdx_reverse_flag
      ? _io_enq_resp_3_lqIdx_diff_T_4[6:0]
      : io_enq_resp_3_lqIdx_new_value[6:0];
  wire [6:0]  _io_enq_resp_3_sqIdx_new_ptr_T_1 =
    7'(_GEN_0
       + {2'h0, 5'(validVStoreOffset_1 + 5'(validVStoreOffset_2 + validVStoreOffset_3))});
  wire [7:0]  io_enq_resp_4_lqIdx_new_value =
    8'(_GEN
       + {3'h0,
          5'(5'(validVLoadOffset_1 + validVLoadOffset_2)
             + 5'(validVLoadOffset_3 + validVLoadOffset_4))});
  wire [8:0]  _io_enq_resp_4_lqIdx_diff_T_4 =
    9'({1'h0, io_enq_resp_4_lqIdx_new_value} - 9'h48);
  wire        io_enq_resp_4_lqIdx_reverse_flag =
    $signed(_io_enq_resp_4_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_4_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_4_lqIdx_reverse_flag
      ? _io_enq_resp_4_lqIdx_diff_T_4[6:0]
      : io_enq_resp_4_lqIdx_new_value[6:0];
  wire [6:0]  _io_enq_resp_4_sqIdx_new_ptr_T_1 =
    7'(_GEN_0
       + {2'h0,
          5'(5'(validVStoreOffset_1 + validVStoreOffset_2)
             + 5'(validVStoreOffset_3 + validVStoreOffset_4))});
  wire [7:0]  io_enq_resp_5_lqIdx_new_value =
    8'(_GEN
       + {3'h0,
          5'(5'(validVLoadOffset_1 + validVLoadOffset_2)
             + 5'(validVLoadOffset_3
                  + 5'(validVLoadOffset_4
                       + (io_enq_needAlloc_4[0]
                            ? io_enq_req_4_bits_numLsElem
                            : 5'h0))))});
  wire [8:0]  _io_enq_resp_5_lqIdx_diff_T_4 =
    9'({1'h0, io_enq_resp_5_lqIdx_new_value} - 9'h48);
  wire        io_enq_resp_5_lqIdx_reverse_flag =
    $signed(_io_enq_resp_5_lqIdx_diff_T_4) > -9'sh1;
  wire [6:0]  _io_enq_resp_5_lqIdx_new_ptr_value_T_1 =
    io_enq_resp_5_lqIdx_reverse_flag
      ? _io_enq_resp_5_lqIdx_diff_T_4[6:0]
      : io_enq_resp_5_lqIdx_new_value[6:0];
  wire [6:0]  _io_enq_resp_5_sqIdx_new_ptr_T_1 =
    7'(_GEN_0
       + {2'h0,
          5'(5'(validVStoreOffset_1 + validVStoreOffset_2)
             + 5'(validVStoreOffset_3
                  + 5'(validVStoreOffset_4
                       + (io_enq_needAlloc_4[1]
                            ? io_enq_req_4_bits_numLsElem
                            : 5'h0))))});
  reg  [1:0]  REG_0;
  reg  [1:0]  REG_1;
  reg  [1:0]  REG_2;
  reg  [1:0]  REG_3;
  reg  [1:0]  REG_4;
  reg  [1:0]  REG_5;
  reg         io_enqLsq_req_0_valid_REG;
  reg  [31:0] io_enqLsq_req_0_bits_r_instr;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_0_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_0_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_0_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_0_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_0_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_0_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_0_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_0_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_0_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_0_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_0_bits_r_uopIdx;
  reg         io_enqLsq_req_0_bits_r_lastUop;
  reg         io_enqLsq_req_0_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_0_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_0_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_0_bits_lqIdx_r_value;
  reg         io_enqLsq_req_0_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_0_bits_sqIdx_r_value;
  reg         io_enqLsq_req_1_valid_REG;
  reg  [31:0] io_enqLsq_req_1_bits_r_instr;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_1_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_1_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_1_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_1_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_1_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_1_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_1_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_1_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_1_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_1_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_1_bits_r_uopIdx;
  reg         io_enqLsq_req_1_bits_r_lastUop;
  reg         io_enqLsq_req_1_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_1_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_1_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_1_bits_lqIdx_r_value;
  reg         io_enqLsq_req_1_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_1_bits_sqIdx_r_value;
  reg         io_enqLsq_req_2_valid_REG;
  reg  [31:0] io_enqLsq_req_2_bits_r_instr;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_2_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_2_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_2_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_2_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_2_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_2_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_2_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_2_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_2_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_2_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_2_bits_r_uopIdx;
  reg         io_enqLsq_req_2_bits_r_lastUop;
  reg         io_enqLsq_req_2_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_2_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_2_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_2_bits_lqIdx_r_value;
  reg         io_enqLsq_req_2_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_2_bits_sqIdx_r_value;
  reg         io_enqLsq_req_3_valid_REG;
  reg  [31:0] io_enqLsq_req_3_bits_r_instr;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_3_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_3_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_3_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_3_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_3_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_3_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_3_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_3_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_3_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_3_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_3_bits_r_uopIdx;
  reg         io_enqLsq_req_3_bits_r_lastUop;
  reg         io_enqLsq_req_3_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_3_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_3_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_3_bits_lqIdx_r_value;
  reg         io_enqLsq_req_3_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_3_bits_sqIdx_r_value;
  reg         io_enqLsq_req_4_valid_REG;
  reg  [31:0] io_enqLsq_req_4_bits_r_instr;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_4_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_4_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_4_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_4_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_4_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_4_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_4_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_4_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_4_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_4_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_4_bits_r_uopIdx;
  reg         io_enqLsq_req_4_bits_r_lastUop;
  reg         io_enqLsq_req_4_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_4_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_4_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_4_bits_lqIdx_r_value;
  reg         io_enqLsq_req_4_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_4_bits_sqIdx_r_value;
  reg         io_enqLsq_req_5_valid_REG;
  reg  [31:0] io_enqLsq_req_5_bits_r_instr;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_0;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_1;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_2;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_3;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_4;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_5;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_6;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_7;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_8;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_9;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_10;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_11;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_12;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_13;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_14;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_15;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_16;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_17;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_18;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_19;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_20;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_21;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_22;
  reg         io_enqLsq_req_5_bits_r_exceptionVec_23;
  reg         io_enqLsq_req_5_bits_r_trigger_backendHit_0;
  reg         io_enqLsq_req_5_bits_r_trigger_backendHit_1;
  reg         io_enqLsq_req_5_bits_r_trigger_backendHit_2;
  reg         io_enqLsq_req_5_bits_r_trigger_backendHit_3;
  reg         io_enqLsq_req_5_bits_r_trigger_backendCanFire_0;
  reg         io_enqLsq_req_5_bits_r_trigger_backendCanFire_1;
  reg         io_enqLsq_req_5_bits_r_trigger_backendCanFire_2;
  reg         io_enqLsq_req_5_bits_r_trigger_backendCanFire_3;
  reg  [8:0]  io_enqLsq_req_5_bits_r_fuOpType;
  reg  [6:0]  io_enqLsq_req_5_bits_r_uopIdx;
  reg         io_enqLsq_req_5_bits_r_lastUop;
  reg         io_enqLsq_req_5_bits_r_robIdx_flag;
  reg  [7:0]  io_enqLsq_req_5_bits_r_robIdx_value;
  reg  [4:0]  io_enqLsq_req_5_bits_r_numLsElem;
  reg  [6:0]  io_enqLsq_req_5_bits_lqIdx_r_value;
  reg         io_enqLsq_req_5_bits_sqIdx_r_flag;
  reg  [5:0]  io_enqLsq_req_5_bits_sqIdx_r_value;
  wire [7:0]  lqPtr_flipped_new_ptr_new_value =
    8'(_GEN + {1'h0, 7'(7'h48 - t3_lqCancelCnt_next_r)});
  wire [8:0]  _lqPtr_flipped_new_ptr_diff_T_4 =
    9'({1'h0, lqPtr_flipped_new_ptr_new_value} - 9'h48);
  wire        lqPtr_flipped_new_ptr_reverse_flag =
    $signed(_lqPtr_flipped_new_ptr_diff_T_4) > -9'sh1;
  wire [6:0]  _sqPtr_flipped_new_ptr_new_ptr_T_1 =
    7'(_GEN_0 + 7'(7'h40 - t3_sqCancelCnt_next_r));
  wire [6:0]  _GEN_1 = {2'h0, _enqVStoreOffsetNumber_T_8};
  wire [6:0]  _sqPtr_new_ptr_T_1 = 7'(_GEN_0 + _GEN_1);
  wire        _GEN_2 = ~io_redirect_valid & io_enq_canAccept_REG;
  wire [7:0]  lqPtr_new_value = 8'(_GEN + {3'h0, _enqVLoadOffsetNumber_T_8});
  wire [8:0]  _lqPtr_diff_T_4 = 9'({1'h0, lqPtr_new_value} - 9'h48);
  wire        lqPtr_reverse_flag = $signed(_lqPtr_diff_T_4) > -9'sh1;
  wire [6:0]  _GEN_3 = {3'h0, io_lcommit};
  wire [6:0]  _GEN_4 = {5'h0, io_scommit};
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      lqPtr_flag <= 1'h0;
      lqPtr_value <= 7'h0;
      sqPtr_flag <= 1'h0;
      sqPtr_value <= 6'h0;
      lqCounter <= 7'h48;
      sqCounter <= 7'h40;
      t3_lqCancelCnt_next_r <= 7'h0;
      t3_sqCancelCnt_next_r <= 7'h0;
    end
    else begin
      if (t3_update) begin
        lqPtr_flag <= lqPtr_flipped_new_ptr_reverse_flag ^ ~lqPtr_flag;
        lqPtr_value <=
          lqPtr_flipped_new_ptr_reverse_flag
            ? _lqPtr_flipped_new_ptr_diff_T_4[6:0]
            : lqPtr_flipped_new_ptr_new_value[6:0];
        sqPtr_flag <= ~(_sqPtr_flipped_new_ptr_new_ptr_T_1[6]);
        sqPtr_value <= _sqPtr_flipped_new_ptr_new_ptr_T_1[5:0];
        lqCounter <= 7'(lqCounter + 7'(_GEN_3 + t3_lqCancelCnt_next_r));
        sqCounter <= 7'(sqCounter + 7'(_GEN_4 + t3_sqCancelCnt_next_r));
      end
      else begin
        lqPtr_flag <= _GEN_2 & lqPtr_reverse_flag ^ lqPtr_flag;
        if (_GEN_2) begin
          lqPtr_value <= lqPtr_reverse_flag ? _lqPtr_diff_T_4[6:0] : lqPtr_new_value[6:0];
          sqPtr_flag <= _sqPtr_new_ptr_T_1[6];
          sqPtr_value <= _sqPtr_new_ptr_T_1[5:0];
          lqCounter <= 7'(7'(lqCounter + _GEN_3) - {2'h0, _enqVLoadOffsetNumber_T_8});
          sqCounter <= 7'(7'(sqCounter + _GEN_4) - _GEN_1);
        end
        else begin
          lqCounter <= 7'(lqCounter + _GEN_3);
          sqCounter <= 7'(sqCounter + _GEN_4);
        end
      end
      if (~(io_lqCancelCnt == t3_lqCancelCnt_next_r))
        t3_lqCancelCnt_next_r <= io_lqCancelCnt;
      if (~(io_sqCancelCnt == t3_sqCancelCnt_next_r))
        t3_sqCancelCnt_next_r <= io_sqCancelCnt;
    end
  end // always @(posedge, posedge)
  wire        t2_update =
    t2_redirect
    & {|io_enq_needAlloc_5,
       |io_enq_needAlloc_4,
       |io_enq_needAlloc_3,
       |io_enq_needAlloc_2,
       |io_enq_needAlloc_1,
       |io_enq_needAlloc_0} == 6'h0;
  wire        do_enq = io_enq_req_0_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_1 = io_enq_req_1_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_2 = io_enq_req_2_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_3 = io_enq_req_3_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_4 = io_enq_req_4_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  wire        do_enq_5 = io_enq_req_5_valid & ~io_redirect_valid & io_enq_canAccept_REG;
  always @(posedge clock) begin
    t1_redirect <= io_redirect_valid;
    t2_redirect <= t1_redirect;
    t3_update <= t2_update;
    io_enq_canAccept_REG <=
      lqCounter >= {1'h0, 6'({1'h0, _enqVLoadOffsetNumber_T_8} + 6'h6)}
      & sqCounter >= {1'h0, 6'({1'h0, _enqVStoreOffsetNumber_T_8} + 6'h4)} & ~t2_update;
    REG_0 <= io_enq_needAlloc_0;
    REG_1 <= io_enq_needAlloc_1;
    REG_2 <= io_enq_needAlloc_2;
    REG_3 <= io_enq_needAlloc_3;
    REG_4 <= io_enq_needAlloc_4;
    REG_5 <= io_enq_needAlloc_5;
    io_enqLsq_req_0_valid_REG <= do_enq;
    if (do_enq) begin
      io_enqLsq_req_0_bits_r_instr <= io_enq_req_0_bits_instr;
      io_enqLsq_req_0_bits_r_exceptionVec_0 <= io_enq_req_0_bits_exceptionVec_0;
      io_enqLsq_req_0_bits_r_exceptionVec_1 <= io_enq_req_0_bits_exceptionVec_1;
      io_enqLsq_req_0_bits_r_exceptionVec_2 <= io_enq_req_0_bits_exceptionVec_2;
      io_enqLsq_req_0_bits_r_exceptionVec_3 <= io_enq_req_0_bits_exceptionVec_3;
      io_enqLsq_req_0_bits_r_exceptionVec_4 <= io_enq_req_0_bits_exceptionVec_4;
      io_enqLsq_req_0_bits_r_exceptionVec_5 <= io_enq_req_0_bits_exceptionVec_5;
      io_enqLsq_req_0_bits_r_exceptionVec_6 <= io_enq_req_0_bits_exceptionVec_6;
      io_enqLsq_req_0_bits_r_exceptionVec_7 <= io_enq_req_0_bits_exceptionVec_7;
      io_enqLsq_req_0_bits_r_exceptionVec_8 <= io_enq_req_0_bits_exceptionVec_8;
      io_enqLsq_req_0_bits_r_exceptionVec_9 <= io_enq_req_0_bits_exceptionVec_9;
      io_enqLsq_req_0_bits_r_exceptionVec_10 <= io_enq_req_0_bits_exceptionVec_10;
      io_enqLsq_req_0_bits_r_exceptionVec_11 <= io_enq_req_0_bits_exceptionVec_11;
      io_enqLsq_req_0_bits_r_exceptionVec_12 <= io_enq_req_0_bits_exceptionVec_12;
      io_enqLsq_req_0_bits_r_exceptionVec_13 <= io_enq_req_0_bits_exceptionVec_13;
      io_enqLsq_req_0_bits_r_exceptionVec_14 <= io_enq_req_0_bits_exceptionVec_14;
      io_enqLsq_req_0_bits_r_exceptionVec_15 <= io_enq_req_0_bits_exceptionVec_15;
      io_enqLsq_req_0_bits_r_exceptionVec_16 <= io_enq_req_0_bits_exceptionVec_16;
      io_enqLsq_req_0_bits_r_exceptionVec_17 <= io_enq_req_0_bits_exceptionVec_17;
      io_enqLsq_req_0_bits_r_exceptionVec_18 <= io_enq_req_0_bits_exceptionVec_18;
      io_enqLsq_req_0_bits_r_exceptionVec_19 <= io_enq_req_0_bits_exceptionVec_19;
      io_enqLsq_req_0_bits_r_exceptionVec_20 <= io_enq_req_0_bits_exceptionVec_20;
      io_enqLsq_req_0_bits_r_exceptionVec_21 <= io_enq_req_0_bits_exceptionVec_21;
      io_enqLsq_req_0_bits_r_exceptionVec_22 <= io_enq_req_0_bits_exceptionVec_22;
      io_enqLsq_req_0_bits_r_exceptionVec_23 <= io_enq_req_0_bits_exceptionVec_23;
      io_enqLsq_req_0_bits_r_trigger_backendHit_0 <=
        io_enq_req_0_bits_trigger_backendHit_0;
      io_enqLsq_req_0_bits_r_trigger_backendHit_1 <=
        io_enq_req_0_bits_trigger_backendHit_1;
      io_enqLsq_req_0_bits_r_trigger_backendHit_2 <=
        io_enq_req_0_bits_trigger_backendHit_2;
      io_enqLsq_req_0_bits_r_trigger_backendHit_3 <=
        io_enq_req_0_bits_trigger_backendHit_3;
      io_enqLsq_req_0_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_0_bits_trigger_backendCanFire_0;
      io_enqLsq_req_0_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_0_bits_trigger_backendCanFire_1;
      io_enqLsq_req_0_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_0_bits_trigger_backendCanFire_2;
      io_enqLsq_req_0_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_0_bits_trigger_backendCanFire_3;
      io_enqLsq_req_0_bits_r_fuOpType <= io_enq_req_0_bits_fuOpType;
      io_enqLsq_req_0_bits_r_uopIdx <= io_enq_req_0_bits_uopIdx;
      io_enqLsq_req_0_bits_r_lastUop <= io_enq_req_0_bits_lastUop;
      io_enqLsq_req_0_bits_r_robIdx_flag <= io_enq_req_0_bits_robIdx_flag;
      io_enqLsq_req_0_bits_r_robIdx_value <= io_enq_req_0_bits_robIdx_value;
      io_enqLsq_req_0_bits_r_numLsElem <= io_enq_req_0_bits_numLsElem;
      io_enqLsq_req_0_bits_lqIdx_r_value <= _io_enq_resp_0_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_0_bits_sqIdx_r_flag <= sqPtr_flag;
      io_enqLsq_req_0_bits_sqIdx_r_value <= sqPtr_value;
    end
    io_enqLsq_req_1_valid_REG <= do_enq_1;
    if (do_enq_1) begin
      io_enqLsq_req_1_bits_r_instr <= io_enq_req_1_bits_instr;
      io_enqLsq_req_1_bits_r_exceptionVec_0 <= io_enq_req_1_bits_exceptionVec_0;
      io_enqLsq_req_1_bits_r_exceptionVec_1 <= io_enq_req_1_bits_exceptionVec_1;
      io_enqLsq_req_1_bits_r_exceptionVec_2 <= io_enq_req_1_bits_exceptionVec_2;
      io_enqLsq_req_1_bits_r_exceptionVec_3 <= io_enq_req_1_bits_exceptionVec_3;
      io_enqLsq_req_1_bits_r_exceptionVec_4 <= io_enq_req_1_bits_exceptionVec_4;
      io_enqLsq_req_1_bits_r_exceptionVec_5 <= io_enq_req_1_bits_exceptionVec_5;
      io_enqLsq_req_1_bits_r_exceptionVec_6 <= io_enq_req_1_bits_exceptionVec_6;
      io_enqLsq_req_1_bits_r_exceptionVec_7 <= io_enq_req_1_bits_exceptionVec_7;
      io_enqLsq_req_1_bits_r_exceptionVec_8 <= io_enq_req_1_bits_exceptionVec_8;
      io_enqLsq_req_1_bits_r_exceptionVec_9 <= io_enq_req_1_bits_exceptionVec_9;
      io_enqLsq_req_1_bits_r_exceptionVec_10 <= io_enq_req_1_bits_exceptionVec_10;
      io_enqLsq_req_1_bits_r_exceptionVec_11 <= io_enq_req_1_bits_exceptionVec_11;
      io_enqLsq_req_1_bits_r_exceptionVec_12 <= io_enq_req_1_bits_exceptionVec_12;
      io_enqLsq_req_1_bits_r_exceptionVec_13 <= io_enq_req_1_bits_exceptionVec_13;
      io_enqLsq_req_1_bits_r_exceptionVec_14 <= io_enq_req_1_bits_exceptionVec_14;
      io_enqLsq_req_1_bits_r_exceptionVec_15 <= io_enq_req_1_bits_exceptionVec_15;
      io_enqLsq_req_1_bits_r_exceptionVec_16 <= io_enq_req_1_bits_exceptionVec_16;
      io_enqLsq_req_1_bits_r_exceptionVec_17 <= io_enq_req_1_bits_exceptionVec_17;
      io_enqLsq_req_1_bits_r_exceptionVec_18 <= io_enq_req_1_bits_exceptionVec_18;
      io_enqLsq_req_1_bits_r_exceptionVec_19 <= io_enq_req_1_bits_exceptionVec_19;
      io_enqLsq_req_1_bits_r_exceptionVec_20 <= io_enq_req_1_bits_exceptionVec_20;
      io_enqLsq_req_1_bits_r_exceptionVec_21 <= io_enq_req_1_bits_exceptionVec_21;
      io_enqLsq_req_1_bits_r_exceptionVec_22 <= io_enq_req_1_bits_exceptionVec_22;
      io_enqLsq_req_1_bits_r_exceptionVec_23 <= io_enq_req_1_bits_exceptionVec_23;
      io_enqLsq_req_1_bits_r_trigger_backendHit_0 <=
        io_enq_req_1_bits_trigger_backendHit_0;
      io_enqLsq_req_1_bits_r_trigger_backendHit_1 <=
        io_enq_req_1_bits_trigger_backendHit_1;
      io_enqLsq_req_1_bits_r_trigger_backendHit_2 <=
        io_enq_req_1_bits_trigger_backendHit_2;
      io_enqLsq_req_1_bits_r_trigger_backendHit_3 <=
        io_enq_req_1_bits_trigger_backendHit_3;
      io_enqLsq_req_1_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_1_bits_trigger_backendCanFire_0;
      io_enqLsq_req_1_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_1_bits_trigger_backendCanFire_1;
      io_enqLsq_req_1_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_1_bits_trigger_backendCanFire_2;
      io_enqLsq_req_1_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_1_bits_trigger_backendCanFire_3;
      io_enqLsq_req_1_bits_r_fuOpType <= io_enq_req_1_bits_fuOpType;
      io_enqLsq_req_1_bits_r_uopIdx <= io_enq_req_1_bits_uopIdx;
      io_enqLsq_req_1_bits_r_lastUop <= io_enq_req_1_bits_lastUop;
      io_enqLsq_req_1_bits_r_robIdx_flag <= io_enq_req_1_bits_robIdx_flag;
      io_enqLsq_req_1_bits_r_robIdx_value <= io_enq_req_1_bits_robIdx_value;
      io_enqLsq_req_1_bits_r_numLsElem <= io_enq_req_1_bits_numLsElem;
      io_enqLsq_req_1_bits_lqIdx_r_value <= _io_enq_resp_1_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_1_bits_sqIdx_r_flag <= _io_enq_resp_1_sqIdx_new_ptr_T_1[6];
      io_enqLsq_req_1_bits_sqIdx_r_value <= _io_enq_resp_1_sqIdx_new_ptr_T_1[5:0];
    end
    io_enqLsq_req_2_valid_REG <= do_enq_2;
    if (do_enq_2) begin
      io_enqLsq_req_2_bits_r_instr <= io_enq_req_2_bits_instr;
      io_enqLsq_req_2_bits_r_exceptionVec_0 <= io_enq_req_2_bits_exceptionVec_0;
      io_enqLsq_req_2_bits_r_exceptionVec_1 <= io_enq_req_2_bits_exceptionVec_1;
      io_enqLsq_req_2_bits_r_exceptionVec_2 <= io_enq_req_2_bits_exceptionVec_2;
      io_enqLsq_req_2_bits_r_exceptionVec_3 <= io_enq_req_2_bits_exceptionVec_3;
      io_enqLsq_req_2_bits_r_exceptionVec_4 <= io_enq_req_2_bits_exceptionVec_4;
      io_enqLsq_req_2_bits_r_exceptionVec_5 <= io_enq_req_2_bits_exceptionVec_5;
      io_enqLsq_req_2_bits_r_exceptionVec_6 <= io_enq_req_2_bits_exceptionVec_6;
      io_enqLsq_req_2_bits_r_exceptionVec_7 <= io_enq_req_2_bits_exceptionVec_7;
      io_enqLsq_req_2_bits_r_exceptionVec_8 <= io_enq_req_2_bits_exceptionVec_8;
      io_enqLsq_req_2_bits_r_exceptionVec_9 <= io_enq_req_2_bits_exceptionVec_9;
      io_enqLsq_req_2_bits_r_exceptionVec_10 <= io_enq_req_2_bits_exceptionVec_10;
      io_enqLsq_req_2_bits_r_exceptionVec_11 <= io_enq_req_2_bits_exceptionVec_11;
      io_enqLsq_req_2_bits_r_exceptionVec_12 <= io_enq_req_2_bits_exceptionVec_12;
      io_enqLsq_req_2_bits_r_exceptionVec_13 <= io_enq_req_2_bits_exceptionVec_13;
      io_enqLsq_req_2_bits_r_exceptionVec_14 <= io_enq_req_2_bits_exceptionVec_14;
      io_enqLsq_req_2_bits_r_exceptionVec_15 <= io_enq_req_2_bits_exceptionVec_15;
      io_enqLsq_req_2_bits_r_exceptionVec_16 <= io_enq_req_2_bits_exceptionVec_16;
      io_enqLsq_req_2_bits_r_exceptionVec_17 <= io_enq_req_2_bits_exceptionVec_17;
      io_enqLsq_req_2_bits_r_exceptionVec_18 <= io_enq_req_2_bits_exceptionVec_18;
      io_enqLsq_req_2_bits_r_exceptionVec_19 <= io_enq_req_2_bits_exceptionVec_19;
      io_enqLsq_req_2_bits_r_exceptionVec_20 <= io_enq_req_2_bits_exceptionVec_20;
      io_enqLsq_req_2_bits_r_exceptionVec_21 <= io_enq_req_2_bits_exceptionVec_21;
      io_enqLsq_req_2_bits_r_exceptionVec_22 <= io_enq_req_2_bits_exceptionVec_22;
      io_enqLsq_req_2_bits_r_exceptionVec_23 <= io_enq_req_2_bits_exceptionVec_23;
      io_enqLsq_req_2_bits_r_trigger_backendHit_0 <=
        io_enq_req_2_bits_trigger_backendHit_0;
      io_enqLsq_req_2_bits_r_trigger_backendHit_1 <=
        io_enq_req_2_bits_trigger_backendHit_1;
      io_enqLsq_req_2_bits_r_trigger_backendHit_2 <=
        io_enq_req_2_bits_trigger_backendHit_2;
      io_enqLsq_req_2_bits_r_trigger_backendHit_3 <=
        io_enq_req_2_bits_trigger_backendHit_3;
      io_enqLsq_req_2_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_2_bits_trigger_backendCanFire_0;
      io_enqLsq_req_2_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_2_bits_trigger_backendCanFire_1;
      io_enqLsq_req_2_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_2_bits_trigger_backendCanFire_2;
      io_enqLsq_req_2_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_2_bits_trigger_backendCanFire_3;
      io_enqLsq_req_2_bits_r_fuOpType <= io_enq_req_2_bits_fuOpType;
      io_enqLsq_req_2_bits_r_uopIdx <= io_enq_req_2_bits_uopIdx;
      io_enqLsq_req_2_bits_r_lastUop <= io_enq_req_2_bits_lastUop;
      io_enqLsq_req_2_bits_r_robIdx_flag <= io_enq_req_2_bits_robIdx_flag;
      io_enqLsq_req_2_bits_r_robIdx_value <= io_enq_req_2_bits_robIdx_value;
      io_enqLsq_req_2_bits_r_numLsElem <= io_enq_req_2_bits_numLsElem;
      io_enqLsq_req_2_bits_lqIdx_r_value <= _io_enq_resp_2_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_2_bits_sqIdx_r_flag <= _io_enq_resp_2_sqIdx_new_ptr_T_1[6];
      io_enqLsq_req_2_bits_sqIdx_r_value <= _io_enq_resp_2_sqIdx_new_ptr_T_1[5:0];
    end
    io_enqLsq_req_3_valid_REG <= do_enq_3;
    if (do_enq_3) begin
      io_enqLsq_req_3_bits_r_instr <= io_enq_req_3_bits_instr;
      io_enqLsq_req_3_bits_r_exceptionVec_0 <= io_enq_req_3_bits_exceptionVec_0;
      io_enqLsq_req_3_bits_r_exceptionVec_1 <= io_enq_req_3_bits_exceptionVec_1;
      io_enqLsq_req_3_bits_r_exceptionVec_2 <= io_enq_req_3_bits_exceptionVec_2;
      io_enqLsq_req_3_bits_r_exceptionVec_3 <= io_enq_req_3_bits_exceptionVec_3;
      io_enqLsq_req_3_bits_r_exceptionVec_4 <= io_enq_req_3_bits_exceptionVec_4;
      io_enqLsq_req_3_bits_r_exceptionVec_5 <= io_enq_req_3_bits_exceptionVec_5;
      io_enqLsq_req_3_bits_r_exceptionVec_6 <= io_enq_req_3_bits_exceptionVec_6;
      io_enqLsq_req_3_bits_r_exceptionVec_7 <= io_enq_req_3_bits_exceptionVec_7;
      io_enqLsq_req_3_bits_r_exceptionVec_8 <= io_enq_req_3_bits_exceptionVec_8;
      io_enqLsq_req_3_bits_r_exceptionVec_9 <= io_enq_req_3_bits_exceptionVec_9;
      io_enqLsq_req_3_bits_r_exceptionVec_10 <= io_enq_req_3_bits_exceptionVec_10;
      io_enqLsq_req_3_bits_r_exceptionVec_11 <= io_enq_req_3_bits_exceptionVec_11;
      io_enqLsq_req_3_bits_r_exceptionVec_12 <= io_enq_req_3_bits_exceptionVec_12;
      io_enqLsq_req_3_bits_r_exceptionVec_13 <= io_enq_req_3_bits_exceptionVec_13;
      io_enqLsq_req_3_bits_r_exceptionVec_14 <= io_enq_req_3_bits_exceptionVec_14;
      io_enqLsq_req_3_bits_r_exceptionVec_15 <= io_enq_req_3_bits_exceptionVec_15;
      io_enqLsq_req_3_bits_r_exceptionVec_16 <= io_enq_req_3_bits_exceptionVec_16;
      io_enqLsq_req_3_bits_r_exceptionVec_17 <= io_enq_req_3_bits_exceptionVec_17;
      io_enqLsq_req_3_bits_r_exceptionVec_18 <= io_enq_req_3_bits_exceptionVec_18;
      io_enqLsq_req_3_bits_r_exceptionVec_19 <= io_enq_req_3_bits_exceptionVec_19;
      io_enqLsq_req_3_bits_r_exceptionVec_20 <= io_enq_req_3_bits_exceptionVec_20;
      io_enqLsq_req_3_bits_r_exceptionVec_21 <= io_enq_req_3_bits_exceptionVec_21;
      io_enqLsq_req_3_bits_r_exceptionVec_22 <= io_enq_req_3_bits_exceptionVec_22;
      io_enqLsq_req_3_bits_r_exceptionVec_23 <= io_enq_req_3_bits_exceptionVec_23;
      io_enqLsq_req_3_bits_r_trigger_backendHit_0 <=
        io_enq_req_3_bits_trigger_backendHit_0;
      io_enqLsq_req_3_bits_r_trigger_backendHit_1 <=
        io_enq_req_3_bits_trigger_backendHit_1;
      io_enqLsq_req_3_bits_r_trigger_backendHit_2 <=
        io_enq_req_3_bits_trigger_backendHit_2;
      io_enqLsq_req_3_bits_r_trigger_backendHit_3 <=
        io_enq_req_3_bits_trigger_backendHit_3;
      io_enqLsq_req_3_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_3_bits_trigger_backendCanFire_0;
      io_enqLsq_req_3_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_3_bits_trigger_backendCanFire_1;
      io_enqLsq_req_3_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_3_bits_trigger_backendCanFire_2;
      io_enqLsq_req_3_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_3_bits_trigger_backendCanFire_3;
      io_enqLsq_req_3_bits_r_fuOpType <= io_enq_req_3_bits_fuOpType;
      io_enqLsq_req_3_bits_r_uopIdx <= io_enq_req_3_bits_uopIdx;
      io_enqLsq_req_3_bits_r_lastUop <= io_enq_req_3_bits_lastUop;
      io_enqLsq_req_3_bits_r_robIdx_flag <= io_enq_req_3_bits_robIdx_flag;
      io_enqLsq_req_3_bits_r_robIdx_value <= io_enq_req_3_bits_robIdx_value;
      io_enqLsq_req_3_bits_r_numLsElem <= io_enq_req_3_bits_numLsElem;
      io_enqLsq_req_3_bits_lqIdx_r_value <= _io_enq_resp_3_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_3_bits_sqIdx_r_flag <= _io_enq_resp_3_sqIdx_new_ptr_T_1[6];
      io_enqLsq_req_3_bits_sqIdx_r_value <= _io_enq_resp_3_sqIdx_new_ptr_T_1[5:0];
    end
    io_enqLsq_req_4_valid_REG <= do_enq_4;
    if (do_enq_4) begin
      io_enqLsq_req_4_bits_r_instr <= io_enq_req_4_bits_instr;
      io_enqLsq_req_4_bits_r_exceptionVec_0 <= io_enq_req_4_bits_exceptionVec_0;
      io_enqLsq_req_4_bits_r_exceptionVec_1 <= io_enq_req_4_bits_exceptionVec_1;
      io_enqLsq_req_4_bits_r_exceptionVec_2 <= io_enq_req_4_bits_exceptionVec_2;
      io_enqLsq_req_4_bits_r_exceptionVec_3 <= io_enq_req_4_bits_exceptionVec_3;
      io_enqLsq_req_4_bits_r_exceptionVec_4 <= io_enq_req_4_bits_exceptionVec_4;
      io_enqLsq_req_4_bits_r_exceptionVec_5 <= io_enq_req_4_bits_exceptionVec_5;
      io_enqLsq_req_4_bits_r_exceptionVec_6 <= io_enq_req_4_bits_exceptionVec_6;
      io_enqLsq_req_4_bits_r_exceptionVec_7 <= io_enq_req_4_bits_exceptionVec_7;
      io_enqLsq_req_4_bits_r_exceptionVec_8 <= io_enq_req_4_bits_exceptionVec_8;
      io_enqLsq_req_4_bits_r_exceptionVec_9 <= io_enq_req_4_bits_exceptionVec_9;
      io_enqLsq_req_4_bits_r_exceptionVec_10 <= io_enq_req_4_bits_exceptionVec_10;
      io_enqLsq_req_4_bits_r_exceptionVec_11 <= io_enq_req_4_bits_exceptionVec_11;
      io_enqLsq_req_4_bits_r_exceptionVec_12 <= io_enq_req_4_bits_exceptionVec_12;
      io_enqLsq_req_4_bits_r_exceptionVec_13 <= io_enq_req_4_bits_exceptionVec_13;
      io_enqLsq_req_4_bits_r_exceptionVec_14 <= io_enq_req_4_bits_exceptionVec_14;
      io_enqLsq_req_4_bits_r_exceptionVec_15 <= io_enq_req_4_bits_exceptionVec_15;
      io_enqLsq_req_4_bits_r_exceptionVec_16 <= io_enq_req_4_bits_exceptionVec_16;
      io_enqLsq_req_4_bits_r_exceptionVec_17 <= io_enq_req_4_bits_exceptionVec_17;
      io_enqLsq_req_4_bits_r_exceptionVec_18 <= io_enq_req_4_bits_exceptionVec_18;
      io_enqLsq_req_4_bits_r_exceptionVec_19 <= io_enq_req_4_bits_exceptionVec_19;
      io_enqLsq_req_4_bits_r_exceptionVec_20 <= io_enq_req_4_bits_exceptionVec_20;
      io_enqLsq_req_4_bits_r_exceptionVec_21 <= io_enq_req_4_bits_exceptionVec_21;
      io_enqLsq_req_4_bits_r_exceptionVec_22 <= io_enq_req_4_bits_exceptionVec_22;
      io_enqLsq_req_4_bits_r_exceptionVec_23 <= io_enq_req_4_bits_exceptionVec_23;
      io_enqLsq_req_4_bits_r_trigger_backendHit_0 <=
        io_enq_req_4_bits_trigger_backendHit_0;
      io_enqLsq_req_4_bits_r_trigger_backendHit_1 <=
        io_enq_req_4_bits_trigger_backendHit_1;
      io_enqLsq_req_4_bits_r_trigger_backendHit_2 <=
        io_enq_req_4_bits_trigger_backendHit_2;
      io_enqLsq_req_4_bits_r_trigger_backendHit_3 <=
        io_enq_req_4_bits_trigger_backendHit_3;
      io_enqLsq_req_4_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_4_bits_trigger_backendCanFire_0;
      io_enqLsq_req_4_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_4_bits_trigger_backendCanFire_1;
      io_enqLsq_req_4_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_4_bits_trigger_backendCanFire_2;
      io_enqLsq_req_4_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_4_bits_trigger_backendCanFire_3;
      io_enqLsq_req_4_bits_r_fuOpType <= io_enq_req_4_bits_fuOpType;
      io_enqLsq_req_4_bits_r_uopIdx <= io_enq_req_4_bits_uopIdx;
      io_enqLsq_req_4_bits_r_lastUop <= io_enq_req_4_bits_lastUop;
      io_enqLsq_req_4_bits_r_robIdx_flag <= io_enq_req_4_bits_robIdx_flag;
      io_enqLsq_req_4_bits_r_robIdx_value <= io_enq_req_4_bits_robIdx_value;
      io_enqLsq_req_4_bits_r_numLsElem <= io_enq_req_4_bits_numLsElem;
      io_enqLsq_req_4_bits_lqIdx_r_value <= _io_enq_resp_4_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_4_bits_sqIdx_r_flag <= _io_enq_resp_4_sqIdx_new_ptr_T_1[6];
      io_enqLsq_req_4_bits_sqIdx_r_value <= _io_enq_resp_4_sqIdx_new_ptr_T_1[5:0];
    end
    io_enqLsq_req_5_valid_REG <= do_enq_5;
    if (do_enq_5) begin
      io_enqLsq_req_5_bits_r_instr <= io_enq_req_5_bits_instr;
      io_enqLsq_req_5_bits_r_exceptionVec_0 <= io_enq_req_5_bits_exceptionVec_0;
      io_enqLsq_req_5_bits_r_exceptionVec_1 <= io_enq_req_5_bits_exceptionVec_1;
      io_enqLsq_req_5_bits_r_exceptionVec_2 <= io_enq_req_5_bits_exceptionVec_2;
      io_enqLsq_req_5_bits_r_exceptionVec_3 <= io_enq_req_5_bits_exceptionVec_3;
      io_enqLsq_req_5_bits_r_exceptionVec_4 <= io_enq_req_5_bits_exceptionVec_4;
      io_enqLsq_req_5_bits_r_exceptionVec_5 <= io_enq_req_5_bits_exceptionVec_5;
      io_enqLsq_req_5_bits_r_exceptionVec_6 <= io_enq_req_5_bits_exceptionVec_6;
      io_enqLsq_req_5_bits_r_exceptionVec_7 <= io_enq_req_5_bits_exceptionVec_7;
      io_enqLsq_req_5_bits_r_exceptionVec_8 <= io_enq_req_5_bits_exceptionVec_8;
      io_enqLsq_req_5_bits_r_exceptionVec_9 <= io_enq_req_5_bits_exceptionVec_9;
      io_enqLsq_req_5_bits_r_exceptionVec_10 <= io_enq_req_5_bits_exceptionVec_10;
      io_enqLsq_req_5_bits_r_exceptionVec_11 <= io_enq_req_5_bits_exceptionVec_11;
      io_enqLsq_req_5_bits_r_exceptionVec_12 <= io_enq_req_5_bits_exceptionVec_12;
      io_enqLsq_req_5_bits_r_exceptionVec_13 <= io_enq_req_5_bits_exceptionVec_13;
      io_enqLsq_req_5_bits_r_exceptionVec_14 <= io_enq_req_5_bits_exceptionVec_14;
      io_enqLsq_req_5_bits_r_exceptionVec_15 <= io_enq_req_5_bits_exceptionVec_15;
      io_enqLsq_req_5_bits_r_exceptionVec_16 <= io_enq_req_5_bits_exceptionVec_16;
      io_enqLsq_req_5_bits_r_exceptionVec_17 <= io_enq_req_5_bits_exceptionVec_17;
      io_enqLsq_req_5_bits_r_exceptionVec_18 <= io_enq_req_5_bits_exceptionVec_18;
      io_enqLsq_req_5_bits_r_exceptionVec_19 <= io_enq_req_5_bits_exceptionVec_19;
      io_enqLsq_req_5_bits_r_exceptionVec_20 <= io_enq_req_5_bits_exceptionVec_20;
      io_enqLsq_req_5_bits_r_exceptionVec_21 <= io_enq_req_5_bits_exceptionVec_21;
      io_enqLsq_req_5_bits_r_exceptionVec_22 <= io_enq_req_5_bits_exceptionVec_22;
      io_enqLsq_req_5_bits_r_exceptionVec_23 <= io_enq_req_5_bits_exceptionVec_23;
      io_enqLsq_req_5_bits_r_trigger_backendHit_0 <=
        io_enq_req_5_bits_trigger_backendHit_0;
      io_enqLsq_req_5_bits_r_trigger_backendHit_1 <=
        io_enq_req_5_bits_trigger_backendHit_1;
      io_enqLsq_req_5_bits_r_trigger_backendHit_2 <=
        io_enq_req_5_bits_trigger_backendHit_2;
      io_enqLsq_req_5_bits_r_trigger_backendHit_3 <=
        io_enq_req_5_bits_trigger_backendHit_3;
      io_enqLsq_req_5_bits_r_trigger_backendCanFire_0 <=
        io_enq_req_5_bits_trigger_backendCanFire_0;
      io_enqLsq_req_5_bits_r_trigger_backendCanFire_1 <=
        io_enq_req_5_bits_trigger_backendCanFire_1;
      io_enqLsq_req_5_bits_r_trigger_backendCanFire_2 <=
        io_enq_req_5_bits_trigger_backendCanFire_2;
      io_enqLsq_req_5_bits_r_trigger_backendCanFire_3 <=
        io_enq_req_5_bits_trigger_backendCanFire_3;
      io_enqLsq_req_5_bits_r_fuOpType <= io_enq_req_5_bits_fuOpType;
      io_enqLsq_req_5_bits_r_uopIdx <= io_enq_req_5_bits_uopIdx;
      io_enqLsq_req_5_bits_r_lastUop <= io_enq_req_5_bits_lastUop;
      io_enqLsq_req_5_bits_r_robIdx_flag <= io_enq_req_5_bits_robIdx_flag;
      io_enqLsq_req_5_bits_r_robIdx_value <= io_enq_req_5_bits_robIdx_value;
      io_enqLsq_req_5_bits_r_numLsElem <= io_enq_req_5_bits_numLsElem;
      io_enqLsq_req_5_bits_lqIdx_r_value <= _io_enq_resp_5_lqIdx_new_ptr_value_T_1;
      io_enqLsq_req_5_bits_sqIdx_r_flag <= _io_enq_resp_5_sqIdx_new_ptr_T_1[6];
      io_enqLsq_req_5_bits_sqIdx_r_value <= _io_enq_resp_5_sqIdx_new_ptr_T_1[5:0];
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:235];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [7:0] i = 8'h0; i < 8'hEC; i += 8'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        lqPtr_flag = _RANDOM[8'h0][0];
        lqPtr_value = _RANDOM[8'h0][7:1];
        sqPtr_flag = _RANDOM[8'h0][8];
        sqPtr_value = _RANDOM[8'h0][14:9];
        lqCounter = _RANDOM[8'h0][21:15];
        sqCounter = _RANDOM[8'h0][28:22];
        t1_redirect = _RANDOM[8'h0][30];
        t2_redirect = _RANDOM[8'h0][31];
        t3_update = _RANDOM[8'h1][0];
        t3_lqCancelCnt_next_r = _RANDOM[8'h1][7:1];
        t3_sqCancelCnt_next_r = _RANDOM[8'h1][14:8];
        io_enq_canAccept_REG = _RANDOM[8'h1][15];
        REG_0 = _RANDOM[8'h1][17:16];
        REG_1 = _RANDOM[8'h1][19:18];
        REG_2 = _RANDOM[8'h1][21:20];
        REG_3 = _RANDOM[8'h1][23:22];
        REG_4 = _RANDOM[8'h1][25:24];
        REG_5 = _RANDOM[8'h1][27:26];
        io_enqLsq_req_0_valid_REG = _RANDOM[8'h1][28];
        io_enqLsq_req_0_bits_r_instr = {_RANDOM[8'h1][31:29], _RANDOM[8'h2][28:0]};
        io_enqLsq_req_0_bits_r_exceptionVec_0 = _RANDOM[8'h4][16];
        io_enqLsq_req_0_bits_r_exceptionVec_1 = _RANDOM[8'h4][17];
        io_enqLsq_req_0_bits_r_exceptionVec_2 = _RANDOM[8'h4][18];
        io_enqLsq_req_0_bits_r_exceptionVec_3 = _RANDOM[8'h4][19];
        io_enqLsq_req_0_bits_r_exceptionVec_4 = _RANDOM[8'h4][20];
        io_enqLsq_req_0_bits_r_exceptionVec_5 = _RANDOM[8'h4][21];
        io_enqLsq_req_0_bits_r_exceptionVec_6 = _RANDOM[8'h4][22];
        io_enqLsq_req_0_bits_r_exceptionVec_7 = _RANDOM[8'h4][23];
        io_enqLsq_req_0_bits_r_exceptionVec_8 = _RANDOM[8'h4][24];
        io_enqLsq_req_0_bits_r_exceptionVec_9 = _RANDOM[8'h4][25];
        io_enqLsq_req_0_bits_r_exceptionVec_10 = _RANDOM[8'h4][26];
        io_enqLsq_req_0_bits_r_exceptionVec_11 = _RANDOM[8'h4][27];
        io_enqLsq_req_0_bits_r_exceptionVec_12 = _RANDOM[8'h4][28];
        io_enqLsq_req_0_bits_r_exceptionVec_13 = _RANDOM[8'h4][29];
        io_enqLsq_req_0_bits_r_exceptionVec_14 = _RANDOM[8'h4][30];
        io_enqLsq_req_0_bits_r_exceptionVec_15 = _RANDOM[8'h4][31];
        io_enqLsq_req_0_bits_r_exceptionVec_16 = _RANDOM[8'h5][0];
        io_enqLsq_req_0_bits_r_exceptionVec_17 = _RANDOM[8'h5][1];
        io_enqLsq_req_0_bits_r_exceptionVec_18 = _RANDOM[8'h5][2];
        io_enqLsq_req_0_bits_r_exceptionVec_19 = _RANDOM[8'h5][3];
        io_enqLsq_req_0_bits_r_exceptionVec_20 = _RANDOM[8'h5][4];
        io_enqLsq_req_0_bits_r_exceptionVec_21 = _RANDOM[8'h5][5];
        io_enqLsq_req_0_bits_r_exceptionVec_22 = _RANDOM[8'h5][6];
        io_enqLsq_req_0_bits_r_exceptionVec_23 = _RANDOM[8'h5][7];
        io_enqLsq_req_0_bits_r_trigger_backendHit_0 = _RANDOM[8'h5][17];
        io_enqLsq_req_0_bits_r_trigger_backendHit_1 = _RANDOM[8'h5][18];
        io_enqLsq_req_0_bits_r_trigger_backendHit_2 = _RANDOM[8'h5][19];
        io_enqLsq_req_0_bits_r_trigger_backendHit_3 = _RANDOM[8'h5][20];
        io_enqLsq_req_0_bits_r_trigger_backendCanFire_0 = _RANDOM[8'h5][21];
        io_enqLsq_req_0_bits_r_trigger_backendCanFire_1 = _RANDOM[8'h5][22];
        io_enqLsq_req_0_bits_r_trigger_backendCanFire_2 = _RANDOM[8'h5][23];
        io_enqLsq_req_0_bits_r_trigger_backendCanFire_3 = _RANDOM[8'h5][24];
        io_enqLsq_req_0_bits_r_fuOpType = _RANDOM[8'h8][17:9];
        io_enqLsq_req_0_bits_r_uopIdx = _RANDOM[8'h10][30:24];
        io_enqLsq_req_0_bits_r_lastUop = _RANDOM[8'h11][1];
        io_enqLsq_req_0_bits_r_robIdx_flag = _RANDOM[8'h14][18];
        io_enqLsq_req_0_bits_r_robIdx_value = _RANDOM[8'h14][26:19];
        io_enqLsq_req_0_bits_r_numLsElem = _RANDOM[8'h28][9:5];
        io_enqLsq_req_0_bits_lqIdx_r_value = _RANDOM[8'h28][17:11];
        io_enqLsq_req_0_bits_sqIdx_r_flag = _RANDOM[8'h28][18];
        io_enqLsq_req_0_bits_sqIdx_r_value = _RANDOM[8'h28][24:19];
        io_enqLsq_req_1_valid_REG = _RANDOM[8'h28][25];
        io_enqLsq_req_1_bits_r_instr = {_RANDOM[8'h28][31:26], _RANDOM[8'h29][25:0]};
        io_enqLsq_req_1_bits_r_exceptionVec_0 = _RANDOM[8'h2B][13];
        io_enqLsq_req_1_bits_r_exceptionVec_1 = _RANDOM[8'h2B][14];
        io_enqLsq_req_1_bits_r_exceptionVec_2 = _RANDOM[8'h2B][15];
        io_enqLsq_req_1_bits_r_exceptionVec_3 = _RANDOM[8'h2B][16];
        io_enqLsq_req_1_bits_r_exceptionVec_4 = _RANDOM[8'h2B][17];
        io_enqLsq_req_1_bits_r_exceptionVec_5 = _RANDOM[8'h2B][18];
        io_enqLsq_req_1_bits_r_exceptionVec_6 = _RANDOM[8'h2B][19];
        io_enqLsq_req_1_bits_r_exceptionVec_7 = _RANDOM[8'h2B][20];
        io_enqLsq_req_1_bits_r_exceptionVec_8 = _RANDOM[8'h2B][21];
        io_enqLsq_req_1_bits_r_exceptionVec_9 = _RANDOM[8'h2B][22];
        io_enqLsq_req_1_bits_r_exceptionVec_10 = _RANDOM[8'h2B][23];
        io_enqLsq_req_1_bits_r_exceptionVec_11 = _RANDOM[8'h2B][24];
        io_enqLsq_req_1_bits_r_exceptionVec_12 = _RANDOM[8'h2B][25];
        io_enqLsq_req_1_bits_r_exceptionVec_13 = _RANDOM[8'h2B][26];
        io_enqLsq_req_1_bits_r_exceptionVec_14 = _RANDOM[8'h2B][27];
        io_enqLsq_req_1_bits_r_exceptionVec_15 = _RANDOM[8'h2B][28];
        io_enqLsq_req_1_bits_r_exceptionVec_16 = _RANDOM[8'h2B][29];
        io_enqLsq_req_1_bits_r_exceptionVec_17 = _RANDOM[8'h2B][30];
        io_enqLsq_req_1_bits_r_exceptionVec_18 = _RANDOM[8'h2B][31];
        io_enqLsq_req_1_bits_r_exceptionVec_19 = _RANDOM[8'h2C][0];
        io_enqLsq_req_1_bits_r_exceptionVec_20 = _RANDOM[8'h2C][1];
        io_enqLsq_req_1_bits_r_exceptionVec_21 = _RANDOM[8'h2C][2];
        io_enqLsq_req_1_bits_r_exceptionVec_22 = _RANDOM[8'h2C][3];
        io_enqLsq_req_1_bits_r_exceptionVec_23 = _RANDOM[8'h2C][4];
        io_enqLsq_req_1_bits_r_trigger_backendHit_0 = _RANDOM[8'h2C][14];
        io_enqLsq_req_1_bits_r_trigger_backendHit_1 = _RANDOM[8'h2C][15];
        io_enqLsq_req_1_bits_r_trigger_backendHit_2 = _RANDOM[8'h2C][16];
        io_enqLsq_req_1_bits_r_trigger_backendHit_3 = _RANDOM[8'h2C][17];
        io_enqLsq_req_1_bits_r_trigger_backendCanFire_0 = _RANDOM[8'h2C][18];
        io_enqLsq_req_1_bits_r_trigger_backendCanFire_1 = _RANDOM[8'h2C][19];
        io_enqLsq_req_1_bits_r_trigger_backendCanFire_2 = _RANDOM[8'h2C][20];
        io_enqLsq_req_1_bits_r_trigger_backendCanFire_3 = _RANDOM[8'h2C][21];
        io_enqLsq_req_1_bits_r_fuOpType = _RANDOM[8'h2F][14:6];
        io_enqLsq_req_1_bits_r_uopIdx = _RANDOM[8'h37][27:21];
        io_enqLsq_req_1_bits_r_lastUop = _RANDOM[8'h37][30];
        io_enqLsq_req_1_bits_r_robIdx_flag = _RANDOM[8'h3B][15];
        io_enqLsq_req_1_bits_r_robIdx_value = _RANDOM[8'h3B][23:16];
        io_enqLsq_req_1_bits_r_numLsElem = _RANDOM[8'h4F][6:2];
        io_enqLsq_req_1_bits_lqIdx_r_value = _RANDOM[8'h4F][14:8];
        io_enqLsq_req_1_bits_sqIdx_r_flag = _RANDOM[8'h4F][15];
        io_enqLsq_req_1_bits_sqIdx_r_value = _RANDOM[8'h4F][21:16];
        io_enqLsq_req_2_valid_REG = _RANDOM[8'h4F][22];
        io_enqLsq_req_2_bits_r_instr = {_RANDOM[8'h4F][31:23], _RANDOM[8'h50][22:0]};
        io_enqLsq_req_2_bits_r_exceptionVec_0 = _RANDOM[8'h52][10];
        io_enqLsq_req_2_bits_r_exceptionVec_1 = _RANDOM[8'h52][11];
        io_enqLsq_req_2_bits_r_exceptionVec_2 = _RANDOM[8'h52][12];
        io_enqLsq_req_2_bits_r_exceptionVec_3 = _RANDOM[8'h52][13];
        io_enqLsq_req_2_bits_r_exceptionVec_4 = _RANDOM[8'h52][14];
        io_enqLsq_req_2_bits_r_exceptionVec_5 = _RANDOM[8'h52][15];
        io_enqLsq_req_2_bits_r_exceptionVec_6 = _RANDOM[8'h52][16];
        io_enqLsq_req_2_bits_r_exceptionVec_7 = _RANDOM[8'h52][17];
        io_enqLsq_req_2_bits_r_exceptionVec_8 = _RANDOM[8'h52][18];
        io_enqLsq_req_2_bits_r_exceptionVec_9 = _RANDOM[8'h52][19];
        io_enqLsq_req_2_bits_r_exceptionVec_10 = _RANDOM[8'h52][20];
        io_enqLsq_req_2_bits_r_exceptionVec_11 = _RANDOM[8'h52][21];
        io_enqLsq_req_2_bits_r_exceptionVec_12 = _RANDOM[8'h52][22];
        io_enqLsq_req_2_bits_r_exceptionVec_13 = _RANDOM[8'h52][23];
        io_enqLsq_req_2_bits_r_exceptionVec_14 = _RANDOM[8'h52][24];
        io_enqLsq_req_2_bits_r_exceptionVec_15 = _RANDOM[8'h52][25];
        io_enqLsq_req_2_bits_r_exceptionVec_16 = _RANDOM[8'h52][26];
        io_enqLsq_req_2_bits_r_exceptionVec_17 = _RANDOM[8'h52][27];
        io_enqLsq_req_2_bits_r_exceptionVec_18 = _RANDOM[8'h52][28];
        io_enqLsq_req_2_bits_r_exceptionVec_19 = _RANDOM[8'h52][29];
        io_enqLsq_req_2_bits_r_exceptionVec_20 = _RANDOM[8'h52][30];
        io_enqLsq_req_2_bits_r_exceptionVec_21 = _RANDOM[8'h52][31];
        io_enqLsq_req_2_bits_r_exceptionVec_22 = _RANDOM[8'h53][0];
        io_enqLsq_req_2_bits_r_exceptionVec_23 = _RANDOM[8'h53][1];
        io_enqLsq_req_2_bits_r_trigger_backendHit_0 = _RANDOM[8'h53][11];
        io_enqLsq_req_2_bits_r_trigger_backendHit_1 = _RANDOM[8'h53][12];
        io_enqLsq_req_2_bits_r_trigger_backendHit_2 = _RANDOM[8'h53][13];
        io_enqLsq_req_2_bits_r_trigger_backendHit_3 = _RANDOM[8'h53][14];
        io_enqLsq_req_2_bits_r_trigger_backendCanFire_0 = _RANDOM[8'h53][15];
        io_enqLsq_req_2_bits_r_trigger_backendCanFire_1 = _RANDOM[8'h53][16];
        io_enqLsq_req_2_bits_r_trigger_backendCanFire_2 = _RANDOM[8'h53][17];
        io_enqLsq_req_2_bits_r_trigger_backendCanFire_3 = _RANDOM[8'h53][18];
        io_enqLsq_req_2_bits_r_fuOpType = _RANDOM[8'h56][11:3];
        io_enqLsq_req_2_bits_r_uopIdx = _RANDOM[8'h5E][24:18];
        io_enqLsq_req_2_bits_r_lastUop = _RANDOM[8'h5E][27];
        io_enqLsq_req_2_bits_r_robIdx_flag = _RANDOM[8'h62][12];
        io_enqLsq_req_2_bits_r_robIdx_value = _RANDOM[8'h62][20:13];
        io_enqLsq_req_2_bits_r_numLsElem = {_RANDOM[8'h75][31], _RANDOM[8'h76][3:0]};
        io_enqLsq_req_2_bits_lqIdx_r_value = _RANDOM[8'h76][11:5];
        io_enqLsq_req_2_bits_sqIdx_r_flag = _RANDOM[8'h76][12];
        io_enqLsq_req_2_bits_sqIdx_r_value = _RANDOM[8'h76][18:13];
        io_enqLsq_req_3_valid_REG = _RANDOM[8'h76][19];
        io_enqLsq_req_3_bits_r_instr = {_RANDOM[8'h76][31:20], _RANDOM[8'h77][19:0]};
        io_enqLsq_req_3_bits_r_exceptionVec_0 = _RANDOM[8'h79][7];
        io_enqLsq_req_3_bits_r_exceptionVec_1 = _RANDOM[8'h79][8];
        io_enqLsq_req_3_bits_r_exceptionVec_2 = _RANDOM[8'h79][9];
        io_enqLsq_req_3_bits_r_exceptionVec_3 = _RANDOM[8'h79][10];
        io_enqLsq_req_3_bits_r_exceptionVec_4 = _RANDOM[8'h79][11];
        io_enqLsq_req_3_bits_r_exceptionVec_5 = _RANDOM[8'h79][12];
        io_enqLsq_req_3_bits_r_exceptionVec_6 = _RANDOM[8'h79][13];
        io_enqLsq_req_3_bits_r_exceptionVec_7 = _RANDOM[8'h79][14];
        io_enqLsq_req_3_bits_r_exceptionVec_8 = _RANDOM[8'h79][15];
        io_enqLsq_req_3_bits_r_exceptionVec_9 = _RANDOM[8'h79][16];
        io_enqLsq_req_3_bits_r_exceptionVec_10 = _RANDOM[8'h79][17];
        io_enqLsq_req_3_bits_r_exceptionVec_11 = _RANDOM[8'h79][18];
        io_enqLsq_req_3_bits_r_exceptionVec_12 = _RANDOM[8'h79][19];
        io_enqLsq_req_3_bits_r_exceptionVec_13 = _RANDOM[8'h79][20];
        io_enqLsq_req_3_bits_r_exceptionVec_14 = _RANDOM[8'h79][21];
        io_enqLsq_req_3_bits_r_exceptionVec_15 = _RANDOM[8'h79][22];
        io_enqLsq_req_3_bits_r_exceptionVec_16 = _RANDOM[8'h79][23];
        io_enqLsq_req_3_bits_r_exceptionVec_17 = _RANDOM[8'h79][24];
        io_enqLsq_req_3_bits_r_exceptionVec_18 = _RANDOM[8'h79][25];
        io_enqLsq_req_3_bits_r_exceptionVec_19 = _RANDOM[8'h79][26];
        io_enqLsq_req_3_bits_r_exceptionVec_20 = _RANDOM[8'h79][27];
        io_enqLsq_req_3_bits_r_exceptionVec_21 = _RANDOM[8'h79][28];
        io_enqLsq_req_3_bits_r_exceptionVec_22 = _RANDOM[8'h79][29];
        io_enqLsq_req_3_bits_r_exceptionVec_23 = _RANDOM[8'h79][30];
        io_enqLsq_req_3_bits_r_trigger_backendHit_0 = _RANDOM[8'h7A][8];
        io_enqLsq_req_3_bits_r_trigger_backendHit_1 = _RANDOM[8'h7A][9];
        io_enqLsq_req_3_bits_r_trigger_backendHit_2 = _RANDOM[8'h7A][10];
        io_enqLsq_req_3_bits_r_trigger_backendHit_3 = _RANDOM[8'h7A][11];
        io_enqLsq_req_3_bits_r_trigger_backendCanFire_0 = _RANDOM[8'h7A][12];
        io_enqLsq_req_3_bits_r_trigger_backendCanFire_1 = _RANDOM[8'h7A][13];
        io_enqLsq_req_3_bits_r_trigger_backendCanFire_2 = _RANDOM[8'h7A][14];
        io_enqLsq_req_3_bits_r_trigger_backendCanFire_3 = _RANDOM[8'h7A][15];
        io_enqLsq_req_3_bits_r_fuOpType = _RANDOM[8'h7D][8:0];
        io_enqLsq_req_3_bits_r_uopIdx = _RANDOM[8'h85][21:15];
        io_enqLsq_req_3_bits_r_lastUop = _RANDOM[8'h85][24];
        io_enqLsq_req_3_bits_r_robIdx_flag = _RANDOM[8'h89][9];
        io_enqLsq_req_3_bits_r_robIdx_value = _RANDOM[8'h89][17:10];
        io_enqLsq_req_3_bits_r_numLsElem = {_RANDOM[8'h9C][31:28], _RANDOM[8'h9D][0]};
        io_enqLsq_req_3_bits_lqIdx_r_value = _RANDOM[8'h9D][8:2];
        io_enqLsq_req_3_bits_sqIdx_r_flag = _RANDOM[8'h9D][9];
        io_enqLsq_req_3_bits_sqIdx_r_value = _RANDOM[8'h9D][15:10];
        io_enqLsq_req_4_valid_REG = _RANDOM[8'h9D][16];
        io_enqLsq_req_4_bits_r_instr = {_RANDOM[8'h9D][31:17], _RANDOM[8'h9E][16:0]};
        io_enqLsq_req_4_bits_r_exceptionVec_0 = _RANDOM[8'hA0][4];
        io_enqLsq_req_4_bits_r_exceptionVec_1 = _RANDOM[8'hA0][5];
        io_enqLsq_req_4_bits_r_exceptionVec_2 = _RANDOM[8'hA0][6];
        io_enqLsq_req_4_bits_r_exceptionVec_3 = _RANDOM[8'hA0][7];
        io_enqLsq_req_4_bits_r_exceptionVec_4 = _RANDOM[8'hA0][8];
        io_enqLsq_req_4_bits_r_exceptionVec_5 = _RANDOM[8'hA0][9];
        io_enqLsq_req_4_bits_r_exceptionVec_6 = _RANDOM[8'hA0][10];
        io_enqLsq_req_4_bits_r_exceptionVec_7 = _RANDOM[8'hA0][11];
        io_enqLsq_req_4_bits_r_exceptionVec_8 = _RANDOM[8'hA0][12];
        io_enqLsq_req_4_bits_r_exceptionVec_9 = _RANDOM[8'hA0][13];
        io_enqLsq_req_4_bits_r_exceptionVec_10 = _RANDOM[8'hA0][14];
        io_enqLsq_req_4_bits_r_exceptionVec_11 = _RANDOM[8'hA0][15];
        io_enqLsq_req_4_bits_r_exceptionVec_12 = _RANDOM[8'hA0][16];
        io_enqLsq_req_4_bits_r_exceptionVec_13 = _RANDOM[8'hA0][17];
        io_enqLsq_req_4_bits_r_exceptionVec_14 = _RANDOM[8'hA0][18];
        io_enqLsq_req_4_bits_r_exceptionVec_15 = _RANDOM[8'hA0][19];
        io_enqLsq_req_4_bits_r_exceptionVec_16 = _RANDOM[8'hA0][20];
        io_enqLsq_req_4_bits_r_exceptionVec_17 = _RANDOM[8'hA0][21];
        io_enqLsq_req_4_bits_r_exceptionVec_18 = _RANDOM[8'hA0][22];
        io_enqLsq_req_4_bits_r_exceptionVec_19 = _RANDOM[8'hA0][23];
        io_enqLsq_req_4_bits_r_exceptionVec_20 = _RANDOM[8'hA0][24];
        io_enqLsq_req_4_bits_r_exceptionVec_21 = _RANDOM[8'hA0][25];
        io_enqLsq_req_4_bits_r_exceptionVec_22 = _RANDOM[8'hA0][26];
        io_enqLsq_req_4_bits_r_exceptionVec_23 = _RANDOM[8'hA0][27];
        io_enqLsq_req_4_bits_r_trigger_backendHit_0 = _RANDOM[8'hA1][5];
        io_enqLsq_req_4_bits_r_trigger_backendHit_1 = _RANDOM[8'hA1][6];
        io_enqLsq_req_4_bits_r_trigger_backendHit_2 = _RANDOM[8'hA1][7];
        io_enqLsq_req_4_bits_r_trigger_backendHit_3 = _RANDOM[8'hA1][8];
        io_enqLsq_req_4_bits_r_trigger_backendCanFire_0 = _RANDOM[8'hA1][9];
        io_enqLsq_req_4_bits_r_trigger_backendCanFire_1 = _RANDOM[8'hA1][10];
        io_enqLsq_req_4_bits_r_trigger_backendCanFire_2 = _RANDOM[8'hA1][11];
        io_enqLsq_req_4_bits_r_trigger_backendCanFire_3 = _RANDOM[8'hA1][12];
        io_enqLsq_req_4_bits_r_fuOpType = {_RANDOM[8'hA3][31:29], _RANDOM[8'hA4][5:0]};
        io_enqLsq_req_4_bits_r_uopIdx = _RANDOM[8'hAC][18:12];
        io_enqLsq_req_4_bits_r_lastUop = _RANDOM[8'hAC][21];
        io_enqLsq_req_4_bits_r_robIdx_flag = _RANDOM[8'hB0][6];
        io_enqLsq_req_4_bits_r_robIdx_value = _RANDOM[8'hB0][14:7];
        io_enqLsq_req_4_bits_r_numLsElem = _RANDOM[8'hC3][29:25];
        io_enqLsq_req_4_bits_lqIdx_r_value = {_RANDOM[8'hC3][31], _RANDOM[8'hC4][5:0]};
        io_enqLsq_req_4_bits_sqIdx_r_flag = _RANDOM[8'hC4][6];
        io_enqLsq_req_4_bits_sqIdx_r_value = _RANDOM[8'hC4][12:7];
        io_enqLsq_req_5_valid_REG = _RANDOM[8'hC4][13];
        io_enqLsq_req_5_bits_r_instr = {_RANDOM[8'hC4][31:14], _RANDOM[8'hC5][13:0]};
        io_enqLsq_req_5_bits_r_exceptionVec_0 = _RANDOM[8'hC7][1];
        io_enqLsq_req_5_bits_r_exceptionVec_1 = _RANDOM[8'hC7][2];
        io_enqLsq_req_5_bits_r_exceptionVec_2 = _RANDOM[8'hC7][3];
        io_enqLsq_req_5_bits_r_exceptionVec_3 = _RANDOM[8'hC7][4];
        io_enqLsq_req_5_bits_r_exceptionVec_4 = _RANDOM[8'hC7][5];
        io_enqLsq_req_5_bits_r_exceptionVec_5 = _RANDOM[8'hC7][6];
        io_enqLsq_req_5_bits_r_exceptionVec_6 = _RANDOM[8'hC7][7];
        io_enqLsq_req_5_bits_r_exceptionVec_7 = _RANDOM[8'hC7][8];
        io_enqLsq_req_5_bits_r_exceptionVec_8 = _RANDOM[8'hC7][9];
        io_enqLsq_req_5_bits_r_exceptionVec_9 = _RANDOM[8'hC7][10];
        io_enqLsq_req_5_bits_r_exceptionVec_10 = _RANDOM[8'hC7][11];
        io_enqLsq_req_5_bits_r_exceptionVec_11 = _RANDOM[8'hC7][12];
        io_enqLsq_req_5_bits_r_exceptionVec_12 = _RANDOM[8'hC7][13];
        io_enqLsq_req_5_bits_r_exceptionVec_13 = _RANDOM[8'hC7][14];
        io_enqLsq_req_5_bits_r_exceptionVec_14 = _RANDOM[8'hC7][15];
        io_enqLsq_req_5_bits_r_exceptionVec_15 = _RANDOM[8'hC7][16];
        io_enqLsq_req_5_bits_r_exceptionVec_16 = _RANDOM[8'hC7][17];
        io_enqLsq_req_5_bits_r_exceptionVec_17 = _RANDOM[8'hC7][18];
        io_enqLsq_req_5_bits_r_exceptionVec_18 = _RANDOM[8'hC7][19];
        io_enqLsq_req_5_bits_r_exceptionVec_19 = _RANDOM[8'hC7][20];
        io_enqLsq_req_5_bits_r_exceptionVec_20 = _RANDOM[8'hC7][21];
        io_enqLsq_req_5_bits_r_exceptionVec_21 = _RANDOM[8'hC7][22];
        io_enqLsq_req_5_bits_r_exceptionVec_22 = _RANDOM[8'hC7][23];
        io_enqLsq_req_5_bits_r_exceptionVec_23 = _RANDOM[8'hC7][24];
        io_enqLsq_req_5_bits_r_trigger_backendHit_0 = _RANDOM[8'hC8][2];
        io_enqLsq_req_5_bits_r_trigger_backendHit_1 = _RANDOM[8'hC8][3];
        io_enqLsq_req_5_bits_r_trigger_backendHit_2 = _RANDOM[8'hC8][4];
        io_enqLsq_req_5_bits_r_trigger_backendHit_3 = _RANDOM[8'hC8][5];
        io_enqLsq_req_5_bits_r_trigger_backendCanFire_0 = _RANDOM[8'hC8][6];
        io_enqLsq_req_5_bits_r_trigger_backendCanFire_1 = _RANDOM[8'hC8][7];
        io_enqLsq_req_5_bits_r_trigger_backendCanFire_2 = _RANDOM[8'hC8][8];
        io_enqLsq_req_5_bits_r_trigger_backendCanFire_3 = _RANDOM[8'hC8][9];
        io_enqLsq_req_5_bits_r_fuOpType = {_RANDOM[8'hCA][31:26], _RANDOM[8'hCB][2:0]};
        io_enqLsq_req_5_bits_r_uopIdx = _RANDOM[8'hD3][15:9];
        io_enqLsq_req_5_bits_r_lastUop = _RANDOM[8'hD3][18];
        io_enqLsq_req_5_bits_r_robIdx_flag = _RANDOM[8'hD7][3];
        io_enqLsq_req_5_bits_r_robIdx_value = _RANDOM[8'hD7][11:4];
        io_enqLsq_req_5_bits_r_numLsElem = _RANDOM[8'hEA][26:22];
        io_enqLsq_req_5_bits_lqIdx_r_value = {_RANDOM[8'hEA][31:28], _RANDOM[8'hEB][2:0]};
        io_enqLsq_req_5_bits_sqIdx_r_flag = _RANDOM[8'hEB][3];
        io_enqLsq_req_5_bits_sqIdx_r_value = _RANDOM[8'hEB][9:4];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        lqPtr_flag = 1'h0;
        lqPtr_value = 7'h0;
        sqPtr_flag = 1'h0;
        sqPtr_value = 6'h0;
        lqCounter = 7'h48;
        sqCounter = 7'h40;
        t3_lqCancelCnt_next_r = 7'h0;
        t3_sqCancelCnt_next_r = 7'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_enq_canAccept = io_enq_canAccept_REG;
  assign io_enq_resp_0_lqIdx_flag = io_enq_resp_0_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_0_lqIdx_value = _io_enq_resp_0_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_0_sqIdx_flag = sqPtr_flag;
  assign io_enq_resp_0_sqIdx_value = sqPtr_value;
  assign io_enq_resp_1_lqIdx_flag = io_enq_resp_1_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_1_lqIdx_value = _io_enq_resp_1_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_1_sqIdx_flag = _io_enq_resp_1_sqIdx_new_ptr_T_1[6];
  assign io_enq_resp_1_sqIdx_value = _io_enq_resp_1_sqIdx_new_ptr_T_1[5:0];
  assign io_enq_resp_2_lqIdx_flag = io_enq_resp_2_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_2_lqIdx_value = _io_enq_resp_2_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_2_sqIdx_flag = _io_enq_resp_2_sqIdx_new_ptr_T_1[6];
  assign io_enq_resp_2_sqIdx_value = _io_enq_resp_2_sqIdx_new_ptr_T_1[5:0];
  assign io_enq_resp_3_lqIdx_flag = io_enq_resp_3_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_3_lqIdx_value = _io_enq_resp_3_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_3_sqIdx_flag = _io_enq_resp_3_sqIdx_new_ptr_T_1[6];
  assign io_enq_resp_3_sqIdx_value = _io_enq_resp_3_sqIdx_new_ptr_T_1[5:0];
  assign io_enq_resp_4_lqIdx_flag = io_enq_resp_4_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_4_lqIdx_value = _io_enq_resp_4_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_4_sqIdx_flag = _io_enq_resp_4_sqIdx_new_ptr_T_1[6];
  assign io_enq_resp_4_sqIdx_value = _io_enq_resp_4_sqIdx_new_ptr_T_1[5:0];
  assign io_enq_resp_5_lqIdx_flag = io_enq_resp_5_lqIdx_reverse_flag ^ lqPtr_flag;
  assign io_enq_resp_5_lqIdx_value = _io_enq_resp_5_lqIdx_new_ptr_value_T_1;
  assign io_enq_resp_5_sqIdx_flag = _io_enq_resp_5_sqIdx_new_ptr_T_1[6];
  assign io_enq_resp_5_sqIdx_value = _io_enq_resp_5_sqIdx_new_ptr_T_1[5:0];
  assign io_lqFreeCount = lqCounter;
  assign io_sqFreeCount = sqCounter;
  assign io_enqLsq_needAlloc_0 = REG_0;
  assign io_enqLsq_needAlloc_1 = REG_1;
  assign io_enqLsq_needAlloc_2 = REG_2;
  assign io_enqLsq_needAlloc_3 = REG_3;
  assign io_enqLsq_needAlloc_4 = REG_4;
  assign io_enqLsq_needAlloc_5 = REG_5;
  assign io_enqLsq_req_0_valid = io_enqLsq_req_0_valid_REG;
  assign io_enqLsq_req_0_bits_instr = io_enqLsq_req_0_bits_r_instr;
  assign io_enqLsq_req_0_bits_exceptionVec_0 = io_enqLsq_req_0_bits_r_exceptionVec_0;
  assign io_enqLsq_req_0_bits_exceptionVec_1 = io_enqLsq_req_0_bits_r_exceptionVec_1;
  assign io_enqLsq_req_0_bits_exceptionVec_2 = io_enqLsq_req_0_bits_r_exceptionVec_2;
  assign io_enqLsq_req_0_bits_exceptionVec_3 = io_enqLsq_req_0_bits_r_exceptionVec_3;
  assign io_enqLsq_req_0_bits_exceptionVec_4 = io_enqLsq_req_0_bits_r_exceptionVec_4;
  assign io_enqLsq_req_0_bits_exceptionVec_5 = io_enqLsq_req_0_bits_r_exceptionVec_5;
  assign io_enqLsq_req_0_bits_exceptionVec_6 = io_enqLsq_req_0_bits_r_exceptionVec_6;
  assign io_enqLsq_req_0_bits_exceptionVec_7 = io_enqLsq_req_0_bits_r_exceptionVec_7;
  assign io_enqLsq_req_0_bits_exceptionVec_8 = io_enqLsq_req_0_bits_r_exceptionVec_8;
  assign io_enqLsq_req_0_bits_exceptionVec_9 = io_enqLsq_req_0_bits_r_exceptionVec_9;
  assign io_enqLsq_req_0_bits_exceptionVec_10 = io_enqLsq_req_0_bits_r_exceptionVec_10;
  assign io_enqLsq_req_0_bits_exceptionVec_11 = io_enqLsq_req_0_bits_r_exceptionVec_11;
  assign io_enqLsq_req_0_bits_exceptionVec_12 = io_enqLsq_req_0_bits_r_exceptionVec_12;
  assign io_enqLsq_req_0_bits_exceptionVec_13 = io_enqLsq_req_0_bits_r_exceptionVec_13;
  assign io_enqLsq_req_0_bits_exceptionVec_14 = io_enqLsq_req_0_bits_r_exceptionVec_14;
  assign io_enqLsq_req_0_bits_exceptionVec_15 = io_enqLsq_req_0_bits_r_exceptionVec_15;
  assign io_enqLsq_req_0_bits_exceptionVec_16 = io_enqLsq_req_0_bits_r_exceptionVec_16;
  assign io_enqLsq_req_0_bits_exceptionVec_17 = io_enqLsq_req_0_bits_r_exceptionVec_17;
  assign io_enqLsq_req_0_bits_exceptionVec_18 = io_enqLsq_req_0_bits_r_exceptionVec_18;
  assign io_enqLsq_req_0_bits_exceptionVec_19 = io_enqLsq_req_0_bits_r_exceptionVec_19;
  assign io_enqLsq_req_0_bits_exceptionVec_20 = io_enqLsq_req_0_bits_r_exceptionVec_20;
  assign io_enqLsq_req_0_bits_exceptionVec_21 = io_enqLsq_req_0_bits_r_exceptionVec_21;
  assign io_enqLsq_req_0_bits_exceptionVec_22 = io_enqLsq_req_0_bits_r_exceptionVec_22;
  assign io_enqLsq_req_0_bits_exceptionVec_23 = io_enqLsq_req_0_bits_r_exceptionVec_23;
  assign io_enqLsq_req_0_bits_trigger_backendHit_0 =
    io_enqLsq_req_0_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_0_bits_trigger_backendHit_1 =
    io_enqLsq_req_0_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_0_bits_trigger_backendHit_2 =
    io_enqLsq_req_0_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_0_bits_trigger_backendHit_3 =
    io_enqLsq_req_0_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_0_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_0_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_0_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_0_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_0_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_0_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_0_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_0_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_0_bits_fuOpType = io_enqLsq_req_0_bits_r_fuOpType;
  assign io_enqLsq_req_0_bits_uopIdx = io_enqLsq_req_0_bits_r_uopIdx;
  assign io_enqLsq_req_0_bits_lastUop = io_enqLsq_req_0_bits_r_lastUop;
  assign io_enqLsq_req_0_bits_robIdx_flag = io_enqLsq_req_0_bits_r_robIdx_flag;
  assign io_enqLsq_req_0_bits_robIdx_value = io_enqLsq_req_0_bits_r_robIdx_value;
  assign io_enqLsq_req_0_bits_lqIdx_value = io_enqLsq_req_0_bits_lqIdx_r_value;
  assign io_enqLsq_req_0_bits_sqIdx_flag = io_enqLsq_req_0_bits_sqIdx_r_flag;
  assign io_enqLsq_req_0_bits_sqIdx_value = io_enqLsq_req_0_bits_sqIdx_r_value;
  assign io_enqLsq_req_0_bits_numLsElem = io_enqLsq_req_0_bits_r_numLsElem;
  assign io_enqLsq_req_1_valid = io_enqLsq_req_1_valid_REG;
  assign io_enqLsq_req_1_bits_instr = io_enqLsq_req_1_bits_r_instr;
  assign io_enqLsq_req_1_bits_exceptionVec_0 = io_enqLsq_req_1_bits_r_exceptionVec_0;
  assign io_enqLsq_req_1_bits_exceptionVec_1 = io_enqLsq_req_1_bits_r_exceptionVec_1;
  assign io_enqLsq_req_1_bits_exceptionVec_2 = io_enqLsq_req_1_bits_r_exceptionVec_2;
  assign io_enqLsq_req_1_bits_exceptionVec_3 = io_enqLsq_req_1_bits_r_exceptionVec_3;
  assign io_enqLsq_req_1_bits_exceptionVec_4 = io_enqLsq_req_1_bits_r_exceptionVec_4;
  assign io_enqLsq_req_1_bits_exceptionVec_5 = io_enqLsq_req_1_bits_r_exceptionVec_5;
  assign io_enqLsq_req_1_bits_exceptionVec_6 = io_enqLsq_req_1_bits_r_exceptionVec_6;
  assign io_enqLsq_req_1_bits_exceptionVec_7 = io_enqLsq_req_1_bits_r_exceptionVec_7;
  assign io_enqLsq_req_1_bits_exceptionVec_8 = io_enqLsq_req_1_bits_r_exceptionVec_8;
  assign io_enqLsq_req_1_bits_exceptionVec_9 = io_enqLsq_req_1_bits_r_exceptionVec_9;
  assign io_enqLsq_req_1_bits_exceptionVec_10 = io_enqLsq_req_1_bits_r_exceptionVec_10;
  assign io_enqLsq_req_1_bits_exceptionVec_11 = io_enqLsq_req_1_bits_r_exceptionVec_11;
  assign io_enqLsq_req_1_bits_exceptionVec_12 = io_enqLsq_req_1_bits_r_exceptionVec_12;
  assign io_enqLsq_req_1_bits_exceptionVec_13 = io_enqLsq_req_1_bits_r_exceptionVec_13;
  assign io_enqLsq_req_1_bits_exceptionVec_14 = io_enqLsq_req_1_bits_r_exceptionVec_14;
  assign io_enqLsq_req_1_bits_exceptionVec_15 = io_enqLsq_req_1_bits_r_exceptionVec_15;
  assign io_enqLsq_req_1_bits_exceptionVec_16 = io_enqLsq_req_1_bits_r_exceptionVec_16;
  assign io_enqLsq_req_1_bits_exceptionVec_17 = io_enqLsq_req_1_bits_r_exceptionVec_17;
  assign io_enqLsq_req_1_bits_exceptionVec_18 = io_enqLsq_req_1_bits_r_exceptionVec_18;
  assign io_enqLsq_req_1_bits_exceptionVec_19 = io_enqLsq_req_1_bits_r_exceptionVec_19;
  assign io_enqLsq_req_1_bits_exceptionVec_20 = io_enqLsq_req_1_bits_r_exceptionVec_20;
  assign io_enqLsq_req_1_bits_exceptionVec_21 = io_enqLsq_req_1_bits_r_exceptionVec_21;
  assign io_enqLsq_req_1_bits_exceptionVec_22 = io_enqLsq_req_1_bits_r_exceptionVec_22;
  assign io_enqLsq_req_1_bits_exceptionVec_23 = io_enqLsq_req_1_bits_r_exceptionVec_23;
  assign io_enqLsq_req_1_bits_trigger_backendHit_0 =
    io_enqLsq_req_1_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_1_bits_trigger_backendHit_1 =
    io_enqLsq_req_1_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_1_bits_trigger_backendHit_2 =
    io_enqLsq_req_1_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_1_bits_trigger_backendHit_3 =
    io_enqLsq_req_1_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_1_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_1_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_1_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_1_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_1_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_1_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_1_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_1_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_1_bits_fuOpType = io_enqLsq_req_1_bits_r_fuOpType;
  assign io_enqLsq_req_1_bits_uopIdx = io_enqLsq_req_1_bits_r_uopIdx;
  assign io_enqLsq_req_1_bits_lastUop = io_enqLsq_req_1_bits_r_lastUop;
  assign io_enqLsq_req_1_bits_robIdx_flag = io_enqLsq_req_1_bits_r_robIdx_flag;
  assign io_enqLsq_req_1_bits_robIdx_value = io_enqLsq_req_1_bits_r_robIdx_value;
  assign io_enqLsq_req_1_bits_lqIdx_value = io_enqLsq_req_1_bits_lqIdx_r_value;
  assign io_enqLsq_req_1_bits_sqIdx_flag = io_enqLsq_req_1_bits_sqIdx_r_flag;
  assign io_enqLsq_req_1_bits_sqIdx_value = io_enqLsq_req_1_bits_sqIdx_r_value;
  assign io_enqLsq_req_1_bits_numLsElem = io_enqLsq_req_1_bits_r_numLsElem;
  assign io_enqLsq_req_2_valid = io_enqLsq_req_2_valid_REG;
  assign io_enqLsq_req_2_bits_instr = io_enqLsq_req_2_bits_r_instr;
  assign io_enqLsq_req_2_bits_exceptionVec_0 = io_enqLsq_req_2_bits_r_exceptionVec_0;
  assign io_enqLsq_req_2_bits_exceptionVec_1 = io_enqLsq_req_2_bits_r_exceptionVec_1;
  assign io_enqLsq_req_2_bits_exceptionVec_2 = io_enqLsq_req_2_bits_r_exceptionVec_2;
  assign io_enqLsq_req_2_bits_exceptionVec_3 = io_enqLsq_req_2_bits_r_exceptionVec_3;
  assign io_enqLsq_req_2_bits_exceptionVec_4 = io_enqLsq_req_2_bits_r_exceptionVec_4;
  assign io_enqLsq_req_2_bits_exceptionVec_5 = io_enqLsq_req_2_bits_r_exceptionVec_5;
  assign io_enqLsq_req_2_bits_exceptionVec_6 = io_enqLsq_req_2_bits_r_exceptionVec_6;
  assign io_enqLsq_req_2_bits_exceptionVec_7 = io_enqLsq_req_2_bits_r_exceptionVec_7;
  assign io_enqLsq_req_2_bits_exceptionVec_8 = io_enqLsq_req_2_bits_r_exceptionVec_8;
  assign io_enqLsq_req_2_bits_exceptionVec_9 = io_enqLsq_req_2_bits_r_exceptionVec_9;
  assign io_enqLsq_req_2_bits_exceptionVec_10 = io_enqLsq_req_2_bits_r_exceptionVec_10;
  assign io_enqLsq_req_2_bits_exceptionVec_11 = io_enqLsq_req_2_bits_r_exceptionVec_11;
  assign io_enqLsq_req_2_bits_exceptionVec_12 = io_enqLsq_req_2_bits_r_exceptionVec_12;
  assign io_enqLsq_req_2_bits_exceptionVec_13 = io_enqLsq_req_2_bits_r_exceptionVec_13;
  assign io_enqLsq_req_2_bits_exceptionVec_14 = io_enqLsq_req_2_bits_r_exceptionVec_14;
  assign io_enqLsq_req_2_bits_exceptionVec_15 = io_enqLsq_req_2_bits_r_exceptionVec_15;
  assign io_enqLsq_req_2_bits_exceptionVec_16 = io_enqLsq_req_2_bits_r_exceptionVec_16;
  assign io_enqLsq_req_2_bits_exceptionVec_17 = io_enqLsq_req_2_bits_r_exceptionVec_17;
  assign io_enqLsq_req_2_bits_exceptionVec_18 = io_enqLsq_req_2_bits_r_exceptionVec_18;
  assign io_enqLsq_req_2_bits_exceptionVec_19 = io_enqLsq_req_2_bits_r_exceptionVec_19;
  assign io_enqLsq_req_2_bits_exceptionVec_20 = io_enqLsq_req_2_bits_r_exceptionVec_20;
  assign io_enqLsq_req_2_bits_exceptionVec_21 = io_enqLsq_req_2_bits_r_exceptionVec_21;
  assign io_enqLsq_req_2_bits_exceptionVec_22 = io_enqLsq_req_2_bits_r_exceptionVec_22;
  assign io_enqLsq_req_2_bits_exceptionVec_23 = io_enqLsq_req_2_bits_r_exceptionVec_23;
  assign io_enqLsq_req_2_bits_trigger_backendHit_0 =
    io_enqLsq_req_2_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_2_bits_trigger_backendHit_1 =
    io_enqLsq_req_2_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_2_bits_trigger_backendHit_2 =
    io_enqLsq_req_2_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_2_bits_trigger_backendHit_3 =
    io_enqLsq_req_2_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_2_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_2_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_2_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_2_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_2_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_2_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_2_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_2_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_2_bits_fuOpType = io_enqLsq_req_2_bits_r_fuOpType;
  assign io_enqLsq_req_2_bits_uopIdx = io_enqLsq_req_2_bits_r_uopIdx;
  assign io_enqLsq_req_2_bits_lastUop = io_enqLsq_req_2_bits_r_lastUop;
  assign io_enqLsq_req_2_bits_robIdx_flag = io_enqLsq_req_2_bits_r_robIdx_flag;
  assign io_enqLsq_req_2_bits_robIdx_value = io_enqLsq_req_2_bits_r_robIdx_value;
  assign io_enqLsq_req_2_bits_lqIdx_value = io_enqLsq_req_2_bits_lqIdx_r_value;
  assign io_enqLsq_req_2_bits_sqIdx_flag = io_enqLsq_req_2_bits_sqIdx_r_flag;
  assign io_enqLsq_req_2_bits_sqIdx_value = io_enqLsq_req_2_bits_sqIdx_r_value;
  assign io_enqLsq_req_2_bits_numLsElem = io_enqLsq_req_2_bits_r_numLsElem;
  assign io_enqLsq_req_3_valid = io_enqLsq_req_3_valid_REG;
  assign io_enqLsq_req_3_bits_instr = io_enqLsq_req_3_bits_r_instr;
  assign io_enqLsq_req_3_bits_exceptionVec_0 = io_enqLsq_req_3_bits_r_exceptionVec_0;
  assign io_enqLsq_req_3_bits_exceptionVec_1 = io_enqLsq_req_3_bits_r_exceptionVec_1;
  assign io_enqLsq_req_3_bits_exceptionVec_2 = io_enqLsq_req_3_bits_r_exceptionVec_2;
  assign io_enqLsq_req_3_bits_exceptionVec_3 = io_enqLsq_req_3_bits_r_exceptionVec_3;
  assign io_enqLsq_req_3_bits_exceptionVec_4 = io_enqLsq_req_3_bits_r_exceptionVec_4;
  assign io_enqLsq_req_3_bits_exceptionVec_5 = io_enqLsq_req_3_bits_r_exceptionVec_5;
  assign io_enqLsq_req_3_bits_exceptionVec_6 = io_enqLsq_req_3_bits_r_exceptionVec_6;
  assign io_enqLsq_req_3_bits_exceptionVec_7 = io_enqLsq_req_3_bits_r_exceptionVec_7;
  assign io_enqLsq_req_3_bits_exceptionVec_8 = io_enqLsq_req_3_bits_r_exceptionVec_8;
  assign io_enqLsq_req_3_bits_exceptionVec_9 = io_enqLsq_req_3_bits_r_exceptionVec_9;
  assign io_enqLsq_req_3_bits_exceptionVec_10 = io_enqLsq_req_3_bits_r_exceptionVec_10;
  assign io_enqLsq_req_3_bits_exceptionVec_11 = io_enqLsq_req_3_bits_r_exceptionVec_11;
  assign io_enqLsq_req_3_bits_exceptionVec_12 = io_enqLsq_req_3_bits_r_exceptionVec_12;
  assign io_enqLsq_req_3_bits_exceptionVec_13 = io_enqLsq_req_3_bits_r_exceptionVec_13;
  assign io_enqLsq_req_3_bits_exceptionVec_14 = io_enqLsq_req_3_bits_r_exceptionVec_14;
  assign io_enqLsq_req_3_bits_exceptionVec_15 = io_enqLsq_req_3_bits_r_exceptionVec_15;
  assign io_enqLsq_req_3_bits_exceptionVec_16 = io_enqLsq_req_3_bits_r_exceptionVec_16;
  assign io_enqLsq_req_3_bits_exceptionVec_17 = io_enqLsq_req_3_bits_r_exceptionVec_17;
  assign io_enqLsq_req_3_bits_exceptionVec_18 = io_enqLsq_req_3_bits_r_exceptionVec_18;
  assign io_enqLsq_req_3_bits_exceptionVec_19 = io_enqLsq_req_3_bits_r_exceptionVec_19;
  assign io_enqLsq_req_3_bits_exceptionVec_20 = io_enqLsq_req_3_bits_r_exceptionVec_20;
  assign io_enqLsq_req_3_bits_exceptionVec_21 = io_enqLsq_req_3_bits_r_exceptionVec_21;
  assign io_enqLsq_req_3_bits_exceptionVec_22 = io_enqLsq_req_3_bits_r_exceptionVec_22;
  assign io_enqLsq_req_3_bits_exceptionVec_23 = io_enqLsq_req_3_bits_r_exceptionVec_23;
  assign io_enqLsq_req_3_bits_trigger_backendHit_0 =
    io_enqLsq_req_3_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_3_bits_trigger_backendHit_1 =
    io_enqLsq_req_3_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_3_bits_trigger_backendHit_2 =
    io_enqLsq_req_3_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_3_bits_trigger_backendHit_3 =
    io_enqLsq_req_3_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_3_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_3_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_3_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_3_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_3_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_3_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_3_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_3_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_3_bits_fuOpType = io_enqLsq_req_3_bits_r_fuOpType;
  assign io_enqLsq_req_3_bits_uopIdx = io_enqLsq_req_3_bits_r_uopIdx;
  assign io_enqLsq_req_3_bits_lastUop = io_enqLsq_req_3_bits_r_lastUop;
  assign io_enqLsq_req_3_bits_robIdx_flag = io_enqLsq_req_3_bits_r_robIdx_flag;
  assign io_enqLsq_req_3_bits_robIdx_value = io_enqLsq_req_3_bits_r_robIdx_value;
  assign io_enqLsq_req_3_bits_lqIdx_value = io_enqLsq_req_3_bits_lqIdx_r_value;
  assign io_enqLsq_req_3_bits_sqIdx_flag = io_enqLsq_req_3_bits_sqIdx_r_flag;
  assign io_enqLsq_req_3_bits_sqIdx_value = io_enqLsq_req_3_bits_sqIdx_r_value;
  assign io_enqLsq_req_3_bits_numLsElem = io_enqLsq_req_3_bits_r_numLsElem;
  assign io_enqLsq_req_4_valid = io_enqLsq_req_4_valid_REG;
  assign io_enqLsq_req_4_bits_instr = io_enqLsq_req_4_bits_r_instr;
  assign io_enqLsq_req_4_bits_exceptionVec_0 = io_enqLsq_req_4_bits_r_exceptionVec_0;
  assign io_enqLsq_req_4_bits_exceptionVec_1 = io_enqLsq_req_4_bits_r_exceptionVec_1;
  assign io_enqLsq_req_4_bits_exceptionVec_2 = io_enqLsq_req_4_bits_r_exceptionVec_2;
  assign io_enqLsq_req_4_bits_exceptionVec_3 = io_enqLsq_req_4_bits_r_exceptionVec_3;
  assign io_enqLsq_req_4_bits_exceptionVec_4 = io_enqLsq_req_4_bits_r_exceptionVec_4;
  assign io_enqLsq_req_4_bits_exceptionVec_5 = io_enqLsq_req_4_bits_r_exceptionVec_5;
  assign io_enqLsq_req_4_bits_exceptionVec_6 = io_enqLsq_req_4_bits_r_exceptionVec_6;
  assign io_enqLsq_req_4_bits_exceptionVec_7 = io_enqLsq_req_4_bits_r_exceptionVec_7;
  assign io_enqLsq_req_4_bits_exceptionVec_8 = io_enqLsq_req_4_bits_r_exceptionVec_8;
  assign io_enqLsq_req_4_bits_exceptionVec_9 = io_enqLsq_req_4_bits_r_exceptionVec_9;
  assign io_enqLsq_req_4_bits_exceptionVec_10 = io_enqLsq_req_4_bits_r_exceptionVec_10;
  assign io_enqLsq_req_4_bits_exceptionVec_11 = io_enqLsq_req_4_bits_r_exceptionVec_11;
  assign io_enqLsq_req_4_bits_exceptionVec_12 = io_enqLsq_req_4_bits_r_exceptionVec_12;
  assign io_enqLsq_req_4_bits_exceptionVec_13 = io_enqLsq_req_4_bits_r_exceptionVec_13;
  assign io_enqLsq_req_4_bits_exceptionVec_14 = io_enqLsq_req_4_bits_r_exceptionVec_14;
  assign io_enqLsq_req_4_bits_exceptionVec_15 = io_enqLsq_req_4_bits_r_exceptionVec_15;
  assign io_enqLsq_req_4_bits_exceptionVec_16 = io_enqLsq_req_4_bits_r_exceptionVec_16;
  assign io_enqLsq_req_4_bits_exceptionVec_17 = io_enqLsq_req_4_bits_r_exceptionVec_17;
  assign io_enqLsq_req_4_bits_exceptionVec_18 = io_enqLsq_req_4_bits_r_exceptionVec_18;
  assign io_enqLsq_req_4_bits_exceptionVec_19 = io_enqLsq_req_4_bits_r_exceptionVec_19;
  assign io_enqLsq_req_4_bits_exceptionVec_20 = io_enqLsq_req_4_bits_r_exceptionVec_20;
  assign io_enqLsq_req_4_bits_exceptionVec_21 = io_enqLsq_req_4_bits_r_exceptionVec_21;
  assign io_enqLsq_req_4_bits_exceptionVec_22 = io_enqLsq_req_4_bits_r_exceptionVec_22;
  assign io_enqLsq_req_4_bits_exceptionVec_23 = io_enqLsq_req_4_bits_r_exceptionVec_23;
  assign io_enqLsq_req_4_bits_trigger_backendHit_0 =
    io_enqLsq_req_4_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_4_bits_trigger_backendHit_1 =
    io_enqLsq_req_4_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_4_bits_trigger_backendHit_2 =
    io_enqLsq_req_4_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_4_bits_trigger_backendHit_3 =
    io_enqLsq_req_4_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_4_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_4_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_4_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_4_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_4_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_4_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_4_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_4_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_4_bits_fuOpType = io_enqLsq_req_4_bits_r_fuOpType;
  assign io_enqLsq_req_4_bits_uopIdx = io_enqLsq_req_4_bits_r_uopIdx;
  assign io_enqLsq_req_4_bits_lastUop = io_enqLsq_req_4_bits_r_lastUop;
  assign io_enqLsq_req_4_bits_robIdx_flag = io_enqLsq_req_4_bits_r_robIdx_flag;
  assign io_enqLsq_req_4_bits_robIdx_value = io_enqLsq_req_4_bits_r_robIdx_value;
  assign io_enqLsq_req_4_bits_lqIdx_value = io_enqLsq_req_4_bits_lqIdx_r_value;
  assign io_enqLsq_req_4_bits_sqIdx_flag = io_enqLsq_req_4_bits_sqIdx_r_flag;
  assign io_enqLsq_req_4_bits_sqIdx_value = io_enqLsq_req_4_bits_sqIdx_r_value;
  assign io_enqLsq_req_4_bits_numLsElem = io_enqLsq_req_4_bits_r_numLsElem;
  assign io_enqLsq_req_5_valid = io_enqLsq_req_5_valid_REG;
  assign io_enqLsq_req_5_bits_instr = io_enqLsq_req_5_bits_r_instr;
  assign io_enqLsq_req_5_bits_exceptionVec_0 = io_enqLsq_req_5_bits_r_exceptionVec_0;
  assign io_enqLsq_req_5_bits_exceptionVec_1 = io_enqLsq_req_5_bits_r_exceptionVec_1;
  assign io_enqLsq_req_5_bits_exceptionVec_2 = io_enqLsq_req_5_bits_r_exceptionVec_2;
  assign io_enqLsq_req_5_bits_exceptionVec_3 = io_enqLsq_req_5_bits_r_exceptionVec_3;
  assign io_enqLsq_req_5_bits_exceptionVec_4 = io_enqLsq_req_5_bits_r_exceptionVec_4;
  assign io_enqLsq_req_5_bits_exceptionVec_5 = io_enqLsq_req_5_bits_r_exceptionVec_5;
  assign io_enqLsq_req_5_bits_exceptionVec_6 = io_enqLsq_req_5_bits_r_exceptionVec_6;
  assign io_enqLsq_req_5_bits_exceptionVec_7 = io_enqLsq_req_5_bits_r_exceptionVec_7;
  assign io_enqLsq_req_5_bits_exceptionVec_8 = io_enqLsq_req_5_bits_r_exceptionVec_8;
  assign io_enqLsq_req_5_bits_exceptionVec_9 = io_enqLsq_req_5_bits_r_exceptionVec_9;
  assign io_enqLsq_req_5_bits_exceptionVec_10 = io_enqLsq_req_5_bits_r_exceptionVec_10;
  assign io_enqLsq_req_5_bits_exceptionVec_11 = io_enqLsq_req_5_bits_r_exceptionVec_11;
  assign io_enqLsq_req_5_bits_exceptionVec_12 = io_enqLsq_req_5_bits_r_exceptionVec_12;
  assign io_enqLsq_req_5_bits_exceptionVec_13 = io_enqLsq_req_5_bits_r_exceptionVec_13;
  assign io_enqLsq_req_5_bits_exceptionVec_14 = io_enqLsq_req_5_bits_r_exceptionVec_14;
  assign io_enqLsq_req_5_bits_exceptionVec_15 = io_enqLsq_req_5_bits_r_exceptionVec_15;
  assign io_enqLsq_req_5_bits_exceptionVec_16 = io_enqLsq_req_5_bits_r_exceptionVec_16;
  assign io_enqLsq_req_5_bits_exceptionVec_17 = io_enqLsq_req_5_bits_r_exceptionVec_17;
  assign io_enqLsq_req_5_bits_exceptionVec_18 = io_enqLsq_req_5_bits_r_exceptionVec_18;
  assign io_enqLsq_req_5_bits_exceptionVec_19 = io_enqLsq_req_5_bits_r_exceptionVec_19;
  assign io_enqLsq_req_5_bits_exceptionVec_20 = io_enqLsq_req_5_bits_r_exceptionVec_20;
  assign io_enqLsq_req_5_bits_exceptionVec_21 = io_enqLsq_req_5_bits_r_exceptionVec_21;
  assign io_enqLsq_req_5_bits_exceptionVec_22 = io_enqLsq_req_5_bits_r_exceptionVec_22;
  assign io_enqLsq_req_5_bits_exceptionVec_23 = io_enqLsq_req_5_bits_r_exceptionVec_23;
  assign io_enqLsq_req_5_bits_trigger_backendHit_0 =
    io_enqLsq_req_5_bits_r_trigger_backendHit_0;
  assign io_enqLsq_req_5_bits_trigger_backendHit_1 =
    io_enqLsq_req_5_bits_r_trigger_backendHit_1;
  assign io_enqLsq_req_5_bits_trigger_backendHit_2 =
    io_enqLsq_req_5_bits_r_trigger_backendHit_2;
  assign io_enqLsq_req_5_bits_trigger_backendHit_3 =
    io_enqLsq_req_5_bits_r_trigger_backendHit_3;
  assign io_enqLsq_req_5_bits_trigger_backendCanFire_0 =
    io_enqLsq_req_5_bits_r_trigger_backendCanFire_0;
  assign io_enqLsq_req_5_bits_trigger_backendCanFire_1 =
    io_enqLsq_req_5_bits_r_trigger_backendCanFire_1;
  assign io_enqLsq_req_5_bits_trigger_backendCanFire_2 =
    io_enqLsq_req_5_bits_r_trigger_backendCanFire_2;
  assign io_enqLsq_req_5_bits_trigger_backendCanFire_3 =
    io_enqLsq_req_5_bits_r_trigger_backendCanFire_3;
  assign io_enqLsq_req_5_bits_fuOpType = io_enqLsq_req_5_bits_r_fuOpType;
  assign io_enqLsq_req_5_bits_uopIdx = io_enqLsq_req_5_bits_r_uopIdx;
  assign io_enqLsq_req_5_bits_lastUop = io_enqLsq_req_5_bits_r_lastUop;
  assign io_enqLsq_req_5_bits_robIdx_flag = io_enqLsq_req_5_bits_r_robIdx_flag;
  assign io_enqLsq_req_5_bits_robIdx_value = io_enqLsq_req_5_bits_r_robIdx_value;
  assign io_enqLsq_req_5_bits_lqIdx_value = io_enqLsq_req_5_bits_lqIdx_r_value;
  assign io_enqLsq_req_5_bits_sqIdx_flag = io_enqLsq_req_5_bits_sqIdx_r_flag;
  assign io_enqLsq_req_5_bits_sqIdx_value = io_enqLsq_req_5_bits_sqIdx_r_value;
  assign io_enqLsq_req_5_bits_numLsElem = io_enqLsq_req_5_bits_r_numLsElem;
endmodule

