
# üß† Procesador RISC-V Monociclo

Un procesador RISC-V de ciclo √∫nico implementado en Verilog. Ejecuta todas las fases de instrucci√≥n (fetch, decode, execute, memory access, writeback) en un solo ciclo de reloj.

---

## üèóÔ∏è Arquitectura del Sistema

El procesador se implementa como un m√≥dulo top-level llamado `monociclo`, que integra ocho unidades funcionales principales:

### üîß Componentes Principales

- **Program Counter (`program_counter`)**: Direcci√≥n actual de la instrucci√≥n.
- **Instruction Memory (`instruction_memory`)**: Memoria para fetch de instrucciones.
- **Control Unit (`control_unit`)**: Decodifica instrucciones y genera se√±ales de control.
- **Register File (`register_unit`)**: 32 registros de 32 bits con dos puertos de lectura.
- **ALU (`alu`)**: Realiza operaciones aritm√©ticas y l√≥gicas.
- **Branch Unit (`branch_unit`)**: Eval√∫a condiciones de salto.
- **Data Memory (`data_memory`)**: Memoria de datos con soporte para acceso a distintos tama√±os.
- **Immediate Generator (`immediate_generator`)**: Genera valores inmediatos seg√∫n el tipo de instrucci√≥n.

---

## üîå Interfaz del M√≥dulo Principal

```verilog
module monociclo (
    input  wire        clk,
    input  wire        reset,
    output wire [31:0] pc,
    output wire [31:0] instruction,
    output wire [31:0] result
);
```

---

## üß≠ Unidad de Control

Decodifica las instrucciones RISC-V y genera 9 se√±ales de control. Soporta los siguientes tipos:

| Opcode   | Tipo    | Descripci√≥n                     |
|----------|---------|---------------------------------|
| 0110011  | R-type  | Operaciones registro a registro |
| 0010011  | I-type  | Aritm√©tica con inmediatos       |
| 0000011  | Load    | Carga desde memoria             |
| 0100011  | Store   | Escritura a memoria             |
| 1100011  | Branch  | Saltos condicionales            |
| 1101111  | JAL     | Jump and Link                   |

---

## üß† Memoria de Datos

`data_memory` implementa una memoria de 1024 bytes que soporta:

- `LB`, `LBU`: Carga de byte (con o sin signo)
- `LH`, `LHU`: Carga de half-word
- `LW`: Carga de word completa
- `SB`, `SH`, `SW`: Escritura de byte, half-word y word

---

## üîÑ Flujo de Datos

### Selecci√≥n de Operandos ALU

```verilog
assign operand2 = (alu_src_sel == 2'b00) ? rs2_data : imm;
assign alu_op1  = rs1_data;
```

### Selecci√≥n de datos para escribir en registro

```verilog
assign datos_alRegistro = (reg_src == 2'b00) ? result     :
                          (reg_src == 2'b01) ? mem_out    :
                          (reg_src == 2'b10) ? (pc + 4)   :
                                               32'b0;
```

---

## üß™ Entorno de Verificaci√≥n

El testbench `monociclo_tb` permite monitorear todas las se√±ales internas para debug:

```verilog
$display("%5t | %h | %h | %h | %h | %h | %h | %h | %b | %b | %b | %b | %b | %b | %b | %b | %b", 
    $time, pc, instruction, rs1_data, rs2_data, alu_op1, operand2,
    result, zero, reg_write, mem_write, mem_ctrl,
    alu_src_sel, alu_control, reg_src, branch_ctrl, br_op);
```

---

## ‚öôÔ∏è Caracter√≠sticas del Dise√±o

- ‚úÖ Memorias de instrucciones y datos separadas
- ‚úÖ Se√±ales internas expuestas para facilitar la verificaci√≥n
- ‚úÖ Compatible con los tipos de instrucciones b√°sicos de RISC-V

---

## ‚ñ∂Ô∏è Compilaci√≥n y Simulaci√≥n

1. Compila todos los m√≥dulos Verilog
2. Ejecuta el testbench `monociclo_tb`
3. Observa la salida con las se√±ales internas

---


Repositorio creado para pr√°cticas de arquitectura de computadores y simulaci√≥n digital en FPGA/ModelSim.

