半導體結構 以及 半導體元件 的 形成方法 Semiconductor   structure   and   method   of   forming   semiconductor   device 
 一種半導體 結構包括 一 第一 基板 、 一 第二基板 以及 一導電材料 。 第一 基板 具有 形成 於 其 上的 電路 。 第二基板 包括 一 第一 接墊 、 一 第一 緩衝層 以及 一 第一 導體焊墊 ， 其中 第一 緩衝層 位於 第一 接墊 上 ， 且 第一 緩衝層 的 一 開口 暴露出 至少部分 的 第一 接墊 ， 第一 導體焊墊 電性接觸 第一 接墊 並 具有 一 非平坦 的 表面 ， 第一 導體焊墊 沿著 開口的 側壁 而 形成 並 延伸至 至少部分 的 第一 緩衝層 上 。 導電材料 插置於 第一 基板 與 第二基板 之間 ， 導電材料 直接接觸 第一 導體焊墊 。 An   under - bump   metallization   ( UBM )   structure   for   a   substrate ,   such   as   an   organic   substrate ,   a   ceramic   substrate ,   a   silicon   or   glass   in ter pose r ,   a   high   density   interconnect ,   a   printed   circuit   board ,   or   the   like ,   is   provi de d .   A   buffer   
 layer   is   formed   over   a   contact   pad   on   the   substrate   such   th at   at   least   a   port ion   of   the   contact   pad   is   exposed .   A   conductor   pad   is   formed   with in   the   opening   and   ex t end s   over   at   least   a   port ion   of   the   buffer   layer .   The   conductor   pad   may   have   a   uniform   thickness   and / or   a   non - planar   surface .   The   substrate   may   be   at tac he d   to   an other   substrate   and / or   a   die . 
 本 發明 關 於半導體元件 ， 特別 是 有 關於 基板接觸窗 。 
 自 積體電路 ( integrated   circuit ， IC ) 發明 以來 ， 由於 各種 電子組件 ( 例如 電晶體 、 二極體 、 電阻 、 電容 等 ) 的 積體密度 ( integration   density ) 不斷 提高 ， 半導體工業 已 經歷 了 連續的 快速成長 。 在 大多數 的 情況 下 ， 積體密度 的 提高 是 來自 於 最小特徵尺寸 ( minimum   feature   size ) 一再 地 縮小 ， 且 最小特徵尺寸 的 縮小 可使 更 多的 組件 集成 到 一 給定 的 面積 中 。 
 在 過去的 幾 十年 中 ， 也 經歷 了 許多 半導體封裝 的 轉變 ， 且 這些 轉變 影響 了 整個 半導體工業 。 一般而言 ， 導入 表面黏著技術 ( surface - mount   technology ， SMT ) 與 球格陣列 ( ball   grid   array ) 封裝 對於 眾 多種類 的 積體電路元件 之 高產量 組裝 而言 是 重要的 手段 ， 於 此 同時 還能 允許 印刷電路板 ( printed   circuit   board ， PCB ) 上之 接 墊間距 ( pad   pitch ) 縮小 。 習知 的 積體電路封裝 基本上 是 藉由 細金 線互連 ， 細 金線 係位 於 晶片上 的 金屬接墊 與 由 模製樹脂 封裝 ( molded   resin   package ) 所 延伸出 的 電極 之間 。 在 另一方面 ， 有些 球格陣列封裝 是 依靠 焊料凸塊 來 電性連接 晶片上 的 接 點與 封裝基板 ( 例如 矽 轉接板 、 有機基板 、 陶瓷基板 或 其 相似物 ) 上的 接點 ， 並 依靠 焊球 來 電性連接 封裝基板 上的 接 點與 印刷電路板 。 同樣 地 ， 有些 晶片級封裝 ( chip   size   packaging ， CSP ) 的 封裝體 是 依靠 焊球 來 直接 電性連接 晶粒 上的 接 點與 印刷電路板 、 另一 晶片 / 晶圓 或 其 相似物 。 這些 技術 也 可 用來 使 多個晶片 及 / 或 晶圓 互相連接 。 組成 這些 互連 的 各種 膜層 通常 具有 不同的 熱膨脹係數 ( coefficients   of   thermal   expansion ， CT Es ) 。 因此 ， 在 連接區 可能 會 出現 相當大的 應力 ， 而 應力 經常會 導致 產生裂縫 。 
 本 發明 一 實施例 提供 一種半導體 結構包括 一 第一 基板 、 一 第二基板 以及 一導電材料 。 第一 基板 具有 形成 於 其 上的 電路 。 第二基板 包括 一 第一 接墊 、 一 第一 緩衝層 以及 一 第一 導體焊墊 ， 其中 第一 緩衝層 位於 第一 接墊 上 ， 且 第一 緩衝層 的 一 開口 暴露出 至少部分 的 第一 接墊 ， 第一 導體焊墊 電性接觸 第一 接墊 並 具有 一 非平坦 的 表面 ， 第一 導體焊墊 沿著 開口的 側壁 而 形成 並 延伸至 至少部分 的 第一 緩衝層 上 。 導電材料 插置於 第一 基板 與 第二基板 之間 ， 導電材料 直接接觸 第一 導體焊墊 。 
 本 發明 一 實施例 提供 一種半導體 結構包括 一 第一 基板 以及 一 凸塊 應力緩衝層 。 第一 基板 具有 一 第一 側與 一 第二 側 ， 且 第一 側與 第二 側 至少 其中 之一 被 形成 為 接受 一 連接 至 一 積體電路晶片 。 凸塊 應力緩衝層 位於 第一 基板 的 第一 側上 ， 凸塊 應力緩衝層 包括 一 第一 凸塊 緩衝層 ， 第一 凸塊 緩衝層 位於 一 第一 電接點 上 ， 且 第一 凸塊 緩衝層 具有 一 開口 ， 開口 位於 至少部分 的 第一 電接點 上 ， 第一 凸塊 應力緩衝層 更 包括多個 第一 凸塊 導體焊墊 ， 第一 凸塊 導體焊墊 具有 均勻的厚度 並 延伸至 第一 凸塊 緩衝層 的 一 頂面 上 。 
 本 發明 一 實施例 提供 一 種形成 一 半導體元件 的 方法 ， 其 包括 ： 提供 一 第一 基板 ， 第一 基板 具有 一 第一 電接點 與 一 第二 電接點 ， 第一 電接點 位於 一 第一 側上 ， 第二 電接點 位於 一 第二 側上 ； 形成 一 第一 凸塊 緩衝層 於 第一 電接點 上 ， 第一 凸塊 緩衝層 具有 一 第一 開口 ， 第一 開口 位於 至少部分 的 第一 電接點 上 ； 以及 形成 一 第一 凸塊 導體焊墊 ， 第一 凸塊 導體焊墊 延伸至 第一 凸塊 緩衝層 的 一 頂面 上 ， 第一 凸塊 導體焊墊 具有 均勻的厚度 。 
 100 ． ． ． 第一 基板 
 10 2 ． ． ． 外部接點 
 104 ． ． ． 第一 鈍化層 
 10 5 ． ． ． 第二 鈍化層 
 106 ． ． ． 第一 導電接墊 
 10 7 ． ． ． 凸塊下金屬層 
 120 ． ． ． 第二基板 
 12 2 ． ． ． 凸塊 應力緩衝層 
 12 4 ． ． ． 晶片 側 
 12 6 ． ． ． 第一 球 應力緩衝層 
 128 ． ． ． 外側 
 13 0 ． ． ． 凸塊接點 
 13 2 、 13 21 
 、 13 22 
 ． ． ． 凸塊 緩衝層 
 13 4 、 13 41 
 、 13 42 
 ． ． ． 凸塊 導體焊墊 
 140 ． ． ． 第一 球 接點 
 14 2 ． ． ． 第一 球 緩衝層 
 14 4 ． ． ． 第一 球 導體焊墊 
 15 0 ． ． ． 第三 基板 
 16 0 ． ． ． 第二 球 應力緩衝層 
 162 ． ． ． 第二 球 接點 
 16 4 ． ． ． 第二 球 緩衝層 
 16 41 
 、 16 42 
 ． ． ． 球 緩衝層 
 16 6 ． ． ． 第二 球 導體焊墊 
 16 61 
 、 16 62 
 ． ． ． 球 導體焊墊 
 17 0 ． ． ． 導電凸塊 
 17 2 、 3 72 ． ． ． 導電球 
 17 4 、 374 ． ． ． 底膠 
 30 0 ． ． ． 晶圓級晶片尺寸封裝 的 晶片 
 30 2 ． ． ． 印刷電路板 
 330 ． ． ． 晶圓級晶片尺寸封裝 的 球 接點 
 33 2 ． ． ． 晶圓級晶片尺寸封裝 的 球 緩衝層 
 33 4 ． ． ． 晶圓級晶片尺寸封裝 的 球 導體焊墊 
 D ． ． ． 寬度 
 H ． ． ． 高度 
 
 第1 圖繪示 本 發明 一 實施例 之 接點結構 的 剖面圖 ， 該 接點結構 可 被 用 來電性 連接基板 。 
 第 2A 圖 與 第2 B 圖繪示 本 發明 另一 實施例 之 接點結構 的 剖面圖 ， 接點結構 可 被 用 來電性 連接基板 。 
 第3 圖繪示 本 發明 又 一 實施例 之一 連接結構 的 剖面圖 ， 該 連接結構 位於 一 晶片 與 一 印刷電路板 之間 。 
 以下 將 詳細說明 本 發明 之 多個 實施例 的 製作 與 使用 方式 。 然應 注意 的 是 ， 這些 實施例 提供 許多 可 供 應用的 發明 概念 ， 其 可 在 多種 特定的 環境中 實施 。 文中 所 討論 的 特定實施例 僅 用以 說明 以 特定 的方式 去 製作 與 使用 實施例 ， 非 用以 限制 本 發明 之 範圍 。 
 在 此 描述 的 實施例 係 關於 凸塊 下 金屬 ( under - bump   metallization ， UBM ) 的 使用 ， 該 凸塊 下 金屬 適用於 半導體元件 。 如同 以下 即將 討論 的 ， 實施例 係 揭露 利用 基板 上的 凸塊 下 金屬結構 來將 一 基板 貼附 至 另一 基板 ， 其中 各 基板 可為 封裝基板 、 轉接板 ( in ter pose r ) 、 印刷電路板 或 其 相似物 。 其他實施例 的 凸塊 下 金屬結構 可 被 用來 電性連接 一 或 多個晶片 與 一 基板 ， 並可 依序 電性連接 至 另一 基板 。 舉例 來 說 ， 實施例亦可 應用 在 晶圓級晶片尺寸封裝 ( wafer   level   chip   scale   packaging ， WLCSP ) 製程中 。 在 全部的 圖示 與 說明 實施例 中 ， 相似 之 標號 將 用以 標示 相似 之 元件 。 
 第1 圖繪示 本 發明 一 實施例 之 三個 相互連接的 基板 的 部份 剖面圖 。 一 第一 基板 100 可 代表 一 或 多個晶片 ， 且 前述 晶片上 具有 電路 。 第一 基板 100 可 包括 任何 適合的 基板 ， 例如 已 摻雜 或 未 摻雜 的 塊狀 矽 ( bulk   silicon ) 或是 絕緣體 上 半導體 ( semiconductor - on - insulator ， SOI ) 基板 的 主動層 ， 或是 其 相似物 。 第一 基板 100 上 所 包括 的 電路 可為 任何 類型 的 電路 ， 且 前述 電路 適 於 特定的 應用 。 舉例 來 說 ， 電路 可 包括 各種 N型金氧半導體 ( N - type   metal - oxide   semiconductor ， NMOS ) 及 / 或 P 型金氧半導體 ( P - type   metal - oxide   semiconductor ， PMOS ) 元件 ( 例如 電晶體 ) 、 電容 、 電阻 、 二極體 、 光二極體 、 保險絲 及其 相似物 ， 且 前述 元件 可 彼此 互連 以 執行 一 或 多個功能 。 前述 功能 可 包括 記憶體結構 ( memory   structure ) 、 處理 結構 ( processing   structure ) 、 感應器 、 增幅器 ( amplifier ) 、 電力分配 ( power   distribution ) 、 輸入 / 輸出電路 或 其 相似 功能 。 本 領域具 有通 常知識者 將可 了解 上述 所 提供 之 例子 僅為 了 進 一步 解釋 一些 說明 實施例 的 應用 ， 並非 用以 限制 本 發明 。 其他的 電路 可 恰當 地用 在 一 特定的 應用 上 。 
 第一 基板 100 更 包括多個 外部接點 10 2 ， 用以 提供 外部 電性連接 至 形成 於 其 上的 電路 。 圖案化 一 第一 鈍化層 104 以 提供 一位 於 外部接點 10 2 上的 開口 以及 保護 下層 不 受到 各種 環境污染 。 當 第一 基板 100 的 上 介電層 暴露 於 外界環境 中時 容易 被 氧化 ， 因此 第一 鈍化層 104 形成 在 最 上面的 介電層 上 。 之後 ， 在 第一 鈍化層 104 上 形成 並 圖案化 多個 第一 導電接墊 106 ， 如此 一來 ， 可 暴露出 至少部分 的 外部接點 10 2 。 在 第一 鈍化層 104 上 形成 一 第二 鈍化層 10 5 ， 第二 鈍化層 10 5 例如 為 一 聚亞醯胺 層 ( polyimide   layer ) 或者 是 由 其他的 高分子材料 所 構成 。 之後 ， 在 第二 鈍化層 10 5 上 形成 並 圖案化 一 凸塊下金屬層 10 7 以 電性連接 至 外部接點 10 2 。 凸塊下金屬層 10 7 可 由 任何 適合的 導電材料 ( 例如 銅 、 鎢 、 鋁 、 銀 、 前述 之 組合 或是 其 相似物 ) 所 構成 。 
 本 領域具 有通 常知識者 將可 了解 第一 基板 100 可 包括 許多 其他的 特徵 。 舉例 來 說 ， 第一 基板 100 可 包括 各種 金屬化層 / 介電層 、 導孔 ( via ) 、 接點 、 貫穿 基板 導孔 ( through - substrate   via ) 、 鈍化層 、 襯層 ( liner ) 、 黏著 / 阻障層 、 重 分布層 ( redistribution   layer ) 及 / 或 其 相似物 。 
 任何 適合的 製程 都 可 被 用來 形成 上述 的 結構 ， 並且 在 此將 不會 再作 更 詳細的 討論 。 本 領域具 有通 常知識者 將可 了解 以上 的 描述 提供 了 實施例 之 特徵的 一般說明 ， 而且 可 提出 許多 其他的 特徵 。 舉例 來 說 ， 可 提出 其他的 電路 、 襯層 、 阻障層 、 凸塊 下 金屬結構 及其 相似物 。 以上 的 描述 在 此僅 用以 討論 實施例 ， 並非 用以 將本 發明 或是 任何 申請專利範圍 限制 在 那些 特定的 實施例 中 。 
 第1 圖亦繪示 本 發明 一 實施例 之一 第二基板 120 與 一 第三 基板 15 0 。 第二基板 120 例如 可為 有機基板 、 陶瓷基板 、 矽或 玻璃 轉接板 、 高密度互連 ( high - density   interconnect ) 、 及其 相似物 。 在 一 實施例 中 ， 第三 基板 15 0 為 一 印刷電路板 ， 但 可 包括 其他 類型 的 基板 。 在 某些 實施例 中 ， 第二基板 120 可 包括 電子組件 ， 例如 電容 、 電阻 、 訊號分配 電路 ( signal   distribution   circuitry ) 、 及 / 或 其 相似的 電子組件 。 這些 電子組件 可為 主動 、 被動 或是 主動 與 被動組件 之 結合 。 
 第二基板 120 具有 一 凸塊 應力緩衝層 ( bump   stress   buffer   layer ) 12 2 與 一 第一 球 應力緩衝層 ( ball   stress   buffer   layer ) 12 6 ， 其中 凸塊 應力緩衝層 12 2 沿著 一 晶片 側 12 4 配置 ， 第一 球 應力緩衝層 12 6 沿著 一 外側 128 配置 。 在 晶片 側 12 4 上 ， 凸塊 應力緩衝層 12 2 包括多個 凸塊接點 13 0 ， 其上 具有 一 凸塊 緩衝層 ( bump   buffer   layer ) 13 2 。 圖案化 凸塊 緩衝層 13 2 以 提供 多個 位於 凸塊接點 13 0 上的 開口 ， 從 而 暴露出 至少部分 的 凸塊接點 13 0 。 凸塊 導體焊墊 ( bump   conductor   pad ) 13 4 形成 於 開口 中 並且 與 凸塊 緩衝層 13 2 之 至少部分 上表面 重疊 。 
 同樣 地 ， 在 外側 128 上 ， 第一 球 應力緩衝層 12 6 包括多個 第一 球 接點 140 ， 其上 具有 一 第一 球 緩衝層 ( ball   buffer   layer ) 14 2 。 第二基板 120 可 具有 一 或 多 個導 孔 ( 例如 貫穿 基板 導孔 ， 未繪示 ) 以 電性連接 各 第一 球 接點 140 以及 各 凸塊接點 13 0 。 圖案化 第一 球 緩衝層 14 2 以 在 第一 球 接點 140 上 形成 開口 ， 從 而 暴露出 至少部分 的 第一 球 接點 140 。 第一 球 導體焊墊 ( ball   conductor   pad ) 14 4 形成 於 ( 第一 球 緩衝層 14 2 的 ) 開口 中 ， 並 與第一 球 緩衝層 14 2 的 上表面 至少 部分重疊 。 
 第三 基板 15 0 具有 一 第二 球 應力緩衝層 16 0 ， 第二 球 應力緩衝層 16 0 包括 一 第二 球 接點 162 以及 形成 於 第二 球 接點 162 上的 一 第二 球 緩衝層 16 4 。 圖案化 第二 球 緩衝層 16 4 以 於 第二 球 接點 162 上 形成 開口 ， 從 而 暴露出 至少部分 的 第二 球 接點 162 。 第二 球 導體焊墊 16 6 形成 於 ( 第二 球 緩衝層 16 4 的 ) 開口 中並 與 第二 球 緩衝層 16 4 的 上表面 至少 部分重疊 。 
 凸塊 緩衝層 13 2 、 第一 球 緩衝層 14 2 以及 第二 球 緩衝層 16 4 共同 稱為 緩衝層 ， 其 可 由 介電材料 所 構成 ， 介電材料 例如 為 高分子材料 、 環氧樹脂 ( epoxy ) 、 聚亞醯胺 ( polyimide ) 、 防焊 材料 ( solder   resist ) 、 光阻材料 或 其 相似物 ， 並 可以 任何 適合的 方法 製得 ， 例如 噴塗法 ( spray   coating ) 、 滾輪塗佈 ( roller   coating ) 、 印刷 ( printing ) 、 層壓 ( film   lamination ) 或 其 相似的 方法 。 在 一 實施例 中 ， 緩衝層 的 厚度 約 為 1 - 30 微米 。 之後 ， 以 微影技術 圖案化 緩衝層 ， 其 係 藉由 沈積 一 光阻材料 、 以 定義 有 開口的 圖案 對 該光 阻材料 進行 曝光 、 以及 使該 光阻材料顯影 以 移除 該光 阻材料 之 多餘的 部份 ， 或是 以 雷射鑽孔 的方式 移除 該光 阻材料 之 多餘的 部份 來達 成 。 一旦 形成 該 圖案化 的 光阻材料 ， 就 可以 該 圖案化 光阻材料 作為 蝕刻罩幕 圖案化 該 緩衝層 ( 如 第1 圖 所示 ) 。 值得注意的 是 ， 緩衝層 本身 可 由 光阻材料 所 構成 ( 例如 感光 高分子材料 ) ， 且當 緩衝層 本身 是 由 光阻材料 所 構成 時 可 省略 蝕刻步驟 ， 或者 是 緩衝層 本身 可以 雷射鑽孔 的方式 形成 。 
 如 第1 圖 中的 插圖 所示 ， 在 一 實施 路中 ， 緩衝層 的 開口 具有 一 寬度 D 以及 一 高度 H ， 高寬比 ( H / D ) 的 範圍 約 為 0.1 至 1 。 在 另一 實施例 中 ， 寬度 D 約 為 高度 H 的 二分之一 。 值得注意的 是 ， 在 一 實施例 中 ， 開口的 側壁 可以 是 傾斜的 ( sl an ted ) ， 而且 在 本 實施例 中 ， 寬度 D 可以 是 從 開口的 側壁的 中點 量測 而得 的 。 
 凸塊 導體焊墊 13 4 、 第一 球 導體焊墊 14 4 以及 第二 球 導體焊墊 16 6 共同 稱為 導體焊墊 ， 其 可 經由 任何 適當的 方法 而 形成 ， 包括 物理氣相沈積 ( physical   vapor   deposition ， PVD ) 、 化學氣相沈積 ( chemical   vapor   deposition ， CVD ) 、 電化學沈積 ( electrochemical   deposition ， ECD ) 、 分子束磊晶 ( molecular   beam   epitaxy ， MBE ) 、 原子層沈積 ( atomic   layer   deposition ， ALD ) 、 電鍍 以及 其 相似的 製作方法 。 在 一 實施例 中 ， 導體焊墊 是 藉由 沈積 一 共形的 ( co n form al ) 晶種層 而 形成的 ， 該 晶種層 為 一導電材料 薄膜 ， 其 可 有助於 在 後續 的 製程中 形成 一較 厚的 膜層 。 晶種層 可以 是 以 化學氣相沈積技術 或是 物理 氣相沈積技術 沈積 一薄 導電層 的方式 形成 ， 其中 該 薄 導電層 例如 為 鎳 、 金 、 銅 、 鈦 、 鉭 ( Ta ) 、 氮化鈦 ( TiN ) 、 氮化鉭 ( Ta N ) 、 其他的 惰性 金屬 ( inert   metal ) 、 前述 之 組合 、 或 其 相似物 的 一 薄層 。 之後 ， 在 晶種層 上 形成 一 圖案化 罩幕 並 進行 圖案化 ， 以 定義出 導體焊墊 的 橫向 邊界 ( lateral   boundary ) 。 圖案化 罩幕 例如 可為 一 圖案化 光阻罩幕 、 硬罩幕 、 前述 之 組合 、 或 其 相似物 。 
 在 圖案化 罩幕 形成 在 晶種層 上 之後 ， 可 進行 一 電鍍製程 以 形成 導體焊墊 至 希望 的 厚度 。 導體焊墊 可為 由 一 或 多種 材料所 構成的 單層 、 複合層 、 疊層 、 及其 相似的 結構 ， 且 前述 材料 例如 為 鉭 、 鈦 、 鎳 、 金 、 銅 、 鋁 、 鈀 、 其他 惰性 金屬 或 其 相似物 。 舉例 來 說 ， 在 一 實施例 中 ， 導體焊墊 包括 一 厚度 約 為 5微米 的 銅層 以及 一 厚度 約 為 3 微米 的 上方 鎳層 。 在 一 實施例 中 ， 導體焊墊 是 由 一 材料所 構成 ， 該 材料 例如 為 鎳 、 鈀 、 金 、 或 其 相似物 ， 該 材料 可 防止 銅擴散 至 導電凸塊 / 球中 或是 減少 銅之 擴散 至 導電凸塊 / 球 中的 能力 。 在 一 實施例 中 ， 導體焊墊 具有 一 非平坦 的 表面 並 具有 一 均勻的厚度 ， 該 厚度 約 小於 10 微米 。 一旦 導體焊墊 形成 ， 可 移除 圖案化 罩幕 及 晶種層 之 剩下 的 部分 。 在 多個 實施例 中 ， 圖案化 罩幕層 是 由 光阻材料 所 形成的 ， 而 光阻 可 例如 被 一 化學溶液 剝除 ， 該 化學溶液 例如 為 乳酸乙酯 ( ethyl   lactate ) 、 苯甲醚 ( an is ole ) 、 乙酸甲酯 丁酯 ( methyl   butyl   acetate ) 、 乙酸戊酯 ( amyl   acetate ) 、 甲 酚醛樹脂 ( cre sol   novo lak   resin ) 以及 重氮 光活性化合物 ( di azo   photo active   compound ， 稱為 SP R9 ) 的 混合物 ， 或者 光阻 可 被 其他的 剝除 製程 剝除 。 可 進行 一 清潔製程 ( 例如 浸濕 於 一磷酸 與 過氧化氫 的 化學溶液 ( 稱為 DPP ) 中 ， 其 具有 2 % 的 氫氟酸 ) 或是 另外 的 清潔製程 以 移除 晶種層 之外 露 的 部份 以及 任何 來自 於 緩衝層 表面的 污染物 。 值得注意的 是 ， 上述 製程 可 使 凸塊 導體焊墊 13 4 、 第一 球 導體焊墊 14 4 以及 第二 球 導體焊墊 16 6 具有 圓化 的 邊緣 ( round ed   edge ) 。 
 導電凸塊 17 0 電性連接 於 第一 基板 100 與 第二基板 120 之間 ， 導電球 17 2 電性連接 於 第二基板 120 與 第三 基板 15 0 之間 。 在 一 實施例 中 ， 第二基板 120 提供 一 與第一 基板 100 相配的 熱膨脹係數 以 減少 因 熱應力 所 導致 的 第一 基板 100 與 第二基板 120 之間 的 焊料連接 故障的 可能性 ( potential   solder   failure ) ， 第二基板 120 例如 為 一矽 轉接板 。 第二基板 120 用來 轉接 第一 基板 100 上之 縮小間距 的 較 小 接墊 與 第三 基板 15 0 上之 增 大間距 的 較 大 接墊 。 為 了 有助於 轉接 製程 以及 容許 第一 基板 100 與 第三 基板 15 0 具有 不同的 接腳 配置 ( pin   configuration ) ， 第二基板 120 可 包括 一 或 多個 重 分布層 ， 重 分布層 可 位於 晶片 側 12 4 與 外側 128 其中 之一 或 兩者 上 。 導電凸塊 17 0 與 導電球 17 2 可為 無鉛凸塊 ( lead   free   bump ) 、 共晶 凸塊 ( eutectic   bump ) 、 銅柱 ( Cu   post ) 、 或 其 相似物 ， 且 導電凸塊 17 0 與 導電球 17 2 可 包括 同質的 ( homogeneous ) 材料特性 。 
 此 技藝 人士 當可 了解 ， 可選擇性 地 ( option al ) 在 第一 基板 100 與 第二基板 120 之間 以及 第二基板 120 與 第三 基板 15 0 之間 形成 一 底膠 ( under fill ) 17 4 ， 以 分別 提供 較 為 可靠的 電性連接 以及 保護 連接 第一 基板 100 與 第二基板 120 以及 連接 第二基板 120 與 第三 基板 15 0的 焊料凸塊 / 球 免於 受到 外界的 污染 。 
 第 2A 圖 與 第2 B 圖 分別 繪示 本 發明 之 其他實施例 之 凸塊 連接 與 球 連接 。 第 2A 圖所 介紹 的 實施例 相似 於 第1 圖所 介紹 的 實施例 ， 除了 第 2A 圖所 介紹 的 實施例 具有 二 凸塊 緩衝層 ( 13 21 
 、 13 22 
 ) 以及 二 凸塊 導體焊墊 ( 13 41 
 、 13 42 
 ) 以外 ， 且 凸塊 緩衝層 ( 13 21 
 、 13 22 
 ) 以 及凸塊 導體焊墊 ( 13 41 
 、 13 42 
 ) 可 分別 使用 相似 於 上述 的 凸塊 緩衝層 13 2 與 凸塊 導體焊墊 13 4 的 技術 與 材料 並以 相似的 方式形成 。 
 同樣 地 ， 第2 B 圖所 介紹 的 實施例 相似 於 第1 圖所 介紹 的 實施例 ， 除了 第2 B 圖所 介紹 的 實施例 具有 二球 緩衝層 ( 16 41 
 、 16 42 
 ) 與二 球 導體焊墊 ( 16 61 
 、 16 62 
 ) 以外 ， 且球 緩衝層 ( 16 41 
 、 16 42 
 ) 與 球 導體焊墊 ( 16 61 
 、 16 62 
 ) 可 分別 使用 相似 於 上述 的 球 緩衝層 16 4 與 球 導體焊墊 16 6 的 技術 與 材料 並以 相似的 方式形成 。 值得注意的 是 ， 第2 B 圖的 基板 200 代表 第1 圖的 第二基板 120 或 第三 基板 15 0 ， 故 第二基板 120 及 / 或 第三 基板 15 0 可 具有 二球 緩衝層 16 4 與二 球 導體焊墊 16 6 。 
 值得注意的 是 ， 實施例 ( 例如 在 此 介紹 的 多個 實施例 ) 允許 導電凸塊 及 / 或 導電球 具有 同質的 材料特性 。 在 其他 元件 所用 的 連接 ( connection ) 中 ， 導電凸塊 及 / 或 導電球 會 被 多種類型 的 材料所 圍繞 ， 例如 防焊 材料 及 底膠材料 。 然而 ， 在 此 揭露 的 這些 實施例 中 ， 導電凸塊 及 / 或 導電球 僅 被單 一 類型 的 材料所 圍繞 ， 例如 底膠材料 。 如此 一來 ， 單一 材料特性 會 施加 應力 在 導電凸塊 及 / 或 導電球 上 。 也 已經 發現 在 導體焊墊 與 導電凸塊 / 球 之間 的 熱應力 小於 ( 如同 在 其他 系統中 的 ) 導電凸塊 / 球 與 防焊 材料 直接 連接處 的 熱應力 。 
 第3 圖 介紹 本 發明 之 另一 實施例 ， 其 例如 可 被 用於 晶圓級晶片尺寸封裝 中 。 在 本 實施例 中 ， 一 晶圓級晶片尺寸封裝 的 晶片 30 0 經由 導電球 3 72 直接連接 至 一 印刷電路板 30 2 。 晶圓級晶片尺寸封裝 的 晶片 30 0 已 於 其 上 形成 一 晶圓級晶片尺寸封裝 的 球 緩衝層 33 2 ， 其中 晶圓級晶片尺寸封裝 的 球 緩衝層 33 2 已 被 圖案化 以 暴露出 其 下方 的 晶圓級晶片尺寸封裝 的 球 接點 330 。 晶圓級晶片尺寸封裝 的 球 導體焊墊 33 4 形成 於 晶圓級晶片尺寸封裝 的 球 緩衝層 33 2 的 開口 中並 延伸至 晶圓級晶片尺寸封裝 的 球 緩衝層 33 2 的 一表面 上 。 可 利用 類似 凸塊接點 13 0 、 凸塊 緩衝層 13 2 與 凸塊 導體焊墊 13 4 的 製程 與 材料 來 分別 形成 晶圓級晶片尺寸封裝 的 球 接點 330 、 晶圓級晶片尺寸封裝 的 球 緩衝層 33 2 與 晶圓級晶片尺寸封裝 的 球 導體焊墊 33 4 。 
 在 晶圓級晶片尺寸封裝 製程 完成 後 ， 晶圓級晶片尺寸封裝 的 晶片 30 0 可 利用 例如 導電球 3 72 連接 至 印刷電路板 30 2 ， 其中 導電球 3 72 可 類似 於 上述 的 導電球 17 2 。 一 選擇性的 底膠 374 亦 被 表示 出來 ， 其中 底膠 374 可 相似 於 上述 的 底膠 17 4 。 
 值得注意的 是 ， 在 本 實施例 中 ， 依照 晶圓級晶片尺寸封裝 技術 ， 晶圓級晶片尺寸封裝 的 晶片 30 0 是 本身 具有 導電球 3 72 於 其 上的 晶片 。 因此 ， 本 實施例 將 上述 之 晶片上 的 導電凸塊 / 球 接點結構 ( 參考第 1 - 2B 圖 ) 應用 在 晶圓級晶片尺寸封裝結構 中 並用 在 印刷電路板 30 2 上 。 雖然 某些 元件 具有 過去 使用 的 導電凸塊 / 球 結構 ( 其 相似 於 上述 在 晶片 本身 上的 導電凸塊 / 球 結構 ) ， 但本 實施例 除此之外 還將 導電凸塊 / 球 結構 應用 在 晶圓級晶片尺寸封裝結構 中 。 
 已經 發現 例如 上述 的 這些 實施例 可 減少 導電凸塊 / 球 、 第二基板 與 第三 基板 之間 的 應力 ， 並且 使用 例如 在 第二基板 與 第三 基板 上的 結構 亦可 減少 第一 基板 本身 中的 應力 ， 第一 基板 本身 例如 為 矽晶片 。 舉例 來 說 ， 模擬結果 指出 ， 在 一 實施例 中 ， 晶片 直接 貼附 至 基板 ， 且 基板 例如 使用 上述 的 導體焊墊 ， 此 實施例 不僅 可以 減少 凸塊 與 基板 之間 的 應力 ， 還可 減少 凸塊 與 矽晶片 本身 之間 的 應力 。 特別 是 ， 模擬 比較 了 位於 一 ( 不 具有 上述 的 導體焊墊 結構的 ) 基板 與 一 晶片 之間 的 連接 以及 位於 一 ( 具有 上述 的 導體焊墊 結構的 ) 基板 與 一 晶片 之間 的 連接 ， 在 凸塊 與 晶片 之間 的 界 面區域 中的 應力 可 減少 至少 32 % 。 
 雖 然本 發明 已以 數個 較佳 實施例 揭露 如 上 ， 然其 並非 用以 限定 本 發明 ， 任何 所屬技 術領域 中 具有通 常知識者 ， 在 不 脫離 本 發明 之 精神 和範 圍內 ， 當可作 任意 之 更動 與 潤飾 ， 因此 本 發明 之 保護範圍 當視後附 之 申請專利範圍 所 界定者 為準 。 
 一種半導體 結構 ， 包括 ： 一 第一 基板 ， 具有 形成 於 其 上的 電路 ； 一 第二基板 ， 包括 一 第一 接墊 、 一 第一 緩衝層 以及 一 第一 導體焊墊 ， 其中 該 第一 緩衝層 位於 該 第一 接墊 上 ， 且 該 第一 緩衝層 的 一 開口 暴露出 至少部分 的 該 第一 接墊 ， 該 第一 導體焊墊 電性接觸 該 第一 接墊 並 具有 一 非平坦 的 表面 ， 該 第一 導體焊墊 沿著 該 開口的 側壁 而 形成 並 延伸至 至少部分 的 該 第一 緩衝層 上 ； 一導電材料 ， 插置於 該 第一 基板 與 該 第二基板 之間 ， 該 導電材料 直接接觸 該 第一 導體焊墊 ； 一 第二 緩衝層 ， 插置於 該 第一 緩衝層 與 該 第一 接墊 之間 ； 以及 一 第二 導體焊墊 ， 插置於 該 第一 導體焊墊 與 該 第一 接墊 之間 ， 該 第二 導體焊墊 延伸至 該 第二 緩衝層 的 一 頂面 上 。 
 
 
 如 申請專利範圍 第1 項 所述 之 半導體結構 ， 其中 該 第一 緩衝層 包括 高分子材料 、 環氧樹脂 、 聚亞醯胺 、 防焊 材料 或 感光材料 。 
 
 
 一種半導體 結構 ， 包括 ： 一 第一 基板 ， 具有 一 第一 側與 一 第二 側 ， 且 該 第一 側與 該 第二 側 至少 其中 之一 用來 接受 至 一 積體電路晶片 的 連接 ； 一 凸塊 應力緩衝層 ， 位於 該 第一 基板 的 該 第一 側上 ， 該 凸塊 應力緩衝層 包括 一 第一 凸塊 緩衝層 ， 該 第一 
 凸塊 緩衝層 位於 一 第一 電接點 上 ， 且 該 第一 凸塊 緩衝層 具有 一 開口 ， 該 開口 位於 至少部分 的 該 第一 電接點 上 ， 該 凸塊 應力緩衝層 更 包括多個 第一 凸塊 導體焊墊 ， 該些 第一 凸塊 導體焊墊 具有 均勻的厚度 並 延伸至 該 第一 凸塊 緩衝層 的 一 頂面 上 ； 一 第二 凸塊 緩衝層 ， 插置於 該 第一 凸塊 緩衝層 與 該 第一 電接點 之間 ； 以及 一 第二 凸塊 導體焊墊 ， 插置於 該 第一 凸塊 導體焊墊 與 該 第一 電接點 之間 ， 該 第二 凸塊 導體焊墊 延伸至 該 第二 凸塊 緩衝層 的 一 頂面 上 。 
 
 
 如 申請專利範圍 第3 項 所述 之 半導體結構 ， 更 包括 ： 一 球 應力緩衝層 ， 位於 該 第一 基板 的 該 第二 側上 ， 該球 應力緩衝層 包括 一 球 緩衝層 ， 該球 緩衝層 位於 一 第二 電接點 上 ， 該球 緩衝層 具有 一 開口 ， 該 開口 位於 至少部分 的 該 第二 電接點 上 ， 該球 應力緩衝層 更 包括 一 球 導體焊墊 ， 該球 導體焊墊 具有 均勻的厚度 並 延伸至 該球 緩衝層 的 一 頂面 上 。 
 
 
 如 申請專利範圍 第3 項 所述 之 半導體結構 ， 更 包括 ： 一 第二基板 ， 具有 形成 於 其 上的 電路 ， 該 第二基板 利用 多個導電 凸塊 電性連接 至該 第一 基板 的 該些 第一 凸塊 導體焊墊 。 
 
 
 如 申請專利範圍 第3 項 所述 之 半導體結構 ， 其中 該 第一 凸塊 緩衝層 包括 高分子材料 、 環氧樹脂 、 聚亞 醯 
 胺 、 防焊 材料 或 感光材料 。 
 
 
 一種半導體 元件 的 形成方法 ， 該 方法 包括 ： 提供 一 第一 基板 ， 該 第一 基板 具有 一 第一 電接點 與 一 第二 電接點 ， 該 第一 電接點 位於 一 第一 側上 ， 該 第二 電接點 位於 一 第二 側上 ； 形成 一 第一 凸塊 緩衝層 於 該 第一 電接點 上 ， 該 第一 凸塊 緩衝層 具有 一 第一 開口 ， 該 第一 開口 位於 至少部分 的 該 第一 電接點 上 ； 形成 一 第一 凸塊 導體焊墊 ， 該 第一 凸塊 導體焊墊 延伸至 該 第一 凸塊 緩衝層 的 一 頂面 上 ， 該 第一 凸塊 導體焊墊 具有 均勻的厚度 ； 形成 一 第二 凸塊 緩衝層 於 該 第一 凸塊 導體焊墊 上 ， 該 第二 凸塊 緩衝層 具有 一 第二 開口 ， 該 第二 開口 位於 至少部分 的 該 第一 凸塊 導體焊墊 上 ； 形成 一 第二 凸塊 導體焊墊 ， 該 第二 凸塊 導體焊墊 延伸至 該 第二 凸塊 緩衝層 的 一 頂面 上並 具有 均勻的厚度 ； 以及 在 形成 該 第二 凸塊 導體焊墊 之後 ， 提供 一 第二基板 與 一導電材料 ， 其中 該 導電材料 插置於 該 第一 基板 與 該 第二基板 之間 ， 該 導電材料 直接接觸 該 第二 凸塊 導體焊墊 。 
 