# NQU-CSIE-Master-course-(Hardware-Description-Language-Programming)
Teacher : 王建鈞
Teaching content(授課內容) : 
                          CPLD 數位邏輯設計實習 (會上到VHDL)
                          平時 : 40%
                          期中 : 20% 期中作業
                          期末 : 30% 期末報告
                          出席 : 10% (第一節點名) 
CLASS 課堂 用FPGA 
           會使用到 CPLD & VHDL 
