TimeQuest Timing Analyzer report for elec374-lab
Mon Mar 13 00:58:25 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ZMuxEnbale'
 13. Slow 1200mV 85C Model Setup: 'BAout'
 14. Slow 1200mV 85C Model Setup: 'clock'
 15. Slow 1200mV 85C Model Setup: 'conin'
 16. Slow 1200mV 85C Model Setup: 'Gra'
 17. Slow 1200mV 85C Model Setup: 'RAMenable'
 18. Slow 1200mV 85C Model Hold: 'Gra'
 19. Slow 1200mV 85C Model Hold: 'BAout'
 20. Slow 1200mV 85C Model Hold: 'RAMenable'
 21. Slow 1200mV 85C Model Hold: 'clock'
 22. Slow 1200mV 85C Model Hold: 'conin'
 23. Slow 1200mV 85C Model Hold: 'ZMuxEnbale'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'RAMenable'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'ZMuxEnbale'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'conin'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'BAout'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'Gra'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'ZMuxEnbale'
 42. Slow 1200mV 0C Model Setup: 'BAout'
 43. Slow 1200mV 0C Model Setup: 'clock'
 44. Slow 1200mV 0C Model Setup: 'conin'
 45. Slow 1200mV 0C Model Setup: 'Gra'
 46. Slow 1200mV 0C Model Setup: 'RAMenable'
 47. Slow 1200mV 0C Model Hold: 'Gra'
 48. Slow 1200mV 0C Model Hold: 'BAout'
 49. Slow 1200mV 0C Model Hold: 'RAMenable'
 50. Slow 1200mV 0C Model Hold: 'clock'
 51. Slow 1200mV 0C Model Hold: 'conin'
 52. Slow 1200mV 0C Model Hold: 'ZMuxEnbale'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'RAMenable'
 55. Slow 1200mV 0C Model Minimum Pulse Width: 'ZMuxEnbale'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'conin'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'BAout'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'Gra'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Slow 1200mV 0C Model Metastability Report
 64. Fast 1200mV 0C Model Setup Summary
 65. Fast 1200mV 0C Model Hold Summary
 66. Fast 1200mV 0C Model Recovery Summary
 67. Fast 1200mV 0C Model Removal Summary
 68. Fast 1200mV 0C Model Minimum Pulse Width Summary
 69. Fast 1200mV 0C Model Setup: 'ZMuxEnbale'
 70. Fast 1200mV 0C Model Setup: 'BAout'
 71. Fast 1200mV 0C Model Setup: 'clock'
 72. Fast 1200mV 0C Model Setup: 'conin'
 73. Fast 1200mV 0C Model Setup: 'Gra'
 74. Fast 1200mV 0C Model Setup: 'RAMenable'
 75. Fast 1200mV 0C Model Hold: 'BAout'
 76. Fast 1200mV 0C Model Hold: 'Gra'
 77. Fast 1200mV 0C Model Hold: 'RAMenable'
 78. Fast 1200mV 0C Model Hold: 'clock'
 79. Fast 1200mV 0C Model Hold: 'conin'
 80. Fast 1200mV 0C Model Hold: 'ZMuxEnbale'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'RAMenable'
 83. Fast 1200mV 0C Model Minimum Pulse Width: 'ZMuxEnbale'
 84. Fast 1200mV 0C Model Minimum Pulse Width: 'conin'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'BAout'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'Gra'
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Fast 1200mV 0C Model Metastability Report
 92. Multicorner Timing Analysis Summary
 93. Setup Times
 94. Hold Times
 95. Clock to Output Times
 96. Minimum Clock to Output Times
 97. Board Trace Model Assignments
 98. Input Transition Times
 99. Slow Corner Signal Integrity Metrics
100. Fast Corner Signal Integrity Metrics
101. Setup Transfers
102. Hold Transfers
103. Report TCCS
104. Report RSKM
105. Unconstrained Paths
106. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; elec374-lab                                                       ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; BAout      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BAout }      ;
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }      ;
; conin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { conin }      ;
; Gra        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Gra }        ;
; RAMenable  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAMenable }  ;
; ZMuxEnbale ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ZMuxEnbale } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 112.49 MHz  ; 112.49 MHz      ; BAout      ;                                                               ;
; 181.95 MHz  ; 181.95 MHz      ; Gra        ;                                                               ;
; 348.8 MHz   ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1106.19 MHz ; 250.0 MHz       ; conin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+------------+----------+---------------+
; Clock      ; Slack    ; End Point TNS ;
+------------+----------+---------------+
; ZMuxEnbale ; -134.462 ; -4267.412     ;
; BAout      ; -8.438   ; -226.324      ;
; clock      ; -4.524   ; -2464.832     ;
; conin      ; -4.410   ; -8.440        ;
; Gra        ; -2.519   ; -6.713        ;
; RAMenable  ; -1.819   ; -59.022       ;
+------------+----------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Gra        ; -0.917 ; -1.410        ;
; BAout      ; -0.811 ; -2.383        ;
; RAMenable  ; 0.293  ; 0.000         ;
; clock      ; 0.357  ; 0.000         ;
; conin      ; 0.458  ; 0.000         ;
; ZMuxEnbale ; 2.230  ; 0.000         ;
+------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clock      ; -3.000 ; -685.348                    ;
; RAMenable  ; -3.000 ; -85.612                     ;
; ZMuxEnbale ; -3.000 ; -35.000                     ;
; conin      ; -3.000 ; -5.000                      ;
; BAout      ; -3.000 ; -3.000                      ;
; Gra        ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ZMuxEnbale'                                                                           ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -134.462 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.852     ; 133.085    ;
; -134.452 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.854     ; 133.073    ;
; -134.313 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.838     ; 132.950    ;
; -134.303 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.840     ; 132.938    ;
; -134.225 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.678     ; 133.022    ;
; -134.215 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.680     ; 133.010    ;
; -134.167 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.820     ; 132.822    ;
; -134.157 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.822     ; 132.810    ;
; -134.130 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.682     ; 132.923    ;
; -134.120 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.684     ; 132.911    ;
; -134.082 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.848     ; 132.709    ;
; -133.994 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.689     ; 132.780    ;
; -133.988 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.839     ; 132.624    ;
; -133.984 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.722     ; 132.737    ;
; -133.984 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.691     ; 132.768    ;
; -133.978 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.841     ; 132.612    ;
; -133.974 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.724     ; 132.725    ;
; -133.933 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.834     ; 132.574    ;
; -133.870 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.208     ; 132.137    ;
; -133.845 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.866     ; 132.454    ;
; -133.845 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.674     ; 132.646    ;
; -133.795 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.678     ; 132.592    ;
; -133.787 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.816     ; 132.446    ;
; -133.785 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.680     ; 132.580    ;
; -133.750 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.678     ; 132.547    ;
; -133.741 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.857     ; 132.359    ;
; -133.721 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.194     ; 132.002    ;
; -133.718 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.860     ; 132.333    ;
; -133.696 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.852     ; 132.319    ;
; -133.657 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.857     ; 132.275    ;
; -133.633 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.034     ; 132.074    ;
; -133.614 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.685     ; 132.404    ;
; -133.608 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.835     ; 132.248    ;
; -133.608 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.692     ; 132.391    ;
; -133.604 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.683     ; 132.396    ;
; -133.604 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.718     ; 132.361    ;
; -133.594 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.685     ; 132.384    ;
; -133.592 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.843     ; 132.224    ;
; -133.575 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.176     ; 131.874    ;
; -133.569 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.846     ; 132.198    ;
; -133.564 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.889     ; 132.150    ;
; -133.559 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.705     ; 132.329    ;
; -133.550 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.834     ; 132.191    ;
; -133.549 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.707     ; 132.317    ;
; -133.538 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.855     ; 132.158    ;
; -133.538 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.038     ; 131.975    ;
; -133.525 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.692     ; 132.308    ;
; -133.515 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.694     ; 132.296    ;
; -133.513 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.696     ; 132.292    ;
; -133.508 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.843     ; 132.140    ;
; -133.504 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.687     ; 132.292    ;
; -133.504 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.683     ; 132.296    ;
; -133.503 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.697     ; 132.281    ;
; -133.494 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.689     ; 132.280    ;
; -133.493 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.699     ; 132.269    ;
; -133.481 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.686     ; 132.270    ;
; -133.470 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.866     ; 132.079    ;
; -133.446 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.825     ; 132.096    ;
; -133.423 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.828     ; 132.070    ;
; -133.422 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.857     ; 132.040    ;
; -133.420 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.683     ; 132.212    ;
; -133.415 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.674     ; 132.216    ;
; -133.415 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.875     ; 132.015    ;
; -133.409 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.687     ; 132.197    ;
; -133.402 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.859     ; 132.018    ;
; -133.402 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.045     ; 131.832    ;
; -133.396 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.195     ; 131.676    ;
; -133.393 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.867     ; 132.001    ;
; -133.392 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.078     ; 131.789    ;
; -133.389 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.841     ; 132.023    ;
; -133.386 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.690     ; 132.171    ;
; -133.377 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.703     ; 132.149    ;
; -133.371 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.853     ; 131.993    ;
; -133.367 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.736     ; 132.106    ;
; -133.362 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.825     ; 132.012    ;
; -133.327 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[11] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.217     ; 131.585    ;
; -133.327 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.715     ; 132.087    ;
; -133.325 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.687     ; 132.113    ;
; -133.321 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.852     ; 131.944    ;
; -133.311 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[28] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.857     ; 131.929    ;
; -133.303 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[17] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.855     ; 131.923    ;
; -133.301 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.681     ; 132.095    ;
; -133.292 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[13] ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.200     ; 131.567    ;
; -133.273 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.695     ; 132.053    ;
; -133.273 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.694     ; 132.054    ;
; -133.273 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.843     ; 131.905    ;
; -133.269 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.857     ; 131.887    ;
; -133.267 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.844     ; 131.898    ;
; -133.263 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.697     ; 132.041    ;
; -133.263 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.727     ; 132.011    ;
; -133.253 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.845     ; 131.883    ;
; -133.250 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.697     ; 132.028    ;
; -133.244 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.847     ; 131.872    ;
; -133.244 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.853     ; 131.866    ;
; -133.243 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.823     ; 131.895    ;
; -133.240 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.730     ; 131.985    ;
; -133.233 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.692     ; 132.016    ;
; -133.232 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.719     ; 131.988    ;
; -133.231 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[9]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.203     ; 131.503    ;
; -133.224 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[6]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -2.211     ; 131.488    ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'BAout'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -8.438 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.348      ; 8.821      ;
; -8.253 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.220      ; 8.658      ;
; -8.243 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.559      ; 8.837      ;
; -8.205 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.445      ; 8.835      ;
; -8.191 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.573      ; 8.799      ;
; -8.157 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.209      ; 8.353      ;
; -8.108 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.434      ; 8.529      ;
; -8.001 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.210      ; 8.384      ;
; -7.975 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.212      ; 8.349      ;
; -7.945 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.221      ; 8.337      ;
; -7.923 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.206      ; 7.710      ;
; -7.914 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.452      ; 8.534      ;
; -7.883 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.227      ; 8.278      ;
; -7.728 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.417      ; 7.726      ;
; -7.676 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.431      ; 7.688      ;
; -7.600 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.201      ; 7.781      ;
; -7.553 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.224      ; 7.960      ;
; -7.548 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.437      ; 8.147      ;
; -7.542 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.235      ; 7.969      ;
; -7.532 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.205      ; 7.778      ;
; -7.462 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.435      ; 8.070      ;
; -7.377 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.430      ; 7.848      ;
; -7.365 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.449      ; 7.997      ;
; -7.352 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.227      ; 7.782      ;
; -7.347 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.446      ; 7.985      ;
; -7.326 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.420      ; 7.733      ;
; -7.306 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.452      ; 7.961      ;
; -7.295 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.460      ; 7.947      ;
; -7.263 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.211      ; 7.659      ;
; -7.258 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.217      ; 7.805      ;
; -7.256 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.416      ; 7.713      ;
; -7.241 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.213      ; 7.623      ;
; -7.221 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.236      ; 7.634      ;
; -7.213 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.426      ; 7.619      ;
; -7.203 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.218      ; 7.583      ;
; -7.165 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.431      ; 7.781      ;
; -7.138 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.424      ; 7.731      ;
; -7.121 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.438      ; 7.762      ;
; -7.112 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.423      ; 7.697      ;
; -7.109 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.422      ; 7.716      ;
; -7.063 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.428      ; 7.821      ;
; -7.044 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.211      ; 7.428      ;
; -7.026 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.447      ; 7.650      ;
; -7.011 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.442      ; 7.783      ;
; -7.008 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.429      ; 7.599      ;
; -6.992 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.438      ; 7.598      ;
; -6.976 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.438      ; 7.583      ;
; -6.974 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.461      ; 7.612      ;
; -6.972 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.215      ; 7.384      ;
; -6.968 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.446      ; 7.585      ;
; -6.956 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.443      ; 7.561      ;
; -6.955 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.198      ; 7.328      ;
; -6.948 ; register:R6|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.823      ; 8.456      ;
; -6.932 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.193      ; 7.318      ;
; -6.917 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.436      ; 7.538      ;
; -6.907 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.204      ; 7.443      ;
; -6.892 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.206      ; 7.451      ;
; -6.880 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.431      ; 7.664      ;
; -6.842 ; register:R6|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.836      ; 8.346      ;
; -6.839 ; register:R6|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.419      ; 7.920      ;
; -6.836 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.412      ; 7.228      ;
; -6.823 ; register:R2|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.499      ; 8.007      ;
; -6.819 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.421      ; 7.413      ;
; -6.803 ; register:R6|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.834      ; 8.124      ;
; -6.777 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.426      ; 7.400      ;
; -6.771 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.435      ; 7.389      ;
; -6.737 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.404      ; 7.334      ;
; -6.725 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.440      ; 7.362      ;
; -6.724 ; register:R2|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.488      ; 7.699      ;
; -6.712 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.415      ; 7.459      ;
; -6.685 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.418      ; 7.296      ;
; -6.678 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.436      ; 7.287      ;
; -6.660 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.429      ; 7.421      ;
; -6.654 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.417      ; 7.424      ;
; -6.587 ; register:R4|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.450      ; 7.524      ;
; -6.574 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.409      ; 7.158      ;
; -6.522 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.423      ; 7.120      ;
; -6.510 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.432      ; 7.113      ;
; -6.500 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.422      ; 6.909      ;
; -6.489 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 0.203      ; 6.835      ;
; -6.461 ; register:R14|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.436      ; 7.438      ;
; -6.444 ; register:R6|q[30]            ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.839      ; 7.986      ;
; -6.433 ; register:R10|q[12]           ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.437      ; 7.357      ;
; -6.418 ; register:R10|q[30]           ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.455      ; 7.576      ;
; -6.355 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.561      ; 6.951      ;
; -6.316 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.428      ; 6.941      ;
; -6.308 ; register:R2|q[26]            ; Bus:bus|q[26] ; clock        ; BAout       ; 0.500        ; 1.459      ; 7.620      ;
; -6.301 ; register:R2|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.465      ; 7.434      ;
; -6.272 ; register:R7|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.409      ; 7.168      ;
; -6.262 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.422      ; 6.857      ;
; -6.242 ; register:R14|q[14]           ; Bus:bus|q[14] ; clock        ; BAout       ; 0.500        ; 1.485      ; 7.207      ;
; -6.218 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.446      ; 6.986      ;
; -6.216 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.221      ; 6.759      ;
; -6.196 ; register:R11|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.469      ; 7.206      ;
; -6.181 ; register:R10|q[20]           ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.497      ; 7.363      ;
; -6.129 ; register:R14|q[13]           ; Bus:bus|q[13] ; clock        ; BAout       ; 0.500        ; 1.437      ; 6.647      ;
; -6.121 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.431      ; 6.714      ;
; -6.099 ; register:R2|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.491      ; 7.252      ;
; -6.071 ; register:R14|q[12]           ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.468      ; 7.026      ;
; -6.062 ; register:R10|q[29]           ; Bus:bus|q[29] ; clock        ; BAout       ; 0.500        ; 1.850      ; 7.595      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                          ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.524 ; SE:SelectAndEncode|decode[2] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.710     ; 3.289      ;
; -4.450 ; SE:SelectAndEncode|decode[0] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.497     ; 3.428      ;
; -4.335 ; Bus:bus|q[20]                ; register:IR|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -2.064     ; 2.746      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.317 ; SE:SelectAndEncode|decode[2] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.365     ; 3.427      ;
; -4.291 ; SE:SelectAndEncode|decode[2] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.343     ; 3.423      ;
; -4.291 ; SE:SelectAndEncode|decode[2] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.343     ; 3.423      ;
; -4.291 ; SE:SelectAndEncode|decode[2] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -1.343     ; 3.423      ;
; -4.291 ; SE:SelectAndEncode|decode[2] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -1.343     ; 3.423      ;
; -4.291 ; SE:SelectAndEncode|decode[2] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.343     ; 3.423      ;
; -4.262 ; SE:SelectAndEncode|decode[0] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.480     ; 3.257      ;
; -4.262 ; SE:SelectAndEncode|decode[1] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.499     ; 3.238      ;
; -4.258 ; Bus:bus|q[20]                ; register:Y|q[20]                                                                                ; BAout        ; clock       ; 0.500        ; -1.729     ; 3.004      ;
; -4.249 ; SE:SelectAndEncode|decode[2] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.693     ; 3.031      ;
; -4.240 ; Bus:bus|q[31]                ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -2.188     ; 2.527      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.238 ; SE:SelectAndEncode|decode[0] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.152     ; 3.561      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[13]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[12]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[22]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[18]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.236 ; SE:SelectAndEncode|decode[2] ; register:R11|q[30]                                                                              ; Gra          ; clock       ; 0.500        ; -1.688     ; 3.023      ;
; -4.229 ; SE:SelectAndEncode|decode[2] ; register:R10|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.692     ; 3.012      ;
; -4.229 ; SE:SelectAndEncode|decode[2] ; register:R10|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -1.692     ; 3.012      ;
; -4.210 ; SE:SelectAndEncode|decode[2] ; register:R11|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.347      ;
; -4.210 ; SE:SelectAndEncode|decode[2] ; register:R11|q[27]                                                                              ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.347      ;
; -4.210 ; SE:SelectAndEncode|decode[2] ; register:R11|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.347      ;
; -4.210 ; SE:SelectAndEncode|decode[2] ; register:R6|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.696     ; 2.989      ;
; -4.208 ; SE:SelectAndEncode|decode[0] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.130     ; 3.553      ;
; -4.208 ; SE:SelectAndEncode|decode[0] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.130     ; 3.553      ;
; -4.208 ; SE:SelectAndEncode|decode[0] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -1.130     ; 3.553      ;
; -4.208 ; SE:SelectAndEncode|decode[0] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -1.130     ; 3.553      ;
; -4.208 ; SE:SelectAndEncode|decode[0] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.130     ; 3.553      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[23]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[26]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[7]                                                                               ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[9]                                                                               ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[10]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[4]                                                                               ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.203 ; SE:SelectAndEncode|decode[2] ; register:R12|q[3]                                                                               ; Gra          ; clock       ; 0.500        ; -1.691     ; 2.987      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[26]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[12]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[20]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.188 ; SE:SelectAndEncode|decode[2] ; register:R3|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.325      ;
; -4.185 ; Bus:bus|q[8]                 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.940     ; 2.753      ;
; -4.182 ; SE:SelectAndEncode|decode[0] ; register:R6|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.483     ; 3.174      ;
; -4.177 ; Bus:bus|q[29]                ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -2.082     ; 2.570      ;
; -4.172 ; SE:SelectAndEncode|decode[3] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.468     ; 3.179      ;
; -4.166 ; Bus:bus|q[29]                ; register:R10|q[29]                                                                              ; BAout        ; clock       ; 0.500        ; -2.082     ; 2.559      ;
; -4.166 ; SE:SelectAndEncode|decode[2] ; register:R7|q[28]                                                                               ; Gra          ; clock       ; 0.500        ; -1.696     ; 2.945      ;
; -4.166 ; SE:SelectAndEncode|decode[2] ; register:R7|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -1.696     ; 2.945      ;
; -4.166 ; SE:SelectAndEncode|decode[2] ; register:R7|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.696     ; 2.945      ;
; -4.166 ; SE:SelectAndEncode|decode[2] ; register:R7|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.696     ; 2.945      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[13]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[12]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[22]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[18]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.162 ; SE:SelectAndEncode|decode[1] ; register:R11|q[30]                                                                              ; Gra          ; clock       ; 0.500        ; -1.477     ; 3.160      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[1]                                                                                ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.161 ; SE:SelectAndEncode|decode[2] ; register:R8|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.338     ; 3.298      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[23]                                                                              ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[26]                                                                              ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[7]                                                                               ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[9]                                                                               ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
; -4.160 ; SE:SelectAndEncode|decode[0] ; register:R12|q[10]                                                                              ; Gra          ; clock       ; 0.500        ; -1.478     ; 3.157      ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'conin'                                                                               ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.410 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.704     ; 3.181      ;
; -4.357 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.711     ; 3.121      ;
; -4.345 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.857     ; 2.963      ;
; -4.339 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.844     ; 2.970      ;
; -4.247 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.709     ; 3.013      ;
; -4.209 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.695     ; 2.989      ;
; -4.178 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.700     ; 2.953      ;
; -4.153 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.728     ; 2.900      ;
; -4.147 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.843     ; 2.779      ;
; -4.135 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.715     ; 2.895      ;
; -4.111 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.683     ; 2.903      ;
; -4.088 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.702     ; 2.861      ;
; -4.071 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.688     ; 2.858      ;
; -4.067 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.706     ; 2.836      ;
; -4.061 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.692     ; 2.844      ;
; -4.051 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.718     ; 2.808      ;
; -4.050 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.702     ; 2.823      ;
; -4.041 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.713     ; 2.803      ;
; -4.030 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; 0.500        ; -1.838     ; 2.667      ;
; -4.000 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.697     ; 2.778      ;
; -3.992 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.712     ; 2.755      ;
; -3.982 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.701     ; 2.756      ;
; -3.963 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.710     ; 2.728      ;
; -3.892 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.697     ; 2.670      ;
; -3.877 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.696     ; 2.656      ;
; -3.860 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.838     ; 2.497      ;
; -3.800 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.825     ; 2.450      ;
; -3.739 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.703     ; 2.511      ;
; -3.737 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.718     ; 2.494      ;
; -3.694 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.727     ; 2.442      ;
; -3.669 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.687     ; 2.457      ;
; -3.508 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.683     ; 2.300      ;
; -3.417 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.694     ; 2.198      ;
; -0.625 ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.269      ; 1.869      ;
; -0.339 ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.269      ; 1.583      ;
; 0.096  ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 1.000        ; -0.076     ; 0.823      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Gra'                                                                                              ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.519 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.274      ; 3.331      ;
; -2.500 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.272      ; 3.377      ;
; -2.450 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.274      ; 3.262      ;
; -2.434 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.272      ; 3.311      ;
; -2.248 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 3.705      ; 5.511      ;
; -2.231 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 3.703      ; 5.559      ;
; -1.945 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 3.705      ; 5.708      ;
; -1.868 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 3.703      ; 5.696      ;
; -1.513 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.274      ; 2.325      ;
; -1.493 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.272      ; 2.370      ;
; -0.876 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.256      ; 1.794      ;
; -0.818 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.472      ; 1.741      ;
; -0.810 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.256      ; 1.728      ;
; -0.643 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.472      ; 1.566      ;
; -0.500 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.256      ; 1.418      ;
; -0.338 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.472      ; 1.261      ;
; -0.110 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 3.692      ; 3.484      ;
; 0.076  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 3.692      ; 3.798      ;
; 0.267  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 3.903      ; 3.107      ;
; 0.570  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 3.903      ; 3.304      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAMenable'                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.819 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.078     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -1.811 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.070     ; 2.650      ;
; -0.362 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.574      ;
; -0.323 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.535      ;
; -0.323 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.535      ;
; -0.293 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.519      ;
; -0.250 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.457      ;
; -0.225 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.437      ;
; -0.202 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.409      ;
; -0.089 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.296      ;
; -0.082 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.289      ;
; -0.079 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.305      ;
; -0.061 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.268      ;
; -0.046 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.213      ; 1.267      ;
; -0.040 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.266      ;
; -0.039 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.246      ;
; -0.024 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.250      ;
; -0.023 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.230      ;
; -0.021 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.223      ; 1.252      ;
; -0.020 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.246      ;
; -0.012 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.238      ;
; 0.013  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.213      ;
; 0.013  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.213      ;
; 0.024  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.188      ;
; 0.027  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.199      ;
; 0.039  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.187      ;
; 0.040  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.199      ; 1.167      ;
; 0.040  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.186      ;
; 0.049  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.163      ;
; 0.053  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.173      ;
; 0.077  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.218      ; 1.149      ;
; 0.118  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.096      ;
; 0.152  ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.062      ;
; 0.163  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.215      ; 1.060      ;
; 0.169  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.045      ;
; 0.170  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.205      ; 1.043      ;
; 0.173  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.041      ;
; 0.173  ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.209      ; 1.044      ;
; 0.180  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.034      ;
; 0.184  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.030      ;
; 0.188  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.215      ; 1.035      ;
; 0.193  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.021      ;
; 0.197  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.017      ;
; 0.198  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.016      ;
; 0.200  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.014      ;
; 0.202  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 1.012      ;
; 0.210  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 1.002      ;
; 0.218  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.209      ; 0.999      ;
; 0.220  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.204      ; 0.992      ;
; 0.223  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 0.991      ;
; 0.223  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 0.991      ;
; 0.226  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.206      ; 0.988      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Gra'                                                                                               ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.917 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 4.042      ; 3.125      ;
; -0.622 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 4.042      ; 2.940      ;
; -0.493 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 3.817      ; 3.324      ;
; -0.176 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 3.817      ; 3.161      ;
; -0.051 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.695      ; 1.184      ;
; 0.247  ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.695      ; 1.482      ;
; 0.339  ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.465      ; 1.344      ;
; 0.419  ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.695      ; 1.654      ;
; 0.631  ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.465      ; 1.636      ;
; 0.663  ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.465      ; 1.668      ;
; 1.161  ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.484      ; 2.185      ;
; 1.241  ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.482      ; 2.263      ;
; 1.445  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 3.829      ; 5.274      ;
; 1.595  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 3.831      ; 5.426      ;
; 1.757  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 3.829      ; 5.106      ;
; 1.891  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 3.831      ; 5.242      ;
; 2.054  ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.482      ; 3.076      ;
; 2.065  ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.484      ; 3.089      ;
; 2.086  ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.482      ; 3.108      ;
; 2.110  ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.484      ; 3.134      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'BAout'                                                                                     ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.811 ; register:IR|q[0]         ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 2.210      ; 0.939      ;
; -0.504 ; register:IR|q[18]        ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 2.186      ; 1.222      ;
; -0.344 ; register:IR|q[4]         ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.718      ; 0.914      ;
; -0.299 ; register:ZLO|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.858      ; 1.099      ;
; -0.267 ; register:IR|q[3]         ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.860      ; 1.133      ;
; -0.158 ; register:IR|q[2]         ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.702      ; 1.084      ;
; 0.015  ; register:IR|q[9]         ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 2.050      ; 1.605      ;
; 0.449  ; register:ZLO|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.855      ; 1.844      ;
; 0.453  ; register:ZLO|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.811      ; 1.804      ;
; 0.507  ; register:IR|q[14]        ; Bus:bus|q[14] ; clock        ; BAout       ; -0.500       ; 1.713      ; 1.760      ;
; 0.520  ; register:IR|q[18]        ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 2.057      ; 2.117      ;
; 0.550  ; register:IR|q[7]         ; Bus:bus|q[7]  ; clock        ; BAout       ; -0.500       ; 1.713      ; 1.803      ;
; 0.589  ; register:ZLO|q[0]        ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.852      ; 1.981      ;
; 0.594  ; register:IR|q[10]        ; Bus:bus|q[10] ; clock        ; BAout       ; -0.500       ; 1.680      ; 1.814      ;
; 0.617  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; 0.000        ; 4.525      ; 5.142      ;
; 0.625  ; register:IR|q[17]        ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 2.048      ; 2.213      ;
; 0.636  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; 0.000        ; 4.543      ; 5.179      ;
; 0.654  ; register:IR|q[18]        ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 2.059      ; 2.253      ;
; 0.671  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; 0.000        ; 4.538      ; 5.209      ;
; 0.789  ; register:IR|q[11]        ; Bus:bus|q[11] ; clock        ; BAout       ; -0.500       ; 1.718      ; 2.047      ;
; 0.796  ; register:IR|q[8]         ; Bus:bus|q[8]  ; clock        ; BAout       ; -0.500       ; 1.829      ; 2.165      ;
; 0.809  ; register:IR|q[12]        ; Bus:bus|q[12] ; clock        ; BAout       ; -0.500       ; 1.714      ; 2.063      ;
; 0.842  ; MDR:MDR|Q[0]             ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 2.196      ; 2.578      ;
; 0.854  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; 0.000        ; 4.387      ; 5.241      ;
; 0.870  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; 0.000        ; 4.383      ; 5.253      ;
; 0.874  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; -0.500       ; 4.525      ; 4.919      ;
; 0.878  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; 0.000        ; 4.557      ; 5.435      ;
; 0.894  ; register:ZLO|q[4]        ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.702      ; 2.136      ;
; 0.907  ; register:ZLO|q[27]       ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.674      ; 2.121      ;
; 0.927  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; -0.500       ; 4.543      ; 4.990      ;
; 0.937  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; -0.500       ; 4.538      ; 4.995      ;
; 0.945  ; pc:PC|q[1]               ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 2.205      ; 2.690      ;
; 0.974  ; register:IR|q[18]        ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 2.049      ; 2.563      ;
; 0.994  ; MDR:MDR|Q[3]             ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 2.164      ; 2.698      ;
; 0.996  ; pc:PC|q[5]               ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 2.056      ; 2.592      ;
; 1.053  ; MDR:MDR|Q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 2.072      ; 2.665      ;
; 1.062  ; ZMux:ZMUX|Zout[1]        ; Bus:bus|q[1]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.847      ; 2.449      ;
; 1.093  ; MDR:MDR|Q[6]             ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 2.066      ; 2.699      ;
; 1.106  ; register:IR|q[13]        ; Bus:bus|q[13] ; clock        ; BAout       ; -0.500       ; 1.732      ; 2.378      ;
; 1.116  ; MDR:MDR|Q[31]            ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 2.179      ; 2.835      ;
; 1.116  ; register:ZLO|q[20]       ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 1.676      ; 2.332      ;
; 1.117  ; InPort:InPort|q[0]       ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.824      ; 2.481      ;
; 1.136  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; 0.000        ; 4.394      ; 5.530      ;
; 1.146  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; -0.500       ; 4.387      ; 5.053      ;
; 1.152  ; register:IR|q[6]         ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 2.080      ; 2.772      ;
; 1.154  ; MDR:MDR|Q[22]            ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 2.055      ; 2.749      ;
; 1.161  ; register:ZLO|q[5]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.709      ; 2.410      ;
; 1.162  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; -0.500       ; 4.557      ; 5.239      ;
; 1.175  ; MDR:MDR|Q[4]             ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 2.022      ; 2.737      ;
; 1.177  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; -0.500       ; 4.383      ; 5.080      ;
; 1.206  ; register:ZLO|q[26]       ; Bus:bus|q[26] ; clock        ; BAout       ; -0.500       ; 1.716      ; 2.462      ;
; 1.208  ; register:ZLO|q[19]       ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.651      ; 2.399      ;
; 1.208  ; ZMux:ZMUX|Zout[25]       ; Bus:bus|q[25] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.703      ; 2.451      ;
; 1.264  ; register:IR|q[18]        ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 2.044      ; 2.848      ;
; 1.267  ; MDR:MDR|Q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 2.047      ; 2.854      ;
; 1.283  ; register:ZLO|q[28]       ; Bus:bus|q[28] ; clock        ; BAout       ; -0.500       ; 1.718      ; 2.541      ;
; 1.286  ; register:ZLO|q[24]       ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.673      ; 2.499      ;
; 1.296  ; pc:PC|q[0]               ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 2.219      ; 3.055      ;
; 1.297  ; register:ZHI|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 2.192      ; 3.029      ;
; 1.301  ; MDR:MDR|Q[15]            ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 2.060      ; 2.901      ;
; 1.301  ; MDR:MDR|Q[19]            ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 2.035      ; 2.876      ;
; 1.310  ; register:IR|q[18]        ; Bus:bus|q[21] ; clock        ; BAout       ; -0.500       ; 2.050      ; 2.900      ;
; 1.311  ; register:ZLO|q[22]       ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.674      ; 2.525      ;
; 1.313  ; BAout                    ; Bus:bus|q[22] ; BAout        ; BAout       ; 0.000        ; 4.401      ; 5.714      ;
; 1.316  ; MDR:MDR|Q[25]            ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 2.066      ; 2.922      ;
; 1.318  ; register:ZLO|q[15]       ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 1.721      ; 2.579      ;
; 1.327  ; register:ZLO|q[29]       ; Bus:bus|q[29] ; clock        ; BAout       ; -0.500       ; 1.706      ; 2.573      ;
; 1.335  ; register:R15|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.833      ; 2.708      ;
; 1.344  ; register:IR|q[16]        ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 2.081      ; 2.965      ;
; 1.366  ; InPort:InPort|q[0]       ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.654      ; 2.560      ;
; 1.379  ; register:IR|q[1]         ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.828      ; 2.747      ;
; 1.380  ; register:IR|q[18]        ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 2.052      ; 2.972      ;
; 1.387  ; register:ZHI|q[1]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 2.043      ; 2.970      ;
; 1.393  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; -0.500       ; 4.394      ; 5.307      ;
; 1.394  ; register:IR|q[18]        ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 2.060      ; 2.994      ;
; 1.411  ; ZMux:ZMUX|Zout[23]       ; Bus:bus|q[23] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.701      ; 2.652      ;
; 1.419  ; register:IR|q[18]        ; Bus:bus|q[30] ; clock        ; BAout       ; -0.500       ; 2.066      ; 3.025      ;
; 1.421  ; register:IR|q[18]        ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 2.066      ; 3.027      ;
; 1.422  ; register:R12|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.851      ; 2.813      ;
; 1.426  ; BAout                    ; Bus:bus|q[21] ; BAout        ; BAout       ; 0.000        ; 4.402      ; 5.828      ;
; 1.436  ; ZMux:ZMUX|Zout[29]       ; Bus:bus|q[29] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.710      ; 2.686      ;
; 1.442  ; MDR:MDR|Q[18]            ; Bus:bus|q[18] ; clock        ; BAout       ; -0.500       ; 2.067      ; 3.049      ;
; 1.442  ; MDR:MDR|Q[27]            ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 2.063      ; 3.045      ;
; 1.448  ; ZMux:ZMUX|Zout[5]        ; Bus:bus|q[5]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.691      ; 2.679      ;
; 1.455  ; reg0:R0|register:R0|q[3] ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.826      ; 2.821      ;
; 1.463  ; register:ZLO|q[6]        ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.722      ; 2.725      ;
; 1.481  ; BAout                    ; Bus:bus|q[9]  ; BAout        ; BAout       ; 0.000        ; 4.402      ; 5.883      ;
; 1.489  ; BAout                    ; Bus:bus|q[15] ; BAout        ; BAout       ; 0.000        ; 4.406      ; 5.895      ;
; 1.491  ; register:ZLO|q[23]       ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 1.697      ; 2.728      ;
; 1.504  ; MDR:MDR|Q[1]             ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 2.182      ; 3.226      ;
; 1.513  ; ZMux:ZMUX|Zout[4]        ; Bus:bus|q[4]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.715      ; 2.768      ;
; 1.518  ; register:ZLO|q[9]        ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 1.675      ; 2.733      ;
; 1.523  ; MDR:MDR|Q[2]             ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 2.026      ; 3.089      ;
; 1.526  ; register:ZLO|q[16]       ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.760      ; 2.826      ;
; 1.529  ; ZMux:ZMUX|Zout[0]        ; Bus:bus|q[0]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 2.217      ; 3.286      ;
; 1.561  ; ZMux:ZMUX|Zout[31]       ; Bus:bus|q[31] ; ZMuxEnbale   ; BAout       ; -0.500       ; 2.189      ; 3.290      ;
; 1.573  ; BAout                    ; Bus:bus|q[26] ; BAout        ; BAout       ; 0.000        ; 4.397      ; 5.970      ;
; 1.597  ; register:IR|q[18]        ; Bus:bus|q[18] ; clock        ; BAout       ; -0.500       ; 2.061      ; 3.198      ;
; 1.601  ; MDR:MDR|Q[16]            ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 2.082      ; 3.223      ;
; 1.607  ; MDR:MDR|Q[30]            ; Bus:bus|q[30] ; clock        ; BAout       ; -0.500       ; 2.072      ; 3.219      ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAMenable'                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 0.891      ;
; 0.297 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.896      ;
; 0.300 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 0.898      ;
; 0.300 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.374      ; 0.901      ;
; 0.307 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.906      ;
; 0.318 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.917      ;
; 0.318 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.917      ;
; 0.323 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.922      ;
; 0.325 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.924      ;
; 0.329 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 0.936      ;
; 0.333 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.932      ;
; 0.334 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.933      ;
; 0.336 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.935      ;
; 0.343 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.942      ;
; 0.346 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.945      ;
; 0.346 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.374      ; 0.947      ;
; 0.350 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 0.948      ;
; 0.356 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.380      ; 0.963      ;
; 0.362 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.961      ;
; 0.366 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.965      ;
; 0.389 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.372      ; 0.988      ;
; 0.468 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.077      ;
; 0.476 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.069      ;
; 0.481 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.079      ;
; 0.484 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.093      ;
; 0.488 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.097      ;
; 0.489 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.087      ;
; 0.490 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.099      ;
; 0.496 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.105      ;
; 0.501 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.110      ;
; 0.514 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.123      ;
; 0.525 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.118      ;
; 0.530 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.387      ; 1.144      ;
; 0.537 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.146      ;
; 0.543 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.136      ;
; 0.545 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.154      ;
; 0.546 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.155      ;
; 0.552 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.378      ; 1.157      ;
; 0.561 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.154      ;
; 0.562 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.171      ;
; 0.578 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.383      ; 1.188      ;
; 0.584 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.177      ;
; 0.608 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.201      ;
; 0.717 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.315      ;
; 0.726 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.319      ;
; 0.731 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.366      ; 1.324      ;
; 0.812 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.382      ; 1.421      ;
; 0.818 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.416      ;
; 0.822 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.420      ;
; 0.853 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.371      ; 1.451      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.266 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.088      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
; 2.274 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.080      ; 2.553      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                               ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; register:MAR|q[8] ; register:MAR|q[8]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[6] ; register:MAR|q[6]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; register:ZHI|q[1] ; register:ZHI|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; register:ZLO|q[2] ; register:ZLO|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.394 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 0.896      ;
; 0.397 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 0.899      ;
; 0.398 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 0.900      ;
; 0.399 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 0.901      ;
; 0.402 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 0.904      ;
; 0.476 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.314      ; 0.977      ;
; 0.489 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.062      ;
; 0.507 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.080      ;
; 0.555 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.788      ;
; 0.556 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.556 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.789      ;
; 0.557 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 0.793      ;
; 0.568 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.792      ;
; 0.591 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 0.810      ;
; 0.599 ; pc:PC|q[15]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.172      ;
; 0.601 ; pc:PC|q[13]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.174      ;
; 0.601 ; pc:PC|q[15]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.174      ;
; 0.617 ; pc:PC|q[14]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.190      ;
; 0.619 ; pc:PC|q[14]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.192      ;
; 0.620 ; pc:PC|q[12]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.193      ;
; 0.659 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.302      ; 1.148      ;
; 0.660 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 1.162      ;
; 0.664 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.315      ; 1.166      ;
; 0.667 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.302      ; 1.156      ;
; 0.711 ; pc:PC|q[15]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.284      ;
; 0.711 ; pc:PC|q[13]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.284      ;
; 0.713 ; pc:PC|q[15]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.286      ;
; 0.713 ; pc:PC|q[13]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.286      ;
; 0.714 ; pc:PC|q[11]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.287      ;
; 0.716 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.302      ; 1.205      ;
; 0.729 ; pc:PC|q[14]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.302      ;
; 0.730 ; pc:PC|q[12]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.303      ;
; 0.731 ; pc:PC|q[14]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.304      ;
; 0.732 ; pc:PC|q[12]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.305      ;
; 0.732 ; pc:PC|q[10]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.305      ;
; 0.765 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.327      ; 1.279      ;
; 0.818 ; RAM:RAM|q[14]     ; MDR:MDR|Q[14]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.171     ; 0.844      ;
; 0.823 ; pc:PC|q[15]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.396      ;
; 0.823 ; pc:PC|q[13]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.396      ;
; 0.823 ; RAM:RAM|q[24]     ; MDR:MDR|Q[24]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.183     ; 0.837      ;
; 0.824 ; pc:PC|q[11]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.397      ;
; 0.824 ; RAM:RAM|q[21]     ; MDR:MDR|Q[21]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.183     ; 0.838      ;
; 0.825 ; pc:PC|q[15]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.398      ;
; 0.825 ; pc:PC|q[13]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.398      ;
; 0.826 ; pc:PC|q[11]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.399      ;
; 0.826 ; RAM:RAM|q[16]     ; MDR:MDR|Q[16]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.183     ; 0.840      ;
; 0.827 ; pc:PC|q[9]        ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.400      ;
; 0.830 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.063      ;
; 0.830 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.063      ;
; 0.830 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.063      ;
; 0.831 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.064      ;
; 0.831 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.064      ;
; 0.832 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.065      ;
; 0.832 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.076      ; 1.065      ;
; 0.835 ; register:MAR|q[1] ; register:MAR|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.061      ; 1.053      ;
; 0.841 ; pc:PC|q[14]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.414      ;
; 0.842 ; pc:PC|q[12]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.415      ;
; 0.842 ; pc:PC|q[10]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.415      ;
; 0.843 ; pc:PC|q[1]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; pc:PC|q[13]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; pc:PC|q[3]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; pc:PC|q[14]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.416      ; 1.416      ;
; 0.844 ; pc:PC|q[5]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; pc:PC|q[11]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 1.063      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'conin'                                                                               ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.458 ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 0.000        ; 0.076      ; 0.691      ;
; 0.780 ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.451      ; 1.428      ;
; 0.982 ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.451      ; 1.630      ;
; 3.756 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.447     ; 2.006      ;
; 3.924 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.437     ; 2.184      ;
; 4.073 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.440     ; 2.330      ;
; 4.087 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.479     ; 2.305      ;
; 4.134 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.471     ; 2.360      ;
; 4.147 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.456     ; 2.388      ;
; 4.183 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.573     ; 2.307      ;
; 4.202 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.585     ; 2.314      ;
; 4.222 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.449     ; 2.470      ;
; 4.283 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.450     ; 2.530      ;
; 4.338 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.462     ; 2.573      ;
; 4.341 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; -0.500       ; -1.585     ; 2.453      ;
; 4.353 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.465     ; 2.585      ;
; 4.376 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.450     ; 2.623      ;
; 4.380 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.454     ; 2.623      ;
; 4.386 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.455     ; 2.628      ;
; 4.395 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.459     ; 2.633      ;
; 4.415 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.465     ; 2.647      ;
; 4.427 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.455     ; 2.669      ;
; 4.439 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.445     ; 2.691      ;
; 4.447 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.471     ; 2.673      ;
; 4.469 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.442     ; 2.724      ;
; 4.481 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.437     ; 2.741      ;
; 4.501 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.591     ; 2.607      ;
; 4.515 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.480     ; 2.732      ;
; 4.521 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.453     ; 2.765      ;
; 4.529 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.468     ; 2.758      ;
; 4.575 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.448     ; 2.824      ;
; 4.634 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.461     ; 2.870      ;
; 4.706 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.592     ; 2.811      ;
; 4.708 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.464     ; 2.941      ;
; 4.712 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.604     ; 2.805      ;
; 4.754 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.457     ; 2.994      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ZMuxEnbale'                                                                            ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 2.230 ; register:Y|q[21] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 2.528      ;
; 2.438 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.039      ; 2.674      ;
; 2.530 ; register:Y|q[26] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.083      ; 2.810      ;
; 2.645 ; register:Y|q[16] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.453      ; 3.295      ;
; 2.762 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.084      ; 3.043      ;
; 2.847 ; register:Y|q[17] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.097      ; 3.141      ;
; 2.929 ; register:Y|q[31] ; ZMux:ZMUX|Zout[31] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.083      ; 3.209      ;
; 3.052 ; register:Y|q[20] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.113      ; 3.362      ;
; 3.084 ; register:Y|q[25] ; ZMux:ZMUX|Zout[25] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.116      ; 3.397      ;
; 3.143 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.090      ; 3.430      ;
; 3.166 ; register:Y|q[18] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.090      ; 3.453      ;
; 3.208 ; register:Y|q[22] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.079      ; 3.484      ;
; 3.211 ; register:Y|q[15] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.086      ; 3.494      ;
; 3.263 ; register:Y|q[10] ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.471      ; 3.931      ;
; 3.265 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.120      ; 3.582      ;
; 3.300 ; register:Y|q[6]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.282     ; 3.215      ;
; 3.339 ; register:Y|q[19] ; ZMux:ZMUX|Zout[19] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.084      ; 3.620      ;
; 3.351 ; register:Y|q[4]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.039      ; 3.587      ;
; 3.405 ; register:Y|q[24] ; ZMux:ZMUX|Zout[24] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.111      ; 3.713      ;
; 3.506 ; register:Y|q[11] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.303     ; 3.400      ;
; 3.555 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.288     ; 3.464      ;
; 3.608 ; register:Y|q[23] ; ZMux:ZMUX|Zout[23] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.114      ; 3.919      ;
; 3.692 ; register:Y|q[27] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.108      ; 3.997      ;
; 3.716 ; register:Y|q[9]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.277     ; 3.636      ;
; 3.852 ; register:Y|q[7]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.295     ; 3.754      ;
; 3.897 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.069      ; 4.163      ;
; 4.064 ; register:Y|q[26] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.073      ; 4.334      ;
; 4.077 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[0]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.257     ; 4.017      ;
; 4.095 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.585     ; 2.207      ;
; 4.120 ; register:Y|q[20] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.106      ; 4.423      ;
; 4.129 ; register:Y|q[2]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.039      ; 4.365      ;
; 4.186 ; register:Y|q[31] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.450      ; 4.833      ;
; 4.195 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.039      ; 4.431      ;
; 4.225 ; register:Y|q[14] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.082      ; 4.504      ;
; 4.236 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[28] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.585     ; 2.348      ;
; 4.287 ; register:Y|q[24] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 4.585      ;
; 4.293 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.299     ; 4.191      ;
; 4.323 ; register:Y|q[31] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.438      ; 4.958      ;
; 4.327 ; register:Y|q[10] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.451      ; 4.975      ;
; 4.353 ; register:Y|q[10] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.464      ; 5.014      ;
; 4.377 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.251     ; 4.323      ;
; 4.387 ; register:Y|q[10] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.451      ; 5.035      ;
; 4.389 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.288     ; 4.298      ;
; 4.405 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.296     ; 4.306      ;
; 4.450 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.120      ; 4.767      ;
; 4.478 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.075      ; 4.750      ;
; 4.511 ; register:Y|q[10] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.458      ; 5.166      ;
; 4.522 ; register:Y|q[27] ; ZMux:ZMUX|Zout[28] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.117      ; 4.836      ;
; 4.524 ; register:Y|q[25] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.098      ; 4.819      ;
; 4.525 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.258     ; 4.464      ;
; 4.553 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.303     ; 4.447      ;
; 4.563 ; register:Y|q[26] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.082      ; 4.842      ;
; 4.571 ; register:Y|q[10] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.462      ; 5.230      ;
; 4.576 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.950     ; 2.323      ;
; 4.590 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.114      ; 4.901      ;
; 4.606 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.594     ; 2.709      ;
; 4.617 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.254     ; 4.560      ;
; 4.619 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.595     ; 2.721      ;
; 4.628 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.086      ; 4.911      ;
; 4.633 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.251     ; 4.579      ;
; 4.640 ; register:Y|q[10] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.086      ; 4.923      ;
; 4.646 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.075      ; 4.918      ;
; 4.653 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[17] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.582     ; 2.768      ;
; 4.661 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.296     ; 4.562      ;
; 4.661 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.584     ; 2.774      ;
; 4.669 ; register:Y|q[10] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.461      ; 5.327      ;
; 4.674 ; register:Y|q[10] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.463      ; 5.334      ;
; 4.681 ; register:Y|q[10] ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.468      ; 5.346      ;
; 4.698 ; register:Y|q[12] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.083      ; 4.978      ;
; 4.703 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.292     ; 4.608      ;
; 4.721 ; register:Y|q[10] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.463      ; 5.381      ;
; 4.721 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.107      ; 5.025      ;
; 4.722 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.243     ; 4.676      ;
; 4.738 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.251     ; 4.684      ;
; 4.738 ; register:Y|q[11] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.075      ; 5.010      ;
; 4.740 ; register:Y|q[10] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.451      ; 5.388      ;
; 4.749 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.062      ; 5.008      ;
; 4.767 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.584     ; 2.880      ;
; 4.767 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.587     ; 2.877      ;
; 4.785 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.583     ; 2.899      ;
; 4.786 ; register:Y|q[19] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.088      ; 5.071      ;
; 4.789 ; register:Y|q[13] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.080      ; 5.066      ;
; 4.790 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.588     ; 2.899      ;
; 4.791 ; register:Y|q[10] ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 5.089      ;
; 4.793 ; register:Y|q[10] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.464      ; 5.454      ;
; 4.798 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[16] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.583     ; 2.912      ;
; 4.803 ; register:Y|q[29] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.106      ; 5.106      ;
; 4.811 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.120      ; 5.128      ;
; 4.818 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.124      ; 5.139      ;
; 4.819 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.093      ; 5.109      ;
; 4.820 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.595     ; 2.922      ;
; 4.832 ; register:Y|q[19] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 5.106      ;
; 4.844 ; register:Y|q[2]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.299     ; 4.742      ;
; 4.846 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.079      ; 5.122      ;
; 4.862 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.119      ; 5.178      ;
; 4.863 ; register:Y|q[29] ; ZMux:ZMUX|Zout[29] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.111      ; 5.171      ;
; 4.864 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.114      ; 5.175      ;
; 4.876 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.243     ; 4.830      ;
; 4.880 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.127      ; 5.204      ;
; 4.886 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.258     ; 4.825      ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                         ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InPort:InPort|q[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAMenable'                                                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a16|clk0                                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ZMuxEnbale'                                                               ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ZMuxEnbale ; Rise       ; ZMuxEnbale                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[14]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[18]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[27]|clk                ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[8]|clk                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[10]|clk                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[15]|clk                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[16]|clk                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[17]|clk                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[1]|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[22]|clk                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[5]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[12]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[19]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[21]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[24]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[26]|clk                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[20]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[28]|clk                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[30]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~input|o               ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[23]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[4]|clk                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[25]|clk                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[29]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[13]|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[3]|clk                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[9]|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[0]|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[11]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[31]|clk                ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[6]|clk                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[2]|clk                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[7]|clk                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'conin'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; conin ; Rise       ; conin                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|Bus             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|Bus             ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|q|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|Bus             ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|o               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|q|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BAout'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|datad           ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac               ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datac               ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|datac               ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datac              ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                 ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datac               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datad               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datad              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|datad               ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datad              ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datad               ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|combout         ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|inclk[0] ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|outclk   ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                 ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                 ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[26]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[16]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[28]                ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[6]                 ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[9]                 ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[24]                ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[29]                ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[30]                ;
; 0.618  ; 0.618        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[11]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Gra'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.631  ; 0.631        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 4.425  ; 4.604  ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 6.537  ; 7.098  ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 6.718  ; 7.272  ; Fall       ; BAout           ;
; PCout          ; BAout      ; 8.529  ; 9.431  ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 6.629  ; 7.139  ; Fall       ; BAout           ;
; Rout           ; BAout      ; 6.889  ; 7.395  ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; 7.474  ; 7.847  ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; 8.545  ; 9.449  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; 9.132  ; 9.207  ; Fall       ; BAout           ;
; Gra            ; Gra        ; 2.728  ; 2.925  ; Fall       ; Gra             ;
; Grb            ; Gra        ; 4.390  ; 4.910  ; Fall       ; Gra             ;
; read           ; RAMenable  ; 3.031  ; 3.442  ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; 3.459  ; 3.904  ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; 4.156  ; 4.607  ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; 27.748 ; 28.233 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; 10.873 ; 11.719 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; 8.661  ; 8.852  ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; 27.748 ; 28.233 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; 6.966  ; 7.309  ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; 5.135  ; 5.751  ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; 4.329  ; 4.857  ; Rise       ; clock           ;
; IncPC          ; clock      ; 2.725  ; 3.149  ; Rise       ; clock           ;
; MARin          ; clock      ; 2.510  ; 2.952  ; Rise       ; clock           ;
; MDRin          ; clock      ; 3.901  ; 4.317  ; Rise       ; clock           ;
; PCin           ; clock      ; 2.460  ; 2.862  ; Rise       ; clock           ;
; R15inC         ; clock      ; 3.221  ; 3.701  ; Rise       ; clock           ;
; Rin            ; clock      ; 4.630  ; 5.107  ; Rise       ; clock           ;
; Yin            ; clock      ; 4.786  ; 5.247  ; Rise       ; clock           ;
; ZLOin          ; clock      ; 4.493  ; 5.076  ; Rise       ; clock           ;
; clear          ; clock      ; 3.249  ; 3.493  ; Rise       ; clock           ;
; read           ; clock      ; 2.442  ; 2.915  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; -0.394 ; -0.617 ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 0.212  ; -0.252 ; Fall       ; BAout           ;
; MDRout         ; BAout      ; -0.452 ; -0.922 ; Fall       ; BAout           ;
; PCout          ; BAout      ; -1.798 ; -2.297 ; Fall       ; BAout           ;
; PortInout      ; BAout      ; -0.348 ; -0.796 ; Fall       ; BAout           ;
; Rout           ; BAout      ; -2.931 ; -3.436 ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; -2.670 ; -3.152 ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; -1.065 ; -1.520 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; -1.704 ; -2.227 ; Fall       ; BAout           ;
; Gra            ; Gra        ; 1.102  ; 0.917  ; Fall       ; Gra             ;
; Grb            ; Gra        ; -1.194 ; -1.711 ; Fall       ; Gra             ;
; read           ; RAMenable  ; -1.784 ; -2.136 ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; -2.154 ; -2.630 ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; -1.095 ; -1.522 ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; -1.103 ; -1.621 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; -1.411 ; -1.861 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; -1.792 ; -2.266 ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; -1.889 ; -2.426 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; -1.783 ; -2.282 ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; -1.103 ; -1.621 ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; -2.125 ; -2.525 ; Rise       ; clock           ;
; IncPC          ; clock      ; -2.030 ; -2.408 ; Rise       ; clock           ;
; MARin          ; clock      ; -1.130 ; -1.561 ; Rise       ; clock           ;
; MDRin          ; clock      ; -1.320 ; -1.798 ; Rise       ; clock           ;
; PCin           ; clock      ; -1.086 ; -1.550 ; Rise       ; clock           ;
; R15inC         ; clock      ; -1.804 ; -2.233 ; Rise       ; clock           ;
; Rin            ; clock      ; -2.591 ; -3.072 ; Rise       ; clock           ;
; Yin            ; clock      ; -2.098 ; -2.465 ; Rise       ; clock           ;
; ZLOin          ; clock      ; -1.119 ; -1.535 ; Rise       ; clock           ;
; clear          ; clock      ; 1.136  ; 0.973  ; Rise       ; clock           ;
; read           ; clock      ; -1.143 ; -1.560 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 5.923 ; 5.912 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 5.790 ; 5.778 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 122.28 MHz  ; 122.28 MHz      ; BAout      ;                                                               ;
; 193.05 MHz  ; 193.05 MHz      ; Gra        ;                                                               ;
; 399.52 MHz  ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1237.62 MHz ; 250.0 MHz       ; conin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+------------+----------+---------------+
; Clock      ; Slack    ; End Point TNS ;
+------------+----------+---------------+
; ZMuxEnbale ; -118.690 ; -3766.518     ;
; BAout      ; -7.383   ; -199.800      ;
; clock      ; -4.054   ; -2189.789     ;
; conin      ; -3.900   ; -7.452        ;
; Gra        ; -2.242   ; -5.889        ;
; RAMenable  ; -1.542   ; -49.771       ;
+------------+----------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; Gra        ; -0.766 ; -1.133        ;
; BAout      ; -0.679 ; -1.770        ;
; RAMenable  ; 0.291  ; 0.000         ;
; clock      ; 0.311  ; 0.000         ;
; conin      ; 0.406  ; 0.000         ;
; ZMuxEnbale ; 2.003  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clock      ; -3.000 ; -685.348                   ;
; RAMenable  ; -3.000 ; -85.612                    ;
; ZMuxEnbale ; -3.000 ; -35.000                    ;
; conin      ; -3.000 ; -5.000                     ;
; BAout      ; -3.000 ; -3.000                     ;
; Gra        ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ZMuxEnbale'                                                                            ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -118.690 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.654     ; 117.511    ;
; -118.679 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.656     ; 117.498    ;
; -118.575 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.637     ; 117.413    ;
; -118.564 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.639     ; 117.400    ;
; -118.477 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.491     ; 117.461    ;
; -118.466 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.493     ; 117.448    ;
; -118.458 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.623     ; 117.310    ;
; -118.447 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.625     ; 117.297    ;
; -118.426 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.494     ; 117.407    ;
; -118.415 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.496     ; 117.394    ;
; -118.316 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.649     ; 117.142    ;
; -118.307 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.638     ; 117.144    ;
; -118.304 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.501     ; 117.278    ;
; -118.296 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.640     ; 117.131    ;
; -118.293 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.503     ; 117.265    ;
; -118.271 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.532     ; 117.214    ;
; -118.260 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.534     ; 117.201    ;
; -118.201 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.632     ; 117.044    ;
; -118.139 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.491     ; 117.123    ;
; -118.136 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.659     ; 116.952    ;
; -118.136 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.971     ; 116.640    ;
; -118.128 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.493     ; 117.110    ;
; -118.103 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.486     ; 117.092    ;
; -118.084 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.618     ; 116.941    ;
; -118.052 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.489     ; 117.038    ;
; -118.035 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.657     ; 116.853    ;
; -118.021 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.642     ; 116.854    ;
; -118.021 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.954     ; 116.542    ;
; -118.002 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.660     ; 116.817    ;
; -117.977 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.496     ; 116.956    ;
; -117.966 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.498     ; 116.943    ;
; -117.960 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.657     ; 116.778    ;
; -117.933 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.633     ; 116.775    ;
; -117.930 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.496     ; 116.909    ;
; -117.923 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.496     ; 116.902    ;
; -117.923 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.808     ; 116.590    ;
; -117.920 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.640     ; 116.755    ;
; -117.916 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.517     ; 116.874    ;
; -117.905 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.519     ; 116.861    ;
; -117.904 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.628     ; 116.751    ;
; -117.904 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.940     ; 116.439    ;
; -117.902 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.505     ; 116.872    ;
; -117.897 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.527     ; 116.845    ;
; -117.891 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.507     ; 116.859    ;
; -117.887 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.643     ; 116.719    ;
; -117.882 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.681     ; 116.676    ;
; -117.872 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.499     ; 116.848    ;
; -117.872 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.811     ; 116.536    ;
; -117.869 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.498     ; 116.846    ;
; -117.865 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.509     ; 116.831    ;
; -117.858 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.500     ; 116.833    ;
; -117.854 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.511     ; 116.818    ;
; -117.852 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.656     ; 116.671    ;
; -117.845 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.640     ; 116.680    ;
; -117.822 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.494     ; 116.803    ;
; -117.814 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.660     ; 116.629    ;
; -117.803 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.626     ; 116.652    ;
; -117.789 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.497     ; 116.767    ;
; -117.771 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.497     ; 116.749    ;
; -117.770 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.629     ; 116.616    ;
; -117.767 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.664     ; 116.578    ;
; -117.765 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.486     ; 116.754    ;
; -117.753 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.643     ; 116.585    ;
; -117.753 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.955     ; 116.273    ;
; -117.750 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.506     ; 116.719    ;
; -117.750 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.818     ; 116.407    ;
; -117.749 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.660     ; 116.564    ;
; -117.747 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.494     ; 116.728    ;
; -117.738 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.500     ; 116.713    ;
; -117.737 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.639     ; 116.573    ;
; -117.728 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.626     ; 116.577    ;
; -117.727 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.661     ; 116.541    ;
; -117.726 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.657     ; 116.544    ;
; -117.717 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.537     ; 116.655    ;
; -117.717 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.849     ; 116.343    ;
; -117.699 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.643     ; 116.531    ;
; -117.696 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.497     ; 116.674    ;
; -117.695 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[11] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.979     ; 116.191    ;
; -117.669 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.518     ; 116.626    ;
; -117.666 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[17] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.655     ; 116.486    ;
; -117.664 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.508     ; 116.631    ;
; -117.653 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.510     ; 116.618    ;
; -117.652 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.641     ; 116.486    ;
; -117.650 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.650     ; 116.475    ;
; -117.649 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.504     ; 116.620    ;
; -117.639 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.493     ; 116.621    ;
; -117.636 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[13] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.961     ; 116.150    ;
; -117.634 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.643     ; 116.466    ;
; -117.630 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[28] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.657     ; 116.448    ;
; -117.620 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.625     ; 116.470    ;
; -117.619 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.644     ; 116.450    ;
; -117.618 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.521     ; 116.572    ;
; -117.616 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[6]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.973     ; 116.118    ;
; -117.616 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.535     ; 116.556    ;
; -117.616 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.507     ; 116.584    ;
; -117.612 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.644     ; 116.443    ;
; -117.611 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.640     ; 116.446    ;
; -117.604 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[9]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.964     ; 116.115    ;
; -117.603 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.491     ; 116.587    ;
; -117.601 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.497     ; 116.579    ;
+----------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'BAout'                                                                                         ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -7.383 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.318      ; 7.838      ;
; -7.308 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.195      ; 7.592      ;
; -7.291 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.204      ; 7.763      ;
; -7.282 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.392      ; 7.763      ;
; -7.267 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.401      ; 7.936      ;
; -7.201 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.504      ; 7.842      ;
; -7.167 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.515      ; 7.819      ;
; -7.093 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.194      ; 7.544      ;
; -7.075 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.408      ; 7.735      ;
; -7.054 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.194      ; 7.495      ;
; -7.035 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.205      ; 7.495      ;
; -6.996 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.191      ; 6.917      ;
; -6.994 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.211      ; 7.457      ;
; -6.814 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.377      ; 6.921      ;
; -6.780 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.388      ; 6.898      ;
; -6.720 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.208      ; 7.193      ;
; -6.696 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.185      ; 6.967      ;
; -6.684 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.391      ; 7.322      ;
; -6.683 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.189      ; 7.013      ;
; -6.649 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.391      ; 7.297      ;
; -6.638 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.217      ; 7.129      ;
; -6.548 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.211      ; 7.036      ;
; -6.535 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.405      ; 7.205      ;
; -6.527 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.386      ; 7.054      ;
; -6.503 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.381      ; 6.973      ;
; -6.494 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.408      ; 7.179      ;
; -6.456 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.403      ; 7.133      ;
; -6.422 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.414      ; 7.110      ;
; -6.411 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.198      ; 6.861      ;
; -6.388 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.218      ; 6.865      ;
; -6.385 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.202      ; 6.975      ;
; -6.366 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.382      ; 6.834      ;
; -6.357 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.375      ; 6.873      ;
; -6.356 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.195      ; 6.819      ;
; -6.354 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.204      ; 6.805      ;
; -6.296 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.384      ; 6.932      ;
; -6.273 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.390      ; 6.931      ;
; -6.249 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.380      ; 6.876      ;
; -6.246 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.381      ; 6.895      ;
; -6.243 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.397      ; 6.917      ;
; -6.206 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.404      ; 6.869      ;
; -6.203 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.388      ; 6.979      ;
; -6.202 ; register:R6|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.626      ; 7.596      ;
; -6.181 ; register:R6|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.638      ; 7.408      ;
; -6.177 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.196      ; 6.629      ;
; -6.172 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.415      ; 6.846      ;
; -6.172 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.390      ; 6.809      ;
; -6.169 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.399      ; 6.956      ;
; -6.166 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.395      ; 6.813      ;
; -6.155 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.402      ; 6.812      ;
; -6.149 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.178      ; 6.602      ;
; -6.145 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.397      ; 6.794      ;
; -6.138 ; register:R6|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.264      ; 7.149      ;
; -6.138 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.401      ; 6.786      ;
; -6.126 ; register:R6|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.640      ; 7.518      ;
; -6.117 ; register:R2|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.324      ; 7.030      ;
; -6.105 ; register:R2|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.333      ; 7.206      ;
; -6.074 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.183      ; 6.516      ;
; -6.071 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.392      ; 6.731      ;
; -6.066 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.197      ; 6.542      ;
; -6.040 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.191      ; 6.640      ;
; -6.039 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.188      ; 6.617      ;
; -6.027 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.388      ; 6.824      ;
; -6.026 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.371      ; 6.483      ;
; -5.967 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.364      ; 6.606      ;
; -5.956 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.380      ; 6.593      ;
; -5.945 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.394      ; 6.604      ;
; -5.940 ; register:R4|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.295      ; 6.824      ;
; -5.933 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.375      ; 6.583      ;
; -5.920 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.393      ; 6.569      ;
; -5.884 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.383      ; 6.546      ;
; -5.869 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.377      ; 6.655      ;
; -5.857 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.374      ; 6.621      ;
; -5.850 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.394      ; 6.523      ;
; -5.823 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.385      ; 6.598      ;
; -5.785 ; register:R10|q[12]           ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.284      ; 6.658      ;
; -5.762 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.369      ; 6.390      ;
; -5.759 ; register:R6|q[30]            ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.643      ; 7.179      ;
; -5.753 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.383      ; 6.225      ;
; -5.735 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.380      ; 6.374      ;
; -5.730 ; register:R14|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.282      ; 6.653      ;
; -5.703 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.391      ; 6.349      ;
; -5.697 ; register:R10|q[30]           ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.300      ; 6.774      ;
; -5.693 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 0.188      ; 6.103      ;
; -5.677 ; register:R2|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.309      ; 6.738      ;
; -5.672 ; register:R7|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.247      ; 6.508      ;
; -5.584 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.506      ; 6.227      ;
; -5.567 ; register:R14|q[14]           ; Bus:bus|q[14] ; clock        ; BAout       ; 0.500        ; 1.318      ; 6.471      ;
; -5.551 ; register:R2|q[26]            ; Bus:bus|q[26] ; clock        ; BAout       ; 0.500        ; 1.296      ; 6.756      ;
; -5.522 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.385      ; 6.186      ;
; -5.519 ; register:R11|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.303      ; 6.463      ;
; -5.507 ; register:R14|q[12]           ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.313      ; 6.409      ;
; -5.505 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.402      ; 6.288      ;
; -5.485 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.382      ; 6.123      ;
; -5.481 ; register:R2|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.323      ; 6.551      ;
; -5.480 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.205      ; 6.066      ;
; -5.464 ; register:R10|q[20]           ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.332      ; 6.564      ;
; -5.439 ; register:R14|q[13]           ; Bus:bus|q[13] ; clock        ; BAout       ; 0.500        ; 1.284      ; 5.953      ;
; -5.404 ; register:R10|q[29]           ; Bus:bus|q[29] ; clock        ; BAout       ; 0.500        ; 1.652      ; 6.821      ;
; -5.397 ; register:R10|q[13]           ; Bus:bus|q[13] ; clock        ; BAout       ; 0.500        ; 1.313      ; 5.940      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                           ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.054 ; SE:SelectAndEncode|decode[2] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.518     ; 3.011      ;
; -3.995 ; SE:SelectAndEncode|decode[0] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.330     ; 3.140      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.868 ; SE:SelectAndEncode|decode[2] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.212     ; 3.131      ;
; -3.834 ; SE:SelectAndEncode|decode[2] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.190     ; 3.119      ;
; -3.834 ; SE:SelectAndEncode|decode[2] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.190     ; 3.119      ;
; -3.834 ; SE:SelectAndEncode|decode[2] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -1.190     ; 3.119      ;
; -3.834 ; SE:SelectAndEncode|decode[2] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -1.190     ; 3.119      ;
; -3.834 ; SE:SelectAndEncode|decode[2] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.190     ; 3.119      ;
; -3.833 ; SE:SelectAndEncode|decode[1] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.332     ; 2.976      ;
; -3.811 ; SE:SelectAndEncode|decode[0] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.315     ; 2.971      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.809 ; SE:SelectAndEncode|decode[0] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.024     ; 3.260      ;
; -3.795 ; Bus:bus|q[20]                ; register:IR|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -1.836     ; 2.434      ;
; -3.787 ; SE:SelectAndEncode|decode[2] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.503     ; 2.759      ;
; -3.782 ; Bus:bus|q[31]                ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -1.951     ; 2.306      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[23]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[26]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[7]                                                                               ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[9]                                                                               ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[13]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[10]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[12]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[4]                                                                               ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R12|q[3]                                                                               ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.755      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[22]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[18]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.781 ; SE:SelectAndEncode|decode[2] ; register:R11|q[30]                                                                              ; Gra          ; clock       ; 0.500        ; -1.497     ; 2.759      ;
; -3.778 ; SE:SelectAndEncode|decode[2] ; register:R10|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.752      ;
; -3.778 ; SE:SelectAndEncode|decode[2] ; register:R10|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -1.501     ; 2.752      ;
; -3.775 ; SE:SelectAndEncode|decode[0] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.002     ; 3.248      ;
; -3.775 ; SE:SelectAndEncode|decode[0] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.002     ; 3.248      ;
; -3.775 ; SE:SelectAndEncode|decode[0] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -1.002     ; 3.248      ;
; -3.775 ; SE:SelectAndEncode|decode[0] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -1.002     ; 3.248      ;
; -3.775 ; SE:SelectAndEncode|decode[0] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.002     ; 3.248      ;
; -3.765 ; SE:SelectAndEncode|decode[2] ; register:R11|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.185     ; 3.055      ;
; -3.765 ; SE:SelectAndEncode|decode[2] ; register:R11|q[27]                                                                              ; Gra          ; clock       ; 0.500        ; -1.185     ; 3.055      ;
; -3.765 ; SE:SelectAndEncode|decode[2] ; register:R11|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -1.185     ; 3.055      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[26]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[12]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[20]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.754 ; SE:SelectAndEncode|decode[2] ; register:R3|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.180     ; 3.049      ;
; -3.748 ; Bus:bus|q[8]                 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.732     ; 2.516      ;
; -3.748 ; SE:SelectAndEncode|decode[2] ; register:R7|q[28]                                                                               ; Gra          ; clock       ; 0.500        ; -1.505     ; 2.718      ;
; -3.748 ; SE:SelectAndEncode|decode[2] ; register:R7|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -1.505     ; 2.718      ;
; -3.748 ; SE:SelectAndEncode|decode[2] ; register:R7|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.505     ; 2.718      ;
; -3.748 ; SE:SelectAndEncode|decode[2] ; register:R7|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.505     ; 2.718      ;
; -3.744 ; SE:SelectAndEncode|decode[0] ; register:R6|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.318     ; 2.901      ;
; -3.739 ; SE:SelectAndEncode|decode[2] ; register:R4|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.177     ; 3.037      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[1]                                                                                ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.733 ; SE:SelectAndEncode|decode[2] ; register:R8|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.187     ; 3.021      ;
; -3.728 ; Bus:bus|q[20]                ; register:Y|q[20]                                                                                ; BAout        ; clock       ; 0.500        ; -1.530     ; 2.673      ;
; -3.724 ; Bus:bus|q[29]                ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -1.854     ; 2.345      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[23]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[26]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[7]                                                                               ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[9]                                                                               ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[10]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[4]                                                                               ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.722 ; SE:SelectAndEncode|decode[0] ; register:R12|q[3]                                                                               ; Gra          ; clock       ; 0.500        ; -1.313     ; 2.884      ;
; -3.721 ; SE:SelectAndEncode|decode[2] ; register:R7|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -1.200     ; 2.996      ;
; -3.721 ; SE:SelectAndEncode|decode[2] ; register:R7|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -1.200     ; 2.996      ;
; -3.721 ; SE:SelectAndEncode|decode[2] ; register:R7|q[20]                                                                               ; Gra          ; clock       ; 0.500        ; -1.200     ; 2.996      ;
; -3.720 ; SE:SelectAndEncode|decode[2] ; register:R6|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.506     ; 2.689      ;
; -3.717 ; SE:SelectAndEncode|decode[2] ; register:R3|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.168     ; 3.024      ;
; -3.717 ; SE:SelectAndEncode|decode[0] ; register:R6|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.326     ; 2.866      ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'conin'                                                                                ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -3.900 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.509     ; 2.866      ;
; -3.867 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.636     ; 2.706      ;
; -3.864 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.652     ; 2.687      ;
; -3.853 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.516     ; 2.812      ;
; -3.804 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.514     ; 2.765      ;
; -3.730 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.499     ; 2.706      ;
; -3.688 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.520     ; 2.643      ;
; -3.677 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.635     ; 2.517      ;
; -3.676 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.506     ; 2.645      ;
; -3.667 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.531     ; 2.611      ;
; -3.662 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.489     ; 2.648      ;
; -3.609 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.507     ; 2.577      ;
; -3.608 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.523     ; 2.560      ;
; -3.608 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.507     ; 2.576      ;
; -3.607 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.494     ; 2.588      ;
; -3.606 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.496     ; 2.585      ;
; -3.584 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.517     ; 2.542      ;
; -3.580 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.509     ; 2.546      ;
; -3.557 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.503     ; 2.529      ;
; -3.556 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.505     ; 2.526      ;
; -3.552 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; 0.500        ; -1.634     ; 2.393      ;
; -3.519 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.516     ; 2.478      ;
; -3.495 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.515     ; 2.455      ;
; -3.458 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.503     ; 2.430      ;
; -3.397 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.634     ; 2.238      ;
; -3.389 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.500     ; 2.364      ;
; -3.381 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.621     ; 2.235      ;
; -3.337 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.523     ; 2.289      ;
; -3.334 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.506     ; 2.303      ;
; -3.284 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.530     ; 2.229      ;
; -3.235 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.492     ; 2.218      ;
; -3.106 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.489     ; 2.092      ;
; -3.000 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.499     ; 1.976      ;
; -0.437 ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.246      ; 1.658      ;
; -0.197 ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.246      ; 1.418      ;
; 0.192  ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 1.000        ; -0.068     ; 0.735      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Gra'                                                                                               ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.242 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.136      ; 3.016      ;
; -2.218 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.136      ; 2.992      ;
; -2.206 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.135      ; 3.040      ;
; -2.184 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.135      ; 3.018      ;
; -2.090 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 3.375      ; 5.123      ;
; -2.000 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 3.374      ; 5.093      ;
; -1.705 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 3.375      ; 5.238      ;
; -1.669 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 3.374      ; 5.262      ;
; -1.340 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.135      ; 2.174      ;
; -1.333 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.136      ; 2.107      ;
; -0.731 ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.123      ; 1.601      ;
; -0.710 ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.310      ; 1.579      ;
; -0.696 ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.123      ; 1.566      ;
; -0.562 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.310      ; 1.431      ;
; -0.417 ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.123      ; 1.287      ;
; -0.283 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.310      ; 1.152      ;
; -0.088 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 3.366      ; 3.221      ;
; 0.184  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 3.366      ; 3.449      ;
; 0.234  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 3.549      ; 2.894      ;
; 0.577  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 3.549      ; 3.051      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAMenable'                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.542 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.079     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -1.532 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.069     ; 2.381      ;
; -0.248 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.419      ;
; -0.216 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.387      ;
; -0.211 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.382      ;
; -0.184 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.369      ;
; -0.135 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.302      ;
; -0.117 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.288      ;
; -0.110 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.277      ;
; -0.013 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.180      ;
; -0.004 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.171      ;
; 0.014  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.153      ;
; 0.022  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.163      ;
; 0.037  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.181      ; 1.144      ;
; 0.044  ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.141      ;
; 0.048  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.119      ;
; 0.049  ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.189      ; 1.140      ;
; 0.063  ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.122      ;
; 0.064  ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.121      ;
; 0.072  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.095      ;
; 0.072  ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.113      ;
; 0.091  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.094      ;
; 0.096  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.089      ;
; 0.103  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.068      ;
; 0.106  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.079      ;
; 0.117  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.068      ;
; 0.117  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.068      ;
; 0.128  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.167      ; 1.039      ;
; 0.129  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 1.042      ;
; 0.131  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.054      ;
; 0.149  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.185      ; 1.036      ;
; 0.184  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.989      ;
; 0.213  ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.960      ;
; 0.223  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 0.960      ;
; 0.227  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.946      ;
; 0.233  ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.175      ; 0.942      ;
; 0.239  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.172      ; 0.933      ;
; 0.240  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.933      ;
; 0.242  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.931      ;
; 0.246  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.183      ; 0.937      ;
; 0.248  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.925      ;
; 0.250  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.923      ;
; 0.254  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.919      ;
; 0.255  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.918      ;
; 0.259  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.914      ;
; 0.262  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.911      ;
; 0.265  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 0.906      ;
; 0.272  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.171      ; 0.899      ;
; 0.274  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.175      ; 0.901      ;
; 0.276  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.897      ;
; 0.279  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.894      ;
; 0.281  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.173      ; 0.892      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Gra'                                                                                                ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.766 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 3.669      ; 2.903      ;
; -0.464 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 3.669      ; 2.725      ;
; -0.367 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 3.472      ; 3.105      ;
; -0.067 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 3.472      ; 2.925      ;
; 0.009  ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.504      ; 1.053      ;
; 0.275  ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.504      ; 1.319      ;
; 0.358  ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.303      ; 1.201      ;
; 0.448  ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.504      ; 1.492      ;
; 0.624  ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.303      ; 1.467      ;
; 0.688  ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.303      ; 1.531      ;
; 1.099  ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.318      ; 1.957      ;
; 1.171  ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.316      ; 2.027      ;
; 1.317  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 3.481      ; 4.798      ;
; 1.466  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 3.483      ; 4.949      ;
; 1.777  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 3.481      ; 4.778      ;
; 1.806  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 3.483      ; 4.809      ;
; 1.901  ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.318      ; 2.759      ;
; 1.901  ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.316      ; 2.757      ;
; 1.979  ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.316      ; 2.835      ;
; 1.981  ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.318      ; 2.839      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'BAout'                                                                                      ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.679 ; register:IR|q[0]         ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.972      ; 0.833      ;
; -0.401 ; register:IR|q[18]        ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.950      ; 1.089      ;
; -0.237 ; register:IR|q[4]         ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.521      ; 0.824      ;
; -0.215 ; register:ZLO|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.656      ; 0.981      ;
; -0.183 ; register:IR|q[3]         ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.653      ; 1.010      ;
; -0.055 ; register:IR|q[2]         ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.505      ; 0.990      ;
; 0.061  ; register:IR|q[9]         ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 1.823      ; 1.424      ;
; 0.454  ; register:ZLO|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.650      ; 1.644      ;
; 0.463  ; register:ZLO|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.613      ; 1.616      ;
; 0.512  ; register:IR|q[14]        ; Bus:bus|q[14] ; clock        ; BAout       ; -0.500       ; 1.522      ; 1.574      ;
; 0.541  ; register:IR|q[7]         ; Bus:bus|q[7]  ; clock        ; BAout       ; -0.500       ; 1.524      ; 1.605      ;
; 0.559  ; register:IR|q[18]        ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.830      ; 1.929      ;
; 0.566  ; register:ZLO|q[0]        ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.654      ; 1.760      ;
; 0.591  ; register:IR|q[10]        ; Bus:bus|q[10] ; clock        ; BAout       ; -0.500       ; 1.493      ; 1.624      ;
; 0.607  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; 0.000        ; 4.106      ; 4.713      ;
; 0.629  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; 0.000        ; 4.120      ; 4.749      ;
; 0.658  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; 0.000        ; 4.119      ; 4.777      ;
; 0.670  ; register:IR|q[17]        ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 1.819      ; 2.029      ;
; 0.691  ; register:IR|q[18]        ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 1.832      ; 2.063      ;
; 0.764  ; register:IR|q[12]        ; Bus:bus|q[12] ; clock        ; BAout       ; -0.500       ; 1.525      ; 1.829      ;
; 0.776  ; register:IR|q[11]        ; Bus:bus|q[11] ; clock        ; BAout       ; -0.500       ; 1.521      ; 1.837      ;
; 0.810  ; register:IR|q[8]         ; Bus:bus|q[8]  ; clock        ; BAout       ; -0.500       ; 1.628      ; 1.978      ;
; 0.821  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; 0.000        ; 4.137      ; 4.958      ;
; 0.832  ; MDR:MDR|Q[0]             ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.957      ; 2.329      ;
; 0.847  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; 0.000        ; 3.977      ; 4.824      ;
; 0.877  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; 0.000        ; 3.974      ; 4.851      ;
; 0.890  ; register:ZLO|q[27]       ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.486      ; 1.916      ;
; 0.904  ; register:ZLO|q[4]        ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.505      ; 1.949      ;
; 0.910  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; -0.500       ; 4.106      ; 4.536      ;
; 0.949  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; -0.500       ; 4.119      ; 4.588      ;
; 0.954  ; register:IR|q[18]        ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.821      ; 2.315      ;
; 0.973  ; pc:PC|q[1]               ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.964      ; 2.477      ;
; 0.980  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; -0.500       ; 4.120      ; 4.620      ;
; 1.015  ; pc:PC|q[5]               ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.828      ; 2.383      ;
; 1.016  ; MDR:MDR|Q[3]             ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.926      ; 2.482      ;
; 1.050  ; MDR:MDR|Q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.845      ; 2.435      ;
; 1.058  ; register:IR|q[13]        ; Bus:bus|q[13] ; clock        ; BAout       ; -0.500       ; 1.535      ; 2.133      ;
; 1.071  ; ZMux:ZMUX|Zout[1]        ; Bus:bus|q[1]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.643      ; 2.254      ;
; 1.072  ; InPort:InPort|q[0]       ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.627      ; 2.239      ;
; 1.077  ; register:ZLO|q[20]       ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 1.488      ; 2.105      ;
; 1.092  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; 0.000        ; 3.984      ; 5.076      ;
; 1.100  ; MDR:MDR|Q[6]             ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.835      ; 2.475      ;
; 1.126  ; MDR:MDR|Q[31]            ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.942      ; 2.608      ;
; 1.127  ; register:ZLO|q[5]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.520      ; 2.187      ;
; 1.145  ; MDR:MDR|Q[22]            ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.827      ; 2.512      ;
; 1.157  ; register:IR|q[6]         ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.850      ; 2.547      ;
; 1.160  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; -0.500       ; 4.137      ; 4.817      ;
; 1.161  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; -0.500       ; 3.977      ; 4.658      ;
; 1.162  ; ZMux:ZMUX|Zout[25]       ; Bus:bus|q[25] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.513      ; 2.215      ;
; 1.164  ; register:ZLO|q[19]       ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.466      ; 2.170      ;
; 1.175  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; -0.500       ; 3.974      ; 4.669      ;
; 1.177  ; register:ZLO|q[26]       ; Bus:bus|q[26] ; clock        ; BAout       ; -0.500       ; 1.528      ; 2.245      ;
; 1.180  ; MDR:MDR|Q[4]             ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.794      ; 2.514      ;
; 1.214  ; register:ZLO|q[28]       ; Bus:bus|q[28] ; clock        ; BAout       ; -0.500       ; 1.527      ; 2.281      ;
; 1.240  ; register:ZLO|q[24]       ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.489      ; 2.269      ;
; 1.244  ; pc:PC|q[0]               ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.981      ; 2.765      ;
; 1.247  ; register:IR|q[18]        ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.816      ; 2.603      ;
; 1.249  ; register:ZLO|q[15]       ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 1.530      ; 2.319      ;
; 1.250  ; register:ZHI|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.950      ; 2.740      ;
; 1.251  ; BAout                    ; Bus:bus|q[22] ; BAout        ; BAout       ; 0.000        ; 3.990      ; 5.241      ;
; 1.257  ; register:R15|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.628      ; 2.425      ;
; 1.267  ; register:ZLO|q[22]       ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.484      ; 2.291      ;
; 1.271  ; MDR:MDR|Q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 1.818      ; 2.629      ;
; 1.280  ; register:ZLO|q[29]       ; Bus:bus|q[29] ; clock        ; BAout       ; -0.500       ; 1.518      ; 2.338      ;
; 1.286  ; MDR:MDR|Q[19]            ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.805      ; 2.631      ;
; 1.290  ; register:IR|q[1]         ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.627      ; 2.457      ;
; 1.291  ; MDR:MDR|Q[15]            ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 1.831      ; 2.662      ;
; 1.296  ; register:IR|q[18]        ; Bus:bus|q[21] ; clock        ; BAout       ; -0.500       ; 1.823      ; 2.659      ;
; 1.299  ; MDR:MDR|Q[25]            ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 1.838      ; 2.677      ;
; 1.322  ; register:ZHI|q[1]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.814      ; 2.676      ;
; 1.324  ; register:R12|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.653      ; 2.517      ;
; 1.331  ; InPort:InPort|q[0]       ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.467      ; 2.338      ;
; 1.335  ; register:IR|q[16]        ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.851      ; 2.726      ;
; 1.360  ; register:IR|q[18]        ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 1.825      ; 2.725      ;
; 1.368  ; reg0:R0|register:R0|q[3] ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.621      ; 2.529      ;
; 1.368  ; register:IR|q[18]        ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 1.832      ; 2.740      ;
; 1.373  ; register:ZLO|q[6]        ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.532      ; 2.445      ;
; 1.377  ; ZMux:ZMUX|Zout[23]       ; Bus:bus|q[23] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.513      ; 2.430      ;
; 1.381  ; BAout                    ; Bus:bus|q[21] ; BAout        ; BAout       ; 0.000        ; 3.992      ; 5.373      ;
; 1.385  ; ZMux:ZMUX|Zout[29]       ; Bus:bus|q[29] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.522      ; 2.447      ;
; 1.397  ; register:IR|q[18]        ; Bus:bus|q[30] ; clock        ; BAout       ; -0.500       ; 1.839      ; 2.776      ;
; 1.400  ; register:IR|q[18]        ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.839      ; 2.779      ;
; 1.409  ; MDR:MDR|Q[27]            ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.836      ; 2.785      ;
; 1.411  ; MDR:MDR|Q[18]            ; Bus:bus|q[18] ; clock        ; BAout       ; -0.500       ; 1.839      ; 2.790      ;
; 1.411  ; ZMux:ZMUX|Zout[5]        ; Bus:bus|q[5]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.502      ; 2.453      ;
; 1.412  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; -0.500       ; 3.984      ; 4.916      ;
; 1.425  ; register:ZLO|q[16]       ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.561      ; 2.526      ;
; 1.440  ; BAout                    ; Bus:bus|q[15] ; BAout        ; BAout       ; 0.000        ; 3.994      ; 5.434      ;
; 1.441  ; register:ZLO|q[9]        ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 1.486      ; 2.467      ;
; 1.445  ; ZMux:ZMUX|Zout[0]        ; Bus:bus|q[0]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.979      ; 2.964      ;
; 1.456  ; BAout                    ; Bus:bus|q[9]  ; BAout        ; BAout       ; 0.000        ; 3.992      ; 5.448      ;
; 1.459  ; MDR:MDR|Q[1]             ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.940      ; 2.939      ;
; 1.463  ; register:ZLO|q[23]       ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 1.509      ; 2.512      ;
; 1.482  ; ZMux:ZMUX|Zout[4]        ; Bus:bus|q[4]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.518      ; 2.540      ;
; 1.491  ; BAout                    ; Bus:bus|q[26] ; BAout        ; BAout       ; 0.000        ; 3.988      ; 5.479      ;
; 1.509  ; MDR:MDR|Q[2]             ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.797      ; 2.846      ;
; 1.510  ; ZMux:ZMUX|Zout[31]       ; Bus:bus|q[31] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.953      ; 3.003      ;
; 1.520  ; InPort:InPort|q[0]       ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.505      ; 2.565      ;
; 1.535  ; BAout                    ; Bus:bus|q[8]  ; BAout        ; BAout       ; 0.000        ; 4.121      ; 5.656      ;
; 1.540  ; BAout                    ; Bus:bus|q[18] ; BAout        ; BAout       ; 0.000        ; 4.002      ; 5.542      ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAMenable'                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.826      ;
; 0.294 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 0.828      ;
; 0.297 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.832      ;
; 0.301 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 0.835      ;
; 0.301 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.329      ; 0.839      ;
; 0.303 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.838      ;
; 0.311 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.846      ;
; 0.315 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.850      ;
; 0.317 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.852      ;
; 0.319 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.337      ; 0.865      ;
; 0.323 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.858      ;
; 0.327 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.862      ;
; 0.329 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.864      ;
; 0.334 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.869      ;
; 0.336 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.871      ;
; 0.341 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 0.875      ;
; 0.344 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.329      ; 0.882      ;
; 0.346 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.337      ; 0.892      ;
; 0.354 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.889      ;
; 0.358 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.893      ;
; 0.377 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.326      ; 0.912      ;
; 0.450 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 0.999      ;
; 0.453 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 0.984      ;
; 0.459 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 0.993      ;
; 0.466 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.015      ;
; 0.467 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.016      ;
; 0.473 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.022      ;
; 0.474 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 1.008      ;
; 0.479 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.028      ;
; 0.484 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.033      ;
; 0.489 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.038      ;
; 0.501 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.032      ;
; 0.511 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.343      ; 1.063      ;
; 0.514 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.063      ;
; 0.518 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.067      ;
; 0.520 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.051      ;
; 0.520 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.069      ;
; 0.532 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.336      ; 1.077      ;
; 0.534 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.083      ;
; 0.535 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.066      ;
; 0.544 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.339      ; 1.092      ;
; 0.557 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.088      ;
; 0.580 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.111      ;
; 0.684 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 1.218      ;
; 0.692 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.223      ;
; 0.695 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.322      ; 1.226      ;
; 0.771 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.340      ; 1.320      ;
; 0.782 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 1.316      ;
; 0.796 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 1.330      ;
; 0.816 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.325      ; 1.350      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.029 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.082      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
; 2.040 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.071      ; 2.293      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; register:MAR|q[8] ; register:MAR|q[8]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[6] ; register:MAR|q[6]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; register:ZHI|q[1] ; register:ZHI|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; register:ZLO|q[2] ; register:ZLO|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.511      ;
; 0.372 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 0.819      ;
; 0.375 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 0.822      ;
; 0.376 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 0.823      ;
; 0.377 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 0.824      ;
; 0.379 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 0.826      ;
; 0.438 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 0.953      ;
; 0.451 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.278      ; 0.898      ;
; 0.454 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 0.969      ;
; 0.498 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.715      ;
; 0.504 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.716      ;
; 0.510 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.711      ;
; 0.514 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.715      ;
; 0.527 ; pc:PC|q[15]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.042      ;
; 0.529 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.055      ; 0.728      ;
; 0.534 ; pc:PC|q[13]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.049      ;
; 0.534 ; pc:PC|q[15]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.049      ;
; 0.543 ; pc:PC|q[14]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.058      ;
; 0.550 ; pc:PC|q[14]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.065      ;
; 0.551 ; pc:PC|q[12]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.066      ;
; 0.617 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.264      ; 1.050      ;
; 0.619 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 1.066      ;
; 0.623 ; pc:PC|q[15]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.138      ;
; 0.623 ; pc:PC|q[13]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.138      ;
; 0.624 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.264      ; 1.057      ;
; 0.627 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.278      ; 1.074      ;
; 0.630 ; pc:PC|q[15]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.145      ;
; 0.630 ; pc:PC|q[13]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.145      ;
; 0.631 ; pc:PC|q[11]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.146      ;
; 0.639 ; pc:PC|q[14]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.154      ;
; 0.640 ; pc:PC|q[12]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.155      ;
; 0.646 ; pc:PC|q[14]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.161      ;
; 0.647 ; pc:PC|q[12]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.162      ;
; 0.648 ; pc:PC|q[10]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.163      ;
; 0.671 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.264      ; 1.104      ;
; 0.715 ; RAM:RAM|q[14]     ; MDR:MDR|Q[14]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.141     ; 0.758      ;
; 0.716 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.292      ; 1.177      ;
; 0.719 ; pc:PC|q[15]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.234      ;
; 0.719 ; pc:PC|q[13]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.234      ;
; 0.719 ; RAM:RAM|q[21]     ; MDR:MDR|Q[21]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.153     ; 0.750      ;
; 0.720 ; pc:PC|q[11]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.235      ;
; 0.721 ; RAM:RAM|q[24]     ; MDR:MDR|Q[24]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.153     ; 0.752      ;
; 0.723 ; RAM:RAM|q[16]     ; MDR:MDR|Q[16]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.153     ; 0.754      ;
; 0.726 ; pc:PC|q[15]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.241      ;
; 0.726 ; pc:PC|q[13]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.241      ;
; 0.727 ; pc:PC|q[11]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.242      ;
; 0.731 ; pc:PC|q[9]        ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.246      ;
; 0.735 ; pc:PC|q[14]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.250      ;
; 0.736 ; pc:PC|q[12]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.251      ;
; 0.737 ; pc:PC|q[10]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.252      ;
; 0.737 ; RAM:RAM|q[8]      ; MDR:MDR|Q[8]                                                                                    ; RAMenable    ; clock       ; 0.000        ; -0.141     ; 0.780      ;
; 0.740 ; RAM:RAM|q[22]     ; MDR:MDR|Q[22]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.153     ; 0.771      ;
; 0.742 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.954      ;
; 0.742 ; pc:PC|q[14]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.257      ;
; 0.743 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.955      ;
; 0.743 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.955      ;
; 0.743 ; pc:PC|q[12]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.258      ;
; 0.744 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.956      ;
; 0.744 ; pc:PC|q[10]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.259      ;
; 0.744 ; pc:PC|q[8]        ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.371      ; 1.259      ;
; 0.747 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.959      ;
; 0.747 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.959      ;
; 0.749 ; pc:PC|q[22]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.068      ; 0.961      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'conin'                                                                                ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 0.000        ; 0.068      ; 0.618      ;
; 0.736 ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.407      ; 1.327      ;
; 0.911 ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.407      ; 1.502      ;
; 3.438 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.285     ; 1.837      ;
; 3.553 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.275     ; 1.962      ;
; 3.697 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.278     ; 2.103      ;
; 3.706 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.314     ; 2.076      ;
; 3.739 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.291     ; 2.132      ;
; 3.753 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.308     ; 2.129      ;
; 3.808 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.401     ; 2.091      ;
; 3.852 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.286     ; 2.250      ;
; 3.854 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.413     ; 2.125      ;
; 3.883 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.288     ; 2.279      ;
; 3.921 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.291     ; 2.314      ;
; 3.947 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.301     ; 2.330      ;
; 3.949 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.292     ; 2.341      ;
; 3.963 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.302     ; 2.345      ;
; 3.968 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.288     ; 2.364      ;
; 3.991 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; -0.500       ; -1.413     ; 2.262      ;
; 4.008 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.302     ; 2.390      ;
; 4.018 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.308     ; 2.394      ;
; 4.029 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.294     ; 2.419      ;
; 4.037 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.280     ; 2.441      ;
; 4.046 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.282     ; 2.448      ;
; 4.054 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.275     ; 2.463      ;
; 4.058 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.293     ; 2.449      ;
; 4.098 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.414     ; 2.368      ;
; 4.109 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.305     ; 2.488      ;
; 4.111 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.315     ; 2.480      ;
; 4.126 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.292     ; 2.518      ;
; 4.150 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.285     ; 2.549      ;
; 4.211 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.299     ; 2.596      ;
; 4.227 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.415     ; 2.496      ;
; 4.260 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.301     ; 2.643      ;
; 4.294 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.430     ; 2.548      ;
; 4.315 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.295     ; 2.704      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ZMuxEnbale'                                                                             ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 2.003 ; register:Y|q[21] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.087      ; 2.274      ;
; 2.191 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.032      ; 2.407      ;
; 2.289 ; register:Y|q[26] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.072      ; 2.545      ;
; 2.417 ; register:Y|q[16] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.403      ; 3.004      ;
; 2.453 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.074      ; 2.711      ;
; 2.562 ; register:Y|q[17] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.085      ; 2.831      ;
; 2.678 ; register:Y|q[31] ; ZMux:ZMUX|Zout[31] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.072      ; 2.934      ;
; 2.788 ; register:Y|q[20] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.092      ; 3.064      ;
; 2.796 ; register:Y|q[25] ; ZMux:ZMUX|Zout[25] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.103      ; 3.083      ;
; 2.825 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.083      ; 3.092      ;
; 2.891 ; register:Y|q[18] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.086      ; 3.161      ;
; 2.898 ; register:Y|q[22] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.068      ; 3.150      ;
; 2.909 ; register:Y|q[15] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 3.170      ;
; 2.953 ; register:Y|q[10] ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.422      ; 3.559      ;
; 2.990 ; register:Y|q[6]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.252     ; 2.922      ;
; 2.991 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 3.276      ;
; 3.032 ; register:Y|q[19] ; ZMux:ZMUX|Zout[19] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.075      ; 3.291      ;
; 3.055 ; register:Y|q[24] ; ZMux:ZMUX|Zout[24] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.098      ; 3.337      ;
; 3.058 ; register:Y|q[4]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.032      ; 3.274      ;
; 3.213 ; register:Y|q[11] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.279     ; 3.118      ;
; 3.261 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.263     ; 3.182      ;
; 3.282 ; register:Y|q[23] ; ZMux:ZMUX|Zout[23] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.100      ; 3.566      ;
; 3.316 ; register:Y|q[9]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.245     ; 3.255      ;
; 3.364 ; register:Y|q[27] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.096      ; 3.644      ;
; 3.517 ; register:Y|q[7]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.266     ; 3.435      ;
; 3.570 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 3.808      ;
; 3.704 ; register:Y|q[2]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.032      ; 3.920      ;
; 3.709 ; register:Y|q[26] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.069      ; 3.962      ;
; 3.737 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.418     ; 2.003      ;
; 3.742 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[0]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.237     ; 3.689      ;
; 3.761 ; register:Y|q[20] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.092      ; 4.037      ;
; 3.837 ; register:Y|q[31] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.400      ; 4.421      ;
; 3.857 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.032      ; 4.073      ;
; 3.861 ; register:Y|q[14] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.079      ; 4.124      ;
; 3.891 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[28] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.418     ; 2.157      ;
; 3.906 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.274     ; 3.816      ;
; 3.919 ; register:Y|q[24] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.095      ; 4.198      ;
; 3.935 ; register:Y|q[10] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.414      ; 4.533      ;
; 3.947 ; register:Y|q[10] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.408      ; 4.539      ;
; 3.978 ; register:Y|q[10] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.409      ; 4.571      ;
; 3.986 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.231     ; 3.939      ;
; 3.994 ; register:Y|q[31] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.395      ; 4.573      ;
; 4.004 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.273     ; 3.915      ;
; 4.011 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.263     ; 3.932      ;
; 4.057 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 4.342      ;
; 4.075 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.059      ; 4.318      ;
; 4.116 ; register:Y|q[27] ; ZMux:ZMUX|Zout[28] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.099      ; 4.399      ;
; 4.122 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.237     ; 4.069      ;
; 4.126 ; register:Y|q[10] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.410      ; 4.720      ;
; 4.134 ; register:Y|q[25] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.092      ; 4.410      ;
; 4.140 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.279     ; 4.045      ;
; 4.151 ; register:Y|q[10] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.412      ; 4.747      ;
; 4.159 ; register:Y|q[26] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.072      ; 4.415      ;
; 4.168 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.232     ; 4.120      ;
; 4.181 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.421     ; 2.444      ;
; 4.196 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.745     ; 2.135      ;
; 4.201 ; register:Y|q[10] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.413      ; 4.798      ;
; 4.215 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.096      ; 4.495      ;
; 4.215 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.422     ; 2.477      ;
; 4.221 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.231     ; 4.174      ;
; 4.228 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 4.489      ;
; 4.233 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.273     ; 4.144      ;
; 4.234 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[17] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.416     ; 2.502      ;
; 4.239 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.418     ; 2.505      ;
; 4.252 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.096      ; 4.532      ;
; 4.264 ; register:Y|q[10] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.076      ; 4.524      ;
; 4.264 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 4.502      ;
; 4.265 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.059      ; 4.508      ;
; 4.274 ; register:Y|q[10] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.412      ; 4.870      ;
; 4.284 ; register:Y|q[10] ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.420      ; 4.888      ;
; 4.288 ; register:Y|q[12] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.074      ; 4.546      ;
; 4.293 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.261     ; 4.216      ;
; 4.302 ; register:Y|q[10] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.408      ; 4.894      ;
; 4.302 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.231     ; 4.255      ;
; 4.308 ; register:Y|q[10] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.413      ; 4.905      ;
; 4.309 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.221     ; 4.272      ;
; 4.329 ; register:Y|q[10] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.414      ; 4.927      ;
; 4.336 ; register:Y|q[11] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.059      ; 4.579      ;
; 4.344 ; register:Y|q[10] ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.092      ; 4.620      ;
; 4.360 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.418     ; 2.626      ;
; 4.360 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.421     ; 2.623      ;
; 4.365 ; register:Y|q[19] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.079      ; 4.628      ;
; 4.373 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.101      ; 4.658      ;
; 4.376 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.422     ; 2.638      ;
; 4.378 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.421     ; 2.641      ;
; 4.393 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.107      ; 4.684      ;
; 4.395 ; register:Y|q[29] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.087      ; 4.666      ;
; 4.395 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.417     ; 2.662      ;
; 4.398 ; register:Y|q[19] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.075      ; 4.657      ;
; 4.402 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.072      ; 4.658      ;
; 4.404 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.100      ; 4.688      ;
; 4.404 ; register:Y|q[13] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.069      ; 4.657      ;
; 4.404 ; Bus:bus|q[31]    ; ZMux:ZMUX|Zout[16] ; BAout        ; ZMuxEnbale  ; -0.500       ; -1.417     ; 2.671      ;
; 4.405 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.085      ; 4.674      ;
; 4.405 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.065      ; 4.654      ;
; 4.409 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.100      ; 4.693      ;
; 4.414 ; register:Y|q[29] ; ZMux:ZMUX|Zout[29] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.090      ; 4.688      ;
; 4.415 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.097      ; 4.696      ;
; 4.421 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.058      ; 4.663      ;
; 4.422 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.058      ; 4.664      ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InPort:InPort|q[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAMenable'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 0.074  ; 0.304        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.075  ; 0.305        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.076  ; 0.306        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.077  ; 0.307        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; 0.079  ; 0.309        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a16|clk0                                              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ZMuxEnbale'                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ZMuxEnbale ; Rise       ; ZMuxEnbale                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[10]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[19]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[22]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[5]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[8]|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[15]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[16]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[17]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[21]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[24]|clk                ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[26]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[1]|clk                 ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[12]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[14]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[18]|clk                ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[27]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[28]|clk                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[30]|clk                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[3]|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~input|o               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[0]|clk                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[11]|clk                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[13]|clk                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[31]|clk                ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[7]|clk                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[9]|clk                 ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[20]|clk                ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[6]|clk                 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[23]|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[25]|clk                ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[29]|clk                ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[2]|clk                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[4]|clk                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'conin'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; conin ; Rise       ; conin                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|Bus             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|Bus             ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|q|clk                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|Bus             ;
; 0.424  ; 0.640        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|i               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|o               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|q|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BAout'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                        ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|datad           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|datad           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|combout         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|combout         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datac              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datac               ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|datac               ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datac               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                 ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                 ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac               ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datad              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad              ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                 ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datad              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad              ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datad              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad               ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datad              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad               ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad               ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datad               ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad              ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad              ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|inclk[0] ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|outclk   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datad              ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datad               ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|datad               ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                 ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                 ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                 ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[11]                ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[4]                 ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.555  ; 0.555        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[16]                ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[28]                ;
; 0.556  ; 0.556        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[6]                 ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[26]                ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[9]                 ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[24]                ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[29]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Gra'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.583  ; 0.583        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 4.069  ; 4.263  ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 5.864  ; 6.285  ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 6.038  ; 6.411  ; Fall       ; BAout           ;
; PCout          ; BAout      ; 7.744  ; 8.321  ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 5.930  ; 6.447  ; Fall       ; BAout           ;
; Rout           ; BAout      ; 6.160  ; 6.564  ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; 6.625  ; 7.075  ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; 7.748  ; 8.334  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; 8.085  ; 8.327  ; Fall       ; BAout           ;
; Gra            ; Gra        ; 2.570  ; 2.685  ; Fall       ; Gra             ;
; Grb            ; Gra        ; 3.897  ; 4.382  ; Fall       ; Gra             ;
; read           ; RAMenable  ; 2.637  ; 3.020  ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; 3.059  ; 3.405  ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; 3.623  ; 4.002  ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; 24.639 ; 25.036 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; 9.928  ; 10.468 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; 7.718  ; 7.992  ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; 24.639 ; 25.036 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; 6.209  ; 6.569  ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; 4.532  ; 5.041  ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; 3.877  ; 4.274  ; Rise       ; clock           ;
; IncPC          ; clock      ; 2.383  ; 2.715  ; Rise       ; clock           ;
; MARin          ; clock      ; 2.165  ; 2.581  ; Rise       ; clock           ;
; MDRin          ; clock      ; 3.465  ; 3.777  ; Rise       ; clock           ;
; PCin           ; clock      ; 2.137  ; 2.464  ; Rise       ; clock           ;
; R15inC         ; clock      ; 2.840  ; 3.201  ; Rise       ; clock           ;
; Rin            ; clock      ; 4.138  ; 4.474  ; Rise       ; clock           ;
; Yin            ; clock      ; 4.286  ; 4.634  ; Rise       ; clock           ;
; ZLOin          ; clock      ; 4.010  ; 4.392  ; Rise       ; clock           ;
; clear          ; clock      ; 3.009  ; 3.222  ; Rise       ; clock           ;
; read           ; clock      ; 2.085  ; 2.501  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; -0.430 ; -0.607 ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 0.250  ; -0.127 ; Fall       ; BAout           ;
; MDRout         ; BAout      ; -0.362 ; -0.739 ; Fall       ; BAout           ;
; PCout          ; BAout      ; -1.563 ; -1.969 ; Fall       ; BAout           ;
; PortInout      ; BAout      ; -0.248 ; -0.647 ; Fall       ; BAout           ;
; Rout           ; BAout      ; -2.600 ; -3.018 ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; -2.355 ; -2.773 ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; -0.915 ; -1.256 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; -1.505 ; -1.910 ; Fall       ; BAout           ;
; Gra            ; Gra        ; 0.944  ; 0.766  ; Fall       ; Gra             ;
; Grb            ; Gra        ; -1.010 ; -1.459 ; Fall       ; Gra             ;
; read           ; RAMenable  ; -1.531 ; -1.823 ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; -1.859 ; -2.274 ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; -0.895 ; -1.263 ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; -0.923 ; -1.339 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; -1.194 ; -1.573 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; -1.532 ; -1.926 ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; -1.625 ; -2.092 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; -1.538 ; -1.936 ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; -0.923 ; -1.339 ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; -1.867 ; -2.178 ; Rise       ; clock           ;
; IncPC          ; clock      ; -1.763 ; -2.060 ; Rise       ; clock           ;
; MARin          ; clock      ; -0.920 ; -1.280 ; Rise       ; clock           ;
; MDRin          ; clock      ; -1.111 ; -1.516 ; Rise       ; clock           ;
; PCin           ; clock      ; -0.897 ; -1.281 ; Rise       ; clock           ;
; R15inC         ; clock      ; -1.546 ; -1.897 ; Rise       ; clock           ;
; Rin            ; clock      ; -2.249 ; -2.624 ; Rise       ; clock           ;
; Yin            ; clock      ; -1.827 ; -2.126 ; Rise       ; clock           ;
; ZLOin          ; clock      ; -0.919 ; -1.271 ; Rise       ; clock           ;
; clear          ; clock      ; 1.011  ; 0.842  ; Rise       ; clock           ;
; read           ; clock      ; -0.932 ; -1.283 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 5.617 ; 5.571 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 5.499 ; 5.452 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; ZMuxEnbale ; -78.639 ; -2494.157     ;
; BAout      ; -4.571  ; -118.394      ;
; clock      ; -2.733  ; -1507.140     ;
; conin      ; -2.693  ; -5.206        ;
; Gra        ; -1.017  ; -1.999        ;
; RAMenable  ; -0.369  ; -11.710       ;
+------------+---------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; BAout      ; -0.615 ; -2.464        ;
; Gra        ; -0.615 ; -0.971        ;
; RAMenable  ; 0.135  ; 0.000         ;
; clock      ; 0.187  ; 0.000         ;
; conin      ; 0.244  ; 0.000         ;
; ZMuxEnbale ; 1.196  ; 0.000         ;
+------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clock      ; -3.000 ; -733.151                   ;
; RAMenable  ; -3.000 ; -45.562                    ;
; ZMuxEnbale ; -3.000 ; -37.445                    ;
; conin      ; -3.000 ; -5.172                     ;
; BAout      ; -3.000 ; -3.000                     ;
; Gra        ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ZMuxEnbale'                                                                           ;
+---------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+--------------------+--------------+-------------+--------------+------------+------------+
; -78.639 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.375     ; 77.731     ;
; -78.600 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.376     ; 77.691     ;
; -78.510 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.276     ; 77.701     ;
; -78.490 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.364     ; 77.593     ;
; -78.471 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.661     ;
; -78.458 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.280     ; 77.645     ;
; -78.451 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.365     ; 77.553     ;
; -78.419 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.281     ; 77.605     ;
; -78.412 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.352     ; 77.527     ;
; -78.388 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.370     ; 77.485     ;
; -78.373 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.353     ; 77.487     ;
; -78.363 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.305     ; 77.525     ;
; -78.358 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.365     ; 77.460     ;
; -78.324 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.306     ; 77.485     ;
; -78.319 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.366     ; 77.420     ;
; -78.299 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.283     ; 77.483     ;
; -78.260 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.284     ; 77.443     ;
; -78.259 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.271     ; 77.455     ;
; -78.239 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.359     ; 77.347     ;
; -78.225 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.379     ; 77.313     ;
; -78.225 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.564     ; 77.128     ;
; -78.207 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.275     ; 77.399     ;
; -78.200 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.276     ; 77.391     ;
; -78.174 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.376     ; 77.265     ;
; -78.161 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.351     ;
; -78.161 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.347     ; 77.281     ;
; -78.156 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.282     ; 77.341     ;
; -78.146 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.378     ; 77.235     ;
; -78.117 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.283     ; 77.301     ;
; -78.116 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.376     ; 77.207     ;
; -78.112 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.300     ; 77.279     ;
; -78.107 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.360     ; 77.214     ;
; -78.096 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.280     ; 77.283     ;
; -78.096 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.465     ; 77.098     ;
; -78.092 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.282     ; 77.277     ;
; -78.085 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.297     ; 77.255     ;
; -78.076 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.368     ; 77.175     ;
; -78.076 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.553     ; 76.990     ;
; -78.074 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.394     ; 77.147     ;
; -78.070 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.374     ; 77.163     ;
; -78.057 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.288     ; 77.236     ;
; -78.053 ; Bus:bus|q[14] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.283     ; 77.237     ;
; -78.048 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.278     ; 77.237     ;
; -78.046 ; Bus:bus|q[7]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.298     ; 77.215     ;
; -78.045 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.235     ;
; -78.044 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.284     ; 77.227     ;
; -78.044 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.469     ; 77.042     ;
; -78.038 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.288     ; 77.217     ;
; -78.025 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.365     ; 77.127     ;
; -78.020 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.380     ; 77.107     ;
; -78.018 ; Bus:bus|q[13] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.289     ; 77.196     ;
; -78.017 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.279     ; 77.205     ;
; -77.999 ; Bus:bus|q[9]  ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.289     ; 77.177     ;
; -77.998 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.356     ; 77.109     ;
; -77.998 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.541     ; 76.924     ;
; -77.997 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.367     ; 77.097     ;
; -77.993 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.281     ; 77.179     ;
; -77.991 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.376     ; 77.082     ;
; -77.987 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.177     ;
; -77.980 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.380     ; 77.067     ;
; -77.971 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[19] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.378     ; 77.060     ;
; -77.967 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.365     ; 77.069     ;
; -77.965 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.283     ; 77.149     ;
; -77.949 ; Bus:bus|q[11] ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.271     ; 77.145     ;
; -77.949 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.309     ; 77.107     ;
; -77.949 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.494     ; 76.922     ;
; -77.947 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.353     ; 77.061     ;
; -77.945 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.295     ; 77.117     ;
; -77.944 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.369     ; 77.042     ;
; -77.944 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.554     ; 76.857     ;
; -77.943 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[29] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.290     ; 77.120     ;
; -77.941 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.275     ; 77.133     ;
; -77.935 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.281     ; 77.121     ;
; -77.926 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[28] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.376     ; 77.017     ;
; -77.925 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.383     ; 77.009     ;
; -77.921 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.363     ; 77.025     ;
; -77.919 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.355     ; 77.031     ;
; -77.917 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[17] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.373     ; 77.011     ;
; -77.914 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[11] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.569     ; 76.812     ;
; -77.905 ; Bus:bus|q[10] ; ZMux:ZMUX|Zout[25] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.095     ;
; -77.904 ; Bus:bus|q[12] ; ZMux:ZMUX|Zout[23] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.291     ; 77.080     ;
; -77.898 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.306     ; 77.059     ;
; -77.893 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[26] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.366     ; 76.994     ;
; -77.893 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[4]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.299     ; 77.061     ;
; -77.891 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.281     ; 77.077     ;
; -77.889 ; Bus:bus|q[2]  ; ZMux:ZMUX|Zout[22] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.279     ; 77.077     ;
; -77.889 ; Bus:bus|q[3]  ; ZMux:ZMUX|Zout[24] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.353     ; 77.003     ;
; -77.885 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[27] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.287     ; 77.065     ;
; -77.885 ; Bus:bus|q[5]  ; ZMux:ZMUX|Zout[31] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.472     ; 76.880     ;
; -77.874 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[13] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.559     ; 76.782     ;
; -77.874 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[12] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.379     ; 76.962     ;
; -77.872 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[16] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.374     ; 76.965     ;
; -77.871 ; Bus:bus|q[1]  ; ZMux:ZMUX|Zout[18] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.369     ; 76.969     ;
; -77.870 ; Bus:bus|q[6]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.308     ; 77.029     ;
; -77.866 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[6]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.566     ; 76.767     ;
; -77.865 ; Bus:bus|q[8]  ; ZMux:ZMUX|Zout[21] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.368     ; 76.964     ;
; -77.864 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[15] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.374     ; 76.957     ;
; -77.862 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[30] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.277     ; 77.052     ;
; -77.851 ; Bus:bus|q[0]  ; ZMux:ZMUX|Zout[9]  ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.562     ; 76.756     ;
; -77.851 ; Bus:bus|q[4]  ; ZMux:ZMUX|Zout[20] ; BAout        ; ZMuxEnbale  ; 0.500        ; -1.281     ; 77.037     ;
+---------+---------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'BAout'                                                                                         ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.571 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.196      ; 5.213      ;
; -4.463 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.313      ; 5.222      ;
; -4.449 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.322      ; 5.217      ;
; -4.390 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.132      ; 5.050      ;
; -4.371 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.125      ; 4.906      ;
; -4.366 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.258      ; 5.152      ;
; -4.350 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.251      ; 5.011      ;
; -4.254 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.123      ; 4.550      ;
; -4.254 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.132      ; 4.908      ;
; -4.247 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.121      ; 4.889      ;
; -4.207 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.262      ; 4.989      ;
; -4.191 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.124      ; 4.829      ;
; -4.178 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.136      ; 4.834      ;
; -4.146 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.240      ; 4.559      ;
; -4.132 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.249      ; 4.554      ;
; -4.009 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.133      ; 4.669      ;
; -4.002 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.121      ; 4.565      ;
; -3.982 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.117      ; 4.507      ;
; -3.964 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.250      ; 4.728      ;
; -3.961 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.247      ; 4.729      ;
; -3.958 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.139      ; 4.630      ;
; -3.905 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.259      ; 4.691      ;
; -3.898 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.247      ; 4.587      ;
; -3.893 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.242      ; 4.545      ;
; -3.885 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.136      ; 4.561      ;
; -3.872 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.262      ; 4.674      ;
; -3.850 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.129      ; 4.594      ;
; -3.850 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.256      ; 4.639      ;
; -3.836 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[6]  ; Gra          ; BAout       ; 1.000        ; 0.265      ; 4.634      ;
; -3.832 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.140      ; 4.498      ;
; -3.832 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[19] ; Gra          ; BAout       ; 1.000        ; 0.238      ; 4.512      ;
; -3.808 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.123      ; 4.459      ;
; -3.807 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.131      ; 4.453      ;
; -3.806 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.243      ; 4.457      ;
; -3.765 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.127      ; 4.413      ;
; -3.758 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[20] ; Gra          ; BAout       ; 1.000        ; 0.249      ; 4.535      ;
; -3.745 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[30] ; Gra          ; BAout       ; 1.000        ; 0.253      ; 4.538      ;
; -3.742 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.246      ; 4.603      ;
; -3.728 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[27] ; Gra          ; BAout       ; 1.000        ; 0.255      ; 4.598      ;
; -3.724 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.257      ; 4.507      ;
; -3.720 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.241      ; 4.475      ;
; -3.710 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[16] ; Gra          ; BAout       ; 1.000        ; 0.266      ; 4.502      ;
; -3.699 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.124      ; 4.344      ;
; -3.699 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.248      ; 4.462      ;
; -3.685 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.257      ; 4.457      ;
; -3.671 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.240      ; 4.439      ;
; -3.664 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[24] ; Gra          ; BAout       ; 1.000        ; 0.253      ; 4.437      ;
; -3.663 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.244      ; 4.428      ;
; -3.655 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[23] ; Gra          ; BAout       ; 1.000        ; 0.253      ; 4.429      ;
; -3.649 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.258      ; 4.429      ;
; -3.630 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.249      ; 4.407      ;
; -3.625 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.111      ; 4.270      ;
; -3.606 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.117      ; 4.245      ;
; -3.597 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.123      ; 4.348      ;
; -3.575 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.234      ; 4.217      ;
; -3.560 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[22] ; Gra          ; BAout       ; 1.000        ; 0.238      ; 4.319      ;
; -3.559 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.126      ; 4.220      ;
; -3.558 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.249      ; 4.435      ;
; -3.543 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.120      ; 4.278      ;
; -3.531 ; register:R6|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.351      ; 4.910      ;
; -3.517 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.228      ; 4.279      ;
; -3.503 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[11] ; Gra          ; BAout       ; 1.000        ; 0.237      ; 4.274      ;
; -3.491 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.250      ; 4.262      ;
; -3.486 ; register:R6|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.358      ; 4.754      ;
; -3.463 ; register:R6|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.360      ; 4.843      ;
; -3.462 ; register:R4|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.151      ; 4.523      ;
; -3.452 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[29] ; Gra          ; BAout       ; 1.000        ; 0.250      ; 4.229      ;
; -3.451 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.243      ; 4.229      ;
; -3.440 ; register:R6|q[28]            ; Bus:bus|q[28] ; clock        ; BAout       ; 0.500        ; 1.135      ; 4.589      ;
; -3.437 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.252      ; 4.224      ;
; -3.435 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.237      ; 4.287      ;
; -3.430 ; register:R2|q[20]            ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.177      ; 4.635      ;
; -3.427 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[26] ; Gra          ; BAout       ; 1.000        ; 0.240      ; 4.295      ;
; -3.421 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[17] ; Gra          ; BAout       ; 1.000        ; 0.246      ; 4.282      ;
; -3.413 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[12] ; Gra          ; BAout       ; 1.000        ; 0.244      ; 4.067      ;
; -3.412 ; register:R2|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.170      ; 4.492      ;
; -3.393 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.234      ; 4.149      ;
; -3.380 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[5]  ; Gra          ; BAout       ; 1.000        ; 0.118      ; 3.996      ;
; -3.379 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[10] ; Gra          ; BAout       ; 1.000        ; 0.243      ; 4.144      ;
; -3.353 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[8]  ; Gra          ; BAout       ; 1.000        ; 0.315      ; 4.114      ;
; -3.318 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[25] ; Gra          ; BAout       ; 1.000        ; 0.249      ; 4.089      ;
; -3.271 ; register:R14|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.141      ; 4.354      ;
; -3.270 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[15] ; Gra          ; BAout       ; 1.000        ; 0.245      ; 4.050      ;
; -3.253 ; register:R10|q[12]           ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.143      ; 4.306      ;
; -3.245 ; register:R6|q[30]            ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.359      ; 4.644      ;
; -3.227 ; register:R10|q[30]           ; Bus:bus|q[30] ; clock        ; BAout       ; 0.500        ; 1.154      ; 4.421      ;
; -3.211 ; register:R7|q[12]            ; Bus:bus|q[12] ; clock        ; BAout       ; 0.500        ; 1.125      ; 4.246      ;
; -3.168 ; register:R11|q[19]           ; Bus:bus|q[19] ; clock        ; BAout       ; 0.500        ; 1.160      ; 4.270      ;
; -3.164 ; SE:SelectAndEncode|decode[2] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.132      ; 3.905      ;
; -3.151 ; SE:SelectAndEncode|decode[1] ; Bus:bus|q[21] ; Gra          ; BAout       ; 1.000        ; 0.241      ; 3.913      ;
; -3.150 ; SE:SelectAndEncode|decode[3] ; Bus:bus|q[18] ; Gra          ; BAout       ; 1.000        ; 0.258      ; 4.017      ;
; -3.141 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[7]  ; Gra          ; BAout       ; 1.000        ; 0.250      ; 3.906      ;
; -3.123 ; register:R2|q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; 0.500        ; 1.161      ; 4.304      ;
; -3.120 ; register:R2|q[26]            ; Bus:bus|q[26] ; clock        ; BAout       ; 0.500        ; 1.155      ; 4.403      ;
; -3.107 ; register:R14|q[14]           ; Bus:bus|q[14] ; clock        ; BAout       ; 0.500        ; 1.166      ; 4.181      ;
; -3.088 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[9]  ; Gra          ; BAout       ; 1.000        ; 0.242      ; 3.858      ;
; -3.080 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[28] ; Gra          ; BAout       ; 1.000        ; 0.243      ; 3.837      ;
; -3.078 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[14] ; Gra          ; BAout       ; 1.000        ; 0.236      ; 3.722      ;
; -3.054 ; register:R10|q[20]           ; Bus:bus|q[20] ; clock        ; BAout       ; 0.500        ; 1.175      ; 4.257      ;
; -3.049 ; SE:SelectAndEncode|decode[0] ; Bus:bus|q[13] ; Gra          ; BAout       ; 1.000        ; 0.242      ; 3.464      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                           ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.733 ; SE:SelectAndEncode|decode[2] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.284     ; 1.916      ;
; -2.659 ; Bus:bus|q[20]                ; register:IR|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -1.493     ; 1.633      ;
; -2.646 ; SE:SelectAndEncode|decode[0] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.165     ; 1.948      ;
; -2.638 ; Bus:bus|q[20]                ; register:Y|q[20]                                                                                ; BAout        ; clock       ; 0.500        ; -1.310     ; 1.795      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.638 ; SE:SelectAndEncode|decode[2] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -1.097     ; 2.008      ;
; -2.626 ; SE:SelectAndEncode|decode[2] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.086     ; 2.007      ;
; -2.626 ; SE:SelectAndEncode|decode[2] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -1.086     ; 2.007      ;
; -2.626 ; SE:SelectAndEncode|decode[2] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -1.086     ; 2.007      ;
; -2.626 ; SE:SelectAndEncode|decode[2] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -1.086     ; 2.007      ;
; -2.626 ; SE:SelectAndEncode|decode[2] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.086     ; 2.007      ;
; -2.623 ; Bus:bus|q[8]                 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.419     ; 1.693      ;
; -2.603 ; SE:SelectAndEncode|decode[2] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.274     ; 1.796      ;
; -2.600 ; Bus:bus|q[31]                ; register:Y|q[31]                                                                                ; BAout        ; clock       ; 0.500        ; -1.554     ; 1.513      ;
; -2.567 ; SE:SelectAndEncode|decode[2] ; register:R11|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.082     ; 1.952      ;
; -2.567 ; SE:SelectAndEncode|decode[2] ; register:R11|q[27]                                                                              ; Gra          ; clock       ; 0.500        ; -1.082     ; 1.952      ;
; -2.567 ; SE:SelectAndEncode|decode[2] ; register:R11|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -1.082     ; 1.952      ;
; -2.564 ; Bus:bus|q[23]                ; register:R3|q[23]                                                                               ; BAout        ; clock       ; 0.500        ; -1.294     ; 1.737      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[13]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[12]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[22]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[18]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.562 ; SE:SelectAndEncode|decode[2] ; register:R11|q[30]                                                                              ; Gra          ; clock       ; 0.500        ; -1.269     ; 1.760      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[26]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[12]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[20]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.561 ; SE:SelectAndEncode|decode[2] ; register:R3|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.081     ; 1.947      ;
; -2.559 ; Bus:bus|q[29]                ; register:R10|q[29]                                                                              ; BAout        ; clock       ; 0.500        ; -1.504     ; 1.522      ;
; -2.558 ; Bus:bus|q[5]                 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.337     ; 1.710      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[23]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[26]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[7]                                                                               ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[9]                                                                               ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[10]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[4]                                                                               ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[2] ; register:R12|q[3]                                                                               ; Gra          ; clock       ; 0.500        ; -1.272     ; 1.753      ;
; -2.558 ; SE:SelectAndEncode|decode[1] ; register:R4|q[0]                                                                                ; Gra          ; clock       ; 0.500        ; -1.167     ; 1.858      ;
; -2.556 ; SE:SelectAndEncode|decode[0] ; register:R6|q[24]                                                                               ; Gra          ; clock       ; 0.500        ; -1.155     ; 1.868      ;
; -2.554 ; Bus:bus|q[20]                ; register:R4|q[20]                                                                               ; BAout        ; clock       ; 0.500        ; -1.301     ; 1.720      ;
; -2.552 ; Bus:bus|q[29]                ; register:R2|q[29]                                                                               ; BAout        ; clock       ; 0.500        ; -1.504     ; 1.515      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[8]                                                                                ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[6]                                                                                ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[9]                                                                                ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[10]                                                                               ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[4]                                                                                ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.551 ; SE:SelectAndEncode|decode[0] ; register:R4|q[17]                                                                               ; Gra          ; clock       ; 0.500        ; -0.978     ; 2.040      ;
; -2.550 ; Bus:bus|q[4]                 ; register:R14|q[4]                                                                               ; BAout        ; clock       ; 0.500        ; -1.275     ; 1.742      ;
; -2.550 ; SE:SelectAndEncode|decode[1] ; register:R11|q[29]                                                                              ; Gra          ; clock       ; 0.500        ; -0.965     ; 2.052      ;
; -2.550 ; SE:SelectAndEncode|decode[1] ; register:R11|q[27]                                                                              ; Gra          ; clock       ; 0.500        ; -0.965     ; 2.052      ;
; -2.550 ; SE:SelectAndEncode|decode[1] ; register:R11|q[21]                                                                              ; Gra          ; clock       ; 0.500        ; -0.965     ; 2.052      ;
; -2.545 ; Bus:bus|q[0]                 ; register:R12|q[0]                                                                               ; BAout        ; clock       ; 0.500        ; -1.376     ; 1.636      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[25]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[13]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[12]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[14]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[20]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[22]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[18]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.545 ; SE:SelectAndEncode|decode[1] ; register:R11|q[30]                                                                              ; Gra          ; clock       ; 0.500        ; -1.152     ; 1.860      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[26]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[5]                                                                                ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[12]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[15]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[20]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[22]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.544 ; SE:SelectAndEncode|decode[1] ; register:R3|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -0.964     ; 2.047      ;
; -2.542 ; SE:SelectAndEncode|decode[2] ; register:R6|q[30]                                                                               ; Gra          ; clock       ; 0.500        ; -1.273     ; 1.736      ;
; -2.539 ; SE:SelectAndEncode|decode[0] ; register:R4|q[25]                                                                               ; Gra          ; clock       ; 0.500        ; -0.967     ; 2.039      ;
; -2.539 ; SE:SelectAndEncode|decode[0] ; register:R4|q[29]                                                                               ; Gra          ; clock       ; 0.500        ; -0.967     ; 2.039      ;
; -2.539 ; SE:SelectAndEncode|decode[0] ; register:R4|q[7]                                                                                ; Gra          ; clock       ; 0.500        ; -0.967     ; 2.039      ;
; -2.539 ; SE:SelectAndEncode|decode[0] ; register:R4|q[3]                                                                                ; Gra          ; clock       ; 0.500        ; -0.967     ; 2.039      ;
; -2.539 ; SE:SelectAndEncode|decode[0] ; register:R4|q[18]                                                                               ; Gra          ; clock       ; 0.500        ; -0.967     ; 2.039      ;
; -2.538 ; Bus:bus|q[25]                ; register:R12|q[25]                                                                              ; BAout        ; clock       ; 0.500        ; -1.491     ; 1.514      ;
; -2.535 ; Bus:bus|q[0]                 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; BAout        ; clock       ; 0.500        ; -1.429     ; 1.595      ;
; -2.533 ; SE:SelectAndEncode|decode[2] ; register:R7|q[23]                                                                               ; Gra          ; clock       ; 0.500        ; -1.088     ; 1.912      ;
; -2.533 ; SE:SelectAndEncode|decode[2] ; register:R7|q[13]                                                                               ; Gra          ; clock       ; 0.500        ; -1.088     ; 1.912      ;
+--------+------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'conin'                                                                                ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.693 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.374     ; 1.786      ;
; -2.676 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.291     ; 1.852      ;
; -2.635 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.296     ; 1.806      ;
; -2.622 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.364     ; 1.725      ;
; -2.574 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.294     ; 1.747      ;
; -2.522 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.284     ; 1.705      ;
; -2.513 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; 0.500        ; -1.362     ; 1.618      ;
; -2.508 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.298     ; 1.677      ;
; -2.504 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.289     ; 1.682      ;
; -2.488 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.297     ; 1.658      ;
; -2.486 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.305     ; 1.648      ;
; -2.464 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.289     ; 1.642      ;
; -2.462 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.363     ; 1.566      ;
; -2.462 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.281     ; 1.648      ;
; -2.455 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.275     ; 1.647      ;
; -2.452 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.291     ; 1.628      ;
; -2.448 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.301     ; 1.614      ;
; -2.436 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.281     ; 1.622      ;
; -2.433 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.297     ; 1.603      ;
; -2.421 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.286     ; 1.602      ;
; -2.416 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.287     ; 1.596      ;
; -2.415 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.296     ; 1.586      ;
; -2.406 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.287     ; 1.586      ;
; -2.389 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.362     ; 1.494      ;
; -2.366 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.287     ; 1.546      ;
; -2.347 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.285     ; 1.529      ;
; -2.346 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.301     ; 1.512      ;
; -2.324 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.351     ; 1.440      ;
; -2.292 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.288     ; 1.471      ;
; -2.215 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.304     ; 1.378      ;
; -2.191 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.282     ; 1.376      ;
; -2.191 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.279     ; 1.379      ;
; -2.153 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; 0.500        ; -1.275     ; 1.345      ;
; 0.011  ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.147      ; 1.103      ;
; 0.178  ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 1.000        ; 0.147      ; 0.936      ;
; 0.500  ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 1.000        ; -0.043     ; 0.444      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Gra'                                                                                               ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.017 ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.034      ; 1.992      ;
; -0.983 ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.034      ; 1.958      ;
; -0.982 ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.032      ; 1.992      ;
; -0.950 ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.032      ; 1.960      ;
; -0.828 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 1.000        ; 2.450      ; 3.739      ;
; -0.811 ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.500        ; 2.450      ; 3.222      ;
; -0.778 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.500        ; 2.448      ; 3.224      ;
; -0.667 ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 1.000        ; 2.448      ; 3.613      ;
; -0.413 ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; 0.500        ; 1.034      ; 1.388      ;
; -0.412 ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; 0.500        ; 1.032      ; 1.422      ;
; 0.029  ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.021      ; 1.007      ;
; 0.054  ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.144      ; 0.986      ;
; 0.060  ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.021      ; 0.976      ;
; 0.157  ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.144      ; 0.883      ;
; 0.232  ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; 0.500        ; 1.021      ; 0.804      ;
; 0.329  ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; 0.500        ; 1.144      ; 0.711      ;
; 0.481  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 1.000        ; 2.441      ; 2.495      ;
; 0.549  ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.500        ; 2.441      ; 1.927      ;
; 0.752  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.500        ; 2.560      ; 1.724      ;
; 0.771  ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 1.000        ; 2.560      ; 2.205      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAMenable'                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.369 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 1.000        ; -0.056     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; -0.362 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 1.000        ; -0.049     ; 1.248      ;
; 0.127  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.963      ;
; 0.150  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.940      ;
; 0.150  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.940      ;
; 0.175  ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.926      ;
; 0.229  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.857      ;
; 0.239  ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.847      ;
; 0.250  ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.840      ;
; 0.301  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.785      ;
; 0.307  ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.779      ;
; 0.319  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.767      ;
; 0.337  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.113      ; 0.765      ;
; 0.349  ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.737      ;
; 0.353  ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.109      ; 0.745      ;
; 0.355  ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.116      ; 0.750      ;
; 0.361  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.725      ;
; 0.365  ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.736      ;
; 0.372  ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.729      ;
; 0.374  ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.727      ;
; 0.380  ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.721      ;
; 0.388  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.702      ;
; 0.393  ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.708      ;
; 0.395  ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.706      ;
; 0.400  ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.701      ;
; 0.406  ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.695      ;
; 0.409  ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 1.000        ; 0.097      ; 0.677      ;
; 0.412  ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.689      ;
; 0.413  ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.688      ;
; 0.415  ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.675      ;
; 0.430  ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.112      ; 0.671      ;
; 0.444  ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.648      ;
; 0.467  ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.625      ;
; 0.472  ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.627      ;
; 0.475  ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.617      ;
; 0.482  ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.104      ; 0.611      ;
; 0.483  ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.609      ;
; 0.485  ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.607      ;
; 0.485  ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.102      ; 0.606      ;
; 0.489  ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.603      ;
; 0.490  ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.110      ; 0.609      ;
; 0.490  ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.602      ;
; 0.493  ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.599      ;
; 0.493  ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.599      ;
; 0.499  ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.591      ;
; 0.500  ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.592      ;
; 0.501  ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.591      ;
; 0.507  ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.585      ;
; 0.509  ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 1.000        ; 0.101      ; 0.581      ;
; 0.509  ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.583      ;
; 0.511  ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.103      ; 0.581      ;
; 0.513  ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 1.000        ; 0.104      ; 0.580      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'BAout'                                                                                      ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.615 ; register:IR|q[0]         ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.571      ; 0.496      ;
; -0.433 ; register:IR|q[18]        ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.555      ; 0.662      ;
; -0.352 ; register:IR|q[4]         ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.299      ; 0.487      ;
; -0.338 ; register:ZLO|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.376      ; 0.578      ;
; -0.307 ; register:IR|q[3]         ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.375      ; 0.608      ;
; -0.256 ; register:IR|q[2]         ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.295      ; 0.579      ;
; -0.163 ; register:IR|q[9]         ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 1.480      ; 0.857      ;
; 0.062  ; register:ZLO|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.373      ; 0.975      ;
; 0.068  ; register:ZLO|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.356      ; 0.964      ;
; 0.104  ; register:IR|q[14]        ; Bus:bus|q[14] ; clock        ; BAout       ; -0.500       ; 1.300      ; 0.944      ;
; 0.122  ; register:ZLO|q[0]        ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.380      ; 1.042      ;
; 0.124  ; register:IR|q[7]         ; Bus:bus|q[7]  ; clock        ; BAout       ; -0.500       ; 1.303      ; 0.967      ;
; 0.130  ; register:IR|q[18]        ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.487      ; 1.157      ;
; 0.157  ; register:IR|q[10]        ; Bus:bus|q[10] ; clock        ; BAout       ; -0.500       ; 1.281      ; 0.978      ;
; 0.170  ; register:IR|q[17]        ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 1.481      ; 1.191      ;
; 0.197  ; register:IR|q[18]        ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 1.489      ; 1.226      ;
; 0.241  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; -0.500       ; 2.914      ; 2.675      ;
; 0.267  ; register:IR|q[12]        ; Bus:bus|q[12] ; clock        ; BAout       ; -0.500       ; 1.299      ; 1.106      ;
; 0.271  ; register:IR|q[11]        ; Bus:bus|q[11] ; clock        ; BAout       ; -0.500       ; 1.299      ; 1.110      ;
; 0.284  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; 0.000        ; 2.925      ; 3.209      ;
; 0.292  ; BAout                    ; Bus:bus|q[31] ; BAout        ; BAout       ; -0.500       ; 2.925      ; 2.737      ;
; 0.298  ; register:ZLO|q[27]       ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.281      ; 1.119      ;
; 0.306  ; BAout                    ; Bus:bus|q[3]  ; BAout        ; BAout       ; 0.000        ; 2.914      ; 3.220      ;
; 0.309  ; register:ZLO|q[4]        ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.292      ; 1.141      ;
; 0.310  ; register:IR|q[8]         ; Bus:bus|q[8]  ; clock        ; BAout       ; -0.500       ; 1.362      ; 1.212      ;
; 0.314  ; MDR:MDR|Q[0]             ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.559      ; 1.413      ;
; 0.317  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; -0.500       ; 2.926      ; 2.763      ;
; 0.329  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; 0.000        ; 2.842      ; 3.171      ;
; 0.333  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; 0.000        ; 2.937      ; 3.270      ;
; 0.358  ; BAout                    ; Bus:bus|q[1]  ; BAout        ; BAout       ; 0.000        ; 2.926      ; 3.284      ;
; 0.369  ; register:IR|q[18]        ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.479      ; 1.388      ;
; 0.369  ; BAout                    ; Bus:bus|q[0]  ; BAout        ; BAout       ; -0.500       ; 2.937      ; 2.826      ;
; 0.376  ; pc:PC|q[1]               ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.566      ; 1.482      ;
; 0.394  ; MDR:MDR|Q[3]             ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.536      ; 1.470      ;
; 0.398  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; 0.000        ; 2.838      ; 3.236      ;
; 0.399  ; pc:PC|q[5]               ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.485      ; 1.424      ;
; 0.399  ; BAout                    ; Bus:bus|q[2]  ; BAout        ; BAout       ; -0.500       ; 2.842      ; 2.761      ;
; 0.410  ; register:ZLO|q[20]       ; Bus:bus|q[20] ; clock        ; BAout       ; -0.500       ; 1.283      ; 1.233      ;
; 0.431  ; MDR:MDR|Q[24]            ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.498      ; 1.469      ;
; 0.441  ; ZMux:ZMUX|Zout[1]        ; Bus:bus|q[1]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.369      ; 1.350      ;
; 0.446  ; register:IR|q[13]        ; Bus:bus|q[13] ; clock        ; BAout       ; -0.500       ; 1.311      ; 1.297      ;
; 0.449  ; MDR:MDR|Q[6]             ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.489      ; 1.478      ;
; 0.453  ; MDR:MDR|Q[22]            ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.483      ; 1.476      ;
; 0.458  ; register:ZLO|q[26]       ; Bus:bus|q[26] ; clock        ; BAout       ; -0.500       ; 1.301      ; 1.299      ;
; 0.464  ; BAout                    ; Bus:bus|q[4]  ; BAout        ; BAout       ; -0.500       ; 2.838      ; 2.822      ;
; 0.469  ; InPort:InPort|q[0]       ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.366      ; 1.375      ;
; 0.470  ; MDR:MDR|Q[31]            ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.548      ; 1.558      ;
; 0.473  ; register:ZLO|q[5]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.295      ; 1.308      ;
; 0.478  ; register:ZLO|q[19]       ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.268      ; 1.286      ;
; 0.480  ; ZMux:ZMUX|Zout[25]       ; Bus:bus|q[25] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.293      ; 1.313      ;
; 0.484  ; register:IR|q[6]         ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.501      ; 1.525      ;
; 0.493  ; register:ZLO|q[28]       ; Bus:bus|q[28] ; clock        ; BAout       ; -0.500       ; 1.301      ; 1.334      ;
; 0.493  ; pc:PC|q[0]               ; Bus:bus|q[0]  ; clock        ; BAout       ; -0.500       ; 1.577      ; 1.610      ;
; 0.506  ; register:ZLO|q[24]       ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.284      ; 1.330      ;
; 0.515  ; register:R15|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.362      ; 1.417      ;
; 0.517  ; register:ZLO|q[15]       ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 1.304      ; 1.361      ;
; 0.523  ; register:ZLO|q[22]       ; Bus:bus|q[22] ; clock        ; BAout       ; -0.500       ; 1.280      ; 1.343      ;
; 0.529  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; -0.500       ; 2.845      ; 2.894      ;
; 0.534  ; MDR:MDR|Q[4]             ; Bus:bus|q[4]  ; clock        ; BAout       ; -0.500       ; 1.460      ; 1.534      ;
; 0.534  ; BAout                    ; Bus:bus|q[5]  ; BAout        ; BAout       ; 0.000        ; 2.845      ; 3.379      ;
; 0.538  ; register:ZLO|q[29]       ; Bus:bus|q[29] ; clock        ; BAout       ; -0.500       ; 1.299      ; 1.377      ;
; 0.539  ; MDR:MDR|Q[15]            ; Bus:bus|q[15] ; clock        ; BAout       ; -0.500       ; 1.488      ; 1.567      ;
; 0.547  ; MDR:MDR|Q[17]            ; Bus:bus|q[17] ; clock        ; BAout       ; -0.500       ; 1.480      ; 1.567      ;
; 0.550  ; register:IR|q[18]        ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.478      ; 1.568      ;
; 0.555  ; register:IR|q[1]         ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.361      ; 1.456      ;
; 0.558  ; MDR:MDR|Q[25]            ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 1.494      ; 1.592      ;
; 0.568  ; ZMux:ZMUX|Zout[23]       ; Bus:bus|q[23] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.293      ; 1.401      ;
; 0.569  ; MDR:MDR|Q[19]            ; Bus:bus|q[19] ; clock        ; BAout       ; -0.500       ; 1.470      ; 1.579      ;
; 0.573  ; register:R12|q[31]       ; Bus:bus|q[31] ; clock        ; BAout       ; -0.500       ; 1.374      ; 1.487      ;
; 0.582  ; register:IR|q[18]        ; Bus:bus|q[21] ; clock        ; BAout       ; -0.500       ; 1.482      ; 1.604      ;
; 0.588  ; ZMux:ZMUX|Zout[29]       ; Bus:bus|q[29] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.299      ; 1.427      ;
; 0.589  ; register:IR|q[16]        ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.502      ; 1.631      ;
; 0.591  ; reg0:R0|register:R0|q[3] ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.357      ; 1.488      ;
; 0.595  ; register:ZLO|q[23]       ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 1.293      ; 1.428      ;
; 0.598  ; InPort:InPort|q[0]       ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.271      ; 1.409      ;
; 0.600  ; register:ZLO|q[6]        ; Bus:bus|q[6]  ; clock        ; BAout       ; -0.500       ; 1.310      ; 1.450      ;
; 0.603  ; BAout                    ; Bus:bus|q[22] ; BAout        ; BAout       ; 0.000        ; 2.849      ; 3.452      ;
; 0.613  ; register:IR|q[18]        ; Bus:bus|q[23] ; clock        ; BAout       ; -0.500       ; 1.484      ; 1.637      ;
; 0.618  ; register:IR|q[18]        ; Bus:bus|q[25] ; clock        ; BAout       ; -0.500       ; 1.490      ; 1.648      ;
; 0.628  ; MDR:MDR|Q[18]            ; Bus:bus|q[18] ; clock        ; BAout       ; -0.500       ; 1.494      ; 1.662      ;
; 0.629  ; register:ZHI|q[1]        ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.554      ; 1.723      ;
; 0.630  ; register:ZLO|q[16]       ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.326      ; 1.496      ;
; 0.631  ; register:ZLO|q[9]        ; Bus:bus|q[9]  ; clock        ; BAout       ; -0.500       ; 1.281      ; 1.452      ;
; 0.636  ; ZMux:ZMUX|Zout[4]        ; Bus:bus|q[4]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.295      ; 1.471      ;
; 0.642  ; ZMux:ZMUX|Zout[0]        ; Bus:bus|q[0]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.569      ; 1.751      ;
; 0.645  ; register:IR|q[18]        ; Bus:bus|q[24] ; clock        ; BAout       ; -0.500       ; 1.494      ; 1.679      ;
; 0.646  ; register:IR|q[18]        ; Bus:bus|q[30] ; clock        ; BAout       ; -0.500       ; 1.494      ; 1.680      ;
; 0.658  ; ZMux:ZMUX|Zout[5]        ; Bus:bus|q[5]  ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.281      ; 1.479      ;
; 0.664  ; BAout                    ; Bus:bus|q[15] ; BAout        ; BAout       ; 0.000        ; 2.854      ; 3.518      ;
; 0.666  ; MDR:MDR|Q[27]            ; Bus:bus|q[27] ; clock        ; BAout       ; -0.500       ; 1.491      ; 1.697      ;
; 0.667  ; BAout                    ; Bus:bus|q[21] ; BAout        ; BAout       ; 0.000        ; 2.852      ; 3.519      ;
; 0.673  ; register:ZHI|q[1]        ; Bus:bus|q[5]  ; clock        ; BAout       ; -0.500       ; 1.473      ; 1.686      ;
; 0.675  ; BAout                    ; Bus:bus|q[9]  ; BAout        ; BAout       ; 0.000        ; 2.850      ; 3.525      ;
; 0.681  ; BAout                    ; Bus:bus|q[22] ; BAout        ; BAout       ; -0.500       ; 2.849      ; 3.050      ;
; 0.683  ; MDR:MDR|Q[2]             ; Bus:bus|q[2]  ; clock        ; BAout       ; -0.500       ; 1.464      ; 1.687      ;
; 0.684  ; MDR:MDR|Q[1]             ; Bus:bus|q[1]  ; clock        ; BAout       ; -0.500       ; 1.548      ; 1.772      ;
; 0.690  ; register:R11|q[3]        ; Bus:bus|q[3]  ; clock        ; BAout       ; -0.500       ; 1.551      ; 1.781      ;
; 0.696  ; MDR:MDR|Q[16]            ; Bus:bus|q[16] ; clock        ; BAout       ; -0.500       ; 1.502      ; 1.738      ;
; 0.709  ; ZMux:ZMUX|Zout[31]       ; Bus:bus|q[31] ; ZMuxEnbale   ; BAout       ; -0.500       ; 1.552      ; 1.801      ;
; 0.718  ; MDR:MDR|Q[21]            ; Bus:bus|q[21] ; clock        ; BAout       ; -0.500       ; 1.486      ; 1.744      ;
+--------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Gra'                                                                                                ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.615 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; 0.000        ; 2.641      ; 2.026      ;
; -0.534 ; Gra               ; SE:SelectAndEncode|decode[2] ; Gra          ; Gra         ; -0.500       ; 2.641      ; 1.627      ;
; -0.356 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; 0.000        ; 2.515      ; 2.159      ;
; -0.267 ; Gra               ; SE:SelectAndEncode|decode[3] ; Gra          ; Gra         ; -0.500       ; 2.515      ; 1.768      ;
; -0.180 ; register:IR|q[25] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.275      ; 0.635      ;
; -0.027 ; register:IR|q[21] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.275      ; 0.788      ;
; 0.024  ; register:IR|q[26] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.145      ; 0.709      ;
; 0.050  ; register:IR|q[17] ; SE:SelectAndEncode|decode[2] ; clock        ; Gra         ; -0.500       ; 1.275      ; 0.865      ;
; 0.177  ; register:IR|q[22] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.145      ; 0.862      ;
; 0.193  ; register:IR|q[18] ; SE:SelectAndEncode|decode[3] ; clock        ; Gra         ; -0.500       ; 1.145      ; 0.878      ;
; 0.495  ; register:IR|q[24] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.158      ; 1.193      ;
; 0.549  ; register:IR|q[23] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.156      ; 1.245      ;
; 0.800  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; -0.500       ; 2.522      ; 2.842      ;
; 0.855  ; Gra               ; SE:SelectAndEncode|decode[0] ; Gra          ; Gra         ; 0.000        ; 2.522      ; 3.377      ;
; 0.858  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; 0.000        ; 2.524      ; 3.382      ;
; 0.877  ; Gra               ; SE:SelectAndEncode|decode[1] ; Gra          ; Gra         ; -0.500       ; 2.524      ; 2.921      ;
; 0.975  ; register:IR|q[15] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.156      ; 1.671      ;
; 0.979  ; register:IR|q[16] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.158      ; 1.677      ;
; 0.992  ; register:IR|q[19] ; SE:SelectAndEncode|decode[0] ; clock        ; Gra         ; -0.500       ; 1.156      ; 1.688      ;
; 0.996  ; register:IR|q[20] ; SE:SelectAndEncode|decode[1] ; clock        ; Gra         ; -0.500       ; 1.158      ; 1.694      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAMenable'                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.135 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.487      ;
; 0.135 ; MDR:MDR|Q[8]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.488      ;
; 0.136 ; MDR:MDR|Q[31]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.210      ; 0.490      ;
; 0.141 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.493      ;
; 0.142 ; MDR:MDR|Q[6]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.495      ;
; 0.145 ; MDR:MDR|Q[9]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.498      ;
; 0.150 ; MDR:MDR|Q[4]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.503      ;
; 0.151 ; MDR:MDR|Q[19]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.504      ;
; 0.153 ; MDR:MDR|Q[1]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.506      ;
; 0.153 ; MDR:MDR|Q[5]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.506      ;
; 0.155 ; MDR:MDR|Q[20]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.515      ;
; 0.156 ; MDR:MDR|Q[3]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.509      ;
; 0.158 ; MDR:MDR|Q[11]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.210      ; 0.512      ;
; 0.160 ; MDR:MDR|Q[7]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.513      ;
; 0.161 ; MDR:MDR|Q[13]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.514      ;
; 0.165 ; MDR:MDR|Q[10]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.518      ;
; 0.165 ; MDR:MDR|Q[12]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.518      ;
; 0.166 ; MDR:MDR|Q[17]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.216      ; 0.526      ;
; 0.172 ; MDR:MDR|Q[0]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.525      ;
; 0.174 ; MDR:MDR|Q[2]                                                                                    ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.527      ;
; 0.193 ; MDR:MDR|Q[14]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.209      ; 0.546      ;
; 0.220 ; MDR:MDR|Q[22]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.581      ;
; 0.226 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.574      ;
; 0.229 ; MDR:MDR|Q[18]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.590      ;
; 0.229 ; MDR:MDR|Q[28]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.590      ;
; 0.230 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.582      ;
; 0.236 ; MDR:MDR|Q[21]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.597      ;
; 0.236 ; MDR:MDR|Q[26]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.597      ;
; 0.240 ; MDR:MDR|Q[25]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.601      ;
; 0.241 ; MDR:MDR|Q[24]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.602      ;
; 0.242 ; register:MAR|q[4]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.594      ;
; 0.257 ; register:MAR|q[3]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.605      ;
; 0.257 ; MDR:MDR|Q[16]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.618      ;
; 0.258 ; MDR:MDR|Q[23]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.619      ;
; 0.258 ; MDR:MDR|Q[29]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.619      ;
; 0.267 ; MDR:MDR|Q[27]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.628      ;
; 0.267 ; MDR:MDR|Q[15]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock        ; RAMenable   ; 0.000        ; 0.221      ; 0.632      ;
; 0.274 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.215      ; 0.633      ;
; 0.281 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.629      ;
; 0.294 ; register:MAR|q[8]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.642      ;
; 0.295 ; register:MAR|q[1]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.219      ; 0.658      ;
; 0.307 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.655      ;
; 0.317 ; register:MAR|q[0]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.665      ;
; 0.367 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.719      ;
; 0.385 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.733      ;
; 0.390 ; register:MAR|q[5]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; RAMenable   ; 0.000        ; 0.204      ; 0.738      ;
; 0.419 ; MDR:MDR|Q[30]                                                                                   ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.217      ; 0.780      ;
; 0.431 ; register:MAR|q[7]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.783      ;
; 0.436 ; register:MAR|q[2]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.788      ;
; 0.451 ; register:MAR|q[6]                                                                               ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; RAMenable   ; 0.000        ; 0.208      ; 0.803      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[30]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[29]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[28]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[27]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[26]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[25]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[24]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[23]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[22]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[21]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[20]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[18]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[17]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.983 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; RAM:RAM|q[16]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.056      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[31]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[19]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[15]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[14]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[13]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[12]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[11]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[10]                                                                                   ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[9]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[8]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[7]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[6]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[5]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[4]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[3]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[2]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[1]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
; 0.990 ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; RAM:RAM|q[0]                                                                                    ; clock        ; RAMenable   ; 0.000        ; 0.049      ; 1.169      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; register:MAR|q[8] ; register:MAR|q[8]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[7] ; register:MAR|q[7]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[6] ; register:MAR|q[6]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[5] ; register:MAR|q[5]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[4] ; register:MAR|q[4]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[3] ; register:MAR|q[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[2] ; register:MAR|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:MAR|q[0] ; register:MAR|q[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:ZHI|q[1] ; register:ZHI|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; register:ZLO|q[2] ; register:ZLO|q[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.477      ;
; 0.198 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.479      ;
; 0.199 ; register:MAR|q[2] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.480      ;
; 0.199 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.480      ;
; 0.201 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.482      ;
; 0.244 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.177      ; 0.525      ;
; 0.261 ; pc:PC|q[15]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.573      ;
; 0.275 ; pc:PC|q[14]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.587      ;
; 0.296 ; pc:PC|q[29]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; pc:PC|q[31]       ; pc:PC|q[31]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; pc:PC|q[27]       ; pc:PC|q[27]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; pc:PC|q[21]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; pc:PC|q[17]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; pc:PC|q[19]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; pc:PC|q[25]       ; pc:PC|q[25]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; pc:PC|q[18]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; pc:PC|q[22]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; pc:PC|q[23]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; pc:PC|q[16]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; pc:PC|q[24]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; pc:PC|q[28]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; pc:PC|q[20]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; pc:PC|q[30]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; pc:PC|q[26]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.428      ;
; 0.305 ; pc:PC|q[1]        ; pc:PC|q[1]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; pc:PC|q[3]        ; pc:PC|q[3]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; pc:PC|q[15]       ; pc:PC|q[15]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; pc:PC|q[5]        ; pc:PC|q[5]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; pc:PC|q[13]       ; pc:PC|q[13]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; pc:PC|q[7]        ; pc:PC|q[7]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pc:PC|q[6]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; pc:PC|q[11]       ; pc:PC|q[11]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; pc:PC|q[2]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[8]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[9]        ; pc:PC|q[9]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; pc:PC|q[14]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; pc:PC|q[12]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pc:PC|q[10]       ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; pc:PC|q[4]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.427      ;
; 0.317 ; pc:PC|q[0]        ; pc:PC|q[0]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.436      ;
; 0.324 ; pc:PC|q[15]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.636      ;
; 0.327 ; pc:PC|q[13]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.639      ;
; 0.327 ; pc:PC|q[15]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.639      ;
; 0.338 ; pc:PC|q[14]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.650      ;
; 0.341 ; pc:PC|q[14]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.653      ;
; 0.342 ; pc:PC|q[12]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.654      ;
; 0.346 ; register:MAR|q[0] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.627      ;
; 0.353 ; register:MAR|q[8] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.177      ; 0.634      ;
; 0.356 ; register:MAR|q[6] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.166      ; 0.626      ;
; 0.363 ; register:MAR|q[7] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.166      ; 0.633      ;
; 0.387 ; register:MAR|q[3] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.166      ; 0.657      ;
; 0.390 ; pc:PC|q[15]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.702      ;
; 0.390 ; pc:PC|q[13]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.702      ;
; 0.393 ; pc:PC|q[15]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.705      ;
; 0.393 ; pc:PC|q[13]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.705      ;
; 0.394 ; pc:PC|q[11]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.706      ;
; 0.404 ; pc:PC|q[14]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.716      ;
; 0.405 ; pc:PC|q[12]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.717      ;
; 0.407 ; pc:PC|q[14]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.719      ;
; 0.408 ; register:MAR|q[1] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ; clock        ; clock       ; 0.000        ; 0.188      ; 0.700      ;
; 0.408 ; pc:PC|q[12]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.720      ;
; 0.408 ; pc:PC|q[10]       ; pc:PC|q[16]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.720      ;
; 0.418 ; RAM:RAM|q[14]     ; MDR:MDR|Q[14]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.084     ; 0.458      ;
; 0.424 ; RAM:RAM|q[21]     ; MDR:MDR|Q[21]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.093     ; 0.455      ;
; 0.424 ; RAM:RAM|q[24]     ; MDR:MDR|Q[24]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.093     ; 0.455      ;
; 0.426 ; RAM:RAM|q[16]     ; MDR:MDR|Q[16]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.093     ; 0.457      ;
; 0.431 ; RAM:RAM|q[8]      ; MDR:MDR|Q[8]                                                                                    ; RAMenable    ; clock       ; 0.000        ; -0.084     ; 0.471      ;
; 0.434 ; RAM:RAM|q[22]     ; MDR:MDR|Q[22]                                                                                   ; RAMenable    ; clock       ; 0.000        ; -0.093     ; 0.465      ;
; 0.445 ; pc:PC|q[29]       ; pc:PC|q[30]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; register:MAR|q[1] ; register:MAR|q[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.035      ; 0.565      ;
; 0.446 ; pc:PC|q[21]       ; pc:PC|q[22]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; pc:PC|q[27]       ; pc:PC|q[28]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; pc:PC|q[17]       ; pc:PC|q[18]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.446 ; pc:PC|q[19]       ; pc:PC|q[20]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.574      ;
; 0.447 ; pc:PC|q[23]       ; pc:PC|q[24]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.575      ;
; 0.447 ; pc:PC|q[25]       ; pc:PC|q[26]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.575      ;
; 0.454 ; register:MAR|q[5] ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.166      ; 0.724      ;
; 0.454 ; pc:PC|q[5]        ; pc:PC|q[6]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; pc:PC|q[1]        ; pc:PC|q[2]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; pc:PC|q[13]       ; pc:PC|q[14]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; pc:PC|q[3]        ; pc:PC|q[4]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; pc:PC|q[7]        ; pc:PC|q[8]                                                                                      ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; pc:PC|q[11]       ; pc:PC|q[12]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; pc:PC|q[15]       ; pc:PC|q[21]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.768      ;
; 0.456 ; pc:PC|q[22]       ; pc:PC|q[23]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; pc:PC|q[9]        ; pc:PC|q[10]                                                                                     ; clock        ; clock       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; pc:PC|q[16]       ; pc:PC|q[17]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; pc:PC|q[18]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.584      ;
; 0.456 ; pc:PC|q[13]       ; pc:PC|q[19]                                                                                     ; clock        ; clock       ; 0.000        ; 0.228      ; 0.768      ;
; 0.457 ; pc:PC|q[28]       ; pc:PC|q[29]                                                                                     ; clock        ; clock       ; 0.000        ; 0.044      ; 0.585      ;
+-------+-------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'conin'                                                                                ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; conFF:CONFF|Bus   ; conFF:CONFF|q   ; conin        ; conin       ; 0.000        ; 0.043      ; 0.371      ;
; 0.421 ; register:IR|q[20] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.254      ; 0.799      ;
; 0.511 ; register:IR|q[19] ; conFF:CONFF|q   ; clock        ; conin       ; 0.000        ; 0.254      ; 0.889      ;
; 2.639 ; Bus:bus|q[5]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.139     ; 1.124      ;
; 2.717 ; Bus:bus|q[4]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.132     ; 1.209      ;
; 2.821 ; Bus:bus|q[6]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.160     ; 1.285      ;
; 2.821 ; Bus:bus|q[2]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.136     ; 1.309      ;
; 2.844 ; Bus:bus|q[30]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.157     ; 1.311      ;
; 2.851 ; Bus:bus|q[28]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.145     ; 1.330      ;
; 2.863 ; Bus:bus|q[3]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.205     ; 1.282      ;
; 2.876 ; Bus:bus|q[31]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.216     ; 1.284      ;
; 2.885 ; Bus:bus|q[19]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.142     ; 1.367      ;
; 2.934 ; Bus:bus|q[26]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.144     ; 1.414      ;
; 2.935 ; Bus:bus|q[31]     ; conFF:CONFF|q   ; BAout        ; conin       ; -0.500       ; -1.216     ; 1.343      ;
; 2.941 ; Bus:bus|q[7]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.152     ; 1.413      ;
; 2.964 ; Bus:bus|q[22]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.142     ; 1.446      ;
; 2.975 ; Bus:bus|q[25]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.153     ; 1.446      ;
; 2.982 ; Bus:bus|q[21]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.145     ; 1.461      ;
; 2.985 ; Bus:bus|q[24]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.157     ; 1.452      ;
; 2.990 ; Bus:bus|q[13]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.144     ; 1.470      ;
; 2.992 ; Bus:bus|q[9]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.144     ; 1.472      ;
; 3.006 ; Bus:bus|q[18]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.153     ; 1.477      ;
; 3.011 ; Bus:bus|q[15]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.147     ; 1.488      ;
; 3.025 ; Bus:bus|q[14]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.138     ; 1.511      ;
; 3.034 ; Bus:bus|q[10]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.138     ; 1.520      ;
; 3.038 ; Bus:bus|q[11]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.132     ; 1.530      ;
; 3.040 ; Bus:bus|q[12]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.146     ; 1.518      ;
; 3.075 ; Bus:bus|q[16]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.161     ; 1.538      ;
; 3.081 ; Bus:bus|q[1]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.216     ; 1.489      ;
; 3.089 ; Bus:bus|q[17]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.141     ; 1.572      ;
; 3.105 ; Bus:bus|q[29]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.154     ; 1.575      ;
; 3.121 ; Bus:bus|q[20]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.153     ; 1.592      ;
; 3.161 ; Bus:bus|q[27]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.150     ; 1.635      ;
; 3.174 ; Bus:bus|q[23]     ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.148     ; 1.650      ;
; 3.176 ; Bus:bus|q[0]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.227     ; 1.573      ;
; 3.177 ; Bus:bus|q[8]      ; conFF:CONFF|Bus ; BAout        ; conin       ; -0.500       ; -1.217     ; 1.584      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ZMuxEnbale'                                                                             ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 1.196 ; register:Y|q[21] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.061      ; 1.381      ;
; 1.305 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.030      ; 1.459      ;
; 1.371 ; register:Y|q[26] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 1.549      ;
; 1.463 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.055      ; 1.642      ;
; 1.466 ; register:Y|q[16] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.255      ; 1.845      ;
; 1.586 ; register:Y|q[17] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.063      ; 1.773      ;
; 1.605 ; register:Y|q[20] ; ZMux:ZMUX|Zout[21] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.067      ; 1.796      ;
; 1.641 ; register:Y|q[31] ; ZMux:ZMUX|Zout[31] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.052      ; 1.817      ;
; 1.711 ; register:Y|q[15] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.056      ; 1.891      ;
; 1.716 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.057      ; 1.897      ;
; 1.741 ; register:Y|q[25] ; ZMux:ZMUX|Zout[25] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.070      ; 1.935      ;
; 1.764 ; register:Y|q[18] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.057      ; 1.945      ;
; 1.782 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 1.983      ;
; 1.786 ; register:Y|q[22] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 1.964      ;
; 1.797 ; register:Y|q[6]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.144     ; 1.777      ;
; 1.824 ; register:Y|q[10] ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.263      ; 2.211      ;
; 1.826 ; register:Y|q[19] ; ZMux:ZMUX|Zout[19] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.052      ; 2.002      ;
; 1.865 ; register:Y|q[24] ; ZMux:ZMUX|Zout[24] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.068      ; 2.057      ;
; 1.881 ; register:Y|q[4]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.030      ; 2.035      ;
; 1.946 ; register:Y|q[27] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.066      ; 2.136      ;
; 1.957 ; register:Y|q[11] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.153     ; 1.928      ;
; 1.985 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.145     ; 1.964      ;
; 2.043 ; register:Y|q[23] ; ZMux:ZMUX|Zout[23] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.068      ; 2.235      ;
; 2.055 ; register:Y|q[9]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.140     ; 2.039      ;
; 2.144 ; register:Y|q[7]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.150     ; 2.118      ;
; 2.146 ; register:Y|q[26] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.050      ; 2.320      ;
; 2.210 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.045      ; 2.379      ;
; 2.220 ; register:Y|q[2]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.030      ; 2.374      ;
; 2.271 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[0]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.128     ; 2.267      ;
; 2.298 ; register:Y|q[31] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.243      ; 2.665      ;
; 2.298 ; register:Y|q[24] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.064      ; 2.486      ;
; 2.304 ; register:Y|q[31] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.250      ; 2.678      ;
; 2.327 ; register:Y|q[3]  ; ZMux:ZMUX|Zout[4]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.030      ; 2.481      ;
; 2.331 ; register:Y|q[20] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.065      ; 2.520      ;
; 2.339 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.125     ; 2.338      ;
; 2.339 ; register:Y|q[10] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.252      ; 2.715      ;
; 2.345 ; register:Y|q[14] ; ZMux:ZMUX|Zout[14] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.056      ; 2.525      ;
; 2.368 ; register:Y|q[10] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.259      ; 2.751      ;
; 2.376 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.150     ; 2.350      ;
; 2.385 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.153     ; 2.356      ;
; 2.391 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.145     ; 2.370      ;
; 2.393 ; register:Y|q[10] ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.252      ; 2.769      ;
; 2.419 ; register:Y|q[25] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.061      ; 2.604      ;
; 2.424 ; register:Y|q[27] ; ZMux:ZMUX|Zout[28] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.070      ; 2.618      ;
; 2.434 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.076      ; 2.634      ;
; 2.462 ; register:Y|q[10] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.253      ; 2.839      ;
; 2.463 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[1]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.070      ; 2.657      ;
; 2.471 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.051      ; 2.646      ;
; 2.474 ; register:Y|q[26] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 2.652      ;
; 2.489 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.128     ; 2.485      ;
; 2.506 ; register:Y|q[10] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.257      ; 2.887      ;
; 2.514 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.125     ; 2.513      ;
; 2.520 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.056      ; 2.700      ;
; 2.526 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.153     ; 2.497      ;
; 2.529 ; register:Y|q[10] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.259      ; 2.912      ;
; 2.534 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[7]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.125     ; 2.533      ;
; 2.536 ; register:Y|q[10] ; ZMux:ZMUX|Zout[26] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.257      ; 2.917      ;
; 2.540 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.052      ; 2.716      ;
; 2.543 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.128     ; 2.539      ;
; 2.548 ; register:Y|q[10] ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.260      ; 2.932      ;
; 2.549 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[3]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.120     ; 2.553      ;
; 2.551 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.150     ; 2.525      ;
; 2.564 ; register:Y|q[10] ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.259      ; 2.947      ;
; 2.566 ; register:Y|q[11] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.051      ; 2.741      ;
; 2.575 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.148     ; 2.551      ;
; 2.577 ; register:Y|q[10] ; ZMux:ZMUX|Zout[20] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.252      ; 2.953      ;
; 2.577 ; register:Y|q[10] ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.055      ; 2.756      ;
; 2.584 ; register:Y|q[29] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.063      ; 2.771      ;
; 2.590 ; register:Y|q[12] ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.048      ; 2.762      ;
; 2.606 ; register:Y|q[19] ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.057      ; 2.787      ;
; 2.610 ; register:Y|q[13] ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.054      ; 2.788      ;
; 2.614 ; register:Y|q[10] ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.063      ; 2.801      ;
; 2.622 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.069      ; 2.815      ;
; 2.622 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.060      ; 2.806      ;
; 2.628 ; register:Y|q[10] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.259      ; 3.011      ;
; 2.629 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[15] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.076      ; 2.829      ;
; 2.637 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.076      ; 2.837      ;
; 2.644 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 2.845      ;
; 2.659 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.044      ; 2.827      ;
; 2.660 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.080      ; 2.864      ;
; 2.667 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.076      ; 2.867      ;
; 2.674 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.051      ; 2.849      ;
; 2.680 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.070      ; 2.874      ;
; 2.681 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[8]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.052      ; 2.857      ;
; 2.684 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[11] ; clock        ; ZMuxEnbale  ; 0.000        ; -0.128     ; 2.680      ;
; 2.687 ; register:Y|q[5]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.120     ; 2.691      ;
; 2.693 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[5]  ; clock        ; ZMuxEnbale  ; 0.000        ; 0.077      ; 2.894      ;
; 2.697 ; register:Y|q[30] ; ZMux:ZMUX|Zout[30] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.058      ; 2.879      ;
; 2.699 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[10] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.080      ; 2.903      ;
; 2.704 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[22] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.051      ; 2.879      ;
; 2.707 ; register:Y|q[19] ; ZMux:ZMUX|Zout[27] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.051      ; 2.882      ;
; 2.708 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[18] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.049      ; 2.881      ;
; 2.709 ; register:Y|q[0]  ; ZMux:ZMUX|Zout[6]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.125     ; 2.708      ;
; 2.712 ; register:Y|q[2]  ; ZMux:ZMUX|Zout[2]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.153     ; 2.683      ;
; 2.717 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[12] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.045      ; 2.886      ;
; 2.723 ; register:Y|q[8]  ; ZMux:ZMUX|Zout[16] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.056      ; 2.903      ;
; 2.724 ; register:Y|q[1]  ; ZMux:ZMUX|Zout[9]  ; clock        ; ZMuxEnbale  ; 0.000        ; -0.145     ; 2.703      ;
; 2.737 ; register:Y|q[10] ; ZMux:ZMUX|Zout[13] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.066      ; 2.927      ;
; 2.746 ; register:Y|q[29] ; ZMux:ZMUX|Zout[29] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.064      ; 2.934      ;
; 2.747 ; register:Y|q[16] ; ZMux:ZMUX|Zout[17] ; clock        ; ZMuxEnbale  ; 0.000        ; 0.255      ; 3.126      ;
+-------+------------------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; InPort:InPort|q[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; MDR:MDR|Q[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[10]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[11]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[12]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[13]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[14]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[15]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[16]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[17]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[18]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[19]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[1]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[20]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[21]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[22]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[23]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[24]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[25]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[26]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[27]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[28]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[29]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[30]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[31]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[4]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[5]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[6]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[7]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[8]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; pc:PC|q[9]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[13]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[14]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[15]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[16]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[17]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[18]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[19]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[20]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[21]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[22]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[23]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[24]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[25]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[26]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[27]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[28]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[29]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[30]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[31]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg0:R0|register:R0|q[9]                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAMenable'                                                                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAMenable ; Rise       ; RAMenable                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_we_reg       ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[11]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[12]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[13]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[14]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[15]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[19]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[1]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[2]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[31]                                                                                   ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[3]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[4]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[5]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[6]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[7]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[8]                                                                                    ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|q[9]                                                                                    ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM:RAM|altsyncram:memory_rtl_0|altsyncram_24h1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|o                                                                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a0|clk0                                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAM|memory_rtl_0|auto_generated|ram_block1a16|clk0                                              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|inclk[0]                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~inputclkctrl|outclk                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAMenable ; Rise       ; RAMenable~input|i                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAMenable ; Rise       ; RAMenable~input|i                                                                               ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[16]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[17]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[18]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[20]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[21]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[22]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[23]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[24]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[25]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[26]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[27]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[28]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[29]                                                                                   ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[30]                                                                                   ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[0]                                                                                    ;
; 0.655  ; 0.885        ; 0.230          ; High Pulse Width ; RAMenable ; Rise       ; RAM:RAM|q[10]                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ZMuxEnbale'                                                                ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ZMuxEnbale ; Rise       ; ZMuxEnbale                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[8]                ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[10]               ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[14]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[12]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[15]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[17]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[18]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[19]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[1]                ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[21]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[24]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[26]               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[27]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[16]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[22]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[5]                ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[20]               ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[28]               ;
; -0.081 ; 0.103        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[30]               ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[23]               ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[25]               ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[29]               ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[4]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[13]               ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[3]                ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[9]                ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[0]                ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[7]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[11]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[2]                ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[31]               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMux:ZMUX|Zout[6]                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[8]|clk                 ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[10]|clk                ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[14]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[12]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[15]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[17]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[18]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[19]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[1]|clk                 ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[21]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[24]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[26]|clk                ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[27]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[16]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[22]|clk                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[5]|clk                 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[20]|clk                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[28]|clk                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[30]|clk                ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[23]|clk                ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[25]|clk                ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[29]|clk                ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[4]|clk                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~input|o               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[13]|clk                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[3]|clk                 ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[7]|clk                 ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[9]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[0]|clk                 ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[11]|clk                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[31]|clk                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[2]|clk                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMUX|Zout[6]|clk                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width ; ZMuxEnbale ; Rise       ; ZMuxEnbale~inputclkctrl|outclk   ;
+--------+--------------+----------------+-----------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'conin'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; conin ; Rise       ; conin                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|Bus             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; conin ; Rise       ; conFF:CONFF|q               ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|Bus             ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width  ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; CONFF|q|clk                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; conin ; Rise       ; conin~input|i               ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|Bus             ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; conin ; Rise       ; conFF:CONFF|q               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~inputclkctrl|outclk   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; conin ; Rise       ; conin~input|o               ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|Bus|clk               ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; conin ; Rise       ; CONFF|q|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BAout'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BAout ; Rise       ; BAout                        ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[0]                 ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[1]                 ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[8]                 ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[31]                ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[3]                 ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[0]|datac               ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[1]|datac               ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[8]|datac               ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]|datac              ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[24]|datad              ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[29]|datad              ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[30]|datad              ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[3]|datac               ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[16]|datad              ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[6]|datad               ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[13]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[15]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[18]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[21]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[22]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[23]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[25]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[26]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[27]|datad              ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[28]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[10]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[14]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[17]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[19]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[20]|datad              ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[2]|datad               ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[9]|datad               ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[11]|datad              ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[12]|datad              ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[4]|datad               ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[5]|datad               ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[7]|datad               ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[24]                ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[29]                ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[30]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[16]                ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[6]                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[25]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[26]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[28]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[9]                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[11]                ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[4]                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|inclk[0] ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43clkctrl|outclk   ;
; 0.072  ; 0.072        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|datad           ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~43|combout         ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|datad           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; bus|q[31]~41|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|o                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BAout ; Rise       ; BAout~input|i                ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; BAout~input|o                ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~41|combout         ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~41|datad           ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~43|combout         ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~43|datad           ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~43clkctrl|inclk[0] ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; BAout ; Rise       ; bus|q[31]~43clkctrl|outclk   ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[11]                ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[4]                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[5]                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[7]                 ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[10]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[12]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[14]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[15]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[17]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[18]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[19]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[22]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[27]                ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[2]                 ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[13]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[20]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[21]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[23]                ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; BAout ; Fall       ; Bus:bus|q[25]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Gra'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Gra   ; Rise       ; Gra                                         ;
; 0.028  ; 0.028        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
; 0.035  ; 0.035        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.043  ; 0.043        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|o                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Gra   ; Rise       ; Gra~input|i                                 ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; Gra~input|o                                 ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|combout         ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2|datad           ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|inclk[0] ;
; 0.927  ; 0.927        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]~2clkctrl|outclk   ;
; 0.950  ; 0.950        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[3]                ;
; 0.952  ; 0.952        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[0]                ;
; 0.952  ; 0.952        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[1]                ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[3]|datad             ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[0]|datad             ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[1]|datad             ;
; 0.960  ; 0.960        ; 0.000          ; Low Pulse Width  ; Gra   ; Fall       ; SE:SelectAndEncode|decode[2]                ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; Gra   ; Rise       ; SelectAndEncode|decode[2]|dataa             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 2.280  ; 2.671  ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 3.647  ; 4.352  ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 3.685  ; 4.521  ; Fall       ; BAout           ;
; PCout          ; BAout      ; 4.652  ; 5.762  ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 3.719  ; 4.307  ; Fall       ; BAout           ;
; Rout           ; BAout      ; 3.723  ; 4.383  ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; 4.138  ; 4.525  ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; 4.637  ; 5.752  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; 5.258  ; 5.426  ; Fall       ; BAout           ;
; Gra            ; Gra        ; 1.291  ; 1.808  ; Fall       ; Gra             ;
; Grb            ; Gra        ; 2.291  ; 2.933  ; Fall       ; Gra             ;
; read           ; RAMenable  ; 1.788  ; 2.274  ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; 1.958  ; 2.647  ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; 2.427  ; 3.040  ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; 16.167 ; 16.814 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; 6.232  ; 7.651  ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; 5.317  ; 5.438  ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; 16.167 ; 16.814 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; 4.192  ; 4.502  ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; 3.030  ; 3.806  ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; 2.472  ; 3.263  ; Rise       ; clock           ;
; IncPC          ; clock      ; 1.503  ; 2.121  ; Rise       ; clock           ;
; MARin          ; clock      ; 1.463  ; 2.020  ; Rise       ; clock           ;
; MDRin          ; clock      ; 2.163  ; 2.857  ; Rise       ; clock           ;
; PCin           ; clock      ; 1.347  ; 1.957  ; Rise       ; clock           ;
; R15inC         ; clock      ; 1.792  ; 2.468  ; Rise       ; clock           ;
; Rin            ; clock      ; 2.521  ; 3.283  ; Rise       ; clock           ;
; Yin            ; clock      ; 2.673  ; 3.472  ; Rise       ; clock           ;
; ZLOin          ; clock      ; 2.527  ; 3.342  ; Rise       ; clock           ;
; clear          ; clock      ; 1.831  ; 2.354  ; Rise       ; clock           ;
; read           ; clock      ; 1.388  ; 2.052  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 0.239  ; -0.284 ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 0.461  ; -0.152 ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 0.123  ; -0.529 ; Fall       ; BAout           ;
; PCout          ; BAout      ; -0.615 ; -1.248 ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 0.118  ; -0.482 ; Fall       ; BAout           ;
; Rout           ; BAout      ; -1.264 ; -1.917 ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; -1.138 ; -1.705 ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; -0.230 ; -0.860 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; -0.607 ; -1.339 ; Fall       ; BAout           ;
; Gra            ; Gra        ; 1.014  ; 0.615  ; Fall       ; Gra             ;
; Grb            ; Gra        ; -0.345 ; -0.981 ; Fall       ; Gra             ;
; read           ; RAMenable  ; -1.006 ; -1.570 ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; -1.255 ; -1.831 ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; -0.583 ; -1.191 ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; -0.645 ; -1.292 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; -0.808 ; -1.413 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; -0.975 ; -1.610 ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; -1.090 ; -1.750 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; -1.001 ; -1.685 ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; -0.645 ; -1.292 ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; -1.142 ; -1.771 ; Rise       ; clock           ;
; IncPC          ; clock      ; -1.101 ; -1.685 ; Rise       ; clock           ;
; MARin          ; clock      ; -0.620 ; -1.195 ; Rise       ; clock           ;
; MDRin          ; clock      ; -0.706 ; -1.302 ; Rise       ; clock           ;
; PCin           ; clock      ; -0.603 ; -1.185 ; Rise       ; clock           ;
; R15inC         ; clock      ; -1.011 ; -1.587 ; Rise       ; clock           ;
; Rin            ; clock      ; -1.424 ; -2.091 ; Rise       ; clock           ;
; Yin            ; clock      ; -1.141 ; -1.754 ; Rise       ; clock           ;
; ZLOin          ; clock      ; -0.623 ; -1.190 ; Rise       ; clock           ;
; clear          ; clock      ; 0.687  ; 0.337  ; Rise       ; clock           ;
; read           ; clock      ; -0.617 ; -1.191 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 3.503 ; 3.564 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 3.427 ; 3.486 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -134.462  ; -0.917 ; N/A      ; N/A     ; -3.000              ;
;  BAout           ; -8.438    ; -0.811 ; N/A      ; N/A     ; -3.000              ;
;  Gra             ; -2.519    ; -0.917 ; N/A      ; N/A     ; -3.000              ;
;  RAMenable       ; -1.819    ; 0.135  ; N/A      ; N/A     ; -3.000              ;
;  ZMuxEnbale      ; -134.462  ; 1.196  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.524    ; 0.187  ; N/A      ; N/A     ; -3.000              ;
;  conin           ; -4.410    ; 0.244  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7032.743 ; -3.793 ; 0.0      ; 0.0     ; -827.33             ;
;  BAout           ; -226.324  ; -2.464 ; N/A      ; N/A     ; -3.000              ;
;  Gra             ; -6.713    ; -1.410 ; N/A      ; N/A     ; -3.000              ;
;  RAMenable       ; -59.022   ; 0.000  ; N/A      ; N/A     ; -85.612             ;
;  ZMuxEnbale      ; -4267.412 ; 0.000  ; N/A      ; N/A     ; -37.445             ;
;  clock           ; -2464.832 ; 0.000  ; N/A      ; N/A     ; -733.151            ;
;  conin           ; -8.440    ; 0.000  ; N/A      ; N/A     ; -5.172              ;
+------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 4.425  ; 4.604  ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 6.537  ; 7.098  ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 6.718  ; 7.272  ; Fall       ; BAout           ;
; PCout          ; BAout      ; 8.529  ; 9.431  ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 6.629  ; 7.139  ; Fall       ; BAout           ;
; Rout           ; BAout      ; 6.889  ; 7.395  ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; 7.474  ; 7.847  ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; 8.545  ; 9.449  ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; 9.132  ; 9.207  ; Fall       ; BAout           ;
; Gra            ; Gra        ; 2.728  ; 2.925  ; Fall       ; Gra             ;
; Grb            ; Gra        ; 4.390  ; 4.910  ; Fall       ; Gra             ;
; read           ; RAMenable  ; 3.031  ; 3.442  ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; 3.459  ; 3.904  ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; 4.156  ; 4.607  ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; 27.748 ; 28.233 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; 10.873 ; 11.719 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; 8.661  ; 8.852  ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; 27.748 ; 28.233 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; 6.966  ; 7.309  ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; 5.135  ; 5.751  ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; 4.329  ; 4.857  ; Rise       ; clock           ;
; IncPC          ; clock      ; 2.725  ; 3.149  ; Rise       ; clock           ;
; MARin          ; clock      ; 2.510  ; 2.952  ; Rise       ; clock           ;
; MDRin          ; clock      ; 3.901  ; 4.317  ; Rise       ; clock           ;
; PCin           ; clock      ; 2.460  ; 2.862  ; Rise       ; clock           ;
; R15inC         ; clock      ; 3.221  ; 3.701  ; Rise       ; clock           ;
; Rin            ; clock      ; 4.630  ; 5.107  ; Rise       ; clock           ;
; Yin            ; clock      ; 4.786  ; 5.247  ; Rise       ; clock           ;
; ZLOin          ; clock      ; 4.493  ; 5.076  ; Rise       ; clock           ;
; clear          ; clock      ; 3.249  ; 3.493  ; Rise       ; clock           ;
; read           ; clock      ; 2.442  ; 2.915  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BAout          ; BAout      ; 0.239  ; -0.284 ; Fall       ; BAout           ;
; CSignout       ; BAout      ; 0.461  ; -0.127 ; Fall       ; BAout           ;
; MDRout         ; BAout      ; 0.123  ; -0.529 ; Fall       ; BAout           ;
; PCout          ; BAout      ; -0.615 ; -1.248 ; Fall       ; BAout           ;
; PortInout      ; BAout      ; 0.118  ; -0.482 ; Fall       ; BAout           ;
; Rout           ; BAout      ; -1.264 ; -1.917 ; Fall       ; BAout           ;
; ZHIout         ; BAout      ; -1.138 ; -1.705 ; Fall       ; BAout           ;
; ZLOout         ; BAout      ; -0.230 ; -0.860 ; Fall       ; BAout           ;
; ZMuxOut        ; BAout      ; -0.607 ; -1.339 ; Fall       ; BAout           ;
; Gra            ; Gra        ; 1.102  ; 0.917  ; Fall       ; Gra             ;
; Grb            ; Gra        ; -0.345 ; -0.981 ; Fall       ; Gra             ;
; read           ; RAMenable  ; -1.006 ; -1.570 ; Rise       ; RAMenable       ;
; write          ; RAMenable  ; -1.255 ; -1.831 ; Rise       ; RAMenable       ;
; ZSelect        ; ZMuxEnbale ; -0.583 ; -1.191 ; Rise       ; ZMuxEnbale      ;
; aluControl[*]  ; ZMuxEnbale ; -0.645 ; -1.292 ; Rise       ; ZMuxEnbale      ;
;  aluControl[0] ; ZMuxEnbale ; -0.808 ; -1.413 ; Rise       ; ZMuxEnbale      ;
;  aluControl[1] ; ZMuxEnbale ; -0.975 ; -1.610 ; Rise       ; ZMuxEnbale      ;
;  aluControl[2] ; ZMuxEnbale ; -1.090 ; -1.750 ; Rise       ; ZMuxEnbale      ;
;  aluControl[3] ; ZMuxEnbale ; -1.001 ; -1.685 ; Rise       ; ZMuxEnbale      ;
;  aluControl[4] ; ZMuxEnbale ; -0.645 ; -1.292 ; Rise       ; ZMuxEnbale      ;
; IRin           ; clock      ; -1.142 ; -1.771 ; Rise       ; clock           ;
; IncPC          ; clock      ; -1.101 ; -1.685 ; Rise       ; clock           ;
; MARin          ; clock      ; -0.620 ; -1.195 ; Rise       ; clock           ;
; MDRin          ; clock      ; -0.706 ; -1.302 ; Rise       ; clock           ;
; PCin           ; clock      ; -0.603 ; -1.185 ; Rise       ; clock           ;
; R15inC         ; clock      ; -1.011 ; -1.587 ; Rise       ; clock           ;
; Rin            ; clock      ; -1.424 ; -2.091 ; Rise       ; clock           ;
; Yin            ; clock      ; -1.141 ; -1.754 ; Rise       ; clock           ;
; ZLOin          ; clock      ; -0.623 ; -1.190 ; Rise       ; clock           ;
; clear          ; clock      ; 1.136  ; 0.973  ; Rise       ; clock           ;
; read           ; clock      ; -0.617 ; -1.191 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 5.923 ; 5.912 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; conOut    ; conin      ; 3.427 ; 3.486 ; Rise       ; conin           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; conOut        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; OutPortenable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; conin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IRin                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CSignout                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PortInout               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rout                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BAout                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZLOout                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZHIout                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCout                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZMuxOut                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MDRout                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MDRin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Grb                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Gra                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Grc                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; R15inC                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZLOin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZSelect                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aluControl[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ZMuxEnbale              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCin                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IncPC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAMenable               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Yin                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MARin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; conOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; conOut        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+------------+------------+--------------+--------------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+------------+------------+--------------+--------------+----------+----------+
; BAout      ; BAout      ; 0            ; 0            ; 133      ; 133      ;
; clock      ; BAout      ; 0            ; 0            ; 660      ; 0        ;
; Gra        ; BAout      ; 0            ; 0            ; 0        ; 840      ;
; ZMuxEnbale ; BAout      ; 0            ; 0            ; 32       ; 0        ;
; BAout      ; clock      ; 0            ; 694          ; 0        ; 0        ;
; clock      ; clock      ; 557          ; 0            ; 0        ; 0        ;
; Gra        ; clock      ; 0            ; 2048         ; 0        ; 0        ;
; RAMenable  ; clock      ; 32           ; 0            ; 0        ; 0        ;
; BAout      ; conin      ; 0            ; 33           ; 0        ; 0        ;
; clock      ; conin      ; 2            ; 0            ; 0        ; 0        ;
; conin      ; conin      ; 1            ; 0            ; 0        ; 0        ;
; clock      ; Gra        ; 0            ; 0            ; 12       ; 0        ;
; Gra        ; Gra        ; 0            ; 0            ; 8        ; 8        ;
; clock      ; RAMenable  ; 82           ; 0            ; 0        ; 0        ;
; BAout      ; ZMuxEnbale ; 0            ; > 2147483647 ; 0        ; 0        ;
; clock      ; ZMuxEnbale ; > 2147483647 ; 0            ; 0        ; 0        ;
+------------+------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+------------+------------+--------------+--------------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+------------+------------+--------------+--------------+----------+----------+
; BAout      ; BAout      ; 0            ; 0            ; 133      ; 133      ;
; clock      ; BAout      ; 0            ; 0            ; 660      ; 0        ;
; Gra        ; BAout      ; 0            ; 0            ; 0        ; 840      ;
; ZMuxEnbale ; BAout      ; 0            ; 0            ; 32       ; 0        ;
; BAout      ; clock      ; 0            ; 694          ; 0        ; 0        ;
; clock      ; clock      ; 557          ; 0            ; 0        ; 0        ;
; Gra        ; clock      ; 0            ; 2048         ; 0        ; 0        ;
; RAMenable  ; clock      ; 32           ; 0            ; 0        ; 0        ;
; BAout      ; conin      ; 0            ; 33           ; 0        ; 0        ;
; clock      ; conin      ; 2            ; 0            ; 0        ; 0        ;
; conin      ; conin      ; 1            ; 0            ; 0        ; 0        ;
; clock      ; Gra        ; 0            ; 0            ; 12       ; 0        ;
; Gra        ; Gra        ; 0            ; 0            ; 8        ; 8        ;
; clock      ; RAMenable  ; 82           ; 0            ; 0        ; 0        ;
; BAout      ; ZMuxEnbale ; 0            ; > 2147483647 ; 0        ; 0        ;
; clock      ; ZMuxEnbale ; > 2147483647 ; 0            ; 0        ; 0        ;
+------------+------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 1981  ; 1981 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 13 00:57:15 2023
Info: Command: quartus_sta elec374-lab -c elec374-lab
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 36 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'elec374-lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name RAMenable RAMenable
    Info (332105): create_clock -period 1.000 -name BAout BAout
    Info (332105): create_clock -period 1.000 -name ZMuxEnbale ZMuxEnbale
    Info (332105): create_clock -period 1.000 -name Gra Gra
    Info (332105): create_clock -period 1.000 -name conin conin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -134.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -134.462     -4267.412 ZMuxEnbale 
    Info (332119):    -8.438      -226.324 BAout 
    Info (332119):    -4.524     -2464.832 clock 
    Info (332119):    -4.410        -8.440 conin 
    Info (332119):    -2.519        -6.713 Gra 
    Info (332119):    -1.819       -59.022 RAMenable 
Info (332146): Worst-case hold slack is -0.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.917        -1.410 Gra 
    Info (332119):    -0.811        -2.383 BAout 
    Info (332119):     0.293         0.000 RAMenable 
    Info (332119):     0.357         0.000 clock 
    Info (332119):     0.458         0.000 conin 
    Info (332119):     2.230         0.000 ZMuxEnbale 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -685.348 clock 
    Info (332119):    -3.000       -85.612 RAMenable 
    Info (332119):    -3.000       -35.000 ZMuxEnbale 
    Info (332119):    -3.000        -5.000 conin 
    Info (332119):    -3.000        -3.000 BAout 
    Info (332119):    -3.000        -3.000 Gra 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -118.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -118.690     -3766.518 ZMuxEnbale 
    Info (332119):    -7.383      -199.800 BAout 
    Info (332119):    -4.054     -2189.789 clock 
    Info (332119):    -3.900        -7.452 conin 
    Info (332119):    -2.242        -5.889 Gra 
    Info (332119):    -1.542       -49.771 RAMenable 
Info (332146): Worst-case hold slack is -0.766
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.766        -1.133 Gra 
    Info (332119):    -0.679        -1.770 BAout 
    Info (332119):     0.291         0.000 RAMenable 
    Info (332119):     0.311         0.000 clock 
    Info (332119):     0.406         0.000 conin 
    Info (332119):     2.003         0.000 ZMuxEnbale 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -685.348 clock 
    Info (332119):    -3.000       -85.612 RAMenable 
    Info (332119):    -3.000       -35.000 ZMuxEnbale 
    Info (332119):    -3.000        -5.000 conin 
    Info (332119):    -3.000        -3.000 BAout 
    Info (332119):    -3.000        -3.000 Gra 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -78.639
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -78.639     -2494.157 ZMuxEnbale 
    Info (332119):    -4.571      -118.394 BAout 
    Info (332119):    -2.733     -1507.140 clock 
    Info (332119):    -2.693        -5.206 conin 
    Info (332119):    -1.017        -1.999 Gra 
    Info (332119):    -0.369       -11.710 RAMenable 
Info (332146): Worst-case hold slack is -0.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.615        -2.464 BAout 
    Info (332119):    -0.615        -0.971 Gra 
    Info (332119):     0.135         0.000 RAMenable 
    Info (332119):     0.187         0.000 clock 
    Info (332119):     0.244         0.000 conin 
    Info (332119):     1.196         0.000 ZMuxEnbale 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -733.151 clock 
    Info (332119):    -3.000       -45.562 RAMenable 
    Info (332119):    -3.000       -37.445 ZMuxEnbale 
    Info (332119):    -3.000        -5.172 conin 
    Info (332119):    -3.000        -3.000 BAout 
    Info (332119):    -3.000        -3.000 Gra 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4822 megabytes
    Info: Processing ended: Mon Mar 13 00:58:25 2023
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:01:01


