1. Jelaskan perbedaan rangkaian Sekuensial dan Kombinasional 
2. Jelaskan definisi dan cara kerja Latch 
3. Jelaskan definisi dan cara kerja Register 
4. Buatlah suatu program VHDL yang memiliki fungsi Latch 
5. Buatlah video singkat (Durasi 1 â€“ 3 menit) mengenai cara kerja counter dan contoh implementasi dalam FPGA ( Link Youtube ditaruh di dokumen Tugas Pendahuluan ) 
 
 
 Jawab:
 
 1. rangkaian sequensial adalah suatu rangkaian logika yang outputnya dipengaruhi oleh input dan output sebelumnya, rangkaian ini bekerja berdasarkan urutan waktu. Contoh penerapan dari rangkaian sequensial adalah flip-flop, counter, register, dan memori. Sedangkan rangkaian kombinasional adalah rangkaian yang terdiri dari gerbang logika yang outputnya bergantung pada inputnya secara langsung pada saat itu. Contoh penerapan rangkaian kombinasional adalah enkoder, dekoder, multiplexer, dan demultiplexer.
 https://ahmadharisandi7.wordpress.com/2015/07/05/rangkaian-logika-sekuensial-dan-kombinasional/
 
 2. Latch adalah suatu penerapan dari rangkaian sequensial yang digunakan untuk penyimpan satu bit angka biner, terdiri dari 1-HIGH dan 0-LOW. Rangkaian latch yang paling sering digunakan adalah SET-RESET Latch yang menggunakan dua buah gerbang NOR atau Gerbang NAND.
Cara kerja SR Latch adalah bila S memiliki input '1' dan R memiliki logika '0', maka output Q adalah 0, dan Q' adalah 1. Bila R memiliki input '1' dan S memiliki nilai '0' maka output Q adalah 1, dan Q' adalah 0.
http://bocah-jaringan.blogspot.com/2016/04/sr-latch-flip-flop-rangkaian-sekuensial.html
http://blogtekno88.blogspot.com/2016/05/pengertian-flip-flopjenis-dan-prinsip.html

3. Register adalah kumpulan dari flip-flop yang bekerja secara serentak dan mampu menyimpan logika biner dengan kelipatan 4 bit (nibble).
Selain itu, pada jenis tertentu, register mampu menggeser bit ke kiri dan ke kanan. Cara kerja, misalnya penerapan rangkaian sequential D-Flip-flop yang disusun, yaitu ketika kita ingin melakukan input data misalnya 1011, maka jika susunannya sinkronus data tersebut akan disimpan pada saat clock bernilai 1, dan load bernilai 1, namun jika rangkaiannya asinkronus hanya pada saat load bernilai 1, maka data akan masuk ke masing-masing flip-flop n-bit.
https://teknowledge1.blogspot.com/2018/05/pengertian-fungsi-dan-macam-macam-jenis.html
https://www.youtube.com/watch?v=-paFaxtTCkI (NESO ACADEMY)

4. SR Latch
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity S_R_latch_top is
    Port ( S : in    STD_LOGIC;
           R : in    STD_LOGIC;
           Q : out   STD_LOGIC);
end S_R_latch_top;

architecture Behavioral of S_R_latch_top is
signal Q2   : STD_LOGIC;
signal notQ : STD_LOGIC;
begin

Q    <= Q2;
Q2   <= R nor notQ;
notQ <= S nor Q2;

end Behavioral;



5. 

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Counter2_VHDL is
   port( Clock_enable_B: in std_logic;
 	 Clock: in std_logic;
 	 Reset: in std_logic;
 	 Output: out std_logic_vector(0 to 3));
end Counter2_VHDL;
 
architecture Behavioral of Counter2_VHDL is
   signal temp: std_logic_vector(0 to 3);
begin   process(Clock,Reset)
   begin
      if Reset='1' then
         temp <= "0000";
      elsif(rising_edge(Clock)) then
         if Clock_enable_B='0' then
            if temp="1001" then
               temp<="0000";
            else
               temp <= temp + 1;
            end if;
         end if;
      end if;
   end process;
   Output <= temp;
end Behavioral;
