================================
Clock Cycle #: 1
--------------------------------
IF             : 0000 mul R46 #152 #93
================================
Clock Cycle #: 2
--------------------------------
ID             : 0000 mul R46 #152 #93
IF             : 0004 div R104 #228 #225
================================
Clock Cycle #: 3
--------------------------------
IA             : 0000 mul R46 #152 #93
ID             : 0004 div R104 #228 #225
IF             : 0008 sub R120 #90 #113
================================
Clock Cycle #: 4
--------------------------------
RR             : 0000 mul R46 #152 #93
IA             : 0004 div R104 #228 #225
ID             : 0008 sub R120 #90 #113
IF             : 0012 div R20 #146 #83
================================
Clock Cycle #: 5
--------------------------------
ADD            : 0000 mul R46 #152 #93
RR             : 0004 div R104 #228 #225
IA             : 0008 sub R120 #90 #113
ID             : 0012 div R20 #146 #83
IF             : 0016 add R126 #11 #107
================================
Clock Cycle #: 6
--------------------------------
MUL            : 0000 mul R46 #152 #93
ADD            : 0004 div R104 #228 #225
RR             : 0008 sub R120 #90 #113
IA             : 0012 div R20 #146 #83
ID             : 0016 add R126 #11 #107
IF             : 0020 div R115 #5 #92
================================
Clock Cycle #: 7
--------------------------------
DIV            : 0000 mul R46 #152 #93
MUL            : 0004 div R104 #228 #225
ADD            : 0008 sub R120 #90 #113
RR             : 0012 div R20 #146 #83
IA             : 0016 add R126 #11 #107
ID             : 0020 div R115 #5 #92
IF             : 0024 add R112 #93 #203
================================
Clock Cycle #: 8
--------------------------------
BR             : 0000 mul R46 #152 #93
DIV            : 0004 div R104 #228 #225
MUL            : 0008 sub R120 #90 #113
ADD            : 0012 div R20 #146 #83
RR             : 0016 add R126 #11 #107
IA             : 0020 div R115 #5 #92
ID             : 0024 add R112 #93 #203
IF             : 0028 sub R67 #171 #157
================================
Clock Cycle #: 9
--------------------------------
Mem1           : 0000 mul R46 #152 #93
BR             : 0004 div R104 #228 #225
DIV            : 0008 sub R120 #90 #113
MUL            : 0012 div R20 #146 #83
ADD            : 0016 add R126 #11 #107
RR             : 0020 div R115 #5 #92
IA             : 0024 add R112 #93 #203
ID             : 0028 sub R67 #171 #157
IF             : 0032 div R22 #11 #14
================================
Clock Cycle #: 10
--------------------------------
Mem2           : 0000 mul R46 #152 #93
Mem1           : 0004 div R104 #228 #225
BR             : 0008 sub R120 #90 #113
DIV            : 0012 div R20 #146 #83
MUL            : 0016 add R126 #11 #107
ADD            : 0020 div R115 #5 #92
RR             : 0024 add R112 #93 #203
IA             : 0028 sub R67 #171 #157
ID             : 0032 div R22 #11 #14
IF             : 0036 add R94 #19 #166
================================
Clock Cycle #: 11
--------------------------------
WB             : 0000 mul R46 #152 #93
Mem2           : 0004 div R104 #228 #225
Mem1           : 0008 sub R120 #90 #113
BR             : 0012 div R20 #146 #83
DIV            : 0016 add R126 #11 #107
MUL            : 0020 div R115 #5 #92
ADD            : 0024 add R112 #93 #203
RR             : 0028 sub R67 #171 #157
IA             : 0032 div R22 #11 #14
ID             : 0036 add R94 #19 #166
IF             : 0040 mul R127 #88 #66
================================
Clock Cycle #: 12
--------------------------------
WB             : 0004 div R104 #228 #225
Mem2           : 0008 sub R120 #90 #113
Mem1           : 0012 div R20 #146 #83
BR             : 0016 add R126 #11 #107
DIV            : 0020 div R115 #5 #92
MUL            : 0024 add R112 #93 #203
ADD            : 0028 sub R67 #171 #157
RR             : 0032 div R22 #11 #14
IA             : 0036 add R94 #19 #166
ID             : 0040 mul R127 #88 #66
IF             : 0044 div R88 R46 #235
================================
Clock Cycle #: 13
--------------------------------
WB             : 0008 sub R120 #90 #113
Mem2           : 0012 div R20 #146 #83
Mem1           : 0016 add R126 #11 #107
BR             : 0020 div R115 #5 #92
DIV            : 0024 add R112 #93 #203
MUL            : 0028 sub R67 #171 #157
ADD            : 0032 div R22 #11 #14
RR             : 0036 add R94 #19 #166
IA             : 0040 mul R127 #88 #66
ID             : 0044 div R88 R46 #235
IF             : 0048 add R117 R104 #232
================================
Clock Cycle #: 14
--------------------------------
WB             : 0012 div R20 #146 #83
Mem2           : 0016 add R126 #11 #107
Mem1           : 0020 div R115 #5 #92
BR             : 0024 add R112 #93 #203
DIV            : 0028 sub R67 #171 #157
MUL            : 0032 div R22 #11 #14
ADD            : 0036 add R94 #19 #166
RR             : 0040 mul R127 #88 #66
IA             : 0044 div R88 R46 #235
ID             : 0048 add R117 R104 #232
IF             : 0052 div R2 #69 #38
================================
Clock Cycle #: 15
--------------------------------
WB             : 0016 add R126 #11 #107
Mem2           : 0020 div R115 #5 #92
Mem1           : 0024 add R112 #93 #203
BR             : 0028 sub R67 #171 #157
DIV            : 0032 div R22 #11 #14
MUL            : 0036 add R94 #19 #166
ADD            : 0040 mul R127 #88 #66
RR             : 0044 div R88 R46 #235
IA             : 0048 add R117 R104 #232
ID             : 0052 div R2 #69 #38
IF             : 0056 sub R113 #106 #127
================================
Clock Cycle #: 16
--------------------------------
WB             : 0020 div R115 #5 #92
Mem2           : 0024 add R112 #93 #203
Mem1           : 0028 sub R67 #171 #157
BR             : 0032 div R22 #11 #14
DIV            : 0036 add R94 #19 #166
MUL            : 0040 mul R127 #88 #66
ADD            : 0044 div R88 R46 #235
RR             : 0048 add R117 R104 #232
IA             : 0052 div R2 #69 #38
ID             : 0056 sub R113 #106 #127
IF             : 0060 add R100 #149 #25
================================
Clock Cycle #: 17
--------------------------------
WB             : 0024 add R112 #93 #203
Mem2           : 0028 sub R67 #171 #157
Mem1           : 0032 div R22 #11 #14
BR             : 0036 add R94 #19 #166
DIV            : 0040 mul R127 #88 #66
MUL            : 0044 div R88 R46 #235
ADD            : 0048 add R117 R104 #232
RR             : 0052 div R2 #69 #38
IA             : 0056 sub R113 #106 #127
ID             : 0060 add R100 #149 #25
IF             : 0064 sub R61 R46 #5
================================
Clock Cycle #: 18
--------------------------------
WB             : 0028 sub R67 #171 #157
Mem2           : 0032 div R22 #11 #14
Mem1           : 0036 add R94 #19 #166
BR             : 0040 mul R127 #88 #66
DIV            : 0044 div R88 R46 #235
MUL            : 0048 add R117 R104 #232
ADD            : 0052 div R2 #69 #38
RR             : 0056 sub R113 #106 #127
IA             : 0060 add R100 #149 #25
ID             : 0064 sub R61 R46 #5
IF             : 0068 add R97 #132 #60
================================
Clock Cycle #: 19
--------------------------------
WB             : 0032 div R22 #11 #14
Mem2           : 0036 add R94 #19 #166
Mem1           : 0040 mul R127 #88 #66
BR             : 0044 div R88 R46 #235
DIV            : 0048 add R117 R104 #232
MUL            : 0052 div R2 #69 #38
ADD            : 0056 sub R113 #106 #127
RR             : 0060 add R100 #149 #25
IA             : 0064 sub R61 R46 #5
ID             : 0068 add R97 #132 #60
IF             : 0072 mul R87 R104 #252
================================
Clock Cycle #: 20
--------------------------------
WB             : 0036 add R94 #19 #166
Mem2           : 0040 mul R127 #88 #66
Mem1           : 0044 div R88 R46 #235
BR             : 0048 add R117 R104 #232
DIV            : 0052 div R2 #69 #38
MUL            : 0056 sub R113 #106 #127
ADD            : 0060 add R100 #149 #25
RR             : 0064 sub R61 R46 #5
IA             : 0068 add R97 #132 #60
ID             : 0072 mul R87 R104 #252
IF             : 0076 add R32 #218 #97
================================
Clock Cycle #: 21
--------------------------------
WB             : 0040 mul R127 #88 #66
Mem2           : 0044 div R88 R46 #235
Mem1           : 0048 add R117 R104 #232
BR             : 0052 div R2 #69 #38
DIV            : 0056 sub R113 #106 #127
MUL            : 0060 add R100 #149 #25
ADD            : 0064 sub R61 R46 #5
RR             : 0068 add R97 #132 #60
IA             : 0072 mul R87 R104 #252
ID             : 0076 add R32 #218 #97
IF             : 0080 mul R108 R112 #112
================================
Clock Cycle #: 22
--------------------------------
WB             : 0044 div R88 R46 #235
Mem2           : 0048 add R117 R104 #232
Mem1           : 0052 div R2 #69 #38
BR             : 0056 sub R113 #106 #127
DIV            : 0060 add R100 #149 #25
MUL            : 0064 sub R61 R46 #5
ADD            : 0068 add R97 #132 #60
RR             : 0072 mul R87 R104 #252
IA             : 0076 add R32 #218 #97
ID             : 0080 mul R108 R112 #112
IF             : 0084 mul R14 #151 #67
================================
Clock Cycle #: 23
--------------------------------
WB             : 0048 add R117 R104 #232
Mem2           : 0052 div R2 #69 #38
Mem1           : 0056 sub R113 #106 #127
BR             : 0060 add R100 #149 #25
DIV            : 0064 sub R61 R46 #5
MUL            : 0068 add R97 #132 #60
ADD            : 0072 mul R87 R104 #252
RR             : 0076 add R32 #218 #97
IA             : 0080 mul R108 R112 #112
ID             : 0084 mul R14 #151 #67
IF             : 0088 mul R1 R112 #13
================================
Clock Cycle #: 24
--------------------------------
WB             : 0052 div R2 #69 #38
Mem2           : 0056 sub R113 #106 #127
Mem1           : 0060 add R100 #149 #25
BR             : 0064 sub R61 R46 #5
DIV            : 0068 add R97 #132 #60
MUL            : 0072 mul R87 R104 #252
ADD            : 0076 add R32 #218 #97
RR             : 0080 mul R108 R112 #112
IA             : 0084 mul R14 #151 #67
ID             : 0088 mul R1 R112 #13
IF             : 0092 sub R88 R126 #215
================================
Clock Cycle #: 25
--------------------------------
WB             : 0056 sub R113 #106 #127
Mem2           : 0060 add R100 #149 #25
Mem1           : 0064 sub R61 R46 #5
BR             : 0068 add R97 #132 #60
DIV            : 0072 mul R87 R104 #252
MUL            : 0076 add R32 #218 #97
ADD            : 0080 mul R108 R112 #112
RR             : 0084 mul R14 #151 #67
IA             : 0088 mul R1 R112 #13
ID             : 0092 sub R88 R126 #215
IF             : 0096 sub R30 #220 #121
================================
Clock Cycle #: 26
--------------------------------
WB             : 0060 add R100 #149 #25
Mem2           : 0064 sub R61 R46 #5
Mem1           : 0068 add R97 #132 #60
BR             : 0072 mul R87 R104 #252
DIV            : 0076 add R32 #218 #97
MUL            : 0080 mul R108 R112 #112
ADD            : 0084 mul R14 #151 #67
RR             : 0088 mul R1 R112 #13
IA             : 0092 sub R88 R126 #215
ID             : 0096 sub R30 #220 #121
IF             : 0100 div R54 R67 #56
================================
Clock Cycle #: 27
--------------------------------
WB             : 0064 sub R61 R46 #5
Mem2           : 0068 add R97 #132 #60
Mem1           : 0072 mul R87 R104 #252
BR             : 0076 add R32 #218 #97
DIV            : 0080 mul R108 R112 #112
MUL            : 0084 mul R14 #151 #67
ADD            : 0088 mul R1 R112 #13
RR             : 0092 sub R88 R126 #215
IA             : 0096 sub R30 #220 #121
ID             : 0100 div R54 R67 #56
IF             : 0104 add R38 #10 #122
================================
Clock Cycle #: 28
--------------------------------
WB             : 0068 add R97 #132 #60
Mem2           : 0072 mul R87 R104 #252
Mem1           : 0076 add R32 #218 #97
BR             : 0080 mul R108 R112 #112
DIV            : 0084 mul R14 #151 #67
MUL            : 0088 mul R1 R112 #13
ADD            : 0092 sub R88 R126 #215
RR             : 0096 sub R30 #220 #121
IA             : 0100 div R54 R67 #56
ID             : 0104 add R38 #10 #122
IF             : 0108 mul R31 #103 #80
================================
Clock Cycle #: 29
--------------------------------
WB             : 0072 mul R87 R104 #252
Mem2           : 0076 add R32 #218 #97
Mem1           : 0080 mul R108 R112 #112
BR             : 0084 mul R14 #151 #67
DIV            : 0088 mul R1 R112 #13
MUL            : 0092 sub R88 R126 #215
ADD            : 0096 sub R30 #220 #121
RR             : 0100 div R54 R67 #56
IA             : 0104 add R38 #10 #122
ID             : 0108 mul R31 #103 #80
IF             : 0112 sub R86 #223 #39
================================
Clock Cycle #: 30
--------------------------------
WB             : 0076 add R32 #218 #97
Mem2           : 0080 mul R108 R112 #112
Mem1           : 0084 mul R14 #151 #67
BR             : 0088 mul R1 R112 #13
DIV            : 0092 sub R88 R126 #215
MUL            : 0096 sub R30 #220 #121
ADD            : 0100 div R54 R67 #56
RR             : 0104 add R38 #10 #122
IA             : 0108 mul R31 #103 #80
ID             : 0112 sub R86 #223 #39
IF             : 0116 set R94 #40
================================
Clock Cycle #: 31
--------------------------------
WB             : 0080 mul R108 R112 #112
Mem2           : 0084 mul R14 #151 #67
Mem1           : 0088 mul R1 R112 #13
BR             : 0092 sub R88 R126 #215
DIV            : 0096 sub R30 #220 #121
MUL            : 0100 div R54 R67 #56
ADD            : 0104 add R38 #10 #122
RR             : 0108 mul R31 #103 #80
IA             : 0112 sub R86 #223 #39
ID             : 0116 set R94 #40
IF             : 0120 sub R108 R100 #51
================================
Clock Cycle #: 32
--------------------------------
WB             : 0084 mul R14 #151 #67
Mem2           : 0088 mul R1 R112 #13
Mem1           : 0092 sub R88 R126 #215
BR             : 0096 sub R30 #220 #121
DIV            : 0100 div R54 R67 #56
MUL            : 0104 add R38 #10 #122
ADD            : 0108 mul R31 #103 #80
RR             : 0112 sub R86 #223 #39
IA             : 0116 set R94 #40
ID             : 0120 sub R108 R100 #51
IF             : 0124 sub R100 R67 #176
================================
Clock Cycle #: 33
--------------------------------
WB             : 0088 mul R1 R112 #13
Mem2           : 0092 sub R88 R126 #215
Mem1           : 0096 sub R30 #220 #121
BR             : 0100 div R54 R67 #56
DIV            : 0104 add R38 #10 #122
MUL            : 0108 mul R31 #103 #80
ADD            : 0112 sub R86 #223 #39
RR             : 0116 set R94 #40
IA             : 0120 sub R108 R100 #51
ID             : 0124 sub R100 R67 #176
IF             : 0128 sub R66 #48 #33
================================
Clock Cycle #: 34
--------------------------------
WB             : 0092 sub R88 R126 #215
Mem2           : 0096 sub R30 #220 #121
Mem1           : 0100 div R54 R67 #56
BR             : 0104 add R38 #10 #122
DIV            : 0108 mul R31 #103 #80
MUL            : 0112 sub R86 #223 #39
ADD            : 0116 set R94 #40
RR             : 0120 sub R108 R100 #51
IA             : 0124 sub R100 R67 #176
ID             : 0128 sub R66 #48 #33
IF             : 0132 add R115 #0 #109
================================
Clock Cycle #: 35
--------------------------------
WB             : 0096 sub R30 #220 #121
Mem2           : 0100 div R54 R67 #56
Mem1           : 0104 add R38 #10 #122
BR             : 0108 mul R31 #103 #80
DIV            : 0112 sub R86 #223 #39
MUL            : 0116 set R94 #40
ADD            : 0120 sub R108 R100 #51
RR             : 0124 sub R100 R67 #176
IA             : 0128 sub R66 #48 #33
ID             : 0132 add R115 #0 #109
IF             : 0136 mul R8 #141 #85
================================
Clock Cycle #: 36
--------------------------------
WB             : 0100 div R54 R67 #56
Mem2           : 0104 add R38 #10 #122
Mem1           : 0108 mul R31 #103 #80
BR             : 0112 sub R86 #223 #39
DIV            : 0116 set R94 #40
MUL            : 0120 sub R108 R100 #51
ADD            : 0124 sub R100 R67 #176
RR             : 0128 sub R66 #48 #33
IA             : 0132 add R115 #0 #109
ID             : 0136 mul R8 #141 #85
IF             : 0140 div R29 #43 #55
================================
Clock Cycle #: 37
--------------------------------
WB             : 0104 add R38 #10 #122
Mem2           : 0108 mul R31 #103 #80
Mem1           : 0112 sub R86 #223 #39
BR             : 0116 set R94 #40
DIV            : 0120 sub R108 R100 #51
MUL            : 0124 sub R100 R67 #176
ADD            : 0128 sub R66 #48 #33
RR             : 0132 add R115 #0 #109
IA             : 0136 mul R8 #141 #85
ID             : 0140 div R29 #43 #55
IF             : 0144 sub R22 R126 #31
================================
Clock Cycle #: 38
--------------------------------
WB             : 0108 mul R31 #103 #80
Mem2           : 0112 sub R86 #223 #39
Mem1           : 0116 set R94 #40
BR             : 0120 sub R108 R100 #51
DIV            : 0124 sub R100 R67 #176
MUL            : 0128 sub R66 #48 #33
ADD            : 0132 add R115 #0 #109
RR             : 0136 mul R8 #141 #85
IA             : 0140 div R29 #43 #55
ID             : 0144 sub R22 R126 #31
IF             : 0148 set R121 #83
================================
Clock Cycle #: 39
--------------------------------
WB             : 0112 sub R86 #223 #39
Mem2           : 0116 set R94 #40
Mem1           : 0120 sub R108 R100 #51
BR             : 0124 sub R100 R67 #176
DIV            : 0128 sub R66 #48 #33
MUL            : 0132 add R115 #0 #109
ADD            : 0136 mul R8 #141 #85
RR             : 0140 div R29 #43 #55
IA             : 0144 sub R22 R126 #31
ID             : 0148 set R121 #83
IF             : 0152 sub R93 R127 #197
================================
Clock Cycle #: 40
--------------------------------
WB             : 0116 set R94 #40
Mem2           : 0120 sub R108 R100 #51
Mem1           : 0124 sub R100 R67 #176
BR             : 0128 sub R66 #48 #33
DIV            : 0132 add R115 #0 #109
MUL            : 0136 mul R8 #141 #85
ADD            : 0140 div R29 #43 #55
RR             : 0144 sub R22 R126 #31
IA             : 0148 set R121 #83
ID             : 0152 sub R93 R127 #197
IF             : 0156 add R94 R31 #63
================================
Clock Cycle #: 41
--------------------------------
WB             : 0120 sub R108 R100 #51
Mem2           : 0124 sub R100 R67 #176
Mem1           : 0128 sub R66 #48 #33
BR             : 0132 add R115 #0 #109
DIV            : 0136 mul R8 #141 #85
MUL            : 0140 div R29 #43 #55
ADD            : 0144 sub R22 R126 #31
RR             : 0148 set R121 #83
IA             : 0152 sub R93 R127 #197
ID             : 0156 add R94 R31 #63
IF             : 0160 ret
================================
Clock Cycle #: 42
--------------------------------
WB             : 0124 sub R100 R67 #176
Mem2           : 0128 sub R66 #48 #33
Mem1           : 0132 add R115 #0 #109
BR             : 0136 mul R8 #141 #85
DIV            : 0140 div R29 #43 #55
MUL            : 0144 sub R22 R126 #31
ADD            : 0148 set R121 #83
RR             : 0152 sub R93 R127 #197
IA             : 0156 add R94 R31 #63
ID             : 0160 ret
================================
Clock Cycle #: 43
--------------------------------
WB             : 0128 sub R66 #48 #33
Mem2           : 0132 add R115 #0 #109
Mem1           : 0136 mul R8 #141 #85
BR             : 0140 div R29 #43 #55
DIV            : 0144 sub R22 R126 #31
MUL            : 0148 set R121 #83
ADD            : 0152 sub R93 R127 #197
RR             : 0156 add R94 R31 #63
IA             : 0160 ret
================================
Clock Cycle #: 44
--------------------------------
WB             : 0132 add R115 #0 #109
Mem2           : 0136 mul R8 #141 #85
Mem1           : 0140 div R29 #43 #55
BR             : 0144 sub R22 R126 #31
DIV            : 0148 set R121 #83
MUL            : 0152 sub R93 R127 #197
ADD            : 0156 add R94 R31 #63
RR             : 0160 ret
================================
Clock Cycle #: 45
--------------------------------
WB             : 0136 mul R8 #141 #85
Mem2           : 0140 div R29 #43 #55
Mem1           : 0144 sub R22 R126 #31
BR             : 0148 set R121 #83
DIV            : 0152 sub R93 R127 #197
MUL            : 0156 add R94 R31 #63
ADD            : 0160 ret
================================
Clock Cycle #: 46
--------------------------------
WB             : 0140 div R29 #43 #55
Mem2           : 0144 sub R22 R126 #31
Mem1           : 0148 set R121 #83
BR             : 0152 sub R93 R127 #197
DIV            : 0156 add R94 R31 #63
MUL            : 0160 ret
================================
Clock Cycle #: 47
--------------------------------
WB             : 0144 sub R22 R126 #31
Mem2           : 0148 set R121 #83
Mem1           : 0152 sub R93 R127 #197
BR             : 0156 add R94 R31 #63
DIV            : 0160 ret
================================
Clock Cycle #: 48
--------------------------------
WB             : 0148 set R121 #83
Mem2           : 0152 sub R93 R127 #197
Mem1           : 0156 add R94 R31 #63
BR             : 0160 ret
================================
Clock Cycle #: 49
--------------------------------
WB             : 0152 sub R93 R127 #197
Mem2           : 0156 add R94 R31 #63
Mem1           : 0160 ret
================================
Clock Cycle #: 50
--------------------------------
WB             : 0156 add R94 R31 #63
Mem2           : 0160 ret
================================
Clock Cycle #: 51
--------------------------------
WB             : 0160 ret
================================