1.

卷积神经网络作为一种典型的人工智能算法，广泛应用于物联网系统中。为了提高物联网CPU的计算能力，设计了一种基于RISC-V指令集的可重构CNN加速协处理器。优化了前人设计的加速链的互连结构，将加速器以协处理器的形式连接到RISC-V CPU核上。设计了协处理器的相应指令，建立了指令编译环境。通过C语言中的内联汇编，调用协处理器指令，建立协处理器加速库函数，在协处理器上实现物联网系统中的常用算法。最后，在Xilinx FPGA上完成了协处理器的资源消耗评估和性能分析。

评测结果显示，可重构CNN加速协处理器仅消耗8534 LUTS，占整个SoC系统的47.6%。基于设计的协处理器指令实现卷积、池化等功能所需的指令周期数优于使用标准指令集，卷积的加速比是标准指令集的6.27倍



2.

本文对文献[16]设计的紧凑型CNN加速器进行了优化，用crossbar连接加速链中的运算单元，实现了一个CNN加速器的可重构设计。此外，加速器以协处理器的形式连接到E203核，并设计了可重构的CNN加速协处理器。基于EAI接口，完成了可重构CNN加速协处理器的硬件设计。介绍了设计的自定义协处理器指令，并对开源编译工具链GCC进行了修改，完成了编译环境。以C语言内联汇编方式将协处理器指令封装到一个函数接口中，并建立协处理器加速库函数。描述了常见算法在协处理器上的实现过程


评测结果显示，设计中所示的协处理器仅消耗8534个lut，仅占整个SoC系统的47.6%。通过比较RISC-V标准指令集和定制协处理器指令集实现卷积、池化、ReLU、矩阵加法四种基本算法，用运行周期数来评价协处理器的加速性能。结果表明，协处理器指令集的实现对这四种算法具有显著的加速效果，卷积的加速达到了标准指令集的6.27倍
