
這是ICLAB的第一個Lab,當時的我只懂Verilog語法，也寫過Verilog，
也有修過FPGA，當時還不用很care coding style。

到了第一個Lab，考慮才發現自己coding style完全不行，需要防止latch產生
和考慮timimg問題，對當時的我來說是一大挑戰，在經歷過這些Lab和Project的磨練
那我整個完整的了解了ic design flow 之外，也讓我整個coding變好。

