# Biblioteca Assembly para Multiplica√ß√£o Matricial via Coprocessador ‚Äì DE1-SoC

## üìå Descri√ß√£o do Projeto

Este projeto tem como objetivo o desenvolvimento de uma **biblioteca em linguagem Assembly** para a plataforma **DE1-SoC**, capaz de interagir com um **coprocessador aritm√©tico especializado em multiplica√ß√£o de matrizes**, previamente implementado na FPGA.  
A biblioteca facilita a utiliza√ß√£o da acelera√ß√£o em hardware para aplica√ß√µes que realizam opera√ß√µes matriciais intensivas.

## üéØ Objetivos de Aprendizagem

- Aplicar conhecimentos de intera√ß√£o hardware-software em sistemas embarcados;
- Compreender o mapeamento de mem√≥ria entre o HPS (ARM Cortex-A9) e a FPGA;
- Utilizar a interface de comunica√ß√£o entre HPS e FPGA na DE1-SoC;
- Desenvolver c√≥digo Assembly compat√≠vel com arquitetura ARM;
- Entender aspectos de execu√ß√£o de c√≥digo Assembly no Linux embarcado;
- Utilizar e integrar ferramentas de desenvolvimento e depura√ß√£o para sistemas embarcados.

---

## üõ†Ô∏è Softwares e Ferramentas Utilizadas

| Ferramenta               | Vers√£o/Descri√ß√£o                                      |
|--------------------------|--------------------------------------------------------|
| Quartus Prime            | Configura√ß√£o da FPGA e coprocessador                 |
| VS Code + Extens√µes      | Edi√ß√£o de c√≥digo e integra√ß√£o com toolchain          |
| `arm-linux-gnueabihf-*`  | Assembler e linker para c√≥digo Assembly ARM           |
| SCP/SSH                  | Transfer√™ncia e execu√ß√£o de arquivos no HPS           |
| Make                     | Automa√ß√£o da compila√ß√£o com `Makefile`                |
| GitHub                   | Reposit√≥rio de c√≥digo e documenta√ß√£o                  |

---

## üì¶ Estrutura do Projeto

FAZER

---

## üìö Descri√ß√£o da Biblioteca

A biblioteca cont√©m fun√ß√µes escritas em Assembly ARM que se comunicam com os registradores do coprocessador de multiplica√ß√£o matricial mapeado na FPGA.

### üìå Fun√ß√µes Implementadas 

- `enviar_dados_para_FPGA`
- `receber_dados_da_FPGA`
- `configurar_mapeamento`

Cada fun√ß√£o √© respons√°vel por acessar diretamente os endere√ßos mapeados da FPGA via ponte HPS‚ÄìFPGA.

#### M√≥dulo `enviar_dados_para_FPGA`

Este m√≥dulo, implementado em Assembly para ARM (Thumb), √© respons√°vel por enviar dados das matrizes A e B para a FPGA, um elemento comum em sistemas embarcados com coprocessadores personalizados. A fun√ß√£o recebe como par√¢metros os ponteiros para a base dos registradores de controle da FPGA (LEDR_ptr), as duas matrizes 5x5 (matrizA e matrizB) e um byte de controle (data).

O envio √© feito c√©lula a c√©lula (25 no total), obedecendo o seguinte protocolo:

1. Sincroniza√ß√£o com a FPGA: antes de cada envio, o processador verifica se a FPGA est√° pronta (bit 31 de um registrador de status deve estar em 0).

2. Forma√ß√£o da palavra de controle: para cada par de elementos correspondentes nas matrizes A e B, √© constru√≠da uma palavra de 32 bits no formato:
   ```bash
    word = valA | (valB << 8) | (data << 16)
    ```
3. Envio e sinaliza√ß√£o: essa palavra √© escrita no registrador da FPGA e o bit 31 √© setado para indicar que h√° novos dados.

4. Confirma√ß√£o: o sistema aguarda at√© a FPGA confirmar a leitura, setando o bit 31 do registrador de retorno.

5. Limpeza do sinal e progresso: o bit de controle √© limpo e a barra de progresso √© atualizada no terminal.

A fun√ß√£o utiliza otimiza√ß√µes como divis√£o inteira por 5 com multiplica√ß√£o e acesso direto a elementos da matriz por aritm√©tica de ponteiros. Ao final do processo, uma mensagem de confirma√ß√£o √© impressa.

Esse m√≥dulo √© essencial para a comunica√ß√£o eficaz entre o processador ARM e a l√≥gica configur√°vel da FPGA, garantindo envio ordenado, seguro e sincronizado dos dados.

#### M√≥dulo `receber_dados_para_FPGA`

Este m√≥dulo, implementado em Assembly ARM, √© respons√°vel por realizar a leitura dos dados provenientes da FPGA e armazen√°-los em uma matriz 5x5 (representada por matrizC). Os dados s√£o recebidos em blocos de 24 bits, sendo tr√™s elementos de 8 bits por ciclo de leitura. O processo segue uma l√≥gica de sincroniza√ß√£o utilizando o bit 30 de um registrador de controle (RETURN_ptr) para indicar quando h√° dados v√°lidos prontos para leitura e quando a FPGA reconheceu a leitura.

O fluxo principal do m√≥dulo inclui:

1. nicializa√ß√£o de ponteiros e mensagens ao usu√°rio.

2. Loop de recep√ß√£o que percorre todos os 25 elementos da matriz.

3. A cada itera√ß√£o, l√™ um valor de 24 bits da FPGA e distribui seus 3 bytes consecutivos nas posi√ß√µes corretas da matriz.

4. No final de cada leitura, confirma a recep√ß√£o para a FPGA e espera o acknowledgment.

5. Atualiza uma barra de progresso visual para indicar o avan√ßo da transfer√™ncia.

6. Ap√≥s concluir a leitura de todos os dados, imprime uma mensagem final e retorna.

O m√≥dulo faz uso de instru√ß√µes espec√≠ficas para c√°lculo eficiente de divis√µes por 5 (para calcular linha e coluna), manipula√ß√£o de bits, e sincroniza√ß√£o com hardware externo, demonstrando integra√ß√£o direta entre o processador ARM e a FPGA no sistema embarcado DE1-SoC.

#### `configurar_mapeamento`

---

## ‚öôÔ∏è Compila√ß√£o e Execu√ß√£o

### üîß Requisitos

- Toolchain `arm-linux-gnueabihf-`
- Acesso √† DE1-SoC com Linux embarcado
- Comunica√ß√£o via SSH/SCP entre host e DE1-SoC

### üî® Compila√ß√£o

CORRiGIR

```bash
make
scp main root@<IP_DA_FPGA>:/home/root/
ssh root@<IP_DA_FPGA>
./main
```

---

## üß™ Testes e Valida√ß√£o

Foram realizados testes comparando os resultados da multiplica√ß√£o acelerada por hardware com os resultados obtidos por uma multiplica√ß√£o feita puramente em software.

### Exemplos de Casos de Teste

| Matriz A         | Matriz B         | Resultado Esperado | Status |
|------------------|------------------|---------------------|--------|
| [[1, 2], [3, 4]] | [[5, 6], [7, 8]] | [[19, 22], [43, 50]]| OK     |
| [[1, 0], [0, 1]] | [[a, b], [c, d]] | [[a, b], [c, d]]    | OK     |

Crit√©rios de valida√ß√£o:

- Corre√ß√£o dos resultados;
- Toler√¢ncia a entradas inv√°lidas;
- Compara√ß√£o de desempenho (tempo com/sem coprocessador).

---

## üîç Mapeamento de Mem√≥ria 

| Endere√ßo (hex)  | Registrador        | Descri√ß√£o                         |
|------------------|---------------------|-------------------------------------|
| `0xFF200000`     | `LEDR_ptr`          | Endere√ßo de ida da ponte            |
| `0xFF200010`     | `RETURN_ptr`        | Endere√ßo volta da ponte             |

> CONFERIR ENDERE√áOS

---

## üìñ Refer√™ncias

- Manual da DE1-SoC ‚Äì Terasic  
- [MaJerle Code Style Guide](https://github.com/MaJerle/c-code-style)  
- Notas de aula de Sistemas Digitais ‚Äì UEFS  
- Documenta√ß√£o do compilador `arm-linux-gnueabihf-gcc` e do assembler `as`  

---

## üë• Equipe

- Jo√£o Marcelo Nascimento Fernandes
- Leonardo Oliveira Almeida da Cruz
- Jo√£o Gabriel Santos Silva

---

## üìÑ Licen√ßa

Este projeto √© parte de uma atividade acad√™mica da Universidade Estadual de Feira de Santana (UEFS)  
e √© distribu√≠do apenas para fins educacionais. Nenhum uso comercial √© autorizado.
