<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:43.1443</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7017441</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 표시 장치, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND ELECTRONIC APPARATUS</inventionTitleEng><openDate>2025.07.28</openDate><openNumber>10-2025-0114024</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 안정적인 동작이 수행되는 반도체 장치를 제공한다. 제 1 트랜지스터 내지 제 4 트랜지스터를 포함하는 반도체 장치이다. 또한 제 1 트랜지스터 내지 제 4 트랜지스터는 제 1 절연체를 포함한다. 제 1 트랜지스터, 제 2 트랜지스터는 각각 제 1 게이트 절연막을 포함하고, 제 3 트랜지스터, 제 4 트랜지스터는 각각 제 2 게이트 절연막을 포함한다. 또한 제 1 트랜지스터, 제 2 트랜지스터는 각각 제 1 절연체에 형성된 제 1 개구의 측면을 따르는 제 1 채널 형성 영역을 포함하고, 제 3 트랜지스터, 제 4 트랜지스터는 각각 제 1 절연체에 형성된 제 2 개구의 측면을 따르는 제 2 채널 형성 영역을 포함한다. 또한 제 1 게이트 절연막은 제 1 채널 형성 영역의 위쪽에 위치하고, 제 2 게이트 절연막은 제 2 채널 형성 영역의 위쪽에 위치한다. 또한 제 1 게이트 절연막의 막 두께는 제 2 게이트 절연막의 막 두께보다 두껍다. 제 1 트랜지스터, 제 2 트랜지스터는 직렬로 전기적으로 접속되고, 제 3 트랜지스터, 제 4 트랜지스터는 직렬로 전기적으로 접속되어 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.30</internationOpenDate><internationOpenNumber>WO2024110830</internationOpenNumber><internationalApplicationDate>2023.11.20</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/061666</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,시프트 레지스터와 소스 폴로어 회로를 포함하고,상기 시프트 레지스터는 제 1 트랜지스터를 포함하고,상기 소스 폴로어 회로는 제 2 트랜지스터를 포함하고,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 제 1 절연체를 포함하고,상기 제 1 트랜지스터는 제 1 게이트 절연막을 포함하고,상기 제 2 트랜지스터는 제 2 게이트 절연막을 포함하고,상기 제 1 트랜지스터는 상기 제 1 절연체에 형성된 제 1 개구의 측면을 따르는 제 1 채널 형성 영역을 포함하고,상기 제 2 트랜지스터는 상기 제 1 절연체에 형성된 제 2 개구의 측면을 따르는 제 2 채널 형성 영역을 포함하고,상기 제 1 게이트 절연막은 평면에서 보았을 때 상기 제 1 채널 형성 영역의 위쪽에 위치하고,상기 제 2 게이트 절연막은 평면에서 보았을 때 상기 제 2 채널 형성 영역의 위쪽에 위치하고,상기 제 2 게이트 절연막의 막 두께는 상기 제 1 게이트 절연막의 막 두께보다 두꺼운, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 게이트 절연막은 제 2 절연체를 포함하고,상기 제 2 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,래치 회로를 포함하고,상기 래치 회로는 제 3 트랜지스터를 포함하고,상기 제 3 트랜지스터는 제 3 게이트 절연막을 포함하고,상기 제 3 트랜지스터는 상기 제 1 절연체에 형성된 제 3 개구의 측면을 따르는 제 3 채널 형성 영역을 포함하고,상기 제 3 게이트 절연막은 평면에서 보았을 때 상기 제 3 채널 형성 영역의 위쪽에 위치하고,상기 제 3 게이트 절연막은 상기 제 2 절연체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,레벨 시프터 회로를 포함하고,상기 레벨 시프터 회로는 제 4 트랜지스터를 포함하고,상기 제 4 트랜지스터는 제 4 게이트 절연막을 포함하고,상기 제 4 트랜지스터는 상기 제 1 절연체에 형성된 제 4 개구의 측면을 따르는 제 4 채널 형성 영역을 포함하고,상기 제 4 게이트 절연막은 평면에서 보았을 때 상기 제 4 채널 형성 영역의 위쪽에 위치하고,상기 제 4 게이트 절연막은 상기 제 2 절연체와 상기 제 3 절연체를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 채널 형성 영역 내지 상기 제 4 채널 형성 영역 각각에 인듐, 아연, 및 원소 M 중에서 선택되는 하나 또는 복수가 포함되고,상기 원소 M은 알루미늄, 갈륨, 실리콘, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 코발트, 마그네슘, 및 안티모니 중에서 선택된 하나 또는 복수인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 5 항에 있어서,상기 제 1 개구 내지 상기 제 4 개구 각각의 측면의 테이퍼 각은 70° 이상 110° 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 표시 장치로서,제 6 항에 기재된 반도체 장치와, 화소 회로를 포함하고,상기 화소 회로는 구동 트랜지스터를 포함하고,상기 구동 트랜지스터는 제 5 게이트 절연막을 포함하고,상기 구동 트랜지스터는 상기 제 1 절연체의 위쪽의 제 5 채널 형성 영역을 포함하고,상기 제 5 게이트 절연막은 평면에서 보았을 때 상기 제 5 채널 형성 영역의 위쪽에 위치하고,상기 제 5 게이트 절연막은 상기 제 2 절연체와 상기 제 3 절연체를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 제 5 채널 형성 영역에 인듐, 아연, 및 상기 원소 M 중에서 선택되는 하나 또는 복수가 포함되는, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 화소 회로는 발광 디바이스를 포함하고,상기 발광 디바이스는 유기 EL 재료를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 전자 기기로서,제 9 항에 기재된 표시 장치와, 하우징을 포함하는, 전자 기기.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 및 제 4 트랜지스터를 포함하고,상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터는 각각 제 1 절연체의 아래쪽에 위치하고 소스 및 드레인 중 한쪽으로서 기능하는 제 1 도전체, 상기 제 1 절연체의 위쪽에 위치하고 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하는 제 2 도전체, 상기 제 1 절연체에 형성된 개구의 측면과 접하고 상기 제 1 도전체 및 상기 제 2 도전체와 접하는 반도체, 상기 반도체 위에 위치하는 게이트 절연막, 및 상기 게이트 절연막 위에 위치하는 게이트 전극을 포함하고,상기 제 1 트랜지스터와 상기 제 2 트랜지스터 각각의 상기 게이트 절연막은 상기 제 3 트랜지스터와 상기 제 4 트랜지스터 각각의 상기 게이트 절연막보다 두껍고,상기 제 1 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 2 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 4 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제 1 트랜지스터와 상기 제 2 트랜지스터 각각의 상기 게이트 절연막은 제 2 절연체를 포함하고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터 각각의 상기 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,제 1 회로를 포함하고,상기 제 1 회로는 제 1 단자, 제 2 단자, 제 3 단자, 및 제 4 단자를 포함하고,상기 제 1 단자는 상기 제 1 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 2 단자는 상기 제 2 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 3 단자는 상기 제 3 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 4 단자는 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 회로는 상기 제 1 단자 및 상기 제 3 단자 각각에 고레벨 전위 및 저레벨 전위 중 한쪽을 출력하는 기능과, 상기 제 2 단자 및 상기 제 4 단자 각각에 고레벨 전위 및 저레벨 전위 중 다른 쪽을 출력하는 기능을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 포함하고,상기 제 1 트랜지스터 내지 상기 제 6 트랜지스터는 각각 제 1 절연체의 아래쪽에 위치하고 소스 및 드레인 중 한쪽으로서 기능하는 제 1 도전체, 상기 제 1 절연체의 위쪽에 위치하고 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하는 제 2 도전체, 상기 제 1 절연체에 형성된 개구의 측면과 접하고 상기 제 1 도전체 및 상기 제 2 도전체와 접하는 반도체, 상기 반도체 위에 위치하는 게이트 절연막, 및 상기 게이트 절연막 위에 위치하는 게이트 전극을 포함하고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 5 트랜지스터 각각의 상기 게이트 절연막은 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 6 트랜지스터 각각의 상기 게이트 절연막보다 두껍고,상기 제 1 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 2 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 1 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 1 용량 소자의 한 쌍의 단자 중 다른 쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 4 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 게이트 전극은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 다른 쪽에 전기적으로 접속되고,상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 게이트 전극은 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 5 트랜지스터 각각의 상기 게이트 절연막은 제 2 절연체를 포함하고,상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 6 트랜지스터 각각의 상기 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,제 1 회로를 포함하고,상기 제 1 회로는 제 1 단자와 제 2 단자를 포함하고,상기 제 1 단자는 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽과 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽에 전기적으로 접속되고,상기 제 2 단자는 상기 제 2 트랜지스터의 상기 게이트 전극과 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 회로는 상기 제 1 단자에 고레벨 전위 및 저레벨 전위 중 한쪽을 출력하는 기능과, 상기 제 2 단자에 고레벨 전위 및 저레벨 전위 중 다른 쪽을 출력하는 기능을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 포함하고,상기 제 1 트랜지스터 내지 상기 제 8 트랜지스터는 각각 제 1 절연체의 아래쪽에 위치하고 소스 및 드레인 중 한쪽으로서 기능하는 제 1 도전체, 상기 제 1 절연체의 위쪽에 위치하고 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하는 제 2 도전체, 상기 제 1 절연체에 형성된 개구의 측면과 접하고 상기 제 1 도전체 및 상기 제 2 도전체와 접하는 반도체, 상기 반도체 위에 위치하는 게이트 절연막, 및 상기 게이트 절연막 위에 위치하는 게이트 전극을 포함하고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 7 트랜지스터 각각의 상기 게이트 절연막은 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 6 트랜지스터, 및 상기 제 8 트랜지스터 각각의 상기 게이트 절연막보다 두껍고,상기 제 1 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 2 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 1 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽, 상기 제 1 용량 소자의 한 쌍의 단자 중 다른 쪽, 및 상기 제 7 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 4 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 게이트 전극은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽, 상기 제 2 용량 소자의 한 쌍의 단자 중 다른 쪽, 및 상기 제 8 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽은 상기 제 5 트랜지스터의 상기 게이트 전극, 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽, 및 상기 제 6 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 게이트 전극은 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 7 트랜지스터 각각의 상기 게이트 절연막은 제 2 절연체를 포함하고,상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 6 트랜지스터, 및 상기 제 8 트랜지스터 각각의 상기 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제 15 항에 있어서,제 1 회로를 포함하고,상기 제 1 회로는 제 1 단자와 제 2 단자를 포함하고,상기 제 1 단자는 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽과 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽에 전기적으로 접속되고,상기 제 2 단자는 상기 제 2 트랜지스터의 상기 게이트 전극과 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 회로는 상기 제 1 단자에 고레벨 전위 및 저레벨 전위 중 한쪽을 출력하는 기능과, 상기 제 2 단자에 고레벨 전위 및 저레벨 전위 중 다른 쪽을 출력하는 기능을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>20. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 9 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 포함하고,상기 제 1 트랜지스터 내지 상기 제 6 트랜지스터 및 상기 제 9 트랜지스터는 각각 제 1 절연체의 아래쪽에 위치하고 소스 및 드레인 중 한쪽으로서 기능하는 제 1 도전체, 상기 제 1 절연체의 위쪽에 위치하고 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하는 제 2 도전체, 상기 제 1 절연체에 형성된 개구의 측면과 접하고 상기 제 1 도전체 및 상기 제 2 도전체와 접하는 반도체, 상기 반도체 위에 위치하는 게이트 절연막, 및 상기 게이트 절연막 위에 위치하는 게이트 전극을 포함하고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 9 트랜지스터 각각의 상기 게이트 절연막은 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 6 트랜지스터 각각의 상기 게이트 절연막보다 두껍고,상기 제 1 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 2 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 1 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽, 상기 제 1 용량 소자의 한 쌍의 단자 중 다른 쪽, 및 상기 제 9 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 4 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 게이트 전극은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 다른 쪽에 전기적으로 접속되고,상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽과 상기 제 9 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 게이트 전극은 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 9 트랜지스터 각각의 상기 게이트 절연막은 제 2 절연체를 포함하고,상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 6 트랜지스터 각각의 상기 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,제 1 회로를 포함하고,상기 제 1 회로는 제 1 단자와 제 2 단자를 포함하고,상기 제 1 단자는 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽과 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 다른 쪽에 전기적으로 접속되고,상기 제 2 단자는 상기 제 2 트랜지스터의 상기 게이트 전극과 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 회로는 상기 제 1 단자에 고레벨 전위 및 저레벨 전위 중 한쪽을 출력하는 기능과, 상기 제 2 단자에 고레벨 전위 및 저레벨 전위 중 다른 쪽을 출력하는 기능을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>23. 반도체 장치로서,제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 포함하고,상기 제 1 트랜지스터 내지 상기 제 8 트랜지스터는 각각 제 1 절연체의 아래쪽에 위치하고 소스 및 드레인 중 한쪽으로서 기능하는 제 1 도전체, 상기 제 1 절연체의 위쪽에 위치하고 상기 소스 및 상기 드레인 중 다른 쪽으로서 기능하는 제 2 도전체, 상기 제 1 절연체에 형성된 개구의 측면과 접하고 상기 제 1 도전체 및 상기 제 2 도전체와 접하는 반도체, 상기 반도체 위에 위치하는 게이트 절연막, 및 상기 게이트 절연막 위에 위치하는 게이트 전극을 포함하고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 7 트랜지스터 각각의 상기 게이트 절연막은 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 6 트랜지스터, 및 상기 제 8 트랜지스터 각각의 상기 게이트 절연막보다 두껍고,상기 제 1 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 2 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 1 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 5 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽, 상기 제 1 용량 소자의 한 쌍의 단자 중 다른 쪽, 및 상기 제 7 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽은 상기 제 4 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽과 상기 제 2 용량 소자의 한 쌍의 단자 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 게이트 전극은 상기 제 6 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽, 상기 제 2 용량 소자의 한 쌍의 단자 중 다른 쪽, 및 상기 제 8 트랜지스터의 상기 제 1 도전체 및 상기 제 2 도전체 중 한쪽에 전기적으로 접속되고,상기 제 5 트랜지스터의 상기 게이트 전극은 상기 제 6 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 게이트 전극은 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>24. 제 23 항에 있어서,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터, 및 상기 제 7 트랜지스터 각각의 상기 게이트 절연막은 제 2 절연체를 포함하고,상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 6 트랜지스터, 및 상기 제 8 트랜지스터 각각의 상기 게이트 절연막은 상기 제 2 절연체와 제 3 절연체를 포함하고,상기 제 3 절연체는 상기 제 2 절연체 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,제 1 회로를 포함하고,상기 제 1 회로는 제 1 단자와 제 2 단자를 포함하고,상기 제 1 단자는 상기 제 5 트랜지스터의 상기 게이트 전극과 상기 제 6 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 2 단자는 상기 제 2 트랜지스터의 상기 게이트 전극과 상기 제 4 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,상기 제 1 회로는 상기 제 1 단자에 고레벨 전위 및 저레벨 전위 중 한쪽을 출력하는 기능과, 상기 제 2 단자에 고레벨 전위 및 저레벨 전위 중 다른 쪽을 출력하는 기능을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>26. 제 11 항 내지 제 25 항 중 어느 한 항에 있어서,상기 각 개구의 측면의 테이퍼 각은 70° 이상 110° 이하인, 반도체 장치.</claim></claimInfo><claimInfo><claim>27. 제 26 항에 있어서,상기 각 반도체에 포함되는 채널 형성 영역에 인듐, 아연, 및 원소 M 중에서 선택되는 하나 또는 복수가 포함되고,상기 원소 M은 알루미늄, 갈륨, 실리콘, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 코발트, 마그네슘, 및 안티모니 중에서 선택된 하나 또는 복수인, 반도체 장치.</claim></claimInfo><claimInfo><claim>28. 표시 장치로서,제 27 항에 기재된 반도체 장치를 포함한 구동 회로와, 표시부를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>29. 제 28 항에 있어서,상기 표시부는 유기 EL 재료를 포함하는 발광 디바이스, 무기 EL 재료를 포함하는 발광 디바이스, 및 발광 다이오드 중 어느 하나를 포함하는 화소 회로를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>30. 전자 기기로서,제 29 항에 기재된 표시 장치와, 하우징을 포함하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KIMURA, Hajime</engName><name>키무라 하지메 </name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>INOUE, Tatsunori</engName><name>이노우에 타츠노리 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.11.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-188163</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.12.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-201083</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.27</receiptDate><receiptNumber>1-1-2025-0592316-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.06.30</receiptDate><receiptNumber>1-5-2025-0108329-64</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257017441.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93371ee502cb3b23a135e52e8a0ea96898a7ed0d4a11fd1df70dbdf0a6d8a4da5520ef56411522737c8105c3ed797416926f93a140903f8c8a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1db511c3a89d5721da8c41a0ffbce13ee3171e66c39e1ba43e05db89bff0300977b2a8f571c4040e0c33307d43149792386773fcb07a7bc9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>