module dsp_mac_8bit_test (
		input  logic [7:0]  ay,         //         ay.ay
		input  logic [7:0]  by,         //         by.by
		input  logic [7:0]  ax,         //         ax.ax
		input  logic [7:0]  bx,         //         bx.bx
		input  logic        loadconst,  //  loadconst.loadconst
		input  logic        accumulate, // accumulate.accumulate
		output logic [26:0] resulta,    //    resulta.resulta
		input  logic        clk,        //       clk0.clk
		input  logic        ena,        //        ena.ena
		input  logic        aclr0       //      aclr0.reset
	);
	
	dsp_mac_8bit dsp_test (
		.clk0  (clk),
		.clk1  (clk),
		.clk2  (clk),
		.ena   ({2'b00, ena}),
		.aclr1 (1'b1),
		.*
	);

	endmodule
		
		