
start:

`make`

REF:

 * [Verilog (4) – 算術邏輯單元 ALU 的設計 (作者：陳鍾誠)](http://programmermagazine.github.io/201312/htm/article5.html)
