TimeQuest Timing Analyzer report for smg_display
Mon May 16 17:19:52 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_1s'
 14. Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_ms'
 15. Slow 1200mV 85C Model Hold: 'sys_clk'
 16. Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_1s'
 17. Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_ms'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'sys_clk'
 31. Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'
 32. Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_ms'
 33. Slow 1200mV 0C Model Hold: 'sys_clk'
 34. Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'
 35. Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_ms'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'sys_clk'
 48. Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'
 49. Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_ms'
 50. Fast 1200mV 0C Model Hold: 'sys_clk'
 51. Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'
 52. Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_ms'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Signal Integrity Metrics (Slow 1200mv 0c Model)
 65. Signal Integrity Metrics (Slow 1200mv 85c Model)
 66. Signal Integrity Metrics (Fast 1200mv 0c Model)
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; smg_display                                         ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE40F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock_Division:inst|CLK_1s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Division:inst|CLK_1s } ;
; Clock_Division:inst|CLK_ms ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Division:inst|CLK_ms } ;
; sys_clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 10.41 MHz  ; 10.41 MHz       ; sys_clk                    ;                                                ;
; 690.61 MHz ; 402.09 MHz      ; Clock_Division:inst|CLK_1s ; limit due to minimum period restriction (tmin) ;
; 761.04 MHz ; 402.09 MHz      ; Clock_Division:inst|CLK_ms ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                  ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; sys_clk                    ; -95.047 ; -221.605      ;
; Clock_Division:inst|CLK_1s ; -0.448  ; -1.667        ;
; Clock_Division:inst|CLK_ms ; -0.314  ; -0.330        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -0.062 ; -0.109        ;
; Clock_Division:inst|CLK_1s ; 0.452  ; 0.000         ;
; Clock_Division:inst|CLK_ms ; 0.452  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -44.636       ;
; Clock_Division:inst|CLK_1s ; -1.487 ; -5.948        ;
; Clock_Division:inst|CLK_ms ; -1.487 ; -4.461        ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -95.047 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.974     ;
; -95.031 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.958     ;
; -94.898 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.825     ;
; -94.885 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.812     ;
; -94.767 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.694     ;
; -94.756 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.683     ;
; -94.743 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.670     ;
; -94.650 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.577     ;
; -94.596 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.523     ;
; -94.471 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.398     ;
; -94.463 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.390     ;
; -94.300 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.227     ;
; -94.163 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 95.097     ;
; -94.154 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 95.081     ;
; -94.110 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.513     ;
; -94.090 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.493     ;
; -94.075 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.478     ;
; -94.006 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.409     ;
; -93.941 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.344     ;
; -93.834 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 94.768     ;
; -93.708 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 94.111     ;
; -93.395 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 93.798     ;
; -93.312 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 94.246     ;
; -93.309 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 94.243     ;
; -92.499 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 93.433     ;
; -92.099 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 92.502     ;
; -21.725 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.652     ;
; -21.721 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.648     ;
; -21.576 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.503     ;
; -21.575 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.502     ;
; -21.445 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.372     ;
; -21.434 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.361     ;
; -21.433 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.360     ;
; -21.340 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.267     ;
; -21.286 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.213     ;
; -21.149 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.076     ;
; -21.141 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 22.068     ;
; -20.990 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 21.917     ;
; -20.844 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.074     ; 21.771     ;
; -20.841 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 21.775     ;
; -20.632 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 21.035     ;
; -20.612 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 21.015     ;
; -20.597 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 21.000     ;
; -20.528 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 20.931     ;
; -20.524 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 21.458     ;
; -20.463 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 20.866     ;
; -20.243 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 20.646     ;
; -19.917 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 20.320     ;
; -19.860 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 20.794     ;
; -19.831 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 20.765     ;
; -19.128 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.067     ; 20.062     ;
; -18.727 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.598     ; 19.130     ;
; -8.474  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.387      ;
; -8.441  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.354      ;
; -8.325  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.238      ;
; -8.295  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.208      ;
; -8.194  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.107      ;
; -8.183  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.096      ;
; -8.153  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 9.066      ;
; -8.060  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.973      ;
; -8.006  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.919      ;
; -7.898  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.811      ;
; -7.890  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.803      ;
; -7.868  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 9.290      ;
; -7.864  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 9.286      ;
; -7.719  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 9.141      ;
; -7.718  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 9.140      ;
; -7.710  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.623      ;
; -7.590  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 8.510      ;
; -7.588  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 9.010      ;
; -7.577  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.999      ;
; -7.576  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.998      ;
; -7.564  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.477      ;
; -7.537  ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.926      ;
; -7.517  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.906      ;
; -7.502  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.891      ;
; -7.483  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.905      ;
; -7.433  ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.822      ;
; -7.429  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.851      ;
; -7.368  ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.757      ;
; -7.292  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.714      ;
; -7.284  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.706      ;
; -7.244  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 8.164      ;
; -7.233  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.146      ;
; -7.229  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 8.142      ;
; -7.176  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 8.095      ;
; -7.172  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 8.091      ;
; -7.162  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 8.081      ;
; -7.158  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 8.077      ;
; -7.135  ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.612     ; 7.524      ;
; -7.133  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.555      ;
; -7.084  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 7.997      ;
; -7.083  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.088     ; 7.996      ;
; -7.027  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 7.946      ;
; -7.026  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 7.945      ;
; -7.013  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 7.932      ;
; -7.012  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 7.931      ;
; -6.987  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.409      ;
; -6.984  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.428      ; 8.413      ;
; -6.969  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.421      ; 8.391      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                     ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.448 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.367      ;
; -0.439 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.358      ;
; -0.419 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.338      ;
; -0.394 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.313      ;
; -0.387 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.306      ;
; -0.386 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.305      ;
; -0.364 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 1.283      ;
; -0.034 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.953      ;
; -0.027 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.946      ;
; -0.027 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.946      ;
; -0.027 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.946      ;
; 0.061  ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.082     ; 0.858      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Division:inst|CLK_ms'                                                                                             ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.314 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 1.233      ;
; -0.018 ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 0.937      ;
; -0.016 ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 0.935      ;
; 0.061  ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.082     ; 0.858      ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                    ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.062 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 3.029      ; 3.470      ;
; -0.047 ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; 0.000        ; 3.029      ; 3.485      ;
; 0.326  ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 3.029      ; 3.358      ;
; 0.356  ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; -0.500       ; 3.029      ; 3.388      ;
; 0.732  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.026      ;
; 0.733  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.027      ;
; 0.733  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.027      ;
; 0.733  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.027      ;
; 0.733  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.027      ;
; 0.734  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.027      ;
; 0.734  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.028      ;
; 0.735  ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.029      ;
; 0.735  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.029      ;
; 0.750  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.044      ;
; 0.927  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.221      ;
; 0.933  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.227      ;
; 0.938  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.231      ;
; 1.087  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.381      ;
; 1.087  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.381      ;
; 1.087  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.381      ;
; 1.087  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.381      ;
; 1.094  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.388      ;
; 1.094  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.388      ;
; 1.095  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.389      ;
; 1.096  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.390      ;
; 1.103  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.397      ;
; 1.104  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.397      ;
; 1.104  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.398      ;
; 1.105  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.398      ;
; 1.105  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.399      ;
; 1.105  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.399      ;
; 1.217  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.511      ;
; 1.218  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.512      ;
; 1.218  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.512      ;
; 1.227  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.521      ;
; 1.227  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.520      ;
; 1.227  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.521      ;
; 1.227  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.521      ;
; 1.234  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.528      ;
; 1.235  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.529      ;
; 1.236  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.530      ;
; 1.243  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.537      ;
; 1.244  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.538      ;
; 1.245  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.539      ;
; 1.245  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.538      ;
; 1.245  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.539      ;
; 1.249  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.536      ;
; 1.266  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.560      ;
; 1.290  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.584      ;
; 1.297  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.591      ;
; 1.358  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.652      ;
; 1.358  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.652      ;
; 1.367  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.661      ;
; 1.367  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.661      ;
; 1.367  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.660      ;
; 1.367  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.661      ;
; 1.371  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.665      ;
; 1.374  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.668      ;
; 1.376  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.670      ;
; 1.376  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.670      ;
; 1.383  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.677      ;
; 1.384  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.678      ;
; 1.385  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.679      ;
; 1.389  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.676      ;
; 1.390  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.677      ;
; 1.406  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.700      ;
; 1.430  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.724      ;
; 1.497  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.791      ;
; 1.498  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.792      ;
; 1.507  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.801      ;
; 1.507  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.801      ;
; 1.511  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.805      ;
; 1.514  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.801      ;
; 1.515  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.809      ;
; 1.516  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.810      ;
; 1.523  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.817      ;
; 1.524  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.817      ;
; 1.524  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.818      ;
; 1.530  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.817      ;
; 1.575  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.862      ;
; 1.591  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.884      ;
; 1.596  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.428     ; 1.380      ;
; 1.615  ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.428     ; 1.399      ;
; 1.637  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.931      ;
; 1.638  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.932      ;
; 1.647  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.941      ;
; 1.654  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.941      ;
; 1.654  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.948      ;
; 1.655  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.949      ;
; 1.663  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 1.957      ;
; 1.665  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 1.958      ;
; 1.672  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 1.959      ;
; 1.715  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 2.002      ;
; 1.724  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 2.011      ;
; 1.736  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.428     ; 1.520      ;
; 1.778  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 2.072      ;
; 1.787  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.081      ; 2.080      ;
; 1.794  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.075      ; 2.081      ;
; 1.794  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.082      ; 2.088      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                     ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.452 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.758      ;
; 0.525 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.819      ;
; 0.525 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.819      ;
; 0.526 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 0.820      ;
; 0.809 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.103      ;
; 0.811 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.105      ;
; 0.813 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.107      ;
; 0.831 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.125      ;
; 0.834 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.128      ;
; 0.856 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.150      ;
; 0.986 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.082      ; 1.280      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Division:inst|CLK_ms'                                                                                             ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.452 ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 0.758      ;
; 0.518 ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 0.812      ;
; 0.520 ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 0.814      ;
; 0.766 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.082      ; 1.060      ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.331  ; 0.519        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.348  ; 0.536        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|CLK_ms|clk               ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[13]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[14]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[16]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[18]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[1]|clk              ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[24]|clk             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[2]|clk              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.167  ; 0.387        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'                                                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 11.820 ; 11.472 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 11.204 ; 10.873 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 10.862 ; 11.077 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 10.486 ; 10.255 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 10.568 ; 10.638 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 11.416 ; 11.158 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.932 ; 10.705 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 11.820 ; 11.472 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 9.356  ; 9.247  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 9.356  ; 9.247  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 8.529  ; 8.458  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 9.089  ; 8.947  ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 9.615  ; 9.384  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 10.258 ; 9.947  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 10.045 ; 10.207 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 9.615  ; 9.384  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 9.652  ; 9.801  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 10.556 ; 10.227 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.014 ; 9.792  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.866 ; 10.534 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 8.201  ; 8.129  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 8.998  ; 8.891  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 8.201  ; 8.129  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 8.739  ; 8.598  ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 11.42 MHz  ; 11.42 MHz       ; sys_clk                    ;                                                ;
; 744.6 MHz  ; 402.09 MHz      ; Clock_Division:inst|CLK_1s ; limit due to minimum period restriction (tmin) ;
; 846.02 MHz ; 402.09 MHz      ; Clock_Division:inst|CLK_ms ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; sys_clk                    ; -86.548 ; -201.221      ;
; Clock_Division:inst|CLK_1s ; -0.343  ; -1.127        ;
; Clock_Division:inst|CLK_ms ; -0.182  ; -0.182        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -0.025 ; -0.025        ;
; Clock_Division:inst|CLK_1s ; 0.401  ; 0.000         ;
; Clock_Division:inst|CLK_ms ; 0.402  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -44.636       ;
; Clock_Division:inst|CLK_1s ; -1.487 ; -5.948        ;
; Clock_Division:inst|CLK_ms ; -1.487 ; -4.461        ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                       ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -86.548 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.489     ;
; -86.514 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.455     ;
; -86.423 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.364     ;
; -86.384 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.325     ;
; -86.302 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.243     ;
; -86.270 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.211     ;
; -86.262 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.203     ;
; -86.256 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.197     ;
; -86.175 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 87.116     ;
; -86.016 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 86.957     ;
; -86.010 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 86.951     ;
; -85.918 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 86.859     ;
; -85.791 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 86.732     ;
; -85.752 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 86.697     ;
; -85.492 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 86.437     ;
; -85.453 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.892     ;
; -85.434 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.873     ;
; -85.408 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.847     ;
; -85.340 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.779     ;
; -85.285 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.724     ;
; -85.121 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.560     ;
; -84.804 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 85.243     ;
; -84.743 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 85.688     ;
; -84.683 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 85.628     ;
; -84.137 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 85.082     ;
; -83.791 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 84.230     ;
; -20.254 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 21.195     ;
; -20.220 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 21.161     ;
; -20.129 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 21.070     ;
; -20.090 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 21.031     ;
; -20.008 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.949     ;
; -19.976 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.917     ;
; -19.968 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.909     ;
; -19.962 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.903     ;
; -19.881 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.822     ;
; -19.722 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.663     ;
; -19.716 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.657     ;
; -19.624 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.565     ;
; -19.497 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.061     ; 20.438     ;
; -19.458 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 20.403     ;
; -19.198 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 20.143     ;
; -19.159 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.598     ;
; -19.125 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.564     ;
; -19.099 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.538     ;
; -19.031 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.470     ;
; -18.976 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.415     ;
; -18.827 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 19.266     ;
; -18.495 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 18.934     ;
; -18.449 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 19.394     ;
; -18.374 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 19.319     ;
; -17.843 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.057     ; 18.788     ;
; -17.497 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.563     ; 17.936     ;
; -7.732  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.657      ;
; -7.698  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.623      ;
; -7.607  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.532      ;
; -7.568  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.493      ;
; -7.486  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.411      ;
; -7.454  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.379      ;
; -7.446  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.371      ;
; -7.440  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.365      ;
; -7.359  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.284      ;
; -7.232  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.643      ;
; -7.200  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.125      ;
; -7.198  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.609      ;
; -7.194  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.119      ;
; -7.107  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.518      ;
; -7.102  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 8.027      ;
; -7.068  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.479      ;
; -6.986  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.397      ;
; -6.975  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.900      ;
; -6.954  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.365      ;
; -6.946  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.357      ;
; -6.940  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.351      ;
; -6.936  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.865      ;
; -6.891  ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 7.314      ;
; -6.865  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 7.288      ;
; -6.859  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.270      ;
; -6.854  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 7.277      ;
; -6.797  ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 7.220      ;
; -6.742  ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 7.165      ;
; -6.700  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.111      ;
; -6.694  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.105      ;
; -6.676  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.605      ;
; -6.667  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.592      ;
; -6.633  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.558      ;
; -6.617  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.546      ;
; -6.612  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.541      ;
; -6.602  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 8.013      ;
; -6.583  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.512      ;
; -6.578  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.507      ;
; -6.542  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.467      ;
; -6.540  ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.579     ; 6.963      ;
; -6.503  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.428      ;
; -6.492  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.421      ;
; -6.487  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.416      ;
; -6.475  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.409      ; 7.886      ;
; -6.453  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.382      ;
; -6.448  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 7.377      ;
; -6.436  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.413      ; 7.851      ;
; -6.421  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.077     ; 7.346      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.343 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.272      ;
; -0.293 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.222      ;
; -0.277 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.206      ;
; -0.249 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.178      ;
; -0.249 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.178      ;
; -0.242 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.171      ;
; -0.223 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 1.152      ;
; 0.066  ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.863      ;
; 0.070  ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.859      ;
; 0.070  ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.859      ;
; 0.070  ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.859      ;
; 0.159  ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.073     ; 0.770      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_ms'                                                                                              ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.182 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 1.112      ;
; 0.078  ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 0.852      ;
; 0.080  ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 0.850      ;
; 0.160  ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                     ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.025 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 2.766      ; 3.206      ;
; 0.079  ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; 0.000        ; 2.767      ; 3.311      ;
; 0.267  ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 2.766      ; 2.998      ;
; 0.310  ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; -0.500       ; 2.767      ; 3.042      ;
; 0.680  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.948      ;
; 0.681  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.949      ;
; 0.682  ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.950      ;
; 0.683  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.951      ;
; 0.683  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.951      ;
; 0.686  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.954      ;
; 0.686  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.954      ;
; 0.703  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 0.971      ;
; 0.836  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.104      ;
; 0.837  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.105      ;
; 0.849  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.117      ;
; 1.000  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.268      ;
; 1.001  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.269      ;
; 1.001  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.269      ;
; 1.002  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.270      ;
; 1.003  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.271      ;
; 1.006  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.274      ;
; 1.007  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.275      ;
; 1.007  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.275      ;
; 1.016  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.284      ;
; 1.016  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.284      ;
; 1.016  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.284      ;
; 1.019  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.287      ;
; 1.020  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.288      ;
; 1.020  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.288      ;
; 1.094  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.362      ;
; 1.100  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.368      ;
; 1.100  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.368      ;
; 1.123  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.391      ;
; 1.123  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.391      ;
; 1.124  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.392      ;
; 1.125  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.393      ;
; 1.127  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.395      ;
; 1.129  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.397      ;
; 1.129  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.397      ;
; 1.133  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.401      ;
; 1.138  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.406      ;
; 1.138  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.406      ;
; 1.141  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.409      ;
; 1.141  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.405      ;
; 1.142  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.410      ;
; 1.142  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.410      ;
; 1.209  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.477      ;
; 1.218  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.486      ;
; 1.222  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.490      ;
; 1.223  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.491      ;
; 1.227  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.495      ;
; 1.245  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.513      ;
; 1.246  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.514      ;
; 1.247  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.515      ;
; 1.247  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.515      ;
; 1.249  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.517      ;
; 1.251  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.519      ;
; 1.251  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.519      ;
; 1.255  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.523      ;
; 1.260  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.528      ;
; 1.260  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.528      ;
; 1.263  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.527      ;
; 1.263  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.527      ;
; 1.264  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.532      ;
; 1.331  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.599      ;
; 1.338  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.606      ;
; 1.345  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.613      ;
; 1.349  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.617      ;
; 1.367  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.635      ;
; 1.368  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.636      ;
; 1.369  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.637      ;
; 1.373  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.641      ;
; 1.376  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.640      ;
; 1.382  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.650      ;
; 1.382  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.650      ;
; 1.382  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.650      ;
; 1.385  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.649      ;
; 1.455  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.719      ;
; 1.460  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.728      ;
; 1.466  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.734      ;
; 1.471  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.739      ;
; 1.489  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.757      ;
; 1.489  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.757      ;
; 1.492  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.413     ; 1.274      ;
; 1.495  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.763      ;
; 1.498  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.762      ;
; 1.504  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.772      ;
; 1.506  ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.413     ; 1.288      ;
; 1.507  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.775      ;
; 1.512  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.776      ;
; 1.577  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.841      ;
; 1.588  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.856      ;
; 1.588  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.852      ;
; 1.611  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.879      ;
; 1.614  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.413     ; 1.396      ;
; 1.615  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.073      ; 1.883      ;
; 1.621  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.069      ; 1.885      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.401 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.684      ;
; 0.484 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.752      ;
; 0.484 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.752      ;
; 0.484 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.752      ;
; 0.486 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 0.754      ;
; 0.757 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.025      ;
; 0.758 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.026      ;
; 0.760 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.028      ;
; 0.781 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.049      ;
; 0.785 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.053      ;
; 0.805 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.073      ;
; 0.879 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.073      ; 1.147      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_ms'                                                                                              ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.402 ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.684      ;
; 0.478 ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.747      ;
; 0.712 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.072      ; 0.979      ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.192  ; 0.408        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; 0.249  ; 0.465        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.250  ; 0.466        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.348  ; 0.532        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[15]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[17]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[19]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[20]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[21]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[22]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[23]|clk             ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; inst|tmp1[25]|clk             ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.052  ; 0.268        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.052  ; 0.268        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.052  ; 0.268        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.052  ; 0.268        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.537  ; 0.721        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.537  ; 0.721        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.537  ; 0.721        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.537  ; 0.721        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.670  ; 0.670        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
; 0.456  ; 0.640        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.456  ; 0.640        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.456  ; 0.640        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.586  ; 0.586        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.586  ; 0.586        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 10.945 ; 10.502 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 10.308 ; 9.960  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 9.862  ; 10.288 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 9.601  ; 9.386  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 9.577  ; 9.827  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 10.484 ; 10.197 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.055 ; 9.806  ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.945 ; 10.502 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 8.558  ; 8.389  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 8.558  ; 8.389  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 7.791  ; 7.689  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 8.346  ; 8.129  ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-----------+----------------------------+--------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 8.765  ; 8.525 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 9.467  ; 9.045 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 9.111  ; 9.418 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 8.829  ; 8.525 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 8.765  ; 8.998 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 9.698  ; 9.282 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 9.230  ; 8.899 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 10.047 ; 9.583 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 7.472  ; 7.372 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 8.210  ; 8.047 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 7.472  ; 7.372 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 8.003  ; 7.792 ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+--------+-------+------------+----------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; sys_clk                    ; -41.303 ; -82.802       ;
; Clock_Division:inst|CLK_1s ; 0.362   ; 0.000         ;
; Clock_Division:inst|CLK_ms ; 0.426   ; 0.000         ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -0.223 ; -0.426        ;
; Clock_Division:inst|CLK_1s ; 0.186  ; 0.000         ;
; Clock_Division:inst|CLK_ms ; 0.186  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; sys_clk                    ; -3.000 ; -32.748       ;
; Clock_Division:inst|CLK_1s ; -1.000 ; -4.000        ;
; Clock_Division:inst|CLK_ms ; -1.000 ; -3.000        ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                       ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -41.303 ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.267     ;
; -41.264 ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.228     ;
; -41.231 ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.195     ;
; -41.196 ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.160     ;
; -41.175 ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.139     ;
; -41.167 ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.131     ;
; -41.128 ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.092     ;
; -41.062 ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.026     ;
; -41.061 ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.025     ;
; -41.036 ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 42.000     ;
; -41.031 ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 41.995     ;
; -40.924 ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 41.888     ;
; -40.890 ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 41.858     ;
; -40.855 ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 41.819     ;
; -40.798 ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.556     ;
; -40.771 ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.529     ;
; -40.762 ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.520     ;
; -40.741 ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.499     ;
; -40.706 ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.464     ;
; -40.697 ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 41.665     ;
; -40.588 ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.346     ;
; -40.445 ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 41.413     ;
; -40.442 ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 41.200     ;
; -40.436 ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 41.404     ;
; -40.109 ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 41.077     ;
; -39.946 ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_ms   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 40.704     ;
; -9.297  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.261     ;
; -9.258  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.222     ;
; -9.225  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.189     ;
; -9.190  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.154     ;
; -9.169  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.133     ;
; -9.161  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.125     ;
; -9.122  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.086     ;
; -9.056  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.020     ;
; -9.055  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 10.019     ;
; -9.030  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 9.994      ;
; -9.025  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 9.989      ;
; -8.918  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 9.882      ;
; -8.884  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 9.852      ;
; -8.849  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.023     ; 9.813      ;
; -8.792  ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.550      ;
; -8.765  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.523      ;
; -8.756  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.514      ;
; -8.735  ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.493      ;
; -8.700  ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.458      ;
; -8.691  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 9.659      ;
; -8.582  ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.340      ;
; -8.439  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 9.407      ;
; -8.436  ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 9.194      ;
; -8.430  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 9.398      ;
; -8.103  ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.019     ; 9.071      ;
; -7.940  ; Clock_Division:inst|tmp1[25] ; Clock_Division:inst|CLK_1s   ; sys_clk      ; sys_clk     ; 1.000        ; -0.229     ; 8.698      ;
; -3.130  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.076      ;
; -3.091  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.037      ;
; -3.058  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 4.004      ;
; -3.023  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.969      ;
; -3.002  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.948      ;
; -2.994  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.940      ;
; -2.955  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.901      ;
; -2.889  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.835      ;
; -2.888  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.834      ;
; -2.872  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 4.020      ;
; -2.863  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.809      ;
; -2.858  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.804      ;
; -2.833  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.981      ;
; -2.800  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.948      ;
; -2.765  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.913      ;
; -2.751  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.697      ;
; -2.744  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.892      ;
; -2.736  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.884      ;
; -2.717  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.667      ;
; -2.697  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.845      ;
; -2.687  ; Clock_Division:inst|tmp1[21] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.427      ;
; -2.682  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.628      ;
; -2.660  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.400      ;
; -2.651  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.391      ;
; -2.631  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.779      ;
; -2.630  ; Clock_Division:inst|tmp1[19] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.370      ;
; -2.630  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.778      ;
; -2.605  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.753      ;
; -2.600  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.748      ;
; -2.595  ; Clock_Division:inst|tmp1[23] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.335      ;
; -2.577  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.523      ;
; -2.554  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.504      ;
; -2.550  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.500      ;
; -2.538  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.484      ;
; -2.524  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.474      ;
; -2.515  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.465      ;
; -2.513  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.661      ;
; -2.511  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.461      ;
; -2.505  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.451      ;
; -2.503  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[23] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.651      ;
; -2.493  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.641      ;
; -2.482  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.432      ;
; -2.478  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[12] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 3.428      ;
; -2.477  ; Clock_Division:inst|tmp1[20] ; Clock_Division:inst|tmp1[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.247     ; 3.217      ;
; -2.474  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[15] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.622      ;
; -2.470  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.041     ; 3.416      ;
; -2.464  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[23] ; sys_clk      ; sys_clk     ; 1.000        ; 0.161      ; 3.612      ;
; -2.459  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[25] ; sys_clk      ; sys_clk     ; 1.000        ; 0.165      ; 3.611      ;
+---------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_1s'                                                                                                     ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.362 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.588      ;
; 0.367 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.583      ;
; 0.367 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.583      ;
; 0.387 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.563      ;
; 0.387 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.563      ;
; 0.391 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.559      ;
; 0.395 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.555      ;
; 0.553 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.397      ;
; 0.553 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.397      ;
; 0.553 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.397      ;
; 0.553 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.397      ;
; 0.591 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 1.000        ; -0.037     ; 0.359      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Division:inst|CLK_ms'                                                                                             ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.426 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.524      ;
; 0.555 ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.395      ;
; 0.557 ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.393      ;
; 0.591 ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 1.000        ; -0.037     ; 0.359      ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                     ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.223 ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; 0.000        ; 1.422      ; 1.418      ;
; -0.203 ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; 0.000        ; 1.422      ; 1.438      ;
; 0.290  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291  ; Clock_Division:inst|tmp1[24] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.291  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.413      ;
; 0.300  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[0]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.357  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.478      ;
; 0.359  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.480      ;
; 0.360  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.481      ;
; 0.396  ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s   ; Clock_Division:inst|CLK_1s ; sys_clk     ; -0.500       ; 1.422      ; 1.537      ;
; 0.439  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.560      ;
; 0.440  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.440  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.561      ;
; 0.449  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.570      ;
; 0.449  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[1]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.570      ;
; 0.449  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.570      ;
; 0.450  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.571      ;
; 0.452  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[2]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.487  ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms   ; Clock_Division:inst|CLK_ms ; sys_clk     ; -0.500       ; 1.422      ; 1.628      ;
; 0.502  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.623      ;
; 0.503  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.503  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.624      ;
; 0.505  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.626      ;
; 0.506  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.627      ;
; 0.506  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.627      ;
; 0.508  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.629      ;
; 0.515  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.515  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[3]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[4]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.519  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.638      ;
; 0.569  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.690      ;
; 0.569  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.690      ;
; 0.571  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.692      ;
; 0.571  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.692      ;
; 0.571  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.692      ;
; 0.572  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.572  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.693      ;
; 0.574  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.695      ;
; 0.581  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[5]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.702      ;
; 0.582  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.703      ;
; 0.582  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.703      ;
; 0.583  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.704      ;
; 0.584  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[6]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.705      ;
; 0.585  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.706      ;
; 0.587  ; Clock_Division:inst|tmp1[12] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.704      ;
; 0.588  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.705      ;
; 0.634  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.755      ;
; 0.635  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.756      ;
; 0.637  ; Clock_Division:inst|tmp1[7]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.758      ;
; 0.637  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.758      ;
; 0.638  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.759      ;
; 0.642  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.165     ; 0.561      ;
; 0.642  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.759      ;
; 0.642  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.759      ;
; 0.647  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.768      ;
; 0.648  ; Clock_Division:inst|tmp1[4]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.769      ;
; 0.650  ; Clock_Division:inst|tmp1[16] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.771      ;
; 0.650  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.771      ;
; 0.650  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[8]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.771      ;
; 0.653  ; Clock_Division:inst|tmp1[18] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.774      ;
; 0.654  ; Clock_Division:inst|tmp1[10] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.771      ;
; 0.655  ; Clock_Division:inst|tmp1[22] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.165     ; 0.574      ;
; 0.700  ; Clock_Division:inst|tmp1[3]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.821      ;
; 0.701  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.822      ;
; 0.704  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.825      ;
; 0.708  ; Clock_Division:inst|tmp1[15] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.165     ; 0.627      ;
; 0.708  ; Clock_Division:inst|tmp1[11] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.825      ;
; 0.708  ; Clock_Division:inst|tmp1[9]  ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.825      ;
; 0.710  ; Clock_Division:inst|tmp1[17] ; Clock_Division:inst|tmp1[18] ; sys_clk                    ; sys_clk     ; 0.000        ; -0.165     ; 0.629      ;
; 0.713  ; Clock_Division:inst|tmp1[2]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.834      ;
; 0.713  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[9]  ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.834      ;
; 0.716  ; Clock_Division:inst|tmp1[0]  ; Clock_Division:inst|tmp1[10] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.837      ;
; 0.717  ; Clock_Division:inst|tmp1[14] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.838      ;
; 0.721  ; Clock_Division:inst|tmp1[6]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.838      ;
; 0.722  ; Clock_Division:inst|tmp1[8]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.839      ;
; 0.767  ; Clock_Division:inst|tmp1[1]  ; Clock_Division:inst|tmp1[11] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.888      ;
; 0.769  ; Clock_Division:inst|tmp1[13] ; Clock_Division:inst|tmp1[24] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.037      ; 0.890      ;
; 0.774  ; Clock_Division:inst|tmp1[5]  ; Clock_Division:inst|tmp1[16] ; sys_clk                    ; sys_clk     ; 0.000        ; 0.033      ; 0.891      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_1s'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.186 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.314      ;
; 0.212 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; cnt_time:inst1|count[0] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.334      ;
; 0.219 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.340      ;
; 0.331 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; cnt_time:inst1|count[3] ; cnt_time:inst1|count[1] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.452      ;
; 0.338 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.459      ;
; 0.345 ; cnt_time:inst1|count[2] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.466      ;
; 0.349 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[3] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.470      ;
; 0.356 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[0] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.477      ;
; 0.379 ; cnt_time:inst1|count[1] ; cnt_time:inst1|count[2] ; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 0.000        ; 0.037      ; 0.500      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Division:inst|CLK_ms'                                                                                              ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.186 ; display:inst2|SE[2] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; display:inst2|SE[1] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; display:inst2|SE[0] ; display:inst2|SE[0] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.314      ;
; 0.210 ; display:inst2|SE[0] ; display:inst2|SE[1] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.331      ;
; 0.211 ; display:inst2|SE[0] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.332      ;
; 0.306 ; display:inst2|SE[1] ; display:inst2|SE[2] ; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 0.000        ; 0.037      ; 0.427      ;
+-------+---------------------+---------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[15]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[17]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[19]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[20]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[21]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[22]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[23]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[25]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[12]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[1]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[2]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[3]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[4]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[5]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[6]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[7]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[8]   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[9]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[15]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[17]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[19]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[20]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[21]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[22]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[23]|clk             ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[25]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[0]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[10]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[11]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[12]|clk             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[1]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[2]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[3]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[4]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[5]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[6]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[7]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[8]|clk              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[9]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|CLK_ms|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[13]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[14]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[16]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[18]|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|tmp1[24]|clk             ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; inst|CLK_1s|clk               ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0] ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i               ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_1s    ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|CLK_ms    ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[13]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[14]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[16]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[18]  ;
; 0.653  ; 0.869        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[24]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[0]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[10]  ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; Clock_Division:inst|tmp1[11]  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_1s'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[0]      ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[1]      ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[2]      ;
; 0.402  ; 0.618        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; cnt_time:inst1|count[3]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s|q                ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|inclk[0] ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst|CLK_1s~clkctrl|outclk   ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[0]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[1]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[2]|clk           ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_1s ; Rise       ; inst1|count[3]|clk           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Division:inst|CLK_ms'                                                             ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.154  ; 0.338        ; 0.184          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
; 0.437  ; 0.653        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[0]          ;
; 0.437  ; 0.653        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[1]          ;
; 0.437  ; 0.653        ; 0.216          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; display:inst2|SE[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms|q                ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst|CLK_ms~clkctrl|outclk   ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[0]|clk              ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[1]|clk              ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; Clock_Division:inst|CLK_ms ; Rise       ; inst2|SE[2]|clk              ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 5.395 ; 5.505 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 5.129 ; 5.164 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 5.192 ; 5.024 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 4.847 ; 4.813 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 5.053 ; 4.944 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 5.295 ; 5.309 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 5.011 ; 5.062 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 5.395 ; 5.505 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 4.387 ; 4.436 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 4.387 ; 4.436 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 3.979 ; 4.022 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 4.199 ; 4.250 ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 4.444 ; 4.476 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 4.680 ; 4.758 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 4.815 ; 4.669 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 4.444 ; 4.476 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 4.631 ; 4.565 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 4.899 ; 4.936 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 4.571 ; 4.657 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 4.954 ; 5.071 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 3.838 ; 3.880 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 4.233 ; 4.280 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 3.838 ; 3.880 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 4.046 ; 4.094 ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -95.047  ; -0.223 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Division:inst|CLK_1s ; -0.448   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  Clock_Division:inst|CLK_ms ; -0.314   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  sys_clk                    ; -95.047  ; -0.223 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -223.602 ; -0.426 ; 0.0      ; 0.0     ; -55.045             ;
;  Clock_Division:inst|CLK_1s ; -1.667   ; 0.000  ; N/A      ; N/A     ; -5.948              ;
;  Clock_Division:inst|CLK_ms ; -0.330   ; 0.000  ; N/A      ; N/A     ; -4.461              ;
;  sys_clk                    ; -221.605 ; -0.426 ; N/A      ; N/A     ; -44.636             ;
+-----------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 11.820 ; 11.472 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 11.204 ; 10.873 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 10.862 ; 11.077 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 10.486 ; 10.255 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 10.568 ; 10.638 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 11.416 ; 11.158 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 10.932 ; 10.705 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 11.820 ; 11.472 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 9.356  ; 9.247  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 9.356  ; 9.247  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 8.529  ; 8.458  ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 9.089  ; 8.947  ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; LED8s[*]  ; Clock_Division:inst|CLK_1s ; 4.444 ; 4.476 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[0] ; Clock_Division:inst|CLK_1s ; 4.680 ; 4.758 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[1] ; Clock_Division:inst|CLK_1s ; 4.815 ; 4.669 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[2] ; Clock_Division:inst|CLK_1s ; 4.444 ; 4.476 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[3] ; Clock_Division:inst|CLK_1s ; 4.631 ; 4.565 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[4] ; Clock_Division:inst|CLK_1s ; 4.899 ; 4.936 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[5] ; Clock_Division:inst|CLK_1s ; 4.571 ; 4.657 ; Rise       ; Clock_Division:inst|CLK_1s ;
;  LED8s[6] ; Clock_Division:inst|CLK_1s ; 4.954 ; 5.071 ; Rise       ; Clock_Division:inst|CLK_1s ;
; SEL[*]    ; Clock_Division:inst|CLK_ms ; 3.838 ; 3.880 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[0]   ; Clock_Division:inst|CLK_ms ; 4.233 ; 4.280 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[1]   ; Clock_Division:inst|CLK_ms ; 3.838 ; 3.880 ; Rise       ; Clock_Division:inst|CLK_ms ;
;  SEL[2]   ; Clock_Division:inst|CLK_ms ; 4.046 ; 4.094 ; Rise       ; Clock_Division:inst|CLK_ms ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED8s[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED8s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEL[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED8s[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED8s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED8s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEL[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SEL[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SEL[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 15           ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 6            ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_1s ; sys_clk                    ; 1            ; 1        ; 0        ; 0        ;
; Clock_Division:inst|CLK_ms ; sys_clk                    ; 1            ; 1        ; 0        ; 0        ;
; sys_clk                    ; sys_clk                    ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; Clock_Division:inst|CLK_1s ; Clock_Division:inst|CLK_1s ; 15           ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_ms ; Clock_Division:inst|CLK_ms ; 6            ; 0        ; 0        ; 0        ;
; Clock_Division:inst|CLK_1s ; sys_clk                    ; 1            ; 1        ; 0        ; 0        ;
; Clock_Division:inst|CLK_ms ; sys_clk                    ; 1            ; 1        ; 0        ; 0        ;
; sys_clk                    ; sys_clk                    ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Mon May 16 17:19:49 2022
Info: Command: quartus_sta smg_display -c smg_display
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'smg_display.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name Clock_Division:inst|CLK_1s Clock_Division:inst|CLK_1s
    Info (332105): create_clock -period 1.000 -name Clock_Division:inst|CLK_ms Clock_Division:inst|CLK_ms
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -95.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -95.047            -221.605 sys_clk 
    Info (332119):    -0.448              -1.667 Clock_Division:inst|CLK_1s 
    Info (332119):    -0.314              -0.330 Clock_Division:inst|CLK_ms 
Info (332146): Worst-case hold slack is -0.062
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.062              -0.109 sys_clk 
    Info (332119):     0.452               0.000 Clock_Division:inst|CLK_1s 
    Info (332119):     0.452               0.000 Clock_Division:inst|CLK_ms 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 sys_clk 
    Info (332119):    -1.487              -5.948 Clock_Division:inst|CLK_1s 
    Info (332119):    -1.487              -4.461 Clock_Division:inst|CLK_ms 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -86.548
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -86.548            -201.221 sys_clk 
    Info (332119):    -0.343              -1.127 Clock_Division:inst|CLK_1s 
    Info (332119):    -0.182              -0.182 Clock_Division:inst|CLK_ms 
Info (332146): Worst-case hold slack is -0.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.025              -0.025 sys_clk 
    Info (332119):     0.401               0.000 Clock_Division:inst|CLK_1s 
    Info (332119):     0.402               0.000 Clock_Division:inst|CLK_ms 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.636 sys_clk 
    Info (332119):    -1.487              -5.948 Clock_Division:inst|CLK_1s 
    Info (332119):    -1.487              -4.461 Clock_Division:inst|CLK_ms 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -41.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -41.303             -82.802 sys_clk 
    Info (332119):     0.362               0.000 Clock_Division:inst|CLK_1s 
    Info (332119):     0.426               0.000 Clock_Division:inst|CLK_ms 
Info (332146): Worst-case hold slack is -0.223
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.223              -0.426 sys_clk 
    Info (332119):     0.186               0.000 Clock_Division:inst|CLK_1s 
    Info (332119):     0.186               0.000 Clock_Division:inst|CLK_ms 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.748 sys_clk 
    Info (332119):    -1.000              -4.000 Clock_Division:inst|CLK_1s 
    Info (332119):    -1.000              -3.000 Clock_Division:inst|CLK_ms 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4715 megabytes
    Info: Processing ended: Mon May 16 17:19:52 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


