## verilog 笔记
- 赋值语句必须在 assgin 后
- or(a, b, out) 和 assgin out = a|b 相同
- alawys 采用 reg 。assign 采用 wire
