Timing Analyzer report for Tagamotchi
Sun Feb 23 15:24:09 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Tagamotchi                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processors 3-12        ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 203.21 MHz ; 203.21 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.921 ; -156.211           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.431 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -85.239                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.921 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.448      ;
; -3.919 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.446      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.790      ;
; -3.876 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.403      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.814 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.728      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.771 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.685      ;
; -3.761 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.474     ; 4.288      ;
; -3.760 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.287      ;
; -3.759 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.286      ;
; -3.733 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.474     ; 4.260      ;
; -3.728 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.474     ; 4.255      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.717 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.631      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.714 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.628      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.592 ; spi_master:spi|clk_count[7]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.506      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
; -3.591 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.505      ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                               ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; spi_master:spi|active        ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.103      ; 0.746      ;
; 0.490 ; spi_master:spi|bit_count[4]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.784      ;
; 0.499 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.500 ; spi_master:spi|shift_reg[14] ; spi_master:spi|shift_reg[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; spi_master:spi|shift_reg[13] ; spi_master:spi|shift_reg[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.794      ;
; 0.501 ; spi_master:spi|shift_reg[9]  ; spi_master:spi|shift_reg[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.639 ; spi_master:spi|shift_reg[12] ; spi_master:spi|shift_reg[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.933      ;
; 0.641 ; spi_master:spi|shift_reg[8]  ; spi_master:spi|shift_reg[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.935      ;
; 0.642 ; spi_master:spi|shift_reg[10] ; spi_master:spi|shift_reg[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.936      ;
; 0.739 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.741 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[11] ; spi_master:spi|shift_reg[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|shift_reg[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.745 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.747 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.753 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.759 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.052      ;
; 0.761 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.065      ;
; 0.786 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.795 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.834 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.103      ; 1.149      ;
; 0.917 ; spi_master:spi|clk_count[15] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 1.745      ;
; 0.921 ; spi_master:spi|clk_count[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 1.749      ;
; 0.947 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.971 ; spi_master:spi|clk_count[14] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.616      ; 1.799      ;
; 0.979 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; -0.396     ; 0.795      ;
; 1.007 ; start                        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.586      ; 1.805      ;
; 1.041 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.325      ;
; 1.078 ; mem_index[2]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.804      ;
; 1.098 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.826      ;
; 1.107 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.111 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.837      ;
; 1.115 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; start                        ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.617      ; 1.945      ;
; 1.116 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[11] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.616      ; 1.945      ;
; 1.118 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.124 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; mem_index[3]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; mem_index[5]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; spi_master:spi|shift_reg[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.622      ; 1.962      ;
; 1.130 ; spi_master:spi|bit_count[4]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.618      ; 1.960      ;
; 1.133 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.472      ; 1.859      ;
; 1.133 ; mem_index[1]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.142 ; mem_index[1]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.162 ; spi_master:spi|clk_count[6]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 1.990      ;
; 1.162 ; spi_master:spi|clk_count[6]  ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 1.990      ;
; 1.171 ; state_send.00000000001       ; start                                                                                              ; clk          ; clk         ; 0.000        ; -0.433     ; 0.950      ;
; 1.175 ; spi_master:spi|clk_count[10] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 2.003      ;
; 1.175 ; spi_master:spi|clk_count[10] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.616      ; 2.003      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 218.82 MHz ; 218.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.570 ; -142.709          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -85.239                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.570 ; spi_master:spi|clk_count[15]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.496      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.517 ; spi_master:spi|clk_count[0]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.443      ;
; -3.502 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.416     ; 4.088      ;
; -3.500 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.416     ; 4.086      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.470 ; spi_master:spi|clk_count[3]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.396      ;
; -3.455 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.416     ; 4.041      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.414 ; spi_master:spi|clk_count[13]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.340      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.410 ; spi_master:spi|clk_count[12]                                                                       ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.336      ;
; -3.353 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.416     ; 3.939      ;
; -3.352 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.416     ; 3.938      ;
; -3.351 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.416     ; 3.937      ;
; -3.323 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.416     ; 3.909      ;
; -3.318 ; altsyncram:memory4CommandSend_rtl_0|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.416     ; 3.904      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.305 ; spi_master:spi|clk_count[5]                                                                        ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.231      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
; -3.303 ; spi_master:spi|clk_count[2]                                                                        ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.229      ;
+--------+----------------------------------------------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; spi_master:spi|active        ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.093      ; 0.669      ;
; 0.456 ; spi_master:spi|bit_count[4]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.469 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; spi_master:spi|shift_reg[14] ; spi_master:spi|shift_reg[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; spi_master:spi|shift_reg[13] ; spi_master:spi|shift_reg[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; spi_master:spi|shift_reg[9]  ; spi_master:spi|shift_reg[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.597 ; spi_master:spi|shift_reg[12] ; spi_master:spi|shift_reg[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.599 ; spi_master:spi|shift_reg[8]  ; spi_master:spi|shift_reg[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; spi_master:spi|shift_reg[10] ; spi_master:spi|shift_reg[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.687 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|shift_reg[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; spi_master:spi|shift_reg[11] ; spi_master:spi|shift_reg[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.694 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.698 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.702 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.970      ;
; 0.702 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.703 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.705 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.721 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.733 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.741 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.784 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.093      ; 1.072      ;
; 0.810 ; spi_master:spi|clk_count[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.583      ;
; 0.810 ; spi_master:spi|clk_count[15] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.583      ;
; 0.855 ; spi_master:spi|clk_count[14] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.578      ; 1.628      ;
; 0.866 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.134      ;
; 0.892 ; start                        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.551      ; 1.638      ;
; 0.922 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; -0.379     ; 0.738      ;
; 0.928 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.066      ; 1.189      ;
; 0.967 ; start                        ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.578      ; 1.740      ;
; 0.979 ; spi_master:spi|shift_reg[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.581      ; 1.755      ;
; 0.984 ; spi_master:spi|bit_count[4]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.579      ; 1.758      ;
; 1.010 ; mem_index[2]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.656      ;
; 1.014 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.019 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.021 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.025 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; spi_master:spi|clk_count[11] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.031 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.035 ; spi_master:spi|clk_count[10] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.808      ;
; 1.035 ; spi_master:spi|clk_count[10] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.808      ;
; 1.036 ; mem_index[1]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.036 ; mem_index[5]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.037 ; mem_index[3]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.684      ;
; 1.041 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.043 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.050 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.696      ;
; 1.051 ; mem_index[1]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.319      ;
; 1.054 ; spi_master:spi|clk_count[6]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.827      ;
; 1.054 ; spi_master:spi|clk_count[6]  ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.578      ; 1.827      ;
; 1.070 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.416      ; 1.716      ;
; 1.093 ; state_send.00000000001       ; start                                                                                              ; clk          ; clk         ; 0.000        ; -0.413     ; 0.875      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.058 ; -34.786           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -59.712                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.058 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.003      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; spi_master:spi|clk_count[15] ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.049 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.994      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.010 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.955      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.904      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.956 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.901      ;
; -0.945 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.890      ;
; -0.945 ; spi_master:spi|clk_count[7]  ; spi_master:spi|shift_reg[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.890      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; spi_master:spi|mosi          ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master:spi|active        ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master:spi|sclk          ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.192 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; spi_master:spi|shift_reg[14] ; spi_master:spi|shift_reg[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; spi_master:spi|shift_reg[13] ; spi_master:spi|shift_reg[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; spi_master:spi|shift_reg[9]  ; spi_master:spi|shift_reg[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.197 ; spi_master:spi|bit_count[4]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.251 ; spi_master:spi|shift_reg[12] ; spi_master:spi|shift_reg[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.253 ; spi_master:spi|shift_reg[8]  ; spi_master:spi|shift_reg[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; spi_master:spi|shift_reg[10] ; spi_master:spi|shift_reg[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.293 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; spi_master:spi|shift_reg[7]  ; spi_master:spi|shift_reg[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; spi_master:spi|shift_reg[11] ; spi_master:spi|shift_reg[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; mem_index[5]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; mem_index[2]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; mem_index[3]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; mem_index[6]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; mem_index[4]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; mem_index[7]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.317 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; mem_index[1]                 ; mem_index[1]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.342 ; spi_master:spi|active        ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.471      ;
; 0.366 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.379 ; spi_master:spi|clk_count[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.711      ;
; 0.380 ; spi_master:spi|clk_count[15] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.712      ;
; 0.381 ; spi_master:spi|clk_count[14] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.248      ; 0.713      ;
; 0.387 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]                                                                        ; clk          ; clk         ; 0.000        ; -0.157     ; 0.314      ;
; 0.417 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.539      ;
; 0.420 ; start                        ; spi_master:spi|shift_reg[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.242      ; 0.746      ;
; 0.428 ; mem_index[2]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.748      ;
; 0.434 ; mem_index[4]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.754      ;
; 0.440 ; mem_index[3]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.760      ;
; 0.442 ; spi_master:spi|bit_count[4]  ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.250      ; 0.776      ;
; 0.445 ; start                        ; spi_master:spi|shift_reg[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.249      ; 0.778      ;
; 0.446 ; mem_index[7]                 ; altsyncram:memory4CommandSend_rtl_1|altsyncram_4m81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.766      ;
; 0.446 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.453 ; mem_index[2]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; mem_index[6]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; spi_master:spi|clk_count[11] ; spi_master:spi|active                                                                              ; clk          ; clk         ; 0.000        ; 0.248      ; 0.785      ;
; 0.454 ; mem_index[4]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; spi_master:spi|shift_reg[15] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.254      ; 0.794      ;
; 0.457 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; mem_index[5]                 ; mem_index[6]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; mem_index[3]                 ; mem_index[4]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; mem_index[5]                 ; mem_index[7]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; mem_index[3]                 ; mem_index[5]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; mem_index[1]                 ; mem_index[2]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12]                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; state_send.00000000001       ; start                                                                                              ; clk          ; clk         ; 0.000        ; -0.167     ; 0.388      ;
; 0.471 ; mem_index[1]                 ; mem_index[3]                                                                                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.484 ; spi_master:spi|clk_count[10] ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.816      ;
; 0.485 ; spi_master:spi|clk_count[10] ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.817      ;
; 0.487 ; spi_master:spi|clk_count[6]  ; spi_master:spi|mosi                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.819      ;
; 0.488 ; spi_master:spi|clk_count[6]  ; spi_master:spi|sclk                                                                                ; clk          ; clk         ; 0.000        ; 0.248      ; 0.820      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.921   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -3.921   ; 0.178 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -156.211 ; 0.0   ; 0.0      ; 0.0     ; -85.239             ;
;  clk             ; -156.211 ; 0.000 ; N/A      ; N/A     ; -85.239             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1285     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1285     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Feb 23 15:24:07 2025
Info: Command: quartus_sta Tagamotchi -c Tagamotchi
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Tagamotchi.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.921
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.921            -156.211 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -85.239 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.570
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.570            -142.709 clk 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -85.239 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.058             -34.786 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.712 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4825 megabytes
    Info: Processing ended: Sun Feb 23 15:24:09 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


