module registers (Read1, Read2, WriteReg, WriteData, RegWrite, Data1, Data2, clock);
	input [4:0] Read1, Read2, WriteReg; // os n√∫meros dos registradores para leitura e escrita
	input [31:0] WriteData; // dados para escrever
	input RegWrite, // O controle de escrita
	clock; // o clock para acionar a escrita
	output [31:0] Data1, Data2; // os valores dos registradores lidos
	reg [31:0] RF [31:0]; // 32 registradores cada um com 32 bits
	assign Data1 = RF[Read1];
	assign Data2 = RF[Read2];
	always begin
	// escreve no registrador o novo valor se Regwrite for alto
	@(posedge clock) if (RegWrite) RF[WriteReg] <= WriteData;
	end
endmodule 