void F_1 ( T_1 * V_1 , const T_2 * V_2 )
{
register T_1 V_3 , V_4 ;
register const T_1 * V_5 , * V_6 ;
V_5 = V_2 -> V_7 ;
V_6 = & ( V_2 -> V_8 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_3 ^= V_5 [ 0 ] ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 1 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 2 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 3 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 4 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 5 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 6 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 7 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 8 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 9 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 10 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 11 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 12 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 13 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 14 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 15 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 16 ] ) ;
# if V_9 == 20
F_2 ( V_4 , V_3 , V_6 , V_5 [ 17 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 18 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 19 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 20 ] ) ;
# endif
V_4 ^= V_5 [ V_9 + 1 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffU ;
V_1 [ 0 ] = V_4 & 0xffffffffU ;
}
void F_3 ( T_1 * V_1 , const T_2 * V_2 )
{
register T_1 V_3 , V_4 ;
register const T_1 * V_5 , * V_6 ;
V_5 = V_2 -> V_7 ;
V_6 = & ( V_2 -> V_8 [ 0 ] ) ;
V_3 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_3 ^= V_5 [ V_9 + 1 ] ;
# if V_9 == 20
F_2 ( V_4 , V_3 , V_6 , V_5 [ 20 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 19 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 18 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 17 ] ) ;
# endif
F_2 ( V_4 , V_3 , V_6 , V_5 [ 16 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 15 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 14 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 13 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 12 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 11 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 10 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 9 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 8 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 7 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 6 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 5 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 4 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 3 ] ) ;
F_2 ( V_4 , V_3 , V_6 , V_5 [ 2 ] ) ;
F_2 ( V_3 , V_4 , V_6 , V_5 [ 1 ] ) ;
V_4 ^= V_5 [ 0 ] ;
V_1 [ 1 ] = V_3 & 0xffffffffU ;
V_1 [ 0 ] = V_4 & 0xffffffffU ;
}
void F_4 ( const unsigned char * V_10 , unsigned char * V_11 , long V_12 ,
const T_2 * V_13 , unsigned char * V_14 , int V_15 )
{
register T_1 V_16 , V_17 ;
register T_1 V_18 , V_19 , V_20 , V_21 ;
register long V_3 = V_12 ;
T_1 V_22 [ 2 ] ;
if ( V_15 ) {
F_5 ( V_14 , V_18 ) ;
F_5 ( V_14 , V_19 ) ;
V_14 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 ) {
F_5 ( V_10 , V_16 ) ;
F_5 ( V_10 , V_17 ) ;
V_16 ^= V_18 ;
V_17 ^= V_19 ;
V_22 [ 0 ] = V_16 ;
V_22 [ 1 ] = V_17 ;
F_1 ( V_22 , V_13 ) ;
V_18 = V_22 [ 0 ] ;
V_19 = V_22 [ 1 ] ;
F_6 ( V_18 , V_11 ) ;
F_6 ( V_19 , V_11 ) ;
}
if ( V_3 != - 8 ) {
F_7 ( V_10 , V_16 , V_17 , V_3 + 8 ) ;
V_16 ^= V_18 ;
V_17 ^= V_19 ;
V_22 [ 0 ] = V_16 ;
V_22 [ 1 ] = V_17 ;
F_1 ( V_22 , V_13 ) ;
V_18 = V_22 [ 0 ] ;
V_19 = V_22 [ 1 ] ;
F_6 ( V_18 , V_11 ) ;
F_6 ( V_19 , V_11 ) ;
}
F_6 ( V_18 , V_14 ) ;
F_6 ( V_19 , V_14 ) ;
} else {
F_5 ( V_14 , V_20 ) ;
F_5 ( V_14 , V_21 ) ;
V_14 -= 8 ;
for ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 ) {
F_5 ( V_10 , V_16 ) ;
F_5 ( V_10 , V_17 ) ;
V_22 [ 0 ] = V_16 ;
V_22 [ 1 ] = V_17 ;
F_3 ( V_22 , V_13 ) ;
V_18 = V_22 [ 0 ] ^ V_20 ;
V_19 = V_22 [ 1 ] ^ V_21 ;
F_6 ( V_18 , V_11 ) ;
F_6 ( V_19 , V_11 ) ;
V_20 = V_16 ;
V_21 = V_17 ;
}
if ( V_3 != - 8 ) {
F_5 ( V_10 , V_16 ) ;
F_5 ( V_10 , V_17 ) ;
V_22 [ 0 ] = V_16 ;
V_22 [ 1 ] = V_17 ;
F_3 ( V_22 , V_13 ) ;
V_18 = V_22 [ 0 ] ^ V_20 ;
V_19 = V_22 [ 1 ] ^ V_21 ;
F_8 ( V_18 , V_19 , V_11 , V_3 + 8 ) ;
V_20 = V_16 ;
V_21 = V_17 ;
}
F_6 ( V_20 , V_14 ) ;
F_6 ( V_21 , V_14 ) ;
}
V_16 = V_17 = V_18 = V_19 = V_20 = V_21 = 0 ;
V_22 [ 0 ] = V_22 [ 1 ] = 0 ;
}
