Vivado Simulator 2018.1
Copyright 1986-1999, 2001-2017 Xilinx, Inc. All Rights Reserved.
Running: C:/Xilinx/Vivado/2018.1/bin/unwrapped/win64.o/xelab.exe -wto 416afcd8620345ddb16b47e7e73e7ee5 --incr --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L secureip --snapshot main_tb_func_synth xil_defaultlib.main_tb xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.IBUFDS
Compiling module unisims_ver.BUFG
Compiling module unisims_ver.OBUF
Compiling module unisims_ver.FDCE_default
Compiling module unisims_ver.x_lut1_mux2
Compiling module unisims_ver.LUT1
Compiling module unisims_ver.x_lut3_mux8
Compiling module unisims_ver.LUT3
Compiling module unisims_ver.FDRE_default
Compiling module xil_defaultlib.divide_clk
Compiling module unisims_ver.PLLE2_ADV(CLKFBOUT_MULT=6,CLKIN1...
Compiling module xil_defaultlib.clk_wiz_0_clk_wiz_0_clk_wiz
Compiling module xil_defaultlib.clk_wiz_0
Compiling module unisims_ver.GND
Compiling module unisims_ver.x_lut2_mux4
Compiling module unisims_ver.LUT2
Compiling module unisims_ver.CARRY4
Compiling module unisims_ver.LUT4
Compiling module unisims_ver.SRL16E_default
Compiling module xil_defaultlib.mult_gen_0_luts
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14_viv
Compiling module xil_defaultlib.mult_gen_0_mult_gen_v12_0_14
Compiling module xil_defaultlib.mult_gen_0
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module unisims_ver.FDRE(INIT=1'b1)
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_leg...
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12_viv
Compiling module xil_defaultlib.c_addsub_0_c_addsub_v12_0_12
Compiling module xil_defaultlib.c_addsub_0
Compiling module xil_defaultlib.stage1
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_reg_fd_v12_0_5_viv_...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_lut...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_fab...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_leg...
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12_viv
Compiling module xil_defaultlib.c_addsub_1_c_addsub_v12_0_12
Compiling module xil_defaultlib.c_addsub_1
Compiling module xil_defaultlib.stage2
Compiling module xil_defaultlib.stage3
Compiling module xil_defaultlib.main
Compiling module xil_defaultlib.main_tb
Compiling module xil_defaultlib.glbl
Built simulation snapshot main_tb_func_synth
