{"patent_id": "10-2021-0107495", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0025229", "출원번호": "10-2021-0107495", "발명의 명칭": "디스플레이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "이동섭"}}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,기판;상기 기판 상에 배치되며, 상호 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함하는 제1 유기 발광층을 포함하는 제1 화소 및 제2 유기 발광층을 포함하는 제2 화소를 포함하는 복수의 화소들;상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 화소 정의막;상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이의 상기 화소 정의막과 제1 방향으로 중첩하도록상기 화소 정의막 상에 위치하는 제1 차광 부재; 및상기 제1 차광 부재와 상기 제1 방향으로 중첩하고, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층사이에 위치하는 상기 화소 정의막의 적어도 일부 및 상기 제1 차광 부재 사이에 위치하는 불투명 부재를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에서,교차하는 복수의 단위 패턴들을 포함하는 제1 터치 패턴층;상기 제1 터치 패턴층 상에 위치하는 절연층; 및 상기 절연층 상에 위치하며, 교차하는 복수의 단위 패턴들을 포함하는 제2 터치 패턴층;을 더 포함하고,상기 제2 터치 패턴층은 상기 불투명 부재를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에서,상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부는 상기 제1 차광 부재와 상기 제1 방향으로중첩하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3 항에서, 상기 제1 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부는 상기 제1 차광 부재 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부와 상기 제1 방향으로 중첩하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에서,제1 터치 패턴층의 상기 복수의 단위 패턴선들 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들은 상기제1 유기 발광층 및 상기 제2 유기 발광층과 상기 제1 방향으로 비중첩(non-overlap)하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제3 항에서,상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 상기 제1 화소의 상기 제1 서브 유기 발광층과 인접하는2개의 단위 패턴선들 사이의 거리는 상기 제2 화소의 상기 제2 유기 발광층과 인접하는 2개의 단위 패턴선들 사이의 거리보다 작은, 전자 장치.공개특허 10-2023-0025229-3-청구항 7 제3 항에서,제1 터치 신호를 전달하며, 제1 터치 셀 및 일 방향을 따라 인접하는 상기 제1 터치 셀들을 연결하는 제1 연결부재들을 포함하는 제1 터치 전극; 및제2 터치 신호를 전달하며, 제2 터치 셀 및 일 방향을 따라 인접하는 상기 제2 터치 셀들을 연결하는 제2 연결부재들을 포함하는 제2 터치 전극을 더 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7 항에서,상기 제1 터치 패턴층은 상기 제1 터치 셀들, 상기 제1 연결 부재들 및 상기 제2 터치 셀들을 포함하고,상기 제2 터치 패턴층은 상기 제2 연결 부재들을 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에서.상기 제2 터치 패턴층은 상기 제2 연결 부재와 이격되고 플로팅(floating)된 차광 패턴을 더 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9 항에서,상기 제1 차광 부재 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부와 상기 제1 방향으로 중첩하는 제2 차광 부재를 더 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1 항에서,상기 제1 차광 부재 및 상기 불투명 부재와 상기 제1 방향으로 중첩하는 제3 차광 부재를 더 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1 항에서,상기 제1 차광 부재의 폭은 상기 불투명 부재의 폭보다 작은, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에서,컬러필터를 더 포함하고,상기 불투명 부재는 상기 제1 유기 발광층과 상기 제1 방향으로 정렬되는 개구부를 포함하고,상기 컬러필터의 적어도 일부는 상기 불투명 부재의 상기 개구부에 위치하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "전자 장치에 있어서,디스플레이를 포함하고, 상기 디스플레이는,동일한 데이터 전압 및 게이트 신호에 기반하여 구동되는 상호 이격된 적어도 2개의 발광 영역들을 포함하는 제1 화소;공개특허 10-2023-0025229-4-상기 제1 화소의 상기 발광 영역들을 둘러싸도록 상기 제1 화소 상에 위치하며, 상기 제1 화소의 상기 발광 영역들과 정렬되는 복수의 오프닝을 포함하는 제1 차광 부재; 및상기 제1 차광 부재와 제1 방향으로 중첩하는 불투명 부재를 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14 항에서,상기 불투명 부재는 터치 신호를 전달하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14 항에서,상기 디스플레이는 터치 신호를 전달하는 터치 패턴층을 더 포함하고,상기 불투명 부재는 상기 터치 패턴층과 동일한 층에 위치하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제14 항에서,상기 디스플레이는 상기 불투명 부재와 상기 제1 차광 부재 사이에 위치하는 광학층을 더 포함하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제14 항에서,상기 디스플레이는 상기 제1 차광 부재와 상기 제1 방향으로 중첩하는 제2 차광 부재를 더 포함하는, 전자장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제14 항에서,상기 제1 차광 부재의 폭은 상기 불투명 부재의 폭보다 작은, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제14 항에서,상기 제1 차광 부재의 가장자리는 상기 불투명 부재의 가장자리와 일치하는, 전자 장치."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 전자 장치는, 기판, 상기 기판 상에 배치되며, 상호 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함하는 제1 유기 발광층을 포함하는 제1 화소 및 제2 유기 발광층을 포함하는 제2 화소를 포함하는 복수의 화소들, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 화 소 정의막, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이의 상기 화소 정의막과 제1 방향으로 중첩하도록 상기 화소 정의막 상에 위치하는 제1 차광 부재, 및 상기 제1 차광 부재와 상기 제1 방향으로 중첩하 고, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 상기 화소 정의막의 적어도 일부 및 상기 제1 차광 부재 사이에 위치하는 불투명 부재를 포함할 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 문서에서 개시되는 실시 예들은, 디스플레이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스마트폰, 태블릿 PC 및 웨어러블 디바이스와 같이 다양한 기능을 가지는 전자 장치의 보급이 확대되고 있다. 이러한 전자 장치는 시각적 정보를 출력하기 위한 디스플레이를 포함할 수 있다. 디스플레이는 복수의 화소들을 이용하여 화면을 표시할 수 있다. 사용자가 전자 장치를 사용시에, 전자 장치의 화면은 사용자뿐만 아니라 사용 자 주변의 타인에 의해서도 쉽게 시인될 수 있다. 그 결과, 사용자의 의도와 관계없이 사용자가 공개하고 싶지 않은 정보가 타인에게 노출될 수 있다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "다양한 실시예들은 사용자에 의해 화면 시야각이 선택적으로 조절될 수 있는 전자 장치를 제공하기 위한 것이다. 또한, 다양한 실시예들은 저각도로 진행하는 광에 의한 빛샘이 방지되어, 사용자 선택에 따라 화면 시야각을 효 과적으로 제한할 수 있는 전자 장치를 제공하기 위한 것이다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 전자 장치는, 기판, 상기 기판 상에 배치되며, 상호 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함하는 제1 유기 발광층을 포함하는 제1 화소 및 제2 유기 발광층을 포함하는 제2 화소를 포함하는 복수의 화소들, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 화 소 정의막, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이의 상기 화소 정의막과 제1 방향으로 중첩하도록 상기 화소 정의막 상에 위치하는 제1 차광 부재, 및 상기 제1 차광 부재와 상기 제1 방향으로 중첩 하고, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 상기 화소 정의막의 적어도 일부 및 상기 제1 차광 부재 사이에 위치하는 불투명 부재를 포함할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 디스플레이를 포함하고, 상기 디스플레이는, 동일한 데이터 전압 및 게이트 신호에 기반하여 구동되는 상호 이격된 적어도 2개의 발광 영역들을 포함하는 제1 화소, 상기 제1 화소 의 상기 발광 영역들을 둘러싸도록 상기 제1 화소 상에 위치하며, 상기 제1 화소의 상기 발광 영역들과 정렬되 는 복수의 오프닝을 포함하는 제1 차광 부재, 및 상기 제1 차광 부재와 제1 방향으로 중첩하는 불투명 부재를 포함할 수 있다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 문서에 개시되는 실시 예들에 따르면, 전자 장치는 사용자에 의해 화면 시야각이 선택적으로 조절될 수 있다. 또한, 본 문서에 개시되는 실시 예들에 따르면, 전자 장치는 저각도로 진행하는 광에 의한 빛샘이 방지되어, 사 용자 선택에 따라 화면 시야각을 효과적으로 제한할 수 있다. 이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다."}
{"patent_id": "10-2021-0107495", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형 태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/ 또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전 자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈 , 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연 결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입 자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구 성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어 떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다.메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외 부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가 적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상 기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전 자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용 한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다. 도 2를 참조하면, 디스플레이 모듈 는 디스플레이, 및 이를 제어하기 위한 디스플레이 드라이버 IC(DDI)를 포함할 수 있다. DDI는 인터페이스 모듈, 메모리(예: 버퍼 메모리), 이미지 처리 모듈, 또는 맵핑 모듈 을 포함할 수 있다. DDI은, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈을 통해 전자 장치 101의 다른 구성요소 로부터 수신할 수 있다. 예를 들면, 일실시예에 따르면, 영상 정보는 프로세서(예: 메인 프로세서(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로 세서(예: 그래픽 처리 장치)로부터 수신될 수 있다. DDI는 터치 회로 또는 센서 모듈 등과 상기 인터페이스 모듈을 통하여 커뮤니케이션할 수 있다. 또한, DDI는 상기 수신된 영상 정보 중 적 어도 일부를 메모리에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이의 특성에 적어도 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈은 이미지 처리 모듈 를 통해 전처리 또는 후처리된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 또는 pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동 됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이를 통 해 표시될 수 있다. 일실시예에 따르면, 디스플레이 모듈는 터치 회로를 더 포함할 수 있다. 터치 회로는 터치 센서 및 이를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 터치 센서 IC는, 예를 들면, 디스플레 이의 특정 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이의 특정 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터 치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서 에 제공할 수 있다. 일실시예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 드라이버 IC, 또 는 디스플레이의 일부로, 또는 디스플레이 모듈의 외부에 배치된 다른 구성요소(예: 보조 프로세서 )의 일부로 포함될 수 있다. 일실시예에 따르면, 디스플레이 모듈는 센서 모듈의 적어도 하나의 센서(예: 지문 센서, 홍채 센서, 압력 센서 또는 조도 센서), 또는 이에 대한 제어 회로를 더 포함할 수 있다. 이 경우, 상기 적어도 하나의 센 서 또는 이에 대한 제어 회로는 디스플레이 모듈의 일부(예: 디스플레이 또는 DDI) 또는 터치 회로의 일부에 임베디드될 수 있다. 예를 들면, 디스플레이 모듈에 임베디드된 센서 모듈이 생 체 센서(예: 지문 센서)를 포함할 경우, 상기 생체 센서는 디스플레이의 일부 영역을 통해 터치 입력과 연 관된 생체 정보(예: 지문 이미지)를 획득할 수 있다. 다른 예를 들면, 디스플레이 모듈에 임베디드된 센서 모듈이 압력 센서를 포함할 경우, 상기 압력 센서는 디스플레이의 일부 또는 전체 영역을 통해 터치 입력과 연관된 압력 정보를 획득할 수 있다. 일실시예에 따르면, 터치 센서 또는 센서 모듈은 디스플 레이의 픽셀 레이어의 픽셀들 사이에, 또는 상기 픽셀 레이어의 위에 또는 아래에 배치될 수 있다. 이하, 도 3 및 도 4를 참조하여, 일 실시예에 따른 전자 장치의 디스플레이에 포함되는 일부 구성들에 대해 설 명한다. 도 3은 일 실시예에 따른 디스플레이에 포함되는 복수의 화소들을 나타내는 도면이다. 도 4는 일 실시 예에 따른 디스플레이에 포함되는 일부 구성들을 나타내는 도면이다. 도 3 및 도 4를 참조하면, 일 실시예에 따른 전자 장치에 포함되는 디스플레이는 제1 화소 그룹들(PXG1) 또는 제2 화소 그룹들(PXG2)에 포함되는 복수의 화소(PX1, PX2) 및 차광 부재를 포함할 수 있다. 화소(PX1, PX2)는 이미지를 표시하는 최소 단위일 수 있다. 하나의 화소(PX1, PX2)는 데이터 전압을 전달하는 데이터선 및 게이트 신호를 전달하는 게이트선에 전기적으로 연결되어 지정된 색(예: 삼원색 중 어느 하나의 색)을 나타내는 파장의 광을 방출할 수 있다. 일 실시 예에서, 제1 화소 그룹(PXG1)은 적어도 하나의 제1 타입의 화소(PX1)를 포함할 수 있다. 제1 화소 그룹 (PXG1)의 적어도 하나의 제1 타입의 화소(PX1)는 RGBG 펜타일(pentile) 구조로 배치될 수 있다. 예를 들어, 제1 화소 그룹(PXG1)은 제1 타입의 적색 화소(PX1_R), 제1 타입의 녹색 화소들(PX1_G1, PX1_G2) 및 제1 타입의 청 색 화소(PX1_B)를 포함할 수 있다. 제1 화소 그룹(PXG1)은 제1 타입의 적색 화소(PX1_R), 제1 타입의 녹색 화소 들(PX1_G1, PX1_G2) 및 제1 타입의 청색 화소(PX1_B)를 통해 방출되는 적색 광, 녹색 광 및 청색 광을 이용하여 다양한 색상을 구현할 수 있다. 일 실시 예에서, 제1 타입의 화소들(PX1) 각각은 분할된 적어도 2개의 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 포함할 수 있다. 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)은 유기 발광층(예: 도 10의 제1 유기 발광층 (1041, 1042) 및 제2 유기 발광층)이 위치하여 광이 방출되는 영역일 수 있다. 일 실시 예에서, 제1 타입의 적색 화소(PX1_R)는 상호 이격된 복수의 적색 발광 영역들(R11, R12, R13, R14)을 포함할 수 있다. 하나의 제1 타입의 적색 화소(PX1_R)에 포함되는 복수의 적색 발광 영역들(R11, R12, R13, R14)은 동일한 데이터 전압 및 게이트 신호에 기반하여 광을 방출할 수 있다. 예를 들어, 하나의 제1 타입의 적 색 화소(PX1_R)에 포함되는 복수의 적색 발광 영역들(R11, R12, R13, R14)은 동일한 화소 전극과 중첩할 수 있 다. 복수의 적색 발광 영역들(R11, R12, R13, R14)의 수 및 배치는 도 3 및 도 4에 도시된 바로 한정되지 않는 다. 일 실시 예에서, 제1 타입의 녹색 화소들(PX1_G1, PX1_G2) 각각은 상호 이격된 복수의 녹색 발광 영역들(G11, G12, G13, G14, G15, G16, G17, G18)을 포함할 수 있다. 하나의 제1 타입의 녹색 화소(PX1_G1)에 포함되는 복 수의 녹색 발광 영역들(G11, G12, G13, G14)은 동일한 데이터 전압 및 게이트 신호에 기반하여 광을 방출할 수 있다. 예를 들어, 하나의 제1 타입의 녹색 화소(PX1_G1)에 포함되는 복수의 녹색 발광 영역들(G11, G12, G13, G14)은 동일한 화소 전극과 중첩할 수 있다. 다른 하나의 제1 타입의 녹색 화소(PX1_G2)에 포함되는 복수의 녹 색 발광 영역들(G15, G16, G17, G18)은 동일한 데이터 전압 및 게이트 신호에 기반하여 광을 방출할 수 있다. 예를 들어, 다른 하나의 제1 타입의 녹색 화소(PX1_G2)에 포함되는 복수의 녹색 발광 영역들(G15, G16, G17, G18)은 동일한 화소 전극과 중첩할 수 있다. 복수의 녹색 발광 영역들(G11, G12, G13, G14, G15, G16, G17, G18)의 수 및 배치는 도 3 및 도 4에 도시된 바로 한정되지 않는다. 도 3 및 도 4에서 2 개의 제1 타입의 녹색 화소들(PX1_G1, PX1_G2)을 포함하는 것으로 도시하였으나, 실시예에 따라서는 제1 화소 그룹(PXG1)은 하나의 제 1 타입의 녹색 화소를 포함할 수도 있다. 일 실시 예에서, 제1 타입의 청색 화소(PX1_B)는 상호 이격된 복수의 청색 발광 영역들(B11, B12, B13, B14)을 포함할 수 있다. 하나의 제1 타입의 청색 화소(PX1_B)에 포함되는 복수의 청색 발광 영역들(B11, B12, B13, B14)은 동일한 데이터 전압 및 게이트 신호에 기반하여 광을 방출할 수 있다. 예를 들어, 하나의 제1 타입의 청 색 화소(PX1_B)에 포함되는 복수의 청색 발광 영역들(B11, B12, B13, B14)은 동일한 화소 전극과 중첩할 수 있 다. 복수의 청색 발광 영역들(B11, B12, B13, B14)의 수 및 배치는 도 3 및 도 4에 도시된 바로 한정되지 않는 다. 실시예에 따라서는, 제1 타입의 화소(PX1)는 분할된 2 이상의 발광 영역들을 포함하지 않고, 분할되지 않은 하 나의 발광 영역을 포함할 수도 있으며, 이 경우 후술하는 차광 부재를 이용하여 시야각이 제한될 수 있다. 일 실시 예에서, 제2 화소 그룹(PXG2)은 적어도 하나의 제2 타입의 화소(PX2)를 포함할 수 있다. 제2 화소 그룹 (PXG2)의 적어도 하나의 제2 타입의 화소(PX2)는 RGBG 펜타일(pentile) 구조로 배치될 수 있다. 예를 들어, 제2 화소 그룹(PXG2)은 제2 타입의 적색 화소(PX2_R), 제2 타입의 녹색 화소들(PX2_G1, PX2_G2) 및 제2 타입의 청 색 화소(PX2_B)를 포함할 수 있다. 제2 화소 그룹(PXG2)은 제2 타입의 적색 화소(PX2_R), 제2 타입의 녹색 화소 들(PX2_G1, PX2_G2) 및 제2 타입의 청색 화소(PX2_B)를 통해 방출되는 적색 광, 녹색 광 및 청색 광을 이용하여 다양한 색상을 구현할 수 있다. 제2 타입의 적색 화소(PX2_R)는 분할되지 않은 하나의 적색 발광 영역(R2)을 포 함할 수 있다. 제2 타입의 녹색 화소들(PX2_G1, PX2_G2) 각각은 분할되지 않은 하나의 녹색 발광 영역 (G21, G22)을 포함할 수 있다. 제2 타입의 청색 화소(PX2_B)는 분할되지 않은 하나의 청색 발광 영역(B2)을 포함할 수 있다.일 실시 예에서, 제1 화소 그룹(PXG1) 및 제2 화소 그룹(PXG2)은 교번하여 배치될 수 있다. 일 실시예에 따른 디스플레이는 일반 모드로 동작시 제1 화소 그룹들(PXG1) 및 제2 화소 그룹들(PXG2)을 모두 이용하여 이미지를 표시할 수 있다. 일 실시예에 따른 디스플레이는 시야각 제한 모드(예: 프라이빗(private) 모드)로 동작시 제2 화소 그룹들(PXG2)을 오프(off)하고 제1 화소 그룹들(PXG1)만을 이용하여 이미지를 표시할 수 있다. 시야각 제 한 모드에서의 시야각은 일반 모드에서의 시야각보다 작을 수 있다. 시야각은 정면을 기준으로 정상적인 화면이 시인되는 최대한의 측면 각도를 의미할 수 있다. 도 3 및 도 4는 제1 화소 그룹들(PXG1) 및 제2 화소 그룹들 (PXG2)의 배치의 일 예시를 나타내며, 제1 화소 그룹들(PXG1) 및 제2 화소 그룹들(PXG2)의 배치는 도 3 및 도 4 에 도시한 바에 한정되지 않는다. 일 실시 예에서, 차광 부재는 제1 화소 영역(PXA1)에 위치할 수 있다. 제1 화소 영역(PXA1)은 제1 화소 그 룹(PXG1)이 위치하는 영역일 수 있다. 제1 화소 영역(PXA1)은 제1 타입의 화소들(PX1)의 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14) 및 주변 영역을 포함할 수 있다. 차 광 부재는 제2 화소 영역(PXA2)에는 위치하지 않을 수 있다. 제2 화소 영역(PXA2)은 제2 화소 그룹(PXG2) 이 위치하는 영역일 수 있다. 제2 화소 영역(PXA2)은 제2 타입의 화소들(PX2)의 발광 영역(R2, G21, G22, B2) 및 주변 영역을 포함할 수 있다. 일 실시 예에서, 차광 부재는 복수의 오프닝을 포함할 수 있다. 차광 부재의 복수의 오프닝 은 제1 화소 그룹들(PXG1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)과 정렬될 수 있다. 차광 부재는 제1 화소 그룹들(PXG1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)과 비중첩(non-overlap)할 수 있다. 차광 부재는 제1 화소 그룹들(PXG1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 둘러싸도록 제1 화소 그룹들(PXG1) 상에 위치하여, 제1 화소 그룹들(PXG1)의 제1 타입의 화소(PX1)의 시야각을 지정된 범위 내로 제한할 수 있다. 차광 부재는 제2 화소 그룹들(PXG2) 의 발광 영역(R2, G21, G22, B2)들의 주변 영역과는 비중첩할 수 있다. 도시된 바와 달리, 제1 타입의 화소들(PX1) 각각이 분할된 발광 영역을 포함하지 않고 하나의 발광 영역을 포함 하는 경우, 차광 부재는 제1 타입의 화소들(PX1) 각각의 분할되지 않은 발광 영역을 둘러싸도록 제1 타입 의 화소들(PX1) 상에 위치할 수 있다. 일 실시예에 따라 도 3 및 도 4에서는 제1 타입의 화소들(PX1)이 각각 4개의 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 갖는 것으로 도시하였으나, 실시예에 따라서 제1 타입의 화소들(PX1) 각각은 2개의 발광 영역을 갖거나 다양한 형태의 및 개수의 발광 영역을 가질 수 있다. 또한, 제1 타입의 화소들 각각(PX1_R, PX1_G1, PX1_G2, PX1_B)은 제2 타입의 화소들 각각(PX2_R, PX2_G1, PX2_G2, PX2_B)과 형상 및/또는 크기가 다를 수 있고, 예를 들어 제1 타입의 청색 화소(PX1_B)의 청색 발광 영 역들(B11, B12, B13, B14) 각각의 면적은, 화소의 수명을 높이기 위해, 제2 타입의 청색 화소(PX2_B)의 청색 발 광 영역(B2)의 면적의 1/4크기 보다 더 클 수 있다. 이하, 도 5를 참조하여, 일 실시예에 따른 디스플레이에 포함되는 터치 감지층에 대해 설명한다. 도 5는 일 실시예에 따른 디스플레이에 포함되는 터치 감지층의 개략적인 평면도이다. 터치 감지층은 복수의 제1 터치 전극, 복수의 제2 터치 전극 및 복수의 배선을 포함할 수 있다. 일 실시 예에서, 제1 터치 전극은 마름모 형상을 가지는 복수의 제1 터치 셀 및 x 방향을 따라 인접 하는 제1 터치 셀들을 연결하는 복수의 제1 연결 부재를 포함할 수 있다. 제1 터치 전극은 제1 터치 신호(예: Tx 신호)가 전달되는 Tx 터치 전극(transmitter touch electrode)일 수 있다. 제1 터치 셀(51 1)은 마름모 형상인 것으로 설명하였으나, 제1 터치 셀의 모양은 이에 한정되지 않는다. 일 실시 예에서, 제2 터치 전극은 마름모 형상을 가지는 복수의 제2 터치 셀 및 y 방향을 따라 인접 하는 제2 터치 셀을 전기적으로 연결하는 복수의 제2 연결 부재 및 복수의 제3 연결 부재를 포 함할 수 있다. 제2 연결 부재 및 제3 연결 부재는 함께 하나의 제2 터치 셀 및 인접하는 다른 하나의 제2 터치 셀을 전기적으로 연결할 수 있다. 제2 터치 전극은 제2 터치 신호(예: Rx 신호)가 전달되는 Rx 터치 전극(receiver touch electrode)일 수 있다. 제2 터치 셀은 마름모 형상인 것으로 설명 하였으나, 제2 터치 셀의 모양은 이에 한정되지 않는다. 일 실시 예에서, 제1 터치 전극과 제2 터치 전극은 소정 간격만큼 이격될 수 있으며, 제1 터치 전극 과 제2 터치 전극 사이에는 정전 용량이 형성될 수 있다. 사용자에 의한 터치에 기반하여 제1 터치전극과 제2 터치 전극 사이에 형성된 정전 용량이 변화할 수 있고, 전자 장치는 정전 용량의 변화를 인식하여 터치 위치를 검출할 수 있다. 일 실시 예에서, 제1 터치 셀, 제2 터치 셀 및 제1 연결 부재는 동일한 층에 위치할 수 있다. 예를 들어, 제1 터치 셀, 제2 터치 셀 및 제1 연결 부재는 제1 터치 패턴층(예: 도 6의 제1 터 치 패턴층(PL1))에 위치할 수 있다. 제2 연결 부재 및 제3 연결 부재는 제1 터치 셀, 제2 터치 셀 및 제1 연결 부재와 다른 층에 위치할 수 있다. 예를 들어, 제2 연결 부재 및 제3 연결 부재 는 제2 터치 패턴층(예: 도 8의 제2 터치 패턴층(PL2))에 위치할 수 있다. 제1 터치 패턴층 및 제2 터치 패턴층 사이에는 절연층이 위치할 수 있다. 제2 연결 부재 및 제3 연결 부재는 절연층에 형성된 접촉 구멍을 통해 제2 터치 셀에 연결될 수 있다. 일 실시예에서, 제1 터치 전극과 제2 터치 전극은 불투명한 전도성 물질을 포함할 수 있다. 예를 들 어, 제1 터치 전극과 제2 터치 전극은 티타늄(Ti) 층, 알루미늄(Al) 층 및 티타늄(Ti) 층이 적층된 구조를 포함할 수 있다. 일 실시예에 따라 제1 터치 전극의 제1 터치 셀 및 제1 연결 부재는 일체로 형성될 수 있다. 따라서, 동일한 공정 단계에서 제1 터치 셀 및 제1 연결 부재가 동시에 형성될 수 있다. 그러나, 제1 연결 부재가 반드시 제1 터치 셀과 동시에 형성되는 것은 아니며, 다른 물질을 이용하여 다른 공정 단계에서 별도로 형성될 수도 있다. 또한, 본 실시예에서는 제2 연결 부재 및 제3 연결 부재가 제1 터치 셀, 제2 터치 셀 및 제1 연결 부재와 다른 층에 위치하는 것으로 설명하였으나, 반드시 이에 한정되는 것은 아니며, 제1 터치 셀, 제2 터치 셀, 제2 연결 부재 및 제3 연결 부재가 동일한 층에 위치하고, 제1 연결 부 재가 제1 터치 셀, 제2 터치 셀, 제2 연결 부재 및 제3 연결 부재와 다른 층에 위치 하는 것도 가능하다. 또한, 일 실시예에 따라, 제1 터치 전극의 제1 터치 셀과 제1 연결 부재가 동일한 층에 위치하 고, 제2 터치 전극의 제2 터치 셀과 제2 연결 부재 및 제3 연결 부재이 동일한 층에 위치 하며, 제1 터치 전극과 제2 터치 전극이 다른 층에 위치하는 것도 가능하다. 일 실시 예에서, 복수의 배선들은 각각 제1 터치 전극 또는 제2 터치 전극에 연결되어 터치 신 호를 전달할 수 있다. 제1 터치 전극과 제2 터치 전극은 터치를 감지하는 터치 활성 영역(TA)에 위치 하고, 복수의 배선들은 터치 활성 영역(TA) 외측의 터치 비활성 영역(NA)에 위치할 수 있다. 실시예에 따 라서는, 터치 감지층은 터치 비활성 영역(NA)에 터치 신호가 전달되지 않는 더미 터치 패턴을 더 포함할 수도 있다. 이하, 도 6 및 도 7을 참조하여, 제1 터치 패턴층(PL1) 및 화소의 배치에 대해 설명한다. 도 6은 도 5의 A 영역 의 제1 터치 패턴층(PL1)을 나타내는 평면도이다. 도 7은 도 6의 B 영역을 확대 도시한 확대도이다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 제1 터치 전극의 제1 터치 셀들 및 제1 연결 부재들와 제2 터치 전극의 제2 터치 셀들을 포함할 수 있다. 제1 터치 패턴층(PL1)의 제1 터치 셀들, 제2 터치 셀들 및 제1 연결 부재들은 메쉬(mesh) 패턴을 포함할 수 있다. 제1 터치 셀들, 제2 터치 셀들 및 제1 연결 부재들은 일 방향(a1) 및 일 방향(a1)을 가로지르는 다른 일 방향(a2)으로 연장되 고 미세한 폭을 가지는 복수의 단위 패턴선들을 포함할 수 있다. 제1 터치 패턴층(PL1)의 제1 터치 셀들 , 제2 터치 셀들 및 제1 연결 부재들의 단위 패턴선들은 터치 신호를 전달할 수 있다. 일 실시 예에서, 단위 패턴선들은 복수의 화소들(PX1, PX2) 사이, 제1 타입의 화소(PX1)의 발광 영역들 (R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14) 사이, 및 제2 타입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2) 사이 중 적어도 하나에 위치할 수 있다. 단위 패턴선들은 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14) 및 제2 타입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2)과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 단위 패턴선들은 서로 수직 교차하여 마름모 모양의 개구부(620, 630)를 형성할 수 있다. 제1 터치 셀들, 제2 터치 셀들 및 제1 연결 부재들의 메쉬 패턴은 단위 패턴선들의 배열에 따라 일정한 격자 형상을 가질 수 있다. 제1 터치 셀들, 제2 터치 셀들 및 제1 연결 부재들의 단위 패턴선들 사이의 개구부들(620, 630)은 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14,G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)과 z 방향으로 정렬되는 제1 개구부 및 제 2 타입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2)과 z 방향으로 정렬되는 제2 개구부를 포함할 수 있 다. 제1 개구부는 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)과 z 방향으로 정렬되어 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)에서 방출된 광이 제1 개구부를 통해 디스플레이의 외측으 로 진행할 수 있다. 제2 개구부는 제2 타입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2)과 z 방향으로 정렬되어 발광 영역들(R2, G21, G22, B2)에서 방출된 광이 제2 개구부를 통해 디스플레이의 외측으로 진행 할 수 있다. 일 실시 예에서, 제1 타입의 화소(PX1)의 하나의 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 사이에 두고 서로 인접하는 두 단위 패턴선들 사이의 거리(d1)는 제2 타입의 화소(PX2)의 하나의 발광 영역(R2, G21, G22, B2)을 사이에 두고 서로 인접하는 두 단위 패턴선들 사이의 거리(d2)보다 작을 수 있다. 예를 들면, 제1 개구부의 너비(d1)는 제2 개구부의 너비 (d2)보다 작을 수 있다. 제1 개구부의 면적은 제2 개구부의 면적보다 작을 수 있다. 이하, 도 8 및 도 9를 참조하여, 제2 터치 패턴층(PL2) 및 화소의 배치에 대해 설명한다. 도 8은 도 5의 A 영역 의 제2 터치 패턴층(PL2)을 나타내는 평면도이다. 도 9는 도 8의 C 영역을 확대 도시한 확대도이다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 제2 연결 부재, 제3 연결 부재 및 차광 패턴을 포함할 수 있다. 제2 연결 부재, 제3 연결 부재 및 차광 패턴은 상호 이격될 수 있다. 차광 패턴 은 제2 연결 부재 및 제3 연결 부재가 위치하지 않는 영역에 제2 연결 부재 및 제3 연결 부재 와 연결되지 않도록 형성된 패턴일 수 있다. 차광 패턴은 플로팅(floating)되어 전기적 신호를 전달 하지 않을 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)의 제2 연결 부재, 제3 연결 부재 및 차광 패턴은 메쉬 (mesh) 패턴을 포함할 수 있다. 제2 터치 패턴층(PL2)의 제2 연결 부재, 제3 연결 부재 및 차광 패턴 은 서로 가로지르는 복수의 단위 패턴선들(811, 821, 831)을 포함할 수 있다. 제2 터치 패턴층(PL2)의 단 위 패턴선들(811, 821, 831)은 제1 터치 패턴층(PL1)의 단위 패턴선들과 z 방향으로 중첩할 수 있다. 제2 연결 부재의 단위 패턴선 및 제3 연결 부재의 단위 패턴선은 제2 터치 셀들과 전기적 으로 연결되어 터치 신호를 전달할 수 있다. 예를 들면, 제1 터치 패턴층(PL1)의 제2 터치 셀들과 제2 터 치 패턴층(PL2)의 제2 연결 부재의 단위 패턴선 및 제3 연결 부재의 단위 패턴선은 절연층 (예: 도 10의 절연층)에 형성되는 연결 홀(비아)를 통해 연결될 수 있다. 예를 들면, 제1 터치 패턴층 (PL1), 및 절연층(예: 도 10의 절연층)에 복수의 포토 마스크(미도시)를 이용한 포토 리소그래피 공정 및 식각 공정을 수행할 수 있고, 이를 통해 형성된 절연층(예: 도 10의 절연층)의 연결 홀에 제2 터치 패턴 층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 차광 패턴의 단위 패턴선은 전기적 신호를 전 달하지 않을 수 있다. 일 실시 예에서, 단위 패턴선들(811, 821, 831)은 복수의 화소들(PX1, PX2) 사이, 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14) 사이, 및 제2 타 입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2) 사이 중 적어도 하나에 위치할 수 있다. 단위 패턴선들(811, 821, 831)은 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14) 및 제2 타입의 화소(PX2)의 발광 영역들(R2, G21, G22, B2)과 z 방향으로 비중첩 (non-overlap)할 수 있다. 일 실시 예에서, 단위 패턴선들(811, 821, 831)은 서로 교차하여 마름모 모양의 개구부(812, 813, 822, 823, 832, 833)를 형성할 수 있다. 단위 패턴선들(811, 821, 831) 사이의 개구부들(812, 813, 822, 823, 832, 833) 은 제1 타입의 화소(PX1)의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)과 z 방향으로 정렬되는 제1 개구부들(812, 822, 832) 및 제2 타입의 화소(PX2)의 발광 영역들 (R2, G21, G22, B2)과 z 방향으로 정렬되는 제2 개구부들(813, 823, 833)를 포함할 수 있다. 일 실시 예에서, 제1 타입의 화소(PX1)의 하나의 발광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 사이에 두고 서로 인접하는 두 단위 패턴선들(811, 821, 831) 사이의 거리(d1)는 제2 타입의 화소(PX2)의 하나의 발광 영역(R2, G21, G22, B2)을 사이에 두고 서로 인접하는 두 단위 패턴선들(811, 821, 831) 사이의 거리(d2)보다 작을 수 있다. 예를 들면, 제1 개구부(812, 822, 832)의 너비 (d1)는 제2 개구부(813, 823, 833)의 너비(d2)보다 작을 수 있다. 제1 개구부(812, 822, 832)의 면적은 제2 개구부(813, 823, 833)의 면적보다 작을 수 있다. 일 실시 예에 따르면, 도 6 및 도 7의 단위 패턴선들, 및 도 8 및 도 9의 단위 패턴선들(811, 821, 831)은 투명 도전성 물질로 형성되거나 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 몰리브덴/알루미 늄/몰리브덴(Mo/Al/Mo) 등과 같은 저저항 금속 물질로 형성될 수 있다. 일 실시 예에 따르면, 저저항 금속 물질 은 포토 마스크(미 도시)를 이용한 포토 리소그래피 공정 및 식각 공정을 통해 패터닝될 수 있다. 이하, 도 10을 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 10은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 (예: anode), 제2 화소 전극(예: anode), 제1 유기 발광층(1041, 1042), 제2 유기 발광층, 공통 전극(예: cathode), 봉지층, 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 광학층, 보호층, 차광 부재 및 오버코트층을 포함할 수 있다. 일 실시예에 따라 도 10에서는 제1 터치 패턴층(PL1)과 제2 터치 패턴층(PL2)이 Z 방향으로 모두 중첩하는 것으 로 도시하였으나, 실시예에 따라서 제1 터치 패턴층(PL1)의 적어도 일부는 제2 터치 패턴층(PL2)과 중첩하지 않 을 수 있다. 예를 들어, 화소 정의막의 z방향으로 위에는 제1 터치 패턴층(PL1)이 위치할 수 있으나, 제1 터치 패턴층(PL1)의 z 방향으로 위에는 제2 터치 패턴층(PL2)이 위치하지 않을 수 있다. 일 실시 예에서, 기판은 가요성 기판일 수 있다. 기판은 폴리이미드(PI; polyimide), 폴리에틸렌 테레프탈레이트(PET; polyethylene terephthalate), 폴리에틸렌 나프탈레이트(PEN; polyethylene naphtalate), 폴리카보네이트(PC; polycarbonate), 폴리아릴레이트(PAR; polyarylate), 폴리에테르이미드(PEI; polyetherimide), 및 폴리에테르술폰(PES; polyethersulphone) 등과 같이 내열성 및 내구성이 우수한 플라스틱 을 소재로 만들어 질 수 있다. 그러나 본 개시에 따른 다양한 실시 예들은 이에 한정되지 않으며, 금속 포일이 나 박막 유리(thin glass)와 같은 가요성 있는 다양한 소재가 사용될 수 있다. 한편, 기판은 리지드 기판 일 수도 있으며, 이때 기판은 SiO2를 주성분으로 하는 유리 재질로 이루어질 수도 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1041, 1042, 1043)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제2 화소 전극을 드러내며 유기 발광층(1041, 1042, 1043)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막은 제1 타입의 화소(PX1)의 제1 유기 발광층(1041, 1042) 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 화소 정의막은 제1 화소 전극의 적어도 일 영역과 중첩하도록 제1 화소 전극의 z 방향 측에도 위치하여, 제1 타입의 화소(PX1)의 제1 유기 발광층 (1041, 1042)을 2 이상의 영역으로 분할할 수 있다. 화소 정의막은 유기물 또는 실리카 계열의 무기물을 포함할 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층(1041, 1042)은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극 의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 제1 유기 발광층(1041, 1042)은 화소 정의막에 의해 분할된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함할 수 있다. 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층은 동일한 제1 화소 전극와 z 방향으로 중첩할 수 있다. 제1 유기 발광층(1041, 1042) 및 제2 유기 발광층 각각은 적색, 녹색 및 청색 중 어느 하나의 색의 광을 방출 할 수 있다. 제1 유기 발광층(1041, 1042)이 위치하는 영역은 제1 타입의 화소(PX1)의 발광 영역(예: 도 3의 발 광 영역(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14))에 대응할 수 있다. 제2 유기 발광층이 위치하는 영역은 제2 타입의 화소(PX2)의 발광 영역(예: 도 3의 발광 영역(R2, G21, G22, B2))에 대응할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층(1041, 1042) 및 제2 유기 발광층 의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극, 제1 유기 발광층(1041, 1042) 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할수 있고, 제2 화소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 유기 발광 소자(OLED)를 밀봉하여 외부의 수분 및 산소의 유 입을 차단할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순차적으로 적 층된 3중층을 포함할 수 있다. 일 실시 예에서, 봉지층은 복수의 무기막들 및 복수의 유기막들을 포함할 수 있다. 예를 들면, 무기막들과 유기막들은 서로 교대로 적층될 수 있다. 예를 들면, 봉지층의 z 방향 측, 또는 봉지층과 제1 터치 패턴층(PL1) 사이에 적어도 하나의 무기막이 형성될 수 있다. 적어도 하나의 무기막은 금속 산화물, 금속 질화물, 금속 탄화물 또는 이들의 조합으로 이루어질 수 있다. 다른 예를 들면, 무 기막은 알루미늄 산화물, 실리콘 산화물 또는 실리콘 질화물으로 이루어질 수 있다. 다른 예에 따르면, 무기막 들은 복수의 무기 절연층들의 적층 구조를 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층 의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있 다. 제1 터치 패턴층(PL1)은 제1 유기 발광층(1041, 1042) 및 제2 유기 발광층과 z 방향으로 비중첩 (non-overlap)할 수 있다. 제1 터치 패턴층(PL1)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극과 z 방향으로 중첩할 수 있다. 일 실시 예에서, 절연층(예: ILD(inter-layer dielectric)은 제1 터치 패턴층(PL1)의 z 방향 측에 위치 할 수 있다. 절연층은 PECVD(plasma enhanced chemical vapor deposition) 방법을 사용하여 무기막을 증 착시키는 방식으로 형성될 수 있다. 절연층은 제1 터치 패턴층(PL1)과 제2 터치 패턴층(PL2) 간의 이격 간격을 유지시키는 스페이서 기능을 할 수 있다. 따라서, 절연층은 투명성을 갖으며, 내열성, 내화학성, 전기 절연성 및 탄성이 우수한 무기막으로 이루어질 수 있다. 예를 들어, 절연층은 실리콘 산화막, 실리 콘 질화막 또는 이들의 복층 등으로 형성될 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층(1041, 1042) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 제2 터치 패턴층(PL2)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극 과 z 방향으로 중첩할 수 있다. 일 실시 예에 따르면, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)은 투명 도전성 산화물로 이루어질 수 있 다. 투명 도전성 산화물의 예들은 인듐 주석 산화물(ITO; indium tin oxide), 인듐 아연 산화물(IZO; indium zinc oxide), 아연 산화물(ZnO; zinc oxide), 인듐 산화물(In2O3; indium oxide), 인듐 갈륨 산화물(IGO; indium gallium oxide) 및 알루미늄 아연 산화물(AZO; aluminum zinc oxide)을 포함할 수 있다. 일 실시예에 따르면, 봉지층을 구성하는 복수의 무기막들 중 하나의 무기막을 터치 패턴층(예: 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2))과 관련된 절연층으로 이용할 수 있다. 이를 통해, 제조 공정을 단순화 할 수 있고 디스플레이의 두께를 얇게 제조할 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 평탄화층은 아 크릴계 수지와 같은 유기물을 포함하여 제2 터치 패턴층(PL2)이 위치하는 층의 표면을 평탄화 할 수 있다. 예를 들면, 평탄화층은 고분자 유기 화합물을 포함할 수 있고, 무기막들의 내부 스트레스를 완화하거나, 무기 막들의 결함을 보완하고 평탄화하는 기능을 수행할 수 있다. 일 실시 예에서, 평탄화층은 무기 절연막(예: 실리콘 산화물(SiO2)) 및/또는 유기 절연막(예: 일반 범용 고분자(PMMA, PS))을 포함할 수 있다. 예를 들면, 패시베이션막(passivation)을 도포하여 제1 터치 패턴층 (PL1), 절연층, 및 제2 터치 패턴층(PL2)을 터치 센서(예: 도 2의 터치 센서)로 이용할 수 있다. 또 한, 무기 절연막과 유기 절연막의 복합 적층 구조로, 패시베이션막을 형성할 수 있다. 일 실시 예에서, 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시예에 따른 전자 장치는 광학층(108 0)을 포함하여 제1 유기 발광층(1041, 1042)에서 방출된 광의 진행 경로가 z 방향 측을 향하도록 할 수 있고, 제1 패턴의 화소(PX1)의 시야각이 효과적으로 제한될 수 있다. 예를 들면, 외부로 향하던 광의 일부가 외부 공 기의 경계면에서 반사되어 다시 디스플레이의 내부로 돌아오는 프레넬 반사 비율을 줄이고 투과 비율을 개선시 켜 출광 효율을 향상시킬 수 있다. 다른 실시 예에서, 광학층은 높은 굴절률을 갖는 물질이 코팅된 코팅층과 낮은 굴절률을 갖는 물질이 코 팅된 코팅층을 포함할 수 있고, 이들 코팅층은 서로 교차하여 다수의 층으로 배치될 수 있다. 예를 들면, 높은 굴절률을 갖는 물질이 코팅된 코팅층은 약 1.70 이상 2.80 이하, 또는 약 1.90 이상 내지 2.80 이하의 굴절률을 가질 수 있고, 낮은 굴절률을 갖는 물질이 코팅된 코팅층은 약 1.20 이상 1.50 이하의 굴절률을 가질 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 차광 부재(예: black mask)는 제1 타입의 화소(PX1)의 제1 유기 발광층(1041, 1042)의 가장자리를 둘러싸도록 보호층의 z 방향 측에 위치할 수 있다. 차광 부재는 제1 서브 유기 발광층 및 제2 서브 유기 발광층 각각과 정렬되는 오프닝들(1090a)을 포함할 수 있다. 차광 부재는 광이 투과되지 않고, 광을 차단할 수 있다. 차광 부재는 제1 유기 발광층(1041, 1042)과 인접한 화소 정 의막과 z 방향으로 중첩하도록 배치될 수 있다. 차광 부재의 적어도 일부는 제1 서브 유기 발광층 과 제2 서브 유기 발광층 사이에 위치하는 화소 정의막과 z 방향으로 중첩할 수 있다. 또한, 차광 부재의 적어도 일부는 제1 터치 패턴층(PL1), 제2 터치 패턴층(PL2) 및 제1 화소 전극과도 z 방향으로 중첩할 수 있다. 일 실시예에 따른 전자 장치는 제1 서브 유기 발광층과 제2 서브 유기 발광층 의 주변부에 위치하는 차광 부재 및 차광 부재와 중첩하는 제1 터치 패턴층(PL1)과 제2 터치 패턴층(PL2)을 포함하여 차광 부재와 화소 정의막 사이로 진행하는 광을 차단할 수 있다. 일 실시 예에서, 오버코트층(예: over coat)은 차광 부재의 z 방향 측에 위치할 수 있다. 오버코트 층은 유기 절연막을 포함할 수 있다. 또는, 오버코트층은 무기 절연막과 유기 절연막의 복합 적층 구조를 포함할 수도 있다. 이하, 도 11을 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 11은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층(1141, 1142), 제2 유기 발광층, 공통 전극, 봉지 층, 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 차광 부재 및 오버코트층을 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1141, 1142, 1143)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제2 화소 전극을 드러내며 유기 발광층(1141, 1142, 1143)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막은 제1 타입의 화소(PX1)의 제1 유기 발광층(1141, 1142) 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 화소 정의막은 제1 화소 전극의 적어도 일 영역과 중첩하도록 제1 화소 전극의 z 방향 측에도 위치하여, 제1 타입의 화소(PX1)의 제1 유기 발광층 (1141, 1142)을 2 이상의 영역으로 분할할 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층(1141, 1142)은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극 의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 제1 유기 발광층(1141, 1142)은 화소 정의막에 의해 분할된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함할 수 있다. 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층은 동일한 제1 화소 전극와 z 방향으로 중첩할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층(1141, 1142) 및 제2 유기 발광층 의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극, 제1 유기 발광층(1141, 1142) 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층(1141, 1142) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 제1 터치 패턴층(PL1)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극 과 z 방향으로 중첩할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층(1141, 1142) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 제2 터치 패턴층(PL2)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극 과 z 방향으로 중첩할 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층(1141, 1142)의 가장자리를 둘러싸 도록 평탄화층의 z 방향 측에 위치할 수 있다. 차광 부재는 제1 서브 유기 발광층 및 제2 서 브 유기 발광층 각각과 정렬되는 오프닝들(1191a)을 포함할 수 있다. 차광 부재는 제1 유기 발광층 (1141, 1142)과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 차광 부재의 적어도 일부는 제1 서브 유기 발광층과 제2 서브 유기 발광층 사이에 위치하는 화소 정의막과 z 방 향으로 중첩할 수 있다. 또한, 차광 부재의 적어도 일부는 제1 터치 패턴층(PL1), 제2 터치 패턴층(PL2) 및 제1 화소 전극과도 z 방향으로 중첩할 수 있다. 일 실시예에 따른 전자 장치는 제1 서브 유기 발광층 과 제2 서브 유기 발광층의 주변부에 위치하는 차광 부재 및 차광 부재와 중첩하는 제 1 터치 패턴층(PL1)과 제2 터치 패턴층(PL2)을 포함하여 차광 부재 아래에서 저각도로 진행하는 광을 차 단할 수 있다. 일 실시 예에서, 오버코트층은 차광 부재의 z 방향 측에 위치할 수 있다. 이하, 도 12를 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 12는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층(1241, 1242), 제2 유기 발광층, 공통 전극, 봉지 층, 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 광학층, 보호 층, 제1 차광 부재 및 제2 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1241, 1242, 1243)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제2 화소 전극을 드러내며 유기 발광층(1241, 1242, 1243)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막은 제1 타입의 화소(PX1)의 제1 유기 발광층(1241, 1242) 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 화소 정의막은 제1 화소 전극의 적어도 일 영역과 중첩하도록 제1 화소 전극의 z 방향 측에도 위치하여, 제1 타입의 화소(PX1)의 제1 유기 발광층 (1241, 1242)을 2 이상의 영역으로 분할할 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층(1241, 1242)은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극 의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 제1 유기 발광층(1241, 1242)은 화소 정의막에 의해 분할된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함할 수 있다. 이격된 제1 서브 유기발광층 및 제2 서브 유기 발광층은 동일한 제1 화소 전극와 z 방향으로 중첩할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층(1241, 1242) 및 제2 유기 발광층 의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극, 제1 유기 발광층(1241, 1242) 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층(1241, 1242) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층(1241, 1242) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시예에서, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)는 둘 사이에 위치하는 절연층에 형성된 연결 홀(비아)을 통해 서로 전기적으로 연결될 수 있다. 연결 홀(비아)에는 제1 터치 패턴층(PL1) 또는 제2 터 치 패턴층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층(1241, 1242)의 가장자리를 둘 러싸도록 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 서브 유기 발광층 및 제2 서브 유기 발광층 각각과 정렬되는 오프닝들(1292a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층(1241, 1242)과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 제1 차광 부재 의 적어도 일부는 제1 서브 유기 발광층과 제2 서브 유기 발광층 사이에 위치하는 화소 정의 막과 z 방향으로 중첩할 수 있다. 또한, 제1 차광 부재의 적어도 일부는 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)과도 z 방향으로 중첩할 수 있다. 일 실시 예에서, 제2 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제2 차광 부재는 제1 서브 유기 발광 층 및 제2 서브 유기 발광층 각각과 정렬되는 오프닝들(1291a)을 포함할 수 있다. 제2 차광 부재 는 제1 차광 부재와 z 방향으로 중첩할 수 있다. 예를 들어, 제2 차광 부재의 가장자리는 제 1 차광 부재의 가장자리와 일치할 수 있다. 일 실시예에 따라 도 12에서는 도시하지 않았지만, 제2 타입의 화소(PX2)을 정의하는 화소 정의막의 z 방 향 위로는 제1 터치 패턴층(PL1), 제2 차광 부재, 및 제1 차광 부재가 순서대로 중첩할 수 있다. 이하, 도 13을 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 13은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층(1341, 1342), 제2 유기 발광층, 공통 전극, 봉지 층, 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 광학층, 보호 층, 제1 차광 부재 및 제2 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다.일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1341, 1342, 1343)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제2 화소 전극을 드러내며 유기 발광층(1341, 1342, 1343)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막은 제1 타입의 화소(PX1)의 제1 유기 발광층(1341, 1342) 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 화소 정의막은 제1 화소 전극의 적어도 일 영역과 중첩하도록 제1 화소 전극의 z 방향 측에도 위치하여, 제1 타입의 화소(PX1)의 제1 유기 발광층 (1341, 1342)을 2 이상의 영역으로 분할할 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층(1341, 1342)은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극 의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 제1 유기 발광층(1341, 1342)은 화소 정의막에 의해 분할된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함할 수 있다. 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층은 동일한 제1 화소 전극와 z 방향으로 중첩할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층(1341, 1342) 및 제2 유기 발광층 의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극, 제1 유기 발광층(1341, 1342) 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층(1341, 1342) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 제1 터치 패턴층(PL1)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극 과 z 방향으로 중첩할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층(1341, 1342) 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 제2 터치 패턴층(PL2)의 적어도 일부는 제1 서브 유기 발광층와 제2 서브 유기 발광층 사이에 위치하는 화소 정의막 및 제1 화소 전극 과 z 방향으로 중첩할 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층(1341, 1342)의 가장자리를 둘 러싸도록 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 서브 유기 발광층 및 제2 서브 유기 발광층 각각과 정렬되는 오프닝들(1392a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층(1341, 1342)과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 제1 차광 부재 의 적어도 일부는 제1 서브 유기 발광층과 제2 서브 유기 발광층 사이에 위치하는 화소 정의 막과 z 방향으로 중첩할 수 있다. 또한, 제1 차광 부재의 적어도 일부는 제1 터치 패턴층(PL1), 제 2 터치 패턴층(PL2) 및 제1 화소 전극과도 z 방향으로 중첩할 수 있다. 일 실시 예에서, 제2 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제 2 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 서브 유기 발광층 및 제2 서브 유기 발광층 각각과 정렬되는 오프닝들(1391a)을 포함할 수 있다. 제2 차광 부재 는 제1 차광 부재와 z 방향으로 중첩할 수 있다. 예를 들어, 제2 차광 부재의 가장자리는 제 1 차광 부재의 가장자리와 일치할 수 있다. 이하, 도 14를 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 14는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층, 제2 유기 발광층, 공통 전극, 봉지층 , 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 광학층, 보호층 , 제1 차광 부재 및 제2 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1441, 1443)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제 2 화소 전극을 드러내며 유기 발광층(1441, 1443)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막 은 제1 타입의 화소(PX1)의 제1 유기 발광층 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층 및 제2 유기 발광층의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극 , 제1 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화 소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)는 둘 사이에 위치하는 절연층에 형성된 연결 홀(비아)을 통해 서로 전기적으로 연결될 수 있다. 연결 홀(비아)에는 제1 터치 패턴층(PL1) 또는 제2 터 치 패턴층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층의 가장자리를 둘러싸도 록 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 유기 발광층과 정렬되는 오프닝(1492a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 일 실시 예에서, 제2 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제 2 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 유기 발광층 과 정렬되는 오프닝(1491a)을 포함할 수 있다. 제2 차광 부재는 제1 차광 부재와 z 방향으로 중첩할 수 있다. 예를 들어, 제2 차광 부재의 가장자리는 제1 차광 부재의 가장자리와 일치할 수 있다. 이하, 도 15를 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 15는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층, 제2 유기 발광층, 공통 전극, 봉지층 , 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 제1 광학층, 제1 보호층, 제2 광학층, 제2 보호층, 제1 차광 부재, 제2 차광 부재 및 제3 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1541, 1543)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제 2 화소 전극을 드러내며 유기 발광층(1541, 1543)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막 은 제1 타입의 화소(PX1)의 제1 유기 발광층 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층 및 제2 유기 발광층의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극 , 제1 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화 소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)는 둘 사이에 위치하는 절연층에 형성된 연결 홀(비아)을 통해 서로 전기적으로 연결될 수 있다. 연결 홀(비아)에는 제1 터치 패턴층(PL1) 또는 제2 터 치 패턴층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 제1 광학층 은 인접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 제1 보호층은 제1 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 광학층은 제1 보호층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 보호층은 제2 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층의 가장자리를 둘러싸도 록 제2 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 유기 발광층과 정렬되는 오프닝(1593a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 일 실시 예에서, 제2 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제 2 차광 부재는 제1 보호층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 유기 발광층 과 정렬되는 오프닝(1592a)을 포함할 수 있다. 제2 차광 부재는 제1 차광 부재와 z 방향으로 중첩할 수 있다. 예를 들어, 제2 차광 부재의 가장자리는 제1 차광 부재의 가장자리와 일치할 수 있다. 일 실시 예에서, 제3 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제 3 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제3 차광 부재는 제1 유기 발광층 과 정렬되는 오프닝(1591a)을 포함할 수 있다. 제3 차광 부재는 제1 차광 부재 및 제2 차광 부재와 z 방향으로 중첩할 수 있다. 예를 들어, 제3 차광 부재의 가장자리는 제1 차광 부재 및/또는 제2 차광 부재의 가장자리와 일치할 수 있다. 일 실시 예에서, 제1 차광 부재, 제2 차광 부재, 및 제3 차광 부재은 서로 다른 폭을 가져 가장 자리가 서로 일치하지 않을 수 있다. 예를 들면, 제1 차광 부재의 가장자리, 제2 차광 부재의 가장자리, 및 제3 차광 부재의 가장자리는 서로 일치하지 않을 수 있다. 예를 들면, 제1 차광 부재 , 제2 차광 부재, 및 제3 차광 부재의 적어도 일부는 z 방향으로 중첩되면서 차광 부재의 폭 (예: 도 16의 폭(d3), 폭(d4))은 서로 다르게 형성될 수 있다. 일 실시 예에서, 제1 차광 부재, 제2 차광 부재, 및 제3 차광 부재 순으로 폭이 점점 더 크게 형성될 수도 있다. 이하, 도 16을 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 16은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층, 제2 유기 발광층, 공통 전극, 봉지층 , 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 광학층, 보호층 , 제1 차광 부재 및 제2 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1641, 1643)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제 2 화소 전극을 드러내며 유기 발광층(1641, 1643)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막 은 제1 타입의 화소(PX1)의 제1 유기 발광층 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소 전극의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층 및 제2 유기 발광층의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극 , 제1 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)는 둘 사이에 위치하는 절연층에 형성된 연결 홀(비아)을 통해 서로 전기적으로 연결될 수 있다. 연결 홀(비아)에는 제1 터치 패턴층(PL1) 또는 제2 터 치 패턴층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 광학층은 평탄화층의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층의 가장자리를 둘러싸도 록 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 유기 발광층과 정렬되는 오 프닝(1692a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 일 실시 예에서, 제2 차광 부재는 제1 차광 부재 및 화소 정의막 사이에 위치할 수 있다. 제 2 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 유기 발광층 과 정렬되는 오프닝(1691a)을 포함할 수 있다. 제2 차광 부재는 제1 차광 부재와 z 방향으로 중첩할 수 있다. 제1 차광 부재의 폭(d3)은 제2 차광 부재의 폭(d4)보다 작을 수 있다. 제2 차광 부재의 오프닝(1691a)의 가장자리는 제1 차광 부재의 오프닝(1692a)의 가장자리와 일치할 수 있다. 이하, 도 17을 참조하여, 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 단면 구조에 대해 설명한다. 도 17은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 일 실시예에 따른 디스플레 이는 기판, 화소 회로층, 화소 정의막(pixel definition layer, PDL), 제1 화소 전극 , 제2 화소 전극, 제1 유기 발광층, 제2 유기 발광층, 공통 전극, 봉지층 , 제1 터치 패턴층(PL1), 절연층, 제2 터치 패턴층(PL2), 평탄화층, 컬러필터, 광학 층, 보호층, 제1 차광 부재 및 제2 차광 부재를 포함할 수 있다. 일 실시 예에서, 화소 회로층은 기판의 z 방향 측에 위치할 수 있다. 화소 회로층은 화소 구 동을 위한 신호를 전달하는 복수의 배선 및 복수의 박막 트랜지스터를 포함할 수 있다. 일 실시 예에서, 화소 정의막은 화소 회로층의 z 방향 측에 위치하며, 유기 발광층(1741, 1743)이 위치하는 개구부들을 포함하여 발광 영역들을 구획할 수 있다. 화소 정의막은 제1 화소 전극 및 제 2 화소 전극을 드러내며 유기 발광층(1741, 1743)이 위치하는 개구부들을 포함할 수 있다. 화소 정의막 은 제1 타입의 화소(PX1)의 제1 유기 발광층 및 제2 타입의 화소(PX2)의 제2 유기 발광층을 둘러싸도록 배치될 수 있다. 일 실시 예에서, 제1 화소 전극 및 제2 화소 전극은 화소 회로층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제1 화소 전극의 z 방향 측에 위치할 수 있다. 제2 유기 발광층은 화소 정의막의 개구부들에 의해 노출된 제2 화소전극의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 공통 전극은 화소 정의막, 제1 유기 발광층 및 제2 유기 발광층의 z 방향 측에 위치할 수 있다. 공통 전극은 복수의 화소(PX1, PX2)에 걸쳐 위치할 수 있다. 제1 화소 전극 , 제1 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있고, 제2 화 소 전극, 제2 유기 발광층 및 공통 전극은 하나의 유기 발광 소자(OLED)를 구성할 수 있다. 일 실시 예에서, 봉지층은 공통 전극의 z 방향 측에 위치할 수 있다. 봉지층은 유기 발광 소 자(OLED)를 덮어 밀봉할 수 있다. 봉지층은 복수의 층을 포함할 수 있고, 무기막, 유기막 및 무기막이 순 차적으로 적층된 3중층을 포함할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1)은 봉지층의 z 방향 측에 위치할 수 있다. 제1 터치 패턴층(PL1)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제1 터치 패턴층(PL1)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 절연층은 제1 터치 패턴층(PL1)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제2 터치 패턴층(PL2)은 절연층의 z 방향 측에 위치할 수 있다. 제2 터치 패턴층(PL2)은 화소 정의막과 z 방향으로 중첩할 수 있다. 제2 터치 패턴층(PL2)은 제1 유기 발광층 및 제2 유기 발광층과 z 방향으로 비중첩(non-overlap)할 수 있다. 일 실시 예에서, 제1 터치 패턴층(PL1) 및 제2 터치 패턴층(PL2)는 둘 사이에 위치하는 절연층에 형성된 연결 홀(비아)을 통해 서로 전기적으로 연결될 수 있다. 연결 홀(비아)에는 제1 터치 패턴층(PL1) 또는 제2 터 치 패턴층(PL2)과 관련된 투명 도전성 물질이 채워질 수 있다. 일 실시 예에서, 평탄화층은 제2 터치 패턴층(PL2)의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 컬러필터는 평탄화층의 z 방향 측에 위치할 수 있다. 컬러필터는 적색 영역 의 파장의 빛을 통과시키는 적색 컬러필터, 녹색 영역의 파장의 빛을 통과시키는 녹색 컬러필터 및 청색 영역의 파장의 빛을 통과시키는 청색 컬러필터를 포함할 수 있다. 컬러필터는 제1 유기 발광층 및 제2 유 기 발광층과 z 방향으로 정렬될 수 있다. 컬러필터의 적어도 일부는 제2 차광 부재의 오프닝 (1791a)에 위치할 수 있다. 일 실시 예에서, 광학층은 컬러필터의 z 방향 측에 위치할 수 있다. 예를 들어, 광학층은 인 접한 층의 굴절률보다 큰 굴절률을 가지는 물질을 포함할 수 있다. 일 실시 예에서, 보호층은 광학층의 z 방향 측에 위치할 수 있다. 일 실시 예에서, 제1 차광 부재는 제1 타입의 화소(PX1)의 제1 유기 발광층의 가장자리를 둘러싸도 록 보호층의 z 방향 측에 위치할 수 있다. 제1 차광 부재는 제1 유기 발광층과 정렬되는 오 프닝(1792a)을 포함할 수 있다. 제1 차광 부재는 제1 유기 발광층과 인접한 화소 정의막과 z 방향으로 중첩하도록 배치될 수 있다. 일 실시 예에서, 제2 차광 부재는 평탄화층의 z 방향 측에 위치할 수 있다. 제2 차광 부재는 제1 유기 발광층과 정렬되는 오프닝(1791a)을 포함할 수 있다. 제2 차광 부재는 제1 차광 부재 와 z 방향으로 중첩할 수 있다. 제1 차광 부재의 폭은 제2 차광 부재의 폭보다 작을 수 있다. 제2 차광 부재의 오프닝(1791a)의 가장자리는 제1 차광 부재의 오프닝(1792a)의 가장자리와 일치할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 기판, 상기 기판 상에 배치되며, 상호 이격된 제1 서브 유기 발광층 및 제2 서브 유기 발광층을 포함하는 제1 유기 발광층(1041, 1042)을 포함하는 제1 화 소(PX1) 및 제2 유기 발광층을 포함하는 제2 화소(PX2)를 포함하는 복수의 화소들, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 화소 정의막, 상기 제1 서브 유기 발광층 및 상기 제2 서브 유기 발광층 사이의 상기 화소 정의막과 제1 방향으로 중첩하도록 상기 화소 정의막 상에 위치하는 제 1 차광 부재(1090, 1292, 1392), 및 상기 제1 차광 부재와 상기 제1 방향으로 중첩하고, 상기 제1 서브 유기 발 광층 및 상기 제2 서브 유기 발광층 사이에 위치하는 상기 화소 정의막의 적어도 일부 및 상기 제1 차광 부재 사이에 위치하는 불투명 부재(PL1, PL2, 1291, 1392)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 교차하는 복수의 단위 패턴들을 포함하는 제1 터치 패턴층(PL1), 상기 제1 터치 패턴층 상에 위치하는 절연층, 및 상기 절연층 상에 위치하며, 교차하는 복수의 단위 패턴들을 포함하는 제2 터치 패턴층(PL2)을 더 포함하고, 상기 제2 터치 패턴층은 상기 불투명 부재를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부는 상기 제1 차광 부재와 상기 제1 방향으로 중첩할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부는 상기 제1 차광 부재 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부와 상기 제1 방향으로 중첩할 수 있다. 본 개시의 일 실시예에 따르면, 제1 터치 패턴층의 상기 복수의 단위 패턴선들 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들은 상기 제1 유기 발광층 및 상기 제2 유기 발광층과 상기 제1 방향으로 비중첩(non- overlap)할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 상기 제1 화소의 상기 제1 서브 유기 발광층과 인접하는 2개의 단위 패턴선들 사이의 거리는 상기 제2 화소의 상기 제2 유기 발광층과 인접하는 2개의 단위 패턴선들 사이의 거리보다 작을 수 있다. 본 개시의 일 실시예에 따르면, 제1 터치 신호를 전달하며, 제1 터치 셀 및 일 방향을 따라 인접하는 상기 제1 터치 셀들을 연결하는 제1 연결 부재들을 포함하는 제1 터치 전극, 및 제2 터치 신호를 전달하며, 제2 터치 셀 및 일 방향을 따라 인접하는 상기 제2 터치 셀들을 연결하는 제2 연결 부재들을 포함하는 제2 터치 전극을 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 터치 패턴층은 상기 제1 터치 셀들, 상기 제1 연결 부재들 및 상기 제 2 터치 셀들을 포함하고, 상기 제2 터치 패턴층은 상기 제2 연결 부재들을 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제2 터치 패턴층은 상기 제2 연결 부재와 이격되고 플로팅(floating)된 차 광 패턴을 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 차광 부재 및 상기 제2 터치 패턴층의 상기 복수의 단위 패턴선들 중 적어도 일부와 상기 제1 방향으로 중첩하는 제2 차광 부재를 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 차광 부재 및 상기 불투명 부재와 상기 제1 방향으로 중첩하는 제3 차 광 부재를 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 차광 부재의 폭은 상기 불투명 부재의 폭보다 작을 수 있다. 본 개시의 일 실시예에 따르면, 컬러필터를 더 포함하고, 상기 불투명 부재는 상기 제1 유기 발광층과 상 기 제1 방향으로 정렬되는 개구부를 포함하고, 상기 컬러필터의 적어도 일부는 상기 불투명 부재의 상기 개구부 에 위치할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 디스플레이를 포함하고, 상기 디스플레이는, 동일한 데이 터 전압 및 게이트 신호에 기반하여 구동되는 상호 이격된 적어도 2개의 발광 영역들(R11, R12, R13, R14, G11, G12, G13, G14, G15, G16, G17, G18, B11, B12, B13, B14)을 포함하는 제1 화소(PX1), 상기 제1 화소의 상기 발광 영역들을 둘러싸도록 상기 제1 화소 상에 위치하며, 상기 제1 화소의 상기 발광 영역들과 정렬되는 복수의 오프닝을 포함하는 제1 차광 부재, 및 상기 제1 차광 부재와 제1 방향으로 중첩하는 불투명 부재(PL1, PL2, 1291, 1392)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 불투명 부재는 터치 신호를 전달할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이는 터치 신호를 전달하는 터치 패턴층을 더 포함하고, 상기 불 투명 부재는 상기 터치 패턴층과 동일한 층에 위치할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이는 상기 불투명 부재와 상기 제1 차광 부재 사이에 위치하는 광 학층을 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 디스플레이는 상기 제1 차광 부재와 상기 제1 방향으로 중첩하는 제2 차광 부재를 더 포함할 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 차광 부재의 폭은 상기 불투명 부재의 폭보다 작을 수 있다. 본 개시의 일 실시예에 따르면, 상기 제1 차광 부재의 가장자리는 상기 불투명 부재의 가장자리와 일치할 수 있 다."}
{"patent_id": "10-2021-0107495", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 다양한 실시예들에 따른, 디스플레이 모듈의 블록도이다. 도 3은 일 실시예에 따른 디스플레이에 포함되는 복수의 화소들을 나타내는 도면이다. 도 4는 일 실시예에 따른 디스플레이에 포함되는 일부 구성들을 나타내는 도면이다. 도 5는 일 실시예에 따른 디스플레이에 포함되는 터치 감지층의 개략적인 평면도이다. 도 6은 도 5의 A 영역의 제1 터치 패턴층을 나타내는 평면도이다. 도 7은 도 6의 B 영역을 확대 도시한 확대도이다. 도 8은 도 5의 A 영역의 제2 터치 패턴층을 나타내는 평면도이다. 도 9는 도 8의 C 영역을 확대 도시한 확대도이다. 도 10은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 11은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 12는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 13은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 14는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 15는 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도 16은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다.도 17은 일 실시예에 따른 전자 장치에 포함되는 디스플레이의 일 영역의 단면도이다. 도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다."}
