# AYUD03-Procesador
En esta ayudantía desarrollaremos un mini procesador con su estructura mínima. Se realizará en la tarjeta ZyboZ7

Ejercitaremos lógica combinacional y lógica secuencial. Esto lo haremos recreando la estructura mínima de un procesador. Utilizaremos arreglos de módulos hechos en previas ayudantías como ALU, RAM y SM. Se agregaran los módulos de Control Unit, Program Memory, Instruction Memory y Debouncer.

1. Previo a nuestra ayudantía debes revisar este [video](https://youtu.be/h553pa4J9vg) y ejecutarlo en tu casa.

2. Los documentos asociados a la ejecución de este laboratorio son:
    * [AYUD02-Guia Ejercicio](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/AYUD02_DATA_TYPES_OPERATOR_ATTRIBUTES.pdf):  Guía de ejercicios asociado a la ayudantía. 
    * [ALU.vhd](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/ALU.vhd): El cual contiene el código VHDL de la ALU utilizado en la ayudantía
    * [SM.vhd](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/SM.vhd): El cual contiene el código VHDL del bloque SM utilizado en la ayudantía
    * [RAM.vhd](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/RAM.vhd): El cual contiene el código VHDL del bloque RAM modificado utilizado en la ayudantía  
    * [Zybo-Z7_Master.xdc](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/Zybo-Z7-Master.xdc):  El cual contiene los constraints de nuestra tarjeta (mapeo de pines)    
    * [AYU02-ALU.zip](https://github.com/IEE2463-SEP/AYUD02-ALU/blob/main/AYU02-ALU.zip):  Contine el projecto en vivado desarrollado en el laboratorio    
   
3. Durante la ayudantía se busca que desarrollen el ejercicio propuesto de la guía.
