# 第一周工作报告

本周主要熟悉了CV32E40P的相关文档，解决了一些遇到的问题以及确定接下来具体的工作。

在阅读文档方面，了解了该项目的大体设计方案，包括4段流水设计(MEM段被合并)以及项目支持的指令集。该项目所有访存都通过一个LSU(Load-Store-Unit)来完成，总线协议为简单的类SRAM协议。CPU的各个流水段并不是无条件往下流水，而是通过握手信号来互相连接保证数据的有效性。项目中很大一部分是我们目前不需要的部分，包括异常处理，Hardware Loop，浮点运算，协处理器，分支预测等。有很多的裁剪空间。但对于更细节的模块的设计还没有深入，因为在阅读RTL代码时遇到了一些困难(语法方面，可自行解决)。

遇到的问题主要有：

- RISC-V指令集中B型指令和J型指令的立即数字段的划分
- RISC-V中无延迟槽设计
- RISC-V指令集operand字段的位置与MIPS存在差异
- CPU如何仿真运行并调试

组会时讨论并解决了前三个问题。了解了RISC-V划分立即数字段的原因(是因为字段对齐和半字地址跳转的需要)以及为什么没有考虑延迟槽设计(因为分支预测准确率很高，延迟槽设计所花的资源与收益比例过大)，而operand字段放在低位是考虑到了在小尾端下64位和128位指令扩展的需要。

对于对当前项目进行仿真与验证功能的问题，尚未解决，并列为了下周的主要工作。下周首先尝试配制好CV32E40P的运行环境并使其能成功仿真，然后在理解RTL源代码的基础上对其进行裁剪以适配需要的功能。DDL定在下周六(2020.9.26)的上午8:30。