<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:05:04.54</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7007839</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>컴퓨터 리소스 토폴로지에 대한 라우팅 회로</inventionTitle><inventionTitleEng>ROUTING CIRCUIT FOR COMPUTER RESOURCE TOPOLOGY</inventionTitleEng><openDate>2025.03.19</openDate><openNumber>10-2025-0038834</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/173</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/394</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0864</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0895</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/72</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 디멘전들을 갖는 토폴로지에 따라 조직되는 리소스들의 세트에 액세스하도록 구성된 집적 회로를 위한 라우팅 회로. 라우팅은 제1 및 제2 세트들의 비트들을 포함하는 어드레스를 포함하는 리소스들의 세트의 특정 리소스에 대한 요청을 수신하며, 토폴로지는 n개의 라우팅 옵션들을 갖는 제1 디멘전(여기서 n은 2의 거듭제곱이 아님) 및 m개의 라우팅 옵션들을 갖는 제2 디멘전을 갖는다. 라우팅 회로는 제1 및 제2 세트의 비트들을 포함하는 어드레스로부터 형성된 값들에 대해 각자의 모듈로-n 및 div-n 연산들을 수행함으로써 제1 및 제2 디멘전들에 대한 제1 및 제2 라우팅 선택들을 결정한다. 라우팅 회로는 이어서, 특정 리소스가 요청에 응답하여 선택되게 하는 데 사용가능한 제1 및 제2 라우팅 선택들에 따라 하나 이상의 선택 신호들을 활성화한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024063959</internationOpenNumber><internationalApplicationDate>2023.09.08</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/032321</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,집적 회로를 포함하고, 상기 집적 회로는,n개의 해싱 옵션들을 갖는 제1 레벨 및 m개의 해싱 옵션들을 갖는 제2 레벨을 포함하는 복수의 레벨들을 갖는 계층구조(hierarchy)에 따라 배열된 저장 위치들의 세트 - n은 2의 거듭제곱이 아닌 정수(non-power-of-two integer)임 -; 및해싱 회로를 포함하며, 상기 해싱 회로는, 상기 저장 위치들의 세트의 특정 저장 위치에 액세스하라는 요청을 수신하도록 - 상기 요청은 제1 세트의 비트들 및 중첩하지 않는 제2 세트의 비트들을 갖는 어드레스를 포함함 -; 상기 어드레스로부터 형성된 제1 값에 대해 모듈로-n(modulo-n) 연산을 수행함으로써 상기 제1 레벨에 대한 제1 해시 값을 결정하도록; 상기 어드레스로부터 형성된 제2 값에 대해 div-n 연산을 수행함으로써 상기 제2 레벨에 대한 제2 해시 값을 결정하도록; 그리고 상기 특정 저장 위치가 선택되게 하는 데 사용가능한 상기 제1 및 제2 해시 값들에 따라 복수의 선택 신호들을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 특정 저장 위치는 메모리 위치이고, 상기 저장 위치들의 세트는 컴퓨터 시스템의 메모리 시스템 내에 있는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 해싱 회로는,제1 개재 세트의 비트들에 의해 분리되는 상기 제1 및 제2 세트들의 비트들을 포함하는 제1 마스크 값으로 상기 어드레스를 마스킹함으로써 상기 제1 값을 형성하도록; 그리고제2 개재 세트의 비트들에 의해 분리되는 상기 제1 및 제2 세트들의 비트들을 포함하는 제2 마스크 값으로 상기 어드레스를 마스킹함으로써 상기 제2 값을 형성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 및 제2 세트들의 개재 비트들은 상이한 수들의 비트 세트를 갖는, 장치.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 해싱 회로는 앨리어싱(aliasing)을 방지하기 위해 어드레싱 제약들의 세트를 체크하도록 구성된 규칙 체킹 회로를 포함하고, 상기 해싱 회로는, 상기 제1 및 제2 레벨들에 대해, 상기 제1 및 제2 세트들의 개재 세트의 비트들이 각각 짝수 개의 0들 및 짝수 개의 1들을 포함하는지의 여부를 체크하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 해싱 회로는 하기에 의해 모듈로-n 연산을 수행하도록 구성된 모듈로-n 회로를 추가로 포함하는 산술 회로를 포함하는, 장치:상기 제1 값의 동일한 서브부분들 각각에 대한 모듈로-n 값을 결정하여, 현재 세트의 모듈로-n 결과들을 초래함;상기 현재 세트의 모듈로-n 결과들의 쌍들을 조합하여 이전 모듈로-n 결과들보다 더 많은 수의 비트들을 갖는 새로운 세트의 모듈로-n 결과들을 획득함 - 상기 새로운 세트의 모듈로-n 결과들은 상기 현재 세트의 모듈로-n 결과들이 됨 -; 그리고상기 새로운 세트의 모듈로-n 결과들이 단일 모듈로-n 결과를 가질 때까지 상기 현재 세트의 모듈로-n 결과들의 조합하기를 반복함 - 상기 단일 모듈로-n 결과는 상기 제1 값에 대한 상기 모듈로-n 연산의 최종 결과임 -.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 주어진 쌍의 상기 현재 세트의 모듈로-n 결과들은 상기 어드레스의 제1 서브부분(x) 및 상기 어드레스의 바로 덜 중요한 서브부분(y)을 포함하고, 상기 모듈로-n 회로는 수학식 mod n(mod n(x) + mod n(y))를 계산함으로써 상기 주어진 쌍을 조합하여 형성된 상기 새로운 세트의 모듈로-n 결과들 중 대응하는 하나를 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 산술 회로는 하기에 의해 div-n 연산을 수행하도록 구성된 div-n 회로를 추가로 포함하는, 장치:상기 제2 값의 동일한 서브부분들 각각에 대한 div-n 값을 결정하여, 현재 세트의 div-n 결과들을 초래함;상기 현재 세트의 div-n 결과들의 쌍들을 조합하여 이전 div-n 결과들보다 더 많은 수의 비트들을 갖는 새로운 세트의 div-n 결과들을 획득함 - 상기 새로운 세트의 div-n 결과들은 상기 현재 세트의 div-n 결과들이 됨 -; 그리고상기 새로운 세트의 div-n 결과들이 상기 제2 값의 비트들의 수와 동일한 비트들의 수를 가질 때까지 상기 현재 세트의 div-n 결과들의 조합하기를 반복함.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 주어진 쌍의 상기 현재 세트의 div-n 결과들은 상기 어드레스의 제1 서브부분(x') 및 상기 어드레스의 바로 덜 중요한 서브부분(y')을 포함하고, 상기 div-n 회로는 수학식 div n(x')  22^k + div n(y') + div n(mod n(x')  22^k + mod n(y'))를 계산함으로써 상기 주어진 쌍을 조합하여 형성된 상기 새로운 세트의 div-n 결과들 중 대응하는 하나를 생성하도록 구성되고, 상기 제2 값은 비트 폭 22^k+1을 갖는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 복수의 레벨들은 각각이 2의 거듭제곱인 정수인 각자의 옵션들을 갖는 하나 이상의 다른 레벨들을 포함하고, 상기 해싱 회로는 마스킹을 통해 상기 어드레스로부터 형성된 각자의 값들에 대한 하나 이상의 XOR 연산들을 사용하여 상기 하나 이상의 다른 레벨들에 대한 각자의 라우팅 선택들을 수행하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>11. 방법으로서,복수의 디멘전(dimension)들을 갖는 토폴로지에 따라 조직되는 리소스들의 세트를 포함하는 컴퓨터 시스템의 라우팅 회로에서, 상기 리소스들의 세트 내의 특정 리소스에 대한 요청을 수신하는 단계 - 상기 요청은 제1 세트의 비트들 및 중첩하지 않는 제2 세트의 비트들을 갖는 어드레스를 포함하고, 상기 토폴로지는 n개의 라우팅 옵션들을 갖는 제1 디멘전 및 m개의 라우팅 옵션들을 갖는 제2 디멘전을 갖고, n 및 m은 둘 모두가 2 초과의 정수들이고, n은 2의 거듭제곱이 아님 -;상기 라우팅 회로에 의해, 상기 어드레스로부터 형성된 제1 값에 대해 모듈로-n 연산을 수행함으로써 상기 제1 디멘전에 대한 제1 라우팅 선택을 결정하는 단계 - 상기 제1 값은 상기 제1 및 제2 세트들의 비트들을 포함함 -;상기 라우팅 회로에 의해, 상기 어드레스로부터 형성된 제2 값에 대해 div-n 연산을 수행함으로써 상기 제2 디멘전에 대한 제2 라우팅 선택을 결정하는 단계 - 상기 제2 값은 상기 제1 및 제2 세트들의 비트들을 포함함 -; 및상기 라우팅 회로에 의해, 상기 제1 및 제2 라우팅 선택들에 따라 하나 이상의 선택 신호들을 활성화하는 단계 - 상기 하나 이상의 선택 신호들은 상기 특정 리소스가 상기 요청에 응답하여 선택되게 하는 데 사용가능함 - 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 모듈로-n 연산을 수행하는 단계는,상기 제1 값의 동일한 서브부분들 각각에 대한 모듈로-n 값을 결정하여, 현재 세트의 모듈로-n 결과들을 초래하는 단계;상기 현재 세트의 모듈로-n 결과들의 쌍들을 조합하여 이전 모듈로-n 결과들보다 더 많은 수의 비트들을 갖는 새로운 세트의 모듈로-n 결과들을 획득하는 단계 - 상기 새로운 세트의 모듈로-n 결과들은 상기 현재 세트의 모듈로-n 결과들이 됨 -; 및상기 새로운 세트의 모듈로-n 결과들이 단일 모듈로-n 결과를 가질 때까지 상기 현재 세트의 모듈로-n 결과들의 조합하기를 반복하는 단계 - 상기 단일 모듈로-n 결과는 상기 제1 값에 대한 상기 모듈로-n 연산의 최종 결과임 - 를 포함하고,상기 div-n 연산을 수행하는 단계는,상기 제2 값의 동일한 서브부분들 각각에 대한 div-n 값을 결정하여, 현재 세트의 div-n 결과들을 초래하는 단계;상기 현재 세트의 div-n 결과들의 쌍들을 조합하여 이전 div-n 결과들보다 더 많은 수의 비트들을 갖는 새로운 세트의 div-n 결과들을 획득하는 단계 - 상기 새로운 세트의 div-n 결과들은 상기 현재 세트의 div-n 결과들이 됨 -; 및상기 새로운 세트의 div-n 결과들이 상기 제2 값의 비트들의 수와 동일한 비트들의 수를 가질 때까지 상기 현재 세트의 div-n 결과들의 조합하기를 반복하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 주어진 쌍의 상기 현재 세트의 모듈로-n 결과들은 상기 어드레스의 제1 서브부분(x) 및 상기 어드레스의 바로 덜 중요한 서브부분(y)을 포함하고, 상기 주어진 쌍에 대한 상기 새로운 세트의 모듈로-n 결과들 중 대응하는 하나가 mod n(mod n(x) + mod n(y))와 동일한, 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 주어진 쌍의 상기 현재 세트의 div-n 결과들은 상기 어드레스의 제1 서브부분(x') 및 상기 어드레스의 바로 덜 중요한 서브부분(y')을 포함하고, 상기 주어진 쌍에 대한 상기 새로운 세트의 div-n 결과들 중 대응하는 하나가 div n(x')  22^k + div n(y') + div n(mod n(x')  22^k + mod n(y'))와 동일하고, 상기 제2 값은 비트 폭 22^k+1을 갖는, 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 제1 및 제2 세트들의 비트들은 상기 어드레스 내에서 개재 세트의 비트들에 의해 분리되고, 상기 제1 값은 제1 개재 세트의 비트들에 의해 분리된 상기 제1 및 제2 세트들의 비트들을 포함하는 제1 마스크 값으로 상기 어드레스를 마스킹하여 형성되고, 상기 제2 값은 제2 개재 세트의 비트들에 의해 분리된 상기 제1 및 제2 세트들의 비트들을 포함하는 상이한 제2 마스크 값으로 상기 어드레스를 마스킹하여 형성되고, 상기 방법은 앨리어싱을 방지하기 위해 제약들의 세트를 체킹하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 및 제2 디멘전들에 대한 상기 제약들의 세트를 체킹하는 단계는 상기 제1 및 제2 세트들의 개재 비트들이 각각 짝수 개의 0들 및 짝수 개의 1들을 포함한다는 것을 보장하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 장치로서,집적 회로를 포함하고, 상기 집적 회로는,n개의 해싱 옵션들을 갖는 제1 디멘전 및 m개의 해싱 옵션들을 갖는 제2 디멘전을 포함하는 복수의 디멘전들을 갖는 계층구조에 따라 배열된 메모리 시스템 - n 및 m은 2 초과의 정수들이고, n은 2의 거듭제곱이 아님 -; 및해싱 회로를 포함하며, 상기 해싱 회로는, 상기 메모리 시스템의 특정 메모리 위치에 액세스하라는 요청을 수신하도록 - 상기 요청은 개재 세트의 비트들에 의해 분리되는 제1 세트의 비트들 및 제2 세트의 비트들을 갖는 메모리 어드레스를 포함하고, 상기 제1 및 제2 세트들의 비트들은 상기 제1 및 제2 디멘전들을 함께 인코딩함 -; 상기 제1 세트의 비트들, 상기 제2 세트의 비트들, 및 제1 세트의 개재 비트들을 포함하는 제1 마스크 값을 사용하여 상기 메모리 어드레스로부터 형성된 제1 값에 대해 모듈로-n 연산을 수행함으로써 상기 제1 디멘전에 대한 제1 해시 값을 결정하도록; 상기 제1 세트의 비트들, 상기 제2 세트의 비트들, 및 제2 세트의 개재 비트들을 포함하는 제2 마스크 값을 사용하여 상기 메모리 어드레스로부터 형성된 제2 값에 대해 div-n 연산을 수행함으로써 상기 제2 디멘전에 대한 제2 해시 값을 결정하도록; 그리고 상기 특정 메모리 위치가 선택되게 하는 데 사용가능한 상기 제1 및 제2 해시 값들에 따라 복수의 선택 신호들을 생성하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 디멘전들은,상기 메모리 시스템 내의 복수의 메모리 제어기들 중 하나를 특정하는 메모리 제어기 디멘전;상기 특정된 메모리 제어기에 대한 복수의 메모리 평면들 중 하나를 특정하는 메모리 평면 디멘전;상기 특정된 메모리 제어기 및 메모리 평면에 대한 복수의 메모리 뱅크들 중 하나를 특정하는 메모리 뱅크 디멘전;상기 특정된 메모리 뱅크, 메모리 평면, 및 메모리 제어기에 대한 복수의 행(row)들 중 하나를 특정하는 행 디멘전; 및상기 특정된 메모리 뱅크, 메모리 평면, 및 메모리 제어기에 대한 복수의 열(column)들 중 하나를 특정하는 열 디멘전을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 제1 및 제2 세트들의 개재 비트들은 상이한 수들의 비트 세트를 갖는, 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 해싱 회로는 어드레싱 제약들의 세트를 강제하도록 구성된 규칙 체킹 회로를 포함하고, 상기 제1 및 제2 디멘전들에 대해, 상기 어드레싱 제약들의 세트는 상기 제1 및 제2 세트들의 개재 세트의 비트들이 짝수 개의 0들 및 짝수 개의 1들을 포함한다고 특정하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>오스트레일리아</country><engName>CAI, Qiong</engName><name>카이, 치옹</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 폴섬...</address><code> </code><country>이탈리아</country><engName>MORINI, Emiliano</engName><name>모리니, 에밀리아노</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.04.06</priorityApplicationDate><priorityApplicationNumber>18/296,861</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>63/376,815</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0267720-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0266183-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.10</receiptDate><receiptNumber>1-1-2025-0267715-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.12</receiptDate><receiptNumber>1-5-2025-0042666-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.06.11</receiptDate><receiptNumber>9-5-2025-0554286-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>1-1-2025-0828327-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.22</receiptDate><receiptNumber>1-1-2025-0828337-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257007839.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93bbff5c51e85ff65a52fdd3ac4649894248a3b9c5249b7f2f22cc4d735fb59381faebd61eb019ab66d8d93b8e7e1180b5c5e085f778180512</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5142e2078a0170c6477a1ce94240bbd86580d3781f37bfd5640c02d254f08393bb488a3fa6861f6eecaa6150e7d77df0361ab186bd4e7526</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>