Information: Propagating switching activity (low effort zero delay simulation). (PWR-6)
Warning: Design has unannotated primary inputs. (PWR-414)
Warning: Design has unannotated sequential cell outputs. (PWR-415)
 
****************************************
Report : power
        -hier
        -analysis_effort low
Design : grid_clb
Version: Q-2019.12-SP4
--removed--
****************************************


Library(s) Used:

    scc40ulp_uhdc40_hvt_tt_v1p1_25c_basic (File: /eda/internal/alkaid_infra/pdk/s40/s40ulp/std_cell/SCC40ULP_UHDC40_HVT/V0p2/liberty/1.1v/scc40ulp_uhdc40_hvt_tt_v1p1_25c_basic.db)
    scc40ulp_uhdc40_lvt_tt_v1p1_25c_basic (File: /eda/internal/alkaid_infra/pdk/s40/s40ulp/std_cell/SCC40ULP_UHDC40_LVT/V0p2/liberty/1.1v/scc40ulp_uhdc40_lvt_tt_v1p1_25c_basic.db)
    scc40ulp_uhdc40_rvt_tt_v1p1_25c_basic (File: /eda/internal/alkaid_infra/pdk/s40/s40ulp/std_cell/SCC40ULP_UHDC40_RVT_V0p2/liberty/1.1v/scc40ulp_uhdc40_rvt_tt_v1p1_25c_basic.db)


Operating Conditions: tt_v1p1_25c   Library: scc40ulp_uhdc40_hvt_tt_v1p1_25c_basic
Wire Load Model Mode: top


Global Operating Voltage = 1.1  
Power-specific unit information :
    Voltage Units = 1V
    Capacitance Units = 1.000000pf
    Time Units = 1ns
    Dynamic Power Units = 1mW    (derived from V,C,T units)
    Leakage Power Units = 1uW


--------------------------------------------------------------------------------
                                       Switch   Int      Leak     Total
Hierarchy                              Power    Power    Power    Power    %
--------------------------------------------------------------------------------
grid_clb                               1.70e-02    0.259    1.640    0.278 100.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_0 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       2.13e-04 4.12e-04 9.26e-02 7.17e-04   0.3
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                       1.17e-05 3.07e-05 7.17e-03 4.96e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.69e-04 2.53e-04 7.75e-02 5.00e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.41e-05 5.82e-05 2.31e-03 7.46e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.37e-05 5.48e-05 2.31e-03 7.08e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_1 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.76e-04 2.88e-04 9.03e-02 5.54e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                       1.79e-06 2.30e-06 6.85e-03 1.09e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.78e-04 7.55e-02 4.00e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.39e-05 2.31e-03 6.96e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_2 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.84e-04 9.02e-02 5.48e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                       3.51e-08 4.04e-08 6.84e-03 6.91e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.77e-04 7.55e-02 3.99e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_3 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.84e-04 9.02e-02 5.48e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.76e-04 7.55e-02 3.99e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_4 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.84e-04 9.02e-02 5.48e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.76e-04 7.55e-02 3.98e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.38e-05 2.31e-03 6.96e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_5 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.82e-04 9.02e-02 5.46e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.76e-04 7.55e-02 3.98e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_6 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.73e-04 2.80e-04 9.02e-02 5.43e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.76e-04 7.55e-02 3.98e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_7 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.82e-04 9.02e-02 5.46e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.77e-04 7.55e-02 3.99e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_8 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.73e-04 2.80e-04 9.02e-02 5.43e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.46e-04 1.76e-04 7.55e-02 3.98e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_9 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.73e-04 2.80e-04 9.02e-02 5.43e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.46e-04 1.76e-04 7.55e-02 3.98e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.18e-05 2.31e-03 6.76e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_10 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.82e-04 9.02e-02 5.46e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.77e-04 7.55e-02 3.99e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
  logical_tile_clb_mode_clb__0_logical_tile_clb_mode_clb_default_mode__fle_11 (grid_clb_logical_tile_clb_mode_clb_default_mode__fle)
                                       1.74e-04 2.82e-04 9.02e-02 5.46e-04   0.2
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode___phy_fpga_adder_core_0_ADDF_0_ (ADDF)
                                          0.000    0.000 6.84e-03 6.84e-06   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__frac_logic)
                                       1.47e-04 1.77e-04 7.55e-02 3.99e-04   0.1
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_0 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
    logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_0_logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff_1 (logical_tile_clb_mode_clb_default_mode__fle_mode_fle_physical_mode__fabric_mode_fabric_default_mode__p_ff_p_ff)
                                       1.35e-05 5.29e-05 2.31e-03 6.86e-05   0.0
  grid_clb_config_group_mem_size885 (grid_clb_config_group_mem_size885)
                                       8.52e-03    0.241 5.01e-02    0.250  89.9
  logical_tile_ckbuf_mode_ckbuf__19 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__18 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__17 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__16 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__15 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__14 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__13 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__12 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__11 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__10 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__9 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__8 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__7 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__6 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__5 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_ckbuf_mode_ckbuf__4 (logical_tile_ckbuf_mode_ckbuf_)
                                          0.000 5.62e-06 8.55e-04 6.47e-06   0.0
  logical_tile_pcnt_mode_pcnt__3 (logical_tile_pcnt_mode_pcnt_)
                                       3.43e-03 1.11e-02    0.161 1.46e-02   5.3
  logical_tile_pcnt_mode_pcnt__2 (logical_tile_pcnt_mode_pcnt_)
                                       1.30e-03 1.62e-03    0.161 3.09e-03   1.1
  logical_tile_pcnt_mode_pcnt__1 (logical_tile_pcnt_mode_pcnt_)
                                       1.34e-03 1.67e-03    0.161 3.17e-03   1.1
1
