================================
Clock Cycle #: 1
--------------------------------
IF             : 0000 set R7 #5116
================================
Clock Cycle #: 2
--------------------------------
ID             : 0000 set R7 #5116
IF             : 0004 ld R12 #41488 
================================
Clock Cycle #: 3
--------------------------------
IA             : 0000 set R7 #5116
ID             : 0004 ld R12 #41488 
IF             : 0008 set R15 #5996
================================
Clock Cycle #: 4
--------------------------------
RR             : 0000 set R7 #5116
IA             : 0004 ld R12 #41488 
ID             : 0008 set R15 #5996
IF             : 0012 set R6 #2924
================================
Clock Cycle #: 5
--------------------------------
ADD            : 0000 set R7 #5116
RR             : 0004 ld R12 #41488 
IA             : 0008 set R15 #5996
ID             : 0012 set R6 #2924
IF             : 0016 set R8 #7272
================================
Clock Cycle #: 6
--------------------------------
MUL            : 0000 set R7 #5116
ADD            : 0004 ld R12 #41488 
RR             : 0008 set R15 #5996
IA             : 0012 set R6 #2924
ID             : 0016 set R8 #7272
IF             : 0020 st R7 #9152 
================================
Clock Cycle #: 7
--------------------------------
DIV            : 0000 set R7 #5116
MUL            : 0004 ld R12 #41488 
ADD            : 0008 set R15 #5996
RR             : 0012 set R6 #2924
IA             : 0016 set R8 #7272
ID             : 0020 st R7 #9152 
IF             : 0024 add R4 R7 #56 
================================
Clock Cycle #: 8
--------------------------------
BR             : 0000 set R7 #5116
DIV            : 0004 ld R12 #41488 
MUL            : 0008 set R15 #5996
ADD            : 0012 set R6 #2924
RR             : 0016 set R8 #7272
IA             : 0020 st R7 #9152 
ID             : 0024 add R4 R7 #56 
IF             : 0028 div R3 R15 #60 
================================
Clock Cycle #: 9
--------------------------------
MEM1           : 0000 set R7 #5116
BR             : 0004 ld R12 #41488 
DIV            : 0008 set R15 #5996
MUL            : 0012 set R6 #2924
ADD            : 0016 set R8 #7272
RR             : 0020 st R7 #9152 
IA             : 0024 add R4 R7 #56 
ID             : 0028 div R3 R15 #60 
IF             : 0032 ld R10 R7 
================================
Clock Cycle #: 10
--------------------------------
MEM2           : 0000 set R7 #5116
MEM1           : 0004 ld R12 #41488 
BR             : 0008 set R15 #5996
DIV            : 0012 set R6 #2924
MUL            : 0016 set R8 #7272
RR             : 0020 st R7 #9152 
IA             : 0024 add R4 R7 #56 
ID             : 0028 div R3 R15 #60 
IF             : 0032 ld R10 R7 
================================
Clock Cycle #: 11
--------------------------------
WB             : 0000 set R7 #5116
MEM2           : 0004 ld R12 #41488 
MEM1           : 0008 set R15 #5996
BR             : 0012 set R6 #2924
DIV            : 0016 set R8 #7272
RR             : 0020 st R7 #9152 
IA             : 0024 add R4 R7 #56 
ID             : 0028 div R3 R15 #60 
IF             : 0032 ld R10 R7 
================================
Clock Cycle #: 12
--------------------------------
WB             : 0004 ld R12 #41488 
MEM2           : 0008 set R15 #5996
MEM1           : 0012 set R6 #2924
BR             : 0016 set R8 #7272
RR             : 0020 st R7 #9152 
IA             : 0024 add R4 R7 #56 
ID             : 0028 div R3 R15 #60 
IF             : 0032 ld R10 R7 
================================
Clock Cycle #: 13
--------------------------------
WB             : 0008 set R15 #5996
MEM2           : 0012 set R6 #2924
MEM1           : 0016 set R8 #7272
ADD            : 0020 st R7 #9152 
RR             : 0024 add R4 R7 #56 
IA             : 0028 div R3 R15 #60 
ID             : 0032 ld R10 R7 
IF             : 0036 mul R9 R15 #224 
================================
Clock Cycle #: 14
--------------------------------
WB             : 0012 set R6 #2924
MEM2           : 0016 set R8 #7272
MUL            : 0020 st R7 #9152 
ADD            : 0024 add R4 R7 #56 
RR             : 0028 div R3 R15 #60 
IA             : 0032 ld R10 R7 
ID             : 0036 mul R9 R15 #224 
IF             : 0040 sub R5 R12 R7 
================================
Clock Cycle #: 15
--------------------------------
WB             : 0016 set R8 #7272
DIV            : 0020 st R7 #9152 
MUL            : 0024 add R4 R7 #56 
ADD            : 0028 div R3 R15 #60 
RR             : 0032 ld R10 R7 
IA             : 0036 mul R9 R15 #224 
ID             : 0040 sub R5 R12 R7 
IF             : 0044 sub R11 R7 R4 
================================
Clock Cycle #: 16
--------------------------------
BR             : 0020 st R7 #9152 
DIV            : 0024 add R4 R7 #56 
MUL            : 0028 div R3 R15 #60 
ADD            : 0032 ld R10 R7 
RR             : 0036 mul R9 R15 #224 
IA             : 0040 sub R5 R12 R7 
ID             : 0044 sub R11 R7 R4 
IF             : 0048 mul R1 R7 R6 
================================
Clock Cycle #: 17
--------------------------------
MEM1           : 0020 st R7 #9152 
BR             : 0024 add R4 R7 #56 
DIV            : 0028 div R3 R15 #60 
MUL            : 0032 ld R10 R7 
ADD            : 0036 mul R9 R15 #224 
RR             : 0040 sub R5 R12 R7 
IA             : 0044 sub R11 R7 R4 
ID             : 0048 mul R1 R7 R6 
IF             : 0052 add R13 R4 R3 
================================
Clock Cycle #: 18
--------------------------------
MEM2           : 0020 st R7 #9152 
MEM1           : 0024 add R4 R7 #56 
BR             : 0028 div R3 R15 #60 
DIV            : 0032 ld R10 R7 
MUL            : 0036 mul R9 R15 #224 
ADD            : 0040 sub R5 R12 R7 
RR             : 0044 sub R11 R7 R4 
IA             : 0048 mul R1 R7 R6 
ID             : 0052 add R13 R4 R3 
IF             : 0056 sub R7 R4 #60 
================================
Clock Cycle #: 19
--------------------------------
WB             : 0020 st R7 #9152 
MEM2           : 0024 add R4 R7 #56 
MEM1           : 0028 div R3 R15 #60 
BR             : 0032 ld R10 R7 
DIV            : 0036 mul R9 R15 #224 
MUL            : 0040 sub R5 R12 R7 
RR             : 0044 sub R11 R7 R4 
IA             : 0048 mul R1 R7 R6 
ID             : 0052 add R13 R4 R3 
IF             : 0056 sub R7 R4 #60 
================================
Clock Cycle #: 20
--------------------------------
WB             : 0024 add R4 R7 #56 
MEM2           : 0028 div R3 R15 #60 
MEM1           : 0032 ld R10 R7 
BR             : 0036 mul R9 R15 #224 
DIV            : 0040 sub R5 R12 R7 
RR             : 0044 sub R11 R7 R4 
IA             : 0048 mul R1 R7 R6 
ID             : 0052 add R13 R4 R3 
IF             : 0056 sub R7 R4 #60 
================================
Clock Cycle #: 21
--------------------------------
WB             : 0028 div R3 R15 #60 
MEM2           : 0032 ld R10 R7 
MEM1           : 0036 mul R9 R15 #224 
BR             : 0040 sub R5 R12 R7 
RR             : 0044 sub R11 R7 R4 
IA             : 0048 mul R1 R7 R6 
ID             : 0052 add R13 R4 R3 
IF             : 0056 sub R7 R4 #60 
================================
Clock Cycle #: 22
--------------------------------
WB             : 0032 ld R10 R7 
MEM2           : 0036 mul R9 R15 #224 
MEM1           : 0040 sub R5 R12 R7 
ADD            : 0044 sub R11 R7 R4 
RR             : 0048 mul R1 R7 R6 
IA             : 0052 add R13 R4 R3 
ID             : 0056 sub R7 R4 #60 
IF             : 0060 div R4 R5 R12 
================================
Clock Cycle #: 23
--------------------------------
WB             : 0036 mul R9 R15 #224 
MEM2           : 0040 sub R5 R12 R7 
MUL            : 0044 sub R11 R7 R4 
ADD            : 0048 mul R1 R7 R6 
RR             : 0052 add R13 R4 R3 
IA             : 0056 sub R7 R4 #60 
ID             : 0060 div R4 R5 R12 
IF             : 0064 sub R12 R12 R8 
================================
Clock Cycle #: 24
--------------------------------
WB             : 0040 sub R5 R12 R7 
DIV            : 0044 sub R11 R7 R4 
MUL            : 0048 mul R1 R7 R6 
ADD            : 0052 add R13 R4 R3 
RR             : 0056 sub R7 R4 #60 
IA             : 0060 div R4 R5 R12 
ID             : 0064 sub R12 R12 R8 
IF             : 0068 mul R15 R15 #3
================================
Clock Cycle #: 25
--------------------------------
BR             : 0044 sub R11 R7 R4 
DIV            : 0048 mul R1 R7 R6 
MUL            : 0052 add R13 R4 R3 
ADD            : 0056 sub R7 R4 #60 
RR             : 0060 div R4 R5 R12 
IA             : 0064 sub R12 R12 R8 
ID             : 0068 mul R15 R15 #3
IF             : 0072 add R8 R8 R7 
================================
Clock Cycle #: 26
--------------------------------
MEM1           : 0044 sub R11 R7 R4 
BR             : 0048 mul R1 R7 R6 
DIV            : 0052 add R13 R4 R3 
MUL            : 0056 sub R7 R4 #60 
ADD            : 0060 div R4 R5 R12 
RR             : 0064 sub R12 R12 R8 
IA             : 0068 mul R15 R15 #3
ID             : 0072 add R8 R8 R7 
IF             : 0076 mul R2 R7 R7 
================================
Clock Cycle #: 27
--------------------------------
MEM2           : 0044 sub R11 R7 R4 
MEM1           : 0048 mul R1 R7 R6 
BR             : 0052 add R13 R4 R3 
DIV            : 0056 sub R7 R4 #60 
MUL            : 0060 div R4 R5 R12 
ADD            : 0064 sub R12 R12 R8 
RR             : 0068 mul R15 R15 #3
IA             : 0072 add R8 R8 R7 
ID             : 0076 mul R2 R7 R7 
IF             : 0080 st R9 R13 
================================
Clock Cycle #: 28
--------------------------------
WB             : 0044 sub R11 R7 R4 
MEM2           : 0048 mul R1 R7 R6 
MEM1           : 0052 add R13 R4 R3 
BR             : 0056 sub R7 R4 #60 
DIV            : 0060 div R4 R5 R12 
MUL            : 0064 sub R12 R12 R8 
ADD            : 0068 mul R15 R15 #3
RR             : 0072 add R8 R8 R7 
IA             : 0076 mul R2 R7 R7 
ID             : 0080 st R9 R13 
IF             : 0084 div R7 R13 #172 
================================
Clock Cycle #: 29
--------------------------------
WB             : 0048 mul R1 R7 R6 
MEM2           : 0052 add R13 R4 R3 
MEM1           : 0056 sub R7 R4 #60 
BR             : 0060 div R4 R5 R12 
DIV            : 0064 sub R12 R12 R8 
MUL            : 0068 mul R15 R15 #3
RR             : 0072 add R8 R8 R7 
IA             : 0076 mul R2 R7 R7 
ID             : 0080 st R9 R13 
IF             : 0084 div R7 R13 #172 
================================
Clock Cycle #: 30
--------------------------------
WB             : 0052 add R13 R4 R3 
MEM2           : 0056 sub R7 R4 #60 
MEM1           : 0060 div R4 R5 R12 
BR             : 0064 sub R12 R12 R8 
DIV            : 0068 mul R15 R15 #3
RR             : 0072 add R8 R8 R7 
IA             : 0076 mul R2 R7 R7 
ID             : 0080 st R9 R13 
IF             : 0084 div R7 R13 #172 
================================
Clock Cycle #: 31
--------------------------------
WB             : 0056 sub R7 R4 #60 
MEM2           : 0060 div R4 R5 R12 
MEM1           : 0064 sub R12 R12 R8 
BR             : 0068 mul R15 R15 #3
RR             : 0072 add R8 R8 R7 
IA             : 0076 mul R2 R7 R7 
ID             : 0080 st R9 R13 
IF             : 0084 div R7 R13 #172 
================================
Clock Cycle #: 32
--------------------------------
WB             : 0060 div R4 R5 R12 
MEM2           : 0064 sub R12 R12 R8 
MEM1           : 0068 mul R15 R15 #3
RR             : 0072 add R8 R8 R7 
IA             : 0076 mul R2 R7 R7 
ID             : 0080 st R9 R13 
IF             : 0084 div R7 R13 #172 
================================
Clock Cycle #: 33
--------------------------------
WB             : 0064 sub R12 R12 R8 
MEM2           : 0068 mul R15 R15 #3
ADD            : 0072 add R8 R8 R7 
RR             : 0076 mul R2 R7 R7 
IA             : 0080 st R9 R13 
ID             : 0084 div R7 R13 #172 
IF             : 0088 add R6 R13 R15 
================================
Clock Cycle #: 34
--------------------------------
WB             : 0068 mul R15 R15 #3
MUL            : 0072 add R8 R8 R7 
ADD            : 0076 mul R2 R7 R7 
RR             : 0080 st R9 R13 
IA             : 0084 div R7 R13 #172 
ID             : 0088 add R6 R13 R15 
IF             : 0092 sub R5 R4 R8 
================================
Clock Cycle #: 35
--------------------------------
DIV            : 0072 add R8 R8 R7 
MUL            : 0076 mul R2 R7 R7 
ADD            : 0080 st R9 R13 
RR             : 0084 div R7 R13 #172 
IA             : 0088 add R6 R13 R15 
ID             : 0092 sub R5 R4 R8 
IF             : 0096 add R14 R4 R3 
================================
Clock Cycle #: 36
--------------------------------
BR             : 0072 add R8 R8 R7 
DIV            : 0076 mul R2 R7 R7 
MUL            : 0080 st R9 R13 
ADD            : 0084 div R7 R13 #172 
RR             : 0088 add R6 R13 R15 
IA             : 0092 sub R5 R4 R8 
ID             : 0096 add R14 R4 R3 
IF             : 0100 st R8 #23560 
================================
Clock Cycle #: 37
--------------------------------
MEM1           : 0072 add R8 R8 R7 
BR             : 0076 mul R2 R7 R7 
DIV            : 0080 st R9 R13 
MUL            : 0084 div R7 R13 #172 
ADD            : 0088 add R6 R13 R15 
RR             : 0092 sub R5 R4 R8 
IA             : 0096 add R14 R4 R3 
ID             : 0100 st R8 #23560 
IF             : 0104 st R1 R15 
================================
Clock Cycle #: 38
--------------------------------
MEM2           : 0072 add R8 R8 R7 
MEM1           : 0076 mul R2 R7 R7 
BR             : 0080 st R9 R13 
DIV            : 0084 div R7 R13 #172 
MUL            : 0088 add R6 R13 R15 
RR             : 0092 sub R5 R4 R8 
IA             : 0096 add R14 R4 R3 
ID             : 0100 st R8 #23560 
IF             : 0104 st R1 R15 
================================
Clock Cycle #: 39
--------------------------------
WB             : 0072 add R8 R8 R7 
MEM2           : 0076 mul R2 R7 R7 
MEM1           : 0080 st R9 R13 
BR             : 0084 div R7 R13 #172 
DIV            : 0088 add R6 R13 R15 
RR             : 0092 sub R5 R4 R8 
IA             : 0096 add R14 R4 R3 
ID             : 0100 st R8 #23560 
IF             : 0104 st R1 R15 
================================
Clock Cycle #: 40
--------------------------------
WB             : 0076 mul R2 R7 R7 
MEM2           : 0080 st R9 R13 
MEM1           : 0084 div R7 R13 #172 
BR             : 0088 add R6 R13 R15 
RR             : 0092 sub R5 R4 R8 
IA             : 0096 add R14 R4 R3 
ID             : 0100 st R8 #23560 
IF             : 0104 st R1 R15 
================================
Clock Cycle #: 41
--------------------------------
WB             : 0080 st R9 R13 
MEM2           : 0084 div R7 R13 #172 
MEM1           : 0088 add R6 R13 R15 
ADD            : 0092 sub R5 R4 R8 
RR             : 0096 add R14 R4 R3 
IA             : 0100 st R8 #23560 
ID             : 0104 st R1 R15 
IF             : 0108 add R6 R9 #52 
================================
Clock Cycle #: 42
--------------------------------
WB             : 0084 div R7 R13 #172 
MEM2           : 0088 add R6 R13 R15 
MUL            : 0092 sub R5 R4 R8 
ADD            : 0096 add R14 R4 R3 
RR             : 0100 st R8 #23560 
IA             : 0104 st R1 R15 
ID             : 0108 add R6 R9 #52 
IF             : 0112 mul R0 R1 R1 
================================
Clock Cycle #: 43
--------------------------------
WB             : 0088 add R6 R13 R15 
DIV            : 0092 sub R5 R4 R8 
MUL            : 0096 add R14 R4 R3 
ADD            : 0100 st R8 #23560 
RR             : 0104 st R1 R15 
IA             : 0108 add R6 R9 #52 
ID             : 0112 mul R0 R1 R1 
IF             : 0116 st R4 #36432 
================================
Clock Cycle #: 44
--------------------------------
BR             : 0092 sub R5 R4 R8 
DIV            : 0096 add R14 R4 R3 
MUL            : 0100 st R8 #23560 
ADD            : 0104 st R1 R15 
RR             : 0108 add R6 R9 #52 
IA             : 0112 mul R0 R1 R1 
ID             : 0116 st R4 #36432 
IF             : 0120 ret
================================
Clock Cycle #: 45
--------------------------------
MEM1           : 0092 sub R5 R4 R8 
BR             : 0096 add R14 R4 R3 
DIV            : 0100 st R8 #23560 
MUL            : 0104 st R1 R15 
ADD            : 0108 add R6 R9 #52 
RR             : 0112 mul R0 R1 R1 
IA             : 0116 st R4 #36432 
ID             : 0120 ret
================================
Clock Cycle #: 46
--------------------------------
MEM2           : 0092 sub R5 R4 R8 
MEM1           : 0096 add R14 R4 R3 
BR             : 0100 st R8 #23560 
DIV            : 0104 st R1 R15 
MUL            : 0108 add R6 R9 #52 
ADD            : 0112 mul R0 R1 R1 
RR             : 0116 st R4 #36432 
IA             : 0120 ret
================================
Clock Cycle #: 47
--------------------------------
WB             : 0092 sub R5 R4 R8 
MEM2           : 0096 add R14 R4 R3 
MEM1           : 0100 st R8 #23560 
BR             : 0104 st R1 R15 
DIV            : 0108 add R6 R9 #52 
MUL            : 0112 mul R0 R1 R1 
ADD            : 0116 st R4 #36432 
RR             : 0120 ret
================================
Clock Cycle #: 48
--------------------------------
WB             : 0096 add R14 R4 R3 
MEM2           : 0100 st R8 #23560 
MEM1           : 0104 st R1 R15 
BR             : 0108 add R6 R9 #52 
DIV            : 0112 mul R0 R1 R1 
MUL            : 0116 st R4 #36432 
ADD            : 0120 ret
================================
Clock Cycle #: 49
--------------------------------
WB             : 0100 st R8 #23560 
MEM2           : 0104 st R1 R15 
MEM1           : 0108 add R6 R9 #52 
BR             : 0112 mul R0 R1 R1 
DIV            : 0116 st R4 #36432 
MUL            : 0120 ret
================================
Clock Cycle #: 50
--------------------------------
WB             : 0104 st R1 R15 
MEM2           : 0108 add R6 R9 #52 
MEM1           : 0112 mul R0 R1 R1 
BR             : 0116 st R4 #36432 
DIV            : 0120 ret
================================
Clock Cycle #: 51
--------------------------------
WB             : 0108 add R6 R9 #52 
MEM2           : 0112 mul R0 R1 R1 
MEM1           : 0116 st R4 #36432 
BR             : 0120 ret
================================
Clock Cycle #: 52
--------------------------------
WB             : 0112 mul R0 R1 R1 
MEM2           : 0116 st R4 #36432 
MEM1           : 0120 ret
================================
Clock Cycle #: 53
--------------------------------
WB             : 0116 st R4 #36432 
MEM2           : 0120 ret
================================
Clock Cycle #: 54
--------------------------------
WB             : 0120 ret
================================

