Fitter report for pipemult_lc_phys_syn
Mon Mar 30 17:18:29 2009
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Advanced Data - General
 29. Advanced Data - Placement Preparation
 30. Advanced Data - Placement
 31. Advanced Data - Routing
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Mon Mar 30 17:18:29 2009    ;
; Quartus II Version                 ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name                      ; pipemult_lc_phys_syn                     ;
; Top-level Entity Name              ; pipemult                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5F256C6                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 103 / 4,608 ( 2 % )                      ;
;     Total combinational functions  ; 101 / 4,608 ( 2 % )                      ;
;     Dedicated logic registers      ; 54 / 4,608 ( 1 % )                       ;
; Total registers                    ; 70                                       ;
; Total pins                         ; 44 / 158 ( 28 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 512 / 119,808 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C5F256C6                    ;                                ;
; Use TimeQuest Timing Analyzer                                      ; On                             ; Off                            ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Perform Register Retiming for Performance                          ; On                             ; Off                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 209     ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                             ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; inst2[0]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[0]             ; DATAIN           ;                       ;
; inst2[1]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[1]             ; DATAIN           ;                       ;
; inst2[2]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[2]             ; DATAIN           ;                       ;
; inst2[3]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[3]             ; DATAIN           ;                       ;
; inst2[4]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[4]             ; DATAIN           ;                       ;
; inst2[5]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[5]             ; DATAIN           ;                       ;
; inst2[6]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[6]             ; DATAIN           ;                       ;
; inst2[7]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[7]             ; DATAIN           ;                       ;
; inst2[8]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[8]             ; DATAIN           ;                       ;
; inst2[9]                                                                                                                                                         ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[9]             ; DATAIN           ;                       ;
; inst2[10]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[10]            ; DATAIN           ;                       ;
; inst2[11]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[11]            ; DATAIN           ;                       ;
; inst2[12]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[12]            ; DATAIN           ;                       ;
; inst2[13]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[13]            ; DATAIN           ;                       ;
; inst2[14]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[14]            ; DATAIN           ;                       ;
; inst2[15]                                                                                                                                                        ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; q[15]            ; DATAIN           ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3_OTERM63          ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[0]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[0]_OTERM53                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[0]_OTERM55                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[1]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[1]_OTERM57                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[2]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[2]_OTERM1                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[2]_OTERM59                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[3]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[3]_OTERM3                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[3]_OTERM61                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[4]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[4]_OTERM5                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[4]_OTERM7                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[5]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[5]_OTERM9                         ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[5]_OTERM11                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[6]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[6]_OTERM13                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[6]_OTERM15                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[7]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[7]_OTERM17                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[7]_OTERM19                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[8]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[8]_OTERM21                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[8]_OTERM23                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[9]                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[9]_OTERM25                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[9]_OTERM27                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[10]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[10]_OTERM29                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[10]_OTERM31                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[11]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[11]_OTERM33                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[11]_OTERM35                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[12]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[12]_OTERM37                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[12]_OTERM39                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[13]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[13]_OTERM41                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[13]_OTERM43                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[14]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[14]_OTERM45                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[14]_OTERM47                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[15]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[15]_OTERM49                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[15]_OTERM51                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[1]_RTM098                       ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[1]_RTM0164                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49_OTERM171              ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|add21_result[6]~26_RTM094  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|add21_result[6]~26_RTM0160 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[1]~154_OTERM105       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155_OTERM101       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[5]_OTERM167           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]_OTERM103           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le6a[9]_OTERM169           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~36_OTERM197           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~38_OTERM195           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~40_OTERM193           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~42_OTERM191           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~44_OTERM189           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~46_OTERM187           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~48_OTERM185           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~50                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~50_OTERM183           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~50_RTM099             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~50_RTM0165            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~52_OTERM181           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~54                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~54_OTERM179           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~54_RTM095             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~54_RTM0161            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~56_OTERM177           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~58_OTERM175           ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[4]_OTERM5                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[5]_OTERM9                         ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[6]_OTERM13                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[7]_OTERM17                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[8]_OTERM21                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[9]_OTERM25                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[10]_OTERM29                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[11]_OTERM33                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[12]_OTERM37                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[13]_OTERM41                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[14]_OTERM45                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[15]_OTERM49                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                  ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/PLD课程电子版/For students/Day1/TimeQuest_应用实验/Quartus II Design Series_Timing_8_0_v1/QIIT8_0/Intro/pipemult_lc_phys_syn.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 103 / 4,608 ( 2 % )                                                                                                                 ;
;     -- Combinational with no register       ; 49                                                                                                                                  ;
;     -- Register only                        ; 2                                                                                                                                   ;
;     -- Combinational with a register        ; 52                                                                                                                                  ;
;                                             ;                                                                                                                                     ;
; Logic element usage by number of LUT inputs ;                                                                                                                                     ;
;     -- 4 input functions                    ; 36                                                                                                                                  ;
;     -- 3 input functions                    ; 45                                                                                                                                  ;
;     -- <=2 input functions                  ; 20                                                                                                                                  ;
;     -- Register only                        ; 2                                                                                                                                   ;
;                                             ;                                                                                                                                     ;
; Logic elements by mode                      ;                                                                                                                                     ;
;     -- normal mode                          ; 56                                                                                                                                  ;
;     -- arithmetic mode                      ; 45                                                                                                                                  ;
;                                             ;                                                                                                                                     ;
; Total registers*                            ; 70 / 5,058 ( 1 % )                                                                                                                  ;
;     -- Dedicated logic registers            ; 54 / 4,608 ( 1 % )                                                                                                                  ;
;     -- I/O registers                        ; 16 / 450 ( 4 % )                                                                                                                    ;
;                                             ;                                                                                                                                     ;
; Total LABs:  partially or completely used   ; 11 / 288 ( 4 % )                                                                                                                    ;
; User inserted logic elements                ; 0                                                                                                                                   ;
; Virtual pins                                ; 0                                                                                                                                   ;
; I/O pins                                    ; 44 / 158 ( 28 % )                                                                                                                   ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                                                                                                                      ;
; Global signals                              ; 1                                                                                                                                   ;
; M4Ks                                        ; 1 / 26 ( 4 % )                                                                                                                      ;
; Total memory bits                           ; 512 / 119,808 ( < 1 % )                                                                                                             ;
; Total RAM block bits                        ; 4,608 / 119,808 ( 4 % )                                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )                                                                                                                      ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                                                                                       ;
; Global clocks                               ; 1 / 8 ( 13 % )                                                                                                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%                                                                                                                        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 2%                                                                                                                        ;
; Maximum fan-out node                        ; clk1~clkctrl                                                                                                                        ;
; Maximum fan-out                             ; 71                                                                                                                                  ;
; Highest non-global fan-out signal           ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[1] ;
; Highest non-global fan-out                  ; 15                                                                                                                                  ;
; Total fan-out                               ; 480                                                                                                                                 ;
; Average fan-out                             ; 2.34                                                                                                                                ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk1         ; H16   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; dataa[0]     ; B14   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[1]     ; A14   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[2]     ; C13   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[3]     ; C12   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[4]     ; B13   ; 2        ; 24           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[5]     ; A13   ; 2        ; 24           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[6]     ; B11   ; 2        ; 24           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[7]     ; B12   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[0]     ; A12   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[1]     ; A11   ; 2        ; 21           ; 14           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[2]     ; G10   ; 2        ; 19           ; 14           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[3]     ; G11   ; 2        ; 19           ; 14           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[4]     ; B10   ; 2        ; 17           ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[5]     ; A10   ; 2        ; 17           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[6]     ; F10   ; 2        ; 17           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[7]     ; F9    ; 2        ; 17           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; rdaddress[0] ; J16   ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[1] ; J15   ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[2] ; H15   ; 3        ; 28           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[3] ; H11   ; 3        ; 28           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[4] ; G12   ; 3        ; 28           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[0] ; L14   ; 3        ; 28           ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[1] ; L15   ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[2] ; L16   ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[3] ; K16   ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[4] ; K15   ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wren         ; M16   ; 3        ; 28           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; q[0]  ; M15   ; 3        ; 28           ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[10] ; P14   ; 3        ; 28           ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[11] ; J12   ; 3        ; 28           ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[12] ; N13   ; 3        ; 28           ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[13] ; H12   ; 3        ; 28           ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[14] ; M12   ; 3        ; 28           ; 1            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[15] ; N12   ; 3        ; 28           ; 1            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[1]  ; J11   ; 3        ; 28           ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[2]  ; N16   ; 3        ; 28           ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[3]  ; F16   ; 3        ; 28           ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[4]  ; N15   ; 3        ; 28           ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[5]  ; F15   ; 3        ; 28           ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[6]  ; P16   ; 3        ; 28           ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[7]  ; G15   ; 3        ; 28           ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[8]  ; P15   ; 3        ; 28           ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[9]  ; G16   ; 3        ; 28           ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 35 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 16 / 43 ( 37 % ) ; 2.5V          ; --           ;
; 3        ; 29 / 39 ( 74 % ) ; 1.8V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 141        ; 2        ; datab[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 136        ; 2        ; datab[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 135        ; 2        ; datab[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 132        ; 2        ; dataa[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 128        ; 2        ; dataa[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 140        ; 2        ; datab[4]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 133        ; 2        ; dataa[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 134        ; 2        ; dataa[7]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 131        ; 2        ; dataa[4]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 127        ; 2        ; dataa[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C4       ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 130        ; 2        ; dataa[3]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 129        ; 2        ; dataa[2]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 143        ; 2        ; datab[7]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 142        ; 2        ; datab[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; q[5]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 114        ; 3        ; q[3]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; datab[2]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 139        ; 2        ; datab[3]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 117        ; 3        ; rdaddress[4]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; q[7]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 111        ; 3        ; q[9]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; rdaddress[3]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 109        ; 3        ; q[13]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; rdaddress[2]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 108        ; 3        ; clk1                                     ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; q[1]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 110        ; 3        ; q[11]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; rdaddress[1]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 105        ; 3        ; rdaddress[0]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; wraddress[4]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 103        ; 3        ; wraddress[3]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; wraddress[0]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 97         ; 3        ; wraddress[1]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 98         ; 3        ; wraddress[2]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; q[14]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 93         ; 3        ; q[0]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 94         ; 3        ; wren                                     ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 84         ; 3        ; q[15]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 86         ; 3        ; q[12]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 91         ; 3        ; q[4]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 92         ; 3        ; q[2]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 88         ; 3        ; q[10]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 89         ; 3        ; q[8]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 90         ; 3        ; q[6]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                             ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipemult                                     ; 103 (0)     ; 54 (0)                    ; 16 (16)       ; 512         ; 1    ; 0            ; 0       ; 0         ; 44   ; 0            ; 49 (0)       ; 2 (0)             ; 52 (0)           ; |pipemult                                                                                                                                       ; work         ;
;    |mult:mult_inst|                           ; 103 (0)     ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 2 (0)             ; 52 (0)           ; |pipemult|mult:mult_inst                                                                                                                        ; work         ;
;       |lpm_mult:lpm_mult_component|           ; 103 (0)     ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 2 (0)             ; 52 (0)           ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component                                                                                            ; work         ;
;          |mult_uar:auto_generated|            ; 103 (0)     ; 54 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 2 (0)             ; 52 (0)           ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated                                                                    ; work         ;
;             |alt_mac_mult:mac_mult1|          ; 87 (0)      ; 35 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 2 (0)             ; 48 (0)           ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1                                             ; work         ;
;                |mac_mult_qrh1:auto_generated| ; 87 (14)     ; 35 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 2 (2)             ; 48 (0)           ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated                ; work         ;
;                   |mult_thm:mult1|            ; 85 (85)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 48 (48)          ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1 ; work         ;
;             |alt_mac_out:mac_out2|            ; 31 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 19 (0)           ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2                                               ; work         ;
;                |mac_out_j7a2:auto_generated|  ; 31 (31)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 19 (19)          ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated                   ; work         ;
;    |ram:ram_inst|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst                                                                                                                          ; work         ;
;       |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst|altsyncram:altsyncram_component                                                                                          ; work         ;
;          |altsyncram_coq1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated                                                           ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; q[15]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[14]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[13]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[12]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[11]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[10]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[9]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[8]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[7]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[6]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[5]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[4]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[3]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[2]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[1]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[0]         ; Output   ; --            ; --            ; --                    ; 0   ;
; clk1         ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[0]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; dataa[1]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; dataa[2]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; dataa[3]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; dataa[4]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; dataa[5]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; dataa[6]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; dataa[7]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; datab[0]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; datab[1]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; datab[2]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[3]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[4]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; datab[5]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; datab[6]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; datab[7]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; wren         ; Input    ; 1             ; 0             ; --                    ; --  ;
; wraddress[0] ; Input    ; 1             ; 2             ; --                    ; --  ;
; wraddress[1] ; Input    ; 2             ; 1             ; --                    ; --  ;
; wraddress[2] ; Input    ; 2             ; 1             ; --                    ; --  ;
; wraddress[3] ; Input    ; 1             ; 2             ; --                    ; --  ;
; wraddress[4] ; Input    ; 1             ; 2             ; --                    ; --  ;
; rdaddress[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[2] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[3] ; Input    ; 1             ; 2             ; --                    ; --  ;
; rdaddress[4] ; Input    ; 1             ; 2             ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk1                                                                                                                                                     ;                   ;         ;
; dataa[0]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[0]               ; 0                 ; 1       ;
; dataa[1]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[1]               ; 1                 ; 1       ;
; dataa[2]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[2]               ; 0                 ; 1       ;
; dataa[3]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[3]~feeder        ; 0                 ; 1       ;
; dataa[4]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[4]               ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[5]     ; 0                 ; 1       ;
; dataa[5]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[5]               ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[5]     ; 0                 ; 1       ;
; dataa[6]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[6]               ; 1                 ; 1       ;
; dataa[7]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[7]               ; 0                 ; 1       ;
; datab[0]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[0]               ; 0                 ; 1       ;
; datab[1]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[1]               ; 1                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3   ; 1                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155 ; 1                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]     ; 1                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[1]~154 ; 1                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49        ; 1                 ; 1       ;
; datab[2]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[2]               ; 1                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3   ; 1                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155 ; 1                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]     ; 1                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[1]~154 ; 1                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49        ; 1                 ; 0       ;
; datab[3]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[3]               ; 0                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3   ; 0                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155 ; 0                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]     ; 0                 ; 0       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49        ; 0                 ; 0       ;
; datab[4]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[4]               ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155 ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le6a[9]     ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49        ; 0                 ; 1       ;
; datab[5]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[5]               ; 0                 ; 1       ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le6a[9]     ; 0                 ; 1       ;
; datab[6]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[6]               ; 1                 ; 1       ;
; datab[7]                                                                                                                                                 ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[7]               ; 0                 ; 1       ;
; wren                                                                                                                                                     ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 0                 ; 1       ;
; wraddress[0]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 1                 ; 2       ;
; wraddress[1]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 0                 ; 2       ;
; wraddress[2]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 0                 ; 2       ;
; wraddress[3]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 1                 ; 2       ;
; wraddress[4]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 1                 ; 2       ;
; rdaddress[0]                                                                                                                                             ;                   ;         ;
; rdaddress[1]                                                                                                                                             ;                   ;         ;
; rdaddress[2]                                                                                                                                             ;                   ;         ;
; rdaddress[3]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 1                 ; 2       ;
; rdaddress[4]                                                                                                                                             ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0                                                          ; 1                 ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk1 ; PIN_H16  ; 71      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; wren ; PIN_M16  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk1 ; PIN_H16  ; 71      ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[1]                        ; 15      ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le6a[9]_OTERM169     ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[7]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[6]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[6]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[3]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[2]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[1]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[0]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[0]                        ; 9       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]_OTERM103     ; 8       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[7]                        ; 8       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[5]                        ; 8       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[4]                        ; 8       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~155_OTERM101 ; 7       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[2]~2            ; 7       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[1]~154_OTERM105 ; 6       ;
; datab[2]                                                                                                                                                   ; 6       ;
; datab[1]                                                                                                                                                   ; 6       ;
; datab[3]                                                                                                                                                   ; 5       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[5]                        ; 5       ;
; datab[4]                                                                                                                                                   ; 4       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|_~49_OTERM171        ; 3       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3_OTERM63    ; 2       ;
; datab[5]                                                                                                                                                   ; 2       ;
; dataa[5]                                                                                                                                                   ; 2       ;
; dataa[4]                                                                                                                                                   ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_1~68_wirecell     ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs3a[1]~154          ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|cs2a[1]~3            ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[4]                        ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[9]              ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[2]                        ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|datab_reg[3]                        ; 2       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|dataa_reg[3]~feeder                 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~36_OTERM197     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~38_OTERM195     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~40_OTERM193     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~42_OTERM191     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~44_OTERM189     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~46_OTERM187     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~48_OTERM185     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~50_OTERM183     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~52_OTERM181     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~54_OTERM179     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~56_OTERM177     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|op_2~58_OTERM175     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_mult:mac_mult1|mac_mult_qrh1:auto_generated|mult_thm:mult1|le5a[5]_OTERM167     ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[3]_OTERM61                  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_uar:auto_generated|alt_mac_out:mac_out2|mac_out_j7a2:auto_generated|output_reg[2]_OTERM59                  ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location   ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; ram.hex ; M4K_X23_Y6 ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 208 / 15,666 ( 1 % )   ;
; C16 interconnects          ; 1 / 812 ( < 1 % )      ;
; C4 interconnects           ; 111 / 11,424 ( < 1 % ) ;
; Direct links               ; 52 / 15,666 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )         ;
; Local interconnects        ; 29 / 4,608 ( < 1 % )   ;
; R24 interconnects          ; 2 / 652 ( < 1 % )      ;
; R4 interconnects           ; 124 / 13,328 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.36) ; Number of LABs  (Total = 11) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 3                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 0                            ;
; 14                                         ; 0                            ;
; 15                                         ; 0                            ;
; 16                                         ; 6                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.55) ; Number of LABs  (Total = 11) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.18) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.55) ; Number of LABs  (Total = 11) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.36) ; Number of LABs  (Total = 11) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                      ;
+------------------------------------------------------------------+---------+
; Name                                                             ; Value   ;
+------------------------------------------------------------------+---------+
; Mid Wire Use - Fit Attempt 1                                     ; 2       ;
; Mid Slack - Fit Attempt 1                                        ; -2462   ;
; Internal Atom Count - Fit Attempt 1                              ; 149     ;
; LE/ALM Count - Fit Attempt 1                                     ; 101     ;
; LAB Count - Fit Attempt 1                                        ; 8       ;
; Outputs per Lab - Fit Attempt 1                                  ; 13.375  ;
; Inputs per LAB - Fit Attempt 1                                   ; 17.875  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.750   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:8     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:8     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:8     ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:8     ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:2;1:6 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:8     ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:8     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:2;1:6 ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:2;1:6 ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:4;1:4 ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:8     ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:8     ;
; LEs in Chains - Fit Attempt 1                                    ; 49      ;
; LEs in Long Chains - Fit Attempt 1                               ; 0       ;
; LABs with Chains - Fit Attempt 1                                 ; 4       ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0       ;
; Time - Fit Attempt 1                                             ; 1       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.062   ;
+------------------------------------------------------------------+---------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+--------------------------------------+-------+
; Name                                 ; Value ;
+--------------------------------------+-------+
; Early Wire Use - Fit Attempt 1       ; 0     ;
; Early Slack - Fit Attempt 1          ; -1148 ;
; Mid Wire Use - Fit Attempt 1         ; 1     ;
; Mid Slack - Fit Attempt 1            ; -459  ;
; Late Wire Use - Fit Attempt 1        ; 1     ;
; Late Slack - Fit Attempt 1           ; -459  ;
; Peak Regional Wire - Fit Attempt 1   ; 0.000 ;
; Time - Fit Attempt 1                 ; 6     ;
; Time in fit_fsyn.dll - Fit Attempt 1 ; 4.375 ;
; Time in tsm_tan.dll - Fit Attempt 1  ; 1.032 ;
+--------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 329   ;
; Early Wire Use - Fit Attempt 1      ; 1     ;
; Peak Regional Wire - Fit Attempt 1  ; 2     ;
; Mid Slack - Fit Attempt 1           ; 14    ;
; Late Slack - Fit Attempt 1          ; 14    ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.281 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Mon Mar 30 17:18:12 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pipemult -c pipemult_lc_phys_syn
Info: Selected device EP2C5F256C6 for design "pipemult_lc_phys_syn"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8F256C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
    Info: Pin ~LVDS41p/nCEO~ is reserved at location N14
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'pipemult.sdc'
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    6.000         clk1
Info: Automatically promoted node clk1 (placed in PIN H16 (CLK4, LVDSCLK2p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type I/O
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 3 ps
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 1 ps
Info: Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:06
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "q[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file E:/PLD课程电子版/For students/Day1/TimeQuest_应用实验/Quartus II Design Series_Timing_8_0_v1/QIIT8_0/Intro/pipemult_lc_phys_syn.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Mon Mar 30 17:18:31 2009
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/PLD课程电子版/For students/Day1/TimeQuest_应用实验/Quartus II Design Series_Timing_8_0_v1/QIIT8_0/Intro/pipemult_lc_phys_syn.fit.smsg.


