<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:00.240</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0093704</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판 및 인쇄회로기판 제조 방법</inventionTitle><inventionTitleEng>Printed Circuit Board and method for manufacturing  the same</inventionTitleEng><openDate>2024.02.06</openDate><openNumber>10-2024-0015892</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시 예에 따른 인쇄회로기판은, 절연층과, 절연층의 상면 상에 배치된 제1 솔더 레지스트층과, 절연층에 배치되고 제1 솔더 레지스트층의 상면으로부터 돌출된 도전성 포스트를 제공하는 제1 도전성 패턴과, 절연층에 매설되고 절연층의 상면보다 더 하위에 위치하는 상면을 가지는 제2 도전성 패턴을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층의 상면 상에 배치된 제1 솔더 레지스트층;상기 절연층에 배치되고 상기 제1 솔더 레지스트층의 상면으로부터 돌출된 도전성 포스트를 제공하는 제1 도전성 패턴; 및상기 절연층에 매설되고 상기 절연층의 상면보다 더 하위에 위치하는 상면을 가지는 제2 도전성 패턴; 을 포함하는 인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 도전성 패턴에 연결된 도전성 비아; 및상기 도전성 비아에 연결되고 상기 절연층의 하측에 배치된 제3 도전성 패턴; 을 더 포함하고,상기 도전성 비아에서 상기 제1 도전성 패턴에 연결되는 면의 폭은 상기 도전성 비아에서 상기 제3 도전성 패턴에 연결되는 면의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 절연층의 하측에 배치된 제2 솔더 레지스트층을 더 포함하고,상기 제1 솔더 레지스트층의 두께는 상기 제2 솔더 레지스트층의 두께보다 얇은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 솔더 레지스트층은 상기 도전성 포스트가 배치되는 개구부를 포함하고,상기 도전성 포스트의 측면의 일부분은 상기 제1 솔더 레지스트층에 접촉하는 인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 절연층은 함몰부를 포함하고,상기 제1 솔더 레지스트층의 일부분과 상기 제2 도전성 패턴은 상기 함몰부에서 서로 접촉하는 인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 및 제2 도전성 패턴 사이의 간격은 상기 제1 도전성 패턴의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 도전성 패턴의 폭은 상기 제2 도전성 패턴의 폭보다 넓은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 도전성 포스트는 반도체 칩에 플립칩(flip-chip) 구조로 전기적으로 연결되도록 구성된 인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 도전성 포스트의 상면의 폭은 상기 도전성 포스트의 하면의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 절연층;상기 절연층의 상면 상에 배치된 제1 솔더 레지스트층;상기 절연층에 매설된 제1 도전성 패턴; 및상기 제1 도전성 패턴의 상면 상에 배치되고 상기 제1 솔더 레지스트층의 상면으로부터 돌출된 도전성 포스트; 를 포함하고,상기 제1 도전성 패턴의 상면의 가장자리는 상기 절연층의 상면보다 더 하위에 위치하는 인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 도전성 포스트의 하면의 폭은 상기 제1 도전성 패턴의 상면의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 도전성 포스트의 상면의 폭은 상기 도전성 포스트의 하면의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상면이 상기 제1 도전성 패턴에 연결된 도전성 비아; 및상기 도전성 비아에 연결되고 상기 절연층의 하측에 배치된 제3 도전성 패턴; 을 더 포함하고,상기 도전성 비아에서 상기 제1 도전성 패턴에 연결되는 면의 폭은 상기 도전성 비아에서 상기 제3 도전성 패턴에 연결되는 면의 폭보다 좁은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 절연층의 하측에 배치된 제2 솔더 레지스트층을 더 포함하고,상기 제1 솔더 레지스트층의 두께는 상기 제2 솔더 레지스트층의 두께보다 얇은 인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 제1 솔더 레지스트층은 상기 도전성 포스트가 배치되는 개구부를 포함하고,상기 도전성 포스트의 측면의 일부분은 상기 제1 솔더 레지스트층에 접촉하는 인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 기초 절연층 상의 제1 도전성 층 상에 제1 및 제2 도전성 패턴을 형성하는 단계;상기 제1 및 제2 도전성 패턴 상에 절연층을 형성하는 단계;상기 기초 절연층을 상기 제1 도전성 층의 적어도 일부로부터 분리하는 단계;상기 제1 도전성 층의 적어도 일부 중 일부 영역을 식각하여 도전성 포스트를 형성하는 단계;상기 절연층에서 상기 도전성 포스트가 형성된 면 상에 제1 솔더 레지스트층을 형성하는 단계; 및상기 제1 솔더 레지스트층의 두께가 얇아지도록 상기 제1 솔더 레지스트층의 일부를 식각하는 단계; 를 포함하는 인쇄회로기판 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 솔더 레지스트층을 형성하는 단계와 상기 제1 솔더 레지스트층의 일부를 식각하는 단계의 사이에서, 상기 제1 솔더 레지스트층의 상면은 상기 도전성 포스트의 상면보다 상위에 위치하고,상기 제1 솔더 레지스트층의 일부를 식각하는 단계 이후에, 상기 제1 솔더 레지스트층의 상면은 상기 도전성 포스트의 상면보다 하위에 위치하는 인쇄회로기판 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 솔더 레지스트층을 형성하는 단계는 상기 절연층의 상면 및 하측에 상기 제1 솔더 레지스트층과 제2 솔더 레지스트층을 각각 형성하는 것을 포함하고,상기 제1 솔더 레지스트층의 일부를 식각하는 단계는, 상기 제1 솔더 레지스트층과 상기 제2 솔더 레지스트층 간의 두께 차이가 더 커지도록 상기 제1 솔더 레지스트층의 일부를 식각하는 것을 포함하는 인쇄회로기판 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 제1 도전성 층의 적어도 일부 중 일부 영역은 상기 제2 도전성 패턴에 상하방향으로 중첩되고,상기 제1 솔더 레지스트층을 형성하는 단계는 상기 제1 솔더 레지스트층이 상기 제2 도전성 패턴에 접촉하도록 상기 제1 솔더 레지스트층을 형성하는 것을 포함하는 인쇄회로기판 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,상기 분리하는 단계와 상기 도전성 포스트를 형성하는 단계의 사이에서, 상기 제1 도전성 층에서 상기 제1 도전성 패턴에 중첩되는 영역에 식각 저지 패턴을 형성하는 단계; 및상기 도전성 포스트를 형성하는 단계와 상기 제1 솔더 레지스트층을 형성하는 단계의 사이에서, 상기 식각 저지 패턴을 제거하는 단계; 를 더 포함하고,상기 식각 저지 패턴은 니켈(Ni) 및 주석(Sn) 중 적어도 하나를 함유하는 인쇄회로기판 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YUN, Kwon Su</engName><name>윤권수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.07.28</receiptDate><receiptNumber>1-1-2022-0790828-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.26</receiptDate><receiptNumber>1-1-2025-0717098-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220093704.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93620fc635aa7be36b52daec3fb6cda990b8101e5960698d3e1e018a27f60af0743bb4076c8e1180f06eb27925d88b88e616303e18e37426d2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdcb19a5a772fd2b3e0e86150586d096337eeccca04746e27842aca20d406f2a2bb94fdd4a9e0fdd19eba0ff60e72d93f386398fdb0931db0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>