# ðŸ§  GestiÃ³n de Memoria e IRQ en MIPS ðŸš€

**AUTORES: SAMUEL CORPAS PUERTO y DANIEL SALAS SAYAS

Proyecto acadÃ©mico enfocado en el diseÃ±o y simulaciÃ³n de componentes para la arquitectura MIPS en VHDL, integrando gestiÃ³n de memoria e interrupciones (IRQ).

---

## ðŸ“œ InstalaciÃ³n y Uso  

1. Clona este repositorio:  
   ```bash
   git clone https://github.com/samuelcorpas/GestionIRyMemMips.git
   cd GestionIRyMemMips
   ```

2. Abre los archivos `.vhd` en tu entorno de simulaciÃ³n.  
3. Simula y analiza cada componente de manera modular o en conjunto.  
4. Consulta el documento PDF para mÃ¡s detalles del diseÃ±o.

---

## ðŸ“‚ Estructura del proyecto

```plaintext
.
â”œâ”€â”€ Exception_manager_2024_completar.vhd        # GestiÃ³n de excepciones
â”œâ”€â”€ Mips_segmentado_IRQ_2024_completar.vhd      # MIPS segmentado con IRQ
â”œâ”€â”€ UC_Mips_2024_completar.vhd                  # Unidad de Control MIPS
â”œâ”€â”€ UA_2024_completar.vhd                       # Unidad AritmÃ©tica
â”œâ”€â”€ UC_MC_2024_completar.vhd                    # Control de Memoria y Cache
â”œâ”€â”€ UD_2024_completar.vhd                       # Unidad de DecodificaciÃ³n
â”œâ”€â”€ memoriaRAM_*.vhd                            # MÃ³dulos de memoria RAM
â”œâ”€â”€ Memoria Proyecto 2.pdf                      # DocumentaciÃ³n del proyecto
â”œâ”€â”€ LICENSE                                     # Licencia MIT
â””â”€â”€ README.md                                   # Este archivo
```

---

## âœ¨ Notas adicionales

- El diseÃ±o busca emular un entorno realista de un procesador MIPS con soporte para interrupciones.
- Todos los componentes estÃ¡n descritos en VHDL y son simulables.
- El proyecto es fÃ¡cilmente escalable a sistemas embebidos o FPGAs reales.

---

## ðŸ“„ Licencia

Este proyecto estÃ¡ bajo la licencia MIT. Â¡SiÃ©ntete libre de usarlo, modificarlo y compartirlo!
