# 8강 베릴로그 시뮬레이션 1

### modelsim 설치

- 베릴로그 코드를 합성하여 netlist를 추출하고 netlist를 place & ROUTING을 하는데 상당한 시간이 걸리게 됨.
- 반도체 설계 분야에 있어서 먼저 시뮬레이션을 하면서 검증을 해나가게 됨.
- C언어와는 다르게 VERILOG 코드를 SYNTHESIS하고, 그 것을 NETLIST를 FPGA에 PNR을 하는 과정에서 오래걸리기 때문에 시뮬레이션 툴로 검증을 하게 된다.
- C언어의 컴파일과는 시간이 걸림.