TimeQuest Timing Analyzer report for M6800_MIKBUG
Sat Jun 26 09:34:37 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClk'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Setup: 'i_SerSelect'
 14. Slow Model Hold: 'i_SerSelect'
 15. Slow Model Hold: 'w_cpuClk'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'i_SerSelect'
 19. Slow Model Removal: 'i_SerSelect'
 20. Slow Model Removal: 'i_CLOCK_50'
 21. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'i_SerSelect'
 23. Slow Model Minimum Pulse Width: 'w_cpuClk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'w_cpuClk'
 34. Fast Model Setup: 'i_CLOCK_50'
 35. Fast Model Setup: 'i_SerSelect'
 36. Fast Model Hold: 'i_SerSelect'
 37. Fast Model Hold: 'i_CLOCK_50'
 38. Fast Model Hold: 'w_cpuClk'
 39. Fast Model Recovery: 'i_CLOCK_50'
 40. Fast Model Recovery: 'i_SerSelect'
 41. Fast Model Removal: 'i_SerSelect'
 42. Fast Model Removal: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 44. Fast Model Minimum Pulse Width: 'i_SerSelect'
 45. Fast Model Minimum Pulse Width: 'w_cpuClk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_CLOCK_50  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 }  ;
; i_SerSelect ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SerSelect } ;
; w_cpuClk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 52.35 MHz  ; 52.35 MHz       ; w_cpuClk    ;      ;
; 53.49 MHz  ; 53.49 MHz       ; i_CLOCK_50  ;      ;
; 139.26 MHz ; 139.26 MHz      ; i_SerSelect ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; w_cpuClk    ; -18.103 ; -2163.977     ;
; i_CLOCK_50  ; -17.694 ; -8336.914     ;
; i_SerSelect ; -6.181  ; -184.444      ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -4.192 ; -98.758       ;
; w_cpuClk    ; -1.526 ; -2.655        ;
; i_CLOCK_50  ; -0.993 ; -1.973        ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -2.174 ; -67.502       ;
; i_SerSelect ; 3.460  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -2.837 ; -27.926       ;
; i_CLOCK_50  ; 2.087  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.567 ; -3435.501       ;
; i_SerSelect ; -1.777 ; -75.977         ;
; w_cpuClk    ; -0.742 ; -322.028        ;
+-------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                                            ;
+---------+------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -18.103 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.650     ; 16.493     ;
; -18.080 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.645     ; 16.475     ;
; -18.037 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.650     ; 16.427     ;
; -17.825 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.650     ; 16.215     ;
; -17.725 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.650     ; 16.115     ;
; -17.688 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.643     ; 16.085     ;
; -17.657 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.631     ; 16.066     ;
; -17.352 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.633     ; 15.759     ;
; -17.295 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 17.406     ;
; -17.257 ; cpu68:cpu1|state.mul1_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.835     ;
; -17.214 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 18.231     ;
; -17.208 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.250     ;
; -17.185 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.007      ; 18.232     ;
; -17.142 ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.498     ; 17.684     ;
; -17.142 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 18.184     ;
; -17.128 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 18.145     ;
; -17.042 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 18.059     ;
; -16.996 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.012      ; 18.048     ;
; -16.976 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 18.017     ;
; -16.973 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.017      ; 18.030     ;
; -16.961 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.989     ;
; -16.956 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.973     ;
; -16.953 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.006      ; 17.999     ;
; -16.949 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.966     ;
; -16.930 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.972     ;
; -16.930 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.012      ; 17.982     ;
; -16.910 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 17.951     ;
; -16.890 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.202     ;
; -16.875 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.903     ;
; -16.870 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[11]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.887     ;
; -16.867 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.723     ; 16.184     ;
; -16.863 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.880     ;
; -16.862 ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.440     ;
; -16.848 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.723     ; 16.165     ;
; -16.830 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.002      ; 17.872     ;
; -16.829 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.141     ;
; -16.824 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.136     ;
; -16.806 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.723     ; 16.123     ;
; -16.804 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.821     ;
; -16.793 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 17.842     ;
; -16.789 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.817     ;
; -16.784 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[10]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.801     ;
; -16.777 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.794     ;
; -16.772 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.084     ;
; -16.769 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.929     ; 16.880     ;
; -16.768 ; cpu68:cpu1|state.indexed_state     ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.542     ; 17.266     ;
; -16.763 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.075     ;
; -16.762 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[2]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.021      ; 17.823     ;
; -16.749 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.723     ; 16.066     ;
; -16.723 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.895     ; 16.868     ;
; -16.718 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.735     ;
; -16.718 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.012      ; 17.770     ;
; -16.708 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.725     ;
; -16.706 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 16.018     ;
; -16.703 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.731     ;
; -16.699 ; cpu68:cpu1|state.mul3_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.277     ;
; -16.698 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[9]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.715     ;
; -16.698 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 17.739     ;
; -16.696 ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.274     ;
; -16.696 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.724     ;
; -16.693 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.707     ;
; -16.691 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.708     ;
; -16.675 ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.253     ;
; -16.674 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.691     ;
; -16.660 ; cpu68:cpu1|state.mul0_state        ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.462     ; 17.238     ;
; -16.632 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|pc[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.649     ;
; -16.622 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.639     ;
; -16.620 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.637     ;
; -16.618 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.012      ; 17.670     ;
; -16.617 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[11]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.645     ;
; -16.615 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.927     ;
; -16.612 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|pc[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.629     ;
; -16.612 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.924     ;
; -16.610 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.638     ;
; -16.607 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.621     ;
; -16.605 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[11]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.622     ;
; -16.598 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 17.639     ;
; -16.593 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.358      ; 17.991     ;
; -16.588 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.605     ;
; -16.581 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.019      ; 17.640     ;
; -16.569 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.019     ; 17.590     ;
; -16.561 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 17.609     ;
; -16.551 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.579     ;
; -16.551 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.863     ;
; -16.550 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[0]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.031      ; 17.621     ;
; -16.546 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|pc[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.563     ;
; -16.546 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[1]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 17.572     ;
; -16.538 ; cpu68:cpu1|state.jsr1_state        ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.555     ;
; -16.536 ; cpu68:cpu1|state.int_pch_state     ; cpu68:cpu1|pc[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.553     ;
; -16.534 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.551     ;
; -16.531 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[10]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.559     ;
; -16.530 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 17.590     ;
; -16.524 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 17.552     ;
; -16.523 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.331      ; 17.894     ;
; -16.522 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.834     ;
; -16.522 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.834     ;
; -16.521 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|pc[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.026     ; 17.535     ;
; -16.519 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|pc[10]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.023     ; 17.536     ;
; -16.512 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.728     ; 15.824     ;
; -16.507 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.358      ; 17.905     ;
+---------+------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.694 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.813     ;
; -17.683 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.161      ; 18.798     ;
; -17.681 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.803     ;
; -17.679 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.798     ;
; -17.679 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.798     ;
; -17.672 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.161      ; 18.787     ;
; -17.667 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.789     ;
; -17.665 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.770     ;
; -17.662 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.161      ; 18.777     ;
; -17.639 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.761     ;
; -17.599 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.721     ;
; -17.590 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.709     ;
; -17.588 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.161      ; 18.703     ;
; -17.588 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.691     ;
; -17.570 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.176      ; 18.700     ;
; -17.552 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.671     ;
; -17.544 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.171      ; 18.669     ;
; -17.544 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.171      ; 18.669     ;
; -17.478 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.600     ;
; -17.463 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.582     ;
; -17.434 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.556     ;
; -17.428 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.550     ;
; -17.427 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.546     ;
; -17.423 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.504     ;
; -17.395 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.476     ;
; -17.392 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.468     ;
; -17.389 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.470     ;
; -17.387 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.463     ;
; -17.385 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.466     ;
; -17.379 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.460     ;
; -17.379 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.435     ;
; -17.379 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.455     ;
; -17.375 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.456     ;
; -17.375 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.431     ;
; -17.375 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.451     ;
; -17.374 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.444     ;
; -17.372 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.448     ;
; -17.371 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.427     ;
; -17.371 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.447     ;
; -17.370 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.440     ;
; -17.369 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.425     ;
; -17.367 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.443     ;
; -17.365 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.435     ;
; -17.365 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.435     ;
; -17.364 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.437     ;
; -17.363 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.433     ;
; -17.362 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.435     ;
; -17.361 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.442     ;
; -17.355 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.428     ;
; -17.354 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.427     ;
; -17.354 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.112      ; 18.420     ;
; -17.349 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.405     ;
; -17.348 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.418     ;
; -17.347 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.112      ; 18.413     ;
; -17.347 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.417     ;
; -17.337 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.112      ; 18.403     ;
; -17.337 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.407     ;
; -17.314 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.112      ; 18.380     ;
; -17.295 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.376     ;
; -17.276 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.379     ;
; -17.275 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.378     ;
; -17.267 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.348     ;
; -17.265 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.370     ;
; -17.264 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.340     ;
; -17.261 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.342     ;
; -17.259 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.335     ;
; -17.257 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.338     ;
; -17.256 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.149      ; 18.359     ;
; -17.255 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.360     ;
; -17.255 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.160      ; 18.369     ;
; -17.251 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.332     ;
; -17.251 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.332     ;
; -17.251 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.307     ;
; -17.251 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.327     ;
; -17.247 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.328     ;
; -17.247 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.303     ;
; -17.247 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.323     ;
; -17.246 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.316     ;
; -17.244 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.156      ; 18.354     ;
; -17.244 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.320     ;
; -17.243 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.299     ;
; -17.243 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.319     ;
; -17.242 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.163      ; 18.359     ;
; -17.242 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.312     ;
; -17.241 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.102      ; 18.297     ;
; -17.240 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.160      ; 18.354     ;
; -17.240 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.160      ; 18.354     ;
; -17.239 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.315     ;
; -17.238 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.168      ; 18.360     ;
; -17.237 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.307     ;
; -17.237 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.307     ;
; -17.236 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.309     ;
; -17.235 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.354     ;
; -17.235 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.116      ; 18.305     ;
; -17.234 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.353     ;
; -17.234 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.307     ;
; -17.233 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.156      ; 18.343     ;
; -17.233 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.314     ;
; -17.228 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.163      ; 18.345     ;
; -17.227 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.119      ; 18.300     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.181 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 7.224      ;
; -6.108 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 7.151      ;
; -6.057 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 7.075      ;
; -5.948 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 6.966      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.797 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.837      ;
; -5.768 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.797      ;
; -5.694 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.723      ;
; -5.663 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 6.681      ;
; -5.648 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.677      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.597 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.637      ;
; -5.596 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.625      ;
; -5.563 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 6.580      ;
; -5.554 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 6.571      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.524 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.564      ;
; -5.423 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.452      ;
; -5.385 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 6.402      ;
; -5.272 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 6.289      ;
; -5.201 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.230      ;
; -5.158 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 6.201      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.150 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.190      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.189      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.082 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.122      ;
; -5.065 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 6.108      ;
; -5.037 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 6.055      ;
; -5.016 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 6.034      ;
; -4.964 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.022     ; 5.982      ;
; -4.793 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.001     ; 5.832      ;
; -4.759 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.774      ;
; -4.724 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.739      ;
; -4.722 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.001     ; 5.761      ;
; -4.684 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.699      ;
; -4.648 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.663      ;
; -4.628 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.643      ;
; -4.588 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.603      ;
; -4.584 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 5.613      ;
; -4.569 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 5.598      ;
; -4.349 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.364      ;
; -4.295 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 5.338      ;
; -4.278 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 5.293      ;
; -4.274 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 5.303      ;
; -4.169 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 5.198      ;
; -4.158 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.198      ;
; -4.007 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 5.036      ;
; -3.795 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 4.824      ;
; -3.780 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.820      ;
; -3.780 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.820      ;
; -3.773 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.813      ;
; -3.771 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 4.800      ;
; -3.664 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.031      ; 4.735      ;
; -3.664 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.031      ; 4.735      ;
; -3.664 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.031      ; 4.735      ;
; -3.642 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 4.671      ;
; -3.593 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 4.622      ;
; -3.572 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.612      ;
; -3.466 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.006      ; 4.512      ;
; -3.465 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 4.508      ;
; -3.355 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.023      ; 4.418      ;
; -3.355 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.023      ; 4.418      ;
; -3.348 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.029      ; 4.417      ;
; -3.348 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.029      ; 4.417      ;
; -3.348 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.029      ; 4.417      ;
; -3.194 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.234      ;
; -3.194 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.234      ;
; -3.187 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.227      ;
; -3.178 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.006      ; 4.224      ;
; -3.141 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 4.170      ;
; -3.119 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.159      ;
; -3.057 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 4.074      ;
; -3.020 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.023     ; 4.037      ;
; -3.002 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 4.045      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_SerSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.192 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.448      ; 1.062      ;
; -4.149 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.114      ;
; -4.143 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.120      ;
; -3.900 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.363      ;
; -3.758 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.981      ; 2.529      ;
; -3.741 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 2.517      ;
; -3.739 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.524      ;
; -3.735 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.971      ; 2.542      ;
; -3.735 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.528      ;
; -3.729 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 2.529      ;
; -3.724 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.966      ; 2.548      ;
; -3.484 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 2.774      ;
; -3.481 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 2.782      ;
; -3.431 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 6.005      ; 2.880      ;
; -3.371 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 2.887      ;
; -3.335 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 2.923      ;
; -3.327 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.976      ; 2.955      ;
; -3.327 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.971      ; 2.950      ;
; -3.313 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.341      ; 2.334      ;
; -3.313 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.341      ; 2.334      ;
; -3.313 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.341      ; 2.334      ;
; -3.312 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.966      ; 2.960      ;
; -3.286 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.982      ; 3.002      ;
; -3.251 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.343      ; 2.398      ;
; -3.246 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.972      ; 3.032      ;
; -3.246 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.972      ; 3.032      ;
; -3.214 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.958      ; 3.050      ;
; -3.214 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.958      ; 3.050      ;
; -3.214 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.958      ; 3.050      ;
; -3.214 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.958      ; 3.050      ;
; -3.041 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.981      ; 3.246      ;
; -3.018 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 3.240      ;
; -3.015 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.957      ; 3.248      ;
; -3.002 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.966      ; 3.270      ;
; -2.987 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.960      ; 3.279      ;
; -2.982 ; bufferedUART:acia|rxBuffer~38        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 2.660      ;
; -2.977 ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.983      ; 3.312      ;
; -2.956 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 3.335      ;
; -2.921 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.330      ; 2.715      ;
; -2.916 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 4.939      ; 1.829      ;
; -2.872 ; SBCTextDisplayRGB:vdu|kbBuffer~16    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 3.393      ;
; -2.858 ; SBCTextDisplayRGB:vdu|kbBuffer~15    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 3.407      ;
; -2.794 ; SBCTextDisplayRGB:vdu|kbBuffer~18    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 3.471      ;
; -2.785 ; bufferedUART:acia|rxBuffer~63        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.311      ; 2.832      ;
; -2.763 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.989      ; 3.532      ;
; -2.750 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.960      ; 3.516      ;
; -2.719 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 3.572      ;
; -2.711 ; bufferedUART:acia|rxInPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 2.931      ;
; -2.701 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.971      ; 3.576      ;
; -2.649 ; SBCTextDisplayRGB:vdu|kbBuffer~49    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.952      ; 3.609      ;
; -2.603 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.976      ; 3.679      ;
; -2.590 ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.966      ; 3.682      ;
; -2.585 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.333      ; 3.054      ;
; -2.569 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.450      ; 4.187      ;
; -2.564 ; bufferedUART:acia|rxBuffer~69        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.333      ; 3.075      ;
; -2.555 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.355      ; 3.106      ;
; -2.555 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.355      ; 3.106      ;
; -2.550 ; bufferedUART:acia|rxInPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 3.092      ;
; -2.545 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.329      ; 3.090      ;
; -2.545 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.329      ; 3.090      ;
; -2.511 ; bufferedUART:acia|rxBuffer~73        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.319      ; 3.114      ;
; -2.458 ; SBCTextDisplayRGB:vdu|kbBuffer~17    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.973      ; 3.821      ;
; -2.456 ; SBCTextDisplayRGB:vdu|kbBuffer~20    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.969      ; 3.819      ;
; -2.451 ; bufferedUART:acia|rxBuffer~111       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.315      ; 3.170      ;
; -2.449 ; bufferedUART:acia|rxBuffer~138       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.337      ; 3.194      ;
; -2.435 ; SBCTextDisplayRGB:vdu|kbBuffer~43    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.950      ; 3.821      ;
; -2.414 ; bufferedUART:acia|rxBuffer~115       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.315      ; 3.207      ;
; -2.410 ; SBCTextDisplayRGB:vdu|kbBuffer~59    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.973      ; 3.869      ;
; -2.395 ; SBCTextDisplayRGB:vdu|kbBuffer~21    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.955      ; 3.866      ;
; -2.385 ; bufferedUART:acia|rxBuffer~53        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 3.257      ;
; -2.378 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.925      ; 3.853      ;
; -2.376 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.332      ; 3.262      ;
; -2.373 ; bufferedUART:acia|rxBuffer~57        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.322      ; 3.255      ;
; -2.359 ; bufferedUART:acia|rxInPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 3.283      ;
; -2.356 ; bufferedUART:acia|rxBuffer~131       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.311      ; 3.261      ;
; -2.347 ; bufferedUART:acia|rxBuffer~96        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.319      ; 3.278      ;
; -2.333 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.991      ; 3.964      ;
; -2.325 ; bufferedUART:acia|rxInPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 3.317      ;
; -2.304 ; SBCTextDisplayRGB:vdu|kbBuffer~38    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.971      ; 3.973      ;
; -2.301 ; bufferedUART:acia|rxInPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.336      ; 3.341      ;
; -2.263 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 4.028      ;
; -2.256 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 4.035      ;
; -2.256 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 4.035      ;
; -2.250 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.960      ; 4.016      ;
; -2.219 ; SBCTextDisplayRGB:vdu|kbInPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.985      ; 4.072      ;
; -2.199 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 6.012      ; 4.119      ;
; -2.184 ; bufferedUART:acia|rxBuffer~86        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.332      ; 3.454      ;
; -2.162 ; bufferedUART:acia|rxBuffer~140       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.312      ; 3.456      ;
; -2.151 ; SBCTextDisplayRGB:vdu|kbBuffer~23    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 4.114      ;
; -2.138 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.311      ; 3.479      ;
; -2.137 ; SBCTextDisplayRGB:vdu|kbBuffer~22    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 4.128      ;
; -2.128 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.311      ; 3.489      ;
; -2.118 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.311      ; 3.499      ;
; -2.090 ; SBCTextDisplayRGB:vdu|kbBuffer~42    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.950      ; 4.166      ;
; -2.085 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.427      ; 4.648      ;
; -2.077 ; SBCTextDisplayRGB:vdu|kbBuffer~11    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.959      ; 4.188      ;
; -2.060 ; SBCTextDisplayRGB:vdu|kbBuffer~39    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.950      ; 4.196      ;
; -2.051 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.931      ; 4.186      ;
; -2.047 ; SBCTextDisplayRGB:vdu|kbBuffer~55    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.973      ; 4.232      ;
; -2.028 ; cpu68:cpu1|pc[11]                    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.002      ; 4.280      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                                  ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.526 ; SBCTextDisplayRGB:vdu|dispByteSent            ; SBCTextDisplayRGB:vdu|dispByteWritten         ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.782      ; 1.062      ;
; -0.889 ; cpu68:cpu1|state.rti_cc_state                 ; cpu68:cpu1|cc[7]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.114      ; 1.531      ;
; -0.240 ; bufferedUART:acia|txByteSent                  ; bufferedUART:acia|txByteWritten               ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 2.263      ; 1.829      ;
; 0.097  ; cpu68:cpu1|state.write16_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.784      ; 4.187      ;
; 0.190  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[5]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.147      ; 2.643      ;
; 0.251  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[5]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.138      ; 2.695      ;
; 0.298  ; cpu68:cpu1|state.write16_state                ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.249      ; 3.853      ;
; 0.332  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[1]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.136      ; 2.774      ;
; 0.499  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; Debouncer:DebounceResetSwitch|dig_counter[0]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[2]                              ; cpu68:cpu1|sp[2]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[4]                              ; cpu68:cpu1|sp[4]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[3]                              ; cpu68:cpu1|sp[3]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[15]                             ; cpu68:cpu1|sp[15]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[13]                             ; cpu68:cpu1|sp[13]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[14]                             ; cpu68:cpu1|sp[14]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[10]                             ; cpu68:cpu1|sp[10]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[11]                             ; cpu68:cpu1|sp[11]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[12]                             ; cpu68:cpu1|sp[12]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[8]                              ; cpu68:cpu1|sp[8]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[9]                              ; cpu68:cpu1|sp[9]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[6]                              ; cpu68:cpu1|sp[6]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[1]                              ; cpu68:cpu1|sp[1]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[7]                              ; cpu68:cpu1|sp[7]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[5]                              ; cpu68:cpu1|sp[5]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|state.int_wai_state                ; cpu68:cpu1|state.int_wai_state                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|op_code[0]                         ; cpu68:cpu1|op_code[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|cc[6]                              ; cpu68:cpu1|cc[6]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu68:cpu1|sp[0]                              ; cpu68:cpu1|sp[0]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 0.805      ;
; 0.560  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[1]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.145      ; 3.011      ;
; 0.563  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[6]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.145      ; 3.014      ;
; 0.575  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[0]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.134      ; 3.015      ;
; 0.581  ; cpu68:cpu1|state.vect_lo_state                ; SBCTextDisplayRGB:vdu|dispByteWritten         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.761      ; 4.648      ;
; 0.604  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[6]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.136      ; 3.046      ;
; 0.625  ; cpu68:cpu1|state.write16_state                ; bufferedUART:acia|txByteLatch[3]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.255      ; 4.186      ;
; 0.638  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[7]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.137      ; 3.081      ;
; 0.638  ; cpu68:cpu1|pc[11]                             ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.336      ; 4.280      ;
; 0.657  ; cpu68:cpu1|state.psha_state                   ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.159      ; 4.122      ;
; 0.667  ; cpu68:cpu1|state.fetch_state                  ; cpu68:cpu1|op_code[4]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.704      ; 2.677      ;
; 0.698  ; cpu68:cpu1|state.psha_state                   ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.694      ; 4.698      ;
; 0.743  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[2]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.142      ; 3.191      ;
; 0.747  ; Debouncer:DebounceResetSwitch|dly1            ; Debouncer:DebounceResetSwitch|dly2            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.053      ;
; 0.758  ; cpu68:cpu1|state.mul4_state                   ; cpu68:cpu1|state.mul5_state                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.064      ;
; 0.759  ; cpu68:cpu1|state.fetch_state                  ; cpu68:cpu1|state.decode_state                 ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.065      ;
; 0.760  ; cpu68:cpu1|state.fetch_state                  ; cpu68:cpu1|op_code[5]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.714      ; 2.780      ;
; 0.761  ; cpu68:cpu1|state.mul2_state                   ; cpu68:cpu1|state.mul3_state                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.067      ;
; 0.762  ; cpu68:cpu1|state.mul5_state                   ; cpu68:cpu1|state.mul6_state                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.068      ;
; 0.764  ; cpu68:cpu1|state.int_acca_state               ; cpu68:cpu1|state.int_accb_state               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.070      ;
; 0.794  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[7]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.128      ; 3.228      ;
; 0.849  ; cpu68:cpu1|state.write16_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.790      ; 4.945      ;
; 0.888  ; cpu68:cpu1|state.rti_acca_state               ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.150      ; 4.344      ;
; 0.906  ; cpu68:cpu1|state.write16_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.790      ; 5.002      ;
; 0.909  ; cpu68:cpu1|state.jsr1_state                   ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.313      ; 4.528      ;
; 0.918  ; cpu68:cpu1|md[13]                             ; cpu68:cpu1|md[14]                             ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.224      ;
; 0.924  ; cpu68:cpu1|md[5]                              ; cpu68:cpu1|md[6]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.230      ;
; 0.928  ; cpu68:cpu1|md[2]                              ; cpu68:cpu1|md[3]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.234      ;
; 0.929  ; cpu68:cpu1|state.rti_acca_state               ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.685      ; 4.920      ;
; 0.941  ; cpu68:cpu1|state.bsr_state                    ; cpu68:cpu1|state.bsr1_state                   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.247      ;
; 0.942  ; cpu68:cpu1|md[1]                              ; cpu68:cpu1|md[2]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.248      ;
; 0.945  ; cpu68:cpu1|state.branch_state                 ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.667      ; 4.918      ;
; 0.950  ; cpu68:cpu1|pc[3]                              ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.336      ; 4.592      ;
; 0.956  ; cpu68:cpu1|state.rti_cc_state                 ; cpu68:cpu1|state.rti_accb_state               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.262      ;
; 0.960  ; cpu68:cpu1|state.rti_accb_state               ; cpu68:cpu1|state.rti_acca_state               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.266      ;
; 0.967  ; cpu68:cpu1|state.int_acca_state               ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.159      ; 4.432      ;
; 0.970  ; cpu68:cpu1|state.pulx_hi_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.685      ; 4.961      ;
; 0.977  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[0]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.143      ; 3.426      ;
; 0.983  ; cpu68:cpu1|state.bsr_state                    ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.313      ; 4.602      ;
; 0.987  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|acca[4]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.141      ; 3.434      ;
; 0.990  ; cpu68:cpu1|state.reset_state                  ; cpu68:cpu1|op_code[0]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.109      ; 3.405      ;
; 1.000  ; cpu68:cpu1|state.rti_cc_state                 ; cpu68:cpu1|cc[3]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.119      ; 3.425      ;
; 1.008  ; cpu68:cpu1|state.int_acca_state               ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.694      ; 5.008      ;
; 1.016  ; cpu68:cpu1|state.branch_state                 ; bufferedUART:acia|txByteLatch[2]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.126      ; 4.448      ;
; 1.024  ; cpu68:cpu1|state.pula_state                   ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.159      ; 4.489      ;
; 1.025  ; cpu68:cpu1|state.pulx_lo_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.694      ; 5.025      ;
; 1.058  ; cpu68:cpu1|state.mul5_state                   ; cpu68:cpu1|md[8]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.189      ; 3.553      ;
; 1.065  ; cpu68:cpu1|state.pula_state                   ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.694      ; 5.065      ;
; 1.069  ; cpu68:cpu1|pc[13]                             ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.801      ; 4.176      ;
; 1.070  ; cpu68:cpu1|state.write16_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.784      ; 5.160      ;
; 1.073  ; cpu68:cpu1|state.fetch_state                  ; cpu68:cpu1|op_code[6]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.716      ; 3.095      ;
; 1.077  ; cpu68:cpu1|state.pula_state                   ; cpu68:cpu1|acca[3]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.152      ; 3.535      ;
; 1.079  ; cpu68:cpu1|state.mul6_state                   ; cpu68:cpu1|md[8]                              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.189      ; 3.574      ;
; 1.083  ; cpu68:cpu1|state.branch_state                 ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.132      ; 4.521      ;
; 1.098  ; Debouncer:DebounceResetSwitch|dig_counter[16] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.404      ;
; 1.098  ; cpu68:cpu1|pc[5]                              ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.801      ; 4.205      ;
; 1.098  ; cpu68:cpu1|state.pulx_hi_state                ; bufferedUART:acia|controlReg[5]               ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.150      ; 4.554      ;
; 1.101  ; cpu68:cpu1|state.pulx_lo_state                ; cpu68:cpu1|xreg[5]                            ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.141      ; 3.548      ;
; 1.101  ; cpu68:cpu1|state.branch_state                 ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.667      ; 5.074      ;
; 1.111  ; cpu68:cpu1|state.rti_acca_state               ; cpu68:cpu1|state.rti_ixh_state                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.009     ; 1.408      ;
; 1.114  ; cpu68:cpu1|state.pulx_hi_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.685      ; 5.105      ;
; 1.116  ; Debouncer:DebounceResetSwitch|dig_counter[17] ; Debouncer:DebounceResetSwitch|pulse200ms      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.422      ;
; 1.120  ; cpu68:cpu1|state.int_ixl_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.694      ; 5.120      ;
; 1.124  ; cpu68:cpu1|state.rti_ixl_state                ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.685      ; 5.115      ;
; 1.131  ; cpu68:cpu1|state.pulx_hi_state                ; cpu68:cpu1|xreg[11]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.135      ; 3.572      ;
; 1.135  ; cpu68:cpu1|state.pulx_hi_state                ; cpu68:cpu1|xreg[10]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.135      ; 3.576      ;
; 1.155  ; cpu68:cpu1|state.rti_ixh_state                ; cpu68:cpu1|xreg[11]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.144      ; 3.605      ;
; 1.159  ; cpu68:cpu1|state.rti_ixh_state                ; cpu68:cpu1|xreg[10]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.144      ; 3.609      ;
; 1.166  ; Debouncer:DebounceResetSwitch|dig_counter[10] ; Debouncer:DebounceResetSwitch|dig_counter[10] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166  ; cpu68:cpu1|pc[11]                             ; bufferedUART:acia|txByteLatch[3]              ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.807      ; 4.279      ;
; 1.169  ; cpu68:cpu1|state.extended_state               ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.666      ; 5.141      ;
; 1.170  ; cpu68:cpu1|state.pulx_hi_state                ; cpu68:cpu1|state.pulx_lo_state                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; -0.009     ; 1.467      ;
; 1.171  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; Debouncer:DebounceResetSwitch|dig_counter[9]  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.000      ; 1.477      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                         ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.993 ; w_cpuClk                                   ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.743      ; 2.360      ;
; -0.980 ; w_cpuClk                                   ; bufferedUART:acia|func_reset              ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.743      ; 2.373      ;
; -0.493 ; w_cpuClk                                   ; SBCTextDisplayRGB:vdu|func_reset          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 2.743      ; 2.360      ;
; -0.480 ; w_cpuClk                                   ; bufferedUART:acia|func_reset              ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 2.743      ; 2.373      ;
; 0.499  ; SBCTextDisplayRGB:vdu|hActive              ; SBCTextDisplayRGB:vdu|hActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|vActive              ; SBCTextDisplayRGB:vdu|vActive             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[0]      ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[1]      ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[2]      ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|charScanLine[3]      ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; BaudRate6850:BaudRateGen|w_serialCount[4]  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxdFiltered              ; bufferedUART:acia|rxdFiltered             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[0]            ; bufferedUART:acia|rxBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[1]            ; bufferedUART:acia|rxBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[2]            ; bufferedUART:acia|rxBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|rxBitCount[3]            ; bufferedUART:acia|rxBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]       ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]       ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Shift             ; SBCTextDisplayRGB:vdu|ps2Shift            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]     ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Caps              ; SBCTextDisplayRGB:vdu|ps2Caps             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Scroll            ; SBCTextDisplayRGB:vdu|ps2Scroll           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Num               ; SBCTextDisplayRGB:vdu|ps2Num              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWRParity           ; SBCTextDisplayRGB:vdu|kbWRParity          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|n_kbWR               ; SBCTextDisplayRGB:vdu|n_kbWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkOut            ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered       ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]       ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]       ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[0]       ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[1]       ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|kbInPointer[2]       ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[0]            ; bufferedUART:acia|txBitCount[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[1]            ; bufferedUART:acia|txBitCount[1]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[2]            ; bufferedUART:acia|txBitCount[2]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBitCount[3]            ; bufferedUART:acia|txBitCount[3]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txByteSent               ; bufferedUART:acia|txByteSent              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|ps2Ctrl              ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param4[0]            ; SBCTextDisplayRGB:vdu|param4[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param3[0]            ; SBCTextDisplayRGB:vdu|param3[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param2[0]            ; SBCTextDisplayRGB:vdu|param2[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|param1[0]            ; SBCTextDisplayRGB:vdu|param1[0]           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[1]        ; SBCTextDisplayRGB:vdu|paramCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[2]        ; SBCTextDisplayRGB:vdu|paramCount[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|paramCount[0]        ; SBCTextDisplayRGB:vdu|paramCount[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.dispWrite  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|pixelCount[1]        ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispWR               ; SBCTextDisplayRGB:vdu|dispWR              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[2]        ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[4]        ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispState.idle       ; SBCTextDisplayRGB:vdu|dispState.idle      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|dispByteSent         ; SBCTextDisplayRGB:vdu|dispByteSent        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|cursorVert[3]        ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attBold              ; SBCTextDisplayRGB:vdu|attBold             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:vdu|attInverse           ; SBCTextDisplayRGB:vdu|attInverse          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txBuffer[7]              ; bufferedUART:acia|txBuffer[7]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:acia|txd                      ; bufferedUART:acia|txd                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.752  ; bufferedUART:acia|rxCurrentByteBuffer[2]   ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.058      ;
; 0.754  ; SBCTextDisplayRGB:vdu|dispCharWRData[3]    ; SBCTextDisplayRGB:vdu|dispState.clearChar ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.755  ; bufferedUART:acia|rxCurrentByteBuffer[3]   ; bufferedUART:acia|rxBuffer~24             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.061      ;
; 0.757  ; bufferedUART:acia|rxCurrentByteBuffer[3]   ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.063      ;
; 0.757  ; bufferedUART:acia|rxCurrentByteBuffer[2]   ; bufferedUART:acia|rxBuffer~23             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.063      ;
; 0.762  ; SBCTextDisplayRGB:vdu|vertLineCount[9]     ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.068      ;
; 0.765  ; bufferedUART:acia|rxFilter[5]              ; bufferedUART:acia|rxFilter[5]             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.071      ;
; 0.766  ; bufferedUART:acia|rxInPointer[5]           ; bufferedUART:acia|rxInPointer[5]          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.072      ;
; 0.767  ; bufferedUART:acia|txClockCount[5]          ; bufferedUART:acia|txClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.073      ;
; 0.770  ; SBCTextDisplayRGB:vdu|startAddr[10]        ; SBCTextDisplayRGB:vdu|startAddr[10]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.076      ;
; 0.774  ; bufferedUART:acia|rxClockCount[5]          ; bufferedUART:acia|rxClockCount[5]         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.080      ;
; 0.777  ; SBCTextDisplayRGB:vdu|horizCount[11]       ; SBCTextDisplayRGB:vdu|horizCount[11]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.083      ;
; 0.777  ; SBCTextDisplayRGB:vdu|dispState.ins2       ; SBCTextDisplayRGB:vdu|dispState.ins3      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.083      ;
; 0.779  ; bufferedUART:acia|rxState.idle             ; bufferedUART:acia|rxState.dataBit         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.085      ;
; 0.789  ; SBCTextDisplayRGB:vdu|dispState.deleteLine ; SBCTextDisplayRGB:vdu|dispState.del2      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.095      ;
; 0.799  ; SBCTextDisplayRGB:vdu|ps2Byte[6]           ; SBCTextDisplayRGB:vdu|ps2Byte[5]          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.105      ;
; 0.808  ; SBCTextDisplayRGB:vdu|n_kbWR               ; SBCTextDisplayRGB:vdu|ps2WriteByte[3]     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.114      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.231     ; 1.983      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.231     ; 1.983      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -2.174 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.229     ; 1.985      ;
; -1.743 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.791      ;
; -1.743 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.791      ;
; -1.743 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 2.791      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.742 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 2.776      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.754      ;
; -1.721 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.007     ; 2.754      ;
; -1.715 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.750      ;
; -1.715 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.750      ;
; -1.414 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.023      ; 2.477      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.400 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.024      ; 2.464      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.363 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.019      ; 2.422      ;
; -1.353 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.391      ;
; -1.353 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.391      ;
; -1.353 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.391      ;
; -1.353 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.391      ;
; -1.353 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.002     ; 2.391      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.460 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.983      ; 3.563      ;
; 3.460 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.983      ; 3.563      ;
; 3.460 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.983      ; 3.563      ;
; 3.460 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.983      ; 3.563      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
; 3.571 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.352      ; 2.821      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.837 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.352      ; 2.821      ;
; -2.726 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.983      ; 3.563      ;
; -2.726 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.983      ; 3.563      ;
; -2.726 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.983      ; 3.563      ;
; -2.726 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.983      ; 3.563      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.087 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.391      ;
; 2.087 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.391      ;
; 2.087 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.391      ;
; 2.087 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.391      ;
; 2.087 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.002     ; 2.391      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.097 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.019      ; 2.422      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.134 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.024      ; 2.464      ;
; 2.148 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.023      ; 2.477      ;
; 2.449 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.750      ;
; 2.449 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.750      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.754      ;
; 2.455 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.007     ; 2.754      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.476 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 2.776      ;
; 2.477 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.791      ;
; 2.477 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.791      ;
; 2.477 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 2.791      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.231     ; 1.983      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.231     ; 1.983      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
; 2.908 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.229     ; 1.985      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 1.962  ; 1.962  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 7.881  ; 7.881  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 8.106  ; 8.106  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 4.816  ; 4.816  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 2.981  ; 2.981  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.973 ; 10.973 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -1.673 ; -1.673 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -5.139 ; -5.139 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -5.878 ; -5.878 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -4.550 ; -4.550 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -2.715 ; -2.715 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -4.560 ; -4.560 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.391  ; 9.391  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 8.957  ; 8.957  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.999  ; 7.999  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 8.173  ; 8.173  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.838  ; 7.838  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.891  ; 7.891  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.857  ; 7.857  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 8.227  ; 8.227  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 8.258  ; 8.258  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.923  ; 7.923  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 8.243  ; 8.243  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.614  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 9.160  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.614  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 16.639 ; 16.639 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 14.836 ; 14.836 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.391  ; 9.391  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 8.957  ; 8.957  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.999  ; 7.999  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 8.173  ; 8.173  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.838  ; 7.838  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.891  ; 7.891  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.857  ; 7.857  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 8.227  ; 8.227  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 8.258  ; 8.258  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.923  ; 7.923  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 8.243  ; 8.243  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.614  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 9.160  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.614  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 10.930 ; 10.930 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 9.160  ; 11.815 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; w_cpuClk    ; -5.380 ; -582.961      ;
; i_CLOCK_50  ; -4.862 ; -2129.565     ;
; i_SerSelect ; -1.244 ; -28.315       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -1.511 ; -51.090       ;
; i_CLOCK_50  ; -0.943 ; -2.296        ;
; w_cpuClk    ; -0.575 ; -2.206        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -0.083 ; -1.519        ;
; i_SerSelect ; 1.781  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -0.975 ; -9.454        ;
; i_CLOCK_50  ; 0.829  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.000 ; -2506.516       ;
; i_SerSelect ; -1.222 ; -51.222         ;
; w_cpuClk    ; -0.500 ; -217.000        ;
+-------------+--------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.380 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.134     ; 5.278      ;
; -5.342 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.138     ; 5.236      ;
; -5.327 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.138     ; 5.221      ;
; -5.305 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.119     ; 5.218      ;
; -5.279 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.138     ; 5.173      ;
; -5.277 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.138     ; 5.171      ;
; -5.270 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.132     ; 5.170      ;
; -5.237 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.121     ; 5.148      ;
; -5.030 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.874      ;
; -4.995 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.839      ;
; -4.960 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[13]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.804      ;
; -4.953 ; cpu68:cpu1|state.mul1_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.815      ;
; -4.947 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.758      ;
; -4.943 ; cpu68:cpu1|state.decode_state                                                                                               ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.303     ; 5.672      ;
; -4.925 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[12]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.769      ;
; -4.912 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.723      ;
; -4.896 ; cpu68:cpu1|state.mul7_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.139     ; 5.789      ;
; -4.894 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.087      ;
; -4.893 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 5.090      ;
; -4.890 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[11]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.734      ;
; -4.889 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.082      ;
; -4.888 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 5.085      ;
; -4.877 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[13]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.688      ;
; -4.875 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.068      ;
; -4.870 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 5.067      ;
; -4.870 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.063      ;
; -4.868 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|ea[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.705      ;
; -4.855 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[10]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.699      ;
; -4.842 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[12]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.653      ;
; -4.840 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.033      ;
; -4.839 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 5.036      ;
; -4.836 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|pc[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.706      ;
; -4.833 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|ea[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.670      ;
; -4.831 ; cpu68:cpu1|state.mul4_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.693      ;
; -4.829 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.022      ;
; -4.824 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.017      ;
; -4.824 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.017      ;
; -4.821 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.014      ;
; -4.820 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[9]   ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.664      ;
; -4.818 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.820     ; 5.030      ;
; -4.817 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 5.010      ;
; -4.813 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.820     ; 5.025      ;
; -4.807 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[11]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.618      ;
; -4.806 ; cpu68:cpu1|state.mul3_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.668      ;
; -4.805 ; cpu68:cpu1|state.mul6_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.667      ;
; -4.801 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|pc[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.671      ;
; -4.799 ; cpu68:cpu1|state.fetch_state                                                                                                ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.303     ; 5.528      ;
; -4.798 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|ea[13]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.635      ;
; -4.796 ; cpu68:cpu1|state.mul5_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.658      ;
; -4.795 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.820     ; 5.007      ;
; -4.793 ; cpu68:cpu1|state.int_cc_state                                                                                               ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.275     ; 5.550      ;
; -4.792 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.985      ;
; -4.788 ; cpu68:cpu1|state.mul0_state                                                                                                 ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.170     ; 5.650      ;
; -4.787 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.980      ;
; -4.786 ; cpu68:cpu1|state.indexed_state                                                                                              ; cpu68:cpu1|sp[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.178     ; 5.640      ;
; -4.785 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|pc[8]   ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.688     ; 2.629      ;
; -4.783 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.833     ; 4.982      ;
; -4.782 ; bufferedUART:acia|dataOut[0]                                                                                                ; cpu68:cpu1|ea[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.554     ; 2.760      ;
; -4.778 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.833     ; 4.977      ;
; -4.775 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.968      ;
; -4.772 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[10]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.583      ;
; -4.771 ; cpu68:cpu1|state.int_cc_state                                                                                               ; cpu68:cpu1|pc[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.823      ;
; -4.769 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.962      ;
; -4.766 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|pc[13]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.636      ;
; -4.764 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.820     ; 4.976      ;
; -4.763 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|ea[12]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.600      ;
; -4.762 ; SBCTextDisplayRGB:vdu|dataOut[3]                                                                                            ; cpu68:cpu1|ea[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.599      ;
; -4.760 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.833     ; 4.959      ;
; -4.759 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.952      ;
; -4.757 ; SBCTextDisplayRGB:vdu|dataOut[3]                                                                                            ; cpu68:cpu1|pc[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.627      ;
; -4.750 ; bufferedUART:acia|dataOut[0]                                                                                                ; cpu68:cpu1|pc[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.521     ; 2.761      ;
; -4.750 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.822     ; 4.960      ;
; -4.747 ; bufferedUART:acia|dataOut[0]                                                                                                ; cpu68:cpu1|ea[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.554     ; 2.725      ;
; -4.747 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|sp[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.835     ; 4.944      ;
; -4.745 ; cpu68:cpu1|op_code[6]                                                                                                       ; cpu68:cpu1|acca[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.008      ; 5.785      ;
; -4.745 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[13]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.822     ; 4.955      ;
; -4.738 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.839     ; 4.931      ;
; -4.737 ; SBCTextDisplayRGB:vdu|dataOut[7]                                                                                            ; cpu68:cpu1|ea[9]   ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.721     ; 2.548      ;
; -4.736 ; cpu68:cpu1|state.int_cc_state                                                                                               ; cpu68:cpu1|pc[14]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.020      ; 5.788      ;
; -4.733 ; cpu68:cpu1|state.int_cc_state                                                                                               ; cpu68:cpu1|ea[15]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.013     ; 5.752      ;
; -4.731 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|pc[12]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.601      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.730 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.596      ;
; -4.729 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[12]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.833     ; 4.928      ;
; -4.728 ; SBCTextDisplayRGB:vdu|dataOut[0]                                                                                            ; cpu68:cpu1|ea[11]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.565      ;
; -4.727 ; SBCTextDisplayRGB:vdu|dataOut[3]                                                                                            ; cpu68:cpu1|ea[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.564      ;
; -4.727 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[8]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.822     ; 4.937      ;
; -4.722 ; SBCTextDisplayRGB:vdu|dataOut[5]                                                                                            ; cpu68:cpu1|ea[15]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.695     ; 2.559      ;
; -4.722 ; SBCTextDisplayRGB:vdu|dataOut[3]                                                                                            ; cpu68:cpu1|pc[14]  ; i_SerSelect  ; w_cpuClk    ; 0.500        ; -2.662     ; 2.592      ;
; -4.720 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.633     ; 4.619      ;
; -4.720 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|ea[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.660     ; 4.592      ;
; -4.720 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[15]  ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.633     ; 4.619      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.862 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.947      ;
; -4.855 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.936      ;
; -4.854 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.939      ;
; -4.851 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.940      ;
; -4.849 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.938      ;
; -4.849 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.934      ;
; -4.843 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.924      ;
; -4.841 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.922      ;
; -4.837 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.906      ;
; -4.831 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.920      ;
; -4.829 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.914      ;
; -4.820 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.905      ;
; -4.819 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.904      ;
; -4.818 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.899      ;
; -4.816 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.901      ;
; -4.814 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.899      ;
; -4.814 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.875      ;
; -4.814 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.895      ;
; -4.813 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.894      ;
; -4.812 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.901      ;
; -4.812 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.873      ;
; -4.811 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.892      ;
; -4.810 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.895      ;
; -4.810 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.871      ;
; -4.810 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.891      ;
; -4.810 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.885      ;
; -4.808 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.883      ;
; -4.808 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.893      ;
; -4.807 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.888      ;
; -4.807 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.875      ;
; -4.806 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.867      ;
; -4.805 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.886      ;
; -4.805 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.880      ;
; -4.803 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.880      ;
; -4.802 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.887      ;
; -4.802 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.883      ;
; -4.800 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.875      ;
; -4.799 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.880      ;
; -4.798 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.879      ;
; -4.798 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.879      ;
; -4.798 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.859      ;
; -4.796 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.877      ;
; -4.794 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.867      ;
; -4.793 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.886      ;
; -4.793 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.870      ;
; -4.789 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.866      ;
; -4.789 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.866      ;
; -4.788 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.877      ;
; -4.786 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.871      ;
; -4.784 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.857      ;
; -4.784 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.857      ;
; -4.783 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.868      ;
; -4.781 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.864      ;
; -4.778 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.867      ;
; -4.777 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.862      ;
; -4.776 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.861      ;
; -4.775 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.856      ;
; -4.774 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.847      ;
; -4.773 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.858      ;
; -4.771 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.856      ;
; -4.771 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.832      ;
; -4.771 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.852      ;
; -4.770 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.851      ;
; -4.769 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.830      ;
; -4.768 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.849      ;
; -4.767 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.852      ;
; -4.767 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.828      ;
; -4.767 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.848      ;
; -4.767 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.842      ;
; -4.766 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.855      ;
; -4.765 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.840      ;
; -4.763 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.852      ;
; -4.763 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.824      ;
; -4.762 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.847      ;
; -4.762 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.843      ;
; -4.762 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.837      ;
; -4.761 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.850      ;
; -4.760 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.837      ;
; -4.759 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.844      ;
; -4.759 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.840      ;
; -4.758 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.843      ;
; -4.757 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.832      ;
; -4.756 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.837      ;
; -4.755 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.836      ;
; -4.755 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.836      ;
; -4.755 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.816      ;
; -4.753 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.838      ;
; -4.753 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.834      ;
; -4.752 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg2    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.837      ;
; -4.751 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.832      ;
; -4.751 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.074      ; 5.824      ;
; -4.750 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.827      ;
; -4.749 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.834      ;
; -4.748 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.833      ;
; -4.747 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.832      ;
; -4.747 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.062      ; 5.808      ;
; -4.747 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.828      ;
; -4.746 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.082      ; 5.827      ;
; -4.746 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.823      ;
; -4.746 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.078      ; 5.823      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.244 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.276      ;
; -1.235 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.252      ;
; -1.204 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.221      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.203 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.235      ;
; -1.201 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 2.228      ;
; -1.189 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 2.225      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.170 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.202      ;
; -1.165 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 2.201      ;
; -1.143 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.160      ;
; -1.091 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 2.118      ;
; -1.081 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 2.108      ;
; -1.057 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.074      ;
; -1.056 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 2.083      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.039 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.071      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.032 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.064      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.029 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.061      ;
; -1.025 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.042      ;
; -0.997 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 2.024      ;
; -0.986 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 2.003      ;
; -0.951 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.978      ;
; -0.949 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.966      ;
; -0.938 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.955      ;
; -0.915 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 1.951      ;
; -0.890 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.907      ;
; -0.881 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 1.917      ;
; -0.857 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.874      ;
; -0.837 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.848      ;
; -0.835 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 1.870      ;
; -0.812 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.003      ; 1.847      ;
; -0.808 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.819      ;
; -0.804 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.815      ;
; -0.801 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.812      ;
; -0.773 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 1.798      ;
; -0.773 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.784      ;
; -0.765 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 1.790      ;
; -0.765 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.776      ;
; -0.707 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.718      ;
; -0.685 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.021     ; 1.696      ;
; -0.650 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 1.686      ;
; -0.643 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 1.668      ;
; -0.622 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 1.647      ;
; -0.589 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.616      ;
; -0.583 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.615      ;
; -0.571 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 1.628      ;
; -0.571 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 1.628      ;
; -0.571 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 1.628      ;
; -0.492 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.187      ; 1.211      ;
; -0.490 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.018      ; 1.540      ;
; -0.490 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.018      ; 1.540      ;
; -0.487 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.024      ; 1.543      ;
; -0.487 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.024      ; 1.543      ;
; -0.487 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.024      ; 1.543      ;
; -0.471 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.498      ;
; -0.467 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.494      ;
; -0.466 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.498      ;
; -0.458 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.485      ;
; -0.447 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.474      ;
; -0.428 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.113      ; 1.073      ;
; -0.419 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.005      ; 1.456      ;
; -0.403 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.435      ;
; -0.399 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 1.435      ;
; -0.372 ; bufferedUART:acia|controlReg[6]        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.136      ; 1.040      ;
; -0.331 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.005      ; 1.368      ;
; -0.318 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; 0.185      ; 1.035      ;
; -0.299 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.326      ;
; -0.289 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.306      ;
; -0.287 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 1.304      ;
; -0.287 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.319      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_SerSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.511 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.680      ; 1.321      ;
; -1.484 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.543      ; 1.211      ;
; -1.470 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.771      ;
; -1.468 ; SBCTextDisplayRGB:vdu|kbBuffer~32    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.773      ;
; -1.443 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.798      ;
; -1.388 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.283      ;
; -1.375 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.543      ; 1.320      ;
; -1.354 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.113      ; 0.911      ;
; -1.354 ; SBCTextDisplayRGB:vdu|kbBuffer~37    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.887      ;
; -1.350 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.891      ;
; -1.343 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.103      ; 0.912      ;
; -1.340 ; SBCTextDisplayRGB:vdu|kbBuffer~64    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 0.898      ;
; -1.331 ; SBCTextDisplayRGB:vdu|kbBuffer~52    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.100      ; 0.921      ;
; -1.331 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 0.907      ;
; -1.327 ; SBCTextDisplayRGB:vdu|kbBuffer~35    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 0.914      ;
; -1.326 ; cpu68:cpu1|state.rti_acca_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.341      ;
; -1.323 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.656      ; 1.485      ;
; -1.322 ; cpu68:cpu1|pc[11]                    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.349      ;
; -1.313 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.358      ;
; -1.305 ; SBCTextDisplayRGB:vdu|kbBuffer~65    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 0.933      ;
; -1.300 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.135      ; 0.987      ;
; -1.298 ; cpu68:cpu1|state.pula_state          ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.373      ;
; -1.261 ; cpu68:cpu1|state.rti_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.543      ;
; -1.252 ; cpu68:cpu1|state.bsr_state           ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.439      ;
; -1.248 ; cpu68:cpu1|state.int_acca_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.656      ; 1.560      ;
; -1.247 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.945      ; 0.850      ;
; -1.246 ; cpu68:cpu1|state.jsr1_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.445      ;
; -1.245 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.686      ; 1.593      ;
; -1.241 ; cpu68:cpu1|state.pulx_hi_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.563      ;
; -1.239 ; cpu68:cpu1|state.pulx_hi_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.428      ;
; -1.239 ; cpu68:cpu1|pc[3]                     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.432      ;
; -1.233 ; cpu68:cpu1|state.pula_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.656      ; 1.575      ;
; -1.231 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.686      ; 1.607      ;
; -1.230 ; SBCTextDisplayRGB:vdu|kbBuffer~47    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.110      ; 1.032      ;
; -1.229 ; SBCTextDisplayRGB:vdu|kbBuffer~60    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 1.009      ;
; -1.225 ; SBCTextDisplayRGB:vdu|kbBuffer~31    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.103      ; 1.030      ;
; -1.221 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.100      ; 1.031      ;
; -1.215 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 1.023      ;
; -1.214 ; cpu68:cpu1|pc[13]                    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.320      ;
; -1.203 ; cpu68:cpu1|state.branch_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.498      ; 1.447      ;
; -1.201 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.114      ; 1.065      ;
; -1.201 ; SBCTextDisplayRGB:vdu|kbBuffer~26    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.113      ; 1.064      ;
; -1.195 ; SBCTextDisplayRGB:vdu|kbBuffer~36    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.089      ; 1.046      ;
; -1.194 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.662      ; 1.620      ;
; -1.193 ; cpu68:cpu1|pc[5]                     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.341      ;
; -1.191 ; cpu68:cpu1|state.pulx_lo_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.656      ; 1.617      ;
; -1.191 ; cpu68:cpu1|state.branch_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.488      ; 1.449      ;
; -1.188 ; cpu68:cpu1|state.int_pcl_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.503      ;
; -1.187 ; cpu68:cpu1|state.psha_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.484      ;
; -1.186 ; cpu68:cpu1|pc[11]                    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.348      ;
; -1.186 ; cpu68:cpu1|state.bsr1_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.505      ;
; -1.184 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.086      ; 1.054      ;
; -1.184 ; bufferedUART:acia|rxBuffer~38        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.933      ; 0.901      ;
; -1.183 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 1.950      ; 0.419      ;
; -1.178 ; cpu68:cpu1|state.branch_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.635      ; 1.609      ;
; -1.176 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.937      ; 0.913      ;
; -1.176 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.937      ; 0.913      ;
; -1.176 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.937      ; 0.913      ;
; -1.176 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.100      ; 1.076      ;
; -1.173 ; cpu68:cpu1|state.int_pch_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.518      ;
; -1.164 ; cpu68:cpu1|state.pulx_hi_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.640      ;
; -1.164 ; cpu68:cpu1|state.rti_ixl_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.640      ;
; -1.159 ; cpu68:cpu1|state.write16_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.680      ; 1.673      ;
; -1.158 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.111      ; 1.105      ;
; -1.152 ; cpu68:cpu1|state.int_ixl_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.656      ; 1.656      ;
; -1.150 ; cpu68:cpu1|state.extended_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.499      ; 1.501      ;
; -1.146 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.093      ; 1.099      ;
; -1.143 ; bufferedUART:acia|rxInPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.933      ; 0.942      ;
; -1.138 ; cpu68:cpu1|state.extended_state      ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.489      ; 1.503      ;
; -1.134 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.101      ; 1.119      ;
; -1.134 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.101      ; 1.119      ;
; -1.132 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.548      ; 1.568      ;
; -1.125 ; cpu68:cpu1|state.rti_acca_state      ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.542      ;
; -1.125 ; cpu68:cpu1|state.extended_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.636      ; 1.663      ;
; -1.122 ; SBCTextDisplayRGB:vdu|kbBuffer~19    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.115      ; 1.145      ;
; -1.120 ; SBCTextDisplayRGB:vdu|kbInPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.114      ; 1.146      ;
; -1.119 ; cpu68:cpu1|state.bsr_state           ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.545      ; 1.578      ;
; -1.117 ; cpu68:cpu1|state.int_wai_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.687      ;
; -1.116 ; cpu68:cpu1|state.int_wai_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.551      ;
; -1.116 ; cpu68:cpu1|state.bsr_state           ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.402      ; 1.438      ;
; -1.112 ; cpu68:cpu1|state.int_acca_state      ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.559      ;
; -1.111 ; SBCTextDisplayRGB:vdu|kbBuffer~16    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.091      ; 1.132      ;
; -1.110 ; cpu68:cpu1|state.jsr1_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.402      ; 1.444      ;
; -1.108 ; cpu68:cpu1|state.rti_pch_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.539      ; 1.583      ;
; -1.105 ; cpu68:cpu1|state.pulx_hi_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.562      ;
; -1.104 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.087      ; 1.135      ;
; -1.104 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.087      ; 1.135      ;
; -1.104 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.087      ; 1.135      ;
; -1.104 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.087      ; 1.135      ;
; -1.103 ; cpu68:cpu1|pc[3]                     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.431      ;
; -1.102 ; SBCTextDisplayRGB:vdu|kbBuffer~15    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.091      ; 1.141      ;
; -1.099 ; SBCTextDisplayRGB:vdu|kbBuffer~34    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.103      ; 1.156      ;
; -1.099 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|controlReg[6]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.527      ; 1.580      ;
; -1.097 ; cpu68:cpu1|state.pula_state          ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.519      ; 1.574      ;
; -1.096 ; bufferedUART:acia|rxBuffer~63        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.916      ; 0.972      ;
; -1.094 ; cpu68:cpu1|state.branch_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.635      ; 1.693      ;
; -1.092 ; SBCTextDisplayRGB:vdu|kbBuffer~18    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.091      ; 1.151      ;
; -1.092 ; cpu68:cpu1|state.psha_state          ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.662      ; 1.722      ;
; -1.088 ; cpu68:cpu1|state.rti_cc_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.652      ; 1.716      ;
; -1.087 ; cpu68:cpu1|state.rti_cc_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.515      ; 1.580      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.943 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                                                        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.432      ; 0.782      ;
; -0.934 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.432      ; 0.791      ;
; -0.443 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                                                        ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.432      ; 0.782      ;
; -0.434 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                                                            ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.432      ; 0.791      ;
; -0.149 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg                                   ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.490      ; 1.620      ;
; -0.071 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg                                          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.484      ; 1.692      ;
; -0.068 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.506      ; 1.717      ;
; -0.067 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.502      ; 1.714      ;
; -0.036 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.486      ; 1.729      ;
; -0.028 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.470      ; 1.721      ;
; 0.064  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg                                            ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.494      ; 1.837      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                                                                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.241  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxCurrentByteBuffer[1]                                                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; SBCTextDisplayRGB:vdu|dispCharWRData[3]   ; SBCTextDisplayRGB:vdu|dispState.clearChar                                                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxBuffer~24                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; bufferedUART:acia|rxCurrentByteBuffer[3]  ; bufferedUART:acia|rxCurrentByteBuffer[2]                                                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxBuffer~23                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; SBCTextDisplayRGB:vdu|vertLineCount[9]    ; SBCTextDisplayRGB:vdu|vertLineCount[9]                                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; bufferedUART:acia|rxInPointer[5]          ; bufferedUART:acia|rxInPointer[5]                                                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; bufferedUART:acia|rxFilter[5]             ; bufferedUART:acia|rxFilter[5]                                                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]                                                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; SBCTextDisplayRGB:vdu|dispCharWRData[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_datain_reg0 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.065      ; 0.454      ;
+--------+-------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                                ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.575 ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[7]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.966      ; 0.543      ;
; -0.276 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.445      ; 1.321      ;
; -0.263 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.991      ; 0.880      ;
; -0.242 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.301      ; 1.211      ;
; -0.237 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.987      ; 0.902      ;
; -0.185 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.985      ; 0.952      ;
; -0.146 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.283      ;
; -0.142 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.989      ; 0.999      ;
; -0.139 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.989      ; 1.002      ;
; -0.133 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.301      ; 1.320      ;
; -0.128 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.983      ; 1.007      ;
; -0.128 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[6]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.985      ; 1.009      ;
; -0.109 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.984      ; 1.027      ;
; -0.088 ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.485      ;
; -0.087 ; cpu68:cpu1|pc[11]                  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.284      ; 1.349      ;
; -0.084 ; cpu68:cpu1|state.rti_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.341      ;
; -0.074 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[4]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.818      ; 0.896      ;
; -0.071 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.358      ;
; -0.056 ; cpu68:cpu1|state.pula_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.373      ;
; -0.054 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[2]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.990      ; 1.088      ;
; -0.034 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[7]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.980      ; 1.098      ;
; -0.026 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[0]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.987      ; 1.113      ;
; -0.026 ; cpu68:cpu1|state.rti_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.543      ;
; -0.018 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[5]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.829      ; 0.963      ;
; -0.017 ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.439      ;
; -0.013 ; cpu68:cpu1|state.int_acca_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.560      ;
; -0.011 ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.445      ;
; -0.010 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.451      ; 1.593      ;
; -0.006 ; cpu68:cpu1|state.pulx_hi_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.563      ;
; -0.004 ; cpu68:cpu1|pc[3]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.284      ; 1.432      ;
; 0.002  ; cpu68:cpu1|state.pula_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.575      ;
; 0.003  ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.428      ;
; 0.004  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.451      ; 1.607      ;
; 0.008  ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.988      ; 1.148      ;
; 0.016  ; cpu68:cpu1|state.pulx_lo_state     ; cpu68:cpu1|xreg[5]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.985      ; 1.153      ;
; 0.017  ; cpu68:cpu1|state.reset_state       ; cpu68:cpu1|op_code[0]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.959      ; 1.128      ;
; 0.019  ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[3]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.967      ; 1.138      ;
; 0.028  ; cpu68:cpu1|pc[13]                  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.140      ; 1.320      ;
; 0.032  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[11]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.983      ; 1.167      ;
; 0.034  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.994      ; 1.180      ;
; 0.036  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[10]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.983      ; 1.171      ;
; 0.037  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[8]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.970      ; 1.159      ;
; 0.039  ; cpu68:cpu1|state.branch_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.256      ; 1.447      ;
; 0.041  ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.427      ; 1.620      ;
; 0.042  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[6]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.831      ; 1.025      ;
; 0.044  ; cpu68:cpu1|state.pulx_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.617      ;
; 0.046  ; cpu68:cpu1|state.mul6_state        ; cpu68:cpu1|md[8]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.970      ; 1.168      ;
; 0.047  ; cpu68:cpu1|state.int_pcl_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.503      ;
; 0.049  ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.140      ; 1.341      ;
; 0.049  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.505      ;
; 0.051  ; cpu68:cpu1|state.branch_state      ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.246      ; 1.449      ;
; 0.052  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 0.715      ; 0.419      ;
; 0.052  ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|xreg[11]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.987      ; 1.191      ;
; 0.053  ; cpu68:cpu1|state.muld_state        ; cpu68:cpu1|accb[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.955      ; 1.160      ;
; 0.055  ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.484      ;
; 0.056  ; cpu68:cpu1|pc[11]                  ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.140      ; 1.348      ;
; 0.056  ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|xreg[10]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.987      ; 1.195      ;
; 0.057  ; cpu68:cpu1|state.branch_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.400      ; 1.609      ;
; 0.062  ; cpu68:cpu1|state.int_pch_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.518      ;
; 0.071  ; cpu68:cpu1|state.pulx_hi_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.640      ;
; 0.071  ; cpu68:cpu1|state.rti_ixl_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.640      ;
; 0.072  ; cpu68:cpu1|state.mul4_state        ; cpu68:cpu1|md[8]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.970      ; 1.194      ;
; 0.076  ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.445      ; 1.673      ;
; 0.083  ; cpu68:cpu1|state.int_ixl_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.656      ;
; 0.092  ; cpu68:cpu1|state.extended_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.257      ; 1.501      ;
; 0.099  ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|acca[4]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.992      ; 1.243      ;
; 0.103  ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|accb[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.976      ; 1.231      ;
; 0.104  ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[6]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.966      ; 1.222      ;
; 0.104  ; cpu68:cpu1|state.extended_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.247      ; 1.503      ;
; 0.110  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.306      ; 1.568      ;
; 0.110  ; cpu68:cpu1|state.extended_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.401      ; 1.663      ;
; 0.116  ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.310      ; 1.578      ;
; 0.117  ; cpu68:cpu1|state.rti_acca_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.542      ;
; 0.118  ; cpu68:cpu1|state.int_wai_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.687      ;
; 0.126  ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.551      ;
; 0.126  ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.160      ; 1.438      ;
; 0.127  ; cpu68:cpu1|state.rti_pch_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.583      ;
; 0.130  ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.559      ;
; 0.132  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.160      ; 1.444      ;
; 0.136  ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|op_code[7]                  ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.816      ; 1.104      ;
; 0.136  ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|acca[3]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.990      ; 1.278      ;
; 0.137  ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.562      ;
; 0.137  ; cpu68:cpu1|state.mul7_state        ; cpu68:cpu1|md[8]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.001      ; 1.290      ;
; 0.139  ; cpu68:cpu1|pc[3]                   ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.140      ; 1.431      ;
; 0.141  ; cpu68:cpu1|state.branch_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.400      ; 1.693      ;
; 0.143  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[6]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.285      ; 1.580      ;
; 0.143  ; cpu68:cpu1|state.psha_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.427      ; 1.722      ;
; 0.145  ; cpu68:cpu1|state.pula_state        ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.574      ;
; 0.147  ; cpu68:cpu1|state.rti_cc_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.716      ;
; 0.149  ; cpu68:cpu1|state.muld_state        ; cpu68:cpu1|accb[1]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.953      ; 1.254      ;
; 0.151  ; cpu68:cpu1|state.pshx_lo_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.724      ;
; 0.153  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[8]                     ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.983      ; 1.288      ;
; 0.153  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[15]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.983      ; 1.288      ;
; 0.155  ; cpu68:cpu1|state.rti_cc_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.273      ; 1.580      ;
; 0.158  ; cpu68:cpu1|state.jsr_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.304      ; 1.614      ;
; 0.160  ; cpu68:cpu1|state.mul5_state        ; cpu68:cpu1|md[12]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.980      ; 1.292      ;
; 0.162  ; cpu68:cpu1|state.rti_accb_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.417      ; 1.731      ;
; 0.163  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.311      ; 1.626      ;
; 0.163  ; cpu68:cpu1|state.pshb_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.421      ; 1.736      ;
; 0.168  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.257      ; 1.577      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.083 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.278     ; 0.837      ;
; -0.083 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.278     ; 0.837      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.080 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.277     ; 0.835      ;
; -0.071 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.104      ;
; -0.071 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.104      ;
; -0.071 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.104      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.070 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.012     ; 1.090      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 1.088      ;
; -0.062 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 1.088      ;
; -0.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 1.085      ;
; -0.058 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 1.085      ;
; 0.021  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.028      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.028  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.017      ; 1.021      ;
; 0.050  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 0.974      ;
; 0.050  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 0.974      ;
; 0.050  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 0.974      ;
; 0.050  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 0.974      ;
; 0.050  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.008     ; 0.974      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
; 0.051  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 0.994      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.781 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 2.108      ; 1.359      ;
; 1.781 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 2.108      ; 1.359      ;
; 1.781 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 2.108      ; 1.359      ;
; 1.781 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 2.108      ; 1.359      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
; 1.855 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.942      ; 1.119      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.975 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.942      ; 1.119      ;
; -0.901 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.108      ; 1.359      ;
; -0.901 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.108      ; 1.359      ;
; -0.901 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.108      ; 1.359      ;
; -0.901 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 2.108      ; 1.359      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.829 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 0.994      ;
; 0.830 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 0.974      ;
; 0.830 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 0.974      ;
; 0.830 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 0.974      ;
; 0.830 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 0.974      ;
; 0.830 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.008     ; 0.974      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.852 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.021      ;
; 0.859 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.017      ; 1.028      ;
; 0.938 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 1.085      ;
; 0.938 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 1.085      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 1.088      ;
; 0.942 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 1.088      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.950 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.012     ; 1.090      ;
; 0.951 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.104      ;
; 0.951 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.104      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.960 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.277     ; 0.835      ;
; 0.963 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.278     ; 0.837      ;
; 0.963 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.278     ; 0.837      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 0.428 ; 0.428 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 3.230 ; 3.230 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 3.364 ; 3.364 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 2.239 ; 2.239 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 1.709 ; 1.709 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 3.593 ; 3.593 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.292 ; -0.292 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.310 ; -2.310 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.509 ; -2.509 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.119 ; -2.119 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -1.589 ; -1.589 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.265 ; -1.265 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.155 ; 4.155 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.953 ; 3.953 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.699 ; 3.699 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 3.760 ; 3.760 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.696 ; 3.696 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.714 ; 3.714 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.689 ; 3.689 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.802 ; 3.802 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.813 ; 3.813 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.688 ; 3.688 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.730 ; 3.730 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.344 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 3.565 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.344 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 6.051 ; 6.051 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 5.607 ; 5.607 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.155 ; 4.155 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.953 ; 3.953 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.699 ; 3.699 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 3.760 ; 3.760 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.696 ; 3.696 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.714 ; 3.714 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.689 ; 3.689 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.802 ; 3.802 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.813 ; 3.813 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.688 ; 3.688 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.730 ; 3.730 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.344 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 3.565 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.344 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 4.211 ; 4.211 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 3.565 ; 4.551 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -18.103    ; -4.192   ; -2.174   ; -2.837  ; -2.567              ;
;  i_CLOCK_50      ; -17.694    ; -0.993   ; -2.174   ; 0.829   ; -2.567              ;
;  i_SerSelect     ; -6.181     ; -4.192   ; 1.781    ; -2.837  ; -1.777              ;
;  w_cpuClk        ; -18.103    ; -1.526   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10685.335 ; -103.386 ; -67.502  ; -27.926 ; -3833.506           ;
;  i_CLOCK_50      ; -8336.914  ; -2.296   ; -67.502  ; 0.000   ; -3435.501           ;
;  i_SerSelect     ; -184.444   ; -98.758  ; 0.000    ; -27.926 ; -75.977             ;
;  w_cpuClk        ; -2163.977  ; -2.655   ; N/A      ; N/A     ; -322.028            ;
+------------------+------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 1.962  ; 1.962  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 7.881  ; 7.881  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 8.106  ; 8.106  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 4.816  ; 4.816  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 2.981  ; 2.981  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.973 ; 10.973 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.292 ; -0.292 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.310 ; -2.310 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.509 ; -2.509 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.119 ; -2.119 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -1.589 ; -1.589 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.265 ; -1.265 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 9.391  ; 9.391  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 8.957  ; 8.957  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 7.999  ; 7.999  ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 8.173  ; 8.173  ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 7.838  ; 7.838  ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 7.891  ; 7.891  ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 7.857  ; 7.857  ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 8.227  ; 8.227  ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 8.258  ; 8.258  ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 7.856  ; 7.856  ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 7.923  ; 7.923  ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 8.243  ; 8.243  ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 10.969 ; 10.969 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 5.614  ;        ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;        ; 9.160  ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;        ; 5.614  ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 16.639 ; 16.639 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 14.836 ; 14.836 ; Fall       ; w_cpuClk        ;
+------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50  ; 4.155 ; 4.155 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50  ; 3.953 ; 3.953 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50  ; 3.699 ; 3.699 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50  ; 3.760 ; 3.760 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50  ; 3.696 ; 3.696 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50  ; 3.714 ; 3.714 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50  ; 3.689 ; 3.689 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50  ; 3.802 ; 3.802 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50  ; 3.813 ; 3.813 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50  ; 3.688 ; 3.688 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50  ; 3.730 ; 3.730 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50  ; 3.811 ; 3.811 ; Rise       ; i_CLOCK_50      ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Rise       ; i_SerSelect     ;
; Pin40      ; i_SerSelect ; 5.295 ; 5.295 ; Fall       ; i_SerSelect     ;
; Pin25      ; w_cpuClk    ; 2.344 ;       ; Rise       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ;       ; 3.565 ; Rise       ; w_cpuClk        ;
; Pin25      ; w_cpuClk    ;       ; 2.344 ; Fall       ; w_cpuClk        ;
; Pin31      ; w_cpuClk    ; 4.211 ; 4.211 ; Fall       ; w_cpuClk        ;
; Pin41      ; w_cpuClk    ; 3.565 ; 4.551 ; Fall       ; w_cpuClk        ;
+------------+-------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141417 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 312      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 196      ; 0        ; 56       ; 2948676  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141417 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 312      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 196      ; 0        ; 56       ; 2948676  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 101   ; 101  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 09:34:33 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name i_SerSelect i_SerSelect
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datad  to: combout
    Info (332098): Cell: w_n_if2CS~5  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.103     -2163.977 w_cpuClk 
    Info (332119):   -17.694     -8336.914 i_CLOCK_50 
    Info (332119):    -6.181      -184.444 i_SerSelect 
Info (332146): Worst-case hold slack is -4.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.192       -98.758 i_SerSelect 
    Info (332119):    -1.526        -2.655 w_cpuClk 
    Info (332119):    -0.993        -1.973 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -2.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.174       -67.502 i_CLOCK_50 
    Info (332119):     3.460         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -2.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.837       -27.926 i_SerSelect 
    Info (332119):     2.087         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3435.501 i_CLOCK_50 
    Info (332119):    -1.777       -75.977 i_SerSelect 
    Info (332119):    -0.742      -322.028 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datad  to: combout
    Info (332098): Cell: w_n_if2CS~5  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.380      -582.961 w_cpuClk 
    Info (332119):    -4.862     -2129.565 i_CLOCK_50 
    Info (332119):    -1.244       -28.315 i_SerSelect 
Info (332146): Worst-case hold slack is -1.511
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.511       -51.090 i_SerSelect 
    Info (332119):    -0.943        -2.296 i_CLOCK_50 
    Info (332119):    -0.575        -2.206 w_cpuClk 
Info (332146): Worst-case recovery slack is -0.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.083        -1.519 i_CLOCK_50 
    Info (332119):     1.781         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -0.975
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.975        -9.454 i_SerSelect 
    Info (332119):     0.829         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2506.516 i_CLOCK_50 
    Info (332119):    -1.222       -51.222 i_SerSelect 
    Info (332119):    -0.500      -217.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4581 megabytes
    Info: Processing ended: Sat Jun 26 09:34:37 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


