module sync_clk_enable(D, NC, Q);
  input D;   
  input NC;  
  output Q;  
endmodule 