============================================================
  Generated by:           Genus(TM) Synthesis Solution 17.22-s017_1
  Generated on:           Mar 16 2019  11:57:30 am
  Module:                 top_module
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance                         Module              Cell Count  Cell Area  Net Area   Total Area  Wireload     
----------------------------------------------------------------------------------------------------------------------------
top_module                                                            60624 177463.072     0.000   177463.072    <none> (D) 
  uut4                          alu                                   58804 156758.646     0.000   156758.646    <none> (D) 
    rem_63_54                   remainder_signed                      11244  28889.834     0.000    28889.834    <none> (D) 
    rem_64_53                   remainder_unsigned                    10708  27423.054     0.000    27423.054    <none> (D) 
    div_61_54                   divide_signed                         10552  27060.029     0.000    27060.029    <none> (D) 
    div_62_53                   divide_unsigned                        9947  25437.094     0.000    25437.094    <none> (D) 
    mul_48_27                   mult_unsigned                          6258  16889.996     0.000    16889.996    <none> (D) 
    mul_47_26                   mult_signed                            5873  15846.299     0.000    15846.299    <none> (D) 
    mux_alu_out_56_3            mux_3264                                 32   2733.363     0.000     2733.363    <none> (D) 
    sub_66_53                   sub_unsigned                            459   1041.027     0.000     1041.027    <none> (D) 
    add_87_52                   add_unsigned_2443                       426    996.984     0.000      996.984    <none> (D) 
    add_83_53                   add_unsigned_2443                       426    996.984     0.000      996.984    <none> (D) 
    add_74_53                   add_unsigned_2443                       426    996.984     0.000      996.984    <none> (D) 
    add_65_53                   add_unsigned_2443                       426    996.984     0.000      996.984    <none> (D) 
    sra_72_54                   arith_shift_right_vlog_unsigned         160    834.156     0.000      834.156    <none> (D) 
    srl_81_53                   shift_right_vlog_unsigned               165    778.101     0.000      778.101    <none> (D) 
    sll_80_53                   shift_left_vlog_unsigned                165    778.101     0.000      778.101    <none> (D) 
    srl_71_53                   shift_right_vlog_unsigned               165    778.101     0.000      778.101    <none> (D) 
    sll_70_53                   shift_left_vlog_unsigned                165    778.101     0.000      778.101    <none> (D) 
    lt_79_54                    lt_unsigned                             221    496.490     0.000      496.490    <none> (D) 
    lt_78_55                    lt_signed                               221    496.490     0.000      496.490    <none> (D) 
    lt_73_55                    lt_signed                               221    496.490     0.000      496.490    <none> (D) 
    mux_80_53                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
    mux_72_54                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
    mux_71_53                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
    mux_70_53                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
    g9                          xor_op_64                                32     85.418     0.000       85.418    <none> (D) 
    g8                          or_op_63                                 32     85.418     0.000       85.418    <none> (D) 
    g7                          and_op_62                                32     85.418     0.000       85.418    <none> (D) 
    g3                          xor_op                                   32     85.418     0.000       85.418    <none> (D) 
    g2                          or_op                                    32     85.418     0.000       85.418    <none> (D) 
    g1                          and_op                                   32     85.418     0.000       85.418    <none> (D) 
    g10                         or_op_65                                 11     49.382     0.000       49.382    <none> (D) 
    g6                          or_op_61                                 11     49.382     0.000       49.382    <none> (D) 
    g5                          or_op_60                                 11     49.382     0.000       49.382    <none> (D) 
    g4                          or_op_59                                 11     49.382     0.000       49.382    <none> (D) 
    mux_95_19                   bmux_3260                                 1      5.339     0.000        5.339    <none> (D) 
    mux_79_54                   bmux_3260                                 1      5.339     0.000        5.339    <none> (D) 
    mux_78_55                   bmux_3260                                 1      5.339     0.000        5.339    <none> (D) 
    mux_73_55                   bmux_3260                                 1      5.339     0.000        5.339    <none> (D) 
  uut3                          register_file                          1237  15638.094     0.000    15638.094    <none> (D) 
    mux_memory[rs1]_66_24       bmux_1                                   32   2733.363     0.000     2733.363    <none> (D) 
    mux_memory[rs2]_67_24       bmux_1                                   32   2733.363     0.000     2733.363    <none> (D) 
    mux_66_12                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
    mux_67_12                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
  uut1                          im                                       64   2904.198     0.000     2904.198    <none> (D) 
    mux_inst_mem[address]_58_26 bmux_1                                   32   2733.363     0.000     2733.363    <none> (D) 
    mux_58_20                   bmux                                     32    170.835     0.000      170.835    <none> (D) 
  uut2                          CU                                      259   1273.256     0.000     1273.256    <none> (D) 
    mux_cmbsop_ADDI_en_146_5    mux_16                                    9    240.237     0.000      240.237    <none> (D) 
    ctl_146_5                   case_box_11                              32     98.764     0.000       98.764    <none> (D) 
    mux_cmbsop_rs1_rd_en_102_7  mux_7                                     5     80.079     0.000       80.079    <none> (D) 
    ctl_102_7                   case_box_5                               19     54.721     0.000       54.721    <none> (D) 
    mux_cmbsop_SW_en_187_10     mux_11                                    3     32.032     0.000       32.032    <none> (D) 
    mux_shift_amount_102_7      mux                                       5     26.693     0.000       26.693    <none> (D) 
    ctl_187_10                  case_box_8                               10     22.689     0.000       22.689    <none> (D) 
    mux_MUL_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_MULH_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_MULHSU_en_102_7         mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_MULHU_en_102_7          mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_DIV_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_DIVU_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_REM_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_REMU_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_ADD_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SUB_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_AND_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_OR_en_102_7             mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_XOR_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SLL_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SRL_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SRA_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SLT_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_ADDI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_ANDI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_ORI_en_102_7            mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_XORI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SLTI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SLTIU_en_102_7          mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SLLI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SRLI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SRAI_en_102_7           mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SW_en_102_7             mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SH_en_102_7             mux_13                                    1      5.339     0.000        5.339    <none> (D) 
    mux_SB_en_102_7             mux_13                                    1      5.339     0.000        5.339    <none> (D) 
  uut                           pc                                      260    888.877     0.000      888.877    <none> (D) 
    add_17_19                   add_unsigned                            196    419.080     0.000      419.080    <none> (D) 
    mux_temp_11_11              bmux                                     32    170.835     0.000      170.835    <none> (D) 

 (D) = wireload is default in technology library
