<stg><name>operator+</name>


<trans_list>

<trans id="152" from="1" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="153" from="1" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="155" from="2" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="156" from="2" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="158" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="160" from="4" to="16">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
<literal name="and_ln22_11" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="161" from="4" to="5">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="162" from="4" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="164" from="5" to="6">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_12" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="165" from="5" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_12" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="167" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="169" from="7" to="15">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
<literal name="and_ln22_14" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="170" from="7" to="14">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="1"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="1"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="171" from="7" to="13">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="1"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="1"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="172" from="7" to="8">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="173" from="7" to="11">
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="174" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="175" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="177" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="178" from="12" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="179" from="13" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="180" from="14" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="181" from="15" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="182" from="16" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="3" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:0 %p_read = read i128 @_ssdm_op_Read.ap_auto.i128, i128 %p_read12

]]></Node>
<StgValue><ssdm name="p_read"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="4" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1 %p_read_5 = read i128 @_ssdm_op_Read.ap_auto.i128, i128 %p_read14

]]></Node>
<StgValue><ssdm name="p_read_5"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="5" bw="32" op_0_bw="128">
<![CDATA[
:2 %trunc_ln22_4 = trunc i128 %p_read_5

]]></Node>
<StgValue><ssdm name="trunc_ln22_4"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="6" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:3 %icmp_ln22 = icmp_eq  i32 %trunc_ln22_4, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln22"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="7" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:4 %br_ln22 = br i1 %icmp_ln22, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="9" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln22_s = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln22_s"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="10" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln22 = bitcast i32 %trunc_ln22_s

]]></Node>
<StgValue><ssdm name="bitcast_ln22"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_s = fcmp_oeq  i32 %bitcast_ln22, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="25" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read_5, i32 55, i32 62

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln22_1 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read_5, i32 32, i32 54

]]></Node>
<StgValue><ssdm name="trunc_ln22_1"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln22_19 = icmp_ne  i8 %tmp, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_19"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln22_20 = icmp_eq  i23 %trunc_ln22_1, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_20"/></StgValue>
</operation>

<operation id="29" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln22 = or i1 %icmp_ln22_20, i1 %icmp_ln22_19

]]></Node>
<StgValue><ssdm name="or_ln22"/></StgValue>
</operation>

<operation id="30" st_id="2" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_s = fcmp_oeq  i32 %bitcast_ln22, i32 0

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="31" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln22 = and i1 %or_ln22, i1 %tmp_s

]]></Node>
<StgValue><ssdm name="and_ln22"/></StgValue>
</operation>

<operation id="32" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln22 = br i1 %and_ln22, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="33" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln22_2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln22_2"/></StgValue>
</operation>

<operation id="34" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="21" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln22_7 = bitcast i32 %trunc_ln22_2

]]></Node>
<StgValue><ssdm name="bitcast_ln22_7"/></StgValue>
</operation>

<operation id="35" st_id="2" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_36 = fcmp_oeq  i32 %bitcast_ln22_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="36" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_35 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read_5, i32 87, i32 94

]]></Node>
<StgValue><ssdm name="tmp_35"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="23" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln22_3 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read_5, i32 64, i32 86

]]></Node>
<StgValue><ssdm name="trunc_ln22_3"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln22_21 = icmp_ne  i8 %tmp_35, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_21"/></StgValue>
</operation>

<operation id="39" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="25" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln22_22 = icmp_eq  i23 %trunc_ln22_3, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_22"/></StgValue>
</operation>

<operation id="40" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="26" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln22_8 = or i1 %icmp_ln22_22, i1 %icmp_ln22_21

]]></Node>
<StgValue><ssdm name="or_ln22_8"/></StgValue>
</operation>

<operation id="41" st_id="3" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_36 = fcmp_oeq  i32 %bitcast_ln22_7, i32 0

]]></Node>
<StgValue><ssdm name="tmp_36"/></StgValue>
</operation>

<operation id="42" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="28" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln22_10 = and i1 %or_ln22_8, i1 %tmp_36

]]></Node>
<StgValue><ssdm name="and_ln22_10"/></StgValue>
</operation>

<operation id="43" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="29" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln22 = br i1 %and_ln22_10, void %.critedge, void %_ZNK3BaneqEf.exit

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="44" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:0 %trunc_ln22_5 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln22_5"/></StgValue>
</operation>

<operation id="45" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:1 %bitcast_ln22_8 = bitcast i32 %trunc_ln22_5

]]></Node>
<StgValue><ssdm name="bitcast_ln22_8"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:7 %tmp_38 = fcmp_oeq  i32 %bitcast_ln22_8, i32 0

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="47" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:2 %tmp_37 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read_5, i32 119, i32 126

]]></Node>
<StgValue><ssdm name="tmp_37"/></StgValue>
</operation>

<operation id="48" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:3 %trunc_ln22_6 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read_5, i32 96, i32 118

]]></Node>
<StgValue><ssdm name="trunc_ln22_6"/></StgValue>
</operation>

<operation id="49" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ZNK3BaneqEf.exit:4 %icmp_ln22_23 = icmp_ne  i8 %tmp_37, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_23"/></StgValue>
</operation>

<operation id="50" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
_ZNK3BaneqEf.exit:5 %icmp_ln22_24 = icmp_eq  i23 %trunc_ln22_6, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_24"/></StgValue>
</operation>

<operation id="51" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZNK3BaneqEf.exit:6 %or_ln22_9 = or i1 %icmp_ln22_24, i1 %icmp_ln22_23

]]></Node>
<StgValue><ssdm name="or_ln22_9"/></StgValue>
</operation>

<operation id="52" st_id="4" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit:7 %tmp_38 = fcmp_oeq  i32 %bitcast_ln22_8, i32 0

]]></Node>
<StgValue><ssdm name="tmp_38"/></StgValue>
</operation>

<operation id="53" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZNK3BaneqEf.exit:8 %and_ln22_11 = and i1 %or_ln22_9, i1 %tmp_38

]]></Node>
<StgValue><ssdm name="and_ln22_11"/></StgValue>
</operation>

<operation id="54" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22" val="1"/>
<literal name="and_ln22" val="1"/>
<literal name="and_ln22_10" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit:9 %br_ln77 = br i1 %and_ln22_11, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln77"/></StgValue>
</operation>

<operation id="55" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="32" op_0_bw="128">
<![CDATA[
.critedge:0 %trunc_ln22_7 = trunc i128 %p_read

]]></Node>
<StgValue><ssdm name="trunc_ln22_7"/></StgValue>
</operation>

<operation id="56" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge:1 %icmp_ln22_5 = icmp_eq  i32 %trunc_ln22_7, i32 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_5"/></StgValue>
</operation>

<operation id="57" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge:2 %br_ln22 = br i1 %icmp_ln22_5, void %.critedge13, void

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="58" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln22_8 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln22_8"/></StgValue>
</operation>

<operation id="59" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln22_9 = bitcast i32 %trunc_ln22_8

]]></Node>
<StgValue><ssdm name="bitcast_ln22_9"/></StgValue>
</operation>

<operation id="60" st_id="4" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_40 = fcmp_oeq  i32 %bitcast_ln22_9, i32 0

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="61" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_39 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read, i32 55, i32 62

]]></Node>
<StgValue><ssdm name="tmp_39"/></StgValue>
</operation>

<operation id="62" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln22_9 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read, i32 32, i32 54

]]></Node>
<StgValue><ssdm name="trunc_ln22_9"/></StgValue>
</operation>

<operation id="63" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln22_25 = icmp_ne  i8 %tmp_39, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_25"/></StgValue>
</operation>

<operation id="64" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln22_26 = icmp_eq  i23 %trunc_ln22_9, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_26"/></StgValue>
</operation>

<operation id="65" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln22_10 = or i1 %icmp_ln22_26, i1 %icmp_ln22_25

]]></Node>
<StgValue><ssdm name="or_ln22_10"/></StgValue>
</operation>

<operation id="66" st_id="5" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_40 = fcmp_oeq  i32 %bitcast_ln22_9, i32 0

]]></Node>
<StgValue><ssdm name="tmp_40"/></StgValue>
</operation>

<operation id="67" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln22_12 = and i1 %or_ln22_10, i1 %tmp_40

]]></Node>
<StgValue><ssdm name="and_ln22_12"/></StgValue>
</operation>

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln22 = br i1 %and_ln22_12, void %.critedge13, void

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln22_10 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln22_10"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln22_10 = bitcast i32 %trunc_ln22_10

]]></Node>
<StgValue><ssdm name="bitcast_ln22_10"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_42 = fcmp_oeq  i32 %bitcast_ln22_10, i32 0

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="72" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %tmp_41 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read, i32 87, i32 94

]]></Node>
<StgValue><ssdm name="tmp_41"/></StgValue>
</operation>

<operation id="73" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln22_11 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read, i32 64, i32 86

]]></Node>
<StgValue><ssdm name="trunc_ln22_11"/></StgValue>
</operation>

<operation id="74" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:4 %icmp_ln22_27 = icmp_ne  i8 %tmp_41, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_27"/></StgValue>
</operation>

<operation id="75" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
:5 %icmp_ln22_28 = icmp_eq  i23 %trunc_ln22_11, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_28"/></StgValue>
</operation>

<operation id="76" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:6 %or_ln22_11 = or i1 %icmp_ln22_28, i1 %icmp_ln22_27

]]></Node>
<StgValue><ssdm name="or_ln22_11"/></StgValue>
</operation>

<operation id="77" st_id="6" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:7 %tmp_42 = fcmp_oeq  i32 %bitcast_ln22_10, i32 0

]]></Node>
<StgValue><ssdm name="tmp_42"/></StgValue>
</operation>

<operation id="78" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:8 %and_ln22_13 = and i1 %or_ln22_11, i1 %tmp_42

]]></Node>
<StgValue><ssdm name="and_ln22_13"/></StgValue>
</operation>

<operation id="79" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln22 = br i1 %and_ln22_13, void %.critedge13, void %_ZNK3BaneqEf.exit10

]]></Node>
<StgValue><ssdm name="br_ln22"/></StgValue>
</operation>

<operation id="80" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:0 %trunc_ln22_12 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln22_12"/></StgValue>
</operation>

<operation id="81" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="32" op_0_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:1 %bitcast_ln22_11 = bitcast i32 %trunc_ln22_12

]]></Node>
<StgValue><ssdm name="bitcast_ln22_11"/></StgValue>
</operation>

<operation id="82" st_id="6" stage="2" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:7 %tmp_44 = fcmp_oeq  i32 %bitcast_ln22_11, i32 0

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="83" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="8" op_0_bw="8" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:2 %tmp_43 = partselect i8 @_ssdm_op_PartSelect.i8.i128.i32.i32, i128 %p_read, i32 119, i32 126

]]></Node>
<StgValue><ssdm name="tmp_43"/></StgValue>
</operation>

<operation id="84" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="23" op_0_bw="23" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:3 %trunc_ln22_13 = partselect i23 @_ssdm_op_PartSelect.i23.i128.i32.i32, i128 %p_read, i32 96, i32 118

]]></Node>
<StgValue><ssdm name="trunc_ln22_13"/></StgValue>
</operation>

<operation id="85" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ZNK3BaneqEf.exit10:4 %icmp_ln22_29 = icmp_ne  i8 %tmp_43, i8 255

]]></Node>
<StgValue><ssdm name="icmp_ln22_29"/></StgValue>
</operation>

<operation id="86" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="23" op_1_bw="23">
<![CDATA[
_ZNK3BaneqEf.exit10:5 %icmp_ln22_30 = icmp_eq  i23 %trunc_ln22_13, i23 0

]]></Node>
<StgValue><ssdm name="icmp_ln22_30"/></StgValue>
</operation>

<operation id="87" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZNK3BaneqEf.exit10:6 %or_ln22_12 = or i1 %icmp_ln22_30, i1 %icmp_ln22_29

]]></Node>
<StgValue><ssdm name="or_ln22_12"/></StgValue>
</operation>

<operation id="88" st_id="7" stage="1" lat="2">
<core>FCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
_ZNK3BaneqEf.exit10:7 %tmp_44 = fcmp_oeq  i32 %bitcast_ln22_11, i32 0

]]></Node>
<StgValue><ssdm name="tmp_44"/></StgValue>
</operation>

<operation id="89" st_id="7" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
_ZNK3BaneqEf.exit10:8 %and_ln22_14 = and i1 %or_ln22_12, i1 %tmp_44

]]></Node>
<StgValue><ssdm name="and_ln22_14"/></StgValue>
</operation>

<operation id="90" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln22_5" val="1"/>
<literal name="and_ln22_12" val="1"/>
<literal name="and_ln22_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZNK3BaneqEf.exit10:9 %br_ln80 = br i1 %and_ln22_14, void %.critedge13, void

]]></Node>
<StgValue><ssdm name="br_ln80"/></StgValue>
</operation>

<operation id="91" st_id="7" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge13:0 %diff_p = sub i32 %trunc_ln22_4, i32 %trunc_ln22_7

]]></Node>
<StgValue><ssdm name="diff_p"/></StgValue>
</operation>

<operation id="92" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="2" op_0_bw="32">
<![CDATA[
.critedge13:1 %trunc_ln83 = trunc i32 %diff_p

]]></Node>
<StgValue><ssdm name="trunc_ln83"/></StgValue>
</operation>

<operation id="93" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge13:2 %icmp_ln86 = icmp_sgt  i32 %diff_p, i32 2

]]></Node>
<StgValue><ssdm name="icmp_ln86"/></StgValue>
</operation>

<operation id="94" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge13:3 %br_ln86 = br i1 %icmp_ln86, void, void

]]></Node>
<StgValue><ssdm name="br_ln86"/></StgValue>
</operation>

<operation id="95" st_id="7" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0 %icmp_ln89 = icmp_slt  i32 %diff_p, i32 4294967294

]]></Node>
<StgValue><ssdm name="icmp_ln89"/></StgValue>
</operation>

<operation id="96" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln89 = br i1 %icmp_ln89, void, void

]]></Node>
<StgValue><ssdm name="br_ln89"/></StgValue>
</operation>

<operation id="97" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0 %tmp_3 = bitselect i1 @_ssdm_op_BitSelect.i1.i32.i32, i32 %diff_p, i32 31

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="98" st_id="7" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln93 = br i1 %tmp_3, void, void

]]></Node>
<StgValue><ssdm name="br_ln93"/></StgValue>
</operation>

<operation id="99" st_id="7" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0 %sub_ln94 = sub i2 0, i2 %trunc_ln83

]]></Node>
<StgValue><ssdm name="sub_ln94"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="100" st_id="8" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:0 %call_ret4 = call i128 @_sum, i128 %p_read_5, i128 %p_read, i2 %trunc_ln83

]]></Node>
<StgValue><ssdm name="call_ret4"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="101" st_id="9" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="90" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:0 %call_ret4 = call i128 @_sum, i128 %p_read_5, i128 %p_read, i2 %trunc_ln83

]]></Node>
<StgValue><ssdm name="call_ret4"/></StgValue>
</operation>

<operation id="102" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="128">
<![CDATA[
:1 %call_ret = extractvalue i128 %call_ret4

]]></Node>
<StgValue><ssdm name="call_ret"/></StgValue>
</operation>

<operation id="103" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="92" bw="32" op_0_bw="128">
<![CDATA[
:2 %agg_result_1_0_ret1 = extractvalue i128 %call_ret4

]]></Node>
<StgValue><ssdm name="agg_result_1_0_ret1"/></StgValue>
</operation>

<operation id="104" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="93" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_1_1_ret1 = extractvalue i128 %call_ret4

]]></Node>
<StgValue><ssdm name="agg_result_1_1_ret1"/></StgValue>
</operation>

<operation id="105" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="94" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_1_2_ret1 = extractvalue i128 %call_ret4

]]></Node>
<StgValue><ssdm name="agg_result_1_2_ret1"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="106" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0">
<![CDATA[
:5 %br_ln96 = br void

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>

<operation id="107" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_11" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22_10" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="and_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_14" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_13" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="and_ln22_12" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp><and_exp><literal name="icmp_ln22" val="0"/>
<literal name="icmp_ln22_5" val="0"/>
<literal name="icmp_ln86" val="0"/>
<literal name="icmp_ln89" val="0"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln94 = br void

]]></Node>
<StgValue><ssdm name="br_ln94"/></StgValue>
</operation>

<operation id="108" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="138" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:0 %agg_result_1_0_0 = phi i32 %bitcast_ln78, void, i32 %bitcast_ln81, void, i32 %bitcast_ln87, void, i32 %bitcast_ln90, void, i32 %agg_result_1_0_ret, void, i32 %agg_result_1_0_ret1, void

]]></Node>
<StgValue><ssdm name="agg_result_1_0_0"/></StgValue>
</operation>

<operation id="109" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="139" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:1 %agg_result_1_1_0 = phi i32 %bitcast_ln78_1, void, i32 %bitcast_ln81_3, void, i32 %bitcast_ln87_3, void, i32 %bitcast_ln90_1, void, i32 %agg_result_1_1_ret, void, i32 %agg_result_1_1_ret1, void

]]></Node>
<StgValue><ssdm name="agg_result_1_1_0"/></StgValue>
</operation>

<operation id="110" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="140" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:2 %agg_result_1_2_0 = phi i32 %bitcast_ln78_2, void, i32 %bitcast_ln81_4, void, i32 %bitcast_ln87_4, void, i32 %bitcast_ln90_2, void, i32 %agg_result_1_2_ret, void, i32 %agg_result_1_2_ret1, void

]]></Node>
<StgValue><ssdm name="agg_result_1_2_0"/></StgValue>
</operation>

<operation id="111" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="141" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32" op_3_bw="0" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="0" op_8_bw="32" op_9_bw="0" op_10_bw="32" op_11_bw="0">
<![CDATA[
:3 %agg_result_01_0 = phi i32 %trunc_ln78, void, i32 %trunc_ln22_4, void, i32 %trunc_ln22_4, void, i32 %trunc_ln22_7, void, i32 %call_ret5, void, i32 %call_ret, void

]]></Node>
<StgValue><ssdm name="agg_result_01_0"/></StgValue>
</operation>

<operation id="112" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="142" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:4 %mrv = insertvalue i128 <undef>, i32 %agg_result_01_0

]]></Node>
<StgValue><ssdm name="mrv"/></StgValue>
</operation>

<operation id="113" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="143" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:5 %mrv_1 = insertvalue i128 %mrv, i32 %agg_result_1_0_0

]]></Node>
<StgValue><ssdm name="mrv_1"/></StgValue>
</operation>

<operation id="114" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="144" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:6 %mrv_2 = insertvalue i128 %mrv_1, i32 %agg_result_1_1_0

]]></Node>
<StgValue><ssdm name="mrv_2"/></StgValue>
</operation>

<operation id="115" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="145" bw="128" op_0_bw="128" op_1_bw="32">
<![CDATA[
:7 %mrv_3 = insertvalue i128 %mrv_2, i32 %agg_result_1_2_0

]]></Node>
<StgValue><ssdm name="mrv_3"/></StgValue>
</operation>

<operation id="116" st_id="10" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="128">
<![CDATA[
:8 %ret_ln97 = ret i128 %mrv_3

]]></Node>
<StgValue><ssdm name="ret_ln97"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="117" st_id="11" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:1 %call_ret3 = call i128 @_sum, i128 %p_read, i128 %p_read_5, i2 %sub_ln94

]]></Node>
<StgValue><ssdm name="call_ret3"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="118" st_id="12" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="128" op_3_bw="2">
<![CDATA[
:1 %call_ret3 = call i128 @_sum, i128 %p_read, i128 %p_read_5, i2 %sub_ln94

]]></Node>
<StgValue><ssdm name="call_ret3"/></StgValue>
</operation>

<operation id="119" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="32" op_0_bw="128">
<![CDATA[
:2 %call_ret5 = extractvalue i128 %call_ret3

]]></Node>
<StgValue><ssdm name="call_ret5"/></StgValue>
</operation>

<operation id="120" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="32" op_0_bw="128">
<![CDATA[
:3 %agg_result_1_0_ret = extractvalue i128 %call_ret3

]]></Node>
<StgValue><ssdm name="agg_result_1_0_ret"/></StgValue>
</operation>

<operation id="121" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="101" bw="32" op_0_bw="128">
<![CDATA[
:4 %agg_result_1_1_ret = extractvalue i128 %call_ret3

]]></Node>
<StgValue><ssdm name="agg_result_1_1_ret"/></StgValue>
</operation>

<operation id="122" st_id="12" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="102" bw="32" op_0_bw="128">
<![CDATA[
:5 %agg_result_1_2_ret = extractvalue i128 %call_ret3

]]></Node>
<StgValue><ssdm name="agg_result_1_2_ret"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="123" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln6 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln6"/></StgValue>
</operation>

<operation id="124" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln90 = bitcast i32 %trunc_ln6

]]></Node>
<StgValue><ssdm name="bitcast_ln90"/></StgValue>
</operation>

<operation id="125" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %trunc_ln90_1 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln90_1"/></StgValue>
</operation>

<operation id="126" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="108" bw="32" op_0_bw="32">
<![CDATA[
:3 %bitcast_ln90_1 = bitcast i32 %trunc_ln90_1

]]></Node>
<StgValue><ssdm name="bitcast_ln90_1"/></StgValue>
</operation>

<operation id="127" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="109" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %trunc_ln90_2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln90_2"/></StgValue>
</operation>

<operation id="128" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="32" op_0_bw="32">
<![CDATA[
:5 %bitcast_ln90_2 = bitcast i32 %trunc_ln90_2

]]></Node>
<StgValue><ssdm name="bitcast_ln90_2"/></StgValue>
</operation>

<operation id="129" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln90 = br void

]]></Node>
<StgValue><ssdm name="br_ln90"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="130" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln5 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln5"/></StgValue>
</operation>

<operation id="131" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln87 = bitcast i32 %trunc_ln5

]]></Node>
<StgValue><ssdm name="bitcast_ln87"/></StgValue>
</operation>

<operation id="132" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="115" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %trunc_ln87_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln87_3"/></StgValue>
</operation>

<operation id="133" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="116" bw="32" op_0_bw="32">
<![CDATA[
:3 %bitcast_ln87_3 = bitcast i32 %trunc_ln87_3

]]></Node>
<StgValue><ssdm name="bitcast_ln87_3"/></StgValue>
</operation>

<operation id="134" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="117" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %trunc_ln87_4 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln87_4"/></StgValue>
</operation>

<operation id="135" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="118" bw="32" op_0_bw="32">
<![CDATA[
:5 %bitcast_ln87_4 = bitcast i32 %trunc_ln87_4

]]></Node>
<StgValue><ssdm name="bitcast_ln87_4"/></StgValue>
</operation>

<operation id="136" st_id="14" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln87 = br void

]]></Node>
<StgValue><ssdm name="br_ln87"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="137" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="121" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0 %trunc_ln = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln"/></StgValue>
</operation>

<operation id="138" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="122" bw="32" op_0_bw="32">
<![CDATA[
:1 %bitcast_ln81 = bitcast i32 %trunc_ln

]]></Node>
<StgValue><ssdm name="bitcast_ln81"/></StgValue>
</operation>

<operation id="139" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="123" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2 %trunc_ln81_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln81_3"/></StgValue>
</operation>

<operation id="140" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="124" bw="32" op_0_bw="32">
<![CDATA[
:3 %bitcast_ln81_3 = bitcast i32 %trunc_ln81_3

]]></Node>
<StgValue><ssdm name="bitcast_ln81_3"/></StgValue>
</operation>

<operation id="141" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="125" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4 %trunc_ln81_4 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read_5, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln81_4"/></StgValue>
</operation>

<operation id="142" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="126" bw="32" op_0_bw="32">
<![CDATA[
:5 %bitcast_ln81_4 = bitcast i32 %trunc_ln81_4

]]></Node>
<StgValue><ssdm name="bitcast_ln81_4"/></StgValue>
</operation>

<operation id="143" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0">
<![CDATA[
:6 %br_ln81 = br void

]]></Node>
<StgValue><ssdm name="br_ln81"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="144" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="129" bw="32" op_0_bw="128">
<![CDATA[
:0 %trunc_ln78 = trunc i128 %p_read

]]></Node>
<StgValue><ssdm name="trunc_ln78"/></StgValue>
</operation>

<operation id="145" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1 %trunc_ln78_1 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 32, i32 63

]]></Node>
<StgValue><ssdm name="trunc_ln78_1"/></StgValue>
</operation>

<operation id="146" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="32" op_0_bw="32">
<![CDATA[
:2 %bitcast_ln78 = bitcast i32 %trunc_ln78_1

]]></Node>
<StgValue><ssdm name="bitcast_ln78"/></StgValue>
</operation>

<operation id="147" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %trunc_ln78_2 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 64, i32 95

]]></Node>
<StgValue><ssdm name="trunc_ln78_2"/></StgValue>
</operation>

<operation id="148" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="133" bw="32" op_0_bw="32">
<![CDATA[
:4 %bitcast_ln78_1 = bitcast i32 %trunc_ln78_2

]]></Node>
<StgValue><ssdm name="bitcast_ln78_1"/></StgValue>
</operation>

<operation id="149" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="134" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5 %trunc_ln78_3 = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %p_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="trunc_ln78_3"/></StgValue>
</operation>

<operation id="150" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="135" bw="32" op_0_bw="32">
<![CDATA[
:6 %bitcast_ln78_2 = bitcast i32 %trunc_ln78_3

]]></Node>
<StgValue><ssdm name="bitcast_ln78_2"/></StgValue>
</operation>

<operation id="151" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0">
<![CDATA[
:7 %br_ln78 = br void

]]></Node>
<StgValue><ssdm name="br_ln78"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
