+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rV_system|rst_controller|alt_rst_req_sync_uq1                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rst_controller|alt_rst_sync_uq1                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rst_controller                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|avalon_st_adapter_001                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|avalon_st_adapter                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|limiter_pipeline_001|core                                                            ; 83    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|limiter_pipeline_001                                                                 ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|limiter_pipeline|core                                                                ; 83    ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|limiter_pipeline                                                                     ; 85    ; 2              ; 0            ; 2              ; 81     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|rsp_mux|arb|adder                                                                    ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|rsp_mux|arb                                                                          ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|rsp_mux                                                                              ; 163   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|rsp_demux_001                                                                        ; 83    ; 1              ; 2            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|rsp_demux                                                                            ; 83    ; 1              ; 2            ; 1              ; 81     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|cmd_mux_001                                                                          ; 83    ; 0              ; 2            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|cmd_mux                                                                              ; 83    ; 0              ; 2            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|cmd_demux                                                                            ; 84    ; 4              ; 2            ; 4              ; 161    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|pio_pipeline_bridge_m0_limiter                                                       ; 164   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router_002|the_default_decode                                                        ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router_002                                                                           ; 81    ; 0              ; 2            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router_001|the_default_decode                                                        ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router_001                                                                           ; 81    ; 0              ; 2            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router|the_default_decode                                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|router                                                                               ; 81    ; 0              ; 3            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|switches_s1_agent_rsp_fifo                                                           ; 121   ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|switches_s1_agent|uncompressor                                                       ; 19    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|switches_s1_agent                                                                    ; 237   ; 39             ; 39           ; 39             ; 243    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|leds_s1_agent_rsp_fifo                                                               ; 121   ; 39             ; 0            ; 39             ; 80     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|leds_s1_agent|uncompressor                                                           ; 19    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|leds_s1_agent                                                                        ; 237   ; 39             ; 39           ; 39             ; 243    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|pio_pipeline_bridge_m0_agent                                                         ; 131   ; 31             ; 49           ; 31             ; 113    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|switches_s1_translator                                                               ; 88    ; 6              ; 6            ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|leds_s1_translator                                                                   ; 88    ; 6              ; 6            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2|pio_pipeline_bridge_m0_translator                                                    ; 89    ; 10             ; 2            ; 10             ; 82     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_2                                                                                      ; 111   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1|jtag_uart_avalon_jtag_slave_translator                                               ; 86    ; 5              ; 5            ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1|jtag_uart_pipeline_bridge_m0_translator                                              ; 87    ; 10             ; 2            ; 10             ; 80     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_1                                                                                      ; 78    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_003                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_002                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter_001                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|avalon_st_adapter                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux_001                                                                          ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux|arb|adder                                                                    ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux|arb                                                                          ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_mux                                                                              ; 447   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux_003                                                                        ; 115   ; 4              ; 2            ; 4              ; 223    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux_002                                                                        ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux_001                                                                        ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rsp_demux                                                                            ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_003|arb|adder                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_003|arb                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_003                                                                          ; 225   ; 0              ; 0            ; 0              ; 113    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_002                                                                          ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux_001                                                                          ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_mux                                                                              ; 114   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_demux_001                                                                        ; 114   ; 1              ; 2            ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|cmd_demux                                                                            ; 117   ; 16             ; 2            ; 16             ; 445    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_005|the_default_decode                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_005                                                                           ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_004|the_default_decode                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_004                                                                           ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_003|the_default_decode                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_003                                                                           ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_002|the_default_decode                                                        ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_002                                                                           ; 110   ; 0              ; 2            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_001|the_default_decode                                                        ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router_001                                                                           ; 110   ; 6              ; 4            ; 6              ; 112    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router|the_default_decode                                                            ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|router                                                                               ; 110   ; 0              ; 4            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent_rsp_fifo                                                     ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent|uncompressor                                                 ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_agent                                                              ; 297   ; 39             ; 41           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent_rsp_fifo                                                ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent|uncompressor                                            ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_agent                                                         ; 297   ; 39             ; 41           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent_rsp_fifo                                          ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent|uncompressor                                      ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_agent                                                   ; 297   ; 39             ; 41           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|mtime_avmm_slave_agent_rsp_fifo                                                      ; 150   ; 39             ; 0            ; 39             ; 109    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|mtime_avmm_slave_agent|uncompressor                                                  ; 46    ; 1              ; 0            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|mtime_avmm_slave_agent                                                               ; 297   ; 39             ; 41           ; 39             ; 328    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_instruction_master_agent                                                  ; 189   ; 33             ; 80           ; 33             ; 142    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_data_master_agent                                                         ; 189   ; 33             ; 80           ; 33             ; 142    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|on_chip_memory_s1_translator                                                         ; 115   ; 7              ; 17           ; 7              ; 88     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|pio_pipeline_bridge_s0_translator                                                    ; 115   ; 4              ; 27           ; 4              ; 79     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|jtag_uart_pipeline_bridge_s0_translator                                              ; 115   ; 4              ; 29           ; 4              ; 77     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|mtime_avmm_slave_translator                                                          ; 115   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_instruction_master_translator                                             ; 116   ; 51             ; 0            ; 51             ; 108    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0|rv32i_core_data_master_translator                                                    ; 116   ; 13             ; 0            ; 13             ; 108    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mm_interconnect_0                                                                                      ; 237   ; 0              ; 0            ; 0              ; 244    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|switches                                                                                               ; 14    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|registers[0][31]__2|auto_generated                                                  ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|registers[0][31]__1|auto_generated                                                  ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|csr_mip                                                                  ; 69    ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|csr_mie                                                                  ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|csr_mtvec                                                                ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|csr_mcause                                                               ; 69    ; 28             ; 0            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit|csr_mepc                                                                 ; 69    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac|u_csr_unit                                                                          ; 83    ; 0              ; 1            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core|u_risac                                                                                     ; 101   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|rv32i_core                                                                                             ; 69    ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|pio_pipeline_bridge                                                                                    ; 83    ; 2              ; 0            ; 2              ; 79     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory|the_altsyncram|auto_generated|mux2                                                      ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory|the_altsyncram|auto_generated|decode3                                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory|the_altsyncram|auto_generated                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|on_chip_memory                                                                                         ; 58    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|mtime                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|leds                                                                                                   ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart_pipeline_bridge                                                                              ; 81    ; 2              ; 0            ; 2              ; 77     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart|the_soc_simple_De1_SoC_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|jtag_uart                                                                                              ; 38    ; 10             ; 23           ; 10             ; 33     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system|pll_50_150                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rV_system                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
