# Note from Jared

MAde some changes. Here's a (manually formatted) output of cpu_testbench.mem after including the phase 2 simulation instructions

```
// Initialize RF : r2 = 53, r4 = 28
59000035 // addi r2, r0, 53     // 0b 01011 0010 0000 0000000000000110101
5a00001c // addi r4, r0, 28     // 0b 01011 0100 0000 0000000000000011100

// Test Instructions
4a920000 // and r5, r2, r4      // 0b 01001 0101 0010 0100 000000000000000
52920000 // or r5, r2, r4       // 0b 01010 0101 0010 0100 000000000000000
1a920000 // add r5, r2, r4      // 0b 00011 0101 0010 0100 000000000000000
22920000 // sub r5, r2, r4      // 0b 00100 0101 0010 0100 000000000000000
2a920000 // shr r5, r2, r4      // 0b 00101 0101 0010 0100 000000000000000
32920000 // shl r5, r2, r4      // 0b 00110 0101 0010 0100 000000000000000
3a920000 // ror r5, r2, r4      // 0b 00111 0101 0010 0100 000000000000000
42920000 // rol r5, r2, r4      // 0b 01000 0101 0010 0100 000000000000000
70120000 // mul r2, r4          // 0b 01110 0000 0010 0100000000000000000
78120000 // div r2, r4          // 0b 01111 0000 0010 0100000000000000000
82900000 // neg r5, r2          // 0b 10000 0101 0010 0000000000000000000
8a900000 // not r5, r2          // 0b 10001 0101 0010 0000000000000000000

// Phase 2
00800055 // ld r1, 85           // 0b 00000 0001 0000 0000000000001010101
00080023 // ld r0, 35(r1)       // 0b 00000 0000 0001 0000000000000100011
08800055 // ldi r1, 85          // 0b 00001 0001 0000 0000000000001010101
08080023 // ldi r0, 35(r1)      // 0b 00001 0000 0001 0000000000000100011
1080005a // st 90, r1           // 0b 00010 0001 0000 0000000000001011010
1088005a // st 90(r1), r1       // 0b 00010 0001 0001 0000000000001011010
590ffffb // addi r2, r1, -5     // 0b 01011 0010 0001 1111111111111111011
6108001a // andi r2, r1, 26     // 0b 01100 0010 0001 0000000000000011010
6908001a // ori r2, r1, 26      // 0b 01101 0010 0001 0000000000000011010
91000023 // brzr r2, 35         // 0b 10010 0010 0000 0000000000000100011
91080023 // brnx r2, 35         // 0b 10010 0010 0001 0000000000000100011
91100023 // brpl r2, 35         // 0b 10010 0010 0010 0000000000000100011
91180023 // brmi r2, 35         // 0b 10010 0010 0011 0000000000000100011
98800000 // jr r1               // 0b 10011 0001 00000000000000000000000
a0800000 // jal r1              // 0b 10100 0001 00000000000000000000000
b9000000 // mfhi r2             // 0b 10111 0010 00000000000000000000000
c1000000 // mflo r2             // 0b 11000 0010 00000000000000000000000
b0800000 // out r1              // 0b 10110 0001 00000000000000000000000
a8800000 // in r1               // 0b 10101 0001 00000000000000000000000
```