# TSM 2nm/A16 技术路线图数据

**数据收集日期**: 2026-02-07
**数据来源**: 公开行业报道、TSMC官方披露、TrendForce/Tom's Hardware/WCCFTech等半导体媒体

---

## 1. N2 (2nm) 量产进度

### 1.1 量产时间线

TSMC于2025年Q4正式启动N2工艺量产，未发布正式新闻稿但通过多渠道确认。[B: Tom's Hardware, 2026-01]

- **量产启动**: 2025年Q4，首批芯片在高雄Fab 22投产 [B: Taipei Times, 2025-12-31]
- **生产设施**: Fab 20（新竹宝山）+ Fab 22（高雄），双线并行 [B: TrendForce, 2025-01]
- **2026年产能已全部售罄**: 两座工厂2026年全年产能均已被客户锁定 [B: WCCFTech, 2025]

### 1.2 产能爬坡数据

| 时间节点 | Fab 20 (新竹) | Fab 22 (高雄) | 合计产能 (wpm) |
|---------|--------------|--------------|---------------|
| 2025年Q4 | 20,000-25,000 | 25,000-30,000 | ~50,000 |
| 2026年中 | 爬坡中 | 爬坡中 | ~100,000 |
| 2026年底 | 60,000-65,000 | 60,000-65,000 | 120,000-130,000 |

[B: TrendForce, 2025-01; WCCFTech, 2025]

注: 部分来源报道2026年底目标为140,000 wpm [B: WCCFTech, 2025]，与120K-130K的区间存在差异，可能反映不同时点的预测。

### 1.3 良率数据

| 阶段 | 良率 | 来源 |
|------|------|------|
| 试产线 (2025年初) | ~90% (测试芯片) | [B: Kontronn/业界报道, 2025] |
| 试产验证 (2025年中) | ~70% | [B: Dan Nystedt/X, 2025] |
| 量产初期 (2025年Q4) | ~65% | [B: Semicone, 2025] |
| 量产成熟期 (预期) | ~75% | [B: 业界预估, 2025] |

TSMC CEO魏哲家在2025年10月财报电话会上表示:"N2量产进展良好，良率表现符合预期。" [B: TSMC Earnings Call, 2025-10]

---

## 2. N2 性能参数 (vs N3E)

### 2.1 核心PPA指标

| 指标 | N2 vs N3E | 说明 |
|------|-----------|------|
| 性能提升 (同功耗) | +10% ~ +15% | GAA纳米片架构带来的频率提升 |
| 功耗降低 (同性能) | -25% ~ -30% | 更新数据显示可达-35% |
| 晶体管密度 | +15% (1.15x) | SRAM密度38 Mbit/mm², 比N3提升11% |

[B: TSMC官方数据/Tom's Hardware, 2023-2025; AnandTech, 2024]

### 2.2 关键架构变化

- **晶体管架构**: FinFET → Nanosheet GAA (Gate-All-Around)，TSMC首次采用GAA [B: IEEE Spectrum, 2024]
- **纳米片规格**: 3-4层堆叠硅纳米片，每层厚约5nm，宽10-50nm，层间距7-15nm [B: IEEE Spectrum, 2024]
- **NanoFlex技术**: 允许同一芯片上使用不同纳米片宽度——窄片用于通用逻辑(低功耗)，宽片用于高性能CPU核心 [B: AnandTech, 2024; Tom's Hardware, 2024]
- **SRAM密度**: 38 Mbit/mm²，为业界最高 [B: SemiWiki, 2024]

---

## 3. N2 客户采用计划

### 3.1 客户产能分配

| 客户 | 产能份额 | N2采用产品 | 预计时间 |
|------|---------|-----------|---------|
| **Apple** | >50% | A20 (iPhone 18)、M6 (Mac)、R2 (Vision Pro) | 2026年H2产品发布 |
| **AMD** | 未公开 | EPYC "Venice" (Zen 6 CCD) | 2026年量产 |
| **Qualcomm** | 未公开 | Snapdragon 8 Elite Gen 6 (采用N2P) | 2026-2027年 |
| **MediaTek** | 未公开 | Dimensity 9600 (采用N2P) | 2026-2027年 |
| **NVIDIA** | 未公开 | 跳过N2，直接采用A16 (见第5节) | 2028年 |

[B: TrendForce, 2025-10; TechNode, 2025-09; WCCFTech, 2025]

### 3.2 关键细节

- **Apple**: 确认锁定TSMC 2nm 2026年产能的50%以上。A20系列首次采用TSMC的"晶圆级多芯片模组"(WMCM)封装技术。M6芯片预计留在N2基础版而非升级至N2P，以控制制造成本 [B: TechNode, 2025-09; WCCFTech, 2026-01]
- **AMD**: Zen 6架构EPYC服务器处理器的CPU核心裸片(CCD)使用N2 [B: Design-Reuse, 2025]
- **NVIDIA**: 策略性跳过N2，计划直接采用A16用于2028年"Feynman"架构GPU [B: TrendForce, 2026-02-02]
- **总客户数**: TSMC已获得约15家N2客户，多数在HPC领域 [B: Tom's Hardware, 2025; DCD, 2025]

---

## 4. N2P (增强版2nm)

### 4.1 时间表与规格

| 项目 | N2P详情 |
|------|---------|
| 量产时间 | 2026年H2 [B: TrendForce, 2025-10] |
| vs N2性能提升 | +5% (同电压) [B: Tom's Hardware, 2024] |
| vs N3E性能提升 | ~+18% [B: 综合推算] |
| vs N3E功耗降低 | ~-36% [B: 综合推算] |
| vs N3E密度提升 | ~+20% [B: 综合推算] |
| 设计规则 | 与N2相同，降低客户迁移成本 [B: Tom's Hardware, 2024] |

### 4.2 关于背面供电的重要修正

**N2P不包含背面供电网络(BSPDN)**。此前业界预期N2P将引入背面供电，但TSMC已确认N2P采用传统供电方案。背面供电技术(Super Power Rail)推迟至A16节点实现。[B: Tom's Hardware, 2024; AnandTech, 2024]

### 4.3 N2X (高性能变体)

TSMC还规划了N2X变体，面向需要极致性能的HPC应用。具体规格尚未完全公开。[B: AnandTech, 2023]

---

## 5. A16 (1.6nm) 时间表与技术

### 5.1 核心参数

| 项目 | A16详情 |
|------|---------|
| 节点 | 1.6nm级 (正式进入"埃米"时代) |
| 量产时间 | 2026年H2 (与N2P同期) [B: Tom's Hardware, 2024; TrendForce, 2024-11] |
| 首批产品上市 | 2027-2028年 |
| vs N2P性能提升 | +8% ~ +10% (同电压) [B: AnandTech, 2024; TSMC] |
| vs N2P功耗降低 | -15% ~ -20% (同频率) [B: AnandTech, 2024; TSMC] |
| 核心技术 | Super Power Rail (SPR) 背面供电 |
| 目标应用 | 数据中心级AI处理器 |
| 首个客户 | NVIDIA (可能是目前唯一的A16客户) [B: TrendForce, 2025-10] |

### 5.2 Super Power Rail (SPR) 技术细节

- **原理**: 将电源传输网络(PDN)移至芯片背面，前面专注信号布线 [B: AnandTech, 2024]
- **效果**: 显著提升逻辑密度、降低IR压降、改善供电效率 [B: TSMC/TrendForce]
- **适用场景**: 当前实现最适合数据中心级AI芯片，不适合移动端SoC [B: AnandTech, 2024]
- **竞争意义**: 直接对标Intel的PowerVia背面供电技术 (已在18A中使用) [B: Tom's Hardware, 2024]

### 5.3 客户采用状况

- **NVIDIA**: 目前报道中唯一确认的A16客户，用于2028年"Feynman"架构GPU [B: TrendForce, 2025-09; WCCFTech, 2025]
- **Apple**: 据报道尚未与TSMC就A16采用展开谈判 [B: TrendForce, 2025-10; Tweaktown, 2025]

---

## 6. 竞争对手对比

### 6.1 工艺节点对比表

| 指标 | TSMC N2 | Intel 18A | 三星 SF2/SF2P | SMIC |
|------|---------|-----------|-------------|------|
| 晶体管架构 | Nanosheet GAA | RibbonFET (GAA) | GAA | FinFET |
| 最先进量产节点 | 2nm (2025Q4量产) | 18A (2026年HVM) | 2nm SF2 (2025年量产) | 7nm (DUV多重曝光) |
| 背面供电 | A16有 (SPR) | 有 (PowerVia) | 无 (SF2/SF2P) | 无 |
| 良率 (当前最先进) | N2: ~65% | 18A: ~60% | SF2: 50-60%; SF2P: ~70% | ~33% (7nm) |
| EUV使用 | 是 | 是 | 是 | 无 (受出口管制限制) |

### 6.2 Intel 18A 详细状况

- **良率进展**: 2025年11月报告良率以每月~7%速率改善。KeyBanc估计2026年达65-75%。2026年初确认良率已突破60%阈值 [B: Intel, 2025-11; Nasdaq, 2026; Tom's Hardware, 2026]
- **代工客户**:
  - **Microsoft**: 已签约，使用18A/18A-P生产Maia 2 AI处理器 [B: Tom's Hardware, 2025]
  - **Qualcomm/Tesla/NVIDIA**: 已签约封装服务客户 [B: Tweaktown, 2025]
  - **Apple**: 据报道已对18A进行评估认证 [B: 业界报道, 2025]
- **时间线**: 18A现处于风险量产阶段；18A-P (性能优化版) 2026年推出；18A-PT 2028年推出 [B: Intel, 2025-2026]
- **关键动态**: Intel Foundry计划2026年实现扭亏为盈 [B: TradingKey, 2026]

### 6.3 三星 2nm GAA 详细状况

| 时间 | 三星2nm良率 | 备注 |
|------|------------|------|
| 2025年初 | 20-30% | 评估阶段 |
| 2025年9月 | ~50% | Exynos 2600量产启动 |
| 2025年11月 | 55-60% (SF2) | [B: TrendForce, 2025-11] |
| 2026年2月 | ~70% (SF2P) | 第二代工艺突破 [B: WCCFTech, 2026-02] |

- SF2于2025年H2进入量产，但主要服务三星自有芯片 [B: AnySilicon, 2025]
- SF2P (增强版) 良率达70%，正向外部客户推广 [B: WCCFTech, 2026-02]
- 三星已宣布**延迟1.4nm节点**，集中资源优化2nm [B: Design-Reuse, 2025]
- 三星代工业务预计2027年实现盈利 (德州Taylor工厂2026年开始运营) [B: 业界预估]
- 三星2026年目标: 2nm GAA订单增长130% [B: WCCFTech, 2025]

### 6.4 SMIC 状况

- **最先进量产节点**: 7nm (使用DUV 193nm光刻+多重曝光) [B: TechInsights, 2023-2025]
- **5nm进展**: 2025年12月拆解分析确认SMIC已开发出5nm工艺 [B: WCCFTech, 2025]
- **核心限制**: 无法获得ASML EUV光刻机。EUV做7nm需9步，DUV需34步 [B: 业界数据]
- **成本劣势**: SMIC 5nm制造成本估计比TSMC 5nm高约50% [B: WCCFTech, 2025]
- **良率劣势**: SMIC良率约为TSMC同等工艺的1/3 (~33%) [B: WCCFTech, 2025]
- **产能局限**: 7nm产能有限，预计至少到2026年仍以7nm为主 [B: WCCFTech, 2025]

---

## 7. 历史良率爬坡参考 (N5/N3)

| 节点 | 时间点 | 良率 | 备注 |
|------|--------|------|------|
| N5 | 量产前测试 (2019.12) | ~80% (测试芯片) | [B: 业界报道, 2019] |
| N5 | 量产初期 | ~50% → 80% | 量产后约1个月内从50%升至80% [B: WikiChip, 2020] |
| N3 | 量产初期 (2022.12) | 与N5初期相当 | TSMC刘德音确认 [B: TSMC, 2022] |
| N3 | 2023年中 | 55%-80% | 分析师估计区间较大 [B: Tom's Hardware, 2023; PhoneArena, 2023] |
| **N2** | **量产初期 (2025Q4)** | **~65%** | **符合历史规律** |

**推论**: 基于N5/N3历史数据，N2良率预计在量产后6-12个月内从65%爬升至75-80%区间，即2026年H2达到成熟良率。

---

## 8. TSMC 2nm技术路线图总览

```
2025 Q4      2026 H1      2026 H2      2027         2028
  │            │            │            │            │
  ├─ N2量产 ──►├─ N2爬坡 ──►├─ N2P量产 ──►├─ 成熟期 ──►│
  │  50K wpm   │ ~100K wpm  │  N2P+A16   │            │
  │            │            │  量产启动   │            │
  │            │            │            │            ├─ NVIDIA Feynman
  │            │            │            │            │  (A16工艺)
  │            │            │            │            │
  ├─ Apple A20 ├─ AMD Zen6  ├─ QC Gen6   │            │
  │  首批试产   │  EPYC Venice│ (N2P)     │            │
  │            │            │            │            │
  └────────────┴────────────┴────────────┴────────────┘
   Fab 20 + Fab 22 合计: 50K → 100K → 120-130K wpm
```

---

## 数据缺口清单

以下数据未能从公开渠道获取:

1. **N2精确wafer定价**: TSMC未公开N2的每片晶圆价格 (业界预估$25,000-$30,000/wafer，但未获得可靠来源确认) [该指标未获取到权威公开数据]
2. **各客户精确产能分配比例**: 除Apple >50%外，AMD/Qualcomm/MediaTek各自的精确百分比未公开 [该指标未获取到公开数据]
3. **N2 vs N3E精确晶体管密度数字** (MTr/mm²): 仅获取到"1.15x"的相对值 [该指标未获取到精确绝对值]
4. **Intel 18A精确defect density**: Intel未公开具体的缺陷密度数据 [该指标未获取到公开数据]
5. **TSMC N2在美国Arizona工厂的部署计划**: 未搜索到N2在Arizona Fab的明确时间表 [该指标未获取到公开数据]

---

*免责声明: 本文件仅为数据收集材料，不构成投资建议。所有数据来源于公开报道，可能存在时效性和准确性限制。数据收集日期为2026年2月7日。*
