TimeQuest Timing Analyzer report for UART
Mon Oct 17 17:00:49 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 288.1 MHz ; 288.1 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.471 ; -129.038      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -79.380            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                     ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.471 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.507      ;
; -2.471 ; TX:C1|PRSCL[13] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.507      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.460 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.495      ;
; -2.452 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.489      ;
; -2.429 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; TX:C1|PRSCL[14] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.465      ;
; -2.410 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.447      ;
; -2.402 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.402 ; TX:C1|PRSCL[10] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.438      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.395 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.430      ;
; -2.383 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.420      ;
; -2.341 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.376      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.324 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.360      ;
; -2.308 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.343      ;
; -2.308 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.343      ;
; -2.308 ; TX:C1|PRSCL[4]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.343      ;
; -2.299 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.334      ;
; -2.289 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.325      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.286 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.321      ;
; -2.272 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.307      ;
; -2.271 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.306      ;
; -2.271 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.306      ;
; -2.271 ; TX:C1|PRSCL[6]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.306      ;
; -2.267 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.303      ;
; -2.267 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.303      ;
; -2.267 ; TX:C1|PRSCL[11] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.303      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.259 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.295      ;
; -2.252 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.288      ;
; -2.248 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.285      ;
; -2.244 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.280      ;
; -2.244 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.280      ;
; -2.244 ; TX:C1|PRSCL[8]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.280      ;
; -2.225 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.262      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.219 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.254      ;
; -2.182 ; TX:C1|PRSCL[9]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.218      ;
; -2.182 ; TX:C1|PRSCL[9]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.218      ;
; -2.182 ; TX:C1|PRSCL[9]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.218      ;
; -2.178 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.212      ;
; -2.172 ; TX:C1|PRSCL[15] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.208      ;
; -2.172 ; TX:C1|PRSCL[15] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.208      ;
; -2.172 ; TX:C1|PRSCL[15] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.208      ;
; -2.169 ; TX:C1|PRSCL[7]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.205      ;
; -2.169 ; TX:C1|PRSCL[7]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.205      ;
; -2.169 ; TX:C1|PRSCL[7]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.205      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
; -2.164 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.199      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                         ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TX:C1|INDEX[1]    ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TX:C1|INDEX[2]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TX:C1|INDEX[4]    ; TX:C1|INDEX[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; TX:C1|INDEX[3]    ; TX:C1|INDEX[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; TX_DATA[9]        ; LEDR[9]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; TX_DATA[11]       ; LEDR[11]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; TX_DATA[13]       ; LEDR[13]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; TX_DATA[16]       ; LEDR[16]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; TX_DATA[0]        ; LEDR[0]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; TX_DATA[6]        ; LEDR[6]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; TX_DATA[2]        ; LEDR[2]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; TX_DATA[4]        ; LEDR[4]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; TX_DATA[14]       ; LEDR[14]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; TX_DATA[17]       ; LEDR[17]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.531 ; TX:C1|PRSCL[15]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; TX_DATA[1]        ; LEDR[1]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.584 ; TX:C1|INDEX[4]    ; TX:C1|INDEX[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.850      ;
; 0.664 ; TX_DATA[5]        ; LEDR[5]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; TX_DATA[3]        ; LEDR[3]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; TX_DATA[10]       ; LEDR[10]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; TX_DATA[12]       ; LEDR[12]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; TX_DATA[15]       ; LEDR[15]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; TX_DATA[8]        ; LEDR[8]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.795 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; TX:C1|PRSCL[14]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.811 ; TX_DATA[2]        ; TX:C1|DATAFLL[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.078      ;
; 0.837 ; TX:C1|INDEX[1]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.846 ; TX_START          ; TX:C1|BUSY        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.853 ; TX_DATA[6]        ; TX:C1|DATAFLL[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.120      ;
; 0.855 ; TX_DATA[5]        ; TX:C1|DATAFLL[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.122      ;
; 0.863 ; TX_DATA[0]        ; TX:C1|DATAFLL[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.130      ;
; 0.934 ; TX:C1|BUSY        ; TX_START          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.200      ;
; 0.940 ; TX:C1|BUSY        ; TX:C1|BUSY        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.206      ;
; 0.989 ; TX:C1|INDEX[0]    ; TX:C1|TX_LINE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.254      ;
; 1.017 ; TX:C1|INDEX[3]    ; TX:C1|INDEX[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.283      ;
; 1.090 ; TX_DATA[3]        ; TX:C1|DATAFLL[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.357      ;
; 1.095 ; TX_DATA[4]        ; TX:C1|DATAFLL[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.362      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; TX:C1|BUSY        ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.388      ;
; 1.149 ; TX_DATA[12]       ; TX:C1|DATAFLL[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.427      ;
; 1.158 ; TX_DATA[10]       ; TX:C1|DATAFLL[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.436      ;
; 1.158 ; TX_DATA[11]       ; TX:C1|DATAFLL[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.435      ;
; 1.184 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; TX:C1|PRSCL[14]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.190 ; TX_DATA[9]        ; TX:C1|DATAFLL[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.467      ;
; 1.210 ; TX:C1|DATAFLL[15] ; TX:C1|TX_LINE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.476      ;
; 1.224 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.247 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.511      ;
; 1.248 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.512      ;
; 1.255 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.270 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.271 ; TX:C1|BUSY        ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.535      ;
; 1.285 ; TX_DATA[17]       ; TX:C1|DATAFLL[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.014      ; 1.565      ;
; 1.285 ; TX_DATA[16]       ; TX:C1|DATAFLL[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 1.564      ;
; 1.292 ; TX_DATA[15]       ; TX:C1|DATAFLL[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 1.570      ;
; 1.295 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; TX_DATA[1]        ; TX:C1|DATAFLL[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.561      ;
; 1.297 ; TX_DATA[14]       ; TX:C1|DATAFLL[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 1.576      ;
; 1.301 ; TX_DATA[13]       ; TX:C1|DATAFLL[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.578      ;
; 1.310 ; TX_DATA[7]        ; TX:C1|DATAFLL[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 1.587      ;
; 1.326 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.341 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.347 ; TX:C1|BUSY        ; TX_DATA[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.613      ;
; 1.347 ; TX:C1|BUSY        ; LEDR[1]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.613      ;
; 1.347 ; TX:C1|BUSY        ; LEDR[7]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.613      ;
; 1.366 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.375 ; TX_DATA[7]        ; LEDR[7]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.013      ; 1.654      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; TX:C1|BUSY        ; TX:C1|PRSCL[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.658      ;
; 1.397 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|BUSY        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|BUSY        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[1]    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.506  ; 0.506  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.324  ; 0.324  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.412  ; 0.412  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.227 ; -0.227 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.291 ; -0.291 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.067  ; 0.067  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.270 ; -0.270 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.300  ; 0.300  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.387  ; 0.387  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.548  ; 0.548  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.678  ; 0.678  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.614  ; 0.614  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.605  ; 0.605  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.017  ; 4.017  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 3.973  ; 3.973  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 4.010  ; 4.010  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.863 ; -4.863 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.863 ; -4.863 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.521  ; 0.521  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.276 ; -0.276 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.094 ; -0.094 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.182 ; -0.182 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.457  ; 0.457  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.521  ; 0.521  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.163  ; 0.163  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.500  ; 0.500  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.070 ; -0.070 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.157 ; -0.157 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.318 ; -0.318 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.448 ; -0.448 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.384 ; -0.384 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.375 ; -0.375 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -3.787 ; -3.787 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -3.946 ; -3.946 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.743 ; -3.743 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.963 ; -3.963 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -3.780 ; -3.780 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 8.140 ; 8.140 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.140 ; 8.140 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.404 ; 7.404 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 8.101 ; 8.101 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 8.111 ; 8.111 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.108 ; 8.108 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.097 ; 8.097 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.593 ; 7.593 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 6.932 ; 6.932 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 6.926 ; 6.926 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 6.707 ; 6.707 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 6.713 ; 6.713 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 6.957 ; 6.957 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 6.973 ; 6.973 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 6.969 ; 6.969 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 6.989 ; 6.989 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 8.551 ; 8.551 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.140 ; 8.140 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.404 ; 7.404 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 8.101 ; 8.101 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 8.111 ; 8.111 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.108 ; 8.108 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.097 ; 8.097 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.593 ; 7.593 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 6.932 ; 6.932 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 6.926 ; 6.926 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 6.707 ; 6.707 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 6.713 ; 6.713 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 6.957 ; 6.957 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 6.973 ; 6.973 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 6.969 ; 6.969 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 6.989 ; 6.989 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 8.551 ; 8.551 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.652 ; -22.549       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -79.380            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                     ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.652 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.683      ;
; -0.652 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.683      ;
; -0.652 ; TX:C1|PRSCL[13] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.683      ;
; -0.641 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.673      ;
; -0.639 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.670      ;
; -0.639 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.670      ;
; -0.639 ; TX:C1|PRSCL[14] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.670      ;
; -0.628 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; TX:C1|PRSCL[10] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.660      ;
; -0.617 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.649      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.576 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.608      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.572 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.604      ;
; -0.571 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.602      ;
; -0.571 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.602      ;
; -0.571 ; TX:C1|PRSCL[11] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.602      ;
; -0.569 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.600      ;
; -0.569 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.600      ;
; -0.569 ; TX:C1|PRSCL[4]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.600      ;
; -0.562 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.593      ;
; -0.562 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.593      ;
; -0.562 ; TX:C1|PRSCL[6]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.593      ;
; -0.560 ; TX:C1|PRSCL[11] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.592      ;
; -0.558 ; TX:C1|PRSCL[4]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.590      ;
; -0.551 ; TX:C1|PRSCL[6]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.583      ;
; -0.534 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.565      ;
; -0.534 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.565      ;
; -0.534 ; TX:C1|PRSCL[8]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.565      ;
; -0.523 ; TX:C1|PRSCL[8]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.555      ;
; -0.519 ; TX:C1|PRSCL[7]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.550      ;
; -0.519 ; TX:C1|PRSCL[7]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.550      ;
; -0.519 ; TX:C1|PRSCL[7]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.550      ;
; -0.517 ; TX:C1|PRSCL[13] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.547      ;
; -0.515 ; TX:C1|PRSCL[9]  ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.546      ;
; -0.515 ; TX:C1|PRSCL[9]  ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.546      ;
; -0.515 ; TX:C1|PRSCL[9]  ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.546      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[0]  ; TX:C1|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; TX:C1|PRSCL[15] ; TX:C1|INDEX[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; TX:C1|PRSCL[15] ; TX:C1|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.542      ;
; -0.511 ; TX:C1|PRSCL[15] ; TX:C1|TX_LINE   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.542      ;
; -0.508 ; TX:C1|PRSCL[7]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.540      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; TX:C1|PRSCL[3]  ; TX:C1|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.504 ; TX:C1|PRSCL[9]  ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.536      ;
; -0.504 ; TX:C1|PRSCL[14] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.534      ;
; -0.500 ; TX:C1|PRSCL[15] ; TX:C1|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.532      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.498 ; TX:C1|PRSCL[1]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.530      ;
; -0.493 ; TX:C1|PRSCL[10] ; TX:C1|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.523      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; TX:C1|PRSCL[5]  ; TX:C1|PRSCL[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
; -0.456 ; TX:C1|PRSCL[2]  ; TX:C1|PRSCL[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.488      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                         ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:C1|INDEX[1]    ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:C1|INDEX[2]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:C1|INDEX[4]    ; TX:C1|INDEX[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TX:C1|INDEX[3]    ; TX:C1|INDEX[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; TX_DATA[9]        ; LEDR[9]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; TX_DATA[11]       ; LEDR[11]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; TX_DATA[16]       ; LEDR[16]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; TX_DATA[0]        ; LEDR[0]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; TX_DATA[13]       ; LEDR[13]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; TX_DATA[2]        ; LEDR[2]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; TX_DATA[6]        ; LEDR[6]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; TX_DATA[4]        ; LEDR[4]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; TX_DATA[14]       ; LEDR[14]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; TX:C1|PRSCL[15]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; TX_DATA[17]       ; LEDR[17]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; TX_DATA[1]        ; LEDR[1]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.273 ; TX:C1|INDEX[4]    ; TX:C1|INDEX[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.425      ;
; 0.325 ; TX_DATA[5]        ; LEDR[5]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; TX_DATA[3]        ; LEDR[3]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; TX_DATA[10]       ; LEDR[10]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; TX_DATA[8]        ; LEDR[8]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; TX_DATA[12]       ; LEDR[12]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; TX_DATA[15]       ; LEDR[15]~reg0     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.356 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; TX:C1|PRSCL[14]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.381 ; TX:C1|INDEX[1]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.399 ; TX_DATA[2]        ; TX:C1|DATAFLL[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.552      ;
; 0.410 ; TX_START          ; TX:C1|BUSY        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.410 ; TX_DATA[6]        ; TX:C1|DATAFLL[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.563      ;
; 0.411 ; TX_DATA[5]        ; TX:C1|DATAFLL[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.564      ;
; 0.412 ; TX:C1|BUSY        ; TX_START          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.564      ;
; 0.414 ; TX_DATA[0]        ; TX:C1|DATAFLL[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.567      ;
; 0.463 ; TX:C1|INDEX[0]    ; TX:C1|TX_LINE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.614      ;
; 0.466 ; TX:C1|INDEX[3]    ; TX:C1|INDEX[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.618      ;
; 0.479 ; TX:C1|BUSY        ; TX:C1|BUSY        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.631      ;
; 0.496 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; TX:C1|PRSCL[14]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; TX_DATA[12]       ; TX:C1|DATAFLL[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 0.676      ;
; 0.515 ; TX_DATA[3]        ; TX:C1|DATAFLL[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.668      ;
; 0.518 ; TX_DATA[10]       ; TX:C1|DATAFLL[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 0.680      ;
; 0.518 ; TX_DATA[11]       ; TX:C1|DATAFLL[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 0.679      ;
; 0.519 ; TX_DATA[4]        ; TX:C1|DATAFLL[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.672      ;
; 0.531 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.534 ; TX:C1|PRSCL[13]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; TX_DATA[9]        ; TX:C1|DATAFLL[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 0.698      ;
; 0.546 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.562 ; TX:C1|DATAFLL[15] ; TX:C1|TX_LINE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.714      ;
; 0.566 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.718      ;
; 0.570 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.720      ;
; 0.581 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; TX:C1|PRSCL[12]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.593 ; TX:C1|BUSY        ; TX:C1|INDEX[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 0.742      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; TX:C1|BUSY        ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.745      ;
; 0.596 ; TX_DATA[16]       ; TX:C1|DATAFLL[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.759      ;
; 0.598 ; TX_DATA[17]       ; TX:C1|DATAFLL[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 0.762      ;
; 0.601 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; TX:C1|PRSCL[11]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; TX_DATA[15]       ; TX:C1|DATAFLL[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 0.764      ;
; 0.606 ; TX_DATA[1]        ; TX:C1|DATAFLL[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.756      ;
; 0.607 ; TX_DATA[14]       ; TX:C1|DATAFLL[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.011      ; 0.770      ;
; 0.607 ; TX_DATA[13]       ; TX:C1|DATAFLL[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 0.768      ;
; 0.614 ; TX_DATA[7]        ; LEDR[7]~reg0      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.012      ; 0.778      ;
; 0.614 ; TX_DATA[7]        ; TX:C1|DATAFLL[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.009      ; 0.775      ;
; 0.616 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; TX:C1|PRSCL[7]    ; TX:C1|PRSCL[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.629 ; TX:C1|INDEX[2]    ; TX:C1|TX_LINE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.782      ;
; 0.633 ; TX:C1|INDEX[0]    ; TX:C1|INDEX[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.784      ;
; 0.636 ; TX:C1|PRSCL[9]    ; TX:C1|PRSCL[14]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.645 ; TX:C1|PRSCL[4]    ; TX:C1|PRSCL[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.651 ; TX:C1|PRSCL[8]    ; TX:C1|PRSCL[13]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; TX:C1|PRSCL[10]   ; TX:C1|PRSCL[15]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[0]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[10]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[11]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[12]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[13]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[14]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[15]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[16]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[17]~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[1]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[2]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[3]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[4]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[5]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[6]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[7]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[8]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LEDR[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LEDR[9]~reg0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|BUSY        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|BUSY        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|DATAFLL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|INDEX[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|INDEX[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; TX:C1|PRSCL[1]    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.370  ; 3.370  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.370  ; 3.370  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.316  ; 2.316  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.005 ; -0.005 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.103 ; -0.103 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.052 ; -0.052 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.406 ; -0.406 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.452 ; -0.452 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.256 ; -0.256 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.439 ; -0.439 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.035 ; -0.035 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.037  ; 0.037  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.073  ; 0.073  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.111  ; 0.111  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.105  ; 0.105  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.075  ; 0.075  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 2.198  ; 2.198  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 2.303  ; 2.303  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.192  ; 2.192  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 2.316  ; 2.316  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 2.205  ; 2.205  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.572  ; 0.572  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.125  ; 0.125  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.223  ; 0.223  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.172  ; 0.172  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.526  ; 0.526  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.572  ; 0.572  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.376  ; 0.376  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.559  ; 0.559  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.155  ; 0.155  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.083  ; 0.083  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.047  ; 0.047  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.009  ; 0.009  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.015  ; 0.015  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.045  ; 0.045  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.078 ; -2.078 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.183 ; -2.183 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.072 ; -2.072 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.196 ; -2.196 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.085 ; -2.085 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.441 ; 4.441 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.446 ; 4.446 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.440 ; 4.440 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.240 ; 4.240 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 3.905 ; 3.905 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 3.803 ; 3.803 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 3.808 ; 3.808 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 3.809 ; 3.809 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 3.927 ; 3.927 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 3.941 ; 3.941 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 3.938 ; 3.938 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 3.946 ; 3.946 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.441 ; 4.441 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.446 ; 4.446 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.440 ; 4.440 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.240 ; 4.240 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 3.905 ; 3.905 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 3.803 ; 3.803 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 3.808 ; 3.808 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 3.809 ; 3.809 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 3.927 ; 3.927 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 3.941 ; 3.941 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 3.938 ; 3.938 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 3.946 ; 3.946 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.471   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.471   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -129.038 ; 0.0   ; 0.0      ; 0.0     ; -79.38              ;
;  CLOCK_50        ; -129.038 ; 0.000 ; N/A      ; N/A     ; -79.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.506  ; 0.506  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.324  ; 0.324  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.412  ; 0.412  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.227 ; -0.227 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.291 ; -0.291 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.067  ; 0.067  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.270 ; -0.270 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.300  ; 0.300  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.387  ; 0.387  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.548  ; 0.548  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.678  ; 0.678  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.614  ; 0.614  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.605  ; 0.605  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.017  ; 4.017  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 3.973  ; 3.973  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.193  ; 4.193  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 4.010  ; 4.010  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.575 ; -2.575 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.572  ; 0.572  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.125  ; 0.125  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.223  ; 0.223  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.172  ; 0.172  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.526  ; 0.526  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.572  ; 0.572  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.376  ; 0.376  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.559  ; 0.559  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.155  ; 0.155  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.083  ; 0.083  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.047  ; 0.047  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.009  ; 0.009  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.015  ; 0.015  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.045  ; 0.045  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.078 ; -2.078 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.183 ; -2.183 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.072 ; -2.072 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.196 ; -2.196 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -2.085 ; -2.085 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 8.140 ; 8.140 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.140 ; 8.140 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.404 ; 7.404 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 8.101 ; 8.101 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 8.111 ; 8.111 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 7.790 ; 7.790 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.108 ; 8.108 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.097 ; 8.097 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.593 ; 7.593 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 6.932 ; 6.932 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 6.926 ; 6.926 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 6.707 ; 6.707 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 6.713 ; 6.713 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 6.957 ; 6.957 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 6.973 ; 6.973 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 6.969 ; 6.969 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 6.989 ; 6.989 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 8.551 ; 8.551 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDR[*]   ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.478 ; 4.478 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.176 ; 4.176 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.441 ; 4.441 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.446 ; 4.446 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.440 ; 4.440 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.240 ; 4.240 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 3.905 ; 3.905 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 3.803 ; 3.803 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 3.808 ; 3.808 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 3.809 ; 3.809 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 3.927 ; 3.927 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 3.941 ; 3.941 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 3.938 ; 3.938 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 3.946 ; 3.946 ; Rise       ; CLOCK_50        ;
; UART_TXD  ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 722      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 722      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 17 17:00:48 2016
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.471
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.471      -129.038 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -79.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.652
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.652       -22.549 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -79.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Mon Oct 17 17:00:49 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


