Address;RegName;Clk;Rst;Port;Public;Signal;BitPos;Default;SW(R/W);HW(W);MCU(W);MISC;Description;INPUT;OUTPUT;INTERRUPT;apbmpu;Psel0;Addr0;Psel1;Addr1;FIX
0x000;ROM_CTRL_0;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;rom_fo;[1:0];~2'b0;R/W;;;;;;;;;;;;;
0x004;ROM_CTRL_1;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;rom_pd;[1:0];2'b0;R/W;;;;;;;;;;;;;
0x008;SRAM_CTRL_0;clk;reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;sram_fo;[21:0];~22'b0;R/W;;;;;;;;;;;;;
0x00C;SRAM_CTRL_1;clk;reset_n;;;;[31:22];10'b0;RO;;;;;;;;;;;;;
;;;;;;sram_pd;[21:0];22'b0;R/W;;;;;;;;;;;;;
0x010;CPU_PERI_CLK_EN;clk;reset_n;;;;[31:8];24'b0;RO;;;;;;;;;;;;;
;;;;;;clk_en_dedicated_gpio;[7];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_assist_debug;[6];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_digital_signature;[5];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_hmac;[4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_secure_boot;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_rsa;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_sha;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;clk_en_aes;[0];1'b0;R/W;;;;;;;;;;;;;
0x014;CPU_PERI_RST_EN;clk;reset_n;;;;[31:8];~24'b0;RO;;;;;;;;;;;;;
;;;;;;rst_en_dedicated_gpio;[7];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_assist_debug;[6];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_digital_signature;[5];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_hmac;[4];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_secure_boot;[3];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_rsa;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_sha;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;rst_en_aes;[0];1'b1;R/W;;;;;;;;;;;;;
0x018;CPU_PER_CONF_REG;clk;reset_n;;;;[31:4];28'h0;RO;;;;;;;;;;;;;
;;;;;;reg_cpu_wait_mode_force_on;[3];1'b1;R/W;;;;;;;;;;;;;
;;;;;;reg_pll_freq_sel;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;reg_cpuperiod_sel;[1:0];2'b0;R/W;;;;;;;;;;;;;
0x01C;JTAG_CTRL_0;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_0;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x020;JTAG_CTRL_1;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_1;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x024;JTAG_CTRL_2;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_2;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x028;JTAG_CTRL_3;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_3;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x02C;JTAG_CTRL_4;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_4;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x030;JTAG_CTRL_5;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_5;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x034;JTAG_CTRL_6;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_6;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x038;JTAG_CTRL_7;clk;reset_n;;;cancel_efuse_disable_jtag_temporary_7;[31:0];32'b0;WOR;;;;;;;;;;;;;
0x03C;MEM_PD_MASK_REG;clk;reset_n;;;;[31:1];31'h0;RO;;;;;;;;;;;;;
;;;;;;lslp_mem_pd_mask;[0];1'b1;R/W;;;;;;;;;;;;;
0x040;PERIP_CLK_EN0;clk;reset_n;;;spi4_clk_en;[31];1'h1;R/W;;;;;;;;;;;;;
;;;;;;adc2_arb_clk_en;[30];1'b1;R/W;;;;;;;;;;;;;
;;;;;;systimer_clk_en;[29];1'b1;R/W;;;;;;;;;;;;;
;;;;;;apb_saradc_clk_en;[28];1'b1;R/W;;;;;;;;;;;;;
;;;;;;spi3_dma_clk_en;[27];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pwm3_clk_en;[26];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm2_clk_en;[25];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uart_mem_clk_en;[24];1'b1;R/W;;;;;;;;;;;;;
;;;;;;usb_clk_en;[23];1'b1;R/W;;;;;;;;;;;;;
;;;;;;spi2_dma_clk_en;[22];1'b1;R/W;;;;;;;;;;;;;
;;;;;;i2s1_clk_en;[21];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm1_clk_en;[20];1'b0;R/W;;;;;;;;;;;;;
;;;;;;can_clk_en;[19];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2c_ext1_clk_en;[18];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm0_clk_en;[17];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi3_clk_en;[16];1'b1;R/W;;;;;;;;;;;;;
;;;;;;timergroup1_clk_en;[15];1'b1;R/W;;;;;;;;;;;;;
;;;;;;efuse_clk_en;[14];1'b1;R/W;;;;;;;;;;;;;
;;;;;;timergroup_clk_en;[13];1'b1;R/W;;;;;;;;;;;;;
;;;;;;uhci1_clk_en;[12];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ledc_clk_en;[11];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pcnt_clk_en;[10];1'b0;R/W;;;;;;;;;;;;;
;;;;;;rmt_clk_en;[9];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uhci0_clk_en;[8];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2c_ext0_clk_en;[7];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi2_clk_en;[6];1'b1;R/W;;;;;;;;;;;;;
;;;;;;uart1_clk_en;[5];1'b1;R/W;;;;;;;;;;;;;
;;;;;;i2s0_clk_en;[4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;wdg_clk_en;[3];1'b1;R/W;;;;;;;;;;;;;
;;;;;;uart_clk_en;[2];1'b1;R/W;;;;;;;;;;;;;
;;;;;;spi01_clk_en;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;timers_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0x044;PERIP_CLK_EN1;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;spi_shared_dma_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0x048;PERIP_RST_EN0;clk;reset_n;;;spi4_rst;[31];1'h0;R/W;;;;;;;;;;;;;
;;;;;;adc2_arb_rst;[30];1'b0;R/W;;;;;;;;;;;;;
;;;;;;systimer_rst;[29];1'b0;R/W;;;;;;;;;;;;;
;;;;;;apb_saradc_rst;[28];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi3_dma_rst;[27];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm3_rst;[26];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm2_rst;[25];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uart_mem_rst;[24];1'b0;R/W;;;;;;;;;;;;;
;;;;;;usb_rst;[23];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi2_dma_rst;[22];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2s1_rst;[21];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm1_rst;[20];1'b0;R/W;;;;;;;;;;;;;
;;;;;;can_rst;[19];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2c_ext1_rst;[18];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pwm0_rst;[17];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi3_rst;[16];1'b0;R/W;;;;;;;;;;;;;
;;;;;;timergroup1_rst;[15];1'b0;R/W;;;;;;;;;;;;;
;;;;;;efuse_rst;[14];1'b0;R/W;;;;;;;;;;;;;
;;;;;;timergroup_rst;[13];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uhci1_rst;[12];1'b0;R/W;;;;;;;;;;;;;
;;;;;;ledc_rst;[11];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pcnt_rst;[10];1'b0;R/W;;;;;;;;;;;;;
;;;;;;rmt_rst;[9];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uhci0_rst;[8];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2c_ext0_rst;[7];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi2_rst;[6];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uart1_rst;[5];1'b0;R/W;;;;;;;;;;;;;
;;;;;;i2s0_rst;[4];1'b0;R/W;;;;;;;;;;;;;
;;;;;;wdg_rst;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;uart_rst;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;spi01_rst;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;timers_rst;[0];1'b0;R/W;;;;;;;;;;;;;
0x04C;PERIP_RST_EN1;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;spi_shared_dma_rst;[0];1'b0;R/W;;;;;;;;;;;;;
0x050;BT_LPCK_DIV_INT;clk;reset_n;;;;[31:12];20'h0;RO;;;;;;;;;;;;;
;;;;;;reg_bt_lpck_div_num;[11:0];12'd255;R/W;;;;;;;;;;;;;
0x054;BT_LPCK_DIV_FRAC;clk;reset_n;;;;[31:29];4'h0;RO;;;;;;;;;;;;;
;;;;;;reg_lpclk_rtc_en;[28];1'b0;R/W;;;;;;;;;;;;;
;;;;;;reg_lpclk_sel_xtal32k;[27];1'b0;R/W;;;;;;;;;;;;;
;;;;;;reg_lpclk_sel_xtal;[26];1'b0;R/W;;;;;;;;;;;;;
;;;;;;reg_lpclk_sel_8m;[25];1'b1;R/W;;;;;;;;;;;;;
;;;;;;reg_lpclk_sel_rtc_slow;[24];1'b0;R/W;;;;;;;;;;;;;
;;;;;;reg_bt_lpck_div_a;[23:12];12'd1;R/W;;;;;;;;;;;;;
;;;;;;reg_bt_lpck_div_b;[11:0];12'd1;R/W;;;;;;;;;;;;;
0x058;CPU_INTR_FROM_CPU_0_REG;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;cpu_intr_from_cpu_0;[0];1'b0;R/W;;;;;;;;;;;;;
0x05C;CPU_INTR_FROM_CPU_1_REG;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;cpu_intr_from_cpu_1;[0];1'b0;R/W;;;;;;;;;;;;;
0x060;CPU_INTR_FROM_CPU_2_REG;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;cpu_intr_from_cpu_2;[0];1'b0;R/W;;;;;;;;;;;;;
0x064;CPU_INTR_FROM_CPU_3_REG;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;cpu_intr_from_cpu_3;[0];1'b0;R/W;;;;;;;;;;;;;
0x068;RSA_PD_CTRL_REG;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;rsa_mem_pd;[0];1'b1;R/W;;;;;;;;;;;;;
0x06C;SPI_SHARED_DMA_SEL;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;spi_shared_dma_sel;[0];1'b0;R/W;;;;;;;;;;;;;
0x070;BUSTOEXTMEM_ENA;clk;reset_n;;;;[31:1];31'b0;RO;;;;;;;;;;;;;
;;;;;;bustoextmem_ena;[0];1'b1;R/W;;;;;;;;;;;;;
0x074;Cache_Control;clk;reset_n;;;;[31:3];29'b0;RO;;;;;;;;;;;;;
;;;;;;pro_cache_reset;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;pro_dcache_clk_on;[1];1'b1;R/W;;;;;;;;;;;;;
;;;;;;pro_icache_clk_on;[0];1'b1;R/W;;;;;;;;;;;;;
0x078;External_Device_Encrypt_Decrypt_Control;clk;reset_n;;;;[31:4];28'b0;RO;;;;;;;;;;;;;
;;;;;;enable_download_manual_encrypt;[3];1'b0;R/W;;;;;;;;;;;;;
;;;;;;enable_download_G0CB_decrypt;[2];1'b0;R/W;;;;;;;;;;;;;
;;;;;;enable_download_DB_encrypt;[1];1'b0;R/W;;;;;;;;;;;;;
;;;;;;enable_spi_manual_encrypt;[0];1'b0;R/W;;;;;;;;;;;;;
0x07C;RTC_FASTMEM_CONFIG;clk;reset_n;;;rtc_mem_crc_finish;[31];1'b0;RO;;;;;;;;;;;;;
;;;;;;reg_rtc_mem_crc_len;[30:20];11'h7ff;R/W;;;;;;;;;;;;;
;;;;;;reg_rtc_mem_crc_addr;[19:9];11'h0;R/W;;;;;;;;;;;;;
;;;;;;reg_rtc_mem_crc_start;[8];1'b0;R/W;;;;;;;;;;;;;
;;;;;;;[7:0];8'b0;RO;;;;;;;;;;;;;
0x080;RTC_FASTMEM_CRC;clk;reset_n;;;rtc_mem_crc_res;[31:0];32'b0;RO;;;;;;;;;;;;;
0x084;Redundant_ECO_Ctrl;clk;reset_n;;;;[31:2];30'b0;RO;;;;;;;;;;;;;
;;;;;;Redundant_ECO_result;[1];1'b0;RO;;;;;;;;;;;;;
;;;;;;Redundant_ECO_drive;[0];1'b0;R/W;;;;;;;;;;;;;
0x088;CLOCK_GATE_REG;clk;reset_n;;;;[31:1];31'h0;RO;;;;;;;;;;;;;
;;;;Not;;reg_clk_en;[0];1'b1;R/W;;;;;;;;;;;;;
0xFFC;SYSTEM_REG_DATE;clk;reset_n;;;;[31:28];4'h0;RO;;;;;;;;;;;;;
;;;;;;system_reg_date;[27:0];28'h1810300;R/W;;;;;;;;;;;;;
