# Projeto 3 â€” LaboratÃ³rio de Arquitetura de Computadores

## ğŸ“˜ DescriÃ§Ã£o do Projeto
Este projeto tem como objetivo **projetar e implementar uma CPU de 16 bits** em **VHDL**, capaz de executar um conjunto reduzido de instruÃ§Ãµes (RISC-like).  
O trabalho foi desenvolvido como parte da disciplina **LaboratÃ³rio de Arquitetura de Computadores**, com foco em compreender os princÃ­pios de construÃ§Ã£o de processadores, controle de fluxo e tratamento de hazards.

A CPU deverÃ¡ ser capaz de executar as seguintes instruÃ§Ãµes:

| InstruÃ§Ã£o | Significado | DescriÃ§Ã£o |
|------------|--------------|-----------|
| `NOP` | No Operation | Nenhuma operaÃ§Ã£o |
| `LW rt, offset(rs)` | Load Word | `Rt â† MEM[rs + offset]` |
| `SW rt, offset(rs)` | Store Word | `MEM[rs + offset] â† Rt` |
| `ADD rd, rs, rt` | Add | `Rd â† Rs + Rt` |
| `SUB rd, rs, rt` | Subtract | `Rd â† Rs - Rt` |
| `BEQ rt, rs, offset` | Branch if Equal | `PC â† offset` se `Rs = Rt` |
| `JMP end` | Jump | `PC â† end` |

---

## âš™ï¸ EspecificaÃ§Ãµes TÃ©cnicas
- **Palavra da CPU:** 16 bits  
- **Registradores:** 16 registradores de 16 bits cada  
- **Tipos de InstruÃ§Ã£o:**
  - **R:** operaÃ§Ãµes aritmÃ©ticas (`ADD`, `SUB`)
  - **MEM:** acesso Ã  memÃ³ria (`LW`, `SW`)
  - **COND:** salto condicional (`BEQ`)
  - **J:** salto incondicional (`JMP`)

### ğŸ§© OPCODES
| InstruÃ§Ã£o | OPCODE |
|------------|--------|
| `NOP` | `000` |
| `LW` | `001` |
| `SW` | `010` |
| `ADD` | `011` |
| `SUB` | `011` |
| `BEQ` | `100` |
| `JMP` | `101` |

---

## ğŸ§® Extras do Projeto
- âœ… DetecÃ§Ã£o e resoluÃ§Ã£o de **data hazards** (para instruÃ§Ãµes `LW`)  
- âš ï¸ Tratamento de **exceÃ§Ãµes de overflow**  
- ğŸ” Tratamento de **control hazards** (previsÃ£o estÃ¡tica â€” *not taken*)  

---

## ğŸ§± Estrutura do Projeto
