TimeQuest Timing Analyzer report for UART_TX
Wed Mar 20 23:20:36 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART_TX                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 201.65 MHz ; 201.65 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.959 ; -199.667      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.941 ; -105.821              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                          ;
+--------+---------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.959 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.996      ;
; -3.904 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.941      ;
; -3.825 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.860      ;
; -3.823 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.858      ;
; -3.820 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.855      ;
; -3.812 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.847      ;
; -3.812 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.847      ;
; -3.805 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.840      ;
; -3.770 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.805      ;
; -3.768 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.803      ;
; -3.765 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.800      ;
; -3.757 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.792      ;
; -3.757 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.792      ;
; -3.750 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.785      ;
; -3.713 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.750      ;
; -3.658 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.695      ;
; -3.651 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.688      ;
; -3.611 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.646      ;
; -3.609 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.644      ;
; -3.606 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.641      ;
; -3.598 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.633      ;
; -3.598 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.633      ;
; -3.591 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.626      ;
; -3.577 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.614      ;
; -3.576 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.613      ;
; -3.567 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.602      ;
; -3.565 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.600      ;
; -3.564 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.601      ;
; -3.563 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.603      ;
; -3.562 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.597      ;
; -3.562 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.602      ;
; -3.554 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.589      ;
; -3.554 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.589      ;
; -3.547 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.582      ;
; -3.526 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; -0.004     ; 4.562      ;
; -3.522 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.559      ;
; -3.521 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.558      ;
; -3.520 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.557      ;
; -3.517 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.552      ;
; -3.515 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.550      ;
; -3.512 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.547      ;
; -3.504 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.539      ;
; -3.504 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.539      ;
; -3.498 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.535      ;
; -3.497 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.532      ;
; -3.486 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.526      ;
; -3.485 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.525      ;
; -3.477 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.517      ;
; -3.473 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.513      ;
; -3.471 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.511      ;
; -3.471 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.511      ;
; -3.454 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; -0.004     ; 4.490      ;
; -3.447 ; UART_RX:UART_RX_instance|clkCount[4]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.484      ;
; -3.436 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.474      ;
; -3.422 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.462      ;
; -3.421 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.461      ;
; -3.420 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.455      ;
; -3.418 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.453      ;
; -3.418 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.458      ;
; -3.416 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.456      ;
; -3.416 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.456      ;
; -3.415 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.450      ;
; -3.411 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; -0.004     ; 4.447      ;
; -3.407 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.442      ;
; -3.407 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.442      ;
; -3.405 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.442      ;
; -3.400 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.435      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.394 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.434      ;
; -3.385 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.422      ;
; -3.381 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.418      ;
; -3.381 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|dataIndex[2]     ; CLK          ; CLK         ; 1.000        ; -0.004     ; 4.417      ;
; -3.380 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.417      ;
; -3.373 ; UART_RX:UART_RX_instance|clkCount[8]  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.410      ;
; -3.366 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|state.s_dataBits ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.403      ;
; -3.364 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.399      ;
; -3.363 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.400      ;
; -3.362 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.397      ;
; -3.362 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 4.399      ;
; -3.359 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.394      ;
; -3.351 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.386      ;
; -3.351 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.386      ;
; -3.351 ; UART_RX:UART_RX_instance|clkCount[6]  ; UART_RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.393      ;
; -3.349 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|clkCount[12]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.389      ;
; -3.349 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|clkCount[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.389      ;
; -3.349 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|clkCount[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.389      ;
; -3.348 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|clkCount[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.388      ;
; -3.344 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 1.000        ; -0.005     ; 4.379      ;
; -3.344 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|clkCount[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.384      ;
+--------+---------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|dataIndex[0]     ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|dataIndex[1]     ; UART_TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|TX_ACTIVE        ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|dataIndex[0]     ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|state.s_idle     ; UART_RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[0]          ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[1]          ; UART_RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[2]          ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[3]          ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[6]          ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[5]          ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[4]          ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_RX:UART_RX_instance|data[7]          ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.741 ; UART_TX:UART_TX_instance|clkCount[12]     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.893 ; UART_RX:UART_RX_instance|data[4]          ; data_TX[4]                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.199      ;
; 0.902 ; UART_RX:UART_RX_instance|data[0]          ; data_TX[0]                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.208      ;
; 0.921 ; UART_RX:UART_RX_instance|data[0]          ; LEDS[0]~reg0                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.227      ;
; 0.957 ; UART_RX:UART_RX_instance|data[5]          ; data_TX[5]                                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.261      ;
; 1.128 ; data_TX[2]                                ; UART_TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.432      ;
; 1.182 ; UART_TX:UART_TX_instance|clkCount[8]      ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; UART_TX:UART_TX_instance|clkCount[10]     ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.492      ;
; 1.187 ; UART_TX:UART_TX_instance|clkCount[1]      ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; UART_TX:UART_TX_instance|clkCount[3]      ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; UART_TX:UART_TX_instance|clkCount[6]      ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.493      ;
; 1.205 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.511      ;
; 1.207 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.513      ;
; 1.209 ; data_TX[6]                                ; UART_TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.513      ;
; 1.215 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.228 ; UART_TX:UART_TX_instance|clkCount[7]      ; UART_TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; UART_TX:UART_TX_instance|clkCount[2]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; UART_TX:UART_TX_instance|clkCount[5]      ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; UART_TX:UART_TX_instance|clkCount[9]      ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; UART_TX:UART_TX_instance|clkCount[4]      ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.237 ; UART_TX:UART_TX_instance|data[6]          ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.545      ;
; 1.243 ; UART_TX:UART_TX_instance|clkCount[11]     ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.549      ;
; 1.286 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.592      ;
; 1.288 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.594      ;
; 1.387 ; UART_RX:UART_RX_instance|data[3]          ; data_TX[3]                                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.690      ;
; 1.399 ; dataValid_TX                              ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.707      ;
; 1.421 ; UART_RX:UART_RX_instance|data[1]          ; LEDS[1]~reg0                              ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.722      ;
; 1.424 ; UART_RX:UART_RX_instance|data[1]          ; data_TX[1]                                ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.725      ;
; 1.429 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.734      ;
; 1.432 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.737      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.451 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.759      ;
; 1.466 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.772      ;
; 1.467 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.773      ;
; 1.469 ; data_TX[1]                                ; UART_TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.766      ;
; 1.470 ; data_TX[7]                                ; UART_TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.768      ;
; 1.500 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.806      ;
; 1.502 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.808      ;
; 1.540 ; UART_RX:UART_RX_instance|data[7]          ; data_TX[7]                                ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.841      ;
; 1.562 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.866      ;
; 1.609 ; data_TX[3]                                ; UART_TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; -0.008     ; 1.907      ;
; 1.617 ; data_TX[5]                                ; UART_TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.914      ;
; 1.619 ; UART_RX:UART_RX_instance|data[6]          ; data_TX[6]                                ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.916      ;
; 1.630 ; UART_RX:UART_RX_instance|data[2]          ; LEDS[2]~reg0                              ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.933      ;
; 1.632 ; data_TX[0]                                ; UART_TX:UART_TX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; -0.011     ; 1.927      ;
; 1.636 ; UART_RX:UART_RX_instance|data[2]          ; data_TX[2]                                ; CLK          ; CLK         ; 0.000        ; -0.009     ; 1.933      ;
; 1.637 ; UART_TX:UART_TX_instance|data[2]          ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.943      ;
; 1.639 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.945      ;
; 1.640 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.946      ;
; 1.661 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.967      ;
; 1.661 ; UART_TX:UART_TX_instance|clkCount[8]      ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.967      ;
; 1.665 ; UART_TX:UART_TX_instance|clkCount[10]     ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.971      ;
; 1.666 ; UART_TX:UART_TX_instance|clkCount[1]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.972      ;
; 1.666 ; UART_TX:UART_TX_instance|clkCount[3]      ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.972      ;
; 1.699 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.005      ;
; 1.701 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.708 ; UART_TX:UART_TX_instance|clkCount[7]      ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.014      ;
; 1.710 ; UART_TX:UART_TX_instance|clkCount[9]      ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; UART_TX:UART_TX_instance|clkCount[2]      ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; UART_TX:UART_TX_instance|clkCount[5]      ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.016      ;
; 1.714 ; UART_TX:UART_TX_instance|clkCount[4]      ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.020      ;
; 1.723 ; UART_TX:UART_TX_instance|clkCount[11]     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.029      ;
; 1.736 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.042      ;
; 1.737 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.043      ;
; 1.747 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.053      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_dataBits ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_dataBits ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_idle     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_idle     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_startBit ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_startBit ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_stopBit  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_stopBit  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_ACTIVE        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_ACTIVE        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_LINE          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_LINE          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[4]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[5]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[6]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[7]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[8]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[9]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|data[0]          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 6.481 ; 6.481 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.605 ; 6.605 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -5.464 ; -5.464 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -5.557 ; -5.557 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.952 ; 8.952 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.653 ; 8.653 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 8.442 ; 8.442 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 8.653 ; 8.653 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.952 ; 8.952 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.653 ; 8.653 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 8.442 ; 8.442 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.530 ; -20.479       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -71.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                         ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.530 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.562      ;
; -0.520 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|dataIndex[1]    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.551      ;
; -0.506 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.538      ;
; -0.506 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|dataIndex[1]    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.537      ;
; -0.497 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[5]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.527      ;
; -0.497 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[4]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.527      ;
; -0.494 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[0]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.524      ;
; -0.494 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[2]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.524      ;
; -0.494 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[3]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.524      ;
; -0.488 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[6]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.518      ;
; -0.483 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[5]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.513      ;
; -0.483 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[4]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.513      ;
; -0.482 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.514      ;
; -0.480 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[0]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.510      ;
; -0.480 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[2]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.510      ;
; -0.480 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[3]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.510      ;
; -0.474 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[6]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.504      ;
; -0.468 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|state.s_idle    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.499      ;
; -0.458 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.490      ;
; -0.455 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.487      ;
; -0.454 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|state.s_idle    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.485      ;
; -0.453 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[5]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.483      ;
; -0.453 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[4]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.483      ;
; -0.450 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[0]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.480      ;
; -0.450 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[2]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.480      ;
; -0.450 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[3]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.480      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[8]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[9]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[0]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.446 ; UART_TX:UART_TX_instance|clkCount[10] ; UART_TX:UART_TX_instance|clkCount[10]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.444 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|data[6]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.474      ;
; -0.437 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|data[7]         ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.468      ;
; -0.437 ; UART_RX:UART_RX_instance|clkCount[7]  ; UART_RX:UART_RX_instance|dataIndex[1]    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.468      ;
; -0.437 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|dataIndex[1]    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.468      ;
; -0.435 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[8]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.467      ;
; -0.435 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|state.s_stopBit ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.466      ;
; -0.431 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[5]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.461      ;
; -0.431 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[4]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.461      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[8]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[9]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[0]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; UART_TX:UART_TX_instance|clkCount[11] ; UART_TX:UART_TX_instance|clkCount[10]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.463      ;
; -0.428 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[0]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.458      ;
; -0.428 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[2]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.458      ;
; -0.428 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[3]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.458      ;
; -0.427 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.459      ;
; -0.423 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|data[7]         ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.454      ;
; -0.422 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|data[6]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.452      ;
; -0.421 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[10]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.453      ;
; -0.421 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|state.s_stopBit ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.452      ;
; -0.417 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[9]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.449      ;
; -0.415 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.447      ;
; -0.415 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.447      ;
; -0.415 ; UART_RX:UART_RX_instance|clkCount[11] ; UART_RX:UART_RX_instance|dataIndex[1]    ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.446      ;
; -0.414 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[5]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.444      ;
; -0.414 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[4]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[6]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[7]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[8]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[9]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[12]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[0]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; UART_TX:UART_TX_instance|clkCount[2]  ; UART_TX:UART_TX_instance|clkCount[10]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.444      ;
; -0.411 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[0]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.441      ;
; -0.411 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[2]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.441      ;
; -0.411 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[3]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.441      ;
; -0.411 ; UART_RX:UART_RX_instance|clkCount[1]  ; UART_RX:UART_RX_instance|clkCount[8]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.443      ;
; -0.407 ; UART_RX:UART_RX_instance|clkCount[2]  ; UART_RX:UART_RX_instance|clkCount[11]    ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; UART_RX:UART_RX_instance|clkCount[0]  ; UART_RX:UART_RX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.439      ;
; -0.405 ; UART_RX:UART_RX_instance|clkCount[3]  ; UART_RX:UART_RX_instance|data[6]         ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.435      ;
; -0.404 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|clkCount[1]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|clkCount[2]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|clkCount[3]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|clkCount[4]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.436      ;
; -0.404 ; UART_TX:UART_TX_instance|clkCount[1]  ; UART_TX:UART_TX_instance|clkCount[5]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.436      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|dataIndex[0]     ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|dataIndex[1]     ; UART_TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|TX_ACTIVE        ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|dataIndex[0]     ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|state.s_idle     ; UART_RX:UART_RX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[0]          ; UART_RX:UART_RX_instance|data[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[1]          ; UART_RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[2]          ; UART_RX:UART_RX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[3]          ; UART_RX:UART_RX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[6]          ; UART_RX:UART_RX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[5]          ; UART_RX:UART_RX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[4]          ; UART_RX:UART_RX_instance|data[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_RX:UART_RX_instance|data[7]          ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; UART_TX:UART_TX_instance|clkCount[12]     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.293 ; UART_RX:UART_RX_instance|data[0]          ; LEDS[0]~reg0                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.312 ; UART_RX:UART_RX_instance|data[5]          ; data_TX[5]                                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.462      ;
; 0.324 ; UART_RX:UART_RX_instance|data[4]          ; data_TX[4]                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; UART_RX:UART_RX_instance|data[0]          ; data_TX[0]                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.364 ; UART_TX:UART_TX_instance|clkCount[8]      ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UART_TX:UART_TX_instance|clkCount[10]     ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; UART_TX:UART_TX_instance|clkCount[1]      ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UART_TX:UART_TX_instance|clkCount[3]      ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UART_TX:UART_TX_instance|clkCount[6]      ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; UART_TX:UART_TX_instance|clkCount[7]      ; UART_TX:UART_TX_instance|clkCount[7]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; UART_TX:UART_TX_instance|clkCount[2]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UART_TX:UART_TX_instance|clkCount[4]      ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UART_TX:UART_TX_instance|clkCount[5]      ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UART_TX:UART_TX_instance|clkCount[9]      ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; UART_TX:UART_TX_instance|clkCount[11]     ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; UART_TX:UART_TX_instance|state.s_dataBits ; UART_TX:UART_TX_instance|TX_ACTIVE        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.531      ;
; 0.401 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; data_TX[2]                                ; UART_TX:UART_TX_instance|data[2]          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.556      ;
; 0.415 ; data_TX[6]                                ; UART_TX:UART_TX_instance|data[6]          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.565      ;
; 0.422 ; dataValid_TX                              ; UART_TX:UART_TX_instance|state.s_startBit ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.576      ;
; 0.430 ; UART_TX:UART_TX_instance|data[6]          ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.582      ;
; 0.440 ; UART_RX:UART_RX_instance|data[1]          ; data_TX[1]                                ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.588      ;
; 0.450 ; UART_RX:UART_RX_instance|data[3]          ; data_TX[3]                                ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.598      ;
; 0.452 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.603      ;
; 0.453 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|dataIndex[1]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; UART_RX:UART_RX_instance|state.s_stopBit  ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|dataIndex[0]     ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.606      ;
; 0.459 ; data_TX[7]                                ; UART_TX:UART_TX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.605      ;
; 0.459 ; UART_TX:UART_TX_instance|state.s_startBit ; UART_TX:UART_TX_instance|state.s_dataBits ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; UART_RX:UART_RX_instance|data[1]          ; LEDS[1]~reg0                              ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.608      ;
; 0.469 ; data_TX[1]                                ; UART_TX:UART_TX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.613      ;
; 0.470 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.620      ;
; 0.496 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; UART_TX:UART_TX_instance|clkCount[8]      ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; UART_TX:UART_TX_instance|clkCount[10]     ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; UART_RX:UART_RX_instance|data[2]          ; LEDS[2]~reg0                              ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.652      ;
; 0.505 ; UART_TX:UART_TX_instance|clkCount[1]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; UART_TX:UART_TX_instance|clkCount[3]      ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.658      ;
; 0.515 ; UART_TX:UART_TX_instance|clkCount[7]      ; UART_TX:UART_TX_instance|clkCount[8]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; UART_TX:UART_TX_instance|clkCount[9]      ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UART_TX:UART_TX_instance|clkCount[2]      ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UART_TX:UART_TX_instance|clkCount[5]      ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UART_TX:UART_TX_instance|clkCount[4]      ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; UART_TX:UART_TX_instance|clkCount[11]     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.671      ;
; 0.534 ; UART_RX:UART_RX_instance|data[7]          ; data_TX[7]                                ; CLK          ; CLK         ; 0.000        ; -0.005     ; 0.681      ;
; 0.537 ; UART_TX:UART_TX_instance|clkCount[0]      ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; UART_TX:UART_TX_instance|clkCount[8]      ; UART_TX:UART_TX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; data_TX[3]                                ; UART_TX:UART_TX_instance|data[3]          ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.684      ;
; 0.538 ; UART_TX:UART_TX_instance|clkCount[10]     ; UART_TX:UART_TX_instance|clkCount[12]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; UART_RX:UART_RX_instance|dataIndex[2]     ; UART_RX:UART_RX_instance|data[1]          ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.693      ;
; 0.540 ; UART_TX:UART_TX_instance|clkCount[1]      ; UART_TX:UART_TX_instance|clkCount[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; UART_TX:UART_TX_instance|clkCount[3]      ; UART_TX:UART_TX_instance|clkCount[5]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|state.s_stopBit  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; dataValid_TX                              ; UART_TX:UART_TX_instance|state.s_idle     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.697      ;
; 0.544 ; UART_TX:UART_TX_instance|dataIndex[2]     ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; UART_RX:UART_RX_instance|dataIndex[1]     ; UART_RX:UART_RX_instance|data[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; UART_TX:UART_TX_instance|state.s_stopBit  ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.695      ;
; 0.546 ; UART_RX:UART_RX_instance|state.s_dataBits ; UART_RX:UART_RX_instance|dataIndex[2]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|clkCount[10]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; UART_TX:UART_TX_instance|data[2]          ; UART_TX:UART_TX_instance|TX_LINE          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; data_TX[5]                                ; UART_TX:UART_TX_instance|data[5]          ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.692      ;
; 0.549 ; UART_RX:UART_RX_instance|state.s_startBit ; UART_RX:UART_RX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; UART_RX:UART_RX_instance|data[6]          ; data_TX[6]                                ; CLK          ; CLK         ; 0.000        ; -0.008     ; 0.694      ;
; 0.550 ; UART_TX:UART_TX_instance|clkCount[7]      ; UART_TX:UART_TX_instance|clkCount[9]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; UART_TX:UART_TX_instance|clkCount[9]      ; UART_TX:UART_TX_instance|clkCount[11]     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; UART_TX:UART_TX_instance|clkCount[2]      ; UART_TX:UART_TX_instance|clkCount[4]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; UART_TX:UART_TX_instance|clkCount[4]      ; UART_TX:UART_TX_instance|clkCount[6]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[1]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.707      ;
; 0.554 ; UART_TX:UART_TX_instance|state.s_idle     ; UART_TX:UART_TX_instance|clkCount[2]      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.707      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; LEDS[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; LEDS[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|data[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_dataBits ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_dataBits ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_idle     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_startBit ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_startBit ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_stopBit  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_RX:UART_RX_instance|state.s_stopBit  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_ACTIVE        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_ACTIVE        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_LINE          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|TX_LINE          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|clkCount[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; UART_TX:UART_TX_instance|dataIndex[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; UART_TX:UART_TX_instance|data[0]          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 2.782 ; 2.782 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 2.811 ; 2.811 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.426 ; -2.426 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.411 ; -2.411 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 4.079 ; 4.079 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 4.079 ; 4.079 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 4.079 ; 4.079 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.959   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  CLK             ; -3.959   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -199.667 ; 0.0   ; 0.0      ; 0.0     ; -105.821            ;
;  CLK             ; -199.667 ; 0.000 ; N/A      ; N/A     ; -105.821            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; BTN       ; CLK        ; 6.481 ; 6.481 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; 6.605 ; 6.605 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BTN       ; CLK        ; -2.426 ; -2.426 ; Rise       ; CLK             ;
; RX_LINE   ; CLK        ; -2.411 ; -2.411 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 9.300 ; 9.300 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 8.952 ; 8.952 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 8.653 ; 8.653 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 8.442 ; 8.442 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LEDS[*]   ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
;  LEDS[0]  ; CLK        ; 4.079 ; 4.079 ; Rise       ; CLK             ;
;  LEDS[1]  ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
;  LEDS[2]  ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
; TX_LINE   ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1465     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1465     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 20 23:20:34 2024
Info: Command: quartus_sta UART_TX -c UART_TX
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_TX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.959
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.959      -199.667 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -105.821 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.530       -20.479 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -71.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Wed Mar 20 23:20:36 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


