set NETLIST_CACHE(ALU,cells) {{schematic Adder_32bits} {schematic Logic_64_32} {schematic MUX_64_32} {schematic Comp}}
set netlist_props spice
set netlist_level 1000
set NETLIST_CACHE(ALU,level) main
set NETLIST_CACHE(ALU,version) MMI_SUE4.4.0
set NETLIST_CACHE(ALU) {{* start main CELL ALU} {* .SUBCKT ALU ALU_Result[0] ALU_Result[1] ALU_Result[2] ALU_Result[3] } {*+ ALU_Result[4] ALU_Result[5] ALU_Result[6] ALU_Result[7] ALU_Result[8] } {*+ ALU_Result[9] ALU_Result[10] ALU_Result[11] ALU_Result[12] } {*+ ALU_Result[13] ALU_Result[14] ALU_Result[15] ALU_Result[16] } {*+ ALU_Result[17] ALU_Result[18] ALU_Result[19] ALU_Result[20] } {*+ ALU_Result[21] ALU_Result[22] ALU_Result[23] ALU_Result[24] } {*+ ALU_Result[25] ALU_Result[26] ALU_Result[27] ALU_Result[28] } {*+ ALU_Result[29] ALU_Result[30] ALU_Result[31] a[0] a[1] a[2] a[3] a[4] } {*+ a[5] a[6] a[7] a[8] a[9] a[10] a[11] a[12] a[13] a[14] a[15] a[16] a[17] } {*+ a[18] a[19] a[20] a[21] a[22] a[23] a[24] a[25] a[26] a[27] a[28] a[29] } {*+ a[30] a[31] b[0] b[1] b[2] b[3] b[4] b[5] b[6] b[7] b[8] b[9] b[10] } {*+ b[11] b[12] b[13] b[14] b[15] b[16] b[17] b[18] b[19] b[20] b[21] b[22] } {*+ b[23] b[24] b[25] b[26] b[27] b[28] b[29] b[30] b[31] cout s[0] s[1] } {*+ s[2] } {XComp b[0] b[1] b[2] b[3] b[4] b[5] b[6] b[7] b[8] b[9] b[10] b[11] b[12] } {+ b[13] b[14] b[15] b[16] b[17] b[18] b[19] b[20] b[21] b[22] b[23] b[24] } {+ b[25] b[26] b[27] b[28] b[29] b[30] b[31] net_2[0] net_2[1] net_2[2] } {+ net_2[3] net_2[4] net_2[5] net_2[6] net_2[7] net_2[8] net_2[9] net_2[10] } {+ net_2[11] net_2[12] net_2[13] net_2[14] net_2[15] net_2[16] net_2[17] } {+ net_2[18] net_2[19] net_2[20] net_2[21] net_2[22] net_2[23] net_2[24] } {+ net_2[25] net_2[26] net_2[27] net_2[28] net_2[29] net_2[30] net_2[31] } {+ s[1] Comp } {XMUX_64_32 net_1[0] net_1[1] net_1[2] net_1[3] net_1[4] net_1[5] net_1[6] } {+ net_1[7] net_1[8] net_1[9] net_1[10] net_1[11] net_1[12] net_1[13] } {+ net_1[14] net_1[15] net_1[16] net_1[17] net_1[18] net_1[19] net_1[20] } {+ net_1[21] net_1[22] net_1[23] net_1[24] net_1[25] net_1[26] net_1[27] } {+ net_1[28] net_1[29] net_1[30] net_1[31] net_3[0] net_3[1] net_3[2] } {+ net_3[3] net_3[4] net_3[5] net_3[6] net_3[7] net_3[8] net_3[9] net_3[10] } {+ net_3[11] net_3[12] net_3[13] net_3[14] net_3[15] net_3[16] net_3[17] } {+ net_3[18] net_3[19] net_3[20] net_3[21] net_3[22] net_3[23] net_3[24] } {+ net_3[25] net_3[26] net_3[27] net_3[28] net_3[29] net_3[30] net_3[31] } {+ ALU_Result[0] ALU_Result[1] ALU_Result[2] ALU_Result[3] ALU_Result[4] } {+ ALU_Result[5] ALU_Result[6] ALU_Result[7] ALU_Result[8] ALU_Result[9] } {+ ALU_Result[10] ALU_Result[11] ALU_Result[12] ALU_Result[13] } {+ ALU_Result[14] ALU_Result[15] ALU_Result[16] ALU_Result[17] } {+ ALU_Result[18] ALU_Result[19] ALU_Result[20] ALU_Result[21] } {+ ALU_Result[22] ALU_Result[23] ALU_Result[24] ALU_Result[25] } {+ ALU_Result[26] ALU_Result[27] ALU_Result[28] ALU_Result[29] } {+ ALU_Result[30] ALU_Result[31] s[2] MUX_64_32 } {XAdder_32bits a[0] a[1] a[2] a[3] a[4] a[5] a[6] a[7] a[8] a[9] a[10] a[11] } {+ a[12] a[13] a[14] a[15] a[16] a[17] a[18] a[19] a[20] a[21] a[22] a[23] } {+ a[24] a[25] a[26] a[27] a[28] a[29] a[30] a[31] net_2[0] net_2[1] } {+ net_2[2] net_2[3] net_2[4] net_2[5] net_2[6] net_2[7] net_2[8] net_2[9] } {+ net_2[10] net_2[11] net_2[12] net_2[13] net_2[14] net_2[15] net_2[16] } {+ net_2[17] net_2[18] net_2[19] net_2[20] net_2[21] net_2[22] net_2[23] } {+ net_2[24] net_2[25] net_2[26] net_2[27] net_2[28] net_2[29] net_2[30] } {+ net_2[31] s[0] cout net_1[0] net_1[1] net_1[2] net_1[3] net_1[4] net_1[5] } {+ net_1[6] net_1[7] net_1[8] net_1[9] net_1[10] net_1[11] net_1[12] } {+ net_1[13] net_1[14] net_1[15] net_1[16] net_1[17] net_1[18] net_1[19] } {+ net_1[20] net_1[21] net_1[22] net_1[23] net_1[24] net_1[25] net_1[26] } {+ net_1[27] net_1[28] net_1[29] net_1[30] net_1[31] Adder_32bits } {XLogic_64_32 a[0] a[1] a[2] a[3] a[4] a[5] a[6] a[7] a[8] a[9] a[10] a[11] } {+ a[12] a[13] a[14] a[15] a[16] a[17] a[18] a[19] a[20] a[21] a[22] a[23] } {+ a[24] a[25] a[26] a[27] a[28] a[29] a[30] a[31] b[0] b[1] b[2] b[3] b[4] } {+ b[5] b[6] b[7] b[8] b[9] b[10] b[11] b[12] b[13] b[14] b[15] b[16] b[17] } {+ b[18] b[19] b[20] b[21] b[22] b[23] b[24] b[25] b[26] b[27] b[28] b[29] } {+ b[30] b[31] net_3[0] net_3[1] net_3[2] net_3[3] net_3[4] net_3[5] } {+ net_3[6] net_3[7] net_3[8] net_3[9] net_3[10] net_3[11] net_3[12] } {+ net_3[13] net_3[14] net_3[15] net_3[16] net_3[17] net_3[18] net_3[19] } {+ net_3[20] net_3[21] net_3[22] net_3[23] net_3[24] net_3[25] net_3[26] } {+ net_3[27] net_3[28] net_3[29] net_3[30] net_3[31] s[0] s[1] Logic_64_32 } {* .ENDS	$ ALU} {}}
set NETLIST_CACHE(ALU,names) {{150 190 {0 XComp}} {330 200 {1 s[0]}} {450 170 {0 XAdder_32bits}} {350 200 {0 s[0]}} {30 180 {1 b[31:0]}} {50 180 {0 b[31:0]}} {630 320 {0 net_1[31:0]}} {350 340 {0 a[31:0]}} {350 160 {0 a[31:0]}} {630 340 {0 net_3[31:0]}} {830 320 {0 ALU_Result[31:0]}} {730 340 {0 XMUX_64_32}} {550 340 {0 net_3[31:0]}} {350 360 {0 b[31:0]}} {350 180 {0 net_2[31:0]}} {550 160 {0 cout} {2 cout}} {450 360 {0 XLogic_64_32}} {630 360 {0 s[2]} {2 s[2]}} {350 380 {1 s[1:0]} {2 s[1:0]}} {10 200 {1 s[1]}} {550 180 {0 net_1[31:0]}} {900 320 {1 ALU_Result[31:0]}} {40 110 {1 s[2:0]}} {340 160 {1 a[31:0]}} {50 200 {0 s[1]}} {240 180 {0 net_2[31:0]}}}
set NETLIST_CACHE(ALU,wires) {{30 180 30 360 b[31:0]} {30 360 350 360 b[31:0]} {340 160 340 340 a[31:0]} {340 340 350 340 a[31:0]} {550 180 570 180 net_1[31:0]} {570 320 630 320 net_1[31:0]} {570 180 570 320 net_1[31:0]} {550 340 630 340 net_3[31:0]} {10 200 50 200 s[1]} {30 180 50 180 b[31:0]} {240 180 350 180 net_2[31:0]} {330 200 350 200 s[0]} {340 160 350 160 a[31:0]} {830 320 900 320 ALU_Result[31:0]}}
