---
layout: default
title: 1.2 PN接合と整流特性 
---

---

# 1.2 PN接合と整流特性  
**1.2 PN Junction and Rectification Properties**

---

## 🎯 本節のねらい｜Objective

前節では、n型およびp型半導体のキャリア特性を理解しました。  
本節では、これらを接合した **PN接合** の構造と動作について、  
**バンド図と電位分布**を用いて解説します。

In the previous section, we studied the carrier properties of n-type and p-type semiconductors.  
This section explores the **PN junction**, focusing on its **band structure and potential distribution**.

---

## 🔹 接合前の状態｜Before Contact

- **n型半導体（n-type）**：電子が多数、Efは伝導帯に近い  
- **p型半導体（p-type）**：正孔が多数、Efは価電子帯に近い

📘 **図1.2-1：n型・p型のバンド図（接合前）**  
**Figure 1.2-1: Band Diagram Before Contact**

`![図1.2-1 バンド図（接合前）](../images/pn_band_precontact.png)`

---

## 🔹 拡散と空乏層の形成｜Diffusion and Depletion Region

- **電子**はn型からp型へ、**正孔**はp型からn型へ拡散  
- 拡散によりキャリアが消失した領域には、**固定イオン**が残留  
- その結果、電荷分離が起こり、**空乏層（Depletion Region）**が形成される

📘 **図1.2-2：空乏層と内部電位分布**  
**Figure 1.2-2: Depletion Region and Built-in Potential**

`![図1.2-2 空乏層とポテンシャル](../images/pn_depletion_potential.png)`

---

## 🔹 バンド図（熱平衡時）｜Band Diagram at Thermal Equilibrium

- 全体の**フェルミ準位（Ef）が揃う**：熱平衡状態  
- バンドが滑らかに曲がり、**内蔵電位（内在ポテンシャル）**が形成される  
- このポテンシャルが、キャリアの流れを抑制する「壁」となる

📘 **図1.2-3：PN接合のバンド図（熱平衡）**  
**Figure 1.2-3: PN Junction Band Diagram (Equilibrium)**

`![図1.2-3 熱平衡時のバンド図](../images/pn_band_equilibrium.png)`

---

## 🔹 バイアス印加時の動作｜Bias-Dependent Behavior

| 状態 / Condition | バイアス / Bias Direction | 空乏層 / Depletion Width | 電流の流れ / Current Flow |
|------------------|---------------------------|---------------------------|----------------------------|
| **順方向** (Forward) | p → n | 狭くなる / Narrows | 電流が流れる / Conducts |
| **逆方向** (Reverse) | n → p | 広がる / Widens | 電流はほぼ流れない / Blocks (except leakage) |

📘 **図1.2-4：順方向・逆方向のバンド構造変化**  
**Figure 1.2-4: Band Diagram under Forward/Reverse Bias**

`![図1.2-4 バイアス時バンド図](../images/pn_band_bias.png)`

---

## 🔹 ダイオード動作｜Diode Behavior from PN Junction

- 順方向では空乏層が縮小し、**電流が流れる（整流）**  
- 逆方向では空乏層が拡大し、**電流はほぼ遮断される**  
- この一方向伝導が、**整流作用（Rectification）**の本質

📐 **理想ダイオード方程式：**

$$
I = I_0 \left( e^{\frac{qV}{kT}} - 1 \right)
$$

- $I$ ：電流、 $I_0$ ：逆方向飽和電流（leakage current）  
- $V$ ：印加電圧、 $kT/q$ ：熱電圧（約25.9 mV @ 300K）

**図X. PN接合ダイオードのI-V特性**

左: リニアスケール — 実際の立ち上がりを直感的に理解できる  
右: 対数スケール — 飽和電流や逆方向リーク特性を確認できる  

![Diode IV](images/PN Diode I-V (Log Scale).png)

---

## 🔸 実務で重視される逆リーク特性｜Reverse Leakage in Practice

実際の半導体業務では、PN接合ダイオードの**逆方向リーク電流（IR）**が  
製品の待機電力、高温耐性、信頼性設計において非常に重要です。

### ✅ 主な理由｜Key Reasons

- 🔹 **IC全体のスタンバイ電流（IDDq）を支配する主要要因**  
  アナログフロントエンド、センサ、メモリ、ロジックなどあらゆる回路に影響を与える

- 🔹 **高温下での指数的増加**  
  IR は温度依存性が高く、**10℃上昇で約2倍**になる場合があります。

- 🔹 **プロセス品質・界面欠陥の指標**  
  拡散プロファイルや界面状態の違いが、リークに大きく影響します。

- 🔹 **製品仕様で明示される重要パラメータ**  
  多くのデータシートで以下のように明記されます：

```
Reverse Leakage Current: IR ≤ 100 nA @ VR = 5 V, Ta = 25℃
```

---

### 🧪 測定条件と信頼性評価｜Test Conditions and Reliability Use

| 測定項目 / Parameter | 条件例 / Test Condition | 補足 |
|----------------------|--------------------------|------|
| IR（逆リーク電流） | VR = 5–50 V, Ta = 25–150℃ | 温度を変えて測定することが多い |
| BV（降伏電圧） | IR = 10 µA 到達点 | ソフトブレークダウンと区別必要 |
| 高温ストレス | HTRB, HTOL, TDDBなど | リーク増加で不良検出する方式も |

---

### 🔧 実務応用例｜Examples in Industry

- **IC全体のスタンバイ電流を決定する主要因としての逆リーク**  
- **高温時リーク増加を考慮した車載・宇宙向け設計**  
- **製造ラインでのウェハモニタ用途（歩留まり・欠陥検出）**  
- **ESD素子・クランプ回路がリーク源になる事例への注意**

---

## ✅ まとめ｜Summary

| 観点 | 内容（日本語） | 内容（英語） |
|------|----------------|---------------|
| 接合効果 | 空乏層と内蔵電位が形成される | Depletion region and built-in potential form |
| バンド整合 | Efが全体で一定に揃う（熱平衡） | Fermi level becomes uniform (equilibrium) |
| バイアス動作 | 順方向で整流、逆方向で遮断 | Forward conducts, reverse blocks |
| 応用 | MOS構造や逆バイアス動作に応用 | Basis for MOS behavior and reverse-bias design |
| 実務補足 | 高温時のリーク増大に注意 | Leakage increases at high temperatures |

---

📎 次節リンク｜Next Section: [`1.3_mos_structure.md`](./1.3_mos_structure.md)

---

[← 戻る / Back to Chapter 1: Materials Top](./README.md)
