# ASIC

1. ***技术挑战***
   1. **元件模型**
   2. **连线模型**
   3. **串扰和噪声**
      * 互连线变细，间距变小，线上分布电容和分布电阻增大，高频工作易产生串扰和噪声，应尽量缩短连线长度，避免并行线
   4. **时钟线和电源线的影响**
      * 互连线的延迟会导致时序问题，需要在设计工作的开始进行特殊处理
   5. **功耗和散热**
   6. **相对独立于工艺的综合技术不再适应，IC的前后端设计必须更加密切配合，物理综合器的使用越来越重要（EDA工具）**
   7. **基于IP核的可重用SoC设计变得不可缺少**
   8. **基于性能驱动的布局、布线技术，高性能时序分析技术和芯片的可测性等技术有待提高**