TimeQuest Timing Analyzer report for mp1
Sat Sep 12 21:22:04 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp1                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processors 3-12        ; < 0.1%      ;
;     Processors 13-24       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp1.out.sdc   ; OK     ; Sat Sep 12 21:21:58 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 114.55 MHz ; 114.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 1.270 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.297 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.373 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.695 ; 3.551 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.965 ; 2.810 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.695 ; 3.551 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.367 ; 3.286 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.641 ; 3.487 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.204 ; 3.008 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.518 ; 3.416 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.182 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.036 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.361 ; 3.191 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.002 ; 2.852 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.048 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.725 ; 2.586 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.839 ; 2.716 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.133 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.074 ; 2.977 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.206 ; 3.110 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.133 ; 2.938 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.206 ; -2.059 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.442 ; -2.279 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -3.113 ; -2.944 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.801 ; -2.692 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -3.062 ; -2.883 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.666 ; -2.464 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.945 ; -2.816 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.627 ; -2.480 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.483 ; -2.291 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.797 ; -2.603 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.477 ; -2.318 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.497 ; -2.326 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.206 ; -2.059 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.319 ; -2.186 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.579 ; -2.421 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.522 ; -2.397 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.646 ; -2.522 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.239 ; -2.083 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.659 ; 6.539 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.179 ; 6.119 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.329 ; 6.234 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.995 ; 5.901 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.036 ; 6.001 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.432 ; 6.365 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.033 ; 5.966 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.288 ; 6.200 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.731 ; 5.681 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.659 ; 6.539 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.973 ; 5.932 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.160 ; 6.157 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.861 ; 5.831 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.860 ; 5.830 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.895 ; 5.855 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.168 ; 6.058 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.644 ; 5.601 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.363 ; 7.307 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.363 ; 7.307 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.246 ; 7.084 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.658 ; 6.755 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.573 ; 6.478 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.160 ; 6.163 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.850 ; 5.797 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.014 ; 6.021 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.573 ; 6.478 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.448 ; 6.384 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.874 ; 5.827 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.319 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.347 ; 6.240 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.946 ; 5.959 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.551 ; 6.459 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.253 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.705 ; 5.736 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.634 ; 5.592 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.182 ; 6.082 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.947 ; 5.863 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.689 ; 5.647 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.620 ; 6.512 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.384 ; 5.339 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.872 ; 5.811 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.015 ; 5.922 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.695 ; 5.602 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.756 ; 5.719 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.112 ; 6.046 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.734 ; 5.667 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.975 ; 5.888 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.446 ; 5.395 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.348 ; 6.231 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.676 ; 5.634 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.851 ; 5.845 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.566 ; 5.535 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.566 ; 5.534 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.599 ; 5.559 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.861 ; 5.754 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.384 ; 5.339 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.302 ; 6.222 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.794 ; 6.702 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.302 ; 6.222 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.040 ; 6.080 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.373 ; 5.331 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.852 ; 5.852 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.559 ; 5.505 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.712 ; 5.716 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.246 ; 6.153 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.129 ; 6.065 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.580 ; 5.532 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.004 ; 5.890 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.030 ; 5.926 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.651 ; 5.660 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.224 ; 6.134 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.942 ; 5.874 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.419 ; 5.445 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.373 ; 5.331 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.875 ; 5.776 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.651 ; 5.568 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.404 ; 5.362 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.979 ; 5.897 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 123.59 MHz ; 123.59 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.909 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.276 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.441 ; 3.320 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.776 ; 2.642 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.441 ; 3.320 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.122 ; 3.047 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.389 ; 3.234 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.998 ; 2.825 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.272 ; 3.167 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.948 ; 2.826 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.806 ; 2.666 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.119 ; 2.974 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.811 ; 2.684 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.819 ; 2.672 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.545 ; 2.421 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.653 ; 2.543 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.898 ; 2.781 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.852 ; 2.756 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.992 ; 2.907 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.931 ; 2.747 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.102 ; -1.968 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.328 ; -2.182 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.939 ; -2.791 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.637 ; -2.532 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.890 ; -2.710 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.537 ; -2.357 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.779 ; -2.646 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.472 ; -2.324 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.331 ; -2.165 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.634 ; -2.463 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.361 ; -2.223 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.345 ; -2.172 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.102 ; -1.968 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.210 ; -2.088 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.425 ; -2.281 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.380 ; -2.256 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.509 ; -2.396 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.134 ; -1.983 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.275 ; 6.194 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.848 ; 5.795 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.982 ; 5.910 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.677 ; 5.597 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.694 ; 5.665 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.088 ; 6.004 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.699 ; 5.650 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.942 ; 5.874 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.411 ; 5.389 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.275 ; 6.194 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.651 ; 5.599 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.819 ; 5.821 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.530 ; 5.499 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.533 ; 5.510 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.574 ; 5.520 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.821 ; 5.774 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.331 ; 5.296 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 6.943 ; 6.863 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.943 ; 6.863 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 6.833 ; 6.676 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.253 ; 6.358 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.207 ; 6.124 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.813 ; 5.830 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.533 ; 5.477 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.690 ; 5.697 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.207 ; 6.124 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.089 ; 6.013 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.557 ; 5.527 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.979 ; 5.880 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.008 ; 5.920 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.626 ; 5.628 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.194 ; 6.115 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.914 ; 5.836 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.403 ; 5.423 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.331 ; 5.283 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.839 ; 5.778 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.627 ; 5.583 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.370 ; 5.339 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.236 ; 6.132 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 5.094 ; 5.061 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 5.565 ; 5.515 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 5.693 ; 5.625 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.401 ; 5.325 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 5.440 ; 5.412 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 5.794 ; 5.714 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 5.425 ; 5.377 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 5.653 ; 5.589 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.150 ; 5.128 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 5.992 ; 5.915 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.379 ; 5.329 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 5.535 ; 5.537 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.261 ; 5.231 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.264 ; 5.242 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.303 ; 5.252 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 5.540 ; 5.495 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.094 ; 5.061 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.955 ; 5.878 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 6.420 ; 6.313 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 5.955 ; 5.878 ; Rise       ; clk             ;
; mem_read            ; clk        ; 5.701 ; 5.742 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 5.095 ; 5.050 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 5.529 ; 5.545 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.265 ; 5.212 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 5.412 ; 5.419 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 5.907 ; 5.828 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 5.797 ; 5.724 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.286 ; 5.258 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 5.688 ; 5.594 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 5.716 ; 5.632 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.354 ; 5.355 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 5.891 ; 5.817 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 5.627 ; 5.552 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.142 ; 5.161 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.095 ; 5.050 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 5.558 ; 5.500 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.356 ; 5.315 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.109 ; 5.080 ; Rise       ; clk             ;
; mem_write           ; clk        ; 5.640 ; 5.564 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.698 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.184 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.658 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.417 ; 2.464 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 1.968 ; 1.959 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.417 ; 2.464 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.180 ; 2.245 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.351 ; 2.402 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.113 ; 2.110 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.266 ; 2.343 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.018 ; 2.025 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.884 ; 1.890 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.147 ; 2.154 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.001 ; 2.004 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.898 ; 1.910 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.769 ; 1.772 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.869 ; 1.876 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.970 ; 1.981 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.949 ; 1.988 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.065 ; 2.117 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.028 ; 2.004 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.467 ; -1.469 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.663 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.075 ; -2.106 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.850 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.011 ; -2.046 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.799 ; -1.795 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.930 ; -1.990 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.696 ; -1.690 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.564 ; -1.555 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.818 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.695 ; -1.696 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.579 ; -1.577 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.467 ; -1.469 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.566 ; -1.571 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.651 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.630 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.737 ; -1.773 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.512 ; -1.494 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 4.644 ; 4.611 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.405 ; 4.418 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 4.176 ; 4.173 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.217 ; 4.230 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.463 ; 4.479 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 4.185 ; 4.207 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.409 ; 4.413 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.960 ; 3.976 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.644 ; 4.611 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 4.139 ; 4.164 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.318 ; 4.346 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 4.086 ; 4.093 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 4.092 ; 4.095 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 4.103 ; 4.112 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.267 ; 4.261 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.901 ; 3.910 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 5.073 ; 5.078 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 5.073 ; 5.078 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.905 ; 4.881 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.571 ; 4.608 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 4.578 ; 4.606 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.312 ; 4.332 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 4.044 ; 4.043 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.231 ; 4.252 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.530 ; 4.543 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.481 ; 4.495 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 4.102 ; 4.110 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.400 ; 4.393 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.441 ; 4.440 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 4.136 ; 4.170 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.578 ; 4.606 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.333 ; 4.348 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 3.985 ; 4.013 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 3.924 ; 3.912 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.266 ; 4.255 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 4.109 ; 4.114 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.957 ; 3.945 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.501 ; 4.509 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.722 ; 3.730 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.055 ; 4.054 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.186 ; 4.198 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.967 ; 3.963 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.024 ; 4.035 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.240 ; 4.255 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 3.976 ; 3.996 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.190 ; 4.193 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.762 ; 3.775 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.430 ; 4.398 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.933 ; 3.956 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.103 ; 4.128 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.882 ; 3.887 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.888 ; 3.889 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.898 ; 3.906 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.054 ; 4.047 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.722 ; 3.730 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.314 ; 4.287 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.638 ; 4.653 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.314 ; 4.287 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.197 ; 4.198 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.746 ; 3.733 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.097 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.842 ; 3.840 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.020 ; 4.039 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.305 ; 4.316 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.259 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.896 ; 3.903 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.182 ; 4.173 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.220 ; 4.218 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.929 ; 3.961 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.351 ; 4.376 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.116 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 3.785 ; 3.811 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 3.746 ; 3.733 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.054 ; 4.043 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 3.905 ; 3.909 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.759 ; 3.747 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.110 ; 4.113 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 1.270 ; 0.184 ; N/A      ; N/A     ; 4.373               ;
;  clk             ; 1.270 ; 0.184 ; N/A      ; N/A     ; 4.373               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.695 ; 3.551 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.965 ; 2.810 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.695 ; 3.551 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.367 ; 3.286 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.641 ; 3.487 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.204 ; 3.008 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.518 ; 3.416 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.182 ; 3.060 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.036 ; 2.868 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 3.361 ; 3.191 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 3.002 ; 2.852 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.048 ; 2.902 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.725 ; 2.586 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.839 ; 2.716 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.133 ; 3.000 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.074 ; 2.977 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.206 ; 3.110 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.133 ; 2.938 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.467 ; -1.469 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.663 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.075 ; -2.106 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.850 ; -1.898 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.011 ; -2.046 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.799 ; -1.795 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.930 ; -1.990 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.696 ; -1.690 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.564 ; -1.555 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.818 ; -1.811 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.695 ; -1.696 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.579 ; -1.577 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.467 ; -1.469 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.566 ; -1.571 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.651 ; -1.648 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.630 ; -1.653 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.737 ; -1.773 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.512 ; -1.494 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 6.659 ; 6.539 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 6.179 ; 6.119 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 6.329 ; 6.234 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 5.995 ; 5.901 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 6.036 ; 6.001 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 6.432 ; 6.365 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 6.033 ; 5.966 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 6.288 ; 6.200 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 5.731 ; 5.681 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 6.659 ; 6.539 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 5.973 ; 5.932 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 6.160 ; 6.157 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 5.861 ; 5.831 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 5.860 ; 5.830 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 5.895 ; 5.855 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 6.168 ; 6.058 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 5.644 ; 5.601 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 7.363 ; 7.307 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 7.363 ; 7.307 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 7.246 ; 7.084 ; Rise       ; clk             ;
; mem_read            ; clk        ; 6.658 ; 6.755 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 6.573 ; 6.478 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 6.160 ; 6.163 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 5.850 ; 5.797 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 6.014 ; 6.021 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 6.573 ; 6.478 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 6.448 ; 6.384 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 5.874 ; 5.827 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 6.319 ; 6.202 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 6.347 ; 6.240 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 5.946 ; 5.959 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 6.551 ; 6.459 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 6.253 ; 6.185 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 5.705 ; 5.736 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 5.634 ; 5.592 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 6.182 ; 6.082 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 5.947 ; 5.863 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 5.689 ; 5.647 ; Rise       ; clk             ;
; mem_write           ; clk        ; 6.620 ; 6.512 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]      ; clk        ; 3.722 ; 3.730 ; Rise       ; clk             ;
;  mem_address[0]     ; clk        ; 4.055 ; 4.054 ; Rise       ; clk             ;
;  mem_address[1]     ; clk        ; 4.186 ; 4.198 ; Rise       ; clk             ;
;  mem_address[2]     ; clk        ; 3.967 ; 3.963 ; Rise       ; clk             ;
;  mem_address[3]     ; clk        ; 4.024 ; 4.035 ; Rise       ; clk             ;
;  mem_address[4]     ; clk        ; 4.240 ; 4.255 ; Rise       ; clk             ;
;  mem_address[5]     ; clk        ; 3.976 ; 3.996 ; Rise       ; clk             ;
;  mem_address[6]     ; clk        ; 4.190 ; 4.193 ; Rise       ; clk             ;
;  mem_address[7]     ; clk        ; 3.762 ; 3.775 ; Rise       ; clk             ;
;  mem_address[8]     ; clk        ; 4.430 ; 4.398 ; Rise       ; clk             ;
;  mem_address[9]     ; clk        ; 3.933 ; 3.956 ; Rise       ; clk             ;
;  mem_address[10]    ; clk        ; 4.103 ; 4.128 ; Rise       ; clk             ;
;  mem_address[11]    ; clk        ; 3.882 ; 3.887 ; Rise       ; clk             ;
;  mem_address[12]    ; clk        ; 3.888 ; 3.889 ; Rise       ; clk             ;
;  mem_address[13]    ; clk        ; 3.898 ; 3.906 ; Rise       ; clk             ;
;  mem_address[14]    ; clk        ; 4.054 ; 4.047 ; Rise       ; clk             ;
;  mem_address[15]    ; clk        ; 3.722 ; 3.730 ; Rise       ; clk             ;
; mem_byte_enable[*]  ; clk        ; 4.314 ; 4.287 ; Rise       ; clk             ;
;  mem_byte_enable[0] ; clk        ; 4.638 ; 4.653 ; Rise       ; clk             ;
;  mem_byte_enable[1] ; clk        ; 4.314 ; 4.287 ; Rise       ; clk             ;
; mem_read            ; clk        ; 4.197 ; 4.198 ; Rise       ; clk             ;
; mem_wdata[*]        ; clk        ; 3.746 ; 3.733 ; Rise       ; clk             ;
;  mem_wdata[0]       ; clk        ; 4.097 ; 4.115 ; Rise       ; clk             ;
;  mem_wdata[1]       ; clk        ; 3.842 ; 3.840 ; Rise       ; clk             ;
;  mem_wdata[2]       ; clk        ; 4.020 ; 4.039 ; Rise       ; clk             ;
;  mem_wdata[3]       ; clk        ; 4.305 ; 4.316 ; Rise       ; clk             ;
;  mem_wdata[4]       ; clk        ; 4.259 ; 4.271 ; Rise       ; clk             ;
;  mem_wdata[5]       ; clk        ; 3.896 ; 3.903 ; Rise       ; clk             ;
;  mem_wdata[6]       ; clk        ; 4.182 ; 4.173 ; Rise       ; clk             ;
;  mem_wdata[7]       ; clk        ; 4.220 ; 4.218 ; Rise       ; clk             ;
;  mem_wdata[8]       ; clk        ; 3.929 ; 3.961 ; Rise       ; clk             ;
;  mem_wdata[9]       ; clk        ; 4.351 ; 4.376 ; Rise       ; clk             ;
;  mem_wdata[10]      ; clk        ; 4.116 ; 4.129 ; Rise       ; clk             ;
;  mem_wdata[11]      ; clk        ; 3.785 ; 3.811 ; Rise       ; clk             ;
;  mem_wdata[12]      ; clk        ; 3.746 ; 3.733 ; Rise       ; clk             ;
;  mem_wdata[13]      ; clk        ; 4.054 ; 4.043 ; Rise       ; clk             ;
;  mem_wdata[14]      ; clk        ; 3.905 ; 3.909 ; Rise       ; clk             ;
;  mem_wdata[15]      ; clk        ; 3.759 ; 3.747 ; Rise       ; clk             ;
; mem_write           ; clk        ; 4.110 ; 4.113 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 792322   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 792322   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 46    ; 46   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Sat Sep 12 21:21:54 2015
Info: Command: quartus_sta mp1 -c mp1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 24 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp1.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 1.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.270               0.000 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.373               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.909               0.000 clk 
Info (332146): Worst-case hold slack is 0.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.276               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.373               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.698               0.000 clk 
Info (332146): Worst-case hold slack is 0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.658               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 576 megabytes
    Info: Processing ended: Sat Sep 12 21:22:04 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


