Lab2: SCR1 sim

## Задание

|Вид исключения|Тест	            |Reset Vector	|Trap Vector   | При обработке
|----------|---------------- |------------ |----------- |---------------
|Store address misaligned|isa/rv32mi/ma_addr.S |0хC00        |0x400     | Вывод строки «store_ma»

## Выполнение

Для выполнения данной лабораторной работы было сделано следующее:
1. Изменен список тестов *riscv_isa* и *[Makefile](../Makefile)* для того, чтобы после выполнения команды *make* запускалась симуляцией с генерацией трейслога и только одним выбранным тестом.
2. Изменена обработка исключений в файле *[riscv_macros.h](../sim/tests/common/riscv_macros.h)*. Теперь при обработке исключения *store address misaligned* (6 в *mcause*) выводится строка "store_ma". 
3. Установлены в файле *[scr1_arch_description.svh](../src/includes/scr1_arch_description.svh)* параметры ядра *Reset Vector* - 0xC00 и *Trap Vector* - 0x400 в соответствии с вариантом.
4. Изменен linker-скрипт *[link.ld](../sim/tests/common/link.ld)* и *[riscv_macros.h](../sim/tests/common/riscv_macros.h)* для корректного запуска теста с новыми значениями *Reset Vector* и *Trap Vector*:
  * В *riscv_macros.h* код начиная с метки *_start* помещен в секцию *.text.reset*
  * В линкер-скрипте задан адрес 0xC00 для секции *.text.reset* и в секции *.text.init* адрес обработчика исключений изменен на 0x400.
5. Запущена симуляция, тест проходит успешно, строка выводится только для исключений по варианту. Создана директория *results* с результатами выполнения.

## Результаты

* Из результата симуляции **test_results.txt** видно, что был выбран только необходимый тест и тест успешно выполнился.
* Из дампа теста **ma_addr.dump** видно, что *trap_vector* корректно установлен по адресу 0x400, а *_start* по адресу 0xC00
* Из трейслога **tracelog_core_0.log** видно, что процессор начинает работать с адреса 0хC00 и при возникновении exception переходит по адресу 0x400.

## Вывод
Документация для линкер-скриптов вроде бы полная, но ничего не дает. Еще оказалось неожиданным, что нельзя портить значения в регистрах t1, t2 и подобных, иначе не проходят тесты
