<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成19(ワ)8426</事件番号>
      <事件名>不当利得返還請求事件</事件名>
      <裁判年月日>平成21年05月20日</裁判年月日>
      <裁判所名>東京地方裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>民事訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/20090820181010.pdf</PDF>
        <PDF type="別紙１">http://www.courts.go.jp/hanrei/pdf/20090821114252-1.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=37633&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
      平成２１年５月２０日判決言渡同日原本領収平成１９年（ワ）第８４２６号不当利得返還請求事件口頭弁論終結日裁判所書記官判決千葉市《以下省略》原告セイコーインスツル株式会社同訴訟代理人弁護士増井和同訴訟復代理人弁護士齋藤誠同訴訟代理人弁護士橋口尚同訴訟代理人弁理士松尾憲同補佐人弁理士鈴木光夫二郎幸一郎彌東京都港区《以下省略》被告日本サムスン株式会社同訴訟代理人弁護士大武和夫同田中昌利同小原淳見同上田一郎同須藤希祥同補佐人弁理士豊岡静男主文１原告の請求を棄却する。
      ２訴訟費用は原告の負担とする。
    </主文前>
    <事実及び理由>
      第１請求-1-被告は，原告に対して，金３０億円及びこれに対する平成１９年４月１０日から支払済みまで年５分の割合による金員を支払え。第２事案の概要本件は，薄膜トランジスタ装置に関する特許権を有していた原告が，被告に対して，被告が輸入，販売した別紙物件目録記載の製品（以下「被告製品」という。）が上記特許権に係る発明の技術的範囲に属し，上記特許権を侵害するとして，民法７０３条に基づき，不当利得１０３億円のうち３０億円の返還及びこれに対する本訴状送達日の翌日である平成１９年４月１０日から支払済みに至るまで民法所定の年５分の割合による遅延損害金の支払を求めている事案である。１争いのない事実等（争いのない事実以外は，証拠を末尾に記載する。）（１）原告の特許権原告は，次の特許（以下「本件特許」という。また，本件特許の請求項１に係る発明を「本件発明」といい，本件発明に係る特許権を「本件特許権」という。）を有している。特 許 番 号第２０２７９２９号発明の名称薄膜トランジスタ装置特許請求の範囲請求項１「絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トランジスタ装置において，前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，少なくともその一か所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付-2-加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成されており，前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳するように設けられており，前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されており，また，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ装置。」（２）構成要件の分説本件発明を構成要件に分説すると，次のとおりとなる。Ａ絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トランジスタ装置において，Ｂ前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，少なくともその１箇所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，Ｃ前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成されており，Ｄ前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳するように設けられており，-3-Ｅ前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，Ｆ前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されており，Ｇまた，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることＨを特徴とする薄膜トランジスタ装置。（３）被告の行為被告は，業として，被告製品を輸入し，販売した。（４）本件発明と被告製品との対比ア被告製品は，本件発明の構成要件Ａ，Ｆ，Ｈを充足する。イ構成要件Ｂについて被告製品に使用されている回路保護用ＴＦＴ素子は，外部取り出し端子と共通浮遊電極の間に存在する。ウ構成要件Ｃについて被告製品に使用されている回路保護用ＴＦＴ素子は，ゲート絶縁膜，ゲート電極，ソース電極（本件発明の「第１主電極」に相当），ドレイン電極（本件発明の「第２主電極」に相当）を有しており，絶縁基板上に存在する。被告製品は，ゲート電極が薄膜半導体の基板側にある逆スタガー型である。エ構成要件Ｄについて被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極は，ソース電極（第１主電極）及びドレイン電極（第２主電極）と「平面的に重畳-4-するように」設けられている。オ構成要件Ｅについて被告製品に使用されている回路保護用ＴＦＴ素子のうち，別紙物件目録図１の下側の素子，及び同図２の下側２つの素子に対応する素子は，ゲート電極及びドレイン電極（第２主電極）が「外部取り出し端子」に，ソース電極（第１主電極）が「共通浮遊電極」に，それぞれ接続している。カ構成要件Ｇについて被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極等は，画素用ＴＦＴのゲート電極等と同時に形成されている。（５）本件特許の出願の経緯ア原告は，昭和５９年９月２６日，本件特許の出願（以下「本件出願」といい，その願書に添付した明細書を「当初明細書」という。）をした。本件出願は，平成５年８月２０日に出願公告されたが，公告時の特許請求の範囲請求項１は，別紙①のとおりである。イ本件出願について，平成５年１１月１８日，異議申立て（以下「本件異議申立て」という。）がされた（甲１２，１３）ため，原告は，補正（以下「本件補正」という。）をし（甲１９），異議決定，登録査定を経て，平成８年３月１９日，本件特許の設定登録がされた。本件補正により，当初明細書の特許請求の範囲請求項１は，別紙②のとおり補正された（補正箇所に下線を引いた。甲１９）。ウ原告は，平成１７年３月３０日，訂正審判請求をし，これに対して，同年６月１日，訂正を認める旨の審決がされ（甲３。以下，この訂正を「本件１７年訂正」という。），本件特許の特許請求の範囲請求項１は，別紙③のとおり訂正された（構成要件Ｄが追加された。）。エ原告は，平成２０年２月６日，本件特許について，訂正審判請求をし（甲１０），同年３月２６日，訂正を認める旨の審決がされ，これにより，-5-本件特許 の特 許請求 の範囲請求項１は， 前記( 1)で認定したとお りの 記載に訂正された（甲１０，１１。以下，この訂正を「本件訂正」といい，本件訂正後の本件特許に係る明細書（甲１０添付）を「本件明細書」といい，本件訂正前の発明を「本件訂正前発明」といい，本件訂正前の明細書（甲３・６頁以下）を「本件訂正前明細書」という。）。なお，本件訂正による訂正箇所を示すと，別紙④のとおりとなる（訂正箇所に下線を引いた。）。２争点（１）侵害論ア被告製品は，「２端子薄膜半導体素子」を有しているか（構成要件Ｂ，Ｃ，Ｄの充足性）イ「付加薄膜半導体における表面」の意味（構成要件Ｃの充足性）ウ第１主電極延在部を有しない構成は，構成要件Ｅを充足しないか（２）本件特許は，特許無効審判により無効にされるべきものかア本件訂正の違法の有無（ア）構成要件Ｃについての訂正の違法性の有無（イ）構成要件Ｅについての訂正の違法性の有無ａ順方向接続態様に限定したことについてｂ「２端子素子」の解釈に影響を与えることについてイ進歩性欠如の無効理由の有無ウ平成６年法律第１１６号による改正前の特許法（以下「旧特許法」という。）３６条５項２号違反の有無（３）被告の不当利得の額３争点に対する当事者の主張（１）争点（１）ア（被告製品は，「２端子薄膜半導体素子」を有しているか）について-6-（原告）ア「２端子薄膜半導体素子」の意味について本件発明における「２端子薄膜半導体素子」とは，保護回路の両端にあって，外部取り出し端子と共通浮遊電極を繋いでいる第１主電極及び第２主電極，これら２つの電極を有する素子のことである。理由は，以下のとおりである。（ア）請求項の記載本件明細書の請求項１の記載における２端子薄膜半導体素子の規定の要点は，①外部取り出し端子と共通浮遊電極との間を接続すること，②付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子であること，③付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有することの３点である。「２端子」は，上記①と②の要件から，接続する対象２個と連結する２つの端子を有することを意味すると解するのが合理的である。そして，上記②から，２端子薄膜半導体素子の中心的な要素が「付加薄膜半導体」であることが理解でき，付加薄膜半導体に２つだけ存在する端子がソース電極とドレイン電極（または第１主電極と第２主電極）である。また，２端子薄膜半導体素子は，付加ゲート電極を有するが，付加ゲート電極の接続態様については何ら限定していない。（イ）発明の詳細な説明及び図面の参酌本件明細書の発明の詳細な説明においては，「２端子素子」とは，ＴＦ Ｔ と 同 じ 構 造 で ， Ｔ Ｆ Ｔ と 同 時 に 形 成 さ れ る 付 加 半 導 体 膜 を 有 し，「両端に第１及び第２主電極」が設けられたものであると説明されており，この記載から，「２端子」とは，素子の「両端」の「第１及び第２主電極」であると解釈される。実施例の説明についての記載及び第３図ないし第７図を見ても，いずれの「２端子素子」にも「第１及び第２主-7-電極」が存在することがわかる。また，「２端子素子」についての作用効果の記載から，「２端子素子」とは，素子両端の「第１主電極」及び「第２主電極」によって，外部取り出し端子間，又は外部取り出し端子と共通浮遊電極を繋ぎ，その間に電流を流すことで静電気を分割し，ＴＦＴが静電気により破壊されることを防止する回路であることが理解される。（ウ）本件発明において，第１主電極及び第２主電極の２端子間の電流のオンとオフを制御する要素であるゲート電極の接続態様は，限定されておらず（浮遊するか，ソース電極と短絡するか，ドレイン電極と短絡するかのいずれでもよい），技術的に見て，素子の内部でゲート電極とドレイン電極が短絡する必要性はない。（エ）本件明細書に開示された「２端子素子」の実施例は，いずれも，画素ＴＦＴと同様の構造を有し，第１主電極，第２主電極及び付加ゲート電極の３つの電極を有しているが，そういうものを本件発明では「２端子素子」と呼んでいる。（オ）被告の親会社である三星電子株式会社の特許出願（特開平１１−１９４３６８号公報）において，回路図上は外部と３箇所で接続されたＴＦＴ素子（本件事件において被告が３端子であると主張する素子）について，「ダイオード」（本件事件において被告が２端子素子の典型として説明する素子）という用語を使用している。（カ）２端子薄膜半導体素子についての被告の解釈は，本件明細書には記載されていない，素子の「内部」，「外部」という要素を検討するものであり，明細書に基づかない解釈であって，失当である。そして，ＩＣ回路においては，配線部分と素子部分が融合しており，素子の内部・外部という区別は技術的な意味に乏しいし，配線と素子を明確に区別することは困難で意味がない。-8-（キ）被告は，本件明細書の実施例では，付加ゲート電極は，電気的に浮いているか，第２主電極と素子内部で短絡しているかのいずれかであると主張するが，上記実施例は，いずれも本件発明の実施例にすぎず，本件発明を限定する意味はない。また，被告は，本件特許の特許公報（甲２。以下「本件公報」という。）の第４図を，第２主電極及び付加ゲート電極が各々独立した端子として導体と接続されている例ではないと主張する。しかしながら，本件公報の第４図ないし第６図においては，付加ゲート電極と第２主電極とが短絡する短絡点よりも更に外側に，第２主電極が延在しているが，この延在部が外部取り出し端子を構成する配線であるか，第２主電極を構成する配線であるかは，単に当該箇所をどう呼ぶか（どう見るか）という問題である。延在部は外部取り出し端子であると見れば，第２主電極１０６と付加ゲート電極１２が共に「外部取り出し端子」に「独立」して接続していることになるし，延在部は第２主電極を構成する配線であると見れば，その更に外側にある「外部取り出し端子」と「独立」して接続しているのは，第２主電極だけ，ということになる。このように，同じ第４図でも，見方によって端子の数が変わるのであり，第４図が被告のいうところの「３端子素子」なのか「２端子素子」なのかは，明確には決められない。イ対比被告製品の保護回路の回路保護用ＴＦＴ素子は，その両端に，外部取り出し端子と共通浮遊電極を繋いでいる第１主電極及び第２主電極を有するから，本件発明の「２端子薄膜半導体素子」に該当する。したがって，被告製品は，本件発明の構成要件Ｂ，Ｃ，Ｄを充足する。（被告）ア「２端子薄膜半導体素子」の意味について-9-本件発明における「２端子薄膜半導体素子」とは，トランジスタ構造の中から外へ接続されている出入口の数が２つであるものを意味し，ゲート電極が，ソース電極及びドレイン電極とは独立して，外部と接触している構成のものは，「２端子薄膜半導体素子」に含まれないと解すべきである。理由は，以下のとおりである。（ア）一般に，「端子」とは「電気回路の接続をするため設けた電流の出入口」（新村出編岩波書店刊「広辞苑」第五版）とされており，本件における「端子の数」が，素子自体として外部に接続するための出入口の数（素子から出る配線の数）を意味することは，技術常識からも明らかである。（イ）本件訂正前明細書の特許請求の範囲第１項には，「２端子薄膜半導体素子」は，外部取り出し端子間，又は，外部取り出し端子とこれに近接して設けられた共通浮遊電極との間に接続されていること，及び「２端子薄膜半導体素子」は，付加ゲート電極を有し，付加ゲート電極はＴＦＴのゲート電極と同時に形成されていることが示されている。また，同第３項には，「２端子薄膜半導体素子」の一方の端子は，付加ゲート電極と短絡されていること（すなわち，「２端子薄膜半導体素子」の一方の端子は，付加ゲート電極そのものではないこと）が示されており，同第５項には，「２端子薄膜半導体素子」の上面には，これを構成する両端子及び付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記絶縁膜の表面には，両端子のうち，いずれか一方の端子が，他方の端子表面の絶縁膜上部にまで延在されていること（すなわち，「２端子薄膜半導体素子」の両端子は，両端子にかけて絶縁膜が形成できる位置関係にあること）が示されている。（ウ）本件発明の「２端子薄膜半導体素子」には，第１主電極，第２主電極及び付加ゲート電極の３つの電極があるところ，これらの接続関係をどのように構成するかで，端子の数が変わることになることは技術常識であり，ＴＦＴなどのトランジスタは，ソース電極，ドレイン電極及びゲート電極の３つの電極を有し，それぞれ独立して外部に接続されているために「３端子素子」と呼ばれていることも技術常識である。そして，本来，ソース，ゲート及びドレインの３電極から外部に接続する出入口が構成されていることから３端子素子というべきＴＦＴを，２端子素子とするためには，ゲート電極をフローティング状態にして外部と接続させないか，ゲート電極とソース電極又はドレイン電極とをＴＦＴ（素子）の内部で短絡させるかしかない。そのため，本件明細書では，ＴＦＴのソース，ゲート及びドレインの３電極に相当する第１主電極，付加ゲート電極及び第２主電極を有する「２端子薄膜半導体素子」は，付加ゲート電極をフローティング状態にした実施形態，又は，付加ゲート電極と第２主電極とを「２端子薄膜半導体素子」の内部で短絡させる実施形態のみを採用しているのであり，第２主電極及び付加ゲート電極が各々独立した端子として導体と接続され，素子の外部で導体を介して短絡された実施例の記載はない。このように，実施例に素子の外部で導体を介して短絡された例が示されていないことは，素子の内部で，第２主電極と付加ゲート電極とが接触して短絡されると２端子素子といえるが，第２主電極及び付加ゲート電極が各々独立した端子として導体と接続され，素子の外部で導体を介して短絡されても，２端子素子とはいえないことを明確に示しているというべきである。当業者としても，通常は，「３端子」となりそうなものを，本件明細書においては「２端子」としているのは，上記の実施例の態様を前提としているものと理解する。（エ）本件明細書の特許請求の範囲は，３つの電極を有する「薄膜半導体素子」を，あえて「２端子」と規定したのであるから，付加ゲート電極の接続態様がどのようなものであってもよいという解釈は明らかに誤りであり，本件発明は，２つの電極によって外部に接続するという構成を当然の前提としているといわざるを得ない。（オ）原告は，本件公報の第４図ないし第６図について，延在部を外部取り出し端子であると見れば，第２主電極１０６と付加ゲート電極１２が共に「外部取り出し端子」に「独立」して接続していることになる旨主張する。しかしながら，上記第４図ないし第６図では，「１０６第２主電極」が明らかに１つの部材として記載されており，しかも，「１２付加ゲート 電 極 」 と 短 絡 し た 部 分 か ら 右 方 向 （ 素 子 の 外 部 方 向 ） に 向 か っ て，「１０６第２主電極」が延びているものとして明記されている。つまり，短絡点よりも更に素子の外部方向に延びている部分は，第２主電極の一部として記載されていることが明らかである。その第２主電極の延在部がどこで外部取り出し端子と接続しているかは図示されていないが，少なくとも，図示された範囲内にまで，外部取り出し端子を構成する配線が延びてきていることは記載されていない。したがって，第４図ないし第６図は，「１０６第２主電極」と「１２付加ゲート電極」とが短絡した後，「１０６第２主電極」のみが素子の外部方向に向かって延在していることを明らかにしているのである。「延在部は外部取り出し端子であると見れば」という原告の主張は，明細書の記載に基づかないものとして，失当である。イ対比被告製品においては，回路保護用ＴＦＴ素子のゲート電極，ソース電極及びドレイン電極は，互いに短絡したり，電気的に浮遊したりすることなく ， そ れ ぞ れ 独 立 し て ， 外 部 取 り 出 し 端 子 又 は 共 通 浮 遊 電 極 と 接 続 し，「３端子」を構成している。したがって，被告製品の回路保護用ＴＦＴ素子は，本件発明の「２端子薄膜半導体素子」には該当せず，被告製品は，本件発明の構成要件Ｂ，Ｃ，Ｄを充足しない。（２）争点（１）イ（「付加薄膜半導体における表面」の意味）について（原告）後 記 （ ３ ） で 主 張 す る と お り ， 「 付 加 薄 膜 半 導 体 に お け る 表 面 」 と は，「付加薄膜半導体」の「外側の面」のことであり，「基板とは反対側の面」を意味するものではなく，したがって，本件発明の構成要件Ｃには，ゲート電極が半導体薄膜の上側（基板と反対側）にあるスタガー型だけでなく，ゲート電極が半導体薄膜の下側（基板側）にある逆スタガー型も含まれるから，逆スタガー型である被告製品も構成要件Ｃを充足する。（被告）後記（３）で主張するとおり，構成要件Ｃの「付加薄膜半導体における表面」とは，付加薄膜半導体における基板とは反対側にある面（半導体薄膜の上側）と解すべきであり，したがって，ゲート電極が半導体薄膜の下側（基板側）にある逆スタガー型は，本件発明の技術的範囲に含まれないと解すべきである。そして，被告製品は，ゲート電極が，薄膜半導体の下側（基板側）にある逆スタガーであるから，被告製品は，構成要件Ｃを充足しない。（３）争点（１）ウ（第１主電極延在部を有しない構成は，構成要件Ｅを充足しないか）について（原告）被告は，被告製品は，第１主電極延在部を有しないから，構成要件Ｅを充足しない旨主張する。しかしながら，構成要件Ｅは，「前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており」というものであり，「第１主電極延在部」という要素は，構成要件Ｅには含まれない。請求項の権利範囲は，実施例に具体的に開示された態様のものに限定されるものではないことは，特許請求項解釈の基本である。被告の主張は，何の理由もなく，本件明細書の請求項１の権利範囲を，実施例の具体的態様に限定するものであり，請求項解釈の基本原則に反している。（被告）ア本件発明が，「両方向に電流を流しやすい構造」を有するとの原告の主張が正しいと仮定しても，本件発明が，「両方向に電流を流しやすい構造」を実現するすべての構成を含むものであるとはいえない。そのような効果を発揮するのに不可欠の手段が複数存在する場合において，本件発明がその複数の手段の構成をすべて含むというためには，特許請求の範囲に記載された発明の範囲が，本件明細書にその複数の手段の構成を記載することによってサポートされていなければならない。しかしながら，本件明細書では，そのうち１つの方法が開示されているだけである。すなわち，原告も認めるとおり，第７図（ａ），第６図のように，第２主電極と付加ゲート電極を短絡させるとともに，第１主電極延在部を設けることによって，「両方向に電流を流しやすい構造」となるのである。これ以外の「両方向に電流を流しやすい構造」とする手段，つまり第１主電極延在部という構成を使わない手段としては，被告製品のように，１個のＴＦＴではなく，ゲート電極を順方向に接続した２端子薄膜半導体素子と逆方向に接続した２端子薄膜半導体素子の２個を並列に繋ぐことが考えられる。しかしながら，上記の２つの手段は，主電極に延在部を付加するか否か，ＴＦＴを２個とするか否かにみられるように，全く異なる技術であり，前者が，明細書に記載されているからといって，後者が，記載するまでもなく当業者に自明な事項といえないことは明らかである。したがって，仮に，本件発明が，「両方向に電流を流しやすい構造」を有するものと解釈するならば，明細書に唯一開示されている「第１主電極延在部」という構成によって「両方向に電流を流しやすい構造」としたものであると解釈するほかない。イ被告製品は，ゲート電極を順方向に接続した２端子薄膜半導体素子と逆方向に接続した２端子薄膜半導体素子の２個を並列に繋ぐことによって，「両方向に電流を流しやすい構造」を実現しているのであるから，構成要件Ｅを充足しない。（４）争点（２）ア（ア）（構成要件Ｃについての訂正の違法性の有無）について（被告）ア構成要件Ｃの「付加薄膜半導体における表面」の意味（ア）本件訂正前明細書（甲３）では，「表面」という用語は，①特許請求の範囲第１項の「付加薄膜半導体の表面」，②特許請求の範囲第５項の「絶縁膜の表面」，③同項の「他方の端子表面」，④〔問題点を解決するための手段〕の「付加半導体薄膜表面」，⑤〔実施例〕の「表面保護膜」（３箇所）の７箇所に記載されるのみである（上記各記載部分を，以下，末尾に上記の番号を付して，「本件記載部分①」などという。）。上記の「表面」という用語が本件明細書でどのような意味で使われているかについて，以下検討する。（ａ）本件記載部分②について本件記載部分②の「絶縁膜の表面」という用語は，請求項第５項において，「前記２端子薄膜半導体素子の上面には，これを構成する両端子および付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記絶縁膜の表面には，両端子の内，いずれか一方の端子が，他方の端子表面の絶縁膜上部にまで延在されている・・・」という記載の中で使われている。これによれば，２端子薄膜半導体素子の上面に絶縁膜が形成され，前記絶縁膜の表面にいずれか一方の端子が延在されているのであるから，ここでいう「表面」とは，上記の上面，すなわち，「付加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。（ｂ）本件記載部分③について本件記載部分③の「他方の端子表面」という用語における「表面」は，前記(ａ)の請求項５の記載にあるように，「他方の端子」の上面に絶縁膜があり，その上に「一方の端子」が延在されているのであるから，「他方の端子表面」という場合の「表面」とは，「他方の端子」の上面，すなわち，「付加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。（ｃ）本件記載部分④について本件記載部分④の「付加半導体薄膜表面」でいう「表面」も，「付加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。この点に関連して，本件訂正審決（甲１１）は，次のように認定した（５頁下から３行ないし６頁８行）。「本件特許明細書には，『付加薄膜半導体の表面』が，付加薄膜半導体のどの部分を意味するのか，明確に定義されてはいないが，本件特許明細書の［問題点を解決するための手段］の欄には「さらに，この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設ける。」（本件特許公告公報第３欄第２２行∼第２５行）と記載されており，この［問題点を解決するための手段］の記載はその後に説明される全ての実施例を対象としていると解されるから，上記第１主電極延在部について説明する第６図及び第７図ａを参照すると，本件特許明細書及び図面には，付加半導体薄膜の“表面”として，基板に対して反対側の上面である場合と，基板側の下面である場合と，両方の場合がそれぞれ記載されている。」ⅰしかしながら，特許請求の範囲において，第１主電極延在部を規定しているのは第５項のみである。ところで，第５項には前記のとおり，「前記２端子薄膜半導体素子の上面には，これを構成する両端子および付加薄膜半導体にかけて絶縁膜が形成され，かつ，前記絶縁膜の表面には，両端子の内，いずれか一方の端子が，他方の端子表面の絶縁膜上部にまで延在されている」と記載されており，２端子薄膜半導体素子の上面に絶縁膜が形成され，その上に一方の端子が延在されているというのであるから，第６図に対応しているものであり，第７図は関係のないものである。ⅱまた，本件訂正前明細書（甲３）には，本件訂正審決が指摘する［問題点を解決するための手段］の上記記載の直前に，「ＴＦＴのゲート電極及びゲート絶縁膜と同時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し，遮光と場合によれば半導体薄膜にチャンネルを形成する。このチャンネル形成は，付加ゲート電極と第２主電極との短絡，または容量結合による。」と記載されている。遮光に関して，本件訂正前明細書には，「第３図ａは，本発明に使用される２端子素子の実施例を，第３図ｂのＴＦＴの構造と対応して示す。ＴＦＴは逆スタガー構造例であり，基板１，ゲート電極２，ゲート絶縁膜３，半導体薄膜４，ソース，ドレイン電極５，６及び必要に応じ遮光膜も含む表面保護膜７から成る。このＴＦＴに対応し，同時作製可能な２端子素子は，ゲート電極２と同時に形成される付加ゲート電極１２，以下同様に付加ゲート絶縁膜１３，付加半導体薄膜１４，第１及び第２主電極１０５，１０６及び表面保護膜１７より成る。この例では，付加ゲート電極１２は電気的に浮いており，遮光の役目を果たす。」（７頁下から３行ないし８頁３行）と記載されており，第３図ａの付加ゲート電極１２が遮光の役目を果たすことが記載されている。さらに，「第４図乃至第６図は，第３図ｂの逆スタガー型ＴＦＴと同時に作成できる２端子素子の断面例である。第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，」（８頁７行ないし８行），「第５図は，第４図の例において付加ゲート電極１２と第１主電極１０５の間に平面的重畳をなくし，いわゆるオフセットを設け，見か け 上 Ｖ ＴＨ を 高 く し た 例 で あ る 。 第 ６ 図 は ， さ ら に 第 ５ 図 の 例 において遮光膜を第１主電極延在部２７として第１主電極１０５に接続した例で，両方向に電流を流しやすい構造を有している。」（８頁１２行ないし１５行）と，第４図ないし第６図の付加ゲート電極１２は，第３図ａの付加ゲート電極１２と同じ，遮光の役目を果たすことが記載されている。これに対し，第７図ａの付加ゲート電極１２は遮光の役目を果たすとは記載されていない。「必要に応じ遮光膜も含む表面保護膜７から成る。」（７頁末行）と記載されているように，ＴＦＴ上部に遮光部を設けることは必要に応じなされることであり，第７図ａの付加ゲート電極１２は遮光のために設けられているのではないのである。そうすると，「ＴＦＴのゲート電極及びゲート絶縁膜と同時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し，遮光と場合によれば半導体薄膜にチャンネルを形成する。」とは，付加ゲート電極１２は遮光の役目を果たすことが明記されている第４図ないし第６図に示された２端子素子を指していると解される。よって，「さらに，この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設ける。」との記載は，第６図に対応するものである。ⅲさらに，本件訂正前明細書（甲３）には，「第７図ａには第４図に対応する構造例を示した。・・・第７図ａの２端子素子は，遮光膜３７と同時形成できる第１主電極延在部５７，以下同様に絶縁膜４７，第１及び第２主電極１０５，１０６，付加半導体薄膜１４，付加ゲート絶縁膜１３，付加ゲート電極１２から成り，付加ゲート電極１２と第２主電極１０６とが短絡され，必要により第１が第２主電極配線１１５，１１６が設けられている。」と記載されている。これによれば，第４図には，第６図のような両方向に電流を流しやすい構造の第１主電極延在部はないのであるから，第７図ａは，第４図に対応するとされる以上，「この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設ける」ものに相当しないと解さざるを得ない。ⅳなお，本件記載部分④の用語が含まれる［問題点を解決するための手段］の記載は，特許請求の範囲の記載に整合すればよいのであって，その後に説明されるすべての実施例を対象としていると解すべき理由は全くない。ⅴ以上のように，本件訂正審決が指摘する［問題点を解決するための手段］の上記記載は，第６図を根拠とすべきものであるから，本件記載部分④の「付加半導体薄膜表面」でいう「表面」も，「付加薄膜半導体における基板とは反対側にある面」を意味することになる。（ｄ）本件記載部分⑤について本件記載部分⑤の「表面保護膜１７」とは，基板上に形成された素子の外気に接する面に設けられる保護膜であるから，ここでいう「表面」とは，「付加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。これに対し，原告は，本件記載部分⑤の「表面保護膜」は，「表面」とは別の言葉であって，本件記載部分①の「表面」の解釈の参考にならないと主張する。しかしながら，「表面保護膜」とは，文字どおり「表面」を保護する膜なのであり，本件記載部分①ないし④の「表面」と異なる意義であることを正当化する理由はないから，原告の上記主張は失当である。（ｅ）以上のとおり，本件訂正前明細書（甲３）に記載されている本件記載部分②ないし⑤の「表面」という用語は，すべて「付加薄膜半導体における基板とは反対側にある面」を意味していることに照らせば，本件記載部分①の特許請求の範囲請求項１の「付加薄膜半導体の表面」という用語の「表面」も，特に，「付加薄膜半導体における基板とは反対側にある面」とは異なる意義付けをしていない以上，本件記載部分②ないし⑤と同様に，「付加薄膜半導体における基板とは反対側にある面」という意味に解すべきである。これに対して，原告は，請求項１の「表面」の意味が，明細書のただ１箇所の記載にすぎない本件記載部分④の「表面」の意味に限定されなければならない根拠が明らかでない旨主張する。しかしながら，原告の上記主張は，本件記載部分④のみが根拠であるかのような前提自体において誤りがある。また，明細書及び特許請求の範囲における用語は，統一的に使用しなければならないものである以上，請求項１における「表面」もまた，本件記載部分②から⑤までの「表面」と同様に，「上面」すなわち「付加薄膜半導体における基板とは反対側の面」を指すものと解すべきである。（イ）本件異議申立時の特許請求の範囲請求項１では，２端子素子がスタガー型及び逆スタガー型の両者を含むかのような内容となっているのに対し，請求項２では逆スタガー型のみの内容となっており，請求項３ないし５は，請求項２及びこれを引用した請求項のみを引用しているから，逆スタガー型のみが規定されていることになる。そして，本件公報においては，「表面」という用語が使用されているのは，本件記載部分①（本件補正で「表面」という限定が入れられた。）を除き，本件記載部分②ないし⑤の６箇所なのであるから（前記のとおり，本件記載部分②ないし⑤の「表面」という用語は，すべて「付加薄膜半導体における基板とは反対側にある面」を意味している。），「表面」とは「付加薄膜半導体における基板とは反対側にある面」であると解すべきである。そして，本件補正により，「Ｃ．前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し，前記絶縁基板上に形成されている」という記載が付加されたのであるから，結局，本件補正により，請求項１においても，スタガー型に限定されることが明らかになったものと解すべきである。なお，本件補正により，特許請求の範囲請求項１に記載された発明はスタガー型であるが，請求項１を引用する請求項２ないし５に記載された発明は逆スタガー型という矛盾を含むことになるようにも思える。しかしながら，本件発明は昭和５９年に出願されたものであり，請求項２ないし５は実施態様項にすぎないことから，本件異議申立てでは，本願発明の認定の根拠として請求項１のみを引用しており，異議申立ての審理においては，専ら請求項１のみが審理対象となり，請求項２ないし５項の記載は考慮されることなく，特許が維持されたものと考えられる。イ以上に説明したことに照らせば，本件訂正の構成要件Ｃに係る部分のうち，「前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，」との部分は，「前記付加ゲート電極とは反対側の」という修飾語を付したところで，付加薄膜半導体の表面に，付加ゲート電極と第１主電極及び第２主電極とをどのように配置するのか不明であるから，特許請求の範囲に記載された構成要件を不明瞭にするものであって，「特許請求の範囲の減縮」，「誤記の訂正」又は「明りょうでない記載の釈明」に該当するということはできず，旧特許法１２６条１項ただし書に違反するものである。また，訂正後の特許請求の範囲の記載が不明瞭であるから，特許を受けようとする発明の構成に欠くことができない事項のみを記載したものとはいえず，旧特許法３６条５項２号の規定を満足しないものであり，独立特許要件を満たさないものとして，旧特許法１２６条３項に違反する。なお，仮に，「反対側の」という修飾語を付して特許請求の範囲の記載が明瞭になったものであるとして，原告が主張するように，「表面」という用語に「付加薄膜半導体における基板側」すなわち「付加半導体薄膜の下面」をも含むようになったというのであれば，新規事項を追加するもの，又は，実質上特許請求の範囲を拡張ないし変更するものであって，旧特許法１２６条１項ただし書又は同条２項に違反することになる。（原告）ア被告は，本件記載部分②及び③の「表面」は，請求項５に使用されているのであり，請求項５の記載から，これらの「表面」は「上面」を指すことも明らかであり，したがって，本件記載部分①の「表面」も同じように解釈すべきであると主張する。しかしながら，本件訂正前明細書には，請求項１ないし５の５つの請求項が規定されているが，請求項２以下はすべて請求項１を引用する従属請求項であり，独立請求項は請求項１ただ１つである。つまり，請求項２以下は，すべて請求項１の特定の実施態様にすぎず，請求項５についていえば，第６図の実施態様に特定した記載となっている。請求項１は，第６図のみならず，その他の実施例，すなわち，第３図ａ，第４ないし６図及び第７図ａをすべて包括する，本件特許の技術全体を規定する基本的な請求項なのであり，他の請求項すべてを包含するのであるから，その請求項１の権利範囲が，１実施態様にすぎない請求項５の記載により限定される解釈など，請求項解釈としてあり得ない。言い換えれば，本件記載部分②及び③の「表面」が「上面」の意味であるのは，請求項５が第６図の実施態様を規定する実施態様項であるからにすぎないことは，本件訂正前明細書を読んだ当業者ならば即座に理解できるのであり，そのような当業者が，請求項１に使用されている「表面」の意味が請求項５の「表面」の意味と同じく「上面」に限定されると解釈することなどあり得ない。イまた，本件記載部分⑤の「表面」は，「表面保護膜」という，基板上の１つの膜を指す言葉の一部分であり，「表面」の部分だけ取り出すべきではない。つまり，本件記載部分⑤の「表面保護膜」は，本件記載部分①の「表面」とは別の言葉なのであり，本件記載部分①の「表面」の解釈について参考にはならない。ウそして，本件記載部分④の「表面」の意味について，被告は，第６図のみを参照して「上面」と解釈すべきであると主張するが，この解釈には無理がある。すなわち，被告は，「また，ＴＦＴのゲート電極及びゲート絶縁膜と同時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し，遮光と場合によれば半導体薄膜にチャンネルを形成する。」との記載の付加ゲート電極１２は，第４ないし６図の２端子素子を指すことを前提として，「さらに，この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設ける。」という記載は，第６図にのみ対応し，第７図ａを含まないと主張するが，これらは別個の文章であり，前半の文章が第４図ないし第６図のことを指すとしても，後半の文章が第６図に限定されて第７図ａを含まないという理由にはならない。また，被告は，第７図ａは，第４図に対応するとされる以上，〔問題点を解決するための手段〕に記載された，「この２端子素子が両方向に電流を流せる様に，付加半導体薄膜表面に絶縁膜を介して延在し，第１主電極と同電位の第１主電極延在部を設ける」ものに相当しないと解さざるを得ないというが，第７図ａには明確に第１主電極延在部が記載されており，この図を見た当業者ならば，この第１主電極延在部は素子に両方向に電流を流せるように設けられたものであることは即座に理解する。「第４図に対応する」というただ１文により，当業者が第７図ａに明記された第１主電極延在部の存在と，そこから容易に読み取れる回路特性を否定して考えることなどあり得ない。仮に，被告の主張のとおり，本件記載部分④の「表面」の意味が「上面」であるとしても，なぜ請求項１の「表面」の意味が，明細書のただ１箇所の記載にすぎない本件記載部分④の「表面」の意味に限定されなければならないのか，その根拠が被告の主張では全く明らかではない。エ前記アで主張したとおり，本件訂正前明細書には，請求項１ないし５の５つの請求項が規定されているが，請求項２以下はすべて請求項１を引用する従属請求項であり，独立請求項は請求項１ただ１つである。つまり，請求項２以下は，すべて請求項１の特定の実施態様にすぎず，その権利範囲は請求項１より狭くなる。本件訂正前明細書に接した当業者であれば，請求項１こそが，本件発明の権利範囲を包括する，最も重要な請求項であることを即座に理解する。そして，本件訂正前明細書には，実施例として第３図ａ，第４図ないし６図，第７図ａの構成が開示されているところ，当業者であれば，これらの実施例はすべて請求項１に包含されるものと理解する。そして，当業者は，第３図ａ，第４図ないし第６図はすべて逆スタガー型であり，第７図ａはスタガー型のＴＦＴであることを，容易に理解するから，請求項１は，スタガー型及び逆スタガー型の双方のＴＦＴ構造を包含するものと理解する。つまり，当業者であれば，請求項１の「付加薄膜半導体の表面」とは，単に，「付加薄膜半導体」の「外側の面」のことであり，それが「上面」（基板と反対側）か「下面」（基板と同じ側）かは，スタガー型か逆スタガー型かで変わるのであって，「表面」にはその両方が含まれると理解するのである。オオーム社発行の「薄膜ハンドブック」（昭和５８年１２月１０日第１版第１刷発行）でも，薄膜半導体の「上側」及び「下側」の両面を「表面」と説明している。カ以上のとおり，本件訂正前明細書の請求項１の「付加薄膜半導体の表面」とは，単に，「付加薄膜半導体」の「外側の面」のことであり，「基板とは反対側の面」を意味するものではないから，本件発明の構成要件Ｃが不明瞭となることはなく，また，構成要件Ｃに係る本件訂正が新規事項の追加となることもない。（５）争点（２）ア（イ）ａ（構成要件Ｅについての訂正の違法の有無−順方向接続態様に限定したことについて）について（被告）ア（ア）本件訂正前明細書及び図面の記載には，第４図の説明として，「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴのＶTHと ほ ぼ 同 じ 値 で 電 流 が 流 れ る 。 そ のた め 静 電気 保 護 素 子 と用 い る ときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。また，第２主電極１０６を共通浮遊電極に接続することが好ましい。」と，第２図の説明として，「例えば，端子１０に印加された静電気は，２端子素子１１０，共通電極１００，２端子素子１２０，１３０，１４０・・・を経て端子２０，３０，４０・・・に放電し，端子１０に接続されたＴＦＴ等を保護する。そのため，この例での２端子素子は，外部取り出し電極側から共通浮遊電極側へ電流が流れるしきい値電圧より逆方向のしきい値電圧の方が低いことが望ましい。」と，それぞれ記載されている。上記各記載によれば，外部取り出し端子と共通浮遊電極とを接続する２端子素子においては，ある外部取り出し端子に印加された静電気を，２端子素子，共通浮遊電極，他の２端子素子を経て，他の外部取り出し端子に放電すべく，外部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧より逆方向のしきい値電圧の方が低いことが望ましいとしており，第４図に示す２端子素子では付加ゲート電極と第２主電極とを短絡した上で，第２主電極を共通浮遊電極に接続することが好ましいとしているものである。このようにすると，外部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧は，逆方向しきい値電圧であり，共通浮遊電極から外部取り出し端子へ電流が流れるしきい値電圧は，順方向しきい値電圧であって，後者は前者より低くなり，外部取り出し端子に静電気が印加され，電圧が上昇して逆方向しきい値電圧以上になると，静電気は共通浮遊電極に流れ，更に順方向しきい値電圧分だけ電圧が上昇すると，静電気は他の外部取り出し端子に放電されることになる。以上を要するに，本件訂正前明細書においては，外部取り出し端子と共通浮遊電極とを接続する２端子薄膜半導体素子であって，付加ゲート電極を第１主電極及び第２主電極と平面的に重畳するように設け，付加ゲート電極と第２主電極とを短絡したものに関しては，付加ゲート電極と短絡した第２主電極を共通浮遊電極に接続し，外部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧よりも逆方向のしきい値電圧の方を低くすることにより，外部取り出し端子に印加された静電気が共通浮遊電極に流れると，当該静電気を他の外部取り出し端子に放電しやすくすることが記載されているものといえる。（イ）これに対して，本件発明は，構成要件Ｅにおいて，「前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，」と規定しているから，外部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧は，順方向しきい値電圧であると解され，逆方向のしきい値電圧よりも低くなっているから，外部取り出し端子に印加された静電気は共通浮遊電極に流れやすいとしても，当該静電気を他の外部取り出し端子に放電するには，更に逆方向しきい値電圧分だけ電圧が上昇する必要があり，放電しにくくなっている。そうすると，本件発明は，本件訂正前明細書及び図面に開示された発明ということはできない。少なくとも，本件訂正前発明は，外部取り出し端子と共通浮遊電極との間に２端子薄膜半導体素子が接続されるものにおいては，外部取り出し端子に印加された静電気が共通浮遊電極に流れると，当該静電気を他の外部取り出し端子に放電しやすくなる構成要件しか備えていないと解されるのに対し，本件発明は，外部取り出し端子に印加された静電気は共通浮遊電極に流れやすいとしても，当該静電気は他の外部取り出し端子に放電しにくい構成要件を備えている以上，本件訂正は実質上特許請求の範囲を変更するものであるといわざるを得ない。イこれに対し，原告は，付加ゲート電極及び第２主電極を外部取り出し端子に接続する接続態様（順方向接続態様）も，本件訂正前明細書の請求項１に含まれていた旨主張する。しかしながら，請求項に記載する発明は，少なくとも明細書の記載から自明といえる範囲のものである必要があるところ，逆方向接続態様は，実施例の「好ましい」あるいは「望ましい」態様として記載されているのに対し，順方向接続態様については，明細書に一切記載されておらず，明細書の記載から自明であるとは到底いえない。したがって，順方向接続態様は，本件発明の範囲に含まれるものではない。また，仮に，本件訂正前の請求項１に，形式的には，上記両接続態様が含まれていたとしても，明細書に意味のあるものとして記載があったのは逆方向接続態様のみである。ウ次に，原告は，順方向接続態様の作用効果について，本件訂正前明細書には，「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴの Ｖ ＴＨ と ほぼ 同 じ 値で 電 流 が 流 れる 。 」 （ 甲２ ・ ５ 欄 ３ ４行 な い し ３７行）との記載があり，これが順方向接続態様の作用効果であると主張する。しかしながら，本件訂正前明細書の第４図の説明には，原告が指摘する記載に続いて，「そのため静電気保護素子と用いるときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。また，第２主電極１０６を共通浮遊電極に接続することが好ましい。」と記載されている。この記載は，保護素子として用いるときには，画素用ＴＦＴと同じしきい値電圧では不都合なので，しきい値電圧を大きくすべきことを示しており，かつ，前記のとおり，本件訂正前明細書には，逆方向接続態様が好ましいと記載されているのである。したがって，原告の指摘する記載が，画素用ＴＦＴと同じしきい値電圧で共通浮遊電極に放電することを記載したものとは解されない。（原告）本件明細書に，被告が引用した箇所の記載が存在することは確かであるが，これらはいずれも，第２図及び第４図という実施例について，「好ましい」あるいは「望ましい」と説明されているものにすぎない。要するに，それぞれ実施例の１態様にすぎないのであって，これらの記載により請求項の権利範囲が制限されるものではない。実施例はあくまで，請求項に記載された発明を実施する具体的な態様の１つにすぎず，実施例の記載によって請求項の権利範囲が制限されるものでないことは，請求項解釈の基本である。そして，本件訂正前明細書の特許請求の範囲請求項１は，別紙③のとおりであり，付加ゲート電極及び第２主電極を，外部取り出し端子側に接続する態様と，共通浮遊電極側に接続する態様の双方を含んでいる。構成要件Ｅに係る本件訂正は，第４図ないし６図，第７図 a の実施例における付加ゲート電極・第２主電極を，外部取り出し端子側に接続する態様を請求項１に明記したものであり，もともと請求項１に含まれていた実施態様の一部を明記したものであるから，新規事項を盛り込んだ訂正などではない。また，本件発明の作用効果である「比較的低い電圧で共通浮遊電極へ放電され，ＴＦＴ保護の面で有効」ということについても，本件訂正前明細書には，「第４図は第３図 a の２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴ の Ｖ ＴＨ と ほ ぼ 同 じ値 で 電 流 が 流れ る 。 」 （甲 ２ ・ ５ 欄 ３４ 行 な い し３７行）との記載があり，当該箇所の記載を見た当業者であれば，第４図の実施例のとおり，構成要件Ｅの接続方法（第２主電極及び付加ゲート電極を外部取り出し端子側に，第１主電極を共通浮遊電極側に繋ぐ接続方法）で繋げば，外部取り出し端子側から共通浮遊電極側へのしきい値電圧が低くなり，その結果，低い電圧で静電気が放電されることは容易に理解し得る。また，当業者であれば，第４図と同じく第７図 a についても，第２主電極 ･付 加ゲー ト電極を外部取り出し 端子側に，第１主電極 を共 通浮遊電極側に接続すれば，同様に，外部取り出し端子側から共通浮遊電極側へのしきい値電圧が低くなり，低い電圧で静電気が放電されることも容易に理解し得る。以上より，本件発明の構成要件Ｅ記載の構成は，本件訂正前明細書の記載の事項の範囲内で行われたものであって，新規事項の追加ではない。（６）争点（２）ア（イ）ｂ（構成要件Ｅについての訂正の違法性の有無−「２端子素子」の解釈に影響を与えることについて）について（被告）原告は，本件訂正により，請求項１において「付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し」とされ，付加ゲート電極を第２主電極に短絡させる必要のないことが明確化された旨主張するところ，同主張は，本件訂正は，付加ゲート電極が第２主電極に短絡せず，独立の端子を構成して外部取り出し端子に接続する場合も，本件発明の技術的範囲に含まれるようにしたという主張であると解されるが，もしそうであれば，前記( 1 )で主張したとおり ，本件訂正前明細書に は，付加ゲート電極が 第２ 主電極に短絡せず，独立の端子を構成して外部取り出し端子に接続する場合を含むことは開示されていないから，本件訂正によって新たな技術的事項が導入されたことになる。したがって，本件訂正は，新規事項を追加又は実質上特許請求の範囲を変更したことになり，訂正の要件を欠く違法な訂正というべきである。（原告）争う。（７）争点（２）イ（進歩性欠如の無効理由の有無）について（被告）ア特開昭５９−１６３７８号公報（以下「乙１文献」という。）を主引用例とした場合の進歩性欠如（ア）乙１文献に記載された発明（以下「乙１発明」という。）と本件発明との相違点は，以下のとおりである。ａ相違点１２端子薄膜半導体素子が接続されている対象が，本件発明では「前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」であるのに対し，乙１発明では，「外部取り出し端子と接地端子との間」である点ｂ相違点２本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続して」いるのに対し，乙１発明では，「ゲートバスラインの外部取り出し端子がソース電極（第１主電極に相当）に接続され，ゲート電極とドレイン電極（付加ゲート電極及び第２主電極に相当）とが接続されてアースされる保護トランジスタを有し」ている点（換言すれば，共通浮遊電極とアースとの違いをおけば，本件発明では順方向接続であるのに対し，乙１発明では逆方向接続である点）ｃ相違点３本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されて」いるのに対し，乙１発明では，共通浮遊電極はないから，その形成方法も開示されていない点（イ）相違点についての検討ａ相違点１について（ａ） ⅰ２端子薄膜半導体素子が設けられている理由は，薄膜トランジスタを静電気から保護するためであるから，本件明細書の〔作用〕の項に，「外部取り出し端子間，または外部取り出し端子と共通浮遊電極の間に非線形特性を有する２端子素子を挿入することにより，例えば１つの端子に静電気が印加されたとき２端子素子を通して他の端子にも静電気を分割し，実質的な印加電圧を低くする。共通浮遊電極を設けた場合には，静電気は２端子素子から共通浮遊電極さらに２端子素子を通して他の複数の端子に放電されるので，さらに印加電圧を低くすることができる。」と記載されているとおり，一方の外部取り出し端子に発生した静電気を，２端子薄膜半導体素子を導通させて，他に逃がす必要がある。そして，同じく本件明細書の〔作用〕の項に，「ＴＦＴ装置に外部取り出し端子として共通接地端子がある場合には，この端子を共通浮遊電極と同様に利用することができる。」と記載されていることからも理解できるとおり，２端子薄膜半導体素子から逃がした静電気は，他の端子や共通浮遊電極を介して他の複数の端子に分割して流れるようにしてもよいし，接地端子に流してもよいのである。このことは，特開昭５９−１２６６６３号公報（以下「乙２文献」という。）に，「第２図のアクティブマトリックスが組立工程の途上にある時は，配線Ａはフローティングとなっている。従って前記静電気が配線Ａに流れる割合は，配線Ａのフローティング電位と該配線の容量によって決まる。」（２頁右下欄１６行ないし３頁左上欄１行）及び「アクティブマトリックスが周辺回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄７行ないし１２行）との記載があり，配線Ａが，フローティング電位であっても，ＧＮＤ電位であっても，静電気に対する保護回路の保護機能につき何ら変わりがない旨記載されていることからも理解できる。そして，本件発明では静電気が他の端子にも分割して流れるようにしているところ，乙１発明では接地端子に流れるようにしているのであるが，機能としては何ら変わらない。したがって，上記相違点は，実質的な相違点ではないといえる。ⅱ仮に，上記相違点が実質的な相違点であるとしても，次に示す理由により，当業者ならば何ら困難なく推考し得る設計変更にすぎない。すなわち，乙２文献には，絶縁基板上に形成され，ＴＦＴで構成されるアクティブマトリックスを静電気から保護するために，各ＴＦＴのゲートに接続され，両端に外部回路と接続するための電極を備えるＸラインが，前記アクティブマトリックスの周辺領域で，直列に接続された２個のＭＯＳ型トランジスタを介してフローティング電位である１つの配線に接続されるという保護回路を備える発明が記載されている。そして，乙２文献における直列に接続された２個のＭＯＳ型トランジスタは，Ｘライン（ゲート配線）に生じた静電気を，当該トランジスタを介して配線に逃がす機能を有するものである点で，乙１発明の保護用トランジスタと共通しているから，乙１発明と上記の乙２文献に記載された発明（以下「乙２発明」という。）の技術とは，共に，絶縁基板上に形成されるＴＦＴを静電気から保護するために，ＴＦＴのゲート配線と他の端子との間に保護用トランジスタを接続するものであるといえる。そうすると，乙１発明の「保護用トランジスタは，外部取り出し端子と接地端子とに接続されている」構成に，上記の乙２発明の技術を適用し，本件発明の「外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」に接続する構成に変更することは，当業者ならば何ら困難性なく推考し得る設計変更にすぎないことになる。（ｂ）この点，原告は，乙１文献には，１つのゲートバス（外部取り出し端子）に印加された静電気を他のゲートバス（外部取り出し端子）へ分散放電するという，本件発明の技術的思想は開示されておらず，また，乙２文献にも，１つのＸラインに印加された静電気を他のＸラインに放電するという本件発明の技術的思想が記載されているとはいえないから，静電気を逃がす先を，アースから，アース接続しない共通浮遊電極に変更することは，当業者にとって容易に想定し得ることではなかったと主張する。ⅰしかしながら，そもそも，相違点１は，２端子薄膜半導体素子が接続されている対象が，本件発明では「前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」であるのに対し，乙１発明では，「外部取り出し端子と接地端子との間」である点であって，外部取り出し端子に印加された静電気は，２端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割されるか否かという点ではない。また，原告は，「両方向に電流を流しやすい構造でないもの」も本件発明に含まれることを自認しているのであるから，本件発明の技術思想として，上記のような分散放電を挙げることは許されない。したがって，分散放電するという技術思想が乙１文献にも乙２文献にも開示されていないことを理由として，容易想到性を否定することはできない。ⅱまた，前記（ａ）で主張したように，乙１発明において，アースを共通浮遊電極に変更することは何らの困難性もなく推考し得る設計変更にすぎないのであるから，乙１文献に静電気を他の外部取り出し端子へ分散放電するという技術的思想が開示されていないことは，相違点１に関する判断には影響しない。ⅲさらに，本件発明には，第１主電極延在部を備える旨の規定はないから，逆方向しきい値電圧以上にならなければ，共通浮遊電極から他の外部取り出し端子に電流が流れるとはいえないのであり，したがって，本件発明においては，静電気は，ある外部取り出し端子の電圧が順方向しきい値電圧以上になると，当該外部取り出し端子から２端子素子を介して共通浮遊電極へ流れ，更に電圧が上昇して共通浮遊電極の電圧が逆方向しきい値電圧以上になると，共通浮遊電極から他の２端子素子を介して他の外部取り出し端子に電流が流れるのである。一方，乙１発明のアースを共通浮遊電極に変更したものでは，静電気は，ある外部取り出し端子の電圧が逆方向しきい値電圧以上になると，当該外部取り出し端子から２端子素子を介して共通浮遊電極へ流れ，更に電圧が上昇して共通浮遊電極の電圧が順方向しきい値電圧以上になると，共通浮遊電極から他の２端子素子を介して他の外部取り出し端子に電流が流れるのであって，外部取り出し端子に印加された静電気が，２端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割される際に必要とされる電圧に差異はない。また，乙２文献において，配線Ａに蓄積された電荷が他のＸラインへ流れるためには，大きな電圧上昇が必要であるとしても，当該電圧上昇があれば，他のＸラインに電荷が流れることは自明である。さらに，乙２文献においては，Ｘラインから配線Ａへ流れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧とは同じである。そして，Ｘラインから配線Ａへ流れるしきい値電圧については，後記ｂ（ａ）ⅲのとおり，本件出願当時の当業者の技術常識を参酌すると，画素用ＴＦＴの動作電圧より高く，破壊電圧より低い電圧，すなわち，画素用ＴＦＴの動作電圧の数倍程度であると解され，本件発明の順方向しきい値電圧もこれと同程度であり，本件発明の逆方向のしきい値電圧は，これよりも大きいものと解されるから，乙２文献の配線Ａから他のＸラインへ流れるしきい値電圧は，本件発明の逆方向しきい値電圧より小さいと解するのが相当である。以上のことと，本件明細書の特許請求の範囲には，順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はないことから，乙２文献には１つのＸラインに印加された静電気を他のＸラインに放電するという本件発明の技術的思想が記載されているとはいえないとの原告の主張は誤りである。ⅳ１つの端子に印加された静電気を他の端子に分散放電することは，特開昭５９−１４３３６８号公報（以下「乙３文献」という。）にも記載されている。また，保護回路を介してではないが，特開昭５８−１１６５７３号公報（以下「乙８文献」という。）には，「この時列電極線３は基板周辺において，第２図のＡ，Ｄで示される様に互いに短絡して構成するとともに，さらに，Ｅ，Ｆ，Ｇ，Ｈで示される様に周辺で行電極線ともコンタクトを取り，すべての行電極線と列電極線が同電位となる様にする。以上の様にマトリックスアレー基板を構成する事により，基板の以降の工程において，いかなる静電気にさらされても，基板内は常に同電位に保たれるので，静電気に対し，非常に強くなる。」（２頁左下欄９行ないし１７行）と記載されているし，特開昭５８−７９２１９号公報（以下「乙９文献」という。）には，「電極パターン（１），（２）及びそのリード端子（３），（４）を形成するとき同時に，各電極間の短絡部（６）を形成し，この状態でラビングにより配向処理を行えば，各電極間が同電位に保たれるため配向処理面の絶縁破壊は防止される。」（２頁右上欄３行ないし８行）と記載されている。このように，静電気による絶縁破壊を防止するために，１つの端子に印加された静電気を他の端子に分散放電して実質的な印加電圧を低くすることは，周知の技術であったのであり，この点に何らの進歩性もない。ⅴ原告は，乙２文献に分散放電の技術思想が開示されていないことの根拠として，配線Ａの容量が大きい点を挙げている。しかしながら，本件発明の共通浮遊電極にも一定の静電容量があることは，原告も認めるところであり，かつ，本件発明の請求項には，共通浮遊電極の静電容量について何ら規定されていないから，共通浮遊電極ないし配線Ａの容量の違いを理由とする原告の主張は，請求項の記載に基づくものではなく，失当である。（ｃ）また，原告は，乙２文献は，組立てが完了してからは，配線ＡをＧＮＤ電位に接続することを推奨しているのであり，配線Ａがフローティング電位であっても，静電気に対する保護回路の保護機能につき何ら変わりがない旨は記載されていないと主張する。しかしながら，乙２文献には，「アクティブマトリックスが周辺回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄７行ないし１２行）と記載されているのであって，配線ＡをＧＮＤ電位に接続したときの効果は，「周辺回路を通して入力するサージ」に対する効果である。したがって，静電気から保護するためにＧＮＤ電位にすることを推奨しているとは解されず，むしろ，静電気から保護するためには，配線Ａをフローティング電位にすることとＧＮＤ電位にすることとの間に差はないことが記載されていると解するのが相当である。また，仮に，配線Ａをフローティング電位にすることとＧＮＤ電位にすることとが同等でないとしても，組立工程においては，配線Ａをフローティング電位にすることにより，静電気から保護していることは明らかであるから，乙２文献には，配線Ａを，ＧＮＤ電位に接続しても，フローティング電位に接続しても，静電気から保護し得ることが記載されていることに変わりはない。なお，本件明細書の「〔従来技術〕」の項には，「ＴＦＴは通常ガラス基板等の絶縁基板上に設けられるため，製造プロセス中や実装工程中の静電気で破壊しやすい問題を有していた。」と記載されており，「〔発明の効果〕」の項には，「上述の如く，本発明によればＴＦＴ装置の特に実装工程における静電気破壊をなくせるので最終的な歩留りが向上し，コスト低減に役立つ。」と記載されている。このように，本件発明の課題の主眼は，ＴＦＴ装置の製造プロセス中や実装工程中の静電気破壊を防止することにある。このことからも，乙２文献記載の技術を乙１発明に適用する動機付けは十分にあるといえる。ｂ相違点２について（ａ）静電気を逃がす先がアースか共通浮遊電極かは，実質的な相違ではないか，あるいは，設計変更にすぎないことは既に示したとおりであるから，相違点２の検討においては，付加ゲート電極及び第２主電極を共通浮遊電極に接続し，第１主電極を外部取り出し端子に接続することに換えて，付加ゲート電極及び第２主電極を外部取り出し端子に接続し，第１主電極を共通浮遊電極に接続すること，すなわち，逆方向接続を順方向接続に変更することが容易か否かを検討する。ⅰ前記ａのとおり，外部取り出し端子に印加された静電気が，２端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割される際に必要とされる電圧は，上記両者の接続の仕方において差異はないから，両者の接続の仕方において差異があるのは，静電気が外部取り出し端子から２端子素子を介して共通浮遊電極へ流れる際のしきい値電圧である。ⅱまた，本件明細書（甲１０添付）には，「以上の２端子素子は，内部のＴＦＴ動作に影響を与えない様，チャンネル長，チャンネル 幅 ， Ｖ ＴＨ の 選 択 が さ れ る が ， さ ら に 付 加 ゲ ー ト 電 極 と 第 １ 主電極の間，第１主電極延在部と第２主電極の間にオフセット領域を設定することも可能である。」，「２端子素子は，それ故ＴＦＴ装置の動作電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構造が選ばれている。」，「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で ， 第 ２ 主 電 極 １ ０ ６ に 電 圧 が 印 加 さ れ た と き Ｔ Ｆ Ｔ の Ｖ ＴＨ とほぼ同じ値で電流が流れる。そのため静電気保護素子と用いるときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。また，第２主電極１０６を共通浮遊電極に接続することが好ましい。第５図は，第４図の例において付加ゲート電極１２と第１主電極１０５の間に平面的重畳をなくし，い わ ゆ る オ フ セ ッ ト を 設 け ， 見 か け 上 Ｖ ＴＨ を 高 く し た 例 で ある。」との記載がある。すなわち，２端子素子は，内部のＴＦＴ動作に影響を与えないように，ＴＦＴのＶＴＨより高く，破壊電圧より低い電圧で電流が流れるようにするために，ＴＦＴよりチャンネル長を長くすること，チャンネル幅を狭くすること，逆方向接続すること，オフセットを設けることが記載されている。しかしながら，本件明細書には，２端子素子を，画素ＴＦＴの動作電圧とほぼ同じ電圧で電流が流れるようにすることや，当初，共通浮遊電極に電流が流れるが，共通浮遊電極の電位が上昇して電流を流さない方向に自動的に変化することなどは記載されていないのみならず，画素ＴＦＴの動作電圧の数倍の逆方向しきい値電圧以上とならなければ，２端子素子からの放電が開始しない接続態様である，付加ゲート電極と第２主電極とを短絡した上で，第２主電極を共通浮遊電極に接続する態様を推奨している。ⅲ乙１文献には，「第４図に保護トランジスタＴｒ ３ のゲート電圧Ｖ G 対ドレイン電流ｉ D 特性をｎ−チャンネル飽和ドレイン電流ｉ DS で規格化して示す。図に於いてＶ G （＋）側でｉ D が急増する電圧を閾値電圧Ｖ T とすれば，図の特性では３Ｖ T 程度のゲート電圧印加により，ｉ D はほぼ飽和電流に達する。保護トランジスタを２段直列接続した第３図の構成では，Ｔｒ １ のゲートに対する入力端２ａから見た回路のインピーダンスはＶG＝２ＶTまでは大きいが，Ｖ G ＞２Ｖ T となると急激に低下し，ゲート電極２に過大な電圧が印加されるのを防止することができた。第４図の特性例を考慮すると，保護トランジスタを３段に接続すれば，Ｔｒ １ を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート電圧以上ではゲート回路の入力インピダンスは急激に減少する。この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。」（２頁左下欄１４行ないし右下欄１１行）との記載がある。すなわち，画素ＴＦＴ（Ｔｒ １ ）を十分に飽和電流まで駆動でき，かつ，過大な電圧が印加するのを防止するために，保護ＴＦＴ（Ｔｒ ３ ）のしきい値電圧を画素ＴＦＴのしきい値電圧の３倍程度とすることが記載されている。また，乙１文献には，「ゲートバスに加えられた正電圧が特に高くない場合（０＜Ｖ G ＜２０∼３０Ｖ）保護トランジスタのｐチャンネル電導は顕著でなく，ゲートバス５１，５２，５３に加えられたゲート電圧は減衰することなく各要素トランジスタ（３１，３２，４１，４２等）のゲートに印加され，各要素トランジスタを十分にオンすることができる。更に過大正電圧が印加されれば，保護トランジスタ２１，２２，２３のｐ−チャンネル電導が動き，要素トランジスタのゲート電圧を低下させることができる。」（３頁左下欄５行ないし１５行）との記載がある。これは，第５図に示された実施例２に関する説明であるが，前記記載にかんがみれば，保護ＴＦＴの逆方向しきい値電圧は，画素ＴＦＴを十分に飽和電流まで駆動でき，かつ，過大な電圧が印加するのを防止するために必要な，画素ＴＦＴのしきい値電圧の３倍程度に相当するものとして記載されているものと解される。このことは，乙１文献に，「最近ではゲート絶縁膜に窒化シリコン，窒化，酸化シリコン，酸化シリコン等を用いたａ・ＳｉＴＦＴ素子では，１０Ｖ内外又はそれ以下のゲート電圧で十分にトランジスタのオン・オフ制御が可能となり，その工業的応用の可能性が極めて濃厚となって来た。」（２頁左上欄１行ないし７行）と記載されていることからも裏付けられる。さらに，特開昭５９−５０５５９号公報（以下「乙５文献」という。）には，「本発明の特徴は，上記目的を達成するために，非晶質Ｓｉで形成される半導体素子を含む直列回路ごとに，そのブレークダウン電圧よりは小さいが回路駆動用電圧よりは大きいクランプ電圧値をもつクランプ回路を設けて，このクランプ回路で静電気を放電させる構成とするにある。」（２頁右上欄１１行ないし１６行），「本体の薄膜トランジスタ３２と同一プロセスでクランプ回路内の薄膜トランジスタを構成した場合，本体素子をしきい値電圧以上で駆動させることが望ましく，そして第２２図実施例のように２個以上直列接続した薄膜トランジスタをクランプ回路内に使用することが望ましい。」（４頁左上欄２行ないし８行）と，クランプ電圧値は，本体ＴＦＴのブレークダウン電圧よりは小さいが駆動用電圧よりは大きい，本体ＴＦＴのしきい値電圧の数倍程度が望ましいことが記載されている。以上のことから，本件出願当時の当業者の技術常識としては，保護用ＴＦＴの動作電圧は，画素用ＴＦＴの動作に影響を与えないようにするために，画素用ＴＦＴの動作電圧より高く，破壊電圧より低い電圧，すなわち，画素用ＴＦＴの動作電圧の数倍程度としていたのであり，本件明細書の記載や本件発明においても同様と考えられる。ⅳさらに，乙５文献の第５図及び第２１図には，ＴＦＴを静電気から保護するために，保護用ＴＦＴを１個だけ順方向に接続することが示されている。ⅴ以上のとおり，本件明細書には，２端子素子は，内部のＴＦＴ動作に影響を与えないように，ＴＦＴのＶＴＨより高く，破壊電圧より低い電圧で電流が流れるようにすることが記載されており，また，２端子素子のしきい値電圧は，チャンネル長やチャンネル幅などで調整できるものであるから，本件発明の２端子素子が順方向接続であるからといって，特許請求の範囲に２端子素子の順方向しきい値電圧の数値が規定されていない以上，内部のＴＦＴと同程度のしきい値電圧であるとすることはできず，乙１発明の２端子素子と同様，内部のＴＦＴを十分に飽和電流まで駆動でき，かつ，過大な電圧が印加するのを防止するためのしきい値電圧を有するものと解すべきである。また，乙１文献においては，第３図に２個の保護用ＴＦＴを順方向接続することが示されており，「この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。」（２頁右下欄１０行ないし１１行）との記載は，保護用ＴＦＴを１個だけ順方向接続することを示唆するものであり，乙５文献に具体的に保護用ＴＦＴを１個だけ順方向に接続することが示されていることを考慮すれば，乙１発明において，保護トランジスタを順方向接続とし，かつ，１個のみとすることに何らの困難性もない。したがって，乙１発明の保護回路の接続態様について，逆方向接続を順方向接続に変更することは容易である。（ｂ）この点，原告は，本件発明は，２端子薄膜半導体素子の導通する電圧を，画素ＴＦＴの動作電圧と同程度にまで低下させて効果的に静電破壊を防止することができるのに対して，乙１文献に開示された保護回路の接続態様では，しきい値電圧の２倍以上（乙１の第３図），又は数倍の逆方向しきい値電圧以上（乙１の第５図）とならなければ，保護回路からの放電が開始しない旨主張する。また，原告は，本件発明の構成においても，駆動時に外部取り出し端子に要素トランジスタの動作電圧以上の駆動信号が印加されると，２端子薄膜半導体素子から共通浮遊電極に当初電流が流れるが，その先の共通浮遊電極が接地端子や電源端子に接続されていないため，共通浮遊電極の電位が上昇する方向に変動し，このように，共通浮遊電極の電位が上昇すると，駆動信号が印加された外部取り出し端子と共通浮遊電極との間の電位差が減少し，そうすると，２端子薄膜半導体素子は電流を流さない方向に自動的に変化し，その結果，駆動信号の漏れ電流が減少し，電圧降下も回復し，要素トランジスタには正常な駆動信号が供給され，したがって，本件発明においては，構成要件Ｅの接続態様を採用して，２端子薄膜半導体素子の動作電圧を，保護すべき要素トランジスタ（画素ＴＦＴ等）の動作電圧程度まで低下させても問題は生じない旨主張する。ⅰしかしながら，本件明細書の特許請求の範囲には，順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はなく，また，本件明細書には，しきい値電圧を考慮すると，付加ゲート電極及び第２主電極は共通浮遊電極に接続することが好ましいとしか記載されておらず，付加ゲート電極及び第２主電極を外部取り出し端子に接続することにより，２端子薄膜半導体素子の導通する電圧を，画素ＴＦＴの動作電圧と同程度にまで低下させることができ，ＴＦＴの保護の面でメリットがあるとは記載されていない。また，第１主電極を共通浮遊電極に接続することにより，２端子薄膜半導体素子の動作電圧を，画素ＴＦＴの動作電圧程度まで低下させても問題は生じないことも記載されていない。原告の上記主張は，本件明細書の記載に基づかないのみならず，本件明細書の記載に反するものであって，失当である。また，順方向接続態様は，本件明細書に一切記載されておらず，本件明細書から自明といえるものでもなく，順方向接続態様の作用効果や技術的意義についても記載がないのであるから，構成要件Ｅに係る本件訂正は，新規事項の追加に該当する。仮に，この訂正が新規事項の追加に該当しないとすれば，順方向接続態様と逆方向接続態様とは，適宜選択できる設計的事項にすぎないことになる。ⅱ原告の上記主張は，保護回路の動作電圧を要素トランジスタの動作電圧と同程度に設定すると，当初は，駆動信号が共通浮遊電極に漏れるが，流れ込んだ静電気によって共通浮遊電極の電位が上昇して，外部取り出し端子と共通浮遊電極との電位差が保護回路の動作電圧以下となるから，それ以降は漏れ電流が減少し，要素トランジスタの動作に支障が生じない，というものである。そこで，原告が主張するように，「保護回路の動作電圧」（以下「Ｖｔｈ」という。）と「要素トランジスタの動作電圧」を同程度に設定した場合を想定する。上記の説明から，駆動信号の電圧は，Ｖｔｈより大きいことは明らかであるところ，これを，乙１文献の記載を参考にして，仮に３Ｖｔｈとする。３Ｖｔｈの駆動信号を外部取り出し端子に印加すると，保護回路はオンとなり，共通浮遊電極に静電気が流れ込む。やがて，共通浮遊電極の電位が２Ｖｔｈになると，保護回路はオフとなり，静電気は共通浮遊電極に流れることはなく，要素トランジスタが正常に動作することになる。そして，これ以降は，駆動信号が３Ｖｔｈを超えた場合にのみ保護回路がオンとなるのであり，３Ｖｔｈ以下ではオンとならない。すなわち，保護回路の動作電圧を要素トランジスタの動作電圧と同程度に設定し，順方向接続態様とした作用効果とは，３Ｖｔｈの駆動信号を印加した当初に，共通浮遊電極の電位が２Ｖｔｈになるまで，共通浮遊電極に駆動信号を漏れ続けさせるという効果であり，共通浮遊電極の電位が２Ｖｔｈになり，要素トランジスタが正常に動作する状態になって以降は，駆動信号が３Ｖｔｈを超えないと保護回路はオンとならないから，乙１文献のように，しきい値電圧が３Ｖｔｈの保護回路を使用したときと，保護回路の導通電圧に差はないこととなる。この説明は，駆動信号の電圧を３Ｖｔｈと仮定した場合に限らず，Ｖｔｈを超えるすべての駆動信号の電圧について当てはまるものである。したがって，原告の主張する，「本件発明は，乙１文献と比較して，２端子素子の導通電圧を画素ＴＦＴの動作電圧まで低下させることで，より有効に静電破壊を防止する」との作用効果は，駆動信号を印加した当初のごく短時間には奏することができるが，通常使用状態になって以降には奏することのできないものである。（ｃ）また，原告は，乙１発明では，保護回路のトランジスタが画素ＴＦＴの動作電圧とほぼ同じ電圧で動作するときは，画素ＴＦＴの駆動に障害が生ずるおそれがあるとともに，駆動時において駆動信号が漏れ出して消費電流も増加するから，乙１発明の構成に，本件発明の構成要件Ｅの接続態様のような低い動作電圧を有する保護回路を組み合わせることについては，阻害要因がある旨主張する。ⅰしかしながら，原告の上記主張は，本件発明について，特許請求の範囲に順方向しきい値電圧が低いことを規定していることを前提にしている点で誤っているのであるが，その点はおくとしても，乙１発明の２端子素子がアースに接続されたことを前提としている点で誤っている。すなわち，相違点１について主張したとおり，乙１発明において，アースは共通浮遊電極と実質的に同等なものであるか，又は，アースを共通浮遊電極に変更することは何らの困難性もなく推考し得る設計変更にすぎないのであるから，検討すべきは，アースを共通浮遊電極に置換した乙１発明についての相違点２の容易推考性である。そして，置換した乙１発明について，低い動作電圧を有する保護回路を組み合わせることに阻害要因がないことは明らかである。ⅱ原告の上記主張は，乙１文献において，保護用ＴＦＴと画素用ＴＦＴを同時形成していることを理由に，保護用ＴＦＴの順方向しきい値電圧が画素用ＴＦＴの順方向しきい値電圧と同程度となることを前提としたものと解される。しかしながら，本件明細書にも記載されているとおり，保護用ＴＦＴと画素用ＴＦＴを同時形成しても，チャンネル長，チャンネル幅及びオフセット領域などを設定することにより，しきい値電圧を調整することができることは技術常識であるから，保護回路のトランジスタの順方向しきい値電圧は，画素用ＴＦＴの順方向しきい値電圧と同程度であるとは限らない。乙１文献において，上記技術常識を参酌して，トランジスタのしきい値電圧をＶｔｈより大きな適宜の値にすれば，接続先が共通浮遊電極であろうとアースであろうと，トランジスタを順方向接続の１段にすることに何の問題もないことは明らかである。そして，本件発明においても，２端子薄膜半導体素子と薄膜トランジスタは同時形成されているが，２端子薄膜半導体素子の順方向しきい値電圧の値は規定されておらず，また，本件明細書には，「以上の２端子素子は，内部のＴＦＴ動作に影響を与えない様 ， チ ャ ン ネ ル 長 ， チ ャ ン ネ ル 幅 ， Ｖ ＴＨ の 選 択 が さ れ る が ， さらに付加ゲート電極と第１主電極の間，第１主電極延在部と第２主電極の間にオフセット領域を設定することも可能である。」，「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加された と き Ｔ Ｆ Ｔ の Ｖ ＴＨ と ほ ぼ 同 じ 値 で 電 流 が 流 れ る 。 そ の た め 静電気保護素子と用いるときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。」との記載があるから，前記しきい値電圧は，画素用ＴＦＴの動作電圧より高いと解すべきであり，同程度であるとはいえない。上記「内部のＴＦＴ動作に影響を与えない様」とは，乙１の記載を参酌すれば，内部のＴＦＴを十分飽和電流まで駆動できる電圧以上のしきい値電圧にすべきものと解される。したがって，保護用ＴＦＴと画素用ＴＦＴが同時形成されることを理由に，保護用ＴＦＴの順方向しきい値電圧が，画素用ＴＦＴの順方向しきい値電圧と同程度となるという原告の議論の前提は，乙１発明においても本件発明においても，誤っている。（ｄ）以上より，相違点２は当業者が容易に推考し得ることである。ｃ相違点３について乙１文献には，「以上説明したように本発明では，保護トランジスタの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり，且つ各要素トランジスタの過大ゲート電圧が印加されるのを防止できた。こうして特に工程数を増やすことなく，保護トランジスタをアレー中に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製作することが可能となった。」（３頁左下欄１６行ないし右下欄５行）と記載されている。また，特開昭５８−７８７４号公報（以下「乙４文献」という。）には，「工程数の増加は必然的にコストの上昇と歩留りの低下に反映するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭＯＳトランジスタを得ることは極めて重要である。」（３頁左上欄１０行ないし１４行）と記載されている。これらの記載にあるように，ＴＦＴを静電気から保護するためのトランジスタやダイオードの作製において，工程数を増やさないようにすることは周知の課題といえ，共通浮遊電極はソース・ドレイン電極，ゲート電極やソースライン，ゲートラインなどと同じ材料で作製されるものであるから，乙１発明に共通浮遊電極を形成する場合に，工程数を増やさないようにするために，これらと同時に形成することは，当業者が当然に採用する技術的手段にすぎない。したがって，相違点３は当業者が容易に推考し得ることである。（ウ）以上のとおり，本件発明は，乙１発明及び乙２発明の技術に基づいて，当業者が容易に発明をすることができたものである。イ乙３文献を主引用例とした場合の進歩性欠如（ア）乙３文献に記載された発明（以下「乙３発明」という。）と本件発明との相違点は，以下のとおりである。ａ相違点１
      
      ２　端 子 薄 膜 半 導 体 素 子 が 接 続 さ れ て い る 対 象 が ， 本 件 発 明 で は，「前記外部取り出し端子間とこれに近接して設けられた共通浮遊電極との間」であるのに対し，乙３発明では，外部取り出し端子と共通ＧＮＤ電位（ＶＳＳ）となる電源配線との間である点ｂ相違点２本件発明では，２端子薄膜半導体素子は，薄膜トランジスタと同じ絶縁基板上に形成されているのに対し，乙３発明では，保護回路用ＴＦＴの形成方法は記載されていない点ｃ相違点３本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続して」いるのに対し，乙３発明では，「ソース又はドレインのいずれか一方は入力端子に接続され，他方のソース又はドレインはゲートと接続された後に電源配線に接続されている」点ｄ相違点４本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されて」いるのに対し，乙３発明では，共通浮遊電極はないから，その形成方法も記載されていない点ｅ相違点５本件発明では，付加ゲート電極はゲート電極と同時に形成されており，付加ゲート絶縁膜はゲート絶縁膜と同時に形成されており，付加薄膜半導体は半導体薄膜と同時に形成されているのに対し，乙３発明では，保護回路用ＴＦＴの形成方法は記載されていない点（イ）相違点についての検討ａ相違点１について（ａ）前記ア（イ）ａで主張したように，本件発明においては，一方の外部取り出し端子に発生した静電気を，２端子薄膜半導体素子を導通させて，他に逃がす必要があり，そして，２端子薄膜半導体素子から逃がした静電気は，他の端子や共通浮遊電極を介して他の複数の端子に分割して流れるようにしてもよいし，接地端子に流してもよい。そして，乙３文献には，「第１図に示す本発明による保護回路では，各入力端子がＴＦＴを介してＶSS乃至ＶDDに接続されているため，基本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ接合を介して接続されることになる。従っていづれかの端子に，静電気が印加しても，ＰＮ接合乃至ソース・ドレインのブレイクダウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴＬＳＩの各部分の間の電位差はあまり大きくならないため，静電気による破壊に対して強くなる。」（２頁左下欄９行ないし１８行）と記載されており，各入力端子がＴＦＴを介してＶＳＳに接続されていると，いづれかの端子に静電気が印加しても，ＰＮ接合のブレイクダウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わると解されるところ，この作用は上記の本件発明の作用と同じである。したがって，相違点１は実質的な相違点ではない。（ｂ）仮に，相違点１が実質的な相違点であるとしても，前記ア（イ）ａで主張した乙２発明の構成からすれば，乙３発明の「保護回路用ＴＦＴは，外部取り出し端子と共通ＧＮＤ電位（ＶSS ）となる電源配線とに接続されている」構成に，上記の乙２発明の技術を適用し，本件発明の「外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」に接続する構成に変更することは，当業者ならば何ら困難性なく推考し得る設計変更にすぎない。（ｃ）原告は，乙３発明は，静電気を電源ラインに逃がすことを特徴とする発明であり，入力配線に印加された静電気を他の入力ラインに分散させるという技術的思想は開示されていないと主張する。しかしながら，乙３文献には，「第１図に示す本発明による保護回路では，各入力端子がＴＦＴを介してＶSS乃至ＶDDに接続されているため，基本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ接合を介して接続されることになる。したがっていずれかの端子に，静電気が印加しても，ＰＮ接合乃至ソース・ドレインのブレイクダウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴＬＳＩの各部分の間の電位差はあまり大きくならないため，静電気による破壊に対して強くなる。」（２頁左下欄９行ないし１８行）と記載されており，具体的な接続経路を理解できるか否かとは関係なく，入力配線に印加された静電気を他の入力ラインに分散させるという技術的思想が記載されていることは明らかである。ｂ相違点２及び５について乙１文献に，「以上説明したように本発明では，保護トランジスタの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり，且つ各要素トランジスタの過大ゲート電圧が印加されるのを防止できた。こうして特に工程数を増やすことなく，保護トランジスタをアレー中に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製作することが可能となった。」（３頁左下欄１６行ないし右下欄５行）と記載されているように，信号処理用ＴＦＴと保護回路用ＴＦＴとを，工程数を増やすことのないように，同じ絶縁基板上に同時に形成することは，当業者にとって周知の課題についての解決手段にすぎない。このような課題が周知であることは，乙４文献に，液晶画像表示装置に用いられる絶縁性基板上に形成されたスイッチ用非晶質シリコンＭＯＳトランジスタにおいて，静電気などによる絶縁破壊からゲート絶縁膜を保護するための保護ダイオードを，工程数の増加を防ぐべくＭＯＳトランジスタの作製と同時に作製する技術が記載されており，また，乙５文献に，薄膜トランジスタをマトリクス状に接続してなる半導体装置を静電気から保護するための，薄膜トランジスタで構成したクランプ回路を備える半導体装置保護回路において，保護されるべき薄膜トランジスタと同一プロセスで，前記クランプ回路の薄膜トランジスタを形成する技術が記載されていることからも明らかである。したがって，乙３発明において，周知の課題を解決すべく，乙１文献記載の技術を適用して，保護回路用ＴＦＴを，ＴＦＴＬＳＩのＴＦＴと同じ絶縁基板の上に同時に形成することは，当業者ならば，容易に推考し得ることにすぎない。ｃ相違点３について乙３文献の第４図のＴＦＴ（Ｔ２）と，乙１文献の第５図の保護ＴＦＴ２１などの接続態様は同じであるから，相違点３は，前記ア(イ)ｂでの主張と同じ理由により，当業者が容易に推考し得ることである。ｄ相違点４について前記ア（イ）ｃで主張したように，ＴＦＴを静電気から保護するためのトランジスタやダイオードの作製に工程数を増やさないようにすることは周知の課題といえ，共通浮遊電極はソース・ドレイン電極，ゲート電極やソースライン，ゲートラインなどと同じ材料で作製されるものであるから，乙３発明に共通浮遊電極を形成する場合に，工程数を増やさないようにするために，これらと同時に形成することは，当業者が当然に採用する技術的手段にすぎない。したがって，相違点４は，当業者が容易に推考し得ることである。（ウ）以上のとおり，本件発明は，乙３発明及び乙１文献に記載された技術に基づいて（又は，乙３発明並びに乙１発明の技術及び乙２発明の技術に基づいて），当業者が容易に発明をすることができたものである。この点，原告は，乙３発明に乙１発明の同時形成の技術的思想を適用し，かつ，第２接続態様とした場合，通常，保護用ＴＦＴと画素ＴＦＴのしきい値電圧は同様の特性となるから，駆動信号は保護用ＴＦＴからＶＳＳラインに漏れ出し，画素ＴＦＴに印加される駆動信号が減衰して画素ＴＦＴが正常に駆動しなくなるおそれがあり，これは，乙３発明に乙１発明を適用する際の阻害要因となると主張する。しかしながら，そもそも，保護用ＴＦＴと画素ＴＦＴを同時形成をしたとしても，これらのしきい値電圧は，必ずしも同様の特性となるとは限らず，また，本件明細書には，チャンネル長，チャンネル幅及びオフセット領域などを設定することにより，しきい値電圧を調整することができることが記載されているから，原告の上記主張は理由がない。（原告）ア乙１文献を主引用例とした場合の進歩性（ア）乙１発明と本件発明との相違点は，以下のとおりである。ａ構成要件Ｂについて２端子薄膜半導体素子が接続されている対象が，本件発明では「前記端子とこれに近接して設けられた共通浮遊電極との間」であるのに対し，乙１発明では，「外部取り出し端子と接地端子との間」である。ｂ構成要件Ｅについて乙１文献の第５図には，保護トランジスタのソースがゲートバス５１に接続され，保護トランジスタのドレイン及びゲートがアースに接続された構成が記載されている。これに対して，本件発明は，ゲートに相当する付加ゲート電極がゲートバスに相当する外部取り出し端子に接続されている。また，乙１の第３図には，直列接続する２つの保護トランジスタからなる保 護回路が記載され，一方の保護トランジスタＴｒ ２ のゲート４とドレ イン９が入力端２ａに接続し，保護トランジスタＴｒ ２ のソースが他方の保護トランジスタＴｒ ３ のゲート及びドレインに接続 し，保護トラ ンジスタＴｒ ３ のソースがアースに接続する構成が記載されている。つまり，保護トランジスタが２段階に接続されている。一方，本件発明の構成要件Ｅは，１つのトランジスタ構造を有する２端子素子を，外部取り出し端子と共通浮遊電極の間に接続する構成となっている。ｃ構成要件Ｆについて乙１文献には共通浮遊電極に相当する浮遊電極が記載されておらず，本件発明の構成要件Ｆを備えていない。（イ）本件発明の特徴からの検討ａ本件発明の特徴は，以下の３点である。（ａ）特徴①高圧保護用の２端子薄膜半導体素子と薄膜トランジスタを同時に形成して，製造工程を増やすことなく静電気保護回路を構成すること（ｂ）特徴②付加ゲート電極が外部取り出し端子側に接続する単一の２端子薄膜半導体素子を，外部取り出し端子と共通浮遊電極との間に挿入し，外部取り出し端子から共通浮遊電極へ低電圧で，例えば，薄膜トランジスタ（保護回路によって静電気から保護されるトランジスタ）の動作電圧とほぼ同じ電圧で電流が流れるようにして，放電が開始されること（ｃ）特徴③外部取り出し端子に印加された静電気は，２端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割されるので，アース等の外部に繋がった固定電位に接続する必要がないことｂ上記ａの本件発明の各特徴の点から，本件発明と乙１発明との相違を，以下で検討する。（ａ）特徴①について乙１文献には，保護トランジスタと要素トランジスタ（保護回路により保護されるトランジスタ）を同時に形成することが記載されているが，保護回路の構成要素である配線まで同時に形成することは記載されていない。そして，乙１文献の第５図の回路図では，各保護トランジスタ２１，２２，２３を，それぞれアースに接続した上で，絶縁基板上でどのようにして配線を設けるかについて，第１図，第２図を参照しても理解することができない。また，乙１文献は，２端子薄膜半導体素子と共通浮遊電極を共に内部の薄膜トランジスタと同時に形成し，製造工程を増やさないという本件発明の技術的思想を記載も示唆もしていない。（ｂ）特徴②についてⅰ一般に，印加された静電気の電圧が高いほど，また，印加される時間が長いほど，静電破壊が発生しやすい。そのために，要素トランジスタ（画素ＴＦＴ）に印加される静電気の電圧及び電気量は，可能な限り低減すべきである。ⅱ乙１文献には，ゲートバスからアースに向けて，保護トランジスタのゲート電極をアース側に接続した逆方向接続の保護回路（第５図）と，ゲート電極をゲートバス側に接続した順方向接続の保護トランジスタを２個直列に接続した保護回路（第３図）が記載されている。ところで，保護トランジスタが逆方向接続であるときは，乙１文献の３頁左下欄５行ないし７行に記載されるとおり，ｐ−チャンネル電導となって，電圧が２０ないし３０Ｖ以上に上がらないとゲートバスからアースへの導通が顕著とならない。一方，乙１文献の第６図に示されるように，保護トランジスタが「順方向接続」（ｎ−チャンネル電導）の場合は，ゲート電圧が約４Ｖでドレイン電流はほぼ飽和する。つまり，順方向接続のしきい値電圧は４Ｖ以下である。このように，逆方向接続のしきい値電圧（電圧２０ないし３０Ｖ）は，順方向接続のしきい値電圧（４Ｖ）よりもはるかに高い。ちなみに，画素ＴＦＴのゲート線はすべてゲートバスラインに接続されているため，画素ＴＦＴの動作電圧は，順方向接続のしきい値電圧とほぼ同じになる。したがって，乙１文献の第５図に示された保護回路では，保護トランジスタが逆方向接続であるため，ゲートバスに静電気が印加されたとき，順方向しきい値電圧よりもはるかに高い逆方向しきい値電圧にならなければ保護機能を発揮できない。また，乙１文献の第３図に示す保護回路では，２個の保護トランジスタが順方向接続で直列に接続されているため，順方向しきい値電圧の２倍以上の電圧(８Ｖ以上)にならなければ，保護機能を発揮することができない。これに対して，本件発明の２端子薄膜半導体素子は，構成要件Ｅの接続態様であるため，順方向しきい値電圧，すなわち，保護すべき画素ＴＦＴの動作電圧とほぼ同じ電圧で電流が流れ，より低い電圧で静電気の放電が開始される。ⅲ乙１文献に開示された構成では，本件発明のように保護トランジスタの導通を画素ＴＦＴの動作電圧と同程度に低下させると，画素ＴＦＴが十分には駆動しなくなるおそれがある。例えば，第３図に示された回路において，ゲートバスに接続する順方向接続の保護トランジスタをＴｒ ２ の１個のみとした場合を考えてみる。端子２ａに要素トランジスタＴｒ １ の動作電圧Ｖｔ以上，例えば電圧２Ｖｔの駆動信号を与えてＴｒ １ を駆動しようとすると，保護トランジスタＴｒ ２ のゲート電極４にも同じ電圧が印加され，保護トランジスタＴｒ ２ も導通してゲートバス２に印加された駆動信号がアースに流れ出ることになる。そうなると，要素トランジスタＴｒ １ のゲート電極に与えられるべき駆動信号が減衰して，要素トランジスタＴｒ １ の駆動が阻害されるおそれがある。また，保護トランジスタＴｒ ２ からアースに駆動信号が漏れ出して，消費電力も増加するおそれがある。このように，乙１文献に記載された半導体装置においては，保護回路の動作電圧を要素トランジスタの動作電圧と同程度に設定すると，駆動信号が漏れ出して減衰し，要素トランジスタの動作に支障をきたすおそれがある。乙１文献の第３図において，保護トランジスタを２個直列接続するのは，上記のような駆動信号の漏れや減衰を回避するためである。乙１文献に接した本件出願当時の当業者ならば，上記の事情を容易に理解することができる。これに対して，本件発明においては，構成要件Ｅの接続態様を採用して，２端子薄膜半導体素子の動作電圧を，保護すべき要素トランジスタの動作電圧程度まで低下させても問題は生じない。本件発明の構成においても，駆動時に外部取り出し端子に要素トランジスタの動作電圧以上の駆動信号が印加されると，２端子薄膜半導体素子から共通浮遊電極に当初電流が流れるが，その先の共通浮遊電極が接地端子や電源端子に接続されていないため，共通浮遊電極の電位が上昇する方向に変動する。共通浮遊電極の電位が上昇すると，駆動信号が印加された外部取り出し端子と共通浮遊電極との間の電位差が減少する。すると，２端子薄膜半導体素子は電流を流さない方向に自動的に変化する。その結果，駆動信号の漏れ電流が減少し，電圧降下も回復し，要素トランジスタには正常な駆動信号が供給されるのである。（ｃ）特徴③について乙１文献に記載される半導体装置においては，その第３図及び第５図のいずれの実施例においても，ゲートバスに接続する保護回路の２つの端子の一方はアースに接続している。したがって，乙１文献には，１つのゲートバス（外部取り出し端子）に印加された静電気を他のゲートバス（外部取り出し端子）へ分散放電するという，本件発明の技術的思想は開示されていない。ｃ上記ａの本件発明の各特徴の点から，本件発明と乙２発明との相違を，以下で検討する。（ａ）特徴①について乙２文献では，絶縁基板上にＴＦＴアクティブマトリックスを形成するが，保護回路が２個の直列接続するＭＯＳ型トランジスタであること以外に構造や形成方法が何ら記載されておらず，乙２文献に保護素子とＴＦＴとを同時に形成するという技術的思想は存在しない。（ｂ）特徴②乙２文献に記載される保護回路は，本件発明の構成要件Ｅの接続態様と異なり，接続方向の異なる２つのトランジスタ（順方向接続のＭＯＳ型トランジスタと逆方向接続のＭＯＳ型トランジスタ）が直列に繋がっている。したがって，Ｘラインから配線Ａに電流が流れるためには，配線Ａに対してＸラインの電位が，１つのＭＯＳ型トランジスタのソース・ドレイン間の逆方向しきい値電圧と他の１つのＭＯＳ型トランジスタの順方向しきい値電圧の合計を超えなければならない。ソース・ドレイン間の逆方向しきい値電圧は，薄膜トランジスタ（画素ＴＦＴ）の動作電圧よりもはるかに高いから，乙２文献の２つのＭＯＳ型トランジスタを接続した保護回路は，本件発明の「薄膜トランジスタ（画素ＴＦＴ）の動作電圧とほぼ同じ電圧で２端子薄膜半導体素子が動作する保護回路」と比べて，はるかに高い電圧の静電気に対してしか作動せず，薄膜トランジスタの保護機能において劣っている。したがって，乙２文献には，保護回路の２端子薄膜半導体素子について，薄膜トランジスタ（画素ＴＦＴ）とほぼ同じ動作電圧で電流が流れるようにするという技術的思想は開示されていない。（ｃ）特徴③乙２文献の配線Ａは，組立工程においてはフローティング（浮遊電極）であるが，乙２文献の記載によると，組立てが完成した後は接地端子に接続することが推奨されている。このように，乙２文献では，接地することで静電気をアースに逃がして破壊防止効果を大きくすることが推奨されているのである。また，乙２文献に開示されている２つのＭＯＳ型トランジスタを順方向と逆方向に直接に繋いだ保護回路では，配線Ａから他のＸラインへと静電気を分散することは難しい。配線Ａから見た場合，配線Ａに蓄積された電荷が他のＸラインへ流れるためには，配線Ａの電位が，１つのＭＯＳ型トランジスタの順方向しきい値電圧に，他の１つのＭＯＳ型トランジスタのソース・ドレイン間の逆方向しきい値電圧を加えた電圧よりも上昇しなければならない。しかしながら，乙２文献には，「配線Ａの容量は大きい方が静電気による破壊防止の効果が大きい。具体的には配線Ａの配線巾を大きくしたり，第２図に示した配線Ａはアクティブマトリックスの外周１／２に配線されているが，全外周に配線することなどにより，配線Ａの面積をより大きくするとよい。」と記載されている（３頁左上欄２行ないし７行）ように，配線Ａの容量は大きいから，配線Ａの電位は上昇し難いのであり，したがって，配線Ａから他のＸラインへは電流が流れ難い。このように，乙２文献には，１つのＸラインに印加された静電気を他のＸラインに放電するという本件発明の技術的思想が記載されているとはいえない。ｄ乙１文献と乙２文献との組合せ前記ｂ，ｃで主張したとおり，乙１文献及び乙２文献のいずれにも，本件発明の構成要件Ｅの接続態様の保護回路を使用して，外部取り出し端子から共通浮遊電極へ，保護すべき薄膜トランジスタ（画素ＴＦＴ等）の動作電圧とほぼ同じ電圧で電流が流れるようにする技術的思想，及び他の外部取り出し端子へ静電気を分散させる技術的思想は，記載も示唆もされていない。また，前記ｂで主張したとおり，乙１発明では，保護回路のトランジスタが画素ＴＦＴの動作電圧とほぼ同じ電圧で動作するときは，画素ＴＦＴの駆動に障害が生ずるおそれがあるとともに，駆動時において駆動信号が漏れ出して消費電流も増加する。したがって，乙１文献に開示された構成に，本件発明の構成要件Ｅの接続態様のような低い動作電圧を有する保護回路を組み合わせることについては，阻害要因がある。また，前記ｂ，ｃで主張したとおり，乙２文献には，配線Ａの製造方法は何ら記載されておらず，乙１文献にも，保護回路とアースを結ぶ配線の形状や製造工程は何ら記載も示唆もされていないから，乙２文献の配線Ａを乙１文献の保護回路とアース間の配線に適用しようとしても，乙１文献のゲートバス５１，５２，５３とソースバス５５，５６，５７に絶縁膜を介して交差させ，かつ，要素トランジスタ３１，３２，４１，４２のゲート電極又はソース電極，ドレイン電極とどのようにして同時に形成するかについて，当業者といえども容易に想到できるものではない。したがって，当業者が，乙１文献及び乙２文献から本件発明を容易に想到できるとはいえない。（ウ）相違点についての検討における被告の主張に対する反論ａ相違点１について（ａ）被告は，乙２文献の「第２図のアクテイブマトリツクスが組立工程の途上にある時は，配線Ａはフローテイングとなっている。従って前記静電気が配線Ａに流れる割合は，配線Ａのフローテイング電位と該配線の容量によって決まる。」（２頁右下欄１６行ないし３頁左上欄１行），及び「アクテイブマトリツクスが周辺回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄７行ないし１２行）との記載について，配線Ａがフローティング電位であっても，ＧＮＤ電位であっても，静電気に対する保護回路の保護機能につき何ら変わりがない旨記載されていると主張する。しかしながら，乙２文献の上記各記載を続けて読めば，これは，配線ＡをＧＮＤ電位に接続することを推奨していることは明らかである。組立工程の途上にあるときは，配線Ａは，当然フローティングにならざるを得ない（組立工程の途上のライン上では，配線ＡをＧＮＤ接続することは難しい。）。その場合には，配線Ａの電気容量によって静電気を配線Ａにどれだけ流し込めるかが決まることを，上 記 抜 粋 の 前 半 の 文 章 は 説 明 し て い る 。 そ し て 後 半 の 文 章 に は，「組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。」と，明らかに，組立てが終わって配線ＡをＧＮＤ電位に接続できるようになった状態では，そちらのほうが良いと推奨しているのである。このように，乙２文献の被告が抜粋している箇所は，配線ＡについてＧＮＤ電位にすることを推奨しているのであり，配線Ａがフローティング電位であってもＧＮＤ電位であっても，静電気に対する保護回路の保護機能につき何ら変わりがないということは記載されていない。（ｂ）被告は，本件発明には，第１主電極延在部を備える旨の規定はないから，逆方向しきい値電圧以上にならなければ，共通浮遊電極から他の外部取り出し端子に電流が流れるとはいえず，したがって，乙１発明のアースを共通浮遊電極に変更したものと，本件発明の保護回路とでは，２端子素子の保護回路を通じて共通浮遊電極へ，更に他の外部取り出し端子へと分割される際に必要とされる電圧に差異はない旨主張する。被告の上記主張は，「乙１発明のアースを共通浮遊電極に変更したもの」を，本件発明の保護回路と比較した議論であるが，そもそも，１つのゲートバス（外部取り出し端子）に印加された静電気を，共通浮遊電極を通じて他のゲートバス（外部取り出し端子）に分散放電するという本件発明の技術的思想は，乙１文献にも乙２文献にも開示されていない以上，乙１発明のアースを共通浮遊電極に変更した構成とすることは，当業者が容易に想到し得るものではない。（ｃ）被告は，乙２文献においては，Ｘラインから配線Ａへ流れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧は同じであること，本件発明において，特許請求の範囲には順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はないことから，乙２文献には１つのＸラインに印加された静電気を他のＸラインへ放電するという本件発明の技術的思想が記載されているとはいえないとの原告の主張は誤りである旨主張する。しかしながら，「乙２文献においては，Ｘラインから配線Ａへ流れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧は同じであること」や，「本件発明において，特許請求の範囲には順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はない」ことから，なぜ「乙２文献には１つのＸラインに印加された静電気を他のＸラインへ放電するという本件発明の技術的思想が記載されているとはいえないとの主張は誤り」といえるのか，被告の主張は理解できない。乙２文献に，「１つのＸラインに印加された静電気を他のＸラインへ放電するという本件発明の技術的思想が記載されていない」ことについては，前記(イ)のとおりである。（ｄ）被告は，乙２文献の配線ＡをＧＮＤ電位に接続したときの効果として，「この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄９行ないし１２行）と記載されていることを根拠として，静電気から保護するためにＧＮＤ電位にすることを推奨しているとは解されず，むしろ，静電気から保護するためには，配線Ａをフローティング電位にすることとＧＮＤ電位にすることとの間に差はない旨が記載されていると主張する。しかしながら，乙２文献の上記記載は，「この場合は静電気だけでなく・・・」という出だしになっており，ＧＮＤ電位にすることが「静電気に対して役立つ」ことは当然の前提とされた上で，「サージに対しても・・・役立つ」と続いているのである。（ｅ）被告は，乙２文献には，組立工程において配線Ａをフローティング電位にすることが記載されていることと，本件明細書の発明の効果としてＴＦＴ装置の製造プロセス中や実装工程中の静電気破壊防止があげられていることから，乙２文献記載の技術を乙１発明に適用する動機付けは十分にあると結論付けている。しかしながら，発明の課題が共通であるだけで，組み合わせる動機が十分であるとはいえない。乙２文献の配線Ａをフローティングにしたものを，いかなる目的で乙１文献に組み合わせようと当業者が発想するのか，その理由について被告は全く説明していない。また，乙２文献記載の技術を乙１発明に適用する動機付けがあったとしても，それのみでは，乙２発明と乙１発明を組み合わせて本件発明へと想到することの困難性は相変わらずである。乙１発明の構成に，乙２文献に開示された配線Ａをフローティング電位にする構成を組み合わせても，それだけでは保護回路の構成が異なるため（乙１文献には構成要件Ｅの接続態様の保護回路は開示されていない。），本件発明には至らない。保護回路の接続先をＧＮＤ電位にすることが前提の乙１発明や乙２発明では，構成要件Ｅの保護回路を使用することは，通常，当業者が想到し得ることではない。（ｆ）被告は，原告は，「両方向に電流を流しやすい構造でないもの」も本件発明に含まれることを自認しているのであるから，本件発明の技術思想として，分散放電を挙げることは許されないと主張する。しかしながら，本件明細書には，分散放電という技術思想が開示されているのは事実である。一方，乙１文献には保護回路が接地された構成しか開示されていないし，乙２文献においても保護回路の接続先は，ＧＮＤ電位にすることが推奨されている。静電気は保護回路を通じてアースに流されるのであり，両文献には，分散放電の技術思想は開示されていない。本件発明に，「両方向に電流を流しやすい構造ではないもの」，すなわち，構成要件Ｅの接続態様のみから構成される保護回路を含むからといって，そのことゆえに，乙１発明及び乙２発明と比較して，「本件発明には分散放電の技術思想が開示されている」という相違がなくなるものではない。構成要件Ｅの接続態様のみの保護回路でも，共通浮遊電極を介した分散放電は生じるからである。この点について，被告は，乙２発明も，相応の電圧がかかれば分散放電が可能な構造をしているので，本件発明を乙２発明と比較した場合の進歩性を裏付ける相違点とはならないと主張する。しかしながら，乙２文献では，静電気からの保護のために，配線ＡをＧＮＤ電位とすることを推奨しているところ，配線ＡをＧＮＤ電位に接続すると，静電気は配線Ａを通じてアースへと流れ出してしまうため，分散放電は生じない。また，乙２文献では，組立工程において配線Ａがフローティング状態にある場合には，静電気保護は配線Ａの容量を大きくすることで図られると記載されており，やはり，分散放電の技術思想は開示されていない。また，乙２文献に開示されている保護回路は，いずれも，２つのトランジスタを逆方向に接続した構成のものであり，Ｘライン（本件発明の外部接続端子に相当）に印加された静電気が保護回路を通過して配線Ａに流れ，配線Ａから再度保護回路を通って他のＸラインへと分散されるためには，逆方向接続のトランジスタを２回通過しなければならない。一方，本件発明の場合，構成要件Ｅの接続態様のみの保護回路であっても，再分散のためには逆方向接続のトランジスタは１回通過すればよいだけであり，乙２文献の構成に比較すると，再分散が生じやすくなっている。このように，本件発明が，構成要件Ｅの接続態様のみの保護回路を含むとしても，本件明細書に分散放電という発明思想を利用することが開示されており，本件発明の保護回路の構成が再分散が生じやすい接続態様となっている点は，乙２文献記載の技術との相違点なのである。（ｇ）被告は，静電気による絶縁破壊を防止するために，１つの端子に印加された静電気を他の端子に分散放電して実質的な印加電圧を低くすることは周知の技術であったことの証拠として，乙８文献及び乙９文献を提出する。しかしながら，乙８文献は，静電気を逃すための保護回路が使用されていない。乙８文献に記載された発明（以下「乙８発明」という。）は，特許請求の範囲に，「前記列電極線及び行電極線を該基板上に構成する工程においては，該電極線はすべて該基板周辺で短絡接続されており，該基板の完成時に，上記列電極線及び行電極線を個々に切りはなす事を特徴とする」と説明されているように，製造工程においてのみ，列電極線・行電極線を基板周辺で繋いでおいて製造工程における静電気の分散を行うが，完成時には，その繋いだ線を全て切り離してしまう，というものである。このように，乙８発明では，製造工程における静電気からの保護のみが問題とされており，製品完成後の静電気対策のことは一切考慮されていない。このように，乙８発明は，製品完成後も保護回路を通じた静電気の分散を行って画素ＴＦＴを静電気から保護する本件発明とは，その構成も作用効果も全く異なる。したがって，乙８文献の開示は，本件発明の参考となるものではない。乙９文献は，発明の名称を「液晶表示素子用電極板の配向処理方法」というものであり，液晶を基板上にラビング法で配向処理（液晶の配向方向をそろえる処理）を行う際に，電極間を短絡してラビング時の静電気による配向膜の絶縁破壊を防止する，というものである。本件発明との共通点は，「液晶表示装置」についての「静電気防止」という点のみであり，その他は全く異なる。乙９文献は，保護回路を使用した静電気防止のための構成ではないし，保護の対象も全く異なる。（ｈ）被告は，乙２文献においては，Ｘラインから配線Ａへ流れるしきい値電圧と配線Ａから他のＸラインへ流れるしきい値電圧とは同じであるから，乙２文献の配線Ａから他のＸラインへ流れるしきい値電圧は，本件発明の逆方向しきい値電圧より小さい旨主張するが，乙２文献の保護回路は，順方向接続と逆方向接続のトランジスタを２個直列に接続したものであるから，配線Ａから他のＸラインへ流れるしきい値電圧は，順方向しきい値電圧に逆方向しきい値電圧を加えたものとなり，本件発明の場合の逆方向しきい値電圧（構成要件Ｅの接続のみの保護回路の場合）と比べ，明らかに大きい値となる。また，被告は上記結論の前提として，乙２文献の保護回路のしきい値電圧は，ＴＦＴの動作電圧よりも高く，ＴＦＴの破壊電圧よりも低いことは自明であり，また，本件発明の順方向しきい値電圧も，これと同程度であると説明しているが，この前提も誤りである。本件発明の保護回路の動作電圧は，順方向しきい値電圧であって，これは画素ＴＦＴと同程度にすることが可能であるが，乙２文献の保護回路のしきい値電圧は，順方向しきい値に逆方向しきい値電圧を加えたものであって，画素ＴＦＴと同程度に低い電圧とすることができないからである（逆方向しきい値電圧は，画素ＴＦＴの動作電圧より相当に高い。）。ｂ相違点２について（ａ）被告の主張は，静電気を逃がす先がアースか共通浮遊電極かは，実質的な相違ではないか，又は設計変更にすぎないことを前提としているが，前記のとおり，この前提が間違っている。（ｂ）被告は，①本件明細書の特許請求の範囲には，順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はなく，②本件明細書には，しきい値電圧を考慮すると，付加ゲート電極及び第２主電極は共通浮遊電極に接続することが好ましいとしか記載されておらず，付加ゲート電極及び第２主電極を外部取り出し端子に接続することにより，２端子薄膜半導体素子の導通電圧を，画素ＴＦＴの動作電圧と同程度にまで低下させることができ，ＴＦＴの保護の面でメリットがあるとは記載されていない，③第１主電極を共通浮遊電極に接続することにより，２端子薄膜半導体素子の動作電圧を，画素ＴＦＴの動作電圧まで低下させても問題は生じないことも記載されていない，したがって，原告の主張は明細書の記載に基づかず，失当であると主張する。しかしながら，上記の被告の①ないし③の主張は，以下のとおり，いずれも本件明細書の誤った解釈に基づくものである。ⅰ上記①の点についてしきい値電圧の数値に関する規定がなくとも，「付加ゲート電極及び第２主電極は外部取り出し端子に，第１主電極は共通浮遊電極に接続」した場合と，「ゲートバスラインの外部取り出し端子がソース電極（第１主電極に相当）に接続され，ゲート電極（付加ゲート電極に相当）とドレイン電極（第２主電極に相当）とが接続」した場合を比較すると，前者は後者に比べて，より低い電圧の静電気を外部取り出し端子側から共通浮遊電極側へ流しやすいことは，当業者ならば容易に理解し得ることである。ⅱ上記②の点について本件明細書には，構成要件Ｅの接続による作用効果の明示的な記載はなくとも，上記の作用効果は，本件明細書に接した当業者であれば容易に理解し得る作用効果であり，明細書に記載されているのも同然と理解する事項である。ⅲ上記③の点について「第１主電極を共通浮遊電極に接続することにより，２端子薄膜半導体素子の動作電圧を，画素ＴＦＴの動作電圧まで低下させても問題は生じないこと」も，本件明細書に明示的には記載されていないが，当業者であれば，保護回路の接続先の共通浮遊電極を接地せず「浮遊電極」としておけば，この作用効果が生じることは容易に理解できる。（ｃ）被告は，「本件明細書には，２端子素子を，画素ＴＦＴの動作電圧とほぼ同じ電圧で電流が流れるようにすること」や，「当初共通浮遊電極に電流が流れるが，共通浮遊電極の電位が上昇して電流を流さない方向に自動的に変化すること」などは記載されておらず，むしろ，「画素ＴＦＴの動作電圧の数倍の逆方向しきい値電圧以上とならなければ，２端子素子からの放電が開始しない接続態様である，付加ゲート電極と第２主電極とを短絡した上で，第２主電極を共通浮遊電極に接続する態様を推奨している」とも主張する。しかしながら，以下のとおり，被告の上記主張も，本件明細書の理解不足によるものである。すなわち，本件明細書には，実施例に開示された２端子素子を接続する方向についての限定はないが，本件明細書には「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴのＶＴＨ と ほ ぼ 同 じ 値 で 電 流 が 流 れ る 。 」 と の 記 載 が あ り ， こ の 記 載 に接した当業者であれば，第４図や第６図，第７図（ａ）の２端子素子 を， 第 ２主電極 ･付加 ゲー ト電極側 を外部 取り 出し端 子側に ， 第１主電極を共通浮遊電極側に繋げば，「画素ＴＦＴの動作電圧とほぼ同じ電圧で電流が流れる」２端子素子となることは容易に理解できる。また，「当初共通浮遊電極に電流が流れるが，共通浮遊電極の電位が上昇して電流を流さない方向に自動的に変化すること」については，接地されていない共通浮遊電極に静電気を流し続ければ，当然そのようになることは当業者ならば容易に理解し得ることであり，これも，明示的な記載はなくとも，本件明細書に記載されているのと同然であると理解する事項である。また，「付加ゲート電極と第２主電極とを短絡した上で，第２主電極を共通浮遊電極に接続する態様を推奨している」という点については，第２図及び第４図という実施例について，「好ましい」あるいは「望ましい」と説明されているものにすぎず，それぞれ実施例の１態様にすぎないのであって，これらの記載により明細書に開示された事項の範囲が制限されるものではない。（ｄ）また，被告は，乙１文献においては，第３図に２個の保護用ＴＦＴを順方向接続することが示されており，「この様に保護用トランジスタの接続段数は必要に応じて増減すれば良い。」との記載は，保護用ＴＦＴを１個だけ順方向接続することを示唆するものであり，乙５文献に具体的に保護用ＴＦＴを１個だけ順方向に接続することが示されていることを考慮すれば，乙１発明において，保護トランジスタを順方向接続とし，かつ，１個のみとすることに何の困難性もないと主張する。しかしながら，乙１文献の第３図の保護回路は，その接続先がアースであるところ，保護回路の接続先を接地端子とすると，保護回路の動作電圧を低くした場合，画素ＴＦＴの制御が不十分になり，画像表示装置としての機能に支障をきたす可能性がある。したがって，上記の第３図に示された回路において，順方向接続の保護トランジスタを１個のみとした場合，要素トランジスタＴｒ １ の駆動が阻害されるおそれや，保護トランジスタＴｒ ２ からアースに駆動信号が漏れ出して消費電力も増加するおそれがある。乙１文献に接した当業者ならば，このことは容易に理解できるのであるから，「この様に保護用トランジスタの接続段数は必要に応じて増減すれば良い。」との記載に接しても，これが保護用ＴＦＴを１個だけ順方向接続することを示唆するとは理解しない。乙１文献にも，「第４図の特性例を考慮すると，保護トランジスタを３段にすれば，Ｔｒ １を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート電圧以上ではゲート回路の入力インピダンスは急激に減少する。」（２頁右下欄６行ないし１０行）との記載があり，Ｔｒ １ の十分な駆動のためには３段のトランジスタが必要であることが明記されている。これに対して，本件発明では，保護回路の接続先がアースされていない共通浮遊電極であるため，保護回路の動作電圧を低くすることが可能なのである。したがって，当業者であれば，乙１文献の接地された保護回路において，保護回路のトランジスタを順方向接続の１段のみにすることなど，通常は考えもしないのである。（ｅ）さらに，被告は，乙５文献には，具体的に保護用ＴＦＴを１個だけ順方向に接続することが示されていることを考慮すれば，乙１発明において，保護トランジスタを順方向接続１個のみとすることに困難性はないと主張するが，以下に説明するように，乙１文献及び乙５文献には，共通浮遊電極については記載も示唆もされていないので，乙５文献の保護回路の構成を乙１発明に適用しても，本件発明を想到することはできない。乙５文献の請求項１は，半導体装置保護回路についての物の請求項であるが，その中に，「一定電位に固定される共通配線と上記各直列回路の各入出力端子との間に，・・・設けたことを特徴とする」という構成要件が含まれている。つまり，乙５文献の保護回路は，「一定電位に固定される共通配線」と，「各入出力端子」の間に設けられる。被告は，乙５文献の第５図及び第２１図について，「ＴＦＴを静電気から保護するために，保護用ＴＦＴを１個だけ順方向に接続することが示されている」と評価しているが，上記の第５図及び第２１図の回路は，保護回路の接続先が一定電位に固定される共通配線であり共通浮遊電極となっていない。また，乙１文献においても，保護回路は接地されており，共通浮遊電極ではない。したがって，乙１文献の保護回路と乙５文献の第２１図を組み合わせても，本件発明を想到できないのである。（ｆ）被告は，「本件発明は，乙１文献と比較して，２端子素子の導通電圧を画素ＴＦＴの動作電圧まで低下させることで，より有効に静電破壊を防止する」との作用効果は，駆動信号を印加した当初のごく短時間は奏することができるが，通常使用状態になって以降には奏することができない旨主張する。しかしながら，以下のとおり，被告の上記主張は誤りである。まず，本件明細書の〔従来技術〕に説明されているように，静電気による破壊は，主に製造工程において大きな問題となる。製造工程においては，外部取り出し端子に駆動電圧はかかっていないから，被告が仮定する「外部取り出し端子に３Ｖｔｈ以上の電圧がかからなければ保護回路が作動しない」状態は生じない。この状態では，乙１文献の保護回路に比べて，本件発明の保護回路ははるかに低い電圧から静電気を逃がすことができるのであり，静電気保護機能が高いのである。また，画素ＴＦＴに駆動電圧が掛けられている通常の使用状態のものでも，本件発明の構成により，より低い電圧から静電気に対する保護機能が働く，という作用効果は存在している。すなわち，駆動電圧を３Ｖｔｈとするというのは被告の仮定であり，実際の画素ＴＦＴ装置における駆動電圧は，画素ＴＦＴの動作電圧以上の適宜な電圧に設定されるので，以下，その設定した駆動電圧をＶｇとすると，乙１文献の保護回路においては，保護回路のしきい値電圧が３Ｖｔｈであると，駆動電圧Ｖｇをいかなる電圧に設定しても，外部取り出し端子に３Ｖｔｈより高い電圧がかからなければ保護回路は作動しないが，一方，本件発明の構成においては，駆動電圧をＶｇとすると，画素ＴＦＴの動作中は共通浮遊電極の電位はＶｇ−Ｖｔｈにおいて安定し，通常の動作状態ではそれ以上駆動電流が共通浮遊電極に流出しないが，その状態で外部取り出し端子に電圧がＶｇ以上の静電気が加われば，保護回路は直ちに作動して静電気を共通浮遊電極に逃し，Ｖｇを３Ｖｔｈより低い電圧に設定すれば，３Ｖｔｈより低い電圧に対しても保護回路が作動することになる。つまり，本件発明の構成においては，Ｖｇの設定によって，より低い電圧でも保護回路が作動可能なように，装置を設計できるのである。このように，本件発明の保護回路は，画素ＴＦＴの駆動中であっても，駆動電圧Ｖｇの設定によって３Ｖｔｈより低い電圧に対しても作動する設計が可能であり，乙１文献のしきい値電圧が３Ｖｔｈの保護回路と比較して，「より低い電圧から静電気に対する保護機能が働くような設計が可能」という作用効果を奏しているのである。（ｇ）被告は，ＴＦＴのしきい値電圧は，チャンネル長，チャンネル幅及びオフセット領域などを設定することにより，しきい値電圧を調整できることを理由に，接地されている乙１文献の保護回路を順方向接続にすることも，適宜なしきい値電圧さえ設定すれば可能であると主張する。しかしながら，ＴＦＴは，順方向接続と逆方向接続で，しきい値電圧が全く異なることは技術常識である。チャンネル長やチャンネル幅によって若干のＶｔｈの調整は可能であっても，順方向接続と逆方向接続では，明らかにしきい値電圧が異なり，当業者であれば，乙１文献のように接地された保護回路について，しきい値電圧が低くなる順方向接続を使用しようとは，通常は考えないのである。被告の議論は，順方向接続と逆方向接続のしきい値電圧の相違という技術常識を無視したものである。ｃ相違点３についてこの相違点について，被告は，乙１文献に「保護トランジスタの作成は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり」という記載があることから，同時形成は当業者が当然に採用する技術的手段にすぎないと主張する。しかしながら，被告の上記主張は，乙１発明では共通浮遊電極はないから，その形成方法も記載されていないという相違点についての反論となっていない。また，被告が引用している，乙４文献の「工程数の増加は必然的にコストの上昇と歩留まりの低下に反映するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭＯＳトランジスタを得ることは極めて重要である。」という記載は，工程数は減らしたほうが良いというごく一般的なことを述べているにすぎず，乙４文献には結局，「共通浮遊電極と外部取り出し端子やゲート，ソース，ドレインの同時形成」について，記載も示唆もされていない。イ乙３文献を主引用例とした場合の進歩性（ア）乙３発明と本件発明との相違点は，被告の主張のとおりである。（イ）本件発明の特徴からの検討前記ア（イ）ａで主張した本件発明の各特徴の点から，本件発明と乙３発明との相違を，以下で検討する。ａ特徴①について乙３文献には，絶縁基板上に内部ＴＦＴ（画素ＴＦＴ）が記載され，これを保護するためのＴＦＴからなる保護回路が記載されているが，これらのＴＦＴの構造や製造工程，ＶＤＤやＶＳＳの配線の製造工程が記載されていない。保護回路を構成するＴＦＴと内部ＴＦＴとを同時に製造するという本件発明の技術的思想は，乙３文献に記載も示唆もされていない。ｂ特徴②について乙３文献の第１図，第２図，又は第４図においては，入力端子とＶＳＳラインとの間に挿入される保護回路は，逆方向に直列接続する２つの保護用ＴＦＴ，又はゲートがＶＳＳラインに接続する１つの保護用ＴＦＴから構成されている。したがって，入力配線からＶＳＳラインへと静電気による電流が流れるためには，入力配線とＶＳＳライン間の電圧が，１つの保護用ＴＦＴの順方向しきい値電圧と他の１つの保護用ＴＦＴのソース・ドレイン間の逆方向しきい値電圧（ブレイクダウン電圧），又は，１つの保護用ＴＦＴのソース・ドレイン間の逆方向しきい値電圧（ブレイクダウン電圧）を超えなければならない。一般的にトランジスタのソース・ドレイン間の逆方向しきい値電圧は，順方向しきい値電圧よりもはるかに高いため，乙３文献に開示された保護回路では，本件発明の「薄膜トランジスタの動作電圧とほぼ同じ電圧で２端子薄膜半導体素子が動作する保護回路」と比べて，はるかに高い電圧の静電気に対してしか作動せず，薄膜トランジスタ（画素ＴＦＴ）の保護機能において劣っている。さらに，乙３文献には，「ＴＦＴＬＳＩが通常動作する電圧範囲では ， 第 １ 図 に お い て Ｔ １ と Ｔ ３ が 常 にＯ Ｆ Ｆ とな る た め ， 本発 明 に よる保護回路を通して無駄な電流が流れることはなく，入力信号も初期の信号レベルでＬＳＩ内部回路に伝達出来る。」（２頁右上欄９行ないし１３行）と記載されており，少なくとも保護回路を構成するＴＦＴ（Ｔ１）及びＴＦＴ（Ｔ３）のしきい値電圧は，内部ＴＦＴ（Ｔ
      
      ５　）のしきい値電圧よりも高い。この記載に接した当業者であれ ば，内部ＴＦＴと保護用ＴＦＴとは電気特性を異にするものと推考すると思われる。これに対して，本件発明の保護回路は，構成要件Ｅの接続態様を備えた２端子素子であり，内部薄膜トランジスタ（画素ＴＦＴ）の動作電圧（しきい値電圧）とほぼ同じ低い電圧から静電気を放電するので，外部取り出し端子の電位上昇を効果的に抑えることができる。乙３文献には，このような保護回路の接続態様が記載も示唆もされていない。ｃ特徴③について乙３文献の第１図，第２図及び第４図のいずれの実施例においても，入力配線に印加された静電気は，保護回路を通してＶＳＳ又はＶＤＤラインの電位を有する配線に放電される。ＶＳＳラインやＶＤＤラインは，定電位を保持するから，静電気が放電されてもその配線の電位は上昇しない。したがって，乙３文献の保護回路では，１つの入力配線に印加された静電気を他の入力配線に分割して放電することがない。なお，乙３文献には，「一方ＴＦＴＬＳＩでは，前記単結晶シリコンに相当する導電性の基板がないため，組立工程での静電気破壊には特に弱い。第１図に示す本発明による保護回路では，各入力端子がＴＦＴを介してＶSSライン乃至ＶDDラインに接続されているため，基本的にＴＦＴＬＳＩの総ての端子がいくつかのＰＮ接合を介して接続されることになる。」（２頁左下欄６行ないし１３行）という趣旨が記載されている。ＰＮ接合とは，半導体に形成されるＰ型領域とＮ型領域が接する接合をいう。ここで，「基本的にＴＦＴＬＳＩの総ての端子が」と記載されているから，入力配線やＶＳＳライン，ＶＤＤライン及び 内部ＴＦＴ（Ｔ ５ ）を含むすべての端子をいうものと考えられるが，第１図にはＰＮ接合が形成される場所が明示されていないので，どのような経路ですべての端子がＰＮ接合を介して接続するものなのか不明である。したがって，その後段の「従っていずれかの端子（に，）静電気が印加しても，ＰＮ接合乃至ソース・ドレインのブレイクダウンにより，ＴＦＴＬＳＩ回路全体に静電気が伝わり，ＴＦＴＬＳＩの各部分の間の電位差はあまり大きくならないため，静電気による破壊に対して強くなる。」（２頁左下欄１３行ないし１８行）に記載される具体的な接続経路を理解することができない。そして，乙３文献に，「以上説明したように，本発明はＴＦＴＬＳＩの入力端子から印加した静電気を，ＯＦＦしたＴＦＴのソース・ドレイン間のブレイクダウン乃至ＰＮ接合の逆方向ブレイクダウンにより，配線容量の大きな電源ライン（Ｖ SS ，Ｖ DD ）に逃がすことを特徴としている」（３頁左上欄１３行ないし１８行）と記載されるように，乙３発明は，静電気を電源ラインに逃がすことを特徴とする発明であり，乙３文献には，入力配線に印加された静電気を他の入力ラインに分散させるという技術的思想は記載されていない。仮に，上記引用箇所について，ＰＮ接合の説明が不明瞭であるという点はさておき，乙３文献に，「組立工程時において，ソース・ドレインのブレイクダウンを介して入力配線とＶに静電気が伝わり，入力配線とＶSSSSラインやＶラインやＶDDDDラインラインの電位差があまり大きくならない」ということが開示されていると解したとしても，乙３文献の第１図，第２図及び第４図に開示された保護回路は，本件発明の２端子素子の保護回路と比較して相当に高い電圧がかからなければ作動しないため，静電気の分割がより困難な構成となっていることから，乙３文献には，本件発明の基本的な発明思想である「他の外部取り出し端子への静電気の分散」という構成が記載又は示唆されているとはいえない。（ウ）乙３文献と乙１文献の組合せについて乙１文献及び乙３文献のいずれにも，保護トランジスタのソース電極（又はドレイン電極）とゲート電極を入力端子側に接続し，ドレイン電極（又はソース電極）を静電気を逃がす側のラインに接続して，入力端子から低電圧で静電気を逃がす保護回路の接続態様は記載されていない。また，乙３文献に記載される保護回路では，製造時においてＶＳＳラインやＶＤＤラインがフローティングとなるとしても，製造後はＶＳＳラインやＶＤＤラインが電源などの固定電圧端子に接続される。仮に，乙３文献の第４図に記載されるＴＦＴＬＳＩに乙１文献の同時形成の技術的思想を適用し，かつ，保護用ＴＦＴのゲートを入力配線側に接続するとすれば，通常，保護用ＴＦＴと内部ＴＦＴ（画素ＴＦＴ）のしきい値電圧は同様の特性となるから，入力配線に与えられる駆動信号は，保護用ＴＦＴからＶＳＳラインに漏れ出し，内部ＴＦＴに印加される駆動信号が減衰して正常に駆動しなくなるおそれがある。このことは，本件出願当時の当業者であれば容易に理解できる技術的事項であり，乙３文献の第４図に記載される回路に乙１文献の同時形成の技術的思想を適用する際の阻害要因となるから，これらの公知例から本件発明の構成要件E の接続態様を当業者が容易に想到できるものではない。さらに，乙３文献に記載されるＶＳＳラインやＶＤＤラインは，回路構成であり，具体的な物理的構造が記載されておらず，また，乙１文献のアースに接続する配線も，具体的な構造や製造方法が示されていないから，保護トランジスタ及び内部トランジスタ以外の構成について，内部トランジスタの形成と同時に形成することがいずれの刊行物においても記載されていない。したがって，２端子薄膜半導体素子以外の保護回路の構成である共通浮遊電極を内部トランジスタ（画素ＴＦＴ等）と同時に形成することを，当業者が容易に想到することはできない。（エ）乙１文献，乙２文献及び乙３文献の組合せについて乙１発明及び乙３発明においては，保護回路から静電気を逃すラインが接地端子（アース端子）や電源装置に接続されているため，保護回路トランジスタのゲートを入力端子側に接続すると駆動時の駆動信号が保護回路から漏れ出し，駆動信号が減衰して画素ＴＦＴの正常な駆動が阻害されるおそれがある。乙２文献の配線Ａについては，「組立工程では」フローティングとなることが記載されてはいるが（組立後は接地端子に繋ぐことが推奨されている。），乙２文献の保護回路は逆方向接続する２つのＭＯＳ型トランジスタが直列接続する構成であるから，入力配線の静電気が，ソース・ドレイン間の逆方向しきい値電圧（ブレイクダウン電圧）と順方向しきい値電圧の合計の２倍を超える電圧でなければ，配線Ａを通じて他の外部取り出し端子に静電気が分割されない。結局，乙１ないし乙３文献のいずれにも，保護回路トランジスタのソース電極（又はドレイン電極）とゲート電極を入力端子側に接続し，ドレイン電極（又はソース電極）を他の端子に接続して，入力端子から他の端子に低電圧で静電気を逃がす技術的思想が記載も示唆もされていないから，当業者といえども本件発明を容易に想到できるとはいえない。さらに，乙３文献に記載されるＶＳＳラインやＶＤＤライン，乙２文献に記載される配線Ａは，いずれも回路構成であり，具体的な物理的構造が記載されておらず，また，乙１文献のアースに接続する配線も，具体的な構造や製造方法が示されていないから，保護回路トランジスタ及び薄膜トランジスタ（画素ＴＦＴ等）以外の構成について，薄膜トランジスタ（画素ＴＦＴ等）の形成と同時に形成することがいずれの刊行物においても記載されていない。し た が っ て ， 前 記 (ウ )と 同 様 に ， 共 通 浮 遊 電 極 を 薄 膜 ト ラ ン ジ ス タ（画素ＴＦＴ等）の構成要素のいずれかと同時に形成することを，当業者が容易に想到することはできない。（８）争点（２）ウ（旧特許法３６条５項２号違反の有無）について（被告）本件発明は，以下のとおり，旧特許法３６条５項２号に違反しており，本件訂正は，独立特許要件を満たさないものとして，同法１２６条３項に違反し，したがって，本件特許は，同法１２３条１項７号に該当し，無効とされるべきである。ア本件発明がＴＦＴ装置を実施できない発明を含んでいること（ア）以下においては，ＴＦＴのしきい値電圧をＶｔｈ，破壊電圧をＶｂｄ，２端子素子の順方向しきい値電圧をＶｆ，逆方向しきい値電圧をＶｂと表記する。なお，議論を簡単にするために，共通浮遊電極の容量については考慮しないことにする。本件明細書（甲１０添付）には，「２端子素子は，それ故ＴＦＴ装置の動作電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構造が選ばれている。」と記載されているところ，この記載は，本件出願当時の当業者の技術常識である，「保護用ＴＦＴの動作電圧は，画素用ＴＦＴの動作に影響を与えないようにするために，画素用ＴＦＴの動作電圧より高く，破壊電圧より低い電圧，すなわち，画素用ＴＦＴの動作電圧の数倍程度としていた」ことを考慮すれば，外部取り出し端子から共通浮遊電極に電流が流れるときの電圧を規定したものと解するのが相当である。そこで，本件出願当時の当業者の技術常識に従い，Ｖｔｈ＜Ｖｆ＜Ｖｂｄとした場合について検討する。本件訂正後の発明では，特許請求の範囲にＶｆ及びＶｂについての規定はないから，Ｖｔｈ＜Ｖｆ＜Ｖｂｄとした場合に，ＶｂはＶｆよりも高いということしか特定のしようがない。そうすると，逆方向電圧は，Ｖｂｄと同程度のものを含むということになる。ところで，ある外部取り出し端子に静電気電圧Ｖ（＞Ｖｆ）が印加されたとき，そのラインにある２端子素子はオンとなり，共通浮遊電極へ電流が流れてその電圧は（Ｖ−Ｖｆ）となる。この電圧値はＶが大きくなるに従って大きくなり，やがて（Ｖ−Ｖｆ）がＶｂを超えると，他のラインにある複数の２端子素子がオンし，共通浮遊電極から他の外部取り出し端子に電流が流れる。つまり，共通浮遊電極の電圧値（Ｖ−Ｖｆ）は，Ｖが大きくなるに従ってＶｂまでは大きくなるが，それ以上になると，静電気が他のラインにある２端子素子を通じて他のラインに流れるから，それ以降は，静電気が漏れない限りＶｂのままである。ここで，あるライン上で静電気電圧ＶがＴＦＴの破壊電圧Ｖｂｄにまで上昇したと仮定する。そのラインの２端子素子は当然オンとなり，静電気は，外部取り出し端子から２端子素子を介して共通浮遊電極に流れ，共通浮遊電極の電圧は（Ｖｂｄ−Ｖｆ）となる。本件発明は，ＶｂがＶｂｄと同程度の場合を含むから，その場合には，（Ｖｂｄ−Ｖｆ）＜Ｖｂｄ≒Ｖｂとなり，他のラインの２端子素子はオンしないから，静電気は，共通浮遊電極から他の外部取り出し端子には流れない。そのラインの静電気電圧ＶがＴＦＴの破壊電圧Ｖｂｄを超えて更に上昇すると，そのラインの２端子素子はオンし，共通浮遊電極の電圧も，Ｖｂ≒Ｖｂｄに近くなるまでは更に上昇する。共通浮遊電極の電圧は静電気が他に流れない限り減少しないから，その電圧がＶｂ≒Ｖｂｄに近い数値になっているとすると，ある外部取り出し端子に静電気電圧Ｖが印加されたとき，Ｖ＜Ｖｂｄ＋Ｖｆであれば，そのラインの２端子素子はオンしない。要するに，ある外部取り出し端子にＴＦＴの破壊電圧Ｖｂｄ以上の静電気電圧が印加されたのに，２端子素子がオンしない事態が生じ，静電気は共通浮遊電極に放電されることはなく，ＴＦＴに印加されるのである。このとき，ＴＦＴが破壊されることは自明であるから，ＴＦＴ装置の保護装置は機能しない。このように，本件発明は，ＴＦＴ装置を実施できない発明を含んでいる。したがって，本件発明の特許請求の範囲は，特許を受けようとする発明の構成に欠くことがでいない事項のみを記載したものとはいえず，旧特許法３６条５項２号の規定を満足しない。（イ）原告は，２端子素子の逆方向しきい値電圧Ｖｂを，ＴＦＴの破壊電圧Ｖｂｄとほぼ等しくなるような高い水準に設定することなどあり得ないと主張する。しかしながら，本件発明の特許請求の範囲には，順方向しきい値電圧，逆方向しきい値電圧，共通浮遊電極の静電容量などの値が何ら規定されていない以上，原告の上記主張は，請求項の記載に基づく主張ではない。イ本件発明の特許請求の範囲に「両方向に電流を流しやすい構造」という発明に必須の構成要件の記載がないこと本件発明が，原告が主張するとおり，「両方向に電流を流しやすい構造」の発明を含むものと仮定すると，本件発明の特許請求の範囲には，両方向に電流を流しやすくするための構造（本件明細書には，その構造として，第１主電極延在部を備えるという構造が開示されている。）が記載されていなければならないが，本件発明の特許請求の範囲には，その記載がない。したがって，本件発明の特許請求の範囲は，特許を受けようとする発明の構成に欠くことがでいない事項のみを記載したものとはいえず，旧特許法３６条５項２号の規定を満足しない。（原告）アＴＦＴが破壊される構成が含まれるという主張について被告の主張は，ＶｂがＶｂｄと同程度のものも本件発明の範囲に含まれることを前提としている。しかしながら，本件明細書には，２端子素子の寸法，構造，チャンネル長，チャンネル幅，オフセットなどにより，２端子素子のＶｔｈを調整することが記載されている。本件明細書に接した当業者であれば，本件発明の効果が十分発揮されるように，Ｖｔｈを含む２端子素子の電気特性を適宜調整する必要があることは，回路設計に際して当然に理解することである。その際，２端子素子の逆方向しきい値電圧Ｖｂを，ＴＦＴの破壊電圧Ｖｂｄとほぼ等しくなるような高い水準に設定することなどあり得ない。また，本件発明の中心となる技術思想は，外部取り出し端子に印加された静電気を，２端子素子を通じて共通浮遊電極へ，更にはもう一度２端子素子を通じて他の外部取り出し端子に分散することで，静電気の電圧を速やかに低下させて静電気によるＴＦＴの破壊を防止するということである。本件発明の構成の２端子素子のみを使用した保護回路においては，静電気が外部取り出し端子から共通浮遊電極，共通浮遊電極から他の外部取り出し端子へと分散されるためには，その電圧がＶｆ＋Ｖｂ以上であることが必要である。逆に言えば，Ｖｆ＋Ｖｂ以上の静電気が印加されると，２端子素子を通じた静電気の分割が生じ，電圧が速やかに低下するために，これ以上高い電圧がＴＦＴにかかることを防止し得るということである。ＴＦＴを静電気から保護するための保護回路としての２端子素子は，ＴＦＴの動作に支障を与えない範囲でなるべく低い電圧で静電気を分散させるように設計することは当然のことである。したがって，静電気の分散の生じる電圧であるＶｆ＋Ｖｂは，ＴＦＴの動作に支障を与えない範囲でなるべく低く設計される。ＶｂがＶｂｄと同程度になるような設計をすると，静電気の分散が十分に行われず，ＴＦＴが破壊される可能性が高くなってしまうことは，当業者ならば当然に理解するから，当業者がそのような回路設計を行うはずがない。本件発明においては，Ｖｂ＋ＶｆがＶｂｄより十分に低いことは，当然の前提となっているのである。このように，被告の主張の前提は，誤りであって現実的とはいえない。イ本件発明の特許請求の範囲に「両方向に電流を流しやすい構造」という発明に必須の構成要件の記載がないという主張について原告は，本件発明の請求の範囲に，「両方向に電流を流しやすい構造」をも包含すると主張だけであり，「両方向に電流を流しやすい構造」が発明に必須の要素であると主張するものではない。（９）争点（３）（被告の不当利得の額）について（原告）被告は，大韓民国のサムスングループの日本における拠点として設立された会社であり，サムスン製の液晶パネルモジュールは，すべて被告を通じて同国から日本に輸入され，販売されている。平成１１年から平成１６年９月２６日（本件特許満了日）までに，被告が日本国内で販売したサムスン製液晶パネルモジュールの売上額は，以下のように推定される。すなわち，公表されている被告の総売上高（全商品）を上記期間につき合計すると４兆３０１３億円（平成１６年は日割計算）であり，被告の売上げのうち，液晶パネルモジュールの占める割合は平均して８％（３４４１億円）を下回らないと推定される。この金額に通常の実施料率として３ % を乗ずると，実施料相当額としての不当利得額は，１０３億円を下回らない。原告は，本訴において，その一部である３０億円の支払を求める。（被告）争う。第３１当裁判所の判断争点（２）イ（進歩性欠如の無効理由の有無）について本 件事案の性質 にかんがみ，まず，争点( 2)イ（進歩性欠如の無効理由 の有無）について判断する。（１）乙１発明の内容ア乙１文献の記載乙１文献には，以下のとおりの記載がある（乙１）。（ア）「本発明は半導体装置更に詳しくは薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴという）に関する。ＴＦＴは例えばＸ−Ｙマトリックス駆動表示装置あるいは長尺イメージセンサのスイッチ素子としてその実用化が長らく要望されて来た。近年シランのグロー放電分解その他の方法により製膜される非晶質シリコン（以下ａ・ｓｉという）は，ギャップ中の局在準位密度が小さく，且つ比較的化学的に安定で，膜質の再現性，均一性が良いことから，例えば前記した用途等に用いるＴＦＴ素子用半導体材料として有望視されてきた。最近ではゲート絶縁膜に窒化シリコン，窒化，酸化シリコン，酸化シリコン等を用いたａ・ＳｉＴＦＴ素子では，１０Ｖ内外又はそれ以下のゲート電圧で十分にトランジスタのオン・オフ制御が可能となり，その工業的応用の可能性が極めて濃厚となって来た。しかしながら，前記した例えばＸ・Ｙマトリックス表示装置等には数千から数１０万個のＴＦＴが集積して使用されねばならず，これら多数の素子のうち１ケでも動作不良があれば，その装置は使用不能とされざるを得ない宿命を担っている。一方これらのＴＦＴではゲート絶縁膜には気相からの堆積薄膜が用いられる。これらの薄膜には基板上のゴミその他の原因により，平均的堆積膜厚に比べて薄く電気的耐圧の低い部分が発生しがちである。この最低のゲート耐圧を有する素子が設計値を満すならば装置は使用に供し得る。しかし，設計値以上のゲート電圧が静電気その他の理由により印加された場合，まず最低耐圧を有する素子が破壊され，装置全体が使用不能となる。本発明は前記したＴＦＴに於て，ゲート絶縁膜の破壊を防止し得る構造を容易に実現することを目的とするもので，信号処理用のＴＦＴとゲート保護用のＴＦＴを簡便に一体化した構造を提供するものである。」（１頁右欄１０行ないし２頁右上欄５行）（イ）「〔実施例１〕第１図，第２図，第３図は本発明の半導体装置の第１の実施例の概略を示す。第１図はその平面図を，第２図は第１図Ⅰ−Ⅰ’線断面図を，第３図はその等価回路図を示す。本実施例の装置は以下のようにして製作した。ガラス基板１の一主面上に蒸着されたＣｒ薄膜よりゲート電極２，３，４を選択的に形成する。その後ゲート電極２，３，４及び基板１を被覆するように絶縁膜５として酸化シリコン膜を３００ｎｍ，半導体薄膜６としてａ・Ｓｉ膜を４００ｎｍプラズマＣＶＤ法により連続して堆積した。続いてＡｌを約５００ｎｍ蒸着し，ソース又はドレインとなる電極７，８，９，１０，１１を選択形成した。第１図，第２図に於てゲート電極２，ソース電極７，ドレイン電極８にて構成されるＴＦＴがゲートに信号が入力されドレインより出力信号がとり出される信号処理用の主トランジスタＴｒ １ である。そしてその右方の部分が主ゲート電極２上のゲート絶縁膜の破損を防止するためにも うけ ら れ た 保護 用 の ト ラン ジ ス タ Ｔ ｒ ２ ， Ｔ ｒ ３ で あ る 。第 ３ 図 の 回路図に示すように主トランジスタＴｒ １ のゲート電極２と保護用トランジスタＴｒ ２ のゲート電極４及びドレイン電極９は接続されている。更に Ｔｒ ２ の ソ ー ス 電極 １ ０ は Ｔ ｒ ３ の ド レ イ ン電 極 と な り ，こ の ド レ イン電極１０とゲート電極３が接続されＴｒ ３ のソース電極１１はアースされている。」（２頁右上欄７行ないし左下欄１３行）（ウ）「第４図に保護トランジスタＴｒ ３ のゲート電圧ＶG対ドレイン電流ｉ D 特性をｎ−チャンネル飽和ドレイン電流ｉ DS で規格化して示す。図に於いてＶ G （＋）側でｉ D が急増する電圧を閾値電圧Ｖ T とすれば，図の特性では３Ｖ T 程度のゲート電圧印加により，ｉ D はほぼ飽和電流に達する。保護トランジスタを２段直列接続した第３図の構成では，Ｔｒ １ のゲー トに対する入力端２ａから見た回路のインピーダンスは ＶG＝２Ｖ T までは大きいが，Ｖ G ＞２Ｖ T となると急激に低下し，ゲート電極２に過大な電圧が印加されるのを防止することができた。第４図の特性例を考慮すると，保護トランジスタを３段に接続すれば，Ｔｒ １ を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート電圧以上ではゲート回路の入力インピダンスは急激に減少する。この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。」（２頁左下欄１４行ないし右下欄１１行）（エ）「〔実施例２〕第５図は本発明の第２の実施例の装置，即ちａ・ＳｉＴＦＴによりＸ・Ｙマトリックス駆動液晶表示装置を製作した例の回路図を示す。図に於て２１，２２，２３はｎチャンネル動作のみを示す保護トランジスタ，３１，３２，４１，４２はマトリックスの各要素に配置されたＴＦＴ，３１ａ，３２ａ，４１ａ，４２ａは液晶を，５１，５２，５３はゲートバスラインを，５５，５６，５７はソースバスラインを，６０は電源を示す。本装置のトランジスタアレーは次のようにして製作した。先ずガラス基板上に透明電導膜（酸化インジューム・錫）を蒸着しこれを所望の絵素パターンに形成する。次にＭｏを蒸着し，これより各要素トランジスタのゲート電極及びゲートバスラインを形成した。次にゲート絶縁膜として窒化シリコンを，半導体薄膜としてａ・ＳｉをプラズマＣＶＤ法により連続してそれぞれ４００ｎｍ及び５００ｎｍ堆積し，その後ａ・Ｓｉ膜を所望部位を除きフォトエッチング法により除去した。更に窒化シリコン膜の一部を同じく除去し，コンタクトウインドゥを形成した。その後ソース・ドレイン電極及びゲートバスラインの取出し電極をＡｌ蒸着膜のパタニングにより形成することにより，保護トランジスタ２１，２２，２３を有するＴＦＴアレーが完成する。このＴＦＴアレーの付設されたガラス基板と，対向する透明電極を付着させたガラス基板との間に液晶を挟持して，マトリックス駆動液晶表示パネルが完成する。・・・このトランジスタのゲートを第５図に示したように，ドレイン（第５図の信号バスラインをソース・バスと呼んだので便宜上，このように定義する。）に接続した形で構成される保護トランジスタ２１，２２，２３を各ゲートバス５１，５２，５３に接続した場合，ゲートバスラインに印加された負の電圧は第６図のｎ−チャンネル電導特性により減衰し，過大負電圧から各要素トランジスタを保護する。一方ゲートバスに加えられた正電圧が特に高くない場合（０＜Ｖ G ＜２０∼３０Ｖ）保護トランジスタのｐチャンネル電導は顕著でなく，ゲートバス５１，５２，５３に加えられたゲート電圧は減衰することなく各要素トランジスタ（３１，３２，４１，４２等）のゲートに印加され，各要素トランジスタを十分にオンすることができる。更に過大正電圧が印加されれば，保護トランジスタ２１，２２，２３のｐ−チャンネル電導が動き，要素トランジスタのゲート電圧を低下させることができる。以上説明したように本発明では，保護トランジスタの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり，且つ各要素トランジスタの過大ゲート電圧が印加されるのを防止できた。こうして特に工程数を増やすことなく，保護トランジスタをアレー中に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製作することが可能となった。」（２頁右下欄１９行ないし３頁右下欄５行）（オ）第１図は，乙１発明の第１実施例（前記（イ）の〔実施例１〕）に係るＴＦＴの概略平面図であり，ゲート電極４は，ソース又はドレインとなる電極９，１０と，ゲート電極３は，ソース又はドレインとなる電極１０，１１と，それぞれ平面的にその両側が重なっていることが示されている。
      
      （　カ）第２図は，第１図の断面図であり，保護用トランジスタＴｒ ２ は，ガラス基板１上に，ゲート電極４，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極９，１０が設けられ，保護用トランジスタＴｒ ３ は，ガラス基板１上に，ゲート電極３，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極１０，１１が設けられ，信号用トランジスタＴｒ １ は，ガラス基板１上に，ゲート電極２，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極７，８が設けられて形成されていること，ゲート電極２，３，４はいずれも同一平面上に位置し，ソース電極又はドレインとなる電極７，８，９，１０，１１はいずれも同一平面上に位置していることが示されている。（キ）第３図は，前記(イ)で説明されている第１の実施例の概略回路図であるが，保護用トランジスタＴｒ ２ のゲート電極４及びドレイン電極９は入力端２ａに接続し，保護用トランジスタのソース電極１０は，保護用のトランジスタＴｒ ３ のドレイン電極９となるとともに，保護用のトランジスタＴｒ ３ のゲート電極３と接続し，保護用のトランジスタＴｒ
      
      ３　のソース電極１１は，アースに接続していることが示されている。（ク）第５図は，前記（ウ）で説明されている実施例２にかかるマトリックス駆動液晶表示装置の概略回路図であるが，ゲートバスライン５１，５２，５３とソースバスライン５５，５６，５７により形成された絵素マトリックスの各々に信号処理用のＴＦＴ３１，３２，４１，４２が配置されていること，及び絵素マトリックスの外部には，各々保護トランジスタ２１，２２，２３が配置され，各保護トランジスタは，ソースがゲートバスライン５１，５２，５３に接続されると共に，ゲートとドレインとが接続されて，アースされていることが示されている。イ乙１発明の内容乙１文献には，前記アのとおりの記載があるところ，乙１発明は，外部取り出し端子となる入力端２ａを有する薄膜トランジスタを複数個集積化して形成することにより，例えば，Ｘ−Ｙマトリックス駆動表示装置を構成することを前提としたものであるから，外部取り出し端子である入力端ａを複数個有する半導体装置であることは明らかである。また，第１図の平面図によれば，前記アのとおり，ゲート電極４は，ソース又はドレインとなる電極９，１０と，ゲート電極３は，ソース又はドレインとなる電極１０，１１と，それぞれ平面的にその両側が重なっているから，ゲート電極４は，ソース又はドレインとなる電極９，１０と，ゲート電極３は，ソース又はドレインとなる電極１０，１１と，平面的に重畳するように設けられているといえる。したがって，前記アで認定した乙１文献の記載からすると，同文献に記載された乙１発明は，以下のとおりのものと認められる。「ガラス基板１の一主面上に，ゲート電極２，絶縁膜５，半導体薄膜６，ソース電極７及びドレイン電極８から構成された薄膜トランジスタを設け，外部取り出し端子となる入力端ａを複数個有する薄膜半導体装置において，同入力端２ａとアースとの間には，半導体薄膜６からなる保護用トランジスタＴｒ ２ ，Ｔｒ ３ が接続されており，前記保護用トランジスタＴｒ ２ は，ガラス基板１上に，ゲート電極４，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極９，１０が設けられて形成され，前記保護用トランジスタＴｒ ３ は，ガラス基板１上に，ゲート電極３，絶縁膜５，半導体薄膜６が連続して堆積し，半導体薄膜６の上面には，ソース又はドレインとなる電極１０，１１が設けられて形成されており，前記ゲート電極４は，前記ソース又はドレインとなる電極９，１０と，前記ゲート電極３は，前記ソース又はドレインとなる電極１０，１１と，それぞれ平面的に重畳するように設けられており，前記保護用のトランジスタＴｒ ２ の前記ゲート電極４及びドレイン電極９は入力端２ａに接続し，前記保護用トランジスタのソース電極１０は，前記保護用のトランジスタＴｒ ３ のドレイン電極となるとともに，前記保護用トランジスタＴｒ ３ ３の前記ゲート電極３と接続し，前記保護用トランジスタＴｒ ３ のソース電極１１は，前記アースに接続しており，前記ゲート電極３，４は，前記ゲート電極２と同時に形成されており，前記ゲート電極３，４上の前記絶縁膜５は，前記ゲート電極２上の前記絶縁膜５と同時に形成されており，前記ゲート電極３，４の上方の前記半導体薄膜６は，前記ゲート電極２の上方の前記半導体薄膜６と同時に形成されている半導体装置」（２）本件発明と乙１発明との対比本件発明は，前記争いのない事実等で判示したとおりであり，これと乙１発明とを，以下，対比する。アまず，前記（１）アで認定した乙１文献の記載からすると，乙１発明の「ガラス基板１」は本件発明の「絶縁基板」に，乙１発明の「ゲート電極２」は本件発明の「ゲート電極」に，乙１発明の「絶縁膜５」は本件発明の「ゲート絶縁膜」に，乙１発明の「ソース電極７」は本件発明の「ソース電極」に，乙１発明の「ドレイン電極８」は本件発明の「ドレイン電極」に，それぞれ相当することは明らかである。また，前記（１）アで認定した乙１文献の記載からすると，乙１発明の「半導体装置」は，薄膜トランジスタで構成されていることが認められるから，本件発明の「薄膜トランジスタ装置」に相当し，乙１発明の「保護用ト ラ ン ジス タ Ｔ ｒ ２ ， Ｔ ｒ ３ 」 は 本 件 発明 の「 高 圧保 護用 の ２端 子 薄 膜半導体素子」に，乙１発明の保護用トランジスタを構成する「半導体薄膜
      
      ６　」 は 本 件 発 明 の 「 付 加 薄 膜 半 導 体 」 に ， 乙 １ 発 明 の 「 ゲ ー ト 電 極 ３，４」は本件発明の「付加ゲート電極」に，乙１発明の保護用トランジスタを構成する「絶縁膜５」は本件発明の「付加ゲート絶縁膜」に，「ソース又はドレインとなる電極９，１０，１１」は本件発明の「第１主電極，第２主電極」に，それぞれ相当することは明らかである。また，前記（１）アで認定した乙１文献の記載から，乙１発明の「アース」は，入力端２ａに印加された過大な静電気等を，保護用トランジスタＴｒ ２ ， Ｔ ｒ ３ を 通 じて ， 外 部に 逃 が す ため のも の であ るこ と が認 め ら れる。イしたがって，本件発明と乙１発明とは，「絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トランジスタ装置において，前記外部取り出し端子と，静電気等を外部に逃がすための端子ないし電極との間には，少なくともその１箇所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成されており，前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳するように設けられており，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ装置」である点で共通し，以下の点で相違する。（ア）相違点１２端子薄膜半導体素子が接続されている対象が，本件発明では外部取り出し端子とこれに近接して設けられた共通浮遊電極であるのに対し，乙１発明では，外部取り出し端子と接地端子である点（イ）相違点２本件発明では，「前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続して」いるのに対し，乙１発明では，「保護用のトランジスタＴｒ ２ の前記ゲート電極４及びドレイン電極９は入力端２ａに接続し，前記保護用トランジスタのソース電極１０は，前記保護用のトランジスタＴｒ ３ のドレイン電極９となるとともに，前記保護用トランジスタＴｒ ３ の前記ゲート電極３と接続し，前記保護用トランジスタＴｒ ３ のソース電極１１は，前記アースに接続して」いる点換言すれば，本件発明においては，外部取り出し端子と共通浮遊電極の間には，２端子薄膜半導体素子が，順方向接続態様で１個接続されているのに対し，乙１発明においては，入力端子２ａ（外部取り出し端子） とア ー スと の間 には ， Ｔｒ ２ ，Ｔ ｒ ３ （ ２端 子 薄膜 半導体 素子 ） が，順方向接続態様で直列に２個接続されている点（ウ）相違点３本件発明では，「前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されて」いるのに対し，乙１発明では，共通浮遊電極が存在しないから，その形成方法も開示されていない点（３）相違点の検討ア乙２文献の記載乙２文献には，以下のとおりの記載がある（乙２）。（ア）「ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒｓ）などで構成されるアクテイブマトリツクスにおいて，該マトリツクスの周辺領域で，前記マトリツクスを構成する各Ｘラインが直列に接続された２個のＭＯＳ型トランジスタを介して一つの配線に接続され，前記２個のＭＯＳ型トランジスタは，前記Ｘラインに近い方のＭＯＳ型トランジスタのゲートは該ＭＯＳ型トランジスタが接続されるべき前記Ｘラインに接続され，前記直列に接続された２個のＭＯＳ型トランジスタのうち，前記Ｘラインより遠い方のＭＯＳ型トランジスタのゲートは，前記一つの配線に接続され，前記マトリツクスを構成すると各Ｙラインが直列に接続された２個のＭＯＳ型トランジスタを介して前記一つの配線に接続され，前記２個のＭＯＳ型トランジスタのうち，Ｙラインに近い方のＭＯＳ型トランジスタのゲートは該ＭＯＳ型トランジスタが接続されるべき前記Ｙラインに接続され，前記２個のＭＯＳ型トランジスタのうちＹラインに遠い方のＭＯＳ型トランジスタのゲートは，前記一つの配線に接続される保護回路を持つことを特徴とする半導体装置」（特許請求の範囲①）（イ）「本発明はＴＦＴ（ＴｈｉｎＦｉｌｍＴｒｓ）などで構成されるアクテイブマトリツクス７において，静電気などによる前記マトリツクスを構成する素子の破壊を防止するための保護回路に関する。ＴＦＴは絶縁基板上にトランジスタが形成されるため，静電気やノイズなどによる素子破壊を防止する保護回路を，前記絶縁基板上にモノリシックに形成することが困難である。この理由は，ＴＦＴで構成される回路の端子から静電気などが入った時，電流を吸わすべき共通の基板がないことによる。また，単結晶シリコン基板上に形成される通常のＩＣやＬＳＩで採用され，技術的に完成度が高く，実績もある保護回路がＴＦＴでは採用出来ないことも理由の１つである。従って本発明の目的は，絶縁基板上に形成されるＴＦＴなどで構成されるアクテイブマトリツクスを，静電気などによる破壊から守る保護回路を提供することである。」（１頁右欄１１行ないし２頁左上欄９行）（ウ）「Ｘラインに接続される２個のＭＯＳ型トランジスタのうち，Ｘラインに近い方のＭＯＳ型トランジスタ（ＴＸ１１，ＴＸ２１，・・・ＴＸｎ１）のゲートは各Ｘラインに接続され，同様にＹラインに接続される２個のＭＯＳ型トランジスタのうち，Ｙラインに近い方のＭＯＳ型トランジスタ（ＴＹ１１，ＴＹ２１，・・・ＴＹｍ１）のゲートは各Ｙラインに接続されている。一方Ｘライン及びＹラインから遠い方に接続されているＭＯＳ型トランジスタ（ＴＸ１２，・・・ＴＸｎ２，ＴＹ１２，・・・ＴＹｍ２）のゲートはアクテイブマトリツクスの外側に設けられた配線Ａに接続されている。従って本発明による保護回路は，第２図に示すように配線Ａと，該配線ＡとＸ乃至Ｙラインの間に挿入された２個のＭＯＳ型トランジスタから成っている。」（２頁左下欄１１行ないし右下欄５行）（エ）「第２図のアクテイブマトリツクスが組立工程の途上にある時は，配線Ａはフローテイングとなっている。従って前記静電気が配線Ａに流れる割合は，配線Ａのフローテイング電位と該配線の容量によって決まる。」（２頁右下欄１６行ないし３頁左上欄１行）（オ）「配線Ａの容量は大きい方が静電気による破壊防止の効果が大きい。具体的には配線Ａの配線巾を大きくしたり，第２図に示した配線Ａはアクテイブマトリツクスの外周１／２に配線されているが，全外周に配線することなどにより，配線Ａの面積をより大きくするとよい。」（３頁左欄２行ないし７行）（カ）「アクテイブマトリツクスが周辺回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄７行ないし１２行）（キ）第２図第２図は，乙２発明による保護回路を持つアクティブマトリックスを示した図であり，同アクティブマトリックスの外側に配線Ａがあり，配線Ａと各Ｘライン及び各Ｙラインとの間に，それぞれ２個のＭＯＳ型トランジスタが接続されている様子が示されている。同図では，上記のＭＯＳ型トランジスタのうち，Ｘラインに接続されるＭＯＳ型トランジスタは，Ｘラインに近い方のＭＯＳ型トランジスタのゲートが，同トランジスタの１つの電極と短絡してＸラインに接続し，もう一方の電極がＸラインに遠い方のＭＯＳ型トランジスタの電極と直列で接続し，Ｘラインに遠い方のＭＯＳ型トランジスタのゲートが，同トランジスタのもう一方の電極と短絡して配線Ａに接続しており，Ｙラインに接続しているＭＯＳ型トランジスタも上記と同様の接続態様となっている。（ク）第３図第３図は，第２図のうちの左隅の部分（Ｘライン，Ｙライン，配線Ａ，アクティブマトリックスを構成するＴＦＴ，Ｘラインと配線Ａに接続した２個のＭＯＳ型トランジスタ，Ｙラインと配線Ａに接続した２個のＭＯＳ型トランジスタが記載されている。）を拡大して表示し，Ｘライン及びＹラインに，抵抗が挿入された図である。イ相違点１について（ア）前記（１）イで判示した乙１発明の内容及び前記（１）アで認定した乙１文献の記載からすれば，乙１発明は，ＴＦＴで構成されるマトリックス駆動液晶表示装置において，静電気等により設計値以上の電圧が印加された場合に，ＴＦＴのゲート絶縁膜の破壊を防ぐために，上記の構成を採用したことが認められる。そして，前記アで判示した乙２文献の記載によれば，乙２発明は，絶縁基板上に形成され，ＴＦＴで構成されるアクティブマトリックスを，静電気から保護するために，ＸラインないしＹラインに生じた静電気を同ラインから逃がすための構造として，各ＴＦＴのゲートに接続され，両端に外部回路と接続するための電極を備えるＸラインないしＹラインが，前記アクティブマトリックスの周辺領域で，順方向接続態様と逆方向接続態様で直列に接続された２個のＭＯＳ型トランジスタを介してフローティング電位である１つの共通の配線に接続されるという構造を有する保護回路を備える発明であると認められる。このように，乙２発明は，ＴＦＴで構成されるマトリックス駆動液晶表示装置において，絶縁基板上に形成されるＴＦＴを保護するために，ＸラインないしＹラインに生じた静電気を保護回路を介して他の電極に逃がすというものであり，乙１発明とは，技術分野のみならず，技術課題及びそれを解決するために保護回路を設けるという手段を採用した点で共通しており，保護回路の具体的構成が，静電気を逃がす先を，アースとするか，共通浮遊電極とするかの点及び保護用トランジスタの接続態様の点で相違しているだけである。したがって，乙１発明の，入力端ａ（外部取り出し端子）にゲート電極とソース電極ないしドレイン電極によって接続された保護用トランジスタのもう一方の電極が接続される対象をアースとする構成に換えて，乙２発明の，上記の接続対象を共通浮遊電極である配線Ａとする構成とすることは，当業者が容易に推考できると解するのが相当である。（イ）なお，前記ア（カ）のとおり，乙２文献には，「アクティブマトリックスが周辺回路などに接続されて組み立てが完了した時は，配線ＡもＧＮＤ電位に接続するとよい。この場合は静電気だけでなく，周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」（３頁左上欄７行ないし１２行）との記載があるが，前記のとおり，乙２文献には，現に，配線Ａがフローティングの状態の構成が開示されていること，組立てが完了した後に配線Ａの接地を推奨する上記記載も，組立て完了後の接地を推奨するだけであって，接地を必須の構成とするものではないこと，乙２文献の上記記載は，配線ＡをＧＮＤ電位に接続すると，組立て途中に発生する静電気だけでなく，組立て完了後に発生するサージからも，トランジスタを保護することができるという趣旨であると解されるが，サージからのトランジスタの保護のためには，周辺回路におけるサージ保護回路を採用するなどの方法により，十分対処できるのであり，必ずしも，配線ＡをＧＮＤ電位に接続する必要はないこと，組立て完了後に，保護用トランジスタの一方の接続先として配線ＡをＧＮＤ電位に接続するために要する費用と時間を考慮すると，当業者としては，組立て完了後も，上記接続のための設計変更をせずに，保護用トランジスタの接続先をフローティングの状態のままとすることも十分考えられるところである。したがって，乙２文献に上記の記載があっても，当業者であれば，組立て完了後も，配線Ａを接地せずに，フローティングの状態のままとする構成を維持することを，容易に想到できるというべきである。（ウ）原告は，乙２文献は，組立てが完了した後は，配線Ａを接地することを推奨していること，乙２文献に開示されている保護回路は，２つのＭＯＳ型トランジスタを順方向接続態様と逆方向接続態様で直列に繋いだものであるが，このような保護回路では，配線Ａから他のＸラインへと静電気を分散することは難しいこと，乙２文献は，配線Ａの容量を大きくすることを推奨していることから，乙１発明及び乙２発明のいずれにも，１つの外部取り出し端子に印加された静電気等を他の外部取り出し端子に放電するという分散放電の技術思想が開示されておらず，したがって，乙１発明に乙２発明の前記（ア）の構成（接続対象を共通浮遊電極である配線Ａとする構成）を適用することはできない旨主張する。この原告主張の要旨は，分散放電の技術思想がない場合は，アースに換えて共通浮遊電極を設置するという発想が生じないというものであると解される。この点，確かに，前記ア（エ）及び同（オ）で判示したとおり，乙２文献には，「第２図のアクティブマトリックスが組立工程の途上にある時は，配線Ａはフローティングになっている。従って前記静電気が配線Ａに流れる割合は，配線Ａのフローティング電位と該配線の容量によって決まる。」，「配線Ａの容量は大きい方が静電気による破壊防止の効果が大きい。具体的には配線Ａの配線巾を大きくしたり，第２図に示した配線Ａはアクテイブマトリックスの外周１／２に配線されているが，全外周に配線することなどにより，配線Ａの面積をより大きくするとよい。」との記載があり，これらの記載によれば，乙２文献に記載された保護回路において，配線Ａは，静電気等の放出先として設置されたものであり，同配線Ａを通じて，ＸラインないしＹラインに生じた静電気等を他のＸラインないしＹラインに分散することまでも目的として設けられたものではないと認められる。しかしながら，前記（ア）のとおり，乙１発明と乙２発明とは，共に，ＴＦＴで構成されるマトリックス駆動液晶表示装置において，絶縁基板上に形成されるＴＦＴを静電気から保護するために，ＴＦＴのゲート配線と他の端子との間に保護用トランジスタを接続するというものであり，技術分野及び解決すべき課題が共通している。また，外部取り出し端子に印加された静電気等を放電する先を共通浮遊電極とするという構成を採用することにより得られる効果は，その共通浮遊電極から他の外部取り出し端子に静電気を分散できるということのみではなく，例えば，ＴＦＴで構成されるアクティブマトリックスの製作途中においては，２端子薄膜半導体素子（保護用トランジスタ）の一方の電極をアースに接続せずに，フローティングの状態とすれば，組立作業が容易となり，この点にも技術上の意義があるものと考えられるところ（なお，前記（イ）のとおり，乙２文献には，組立て完了後に，保護用トランジスタの接続先をフローティングの状態の配線からアースに変更することを推奨しているが，フローティングの状態のままにすることを禁止しているわけではなく，また，サージからのトランジスタの保護のためには，周辺回路におけるサージ保護回路を採用する等の方法により対処でき，このことに，そのような変更のために要する費用，時間等を併せ考慮すると，組立て完了後も，保護用トランジスタの接続先をフローティングの状態のまま維持することも十分考えられるというべきである。），乙１文献に「こうして特に工程数を増やすことなく，保護トランジスタをアレー中に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留まり良く製作することが可能となった。」（３頁左下欄２０行ないし右下欄５行）との記載にあるように，乙１発明は，製作中のトランジスタの破損防止を目的としているから，当業者にとって，乙１発明のアースを，乙２文献で記載されているフローティングの状態である配線Ａとすることの，動機付けが認められるというべきである。したがって，乙１発明及び乙２発明に，分散放電の技術思想が開示されていないとしても，乙１発明に，ＭＯＳ型トランジスタの接続先を配線Ａとする乙２発明の構成を適用することの動機付けが認められ，原告の上記主張は理由がない。（エ）また，原告は，乙２文献には，１つのＸラインに印加された静電気を他のＸラインに放電するという本件発明の技術思想が記載されているとはいえないから，乙１発明に乙２発明に開示された保護回路の構成を適用しても，両発明には，本件発明の分散放電の技術思想が開示されておらず，本件発明を想到することはできないと主張する。ａしかしながら，そもそも，本件発明も，外部取り出し端子に印加された静電気が，２端子素子の保護回路及び共通浮遊電極を通じて，他の外部取り出し端子へと分割されるという分散放電の技術思想をその必須の内容とするものではないから，乙２文献が分散放電の技術思想を開示していないことによって，相違点１についての前記（ア）の判断が左右されるものではない。すなわち，特許出願手続，無効審判手続及び審決取消訴訟における発明の要旨認定は，特許請求の範囲の記載に基づいて行われ，明細書の発明の詳細な説明の記載や図面が参酌されるのは，特許請求の範囲の記載の技術的意義が一義的に明確に理解することができないとか，あるいは，一見してその記載が誤記であることが明細書の発明の詳細な説明の記載に照らして明らかであるなどの特段の事情がある場合に限られると解すべきところ（最高裁昭和６２年（行ツ）第３号平成３年３月８日第二小法廷判決・民集４５巻３号１２３頁参照），侵害訴訟において特許法１０４条の３第１項に基づく権利行使の制限の主張が行われた場合の当該特許発明の要旨認定においても，同条項が「特許無効審判により無効にされるべきものと認められるときは」と規定されていることに照らし，特許無効審判手続及びその審決取消訴訟における発明の要旨認定の場合と同じ認定手法によるのが相当と認められる。したがって，上記権利行使の制限の主張が行われた場合の発明の要旨認定は，原則として，特許請求の範囲の記載に基づいて行われ，明細書の発明の詳細な説明の記載や図面が参酌されるのは，特許請求の範囲の記載の技術的意義が一義的に明確に理解することができないとか，あるいは，一見してその記載が誤記であることが明細書の発明の詳細な説明の記載に照らして明らかであるなどの特段の事情がある場合に限られると解すべきである。ところで，本件明細書（甲１０添付）には，発明の詳細な説明の欄において，「共通浮遊電極を設けた場合には，静電気は２端子素子から共通浮遊電極さらに２端子素子を通して他の複数の端子に放電されるので，さらに印加電圧を低くすることができる。」，「第６図は，さらに第５図の例において遮光膜を第１主電極延在部２７として第１主電極１０６に接続した例で，両方向に電流を流しやすい構造を有している。」との記載があるが，特許請求の範囲の記載は，前記争いのない事実等の（１）で認定したとおりであり，同記載によれば，本件発明においては，２端子薄膜半導体素子の付加ゲート電極及び第２主電極は外部取り出し端子に接続し，第１主電極は共通浮遊電極に接続するという順方向接続態様で接続する構成（構成要件Ｅ）であることが明らかであり，この接続態様によれば，電流は，外部取り出し端子から２端子薄膜半導体素子を介して共通浮遊電極へ流れる方向には流れやすいが，共通浮遊電極から２端子薄膜半導体素子を介して他の外部取り出し端子に流れる方向には流れにくくなっているものと認められる。そうすると，本件特許の特許請求の範囲の記載からみて，分散放電の技術思想ないしそれを実現する構成は，本件発明の必須の内容とはされていないというべきである。したがって，原告の上記主張は理由がない。ｂ仮に，原告の主張に係る分散放電を，本件発明の構成でも実現できる程度のものと解した場合でも，以下のとおり，原告の上記主張には理由がない。（ａ）乙２発明の構成，すなわち，保護用トランジスタであるＭＯＳ型トランジスタの接続先を共通浮遊電極である配線Ａとする構成を，乙１発明に適用した構成（２個の保護用トランジスタが順方向接続態様によって直列に接続し，その接続先を共通浮遊電極とした構成）でも，入力端ａに生じた静電気等が共通浮遊電極を介して他のラインに流れることもあり得るところであり，この構成による分散放電と本件発明の構成によって実現できる分散放電との差は，程度の差にすぎないというべきである。したがって，乙２発明に記載されている，保護用トランジスタの接続先を共通浮遊電極とするという技術を乙１発明に適用した場合の構成は，原告の主張に係る分散放電を可能とするという点で，本件発明の構成と実質的な差異はないというべきであり，原告の上記主張は理由がない。（ｂ）また，本件発明は，第１主電極延在部を備える構成とはなっていない以上，本件発明が実現し得る分散放電の効果も，分散放電が可能という程度にすぎず，この程度のものであれば，当業者は，通常，保護用トランジスタの接続先を共通浮遊電極とする構成を採用することにより，当然に，実現できるものであると予測するものと解される。この点，乙８文献にも，「この時列電極線３は基板周辺において，第２図のＡ，Ｄで示される様に互いに短絡して構成するとともに，さらに，Ｅ，Ｆ，Ｇ，Ｈで示される様に周辺で行電極線ともコンタクトを取り，すべての行電極線と列電極線が同電位となる様にする。以上の様にマトリックスアレー基板を構成する事により，基板の以降の工程において，いかなる静電気にさらされても，基板内は常に同電位に保たれるので，静電気に対し，非常に強くなる。」（２頁左下欄９行ないし１７行）と記載されており，マトリックスアレーの製作時に，静電気による絶縁破壊を防止するために，１つの端子に印加された静電気を他の端子に放電するという分散放電の思想自体は，本件出願時に公知のものといえる。このように，本件発明において実現できる程度の分散放電の効果は，当業者が予測することのできない格別顕著な効果とは認められないから，乙１発明及び乙２発明に，共通浮遊電極を通じて他の外部取り出し端子に静電気を分散しやすいという分散放電の効果が開示されていないとしても，そのことのみを理由として，本件発明に進歩性が認められるものではないと解するのが相当である。したがって，原告の上記主張は理由がない。（ｃ）また，後記ウで判示するとおり，乙１発明における直列に接続した２個の保護用トランジスタを，１個の保護用トランジスタとすることは，当業者が適宜選択できる設計事項にすぎないというべきであるから，このようにして設計変更をした構成に，保護用トランジスタであるＭＯＳ型トランジスタの接続先を共通浮遊電極である配線Ａとする乙２発明の構成を適用することにより，又は，乙１発明に乙２発明の上記構成を適用した上で，上記の設計変更をすることにより，本件発明と同一の構成となり，上記の原告の主張に係る分散放電の効果を実現できることになる。したがって，この観点からも，原告の上記主張は理由がない。（オ）以上のとおり，相違点１に係る本件発明の構成は，当業者が容易に推考し得ることである。ウ相違点２について（ア）本件明細書には，「以上の２端子素子は，内部のＴＦＴ動作に影響を与えない様，チャンネル長，チャンネル幅，ＶTHの選択がされる が，さらに付加ゲート電極と第１主電極の間，第１主電極延在部と第２主電極の間にオフセット領域を設定することも可能である。」（甲１０添付・３頁８行ないし１２行），「２端子素子は，それ故ＴＦＴ装置の動作電圧より高く，破壊電圧より低い電圧で電流が流れる様，寸法，構造が選ばれている。」（同３頁２０行ないし２１行），「第４図は第３図ａの２端子素子の付加ゲート電極１２と第２主電極１０６を短絡した例で，第２主電極１０６に電圧が印加されたときＴＦＴのＶTHとほぼ同じ値で電流が流れる。そのため静電気保護素子と用いるときには，ＴＦＴよりチャンネル長を長く，またはチャンネル幅を狭くすることが望ましい。また，第２主電極１０６を共通浮遊電極に接続することが好ましい。第５図は，第４図の例において付加ゲート電極１２と第１主電極１０５の間 に平 面 的 重 畳を な く し ，い わ ゆ る オ フセ ッ ト を 設 け， 見 か け上 ＶTHを高くした例である。」（同５頁２１行ないし６頁１行）との記載があり，これらの記載によれば，２端子薄膜半導体素子のしきい値は，チャンネル長，チャンネル幅，ゲート電極と主電極との平面的重畳部分の寸法等によっても調整できるものと認められ，当業者としても，そのような認識を有しているものと推測される。そして，乙１文献にも，前記（１）ア（ウ）で判示したとおり，実施例１の説明として，「第４図に保護トランジスタＴｒ ３ のゲート電圧ＶG対ドレイン電流ｉ D 特性をｎ−チャンネル飽和ドレイン電流ｉ DS で規格化して示す。図に於いてＶ G （＋）側でｉDが急増する電圧を閾値電圧Ｖ T とすれば，図の特性では３Ｖ T 程度のゲート電圧印加により，ｉ Dはほぼ飽和電流に達する。保護トランジスタを２段直列接続した第３図の構成では，Ｔｒ １ のゲートに対する入力端２ａから見た回路のインピーダンスはＶ G ＝２Ｖ T までは大きいが，Ｖ G ＞２Ｖ T となると急激に低下し，ゲート電極２に過大な電圧が印加されるのを防止することができた。第４図の特性例を考慮すると，保護トランジスタを３段に接続すれば，Ｔｒ １ を十分に飽和電流まで駆動でき，且つ，飽和電流を与えるゲート電圧以上ではゲート回路の入力インピダンスは急激に減少する。この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。」（２頁左下欄１４行ないし右下欄１１行）との記載があり，同記載からすれば，乙１発明において，設置すべき保護用トランジスタの個数は，適宜増減できることが開示されているものと認められる。（イ）この点，原告は，乙１発明では，保護用トランジスタの一方の電極は，接地しているのであるから，保護用トランジスタを，乙１発明のように，順方向接続にしたまま，１個に減ずると，駆動時において，駆動信号が漏れてしまい，要素トランジスタＴｒ １ の駆動に支障が生じ，消費電力も増加するという問題が生じる旨主張し，また，上記の問題が生じることを避けるために，乙１発明においては，保護用トランジスタを２個直列に接続させた旨主張する。しかしながら，上記のとおり，保護用トランジスタのしきい値は，そのチャンネル長やチャンネル幅，ゲート電極と主電極との平面的重畳部分の寸法等によって，調整が可能であり，保護用トランジスタを順方向接続態様にしたままで，その個数を１個に減じても，チャンネル長やチャンネル幅等を調整することにより，原告の指摘する上記問題点を回避することができるものと解され，乙１文献が，「保護トランジスタの接続段数は必要に応じて増減すれば良い」と，保護トランジスタを増加させるだけでなく減少させることができること（保護用トランジスタを減少させることは，同トランジスタを１個とすることを意味する。）を明記しているのは，このことを前提にしたものであると解するのが相当である。また，前記イで判示したように，乙１発明の２端子薄膜半導体素子の一方の電極が接続されている対象をアースとする構成に換えて，乙２文献において開示されているフローティングの状態の配線Ａ（共通浮遊電極）とすることは，当業者が容易に推考できるのであるから，これを前提に考えれば（アースを共通浮遊電極に換えた構成を前提とすれば），原告が指摘する上記の問題は生じないこととなる。したがって，原告の上記主張は理由がない。（ウ）以上のとおり，乙１発明における，順方向接続態様で直列に接続した２個の保護用トランジスタを，順方向接続態様の１個の保護用トランジスタとすることは，当業者が適宜選択できる設計事項にすぎないというべきであり，相違点２に係る本件発明の構成は，当業者が容易に推考し得ることである。エ相違点３について前記（１）ア（エ）で認定したとおり，乙１文献には，「以上説明したように本発明では，保護トランジスタの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり，且つ各要素トランジスタの過大ゲート電圧が印加されるのを防止できた。こうして特に工程数を増やすことなく，保護トランジスタをアレー中に作り込むことができ，アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ，ＴＦＴを大規模に集積したＴＦＴアレーを歩留り良く製作することが可能となった。」（３頁左下欄１６行ないし右下欄５行）と記載されており，また，乙４文献には，「工程数の増加は必然的にコストの上昇と歩留りの低下に反映するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭＯＳトランジスタを得ることは極めて重要である。」（３頁左上欄１０行ないし１４行）と記載されている。これらの記載にあるように，ＴＦＴを静電気から保護するためのトランジスタやダイオードの作製において，工程数を増やさないようにすることは周知の課題といえる。そして，前記イで判示したとおり，乙１発明の２端子薄膜半導体素子の一方の電極が接続されている対象をアースとする構成に換えて，フローティングの状態の配線Ａ（共通浮遊電極）とすることは，当業者が容易に推考できるというべきところ，２端子薄膜半導体素子の一方の電極の接続先を共通浮遊電極とした場合，共通浮遊電極はソース・ドレイン電極，ゲート電極やソースライン，ゲートラインなどと同じ材料で作製し，共通浮遊電極を形成する場合に，工程数を増やさないようにするために，ソース・ドレイン電極，ゲート電極やソースライン，ゲートラインなどとと同時に形成することは，乙８文献に「これら短絡に用いる部材としては，電極部材と同一である場合が最も簡単であり，Ａ及びＤは列電極線ａ１∼ａ６と，又ｂ及びｃは行電極線ｂ１∼ｂ６と，それぞれ同一の部材を用い，各電極線を構成する時に同じに作り込めば良い。」（２頁右上欄５行ないし９行）と記載されているように，当業者が当然に採用する技術的手段にすぎないというべきである。したがって，相違点３に係る本件発明の構成は当業者が容易に推考し得ることである。オ以上によれば，本件発明は，乙１発明及び乙２発明の技術に基づいて，当業者が容易に発明をすることができたものであって，特許無効審判により無効にされるべきものと認められる。２したがって，その余の点について判断するまでもなく，原告の請求は理由がない。第４結論以上の次第で，原告の請求は理由がないから，これを棄却することとし，主文のとおり判決する。
    </事実及び理由>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
