<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(210,210)" to="(210,340)"/>
    <wire from="(210,210)" to="(400,210)"/>
    <wire from="(210,500)" to="(400,500)"/>
    <wire from="(380,790)" to="(1080,790)"/>
    <wire from="(800,500)" to="(850,500)"/>
    <wire from="(960,480)" to="(1080,480)"/>
    <wire from="(960,520)" to="(1080,520)"/>
    <wire from="(630,360)" to="(680,360)"/>
    <wire from="(960,520)" to="(960,650)"/>
    <wire from="(1140,500)" to="(1240,500)"/>
    <wire from="(1140,770)" to="(1240,770)"/>
    <wire from="(680,480)" to="(740,480)"/>
    <wire from="(680,520)" to="(740,520)"/>
    <wire from="(380,460)" to="(380,790)"/>
    <wire from="(850,500)" to="(850,630)"/>
    <wire from="(100,210)" to="(210,210)"/>
    <wire from="(100,500)" to="(210,500)"/>
    <wire from="(850,750)" to="(1080,750)"/>
    <wire from="(680,520)" to="(680,670)"/>
    <wire from="(480,340)" to="(570,340)"/>
    <wire from="(480,380)" to="(570,380)"/>
    <wire from="(380,360)" to="(380,460)"/>
    <wire from="(940,380)" to="(960,380)"/>
    <wire from="(940,650)" to="(960,650)"/>
    <wire from="(480,380)" to="(480,480)"/>
    <wire from="(210,340)" to="(300,340)"/>
    <wire from="(210,380)" to="(300,380)"/>
    <wire from="(1240,770)" to="(1250,770)"/>
    <wire from="(380,250)" to="(400,250)"/>
    <wire from="(480,230)" to="(480,340)"/>
    <wire from="(360,360)" to="(380,360)"/>
    <wire from="(380,460)" to="(400,460)"/>
    <wire from="(850,400)" to="(850,500)"/>
    <wire from="(960,380)" to="(960,480)"/>
    <wire from="(460,230)" to="(480,230)"/>
    <wire from="(460,480)" to="(480,480)"/>
    <wire from="(380,250)" to="(380,360)"/>
    <wire from="(850,400)" to="(880,400)"/>
    <wire from="(850,630)" to="(880,630)"/>
    <wire from="(680,360)" to="(680,480)"/>
    <wire from="(680,360)" to="(880,360)"/>
    <wire from="(680,670)" to="(880,670)"/>
    <wire from="(850,630)" to="(850,750)"/>
    <wire from="(210,380)" to="(210,500)"/>
    <wire from="(100,670)" to="(680,670)"/>
    <comp lib="0" loc="(100,500)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(460,230)" name="NAND Gate"/>
    <comp lib="1" loc="(800,500)" name="NAND Gate"/>
    <comp lib="1" loc="(940,650)" name="NAND Gate"/>
    <comp lib="1" loc="(360,360)" name="NAND Gate"/>
    <comp lib="1" loc="(630,360)" name="NAND Gate"/>
    <comp lib="0" loc="(1240,770)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(100,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,670)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(1240,500)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(940,380)" name="NAND Gate"/>
    <comp lib="1" loc="(1140,500)" name="NAND Gate"/>
    <comp lib="1" loc="(1140,770)" name="NAND Gate"/>
    <comp lib="1" loc="(460,480)" name="NAND Gate"/>
  </circuit>
</project>
