TimeQuest Timing Analyzer report for vga_v2
Thu Aug 08 00:35:54 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; vga_v2                                              ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; clk    ; u1|altpll_component|auto_generated|pll1|inclk[0] ; { u1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 127.11 MHz ; 127.11 MHz      ; u1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 32.133 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.452 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.934  ; 0.000         ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 19.715 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 32.133 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.778      ;
; 32.134 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.777      ;
; 32.135 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.776      ;
; 32.137 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.774      ;
; 32.137 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.774      ;
; 32.141 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.770      ;
; 32.142 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.769      ;
; 32.143 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.768      ;
; 32.144 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.767      ;
; 32.146 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.765      ;
; 32.148 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.763      ;
; 32.149 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.762      ;
; 32.150 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.761      ;
; 32.152 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.759      ;
; 32.152 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.759      ;
; 32.156 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.755      ;
; 32.157 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.754      ;
; 32.158 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.753      ;
; 32.159 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.752      ;
; 32.161 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.750      ;
; 32.260 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.651      ;
; 32.261 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.650      ;
; 32.262 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.649      ;
; 32.264 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.647      ;
; 32.264 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.647      ;
; 32.268 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.643      ;
; 32.269 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.642      ;
; 32.270 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.641      ;
; 32.271 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.640      ;
; 32.273 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.638      ;
; 32.442 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.469      ;
; 32.443 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.468      ;
; 32.444 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.467      ;
; 32.446 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.465      ;
; 32.446 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.465      ;
; 32.450 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.461      ;
; 32.451 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.460      ;
; 32.452 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.459      ;
; 32.453 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.458      ;
; 32.455 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.456      ;
; 32.666 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.245      ;
; 32.667 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.244      ;
; 32.668 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.243      ;
; 32.670 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.241      ;
; 32.670 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.241      ;
; 32.674 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.237      ;
; 32.675 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.236      ;
; 32.676 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.235      ;
; 32.677 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.234      ;
; 32.679 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.232      ;
; 32.846 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.065      ;
; 32.847 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.064      ;
; 32.848 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.063      ;
; 32.850 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.061      ;
; 32.850 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.061      ;
; 32.854 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.057      ;
; 32.855 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.056      ;
; 32.856 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.055      ;
; 32.857 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.054      ;
; 32.859 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 7.052      ;
; 32.989 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.930      ;
; 32.990 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.929      ;
; 32.991 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.928      ;
; 32.993 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.926      ;
; 32.993 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.926      ;
; 32.997 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.922      ;
; 32.998 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.921      ;
; 32.999 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.920      ;
; 33.000 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.919      ;
; 33.002 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.917      ;
; 33.175 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.736      ;
; 33.176 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.735      ;
; 33.177 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.734      ;
; 33.179 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.732      ;
; 33.179 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.732      ;
; 33.183 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.728      ;
; 33.184 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.727      ;
; 33.185 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.726      ;
; 33.186 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.725      ;
; 33.188 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.090     ; 6.723      ;
; 33.393 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.526      ;
; 33.394 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.525      ;
; 33.395 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.524      ;
; 33.397 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.522      ;
; 33.397 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.522      ;
; 33.401 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.518      ;
; 33.402 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.517      ;
; 33.403 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.516      ;
; 33.404 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.515      ;
; 33.406 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.082     ; 6.513      ;
; 33.608 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.307      ;
; 33.609 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.306      ;
; 33.610 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.305      ;
; 33.611 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.304      ;
; 33.612 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.303      ;
; 33.614 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.301      ;
; 33.615 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.300      ;
; 33.617 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.298      ;
; 33.617 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.298      ;
; 33.619 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.086     ; 6.296      ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.452 ; vga_func_module:u2|H     ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_func_module:u2|CV[0] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; vga_func_module:u2|V     ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.743 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.037      ;
; 0.744 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.039      ;
; 0.769 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.063      ;
; 0.772 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.066      ;
; 0.775 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.069      ;
; 0.780 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.074      ;
; 0.923 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.216      ;
; 1.063 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.356      ;
; 1.089 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.383      ;
; 1.092 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.386      ;
; 1.093 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.387      ;
; 1.098 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.392      ;
; 1.106 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.401      ;
; 1.115 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.410      ;
; 1.124 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.141 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.435      ;
; 1.142 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.436      ;
; 1.229 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.523      ;
; 1.238 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.532      ;
; 1.247 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.541      ;
; 1.255 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.550      ;
; 1.273 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.567      ;
; 1.344 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.637      ;
; 1.369 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.663      ;
; 1.378 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.672      ;
; 1.383 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.677      ;
; 1.386 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.680      ;
; 1.386 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.681      ;
; 1.396 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.690      ;
; 1.409 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.703      ;
; 1.492 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.785      ;
; 1.509 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.803      ;
; 1.527 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.821      ;
; 1.602 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.895      ;
; 1.667 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 1.969      ;
; 1.667 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.960      ;
; 1.669 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.962      ;
; 1.669 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.962      ;
; 1.673 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.966      ;
; 1.754 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.047      ;
; 1.774 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.068      ;
; 1.796 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.090      ;
; 1.805 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.098      ;
; 1.807 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.100      ;
; 1.807 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.100      ;
; 1.808 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.101      ;
; 1.813 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.106      ;
; 1.821 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.119      ;
; 1.823 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.116      ;
; 1.824 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.122      ;
; 1.825 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.123      ;
; 1.870 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.164      ;
; 1.873 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.171      ;
; 1.887 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.181      ;
; 1.895 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.188      ;
; 1.912 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.206      ;
; 1.912 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.206      ;
; 1.912 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.206      ;
; 1.913 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.207      ;
; 1.913 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.207      ;
; 1.933 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.226      ;
; 1.935 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.229      ;
; 1.957 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.250      ;
; 1.960 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.253      ;
; 1.961 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 2.263      ;
; 1.961 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.254      ;
; 1.965 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.258      ;
; 1.972 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.266      ;
; 1.980 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.274      ;
; 1.987 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.280      ;
; 1.987 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.280      ;
; 1.988 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.281      ;
; 1.989 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.283      ;
; 1.992 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.285      ;
; 2.008 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.306      ;
; 2.008 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.306      ;
; 2.009 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.307      ;
; 2.009 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.307      ;
; 2.009 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 2.307      ;
; 2.010 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.304      ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.715 ; 19.935       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.718 ; 19.938       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.719 ; 19.939       ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.871 ; 20.059       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.874 ; 20.062       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.967 ; 19.967       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[0]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[1]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[2]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[3]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[4]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[5]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[6]|clk                                                         ;
; 19.984 ; 19.984       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[7]|clk                                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[0]|clk                                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[5]|clk                                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[6]|clk                                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[7]|clk                                                         ;
; 19.987 ; 19.987       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[9]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[1]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[2]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[3]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[4]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[9]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[10]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[11]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[12]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[13]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[14]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[15]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[5]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[6]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[7]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[9]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|H|clk                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 6.903 ; 6.667 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 6.903 ; 6.667 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 6.840 ; 6.621 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 6.774 ; 6.617 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 6.512 ; 6.328 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 6.489 ; 6.271 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 6.494 ; 6.256 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 6.160 ; 5.972 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 6.188 ; 5.991 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 5.970 ; 5.840 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 5.913 ; 5.772 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 6.033 ; 5.874 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 6.823 ; 6.580 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 7.158 ; 6.922 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 5.297 ; 5.160 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 6.248 ; 6.020 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 6.188 ; 5.976 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 6.125 ; 5.972 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 5.873 ; 5.694 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 5.851 ; 5.639 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 5.855 ; 5.625 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 5.534 ; 5.352 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 5.562 ; 5.370 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 5.352 ; 5.225 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 5.297 ; 5.160 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 5.413 ; 5.258 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 6.170 ; 5.936 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 6.493 ; 6.265 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 138.27 MHz ; 138.27 MHz      ; u1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 32.768 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.943  ; 0.000         ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 19.716 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 32.768 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.153      ;
; 32.769 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.152      ;
; 32.770 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.151      ;
; 32.772 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.149      ;
; 32.773 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.148      ;
; 32.776 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.145      ;
; 32.776 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.145      ;
; 32.778 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.143      ;
; 32.779 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.142      ;
; 32.781 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.140      ;
; 32.782 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.139      ;
; 32.783 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.138      ;
; 32.784 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.137      ;
; 32.786 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.135      ;
; 32.787 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.134      ;
; 32.790 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.131      ;
; 32.790 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.131      ;
; 32.792 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.129      ;
; 32.793 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.128      ;
; 32.795 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.126      ;
; 32.877 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.044      ;
; 32.878 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.043      ;
; 32.879 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.042      ;
; 32.881 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.040      ;
; 32.882 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.039      ;
; 32.885 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.036      ;
; 32.885 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.036      ;
; 32.887 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.034      ;
; 32.888 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.033      ;
; 32.890 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 7.031      ;
; 33.044 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.877      ;
; 33.045 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.876      ;
; 33.046 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.875      ;
; 33.048 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.873      ;
; 33.049 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.872      ;
; 33.052 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.869      ;
; 33.052 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.869      ;
; 33.054 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.867      ;
; 33.055 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.866      ;
; 33.057 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.864      ;
; 33.225 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.696      ;
; 33.226 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.695      ;
; 33.227 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.694      ;
; 33.228 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.693      ;
; 33.229 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.692      ;
; 33.232 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.689      ;
; 33.233 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.688      ;
; 33.235 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.686      ;
; 33.235 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.686      ;
; 33.237 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.684      ;
; 33.394 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.527      ;
; 33.395 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.526      ;
; 33.396 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.525      ;
; 33.397 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.524      ;
; 33.398 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.523      ;
; 33.401 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.520      ;
; 33.402 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.519      ;
; 33.404 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.517      ;
; 33.404 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.517      ;
; 33.406 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.515      ;
; 33.485 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.444      ;
; 33.486 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.443      ;
; 33.487 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.442      ;
; 33.488 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.441      ;
; 33.489 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.440      ;
; 33.492 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.437      ;
; 33.493 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.436      ;
; 33.495 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.434      ;
; 33.495 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.434      ;
; 33.497 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.432      ;
; 33.710 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.211      ;
; 33.711 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.210      ;
; 33.712 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.209      ;
; 33.714 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.207      ;
; 33.715 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.206      ;
; 33.718 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.203      ;
; 33.718 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.203      ;
; 33.720 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.201      ;
; 33.721 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.200      ;
; 33.723 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.081     ; 6.198      ;
; 33.893 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.036      ;
; 33.894 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.035      ;
; 33.895 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.034      ;
; 33.896 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.033      ;
; 33.897 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.032      ;
; 33.900 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.029      ;
; 33.901 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.028      ;
; 33.903 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.026      ;
; 33.903 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.026      ;
; 33.905 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.073     ; 6.024      ;
; 33.974 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.948      ;
; 33.975 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.947      ;
; 33.976 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.946      ;
; 33.977 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.945      ;
; 33.978 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.944      ;
; 33.981 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.941      ;
; 33.982 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.940      ;
; 33.984 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.938      ;
; 33.984 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.938      ;
; 33.986 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.080     ; 5.936      ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; vga_func_module:u2|V     ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|H     ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[0] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.690 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.694 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.719 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.987      ;
; 0.720 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.721 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.989      ;
; 0.724 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.992      ;
; 0.841 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.109      ;
; 0.976 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.244      ;
; 0.984 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.252      ;
; 0.987 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.255      ;
; 0.988 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.256      ;
; 1.012 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.281      ;
; 1.016 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.284      ;
; 1.018 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.286      ;
; 1.028 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.031 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.299      ;
; 1.040 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.043 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.311      ;
; 1.053 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.321      ;
; 1.107 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.375      ;
; 1.134 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.402      ;
; 1.138 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.408      ;
; 1.150 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.153 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.421      ;
; 1.160 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.428      ;
; 1.210 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.478      ;
; 1.237 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.505      ;
; 1.256 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.524      ;
; 1.257 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.525      ;
; 1.258 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.526      ;
; 1.261 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.529      ;
; 1.262 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.530      ;
; 1.275 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.543      ;
; 1.315 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.583      ;
; 1.351 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.619      ;
; 1.367 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.634      ;
; 1.382 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.650      ;
; 1.467 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.735      ;
; 1.497 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.773      ;
; 1.561 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.829      ;
; 1.564 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.832      ;
; 1.565 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.833      ;
; 1.570 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.610 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.878      ;
; 1.614 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.882      ;
; 1.634 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.904      ;
; 1.637 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.907      ;
; 1.638 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.908      ;
; 1.640 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.908      ;
; 1.647 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.914      ;
; 1.692 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.962      ;
; 1.701 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.969      ;
; 1.702 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.970      ;
; 1.704 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.972      ;
; 1.705 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.973      ;
; 1.706 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.974      ;
; 1.708 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.977      ;
; 1.708 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.977      ;
; 1.709 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.978      ;
; 1.709 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.978      ;
; 1.710 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.979      ;
; 1.711 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.979      ;
; 1.712 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.980      ;
; 1.714 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.982      ;
; 1.749 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.017      ;
; 1.762 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.030      ;
; 1.768 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.036      ;
; 1.771 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.047      ;
; 1.772 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.040      ;
; 1.773 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.041      ;
; 1.777 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.045      ;
; 1.794 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.062      ;
; 1.799 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.067      ;
; 1.802 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.077      ;
; 1.803 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.078      ;
; 1.803 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.078      ;
; 1.803 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.078      ;
; 1.804 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.079      ;
; 1.807 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.075      ;
; 1.811 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.079      ;
; 1.812 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.080      ;
; 1.813 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.081      ;
; 1.817 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.085      ;
; 1.817 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.085      ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.716 ; 19.932       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.718 ; 19.934       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.878 ; 20.062       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.880 ; 20.064       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.965 ; 19.965       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[0]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[1]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[2]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[3]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[4]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[5]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[6]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[7]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[1]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[2]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[3]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[4]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[9]|clk                                                         ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[15]|clk                                                        ;
; 19.986 ; 19.986       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|V|clk                                                             ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[9]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[0]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[5]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[6]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[7]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[10]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[11]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[12]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[13]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[14]|clk                                                        ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[5]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[6]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[7]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[8]|clk                                                         ;
; 19.988 ; 19.988       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[9]|clk                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 6.489 ; 6.086 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 6.489 ; 6.086 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 6.425 ; 6.049 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 6.346 ; 6.057 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 6.107 ; 5.784 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 6.092 ; 5.729 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 6.095 ; 5.714 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 5.774 ; 5.461 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 5.803 ; 5.480 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 5.583 ; 5.345 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 5.528 ; 5.281 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 5.659 ; 5.371 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 6.426 ; 6.001 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 6.754 ; 6.309 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 4.958 ; 4.720 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 5.881 ; 5.492 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 5.819 ; 5.458 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 5.744 ; 5.465 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 5.514 ; 5.203 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 5.499 ; 5.149 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 5.502 ; 5.135 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 5.194 ; 4.892 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 5.222 ; 4.910 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 5.011 ; 4.781 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 4.958 ; 4.720 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 5.084 ; 4.806 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 5.821 ; 5.412 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 6.136 ; 5.708 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 36.549 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clk                                            ; 9.594  ; 0.000         ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; 19.797 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 36.549 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.397      ;
; 36.550 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.396      ;
; 36.551 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.395      ;
; 36.552 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.394      ;
; 36.553 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.393      ;
; 36.553 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.393      ;
; 36.553 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.393      ;
; 36.554 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.392      ;
; 36.556 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.390      ;
; 36.556 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.390      ;
; 36.557 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.389      ;
; 36.558 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.388      ;
; 36.559 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.387      ;
; 36.560 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.386      ;
; 36.560 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.386      ;
; 36.561 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.385      ;
; 36.562 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.384      ;
; 36.562 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.384      ;
; 36.563 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.383      ;
; 36.565 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.381      ;
; 36.614 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.332      ;
; 36.615 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.331      ;
; 36.616 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.330      ;
; 36.618 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.328      ;
; 36.618 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.328      ;
; 36.622 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.324      ;
; 36.623 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.323      ;
; 36.624 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.322      ;
; 36.625 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.321      ;
; 36.627 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.319      ;
; 36.686 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.260      ;
; 36.687 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.259      ;
; 36.688 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.258      ;
; 36.690 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.256      ;
; 36.690 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.256      ;
; 36.694 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.252      ;
; 36.695 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.251      ;
; 36.696 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.250      ;
; 36.697 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.249      ;
; 36.699 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.247      ;
; 36.779 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.167      ;
; 36.780 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.166      ;
; 36.781 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.165      ;
; 36.783 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.163      ;
; 36.783 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.163      ;
; 36.787 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.159      ;
; 36.788 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.158      ;
; 36.789 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.157      ;
; 36.790 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.156      ;
; 36.792 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.154      ;
; 36.858 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.088      ;
; 36.859 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.087      ;
; 36.860 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.086      ;
; 36.862 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.084      ;
; 36.862 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.084      ;
; 36.866 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.080      ;
; 36.867 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.079      ;
; 36.868 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.078      ;
; 36.869 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.077      ;
; 36.871 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 3.075      ;
; 36.875 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.075      ;
; 36.876 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.074      ;
; 36.877 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.073      ;
; 36.879 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.071      ;
; 36.879 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.071      ;
; 36.883 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.067      ;
; 36.884 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.066      ;
; 36.885 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.065      ;
; 36.886 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.064      ;
; 36.888 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 3.062      ;
; 37.005 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.941      ;
; 37.006 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.940      ;
; 37.007 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.939      ;
; 37.009 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.937      ;
; 37.009 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.937      ;
; 37.013 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.933      ;
; 37.014 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.932      ;
; 37.015 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.931      ;
; 37.016 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.930      ;
; 37.018 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.041     ; 2.928      ;
; 37.062 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.888      ;
; 37.063 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.887      ;
; 37.064 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.886      ;
; 37.066 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.884      ;
; 37.066 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.884      ;
; 37.070 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.880      ;
; 37.071 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.879      ;
; 37.072 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.878      ;
; 37.073 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.877      ;
; 37.075 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.037     ; 2.875      ;
; 37.198 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.747      ;
; 37.199 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.746      ;
; 37.200 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.745      ;
; 37.202 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.743      ;
; 37.202 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.743      ;
; 37.206 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.739      ;
; 37.207 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.738      ;
; 37.208 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.737      ;
; 37.209 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.736      ;
; 37.211 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|D1[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 40.000       ; -0.042     ; 2.734      ;
+--------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                   ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga_func_module:u2|V     ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|H     ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[0] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[8] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.296 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.310 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.391 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.512      ;
; 0.436 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.557      ;
; 0.445 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.456 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.471 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.473 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.594      ;
; 0.477 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.478 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.599      ;
; 0.508 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.511 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.523 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.525 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.534 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.566 ; vga_func_module:u2|CH[5] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.687      ;
; 0.575 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.580 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.701      ;
; 0.588 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.709      ;
; 0.592 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.713      ;
; 0.594 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.715      ;
; 0.598 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; vga_func_module:u2|CH[9] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.607 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.727      ;
; 0.640 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.761      ;
; 0.655 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.776      ;
; 0.665 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.786      ;
; 0.665 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.786      ;
; 0.669 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.790      ;
; 0.670 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.791      ;
; 0.673 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.794      ;
; 0.723 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.844      ;
; 0.726 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.847      ;
; 0.727 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.848      ;
; 0.731 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.852      ;
; 0.732 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.853      ;
; 0.733 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.854      ;
; 0.733 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.858      ;
; 0.736 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.861      ;
; 0.737 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.858      ;
; 0.737 ; vga_func_module:u2|CH[6] ; vga_func_module:u2|CH[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.862      ;
; 0.738 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.858      ;
; 0.742 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.863      ;
; 0.745 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.867      ;
; 0.745 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.867      ;
; 0.746 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; vga_func_module:u2|CV[9] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.868      ;
; 0.748 ; vga_func_module:u2|CH[8] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.873      ;
; 0.764 ; vga_func_module:u2|CH[3] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.885      ;
; 0.777 ; vga_func_module:u2|CH[2] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.795 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|D1[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.916      ;
; 0.797 ; vga_func_module:u2|CV[1] ; vga_func_module:u2|V      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.918      ;
; 0.799 ; vga_func_module:u2|CV[7] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.920      ;
; 0.801 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.922      ;
; 0.803 ; vga_func_module:u2|CH[7] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.928      ;
; 0.805 ; vga_func_module:u2|CV[5] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.926      ;
; 0.807 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.929      ;
; 0.807 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.929      ;
; 0.808 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.930      ;
; 0.808 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.930      ;
; 0.808 ; vga_func_module:u2|CV[3] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.930      ;
; 0.812 ; vga_func_module:u2|CV[6] ; vga_func_module:u2|CV[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.933      ;
; 0.815 ; vga_func_module:u2|CH[4] ; vga_func_module:u2|H      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.940      ;
; 0.818 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.939      ;
; 0.823 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.944      ;
; 0.824 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.945      ;
; 0.826 ; vga_func_module:u2|CV[4] ; vga_func_module:u2|CV[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.947      ;
; 0.829 ; vga_func_module:u2|CH[1] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.950      ;
; 0.844 ; vga_func_module:u2|CH[0] ; vga_func_module:u2|CH[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.965      ;
; 0.846 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.967      ;
; 0.850 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.971      ;
; 0.852 ; vga_func_module:u2|CV[2] ; vga_func_module:u2|CV[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.973      ;
+-------+--------------------------+---------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.797 ; 19.981       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.798 ; 19.982       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[0]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[1]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[2]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[3]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[4]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[5]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[6]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[7]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[8]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CV[9]                                             ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[15]                                            ;
; 19.799 ; 20.015       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|V                                                 ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[0]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[1]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[2]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[3]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[4]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[5]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[6]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[7]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[8]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|CH[9]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[10]                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[11]                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[12]                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[13]                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[14]                                            ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[5]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[6]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[7]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[8]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|D1[9]                                             ;
; 19.800 ; 20.016       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_func_module:u2|H                                                 ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[0]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[1]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[2]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[3]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[4]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[5]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[6]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[7]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[8]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CH[9]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[10]|clk                                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[11]|clk                                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[12]|clk                                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[13]|clk                                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[14]|clk                                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[5]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[6]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[7]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[8]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[9]|clk                                                         ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|H|clk                                                             ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[0]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[1]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[2]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[3]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[4]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[5]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[6]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[7]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[8]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|CV[9]|clk                                                         ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|D1[15]|clk                                                        ;
; 19.978 ; 19.978       ; 0.000          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u2|V|clk                                                             ;
; 19.999 ; 19.999       ; 0.000          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u1|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 3.081 ; 3.277 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 3.081 ; 3.263 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 3.070 ; 3.248 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 3.069 ; 3.277 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 2.930 ; 3.093 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 2.890 ; 3.047 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 2.870 ; 3.037 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 2.745 ; 2.889 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 2.763 ; 2.911 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 2.682 ; 2.830 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 2.641 ; 2.787 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 2.696 ; 2.831 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 3.038 ; 3.229 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 3.194 ; 3.402 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 2.355 ; 2.496 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 2.778 ; 2.953 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 2.768 ; 2.939 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 2.766 ; 2.967 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 2.633 ; 2.789 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 2.594 ; 2.745 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 2.575 ; 2.735 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 2.455 ; 2.593 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 2.472 ; 2.614 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 2.395 ; 2.537 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 2.355 ; 2.496 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 2.407 ; 2.538 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 2.741 ; 2.924 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 2.890 ; 3.090 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 32.133 ; 0.186 ; N/A      ; N/A     ; 9.594               ;
;  clk                                            ; N/A    ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; 32.133 ; 0.186 ; N/A      ; N/A     ; 19.715              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 6.903 ; 6.667 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 6.903 ; 6.667 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 6.840 ; 6.621 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 6.774 ; 6.617 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 6.512 ; 6.328 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 6.489 ; 6.271 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 6.494 ; 6.256 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 6.160 ; 5.972 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 6.188 ; 5.991 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 5.970 ; 5.840 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 5.913 ; 5.772 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 6.033 ; 5.874 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 6.823 ; 6.580 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 7.158 ; 6.922 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; clk        ; 2.355 ; 2.496 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[5]  ; clk        ; 2.778 ; 2.953 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[6]  ; clk        ; 2.768 ; 2.939 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[7]  ; clk        ; 2.766 ; 2.967 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[8]  ; clk        ; 2.633 ; 2.789 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[9]  ; clk        ; 2.594 ; 2.745 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[10] ; clk        ; 2.575 ; 2.735 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[11] ; clk        ; 2.455 ; 2.593 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[12] ; clk        ; 2.472 ; 2.614 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[13] ; clk        ; 2.395 ; 2.537 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[14] ; clk        ; 2.355 ; 2.496 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
;  VGAD[15] ; clk        ; 2.407 ; 2.538 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HSYNC ; clk        ; 2.741 ; 2.924 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VSYNC ; clk        ; 2.890 ; 3.090 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 777      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 777      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Aug 08 00:35:52 2019
Info: Command: quartus_sta vga_v2 -c vga_v2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_v2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {u1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u1|altpll_component|auto_generated|pll1|clk[0]} {u1|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 32.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.133               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.934               0.000 clk 
    Info (332119):    19.715               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 32.768
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.768               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.943               0.000 clk 
    Info (332119):    19.716               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 36.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.549               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 clk 
    Info (332119):    19.797               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4688 megabytes
    Info: Processing ended: Thu Aug 08 00:35:54 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


