*Cache*

[[Кэш]], используемый [[Процессор|процессором]] для уменьшения средней цены (задержки и энергии) для доступа к данным за счет снижения количества обращений к внешней памяти.

При чтении из внешней памяти кэш позволяет скопировать данные в быстро-доступный буфер. При повторной попытке чтения этих же данных вместо доступа по шине данных к внешней памяти может быть использовано значение буфера, что позволяет сократить время доступа.

Память кэша обычно реализована реализована с помощью [[Статическая память с произвольным доступом|SRAM]].

В отличии от внешних источников данных, кэш обладает меньшим размером, имеет быструю для операций чтения/записи память и расположен близко к [[Ядро процессора|ядру процессора]].

Кэш является одной из самых крупных по размеру частей процессора. 

Кэш процессора обычно поделен на уровни: **L1**, **L2**, в большинстве случаев **L3**, в редких случаях **L4**. 

В основном разница уровней заключается в их расположении на чипе процессора:

- **L1** расположен как можно ближе к ядру процессора
- **L2** расположен отдельно от ядра процессора
- **L3** расположен отдельно от всех ядер процессора

**L1** обычно разделен на кэш инструкций (**L1I**) и кэш данных (**L1D**). Это отличительная особенность процессоров, использующую [[Гарвардская архитектура|гарвардской архитектуры]].

Иногда по такому же принципу может быть разделен **L2** кэш.

**L3** является общим для всех ядер процессора.

Чем ближе кэш к ядру процессора, тем больше ограничений накладывается накладывается к его устройству. И наоборот: чем дальше расположен он от ядра, тем меньше ограничений. Например **L3** может обладать большим объемом, т.к. менее зависим от технических особенностей ядер.
