# [桜斗/Chetro 研究開発要領 基本計画書](./Dev_Base.md)付属書 CPU 開発方針・仕様案

- 命令セット・アーキテクチャ：TC-nx64(通称 TRON Chip Neo：TRONCHIP(ISA)の後継)
  - 基本スペック：64bit/
  - 方向性：EISC(Elegant Instruction Set Computer)
- プロセスルール：7nm(CPU ダイ)/10nm(I/O ダイ)/14nm(APU)
- マイクロアーキテクチャ：SHEPACS アーキテクチャ
  - Scalable Harvard-style Elegant Processor in Advanced-concept within both Complex and Simple
