{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":43,"name":"synopsys-vcs"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":23,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":17,"name":"verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":10,"name":"tcl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":5,"name":"questasim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":4,"name":"hdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":4,"name":"cadence"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"modelsim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"simulation"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"fpga"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"simulator"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"riscv"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"uvm"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"system-verilog-assertions"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"c"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"collections"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"file-io"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"enums"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"shared-libraries"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"vhdl"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"precision"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"bazel"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"interactive"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"waveform"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"test-coverage"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"formal-verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"xilinx-ise"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"system-verilog-dpi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"programming-pearls"}],"has_more":false,"quota_max":10000,"quota_remaining":6888}