V3 6
FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART.vhd 2019/06/29.10:31:39 P.20131013
EN work/UART 1561797103 FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/NUMERIC_STD 1381692181
AR work/UART/Behavioral 1561797104 \
      FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART.vhd EN work/UART 1561797103
FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART_RX.vhd 2019/07/03.18:04:03 P.20131013
EN work/UART_RX 0 FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART_RX.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/NUMERIC_STD 1381692181
AR work/UART_RX/Behavioral 0 \
      FL D:/GIT/Pracs_Microprocesadores/VHDL/UART/UART_RX.vhd EN work/UART_RX 0
