SystemC — язык проектирования и верификации моделей системного уровня, реализованный в виде C++ библиотеки с открытым исходным кодом. Библиотека включает в себя ядро событийного моделирования, что позволяет получить исполняемую модель устройства. Язык применяется для построения транзакционных и поведенческих моделей, а также для высокоуровневого синтеза.
Язык SystemC использует ряд понятий, схожих с теми, которые имеют языки описания аппаратуры VHDL и Verilog: интерфейсы, процессы, сигналы, событийность, иерархия модулей. Стандарт SystemC не вносит ограничения на использование языка C++ при описании моделей систем.
Разработан черновик стандарта на синтез SystemC, целью которого является определить подмножество языков С++ и SystemC, пригодное для поведенческого и RTL синтеза.

Стандарты
IEEE Std. 1666—2005 IEEE Standard SystemC Language Reference Manual

Пример
Пример описания модели сумматора:

Особенности языка
Модули (module)
Модули — базовые строительные блоки в SystemC. Модель в SystemC обычно состоит из нескольких модулей, которые общаются через порты.

Сигналы (signal)
Сигналы в SystemC являются эквивалентом посылки по проводу (wire).

Порты (port)
Через порты происходит общение модуля с внешним миром (обычно с другими модулями).

Процессы (process)
Процессы — главные вычислительные элементы. Процессы выполняются параллельно.

Каналы (channel)
Через каналы в SystemC происходит общение элементов. Каналы могут быть простыми проводами или сложными соединительными механизмами наподобие очередей FIFO или шин.
Базовые каналы:

signal
buffer
fifo
mutex
semaphore

Интерфейсы (interface)
Порты используют интерфейсы для общения через каналы.

События (events)
Должны быть описаны во время инициализации. Позволяют синхронизировать процессы.

Типы данных
SystemC содержит несколько типов данных, поддерживающих моделирование аппаратуры.
Расширение стандартных типов:

sc_int<> 64-разрядное знаковое целое число
sc_uint<> 64-разрядное беззнаковое целое число
sc_bigint<> знаковое целое число произвольной разрядности
sc_biguint<> беззнаковое целое число произвольной разрядностиЛогические типы:

sc_bit 2-значный бит
sc_logic 4-значный бит
sc_bv<> вектор (одномерный массив) из sc_bit
sc_lv<> вектор sc_logicТипы чисел с фиксированной точкой (Fixed point types):

sc_fixed<> templated signed fixed point
sc_ufixed<> templated unsigned fixed point
sc_fix untemplated signed fixed point
sc_ufix untemplated unsigned fixed point

Список приложений, поддерживающих SystemC
Aldec Active-HDL, Riviera, совместное моделирование.
Cadence Design Systems C-to-Silicon Compiler, синтез.
Synopsys System Studio, моделирование, анализ, верификация.
Mentor Graphics Catapult C Synthesis, синтез.
Forte Design Systems Cynthesizer, синтез.
Calypto SLEC System, анализ кода.
Jeda Validation Tools Suite, анализ кода.
SystemCrafter SystemCrafter SC, синтез.

Примечания
См. также
VHDL
Verilog