read_uhdm -debug dut.uhdm
write_json
prep -top \dut
write_verilog
write_verilog yosys.sv
#sim -clock clk -rstlen 10 -vcd dump.vcd
