# Cap√≠tulo 1 ‚Äì Basic Concepts and Computer Evolution (Resumo completo e expandido)

## 1.1 üß† Organization and Architecture

### Arquitetura de Computadores
- Diz respeito aos atributos **vis√≠veis ao programador**.
- Define como o sistema se comporta do ponto de vista l√≥gico:
  - Conjunto de instru√ß√µes (ISA)
  - Modos de endere√ßamento
  - Tamanhos de dados e registradores

### Organiza√ß√£o de Computadores
- Trata da **implementa√ß√£o interna real** da arquitetura.
- Respons√°vel por como os recursos arquiteturais s√£o efetivamente realizados:
  - Circuitos l√≥gicos
  - Interconex√µes f√≠sicas
  - T√©cnicas de controle e temporiza√ß√£o

> üìå *Exemplo*: A exist√™ncia de uma instru√ß√£o `MUL` (multiplica√ß√£o) √© uma decis√£o **arquitetural**. A escolha de usar um circuito dedicado ou uma sequ√™ncia de somas para implement√°-la √© uma decis√£o **organizacional**.

### Import√¢ncia pr√°tica
- Permite que diferentes modelos de hardware sejam compat√≠veis com o mesmo software.
- Exemplo real: diversos modelos do **IBM System/370** compartilham arquitetura, mas variam em organiza√ß√£o.

---

## 1.2 üèóÔ∏è Structure and Function

### As quatro fun√ß√µes fundamentais de um computador

| Fun√ß√£o | Descri√ß√£o |
|--------|-----------|
| üßÆ Processamento de Dados | C√°lculos e opera√ß√µes l√≥gicas |
| üíæ Armazenamento de Dados | Reten√ß√£o tempor√°ria (RAM) ou permanente (discos) |
| üîÑ Movimenta√ß√£o de Dados | Transfer√™ncia entre componentes internos ou externos |
| üß≠ Controle | Coordena√ß√£o das opera√ß√µes por meio de sinais |

### Componentes estruturais (Figura 1.1)

| Componente | Subcomponentes / Fun√ß√£o |
|------------|--------------------------|
| üß† CPU (Processador) | ALU, unidade de controle, registradores internos |
| üß† ALU | Executa opera√ß√µes aritm√©ticas e l√≥gicas |
| üß† Registradores | Armazenam temporariamente dados e instru√ß√µes em processamento |
| üì¶ Mem√≥ria Principal | Armazena instru√ß√µes e dados ativos |
| üîå I/O (Entrada/Sa√≠da) | Comunica√ß√£o com o ambiente externo |
| üîÅ Interconex√£o (barramentos) | Transporte de dados, endere√ßos e sinais de controle |

### Hierarquia de n√≠veis
- O sistema √© descrito **do topo para baixo**.
- Exemplo:
  - Sistema computacional ‚Üí subsistemas ‚Üí unidades funcionais ‚Üí circuitos ‚Üí l√≥gica ‚Üí transistores.
 
![Diagrama da CPU](Imagens/figura_1_1.png)
 
 ---
 
### Estrutura de um Chip Multicore  

A Figura 1.2 mostra a organiza√ß√£o interna de um **processador multicore moderno**, ou seja, um √∫nico chip contendo **m√∫ltiplos n√∫cleos de CPU**, cada um capaz de executar instru√ß√µes de forma independente e paralela.

Esse design √© fundamental na computa√ß√£o atual, especialmente para aplica√ß√µes multitarefa, processamento paralelo e sistemas embarcados de alto desempenho.


### Componentes do chip multicore

| Componente | Fun√ß√£o |
|------------|--------|
| **Cores de CPU** | N√∫cleos independentes com ALU, unidade de controle, registradores e cache L1 pr√≥pria. Executam instru√ß√µes simultaneamente. |
| **Cache L1 (n√≠vel 1)** | Cache privada de cada n√∫cleo, dividida em instru√ß√µes e dados. Tem acesso extremamente r√°pido. |
| **Cache L2 (n√≠vel 2)** | Cache intermedi√°ria, geralmente dedicada a cada n√∫cleo ou compartilhada entre poucos n√∫cleos. Armazena dados acessados com frequ√™ncia. |
| **Cache L3 (n√≠vel 3)** | Cache grande e **compartilhada entre todos os n√∫cleos**. Atua como buffer antes da mem√≥ria principal. |
| **Interconex√£o interna** | Conjunto de barramentos ou rede interna que conecta os n√∫cleos, caches e controladores de mem√≥ria. |
| **Controlador de Mem√≥ria** | Gerencia as requisi√ß√µes dos n√∫cleos √† mem√≥ria principal (RAM). Pode ser integrado ao chip para maior efici√™ncia. |

![Componentes Chip Multicore](Imagens/figura_1_2.png)

---

### Vantagens do modelo multicore

- ‚úÖ **Paralelismo real**: m√∫ltiplos n√∫cleos executam tarefas simultaneamente.
- ‚úÖ **Efici√™ncia energ√©tica**: mais desempenho com menor aumento de consumo e calor.
- ‚úÖ **Escalabilidade**: mais n√∫cleos = maior capacidade de processamento para cargas intensivas.
- ‚úÖ **Comunica√ß√£o interna r√°pida**: as caches e interconex√µes internas evitam gargalos com a RAM.

Essa estrutura representa a principal evolu√ß√£o da organiza√ß√£o de processadores desde os anos 2000, substituindo o foco no aumento de frequ√™ncia pelo aumento no n√∫mero de n√∫cleos.

---

## 1.3 üï∞Ô∏è A Brief History of Computers

### Gera√ß√µes de computadores

| Gera√ß√£o | Tecnologia | Exemplo cl√°ssico |
|---------|------------|------------------|
| 1¬™ (1946‚Äì57) | V√°lvulas | ENIAC, IAS |
| 2¬™ (1958‚Äì64) | Transistores | IBM 7094 |
| 3¬™ (1965‚Äì71) | Circuitos Integrados (SSI/MSI) | IBM System/360 |
| 4¬™ (1972‚Äì77) | LSI | PDP-11 |
| 5¬™ (1978‚Äì91) | VLSI | Intel 8086, PCs |
| 6¬™ (1991‚Äìpresente) | ULSI, multicore, nuvem | ARM, x86 modernos |

---

## üèõÔ∏è A M√°quina IAS (Institute for Advanced Study Computer)

### Contexto hist√≥rico
- Concebida por John von Neumann e equipe entre 1946 e 1952.
- Foi a **primeira m√°quina com arquitetura de programa armazenado**.
- Tornou-se o modelo base de todos os computadores de arquitetura cl√°ssica (‚Äúarquitetura de von Neumann‚Äù).

### Componentes funcionais (Figura 1.6)

| Unidade | Descri√ß√£o |
|--------|-----------|
| AC (Accumulator) | Armazena o resultado das opera√ß√µes da ALU |
| MQ (Multiplier-Quotient Register) | Guarda a parte inferior do produto ou o quociente da divis√£o |
| MBR (Memory Buffer Register) | Armazena temporariamente os dados que entram ou saem da mem√≥ria |
| MAR (Memory Address Register) | Endere√ßo de mem√≥ria a ser acessado |
| PC (Program Counter) | Mant√©m o endere√ßo da pr√≥xima instru√ß√£o a ser executada |
| IR (Instruction Register) | C√≥digo da instru√ß√£o atual em execu√ß√£o |
| IBR (Instruction Buffer Register) | Guarda a segunda instru√ß√£o de uma palavra de mem√≥ria |

![Componentes IAS](Imagens/figura_1_6.png)

---
### Formato da mem√≥ria (Figura 1.7)

- Cada palavra da mem√≥ria tem **40 bits**.
- Pode conter:
  - Um n√∫mero bin√°rio de 40 bits (com sinal)
  - Ou duas instru√ß√µes de 20 bits (8 bits de opcode + 12 bits de endere√ßo)

![Diagrama da CPU](Imagens/figura_1_7.png)

---
### Fluxo de Execu√ß√£o da M√°quina IAS  

A Figura 1.8 representa o **fluxograma parcial do ciclo de opera√ß√£o da m√°quina IAS**, abordando as fases de **busca (fetch)**, **decodifica√ß√£o** e **execu√ß√£o** das instru√ß√µes.

Essa representa√ß√£o gr√°fica √© essencial para compreender como os componentes da arquitetura IAS ‚Äî como registradores, mem√≥ria e unidade de controle ‚Äî interagem para processar instru√ß√µes armazenadas na mem√≥ria principal.



### üìã Registradores da M√°quina IAS (com base na Figura 1.8)

A seguir, apresentamos os principais registradores utilizados no ciclo de busca e execu√ß√£o da m√°quina IAS, com base na Figura 1.8. Cada um tem papel espec√≠fico na manipula√ß√£o e controle de dados e instru√ß√µes.

| Registrador | Nome Completo                  | Fun√ß√£o no Ciclo de Instru√ß√£o |
|-------------|--------------------------------|-------------------------------|
| **PC**      | Program Counter                | Armazena o endere√ßo da pr√≥xima palavra de mem√≥ria a ser buscada. Ap√≥s buscar uma palavra, √© incrementado (`PC ‚Üê PC + 1`). |
| **MAR**     | Memory Address Register        | Recebe o endere√ßo a ser acessado (leitura ou escrita). Intermedia a comunica√ß√£o com a mem√≥ria. |
| **MBR**     | Memory Buffer Register         | Armazena o conte√∫do lido da mem√≥ria (ou a ser escrito nela). Pode conter dados ou palavras de instru√ß√£o completas. |
| **IR**      | Instruction Register           | Armazena o c√≥digo da instru√ß√£o (opcode) que est√° sendo decodificada e executada. |
| **IBR**     | Instruction Buffer Register    | Armazena temporariamente a **segunda instru√ß√£o** de uma palavra de 40 bits, quando a primeira j√° foi processada. |
| **AC**      | Accumulator                    | Armazena os resultados intermedi√°rios das opera√ß√µes aritm√©ticas ou l√≥gicas. |
| **MQ**      | Multiplier-Quotient Register   | Usado em opera√ß√µes de multiplica√ß√£o e divis√£o. Armazena uma parte do resultado. |

> üí° Esses registradores comp√µem o "cora√ß√£o" do fluxo de controle da m√°quina IAS, e sua movimenta√ß√£o determina o caminho entre a mem√≥ria, a decodifica√ß√£o e a execu√ß√£o da instru√ß√£o.

---
### üß≠ Etapas do Fluxo de Execu√ß√£o

#### 1. In√≠cio e Busca da Instru√ß√£o

O processo se inicia com a verifica√ß√£o:  
**‚ÄúH√° uma instru√ß√£o restante no IBR?‚Äù** (Instruction Buffer Register)

- ‚úÖ **Sim**: o conte√∫do do IBR √© transferido diretamente para o **Instruction Register (IR)** e o **Memory Address Register (MAR)**.  
  Nenhum acesso adicional √† mem√≥ria √© necess√°rio.
- ‚ùå **N√£o**: a pr√≥xima palavra de instru√ß√£o completa √© buscada da mem√≥ria:
  - `MAR ‚Üê PC` (o Program Counter indica a palavra a ser lida)
  - `MBR ‚Üê M(MAR)` (a palavra √© lida da mem√≥ria e armazenada no Memory Buffer Register)

#### 2. Decis√£o: Qual metade da palavra usar?

Cada palavra de 40 bits pode conter at√© **duas instru√ß√µes de 20 bits**: esquerda e direita.

- A unidade de controle verifica se √© necess√°rio executar a instru√ß√£o da esquerda (bit alto).
- Se sim, ela √© extra√≠da dos bits 0:19 e movida para:
  - `IR ‚Üê MBR(0:7)` (opcode)
  - `MAR ‚Üê MBR(8:19)` (endere√ßo)
- Caso contr√°rio, a instru√ß√£o da direita √© processada:
  - `IR ‚Üê MBR(20:27)`
  - `MAR ‚Üê MBR(28:39)`

Ap√≥s isso, o **PC √© incrementado**: `PC ‚Üê PC + 1`

---

### ‚öôÔ∏è Decodifica√ß√£o e Execu√ß√£o da Instru√ß√£o

- A instru√ß√£o carregada no `IR` √© decodificada e o controle passa para o **ciclo de execu√ß√£o**.
- Exemplos de execu√ß√£o com base na instru√ß√£o:

| Tipo de Instru√ß√£o | A√ß√£o Realizada |
|-------------------|----------------|
| `LOAD M(X)` | `AC ‚Üê M(X)` (carrega o conte√∫do da mem√≥ria para o acumulador) |
| `ADD M(X)` | `AC ‚Üê AC + M(X)` |
| `SUB M(X)` | `AC ‚Üê AC - M(X)` |
| `JUMP M(X)` | `PC ‚Üê X` (salta para novo endere√ßo) |
| `JUMP+ M(X)` | Se `AC > 0` ent√£o `PC ‚Üê X` |
| `STOR M(X)` | `M(X) ‚Üê AC` (salva o acumulador na mem√≥ria) |

Durante a execu√ß√£o:
- Se for necess√°rio acessar a mem√≥ria:
  - `MBR ‚Üê M(MAR)`
  - O dado lido √© movido para o AC: `AC ‚Üê MBR`
- Ou no caso de escrita:
  - `MBR ‚Üê AC`
  - `M(MAR) ‚Üê MBR`

---

### üåÄ Ciclo de Controle

Esse processo de busca ‚Üí decodifica√ß√£o ‚Üí execu√ß√£o se repete ciclicamente, conforme o conte√∫do do **Program Counter (PC)**. A m√°quina s√≥ altera seu fluxo quando encontra uma instru√ß√£o de desvio (`JUMP`) ou uma instru√ß√£o condicional (`JUMP+`).

Esse fluxo de controle √© central no projeto de todas as arquiteturas baseadas no modelo de Von Neumann.

![IAS](Imagens/figura_1_8.png)


---

### üìå Observa√ß√µes Importantes

- O **IBR** permite a execu√ß√£o de duas instru√ß√µes consecutivas sem novo acesso √† mem√≥ria, aumentando a efici√™ncia.
- A estrutura sequencial √© t√≠pica de CPUs sem pipeline.
- O uso expl√≠cito de registradores intermedi√°rios (MBR, MAR, IR, etc.) demonstra como o controle da IAS √© **totalmente microprogramado**.




---

## 1.5 üîå Embedded Systems

### Defini√ß√£o

Sistemas embarcados (*embedded systems*) s√£o sistemas computacionais dedicados a executar **uma fun√ß√£o espec√≠fica** como parte de um produto maior. Ao contr√°rio de computadores de uso geral, que executam diversos programas, os sistemas embarcados s√£o constru√≠dos para realizar **tarefas espec√≠ficas com alta efici√™ncia, baixo consumo e confiabilidade**.

Estes sistemas est√£o presentes em √°reas como automa√ß√£o residencial, ve√≠culos, dispositivos m√©dicos, equipamentos industriais e dispositivos port√°teis, sendo atualmente a forma mais difundida de computador no mundo.

---

### Caracter√≠sticas Fundamentais

| Caracter√≠stica | Descri√ß√£o |
|----------------|-----------|
| ‚ö° Baixo consumo de energia | Projetados para operar com alimenta√ß√£o limitada (baterias, pain√©is solares) |
| üß† Fun√ß√£o fixa | Dedicados a uma aplica√ß√£o ou conjunto muito restrito de tarefas |
| üíæ Firmware | C√≥digo embarcado armazenado em ROM/Flash, raramente modificado |
| üîÑ Controle em tempo real | Muitas aplica√ß√µes exigem resposta r√°pida a eventos f√≠sicos |
| üì¶ Alta integra√ß√£o | Um √∫nico chip pode conter CPU, mem√≥ria e perif√©ricos |
| üß© Interface com o ambiente f√≠sico | Controlam motores, sensores, LEDs, atuadores, entre outros |

---

### Estrutura de um Sistema Embarcado  

A Figura 1.14 mostra um sistema embarcado moderno baseado na arquitetura ARM Cortex-M3, no qual diversos blocos funcionais s√£o integrados:

- **ARM Cortex-M3 Core**: n√∫cleo do processador, baseado em arquitetura RISC, com registradores e ALU internos.
- **SRAM e Flash**: mem√≥ria interna usada para dados e programa (firmware).
- **MPU (Memory Protection Unit)**: protege regi√µes de mem√≥ria e isola tarefas.
- **Temporizadores**: controlam eventos temporizados e interrup√ß√µes peri√≥dicas.
- **Watchdog Timer**: reinicia o sistema automaticamente em caso de falhas.
- **GPIO**: portas de entrada e sa√≠da digital para conex√£o com LEDs, bot√µes, etc.
- **Interfaces seriais**: UART, SPI, I2C ‚Äî usadas para comunicar com sensores e m√≥dulos externos.
- **ADC/DAC**: conversores anal√≥gico-digital e digital-anal√≥gico, permitindo leitura de sensores f√≠sicos.

![Sistema Embarcado](Imagens/figura_1_14.png)

---

### Arquitetura Interna  

A Figura 1.15 detalha o interior do n√∫cleo Cortex-M3:

- **ALU (Arithmetic Logic Unit)**: executa opera√ß√µes matem√°ticas e l√≥gicas.
- **Banco de Registradores**: armazenam temporariamente dados e endere√ßos (ex: R0‚ÄìR15, incluindo SP, LR, PC).
- **Bus Interface Unit**: faz a ponte entre o n√∫cleo e a mem√≥ria/perif√©ricos.
- **NVIC (Nested Vectored Interrupt Controller)**: gerencia m√∫ltiplas interrup√ß√µes com diferentes prioridades.
- **Decoder**: decodifica as instru√ß√µes do conjunto Thumb/Thumb-2 (16 e 32 bits).
- **Pipeline**: permite sobreposi√ß√£o de busca, decodifica√ß√£o e execu√ß√£o, otimizando o desempenho.
- **System Control Block**: registros de sistema, controle de exce√ß√µes e modos de opera√ß√£o.

![N√∫cleo Cortex-M3](Imagens/figura_1_15.png)

---

### Aplica√ß√µes Comuns

| Setor | Exemplos |
|-------|----------|
| üöó Automotivo | Freios ABS, airbag, sensores de estacionamento, igni√ß√£o |
| üè† Dom√©stico | Termostatos, micro-ondas, m√°quinas de lavar, aspiradores inteligentes |
| üè• M√©dico | Monitores card√≠acos, marcapassos, equipamentos de dosagem |
| üè≠ Industrial | Controladores l√≥gicos program√°veis (CLPs), sensores de presen√ßa |
| üåê IoT | C√¢meras, smart locks, sensores clim√°ticos, hubs conectados |

---

### Desenvolvimento de Software

- Linguagens: C (predominante), C++, Assembly (casos cr√≠ticos de desempenho).
- IDEs espec√≠ficas de fabricantes: STM32CubeIDE, MPLAB X, Keil ¬µVision.
- Ferramentas de depura√ß√£o: JTAG, SWD, simuladores.
- Em sistemas com multitarefa, usa-se um **RTOS** (Real-Time Operating System), como FreeRTOS, para gerenciar tarefas, temporizadores e interrup√ß√µes.

---

### Relev√¢ncia para Arquitetura de Computadores

O estudo de sistemas embarcados revela:

- Como a arquitetura (ISA) e a organiza√ß√£o (internals, perif√©ricos, barramentos) s√£o ajustadas para tarefas especializadas.
- A import√¢ncia da **integra√ß√£o entre software e hardware**, j√° que o programador lida diretamente com registradores, endere√ßos de mem√≥ria e interrup√ß√µes.
- A aplica√ß√£o real das decis√µes de projeto que envolvem consumo, desempenho e responsividade.
- O uso pr√°tico da **arquitetura ARM**, que combina simplicidade, escalabilidade e suporte a aplica√ß√µes industriais e comerciais.

---

## 1.6 üß¨ ARM Architecture

### Hist√≥rico
- Criada nos anos 80 pela Acorn (Reino Unido).
- Evoluiu como uma arquitetura **RISC** (Reduced Instruction Set Computer).
- Atualmente licenciada pela ARM Holdings.

### Vantagens

- Pouco consumo de energia.
- Menor quantidade de transistores ‚Üí menor calor.
- Alta efici√™ncia para dispositivos m√≥veis.

### Fam√≠lias ARM

| S√©rie | Aplica√ß√µes |
|-------|------------|
| Cortex-A | Smartphones, tablets, TVs inteligentes (usa MMU) |
| Cortex-R | Sistemas com tempo real rigoroso (ex: freios ABS, industrial) |
| Cortex-M | Microcontroladores simples e de baixo consumo (IoT, wearables) |

### Estrutura da Arquitetura ARM  

A Figura 1.16 apresenta uma vis√£o geral da arquitetura de um processador ARM gen√©rico. A estrutura √© modular e composta por blocos funcionais bem definidos, integrados em um chip compacto e eficiente. Essa organiza√ß√£o √© amplamente adotada em sistemas embarcados modernos.

#### Componentes principais:

- **Unidade de Processamento ARM**: n√∫cleo central que executa as instru√ß√µes. Baseado na arquitetura RISC, √© otimizado para desempenho com simplicidade:
  - Executa instru√ß√µes Thumb (16 bits) ou Thumb-2 (16/32 bits).
  - Possui pipeline interno (3 est√°gios ou mais, dependendo do n√∫cleo).

- **Banco de Registradores**: conjunto de registradores de uso geral e especiais (como SP, LR, PC), utilizados para armazenar dados tempor√°rios, endere√ßos e controle de fluxo.

- **Controlador de Interrup√ß√µes**: gerencia eventos externos e internos que requerem aten√ß√£o imediata do processador. Pode priorizar m√∫ltiplas interrup√ß√µes simult√¢neas (NVIC em n√∫cleos Cortex-M).

- **Interface de Barramento**: conecta o n√∫cleo ARM √† mem√≥ria e aos perif√©ricos. Pode ser AMBA (Advanced Microcontroller Bus Architecture), dividida em:
  - AHB (High-performance)
  - APB (Perif√©ricos de baixa velocidade)

- **Mem√≥ria**:
  - **Mem√≥ria de Programa (Flash/ROM)**: armazena o firmware.
  - **Mem√≥ria de Dados (RAM)**: armazena vari√°veis e buffers tempor√°rios.

- **Perif√©ricos de E/S**: incluem interfaces seriais (UART, SPI, I¬≤C), temporizadores, conversores A/D e D/A, controladores de DMA, etc.

- **GPIO (General Purpose Input/Output)**: pinos program√°veis usados para comunica√ß√£o com dispositivos externos (sensores, LEDs, bot√µes).

![Arquitetura ARM](Imagens/figura_1_16.png)

---
#### Integra√ß√£o t√≠pica em um microcontrolador ARM:

Todos esses componentes s√£o encapsulados em um √∫nico chip (SoC ‚Äì System on Chip), formando uma **plataforma embarcada altamente eficiente**, com tamanho reduzido e grande capacidade de controle em tempo real.

Essa estrutura explica por que a arquitetura ARM √© predominante em sistemas embarcados: ela oferece **alto desempenho com baixo consumo**, al√©m de escalabilidade para m√∫ltiplas aplica√ß√µes.

---

## üßæ Resumo Final do Cap√≠tulo 1

O Cap√≠tulo 1 introduz os **fundamentos da organiza√ß√£o e arquitetura de computadores**, distinguindo claramente entre **arquitetura** (o que √© vis√≠vel ao programador) e **organiza√ß√£o** (como o hardware implementa isso). S√£o apresentadas as **quatro fun√ß√µes principais de um sistema computacional**: processamento, armazenamento, movimenta√ß√£o e controle de dados.

A estrutura b√°sica de um computador moderno √© descrita em camadas hier√°rquicas, passando por **CPU, mem√≥ria, I/O e interconex√µes**, culminando na arquitetura **multicore**, onde v√°rios n√∫cleos operam de forma paralela, como mostrado na Figura 1.2.

Na sequ√™ncia, o cap√≠tulo explora a evolu√ß√£o dos computadores por gera√ß√µes, com destaque para a **m√°quina IAS** ‚Äì modelo pioneiro de arquitetura com programa armazenado. Atrav√©s do estudo detalhado de seus registradores e ciclo de instru√ß√£o (Figura 1.8), compreendemos os mecanismos b√°sicos que inspiraram as arquiteturas modernas.

Em seguida, s√£o abordados os **sistemas embarcados**, que exemplificam o uso pr√°tico da arquitetura ajustada a tarefas espec√≠ficas, com alta integra√ß√£o e controle direto de hardware. Esse conceito √© aprofundado com base nos exemplos do ARM Cortex-M3 (Figuras 1.14 e 1.15), culminando na descri√ß√£o da **arquitetura ARM gen√©rica** (Figura 1.16), amplamente usada em dispositivos embarcados e IoT.

Com isso, o cap√≠tulo estabelece a base te√≥rica e pr√°tica para entender como instru√ß√µes em linguagens de alto n√≠vel, como C, se traduzem em a√ß√µes no n√≠vel de hardware, preparando o terreno para os cap√≠tulos seguintes sobre desempenho, estrutura da CPU e tipos de instru√ß√£o.
