<h1 align="center">
<br>Projeto Coprocessador Aritm√©tico
</h1>

<h4 align="center">
Projeto desenvolvido para a disciplina de MI - Sistemas Digitais (2025.1) na Universidade Estadual de Feira de Santana.
</h4>
<h1 id="sumario" align="center">Sum√°rio</h1>
<ul>
  <li><a href="#equipe"><b>Equipe de Desenvolvimento</b></a></li>
  <li><a href="#problema"><b>Problema</b></a></li>
  <li><a href="#requisitos"><b>Requisitos</b></a></li>
  <li><a href="#recursos"><b>Recursos Utilizados</b></a></li>
  <li><a href="#fundamentacao"><b>Fundamenta√ß√£o Te√≥rica</b></a></li>
  <li><a href="#desenvolvimento"><b>Desenvolvimento</b></a></li>
  <li><a href="#testes"><b>Descri√ß√£o dos Testes</b></a></li>
  <li><a href="#execucao"><b>Como Executar</b></a></li>
  <li><a href="#conclusao"><b>Conclus√£o</b></a></li>
  <li><a href="#referencias"><b>Refer√™ncias</b></a></li>
</ul> 

<h1 id="equipe" align="center">Equipe de Desenvolvimento</h1>
<ul>
  <li><a href="https://github.com/Giu-11" target="_blank">Giulia Aguiar Loula</a></li>
  <li><a href="https://github.com/Mizogamii" target="_blank">Sayumi Mizogami Santana</a></li>
  <li><a href="https://github.com/tamillycosta" target="_blank">Tamilly Costa Cerqueira</a></li>
</ul>


## Problema:
O projeto visa o desenvolvimento de um coprocessador aritm√©tico implementado na FPGA DE1-Soc utilizando a linguagem de descri√ß√£o de hardware, Verilog.  

---

## Requisitos: 
- O c√≥digo deve ser escrito em linguagem de descri√ß√£o de hardware **Verilog**  
- O sistema s√≥ poder√° utilizar os componentes dispon√≠veis na placa  
- Deve ser capaz de realizar opera√ß√µes com matrizes quadradas de dimens√£o NxN, com N ‚â§ 5  
- As seguintes opera√ß√µes devem ser implementadas:
  -  Adi√ß√£o de matrizes  
  -  Subtra√ß√£o de matrizes  
  -  Multiplica√ß√£o de matrizes  
  -  Multiplica√ß√£o de matriz por n√∫mero inteiro  
  -  Determinante  
  -  Transposi√ß√£o de matriz  
  -  Matriz oposta  
- Cada elemento da matriz deve ser representado por um n√∫mero inteiro de 8 bits  

---

## Recursos utilizados:
- üß† Quartus Prime Lite 23.1  
- üîå Kit de desenvolvimento DE1-SoC  
- üìù Visual Studio Code  
- üåê Git e GitHub
- ‚öôÔ∏è Icarus Verilog

---

## 1. Fundamenta√ß√£o Te√≥rica

### üßÆ Coprocessador

<p align="justify">
O coprocessador √© um chip especializado projetado para executar opera√ß√µes matem√°ticas ou l√≥gicas espec√≠ficas, auxiliando a CPU no processamento de tarefas que exigem alto desempenho. Ao assumir essas fun√ß√µes, o coprocessador reduz a carga de trabalho da CPU, resultando em um aumento de efici√™ncia e desempenho geral do sistema.
</p>

<p align="justify">
Originalmente, todas as opera√ß√µes de um computador eram realizadas exclusivamente pela Unidade Central de Processamento (CPU). Com o avan√ßo da tecnologia e a complexidade crescente das aplica√ß√µes, surgiram os coprocessadores como solu√ß√£o para distribuir melhor o processamento e otimizar o desempenho computacional.
</p>

<p align="justify">
Existem diversos tipos de coprocessadores, sendo um dos mais conhecidos a GPU (Unidade de Processamento Gr√°fico). A GPU √© respons√°vel por realizar os c√°lculos necess√°rios para a renderiza√ß√£o de imagens 2D e 3D, especialmente em aplica√ß√µes gr√°ficas e jogos. Ao delegar esses c√°lculos a uma unidade especializada, a CPU √© liberada para executar outras tarefas, contribuindo para um funcionamento mais eficiente do sistema como um todo.
</p>

<p align="justify">
O coprocessador aritm√©tico, por sua vez, √© especializado na realiza√ß√£o de opera√ß√µes matem√°ticas complexas, como c√°lculos de ponto flutuante, fun√ß√µes trigonom√©tricas e outras opera√ß√µes num√©ricas avan√ßadas. Ao assumir essas tarefas, ele contribui significativamente para o desempenho de aplica√ß√µes que demandam grande capacidade de c√°lculo.
</p>

---

### üöÄ Paralelismo

<p align="justify">
O paralelismo √© uma t√©cnica essencial para melhorar a efici√™ncia e o desempenho de sistemas computacionais. Em vez de executar cada opera√ß√£o de forma sequencial, ele permite que v√°rias opera√ß√µes sejam realizadas simultaneamente, aproveitando melhor os recursos dispon√≠veis no hardware. Essa abordagem √© especialmente √∫til em aplica√ß√µes que demandam grande capacidade de processamento, como no caso de opera√ß√µes com matrizes, onde m√∫ltiplos c√°lculos podem ser realizados ao mesmo tempo.
</p>

---

### üßæ Opera√ß√µes com Matrizes

<p align="justify">
Para realizar opera√ß√µes com matrizes, como adi√ß√£o, subtra√ß√£o e multiplica√ß√£o, √© fundamental que ambas as matrizes envolvidas tenham o mesmo tamanho, ou seja, o mesmo n√∫mero de linhas e colunas, exceto no caso da multiplica√ß√£o entre matrizes, que possui uma regra espec√≠fica.
</p>

#### ‚ûï Adi√ß√£o de Matrizes

<p align="justify">
A adi√ß√£o de matrizes √© feita somando os elementos que ocupam as mesmas posi√ß√µes em cada matriz. O resultado √© uma nova matriz, tamb√©m de mesma dimens√£o.
</p>

#### ‚ûñ Subtra√ß√£o de Matrizes

<p align="justify">
Na subtra√ß√£o de matrizes, cada elemento da primeira matriz √© subtra√≠do pelo elemento correspondente da segunda matriz. O resultado dessa opera√ß√£o tamb√©m forma uma nova matriz.
</p>

#### ‚úñÔ∏è Multiplica√ß√£o de Matrizes

<p align="justify">
A multiplica√ß√£o de matrizes ocorre multiplicando os elementos das linhas da primeira matriz pelos elementos das colunas da segunda, somando os produtos obtidos. Cada soma corresponde a um elemento da matriz resultante, que ter√° como dimens√µes o n√∫mero de linhas da primeira matriz e o n√∫mero de colunas da segunda. Um detalhe importante da multiplica√ß√£o de matrizes √© que ela precisa que o n√∫mero de colunas da primeira matriz seja igual ao n√∫mero de linhas da segunda. E n√£o serem necessariamente realizadas com matrizes de mesmo tamanho.
</p>

#### üî¢ Multiplica√ß√£o de Matriz por N√∫mero Inteiro

<p align="justify">
A multiplica√ß√£o de uma matriz por um n√∫mero inteiro √© realizada multiplicando esse n√∫mero por todos os elementos da matriz. O resultado √© uma matriz com os mesmos valores, mas escalados.
</p>

#### üîÑ Transposi√ß√£o de Matriz

<p align="justify">
A transposi√ß√£o de uma matriz √© obtida a partir da troca ordenada das linhas por colunas. Todos os elementos que estavam em uma linha passam a ocupar a respectiva coluna, e vice-versa.
</p>

#### ‚ûó Matriz Oposta

<p align="justify">
A matriz oposta pode ser obtida invertendo o sinal de cada elemento da matriz original. Para isso, basta multiplicar todos os elementos por -1.
</p>

---

### üßÆ Determinante

<p align="justify">
O determinante √© um n√∫mero real associado a uma matriz, sendo definido apenas para matrizes quadradas, ou seja, para aquelas que possuem o mesmo n√∫mero de linhas e colunas, como as de ordem 2x2, 3x3, 4x4 e 5x5.
</p>

<p align="justify">
Existem diferentes m√©todos para calcular o determinante, como a Regra de Sarrus e o Teorema de Laplace, que variam conforme o tamanho da matriz.
</p>

#### üìê Determinante 2x2

<p align="justify">
Multiplicam-se os elementos das diagonais principal e secund√°ria, e em seguida subtrai-se o produto da diagonal secund√°ria do produto da diagonal principal.
</p>

#### üìè Determinante 3x3

<p align="justify">
Utiliza-se a Regra de Sarrus, que consiste em repetir as duas primeiras colunas da matriz ao lado da terceira. Em seguida, somam-se os produtos das diagonais descendentes (da esquerda para a direita) e subtraem-se os produtos das diagonais ascendentes (da direita para a esquerda).
</p>

#### üß© Determinante 4x4

<p align="justify">
Aplica-se o Teorema de Laplace: escolhe-se uma linha ou coluna da matriz e, para cada elemento dela, calcula-se o cofator. O cofator √© obtido ao eliminar a linha e a coluna desse elemento e calcular o determinante da matriz 3x3 resultante. Depois, multiplica-se cada elemento da linha ou coluna escolhida pelo seu cofator, e a soma desses produtos resulta no determinante da matriz 4x4.
</p>

#### üß† Determinante 5x5

<p align="justify">
O c√°lculo dessa determinante pode ser feito utilizando o Teorema de Laplace, assim como nas matrizes 4x4. O processo envolve mais etapas, mas segue a mesma l√≥gica: primeiro, escolhe-se uma linha ou coluna da matriz. Em seguida, para cada elemento dessa linha ou coluna, calcula-se o seu cofator, o que exige o c√°lculo de determinantes de matrizes 4x4.
</p>

<p align="justify">
Ou seja, o determinante da matriz 5x5 ser√° a soma dos produtos de cada elemento da linha ou coluna escolhida pelos respectivos cofatores. Como cada cofator envolve um determinante 4x4, esse processo acaba exigindo o c√°lculo de cinco determinantes 4x4, cada um multiplicado pelo elemento correspondente da linha ou coluna escolhida.
</p>

---

## 2. Desenvolvimento: 
<p align="justify">
Durante a etapa de desenvolvimento, foi necess√°rio realizar um estudo aprofundado sobre o funcionamento e a arquitetura de um coprocessador, bem como sua implementa√ß√£o na placa FPGA DE1-SoC. Isso incluiu o entendimento de conceitos gerais relacionados √† estrutura de hardware digital, como o fluxo de dados entre os m√≥dulos, a manipula√ß√£o de informa√ß√µes nos registradores, o acesso √† mem√≥ria da FPGA e o processo completo de entrada, processamento e sa√≠da dos dados. Al√©m disso, tamb√©m foi essencial o aprendizado sobre a manipula√ß√£o de matrizes, uma vez que as opera√ß√µes realizadas pelo coprocessador envolvem c√°lculos matriciais, exigindo a organiza√ß√£o adequada dos dados e o controle preciso das intera√ß√µes entre os elementos. Esse embasamento te√≥rico foi fundamental para guiar a constru√ß√£o da arquitetura interna e a defini√ß√£o da l√≥gica do sistema, assegurando uma integra√ß√£o funcional e eficiente entre os componentes desenvolvidos.
</p>

### 2.1 Comunica√ß√£o FPGA:  
<p align="justify">
A primeira etapa do desenvolvimento concentrou-se na defini√ß√£o dos meios de entrada de dados na mem√≥ria da placa FPGA. Para isso, foi necess√°rio consultar a documenta√ß√£o t√©cnica da Intel, como os manuais da DE1-SoC e os guias de refer√™ncia do Quartus Prime, a fim de compreender as possibilidades de comunica√ß√£o com a mem√≥ria interna. Diversas abordagens foram analisadas, mas o m√©todo adotado foi o uso da Embedded Memory do tipo RAM: 1-PORT. Essa escolha se deu principalmente pela facilidade de acesso oferecida pela pr√≥pria ferramenta Quartus Prime, que disponibiliza suporte √† cria√ß√£o de inst√¢ncias virtuais dessa mem√≥ria f√≠sica por meio do IP Catalog. A RAM: 1-PORT √© uma mem√≥ria s√≠ncrona de porta √∫nica, que permite opera√ß√µes de leitura e escrita utilizando o mesmo canal, simplificando o controle de acesso aos dados e otimizando a integra√ß√£o com os demais m√≥dulos do sistema.
Al√©m disso, o Quartus Prime oferece a ferramenta In-System Memory Content Editor, uma interface gr√°fica que permite visualizar, em tempo real, o conte√∫do armazenado na mem√≥ria RAM da FPGA. Essa ferramenta possibilita a inspe√ß√£o dos dados em endere√ßos espec√≠ficos e a realiza√ß√£o de opera√ß√µes de leitura e escrita diretamente pela interface, sem a necessidade de recompilar o projeto. Isso foi fundamental durante os testes e valida√ß√µes, pois facilitou a depura√ß√£o do comportamento da mem√≥ria e o acompanhamento do fluxo de dados ao longo da execu√ß√£o das opera√ß√µes matriciais.
</p>

### 2.1 Codifica√ß√£o das Instru√ß√µes:  
<p align="justify">
Em seguida, foi preciso realizar a codifica√ß√£o das instru√ß√µes que seriam interpretadas pelo coprocessador. Nesse processo, foram tomadas decis√µes de projeto importantes, como a defini√ß√£o do formato das instru√ß√µes, a organiza√ß√£o dos bits que representariam a opera√ß√£o desejada e os endere√ßos relacionados √† sua execu√ß√£o. Cada instru√ß√£o foi mapeada com um c√≥digo bin√°rio espec√≠fico, permitindo que o sistema identificasse de forma clara qual opera√ß√£o deveria ser realizada. Tamb√©m foi necess√°rio definir como essas instru√ß√µes seriam armazenadas na mem√≥ria e em quais posi√ß√µes seriam lidas pelo m√≥dulo de controle, garantindo uma execu√ß√£o ordenada e precisa das tarefas.
A mem√≥ria utilizada suporta uma largura de 256 bits por endere√ßo, o que possibilita o armazenamento sequencial do n√∫mero m√°ximo de elementos previsto para uma matriz 5x5 com elementos de 8 bits. Isso equivale a 25 elementos √ó 8 bits = 200 bits, permitindo ainda uma margem para controle ou outros dados auxiliares, se necess√°rio. Sendo assim, a :
</p>
Endere√ßo 000 (Endere√ßo Base):
 Neste endere√ßo s√£o armazenadas as informa√ß√µes de controle da opera√ß√£o. Os primeiros bits 8 cont√©m o opcode, respons√°vel por indicar qual opera√ß√£o deve ser executada (ex.: soma, subtra√ß√£o ou multiplica√ß√£o). Nos pr√≥ximos 8 bits, s√£o definidos os tamanhos dos operandos , que informam ao sistema a dimens√£o das matrizes a serem processadas. Logo ap√≥s, inicia-se o armazenamento do primeiro operando.
Endere√ßo 001:
Este endere√ßo √© reservado para o segundo operando, sendo utilizado apenas em opera√ß√µes que requerem dois operandos, como soma ou multiplica√ß√£o de matriz
Endere√ßo 010:
Endere√ßo reservado para o resultado da opera√ß√£o

### 2.2 Unidade de Controle:  
<p align="justify">
Na sequ√™ncia, foi realizada a defini√ß√£o da unidade de controle. Em um processador, essa unidade √© respons√°vel por coordenar todo o ciclo de execu√ß√£o das instru√ß√µes, controlando o fluxo de dados e o funcionamento dos demais m√≥dulos. Entre suas principais fun√ß√µes est√£o: a leitura das instru√ß√µes na mem√≥ria, a decodifica√ß√£o dos sinais para identificar a opera√ß√£o a ser realizada, o acionamento dos componentes internos para a execu√ß√£o da tarefa e, por fim, o armazenamento do resultado no local apropriado da mem√≥ria. Assim, a unidade de controle atua como o "c√©rebro" do sistema, garantindo que cada etapa seja realizada de forma sincronizada e eficiente. 
Para implementar a unidade de controle, foi preciso utilizar o conceito de m√°quina de estados finitos (MEF), uma vez que esse √© o modelo fundamental para organizar o comportamento sequencial de um processador. A m√°quina de estados implementada segue o modelo de Moore, no qual as sa√≠das dependem exclusivamente do estado atual, garantindo maior previsibilidade e estabilidade no controle do sistema. No total, foram definidos sete estados distintos, respons√°veis por conduzir cada etapa do ciclo de instru√ß√£o: leitura, decodifica√ß√£o, execu√ß√£o da opera√ß√£o e escrita dos resultados na mem√≥ria.
</p>

### 2.3 M√≥dulo de Execu√ß√£o:  
<p align="justify">
O m√≥dulo de execu√ß√£o √© respons√°vel por selecionar e encaminhar corretamente os operandos para a ULA (Unidade L√≥gica e Aritm√©tica), com base no opcode da opera√ß√£o fornecida pela unidade de controle. Esse m√≥dulo atua como elo entre a decodifica√ß√£o da instru√ß√£o e a execu√ß√£o propriamente dita, garantindo que os dados corretos sejam processados de acordo com a l√≥gica definida.
As opera√ß√µes foram codificadas segundo a seguinte estrutura:
</p>

| Opera√ß√£o                  | C√≥digo Bin√°rio |
|---------------------------|----------------|
| Soma de Matrizes          | `000`          |
| Subtra√ß√£o de Matrizes     | `001`          |
| Multiplica√ß√£o de Matrizes | `010`          |
| Multiplica√ß√£o por Escalar | `011`          |
| Transposi√ß√£o              | `100`          |
| Invers√£o (Matriz Oposta)  | `101`          |
| Determinante              | `110`          |

### Cada opera√ß√£o:
<p align="justify">
A sele√ß√£o de cada elemento da matriz √© feita utilizando a nota√ß√£o [(i*8) +: 8], que acessa 8 bits a partir da posi√ß√£o i*8 dentro do vetor. Essa abordagem facilita a manipula√ß√£o dos dados em Verilog, permitindo trabalhar com cada elemento individualmente em opera√ß√µes como soma, subtra√ß√£o e outras.
</p>

#### Adi√ß√£o de matrizes:
<p align="justify">
  Na opera√ß√£o de adi√ß√£o, um loop for percorre os 25 elementos de ambas as matrizes. Em cada itera√ß√£o, os elementos correspondentes (na mesma posi√ß√£o) s√£o acessados pelo mesmo √≠ndice, somados entre si, e o resultado √© armazenado em uma terceira matriz, chamada de matriz resultado
</p>

#### Subtra√ß√£o de matrizes: 
<p align="justify">
Na opera√ß√£o de subtra√ß√£o, foi utilizada a mesma l√≥gica da adi√ß√£o: o loop for percorre os elementos de ambas as matrizes, acessando os dados correspondentes em cada posi√ß√£o. Em seguida, os valores s√£o subtra√≠dos e o resultado √© armazenado na matriz resultado.
</p>

#### Multiplica√ß√£o de matrizes:
<p align="justify">
Antes que os dados possam ser operados, para a multiplica√ß√£o, a matriz √© reescrita. J√° que, da forma como ela √© recebida, um registrador de 200 bits, pode ser dif√≠cil para desenvolver a l√≥gica para percorr√™-la e acessar os valores corretos, por isso os dados s√£o transferidos para um array bidimensional de registradores de 8 bits, facilitando o desenvolvimento.
Assim, as matrizes s√£o percorridas de forma que sejam multiplicados os valores da linha da primeira matriz com os das colunas da segunda matriz e somando, para encontrar a matriz resultante. Contudo, foi necess√°ria uma mudan√ßa na forma de multiplicar os n√∫meros, j√° que h√° uma limita√ß√£o na quantidade de multiplica√ß√µes que o hardware consegue realizar ao mesmo tempo, a sua quantidade de DSP blocks.
Dessa forma, com intuito de diminuir o uso desse recurso, n√£o foi utilizado o operador de multiplica√ß√£o nativo do Verilog, em vez disso, a multiplica√ß√£o entre dois n√∫meros foi feita utilizando deslocamento de bits. Na l√≥gica usada para a multiplica√ß√£o de dois n√∫meros, para cada d√≠gito igual a 1 do primeiro operando, deve se repetir o segundo operando deslocando ele uma quantidade de bits para a esquerda igual √† quantidade de bits √† direita do d√≠gito 1 do primeiro operando. Depois, todos esses valores devem ser somados, o que resultando no produto entre os dois n√∫meros.
Contudo, essa logica n√£o obt√©m as respostas corretas caso sejam usados n√∫meros negativos. Por isso, antes de multiplicar, o sinal de n√∫meros negativos √© trocado, sendo guardado se o resultado deve ser negativo, baseado na quantidade de operandos negativos, possibilitando que o resultado tenha o modulo correto. Ap√≥s isso, caso o resultado deva ser negativo, o sinal √© adicionado nele.
</p>

#### Determinante:
<p align="justify">
Assim como a multiplica√ß√£o de matrizes, a determinante possui uma l√≥gica mais complexa para quais valores acessar na matriz. Por isso, os dados da matriz s√£o reescritos em um array bidimensional de 8 bits, conforme o tamanho da matriz que ser√° operada com, facilitando o entendimento e escrita do c√≥digo.
Para o c√°lculo de determinantes, foi necess√°rio o uso de uma l√≥gica diferente para cada um dos poss√≠veis tamanho de matriz, 2x2, 3x3, 4x4 e 5x5, j√° que n√£o h√° um m√©todo que possa ser usado em todos os casos. Caso a matriz seja de dimens√µes 2x2, o c√°lculo da determinante √© feita subtraindo a multiplica√ß√£o dos elementos da diagonal secundaria dos elementos da diagonal principal, j√° para a matriz 3x3 √© usado a regra de Sarrus e as 4x4 e 5x5 o teorema de Laplace. Contudo, para o c√°lculo da determinante de matrizes 4x4 e 5x5, por necessitar de uma grande quantidade de multiplica√ß√µes, foi necess√°rio que a opera√ß√£o fosse dividida e n√£o executada simultaneamente.
Assim, a opera√ß√£o deve ocorrer em mais de um ciclo de clock, padronizadamente, permitindo que os DSP blocks, e o circuito na totalidade, seja reutilizado. Seguindo o teorema de Laplace, a cada ciclo, um valor da primeira linha √© escolhido, seguindo a posi√ß√£o deles na linha. Depois √© criada uma matriz menor, com os n√∫meros que n√£o est√£o na mesma linha ou coluna desse numero, em seguida calculando a determinante dessa matriz e multiplicando pelo n√∫mero anteriormente escolhido. Ap√≥s esse processo seja repetido para todos os n√∫meros na primeira linha, os valores s√£o somados e subtra√≠dos na ordem devida conforme o teorema, resultando na determinante da matriz.
Aplicando essa l√≥gica, o c√°lculo da determinante de matrizes de tamanho 4x4 √© feito em 4 ciclos de clock, e as de tamanho 5x5 em 5 ciclos. Isso ocorre, j√° que diferente do oque √© feito para a determinante de 4x4, dentro do c√°lculo para as 5x5, a determinante 4x4 √© calculada em somente um ciclo. Isso √© feito para n√£o haver uma grande diferen√ßa da dura√ß√£o da conta entre elas, oque ocorreria caso a 4x4 fosse calculada em 1 ciclo e a 5x5 em 5 ciclos, vezes os 4 que durariam para cada uma de suas etapas no teorema de Laplace, totalizando 20 ciclos.
</p>

#### Transposi√ß√£o de matriz:
<p align="justify">
Para a transposi√ß√£o de matriz, o registrador de entrada √© percorrido para acessar os valores corretos de acordo com qual seria o n√∫mero na posi√ß√£o linha e coluna caso fosse uma matriz. Ap√≥s isso, esses dados s√£o reescritos outro registrador, com sua linha e coluna trocadas uma pela outra.
</p>

#### Multiplica√ß√£o de matriz por n√∫mero inteiro:
<p align="justify">
Para a multiplica√ß√£o da matriz por um n√∫mero inteiro, utilizou-se um loop que percorre todos os elementos da matriz original, realizando a multiplica√ß√£o de cada valor pelo escalar informado. O resultado de cada opera√ß√£o √© armazenado em uma nova matriz, representando o resultado da multiplica√ß√£o escalar.
</p>

#### Matriz oposta:
<p align="justify">
Para a opera√ß√£o de matriz oposta, todos os 25 elementos da matriz foram percorridos, por meio da estrutura de repeti√ß√£o for, e cada valor foi negado individualmente ap√≥s a convers√£o para signed, garantindo a correta interpreta√ß√£o dos dados com sinal. 
</p>

### Tratamento para overflow:
<p align="justify">
Em todas as opera√ß√µes, com exce√ß√£o da transposi√ß√£o de matriz, h√° a possibilidade que o resultado obtido seja maior do que pode ser armazenado em 8 bits, ou seja, um overflow. Para evitar que isso resulte em respostas inesperadas para as opera√ß√µes, todos resultados s√£o guardados como registradores com mais bits e depois √© testado se eles excedem o limite para 8 bits com complemento a 2, ou seja, maiores que 127 ou menores que ‚àí128. Caso o resultado passe desses limites, ele √© igualado ao limite que ele excedeu, para mais ou para menos.
</p>

---
