
# UartProgress
uart progress_verilog language_origial file_txt file_syr
Hello Everyone!
大家好！这是我们 melon-seed 第一个project。由孙彦瑞上传。
要是能有一个说明文档就好了^_^


20191007
UartPregress说明
该程序由五部分组成：主控程序、接收数据程序、发送数据程序、端口约束程序、测试仿真程序。
该程序由ISE14.7软件运用Verilog硬件描述语言编写，运用modelsim10.4进行仿真测试，历时15天。
该程序可以将代码复制粘贴到ise软件中，进行编译，把.bit文件直接下载到开发板中运用。
该程序如果在1s时间内无接收数据，则发送默认数据HELLO XILINX，1s内由数据接收，则发送接收的数据。

串口接收原理：起始位低电平有效、1-8位数据有效位、奇偶校验位、停止位高电平有效；
串口发送原理：起始位发送高电平、1-8位数据有效位、奇偶校验位、停止位低电平有效。

该程序定义波特率是9600，每秒钟传送数据9600个。
无论是接收数据还是发送数据，FPGA开发板底层会根据输入的字母进行对应ASCII码，把ASCII码编译成8位的0和1组成的数据，这也就是为什么定义8位数据有效位的原因。
在定义串口接收数据与发送数据时间时，包括起始位、数据位、奇偶校验位、停止位的数据都是对应时间是1/9600秒；开发板对应晶振时钟频率时50MHz，对应成9600波特率时，每个数据传递的周期是50000000/9600，大约等于5207个FPGA晶振时钟周期，也就是5207*2ns。
因为发送数据与接收数据的位数是一样的，那么接收数据与发送数据所对应的时间也是一样，在发送数据判断上升沿时候，需要把上升沿耗费的一个时间在初始化时钟时加回去，不然会出现时钟紊乱的情况，不能准确的把接收的数据发送出去。
该程序仅仅运用时序逻辑把11位数据有效的接收与有效的发送，中间会用一些寄存器临时存储数据，程序所运用的FPGA资源不是同等程序中最少的，有待各位进行优化，共同探讨。
-平凡的咸鱼儿
