# Generated by Yosys 0.15+40 (git sha1 UNKNOWN, gcc 9.4.0-1ubuntu1~20.04 -fPIC -Os)

.model RegisterFileSynthesizable
.inputs clock reset io_read_ports_0_addr[0] io_read_ports_0_addr[1] io_read_ports_0_addr[2] io_read_ports_0_addr[3] io_read_ports_0_addr[4] io_read_ports_0_addr[5] io_read_ports_0_addr[6] io_read_ports_1_addr[0] io_read_ports_1_addr[1] io_read_ports_1_addr[2] io_read_ports_1_addr[3] io_read_ports_1_addr[4] io_read_ports_1_addr[5] io_read_ports_1_addr[6] io_read_ports_2_addr[0] io_read_ports_2_addr[1] io_read_ports_2_addr[2] io_read_ports_2_addr[3] io_read_ports_2_addr[4] io_read_ports_2_addr[5] io_read_ports_2_addr[6] io_write_ports_0_valid io_write_ports_0_bits_addr[0] io_write_ports_0_bits_addr[1] io_write_ports_0_bits_addr[2] io_write_ports_0_bits_addr[3] io_write_ports_0_bits_addr[4] io_write_ports_0_bits_addr[5] io_write_ports_0_bits_addr[6] io_write_ports_0_bits_data[0] io_write_ports_0_bits_data[1] io_write_ports_0_bits_data[2] io_write_ports_0_bits_data[3] io_write_ports_0_bits_data[4] io_write_ports_0_bits_data[5] io_write_ports_0_bits_data[6] io_write_ports_0_bits_data[7] io_write_ports_0_bits_data[8] io_write_ports_0_bits_data[9] io_write_ports_0_bits_data[10] io_write_ports_0_bits_data[11] io_write_ports_0_bits_data[12] io_write_ports_0_bits_data[13] io_write_ports_0_bits_data[14] io_write_ports_0_bits_data[15] io_write_ports_0_bits_data[16] io_write_ports_0_bits_data[17] io_write_ports_0_bits_data[18] io_write_ports_0_bits_data[19] io_write_ports_0_bits_data[20] io_write_ports_0_bits_data[21] io_write_ports_0_bits_data[22] io_write_ports_0_bits_data[23] io_write_ports_0_bits_data[24] io_write_ports_0_bits_data[25] io_write_ports_0_bits_data[26] io_write_ports_0_bits_data[27] io_write_ports_0_bits_data[28] io_write_ports_0_bits_data[29] io_write_ports_0_bits_data[30] io_write_ports_0_bits_data[31] io_write_ports_0_bits_data[32] io_write_ports_0_bits_data[33] io_write_ports_0_bits_data[34] io_write_ports_0_bits_data[35] io_write_ports_0_bits_data[36] io_write_ports_0_bits_data[37] io_write_ports_0_bits_data[38] io_write_ports_0_bits_data[39] io_write_ports_0_bits_data[40] io_write_ports_0_bits_data[41] io_write_ports_0_bits_data[42] io_write_ports_0_bits_data[43] io_write_ports_0_bits_data[44] io_write_ports_0_bits_data[45] io_write_ports_0_bits_data[46] io_write_ports_0_bits_data[47] io_write_ports_0_bits_data[48] io_write_ports_0_bits_data[49] io_write_ports_0_bits_data[50] io_write_ports_0_bits_data[51] io_write_ports_0_bits_data[52] io_write_ports_0_bits_data[53] io_write_ports_0_bits_data[54] io_write_ports_0_bits_data[55] io_write_ports_0_bits_data[56] io_write_ports_0_bits_data[57] io_write_ports_0_bits_data[58] io_write_ports_0_bits_data[59] io_write_ports_0_bits_data[60] io_write_ports_0_bits_data[61] io_write_ports_0_bits_data[62] io_write_ports_0_bits_data[63] io_write_ports_0_bits_data[64] io_write_ports_1_valid io_write_ports_1_bits_addr[0] io_write_ports_1_bits_addr[1] io_write_ports_1_bits_addr[2] io_write_ports_1_bits_addr[3] io_write_ports_1_bits_addr[4] io_write_ports_1_bits_addr[5] io_write_ports_1_bits_addr[6] io_write_ports_1_bits_data[0] io_write_ports_1_bits_data[1] io_write_ports_1_bits_data[2] io_write_ports_1_bits_data[3] io_write_ports_1_bits_data[4] io_write_ports_1_bits_data[5] io_write_ports_1_bits_data[6] io_write_ports_1_bits_data[7] io_write_ports_1_bits_data[8] io_write_ports_1_bits_data[9] io_write_ports_1_bits_data[10] io_write_ports_1_bits_data[11] io_write_ports_1_bits_data[12] io_write_ports_1_bits_data[13] io_write_ports_1_bits_data[14] io_write_ports_1_bits_data[15] io_write_ports_1_bits_data[16] io_write_ports_1_bits_data[17] io_write_ports_1_bits_data[18] io_write_ports_1_bits_data[19] io_write_ports_1_bits_data[20] io_write_ports_1_bits_data[21] io_write_ports_1_bits_data[22] io_write_ports_1_bits_data[23] io_write_ports_1_bits_data[24] io_write_ports_1_bits_data[25] io_write_ports_1_bits_data[26] io_write_ports_1_bits_data[27] io_write_ports_1_bits_data[28] io_write_ports_1_bits_data[29] io_write_ports_1_bits_data[30] io_write_ports_1_bits_data[31] io_write_ports_1_bits_data[32] io_write_ports_1_bits_data[33] io_write_ports_1_bits_data[34] io_write_ports_1_bits_data[35] io_write_ports_1_bits_data[36] io_write_ports_1_bits_data[37] io_write_ports_1_bits_data[38] io_write_ports_1_bits_data[39] io_write_ports_1_bits_data[40] io_write_ports_1_bits_data[41] io_write_ports_1_bits_data[42] io_write_ports_1_bits_data[43] io_write_ports_1_bits_data[44] io_write_ports_1_bits_data[45] io_write_ports_1_bits_data[46] io_write_ports_1_bits_data[47] io_write_ports_1_bits_data[48] io_write_ports_1_bits_data[49] io_write_ports_1_bits_data[50] io_write_ports_1_bits_data[51] io_write_ports_1_bits_data[52] io_write_ports_1_bits_data[53] io_write_ports_1_bits_data[54] io_write_ports_1_bits_data[55] io_write_ports_1_bits_data[56] io_write_ports_1_bits_data[57] io_write_ports_1_bits_data[58] io_write_ports_1_bits_data[59] io_write_ports_1_bits_data[60] io_write_ports_1_bits_data[61] io_write_ports_1_bits_data[62] io_write_ports_1_bits_data[63] io_write_ports_1_bits_data[64]
.outputs io_read_ports_0_data[0] io_read_ports_0_data[1] io_read_ports_0_data[2] io_read_ports_0_data[3] io_read_ports_0_data[4] io_read_ports_0_data[5] io_read_ports_0_data[6] io_read_ports_0_data[7] io_read_ports_0_data[8] io_read_ports_0_data[9] io_read_ports_0_data[10] io_read_ports_0_data[11] io_read_ports_0_data[12] io_read_ports_0_data[13] io_read_ports_0_data[14] io_read_ports_0_data[15] io_read_ports_0_data[16] io_read_ports_0_data[17] io_read_ports_0_data[18] io_read_ports_0_data[19] io_read_ports_0_data[20] io_read_ports_0_data[21] io_read_ports_0_data[22] io_read_ports_0_data[23] io_read_ports_0_data[24] io_read_ports_0_data[25] io_read_ports_0_data[26] io_read_ports_0_data[27] io_read_ports_0_data[28] io_read_ports_0_data[29] io_read_ports_0_data[30] io_read_ports_0_data[31] io_read_ports_0_data[32] io_read_ports_0_data[33] io_read_ports_0_data[34] io_read_ports_0_data[35] io_read_ports_0_data[36] io_read_ports_0_data[37] io_read_ports_0_data[38] io_read_ports_0_data[39] io_read_ports_0_data[40] io_read_ports_0_data[41] io_read_ports_0_data[42] io_read_ports_0_data[43] io_read_ports_0_data[44] io_read_ports_0_data[45] io_read_ports_0_data[46] io_read_ports_0_data[47] io_read_ports_0_data[48] io_read_ports_0_data[49] io_read_ports_0_data[50] io_read_ports_0_data[51] io_read_ports_0_data[52] io_read_ports_0_data[53] io_read_ports_0_data[54] io_read_ports_0_data[55] io_read_ports_0_data[56] io_read_ports_0_data[57] io_read_ports_0_data[58] io_read_ports_0_data[59] io_read_ports_0_data[60] io_read_ports_0_data[61] io_read_ports_0_data[62] io_read_ports_0_data[63] io_read_ports_0_data[64] io_read_ports_1_data[0] io_read_ports_1_data[1] io_read_ports_1_data[2] io_read_ports_1_data[3] io_read_ports_1_data[4] io_read_ports_1_data[5] io_read_ports_1_data[6] io_read_ports_1_data[7] io_read_ports_1_data[8] io_read_ports_1_data[9] io_read_ports_1_data[10] io_read_ports_1_data[11] io_read_ports_1_data[12] io_read_ports_1_data[13] io_read_ports_1_data[14] io_read_ports_1_data[15] io_read_ports_1_data[16] io_read_ports_1_data[17] io_read_ports_1_data[18] io_read_ports_1_data[19] io_read_ports_1_data[20] io_read_ports_1_data[21] io_read_ports_1_data[22] io_read_ports_1_data[23] io_read_ports_1_data[24] io_read_ports_1_data[25] io_read_ports_1_data[26] io_read_ports_1_data[27] io_read_ports_1_data[28] io_read_ports_1_data[29] io_read_ports_1_data[30] io_read_ports_1_data[31] io_read_ports_1_data[32] io_read_ports_1_data[33] io_read_ports_1_data[34] io_read_ports_1_data[35] io_read_ports_1_data[36] io_read_ports_1_data[37] io_read_ports_1_data[38] io_read_ports_1_data[39] io_read_ports_1_data[40] io_read_ports_1_data[41] io_read_ports_1_data[42] io_read_ports_1_data[43] io_read_ports_1_data[44] io_read_ports_1_data[45] io_read_ports_1_data[46] io_read_ports_1_data[47] io_read_ports_1_data[48] io_read_ports_1_data[49] io_read_ports_1_data[50] io_read_ports_1_data[51] io_read_ports_1_data[52] io_read_ports_1_data[53] io_read_ports_1_data[54] io_read_ports_1_data[55] io_read_ports_1_data[56] io_read_ports_1_data[57] io_read_ports_1_data[58] io_read_ports_1_data[59] io_read_ports_1_data[60] io_read_ports_1_data[61] io_read_ports_1_data[62] io_read_ports_1_data[63] io_read_ports_1_data[64] io_read_ports_2_data[0] io_read_ports_2_data[1] io_read_ports_2_data[2] io_read_ports_2_data[3] io_read_ports_2_data[4] io_read_ports_2_data[5] io_read_ports_2_data[6] io_read_ports_2_data[7] io_read_ports_2_data[8] io_read_ports_2_data[9] io_read_ports_2_data[10] io_read_ports_2_data[11] io_read_ports_2_data[12] io_read_ports_2_data[13] io_read_ports_2_data[14] io_read_ports_2_data[15] io_read_ports_2_data[16] io_read_ports_2_data[17] io_read_ports_2_data[18] io_read_ports_2_data[19] io_read_ports_2_data[20] io_read_ports_2_data[21] io_read_ports_2_data[22] io_read_ports_2_data[23] io_read_ports_2_data[24] io_read_ports_2_data[25] io_read_ports_2_data[26] io_read_ports_2_data[27] io_read_ports_2_data[28] io_read_ports_2_data[29] io_read_ports_2_data[30] io_read_ports_2_data[31] io_read_ports_2_data[32] io_read_ports_2_data[33] io_read_ports_2_data[34] io_read_ports_2_data[35] io_read_ports_2_data[36] io_read_ports_2_data[37] io_read_ports_2_data[38] io_read_ports_2_data[39] io_read_ports_2_data[40] io_read_ports_2_data[41] io_read_ports_2_data[42] io_read_ports_2_data[43] io_read_ports_2_data[44] io_read_ports_2_data[45] io_read_ports_2_data[46] io_read_ports_2_data[47] io_read_ports_2_data[48] io_read_ports_2_data[49] io_read_ports_2_data[50] io_read_ports_2_data[51] io_read_ports_2_data[52] io_read_ports_2_data[53] io_read_ports_2_data[54] io_read_ports_2_data[55] io_read_ports_2_data[56] io_read_ports_2_data[57] io_read_ports_2_data[58] io_read_ports_2_data[59] io_read_ports_2_data[60] io_read_ports_2_data[61] io_read_ports_2_data[62] io_read_ports_2_data[63] io_read_ports_2_data[64]
.names $false
.names $true
1
.names $undef
.subckt INVX1 A=io_write_ports_0_bits_addr[2] Y=$abc$48160$new_n8678_
.subckt INVX1 A=io_write_ports_0_bits_addr[1] Y=$abc$48160$new_n8679_
.subckt INVX1 A=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n8680_
.subckt INVX1 A=io_write_ports_0_bits_addr[4] Y=$abc$48160$new_n8681_
.subckt INVX1 A=io_write_ports_0_bits_addr[3] Y=$abc$48160$new_n8682_
.subckt INVX1 A=io_write_ports_1_bits_addr[1] Y=$abc$48160$new_n8683_
.subckt INVX1 A=io_write_ports_1_bits_addr[0] Y=$abc$48160$new_n8684_
.subckt INVX1 A=io_write_ports_1_bits_addr[4] Y=$abc$48160$new_n8685_
.subckt INVX1 A=io_write_ports_1_bits_addr[3] Y=$abc$48160$new_n8686_
.subckt INVX1 A=regfile[0][0] Y=$abc$48160$new_n8687_
.subckt INVX1 A=regfile[1][0] Y=$abc$48160$new_n8688_
.subckt INVX1 A=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n8689_
.subckt INVX1 A=regfile[2][0] Y=$abc$48160$new_n8690_
.subckt INVX1 A=regfile[3][0] Y=$abc$48160$new_n8691_
.subckt INVX1 A=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n8692_
.subckt INVX1 A=regfile[4][0] Y=$abc$48160$new_n8693_
.subckt INVX1 A=regfile[6][0] Y=$abc$48160$new_n8694_
.subckt INVX1 A=regfile[7][0] Y=$abc$48160$new_n8695_
.subckt INVX1 A=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n8696_
.subckt INVX1 A=regfile[8][0] Y=$abc$48160$new_n8697_
.subckt INVX1 A=regfile[10][0] Y=$abc$48160$new_n8698_
.subckt INVX1 A=regfile[11][0] Y=$abc$48160$new_n8699_
.subckt INVX1 A=regfile[12][0] Y=$abc$48160$new_n8700_
.subckt INVX1 A=regfile[13][0] Y=$abc$48160$new_n8701_
.subckt INVX1 A=regfile[14][0] Y=$abc$48160$new_n8702_
.subckt INVX1 A=regfile[15][0] Y=$abc$48160$new_n8703_
.subckt INVX1 A=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n8704_
.subckt INVX1 A=regfile[16][0] Y=$abc$48160$new_n8705_
.subckt INVX1 A=regfile[17][0] Y=$abc$48160$new_n8706_
.subckt INVX1 A=regfile[19][0] Y=$abc$48160$new_n8707_
.subckt INVX1 A=regfile[22][0] Y=$abc$48160$new_n8708_
.subckt INVX1 A=regfile[23][0] Y=$abc$48160$new_n8709_
.subckt INVX1 A=regfile[24][0] Y=$abc$48160$new_n8710_
.subckt INVX1 A=regfile[26][0] Y=$abc$48160$new_n8711_
.subckt INVX1 A=regfile[27][0] Y=$abc$48160$new_n8712_
.subckt INVX1 A=regfile[28][0] Y=$abc$48160$new_n8713_
.subckt INVX1 A=regfile[29][0] Y=$abc$48160$new_n8714_
.subckt INVX1 A=regfile[30][0] Y=$abc$48160$new_n8715_
.subckt INVX1 A=regfile[31][0] Y=$abc$48160$new_n8716_
.subckt INVX1 A=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n8717_
.subckt INVX1 A=regfile[32][0] Y=$abc$48160$new_n8718_
.subckt INVX1 A=regfile[33][0] Y=$abc$48160$new_n8719_
.subckt INVX1 A=regfile[34][0] Y=$abc$48160$new_n8720_
.subckt INVX1 A=regfile[35][0] Y=$abc$48160$new_n8721_
.subckt INVX1 A=regfile[36][0] Y=$abc$48160$new_n8722_
.subckt INVX1 A=regfile[37][0] Y=$abc$48160$new_n8723_
.subckt INVX1 A=regfile[38][0] Y=$abc$48160$new_n8724_
.subckt INVX1 A=regfile[39][0] Y=$abc$48160$new_n8725_
.subckt INVX1 A=regfile[40][0] Y=$abc$48160$new_n8726_
.subckt INVX1 A=regfile[42][0] Y=$abc$48160$new_n8727_
.subckt INVX1 A=regfile[43][0] Y=$abc$48160$new_n8728_
.subckt INVX1 A=regfile[44][0] Y=$abc$48160$new_n8729_
.subckt INVX1 A=regfile[45][0] Y=$abc$48160$new_n8730_
.subckt INVX1 A=regfile[46][0] Y=$abc$48160$new_n8731_
.subckt INVX1 A=regfile[47][0] Y=$abc$48160$new_n8732_
.subckt INVX1 A=regfile[48][0] Y=$abc$48160$new_n8733_
.subckt INVX1 A=regfile[49][0] Y=$abc$48160$new_n8734_
.subckt INVX1 A=regfile[50][0] Y=$abc$48160$new_n8735_
.subckt INVX1 A=regfile[51][0] Y=$abc$48160$new_n8736_
.subckt INVX1 A=regfile[52][0] Y=$abc$48160$new_n8737_
.subckt INVX1 A=regfile[53][0] Y=$abc$48160$new_n8738_
.subckt INVX1 A=regfile[54][0] Y=$abc$48160$new_n8739_
.subckt INVX1 A=regfile[55][0] Y=$abc$48160$new_n8740_
.subckt INVX1 A=regfile[56][0] Y=$abc$48160$new_n8741_
.subckt INVX1 A=regfile[58][0] Y=$abc$48160$new_n8742_
.subckt INVX1 A=regfile[59][0] Y=$abc$48160$new_n8743_
.subckt INVX1 A=regfile[60][0] Y=$abc$48160$new_n8744_
.subckt INVX1 A=regfile[61][0] Y=$abc$48160$new_n8745_
.subckt INVX1 A=regfile[62][0] Y=$abc$48160$new_n8746_
.subckt INVX1 A=regfile[63][0] Y=$abc$48160$new_n8747_
.subckt INVX1 A=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n8748_
.subckt INVX1 A=regfile[0][1] Y=$abc$48160$new_n8749_
.subckt INVX1 A=regfile[1][1] Y=$abc$48160$new_n8750_
.subckt INVX1 A=regfile[2][1] Y=$abc$48160$new_n8751_
.subckt INVX1 A=regfile[3][1] Y=$abc$48160$new_n8752_
.subckt INVX1 A=regfile[6][1] Y=$abc$48160$new_n8753_
.subckt INVX1 A=regfile[7][1] Y=$abc$48160$new_n8754_
.subckt INVX1 A=regfile[8][1] Y=$abc$48160$new_n8755_
.subckt INVX1 A=regfile[10][1] Y=$abc$48160$new_n8756_
.subckt INVX1 A=regfile[11][1] Y=$abc$48160$new_n8757_
.subckt INVX1 A=regfile[12][1] Y=$abc$48160$new_n8758_
.subckt INVX1 A=regfile[13][1] Y=$abc$48160$new_n8759_
.subckt INVX1 A=regfile[14][1] Y=$abc$48160$new_n8760_
.subckt INVX1 A=regfile[15][1] Y=$abc$48160$new_n8761_
.subckt INVX1 A=regfile[16][1] Y=$abc$48160$new_n8762_
.subckt INVX1 A=regfile[17][1] Y=$abc$48160$new_n8763_
.subckt INVX1 A=regfile[19][1] Y=$abc$48160$new_n8764_
.subckt INVX1 A=regfile[21][1] Y=$abc$48160$new_n8765_
.subckt INVX1 A=regfile[22][1] Y=$abc$48160$new_n8766_
.subckt INVX1 A=regfile[23][1] Y=$abc$48160$new_n8767_
.subckt INVX1 A=regfile[24][1] Y=$abc$48160$new_n8768_
.subckt INVX1 A=regfile[26][1] Y=$abc$48160$new_n8769_
.subckt INVX1 A=regfile[27][1] Y=$abc$48160$new_n8770_
.subckt INVX1 A=regfile[28][1] Y=$abc$48160$new_n8771_
.subckt INVX1 A=regfile[29][1] Y=$abc$48160$new_n8772_
.subckt INVX1 A=regfile[30][1] Y=$abc$48160$new_n8773_
.subckt INVX1 A=regfile[31][1] Y=$abc$48160$new_n8774_
.subckt INVX1 A=regfile[32][1] Y=$abc$48160$new_n8775_
.subckt INVX1 A=regfile[33][1] Y=$abc$48160$new_n8776_
.subckt INVX1 A=regfile[34][1] Y=$abc$48160$new_n8777_
.subckt INVX1 A=regfile[35][1] Y=$abc$48160$new_n8778_
.subckt INVX1 A=regfile[36][1] Y=$abc$48160$new_n8779_
.subckt INVX1 A=regfile[37][1] Y=$abc$48160$new_n8780_
.subckt INVX1 A=regfile[38][1] Y=$abc$48160$new_n8781_
.subckt INVX1 A=regfile[39][1] Y=$abc$48160$new_n8782_
.subckt INVX1 A=regfile[40][1] Y=$abc$48160$new_n8783_
.subckt INVX1 A=regfile[42][1] Y=$abc$48160$new_n8784_
.subckt INVX1 A=regfile[43][1] Y=$abc$48160$new_n8785_
.subckt INVX1 A=regfile[44][1] Y=$abc$48160$new_n8786_
.subckt INVX1 A=regfile[45][1] Y=$abc$48160$new_n8787_
.subckt INVX1 A=regfile[46][1] Y=$abc$48160$new_n8788_
.subckt INVX1 A=regfile[47][1] Y=$abc$48160$new_n8789_
.subckt INVX1 A=regfile[48][1] Y=$abc$48160$new_n8790_
.subckt INVX1 A=regfile[49][1] Y=$abc$48160$new_n8791_
.subckt INVX1 A=regfile[50][1] Y=$abc$48160$new_n8792_
.subckt INVX1 A=regfile[51][1] Y=$abc$48160$new_n8793_
.subckt INVX1 A=regfile[52][1] Y=$abc$48160$new_n8794_
.subckt INVX1 A=regfile[53][1] Y=$abc$48160$new_n8795_
.subckt INVX1 A=regfile[54][1] Y=$abc$48160$new_n8796_
.subckt INVX1 A=regfile[55][1] Y=$abc$48160$new_n8797_
.subckt INVX1 A=regfile[56][1] Y=$abc$48160$new_n8798_
.subckt INVX1 A=regfile[58][1] Y=$abc$48160$new_n8799_
.subckt INVX1 A=regfile[59][1] Y=$abc$48160$new_n8800_
.subckt INVX1 A=regfile[60][1] Y=$abc$48160$new_n8801_
.subckt INVX1 A=regfile[61][1] Y=$abc$48160$new_n8802_
.subckt INVX1 A=regfile[62][1] Y=$abc$48160$new_n8803_
.subckt INVX1 A=regfile[63][1] Y=$abc$48160$new_n8804_
.subckt INVX1 A=regfile[0][2] Y=$abc$48160$new_n8805_
.subckt INVX1 A=regfile[1][2] Y=$abc$48160$new_n8806_
.subckt INVX1 A=regfile[2][2] Y=$abc$48160$new_n8807_
.subckt INVX1 A=regfile[3][2] Y=$abc$48160$new_n8808_
.subckt INVX1 A=regfile[6][2] Y=$abc$48160$new_n8809_
.subckt INVX1 A=regfile[7][2] Y=$abc$48160$new_n8810_
.subckt INVX1 A=regfile[8][2] Y=$abc$48160$new_n8811_
.subckt INVX1 A=regfile[10][2] Y=$abc$48160$new_n8812_
.subckt INVX1 A=regfile[11][2] Y=$abc$48160$new_n8813_
.subckt INVX1 A=regfile[12][2] Y=$abc$48160$new_n8814_
.subckt INVX1 A=regfile[13][2] Y=$abc$48160$new_n8815_
.subckt INVX1 A=regfile[14][2] Y=$abc$48160$new_n8816_
.subckt INVX1 A=regfile[15][2] Y=$abc$48160$new_n8817_
.subckt INVX1 A=regfile[16][2] Y=$abc$48160$new_n8818_
.subckt INVX1 A=regfile[17][2] Y=$abc$48160$new_n8819_
.subckt INVX1 A=regfile[19][2] Y=$abc$48160$new_n8820_
.subckt INVX1 A=regfile[22][2] Y=$abc$48160$new_n8821_
.subckt INVX1 A=regfile[23][2] Y=$abc$48160$new_n8822_
.subckt INVX1 A=regfile[24][2] Y=$abc$48160$new_n8823_
.subckt INVX1 A=regfile[26][2] Y=$abc$48160$new_n8824_
.subckt INVX1 A=regfile[27][2] Y=$abc$48160$new_n8825_
.subckt INVX1 A=regfile[28][2] Y=$abc$48160$new_n8826_
.subckt INVX1 A=regfile[29][2] Y=$abc$48160$new_n8827_
.subckt INVX1 A=regfile[30][2] Y=$abc$48160$new_n8828_
.subckt INVX1 A=regfile[31][2] Y=$abc$48160$new_n8829_
.subckt INVX1 A=regfile[32][2] Y=$abc$48160$new_n8830_
.subckt INVX1 A=regfile[33][2] Y=$abc$48160$new_n8831_
.subckt INVX1 A=regfile[34][2] Y=$abc$48160$new_n8832_
.subckt INVX1 A=regfile[35][2] Y=$abc$48160$new_n8833_
.subckt INVX1 A=regfile[36][2] Y=$abc$48160$new_n8834_
.subckt INVX1 A=regfile[37][2] Y=$abc$48160$new_n8835_
.subckt INVX1 A=regfile[38][2] Y=$abc$48160$new_n8836_
.subckt INVX1 A=regfile[39][2] Y=$abc$48160$new_n8837_
.subckt INVX1 A=regfile[40][2] Y=$abc$48160$new_n8838_
.subckt INVX1 A=regfile[42][2] Y=$abc$48160$new_n8839_
.subckt INVX1 A=regfile[43][2] Y=$abc$48160$new_n8840_
.subckt INVX1 A=regfile[44][2] Y=$abc$48160$new_n8841_
.subckt INVX1 A=regfile[45][2] Y=$abc$48160$new_n8842_
.subckt INVX1 A=regfile[46][2] Y=$abc$48160$new_n8843_
.subckt INVX1 A=regfile[47][2] Y=$abc$48160$new_n8844_
.subckt INVX1 A=regfile[48][2] Y=$abc$48160$new_n8845_
.subckt INVX1 A=regfile[49][2] Y=$abc$48160$new_n8846_
.subckt INVX1 A=regfile[50][2] Y=$abc$48160$new_n8847_
.subckt INVX1 A=regfile[51][2] Y=$abc$48160$new_n8848_
.subckt INVX1 A=regfile[52][2] Y=$abc$48160$new_n8849_
.subckt INVX1 A=regfile[53][2] Y=$abc$48160$new_n8850_
.subckt INVX1 A=regfile[54][2] Y=$abc$48160$new_n8851_
.subckt INVX1 A=regfile[55][2] Y=$abc$48160$new_n8852_
.subckt INVX1 A=regfile[56][2] Y=$abc$48160$new_n8853_
.subckt INVX1 A=regfile[58][2] Y=$abc$48160$new_n8854_
.subckt INVX1 A=regfile[59][2] Y=$abc$48160$new_n8855_
.subckt INVX1 A=regfile[60][2] Y=$abc$48160$new_n8856_
.subckt INVX1 A=regfile[61][2] Y=$abc$48160$new_n8857_
.subckt INVX1 A=regfile[62][2] Y=$abc$48160$new_n8858_
.subckt INVX1 A=regfile[63][2] Y=$abc$48160$new_n8859_
.subckt INVX1 A=regfile[0][3] Y=$abc$48160$new_n8860_
.subckt INVX1 A=regfile[1][3] Y=$abc$48160$new_n8861_
.subckt INVX1 A=regfile[2][3] Y=$abc$48160$new_n8862_
.subckt INVX1 A=regfile[3][3] Y=$abc$48160$new_n8863_
.subckt INVX1 A=regfile[6][3] Y=$abc$48160$new_n8864_
.subckt INVX1 A=regfile[7][3] Y=$abc$48160$new_n8865_
.subckt INVX1 A=regfile[8][3] Y=$abc$48160$new_n8866_
.subckt INVX1 A=regfile[10][3] Y=$abc$48160$new_n8867_
.subckt INVX1 A=regfile[11][3] Y=$abc$48160$new_n8868_
.subckt INVX1 A=regfile[12][3] Y=$abc$48160$new_n8869_
.subckt INVX1 A=regfile[13][3] Y=$abc$48160$new_n8870_
.subckt INVX1 A=regfile[14][3] Y=$abc$48160$new_n8871_
.subckt INVX1 A=regfile[15][3] Y=$abc$48160$new_n8872_
.subckt INVX1 A=regfile[16][3] Y=$abc$48160$new_n8873_
.subckt INVX1 A=regfile[17][3] Y=$abc$48160$new_n8874_
.subckt INVX1 A=regfile[19][3] Y=$abc$48160$new_n8875_
.subckt INVX1 A=regfile[23][3] Y=$abc$48160$new_n8876_
.subckt INVX1 A=regfile[24][3] Y=$abc$48160$new_n8877_
.subckt INVX1 A=regfile[26][3] Y=$abc$48160$new_n8878_
.subckt INVX1 A=regfile[27][3] Y=$abc$48160$new_n8879_
.subckt INVX1 A=regfile[28][3] Y=$abc$48160$new_n8880_
.subckt INVX1 A=regfile[29][3] Y=$abc$48160$new_n8881_
.subckt INVX1 A=regfile[30][3] Y=$abc$48160$new_n8882_
.subckt INVX1 A=regfile[31][3] Y=$abc$48160$new_n8883_
.subckt INVX1 A=regfile[32][3] Y=$abc$48160$new_n8884_
.subckt INVX1 A=regfile[33][3] Y=$abc$48160$new_n8885_
.subckt INVX1 A=regfile[34][3] Y=$abc$48160$new_n8886_
.subckt INVX1 A=regfile[35][3] Y=$abc$48160$new_n8887_
.subckt INVX1 A=regfile[36][3] Y=$abc$48160$new_n8888_
.subckt INVX1 A=regfile[37][3] Y=$abc$48160$new_n8889_
.subckt INVX1 A=regfile[38][3] Y=$abc$48160$new_n8890_
.subckt INVX1 A=regfile[39][3] Y=$abc$48160$new_n8891_
.subckt INVX1 A=regfile[40][3] Y=$abc$48160$new_n8892_
.subckt INVX1 A=regfile[42][3] Y=$abc$48160$new_n8893_
.subckt INVX1 A=regfile[43][3] Y=$abc$48160$new_n8894_
.subckt INVX1 A=regfile[44][3] Y=$abc$48160$new_n8895_
.subckt INVX1 A=regfile[45][3] Y=$abc$48160$new_n8896_
.subckt INVX1 A=regfile[46][3] Y=$abc$48160$new_n8897_
.subckt INVX1 A=regfile[47][3] Y=$abc$48160$new_n8898_
.subckt INVX1 A=regfile[48][3] Y=$abc$48160$new_n8899_
.subckt INVX1 A=regfile[49][3] Y=$abc$48160$new_n8900_
.subckt INVX1 A=regfile[50][3] Y=$abc$48160$new_n8901_
.subckt INVX1 A=regfile[51][3] Y=$abc$48160$new_n8902_
.subckt INVX1 A=regfile[52][3] Y=$abc$48160$new_n8903_
.subckt INVX1 A=regfile[53][3] Y=$abc$48160$new_n8904_
.subckt INVX1 A=regfile[54][3] Y=$abc$48160$new_n8905_
.subckt INVX1 A=regfile[55][3] Y=$abc$48160$new_n8906_
.subckt INVX1 A=regfile[56][3] Y=$abc$48160$new_n8907_
.subckt INVX1 A=regfile[58][3] Y=$abc$48160$new_n8908_
.subckt INVX1 A=regfile[59][3] Y=$abc$48160$new_n8909_
.subckt INVX1 A=regfile[60][3] Y=$abc$48160$new_n8910_
.subckt INVX1 A=regfile[61][3] Y=$abc$48160$new_n8911_
.subckt INVX1 A=regfile[62][3] Y=$abc$48160$new_n8912_
.subckt INVX1 A=regfile[63][3] Y=$abc$48160$new_n8913_
.subckt INVX1 A=regfile[0][4] Y=$abc$48160$new_n8914_
.subckt INVX1 A=regfile[1][4] Y=$abc$48160$new_n8915_
.subckt INVX1 A=regfile[2][4] Y=$abc$48160$new_n8916_
.subckt INVX1 A=regfile[3][4] Y=$abc$48160$new_n8917_
.subckt INVX1 A=regfile[5][4] Y=$abc$48160$new_n8918_
.subckt INVX1 A=regfile[6][4] Y=$abc$48160$new_n8919_
.subckt INVX1 A=regfile[7][4] Y=$abc$48160$new_n8920_
.subckt INVX1 A=regfile[8][4] Y=$abc$48160$new_n8921_
.subckt INVX1 A=regfile[10][4] Y=$abc$48160$new_n8922_
.subckt INVX1 A=regfile[11][4] Y=$abc$48160$new_n8923_
.subckt INVX1 A=regfile[12][4] Y=$abc$48160$new_n8924_
.subckt INVX1 A=regfile[13][4] Y=$abc$48160$new_n8925_
.subckt INVX1 A=regfile[14][4] Y=$abc$48160$new_n8926_
.subckt INVX1 A=regfile[15][4] Y=$abc$48160$new_n8927_
.subckt INVX1 A=regfile[16][4] Y=$abc$48160$new_n8928_
.subckt INVX1 A=regfile[17][4] Y=$abc$48160$new_n8929_
.subckt INVX1 A=regfile[19][4] Y=$abc$48160$new_n8930_
.subckt INVX1 A=regfile[23][4] Y=$abc$48160$new_n8931_
.subckt INVX1 A=regfile[24][4] Y=$abc$48160$new_n8932_
.subckt INVX1 A=regfile[26][4] Y=$abc$48160$new_n8933_
.subckt INVX1 A=regfile[27][4] Y=$abc$48160$new_n8934_
.subckt INVX1 A=regfile[28][4] Y=$abc$48160$new_n8935_
.subckt INVX1 A=regfile[29][4] Y=$abc$48160$new_n8936_
.subckt INVX1 A=regfile[30][4] Y=$abc$48160$new_n8937_
.subckt INVX1 A=regfile[31][4] Y=$abc$48160$new_n8938_
.subckt INVX1 A=regfile[32][4] Y=$abc$48160$new_n8939_
.subckt INVX1 A=regfile[33][4] Y=$abc$48160$new_n8940_
.subckt INVX1 A=regfile[34][4] Y=$abc$48160$new_n8941_
.subckt INVX1 A=regfile[35][4] Y=$abc$48160$new_n8942_
.subckt INVX1 A=regfile[36][4] Y=$abc$48160$new_n8943_
.subckt INVX1 A=regfile[37][4] Y=$abc$48160$new_n8944_
.subckt INVX1 A=regfile[38][4] Y=$abc$48160$new_n8945_
.subckt INVX1 A=regfile[39][4] Y=$abc$48160$new_n8946_
.subckt INVX1 A=regfile[40][4] Y=$abc$48160$new_n8947_
.subckt INVX1 A=regfile[42][4] Y=$abc$48160$new_n8948_
.subckt INVX1 A=regfile[43][4] Y=$abc$48160$new_n8949_
.subckt INVX1 A=regfile[44][4] Y=$abc$48160$new_n8950_
.subckt INVX1 A=regfile[45][4] Y=$abc$48160$new_n8951_
.subckt INVX1 A=regfile[46][4] Y=$abc$48160$new_n8952_
.subckt INVX1 A=regfile[47][4] Y=$abc$48160$new_n8953_
.subckt INVX1 A=regfile[48][4] Y=$abc$48160$new_n8954_
.subckt INVX1 A=regfile[49][4] Y=$abc$48160$new_n8955_
.subckt INVX1 A=regfile[50][4] Y=$abc$48160$new_n8956_
.subckt INVX1 A=regfile[51][4] Y=$abc$48160$new_n8957_
.subckt INVX1 A=regfile[52][4] Y=$abc$48160$new_n8958_
.subckt INVX1 A=regfile[53][4] Y=$abc$48160$new_n8959_
.subckt INVX1 A=regfile[54][4] Y=$abc$48160$new_n8960_
.subckt INVX1 A=regfile[55][4] Y=$abc$48160$new_n8961_
.subckt INVX1 A=regfile[56][4] Y=$abc$48160$new_n8962_
.subckt INVX1 A=regfile[58][4] Y=$abc$48160$new_n8963_
.subckt INVX1 A=regfile[59][4] Y=$abc$48160$new_n8964_
.subckt INVX1 A=regfile[60][4] Y=$abc$48160$new_n8965_
.subckt INVX1 A=regfile[61][4] Y=$abc$48160$new_n8966_
.subckt INVX1 A=regfile[62][4] Y=$abc$48160$new_n8967_
.subckt INVX1 A=regfile[63][4] Y=$abc$48160$new_n8968_
.subckt INVX1 A=regfile[0][5] Y=$abc$48160$new_n8969_
.subckt INVX1 A=regfile[1][5] Y=$abc$48160$new_n8970_
.subckt INVX1 A=regfile[2][5] Y=$abc$48160$new_n8971_
.subckt INVX1 A=regfile[3][5] Y=$abc$48160$new_n8972_
.subckt INVX1 A=regfile[4][5] Y=$abc$48160$new_n8973_
.subckt INVX1 A=regfile[6][5] Y=$abc$48160$new_n8974_
.subckt INVX1 A=regfile[7][5] Y=$abc$48160$new_n8975_
.subckt INVX1 A=regfile[8][5] Y=$abc$48160$new_n8976_
.subckt INVX1 A=regfile[10][5] Y=$abc$48160$new_n8977_
.subckt INVX1 A=regfile[11][5] Y=$abc$48160$new_n8978_
.subckt INVX1 A=regfile[12][5] Y=$abc$48160$new_n8979_
.subckt INVX1 A=regfile[13][5] Y=$abc$48160$new_n8980_
.subckt INVX1 A=regfile[14][5] Y=$abc$48160$new_n8981_
.subckt INVX1 A=regfile[15][5] Y=$abc$48160$new_n8982_
.subckt INVX1 A=regfile[16][5] Y=$abc$48160$new_n8983_
.subckt INVX1 A=regfile[17][5] Y=$abc$48160$new_n8984_
.subckt INVX1 A=regfile[19][5] Y=$abc$48160$new_n8985_
.subckt INVX1 A=regfile[21][5] Y=$abc$48160$new_n8986_
.subckt INVX1 A=regfile[23][5] Y=$abc$48160$new_n8987_
.subckt INVX1 A=regfile[24][5] Y=$abc$48160$new_n8988_
.subckt INVX1 A=regfile[26][5] Y=$abc$48160$new_n8989_
.subckt INVX1 A=regfile[27][5] Y=$abc$48160$new_n8990_
.subckt INVX1 A=regfile[28][5] Y=$abc$48160$new_n8991_
.subckt INVX1 A=regfile[29][5] Y=$abc$48160$new_n8992_
.subckt INVX1 A=regfile[30][5] Y=$abc$48160$new_n8993_
.subckt INVX1 A=regfile[31][5] Y=$abc$48160$new_n8994_
.subckt INVX1 A=regfile[32][5] Y=$abc$48160$new_n8995_
.subckt INVX1 A=regfile[33][5] Y=$abc$48160$new_n8996_
.subckt INVX1 A=regfile[34][5] Y=$abc$48160$new_n8997_
.subckt INVX1 A=regfile[35][5] Y=$abc$48160$new_n8998_
.subckt INVX1 A=regfile[36][5] Y=$abc$48160$new_n8999_
.subckt INVX1 A=regfile[37][5] Y=$abc$48160$new_n9000_
.subckt INVX1 A=regfile[38][5] Y=$abc$48160$new_n9001_
.subckt INVX1 A=regfile[39][5] Y=$abc$48160$new_n9002_
.subckt INVX1 A=regfile[40][5] Y=$abc$48160$new_n9003_
.subckt INVX1 A=regfile[42][5] Y=$abc$48160$new_n9004_
.subckt INVX1 A=regfile[43][5] Y=$abc$48160$new_n9005_
.subckt INVX1 A=regfile[44][5] Y=$abc$48160$new_n9006_
.subckt INVX1 A=regfile[45][5] Y=$abc$48160$new_n9007_
.subckt INVX1 A=regfile[46][5] Y=$abc$48160$new_n9008_
.subckt INVX1 A=regfile[47][5] Y=$abc$48160$new_n9009_
.subckt INVX1 A=regfile[48][5] Y=$abc$48160$new_n9010_
.subckt INVX1 A=regfile[49][5] Y=$abc$48160$new_n9011_
.subckt INVX1 A=regfile[50][5] Y=$abc$48160$new_n9012_
.subckt INVX1 A=regfile[51][5] Y=$abc$48160$new_n9013_
.subckt INVX1 A=regfile[52][5] Y=$abc$48160$new_n9014_
.subckt INVX1 A=regfile[53][5] Y=$abc$48160$new_n9015_
.subckt INVX1 A=regfile[54][5] Y=$abc$48160$new_n9016_
.subckt INVX1 A=regfile[55][5] Y=$abc$48160$new_n9017_
.subckt INVX1 A=regfile[56][5] Y=$abc$48160$new_n9018_
.subckt INVX1 A=regfile[58][5] Y=$abc$48160$new_n9019_
.subckt INVX1 A=regfile[59][5] Y=$abc$48160$new_n9020_
.subckt INVX1 A=regfile[60][5] Y=$abc$48160$new_n9021_
.subckt INVX1 A=regfile[61][5] Y=$abc$48160$new_n9022_
.subckt INVX1 A=regfile[62][5] Y=$abc$48160$new_n9023_
.subckt INVX1 A=regfile[63][5] Y=$abc$48160$new_n9024_
.subckt INVX1 A=regfile[0][6] Y=$abc$48160$new_n9025_
.subckt INVX1 A=regfile[1][6] Y=$abc$48160$new_n9026_
.subckt INVX1 A=regfile[2][6] Y=$abc$48160$new_n9027_
.subckt INVX1 A=regfile[3][6] Y=$abc$48160$new_n9028_
.subckt INVX1 A=regfile[5][6] Y=$abc$48160$new_n9029_
.subckt INVX1 A=regfile[6][6] Y=$abc$48160$new_n9030_
.subckt INVX1 A=regfile[7][6] Y=$abc$48160$new_n9031_
.subckt INVX1 A=regfile[8][6] Y=$abc$48160$new_n9032_
.subckt INVX1 A=regfile[10][6] Y=$abc$48160$new_n9033_
.subckt INVX1 A=regfile[11][6] Y=$abc$48160$new_n9034_
.subckt INVX1 A=regfile[12][6] Y=$abc$48160$new_n9035_
.subckt INVX1 A=regfile[13][6] Y=$abc$48160$new_n9036_
.subckt INVX1 A=regfile[14][6] Y=$abc$48160$new_n9037_
.subckt INVX1 A=regfile[15][6] Y=$abc$48160$new_n9038_
.subckt INVX1 A=regfile[16][6] Y=$abc$48160$new_n9039_
.subckt INVX1 A=regfile[17][6] Y=$abc$48160$new_n9040_
.subckt INVX1 A=regfile[19][6] Y=$abc$48160$new_n9041_
.subckt INVX1 A=regfile[22][6] Y=$abc$48160$new_n9042_
.subckt INVX1 A=regfile[23][6] Y=$abc$48160$new_n9043_
.subckt INVX1 A=regfile[24][6] Y=$abc$48160$new_n9044_
.subckt INVX1 A=regfile[26][6] Y=$abc$48160$new_n9045_
.subckt INVX1 A=regfile[27][6] Y=$abc$48160$new_n9046_
.subckt INVX1 A=regfile[28][6] Y=$abc$48160$new_n9047_
.subckt INVX1 A=regfile[29][6] Y=$abc$48160$new_n9048_
.subckt INVX1 A=regfile[30][6] Y=$abc$48160$new_n9049_
.subckt INVX1 A=regfile[31][6] Y=$abc$48160$new_n9050_
.subckt INVX1 A=regfile[32][6] Y=$abc$48160$new_n9051_
.subckt INVX1 A=regfile[33][6] Y=$abc$48160$new_n9052_
.subckt INVX1 A=regfile[34][6] Y=$abc$48160$new_n9053_
.subckt INVX1 A=regfile[35][6] Y=$abc$48160$new_n9054_
.subckt INVX1 A=regfile[36][6] Y=$abc$48160$new_n9055_
.subckt INVX1 A=regfile[37][6] Y=$abc$48160$new_n9056_
.subckt INVX1 A=regfile[38][6] Y=$abc$48160$new_n9057_
.subckt INVX1 A=regfile[39][6] Y=$abc$48160$new_n9058_
.subckt INVX1 A=regfile[40][6] Y=$abc$48160$new_n9059_
.subckt INVX1 A=regfile[42][6] Y=$abc$48160$new_n9060_
.subckt INVX1 A=regfile[43][6] Y=$abc$48160$new_n9061_
.subckt INVX1 A=regfile[44][6] Y=$abc$48160$new_n9062_
.subckt INVX1 A=regfile[45][6] Y=$abc$48160$new_n9063_
.subckt INVX1 A=regfile[46][6] Y=$abc$48160$new_n9064_
.subckt INVX1 A=regfile[47][6] Y=$abc$48160$new_n9065_
.subckt INVX1 A=regfile[48][6] Y=$abc$48160$new_n9066_
.subckt INVX1 A=regfile[49][6] Y=$abc$48160$new_n9067_
.subckt INVX1 A=regfile[50][6] Y=$abc$48160$new_n9068_
.subckt INVX1 A=regfile[51][6] Y=$abc$48160$new_n9069_
.subckt INVX1 A=regfile[52][6] Y=$abc$48160$new_n9070_
.subckt INVX1 A=regfile[53][6] Y=$abc$48160$new_n9071_
.subckt INVX1 A=regfile[54][6] Y=$abc$48160$new_n9072_
.subckt INVX1 A=regfile[55][6] Y=$abc$48160$new_n9073_
.subckt INVX1 A=regfile[56][6] Y=$abc$48160$new_n9074_
.subckt INVX1 A=regfile[58][6] Y=$abc$48160$new_n9075_
.subckt INVX1 A=regfile[59][6] Y=$abc$48160$new_n9076_
.subckt INVX1 A=regfile[60][6] Y=$abc$48160$new_n9077_
.subckt INVX1 A=regfile[61][6] Y=$abc$48160$new_n9078_
.subckt INVX1 A=regfile[62][6] Y=$abc$48160$new_n9079_
.subckt INVX1 A=regfile[63][6] Y=$abc$48160$new_n9080_
.subckt INVX1 A=regfile[0][7] Y=$abc$48160$new_n9081_
.subckt INVX1 A=regfile[1][7] Y=$abc$48160$new_n9082_
.subckt INVX1 A=regfile[2][7] Y=$abc$48160$new_n9083_
.subckt INVX1 A=regfile[3][7] Y=$abc$48160$new_n9084_
.subckt INVX1 A=regfile[4][7] Y=$abc$48160$new_n9085_
.subckt INVX1 A=regfile[6][7] Y=$abc$48160$new_n9086_
.subckt INVX1 A=regfile[7][7] Y=$abc$48160$new_n9087_
.subckt INVX1 A=regfile[8][7] Y=$abc$48160$new_n9088_
.subckt INVX1 A=regfile[10][7] Y=$abc$48160$new_n9089_
.subckt INVX1 A=regfile[11][7] Y=$abc$48160$new_n9090_
.subckt INVX1 A=regfile[12][7] Y=$abc$48160$new_n9091_
.subckt INVX1 A=regfile[13][7] Y=$abc$48160$new_n9092_
.subckt INVX1 A=regfile[14][7] Y=$abc$48160$new_n9093_
.subckt INVX1 A=regfile[15][7] Y=$abc$48160$new_n9094_
.subckt INVX1 A=regfile[16][7] Y=$abc$48160$new_n9095_
.subckt INVX1 A=regfile[17][7] Y=$abc$48160$new_n9096_
.subckt INVX1 A=regfile[19][7] Y=$abc$48160$new_n9097_
.subckt INVX1 A=regfile[23][7] Y=$abc$48160$new_n9098_
.subckt INVX1 A=regfile[24][7] Y=$abc$48160$new_n9099_
.subckt INVX1 A=regfile[26][7] Y=$abc$48160$new_n9100_
.subckt INVX1 A=regfile[27][7] Y=$abc$48160$new_n9101_
.subckt INVX1 A=regfile[28][7] Y=$abc$48160$new_n9102_
.subckt INVX1 A=regfile[29][7] Y=$abc$48160$new_n9103_
.subckt INVX1 A=regfile[30][7] Y=$abc$48160$new_n9104_
.subckt INVX1 A=regfile[31][7] Y=$abc$48160$new_n9105_
.subckt INVX1 A=regfile[32][7] Y=$abc$48160$new_n9106_
.subckt INVX1 A=regfile[33][7] Y=$abc$48160$new_n9107_
.subckt INVX1 A=regfile[34][7] Y=$abc$48160$new_n9108_
.subckt INVX1 A=regfile[35][7] Y=$abc$48160$new_n9109_
.subckt INVX1 A=regfile[36][7] Y=$abc$48160$new_n9110_
.subckt INVX1 A=regfile[37][7] Y=$abc$48160$new_n9111_
.subckt INVX1 A=regfile[38][7] Y=$abc$48160$new_n9112_
.subckt INVX1 A=regfile[39][7] Y=$abc$48160$new_n9113_
.subckt INVX1 A=regfile[40][7] Y=$abc$48160$new_n9114_
.subckt INVX1 A=regfile[42][7] Y=$abc$48160$new_n9115_
.subckt INVX1 A=regfile[43][7] Y=$abc$48160$new_n9116_
.subckt INVX1 A=regfile[44][7] Y=$abc$48160$new_n9117_
.subckt INVX1 A=regfile[45][7] Y=$abc$48160$new_n9118_
.subckt INVX1 A=regfile[46][7] Y=$abc$48160$new_n9119_
.subckt INVX1 A=regfile[47][7] Y=$abc$48160$new_n9120_
.subckt INVX1 A=regfile[48][7] Y=$abc$48160$new_n9121_
.subckt INVX1 A=regfile[49][7] Y=$abc$48160$new_n9122_
.subckt INVX1 A=regfile[50][7] Y=$abc$48160$new_n9123_
.subckt INVX1 A=regfile[51][7] Y=$abc$48160$new_n9124_
.subckt INVX1 A=regfile[52][7] Y=$abc$48160$new_n9125_
.subckt INVX1 A=regfile[53][7] Y=$abc$48160$new_n9126_
.subckt INVX1 A=regfile[54][7] Y=$abc$48160$new_n9127_
.subckt INVX1 A=regfile[55][7] Y=$abc$48160$new_n9128_
.subckt INVX1 A=regfile[56][7] Y=$abc$48160$new_n9129_
.subckt INVX1 A=regfile[58][7] Y=$abc$48160$new_n9130_
.subckt INVX1 A=regfile[59][7] Y=$abc$48160$new_n9131_
.subckt INVX1 A=regfile[60][7] Y=$abc$48160$new_n9132_
.subckt INVX1 A=regfile[61][7] Y=$abc$48160$new_n9133_
.subckt INVX1 A=regfile[62][7] Y=$abc$48160$new_n9134_
.subckt INVX1 A=regfile[63][7] Y=$abc$48160$new_n9135_
.subckt INVX1 A=regfile[0][8] Y=$abc$48160$new_n9136_
.subckt INVX1 A=regfile[1][8] Y=$abc$48160$new_n9137_
.subckt INVX1 A=regfile[2][8] Y=$abc$48160$new_n9138_
.subckt INVX1 A=regfile[3][8] Y=$abc$48160$new_n9139_
.subckt INVX1 A=regfile[6][8] Y=$abc$48160$new_n9140_
.subckt INVX1 A=regfile[7][8] Y=$abc$48160$new_n9141_
.subckt INVX1 A=regfile[8][8] Y=$abc$48160$new_n9142_
.subckt INVX1 A=regfile[9][8] Y=$abc$48160$new_n9143_
.subckt INVX1 A=regfile[10][8] Y=$abc$48160$new_n9144_
.subckt INVX1 A=regfile[11][8] Y=$abc$48160$new_n9145_
.subckt INVX1 A=regfile[12][8] Y=$abc$48160$new_n9146_
.subckt INVX1 A=regfile[13][8] Y=$abc$48160$new_n9147_
.subckt INVX1 A=regfile[14][8] Y=$abc$48160$new_n9148_
.subckt INVX1 A=regfile[15][8] Y=$abc$48160$new_n9149_
.subckt INVX1 A=regfile[16][8] Y=$abc$48160$new_n9150_
.subckt INVX1 A=regfile[17][8] Y=$abc$48160$new_n9151_
.subckt INVX1 A=regfile[19][8] Y=$abc$48160$new_n9152_
.subckt INVX1 A=regfile[23][8] Y=$abc$48160$new_n9153_
.subckt INVX1 A=regfile[24][8] Y=$abc$48160$new_n9154_
.subckt INVX1 A=regfile[26][8] Y=$abc$48160$new_n9155_
.subckt INVX1 A=regfile[27][8] Y=$abc$48160$new_n9156_
.subckt INVX1 A=regfile[28][8] Y=$abc$48160$new_n9157_
.subckt INVX1 A=regfile[29][8] Y=$abc$48160$new_n9158_
.subckt INVX1 A=regfile[30][8] Y=$abc$48160$new_n9159_
.subckt INVX1 A=regfile[31][8] Y=$abc$48160$new_n9160_
.subckt INVX1 A=regfile[32][8] Y=$abc$48160$new_n9161_
.subckt INVX1 A=regfile[33][8] Y=$abc$48160$new_n9162_
.subckt INVX1 A=regfile[34][8] Y=$abc$48160$new_n9163_
.subckt INVX1 A=regfile[35][8] Y=$abc$48160$new_n9164_
.subckt INVX1 A=regfile[36][8] Y=$abc$48160$new_n9165_
.subckt INVX1 A=regfile[37][8] Y=$abc$48160$new_n9166_
.subckt INVX1 A=regfile[38][8] Y=$abc$48160$new_n9167_
.subckt INVX1 A=regfile[39][8] Y=$abc$48160$new_n9168_
.subckt INVX1 A=regfile[40][8] Y=$abc$48160$new_n9169_
.subckt INVX1 A=regfile[42][8] Y=$abc$48160$new_n9170_
.subckt INVX1 A=regfile[43][8] Y=$abc$48160$new_n9171_
.subckt INVX1 A=regfile[44][8] Y=$abc$48160$new_n9172_
.subckt INVX1 A=regfile[45][8] Y=$abc$48160$new_n9173_
.subckt INVX1 A=regfile[46][8] Y=$abc$48160$new_n9174_
.subckt INVX1 A=regfile[47][8] Y=$abc$48160$new_n9175_
.subckt INVX1 A=regfile[48][8] Y=$abc$48160$new_n9176_
.subckt INVX1 A=regfile[49][8] Y=$abc$48160$new_n9177_
.subckt INVX1 A=regfile[50][8] Y=$abc$48160$new_n9178_
.subckt INVX1 A=regfile[51][8] Y=$abc$48160$new_n9179_
.subckt INVX1 A=regfile[52][8] Y=$abc$48160$new_n9180_
.subckt INVX1 A=regfile[53][8] Y=$abc$48160$new_n9181_
.subckt INVX1 A=regfile[54][8] Y=$abc$48160$new_n9182_
.subckt INVX1 A=regfile[55][8] Y=$abc$48160$new_n9183_
.subckt INVX1 A=regfile[56][8] Y=$abc$48160$new_n9184_
.subckt INVX1 A=regfile[58][8] Y=$abc$48160$new_n9185_
.subckt INVX1 A=regfile[59][8] Y=$abc$48160$new_n9186_
.subckt INVX1 A=regfile[60][8] Y=$abc$48160$new_n9187_
.subckt INVX1 A=regfile[61][8] Y=$abc$48160$new_n9188_
.subckt INVX1 A=regfile[62][8] Y=$abc$48160$new_n9189_
.subckt INVX1 A=regfile[63][8] Y=$abc$48160$new_n9190_
.subckt INVX1 A=regfile[0][9] Y=$abc$48160$new_n9191_
.subckt INVX1 A=regfile[1][9] Y=$abc$48160$new_n9192_
.subckt INVX1 A=regfile[2][9] Y=$abc$48160$new_n9193_
.subckt INVX1 A=regfile[3][9] Y=$abc$48160$new_n9194_
.subckt INVX1 A=regfile[5][9] Y=$abc$48160$new_n9195_
.subckt INVX1 A=regfile[6][9] Y=$abc$48160$new_n9196_
.subckt INVX1 A=regfile[7][9] Y=$abc$48160$new_n9197_
.subckt INVX1 A=regfile[8][9] Y=$abc$48160$new_n9198_
.subckt INVX1 A=regfile[10][9] Y=$abc$48160$new_n9199_
.subckt INVX1 A=regfile[11][9] Y=$abc$48160$new_n9200_
.subckt INVX1 A=regfile[12][9] Y=$abc$48160$new_n9201_
.subckt INVX1 A=regfile[13][9] Y=$abc$48160$new_n9202_
.subckt INVX1 A=regfile[14][9] Y=$abc$48160$new_n9203_
.subckt INVX1 A=regfile[15][9] Y=$abc$48160$new_n9204_
.subckt INVX1 A=regfile[16][9] Y=$abc$48160$new_n9205_
.subckt INVX1 A=regfile[17][9] Y=$abc$48160$new_n9206_
.subckt INVX1 A=regfile[19][9] Y=$abc$48160$new_n9207_
.subckt INVX1 A=regfile[23][9] Y=$abc$48160$new_n9208_
.subckt INVX1 A=regfile[24][9] Y=$abc$48160$new_n9209_
.subckt INVX1 A=regfile[26][9] Y=$abc$48160$new_n9210_
.subckt INVX1 A=regfile[27][9] Y=$abc$48160$new_n9211_
.subckt INVX1 A=regfile[28][9] Y=$abc$48160$new_n9212_
.subckt INVX1 A=regfile[29][9] Y=$abc$48160$new_n9213_
.subckt INVX1 A=regfile[30][9] Y=$abc$48160$new_n9214_
.subckt INVX1 A=regfile[31][9] Y=$abc$48160$new_n9215_
.subckt INVX1 A=regfile[32][9] Y=$abc$48160$new_n9216_
.subckt INVX1 A=regfile[33][9] Y=$abc$48160$new_n9217_
.subckt INVX1 A=regfile[34][9] Y=$abc$48160$new_n9218_
.subckt INVX1 A=regfile[35][9] Y=$abc$48160$new_n9219_
.subckt INVX1 A=regfile[36][9] Y=$abc$48160$new_n9220_
.subckt INVX1 A=regfile[37][9] Y=$abc$48160$new_n9221_
.subckt INVX1 A=regfile[38][9] Y=$abc$48160$new_n9222_
.subckt INVX1 A=regfile[39][9] Y=$abc$48160$new_n9223_
.subckt INVX1 A=regfile[40][9] Y=$abc$48160$new_n9224_
.subckt INVX1 A=regfile[42][9] Y=$abc$48160$new_n9225_
.subckt INVX1 A=regfile[43][9] Y=$abc$48160$new_n9226_
.subckt INVX1 A=regfile[44][9] Y=$abc$48160$new_n9227_
.subckt INVX1 A=regfile[45][9] Y=$abc$48160$new_n9228_
.subckt INVX1 A=regfile[46][9] Y=$abc$48160$new_n9229_
.subckt INVX1 A=regfile[47][9] Y=$abc$48160$new_n9230_
.subckt INVX1 A=regfile[48][9] Y=$abc$48160$new_n9231_
.subckt INVX1 A=regfile[49][9] Y=$abc$48160$new_n9232_
.subckt INVX1 A=regfile[50][9] Y=$abc$48160$new_n9233_
.subckt INVX1 A=regfile[51][9] Y=$abc$48160$new_n9234_
.subckt INVX1 A=regfile[52][9] Y=$abc$48160$new_n9235_
.subckt INVX1 A=regfile[53][9] Y=$abc$48160$new_n9236_
.subckt INVX1 A=regfile[54][9] Y=$abc$48160$new_n9237_
.subckt INVX1 A=regfile[55][9] Y=$abc$48160$new_n9238_
.subckt INVX1 A=regfile[56][9] Y=$abc$48160$new_n9239_
.subckt INVX1 A=regfile[58][9] Y=$abc$48160$new_n9240_
.subckt INVX1 A=regfile[59][9] Y=$abc$48160$new_n9241_
.subckt INVX1 A=regfile[60][9] Y=$abc$48160$new_n9242_
.subckt INVX1 A=regfile[61][9] Y=$abc$48160$new_n9243_
.subckt INVX1 A=regfile[62][9] Y=$abc$48160$new_n9244_
.subckt INVX1 A=regfile[63][9] Y=$abc$48160$new_n9245_
.subckt INVX1 A=regfile[0][10] Y=$abc$48160$new_n9246_
.subckt INVX1 A=regfile[1][10] Y=$abc$48160$new_n9247_
.subckt INVX1 A=regfile[2][10] Y=$abc$48160$new_n9248_
.subckt INVX1 A=regfile[3][10] Y=$abc$48160$new_n9249_
.subckt INVX1 A=regfile[5][10] Y=$abc$48160$new_n9250_
.subckt INVX1 A=regfile[6][10] Y=$abc$48160$new_n9251_
.subckt INVX1 A=regfile[7][10] Y=$abc$48160$new_n9252_
.subckt INVX1 A=regfile[8][10] Y=$abc$48160$new_n9253_
.subckt INVX1 A=regfile[10][10] Y=$abc$48160$new_n9254_
.subckt INVX1 A=regfile[11][10] Y=$abc$48160$new_n9255_
.subckt INVX1 A=regfile[12][10] Y=$abc$48160$new_n9256_
.subckt INVX1 A=regfile[13][10] Y=$abc$48160$new_n9257_
.subckt INVX1 A=regfile[14][10] Y=$abc$48160$new_n9258_
.subckt INVX1 A=regfile[15][10] Y=$abc$48160$new_n9259_
.subckt INVX1 A=regfile[16][10] Y=$abc$48160$new_n9260_
.subckt INVX1 A=regfile[17][10] Y=$abc$48160$new_n9261_
.subckt INVX1 A=regfile[19][10] Y=$abc$48160$new_n9262_
.subckt INVX1 A=regfile[22][10] Y=$abc$48160$new_n9263_
.subckt INVX1 A=regfile[23][10] Y=$abc$48160$new_n9264_
.subckt INVX1 A=regfile[24][10] Y=$abc$48160$new_n9265_
.subckt INVX1 A=regfile[26][10] Y=$abc$48160$new_n9266_
.subckt INVX1 A=regfile[27][10] Y=$abc$48160$new_n9267_
.subckt INVX1 A=regfile[28][10] Y=$abc$48160$new_n9268_
.subckt INVX1 A=regfile[29][10] Y=$abc$48160$new_n9269_
.subckt INVX1 A=regfile[30][10] Y=$abc$48160$new_n9270_
.subckt INVX1 A=regfile[31][10] Y=$abc$48160$new_n9271_
.subckt INVX1 A=regfile[32][10] Y=$abc$48160$new_n9272_
.subckt INVX1 A=regfile[33][10] Y=$abc$48160$new_n9273_
.subckt INVX1 A=regfile[34][10] Y=$abc$48160$new_n9274_
.subckt INVX1 A=regfile[35][10] Y=$abc$48160$new_n9275_
.subckt INVX1 A=regfile[36][10] Y=$abc$48160$new_n9276_
.subckt INVX1 A=regfile[37][10] Y=$abc$48160$new_n9277_
.subckt INVX1 A=regfile[38][10] Y=$abc$48160$new_n9278_
.subckt INVX1 A=regfile[39][10] Y=$abc$48160$new_n9279_
.subckt INVX1 A=regfile[40][10] Y=$abc$48160$new_n9280_
.subckt INVX1 A=regfile[42][10] Y=$abc$48160$new_n9281_
.subckt INVX1 A=regfile[43][10] Y=$abc$48160$new_n9282_
.subckt INVX1 A=regfile[44][10] Y=$abc$48160$new_n9283_
.subckt INVX1 A=regfile[45][10] Y=$abc$48160$new_n9284_
.subckt INVX1 A=regfile[46][10] Y=$abc$48160$new_n9285_
.subckt INVX1 A=regfile[47][10] Y=$abc$48160$new_n9286_
.subckt INVX1 A=regfile[48][10] Y=$abc$48160$new_n9287_
.subckt INVX1 A=regfile[49][10] Y=$abc$48160$new_n9288_
.subckt INVX1 A=regfile[50][10] Y=$abc$48160$new_n9289_
.subckt INVX1 A=regfile[51][10] Y=$abc$48160$new_n9290_
.subckt INVX1 A=regfile[52][10] Y=$abc$48160$new_n9291_
.subckt INVX1 A=regfile[53][10] Y=$abc$48160$new_n9292_
.subckt INVX1 A=regfile[54][10] Y=$abc$48160$new_n9293_
.subckt INVX1 A=regfile[55][10] Y=$abc$48160$new_n9294_
.subckt INVX1 A=regfile[56][10] Y=$abc$48160$new_n9295_
.subckt INVX1 A=regfile[58][10] Y=$abc$48160$new_n9296_
.subckt INVX1 A=regfile[59][10] Y=$abc$48160$new_n9297_
.subckt INVX1 A=regfile[60][10] Y=$abc$48160$new_n9298_
.subckt INVX1 A=regfile[61][10] Y=$abc$48160$new_n9299_
.subckt INVX1 A=regfile[62][10] Y=$abc$48160$new_n9300_
.subckt INVX1 A=regfile[63][10] Y=$abc$48160$new_n9301_
.subckt INVX1 A=regfile[0][11] Y=$abc$48160$new_n9302_
.subckt INVX1 A=regfile[1][11] Y=$abc$48160$new_n9303_
.subckt INVX1 A=regfile[2][11] Y=$abc$48160$new_n9304_
.subckt INVX1 A=regfile[3][11] Y=$abc$48160$new_n9305_
.subckt INVX1 A=regfile[6][11] Y=$abc$48160$new_n9306_
.subckt INVX1 A=regfile[7][11] Y=$abc$48160$new_n9307_
.subckt INVX1 A=regfile[8][11] Y=$abc$48160$new_n9308_
.subckt INVX1 A=regfile[10][11] Y=$abc$48160$new_n9309_
.subckt INVX1 A=regfile[11][11] Y=$abc$48160$new_n9310_
.subckt INVX1 A=regfile[12][11] Y=$abc$48160$new_n9311_
.subckt INVX1 A=regfile[13][11] Y=$abc$48160$new_n9312_
.subckt INVX1 A=regfile[14][11] Y=$abc$48160$new_n9313_
.subckt INVX1 A=regfile[15][11] Y=$abc$48160$new_n9314_
.subckt INVX1 A=regfile[16][11] Y=$abc$48160$new_n9315_
.subckt INVX1 A=regfile[17][11] Y=$abc$48160$new_n9316_
.subckt INVX1 A=regfile[19][11] Y=$abc$48160$new_n9317_
.subckt INVX1 A=regfile[22][11] Y=$abc$48160$new_n9318_
.subckt INVX1 A=regfile[23][11] Y=$abc$48160$new_n9319_
.subckt INVX1 A=regfile[24][11] Y=$abc$48160$new_n9320_
.subckt INVX1 A=regfile[26][11] Y=$abc$48160$new_n9321_
.subckt INVX1 A=regfile[27][11] Y=$abc$48160$new_n9322_
.subckt INVX1 A=regfile[28][11] Y=$abc$48160$new_n9323_
.subckt INVX1 A=regfile[29][11] Y=$abc$48160$new_n9324_
.subckt INVX1 A=regfile[30][11] Y=$abc$48160$new_n9325_
.subckt INVX1 A=regfile[31][11] Y=$abc$48160$new_n9326_
.subckt INVX1 A=regfile[32][11] Y=$abc$48160$new_n9327_
.subckt INVX1 A=regfile[33][11] Y=$abc$48160$new_n9328_
.subckt INVX1 A=regfile[34][11] Y=$abc$48160$new_n9329_
.subckt INVX1 A=regfile[35][11] Y=$abc$48160$new_n9330_
.subckt INVX1 A=regfile[36][11] Y=$abc$48160$new_n9331_
.subckt INVX1 A=regfile[37][11] Y=$abc$48160$new_n9332_
.subckt INVX1 A=regfile[38][11] Y=$abc$48160$new_n9333_
.subckt INVX1 A=regfile[39][11] Y=$abc$48160$new_n9334_
.subckt INVX1 A=regfile[40][11] Y=$abc$48160$new_n9335_
.subckt INVX1 A=regfile[42][11] Y=$abc$48160$new_n9336_
.subckt INVX1 A=regfile[43][11] Y=$abc$48160$new_n9337_
.subckt INVX1 A=regfile[44][11] Y=$abc$48160$new_n9338_
.subckt INVX1 A=regfile[45][11] Y=$abc$48160$new_n9339_
.subckt INVX1 A=regfile[46][11] Y=$abc$48160$new_n9340_
.subckt INVX1 A=regfile[47][11] Y=$abc$48160$new_n9341_
.subckt INVX1 A=regfile[48][11] Y=$abc$48160$new_n9342_
.subckt INVX1 A=regfile[49][11] Y=$abc$48160$new_n9343_
.subckt INVX1 A=regfile[50][11] Y=$abc$48160$new_n9344_
.subckt INVX1 A=regfile[51][11] Y=$abc$48160$new_n9345_
.subckt INVX1 A=regfile[52][11] Y=$abc$48160$new_n9346_
.subckt INVX1 A=regfile[53][11] Y=$abc$48160$new_n9347_
.subckt INVX1 A=regfile[54][11] Y=$abc$48160$new_n9348_
.subckt INVX1 A=regfile[55][11] Y=$abc$48160$new_n9349_
.subckt INVX1 A=regfile[56][11] Y=$abc$48160$new_n9350_
.subckt INVX1 A=regfile[58][11] Y=$abc$48160$new_n9351_
.subckt INVX1 A=regfile[59][11] Y=$abc$48160$new_n9352_
.subckt INVX1 A=regfile[60][11] Y=$abc$48160$new_n9353_
.subckt INVX1 A=regfile[61][11] Y=$abc$48160$new_n9354_
.subckt INVX1 A=regfile[62][11] Y=$abc$48160$new_n9355_
.subckt INVX1 A=regfile[63][11] Y=$abc$48160$new_n9356_
.subckt INVX1 A=regfile[0][12] Y=$abc$48160$new_n9357_
.subckt INVX1 A=regfile[1][12] Y=$abc$48160$new_n9358_
.subckt INVX1 A=regfile[2][12] Y=$abc$48160$new_n9359_
.subckt INVX1 A=regfile[3][12] Y=$abc$48160$new_n9360_
.subckt INVX1 A=regfile[6][12] Y=$abc$48160$new_n9361_
.subckt INVX1 A=regfile[7][12] Y=$abc$48160$new_n9362_
.subckt INVX1 A=regfile[8][12] Y=$abc$48160$new_n9363_
.subckt INVX1 A=regfile[10][12] Y=$abc$48160$new_n9364_
.subckt INVX1 A=regfile[11][12] Y=$abc$48160$new_n9365_
.subckt INVX1 A=regfile[12][12] Y=$abc$48160$new_n9366_
.subckt INVX1 A=regfile[13][12] Y=$abc$48160$new_n9367_
.subckt INVX1 A=regfile[14][12] Y=$abc$48160$new_n9368_
.subckt INVX1 A=regfile[15][12] Y=$abc$48160$new_n9369_
.subckt INVX1 A=regfile[16][12] Y=$abc$48160$new_n9370_
.subckt INVX1 A=regfile[17][12] Y=$abc$48160$new_n9371_
.subckt INVX1 A=regfile[19][12] Y=$abc$48160$new_n9372_
.subckt INVX1 A=regfile[21][12] Y=$abc$48160$new_n9373_
.subckt INVX1 A=regfile[22][12] Y=$abc$48160$new_n9374_
.subckt INVX1 A=regfile[23][12] Y=$abc$48160$new_n9375_
.subckt INVX1 A=regfile[24][12] Y=$abc$48160$new_n9376_
.subckt INVX1 A=regfile[26][12] Y=$abc$48160$new_n9377_
.subckt INVX1 A=regfile[27][12] Y=$abc$48160$new_n9378_
.subckt INVX1 A=regfile[28][12] Y=$abc$48160$new_n9379_
.subckt INVX1 A=regfile[29][12] Y=$abc$48160$new_n9380_
.subckt INVX1 A=regfile[30][12] Y=$abc$48160$new_n9381_
.subckt INVX1 A=regfile[31][12] Y=$abc$48160$new_n9382_
.subckt INVX1 A=regfile[32][12] Y=$abc$48160$new_n9383_
.subckt INVX1 A=regfile[33][12] Y=$abc$48160$new_n9384_
.subckt INVX1 A=regfile[34][12] Y=$abc$48160$new_n9385_
.subckt INVX1 A=regfile[35][12] Y=$abc$48160$new_n9386_
.subckt INVX1 A=regfile[36][12] Y=$abc$48160$new_n9387_
.subckt INVX1 A=regfile[37][12] Y=$abc$48160$new_n9388_
.subckt INVX1 A=regfile[38][12] Y=$abc$48160$new_n9389_
.subckt INVX1 A=regfile[39][12] Y=$abc$48160$new_n9390_
.subckt INVX1 A=regfile[40][12] Y=$abc$48160$new_n9391_
.subckt INVX1 A=regfile[42][12] Y=$abc$48160$new_n9392_
.subckt INVX1 A=regfile[43][12] Y=$abc$48160$new_n9393_
.subckt INVX1 A=regfile[44][12] Y=$abc$48160$new_n9394_
.subckt INVX1 A=regfile[45][12] Y=$abc$48160$new_n9395_
.subckt INVX1 A=regfile[46][12] Y=$abc$48160$new_n9396_
.subckt INVX1 A=regfile[47][12] Y=$abc$48160$new_n9397_
.subckt INVX1 A=regfile[48][12] Y=$abc$48160$new_n9398_
.subckt INVX1 A=regfile[49][12] Y=$abc$48160$new_n9399_
.subckt INVX1 A=regfile[50][12] Y=$abc$48160$new_n9400_
.subckt INVX1 A=regfile[51][12] Y=$abc$48160$new_n9401_
.subckt INVX1 A=regfile[52][12] Y=$abc$48160$new_n9402_
.subckt INVX1 A=regfile[53][12] Y=$abc$48160$new_n9403_
.subckt INVX1 A=regfile[54][12] Y=$abc$48160$new_n9404_
.subckt INVX1 A=regfile[55][12] Y=$abc$48160$new_n9405_
.subckt INVX1 A=regfile[56][12] Y=$abc$48160$new_n9406_
.subckt INVX1 A=regfile[58][12] Y=$abc$48160$new_n9407_
.subckt INVX1 A=regfile[59][12] Y=$abc$48160$new_n9408_
.subckt INVX1 A=regfile[60][12] Y=$abc$48160$new_n9409_
.subckt INVX1 A=regfile[61][12] Y=$abc$48160$new_n9410_
.subckt INVX1 A=regfile[62][12] Y=$abc$48160$new_n9411_
.subckt INVX1 A=regfile[63][12] Y=$abc$48160$new_n9412_
.subckt INVX1 A=regfile[0][13] Y=$abc$48160$new_n9413_
.subckt INVX1 A=regfile[1][13] Y=$abc$48160$new_n9414_
.subckt INVX1 A=regfile[2][13] Y=$abc$48160$new_n9415_
.subckt INVX1 A=regfile[3][13] Y=$abc$48160$new_n9416_
.subckt INVX1 A=regfile[6][13] Y=$abc$48160$new_n9417_
.subckt INVX1 A=regfile[7][13] Y=$abc$48160$new_n9418_
.subckt INVX1 A=regfile[8][13] Y=$abc$48160$new_n9419_
.subckt INVX1 A=regfile[10][13] Y=$abc$48160$new_n9420_
.subckt INVX1 A=regfile[11][13] Y=$abc$48160$new_n9421_
.subckt INVX1 A=regfile[12][13] Y=$abc$48160$new_n9422_
.subckt INVX1 A=regfile[13][13] Y=$abc$48160$new_n9423_
.subckt INVX1 A=regfile[14][13] Y=$abc$48160$new_n9424_
.subckt INVX1 A=regfile[15][13] Y=$abc$48160$new_n9425_
.subckt INVX1 A=regfile[16][13] Y=$abc$48160$new_n9426_
.subckt INVX1 A=regfile[17][13] Y=$abc$48160$new_n9427_
.subckt INVX1 A=regfile[19][13] Y=$abc$48160$new_n9428_
.subckt INVX1 A=regfile[23][13] Y=$abc$48160$new_n9429_
.subckt INVX1 A=regfile[24][13] Y=$abc$48160$new_n9430_
.subckt INVX1 A=regfile[26][13] Y=$abc$48160$new_n9431_
.subckt INVX1 A=regfile[27][13] Y=$abc$48160$new_n9432_
.subckt INVX1 A=regfile[28][13] Y=$abc$48160$new_n9433_
.subckt INVX1 A=regfile[29][13] Y=$abc$48160$new_n9434_
.subckt INVX1 A=regfile[30][13] Y=$abc$48160$new_n9435_
.subckt INVX1 A=regfile[31][13] Y=$abc$48160$new_n9436_
.subckt INVX1 A=regfile[32][13] Y=$abc$48160$new_n9437_
.subckt INVX1 A=regfile[33][13] Y=$abc$48160$new_n9438_
.subckt INVX1 A=regfile[34][13] Y=$abc$48160$new_n9439_
.subckt INVX1 A=regfile[35][13] Y=$abc$48160$new_n9440_
.subckt INVX1 A=regfile[36][13] Y=$abc$48160$new_n9441_
.subckt INVX1 A=regfile[37][13] Y=$abc$48160$new_n9442_
.subckt INVX1 A=regfile[38][13] Y=$abc$48160$new_n9443_
.subckt INVX1 A=regfile[39][13] Y=$abc$48160$new_n9444_
.subckt INVX1 A=regfile[40][13] Y=$abc$48160$new_n9445_
.subckt INVX1 A=regfile[42][13] Y=$abc$48160$new_n9446_
.subckt INVX1 A=regfile[43][13] Y=$abc$48160$new_n9447_
.subckt INVX1 A=regfile[44][13] Y=$abc$48160$new_n9448_
.subckt INVX1 A=regfile[45][13] Y=$abc$48160$new_n9449_
.subckt INVX1 A=regfile[46][13] Y=$abc$48160$new_n9450_
.subckt INVX1 A=regfile[47][13] Y=$abc$48160$new_n9451_
.subckt INVX1 A=regfile[48][13] Y=$abc$48160$new_n9452_
.subckt INVX1 A=regfile[49][13] Y=$abc$48160$new_n9453_
.subckt INVX1 A=regfile[50][13] Y=$abc$48160$new_n9454_
.subckt INVX1 A=regfile[51][13] Y=$abc$48160$new_n9455_
.subckt INVX1 A=regfile[52][13] Y=$abc$48160$new_n9456_
.subckt INVX1 A=regfile[53][13] Y=$abc$48160$new_n9457_
.subckt INVX1 A=regfile[54][13] Y=$abc$48160$new_n9458_
.subckt INVX1 A=regfile[55][13] Y=$abc$48160$new_n9459_
.subckt INVX1 A=regfile[56][13] Y=$abc$48160$new_n9460_
.subckt INVX1 A=regfile[58][13] Y=$abc$48160$new_n9461_
.subckt INVX1 A=regfile[59][13] Y=$abc$48160$new_n9462_
.subckt INVX1 A=regfile[60][13] Y=$abc$48160$new_n9463_
.subckt INVX1 A=regfile[61][13] Y=$abc$48160$new_n9464_
.subckt INVX1 A=regfile[62][13] Y=$abc$48160$new_n9465_
.subckt INVX1 A=regfile[63][13] Y=$abc$48160$new_n9466_
.subckt INVX1 A=regfile[0][14] Y=$abc$48160$new_n9467_
.subckt INVX1 A=regfile[1][14] Y=$abc$48160$new_n9468_
.subckt INVX1 A=regfile[2][14] Y=$abc$48160$new_n9469_
.subckt INVX1 A=regfile[3][14] Y=$abc$48160$new_n9470_
.subckt INVX1 A=regfile[4][14] Y=$abc$48160$new_n9471_
.subckt INVX1 A=regfile[5][14] Y=$abc$48160$new_n9472_
.subckt INVX1 A=regfile[6][14] Y=$abc$48160$new_n9473_
.subckt INVX1 A=regfile[7][14] Y=$abc$48160$new_n9474_
.subckt INVX1 A=regfile[8][14] Y=$abc$48160$new_n9475_
.subckt INVX1 A=regfile[9][14] Y=$abc$48160$new_n9476_
.subckt INVX1 A=regfile[10][14] Y=$abc$48160$new_n9477_
.subckt INVX1 A=regfile[11][14] Y=$abc$48160$new_n9478_
.subckt INVX1 A=regfile[12][14] Y=$abc$48160$new_n9479_
.subckt INVX1 A=regfile[13][14] Y=$abc$48160$new_n9480_
.subckt INVX1 A=regfile[14][14] Y=$abc$48160$new_n9481_
.subckt INVX1 A=regfile[15][14] Y=$abc$48160$new_n9482_
.subckt INVX1 A=regfile[16][14] Y=$abc$48160$new_n9483_
.subckt INVX1 A=regfile[17][14] Y=$abc$48160$new_n9484_
.subckt INVX1 A=regfile[19][14] Y=$abc$48160$new_n9485_
.subckt INVX1 A=regfile[21][14] Y=$abc$48160$new_n9486_
.subckt INVX1 A=regfile[23][14] Y=$abc$48160$new_n9487_
.subckt INVX1 A=regfile[24][14] Y=$abc$48160$new_n9488_
.subckt INVX1 A=regfile[26][14] Y=$abc$48160$new_n9489_
.subckt INVX1 A=regfile[27][14] Y=$abc$48160$new_n9490_
.subckt INVX1 A=regfile[28][14] Y=$abc$48160$new_n9491_
.subckt INVX1 A=regfile[29][14] Y=$abc$48160$new_n9492_
.subckt INVX1 A=regfile[30][14] Y=$abc$48160$new_n9493_
.subckt INVX1 A=regfile[31][14] Y=$abc$48160$new_n9494_
.subckt INVX1 A=regfile[32][14] Y=$abc$48160$new_n9495_
.subckt INVX1 A=regfile[33][14] Y=$abc$48160$new_n9496_
.subckt INVX1 A=regfile[34][14] Y=$abc$48160$new_n9497_
.subckt INVX1 A=regfile[35][14] Y=$abc$48160$new_n9498_
.subckt INVX1 A=regfile[36][14] Y=$abc$48160$new_n9499_
.subckt INVX1 A=regfile[37][14] Y=$abc$48160$new_n9500_
.subckt INVX1 A=regfile[38][14] Y=$abc$48160$new_n9501_
.subckt INVX1 A=regfile[39][14] Y=$abc$48160$new_n9502_
.subckt INVX1 A=regfile[40][14] Y=$abc$48160$new_n9503_
.subckt INVX1 A=regfile[42][14] Y=$abc$48160$new_n9504_
.subckt INVX1 A=regfile[43][14] Y=$abc$48160$new_n9505_
.subckt INVX1 A=regfile[44][14] Y=$abc$48160$new_n9506_
.subckt INVX1 A=regfile[45][14] Y=$abc$48160$new_n9507_
.subckt INVX1 A=regfile[46][14] Y=$abc$48160$new_n9508_
.subckt INVX1 A=regfile[47][14] Y=$abc$48160$new_n9509_
.subckt INVX1 A=regfile[48][14] Y=$abc$48160$new_n9510_
.subckt INVX1 A=regfile[49][14] Y=$abc$48160$new_n9511_
.subckt INVX1 A=regfile[50][14] Y=$abc$48160$new_n9512_
.subckt INVX1 A=regfile[51][14] Y=$abc$48160$new_n9513_
.subckt INVX1 A=regfile[52][14] Y=$abc$48160$new_n9514_
.subckt INVX1 A=regfile[53][14] Y=$abc$48160$new_n9515_
.subckt INVX1 A=regfile[54][14] Y=$abc$48160$new_n9516_
.subckt INVX1 A=regfile[55][14] Y=$abc$48160$new_n9517_
.subckt INVX1 A=regfile[56][14] Y=$abc$48160$new_n9518_
.subckt INVX1 A=regfile[58][14] Y=$abc$48160$new_n9519_
.subckt INVX1 A=regfile[59][14] Y=$abc$48160$new_n9520_
.subckt INVX1 A=regfile[60][14] Y=$abc$48160$new_n9521_
.subckt INVX1 A=regfile[61][14] Y=$abc$48160$new_n9522_
.subckt INVX1 A=regfile[62][14] Y=$abc$48160$new_n9523_
.subckt INVX1 A=regfile[63][14] Y=$abc$48160$new_n9524_
.subckt INVX1 A=regfile[0][15] Y=$abc$48160$new_n9525_
.subckt INVX1 A=regfile[1][15] Y=$abc$48160$new_n9526_
.subckt INVX1 A=regfile[2][15] Y=$abc$48160$new_n9527_
.subckt INVX1 A=regfile[3][15] Y=$abc$48160$new_n9528_
.subckt INVX1 A=regfile[4][15] Y=$abc$48160$new_n9529_
.subckt INVX1 A=regfile[5][15] Y=$abc$48160$new_n9530_
.subckt INVX1 A=regfile[6][15] Y=$abc$48160$new_n9531_
.subckt INVX1 A=regfile[7][15] Y=$abc$48160$new_n9532_
.subckt INVX1 A=regfile[8][15] Y=$abc$48160$new_n9533_
.subckt INVX1 A=regfile[10][15] Y=$abc$48160$new_n9534_
.subckt INVX1 A=regfile[11][15] Y=$abc$48160$new_n9535_
.subckt INVX1 A=regfile[12][15] Y=$abc$48160$new_n9536_
.subckt INVX1 A=regfile[13][15] Y=$abc$48160$new_n9537_
.subckt INVX1 A=regfile[14][15] Y=$abc$48160$new_n9538_
.subckt INVX1 A=regfile[15][15] Y=$abc$48160$new_n9539_
.subckt INVX1 A=regfile[16][15] Y=$abc$48160$new_n9540_
.subckt INVX1 A=regfile[17][15] Y=$abc$48160$new_n9541_
.subckt INVX1 A=regfile[19][15] Y=$abc$48160$new_n9542_
.subckt INVX1 A=regfile[22][15] Y=$abc$48160$new_n9543_
.subckt INVX1 A=regfile[23][15] Y=$abc$48160$new_n9544_
.subckt INVX1 A=regfile[24][15] Y=$abc$48160$new_n9545_
.subckt INVX1 A=regfile[26][15] Y=$abc$48160$new_n9546_
.subckt INVX1 A=regfile[27][15] Y=$abc$48160$new_n9547_
.subckt INVX1 A=regfile[28][15] Y=$abc$48160$new_n9548_
.subckt INVX1 A=regfile[29][15] Y=$abc$48160$new_n9549_
.subckt INVX1 A=regfile[30][15] Y=$abc$48160$new_n9550_
.subckt INVX1 A=regfile[31][15] Y=$abc$48160$new_n9551_
.subckt INVX1 A=regfile[32][15] Y=$abc$48160$new_n9552_
.subckt INVX1 A=regfile[33][15] Y=$abc$48160$new_n9553_
.subckt INVX1 A=regfile[34][15] Y=$abc$48160$new_n9554_
.subckt INVX1 A=regfile[35][15] Y=$abc$48160$new_n9555_
.subckt INVX1 A=regfile[36][15] Y=$abc$48160$new_n9556_
.subckt INVX1 A=regfile[37][15] Y=$abc$48160$new_n9557_
.subckt INVX1 A=regfile[38][15] Y=$abc$48160$new_n9558_
.subckt INVX1 A=regfile[39][15] Y=$abc$48160$new_n9559_
.subckt INVX1 A=regfile[40][15] Y=$abc$48160$new_n9560_
.subckt INVX1 A=regfile[42][15] Y=$abc$48160$new_n9561_
.subckt INVX1 A=regfile[43][15] Y=$abc$48160$new_n9562_
.subckt INVX1 A=regfile[44][15] Y=$abc$48160$new_n9563_
.subckt INVX1 A=regfile[45][15] Y=$abc$48160$new_n9564_
.subckt INVX1 A=regfile[46][15] Y=$abc$48160$new_n9565_
.subckt INVX1 A=regfile[47][15] Y=$abc$48160$new_n9566_
.subckt INVX1 A=regfile[48][15] Y=$abc$48160$new_n9567_
.subckt INVX1 A=regfile[49][15] Y=$abc$48160$new_n9568_
.subckt INVX1 A=regfile[50][15] Y=$abc$48160$new_n9569_
.subckt INVX1 A=regfile[51][15] Y=$abc$48160$new_n9570_
.subckt INVX1 A=regfile[52][15] Y=$abc$48160$new_n9571_
.subckt INVX1 A=regfile[53][15] Y=$abc$48160$new_n9572_
.subckt INVX1 A=regfile[54][15] Y=$abc$48160$new_n9573_
.subckt INVX1 A=regfile[55][15] Y=$abc$48160$new_n9574_
.subckt INVX1 A=regfile[56][15] Y=$abc$48160$new_n9575_
.subckt INVX1 A=regfile[58][15] Y=$abc$48160$new_n9576_
.subckt INVX1 A=regfile[59][15] Y=$abc$48160$new_n9577_
.subckt INVX1 A=regfile[60][15] Y=$abc$48160$new_n9578_
.subckt INVX1 A=regfile[61][15] Y=$abc$48160$new_n9579_
.subckt INVX1 A=regfile[62][15] Y=$abc$48160$new_n9580_
.subckt INVX1 A=regfile[63][15] Y=$abc$48160$new_n9581_
.subckt INVX1 A=regfile[0][16] Y=$abc$48160$new_n9582_
.subckt INVX1 A=regfile[1][16] Y=$abc$48160$new_n9583_
.subckt INVX1 A=regfile[2][16] Y=$abc$48160$new_n9584_
.subckt INVX1 A=regfile[3][16] Y=$abc$48160$new_n9585_
.subckt INVX1 A=regfile[4][16] Y=$abc$48160$new_n9586_
.subckt INVX1 A=regfile[5][16] Y=$abc$48160$new_n9587_
.subckt INVX1 A=regfile[6][16] Y=$abc$48160$new_n9588_
.subckt INVX1 A=regfile[7][16] Y=$abc$48160$new_n9589_
.subckt INVX1 A=regfile[8][16] Y=$abc$48160$new_n9590_
.subckt INVX1 A=regfile[10][16] Y=$abc$48160$new_n9591_
.subckt INVX1 A=regfile[11][16] Y=$abc$48160$new_n9592_
.subckt INVX1 A=regfile[12][16] Y=$abc$48160$new_n9593_
.subckt INVX1 A=regfile[13][16] Y=$abc$48160$new_n9594_
.subckt INVX1 A=regfile[14][16] Y=$abc$48160$new_n9595_
.subckt INVX1 A=regfile[15][16] Y=$abc$48160$new_n9596_
.subckt INVX1 A=regfile[16][16] Y=$abc$48160$new_n9597_
.subckt INVX1 A=regfile[17][16] Y=$abc$48160$new_n9598_
.subckt INVX1 A=regfile[19][16] Y=$abc$48160$new_n9599_
.subckt INVX1 A=regfile[23][16] Y=$abc$48160$new_n9600_
.subckt INVX1 A=regfile[24][16] Y=$abc$48160$new_n9601_
.subckt INVX1 A=regfile[26][16] Y=$abc$48160$new_n9602_
.subckt INVX1 A=regfile[27][16] Y=$abc$48160$new_n9603_
.subckt INVX1 A=regfile[28][16] Y=$abc$48160$new_n9604_
.subckt INVX1 A=regfile[29][16] Y=$abc$48160$new_n9605_
.subckt INVX1 A=regfile[30][16] Y=$abc$48160$new_n9606_
.subckt INVX1 A=regfile[31][16] Y=$abc$48160$new_n9607_
.subckt INVX1 A=regfile[32][16] Y=$abc$48160$new_n9608_
.subckt INVX1 A=regfile[33][16] Y=$abc$48160$new_n9609_
.subckt INVX1 A=regfile[34][16] Y=$abc$48160$new_n9610_
.subckt INVX1 A=regfile[35][16] Y=$abc$48160$new_n9611_
.subckt INVX1 A=regfile[36][16] Y=$abc$48160$new_n9612_
.subckt INVX1 A=regfile[37][16] Y=$abc$48160$new_n9613_
.subckt INVX1 A=regfile[38][16] Y=$abc$48160$new_n9614_
.subckt INVX1 A=regfile[39][16] Y=$abc$48160$new_n9615_
.subckt INVX1 A=regfile[40][16] Y=$abc$48160$new_n9616_
.subckt INVX1 A=regfile[42][16] Y=$abc$48160$new_n9617_
.subckt INVX1 A=regfile[43][16] Y=$abc$48160$new_n9618_
.subckt INVX1 A=regfile[44][16] Y=$abc$48160$new_n9619_
.subckt INVX1 A=regfile[45][16] Y=$abc$48160$new_n9620_
.subckt INVX1 A=regfile[46][16] Y=$abc$48160$new_n9621_
.subckt INVX1 A=regfile[47][16] Y=$abc$48160$new_n9622_
.subckt INVX1 A=regfile[48][16] Y=$abc$48160$new_n9623_
.subckt INVX1 A=regfile[49][16] Y=$abc$48160$new_n9624_
.subckt INVX1 A=regfile[50][16] Y=$abc$48160$new_n9625_
.subckt INVX1 A=regfile[51][16] Y=$abc$48160$new_n9626_
.subckt INVX1 A=regfile[52][16] Y=$abc$48160$new_n9627_
.subckt INVX1 A=regfile[53][16] Y=$abc$48160$new_n9628_
.subckt INVX1 A=regfile[54][16] Y=$abc$48160$new_n9629_
.subckt INVX1 A=regfile[55][16] Y=$abc$48160$new_n9630_
.subckt INVX1 A=regfile[56][16] Y=$abc$48160$new_n9631_
.subckt INVX1 A=regfile[58][16] Y=$abc$48160$new_n9632_
.subckt INVX1 A=regfile[59][16] Y=$abc$48160$new_n9633_
.subckt INVX1 A=regfile[60][16] Y=$abc$48160$new_n9634_
.subckt INVX1 A=regfile[61][16] Y=$abc$48160$new_n9635_
.subckt INVX1 A=regfile[62][16] Y=$abc$48160$new_n9636_
.subckt INVX1 A=regfile[63][16] Y=$abc$48160$new_n9637_
.subckt INVX1 A=regfile[0][17] Y=$abc$48160$new_n9638_
.subckt INVX1 A=regfile[1][17] Y=$abc$48160$new_n9639_
.subckt INVX1 A=regfile[2][17] Y=$abc$48160$new_n9640_
.subckt INVX1 A=regfile[3][17] Y=$abc$48160$new_n9641_
.subckt INVX1 A=regfile[5][17] Y=$abc$48160$new_n9642_
.subckt INVX1 A=regfile[6][17] Y=$abc$48160$new_n9643_
.subckt INVX1 A=regfile[7][17] Y=$abc$48160$new_n9644_
.subckt INVX1 A=regfile[8][17] Y=$abc$48160$new_n9645_
.subckt INVX1 A=regfile[10][17] Y=$abc$48160$new_n9646_
.subckt INVX1 A=regfile[11][17] Y=$abc$48160$new_n9647_
.subckt INVX1 A=regfile[12][17] Y=$abc$48160$new_n9648_
.subckt INVX1 A=regfile[13][17] Y=$abc$48160$new_n9649_
.subckt INVX1 A=regfile[14][17] Y=$abc$48160$new_n9650_
.subckt INVX1 A=regfile[15][17] Y=$abc$48160$new_n9651_
.subckt INVX1 A=regfile[16][17] Y=$abc$48160$new_n9652_
.subckt INVX1 A=regfile[17][17] Y=$abc$48160$new_n9653_
.subckt INVX1 A=regfile[19][17] Y=$abc$48160$new_n9654_
.subckt INVX1 A=regfile[21][17] Y=$abc$48160$new_n9655_
.subckt INVX1 A=regfile[22][17] Y=$abc$48160$new_n9656_
.subckt INVX1 A=regfile[23][17] Y=$abc$48160$new_n9657_
.subckt INVX1 A=regfile[24][17] Y=$abc$48160$new_n9658_
.subckt INVX1 A=regfile[26][17] Y=$abc$48160$new_n9659_
.subckt INVX1 A=regfile[27][17] Y=$abc$48160$new_n9660_
.subckt INVX1 A=regfile[28][17] Y=$abc$48160$new_n9661_
.subckt INVX1 A=regfile[29][17] Y=$abc$48160$new_n9662_
.subckt INVX1 A=regfile[30][17] Y=$abc$48160$new_n9663_
.subckt INVX1 A=regfile[31][17] Y=$abc$48160$new_n9664_
.subckt INVX1 A=regfile[32][17] Y=$abc$48160$new_n9665_
.subckt INVX1 A=regfile[33][17] Y=$abc$48160$new_n9666_
.subckt INVX1 A=regfile[34][17] Y=$abc$48160$new_n9667_
.subckt INVX1 A=regfile[35][17] Y=$abc$48160$new_n9668_
.subckt INVX1 A=regfile[36][17] Y=$abc$48160$new_n9669_
.subckt INVX1 A=regfile[37][17] Y=$abc$48160$new_n9670_
.subckt INVX1 A=regfile[38][17] Y=$abc$48160$new_n9671_
.subckt INVX1 A=regfile[39][17] Y=$abc$48160$new_n9672_
.subckt INVX1 A=regfile[40][17] Y=$abc$48160$new_n9673_
.subckt INVX1 A=regfile[42][17] Y=$abc$48160$new_n9674_
.subckt INVX1 A=regfile[43][17] Y=$abc$48160$new_n9675_
.subckt INVX1 A=regfile[44][17] Y=$abc$48160$new_n9676_
.subckt INVX1 A=regfile[45][17] Y=$abc$48160$new_n9677_
.subckt INVX1 A=regfile[46][17] Y=$abc$48160$new_n9678_
.subckt INVX1 A=regfile[47][17] Y=$abc$48160$new_n9679_
.subckt INVX1 A=regfile[48][17] Y=$abc$48160$new_n9680_
.subckt INVX1 A=regfile[49][17] Y=$abc$48160$new_n9681_
.subckt INVX1 A=regfile[50][17] Y=$abc$48160$new_n9682_
.subckt INVX1 A=regfile[51][17] Y=$abc$48160$new_n9683_
.subckt INVX1 A=regfile[52][17] Y=$abc$48160$new_n9684_
.subckt INVX1 A=regfile[53][17] Y=$abc$48160$new_n9685_
.subckt INVX1 A=regfile[54][17] Y=$abc$48160$new_n9686_
.subckt INVX1 A=regfile[55][17] Y=$abc$48160$new_n9687_
.subckt INVX1 A=regfile[56][17] Y=$abc$48160$new_n9688_
.subckt INVX1 A=regfile[58][17] Y=$abc$48160$new_n9689_
.subckt INVX1 A=regfile[59][17] Y=$abc$48160$new_n9690_
.subckt INVX1 A=regfile[60][17] Y=$abc$48160$new_n9691_
.subckt INVX1 A=regfile[61][17] Y=$abc$48160$new_n9692_
.subckt INVX1 A=regfile[62][17] Y=$abc$48160$new_n9693_
.subckt INVX1 A=regfile[63][17] Y=$abc$48160$new_n9694_
.subckt INVX1 A=regfile[0][18] Y=$abc$48160$new_n9695_
.subckt INVX1 A=regfile[1][18] Y=$abc$48160$new_n9696_
.subckt INVX1 A=regfile[2][18] Y=$abc$48160$new_n9697_
.subckt INVX1 A=regfile[3][18] Y=$abc$48160$new_n9698_
.subckt INVX1 A=regfile[5][18] Y=$abc$48160$new_n9699_
.subckt INVX1 A=regfile[6][18] Y=$abc$48160$new_n9700_
.subckt INVX1 A=regfile[7][18] Y=$abc$48160$new_n9701_
.subckt INVX1 A=regfile[8][18] Y=$abc$48160$new_n9702_
.subckt INVX1 A=regfile[10][18] Y=$abc$48160$new_n9703_
.subckt INVX1 A=regfile[11][18] Y=$abc$48160$new_n9704_
.subckt INVX1 A=regfile[12][18] Y=$abc$48160$new_n9705_
.subckt INVX1 A=regfile[13][18] Y=$abc$48160$new_n9706_
.subckt INVX1 A=regfile[14][18] Y=$abc$48160$new_n9707_
.subckt INVX1 A=regfile[15][18] Y=$abc$48160$new_n9708_
.subckt INVX1 A=regfile[16][18] Y=$abc$48160$new_n9709_
.subckt INVX1 A=regfile[17][18] Y=$abc$48160$new_n9710_
.subckt INVX1 A=regfile[19][18] Y=$abc$48160$new_n9711_
.subckt INVX1 A=regfile[22][18] Y=$abc$48160$new_n9712_
.subckt INVX1 A=regfile[23][18] Y=$abc$48160$new_n9713_
.subckt INVX1 A=regfile[24][18] Y=$abc$48160$new_n9714_
.subckt INVX1 A=regfile[26][18] Y=$abc$48160$new_n9715_
.subckt INVX1 A=regfile[27][18] Y=$abc$48160$new_n9716_
.subckt INVX1 A=regfile[28][18] Y=$abc$48160$new_n9717_
.subckt INVX1 A=regfile[29][18] Y=$abc$48160$new_n9718_
.subckt INVX1 A=regfile[30][18] Y=$abc$48160$new_n9719_
.subckt INVX1 A=regfile[31][18] Y=$abc$48160$new_n9720_
.subckt INVX1 A=regfile[32][18] Y=$abc$48160$new_n9721_
.subckt INVX1 A=regfile[33][18] Y=$abc$48160$new_n9722_
.subckt INVX1 A=regfile[34][18] Y=$abc$48160$new_n9723_
.subckt INVX1 A=regfile[35][18] Y=$abc$48160$new_n9724_
.subckt INVX1 A=regfile[36][18] Y=$abc$48160$new_n9725_
.subckt INVX1 A=regfile[37][18] Y=$abc$48160$new_n9726_
.subckt INVX1 A=regfile[38][18] Y=$abc$48160$new_n9727_
.subckt INVX1 A=regfile[39][18] Y=$abc$48160$new_n9728_
.subckt INVX1 A=regfile[40][18] Y=$abc$48160$new_n9729_
.subckt INVX1 A=regfile[42][18] Y=$abc$48160$new_n9730_
.subckt INVX1 A=regfile[43][18] Y=$abc$48160$new_n9731_
.subckt INVX1 A=regfile[44][18] Y=$abc$48160$new_n9732_
.subckt INVX1 A=regfile[45][18] Y=$abc$48160$new_n9733_
.subckt INVX1 A=regfile[46][18] Y=$abc$48160$new_n9734_
.subckt INVX1 A=regfile[47][18] Y=$abc$48160$new_n9735_
.subckt INVX1 A=regfile[48][18] Y=$abc$48160$new_n9736_
.subckt INVX1 A=regfile[49][18] Y=$abc$48160$new_n9737_
.subckt INVX1 A=regfile[50][18] Y=$abc$48160$new_n9738_
.subckt INVX1 A=regfile[51][18] Y=$abc$48160$new_n9739_
.subckt INVX1 A=regfile[52][18] Y=$abc$48160$new_n9740_
.subckt INVX1 A=regfile[53][18] Y=$abc$48160$new_n9741_
.subckt INVX1 A=regfile[54][18] Y=$abc$48160$new_n9742_
.subckt INVX1 A=regfile[55][18] Y=$abc$48160$new_n9743_
.subckt INVX1 A=regfile[56][18] Y=$abc$48160$new_n9744_
.subckt INVX1 A=regfile[58][18] Y=$abc$48160$new_n9745_
.subckt INVX1 A=regfile[59][18] Y=$abc$48160$new_n9746_
.subckt INVX1 A=regfile[60][18] Y=$abc$48160$new_n9747_
.subckt INVX1 A=regfile[61][18] Y=$abc$48160$new_n9748_
.subckt INVX1 A=regfile[62][18] Y=$abc$48160$new_n9749_
.subckt INVX1 A=regfile[63][18] Y=$abc$48160$new_n9750_
.subckt INVX1 A=regfile[0][19] Y=$abc$48160$new_n9751_
.subckt INVX1 A=regfile[1][19] Y=$abc$48160$new_n9752_
.subckt INVX1 A=regfile[2][19] Y=$abc$48160$new_n9753_
.subckt INVX1 A=regfile[3][19] Y=$abc$48160$new_n9754_
.subckt INVX1 A=regfile[5][19] Y=$abc$48160$new_n9755_
.subckt INVX1 A=regfile[6][19] Y=$abc$48160$new_n9756_
.subckt INVX1 A=regfile[7][19] Y=$abc$48160$new_n9757_
.subckt INVX1 A=regfile[8][19] Y=$abc$48160$new_n9758_
.subckt INVX1 A=regfile[10][19] Y=$abc$48160$new_n9759_
.subckt INVX1 A=regfile[11][19] Y=$abc$48160$new_n9760_
.subckt INVX1 A=regfile[12][19] Y=$abc$48160$new_n9761_
.subckt INVX1 A=regfile[13][19] Y=$abc$48160$new_n9762_
.subckt INVX1 A=regfile[14][19] Y=$abc$48160$new_n9763_
.subckt INVX1 A=regfile[15][19] Y=$abc$48160$new_n9764_
.subckt INVX1 A=regfile[16][19] Y=$abc$48160$new_n9765_
.subckt INVX1 A=regfile[17][19] Y=$abc$48160$new_n9766_
.subckt INVX1 A=regfile[19][19] Y=$abc$48160$new_n9767_
.subckt INVX1 A=regfile[23][19] Y=$abc$48160$new_n9768_
.subckt INVX1 A=regfile[24][19] Y=$abc$48160$new_n9769_
.subckt INVX1 A=regfile[26][19] Y=$abc$48160$new_n9770_
.subckt INVX1 A=regfile[27][19] Y=$abc$48160$new_n9771_
.subckt INVX1 A=regfile[28][19] Y=$abc$48160$new_n9772_
.subckt INVX1 A=regfile[29][19] Y=$abc$48160$new_n9773_
.subckt INVX1 A=regfile[30][19] Y=$abc$48160$new_n9774_
.subckt INVX1 A=regfile[31][19] Y=$abc$48160$new_n9775_
.subckt INVX1 A=regfile[32][19] Y=$abc$48160$new_n9776_
.subckt INVX1 A=regfile[33][19] Y=$abc$48160$new_n9777_
.subckt INVX1 A=regfile[34][19] Y=$abc$48160$new_n9778_
.subckt INVX1 A=regfile[35][19] Y=$abc$48160$new_n9779_
.subckt INVX1 A=regfile[36][19] Y=$abc$48160$new_n9780_
.subckt INVX1 A=regfile[37][19] Y=$abc$48160$new_n9781_
.subckt INVX1 A=regfile[38][19] Y=$abc$48160$new_n9782_
.subckt INVX1 A=regfile[39][19] Y=$abc$48160$new_n9783_
.subckt INVX1 A=regfile[40][19] Y=$abc$48160$new_n9784_
.subckt INVX1 A=regfile[42][19] Y=$abc$48160$new_n9785_
.subckt INVX1 A=regfile[43][19] Y=$abc$48160$new_n9786_
.subckt INVX1 A=regfile[44][19] Y=$abc$48160$new_n9787_
.subckt INVX1 A=regfile[45][19] Y=$abc$48160$new_n9788_
.subckt INVX1 A=regfile[46][19] Y=$abc$48160$new_n9789_
.subckt INVX1 A=regfile[47][19] Y=$abc$48160$new_n9790_
.subckt INVX1 A=regfile[48][19] Y=$abc$48160$new_n9791_
.subckt INVX1 A=regfile[49][19] Y=$abc$48160$new_n9792_
.subckt INVX1 A=regfile[50][19] Y=$abc$48160$new_n9793_
.subckt INVX1 A=regfile[51][19] Y=$abc$48160$new_n9794_
.subckt INVX1 A=regfile[52][19] Y=$abc$48160$new_n9795_
.subckt INVX1 A=regfile[53][19] Y=$abc$48160$new_n9796_
.subckt INVX1 A=regfile[54][19] Y=$abc$48160$new_n9797_
.subckt INVX1 A=regfile[55][19] Y=$abc$48160$new_n9798_
.subckt INVX1 A=regfile[56][19] Y=$abc$48160$new_n9799_
.subckt INVX1 A=regfile[58][19] Y=$abc$48160$new_n9800_
.subckt INVX1 A=regfile[59][19] Y=$abc$48160$new_n9801_
.subckt INVX1 A=regfile[60][19] Y=$abc$48160$new_n9802_
.subckt INVX1 A=regfile[61][19] Y=$abc$48160$new_n9803_
.subckt INVX1 A=regfile[62][19] Y=$abc$48160$new_n9804_
.subckt INVX1 A=regfile[63][19] Y=$abc$48160$new_n9805_
.subckt INVX1 A=regfile[0][20] Y=$abc$48160$new_n9806_
.subckt INVX1 A=regfile[1][20] Y=$abc$48160$new_n9807_
.subckt INVX1 A=regfile[2][20] Y=$abc$48160$new_n9808_
.subckt INVX1 A=regfile[3][20] Y=$abc$48160$new_n9809_
.subckt INVX1 A=regfile[5][20] Y=$abc$48160$new_n9810_
.subckt INVX1 A=regfile[6][20] Y=$abc$48160$new_n9811_
.subckt INVX1 A=regfile[7][20] Y=$abc$48160$new_n9812_
.subckt INVX1 A=regfile[8][20] Y=$abc$48160$new_n9813_
.subckt INVX1 A=regfile[10][20] Y=$abc$48160$new_n9814_
.subckt INVX1 A=regfile[11][20] Y=$abc$48160$new_n9815_
.subckt INVX1 A=regfile[12][20] Y=$abc$48160$new_n9816_
.subckt INVX1 A=regfile[13][20] Y=$abc$48160$new_n9817_
.subckt INVX1 A=regfile[14][20] Y=$abc$48160$new_n9818_
.subckt INVX1 A=regfile[15][20] Y=$abc$48160$new_n9819_
.subckt INVX1 A=regfile[16][20] Y=$abc$48160$new_n9820_
.subckt INVX1 A=regfile[17][20] Y=$abc$48160$new_n9821_
.subckt INVX1 A=regfile[19][20] Y=$abc$48160$new_n9822_
.subckt INVX1 A=regfile[23][20] Y=$abc$48160$new_n9823_
.subckt INVX1 A=regfile[24][20] Y=$abc$48160$new_n9824_
.subckt INVX1 A=regfile[26][20] Y=$abc$48160$new_n9825_
.subckt INVX1 A=regfile[27][20] Y=$abc$48160$new_n9826_
.subckt INVX1 A=regfile[28][20] Y=$abc$48160$new_n9827_
.subckt INVX1 A=regfile[29][20] Y=$abc$48160$new_n9828_
.subckt INVX1 A=regfile[30][20] Y=$abc$48160$new_n9829_
.subckt INVX1 A=regfile[31][20] Y=$abc$48160$new_n9830_
.subckt INVX1 A=regfile[32][20] Y=$abc$48160$new_n9831_
.subckt INVX1 A=regfile[33][20] Y=$abc$48160$new_n9832_
.subckt INVX1 A=regfile[34][20] Y=$abc$48160$new_n9833_
.subckt INVX1 A=regfile[35][20] Y=$abc$48160$new_n9834_
.subckt INVX1 A=regfile[36][20] Y=$abc$48160$new_n9835_
.subckt INVX1 A=regfile[37][20] Y=$abc$48160$new_n9836_
.subckt INVX1 A=regfile[38][20] Y=$abc$48160$new_n9837_
.subckt INVX1 A=regfile[39][20] Y=$abc$48160$new_n9838_
.subckt INVX1 A=regfile[40][20] Y=$abc$48160$new_n9839_
.subckt INVX1 A=regfile[42][20] Y=$abc$48160$new_n9840_
.subckt INVX1 A=regfile[43][20] Y=$abc$48160$new_n9841_
.subckt INVX1 A=regfile[44][20] Y=$abc$48160$new_n9842_
.subckt INVX1 A=regfile[45][20] Y=$abc$48160$new_n9843_
.subckt INVX1 A=regfile[46][20] Y=$abc$48160$new_n9844_
.subckt INVX1 A=regfile[47][20] Y=$abc$48160$new_n9845_
.subckt INVX1 A=regfile[48][20] Y=$abc$48160$new_n9846_
.subckt INVX1 A=regfile[49][20] Y=$abc$48160$new_n9847_
.subckt INVX1 A=regfile[50][20] Y=$abc$48160$new_n9848_
.subckt INVX1 A=regfile[51][20] Y=$abc$48160$new_n9849_
.subckt INVX1 A=regfile[52][20] Y=$abc$48160$new_n9850_
.subckt INVX1 A=regfile[53][20] Y=$abc$48160$new_n9851_
.subckt INVX1 A=regfile[54][20] Y=$abc$48160$new_n9852_
.subckt INVX1 A=regfile[55][20] Y=$abc$48160$new_n9853_
.subckt INVX1 A=regfile[56][20] Y=$abc$48160$new_n9854_
.subckt INVX1 A=regfile[58][20] Y=$abc$48160$new_n9855_
.subckt INVX1 A=regfile[59][20] Y=$abc$48160$new_n9856_
.subckt INVX1 A=regfile[60][20] Y=$abc$48160$new_n9857_
.subckt INVX1 A=regfile[61][20] Y=$abc$48160$new_n9858_
.subckt INVX1 A=regfile[62][20] Y=$abc$48160$new_n9859_
.subckt INVX1 A=regfile[63][20] Y=$abc$48160$new_n9860_
.subckt INVX1 A=regfile[0][21] Y=$abc$48160$new_n9861_
.subckt INVX1 A=regfile[1][21] Y=$abc$48160$new_n9862_
.subckt INVX1 A=regfile[2][21] Y=$abc$48160$new_n9863_
.subckt INVX1 A=regfile[3][21] Y=$abc$48160$new_n9864_
.subckt INVX1 A=regfile[4][21] Y=$abc$48160$new_n9865_
.subckt INVX1 A=regfile[5][21] Y=$abc$48160$new_n9866_
.subckt INVX1 A=regfile[6][21] Y=$abc$48160$new_n9867_
.subckt INVX1 A=regfile[7][21] Y=$abc$48160$new_n9868_
.subckt INVX1 A=regfile[8][21] Y=$abc$48160$new_n9869_
.subckt INVX1 A=regfile[10][21] Y=$abc$48160$new_n9870_
.subckt INVX1 A=regfile[11][21] Y=$abc$48160$new_n9871_
.subckt INVX1 A=regfile[12][21] Y=$abc$48160$new_n9872_
.subckt INVX1 A=regfile[13][21] Y=$abc$48160$new_n9873_
.subckt INVX1 A=regfile[14][21] Y=$abc$48160$new_n9874_
.subckt INVX1 A=regfile[15][21] Y=$abc$48160$new_n9875_
.subckt INVX1 A=regfile[16][21] Y=$abc$48160$new_n9876_
.subckt INVX1 A=regfile[17][21] Y=$abc$48160$new_n9877_
.subckt INVX1 A=regfile[19][21] Y=$abc$48160$new_n9878_
.subckt INVX1 A=regfile[22][21] Y=$abc$48160$new_n9879_
.subckt INVX1 A=regfile[23][21] Y=$abc$48160$new_n9880_
.subckt INVX1 A=regfile[24][21] Y=$abc$48160$new_n9881_
.subckt INVX1 A=regfile[26][21] Y=$abc$48160$new_n9882_
.subckt INVX1 A=regfile[27][21] Y=$abc$48160$new_n9883_
.subckt INVX1 A=regfile[28][21] Y=$abc$48160$new_n9884_
.subckt INVX1 A=regfile[29][21] Y=$abc$48160$new_n9885_
.subckt INVX1 A=regfile[30][21] Y=$abc$48160$new_n9886_
.subckt INVX1 A=regfile[31][21] Y=$abc$48160$new_n9887_
.subckt INVX1 A=regfile[32][21] Y=$abc$48160$new_n9888_
.subckt INVX1 A=regfile[33][21] Y=$abc$48160$new_n9889_
.subckt INVX1 A=regfile[34][21] Y=$abc$48160$new_n9890_
.subckt INVX1 A=regfile[35][21] Y=$abc$48160$new_n9891_
.subckt INVX1 A=regfile[36][21] Y=$abc$48160$new_n9892_
.subckt INVX1 A=regfile[37][21] Y=$abc$48160$new_n9893_
.subckt INVX1 A=regfile[38][21] Y=$abc$48160$new_n9894_
.subckt INVX1 A=regfile[39][21] Y=$abc$48160$new_n9895_
.subckt INVX1 A=regfile[40][21] Y=$abc$48160$new_n9896_
.subckt INVX1 A=regfile[42][21] Y=$abc$48160$new_n9897_
.subckt INVX1 A=regfile[43][21] Y=$abc$48160$new_n9898_
.subckt INVX1 A=regfile[44][21] Y=$abc$48160$new_n9899_
.subckt INVX1 A=regfile[45][21] Y=$abc$48160$new_n9900_
.subckt INVX1 A=regfile[46][21] Y=$abc$48160$new_n9901_
.subckt INVX1 A=regfile[47][21] Y=$abc$48160$new_n9902_
.subckt INVX1 A=regfile[48][21] Y=$abc$48160$new_n9903_
.subckt INVX1 A=regfile[49][21] Y=$abc$48160$new_n9904_
.subckt INVX1 A=regfile[50][21] Y=$abc$48160$new_n9905_
.subckt INVX1 A=regfile[51][21] Y=$abc$48160$new_n9906_
.subckt INVX1 A=regfile[52][21] Y=$abc$48160$new_n9907_
.subckt INVX1 A=regfile[53][21] Y=$abc$48160$new_n9908_
.subckt INVX1 A=regfile[54][21] Y=$abc$48160$new_n9909_
.subckt INVX1 A=regfile[55][21] Y=$abc$48160$new_n9910_
.subckt INVX1 A=regfile[56][21] Y=$abc$48160$new_n9911_
.subckt INVX1 A=regfile[58][21] Y=$abc$48160$new_n9912_
.subckt INVX1 A=regfile[59][21] Y=$abc$48160$new_n9913_
.subckt INVX1 A=regfile[60][21] Y=$abc$48160$new_n9914_
.subckt INVX1 A=regfile[61][21] Y=$abc$48160$new_n9915_
.subckt INVX1 A=regfile[62][21] Y=$abc$48160$new_n9916_
.subckt INVX1 A=regfile[63][21] Y=$abc$48160$new_n9917_
.subckt INVX1 A=regfile[0][22] Y=$abc$48160$new_n9918_
.subckt INVX1 A=regfile[1][22] Y=$abc$48160$new_n9919_
.subckt INVX1 A=regfile[2][22] Y=$abc$48160$new_n9920_
.subckt INVX1 A=regfile[3][22] Y=$abc$48160$new_n9921_
.subckt INVX1 A=regfile[4][22] Y=$abc$48160$new_n9922_
.subckt INVX1 A=regfile[5][22] Y=$abc$48160$new_n9923_
.subckt INVX1 A=regfile[6][22] Y=$abc$48160$new_n9924_
.subckt INVX1 A=regfile[7][22] Y=$abc$48160$new_n9925_
.subckt INVX1 A=regfile[8][22] Y=$abc$48160$new_n9926_
.subckt INVX1 A=regfile[10][22] Y=$abc$48160$new_n9927_
.subckt INVX1 A=regfile[11][22] Y=$abc$48160$new_n9928_
.subckt INVX1 A=regfile[12][22] Y=$abc$48160$new_n9929_
.subckt INVX1 A=regfile[13][22] Y=$abc$48160$new_n9930_
.subckt INVX1 A=regfile[14][22] Y=$abc$48160$new_n9931_
.subckt INVX1 A=regfile[15][22] Y=$abc$48160$new_n9932_
.subckt INVX1 A=regfile[16][22] Y=$abc$48160$new_n9933_
.subckt INVX1 A=regfile[17][22] Y=$abc$48160$new_n9934_
.subckt INVX1 A=regfile[19][22] Y=$abc$48160$new_n9935_
.subckt INVX1 A=regfile[23][22] Y=$abc$48160$new_n9936_
.subckt INVX1 A=regfile[24][22] Y=$abc$48160$new_n9937_
.subckt INVX1 A=regfile[26][22] Y=$abc$48160$new_n9938_
.subckt INVX1 A=regfile[27][22] Y=$abc$48160$new_n9939_
.subckt INVX1 A=regfile[28][22] Y=$abc$48160$new_n9940_
.subckt INVX1 A=regfile[29][22] Y=$abc$48160$new_n9941_
.subckt INVX1 A=regfile[30][22] Y=$abc$48160$new_n9942_
.subckt INVX1 A=regfile[31][22] Y=$abc$48160$new_n9943_
.subckt INVX1 A=regfile[32][22] Y=$abc$48160$new_n9944_
.subckt INVX1 A=regfile[33][22] Y=$abc$48160$new_n9945_
.subckt INVX1 A=regfile[34][22] Y=$abc$48160$new_n9946_
.subckt INVX1 A=regfile[35][22] Y=$abc$48160$new_n9947_
.subckt INVX1 A=regfile[36][22] Y=$abc$48160$new_n9948_
.subckt INVX1 A=regfile[37][22] Y=$abc$48160$new_n9949_
.subckt INVX1 A=regfile[38][22] Y=$abc$48160$new_n9950_
.subckt INVX1 A=regfile[39][22] Y=$abc$48160$new_n9951_
.subckt INVX1 A=regfile[40][22] Y=$abc$48160$new_n9952_
.subckt INVX1 A=regfile[42][22] Y=$abc$48160$new_n9953_
.subckt INVX1 A=regfile[43][22] Y=$abc$48160$new_n9954_
.subckt INVX1 A=regfile[44][22] Y=$abc$48160$new_n9955_
.subckt INVX1 A=regfile[45][22] Y=$abc$48160$new_n9956_
.subckt INVX1 A=regfile[46][22] Y=$abc$48160$new_n9957_
.subckt INVX1 A=regfile[47][22] Y=$abc$48160$new_n9958_
.subckt INVX1 A=regfile[48][22] Y=$abc$48160$new_n9959_
.subckt INVX1 A=regfile[49][22] Y=$abc$48160$new_n9960_
.subckt INVX1 A=regfile[50][22] Y=$abc$48160$new_n9961_
.subckt INVX1 A=regfile[51][22] Y=$abc$48160$new_n9962_
.subckt INVX1 A=regfile[52][22] Y=$abc$48160$new_n9963_
.subckt INVX1 A=regfile[53][22] Y=$abc$48160$new_n9964_
.subckt INVX1 A=regfile[54][22] Y=$abc$48160$new_n9965_
.subckt INVX1 A=regfile[55][22] Y=$abc$48160$new_n9966_
.subckt INVX1 A=regfile[56][22] Y=$abc$48160$new_n9967_
.subckt INVX1 A=regfile[58][22] Y=$abc$48160$new_n9968_
.subckt INVX1 A=regfile[59][22] Y=$abc$48160$new_n9969_
.subckt INVX1 A=regfile[60][22] Y=$abc$48160$new_n9970_
.subckt INVX1 A=regfile[61][22] Y=$abc$48160$new_n9971_
.subckt INVX1 A=regfile[62][22] Y=$abc$48160$new_n9972_
.subckt INVX1 A=regfile[63][22] Y=$abc$48160$new_n9973_
.subckt INVX1 A=regfile[0][23] Y=$abc$48160$new_n9974_
.subckt INVX1 A=regfile[1][23] Y=$abc$48160$new_n9975_
.subckt INVX1 A=regfile[2][23] Y=$abc$48160$new_n9976_
.subckt INVX1 A=regfile[3][23] Y=$abc$48160$new_n9977_
.subckt INVX1 A=regfile[4][23] Y=$abc$48160$new_n9978_
.subckt INVX1 A=regfile[5][23] Y=$abc$48160$new_n9979_
.subckt INVX1 A=regfile[6][23] Y=$abc$48160$new_n9980_
.subckt INVX1 A=regfile[7][23] Y=$abc$48160$new_n9981_
.subckt INVX1 A=regfile[8][23] Y=$abc$48160$new_n9982_
.subckt INVX1 A=regfile[10][23] Y=$abc$48160$new_n9983_
.subckt INVX1 A=regfile[11][23] Y=$abc$48160$new_n9984_
.subckt INVX1 A=regfile[12][23] Y=$abc$48160$new_n9985_
.subckt INVX1 A=regfile[13][23] Y=$abc$48160$new_n9986_
.subckt INVX1 A=regfile[14][23] Y=$abc$48160$new_n9987_
.subckt INVX1 A=regfile[15][23] Y=$abc$48160$new_n9988_
.subckt INVX1 A=regfile[16][23] Y=$abc$48160$new_n9989_
.subckt INVX1 A=regfile[17][23] Y=$abc$48160$new_n9990_
.subckt INVX1 A=regfile[19][23] Y=$abc$48160$new_n9991_
.subckt INVX1 A=regfile[23][23] Y=$abc$48160$new_n9992_
.subckt INVX1 A=regfile[24][23] Y=$abc$48160$new_n9993_
.subckt INVX1 A=regfile[26][23] Y=$abc$48160$new_n9994_
.subckt INVX1 A=regfile[27][23] Y=$abc$48160$new_n9995_
.subckt INVX1 A=regfile[28][23] Y=$abc$48160$new_n9996_
.subckt INVX1 A=regfile[29][23] Y=$abc$48160$new_n9997_
.subckt INVX1 A=regfile[30][23] Y=$abc$48160$new_n9998_
.subckt INVX1 A=regfile[31][23] Y=$abc$48160$new_n9999_
.subckt INVX1 A=regfile[32][23] Y=$abc$48160$new_n10000_
.subckt INVX1 A=regfile[33][23] Y=$abc$48160$new_n10001_
.subckt INVX1 A=regfile[34][23] Y=$abc$48160$new_n10002_
.subckt INVX1 A=regfile[35][23] Y=$abc$48160$new_n10003_
.subckt INVX1 A=regfile[36][23] Y=$abc$48160$new_n10004_
.subckt INVX1 A=regfile[37][23] Y=$abc$48160$new_n10005_
.subckt INVX1 A=regfile[38][23] Y=$abc$48160$new_n10006_
.subckt INVX1 A=regfile[39][23] Y=$abc$48160$new_n10007_
.subckt INVX1 A=regfile[40][23] Y=$abc$48160$new_n10008_
.subckt INVX1 A=regfile[42][23] Y=$abc$48160$new_n10009_
.subckt INVX1 A=regfile[43][23] Y=$abc$48160$new_n10010_
.subckt INVX1 A=regfile[44][23] Y=$abc$48160$new_n10011_
.subckt INVX1 A=regfile[45][23] Y=$abc$48160$new_n10012_
.subckt INVX1 A=regfile[46][23] Y=$abc$48160$new_n10013_
.subckt INVX1 A=regfile[47][23] Y=$abc$48160$new_n10014_
.subckt INVX1 A=regfile[48][23] Y=$abc$48160$new_n10015_
.subckt INVX1 A=regfile[49][23] Y=$abc$48160$new_n10016_
.subckt INVX1 A=regfile[50][23] Y=$abc$48160$new_n10017_
.subckt INVX1 A=regfile[51][23] Y=$abc$48160$new_n10018_
.subckt INVX1 A=regfile[52][23] Y=$abc$48160$new_n10019_
.subckt INVX1 A=regfile[53][23] Y=$abc$48160$new_n10020_
.subckt INVX1 A=regfile[54][23] Y=$abc$48160$new_n10021_
.subckt INVX1 A=regfile[55][23] Y=$abc$48160$new_n10022_
.subckt INVX1 A=regfile[56][23] Y=$abc$48160$new_n10023_
.subckt INVX1 A=regfile[58][23] Y=$abc$48160$new_n10024_
.subckt INVX1 A=regfile[59][23] Y=$abc$48160$new_n10025_
.subckt INVX1 A=regfile[60][23] Y=$abc$48160$new_n10026_
.subckt INVX1 A=regfile[61][23] Y=$abc$48160$new_n10027_
.subckt INVX1 A=regfile[62][23] Y=$abc$48160$new_n10028_
.subckt INVX1 A=regfile[63][23] Y=$abc$48160$new_n10029_
.subckt INVX1 A=regfile[0][24] Y=$abc$48160$new_n10030_
.subckt INVX1 A=regfile[1][24] Y=$abc$48160$new_n10031_
.subckt INVX1 A=regfile[2][24] Y=$abc$48160$new_n10032_
.subckt INVX1 A=regfile[3][24] Y=$abc$48160$new_n10033_
.subckt INVX1 A=regfile[4][24] Y=$abc$48160$new_n10034_
.subckt INVX1 A=regfile[5][24] Y=$abc$48160$new_n10035_
.subckt INVX1 A=regfile[6][24] Y=$abc$48160$new_n10036_
.subckt INVX1 A=regfile[7][24] Y=$abc$48160$new_n10037_
.subckt INVX1 A=regfile[8][24] Y=$abc$48160$new_n10038_
.subckt INVX1 A=regfile[10][24] Y=$abc$48160$new_n10039_
.subckt INVX1 A=regfile[11][24] Y=$abc$48160$new_n10040_
.subckt INVX1 A=regfile[12][24] Y=$abc$48160$new_n10041_
.subckt INVX1 A=regfile[13][24] Y=$abc$48160$new_n10042_
.subckt INVX1 A=regfile[14][24] Y=$abc$48160$new_n10043_
.subckt INVX1 A=regfile[15][24] Y=$abc$48160$new_n10044_
.subckt INVX1 A=regfile[16][24] Y=$abc$48160$new_n10045_
.subckt INVX1 A=regfile[17][24] Y=$abc$48160$new_n10046_
.subckt INVX1 A=regfile[19][24] Y=$abc$48160$new_n10047_
.subckt INVX1 A=regfile[23][24] Y=$abc$48160$new_n10048_
.subckt INVX1 A=regfile[24][24] Y=$abc$48160$new_n10049_
.subckt INVX1 A=regfile[26][24] Y=$abc$48160$new_n10050_
.subckt INVX1 A=regfile[27][24] Y=$abc$48160$new_n10051_
.subckt INVX1 A=regfile[28][24] Y=$abc$48160$new_n10052_
.subckt INVX1 A=regfile[29][24] Y=$abc$48160$new_n10053_
.subckt INVX1 A=regfile[30][24] Y=$abc$48160$new_n10054_
.subckt INVX1 A=regfile[31][24] Y=$abc$48160$new_n10055_
.subckt INVX1 A=regfile[32][24] Y=$abc$48160$new_n10056_
.subckt INVX1 A=regfile[33][24] Y=$abc$48160$new_n10057_
.subckt INVX1 A=regfile[34][24] Y=$abc$48160$new_n10058_
.subckt INVX1 A=regfile[35][24] Y=$abc$48160$new_n10059_
.subckt INVX1 A=regfile[36][24] Y=$abc$48160$new_n10060_
.subckt INVX1 A=regfile[37][24] Y=$abc$48160$new_n10061_
.subckt INVX1 A=regfile[38][24] Y=$abc$48160$new_n10062_
.subckt INVX1 A=regfile[39][24] Y=$abc$48160$new_n10063_
.subckt INVX1 A=regfile[40][24] Y=$abc$48160$new_n10064_
.subckt INVX1 A=regfile[42][24] Y=$abc$48160$new_n10065_
.subckt INVX1 A=regfile[43][24] Y=$abc$48160$new_n10066_
.subckt INVX1 A=regfile[44][24] Y=$abc$48160$new_n10067_
.subckt INVX1 A=regfile[45][24] Y=$abc$48160$new_n10068_
.subckt INVX1 A=regfile[46][24] Y=$abc$48160$new_n10069_
.subckt INVX1 A=regfile[47][24] Y=$abc$48160$new_n10070_
.subckt INVX1 A=regfile[48][24] Y=$abc$48160$new_n10071_
.subckt INVX1 A=regfile[49][24] Y=$abc$48160$new_n10072_
.subckt INVX1 A=regfile[50][24] Y=$abc$48160$new_n10073_
.subckt INVX1 A=regfile[51][24] Y=$abc$48160$new_n10074_
.subckt INVX1 A=regfile[52][24] Y=$abc$48160$new_n10075_
.subckt INVX1 A=regfile[53][24] Y=$abc$48160$new_n10076_
.subckt INVX1 A=regfile[54][24] Y=$abc$48160$new_n10077_
.subckt INVX1 A=regfile[55][24] Y=$abc$48160$new_n10078_
.subckt INVX1 A=regfile[56][24] Y=$abc$48160$new_n10079_
.subckt INVX1 A=regfile[58][24] Y=$abc$48160$new_n10080_
.subckt INVX1 A=regfile[59][24] Y=$abc$48160$new_n10081_
.subckt INVX1 A=regfile[60][24] Y=$abc$48160$new_n10082_
.subckt INVX1 A=regfile[61][24] Y=$abc$48160$new_n10083_
.subckt INVX1 A=regfile[62][24] Y=$abc$48160$new_n10084_
.subckt INVX1 A=regfile[63][24] Y=$abc$48160$new_n10085_
.subckt INVX1 A=regfile[0][25] Y=$abc$48160$new_n10086_
.subckt INVX1 A=regfile[1][25] Y=$abc$48160$new_n10087_
.subckt INVX1 A=regfile[2][25] Y=$abc$48160$new_n10088_
.subckt INVX1 A=regfile[3][25] Y=$abc$48160$new_n10089_
.subckt INVX1 A=regfile[4][25] Y=$abc$48160$new_n10090_
.subckt INVX1 A=regfile[5][25] Y=$abc$48160$new_n10091_
.subckt INVX1 A=regfile[6][25] Y=$abc$48160$new_n10092_
.subckt INVX1 A=regfile[7][25] Y=$abc$48160$new_n10093_
.subckt INVX1 A=regfile[8][25] Y=$abc$48160$new_n10094_
.subckt INVX1 A=regfile[10][25] Y=$abc$48160$new_n10095_
.subckt INVX1 A=regfile[11][25] Y=$abc$48160$new_n10096_
.subckt INVX1 A=regfile[12][25] Y=$abc$48160$new_n10097_
.subckt INVX1 A=regfile[13][25] Y=$abc$48160$new_n10098_
.subckt INVX1 A=regfile[14][25] Y=$abc$48160$new_n10099_
.subckt INVX1 A=regfile[15][25] Y=$abc$48160$new_n10100_
.subckt INVX1 A=regfile[16][25] Y=$abc$48160$new_n10101_
.subckt INVX1 A=regfile[17][25] Y=$abc$48160$new_n10102_
.subckt INVX1 A=regfile[19][25] Y=$abc$48160$new_n10103_
.subckt INVX1 A=regfile[23][25] Y=$abc$48160$new_n10104_
.subckt INVX1 A=regfile[24][25] Y=$abc$48160$new_n10105_
.subckt INVX1 A=regfile[26][25] Y=$abc$48160$new_n10106_
.subckt INVX1 A=regfile[27][25] Y=$abc$48160$new_n10107_
.subckt INVX1 A=regfile[28][25] Y=$abc$48160$new_n10108_
.subckt INVX1 A=regfile[29][25] Y=$abc$48160$new_n10109_
.subckt INVX1 A=regfile[30][25] Y=$abc$48160$new_n10110_
.subckt INVX1 A=regfile[31][25] Y=$abc$48160$new_n10111_
.subckt INVX1 A=regfile[32][25] Y=$abc$48160$new_n10112_
.subckt INVX1 A=regfile[33][25] Y=$abc$48160$new_n10113_
.subckt INVX1 A=regfile[34][25] Y=$abc$48160$new_n10114_
.subckt INVX1 A=regfile[35][25] Y=$abc$48160$new_n10115_
.subckt INVX1 A=regfile[36][25] Y=$abc$48160$new_n10116_
.subckt INVX1 A=regfile[37][25] Y=$abc$48160$new_n10117_
.subckt INVX1 A=regfile[38][25] Y=$abc$48160$new_n10118_
.subckt INVX1 A=regfile[39][25] Y=$abc$48160$new_n10119_
.subckt INVX1 A=regfile[40][25] Y=$abc$48160$new_n10120_
.subckt INVX1 A=regfile[42][25] Y=$abc$48160$new_n10121_
.subckt INVX1 A=regfile[43][25] Y=$abc$48160$new_n10122_
.subckt INVX1 A=regfile[44][25] Y=$abc$48160$new_n10123_
.subckt INVX1 A=regfile[45][25] Y=$abc$48160$new_n10124_
.subckt INVX1 A=regfile[46][25] Y=$abc$48160$new_n10125_
.subckt INVX1 A=regfile[47][25] Y=$abc$48160$new_n10126_
.subckt INVX1 A=regfile[48][25] Y=$abc$48160$new_n10127_
.subckt INVX1 A=regfile[49][25] Y=$abc$48160$new_n10128_
.subckt INVX1 A=regfile[50][25] Y=$abc$48160$new_n10129_
.subckt INVX1 A=regfile[51][25] Y=$abc$48160$new_n10130_
.subckt INVX1 A=regfile[52][25] Y=$abc$48160$new_n10131_
.subckt INVX1 A=regfile[53][25] Y=$abc$48160$new_n10132_
.subckt INVX1 A=regfile[54][25] Y=$abc$48160$new_n10133_
.subckt INVX1 A=regfile[55][25] Y=$abc$48160$new_n10134_
.subckt INVX1 A=regfile[56][25] Y=$abc$48160$new_n10135_
.subckt INVX1 A=regfile[58][25] Y=$abc$48160$new_n10136_
.subckt INVX1 A=regfile[59][25] Y=$abc$48160$new_n10137_
.subckt INVX1 A=regfile[60][25] Y=$abc$48160$new_n10138_
.subckt INVX1 A=regfile[61][25] Y=$abc$48160$new_n10139_
.subckt INVX1 A=regfile[62][25] Y=$abc$48160$new_n10140_
.subckt INVX1 A=regfile[63][25] Y=$abc$48160$new_n10141_
.subckt INVX1 A=regfile[0][26] Y=$abc$48160$new_n10142_
.subckt INVX1 A=regfile[1][26] Y=$abc$48160$new_n10143_
.subckt INVX1 A=regfile[2][26] Y=$abc$48160$new_n10144_
.subckt INVX1 A=regfile[3][26] Y=$abc$48160$new_n10145_
.subckt INVX1 A=regfile[4][26] Y=$abc$48160$new_n10146_
.subckt INVX1 A=regfile[5][26] Y=$abc$48160$new_n10147_
.subckt INVX1 A=regfile[6][26] Y=$abc$48160$new_n10148_
.subckt INVX1 A=regfile[7][26] Y=$abc$48160$new_n10149_
.subckt INVX1 A=regfile[8][26] Y=$abc$48160$new_n10150_
.subckt INVX1 A=regfile[10][26] Y=$abc$48160$new_n10151_
.subckt INVX1 A=regfile[11][26] Y=$abc$48160$new_n10152_
.subckt INVX1 A=regfile[12][26] Y=$abc$48160$new_n10153_
.subckt INVX1 A=regfile[13][26] Y=$abc$48160$new_n10154_
.subckt INVX1 A=regfile[14][26] Y=$abc$48160$new_n10155_
.subckt INVX1 A=regfile[15][26] Y=$abc$48160$new_n10156_
.subckt INVX1 A=regfile[16][26] Y=$abc$48160$new_n10157_
.subckt INVX1 A=regfile[17][26] Y=$abc$48160$new_n10158_
.subckt INVX1 A=regfile[19][26] Y=$abc$48160$new_n10159_
.subckt INVX1 A=regfile[23][26] Y=$abc$48160$new_n10160_
.subckt INVX1 A=regfile[24][26] Y=$abc$48160$new_n10161_
.subckt INVX1 A=regfile[26][26] Y=$abc$48160$new_n10162_
.subckt INVX1 A=regfile[27][26] Y=$abc$48160$new_n10163_
.subckt INVX1 A=regfile[28][26] Y=$abc$48160$new_n10164_
.subckt INVX1 A=regfile[29][26] Y=$abc$48160$new_n10165_
.subckt INVX1 A=regfile[30][26] Y=$abc$48160$new_n10166_
.subckt INVX1 A=regfile[31][26] Y=$abc$48160$new_n10167_
.subckt INVX1 A=regfile[32][26] Y=$abc$48160$new_n10168_
.subckt INVX1 A=regfile[33][26] Y=$abc$48160$new_n10169_
.subckt INVX1 A=regfile[34][26] Y=$abc$48160$new_n10170_
.subckt INVX1 A=regfile[35][26] Y=$abc$48160$new_n10171_
.subckt INVX1 A=regfile[36][26] Y=$abc$48160$new_n10172_
.subckt INVX1 A=regfile[37][26] Y=$abc$48160$new_n10173_
.subckt INVX1 A=regfile[38][26] Y=$abc$48160$new_n10174_
.subckt INVX1 A=regfile[39][26] Y=$abc$48160$new_n10175_
.subckt INVX1 A=regfile[40][26] Y=$abc$48160$new_n10176_
.subckt INVX1 A=regfile[42][26] Y=$abc$48160$new_n10177_
.subckt INVX1 A=regfile[43][26] Y=$abc$48160$new_n10178_
.subckt INVX1 A=regfile[44][26] Y=$abc$48160$new_n10179_
.subckt INVX1 A=regfile[45][26] Y=$abc$48160$new_n10180_
.subckt INVX1 A=regfile[46][26] Y=$abc$48160$new_n10181_
.subckt INVX1 A=regfile[47][26] Y=$abc$48160$new_n10182_
.subckt INVX1 A=regfile[48][26] Y=$abc$48160$new_n10183_
.subckt INVX1 A=regfile[49][26] Y=$abc$48160$new_n10184_
.subckt INVX1 A=regfile[50][26] Y=$abc$48160$new_n10185_
.subckt INVX1 A=regfile[51][26] Y=$abc$48160$new_n10186_
.subckt INVX1 A=regfile[52][26] Y=$abc$48160$new_n10187_
.subckt INVX1 A=regfile[53][26] Y=$abc$48160$new_n10188_
.subckt INVX1 A=regfile[54][26] Y=$abc$48160$new_n10189_
.subckt INVX1 A=regfile[55][26] Y=$abc$48160$new_n10190_
.subckt INVX1 A=regfile[56][26] Y=$abc$48160$new_n10191_
.subckt INVX1 A=regfile[58][26] Y=$abc$48160$new_n10192_
.subckt INVX1 A=regfile[59][26] Y=$abc$48160$new_n10193_
.subckt INVX1 A=regfile[60][26] Y=$abc$48160$new_n10194_
.subckt INVX1 A=regfile[61][26] Y=$abc$48160$new_n10195_
.subckt INVX1 A=regfile[62][26] Y=$abc$48160$new_n10196_
.subckt INVX1 A=regfile[63][26] Y=$abc$48160$new_n10197_
.subckt INVX1 A=regfile[0][27] Y=$abc$48160$new_n10198_
.subckt INVX1 A=regfile[1][27] Y=$abc$48160$new_n10199_
.subckt INVX1 A=regfile[2][27] Y=$abc$48160$new_n10200_
.subckt INVX1 A=regfile[3][27] Y=$abc$48160$new_n10201_
.subckt INVX1 A=regfile[4][27] Y=$abc$48160$new_n10202_
.subckt INVX1 A=regfile[5][27] Y=$abc$48160$new_n10203_
.subckt INVX1 A=regfile[6][27] Y=$abc$48160$new_n10204_
.subckt INVX1 A=regfile[7][27] Y=$abc$48160$new_n10205_
.subckt INVX1 A=regfile[8][27] Y=$abc$48160$new_n10206_
.subckt INVX1 A=regfile[10][27] Y=$abc$48160$new_n10207_
.subckt INVX1 A=regfile[11][27] Y=$abc$48160$new_n10208_
.subckt INVX1 A=regfile[12][27] Y=$abc$48160$new_n10209_
.subckt INVX1 A=regfile[13][27] Y=$abc$48160$new_n10210_
.subckt INVX1 A=regfile[14][27] Y=$abc$48160$new_n10211_
.subckt INVX1 A=regfile[15][27] Y=$abc$48160$new_n10212_
.subckt INVX1 A=regfile[16][27] Y=$abc$48160$new_n10213_
.subckt INVX1 A=regfile[17][27] Y=$abc$48160$new_n10214_
.subckt INVX1 A=regfile[19][27] Y=$abc$48160$new_n10215_
.subckt INVX1 A=regfile[20][27] Y=$abc$48160$new_n10216_
.subckt INVX1 A=regfile[21][27] Y=$abc$48160$new_n10217_
.subckt INVX1 A=regfile[22][27] Y=$abc$48160$new_n10218_
.subckt INVX1 A=regfile[23][27] Y=$abc$48160$new_n10219_
.subckt INVX1 A=regfile[24][27] Y=$abc$48160$new_n10220_
.subckt INVX1 A=regfile[26][27] Y=$abc$48160$new_n10221_
.subckt INVX1 A=regfile[27][27] Y=$abc$48160$new_n10222_
.subckt INVX1 A=regfile[28][27] Y=$abc$48160$new_n10223_
.subckt INVX1 A=regfile[29][27] Y=$abc$48160$new_n10224_
.subckt INVX1 A=regfile[30][27] Y=$abc$48160$new_n10225_
.subckt INVX1 A=regfile[31][27] Y=$abc$48160$new_n10226_
.subckt INVX1 A=regfile[32][27] Y=$abc$48160$new_n10227_
.subckt INVX1 A=regfile[33][27] Y=$abc$48160$new_n10228_
.subckt INVX1 A=regfile[34][27] Y=$abc$48160$new_n10229_
.subckt INVX1 A=regfile[35][27] Y=$abc$48160$new_n10230_
.subckt INVX1 A=regfile[36][27] Y=$abc$48160$new_n10231_
.subckt INVX1 A=regfile[37][27] Y=$abc$48160$new_n10232_
.subckt INVX1 A=regfile[38][27] Y=$abc$48160$new_n10233_
.subckt INVX1 A=regfile[39][27] Y=$abc$48160$new_n10234_
.subckt INVX1 A=regfile[40][27] Y=$abc$48160$new_n10235_
.subckt INVX1 A=regfile[42][27] Y=$abc$48160$new_n10236_
.subckt INVX1 A=regfile[43][27] Y=$abc$48160$new_n10237_
.subckt INVX1 A=regfile[44][27] Y=$abc$48160$new_n10238_
.subckt INVX1 A=regfile[45][27] Y=$abc$48160$new_n10239_
.subckt INVX1 A=regfile[46][27] Y=$abc$48160$new_n10240_
.subckt INVX1 A=regfile[47][27] Y=$abc$48160$new_n10241_
.subckt INVX1 A=regfile[48][27] Y=$abc$48160$new_n10242_
.subckt INVX1 A=regfile[49][27] Y=$abc$48160$new_n10243_
.subckt INVX1 A=regfile[50][27] Y=$abc$48160$new_n10244_
.subckt INVX1 A=regfile[51][27] Y=$abc$48160$new_n10245_
.subckt INVX1 A=regfile[52][27] Y=$abc$48160$new_n10246_
.subckt INVX1 A=regfile[53][27] Y=$abc$48160$new_n10247_
.subckt INVX1 A=regfile[54][27] Y=$abc$48160$new_n10248_
.subckt INVX1 A=regfile[55][27] Y=$abc$48160$new_n10249_
.subckt INVX1 A=regfile[56][27] Y=$abc$48160$new_n10250_
.subckt INVX1 A=regfile[58][27] Y=$abc$48160$new_n10251_
.subckt INVX1 A=regfile[59][27] Y=$abc$48160$new_n10252_
.subckt INVX1 A=regfile[60][27] Y=$abc$48160$new_n10253_
.subckt INVX1 A=regfile[61][27] Y=$abc$48160$new_n10254_
.subckt INVX1 A=regfile[62][27] Y=$abc$48160$new_n10255_
.subckt INVX1 A=regfile[63][27] Y=$abc$48160$new_n10256_
.subckt INVX1 A=regfile[0][28] Y=$abc$48160$new_n10257_
.subckt INVX1 A=regfile[1][28] Y=$abc$48160$new_n10258_
.subckt INVX1 A=regfile[2][28] Y=$abc$48160$new_n10259_
.subckt INVX1 A=regfile[3][28] Y=$abc$48160$new_n10260_
.subckt INVX1 A=regfile[4][28] Y=$abc$48160$new_n10261_
.subckt INVX1 A=regfile[5][28] Y=$abc$48160$new_n10262_
.subckt INVX1 A=regfile[6][28] Y=$abc$48160$new_n10263_
.subckt INVX1 A=regfile[7][28] Y=$abc$48160$new_n10264_
.subckt INVX1 A=regfile[8][28] Y=$abc$48160$new_n10265_
.subckt INVX1 A=regfile[10][28] Y=$abc$48160$new_n10266_
.subckt INVX1 A=regfile[11][28] Y=$abc$48160$new_n10267_
.subckt INVX1 A=regfile[12][28] Y=$abc$48160$new_n10268_
.subckt INVX1 A=regfile[13][28] Y=$abc$48160$new_n10269_
.subckt INVX1 A=regfile[14][28] Y=$abc$48160$new_n10270_
.subckt INVX1 A=regfile[15][28] Y=$abc$48160$new_n10271_
.subckt INVX1 A=regfile[16][28] Y=$abc$48160$new_n10272_
.subckt INVX1 A=regfile[17][28] Y=$abc$48160$new_n10273_
.subckt INVX1 A=regfile[19][28] Y=$abc$48160$new_n10274_
.subckt INVX1 A=regfile[22][28] Y=$abc$48160$new_n10275_
.subckt INVX1 A=regfile[23][28] Y=$abc$48160$new_n10276_
.subckt INVX1 A=regfile[24][28] Y=$abc$48160$new_n10277_
.subckt INVX1 A=regfile[26][28] Y=$abc$48160$new_n10278_
.subckt INVX1 A=regfile[27][28] Y=$abc$48160$new_n10279_
.subckt INVX1 A=regfile[28][28] Y=$abc$48160$new_n10280_
.subckt INVX1 A=regfile[29][28] Y=$abc$48160$new_n10281_
.subckt INVX1 A=regfile[30][28] Y=$abc$48160$new_n10282_
.subckt INVX1 A=regfile[31][28] Y=$abc$48160$new_n10283_
.subckt INVX1 A=regfile[32][28] Y=$abc$48160$new_n10284_
.subckt INVX1 A=regfile[33][28] Y=$abc$48160$new_n10285_
.subckt INVX1 A=regfile[34][28] Y=$abc$48160$new_n10286_
.subckt INVX1 A=regfile[35][28] Y=$abc$48160$new_n10287_
.subckt INVX1 A=regfile[36][28] Y=$abc$48160$new_n10288_
.subckt INVX1 A=regfile[37][28] Y=$abc$48160$new_n10289_
.subckt INVX1 A=regfile[38][28] Y=$abc$48160$new_n10290_
.subckt INVX1 A=regfile[39][28] Y=$abc$48160$new_n10291_
.subckt INVX1 A=regfile[40][28] Y=$abc$48160$new_n10292_
.subckt INVX1 A=regfile[42][28] Y=$abc$48160$new_n10293_
.subckt INVX1 A=regfile[43][28] Y=$abc$48160$new_n10294_
.subckt INVX1 A=regfile[44][28] Y=$abc$48160$new_n10295_
.subckt INVX1 A=regfile[45][28] Y=$abc$48160$new_n10296_
.subckt INVX1 A=regfile[46][28] Y=$abc$48160$new_n10297_
.subckt INVX1 A=regfile[47][28] Y=$abc$48160$new_n10298_
.subckt INVX1 A=regfile[48][28] Y=$abc$48160$new_n10299_
.subckt INVX1 A=regfile[49][28] Y=$abc$48160$new_n10300_
.subckt INVX1 A=regfile[50][28] Y=$abc$48160$new_n10301_
.subckt INVX1 A=regfile[51][28] Y=$abc$48160$new_n10302_
.subckt INVX1 A=regfile[52][28] Y=$abc$48160$new_n10303_
.subckt INVX1 A=regfile[53][28] Y=$abc$48160$new_n10304_
.subckt INVX1 A=regfile[54][28] Y=$abc$48160$new_n10305_
.subckt INVX1 A=regfile[55][28] Y=$abc$48160$new_n10306_
.subckt INVX1 A=regfile[56][28] Y=$abc$48160$new_n10307_
.subckt INVX1 A=regfile[58][28] Y=$abc$48160$new_n10308_
.subckt INVX1 A=regfile[59][28] Y=$abc$48160$new_n10309_
.subckt INVX1 A=regfile[60][28] Y=$abc$48160$new_n10310_
.subckt INVX1 A=regfile[61][28] Y=$abc$48160$new_n10311_
.subckt INVX1 A=regfile[62][28] Y=$abc$48160$new_n10312_
.subckt INVX1 A=regfile[63][28] Y=$abc$48160$new_n10313_
.subckt INVX1 A=regfile[0][29] Y=$abc$48160$new_n10314_
.subckt INVX1 A=regfile[1][29] Y=$abc$48160$new_n10315_
.subckt INVX1 A=regfile[2][29] Y=$abc$48160$new_n10316_
.subckt INVX1 A=regfile[3][29] Y=$abc$48160$new_n10317_
.subckt INVX1 A=regfile[4][29] Y=$abc$48160$new_n10318_
.subckt INVX1 A=regfile[5][29] Y=$abc$48160$new_n10319_
.subckt INVX1 A=regfile[6][29] Y=$abc$48160$new_n10320_
.subckt INVX1 A=regfile[7][29] Y=$abc$48160$new_n10321_
.subckt INVX1 A=regfile[8][29] Y=$abc$48160$new_n10322_
.subckt INVX1 A=regfile[10][29] Y=$abc$48160$new_n10323_
.subckt INVX1 A=regfile[11][29] Y=$abc$48160$new_n10324_
.subckt INVX1 A=regfile[12][29] Y=$abc$48160$new_n10325_
.subckt INVX1 A=regfile[13][29] Y=$abc$48160$new_n10326_
.subckt INVX1 A=regfile[14][29] Y=$abc$48160$new_n10327_
.subckt INVX1 A=regfile[15][29] Y=$abc$48160$new_n10328_
.subckt INVX1 A=regfile[16][29] Y=$abc$48160$new_n10329_
.subckt INVX1 A=regfile[17][29] Y=$abc$48160$new_n10330_
.subckt INVX1 A=regfile[19][29] Y=$abc$48160$new_n10331_
.subckt INVX1 A=regfile[22][29] Y=$abc$48160$new_n10332_
.subckt INVX1 A=regfile[23][29] Y=$abc$48160$new_n10333_
.subckt INVX1 A=regfile[24][29] Y=$abc$48160$new_n10334_
.subckt INVX1 A=regfile[26][29] Y=$abc$48160$new_n10335_
.subckt INVX1 A=regfile[27][29] Y=$abc$48160$new_n10336_
.subckt INVX1 A=regfile[28][29] Y=$abc$48160$new_n10337_
.subckt INVX1 A=regfile[29][29] Y=$abc$48160$new_n10338_
.subckt INVX1 A=regfile[30][29] Y=$abc$48160$new_n10339_
.subckt INVX1 A=regfile[31][29] Y=$abc$48160$new_n10340_
.subckt INVX1 A=regfile[32][29] Y=$abc$48160$new_n10341_
.subckt INVX1 A=regfile[33][29] Y=$abc$48160$new_n10342_
.subckt INVX1 A=regfile[34][29] Y=$abc$48160$new_n10343_
.subckt INVX1 A=regfile[35][29] Y=$abc$48160$new_n10344_
.subckt INVX1 A=regfile[36][29] Y=$abc$48160$new_n10345_
.subckt INVX1 A=regfile[37][29] Y=$abc$48160$new_n10346_
.subckt INVX1 A=regfile[38][29] Y=$abc$48160$new_n10347_
.subckt INVX1 A=regfile[39][29] Y=$abc$48160$new_n10348_
.subckt INVX1 A=regfile[40][29] Y=$abc$48160$new_n10349_
.subckt INVX1 A=regfile[42][29] Y=$abc$48160$new_n10350_
.subckt INVX1 A=regfile[43][29] Y=$abc$48160$new_n10351_
.subckt INVX1 A=regfile[44][29] Y=$abc$48160$new_n10352_
.subckt INVX1 A=regfile[45][29] Y=$abc$48160$new_n10353_
.subckt INVX1 A=regfile[46][29] Y=$abc$48160$new_n10354_
.subckt INVX1 A=regfile[47][29] Y=$abc$48160$new_n10355_
.subckt INVX1 A=regfile[48][29] Y=$abc$48160$new_n10356_
.subckt INVX1 A=regfile[49][29] Y=$abc$48160$new_n10357_
.subckt INVX1 A=regfile[50][29] Y=$abc$48160$new_n10358_
.subckt INVX1 A=regfile[51][29] Y=$abc$48160$new_n10359_
.subckt INVX1 A=regfile[52][29] Y=$abc$48160$new_n10360_
.subckt INVX1 A=regfile[53][29] Y=$abc$48160$new_n10361_
.subckt INVX1 A=regfile[54][29] Y=$abc$48160$new_n10362_
.subckt INVX1 A=regfile[55][29] Y=$abc$48160$new_n10363_
.subckt INVX1 A=regfile[56][29] Y=$abc$48160$new_n10364_
.subckt INVX1 A=regfile[58][29] Y=$abc$48160$new_n10365_
.subckt INVX1 A=regfile[59][29] Y=$abc$48160$new_n10366_
.subckt INVX1 A=regfile[60][29] Y=$abc$48160$new_n10367_
.subckt INVX1 A=regfile[61][29] Y=$abc$48160$new_n10368_
.subckt INVX1 A=regfile[62][29] Y=$abc$48160$new_n10369_
.subckt INVX1 A=regfile[63][29] Y=$abc$48160$new_n10370_
.subckt INVX1 A=regfile[0][30] Y=$abc$48160$new_n10371_
.subckt INVX1 A=regfile[1][30] Y=$abc$48160$new_n10372_
.subckt INVX1 A=regfile[2][30] Y=$abc$48160$new_n10373_
.subckt INVX1 A=regfile[3][30] Y=$abc$48160$new_n10374_
.subckt INVX1 A=regfile[4][30] Y=$abc$48160$new_n10375_
.subckt INVX1 A=regfile[5][30] Y=$abc$48160$new_n10376_
.subckt INVX1 A=regfile[6][30] Y=$abc$48160$new_n10377_
.subckt INVX1 A=regfile[7][30] Y=$abc$48160$new_n10378_
.subckt INVX1 A=regfile[8][30] Y=$abc$48160$new_n10379_
.subckt INVX1 A=regfile[9][30] Y=$abc$48160$new_n10380_
.subckt INVX1 A=regfile[10][30] Y=$abc$48160$new_n10381_
.subckt INVX1 A=regfile[11][30] Y=$abc$48160$new_n10382_
.subckt INVX1 A=regfile[12][30] Y=$abc$48160$new_n10383_
.subckt INVX1 A=regfile[13][30] Y=$abc$48160$new_n10384_
.subckt INVX1 A=regfile[14][30] Y=$abc$48160$new_n10385_
.subckt INVX1 A=regfile[15][30] Y=$abc$48160$new_n10386_
.subckt INVX1 A=regfile[16][30] Y=$abc$48160$new_n10387_
.subckt INVX1 A=regfile[17][30] Y=$abc$48160$new_n10388_
.subckt INVX1 A=regfile[19][30] Y=$abc$48160$new_n10389_
.subckt INVX1 A=regfile[21][30] Y=$abc$48160$new_n10390_
.subckt INVX1 A=regfile[22][30] Y=$abc$48160$new_n10391_
.subckt INVX1 A=regfile[23][30] Y=$abc$48160$new_n10392_
.subckt INVX1 A=regfile[24][30] Y=$abc$48160$new_n10393_
.subckt INVX1 A=regfile[26][30] Y=$abc$48160$new_n10394_
.subckt INVX1 A=regfile[27][30] Y=$abc$48160$new_n10395_
.subckt INVX1 A=regfile[28][30] Y=$abc$48160$new_n10396_
.subckt INVX1 A=regfile[29][30] Y=$abc$48160$new_n10397_
.subckt INVX1 A=regfile[30][30] Y=$abc$48160$new_n10398_
.subckt INVX1 A=regfile[31][30] Y=$abc$48160$new_n10399_
.subckt INVX1 A=regfile[32][30] Y=$abc$48160$new_n10400_
.subckt INVX1 A=regfile[33][30] Y=$abc$48160$new_n10401_
.subckt INVX1 A=regfile[34][30] Y=$abc$48160$new_n10402_
.subckt INVX1 A=regfile[35][30] Y=$abc$48160$new_n10403_
.subckt INVX1 A=regfile[36][30] Y=$abc$48160$new_n10404_
.subckt INVX1 A=regfile[37][30] Y=$abc$48160$new_n10405_
.subckt INVX1 A=regfile[38][30] Y=$abc$48160$new_n10406_
.subckt INVX1 A=regfile[39][30] Y=$abc$48160$new_n10407_
.subckt INVX1 A=regfile[40][30] Y=$abc$48160$new_n10408_
.subckt INVX1 A=regfile[42][30] Y=$abc$48160$new_n10409_
.subckt INVX1 A=regfile[43][30] Y=$abc$48160$new_n10410_
.subckt INVX1 A=regfile[44][30] Y=$abc$48160$new_n10411_
.subckt INVX1 A=regfile[45][30] Y=$abc$48160$new_n10412_
.subckt INVX1 A=regfile[46][30] Y=$abc$48160$new_n10413_
.subckt INVX1 A=regfile[47][30] Y=$abc$48160$new_n10414_
.subckt INVX1 A=regfile[48][30] Y=$abc$48160$new_n10415_
.subckt INVX1 A=regfile[49][30] Y=$abc$48160$new_n10416_
.subckt INVX1 A=regfile[50][30] Y=$abc$48160$new_n10417_
.subckt INVX1 A=regfile[51][30] Y=$abc$48160$new_n10418_
.subckt INVX1 A=regfile[52][30] Y=$abc$48160$new_n10419_
.subckt INVX1 A=regfile[53][30] Y=$abc$48160$new_n10420_
.subckt INVX1 A=regfile[54][30] Y=$abc$48160$new_n10421_
.subckt INVX1 A=regfile[55][30] Y=$abc$48160$new_n10422_
.subckt INVX1 A=regfile[56][30] Y=$abc$48160$new_n10423_
.subckt INVX1 A=regfile[58][30] Y=$abc$48160$new_n10424_
.subckt INVX1 A=regfile[59][30] Y=$abc$48160$new_n10425_
.subckt INVX1 A=regfile[60][30] Y=$abc$48160$new_n10426_
.subckt INVX1 A=regfile[61][30] Y=$abc$48160$new_n10427_
.subckt INVX1 A=regfile[62][30] Y=$abc$48160$new_n10428_
.subckt INVX1 A=regfile[63][30] Y=$abc$48160$new_n10429_
.subckt INVX1 A=regfile[0][31] Y=$abc$48160$new_n10430_
.subckt INVX1 A=regfile[1][31] Y=$abc$48160$new_n10431_
.subckt INVX1 A=regfile[2][31] Y=$abc$48160$new_n10432_
.subckt INVX1 A=regfile[3][31] Y=$abc$48160$new_n10433_
.subckt INVX1 A=regfile[4][31] Y=$abc$48160$new_n10434_
.subckt INVX1 A=regfile[5][31] Y=$abc$48160$new_n10435_
.subckt INVX1 A=regfile[6][31] Y=$abc$48160$new_n10436_
.subckt INVX1 A=regfile[7][31] Y=$abc$48160$new_n10437_
.subckt INVX1 A=regfile[8][31] Y=$abc$48160$new_n10438_
.subckt INVX1 A=regfile[10][31] Y=$abc$48160$new_n10439_
.subckt INVX1 A=regfile[11][31] Y=$abc$48160$new_n10440_
.subckt INVX1 A=regfile[12][31] Y=$abc$48160$new_n10441_
.subckt INVX1 A=regfile[13][31] Y=$abc$48160$new_n10442_
.subckt INVX1 A=regfile[14][31] Y=$abc$48160$new_n10443_
.subckt INVX1 A=regfile[15][31] Y=$abc$48160$new_n10444_
.subckt INVX1 A=regfile[16][31] Y=$abc$48160$new_n10445_
.subckt INVX1 A=regfile[17][31] Y=$abc$48160$new_n10446_
.subckt INVX1 A=regfile[19][31] Y=$abc$48160$new_n10447_
.subckt INVX1 A=regfile[22][31] Y=$abc$48160$new_n10448_
.subckt INVX1 A=regfile[23][31] Y=$abc$48160$new_n10449_
.subckt INVX1 A=regfile[24][31] Y=$abc$48160$new_n10450_
.subckt INVX1 A=regfile[26][31] Y=$abc$48160$new_n10451_
.subckt INVX1 A=regfile[27][31] Y=$abc$48160$new_n10452_
.subckt INVX1 A=regfile[28][31] Y=$abc$48160$new_n10453_
.subckt INVX1 A=regfile[29][31] Y=$abc$48160$new_n10454_
.subckt INVX1 A=regfile[30][31] Y=$abc$48160$new_n10455_
.subckt INVX1 A=regfile[31][31] Y=$abc$48160$new_n10456_
.subckt INVX1 A=regfile[32][31] Y=$abc$48160$new_n10457_
.subckt INVX1 A=regfile[33][31] Y=$abc$48160$new_n10458_
.subckt INVX1 A=regfile[34][31] Y=$abc$48160$new_n10459_
.subckt INVX1 A=regfile[35][31] Y=$abc$48160$new_n10460_
.subckt INVX1 A=regfile[36][31] Y=$abc$48160$new_n10461_
.subckt INVX1 A=regfile[37][31] Y=$abc$48160$new_n10462_
.subckt INVX1 A=regfile[38][31] Y=$abc$48160$new_n10463_
.subckt INVX1 A=regfile[39][31] Y=$abc$48160$new_n10464_
.subckt INVX1 A=regfile[40][31] Y=$abc$48160$new_n10465_
.subckt INVX1 A=regfile[42][31] Y=$abc$48160$new_n10466_
.subckt INVX1 A=regfile[43][31] Y=$abc$48160$new_n10467_
.subckt INVX1 A=regfile[44][31] Y=$abc$48160$new_n10468_
.subckt INVX1 A=regfile[45][31] Y=$abc$48160$new_n10469_
.subckt INVX1 A=regfile[46][31] Y=$abc$48160$new_n10470_
.subckt INVX1 A=regfile[47][31] Y=$abc$48160$new_n10471_
.subckt INVX1 A=regfile[48][31] Y=$abc$48160$new_n10472_
.subckt INVX1 A=regfile[49][31] Y=$abc$48160$new_n10473_
.subckt INVX1 A=regfile[50][31] Y=$abc$48160$new_n10474_
.subckt INVX1 A=regfile[51][31] Y=$abc$48160$new_n10475_
.subckt INVX1 A=regfile[52][31] Y=$abc$48160$new_n10476_
.subckt INVX1 A=regfile[53][31] Y=$abc$48160$new_n10477_
.subckt INVX1 A=regfile[54][31] Y=$abc$48160$new_n10478_
.subckt INVX1 A=regfile[55][31] Y=$abc$48160$new_n10479_
.subckt INVX1 A=regfile[56][31] Y=$abc$48160$new_n10480_
.subckt INVX1 A=regfile[58][31] Y=$abc$48160$new_n10481_
.subckt INVX1 A=regfile[59][31] Y=$abc$48160$new_n10482_
.subckt INVX1 A=regfile[60][31] Y=$abc$48160$new_n10483_
.subckt INVX1 A=regfile[61][31] Y=$abc$48160$new_n10484_
.subckt INVX1 A=regfile[62][31] Y=$abc$48160$new_n10485_
.subckt INVX1 A=regfile[63][31] Y=$abc$48160$new_n10486_
.subckt INVX1 A=regfile[0][32] Y=$abc$48160$new_n10487_
.subckt INVX1 A=regfile[1][32] Y=$abc$48160$new_n10488_
.subckt INVX1 A=regfile[2][32] Y=$abc$48160$new_n10489_
.subckt INVX1 A=regfile[3][32] Y=$abc$48160$new_n10490_
.subckt INVX1 A=regfile[4][32] Y=$abc$48160$new_n10491_
.subckt INVX1 A=regfile[5][32] Y=$abc$48160$new_n10492_
.subckt INVX1 A=regfile[6][32] Y=$abc$48160$new_n10493_
.subckt INVX1 A=regfile[7][32] Y=$abc$48160$new_n10494_
.subckt INVX1 A=regfile[8][32] Y=$abc$48160$new_n10495_
.subckt INVX1 A=regfile[10][32] Y=$abc$48160$new_n10496_
.subckt INVX1 A=regfile[11][32] Y=$abc$48160$new_n10497_
.subckt INVX1 A=regfile[12][32] Y=$abc$48160$new_n10498_
.subckt INVX1 A=regfile[13][32] Y=$abc$48160$new_n10499_
.subckt INVX1 A=regfile[14][32] Y=$abc$48160$new_n10500_
.subckt INVX1 A=regfile[15][32] Y=$abc$48160$new_n10501_
.subckt INVX1 A=regfile[16][32] Y=$abc$48160$new_n10502_
.subckt INVX1 A=regfile[17][32] Y=$abc$48160$new_n10503_
.subckt INVX1 A=regfile[19][32] Y=$abc$48160$new_n10504_
.subckt INVX1 A=regfile[23][32] Y=$abc$48160$new_n10505_
.subckt INVX1 A=regfile[24][32] Y=$abc$48160$new_n10506_
.subckt INVX1 A=regfile[26][32] Y=$abc$48160$new_n10507_
.subckt INVX1 A=regfile[27][32] Y=$abc$48160$new_n10508_
.subckt INVX1 A=regfile[28][32] Y=$abc$48160$new_n10509_
.subckt INVX1 A=regfile[29][32] Y=$abc$48160$new_n10510_
.subckt INVX1 A=regfile[30][32] Y=$abc$48160$new_n10511_
.subckt INVX1 A=regfile[31][32] Y=$abc$48160$new_n10512_
.subckt INVX1 A=regfile[32][32] Y=$abc$48160$new_n10513_
.subckt INVX1 A=regfile[33][32] Y=$abc$48160$new_n10514_
.subckt INVX1 A=regfile[34][32] Y=$abc$48160$new_n10515_
.subckt INVX1 A=regfile[35][32] Y=$abc$48160$new_n10516_
.subckt INVX1 A=regfile[36][32] Y=$abc$48160$new_n10517_
.subckt INVX1 A=regfile[37][32] Y=$abc$48160$new_n10518_
.subckt INVX1 A=regfile[38][32] Y=$abc$48160$new_n10519_
.subckt INVX1 A=regfile[39][32] Y=$abc$48160$new_n10520_
.subckt INVX1 A=regfile[40][32] Y=$abc$48160$new_n10521_
.subckt INVX1 A=regfile[42][32] Y=$abc$48160$new_n10522_
.subckt INVX1 A=regfile[43][32] Y=$abc$48160$new_n10523_
.subckt INVX1 A=regfile[44][32] Y=$abc$48160$new_n10524_
.subckt INVX1 A=regfile[45][32] Y=$abc$48160$new_n10525_
.subckt INVX1 A=regfile[46][32] Y=$abc$48160$new_n10526_
.subckt INVX1 A=regfile[47][32] Y=$abc$48160$new_n10527_
.subckt INVX1 A=regfile[48][32] Y=$abc$48160$new_n10528_
.subckt INVX1 A=regfile[49][32] Y=$abc$48160$new_n10529_
.subckt INVX1 A=regfile[50][32] Y=$abc$48160$new_n10530_
.subckt INVX1 A=regfile[51][32] Y=$abc$48160$new_n10531_
.subckt INVX1 A=regfile[52][32] Y=$abc$48160$new_n10532_
.subckt INVX1 A=regfile[53][32] Y=$abc$48160$new_n10533_
.subckt INVX1 A=regfile[54][32] Y=$abc$48160$new_n10534_
.subckt INVX1 A=regfile[55][32] Y=$abc$48160$new_n10535_
.subckt INVX1 A=regfile[56][32] Y=$abc$48160$new_n10536_
.subckt INVX1 A=regfile[58][32] Y=$abc$48160$new_n10537_
.subckt INVX1 A=regfile[59][32] Y=$abc$48160$new_n10538_
.subckt INVX1 A=regfile[60][32] Y=$abc$48160$new_n10539_
.subckt INVX1 A=regfile[61][32] Y=$abc$48160$new_n10540_
.subckt INVX1 A=regfile[62][32] Y=$abc$48160$new_n10541_
.subckt INVX1 A=regfile[63][32] Y=$abc$48160$new_n10542_
.subckt INVX1 A=regfile[0][33] Y=$abc$48160$new_n10543_
.subckt INVX1 A=regfile[1][33] Y=$abc$48160$new_n10544_
.subckt INVX1 A=regfile[2][33] Y=$abc$48160$new_n10545_
.subckt INVX1 A=regfile[3][33] Y=$abc$48160$new_n10546_
.subckt INVX1 A=regfile[4][33] Y=$abc$48160$new_n10547_
.subckt INVX1 A=regfile[5][33] Y=$abc$48160$new_n10548_
.subckt INVX1 A=regfile[6][33] Y=$abc$48160$new_n10549_
.subckt INVX1 A=regfile[7][33] Y=$abc$48160$new_n10550_
.subckt INVX1 A=regfile[8][33] Y=$abc$48160$new_n10551_
.subckt INVX1 A=regfile[10][33] Y=$abc$48160$new_n10552_
.subckt INVX1 A=regfile[11][33] Y=$abc$48160$new_n10553_
.subckt INVX1 A=regfile[12][33] Y=$abc$48160$new_n10554_
.subckt INVX1 A=regfile[13][33] Y=$abc$48160$new_n10555_
.subckt INVX1 A=regfile[14][33] Y=$abc$48160$new_n10556_
.subckt INVX1 A=regfile[15][33] Y=$abc$48160$new_n10557_
.subckt INVX1 A=regfile[16][33] Y=$abc$48160$new_n10558_
.subckt INVX1 A=regfile[17][33] Y=$abc$48160$new_n10559_
.subckt INVX1 A=regfile[19][33] Y=$abc$48160$new_n10560_
.subckt INVX1 A=regfile[21][33] Y=$abc$48160$new_n10561_
.subckt INVX1 A=regfile[23][33] Y=$abc$48160$new_n10562_
.subckt INVX1 A=regfile[24][33] Y=$abc$48160$new_n10563_
.subckt INVX1 A=regfile[26][33] Y=$abc$48160$new_n10564_
.subckt INVX1 A=regfile[27][33] Y=$abc$48160$new_n10565_
.subckt INVX1 A=regfile[28][33] Y=$abc$48160$new_n10566_
.subckt INVX1 A=regfile[29][33] Y=$abc$48160$new_n10567_
.subckt INVX1 A=regfile[30][33] Y=$abc$48160$new_n10568_
.subckt INVX1 A=regfile[31][33] Y=$abc$48160$new_n10569_
.subckt INVX1 A=regfile[32][33] Y=$abc$48160$new_n10570_
.subckt INVX1 A=regfile[33][33] Y=$abc$48160$new_n10571_
.subckt INVX1 A=regfile[34][33] Y=$abc$48160$new_n10572_
.subckt INVX1 A=regfile[35][33] Y=$abc$48160$new_n10573_
.subckt INVX1 A=regfile[36][33] Y=$abc$48160$new_n10574_
.subckt INVX1 A=regfile[37][33] Y=$abc$48160$new_n10575_
.subckt INVX1 A=regfile[38][33] Y=$abc$48160$new_n10576_
.subckt INVX1 A=regfile[39][33] Y=$abc$48160$new_n10577_
.subckt INVX1 A=regfile[40][33] Y=$abc$48160$new_n10578_
.subckt INVX1 A=regfile[42][33] Y=$abc$48160$new_n10579_
.subckt INVX1 A=regfile[43][33] Y=$abc$48160$new_n10580_
.subckt INVX1 A=regfile[44][33] Y=$abc$48160$new_n10581_
.subckt INVX1 A=regfile[45][33] Y=$abc$48160$new_n10582_
.subckt INVX1 A=regfile[46][33] Y=$abc$48160$new_n10583_
.subckt INVX1 A=regfile[47][33] Y=$abc$48160$new_n10584_
.subckt INVX1 A=regfile[48][33] Y=$abc$48160$new_n10585_
.subckt INVX1 A=regfile[49][33] Y=$abc$48160$new_n10586_
.subckt INVX1 A=regfile[50][33] Y=$abc$48160$new_n10587_
.subckt INVX1 A=regfile[51][33] Y=$abc$48160$new_n10588_
.subckt INVX1 A=regfile[52][33] Y=$abc$48160$new_n10589_
.subckt INVX1 A=regfile[53][33] Y=$abc$48160$new_n10590_
.subckt INVX1 A=regfile[54][33] Y=$abc$48160$new_n10591_
.subckt INVX1 A=regfile[55][33] Y=$abc$48160$new_n10592_
.subckt INVX1 A=regfile[56][33] Y=$abc$48160$new_n10593_
.subckt INVX1 A=regfile[58][33] Y=$abc$48160$new_n10594_
.subckt INVX1 A=regfile[59][33] Y=$abc$48160$new_n10595_
.subckt INVX1 A=regfile[60][33] Y=$abc$48160$new_n10596_
.subckt INVX1 A=regfile[61][33] Y=$abc$48160$new_n10597_
.subckt INVX1 A=regfile[62][33] Y=$abc$48160$new_n10598_
.subckt INVX1 A=regfile[63][33] Y=$abc$48160$new_n10599_
.subckt INVX1 A=regfile[0][34] Y=$abc$48160$new_n10600_
.subckt INVX1 A=regfile[1][34] Y=$abc$48160$new_n10601_
.subckt INVX1 A=regfile[2][34] Y=$abc$48160$new_n10602_
.subckt INVX1 A=regfile[3][34] Y=$abc$48160$new_n10603_
.subckt INVX1 A=regfile[4][34] Y=$abc$48160$new_n10604_
.subckt INVX1 A=regfile[5][34] Y=$abc$48160$new_n10605_
.subckt INVX1 A=regfile[6][34] Y=$abc$48160$new_n10606_
.subckt INVX1 A=regfile[7][34] Y=$abc$48160$new_n10607_
.subckt INVX1 A=regfile[8][34] Y=$abc$48160$new_n10608_
.subckt INVX1 A=regfile[10][34] Y=$abc$48160$new_n10609_
.subckt INVX1 A=regfile[11][34] Y=$abc$48160$new_n10610_
.subckt INVX1 A=regfile[12][34] Y=$abc$48160$new_n10611_
.subckt INVX1 A=regfile[13][34] Y=$abc$48160$new_n10612_
.subckt INVX1 A=regfile[14][34] Y=$abc$48160$new_n10613_
.subckt INVX1 A=regfile[15][34] Y=$abc$48160$new_n10614_
.subckt INVX1 A=regfile[16][34] Y=$abc$48160$new_n10615_
.subckt INVX1 A=regfile[17][34] Y=$abc$48160$new_n10616_
.subckt INVX1 A=regfile[19][34] Y=$abc$48160$new_n10617_
.subckt INVX1 A=regfile[21][34] Y=$abc$48160$new_n10618_
.subckt INVX1 A=regfile[22][34] Y=$abc$48160$new_n10619_
.subckt INVX1 A=regfile[23][34] Y=$abc$48160$new_n10620_
.subckt INVX1 A=regfile[24][34] Y=$abc$48160$new_n10621_
.subckt INVX1 A=regfile[26][34] Y=$abc$48160$new_n10622_
.subckt INVX1 A=regfile[27][34] Y=$abc$48160$new_n10623_
.subckt INVX1 A=regfile[28][34] Y=$abc$48160$new_n10624_
.subckt INVX1 A=regfile[29][34] Y=$abc$48160$new_n10625_
.subckt INVX1 A=regfile[30][34] Y=$abc$48160$new_n10626_
.subckt INVX1 A=regfile[31][34] Y=$abc$48160$new_n10627_
.subckt INVX1 A=regfile[32][34] Y=$abc$48160$new_n10628_
.subckt INVX1 A=regfile[33][34] Y=$abc$48160$new_n10629_
.subckt INVX1 A=regfile[34][34] Y=$abc$48160$new_n10630_
.subckt INVX1 A=regfile[35][34] Y=$abc$48160$new_n10631_
.subckt INVX1 A=regfile[36][34] Y=$abc$48160$new_n10632_
.subckt INVX1 A=regfile[37][34] Y=$abc$48160$new_n10633_
.subckt INVX1 A=regfile[38][34] Y=$abc$48160$new_n10634_
.subckt INVX1 A=regfile[39][34] Y=$abc$48160$new_n10635_
.subckt INVX1 A=regfile[40][34] Y=$abc$48160$new_n10636_
.subckt INVX1 A=regfile[42][34] Y=$abc$48160$new_n10637_
.subckt INVX1 A=regfile[43][34] Y=$abc$48160$new_n10638_
.subckt INVX1 A=regfile[44][34] Y=$abc$48160$new_n10639_
.subckt INVX1 A=regfile[45][34] Y=$abc$48160$new_n10640_
.subckt INVX1 A=regfile[46][34] Y=$abc$48160$new_n10641_
.subckt INVX1 A=regfile[47][34] Y=$abc$48160$new_n10642_
.subckt INVX1 A=regfile[48][34] Y=$abc$48160$new_n10643_
.subckt INVX1 A=regfile[49][34] Y=$abc$48160$new_n10644_
.subckt INVX1 A=regfile[50][34] Y=$abc$48160$new_n10645_
.subckt INVX1 A=regfile[51][34] Y=$abc$48160$new_n10646_
.subckt INVX1 A=regfile[52][34] Y=$abc$48160$new_n10647_
.subckt INVX1 A=regfile[53][34] Y=$abc$48160$new_n10648_
.subckt INVX1 A=regfile[54][34] Y=$abc$48160$new_n10649_
.subckt INVX1 A=regfile[55][34] Y=$abc$48160$new_n10650_
.subckt INVX1 A=regfile[56][34] Y=$abc$48160$new_n10651_
.subckt INVX1 A=regfile[58][34] Y=$abc$48160$new_n10652_
.subckt INVX1 A=regfile[59][34] Y=$abc$48160$new_n10653_
.subckt INVX1 A=regfile[60][34] Y=$abc$48160$new_n10654_
.subckt INVX1 A=regfile[61][34] Y=$abc$48160$new_n10655_
.subckt INVX1 A=regfile[62][34] Y=$abc$48160$new_n10656_
.subckt INVX1 A=regfile[63][34] Y=$abc$48160$new_n10657_
.subckt INVX1 A=regfile[0][35] Y=$abc$48160$new_n10658_
.subckt INVX1 A=regfile[1][35] Y=$abc$48160$new_n10659_
.subckt INVX1 A=regfile[2][35] Y=$abc$48160$new_n10660_
.subckt INVX1 A=regfile[3][35] Y=$abc$48160$new_n10661_
.subckt INVX1 A=regfile[4][35] Y=$abc$48160$new_n10662_
.subckt INVX1 A=regfile[5][35] Y=$abc$48160$new_n10663_
.subckt INVX1 A=regfile[6][35] Y=$abc$48160$new_n10664_
.subckt INVX1 A=regfile[7][35] Y=$abc$48160$new_n10665_
.subckt INVX1 A=regfile[8][35] Y=$abc$48160$new_n10666_
.subckt INVX1 A=regfile[10][35] Y=$abc$48160$new_n10667_
.subckt INVX1 A=regfile[11][35] Y=$abc$48160$new_n10668_
.subckt INVX1 A=regfile[12][35] Y=$abc$48160$new_n10669_
.subckt INVX1 A=regfile[13][35] Y=$abc$48160$new_n10670_
.subckt INVX1 A=regfile[14][35] Y=$abc$48160$new_n10671_
.subckt INVX1 A=regfile[15][35] Y=$abc$48160$new_n10672_
.subckt INVX1 A=regfile[16][35] Y=$abc$48160$new_n10673_
.subckt INVX1 A=regfile[17][35] Y=$abc$48160$new_n10674_
.subckt INVX1 A=regfile[19][35] Y=$abc$48160$new_n10675_
.subckt INVX1 A=regfile[23][35] Y=$abc$48160$new_n10676_
.subckt INVX1 A=regfile[24][35] Y=$abc$48160$new_n10677_
.subckt INVX1 A=regfile[26][35] Y=$abc$48160$new_n10678_
.subckt INVX1 A=regfile[27][35] Y=$abc$48160$new_n10679_
.subckt INVX1 A=regfile[28][35] Y=$abc$48160$new_n10680_
.subckt INVX1 A=regfile[29][35] Y=$abc$48160$new_n10681_
.subckt INVX1 A=regfile[30][35] Y=$abc$48160$new_n10682_
.subckt INVX1 A=regfile[31][35] Y=$abc$48160$new_n10683_
.subckt INVX1 A=regfile[32][35] Y=$abc$48160$new_n10684_
.subckt INVX1 A=regfile[33][35] Y=$abc$48160$new_n10685_
.subckt INVX1 A=regfile[34][35] Y=$abc$48160$new_n10686_
.subckt INVX1 A=regfile[35][35] Y=$abc$48160$new_n10687_
.subckt INVX1 A=regfile[36][35] Y=$abc$48160$new_n10688_
.subckt INVX1 A=regfile[37][35] Y=$abc$48160$new_n10689_
.subckt INVX1 A=regfile[38][35] Y=$abc$48160$new_n10690_
.subckt INVX1 A=regfile[39][35] Y=$abc$48160$new_n10691_
.subckt INVX1 A=regfile[40][35] Y=$abc$48160$new_n10692_
.subckt INVX1 A=regfile[42][35] Y=$abc$48160$new_n10693_
.subckt INVX1 A=regfile[43][35] Y=$abc$48160$new_n10694_
.subckt INVX1 A=regfile[44][35] Y=$abc$48160$new_n10695_
.subckt INVX1 A=regfile[45][35] Y=$abc$48160$new_n10696_
.subckt INVX1 A=regfile[46][35] Y=$abc$48160$new_n10697_
.subckt INVX1 A=regfile[47][35] Y=$abc$48160$new_n10698_
.subckt INVX1 A=regfile[48][35] Y=$abc$48160$new_n10699_
.subckt INVX1 A=regfile[49][35] Y=$abc$48160$new_n10700_
.subckt INVX1 A=regfile[50][35] Y=$abc$48160$new_n10701_
.subckt INVX1 A=regfile[51][35] Y=$abc$48160$new_n10702_
.subckt INVX1 A=regfile[52][35] Y=$abc$48160$new_n10703_
.subckt INVX1 A=regfile[53][35] Y=$abc$48160$new_n10704_
.subckt INVX1 A=regfile[54][35] Y=$abc$48160$new_n10705_
.subckt INVX1 A=regfile[55][35] Y=$abc$48160$new_n10706_
.subckt INVX1 A=regfile[56][35] Y=$abc$48160$new_n10707_
.subckt INVX1 A=regfile[58][35] Y=$abc$48160$new_n10708_
.subckt INVX1 A=regfile[59][35] Y=$abc$48160$new_n10709_
.subckt INVX1 A=regfile[60][35] Y=$abc$48160$new_n10710_
.subckt INVX1 A=regfile[61][35] Y=$abc$48160$new_n10711_
.subckt INVX1 A=regfile[62][35] Y=$abc$48160$new_n10712_
.subckt INVX1 A=regfile[63][35] Y=$abc$48160$new_n10713_
.subckt INVX1 A=regfile[0][36] Y=$abc$48160$new_n10714_
.subckt INVX1 A=regfile[1][36] Y=$abc$48160$new_n10715_
.subckt INVX1 A=regfile[2][36] Y=$abc$48160$new_n10716_
.subckt INVX1 A=regfile[3][36] Y=$abc$48160$new_n10717_
.subckt INVX1 A=regfile[4][36] Y=$abc$48160$new_n10718_
.subckt INVX1 A=regfile[5][36] Y=$abc$48160$new_n10719_
.subckt INVX1 A=regfile[6][36] Y=$abc$48160$new_n10720_
.subckt INVX1 A=regfile[7][36] Y=$abc$48160$new_n10721_
.subckt INVX1 A=regfile[8][36] Y=$abc$48160$new_n10722_
.subckt INVX1 A=regfile[10][36] Y=$abc$48160$new_n10723_
.subckt INVX1 A=regfile[11][36] Y=$abc$48160$new_n10724_
.subckt INVX1 A=regfile[12][36] Y=$abc$48160$new_n10725_
.subckt INVX1 A=regfile[13][36] Y=$abc$48160$new_n10726_
.subckt INVX1 A=regfile[14][36] Y=$abc$48160$new_n10727_
.subckt INVX1 A=regfile[15][36] Y=$abc$48160$new_n10728_
.subckt INVX1 A=regfile[16][36] Y=$abc$48160$new_n10729_
.subckt INVX1 A=regfile[17][36] Y=$abc$48160$new_n10730_
.subckt INVX1 A=regfile[19][36] Y=$abc$48160$new_n10731_
.subckt INVX1 A=regfile[23][36] Y=$abc$48160$new_n10732_
.subckt INVX1 A=regfile[24][36] Y=$abc$48160$new_n10733_
.subckt INVX1 A=regfile[26][36] Y=$abc$48160$new_n10734_
.subckt INVX1 A=regfile[27][36] Y=$abc$48160$new_n10735_
.subckt INVX1 A=regfile[28][36] Y=$abc$48160$new_n10736_
.subckt INVX1 A=regfile[29][36] Y=$abc$48160$new_n10737_
.subckt INVX1 A=regfile[30][36] Y=$abc$48160$new_n10738_
.subckt INVX1 A=regfile[31][36] Y=$abc$48160$new_n10739_
.subckt INVX1 A=regfile[32][36] Y=$abc$48160$new_n10740_
.subckt INVX1 A=regfile[33][36] Y=$abc$48160$new_n10741_
.subckt INVX1 A=regfile[34][36] Y=$abc$48160$new_n10742_
.subckt INVX1 A=regfile[35][36] Y=$abc$48160$new_n10743_
.subckt INVX1 A=regfile[36][36] Y=$abc$48160$new_n10744_
.subckt INVX1 A=regfile[37][36] Y=$abc$48160$new_n10745_
.subckt INVX1 A=regfile[38][36] Y=$abc$48160$new_n10746_
.subckt INVX1 A=regfile[39][36] Y=$abc$48160$new_n10747_
.subckt INVX1 A=regfile[40][36] Y=$abc$48160$new_n10748_
.subckt INVX1 A=regfile[42][36] Y=$abc$48160$new_n10749_
.subckt INVX1 A=regfile[43][36] Y=$abc$48160$new_n10750_
.subckt INVX1 A=regfile[44][36] Y=$abc$48160$new_n10751_
.subckt INVX1 A=regfile[45][36] Y=$abc$48160$new_n10752_
.subckt INVX1 A=regfile[46][36] Y=$abc$48160$new_n10753_
.subckt INVX1 A=regfile[47][36] Y=$abc$48160$new_n10754_
.subckt INVX1 A=regfile[48][36] Y=$abc$48160$new_n10755_
.subckt INVX1 A=regfile[49][36] Y=$abc$48160$new_n10756_
.subckt INVX1 A=regfile[50][36] Y=$abc$48160$new_n10757_
.subckt INVX1 A=regfile[51][36] Y=$abc$48160$new_n10758_
.subckt INVX1 A=regfile[52][36] Y=$abc$48160$new_n10759_
.subckt INVX1 A=regfile[53][36] Y=$abc$48160$new_n10760_
.subckt INVX1 A=regfile[54][36] Y=$abc$48160$new_n10761_
.subckt INVX1 A=regfile[55][36] Y=$abc$48160$new_n10762_
.subckt INVX1 A=regfile[56][36] Y=$abc$48160$new_n10763_
.subckt INVX1 A=regfile[58][36] Y=$abc$48160$new_n10764_
.subckt INVX1 A=regfile[59][36] Y=$abc$48160$new_n10765_
.subckt INVX1 A=regfile[60][36] Y=$abc$48160$new_n10766_
.subckt INVX1 A=regfile[61][36] Y=$abc$48160$new_n10767_
.subckt INVX1 A=regfile[62][36] Y=$abc$48160$new_n10768_
.subckt INVX1 A=regfile[63][36] Y=$abc$48160$new_n10769_
.subckt INVX1 A=regfile[0][37] Y=$abc$48160$new_n10770_
.subckt INVX1 A=regfile[1][37] Y=$abc$48160$new_n10771_
.subckt INVX1 A=regfile[2][37] Y=$abc$48160$new_n10772_
.subckt INVX1 A=regfile[3][37] Y=$abc$48160$new_n10773_
.subckt INVX1 A=regfile[4][37] Y=$abc$48160$new_n10774_
.subckt INVX1 A=regfile[5][37] Y=$abc$48160$new_n10775_
.subckt INVX1 A=regfile[6][37] Y=$abc$48160$new_n10776_
.subckt INVX1 A=regfile[7][37] Y=$abc$48160$new_n10777_
.subckt INVX1 A=regfile[8][37] Y=$abc$48160$new_n10778_
.subckt INVX1 A=regfile[10][37] Y=$abc$48160$new_n10779_
.subckt INVX1 A=regfile[11][37] Y=$abc$48160$new_n10780_
.subckt INVX1 A=regfile[12][37] Y=$abc$48160$new_n10781_
.subckt INVX1 A=regfile[13][37] Y=$abc$48160$new_n10782_
.subckt INVX1 A=regfile[14][37] Y=$abc$48160$new_n10783_
.subckt INVX1 A=regfile[15][37] Y=$abc$48160$new_n10784_
.subckt INVX1 A=regfile[16][37] Y=$abc$48160$new_n10785_
.subckt INVX1 A=regfile[17][37] Y=$abc$48160$new_n10786_
.subckt INVX1 A=regfile[19][37] Y=$abc$48160$new_n10787_
.subckt INVX1 A=regfile[22][37] Y=$abc$48160$new_n10788_
.subckt INVX1 A=regfile[23][37] Y=$abc$48160$new_n10789_
.subckt INVX1 A=regfile[24][37] Y=$abc$48160$new_n10790_
.subckt INVX1 A=regfile[26][37] Y=$abc$48160$new_n10791_
.subckt INVX1 A=regfile[27][37] Y=$abc$48160$new_n10792_
.subckt INVX1 A=regfile[28][37] Y=$abc$48160$new_n10793_
.subckt INVX1 A=regfile[29][37] Y=$abc$48160$new_n10794_
.subckt INVX1 A=regfile[30][37] Y=$abc$48160$new_n10795_
.subckt INVX1 A=regfile[31][37] Y=$abc$48160$new_n10796_
.subckt INVX1 A=regfile[32][37] Y=$abc$48160$new_n10797_
.subckt INVX1 A=regfile[33][37] Y=$abc$48160$new_n10798_
.subckt INVX1 A=regfile[34][37] Y=$abc$48160$new_n10799_
.subckt INVX1 A=regfile[35][37] Y=$abc$48160$new_n10800_
.subckt INVX1 A=regfile[36][37] Y=$abc$48160$new_n10801_
.subckt INVX1 A=regfile[37][37] Y=$abc$48160$new_n10802_
.subckt INVX1 A=regfile[38][37] Y=$abc$48160$new_n10803_
.subckt INVX1 A=regfile[39][37] Y=$abc$48160$new_n10804_
.subckt INVX1 A=regfile[40][37] Y=$abc$48160$new_n10805_
.subckt INVX1 A=regfile[42][37] Y=$abc$48160$new_n10806_
.subckt INVX1 A=regfile[43][37] Y=$abc$48160$new_n10807_
.subckt INVX1 A=regfile[44][37] Y=$abc$48160$new_n10808_
.subckt INVX1 A=regfile[45][37] Y=$abc$48160$new_n10809_
.subckt INVX1 A=regfile[46][37] Y=$abc$48160$new_n10810_
.subckt INVX1 A=regfile[47][37] Y=$abc$48160$new_n10811_
.subckt INVX1 A=regfile[48][37] Y=$abc$48160$new_n10812_
.subckt INVX1 A=regfile[49][37] Y=$abc$48160$new_n10813_
.subckt INVX1 A=regfile[50][37] Y=$abc$48160$new_n10814_
.subckt INVX1 A=regfile[51][37] Y=$abc$48160$new_n10815_
.subckt INVX1 A=regfile[52][37] Y=$abc$48160$new_n10816_
.subckt INVX1 A=regfile[53][37] Y=$abc$48160$new_n10817_
.subckt INVX1 A=regfile[54][37] Y=$abc$48160$new_n10818_
.subckt INVX1 A=regfile[55][37] Y=$abc$48160$new_n10819_
.subckt INVX1 A=regfile[56][37] Y=$abc$48160$new_n10820_
.subckt INVX1 A=regfile[58][37] Y=$abc$48160$new_n10821_
.subckt INVX1 A=regfile[59][37] Y=$abc$48160$new_n10822_
.subckt INVX1 A=regfile[60][37] Y=$abc$48160$new_n10823_
.subckt INVX1 A=regfile[61][37] Y=$abc$48160$new_n10824_
.subckt INVX1 A=regfile[62][37] Y=$abc$48160$new_n10825_
.subckt INVX1 A=regfile[63][37] Y=$abc$48160$new_n10826_
.subckt INVX1 A=regfile[0][38] Y=$abc$48160$new_n10827_
.subckt INVX1 A=regfile[1][38] Y=$abc$48160$new_n10828_
.subckt INVX1 A=regfile[2][38] Y=$abc$48160$new_n10829_
.subckt INVX1 A=regfile[3][38] Y=$abc$48160$new_n10830_
.subckt INVX1 A=regfile[4][38] Y=$abc$48160$new_n10831_
.subckt INVX1 A=regfile[5][38] Y=$abc$48160$new_n10832_
.subckt INVX1 A=regfile[6][38] Y=$abc$48160$new_n10833_
.subckt INVX1 A=regfile[7][38] Y=$abc$48160$new_n10834_
.subckt INVX1 A=regfile[8][38] Y=$abc$48160$new_n10835_
.subckt INVX1 A=regfile[10][38] Y=$abc$48160$new_n10836_
.subckt INVX1 A=regfile[11][38] Y=$abc$48160$new_n10837_
.subckt INVX1 A=regfile[12][38] Y=$abc$48160$new_n10838_
.subckt INVX1 A=regfile[13][38] Y=$abc$48160$new_n10839_
.subckt INVX1 A=regfile[14][38] Y=$abc$48160$new_n10840_
.subckt INVX1 A=regfile[15][38] Y=$abc$48160$new_n10841_
.subckt INVX1 A=regfile[16][38] Y=$abc$48160$new_n10842_
.subckt INVX1 A=regfile[17][38] Y=$abc$48160$new_n10843_
.subckt INVX1 A=regfile[19][38] Y=$abc$48160$new_n10844_
.subckt INVX1 A=regfile[23][38] Y=$abc$48160$new_n10845_
.subckt INVX1 A=regfile[24][38] Y=$abc$48160$new_n10846_
.subckt INVX1 A=regfile[26][38] Y=$abc$48160$new_n10847_
.subckt INVX1 A=regfile[27][38] Y=$abc$48160$new_n10848_
.subckt INVX1 A=regfile[28][38] Y=$abc$48160$new_n10849_
.subckt INVX1 A=regfile[29][38] Y=$abc$48160$new_n10850_
.subckt INVX1 A=regfile[30][38] Y=$abc$48160$new_n10851_
.subckt INVX1 A=regfile[31][38] Y=$abc$48160$new_n10852_
.subckt INVX1 A=regfile[32][38] Y=$abc$48160$new_n10853_
.subckt INVX1 A=regfile[33][38] Y=$abc$48160$new_n10854_
.subckt INVX1 A=regfile[34][38] Y=$abc$48160$new_n10855_
.subckt INVX1 A=regfile[35][38] Y=$abc$48160$new_n10856_
.subckt INVX1 A=regfile[36][38] Y=$abc$48160$new_n10857_
.subckt INVX1 A=regfile[37][38] Y=$abc$48160$new_n10858_
.subckt INVX1 A=regfile[38][38] Y=$abc$48160$new_n10859_
.subckt INVX1 A=regfile[39][38] Y=$abc$48160$new_n10860_
.subckt INVX1 A=regfile[40][38] Y=$abc$48160$new_n10861_
.subckt INVX1 A=regfile[42][38] Y=$abc$48160$new_n10862_
.subckt INVX1 A=regfile[43][38] Y=$abc$48160$new_n10863_
.subckt INVX1 A=regfile[44][38] Y=$abc$48160$new_n10864_
.subckt INVX1 A=regfile[45][38] Y=$abc$48160$new_n10865_
.subckt INVX1 A=regfile[46][38] Y=$abc$48160$new_n10866_
.subckt INVX1 A=regfile[47][38] Y=$abc$48160$new_n10867_
.subckt INVX1 A=regfile[48][38] Y=$abc$48160$new_n10868_
.subckt INVX1 A=regfile[49][38] Y=$abc$48160$new_n10869_
.subckt INVX1 A=regfile[50][38] Y=$abc$48160$new_n10870_
.subckt INVX1 A=regfile[51][38] Y=$abc$48160$new_n10871_
.subckt INVX1 A=regfile[52][38] Y=$abc$48160$new_n10872_
.subckt INVX1 A=regfile[53][38] Y=$abc$48160$new_n10873_
.subckt INVX1 A=regfile[54][38] Y=$abc$48160$new_n10874_
.subckt INVX1 A=regfile[55][38] Y=$abc$48160$new_n10875_
.subckt INVX1 A=regfile[56][38] Y=$abc$48160$new_n10876_
.subckt INVX1 A=regfile[58][38] Y=$abc$48160$new_n10877_
.subckt INVX1 A=regfile[59][38] Y=$abc$48160$new_n10878_
.subckt INVX1 A=regfile[60][38] Y=$abc$48160$new_n10879_
.subckt INVX1 A=regfile[61][38] Y=$abc$48160$new_n10880_
.subckt INVX1 A=regfile[62][38] Y=$abc$48160$new_n10881_
.subckt INVX1 A=regfile[63][38] Y=$abc$48160$new_n10882_
.subckt INVX1 A=regfile[0][39] Y=$abc$48160$new_n10883_
.subckt INVX1 A=regfile[1][39] Y=$abc$48160$new_n10884_
.subckt INVX1 A=regfile[2][39] Y=$abc$48160$new_n10885_
.subckt INVX1 A=regfile[3][39] Y=$abc$48160$new_n10886_
.subckt INVX1 A=regfile[4][39] Y=$abc$48160$new_n10887_
.subckt INVX1 A=regfile[5][39] Y=$abc$48160$new_n10888_
.subckt INVX1 A=regfile[6][39] Y=$abc$48160$new_n10889_
.subckt INVX1 A=regfile[7][39] Y=$abc$48160$new_n10890_
.subckt INVX1 A=regfile[8][39] Y=$abc$48160$new_n10891_
.subckt INVX1 A=regfile[10][39] Y=$abc$48160$new_n10892_
.subckt INVX1 A=regfile[11][39] Y=$abc$48160$new_n10893_
.subckt INVX1 A=regfile[12][39] Y=$abc$48160$new_n10894_
.subckt INVX1 A=regfile[13][39] Y=$abc$48160$new_n10895_
.subckt INVX1 A=regfile[14][39] Y=$abc$48160$new_n10896_
.subckt INVX1 A=regfile[15][39] Y=$abc$48160$new_n10897_
.subckt INVX1 A=regfile[16][39] Y=$abc$48160$new_n10898_
.subckt INVX1 A=regfile[17][39] Y=$abc$48160$new_n10899_
.subckt INVX1 A=regfile[19][39] Y=$abc$48160$new_n10900_
.subckt INVX1 A=regfile[23][39] Y=$abc$48160$new_n10901_
.subckt INVX1 A=regfile[24][39] Y=$abc$48160$new_n10902_
.subckt INVX1 A=regfile[26][39] Y=$abc$48160$new_n10903_
.subckt INVX1 A=regfile[27][39] Y=$abc$48160$new_n10904_
.subckt INVX1 A=regfile[28][39] Y=$abc$48160$new_n10905_
.subckt INVX1 A=regfile[29][39] Y=$abc$48160$new_n10906_
.subckt INVX1 A=regfile[30][39] Y=$abc$48160$new_n10907_
.subckt INVX1 A=regfile[31][39] Y=$abc$48160$new_n10908_
.subckt INVX1 A=regfile[32][39] Y=$abc$48160$new_n10909_
.subckt INVX1 A=regfile[33][39] Y=$abc$48160$new_n10910_
.subckt INVX1 A=regfile[34][39] Y=$abc$48160$new_n10911_
.subckt INVX1 A=regfile[35][39] Y=$abc$48160$new_n10912_
.subckt INVX1 A=regfile[36][39] Y=$abc$48160$new_n10913_
.subckt INVX1 A=regfile[37][39] Y=$abc$48160$new_n10914_
.subckt INVX1 A=regfile[38][39] Y=$abc$48160$new_n10915_
.subckt INVX1 A=regfile[39][39] Y=$abc$48160$new_n10916_
.subckt INVX1 A=regfile[40][39] Y=$abc$48160$new_n10917_
.subckt INVX1 A=regfile[42][39] Y=$abc$48160$new_n10918_
.subckt INVX1 A=regfile[43][39] Y=$abc$48160$new_n10919_
.subckt INVX1 A=regfile[44][39] Y=$abc$48160$new_n10920_
.subckt INVX1 A=regfile[45][39] Y=$abc$48160$new_n10921_
.subckt INVX1 A=regfile[46][39] Y=$abc$48160$new_n10922_
.subckt INVX1 A=regfile[47][39] Y=$abc$48160$new_n10923_
.subckt INVX1 A=regfile[48][39] Y=$abc$48160$new_n10924_
.subckt INVX1 A=regfile[49][39] Y=$abc$48160$new_n10925_
.subckt INVX1 A=regfile[50][39] Y=$abc$48160$new_n10926_
.subckt INVX1 A=regfile[51][39] Y=$abc$48160$new_n10927_
.subckt INVX1 A=regfile[52][39] Y=$abc$48160$new_n10928_
.subckt INVX1 A=regfile[53][39] Y=$abc$48160$new_n10929_
.subckt INVX1 A=regfile[54][39] Y=$abc$48160$new_n10930_
.subckt INVX1 A=regfile[55][39] Y=$abc$48160$new_n10931_
.subckt INVX1 A=regfile[56][39] Y=$abc$48160$new_n10932_
.subckt INVX1 A=regfile[58][39] Y=$abc$48160$new_n10933_
.subckt INVX1 A=regfile[59][39] Y=$abc$48160$new_n10934_
.subckt INVX1 A=regfile[60][39] Y=$abc$48160$new_n10935_
.subckt INVX1 A=regfile[61][39] Y=$abc$48160$new_n10936_
.subckt INVX1 A=regfile[62][39] Y=$abc$48160$new_n10937_
.subckt INVX1 A=regfile[63][39] Y=$abc$48160$new_n10938_
.subckt INVX1 A=regfile[0][40] Y=$abc$48160$new_n10939_
.subckt INVX1 A=regfile[1][40] Y=$abc$48160$new_n10940_
.subckt INVX1 A=regfile[2][40] Y=$abc$48160$new_n10941_
.subckt INVX1 A=regfile[3][40] Y=$abc$48160$new_n10942_
.subckt INVX1 A=regfile[4][40] Y=$abc$48160$new_n10943_
.subckt INVX1 A=regfile[5][40] Y=$abc$48160$new_n10944_
.subckt INVX1 A=regfile[6][40] Y=$abc$48160$new_n10945_
.subckt INVX1 A=regfile[7][40] Y=$abc$48160$new_n10946_
.subckt INVX1 A=regfile[8][40] Y=$abc$48160$new_n10947_
.subckt INVX1 A=regfile[10][40] Y=$abc$48160$new_n10948_
.subckt INVX1 A=regfile[11][40] Y=$abc$48160$new_n10949_
.subckt INVX1 A=regfile[12][40] Y=$abc$48160$new_n10950_
.subckt INVX1 A=regfile[13][40] Y=$abc$48160$new_n10951_
.subckt INVX1 A=regfile[14][40] Y=$abc$48160$new_n10952_
.subckt INVX1 A=regfile[15][40] Y=$abc$48160$new_n10953_
.subckt INVX1 A=regfile[16][40] Y=$abc$48160$new_n10954_
.subckt INVX1 A=regfile[17][40] Y=$abc$48160$new_n10955_
.subckt INVX1 A=regfile[19][40] Y=$abc$48160$new_n10956_
.subckt INVX1 A=regfile[23][40] Y=$abc$48160$new_n10957_
.subckt INVX1 A=regfile[24][40] Y=$abc$48160$new_n10958_
.subckt INVX1 A=regfile[26][40] Y=$abc$48160$new_n10959_
.subckt INVX1 A=regfile[27][40] Y=$abc$48160$new_n10960_
.subckt INVX1 A=regfile[28][40] Y=$abc$48160$new_n10961_
.subckt INVX1 A=regfile[29][40] Y=$abc$48160$new_n10962_
.subckt INVX1 A=regfile[30][40] Y=$abc$48160$new_n10963_
.subckt INVX1 A=regfile[31][40] Y=$abc$48160$new_n10964_
.subckt INVX1 A=regfile[32][40] Y=$abc$48160$new_n10965_
.subckt INVX1 A=regfile[33][40] Y=$abc$48160$new_n10966_
.subckt INVX1 A=regfile[34][40] Y=$abc$48160$new_n10967_
.subckt INVX1 A=regfile[35][40] Y=$abc$48160$new_n10968_
.subckt INVX1 A=regfile[36][40] Y=$abc$48160$new_n10969_
.subckt INVX1 A=regfile[37][40] Y=$abc$48160$new_n10970_
.subckt INVX1 A=regfile[38][40] Y=$abc$48160$new_n10971_
.subckt INVX1 A=regfile[39][40] Y=$abc$48160$new_n10972_
.subckt INVX1 A=regfile[40][40] Y=$abc$48160$new_n10973_
.subckt INVX1 A=regfile[42][40] Y=$abc$48160$new_n10974_
.subckt INVX1 A=regfile[43][40] Y=$abc$48160$new_n10975_
.subckt INVX1 A=regfile[44][40] Y=$abc$48160$new_n10976_
.subckt INVX1 A=regfile[45][40] Y=$abc$48160$new_n10977_
.subckt INVX1 A=regfile[46][40] Y=$abc$48160$new_n10978_
.subckt INVX1 A=regfile[47][40] Y=$abc$48160$new_n10979_
.subckt INVX1 A=regfile[48][40] Y=$abc$48160$new_n10980_
.subckt INVX1 A=regfile[49][40] Y=$abc$48160$new_n10981_
.subckt INVX1 A=regfile[50][40] Y=$abc$48160$new_n10982_
.subckt INVX1 A=regfile[51][40] Y=$abc$48160$new_n10983_
.subckt INVX1 A=regfile[52][40] Y=$abc$48160$new_n10984_
.subckt INVX1 A=regfile[53][40] Y=$abc$48160$new_n10985_
.subckt INVX1 A=regfile[54][40] Y=$abc$48160$new_n10986_
.subckt INVX1 A=regfile[55][40] Y=$abc$48160$new_n10987_
.subckt INVX1 A=regfile[56][40] Y=$abc$48160$new_n10988_
.subckt INVX1 A=regfile[58][40] Y=$abc$48160$new_n10989_
.subckt INVX1 A=regfile[59][40] Y=$abc$48160$new_n10990_
.subckt INVX1 A=regfile[60][40] Y=$abc$48160$new_n10991_
.subckt INVX1 A=regfile[61][40] Y=$abc$48160$new_n10992_
.subckt INVX1 A=regfile[62][40] Y=$abc$48160$new_n10993_
.subckt INVX1 A=regfile[63][40] Y=$abc$48160$new_n10994_
.subckt INVX1 A=regfile[0][41] Y=$abc$48160$new_n10995_
.subckt INVX1 A=regfile[1][41] Y=$abc$48160$new_n10996_
.subckt INVX1 A=regfile[2][41] Y=$abc$48160$new_n10997_
.subckt INVX1 A=regfile[3][41] Y=$abc$48160$new_n10998_
.subckt INVX1 A=regfile[4][41] Y=$abc$48160$new_n10999_
.subckt INVX1 A=regfile[5][41] Y=$abc$48160$new_n11000_
.subckt INVX1 A=regfile[6][41] Y=$abc$48160$new_n11001_
.subckt INVX1 A=regfile[7][41] Y=$abc$48160$new_n11002_
.subckt INVX1 A=regfile[8][41] Y=$abc$48160$new_n11003_
.subckt INVX1 A=regfile[10][41] Y=$abc$48160$new_n11004_
.subckt INVX1 A=regfile[11][41] Y=$abc$48160$new_n11005_
.subckt INVX1 A=regfile[12][41] Y=$abc$48160$new_n11006_
.subckt INVX1 A=regfile[13][41] Y=$abc$48160$new_n11007_
.subckt INVX1 A=regfile[14][41] Y=$abc$48160$new_n11008_
.subckt INVX1 A=regfile[15][41] Y=$abc$48160$new_n11009_
.subckt INVX1 A=regfile[16][41] Y=$abc$48160$new_n11010_
.subckt INVX1 A=regfile[17][41] Y=$abc$48160$new_n11011_
.subckt INVX1 A=regfile[19][41] Y=$abc$48160$new_n11012_
.subckt INVX1 A=regfile[23][41] Y=$abc$48160$new_n11013_
.subckt INVX1 A=regfile[24][41] Y=$abc$48160$new_n11014_
.subckt INVX1 A=regfile[26][41] Y=$abc$48160$new_n11015_
.subckt INVX1 A=regfile[27][41] Y=$abc$48160$new_n11016_
.subckt INVX1 A=regfile[28][41] Y=$abc$48160$new_n11017_
.subckt INVX1 A=regfile[29][41] Y=$abc$48160$new_n11018_
.subckt INVX1 A=regfile[30][41] Y=$abc$48160$new_n11019_
.subckt INVX1 A=regfile[31][41] Y=$abc$48160$new_n11020_
.subckt INVX1 A=regfile[32][41] Y=$abc$48160$new_n11021_
.subckt INVX1 A=regfile[33][41] Y=$abc$48160$new_n11022_
.subckt INVX1 A=regfile[34][41] Y=$abc$48160$new_n11023_
.subckt INVX1 A=regfile[35][41] Y=$abc$48160$new_n11024_
.subckt INVX1 A=regfile[36][41] Y=$abc$48160$new_n11025_
.subckt INVX1 A=regfile[37][41] Y=$abc$48160$new_n11026_
.subckt INVX1 A=regfile[38][41] Y=$abc$48160$new_n11027_
.subckt INVX1 A=regfile[39][41] Y=$abc$48160$new_n11028_
.subckt INVX1 A=regfile[40][41] Y=$abc$48160$new_n11029_
.subckt INVX1 A=regfile[42][41] Y=$abc$48160$new_n11030_
.subckt INVX1 A=regfile[43][41] Y=$abc$48160$new_n11031_
.subckt INVX1 A=regfile[44][41] Y=$abc$48160$new_n11032_
.subckt INVX1 A=regfile[45][41] Y=$abc$48160$new_n11033_
.subckt INVX1 A=regfile[46][41] Y=$abc$48160$new_n11034_
.subckt INVX1 A=regfile[47][41] Y=$abc$48160$new_n11035_
.subckt INVX1 A=regfile[48][41] Y=$abc$48160$new_n11036_
.subckt INVX1 A=regfile[49][41] Y=$abc$48160$new_n11037_
.subckt INVX1 A=regfile[50][41] Y=$abc$48160$new_n11038_
.subckt INVX1 A=regfile[51][41] Y=$abc$48160$new_n11039_
.subckt INVX1 A=regfile[52][41] Y=$abc$48160$new_n11040_
.subckt INVX1 A=regfile[53][41] Y=$abc$48160$new_n11041_
.subckt INVX1 A=regfile[54][41] Y=$abc$48160$new_n11042_
.subckt INVX1 A=regfile[55][41] Y=$abc$48160$new_n11043_
.subckt INVX1 A=regfile[56][41] Y=$abc$48160$new_n11044_
.subckt INVX1 A=regfile[58][41] Y=$abc$48160$new_n11045_
.subckt INVX1 A=regfile[59][41] Y=$abc$48160$new_n11046_
.subckt INVX1 A=regfile[60][41] Y=$abc$48160$new_n11047_
.subckt INVX1 A=regfile[61][41] Y=$abc$48160$new_n11048_
.subckt INVX1 A=regfile[62][41] Y=$abc$48160$new_n11049_
.subckt INVX1 A=regfile[63][41] Y=$abc$48160$new_n11050_
.subckt INVX1 A=regfile[0][42] Y=$abc$48160$new_n11051_
.subckt INVX1 A=regfile[1][42] Y=$abc$48160$new_n11052_
.subckt INVX1 A=regfile[2][42] Y=$abc$48160$new_n11053_
.subckt INVX1 A=regfile[3][42] Y=$abc$48160$new_n11054_
.subckt INVX1 A=regfile[4][42] Y=$abc$48160$new_n11055_
.subckt INVX1 A=regfile[5][42] Y=$abc$48160$new_n11056_
.subckt INVX1 A=regfile[6][42] Y=$abc$48160$new_n11057_
.subckt INVX1 A=regfile[7][42] Y=$abc$48160$new_n11058_
.subckt INVX1 A=regfile[8][42] Y=$abc$48160$new_n11059_
.subckt INVX1 A=regfile[10][42] Y=$abc$48160$new_n11060_
.subckt INVX1 A=regfile[11][42] Y=$abc$48160$new_n11061_
.subckt INVX1 A=regfile[12][42] Y=$abc$48160$new_n11062_
.subckt INVX1 A=regfile[13][42] Y=$abc$48160$new_n11063_
.subckt INVX1 A=regfile[14][42] Y=$abc$48160$new_n11064_
.subckt INVX1 A=regfile[15][42] Y=$abc$48160$new_n11065_
.subckt INVX1 A=regfile[16][42] Y=$abc$48160$new_n11066_
.subckt INVX1 A=regfile[17][42] Y=$abc$48160$new_n11067_
.subckt INVX1 A=regfile[19][42] Y=$abc$48160$new_n11068_
.subckt INVX1 A=regfile[23][42] Y=$abc$48160$new_n11069_
.subckt INVX1 A=regfile[24][42] Y=$abc$48160$new_n11070_
.subckt INVX1 A=regfile[26][42] Y=$abc$48160$new_n11071_
.subckt INVX1 A=regfile[27][42] Y=$abc$48160$new_n11072_
.subckt INVX1 A=regfile[28][42] Y=$abc$48160$new_n11073_
.subckt INVX1 A=regfile[29][42] Y=$abc$48160$new_n11074_
.subckt INVX1 A=regfile[30][42] Y=$abc$48160$new_n11075_
.subckt INVX1 A=regfile[31][42] Y=$abc$48160$new_n11076_
.subckt INVX1 A=regfile[32][42] Y=$abc$48160$new_n11077_
.subckt INVX1 A=regfile[33][42] Y=$abc$48160$new_n11078_
.subckt INVX1 A=regfile[34][42] Y=$abc$48160$new_n11079_
.subckt INVX1 A=regfile[35][42] Y=$abc$48160$new_n11080_
.subckt INVX1 A=regfile[36][42] Y=$abc$48160$new_n11081_
.subckt INVX1 A=regfile[37][42] Y=$abc$48160$new_n11082_
.subckt INVX1 A=regfile[38][42] Y=$abc$48160$new_n11083_
.subckt INVX1 A=regfile[39][42] Y=$abc$48160$new_n11084_
.subckt INVX1 A=regfile[40][42] Y=$abc$48160$new_n11085_
.subckt INVX1 A=regfile[42][42] Y=$abc$48160$new_n11086_
.subckt INVX1 A=regfile[43][42] Y=$abc$48160$new_n11087_
.subckt INVX1 A=regfile[44][42] Y=$abc$48160$new_n11088_
.subckt INVX1 A=regfile[45][42] Y=$abc$48160$new_n11089_
.subckt INVX1 A=regfile[46][42] Y=$abc$48160$new_n11090_
.subckt INVX1 A=regfile[47][42] Y=$abc$48160$new_n11091_
.subckt INVX1 A=regfile[48][42] Y=$abc$48160$new_n11092_
.subckt INVX1 A=regfile[49][42] Y=$abc$48160$new_n11093_
.subckt INVX1 A=regfile[50][42] Y=$abc$48160$new_n11094_
.subckt INVX1 A=regfile[51][42] Y=$abc$48160$new_n11095_
.subckt INVX1 A=regfile[52][42] Y=$abc$48160$new_n11096_
.subckt INVX1 A=regfile[53][42] Y=$abc$48160$new_n11097_
.subckt INVX1 A=regfile[54][42] Y=$abc$48160$new_n11098_
.subckt INVX1 A=regfile[55][42] Y=$abc$48160$new_n11099_
.subckt INVX1 A=regfile[56][42] Y=$abc$48160$new_n11100_
.subckt INVX1 A=regfile[58][42] Y=$abc$48160$new_n11101_
.subckt INVX1 A=regfile[59][42] Y=$abc$48160$new_n11102_
.subckt INVX1 A=regfile[60][42] Y=$abc$48160$new_n11103_
.subckt INVX1 A=regfile[61][42] Y=$abc$48160$new_n11104_
.subckt INVX1 A=regfile[62][42] Y=$abc$48160$new_n11105_
.subckt INVX1 A=regfile[63][42] Y=$abc$48160$new_n11106_
.subckt INVX1 A=regfile[0][43] Y=$abc$48160$new_n11107_
.subckt INVX1 A=regfile[1][43] Y=$abc$48160$new_n11108_
.subckt INVX1 A=regfile[2][43] Y=$abc$48160$new_n11109_
.subckt INVX1 A=regfile[3][43] Y=$abc$48160$new_n11110_
.subckt INVX1 A=regfile[4][43] Y=$abc$48160$new_n11111_
.subckt INVX1 A=regfile[5][43] Y=$abc$48160$new_n11112_
.subckt INVX1 A=regfile[6][43] Y=$abc$48160$new_n11113_
.subckt INVX1 A=regfile[7][43] Y=$abc$48160$new_n11114_
.subckt INVX1 A=regfile[8][43] Y=$abc$48160$new_n11115_
.subckt INVX1 A=regfile[10][43] Y=$abc$48160$new_n11116_
.subckt INVX1 A=regfile[11][43] Y=$abc$48160$new_n11117_
.subckt INVX1 A=regfile[12][43] Y=$abc$48160$new_n11118_
.subckt INVX1 A=regfile[13][43] Y=$abc$48160$new_n11119_
.subckt INVX1 A=regfile[14][43] Y=$abc$48160$new_n11120_
.subckt INVX1 A=regfile[15][43] Y=$abc$48160$new_n11121_
.subckt INVX1 A=regfile[16][43] Y=$abc$48160$new_n11122_
.subckt INVX1 A=regfile[17][43] Y=$abc$48160$new_n11123_
.subckt INVX1 A=regfile[19][43] Y=$abc$48160$new_n11124_
.subckt INVX1 A=regfile[20][43] Y=$abc$48160$new_n11125_
.subckt INVX1 A=regfile[21][43] Y=$abc$48160$new_n11126_
.subckt INVX1 A=regfile[22][43] Y=$abc$48160$new_n11127_
.subckt INVX1 A=regfile[23][43] Y=$abc$48160$new_n11128_
.subckt INVX1 A=regfile[24][43] Y=$abc$48160$new_n11129_
.subckt INVX1 A=regfile[26][43] Y=$abc$48160$new_n11130_
.subckt INVX1 A=regfile[27][43] Y=$abc$48160$new_n11131_
.subckt INVX1 A=regfile[28][43] Y=$abc$48160$new_n11132_
.subckt INVX1 A=regfile[29][43] Y=$abc$48160$new_n11133_
.subckt INVX1 A=regfile[30][43] Y=$abc$48160$new_n11134_
.subckt INVX1 A=regfile[31][43] Y=$abc$48160$new_n11135_
.subckt INVX1 A=regfile[32][43] Y=$abc$48160$new_n11136_
.subckt INVX1 A=regfile[33][43] Y=$abc$48160$new_n11137_
.subckt INVX1 A=regfile[34][43] Y=$abc$48160$new_n11138_
.subckt INVX1 A=regfile[35][43] Y=$abc$48160$new_n11139_
.subckt INVX1 A=regfile[36][43] Y=$abc$48160$new_n11140_
.subckt INVX1 A=regfile[37][43] Y=$abc$48160$new_n11141_
.subckt INVX1 A=regfile[38][43] Y=$abc$48160$new_n11142_
.subckt INVX1 A=regfile[39][43] Y=$abc$48160$new_n11143_
.subckt INVX1 A=regfile[40][43] Y=$abc$48160$new_n11144_
.subckt INVX1 A=regfile[42][43] Y=$abc$48160$new_n11145_
.subckt INVX1 A=regfile[43][43] Y=$abc$48160$new_n11146_
.subckt INVX1 A=regfile[44][43] Y=$abc$48160$new_n11147_
.subckt INVX1 A=regfile[45][43] Y=$abc$48160$new_n11148_
.subckt INVX1 A=regfile[46][43] Y=$abc$48160$new_n11149_
.subckt INVX1 A=regfile[47][43] Y=$abc$48160$new_n11150_
.subckt INVX1 A=regfile[48][43] Y=$abc$48160$new_n11151_
.subckt INVX1 A=regfile[49][43] Y=$abc$48160$new_n11152_
.subckt INVX1 A=regfile[50][43] Y=$abc$48160$new_n11153_
.subckt INVX1 A=regfile[51][43] Y=$abc$48160$new_n11154_
.subckt INVX1 A=regfile[52][43] Y=$abc$48160$new_n11155_
.subckt INVX1 A=regfile[53][43] Y=$abc$48160$new_n11156_
.subckt INVX1 A=regfile[54][43] Y=$abc$48160$new_n11157_
.subckt INVX1 A=regfile[55][43] Y=$abc$48160$new_n11158_
.subckt INVX1 A=regfile[56][43] Y=$abc$48160$new_n11159_
.subckt INVX1 A=regfile[58][43] Y=$abc$48160$new_n11160_
.subckt INVX1 A=regfile[59][43] Y=$abc$48160$new_n11161_
.subckt INVX1 A=regfile[60][43] Y=$abc$48160$new_n11162_
.subckt INVX1 A=regfile[61][43] Y=$abc$48160$new_n11163_
.subckt INVX1 A=regfile[62][43] Y=$abc$48160$new_n11164_
.subckt INVX1 A=regfile[63][43] Y=$abc$48160$new_n11165_
.subckt INVX1 A=regfile[0][44] Y=$abc$48160$new_n11166_
.subckt INVX1 A=regfile[1][44] Y=$abc$48160$new_n11167_
.subckt INVX1 A=regfile[2][44] Y=$abc$48160$new_n11168_
.subckt INVX1 A=regfile[3][44] Y=$abc$48160$new_n11169_
.subckt INVX1 A=regfile[4][44] Y=$abc$48160$new_n11170_
.subckt INVX1 A=regfile[5][44] Y=$abc$48160$new_n11171_
.subckt INVX1 A=regfile[6][44] Y=$abc$48160$new_n11172_
.subckt INVX1 A=regfile[7][44] Y=$abc$48160$new_n11173_
.subckt INVX1 A=regfile[8][44] Y=$abc$48160$new_n11174_
.subckt INVX1 A=regfile[10][44] Y=$abc$48160$new_n11175_
.subckt INVX1 A=regfile[11][44] Y=$abc$48160$new_n11176_
.subckt INVX1 A=regfile[12][44] Y=$abc$48160$new_n11177_
.subckt INVX1 A=regfile[13][44] Y=$abc$48160$new_n11178_
.subckt INVX1 A=regfile[14][44] Y=$abc$48160$new_n11179_
.subckt INVX1 A=regfile[15][44] Y=$abc$48160$new_n11180_
.subckt INVX1 A=regfile[16][44] Y=$abc$48160$new_n11181_
.subckt INVX1 A=regfile[17][44] Y=$abc$48160$new_n11182_
.subckt INVX1 A=regfile[19][44] Y=$abc$48160$new_n11183_
.subckt INVX1 A=regfile[22][44] Y=$abc$48160$new_n11184_
.subckt INVX1 A=regfile[23][44] Y=$abc$48160$new_n11185_
.subckt INVX1 A=regfile[24][44] Y=$abc$48160$new_n11186_
.subckt INVX1 A=regfile[26][44] Y=$abc$48160$new_n11187_
.subckt INVX1 A=regfile[27][44] Y=$abc$48160$new_n11188_
.subckt INVX1 A=regfile[28][44] Y=$abc$48160$new_n11189_
.subckt INVX1 A=regfile[29][44] Y=$abc$48160$new_n11190_
.subckt INVX1 A=regfile[30][44] Y=$abc$48160$new_n11191_
.subckt INVX1 A=regfile[31][44] Y=$abc$48160$new_n11192_
.subckt INVX1 A=regfile[32][44] Y=$abc$48160$new_n11193_
.subckt INVX1 A=regfile[33][44] Y=$abc$48160$new_n11194_
.subckt INVX1 A=regfile[34][44] Y=$abc$48160$new_n11195_
.subckt INVX1 A=regfile[35][44] Y=$abc$48160$new_n11196_
.subckt INVX1 A=regfile[36][44] Y=$abc$48160$new_n11197_
.subckt INVX1 A=regfile[37][44] Y=$abc$48160$new_n11198_
.subckt INVX1 A=regfile[38][44] Y=$abc$48160$new_n11199_
.subckt INVX1 A=regfile[39][44] Y=$abc$48160$new_n11200_
.subckt INVX1 A=regfile[40][44] Y=$abc$48160$new_n11201_
.subckt INVX1 A=regfile[42][44] Y=$abc$48160$new_n11202_
.subckt INVX1 A=regfile[43][44] Y=$abc$48160$new_n11203_
.subckt INVX1 A=regfile[44][44] Y=$abc$48160$new_n11204_
.subckt INVX1 A=regfile[45][44] Y=$abc$48160$new_n11205_
.subckt INVX1 A=regfile[46][44] Y=$abc$48160$new_n11206_
.subckt INVX1 A=regfile[47][44] Y=$abc$48160$new_n11207_
.subckt INVX1 A=regfile[48][44] Y=$abc$48160$new_n11208_
.subckt INVX1 A=regfile[49][44] Y=$abc$48160$new_n11209_
.subckt INVX1 A=regfile[50][44] Y=$abc$48160$new_n11210_
.subckt INVX1 A=regfile[51][44] Y=$abc$48160$new_n11211_
.subckt INVX1 A=regfile[52][44] Y=$abc$48160$new_n11212_
.subckt INVX1 A=regfile[53][44] Y=$abc$48160$new_n11213_
.subckt INVX1 A=regfile[54][44] Y=$abc$48160$new_n11214_
.subckt INVX1 A=regfile[55][44] Y=$abc$48160$new_n11215_
.subckt INVX1 A=regfile[56][44] Y=$abc$48160$new_n11216_
.subckt INVX1 A=regfile[58][44] Y=$abc$48160$new_n11217_
.subckt INVX1 A=regfile[59][44] Y=$abc$48160$new_n11218_
.subckt INVX1 A=regfile[60][44] Y=$abc$48160$new_n11219_
.subckt INVX1 A=regfile[61][44] Y=$abc$48160$new_n11220_
.subckt INVX1 A=regfile[62][44] Y=$abc$48160$new_n11221_
.subckt INVX1 A=regfile[63][44] Y=$abc$48160$new_n11222_
.subckt INVX1 A=regfile[0][45] Y=$abc$48160$new_n11223_
.subckt INVX1 A=regfile[1][45] Y=$abc$48160$new_n11224_
.subckt INVX1 A=regfile[2][45] Y=$abc$48160$new_n11225_
.subckt INVX1 A=regfile[3][45] Y=$abc$48160$new_n11226_
.subckt INVX1 A=regfile[4][45] Y=$abc$48160$new_n11227_
.subckt INVX1 A=regfile[5][45] Y=$abc$48160$new_n11228_
.subckt INVX1 A=regfile[6][45] Y=$abc$48160$new_n11229_
.subckt INVX1 A=regfile[7][45] Y=$abc$48160$new_n11230_
.subckt INVX1 A=regfile[8][45] Y=$abc$48160$new_n11231_
.subckt INVX1 A=regfile[10][45] Y=$abc$48160$new_n11232_
.subckt INVX1 A=regfile[11][45] Y=$abc$48160$new_n11233_
.subckt INVX1 A=regfile[12][45] Y=$abc$48160$new_n11234_
.subckt INVX1 A=regfile[13][45] Y=$abc$48160$new_n11235_
.subckt INVX1 A=regfile[14][45] Y=$abc$48160$new_n11236_
.subckt INVX1 A=regfile[15][45] Y=$abc$48160$new_n11237_
.subckt INVX1 A=regfile[16][45] Y=$abc$48160$new_n11238_
.subckt INVX1 A=regfile[17][45] Y=$abc$48160$new_n11239_
.subckt INVX1 A=regfile[19][45] Y=$abc$48160$new_n11240_
.subckt INVX1 A=regfile[23][45] Y=$abc$48160$new_n11241_
.subckt INVX1 A=regfile[24][45] Y=$abc$48160$new_n11242_
.subckt INVX1 A=regfile[26][45] Y=$abc$48160$new_n11243_
.subckt INVX1 A=regfile[27][45] Y=$abc$48160$new_n11244_
.subckt INVX1 A=regfile[28][45] Y=$abc$48160$new_n11245_
.subckt INVX1 A=regfile[29][45] Y=$abc$48160$new_n11246_
.subckt INVX1 A=regfile[30][45] Y=$abc$48160$new_n11247_
.subckt INVX1 A=regfile[31][45] Y=$abc$48160$new_n11248_
.subckt INVX1 A=regfile[32][45] Y=$abc$48160$new_n11249_
.subckt INVX1 A=regfile[33][45] Y=$abc$48160$new_n11250_
.subckt INVX1 A=regfile[34][45] Y=$abc$48160$new_n11251_
.subckt INVX1 A=regfile[35][45] Y=$abc$48160$new_n11252_
.subckt INVX1 A=regfile[36][45] Y=$abc$48160$new_n11253_
.subckt INVX1 A=regfile[37][45] Y=$abc$48160$new_n11254_
.subckt INVX1 A=regfile[38][45] Y=$abc$48160$new_n11255_
.subckt INVX1 A=regfile[39][45] Y=$abc$48160$new_n11256_
.subckt INVX1 A=regfile[40][45] Y=$abc$48160$new_n11257_
.subckt INVX1 A=regfile[42][45] Y=$abc$48160$new_n11258_
.subckt INVX1 A=regfile[43][45] Y=$abc$48160$new_n11259_
.subckt INVX1 A=regfile[44][45] Y=$abc$48160$new_n11260_
.subckt INVX1 A=regfile[45][45] Y=$abc$48160$new_n11261_
.subckt INVX1 A=regfile[46][45] Y=$abc$48160$new_n11262_
.subckt INVX1 A=regfile[47][45] Y=$abc$48160$new_n11263_
.subckt INVX1 A=regfile[48][45] Y=$abc$48160$new_n11264_
.subckt INVX1 A=regfile[49][45] Y=$abc$48160$new_n11265_
.subckt INVX1 A=regfile[50][45] Y=$abc$48160$new_n11266_
.subckt INVX1 A=regfile[51][45] Y=$abc$48160$new_n11267_
.subckt INVX1 A=regfile[52][45] Y=$abc$48160$new_n11268_
.subckt INVX1 A=regfile[53][45] Y=$abc$48160$new_n11269_
.subckt INVX1 A=regfile[54][45] Y=$abc$48160$new_n11270_
.subckt INVX1 A=regfile[55][45] Y=$abc$48160$new_n11271_
.subckt INVX1 A=regfile[56][45] Y=$abc$48160$new_n11272_
.subckt INVX1 A=regfile[58][45] Y=$abc$48160$new_n11273_
.subckt INVX1 A=regfile[59][45] Y=$abc$48160$new_n11274_
.subckt INVX1 A=regfile[60][45] Y=$abc$48160$new_n11275_
.subckt INVX1 A=regfile[61][45] Y=$abc$48160$new_n11276_
.subckt INVX1 A=regfile[62][45] Y=$abc$48160$new_n11277_
.subckt INVX1 A=regfile[63][45] Y=$abc$48160$new_n11278_
.subckt INVX1 A=regfile[0][46] Y=$abc$48160$new_n11279_
.subckt INVX1 A=regfile[1][46] Y=$abc$48160$new_n11280_
.subckt INVX1 A=regfile[2][46] Y=$abc$48160$new_n11281_
.subckt INVX1 A=regfile[3][46] Y=$abc$48160$new_n11282_
.subckt INVX1 A=regfile[4][46] Y=$abc$48160$new_n11283_
.subckt INVX1 A=regfile[5][46] Y=$abc$48160$new_n11284_
.subckt INVX1 A=regfile[6][46] Y=$abc$48160$new_n11285_
.subckt INVX1 A=regfile[7][46] Y=$abc$48160$new_n11286_
.subckt INVX1 A=regfile[8][46] Y=$abc$48160$new_n11287_
.subckt INVX1 A=regfile[9][46] Y=$abc$48160$new_n11288_
.subckt INVX1 A=regfile[10][46] Y=$abc$48160$new_n11289_
.subckt INVX1 A=regfile[11][46] Y=$abc$48160$new_n11290_
.subckt INVX1 A=regfile[12][46] Y=$abc$48160$new_n11291_
.subckt INVX1 A=regfile[13][46] Y=$abc$48160$new_n11292_
.subckt INVX1 A=regfile[14][46] Y=$abc$48160$new_n11293_
.subckt INVX1 A=regfile[15][46] Y=$abc$48160$new_n11294_
.subckt INVX1 A=regfile[16][46] Y=$abc$48160$new_n11295_
.subckt INVX1 A=regfile[17][46] Y=$abc$48160$new_n11296_
.subckt INVX1 A=regfile[19][46] Y=$abc$48160$new_n11297_
.subckt INVX1 A=regfile[21][46] Y=$abc$48160$new_n11298_
.subckt INVX1 A=regfile[22][46] Y=$abc$48160$new_n11299_
.subckt INVX1 A=regfile[23][46] Y=$abc$48160$new_n11300_
.subckt INVX1 A=regfile[24][46] Y=$abc$48160$new_n11301_
.subckt INVX1 A=regfile[26][46] Y=$abc$48160$new_n11302_
.subckt INVX1 A=regfile[27][46] Y=$abc$48160$new_n11303_
.subckt INVX1 A=regfile[28][46] Y=$abc$48160$new_n11304_
.subckt INVX1 A=regfile[29][46] Y=$abc$48160$new_n11305_
.subckt INVX1 A=regfile[30][46] Y=$abc$48160$new_n11306_
.subckt INVX1 A=regfile[31][46] Y=$abc$48160$new_n11307_
.subckt INVX1 A=regfile[32][46] Y=$abc$48160$new_n11308_
.subckt INVX1 A=regfile[33][46] Y=$abc$48160$new_n11309_
.subckt INVX1 A=regfile[34][46] Y=$abc$48160$new_n11310_
.subckt INVX1 A=regfile[35][46] Y=$abc$48160$new_n11311_
.subckt INVX1 A=regfile[36][46] Y=$abc$48160$new_n11312_
.subckt INVX1 A=regfile[37][46] Y=$abc$48160$new_n11313_
.subckt INVX1 A=regfile[38][46] Y=$abc$48160$new_n11314_
.subckt INVX1 A=regfile[39][46] Y=$abc$48160$new_n11315_
.subckt INVX1 A=regfile[40][46] Y=$abc$48160$new_n11316_
.subckt INVX1 A=regfile[42][46] Y=$abc$48160$new_n11317_
.subckt INVX1 A=regfile[43][46] Y=$abc$48160$new_n11318_
.subckt INVX1 A=regfile[44][46] Y=$abc$48160$new_n11319_
.subckt INVX1 A=regfile[45][46] Y=$abc$48160$new_n11320_
.subckt INVX1 A=regfile[46][46] Y=$abc$48160$new_n11321_
.subckt INVX1 A=regfile[47][46] Y=$abc$48160$new_n11322_
.subckt INVX1 A=regfile[48][46] Y=$abc$48160$new_n11323_
.subckt INVX1 A=regfile[49][46] Y=$abc$48160$new_n11324_
.subckt INVX1 A=regfile[50][46] Y=$abc$48160$new_n11325_
.subckt INVX1 A=regfile[51][46] Y=$abc$48160$new_n11326_
.subckt INVX1 A=regfile[52][46] Y=$abc$48160$new_n11327_
.subckt INVX1 A=regfile[53][46] Y=$abc$48160$new_n11328_
.subckt INVX1 A=regfile[54][46] Y=$abc$48160$new_n11329_
.subckt INVX1 A=regfile[55][46] Y=$abc$48160$new_n11330_
.subckt INVX1 A=regfile[56][46] Y=$abc$48160$new_n11331_
.subckt INVX1 A=regfile[58][46] Y=$abc$48160$new_n11332_
.subckt INVX1 A=regfile[59][46] Y=$abc$48160$new_n11333_
.subckt INVX1 A=regfile[60][46] Y=$abc$48160$new_n11334_
.subckt INVX1 A=regfile[61][46] Y=$abc$48160$new_n11335_
.subckt INVX1 A=regfile[62][46] Y=$abc$48160$new_n11336_
.subckt INVX1 A=regfile[63][46] Y=$abc$48160$new_n11337_
.subckt INVX1 A=regfile[0][47] Y=$abc$48160$new_n11338_
.subckt INVX1 A=regfile[1][47] Y=$abc$48160$new_n11339_
.subckt INVX1 A=regfile[2][47] Y=$abc$48160$new_n11340_
.subckt INVX1 A=regfile[3][47] Y=$abc$48160$new_n11341_
.subckt INVX1 A=regfile[4][47] Y=$abc$48160$new_n11342_
.subckt INVX1 A=regfile[5][47] Y=$abc$48160$new_n11343_
.subckt INVX1 A=regfile[6][47] Y=$abc$48160$new_n11344_
.subckt INVX1 A=regfile[7][47] Y=$abc$48160$new_n11345_
.subckt INVX1 A=regfile[8][47] Y=$abc$48160$new_n11346_
.subckt INVX1 A=regfile[10][47] Y=$abc$48160$new_n11347_
.subckt INVX1 A=regfile[11][47] Y=$abc$48160$new_n11348_
.subckt INVX1 A=regfile[12][47] Y=$abc$48160$new_n11349_
.subckt INVX1 A=regfile[13][47] Y=$abc$48160$new_n11350_
.subckt INVX1 A=regfile[14][47] Y=$abc$48160$new_n11351_
.subckt INVX1 A=regfile[15][47] Y=$abc$48160$new_n11352_
.subckt INVX1 A=regfile[16][47] Y=$abc$48160$new_n11353_
.subckt INVX1 A=regfile[17][47] Y=$abc$48160$new_n11354_
.subckt INVX1 A=regfile[19][47] Y=$abc$48160$new_n11355_
.subckt INVX1 A=regfile[22][47] Y=$abc$48160$new_n11356_
.subckt INVX1 A=regfile[23][47] Y=$abc$48160$new_n11357_
.subckt INVX1 A=regfile[24][47] Y=$abc$48160$new_n11358_
.subckt INVX1 A=regfile[26][47] Y=$abc$48160$new_n11359_
.subckt INVX1 A=regfile[27][47] Y=$abc$48160$new_n11360_
.subckt INVX1 A=regfile[28][47] Y=$abc$48160$new_n11361_
.subckt INVX1 A=regfile[29][47] Y=$abc$48160$new_n11362_
.subckt INVX1 A=regfile[30][47] Y=$abc$48160$new_n11363_
.subckt INVX1 A=regfile[31][47] Y=$abc$48160$new_n11364_
.subckt INVX1 A=regfile[32][47] Y=$abc$48160$new_n11365_
.subckt INVX1 A=regfile[33][47] Y=$abc$48160$new_n11366_
.subckt INVX1 A=regfile[34][47] Y=$abc$48160$new_n11367_
.subckt INVX1 A=regfile[35][47] Y=$abc$48160$new_n11368_
.subckt INVX1 A=regfile[36][47] Y=$abc$48160$new_n11369_
.subckt INVX1 A=regfile[37][47] Y=$abc$48160$new_n11370_
.subckt INVX1 A=regfile[38][47] Y=$abc$48160$new_n11371_
.subckt INVX1 A=regfile[39][47] Y=$abc$48160$new_n11372_
.subckt INVX1 A=regfile[40][47] Y=$abc$48160$new_n11373_
.subckt INVX1 A=regfile[42][47] Y=$abc$48160$new_n11374_
.subckt INVX1 A=regfile[43][47] Y=$abc$48160$new_n11375_
.subckt INVX1 A=regfile[44][47] Y=$abc$48160$new_n11376_
.subckt INVX1 A=regfile[45][47] Y=$abc$48160$new_n11377_
.subckt INVX1 A=regfile[46][47] Y=$abc$48160$new_n11378_
.subckt INVX1 A=regfile[47][47] Y=$abc$48160$new_n11379_
.subckt INVX1 A=regfile[48][47] Y=$abc$48160$new_n11380_
.subckt INVX1 A=regfile[49][47] Y=$abc$48160$new_n11381_
.subckt INVX1 A=regfile[50][47] Y=$abc$48160$new_n11382_
.subckt INVX1 A=regfile[51][47] Y=$abc$48160$new_n11383_
.subckt INVX1 A=regfile[52][47] Y=$abc$48160$new_n11384_
.subckt INVX1 A=regfile[53][47] Y=$abc$48160$new_n11385_
.subckt INVX1 A=regfile[54][47] Y=$abc$48160$new_n11386_
.subckt INVX1 A=regfile[55][47] Y=$abc$48160$new_n11387_
.subckt INVX1 A=regfile[56][47] Y=$abc$48160$new_n11388_
.subckt INVX1 A=regfile[58][47] Y=$abc$48160$new_n11389_
.subckt INVX1 A=regfile[59][47] Y=$abc$48160$new_n11390_
.subckt INVX1 A=regfile[60][47] Y=$abc$48160$new_n11391_
.subckt INVX1 A=regfile[61][47] Y=$abc$48160$new_n11392_
.subckt INVX1 A=regfile[62][47] Y=$abc$48160$new_n11393_
.subckt INVX1 A=regfile[63][47] Y=$abc$48160$new_n11394_
.subckt INVX1 A=regfile[0][48] Y=$abc$48160$new_n11395_
.subckt INVX1 A=regfile[1][48] Y=$abc$48160$new_n11396_
.subckt INVX1 A=regfile[2][48] Y=$abc$48160$new_n11397_
.subckt INVX1 A=regfile[3][48] Y=$abc$48160$new_n11398_
.subckt INVX1 A=regfile[4][48] Y=$abc$48160$new_n11399_
.subckt INVX1 A=regfile[5][48] Y=$abc$48160$new_n11400_
.subckt INVX1 A=regfile[6][48] Y=$abc$48160$new_n11401_
.subckt INVX1 A=regfile[7][48] Y=$abc$48160$new_n11402_
.subckt INVX1 A=regfile[8][48] Y=$abc$48160$new_n11403_
.subckt INVX1 A=regfile[10][48] Y=$abc$48160$new_n11404_
.subckt INVX1 A=regfile[11][48] Y=$abc$48160$new_n11405_
.subckt INVX1 A=regfile[12][48] Y=$abc$48160$new_n11406_
.subckt INVX1 A=regfile[13][48] Y=$abc$48160$new_n11407_
.subckt INVX1 A=regfile[14][48] Y=$abc$48160$new_n11408_
.subckt INVX1 A=regfile[15][48] Y=$abc$48160$new_n11409_
.subckt INVX1 A=regfile[16][48] Y=$abc$48160$new_n11410_
.subckt INVX1 A=regfile[17][48] Y=$abc$48160$new_n11411_
.subckt INVX1 A=regfile[19][48] Y=$abc$48160$new_n11412_
.subckt INVX1 A=regfile[23][48] Y=$abc$48160$new_n11413_
.subckt INVX1 A=regfile[24][48] Y=$abc$48160$new_n11414_
.subckt INVX1 A=regfile[26][48] Y=$abc$48160$new_n11415_
.subckt INVX1 A=regfile[27][48] Y=$abc$48160$new_n11416_
.subckt INVX1 A=regfile[28][48] Y=$abc$48160$new_n11417_
.subckt INVX1 A=regfile[29][48] Y=$abc$48160$new_n11418_
.subckt INVX1 A=regfile[30][48] Y=$abc$48160$new_n11419_
.subckt INVX1 A=regfile[31][48] Y=$abc$48160$new_n11420_
.subckt INVX1 A=regfile[32][48] Y=$abc$48160$new_n11421_
.subckt INVX1 A=regfile[33][48] Y=$abc$48160$new_n11422_
.subckt INVX1 A=regfile[34][48] Y=$abc$48160$new_n11423_
.subckt INVX1 A=regfile[35][48] Y=$abc$48160$new_n11424_
.subckt INVX1 A=regfile[36][48] Y=$abc$48160$new_n11425_
.subckt INVX1 A=regfile[37][48] Y=$abc$48160$new_n11426_
.subckt INVX1 A=regfile[38][48] Y=$abc$48160$new_n11427_
.subckt INVX1 A=regfile[39][48] Y=$abc$48160$new_n11428_
.subckt INVX1 A=regfile[40][48] Y=$abc$48160$new_n11429_
.subckt INVX1 A=regfile[42][48] Y=$abc$48160$new_n11430_
.subckt INVX1 A=regfile[43][48] Y=$abc$48160$new_n11431_
.subckt INVX1 A=regfile[44][48] Y=$abc$48160$new_n11432_
.subckt INVX1 A=regfile[45][48] Y=$abc$48160$new_n11433_
.subckt INVX1 A=regfile[46][48] Y=$abc$48160$new_n11434_
.subckt INVX1 A=regfile[47][48] Y=$abc$48160$new_n11435_
.subckt INVX1 A=regfile[48][48] Y=$abc$48160$new_n11436_
.subckt INVX1 A=regfile[49][48] Y=$abc$48160$new_n11437_
.subckt INVX1 A=regfile[50][48] Y=$abc$48160$new_n11438_
.subckt INVX1 A=regfile[51][48] Y=$abc$48160$new_n11439_
.subckt INVX1 A=regfile[52][48] Y=$abc$48160$new_n11440_
.subckt INVX1 A=regfile[53][48] Y=$abc$48160$new_n11441_
.subckt INVX1 A=regfile[54][48] Y=$abc$48160$new_n11442_
.subckt INVX1 A=regfile[55][48] Y=$abc$48160$new_n11443_
.subckt INVX1 A=regfile[56][48] Y=$abc$48160$new_n11444_
.subckt INVX1 A=regfile[58][48] Y=$abc$48160$new_n11445_
.subckt INVX1 A=regfile[59][48] Y=$abc$48160$new_n11446_
.subckt INVX1 A=regfile[60][48] Y=$abc$48160$new_n11447_
.subckt INVX1 A=regfile[61][48] Y=$abc$48160$new_n11448_
.subckt INVX1 A=regfile[62][48] Y=$abc$48160$new_n11449_
.subckt INVX1 A=regfile[63][48] Y=$abc$48160$new_n11450_
.subckt INVX1 A=regfile[0][49] Y=$abc$48160$new_n11451_
.subckt INVX1 A=regfile[1][49] Y=$abc$48160$new_n11452_
.subckt INVX1 A=regfile[2][49] Y=$abc$48160$new_n11453_
.subckt INVX1 A=regfile[3][49] Y=$abc$48160$new_n11454_
.subckt INVX1 A=regfile[4][49] Y=$abc$48160$new_n11455_
.subckt INVX1 A=regfile[5][49] Y=$abc$48160$new_n11456_
.subckt INVX1 A=regfile[6][49] Y=$abc$48160$new_n11457_
.subckt INVX1 A=regfile[7][49] Y=$abc$48160$new_n11458_
.subckt INVX1 A=regfile[8][49] Y=$abc$48160$new_n11459_
.subckt INVX1 A=regfile[9][49] Y=$abc$48160$new_n11460_
.subckt INVX1 A=regfile[10][49] Y=$abc$48160$new_n11461_
.subckt INVX1 A=regfile[11][49] Y=$abc$48160$new_n11462_
.subckt INVX1 A=regfile[12][49] Y=$abc$48160$new_n11463_
.subckt INVX1 A=regfile[13][49] Y=$abc$48160$new_n11464_
.subckt INVX1 A=regfile[14][49] Y=$abc$48160$new_n11465_
.subckt INVX1 A=regfile[15][49] Y=$abc$48160$new_n11466_
.subckt INVX1 A=regfile[16][49] Y=$abc$48160$new_n11467_
.subckt INVX1 A=regfile[17][49] Y=$abc$48160$new_n11468_
.subckt INVX1 A=regfile[19][49] Y=$abc$48160$new_n11469_
.subckt INVX1 A=regfile[20][49] Y=$abc$48160$new_n11470_
.subckt INVX1 A=regfile[21][49] Y=$abc$48160$new_n11471_
.subckt INVX1 A=regfile[22][49] Y=$abc$48160$new_n11472_
.subckt INVX1 A=regfile[23][49] Y=$abc$48160$new_n11473_
.subckt INVX1 A=regfile[24][49] Y=$abc$48160$new_n11474_
.subckt INVX1 A=regfile[26][49] Y=$abc$48160$new_n11475_
.subckt INVX1 A=regfile[27][49] Y=$abc$48160$new_n11476_
.subckt INVX1 A=regfile[28][49] Y=$abc$48160$new_n11477_
.subckt INVX1 A=regfile[29][49] Y=$abc$48160$new_n11478_
.subckt INVX1 A=regfile[30][49] Y=$abc$48160$new_n11479_
.subckt INVX1 A=regfile[31][49] Y=$abc$48160$new_n11480_
.subckt INVX1 A=regfile[32][49] Y=$abc$48160$new_n11481_
.subckt INVX1 A=regfile[33][49] Y=$abc$48160$new_n11482_
.subckt INVX1 A=regfile[34][49] Y=$abc$48160$new_n11483_
.subckt INVX1 A=regfile[35][49] Y=$abc$48160$new_n11484_
.subckt INVX1 A=regfile[36][49] Y=$abc$48160$new_n11485_
.subckt INVX1 A=regfile[37][49] Y=$abc$48160$new_n11486_
.subckt INVX1 A=regfile[38][49] Y=$abc$48160$new_n11487_
.subckt INVX1 A=regfile[39][49] Y=$abc$48160$new_n11488_
.subckt INVX1 A=regfile[40][49] Y=$abc$48160$new_n11489_
.subckt INVX1 A=regfile[42][49] Y=$abc$48160$new_n11490_
.subckt INVX1 A=regfile[43][49] Y=$abc$48160$new_n11491_
.subckt INVX1 A=regfile[44][49] Y=$abc$48160$new_n11492_
.subckt INVX1 A=regfile[45][49] Y=$abc$48160$new_n11493_
.subckt INVX1 A=regfile[46][49] Y=$abc$48160$new_n11494_
.subckt INVX1 A=regfile[47][49] Y=$abc$48160$new_n11495_
.subckt INVX1 A=regfile[48][49] Y=$abc$48160$new_n11496_
.subckt INVX1 A=regfile[49][49] Y=$abc$48160$new_n11497_
.subckt INVX1 A=regfile[50][49] Y=$abc$48160$new_n11498_
.subckt INVX1 A=regfile[51][49] Y=$abc$48160$new_n11499_
.subckt INVX1 A=regfile[52][49] Y=$abc$48160$new_n11500_
.subckt INVX1 A=regfile[53][49] Y=$abc$48160$new_n11501_
.subckt INVX1 A=regfile[54][49] Y=$abc$48160$new_n11502_
.subckt INVX1 A=regfile[55][49] Y=$abc$48160$new_n11503_
.subckt INVX1 A=regfile[56][49] Y=$abc$48160$new_n11504_
.subckt INVX1 A=regfile[58][49] Y=$abc$48160$new_n11505_
.subckt INVX1 A=regfile[59][49] Y=$abc$48160$new_n11506_
.subckt INVX1 A=regfile[60][49] Y=$abc$48160$new_n11507_
.subckt INVX1 A=regfile[61][49] Y=$abc$48160$new_n11508_
.subckt INVX1 A=regfile[62][49] Y=$abc$48160$new_n11509_
.subckt INVX1 A=regfile[63][49] Y=$abc$48160$new_n11510_
.subckt INVX1 A=regfile[0][50] Y=$abc$48160$new_n11511_
.subckt INVX1 A=regfile[1][50] Y=$abc$48160$new_n11512_
.subckt INVX1 A=regfile[2][50] Y=$abc$48160$new_n11513_
.subckt INVX1 A=regfile[3][50] Y=$abc$48160$new_n11514_
.subckt INVX1 A=regfile[4][50] Y=$abc$48160$new_n11515_
.subckt INVX1 A=regfile[5][50] Y=$abc$48160$new_n11516_
.subckt INVX1 A=regfile[6][50] Y=$abc$48160$new_n11517_
.subckt INVX1 A=regfile[7][50] Y=$abc$48160$new_n11518_
.subckt INVX1 A=regfile[8][50] Y=$abc$48160$new_n11519_
.subckt INVX1 A=regfile[10][50] Y=$abc$48160$new_n11520_
.subckt INVX1 A=regfile[11][50] Y=$abc$48160$new_n11521_
.subckt INVX1 A=regfile[12][50] Y=$abc$48160$new_n11522_
.subckt INVX1 A=regfile[13][50] Y=$abc$48160$new_n11523_
.subckt INVX1 A=regfile[14][50] Y=$abc$48160$new_n11524_
.subckt INVX1 A=regfile[15][50] Y=$abc$48160$new_n11525_
.subckt INVX1 A=regfile[16][50] Y=$abc$48160$new_n11526_
.subckt INVX1 A=regfile[17][50] Y=$abc$48160$new_n11527_
.subckt INVX1 A=regfile[19][50] Y=$abc$48160$new_n11528_
.subckt INVX1 A=regfile[21][50] Y=$abc$48160$new_n11529_
.subckt INVX1 A=regfile[22][50] Y=$abc$48160$new_n11530_
.subckt INVX1 A=regfile[23][50] Y=$abc$48160$new_n11531_
.subckt INVX1 A=regfile[24][50] Y=$abc$48160$new_n11532_
.subckt INVX1 A=regfile[26][50] Y=$abc$48160$new_n11533_
.subckt INVX1 A=regfile[27][50] Y=$abc$48160$new_n11534_
.subckt INVX1 A=regfile[28][50] Y=$abc$48160$new_n11535_
.subckt INVX1 A=regfile[29][50] Y=$abc$48160$new_n11536_
.subckt INVX1 A=regfile[30][50] Y=$abc$48160$new_n11537_
.subckt INVX1 A=regfile[31][50] Y=$abc$48160$new_n11538_
.subckt INVX1 A=regfile[32][50] Y=$abc$48160$new_n11539_
.subckt INVX1 A=regfile[33][50] Y=$abc$48160$new_n11540_
.subckt INVX1 A=regfile[34][50] Y=$abc$48160$new_n11541_
.subckt INVX1 A=regfile[35][50] Y=$abc$48160$new_n11542_
.subckt INVX1 A=regfile[36][50] Y=$abc$48160$new_n11543_
.subckt INVX1 A=regfile[37][50] Y=$abc$48160$new_n11544_
.subckt INVX1 A=regfile[38][50] Y=$abc$48160$new_n11545_
.subckt INVX1 A=regfile[39][50] Y=$abc$48160$new_n11546_
.subckt INVX1 A=regfile[40][50] Y=$abc$48160$new_n11547_
.subckt INVX1 A=regfile[42][50] Y=$abc$48160$new_n11548_
.subckt INVX1 A=regfile[43][50] Y=$abc$48160$new_n11549_
.subckt INVX1 A=regfile[44][50] Y=$abc$48160$new_n11550_
.subckt INVX1 A=regfile[45][50] Y=$abc$48160$new_n11551_
.subckt INVX1 A=regfile[46][50] Y=$abc$48160$new_n11552_
.subckt INVX1 A=regfile[47][50] Y=$abc$48160$new_n11553_
.subckt INVX1 A=regfile[48][50] Y=$abc$48160$new_n11554_
.subckt INVX1 A=regfile[49][50] Y=$abc$48160$new_n11555_
.subckt INVX1 A=regfile[50][50] Y=$abc$48160$new_n11556_
.subckt INVX1 A=regfile[51][50] Y=$abc$48160$new_n11557_
.subckt INVX1 A=regfile[52][50] Y=$abc$48160$new_n11558_
.subckt INVX1 A=regfile[53][50] Y=$abc$48160$new_n11559_
.subckt INVX1 A=regfile[54][50] Y=$abc$48160$new_n11560_
.subckt INVX1 A=regfile[55][50] Y=$abc$48160$new_n11561_
.subckt INVX1 A=regfile[56][50] Y=$abc$48160$new_n11562_
.subckt INVX1 A=regfile[58][50] Y=$abc$48160$new_n11563_
.subckt INVX1 A=regfile[59][50] Y=$abc$48160$new_n11564_
.subckt INVX1 A=regfile[60][50] Y=$abc$48160$new_n11565_
.subckt INVX1 A=regfile[61][50] Y=$abc$48160$new_n11566_
.subckt INVX1 A=regfile[62][50] Y=$abc$48160$new_n11567_
.subckt INVX1 A=regfile[63][50] Y=$abc$48160$new_n11568_
.subckt INVX1 A=regfile[0][51] Y=$abc$48160$new_n11569_
.subckt INVX1 A=regfile[1][51] Y=$abc$48160$new_n11570_
.subckt INVX1 A=regfile[2][51] Y=$abc$48160$new_n11571_
.subckt INVX1 A=regfile[3][51] Y=$abc$48160$new_n11572_
.subckt INVX1 A=regfile[4][51] Y=$abc$48160$new_n11573_
.subckt INVX1 A=regfile[5][51] Y=$abc$48160$new_n11574_
.subckt INVX1 A=regfile[6][51] Y=$abc$48160$new_n11575_
.subckt INVX1 A=regfile[7][51] Y=$abc$48160$new_n11576_
.subckt INVX1 A=regfile[8][51] Y=$abc$48160$new_n11577_
.subckt INVX1 A=regfile[10][51] Y=$abc$48160$new_n11578_
.subckt INVX1 A=regfile[11][51] Y=$abc$48160$new_n11579_
.subckt INVX1 A=regfile[12][51] Y=$abc$48160$new_n11580_
.subckt INVX1 A=regfile[13][51] Y=$abc$48160$new_n11581_
.subckt INVX1 A=regfile[14][51] Y=$abc$48160$new_n11582_
.subckt INVX1 A=regfile[15][51] Y=$abc$48160$new_n11583_
.subckt INVX1 A=regfile[16][51] Y=$abc$48160$new_n11584_
.subckt INVX1 A=regfile[17][51] Y=$abc$48160$new_n11585_
.subckt INVX1 A=regfile[19][51] Y=$abc$48160$new_n11586_
.subckt INVX1 A=regfile[23][51] Y=$abc$48160$new_n11587_
.subckt INVX1 A=regfile[24][51] Y=$abc$48160$new_n11588_
.subckt INVX1 A=regfile[26][51] Y=$abc$48160$new_n11589_
.subckt INVX1 A=regfile[27][51] Y=$abc$48160$new_n11590_
.subckt INVX1 A=regfile[28][51] Y=$abc$48160$new_n11591_
.subckt INVX1 A=regfile[29][51] Y=$abc$48160$new_n11592_
.subckt INVX1 A=regfile[30][51] Y=$abc$48160$new_n11593_
.subckt INVX1 A=regfile[31][51] Y=$abc$48160$new_n11594_
.subckt INVX1 A=regfile[32][51] Y=$abc$48160$new_n11595_
.subckt INVX1 A=regfile[33][51] Y=$abc$48160$new_n11596_
.subckt INVX1 A=regfile[34][51] Y=$abc$48160$new_n11597_
.subckt INVX1 A=regfile[35][51] Y=$abc$48160$new_n11598_
.subckt INVX1 A=regfile[36][51] Y=$abc$48160$new_n11599_
.subckt INVX1 A=regfile[37][51] Y=$abc$48160$new_n11600_
.subckt INVX1 A=regfile[38][51] Y=$abc$48160$new_n11601_
.subckt INVX1 A=regfile[39][51] Y=$abc$48160$new_n11602_
.subckt INVX1 A=regfile[40][51] Y=$abc$48160$new_n11603_
.subckt INVX1 A=regfile[42][51] Y=$abc$48160$new_n11604_
.subckt INVX1 A=regfile[43][51] Y=$abc$48160$new_n11605_
.subckt INVX1 A=regfile[44][51] Y=$abc$48160$new_n11606_
.subckt INVX1 A=regfile[45][51] Y=$abc$48160$new_n11607_
.subckt INVX1 A=regfile[46][51] Y=$abc$48160$new_n11608_
.subckt INVX1 A=regfile[47][51] Y=$abc$48160$new_n11609_
.subckt INVX1 A=regfile[48][51] Y=$abc$48160$new_n11610_
.subckt INVX1 A=regfile[49][51] Y=$abc$48160$new_n11611_
.subckt INVX1 A=regfile[50][51] Y=$abc$48160$new_n11612_
.subckt INVX1 A=regfile[51][51] Y=$abc$48160$new_n11613_
.subckt INVX1 A=regfile[52][51] Y=$abc$48160$new_n11614_
.subckt INVX1 A=regfile[53][51] Y=$abc$48160$new_n11615_
.subckt INVX1 A=regfile[54][51] Y=$abc$48160$new_n11616_
.subckt INVX1 A=regfile[55][51] Y=$abc$48160$new_n11617_
.subckt INVX1 A=regfile[56][51] Y=$abc$48160$new_n11618_
.subckt INVX1 A=regfile[58][51] Y=$abc$48160$new_n11619_
.subckt INVX1 A=regfile[59][51] Y=$abc$48160$new_n11620_
.subckt INVX1 A=regfile[60][51] Y=$abc$48160$new_n11621_
.subckt INVX1 A=regfile[61][51] Y=$abc$48160$new_n11622_
.subckt INVX1 A=regfile[62][51] Y=$abc$48160$new_n11623_
.subckt INVX1 A=regfile[63][51] Y=$abc$48160$new_n11624_
.subckt INVX1 A=regfile[0][52] Y=$abc$48160$new_n11625_
.subckt INVX1 A=regfile[1][52] Y=$abc$48160$new_n11626_
.subckt INVX1 A=regfile[2][52] Y=$abc$48160$new_n11627_
.subckt INVX1 A=regfile[3][52] Y=$abc$48160$new_n11628_
.subckt INVX1 A=regfile[4][52] Y=$abc$48160$new_n11629_
.subckt INVX1 A=regfile[5][52] Y=$abc$48160$new_n11630_
.subckt INVX1 A=regfile[6][52] Y=$abc$48160$new_n11631_
.subckt INVX1 A=regfile[7][52] Y=$abc$48160$new_n11632_
.subckt INVX1 A=regfile[8][52] Y=$abc$48160$new_n11633_
.subckt INVX1 A=regfile[10][52] Y=$abc$48160$new_n11634_
.subckt INVX1 A=regfile[11][52] Y=$abc$48160$new_n11635_
.subckt INVX1 A=regfile[12][52] Y=$abc$48160$new_n11636_
.subckt INVX1 A=regfile[13][52] Y=$abc$48160$new_n11637_
.subckt INVX1 A=regfile[14][52] Y=$abc$48160$new_n11638_
.subckt INVX1 A=regfile[15][52] Y=$abc$48160$new_n11639_
.subckt INVX1 A=regfile[16][52] Y=$abc$48160$new_n11640_
.subckt INVX1 A=regfile[17][52] Y=$abc$48160$new_n11641_
.subckt INVX1 A=regfile[19][52] Y=$abc$48160$new_n11642_
.subckt INVX1 A=regfile[23][52] Y=$abc$48160$new_n11643_
.subckt INVX1 A=regfile[24][52] Y=$abc$48160$new_n11644_
.subckt INVX1 A=regfile[26][52] Y=$abc$48160$new_n11645_
.subckt INVX1 A=regfile[27][52] Y=$abc$48160$new_n11646_
.subckt INVX1 A=regfile[28][52] Y=$abc$48160$new_n11647_
.subckt INVX1 A=regfile[29][52] Y=$abc$48160$new_n11648_
.subckt INVX1 A=regfile[30][52] Y=$abc$48160$new_n11649_
.subckt INVX1 A=regfile[31][52] Y=$abc$48160$new_n11650_
.subckt INVX1 A=regfile[32][52] Y=$abc$48160$new_n11651_
.subckt INVX1 A=regfile[33][52] Y=$abc$48160$new_n11652_
.subckt INVX1 A=regfile[34][52] Y=$abc$48160$new_n11653_
.subckt INVX1 A=regfile[35][52] Y=$abc$48160$new_n11654_
.subckt INVX1 A=regfile[36][52] Y=$abc$48160$new_n11655_
.subckt INVX1 A=regfile[37][52] Y=$abc$48160$new_n11656_
.subckt INVX1 A=regfile[38][52] Y=$abc$48160$new_n11657_
.subckt INVX1 A=regfile[39][52] Y=$abc$48160$new_n11658_
.subckt INVX1 A=regfile[40][52] Y=$abc$48160$new_n11659_
.subckt INVX1 A=regfile[42][52] Y=$abc$48160$new_n11660_
.subckt INVX1 A=regfile[43][52] Y=$abc$48160$new_n11661_
.subckt INVX1 A=regfile[44][52] Y=$abc$48160$new_n11662_
.subckt INVX1 A=regfile[45][52] Y=$abc$48160$new_n11663_
.subckt INVX1 A=regfile[46][52] Y=$abc$48160$new_n11664_
.subckt INVX1 A=regfile[47][52] Y=$abc$48160$new_n11665_
.subckt INVX1 A=regfile[48][52] Y=$abc$48160$new_n11666_
.subckt INVX1 A=regfile[49][52] Y=$abc$48160$new_n11667_
.subckt INVX1 A=regfile[50][52] Y=$abc$48160$new_n11668_
.subckt INVX1 A=regfile[51][52] Y=$abc$48160$new_n11669_
.subckt INVX1 A=regfile[52][52] Y=$abc$48160$new_n11670_
.subckt INVX1 A=regfile[53][52] Y=$abc$48160$new_n11671_
.subckt INVX1 A=regfile[54][52] Y=$abc$48160$new_n11672_
.subckt INVX1 A=regfile[55][52] Y=$abc$48160$new_n11673_
.subckt INVX1 A=regfile[56][52] Y=$abc$48160$new_n11674_
.subckt INVX1 A=regfile[58][52] Y=$abc$48160$new_n11675_
.subckt INVX1 A=regfile[59][52] Y=$abc$48160$new_n11676_
.subckt INVX1 A=regfile[60][52] Y=$abc$48160$new_n11677_
.subckt INVX1 A=regfile[61][52] Y=$abc$48160$new_n11678_
.subckt INVX1 A=regfile[62][52] Y=$abc$48160$new_n11679_
.subckt INVX1 A=regfile[63][52] Y=$abc$48160$new_n11680_
.subckt INVX1 A=regfile[0][53] Y=$abc$48160$new_n11681_
.subckt INVX1 A=regfile[1][53] Y=$abc$48160$new_n11682_
.subckt INVX1 A=regfile[2][53] Y=$abc$48160$new_n11683_
.subckt INVX1 A=regfile[3][53] Y=$abc$48160$new_n11684_
.subckt INVX1 A=regfile[4][53] Y=$abc$48160$new_n11685_
.subckt INVX1 A=regfile[5][53] Y=$abc$48160$new_n11686_
.subckt INVX1 A=regfile[6][53] Y=$abc$48160$new_n11687_
.subckt INVX1 A=regfile[7][53] Y=$abc$48160$new_n11688_
.subckt INVX1 A=regfile[8][53] Y=$abc$48160$new_n11689_
.subckt INVX1 A=regfile[10][53] Y=$abc$48160$new_n11690_
.subckt INVX1 A=regfile[11][53] Y=$abc$48160$new_n11691_
.subckt INVX1 A=regfile[12][53] Y=$abc$48160$new_n11692_
.subckt INVX1 A=regfile[13][53] Y=$abc$48160$new_n11693_
.subckt INVX1 A=regfile[14][53] Y=$abc$48160$new_n11694_
.subckt INVX1 A=regfile[15][53] Y=$abc$48160$new_n11695_
.subckt INVX1 A=regfile[16][53] Y=$abc$48160$new_n11696_
.subckt INVX1 A=regfile[17][53] Y=$abc$48160$new_n11697_
.subckt INVX1 A=regfile[19][53] Y=$abc$48160$new_n11698_
.subckt INVX1 A=regfile[22][53] Y=$abc$48160$new_n11699_
.subckt INVX1 A=regfile[23][53] Y=$abc$48160$new_n11700_
.subckt INVX1 A=regfile[24][53] Y=$abc$48160$new_n11701_
.subckt INVX1 A=regfile[26][53] Y=$abc$48160$new_n11702_
.subckt INVX1 A=regfile[27][53] Y=$abc$48160$new_n11703_
.subckt INVX1 A=regfile[28][53] Y=$abc$48160$new_n11704_
.subckt INVX1 A=regfile[29][53] Y=$abc$48160$new_n11705_
.subckt INVX1 A=regfile[30][53] Y=$abc$48160$new_n11706_
.subckt INVX1 A=regfile[31][53] Y=$abc$48160$new_n11707_
.subckt INVX1 A=regfile[32][53] Y=$abc$48160$new_n11708_
.subckt INVX1 A=regfile[33][53] Y=$abc$48160$new_n11709_
.subckt INVX1 A=regfile[34][53] Y=$abc$48160$new_n11710_
.subckt INVX1 A=regfile[35][53] Y=$abc$48160$new_n11711_
.subckt INVX1 A=regfile[36][53] Y=$abc$48160$new_n11712_
.subckt INVX1 A=regfile[37][53] Y=$abc$48160$new_n11713_
.subckt INVX1 A=regfile[38][53] Y=$abc$48160$new_n11714_
.subckt INVX1 A=regfile[39][53] Y=$abc$48160$new_n11715_
.subckt INVX1 A=regfile[40][53] Y=$abc$48160$new_n11716_
.subckt INVX1 A=regfile[42][53] Y=$abc$48160$new_n11717_
.subckt INVX1 A=regfile[43][53] Y=$abc$48160$new_n11718_
.subckt INVX1 A=regfile[44][53] Y=$abc$48160$new_n11719_
.subckt INVX1 A=regfile[45][53] Y=$abc$48160$new_n11720_
.subckt INVX1 A=regfile[46][53] Y=$abc$48160$new_n11721_
.subckt INVX1 A=regfile[47][53] Y=$abc$48160$new_n11722_
.subckt INVX1 A=regfile[48][53] Y=$abc$48160$new_n11723_
.subckt INVX1 A=regfile[49][53] Y=$abc$48160$new_n11724_
.subckt INVX1 A=regfile[50][53] Y=$abc$48160$new_n11725_
.subckt INVX1 A=regfile[51][53] Y=$abc$48160$new_n11726_
.subckt INVX1 A=regfile[52][53] Y=$abc$48160$new_n11727_
.subckt INVX1 A=regfile[53][53] Y=$abc$48160$new_n11728_
.subckt INVX1 A=regfile[54][53] Y=$abc$48160$new_n11729_
.subckt INVX1 A=regfile[55][53] Y=$abc$48160$new_n11730_
.subckt INVX1 A=regfile[56][53] Y=$abc$48160$new_n11731_
.subckt INVX1 A=regfile[58][53] Y=$abc$48160$new_n11732_
.subckt INVX1 A=regfile[59][53] Y=$abc$48160$new_n11733_
.subckt INVX1 A=regfile[60][53] Y=$abc$48160$new_n11734_
.subckt INVX1 A=regfile[61][53] Y=$abc$48160$new_n11735_
.subckt INVX1 A=regfile[62][53] Y=$abc$48160$new_n11736_
.subckt INVX1 A=regfile[63][53] Y=$abc$48160$new_n11737_
.subckt INVX1 A=regfile[0][54] Y=$abc$48160$new_n11738_
.subckt INVX1 A=regfile[1][54] Y=$abc$48160$new_n11739_
.subckt INVX1 A=regfile[2][54] Y=$abc$48160$new_n11740_
.subckt INVX1 A=regfile[3][54] Y=$abc$48160$new_n11741_
.subckt INVX1 A=regfile[4][54] Y=$abc$48160$new_n11742_
.subckt INVX1 A=regfile[5][54] Y=$abc$48160$new_n11743_
.subckt INVX1 A=regfile[6][54] Y=$abc$48160$new_n11744_
.subckt INVX1 A=regfile[7][54] Y=$abc$48160$new_n11745_
.subckt INVX1 A=regfile[8][54] Y=$abc$48160$new_n11746_
.subckt INVX1 A=regfile[10][54] Y=$abc$48160$new_n11747_
.subckt INVX1 A=regfile[11][54] Y=$abc$48160$new_n11748_
.subckt INVX1 A=regfile[12][54] Y=$abc$48160$new_n11749_
.subckt INVX1 A=regfile[13][54] Y=$abc$48160$new_n11750_
.subckt INVX1 A=regfile[14][54] Y=$abc$48160$new_n11751_
.subckt INVX1 A=regfile[15][54] Y=$abc$48160$new_n11752_
.subckt INVX1 A=regfile[16][54] Y=$abc$48160$new_n11753_
.subckt INVX1 A=regfile[17][54] Y=$abc$48160$new_n11754_
.subckt INVX1 A=regfile[19][54] Y=$abc$48160$new_n11755_
.subckt INVX1 A=regfile[23][54] Y=$abc$48160$new_n11756_
.subckt INVX1 A=regfile[24][54] Y=$abc$48160$new_n11757_
.subckt INVX1 A=regfile[26][54] Y=$abc$48160$new_n11758_
.subckt INVX1 A=regfile[27][54] Y=$abc$48160$new_n11759_
.subckt INVX1 A=regfile[28][54] Y=$abc$48160$new_n11760_
.subckt INVX1 A=regfile[29][54] Y=$abc$48160$new_n11761_
.subckt INVX1 A=regfile[30][54] Y=$abc$48160$new_n11762_
.subckt INVX1 A=regfile[31][54] Y=$abc$48160$new_n11763_
.subckt INVX1 A=regfile[32][54] Y=$abc$48160$new_n11764_
.subckt INVX1 A=regfile[33][54] Y=$abc$48160$new_n11765_
.subckt INVX1 A=regfile[34][54] Y=$abc$48160$new_n11766_
.subckt INVX1 A=regfile[35][54] Y=$abc$48160$new_n11767_
.subckt INVX1 A=regfile[36][54] Y=$abc$48160$new_n11768_
.subckt INVX1 A=regfile[37][54] Y=$abc$48160$new_n11769_
.subckt INVX1 A=regfile[38][54] Y=$abc$48160$new_n11770_
.subckt INVX1 A=regfile[39][54] Y=$abc$48160$new_n11771_
.subckt INVX1 A=regfile[40][54] Y=$abc$48160$new_n11772_
.subckt INVX1 A=regfile[42][54] Y=$abc$48160$new_n11773_
.subckt INVX1 A=regfile[43][54] Y=$abc$48160$new_n11774_
.subckt INVX1 A=regfile[44][54] Y=$abc$48160$new_n11775_
.subckt INVX1 A=regfile[45][54] Y=$abc$48160$new_n11776_
.subckt INVX1 A=regfile[46][54] Y=$abc$48160$new_n11777_
.subckt INVX1 A=regfile[47][54] Y=$abc$48160$new_n11778_
.subckt INVX1 A=regfile[48][54] Y=$abc$48160$new_n11779_
.subckt INVX1 A=regfile[49][54] Y=$abc$48160$new_n11780_
.subckt INVX1 A=regfile[50][54] Y=$abc$48160$new_n11781_
.subckt INVX1 A=regfile[51][54] Y=$abc$48160$new_n11782_
.subckt INVX1 A=regfile[52][54] Y=$abc$48160$new_n11783_
.subckt INVX1 A=regfile[53][54] Y=$abc$48160$new_n11784_
.subckt INVX1 A=regfile[54][54] Y=$abc$48160$new_n11785_
.subckt INVX1 A=regfile[55][54] Y=$abc$48160$new_n11786_
.subckt INVX1 A=regfile[56][54] Y=$abc$48160$new_n11787_
.subckt INVX1 A=regfile[58][54] Y=$abc$48160$new_n11788_
.subckt INVX1 A=regfile[59][54] Y=$abc$48160$new_n11789_
.subckt INVX1 A=regfile[60][54] Y=$abc$48160$new_n11790_
.subckt INVX1 A=regfile[61][54] Y=$abc$48160$new_n11791_
.subckt INVX1 A=regfile[62][54] Y=$abc$48160$new_n11792_
.subckt INVX1 A=regfile[63][54] Y=$abc$48160$new_n11793_
.subckt INVX1 A=regfile[0][55] Y=$abc$48160$new_n11794_
.subckt INVX1 A=regfile[1][55] Y=$abc$48160$new_n11795_
.subckt INVX1 A=regfile[2][55] Y=$abc$48160$new_n11796_
.subckt INVX1 A=regfile[3][55] Y=$abc$48160$new_n11797_
.subckt INVX1 A=regfile[4][55] Y=$abc$48160$new_n11798_
.subckt INVX1 A=regfile[5][55] Y=$abc$48160$new_n11799_
.subckt INVX1 A=regfile[6][55] Y=$abc$48160$new_n11800_
.subckt INVX1 A=regfile[7][55] Y=$abc$48160$new_n11801_
.subckt INVX1 A=regfile[8][55] Y=$abc$48160$new_n11802_
.subckt INVX1 A=regfile[10][55] Y=$abc$48160$new_n11803_
.subckt INVX1 A=regfile[11][55] Y=$abc$48160$new_n11804_
.subckt INVX1 A=regfile[12][55] Y=$abc$48160$new_n11805_
.subckt INVX1 A=regfile[13][55] Y=$abc$48160$new_n11806_
.subckt INVX1 A=regfile[14][55] Y=$abc$48160$new_n11807_
.subckt INVX1 A=regfile[15][55] Y=$abc$48160$new_n11808_
.subckt INVX1 A=regfile[16][55] Y=$abc$48160$new_n11809_
.subckt INVX1 A=regfile[17][55] Y=$abc$48160$new_n11810_
.subckt INVX1 A=regfile[19][55] Y=$abc$48160$new_n11811_
.subckt INVX1 A=regfile[23][55] Y=$abc$48160$new_n11812_
.subckt INVX1 A=regfile[24][55] Y=$abc$48160$new_n11813_
.subckt INVX1 A=regfile[26][55] Y=$abc$48160$new_n11814_
.subckt INVX1 A=regfile[27][55] Y=$abc$48160$new_n11815_
.subckt INVX1 A=regfile[28][55] Y=$abc$48160$new_n11816_
.subckt INVX1 A=regfile[29][55] Y=$abc$48160$new_n11817_
.subckt INVX1 A=regfile[30][55] Y=$abc$48160$new_n11818_
.subckt INVX1 A=regfile[31][55] Y=$abc$48160$new_n11819_
.subckt INVX1 A=regfile[32][55] Y=$abc$48160$new_n11820_
.subckt INVX1 A=regfile[33][55] Y=$abc$48160$new_n11821_
.subckt INVX1 A=regfile[34][55] Y=$abc$48160$new_n11822_
.subckt INVX1 A=regfile[35][55] Y=$abc$48160$new_n11823_
.subckt INVX1 A=regfile[36][55] Y=$abc$48160$new_n11824_
.subckt INVX1 A=regfile[37][55] Y=$abc$48160$new_n11825_
.subckt INVX1 A=regfile[38][55] Y=$abc$48160$new_n11826_
.subckt INVX1 A=regfile[39][55] Y=$abc$48160$new_n11827_
.subckt INVX1 A=regfile[40][55] Y=$abc$48160$new_n11828_
.subckt INVX1 A=regfile[42][55] Y=$abc$48160$new_n11829_
.subckt INVX1 A=regfile[43][55] Y=$abc$48160$new_n11830_
.subckt INVX1 A=regfile[44][55] Y=$abc$48160$new_n11831_
.subckt INVX1 A=regfile[45][55] Y=$abc$48160$new_n11832_
.subckt INVX1 A=regfile[46][55] Y=$abc$48160$new_n11833_
.subckt INVX1 A=regfile[47][55] Y=$abc$48160$new_n11834_
.subckt INVX1 A=regfile[48][55] Y=$abc$48160$new_n11835_
.subckt INVX1 A=regfile[49][55] Y=$abc$48160$new_n11836_
.subckt INVX1 A=regfile[50][55] Y=$abc$48160$new_n11837_
.subckt INVX1 A=regfile[51][55] Y=$abc$48160$new_n11838_
.subckt INVX1 A=regfile[52][55] Y=$abc$48160$new_n11839_
.subckt INVX1 A=regfile[53][55] Y=$abc$48160$new_n11840_
.subckt INVX1 A=regfile[54][55] Y=$abc$48160$new_n11841_
.subckt INVX1 A=regfile[55][55] Y=$abc$48160$new_n11842_
.subckt INVX1 A=regfile[56][55] Y=$abc$48160$new_n11843_
.subckt INVX1 A=regfile[58][55] Y=$abc$48160$new_n11844_
.subckt INVX1 A=regfile[59][55] Y=$abc$48160$new_n11845_
.subckt INVX1 A=regfile[60][55] Y=$abc$48160$new_n11846_
.subckt INVX1 A=regfile[61][55] Y=$abc$48160$new_n11847_
.subckt INVX1 A=regfile[62][55] Y=$abc$48160$new_n11848_
.subckt INVX1 A=regfile[63][55] Y=$abc$48160$new_n11849_
.subckt INVX1 A=regfile[0][56] Y=$abc$48160$new_n11850_
.subckt INVX1 A=regfile[1][56] Y=$abc$48160$new_n11851_
.subckt INVX1 A=regfile[2][56] Y=$abc$48160$new_n11852_
.subckt INVX1 A=regfile[3][56] Y=$abc$48160$new_n11853_
.subckt INVX1 A=regfile[4][56] Y=$abc$48160$new_n11854_
.subckt INVX1 A=regfile[5][56] Y=$abc$48160$new_n11855_
.subckt INVX1 A=regfile[6][56] Y=$abc$48160$new_n11856_
.subckt INVX1 A=regfile[7][56] Y=$abc$48160$new_n11857_
.subckt INVX1 A=regfile[8][56] Y=$abc$48160$new_n11858_
.subckt INVX1 A=regfile[9][56] Y=$abc$48160$new_n11859_
.subckt INVX1 A=regfile[10][56] Y=$abc$48160$new_n11860_
.subckt INVX1 A=regfile[11][56] Y=$abc$48160$new_n11861_
.subckt INVX1 A=regfile[12][56] Y=$abc$48160$new_n11862_
.subckt INVX1 A=regfile[13][56] Y=$abc$48160$new_n11863_
.subckt INVX1 A=regfile[14][56] Y=$abc$48160$new_n11864_
.subckt INVX1 A=regfile[15][56] Y=$abc$48160$new_n11865_
.subckt INVX1 A=regfile[16][56] Y=$abc$48160$new_n11866_
.subckt INVX1 A=regfile[17][56] Y=$abc$48160$new_n11867_
.subckt INVX1 A=regfile[19][56] Y=$abc$48160$new_n11868_
.subckt INVX1 A=regfile[23][56] Y=$abc$48160$new_n11869_
.subckt INVX1 A=regfile[24][56] Y=$abc$48160$new_n11870_
.subckt INVX1 A=regfile[26][56] Y=$abc$48160$new_n11871_
.subckt INVX1 A=regfile[27][56] Y=$abc$48160$new_n11872_
.subckt INVX1 A=regfile[28][56] Y=$abc$48160$new_n11873_
.subckt INVX1 A=regfile[29][56] Y=$abc$48160$new_n11874_
.subckt INVX1 A=regfile[30][56] Y=$abc$48160$new_n11875_
.subckt INVX1 A=regfile[31][56] Y=$abc$48160$new_n11876_
.subckt INVX1 A=regfile[32][56] Y=$abc$48160$new_n11877_
.subckt INVX1 A=regfile[33][56] Y=$abc$48160$new_n11878_
.subckt INVX1 A=regfile[34][56] Y=$abc$48160$new_n11879_
.subckt INVX1 A=regfile[35][56] Y=$abc$48160$new_n11880_
.subckt INVX1 A=regfile[36][56] Y=$abc$48160$new_n11881_
.subckt INVX1 A=regfile[37][56] Y=$abc$48160$new_n11882_
.subckt INVX1 A=regfile[38][56] Y=$abc$48160$new_n11883_
.subckt INVX1 A=regfile[39][56] Y=$abc$48160$new_n11884_
.subckt INVX1 A=regfile[40][56] Y=$abc$48160$new_n11885_
.subckt INVX1 A=regfile[42][56] Y=$abc$48160$new_n11886_
.subckt INVX1 A=regfile[43][56] Y=$abc$48160$new_n11887_
.subckt INVX1 A=regfile[44][56] Y=$abc$48160$new_n11888_
.subckt INVX1 A=regfile[45][56] Y=$abc$48160$new_n11889_
.subckt INVX1 A=regfile[46][56] Y=$abc$48160$new_n11890_
.subckt INVX1 A=regfile[47][56] Y=$abc$48160$new_n11891_
.subckt INVX1 A=regfile[48][56] Y=$abc$48160$new_n11892_
.subckt INVX1 A=regfile[49][56] Y=$abc$48160$new_n11893_
.subckt INVX1 A=regfile[50][56] Y=$abc$48160$new_n11894_
.subckt INVX1 A=regfile[51][56] Y=$abc$48160$new_n11895_
.subckt INVX1 A=regfile[52][56] Y=$abc$48160$new_n11896_
.subckt INVX1 A=regfile[53][56] Y=$abc$48160$new_n11897_
.subckt INVX1 A=regfile[54][56] Y=$abc$48160$new_n11898_
.subckt INVX1 A=regfile[55][56] Y=$abc$48160$new_n11899_
.subckt INVX1 A=regfile[56][56] Y=$abc$48160$new_n11900_
.subckt INVX1 A=regfile[58][56] Y=$abc$48160$new_n11901_
.subckt INVX1 A=regfile[59][56] Y=$abc$48160$new_n11902_
.subckt INVX1 A=regfile[60][56] Y=$abc$48160$new_n11903_
.subckt INVX1 A=regfile[61][56] Y=$abc$48160$new_n11904_
.subckt INVX1 A=regfile[62][56] Y=$abc$48160$new_n11905_
.subckt INVX1 A=regfile[63][56] Y=$abc$48160$new_n11906_
.subckt INVX1 A=regfile[0][57] Y=$abc$48160$new_n11907_
.subckt INVX1 A=regfile[1][57] Y=$abc$48160$new_n11908_
.subckt INVX1 A=regfile[2][57] Y=$abc$48160$new_n11909_
.subckt INVX1 A=regfile[3][57] Y=$abc$48160$new_n11910_
.subckt INVX1 A=regfile[4][57] Y=$abc$48160$new_n11911_
.subckt INVX1 A=regfile[5][57] Y=$abc$48160$new_n11912_
.subckt INVX1 A=regfile[6][57] Y=$abc$48160$new_n11913_
.subckt INVX1 A=regfile[7][57] Y=$abc$48160$new_n11914_
.subckt INVX1 A=regfile[8][57] Y=$abc$48160$new_n11915_
.subckt INVX1 A=regfile[10][57] Y=$abc$48160$new_n11916_
.subckt INVX1 A=regfile[11][57] Y=$abc$48160$new_n11917_
.subckt INVX1 A=regfile[12][57] Y=$abc$48160$new_n11918_
.subckt INVX1 A=regfile[13][57] Y=$abc$48160$new_n11919_
.subckt INVX1 A=regfile[14][57] Y=$abc$48160$new_n11920_
.subckt INVX1 A=regfile[15][57] Y=$abc$48160$new_n11921_
.subckt INVX1 A=regfile[16][57] Y=$abc$48160$new_n11922_
.subckt INVX1 A=regfile[17][57] Y=$abc$48160$new_n11923_
.subckt INVX1 A=regfile[19][57] Y=$abc$48160$new_n11924_
.subckt INVX1 A=regfile[23][57] Y=$abc$48160$new_n11925_
.subckt INVX1 A=regfile[24][57] Y=$abc$48160$new_n11926_
.subckt INVX1 A=regfile[26][57] Y=$abc$48160$new_n11927_
.subckt INVX1 A=regfile[27][57] Y=$abc$48160$new_n11928_
.subckt INVX1 A=regfile[28][57] Y=$abc$48160$new_n11929_
.subckt INVX1 A=regfile[29][57] Y=$abc$48160$new_n11930_
.subckt INVX1 A=regfile[30][57] Y=$abc$48160$new_n11931_
.subckt INVX1 A=regfile[31][57] Y=$abc$48160$new_n11932_
.subckt INVX1 A=regfile[32][57] Y=$abc$48160$new_n11933_
.subckt INVX1 A=regfile[33][57] Y=$abc$48160$new_n11934_
.subckt INVX1 A=regfile[34][57] Y=$abc$48160$new_n11935_
.subckt INVX1 A=regfile[35][57] Y=$abc$48160$new_n11936_
.subckt INVX1 A=regfile[36][57] Y=$abc$48160$new_n11937_
.subckt INVX1 A=regfile[37][57] Y=$abc$48160$new_n11938_
.subckt INVX1 A=regfile[38][57] Y=$abc$48160$new_n11939_
.subckt INVX1 A=regfile[39][57] Y=$abc$48160$new_n11940_
.subckt INVX1 A=regfile[40][57] Y=$abc$48160$new_n11941_
.subckt INVX1 A=regfile[42][57] Y=$abc$48160$new_n11942_
.subckt INVX1 A=regfile[43][57] Y=$abc$48160$new_n11943_
.subckt INVX1 A=regfile[44][57] Y=$abc$48160$new_n11944_
.subckt INVX1 A=regfile[45][57] Y=$abc$48160$new_n11945_
.subckt INVX1 A=regfile[46][57] Y=$abc$48160$new_n11946_
.subckt INVX1 A=regfile[47][57] Y=$abc$48160$new_n11947_
.subckt INVX1 A=regfile[48][57] Y=$abc$48160$new_n11948_
.subckt INVX1 A=regfile[49][57] Y=$abc$48160$new_n11949_
.subckt INVX1 A=regfile[50][57] Y=$abc$48160$new_n11950_
.subckt INVX1 A=regfile[51][57] Y=$abc$48160$new_n11951_
.subckt INVX1 A=regfile[52][57] Y=$abc$48160$new_n11952_
.subckt INVX1 A=regfile[53][57] Y=$abc$48160$new_n11953_
.subckt INVX1 A=regfile[54][57] Y=$abc$48160$new_n11954_
.subckt INVX1 A=regfile[55][57] Y=$abc$48160$new_n11955_
.subckt INVX1 A=regfile[56][57] Y=$abc$48160$new_n11956_
.subckt INVX1 A=regfile[58][57] Y=$abc$48160$new_n11957_
.subckt INVX1 A=regfile[59][57] Y=$abc$48160$new_n11958_
.subckt INVX1 A=regfile[60][57] Y=$abc$48160$new_n11959_
.subckt INVX1 A=regfile[61][57] Y=$abc$48160$new_n11960_
.subckt INVX1 A=regfile[62][57] Y=$abc$48160$new_n11961_
.subckt INVX1 A=regfile[63][57] Y=$abc$48160$new_n11962_
.subckt INVX1 A=regfile[0][58] Y=$abc$48160$new_n11963_
.subckt INVX1 A=regfile[1][58] Y=$abc$48160$new_n11964_
.subckt INVX1 A=regfile[2][58] Y=$abc$48160$new_n11965_
.subckt INVX1 A=regfile[3][58] Y=$abc$48160$new_n11966_
.subckt INVX1 A=regfile[4][58] Y=$abc$48160$new_n11967_
.subckt INVX1 A=regfile[5][58] Y=$abc$48160$new_n11968_
.subckt INVX1 A=regfile[6][58] Y=$abc$48160$new_n11969_
.subckt INVX1 A=regfile[7][58] Y=$abc$48160$new_n11970_
.subckt INVX1 A=regfile[8][58] Y=$abc$48160$new_n11971_
.subckt INVX1 A=regfile[10][58] Y=$abc$48160$new_n11972_
.subckt INVX1 A=regfile[11][58] Y=$abc$48160$new_n11973_
.subckt INVX1 A=regfile[12][58] Y=$abc$48160$new_n11974_
.subckt INVX1 A=regfile[13][58] Y=$abc$48160$new_n11975_
.subckt INVX1 A=regfile[14][58] Y=$abc$48160$new_n11976_
.subckt INVX1 A=regfile[15][58] Y=$abc$48160$new_n11977_
.subckt INVX1 A=regfile[16][58] Y=$abc$48160$new_n11978_
.subckt INVX1 A=regfile[17][58] Y=$abc$48160$new_n11979_
.subckt INVX1 A=regfile[19][58] Y=$abc$48160$new_n11980_
.subckt INVX1 A=regfile[23][58] Y=$abc$48160$new_n11981_
.subckt INVX1 A=regfile[24][58] Y=$abc$48160$new_n11982_
.subckt INVX1 A=regfile[26][58] Y=$abc$48160$new_n11983_
.subckt INVX1 A=regfile[27][58] Y=$abc$48160$new_n11984_
.subckt INVX1 A=regfile[28][58] Y=$abc$48160$new_n11985_
.subckt INVX1 A=regfile[29][58] Y=$abc$48160$new_n11986_
.subckt INVX1 A=regfile[30][58] Y=$abc$48160$new_n11987_
.subckt INVX1 A=regfile[31][58] Y=$abc$48160$new_n11988_
.subckt INVX1 A=regfile[32][58] Y=$abc$48160$new_n11989_
.subckt INVX1 A=regfile[33][58] Y=$abc$48160$new_n11990_
.subckt INVX1 A=regfile[34][58] Y=$abc$48160$new_n11991_
.subckt INVX1 A=regfile[35][58] Y=$abc$48160$new_n11992_
.subckt INVX1 A=regfile[36][58] Y=$abc$48160$new_n11993_
.subckt INVX1 A=regfile[37][58] Y=$abc$48160$new_n11994_
.subckt INVX1 A=regfile[38][58] Y=$abc$48160$new_n11995_
.subckt INVX1 A=regfile[39][58] Y=$abc$48160$new_n11996_
.subckt INVX1 A=regfile[40][58] Y=$abc$48160$new_n11997_
.subckt INVX1 A=regfile[42][58] Y=$abc$48160$new_n11998_
.subckt INVX1 A=regfile[43][58] Y=$abc$48160$new_n11999_
.subckt INVX1 A=regfile[44][58] Y=$abc$48160$new_n12000_
.subckt INVX1 A=regfile[45][58] Y=$abc$48160$new_n12001_
.subckt INVX1 A=regfile[46][58] Y=$abc$48160$new_n12002_
.subckt INVX1 A=regfile[47][58] Y=$abc$48160$new_n12003_
.subckt INVX1 A=regfile[48][58] Y=$abc$48160$new_n12004_
.subckt INVX1 A=regfile[49][58] Y=$abc$48160$new_n12005_
.subckt INVX1 A=regfile[50][58] Y=$abc$48160$new_n12006_
.subckt INVX1 A=regfile[51][58] Y=$abc$48160$new_n12007_
.subckt INVX1 A=regfile[52][58] Y=$abc$48160$new_n12008_
.subckt INVX1 A=regfile[53][58] Y=$abc$48160$new_n12009_
.subckt INVX1 A=regfile[54][58] Y=$abc$48160$new_n12010_
.subckt INVX1 A=regfile[55][58] Y=$abc$48160$new_n12011_
.subckt INVX1 A=regfile[56][58] Y=$abc$48160$new_n12012_
.subckt INVX1 A=regfile[58][58] Y=$abc$48160$new_n12013_
.subckt INVX1 A=regfile[59][58] Y=$abc$48160$new_n12014_
.subckt INVX1 A=regfile[60][58] Y=$abc$48160$new_n12015_
.subckt INVX1 A=regfile[61][58] Y=$abc$48160$new_n12016_
.subckt INVX1 A=regfile[62][58] Y=$abc$48160$new_n12017_
.subckt INVX1 A=regfile[63][58] Y=$abc$48160$new_n12018_
.subckt INVX1 A=regfile[0][59] Y=$abc$48160$new_n12019_
.subckt INVX1 A=regfile[1][59] Y=$abc$48160$new_n12020_
.subckt INVX1 A=regfile[2][59] Y=$abc$48160$new_n12021_
.subckt INVX1 A=regfile[3][59] Y=$abc$48160$new_n12022_
.subckt INVX1 A=regfile[4][59] Y=$abc$48160$new_n12023_
.subckt INVX1 A=regfile[5][59] Y=$abc$48160$new_n12024_
.subckt INVX1 A=regfile[6][59] Y=$abc$48160$new_n12025_
.subckt INVX1 A=regfile[7][59] Y=$abc$48160$new_n12026_
.subckt INVX1 A=regfile[8][59] Y=$abc$48160$new_n12027_
.subckt INVX1 A=regfile[9][59] Y=$abc$48160$new_n12028_
.subckt INVX1 A=regfile[10][59] Y=$abc$48160$new_n12029_
.subckt INVX1 A=regfile[11][59] Y=$abc$48160$new_n12030_
.subckt INVX1 A=regfile[12][59] Y=$abc$48160$new_n12031_
.subckt INVX1 A=regfile[13][59] Y=$abc$48160$new_n12032_
.subckt INVX1 A=regfile[14][59] Y=$abc$48160$new_n12033_
.subckt INVX1 A=regfile[15][59] Y=$abc$48160$new_n12034_
.subckt INVX1 A=regfile[16][59] Y=$abc$48160$new_n12035_
.subckt INVX1 A=regfile[17][59] Y=$abc$48160$new_n12036_
.subckt INVX1 A=regfile[19][59] Y=$abc$48160$new_n12037_
.subckt INVX1 A=regfile[23][59] Y=$abc$48160$new_n12038_
.subckt INVX1 A=regfile[24][59] Y=$abc$48160$new_n12039_
.subckt INVX1 A=regfile[26][59] Y=$abc$48160$new_n12040_
.subckt INVX1 A=regfile[27][59] Y=$abc$48160$new_n12041_
.subckt INVX1 A=regfile[28][59] Y=$abc$48160$new_n12042_
.subckt INVX1 A=regfile[29][59] Y=$abc$48160$new_n12043_
.subckt INVX1 A=regfile[30][59] Y=$abc$48160$new_n12044_
.subckt INVX1 A=regfile[31][59] Y=$abc$48160$new_n12045_
.subckt INVX1 A=regfile[32][59] Y=$abc$48160$new_n12046_
.subckt INVX1 A=regfile[33][59] Y=$abc$48160$new_n12047_
.subckt INVX1 A=regfile[34][59] Y=$abc$48160$new_n12048_
.subckt INVX1 A=regfile[35][59] Y=$abc$48160$new_n12049_
.subckt INVX1 A=regfile[36][59] Y=$abc$48160$new_n12050_
.subckt INVX1 A=regfile[37][59] Y=$abc$48160$new_n12051_
.subckt INVX1 A=regfile[38][59] Y=$abc$48160$new_n12052_
.subckt INVX1 A=regfile[39][59] Y=$abc$48160$new_n12053_
.subckt INVX1 A=regfile[40][59] Y=$abc$48160$new_n12054_
.subckt INVX1 A=regfile[42][59] Y=$abc$48160$new_n12055_
.subckt INVX1 A=regfile[43][59] Y=$abc$48160$new_n12056_
.subckt INVX1 A=regfile[44][59] Y=$abc$48160$new_n12057_
.subckt INVX1 A=regfile[45][59] Y=$abc$48160$new_n12058_
.subckt INVX1 A=regfile[46][59] Y=$abc$48160$new_n12059_
.subckt INVX1 A=regfile[47][59] Y=$abc$48160$new_n12060_
.subckt INVX1 A=regfile[48][59] Y=$abc$48160$new_n12061_
.subckt INVX1 A=regfile[49][59] Y=$abc$48160$new_n12062_
.subckt INVX1 A=regfile[50][59] Y=$abc$48160$new_n12063_
.subckt INVX1 A=regfile[51][59] Y=$abc$48160$new_n12064_
.subckt INVX1 A=regfile[52][59] Y=$abc$48160$new_n12065_
.subckt INVX1 A=regfile[53][59] Y=$abc$48160$new_n12066_
.subckt INVX1 A=regfile[54][59] Y=$abc$48160$new_n12067_
.subckt INVX1 A=regfile[55][59] Y=$abc$48160$new_n12068_
.subckt INVX1 A=regfile[56][59] Y=$abc$48160$new_n12069_
.subckt INVX1 A=regfile[58][59] Y=$abc$48160$new_n12070_
.subckt INVX1 A=regfile[59][59] Y=$abc$48160$new_n12071_
.subckt INVX1 A=regfile[60][59] Y=$abc$48160$new_n12072_
.subckt INVX1 A=regfile[61][59] Y=$abc$48160$new_n12073_
.subckt INVX1 A=regfile[62][59] Y=$abc$48160$new_n12074_
.subckt INVX1 A=regfile[63][59] Y=$abc$48160$new_n12075_
.subckt INVX1 A=regfile[0][60] Y=$abc$48160$new_n12076_
.subckt INVX1 A=regfile[1][60] Y=$abc$48160$new_n12077_
.subckt INVX1 A=regfile[2][60] Y=$abc$48160$new_n12078_
.subckt INVX1 A=regfile[3][60] Y=$abc$48160$new_n12079_
.subckt INVX1 A=regfile[4][60] Y=$abc$48160$new_n12080_
.subckt INVX1 A=regfile[5][60] Y=$abc$48160$new_n12081_
.subckt INVX1 A=regfile[6][60] Y=$abc$48160$new_n12082_
.subckt INVX1 A=regfile[7][60] Y=$abc$48160$new_n12083_
.subckt INVX1 A=regfile[8][60] Y=$abc$48160$new_n12084_
.subckt INVX1 A=regfile[10][60] Y=$abc$48160$new_n12085_
.subckt INVX1 A=regfile[11][60] Y=$abc$48160$new_n12086_
.subckt INVX1 A=regfile[12][60] Y=$abc$48160$new_n12087_
.subckt INVX1 A=regfile[13][60] Y=$abc$48160$new_n12088_
.subckt INVX1 A=regfile[14][60] Y=$abc$48160$new_n12089_
.subckt INVX1 A=regfile[15][60] Y=$abc$48160$new_n12090_
.subckt INVX1 A=regfile[16][60] Y=$abc$48160$new_n12091_
.subckt INVX1 A=regfile[17][60] Y=$abc$48160$new_n12092_
.subckt INVX1 A=regfile[19][60] Y=$abc$48160$new_n12093_
.subckt INVX1 A=regfile[21][60] Y=$abc$48160$new_n12094_
.subckt INVX1 A=regfile[23][60] Y=$abc$48160$new_n12095_
.subckt INVX1 A=regfile[24][60] Y=$abc$48160$new_n12096_
.subckt INVX1 A=regfile[26][60] Y=$abc$48160$new_n12097_
.subckt INVX1 A=regfile[27][60] Y=$abc$48160$new_n12098_
.subckt INVX1 A=regfile[28][60] Y=$abc$48160$new_n12099_
.subckt INVX1 A=regfile[29][60] Y=$abc$48160$new_n12100_
.subckt INVX1 A=regfile[30][60] Y=$abc$48160$new_n12101_
.subckt INVX1 A=regfile[31][60] Y=$abc$48160$new_n12102_
.subckt INVX1 A=regfile[32][60] Y=$abc$48160$new_n12103_
.subckt INVX1 A=regfile[33][60] Y=$abc$48160$new_n12104_
.subckt INVX1 A=regfile[34][60] Y=$abc$48160$new_n12105_
.subckt INVX1 A=regfile[35][60] Y=$abc$48160$new_n12106_
.subckt INVX1 A=regfile[36][60] Y=$abc$48160$new_n12107_
.subckt INVX1 A=regfile[37][60] Y=$abc$48160$new_n12108_
.subckt INVX1 A=regfile[38][60] Y=$abc$48160$new_n12109_
.subckt INVX1 A=regfile[39][60] Y=$abc$48160$new_n12110_
.subckt INVX1 A=regfile[40][60] Y=$abc$48160$new_n12111_
.subckt INVX1 A=regfile[42][60] Y=$abc$48160$new_n12112_
.subckt INVX1 A=regfile[43][60] Y=$abc$48160$new_n12113_
.subckt INVX1 A=regfile[44][60] Y=$abc$48160$new_n12114_
.subckt INVX1 A=regfile[45][60] Y=$abc$48160$new_n12115_
.subckt INVX1 A=regfile[46][60] Y=$abc$48160$new_n12116_
.subckt INVX1 A=regfile[47][60] Y=$abc$48160$new_n12117_
.subckt INVX1 A=regfile[48][60] Y=$abc$48160$new_n12118_
.subckt INVX1 A=regfile[49][60] Y=$abc$48160$new_n12119_
.subckt INVX1 A=regfile[50][60] Y=$abc$48160$new_n12120_
.subckt INVX1 A=regfile[51][60] Y=$abc$48160$new_n12121_
.subckt INVX1 A=regfile[52][60] Y=$abc$48160$new_n12122_
.subckt INVX1 A=regfile[53][60] Y=$abc$48160$new_n12123_
.subckt INVX1 A=regfile[54][60] Y=$abc$48160$new_n12124_
.subckt INVX1 A=regfile[55][60] Y=$abc$48160$new_n12125_
.subckt INVX1 A=regfile[56][60] Y=$abc$48160$new_n12126_
.subckt INVX1 A=regfile[58][60] Y=$abc$48160$new_n12127_
.subckt INVX1 A=regfile[59][60] Y=$abc$48160$new_n12128_
.subckt INVX1 A=regfile[60][60] Y=$abc$48160$new_n12129_
.subckt INVX1 A=regfile[61][60] Y=$abc$48160$new_n12130_
.subckt INVX1 A=regfile[62][60] Y=$abc$48160$new_n12131_
.subckt INVX1 A=regfile[63][60] Y=$abc$48160$new_n12132_
.subckt INVX1 A=regfile[0][61] Y=$abc$48160$new_n12133_
.subckt INVX1 A=regfile[1][61] Y=$abc$48160$new_n12134_
.subckt INVX1 A=regfile[2][61] Y=$abc$48160$new_n12135_
.subckt INVX1 A=regfile[3][61] Y=$abc$48160$new_n12136_
.subckt INVX1 A=regfile[4][61] Y=$abc$48160$new_n12137_
.subckt INVX1 A=regfile[5][61] Y=$abc$48160$new_n12138_
.subckt INVX1 A=regfile[6][61] Y=$abc$48160$new_n12139_
.subckt INVX1 A=regfile[7][61] Y=$abc$48160$new_n12140_
.subckt INVX1 A=regfile[8][61] Y=$abc$48160$new_n12141_
.subckt INVX1 A=regfile[10][61] Y=$abc$48160$new_n12142_
.subckt INVX1 A=regfile[11][61] Y=$abc$48160$new_n12143_
.subckt INVX1 A=regfile[12][61] Y=$abc$48160$new_n12144_
.subckt INVX1 A=regfile[13][61] Y=$abc$48160$new_n12145_
.subckt INVX1 A=regfile[14][61] Y=$abc$48160$new_n12146_
.subckt INVX1 A=regfile[15][61] Y=$abc$48160$new_n12147_
.subckt INVX1 A=regfile[16][61] Y=$abc$48160$new_n12148_
.subckt INVX1 A=regfile[17][61] Y=$abc$48160$new_n12149_
.subckt INVX1 A=regfile[19][61] Y=$abc$48160$new_n12150_
.subckt INVX1 A=regfile[22][61] Y=$abc$48160$new_n12151_
.subckt INVX1 A=regfile[23][61] Y=$abc$48160$new_n12152_
.subckt INVX1 A=regfile[24][61] Y=$abc$48160$new_n12153_
.subckt INVX1 A=regfile[26][61] Y=$abc$48160$new_n12154_
.subckt INVX1 A=regfile[27][61] Y=$abc$48160$new_n12155_
.subckt INVX1 A=regfile[28][61] Y=$abc$48160$new_n12156_
.subckt INVX1 A=regfile[29][61] Y=$abc$48160$new_n12157_
.subckt INVX1 A=regfile[30][61] Y=$abc$48160$new_n12158_
.subckt INVX1 A=regfile[31][61] Y=$abc$48160$new_n12159_
.subckt INVX1 A=regfile[32][61] Y=$abc$48160$new_n12160_
.subckt INVX1 A=regfile[33][61] Y=$abc$48160$new_n12161_
.subckt INVX1 A=regfile[34][61] Y=$abc$48160$new_n12162_
.subckt INVX1 A=regfile[35][61] Y=$abc$48160$new_n12163_
.subckt INVX1 A=regfile[36][61] Y=$abc$48160$new_n12164_
.subckt INVX1 A=regfile[37][61] Y=$abc$48160$new_n12165_
.subckt INVX1 A=regfile[38][61] Y=$abc$48160$new_n12166_
.subckt INVX1 A=regfile[39][61] Y=$abc$48160$new_n12167_
.subckt INVX1 A=regfile[40][61] Y=$abc$48160$new_n12168_
.subckt INVX1 A=regfile[42][61] Y=$abc$48160$new_n12169_
.subckt INVX1 A=regfile[43][61] Y=$abc$48160$new_n12170_
.subckt INVX1 A=regfile[44][61] Y=$abc$48160$new_n12171_
.subckt INVX1 A=regfile[45][61] Y=$abc$48160$new_n12172_
.subckt INVX1 A=regfile[46][61] Y=$abc$48160$new_n12173_
.subckt INVX1 A=regfile[47][61] Y=$abc$48160$new_n12174_
.subckt INVX1 A=regfile[48][61] Y=$abc$48160$new_n12175_
.subckt INVX1 A=regfile[49][61] Y=$abc$48160$new_n12176_
.subckt INVX1 A=regfile[50][61] Y=$abc$48160$new_n12177_
.subckt INVX1 A=regfile[51][61] Y=$abc$48160$new_n12178_
.subckt INVX1 A=regfile[52][61] Y=$abc$48160$new_n12179_
.subckt INVX1 A=regfile[53][61] Y=$abc$48160$new_n12180_
.subckt INVX1 A=regfile[54][61] Y=$abc$48160$new_n12181_
.subckt INVX1 A=regfile[55][61] Y=$abc$48160$new_n12182_
.subckt INVX1 A=regfile[56][61] Y=$abc$48160$new_n12183_
.subckt INVX1 A=regfile[58][61] Y=$abc$48160$new_n12184_
.subckt INVX1 A=regfile[59][61] Y=$abc$48160$new_n12185_
.subckt INVX1 A=regfile[60][61] Y=$abc$48160$new_n12186_
.subckt INVX1 A=regfile[61][61] Y=$abc$48160$new_n12187_
.subckt INVX1 A=regfile[62][61] Y=$abc$48160$new_n12188_
.subckt INVX1 A=regfile[63][61] Y=$abc$48160$new_n12189_
.subckt INVX1 A=regfile[0][62] Y=$abc$48160$new_n12190_
.subckt INVX1 A=regfile[1][62] Y=$abc$48160$new_n12191_
.subckt INVX1 A=regfile[2][62] Y=$abc$48160$new_n12192_
.subckt INVX1 A=regfile[3][62] Y=$abc$48160$new_n12193_
.subckt INVX1 A=regfile[4][62] Y=$abc$48160$new_n12194_
.subckt INVX1 A=regfile[5][62] Y=$abc$48160$new_n12195_
.subckt INVX1 A=regfile[6][62] Y=$abc$48160$new_n12196_
.subckt INVX1 A=regfile[7][62] Y=$abc$48160$new_n12197_
.subckt INVX1 A=regfile[8][62] Y=$abc$48160$new_n12198_
.subckt INVX1 A=regfile[9][62] Y=$abc$48160$new_n12199_
.subckt INVX1 A=regfile[10][62] Y=$abc$48160$new_n12200_
.subckt INVX1 A=regfile[11][62] Y=$abc$48160$new_n12201_
.subckt INVX1 A=regfile[12][62] Y=$abc$48160$new_n12202_
.subckt INVX1 A=regfile[13][62] Y=$abc$48160$new_n12203_
.subckt INVX1 A=regfile[14][62] Y=$abc$48160$new_n12204_
.subckt INVX1 A=regfile[15][62] Y=$abc$48160$new_n12205_
.subckt INVX1 A=regfile[16][62] Y=$abc$48160$new_n12206_
.subckt INVX1 A=regfile[17][62] Y=$abc$48160$new_n12207_
.subckt INVX1 A=regfile[19][62] Y=$abc$48160$new_n12208_
.subckt INVX1 A=regfile[20][62] Y=$abc$48160$new_n12209_
.subckt INVX1 A=regfile[21][62] Y=$abc$48160$new_n12210_
.subckt INVX1 A=regfile[22][62] Y=$abc$48160$new_n12211_
.subckt INVX1 A=regfile[23][62] Y=$abc$48160$new_n12212_
.subckt INVX1 A=regfile[24][62] Y=$abc$48160$new_n12213_
.subckt INVX1 A=regfile[26][62] Y=$abc$48160$new_n12214_
.subckt INVX1 A=regfile[27][62] Y=$abc$48160$new_n12215_
.subckt INVX1 A=regfile[28][62] Y=$abc$48160$new_n12216_
.subckt INVX1 A=regfile[29][62] Y=$abc$48160$new_n12217_
.subckt INVX1 A=regfile[30][62] Y=$abc$48160$new_n12218_
.subckt INVX1 A=regfile[31][62] Y=$abc$48160$new_n12219_
.subckt INVX1 A=regfile[32][62] Y=$abc$48160$new_n12220_
.subckt INVX1 A=regfile[33][62] Y=$abc$48160$new_n12221_
.subckt INVX1 A=regfile[34][62] Y=$abc$48160$new_n12222_
.subckt INVX1 A=regfile[35][62] Y=$abc$48160$new_n12223_
.subckt INVX1 A=regfile[36][62] Y=$abc$48160$new_n12224_
.subckt INVX1 A=regfile[37][62] Y=$abc$48160$new_n12225_
.subckt INVX1 A=regfile[38][62] Y=$abc$48160$new_n12226_
.subckt INVX1 A=regfile[39][62] Y=$abc$48160$new_n12227_
.subckt INVX1 A=regfile[40][62] Y=$abc$48160$new_n12228_
.subckt INVX1 A=regfile[42][62] Y=$abc$48160$new_n12229_
.subckt INVX1 A=regfile[43][62] Y=$abc$48160$new_n12230_
.subckt INVX1 A=regfile[44][62] Y=$abc$48160$new_n12231_
.subckt INVX1 A=regfile[45][62] Y=$abc$48160$new_n12232_
.subckt INVX1 A=regfile[46][62] Y=$abc$48160$new_n12233_
.subckt INVX1 A=regfile[47][62] Y=$abc$48160$new_n12234_
.subckt INVX1 A=regfile[48][62] Y=$abc$48160$new_n12235_
.subckt INVX1 A=regfile[49][62] Y=$abc$48160$new_n12236_
.subckt INVX1 A=regfile[50][62] Y=$abc$48160$new_n12237_
.subckt INVX1 A=regfile[51][62] Y=$abc$48160$new_n12238_
.subckt INVX1 A=regfile[52][62] Y=$abc$48160$new_n12239_
.subckt INVX1 A=regfile[53][62] Y=$abc$48160$new_n12240_
.subckt INVX1 A=regfile[54][62] Y=$abc$48160$new_n12241_
.subckt INVX1 A=regfile[55][62] Y=$abc$48160$new_n12242_
.subckt INVX1 A=regfile[56][62] Y=$abc$48160$new_n12243_
.subckt INVX1 A=regfile[58][62] Y=$abc$48160$new_n12244_
.subckt INVX1 A=regfile[59][62] Y=$abc$48160$new_n12245_
.subckt INVX1 A=regfile[60][62] Y=$abc$48160$new_n12246_
.subckt INVX1 A=regfile[61][62] Y=$abc$48160$new_n12247_
.subckt INVX1 A=regfile[62][62] Y=$abc$48160$new_n12248_
.subckt INVX1 A=regfile[63][62] Y=$abc$48160$new_n12249_
.subckt INVX1 A=regfile[0][63] Y=$abc$48160$new_n12250_
.subckt INVX1 A=regfile[1][63] Y=$abc$48160$new_n12251_
.subckt INVX1 A=regfile[2][63] Y=$abc$48160$new_n12252_
.subckt INVX1 A=regfile[3][63] Y=$abc$48160$new_n12253_
.subckt INVX1 A=regfile[4][63] Y=$abc$48160$new_n12254_
.subckt INVX1 A=regfile[5][63] Y=$abc$48160$new_n12255_
.subckt INVX1 A=regfile[6][63] Y=$abc$48160$new_n12256_
.subckt INVX1 A=regfile[7][63] Y=$abc$48160$new_n12257_
.subckt INVX1 A=regfile[8][63] Y=$abc$48160$new_n12258_
.subckt INVX1 A=regfile[10][63] Y=$abc$48160$new_n12259_
.subckt INVX1 A=regfile[11][63] Y=$abc$48160$new_n12260_
.subckt INVX1 A=regfile[12][63] Y=$abc$48160$new_n12261_
.subckt INVX1 A=regfile[13][63] Y=$abc$48160$new_n12262_
.subckt INVX1 A=regfile[14][63] Y=$abc$48160$new_n12263_
.subckt INVX1 A=regfile[15][63] Y=$abc$48160$new_n12264_
.subckt INVX1 A=regfile[16][63] Y=$abc$48160$new_n12265_
.subckt INVX1 A=regfile[17][63] Y=$abc$48160$new_n12266_
.subckt INVX1 A=regfile[19][63] Y=$abc$48160$new_n12267_
.subckt INVX1 A=regfile[22][63] Y=$abc$48160$new_n12268_
.subckt INVX1 A=regfile[23][63] Y=$abc$48160$new_n12269_
.subckt INVX1 A=regfile[24][63] Y=$abc$48160$new_n12270_
.subckt INVX1 A=regfile[26][63] Y=$abc$48160$new_n12271_
.subckt INVX1 A=regfile[27][63] Y=$abc$48160$new_n12272_
.subckt INVX1 A=regfile[28][63] Y=$abc$48160$new_n12273_
.subckt INVX1 A=regfile[29][63] Y=$abc$48160$new_n12274_
.subckt INVX1 A=regfile[30][63] Y=$abc$48160$new_n12275_
.subckt INVX1 A=regfile[31][63] Y=$abc$48160$new_n12276_
.subckt INVX1 A=regfile[32][63] Y=$abc$48160$new_n12277_
.subckt INVX1 A=regfile[33][63] Y=$abc$48160$new_n12278_
.subckt INVX1 A=regfile[34][63] Y=$abc$48160$new_n12279_
.subckt INVX1 A=regfile[35][63] Y=$abc$48160$new_n12280_
.subckt INVX1 A=regfile[36][63] Y=$abc$48160$new_n12281_
.subckt INVX1 A=regfile[37][63] Y=$abc$48160$new_n12282_
.subckt INVX1 A=regfile[38][63] Y=$abc$48160$new_n12283_
.subckt INVX1 A=regfile[39][63] Y=$abc$48160$new_n12284_
.subckt INVX1 A=regfile[40][63] Y=$abc$48160$new_n12285_
.subckt INVX1 A=regfile[42][63] Y=$abc$48160$new_n12286_
.subckt INVX1 A=regfile[43][63] Y=$abc$48160$new_n12287_
.subckt INVX1 A=regfile[44][63] Y=$abc$48160$new_n12288_
.subckt INVX1 A=regfile[45][63] Y=$abc$48160$new_n12289_
.subckt INVX1 A=regfile[46][63] Y=$abc$48160$new_n12290_
.subckt INVX1 A=regfile[47][63] Y=$abc$48160$new_n12291_
.subckt INVX1 A=regfile[48][63] Y=$abc$48160$new_n12292_
.subckt INVX1 A=regfile[49][63] Y=$abc$48160$new_n12293_
.subckt INVX1 A=regfile[50][63] Y=$abc$48160$new_n12294_
.subckt INVX1 A=regfile[51][63] Y=$abc$48160$new_n12295_
.subckt INVX1 A=regfile[52][63] Y=$abc$48160$new_n12296_
.subckt INVX1 A=regfile[53][63] Y=$abc$48160$new_n12297_
.subckt INVX1 A=regfile[54][63] Y=$abc$48160$new_n12298_
.subckt INVX1 A=regfile[55][63] Y=$abc$48160$new_n12299_
.subckt INVX1 A=regfile[56][63] Y=$abc$48160$new_n12300_
.subckt INVX1 A=regfile[58][63] Y=$abc$48160$new_n12301_
.subckt INVX1 A=regfile[59][63] Y=$abc$48160$new_n12302_
.subckt INVX1 A=regfile[60][63] Y=$abc$48160$new_n12303_
.subckt INVX1 A=regfile[61][63] Y=$abc$48160$new_n12304_
.subckt INVX1 A=regfile[62][63] Y=$abc$48160$new_n12305_
.subckt INVX1 A=regfile[63][63] Y=$abc$48160$new_n12306_
.subckt INVX1 A=regfile[0][64] Y=$abc$48160$new_n12307_
.subckt INVX1 A=regfile[1][64] Y=$abc$48160$new_n12308_
.subckt INVX1 A=regfile[2][64] Y=$abc$48160$new_n12309_
.subckt INVX1 A=regfile[3][64] Y=$abc$48160$new_n12310_
.subckt INVX1 A=regfile[4][64] Y=$abc$48160$new_n12311_
.subckt INVX1 A=regfile[5][64] Y=$abc$48160$new_n12312_
.subckt INVX1 A=regfile[6][64] Y=$abc$48160$new_n12313_
.subckt INVX1 A=regfile[7][64] Y=$abc$48160$new_n12314_
.subckt INVX1 A=regfile[8][64] Y=$abc$48160$new_n12315_
.subckt INVX1 A=regfile[10][64] Y=$abc$48160$new_n12316_
.subckt INVX1 A=regfile[11][64] Y=$abc$48160$new_n12317_
.subckt INVX1 A=regfile[12][64] Y=$abc$48160$new_n12318_
.subckt INVX1 A=regfile[13][64] Y=$abc$48160$new_n12319_
.subckt INVX1 A=regfile[14][64] Y=$abc$48160$new_n12320_
.subckt INVX1 A=regfile[15][64] Y=$abc$48160$new_n12321_
.subckt INVX1 A=regfile[16][64] Y=$abc$48160$new_n12322_
.subckt INVX1 A=regfile[17][64] Y=$abc$48160$new_n12323_
.subckt INVX1 A=regfile[19][64] Y=$abc$48160$new_n12324_
.subckt INVX1 A=regfile[23][64] Y=$abc$48160$new_n12325_
.subckt INVX1 A=regfile[24][64] Y=$abc$48160$new_n12326_
.subckt INVX1 A=regfile[26][64] Y=$abc$48160$new_n12327_
.subckt INVX1 A=regfile[27][64] Y=$abc$48160$new_n12328_
.subckt INVX1 A=regfile[28][64] Y=$abc$48160$new_n12329_
.subckt INVX1 A=regfile[29][64] Y=$abc$48160$new_n12330_
.subckt INVX1 A=regfile[30][64] Y=$abc$48160$new_n12331_
.subckt INVX1 A=regfile[31][64] Y=$abc$48160$new_n12332_
.subckt INVX1 A=regfile[32][64] Y=$abc$48160$new_n12333_
.subckt INVX1 A=regfile[33][64] Y=$abc$48160$new_n12334_
.subckt INVX1 A=regfile[34][64] Y=$abc$48160$new_n12335_
.subckt INVX1 A=regfile[35][64] Y=$abc$48160$new_n12336_
.subckt INVX1 A=regfile[36][64] Y=$abc$48160$new_n12337_
.subckt INVX1 A=regfile[37][64] Y=$abc$48160$new_n12338_
.subckt INVX1 A=regfile[38][64] Y=$abc$48160$new_n12339_
.subckt INVX1 A=regfile[39][64] Y=$abc$48160$new_n12340_
.subckt INVX1 A=regfile[40][64] Y=$abc$48160$new_n12341_
.subckt INVX1 A=regfile[42][64] Y=$abc$48160$new_n12342_
.subckt INVX1 A=regfile[43][64] Y=$abc$48160$new_n12343_
.subckt INVX1 A=regfile[44][64] Y=$abc$48160$new_n12344_
.subckt INVX1 A=regfile[45][64] Y=$abc$48160$new_n12345_
.subckt INVX1 A=regfile[46][64] Y=$abc$48160$new_n12346_
.subckt INVX1 A=regfile[47][64] Y=$abc$48160$new_n12347_
.subckt INVX1 A=regfile[48][64] Y=$abc$48160$new_n12348_
.subckt INVX1 A=regfile[49][64] Y=$abc$48160$new_n12349_
.subckt INVX1 A=regfile[50][64] Y=$abc$48160$new_n12350_
.subckt INVX1 A=regfile[51][64] Y=$abc$48160$new_n12351_
.subckt INVX1 A=regfile[52][64] Y=$abc$48160$new_n12352_
.subckt INVX1 A=regfile[53][64] Y=$abc$48160$new_n12353_
.subckt INVX1 A=regfile[54][64] Y=$abc$48160$new_n12354_
.subckt INVX1 A=regfile[55][64] Y=$abc$48160$new_n12355_
.subckt INVX1 A=regfile[56][64] Y=$abc$48160$new_n12356_
.subckt INVX1 A=regfile[58][64] Y=$abc$48160$new_n12357_
.subckt INVX1 A=regfile[59][64] Y=$abc$48160$new_n12358_
.subckt INVX1 A=regfile[60][64] Y=$abc$48160$new_n12359_
.subckt INVX1 A=regfile[61][64] Y=$abc$48160$new_n12360_
.subckt INVX1 A=regfile[62][64] Y=$abc$48160$new_n12361_
.subckt INVX1 A=regfile[63][64] Y=$abc$48160$new_n12362_
.subckt INVX1 A=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n12363_
.subckt INVX1 A=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n12364_
.subckt INVX1 A=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n12365_
.subckt INVX1 A=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n12366_
.subckt INVX1 A=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n12367_
.subckt INVX1 A=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n12368_
.subckt INVX1 A=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n12369_
.subckt INVX1 A=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n12370_
.subckt INVX1 A=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n12371_
.subckt INVX1 A=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n12372_
.subckt INVX1 A=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n12373_
.subckt MUX2X1 A=regfile[60][0] B=regfile[56][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12374_
.subckt MUX2X1 A=regfile[61][0] B=regfile[57][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12375_
.subckt MUX2X1 A=regfile[52][0] B=regfile[48][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12376_
.subckt MUX2X1 A=regfile[53][0] B=regfile[49][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12377_
.subckt MUX2X1 A=$abc$48160$new_n12376_ B=$abc$48160$new_n12377_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12378_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12378_ Y=$abc$48160$new_n12379_
.subckt MUX2X1 A=$abc$48160$new_n12374_ B=$abc$48160$new_n12375_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12380_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12380_ Y=$abc$48160$new_n12381_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12379_ C=$abc$48160$new_n12381_ Y=$abc$48160$new_n12382_
.subckt MUX2X1 A=regfile[54][0] B=regfile[50][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12383_
.subckt MUX2X1 A=regfile[55][0] B=regfile[51][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12384_
.subckt MUX2X1 A=$abc$48160$new_n12383_ B=$abc$48160$new_n12384_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12385_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12385_ Y=$abc$48160$new_n12386_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8747_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12387_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][0] C=$abc$48160$new_n12387_ Y=$abc$48160$new_n12388_
.subckt MUX2X1 A=regfile[62][0] B=regfile[58][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12389_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12389_ C=$abc$48160$new_n12388_ Y=$abc$48160$new_n12390_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12390_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12391_
.subckt AOI21X1 A=$abc$48160$new_n12386_ B=$abc$48160$new_n12391_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n12392_
.subckt MUX2X1 A=regfile[46][0] B=regfile[42][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12393_
.subckt MUX2X1 A=regfile[47][0] B=regfile[43][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12394_
.subckt MUX2X1 A=$abc$48160$new_n12393_ B=$abc$48160$new_n12394_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12395_
.subckt MUX2X1 A=regfile[38][0] B=regfile[34][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12396_
.subckt MUX2X1 A=regfile[39][0] B=regfile[35][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12397_
.subckt MUX2X1 A=$abc$48160$new_n12396_ B=$abc$48160$new_n12397_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12398_
.subckt MUX2X1 A=$abc$48160$new_n12395_ B=$abc$48160$new_n12398_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12399_
.subckt MUX2X1 A=regfile[45][0] B=regfile[41][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12400_
.subckt MUX2X1 A=regfile[44][0] B=regfile[40][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12401_
.subckt MUX2X1 A=$abc$48160$new_n12400_ B=$abc$48160$new_n12401_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12402_
.subckt MUX2X1 A=regfile[36][0] B=regfile[32][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12403_
.subckt MUX2X1 A=regfile[37][0] B=regfile[33][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12404_
.subckt MUX2X1 A=$abc$48160$new_n12403_ B=$abc$48160$new_n12404_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12405_
.subckt MUX2X1 A=$abc$48160$new_n12402_ B=$abc$48160$new_n12405_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12406_
.subckt MUX2X1 A=$abc$48160$new_n12399_ B=$abc$48160$new_n12406_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12407_
.subckt AOI22X1 A=$abc$48160$new_n12382_ B=$abc$48160$new_n12392_ C=$abc$48160$new_n12407_ D=$abc$48160$new_n8717_ Y=$abc$48160$new_n12408_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[21][0] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12409_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8706_ C=$abc$48160$new_n12409_ Y=$abc$48160$new_n12410_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[20][0] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12411_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8705_ C=$abc$48160$new_n12411_ Y=$abc$48160$new_n12412_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][0] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12413_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8716_ C=$abc$48160$new_n12413_ Y=$abc$48160$new_n12414_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[26][0] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12415_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8715_ C=$abc$48160$new_n12415_ Y=$abc$48160$new_n12416_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][0] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12417_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8714_ C=$abc$48160$new_n12417_ Y=$abc$48160$new_n12418_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[24][0] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12419_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8713_ C=$abc$48160$new_n12419_ Y=$abc$48160$new_n12420_
.subckt OAI21X1 A=$abc$48160$new_n12414_ B=$abc$48160$new_n12416_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12421_
.subckt OAI21X1 A=$abc$48160$new_n12418_ B=$abc$48160$new_n12420_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12422_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12421_ C=$abc$48160$new_n12422_ Y=$abc$48160$new_n12423_
.subckt OAI21X1 A=$abc$48160$new_n12410_ B=$abc$48160$new_n12412_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12424_
.subckt MUX2X1 A=$abc$48160$new_n8707_ B=$abc$48160$new_n8709_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12425_
.subckt MUX2X1 A=regfile[22][0] B=regfile[18][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12426_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12426_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12427_
.subckt OAI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12425_ C=$abc$48160$new_n12427_ Y=$abc$48160$new_n12428_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12424_ C=$abc$48160$new_n12428_ Y=$abc$48160$new_n12429_
.subckt AND2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12429_ Y=$abc$48160$new_n12430_
.subckt MUX2X1 A=regfile[7][0] B=regfile[3][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12431_
.subckt MUX2X1 A=regfile[6][0] B=regfile[2][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12432_
.subckt MUX2X1 A=$abc$48160$new_n12431_ B=$abc$48160$new_n12432_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12433_
.subckt MUX2X1 A=regfile[4][0] B=regfile[0][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12434_
.subckt MUX2X1 A=regfile[5][0] B=regfile[1][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12435_
.subckt MUX2X1 A=$abc$48160$new_n12434_ B=$abc$48160$new_n12435_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12436_
.subckt MUX2X1 A=$abc$48160$new_n12433_ B=$abc$48160$new_n12436_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12437_
.subckt MUX2X1 A=regfile[14][0] B=regfile[10][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12438_
.subckt MUX2X1 A=regfile[15][0] B=regfile[11][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12439_
.subckt MUX2X1 A=$abc$48160$new_n12438_ B=$abc$48160$new_n12439_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12440_
.subckt MUX2X1 A=regfile[12][0] B=regfile[8][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12441_
.subckt MUX2X1 A=regfile[13][0] B=regfile[9][0] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12442_
.subckt MUX2X1 A=$abc$48160$new_n12441_ B=$abc$48160$new_n12442_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12443_
.subckt MUX2X1 A=$abc$48160$new_n12440_ B=$abc$48160$new_n12443_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12444_
.subckt MUX2X1 A=$abc$48160$new_n12437_ B=$abc$48160$new_n12444_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12445_
.subckt AOI22X1 A=$abc$48160$new_n12423_ B=$abc$48160$new_n12430_ C=$abc$48160$new_n12445_ D=$abc$48160$new_n8717_ Y=$abc$48160$new_n12446_
.subckt MUX2X1 A=$abc$48160$new_n12408_ B=$abc$48160$new_n12446_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[0]
.subckt MUX2X1 A=regfile[22][1] B=regfile[18][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12448_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8767_ Y=$abc$48160$new_n12449_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8764_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12450_
.subckt AOI21X1 A=$abc$48160$new_n12449_ B=$abc$48160$new_n12450_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12451_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12448_ C=$abc$48160$new_n12451_ Y=$abc$48160$new_n12452_
.subckt MUX2X1 A=regfile[30][1] B=regfile[26][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12453_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][1] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12454_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8774_ C=$abc$48160$new_n12454_ Y=$abc$48160$new_n12455_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12453_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12456_
.subckt OR2X1 A=$abc$48160$new_n12455_ B=$abc$48160$new_n12456_ Y=$abc$48160$new_n12457_
.subckt MUX2X1 A=regfile[6][1] B=regfile[2][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12458_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8754_ Y=$abc$48160$new_n12459_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8752_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12460_
.subckt AOI21X1 A=$abc$48160$new_n12459_ B=$abc$48160$new_n12460_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12461_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12458_ C=$abc$48160$new_n12461_ Y=$abc$48160$new_n12462_
.subckt MUX2X1 A=regfile[14][1] B=regfile[10][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12463_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8757_ Y=$abc$48160$new_n12464_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8761_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12465_
.subckt AOI21X1 A=$abc$48160$new_n12464_ B=$abc$48160$new_n12465_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12466_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12463_ C=$abc$48160$new_n12466_ Y=$abc$48160$new_n12467_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n12462_ C=$abc$48160$new_n12467_ Y=$abc$48160$new_n12468_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12452_ C=$abc$48160$new_n12457_ Y=$abc$48160$new_n12469_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12468_ C=$abc$48160$new_n12469_ Y=$abc$48160$new_n12470_
.subckt MUX2X1 A=regfile[21][1] B=regfile[20][1] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12471_
.subckt MUX2X1 A=regfile[17][1] B=regfile[16][1] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12472_
.subckt MUX2X1 A=$abc$48160$new_n12471_ B=$abc$48160$new_n12472_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12473_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12473_ Y=$abc$48160$new_n12474_
.subckt MUX2X1 A=regfile[29][1] B=regfile[28][1] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12475_
.subckt MUX2X1 A=regfile[25][1] B=regfile[24][1] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12476_
.subckt MUX2X1 A=$abc$48160$new_n12475_ B=$abc$48160$new_n12476_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12477_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12477_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n12478_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=regfile[4][1] Y=$abc$48160$new_n12479_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=regfile[12][1] Y=$abc$48160$new_n12480_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12479_ C=$abc$48160$new_n12480_ Y=$abc$48160$new_n12481_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=regfile[8][1] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12482_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n8749_ C=$abc$48160$new_n12482_ Y=$abc$48160$new_n12483_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12481_ C=$abc$48160$new_n12483_ Y=$abc$48160$new_n12484_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=regfile[5][1] Y=$abc$48160$new_n12485_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=regfile[13][1] Y=$abc$48160$new_n12486_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12485_ C=$abc$48160$new_n12486_ Y=$abc$48160$new_n12487_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=regfile[1][1] Y=$abc$48160$new_n12488_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=regfile[9][1] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12489_
.subckt AOI21X1 A=$abc$48160$new_n12488_ B=$abc$48160$new_n12489_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12490_
.subckt AOI21X1 A=$abc$48160$new_n12487_ B=$abc$48160$new_n12490_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12491_
.subckt AOI22X1 A=$abc$48160$new_n12474_ B=$abc$48160$new_n12478_ C=$abc$48160$new_n12484_ D=$abc$48160$new_n12491_ Y=$abc$48160$new_n12492_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12492_ C=$abc$48160$new_n12470_ Y=$abc$48160$new_n12493_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][1] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12494_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8793_ C=$abc$48160$new_n12494_ Y=$abc$48160$new_n12495_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][1] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12496_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8792_ C=$abc$48160$new_n12496_ Y=$abc$48160$new_n12497_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12495_ C=$abc$48160$new_n12497_ Y=$abc$48160$new_n12498_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8795_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12499_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][1] C=$abc$48160$new_n12499_ Y=$abc$48160$new_n12500_
.subckt MUX2X1 A=regfile[52][1] B=regfile[48][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12501_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12501_ C=$abc$48160$new_n12500_ Y=$abc$48160$new_n12502_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12502_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12503_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][1] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12504_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8804_ C=$abc$48160$new_n12504_ Y=$abc$48160$new_n12505_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][1] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12506_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8799_ C=$abc$48160$new_n12506_ Y=$abc$48160$new_n12507_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12505_ C=$abc$48160$new_n12507_ Y=$abc$48160$new_n12508_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8802_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12509_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][1] C=$abc$48160$new_n12509_ Y=$abc$48160$new_n12510_
.subckt MUX2X1 A=regfile[60][1] B=regfile[56][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12511_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12511_ C=$abc$48160$new_n12510_ Y=$abc$48160$new_n12512_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12512_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12513_
.subckt AOI22X1 A=$abc$48160$new_n12498_ B=$abc$48160$new_n12503_ C=$abc$48160$new_n12508_ D=$abc$48160$new_n12513_ Y=$abc$48160$new_n12514_
.subckt MUX2X1 A=regfile[38][1] B=regfile[34][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12515_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12515_ Y=$abc$48160$new_n12516_
.subckt MUX2X1 A=regfile[39][1] B=regfile[35][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12517_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12517_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12518_
.subckt MUX2X1 A=regfile[36][1] B=regfile[32][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12519_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12519_ Y=$abc$48160$new_n12520_
.subckt MUX2X1 A=regfile[37][1] B=regfile[33][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12521_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12521_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12522_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8789_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12523_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][1] C=$abc$48160$new_n12523_ Y=$abc$48160$new_n12524_
.subckt MUX2X1 A=regfile[46][1] B=regfile[42][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12525_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12525_ C=$abc$48160$new_n12524_ Y=$abc$48160$new_n12526_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8787_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12527_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][1] C=$abc$48160$new_n12527_ Y=$abc$48160$new_n12528_
.subckt MUX2X1 A=regfile[44][1] B=regfile[40][1] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12529_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12529_ C=$abc$48160$new_n12528_ Y=$abc$48160$new_n12530_
.subckt AOI22X1 A=$abc$48160$new_n12516_ B=$abc$48160$new_n12518_ C=$abc$48160$new_n12520_ D=$abc$48160$new_n12522_ Y=$abc$48160$new_n12531_
.subckt MUX2X1 A=$abc$48160$new_n12526_ B=$abc$48160$new_n12530_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12532_
.subckt MUX2X1 A=$abc$48160$new_n12531_ B=$abc$48160$new_n12532_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12533_
.subckt MUX2X1 A=$abc$48160$new_n12514_ B=$abc$48160$new_n12533_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12534_
.subckt MUX2X1 A=$abc$48160$new_n12493_ B=$abc$48160$new_n12534_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[1]
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][2] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12536_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8827_ C=$abc$48160$new_n12536_ Y=$abc$48160$new_n12537_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12538_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8823_ C=$abc$48160$new_n12538_ Y=$abc$48160$new_n12539_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12537_ C=$abc$48160$new_n12539_ Y=$abc$48160$new_n12540_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][2] Y=$abc$48160$new_n12541_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[17][2] Y=$abc$48160$new_n12542_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12541_ C=$abc$48160$new_n12542_ Y=$abc$48160$new_n12543_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][2] Y=$abc$48160$new_n12544_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12545_
.subckt AOI21X1 A=$abc$48160$new_n12544_ B=$abc$48160$new_n12545_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12546_
.subckt AOI21X1 A=$abc$48160$new_n12543_ B=$abc$48160$new_n12546_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12547_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][2] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12548_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8829_ C=$abc$48160$new_n12548_ Y=$abc$48160$new_n12549_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12550_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8824_ C=$abc$48160$new_n12550_ Y=$abc$48160$new_n12551_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12549_ C=$abc$48160$new_n12551_ Y=$abc$48160$new_n12552_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][2] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12553_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8820_ C=$abc$48160$new_n12553_ Y=$abc$48160$new_n12554_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][2] Y=$abc$48160$new_n12555_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12556_
.subckt AOI21X1 A=$abc$48160$new_n12555_ B=$abc$48160$new_n12556_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12557_
.subckt AOI21X1 A=$abc$48160$new_n12554_ B=$abc$48160$new_n12557_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12558_
.subckt AOI22X1 A=$abc$48160$new_n12540_ B=$abc$48160$new_n12547_ C=$abc$48160$new_n12552_ D=$abc$48160$new_n12558_ Y=$abc$48160$new_n12559_
.subckt MUX2X1 A=regfile[13][2] B=regfile[9][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12560_
.subckt MUX2X1 A=$abc$48160$new_n8811_ B=$abc$48160$new_n8814_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12561_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12561_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12562_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12560_ C=$abc$48160$new_n12562_ Y=$abc$48160$new_n12563_
.subckt MUX2X1 A=regfile[4][2] B=regfile[0][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12564_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12564_ Y=$abc$48160$new_n12565_
.subckt MUX2X1 A=regfile[5][2] B=regfile[1][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12566_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12566_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12567_
.subckt AOI21X1 A=$abc$48160$new_n12565_ B=$abc$48160$new_n12567_ C=$abc$48160$new_n12563_ Y=$abc$48160$new_n12568_
.subckt MUX2X1 A=$abc$48160$new_n8812_ B=$abc$48160$new_n8816_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12569_
.subckt MUX2X1 A=regfile[15][2] B=regfile[11][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12570_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12570_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12571_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12569_ C=$abc$48160$new_n12571_ Y=$abc$48160$new_n12572_
.subckt MUX2X1 A=regfile[6][2] B=regfile[2][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12573_
.subckt MUX2X1 A=regfile[7][2] B=regfile[3][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12574_
.subckt MUX2X1 A=$abc$48160$new_n12573_ B=$abc$48160$new_n12574_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12575_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12572_ Y=$abc$48160$new_n12576_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12575_ C=$abc$48160$new_n12576_ Y=$abc$48160$new_n12577_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12568_ C=$abc$48160$new_n12577_ Y=$abc$48160$new_n12578_
.subckt MUX2X1 A=$abc$48160$new_n12559_ B=$abc$48160$new_n12578_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12579_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][2] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12580_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8848_ C=$abc$48160$new_n12580_ Y=$abc$48160$new_n12581_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12582_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8847_ C=$abc$48160$new_n12582_ Y=$abc$48160$new_n12583_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12581_ C=$abc$48160$new_n12583_ Y=$abc$48160$new_n12584_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8850_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12585_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][2] C=$abc$48160$new_n12585_ Y=$abc$48160$new_n12586_
.subckt MUX2X1 A=regfile[52][2] B=regfile[48][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12587_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12587_ C=$abc$48160$new_n12586_ Y=$abc$48160$new_n12588_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12588_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12589_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8855_ Y=$abc$48160$new_n12590_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8859_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12591_
.subckt MUX2X1 A=$abc$48160$new_n8854_ B=$abc$48160$new_n8858_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12592_
.subckt AOI22X1 A=$abc$48160$new_n12590_ B=$abc$48160$new_n12591_ C=$abc$48160$new_n12592_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12593_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12593_ Y=$abc$48160$new_n12594_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8857_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12595_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][2] C=$abc$48160$new_n12595_ Y=$abc$48160$new_n12596_
.subckt MUX2X1 A=regfile[60][2] B=regfile[56][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12597_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12597_ C=$abc$48160$new_n12596_ Y=$abc$48160$new_n12598_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12598_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12599_
.subckt AOI22X1 A=$abc$48160$new_n12584_ B=$abc$48160$new_n12589_ C=$abc$48160$new_n12594_ D=$abc$48160$new_n12599_ Y=$abc$48160$new_n12600_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][2] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12601_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8836_ C=$abc$48160$new_n12601_ Y=$abc$48160$new_n12602_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][2] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12603_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8837_ C=$abc$48160$new_n12603_ Y=$abc$48160$new_n12604_
.subckt OR2X1 A=$abc$48160$new_n12602_ B=$abc$48160$new_n12604_ Y=$abc$48160$new_n12605_
.subckt MUX2X1 A=regfile[36][2] B=regfile[32][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12606_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8835_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12607_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][2] C=$abc$48160$new_n12607_ Y=$abc$48160$new_n12608_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12606_ C=$abc$48160$new_n12608_ Y=$abc$48160$new_n12609_
.subckt MUX2X1 A=regfile[47][2] B=regfile[43][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12610_
.subckt MUX2X1 A=regfile[46][2] B=regfile[42][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12611_
.subckt MUX2X1 A=$abc$48160$new_n12610_ B=$abc$48160$new_n12611_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12612_
.subckt MUX2X1 A=regfile[45][2] B=regfile[41][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12613_
.subckt MUX2X1 A=regfile[44][2] B=regfile[40][2] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12614_
.subckt MUX2X1 A=$abc$48160$new_n12613_ B=$abc$48160$new_n12614_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12615_
.subckt MUX2X1 A=$abc$48160$new_n12605_ B=$abc$48160$new_n12609_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12616_
.subckt MUX2X1 A=$abc$48160$new_n12612_ B=$abc$48160$new_n12615_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12617_
.subckt MUX2X1 A=$abc$48160$new_n12616_ B=$abc$48160$new_n12617_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12618_
.subckt MUX2X1 A=$abc$48160$new_n12600_ B=$abc$48160$new_n12618_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12619_
.subckt MUX2X1 A=$abc$48160$new_n12579_ B=$abc$48160$new_n12619_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[2]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8898_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12621_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][3] C=$abc$48160$new_n12621_ Y=$abc$48160$new_n12622_
.subckt MUX2X1 A=regfile[46][3] B=regfile[42][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12623_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12623_ C=$abc$48160$new_n12622_ Y=$abc$48160$new_n12624_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8896_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12625_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][3] C=$abc$48160$new_n12625_ Y=$abc$48160$new_n12626_
.subckt MUX2X1 A=regfile[44][3] B=regfile[40][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12627_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12627_ C=$abc$48160$new_n12626_ Y=$abc$48160$new_n12628_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8913_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12629_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][3] C=$abc$48160$new_n12629_ Y=$abc$48160$new_n12630_
.subckt MUX2X1 A=$abc$48160$new_n8908_ B=$abc$48160$new_n8912_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12631_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12631_ Y=$abc$48160$new_n12632_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8911_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12633_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][3] C=$abc$48160$new_n12633_ Y=$abc$48160$new_n12634_
.subckt MUX2X1 A=$abc$48160$new_n8907_ B=$abc$48160$new_n8910_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12635_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12635_ Y=$abc$48160$new_n12636_
.subckt MUX2X1 A=regfile[38][3] B=regfile[34][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12637_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12637_ Y=$abc$48160$new_n12638_
.subckt MUX2X1 A=regfile[39][3] B=regfile[35][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12639_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12639_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12640_
.subckt MUX2X1 A=regfile[36][3] B=regfile[32][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12641_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12641_ Y=$abc$48160$new_n12642_
.subckt MUX2X1 A=regfile[37][3] B=regfile[33][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12643_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12643_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12644_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8905_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12645_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][3] C=$abc$48160$new_n12645_ Y=$abc$48160$new_n12646_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8906_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12647_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][3] C=$abc$48160$new_n12647_ Y=$abc$48160$new_n12648_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8904_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12649_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][3] C=$abc$48160$new_n12649_ Y=$abc$48160$new_n12650_
.subckt MUX2X1 A=$abc$48160$new_n8899_ B=$abc$48160$new_n8903_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12651_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12651_ Y=$abc$48160$new_n12652_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12630_ C=$abc$48160$new_n12632_ Y=$abc$48160$new_n12653_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12634_ C=$abc$48160$new_n12636_ Y=$abc$48160$new_n12654_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12653_ C=$abc$48160$new_n12654_ Y=$abc$48160$new_n12655_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12646_ C=$abc$48160$new_n12648_ Y=$abc$48160$new_n12656_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12650_ C=$abc$48160$new_n12652_ Y=$abc$48160$new_n12657_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12656_ C=$abc$48160$new_n12657_ Y=$abc$48160$new_n12658_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12655_ C=$abc$48160$new_n12658_ Y=$abc$48160$new_n12659_
.subckt AOI22X1 A=$abc$48160$new_n12638_ B=$abc$48160$new_n12640_ C=$abc$48160$new_n12642_ D=$abc$48160$new_n12644_ Y=$abc$48160$new_n12660_
.subckt MUX2X1 A=$abc$48160$new_n12624_ B=$abc$48160$new_n12628_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12661_
.subckt MUX2X1 A=$abc$48160$new_n12660_ B=$abc$48160$new_n12661_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12662_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12662_ C=$abc$48160$new_n12659_ Y=$abc$48160$new_n12663_
.subckt MUX2X1 A=regfile[23][3] B=regfile[19][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12664_
.subckt MUX2X1 A=regfile[22][3] B=regfile[18][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12665_
.subckt MUX2X1 A=$abc$48160$new_n12664_ B=$abc$48160$new_n12665_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12666_
.subckt MUX2X1 A=regfile[21][3] B=regfile[17][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12667_
.subckt MUX2X1 A=regfile[20][3] B=regfile[16][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12668_
.subckt MUX2X1 A=$abc$48160$new_n12667_ B=$abc$48160$new_n12668_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12669_
.subckt MUX2X1 A=$abc$48160$new_n12666_ B=$abc$48160$new_n12669_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12670_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][3] Y=$abc$48160$new_n12671_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[5][3] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12672_
.subckt MUX2X1 A=regfile[4][3] B=regfile[0][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12673_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12673_ Y=$abc$48160$new_n12674_
.subckt OAI21X1 A=$abc$48160$new_n12671_ B=$abc$48160$new_n12672_ C=$abc$48160$new_n12674_ Y=$abc$48160$new_n12675_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8865_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12676_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][3] C=$abc$48160$new_n12676_ Y=$abc$48160$new_n12677_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8864_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12678_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][3] C=$abc$48160$new_n12678_ Y=$abc$48160$new_n12679_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12677_ C=$abc$48160$new_n12679_ Y=$abc$48160$new_n12680_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12675_ C=$abc$48160$new_n12680_ Y=$abc$48160$new_n12681_
.subckt MUX2X1 A=regfile[12][3] B=regfile[8][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12682_
.subckt MUX2X1 A=regfile[13][3] B=regfile[9][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12683_
.subckt MUX2X1 A=$abc$48160$new_n12682_ B=$abc$48160$new_n12683_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12684_
.subckt MUX2X1 A=regfile[14][3] B=regfile[10][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12685_
.subckt MUX2X1 A=regfile[15][3] B=regfile[11][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12686_
.subckt MUX2X1 A=$abc$48160$new_n12685_ B=$abc$48160$new_n12686_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12687_
.subckt MUX2X1 A=$abc$48160$new_n12684_ B=$abc$48160$new_n12687_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n12688_
.subckt MUX2X1 A=$abc$48160$new_n12681_ B=$abc$48160$new_n12688_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12689_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8881_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12690_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][3] C=$abc$48160$new_n12690_ Y=$abc$48160$new_n12691_
.subckt MUX2X1 A=regfile[28][3] B=regfile[24][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12692_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12692_ C=$abc$48160$new_n12691_ Y=$abc$48160$new_n12693_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8883_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12694_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][3] C=$abc$48160$new_n12694_ Y=$abc$48160$new_n12695_
.subckt MUX2X1 A=regfile[30][3] B=regfile[26][3] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12696_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12696_ C=$abc$48160$new_n12695_ Y=$abc$48160$new_n12697_
.subckt MUX2X1 A=$abc$48160$new_n12693_ B=$abc$48160$new_n12697_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n12698_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12670_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12699_
.subckt INVX1 A=$abc$48160$new_n12699_ Y=$abc$48160$new_n12700_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12698_ C=$abc$48160$new_n12700_ Y=$abc$48160$new_n12701_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12689_ C=$abc$48160$new_n12701_ Y=$abc$48160$new_n12702_
.subckt MUX2X1 A=$abc$48160$new_n12663_ B=$abc$48160$new_n12702_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[3]
.subckt MUX2X1 A=regfile[55][4] B=regfile[54][4] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12704_
.subckt MUX2X1 A=regfile[51][4] B=regfile[50][4] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12705_
.subckt MUX2X1 A=$abc$48160$new_n12704_ B=$abc$48160$new_n12705_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12706_
.subckt MUX2X1 A=regfile[63][4] B=regfile[62][4] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12707_
.subckt MUX2X1 A=regfile[59][4] B=regfile[58][4] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12708_
.subckt MUX2X1 A=$abc$48160$new_n12707_ B=$abc$48160$new_n12708_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12709_
.subckt MUX2X1 A=$abc$48160$new_n12706_ B=$abc$48160$new_n12709_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12710_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][4] Y=$abc$48160$new_n12711_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8966_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12712_
.subckt MUX2X1 A=$abc$48160$new_n8962_ B=$abc$48160$new_n8965_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12713_
.subckt AOI22X1 A=$abc$48160$new_n12711_ B=$abc$48160$new_n12712_ C=$abc$48160$new_n12713_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12714_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8955_ Y=$abc$48160$new_n12715_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8959_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12716_
.subckt MUX2X1 A=$abc$48160$new_n8954_ B=$abc$48160$new_n8958_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12717_
.subckt AOI22X1 A=$abc$48160$new_n12715_ B=$abc$48160$new_n12716_ C=$abc$48160$new_n12717_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12718_
.subckt MUX2X1 A=$abc$48160$new_n12714_ B=$abc$48160$new_n12718_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12719_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12710_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12720_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12719_ C=$abc$48160$new_n12720_ Y=$abc$48160$new_n12721_
.subckt MUX2X1 A=regfile[38][4] B=regfile[34][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12722_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12722_ Y=$abc$48160$new_n12723_
.subckt MUX2X1 A=regfile[39][4] B=regfile[35][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12724_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12724_ Y=$abc$48160$new_n12725_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12723_ C=$abc$48160$new_n12725_ Y=$abc$48160$new_n12726_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][4] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12727_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8944_ C=$abc$48160$new_n12727_ Y=$abc$48160$new_n12728_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[32][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12729_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8943_ C=$abc$48160$new_n12729_ Y=$abc$48160$new_n12730_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12728_ C=$abc$48160$new_n12730_ Y=$abc$48160$new_n12731_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12726_ C=$abc$48160$new_n12731_ Y=$abc$48160$new_n12732_
.subckt MUX2X1 A=$abc$48160$new_n8948_ B=$abc$48160$new_n8952_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12733_
.subckt MUX2X1 A=regfile[47][4] B=regfile[43][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12734_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12734_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12735_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12733_ C=$abc$48160$new_n12735_ Y=$abc$48160$new_n12736_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[41][4] Y=$abc$48160$new_n12737_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][4] Y=$abc$48160$new_n12738_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12737_ C=$abc$48160$new_n12738_ Y=$abc$48160$new_n12739_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12740_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8947_ C=$abc$48160$new_n12740_ Y=$abc$48160$new_n12741_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12739_ C=$abc$48160$new_n12741_ Y=$abc$48160$new_n12742_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12736_ C=$abc$48160$new_n12742_ Y=$abc$48160$new_n12743_
.subckt AOI21X1 A=$abc$48160$new_n12732_ B=$abc$48160$new_n12743_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12744_
.subckt OR2X1 A=$abc$48160$new_n12721_ B=$abc$48160$new_n12744_ Y=$abc$48160$new_n12745_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12746_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8925_ C=$abc$48160$new_n12746_ Y=$abc$48160$new_n12747_
.subckt MUX2X1 A=regfile[12][4] B=regfile[8][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12748_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12748_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12749_
.subckt OR2X1 A=$abc$48160$new_n12747_ B=$abc$48160$new_n12749_ Y=$abc$48160$new_n12750_
.subckt MUX2X1 A=regfile[14][4] B=regfile[10][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12751_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8923_ Y=$abc$48160$new_n12752_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8927_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12753_
.subckt AOI21X1 A=$abc$48160$new_n12752_ B=$abc$48160$new_n12753_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12754_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12751_ C=$abc$48160$new_n12754_ Y=$abc$48160$new_n12755_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n12750_ C=$abc$48160$new_n12755_ Y=$abc$48160$new_n12756_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12757_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8936_ C=$abc$48160$new_n12757_ Y=$abc$48160$new_n12758_
.subckt MUX2X1 A=regfile[28][4] B=regfile[24][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12759_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12759_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12760_
.subckt OR2X1 A=$abc$48160$new_n12758_ B=$abc$48160$new_n12760_ Y=$abc$48160$new_n12761_
.subckt MUX2X1 A=regfile[30][4] B=regfile[26][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12762_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12763_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8938_ C=$abc$48160$new_n12763_ Y=$abc$48160$new_n12764_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12762_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12765_
.subckt OR2X1 A=$abc$48160$new_n12764_ B=$abc$48160$new_n12765_ Y=$abc$48160$new_n12766_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12761_ C=$abc$48160$new_n12766_ Y=$abc$48160$new_n12767_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12756_ C=$abc$48160$new_n12767_ Y=$abc$48160$new_n12768_
.subckt MUX2X1 A=regfile[20][4] B=regfile[16][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12769_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12769_ Y=$abc$48160$new_n12770_
.subckt MUX2X1 A=regfile[21][4] B=regfile[17][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12771_
.subckt OR2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12771_ Y=$abc$48160$new_n12772_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12770_ C=$abc$48160$new_n12772_ Y=$abc$48160$new_n12773_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12774_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8931_ C=$abc$48160$new_n12774_ Y=$abc$48160$new_n12775_
.subckt MUX2X1 A=regfile[22][4] B=regfile[18][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12776_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12776_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12777_
.subckt OAI21X1 A=$abc$48160$new_n12775_ B=$abc$48160$new_n12777_ C=$abc$48160$new_n12773_ Y=$abc$48160$new_n12778_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][4] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12779_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8918_ C=$abc$48160$new_n12779_ Y=$abc$48160$new_n12780_
.subckt MUX2X1 A=regfile[4][4] B=regfile[0][4] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12781_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12781_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12782_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8920_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12783_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][4] C=$abc$48160$new_n12783_ Y=$abc$48160$new_n12784_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8919_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12785_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][4] C=$abc$48160$new_n12785_ Y=$abc$48160$new_n12786_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12784_ C=$abc$48160$new_n12786_ Y=$abc$48160$new_n12787_
.subckt OAI21X1 A=$abc$48160$new_n12780_ B=$abc$48160$new_n12782_ C=$abc$48160$new_n12787_ Y=$abc$48160$new_n12788_
.subckt MUX2X1 A=$abc$48160$new_n12778_ B=$abc$48160$new_n12788_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12789_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12789_ C=$abc$48160$new_n12768_ Y=$abc$48160$new_n12790_
.subckt MUX2X1 A=$abc$48160$new_n12745_ B=$abc$48160$new_n12790_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[4]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n8990_ Y=$abc$48160$new_n12792_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8994_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12793_
.subckt MUX2X1 A=$abc$48160$new_n8989_ B=$abc$48160$new_n8993_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12794_
.subckt AOI22X1 A=$abc$48160$new_n12792_ B=$abc$48160$new_n12793_ C=$abc$48160$new_n12794_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12795_
.subckt MUX2X1 A=regfile[23][5] B=regfile[19][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12796_
.subckt MUX2X1 A=regfile[22][5] B=regfile[18][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12797_
.subckt MUX2X1 A=$abc$48160$new_n12796_ B=$abc$48160$new_n12797_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12798_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][5] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12799_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8975_ C=$abc$48160$new_n12799_ Y=$abc$48160$new_n12800_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][5] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12801_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8974_ C=$abc$48160$new_n12801_ Y=$abc$48160$new_n12802_
.subckt MUX2X1 A=regfile[14][5] B=regfile[10][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12803_
.subckt MUX2X1 A=regfile[15][5] B=regfile[11][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12804_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][5] Y=$abc$48160$new_n12805_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n8992_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12806_
.subckt MUX2X1 A=$abc$48160$new_n8988_ B=$abc$48160$new_n8991_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12807_
.subckt AOI22X1 A=$abc$48160$new_n12805_ B=$abc$48160$new_n12806_ C=$abc$48160$new_n12807_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12808_
.subckt MUX2X1 A=regfile[21][5] B=regfile[17][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12809_
.subckt MUX2X1 A=regfile[20][5] B=regfile[16][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12810_
.subckt MUX2X1 A=$abc$48160$new_n12809_ B=$abc$48160$new_n12810_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12811_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][5] Y=$abc$48160$new_n12812_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[5][5] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12813_
.subckt MUX2X1 A=$abc$48160$new_n8969_ B=$abc$48160$new_n8973_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12814_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12814_ Y=$abc$48160$new_n12815_
.subckt MUX2X1 A=regfile[12][5] B=regfile[8][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12816_
.subckt MUX2X1 A=regfile[13][5] B=regfile[9][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12817_
.subckt OR2X1 A=$abc$48160$new_n12800_ B=$abc$48160$new_n12802_ Y=$abc$48160$new_n12818_
.subckt OAI21X1 A=$abc$48160$new_n12812_ B=$abc$48160$new_n12813_ C=$abc$48160$new_n12815_ Y=$abc$48160$new_n12819_
.subckt MUX2X1 A=$abc$48160$new_n12818_ B=$abc$48160$new_n12819_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12820_
.subckt MUX2X1 A=$abc$48160$new_n12803_ B=$abc$48160$new_n12804_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12821_
.subckt MUX2X1 A=$abc$48160$new_n12816_ B=$abc$48160$new_n12817_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12822_
.subckt MUX2X1 A=$abc$48160$new_n12821_ B=$abc$48160$new_n12822_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12823_
.subckt MUX2X1 A=$abc$48160$new_n12820_ B=$abc$48160$new_n12823_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12824_
.subckt MUX2X1 A=$abc$48160$new_n12798_ B=$abc$48160$new_n12811_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12825_
.subckt MUX2X1 A=$abc$48160$new_n12795_ B=$abc$48160$new_n12808_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12826_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12826_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n12827_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12825_ C=$abc$48160$new_n12827_ Y=$abc$48160$new_n12828_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12824_ C=$abc$48160$new_n12828_ Y=$abc$48160$new_n12829_
.subckt MUX2X1 A=$abc$48160$new_n9013_ B=$abc$48160$new_n9017_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12830_
.subckt MUX2X1 A=regfile[54][5] B=regfile[50][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12831_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12831_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12832_
.subckt OAI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n12830_ C=$abc$48160$new_n12832_ Y=$abc$48160$new_n12833_
.subckt MUX2X1 A=regfile[52][5] B=regfile[48][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12834_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12834_ Y=$abc$48160$new_n12835_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][5] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12836_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9015_ C=$abc$48160$new_n12836_ Y=$abc$48160$new_n12837_
.subckt OAI21X1 A=$abc$48160$new_n12835_ B=$abc$48160$new_n12837_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12838_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12833_ C=$abc$48160$new_n12838_ Y=$abc$48160$new_n12839_
.subckt MUX2X1 A=$abc$48160$new_n9019_ B=$abc$48160$new_n9023_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12840_
.subckt MUX2X1 A=regfile[63][5] B=regfile[59][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12841_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12841_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12842_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12840_ C=$abc$48160$new_n12842_ Y=$abc$48160$new_n12843_
.subckt MUX2X1 A=$abc$48160$new_n9018_ B=$abc$48160$new_n9021_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12844_
.subckt MUX2X1 A=regfile[61][5] B=regfile[57][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12845_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12845_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12846_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12844_ C=$abc$48160$new_n12846_ Y=$abc$48160$new_n12847_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12843_ C=$abc$48160$new_n12847_ Y=$abc$48160$new_n12848_
.subckt NAND2X1 A=$abc$48160$new_n12839_ B=$abc$48160$new_n12848_ Y=$abc$48160$new_n12849_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n12849_ Y=$abc$48160$new_n12850_
.subckt MUX2X1 A=$abc$48160$new_n8997_ B=$abc$48160$new_n9001_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12851_
.subckt MUX2X1 A=regfile[39][5] B=regfile[35][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12852_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12852_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12853_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12851_ C=$abc$48160$new_n12853_ Y=$abc$48160$new_n12854_
.subckt MUX2X1 A=$abc$48160$new_n8995_ B=$abc$48160$new_n8999_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12855_
.subckt MUX2X1 A=regfile[37][5] B=regfile[33][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12856_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12856_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12857_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12855_ C=$abc$48160$new_n12857_ Y=$abc$48160$new_n12858_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9009_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12859_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][5] C=$abc$48160$new_n12859_ Y=$abc$48160$new_n12860_
.subckt MUX2X1 A=regfile[46][5] B=regfile[42][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12861_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12861_ C=$abc$48160$new_n12860_ Y=$abc$48160$new_n12862_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9007_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12863_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][5] C=$abc$48160$new_n12863_ Y=$abc$48160$new_n12864_
.subckt MUX2X1 A=regfile[44][5] B=regfile[40][5] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12865_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12865_ C=$abc$48160$new_n12864_ Y=$abc$48160$new_n12866_
.subckt AOI21X1 A=$abc$48160$new_n12854_ B=$abc$48160$new_n12858_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12867_
.subckt MUX2X1 A=$abc$48160$new_n12862_ B=$abc$48160$new_n12866_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12868_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12868_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n12869_
.subckt OAI21X1 A=$abc$48160$new_n12867_ B=$abc$48160$new_n12869_ C=$abc$48160$new_n12850_ Y=$abc$48160$new_n12870_
.subckt MUX2X1 A=$abc$48160$new_n12829_ B=$abc$48160$new_n12870_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[5]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9048_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12872_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][6] C=$abc$48160$new_n12872_ Y=$abc$48160$new_n12873_
.subckt MUX2X1 A=regfile[28][6] B=regfile[24][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12874_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12874_ C=$abc$48160$new_n12873_ Y=$abc$48160$new_n12875_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12875_ Y=$abc$48160$new_n12876_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][6] Y=$abc$48160$new_n12877_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[17][6] Y=$abc$48160$new_n12878_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12877_ C=$abc$48160$new_n12878_ Y=$abc$48160$new_n12879_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][6] Y=$abc$48160$new_n12880_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][6] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12881_
.subckt AOI21X1 A=$abc$48160$new_n12880_ B=$abc$48160$new_n12881_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12882_
.subckt AOI21X1 A=$abc$48160$new_n12879_ B=$abc$48160$new_n12882_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12883_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9050_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12884_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][6] C=$abc$48160$new_n12884_ Y=$abc$48160$new_n12885_
.subckt MUX2X1 A=regfile[30][6] B=regfile[26][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12886_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12886_ C=$abc$48160$new_n12885_ Y=$abc$48160$new_n12887_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][6] Y=$abc$48160$new_n12888_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9042_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12889_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][6] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12890_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9043_ C=$abc$48160$new_n12890_ Y=$abc$48160$new_n12891_
.subckt AOI21X1 A=$abc$48160$new_n12888_ B=$abc$48160$new_n12889_ C=$abc$48160$new_n12891_ Y=$abc$48160$new_n12892_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12892_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12893_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12887_ C=$abc$48160$new_n12893_ Y=$abc$48160$new_n12894_
.subckt AOI21X1 A=$abc$48160$new_n12876_ B=$abc$48160$new_n12883_ C=$abc$48160$new_n12894_ Y=$abc$48160$new_n12895_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[9][6] Y=$abc$48160$new_n12896_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][6] Y=$abc$48160$new_n12897_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12896_ C=$abc$48160$new_n12897_ Y=$abc$48160$new_n12898_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][6] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12899_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9032_ C=$abc$48160$new_n12899_ Y=$abc$48160$new_n12900_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n12898_ C=$abc$48160$new_n12900_ Y=$abc$48160$new_n12901_
.subckt MUX2X1 A=regfile[4][6] B=regfile[0][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12902_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9026_ Y=$abc$48160$new_n12903_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9029_ Y=$abc$48160$new_n12904_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12903_ C=$abc$48160$new_n12904_ Y=$abc$48160$new_n12905_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12902_ C=$abc$48160$new_n12905_ Y=$abc$48160$new_n12906_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12906_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12907_
.subckt MUX2X1 A=$abc$48160$new_n9033_ B=$abc$48160$new_n9037_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12908_
.subckt MUX2X1 A=regfile[15][6] B=regfile[11][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12909_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12909_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12910_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12908_ C=$abc$48160$new_n12910_ Y=$abc$48160$new_n12911_
.subckt MUX2X1 A=regfile[6][6] B=regfile[2][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12912_
.subckt MUX2X1 A=regfile[7][6] B=regfile[3][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12913_
.subckt MUX2X1 A=$abc$48160$new_n12912_ B=$abc$48160$new_n12913_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n12914_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n12914_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n12915_
.subckt AOI22X1 A=$abc$48160$new_n12901_ B=$abc$48160$new_n12907_ C=$abc$48160$new_n12911_ D=$abc$48160$new_n12915_ Y=$abc$48160$new_n12916_
.subckt MUX2X1 A=$abc$48160$new_n12895_ B=$abc$48160$new_n12916_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12917_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][6] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12918_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9069_ C=$abc$48160$new_n12918_ Y=$abc$48160$new_n12919_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][6] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12920_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9068_ C=$abc$48160$new_n12920_ Y=$abc$48160$new_n12921_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12919_ C=$abc$48160$new_n12921_ Y=$abc$48160$new_n12922_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9071_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12923_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][6] C=$abc$48160$new_n12923_ Y=$abc$48160$new_n12924_
.subckt MUX2X1 A=regfile[52][6] B=regfile[48][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12925_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12925_ C=$abc$48160$new_n12924_ Y=$abc$48160$new_n12926_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12926_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n12927_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9076_ Y=$abc$48160$new_n12928_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9080_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12929_
.subckt MUX2X1 A=$abc$48160$new_n9075_ B=$abc$48160$new_n9079_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n12930_
.subckt AOI22X1 A=$abc$48160$new_n12928_ B=$abc$48160$new_n12929_ C=$abc$48160$new_n12930_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n12931_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12931_ Y=$abc$48160$new_n12932_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9078_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12933_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][6] C=$abc$48160$new_n12933_ Y=$abc$48160$new_n12934_
.subckt MUX2X1 A=regfile[60][6] B=regfile[56][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12935_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12935_ C=$abc$48160$new_n12934_ Y=$abc$48160$new_n12936_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n12936_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n12937_
.subckt AOI22X1 A=$abc$48160$new_n12922_ B=$abc$48160$new_n12927_ C=$abc$48160$new_n12932_ D=$abc$48160$new_n12937_ Y=$abc$48160$new_n12938_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][6] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12939_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9057_ C=$abc$48160$new_n12939_ Y=$abc$48160$new_n12940_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][6] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12941_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9058_ C=$abc$48160$new_n12941_ Y=$abc$48160$new_n12942_
.subckt OR2X1 A=$abc$48160$new_n12940_ B=$abc$48160$new_n12942_ Y=$abc$48160$new_n12943_
.subckt MUX2X1 A=regfile[36][6] B=regfile[32][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12944_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9056_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12945_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][6] C=$abc$48160$new_n12945_ Y=$abc$48160$new_n12946_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n12944_ C=$abc$48160$new_n12946_ Y=$abc$48160$new_n12947_
.subckt MUX2X1 A=regfile[47][6] B=regfile[43][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12948_
.subckt MUX2X1 A=regfile[46][6] B=regfile[42][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12949_
.subckt MUX2X1 A=$abc$48160$new_n12948_ B=$abc$48160$new_n12949_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12950_
.subckt MUX2X1 A=regfile[45][6] B=regfile[41][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12951_
.subckt MUX2X1 A=regfile[44][6] B=regfile[40][6] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n12952_
.subckt MUX2X1 A=$abc$48160$new_n12951_ B=$abc$48160$new_n12952_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12953_
.subckt MUX2X1 A=$abc$48160$new_n12943_ B=$abc$48160$new_n12947_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12954_
.subckt MUX2X1 A=$abc$48160$new_n12950_ B=$abc$48160$new_n12953_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12955_
.subckt MUX2X1 A=$abc$48160$new_n12954_ B=$abc$48160$new_n12955_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n12956_
.subckt MUX2X1 A=$abc$48160$new_n12938_ B=$abc$48160$new_n12956_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12957_
.subckt MUX2X1 A=$abc$48160$new_n12917_ B=$abc$48160$new_n12957_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[6]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][7] Y=$abc$48160$new_n12959_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12960_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][7] Y=$abc$48160$new_n12961_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12962_
.subckt AOI22X1 A=$abc$48160$new_n12959_ B=$abc$48160$new_n12960_ C=$abc$48160$new_n12961_ D=$abc$48160$new_n12962_ Y=$abc$48160$new_n12963_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][7] Y=$abc$48160$new_n12964_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12965_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][7] Y=$abc$48160$new_n12966_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12967_
.subckt AOI22X1 A=$abc$48160$new_n12964_ B=$abc$48160$new_n12965_ C=$abc$48160$new_n12966_ D=$abc$48160$new_n12967_ Y=$abc$48160$new_n12968_
.subckt MUX2X1 A=$abc$48160$new_n12963_ B=$abc$48160$new_n12968_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12969_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][7] Y=$abc$48160$new_n12970_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12971_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][7] Y=$abc$48160$new_n12972_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12973_
.subckt AOI22X1 A=$abc$48160$new_n12970_ B=$abc$48160$new_n12971_ C=$abc$48160$new_n12972_ D=$abc$48160$new_n12973_ Y=$abc$48160$new_n12974_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][7] Y=$abc$48160$new_n12975_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12976_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][7] Y=$abc$48160$new_n12977_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12978_
.subckt AOI22X1 A=$abc$48160$new_n12975_ B=$abc$48160$new_n12976_ C=$abc$48160$new_n12977_ D=$abc$48160$new_n12978_ Y=$abc$48160$new_n12979_
.subckt MUX2X1 A=$abc$48160$new_n12974_ B=$abc$48160$new_n12979_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12980_
.subckt MUX2X1 A=$abc$48160$new_n12969_ B=$abc$48160$new_n12980_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n12981_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][7] Y=$abc$48160$new_n12982_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12983_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[51][7] Y=$abc$48160$new_n12984_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12985_
.subckt AOI22X1 A=$abc$48160$new_n12982_ B=$abc$48160$new_n12983_ C=$abc$48160$new_n12984_ D=$abc$48160$new_n12985_ Y=$abc$48160$new_n12986_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][7] Y=$abc$48160$new_n12987_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12988_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[53][7] Y=$abc$48160$new_n12989_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12990_
.subckt AOI22X1 A=$abc$48160$new_n12987_ B=$abc$48160$new_n12988_ C=$abc$48160$new_n12989_ D=$abc$48160$new_n12990_ Y=$abc$48160$new_n12991_
.subckt MUX2X1 A=$abc$48160$new_n12986_ B=$abc$48160$new_n12991_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n12992_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][7] Y=$abc$48160$new_n12993_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12994_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][7] Y=$abc$48160$new_n12995_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n12996_
.subckt AOI22X1 A=$abc$48160$new_n12993_ B=$abc$48160$new_n12994_ C=$abc$48160$new_n12995_ D=$abc$48160$new_n12996_ Y=$abc$48160$new_n12997_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][7] Y=$abc$48160$new_n12998_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n12999_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][7] Y=$abc$48160$new_n13000_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][7] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13001_
.subckt AOI22X1 A=$abc$48160$new_n12998_ B=$abc$48160$new_n12999_ C=$abc$48160$new_n13000_ D=$abc$48160$new_n13001_ Y=$abc$48160$new_n13002_
.subckt MUX2X1 A=$abc$48160$new_n12997_ B=$abc$48160$new_n13002_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13003_
.subckt MUX2X1 A=$abc$48160$new_n12992_ B=$abc$48160$new_n13003_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13004_
.subckt MUX2X1 A=$abc$48160$new_n12981_ B=$abc$48160$new_n13004_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13005_
.subckt MUX2X1 A=regfile[29][7] B=regfile[28][7] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13006_
.subckt MUX2X1 A=regfile[25][7] B=regfile[24][7] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13007_
.subckt MUX2X1 A=$abc$48160$new_n13006_ B=$abc$48160$new_n13007_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13008_
.subckt MUX2X1 A=regfile[30][7] B=regfile[26][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13009_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13010_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9105_ C=$abc$48160$new_n13010_ Y=$abc$48160$new_n13011_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13009_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13012_
.subckt OR2X1 A=$abc$48160$new_n13011_ B=$abc$48160$new_n13012_ Y=$abc$48160$new_n13013_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13008_ C=$abc$48160$new_n13013_ Y=$abc$48160$new_n13014_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][7] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13015_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9092_ C=$abc$48160$new_n13015_ Y=$abc$48160$new_n13016_
.subckt MUX2X1 A=regfile[12][7] B=regfile[8][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13017_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13017_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13018_
.subckt MUX2X1 A=$abc$48160$new_n9089_ B=$abc$48160$new_n9093_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13019_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13019_ Y=$abc$48160$new_n13020_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9094_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13021_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][7] C=$abc$48160$new_n13021_ Y=$abc$48160$new_n13022_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13020_ C=$abc$48160$new_n13022_ Y=$abc$48160$new_n13023_
.subckt OAI21X1 A=$abc$48160$new_n13016_ B=$abc$48160$new_n13018_ C=$abc$48160$new_n13023_ Y=$abc$48160$new_n13024_
.subckt MUX2X1 A=$abc$48160$new_n13014_ B=$abc$48160$new_n13024_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13025_
.subckt MUX2X1 A=regfile[21][7] B=regfile[17][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13026_
.subckt MUX2X1 A=regfile[20][7] B=regfile[16][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13027_
.subckt MUX2X1 A=$abc$48160$new_n13026_ B=$abc$48160$new_n13027_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13028_
.subckt MUX2X1 A=regfile[23][7] B=regfile[19][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13029_
.subckt MUX2X1 A=regfile[22][7] B=regfile[18][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13030_
.subckt MUX2X1 A=$abc$48160$new_n13029_ B=$abc$48160$new_n13030_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13031_
.subckt MUX2X1 A=$abc$48160$new_n13028_ B=$abc$48160$new_n13031_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13032_
.subckt MUX2X1 A=regfile[6][7] B=regfile[2][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13033_
.subckt MUX2X1 A=regfile[7][7] B=regfile[3][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13034_
.subckt MUX2X1 A=$abc$48160$new_n13033_ B=$abc$48160$new_n13034_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13035_
.subckt MUX2X1 A=regfile[5][7] B=regfile[1][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13036_
.subckt MUX2X1 A=regfile[4][7] B=regfile[0][7] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13037_
.subckt MUX2X1 A=$abc$48160$new_n13036_ B=$abc$48160$new_n13037_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13038_
.subckt MUX2X1 A=$abc$48160$new_n13035_ B=$abc$48160$new_n13038_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13039_
.subckt MUX2X1 A=$abc$48160$new_n13032_ B=$abc$48160$new_n13039_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13040_
.subckt MUX2X1 A=$abc$48160$new_n13025_ B=$abc$48160$new_n13040_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13041_
.subckt MUX2X1 A=$abc$48160$new_n13005_ B=$abc$48160$new_n13041_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[7]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][8] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13043_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9179_ C=$abc$48160$new_n13043_ Y=$abc$48160$new_n13044_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][8] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13045_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9178_ C=$abc$48160$new_n13045_ Y=$abc$48160$new_n13046_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13044_ C=$abc$48160$new_n13046_ Y=$abc$48160$new_n13047_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9181_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13048_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][8] C=$abc$48160$new_n13048_ Y=$abc$48160$new_n13049_
.subckt MUX2X1 A=regfile[52][8] B=regfile[48][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13050_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13050_ C=$abc$48160$new_n13049_ Y=$abc$48160$new_n13051_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13051_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13052_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][8] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13053_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9190_ C=$abc$48160$new_n13053_ Y=$abc$48160$new_n13054_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][8] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13055_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9185_ C=$abc$48160$new_n13055_ Y=$abc$48160$new_n13056_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13054_ C=$abc$48160$new_n13056_ Y=$abc$48160$new_n13057_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9188_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13058_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][8] C=$abc$48160$new_n13058_ Y=$abc$48160$new_n13059_
.subckt MUX2X1 A=regfile[60][8] B=regfile[56][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13060_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13060_ C=$abc$48160$new_n13059_ Y=$abc$48160$new_n13061_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13061_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13062_
.subckt AOI22X1 A=$abc$48160$new_n13047_ B=$abc$48160$new_n13052_ C=$abc$48160$new_n13057_ D=$abc$48160$new_n13062_ Y=$abc$48160$new_n13063_
.subckt MUX2X1 A=regfile[38][8] B=regfile[34][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13064_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13064_ Y=$abc$48160$new_n13065_
.subckt MUX2X1 A=regfile[39][8] B=regfile[35][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13066_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13066_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13067_
.subckt MUX2X1 A=regfile[36][8] B=regfile[32][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13068_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13068_ Y=$abc$48160$new_n13069_
.subckt MUX2X1 A=regfile[37][8] B=regfile[33][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13070_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13070_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13071_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9175_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13072_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][8] C=$abc$48160$new_n13072_ Y=$abc$48160$new_n13073_
.subckt MUX2X1 A=regfile[46][8] B=regfile[42][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13074_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13074_ C=$abc$48160$new_n13073_ Y=$abc$48160$new_n13075_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9173_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13076_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][8] C=$abc$48160$new_n13076_ Y=$abc$48160$new_n13077_
.subckt MUX2X1 A=regfile[44][8] B=regfile[40][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13078_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13078_ C=$abc$48160$new_n13077_ Y=$abc$48160$new_n13079_
.subckt AOI22X1 A=$abc$48160$new_n13065_ B=$abc$48160$new_n13067_ C=$abc$48160$new_n13069_ D=$abc$48160$new_n13071_ Y=$abc$48160$new_n13080_
.subckt MUX2X1 A=$abc$48160$new_n13075_ B=$abc$48160$new_n13079_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13081_
.subckt MUX2X1 A=$abc$48160$new_n13080_ B=$abc$48160$new_n13081_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13082_
.subckt MUX2X1 A=$abc$48160$new_n13063_ B=$abc$48160$new_n13082_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13083_
.subckt MUX2X1 A=regfile[29][8] B=regfile[25][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13084_
.subckt MUX2X1 A=regfile[28][8] B=regfile[24][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13085_
.subckt MUX2X1 A=$abc$48160$new_n13084_ B=$abc$48160$new_n13085_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13086_
.subckt MUX2X1 A=regfile[21][8] B=regfile[17][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13087_
.subckt MUX2X1 A=regfile[20][8] B=regfile[16][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13088_
.subckt MUX2X1 A=$abc$48160$new_n13087_ B=$abc$48160$new_n13088_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13089_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9160_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13090_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][8] C=$abc$48160$new_n13090_ Y=$abc$48160$new_n13091_
.subckt MUX2X1 A=regfile[30][8] B=regfile[26][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13092_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13092_ C=$abc$48160$new_n13091_ Y=$abc$48160$new_n13093_
.subckt MUX2X1 A=regfile[22][8] B=regfile[18][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13094_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13094_ Y=$abc$48160$new_n13095_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][8] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13096_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9153_ C=$abc$48160$new_n13096_ Y=$abc$48160$new_n13097_
.subckt NOR3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13095_ C=$abc$48160$new_n13097_ Y=$abc$48160$new_n13098_
.subckt NOR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13098_ Y=$abc$48160$new_n13099_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13093_ C=$abc$48160$new_n13099_ Y=$abc$48160$new_n13100_
.subckt MUX2X1 A=$abc$48160$new_n13086_ B=$abc$48160$new_n13089_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13101_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13101_ Y=$abc$48160$new_n13102_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13100_ C=$abc$48160$new_n13102_ Y=$abc$48160$new_n13103_
.subckt MUX2X1 A=$abc$48160$new_n9138_ B=$abc$48160$new_n9140_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13104_
.subckt MUX2X1 A=regfile[7][8] B=regfile[3][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13105_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13105_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13106_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13104_ C=$abc$48160$new_n13106_ Y=$abc$48160$new_n13107_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][8] Y=$abc$48160$new_n13108_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[1][8] Y=$abc$48160$new_n13109_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13108_ C=$abc$48160$new_n13109_ Y=$abc$48160$new_n13110_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][8] Y=$abc$48160$new_n13111_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[0][8] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13112_
.subckt AOI21X1 A=$abc$48160$new_n13111_ B=$abc$48160$new_n13112_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13113_
.subckt AOI21X1 A=$abc$48160$new_n13110_ B=$abc$48160$new_n13113_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13114_
.subckt MUX2X1 A=$abc$48160$new_n9144_ B=$abc$48160$new_n9148_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13115_
.subckt MUX2X1 A=regfile[15][8] B=regfile[11][8] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13116_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13116_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13117_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13115_ C=$abc$48160$new_n13117_ Y=$abc$48160$new_n13118_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][8] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13119_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9143_ C=$abc$48160$new_n13119_ Y=$abc$48160$new_n13120_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][8] Y=$abc$48160$new_n13121_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][8] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13122_
.subckt AOI21X1 A=$abc$48160$new_n13121_ B=$abc$48160$new_n13122_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13123_
.subckt AOI21X1 A=$abc$48160$new_n13120_ B=$abc$48160$new_n13123_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13124_
.subckt AOI22X1 A=$abc$48160$new_n13107_ B=$abc$48160$new_n13114_ C=$abc$48160$new_n13118_ D=$abc$48160$new_n13124_ Y=$abc$48160$new_n13125_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13125_ C=$abc$48160$new_n13103_ Y=$abc$48160$new_n13126_
.subckt MUX2X1 A=$abc$48160$new_n13083_ B=$abc$48160$new_n13126_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[8]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9245_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13128_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][9] C=$abc$48160$new_n13128_ Y=$abc$48160$new_n13129_
.subckt MUX2X1 A=$abc$48160$new_n9240_ B=$abc$48160$new_n9244_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13130_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13130_ Y=$abc$48160$new_n13131_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9243_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13132_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][9] C=$abc$48160$new_n13132_ Y=$abc$48160$new_n13133_
.subckt MUX2X1 A=$abc$48160$new_n9239_ B=$abc$48160$new_n9242_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13134_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13134_ Y=$abc$48160$new_n13135_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9233_ Y=$abc$48160$new_n13136_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9237_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13137_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13138_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9238_ C=$abc$48160$new_n13138_ Y=$abc$48160$new_n13139_
.subckt AOI21X1 A=$abc$48160$new_n13136_ B=$abc$48160$new_n13137_ C=$abc$48160$new_n13139_ Y=$abc$48160$new_n13140_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9232_ Y=$abc$48160$new_n13141_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9236_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13142_
.subckt MUX2X1 A=$abc$48160$new_n9231_ B=$abc$48160$new_n9235_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13143_
.subckt AOI22X1 A=$abc$48160$new_n13141_ B=$abc$48160$new_n13142_ C=$abc$48160$new_n13143_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13144_
.subckt MUX2X1 A=$abc$48160$new_n13140_ B=$abc$48160$new_n13144_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13145_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[19][9] Y=$abc$48160$new_n13146_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[18][9] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13147_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[23][9] Y=$abc$48160$new_n13148_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[22][9] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n13149_
.subckt AOI22X1 A=$abc$48160$new_n13146_ B=$abc$48160$new_n13147_ C=$abc$48160$new_n13148_ D=$abc$48160$new_n13149_ Y=$abc$48160$new_n13150_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[17][9] Y=$abc$48160$new_n13151_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[16][9] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13152_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[21][9] Y=$abc$48160$new_n13153_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[20][9] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n13154_
.subckt AOI22X1 A=$abc$48160$new_n13151_ B=$abc$48160$new_n13152_ C=$abc$48160$new_n13153_ D=$abc$48160$new_n13154_ Y=$abc$48160$new_n13155_
.subckt MUX2X1 A=$abc$48160$new_n13150_ B=$abc$48160$new_n13155_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13156_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13157_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9202_ C=$abc$48160$new_n13157_ Y=$abc$48160$new_n13158_
.subckt MUX2X1 A=regfile[12][9] B=regfile[8][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13159_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9230_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13160_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][9] C=$abc$48160$new_n13160_ Y=$abc$48160$new_n13161_
.subckt MUX2X1 A=regfile[46][9] B=regfile[42][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13162_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13162_ C=$abc$48160$new_n13161_ Y=$abc$48160$new_n13163_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][9] Y=$abc$48160$new_n13164_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9228_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13165_
.subckt MUX2X1 A=$abc$48160$new_n9224_ B=$abc$48160$new_n9227_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13166_
.subckt AOI22X1 A=$abc$48160$new_n13164_ B=$abc$48160$new_n13165_ C=$abc$48160$new_n13166_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13167_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][9] Y=$abc$48160$new_n13168_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13169_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][9] Y=$abc$48160$new_n13170_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][9] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13171_
.subckt AOI22X1 A=$abc$48160$new_n13168_ B=$abc$48160$new_n13169_ C=$abc$48160$new_n13170_ D=$abc$48160$new_n13171_ Y=$abc$48160$new_n13172_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][9] Y=$abc$48160$new_n13173_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13174_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][9] Y=$abc$48160$new_n13175_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][9] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13176_
.subckt AOI22X1 A=$abc$48160$new_n13173_ B=$abc$48160$new_n13174_ C=$abc$48160$new_n13175_ D=$abc$48160$new_n13176_ Y=$abc$48160$new_n13177_
.subckt MUX2X1 A=$abc$48160$new_n13172_ B=$abc$48160$new_n13177_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13178_
.subckt MUX2X1 A=regfile[30][9] B=regfile[26][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13179_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9211_ Y=$abc$48160$new_n13180_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9215_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13181_
.subckt AOI21X1 A=$abc$48160$new_n13180_ B=$abc$48160$new_n13181_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13182_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13179_ C=$abc$48160$new_n13182_ Y=$abc$48160$new_n13183_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13184_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9213_ C=$abc$48160$new_n13184_ Y=$abc$48160$new_n13185_
.subckt MUX2X1 A=regfile[28][9] B=regfile[24][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13186_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13186_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13187_
.subckt OAI21X1 A=$abc$48160$new_n13185_ B=$abc$48160$new_n13187_ C=$abc$48160$new_n13183_ Y=$abc$48160$new_n13188_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13159_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13189_
.subckt MUX2X1 A=regfile[14][9] B=regfile[10][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13190_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9200_ Y=$abc$48160$new_n13191_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9204_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13192_
.subckt AOI21X1 A=$abc$48160$new_n13191_ B=$abc$48160$new_n13192_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13193_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13190_ C=$abc$48160$new_n13193_ Y=$abc$48160$new_n13194_
.subckt OAI21X1 A=$abc$48160$new_n13158_ B=$abc$48160$new_n13189_ C=$abc$48160$new_n13194_ Y=$abc$48160$new_n13195_
.subckt MUX2X1 A=$abc$48160$new_n13188_ B=$abc$48160$new_n13195_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13196_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13129_ C=$abc$48160$new_n13131_ Y=$abc$48160$new_n13197_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13133_ C=$abc$48160$new_n13135_ Y=$abc$48160$new_n13198_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13197_ C=$abc$48160$new_n13198_ Y=$abc$48160$new_n13199_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13167_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13200_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13163_ C=$abc$48160$new_n13200_ Y=$abc$48160$new_n13201_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n13199_ C=$abc$48160$new_n13201_ Y=$abc$48160$new_n13202_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n13196_ C=$abc$48160$new_n13202_ Y=$abc$48160$new_n13203_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][9] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13204_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9195_ C=$abc$48160$new_n13204_ Y=$abc$48160$new_n13205_
.subckt MUX2X1 A=regfile[4][9] B=regfile[0][9] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13206_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13206_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13207_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9197_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13208_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][9] C=$abc$48160$new_n13208_ Y=$abc$48160$new_n13209_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9196_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13210_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][9] C=$abc$48160$new_n13210_ Y=$abc$48160$new_n13211_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13209_ C=$abc$48160$new_n13211_ Y=$abc$48160$new_n13212_
.subckt OAI21X1 A=$abc$48160$new_n13205_ B=$abc$48160$new_n13207_ C=$abc$48160$new_n13212_ Y=$abc$48160$new_n13213_
.subckt MUX2X1 A=$abc$48160$new_n13156_ B=$abc$48160$new_n13213_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13214_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13145_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n13215_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13178_ C=$abc$48160$new_n13215_ Y=$abc$48160$new_n13216_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n13214_ C=$abc$48160$new_n13216_ Y=$abc$48160$new_n13217_
.subckt MUX2X1 A=$abc$48160$new_n13203_ B=$abc$48160$new_n13217_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[9]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][10] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13219_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9290_ C=$abc$48160$new_n13219_ Y=$abc$48160$new_n13220_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][10] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13221_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9289_ C=$abc$48160$new_n13221_ Y=$abc$48160$new_n13222_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13220_ C=$abc$48160$new_n13222_ Y=$abc$48160$new_n13223_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9292_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13224_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][10] C=$abc$48160$new_n13224_ Y=$abc$48160$new_n13225_
.subckt MUX2X1 A=regfile[52][10] B=regfile[48][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13226_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13226_ C=$abc$48160$new_n13225_ Y=$abc$48160$new_n13227_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13227_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13228_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][10] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13229_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9301_ C=$abc$48160$new_n13229_ Y=$abc$48160$new_n13230_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][10] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13231_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9296_ C=$abc$48160$new_n13231_ Y=$abc$48160$new_n13232_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13230_ C=$abc$48160$new_n13232_ Y=$abc$48160$new_n13233_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9299_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13234_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][10] C=$abc$48160$new_n13234_ Y=$abc$48160$new_n13235_
.subckt MUX2X1 A=regfile[60][10] B=regfile[56][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13236_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13236_ C=$abc$48160$new_n13235_ Y=$abc$48160$new_n13237_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13237_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13238_
.subckt AOI22X1 A=$abc$48160$new_n13223_ B=$abc$48160$new_n13228_ C=$abc$48160$new_n13233_ D=$abc$48160$new_n13238_ Y=$abc$48160$new_n13239_
.subckt MUX2X1 A=regfile[38][10] B=regfile[34][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13240_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13240_ Y=$abc$48160$new_n13241_
.subckt MUX2X1 A=regfile[39][10] B=regfile[35][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13242_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13242_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13243_
.subckt MUX2X1 A=regfile[36][10] B=regfile[32][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13244_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13244_ Y=$abc$48160$new_n13245_
.subckt MUX2X1 A=regfile[37][10] B=regfile[33][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13246_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13246_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13247_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9286_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13248_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][10] C=$abc$48160$new_n13248_ Y=$abc$48160$new_n13249_
.subckt MUX2X1 A=regfile[46][10] B=regfile[42][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13250_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13250_ C=$abc$48160$new_n13249_ Y=$abc$48160$new_n13251_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9284_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13252_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][10] C=$abc$48160$new_n13252_ Y=$abc$48160$new_n13253_
.subckt MUX2X1 A=regfile[44][10] B=regfile[40][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13254_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13254_ C=$abc$48160$new_n13253_ Y=$abc$48160$new_n13255_
.subckt AOI22X1 A=$abc$48160$new_n13241_ B=$abc$48160$new_n13243_ C=$abc$48160$new_n13245_ D=$abc$48160$new_n13247_ Y=$abc$48160$new_n13256_
.subckt MUX2X1 A=$abc$48160$new_n13251_ B=$abc$48160$new_n13255_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13257_
.subckt MUX2X1 A=$abc$48160$new_n13256_ B=$abc$48160$new_n13257_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13258_
.subckt MUX2X1 A=$abc$48160$new_n13239_ B=$abc$48160$new_n13258_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13259_
.subckt MUX2X1 A=regfile[29][10] B=regfile[25][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13260_
.subckt MUX2X1 A=regfile[28][10] B=regfile[24][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13261_
.subckt MUX2X1 A=$abc$48160$new_n13260_ B=$abc$48160$new_n13261_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13262_
.subckt MUX2X1 A=regfile[21][10] B=regfile[17][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13263_
.subckt MUX2X1 A=regfile[20][10] B=regfile[16][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13264_
.subckt MUX2X1 A=$abc$48160$new_n13263_ B=$abc$48160$new_n13264_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13265_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9271_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13266_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][10] C=$abc$48160$new_n13266_ Y=$abc$48160$new_n13267_
.subckt MUX2X1 A=$abc$48160$new_n9266_ B=$abc$48160$new_n9270_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13268_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13268_ Y=$abc$48160$new_n13269_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13267_ C=$abc$48160$new_n13269_ Y=$abc$48160$new_n13270_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9263_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13271_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][10] C=$abc$48160$new_n13271_ Y=$abc$48160$new_n13272_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9264_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13273_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][10] C=$abc$48160$new_n13273_ Y=$abc$48160$new_n13274_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13272_ C=$abc$48160$new_n13274_ Y=$abc$48160$new_n13275_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13270_ C=$abc$48160$new_n13275_ Y=$abc$48160$new_n13276_
.subckt MUX2X1 A=$abc$48160$new_n13262_ B=$abc$48160$new_n13265_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13277_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13277_ Y=$abc$48160$new_n13278_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13276_ C=$abc$48160$new_n13278_ Y=$abc$48160$new_n13279_
.subckt MUX2X1 A=regfile[6][10] B=regfile[2][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13280_
.subckt MUX2X1 A=regfile[7][10] B=regfile[3][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13281_
.subckt MUX2X1 A=regfile[14][10] B=regfile[10][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13282_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9259_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13283_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][10] C=$abc$48160$new_n13283_ Y=$abc$48160$new_n13284_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13282_ C=$abc$48160$new_n13284_ Y=$abc$48160$new_n13285_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13285_ Y=$abc$48160$new_n13286_
.subckt MUX2X1 A=$abc$48160$new_n13280_ B=$abc$48160$new_n13281_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13287_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13287_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13288_
.subckt MUX2X1 A=regfile[4][10] B=regfile[0][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13289_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9250_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13290_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][10] C=$abc$48160$new_n13290_ Y=$abc$48160$new_n13291_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13289_ C=$abc$48160$new_n13291_ Y=$abc$48160$new_n13292_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9257_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13293_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][10] C=$abc$48160$new_n13293_ Y=$abc$48160$new_n13294_
.subckt MUX2X1 A=regfile[12][10] B=regfile[8][10] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13295_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13295_ C=$abc$48160$new_n13294_ Y=$abc$48160$new_n13296_
.subckt MUX2X1 A=$abc$48160$new_n13292_ B=$abc$48160$new_n13296_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13297_
.subckt AOI22X1 A=$abc$48160$new_n13286_ B=$abc$48160$new_n13288_ C=$abc$48160$new_n13297_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n13298_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13298_ C=$abc$48160$new_n13279_ Y=$abc$48160$new_n13299_
.subckt MUX2X1 A=$abc$48160$new_n13259_ B=$abc$48160$new_n13299_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[10]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][11] Y=$abc$48160$new_n13301_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13302_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][11] Y=$abc$48160$new_n13303_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][11] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13304_
.subckt AOI22X1 A=$abc$48160$new_n13301_ B=$abc$48160$new_n13302_ C=$abc$48160$new_n13303_ D=$abc$48160$new_n13304_ Y=$abc$48160$new_n13305_
.subckt MUX2X1 A=regfile[23][11] B=regfile[19][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13306_
.subckt MUX2X1 A=regfile[22][11] B=regfile[18][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13307_
.subckt MUX2X1 A=$abc$48160$new_n13306_ B=$abc$48160$new_n13307_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13308_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13309_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9307_ C=$abc$48160$new_n13309_ Y=$abc$48160$new_n13310_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][11] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13311_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9306_ C=$abc$48160$new_n13311_ Y=$abc$48160$new_n13312_
.subckt MUX2X1 A=regfile[14][11] B=regfile[10][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13313_
.subckt MUX2X1 A=regfile[15][11] B=regfile[11][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13314_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][11] Y=$abc$48160$new_n13315_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13316_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][11] Y=$abc$48160$new_n13317_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][11] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13318_
.subckt AOI22X1 A=$abc$48160$new_n13315_ B=$abc$48160$new_n13316_ C=$abc$48160$new_n13317_ D=$abc$48160$new_n13318_ Y=$abc$48160$new_n13319_
.subckt MUX2X1 A=regfile[21][11] B=regfile[17][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13320_
.subckt MUX2X1 A=regfile[20][11] B=regfile[16][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13321_
.subckt MUX2X1 A=$abc$48160$new_n13320_ B=$abc$48160$new_n13321_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13322_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][11] Y=$abc$48160$new_n13323_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[5][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13324_
.subckt MUX2X1 A=regfile[4][11] B=regfile[0][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13325_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13325_ Y=$abc$48160$new_n13326_
.subckt MUX2X1 A=regfile[12][11] B=regfile[8][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13327_
.subckt MUX2X1 A=regfile[13][11] B=regfile[9][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13328_
.subckt OR2X1 A=$abc$48160$new_n13310_ B=$abc$48160$new_n13312_ Y=$abc$48160$new_n13329_
.subckt OAI21X1 A=$abc$48160$new_n13323_ B=$abc$48160$new_n13324_ C=$abc$48160$new_n13326_ Y=$abc$48160$new_n13330_
.subckt MUX2X1 A=$abc$48160$new_n13329_ B=$abc$48160$new_n13330_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13331_
.subckt MUX2X1 A=$abc$48160$new_n13313_ B=$abc$48160$new_n13314_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13332_
.subckt MUX2X1 A=$abc$48160$new_n13327_ B=$abc$48160$new_n13328_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13333_
.subckt MUX2X1 A=$abc$48160$new_n13332_ B=$abc$48160$new_n13333_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13334_
.subckt INVX1 A=$abc$48160$new_n13334_ Y=$abc$48160$new_n13335_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13335_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13336_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13331_ C=$abc$48160$new_n13336_ Y=$abc$48160$new_n13337_
.subckt MUX2X1 A=$abc$48160$new_n13308_ B=$abc$48160$new_n13322_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13338_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13338_ Y=$abc$48160$new_n13339_
.subckt MUX2X1 A=$abc$48160$new_n13305_ B=$abc$48160$new_n13319_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13340_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13340_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13341_
.subckt OAI21X1 A=$abc$48160$new_n13339_ B=$abc$48160$new_n13341_ C=$abc$48160$new_n13337_ Y=$abc$48160$new_n13342_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][11] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13343_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9345_ C=$abc$48160$new_n13343_ Y=$abc$48160$new_n13344_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13345_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9344_ C=$abc$48160$new_n13345_ Y=$abc$48160$new_n13346_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13344_ C=$abc$48160$new_n13346_ Y=$abc$48160$new_n13347_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9347_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13348_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][11] C=$abc$48160$new_n13348_ Y=$abc$48160$new_n13349_
.subckt MUX2X1 A=regfile[52][11] B=regfile[48][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13350_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13350_ C=$abc$48160$new_n13349_ Y=$abc$48160$new_n13351_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13351_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13352_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][11] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13353_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9356_ C=$abc$48160$new_n13353_ Y=$abc$48160$new_n13354_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][11] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13355_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9351_ C=$abc$48160$new_n13355_ Y=$abc$48160$new_n13356_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13354_ C=$abc$48160$new_n13356_ Y=$abc$48160$new_n13357_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9354_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13358_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][11] C=$abc$48160$new_n13358_ Y=$abc$48160$new_n13359_
.subckt MUX2X1 A=regfile[60][11] B=regfile[56][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13360_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13360_ C=$abc$48160$new_n13359_ Y=$abc$48160$new_n13361_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13361_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13362_
.subckt AOI22X1 A=$abc$48160$new_n13347_ B=$abc$48160$new_n13352_ C=$abc$48160$new_n13357_ D=$abc$48160$new_n13362_ Y=$abc$48160$new_n13363_
.subckt MUX2X1 A=regfile[39][11] B=regfile[35][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13364_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13364_ Y=$abc$48160$new_n13365_
.subckt MUX2X1 A=regfile[38][11] B=regfile[34][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13366_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13366_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13367_
.subckt MUX2X1 A=$abc$48160$new_n9327_ B=$abc$48160$new_n9331_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13368_
.subckt MUX2X1 A=regfile[37][11] B=regfile[33][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13369_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13369_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13370_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13368_ C=$abc$48160$new_n13370_ Y=$abc$48160$new_n13371_
.subckt AOI21X1 A=$abc$48160$new_n13365_ B=$abc$48160$new_n13367_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13372_
.subckt MUX2X1 A=$abc$48160$new_n9336_ B=$abc$48160$new_n9340_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13373_
.subckt MUX2X1 A=regfile[47][11] B=regfile[43][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13374_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13374_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13375_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13373_ C=$abc$48160$new_n13375_ Y=$abc$48160$new_n13376_
.subckt MUX2X1 A=regfile[44][11] B=regfile[40][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13377_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13377_ Y=$abc$48160$new_n13378_
.subckt MUX2X1 A=regfile[45][11] B=regfile[41][11] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13379_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13379_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13380_
.subckt AOI21X1 A=$abc$48160$new_n13378_ B=$abc$48160$new_n13380_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13381_
.subckt AOI22X1 A=$abc$48160$new_n13371_ B=$abc$48160$new_n13372_ C=$abc$48160$new_n13376_ D=$abc$48160$new_n13381_ Y=$abc$48160$new_n13382_
.subckt MUX2X1 A=$abc$48160$new_n13363_ B=$abc$48160$new_n13382_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13383_
.subckt MUX2X1 A=$abc$48160$new_n13342_ B=$abc$48160$new_n13383_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[11]
.subckt MUX2X1 A=regfile[55][12] B=regfile[54][12] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13385_
.subckt MUX2X1 A=regfile[51][12] B=regfile[50][12] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13386_
.subckt MUX2X1 A=$abc$48160$new_n13385_ B=$abc$48160$new_n13386_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13387_
.subckt MUX2X1 A=regfile[63][12] B=regfile[62][12] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13388_
.subckt MUX2X1 A=regfile[59][12] B=regfile[58][12] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13389_
.subckt MUX2X1 A=$abc$48160$new_n13388_ B=$abc$48160$new_n13389_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13390_
.subckt MUX2X1 A=$abc$48160$new_n13387_ B=$abc$48160$new_n13390_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13391_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][12] Y=$abc$48160$new_n13392_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9410_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13393_
.subckt MUX2X1 A=$abc$48160$new_n9406_ B=$abc$48160$new_n9409_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13394_
.subckt AOI22X1 A=$abc$48160$new_n13392_ B=$abc$48160$new_n13393_ C=$abc$48160$new_n13394_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13395_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9399_ Y=$abc$48160$new_n13396_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9403_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13397_
.subckt MUX2X1 A=$abc$48160$new_n9398_ B=$abc$48160$new_n9402_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13398_
.subckt AOI22X1 A=$abc$48160$new_n13396_ B=$abc$48160$new_n13397_ C=$abc$48160$new_n13398_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13399_
.subckt MUX2X1 A=$abc$48160$new_n13395_ B=$abc$48160$new_n13399_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13400_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13400_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n13401_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13391_ C=$abc$48160$new_n13401_ Y=$abc$48160$new_n13402_
.subckt MUX2X1 A=regfile[38][12] B=regfile[34][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13403_
.subckt MUX2X1 A=regfile[39][12] B=regfile[35][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13404_
.subckt MUX2X1 A=regfile[46][12] B=regfile[42][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13405_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9397_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13406_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][12] C=$abc$48160$new_n13406_ Y=$abc$48160$new_n13407_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13405_ C=$abc$48160$new_n13407_ Y=$abc$48160$new_n13408_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13408_ Y=$abc$48160$new_n13409_
.subckt MUX2X1 A=$abc$48160$new_n13403_ B=$abc$48160$new_n13404_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13410_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13410_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13411_
.subckt MUX2X1 A=regfile[36][12] B=regfile[32][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13412_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9388_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13413_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][12] C=$abc$48160$new_n13413_ Y=$abc$48160$new_n13414_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13412_ C=$abc$48160$new_n13414_ Y=$abc$48160$new_n13415_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9395_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13416_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][12] C=$abc$48160$new_n13416_ Y=$abc$48160$new_n13417_
.subckt MUX2X1 A=regfile[44][12] B=regfile[40][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13418_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13418_ C=$abc$48160$new_n13417_ Y=$abc$48160$new_n13419_
.subckt MUX2X1 A=$abc$48160$new_n13415_ B=$abc$48160$new_n13419_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13420_
.subckt AOI22X1 A=$abc$48160$new_n13409_ B=$abc$48160$new_n13411_ C=$abc$48160$new_n13420_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n13421_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13421_ C=$abc$48160$new_n13402_ Y=$abc$48160$new_n13422_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9382_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13423_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][12] C=$abc$48160$new_n13423_ Y=$abc$48160$new_n13424_
.subckt MUX2X1 A=$abc$48160$new_n9377_ B=$abc$48160$new_n9381_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13425_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13425_ Y=$abc$48160$new_n13426_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9380_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13427_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][12] C=$abc$48160$new_n13427_ Y=$abc$48160$new_n13428_
.subckt MUX2X1 A=$abc$48160$new_n9376_ B=$abc$48160$new_n9379_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13429_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13429_ Y=$abc$48160$new_n13430_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9374_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13431_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][12] C=$abc$48160$new_n13431_ Y=$abc$48160$new_n13432_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9375_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13433_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][12] C=$abc$48160$new_n13433_ Y=$abc$48160$new_n13434_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9373_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13435_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][12] C=$abc$48160$new_n13435_ Y=$abc$48160$new_n13436_
.subckt MUX2X1 A=regfile[20][12] B=regfile[16][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13437_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13437_ Y=$abc$48160$new_n13438_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13424_ C=$abc$48160$new_n13426_ Y=$abc$48160$new_n13439_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13428_ C=$abc$48160$new_n13430_ Y=$abc$48160$new_n13440_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13439_ C=$abc$48160$new_n13440_ Y=$abc$48160$new_n13441_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13432_ C=$abc$48160$new_n13434_ Y=$abc$48160$new_n13442_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13436_ C=$abc$48160$new_n13438_ Y=$abc$48160$new_n13443_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13442_ C=$abc$48160$new_n13443_ Y=$abc$48160$new_n13444_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13441_ C=$abc$48160$new_n13444_ Y=$abc$48160$new_n13445_
.subckt MUX2X1 A=regfile[6][12] B=regfile[2][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13446_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13446_ Y=$abc$48160$new_n13447_
.subckt MUX2X1 A=regfile[7][12] B=regfile[3][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13448_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13448_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13449_
.subckt MUX2X1 A=regfile[4][12] B=regfile[0][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13450_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13450_ Y=$abc$48160$new_n13451_
.subckt MUX2X1 A=regfile[5][12] B=regfile[1][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13452_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13452_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13453_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9369_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13454_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][12] C=$abc$48160$new_n13454_ Y=$abc$48160$new_n13455_
.subckt MUX2X1 A=regfile[14][12] B=regfile[10][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13456_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13456_ C=$abc$48160$new_n13455_ Y=$abc$48160$new_n13457_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9367_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13458_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][12] C=$abc$48160$new_n13458_ Y=$abc$48160$new_n13459_
.subckt MUX2X1 A=regfile[12][12] B=regfile[8][12] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13460_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13460_ C=$abc$48160$new_n13459_ Y=$abc$48160$new_n13461_
.subckt AOI22X1 A=$abc$48160$new_n13447_ B=$abc$48160$new_n13449_ C=$abc$48160$new_n13451_ D=$abc$48160$new_n13453_ Y=$abc$48160$new_n13462_
.subckt MUX2X1 A=$abc$48160$new_n13457_ B=$abc$48160$new_n13461_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13463_
.subckt MUX2X1 A=$abc$48160$new_n13462_ B=$abc$48160$new_n13463_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13464_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13464_ C=$abc$48160$new_n13445_ Y=$abc$48160$new_n13465_
.subckt MUX2X1 A=$abc$48160$new_n13422_ B=$abc$48160$new_n13465_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[12]
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][13] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13467_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9443_ C=$abc$48160$new_n13467_ Y=$abc$48160$new_n13468_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13469_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9444_ C=$abc$48160$new_n13469_ Y=$abc$48160$new_n13470_
.subckt OR2X1 A=$abc$48160$new_n13468_ B=$abc$48160$new_n13470_ Y=$abc$48160$new_n13471_
.subckt MUX2X1 A=regfile[47][13] B=regfile[43][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13472_
.subckt MUX2X1 A=regfile[46][13] B=regfile[42][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13473_
.subckt MUX2X1 A=$abc$48160$new_n13472_ B=$abc$48160$new_n13473_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13474_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][13] Y=$abc$48160$new_n13475_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13476_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][13] Y=$abc$48160$new_n13477_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][13] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13478_
.subckt AOI22X1 A=$abc$48160$new_n13475_ B=$abc$48160$new_n13476_ C=$abc$48160$new_n13477_ D=$abc$48160$new_n13478_ Y=$abc$48160$new_n13479_
.subckt MUX2X1 A=regfile[23][13] B=regfile[19][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13480_
.subckt MUX2X1 A=regfile[22][13] B=regfile[18][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13481_
.subckt MUX2X1 A=$abc$48160$new_n13480_ B=$abc$48160$new_n13481_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13482_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13483_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9418_ C=$abc$48160$new_n13483_ Y=$abc$48160$new_n13484_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][13] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13485_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9417_ C=$abc$48160$new_n13485_ Y=$abc$48160$new_n13486_
.subckt MUX2X1 A=regfile[14][13] B=regfile[10][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13487_
.subckt MUX2X1 A=regfile[15][13] B=regfile[11][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13488_
.subckt MUX2X1 A=regfile[36][13] B=regfile[32][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13489_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9442_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13490_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][13] C=$abc$48160$new_n13490_ Y=$abc$48160$new_n13491_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13489_ C=$abc$48160$new_n13491_ Y=$abc$48160$new_n13492_
.subckt MUX2X1 A=regfile[45][13] B=regfile[41][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13493_
.subckt MUX2X1 A=regfile[44][13] B=regfile[40][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13494_
.subckt MUX2X1 A=$abc$48160$new_n13493_ B=$abc$48160$new_n13494_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13495_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][13] Y=$abc$48160$new_n13496_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13497_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][13] Y=$abc$48160$new_n13498_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][13] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13499_
.subckt AOI22X1 A=$abc$48160$new_n13496_ B=$abc$48160$new_n13497_ C=$abc$48160$new_n13498_ D=$abc$48160$new_n13499_ Y=$abc$48160$new_n13500_
.subckt MUX2X1 A=regfile[21][13] B=regfile[17][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13501_
.subckt MUX2X1 A=regfile[20][13] B=regfile[16][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13502_
.subckt MUX2X1 A=$abc$48160$new_n13501_ B=$abc$48160$new_n13502_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13503_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][13] Y=$abc$48160$new_n13504_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[5][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13505_
.subckt MUX2X1 A=regfile[4][13] B=regfile[0][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13506_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13506_ Y=$abc$48160$new_n13507_
.subckt MUX2X1 A=regfile[12][13] B=regfile[8][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13508_
.subckt MUX2X1 A=regfile[13][13] B=regfile[9][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13509_
.subckt MUX2X1 A=$abc$48160$new_n13471_ B=$abc$48160$new_n13492_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13510_
.subckt MUX2X1 A=$abc$48160$new_n13474_ B=$abc$48160$new_n13495_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13511_
.subckt INVX1 A=$abc$48160$new_n13511_ Y=$abc$48160$new_n13512_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13512_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13513_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13510_ C=$abc$48160$new_n13513_ Y=$abc$48160$new_n13514_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9464_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13515_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][13] C=$abc$48160$new_n13515_ Y=$abc$48160$new_n13516_
.subckt MUX2X1 A=regfile[60][13] B=regfile[56][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13517_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13517_ C=$abc$48160$new_n13516_ Y=$abc$48160$new_n13518_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9466_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13519_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][13] C=$abc$48160$new_n13519_ Y=$abc$48160$new_n13520_
.subckt MUX2X1 A=regfile[62][13] B=regfile[58][13] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13521_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13521_ C=$abc$48160$new_n13520_ Y=$abc$48160$new_n13522_
.subckt MUX2X1 A=$abc$48160$new_n13518_ B=$abc$48160$new_n13522_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13523_
.subckt NOR2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13523_ Y=$abc$48160$new_n13524_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9454_ Y=$abc$48160$new_n13525_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9458_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13526_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][13] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13527_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9459_ C=$abc$48160$new_n13527_ Y=$abc$48160$new_n13528_
.subckt AOI21X1 A=$abc$48160$new_n13525_ B=$abc$48160$new_n13526_ C=$abc$48160$new_n13528_ Y=$abc$48160$new_n13529_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9453_ Y=$abc$48160$new_n13530_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9457_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13531_
.subckt MUX2X1 A=$abc$48160$new_n9452_ B=$abc$48160$new_n9456_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13532_
.subckt AOI22X1 A=$abc$48160$new_n13530_ B=$abc$48160$new_n13531_ C=$abc$48160$new_n13532_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13533_
.subckt MUX2X1 A=$abc$48160$new_n13529_ B=$abc$48160$new_n13533_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13534_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13534_ Y=$abc$48160$new_n13535_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13535_ Y=$abc$48160$new_n13536_
.subckt OAI21X1 A=$abc$48160$new_n13524_ B=$abc$48160$new_n13536_ C=$abc$48160$new_n13514_ Y=$abc$48160$new_n13537_
.subckt OR2X1 A=$abc$48160$new_n13484_ B=$abc$48160$new_n13486_ Y=$abc$48160$new_n13538_
.subckt OAI21X1 A=$abc$48160$new_n13504_ B=$abc$48160$new_n13505_ C=$abc$48160$new_n13507_ Y=$abc$48160$new_n13539_
.subckt MUX2X1 A=$abc$48160$new_n13538_ B=$abc$48160$new_n13539_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13540_
.subckt MUX2X1 A=$abc$48160$new_n13487_ B=$abc$48160$new_n13488_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13541_
.subckt MUX2X1 A=$abc$48160$new_n13508_ B=$abc$48160$new_n13509_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13542_
.subckt MUX2X1 A=$abc$48160$new_n13541_ B=$abc$48160$new_n13542_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13543_
.subckt MUX2X1 A=$abc$48160$new_n13540_ B=$abc$48160$new_n13543_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13544_
.subckt MUX2X1 A=$abc$48160$new_n13482_ B=$abc$48160$new_n13503_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13545_
.subckt MUX2X1 A=$abc$48160$new_n13479_ B=$abc$48160$new_n13500_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13546_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13545_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13547_
.subckt INVX1 A=$abc$48160$new_n13547_ Y=$abc$48160$new_n13548_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13546_ C=$abc$48160$new_n13548_ Y=$abc$48160$new_n13549_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13544_ C=$abc$48160$new_n13549_ Y=$abc$48160$new_n13550_
.subckt MUX2X1 A=$abc$48160$new_n13537_ B=$abc$48160$new_n13550_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[13]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][14] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13552_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9513_ C=$abc$48160$new_n13552_ Y=$abc$48160$new_n13553_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][14] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13554_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9512_ C=$abc$48160$new_n13554_ Y=$abc$48160$new_n13555_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13553_ C=$abc$48160$new_n13555_ Y=$abc$48160$new_n13556_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9515_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13557_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][14] C=$abc$48160$new_n13557_ Y=$abc$48160$new_n13558_
.subckt MUX2X1 A=regfile[52][14] B=regfile[48][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13559_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13559_ C=$abc$48160$new_n13558_ Y=$abc$48160$new_n13560_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13560_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13561_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][14] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13562_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9524_ C=$abc$48160$new_n13562_ Y=$abc$48160$new_n13563_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][14] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13564_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9519_ C=$abc$48160$new_n13564_ Y=$abc$48160$new_n13565_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13563_ C=$abc$48160$new_n13565_ Y=$abc$48160$new_n13566_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9522_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13567_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][14] C=$abc$48160$new_n13567_ Y=$abc$48160$new_n13568_
.subckt MUX2X1 A=regfile[60][14] B=regfile[56][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13569_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13569_ C=$abc$48160$new_n13568_ Y=$abc$48160$new_n13570_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13570_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13571_
.subckt AOI22X1 A=$abc$48160$new_n13556_ B=$abc$48160$new_n13561_ C=$abc$48160$new_n13566_ D=$abc$48160$new_n13571_ Y=$abc$48160$new_n13572_
.subckt MUX2X1 A=regfile[38][14] B=regfile[34][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13573_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13573_ Y=$abc$48160$new_n13574_
.subckt MUX2X1 A=regfile[39][14] B=regfile[35][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13575_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13575_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13576_
.subckt MUX2X1 A=regfile[36][14] B=regfile[32][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13577_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13577_ Y=$abc$48160$new_n13578_
.subckt MUX2X1 A=regfile[37][14] B=regfile[33][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13579_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13579_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13580_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9509_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13581_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][14] C=$abc$48160$new_n13581_ Y=$abc$48160$new_n13582_
.subckt MUX2X1 A=regfile[46][14] B=regfile[42][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13583_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13583_ C=$abc$48160$new_n13582_ Y=$abc$48160$new_n13584_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9507_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13585_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][14] C=$abc$48160$new_n13585_ Y=$abc$48160$new_n13586_
.subckt MUX2X1 A=regfile[44][14] B=regfile[40][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13587_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13587_ C=$abc$48160$new_n13586_ Y=$abc$48160$new_n13588_
.subckt AOI22X1 A=$abc$48160$new_n13574_ B=$abc$48160$new_n13576_ C=$abc$48160$new_n13578_ D=$abc$48160$new_n13580_ Y=$abc$48160$new_n13589_
.subckt MUX2X1 A=$abc$48160$new_n13584_ B=$abc$48160$new_n13588_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13590_
.subckt MUX2X1 A=$abc$48160$new_n13589_ B=$abc$48160$new_n13590_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13591_
.subckt MUX2X1 A=$abc$48160$new_n13572_ B=$abc$48160$new_n13591_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13592_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[24][14] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13593_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9491_ C=$abc$48160$new_n13593_ Y=$abc$48160$new_n13594_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][14] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13595_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9492_ C=$abc$48160$new_n13595_ Y=$abc$48160$new_n13596_
.subckt OAI21X1 A=$abc$48160$new_n13594_ B=$abc$48160$new_n13596_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13597_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[26][14] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13598_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9493_ C=$abc$48160$new_n13598_ Y=$abc$48160$new_n13599_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][14] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13600_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9494_ C=$abc$48160$new_n13600_ Y=$abc$48160$new_n13601_
.subckt OAI21X1 A=$abc$48160$new_n13599_ B=$abc$48160$new_n13601_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13602_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13597_ C=$abc$48160$new_n13602_ Y=$abc$48160$new_n13603_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[20][14] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13604_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9483_ C=$abc$48160$new_n13604_ Y=$abc$48160$new_n13605_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][14] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13606_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9486_ C=$abc$48160$new_n13606_ Y=$abc$48160$new_n13607_
.subckt OAI21X1 A=$abc$48160$new_n13605_ B=$abc$48160$new_n13607_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13608_
.subckt MUX2X1 A=$abc$48160$new_n9485_ B=$abc$48160$new_n9487_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13609_
.subckt MUX2X1 A=regfile[22][14] B=regfile[18][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13610_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13610_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13611_
.subckt OAI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13609_ C=$abc$48160$new_n13611_ Y=$abc$48160$new_n13612_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13608_ C=$abc$48160$new_n13612_ Y=$abc$48160$new_n13613_
.subckt MUX2X1 A=regfile[5][14] B=regfile[1][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13614_
.subckt MUX2X1 A=regfile[4][14] B=regfile[0][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13615_
.subckt MUX2X1 A=$abc$48160$new_n13614_ B=$abc$48160$new_n13615_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13616_
.subckt MUX2X1 A=regfile[6][14] B=regfile[2][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13617_
.subckt MUX2X1 A=regfile[7][14] B=regfile[3][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13618_
.subckt MUX2X1 A=$abc$48160$new_n13617_ B=$abc$48160$new_n13618_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13619_
.subckt MUX2X1 A=regfile[15][14] B=regfile[11][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13620_
.subckt MUX2X1 A=regfile[14][14] B=regfile[10][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13621_
.subckt MUX2X1 A=$abc$48160$new_n13620_ B=$abc$48160$new_n13621_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13622_
.subckt MUX2X1 A=regfile[13][14] B=regfile[9][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13623_
.subckt MUX2X1 A=regfile[12][14] B=regfile[8][14] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13624_
.subckt MUX2X1 A=$abc$48160$new_n13623_ B=$abc$48160$new_n13624_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13625_
.subckt MUX2X1 A=$abc$48160$new_n13616_ B=$abc$48160$new_n13619_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13626_
.subckt MUX2X1 A=$abc$48160$new_n13622_ B=$abc$48160$new_n13625_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13627_
.subckt MUX2X1 A=$abc$48160$new_n13626_ B=$abc$48160$new_n13627_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13628_
.subckt AND2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13613_ Y=$abc$48160$new_n13629_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n13628_ C=$abc$48160$new_n13629_ D=$abc$48160$new_n13603_ Y=$abc$48160$new_n13630_
.subckt MUX2X1 A=$abc$48160$new_n13592_ B=$abc$48160$new_n13630_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[14]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13632_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9570_ C=$abc$48160$new_n13632_ Y=$abc$48160$new_n13633_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13634_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9569_ C=$abc$48160$new_n13634_ Y=$abc$48160$new_n13635_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13633_ C=$abc$48160$new_n13635_ Y=$abc$48160$new_n13636_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9572_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13637_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][15] C=$abc$48160$new_n13637_ Y=$abc$48160$new_n13638_
.subckt MUX2X1 A=regfile[52][15] B=regfile[48][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13639_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13639_ C=$abc$48160$new_n13638_ Y=$abc$48160$new_n13640_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13640_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13641_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9581_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13642_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][15] C=$abc$48160$new_n13642_ Y=$abc$48160$new_n13643_
.subckt MUX2X1 A=regfile[62][15] B=regfile[58][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13644_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13644_ C=$abc$48160$new_n13643_ Y=$abc$48160$new_n13645_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][15] Y=$abc$48160$new_n13646_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9579_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13647_
.subckt MUX2X1 A=$abc$48160$new_n9575_ B=$abc$48160$new_n9578_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13648_
.subckt AOI22X1 A=$abc$48160$new_n13646_ B=$abc$48160$new_n13647_ C=$abc$48160$new_n13648_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13649_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13649_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13650_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13645_ C=$abc$48160$new_n13650_ Y=$abc$48160$new_n13651_
.subckt AOI21X1 A=$abc$48160$new_n13636_ B=$abc$48160$new_n13641_ C=$abc$48160$new_n13651_ Y=$abc$48160$new_n13652_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][15] Y=$abc$48160$new_n13653_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13654_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][15] Y=$abc$48160$new_n13655_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13656_
.subckt AOI22X1 A=$abc$48160$new_n13653_ B=$abc$48160$new_n13654_ C=$abc$48160$new_n13655_ D=$abc$48160$new_n13656_ Y=$abc$48160$new_n13657_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][15] Y=$abc$48160$new_n13658_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13659_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][15] Y=$abc$48160$new_n13660_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13661_
.subckt AOI22X1 A=$abc$48160$new_n13658_ B=$abc$48160$new_n13659_ C=$abc$48160$new_n13660_ D=$abc$48160$new_n13661_ Y=$abc$48160$new_n13662_
.subckt MUX2X1 A=$abc$48160$new_n13657_ B=$abc$48160$new_n13662_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13663_
.subckt MUX2X1 A=regfile[23][15] B=regfile[19][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13664_
.subckt MUX2X1 A=regfile[22][15] B=regfile[18][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13665_
.subckt MUX2X1 A=$abc$48160$new_n13664_ B=$abc$48160$new_n13665_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13666_
.subckt MUX2X1 A=regfile[21][15] B=regfile[17][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13667_
.subckt MUX2X1 A=regfile[20][15] B=regfile[16][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13668_
.subckt MUX2X1 A=$abc$48160$new_n13667_ B=$abc$48160$new_n13668_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13669_
.subckt MUX2X1 A=$abc$48160$new_n13666_ B=$abc$48160$new_n13669_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13670_
.subckt MUX2X1 A=$abc$48160$new_n13663_ B=$abc$48160$new_n13670_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13671_
.subckt MUX2X1 A=$abc$48160$new_n13652_ B=$abc$48160$new_n13671_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n13672_
.subckt MUX2X1 A=regfile[37][15] B=regfile[33][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13673_
.subckt MUX2X1 A=regfile[36][15] B=regfile[32][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13674_
.subckt MUX2X1 A=$abc$48160$new_n13673_ B=$abc$48160$new_n13674_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13675_
.subckt MUX2X1 A=regfile[38][15] B=regfile[34][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13676_
.subckt MUX2X1 A=regfile[39][15] B=regfile[35][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13677_
.subckt MUX2X1 A=$abc$48160$new_n13676_ B=$abc$48160$new_n13677_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13678_
.subckt MUX2X1 A=regfile[45][15] B=regfile[41][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13679_
.subckt MUX2X1 A=regfile[44][15] B=regfile[40][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13680_
.subckt MUX2X1 A=$abc$48160$new_n13679_ B=$abc$48160$new_n13680_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13681_
.subckt MUX2X1 A=regfile[47][15] B=regfile[43][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13682_
.subckt MUX2X1 A=regfile[46][15] B=regfile[42][15] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13683_
.subckt MUX2X1 A=$abc$48160$new_n13682_ B=$abc$48160$new_n13683_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13684_
.subckt MUX2X1 A=$abc$48160$new_n13675_ B=$abc$48160$new_n13678_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13685_
.subckt MUX2X1 A=$abc$48160$new_n13681_ B=$abc$48160$new_n13684_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13686_
.subckt MUX2X1 A=$abc$48160$new_n13685_ B=$abc$48160$new_n13686_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13687_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][15] Y=$abc$48160$new_n13688_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13689_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][15] Y=$abc$48160$new_n13690_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13691_
.subckt AOI22X1 A=$abc$48160$new_n13688_ B=$abc$48160$new_n13689_ C=$abc$48160$new_n13690_ D=$abc$48160$new_n13691_ Y=$abc$48160$new_n13692_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][15] Y=$abc$48160$new_n13693_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13694_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][15] Y=$abc$48160$new_n13695_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13696_
.subckt AOI22X1 A=$abc$48160$new_n13693_ B=$abc$48160$new_n13694_ C=$abc$48160$new_n13695_ D=$abc$48160$new_n13696_ Y=$abc$48160$new_n13697_
.subckt MUX2X1 A=$abc$48160$new_n13692_ B=$abc$48160$new_n13697_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13698_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][15] Y=$abc$48160$new_n13699_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13700_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][15] Y=$abc$48160$new_n13701_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13702_
.subckt AOI22X1 A=$abc$48160$new_n13699_ B=$abc$48160$new_n13700_ C=$abc$48160$new_n13701_ D=$abc$48160$new_n13702_ Y=$abc$48160$new_n13703_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][15] Y=$abc$48160$new_n13704_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][15] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13705_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][15] Y=$abc$48160$new_n13706_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][15] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13707_
.subckt AOI22X1 A=$abc$48160$new_n13704_ B=$abc$48160$new_n13705_ C=$abc$48160$new_n13706_ D=$abc$48160$new_n13707_ Y=$abc$48160$new_n13708_
.subckt MUX2X1 A=$abc$48160$new_n13703_ B=$abc$48160$new_n13708_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13709_
.subckt MUX2X1 A=$abc$48160$new_n13698_ B=$abc$48160$new_n13709_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13710_
.subckt MUX2X1 A=$abc$48160$new_n13687_ B=$abc$48160$new_n13710_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n13711_
.subckt MUX2X1 A=$abc$48160$new_n13672_ B=$abc$48160$new_n13711_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[15]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][16] Y=$abc$48160$new_n13713_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13714_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][16] Y=$abc$48160$new_n13715_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13716_
.subckt AOI22X1 A=$abc$48160$new_n13713_ B=$abc$48160$new_n13714_ C=$abc$48160$new_n13715_ D=$abc$48160$new_n13716_ Y=$abc$48160$new_n13717_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][16] Y=$abc$48160$new_n13718_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13719_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][16] Y=$abc$48160$new_n13720_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13721_
.subckt AOI22X1 A=$abc$48160$new_n13718_ B=$abc$48160$new_n13719_ C=$abc$48160$new_n13720_ D=$abc$48160$new_n13721_ Y=$abc$48160$new_n13722_
.subckt MUX2X1 A=$abc$48160$new_n13717_ B=$abc$48160$new_n13722_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13723_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][16] Y=$abc$48160$new_n13724_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13725_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[19][16] Y=$abc$48160$new_n13726_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13727_
.subckt AOI22X1 A=$abc$48160$new_n13724_ B=$abc$48160$new_n13725_ C=$abc$48160$new_n13726_ D=$abc$48160$new_n13727_ Y=$abc$48160$new_n13728_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][16] Y=$abc$48160$new_n13729_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13730_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][16] Y=$abc$48160$new_n13731_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[17][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13732_
.subckt AOI22X1 A=$abc$48160$new_n13729_ B=$abc$48160$new_n13730_ C=$abc$48160$new_n13731_ D=$abc$48160$new_n13732_ Y=$abc$48160$new_n13733_
.subckt MUX2X1 A=$abc$48160$new_n13728_ B=$abc$48160$new_n13733_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13734_
.subckt MUX2X1 A=$abc$48160$new_n13723_ B=$abc$48160$new_n13734_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13735_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][16] Y=$abc$48160$new_n13736_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13737_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][16] Y=$abc$48160$new_n13738_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13739_
.subckt AOI22X1 A=$abc$48160$new_n13736_ B=$abc$48160$new_n13737_ C=$abc$48160$new_n13738_ D=$abc$48160$new_n13739_ Y=$abc$48160$new_n13740_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][16] Y=$abc$48160$new_n13741_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13742_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][16] Y=$abc$48160$new_n13743_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13744_
.subckt AOI22X1 A=$abc$48160$new_n13741_ B=$abc$48160$new_n13742_ C=$abc$48160$new_n13743_ D=$abc$48160$new_n13744_ Y=$abc$48160$new_n13745_
.subckt MUX2X1 A=$abc$48160$new_n13740_ B=$abc$48160$new_n13745_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13746_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][16] Y=$abc$48160$new_n13747_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13748_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][16] Y=$abc$48160$new_n13749_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13750_
.subckt AOI22X1 A=$abc$48160$new_n13747_ B=$abc$48160$new_n13748_ C=$abc$48160$new_n13749_ D=$abc$48160$new_n13750_ Y=$abc$48160$new_n13751_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][16] Y=$abc$48160$new_n13752_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13753_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][16] Y=$abc$48160$new_n13754_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][16] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13755_
.subckt AOI22X1 A=$abc$48160$new_n13752_ B=$abc$48160$new_n13753_ C=$abc$48160$new_n13754_ D=$abc$48160$new_n13755_ Y=$abc$48160$new_n13756_
.subckt MUX2X1 A=$abc$48160$new_n13751_ B=$abc$48160$new_n13756_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13757_
.subckt MUX2X1 A=$abc$48160$new_n13746_ B=$abc$48160$new_n13757_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13758_
.subckt MUX2X1 A=$abc$48160$new_n13735_ B=$abc$48160$new_n13758_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13759_
.subckt MUX2X1 A=regfile[52][16] B=regfile[48][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13760_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9628_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13761_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][16] C=$abc$48160$new_n13761_ Y=$abc$48160$new_n13762_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13760_ C=$abc$48160$new_n13762_ Y=$abc$48160$new_n13763_
.subckt MUX2X1 A=regfile[60][16] B=regfile[56][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13764_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9635_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13765_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][16] C=$abc$48160$new_n13765_ Y=$abc$48160$new_n13766_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13764_ C=$abc$48160$new_n13766_ Y=$abc$48160$new_n13767_
.subckt MUX2X1 A=$abc$48160$new_n13763_ B=$abc$48160$new_n13767_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13768_
.subckt MUX2X1 A=regfile[55][16] B=regfile[51][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13769_
.subckt MUX2X1 A=regfile[54][16] B=regfile[50][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13770_
.subckt MUX2X1 A=$abc$48160$new_n13769_ B=$abc$48160$new_n13770_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13771_
.subckt MUX2X1 A=regfile[62][16] B=regfile[58][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13772_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13772_ Y=$abc$48160$new_n13773_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][16] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13774_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9637_ C=$abc$48160$new_n13774_ Y=$abc$48160$new_n13775_
.subckt OAI21X1 A=$abc$48160$new_n13773_ B=$abc$48160$new_n13775_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13776_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13776_ Y=$abc$48160$new_n13777_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13771_ C=$abc$48160$new_n13777_ Y=$abc$48160$new_n13778_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13768_ C=$abc$48160$new_n13778_ Y=$abc$48160$new_n13779_
.subckt MUX2X1 A=regfile[37][16] B=regfile[33][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13780_
.subckt MUX2X1 A=regfile[36][16] B=regfile[32][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13781_
.subckt MUX2X1 A=$abc$48160$new_n13780_ B=$abc$48160$new_n13781_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13782_
.subckt MUX2X1 A=regfile[44][16] B=regfile[40][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13783_
.subckt MUX2X1 A=regfile[45][16] B=regfile[41][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13784_
.subckt MUX2X1 A=$abc$48160$new_n13783_ B=$abc$48160$new_n13784_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13785_
.subckt MUX2X1 A=regfile[47][16] B=regfile[43][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13786_
.subckt MUX2X1 A=regfile[46][16] B=regfile[42][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13787_
.subckt MUX2X1 A=$abc$48160$new_n13786_ B=$abc$48160$new_n13787_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13788_
.subckt MUX2X1 A=regfile[39][16] B=regfile[35][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13789_
.subckt MUX2X1 A=regfile[38][16] B=regfile[34][16] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13790_
.subckt MUX2X1 A=$abc$48160$new_n13789_ B=$abc$48160$new_n13790_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13791_
.subckt MUX2X1 A=$abc$48160$new_n13782_ B=$abc$48160$new_n13785_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13792_
.subckt MUX2X1 A=$abc$48160$new_n13788_ B=$abc$48160$new_n13791_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13793_
.subckt MUX2X1 A=$abc$48160$new_n13792_ B=$abc$48160$new_n13793_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n13794_
.subckt MUX2X1 A=$abc$48160$new_n13779_ B=$abc$48160$new_n13794_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13795_
.subckt MUX2X1 A=$abc$48160$new_n13759_ B=$abc$48160$new_n13795_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[16]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9662_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13797_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][17] C=$abc$48160$new_n13797_ Y=$abc$48160$new_n13798_
.subckt MUX2X1 A=regfile[28][17] B=regfile[24][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13799_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13799_ C=$abc$48160$new_n13798_ Y=$abc$48160$new_n13800_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9655_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13801_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][17] C=$abc$48160$new_n13801_ Y=$abc$48160$new_n13802_
.subckt MUX2X1 A=regfile[20][17] B=regfile[16][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13803_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13803_ C=$abc$48160$new_n13802_ Y=$abc$48160$new_n13804_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9664_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13805_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][17] C=$abc$48160$new_n13805_ Y=$abc$48160$new_n13806_
.subckt MUX2X1 A=regfile[30][17] B=regfile[26][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13807_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13807_ C=$abc$48160$new_n13806_ Y=$abc$48160$new_n13808_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][17] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13809_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9654_ C=$abc$48160$new_n13809_ Y=$abc$48160$new_n13810_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][17] Y=$abc$48160$new_n13811_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][17] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13812_
.subckt AOI21X1 A=$abc$48160$new_n13811_ B=$abc$48160$new_n13812_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13813_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13808_ C=$abc$48160$new_n13810_ D=$abc$48160$new_n13813_ Y=$abc$48160$new_n13814_
.subckt NOR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13814_ Y=$abc$48160$new_n13815_
.subckt MUX2X1 A=$abc$48160$new_n13800_ B=$abc$48160$new_n13804_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13816_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13816_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13817_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][17] Y=$abc$48160$new_n13818_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[13][17] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13819_
.subckt MUX2X1 A=regfile[12][17] B=regfile[8][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13820_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13820_ Y=$abc$48160$new_n13821_
.subckt OAI21X1 A=$abc$48160$new_n13818_ B=$abc$48160$new_n13819_ C=$abc$48160$new_n13821_ Y=$abc$48160$new_n13822_
.subckt MUX2X1 A=regfile[4][17] B=regfile[0][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13823_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13823_ Y=$abc$48160$new_n13824_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][17] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13825_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9642_ C=$abc$48160$new_n13825_ Y=$abc$48160$new_n13826_
.subckt OAI21X1 A=$abc$48160$new_n13824_ B=$abc$48160$new_n13826_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13827_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13822_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13828_
.subckt MUX2X1 A=$abc$48160$new_n9646_ B=$abc$48160$new_n9650_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13829_
.subckt MUX2X1 A=regfile[15][17] B=regfile[11][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13830_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13830_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13831_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13829_ C=$abc$48160$new_n13831_ Y=$abc$48160$new_n13832_
.subckt MUX2X1 A=regfile[6][17] B=regfile[2][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13833_
.subckt MUX2X1 A=regfile[7][17] B=regfile[3][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13834_
.subckt MUX2X1 A=$abc$48160$new_n13833_ B=$abc$48160$new_n13834_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13835_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13835_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13836_
.subckt AOI22X1 A=$abc$48160$new_n13827_ B=$abc$48160$new_n13828_ C=$abc$48160$new_n13832_ D=$abc$48160$new_n13836_ Y=$abc$48160$new_n13837_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13837_ Y=$abc$48160$new_n13838_
.subckt OAI21X1 A=$abc$48160$new_n13815_ B=$abc$48160$new_n13817_ C=$abc$48160$new_n13838_ Y=$abc$48160$new_n13839_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][17] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13840_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9683_ C=$abc$48160$new_n13840_ Y=$abc$48160$new_n13841_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][17] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13842_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9682_ C=$abc$48160$new_n13842_ Y=$abc$48160$new_n13843_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13841_ C=$abc$48160$new_n13843_ Y=$abc$48160$new_n13844_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9685_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13845_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][17] C=$abc$48160$new_n13845_ Y=$abc$48160$new_n13846_
.subckt MUX2X1 A=regfile[52][17] B=regfile[48][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13847_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13847_ C=$abc$48160$new_n13846_ Y=$abc$48160$new_n13848_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13848_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13849_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9690_ Y=$abc$48160$new_n13850_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9694_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13851_
.subckt MUX2X1 A=$abc$48160$new_n9689_ B=$abc$48160$new_n9693_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13852_
.subckt AOI22X1 A=$abc$48160$new_n13850_ B=$abc$48160$new_n13851_ C=$abc$48160$new_n13852_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13853_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13853_ Y=$abc$48160$new_n13854_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9692_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13855_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][17] C=$abc$48160$new_n13855_ Y=$abc$48160$new_n13856_
.subckt MUX2X1 A=regfile[60][17] B=regfile[56][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13857_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13857_ C=$abc$48160$new_n13856_ Y=$abc$48160$new_n13858_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13858_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13859_
.subckt AOI22X1 A=$abc$48160$new_n13844_ B=$abc$48160$new_n13849_ C=$abc$48160$new_n13854_ D=$abc$48160$new_n13859_ Y=$abc$48160$new_n13860_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][17] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13861_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9671_ C=$abc$48160$new_n13861_ Y=$abc$48160$new_n13862_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][17] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13863_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9672_ C=$abc$48160$new_n13863_ Y=$abc$48160$new_n13864_
.subckt OR2X1 A=$abc$48160$new_n13862_ B=$abc$48160$new_n13864_ Y=$abc$48160$new_n13865_
.subckt MUX2X1 A=regfile[36][17] B=regfile[32][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13866_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9670_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13867_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][17] C=$abc$48160$new_n13867_ Y=$abc$48160$new_n13868_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13866_ C=$abc$48160$new_n13868_ Y=$abc$48160$new_n13869_
.subckt MUX2X1 A=regfile[47][17] B=regfile[43][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13870_
.subckt MUX2X1 A=regfile[46][17] B=regfile[42][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13871_
.subckt MUX2X1 A=$abc$48160$new_n13870_ B=$abc$48160$new_n13871_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13872_
.subckt MUX2X1 A=regfile[45][17] B=regfile[41][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13873_
.subckt MUX2X1 A=regfile[44][17] B=regfile[40][17] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13874_
.subckt MUX2X1 A=$abc$48160$new_n13873_ B=$abc$48160$new_n13874_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13875_
.subckt MUX2X1 A=$abc$48160$new_n13865_ B=$abc$48160$new_n13869_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13876_
.subckt MUX2X1 A=$abc$48160$new_n13872_ B=$abc$48160$new_n13875_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13877_
.subckt MUX2X1 A=$abc$48160$new_n13876_ B=$abc$48160$new_n13877_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13878_
.subckt MUX2X1 A=$abc$48160$new_n13860_ B=$abc$48160$new_n13878_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13879_
.subckt MUX2X1 A=$abc$48160$new_n13839_ B=$abc$48160$new_n13879_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[17]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][18] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13881_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9739_ C=$abc$48160$new_n13881_ Y=$abc$48160$new_n13882_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][18] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13883_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9738_ C=$abc$48160$new_n13883_ Y=$abc$48160$new_n13884_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13882_ C=$abc$48160$new_n13884_ Y=$abc$48160$new_n13885_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9741_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13886_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][18] C=$abc$48160$new_n13886_ Y=$abc$48160$new_n13887_
.subckt MUX2X1 A=regfile[52][18] B=regfile[48][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13888_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13888_ C=$abc$48160$new_n13887_ Y=$abc$48160$new_n13889_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13889_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13890_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9746_ Y=$abc$48160$new_n13891_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9750_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13892_
.subckt MUX2X1 A=$abc$48160$new_n9745_ B=$abc$48160$new_n9749_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13893_
.subckt AOI22X1 A=$abc$48160$new_n13891_ B=$abc$48160$new_n13892_ C=$abc$48160$new_n13893_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n13894_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13894_ Y=$abc$48160$new_n13895_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9748_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13896_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][18] C=$abc$48160$new_n13896_ Y=$abc$48160$new_n13897_
.subckt MUX2X1 A=regfile[60][18] B=regfile[56][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13898_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13898_ C=$abc$48160$new_n13897_ Y=$abc$48160$new_n13899_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13899_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n13900_
.subckt AOI22X1 A=$abc$48160$new_n13885_ B=$abc$48160$new_n13890_ C=$abc$48160$new_n13895_ D=$abc$48160$new_n13900_ Y=$abc$48160$new_n13901_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][18] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13902_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9727_ C=$abc$48160$new_n13902_ Y=$abc$48160$new_n13903_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][18] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13904_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9728_ C=$abc$48160$new_n13904_ Y=$abc$48160$new_n13905_
.subckt OR2X1 A=$abc$48160$new_n13903_ B=$abc$48160$new_n13905_ Y=$abc$48160$new_n13906_
.subckt MUX2X1 A=regfile[36][18] B=regfile[32][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13907_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9726_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13908_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][18] C=$abc$48160$new_n13908_ Y=$abc$48160$new_n13909_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13907_ C=$abc$48160$new_n13909_ Y=$abc$48160$new_n13910_
.subckt MUX2X1 A=regfile[47][18] B=regfile[43][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13911_
.subckt MUX2X1 A=regfile[46][18] B=regfile[42][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13912_
.subckt MUX2X1 A=$abc$48160$new_n13911_ B=$abc$48160$new_n13912_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13913_
.subckt MUX2X1 A=regfile[45][18] B=regfile[41][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13914_
.subckt MUX2X1 A=regfile[44][18] B=regfile[40][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13915_
.subckt MUX2X1 A=$abc$48160$new_n13914_ B=$abc$48160$new_n13915_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13916_
.subckt MUX2X1 A=$abc$48160$new_n13906_ B=$abc$48160$new_n13910_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13917_
.subckt MUX2X1 A=$abc$48160$new_n13913_ B=$abc$48160$new_n13916_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13918_
.subckt MUX2X1 A=$abc$48160$new_n13917_ B=$abc$48160$new_n13918_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13919_
.subckt MUX2X1 A=$abc$48160$new_n13901_ B=$abc$48160$new_n13919_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n13920_
.subckt MUX2X1 A=regfile[29][18] B=regfile[25][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13921_
.subckt MUX2X1 A=regfile[28][18] B=regfile[24][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13922_
.subckt MUX2X1 A=$abc$48160$new_n13921_ B=$abc$48160$new_n13922_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13923_
.subckt MUX2X1 A=regfile[21][18] B=regfile[17][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13924_
.subckt MUX2X1 A=regfile[20][18] B=regfile[16][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13925_
.subckt MUX2X1 A=$abc$48160$new_n13924_ B=$abc$48160$new_n13925_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13926_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9720_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13927_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][18] C=$abc$48160$new_n13927_ Y=$abc$48160$new_n13928_
.subckt MUX2X1 A=$abc$48160$new_n9715_ B=$abc$48160$new_n9719_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13929_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13929_ Y=$abc$48160$new_n13930_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13928_ C=$abc$48160$new_n13930_ Y=$abc$48160$new_n13931_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9712_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13932_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][18] C=$abc$48160$new_n13932_ Y=$abc$48160$new_n13933_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9713_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13934_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][18] C=$abc$48160$new_n13934_ Y=$abc$48160$new_n13935_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13933_ C=$abc$48160$new_n13935_ Y=$abc$48160$new_n13936_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13931_ C=$abc$48160$new_n13936_ Y=$abc$48160$new_n13937_
.subckt MUX2X1 A=$abc$48160$new_n13923_ B=$abc$48160$new_n13926_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n13938_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13938_ Y=$abc$48160$new_n13939_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13937_ C=$abc$48160$new_n13939_ Y=$abc$48160$new_n13940_
.subckt MUX2X1 A=regfile[6][18] B=regfile[2][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13941_
.subckt MUX2X1 A=regfile[7][18] B=regfile[3][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13942_
.subckt MUX2X1 A=regfile[14][18] B=regfile[10][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13943_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9708_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13944_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][18] C=$abc$48160$new_n13944_ Y=$abc$48160$new_n13945_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13943_ C=$abc$48160$new_n13945_ Y=$abc$48160$new_n13946_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13946_ Y=$abc$48160$new_n13947_
.subckt MUX2X1 A=$abc$48160$new_n13941_ B=$abc$48160$new_n13942_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n13948_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13948_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13949_
.subckt MUX2X1 A=regfile[4][18] B=regfile[0][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13950_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9699_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13951_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][18] C=$abc$48160$new_n13951_ Y=$abc$48160$new_n13952_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13950_ C=$abc$48160$new_n13952_ Y=$abc$48160$new_n13953_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9706_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13954_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][18] C=$abc$48160$new_n13954_ Y=$abc$48160$new_n13955_
.subckt MUX2X1 A=regfile[12][18] B=regfile[8][18] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13956_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13956_ C=$abc$48160$new_n13955_ Y=$abc$48160$new_n13957_
.subckt MUX2X1 A=$abc$48160$new_n13953_ B=$abc$48160$new_n13957_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n13958_
.subckt AOI22X1 A=$abc$48160$new_n13947_ B=$abc$48160$new_n13949_ C=$abc$48160$new_n13958_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n13959_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13959_ C=$abc$48160$new_n13940_ Y=$abc$48160$new_n13960_
.subckt MUX2X1 A=$abc$48160$new_n13920_ B=$abc$48160$new_n13960_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[18]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9790_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13962_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][19] C=$abc$48160$new_n13962_ Y=$abc$48160$new_n13963_
.subckt MUX2X1 A=regfile[46][19] B=regfile[42][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13964_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13964_ C=$abc$48160$new_n13963_ Y=$abc$48160$new_n13965_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9788_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13966_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][19] C=$abc$48160$new_n13966_ Y=$abc$48160$new_n13967_
.subckt MUX2X1 A=regfile[44][19] B=regfile[40][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13968_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13968_ C=$abc$48160$new_n13967_ Y=$abc$48160$new_n13969_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9805_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13970_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][19] C=$abc$48160$new_n13970_ Y=$abc$48160$new_n13971_
.subckt MUX2X1 A=$abc$48160$new_n9800_ B=$abc$48160$new_n9804_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13972_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13972_ Y=$abc$48160$new_n13973_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9803_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13974_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][19] C=$abc$48160$new_n13974_ Y=$abc$48160$new_n13975_
.subckt MUX2X1 A=$abc$48160$new_n9799_ B=$abc$48160$new_n9802_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13976_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13976_ Y=$abc$48160$new_n13977_
.subckt MUX2X1 A=regfile[38][19] B=regfile[34][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13978_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13978_ Y=$abc$48160$new_n13979_
.subckt MUX2X1 A=regfile[39][19] B=regfile[35][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13980_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13980_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n13981_
.subckt MUX2X1 A=regfile[36][19] B=regfile[32][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13982_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13982_ Y=$abc$48160$new_n13983_
.subckt MUX2X1 A=regfile[37][19] B=regfile[33][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n13984_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n13984_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n13985_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9797_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n13986_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][19] C=$abc$48160$new_n13986_ Y=$abc$48160$new_n13987_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9798_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13988_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][19] C=$abc$48160$new_n13988_ Y=$abc$48160$new_n13989_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9796_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n13990_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][19] C=$abc$48160$new_n13990_ Y=$abc$48160$new_n13991_
.subckt MUX2X1 A=$abc$48160$new_n9791_ B=$abc$48160$new_n9795_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n13992_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n13992_ Y=$abc$48160$new_n13993_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13971_ C=$abc$48160$new_n13973_ Y=$abc$48160$new_n13994_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13975_ C=$abc$48160$new_n13977_ Y=$abc$48160$new_n13995_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n13994_ C=$abc$48160$new_n13995_ Y=$abc$48160$new_n13996_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n13987_ C=$abc$48160$new_n13989_ Y=$abc$48160$new_n13997_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n13991_ C=$abc$48160$new_n13993_ Y=$abc$48160$new_n13998_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n13997_ C=$abc$48160$new_n13998_ Y=$abc$48160$new_n13999_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n13996_ C=$abc$48160$new_n13999_ Y=$abc$48160$new_n14000_
.subckt AOI22X1 A=$abc$48160$new_n13979_ B=$abc$48160$new_n13981_ C=$abc$48160$new_n13983_ D=$abc$48160$new_n13985_ Y=$abc$48160$new_n14001_
.subckt MUX2X1 A=$abc$48160$new_n13965_ B=$abc$48160$new_n13969_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14002_
.subckt MUX2X1 A=$abc$48160$new_n14001_ B=$abc$48160$new_n14002_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14003_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14003_ C=$abc$48160$new_n14000_ Y=$abc$48160$new_n14004_
.subckt MUX2X1 A=regfile[23][19] B=regfile[19][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14005_
.subckt MUX2X1 A=regfile[22][19] B=regfile[18][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14006_
.subckt MUX2X1 A=$abc$48160$new_n14005_ B=$abc$48160$new_n14006_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14007_
.subckt MUX2X1 A=regfile[21][19] B=regfile[17][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14008_
.subckt MUX2X1 A=regfile[20][19] B=regfile[16][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14009_
.subckt MUX2X1 A=$abc$48160$new_n14008_ B=$abc$48160$new_n14009_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14010_
.subckt MUX2X1 A=$abc$48160$new_n14007_ B=$abc$48160$new_n14010_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14011_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9755_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14012_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][19] C=$abc$48160$new_n14012_ Y=$abc$48160$new_n14013_
.subckt MUX2X1 A=regfile[4][19] B=regfile[0][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14014_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14014_ C=$abc$48160$new_n14013_ Y=$abc$48160$new_n14015_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][19] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14016_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9757_ C=$abc$48160$new_n14016_ Y=$abc$48160$new_n14017_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][19] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14018_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9756_ C=$abc$48160$new_n14018_ Y=$abc$48160$new_n14019_
.subckt OR2X1 A=$abc$48160$new_n14017_ B=$abc$48160$new_n14019_ Y=$abc$48160$new_n14020_
.subckt MUX2X1 A=$abc$48160$new_n14015_ B=$abc$48160$new_n14020_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14021_
.subckt MUX2X1 A=regfile[12][19] B=regfile[8][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14022_
.subckt MUX2X1 A=regfile[13][19] B=regfile[9][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14023_
.subckt MUX2X1 A=$abc$48160$new_n14022_ B=$abc$48160$new_n14023_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14024_
.subckt MUX2X1 A=regfile[14][19] B=regfile[10][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14025_
.subckt MUX2X1 A=regfile[15][19] B=regfile[11][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14026_
.subckt MUX2X1 A=$abc$48160$new_n14025_ B=$abc$48160$new_n14026_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14027_
.subckt MUX2X1 A=$abc$48160$new_n14024_ B=$abc$48160$new_n14027_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14028_
.subckt MUX2X1 A=$abc$48160$new_n14021_ B=$abc$48160$new_n14028_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14029_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9773_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14030_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][19] C=$abc$48160$new_n14030_ Y=$abc$48160$new_n14031_
.subckt MUX2X1 A=regfile[28][19] B=regfile[24][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14032_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14032_ C=$abc$48160$new_n14031_ Y=$abc$48160$new_n14033_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9775_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14034_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][19] C=$abc$48160$new_n14034_ Y=$abc$48160$new_n14035_
.subckt MUX2X1 A=regfile[30][19] B=regfile[26][19] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14036_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14036_ C=$abc$48160$new_n14035_ Y=$abc$48160$new_n14037_
.subckt MUX2X1 A=$abc$48160$new_n14033_ B=$abc$48160$new_n14037_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14038_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14011_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14039_
.subckt INVX1 A=$abc$48160$new_n14039_ Y=$abc$48160$new_n14040_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14038_ C=$abc$48160$new_n14040_ Y=$abc$48160$new_n14041_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14029_ C=$abc$48160$new_n14041_ Y=$abc$48160$new_n14042_
.subckt MUX2X1 A=$abc$48160$new_n14004_ B=$abc$48160$new_n14042_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[19]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9845_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14044_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][20] C=$abc$48160$new_n14044_ Y=$abc$48160$new_n14045_
.subckt MUX2X1 A=regfile[46][20] B=regfile[42][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14046_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14046_ C=$abc$48160$new_n14045_ Y=$abc$48160$new_n14047_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][20] Y=$abc$48160$new_n14048_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9843_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14049_
.subckt MUX2X1 A=$abc$48160$new_n9839_ B=$abc$48160$new_n9842_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14050_
.subckt AOI22X1 A=$abc$48160$new_n14048_ B=$abc$48160$new_n14049_ C=$abc$48160$new_n14050_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14051_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9860_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14052_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][20] C=$abc$48160$new_n14052_ Y=$abc$48160$new_n14053_
.subckt MUX2X1 A=$abc$48160$new_n9855_ B=$abc$48160$new_n9859_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14054_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14054_ Y=$abc$48160$new_n14055_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9858_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14056_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][20] C=$abc$48160$new_n14056_ Y=$abc$48160$new_n14057_
.subckt MUX2X1 A=$abc$48160$new_n9854_ B=$abc$48160$new_n9857_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14058_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14058_ Y=$abc$48160$new_n14059_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14057_ C=$abc$48160$new_n14059_ Y=$abc$48160$new_n14060_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14053_ C=$abc$48160$new_n14055_ Y=$abc$48160$new_n14061_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14060_ C=$abc$48160$new_n14061_ Y=$abc$48160$new_n14062_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14051_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14063_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14047_ C=$abc$48160$new_n14063_ Y=$abc$48160$new_n14064_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14062_ C=$abc$48160$new_n14064_ Y=$abc$48160$new_n14065_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][20] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14066_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9828_ C=$abc$48160$new_n14066_ Y=$abc$48160$new_n14067_
.subckt MUX2X1 A=regfile[28][20] B=regfile[24][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14068_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14068_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14069_
.subckt OR2X1 A=$abc$48160$new_n14067_ B=$abc$48160$new_n14069_ Y=$abc$48160$new_n14070_
.subckt MUX2X1 A=regfile[30][20] B=regfile[26][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14071_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][20] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14072_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9830_ C=$abc$48160$new_n14072_ Y=$abc$48160$new_n14073_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14071_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14074_
.subckt OAI21X1 A=$abc$48160$new_n14073_ B=$abc$48160$new_n14074_ C=$abc$48160$new_n14070_ Y=$abc$48160$new_n14075_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][20] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14076_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9817_ C=$abc$48160$new_n14076_ Y=$abc$48160$new_n14077_
.subckt MUX2X1 A=regfile[12][20] B=regfile[8][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14078_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14078_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14079_
.subckt MUX2X1 A=regfile[14][20] B=regfile[10][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14080_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9815_ Y=$abc$48160$new_n14081_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9819_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14082_
.subckt AOI21X1 A=$abc$48160$new_n14081_ B=$abc$48160$new_n14082_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14083_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14080_ C=$abc$48160$new_n14083_ Y=$abc$48160$new_n14084_
.subckt OAI21X1 A=$abc$48160$new_n14077_ B=$abc$48160$new_n14079_ C=$abc$48160$new_n14084_ Y=$abc$48160$new_n14085_
.subckt MUX2X1 A=$abc$48160$new_n14075_ B=$abc$48160$new_n14085_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14086_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14086_ C=$abc$48160$new_n14065_ Y=$abc$48160$new_n14087_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][20] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14088_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9834_ C=$abc$48160$new_n14088_ Y=$abc$48160$new_n14089_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][20] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14090_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9833_ C=$abc$48160$new_n14090_ Y=$abc$48160$new_n14091_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14089_ C=$abc$48160$new_n14091_ Y=$abc$48160$new_n14092_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9836_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14093_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][20] C=$abc$48160$new_n14093_ Y=$abc$48160$new_n14094_
.subckt MUX2X1 A=regfile[36][20] B=regfile[32][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14095_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14095_ C=$abc$48160$new_n14094_ Y=$abc$48160$new_n14096_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14096_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14097_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][20] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14098_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9849_ C=$abc$48160$new_n14098_ Y=$abc$48160$new_n14099_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][20] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14100_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9848_ C=$abc$48160$new_n14100_ Y=$abc$48160$new_n14101_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14099_ C=$abc$48160$new_n14101_ Y=$abc$48160$new_n14102_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9851_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14103_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][20] C=$abc$48160$new_n14103_ Y=$abc$48160$new_n14104_
.subckt MUX2X1 A=regfile[52][20] B=regfile[48][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14105_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14105_ C=$abc$48160$new_n14104_ Y=$abc$48160$new_n14106_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14106_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n14107_
.subckt AOI22X1 A=$abc$48160$new_n14092_ B=$abc$48160$new_n14097_ C=$abc$48160$new_n14102_ D=$abc$48160$new_n14107_ Y=$abc$48160$new_n14108_
.subckt MUX2X1 A=regfile[20][20] B=regfile[16][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14109_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14109_ Y=$abc$48160$new_n14110_
.subckt MUX2X1 A=regfile[22][20] B=regfile[18][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14111_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14111_ Y=$abc$48160$new_n14112_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14110_ C=$abc$48160$new_n14112_ Y=$abc$48160$new_n14113_
.subckt MUX2X1 A=regfile[21][20] B=regfile[17][20] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14114_
.subckt MUX2X1 A=$abc$48160$new_n9822_ B=$abc$48160$new_n9823_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14115_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14115_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14116_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14114_ C=$abc$48160$new_n14116_ Y=$abc$48160$new_n14117_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[1][20] Y=$abc$48160$new_n14118_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[3][20] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14119_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[5][20] Y=$abc$48160$new_n14120_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[7][20] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14121_
.subckt AOI22X1 A=$abc$48160$new_n14118_ B=$abc$48160$new_n14119_ C=$abc$48160$new_n14120_ D=$abc$48160$new_n14121_ Y=$abc$48160$new_n14122_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[0][20] Y=$abc$48160$new_n14123_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[2][20] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14124_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[4][20] Y=$abc$48160$new_n14125_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[6][20] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14126_
.subckt AOI22X1 A=$abc$48160$new_n14123_ B=$abc$48160$new_n14124_ C=$abc$48160$new_n14125_ D=$abc$48160$new_n14126_ Y=$abc$48160$new_n14127_
.subckt MUX2X1 A=$abc$48160$new_n14122_ B=$abc$48160$new_n14127_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14128_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14113_ C=$abc$48160$new_n14117_ Y=$abc$48160$new_n14129_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14128_ C=$abc$48160$new_n14129_ Y=$abc$48160$new_n14130_
.subckt MUX2X1 A=$abc$48160$new_n14108_ B=$abc$48160$new_n14130_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14131_
.subckt MUX2X1 A=$abc$48160$new_n14087_ B=$abc$48160$new_n14131_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[20]
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[26][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14133_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9886_ C=$abc$48160$new_n14133_ Y=$abc$48160$new_n14134_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14135_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9887_ C=$abc$48160$new_n14135_ Y=$abc$48160$new_n14136_
.subckt OAI21X1 A=$abc$48160$new_n14134_ B=$abc$48160$new_n14136_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14137_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14138_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9879_ C=$abc$48160$new_n14138_ Y=$abc$48160$new_n14139_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14140_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9880_ C=$abc$48160$new_n14140_ Y=$abc$48160$new_n14141_
.subckt OAI21X1 A=$abc$48160$new_n14139_ B=$abc$48160$new_n14141_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n14142_
.subckt MUX2X1 A=$abc$48160$new_n9870_ B=$abc$48160$new_n9874_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14143_
.subckt MUX2X1 A=regfile[15][21] B=regfile[11][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14144_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14144_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n14145_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14143_ C=$abc$48160$new_n14145_ Y=$abc$48160$new_n14146_
.subckt MUX2X1 A=regfile[6][21] B=regfile[2][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14147_
.subckt MUX2X1 A=regfile[7][21] B=regfile[3][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14148_
.subckt MUX2X1 A=$abc$48160$new_n14147_ B=$abc$48160$new_n14148_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14149_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14149_ Y=$abc$48160$new_n14150_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[24][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14151_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9884_ C=$abc$48160$new_n14151_ Y=$abc$48160$new_n14152_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14153_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9885_ C=$abc$48160$new_n14153_ Y=$abc$48160$new_n14154_
.subckt OAI21X1 A=$abc$48160$new_n14152_ B=$abc$48160$new_n14154_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14155_
.subckt MUX2X1 A=regfile[20][21] B=regfile[16][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14156_
.subckt MUX2X1 A=regfile[21][21] B=regfile[17][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14157_
.subckt MUX2X1 A=$abc$48160$new_n14156_ B=$abc$48160$new_n14157_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14158_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14158_ Y=$abc$48160$new_n14159_
.subckt MUX2X1 A=$abc$48160$new_n9861_ B=$abc$48160$new_n9865_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14160_
.subckt MUX2X1 A=regfile[5][21] B=regfile[1][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14161_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14161_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14162_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14160_ C=$abc$48160$new_n14162_ Y=$abc$48160$new_n14163_
.subckt MUX2X1 A=regfile[13][21] B=regfile[9][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14164_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14164_ Y=$abc$48160$new_n14165_
.subckt MUX2X1 A=regfile[12][21] B=regfile[8][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14166_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14166_ Y=$abc$48160$new_n14167_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14165_ C=$abc$48160$new_n14167_ Y=$abc$48160$new_n14168_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14137_ C=$abc$48160$new_n14142_ Y=$abc$48160$new_n14169_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14155_ C=$abc$48160$new_n14159_ Y=$abc$48160$new_n14170_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14169_ C=$abc$48160$new_n14170_ Y=$abc$48160$new_n14171_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14146_ C=$abc$48160$new_n14150_ Y=$abc$48160$new_n14172_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14163_ C=$abc$48160$new_n14168_ Y=$abc$48160$new_n14173_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n14172_ C=$abc$48160$new_n14173_ Y=$abc$48160$new_n14174_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][21] Y=$abc$48160$new_n14175_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14176_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][21] Y=$abc$48160$new_n14177_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14178_
.subckt AOI22X1 A=$abc$48160$new_n14175_ B=$abc$48160$new_n14176_ C=$abc$48160$new_n14177_ D=$abc$48160$new_n14178_ Y=$abc$48160$new_n14179_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][21] Y=$abc$48160$new_n14180_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14181_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][21] Y=$abc$48160$new_n14182_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14183_
.subckt AOI22X1 A=$abc$48160$new_n14180_ B=$abc$48160$new_n14181_ C=$abc$48160$new_n14182_ D=$abc$48160$new_n14183_ Y=$abc$48160$new_n14184_
.subckt MUX2X1 A=$abc$48160$new_n14179_ B=$abc$48160$new_n14184_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14185_
.subckt MUX2X1 A=regfile[53][21] B=regfile[49][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14186_
.subckt MUX2X1 A=regfile[52][21] B=regfile[48][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14187_
.subckt MUX2X1 A=$abc$48160$new_n14186_ B=$abc$48160$new_n14187_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14188_
.subckt MUX2X1 A=regfile[55][21] B=regfile[51][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14189_
.subckt MUX2X1 A=regfile[54][21] B=regfile[50][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14190_
.subckt MUX2X1 A=$abc$48160$new_n14189_ B=$abc$48160$new_n14190_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14191_
.subckt MUX2X1 A=$abc$48160$new_n14188_ B=$abc$48160$new_n14191_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14192_
.subckt MUX2X1 A=$abc$48160$new_n14185_ B=$abc$48160$new_n14192_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14193_
.subckt MUX2X1 A=regfile[37][21] B=regfile[33][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14194_
.subckt MUX2X1 A=regfile[36][21] B=regfile[32][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14195_
.subckt MUX2X1 A=$abc$48160$new_n14194_ B=$abc$48160$new_n14195_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14196_
.subckt MUX2X1 A=regfile[39][21] B=regfile[35][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14197_
.subckt MUX2X1 A=regfile[38][21] B=regfile[34][21] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14198_
.subckt MUX2X1 A=$abc$48160$new_n14197_ B=$abc$48160$new_n14198_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14199_
.subckt MUX2X1 A=$abc$48160$new_n14196_ B=$abc$48160$new_n14199_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14200_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][21] Y=$abc$48160$new_n14201_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14202_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][21] Y=$abc$48160$new_n14203_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14204_
.subckt AOI22X1 A=$abc$48160$new_n14201_ B=$abc$48160$new_n14202_ C=$abc$48160$new_n14203_ D=$abc$48160$new_n14204_ Y=$abc$48160$new_n14205_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][21] Y=$abc$48160$new_n14206_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][21] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14207_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][21] Y=$abc$48160$new_n14208_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][21] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14209_
.subckt AOI22X1 A=$abc$48160$new_n14206_ B=$abc$48160$new_n14207_ C=$abc$48160$new_n14208_ D=$abc$48160$new_n14209_ Y=$abc$48160$new_n14210_
.subckt MUX2X1 A=$abc$48160$new_n14205_ B=$abc$48160$new_n14210_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14211_
.subckt MUX2X1 A=$abc$48160$new_n14200_ B=$abc$48160$new_n14211_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14212_
.subckt MUX2X1 A=$abc$48160$new_n14193_ B=$abc$48160$new_n14212_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14213_
.subckt AND2X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n14174_ Y=$abc$48160$new_n14214_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14213_ C=$abc$48160$new_n14214_ D=$abc$48160$new_n14171_ Y=io_read_ports_0_data[21]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][22] Y=$abc$48160$new_n14216_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14217_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][22] Y=$abc$48160$new_n14218_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14219_
.subckt AOI22X1 A=$abc$48160$new_n14216_ B=$abc$48160$new_n14217_ C=$abc$48160$new_n14218_ D=$abc$48160$new_n14219_ Y=$abc$48160$new_n14220_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][22] Y=$abc$48160$new_n14221_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14222_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][22] Y=$abc$48160$new_n14223_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14224_
.subckt AOI22X1 A=$abc$48160$new_n14221_ B=$abc$48160$new_n14222_ C=$abc$48160$new_n14223_ D=$abc$48160$new_n14224_ Y=$abc$48160$new_n14225_
.subckt MUX2X1 A=$abc$48160$new_n14220_ B=$abc$48160$new_n14225_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14226_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][22] Y=$abc$48160$new_n14227_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14228_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][22] Y=$abc$48160$new_n14229_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14230_
.subckt AOI22X1 A=$abc$48160$new_n14227_ B=$abc$48160$new_n14228_ C=$abc$48160$new_n14229_ D=$abc$48160$new_n14230_ Y=$abc$48160$new_n14231_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][22] Y=$abc$48160$new_n14232_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14233_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][22] Y=$abc$48160$new_n14234_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14235_
.subckt AOI22X1 A=$abc$48160$new_n14232_ B=$abc$48160$new_n14233_ C=$abc$48160$new_n14234_ D=$abc$48160$new_n14235_ Y=$abc$48160$new_n14236_
.subckt MUX2X1 A=$abc$48160$new_n14231_ B=$abc$48160$new_n14236_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14237_
.subckt MUX2X1 A=$abc$48160$new_n14226_ B=$abc$48160$new_n14237_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14238_
.subckt MUX2X1 A=regfile[29][22] B=regfile[28][22] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14239_
.subckt MUX2X1 A=regfile[25][22] B=regfile[24][22] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14240_
.subckt MUX2X1 A=$abc$48160$new_n14239_ B=$abc$48160$new_n14240_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14241_
.subckt MUX2X1 A=regfile[30][22] B=regfile[26][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14242_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14243_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9943_ C=$abc$48160$new_n14243_ Y=$abc$48160$new_n14244_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14242_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14245_
.subckt OR2X1 A=$abc$48160$new_n14244_ B=$abc$48160$new_n14245_ Y=$abc$48160$new_n14246_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14241_ C=$abc$48160$new_n14246_ Y=$abc$48160$new_n14247_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14248_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9930_ C=$abc$48160$new_n14248_ Y=$abc$48160$new_n14249_
.subckt MUX2X1 A=regfile[12][22] B=regfile[8][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14250_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14250_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14251_
.subckt MUX2X1 A=regfile[14][22] B=regfile[10][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14252_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9928_ Y=$abc$48160$new_n14253_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9932_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14254_
.subckt AOI21X1 A=$abc$48160$new_n14253_ B=$abc$48160$new_n14254_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14255_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14252_ C=$abc$48160$new_n14255_ Y=$abc$48160$new_n14256_
.subckt OAI21X1 A=$abc$48160$new_n14249_ B=$abc$48160$new_n14251_ C=$abc$48160$new_n14256_ Y=$abc$48160$new_n14257_
.subckt MUX2X1 A=$abc$48160$new_n14247_ B=$abc$48160$new_n14257_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14258_
.subckt MUX2X1 A=$abc$48160$new_n14238_ B=$abc$48160$new_n14258_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14259_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14260_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9947_ C=$abc$48160$new_n14260_ Y=$abc$48160$new_n14261_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14262_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9946_ C=$abc$48160$new_n14262_ Y=$abc$48160$new_n14263_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14261_ C=$abc$48160$new_n14263_ Y=$abc$48160$new_n14264_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9949_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14265_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][22] C=$abc$48160$new_n14265_ Y=$abc$48160$new_n14266_
.subckt MUX2X1 A=regfile[36][22] B=regfile[32][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14267_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14267_ C=$abc$48160$new_n14266_ Y=$abc$48160$new_n14268_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14268_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14269_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][22] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14270_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9962_ C=$abc$48160$new_n14270_ Y=$abc$48160$new_n14271_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][22] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14272_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9961_ C=$abc$48160$new_n14272_ Y=$abc$48160$new_n14273_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14271_ C=$abc$48160$new_n14273_ Y=$abc$48160$new_n14274_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9964_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14275_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][22] C=$abc$48160$new_n14275_ Y=$abc$48160$new_n14276_
.subckt MUX2X1 A=regfile[52][22] B=regfile[48][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14277_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14277_ C=$abc$48160$new_n14276_ Y=$abc$48160$new_n14278_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14278_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n14279_
.subckt AOI22X1 A=$abc$48160$new_n14264_ B=$abc$48160$new_n14269_ C=$abc$48160$new_n14274_ D=$abc$48160$new_n14279_ Y=$abc$48160$new_n14280_
.subckt MUX2X1 A=regfile[20][22] B=regfile[16][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14281_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14281_ Y=$abc$48160$new_n14282_
.subckt MUX2X1 A=regfile[22][22] B=regfile[18][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14283_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14283_ Y=$abc$48160$new_n14284_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14282_ C=$abc$48160$new_n14284_ Y=$abc$48160$new_n14285_
.subckt MUX2X1 A=regfile[21][22] B=regfile[17][22] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14286_
.subckt MUX2X1 A=$abc$48160$new_n9935_ B=$abc$48160$new_n9936_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14287_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14287_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14288_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14286_ C=$abc$48160$new_n14288_ Y=$abc$48160$new_n14289_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[1][22] Y=$abc$48160$new_n14290_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[3][22] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14291_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[5][22] Y=$abc$48160$new_n14292_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[7][22] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14293_
.subckt AOI22X1 A=$abc$48160$new_n14290_ B=$abc$48160$new_n14291_ C=$abc$48160$new_n14292_ D=$abc$48160$new_n14293_ Y=$abc$48160$new_n14294_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[0][22] Y=$abc$48160$new_n14295_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[2][22] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14296_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[4][22] Y=$abc$48160$new_n14297_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[6][22] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14298_
.subckt AOI22X1 A=$abc$48160$new_n14295_ B=$abc$48160$new_n14296_ C=$abc$48160$new_n14297_ D=$abc$48160$new_n14298_ Y=$abc$48160$new_n14299_
.subckt MUX2X1 A=$abc$48160$new_n14294_ B=$abc$48160$new_n14299_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14300_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14285_ C=$abc$48160$new_n14289_ Y=$abc$48160$new_n14301_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14300_ C=$abc$48160$new_n14301_ Y=$abc$48160$new_n14302_
.subckt MUX2X1 A=$abc$48160$new_n14280_ B=$abc$48160$new_n14302_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14303_
.subckt MUX2X1 A=$abc$48160$new_n14259_ B=$abc$48160$new_n14303_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[22]
.subckt MUX2X1 A=regfile[29][23] B=regfile[28][23] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14305_
.subckt MUX2X1 A=regfile[25][23] B=regfile[24][23] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14306_
.subckt MUX2X1 A=$abc$48160$new_n14305_ B=$abc$48160$new_n14306_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14307_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10029_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14308_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][23] C=$abc$48160$new_n14308_ Y=$abc$48160$new_n14309_
.subckt MUX2X1 A=$abc$48160$new_n10024_ B=$abc$48160$new_n10028_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14310_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14310_ Y=$abc$48160$new_n14311_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14309_ C=$abc$48160$new_n14311_ Y=$abc$48160$new_n14312_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][23] Y=$abc$48160$new_n14313_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10027_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14314_
.subckt MUX2X1 A=$abc$48160$new_n10023_ B=$abc$48160$new_n10026_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14315_
.subckt AOI22X1 A=$abc$48160$new_n14313_ B=$abc$48160$new_n14314_ C=$abc$48160$new_n14315_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14316_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14316_ Y=$abc$48160$new_n14317_
.subckt MUX2X1 A=$abc$48160$new_n9989_ B=$abc$48160$new_n9990_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14318_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n14318_ Y=$abc$48160$new_n14319_
.subckt MUX2X1 A=regfile[21][23] B=regfile[20][23] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14320_
.subckt OR2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n14320_ Y=$abc$48160$new_n14321_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14319_ C=$abc$48160$new_n14321_ Y=$abc$48160$new_n14322_
.subckt MUX2X1 A=regfile[19][23] B=regfile[18][23] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14323_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n14323_ Y=$abc$48160$new_n14324_
.subckt MUX2X1 A=regfile[23][23] B=regfile[22][23] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14325_
.subckt OR2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n14325_ Y=$abc$48160$new_n14326_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14324_ C=$abc$48160$new_n14326_ Y=$abc$48160$new_n14327_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][23] Y=$abc$48160$new_n14328_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][23] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14329_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][23] Y=$abc$48160$new_n14330_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][23] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14331_
.subckt AOI22X1 A=$abc$48160$new_n14328_ B=$abc$48160$new_n14329_ C=$abc$48160$new_n14330_ D=$abc$48160$new_n14331_ Y=$abc$48160$new_n14332_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][23] Y=$abc$48160$new_n14333_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10012_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14334_
.subckt MUX2X1 A=$abc$48160$new_n10008_ B=$abc$48160$new_n10011_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14335_
.subckt AOI22X1 A=$abc$48160$new_n14333_ B=$abc$48160$new_n14334_ C=$abc$48160$new_n14335_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14336_
.subckt MUX2X1 A=regfile[39][23] B=regfile[35][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14337_
.subckt MUX2X1 A=regfile[38][23] B=regfile[34][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14338_
.subckt MUX2X1 A=$abc$48160$new_n14337_ B=$abc$48160$new_n14338_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14339_
.subckt MUX2X1 A=regfile[37][23] B=regfile[33][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14340_
.subckt MUX2X1 A=regfile[36][23] B=regfile[32][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14341_
.subckt MUX2X1 A=$abc$48160$new_n14340_ B=$abc$48160$new_n14341_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14342_
.subckt MUX2X1 A=$abc$48160$new_n14339_ B=$abc$48160$new_n14342_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14343_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14312_ C=$abc$48160$new_n14317_ Y=$abc$48160$new_n14344_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14336_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14345_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14332_ C=$abc$48160$new_n14345_ Y=$abc$48160$new_n14346_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14344_ C=$abc$48160$new_n14346_ Y=$abc$48160$new_n14347_
.subckt MUX2X1 A=regfile[30][23] B=regfile[26][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14348_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9995_ Y=$abc$48160$new_n14349_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9999_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14350_
.subckt AOI21X1 A=$abc$48160$new_n14349_ B=$abc$48160$new_n14350_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14351_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14348_ C=$abc$48160$new_n14351_ Y=$abc$48160$new_n14352_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14307_ C=$abc$48160$new_n14352_ Y=$abc$48160$new_n14353_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][23] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14354_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9986_ C=$abc$48160$new_n14354_ Y=$abc$48160$new_n14355_
.subckt MUX2X1 A=regfile[12][23] B=regfile[8][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14356_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14356_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14357_
.subckt MUX2X1 A=regfile[14][23] B=regfile[10][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14358_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n9984_ Y=$abc$48160$new_n14359_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9988_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14360_
.subckt AOI21X1 A=$abc$48160$new_n14359_ B=$abc$48160$new_n14360_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14361_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14358_ C=$abc$48160$new_n14361_ Y=$abc$48160$new_n14362_
.subckt OAI21X1 A=$abc$48160$new_n14355_ B=$abc$48160$new_n14357_ C=$abc$48160$new_n14362_ Y=$abc$48160$new_n14363_
.subckt MUX2X1 A=$abc$48160$new_n14353_ B=$abc$48160$new_n14363_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14364_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14364_ C=$abc$48160$new_n14347_ Y=$abc$48160$new_n14365_
.subckt MUX2X1 A=regfile[52][23] B=regfile[48][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14366_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14366_ Y=$abc$48160$new_n14367_
.subckt MUX2X1 A=regfile[53][23] B=regfile[49][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14368_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14368_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14369_
.subckt MUX2X1 A=$abc$48160$new_n10017_ B=$abc$48160$new_n10021_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14370_
.subckt MUX2X1 A=regfile[55][23] B=regfile[51][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14371_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14371_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14372_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14370_ C=$abc$48160$new_n14372_ Y=$abc$48160$new_n14373_
.subckt AOI21X1 A=$abc$48160$new_n14367_ B=$abc$48160$new_n14369_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n14374_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n14343_ C=$abc$48160$new_n14373_ D=$abc$48160$new_n14374_ Y=$abc$48160$new_n14375_
.subckt OR2X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n14375_ Y=$abc$48160$new_n14376_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14322_ C=$abc$48160$new_n14327_ Y=$abc$48160$new_n14377_
.subckt INVX1 A=$abc$48160$new_n14377_ Y=$abc$48160$new_n14378_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][23] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14379_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9979_ C=$abc$48160$new_n14379_ Y=$abc$48160$new_n14380_
.subckt MUX2X1 A=regfile[4][23] B=regfile[0][23] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14381_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14381_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14382_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9981_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14383_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][23] C=$abc$48160$new_n14383_ Y=$abc$48160$new_n14384_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n9980_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14385_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][23] C=$abc$48160$new_n14385_ Y=$abc$48160$new_n14386_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14384_ C=$abc$48160$new_n14386_ Y=$abc$48160$new_n14387_
.subckt OAI21X1 A=$abc$48160$new_n14380_ B=$abc$48160$new_n14382_ C=$abc$48160$new_n14387_ Y=$abc$48160$new_n14388_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14388_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n14389_
.subckt OAI21X1 A=$abc$48160$new_n14378_ B=$abc$48160$new_n14389_ C=$abc$48160$new_n14376_ Y=$abc$48160$new_n14390_
.subckt MUX2X1 A=$abc$48160$new_n14365_ B=$abc$48160$new_n14390_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[23]
.subckt MUX2X1 A=regfile[14][24] B=regfile[10][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14392_
.subckt MUX2X1 A=regfile[15][24] B=regfile[11][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14393_
.subckt MUX2X1 A=$abc$48160$new_n14392_ B=$abc$48160$new_n14393_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14394_
.subckt MUX2X1 A=regfile[12][24] B=regfile[8][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14395_
.subckt MUX2X1 A=regfile[13][24] B=regfile[9][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14396_
.subckt MUX2X1 A=$abc$48160$new_n14395_ B=$abc$48160$new_n14396_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14397_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][24] Y=$abc$48160$new_n14398_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][24] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14399_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][24] Y=$abc$48160$new_n14400_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][24] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14401_
.subckt AOI22X1 A=$abc$48160$new_n14398_ B=$abc$48160$new_n14399_ C=$abc$48160$new_n14400_ D=$abc$48160$new_n14401_ Y=$abc$48160$new_n14402_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14402_ Y=$abc$48160$new_n14403_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10055_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14404_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][24] C=$abc$48160$new_n14404_ Y=$abc$48160$new_n14405_
.subckt MUX2X1 A=$abc$48160$new_n10050_ B=$abc$48160$new_n10054_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14406_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14406_ Y=$abc$48160$new_n14407_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14405_ C=$abc$48160$new_n14407_ Y=$abc$48160$new_n14408_
.subckt MUX2X1 A=regfile[7][24] B=regfile[3][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14409_
.subckt MUX2X1 A=regfile[6][24] B=regfile[2][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14410_
.subckt MUX2X1 A=$abc$48160$new_n14409_ B=$abc$48160$new_n14410_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14411_
.subckt MUX2X1 A=regfile[4][24] B=regfile[0][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14412_
.subckt MUX2X1 A=regfile[5][24] B=regfile[1][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14413_
.subckt MUX2X1 A=$abc$48160$new_n14412_ B=$abc$48160$new_n14413_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14414_
.subckt MUX2X1 A=regfile[21][24] B=regfile[17][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14415_
.subckt MUX2X1 A=regfile[20][24] B=regfile[16][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14416_
.subckt MUX2X1 A=$abc$48160$new_n14415_ B=$abc$48160$new_n14416_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14417_
.subckt MUX2X1 A=regfile[23][24] B=regfile[19][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14418_
.subckt MUX2X1 A=regfile[22][24] B=regfile[18][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14419_
.subckt MUX2X1 A=$abc$48160$new_n14418_ B=$abc$48160$new_n14419_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14420_
.subckt MUX2X1 A=$abc$48160$new_n14417_ B=$abc$48160$new_n14420_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14421_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14421_ Y=$abc$48160$new_n14422_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14403_ C=$abc$48160$new_n14408_ Y=$abc$48160$new_n14423_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14422_ C=$abc$48160$new_n14423_ Y=$abc$48160$new_n14424_
.subckt MUX2X1 A=$abc$48160$new_n14394_ B=$abc$48160$new_n14397_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14425_
.subckt MUX2X1 A=$abc$48160$new_n14411_ B=$abc$48160$new_n14414_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14426_
.subckt MUX2X1 A=$abc$48160$new_n14425_ B=$abc$48160$new_n14426_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14427_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14427_ Y=$abc$48160$new_n14428_
.subckt MUX2X1 A=regfile[39][24] B=regfile[35][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14429_
.subckt MUX2X1 A=regfile[38][24] B=regfile[34][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14430_
.subckt MUX2X1 A=$abc$48160$new_n14429_ B=$abc$48160$new_n14430_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14431_
.subckt MUX2X1 A=regfile[47][24] B=regfile[43][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14432_
.subckt MUX2X1 A=regfile[46][24] B=regfile[42][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14433_
.subckt MUX2X1 A=$abc$48160$new_n14432_ B=$abc$48160$new_n14433_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14434_
.subckt MUX2X1 A=regfile[37][24] B=regfile[33][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14435_
.subckt MUX2X1 A=regfile[36][24] B=regfile[32][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14436_
.subckt MUX2X1 A=$abc$48160$new_n14435_ B=$abc$48160$new_n14436_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14437_
.subckt MUX2X1 A=regfile[44][24] B=regfile[40][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14438_
.subckt MUX2X1 A=regfile[45][24] B=regfile[41][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14439_
.subckt MUX2X1 A=$abc$48160$new_n14438_ B=$abc$48160$new_n14439_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14440_
.subckt MUX2X1 A=regfile[60][24] B=regfile[56][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14441_
.subckt MUX2X1 A=regfile[61][24] B=regfile[57][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14442_
.subckt MUX2X1 A=regfile[52][24] B=regfile[48][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14443_
.subckt MUX2X1 A=regfile[53][24] B=regfile[49][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14444_
.subckt AOI21X1 A=$abc$48160$new_n14424_ B=$abc$48160$new_n14428_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14445_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14431_ Y=$abc$48160$new_n14446_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14434_ Y=$abc$48160$new_n14447_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14446_ C=$abc$48160$new_n14447_ Y=$abc$48160$new_n14448_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14437_ Y=$abc$48160$new_n14449_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14440_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14450_
.subckt AOI21X1 A=$abc$48160$new_n14449_ B=$abc$48160$new_n14450_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14451_
.subckt MUX2X1 A=$abc$48160$new_n14443_ B=$abc$48160$new_n14444_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14452_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14452_ Y=$abc$48160$new_n14453_
.subckt MUX2X1 A=$abc$48160$new_n14441_ B=$abc$48160$new_n14442_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14454_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14454_ Y=$abc$48160$new_n14455_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14453_ C=$abc$48160$new_n14455_ Y=$abc$48160$new_n14456_
.subckt MUX2X1 A=regfile[54][24] B=regfile[50][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14457_
.subckt MUX2X1 A=regfile[55][24] B=regfile[51][24] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14458_
.subckt MUX2X1 A=$abc$48160$new_n14457_ B=$abc$48160$new_n14458_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14459_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10081_ Y=$abc$48160$new_n14460_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10085_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14461_
.subckt MUX2X1 A=$abc$48160$new_n10080_ B=$abc$48160$new_n10084_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14462_
.subckt AOI22X1 A=$abc$48160$new_n14460_ B=$abc$48160$new_n14461_ C=$abc$48160$new_n14462_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14463_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14459_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14464_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14463_ C=$abc$48160$new_n14464_ Y=$abc$48160$new_n14465_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14456_ C=$abc$48160$new_n14465_ Y=$abc$48160$new_n14466_
.subckt AOI21X1 A=$abc$48160$new_n14448_ B=$abc$48160$new_n14451_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n14467_
.subckt AOI21X1 A=$abc$48160$new_n14466_ B=$abc$48160$new_n14467_ C=$abc$48160$new_n14445_ Y=io_read_ports_0_data[24]
.subckt MUX2X1 A=regfile[29][25] B=regfile[28][25] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14469_
.subckt MUX2X1 A=regfile[25][25] B=regfile[24][25] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14470_
.subckt MUX2X1 A=$abc$48160$new_n14469_ B=$abc$48160$new_n14470_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14471_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14471_ Y=$abc$48160$new_n14472_
.subckt MUX2X1 A=regfile[31][25] B=regfile[30][25] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14473_
.subckt MUX2X1 A=regfile[27][25] B=regfile[26][25] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14474_
.subckt MUX2X1 A=$abc$48160$new_n14473_ B=$abc$48160$new_n14474_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14475_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14475_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14476_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][25] Y=$abc$48160$new_n14477_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14478_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][25] Y=$abc$48160$new_n14479_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14480_
.subckt AOI22X1 A=$abc$48160$new_n14477_ B=$abc$48160$new_n14478_ C=$abc$48160$new_n14479_ D=$abc$48160$new_n14480_ Y=$abc$48160$new_n14481_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][25] Y=$abc$48160$new_n14482_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14483_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][25] Y=$abc$48160$new_n14484_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14485_
.subckt AOI22X1 A=$abc$48160$new_n14482_ B=$abc$48160$new_n14483_ C=$abc$48160$new_n14484_ D=$abc$48160$new_n14485_ Y=$abc$48160$new_n14486_
.subckt MUX2X1 A=$abc$48160$new_n14481_ B=$abc$48160$new_n14486_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14487_
.subckt AOI22X1 A=$abc$48160$new_n14472_ B=$abc$48160$new_n14476_ C=$abc$48160$new_n14487_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14488_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][25] Y=$abc$48160$new_n14489_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14490_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[51][25] Y=$abc$48160$new_n14491_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14492_
.subckt AOI22X1 A=$abc$48160$new_n14489_ B=$abc$48160$new_n14490_ C=$abc$48160$new_n14491_ D=$abc$48160$new_n14492_ Y=$abc$48160$new_n14493_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][25] Y=$abc$48160$new_n14494_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14495_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[53][25] Y=$abc$48160$new_n14496_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14497_
.subckt AOI22X1 A=$abc$48160$new_n14494_ B=$abc$48160$new_n14495_ C=$abc$48160$new_n14496_ D=$abc$48160$new_n14497_ Y=$abc$48160$new_n14498_
.subckt MUX2X1 A=$abc$48160$new_n14493_ B=$abc$48160$new_n14498_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14499_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[19][25] Y=$abc$48160$new_n14500_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[18][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14501_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[23][25] Y=$abc$48160$new_n14502_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[22][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14503_
.subckt AOI22X1 A=$abc$48160$new_n14500_ B=$abc$48160$new_n14501_ C=$abc$48160$new_n14502_ D=$abc$48160$new_n14503_ Y=$abc$48160$new_n14504_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[17][25] Y=$abc$48160$new_n14505_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[16][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14506_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[21][25] Y=$abc$48160$new_n14507_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[20][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14508_
.subckt AOI22X1 A=$abc$48160$new_n14505_ B=$abc$48160$new_n14506_ C=$abc$48160$new_n14507_ D=$abc$48160$new_n14508_ Y=$abc$48160$new_n14509_
.subckt MUX2X1 A=$abc$48160$new_n14504_ B=$abc$48160$new_n14509_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14510_
.subckt MUX2X1 A=$abc$48160$new_n14499_ B=$abc$48160$new_n14510_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14511_
.subckt MUX2X1 A=$abc$48160$new_n14488_ B=$abc$48160$new_n14511_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14512_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[14][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14513_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10097_ C=$abc$48160$new_n14513_ Y=$abc$48160$new_n14514_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[10][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14515_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10094_ C=$abc$48160$new_n14515_ Y=$abc$48160$new_n14516_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14514_ C=$abc$48160$new_n14516_ Y=$abc$48160$new_n14517_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[15][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14518_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10098_ C=$abc$48160$new_n14518_ Y=$abc$48160$new_n14519_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[9][25] Y=$abc$48160$new_n14520_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[11][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14521_
.subckt AOI21X1 A=$abc$48160$new_n14520_ B=$abc$48160$new_n14521_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14522_
.subckt AOI21X1 A=$abc$48160$new_n14519_ B=$abc$48160$new_n14522_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14523_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][25] Y=$abc$48160$new_n14524_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14525_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][25] Y=$abc$48160$new_n14526_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14527_
.subckt AOI22X1 A=$abc$48160$new_n14524_ B=$abc$48160$new_n14525_ C=$abc$48160$new_n14526_ D=$abc$48160$new_n14527_ Y=$abc$48160$new_n14528_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][25] Y=$abc$48160$new_n14529_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14530_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][25] Y=$abc$48160$new_n14531_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14532_
.subckt AOI22X1 A=$abc$48160$new_n14529_ B=$abc$48160$new_n14530_ C=$abc$48160$new_n14531_ D=$abc$48160$new_n14532_ Y=$abc$48160$new_n14533_
.subckt MUX2X1 A=$abc$48160$new_n14528_ B=$abc$48160$new_n14533_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14534_
.subckt AOI22X1 A=$abc$48160$new_n14517_ B=$abc$48160$new_n14523_ C=$abc$48160$new_n14534_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14535_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][25] Y=$abc$48160$new_n14536_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14537_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][25] Y=$abc$48160$new_n14538_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14539_
.subckt AOI22X1 A=$abc$48160$new_n14536_ B=$abc$48160$new_n14537_ C=$abc$48160$new_n14538_ D=$abc$48160$new_n14539_ Y=$abc$48160$new_n14540_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][25] Y=$abc$48160$new_n14541_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][25] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14542_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][25] Y=$abc$48160$new_n14543_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][25] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14544_
.subckt AOI22X1 A=$abc$48160$new_n14541_ B=$abc$48160$new_n14542_ C=$abc$48160$new_n14543_ D=$abc$48160$new_n14544_ Y=$abc$48160$new_n14545_
.subckt MUX2X1 A=$abc$48160$new_n14540_ B=$abc$48160$new_n14545_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14546_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[7][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14547_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10091_ C=$abc$48160$new_n14547_ Y=$abc$48160$new_n14548_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[3][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14549_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10087_ C=$abc$48160$new_n14549_ Y=$abc$48160$new_n14550_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14548_ C=$abc$48160$new_n14550_ Y=$abc$48160$new_n14551_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[6][25] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14552_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n10090_ C=$abc$48160$new_n14552_ Y=$abc$48160$new_n14553_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[0][25] Y=$abc$48160$new_n14554_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[2][25] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14555_
.subckt AOI21X1 A=$abc$48160$new_n14554_ B=$abc$48160$new_n14555_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14556_
.subckt AOI21X1 A=$abc$48160$new_n14553_ B=$abc$48160$new_n14556_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14557_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14546_ C=$abc$48160$new_n14551_ D=$abc$48160$new_n14557_ Y=$abc$48160$new_n14558_
.subckt MUX2X1 A=$abc$48160$new_n14535_ B=$abc$48160$new_n14558_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14559_
.subckt MUX2X1 A=$abc$48160$new_n14512_ B=$abc$48160$new_n14559_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[25]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][26] Y=$abc$48160$new_n14561_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14562_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][26] Y=$abc$48160$new_n14563_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14564_
.subckt AOI22X1 A=$abc$48160$new_n14561_ B=$abc$48160$new_n14562_ C=$abc$48160$new_n14563_ D=$abc$48160$new_n14564_ Y=$abc$48160$new_n14565_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][26] Y=$abc$48160$new_n14566_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14567_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][26] Y=$abc$48160$new_n14568_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14569_
.subckt AOI22X1 A=$abc$48160$new_n14566_ B=$abc$48160$new_n14567_ C=$abc$48160$new_n14568_ D=$abc$48160$new_n14569_ Y=$abc$48160$new_n14570_
.subckt MUX2X1 A=$abc$48160$new_n14565_ B=$abc$48160$new_n14570_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14571_
.subckt MUX2X1 A=regfile[23][26] B=regfile[19][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14572_
.subckt MUX2X1 A=regfile[22][26] B=regfile[18][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14573_
.subckt MUX2X1 A=$abc$48160$new_n14572_ B=$abc$48160$new_n14573_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14574_
.subckt MUX2X1 A=regfile[21][26] B=regfile[17][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14575_
.subckt MUX2X1 A=regfile[20][26] B=regfile[16][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14576_
.subckt MUX2X1 A=$abc$48160$new_n14575_ B=$abc$48160$new_n14576_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14577_
.subckt MUX2X1 A=$abc$48160$new_n14574_ B=$abc$48160$new_n14577_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14578_
.subckt MUX2X1 A=$abc$48160$new_n14571_ B=$abc$48160$new_n14578_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14579_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][26] Y=$abc$48160$new_n14580_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14581_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][26] Y=$abc$48160$new_n14582_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14583_
.subckt AOI22X1 A=$abc$48160$new_n14580_ B=$abc$48160$new_n14581_ C=$abc$48160$new_n14582_ D=$abc$48160$new_n14583_ Y=$abc$48160$new_n14584_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][26] Y=$abc$48160$new_n14585_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14586_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][26] Y=$abc$48160$new_n14587_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14588_
.subckt AOI22X1 A=$abc$48160$new_n14585_ B=$abc$48160$new_n14586_ C=$abc$48160$new_n14587_ D=$abc$48160$new_n14588_ Y=$abc$48160$new_n14589_
.subckt MUX2X1 A=$abc$48160$new_n14584_ B=$abc$48160$new_n14589_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14590_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][26] Y=$abc$48160$new_n14591_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14592_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][26] Y=$abc$48160$new_n14593_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14594_
.subckt AOI22X1 A=$abc$48160$new_n14591_ B=$abc$48160$new_n14592_ C=$abc$48160$new_n14593_ D=$abc$48160$new_n14594_ Y=$abc$48160$new_n14595_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][26] Y=$abc$48160$new_n14596_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14597_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][26] Y=$abc$48160$new_n14598_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14599_
.subckt AOI22X1 A=$abc$48160$new_n14596_ B=$abc$48160$new_n14597_ C=$abc$48160$new_n14598_ D=$abc$48160$new_n14599_ Y=$abc$48160$new_n14600_
.subckt MUX2X1 A=$abc$48160$new_n14595_ B=$abc$48160$new_n14600_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14601_
.subckt MUX2X1 A=$abc$48160$new_n14590_ B=$abc$48160$new_n14601_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14602_
.subckt MUX2X1 A=$abc$48160$new_n14579_ B=$abc$48160$new_n14602_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14603_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10195_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14604_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][26] C=$abc$48160$new_n14604_ Y=$abc$48160$new_n14605_
.subckt MUX2X1 A=regfile[60][26] B=regfile[56][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14606_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14606_ C=$abc$48160$new_n14605_ Y=$abc$48160$new_n14607_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10197_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14608_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][26] C=$abc$48160$new_n14608_ Y=$abc$48160$new_n14609_
.subckt MUX2X1 A=regfile[62][26] B=regfile[58][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14610_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14610_ C=$abc$48160$new_n14609_ Y=$abc$48160$new_n14611_
.subckt MUX2X1 A=$abc$48160$new_n14607_ B=$abc$48160$new_n14611_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14612_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10185_ Y=$abc$48160$new_n14613_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10189_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14614_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14615_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10190_ C=$abc$48160$new_n14615_ Y=$abc$48160$new_n14616_
.subckt AOI21X1 A=$abc$48160$new_n14613_ B=$abc$48160$new_n14614_ C=$abc$48160$new_n14616_ Y=$abc$48160$new_n14617_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10184_ Y=$abc$48160$new_n14618_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10188_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14619_
.subckt MUX2X1 A=$abc$48160$new_n10183_ B=$abc$48160$new_n10187_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14620_
.subckt AOI22X1 A=$abc$48160$new_n14618_ B=$abc$48160$new_n14619_ C=$abc$48160$new_n14620_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14621_
.subckt MUX2X1 A=$abc$48160$new_n14617_ B=$abc$48160$new_n14621_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14622_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14622_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n14623_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14612_ C=$abc$48160$new_n14623_ Y=$abc$48160$new_n14624_
.subckt MUX2X1 A=regfile[36][26] B=regfile[32][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14625_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10173_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14626_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][26] C=$abc$48160$new_n14626_ Y=$abc$48160$new_n14627_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14625_ C=$abc$48160$new_n14627_ Y=$abc$48160$new_n14628_
.subckt MUX2X1 A=regfile[45][26] B=regfile[41][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14629_
.subckt MUX2X1 A=regfile[44][26] B=regfile[40][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14630_
.subckt MUX2X1 A=$abc$48160$new_n14629_ B=$abc$48160$new_n14630_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14631_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][26] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14632_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10174_ C=$abc$48160$new_n14632_ Y=$abc$48160$new_n14633_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][26] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14634_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10175_ C=$abc$48160$new_n14634_ Y=$abc$48160$new_n14635_
.subckt OR2X1 A=$abc$48160$new_n14633_ B=$abc$48160$new_n14635_ Y=$abc$48160$new_n14636_
.subckt MUX2X1 A=regfile[47][26] B=regfile[43][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14637_
.subckt MUX2X1 A=regfile[46][26] B=regfile[42][26] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14638_
.subckt MUX2X1 A=$abc$48160$new_n14637_ B=$abc$48160$new_n14638_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14639_
.subckt MUX2X1 A=$abc$48160$new_n14628_ B=$abc$48160$new_n14636_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14640_
.subckt MUX2X1 A=$abc$48160$new_n14631_ B=$abc$48160$new_n14639_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14641_
.subckt INVX1 A=$abc$48160$new_n14641_ Y=$abc$48160$new_n14642_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14642_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14643_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14640_ C=$abc$48160$new_n14643_ Y=$abc$48160$new_n14644_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14624_ C=$abc$48160$new_n14644_ Y=$abc$48160$new_n14645_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14603_ C=$abc$48160$new_n14645_ Y=io_read_ports_0_data[26]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10256_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14647_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][27] C=$abc$48160$new_n14647_ Y=$abc$48160$new_n14648_
.subckt MUX2X1 A=$abc$48160$new_n10251_ B=$abc$48160$new_n10255_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14649_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14649_ Y=$abc$48160$new_n14650_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10254_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14651_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][27] C=$abc$48160$new_n14651_ Y=$abc$48160$new_n14652_
.subckt MUX2X1 A=$abc$48160$new_n10250_ B=$abc$48160$new_n10253_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14653_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14653_ Y=$abc$48160$new_n14654_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[8][27] Y=$abc$48160$new_n14655_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[10][27] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14656_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[12][27] Y=$abc$48160$new_n14657_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[14][27] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14658_
.subckt AOI22X1 A=$abc$48160$new_n14655_ B=$abc$48160$new_n14656_ C=$abc$48160$new_n14657_ D=$abc$48160$new_n14658_ Y=$abc$48160$new_n14659_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[9][27] Y=$abc$48160$new_n14660_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[11][27] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14661_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[13][27] Y=$abc$48160$new_n14662_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[15][27] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14663_
.subckt AOI22X1 A=$abc$48160$new_n14660_ B=$abc$48160$new_n14661_ C=$abc$48160$new_n14662_ D=$abc$48160$new_n14663_ Y=$abc$48160$new_n14664_
.subckt MUX2X1 A=$abc$48160$new_n14659_ B=$abc$48160$new_n14664_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14665_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10241_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14666_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][27] C=$abc$48160$new_n14666_ Y=$abc$48160$new_n14667_
.subckt MUX2X1 A=$abc$48160$new_n10236_ B=$abc$48160$new_n10240_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14668_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14668_ Y=$abc$48160$new_n14669_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10239_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14670_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][27] C=$abc$48160$new_n14670_ Y=$abc$48160$new_n14671_
.subckt MUX2X1 A=$abc$48160$new_n10235_ B=$abc$48160$new_n10238_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14672_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14672_ Y=$abc$48160$new_n14673_
.subckt MUX2X1 A=regfile[30][27] B=regfile[26][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14674_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10222_ Y=$abc$48160$new_n14675_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10226_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14676_
.subckt AOI21X1 A=$abc$48160$new_n14675_ B=$abc$48160$new_n14676_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14677_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14674_ C=$abc$48160$new_n14677_ Y=$abc$48160$new_n14678_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][27] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14679_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10224_ C=$abc$48160$new_n14679_ Y=$abc$48160$new_n14680_
.subckt MUX2X1 A=regfile[28][27] B=regfile[24][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14681_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14681_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14682_
.subckt OAI21X1 A=$abc$48160$new_n14680_ B=$abc$48160$new_n14682_ C=$abc$48160$new_n14678_ Y=$abc$48160$new_n14683_
.subckt MUX2X1 A=$abc$48160$new_n14665_ B=$abc$48160$new_n14683_ S=$abc$48160$new_n8717_ Y=$abc$48160$new_n14684_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14648_ C=$abc$48160$new_n14650_ Y=$abc$48160$new_n14685_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14652_ C=$abc$48160$new_n14654_ Y=$abc$48160$new_n14686_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14685_ C=$abc$48160$new_n14686_ Y=$abc$48160$new_n14687_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14667_ C=$abc$48160$new_n14669_ Y=$abc$48160$new_n14688_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14671_ C=$abc$48160$new_n14673_ Y=$abc$48160$new_n14689_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n14688_ C=$abc$48160$new_n14689_ Y=$abc$48160$new_n14690_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14687_ C=$abc$48160$new_n14690_ Y=$abc$48160$new_n14691_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n14684_ C=$abc$48160$new_n14691_ Y=$abc$48160$new_n14692_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[17][27] Y=$abc$48160$new_n14693_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[19][27] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14694_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[21][27] Y=$abc$48160$new_n14695_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[23][27] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14696_
.subckt AOI22X1 A=$abc$48160$new_n14693_ B=$abc$48160$new_n14694_ C=$abc$48160$new_n14695_ D=$abc$48160$new_n14696_ Y=$abc$48160$new_n14697_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[16][27] Y=$abc$48160$new_n14698_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[18][27] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14699_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[20][27] Y=$abc$48160$new_n14700_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[22][27] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14701_
.subckt AOI22X1 A=$abc$48160$new_n14698_ B=$abc$48160$new_n14699_ C=$abc$48160$new_n14700_ D=$abc$48160$new_n14701_ Y=$abc$48160$new_n14702_
.subckt MUX2X1 A=$abc$48160$new_n14697_ B=$abc$48160$new_n14702_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14703_
.subckt MUX2X1 A=$abc$48160$new_n10242_ B=$abc$48160$new_n10246_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14704_
.subckt MUX2X1 A=regfile[53][27] B=regfile[49][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14705_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14705_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14706_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14704_ C=$abc$48160$new_n14706_ Y=$abc$48160$new_n14707_
.subckt MUX2X1 A=regfile[54][27] B=regfile[50][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14708_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14708_ Y=$abc$48160$new_n14709_
.subckt MUX2X1 A=regfile[55][27] B=regfile[51][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14710_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14710_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14711_
.subckt AOI21X1 A=$abc$48160$new_n14709_ B=$abc$48160$new_n14711_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n14712_
.subckt AOI22X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n14703_ C=$abc$48160$new_n14707_ D=$abc$48160$new_n14712_ Y=$abc$48160$new_n14713_
.subckt MUX2X1 A=$abc$48160$new_n10229_ B=$abc$48160$new_n10233_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14714_
.subckt MUX2X1 A=regfile[39][27] B=regfile[35][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14715_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14715_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14716_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14714_ C=$abc$48160$new_n14716_ Y=$abc$48160$new_n14717_
.subckt MUX2X1 A=regfile[36][27] B=regfile[32][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14718_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14718_ Y=$abc$48160$new_n14719_
.subckt MUX2X1 A=regfile[37][27] B=regfile[33][27] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14720_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14720_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14721_
.subckt AOI21X1 A=$abc$48160$new_n14719_ B=$abc$48160$new_n14721_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n14722_
.subckt MUX2X1 A=$abc$48160$new_n10200_ B=$abc$48160$new_n10201_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n14723_
.subckt MUX2X1 A=regfile[7][27] B=regfile[6][27] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14724_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n14724_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14725_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n14723_ C=$abc$48160$new_n14725_ Y=$abc$48160$new_n14726_
.subckt MUX2X1 A=regfile[1][27] B=regfile[0][27] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14727_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n14727_ Y=$abc$48160$new_n14728_
.subckt MUX2X1 A=regfile[5][27] B=regfile[4][27] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14729_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n14729_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14730_
.subckt AOI21X1 A=$abc$48160$new_n14728_ B=$abc$48160$new_n14730_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n14731_
.subckt AOI22X1 A=$abc$48160$new_n14717_ B=$abc$48160$new_n14722_ C=$abc$48160$new_n14726_ D=$abc$48160$new_n14731_ Y=$abc$48160$new_n14732_
.subckt MUX2X1 A=$abc$48160$new_n14713_ B=$abc$48160$new_n14732_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14733_
.subckt MUX2X1 A=$abc$48160$new_n14692_ B=$abc$48160$new_n14733_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[27]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10275_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14735_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][28] C=$abc$48160$new_n14735_ Y=$abc$48160$new_n14736_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10276_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14737_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][28] C=$abc$48160$new_n14737_ Y=$abc$48160$new_n14738_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][28] Y=$abc$48160$new_n14739_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[21][28] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14740_
.subckt MUX2X1 A=regfile[20][28] B=regfile[16][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14741_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14741_ Y=$abc$48160$new_n14742_
.subckt OAI21X1 A=$abc$48160$new_n14739_ B=$abc$48160$new_n14740_ C=$abc$48160$new_n14742_ Y=$abc$48160$new_n14743_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10283_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14744_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][28] C=$abc$48160$new_n14744_ Y=$abc$48160$new_n14745_
.subckt MUX2X1 A=$abc$48160$new_n10278_ B=$abc$48160$new_n10282_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14746_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14746_ Y=$abc$48160$new_n14747_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10281_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14748_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][28] C=$abc$48160$new_n14748_ Y=$abc$48160$new_n14749_
.subckt MUX2X1 A=$abc$48160$new_n10277_ B=$abc$48160$new_n10280_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14750_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14750_ Y=$abc$48160$new_n14751_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14745_ C=$abc$48160$new_n14747_ Y=$abc$48160$new_n14752_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14749_ C=$abc$48160$new_n14751_ Y=$abc$48160$new_n14753_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14752_ C=$abc$48160$new_n14753_ Y=$abc$48160$new_n14754_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14736_ C=$abc$48160$new_n14738_ Y=$abc$48160$new_n14755_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14743_ Y=$abc$48160$new_n14756_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14755_ C=$abc$48160$new_n14756_ Y=$abc$48160$new_n14757_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14754_ C=$abc$48160$new_n14757_ Y=$abc$48160$new_n14758_
.subckt MUX2X1 A=regfile[6][28] B=regfile[2][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14759_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14759_ Y=$abc$48160$new_n14760_
.subckt MUX2X1 A=regfile[7][28] B=regfile[3][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14761_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14761_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14762_
.subckt MUX2X1 A=regfile[4][28] B=regfile[0][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14763_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14763_ Y=$abc$48160$new_n14764_
.subckt MUX2X1 A=regfile[5][28] B=regfile[1][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14765_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14765_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14766_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10271_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14767_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][28] C=$abc$48160$new_n14767_ Y=$abc$48160$new_n14768_
.subckt MUX2X1 A=regfile[14][28] B=regfile[10][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14769_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14769_ C=$abc$48160$new_n14768_ Y=$abc$48160$new_n14770_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10269_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14771_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][28] C=$abc$48160$new_n14771_ Y=$abc$48160$new_n14772_
.subckt MUX2X1 A=regfile[12][28] B=regfile[8][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14773_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14773_ C=$abc$48160$new_n14772_ Y=$abc$48160$new_n14774_
.subckt AOI22X1 A=$abc$48160$new_n14760_ B=$abc$48160$new_n14762_ C=$abc$48160$new_n14764_ D=$abc$48160$new_n14766_ Y=$abc$48160$new_n14775_
.subckt MUX2X1 A=$abc$48160$new_n14770_ B=$abc$48160$new_n14774_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14776_
.subckt MUX2X1 A=$abc$48160$new_n14775_ B=$abc$48160$new_n14776_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14777_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14777_ C=$abc$48160$new_n14758_ Y=$abc$48160$new_n14778_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][28] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14779_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10311_ C=$abc$48160$new_n14779_ Y=$abc$48160$new_n14780_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][28] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14781_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10307_ C=$abc$48160$new_n14781_ Y=$abc$48160$new_n14782_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14780_ C=$abc$48160$new_n14782_ Y=$abc$48160$new_n14783_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][28] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14784_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10304_ C=$abc$48160$new_n14784_ Y=$abc$48160$new_n14785_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][28] Y=$abc$48160$new_n14786_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][28] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14787_
.subckt AOI21X1 A=$abc$48160$new_n14786_ B=$abc$48160$new_n14787_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14788_
.subckt AOI21X1 A=$abc$48160$new_n14785_ B=$abc$48160$new_n14788_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14789_
.subckt MUX2X1 A=regfile[55][28] B=regfile[54][28] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14790_
.subckt MUX2X1 A=regfile[51][28] B=regfile[50][28] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14791_
.subckt MUX2X1 A=$abc$48160$new_n14790_ B=$abc$48160$new_n14791_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14792_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14792_ Y=$abc$48160$new_n14793_
.subckt MUX2X1 A=regfile[63][28] B=regfile[62][28] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14794_
.subckt MUX2X1 A=regfile[59][28] B=regfile[58][28] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14795_
.subckt MUX2X1 A=$abc$48160$new_n14794_ B=$abc$48160$new_n14795_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14796_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14796_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14797_
.subckt AOI22X1 A=$abc$48160$new_n14783_ B=$abc$48160$new_n14789_ C=$abc$48160$new_n14793_ D=$abc$48160$new_n14797_ Y=$abc$48160$new_n14798_
.subckt MUX2X1 A=regfile[36][28] B=regfile[32][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14799_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10289_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14800_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][28] C=$abc$48160$new_n14800_ Y=$abc$48160$new_n14801_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14799_ C=$abc$48160$new_n14801_ Y=$abc$48160$new_n14802_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10296_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14803_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][28] C=$abc$48160$new_n14803_ Y=$abc$48160$new_n14804_
.subckt MUX2X1 A=regfile[44][28] B=regfile[40][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14805_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14805_ C=$abc$48160$new_n14804_ Y=$abc$48160$new_n14806_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10298_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14807_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][28] C=$abc$48160$new_n14807_ Y=$abc$48160$new_n14808_
.subckt MUX2X1 A=regfile[46][28] B=regfile[42][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14809_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14809_ C=$abc$48160$new_n14808_ Y=$abc$48160$new_n14810_
.subckt MUX2X1 A=regfile[38][28] B=regfile[34][28] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14811_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10291_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14812_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][28] C=$abc$48160$new_n14812_ Y=$abc$48160$new_n14813_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14811_ C=$abc$48160$new_n14813_ Y=$abc$48160$new_n14814_
.subckt MUX2X1 A=$abc$48160$new_n14802_ B=$abc$48160$new_n14806_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14815_
.subckt MUX2X1 A=$abc$48160$new_n14810_ B=$abc$48160$new_n14814_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14816_
.subckt MUX2X1 A=$abc$48160$new_n14815_ B=$abc$48160$new_n14816_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14817_
.subckt MUX2X1 A=$abc$48160$new_n14798_ B=$abc$48160$new_n14817_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14818_
.subckt MUX2X1 A=$abc$48160$new_n14778_ B=$abc$48160$new_n14818_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[28]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10338_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14820_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][29] C=$abc$48160$new_n14820_ Y=$abc$48160$new_n14821_
.subckt MUX2X1 A=$abc$48160$new_n10334_ B=$abc$48160$new_n10337_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14822_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14822_ Y=$abc$48160$new_n14823_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][29] Y=$abc$48160$new_n14824_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[21][29] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14825_
.subckt MUX2X1 A=regfile[20][29] B=regfile[16][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14826_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14826_ Y=$abc$48160$new_n14827_
.subckt OAI21X1 A=$abc$48160$new_n14824_ B=$abc$48160$new_n14825_ C=$abc$48160$new_n14827_ Y=$abc$48160$new_n14828_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10340_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14829_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][29] C=$abc$48160$new_n14829_ Y=$abc$48160$new_n14830_
.subckt MUX2X1 A=$abc$48160$new_n10335_ B=$abc$48160$new_n10339_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14831_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14831_ Y=$abc$48160$new_n14832_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10332_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14833_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][29] C=$abc$48160$new_n14833_ Y=$abc$48160$new_n14834_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10333_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14835_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][29] C=$abc$48160$new_n14835_ Y=$abc$48160$new_n14836_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14834_ C=$abc$48160$new_n14836_ Y=$abc$48160$new_n14837_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14830_ C=$abc$48160$new_n14832_ Y=$abc$48160$new_n14838_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14837_ C=$abc$48160$new_n14838_ Y=$abc$48160$new_n14839_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14821_ C=$abc$48160$new_n14823_ Y=$abc$48160$new_n14840_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14828_ Y=$abc$48160$new_n14841_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14840_ C=$abc$48160$new_n14841_ Y=$abc$48160$new_n14842_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14839_ C=$abc$48160$new_n14842_ Y=$abc$48160$new_n14843_
.subckt MUX2X1 A=regfile[5][29] B=regfile[1][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14844_
.subckt MUX2X1 A=regfile[4][29] B=regfile[0][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14845_
.subckt MUX2X1 A=$abc$48160$new_n14844_ B=$abc$48160$new_n14845_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14846_
.subckt MUX2X1 A=regfile[13][29] B=regfile[9][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14847_
.subckt MUX2X1 A=regfile[12][29] B=regfile[8][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14848_
.subckt MUX2X1 A=$abc$48160$new_n14847_ B=$abc$48160$new_n14848_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14849_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[14][29] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n14850_
.subckt OAI21X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n10328_ C=$abc$48160$new_n14850_ Y=$abc$48160$new_n14851_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[11][29] Y=$abc$48160$new_n14852_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[10][29] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14853_
.subckt AOI21X1 A=$abc$48160$new_n14852_ B=$abc$48160$new_n14853_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n14854_
.subckt MUX2X1 A=regfile[6][29] B=regfile[2][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14855_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10321_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14856_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][29] C=$abc$48160$new_n14856_ Y=$abc$48160$new_n14857_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14855_ C=$abc$48160$new_n14857_ Y=$abc$48160$new_n14858_
.subckt MUX2X1 A=$abc$48160$new_n14846_ B=$abc$48160$new_n14849_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14859_
.subckt AOI22X1 A=$abc$48160$new_n14851_ B=$abc$48160$new_n14854_ C=$abc$48160$new_n14858_ D=$abc$48160$new_n8704_ Y=$abc$48160$new_n14860_
.subckt MUX2X1 A=$abc$48160$new_n14859_ B=$abc$48160$new_n14860_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14861_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14861_ C=$abc$48160$new_n14843_ Y=$abc$48160$new_n14862_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][29] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14863_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10359_ C=$abc$48160$new_n14863_ Y=$abc$48160$new_n14864_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][29] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14865_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10358_ C=$abc$48160$new_n14865_ Y=$abc$48160$new_n14866_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14864_ C=$abc$48160$new_n14866_ Y=$abc$48160$new_n14867_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10361_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14868_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][29] C=$abc$48160$new_n14868_ Y=$abc$48160$new_n14869_
.subckt MUX2X1 A=regfile[52][29] B=regfile[48][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14870_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14870_ C=$abc$48160$new_n14869_ Y=$abc$48160$new_n14871_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14871_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14872_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10366_ Y=$abc$48160$new_n14873_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10370_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14874_
.subckt MUX2X1 A=$abc$48160$new_n10365_ B=$abc$48160$new_n10369_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14875_
.subckt AOI22X1 A=$abc$48160$new_n14873_ B=$abc$48160$new_n14874_ C=$abc$48160$new_n14875_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n14876_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14876_ Y=$abc$48160$new_n14877_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10368_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14878_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][29] C=$abc$48160$new_n14878_ Y=$abc$48160$new_n14879_
.subckt MUX2X1 A=regfile[60][29] B=regfile[56][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14880_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14880_ C=$abc$48160$new_n14879_ Y=$abc$48160$new_n14881_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14881_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n14882_
.subckt AOI22X1 A=$abc$48160$new_n14867_ B=$abc$48160$new_n14872_ C=$abc$48160$new_n14877_ D=$abc$48160$new_n14882_ Y=$abc$48160$new_n14883_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][29] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14884_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10347_ C=$abc$48160$new_n14884_ Y=$abc$48160$new_n14885_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][29] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14886_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10348_ C=$abc$48160$new_n14886_ Y=$abc$48160$new_n14887_
.subckt OR2X1 A=$abc$48160$new_n14885_ B=$abc$48160$new_n14887_ Y=$abc$48160$new_n14888_
.subckt MUX2X1 A=regfile[36][29] B=regfile[32][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14889_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10346_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14890_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][29] C=$abc$48160$new_n14890_ Y=$abc$48160$new_n14891_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14889_ C=$abc$48160$new_n14891_ Y=$abc$48160$new_n14892_
.subckt MUX2X1 A=regfile[47][29] B=regfile[43][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14893_
.subckt MUX2X1 A=regfile[46][29] B=regfile[42][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14894_
.subckt MUX2X1 A=$abc$48160$new_n14893_ B=$abc$48160$new_n14894_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14895_
.subckt MUX2X1 A=regfile[45][29] B=regfile[41][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14896_
.subckt MUX2X1 A=regfile[44][29] B=regfile[40][29] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14897_
.subckt MUX2X1 A=$abc$48160$new_n14896_ B=$abc$48160$new_n14897_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14898_
.subckt MUX2X1 A=$abc$48160$new_n14888_ B=$abc$48160$new_n14892_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14899_
.subckt MUX2X1 A=$abc$48160$new_n14895_ B=$abc$48160$new_n14898_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14900_
.subckt MUX2X1 A=$abc$48160$new_n14899_ B=$abc$48160$new_n14900_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14901_
.subckt MUX2X1 A=$abc$48160$new_n14883_ B=$abc$48160$new_n14901_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14902_
.subckt MUX2X1 A=$abc$48160$new_n14862_ B=$abc$48160$new_n14902_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[29]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10391_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14904_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][30] C=$abc$48160$new_n14904_ Y=$abc$48160$new_n14905_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10392_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14906_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][30] C=$abc$48160$new_n14906_ Y=$abc$48160$new_n14907_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10390_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14908_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][30] C=$abc$48160$new_n14908_ Y=$abc$48160$new_n14909_
.subckt MUX2X1 A=regfile[20][30] B=regfile[16][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14910_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14910_ Y=$abc$48160$new_n14911_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10399_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14912_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][30] C=$abc$48160$new_n14912_ Y=$abc$48160$new_n14913_
.subckt MUX2X1 A=$abc$48160$new_n10394_ B=$abc$48160$new_n10398_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14914_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14914_ Y=$abc$48160$new_n14915_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10397_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14916_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][30] C=$abc$48160$new_n14916_ Y=$abc$48160$new_n14917_
.subckt MUX2X1 A=$abc$48160$new_n10393_ B=$abc$48160$new_n10396_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n14918_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14918_ Y=$abc$48160$new_n14919_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14913_ C=$abc$48160$new_n14915_ Y=$abc$48160$new_n14920_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14917_ C=$abc$48160$new_n14919_ Y=$abc$48160$new_n14921_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14920_ C=$abc$48160$new_n14921_ Y=$abc$48160$new_n14922_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14905_ C=$abc$48160$new_n14907_ Y=$abc$48160$new_n14923_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n14909_ C=$abc$48160$new_n14911_ Y=$abc$48160$new_n14924_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n14923_ C=$abc$48160$new_n14924_ Y=$abc$48160$new_n14925_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14922_ C=$abc$48160$new_n14925_ Y=$abc$48160$new_n14926_
.subckt MUX2X1 A=regfile[6][30] B=regfile[2][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14927_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14927_ Y=$abc$48160$new_n14928_
.subckt MUX2X1 A=regfile[7][30] B=regfile[3][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14929_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14929_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n14930_
.subckt MUX2X1 A=regfile[4][30] B=regfile[0][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14931_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n14931_ Y=$abc$48160$new_n14932_
.subckt MUX2X1 A=regfile[5][30] B=regfile[1][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14933_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14933_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14934_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10386_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14935_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][30] C=$abc$48160$new_n14935_ Y=$abc$48160$new_n14936_
.subckt MUX2X1 A=regfile[14][30] B=regfile[10][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14937_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14937_ C=$abc$48160$new_n14936_ Y=$abc$48160$new_n14938_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10384_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14939_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][30] C=$abc$48160$new_n14939_ Y=$abc$48160$new_n14940_
.subckt MUX2X1 A=regfile[12][30] B=regfile[8][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14941_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14941_ C=$abc$48160$new_n14940_ Y=$abc$48160$new_n14942_
.subckt AOI22X1 A=$abc$48160$new_n14928_ B=$abc$48160$new_n14930_ C=$abc$48160$new_n14932_ D=$abc$48160$new_n14934_ Y=$abc$48160$new_n14943_
.subckt MUX2X1 A=$abc$48160$new_n14938_ B=$abc$48160$new_n14942_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14944_
.subckt MUX2X1 A=$abc$48160$new_n14943_ B=$abc$48160$new_n14944_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14945_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n14945_ C=$abc$48160$new_n14926_ Y=$abc$48160$new_n14946_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][30] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14947_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10427_ C=$abc$48160$new_n14947_ Y=$abc$48160$new_n14948_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][30] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14949_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10423_ C=$abc$48160$new_n14949_ Y=$abc$48160$new_n14950_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14948_ C=$abc$48160$new_n14950_ Y=$abc$48160$new_n14951_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][30] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14952_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10420_ C=$abc$48160$new_n14952_ Y=$abc$48160$new_n14953_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][30] Y=$abc$48160$new_n14954_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][30] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14955_
.subckt AOI21X1 A=$abc$48160$new_n14954_ B=$abc$48160$new_n14955_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14956_
.subckt AOI21X1 A=$abc$48160$new_n14953_ B=$abc$48160$new_n14956_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14957_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10429_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14958_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][30] C=$abc$48160$new_n14958_ Y=$abc$48160$new_n14959_
.subckt MUX2X1 A=regfile[62][30] B=regfile[58][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14960_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14960_ C=$abc$48160$new_n14959_ Y=$abc$48160$new_n14961_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10417_ Y=$abc$48160$new_n14962_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10421_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14963_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][30] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14964_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10422_ C=$abc$48160$new_n14964_ Y=$abc$48160$new_n14965_
.subckt AOI21X1 A=$abc$48160$new_n14962_ B=$abc$48160$new_n14963_ C=$abc$48160$new_n14965_ Y=$abc$48160$new_n14966_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14966_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n14967_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14961_ C=$abc$48160$new_n14967_ Y=$abc$48160$new_n14968_
.subckt AOI21X1 A=$abc$48160$new_n14951_ B=$abc$48160$new_n14957_ C=$abc$48160$new_n14968_ Y=$abc$48160$new_n14969_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10412_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14970_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][30] C=$abc$48160$new_n14970_ Y=$abc$48160$new_n14971_
.subckt MUX2X1 A=regfile[44][30] B=regfile[40][30] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14972_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14972_ C=$abc$48160$new_n14971_ Y=$abc$48160$new_n14973_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][30] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14974_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10405_ C=$abc$48160$new_n14974_ Y=$abc$48160$new_n14975_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][30] Y=$abc$48160$new_n14976_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[32][30] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14977_
.subckt AOI21X1 A=$abc$48160$new_n14976_ B=$abc$48160$new_n14977_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n14978_
.subckt MUX2X1 A=regfile[39][30] B=regfile[38][30] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14979_
.subckt MUX2X1 A=regfile[35][30] B=regfile[34][30] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14980_
.subckt MUX2X1 A=$abc$48160$new_n14979_ B=$abc$48160$new_n14980_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14981_
.subckt MUX2X1 A=regfile[47][30] B=regfile[46][30] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14982_
.subckt MUX2X1 A=regfile[43][30] B=regfile[42][30] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n14983_
.subckt MUX2X1 A=$abc$48160$new_n14982_ B=$abc$48160$new_n14983_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14984_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n14973_ C=$abc$48160$new_n14975_ D=$abc$48160$new_n14978_ Y=$abc$48160$new_n14985_
.subckt MUX2X1 A=$abc$48160$new_n14981_ B=$abc$48160$new_n14984_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n14986_
.subckt MUX2X1 A=$abc$48160$new_n14985_ B=$abc$48160$new_n14986_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n14987_
.subckt MUX2X1 A=$abc$48160$new_n14969_ B=$abc$48160$new_n14987_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n14988_
.subckt MUX2X1 A=$abc$48160$new_n14946_ B=$abc$48160$new_n14988_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[30]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10471_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14990_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][31] C=$abc$48160$new_n14990_ Y=$abc$48160$new_n14991_
.subckt MUX2X1 A=regfile[46][31] B=regfile[42][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14992_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14992_ C=$abc$48160$new_n14991_ Y=$abc$48160$new_n14993_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10469_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14994_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][31] C=$abc$48160$new_n14994_ Y=$abc$48160$new_n14995_
.subckt MUX2X1 A=regfile[44][31] B=regfile[40][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n14996_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n14996_ C=$abc$48160$new_n14995_ Y=$abc$48160$new_n14997_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10486_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n14998_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][31] C=$abc$48160$new_n14998_ Y=$abc$48160$new_n14999_
.subckt MUX2X1 A=$abc$48160$new_n10481_ B=$abc$48160$new_n10485_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15000_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15000_ Y=$abc$48160$new_n15001_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10484_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15002_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][31] C=$abc$48160$new_n15002_ Y=$abc$48160$new_n15003_
.subckt MUX2X1 A=$abc$48160$new_n10480_ B=$abc$48160$new_n10483_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15004_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15004_ Y=$abc$48160$new_n15005_
.subckt MUX2X1 A=regfile[38][31] B=regfile[34][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15006_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15006_ Y=$abc$48160$new_n15007_
.subckt MUX2X1 A=regfile[39][31] B=regfile[35][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15008_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15008_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15009_
.subckt MUX2X1 A=regfile[36][31] B=regfile[32][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15010_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15010_ Y=$abc$48160$new_n15011_
.subckt MUX2X1 A=regfile[37][31] B=regfile[33][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15012_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15012_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15013_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10478_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15014_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][31] C=$abc$48160$new_n15014_ Y=$abc$48160$new_n15015_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10479_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15016_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][31] C=$abc$48160$new_n15016_ Y=$abc$48160$new_n15017_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10477_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15018_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][31] C=$abc$48160$new_n15018_ Y=$abc$48160$new_n15019_
.subckt MUX2X1 A=$abc$48160$new_n10472_ B=$abc$48160$new_n10476_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15020_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15020_ Y=$abc$48160$new_n15021_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n14999_ C=$abc$48160$new_n15001_ Y=$abc$48160$new_n15022_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15003_ C=$abc$48160$new_n15005_ Y=$abc$48160$new_n15023_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15022_ C=$abc$48160$new_n15023_ Y=$abc$48160$new_n15024_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15015_ C=$abc$48160$new_n15017_ Y=$abc$48160$new_n15025_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15019_ C=$abc$48160$new_n15021_ Y=$abc$48160$new_n15026_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15025_ C=$abc$48160$new_n15026_ Y=$abc$48160$new_n15027_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15024_ C=$abc$48160$new_n15027_ Y=$abc$48160$new_n15028_
.subckt AOI22X1 A=$abc$48160$new_n15007_ B=$abc$48160$new_n15009_ C=$abc$48160$new_n15011_ D=$abc$48160$new_n15013_ Y=$abc$48160$new_n15029_
.subckt MUX2X1 A=$abc$48160$new_n14993_ B=$abc$48160$new_n14997_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15030_
.subckt MUX2X1 A=$abc$48160$new_n15029_ B=$abc$48160$new_n15030_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15031_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15031_ C=$abc$48160$new_n15028_ Y=$abc$48160$new_n15032_
.subckt MUX2X1 A=regfile[23][31] B=regfile[19][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15033_
.subckt MUX2X1 A=regfile[22][31] B=regfile[18][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15034_
.subckt MUX2X1 A=$abc$48160$new_n15033_ B=$abc$48160$new_n15034_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15035_
.subckt MUX2X1 A=regfile[21][31] B=regfile[17][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15036_
.subckt MUX2X1 A=regfile[20][31] B=regfile[16][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15037_
.subckt MUX2X1 A=$abc$48160$new_n15036_ B=$abc$48160$new_n15037_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15038_
.subckt MUX2X1 A=$abc$48160$new_n15035_ B=$abc$48160$new_n15038_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15039_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10435_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15040_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][31] C=$abc$48160$new_n15040_ Y=$abc$48160$new_n15041_
.subckt MUX2X1 A=regfile[4][31] B=regfile[0][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15042_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15042_ C=$abc$48160$new_n15041_ Y=$abc$48160$new_n15043_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10437_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15044_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][31] C=$abc$48160$new_n15044_ Y=$abc$48160$new_n15045_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10436_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15046_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][31] C=$abc$48160$new_n15046_ Y=$abc$48160$new_n15047_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15045_ C=$abc$48160$new_n15047_ Y=$abc$48160$new_n15048_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15043_ C=$abc$48160$new_n15048_ Y=$abc$48160$new_n15049_
.subckt MUX2X1 A=regfile[12][31] B=regfile[8][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15050_
.subckt MUX2X1 A=regfile[13][31] B=regfile[9][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15051_
.subckt MUX2X1 A=$abc$48160$new_n15050_ B=$abc$48160$new_n15051_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15052_
.subckt MUX2X1 A=regfile[14][31] B=regfile[10][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15053_
.subckt MUX2X1 A=regfile[15][31] B=regfile[11][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15054_
.subckt MUX2X1 A=$abc$48160$new_n15053_ B=$abc$48160$new_n15054_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15055_
.subckt MUX2X1 A=$abc$48160$new_n15052_ B=$abc$48160$new_n15055_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15056_
.subckt MUX2X1 A=$abc$48160$new_n15049_ B=$abc$48160$new_n15056_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15057_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10454_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15058_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][31] C=$abc$48160$new_n15058_ Y=$abc$48160$new_n15059_
.subckt MUX2X1 A=regfile[28][31] B=regfile[24][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15060_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15060_ C=$abc$48160$new_n15059_ Y=$abc$48160$new_n15061_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10456_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15062_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][31] C=$abc$48160$new_n15062_ Y=$abc$48160$new_n15063_
.subckt MUX2X1 A=regfile[30][31] B=regfile[26][31] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15064_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15064_ C=$abc$48160$new_n15063_ Y=$abc$48160$new_n15065_
.subckt MUX2X1 A=$abc$48160$new_n15061_ B=$abc$48160$new_n15065_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15066_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15039_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15067_
.subckt INVX1 A=$abc$48160$new_n15067_ Y=$abc$48160$new_n15068_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15066_ C=$abc$48160$new_n15068_ Y=$abc$48160$new_n15069_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15057_ C=$abc$48160$new_n15069_ Y=$abc$48160$new_n15070_
.subckt MUX2X1 A=$abc$48160$new_n15032_ B=$abc$48160$new_n15070_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[31]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10527_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15072_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][32] C=$abc$48160$new_n15072_ Y=$abc$48160$new_n15073_
.subckt MUX2X1 A=regfile[46][32] B=regfile[42][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15074_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15074_ C=$abc$48160$new_n15073_ Y=$abc$48160$new_n15075_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10525_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15076_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][32] C=$abc$48160$new_n15076_ Y=$abc$48160$new_n15077_
.subckt MUX2X1 A=regfile[44][32] B=regfile[40][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15078_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15078_ C=$abc$48160$new_n15077_ Y=$abc$48160$new_n15079_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10542_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15080_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][32] C=$abc$48160$new_n15080_ Y=$abc$48160$new_n15081_
.subckt MUX2X1 A=$abc$48160$new_n10537_ B=$abc$48160$new_n10541_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15082_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15082_ Y=$abc$48160$new_n15083_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10540_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15084_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][32] C=$abc$48160$new_n15084_ Y=$abc$48160$new_n15085_
.subckt MUX2X1 A=$abc$48160$new_n10536_ B=$abc$48160$new_n10539_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15086_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15086_ Y=$abc$48160$new_n15087_
.subckt MUX2X1 A=regfile[38][32] B=regfile[34][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15088_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15088_ Y=$abc$48160$new_n15089_
.subckt MUX2X1 A=regfile[39][32] B=regfile[35][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15090_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15090_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15091_
.subckt MUX2X1 A=regfile[36][32] B=regfile[32][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15092_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15092_ Y=$abc$48160$new_n15093_
.subckt MUX2X1 A=regfile[37][32] B=regfile[33][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15094_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15094_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15095_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10534_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15096_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][32] C=$abc$48160$new_n15096_ Y=$abc$48160$new_n15097_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10535_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15098_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][32] C=$abc$48160$new_n15098_ Y=$abc$48160$new_n15099_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10533_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15100_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][32] C=$abc$48160$new_n15100_ Y=$abc$48160$new_n15101_
.subckt MUX2X1 A=$abc$48160$new_n10528_ B=$abc$48160$new_n10532_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15102_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15102_ Y=$abc$48160$new_n15103_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15081_ C=$abc$48160$new_n15083_ Y=$abc$48160$new_n15104_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15085_ C=$abc$48160$new_n15087_ Y=$abc$48160$new_n15105_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15104_ C=$abc$48160$new_n15105_ Y=$abc$48160$new_n15106_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15097_ C=$abc$48160$new_n15099_ Y=$abc$48160$new_n15107_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15101_ C=$abc$48160$new_n15103_ Y=$abc$48160$new_n15108_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15107_ C=$abc$48160$new_n15108_ Y=$abc$48160$new_n15109_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15106_ C=$abc$48160$new_n15109_ Y=$abc$48160$new_n15110_
.subckt AOI22X1 A=$abc$48160$new_n15089_ B=$abc$48160$new_n15091_ C=$abc$48160$new_n15093_ D=$abc$48160$new_n15095_ Y=$abc$48160$new_n15111_
.subckt MUX2X1 A=$abc$48160$new_n15075_ B=$abc$48160$new_n15079_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15112_
.subckt MUX2X1 A=$abc$48160$new_n15111_ B=$abc$48160$new_n15112_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15113_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15113_ C=$abc$48160$new_n15110_ Y=$abc$48160$new_n15114_
.subckt MUX2X1 A=regfile[23][32] B=regfile[19][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15115_
.subckt MUX2X1 A=regfile[22][32] B=regfile[18][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15116_
.subckt MUX2X1 A=$abc$48160$new_n15115_ B=$abc$48160$new_n15116_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15117_
.subckt MUX2X1 A=regfile[21][32] B=regfile[17][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15118_
.subckt MUX2X1 A=regfile[20][32] B=regfile[16][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15119_
.subckt MUX2X1 A=$abc$48160$new_n15118_ B=$abc$48160$new_n15119_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15120_
.subckt MUX2X1 A=$abc$48160$new_n15117_ B=$abc$48160$new_n15120_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15121_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10492_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15122_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][32] C=$abc$48160$new_n15122_ Y=$abc$48160$new_n15123_
.subckt MUX2X1 A=regfile[4][32] B=regfile[0][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15124_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15124_ C=$abc$48160$new_n15123_ Y=$abc$48160$new_n15125_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10494_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15126_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][32] C=$abc$48160$new_n15126_ Y=$abc$48160$new_n15127_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10493_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15128_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][32] C=$abc$48160$new_n15128_ Y=$abc$48160$new_n15129_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15127_ C=$abc$48160$new_n15129_ Y=$abc$48160$new_n15130_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15125_ C=$abc$48160$new_n15130_ Y=$abc$48160$new_n15131_
.subckt MUX2X1 A=regfile[12][32] B=regfile[8][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15132_
.subckt MUX2X1 A=regfile[13][32] B=regfile[9][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15133_
.subckt MUX2X1 A=$abc$48160$new_n15132_ B=$abc$48160$new_n15133_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15134_
.subckt MUX2X1 A=regfile[14][32] B=regfile[10][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15135_
.subckt MUX2X1 A=regfile[15][32] B=regfile[11][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15136_
.subckt MUX2X1 A=$abc$48160$new_n15135_ B=$abc$48160$new_n15136_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15137_
.subckt MUX2X1 A=$abc$48160$new_n15134_ B=$abc$48160$new_n15137_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15138_
.subckt MUX2X1 A=$abc$48160$new_n15131_ B=$abc$48160$new_n15138_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15139_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10510_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15140_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][32] C=$abc$48160$new_n15140_ Y=$abc$48160$new_n15141_
.subckt MUX2X1 A=regfile[28][32] B=regfile[24][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15142_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15142_ C=$abc$48160$new_n15141_ Y=$abc$48160$new_n15143_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10512_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15144_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][32] C=$abc$48160$new_n15144_ Y=$abc$48160$new_n15145_
.subckt MUX2X1 A=regfile[30][32] B=regfile[26][32] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15146_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15146_ C=$abc$48160$new_n15145_ Y=$abc$48160$new_n15147_
.subckt MUX2X1 A=$abc$48160$new_n15143_ B=$abc$48160$new_n15147_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15148_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15121_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15149_
.subckt INVX1 A=$abc$48160$new_n15149_ Y=$abc$48160$new_n15150_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15148_ C=$abc$48160$new_n15150_ Y=$abc$48160$new_n15151_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15139_ C=$abc$48160$new_n15151_ Y=$abc$48160$new_n15152_
.subckt MUX2X1 A=$abc$48160$new_n15114_ B=$abc$48160$new_n15152_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[32]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][33] Y=$abc$48160$new_n15154_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15155_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][33] Y=$abc$48160$new_n15156_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15157_
.subckt AOI22X1 A=$abc$48160$new_n15154_ B=$abc$48160$new_n15155_ C=$abc$48160$new_n15156_ D=$abc$48160$new_n15157_ Y=$abc$48160$new_n15158_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][33] Y=$abc$48160$new_n15159_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15160_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][33] Y=$abc$48160$new_n15161_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15162_
.subckt AOI22X1 A=$abc$48160$new_n15159_ B=$abc$48160$new_n15160_ C=$abc$48160$new_n15161_ D=$abc$48160$new_n15162_ Y=$abc$48160$new_n15163_
.subckt MUX2X1 A=$abc$48160$new_n15158_ B=$abc$48160$new_n15163_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15164_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][33] Y=$abc$48160$new_n15165_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15166_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][33] Y=$abc$48160$new_n15167_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15168_
.subckt AOI22X1 A=$abc$48160$new_n15165_ B=$abc$48160$new_n15166_ C=$abc$48160$new_n15167_ D=$abc$48160$new_n15168_ Y=$abc$48160$new_n15169_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][33] Y=$abc$48160$new_n15170_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15171_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][33] Y=$abc$48160$new_n15172_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15173_
.subckt AOI22X1 A=$abc$48160$new_n15170_ B=$abc$48160$new_n15171_ C=$abc$48160$new_n15172_ D=$abc$48160$new_n15173_ Y=$abc$48160$new_n15174_
.subckt MUX2X1 A=$abc$48160$new_n15169_ B=$abc$48160$new_n15174_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15175_
.subckt MUX2X1 A=$abc$48160$new_n15164_ B=$abc$48160$new_n15175_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15176_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][33] Y=$abc$48160$new_n15177_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15178_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[51][33] Y=$abc$48160$new_n15179_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15180_
.subckt AOI22X1 A=$abc$48160$new_n15177_ B=$abc$48160$new_n15178_ C=$abc$48160$new_n15179_ D=$abc$48160$new_n15180_ Y=$abc$48160$new_n15181_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][33] Y=$abc$48160$new_n15182_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15183_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[53][33] Y=$abc$48160$new_n15184_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15185_
.subckt AOI22X1 A=$abc$48160$new_n15182_ B=$abc$48160$new_n15183_ C=$abc$48160$new_n15184_ D=$abc$48160$new_n15185_ Y=$abc$48160$new_n15186_
.subckt MUX2X1 A=$abc$48160$new_n15181_ B=$abc$48160$new_n15186_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15187_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][33] Y=$abc$48160$new_n15188_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15189_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][33] Y=$abc$48160$new_n15190_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15191_
.subckt AOI22X1 A=$abc$48160$new_n15188_ B=$abc$48160$new_n15189_ C=$abc$48160$new_n15190_ D=$abc$48160$new_n15191_ Y=$abc$48160$new_n15192_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][33] Y=$abc$48160$new_n15193_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15194_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][33] Y=$abc$48160$new_n15195_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15196_
.subckt AOI22X1 A=$abc$48160$new_n15193_ B=$abc$48160$new_n15194_ C=$abc$48160$new_n15195_ D=$abc$48160$new_n15196_ Y=$abc$48160$new_n15197_
.subckt MUX2X1 A=$abc$48160$new_n15192_ B=$abc$48160$new_n15197_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15198_
.subckt MUX2X1 A=$abc$48160$new_n15187_ B=$abc$48160$new_n15198_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15199_
.subckt MUX2X1 A=$abc$48160$new_n15176_ B=$abc$48160$new_n15199_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15200_
.subckt MUX2X1 A=regfile[29][33] B=regfile[28][33] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15201_
.subckt MUX2X1 A=regfile[25][33] B=regfile[24][33] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15202_
.subckt MUX2X1 A=$abc$48160$new_n15201_ B=$abc$48160$new_n15202_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15203_
.subckt MUX2X1 A=regfile[30][33] B=regfile[26][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15204_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10565_ Y=$abc$48160$new_n15205_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10569_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15206_
.subckt AOI21X1 A=$abc$48160$new_n15205_ B=$abc$48160$new_n15206_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15207_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15204_ C=$abc$48160$new_n15207_ Y=$abc$48160$new_n15208_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15203_ C=$abc$48160$new_n15208_ Y=$abc$48160$new_n15209_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15210_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10555_ C=$abc$48160$new_n15210_ Y=$abc$48160$new_n15211_
.subckt MUX2X1 A=regfile[12][33] B=regfile[8][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15212_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15212_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15213_
.subckt MUX2X1 A=regfile[14][33] B=regfile[10][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15214_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10553_ Y=$abc$48160$new_n15215_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10557_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15216_
.subckt AOI21X1 A=$abc$48160$new_n15215_ B=$abc$48160$new_n15216_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15217_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15214_ C=$abc$48160$new_n15217_ Y=$abc$48160$new_n15218_
.subckt OAI21X1 A=$abc$48160$new_n15211_ B=$abc$48160$new_n15213_ C=$abc$48160$new_n15218_ Y=$abc$48160$new_n15219_
.subckt MUX2X1 A=$abc$48160$new_n15209_ B=$abc$48160$new_n15219_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15220_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15221_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10561_ C=$abc$48160$new_n15221_ Y=$abc$48160$new_n15222_
.subckt MUX2X1 A=regfile[20][33] B=regfile[16][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15223_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15223_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15224_
.subckt OR2X1 A=$abc$48160$new_n15222_ B=$abc$48160$new_n15224_ Y=$abc$48160$new_n15225_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][33] Y=$abc$48160$new_n15226_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][33] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15227_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][33] Y=$abc$48160$new_n15228_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[19][33] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15229_
.subckt AOI22X1 A=$abc$48160$new_n15226_ B=$abc$48160$new_n15227_ C=$abc$48160$new_n15228_ D=$abc$48160$new_n15229_ Y=$abc$48160$new_n15230_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15230_ C=$abc$48160$new_n15225_ Y=$abc$48160$new_n15231_
.subckt MUX2X1 A=regfile[7][33] B=regfile[3][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15232_
.subckt MUX2X1 A=regfile[6][33] B=regfile[2][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15233_
.subckt MUX2X1 A=$abc$48160$new_n15232_ B=$abc$48160$new_n15233_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15234_
.subckt MUX2X1 A=regfile[5][33] B=regfile[1][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15235_
.subckt MUX2X1 A=regfile[4][33] B=regfile[0][33] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15236_
.subckt MUX2X1 A=$abc$48160$new_n15235_ B=$abc$48160$new_n15236_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15237_
.subckt MUX2X1 A=$abc$48160$new_n15234_ B=$abc$48160$new_n15237_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15238_
.subckt MUX2X1 A=$abc$48160$new_n15231_ B=$abc$48160$new_n15238_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15239_
.subckt MUX2X1 A=$abc$48160$new_n15220_ B=$abc$48160$new_n15239_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15240_
.subckt MUX2X1 A=$abc$48160$new_n15200_ B=$abc$48160$new_n15240_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[33]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10619_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15242_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][34] C=$abc$48160$new_n15242_ Y=$abc$48160$new_n15243_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10620_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15244_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][34] C=$abc$48160$new_n15244_ Y=$abc$48160$new_n15245_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10618_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15246_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][34] C=$abc$48160$new_n15246_ Y=$abc$48160$new_n15247_
.subckt MUX2X1 A=regfile[20][34] B=regfile[16][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15248_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15248_ Y=$abc$48160$new_n15249_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10627_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15250_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][34] C=$abc$48160$new_n15250_ Y=$abc$48160$new_n15251_
.subckt MUX2X1 A=$abc$48160$new_n10622_ B=$abc$48160$new_n10626_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15252_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15252_ Y=$abc$48160$new_n15253_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10625_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15254_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][34] C=$abc$48160$new_n15254_ Y=$abc$48160$new_n15255_
.subckt MUX2X1 A=$abc$48160$new_n10621_ B=$abc$48160$new_n10624_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15256_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15256_ Y=$abc$48160$new_n15257_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15251_ C=$abc$48160$new_n15253_ Y=$abc$48160$new_n15258_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15255_ C=$abc$48160$new_n15257_ Y=$abc$48160$new_n15259_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15258_ C=$abc$48160$new_n15259_ Y=$abc$48160$new_n15260_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15243_ C=$abc$48160$new_n15245_ Y=$abc$48160$new_n15261_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15247_ C=$abc$48160$new_n15249_ Y=$abc$48160$new_n15262_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15261_ C=$abc$48160$new_n15262_ Y=$abc$48160$new_n15263_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15260_ C=$abc$48160$new_n15263_ Y=$abc$48160$new_n15264_
.subckt MUX2X1 A=regfile[6][34] B=regfile[2][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15265_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15265_ Y=$abc$48160$new_n15266_
.subckt MUX2X1 A=regfile[7][34] B=regfile[3][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15267_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15267_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15268_
.subckt MUX2X1 A=regfile[4][34] B=regfile[0][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15269_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15269_ Y=$abc$48160$new_n15270_
.subckt MUX2X1 A=regfile[5][34] B=regfile[1][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15271_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15271_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15272_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10614_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15273_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][34] C=$abc$48160$new_n15273_ Y=$abc$48160$new_n15274_
.subckt MUX2X1 A=regfile[14][34] B=regfile[10][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15275_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15275_ C=$abc$48160$new_n15274_ Y=$abc$48160$new_n15276_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10612_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15277_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][34] C=$abc$48160$new_n15277_ Y=$abc$48160$new_n15278_
.subckt MUX2X1 A=regfile[12][34] B=regfile[8][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15279_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15279_ C=$abc$48160$new_n15278_ Y=$abc$48160$new_n15280_
.subckt AOI22X1 A=$abc$48160$new_n15266_ B=$abc$48160$new_n15268_ C=$abc$48160$new_n15270_ D=$abc$48160$new_n15272_ Y=$abc$48160$new_n15281_
.subckt MUX2X1 A=$abc$48160$new_n15276_ B=$abc$48160$new_n15280_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15282_
.subckt MUX2X1 A=$abc$48160$new_n15281_ B=$abc$48160$new_n15282_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15283_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15283_ C=$abc$48160$new_n15264_ Y=$abc$48160$new_n15284_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][34] Y=$abc$48160$new_n15285_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10655_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15286_
.subckt MUX2X1 A=$abc$48160$new_n10651_ B=$abc$48160$new_n10654_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15287_
.subckt AOI22X1 A=$abc$48160$new_n15285_ B=$abc$48160$new_n15286_ C=$abc$48160$new_n15287_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n15288_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10644_ Y=$abc$48160$new_n15289_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10648_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15290_
.subckt MUX2X1 A=$abc$48160$new_n10643_ B=$abc$48160$new_n10647_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15291_
.subckt AOI22X1 A=$abc$48160$new_n15289_ B=$abc$48160$new_n15290_ C=$abc$48160$new_n15291_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n15292_
.subckt MUX2X1 A=regfile[55][34] B=regfile[54][34] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15293_
.subckt MUX2X1 A=regfile[51][34] B=regfile[50][34] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15294_
.subckt MUX2X1 A=$abc$48160$new_n15293_ B=$abc$48160$new_n15294_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15295_
.subckt MUX2X1 A=regfile[63][34] B=regfile[62][34] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15296_
.subckt MUX2X1 A=regfile[59][34] B=regfile[58][34] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15297_
.subckt MUX2X1 A=$abc$48160$new_n15296_ B=$abc$48160$new_n15297_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15298_
.subckt MUX2X1 A=$abc$48160$new_n15295_ B=$abc$48160$new_n15298_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15299_
.subckt MUX2X1 A=$abc$48160$new_n15288_ B=$abc$48160$new_n15292_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15300_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15300_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n15301_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15299_ C=$abc$48160$new_n15301_ Y=$abc$48160$new_n15302_
.subckt MUX2X1 A=regfile[36][34] B=regfile[32][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15303_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10633_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15304_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][34] C=$abc$48160$new_n15304_ Y=$abc$48160$new_n15305_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15303_ C=$abc$48160$new_n15305_ Y=$abc$48160$new_n15306_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10640_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15307_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][34] C=$abc$48160$new_n15307_ Y=$abc$48160$new_n15308_
.subckt MUX2X1 A=regfile[44][34] B=regfile[40][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15309_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15309_ C=$abc$48160$new_n15308_ Y=$abc$48160$new_n15310_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10642_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15311_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][34] C=$abc$48160$new_n15311_ Y=$abc$48160$new_n15312_
.subckt MUX2X1 A=regfile[46][34] B=regfile[42][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15313_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15313_ C=$abc$48160$new_n15312_ Y=$abc$48160$new_n15314_
.subckt MUX2X1 A=regfile[38][34] B=regfile[34][34] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15315_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10635_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15316_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][34] C=$abc$48160$new_n15316_ Y=$abc$48160$new_n15317_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15315_ C=$abc$48160$new_n15317_ Y=$abc$48160$new_n15318_
.subckt MUX2X1 A=$abc$48160$new_n15306_ B=$abc$48160$new_n15310_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15319_
.subckt MUX2X1 A=$abc$48160$new_n15314_ B=$abc$48160$new_n15318_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15320_
.subckt MUX2X1 A=$abc$48160$new_n15319_ B=$abc$48160$new_n15320_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15321_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15321_ C=$abc$48160$new_n15302_ Y=$abc$48160$new_n15322_
.subckt MUX2X1 A=$abc$48160$new_n15284_ B=$abc$48160$new_n15322_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[34]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][35] Y=$abc$48160$new_n15324_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15325_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][35] Y=$abc$48160$new_n15326_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15327_
.subckt AOI22X1 A=$abc$48160$new_n15324_ B=$abc$48160$new_n15325_ C=$abc$48160$new_n15326_ D=$abc$48160$new_n15327_ Y=$abc$48160$new_n15328_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][35] Y=$abc$48160$new_n15329_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15330_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][35] Y=$abc$48160$new_n15331_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15332_
.subckt AOI22X1 A=$abc$48160$new_n15329_ B=$abc$48160$new_n15330_ C=$abc$48160$new_n15331_ D=$abc$48160$new_n15332_ Y=$abc$48160$new_n15333_
.subckt MUX2X1 A=$abc$48160$new_n15328_ B=$abc$48160$new_n15333_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15334_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][35] Y=$abc$48160$new_n15335_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15336_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[19][35] Y=$abc$48160$new_n15337_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15338_
.subckt AOI22X1 A=$abc$48160$new_n15335_ B=$abc$48160$new_n15336_ C=$abc$48160$new_n15337_ D=$abc$48160$new_n15338_ Y=$abc$48160$new_n15339_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][35] Y=$abc$48160$new_n15340_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15341_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][35] Y=$abc$48160$new_n15342_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[17][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15343_
.subckt AOI22X1 A=$abc$48160$new_n15340_ B=$abc$48160$new_n15341_ C=$abc$48160$new_n15342_ D=$abc$48160$new_n15343_ Y=$abc$48160$new_n15344_
.subckt MUX2X1 A=$abc$48160$new_n15339_ B=$abc$48160$new_n15344_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15345_
.subckt MUX2X1 A=$abc$48160$new_n15334_ B=$abc$48160$new_n15345_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15346_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][35] Y=$abc$48160$new_n15347_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15348_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][35] Y=$abc$48160$new_n15349_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15350_
.subckt AOI22X1 A=$abc$48160$new_n15347_ B=$abc$48160$new_n15348_ C=$abc$48160$new_n15349_ D=$abc$48160$new_n15350_ Y=$abc$48160$new_n15351_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][35] Y=$abc$48160$new_n15352_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15353_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][35] Y=$abc$48160$new_n15354_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15355_
.subckt AOI22X1 A=$abc$48160$new_n15352_ B=$abc$48160$new_n15353_ C=$abc$48160$new_n15354_ D=$abc$48160$new_n15355_ Y=$abc$48160$new_n15356_
.subckt MUX2X1 A=$abc$48160$new_n15351_ B=$abc$48160$new_n15356_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15357_
.subckt MUX2X1 A=regfile[7][35] B=regfile[3][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15358_
.subckt MUX2X1 A=regfile[6][35] B=regfile[2][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15359_
.subckt MUX2X1 A=$abc$48160$new_n15358_ B=$abc$48160$new_n15359_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15360_
.subckt MUX2X1 A=regfile[5][35] B=regfile[1][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15361_
.subckt MUX2X1 A=regfile[4][35] B=regfile[0][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15362_
.subckt MUX2X1 A=$abc$48160$new_n15361_ B=$abc$48160$new_n15362_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15363_
.subckt MUX2X1 A=$abc$48160$new_n15360_ B=$abc$48160$new_n15363_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15364_
.subckt MUX2X1 A=$abc$48160$new_n15357_ B=$abc$48160$new_n15364_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15365_
.subckt MUX2X1 A=$abc$48160$new_n15346_ B=$abc$48160$new_n15365_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15366_
.subckt MUX2X1 A=regfile[52][35] B=regfile[48][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15367_
.subckt MUX2X1 A=regfile[53][35] B=regfile[49][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15368_
.subckt MUX2X1 A=$abc$48160$new_n15367_ B=$abc$48160$new_n15368_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15369_
.subckt MUX2X1 A=regfile[60][35] B=regfile[56][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15370_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10711_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15371_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][35] C=$abc$48160$new_n15371_ Y=$abc$48160$new_n15372_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15370_ C=$abc$48160$new_n15372_ Y=$abc$48160$new_n15373_
.subckt MUX2X1 A=$abc$48160$new_n15369_ B=$abc$48160$new_n15373_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15374_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[54][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15375_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10701_ C=$abc$48160$new_n15375_ Y=$abc$48160$new_n15376_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15377_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10706_ C=$abc$48160$new_n15377_ Y=$abc$48160$new_n15378_
.subckt OAI21X1 A=$abc$48160$new_n15376_ B=$abc$48160$new_n15378_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n15379_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[58][35] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15380_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10712_ C=$abc$48160$new_n15380_ Y=$abc$48160$new_n15381_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][35] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15382_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10713_ C=$abc$48160$new_n15382_ Y=$abc$48160$new_n15383_
.subckt OAI21X1 A=$abc$48160$new_n15381_ B=$abc$48160$new_n15383_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15384_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15379_ C=$abc$48160$new_n15384_ Y=$abc$48160$new_n15385_
.subckt MUX2X1 A=regfile[37][35] B=regfile[33][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15386_
.subckt MUX2X1 A=regfile[36][35] B=regfile[32][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15387_
.subckt MUX2X1 A=$abc$48160$new_n15386_ B=$abc$48160$new_n15387_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15388_
.subckt MUX2X1 A=regfile[44][35] B=regfile[40][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15389_
.subckt MUX2X1 A=regfile[45][35] B=regfile[41][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15390_
.subckt MUX2X1 A=$abc$48160$new_n15389_ B=$abc$48160$new_n15390_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15391_
.subckt MUX2X1 A=regfile[47][35] B=regfile[43][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15392_
.subckt MUX2X1 A=regfile[46][35] B=regfile[42][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15393_
.subckt MUX2X1 A=$abc$48160$new_n15392_ B=$abc$48160$new_n15393_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15394_
.subckt MUX2X1 A=regfile[39][35] B=regfile[35][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15395_
.subckt MUX2X1 A=regfile[38][35] B=regfile[34][35] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15396_
.subckt MUX2X1 A=$abc$48160$new_n15395_ B=$abc$48160$new_n15396_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15397_
.subckt MUX2X1 A=$abc$48160$new_n15388_ B=$abc$48160$new_n15391_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15398_
.subckt MUX2X1 A=$abc$48160$new_n15394_ B=$abc$48160$new_n15397_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15399_
.subckt MUX2X1 A=$abc$48160$new_n15398_ B=$abc$48160$new_n15399_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15400_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15374_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n15401_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n15400_ C=$abc$48160$new_n15401_ D=$abc$48160$new_n15385_ Y=$abc$48160$new_n15402_
.subckt MUX2X1 A=$abc$48160$new_n15366_ B=$abc$48160$new_n15402_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[35]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10754_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15404_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][36] C=$abc$48160$new_n15404_ Y=$abc$48160$new_n15405_
.subckt MUX2X1 A=regfile[46][36] B=regfile[42][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15406_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15406_ C=$abc$48160$new_n15405_ Y=$abc$48160$new_n15407_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10752_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15408_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][36] C=$abc$48160$new_n15408_ Y=$abc$48160$new_n15409_
.subckt MUX2X1 A=regfile[44][36] B=regfile[40][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15410_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15410_ C=$abc$48160$new_n15409_ Y=$abc$48160$new_n15411_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10769_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15412_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][36] C=$abc$48160$new_n15412_ Y=$abc$48160$new_n15413_
.subckt MUX2X1 A=$abc$48160$new_n10764_ B=$abc$48160$new_n10768_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15414_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15414_ Y=$abc$48160$new_n15415_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10767_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15416_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][36] C=$abc$48160$new_n15416_ Y=$abc$48160$new_n15417_
.subckt MUX2X1 A=$abc$48160$new_n10763_ B=$abc$48160$new_n10766_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15418_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15418_ Y=$abc$48160$new_n15419_
.subckt MUX2X1 A=regfile[38][36] B=regfile[34][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15420_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15420_ Y=$abc$48160$new_n15421_
.subckt MUX2X1 A=regfile[39][36] B=regfile[35][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15422_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15422_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15423_
.subckt MUX2X1 A=regfile[36][36] B=regfile[32][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15424_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15424_ Y=$abc$48160$new_n15425_
.subckt MUX2X1 A=regfile[37][36] B=regfile[33][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15426_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15426_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15427_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10761_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15428_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][36] C=$abc$48160$new_n15428_ Y=$abc$48160$new_n15429_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10762_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15430_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][36] C=$abc$48160$new_n15430_ Y=$abc$48160$new_n15431_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10760_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15432_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][36] C=$abc$48160$new_n15432_ Y=$abc$48160$new_n15433_
.subckt MUX2X1 A=$abc$48160$new_n10755_ B=$abc$48160$new_n10759_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15434_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15434_ Y=$abc$48160$new_n15435_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15413_ C=$abc$48160$new_n15415_ Y=$abc$48160$new_n15436_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15417_ C=$abc$48160$new_n15419_ Y=$abc$48160$new_n15437_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15436_ C=$abc$48160$new_n15437_ Y=$abc$48160$new_n15438_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15429_ C=$abc$48160$new_n15431_ Y=$abc$48160$new_n15439_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15433_ C=$abc$48160$new_n15435_ Y=$abc$48160$new_n15440_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15439_ C=$abc$48160$new_n15440_ Y=$abc$48160$new_n15441_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15438_ C=$abc$48160$new_n15441_ Y=$abc$48160$new_n15442_
.subckt AOI22X1 A=$abc$48160$new_n15421_ B=$abc$48160$new_n15423_ C=$abc$48160$new_n15425_ D=$abc$48160$new_n15427_ Y=$abc$48160$new_n15443_
.subckt MUX2X1 A=$abc$48160$new_n15407_ B=$abc$48160$new_n15411_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15444_
.subckt MUX2X1 A=$abc$48160$new_n15443_ B=$abc$48160$new_n15444_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15445_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15445_ C=$abc$48160$new_n15442_ Y=$abc$48160$new_n15446_
.subckt MUX2X1 A=regfile[23][36] B=regfile[19][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15447_
.subckt MUX2X1 A=regfile[22][36] B=regfile[18][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15448_
.subckt MUX2X1 A=$abc$48160$new_n15447_ B=$abc$48160$new_n15448_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15449_
.subckt MUX2X1 A=regfile[21][36] B=regfile[17][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15450_
.subckt MUX2X1 A=regfile[20][36] B=regfile[16][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15451_
.subckt MUX2X1 A=$abc$48160$new_n15450_ B=$abc$48160$new_n15451_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15452_
.subckt MUX2X1 A=$abc$48160$new_n15449_ B=$abc$48160$new_n15452_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15453_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10719_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15454_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][36] C=$abc$48160$new_n15454_ Y=$abc$48160$new_n15455_
.subckt MUX2X1 A=regfile[4][36] B=regfile[0][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15456_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15456_ C=$abc$48160$new_n15455_ Y=$abc$48160$new_n15457_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][36] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15458_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10721_ C=$abc$48160$new_n15458_ Y=$abc$48160$new_n15459_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][36] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15460_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10720_ C=$abc$48160$new_n15460_ Y=$abc$48160$new_n15461_
.subckt OR2X1 A=$abc$48160$new_n15459_ B=$abc$48160$new_n15461_ Y=$abc$48160$new_n15462_
.subckt MUX2X1 A=$abc$48160$new_n15457_ B=$abc$48160$new_n15462_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15463_
.subckt MUX2X1 A=regfile[12][36] B=regfile[8][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15464_
.subckt MUX2X1 A=regfile[13][36] B=regfile[9][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15465_
.subckt MUX2X1 A=$abc$48160$new_n15464_ B=$abc$48160$new_n15465_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15466_
.subckt MUX2X1 A=regfile[14][36] B=regfile[10][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15467_
.subckt MUX2X1 A=regfile[15][36] B=regfile[11][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15468_
.subckt MUX2X1 A=$abc$48160$new_n15467_ B=$abc$48160$new_n15468_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15469_
.subckt MUX2X1 A=$abc$48160$new_n15466_ B=$abc$48160$new_n15469_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15470_
.subckt MUX2X1 A=$abc$48160$new_n15463_ B=$abc$48160$new_n15470_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15471_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10737_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15472_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][36] C=$abc$48160$new_n15472_ Y=$abc$48160$new_n15473_
.subckt MUX2X1 A=regfile[28][36] B=regfile[24][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15474_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15474_ C=$abc$48160$new_n15473_ Y=$abc$48160$new_n15475_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10739_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15476_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][36] C=$abc$48160$new_n15476_ Y=$abc$48160$new_n15477_
.subckt MUX2X1 A=regfile[30][36] B=regfile[26][36] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15478_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15478_ C=$abc$48160$new_n15477_ Y=$abc$48160$new_n15479_
.subckt MUX2X1 A=$abc$48160$new_n15475_ B=$abc$48160$new_n15479_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15480_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15453_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15481_
.subckt INVX1 A=$abc$48160$new_n15481_ Y=$abc$48160$new_n15482_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15480_ C=$abc$48160$new_n15482_ Y=$abc$48160$new_n15483_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15471_ C=$abc$48160$new_n15483_ Y=$abc$48160$new_n15484_
.subckt MUX2X1 A=$abc$48160$new_n15446_ B=$abc$48160$new_n15484_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[36]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][37] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15486_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10815_ C=$abc$48160$new_n15486_ Y=$abc$48160$new_n15487_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][37] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15488_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10814_ C=$abc$48160$new_n15488_ Y=$abc$48160$new_n15489_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15487_ C=$abc$48160$new_n15489_ Y=$abc$48160$new_n15490_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10817_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15491_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][37] C=$abc$48160$new_n15491_ Y=$abc$48160$new_n15492_
.subckt MUX2X1 A=regfile[52][37] B=regfile[48][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15493_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15493_ C=$abc$48160$new_n15492_ Y=$abc$48160$new_n15494_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15494_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15495_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10822_ Y=$abc$48160$new_n15496_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10826_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15497_
.subckt MUX2X1 A=$abc$48160$new_n10821_ B=$abc$48160$new_n10825_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15498_
.subckt AOI22X1 A=$abc$48160$new_n15496_ B=$abc$48160$new_n15497_ C=$abc$48160$new_n15498_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n15499_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15499_ Y=$abc$48160$new_n15500_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10824_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15501_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][37] C=$abc$48160$new_n15501_ Y=$abc$48160$new_n15502_
.subckt MUX2X1 A=regfile[60][37] B=regfile[56][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15503_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15503_ C=$abc$48160$new_n15502_ Y=$abc$48160$new_n15504_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15504_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n15505_
.subckt AOI22X1 A=$abc$48160$new_n15490_ B=$abc$48160$new_n15495_ C=$abc$48160$new_n15500_ D=$abc$48160$new_n15505_ Y=$abc$48160$new_n15506_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][37] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15507_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10803_ C=$abc$48160$new_n15507_ Y=$abc$48160$new_n15508_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][37] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15509_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10804_ C=$abc$48160$new_n15509_ Y=$abc$48160$new_n15510_
.subckt OR2X1 A=$abc$48160$new_n15508_ B=$abc$48160$new_n15510_ Y=$abc$48160$new_n15511_
.subckt MUX2X1 A=regfile[36][37] B=regfile[32][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15512_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10802_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15513_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][37] C=$abc$48160$new_n15513_ Y=$abc$48160$new_n15514_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15512_ C=$abc$48160$new_n15514_ Y=$abc$48160$new_n15515_
.subckt MUX2X1 A=regfile[47][37] B=regfile[43][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15516_
.subckt MUX2X1 A=regfile[46][37] B=regfile[42][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15517_
.subckt MUX2X1 A=$abc$48160$new_n15516_ B=$abc$48160$new_n15517_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15518_
.subckt MUX2X1 A=regfile[45][37] B=regfile[41][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15519_
.subckt MUX2X1 A=regfile[44][37] B=regfile[40][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15520_
.subckt MUX2X1 A=$abc$48160$new_n15519_ B=$abc$48160$new_n15520_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15521_
.subckt MUX2X1 A=$abc$48160$new_n15511_ B=$abc$48160$new_n15515_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15522_
.subckt MUX2X1 A=$abc$48160$new_n15518_ B=$abc$48160$new_n15521_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15523_
.subckt MUX2X1 A=$abc$48160$new_n15522_ B=$abc$48160$new_n15523_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15524_
.subckt MUX2X1 A=$abc$48160$new_n15506_ B=$abc$48160$new_n15524_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15525_
.subckt MUX2X1 A=regfile[29][37] B=regfile[25][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15526_
.subckt MUX2X1 A=regfile[28][37] B=regfile[24][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15527_
.subckt MUX2X1 A=$abc$48160$new_n15526_ B=$abc$48160$new_n15527_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15528_
.subckt MUX2X1 A=regfile[21][37] B=regfile[17][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15529_
.subckt MUX2X1 A=regfile[20][37] B=regfile[16][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15530_
.subckt MUX2X1 A=$abc$48160$new_n15529_ B=$abc$48160$new_n15530_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15531_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10796_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15532_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][37] C=$abc$48160$new_n15532_ Y=$abc$48160$new_n15533_
.subckt MUX2X1 A=$abc$48160$new_n10791_ B=$abc$48160$new_n10795_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15534_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15534_ Y=$abc$48160$new_n15535_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15533_ C=$abc$48160$new_n15535_ Y=$abc$48160$new_n15536_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10788_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15537_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][37] C=$abc$48160$new_n15537_ Y=$abc$48160$new_n15538_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10789_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15539_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][37] C=$abc$48160$new_n15539_ Y=$abc$48160$new_n15540_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15538_ C=$abc$48160$new_n15540_ Y=$abc$48160$new_n15541_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15536_ C=$abc$48160$new_n15541_ Y=$abc$48160$new_n15542_
.subckt MUX2X1 A=$abc$48160$new_n15528_ B=$abc$48160$new_n15531_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15543_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15543_ Y=$abc$48160$new_n15544_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15542_ C=$abc$48160$new_n15544_ Y=$abc$48160$new_n15545_
.subckt MUX2X1 A=regfile[6][37] B=regfile[2][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15546_
.subckt MUX2X1 A=regfile[7][37] B=regfile[3][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15547_
.subckt MUX2X1 A=regfile[14][37] B=regfile[10][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15548_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10784_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15549_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][37] C=$abc$48160$new_n15549_ Y=$abc$48160$new_n15550_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15548_ C=$abc$48160$new_n15550_ Y=$abc$48160$new_n15551_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15551_ Y=$abc$48160$new_n15552_
.subckt MUX2X1 A=$abc$48160$new_n15546_ B=$abc$48160$new_n15547_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15553_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15553_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15554_
.subckt MUX2X1 A=regfile[4][37] B=regfile[0][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15555_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10775_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15556_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][37] C=$abc$48160$new_n15556_ Y=$abc$48160$new_n15557_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15555_ C=$abc$48160$new_n15557_ Y=$abc$48160$new_n15558_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10782_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15559_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][37] C=$abc$48160$new_n15559_ Y=$abc$48160$new_n15560_
.subckt MUX2X1 A=regfile[12][37] B=regfile[8][37] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15561_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15561_ C=$abc$48160$new_n15560_ Y=$abc$48160$new_n15562_
.subckt MUX2X1 A=$abc$48160$new_n15558_ B=$abc$48160$new_n15562_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15563_
.subckt AOI22X1 A=$abc$48160$new_n15552_ B=$abc$48160$new_n15554_ C=$abc$48160$new_n15563_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n15564_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15564_ C=$abc$48160$new_n15545_ Y=$abc$48160$new_n15565_
.subckt MUX2X1 A=$abc$48160$new_n15525_ B=$abc$48160$new_n15565_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[37]
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][38] Y=$abc$48160$new_n15567_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[18][38] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15568_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][38] Y=$abc$48160$new_n15569_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[19][38] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15570_
.subckt AOI22X1 A=$abc$48160$new_n15567_ B=$abc$48160$new_n15568_ C=$abc$48160$new_n15569_ D=$abc$48160$new_n15570_ Y=$abc$48160$new_n15571_
.subckt MUX2X1 A=regfile[31][38] B=regfile[27][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15572_
.subckt MUX2X1 A=regfile[30][38] B=regfile[26][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15573_
.subckt MUX2X1 A=$abc$48160$new_n15572_ B=$abc$48160$new_n15573_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15574_
.subckt MUX2X1 A=$abc$48160$new_n15571_ B=$abc$48160$new_n15574_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15575_
.subckt MUX2X1 A=regfile[29][38] B=regfile[25][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15576_
.subckt MUX2X1 A=regfile[28][38] B=regfile[24][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15577_
.subckt MUX2X1 A=$abc$48160$new_n15576_ B=$abc$48160$new_n15577_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15578_
.subckt MUX2X1 A=regfile[20][38] B=regfile[16][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15579_
.subckt MUX2X1 A=regfile[21][38] B=regfile[17][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15580_
.subckt MUX2X1 A=$abc$48160$new_n15579_ B=$abc$48160$new_n15580_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15581_
.subckt MUX2X1 A=$abc$48160$new_n15578_ B=$abc$48160$new_n15581_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15582_
.subckt MUX2X1 A=$abc$48160$new_n15575_ B=$abc$48160$new_n15582_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15583_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][38] Y=$abc$48160$new_n15584_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][38] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15585_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][38] Y=$abc$48160$new_n15586_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][38] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15587_
.subckt AOI22X1 A=$abc$48160$new_n15584_ B=$abc$48160$new_n15585_ C=$abc$48160$new_n15586_ D=$abc$48160$new_n15587_ Y=$abc$48160$new_n15588_
.subckt MUX2X1 A=regfile[7][38] B=regfile[3][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15589_
.subckt MUX2X1 A=regfile[6][38] B=regfile[2][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15590_
.subckt MUX2X1 A=$abc$48160$new_n15589_ B=$abc$48160$new_n15590_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15591_
.subckt MUX2X1 A=$abc$48160$new_n15588_ B=$abc$48160$new_n15591_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15592_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][38] Y=$abc$48160$new_n15593_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][38] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15594_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][38] Y=$abc$48160$new_n15595_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][38] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15596_
.subckt AOI22X1 A=$abc$48160$new_n15593_ B=$abc$48160$new_n15594_ C=$abc$48160$new_n15595_ D=$abc$48160$new_n15596_ Y=$abc$48160$new_n15597_
.subckt MUX2X1 A=regfile[5][38] B=regfile[1][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15598_
.subckt MUX2X1 A=regfile[4][38] B=regfile[0][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15599_
.subckt MUX2X1 A=$abc$48160$new_n15598_ B=$abc$48160$new_n15599_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15600_
.subckt MUX2X1 A=$abc$48160$new_n15597_ B=$abc$48160$new_n15600_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15601_
.subckt MUX2X1 A=$abc$48160$new_n15592_ B=$abc$48160$new_n15601_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15602_
.subckt MUX2X1 A=$abc$48160$new_n15583_ B=$abc$48160$new_n15602_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15603_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10874_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15604_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][38] C=$abc$48160$new_n15604_ Y=$abc$48160$new_n15605_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10875_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15606_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][38] C=$abc$48160$new_n15606_ Y=$abc$48160$new_n15607_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10873_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15608_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][38] C=$abc$48160$new_n15608_ Y=$abc$48160$new_n15609_
.subckt MUX2X1 A=$abc$48160$new_n10868_ B=$abc$48160$new_n10872_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15610_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15610_ Y=$abc$48160$new_n15611_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10882_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15612_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][38] C=$abc$48160$new_n15612_ Y=$abc$48160$new_n15613_
.subckt MUX2X1 A=$abc$48160$new_n10877_ B=$abc$48160$new_n10881_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15614_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15614_ Y=$abc$48160$new_n15615_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10880_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15616_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][38] C=$abc$48160$new_n15616_ Y=$abc$48160$new_n15617_
.subckt MUX2X1 A=$abc$48160$new_n10876_ B=$abc$48160$new_n10879_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15618_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15618_ Y=$abc$48160$new_n15619_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15613_ C=$abc$48160$new_n15615_ Y=$abc$48160$new_n15620_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15617_ C=$abc$48160$new_n15619_ Y=$abc$48160$new_n15621_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15620_ C=$abc$48160$new_n15621_ Y=$abc$48160$new_n15622_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15605_ C=$abc$48160$new_n15607_ Y=$abc$48160$new_n15623_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15609_ C=$abc$48160$new_n15611_ Y=$abc$48160$new_n15624_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15623_ C=$abc$48160$new_n15624_ Y=$abc$48160$new_n15625_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15622_ C=$abc$48160$new_n15625_ Y=$abc$48160$new_n15626_
.subckt MUX2X1 A=regfile[38][38] B=regfile[34][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15627_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15627_ Y=$abc$48160$new_n15628_
.subckt MUX2X1 A=regfile[39][38] B=regfile[35][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15629_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15629_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15630_
.subckt MUX2X1 A=regfile[36][38] B=regfile[32][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15631_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15631_ Y=$abc$48160$new_n15632_
.subckt MUX2X1 A=regfile[37][38] B=regfile[33][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15633_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15633_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15634_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10867_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15635_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][38] C=$abc$48160$new_n15635_ Y=$abc$48160$new_n15636_
.subckt MUX2X1 A=regfile[46][38] B=regfile[42][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15637_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15637_ C=$abc$48160$new_n15636_ Y=$abc$48160$new_n15638_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10865_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15639_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][38] C=$abc$48160$new_n15639_ Y=$abc$48160$new_n15640_
.subckt MUX2X1 A=regfile[44][38] B=regfile[40][38] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15641_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15641_ C=$abc$48160$new_n15640_ Y=$abc$48160$new_n15642_
.subckt AOI22X1 A=$abc$48160$new_n15628_ B=$abc$48160$new_n15630_ C=$abc$48160$new_n15632_ D=$abc$48160$new_n15634_ Y=$abc$48160$new_n15643_
.subckt MUX2X1 A=$abc$48160$new_n15638_ B=$abc$48160$new_n15642_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15644_
.subckt MUX2X1 A=$abc$48160$new_n15643_ B=$abc$48160$new_n15644_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15645_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15645_ C=$abc$48160$new_n15626_ Y=$abc$48160$new_n15646_
.subckt MUX2X1 A=$abc$48160$new_n15603_ B=$abc$48160$new_n15646_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[38]
.subckt MUX2X1 A=regfile[23][39] B=regfile[19][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15648_
.subckt MUX2X1 A=regfile[22][39] B=regfile[18][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15649_
.subckt MUX2X1 A=$abc$48160$new_n15648_ B=$abc$48160$new_n15649_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15650_
.subckt MUX2X1 A=regfile[21][39] B=regfile[17][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15651_
.subckt MUX2X1 A=regfile[20][39] B=regfile[16][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15652_
.subckt MUX2X1 A=$abc$48160$new_n15651_ B=$abc$48160$new_n15652_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15653_
.subckt MUX2X1 A=$abc$48160$new_n15650_ B=$abc$48160$new_n15653_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15654_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10888_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15655_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][39] C=$abc$48160$new_n15655_ Y=$abc$48160$new_n15656_
.subckt MUX2X1 A=regfile[4][39] B=regfile[0][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15657_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15657_ C=$abc$48160$new_n15656_ Y=$abc$48160$new_n15658_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][39] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15659_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10890_ C=$abc$48160$new_n15659_ Y=$abc$48160$new_n15660_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][39] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15661_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10889_ C=$abc$48160$new_n15661_ Y=$abc$48160$new_n15662_
.subckt OR2X1 A=$abc$48160$new_n15660_ B=$abc$48160$new_n15662_ Y=$abc$48160$new_n15663_
.subckt MUX2X1 A=$abc$48160$new_n15658_ B=$abc$48160$new_n15663_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15664_
.subckt MUX2X1 A=regfile[12][39] B=regfile[8][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15665_
.subckt MUX2X1 A=regfile[13][39] B=regfile[9][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15666_
.subckt MUX2X1 A=$abc$48160$new_n15665_ B=$abc$48160$new_n15666_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15667_
.subckt MUX2X1 A=regfile[14][39] B=regfile[10][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15668_
.subckt MUX2X1 A=regfile[15][39] B=regfile[11][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15669_
.subckt MUX2X1 A=$abc$48160$new_n15668_ B=$abc$48160$new_n15669_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15670_
.subckt MUX2X1 A=$abc$48160$new_n15667_ B=$abc$48160$new_n15670_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15671_
.subckt MUX2X1 A=$abc$48160$new_n15664_ B=$abc$48160$new_n15671_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15672_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10906_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15673_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][39] C=$abc$48160$new_n15673_ Y=$abc$48160$new_n15674_
.subckt MUX2X1 A=regfile[28][39] B=regfile[24][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15675_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15675_ C=$abc$48160$new_n15674_ Y=$abc$48160$new_n15676_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10908_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15677_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][39] C=$abc$48160$new_n15677_ Y=$abc$48160$new_n15678_
.subckt MUX2X1 A=regfile[30][39] B=regfile[26][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15679_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15679_ C=$abc$48160$new_n15678_ Y=$abc$48160$new_n15680_
.subckt MUX2X1 A=$abc$48160$new_n15676_ B=$abc$48160$new_n15680_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15681_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15654_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15682_
.subckt INVX1 A=$abc$48160$new_n15682_ Y=$abc$48160$new_n15683_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15681_ C=$abc$48160$new_n15683_ Y=$abc$48160$new_n15684_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15672_ C=$abc$48160$new_n15684_ Y=$abc$48160$new_n15685_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[52][39] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15686_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10924_ C=$abc$48160$new_n15686_ Y=$abc$48160$new_n15687_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][39] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15688_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10929_ C=$abc$48160$new_n15688_ Y=$abc$48160$new_n15689_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[56][39] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15690_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10935_ C=$abc$48160$new_n15690_ Y=$abc$48160$new_n15691_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][39] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15692_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10936_ C=$abc$48160$new_n15692_ Y=$abc$48160$new_n15693_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[58][39] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15694_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10937_ C=$abc$48160$new_n15694_ Y=$abc$48160$new_n15695_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][39] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15696_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10938_ C=$abc$48160$new_n15696_ Y=$abc$48160$new_n15697_
.subckt OAI21X1 A=$abc$48160$new_n15695_ B=$abc$48160$new_n15697_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15698_
.subckt OAI21X1 A=$abc$48160$new_n15691_ B=$abc$48160$new_n15693_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15699_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15698_ C=$abc$48160$new_n15699_ Y=$abc$48160$new_n15700_
.subckt OAI21X1 A=$abc$48160$new_n15687_ B=$abc$48160$new_n15689_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15701_
.subckt MUX2X1 A=$abc$48160$new_n10926_ B=$abc$48160$new_n10930_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15702_
.subckt MUX2X1 A=regfile[55][39] B=regfile[51][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15703_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15703_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15704_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15702_ C=$abc$48160$new_n15704_ Y=$abc$48160$new_n15705_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15701_ C=$abc$48160$new_n15705_ Y=$abc$48160$new_n15706_
.subckt MUX2X1 A=regfile[36][39] B=regfile[32][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15707_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10914_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15708_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][39] C=$abc$48160$new_n15708_ Y=$abc$48160$new_n15709_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15707_ C=$abc$48160$new_n15709_ Y=$abc$48160$new_n15710_
.subckt MUX2X1 A=regfile[45][39] B=regfile[41][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15711_
.subckt MUX2X1 A=regfile[44][39] B=regfile[40][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15712_
.subckt MUX2X1 A=$abc$48160$new_n15711_ B=$abc$48160$new_n15712_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15713_
.subckt MUX2X1 A=regfile[47][39] B=regfile[43][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15714_
.subckt MUX2X1 A=regfile[46][39] B=regfile[42][39] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15715_
.subckt MUX2X1 A=$abc$48160$new_n15714_ B=$abc$48160$new_n15715_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15716_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][39] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15717_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10915_ C=$abc$48160$new_n15717_ Y=$abc$48160$new_n15718_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][39] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15719_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10916_ C=$abc$48160$new_n15719_ Y=$abc$48160$new_n15720_
.subckt OR2X1 A=$abc$48160$new_n15718_ B=$abc$48160$new_n15720_ Y=$abc$48160$new_n15721_
.subckt MUX2X1 A=$abc$48160$new_n15713_ B=$abc$48160$new_n15716_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15722_
.subckt MUX2X1 A=$abc$48160$new_n15710_ B=$abc$48160$new_n15721_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15723_
.subckt MUX2X1 A=$abc$48160$new_n15722_ B=$abc$48160$new_n15723_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15724_
.subckt AND2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15706_ Y=$abc$48160$new_n15725_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n15724_ C=$abc$48160$new_n15725_ D=$abc$48160$new_n15700_ Y=$abc$48160$new_n15726_
.subckt MUX2X1 A=$abc$48160$new_n15685_ B=$abc$48160$new_n15726_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[39]
.subckt MUX2X1 A=regfile[14][40] B=regfile[10][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15728_
.subckt MUX2X1 A=regfile[15][40] B=regfile[11][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15729_
.subckt MUX2X1 A=$abc$48160$new_n15728_ B=$abc$48160$new_n15729_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15730_
.subckt MUX2X1 A=regfile[12][40] B=regfile[8][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15731_
.subckt MUX2X1 A=regfile[13][40] B=regfile[9][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15732_
.subckt MUX2X1 A=$abc$48160$new_n15731_ B=$abc$48160$new_n15732_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15733_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][40] Y=$abc$48160$new_n15734_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][40] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15735_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][40] Y=$abc$48160$new_n15736_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][40] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15737_
.subckt AOI22X1 A=$abc$48160$new_n15734_ B=$abc$48160$new_n15735_ C=$abc$48160$new_n15736_ D=$abc$48160$new_n15737_ Y=$abc$48160$new_n15738_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15738_ Y=$abc$48160$new_n15739_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10964_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15740_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][40] C=$abc$48160$new_n15740_ Y=$abc$48160$new_n15741_
.subckt MUX2X1 A=$abc$48160$new_n10959_ B=$abc$48160$new_n10963_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15742_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15742_ Y=$abc$48160$new_n15743_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15741_ C=$abc$48160$new_n15743_ Y=$abc$48160$new_n15744_
.subckt MUX2X1 A=regfile[7][40] B=regfile[3][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15745_
.subckt MUX2X1 A=regfile[6][40] B=regfile[2][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15746_
.subckt MUX2X1 A=$abc$48160$new_n15745_ B=$abc$48160$new_n15746_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15747_
.subckt MUX2X1 A=regfile[4][40] B=regfile[0][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15748_
.subckt MUX2X1 A=regfile[5][40] B=regfile[1][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15749_
.subckt MUX2X1 A=$abc$48160$new_n15748_ B=$abc$48160$new_n15749_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15750_
.subckt MUX2X1 A=regfile[21][40] B=regfile[17][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15751_
.subckt MUX2X1 A=regfile[20][40] B=regfile[16][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15752_
.subckt MUX2X1 A=$abc$48160$new_n15751_ B=$abc$48160$new_n15752_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15753_
.subckt MUX2X1 A=regfile[23][40] B=regfile[19][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15754_
.subckt MUX2X1 A=regfile[22][40] B=regfile[18][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15755_
.subckt MUX2X1 A=$abc$48160$new_n15754_ B=$abc$48160$new_n15755_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15756_
.subckt MUX2X1 A=$abc$48160$new_n15753_ B=$abc$48160$new_n15756_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15757_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15757_ Y=$abc$48160$new_n15758_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15739_ C=$abc$48160$new_n15744_ Y=$abc$48160$new_n15759_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15758_ C=$abc$48160$new_n15759_ Y=$abc$48160$new_n15760_
.subckt MUX2X1 A=$abc$48160$new_n15730_ B=$abc$48160$new_n15733_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15761_
.subckt MUX2X1 A=$abc$48160$new_n15747_ B=$abc$48160$new_n15750_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15762_
.subckt MUX2X1 A=$abc$48160$new_n15761_ B=$abc$48160$new_n15762_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15763_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15763_ Y=$abc$48160$new_n15764_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10992_ Y=$abc$48160$new_n15765_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][40] Y=$abc$48160$new_n15766_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15765_ C=$abc$48160$new_n15766_ Y=$abc$48160$new_n15767_
.subckt MUX2X1 A=regfile[60][40] B=regfile[56][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15768_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][40] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15769_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10994_ C=$abc$48160$new_n15769_ Y=$abc$48160$new_n15770_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[58][40] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15771_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10993_ C=$abc$48160$new_n15771_ Y=$abc$48160$new_n15772_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][40] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15773_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n10987_ C=$abc$48160$new_n15773_ Y=$abc$48160$new_n15774_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[54][40] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15775_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n10982_ C=$abc$48160$new_n15775_ Y=$abc$48160$new_n15776_
.subckt OAI21X1 A=$abc$48160$new_n15770_ B=$abc$48160$new_n15772_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15777_
.subckt OAI21X1 A=$abc$48160$new_n15774_ B=$abc$48160$new_n15776_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n15778_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15777_ C=$abc$48160$new_n15778_ Y=$abc$48160$new_n15779_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15768_ C=$abc$48160$new_n15767_ Y=$abc$48160$new_n15780_
.subckt MUX2X1 A=regfile[52][40] B=regfile[48][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15781_
.subckt MUX2X1 A=regfile[53][40] B=regfile[49][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15782_
.subckt MUX2X1 A=$abc$48160$new_n15781_ B=$abc$48160$new_n15782_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15783_
.subckt MUX2X1 A=$abc$48160$new_n15780_ B=$abc$48160$new_n15783_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n15784_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15784_ Y=$abc$48160$new_n15785_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15779_ C=$abc$48160$new_n15785_ Y=$abc$48160$new_n15786_
.subckt MUX2X1 A=regfile[37][40] B=regfile[33][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15787_
.subckt MUX2X1 A=regfile[36][40] B=regfile[32][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15788_
.subckt MUX2X1 A=$abc$48160$new_n15787_ B=$abc$48160$new_n15788_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15789_
.subckt MUX2X1 A=regfile[44][40] B=regfile[40][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15790_
.subckt MUX2X1 A=regfile[45][40] B=regfile[41][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15791_
.subckt MUX2X1 A=$abc$48160$new_n15790_ B=$abc$48160$new_n15791_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15792_
.subckt MUX2X1 A=regfile[39][40] B=regfile[35][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15793_
.subckt MUX2X1 A=regfile[38][40] B=regfile[34][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15794_
.subckt MUX2X1 A=$abc$48160$new_n15793_ B=$abc$48160$new_n15794_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15795_
.subckt MUX2X1 A=regfile[47][40] B=regfile[43][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15796_
.subckt MUX2X1 A=regfile[46][40] B=regfile[42][40] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15797_
.subckt MUX2X1 A=$abc$48160$new_n15796_ B=$abc$48160$new_n15797_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15798_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15795_ Y=$abc$48160$new_n15799_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15798_ Y=$abc$48160$new_n15800_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15799_ C=$abc$48160$new_n15800_ Y=$abc$48160$new_n15801_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15789_ Y=$abc$48160$new_n15802_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15792_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15803_
.subckt AOI21X1 A=$abc$48160$new_n15802_ B=$abc$48160$new_n15803_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15804_
.subckt AOI21X1 A=$abc$48160$new_n15760_ B=$abc$48160$new_n15764_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n15805_
.subckt AOI21X1 A=$abc$48160$new_n15801_ B=$abc$48160$new_n15804_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n15806_
.subckt AOI21X1 A=$abc$48160$new_n15786_ B=$abc$48160$new_n15806_ C=$abc$48160$new_n15805_ Y=io_read_ports_0_data[40]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11050_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15808_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][41] C=$abc$48160$new_n15808_ Y=$abc$48160$new_n15809_
.subckt MUX2X1 A=$abc$48160$new_n11045_ B=$abc$48160$new_n11049_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15810_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15810_ Y=$abc$48160$new_n15811_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11048_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15812_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][41] C=$abc$48160$new_n15812_ Y=$abc$48160$new_n15813_
.subckt MUX2X1 A=$abc$48160$new_n11044_ B=$abc$48160$new_n11047_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15814_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15814_ Y=$abc$48160$new_n15815_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11038_ Y=$abc$48160$new_n15816_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11042_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15817_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15818_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11043_ C=$abc$48160$new_n15818_ Y=$abc$48160$new_n15819_
.subckt AOI21X1 A=$abc$48160$new_n15816_ B=$abc$48160$new_n15817_ C=$abc$48160$new_n15819_ Y=$abc$48160$new_n15820_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11037_ Y=$abc$48160$new_n15821_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11041_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15822_
.subckt MUX2X1 A=$abc$48160$new_n11036_ B=$abc$48160$new_n11040_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15823_
.subckt AOI22X1 A=$abc$48160$new_n15821_ B=$abc$48160$new_n15822_ C=$abc$48160$new_n15823_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n15824_
.subckt MUX2X1 A=$abc$48160$new_n15820_ B=$abc$48160$new_n15824_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15825_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[19][41] Y=$abc$48160$new_n15826_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[18][41] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15827_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[23][41] Y=$abc$48160$new_n15828_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[22][41] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n15829_
.subckt AOI22X1 A=$abc$48160$new_n15826_ B=$abc$48160$new_n15827_ C=$abc$48160$new_n15828_ D=$abc$48160$new_n15829_ Y=$abc$48160$new_n15830_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[17][41] Y=$abc$48160$new_n15831_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[16][41] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15832_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[21][41] Y=$abc$48160$new_n15833_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[20][41] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n15834_
.subckt AOI22X1 A=$abc$48160$new_n15831_ B=$abc$48160$new_n15832_ C=$abc$48160$new_n15833_ D=$abc$48160$new_n15834_ Y=$abc$48160$new_n15835_
.subckt MUX2X1 A=$abc$48160$new_n15830_ B=$abc$48160$new_n15835_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15836_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15837_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11007_ C=$abc$48160$new_n15837_ Y=$abc$48160$new_n15838_
.subckt MUX2X1 A=regfile[12][41] B=regfile[8][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15839_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11035_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15840_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][41] C=$abc$48160$new_n15840_ Y=$abc$48160$new_n15841_
.subckt MUX2X1 A=regfile[46][41] B=regfile[42][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15842_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15842_ C=$abc$48160$new_n15841_ Y=$abc$48160$new_n15843_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][41] Y=$abc$48160$new_n15844_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11033_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15845_
.subckt MUX2X1 A=$abc$48160$new_n11029_ B=$abc$48160$new_n11032_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15846_
.subckt AOI22X1 A=$abc$48160$new_n15844_ B=$abc$48160$new_n15845_ C=$abc$48160$new_n15846_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n15847_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][41] Y=$abc$48160$new_n15848_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15849_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][41] Y=$abc$48160$new_n15850_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][41] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15851_
.subckt AOI22X1 A=$abc$48160$new_n15848_ B=$abc$48160$new_n15849_ C=$abc$48160$new_n15850_ D=$abc$48160$new_n15851_ Y=$abc$48160$new_n15852_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][41] Y=$abc$48160$new_n15853_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15854_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][41] Y=$abc$48160$new_n15855_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][41] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15856_
.subckt AOI22X1 A=$abc$48160$new_n15853_ B=$abc$48160$new_n15854_ C=$abc$48160$new_n15855_ D=$abc$48160$new_n15856_ Y=$abc$48160$new_n15857_
.subckt MUX2X1 A=$abc$48160$new_n15852_ B=$abc$48160$new_n15857_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15858_
.subckt MUX2X1 A=regfile[30][41] B=regfile[26][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15859_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11016_ Y=$abc$48160$new_n15860_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11020_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15861_
.subckt AOI21X1 A=$abc$48160$new_n15860_ B=$abc$48160$new_n15861_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15862_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15859_ C=$abc$48160$new_n15862_ Y=$abc$48160$new_n15863_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15864_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11018_ C=$abc$48160$new_n15864_ Y=$abc$48160$new_n15865_
.subckt MUX2X1 A=regfile[28][41] B=regfile[24][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15866_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15866_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15867_
.subckt OAI21X1 A=$abc$48160$new_n15865_ B=$abc$48160$new_n15867_ C=$abc$48160$new_n15863_ Y=$abc$48160$new_n15868_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15839_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15869_
.subckt MUX2X1 A=regfile[14][41] B=regfile[10][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15870_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11005_ Y=$abc$48160$new_n15871_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11009_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15872_
.subckt AOI21X1 A=$abc$48160$new_n15871_ B=$abc$48160$new_n15872_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15873_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15870_ C=$abc$48160$new_n15873_ Y=$abc$48160$new_n15874_
.subckt OAI21X1 A=$abc$48160$new_n15838_ B=$abc$48160$new_n15869_ C=$abc$48160$new_n15874_ Y=$abc$48160$new_n15875_
.subckt MUX2X1 A=$abc$48160$new_n15868_ B=$abc$48160$new_n15875_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15876_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15813_ C=$abc$48160$new_n15815_ Y=$abc$48160$new_n15877_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15809_ C=$abc$48160$new_n15811_ Y=$abc$48160$new_n15878_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15877_ C=$abc$48160$new_n15878_ Y=$abc$48160$new_n15879_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15847_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15880_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15843_ C=$abc$48160$new_n15880_ Y=$abc$48160$new_n15881_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n15879_ C=$abc$48160$new_n15881_ Y=$abc$48160$new_n15882_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n15876_ C=$abc$48160$new_n15882_ Y=$abc$48160$new_n15883_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][41] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15884_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11000_ C=$abc$48160$new_n15884_ Y=$abc$48160$new_n15885_
.subckt MUX2X1 A=regfile[4][41] B=regfile[0][41] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15886_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15886_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15887_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11002_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15888_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][41] C=$abc$48160$new_n15888_ Y=$abc$48160$new_n15889_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11001_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15890_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][41] C=$abc$48160$new_n15890_ Y=$abc$48160$new_n15891_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15889_ C=$abc$48160$new_n15891_ Y=$abc$48160$new_n15892_
.subckt OAI21X1 A=$abc$48160$new_n15885_ B=$abc$48160$new_n15887_ C=$abc$48160$new_n15892_ Y=$abc$48160$new_n15893_
.subckt MUX2X1 A=$abc$48160$new_n15836_ B=$abc$48160$new_n15893_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15894_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15825_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n15895_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15858_ C=$abc$48160$new_n15895_ Y=$abc$48160$new_n15896_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n15894_ C=$abc$48160$new_n15896_ Y=$abc$48160$new_n15897_
.subckt MUX2X1 A=$abc$48160$new_n15883_ B=$abc$48160$new_n15897_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[41]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11091_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15899_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][42] C=$abc$48160$new_n15899_ Y=$abc$48160$new_n15900_
.subckt MUX2X1 A=regfile[46][42] B=regfile[42][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15901_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15901_ C=$abc$48160$new_n15900_ Y=$abc$48160$new_n15902_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11089_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15903_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][42] C=$abc$48160$new_n15903_ Y=$abc$48160$new_n15904_
.subckt MUX2X1 A=regfile[44][42] B=regfile[40][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15905_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15905_ C=$abc$48160$new_n15904_ Y=$abc$48160$new_n15906_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11106_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15907_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][42] C=$abc$48160$new_n15907_ Y=$abc$48160$new_n15908_
.subckt MUX2X1 A=$abc$48160$new_n11101_ B=$abc$48160$new_n11105_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15909_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15909_ Y=$abc$48160$new_n15910_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11104_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15911_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][42] C=$abc$48160$new_n15911_ Y=$abc$48160$new_n15912_
.subckt MUX2X1 A=$abc$48160$new_n11100_ B=$abc$48160$new_n11103_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15913_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15913_ Y=$abc$48160$new_n15914_
.subckt MUX2X1 A=regfile[38][42] B=regfile[34][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15915_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15915_ Y=$abc$48160$new_n15916_
.subckt MUX2X1 A=regfile[39][42] B=regfile[35][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15917_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15917_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n15918_
.subckt MUX2X1 A=regfile[36][42] B=regfile[32][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15919_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15919_ Y=$abc$48160$new_n15920_
.subckt MUX2X1 A=regfile[37][42] B=regfile[33][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15921_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15921_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15922_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11098_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15923_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][42] C=$abc$48160$new_n15923_ Y=$abc$48160$new_n15924_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11099_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15925_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][42] C=$abc$48160$new_n15925_ Y=$abc$48160$new_n15926_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11097_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15927_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][42] C=$abc$48160$new_n15927_ Y=$abc$48160$new_n15928_
.subckt MUX2X1 A=$abc$48160$new_n11092_ B=$abc$48160$new_n11096_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15929_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15929_ Y=$abc$48160$new_n15930_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15908_ C=$abc$48160$new_n15910_ Y=$abc$48160$new_n15931_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15912_ C=$abc$48160$new_n15914_ Y=$abc$48160$new_n15932_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15931_ C=$abc$48160$new_n15932_ Y=$abc$48160$new_n15933_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15924_ C=$abc$48160$new_n15926_ Y=$abc$48160$new_n15934_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15928_ C=$abc$48160$new_n15930_ Y=$abc$48160$new_n15935_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15934_ C=$abc$48160$new_n15935_ Y=$abc$48160$new_n15936_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15933_ C=$abc$48160$new_n15936_ Y=$abc$48160$new_n15937_
.subckt AOI22X1 A=$abc$48160$new_n15916_ B=$abc$48160$new_n15918_ C=$abc$48160$new_n15920_ D=$abc$48160$new_n15922_ Y=$abc$48160$new_n15938_
.subckt MUX2X1 A=$abc$48160$new_n15902_ B=$abc$48160$new_n15906_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15939_
.subckt MUX2X1 A=$abc$48160$new_n15938_ B=$abc$48160$new_n15939_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15940_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15940_ C=$abc$48160$new_n15937_ Y=$abc$48160$new_n15941_
.subckt MUX2X1 A=regfile[23][42] B=regfile[19][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15942_
.subckt MUX2X1 A=regfile[22][42] B=regfile[18][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15943_
.subckt MUX2X1 A=$abc$48160$new_n15942_ B=$abc$48160$new_n15943_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15944_
.subckt MUX2X1 A=regfile[21][42] B=regfile[17][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15945_
.subckt MUX2X1 A=regfile[20][42] B=regfile[16][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15946_
.subckt MUX2X1 A=$abc$48160$new_n15945_ B=$abc$48160$new_n15946_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15947_
.subckt MUX2X1 A=$abc$48160$new_n15944_ B=$abc$48160$new_n15947_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n15948_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11056_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15949_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][42] C=$abc$48160$new_n15949_ Y=$abc$48160$new_n15950_
.subckt MUX2X1 A=regfile[4][42] B=regfile[0][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15951_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15951_ C=$abc$48160$new_n15950_ Y=$abc$48160$new_n15952_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][42] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n15953_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11058_ C=$abc$48160$new_n15953_ Y=$abc$48160$new_n15954_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][42] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15955_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11057_ C=$abc$48160$new_n15955_ Y=$abc$48160$new_n15956_
.subckt OR2X1 A=$abc$48160$new_n15954_ B=$abc$48160$new_n15956_ Y=$abc$48160$new_n15957_
.subckt MUX2X1 A=$abc$48160$new_n15952_ B=$abc$48160$new_n15957_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15958_
.subckt MUX2X1 A=regfile[12][42] B=regfile[8][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15959_
.subckt MUX2X1 A=regfile[13][42] B=regfile[9][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15960_
.subckt MUX2X1 A=$abc$48160$new_n15959_ B=$abc$48160$new_n15960_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15961_
.subckt MUX2X1 A=regfile[14][42] B=regfile[10][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15962_
.subckt MUX2X1 A=regfile[15][42] B=regfile[11][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15963_
.subckt MUX2X1 A=$abc$48160$new_n15962_ B=$abc$48160$new_n15963_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n15964_
.subckt MUX2X1 A=$abc$48160$new_n15961_ B=$abc$48160$new_n15964_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15965_
.subckt MUX2X1 A=$abc$48160$new_n15958_ B=$abc$48160$new_n15965_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n15966_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11074_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15967_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][42] C=$abc$48160$new_n15967_ Y=$abc$48160$new_n15968_
.subckt MUX2X1 A=regfile[28][42] B=regfile[24][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15969_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15969_ C=$abc$48160$new_n15968_ Y=$abc$48160$new_n15970_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11076_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15971_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][42] C=$abc$48160$new_n15971_ Y=$abc$48160$new_n15972_
.subckt MUX2X1 A=regfile[30][42] B=regfile[26][42] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n15973_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n15973_ C=$abc$48160$new_n15972_ Y=$abc$48160$new_n15974_
.subckt MUX2X1 A=$abc$48160$new_n15970_ B=$abc$48160$new_n15974_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n15975_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n15948_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n15976_
.subckt INVX1 A=$abc$48160$new_n15976_ Y=$abc$48160$new_n15977_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n15975_ C=$abc$48160$new_n15977_ Y=$abc$48160$new_n15978_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15966_ C=$abc$48160$new_n15978_ Y=$abc$48160$new_n15979_
.subckt MUX2X1 A=$abc$48160$new_n15941_ B=$abc$48160$new_n15979_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[42]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11165_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15981_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][43] C=$abc$48160$new_n15981_ Y=$abc$48160$new_n15982_
.subckt MUX2X1 A=$abc$48160$new_n11160_ B=$abc$48160$new_n11164_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15983_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15983_ Y=$abc$48160$new_n15984_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11163_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15985_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][43] C=$abc$48160$new_n15985_ Y=$abc$48160$new_n15986_
.subckt MUX2X1 A=$abc$48160$new_n11159_ B=$abc$48160$new_n11162_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15987_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15987_ Y=$abc$48160$new_n15988_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11150_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15989_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][43] C=$abc$48160$new_n15989_ Y=$abc$48160$new_n15990_
.subckt MUX2X1 A=$abc$48160$new_n11145_ B=$abc$48160$new_n11149_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15991_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15991_ Y=$abc$48160$new_n15992_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11148_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n15993_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][43] C=$abc$48160$new_n15993_ Y=$abc$48160$new_n15994_
.subckt MUX2X1 A=$abc$48160$new_n11144_ B=$abc$48160$new_n11147_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n15995_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n15995_ Y=$abc$48160$new_n15996_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15986_ C=$abc$48160$new_n15988_ Y=$abc$48160$new_n15997_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15982_ C=$abc$48160$new_n15984_ Y=$abc$48160$new_n15998_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n15997_ C=$abc$48160$new_n15998_ Y=$abc$48160$new_n15999_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n15990_ C=$abc$48160$new_n15992_ Y=$abc$48160$new_n16000_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n15994_ C=$abc$48160$new_n15996_ Y=$abc$48160$new_n16001_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n16000_ C=$abc$48160$new_n16001_ Y=$abc$48160$new_n16002_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n15999_ C=$abc$48160$new_n16002_ Y=$abc$48160$new_n16003_
.subckt MUX2X1 A=regfile[30][43] B=regfile[26][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16004_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11131_ Y=$abc$48160$new_n16005_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11135_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16006_
.subckt AOI21X1 A=$abc$48160$new_n16005_ B=$abc$48160$new_n16006_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16007_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16004_ C=$abc$48160$new_n16007_ Y=$abc$48160$new_n16008_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][43] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16009_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11133_ C=$abc$48160$new_n16009_ Y=$abc$48160$new_n16010_
.subckt MUX2X1 A=regfile[28][43] B=regfile[24][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16011_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16011_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16012_
.subckt OAI21X1 A=$abc$48160$new_n16010_ B=$abc$48160$new_n16012_ C=$abc$48160$new_n16008_ Y=$abc$48160$new_n16013_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][43] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16014_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11119_ C=$abc$48160$new_n16014_ Y=$abc$48160$new_n16015_
.subckt MUX2X1 A=regfile[12][43] B=regfile[8][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16016_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16016_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16017_
.subckt MUX2X1 A=regfile[14][43] B=regfile[10][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16018_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11117_ Y=$abc$48160$new_n16019_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11121_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16020_
.subckt AOI21X1 A=$abc$48160$new_n16019_ B=$abc$48160$new_n16020_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16021_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16018_ C=$abc$48160$new_n16021_ Y=$abc$48160$new_n16022_
.subckt OAI21X1 A=$abc$48160$new_n16015_ B=$abc$48160$new_n16017_ C=$abc$48160$new_n16022_ Y=$abc$48160$new_n16023_
.subckt MUX2X1 A=$abc$48160$new_n16013_ B=$abc$48160$new_n16023_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16024_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n16024_ C=$abc$48160$new_n16003_ Y=$abc$48160$new_n16025_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[17][43] Y=$abc$48160$new_n16026_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[19][43] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16027_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[21][43] Y=$abc$48160$new_n16028_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[23][43] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16029_
.subckt AOI22X1 A=$abc$48160$new_n16026_ B=$abc$48160$new_n16027_ C=$abc$48160$new_n16028_ D=$abc$48160$new_n16029_ Y=$abc$48160$new_n16030_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[16][43] Y=$abc$48160$new_n16031_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[18][43] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16032_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[20][43] Y=$abc$48160$new_n16033_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[22][43] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16034_
.subckt AOI22X1 A=$abc$48160$new_n16031_ B=$abc$48160$new_n16032_ C=$abc$48160$new_n16033_ D=$abc$48160$new_n16034_ Y=$abc$48160$new_n16035_
.subckt MUX2X1 A=$abc$48160$new_n16030_ B=$abc$48160$new_n16035_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16036_
.subckt MUX2X1 A=$abc$48160$new_n11151_ B=$abc$48160$new_n11155_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16037_
.subckt MUX2X1 A=regfile[53][43] B=regfile[49][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16038_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16038_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16039_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16037_ C=$abc$48160$new_n16039_ Y=$abc$48160$new_n16040_
.subckt MUX2X1 A=regfile[54][43] B=regfile[50][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16041_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16041_ Y=$abc$48160$new_n16042_
.subckt MUX2X1 A=regfile[55][43] B=regfile[51][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16043_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16043_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16044_
.subckt AOI21X1 A=$abc$48160$new_n16042_ B=$abc$48160$new_n16044_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n16045_
.subckt AOI22X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n16036_ C=$abc$48160$new_n16040_ D=$abc$48160$new_n16045_ Y=$abc$48160$new_n16046_
.subckt MUX2X1 A=$abc$48160$new_n11138_ B=$abc$48160$new_n11142_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16047_
.subckt MUX2X1 A=regfile[39][43] B=regfile[35][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16048_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16048_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16049_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16047_ C=$abc$48160$new_n16049_ Y=$abc$48160$new_n16050_
.subckt MUX2X1 A=regfile[36][43] B=regfile[32][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16051_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16051_ Y=$abc$48160$new_n16052_
.subckt MUX2X1 A=regfile[37][43] B=regfile[33][43] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16053_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16053_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16054_
.subckt AOI21X1 A=$abc$48160$new_n16052_ B=$abc$48160$new_n16054_ C=$abc$48160$new_n8748_ Y=$abc$48160$new_n16055_
.subckt MUX2X1 A=$abc$48160$new_n11109_ B=$abc$48160$new_n11110_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16056_
.subckt MUX2X1 A=regfile[7][43] B=regfile[6][43] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16057_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n16057_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16058_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n16056_ C=$abc$48160$new_n16058_ Y=$abc$48160$new_n16059_
.subckt MUX2X1 A=regfile[1][43] B=regfile[0][43] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16060_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n16060_ Y=$abc$48160$new_n16061_
.subckt MUX2X1 A=regfile[5][43] B=regfile[4][43] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16062_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n16062_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16063_
.subckt AOI21X1 A=$abc$48160$new_n16061_ B=$abc$48160$new_n16063_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n16064_
.subckt AOI22X1 A=$abc$48160$new_n16050_ B=$abc$48160$new_n16055_ C=$abc$48160$new_n16059_ D=$abc$48160$new_n16064_ Y=$abc$48160$new_n16065_
.subckt MUX2X1 A=$abc$48160$new_n16046_ B=$abc$48160$new_n16065_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16066_
.subckt MUX2X1 A=$abc$48160$new_n16025_ B=$abc$48160$new_n16066_ S=$\regfile$rdreg[2]$q[3] Y=io_read_ports_0_data[43]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11184_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16068_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][44] C=$abc$48160$new_n16068_ Y=$abc$48160$new_n16069_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11185_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16070_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][44] C=$abc$48160$new_n16070_ Y=$abc$48160$new_n16071_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][44] Y=$abc$48160$new_n16072_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[21][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16073_
.subckt MUX2X1 A=regfile[20][44] B=regfile[16][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16074_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16074_ Y=$abc$48160$new_n16075_
.subckt OAI21X1 A=$abc$48160$new_n16072_ B=$abc$48160$new_n16073_ C=$abc$48160$new_n16075_ Y=$abc$48160$new_n16076_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11192_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16077_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][44] C=$abc$48160$new_n16077_ Y=$abc$48160$new_n16078_
.subckt MUX2X1 A=$abc$48160$new_n11187_ B=$abc$48160$new_n11191_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16079_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16079_ Y=$abc$48160$new_n16080_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11190_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16081_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][44] C=$abc$48160$new_n16081_ Y=$abc$48160$new_n16082_
.subckt MUX2X1 A=$abc$48160$new_n11186_ B=$abc$48160$new_n11189_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16083_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16083_ Y=$abc$48160$new_n16084_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16078_ C=$abc$48160$new_n16080_ Y=$abc$48160$new_n16085_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16082_ C=$abc$48160$new_n16084_ Y=$abc$48160$new_n16086_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16085_ C=$abc$48160$new_n16086_ Y=$abc$48160$new_n16087_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16069_ C=$abc$48160$new_n16071_ Y=$abc$48160$new_n16088_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16076_ Y=$abc$48160$new_n16089_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16088_ C=$abc$48160$new_n16089_ Y=$abc$48160$new_n16090_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16087_ C=$abc$48160$new_n16090_ Y=$abc$48160$new_n16091_
.subckt MUX2X1 A=regfile[6][44] B=regfile[2][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16092_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16092_ Y=$abc$48160$new_n16093_
.subckt MUX2X1 A=regfile[7][44] B=regfile[3][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16094_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16094_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16095_
.subckt MUX2X1 A=regfile[4][44] B=regfile[0][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16096_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16096_ Y=$abc$48160$new_n16097_
.subckt MUX2X1 A=regfile[5][44] B=regfile[1][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16098_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16098_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16099_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11180_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16100_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][44] C=$abc$48160$new_n16100_ Y=$abc$48160$new_n16101_
.subckt MUX2X1 A=regfile[14][44] B=regfile[10][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16102_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16102_ C=$abc$48160$new_n16101_ Y=$abc$48160$new_n16103_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11178_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16104_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][44] C=$abc$48160$new_n16104_ Y=$abc$48160$new_n16105_
.subckt MUX2X1 A=regfile[12][44] B=regfile[8][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16106_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16106_ C=$abc$48160$new_n16105_ Y=$abc$48160$new_n16107_
.subckt AOI22X1 A=$abc$48160$new_n16093_ B=$abc$48160$new_n16095_ C=$abc$48160$new_n16097_ D=$abc$48160$new_n16099_ Y=$abc$48160$new_n16108_
.subckt MUX2X1 A=$abc$48160$new_n16103_ B=$abc$48160$new_n16107_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16109_
.subckt MUX2X1 A=$abc$48160$new_n16108_ B=$abc$48160$new_n16109_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16110_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16110_ C=$abc$48160$new_n16091_ Y=$abc$48160$new_n16111_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][44] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16112_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11220_ C=$abc$48160$new_n16112_ Y=$abc$48160$new_n16113_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16114_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11216_ C=$abc$48160$new_n16114_ Y=$abc$48160$new_n16115_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16113_ C=$abc$48160$new_n16115_ Y=$abc$48160$new_n16116_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][44] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16117_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11213_ C=$abc$48160$new_n16117_ Y=$abc$48160$new_n16118_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][44] Y=$abc$48160$new_n16119_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16120_
.subckt AOI21X1 A=$abc$48160$new_n16119_ B=$abc$48160$new_n16120_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16121_
.subckt AOI21X1 A=$abc$48160$new_n16118_ B=$abc$48160$new_n16121_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16122_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][44] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16123_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11222_ C=$abc$48160$new_n16123_ Y=$abc$48160$new_n16124_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16125_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11217_ C=$abc$48160$new_n16125_ Y=$abc$48160$new_n16126_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16124_ C=$abc$48160$new_n16126_ Y=$abc$48160$new_n16127_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][44] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16128_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11211_ C=$abc$48160$new_n16128_ Y=$abc$48160$new_n16129_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][44] Y=$abc$48160$new_n16130_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16131_
.subckt AOI21X1 A=$abc$48160$new_n16130_ B=$abc$48160$new_n16131_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16132_
.subckt AOI21X1 A=$abc$48160$new_n16129_ B=$abc$48160$new_n16132_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16133_
.subckt AOI22X1 A=$abc$48160$new_n16116_ B=$abc$48160$new_n16122_ C=$abc$48160$new_n16127_ D=$abc$48160$new_n16133_ Y=$abc$48160$new_n16134_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[41][44] Y=$abc$48160$new_n16135_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][44] Y=$abc$48160$new_n16136_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16135_ C=$abc$48160$new_n16136_ Y=$abc$48160$new_n16137_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][44] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16138_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11201_ C=$abc$48160$new_n16138_ Y=$abc$48160$new_n16139_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16137_ C=$abc$48160$new_n16139_ Y=$abc$48160$new_n16140_
.subckt MUX2X1 A=regfile[36][44] B=regfile[32][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16141_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11194_ Y=$abc$48160$new_n16142_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11198_ Y=$abc$48160$new_n16143_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16142_ C=$abc$48160$new_n16143_ Y=$abc$48160$new_n16144_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16141_ C=$abc$48160$new_n16144_ Y=$abc$48160$new_n16145_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16145_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16146_
.subckt MUX2X1 A=$abc$48160$new_n11202_ B=$abc$48160$new_n11206_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16147_
.subckt MUX2X1 A=regfile[47][44] B=regfile[43][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16148_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16148_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16149_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16147_ C=$abc$48160$new_n16149_ Y=$abc$48160$new_n16150_
.subckt MUX2X1 A=regfile[38][44] B=regfile[34][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16151_
.subckt MUX2X1 A=regfile[39][44] B=regfile[35][44] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16152_
.subckt MUX2X1 A=$abc$48160$new_n16151_ B=$abc$48160$new_n16152_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16153_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16153_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16154_
.subckt AOI22X1 A=$abc$48160$new_n16140_ B=$abc$48160$new_n16146_ C=$abc$48160$new_n16150_ D=$abc$48160$new_n16154_ Y=$abc$48160$new_n16155_
.subckt MUX2X1 A=$abc$48160$new_n16134_ B=$abc$48160$new_n16155_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16156_
.subckt MUX2X1 A=$abc$48160$new_n16111_ B=$abc$48160$new_n16156_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[44]
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][45] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16158_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11246_ C=$abc$48160$new_n16158_ Y=$abc$48160$new_n16159_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16160_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11242_ C=$abc$48160$new_n16160_ Y=$abc$48160$new_n16161_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16159_ C=$abc$48160$new_n16161_ Y=$abc$48160$new_n16162_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][45] Y=$abc$48160$new_n16163_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[17][45] Y=$abc$48160$new_n16164_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16163_ C=$abc$48160$new_n16164_ Y=$abc$48160$new_n16165_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][45] Y=$abc$48160$new_n16166_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16167_
.subckt AOI21X1 A=$abc$48160$new_n16166_ B=$abc$48160$new_n16167_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16168_
.subckt AOI21X1 A=$abc$48160$new_n16165_ B=$abc$48160$new_n16168_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16169_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][45] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16170_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11248_ C=$abc$48160$new_n16170_ Y=$abc$48160$new_n16171_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16172_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11243_ C=$abc$48160$new_n16172_ Y=$abc$48160$new_n16173_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16171_ C=$abc$48160$new_n16173_ Y=$abc$48160$new_n16174_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][45] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16175_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11240_ C=$abc$48160$new_n16175_ Y=$abc$48160$new_n16176_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][45] Y=$abc$48160$new_n16177_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16178_
.subckt AOI21X1 A=$abc$48160$new_n16177_ B=$abc$48160$new_n16178_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16179_
.subckt AOI21X1 A=$abc$48160$new_n16176_ B=$abc$48160$new_n16179_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16180_
.subckt AOI22X1 A=$abc$48160$new_n16162_ B=$abc$48160$new_n16169_ C=$abc$48160$new_n16174_ D=$abc$48160$new_n16180_ Y=$abc$48160$new_n16181_
.subckt MUX2X1 A=regfile[13][45] B=regfile[9][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16182_
.subckt MUX2X1 A=$abc$48160$new_n11231_ B=$abc$48160$new_n11234_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16183_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16183_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16184_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16182_ C=$abc$48160$new_n16184_ Y=$abc$48160$new_n16185_
.subckt MUX2X1 A=regfile[4][45] B=regfile[0][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16186_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16186_ Y=$abc$48160$new_n16187_
.subckt MUX2X1 A=regfile[5][45] B=regfile[1][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16188_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16188_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16189_
.subckt AOI21X1 A=$abc$48160$new_n16187_ B=$abc$48160$new_n16189_ C=$abc$48160$new_n16185_ Y=$abc$48160$new_n16190_
.subckt MUX2X1 A=$abc$48160$new_n11232_ B=$abc$48160$new_n11236_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16191_
.subckt MUX2X1 A=regfile[15][45] B=regfile[11][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16192_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16192_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16193_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16191_ C=$abc$48160$new_n16193_ Y=$abc$48160$new_n16194_
.subckt MUX2X1 A=regfile[6][45] B=regfile[2][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16195_
.subckt MUX2X1 A=regfile[7][45] B=regfile[3][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16196_
.subckt MUX2X1 A=$abc$48160$new_n16195_ B=$abc$48160$new_n16196_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16197_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16194_ Y=$abc$48160$new_n16198_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16197_ C=$abc$48160$new_n16198_ Y=$abc$48160$new_n16199_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16190_ C=$abc$48160$new_n16199_ Y=$abc$48160$new_n16200_
.subckt MUX2X1 A=$abc$48160$new_n16181_ B=$abc$48160$new_n16200_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16201_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][45] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16202_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11267_ C=$abc$48160$new_n16202_ Y=$abc$48160$new_n16203_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16204_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11266_ C=$abc$48160$new_n16204_ Y=$abc$48160$new_n16205_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16203_ C=$abc$48160$new_n16205_ Y=$abc$48160$new_n16206_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11269_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16207_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][45] C=$abc$48160$new_n16207_ Y=$abc$48160$new_n16208_
.subckt MUX2X1 A=regfile[52][45] B=regfile[48][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16209_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16209_ C=$abc$48160$new_n16208_ Y=$abc$48160$new_n16210_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16210_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16211_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11274_ Y=$abc$48160$new_n16212_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11278_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16213_
.subckt MUX2X1 A=$abc$48160$new_n11273_ B=$abc$48160$new_n11277_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16214_
.subckt AOI22X1 A=$abc$48160$new_n16212_ B=$abc$48160$new_n16213_ C=$abc$48160$new_n16214_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16215_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16215_ Y=$abc$48160$new_n16216_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11276_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16217_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][45] C=$abc$48160$new_n16217_ Y=$abc$48160$new_n16218_
.subckt MUX2X1 A=regfile[60][45] B=regfile[56][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16219_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16219_ C=$abc$48160$new_n16218_ Y=$abc$48160$new_n16220_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16220_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16221_
.subckt AOI22X1 A=$abc$48160$new_n16206_ B=$abc$48160$new_n16211_ C=$abc$48160$new_n16216_ D=$abc$48160$new_n16221_ Y=$abc$48160$new_n16222_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][45] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16223_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11255_ C=$abc$48160$new_n16223_ Y=$abc$48160$new_n16224_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][45] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16225_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11256_ C=$abc$48160$new_n16225_ Y=$abc$48160$new_n16226_
.subckt OR2X1 A=$abc$48160$new_n16224_ B=$abc$48160$new_n16226_ Y=$abc$48160$new_n16227_
.subckt MUX2X1 A=regfile[36][45] B=regfile[32][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16228_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11254_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16229_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][45] C=$abc$48160$new_n16229_ Y=$abc$48160$new_n16230_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16228_ C=$abc$48160$new_n16230_ Y=$abc$48160$new_n16231_
.subckt MUX2X1 A=regfile[47][45] B=regfile[43][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16232_
.subckt MUX2X1 A=regfile[46][45] B=regfile[42][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16233_
.subckt MUX2X1 A=$abc$48160$new_n16232_ B=$abc$48160$new_n16233_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16234_
.subckt MUX2X1 A=regfile[45][45] B=regfile[41][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16235_
.subckt MUX2X1 A=regfile[44][45] B=regfile[40][45] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16236_
.subckt MUX2X1 A=$abc$48160$new_n16235_ B=$abc$48160$new_n16236_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16237_
.subckt MUX2X1 A=$abc$48160$new_n16227_ B=$abc$48160$new_n16231_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16238_
.subckt MUX2X1 A=$abc$48160$new_n16234_ B=$abc$48160$new_n16237_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16239_
.subckt MUX2X1 A=$abc$48160$new_n16238_ B=$abc$48160$new_n16239_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16240_
.subckt MUX2X1 A=$abc$48160$new_n16222_ B=$abc$48160$new_n16240_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16241_
.subckt MUX2X1 A=$abc$48160$new_n16201_ B=$abc$48160$new_n16241_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[45]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11299_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16243_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][46] C=$abc$48160$new_n16243_ Y=$abc$48160$new_n16244_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11300_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16245_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][46] C=$abc$48160$new_n16245_ Y=$abc$48160$new_n16246_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11298_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16247_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][46] C=$abc$48160$new_n16247_ Y=$abc$48160$new_n16248_
.subckt MUX2X1 A=regfile[20][46] B=regfile[16][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16249_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16249_ Y=$abc$48160$new_n16250_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11307_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16251_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][46] C=$abc$48160$new_n16251_ Y=$abc$48160$new_n16252_
.subckt MUX2X1 A=$abc$48160$new_n11302_ B=$abc$48160$new_n11306_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16253_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16253_ Y=$abc$48160$new_n16254_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11305_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16255_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][46] C=$abc$48160$new_n16255_ Y=$abc$48160$new_n16256_
.subckt MUX2X1 A=$abc$48160$new_n11301_ B=$abc$48160$new_n11304_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16257_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16257_ Y=$abc$48160$new_n16258_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16252_ C=$abc$48160$new_n16254_ Y=$abc$48160$new_n16259_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16256_ C=$abc$48160$new_n16258_ Y=$abc$48160$new_n16260_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16259_ C=$abc$48160$new_n16260_ Y=$abc$48160$new_n16261_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16244_ C=$abc$48160$new_n16246_ Y=$abc$48160$new_n16262_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16248_ C=$abc$48160$new_n16250_ Y=$abc$48160$new_n16263_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16262_ C=$abc$48160$new_n16263_ Y=$abc$48160$new_n16264_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16261_ C=$abc$48160$new_n16264_ Y=$abc$48160$new_n16265_
.subckt MUX2X1 A=regfile[6][46] B=regfile[2][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16266_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16266_ Y=$abc$48160$new_n16267_
.subckt MUX2X1 A=regfile[7][46] B=regfile[3][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16268_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16268_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16269_
.subckt MUX2X1 A=regfile[4][46] B=regfile[0][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16270_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16270_ Y=$abc$48160$new_n16271_
.subckt MUX2X1 A=regfile[5][46] B=regfile[1][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16272_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16272_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16273_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11294_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16274_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][46] C=$abc$48160$new_n16274_ Y=$abc$48160$new_n16275_
.subckt MUX2X1 A=regfile[14][46] B=regfile[10][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16276_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16276_ C=$abc$48160$new_n16275_ Y=$abc$48160$new_n16277_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11292_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16278_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][46] C=$abc$48160$new_n16278_ Y=$abc$48160$new_n16279_
.subckt MUX2X1 A=regfile[12][46] B=regfile[8][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16280_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16280_ C=$abc$48160$new_n16279_ Y=$abc$48160$new_n16281_
.subckt AOI22X1 A=$abc$48160$new_n16267_ B=$abc$48160$new_n16269_ C=$abc$48160$new_n16271_ D=$abc$48160$new_n16273_ Y=$abc$48160$new_n16282_
.subckt MUX2X1 A=$abc$48160$new_n16277_ B=$abc$48160$new_n16281_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16283_
.subckt MUX2X1 A=$abc$48160$new_n16282_ B=$abc$48160$new_n16283_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16284_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16284_ C=$abc$48160$new_n16265_ Y=$abc$48160$new_n16285_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][46] Y=$abc$48160$new_n16286_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11335_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16287_
.subckt MUX2X1 A=$abc$48160$new_n11331_ B=$abc$48160$new_n11334_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16288_
.subckt AOI22X1 A=$abc$48160$new_n16286_ B=$abc$48160$new_n16287_ C=$abc$48160$new_n16288_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16289_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11324_ Y=$abc$48160$new_n16290_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11328_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16291_
.subckt MUX2X1 A=$abc$48160$new_n11323_ B=$abc$48160$new_n11327_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16292_
.subckt AOI22X1 A=$abc$48160$new_n16290_ B=$abc$48160$new_n16291_ C=$abc$48160$new_n16292_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16293_
.subckt MUX2X1 A=regfile[55][46] B=regfile[54][46] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16294_
.subckt MUX2X1 A=regfile[51][46] B=regfile[50][46] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16295_
.subckt MUX2X1 A=$abc$48160$new_n16294_ B=$abc$48160$new_n16295_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16296_
.subckt MUX2X1 A=regfile[63][46] B=regfile[62][46] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16297_
.subckt MUX2X1 A=regfile[59][46] B=regfile[58][46] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16298_
.subckt MUX2X1 A=$abc$48160$new_n16297_ B=$abc$48160$new_n16298_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16299_
.subckt MUX2X1 A=$abc$48160$new_n16296_ B=$abc$48160$new_n16299_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16300_
.subckt MUX2X1 A=$abc$48160$new_n16289_ B=$abc$48160$new_n16293_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16301_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16301_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n16302_
.subckt OAI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16300_ C=$abc$48160$new_n16302_ Y=$abc$48160$new_n16303_
.subckt MUX2X1 A=regfile[36][46] B=regfile[32][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16304_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11313_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16305_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][46] C=$abc$48160$new_n16305_ Y=$abc$48160$new_n16306_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16304_ C=$abc$48160$new_n16306_ Y=$abc$48160$new_n16307_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11320_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16308_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][46] C=$abc$48160$new_n16308_ Y=$abc$48160$new_n16309_
.subckt MUX2X1 A=regfile[44][46] B=regfile[40][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16310_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16310_ C=$abc$48160$new_n16309_ Y=$abc$48160$new_n16311_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11322_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16312_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][46] C=$abc$48160$new_n16312_ Y=$abc$48160$new_n16313_
.subckt MUX2X1 A=regfile[46][46] B=regfile[42][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16314_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16314_ C=$abc$48160$new_n16313_ Y=$abc$48160$new_n16315_
.subckt MUX2X1 A=regfile[38][46] B=regfile[34][46] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16316_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11315_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16317_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][46] C=$abc$48160$new_n16317_ Y=$abc$48160$new_n16318_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16316_ C=$abc$48160$new_n16318_ Y=$abc$48160$new_n16319_
.subckt MUX2X1 A=$abc$48160$new_n16307_ B=$abc$48160$new_n16311_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16320_
.subckt MUX2X1 A=$abc$48160$new_n16315_ B=$abc$48160$new_n16319_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16321_
.subckt MUX2X1 A=$abc$48160$new_n16320_ B=$abc$48160$new_n16321_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16322_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16322_ C=$abc$48160$new_n16303_ Y=$abc$48160$new_n16323_
.subckt MUX2X1 A=$abc$48160$new_n16285_ B=$abc$48160$new_n16323_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[46]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11379_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16325_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][47] C=$abc$48160$new_n16325_ Y=$abc$48160$new_n16326_
.subckt MUX2X1 A=regfile[46][47] B=regfile[42][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16327_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16327_ C=$abc$48160$new_n16326_ Y=$abc$48160$new_n16328_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11377_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16329_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][47] C=$abc$48160$new_n16329_ Y=$abc$48160$new_n16330_
.subckt MUX2X1 A=regfile[44][47] B=regfile[40][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16331_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16331_ C=$abc$48160$new_n16330_ Y=$abc$48160$new_n16332_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11394_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16333_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][47] C=$abc$48160$new_n16333_ Y=$abc$48160$new_n16334_
.subckt MUX2X1 A=$abc$48160$new_n11389_ B=$abc$48160$new_n11393_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16335_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16335_ Y=$abc$48160$new_n16336_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11392_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16337_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][47] C=$abc$48160$new_n16337_ Y=$abc$48160$new_n16338_
.subckt MUX2X1 A=$abc$48160$new_n11388_ B=$abc$48160$new_n11391_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16339_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16339_ Y=$abc$48160$new_n16340_
.subckt MUX2X1 A=regfile[38][47] B=regfile[34][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16341_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16341_ Y=$abc$48160$new_n16342_
.subckt MUX2X1 A=regfile[39][47] B=regfile[35][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16343_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16343_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16344_
.subckt MUX2X1 A=regfile[36][47] B=regfile[32][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16345_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16345_ Y=$abc$48160$new_n16346_
.subckt MUX2X1 A=regfile[37][47] B=regfile[33][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16347_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16347_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16348_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11386_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16349_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][47] C=$abc$48160$new_n16349_ Y=$abc$48160$new_n16350_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11387_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16351_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][47] C=$abc$48160$new_n16351_ Y=$abc$48160$new_n16352_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11385_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16353_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][47] C=$abc$48160$new_n16353_ Y=$abc$48160$new_n16354_
.subckt MUX2X1 A=$abc$48160$new_n11380_ B=$abc$48160$new_n11384_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16355_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16355_ Y=$abc$48160$new_n16356_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16334_ C=$abc$48160$new_n16336_ Y=$abc$48160$new_n16357_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16338_ C=$abc$48160$new_n16340_ Y=$abc$48160$new_n16358_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16357_ C=$abc$48160$new_n16358_ Y=$abc$48160$new_n16359_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16350_ C=$abc$48160$new_n16352_ Y=$abc$48160$new_n16360_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16354_ C=$abc$48160$new_n16356_ Y=$abc$48160$new_n16361_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16360_ C=$abc$48160$new_n16361_ Y=$abc$48160$new_n16362_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16359_ C=$abc$48160$new_n16362_ Y=$abc$48160$new_n16363_
.subckt AOI22X1 A=$abc$48160$new_n16342_ B=$abc$48160$new_n16344_ C=$abc$48160$new_n16346_ D=$abc$48160$new_n16348_ Y=$abc$48160$new_n16364_
.subckt MUX2X1 A=$abc$48160$new_n16328_ B=$abc$48160$new_n16332_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16365_
.subckt MUX2X1 A=$abc$48160$new_n16364_ B=$abc$48160$new_n16365_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16366_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16366_ C=$abc$48160$new_n16363_ Y=$abc$48160$new_n16367_
.subckt MUX2X1 A=regfile[23][47] B=regfile[19][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16368_
.subckt MUX2X1 A=regfile[22][47] B=regfile[18][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16369_
.subckt MUX2X1 A=$abc$48160$new_n16368_ B=$abc$48160$new_n16369_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16370_
.subckt MUX2X1 A=regfile[21][47] B=regfile[17][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16371_
.subckt MUX2X1 A=regfile[20][47] B=regfile[16][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16372_
.subckt MUX2X1 A=$abc$48160$new_n16371_ B=$abc$48160$new_n16372_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16373_
.subckt MUX2X1 A=$abc$48160$new_n16370_ B=$abc$48160$new_n16373_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16374_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11343_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16375_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][47] C=$abc$48160$new_n16375_ Y=$abc$48160$new_n16376_
.subckt MUX2X1 A=regfile[4][47] B=regfile[0][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16377_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16377_ C=$abc$48160$new_n16376_ Y=$abc$48160$new_n16378_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11345_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16379_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][47] C=$abc$48160$new_n16379_ Y=$abc$48160$new_n16380_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11344_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16381_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][47] C=$abc$48160$new_n16381_ Y=$abc$48160$new_n16382_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16380_ C=$abc$48160$new_n16382_ Y=$abc$48160$new_n16383_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16378_ C=$abc$48160$new_n16383_ Y=$abc$48160$new_n16384_
.subckt MUX2X1 A=regfile[12][47] B=regfile[8][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16385_
.subckt MUX2X1 A=regfile[13][47] B=regfile[9][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16386_
.subckt MUX2X1 A=$abc$48160$new_n16385_ B=$abc$48160$new_n16386_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16387_
.subckt MUX2X1 A=regfile[14][47] B=regfile[10][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16388_
.subckt MUX2X1 A=regfile[15][47] B=regfile[11][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16389_
.subckt MUX2X1 A=$abc$48160$new_n16388_ B=$abc$48160$new_n16389_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16390_
.subckt MUX2X1 A=$abc$48160$new_n16387_ B=$abc$48160$new_n16390_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16391_
.subckt MUX2X1 A=$abc$48160$new_n16384_ B=$abc$48160$new_n16391_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16392_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11362_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16393_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][47] C=$abc$48160$new_n16393_ Y=$abc$48160$new_n16394_
.subckt MUX2X1 A=regfile[28][47] B=regfile[24][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16395_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16395_ C=$abc$48160$new_n16394_ Y=$abc$48160$new_n16396_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11364_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16397_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][47] C=$abc$48160$new_n16397_ Y=$abc$48160$new_n16398_
.subckt MUX2X1 A=regfile[30][47] B=regfile[26][47] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16399_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16399_ C=$abc$48160$new_n16398_ Y=$abc$48160$new_n16400_
.subckt MUX2X1 A=$abc$48160$new_n16396_ B=$abc$48160$new_n16400_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16401_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16374_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16402_
.subckt INVX1 A=$abc$48160$new_n16402_ Y=$abc$48160$new_n16403_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16401_ C=$abc$48160$new_n16403_ Y=$abc$48160$new_n16404_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16392_ C=$abc$48160$new_n16404_ Y=$abc$48160$new_n16405_
.subckt MUX2X1 A=$abc$48160$new_n16367_ B=$abc$48160$new_n16405_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[47]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11435_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16407_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][48] C=$abc$48160$new_n16407_ Y=$abc$48160$new_n16408_
.subckt MUX2X1 A=regfile[46][48] B=regfile[42][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16409_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16409_ C=$abc$48160$new_n16408_ Y=$abc$48160$new_n16410_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11433_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16411_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][48] C=$abc$48160$new_n16411_ Y=$abc$48160$new_n16412_
.subckt MUX2X1 A=regfile[44][48] B=regfile[40][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16413_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16413_ C=$abc$48160$new_n16412_ Y=$abc$48160$new_n16414_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11450_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16415_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][48] C=$abc$48160$new_n16415_ Y=$abc$48160$new_n16416_
.subckt MUX2X1 A=$abc$48160$new_n11445_ B=$abc$48160$new_n11449_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16417_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16417_ Y=$abc$48160$new_n16418_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11448_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16419_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][48] C=$abc$48160$new_n16419_ Y=$abc$48160$new_n16420_
.subckt MUX2X1 A=$abc$48160$new_n11444_ B=$abc$48160$new_n11447_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16421_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16421_ Y=$abc$48160$new_n16422_
.subckt MUX2X1 A=regfile[38][48] B=regfile[34][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16423_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16423_ Y=$abc$48160$new_n16424_
.subckt MUX2X1 A=regfile[39][48] B=regfile[35][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16425_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16425_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16426_
.subckt MUX2X1 A=regfile[36][48] B=regfile[32][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16427_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16427_ Y=$abc$48160$new_n16428_
.subckt MUX2X1 A=regfile[37][48] B=regfile[33][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16429_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16429_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16430_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11442_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16431_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][48] C=$abc$48160$new_n16431_ Y=$abc$48160$new_n16432_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11443_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16433_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][48] C=$abc$48160$new_n16433_ Y=$abc$48160$new_n16434_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11441_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16435_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][48] C=$abc$48160$new_n16435_ Y=$abc$48160$new_n16436_
.subckt MUX2X1 A=$abc$48160$new_n11436_ B=$abc$48160$new_n11440_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16437_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16437_ Y=$abc$48160$new_n16438_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16416_ C=$abc$48160$new_n16418_ Y=$abc$48160$new_n16439_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16420_ C=$abc$48160$new_n16422_ Y=$abc$48160$new_n16440_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16439_ C=$abc$48160$new_n16440_ Y=$abc$48160$new_n16441_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16432_ C=$abc$48160$new_n16434_ Y=$abc$48160$new_n16442_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16436_ C=$abc$48160$new_n16438_ Y=$abc$48160$new_n16443_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16442_ C=$abc$48160$new_n16443_ Y=$abc$48160$new_n16444_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16441_ C=$abc$48160$new_n16444_ Y=$abc$48160$new_n16445_
.subckt AOI22X1 A=$abc$48160$new_n16424_ B=$abc$48160$new_n16426_ C=$abc$48160$new_n16428_ D=$abc$48160$new_n16430_ Y=$abc$48160$new_n16446_
.subckt MUX2X1 A=$abc$48160$new_n16410_ B=$abc$48160$new_n16414_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16447_
.subckt MUX2X1 A=$abc$48160$new_n16446_ B=$abc$48160$new_n16447_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16448_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16448_ C=$abc$48160$new_n16445_ Y=$abc$48160$new_n16449_
.subckt MUX2X1 A=regfile[23][48] B=regfile[19][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16450_
.subckt MUX2X1 A=regfile[22][48] B=regfile[18][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16451_
.subckt MUX2X1 A=$abc$48160$new_n16450_ B=$abc$48160$new_n16451_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16452_
.subckt MUX2X1 A=regfile[21][48] B=regfile[17][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16453_
.subckt MUX2X1 A=regfile[20][48] B=regfile[16][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16454_
.subckt MUX2X1 A=$abc$48160$new_n16453_ B=$abc$48160$new_n16454_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16455_
.subckt MUX2X1 A=$abc$48160$new_n16452_ B=$abc$48160$new_n16455_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16456_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11400_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16457_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][48] C=$abc$48160$new_n16457_ Y=$abc$48160$new_n16458_
.subckt MUX2X1 A=regfile[4][48] B=regfile[0][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16459_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16459_ C=$abc$48160$new_n16458_ Y=$abc$48160$new_n16460_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][48] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16461_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11402_ C=$abc$48160$new_n16461_ Y=$abc$48160$new_n16462_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][48] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16463_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11401_ C=$abc$48160$new_n16463_ Y=$abc$48160$new_n16464_
.subckt OR2X1 A=$abc$48160$new_n16462_ B=$abc$48160$new_n16464_ Y=$abc$48160$new_n16465_
.subckt MUX2X1 A=$abc$48160$new_n16460_ B=$abc$48160$new_n16465_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16466_
.subckt MUX2X1 A=regfile[12][48] B=regfile[8][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16467_
.subckt MUX2X1 A=regfile[13][48] B=regfile[9][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16468_
.subckt MUX2X1 A=$abc$48160$new_n16467_ B=$abc$48160$new_n16468_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16469_
.subckt MUX2X1 A=regfile[14][48] B=regfile[10][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16470_
.subckt MUX2X1 A=regfile[15][48] B=regfile[11][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16471_
.subckt MUX2X1 A=$abc$48160$new_n16470_ B=$abc$48160$new_n16471_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16472_
.subckt MUX2X1 A=$abc$48160$new_n16469_ B=$abc$48160$new_n16472_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16473_
.subckt MUX2X1 A=$abc$48160$new_n16466_ B=$abc$48160$new_n16473_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16474_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11418_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16475_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][48] C=$abc$48160$new_n16475_ Y=$abc$48160$new_n16476_
.subckt MUX2X1 A=regfile[28][48] B=regfile[24][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16477_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16477_ C=$abc$48160$new_n16476_ Y=$abc$48160$new_n16478_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11420_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16479_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][48] C=$abc$48160$new_n16479_ Y=$abc$48160$new_n16480_
.subckt MUX2X1 A=regfile[30][48] B=regfile[26][48] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16481_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16481_ C=$abc$48160$new_n16480_ Y=$abc$48160$new_n16482_
.subckt MUX2X1 A=$abc$48160$new_n16478_ B=$abc$48160$new_n16482_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16483_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16456_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16484_
.subckt INVX1 A=$abc$48160$new_n16484_ Y=$abc$48160$new_n16485_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16483_ C=$abc$48160$new_n16485_ Y=$abc$48160$new_n16486_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16474_ C=$abc$48160$new_n16486_ Y=$abc$48160$new_n16487_
.subckt MUX2X1 A=$abc$48160$new_n16449_ B=$abc$48160$new_n16487_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[48]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][49] Y=$abc$48160$new_n16489_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][49] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16490_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][49] Y=$abc$48160$new_n16491_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][49] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16492_
.subckt AOI22X1 A=$abc$48160$new_n16489_ B=$abc$48160$new_n16490_ C=$abc$48160$new_n16491_ D=$abc$48160$new_n16492_ Y=$abc$48160$new_n16493_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][49] Y=$abc$48160$new_n16494_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][49] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16495_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][49] Y=$abc$48160$new_n16496_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][49] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16497_
.subckt AOI22X1 A=$abc$48160$new_n16494_ B=$abc$48160$new_n16495_ C=$abc$48160$new_n16496_ D=$abc$48160$new_n16497_ Y=$abc$48160$new_n16498_
.subckt MUX2X1 A=$abc$48160$new_n16493_ B=$abc$48160$new_n16498_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16499_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][49] Y=$abc$48160$new_n16500_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][49] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16501_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][49] Y=$abc$48160$new_n16502_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][49] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16503_
.subckt AOI22X1 A=$abc$48160$new_n16500_ B=$abc$48160$new_n16501_ C=$abc$48160$new_n16502_ D=$abc$48160$new_n16503_ Y=$abc$48160$new_n16504_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][49] Y=$abc$48160$new_n16505_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][49] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16506_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][49] Y=$abc$48160$new_n16507_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][49] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16508_
.subckt AOI22X1 A=$abc$48160$new_n16505_ B=$abc$48160$new_n16506_ C=$abc$48160$new_n16507_ D=$abc$48160$new_n16508_ Y=$abc$48160$new_n16509_
.subckt MUX2X1 A=$abc$48160$new_n16504_ B=$abc$48160$new_n16509_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16510_
.subckt MUX2X1 A=$abc$48160$new_n16499_ B=$abc$48160$new_n16510_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16511_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[51][49] Y=$abc$48160$new_n16512_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[50][49] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16513_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[55][49] Y=$abc$48160$new_n16514_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[54][49] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16515_
.subckt AOI22X1 A=$abc$48160$new_n16512_ B=$abc$48160$new_n16513_ C=$abc$48160$new_n16514_ D=$abc$48160$new_n16515_ Y=$abc$48160$new_n16516_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[49][49] Y=$abc$48160$new_n16517_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[48][49] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16518_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[53][49] Y=$abc$48160$new_n16519_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[52][49] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16520_
.subckt AOI22X1 A=$abc$48160$new_n16517_ B=$abc$48160$new_n16518_ C=$abc$48160$new_n16519_ D=$abc$48160$new_n16520_ Y=$abc$48160$new_n16521_
.subckt MUX2X1 A=$abc$48160$new_n16516_ B=$abc$48160$new_n16521_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16522_
.subckt MUX2X1 A=regfile[36][49] B=regfile[32][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16523_
.subckt MUX2X1 A=regfile[37][49] B=regfile[33][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16524_
.subckt MUX2X1 A=$abc$48160$new_n16523_ B=$abc$48160$new_n16524_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16525_
.subckt MUX2X1 A=regfile[38][49] B=regfile[34][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16526_
.subckt MUX2X1 A=regfile[39][49] B=regfile[35][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16527_
.subckt MUX2X1 A=$abc$48160$new_n16526_ B=$abc$48160$new_n16527_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16528_
.subckt MUX2X1 A=$abc$48160$new_n16525_ B=$abc$48160$new_n16528_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16529_
.subckt MUX2X1 A=$abc$48160$new_n16522_ B=$abc$48160$new_n16529_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16530_
.subckt MUX2X1 A=$abc$48160$new_n16511_ B=$abc$48160$new_n16530_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16531_
.subckt MUX2X1 A=regfile[29][49] B=regfile[28][49] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16532_
.subckt MUX2X1 A=regfile[25][49] B=regfile[24][49] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16533_
.subckt MUX2X1 A=$abc$48160$new_n16532_ B=$abc$48160$new_n16533_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16534_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16534_ Y=$abc$48160$new_n16535_
.subckt MUX2X1 A=regfile[31][49] B=regfile[30][49] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16536_
.subckt MUX2X1 A=regfile[27][49] B=regfile[26][49] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16537_
.subckt MUX2X1 A=$abc$48160$new_n16536_ B=$abc$48160$new_n16537_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16538_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16538_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n16539_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[14][49] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16540_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11463_ C=$abc$48160$new_n16540_ Y=$abc$48160$new_n16541_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[10][49] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16542_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11459_ C=$abc$48160$new_n16542_ Y=$abc$48160$new_n16543_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16541_ C=$abc$48160$new_n16543_ Y=$abc$48160$new_n16544_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[15][49] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n16545_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11464_ C=$abc$48160$new_n16545_ Y=$abc$48160$new_n16546_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[11][49] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16547_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11460_ C=$abc$48160$new_n16547_ Y=$abc$48160$new_n16548_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16546_ C=$abc$48160$new_n16548_ Y=$abc$48160$new_n16549_
.subckt AND2X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n16549_ Y=$abc$48160$new_n16550_
.subckt AOI22X1 A=$abc$48160$new_n16535_ B=$abc$48160$new_n16539_ C=$abc$48160$new_n16544_ D=$abc$48160$new_n16550_ Y=$abc$48160$new_n16551_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][49] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16552_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11471_ C=$abc$48160$new_n16552_ Y=$abc$48160$new_n16553_
.subckt MUX2X1 A=regfile[20][49] B=regfile[16][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16554_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16554_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16555_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11469_ Y=$abc$48160$new_n16556_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11473_ Y=$abc$48160$new_n16557_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16556_ C=$abc$48160$new_n16557_ Y=$abc$48160$new_n16558_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11472_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16559_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][49] C=$abc$48160$new_n16559_ Y=$abc$48160$new_n16560_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16558_ C=$abc$48160$new_n16560_ Y=$abc$48160$new_n16561_
.subckt OAI21X1 A=$abc$48160$new_n16553_ B=$abc$48160$new_n16555_ C=$abc$48160$new_n16561_ Y=$abc$48160$new_n16562_
.subckt MUX2X1 A=regfile[7][49] B=regfile[3][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16563_
.subckt MUX2X1 A=regfile[6][49] B=regfile[2][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16564_
.subckt MUX2X1 A=$abc$48160$new_n16563_ B=$abc$48160$new_n16564_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16565_
.subckt MUX2X1 A=regfile[5][49] B=regfile[1][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16566_
.subckt MUX2X1 A=regfile[4][49] B=regfile[0][49] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16567_
.subckt MUX2X1 A=$abc$48160$new_n16566_ B=$abc$48160$new_n16567_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16568_
.subckt MUX2X1 A=$abc$48160$new_n16565_ B=$abc$48160$new_n16568_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16569_
.subckt MUX2X1 A=$abc$48160$new_n16562_ B=$abc$48160$new_n16569_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16570_
.subckt MUX2X1 A=$abc$48160$new_n16551_ B=$abc$48160$new_n16570_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16571_
.subckt MUX2X1 A=$abc$48160$new_n16531_ B=$abc$48160$new_n16571_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[49]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11530_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16573_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][50] C=$abc$48160$new_n16573_ Y=$abc$48160$new_n16574_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11531_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16575_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][50] C=$abc$48160$new_n16575_ Y=$abc$48160$new_n16576_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11529_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16577_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][50] C=$abc$48160$new_n16577_ Y=$abc$48160$new_n16578_
.subckt MUX2X1 A=regfile[20][50] B=regfile[16][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16579_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16579_ Y=$abc$48160$new_n16580_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11538_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16581_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][50] C=$abc$48160$new_n16581_ Y=$abc$48160$new_n16582_
.subckt MUX2X1 A=$abc$48160$new_n11533_ B=$abc$48160$new_n11537_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16583_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16583_ Y=$abc$48160$new_n16584_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11536_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16585_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][50] C=$abc$48160$new_n16585_ Y=$abc$48160$new_n16586_
.subckt MUX2X1 A=$abc$48160$new_n11532_ B=$abc$48160$new_n11535_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16587_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16587_ Y=$abc$48160$new_n16588_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16582_ C=$abc$48160$new_n16584_ Y=$abc$48160$new_n16589_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16586_ C=$abc$48160$new_n16588_ Y=$abc$48160$new_n16590_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16589_ C=$abc$48160$new_n16590_ Y=$abc$48160$new_n16591_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16574_ C=$abc$48160$new_n16576_ Y=$abc$48160$new_n16592_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16578_ C=$abc$48160$new_n16580_ Y=$abc$48160$new_n16593_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16592_ C=$abc$48160$new_n16593_ Y=$abc$48160$new_n16594_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16591_ C=$abc$48160$new_n16594_ Y=$abc$48160$new_n16595_
.subckt MUX2X1 A=regfile[6][50] B=regfile[2][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16596_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16596_ Y=$abc$48160$new_n16597_
.subckt MUX2X1 A=regfile[7][50] B=regfile[3][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16598_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16598_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16599_
.subckt MUX2X1 A=regfile[4][50] B=regfile[0][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16600_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16600_ Y=$abc$48160$new_n16601_
.subckt MUX2X1 A=regfile[5][50] B=regfile[1][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16602_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16602_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16603_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11525_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16604_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][50] C=$abc$48160$new_n16604_ Y=$abc$48160$new_n16605_
.subckt MUX2X1 A=regfile[14][50] B=regfile[10][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16606_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16606_ C=$abc$48160$new_n16605_ Y=$abc$48160$new_n16607_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11523_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16608_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][50] C=$abc$48160$new_n16608_ Y=$abc$48160$new_n16609_
.subckt MUX2X1 A=regfile[12][50] B=regfile[8][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16610_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16610_ C=$abc$48160$new_n16609_ Y=$abc$48160$new_n16611_
.subckt AOI22X1 A=$abc$48160$new_n16597_ B=$abc$48160$new_n16599_ C=$abc$48160$new_n16601_ D=$abc$48160$new_n16603_ Y=$abc$48160$new_n16612_
.subckt MUX2X1 A=$abc$48160$new_n16607_ B=$abc$48160$new_n16611_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16613_
.subckt MUX2X1 A=$abc$48160$new_n16612_ B=$abc$48160$new_n16613_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16614_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16614_ C=$abc$48160$new_n16595_ Y=$abc$48160$new_n16615_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][50] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16616_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11566_ C=$abc$48160$new_n16616_ Y=$abc$48160$new_n16617_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][50] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16618_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11562_ C=$abc$48160$new_n16618_ Y=$abc$48160$new_n16619_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16617_ C=$abc$48160$new_n16619_ Y=$abc$48160$new_n16620_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][50] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16621_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11559_ C=$abc$48160$new_n16621_ Y=$abc$48160$new_n16622_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][50] Y=$abc$48160$new_n16623_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][50] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16624_
.subckt AOI21X1 A=$abc$48160$new_n16623_ B=$abc$48160$new_n16624_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16625_
.subckt AOI21X1 A=$abc$48160$new_n16622_ B=$abc$48160$new_n16625_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16626_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][50] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16627_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11568_ C=$abc$48160$new_n16627_ Y=$abc$48160$new_n16628_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][50] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16629_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11563_ C=$abc$48160$new_n16629_ Y=$abc$48160$new_n16630_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16628_ C=$abc$48160$new_n16630_ Y=$abc$48160$new_n16631_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][50] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16632_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11557_ C=$abc$48160$new_n16632_ Y=$abc$48160$new_n16633_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][50] Y=$abc$48160$new_n16634_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][50] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16635_
.subckt AOI21X1 A=$abc$48160$new_n16634_ B=$abc$48160$new_n16635_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16636_
.subckt AOI21X1 A=$abc$48160$new_n16633_ B=$abc$48160$new_n16636_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16637_
.subckt AOI22X1 A=$abc$48160$new_n16620_ B=$abc$48160$new_n16626_ C=$abc$48160$new_n16631_ D=$abc$48160$new_n16637_ Y=$abc$48160$new_n16638_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[41][50] Y=$abc$48160$new_n16639_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][50] Y=$abc$48160$new_n16640_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16639_ C=$abc$48160$new_n16640_ Y=$abc$48160$new_n16641_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][50] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16642_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11547_ C=$abc$48160$new_n16642_ Y=$abc$48160$new_n16643_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16641_ C=$abc$48160$new_n16643_ Y=$abc$48160$new_n16644_
.subckt MUX2X1 A=regfile[36][50] B=regfile[32][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16645_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11540_ Y=$abc$48160$new_n16646_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11544_ Y=$abc$48160$new_n16647_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16646_ C=$abc$48160$new_n16647_ Y=$abc$48160$new_n16648_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16645_ C=$abc$48160$new_n16648_ Y=$abc$48160$new_n16649_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16649_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16650_
.subckt MUX2X1 A=$abc$48160$new_n11548_ B=$abc$48160$new_n11552_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16651_
.subckt MUX2X1 A=regfile[47][50] B=regfile[43][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16652_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16652_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16653_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16651_ C=$abc$48160$new_n16653_ Y=$abc$48160$new_n16654_
.subckt MUX2X1 A=regfile[38][50] B=regfile[34][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16655_
.subckt MUX2X1 A=regfile[39][50] B=regfile[35][50] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16656_
.subckt MUX2X1 A=$abc$48160$new_n16655_ B=$abc$48160$new_n16656_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16657_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16657_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16658_
.subckt AOI22X1 A=$abc$48160$new_n16644_ B=$abc$48160$new_n16650_ C=$abc$48160$new_n16654_ D=$abc$48160$new_n16658_ Y=$abc$48160$new_n16659_
.subckt MUX2X1 A=$abc$48160$new_n16638_ B=$abc$48160$new_n16659_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16660_
.subckt MUX2X1 A=$abc$48160$new_n16615_ B=$abc$48160$new_n16660_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[50]
.subckt MUX2X1 A=regfile[47][51] B=regfile[43][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16662_
.subckt MUX2X1 A=regfile[46][51] B=regfile[42][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16663_
.subckt MUX2X1 A=$abc$48160$new_n16662_ B=$abc$48160$new_n16663_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16664_
.subckt MUX2X1 A=regfile[39][51] B=regfile[35][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16665_
.subckt MUX2X1 A=regfile[38][51] B=regfile[34][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16666_
.subckt MUX2X1 A=$abc$48160$new_n16665_ B=$abc$48160$new_n16666_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16667_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[54][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16668_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11612_ C=$abc$48160$new_n16668_ Y=$abc$48160$new_n16669_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16670_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11617_ C=$abc$48160$new_n16670_ Y=$abc$48160$new_n16671_
.subckt OAI21X1 A=$abc$48160$new_n16669_ B=$abc$48160$new_n16671_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16672_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[58][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16673_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11623_ C=$abc$48160$new_n16673_ Y=$abc$48160$new_n16674_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16675_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11624_ C=$abc$48160$new_n16675_ Y=$abc$48160$new_n16676_
.subckt OAI21X1 A=$abc$48160$new_n16674_ B=$abc$48160$new_n16676_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16677_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][51] Y=$abc$48160$new_n16678_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16679_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][51] Y=$abc$48160$new_n16680_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16681_
.subckt AOI22X1 A=$abc$48160$new_n16678_ B=$abc$48160$new_n16679_ C=$abc$48160$new_n16680_ D=$abc$48160$new_n16681_ Y=$abc$48160$new_n16682_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][51] Y=$abc$48160$new_n16683_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16684_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[19][51] Y=$abc$48160$new_n16685_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16686_
.subckt AOI22X1 A=$abc$48160$new_n16683_ B=$abc$48160$new_n16684_ C=$abc$48160$new_n16685_ D=$abc$48160$new_n16686_ Y=$abc$48160$new_n16687_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16688_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11576_ C=$abc$48160$new_n16688_ Y=$abc$48160$new_n16689_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11571_ Y=$abc$48160$new_n16690_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11575_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16691_
.subckt MUX2X1 A=regfile[14][51] B=regfile[10][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16692_
.subckt MUX2X1 A=regfile[15][51] B=regfile[11][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16693_
.subckt MUX2X1 A=regfile[37][51] B=regfile[33][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16694_
.subckt MUX2X1 A=regfile[36][51] B=regfile[32][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16695_
.subckt MUX2X1 A=$abc$48160$new_n16694_ B=$abc$48160$new_n16695_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16696_
.subckt MUX2X1 A=regfile[44][51] B=regfile[40][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16697_
.subckt MUX2X1 A=regfile[45][51] B=regfile[41][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16698_
.subckt MUX2X1 A=$abc$48160$new_n16697_ B=$abc$48160$new_n16698_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16699_
.subckt MUX2X1 A=regfile[52][51] B=regfile[48][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16700_
.subckt MUX2X1 A=regfile[53][51] B=regfile[49][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16701_
.subckt MUX2X1 A=$abc$48160$new_n16700_ B=$abc$48160$new_n16701_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16702_
.subckt MUX2X1 A=regfile[60][51] B=regfile[56][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16703_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11622_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16704_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][51] C=$abc$48160$new_n16704_ Y=$abc$48160$new_n16705_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16703_ C=$abc$48160$new_n16705_ Y=$abc$48160$new_n16706_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][51] Y=$abc$48160$new_n16707_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16708_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][51] Y=$abc$48160$new_n16709_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16710_
.subckt AOI22X1 A=$abc$48160$new_n16707_ B=$abc$48160$new_n16708_ C=$abc$48160$new_n16709_ D=$abc$48160$new_n16710_ Y=$abc$48160$new_n16711_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][51] Y=$abc$48160$new_n16712_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][51] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16713_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][51] Y=$abc$48160$new_n16714_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[17][51] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16715_
.subckt AOI22X1 A=$abc$48160$new_n16712_ B=$abc$48160$new_n16713_ C=$abc$48160$new_n16714_ D=$abc$48160$new_n16715_ Y=$abc$48160$new_n16716_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11570_ Y=$abc$48160$new_n16717_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11574_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16718_
.subckt MUX2X1 A=$abc$48160$new_n11569_ B=$abc$48160$new_n11573_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16719_
.subckt MUX2X1 A=regfile[12][51] B=regfile[8][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16720_
.subckt MUX2X1 A=regfile[13][51] B=regfile[9][51] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16721_
.subckt MUX2X1 A=$abc$48160$new_n16696_ B=$abc$48160$new_n16699_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16722_
.subckt MUX2X1 A=$abc$48160$new_n16664_ B=$abc$48160$new_n16667_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16723_
.subckt MUX2X1 A=$abc$48160$new_n16722_ B=$abc$48160$new_n16723_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16724_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16672_ C=$abc$48160$new_n16677_ Y=$abc$48160$new_n16725_
.subckt MUX2X1 A=$abc$48160$new_n16702_ B=$abc$48160$new_n16706_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16726_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16726_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n16727_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n16724_ C=$abc$48160$new_n16725_ D=$abc$48160$new_n16727_ Y=$abc$48160$new_n16728_
.subckt AOI21X1 A=$abc$48160$new_n16690_ B=$abc$48160$new_n16691_ C=$abc$48160$new_n16689_ Y=$abc$48160$new_n16729_
.subckt AOI22X1 A=$abc$48160$new_n16717_ B=$abc$48160$new_n16718_ C=$abc$48160$new_n16719_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16730_
.subckt MUX2X1 A=$abc$48160$new_n16729_ B=$abc$48160$new_n16730_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16731_
.subckt NAND2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16731_ Y=$abc$48160$new_n16732_
.subckt MUX2X1 A=$abc$48160$new_n16692_ B=$abc$48160$new_n16693_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16733_
.subckt MUX2X1 A=$abc$48160$new_n16720_ B=$abc$48160$new_n16721_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16734_
.subckt MUX2X1 A=$abc$48160$new_n16733_ B=$abc$48160$new_n16734_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16735_
.subckt OR2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16735_ Y=$abc$48160$new_n16736_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n16732_ C=$abc$48160$new_n16736_ Y=$abc$48160$new_n16737_
.subckt MUX2X1 A=$abc$48160$new_n16682_ B=$abc$48160$new_n16711_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16738_
.subckt NOR2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16738_ Y=$abc$48160$new_n16739_
.subckt MUX2X1 A=$abc$48160$new_n16687_ B=$abc$48160$new_n16716_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16740_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16740_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16741_
.subckt OAI21X1 A=$abc$48160$new_n16739_ B=$abc$48160$new_n16741_ C=$abc$48160$new_n16737_ Y=$abc$48160$new_n16742_
.subckt MUX2X1 A=$abc$48160$new_n16728_ B=$abc$48160$new_n16742_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[51]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11672_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16744_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][52] C=$abc$48160$new_n16744_ Y=$abc$48160$new_n16745_
.subckt AND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11673_ Y=$abc$48160$new_n16746_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][52] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16747_
.subckt OAI21X1 A=$abc$48160$new_n16746_ B=$abc$48160$new_n16747_ C=$abc$48160$new_n16745_ Y=$abc$48160$new_n16748_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11671_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16749_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][52] C=$abc$48160$new_n16749_ Y=$abc$48160$new_n16750_
.subckt MUX2X1 A=regfile[52][52] B=regfile[48][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16751_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16751_ C=$abc$48160$new_n16750_ Y=$abc$48160$new_n16752_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11676_ Y=$abc$48160$new_n16753_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11680_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16754_
.subckt MUX2X1 A=$abc$48160$new_n11675_ B=$abc$48160$new_n11679_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16755_
.subckt AOI22X1 A=$abc$48160$new_n16753_ B=$abc$48160$new_n16754_ C=$abc$48160$new_n16755_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16756_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11678_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16757_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][52] C=$abc$48160$new_n16757_ Y=$abc$48160$new_n16758_
.subckt MUX2X1 A=regfile[60][52] B=regfile[56][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16759_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16759_ C=$abc$48160$new_n16758_ Y=$abc$48160$new_n16760_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11650_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16761_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][52] C=$abc$48160$new_n16761_ Y=$abc$48160$new_n16762_
.subckt MUX2X1 A=$abc$48160$new_n11645_ B=$abc$48160$new_n11649_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16763_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16763_ Y=$abc$48160$new_n16764_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16762_ C=$abc$48160$new_n16764_ Y=$abc$48160$new_n16765_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11648_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16766_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][52] C=$abc$48160$new_n16766_ Y=$abc$48160$new_n16767_
.subckt MUX2X1 A=$abc$48160$new_n11644_ B=$abc$48160$new_n11647_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16768_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16768_ Y=$abc$48160$new_n16769_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16767_ C=$abc$48160$new_n16769_ Y=$abc$48160$new_n16770_
.subckt MUX2X1 A=regfile[23][52] B=regfile[19][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16771_
.subckt MUX2X1 A=regfile[22][52] B=regfile[18][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16772_
.subckt MUX2X1 A=$abc$48160$new_n16771_ B=$abc$48160$new_n16772_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16773_
.subckt MUX2X1 A=regfile[21][52] B=regfile[17][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16774_
.subckt MUX2X1 A=regfile[20][52] B=regfile[16][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16775_
.subckt MUX2X1 A=$abc$48160$new_n16774_ B=$abc$48160$new_n16775_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16776_
.subckt MUX2X1 A=$abc$48160$new_n16773_ B=$abc$48160$new_n16776_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16777_
.subckt MUX2X1 A=$abc$48160$new_n11653_ B=$abc$48160$new_n11657_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16778_
.subckt MUX2X1 A=regfile[39][52] B=regfile[35][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16779_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16779_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16780_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16778_ C=$abc$48160$new_n16780_ Y=$abc$48160$new_n16781_
.subckt MUX2X1 A=$abc$48160$new_n11651_ B=$abc$48160$new_n11655_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16782_
.subckt MUX2X1 A=regfile[37][52] B=regfile[33][52] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16783_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16783_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16784_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16782_ C=$abc$48160$new_n16784_ Y=$abc$48160$new_n16785_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11665_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16786_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][52] C=$abc$48160$new_n16786_ Y=$abc$48160$new_n16787_
.subckt MUX2X1 A=$abc$48160$new_n11660_ B=$abc$48160$new_n11664_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16788_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16788_ Y=$abc$48160$new_n16789_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11663_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16790_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][52] C=$abc$48160$new_n16790_ Y=$abc$48160$new_n16791_
.subckt MUX2X1 A=$abc$48160$new_n11659_ B=$abc$48160$new_n11662_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16792_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16792_ Y=$abc$48160$new_n16793_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][52] Y=$abc$48160$new_n16794_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][52] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16795_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][52] Y=$abc$48160$new_n16796_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][52] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16797_
.subckt AOI22X1 A=$abc$48160$new_n16794_ B=$abc$48160$new_n16795_ C=$abc$48160$new_n16796_ D=$abc$48160$new_n16797_ Y=$abc$48160$new_n16798_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][52] Y=$abc$48160$new_n16799_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][52] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16800_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][52] Y=$abc$48160$new_n16801_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][52] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16802_
.subckt AOI22X1 A=$abc$48160$new_n16799_ B=$abc$48160$new_n16800_ C=$abc$48160$new_n16801_ D=$abc$48160$new_n16802_ Y=$abc$48160$new_n16803_
.subckt MUX2X1 A=$abc$48160$new_n16798_ B=$abc$48160$new_n16803_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16804_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][52] Y=$abc$48160$new_n16805_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][52] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16806_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][52] Y=$abc$48160$new_n16807_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][52] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16808_
.subckt AOI22X1 A=$abc$48160$new_n16805_ B=$abc$48160$new_n16806_ C=$abc$48160$new_n16807_ D=$abc$48160$new_n16808_ Y=$abc$48160$new_n16809_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][52] Y=$abc$48160$new_n16810_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][52] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16811_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][52] Y=$abc$48160$new_n16812_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][52] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16813_
.subckt AOI22X1 A=$abc$48160$new_n16810_ B=$abc$48160$new_n16811_ C=$abc$48160$new_n16812_ D=$abc$48160$new_n16813_ Y=$abc$48160$new_n16814_
.subckt MUX2X1 A=$abc$48160$new_n16809_ B=$abc$48160$new_n16814_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16815_
.subckt MUX2X1 A=$abc$48160$new_n16804_ B=$abc$48160$new_n16815_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16816_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16760_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16817_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16756_ C=$abc$48160$new_n16817_ Y=$abc$48160$new_n16818_
.subckt MUX2X1 A=$abc$48160$new_n16748_ B=$abc$48160$new_n16752_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16819_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16819_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16820_
.subckt AOI21X1 A=$abc$48160$new_n16781_ B=$abc$48160$new_n16785_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16821_
.subckt INVX1 A=$abc$48160$new_n16821_ Y=$abc$48160$new_n16822_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16787_ C=$abc$48160$new_n16789_ Y=$abc$48160$new_n16823_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16791_ C=$abc$48160$new_n16793_ Y=$abc$48160$new_n16824_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16823_ C=$abc$48160$new_n16824_ Y=$abc$48160$new_n16825_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n16822_ C=$abc$48160$new_n16825_ Y=$abc$48160$new_n16826_
.subckt OAI21X1 A=$abc$48160$new_n16818_ B=$abc$48160$new_n16820_ C=$abc$48160$new_n16826_ Y=$abc$48160$new_n16827_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16777_ Y=$abc$48160$new_n16828_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16765_ C=$abc$48160$new_n16770_ Y=$abc$48160$new_n16829_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16828_ C=$abc$48160$new_n16829_ Y=$abc$48160$new_n16830_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n16816_ C=$abc$48160$new_n16830_ Y=$abc$48160$new_n16831_
.subckt MUX2X1 A=$abc$48160$new_n16827_ B=$abc$48160$new_n16831_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[52]
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][53] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16833_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11705_ C=$abc$48160$new_n16833_ Y=$abc$48160$new_n16834_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16835_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11701_ C=$abc$48160$new_n16835_ Y=$abc$48160$new_n16836_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16834_ C=$abc$48160$new_n16836_ Y=$abc$48160$new_n16837_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][53] Y=$abc$48160$new_n16838_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[17][53] Y=$abc$48160$new_n16839_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16838_ C=$abc$48160$new_n16839_ Y=$abc$48160$new_n16840_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][53] Y=$abc$48160$new_n16841_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16842_
.subckt AOI21X1 A=$abc$48160$new_n16841_ B=$abc$48160$new_n16842_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16843_
.subckt AOI21X1 A=$abc$48160$new_n16840_ B=$abc$48160$new_n16843_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16844_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][53] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16845_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11707_ C=$abc$48160$new_n16845_ Y=$abc$48160$new_n16846_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16847_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11702_ C=$abc$48160$new_n16847_ Y=$abc$48160$new_n16848_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n16846_ C=$abc$48160$new_n16848_ Y=$abc$48160$new_n16849_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][53] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16850_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11698_ C=$abc$48160$new_n16850_ Y=$abc$48160$new_n16851_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][53] Y=$abc$48160$new_n16852_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16853_
.subckt AOI21X1 A=$abc$48160$new_n16852_ B=$abc$48160$new_n16853_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16854_
.subckt AOI21X1 A=$abc$48160$new_n16851_ B=$abc$48160$new_n16854_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n16855_
.subckt AOI22X1 A=$abc$48160$new_n16837_ B=$abc$48160$new_n16844_ C=$abc$48160$new_n16849_ D=$abc$48160$new_n16855_ Y=$abc$48160$new_n16856_
.subckt MUX2X1 A=regfile[13][53] B=regfile[9][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16857_
.subckt MUX2X1 A=$abc$48160$new_n11689_ B=$abc$48160$new_n11692_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16858_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16858_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16859_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16857_ C=$abc$48160$new_n16859_ Y=$abc$48160$new_n16860_
.subckt MUX2X1 A=regfile[4][53] B=regfile[0][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16861_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n16861_ Y=$abc$48160$new_n16862_
.subckt MUX2X1 A=regfile[5][53] B=regfile[1][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16863_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16863_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16864_
.subckt AOI21X1 A=$abc$48160$new_n16862_ B=$abc$48160$new_n16864_ C=$abc$48160$new_n16860_ Y=$abc$48160$new_n16865_
.subckt MUX2X1 A=$abc$48160$new_n11690_ B=$abc$48160$new_n11694_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16866_
.subckt MUX2X1 A=regfile[15][53] B=regfile[11][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16867_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16867_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16868_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16866_ C=$abc$48160$new_n16868_ Y=$abc$48160$new_n16869_
.subckt MUX2X1 A=regfile[6][53] B=regfile[2][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16870_
.subckt MUX2X1 A=regfile[7][53] B=regfile[3][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16871_
.subckt MUX2X1 A=$abc$48160$new_n16870_ B=$abc$48160$new_n16871_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16872_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16869_ Y=$abc$48160$new_n16873_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n16872_ C=$abc$48160$new_n16873_ Y=$abc$48160$new_n16874_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16865_ C=$abc$48160$new_n16874_ Y=$abc$48160$new_n16875_
.subckt MUX2X1 A=$abc$48160$new_n16856_ B=$abc$48160$new_n16875_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16876_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][53] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16877_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11726_ C=$abc$48160$new_n16877_ Y=$abc$48160$new_n16878_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16879_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11725_ C=$abc$48160$new_n16879_ Y=$abc$48160$new_n16880_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16878_ C=$abc$48160$new_n16880_ Y=$abc$48160$new_n16881_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11728_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16882_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][53] C=$abc$48160$new_n16882_ Y=$abc$48160$new_n16883_
.subckt MUX2X1 A=regfile[52][53] B=regfile[48][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16884_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16884_ C=$abc$48160$new_n16883_ Y=$abc$48160$new_n16885_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16885_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16886_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n11733_ Y=$abc$48160$new_n16887_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11737_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16888_
.subckt MUX2X1 A=$abc$48160$new_n11732_ B=$abc$48160$new_n11736_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16889_
.subckt AOI22X1 A=$abc$48160$new_n16887_ B=$abc$48160$new_n16888_ C=$abc$48160$new_n16889_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16890_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16890_ Y=$abc$48160$new_n16891_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11735_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16892_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][53] C=$abc$48160$new_n16892_ Y=$abc$48160$new_n16893_
.subckt MUX2X1 A=regfile[60][53] B=regfile[56][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16894_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16894_ C=$abc$48160$new_n16893_ Y=$abc$48160$new_n16895_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16895_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n16896_
.subckt AOI22X1 A=$abc$48160$new_n16881_ B=$abc$48160$new_n16886_ C=$abc$48160$new_n16891_ D=$abc$48160$new_n16896_ Y=$abc$48160$new_n16897_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][53] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16898_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11714_ C=$abc$48160$new_n16898_ Y=$abc$48160$new_n16899_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][53] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16900_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11715_ C=$abc$48160$new_n16900_ Y=$abc$48160$new_n16901_
.subckt OR2X1 A=$abc$48160$new_n16899_ B=$abc$48160$new_n16901_ Y=$abc$48160$new_n16902_
.subckt MUX2X1 A=regfile[36][53] B=regfile[32][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16903_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11713_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16904_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][53] C=$abc$48160$new_n16904_ Y=$abc$48160$new_n16905_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16903_ C=$abc$48160$new_n16905_ Y=$abc$48160$new_n16906_
.subckt MUX2X1 A=regfile[47][53] B=regfile[43][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16907_
.subckt MUX2X1 A=regfile[46][53] B=regfile[42][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16908_
.subckt MUX2X1 A=$abc$48160$new_n16907_ B=$abc$48160$new_n16908_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16909_
.subckt MUX2X1 A=regfile[45][53] B=regfile[41][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16910_
.subckt MUX2X1 A=regfile[44][53] B=regfile[40][53] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16911_
.subckt MUX2X1 A=$abc$48160$new_n16910_ B=$abc$48160$new_n16911_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16912_
.subckt MUX2X1 A=$abc$48160$new_n16902_ B=$abc$48160$new_n16906_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16913_
.subckt MUX2X1 A=$abc$48160$new_n16909_ B=$abc$48160$new_n16912_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16914_
.subckt MUX2X1 A=$abc$48160$new_n16913_ B=$abc$48160$new_n16914_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16915_
.subckt MUX2X1 A=$abc$48160$new_n16897_ B=$abc$48160$new_n16915_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n16916_
.subckt MUX2X1 A=$abc$48160$new_n16876_ B=$abc$48160$new_n16916_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[53]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16918_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11782_ C=$abc$48160$new_n16918_ Y=$abc$48160$new_n16919_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16920_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11781_ C=$abc$48160$new_n16920_ Y=$abc$48160$new_n16921_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16919_ C=$abc$48160$new_n16921_ Y=$abc$48160$new_n16922_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11784_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16923_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][54] C=$abc$48160$new_n16923_ Y=$abc$48160$new_n16924_
.subckt MUX2X1 A=regfile[52][54] B=regfile[48][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16925_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16925_ C=$abc$48160$new_n16924_ Y=$abc$48160$new_n16926_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n16926_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16927_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11793_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16928_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][54] C=$abc$48160$new_n16928_ Y=$abc$48160$new_n16929_
.subckt MUX2X1 A=regfile[62][54] B=regfile[58][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16930_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n16930_ C=$abc$48160$new_n16929_ Y=$abc$48160$new_n16931_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][54] Y=$abc$48160$new_n16932_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11791_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16933_
.subckt MUX2X1 A=$abc$48160$new_n11787_ B=$abc$48160$new_n11790_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n16934_
.subckt AOI22X1 A=$abc$48160$new_n16932_ B=$abc$48160$new_n16933_ C=$abc$48160$new_n16934_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n16935_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16935_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16936_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n16931_ C=$abc$48160$new_n16936_ Y=$abc$48160$new_n16937_
.subckt AOI21X1 A=$abc$48160$new_n16922_ B=$abc$48160$new_n16927_ C=$abc$48160$new_n16937_ Y=$abc$48160$new_n16938_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][54] Y=$abc$48160$new_n16939_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16940_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][54] Y=$abc$48160$new_n16941_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16942_
.subckt AOI22X1 A=$abc$48160$new_n16939_ B=$abc$48160$new_n16940_ C=$abc$48160$new_n16941_ D=$abc$48160$new_n16942_ Y=$abc$48160$new_n16943_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][54] Y=$abc$48160$new_n16944_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16945_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][54] Y=$abc$48160$new_n16946_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16947_
.subckt AOI22X1 A=$abc$48160$new_n16944_ B=$abc$48160$new_n16945_ C=$abc$48160$new_n16946_ D=$abc$48160$new_n16947_ Y=$abc$48160$new_n16948_
.subckt MUX2X1 A=$abc$48160$new_n16943_ B=$abc$48160$new_n16948_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16949_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][54] Y=$abc$48160$new_n16950_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[18][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16951_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[19][54] Y=$abc$48160$new_n16952_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16953_
.subckt AOI22X1 A=$abc$48160$new_n16950_ B=$abc$48160$new_n16951_ C=$abc$48160$new_n16952_ D=$abc$48160$new_n16953_ Y=$abc$48160$new_n16954_
.subckt MUX2X1 A=regfile[20][54] B=regfile[16][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16955_
.subckt MUX2X1 A=regfile[21][54] B=regfile[17][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16956_
.subckt MUX2X1 A=$abc$48160$new_n16955_ B=$abc$48160$new_n16956_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16957_
.subckt MUX2X1 A=$abc$48160$new_n16954_ B=$abc$48160$new_n16957_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16958_
.subckt MUX2X1 A=$abc$48160$new_n16949_ B=$abc$48160$new_n16958_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16959_
.subckt MUX2X1 A=$abc$48160$new_n16938_ B=$abc$48160$new_n16959_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n16960_
.subckt MUX2X1 A=regfile[37][54] B=regfile[33][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16961_
.subckt MUX2X1 A=regfile[36][54] B=regfile[32][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16962_
.subckt MUX2X1 A=$abc$48160$new_n16961_ B=$abc$48160$new_n16962_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16963_
.subckt MUX2X1 A=regfile[38][54] B=regfile[34][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16964_
.subckt MUX2X1 A=regfile[39][54] B=regfile[35][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16965_
.subckt MUX2X1 A=$abc$48160$new_n16964_ B=$abc$48160$new_n16965_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n16966_
.subckt MUX2X1 A=regfile[45][54] B=regfile[41][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16967_
.subckt MUX2X1 A=regfile[44][54] B=regfile[40][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16968_
.subckt MUX2X1 A=$abc$48160$new_n16967_ B=$abc$48160$new_n16968_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16969_
.subckt MUX2X1 A=regfile[47][54] B=regfile[43][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16970_
.subckt MUX2X1 A=regfile[46][54] B=regfile[42][54] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n16971_
.subckt MUX2X1 A=$abc$48160$new_n16970_ B=$abc$48160$new_n16971_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16972_
.subckt MUX2X1 A=$abc$48160$new_n16963_ B=$abc$48160$new_n16966_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16973_
.subckt MUX2X1 A=$abc$48160$new_n16969_ B=$abc$48160$new_n16972_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16974_
.subckt MUX2X1 A=$abc$48160$new_n16973_ B=$abc$48160$new_n16974_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n16975_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][54] Y=$abc$48160$new_n16976_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16977_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][54] Y=$abc$48160$new_n16978_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16979_
.subckt AOI22X1 A=$abc$48160$new_n16976_ B=$abc$48160$new_n16977_ C=$abc$48160$new_n16978_ D=$abc$48160$new_n16979_ Y=$abc$48160$new_n16980_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][54] Y=$abc$48160$new_n16981_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16982_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][54] Y=$abc$48160$new_n16983_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16984_
.subckt AOI22X1 A=$abc$48160$new_n16981_ B=$abc$48160$new_n16982_ C=$abc$48160$new_n16983_ D=$abc$48160$new_n16984_ Y=$abc$48160$new_n16985_
.subckt MUX2X1 A=$abc$48160$new_n16980_ B=$abc$48160$new_n16985_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n16986_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][54] Y=$abc$48160$new_n16987_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16988_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][54] Y=$abc$48160$new_n16989_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16990_
.subckt AOI22X1 A=$abc$48160$new_n16987_ B=$abc$48160$new_n16988_ C=$abc$48160$new_n16989_ D=$abc$48160$new_n16990_ Y=$abc$48160$new_n16991_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][54] Y=$abc$48160$new_n16992_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][54] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n16993_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][54] Y=$abc$48160$new_n16994_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][54] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n16995_
.subckt AOI22X1 A=$abc$48160$new_n16992_ B=$abc$48160$new_n16993_ C=$abc$48160$new_n16994_ D=$abc$48160$new_n16995_ Y=$abc$48160$new_n16996_
.subckt MUX2X1 A=$abc$48160$new_n16991_ B=$abc$48160$new_n16996_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n16997_
.subckt MUX2X1 A=$abc$48160$new_n16986_ B=$abc$48160$new_n16997_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n16998_
.subckt MUX2X1 A=$abc$48160$new_n16975_ B=$abc$48160$new_n16998_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n16999_
.subckt MUX2X1 A=$abc$48160$new_n16960_ B=$abc$48160$new_n16999_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[54]
.subckt MUX2X1 A=regfile[55][55] B=regfile[53][55] S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17001_
.subckt MUX2X1 A=regfile[51][55] B=regfile[49][55] S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17002_
.subckt MUX2X1 A=$abc$48160$new_n17001_ B=$abc$48160$new_n17002_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17003_
.subckt MUX2X1 A=regfile[54][55] B=regfile[52][55] S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17004_
.subckt MUX2X1 A=regfile[50][55] B=regfile[48][55] S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17005_
.subckt MUX2X1 A=$abc$48160$new_n17004_ B=$abc$48160$new_n17005_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17006_
.subckt MUX2X1 A=$abc$48160$new_n17003_ B=$abc$48160$new_n17006_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17007_
.subckt MUX2X1 A=regfile[60][55] B=regfile[56][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17008_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11847_ Y=$abc$48160$new_n17009_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][55] Y=$abc$48160$new_n17010_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17009_ C=$abc$48160$new_n17010_ Y=$abc$48160$new_n17011_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17008_ C=$abc$48160$new_n17011_ Y=$abc$48160$new_n17012_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[58][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17013_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11848_ C=$abc$48160$new_n17013_ Y=$abc$48160$new_n17014_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17015_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11849_ C=$abc$48160$new_n17015_ Y=$abc$48160$new_n17016_
.subckt OAI21X1 A=$abc$48160$new_n17014_ B=$abc$48160$new_n17016_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17017_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17012_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n17018_
.subckt AOI22X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17007_ C=$abc$48160$new_n17017_ D=$abc$48160$new_n17018_ Y=$abc$48160$new_n17019_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][55] Y=$abc$48160$new_n17020_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17021_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][55] Y=$abc$48160$new_n17022_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17023_
.subckt AOI22X1 A=$abc$48160$new_n17020_ B=$abc$48160$new_n17021_ C=$abc$48160$new_n17022_ D=$abc$48160$new_n17023_ Y=$abc$48160$new_n17024_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][55] Y=$abc$48160$new_n17025_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17026_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][55] Y=$abc$48160$new_n17027_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17028_
.subckt AOI22X1 A=$abc$48160$new_n17025_ B=$abc$48160$new_n17026_ C=$abc$48160$new_n17027_ D=$abc$48160$new_n17028_ Y=$abc$48160$new_n17029_
.subckt MUX2X1 A=$abc$48160$new_n17024_ B=$abc$48160$new_n17029_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17030_
.subckt MUX2X1 A=regfile[23][55] B=regfile[19][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17031_
.subckt MUX2X1 A=regfile[22][55] B=regfile[18][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17032_
.subckt MUX2X1 A=$abc$48160$new_n17031_ B=$abc$48160$new_n17032_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17033_
.subckt MUX2X1 A=regfile[21][55] B=regfile[17][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17034_
.subckt MUX2X1 A=regfile[20][55] B=regfile[16][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17035_
.subckt MUX2X1 A=$abc$48160$new_n17034_ B=$abc$48160$new_n17035_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17036_
.subckt MUX2X1 A=$abc$48160$new_n17033_ B=$abc$48160$new_n17036_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17037_
.subckt MUX2X1 A=$abc$48160$new_n17030_ B=$abc$48160$new_n17037_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17038_
.subckt MUX2X1 A=$abc$48160$new_n17019_ B=$abc$48160$new_n17038_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17039_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17040_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11826_ C=$abc$48160$new_n17040_ Y=$abc$48160$new_n17041_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17042_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11827_ C=$abc$48160$new_n17042_ Y=$abc$48160$new_n17043_
.subckt OR2X1 A=$abc$48160$new_n17041_ B=$abc$48160$new_n17043_ Y=$abc$48160$new_n17044_
.subckt MUX2X1 A=regfile[36][55] B=regfile[32][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17045_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11825_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17046_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][55] C=$abc$48160$new_n17046_ Y=$abc$48160$new_n17047_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17045_ C=$abc$48160$new_n17047_ Y=$abc$48160$new_n17048_
.subckt MUX2X1 A=regfile[47][55] B=regfile[43][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17049_
.subckt MUX2X1 A=regfile[46][55] B=regfile[42][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17050_
.subckt MUX2X1 A=$abc$48160$new_n17049_ B=$abc$48160$new_n17050_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17051_
.subckt MUX2X1 A=regfile[45][55] B=regfile[41][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17052_
.subckt MUX2X1 A=regfile[44][55] B=regfile[40][55] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17053_
.subckt MUX2X1 A=$abc$48160$new_n17052_ B=$abc$48160$new_n17053_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17054_
.subckt MUX2X1 A=$abc$48160$new_n17051_ B=$abc$48160$new_n17054_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17055_
.subckt MUX2X1 A=$abc$48160$new_n17044_ B=$abc$48160$new_n17048_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17056_
.subckt MUX2X1 A=$abc$48160$new_n17055_ B=$abc$48160$new_n17056_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17057_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][55] Y=$abc$48160$new_n17058_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17059_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][55] Y=$abc$48160$new_n17060_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17061_
.subckt AOI22X1 A=$abc$48160$new_n17058_ B=$abc$48160$new_n17059_ C=$abc$48160$new_n17060_ D=$abc$48160$new_n17061_ Y=$abc$48160$new_n17062_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][55] Y=$abc$48160$new_n17063_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17064_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][55] Y=$abc$48160$new_n17065_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17066_
.subckt AOI22X1 A=$abc$48160$new_n17063_ B=$abc$48160$new_n17064_ C=$abc$48160$new_n17065_ D=$abc$48160$new_n17066_ Y=$abc$48160$new_n17067_
.subckt MUX2X1 A=$abc$48160$new_n17062_ B=$abc$48160$new_n17067_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17068_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][55] Y=$abc$48160$new_n17069_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17070_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][55] Y=$abc$48160$new_n17071_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17072_
.subckt AOI22X1 A=$abc$48160$new_n17069_ B=$abc$48160$new_n17070_ C=$abc$48160$new_n17071_ D=$abc$48160$new_n17072_ Y=$abc$48160$new_n17073_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][55] Y=$abc$48160$new_n17074_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][55] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17075_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][55] Y=$abc$48160$new_n17076_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][55] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17077_
.subckt AOI22X1 A=$abc$48160$new_n17074_ B=$abc$48160$new_n17075_ C=$abc$48160$new_n17076_ D=$abc$48160$new_n17077_ Y=$abc$48160$new_n17078_
.subckt MUX2X1 A=$abc$48160$new_n17073_ B=$abc$48160$new_n17078_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17079_
.subckt MUX2X1 A=$abc$48160$new_n17068_ B=$abc$48160$new_n17079_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17080_
.subckt MUX2X1 A=$abc$48160$new_n17057_ B=$abc$48160$new_n17080_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17081_
.subckt MUX2X1 A=$abc$48160$new_n17039_ B=$abc$48160$new_n17081_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[55]
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][56] Y=$abc$48160$new_n17083_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17084_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][56] Y=$abc$48160$new_n17085_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17086_
.subckt AOI22X1 A=$abc$48160$new_n17083_ B=$abc$48160$new_n17084_ C=$abc$48160$new_n17085_ D=$abc$48160$new_n17086_ Y=$abc$48160$new_n17087_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][56] Y=$abc$48160$new_n17088_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17089_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][56] Y=$abc$48160$new_n17090_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17091_
.subckt AOI22X1 A=$abc$48160$new_n17088_ B=$abc$48160$new_n17089_ C=$abc$48160$new_n17090_ D=$abc$48160$new_n17091_ Y=$abc$48160$new_n17092_
.subckt MUX2X1 A=$abc$48160$new_n17087_ B=$abc$48160$new_n17092_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17093_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][56] Y=$abc$48160$new_n17094_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17095_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[19][56] Y=$abc$48160$new_n17096_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17097_
.subckt AOI22X1 A=$abc$48160$new_n17094_ B=$abc$48160$new_n17095_ C=$abc$48160$new_n17096_ D=$abc$48160$new_n17097_ Y=$abc$48160$new_n17098_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[16][56] Y=$abc$48160$new_n17099_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[20][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17100_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[21][56] Y=$abc$48160$new_n17101_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[17][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17102_
.subckt AOI22X1 A=$abc$48160$new_n17099_ B=$abc$48160$new_n17100_ C=$abc$48160$new_n17101_ D=$abc$48160$new_n17102_ Y=$abc$48160$new_n17103_
.subckt MUX2X1 A=$abc$48160$new_n17098_ B=$abc$48160$new_n17103_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17104_
.subckt MUX2X1 A=$abc$48160$new_n17093_ B=$abc$48160$new_n17104_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17105_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][56] Y=$abc$48160$new_n17106_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17107_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][56] Y=$abc$48160$new_n17108_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17109_
.subckt AOI22X1 A=$abc$48160$new_n17106_ B=$abc$48160$new_n17107_ C=$abc$48160$new_n17108_ D=$abc$48160$new_n17109_ Y=$abc$48160$new_n17110_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][56] Y=$abc$48160$new_n17111_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17112_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][56] Y=$abc$48160$new_n17113_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17114_
.subckt AOI22X1 A=$abc$48160$new_n17111_ B=$abc$48160$new_n17112_ C=$abc$48160$new_n17113_ D=$abc$48160$new_n17114_ Y=$abc$48160$new_n17115_
.subckt MUX2X1 A=$abc$48160$new_n17110_ B=$abc$48160$new_n17115_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17116_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][56] Y=$abc$48160$new_n17117_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17118_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][56] Y=$abc$48160$new_n17119_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17120_
.subckt AOI22X1 A=$abc$48160$new_n17117_ B=$abc$48160$new_n17118_ C=$abc$48160$new_n17119_ D=$abc$48160$new_n17120_ Y=$abc$48160$new_n17121_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][56] Y=$abc$48160$new_n17122_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][56] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17123_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][56] Y=$abc$48160$new_n17124_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][56] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17125_
.subckt AOI22X1 A=$abc$48160$new_n17122_ B=$abc$48160$new_n17123_ C=$abc$48160$new_n17124_ D=$abc$48160$new_n17125_ Y=$abc$48160$new_n17126_
.subckt MUX2X1 A=$abc$48160$new_n17121_ B=$abc$48160$new_n17126_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17127_
.subckt MUX2X1 A=$abc$48160$new_n17116_ B=$abc$48160$new_n17127_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17128_
.subckt MUX2X1 A=$abc$48160$new_n17105_ B=$abc$48160$new_n17128_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17129_
.subckt MUX2X1 A=regfile[63][56] B=regfile[55][56] S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17130_
.subckt MUX2X1 A=regfile[59][56] B=regfile[51][56] S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17131_
.subckt MUX2X1 A=$abc$48160$new_n17130_ B=$abc$48160$new_n17131_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17132_
.subckt MUX2X1 A=regfile[62][56] B=regfile[54][56] S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17133_
.subckt MUX2X1 A=regfile[58][56] B=regfile[50][56] S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17134_
.subckt MUX2X1 A=$abc$48160$new_n17133_ B=$abc$48160$new_n17134_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17135_
.subckt MUX2X1 A=$abc$48160$new_n17132_ B=$abc$48160$new_n17135_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17136_
.subckt MUX2X1 A=regfile[60][56] B=regfile[56][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17137_
.subckt INVX1 A=$abc$48160$new_n17137_ Y=$abc$48160$new_n17138_
.subckt MUX2X1 A=regfile[52][56] B=regfile[48][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17139_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17139_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17140_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17138_ C=$abc$48160$new_n17140_ Y=$abc$48160$new_n17141_
.subckt MUX2X1 A=regfile[61][56] B=regfile[57][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17142_
.subckt INVX1 A=$abc$48160$new_n17142_ Y=$abc$48160$new_n17143_
.subckt MUX2X1 A=regfile[53][56] B=regfile[49][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17144_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17144_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17145_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17143_ C=$abc$48160$new_n17145_ Y=$abc$48160$new_n17146_
.subckt OAI21X1 A=$abc$48160$new_n17141_ B=$abc$48160$new_n17146_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17147_
.subckt MUX2X1 A=regfile[37][56] B=regfile[33][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17148_
.subckt MUX2X1 A=regfile[36][56] B=regfile[32][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17149_
.subckt MUX2X1 A=$abc$48160$new_n17148_ B=$abc$48160$new_n17149_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17150_
.subckt MUX2X1 A=regfile[44][56] B=regfile[40][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17151_
.subckt MUX2X1 A=regfile[45][56] B=regfile[41][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17152_
.subckt MUX2X1 A=$abc$48160$new_n17151_ B=$abc$48160$new_n17152_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17153_
.subckt MUX2X1 A=regfile[39][56] B=regfile[35][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17154_
.subckt MUX2X1 A=regfile[38][56] B=regfile[34][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17155_
.subckt MUX2X1 A=$abc$48160$new_n17154_ B=$abc$48160$new_n17155_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17156_
.subckt MUX2X1 A=regfile[47][56] B=regfile[43][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17157_
.subckt MUX2X1 A=regfile[46][56] B=regfile[42][56] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17158_
.subckt MUX2X1 A=$abc$48160$new_n17157_ B=$abc$48160$new_n17158_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17159_
.subckt MUX2X1 A=$abc$48160$new_n17150_ B=$abc$48160$new_n17153_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17160_
.subckt MUX2X1 A=$abc$48160$new_n17156_ B=$abc$48160$new_n17159_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17161_
.subckt MUX2X1 A=$abc$48160$new_n17160_ B=$abc$48160$new_n17161_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17162_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17136_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n17163_
.subckt AOI22X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n17162_ C=$abc$48160$new_n17163_ D=$abc$48160$new_n17147_ Y=$abc$48160$new_n17164_
.subckt MUX2X1 A=$abc$48160$new_n17129_ B=$abc$48160$new_n17164_ S=$abc$48160$new_n8748_ Y=io_read_ports_0_data[56]
.subckt MUX2X1 A=regfile[29][57] B=regfile[28][57] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17166_
.subckt MUX2X1 A=regfile[25][57] B=regfile[24][57] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17167_
.subckt MUX2X1 A=$abc$48160$new_n17166_ B=$abc$48160$new_n17167_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17168_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17168_ Y=$abc$48160$new_n17169_
.subckt MUX2X1 A=regfile[31][57] B=regfile[30][57] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17170_
.subckt MUX2X1 A=regfile[27][57] B=regfile[26][57] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17171_
.subckt MUX2X1 A=$abc$48160$new_n17170_ B=$abc$48160$new_n17171_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17172_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17172_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17173_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][57] Y=$abc$48160$new_n17174_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17175_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][57] Y=$abc$48160$new_n17176_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17177_
.subckt AOI22X1 A=$abc$48160$new_n17174_ B=$abc$48160$new_n17175_ C=$abc$48160$new_n17176_ D=$abc$48160$new_n17177_ Y=$abc$48160$new_n17178_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][57] Y=$abc$48160$new_n17179_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17180_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][57] Y=$abc$48160$new_n17181_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17182_
.subckt AOI22X1 A=$abc$48160$new_n17179_ B=$abc$48160$new_n17180_ C=$abc$48160$new_n17181_ D=$abc$48160$new_n17182_ Y=$abc$48160$new_n17183_
.subckt MUX2X1 A=$abc$48160$new_n17178_ B=$abc$48160$new_n17183_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17184_
.subckt AOI22X1 A=$abc$48160$new_n17169_ B=$abc$48160$new_n17173_ C=$abc$48160$new_n17184_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17185_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[50][57] Y=$abc$48160$new_n17186_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17187_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[51][57] Y=$abc$48160$new_n17188_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17189_
.subckt AOI22X1 A=$abc$48160$new_n17186_ B=$abc$48160$new_n17187_ C=$abc$48160$new_n17188_ D=$abc$48160$new_n17189_ Y=$abc$48160$new_n17190_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[48][57] Y=$abc$48160$new_n17191_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[52][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17192_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[53][57] Y=$abc$48160$new_n17193_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[49][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17194_
.subckt AOI22X1 A=$abc$48160$new_n17191_ B=$abc$48160$new_n17192_ C=$abc$48160$new_n17193_ D=$abc$48160$new_n17194_ Y=$abc$48160$new_n17195_
.subckt MUX2X1 A=$abc$48160$new_n17190_ B=$abc$48160$new_n17195_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17196_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[19][57] Y=$abc$48160$new_n17197_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[18][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17198_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[23][57] Y=$abc$48160$new_n17199_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[22][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17200_
.subckt AOI22X1 A=$abc$48160$new_n17197_ B=$abc$48160$new_n17198_ C=$abc$48160$new_n17199_ D=$abc$48160$new_n17200_ Y=$abc$48160$new_n17201_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[17][57] Y=$abc$48160$new_n17202_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[16][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17203_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[0] B=regfile[21][57] Y=$abc$48160$new_n17204_
.subckt AOI21X1 A=$abc$48160$new_n8689_ B=regfile[20][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17205_
.subckt AOI22X1 A=$abc$48160$new_n17202_ B=$abc$48160$new_n17203_ C=$abc$48160$new_n17204_ D=$abc$48160$new_n17205_ Y=$abc$48160$new_n17206_
.subckt MUX2X1 A=$abc$48160$new_n17201_ B=$abc$48160$new_n17206_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17207_
.subckt MUX2X1 A=$abc$48160$new_n17196_ B=$abc$48160$new_n17207_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17208_
.subckt MUX2X1 A=$abc$48160$new_n17185_ B=$abc$48160$new_n17208_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17209_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[14][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17210_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11918_ C=$abc$48160$new_n17210_ Y=$abc$48160$new_n17211_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[10][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17212_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11915_ C=$abc$48160$new_n17212_ Y=$abc$48160$new_n17213_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17211_ C=$abc$48160$new_n17213_ Y=$abc$48160$new_n17214_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[15][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17215_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11919_ C=$abc$48160$new_n17215_ Y=$abc$48160$new_n17216_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[9][57] Y=$abc$48160$new_n17217_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[11][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17218_
.subckt AOI21X1 A=$abc$48160$new_n17217_ B=$abc$48160$new_n17218_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17219_
.subckt AOI21X1 A=$abc$48160$new_n17216_ B=$abc$48160$new_n17219_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17220_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][57] Y=$abc$48160$new_n17221_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17222_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][57] Y=$abc$48160$new_n17223_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17224_
.subckt AOI22X1 A=$abc$48160$new_n17221_ B=$abc$48160$new_n17222_ C=$abc$48160$new_n17223_ D=$abc$48160$new_n17224_ Y=$abc$48160$new_n17225_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][57] Y=$abc$48160$new_n17226_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17227_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][57] Y=$abc$48160$new_n17228_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17229_
.subckt AOI22X1 A=$abc$48160$new_n17226_ B=$abc$48160$new_n17227_ C=$abc$48160$new_n17228_ D=$abc$48160$new_n17229_ Y=$abc$48160$new_n17230_
.subckt MUX2X1 A=$abc$48160$new_n17225_ B=$abc$48160$new_n17230_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17231_
.subckt AOI22X1 A=$abc$48160$new_n17214_ B=$abc$48160$new_n17220_ C=$abc$48160$new_n17231_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17232_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[34][57] Y=$abc$48160$new_n17233_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17234_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[35][57] Y=$abc$48160$new_n17235_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[39][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17236_
.subckt AOI22X1 A=$abc$48160$new_n17233_ B=$abc$48160$new_n17234_ C=$abc$48160$new_n17235_ D=$abc$48160$new_n17236_ Y=$abc$48160$new_n17237_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[32][57] Y=$abc$48160$new_n17238_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[36][57] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17239_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[37][57] Y=$abc$48160$new_n17240_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[33][57] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17241_
.subckt AOI22X1 A=$abc$48160$new_n17238_ B=$abc$48160$new_n17239_ C=$abc$48160$new_n17240_ D=$abc$48160$new_n17241_ Y=$abc$48160$new_n17242_
.subckt MUX2X1 A=$abc$48160$new_n17237_ B=$abc$48160$new_n17242_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17243_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[7][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17244_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11912_ C=$abc$48160$new_n17244_ Y=$abc$48160$new_n17245_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[3][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17246_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11908_ C=$abc$48160$new_n17246_ Y=$abc$48160$new_n17247_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17245_ C=$abc$48160$new_n17247_ Y=$abc$48160$new_n17248_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[6][57] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17249_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n11911_ C=$abc$48160$new_n17249_ Y=$abc$48160$new_n17250_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[0][57] Y=$abc$48160$new_n17251_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[2][57] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17252_
.subckt AOI21X1 A=$abc$48160$new_n17251_ B=$abc$48160$new_n17252_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17253_
.subckt AOI21X1 A=$abc$48160$new_n17250_ B=$abc$48160$new_n17253_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17254_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n17243_ C=$abc$48160$new_n17248_ D=$abc$48160$new_n17254_ Y=$abc$48160$new_n17255_
.subckt MUX2X1 A=$abc$48160$new_n17232_ B=$abc$48160$new_n17255_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17256_
.subckt MUX2X1 A=$abc$48160$new_n17209_ B=$abc$48160$new_n17256_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[57]
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][58] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17258_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12003_ C=$abc$48160$new_n17258_ Y=$abc$48160$new_n17259_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][58] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17260_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11998_ C=$abc$48160$new_n17260_ Y=$abc$48160$new_n17261_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17259_ C=$abc$48160$new_n17261_ Y=$abc$48160$new_n17262_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12001_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17263_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][58] C=$abc$48160$new_n17263_ Y=$abc$48160$new_n17264_
.subckt MUX2X1 A=regfile[44][58] B=regfile[40][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17265_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17265_ C=$abc$48160$new_n17264_ Y=$abc$48160$new_n17266_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17266_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17267_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12014_ Y=$abc$48160$new_n17268_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12018_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17269_
.subckt MUX2X1 A=$abc$48160$new_n12013_ B=$abc$48160$new_n12017_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17270_
.subckt AOI22X1 A=$abc$48160$new_n17268_ B=$abc$48160$new_n17269_ C=$abc$48160$new_n17270_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17271_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17271_ Y=$abc$48160$new_n17272_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12016_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17273_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][58] C=$abc$48160$new_n17273_ Y=$abc$48160$new_n17274_
.subckt MUX2X1 A=regfile[60][58] B=regfile[56][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17275_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17275_ C=$abc$48160$new_n17274_ Y=$abc$48160$new_n17276_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17276_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n17277_
.subckt AOI22X1 A=$abc$48160$new_n17262_ B=$abc$48160$new_n17267_ C=$abc$48160$new_n17272_ D=$abc$48160$new_n17277_ Y=$abc$48160$new_n17278_
.subckt MUX2X1 A=$abc$48160$new_n11991_ B=$abc$48160$new_n11995_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17279_
.subckt MUX2X1 A=regfile[39][58] B=regfile[35][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17280_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17280_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17281_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17279_ C=$abc$48160$new_n17281_ Y=$abc$48160$new_n17282_
.subckt MUX2X1 A=regfile[36][58] B=regfile[32][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17283_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17283_ Y=$abc$48160$new_n17284_
.subckt MUX2X1 A=regfile[37][58] B=regfile[33][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17285_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17285_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17286_
.subckt AOI21X1 A=$abc$48160$new_n17284_ B=$abc$48160$new_n17286_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17287_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][58] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17288_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12007_ C=$abc$48160$new_n17288_ Y=$abc$48160$new_n17289_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][58] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17290_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12006_ C=$abc$48160$new_n17290_ Y=$abc$48160$new_n17291_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17289_ C=$abc$48160$new_n17291_ Y=$abc$48160$new_n17292_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12009_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17293_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][58] C=$abc$48160$new_n17293_ Y=$abc$48160$new_n17294_
.subckt MUX2X1 A=regfile[52][58] B=regfile[48][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17295_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17295_ C=$abc$48160$new_n17294_ Y=$abc$48160$new_n17296_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17296_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n17297_
.subckt AOI22X1 A=$abc$48160$new_n17282_ B=$abc$48160$new_n17287_ C=$abc$48160$new_n17292_ D=$abc$48160$new_n17297_ Y=$abc$48160$new_n17298_
.subckt MUX2X1 A=$abc$48160$new_n17278_ B=$abc$48160$new_n17298_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17299_
.subckt MUX2X1 A=regfile[23][58] B=regfile[19][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17300_
.subckt MUX2X1 A=regfile[22][58] B=regfile[18][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17301_
.subckt MUX2X1 A=$abc$48160$new_n17300_ B=$abc$48160$new_n17301_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17302_
.subckt MUX2X1 A=regfile[21][58] B=regfile[17][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17303_
.subckt MUX2X1 A=regfile[20][58] B=regfile[16][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17304_
.subckt MUX2X1 A=$abc$48160$new_n17303_ B=$abc$48160$new_n17304_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17305_
.subckt MUX2X1 A=$abc$48160$new_n17302_ B=$abc$48160$new_n17305_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17306_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11968_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17307_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][58] C=$abc$48160$new_n17307_ Y=$abc$48160$new_n17308_
.subckt MUX2X1 A=regfile[4][58] B=regfile[0][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17309_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17309_ C=$abc$48160$new_n17308_ Y=$abc$48160$new_n17310_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11970_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17311_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][58] C=$abc$48160$new_n17311_ Y=$abc$48160$new_n17312_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11969_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17313_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][58] C=$abc$48160$new_n17313_ Y=$abc$48160$new_n17314_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17312_ C=$abc$48160$new_n17314_ Y=$abc$48160$new_n17315_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17310_ C=$abc$48160$new_n17315_ Y=$abc$48160$new_n17316_
.subckt MUX2X1 A=regfile[12][58] B=regfile[8][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17317_
.subckt MUX2X1 A=regfile[13][58] B=regfile[9][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17318_
.subckt MUX2X1 A=$abc$48160$new_n17317_ B=$abc$48160$new_n17318_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17319_
.subckt MUX2X1 A=regfile[14][58] B=regfile[10][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17320_
.subckt MUX2X1 A=regfile[15][58] B=regfile[11][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17321_
.subckt MUX2X1 A=$abc$48160$new_n17320_ B=$abc$48160$new_n17321_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17322_
.subckt MUX2X1 A=$abc$48160$new_n17319_ B=$abc$48160$new_n17322_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17323_
.subckt MUX2X1 A=$abc$48160$new_n17316_ B=$abc$48160$new_n17323_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17324_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11986_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17325_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][58] C=$abc$48160$new_n17325_ Y=$abc$48160$new_n17326_
.subckt MUX2X1 A=regfile[28][58] B=regfile[24][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17327_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17327_ C=$abc$48160$new_n17326_ Y=$abc$48160$new_n17328_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n11988_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17329_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][58] C=$abc$48160$new_n17329_ Y=$abc$48160$new_n17330_
.subckt MUX2X1 A=regfile[30][58] B=regfile[26][58] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17331_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17331_ C=$abc$48160$new_n17330_ Y=$abc$48160$new_n17332_
.subckt MUX2X1 A=$abc$48160$new_n17328_ B=$abc$48160$new_n17332_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17333_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17306_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17334_
.subckt INVX1 A=$abc$48160$new_n17334_ Y=$abc$48160$new_n17335_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17333_ C=$abc$48160$new_n17335_ Y=$abc$48160$new_n17336_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17324_ C=$abc$48160$new_n17336_ Y=$abc$48160$new_n17337_
.subckt MUX2X1 A=$abc$48160$new_n17299_ B=$abc$48160$new_n17337_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[58]
.subckt MUX2X1 A=regfile[29][59] B=regfile[28][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17339_
.subckt MUX2X1 A=regfile[25][59] B=regfile[24][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17340_
.subckt MUX2X1 A=$abc$48160$new_n17339_ B=$abc$48160$new_n17340_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17341_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17341_ Y=$abc$48160$new_n17342_
.subckt MUX2X1 A=regfile[31][59] B=regfile[30][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17343_
.subckt MUX2X1 A=regfile[27][59] B=regfile[26][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17344_
.subckt MUX2X1 A=$abc$48160$new_n17343_ B=$abc$48160$new_n17344_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17345_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17345_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17346_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[58][59] Y=$abc$48160$new_n17347_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][59] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17348_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[63][59] Y=$abc$48160$new_n17349_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][59] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17350_
.subckt AOI22X1 A=$abc$48160$new_n17347_ B=$abc$48160$new_n17348_ C=$abc$48160$new_n17349_ D=$abc$48160$new_n17350_ Y=$abc$48160$new_n17351_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[56][59] Y=$abc$48160$new_n17352_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[60][59] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17353_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[61][59] Y=$abc$48160$new_n17354_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[57][59] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17355_
.subckt AOI22X1 A=$abc$48160$new_n17352_ B=$abc$48160$new_n17353_ C=$abc$48160$new_n17354_ D=$abc$48160$new_n17355_ Y=$abc$48160$new_n17356_
.subckt MUX2X1 A=$abc$48160$new_n17351_ B=$abc$48160$new_n17356_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17357_
.subckt AOI22X1 A=$abc$48160$new_n17342_ B=$abc$48160$new_n17346_ C=$abc$48160$new_n17357_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17358_
.subckt MUX2X1 A=regfile[54][59] B=regfile[50][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17359_
.subckt MUX2X1 A=regfile[55][59] B=regfile[51][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17360_
.subckt MUX2X1 A=$abc$48160$new_n17359_ B=$abc$48160$new_n17360_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17361_
.subckt MUX2X1 A=regfile[53][59] B=regfile[49][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17362_
.subckt MUX2X1 A=regfile[52][59] B=regfile[48][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17363_
.subckt MUX2X1 A=$abc$48160$new_n17362_ B=$abc$48160$new_n17363_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17364_
.subckt MUX2X1 A=$abc$48160$new_n17361_ B=$abc$48160$new_n17364_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17365_
.subckt MUX2X1 A=$abc$48160$new_n12035_ B=$abc$48160$new_n12036_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17366_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n17366_ Y=$abc$48160$new_n17367_
.subckt MUX2X1 A=regfile[21][59] B=regfile[20][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17368_
.subckt OR2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n17368_ Y=$abc$48160$new_n17369_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17367_ C=$abc$48160$new_n17369_ Y=$abc$48160$new_n17370_
.subckt MUX2X1 A=regfile[19][59] B=regfile[18][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17371_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n17371_ Y=$abc$48160$new_n17372_
.subckt MUX2X1 A=regfile[23][59] B=regfile[22][59] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17373_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n17373_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17374_
.subckt OAI21X1 A=$abc$48160$new_n17372_ B=$abc$48160$new_n17374_ C=$abc$48160$new_n17370_ Y=$abc$48160$new_n17375_
.subckt MUX2X1 A=$abc$48160$new_n17365_ B=$abc$48160$new_n17375_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17376_
.subckt MUX2X1 A=$abc$48160$new_n17358_ B=$abc$48160$new_n17376_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17377_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[14][59] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17378_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12031_ C=$abc$48160$new_n17378_ Y=$abc$48160$new_n17379_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[10][59] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17380_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12027_ C=$abc$48160$new_n17380_ Y=$abc$48160$new_n17381_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17379_ C=$abc$48160$new_n17381_ Y=$abc$48160$new_n17382_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[15][59] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17383_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12032_ C=$abc$48160$new_n17383_ Y=$abc$48160$new_n17384_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[9][59] Y=$abc$48160$new_n17385_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[11][59] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17386_
.subckt AOI21X1 A=$abc$48160$new_n17385_ B=$abc$48160$new_n17386_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17387_
.subckt AOI21X1 A=$abc$48160$new_n17384_ B=$abc$48160$new_n17387_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17388_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[42][59] Y=$abc$48160$new_n17389_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][59] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17390_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[47][59] Y=$abc$48160$new_n17391_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][59] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17392_
.subckt AOI22X1 A=$abc$48160$new_n17389_ B=$abc$48160$new_n17390_ C=$abc$48160$new_n17391_ D=$abc$48160$new_n17392_ Y=$abc$48160$new_n17393_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[40][59] Y=$abc$48160$new_n17394_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[44][59] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17395_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[45][59] Y=$abc$48160$new_n17396_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[41][59] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17397_
.subckt AOI22X1 A=$abc$48160$new_n17394_ B=$abc$48160$new_n17395_ C=$abc$48160$new_n17396_ D=$abc$48160$new_n17397_ Y=$abc$48160$new_n17398_
.subckt MUX2X1 A=$abc$48160$new_n17393_ B=$abc$48160$new_n17398_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17399_
.subckt AOI22X1 A=$abc$48160$new_n17382_ B=$abc$48160$new_n17388_ C=$abc$48160$new_n17399_ D=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17400_
.subckt MUX2X1 A=regfile[38][59] B=regfile[34][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17401_
.subckt MUX2X1 A=regfile[39][59] B=regfile[35][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17402_
.subckt MUX2X1 A=$abc$48160$new_n17401_ B=$abc$48160$new_n17402_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17403_
.subckt MUX2X1 A=regfile[37][59] B=regfile[33][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17404_
.subckt MUX2X1 A=regfile[36][59] B=regfile[32][59] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17405_
.subckt MUX2X1 A=$abc$48160$new_n17404_ B=$abc$48160$new_n17405_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17406_
.subckt MUX2X1 A=$abc$48160$new_n17403_ B=$abc$48160$new_n17406_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17407_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[7][59] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17408_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12024_ C=$abc$48160$new_n17408_ Y=$abc$48160$new_n17409_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[3][59] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17410_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12020_ C=$abc$48160$new_n17410_ Y=$abc$48160$new_n17411_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17409_ C=$abc$48160$new_n17411_ Y=$abc$48160$new_n17412_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[6][59] C=$abc$48160$new_n8696_ Y=$abc$48160$new_n17413_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n12023_ C=$abc$48160$new_n17413_ Y=$abc$48160$new_n17414_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=regfile[0][59] Y=$abc$48160$new_n17415_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[1] B=regfile[2][59] C=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17416_
.subckt AOI21X1 A=$abc$48160$new_n17415_ B=$abc$48160$new_n17416_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17417_
.subckt AOI21X1 A=$abc$48160$new_n17414_ B=$abc$48160$new_n17417_ C=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17418_
.subckt AOI22X1 A=$\regfile$rdreg[2]$q[5] B=$abc$48160$new_n17407_ C=$abc$48160$new_n17412_ D=$abc$48160$new_n17418_ Y=$abc$48160$new_n17419_
.subckt MUX2X1 A=$abc$48160$new_n17400_ B=$abc$48160$new_n17419_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17420_
.subckt MUX2X1 A=$abc$48160$new_n17377_ B=$abc$48160$new_n17420_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[59]
.subckt MUX2X1 A=regfile[55][60] B=regfile[54][60] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17422_
.subckt MUX2X1 A=regfile[51][60] B=regfile[50][60] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17423_
.subckt MUX2X1 A=$abc$48160$new_n17422_ B=$abc$48160$new_n17423_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17424_
.subckt MUX2X1 A=regfile[63][60] B=regfile[62][60] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17425_
.subckt MUX2X1 A=regfile[59][60] B=regfile[58][60] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17426_
.subckt MUX2X1 A=$abc$48160$new_n17425_ B=$abc$48160$new_n17426_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17427_
.subckt MUX2X1 A=$abc$48160$new_n17424_ B=$abc$48160$new_n17427_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17428_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17428_ Y=$abc$48160$new_n17429_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][60] Y=$abc$48160$new_n17430_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12130_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17431_
.subckt MUX2X1 A=$abc$48160$new_n12126_ B=$abc$48160$new_n12129_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17432_
.subckt AOI22X1 A=$abc$48160$new_n17430_ B=$abc$48160$new_n17431_ C=$abc$48160$new_n17432_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17433_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12119_ Y=$abc$48160$new_n17434_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12123_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17435_
.subckt MUX2X1 A=$abc$48160$new_n12118_ B=$abc$48160$new_n12122_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17436_
.subckt AOI22X1 A=$abc$48160$new_n17434_ B=$abc$48160$new_n17435_ C=$abc$48160$new_n17436_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17437_
.subckt MUX2X1 A=$abc$48160$new_n17433_ B=$abc$48160$new_n17437_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17438_
.subckt NAND2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17438_ Y=$abc$48160$new_n17439_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17429_ C=$abc$48160$new_n17439_ Y=$abc$48160$new_n17440_
.subckt MUX2X1 A=regfile[38][60] B=regfile[34][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17441_
.subckt MUX2X1 A=regfile[39][60] B=regfile[35][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17442_
.subckt MUX2X1 A=regfile[46][60] B=regfile[42][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17443_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12117_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17444_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][60] C=$abc$48160$new_n17444_ Y=$abc$48160$new_n17445_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17443_ C=$abc$48160$new_n17445_ Y=$abc$48160$new_n17446_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17446_ Y=$abc$48160$new_n17447_
.subckt MUX2X1 A=$abc$48160$new_n17441_ B=$abc$48160$new_n17442_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17448_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17448_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17449_
.subckt MUX2X1 A=regfile[36][60] B=regfile[32][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17450_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12108_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17451_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][60] C=$abc$48160$new_n17451_ Y=$abc$48160$new_n17452_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17450_ C=$abc$48160$new_n17452_ Y=$abc$48160$new_n17453_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12115_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17454_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][60] C=$abc$48160$new_n17454_ Y=$abc$48160$new_n17455_
.subckt MUX2X1 A=regfile[44][60] B=regfile[40][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17456_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17456_ C=$abc$48160$new_n17455_ Y=$abc$48160$new_n17457_
.subckt MUX2X1 A=$abc$48160$new_n17453_ B=$abc$48160$new_n17457_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17458_
.subckt AOI22X1 A=$abc$48160$new_n17447_ B=$abc$48160$new_n17449_ C=$abc$48160$new_n17458_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n17459_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17459_ C=$abc$48160$new_n17440_ Y=$abc$48160$new_n17460_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12098_ Y=$abc$48160$new_n17461_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12102_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17462_
.subckt MUX2X1 A=$abc$48160$new_n12097_ B=$abc$48160$new_n12101_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17463_
.subckt AOI22X1 A=$abc$48160$new_n17461_ B=$abc$48160$new_n17462_ C=$abc$48160$new_n17463_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17464_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17464_ Y=$abc$48160$new_n17465_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12100_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17466_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][60] C=$abc$48160$new_n17466_ Y=$abc$48160$new_n17467_
.subckt MUX2X1 A=regfile[28][60] B=regfile[24][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17468_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17468_ C=$abc$48160$new_n17467_ Y=$abc$48160$new_n17469_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17469_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n17470_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[23][60] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17471_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12093_ C=$abc$48160$new_n17471_ Y=$abc$48160$new_n17472_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[18][60] Y=$abc$48160$new_n17473_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[22][60] Y=$abc$48160$new_n17474_
.subckt NAND3X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17473_ C=$abc$48160$new_n17474_ Y=$abc$48160$new_n17475_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17472_ C=$abc$48160$new_n17475_ Y=$abc$48160$new_n17476_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12094_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17477_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[17][60] C=$abc$48160$new_n17477_ Y=$abc$48160$new_n17478_
.subckt MUX2X1 A=regfile[20][60] B=regfile[16][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17479_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17479_ C=$abc$48160$new_n17478_ Y=$abc$48160$new_n17480_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17480_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17481_
.subckt AOI22X1 A=$abc$48160$new_n17465_ B=$abc$48160$new_n17470_ C=$abc$48160$new_n17476_ D=$abc$48160$new_n17481_ Y=$abc$48160$new_n17482_
.subckt MUX2X1 A=$abc$48160$new_n12078_ B=$abc$48160$new_n12082_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17483_
.subckt MUX2X1 A=regfile[7][60] B=regfile[3][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17484_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17484_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17485_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17483_ C=$abc$48160$new_n17485_ Y=$abc$48160$new_n17486_
.subckt MUX2X1 A=$abc$48160$new_n12076_ B=$abc$48160$new_n12080_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17487_
.subckt MUX2X1 A=regfile[5][60] B=regfile[1][60] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17488_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17488_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17489_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17487_ C=$abc$48160$new_n17489_ Y=$abc$48160$new_n17490_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12090_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17491_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][60] C=$abc$48160$new_n17491_ Y=$abc$48160$new_n17492_
.subckt MUX2X1 A=$abc$48160$new_n12085_ B=$abc$48160$new_n12089_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17493_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17493_ Y=$abc$48160$new_n17494_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12088_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17495_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][60] C=$abc$48160$new_n17495_ Y=$abc$48160$new_n17496_
.subckt MUX2X1 A=$abc$48160$new_n12084_ B=$abc$48160$new_n12087_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17497_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17497_ Y=$abc$48160$new_n17498_
.subckt AOI21X1 A=$abc$48160$new_n17486_ B=$abc$48160$new_n17490_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17499_
.subckt INVX1 A=$abc$48160$new_n17499_ Y=$abc$48160$new_n17500_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17492_ C=$abc$48160$new_n17494_ Y=$abc$48160$new_n17501_
.subckt NAND3X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17496_ C=$abc$48160$new_n17498_ Y=$abc$48160$new_n17502_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17501_ C=$abc$48160$new_n17502_ Y=$abc$48160$new_n17503_
.subckt NAND3X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n17500_ C=$abc$48160$new_n17503_ Y=$abc$48160$new_n17504_
.subckt OAI21X1 A=$abc$48160$new_n8717_ B=$abc$48160$new_n17482_ C=$abc$48160$new_n17504_ Y=$abc$48160$new_n17505_
.subckt MUX2X1 A=$abc$48160$new_n17460_ B=$abc$48160$new_n17505_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[60]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][61] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17507_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12178_ C=$abc$48160$new_n17507_ Y=$abc$48160$new_n17508_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][61] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17509_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12177_ C=$abc$48160$new_n17509_ Y=$abc$48160$new_n17510_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17508_ C=$abc$48160$new_n17510_ Y=$abc$48160$new_n17511_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12180_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17512_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][61] C=$abc$48160$new_n17512_ Y=$abc$48160$new_n17513_
.subckt MUX2X1 A=regfile[52][61] B=regfile[48][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17514_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17514_ C=$abc$48160$new_n17513_ Y=$abc$48160$new_n17515_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17515_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17516_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12185_ Y=$abc$48160$new_n17517_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12189_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17518_
.subckt MUX2X1 A=$abc$48160$new_n12184_ B=$abc$48160$new_n12188_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17519_
.subckt AOI22X1 A=$abc$48160$new_n17517_ B=$abc$48160$new_n17518_ C=$abc$48160$new_n17519_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17520_
.subckt OR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17520_ Y=$abc$48160$new_n17521_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12187_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17522_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][61] C=$abc$48160$new_n17522_ Y=$abc$48160$new_n17523_
.subckt MUX2X1 A=regfile[60][61] B=regfile[56][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17524_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17524_ C=$abc$48160$new_n17523_ Y=$abc$48160$new_n17525_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17525_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n17526_
.subckt AOI22X1 A=$abc$48160$new_n17511_ B=$abc$48160$new_n17516_ C=$abc$48160$new_n17521_ D=$abc$48160$new_n17526_ Y=$abc$48160$new_n17527_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[34][61] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17528_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12166_ C=$abc$48160$new_n17528_ Y=$abc$48160$new_n17529_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[35][61] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17530_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12167_ C=$abc$48160$new_n17530_ Y=$abc$48160$new_n17531_
.subckt OR2X1 A=$abc$48160$new_n17529_ B=$abc$48160$new_n17531_ Y=$abc$48160$new_n17532_
.subckt MUX2X1 A=regfile[36][61] B=regfile[32][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17533_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12165_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17534_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][61] C=$abc$48160$new_n17534_ Y=$abc$48160$new_n17535_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17533_ C=$abc$48160$new_n17535_ Y=$abc$48160$new_n17536_
.subckt MUX2X1 A=regfile[47][61] B=regfile[43][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17537_
.subckt MUX2X1 A=regfile[46][61] B=regfile[42][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17538_
.subckt MUX2X1 A=$abc$48160$new_n17537_ B=$abc$48160$new_n17538_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17539_
.subckt MUX2X1 A=regfile[45][61] B=regfile[41][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17540_
.subckt MUX2X1 A=regfile[44][61] B=regfile[40][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17541_
.subckt MUX2X1 A=$abc$48160$new_n17540_ B=$abc$48160$new_n17541_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17542_
.subckt MUX2X1 A=$abc$48160$new_n17532_ B=$abc$48160$new_n17536_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17543_
.subckt MUX2X1 A=$abc$48160$new_n17539_ B=$abc$48160$new_n17542_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17544_
.subckt MUX2X1 A=$abc$48160$new_n17543_ B=$abc$48160$new_n17544_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17545_
.subckt MUX2X1 A=$abc$48160$new_n17527_ B=$abc$48160$new_n17545_ S=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17546_
.subckt MUX2X1 A=regfile[29][61] B=regfile[25][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17547_
.subckt MUX2X1 A=regfile[28][61] B=regfile[24][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17548_
.subckt MUX2X1 A=$abc$48160$new_n17547_ B=$abc$48160$new_n17548_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17549_
.subckt MUX2X1 A=regfile[21][61] B=regfile[17][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17550_
.subckt MUX2X1 A=regfile[20][61] B=regfile[16][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17551_
.subckt MUX2X1 A=$abc$48160$new_n17550_ B=$abc$48160$new_n17551_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17552_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12159_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17553_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][61] C=$abc$48160$new_n17553_ Y=$abc$48160$new_n17554_
.subckt MUX2X1 A=$abc$48160$new_n12154_ B=$abc$48160$new_n12158_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17555_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17555_ Y=$abc$48160$new_n17556_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17554_ C=$abc$48160$new_n17556_ Y=$abc$48160$new_n17557_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12151_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17558_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][61] C=$abc$48160$new_n17558_ Y=$abc$48160$new_n17559_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12152_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17560_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][61] C=$abc$48160$new_n17560_ Y=$abc$48160$new_n17561_
.subckt NAND3X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17559_ C=$abc$48160$new_n17561_ Y=$abc$48160$new_n17562_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17557_ C=$abc$48160$new_n17562_ Y=$abc$48160$new_n17563_
.subckt MUX2X1 A=$abc$48160$new_n17549_ B=$abc$48160$new_n17552_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17564_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17564_ Y=$abc$48160$new_n17565_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17563_ C=$abc$48160$new_n17565_ Y=$abc$48160$new_n17566_
.subckt MUX2X1 A=regfile[6][61] B=regfile[2][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17567_
.subckt MUX2X1 A=regfile[7][61] B=regfile[3][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17568_
.subckt MUX2X1 A=regfile[14][61] B=regfile[10][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17569_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12147_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17570_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[11][61] C=$abc$48160$new_n17570_ Y=$abc$48160$new_n17571_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17569_ C=$abc$48160$new_n17571_ Y=$abc$48160$new_n17572_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17572_ Y=$abc$48160$new_n17573_
.subckt MUX2X1 A=$abc$48160$new_n17567_ B=$abc$48160$new_n17568_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17574_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17574_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17575_
.subckt MUX2X1 A=regfile[4][61] B=regfile[0][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17576_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12138_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17577_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][61] C=$abc$48160$new_n17577_ Y=$abc$48160$new_n17578_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17576_ C=$abc$48160$new_n17578_ Y=$abc$48160$new_n17579_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12145_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17580_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[9][61] C=$abc$48160$new_n17580_ Y=$abc$48160$new_n17581_
.subckt MUX2X1 A=regfile[12][61] B=regfile[8][61] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17582_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17582_ C=$abc$48160$new_n17581_ Y=$abc$48160$new_n17583_
.subckt MUX2X1 A=$abc$48160$new_n17579_ B=$abc$48160$new_n17583_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17584_
.subckt AOI22X1 A=$abc$48160$new_n17573_ B=$abc$48160$new_n17575_ C=$abc$48160$new_n17584_ D=$abc$48160$new_n8692_ Y=$abc$48160$new_n17585_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17585_ C=$abc$48160$new_n17566_ Y=$abc$48160$new_n17586_
.subckt MUX2X1 A=$abc$48160$new_n17546_ B=$abc$48160$new_n17586_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[61]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12247_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17588_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][62] C=$abc$48160$new_n17588_ Y=$abc$48160$new_n17589_
.subckt MUX2X1 A=regfile[60][62] B=regfile[56][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17590_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17590_ C=$abc$48160$new_n17589_ Y=$abc$48160$new_n17591_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12240_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17592_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][62] C=$abc$48160$new_n17592_ Y=$abc$48160$new_n17593_
.subckt MUX2X1 A=regfile[52][62] B=regfile[48][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17594_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17594_ C=$abc$48160$new_n17593_ Y=$abc$48160$new_n17595_
.subckt MUX2X1 A=regfile[55][62] B=regfile[54][62] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17596_
.subckt MUX2X1 A=regfile[51][62] B=regfile[50][62] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17597_
.subckt MUX2X1 A=$abc$48160$new_n17596_ B=$abc$48160$new_n17597_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17598_
.subckt MUX2X1 A=regfile[63][62] B=regfile[62][62] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17599_
.subckt MUX2X1 A=regfile[59][62] B=regfile[58][62] S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17600_
.subckt MUX2X1 A=$abc$48160$new_n17599_ B=$abc$48160$new_n17600_ S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17601_
.subckt MUX2X1 A=$abc$48160$new_n17598_ B=$abc$48160$new_n17601_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17602_
.subckt NOR2X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17602_ Y=$abc$48160$new_n17603_
.subckt MUX2X1 A=$abc$48160$new_n17591_ B=$abc$48160$new_n17595_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17604_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17604_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17605_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[32][62] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17606_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12224_ C=$abc$48160$new_n17606_ Y=$abc$48160$new_n17607_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[33][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17608_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12225_ C=$abc$48160$new_n17608_ Y=$abc$48160$new_n17609_
.subckt OAI21X1 A=$abc$48160$new_n17607_ B=$abc$48160$new_n17609_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n17610_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][62] Y=$abc$48160$new_n17611_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=regfile[45][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17612_
.subckt MUX2X1 A=regfile[44][62] B=regfile[40][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17613_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17613_ Y=$abc$48160$new_n17614_
.subckt OAI21X1 A=$abc$48160$new_n17611_ B=$abc$48160$new_n17612_ C=$abc$48160$new_n17614_ Y=$abc$48160$new_n17615_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17615_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17616_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[43][62] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17617_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12234_ C=$abc$48160$new_n17617_ Y=$abc$48160$new_n17618_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[46][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17619_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12229_ C=$abc$48160$new_n17619_ Y=$abc$48160$new_n17620_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17618_ C=$abc$48160$new_n17620_ Y=$abc$48160$new_n17621_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[35][62] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17622_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12227_ C=$abc$48160$new_n17622_ Y=$abc$48160$new_n17623_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[38][62] Y=$abc$48160$new_n17624_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[34][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17625_
.subckt AOI21X1 A=$abc$48160$new_n17624_ B=$abc$48160$new_n17625_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17626_
.subckt AOI21X1 A=$abc$48160$new_n17623_ B=$abc$48160$new_n17626_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17627_
.subckt AOI22X1 A=$abc$48160$new_n17610_ B=$abc$48160$new_n17616_ C=$abc$48160$new_n17621_ D=$abc$48160$new_n17627_ Y=$abc$48160$new_n17628_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17628_ Y=$abc$48160$new_n17629_
.subckt OAI21X1 A=$abc$48160$new_n17603_ B=$abc$48160$new_n17605_ C=$abc$48160$new_n17629_ Y=$abc$48160$new_n17630_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12217_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17631_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][62] C=$abc$48160$new_n17631_ Y=$abc$48160$new_n17632_
.subckt MUX2X1 A=regfile[28][62] B=regfile[24][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17633_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17633_ C=$abc$48160$new_n17632_ Y=$abc$48160$new_n17634_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12219_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17635_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][62] C=$abc$48160$new_n17635_ Y=$abc$48160$new_n17636_
.subckt MUX2X1 A=regfile[30][62] B=regfile[26][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17637_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17637_ C=$abc$48160$new_n17636_ Y=$abc$48160$new_n17638_
.subckt MUX2X1 A=$abc$48160$new_n17634_ B=$abc$48160$new_n17638_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17639_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[18][62] Y=$abc$48160$new_n17640_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12211_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17641_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[19][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17642_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12212_ C=$abc$48160$new_n17642_ Y=$abc$48160$new_n17643_
.subckt AOI21X1 A=$abc$48160$new_n17640_ B=$abc$48160$new_n17641_ C=$abc$48160$new_n17643_ Y=$abc$48160$new_n17644_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12207_ Y=$abc$48160$new_n17645_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12210_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17646_
.subckt MUX2X1 A=$abc$48160$new_n12206_ B=$abc$48160$new_n12209_ S=$abc$48160$new_n8696_ Y=$abc$48160$new_n17647_
.subckt AOI22X1 A=$abc$48160$new_n17645_ B=$abc$48160$new_n17646_ C=$abc$48160$new_n17647_ D=$abc$48160$new_n8689_ Y=$abc$48160$new_n17648_
.subckt MUX2X1 A=$abc$48160$new_n17644_ B=$abc$48160$new_n17648_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17649_
.subckt AOI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17649_ C=$abc$48160$new_n8717_ Y=$abc$48160$new_n17650_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17639_ C=$abc$48160$new_n17650_ Y=$abc$48160$new_n17651_
.subckt MUX2X1 A=regfile[4][62] B=regfile[0][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17652_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12195_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17653_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][62] C=$abc$48160$new_n17653_ Y=$abc$48160$new_n17654_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17652_ C=$abc$48160$new_n17654_ Y=$abc$48160$new_n17655_
.subckt MUX2X1 A=regfile[13][62] B=regfile[9][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17656_
.subckt MUX2X1 A=regfile[12][62] B=regfile[8][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17657_
.subckt MUX2X1 A=$abc$48160$new_n17656_ B=$abc$48160$new_n17657_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17658_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][62] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17659_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12196_ C=$abc$48160$new_n17659_ Y=$abc$48160$new_n17660_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][62] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17661_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12197_ C=$abc$48160$new_n17661_ Y=$abc$48160$new_n17662_
.subckt OR2X1 A=$abc$48160$new_n17660_ B=$abc$48160$new_n17662_ Y=$abc$48160$new_n17663_
.subckt MUX2X1 A=regfile[15][62] B=regfile[11][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17664_
.subckt MUX2X1 A=regfile[14][62] B=regfile[10][62] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17665_
.subckt MUX2X1 A=$abc$48160$new_n17664_ B=$abc$48160$new_n17665_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17666_
.subckt MUX2X1 A=$abc$48160$new_n17655_ B=$abc$48160$new_n17663_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17667_
.subckt MUX2X1 A=$abc$48160$new_n17658_ B=$abc$48160$new_n17666_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17668_
.subckt INVX1 A=$abc$48160$new_n17668_ Y=$abc$48160$new_n17669_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17669_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17670_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17667_ C=$abc$48160$new_n17670_ Y=$abc$48160$new_n17671_
.subckt NAND3X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n17651_ C=$abc$48160$new_n17671_ Y=$abc$48160$new_n17672_
.subckt OAI21X1 A=$abc$48160$new_n8748_ B=$abc$48160$new_n17630_ C=$abc$48160$new_n17672_ Y=io_read_ports_0_data[62]
.subckt MUX2X1 A=regfile[45][63] B=regfile[41][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17674_
.subckt MUX2X1 A=regfile[44][63] B=regfile[40][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17675_
.subckt MUX2X1 A=$abc$48160$new_n17674_ B=$abc$48160$new_n17675_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17676_
.subckt MUX2X1 A=regfile[47][63] B=regfile[43][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17677_
.subckt MUX2X1 A=regfile[46][63] B=regfile[42][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17678_
.subckt MUX2X1 A=$abc$48160$new_n17677_ B=$abc$48160$new_n17678_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17679_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12306_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17680_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[59][63] C=$abc$48160$new_n17680_ Y=$abc$48160$new_n17681_
.subckt MUX2X1 A=regfile[62][63] B=regfile[58][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17682_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17682_ C=$abc$48160$new_n17681_ Y=$abc$48160$new_n17683_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12304_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17684_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][63] C=$abc$48160$new_n17684_ Y=$abc$48160$new_n17685_
.subckt MUX2X1 A=regfile[60][63] B=regfile[56][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17686_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17686_ C=$abc$48160$new_n17685_ Y=$abc$48160$new_n17687_
.subckt MUX2X1 A=regfile[37][63] B=regfile[33][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17688_
.subckt MUX2X1 A=regfile[36][63] B=regfile[32][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17689_
.subckt MUX2X1 A=$abc$48160$new_n17688_ B=$abc$48160$new_n17689_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17690_
.subckt MUX2X1 A=regfile[38][63] B=regfile[34][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17691_
.subckt MUX2X1 A=regfile[39][63] B=regfile[35][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17692_
.subckt MUX2X1 A=$abc$48160$new_n17691_ B=$abc$48160$new_n17692_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17693_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12298_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17694_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[50][63] C=$abc$48160$new_n17694_ Y=$abc$48160$new_n17695_
.subckt AND2X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12299_ Y=$abc$48160$new_n17696_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[51][63] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17697_
.subckt OAI21X1 A=$abc$48160$new_n17696_ B=$abc$48160$new_n17697_ C=$abc$48160$new_n17695_ Y=$abc$48160$new_n17698_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12297_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17699_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][63] C=$abc$48160$new_n17699_ Y=$abc$48160$new_n17700_
.subckt MUX2X1 A=regfile[52][63] B=regfile[48][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17701_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17701_ C=$abc$48160$new_n17700_ Y=$abc$48160$new_n17702_
.subckt MUX2X1 A=$abc$48160$new_n17690_ B=$abc$48160$new_n17693_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17703_
.subckt MUX2X1 A=$abc$48160$new_n17676_ B=$abc$48160$new_n17679_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17704_
.subckt MUX2X1 A=$abc$48160$new_n17703_ B=$abc$48160$new_n17704_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17705_
.subckt OR2X1 A=$\regfile$rdreg[2]$q[4] B=$abc$48160$new_n17705_ Y=$abc$48160$new_n17706_
.subckt MUX2X1 A=$abc$48160$new_n17683_ B=$abc$48160$new_n17687_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17707_
.subckt NOR2X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17707_ Y=$abc$48160$new_n17708_
.subckt MUX2X1 A=$abc$48160$new_n17698_ B=$abc$48160$new_n17702_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17709_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17709_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17710_
.subckt OAI21X1 A=$abc$48160$new_n17708_ B=$abc$48160$new_n17710_ C=$abc$48160$new_n17706_ Y=$abc$48160$new_n17711_
.subckt MUX2X1 A=regfile[23][63] B=regfile[19][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17712_
.subckt MUX2X1 A=regfile[22][63] B=regfile[18][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17713_
.subckt MUX2X1 A=$abc$48160$new_n17712_ B=$abc$48160$new_n17713_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17714_
.subckt MUX2X1 A=regfile[21][63] B=regfile[17][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17715_
.subckt MUX2X1 A=regfile[20][63] B=regfile[16][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17716_
.subckt MUX2X1 A=$abc$48160$new_n17715_ B=$abc$48160$new_n17716_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17717_
.subckt MUX2X1 A=$abc$48160$new_n17714_ B=$abc$48160$new_n17717_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17718_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12255_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17719_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[1][63] C=$abc$48160$new_n17719_ Y=$abc$48160$new_n17720_
.subckt MUX2X1 A=regfile[4][63] B=regfile[0][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17721_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17721_ C=$abc$48160$new_n17720_ Y=$abc$48160$new_n17722_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12257_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17723_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[3][63] C=$abc$48160$new_n17723_ Y=$abc$48160$new_n17724_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12256_ C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17725_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[2][63] C=$abc$48160$new_n17725_ Y=$abc$48160$new_n17726_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17724_ C=$abc$48160$new_n17726_ Y=$abc$48160$new_n17727_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17722_ C=$abc$48160$new_n17727_ Y=$abc$48160$new_n17728_
.subckt MUX2X1 A=regfile[12][63] B=regfile[8][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17729_
.subckt MUX2X1 A=regfile[13][63] B=regfile[9][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17730_
.subckt MUX2X1 A=$abc$48160$new_n17729_ B=$abc$48160$new_n17730_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17731_
.subckt MUX2X1 A=regfile[14][63] B=regfile[10][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17732_
.subckt MUX2X1 A=regfile[15][63] B=regfile[11][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17733_
.subckt MUX2X1 A=$abc$48160$new_n17732_ B=$abc$48160$new_n17733_ S=$abc$48160$new_n8689_ Y=$abc$48160$new_n17734_
.subckt MUX2X1 A=$abc$48160$new_n17731_ B=$abc$48160$new_n17734_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17735_
.subckt INVX1 A=$abc$48160$new_n17735_ Y=$abc$48160$new_n17736_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17736_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17737_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17728_ C=$abc$48160$new_n17737_ Y=$abc$48160$new_n17738_
.subckt NOR2X1 A=$\regfile$rdreg[2]$q[3] B=$abc$48160$new_n17718_ Y=$abc$48160$new_n17739_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12274_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17740_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[25][63] C=$abc$48160$new_n17740_ Y=$abc$48160$new_n17741_
.subckt MUX2X1 A=regfile[28][63] B=regfile[24][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17742_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17742_ C=$abc$48160$new_n17741_ Y=$abc$48160$new_n17743_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12276_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17744_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[27][63] C=$abc$48160$new_n17744_ Y=$abc$48160$new_n17745_
.subckt MUX2X1 A=regfile[30][63] B=regfile[26][63] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17746_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17746_ C=$abc$48160$new_n17745_ Y=$abc$48160$new_n17747_
.subckt MUX2X1 A=$abc$48160$new_n17743_ B=$abc$48160$new_n17747_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17748_
.subckt OAI21X1 A=$abc$48160$new_n8704_ B=$abc$48160$new_n17748_ C=$\regfile$rdreg[2]$q[4] Y=$abc$48160$new_n17749_
.subckt OAI21X1 A=$abc$48160$new_n17739_ B=$abc$48160$new_n17749_ C=$abc$48160$new_n17738_ Y=$abc$48160$new_n17750_
.subckt MUX2X1 A=$abc$48160$new_n17711_ B=$abc$48160$new_n17750_ S=$\regfile$rdreg[2]$q[5] Y=io_read_ports_0_data[63]
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[55][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17752_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12351_ C=$abc$48160$new_n17752_ Y=$abc$48160$new_n17753_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[54][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17754_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12350_ C=$abc$48160$new_n17754_ Y=$abc$48160$new_n17755_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17753_ C=$abc$48160$new_n17755_ Y=$abc$48160$new_n17756_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12353_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17757_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[49][64] C=$abc$48160$new_n17757_ Y=$abc$48160$new_n17758_
.subckt MUX2X1 A=regfile[52][64] B=regfile[48][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17759_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17759_ C=$abc$48160$new_n17758_ Y=$abc$48160$new_n17760_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17760_ C=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17761_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[59][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17762_
.subckt OAI21X1 A=$abc$48160$new_n8696_ B=$abc$48160$new_n12362_ C=$abc$48160$new_n17762_ Y=$abc$48160$new_n17763_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[62][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17764_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12357_ C=$abc$48160$new_n17764_ Y=$abc$48160$new_n17765_
.subckt NAND3X1 A=$\regfile$rdreg[2]$q[1] B=$abc$48160$new_n17763_ C=$abc$48160$new_n17765_ Y=$abc$48160$new_n17766_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12360_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17767_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[57][64] C=$abc$48160$new_n17767_ Y=$abc$48160$new_n17768_
.subckt MUX2X1 A=regfile[60][64] B=regfile[56][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17769_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17769_ C=$abc$48160$new_n17768_ Y=$abc$48160$new_n17770_
.subckt AOI21X1 A=$abc$48160$new_n8692_ B=$abc$48160$new_n17770_ C=$abc$48160$new_n8704_ Y=$abc$48160$new_n17771_
.subckt AOI22X1 A=$abc$48160$new_n17756_ B=$abc$48160$new_n17761_ C=$abc$48160$new_n17766_ D=$abc$48160$new_n17771_ Y=$abc$48160$new_n17772_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[26][64] Y=$abc$48160$new_n17773_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[30][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17774_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[31][64] Y=$abc$48160$new_n17775_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[27][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17776_
.subckt AOI22X1 A=$abc$48160$new_n17773_ B=$abc$48160$new_n17774_ C=$abc$48160$new_n17775_ D=$abc$48160$new_n17776_ Y=$abc$48160$new_n17777_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[24][64] Y=$abc$48160$new_n17778_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[28][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17779_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[29][64] Y=$abc$48160$new_n17780_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[25][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17781_
.subckt AOI22X1 A=$abc$48160$new_n17778_ B=$abc$48160$new_n17779_ C=$abc$48160$new_n17780_ D=$abc$48160$new_n17781_ Y=$abc$48160$new_n17782_
.subckt MUX2X1 A=$abc$48160$new_n17777_ B=$abc$48160$new_n17782_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17783_
.subckt MUX2X1 A=regfile[23][64] B=regfile[19][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17784_
.subckt MUX2X1 A=regfile[22][64] B=regfile[18][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17785_
.subckt MUX2X1 A=$abc$48160$new_n17784_ B=$abc$48160$new_n17785_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17786_
.subckt MUX2X1 A=regfile[21][64] B=regfile[17][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17787_
.subckt MUX2X1 A=regfile[20][64] B=regfile[16][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17788_
.subckt MUX2X1 A=$abc$48160$new_n17787_ B=$abc$48160$new_n17788_ S=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17789_
.subckt MUX2X1 A=$abc$48160$new_n17786_ B=$abc$48160$new_n17789_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17790_
.subckt MUX2X1 A=$abc$48160$new_n17783_ B=$abc$48160$new_n17790_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17791_
.subckt MUX2X1 A=$abc$48160$new_n17772_ B=$abc$48160$new_n17791_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17792_
.subckt MUX2X1 A=regfile[38][64] B=regfile[34][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17793_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17793_ Y=$abc$48160$new_n17794_
.subckt MUX2X1 A=regfile[39][64] B=regfile[35][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17795_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17795_ C=$abc$48160$new_n8692_ Y=$abc$48160$new_n17796_
.subckt MUX2X1 A=regfile[36][64] B=regfile[32][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17797_
.subckt NAND2X1 A=$abc$48160$new_n8689_ B=$abc$48160$new_n17797_ Y=$abc$48160$new_n17798_
.subckt MUX2X1 A=regfile[37][64] B=regfile[33][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17799_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17799_ C=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17800_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12347_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17801_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[43][64] C=$abc$48160$new_n17801_ Y=$abc$48160$new_n17802_
.subckt MUX2X1 A=regfile[46][64] B=regfile[42][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17803_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17803_ C=$abc$48160$new_n17802_ Y=$abc$48160$new_n17804_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=$abc$48160$new_n12345_ C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17805_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[41][64] C=$abc$48160$new_n17805_ Y=$abc$48160$new_n17806_
.subckt MUX2X1 A=regfile[44][64] B=regfile[40][64] S=$\regfile$rdreg[2]$q[2] Y=$abc$48160$new_n17807_
.subckt OAI21X1 A=$\regfile$rdreg[2]$q[0] B=$abc$48160$new_n17807_ C=$abc$48160$new_n17806_ Y=$abc$48160$new_n17808_
.subckt AOI22X1 A=$abc$48160$new_n17794_ B=$abc$48160$new_n17796_ C=$abc$48160$new_n17798_ D=$abc$48160$new_n17800_ Y=$abc$48160$new_n17809_
.subckt MUX2X1 A=$abc$48160$new_n17804_ B=$abc$48160$new_n17808_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17810_
.subckt MUX2X1 A=$abc$48160$new_n17809_ B=$abc$48160$new_n17810_ S=$abc$48160$new_n8704_ Y=$abc$48160$new_n17811_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[8][64] Y=$abc$48160$new_n17812_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[12][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17813_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[13][64] Y=$abc$48160$new_n17814_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[9][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17815_
.subckt AOI22X1 A=$abc$48160$new_n17812_ B=$abc$48160$new_n17813_ C=$abc$48160$new_n17814_ D=$abc$48160$new_n17815_ Y=$abc$48160$new_n17816_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[10][64] Y=$abc$48160$new_n17817_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[14][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17818_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[15][64] Y=$abc$48160$new_n17819_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[11][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17820_
.subckt AOI22X1 A=$abc$48160$new_n17817_ B=$abc$48160$new_n17818_ C=$abc$48160$new_n17819_ D=$abc$48160$new_n17820_ Y=$abc$48160$new_n17821_
.subckt MUX2X1 A=$abc$48160$new_n17816_ B=$abc$48160$new_n17821_ S=$abc$48160$new_n8692_ Y=$abc$48160$new_n17822_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[2][64] Y=$abc$48160$new_n17823_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[6][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17824_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[3][64] Y=$abc$48160$new_n17825_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[7][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17826_
.subckt AOI22X1 A=$abc$48160$new_n17823_ B=$abc$48160$new_n17824_ C=$abc$48160$new_n17825_ D=$abc$48160$new_n17826_ Y=$abc$48160$new_n17827_
.subckt NAND2X1 A=$abc$48160$new_n8696_ B=regfile[0][64] Y=$abc$48160$new_n17828_
.subckt AOI21X1 A=$\regfile$rdreg[2]$q[2] B=regfile[4][64] C=$\regfile$rdreg[2]$q[0] Y=$abc$48160$new_n17829_
.subckt NAND2X1 A=$\regfile$rdreg[2]$q[2] B=regfile[5][64] Y=$abc$48160$new_n17830_
.subckt AOI21X1 A=$abc$48160$new_n8696_ B=regfile[1][64] C=$abc$48160$new_n8689_ Y=$abc$48160$new_n17831_
.subckt AOI22X1 A=$abc$48160$new_n17828_ B=$abc$48160$new_n17829_ C=$abc$48160$new_n17830_ D=$abc$48160$new_n17831_ Y=$abc$48160$new_n17832_
.subckt MUX2X1 A=$abc$48160$new_n17827_ B=$abc$48160$new_n17832_ S=$\regfile$rdreg[2]$q[1] Y=$abc$48160$new_n17833_
.subckt MUX2X1 A=$abc$48160$new_n17822_ B=$abc$48160$new_n17833_ S=$\regfile$rdreg[2]$q[3] Y=$abc$48160$new_n17834_
.subckt MUX2X1 A=$abc$48160$new_n17811_ B=$abc$48160$new_n17834_ S=$\regfile$rdreg[2]$q[5] Y=$abc$48160$new_n17835_
.subckt MUX2X1 A=$abc$48160$new_n17792_ B=$abc$48160$new_n17835_ S=$\regfile$rdreg[2]$q[4] Y=io_read_ports_0_data[64]
.subckt MUX2X1 A=regfile[21][0] B=regfile[17][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17837_
.subckt MUX2X1 A=regfile[20][0] B=regfile[16][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17838_
.subckt MUX2X1 A=$abc$48160$new_n17837_ B=$abc$48160$new_n17838_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17839_
.subckt MUX2X1 A=regfile[29][0] B=regfile[25][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17840_
.subckt MUX2X1 A=regfile[28][0] B=regfile[24][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17841_
.subckt MUX2X1 A=$abc$48160$new_n17840_ B=$abc$48160$new_n17841_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17842_
.subckt AOI21X1 A=$abc$48160$new_n8716_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17843_
.subckt OAI21X1 A=regfile[27][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17843_ Y=$abc$48160$new_n17844_
.subckt MUX2X1 A=$abc$48160$new_n8711_ B=$abc$48160$new_n8715_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n17845_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17845_ Y=$abc$48160$new_n17846_
.subckt AOI21X1 A=$abc$48160$new_n8708_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17847_
.subckt OAI21X1 A=regfile[18][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17847_ Y=$abc$48160$new_n17848_
.subckt AOI21X1 A=$abc$48160$new_n8709_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17849_
.subckt OAI21X1 A=regfile[19][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17849_ Y=$abc$48160$new_n17850_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17844_ C=$abc$48160$new_n17846_ Y=$abc$48160$new_n17851_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n17848_ C=$abc$48160$new_n17850_ Y=$abc$48160$new_n17852_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n17851_ C=$abc$48160$new_n17852_ Y=$abc$48160$new_n17853_
.subckt MUX2X1 A=$abc$48160$new_n17839_ B=$abc$48160$new_n17842_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n17854_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n17854_ Y=$abc$48160$new_n17855_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n17853_ C=$abc$48160$new_n17855_ Y=$abc$48160$new_n17856_
.subckt MUX2X1 A=regfile[13][0] B=regfile[9][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17857_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17857_ Y=$abc$48160$new_n17858_
.subckt MUX2X1 A=regfile[12][0] B=regfile[8][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17859_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17859_ Y=$abc$48160$new_n17860_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17858_ C=$abc$48160$new_n17860_ Y=$abc$48160$new_n17861_
.subckt MUX2X1 A=regfile[4][0] B=regfile[0][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17862_
.subckt MUX2X1 A=regfile[5][0] B=regfile[1][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17863_
.subckt MUX2X1 A=$abc$48160$new_n17862_ B=$abc$48160$new_n17863_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n17864_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n17864_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17865_
.subckt MUX2X1 A=$abc$48160$new_n8698_ B=$abc$48160$new_n8702_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n17866_
.subckt MUX2X1 A=regfile[15][0] B=regfile[11][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17867_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17867_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n17868_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17866_ C=$abc$48160$new_n17868_ Y=$abc$48160$new_n17869_
.subckt MUX2X1 A=regfile[6][0] B=regfile[2][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17870_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17870_ Y=$abc$48160$new_n17871_
.subckt MUX2X1 A=regfile[7][0] B=regfile[3][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17872_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17872_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n17873_
.subckt AOI21X1 A=$abc$48160$new_n17871_ B=$abc$48160$new_n17873_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n17874_
.subckt AOI22X1 A=$abc$48160$new_n17861_ B=$abc$48160$new_n17865_ C=$abc$48160$new_n17869_ D=$abc$48160$new_n17874_ Y=$abc$48160$new_n17875_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n17875_ C=$abc$48160$new_n17856_ Y=$abc$48160$new_n17876_
.subckt AOI21X1 A=regfile[55][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17877_
.subckt OAI21X1 A=$abc$48160$new_n8736_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17877_ Y=$abc$48160$new_n17878_
.subckt AOI21X1 A=regfile[54][0] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17879_
.subckt OAI21X1 A=$abc$48160$new_n8735_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17879_ Y=$abc$48160$new_n17880_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n17878_ C=$abc$48160$new_n17880_ Y=$abc$48160$new_n17881_
.subckt AOI21X1 A=$abc$48160$new_n8738_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17882_
.subckt OAI21X1 A=regfile[49][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17882_ Y=$abc$48160$new_n17883_
.subckt MUX2X1 A=regfile[52][0] B=regfile[48][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17884_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17884_ C=$abc$48160$new_n17883_ Y=$abc$48160$new_n17885_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n17885_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n17886_
.subckt NAND2X1 A=$abc$48160$new_n8743_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n17887_
.subckt AOI21X1 A=$abc$48160$new_n8747_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17888_
.subckt MUX2X1 A=$abc$48160$new_n8742_ B=$abc$48160$new_n8746_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n17889_
.subckt AOI22X1 A=$abc$48160$new_n17887_ B=$abc$48160$new_n17888_ C=$abc$48160$new_n17889_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n17890_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n17890_ Y=$abc$48160$new_n17891_
.subckt AOI21X1 A=$abc$48160$new_n8745_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17892_
.subckt OAI21X1 A=regfile[57][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17892_ Y=$abc$48160$new_n17893_
.subckt MUX2X1 A=regfile[60][0] B=regfile[56][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17894_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17894_ C=$abc$48160$new_n17893_ Y=$abc$48160$new_n17895_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n17895_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n17896_
.subckt AOI22X1 A=$abc$48160$new_n17881_ B=$abc$48160$new_n17886_ C=$abc$48160$new_n17891_ D=$abc$48160$new_n17896_ Y=$abc$48160$new_n17897_
.subckt OAI21X1 A=regfile[34][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17898_
.subckt AOI21X1 A=$abc$48160$new_n8724_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17898_ Y=$abc$48160$new_n17899_
.subckt OAI21X1 A=regfile[35][0] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17900_
.subckt AOI21X1 A=$abc$48160$new_n8725_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17900_ Y=$abc$48160$new_n17901_
.subckt OR2X1 A=$abc$48160$new_n17899_ B=$abc$48160$new_n17901_ Y=$abc$48160$new_n17902_
.subckt MUX2X1 A=regfile[36][0] B=regfile[32][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17903_
.subckt AOI21X1 A=$abc$48160$new_n8723_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17904_
.subckt OAI21X1 A=regfile[33][0] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17904_ Y=$abc$48160$new_n17905_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17903_ C=$abc$48160$new_n17905_ Y=$abc$48160$new_n17906_
.subckt MUX2X1 A=regfile[47][0] B=regfile[43][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17907_
.subckt MUX2X1 A=regfile[46][0] B=regfile[42][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17908_
.subckt MUX2X1 A=$abc$48160$new_n17907_ B=$abc$48160$new_n17908_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17909_
.subckt MUX2X1 A=regfile[45][0] B=regfile[41][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17910_
.subckt MUX2X1 A=regfile[44][0] B=regfile[40][0] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17911_
.subckt MUX2X1 A=$abc$48160$new_n17910_ B=$abc$48160$new_n17911_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17912_
.subckt MUX2X1 A=$abc$48160$new_n17902_ B=$abc$48160$new_n17906_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17913_
.subckt MUX2X1 A=$abc$48160$new_n17909_ B=$abc$48160$new_n17912_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17914_
.subckt MUX2X1 A=$abc$48160$new_n17913_ B=$abc$48160$new_n17914_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n17915_
.subckt MUX2X1 A=$abc$48160$new_n17897_ B=$abc$48160$new_n17915_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n17916_
.subckt MUX2X1 A=$abc$48160$new_n17916_ B=$abc$48160$new_n17876_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[0]
.subckt AOI21X1 A=$abc$48160$new_n8766_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17918_
.subckt OAI21X1 A=regfile[18][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17918_ Y=$abc$48160$new_n17919_
.subckt AOI21X1 A=$abc$48160$new_n8767_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17920_
.subckt OAI21X1 A=regfile[19][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17920_ Y=$abc$48160$new_n17921_
.subckt AOI21X1 A=$abc$48160$new_n8765_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17922_
.subckt OAI21X1 A=regfile[17][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17922_ Y=$abc$48160$new_n17923_
.subckt MUX2X1 A=regfile[20][1] B=regfile[16][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17924_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17924_ Y=$abc$48160$new_n17925_
.subckt AOI21X1 A=$abc$48160$new_n8774_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17926_
.subckt OAI21X1 A=regfile[27][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17926_ Y=$abc$48160$new_n17927_
.subckt MUX2X1 A=$abc$48160$new_n8769_ B=$abc$48160$new_n8773_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n17928_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17928_ Y=$abc$48160$new_n17929_
.subckt AOI21X1 A=$abc$48160$new_n8772_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17930_
.subckt OAI21X1 A=regfile[25][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17930_ Y=$abc$48160$new_n17931_
.subckt MUX2X1 A=$abc$48160$new_n8768_ B=$abc$48160$new_n8771_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n17932_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17932_ Y=$abc$48160$new_n17933_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n17927_ C=$abc$48160$new_n17929_ Y=$abc$48160$new_n17934_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n17931_ C=$abc$48160$new_n17933_ Y=$abc$48160$new_n17935_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17934_ C=$abc$48160$new_n17935_ Y=$abc$48160$new_n17936_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n17919_ C=$abc$48160$new_n17921_ Y=$abc$48160$new_n17937_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n17923_ C=$abc$48160$new_n17925_ Y=$abc$48160$new_n17938_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n17937_ C=$abc$48160$new_n17938_ Y=$abc$48160$new_n17939_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n17936_ C=$abc$48160$new_n17939_ Y=$abc$48160$new_n17940_
.subckt MUX2X1 A=regfile[6][1] B=regfile[2][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17941_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17941_ Y=$abc$48160$new_n17942_
.subckt MUX2X1 A=regfile[7][1] B=regfile[3][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17943_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17943_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n17944_
.subckt MUX2X1 A=regfile[4][1] B=regfile[0][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17945_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n17945_ Y=$abc$48160$new_n17946_
.subckt MUX2X1 A=regfile[5][1] B=regfile[1][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17947_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17947_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17948_
.subckt AOI21X1 A=$abc$48160$new_n8761_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17949_
.subckt OAI21X1 A=regfile[11][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17949_ Y=$abc$48160$new_n17950_
.subckt MUX2X1 A=regfile[14][1] B=regfile[10][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17951_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17951_ C=$abc$48160$new_n17950_ Y=$abc$48160$new_n17952_
.subckt AOI21X1 A=$abc$48160$new_n8759_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17953_
.subckt OAI21X1 A=regfile[9][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17953_ Y=$abc$48160$new_n17954_
.subckt MUX2X1 A=regfile[12][1] B=regfile[8][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17955_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17955_ C=$abc$48160$new_n17954_ Y=$abc$48160$new_n17956_
.subckt AOI22X1 A=$abc$48160$new_n17942_ B=$abc$48160$new_n17944_ C=$abc$48160$new_n17946_ D=$abc$48160$new_n17948_ Y=$abc$48160$new_n17957_
.subckt MUX2X1 A=$abc$48160$new_n17952_ B=$abc$48160$new_n17956_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17958_
.subckt MUX2X1 A=$abc$48160$new_n17957_ B=$abc$48160$new_n17958_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n17959_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n17959_ C=$abc$48160$new_n17940_ Y=$abc$48160$new_n17960_
.subckt AOI21X1 A=regfile[57][1] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17961_
.subckt OAI21X1 A=$abc$48160$new_n8802_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n17961_ Y=$abc$48160$new_n17962_
.subckt AOI21X1 A=regfile[60][1] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17963_
.subckt OAI21X1 A=$abc$48160$new_n8798_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17963_ Y=$abc$48160$new_n17964_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17962_ C=$abc$48160$new_n17964_ Y=$abc$48160$new_n17965_
.subckt AOI21X1 A=regfile[49][1] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17966_
.subckt OAI21X1 A=$abc$48160$new_n8795_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n17966_ Y=$abc$48160$new_n17967_
.subckt NAND2X1 A=regfile[52][1] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17968_
.subckt AOI21X1 A=regfile[48][1] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17969_
.subckt AOI21X1 A=$abc$48160$new_n17968_ B=$abc$48160$new_n17969_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n17970_
.subckt AOI21X1 A=$abc$48160$new_n17967_ B=$abc$48160$new_n17970_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17971_
.subckt MUX2X1 A=regfile[55][1] B=regfile[54][1] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17972_
.subckt MUX2X1 A=regfile[51][1] B=regfile[50][1] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17973_
.subckt MUX2X1 A=$abc$48160$new_n17972_ B=$abc$48160$new_n17973_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17974_
.subckt NAND2X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n17974_ Y=$abc$48160$new_n17975_
.subckt MUX2X1 A=regfile[63][1] B=regfile[62][1] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17976_
.subckt MUX2X1 A=regfile[59][1] B=regfile[58][1] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17977_
.subckt MUX2X1 A=$abc$48160$new_n17976_ B=$abc$48160$new_n17977_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17978_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17978_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n17979_
.subckt AOI22X1 A=$abc$48160$new_n17965_ B=$abc$48160$new_n17971_ C=$abc$48160$new_n17975_ D=$abc$48160$new_n17979_ Y=$abc$48160$new_n17980_
.subckt OAI21X1 A=regfile[32][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17981_
.subckt AOI21X1 A=$abc$48160$new_n8779_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17981_ Y=$abc$48160$new_n17982_
.subckt OAI21X1 A=regfile[33][1] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17983_
.subckt AOI21X1 A=$abc$48160$new_n8780_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17983_ Y=$abc$48160$new_n17984_
.subckt OAI21X1 A=$abc$48160$new_n17982_ B=$abc$48160$new_n17984_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n17985_
.subckt AOI21X1 A=$abc$48160$new_n8787_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17986_
.subckt OAI21X1 A=regfile[41][1] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17986_ Y=$abc$48160$new_n17987_
.subckt MUX2X1 A=regfile[44][1] B=regfile[40][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17988_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17988_ C=$abc$48160$new_n17987_ Y=$abc$48160$new_n17989_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17989_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n17990_
.subckt AOI21X1 A=regfile[43][1] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n17991_
.subckt OAI21X1 A=$abc$48160$new_n8789_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n17991_ Y=$abc$48160$new_n17992_
.subckt AOI21X1 A=regfile[46][1] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n17993_
.subckt OAI21X1 A=$abc$48160$new_n8784_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n17993_ Y=$abc$48160$new_n17994_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n17992_ C=$abc$48160$new_n17994_ Y=$abc$48160$new_n17995_
.subckt MUX2X1 A=regfile[38][1] B=regfile[34][1] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17996_
.subckt NAND2X1 A=$abc$48160$new_n8778_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n17997_
.subckt NAND2X1 A=$abc$48160$new_n8782_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n17998_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17997_ C=$abc$48160$new_n17998_ Y=$abc$48160$new_n17999_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n17996_ C=$abc$48160$new_n17999_ Y=$abc$48160$new_n18000_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18000_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18001_
.subckt AOI22X1 A=$abc$48160$new_n17985_ B=$abc$48160$new_n17990_ C=$abc$48160$new_n17995_ D=$abc$48160$new_n18001_ Y=$abc$48160$new_n18002_
.subckt MUX2X1 A=$abc$48160$new_n17980_ B=$abc$48160$new_n18002_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18003_
.subckt MUX2X1 A=$abc$48160$new_n18003_ B=$abc$48160$new_n17960_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[1]
.subckt AOI21X1 A=$abc$48160$new_n8844_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18005_
.subckt OAI21X1 A=regfile[43][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18005_ Y=$abc$48160$new_n18006_
.subckt MUX2X1 A=regfile[46][2] B=regfile[42][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18007_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18007_ C=$abc$48160$new_n18006_ Y=$abc$48160$new_n18008_
.subckt AOI21X1 A=$abc$48160$new_n8842_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18009_
.subckt OAI21X1 A=regfile[41][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18009_ Y=$abc$48160$new_n18010_
.subckt MUX2X1 A=regfile[44][2] B=regfile[40][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18011_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18011_ C=$abc$48160$new_n18010_ Y=$abc$48160$new_n18012_
.subckt AOI21X1 A=$abc$48160$new_n8859_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18013_
.subckt OAI21X1 A=regfile[59][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18013_ Y=$abc$48160$new_n18014_
.subckt MUX2X1 A=$abc$48160$new_n8854_ B=$abc$48160$new_n8858_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18015_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18015_ Y=$abc$48160$new_n18016_
.subckt AOI21X1 A=$abc$48160$new_n8857_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18017_
.subckt OAI21X1 A=regfile[57][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18017_ Y=$abc$48160$new_n18018_
.subckt MUX2X1 A=$abc$48160$new_n8853_ B=$abc$48160$new_n8856_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18019_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18019_ Y=$abc$48160$new_n18020_
.subckt OAI21X1 A=regfile[32][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18021_
.subckt AOI21X1 A=$abc$48160$new_n8834_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18021_ Y=$abc$48160$new_n18022_
.subckt OAI21X1 A=regfile[33][2] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18023_
.subckt AOI21X1 A=$abc$48160$new_n8835_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18023_ Y=$abc$48160$new_n18024_
.subckt OAI21X1 A=$abc$48160$new_n18022_ B=$abc$48160$new_n18024_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18025_
.subckt OAI21X1 A=regfile[34][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18026_
.subckt AOI21X1 A=$abc$48160$new_n8836_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18026_ Y=$abc$48160$new_n18027_
.subckt OAI21X1 A=regfile[35][2] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18028_
.subckt AOI21X1 A=$abc$48160$new_n8837_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18028_ Y=$abc$48160$new_n18029_
.subckt OAI21X1 A=$abc$48160$new_n18027_ B=$abc$48160$new_n18029_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18030_
.subckt AOI21X1 A=$abc$48160$new_n8851_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18031_
.subckt OAI21X1 A=regfile[50][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18031_ Y=$abc$48160$new_n18032_
.subckt AOI21X1 A=$abc$48160$new_n8852_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18033_
.subckt OAI21X1 A=regfile[51][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18033_ Y=$abc$48160$new_n18034_
.subckt AOI21X1 A=$abc$48160$new_n8850_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18035_
.subckt OAI21X1 A=regfile[49][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18035_ Y=$abc$48160$new_n18036_
.subckt MUX2X1 A=$abc$48160$new_n8845_ B=$abc$48160$new_n8849_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18037_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18037_ Y=$abc$48160$new_n18038_
.subckt AOI21X1 A=$abc$48160$new_n18025_ B=$abc$48160$new_n18030_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18039_
.subckt MUX2X1 A=$abc$48160$new_n18008_ B=$abc$48160$new_n18012_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18040_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18040_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18041_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18018_ C=$abc$48160$new_n18020_ Y=$abc$48160$new_n18042_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18014_ C=$abc$48160$new_n18016_ Y=$abc$48160$new_n18043_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18042_ C=$abc$48160$new_n18043_ Y=$abc$48160$new_n18044_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18032_ C=$abc$48160$new_n18034_ Y=$abc$48160$new_n18045_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18036_ C=$abc$48160$new_n18038_ Y=$abc$48160$new_n18046_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18045_ C=$abc$48160$new_n18046_ Y=$abc$48160$new_n18047_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18044_ C=$abc$48160$new_n18047_ Y=$abc$48160$new_n18048_
.subckt OAI21X1 A=$abc$48160$new_n18039_ B=$abc$48160$new_n18041_ C=$abc$48160$new_n18048_ Y=$abc$48160$new_n18049_
.subckt MUX2X1 A=regfile[23][2] B=regfile[19][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18050_
.subckt MUX2X1 A=regfile[22][2] B=regfile[18][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18051_
.subckt MUX2X1 A=$abc$48160$new_n18050_ B=$abc$48160$new_n18051_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18052_
.subckt MUX2X1 A=regfile[21][2] B=regfile[17][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18053_
.subckt MUX2X1 A=regfile[20][2] B=regfile[16][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18054_
.subckt MUX2X1 A=$abc$48160$new_n18053_ B=$abc$48160$new_n18054_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18055_
.subckt MUX2X1 A=$abc$48160$new_n18052_ B=$abc$48160$new_n18055_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18056_
.subckt NOR2X1 A=regfile[1][2] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18057_
.subckt OAI21X1 A=regfile[5][2] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18058_
.subckt MUX2X1 A=regfile[4][2] B=regfile[0][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18059_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18059_ Y=$abc$48160$new_n18060_
.subckt OAI21X1 A=$abc$48160$new_n18057_ B=$abc$48160$new_n18058_ C=$abc$48160$new_n18060_ Y=$abc$48160$new_n18061_
.subckt OAI21X1 A=regfile[3][2] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18062_
.subckt AOI21X1 A=$abc$48160$new_n8810_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18062_ Y=$abc$48160$new_n18063_
.subckt OAI21X1 A=regfile[2][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18064_
.subckt AOI21X1 A=$abc$48160$new_n8809_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18064_ Y=$abc$48160$new_n18065_
.subckt OR2X1 A=$abc$48160$new_n18063_ B=$abc$48160$new_n18065_ Y=$abc$48160$new_n18066_
.subckt MUX2X1 A=$abc$48160$new_n18061_ B=$abc$48160$new_n18066_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18067_
.subckt MUX2X1 A=regfile[12][2] B=regfile[8][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18068_
.subckt MUX2X1 A=regfile[13][2] B=regfile[9][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18069_
.subckt MUX2X1 A=$abc$48160$new_n18068_ B=$abc$48160$new_n18069_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18070_
.subckt MUX2X1 A=regfile[14][2] B=regfile[10][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18071_
.subckt MUX2X1 A=regfile[15][2] B=regfile[11][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18072_
.subckt MUX2X1 A=$abc$48160$new_n18071_ B=$abc$48160$new_n18072_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18073_
.subckt MUX2X1 A=$abc$48160$new_n18070_ B=$abc$48160$new_n18073_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18074_
.subckt INVX1 A=$abc$48160$new_n18074_ Y=$abc$48160$new_n18075_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18075_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18076_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18067_ C=$abc$48160$new_n18076_ Y=$abc$48160$new_n18077_
.subckt NOR2X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18056_ Y=$abc$48160$new_n18078_
.subckt AOI21X1 A=$abc$48160$new_n8827_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18079_
.subckt OAI21X1 A=regfile[25][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18079_ Y=$abc$48160$new_n18080_
.subckt MUX2X1 A=regfile[28][2] B=regfile[24][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18081_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18081_ C=$abc$48160$new_n18080_ Y=$abc$48160$new_n18082_
.subckt AOI21X1 A=$abc$48160$new_n8829_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18083_
.subckt OAI21X1 A=regfile[27][2] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18083_ Y=$abc$48160$new_n18084_
.subckt MUX2X1 A=regfile[30][2] B=regfile[26][2] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18085_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18085_ C=$abc$48160$new_n18084_ Y=$abc$48160$new_n18086_
.subckt MUX2X1 A=$abc$48160$new_n18082_ B=$abc$48160$new_n18086_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18087_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18087_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18088_
.subckt OAI21X1 A=$abc$48160$new_n18078_ B=$abc$48160$new_n18088_ C=$abc$48160$new_n18077_ Y=$abc$48160$new_n18089_
.subckt MUX2X1 A=$abc$48160$new_n18049_ B=$abc$48160$new_n18089_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[2]
.subckt AOI21X1 A=regfile[55][3] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18091_
.subckt OAI21X1 A=$abc$48160$new_n8902_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18091_ Y=$abc$48160$new_n18092_
.subckt AOI21X1 A=regfile[54][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18093_
.subckt OAI21X1 A=$abc$48160$new_n8901_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18093_ Y=$abc$48160$new_n18094_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18092_ C=$abc$48160$new_n18094_ Y=$abc$48160$new_n18095_
.subckt AOI21X1 A=$abc$48160$new_n8904_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18096_
.subckt OAI21X1 A=regfile[49][3] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18096_ Y=$abc$48160$new_n18097_
.subckt MUX2X1 A=regfile[52][3] B=regfile[48][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18098_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18098_ C=$abc$48160$new_n18097_ Y=$abc$48160$new_n18099_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18099_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18100_
.subckt AOI21X1 A=$abc$48160$new_n8913_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18101_
.subckt OAI21X1 A=regfile[59][3] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18101_ Y=$abc$48160$new_n18102_
.subckt MUX2X1 A=regfile[62][3] B=regfile[58][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18103_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18103_ C=$abc$48160$new_n18102_ Y=$abc$48160$new_n18104_
.subckt OR2X1 A=regfile[57][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18105_
.subckt AOI21X1 A=$abc$48160$new_n8911_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18106_
.subckt MUX2X1 A=$abc$48160$new_n8907_ B=$abc$48160$new_n8910_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18107_
.subckt AOI22X1 A=$abc$48160$new_n18105_ B=$abc$48160$new_n18106_ C=$abc$48160$new_n18107_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18108_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18108_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18109_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18104_ C=$abc$48160$new_n18109_ Y=$abc$48160$new_n18110_
.subckt AOI21X1 A=$abc$48160$new_n18095_ B=$abc$48160$new_n18100_ C=$abc$48160$new_n18110_ Y=$abc$48160$new_n18111_
.subckt NAND2X1 A=regfile[26][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18112_
.subckt AOI21X1 A=regfile[30][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18113_
.subckt NAND2X1 A=regfile[31][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18114_
.subckt AOI21X1 A=regfile[27][3] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18115_
.subckt AOI22X1 A=$abc$48160$new_n18112_ B=$abc$48160$new_n18113_ C=$abc$48160$new_n18114_ D=$abc$48160$new_n18115_ Y=$abc$48160$new_n18116_
.subckt NAND2X1 A=regfile[24][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18117_
.subckt AOI21X1 A=regfile[28][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18118_
.subckt NAND2X1 A=regfile[29][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18119_
.subckt AOI21X1 A=regfile[25][3] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18120_
.subckt AOI22X1 A=$abc$48160$new_n18117_ B=$abc$48160$new_n18118_ C=$abc$48160$new_n18119_ D=$abc$48160$new_n18120_ Y=$abc$48160$new_n18121_
.subckt MUX2X1 A=$abc$48160$new_n18116_ B=$abc$48160$new_n18121_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18122_
.subckt MUX2X1 A=regfile[23][3] B=regfile[19][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18123_
.subckt MUX2X1 A=regfile[22][3] B=regfile[18][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18124_
.subckt MUX2X1 A=$abc$48160$new_n18123_ B=$abc$48160$new_n18124_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18125_
.subckt MUX2X1 A=regfile[21][3] B=regfile[17][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18126_
.subckt MUX2X1 A=regfile[20][3] B=regfile[16][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18127_
.subckt MUX2X1 A=$abc$48160$new_n18126_ B=$abc$48160$new_n18127_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18128_
.subckt MUX2X1 A=$abc$48160$new_n18125_ B=$abc$48160$new_n18128_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18129_
.subckt MUX2X1 A=$abc$48160$new_n18122_ B=$abc$48160$new_n18129_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18130_
.subckt MUX2X1 A=$abc$48160$new_n18111_ B=$abc$48160$new_n18130_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n18131_
.subckt MUX2X1 A=regfile[37][3] B=regfile[33][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18132_
.subckt MUX2X1 A=regfile[36][3] B=regfile[32][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18133_
.subckt MUX2X1 A=$abc$48160$new_n18132_ B=$abc$48160$new_n18133_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18134_
.subckt MUX2X1 A=regfile[38][3] B=regfile[34][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18135_
.subckt MUX2X1 A=regfile[39][3] B=regfile[35][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18136_
.subckt MUX2X1 A=$abc$48160$new_n18135_ B=$abc$48160$new_n18136_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18137_
.subckt MUX2X1 A=regfile[45][3] B=regfile[41][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18138_
.subckt MUX2X1 A=regfile[44][3] B=regfile[40][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18139_
.subckt MUX2X1 A=$abc$48160$new_n18138_ B=$abc$48160$new_n18139_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18140_
.subckt MUX2X1 A=regfile[47][3] B=regfile[43][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18141_
.subckt MUX2X1 A=regfile[46][3] B=regfile[42][3] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18142_
.subckt MUX2X1 A=$abc$48160$new_n18141_ B=$abc$48160$new_n18142_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18143_
.subckt MUX2X1 A=$abc$48160$new_n18134_ B=$abc$48160$new_n18137_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18144_
.subckt MUX2X1 A=$abc$48160$new_n18140_ B=$abc$48160$new_n18143_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18145_
.subckt MUX2X1 A=$abc$48160$new_n18144_ B=$abc$48160$new_n18145_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18146_
.subckt NAND2X1 A=regfile[8][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18147_
.subckt AOI21X1 A=regfile[12][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18148_
.subckt NAND2X1 A=regfile[13][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18149_
.subckt AOI21X1 A=regfile[9][3] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18150_
.subckt AOI22X1 A=$abc$48160$new_n18147_ B=$abc$48160$new_n18148_ C=$abc$48160$new_n18149_ D=$abc$48160$new_n18150_ Y=$abc$48160$new_n18151_
.subckt NAND2X1 A=regfile[10][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18152_
.subckt AOI21X1 A=regfile[14][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18153_
.subckt NAND2X1 A=regfile[15][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18154_
.subckt AOI21X1 A=regfile[11][3] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18155_
.subckt AOI22X1 A=$abc$48160$new_n18152_ B=$abc$48160$new_n18153_ C=$abc$48160$new_n18154_ D=$abc$48160$new_n18155_ Y=$abc$48160$new_n18156_
.subckt MUX2X1 A=$abc$48160$new_n18151_ B=$abc$48160$new_n18156_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18157_
.subckt NAND2X1 A=regfile[2][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18158_
.subckt AOI21X1 A=regfile[6][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18159_
.subckt NAND2X1 A=regfile[3][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18160_
.subckt AOI21X1 A=regfile[7][3] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18161_
.subckt AOI22X1 A=$abc$48160$new_n18158_ B=$abc$48160$new_n18159_ C=$abc$48160$new_n18160_ D=$abc$48160$new_n18161_ Y=$abc$48160$new_n18162_
.subckt NAND2X1 A=regfile[0][3] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18163_
.subckt AOI21X1 A=regfile[4][3] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18164_
.subckt NAND2X1 A=regfile[5][3] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18165_
.subckt AOI21X1 A=regfile[1][3] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18166_
.subckt AOI22X1 A=$abc$48160$new_n18163_ B=$abc$48160$new_n18164_ C=$abc$48160$new_n18165_ D=$abc$48160$new_n18166_ Y=$abc$48160$new_n18167_
.subckt MUX2X1 A=$abc$48160$new_n18162_ B=$abc$48160$new_n18167_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18168_
.subckt MUX2X1 A=$abc$48160$new_n18157_ B=$abc$48160$new_n18168_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18169_
.subckt MUX2X1 A=$abc$48160$new_n18146_ B=$abc$48160$new_n18169_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n18170_
.subckt MUX2X1 A=$abc$48160$new_n18131_ B=$abc$48160$new_n18170_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[3]
.subckt NAND2X1 A=$abc$48160$new_n8934_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18172_
.subckt AOI21X1 A=$abc$48160$new_n8938_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18173_
.subckt MUX2X1 A=$abc$48160$new_n8933_ B=$abc$48160$new_n8937_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18174_
.subckt AOI22X1 A=$abc$48160$new_n18172_ B=$abc$48160$new_n18173_ C=$abc$48160$new_n18174_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18175_
.subckt MUX2X1 A=regfile[23][4] B=regfile[19][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18176_
.subckt MUX2X1 A=regfile[22][4] B=regfile[18][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18177_
.subckt MUX2X1 A=$abc$48160$new_n18176_ B=$abc$48160$new_n18177_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18178_
.subckt OAI21X1 A=regfile[3][4] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18179_
.subckt AOI21X1 A=$abc$48160$new_n8920_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18179_ Y=$abc$48160$new_n18180_
.subckt OAI21X1 A=regfile[2][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18181_
.subckt AOI21X1 A=$abc$48160$new_n8919_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18181_ Y=$abc$48160$new_n18182_
.subckt MUX2X1 A=regfile[14][4] B=regfile[10][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18183_
.subckt MUX2X1 A=regfile[15][4] B=regfile[11][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18184_
.subckt OR2X1 A=regfile[25][4] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18185_
.subckt AOI21X1 A=$abc$48160$new_n8936_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18186_
.subckt MUX2X1 A=$abc$48160$new_n8932_ B=$abc$48160$new_n8935_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18187_
.subckt AOI22X1 A=$abc$48160$new_n18185_ B=$abc$48160$new_n18186_ C=$abc$48160$new_n18187_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18188_
.subckt MUX2X1 A=regfile[21][4] B=regfile[17][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18189_
.subckt MUX2X1 A=regfile[20][4] B=regfile[16][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18190_
.subckt MUX2X1 A=$abc$48160$new_n18189_ B=$abc$48160$new_n18190_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18191_
.subckt AOI21X1 A=$abc$48160$new_n8918_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18192_
.subckt OAI21X1 A=regfile[1][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18192_ Y=$abc$48160$new_n18193_
.subckt MUX2X1 A=regfile[4][4] B=regfile[0][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18194_
.subckt MUX2X1 A=regfile[12][4] B=regfile[8][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18195_
.subckt MUX2X1 A=regfile[13][4] B=regfile[9][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18196_
.subckt OR2X1 A=$abc$48160$new_n18180_ B=$abc$48160$new_n18182_ Y=$abc$48160$new_n18197_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18194_ C=$abc$48160$new_n18193_ Y=$abc$48160$new_n18198_
.subckt MUX2X1 A=$abc$48160$new_n18197_ B=$abc$48160$new_n18198_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18199_
.subckt MUX2X1 A=$abc$48160$new_n18183_ B=$abc$48160$new_n18184_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18200_
.subckt MUX2X1 A=$abc$48160$new_n18195_ B=$abc$48160$new_n18196_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18201_
.subckt MUX2X1 A=$abc$48160$new_n18200_ B=$abc$48160$new_n18201_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18202_
.subckt MUX2X1 A=$abc$48160$new_n18199_ B=$abc$48160$new_n18202_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18203_
.subckt MUX2X1 A=$abc$48160$new_n18178_ B=$abc$48160$new_n18191_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18204_
.subckt MUX2X1 A=$abc$48160$new_n18175_ B=$abc$48160$new_n18188_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18205_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18205_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18206_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18204_ C=$abc$48160$new_n18206_ Y=$abc$48160$new_n18207_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18203_ C=$abc$48160$new_n18207_ Y=$abc$48160$new_n18208_
.subckt AOI21X1 A=$abc$48160$new_n8960_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18209_
.subckt OAI21X1 A=regfile[50][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18209_ Y=$abc$48160$new_n18210_
.subckt AOI21X1 A=$abc$48160$new_n8961_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18211_
.subckt OAI21X1 A=regfile[51][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18211_ Y=$abc$48160$new_n18212_
.subckt AOI21X1 A=$abc$48160$new_n8959_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18213_
.subckt OAI21X1 A=regfile[49][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18213_ Y=$abc$48160$new_n18214_
.subckt MUX2X1 A=$abc$48160$new_n8954_ B=$abc$48160$new_n8958_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18215_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18215_ Y=$abc$48160$new_n18216_
.subckt AOI21X1 A=$abc$48160$new_n8968_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18217_
.subckt OAI21X1 A=regfile[59][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18217_ Y=$abc$48160$new_n18218_
.subckt MUX2X1 A=$abc$48160$new_n8963_ B=$abc$48160$new_n8967_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18219_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18219_ Y=$abc$48160$new_n18220_
.subckt AOI21X1 A=$abc$48160$new_n8966_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18221_
.subckt OAI21X1 A=regfile[57][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18221_ Y=$abc$48160$new_n18222_
.subckt MUX2X1 A=$abc$48160$new_n8962_ B=$abc$48160$new_n8965_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18223_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18223_ Y=$abc$48160$new_n18224_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18218_ C=$abc$48160$new_n18220_ Y=$abc$48160$new_n18225_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18222_ C=$abc$48160$new_n18224_ Y=$abc$48160$new_n18226_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18225_ C=$abc$48160$new_n18226_ Y=$abc$48160$new_n18227_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18210_ C=$abc$48160$new_n18212_ Y=$abc$48160$new_n18228_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18214_ C=$abc$48160$new_n18216_ Y=$abc$48160$new_n18229_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18228_ C=$abc$48160$new_n18229_ Y=$abc$48160$new_n18230_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18227_ C=$abc$48160$new_n18230_ Y=$abc$48160$new_n18231_
.subckt MUX2X1 A=regfile[38][4] B=regfile[34][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18232_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18232_ Y=$abc$48160$new_n18233_
.subckt MUX2X1 A=regfile[39][4] B=regfile[35][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18234_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18234_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18235_
.subckt MUX2X1 A=regfile[36][4] B=regfile[32][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18236_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18236_ Y=$abc$48160$new_n18237_
.subckt MUX2X1 A=regfile[37][4] B=regfile[33][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18238_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18238_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18239_
.subckt AOI21X1 A=$abc$48160$new_n8953_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18240_
.subckt OAI21X1 A=regfile[43][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18240_ Y=$abc$48160$new_n18241_
.subckt MUX2X1 A=regfile[46][4] B=regfile[42][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18242_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18242_ C=$abc$48160$new_n18241_ Y=$abc$48160$new_n18243_
.subckt AOI21X1 A=$abc$48160$new_n8951_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18244_
.subckt OAI21X1 A=regfile[41][4] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18244_ Y=$abc$48160$new_n18245_
.subckt MUX2X1 A=regfile[44][4] B=regfile[40][4] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18246_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18246_ C=$abc$48160$new_n18245_ Y=$abc$48160$new_n18247_
.subckt AOI22X1 A=$abc$48160$new_n18233_ B=$abc$48160$new_n18235_ C=$abc$48160$new_n18237_ D=$abc$48160$new_n18239_ Y=$abc$48160$new_n18248_
.subckt MUX2X1 A=$abc$48160$new_n18243_ B=$abc$48160$new_n18247_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18249_
.subckt MUX2X1 A=$abc$48160$new_n18248_ B=$abc$48160$new_n18249_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18250_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18250_ C=$abc$48160$new_n18231_ Y=$abc$48160$new_n18251_
.subckt MUX2X1 A=$abc$48160$new_n18251_ B=$abc$48160$new_n18208_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[4]
.subckt MUX2X1 A=regfile[22][5] B=regfile[18][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18253_
.subckt NOR2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18253_ Y=$abc$48160$new_n18254_
.subckt OAI21X1 A=regfile[19][5] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18255_
.subckt AOI21X1 A=$abc$48160$new_n8987_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18255_ Y=$abc$48160$new_n18256_
.subckt OAI21X1 A=$abc$48160$new_n18254_ B=$abc$48160$new_n18256_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18257_
.subckt MUX2X1 A=regfile[20][5] B=regfile[16][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18258_
.subckt NOR2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18258_ Y=$abc$48160$new_n18259_
.subckt OAI21X1 A=regfile[17][5] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18260_
.subckt AOI21X1 A=$abc$48160$new_n8986_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18260_ Y=$abc$48160$new_n18261_
.subckt OAI21X1 A=$abc$48160$new_n18259_ B=$abc$48160$new_n18261_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18262_
.subckt AOI21X1 A=$abc$48160$new_n8994_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18263_
.subckt OAI21X1 A=regfile[27][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18263_ Y=$abc$48160$new_n18264_
.subckt MUX2X1 A=$abc$48160$new_n8989_ B=$abc$48160$new_n8993_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18265_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18265_ Y=$abc$48160$new_n18266_
.subckt AOI21X1 A=$abc$48160$new_n8992_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18267_
.subckt OAI21X1 A=regfile[25][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18267_ Y=$abc$48160$new_n18268_
.subckt MUX2X1 A=$abc$48160$new_n8988_ B=$abc$48160$new_n8991_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18269_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18269_ Y=$abc$48160$new_n18270_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18264_ C=$abc$48160$new_n18266_ Y=$abc$48160$new_n18271_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18268_ C=$abc$48160$new_n18270_ Y=$abc$48160$new_n18272_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18271_ C=$abc$48160$new_n18272_ Y=$abc$48160$new_n18273_
.subckt NAND2X1 A=$abc$48160$new_n18257_ B=$abc$48160$new_n18262_ Y=$abc$48160$new_n18274_
.subckt NAND2X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18274_ Y=$abc$48160$new_n18275_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18273_ C=$abc$48160$new_n18275_ Y=$abc$48160$new_n18276_
.subckt MUX2X1 A=regfile[6][5] B=regfile[2][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18277_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18277_ Y=$abc$48160$new_n18278_
.subckt MUX2X1 A=regfile[7][5] B=regfile[3][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18279_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18279_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18280_
.subckt MUX2X1 A=regfile[4][5] B=regfile[0][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18281_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18281_ Y=$abc$48160$new_n18282_
.subckt MUX2X1 A=regfile[5][5] B=regfile[1][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18283_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18283_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18284_
.subckt AOI21X1 A=$abc$48160$new_n8982_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18285_
.subckt OAI21X1 A=regfile[11][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18285_ Y=$abc$48160$new_n18286_
.subckt MUX2X1 A=regfile[14][5] B=regfile[10][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18287_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18287_ C=$abc$48160$new_n18286_ Y=$abc$48160$new_n18288_
.subckt AOI21X1 A=$abc$48160$new_n8980_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18289_
.subckt OAI21X1 A=regfile[9][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18289_ Y=$abc$48160$new_n18290_
.subckt MUX2X1 A=regfile[12][5] B=regfile[8][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18291_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18291_ C=$abc$48160$new_n18290_ Y=$abc$48160$new_n18292_
.subckt AOI22X1 A=$abc$48160$new_n18278_ B=$abc$48160$new_n18280_ C=$abc$48160$new_n18282_ D=$abc$48160$new_n18284_ Y=$abc$48160$new_n18293_
.subckt MUX2X1 A=$abc$48160$new_n18288_ B=$abc$48160$new_n18292_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18294_
.subckt MUX2X1 A=$abc$48160$new_n18293_ B=$abc$48160$new_n18294_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18295_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18295_ C=$abc$48160$new_n18276_ Y=$abc$48160$new_n18296_
.subckt AOI21X1 A=regfile[57][5] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18297_
.subckt OAI21X1 A=$abc$48160$new_n9022_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18297_ Y=$abc$48160$new_n18298_
.subckt AOI21X1 A=regfile[60][5] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18299_
.subckt OAI21X1 A=$abc$48160$new_n9018_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18299_ Y=$abc$48160$new_n18300_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18298_ C=$abc$48160$new_n18300_ Y=$abc$48160$new_n18301_
.subckt AOI21X1 A=regfile[49][5] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18302_
.subckt OAI21X1 A=$abc$48160$new_n9015_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18302_ Y=$abc$48160$new_n18303_
.subckt NAND2X1 A=regfile[48][5] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18304_
.subckt AOI21X1 A=regfile[52][5] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18305_
.subckt AOI21X1 A=$abc$48160$new_n18304_ B=$abc$48160$new_n18305_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18306_
.subckt AOI21X1 A=$abc$48160$new_n18303_ B=$abc$48160$new_n18306_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18307_
.subckt AOI21X1 A=$abc$48160$new_n9024_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18308_
.subckt OAI21X1 A=regfile[59][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18308_ Y=$abc$48160$new_n18309_
.subckt MUX2X1 A=regfile[62][5] B=regfile[58][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18310_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18310_ C=$abc$48160$new_n18309_ Y=$abc$48160$new_n18311_
.subckt NAND2X1 A=$abc$48160$new_n9012_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18312_
.subckt AOI21X1 A=$abc$48160$new_n9016_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18313_
.subckt OAI21X1 A=regfile[51][5] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18314_
.subckt AOI21X1 A=$abc$48160$new_n9017_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18314_ Y=$abc$48160$new_n18315_
.subckt AOI21X1 A=$abc$48160$new_n18312_ B=$abc$48160$new_n18313_ C=$abc$48160$new_n18315_ Y=$abc$48160$new_n18316_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18316_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18317_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18311_ C=$abc$48160$new_n18317_ Y=$abc$48160$new_n18318_
.subckt AOI21X1 A=$abc$48160$new_n18301_ B=$abc$48160$new_n18307_ C=$abc$48160$new_n18318_ Y=$abc$48160$new_n18319_
.subckt AOI21X1 A=$abc$48160$new_n9007_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18320_
.subckt OAI21X1 A=regfile[41][5] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18320_ Y=$abc$48160$new_n18321_
.subckt MUX2X1 A=regfile[44][5] B=regfile[40][5] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18322_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18322_ C=$abc$48160$new_n18321_ Y=$abc$48160$new_n18323_
.subckt AOI21X1 A=regfile[33][5] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18324_
.subckt OAI21X1 A=$abc$48160$new_n9000_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18324_ Y=$abc$48160$new_n18325_
.subckt NAND2X1 A=regfile[36][5] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18326_
.subckt AOI21X1 A=regfile[32][5] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18327_
.subckt AOI21X1 A=$abc$48160$new_n18326_ B=$abc$48160$new_n18327_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18328_
.subckt MUX2X1 A=regfile[39][5] B=regfile[38][5] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18329_
.subckt MUX2X1 A=regfile[35][5] B=regfile[34][5] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18330_
.subckt MUX2X1 A=$abc$48160$new_n18329_ B=$abc$48160$new_n18330_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18331_
.subckt MUX2X1 A=regfile[47][5] B=regfile[46][5] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18332_
.subckt MUX2X1 A=regfile[43][5] B=regfile[42][5] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18333_
.subckt MUX2X1 A=$abc$48160$new_n18332_ B=$abc$48160$new_n18333_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18334_
.subckt AOI22X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18323_ C=$abc$48160$new_n18325_ D=$abc$48160$new_n18328_ Y=$abc$48160$new_n18335_
.subckt MUX2X1 A=$abc$48160$new_n18331_ B=$abc$48160$new_n18334_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18336_
.subckt MUX2X1 A=$abc$48160$new_n18335_ B=$abc$48160$new_n18336_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18337_
.subckt MUX2X1 A=$abc$48160$new_n18319_ B=$abc$48160$new_n18337_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18338_
.subckt MUX2X1 A=$abc$48160$new_n18338_ B=$abc$48160$new_n18296_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[5]
.subckt MUX2X1 A=regfile[47][6] B=regfile[43][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18340_
.subckt MUX2X1 A=regfile[46][6] B=regfile[42][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18341_
.subckt MUX2X1 A=$abc$48160$new_n18340_ B=$abc$48160$new_n18341_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18342_
.subckt MUX2X1 A=regfile[39][6] B=regfile[35][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18343_
.subckt MUX2X1 A=regfile[38][6] B=regfile[34][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18344_
.subckt MUX2X1 A=$abc$48160$new_n18343_ B=$abc$48160$new_n18344_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18345_
.subckt OAI21X1 A=regfile[54][6] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18346_
.subckt AOI21X1 A=$abc$48160$new_n9068_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18346_ Y=$abc$48160$new_n18347_
.subckt OAI21X1 A=regfile[51][6] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18348_
.subckt AOI21X1 A=$abc$48160$new_n9073_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18348_ Y=$abc$48160$new_n18349_
.subckt OAI21X1 A=$abc$48160$new_n18347_ B=$abc$48160$new_n18349_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n18350_
.subckt OAI21X1 A=regfile[58][6] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18351_
.subckt AOI21X1 A=$abc$48160$new_n9079_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18351_ Y=$abc$48160$new_n18352_
.subckt OAI21X1 A=regfile[59][6] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18353_
.subckt AOI21X1 A=$abc$48160$new_n9080_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18353_ Y=$abc$48160$new_n18354_
.subckt OAI21X1 A=$abc$48160$new_n18352_ B=$abc$48160$new_n18354_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18355_
.subckt AOI21X1 A=$abc$48160$new_n9050_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18356_
.subckt OAI21X1 A=regfile[27][6] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18356_ Y=$abc$48160$new_n18357_
.subckt MUX2X1 A=$abc$48160$new_n9045_ B=$abc$48160$new_n9049_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18358_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18358_ Y=$abc$48160$new_n18359_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18357_ C=$abc$48160$new_n18359_ Y=$abc$48160$new_n18360_
.subckt AOI21X1 A=$abc$48160$new_n9042_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18361_
.subckt OAI21X1 A=regfile[18][6] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18361_ Y=$abc$48160$new_n18362_
.subckt AOI21X1 A=$abc$48160$new_n9043_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18363_
.subckt OAI21X1 A=regfile[19][6] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18363_ Y=$abc$48160$new_n18364_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18362_ C=$abc$48160$new_n18364_ Y=$abc$48160$new_n18365_
.subckt MUX2X1 A=regfile[11][6] B=regfile[10][6] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18366_
.subckt MUX2X1 A=$abc$48160$new_n9037_ B=$abc$48160$new_n9038_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18367_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n18367_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n18368_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n18366_ C=$abc$48160$new_n18368_ Y=$abc$48160$new_n18369_
.subckt MUX2X1 A=$abc$48160$new_n9027_ B=$abc$48160$new_n9028_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18370_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n18370_ Y=$abc$48160$new_n18371_
.subckt MUX2X1 A=$abc$48160$new_n9030_ B=$abc$48160$new_n9031_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18372_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n18372_ Y=$abc$48160$new_n18373_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18371_ C=$abc$48160$new_n18373_ Y=$abc$48160$new_n18374_
.subckt MUX2X1 A=regfile[37][6] B=regfile[33][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18375_
.subckt MUX2X1 A=regfile[36][6] B=regfile[32][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18376_
.subckt MUX2X1 A=$abc$48160$new_n18375_ B=$abc$48160$new_n18376_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18377_
.subckt MUX2X1 A=regfile[44][6] B=regfile[40][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18378_
.subckt MUX2X1 A=regfile[45][6] B=regfile[41][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18379_
.subckt MUX2X1 A=$abc$48160$new_n18378_ B=$abc$48160$new_n18379_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18380_
.subckt MUX2X1 A=regfile[52][6] B=regfile[48][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18381_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18381_ Y=$abc$48160$new_n18382_
.subckt MUX2X1 A=regfile[53][6] B=regfile[49][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18383_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18383_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18384_
.subckt MUX2X1 A=regfile[60][6] B=regfile[56][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18385_
.subckt NAND2X1 A=$abc$48160$new_n9078_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18386_
.subckt OR2X1 A=regfile[57][6] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18387_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18386_ C=$abc$48160$new_n18387_ Y=$abc$48160$new_n18388_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18385_ C=$abc$48160$new_n18388_ Y=$abc$48160$new_n18389_
.subckt MUX2X1 A=regfile[29][6] B=regfile[25][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18390_
.subckt MUX2X1 A=regfile[28][6] B=regfile[24][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18391_
.subckt MUX2X1 A=$abc$48160$new_n18390_ B=$abc$48160$new_n18391_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18392_
.subckt MUX2X1 A=regfile[21][6] B=regfile[17][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18393_
.subckt MUX2X1 A=regfile[20][6] B=regfile[16][6] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18394_
.subckt MUX2X1 A=$abc$48160$new_n18393_ B=$abc$48160$new_n18394_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18395_
.subckt MUX2X1 A=$abc$48160$new_n18392_ B=$abc$48160$new_n18395_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18396_
.subckt NAND2X1 A=regfile[8][6] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18397_
.subckt AOI21X1 A=regfile[12][6] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18398_
.subckt NAND2X1 A=regfile[13][6] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18399_
.subckt AOI21X1 A=regfile[9][6] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18400_
.subckt AOI22X1 A=$abc$48160$new_n18397_ B=$abc$48160$new_n18398_ C=$abc$48160$new_n18399_ D=$abc$48160$new_n18400_ Y=$abc$48160$new_n18401_
.subckt NAND2X1 A=regfile[4][6] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18402_
.subckt AOI21X1 A=regfile[0][6] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18403_
.subckt NAND2X1 A=regfile[5][6] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18404_
.subckt AOI21X1 A=regfile[1][6] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18405_
.subckt AOI22X1 A=$abc$48160$new_n18402_ B=$abc$48160$new_n18403_ C=$abc$48160$new_n18404_ D=$abc$48160$new_n18405_ Y=$abc$48160$new_n18406_
.subckt MUX2X1 A=$abc$48160$new_n18401_ B=$abc$48160$new_n18406_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18407_
.subckt MUX2X1 A=$abc$48160$new_n18377_ B=$abc$48160$new_n18380_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18408_
.subckt MUX2X1 A=$abc$48160$new_n18342_ B=$abc$48160$new_n18345_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18409_
.subckt MUX2X1 A=$abc$48160$new_n18408_ B=$abc$48160$new_n18409_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18410_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18350_ C=$abc$48160$new_n18355_ Y=$abc$48160$new_n18411_
.subckt AOI22X1 A=$abc$48160$new_n18382_ B=$abc$48160$new_n18384_ C=$abc$48160$new_n18389_ D=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18412_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18412_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18413_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n18410_ C=$abc$48160$new_n18411_ D=$abc$48160$new_n18413_ Y=$abc$48160$new_n18414_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18396_ Y=$abc$48160$new_n18415_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18360_ C=$abc$48160$new_n18365_ Y=$abc$48160$new_n18416_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18415_ C=$abc$48160$new_n18416_ Y=$abc$48160$new_n18417_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18369_ C=$abc$48160$new_n18374_ Y=$abc$48160$new_n18418_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18407_ C=$abc$48160$new_n18418_ Y=$abc$48160$new_n18419_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18419_ C=$abc$48160$new_n18417_ Y=$abc$48160$new_n18420_
.subckt MUX2X1 A=$abc$48160$new_n18414_ B=$abc$48160$new_n18420_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[6]
.subckt AOI21X1 A=$abc$48160$new_n9120_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18422_
.subckt OAI21X1 A=regfile[43][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18422_ Y=$abc$48160$new_n18423_
.subckt MUX2X1 A=regfile[46][7] B=regfile[42][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18424_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18424_ C=$abc$48160$new_n18423_ Y=$abc$48160$new_n18425_
.subckt AOI21X1 A=$abc$48160$new_n9118_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18426_
.subckt OAI21X1 A=regfile[41][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18426_ Y=$abc$48160$new_n18427_
.subckt MUX2X1 A=regfile[44][7] B=regfile[40][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18428_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18428_ C=$abc$48160$new_n18427_ Y=$abc$48160$new_n18429_
.subckt AOI21X1 A=$abc$48160$new_n9135_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18430_
.subckt OAI21X1 A=regfile[59][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18430_ Y=$abc$48160$new_n18431_
.subckt MUX2X1 A=$abc$48160$new_n9130_ B=$abc$48160$new_n9134_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18432_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18432_ Y=$abc$48160$new_n18433_
.subckt AOI21X1 A=$abc$48160$new_n9133_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18434_
.subckt OAI21X1 A=regfile[57][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18434_ Y=$abc$48160$new_n18435_
.subckt MUX2X1 A=$abc$48160$new_n9129_ B=$abc$48160$new_n9132_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18436_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18436_ Y=$abc$48160$new_n18437_
.subckt MUX2X1 A=regfile[38][7] B=regfile[34][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18438_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18438_ Y=$abc$48160$new_n18439_
.subckt MUX2X1 A=regfile[39][7] B=regfile[35][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18440_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18440_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18441_
.subckt MUX2X1 A=regfile[36][7] B=regfile[32][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18442_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18442_ Y=$abc$48160$new_n18443_
.subckt MUX2X1 A=regfile[37][7] B=regfile[33][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18444_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18444_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18445_
.subckt AOI21X1 A=$abc$48160$new_n9127_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18446_
.subckt OAI21X1 A=regfile[50][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18446_ Y=$abc$48160$new_n18447_
.subckt AOI21X1 A=$abc$48160$new_n9128_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18448_
.subckt OAI21X1 A=regfile[51][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18448_ Y=$abc$48160$new_n18449_
.subckt AOI21X1 A=$abc$48160$new_n9126_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18450_
.subckt OAI21X1 A=regfile[49][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18450_ Y=$abc$48160$new_n18451_
.subckt MUX2X1 A=$abc$48160$new_n9121_ B=$abc$48160$new_n9125_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18452_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18452_ Y=$abc$48160$new_n18453_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18431_ C=$abc$48160$new_n18433_ Y=$abc$48160$new_n18454_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18435_ C=$abc$48160$new_n18437_ Y=$abc$48160$new_n18455_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18454_ C=$abc$48160$new_n18455_ Y=$abc$48160$new_n18456_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18447_ C=$abc$48160$new_n18449_ Y=$abc$48160$new_n18457_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18451_ C=$abc$48160$new_n18453_ Y=$abc$48160$new_n18458_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18457_ C=$abc$48160$new_n18458_ Y=$abc$48160$new_n18459_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18456_ C=$abc$48160$new_n18459_ Y=$abc$48160$new_n18460_
.subckt AOI22X1 A=$abc$48160$new_n18439_ B=$abc$48160$new_n18441_ C=$abc$48160$new_n18443_ D=$abc$48160$new_n18445_ Y=$abc$48160$new_n18461_
.subckt MUX2X1 A=$abc$48160$new_n18425_ B=$abc$48160$new_n18429_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18462_
.subckt MUX2X1 A=$abc$48160$new_n18461_ B=$abc$48160$new_n18462_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18463_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18463_ C=$abc$48160$new_n18460_ Y=$abc$48160$new_n18464_
.subckt MUX2X1 A=regfile[23][7] B=regfile[19][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18465_
.subckt MUX2X1 A=regfile[22][7] B=regfile[18][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18466_
.subckt MUX2X1 A=$abc$48160$new_n18465_ B=$abc$48160$new_n18466_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18467_
.subckt MUX2X1 A=regfile[21][7] B=regfile[17][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18468_
.subckt MUX2X1 A=regfile[20][7] B=regfile[16][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18469_
.subckt MUX2X1 A=$abc$48160$new_n18468_ B=$abc$48160$new_n18469_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18470_
.subckt MUX2X1 A=$abc$48160$new_n18467_ B=$abc$48160$new_n18470_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18471_
.subckt NOR2X1 A=regfile[1][7] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18472_
.subckt OAI21X1 A=regfile[5][7] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18473_
.subckt MUX2X1 A=$abc$48160$new_n9081_ B=$abc$48160$new_n9085_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18474_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18474_ Y=$abc$48160$new_n18475_
.subckt OAI21X1 A=$abc$48160$new_n18472_ B=$abc$48160$new_n18473_ C=$abc$48160$new_n18475_ Y=$abc$48160$new_n18476_
.subckt AOI21X1 A=$abc$48160$new_n9087_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18477_
.subckt OAI21X1 A=regfile[3][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18477_ Y=$abc$48160$new_n18478_
.subckt AOI21X1 A=$abc$48160$new_n9086_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18479_
.subckt OAI21X1 A=regfile[2][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18479_ Y=$abc$48160$new_n18480_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18478_ C=$abc$48160$new_n18480_ Y=$abc$48160$new_n18481_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18476_ C=$abc$48160$new_n18481_ Y=$abc$48160$new_n18482_
.subckt MUX2X1 A=regfile[12][7] B=regfile[8][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18483_
.subckt MUX2X1 A=regfile[13][7] B=regfile[9][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18484_
.subckt MUX2X1 A=$abc$48160$new_n18483_ B=$abc$48160$new_n18484_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18485_
.subckt MUX2X1 A=regfile[14][7] B=regfile[10][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18486_
.subckt MUX2X1 A=regfile[15][7] B=regfile[11][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18487_
.subckt MUX2X1 A=$abc$48160$new_n18486_ B=$abc$48160$new_n18487_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18488_
.subckt MUX2X1 A=$abc$48160$new_n18485_ B=$abc$48160$new_n18488_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18489_
.subckt MUX2X1 A=$abc$48160$new_n18482_ B=$abc$48160$new_n18489_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18490_
.subckt AOI21X1 A=$abc$48160$new_n9103_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18491_
.subckt OAI21X1 A=regfile[25][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18491_ Y=$abc$48160$new_n18492_
.subckt MUX2X1 A=regfile[28][7] B=regfile[24][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18493_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18493_ C=$abc$48160$new_n18492_ Y=$abc$48160$new_n18494_
.subckt AOI21X1 A=$abc$48160$new_n9105_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18495_
.subckt OAI21X1 A=regfile[27][7] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18495_ Y=$abc$48160$new_n18496_
.subckt MUX2X1 A=regfile[30][7] B=regfile[26][7] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18497_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18497_ C=$abc$48160$new_n18496_ Y=$abc$48160$new_n18498_
.subckt MUX2X1 A=$abc$48160$new_n18494_ B=$abc$48160$new_n18498_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18499_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18471_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18500_
.subckt INVX1 A=$abc$48160$new_n18500_ Y=$abc$48160$new_n18501_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18499_ C=$abc$48160$new_n18501_ Y=$abc$48160$new_n18502_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18490_ C=$abc$48160$new_n18502_ Y=$abc$48160$new_n18503_
.subckt MUX2X1 A=$abc$48160$new_n18464_ B=$abc$48160$new_n18503_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[7]
.subckt NAND2X1 A=regfile[58][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18505_
.subckt AOI21X1 A=regfile[62][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18506_
.subckt NAND2X1 A=regfile[63][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18507_
.subckt AOI21X1 A=regfile[59][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18508_
.subckt AOI22X1 A=$abc$48160$new_n18505_ B=$abc$48160$new_n18506_ C=$abc$48160$new_n18507_ D=$abc$48160$new_n18508_ Y=$abc$48160$new_n18509_
.subckt NAND2X1 A=regfile[56][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18510_
.subckt AOI21X1 A=regfile[60][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18511_
.subckt NAND2X1 A=regfile[61][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18512_
.subckt AOI21X1 A=regfile[57][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18513_
.subckt AOI22X1 A=$abc$48160$new_n18510_ B=$abc$48160$new_n18511_ C=$abc$48160$new_n18512_ D=$abc$48160$new_n18513_ Y=$abc$48160$new_n18514_
.subckt MUX2X1 A=$abc$48160$new_n18509_ B=$abc$48160$new_n18514_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18515_
.subckt NAND2X1 A=regfile[42][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18516_
.subckt AOI21X1 A=regfile[46][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18517_
.subckt NAND2X1 A=regfile[47][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18518_
.subckt AOI21X1 A=regfile[43][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18519_
.subckt AOI22X1 A=$abc$48160$new_n18516_ B=$abc$48160$new_n18517_ C=$abc$48160$new_n18518_ D=$abc$48160$new_n18519_ Y=$abc$48160$new_n18520_
.subckt NAND2X1 A=regfile[40][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18521_
.subckt AOI21X1 A=regfile[44][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18522_
.subckt NAND2X1 A=regfile[45][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18523_
.subckt AOI21X1 A=regfile[41][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18524_
.subckt AOI22X1 A=$abc$48160$new_n18521_ B=$abc$48160$new_n18522_ C=$abc$48160$new_n18523_ D=$abc$48160$new_n18524_ Y=$abc$48160$new_n18525_
.subckt MUX2X1 A=$abc$48160$new_n18520_ B=$abc$48160$new_n18525_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18526_
.subckt MUX2X1 A=$abc$48160$new_n18515_ B=$abc$48160$new_n18526_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18527_
.subckt NAND2X1 A=regfile[50][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18528_
.subckt AOI21X1 A=regfile[54][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18529_
.subckt NAND2X1 A=regfile[51][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18530_
.subckt AOI21X1 A=regfile[55][8] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18531_
.subckt AOI22X1 A=$abc$48160$new_n18528_ B=$abc$48160$new_n18529_ C=$abc$48160$new_n18530_ D=$abc$48160$new_n18531_ Y=$abc$48160$new_n18532_
.subckt NAND2X1 A=regfile[48][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18533_
.subckt AOI21X1 A=regfile[52][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18534_
.subckt NAND2X1 A=regfile[53][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18535_
.subckt AOI21X1 A=regfile[49][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18536_
.subckt AOI22X1 A=$abc$48160$new_n18533_ B=$abc$48160$new_n18534_ C=$abc$48160$new_n18535_ D=$abc$48160$new_n18536_ Y=$abc$48160$new_n18537_
.subckt MUX2X1 A=$abc$48160$new_n18532_ B=$abc$48160$new_n18537_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18538_
.subckt NAND2X1 A=regfile[34][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18539_
.subckt AOI21X1 A=regfile[38][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18540_
.subckt NAND2X1 A=regfile[35][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18541_
.subckt AOI21X1 A=regfile[39][8] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18542_
.subckt AOI22X1 A=$abc$48160$new_n18539_ B=$abc$48160$new_n18540_ C=$abc$48160$new_n18541_ D=$abc$48160$new_n18542_ Y=$abc$48160$new_n18543_
.subckt NAND2X1 A=regfile[32][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18544_
.subckt AOI21X1 A=regfile[36][8] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18545_
.subckt NAND2X1 A=regfile[37][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18546_
.subckt AOI21X1 A=regfile[33][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18547_
.subckt AOI22X1 A=$abc$48160$new_n18544_ B=$abc$48160$new_n18545_ C=$abc$48160$new_n18546_ D=$abc$48160$new_n18547_ Y=$abc$48160$new_n18548_
.subckt MUX2X1 A=$abc$48160$new_n18543_ B=$abc$48160$new_n18548_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18549_
.subckt MUX2X1 A=$abc$48160$new_n18538_ B=$abc$48160$new_n18549_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18550_
.subckt MUX2X1 A=$abc$48160$new_n18527_ B=$abc$48160$new_n18550_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18551_
.subckt MUX2X1 A=regfile[29][8] B=regfile[28][8] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18552_
.subckt MUX2X1 A=regfile[25][8] B=regfile[24][8] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18553_
.subckt MUX2X1 A=$abc$48160$new_n18552_ B=$abc$48160$new_n18553_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18554_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18554_ Y=$abc$48160$new_n18555_
.subckt MUX2X1 A=regfile[31][8] B=regfile[30][8] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18556_
.subckt MUX2X1 A=regfile[27][8] B=regfile[26][8] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18557_
.subckt MUX2X1 A=$abc$48160$new_n18556_ B=$abc$48160$new_n18557_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18558_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18558_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18559_
.subckt AOI21X1 A=regfile[14][8] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n18560_
.subckt OAI21X1 A=$abc$48160$new_n9146_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n18560_ Y=$abc$48160$new_n18561_
.subckt AOI21X1 A=regfile[10][8] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18562_
.subckt OAI21X1 A=$abc$48160$new_n9142_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n18562_ Y=$abc$48160$new_n18563_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18561_ C=$abc$48160$new_n18563_ Y=$abc$48160$new_n18564_
.subckt AOI21X1 A=regfile[15][8] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n18565_
.subckt OAI21X1 A=$abc$48160$new_n9147_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n18565_ Y=$abc$48160$new_n18566_
.subckt NAND2X1 A=regfile[9][8] B=$abc$48160$new_n12364_ Y=$abc$48160$new_n18567_
.subckt AOI21X1 A=regfile[11][8] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18568_
.subckt AOI21X1 A=$abc$48160$new_n18567_ B=$abc$48160$new_n18568_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18569_
.subckt AOI21X1 A=$abc$48160$new_n18566_ B=$abc$48160$new_n18569_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18570_
.subckt AOI22X1 A=$abc$48160$new_n18555_ B=$abc$48160$new_n18559_ C=$abc$48160$new_n18564_ D=$abc$48160$new_n18570_ Y=$abc$48160$new_n18571_
.subckt NAND2X1 A=regfile[20][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18572_
.subckt AOI21X1 A=regfile[16][8] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18573_
.subckt NAND2X1 A=regfile[17][8] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18574_
.subckt AOI21X1 A=regfile[21][8] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18575_
.subckt AOI22X1 A=$abc$48160$new_n18572_ B=$abc$48160$new_n18573_ C=$abc$48160$new_n18574_ D=$abc$48160$new_n18575_ Y=$abc$48160$new_n18576_
.subckt NAND2X1 A=regfile[22][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18577_
.subckt AOI21X1 A=regfile[18][8] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18578_
.subckt NAND2X1 A=regfile[23][8] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18579_
.subckt AOI21X1 A=regfile[19][8] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18580_
.subckt AOI22X1 A=$abc$48160$new_n18577_ B=$abc$48160$new_n18578_ C=$abc$48160$new_n18579_ D=$abc$48160$new_n18580_ Y=$abc$48160$new_n18581_
.subckt MUX2X1 A=$abc$48160$new_n18576_ B=$abc$48160$new_n18581_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18582_
.subckt MUX2X1 A=regfile[7][8] B=regfile[3][8] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18583_
.subckt MUX2X1 A=regfile[6][8] B=regfile[2][8] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18584_
.subckt MUX2X1 A=$abc$48160$new_n18583_ B=$abc$48160$new_n18584_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18585_
.subckt MUX2X1 A=regfile[5][8] B=regfile[1][8] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18586_
.subckt MUX2X1 A=regfile[4][8] B=regfile[0][8] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18587_
.subckt MUX2X1 A=$abc$48160$new_n18586_ B=$abc$48160$new_n18587_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18588_
.subckt MUX2X1 A=$abc$48160$new_n18585_ B=$abc$48160$new_n18588_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18589_
.subckt MUX2X1 A=$abc$48160$new_n18582_ B=$abc$48160$new_n18589_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18590_
.subckt MUX2X1 A=$abc$48160$new_n18571_ B=$abc$48160$new_n18590_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18591_
.subckt MUX2X1 A=$abc$48160$new_n18551_ B=$abc$48160$new_n18591_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[8]
.subckt NAND2X1 A=$abc$48160$new_n9211_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18593_
.subckt AOI21X1 A=$abc$48160$new_n9215_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18594_
.subckt MUX2X1 A=$abc$48160$new_n9210_ B=$abc$48160$new_n9214_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18595_
.subckt AOI22X1 A=$abc$48160$new_n18593_ B=$abc$48160$new_n18594_ C=$abc$48160$new_n18595_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18596_
.subckt MUX2X1 A=regfile[23][9] B=regfile[19][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18597_
.subckt MUX2X1 A=regfile[22][9] B=regfile[18][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18598_
.subckt MUX2X1 A=$abc$48160$new_n18597_ B=$abc$48160$new_n18598_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18599_
.subckt OAI21X1 A=regfile[3][9] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18600_
.subckt AOI21X1 A=$abc$48160$new_n9197_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18600_ Y=$abc$48160$new_n18601_
.subckt OAI21X1 A=regfile[2][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18602_
.subckt AOI21X1 A=$abc$48160$new_n9196_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18602_ Y=$abc$48160$new_n18603_
.subckt MUX2X1 A=regfile[14][9] B=regfile[10][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18604_
.subckt MUX2X1 A=regfile[15][9] B=regfile[11][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18605_
.subckt OR2X1 A=regfile[25][9] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18606_
.subckt AOI21X1 A=$abc$48160$new_n9213_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18607_
.subckt MUX2X1 A=$abc$48160$new_n9209_ B=$abc$48160$new_n9212_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18608_
.subckt AOI22X1 A=$abc$48160$new_n18606_ B=$abc$48160$new_n18607_ C=$abc$48160$new_n18608_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18609_
.subckt MUX2X1 A=regfile[21][9] B=regfile[17][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18610_
.subckt MUX2X1 A=regfile[20][9] B=regfile[16][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18611_
.subckt MUX2X1 A=$abc$48160$new_n18610_ B=$abc$48160$new_n18611_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18612_
.subckt AOI21X1 A=$abc$48160$new_n9195_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18613_
.subckt OAI21X1 A=regfile[1][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18613_ Y=$abc$48160$new_n18614_
.subckt MUX2X1 A=regfile[4][9] B=regfile[0][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18615_
.subckt MUX2X1 A=regfile[12][9] B=regfile[8][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18616_
.subckt MUX2X1 A=regfile[13][9] B=regfile[9][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18617_
.subckt OR2X1 A=$abc$48160$new_n18601_ B=$abc$48160$new_n18603_ Y=$abc$48160$new_n18618_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18615_ C=$abc$48160$new_n18614_ Y=$abc$48160$new_n18619_
.subckt MUX2X1 A=$abc$48160$new_n18618_ B=$abc$48160$new_n18619_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18620_
.subckt MUX2X1 A=$abc$48160$new_n18604_ B=$abc$48160$new_n18605_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18621_
.subckt MUX2X1 A=$abc$48160$new_n18616_ B=$abc$48160$new_n18617_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18622_
.subckt MUX2X1 A=$abc$48160$new_n18621_ B=$abc$48160$new_n18622_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18623_
.subckt MUX2X1 A=$abc$48160$new_n18620_ B=$abc$48160$new_n18623_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18624_
.subckt MUX2X1 A=$abc$48160$new_n18599_ B=$abc$48160$new_n18612_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18625_
.subckt MUX2X1 A=$abc$48160$new_n18596_ B=$abc$48160$new_n18609_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18626_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18626_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18627_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18625_ C=$abc$48160$new_n18627_ Y=$abc$48160$new_n18628_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18624_ C=$abc$48160$new_n18628_ Y=$abc$48160$new_n18629_
.subckt AOI21X1 A=$abc$48160$new_n9237_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18630_
.subckt OAI21X1 A=regfile[50][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18630_ Y=$abc$48160$new_n18631_
.subckt AOI21X1 A=$abc$48160$new_n9238_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18632_
.subckt OAI21X1 A=regfile[51][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18632_ Y=$abc$48160$new_n18633_
.subckt AOI21X1 A=$abc$48160$new_n9236_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18634_
.subckt OAI21X1 A=regfile[49][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18634_ Y=$abc$48160$new_n18635_
.subckt MUX2X1 A=$abc$48160$new_n9231_ B=$abc$48160$new_n9235_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18636_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18636_ Y=$abc$48160$new_n18637_
.subckt AOI21X1 A=$abc$48160$new_n9245_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18638_
.subckt OAI21X1 A=regfile[59][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18638_ Y=$abc$48160$new_n18639_
.subckt MUX2X1 A=$abc$48160$new_n9240_ B=$abc$48160$new_n9244_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18640_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18640_ Y=$abc$48160$new_n18641_
.subckt AOI21X1 A=$abc$48160$new_n9243_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18642_
.subckt OAI21X1 A=regfile[57][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18642_ Y=$abc$48160$new_n18643_
.subckt MUX2X1 A=$abc$48160$new_n9239_ B=$abc$48160$new_n9242_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18644_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18644_ Y=$abc$48160$new_n18645_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18639_ C=$abc$48160$new_n18641_ Y=$abc$48160$new_n18646_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18643_ C=$abc$48160$new_n18645_ Y=$abc$48160$new_n18647_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18646_ C=$abc$48160$new_n18647_ Y=$abc$48160$new_n18648_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18631_ C=$abc$48160$new_n18633_ Y=$abc$48160$new_n18649_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18635_ C=$abc$48160$new_n18637_ Y=$abc$48160$new_n18650_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18649_ C=$abc$48160$new_n18650_ Y=$abc$48160$new_n18651_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18648_ C=$abc$48160$new_n18651_ Y=$abc$48160$new_n18652_
.subckt MUX2X1 A=regfile[38][9] B=regfile[34][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18653_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18653_ Y=$abc$48160$new_n18654_
.subckt MUX2X1 A=regfile[39][9] B=regfile[35][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18655_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18655_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18656_
.subckt MUX2X1 A=regfile[36][9] B=regfile[32][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18657_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18657_ Y=$abc$48160$new_n18658_
.subckt MUX2X1 A=regfile[37][9] B=regfile[33][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18659_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18659_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18660_
.subckt AOI21X1 A=$abc$48160$new_n9230_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18661_
.subckt OAI21X1 A=regfile[43][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18661_ Y=$abc$48160$new_n18662_
.subckt MUX2X1 A=regfile[46][9] B=regfile[42][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18663_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18663_ C=$abc$48160$new_n18662_ Y=$abc$48160$new_n18664_
.subckt AOI21X1 A=$abc$48160$new_n9228_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18665_
.subckt OAI21X1 A=regfile[41][9] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18665_ Y=$abc$48160$new_n18666_
.subckt MUX2X1 A=regfile[44][9] B=regfile[40][9] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18667_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18667_ C=$abc$48160$new_n18666_ Y=$abc$48160$new_n18668_
.subckt AOI22X1 A=$abc$48160$new_n18654_ B=$abc$48160$new_n18656_ C=$abc$48160$new_n18658_ D=$abc$48160$new_n18660_ Y=$abc$48160$new_n18669_
.subckt MUX2X1 A=$abc$48160$new_n18664_ B=$abc$48160$new_n18668_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18670_
.subckt MUX2X1 A=$abc$48160$new_n18669_ B=$abc$48160$new_n18670_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18671_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18671_ C=$abc$48160$new_n18652_ Y=$abc$48160$new_n18672_
.subckt MUX2X1 A=$abc$48160$new_n18672_ B=$abc$48160$new_n18629_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[9]
.subckt NAND2X1 A=$abc$48160$new_n9267_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18674_
.subckt AOI21X1 A=$abc$48160$new_n9271_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18675_
.subckt MUX2X1 A=$abc$48160$new_n9266_ B=$abc$48160$new_n9270_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18676_
.subckt AOI22X1 A=$abc$48160$new_n18674_ B=$abc$48160$new_n18675_ C=$abc$48160$new_n18676_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18677_
.subckt MUX2X1 A=regfile[23][10] B=regfile[19][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18678_
.subckt MUX2X1 A=regfile[22][10] B=regfile[18][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18679_
.subckt MUX2X1 A=$abc$48160$new_n18678_ B=$abc$48160$new_n18679_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18680_
.subckt OAI21X1 A=regfile[3][10] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18681_
.subckt AOI21X1 A=$abc$48160$new_n9252_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18681_ Y=$abc$48160$new_n18682_
.subckt OAI21X1 A=regfile[2][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18683_
.subckt AOI21X1 A=$abc$48160$new_n9251_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18683_ Y=$abc$48160$new_n18684_
.subckt MUX2X1 A=regfile[14][10] B=regfile[10][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18685_
.subckt MUX2X1 A=regfile[15][10] B=regfile[11][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18686_
.subckt OR2X1 A=regfile[25][10] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18687_
.subckt AOI21X1 A=$abc$48160$new_n9269_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18688_
.subckt MUX2X1 A=$abc$48160$new_n9265_ B=$abc$48160$new_n9268_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18689_
.subckt AOI22X1 A=$abc$48160$new_n18687_ B=$abc$48160$new_n18688_ C=$abc$48160$new_n18689_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18690_
.subckt MUX2X1 A=regfile[21][10] B=regfile[17][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18691_
.subckt MUX2X1 A=regfile[20][10] B=regfile[16][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18692_
.subckt MUX2X1 A=$abc$48160$new_n18691_ B=$abc$48160$new_n18692_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18693_
.subckt AOI21X1 A=$abc$48160$new_n9250_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18694_
.subckt OAI21X1 A=regfile[1][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18694_ Y=$abc$48160$new_n18695_
.subckt MUX2X1 A=regfile[4][10] B=regfile[0][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18696_
.subckt MUX2X1 A=regfile[12][10] B=regfile[8][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18697_
.subckt MUX2X1 A=regfile[13][10] B=regfile[9][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18698_
.subckt OR2X1 A=$abc$48160$new_n18682_ B=$abc$48160$new_n18684_ Y=$abc$48160$new_n18699_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18696_ C=$abc$48160$new_n18695_ Y=$abc$48160$new_n18700_
.subckt MUX2X1 A=$abc$48160$new_n18699_ B=$abc$48160$new_n18700_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18701_
.subckt MUX2X1 A=$abc$48160$new_n18685_ B=$abc$48160$new_n18686_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18702_
.subckt MUX2X1 A=$abc$48160$new_n18697_ B=$abc$48160$new_n18698_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n18703_
.subckt MUX2X1 A=$abc$48160$new_n18702_ B=$abc$48160$new_n18703_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18704_
.subckt MUX2X1 A=$abc$48160$new_n18701_ B=$abc$48160$new_n18704_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18705_
.subckt MUX2X1 A=$abc$48160$new_n18680_ B=$abc$48160$new_n18693_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18706_
.subckt MUX2X1 A=$abc$48160$new_n18677_ B=$abc$48160$new_n18690_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18707_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18707_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n18708_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18706_ C=$abc$48160$new_n18708_ Y=$abc$48160$new_n18709_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18705_ C=$abc$48160$new_n18709_ Y=$abc$48160$new_n18710_
.subckt AOI21X1 A=$abc$48160$new_n9293_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18711_
.subckt OAI21X1 A=regfile[50][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18711_ Y=$abc$48160$new_n18712_
.subckt AOI21X1 A=$abc$48160$new_n9294_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18713_
.subckt OAI21X1 A=regfile[51][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18713_ Y=$abc$48160$new_n18714_
.subckt AOI21X1 A=$abc$48160$new_n9292_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18715_
.subckt OAI21X1 A=regfile[49][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18715_ Y=$abc$48160$new_n18716_
.subckt MUX2X1 A=$abc$48160$new_n9287_ B=$abc$48160$new_n9291_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18717_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18717_ Y=$abc$48160$new_n18718_
.subckt AOI21X1 A=$abc$48160$new_n9301_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18719_
.subckt OAI21X1 A=regfile[59][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18719_ Y=$abc$48160$new_n18720_
.subckt MUX2X1 A=$abc$48160$new_n9296_ B=$abc$48160$new_n9300_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18721_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18721_ Y=$abc$48160$new_n18722_
.subckt AOI21X1 A=$abc$48160$new_n9299_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18723_
.subckt OAI21X1 A=regfile[57][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18723_ Y=$abc$48160$new_n18724_
.subckt MUX2X1 A=$abc$48160$new_n9295_ B=$abc$48160$new_n9298_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18725_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18725_ Y=$abc$48160$new_n18726_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18720_ C=$abc$48160$new_n18722_ Y=$abc$48160$new_n18727_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18724_ C=$abc$48160$new_n18726_ Y=$abc$48160$new_n18728_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18727_ C=$abc$48160$new_n18728_ Y=$abc$48160$new_n18729_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18712_ C=$abc$48160$new_n18714_ Y=$abc$48160$new_n18730_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18716_ C=$abc$48160$new_n18718_ Y=$abc$48160$new_n18731_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18730_ C=$abc$48160$new_n18731_ Y=$abc$48160$new_n18732_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18729_ C=$abc$48160$new_n18732_ Y=$abc$48160$new_n18733_
.subckt MUX2X1 A=regfile[38][10] B=regfile[34][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18734_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18734_ Y=$abc$48160$new_n18735_
.subckt MUX2X1 A=regfile[39][10] B=regfile[35][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18736_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18736_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18737_
.subckt MUX2X1 A=regfile[36][10] B=regfile[32][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18738_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18738_ Y=$abc$48160$new_n18739_
.subckt MUX2X1 A=regfile[37][10] B=regfile[33][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18740_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18740_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18741_
.subckt AOI21X1 A=$abc$48160$new_n9286_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18742_
.subckt OAI21X1 A=regfile[43][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18742_ Y=$abc$48160$new_n18743_
.subckt MUX2X1 A=regfile[46][10] B=regfile[42][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18744_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18744_ C=$abc$48160$new_n18743_ Y=$abc$48160$new_n18745_
.subckt AOI21X1 A=$abc$48160$new_n9284_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18746_
.subckt OAI21X1 A=regfile[41][10] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18746_ Y=$abc$48160$new_n18747_
.subckt MUX2X1 A=regfile[44][10] B=regfile[40][10] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18748_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18748_ C=$abc$48160$new_n18747_ Y=$abc$48160$new_n18749_
.subckt AOI22X1 A=$abc$48160$new_n18735_ B=$abc$48160$new_n18737_ C=$abc$48160$new_n18739_ D=$abc$48160$new_n18741_ Y=$abc$48160$new_n18750_
.subckt MUX2X1 A=$abc$48160$new_n18745_ B=$abc$48160$new_n18749_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18751_
.subckt MUX2X1 A=$abc$48160$new_n18750_ B=$abc$48160$new_n18751_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18752_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18752_ C=$abc$48160$new_n18733_ Y=$abc$48160$new_n18753_
.subckt MUX2X1 A=$abc$48160$new_n18753_ B=$abc$48160$new_n18710_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[10]
.subckt AOI21X1 A=$abc$48160$new_n9324_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18755_
.subckt OAI21X1 A=regfile[25][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18755_ Y=$abc$48160$new_n18756_
.subckt MUX2X1 A=$abc$48160$new_n9320_ B=$abc$48160$new_n9323_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18757_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18757_ Y=$abc$48160$new_n18758_
.subckt NOR2X1 A=regfile[17][11] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18759_
.subckt OAI21X1 A=regfile[21][11] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18760_
.subckt MUX2X1 A=regfile[20][11] B=regfile[16][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18761_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18761_ Y=$abc$48160$new_n18762_
.subckt OAI21X1 A=$abc$48160$new_n18759_ B=$abc$48160$new_n18760_ C=$abc$48160$new_n18762_ Y=$abc$48160$new_n18763_
.subckt AOI21X1 A=$abc$48160$new_n9326_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18764_
.subckt OAI21X1 A=regfile[27][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18764_ Y=$abc$48160$new_n18765_
.subckt MUX2X1 A=$abc$48160$new_n9321_ B=$abc$48160$new_n9325_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18766_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18766_ Y=$abc$48160$new_n18767_
.subckt AOI21X1 A=$abc$48160$new_n9318_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18768_
.subckt OAI21X1 A=regfile[18][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18768_ Y=$abc$48160$new_n18769_
.subckt AOI21X1 A=$abc$48160$new_n9319_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18770_
.subckt OAI21X1 A=regfile[19][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18770_ Y=$abc$48160$new_n18771_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n18769_ C=$abc$48160$new_n18771_ Y=$abc$48160$new_n18772_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18765_ C=$abc$48160$new_n18767_ Y=$abc$48160$new_n18773_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18772_ C=$abc$48160$new_n18773_ Y=$abc$48160$new_n18774_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18756_ C=$abc$48160$new_n18758_ Y=$abc$48160$new_n18775_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n18763_ Y=$abc$48160$new_n18776_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18775_ C=$abc$48160$new_n18776_ Y=$abc$48160$new_n18777_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18774_ C=$abc$48160$new_n18777_ Y=$abc$48160$new_n18778_
.subckt MUX2X1 A=regfile[5][11] B=regfile[1][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18779_
.subckt MUX2X1 A=regfile[4][11] B=regfile[0][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18780_
.subckt MUX2X1 A=$abc$48160$new_n18779_ B=$abc$48160$new_n18780_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18781_
.subckt MUX2X1 A=regfile[13][11] B=regfile[9][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18782_
.subckt MUX2X1 A=regfile[12][11] B=regfile[8][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18783_
.subckt MUX2X1 A=$abc$48160$new_n18782_ B=$abc$48160$new_n18783_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18784_
.subckt AOI21X1 A=regfile[14][11] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n18785_
.subckt OAI21X1 A=$abc$48160$new_n9314_ B=$abc$48160$new_n12363_ C=$abc$48160$new_n18785_ Y=$abc$48160$new_n18786_
.subckt NAND2X1 A=regfile[11][11] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18787_
.subckt AOI21X1 A=regfile[10][11] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18788_
.subckt AOI21X1 A=$abc$48160$new_n18787_ B=$abc$48160$new_n18788_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n18789_
.subckt MUX2X1 A=regfile[6][11] B=regfile[2][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18790_
.subckt AOI21X1 A=$abc$48160$new_n9307_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18791_
.subckt OAI21X1 A=regfile[3][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18791_ Y=$abc$48160$new_n18792_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18790_ C=$abc$48160$new_n18792_ Y=$abc$48160$new_n18793_
.subckt MUX2X1 A=$abc$48160$new_n18781_ B=$abc$48160$new_n18784_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18794_
.subckt AOI22X1 A=$abc$48160$new_n18786_ B=$abc$48160$new_n18789_ C=$abc$48160$new_n18793_ D=$abc$48160$new_n12366_ Y=$abc$48160$new_n18795_
.subckt MUX2X1 A=$abc$48160$new_n18794_ B=$abc$48160$new_n18795_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n18796_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18796_ C=$abc$48160$new_n18778_ Y=$abc$48160$new_n18797_
.subckt AOI21X1 A=regfile[55][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18798_
.subckt OAI21X1 A=$abc$48160$new_n9345_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18798_ Y=$abc$48160$new_n18799_
.subckt AOI21X1 A=regfile[54][11] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18800_
.subckt OAI21X1 A=$abc$48160$new_n9344_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18800_ Y=$abc$48160$new_n18801_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18799_ C=$abc$48160$new_n18801_ Y=$abc$48160$new_n18802_
.subckt AOI21X1 A=$abc$48160$new_n9347_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18803_
.subckt OAI21X1 A=regfile[49][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18803_ Y=$abc$48160$new_n18804_
.subckt MUX2X1 A=regfile[52][11] B=regfile[48][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18805_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18805_ C=$abc$48160$new_n18804_ Y=$abc$48160$new_n18806_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18806_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18807_
.subckt NAND2X1 A=$abc$48160$new_n9352_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18808_
.subckt AOI21X1 A=$abc$48160$new_n9356_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18809_
.subckt MUX2X1 A=$abc$48160$new_n9351_ B=$abc$48160$new_n9355_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18810_
.subckt AOI22X1 A=$abc$48160$new_n18808_ B=$abc$48160$new_n18809_ C=$abc$48160$new_n18810_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18811_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18811_ Y=$abc$48160$new_n18812_
.subckt AOI21X1 A=$abc$48160$new_n9354_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18813_
.subckt OAI21X1 A=regfile[57][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18813_ Y=$abc$48160$new_n18814_
.subckt MUX2X1 A=regfile[60][11] B=regfile[56][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18815_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18815_ C=$abc$48160$new_n18814_ Y=$abc$48160$new_n18816_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18816_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n18817_
.subckt AOI22X1 A=$abc$48160$new_n18802_ B=$abc$48160$new_n18807_ C=$abc$48160$new_n18812_ D=$abc$48160$new_n18817_ Y=$abc$48160$new_n18818_
.subckt OAI21X1 A=regfile[34][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18819_
.subckt AOI21X1 A=$abc$48160$new_n9333_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18819_ Y=$abc$48160$new_n18820_
.subckt OAI21X1 A=regfile[35][11] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18821_
.subckt AOI21X1 A=$abc$48160$new_n9334_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18821_ Y=$abc$48160$new_n18822_
.subckt OR2X1 A=$abc$48160$new_n18820_ B=$abc$48160$new_n18822_ Y=$abc$48160$new_n18823_
.subckt MUX2X1 A=regfile[36][11] B=regfile[32][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18824_
.subckt AOI21X1 A=$abc$48160$new_n9332_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18825_
.subckt OAI21X1 A=regfile[33][11] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18825_ Y=$abc$48160$new_n18826_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18824_ C=$abc$48160$new_n18826_ Y=$abc$48160$new_n18827_
.subckt MUX2X1 A=regfile[47][11] B=regfile[43][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18828_
.subckt MUX2X1 A=regfile[46][11] B=regfile[42][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18829_
.subckt MUX2X1 A=$abc$48160$new_n18828_ B=$abc$48160$new_n18829_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18830_
.subckt MUX2X1 A=regfile[45][11] B=regfile[41][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18831_
.subckt MUX2X1 A=regfile[44][11] B=regfile[40][11] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18832_
.subckt MUX2X1 A=$abc$48160$new_n18831_ B=$abc$48160$new_n18832_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18833_
.subckt MUX2X1 A=$abc$48160$new_n18823_ B=$abc$48160$new_n18827_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18834_
.subckt MUX2X1 A=$abc$48160$new_n18830_ B=$abc$48160$new_n18833_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18835_
.subckt MUX2X1 A=$abc$48160$new_n18834_ B=$abc$48160$new_n18835_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18836_
.subckt MUX2X1 A=$abc$48160$new_n18818_ B=$abc$48160$new_n18836_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18837_
.subckt MUX2X1 A=$abc$48160$new_n18837_ B=$abc$48160$new_n18797_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[11]
.subckt MUX2X1 A=regfile[29][12] B=regfile[28][12] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18839_
.subckt MUX2X1 A=regfile[25][12] B=regfile[24][12] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18840_
.subckt MUX2X1 A=$abc$48160$new_n18839_ B=$abc$48160$new_n18840_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18841_
.subckt AOI21X1 A=$abc$48160$new_n9412_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18842_
.subckt OAI21X1 A=regfile[59][12] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18842_ Y=$abc$48160$new_n18843_
.subckt MUX2X1 A=$abc$48160$new_n9407_ B=$abc$48160$new_n9411_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18844_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n18844_ Y=$abc$48160$new_n18845_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18843_ C=$abc$48160$new_n18845_ Y=$abc$48160$new_n18846_
.subckt OR2X1 A=regfile[57][12] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18847_
.subckt AOI21X1 A=$abc$48160$new_n9410_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18848_
.subckt MUX2X1 A=$abc$48160$new_n9406_ B=$abc$48160$new_n9409_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n18849_
.subckt AOI22X1 A=$abc$48160$new_n18847_ B=$abc$48160$new_n18848_ C=$abc$48160$new_n18849_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n18850_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18850_ Y=$abc$48160$new_n18851_
.subckt NAND2X1 A=regfile[50][12] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18852_
.subckt AOI21X1 A=regfile[54][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18853_
.subckt NAND2X1 A=regfile[51][12] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18854_
.subckt AOI21X1 A=regfile[55][12] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18855_
.subckt AOI22X1 A=$abc$48160$new_n18852_ B=$abc$48160$new_n18853_ C=$abc$48160$new_n18854_ D=$abc$48160$new_n18855_ Y=$abc$48160$new_n18856_
.subckt NAND2X1 A=regfile[48][12] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18857_
.subckt AOI21X1 A=regfile[52][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18858_
.subckt NAND2X1 A=regfile[53][12] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18859_
.subckt AOI21X1 A=regfile[49][12] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18860_
.subckt AOI22X1 A=$abc$48160$new_n18857_ B=$abc$48160$new_n18858_ C=$abc$48160$new_n18859_ D=$abc$48160$new_n18860_ Y=$abc$48160$new_n18861_
.subckt MUX2X1 A=$abc$48160$new_n18856_ B=$abc$48160$new_n18861_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18862_
.subckt NAND2X1 A=regfile[19][12] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18863_
.subckt AOI21X1 A=regfile[18][12] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18864_
.subckt NAND2X1 A=regfile[23][12] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18865_
.subckt AOI21X1 A=regfile[22][12] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n18866_
.subckt AOI22X1 A=$abc$48160$new_n18863_ B=$abc$48160$new_n18864_ C=$abc$48160$new_n18865_ D=$abc$48160$new_n18866_ Y=$abc$48160$new_n18867_
.subckt NOR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18867_ Y=$abc$48160$new_n18868_
.subckt OAI21X1 A=regfile[17][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18869_
.subckt AOI21X1 A=$abc$48160$new_n9373_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18869_ Y=$abc$48160$new_n18870_
.subckt MUX2X1 A=regfile[20][12] B=regfile[16][12] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18871_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18871_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18872_
.subckt NAND2X1 A=regfile[42][12] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18873_
.subckt AOI21X1 A=regfile[46][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18874_
.subckt NAND2X1 A=regfile[47][12] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18875_
.subckt AOI21X1 A=regfile[43][12] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18876_
.subckt AOI22X1 A=$abc$48160$new_n18873_ B=$abc$48160$new_n18874_ C=$abc$48160$new_n18875_ D=$abc$48160$new_n18876_ Y=$abc$48160$new_n18877_
.subckt NAND2X1 A=regfile[40][12] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18878_
.subckt AOI21X1 A=regfile[44][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18879_
.subckt NAND2X1 A=regfile[45][12] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18880_
.subckt AOI21X1 A=regfile[41][12] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18881_
.subckt AOI22X1 A=$abc$48160$new_n18878_ B=$abc$48160$new_n18879_ C=$abc$48160$new_n18880_ D=$abc$48160$new_n18881_ Y=$abc$48160$new_n18882_
.subckt MUX2X1 A=$abc$48160$new_n18877_ B=$abc$48160$new_n18882_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18883_
.subckt AOI21X1 A=regfile[38][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18884_
.subckt OAI21X1 A=$abc$48160$new_n9385_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18884_ Y=$abc$48160$new_n18885_
.subckt AOI21X1 A=regfile[39][12] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18886_
.subckt OAI21X1 A=$abc$48160$new_n9386_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18886_ Y=$abc$48160$new_n18887_
.subckt AOI21X1 A=regfile[36][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18888_
.subckt OAI21X1 A=$abc$48160$new_n9383_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18888_ Y=$abc$48160$new_n18889_
.subckt AOI21X1 A=regfile[33][12] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18890_
.subckt OAI21X1 A=$abc$48160$new_n9388_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18890_ Y=$abc$48160$new_n18891_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18885_ C=$abc$48160$new_n18887_ Y=$abc$48160$new_n18892_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18889_ C=$abc$48160$new_n18891_ Y=$abc$48160$new_n18893_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18846_ C=$abc$48160$new_n18851_ Y=$abc$48160$new_n18894_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n18883_ Y=$abc$48160$new_n18895_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n18894_ C=$abc$48160$new_n18895_ Y=$abc$48160$new_n18896_
.subckt MUX2X1 A=regfile[30][12] B=regfile[26][12] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18897_
.subckt NAND2X1 A=$abc$48160$new_n9378_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18898_
.subckt AOI21X1 A=$abc$48160$new_n9382_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18899_
.subckt AOI21X1 A=$abc$48160$new_n18898_ B=$abc$48160$new_n18899_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18900_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18897_ C=$abc$48160$new_n18900_ Y=$abc$48160$new_n18901_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18841_ C=$abc$48160$new_n18901_ Y=$abc$48160$new_n18902_
.subckt OAI21X1 A=regfile[9][12] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18903_
.subckt AOI21X1 A=$abc$48160$new_n9367_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18903_ Y=$abc$48160$new_n18904_
.subckt MUX2X1 A=regfile[12][12] B=regfile[8][12] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18905_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18905_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18906_
.subckt MUX2X1 A=regfile[14][12] B=regfile[10][12] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18907_
.subckt NAND2X1 A=$abc$48160$new_n9365_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18908_
.subckt AOI21X1 A=$abc$48160$new_n9369_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18909_
.subckt AOI21X1 A=$abc$48160$new_n18908_ B=$abc$48160$new_n18909_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18910_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18907_ C=$abc$48160$new_n18910_ Y=$abc$48160$new_n18911_
.subckt OAI21X1 A=$abc$48160$new_n18904_ B=$abc$48160$new_n18906_ C=$abc$48160$new_n18911_ Y=$abc$48160$new_n18912_
.subckt MUX2X1 A=$abc$48160$new_n18902_ B=$abc$48160$new_n18912_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18913_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n18913_ C=$abc$48160$new_n18896_ Y=$abc$48160$new_n18914_
.subckt OAI21X1 A=$abc$48160$new_n18870_ B=$abc$48160$new_n18872_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18915_
.subckt OAI21X1 A=regfile[5][12] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18916_
.subckt AOI21X1 A=$abc$48160$new_n9358_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18916_ Y=$abc$48160$new_n18917_
.subckt MUX2X1 A=regfile[4][12] B=regfile[0][12] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18918_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18918_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18919_
.subckt OR2X1 A=$abc$48160$new_n18917_ B=$abc$48160$new_n18919_ Y=$abc$48160$new_n18920_
.subckt AOI21X1 A=$abc$48160$new_n9362_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18921_
.subckt OAI21X1 A=regfile[3][12] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18921_ Y=$abc$48160$new_n18922_
.subckt AOI21X1 A=$abc$48160$new_n9361_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18923_
.subckt OAI21X1 A=regfile[2][12] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18923_ Y=$abc$48160$new_n18924_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18922_ C=$abc$48160$new_n18924_ Y=$abc$48160$new_n18925_
.subckt NAND3X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n18920_ C=$abc$48160$new_n18925_ Y=$abc$48160$new_n18926_
.subckt OAI21X1 A=$abc$48160$new_n18868_ B=$abc$48160$new_n18915_ C=$abc$48160$new_n18926_ Y=$abc$48160$new_n18927_
.subckt AOI21X1 A=$abc$48160$new_n18892_ B=$abc$48160$new_n18893_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n18928_
.subckt OAI21X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n18862_ C=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n18929_
.subckt OR2X1 A=$abc$48160$new_n18928_ B=$abc$48160$new_n18929_ Y=$abc$48160$new_n18930_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n18927_ C=$abc$48160$new_n18930_ Y=$abc$48160$new_n18931_
.subckt MUX2X1 A=$abc$48160$new_n18914_ B=$abc$48160$new_n18931_ S=$\regfile$rdreg[0]$q[3] Y=io_read_ports_2_data[12]
.subckt AOI21X1 A=regfile[55][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18933_
.subckt OAI21X1 A=$abc$48160$new_n9455_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18933_ Y=$abc$48160$new_n18934_
.subckt AOI21X1 A=regfile[54][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18935_
.subckt OAI21X1 A=$abc$48160$new_n9454_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18935_ Y=$abc$48160$new_n18936_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18934_ C=$abc$48160$new_n18936_ Y=$abc$48160$new_n18937_
.subckt AOI21X1 A=$abc$48160$new_n9457_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18938_
.subckt OAI21X1 A=regfile[49][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18938_ Y=$abc$48160$new_n18939_
.subckt MUX2X1 A=regfile[52][13] B=regfile[48][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18940_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18940_ C=$abc$48160$new_n18939_ Y=$abc$48160$new_n18941_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18941_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18942_
.subckt AOI21X1 A=regfile[59][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18943_
.subckt OAI21X1 A=$abc$48160$new_n9466_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n18943_ Y=$abc$48160$new_n18944_
.subckt AOI21X1 A=regfile[62][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18945_
.subckt OAI21X1 A=$abc$48160$new_n9461_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18945_ Y=$abc$48160$new_n18946_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n18944_ C=$abc$48160$new_n18946_ Y=$abc$48160$new_n18947_
.subckt AOI21X1 A=$abc$48160$new_n9464_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18948_
.subckt OAI21X1 A=regfile[57][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18948_ Y=$abc$48160$new_n18949_
.subckt MUX2X1 A=regfile[60][13] B=regfile[56][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18950_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18950_ C=$abc$48160$new_n18949_ Y=$abc$48160$new_n18951_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n18951_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n18952_
.subckt AOI22X1 A=$abc$48160$new_n18937_ B=$abc$48160$new_n18942_ C=$abc$48160$new_n18947_ D=$abc$48160$new_n18952_ Y=$abc$48160$new_n18953_
.subckt NAND2X1 A=regfile[26][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18954_
.subckt AOI21X1 A=regfile[30][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18955_
.subckt NAND2X1 A=regfile[31][13] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18956_
.subckt AOI21X1 A=regfile[27][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18957_
.subckt AOI22X1 A=$abc$48160$new_n18954_ B=$abc$48160$new_n18955_ C=$abc$48160$new_n18956_ D=$abc$48160$new_n18957_ Y=$abc$48160$new_n18958_
.subckt NAND2X1 A=regfile[24][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18959_
.subckt AOI21X1 A=regfile[28][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18960_
.subckt NAND2X1 A=regfile[29][13] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18961_
.subckt AOI21X1 A=regfile[25][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18962_
.subckt AOI22X1 A=$abc$48160$new_n18959_ B=$abc$48160$new_n18960_ C=$abc$48160$new_n18961_ D=$abc$48160$new_n18962_ Y=$abc$48160$new_n18963_
.subckt MUX2X1 A=$abc$48160$new_n18958_ B=$abc$48160$new_n18963_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18964_
.subckt MUX2X1 A=regfile[23][13] B=regfile[19][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18965_
.subckt MUX2X1 A=regfile[22][13] B=regfile[18][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18966_
.subckt MUX2X1 A=$abc$48160$new_n18965_ B=$abc$48160$new_n18966_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18967_
.subckt MUX2X1 A=regfile[21][13] B=regfile[17][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18968_
.subckt MUX2X1 A=regfile[20][13] B=regfile[16][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18969_
.subckt MUX2X1 A=$abc$48160$new_n18968_ B=$abc$48160$new_n18969_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18970_
.subckt MUX2X1 A=$abc$48160$new_n18967_ B=$abc$48160$new_n18970_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18971_
.subckt MUX2X1 A=$abc$48160$new_n18964_ B=$abc$48160$new_n18971_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n18972_
.subckt MUX2X1 A=$abc$48160$new_n18953_ B=$abc$48160$new_n18972_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n18973_
.subckt MUX2X1 A=regfile[35][13] B=regfile[34][13] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18974_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n18974_ Y=$abc$48160$new_n18975_
.subckt MUX2X1 A=regfile[39][13] B=regfile[38][13] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18976_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n18976_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n18977_
.subckt MUX2X1 A=regfile[33][13] B=regfile[32][13] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18978_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n18978_ Y=$abc$48160$new_n18979_
.subckt MUX2X1 A=regfile[37][13] B=regfile[36][13] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18980_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n18980_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18981_
.subckt AOI21X1 A=$abc$48160$new_n9451_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18982_
.subckt OAI21X1 A=regfile[43][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18982_ Y=$abc$48160$new_n18983_
.subckt MUX2X1 A=regfile[46][13] B=regfile[42][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18984_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18984_ C=$abc$48160$new_n18983_ Y=$abc$48160$new_n18985_
.subckt AOI21X1 A=$abc$48160$new_n9449_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18986_
.subckt OAI21X1 A=regfile[41][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n18986_ Y=$abc$48160$new_n18987_
.subckt MUX2X1 A=regfile[44][13] B=regfile[40][13] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18988_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n18988_ C=$abc$48160$new_n18987_ Y=$abc$48160$new_n18989_
.subckt AOI22X1 A=$abc$48160$new_n18975_ B=$abc$48160$new_n18977_ C=$abc$48160$new_n18979_ D=$abc$48160$new_n18981_ Y=$abc$48160$new_n18990_
.subckt MUX2X1 A=$abc$48160$new_n18985_ B=$abc$48160$new_n18989_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n18991_
.subckt MUX2X1 A=$abc$48160$new_n18990_ B=$abc$48160$new_n18991_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n18992_
.subckt NAND2X1 A=regfile[8][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18993_
.subckt AOI21X1 A=regfile[12][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18994_
.subckt NAND2X1 A=regfile[13][13] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n18995_
.subckt AOI21X1 A=regfile[9][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n18996_
.subckt AOI22X1 A=$abc$48160$new_n18993_ B=$abc$48160$new_n18994_ C=$abc$48160$new_n18995_ D=$abc$48160$new_n18996_ Y=$abc$48160$new_n18997_
.subckt NAND2X1 A=regfile[10][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n18998_
.subckt AOI21X1 A=regfile[14][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n18999_
.subckt NAND2X1 A=regfile[15][13] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19000_
.subckt AOI21X1 A=regfile[11][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19001_
.subckt AOI22X1 A=$abc$48160$new_n18998_ B=$abc$48160$new_n18999_ C=$abc$48160$new_n19000_ D=$abc$48160$new_n19001_ Y=$abc$48160$new_n19002_
.subckt MUX2X1 A=$abc$48160$new_n18997_ B=$abc$48160$new_n19002_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19003_
.subckt NAND2X1 A=regfile[2][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19004_
.subckt AOI21X1 A=regfile[6][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19005_
.subckt NAND2X1 A=regfile[3][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19006_
.subckt AOI21X1 A=regfile[7][13] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19007_
.subckt AOI22X1 A=$abc$48160$new_n19004_ B=$abc$48160$new_n19005_ C=$abc$48160$new_n19006_ D=$abc$48160$new_n19007_ Y=$abc$48160$new_n19008_
.subckt NAND2X1 A=regfile[0][13] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19009_
.subckt AOI21X1 A=regfile[4][13] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19010_
.subckt NAND2X1 A=regfile[5][13] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19011_
.subckt AOI21X1 A=regfile[1][13] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19012_
.subckt AOI22X1 A=$abc$48160$new_n19009_ B=$abc$48160$new_n19010_ C=$abc$48160$new_n19011_ D=$abc$48160$new_n19012_ Y=$abc$48160$new_n19013_
.subckt MUX2X1 A=$abc$48160$new_n19008_ B=$abc$48160$new_n19013_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19014_
.subckt MUX2X1 A=$abc$48160$new_n19003_ B=$abc$48160$new_n19014_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19015_
.subckt MUX2X1 A=$abc$48160$new_n18992_ B=$abc$48160$new_n19015_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n19016_
.subckt MUX2X1 A=$abc$48160$new_n18973_ B=$abc$48160$new_n19016_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[13]
.subckt NAND2X1 A=regfile[58][14] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19018_
.subckt AOI21X1 A=regfile[62][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19019_
.subckt NAND2X1 A=regfile[63][14] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19020_
.subckt AOI21X1 A=regfile[59][14] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19021_
.subckt AOI22X1 A=$abc$48160$new_n19018_ B=$abc$48160$new_n19019_ C=$abc$48160$new_n19020_ D=$abc$48160$new_n19021_ Y=$abc$48160$new_n19022_
.subckt NAND2X1 A=regfile[56][14] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19023_
.subckt AOI21X1 A=regfile[60][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19024_
.subckt NAND2X1 A=regfile[61][14] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19025_
.subckt AOI21X1 A=regfile[57][14] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19026_
.subckt AOI22X1 A=$abc$48160$new_n19023_ B=$abc$48160$new_n19024_ C=$abc$48160$new_n19025_ D=$abc$48160$new_n19026_ Y=$abc$48160$new_n19027_
.subckt MUX2X1 A=$abc$48160$new_n19022_ B=$abc$48160$new_n19027_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19028_
.subckt NAND2X1 A=regfile[42][14] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19029_
.subckt AOI21X1 A=regfile[46][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19030_
.subckt NAND2X1 A=regfile[47][14] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19031_
.subckt AOI21X1 A=regfile[43][14] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19032_
.subckt AOI22X1 A=$abc$48160$new_n19029_ B=$abc$48160$new_n19030_ C=$abc$48160$new_n19031_ D=$abc$48160$new_n19032_ Y=$abc$48160$new_n19033_
.subckt NAND2X1 A=regfile[40][14] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19034_
.subckt AOI21X1 A=regfile[44][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19035_
.subckt NAND2X1 A=regfile[45][14] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19036_
.subckt AOI21X1 A=regfile[41][14] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19037_
.subckt AOI22X1 A=$abc$48160$new_n19034_ B=$abc$48160$new_n19035_ C=$abc$48160$new_n19036_ D=$abc$48160$new_n19037_ Y=$abc$48160$new_n19038_
.subckt MUX2X1 A=$abc$48160$new_n19033_ B=$abc$48160$new_n19038_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19039_
.subckt MUX2X1 A=$abc$48160$new_n19028_ B=$abc$48160$new_n19039_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19040_
.subckt NAND2X1 A=regfile[51][14] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19041_
.subckt AOI21X1 A=regfile[50][14] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19042_
.subckt NAND2X1 A=regfile[55][14] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19043_
.subckt AOI21X1 A=regfile[54][14] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19044_
.subckt AOI22X1 A=$abc$48160$new_n19041_ B=$abc$48160$new_n19042_ C=$abc$48160$new_n19043_ D=$abc$48160$new_n19044_ Y=$abc$48160$new_n19045_
.subckt NAND2X1 A=regfile[49][14] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19046_
.subckt AOI21X1 A=regfile[48][14] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19047_
.subckt NAND2X1 A=regfile[53][14] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19048_
.subckt AOI21X1 A=regfile[52][14] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19049_
.subckt AOI22X1 A=$abc$48160$new_n19046_ B=$abc$48160$new_n19047_ C=$abc$48160$new_n19048_ D=$abc$48160$new_n19049_ Y=$abc$48160$new_n19050_
.subckt MUX2X1 A=$abc$48160$new_n19045_ B=$abc$48160$new_n19050_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19051_
.subckt MUX2X1 A=regfile[36][14] B=regfile[32][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19052_
.subckt MUX2X1 A=regfile[37][14] B=regfile[33][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19053_
.subckt MUX2X1 A=$abc$48160$new_n19052_ B=$abc$48160$new_n19053_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19054_
.subckt MUX2X1 A=regfile[38][14] B=regfile[34][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19055_
.subckt MUX2X1 A=regfile[39][14] B=regfile[35][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19056_
.subckt MUX2X1 A=$abc$48160$new_n19055_ B=$abc$48160$new_n19056_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19057_
.subckt MUX2X1 A=$abc$48160$new_n19054_ B=$abc$48160$new_n19057_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19058_
.subckt MUX2X1 A=$abc$48160$new_n19051_ B=$abc$48160$new_n19058_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19059_
.subckt MUX2X1 A=$abc$48160$new_n19040_ B=$abc$48160$new_n19059_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19060_
.subckt MUX2X1 A=regfile[29][14] B=regfile[28][14] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19061_
.subckt MUX2X1 A=regfile[25][14] B=regfile[24][14] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19062_
.subckt MUX2X1 A=$abc$48160$new_n19061_ B=$abc$48160$new_n19062_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19063_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19063_ Y=$abc$48160$new_n19064_
.subckt MUX2X1 A=regfile[31][14] B=regfile[30][14] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19065_
.subckt MUX2X1 A=regfile[27][14] B=regfile[26][14] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19066_
.subckt MUX2X1 A=$abc$48160$new_n19065_ B=$abc$48160$new_n19066_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19067_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19067_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19068_
.subckt AOI21X1 A=regfile[14][14] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19069_
.subckt OAI21X1 A=$abc$48160$new_n9479_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n19069_ Y=$abc$48160$new_n19070_
.subckt AOI21X1 A=regfile[10][14] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19071_
.subckt OAI21X1 A=$abc$48160$new_n9475_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n19071_ Y=$abc$48160$new_n19072_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19070_ C=$abc$48160$new_n19072_ Y=$abc$48160$new_n19073_
.subckt AOI21X1 A=regfile[15][14] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19074_
.subckt OAI21X1 A=$abc$48160$new_n9480_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n19074_ Y=$abc$48160$new_n19075_
.subckt AOI21X1 A=regfile[11][14] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19076_
.subckt OAI21X1 A=$abc$48160$new_n9476_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n19076_ Y=$abc$48160$new_n19077_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19075_ C=$abc$48160$new_n19077_ Y=$abc$48160$new_n19078_
.subckt AND2X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n19078_ Y=$abc$48160$new_n19079_
.subckt AOI22X1 A=$abc$48160$new_n19064_ B=$abc$48160$new_n19068_ C=$abc$48160$new_n19073_ D=$abc$48160$new_n19079_ Y=$abc$48160$new_n19080_
.subckt OAI21X1 A=regfile[17][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19081_
.subckt AOI21X1 A=$abc$48160$new_n9486_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19081_ Y=$abc$48160$new_n19082_
.subckt MUX2X1 A=regfile[20][14] B=regfile[16][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19083_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19083_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19084_
.subckt OR2X1 A=$abc$48160$new_n19082_ B=$abc$48160$new_n19084_ Y=$abc$48160$new_n19085_
.subckt NAND2X1 A=regfile[18][14] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19086_
.subckt AOI21X1 A=regfile[22][14] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19087_
.subckt NAND2X1 A=regfile[23][14] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19088_
.subckt AOI21X1 A=regfile[19][14] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19089_
.subckt AOI22X1 A=$abc$48160$new_n19086_ B=$abc$48160$new_n19087_ C=$abc$48160$new_n19088_ D=$abc$48160$new_n19089_ Y=$abc$48160$new_n19090_
.subckt OAI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19090_ C=$abc$48160$new_n19085_ Y=$abc$48160$new_n19091_
.subckt MUX2X1 A=regfile[7][14] B=regfile[3][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19092_
.subckt MUX2X1 A=regfile[6][14] B=regfile[2][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19093_
.subckt MUX2X1 A=$abc$48160$new_n19092_ B=$abc$48160$new_n19093_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19094_
.subckt MUX2X1 A=regfile[5][14] B=regfile[1][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19095_
.subckt MUX2X1 A=regfile[4][14] B=regfile[0][14] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19096_
.subckt MUX2X1 A=$abc$48160$new_n19095_ B=$abc$48160$new_n19096_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19097_
.subckt MUX2X1 A=$abc$48160$new_n19094_ B=$abc$48160$new_n19097_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19098_
.subckt MUX2X1 A=$abc$48160$new_n19091_ B=$abc$48160$new_n19098_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19099_
.subckt MUX2X1 A=$abc$48160$new_n19080_ B=$abc$48160$new_n19099_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19100_
.subckt MUX2X1 A=$abc$48160$new_n19060_ B=$abc$48160$new_n19100_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[14]
.subckt MUX2X1 A=regfile[21][15] B=regfile[17][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19102_
.subckt MUX2X1 A=regfile[20][15] B=regfile[16][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19103_
.subckt MUX2X1 A=$abc$48160$new_n19102_ B=$abc$48160$new_n19103_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19104_
.subckt MUX2X1 A=regfile[29][15] B=regfile[25][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19105_
.subckt MUX2X1 A=regfile[28][15] B=regfile[24][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19106_
.subckt MUX2X1 A=$abc$48160$new_n19105_ B=$abc$48160$new_n19106_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19107_
.subckt AOI21X1 A=$abc$48160$new_n9551_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19108_
.subckt OAI21X1 A=regfile[27][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19108_ Y=$abc$48160$new_n19109_
.subckt MUX2X1 A=$abc$48160$new_n9546_ B=$abc$48160$new_n9550_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19110_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19110_ Y=$abc$48160$new_n19111_
.subckt AOI21X1 A=$abc$48160$new_n9543_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19112_
.subckt OAI21X1 A=regfile[18][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19112_ Y=$abc$48160$new_n19113_
.subckt AOI21X1 A=$abc$48160$new_n9544_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19114_
.subckt OAI21X1 A=regfile[19][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19114_ Y=$abc$48160$new_n19115_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19109_ C=$abc$48160$new_n19111_ Y=$abc$48160$new_n19116_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19113_ C=$abc$48160$new_n19115_ Y=$abc$48160$new_n19117_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19116_ C=$abc$48160$new_n19117_ Y=$abc$48160$new_n19118_
.subckt MUX2X1 A=$abc$48160$new_n19104_ B=$abc$48160$new_n19107_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19119_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19119_ Y=$abc$48160$new_n19120_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19118_ C=$abc$48160$new_n19120_ Y=$abc$48160$new_n19121_
.subckt MUX2X1 A=regfile[9][15] B=regfile[8][15] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19122_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n19122_ Y=$abc$48160$new_n19123_
.subckt MUX2X1 A=regfile[13][15] B=regfile[12][15] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19124_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19124_ Y=$abc$48160$new_n19125_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19123_ C=$abc$48160$new_n19125_ Y=$abc$48160$new_n19126_
.subckt MUX2X1 A=regfile[1][15] B=regfile[0][15] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19127_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n19127_ Y=$abc$48160$new_n19128_
.subckt MUX2X1 A=regfile[5][15] B=regfile[4][15] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19129_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19129_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19130_
.subckt AOI21X1 A=$abc$48160$new_n19128_ B=$abc$48160$new_n19130_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19131_
.subckt AOI21X1 A=regfile[11][15] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19132_
.subckt OAI21X1 A=$abc$48160$new_n9539_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n19132_ Y=$abc$48160$new_n19133_
.subckt AOI21X1 A=regfile[14][15] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19134_
.subckt OAI21X1 A=$abc$48160$new_n9534_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19134_ Y=$abc$48160$new_n19135_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19133_ C=$abc$48160$new_n19135_ Y=$abc$48160$new_n19136_
.subckt MUX2X1 A=regfile[6][15] B=regfile[2][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19137_
.subckt AOI21X1 A=$abc$48160$new_n9532_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19138_
.subckt OAI21X1 A=regfile[3][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19138_ Y=$abc$48160$new_n19139_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19137_ C=$abc$48160$new_n19139_ Y=$abc$48160$new_n19140_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19140_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19141_
.subckt AOI22X1 A=$abc$48160$new_n19126_ B=$abc$48160$new_n19131_ C=$abc$48160$new_n19136_ D=$abc$48160$new_n19141_ Y=$abc$48160$new_n19142_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19142_ C=$abc$48160$new_n19121_ Y=$abc$48160$new_n19143_
.subckt AOI21X1 A=regfile[55][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19144_
.subckt OAI21X1 A=$abc$48160$new_n9570_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19144_ Y=$abc$48160$new_n19145_
.subckt AOI21X1 A=regfile[54][15] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19146_
.subckt OAI21X1 A=$abc$48160$new_n9569_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19146_ Y=$abc$48160$new_n19147_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19145_ C=$abc$48160$new_n19147_ Y=$abc$48160$new_n19148_
.subckt AOI21X1 A=$abc$48160$new_n9572_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19149_
.subckt OAI21X1 A=regfile[49][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19149_ Y=$abc$48160$new_n19150_
.subckt MUX2X1 A=regfile[52][15] B=regfile[48][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19151_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19151_ C=$abc$48160$new_n19150_ Y=$abc$48160$new_n19152_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19152_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19153_
.subckt NAND2X1 A=$abc$48160$new_n9577_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19154_
.subckt AOI21X1 A=$abc$48160$new_n9581_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19155_
.subckt MUX2X1 A=$abc$48160$new_n9576_ B=$abc$48160$new_n9580_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19156_
.subckt AOI22X1 A=$abc$48160$new_n19154_ B=$abc$48160$new_n19155_ C=$abc$48160$new_n19156_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19157_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19157_ Y=$abc$48160$new_n19158_
.subckt AOI21X1 A=$abc$48160$new_n9579_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19159_
.subckt OAI21X1 A=regfile[57][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19159_ Y=$abc$48160$new_n19160_
.subckt MUX2X1 A=regfile[60][15] B=regfile[56][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19161_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19161_ C=$abc$48160$new_n19160_ Y=$abc$48160$new_n19162_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19162_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19163_
.subckt AOI22X1 A=$abc$48160$new_n19148_ B=$abc$48160$new_n19153_ C=$abc$48160$new_n19158_ D=$abc$48160$new_n19163_ Y=$abc$48160$new_n19164_
.subckt OAI21X1 A=regfile[34][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19165_
.subckt AOI21X1 A=$abc$48160$new_n9558_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19165_ Y=$abc$48160$new_n19166_
.subckt OAI21X1 A=regfile[35][15] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19167_
.subckt AOI21X1 A=$abc$48160$new_n9559_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19167_ Y=$abc$48160$new_n19168_
.subckt OR2X1 A=$abc$48160$new_n19166_ B=$abc$48160$new_n19168_ Y=$abc$48160$new_n19169_
.subckt MUX2X1 A=regfile[36][15] B=regfile[32][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19170_
.subckt AOI21X1 A=$abc$48160$new_n9557_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19171_
.subckt OAI21X1 A=regfile[33][15] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19171_ Y=$abc$48160$new_n19172_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19170_ C=$abc$48160$new_n19172_ Y=$abc$48160$new_n19173_
.subckt MUX2X1 A=regfile[47][15] B=regfile[43][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19174_
.subckt MUX2X1 A=regfile[46][15] B=regfile[42][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19175_
.subckt MUX2X1 A=$abc$48160$new_n19174_ B=$abc$48160$new_n19175_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19176_
.subckt MUX2X1 A=regfile[45][15] B=regfile[41][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19177_
.subckt MUX2X1 A=regfile[44][15] B=regfile[40][15] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19178_
.subckt MUX2X1 A=$abc$48160$new_n19177_ B=$abc$48160$new_n19178_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19179_
.subckt MUX2X1 A=$abc$48160$new_n19169_ B=$abc$48160$new_n19173_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19180_
.subckt MUX2X1 A=$abc$48160$new_n19176_ B=$abc$48160$new_n19179_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19181_
.subckt MUX2X1 A=$abc$48160$new_n19180_ B=$abc$48160$new_n19181_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19182_
.subckt MUX2X1 A=$abc$48160$new_n19164_ B=$abc$48160$new_n19182_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19183_
.subckt MUX2X1 A=$abc$48160$new_n19183_ B=$abc$48160$new_n19143_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[15]
.subckt NAND2X1 A=regfile[26][16] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19185_
.subckt AOI21X1 A=regfile[30][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19186_
.subckt NAND2X1 A=regfile[31][16] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19187_
.subckt AOI21X1 A=regfile[27][16] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19188_
.subckt AOI22X1 A=$abc$48160$new_n19185_ B=$abc$48160$new_n19186_ C=$abc$48160$new_n19187_ D=$abc$48160$new_n19188_ Y=$abc$48160$new_n19189_
.subckt NAND2X1 A=regfile[24][16] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19190_
.subckt AOI21X1 A=regfile[28][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19191_
.subckt NAND2X1 A=regfile[29][16] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19192_
.subckt AOI21X1 A=regfile[25][16] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19193_
.subckt AOI22X1 A=$abc$48160$new_n19190_ B=$abc$48160$new_n19191_ C=$abc$48160$new_n19192_ D=$abc$48160$new_n19193_ Y=$abc$48160$new_n19194_
.subckt MUX2X1 A=$abc$48160$new_n19189_ B=$abc$48160$new_n19194_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19195_
.subckt MUX2X1 A=regfile[23][16] B=regfile[19][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19196_
.subckt MUX2X1 A=regfile[22][16] B=regfile[18][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19197_
.subckt MUX2X1 A=$abc$48160$new_n19196_ B=$abc$48160$new_n19197_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19198_
.subckt MUX2X1 A=regfile[21][16] B=regfile[17][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19199_
.subckt MUX2X1 A=regfile[20][16] B=regfile[16][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19200_
.subckt MUX2X1 A=$abc$48160$new_n19199_ B=$abc$48160$new_n19200_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19201_
.subckt MUX2X1 A=$abc$48160$new_n19198_ B=$abc$48160$new_n19201_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19202_
.subckt MUX2X1 A=$abc$48160$new_n19195_ B=$abc$48160$new_n19202_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19203_
.subckt NAND2X1 A=regfile[8][16] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19204_
.subckt AOI21X1 A=regfile[12][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19205_
.subckt NAND2X1 A=regfile[13][16] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19206_
.subckt AOI21X1 A=regfile[9][16] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19207_
.subckt AOI22X1 A=$abc$48160$new_n19204_ B=$abc$48160$new_n19205_ C=$abc$48160$new_n19206_ D=$abc$48160$new_n19207_ Y=$abc$48160$new_n19208_
.subckt NAND2X1 A=regfile[10][16] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19209_
.subckt AOI21X1 A=regfile[14][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19210_
.subckt NAND2X1 A=regfile[15][16] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19211_
.subckt AOI21X1 A=regfile[11][16] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19212_
.subckt AOI22X1 A=$abc$48160$new_n19209_ B=$abc$48160$new_n19210_ C=$abc$48160$new_n19211_ D=$abc$48160$new_n19212_ Y=$abc$48160$new_n19213_
.subckt MUX2X1 A=$abc$48160$new_n19208_ B=$abc$48160$new_n19213_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19214_
.subckt MUX2X1 A=regfile[7][16] B=regfile[3][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19215_
.subckt MUX2X1 A=regfile[6][16] B=regfile[2][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19216_
.subckt MUX2X1 A=$abc$48160$new_n19215_ B=$abc$48160$new_n19216_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19217_
.subckt MUX2X1 A=regfile[5][16] B=regfile[1][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19218_
.subckt MUX2X1 A=regfile[4][16] B=regfile[0][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19219_
.subckt MUX2X1 A=$abc$48160$new_n19218_ B=$abc$48160$new_n19219_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19220_
.subckt MUX2X1 A=$abc$48160$new_n19217_ B=$abc$48160$new_n19220_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19221_
.subckt MUX2X1 A=$abc$48160$new_n19214_ B=$abc$48160$new_n19221_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19222_
.subckt MUX2X1 A=$abc$48160$new_n19203_ B=$abc$48160$new_n19222_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19223_
.subckt AOI21X1 A=$abc$48160$new_n9635_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19224_
.subckt OAI21X1 A=regfile[57][16] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19224_ Y=$abc$48160$new_n19225_
.subckt MUX2X1 A=regfile[60][16] B=regfile[56][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19226_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19226_ C=$abc$48160$new_n19225_ Y=$abc$48160$new_n19227_
.subckt AOI21X1 A=$abc$48160$new_n9637_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19228_
.subckt OAI21X1 A=regfile[59][16] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19228_ Y=$abc$48160$new_n19229_
.subckt MUX2X1 A=regfile[62][16] B=regfile[58][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19230_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19230_ C=$abc$48160$new_n19229_ Y=$abc$48160$new_n19231_
.subckt MUX2X1 A=$abc$48160$new_n19227_ B=$abc$48160$new_n19231_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19232_
.subckt NAND2X1 A=$abc$48160$new_n9625_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19233_
.subckt AOI21X1 A=$abc$48160$new_n9629_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19234_
.subckt OAI21X1 A=regfile[51][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19235_
.subckt AOI21X1 A=$abc$48160$new_n9630_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19235_ Y=$abc$48160$new_n19236_
.subckt AOI21X1 A=$abc$48160$new_n19233_ B=$abc$48160$new_n19234_ C=$abc$48160$new_n19236_ Y=$abc$48160$new_n19237_
.subckt NAND2X1 A=$abc$48160$new_n9624_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19238_
.subckt AOI21X1 A=$abc$48160$new_n9628_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19239_
.subckt MUX2X1 A=$abc$48160$new_n9623_ B=$abc$48160$new_n9627_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19240_
.subckt AOI22X1 A=$abc$48160$new_n19238_ B=$abc$48160$new_n19239_ C=$abc$48160$new_n19240_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19241_
.subckt MUX2X1 A=$abc$48160$new_n19237_ B=$abc$48160$new_n19241_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19242_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19242_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19243_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19232_ C=$abc$48160$new_n19243_ Y=$abc$48160$new_n19244_
.subckt MUX2X1 A=regfile[36][16] B=regfile[32][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19245_
.subckt AOI21X1 A=$abc$48160$new_n9613_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19246_
.subckt OAI21X1 A=regfile[33][16] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19246_ Y=$abc$48160$new_n19247_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19245_ C=$abc$48160$new_n19247_ Y=$abc$48160$new_n19248_
.subckt MUX2X1 A=regfile[45][16] B=regfile[41][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19249_
.subckt MUX2X1 A=regfile[44][16] B=regfile[40][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19250_
.subckt MUX2X1 A=$abc$48160$new_n19249_ B=$abc$48160$new_n19250_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19251_
.subckt OAI21X1 A=regfile[34][16] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19252_
.subckt AOI21X1 A=$abc$48160$new_n9614_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19252_ Y=$abc$48160$new_n19253_
.subckt OAI21X1 A=regfile[35][16] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19254_
.subckt AOI21X1 A=$abc$48160$new_n9615_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19254_ Y=$abc$48160$new_n19255_
.subckt OR2X1 A=$abc$48160$new_n19253_ B=$abc$48160$new_n19255_ Y=$abc$48160$new_n19256_
.subckt MUX2X1 A=regfile[47][16] B=regfile[43][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19257_
.subckt MUX2X1 A=regfile[46][16] B=regfile[42][16] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19258_
.subckt MUX2X1 A=$abc$48160$new_n19257_ B=$abc$48160$new_n19258_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19259_
.subckt MUX2X1 A=$abc$48160$new_n19248_ B=$abc$48160$new_n19256_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19260_
.subckt MUX2X1 A=$abc$48160$new_n19251_ B=$abc$48160$new_n19259_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19261_
.subckt INVX1 A=$abc$48160$new_n19261_ Y=$abc$48160$new_n19262_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19262_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19263_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19260_ C=$abc$48160$new_n19263_ Y=$abc$48160$new_n19264_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n19244_ C=$abc$48160$new_n19264_ Y=$abc$48160$new_n19265_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n19223_ C=$abc$48160$new_n19265_ Y=io_read_ports_2_data[16]
.subckt AOI21X1 A=regfile[23][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19267_
.subckt OAI21X1 A=$abc$48160$new_n9654_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19267_ Y=$abc$48160$new_n19268_
.subckt NAND2X1 A=regfile[18][17] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19269_
.subckt NAND2X1 A=regfile[22][17] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19270_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19269_ C=$abc$48160$new_n19270_ Y=$abc$48160$new_n19271_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19268_ C=$abc$48160$new_n19271_ Y=$abc$48160$new_n19272_
.subckt AOI21X1 A=$abc$48160$new_n9655_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19273_
.subckt OAI21X1 A=regfile[17][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19273_ Y=$abc$48160$new_n19274_
.subckt MUX2X1 A=regfile[20][17] B=regfile[16][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19275_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19275_ C=$abc$48160$new_n19274_ Y=$abc$48160$new_n19276_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19276_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19277_
.subckt AOI21X1 A=$abc$48160$new_n9664_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19278_
.subckt OAI21X1 A=regfile[27][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19278_ Y=$abc$48160$new_n19279_
.subckt MUX2X1 A=regfile[30][17] B=regfile[26][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19280_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19280_ C=$abc$48160$new_n19279_ Y=$abc$48160$new_n19281_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19281_ Y=$abc$48160$new_n19282_
.subckt AOI21X1 A=$abc$48160$new_n9662_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19283_
.subckt OAI21X1 A=regfile[25][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19283_ Y=$abc$48160$new_n19284_
.subckt MUX2X1 A=regfile[28][17] B=regfile[24][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19285_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19285_ C=$abc$48160$new_n19284_ Y=$abc$48160$new_n19286_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19286_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19287_
.subckt AOI22X1 A=$abc$48160$new_n19272_ B=$abc$48160$new_n19277_ C=$abc$48160$new_n19282_ D=$abc$48160$new_n19287_ Y=$abc$48160$new_n19288_
.subckt MUX2X1 A=regfile[5][17] B=regfile[1][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19289_
.subckt MUX2X1 A=regfile[4][17] B=regfile[0][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19290_
.subckt MUX2X1 A=$abc$48160$new_n19289_ B=$abc$48160$new_n19290_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19291_
.subckt MUX2X1 A=regfile[6][17] B=regfile[2][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19292_
.subckt MUX2X1 A=regfile[7][17] B=regfile[3][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19293_
.subckt MUX2X1 A=$abc$48160$new_n19292_ B=$abc$48160$new_n19293_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19294_
.subckt MUX2X1 A=regfile[13][17] B=regfile[9][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19295_
.subckt MUX2X1 A=regfile[12][17] B=regfile[8][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19296_
.subckt MUX2X1 A=$abc$48160$new_n19295_ B=$abc$48160$new_n19296_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19297_
.subckt MUX2X1 A=regfile[15][17] B=regfile[11][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19298_
.subckt MUX2X1 A=regfile[14][17] B=regfile[10][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19299_
.subckt MUX2X1 A=$abc$48160$new_n19298_ B=$abc$48160$new_n19299_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19300_
.subckt MUX2X1 A=$abc$48160$new_n19291_ B=$abc$48160$new_n19294_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19301_
.subckt MUX2X1 A=$abc$48160$new_n19297_ B=$abc$48160$new_n19300_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19302_
.subckt MUX2X1 A=$abc$48160$new_n19301_ B=$abc$48160$new_n19302_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19303_
.subckt MUX2X1 A=$abc$48160$new_n19288_ B=$abc$48160$new_n19303_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19304_
.subckt MUX2X1 A=regfile[61][17] B=regfile[57][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19305_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19305_ Y=$abc$48160$new_n19306_
.subckt MUX2X1 A=regfile[60][17] B=regfile[56][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19307_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19307_ Y=$abc$48160$new_n19308_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19306_ C=$abc$48160$new_n19308_ Y=$abc$48160$new_n19309_
.subckt MUX2X1 A=regfile[52][17] B=regfile[48][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19310_
.subckt MUX2X1 A=regfile[53][17] B=regfile[49][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19311_
.subckt MUX2X1 A=$abc$48160$new_n19310_ B=$abc$48160$new_n19311_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19312_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19312_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19313_
.subckt MUX2X1 A=$abc$48160$new_n9689_ B=$abc$48160$new_n9693_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19314_
.subckt MUX2X1 A=regfile[63][17] B=regfile[59][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19315_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19315_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19316_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19314_ C=$abc$48160$new_n19316_ Y=$abc$48160$new_n19317_
.subckt MUX2X1 A=regfile[54][17] B=regfile[50][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19318_
.subckt MUX2X1 A=regfile[55][17] B=regfile[51][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19319_
.subckt MUX2X1 A=$abc$48160$new_n19318_ B=$abc$48160$new_n19319_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19320_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19320_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19321_
.subckt AOI22X1 A=$abc$48160$new_n19309_ B=$abc$48160$new_n19313_ C=$abc$48160$new_n19317_ D=$abc$48160$new_n19321_ Y=$abc$48160$new_n19322_
.subckt OAI21X1 A=regfile[32][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19323_
.subckt AOI21X1 A=$abc$48160$new_n9669_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19323_ Y=$abc$48160$new_n19324_
.subckt OAI21X1 A=regfile[33][17] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19325_
.subckt AOI21X1 A=$abc$48160$new_n9670_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19325_ Y=$abc$48160$new_n19326_
.subckt OAI21X1 A=$abc$48160$new_n19324_ B=$abc$48160$new_n19326_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19327_
.subckt AOI21X1 A=$abc$48160$new_n9677_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19328_
.subckt OAI21X1 A=regfile[41][17] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19328_ Y=$abc$48160$new_n19329_
.subckt MUX2X1 A=regfile[44][17] B=regfile[40][17] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19330_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19330_ C=$abc$48160$new_n19329_ Y=$abc$48160$new_n19331_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19331_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19332_
.subckt AOI21X1 A=regfile[43][17] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19333_
.subckt OAI21X1 A=$abc$48160$new_n9679_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n19333_ Y=$abc$48160$new_n19334_
.subckt AOI21X1 A=regfile[46][17] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19335_
.subckt OAI21X1 A=$abc$48160$new_n9674_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19335_ Y=$abc$48160$new_n19336_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19334_ C=$abc$48160$new_n19336_ Y=$abc$48160$new_n19337_
.subckt AOI21X1 A=regfile[35][17] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19338_
.subckt OAI21X1 A=$abc$48160$new_n9672_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n19338_ Y=$abc$48160$new_n19339_
.subckt NAND2X1 A=regfile[38][17] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19340_
.subckt AOI21X1 A=regfile[34][17] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19341_
.subckt AOI21X1 A=$abc$48160$new_n19340_ B=$abc$48160$new_n19341_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19342_
.subckt AOI21X1 A=$abc$48160$new_n19339_ B=$abc$48160$new_n19342_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19343_
.subckt AOI22X1 A=$abc$48160$new_n19327_ B=$abc$48160$new_n19332_ C=$abc$48160$new_n19337_ D=$abc$48160$new_n19343_ Y=$abc$48160$new_n19344_
.subckt MUX2X1 A=$abc$48160$new_n19322_ B=$abc$48160$new_n19344_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19345_
.subckt MUX2X1 A=$abc$48160$new_n19345_ B=$abc$48160$new_n19304_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[17]
.subckt AOI21X1 A=$abc$48160$new_n9735_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19347_
.subckt OAI21X1 A=regfile[43][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19347_ Y=$abc$48160$new_n19348_
.subckt MUX2X1 A=regfile[46][18] B=regfile[42][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19349_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19349_ C=$abc$48160$new_n19348_ Y=$abc$48160$new_n19350_
.subckt AOI21X1 A=$abc$48160$new_n9733_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19351_
.subckt OAI21X1 A=regfile[41][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19351_ Y=$abc$48160$new_n19352_
.subckt MUX2X1 A=regfile[44][18] B=regfile[40][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19353_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19353_ C=$abc$48160$new_n19352_ Y=$abc$48160$new_n19354_
.subckt AOI21X1 A=$abc$48160$new_n9750_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19355_
.subckt OAI21X1 A=regfile[59][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19355_ Y=$abc$48160$new_n19356_
.subckt MUX2X1 A=$abc$48160$new_n9745_ B=$abc$48160$new_n9749_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19357_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19357_ Y=$abc$48160$new_n19358_
.subckt AOI21X1 A=$abc$48160$new_n9748_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19359_
.subckt OAI21X1 A=regfile[57][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19359_ Y=$abc$48160$new_n19360_
.subckt MUX2X1 A=$abc$48160$new_n9744_ B=$abc$48160$new_n9747_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19361_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19361_ Y=$abc$48160$new_n19362_
.subckt MUX2X1 A=regfile[35][18] B=regfile[34][18] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19363_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n19363_ Y=$abc$48160$new_n19364_
.subckt MUX2X1 A=regfile[39][18] B=regfile[38][18] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19365_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19365_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19366_
.subckt MUX2X1 A=regfile[33][18] B=regfile[32][18] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19367_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n19367_ Y=$abc$48160$new_n19368_
.subckt MUX2X1 A=regfile[37][18] B=regfile[36][18] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19369_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19369_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19370_
.subckt AOI21X1 A=$abc$48160$new_n9742_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19371_
.subckt OAI21X1 A=regfile[50][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19371_ Y=$abc$48160$new_n19372_
.subckt AOI21X1 A=$abc$48160$new_n9743_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19373_
.subckt OAI21X1 A=regfile[51][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19373_ Y=$abc$48160$new_n19374_
.subckt AOI21X1 A=$abc$48160$new_n9741_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19375_
.subckt OAI21X1 A=regfile[49][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19375_ Y=$abc$48160$new_n19376_
.subckt MUX2X1 A=$abc$48160$new_n9736_ B=$abc$48160$new_n9740_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19377_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19377_ Y=$abc$48160$new_n19378_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19356_ C=$abc$48160$new_n19358_ Y=$abc$48160$new_n19379_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19360_ C=$abc$48160$new_n19362_ Y=$abc$48160$new_n19380_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19379_ C=$abc$48160$new_n19380_ Y=$abc$48160$new_n19381_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19372_ C=$abc$48160$new_n19374_ Y=$abc$48160$new_n19382_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19376_ C=$abc$48160$new_n19378_ Y=$abc$48160$new_n19383_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19382_ C=$abc$48160$new_n19383_ Y=$abc$48160$new_n19384_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19381_ C=$abc$48160$new_n19384_ Y=$abc$48160$new_n19385_
.subckt AOI22X1 A=$abc$48160$new_n19364_ B=$abc$48160$new_n19366_ C=$abc$48160$new_n19368_ D=$abc$48160$new_n19370_ Y=$abc$48160$new_n19386_
.subckt MUX2X1 A=$abc$48160$new_n19350_ B=$abc$48160$new_n19354_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19387_
.subckt MUX2X1 A=$abc$48160$new_n19386_ B=$abc$48160$new_n19387_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19388_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19388_ C=$abc$48160$new_n19385_ Y=$abc$48160$new_n19389_
.subckt MUX2X1 A=regfile[23][18] B=regfile[19][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19390_
.subckt MUX2X1 A=regfile[22][18] B=regfile[18][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19391_
.subckt MUX2X1 A=$abc$48160$new_n19390_ B=$abc$48160$new_n19391_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19392_
.subckt MUX2X1 A=regfile[21][18] B=regfile[17][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19393_
.subckt MUX2X1 A=regfile[20][18] B=regfile[16][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19394_
.subckt MUX2X1 A=$abc$48160$new_n19393_ B=$abc$48160$new_n19394_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19395_
.subckt MUX2X1 A=$abc$48160$new_n19392_ B=$abc$48160$new_n19395_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19396_
.subckt AOI21X1 A=$abc$48160$new_n9699_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19397_
.subckt OAI21X1 A=regfile[1][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19397_ Y=$abc$48160$new_n19398_
.subckt MUX2X1 A=regfile[4][18] B=regfile[0][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19399_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19399_ C=$abc$48160$new_n19398_ Y=$abc$48160$new_n19400_
.subckt OAI21X1 A=regfile[3][18] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19401_
.subckt AOI21X1 A=$abc$48160$new_n9701_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19401_ Y=$abc$48160$new_n19402_
.subckt OAI21X1 A=regfile[2][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19403_
.subckt AOI21X1 A=$abc$48160$new_n9700_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19403_ Y=$abc$48160$new_n19404_
.subckt OR2X1 A=$abc$48160$new_n19402_ B=$abc$48160$new_n19404_ Y=$abc$48160$new_n19405_
.subckt MUX2X1 A=$abc$48160$new_n19400_ B=$abc$48160$new_n19405_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19406_
.subckt MUX2X1 A=regfile[12][18] B=regfile[8][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19407_
.subckt MUX2X1 A=regfile[13][18] B=regfile[9][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19408_
.subckt MUX2X1 A=$abc$48160$new_n19407_ B=$abc$48160$new_n19408_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19409_
.subckt MUX2X1 A=regfile[14][18] B=regfile[10][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19410_
.subckt MUX2X1 A=regfile[15][18] B=regfile[11][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19411_
.subckt MUX2X1 A=$abc$48160$new_n19410_ B=$abc$48160$new_n19411_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19412_
.subckt MUX2X1 A=$abc$48160$new_n19409_ B=$abc$48160$new_n19412_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19413_
.subckt MUX2X1 A=$abc$48160$new_n19406_ B=$abc$48160$new_n19413_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19414_
.subckt AOI21X1 A=$abc$48160$new_n9718_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19415_
.subckt OAI21X1 A=regfile[25][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19415_ Y=$abc$48160$new_n19416_
.subckt MUX2X1 A=regfile[28][18] B=regfile[24][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19417_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19417_ C=$abc$48160$new_n19416_ Y=$abc$48160$new_n19418_
.subckt AOI21X1 A=$abc$48160$new_n9720_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19419_
.subckt OAI21X1 A=regfile[27][18] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19419_ Y=$abc$48160$new_n19420_
.subckt MUX2X1 A=regfile[30][18] B=regfile[26][18] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19421_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19421_ C=$abc$48160$new_n19420_ Y=$abc$48160$new_n19422_
.subckt MUX2X1 A=$abc$48160$new_n19418_ B=$abc$48160$new_n19422_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19423_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19396_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19424_
.subckt INVX1 A=$abc$48160$new_n19424_ Y=$abc$48160$new_n19425_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19423_ C=$abc$48160$new_n19425_ Y=$abc$48160$new_n19426_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19414_ C=$abc$48160$new_n19426_ Y=$abc$48160$new_n19427_
.subckt MUX2X1 A=$abc$48160$new_n19389_ B=$abc$48160$new_n19427_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[18]
.subckt MUX2X1 A=regfile[45][19] B=regfile[41][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19429_
.subckt MUX2X1 A=regfile[44][19] B=regfile[40][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19430_
.subckt MUX2X1 A=$abc$48160$new_n19429_ B=$abc$48160$new_n19430_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19431_
.subckt MUX2X1 A=regfile[47][19] B=regfile[43][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19432_
.subckt MUX2X1 A=regfile[46][19] B=regfile[42][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19433_
.subckt MUX2X1 A=$abc$48160$new_n19432_ B=$abc$48160$new_n19433_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19434_
.subckt NAND2X1 A=$abc$48160$new_n9801_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19435_
.subckt AOI21X1 A=$abc$48160$new_n9805_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19436_
.subckt MUX2X1 A=$abc$48160$new_n9800_ B=$abc$48160$new_n9804_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19437_
.subckt AOI22X1 A=$abc$48160$new_n19435_ B=$abc$48160$new_n19436_ C=$abc$48160$new_n19437_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19438_
.subckt AOI21X1 A=$abc$48160$new_n9803_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19439_
.subckt OAI21X1 A=regfile[57][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19439_ Y=$abc$48160$new_n19440_
.subckt MUX2X1 A=regfile[60][19] B=regfile[56][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19441_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19441_ C=$abc$48160$new_n19440_ Y=$abc$48160$new_n19442_
.subckt MUX2X1 A=regfile[37][19] B=regfile[33][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19443_
.subckt MUX2X1 A=regfile[36][19] B=regfile[32][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19444_
.subckt MUX2X1 A=$abc$48160$new_n19443_ B=$abc$48160$new_n19444_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19445_
.subckt MUX2X1 A=regfile[38][19] B=regfile[34][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19446_
.subckt MUX2X1 A=regfile[39][19] B=regfile[35][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19447_
.subckt MUX2X1 A=$abc$48160$new_n19446_ B=$abc$48160$new_n19447_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19448_
.subckt AOI21X1 A=$abc$48160$new_n9797_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19449_
.subckt OAI21X1 A=regfile[50][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19449_ Y=$abc$48160$new_n19450_
.subckt AND2X1 A=$abc$48160$new_n9798_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19451_
.subckt OAI21X1 A=regfile[51][19] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19452_
.subckt OAI21X1 A=$abc$48160$new_n19451_ B=$abc$48160$new_n19452_ C=$abc$48160$new_n19450_ Y=$abc$48160$new_n19453_
.subckt AOI21X1 A=$abc$48160$new_n9796_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19454_
.subckt OAI21X1 A=regfile[49][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19454_ Y=$abc$48160$new_n19455_
.subckt MUX2X1 A=regfile[52][19] B=regfile[48][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19456_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19456_ C=$abc$48160$new_n19455_ Y=$abc$48160$new_n19457_
.subckt MUX2X1 A=$abc$48160$new_n19445_ B=$abc$48160$new_n19448_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19458_
.subckt MUX2X1 A=$abc$48160$new_n19431_ B=$abc$48160$new_n19434_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19459_
.subckt MUX2X1 A=$abc$48160$new_n19458_ B=$abc$48160$new_n19459_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19460_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19460_ Y=$abc$48160$new_n19461_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19442_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19462_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19438_ C=$abc$48160$new_n19462_ Y=$abc$48160$new_n19463_
.subckt MUX2X1 A=$abc$48160$new_n19453_ B=$abc$48160$new_n19457_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19464_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19464_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19465_
.subckt OAI21X1 A=$abc$48160$new_n19463_ B=$abc$48160$new_n19465_ C=$abc$48160$new_n19461_ Y=$abc$48160$new_n19466_
.subckt MUX2X1 A=regfile[23][19] B=regfile[19][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19467_
.subckt MUX2X1 A=regfile[22][19] B=regfile[18][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19468_
.subckt MUX2X1 A=$abc$48160$new_n19467_ B=$abc$48160$new_n19468_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19469_
.subckt MUX2X1 A=regfile[21][19] B=regfile[17][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19470_
.subckt MUX2X1 A=regfile[20][19] B=regfile[16][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19471_
.subckt MUX2X1 A=$abc$48160$new_n19470_ B=$abc$48160$new_n19471_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19472_
.subckt MUX2X1 A=$abc$48160$new_n19469_ B=$abc$48160$new_n19472_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19473_
.subckt AOI21X1 A=$abc$48160$new_n9755_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19474_
.subckt OAI21X1 A=regfile[1][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19474_ Y=$abc$48160$new_n19475_
.subckt MUX2X1 A=regfile[4][19] B=regfile[0][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19476_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19476_ C=$abc$48160$new_n19475_ Y=$abc$48160$new_n19477_
.subckt OAI21X1 A=regfile[3][19] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19478_
.subckt AOI21X1 A=$abc$48160$new_n9757_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19478_ Y=$abc$48160$new_n19479_
.subckt OAI21X1 A=regfile[2][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19480_
.subckt AOI21X1 A=$abc$48160$new_n9756_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19480_ Y=$abc$48160$new_n19481_
.subckt OR2X1 A=$abc$48160$new_n19479_ B=$abc$48160$new_n19481_ Y=$abc$48160$new_n19482_
.subckt MUX2X1 A=$abc$48160$new_n19477_ B=$abc$48160$new_n19482_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19483_
.subckt MUX2X1 A=regfile[12][19] B=regfile[8][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19484_
.subckt MUX2X1 A=regfile[13][19] B=regfile[9][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19485_
.subckt MUX2X1 A=$abc$48160$new_n19484_ B=$abc$48160$new_n19485_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19486_
.subckt MUX2X1 A=regfile[14][19] B=regfile[10][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19487_
.subckt MUX2X1 A=regfile[15][19] B=regfile[11][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19488_
.subckt MUX2X1 A=$abc$48160$new_n19487_ B=$abc$48160$new_n19488_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19489_
.subckt MUX2X1 A=$abc$48160$new_n19486_ B=$abc$48160$new_n19489_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19490_
.subckt MUX2X1 A=$abc$48160$new_n19483_ B=$abc$48160$new_n19490_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19491_
.subckt AOI21X1 A=$abc$48160$new_n9773_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19492_
.subckt OAI21X1 A=regfile[25][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19492_ Y=$abc$48160$new_n19493_
.subckt MUX2X1 A=regfile[28][19] B=regfile[24][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19494_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19494_ C=$abc$48160$new_n19493_ Y=$abc$48160$new_n19495_
.subckt AOI21X1 A=$abc$48160$new_n9775_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19496_
.subckt OAI21X1 A=regfile[27][19] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19496_ Y=$abc$48160$new_n19497_
.subckt MUX2X1 A=regfile[30][19] B=regfile[26][19] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19498_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19498_ C=$abc$48160$new_n19497_ Y=$abc$48160$new_n19499_
.subckt MUX2X1 A=$abc$48160$new_n19495_ B=$abc$48160$new_n19499_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19500_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19473_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19501_
.subckt INVX1 A=$abc$48160$new_n19501_ Y=$abc$48160$new_n19502_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19500_ C=$abc$48160$new_n19502_ Y=$abc$48160$new_n19503_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19491_ C=$abc$48160$new_n19503_ Y=$abc$48160$new_n19504_
.subckt MUX2X1 A=$abc$48160$new_n19466_ B=$abc$48160$new_n19504_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[19]
.subckt NAND2X1 A=$abc$48160$new_n9826_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19506_
.subckt AOI21X1 A=$abc$48160$new_n9830_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19507_
.subckt MUX2X1 A=$abc$48160$new_n9825_ B=$abc$48160$new_n9829_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19508_
.subckt AOI22X1 A=$abc$48160$new_n19506_ B=$abc$48160$new_n19507_ C=$abc$48160$new_n19508_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19509_
.subckt MUX2X1 A=regfile[23][20] B=regfile[19][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19510_
.subckt MUX2X1 A=regfile[22][20] B=regfile[18][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19511_
.subckt MUX2X1 A=$abc$48160$new_n19510_ B=$abc$48160$new_n19511_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19512_
.subckt OAI21X1 A=regfile[3][20] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19513_
.subckt AOI21X1 A=$abc$48160$new_n9812_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19513_ Y=$abc$48160$new_n19514_
.subckt OAI21X1 A=regfile[2][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19515_
.subckt AOI21X1 A=$abc$48160$new_n9811_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19515_ Y=$abc$48160$new_n19516_
.subckt MUX2X1 A=regfile[14][20] B=regfile[10][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19517_
.subckt MUX2X1 A=regfile[15][20] B=regfile[11][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19518_
.subckt OR2X1 A=regfile[25][20] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19519_
.subckt AOI21X1 A=$abc$48160$new_n9828_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19520_
.subckt MUX2X1 A=$abc$48160$new_n9824_ B=$abc$48160$new_n9827_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19521_
.subckt AOI22X1 A=$abc$48160$new_n19519_ B=$abc$48160$new_n19520_ C=$abc$48160$new_n19521_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19522_
.subckt MUX2X1 A=regfile[21][20] B=regfile[17][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19523_
.subckt MUX2X1 A=regfile[20][20] B=regfile[16][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19524_
.subckt MUX2X1 A=$abc$48160$new_n19523_ B=$abc$48160$new_n19524_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19525_
.subckt AOI21X1 A=$abc$48160$new_n9810_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19526_
.subckt OAI21X1 A=regfile[1][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19526_ Y=$abc$48160$new_n19527_
.subckt MUX2X1 A=regfile[4][20] B=regfile[0][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19528_
.subckt MUX2X1 A=regfile[12][20] B=regfile[8][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19529_
.subckt MUX2X1 A=regfile[13][20] B=regfile[9][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19530_
.subckt OR2X1 A=$abc$48160$new_n19514_ B=$abc$48160$new_n19516_ Y=$abc$48160$new_n19531_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19528_ C=$abc$48160$new_n19527_ Y=$abc$48160$new_n19532_
.subckt MUX2X1 A=$abc$48160$new_n19531_ B=$abc$48160$new_n19532_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19533_
.subckt MUX2X1 A=$abc$48160$new_n19517_ B=$abc$48160$new_n19518_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19534_
.subckt MUX2X1 A=$abc$48160$new_n19529_ B=$abc$48160$new_n19530_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19535_
.subckt MUX2X1 A=$abc$48160$new_n19534_ B=$abc$48160$new_n19535_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19536_
.subckt MUX2X1 A=$abc$48160$new_n19533_ B=$abc$48160$new_n19536_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19537_
.subckt MUX2X1 A=$abc$48160$new_n19512_ B=$abc$48160$new_n19525_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19538_
.subckt MUX2X1 A=$abc$48160$new_n19509_ B=$abc$48160$new_n19522_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19539_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19539_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19540_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19538_ C=$abc$48160$new_n19540_ Y=$abc$48160$new_n19541_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19537_ C=$abc$48160$new_n19541_ Y=$abc$48160$new_n19542_
.subckt AOI21X1 A=$abc$48160$new_n9852_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19543_
.subckt OAI21X1 A=regfile[50][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19543_ Y=$abc$48160$new_n19544_
.subckt AOI21X1 A=$abc$48160$new_n9853_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19545_
.subckt OAI21X1 A=regfile[51][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19545_ Y=$abc$48160$new_n19546_
.subckt AOI21X1 A=$abc$48160$new_n9851_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19547_
.subckt OAI21X1 A=regfile[49][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19547_ Y=$abc$48160$new_n19548_
.subckt MUX2X1 A=$abc$48160$new_n9846_ B=$abc$48160$new_n9850_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19549_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19549_ Y=$abc$48160$new_n19550_
.subckt AOI21X1 A=$abc$48160$new_n9860_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19551_
.subckt OAI21X1 A=regfile[59][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19551_ Y=$abc$48160$new_n19552_
.subckt MUX2X1 A=$abc$48160$new_n9855_ B=$abc$48160$new_n9859_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19553_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19553_ Y=$abc$48160$new_n19554_
.subckt AOI21X1 A=$abc$48160$new_n9858_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19555_
.subckt OAI21X1 A=regfile[57][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19555_ Y=$abc$48160$new_n19556_
.subckt MUX2X1 A=$abc$48160$new_n9854_ B=$abc$48160$new_n9857_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19557_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19557_ Y=$abc$48160$new_n19558_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19552_ C=$abc$48160$new_n19554_ Y=$abc$48160$new_n19559_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19556_ C=$abc$48160$new_n19558_ Y=$abc$48160$new_n19560_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19559_ C=$abc$48160$new_n19560_ Y=$abc$48160$new_n19561_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19544_ C=$abc$48160$new_n19546_ Y=$abc$48160$new_n19562_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19548_ C=$abc$48160$new_n19550_ Y=$abc$48160$new_n19563_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19562_ C=$abc$48160$new_n19563_ Y=$abc$48160$new_n19564_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19561_ C=$abc$48160$new_n19564_ Y=$abc$48160$new_n19565_
.subckt MUX2X1 A=regfile[38][20] B=regfile[34][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19566_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19566_ Y=$abc$48160$new_n19567_
.subckt MUX2X1 A=regfile[39][20] B=regfile[35][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19568_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19568_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19569_
.subckt MUX2X1 A=regfile[36][20] B=regfile[32][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19570_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19570_ Y=$abc$48160$new_n19571_
.subckt MUX2X1 A=regfile[37][20] B=regfile[33][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19572_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19572_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19573_
.subckt AOI21X1 A=$abc$48160$new_n9845_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19574_
.subckt OAI21X1 A=regfile[43][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19574_ Y=$abc$48160$new_n19575_
.subckt MUX2X1 A=regfile[46][20] B=regfile[42][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19576_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19576_ C=$abc$48160$new_n19575_ Y=$abc$48160$new_n19577_
.subckt AOI21X1 A=$abc$48160$new_n9843_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19578_
.subckt OAI21X1 A=regfile[41][20] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19578_ Y=$abc$48160$new_n19579_
.subckt MUX2X1 A=regfile[44][20] B=regfile[40][20] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19580_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19580_ C=$abc$48160$new_n19579_ Y=$abc$48160$new_n19581_
.subckt AOI22X1 A=$abc$48160$new_n19567_ B=$abc$48160$new_n19569_ C=$abc$48160$new_n19571_ D=$abc$48160$new_n19573_ Y=$abc$48160$new_n19582_
.subckt MUX2X1 A=$abc$48160$new_n19577_ B=$abc$48160$new_n19581_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19583_
.subckt MUX2X1 A=$abc$48160$new_n19582_ B=$abc$48160$new_n19583_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19584_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19584_ C=$abc$48160$new_n19565_ Y=$abc$48160$new_n19585_
.subckt MUX2X1 A=$abc$48160$new_n19585_ B=$abc$48160$new_n19542_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[20]
.subckt MUX2X1 A=regfile[20][21] B=regfile[16][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19587_
.subckt MUX2X1 A=regfile[21][21] B=regfile[17][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19588_
.subckt MUX2X1 A=$abc$48160$new_n19587_ B=$abc$48160$new_n19588_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19589_
.subckt MUX2X1 A=regfile[22][21] B=regfile[18][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19590_
.subckt AOI21X1 A=$abc$48160$new_n9880_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19591_
.subckt OAI21X1 A=regfile[19][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19591_ Y=$abc$48160$new_n19592_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19590_ C=$abc$48160$new_n19592_ Y=$abc$48160$new_n19593_
.subckt MUX2X1 A=$abc$48160$new_n19589_ B=$abc$48160$new_n19593_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19594_
.subckt OAI21X1 A=regfile[24][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19595_
.subckt AOI21X1 A=$abc$48160$new_n9884_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19595_ Y=$abc$48160$new_n19596_
.subckt OAI21X1 A=regfile[25][21] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19597_
.subckt AOI21X1 A=$abc$48160$new_n9885_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19597_ Y=$abc$48160$new_n19598_
.subckt OAI21X1 A=$abc$48160$new_n19596_ B=$abc$48160$new_n19598_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19599_
.subckt OAI21X1 A=regfile[26][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19600_
.subckt AOI21X1 A=$abc$48160$new_n9886_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19600_ Y=$abc$48160$new_n19601_
.subckt OAI21X1 A=regfile[27][21] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19602_
.subckt AOI21X1 A=$abc$48160$new_n9887_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19602_ Y=$abc$48160$new_n19603_
.subckt OAI21X1 A=$abc$48160$new_n19601_ B=$abc$48160$new_n19603_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19604_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19599_ C=$abc$48160$new_n19604_ Y=$abc$48160$new_n19605_
.subckt MUX2X1 A=regfile[5][21] B=regfile[1][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19606_
.subckt MUX2X1 A=regfile[4][21] B=regfile[0][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19607_
.subckt MUX2X1 A=$abc$48160$new_n19606_ B=$abc$48160$new_n19607_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19608_
.subckt MUX2X1 A=regfile[6][21] B=regfile[2][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19609_
.subckt MUX2X1 A=regfile[7][21] B=regfile[3][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19610_
.subckt MUX2X1 A=$abc$48160$new_n19609_ B=$abc$48160$new_n19610_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19611_
.subckt MUX2X1 A=regfile[15][21] B=regfile[11][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19612_
.subckt MUX2X1 A=regfile[14][21] B=regfile[10][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19613_
.subckt MUX2X1 A=$abc$48160$new_n19612_ B=$abc$48160$new_n19613_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19614_
.subckt MUX2X1 A=regfile[13][21] B=regfile[9][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19615_
.subckt MUX2X1 A=regfile[12][21] B=regfile[8][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19616_
.subckt MUX2X1 A=$abc$48160$new_n19615_ B=$abc$48160$new_n19616_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19617_
.subckt MUX2X1 A=$abc$48160$new_n19608_ B=$abc$48160$new_n19611_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19618_
.subckt MUX2X1 A=$abc$48160$new_n19614_ B=$abc$48160$new_n19617_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19619_
.subckt MUX2X1 A=$abc$48160$new_n19618_ B=$abc$48160$new_n19619_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19620_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19594_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19621_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n19620_ C=$abc$48160$new_n19621_ D=$abc$48160$new_n19605_ Y=$abc$48160$new_n19622_
.subckt OR2X1 A=regfile[57][21] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19623_
.subckt AOI21X1 A=$abc$48160$new_n9915_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19624_
.subckt MUX2X1 A=$abc$48160$new_n9911_ B=$abc$48160$new_n9914_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19625_
.subckt AOI22X1 A=$abc$48160$new_n19623_ B=$abc$48160$new_n19624_ C=$abc$48160$new_n19625_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19626_
.subckt NAND2X1 A=$abc$48160$new_n9904_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19627_
.subckt AOI21X1 A=$abc$48160$new_n9908_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19628_
.subckt MUX2X1 A=$abc$48160$new_n9903_ B=$abc$48160$new_n9907_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19629_
.subckt AOI22X1 A=$abc$48160$new_n19627_ B=$abc$48160$new_n19628_ C=$abc$48160$new_n19629_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19630_
.subckt MUX2X1 A=regfile[55][21] B=regfile[54][21] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19631_
.subckt MUX2X1 A=regfile[51][21] B=regfile[50][21] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19632_
.subckt MUX2X1 A=$abc$48160$new_n19631_ B=$abc$48160$new_n19632_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19633_
.subckt MUX2X1 A=regfile[63][21] B=regfile[62][21] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19634_
.subckt MUX2X1 A=regfile[59][21] B=regfile[58][21] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19635_
.subckt MUX2X1 A=$abc$48160$new_n19634_ B=$abc$48160$new_n19635_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19636_
.subckt MUX2X1 A=$abc$48160$new_n19633_ B=$abc$48160$new_n19636_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19637_
.subckt MUX2X1 A=$abc$48160$new_n19626_ B=$abc$48160$new_n19630_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19638_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19638_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19639_
.subckt OAI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19637_ C=$abc$48160$new_n19639_ Y=$abc$48160$new_n19640_
.subckt MUX2X1 A=regfile[36][21] B=regfile[32][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19641_
.subckt AOI21X1 A=$abc$48160$new_n9893_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19642_
.subckt OAI21X1 A=regfile[33][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19642_ Y=$abc$48160$new_n19643_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19641_ C=$abc$48160$new_n19643_ Y=$abc$48160$new_n19644_
.subckt AOI21X1 A=$abc$48160$new_n9900_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19645_
.subckt OAI21X1 A=regfile[41][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19645_ Y=$abc$48160$new_n19646_
.subckt MUX2X1 A=regfile[44][21] B=regfile[40][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19647_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19647_ C=$abc$48160$new_n19646_ Y=$abc$48160$new_n19648_
.subckt AOI21X1 A=$abc$48160$new_n9902_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19649_
.subckt OAI21X1 A=regfile[43][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19649_ Y=$abc$48160$new_n19650_
.subckt MUX2X1 A=regfile[46][21] B=regfile[42][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19651_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19651_ C=$abc$48160$new_n19650_ Y=$abc$48160$new_n19652_
.subckt MUX2X1 A=regfile[38][21] B=regfile[34][21] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19653_
.subckt AOI21X1 A=$abc$48160$new_n9895_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19654_
.subckt OAI21X1 A=regfile[35][21] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19654_ Y=$abc$48160$new_n19655_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19653_ C=$abc$48160$new_n19655_ Y=$abc$48160$new_n19656_
.subckt MUX2X1 A=$abc$48160$new_n19644_ B=$abc$48160$new_n19648_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19657_
.subckt MUX2X1 A=$abc$48160$new_n19652_ B=$abc$48160$new_n19656_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19658_
.subckt MUX2X1 A=$abc$48160$new_n19657_ B=$abc$48160$new_n19658_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19659_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19659_ C=$abc$48160$new_n19640_ Y=$abc$48160$new_n19660_
.subckt MUX2X1 A=$abc$48160$new_n19660_ B=$abc$48160$new_n19622_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[21]
.subckt MUX2X1 A=regfile[47][22] B=regfile[43][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19662_
.subckt MUX2X1 A=regfile[46][22] B=regfile[42][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19663_
.subckt MUX2X1 A=$abc$48160$new_n19662_ B=$abc$48160$new_n19663_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19664_
.subckt MUX2X1 A=regfile[39][22] B=regfile[35][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19665_
.subckt MUX2X1 A=regfile[38][22] B=regfile[34][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19666_
.subckt MUX2X1 A=$abc$48160$new_n19665_ B=$abc$48160$new_n19666_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19667_
.subckt OAI21X1 A=regfile[54][22] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19668_
.subckt AOI21X1 A=$abc$48160$new_n9961_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n19668_ Y=$abc$48160$new_n19669_
.subckt OAI21X1 A=regfile[51][22] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19670_
.subckt AOI21X1 A=$abc$48160$new_n9966_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19670_ Y=$abc$48160$new_n19671_
.subckt OAI21X1 A=$abc$48160$new_n19669_ B=$abc$48160$new_n19671_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19672_
.subckt OAI21X1 A=regfile[58][22] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19673_
.subckt AOI21X1 A=$abc$48160$new_n9972_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19673_ Y=$abc$48160$new_n19674_
.subckt OAI21X1 A=regfile[59][22] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19675_
.subckt AOI21X1 A=$abc$48160$new_n9973_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19675_ Y=$abc$48160$new_n19676_
.subckt OAI21X1 A=$abc$48160$new_n19674_ B=$abc$48160$new_n19676_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19677_
.subckt AOI21X1 A=$abc$48160$new_n9943_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19678_
.subckt OAI21X1 A=regfile[27][22] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19678_ Y=$abc$48160$new_n19679_
.subckt MUX2X1 A=$abc$48160$new_n9938_ B=$abc$48160$new_n9942_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19680_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19680_ Y=$abc$48160$new_n19681_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19679_ C=$abc$48160$new_n19681_ Y=$abc$48160$new_n19682_
.subckt NAND2X1 A=regfile[22][22] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19683_
.subckt AOI21X1 A=regfile[18][22] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19684_
.subckt NAND2X1 A=regfile[23][22] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19685_
.subckt AOI21X1 A=regfile[19][22] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19686_
.subckt AOI22X1 A=$abc$48160$new_n19683_ B=$abc$48160$new_n19684_ C=$abc$48160$new_n19685_ D=$abc$48160$new_n19686_ Y=$abc$48160$new_n19687_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19687_ Y=$abc$48160$new_n19688_
.subckt MUX2X1 A=regfile[11][22] B=regfile[10][22] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19689_
.subckt MUX2X1 A=$abc$48160$new_n9931_ B=$abc$48160$new_n9932_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19690_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19690_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n19691_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19689_ C=$abc$48160$new_n19691_ Y=$abc$48160$new_n19692_
.subckt MUX2X1 A=$abc$48160$new_n9920_ B=$abc$48160$new_n9921_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19693_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n19693_ Y=$abc$48160$new_n19694_
.subckt MUX2X1 A=$abc$48160$new_n9924_ B=$abc$48160$new_n9925_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19695_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n19695_ Y=$abc$48160$new_n19696_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19694_ C=$abc$48160$new_n19696_ Y=$abc$48160$new_n19697_
.subckt MUX2X1 A=regfile[37][22] B=regfile[33][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19698_
.subckt MUX2X1 A=regfile[36][22] B=regfile[32][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19699_
.subckt MUX2X1 A=$abc$48160$new_n19698_ B=$abc$48160$new_n19699_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19700_
.subckt MUX2X1 A=regfile[44][22] B=regfile[40][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19701_
.subckt MUX2X1 A=regfile[45][22] B=regfile[41][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19702_
.subckt MUX2X1 A=$abc$48160$new_n19701_ B=$abc$48160$new_n19702_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19703_
.subckt MUX2X1 A=regfile[52][22] B=regfile[48][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19704_
.subckt MUX2X1 A=regfile[53][22] B=regfile[49][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19705_
.subckt MUX2X1 A=$abc$48160$new_n19704_ B=$abc$48160$new_n19705_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19706_
.subckt MUX2X1 A=regfile[60][22] B=regfile[56][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19707_
.subckt AOI21X1 A=$abc$48160$new_n9971_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19708_
.subckt OAI21X1 A=regfile[57][22] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19708_ Y=$abc$48160$new_n19709_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19707_ C=$abc$48160$new_n19709_ Y=$abc$48160$new_n19710_
.subckt MUX2X1 A=regfile[29][22] B=regfile[25][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19711_
.subckt MUX2X1 A=regfile[28][22] B=regfile[24][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19712_
.subckt MUX2X1 A=$abc$48160$new_n19711_ B=$abc$48160$new_n19712_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19713_
.subckt MUX2X1 A=regfile[21][22] B=regfile[17][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19714_
.subckt MUX2X1 A=regfile[20][22] B=regfile[16][22] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19715_
.subckt MUX2X1 A=$abc$48160$new_n19714_ B=$abc$48160$new_n19715_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19716_
.subckt MUX2X1 A=$abc$48160$new_n19713_ B=$abc$48160$new_n19716_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19717_
.subckt NAND2X1 A=regfile[8][22] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19718_
.subckt AOI21X1 A=regfile[12][22] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19719_
.subckt NAND2X1 A=regfile[13][22] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19720_
.subckt AOI21X1 A=regfile[9][22] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19721_
.subckt AOI22X1 A=$abc$48160$new_n19718_ B=$abc$48160$new_n19719_ C=$abc$48160$new_n19720_ D=$abc$48160$new_n19721_ Y=$abc$48160$new_n19722_
.subckt NAND2X1 A=regfile[4][22] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19723_
.subckt AOI21X1 A=regfile[0][22] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19724_
.subckt NAND2X1 A=regfile[5][22] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19725_
.subckt AOI21X1 A=regfile[1][22] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19726_
.subckt AOI22X1 A=$abc$48160$new_n19723_ B=$abc$48160$new_n19724_ C=$abc$48160$new_n19725_ D=$abc$48160$new_n19726_ Y=$abc$48160$new_n19727_
.subckt MUX2X1 A=$abc$48160$new_n19722_ B=$abc$48160$new_n19727_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19728_
.subckt MUX2X1 A=$abc$48160$new_n19700_ B=$abc$48160$new_n19703_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19729_
.subckt MUX2X1 A=$abc$48160$new_n19664_ B=$abc$48160$new_n19667_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19730_
.subckt MUX2X1 A=$abc$48160$new_n19729_ B=$abc$48160$new_n19730_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19731_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19672_ C=$abc$48160$new_n19677_ Y=$abc$48160$new_n19732_
.subckt MUX2X1 A=$abc$48160$new_n19706_ B=$abc$48160$new_n19710_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19733_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19733_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n19734_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n19731_ C=$abc$48160$new_n19732_ D=$abc$48160$new_n19734_ Y=$abc$48160$new_n19735_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19717_ Y=$abc$48160$new_n19736_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19682_ C=$abc$48160$new_n19688_ Y=$abc$48160$new_n19737_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19736_ C=$abc$48160$new_n19737_ Y=$abc$48160$new_n19738_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19692_ C=$abc$48160$new_n19697_ Y=$abc$48160$new_n19739_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19728_ C=$abc$48160$new_n19739_ Y=$abc$48160$new_n19740_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19740_ C=$abc$48160$new_n19738_ Y=$abc$48160$new_n19741_
.subckt MUX2X1 A=$abc$48160$new_n19735_ B=$abc$48160$new_n19741_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[22]
.subckt AOI21X1 A=$abc$48160$new_n10014_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19743_
.subckt OAI21X1 A=regfile[43][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19743_ Y=$abc$48160$new_n19744_
.subckt MUX2X1 A=regfile[46][23] B=regfile[42][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19745_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19745_ C=$abc$48160$new_n19744_ Y=$abc$48160$new_n19746_
.subckt AOI21X1 A=$abc$48160$new_n10012_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19747_
.subckt OAI21X1 A=regfile[41][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19747_ Y=$abc$48160$new_n19748_
.subckt MUX2X1 A=regfile[44][23] B=regfile[40][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19749_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19749_ C=$abc$48160$new_n19748_ Y=$abc$48160$new_n19750_
.subckt AOI21X1 A=$abc$48160$new_n10029_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19751_
.subckt OAI21X1 A=regfile[59][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19751_ Y=$abc$48160$new_n19752_
.subckt MUX2X1 A=$abc$48160$new_n10024_ B=$abc$48160$new_n10028_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19753_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19753_ Y=$abc$48160$new_n19754_
.subckt AOI21X1 A=$abc$48160$new_n10027_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19755_
.subckt OAI21X1 A=regfile[57][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19755_ Y=$abc$48160$new_n19756_
.subckt MUX2X1 A=$abc$48160$new_n10023_ B=$abc$48160$new_n10026_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19757_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19757_ Y=$abc$48160$new_n19758_
.subckt MUX2X1 A=regfile[38][23] B=regfile[34][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19759_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19759_ Y=$abc$48160$new_n19760_
.subckt MUX2X1 A=regfile[39][23] B=regfile[35][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19761_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19761_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19762_
.subckt MUX2X1 A=regfile[36][23] B=regfile[32][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19763_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19763_ Y=$abc$48160$new_n19764_
.subckt MUX2X1 A=regfile[37][23] B=regfile[33][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19765_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19765_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19766_
.subckt AOI21X1 A=$abc$48160$new_n10021_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19767_
.subckt OAI21X1 A=regfile[50][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19767_ Y=$abc$48160$new_n19768_
.subckt AOI21X1 A=$abc$48160$new_n10022_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19769_
.subckt OAI21X1 A=regfile[51][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19769_ Y=$abc$48160$new_n19770_
.subckt AOI21X1 A=$abc$48160$new_n10020_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19771_
.subckt OAI21X1 A=regfile[49][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19771_ Y=$abc$48160$new_n19772_
.subckt MUX2X1 A=$abc$48160$new_n10015_ B=$abc$48160$new_n10019_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19773_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19773_ Y=$abc$48160$new_n19774_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19752_ C=$abc$48160$new_n19754_ Y=$abc$48160$new_n19775_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19756_ C=$abc$48160$new_n19758_ Y=$abc$48160$new_n19776_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19775_ C=$abc$48160$new_n19776_ Y=$abc$48160$new_n19777_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19768_ C=$abc$48160$new_n19770_ Y=$abc$48160$new_n19778_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19772_ C=$abc$48160$new_n19774_ Y=$abc$48160$new_n19779_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19778_ C=$abc$48160$new_n19779_ Y=$abc$48160$new_n19780_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19777_ C=$abc$48160$new_n19780_ Y=$abc$48160$new_n19781_
.subckt AOI22X1 A=$abc$48160$new_n19760_ B=$abc$48160$new_n19762_ C=$abc$48160$new_n19764_ D=$abc$48160$new_n19766_ Y=$abc$48160$new_n19782_
.subckt MUX2X1 A=$abc$48160$new_n19746_ B=$abc$48160$new_n19750_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19783_
.subckt MUX2X1 A=$abc$48160$new_n19782_ B=$abc$48160$new_n19783_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19784_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19784_ C=$abc$48160$new_n19781_ Y=$abc$48160$new_n19785_
.subckt MUX2X1 A=regfile[23][23] B=regfile[19][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19786_
.subckt MUX2X1 A=regfile[22][23] B=regfile[18][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19787_
.subckt MUX2X1 A=$abc$48160$new_n19786_ B=$abc$48160$new_n19787_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19788_
.subckt MUX2X1 A=regfile[21][23] B=regfile[17][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19789_
.subckt MUX2X1 A=regfile[20][23] B=regfile[16][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19790_
.subckt MUX2X1 A=$abc$48160$new_n19789_ B=$abc$48160$new_n19790_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19791_
.subckt MUX2X1 A=$abc$48160$new_n19788_ B=$abc$48160$new_n19791_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19792_
.subckt AOI21X1 A=$abc$48160$new_n9979_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19793_
.subckt OAI21X1 A=regfile[1][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19793_ Y=$abc$48160$new_n19794_
.subckt MUX2X1 A=regfile[4][23] B=regfile[0][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19795_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19795_ C=$abc$48160$new_n19794_ Y=$abc$48160$new_n19796_
.subckt OAI21X1 A=regfile[3][23] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19797_
.subckt AOI21X1 A=$abc$48160$new_n9981_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19797_ Y=$abc$48160$new_n19798_
.subckt OAI21X1 A=regfile[2][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19799_
.subckt AOI21X1 A=$abc$48160$new_n9980_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19799_ Y=$abc$48160$new_n19800_
.subckt OR2X1 A=$abc$48160$new_n19798_ B=$abc$48160$new_n19800_ Y=$abc$48160$new_n19801_
.subckt MUX2X1 A=$abc$48160$new_n19796_ B=$abc$48160$new_n19801_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19802_
.subckt MUX2X1 A=regfile[12][23] B=regfile[8][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19803_
.subckt MUX2X1 A=regfile[13][23] B=regfile[9][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19804_
.subckt MUX2X1 A=$abc$48160$new_n19803_ B=$abc$48160$new_n19804_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19805_
.subckt MUX2X1 A=regfile[14][23] B=regfile[10][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19806_
.subckt MUX2X1 A=regfile[15][23] B=regfile[11][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19807_
.subckt MUX2X1 A=$abc$48160$new_n19806_ B=$abc$48160$new_n19807_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19808_
.subckt MUX2X1 A=$abc$48160$new_n19805_ B=$abc$48160$new_n19808_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19809_
.subckt MUX2X1 A=$abc$48160$new_n19802_ B=$abc$48160$new_n19809_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19810_
.subckt AOI21X1 A=$abc$48160$new_n9997_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19811_
.subckt OAI21X1 A=regfile[25][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19811_ Y=$abc$48160$new_n19812_
.subckt MUX2X1 A=regfile[28][23] B=regfile[24][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19813_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19813_ C=$abc$48160$new_n19812_ Y=$abc$48160$new_n19814_
.subckt AOI21X1 A=$abc$48160$new_n9999_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19815_
.subckt OAI21X1 A=regfile[27][23] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19815_ Y=$abc$48160$new_n19816_
.subckt MUX2X1 A=regfile[30][23] B=regfile[26][23] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19817_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19817_ C=$abc$48160$new_n19816_ Y=$abc$48160$new_n19818_
.subckt MUX2X1 A=$abc$48160$new_n19814_ B=$abc$48160$new_n19818_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19819_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19792_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19820_
.subckt INVX1 A=$abc$48160$new_n19820_ Y=$abc$48160$new_n19821_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19819_ C=$abc$48160$new_n19821_ Y=$abc$48160$new_n19822_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19810_ C=$abc$48160$new_n19822_ Y=$abc$48160$new_n19823_
.subckt MUX2X1 A=$abc$48160$new_n19785_ B=$abc$48160$new_n19823_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[23]
.subckt NAND2X1 A=regfile[58][24] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19825_
.subckt AOI21X1 A=regfile[62][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19826_
.subckt NAND2X1 A=regfile[63][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19827_
.subckt AOI21X1 A=regfile[59][24] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19828_
.subckt AOI22X1 A=$abc$48160$new_n19825_ B=$abc$48160$new_n19826_ C=$abc$48160$new_n19827_ D=$abc$48160$new_n19828_ Y=$abc$48160$new_n19829_
.subckt NAND2X1 A=regfile[56][24] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19830_
.subckt AOI21X1 A=regfile[60][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19831_
.subckt NAND2X1 A=regfile[61][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19832_
.subckt AOI21X1 A=regfile[57][24] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19833_
.subckt AOI22X1 A=$abc$48160$new_n19830_ B=$abc$48160$new_n19831_ C=$abc$48160$new_n19832_ D=$abc$48160$new_n19833_ Y=$abc$48160$new_n19834_
.subckt MUX2X1 A=$abc$48160$new_n19829_ B=$abc$48160$new_n19834_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19835_
.subckt NAND2X1 A=regfile[42][24] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19836_
.subckt AOI21X1 A=regfile[46][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19837_
.subckt NAND2X1 A=regfile[47][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19838_
.subckt AOI21X1 A=regfile[43][24] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19839_
.subckt AOI22X1 A=$abc$48160$new_n19836_ B=$abc$48160$new_n19837_ C=$abc$48160$new_n19838_ D=$abc$48160$new_n19839_ Y=$abc$48160$new_n19840_
.subckt NAND2X1 A=regfile[40][24] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19841_
.subckt AOI21X1 A=regfile[44][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19842_
.subckt NAND2X1 A=regfile[45][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19843_
.subckt AOI21X1 A=regfile[41][24] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19844_
.subckt AOI22X1 A=$abc$48160$new_n19841_ B=$abc$48160$new_n19842_ C=$abc$48160$new_n19843_ D=$abc$48160$new_n19844_ Y=$abc$48160$new_n19845_
.subckt MUX2X1 A=$abc$48160$new_n19840_ B=$abc$48160$new_n19845_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19846_
.subckt MUX2X1 A=$abc$48160$new_n19835_ B=$abc$48160$new_n19846_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19847_
.subckt NAND2X1 A=regfile[51][24] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19848_
.subckt AOI21X1 A=regfile[50][24] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19849_
.subckt NAND2X1 A=regfile[55][24] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19850_
.subckt AOI21X1 A=regfile[54][24] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19851_
.subckt AOI22X1 A=$abc$48160$new_n19848_ B=$abc$48160$new_n19849_ C=$abc$48160$new_n19850_ D=$abc$48160$new_n19851_ Y=$abc$48160$new_n19852_
.subckt NAND2X1 A=regfile[49][24] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19853_
.subckt AOI21X1 A=regfile[48][24] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19854_
.subckt NAND2X1 A=regfile[53][24] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19855_
.subckt AOI21X1 A=regfile[52][24] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n19856_
.subckt AOI22X1 A=$abc$48160$new_n19853_ B=$abc$48160$new_n19854_ C=$abc$48160$new_n19855_ D=$abc$48160$new_n19856_ Y=$abc$48160$new_n19857_
.subckt MUX2X1 A=$abc$48160$new_n19852_ B=$abc$48160$new_n19857_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19858_
.subckt MUX2X1 A=regfile[36][24] B=regfile[32][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19859_
.subckt MUX2X1 A=regfile[37][24] B=regfile[33][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19860_
.subckt MUX2X1 A=$abc$48160$new_n19859_ B=$abc$48160$new_n19860_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19861_
.subckt MUX2X1 A=regfile[38][24] B=regfile[34][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19862_
.subckt MUX2X1 A=regfile[39][24] B=regfile[35][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19863_
.subckt MUX2X1 A=$abc$48160$new_n19862_ B=$abc$48160$new_n19863_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19864_
.subckt MUX2X1 A=$abc$48160$new_n19861_ B=$abc$48160$new_n19864_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19865_
.subckt MUX2X1 A=$abc$48160$new_n19858_ B=$abc$48160$new_n19865_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19866_
.subckt MUX2X1 A=$abc$48160$new_n19847_ B=$abc$48160$new_n19866_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19867_
.subckt MUX2X1 A=regfile[29][24] B=regfile[28][24] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19868_
.subckt MUX2X1 A=regfile[25][24] B=regfile[24][24] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19869_
.subckt MUX2X1 A=$abc$48160$new_n19868_ B=$abc$48160$new_n19869_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19870_
.subckt MUX2X1 A=regfile[30][24] B=regfile[26][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19871_
.subckt OAI21X1 A=regfile[27][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19872_
.subckt AOI21X1 A=$abc$48160$new_n10055_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19872_ Y=$abc$48160$new_n19873_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19871_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19874_
.subckt OR2X1 A=$abc$48160$new_n19873_ B=$abc$48160$new_n19874_ Y=$abc$48160$new_n19875_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19870_ C=$abc$48160$new_n19875_ Y=$abc$48160$new_n19876_
.subckt OAI21X1 A=regfile[9][24] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19877_
.subckt AOI21X1 A=$abc$48160$new_n10042_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19877_ Y=$abc$48160$new_n19878_
.subckt MUX2X1 A=regfile[12][24] B=regfile[8][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19879_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19879_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19880_
.subckt MUX2X1 A=regfile[14][24] B=regfile[10][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19881_
.subckt NAND2X1 A=$abc$48160$new_n10040_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19882_
.subckt AOI21X1 A=$abc$48160$new_n10044_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19883_
.subckt AOI21X1 A=$abc$48160$new_n19882_ B=$abc$48160$new_n19883_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19884_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19881_ C=$abc$48160$new_n19884_ Y=$abc$48160$new_n19885_
.subckt OAI21X1 A=$abc$48160$new_n19878_ B=$abc$48160$new_n19880_ C=$abc$48160$new_n19885_ Y=$abc$48160$new_n19886_
.subckt MUX2X1 A=$abc$48160$new_n19876_ B=$abc$48160$new_n19886_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19887_
.subckt NAND2X1 A=regfile[20][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19888_
.subckt AOI21X1 A=regfile[16][24] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19889_
.subckt NAND2X1 A=regfile[17][24] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19890_
.subckt AOI21X1 A=regfile[21][24] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19891_
.subckt AOI22X1 A=$abc$48160$new_n19888_ B=$abc$48160$new_n19889_ C=$abc$48160$new_n19890_ D=$abc$48160$new_n19891_ Y=$abc$48160$new_n19892_
.subckt NAND2X1 A=regfile[22][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19893_
.subckt AOI21X1 A=regfile[18][24] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19894_
.subckt NAND2X1 A=regfile[23][24] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19895_
.subckt AOI21X1 A=regfile[19][24] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19896_
.subckt AOI22X1 A=$abc$48160$new_n19893_ B=$abc$48160$new_n19894_ C=$abc$48160$new_n19895_ D=$abc$48160$new_n19896_ Y=$abc$48160$new_n19897_
.subckt MUX2X1 A=$abc$48160$new_n19892_ B=$abc$48160$new_n19897_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n19898_
.subckt MUX2X1 A=regfile[7][24] B=regfile[3][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19899_
.subckt MUX2X1 A=regfile[6][24] B=regfile[2][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19900_
.subckt MUX2X1 A=$abc$48160$new_n19899_ B=$abc$48160$new_n19900_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19901_
.subckt MUX2X1 A=regfile[5][24] B=regfile[1][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19902_
.subckt MUX2X1 A=regfile[4][24] B=regfile[0][24] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19903_
.subckt MUX2X1 A=$abc$48160$new_n19902_ B=$abc$48160$new_n19903_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19904_
.subckt MUX2X1 A=$abc$48160$new_n19901_ B=$abc$48160$new_n19904_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19905_
.subckt MUX2X1 A=$abc$48160$new_n19898_ B=$abc$48160$new_n19905_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19906_
.subckt MUX2X1 A=$abc$48160$new_n19887_ B=$abc$48160$new_n19906_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n19907_
.subckt MUX2X1 A=$abc$48160$new_n19867_ B=$abc$48160$new_n19907_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[24]
.subckt NAND2X1 A=regfile[26][25] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19909_
.subckt AOI21X1 A=regfile[30][25] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19910_
.subckt NAND2X1 A=regfile[31][25] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19911_
.subckt AOI21X1 A=regfile[27][25] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19912_
.subckt AOI22X1 A=$abc$48160$new_n19909_ B=$abc$48160$new_n19910_ C=$abc$48160$new_n19911_ D=$abc$48160$new_n19912_ Y=$abc$48160$new_n19913_
.subckt MUX2X1 A=regfile[23][25] B=regfile[19][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19914_
.subckt MUX2X1 A=regfile[22][25] B=regfile[18][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19915_
.subckt MUX2X1 A=$abc$48160$new_n19914_ B=$abc$48160$new_n19915_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19916_
.subckt OAI21X1 A=regfile[3][25] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19917_
.subckt AOI21X1 A=$abc$48160$new_n10093_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19917_ Y=$abc$48160$new_n19918_
.subckt OAI21X1 A=regfile[2][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19919_
.subckt AOI21X1 A=$abc$48160$new_n10092_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19919_ Y=$abc$48160$new_n19920_
.subckt MUX2X1 A=regfile[14][25] B=regfile[10][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19921_
.subckt MUX2X1 A=regfile[15][25] B=regfile[11][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19922_
.subckt NAND2X1 A=regfile[24][25] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19923_
.subckt AOI21X1 A=regfile[28][25] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19924_
.subckt NAND2X1 A=regfile[29][25] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19925_
.subckt AOI21X1 A=regfile[25][25] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19926_
.subckt AOI22X1 A=$abc$48160$new_n19923_ B=$abc$48160$new_n19924_ C=$abc$48160$new_n19925_ D=$abc$48160$new_n19926_ Y=$abc$48160$new_n19927_
.subckt MUX2X1 A=regfile[21][25] B=regfile[17][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19928_
.subckt MUX2X1 A=regfile[20][25] B=regfile[16][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19929_
.subckt MUX2X1 A=$abc$48160$new_n19928_ B=$abc$48160$new_n19929_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19930_
.subckt AOI21X1 A=$abc$48160$new_n10091_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19931_
.subckt OAI21X1 A=regfile[1][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19931_ Y=$abc$48160$new_n19932_
.subckt MUX2X1 A=regfile[4][25] B=regfile[0][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19933_
.subckt MUX2X1 A=regfile[12][25] B=regfile[8][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19934_
.subckt MUX2X1 A=regfile[13][25] B=regfile[9][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19935_
.subckt OR2X1 A=$abc$48160$new_n19918_ B=$abc$48160$new_n19920_ Y=$abc$48160$new_n19936_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19933_ C=$abc$48160$new_n19932_ Y=$abc$48160$new_n19937_
.subckt MUX2X1 A=$abc$48160$new_n19936_ B=$abc$48160$new_n19937_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19938_
.subckt MUX2X1 A=$abc$48160$new_n19921_ B=$abc$48160$new_n19922_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19939_
.subckt MUX2X1 A=$abc$48160$new_n19934_ B=$abc$48160$new_n19935_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n19940_
.subckt MUX2X1 A=$abc$48160$new_n19939_ B=$abc$48160$new_n19940_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19941_
.subckt MUX2X1 A=$abc$48160$new_n19938_ B=$abc$48160$new_n19941_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19942_
.subckt MUX2X1 A=$abc$48160$new_n19916_ B=$abc$48160$new_n19930_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19943_
.subckt MUX2X1 A=$abc$48160$new_n19913_ B=$abc$48160$new_n19927_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19944_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19943_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n19945_
.subckt INVX1 A=$abc$48160$new_n19945_ Y=$abc$48160$new_n19946_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19944_ C=$abc$48160$new_n19946_ Y=$abc$48160$new_n19947_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19942_ C=$abc$48160$new_n19947_ Y=$abc$48160$new_n19948_
.subckt AOI21X1 A=$abc$48160$new_n10133_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19949_
.subckt OAI21X1 A=regfile[50][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19949_ Y=$abc$48160$new_n19950_
.subckt AOI21X1 A=$abc$48160$new_n10134_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19951_
.subckt OAI21X1 A=regfile[51][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19951_ Y=$abc$48160$new_n19952_
.subckt AOI21X1 A=$abc$48160$new_n10132_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19953_
.subckt OAI21X1 A=regfile[49][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19953_ Y=$abc$48160$new_n19954_
.subckt MUX2X1 A=$abc$48160$new_n10127_ B=$abc$48160$new_n10131_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19955_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19955_ Y=$abc$48160$new_n19956_
.subckt AOI21X1 A=$abc$48160$new_n10141_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19957_
.subckt OAI21X1 A=regfile[59][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19957_ Y=$abc$48160$new_n19958_
.subckt MUX2X1 A=$abc$48160$new_n10136_ B=$abc$48160$new_n10140_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19959_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19959_ Y=$abc$48160$new_n19960_
.subckt AOI21X1 A=$abc$48160$new_n10139_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19961_
.subckt OAI21X1 A=regfile[57][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19961_ Y=$abc$48160$new_n19962_
.subckt MUX2X1 A=$abc$48160$new_n10135_ B=$abc$48160$new_n10138_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19963_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19963_ Y=$abc$48160$new_n19964_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19958_ C=$abc$48160$new_n19960_ Y=$abc$48160$new_n19965_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19962_ C=$abc$48160$new_n19964_ Y=$abc$48160$new_n19966_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n19965_ C=$abc$48160$new_n19966_ Y=$abc$48160$new_n19967_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n19950_ C=$abc$48160$new_n19952_ Y=$abc$48160$new_n19968_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n19954_ C=$abc$48160$new_n19956_ Y=$abc$48160$new_n19969_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n19968_ C=$abc$48160$new_n19969_ Y=$abc$48160$new_n19970_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19967_ C=$abc$48160$new_n19970_ Y=$abc$48160$new_n19971_
.subckt MUX2X1 A=regfile[38][25] B=regfile[34][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19972_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19972_ Y=$abc$48160$new_n19973_
.subckt MUX2X1 A=regfile[39][25] B=regfile[35][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19974_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19974_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n19975_
.subckt MUX2X1 A=regfile[36][25] B=regfile[32][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19976_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n19976_ Y=$abc$48160$new_n19977_
.subckt MUX2X1 A=regfile[37][25] B=regfile[33][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19978_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19978_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19979_
.subckt AOI21X1 A=$abc$48160$new_n10126_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19980_
.subckt OAI21X1 A=regfile[43][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19980_ Y=$abc$48160$new_n19981_
.subckt MUX2X1 A=regfile[46][25] B=regfile[42][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19982_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19982_ C=$abc$48160$new_n19981_ Y=$abc$48160$new_n19983_
.subckt AOI21X1 A=$abc$48160$new_n10124_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19984_
.subckt OAI21X1 A=regfile[41][25] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n19984_ Y=$abc$48160$new_n19985_
.subckt MUX2X1 A=regfile[44][25] B=regfile[40][25] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19986_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n19986_ C=$abc$48160$new_n19985_ Y=$abc$48160$new_n19987_
.subckt AOI22X1 A=$abc$48160$new_n19973_ B=$abc$48160$new_n19975_ C=$abc$48160$new_n19977_ D=$abc$48160$new_n19979_ Y=$abc$48160$new_n19988_
.subckt MUX2X1 A=$abc$48160$new_n19983_ B=$abc$48160$new_n19987_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n19989_
.subckt MUX2X1 A=$abc$48160$new_n19988_ B=$abc$48160$new_n19989_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n19990_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n19990_ C=$abc$48160$new_n19971_ Y=$abc$48160$new_n19991_
.subckt MUX2X1 A=$abc$48160$new_n19991_ B=$abc$48160$new_n19948_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[25]
.subckt NAND2X1 A=$abc$48160$new_n10163_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n19993_
.subckt AOI21X1 A=$abc$48160$new_n10167_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n19994_
.subckt MUX2X1 A=$abc$48160$new_n10162_ B=$abc$48160$new_n10166_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n19995_
.subckt AOI22X1 A=$abc$48160$new_n19993_ B=$abc$48160$new_n19994_ C=$abc$48160$new_n19995_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n19996_
.subckt MUX2X1 A=regfile[23][26] B=regfile[19][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19997_
.subckt MUX2X1 A=regfile[22][26] B=regfile[18][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n19998_
.subckt MUX2X1 A=$abc$48160$new_n19997_ B=$abc$48160$new_n19998_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n19999_
.subckt OAI21X1 A=regfile[3][26] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20000_
.subckt AOI21X1 A=$abc$48160$new_n10149_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20000_ Y=$abc$48160$new_n20001_
.subckt OAI21X1 A=regfile[2][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20002_
.subckt AOI21X1 A=$abc$48160$new_n10148_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20002_ Y=$abc$48160$new_n20003_
.subckt MUX2X1 A=regfile[14][26] B=regfile[10][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20004_
.subckt MUX2X1 A=regfile[15][26] B=regfile[11][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20005_
.subckt OR2X1 A=regfile[25][26] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20006_
.subckt AOI21X1 A=$abc$48160$new_n10165_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20007_
.subckt MUX2X1 A=$abc$48160$new_n10161_ B=$abc$48160$new_n10164_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20008_
.subckt AOI22X1 A=$abc$48160$new_n20006_ B=$abc$48160$new_n20007_ C=$abc$48160$new_n20008_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20009_
.subckt MUX2X1 A=regfile[21][26] B=regfile[17][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20010_
.subckt MUX2X1 A=regfile[20][26] B=regfile[16][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20011_
.subckt MUX2X1 A=$abc$48160$new_n20010_ B=$abc$48160$new_n20011_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20012_
.subckt AOI21X1 A=$abc$48160$new_n10147_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20013_
.subckt OAI21X1 A=regfile[1][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20013_ Y=$abc$48160$new_n20014_
.subckt MUX2X1 A=regfile[4][26] B=regfile[0][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20015_
.subckt MUX2X1 A=regfile[12][26] B=regfile[8][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20016_
.subckt MUX2X1 A=regfile[13][26] B=regfile[9][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20017_
.subckt OR2X1 A=$abc$48160$new_n20001_ B=$abc$48160$new_n20003_ Y=$abc$48160$new_n20018_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20015_ C=$abc$48160$new_n20014_ Y=$abc$48160$new_n20019_
.subckt MUX2X1 A=$abc$48160$new_n20018_ B=$abc$48160$new_n20019_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20020_
.subckt MUX2X1 A=$abc$48160$new_n20004_ B=$abc$48160$new_n20005_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20021_
.subckt MUX2X1 A=$abc$48160$new_n20016_ B=$abc$48160$new_n20017_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20022_
.subckt MUX2X1 A=$abc$48160$new_n20021_ B=$abc$48160$new_n20022_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20023_
.subckt MUX2X1 A=$abc$48160$new_n20020_ B=$abc$48160$new_n20023_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20024_
.subckt MUX2X1 A=$abc$48160$new_n19999_ B=$abc$48160$new_n20012_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20025_
.subckt MUX2X1 A=$abc$48160$new_n19996_ B=$abc$48160$new_n20009_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20026_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20026_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n20027_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20025_ C=$abc$48160$new_n20027_ Y=$abc$48160$new_n20028_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20024_ C=$abc$48160$new_n20028_ Y=$abc$48160$new_n20029_
.subckt AOI21X1 A=$abc$48160$new_n10189_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20030_
.subckt OAI21X1 A=regfile[50][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20030_ Y=$abc$48160$new_n20031_
.subckt AOI21X1 A=$abc$48160$new_n10190_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20032_
.subckt OAI21X1 A=regfile[51][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20032_ Y=$abc$48160$new_n20033_
.subckt AOI21X1 A=$abc$48160$new_n10188_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20034_
.subckt OAI21X1 A=regfile[49][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20034_ Y=$abc$48160$new_n20035_
.subckt MUX2X1 A=$abc$48160$new_n10183_ B=$abc$48160$new_n10187_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20036_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20036_ Y=$abc$48160$new_n20037_
.subckt AOI21X1 A=$abc$48160$new_n10197_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20038_
.subckt OAI21X1 A=regfile[59][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20038_ Y=$abc$48160$new_n20039_
.subckt MUX2X1 A=$abc$48160$new_n10192_ B=$abc$48160$new_n10196_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20040_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20040_ Y=$abc$48160$new_n20041_
.subckt AOI21X1 A=$abc$48160$new_n10195_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20042_
.subckt OAI21X1 A=regfile[57][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20042_ Y=$abc$48160$new_n20043_
.subckt MUX2X1 A=$abc$48160$new_n10191_ B=$abc$48160$new_n10194_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20044_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20044_ Y=$abc$48160$new_n20045_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20039_ C=$abc$48160$new_n20041_ Y=$abc$48160$new_n20046_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20043_ C=$abc$48160$new_n20045_ Y=$abc$48160$new_n20047_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20046_ C=$abc$48160$new_n20047_ Y=$abc$48160$new_n20048_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20031_ C=$abc$48160$new_n20033_ Y=$abc$48160$new_n20049_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20035_ C=$abc$48160$new_n20037_ Y=$abc$48160$new_n20050_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20049_ C=$abc$48160$new_n20050_ Y=$abc$48160$new_n20051_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20048_ C=$abc$48160$new_n20051_ Y=$abc$48160$new_n20052_
.subckt MUX2X1 A=regfile[38][26] B=regfile[34][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20053_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20053_ Y=$abc$48160$new_n20054_
.subckt MUX2X1 A=regfile[39][26] B=regfile[35][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20055_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20055_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20056_
.subckt MUX2X1 A=regfile[36][26] B=regfile[32][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20057_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20057_ Y=$abc$48160$new_n20058_
.subckt MUX2X1 A=regfile[37][26] B=regfile[33][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20059_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20059_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20060_
.subckt AOI21X1 A=$abc$48160$new_n10182_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20061_
.subckt OAI21X1 A=regfile[43][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20061_ Y=$abc$48160$new_n20062_
.subckt MUX2X1 A=regfile[46][26] B=regfile[42][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20063_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20063_ C=$abc$48160$new_n20062_ Y=$abc$48160$new_n20064_
.subckt AOI21X1 A=$abc$48160$new_n10180_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20065_
.subckt OAI21X1 A=regfile[41][26] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20065_ Y=$abc$48160$new_n20066_
.subckt MUX2X1 A=regfile[44][26] B=regfile[40][26] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20067_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20067_ C=$abc$48160$new_n20066_ Y=$abc$48160$new_n20068_
.subckt AOI22X1 A=$abc$48160$new_n20054_ B=$abc$48160$new_n20056_ C=$abc$48160$new_n20058_ D=$abc$48160$new_n20060_ Y=$abc$48160$new_n20069_
.subckt MUX2X1 A=$abc$48160$new_n20064_ B=$abc$48160$new_n20068_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20070_
.subckt MUX2X1 A=$abc$48160$new_n20069_ B=$abc$48160$new_n20070_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20071_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20071_ C=$abc$48160$new_n20052_ Y=$abc$48160$new_n20072_
.subckt MUX2X1 A=$abc$48160$new_n20072_ B=$abc$48160$new_n20029_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[26]
.subckt OR2X1 A=regfile[25][27] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20074_
.subckt AOI21X1 A=$abc$48160$new_n10224_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20075_
.subckt MUX2X1 A=$abc$48160$new_n10220_ B=$abc$48160$new_n10223_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20076_
.subckt AOI22X1 A=$abc$48160$new_n20074_ B=$abc$48160$new_n20075_ C=$abc$48160$new_n20076_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20077_
.subckt NAND2X1 A=$abc$48160$new_n10214_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20078_
.subckt AOI21X1 A=$abc$48160$new_n10217_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20079_
.subckt MUX2X1 A=$abc$48160$new_n10213_ B=$abc$48160$new_n10216_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20080_
.subckt AOI22X1 A=$abc$48160$new_n20078_ B=$abc$48160$new_n20079_ C=$abc$48160$new_n20080_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20081_
.subckt AOI21X1 A=$abc$48160$new_n10226_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20082_
.subckt OAI21X1 A=regfile[27][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20082_ Y=$abc$48160$new_n20083_
.subckt MUX2X1 A=$abc$48160$new_n10221_ B=$abc$48160$new_n10225_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20084_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20084_ Y=$abc$48160$new_n20085_
.subckt AOI21X1 A=$abc$48160$new_n10218_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20086_
.subckt OAI21X1 A=regfile[18][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20086_ Y=$abc$48160$new_n20087_
.subckt AOI21X1 A=$abc$48160$new_n10219_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20088_
.subckt OAI21X1 A=regfile[19][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20088_ Y=$abc$48160$new_n20089_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20087_ C=$abc$48160$new_n20089_ Y=$abc$48160$new_n20090_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20083_ C=$abc$48160$new_n20085_ Y=$abc$48160$new_n20091_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20090_ C=$abc$48160$new_n20091_ Y=$abc$48160$new_n20092_
.subckt MUX2X1 A=$abc$48160$new_n20077_ B=$abc$48160$new_n20081_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20093_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20093_ Y=$abc$48160$new_n20094_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20092_ C=$abc$48160$new_n20094_ Y=$abc$48160$new_n20095_
.subckt MUX2X1 A=regfile[5][27] B=regfile[1][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20096_
.subckt MUX2X1 A=regfile[4][27] B=regfile[0][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20097_
.subckt MUX2X1 A=$abc$48160$new_n20096_ B=$abc$48160$new_n20097_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20098_
.subckt MUX2X1 A=regfile[13][27] B=regfile[9][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20099_
.subckt MUX2X1 A=regfile[12][27] B=regfile[8][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20100_
.subckt MUX2X1 A=$abc$48160$new_n20099_ B=$abc$48160$new_n20100_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20101_
.subckt AOI21X1 A=regfile[14][27] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20102_
.subckt OAI21X1 A=$abc$48160$new_n10212_ B=$abc$48160$new_n12363_ C=$abc$48160$new_n20102_ Y=$abc$48160$new_n20103_
.subckt NAND2X1 A=regfile[11][27] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20104_
.subckt AOI21X1 A=regfile[10][27] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20105_
.subckt AOI21X1 A=$abc$48160$new_n20104_ B=$abc$48160$new_n20105_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20106_
.subckt MUX2X1 A=regfile[6][27] B=regfile[2][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20107_
.subckt AOI21X1 A=$abc$48160$new_n10205_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20108_
.subckt OAI21X1 A=regfile[3][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20108_ Y=$abc$48160$new_n20109_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20107_ C=$abc$48160$new_n20109_ Y=$abc$48160$new_n20110_
.subckt MUX2X1 A=$abc$48160$new_n20098_ B=$abc$48160$new_n20101_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20111_
.subckt AOI22X1 A=$abc$48160$new_n20103_ B=$abc$48160$new_n20106_ C=$abc$48160$new_n20110_ D=$abc$48160$new_n12366_ Y=$abc$48160$new_n20112_
.subckt MUX2X1 A=$abc$48160$new_n20111_ B=$abc$48160$new_n20112_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20113_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20113_ C=$abc$48160$new_n20095_ Y=$abc$48160$new_n20114_
.subckt AOI21X1 A=regfile[55][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20115_
.subckt OAI21X1 A=$abc$48160$new_n10245_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20115_ Y=$abc$48160$new_n20116_
.subckt AOI21X1 A=regfile[54][27] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20117_
.subckt OAI21X1 A=$abc$48160$new_n10244_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20117_ Y=$abc$48160$new_n20118_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20116_ C=$abc$48160$new_n20118_ Y=$abc$48160$new_n20119_
.subckt AOI21X1 A=$abc$48160$new_n10247_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20120_
.subckt OAI21X1 A=regfile[49][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20120_ Y=$abc$48160$new_n20121_
.subckt MUX2X1 A=regfile[52][27] B=regfile[48][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20122_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20122_ C=$abc$48160$new_n20121_ Y=$abc$48160$new_n20123_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20123_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20124_
.subckt NAND2X1 A=$abc$48160$new_n10252_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20125_
.subckt AOI21X1 A=$abc$48160$new_n10256_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20126_
.subckt MUX2X1 A=$abc$48160$new_n10251_ B=$abc$48160$new_n10255_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20127_
.subckt AOI22X1 A=$abc$48160$new_n20125_ B=$abc$48160$new_n20126_ C=$abc$48160$new_n20127_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20128_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20128_ Y=$abc$48160$new_n20129_
.subckt AOI21X1 A=$abc$48160$new_n10254_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20130_
.subckt OAI21X1 A=regfile[57][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20130_ Y=$abc$48160$new_n20131_
.subckt MUX2X1 A=regfile[60][27] B=regfile[56][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20132_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20132_ C=$abc$48160$new_n20131_ Y=$abc$48160$new_n20133_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20133_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20134_
.subckt AOI22X1 A=$abc$48160$new_n20119_ B=$abc$48160$new_n20124_ C=$abc$48160$new_n20129_ D=$abc$48160$new_n20134_ Y=$abc$48160$new_n20135_
.subckt OAI21X1 A=regfile[34][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20136_
.subckt AOI21X1 A=$abc$48160$new_n10233_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20136_ Y=$abc$48160$new_n20137_
.subckt OAI21X1 A=regfile[35][27] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20138_
.subckt AOI21X1 A=$abc$48160$new_n10234_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20138_ Y=$abc$48160$new_n20139_
.subckt OR2X1 A=$abc$48160$new_n20137_ B=$abc$48160$new_n20139_ Y=$abc$48160$new_n20140_
.subckt MUX2X1 A=regfile[36][27] B=regfile[32][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20141_
.subckt AOI21X1 A=$abc$48160$new_n10232_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20142_
.subckt OAI21X1 A=regfile[33][27] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20142_ Y=$abc$48160$new_n20143_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20141_ C=$abc$48160$new_n20143_ Y=$abc$48160$new_n20144_
.subckt MUX2X1 A=regfile[47][27] B=regfile[43][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20145_
.subckt MUX2X1 A=regfile[46][27] B=regfile[42][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20146_
.subckt MUX2X1 A=$abc$48160$new_n20145_ B=$abc$48160$new_n20146_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20147_
.subckt MUX2X1 A=regfile[45][27] B=regfile[41][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20148_
.subckt MUX2X1 A=regfile[44][27] B=regfile[40][27] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20149_
.subckt MUX2X1 A=$abc$48160$new_n20148_ B=$abc$48160$new_n20149_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20150_
.subckt MUX2X1 A=$abc$48160$new_n20140_ B=$abc$48160$new_n20144_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20151_
.subckt MUX2X1 A=$abc$48160$new_n20147_ B=$abc$48160$new_n20150_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20152_
.subckt MUX2X1 A=$abc$48160$new_n20151_ B=$abc$48160$new_n20152_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20153_
.subckt MUX2X1 A=$abc$48160$new_n20135_ B=$abc$48160$new_n20153_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20154_
.subckt MUX2X1 A=$abc$48160$new_n20154_ B=$abc$48160$new_n20114_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[27]
.subckt MUX2X1 A=regfile[29][28] B=regfile[28][28] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20156_
.subckt MUX2X1 A=regfile[25][28] B=regfile[24][28] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20157_
.subckt MUX2X1 A=$abc$48160$new_n20156_ B=$abc$48160$new_n20157_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20158_
.subckt AOI21X1 A=$abc$48160$new_n10313_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20159_
.subckt OAI21X1 A=regfile[59][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20159_ Y=$abc$48160$new_n20160_
.subckt MUX2X1 A=$abc$48160$new_n10308_ B=$abc$48160$new_n10312_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20161_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20161_ Y=$abc$48160$new_n20162_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20160_ C=$abc$48160$new_n20162_ Y=$abc$48160$new_n20163_
.subckt AOI21X1 A=$abc$48160$new_n10311_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20164_
.subckt OAI21X1 A=regfile[57][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20164_ Y=$abc$48160$new_n20165_
.subckt MUX2X1 A=$abc$48160$new_n10307_ B=$abc$48160$new_n10310_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20166_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20166_ Y=$abc$48160$new_n20167_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20165_ C=$abc$48160$new_n20167_ Y=$abc$48160$new_n20168_
.subckt NAND2X1 A=regfile[50][28] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20169_
.subckt AOI21X1 A=regfile[54][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20170_
.subckt NAND2X1 A=regfile[51][28] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20171_
.subckt AOI21X1 A=regfile[55][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20172_
.subckt AOI22X1 A=$abc$48160$new_n20169_ B=$abc$48160$new_n20170_ C=$abc$48160$new_n20171_ D=$abc$48160$new_n20172_ Y=$abc$48160$new_n20173_
.subckt NAND2X1 A=regfile[48][28] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20174_
.subckt AOI21X1 A=regfile[52][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20175_
.subckt NAND2X1 A=regfile[53][28] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20176_
.subckt AOI21X1 A=regfile[49][28] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20177_
.subckt AOI22X1 A=$abc$48160$new_n20174_ B=$abc$48160$new_n20175_ C=$abc$48160$new_n20176_ D=$abc$48160$new_n20177_ Y=$abc$48160$new_n20178_
.subckt MUX2X1 A=$abc$48160$new_n20173_ B=$abc$48160$new_n20178_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20179_
.subckt NAND2X1 A=regfile[19][28] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20180_
.subckt AOI21X1 A=regfile[18][28] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20181_
.subckt NAND2X1 A=regfile[23][28] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20182_
.subckt AOI21X1 A=regfile[22][28] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20183_
.subckt AOI22X1 A=$abc$48160$new_n20180_ B=$abc$48160$new_n20181_ C=$abc$48160$new_n20182_ D=$abc$48160$new_n20183_ Y=$abc$48160$new_n20184_
.subckt NAND2X1 A=regfile[17][28] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20185_
.subckt AOI21X1 A=regfile[16][28] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20186_
.subckt NAND2X1 A=regfile[21][28] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20187_
.subckt AOI21X1 A=regfile[20][28] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20188_
.subckt AOI22X1 A=$abc$48160$new_n20185_ B=$abc$48160$new_n20186_ C=$abc$48160$new_n20187_ D=$abc$48160$new_n20188_ Y=$abc$48160$new_n20189_
.subckt MUX2X1 A=$abc$48160$new_n20184_ B=$abc$48160$new_n20189_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20190_
.subckt NAND2X1 A=regfile[42][28] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20191_
.subckt AOI21X1 A=regfile[46][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20192_
.subckt NAND2X1 A=regfile[47][28] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20193_
.subckt AOI21X1 A=regfile[43][28] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20194_
.subckt AOI22X1 A=$abc$48160$new_n20191_ B=$abc$48160$new_n20192_ C=$abc$48160$new_n20193_ D=$abc$48160$new_n20194_ Y=$abc$48160$new_n20195_
.subckt NAND2X1 A=regfile[40][28] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20196_
.subckt AOI21X1 A=regfile[44][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20197_
.subckt NAND2X1 A=regfile[45][28] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20198_
.subckt AOI21X1 A=regfile[41][28] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20199_
.subckt AOI22X1 A=$abc$48160$new_n20196_ B=$abc$48160$new_n20197_ C=$abc$48160$new_n20198_ D=$abc$48160$new_n20199_ Y=$abc$48160$new_n20200_
.subckt MUX2X1 A=$abc$48160$new_n20195_ B=$abc$48160$new_n20200_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20201_
.subckt AOI21X1 A=regfile[38][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20202_
.subckt OAI21X1 A=$abc$48160$new_n10286_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20202_ Y=$abc$48160$new_n20203_
.subckt AOI21X1 A=regfile[39][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20204_
.subckt OAI21X1 A=$abc$48160$new_n10287_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20204_ Y=$abc$48160$new_n20205_
.subckt AOI21X1 A=regfile[36][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20206_
.subckt OAI21X1 A=$abc$48160$new_n10284_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20206_ Y=$abc$48160$new_n20207_
.subckt AOI21X1 A=regfile[33][28] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20208_
.subckt OAI21X1 A=$abc$48160$new_n10289_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20208_ Y=$abc$48160$new_n20209_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20203_ C=$abc$48160$new_n20205_ Y=$abc$48160$new_n20210_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20207_ C=$abc$48160$new_n20209_ Y=$abc$48160$new_n20211_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20163_ C=$abc$48160$new_n20168_ Y=$abc$48160$new_n20212_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20201_ Y=$abc$48160$new_n20213_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n20212_ C=$abc$48160$new_n20213_ Y=$abc$48160$new_n20214_
.subckt MUX2X1 A=regfile[30][28] B=regfile[26][28] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20215_
.subckt NAND2X1 A=$abc$48160$new_n10279_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20216_
.subckt AOI21X1 A=$abc$48160$new_n10283_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20217_
.subckt AOI21X1 A=$abc$48160$new_n20216_ B=$abc$48160$new_n20217_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20218_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20215_ C=$abc$48160$new_n20218_ Y=$abc$48160$new_n20219_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20158_ C=$abc$48160$new_n20219_ Y=$abc$48160$new_n20220_
.subckt OAI21X1 A=regfile[9][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20221_
.subckt AOI21X1 A=$abc$48160$new_n10269_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20221_ Y=$abc$48160$new_n20222_
.subckt MUX2X1 A=regfile[12][28] B=regfile[8][28] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20223_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20223_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20224_
.subckt MUX2X1 A=regfile[14][28] B=regfile[10][28] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20225_
.subckt NAND2X1 A=$abc$48160$new_n10267_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20226_
.subckt AOI21X1 A=$abc$48160$new_n10271_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20227_
.subckt AOI21X1 A=$abc$48160$new_n20226_ B=$abc$48160$new_n20227_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20228_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20225_ C=$abc$48160$new_n20228_ Y=$abc$48160$new_n20229_
.subckt OAI21X1 A=$abc$48160$new_n20222_ B=$abc$48160$new_n20224_ C=$abc$48160$new_n20229_ Y=$abc$48160$new_n20230_
.subckt MUX2X1 A=$abc$48160$new_n20220_ B=$abc$48160$new_n20230_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20231_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n20231_ C=$abc$48160$new_n20214_ Y=$abc$48160$new_n20232_
.subckt OAI21X1 A=regfile[1][28] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20233_
.subckt AOI21X1 A=$abc$48160$new_n10262_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20233_ Y=$abc$48160$new_n20234_
.subckt MUX2X1 A=regfile[4][28] B=regfile[0][28] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20235_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20235_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20236_
.subckt AOI21X1 A=$abc$48160$new_n10264_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20237_
.subckt OAI21X1 A=regfile[3][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20237_ Y=$abc$48160$new_n20238_
.subckt AOI21X1 A=$abc$48160$new_n10263_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20239_
.subckt OAI21X1 A=regfile[2][28] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20239_ Y=$abc$48160$new_n20240_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20238_ C=$abc$48160$new_n20240_ Y=$abc$48160$new_n20241_
.subckt OAI21X1 A=$abc$48160$new_n20234_ B=$abc$48160$new_n20236_ C=$abc$48160$new_n20241_ Y=$abc$48160$new_n20242_
.subckt MUX2X1 A=$abc$48160$new_n20190_ B=$abc$48160$new_n20242_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20243_
.subckt AOI21X1 A=$abc$48160$new_n20210_ B=$abc$48160$new_n20211_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20244_
.subckt OAI21X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n20179_ C=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n20245_
.subckt OR2X1 A=$abc$48160$new_n20244_ B=$abc$48160$new_n20245_ Y=$abc$48160$new_n20246_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n20243_ C=$abc$48160$new_n20246_ Y=$abc$48160$new_n20247_
.subckt MUX2X1 A=$abc$48160$new_n20232_ B=$abc$48160$new_n20247_ S=$\regfile$rdreg[0]$q[3] Y=io_read_ports_2_data[28]
.subckt AOI21X1 A=regfile[55][29] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20249_
.subckt OAI21X1 A=$abc$48160$new_n10359_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20249_ Y=$abc$48160$new_n20250_
.subckt AOI21X1 A=regfile[54][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20251_
.subckt OAI21X1 A=$abc$48160$new_n10358_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20251_ Y=$abc$48160$new_n20252_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20250_ C=$abc$48160$new_n20252_ Y=$abc$48160$new_n20253_
.subckt AOI21X1 A=$abc$48160$new_n10361_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20254_
.subckt OAI21X1 A=regfile[49][29] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20254_ Y=$abc$48160$new_n20255_
.subckt MUX2X1 A=regfile[52][29] B=regfile[48][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20256_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20256_ C=$abc$48160$new_n20255_ Y=$abc$48160$new_n20257_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20257_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20258_
.subckt AOI21X1 A=regfile[59][29] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20259_
.subckt OAI21X1 A=$abc$48160$new_n10370_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20259_ Y=$abc$48160$new_n20260_
.subckt AOI21X1 A=regfile[62][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20261_
.subckt OAI21X1 A=$abc$48160$new_n10365_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20261_ Y=$abc$48160$new_n20262_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20260_ C=$abc$48160$new_n20262_ Y=$abc$48160$new_n20263_
.subckt AOI21X1 A=$abc$48160$new_n10368_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20264_
.subckt OAI21X1 A=regfile[57][29] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20264_ Y=$abc$48160$new_n20265_
.subckt MUX2X1 A=regfile[60][29] B=regfile[56][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20266_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20266_ C=$abc$48160$new_n20265_ Y=$abc$48160$new_n20267_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20267_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20268_
.subckt AOI22X1 A=$abc$48160$new_n20253_ B=$abc$48160$new_n20258_ C=$abc$48160$new_n20263_ D=$abc$48160$new_n20268_ Y=$abc$48160$new_n20269_
.subckt NAND2X1 A=regfile[26][29] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20270_
.subckt AOI21X1 A=regfile[30][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20271_
.subckt NAND2X1 A=regfile[31][29] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20272_
.subckt AOI21X1 A=regfile[27][29] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20273_
.subckt AOI22X1 A=$abc$48160$new_n20270_ B=$abc$48160$new_n20271_ C=$abc$48160$new_n20272_ D=$abc$48160$new_n20273_ Y=$abc$48160$new_n20274_
.subckt NAND2X1 A=regfile[24][29] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20275_
.subckt AOI21X1 A=regfile[28][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20276_
.subckt NAND2X1 A=regfile[29][29] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20277_
.subckt AOI21X1 A=regfile[25][29] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20278_
.subckt AOI22X1 A=$abc$48160$new_n20275_ B=$abc$48160$new_n20276_ C=$abc$48160$new_n20277_ D=$abc$48160$new_n20278_ Y=$abc$48160$new_n20279_
.subckt MUX2X1 A=$abc$48160$new_n20274_ B=$abc$48160$new_n20279_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20280_
.subckt MUX2X1 A=regfile[23][29] B=regfile[19][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20281_
.subckt MUX2X1 A=regfile[22][29] B=regfile[18][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20282_
.subckt MUX2X1 A=$abc$48160$new_n20281_ B=$abc$48160$new_n20282_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20283_
.subckt MUX2X1 A=regfile[21][29] B=regfile[17][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20284_
.subckt MUX2X1 A=regfile[20][29] B=regfile[16][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20285_
.subckt MUX2X1 A=$abc$48160$new_n20284_ B=$abc$48160$new_n20285_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20286_
.subckt MUX2X1 A=$abc$48160$new_n20283_ B=$abc$48160$new_n20286_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20287_
.subckt MUX2X1 A=$abc$48160$new_n20280_ B=$abc$48160$new_n20287_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20288_
.subckt MUX2X1 A=$abc$48160$new_n20269_ B=$abc$48160$new_n20288_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n20289_
.subckt MUX2X1 A=regfile[35][29] B=regfile[34][29] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20290_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20290_ Y=$abc$48160$new_n20291_
.subckt MUX2X1 A=regfile[39][29] B=regfile[38][29] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20292_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20292_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20293_
.subckt MUX2X1 A=regfile[33][29] B=regfile[32][29] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20294_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20294_ Y=$abc$48160$new_n20295_
.subckt MUX2X1 A=regfile[37][29] B=regfile[36][29] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20296_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20296_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20297_
.subckt AOI21X1 A=$abc$48160$new_n10355_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20298_
.subckt OAI21X1 A=regfile[43][29] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20298_ Y=$abc$48160$new_n20299_
.subckt MUX2X1 A=regfile[46][29] B=regfile[42][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20300_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20300_ C=$abc$48160$new_n20299_ Y=$abc$48160$new_n20301_
.subckt AOI21X1 A=$abc$48160$new_n10353_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20302_
.subckt OAI21X1 A=regfile[41][29] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20302_ Y=$abc$48160$new_n20303_
.subckt MUX2X1 A=regfile[44][29] B=regfile[40][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20304_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20304_ C=$abc$48160$new_n20303_ Y=$abc$48160$new_n20305_
.subckt AOI22X1 A=$abc$48160$new_n20291_ B=$abc$48160$new_n20293_ C=$abc$48160$new_n20295_ D=$abc$48160$new_n20297_ Y=$abc$48160$new_n20306_
.subckt MUX2X1 A=$abc$48160$new_n20301_ B=$abc$48160$new_n20305_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20307_
.subckt MUX2X1 A=$abc$48160$new_n20306_ B=$abc$48160$new_n20307_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20308_
.subckt NAND2X1 A=regfile[8][29] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20309_
.subckt AOI21X1 A=regfile[12][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20310_
.subckt NAND2X1 A=regfile[13][29] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20311_
.subckt AOI21X1 A=regfile[9][29] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20312_
.subckt AOI22X1 A=$abc$48160$new_n20309_ B=$abc$48160$new_n20310_ C=$abc$48160$new_n20311_ D=$abc$48160$new_n20312_ Y=$abc$48160$new_n20313_
.subckt NAND2X1 A=regfile[10][29] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20314_
.subckt AOI21X1 A=regfile[14][29] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20315_
.subckt NAND2X1 A=regfile[15][29] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20316_
.subckt AOI21X1 A=regfile[11][29] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20317_
.subckt AOI22X1 A=$abc$48160$new_n20314_ B=$abc$48160$new_n20315_ C=$abc$48160$new_n20316_ D=$abc$48160$new_n20317_ Y=$abc$48160$new_n20318_
.subckt MUX2X1 A=$abc$48160$new_n20313_ B=$abc$48160$new_n20318_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20319_
.subckt MUX2X1 A=regfile[7][29] B=regfile[3][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20320_
.subckt MUX2X1 A=regfile[6][29] B=regfile[2][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20321_
.subckt MUX2X1 A=$abc$48160$new_n20320_ B=$abc$48160$new_n20321_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20322_
.subckt MUX2X1 A=regfile[5][29] B=regfile[1][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20323_
.subckt MUX2X1 A=regfile[4][29] B=regfile[0][29] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20324_
.subckt MUX2X1 A=$abc$48160$new_n20323_ B=$abc$48160$new_n20324_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20325_
.subckt MUX2X1 A=$abc$48160$new_n20322_ B=$abc$48160$new_n20325_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20326_
.subckt MUX2X1 A=$abc$48160$new_n20319_ B=$abc$48160$new_n20326_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20327_
.subckt MUX2X1 A=$abc$48160$new_n20308_ B=$abc$48160$new_n20327_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n20328_
.subckt MUX2X1 A=$abc$48160$new_n20289_ B=$abc$48160$new_n20328_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[29]
.subckt NAND2X1 A=regfile[58][30] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20330_
.subckt AOI21X1 A=regfile[62][30] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20331_
.subckt NAND2X1 A=regfile[63][30] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20332_
.subckt AOI21X1 A=regfile[59][30] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20333_
.subckt AOI22X1 A=$abc$48160$new_n20330_ B=$abc$48160$new_n20331_ C=$abc$48160$new_n20332_ D=$abc$48160$new_n20333_ Y=$abc$48160$new_n20334_
.subckt NAND2X1 A=regfile[56][30] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20335_
.subckt AOI21X1 A=regfile[60][30] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20336_
.subckt NAND2X1 A=regfile[61][30] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20337_
.subckt AOI21X1 A=regfile[57][30] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20338_
.subckt AOI22X1 A=$abc$48160$new_n20335_ B=$abc$48160$new_n20336_ C=$abc$48160$new_n20337_ D=$abc$48160$new_n20338_ Y=$abc$48160$new_n20339_
.subckt MUX2X1 A=$abc$48160$new_n20334_ B=$abc$48160$new_n20339_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20340_
.subckt NAND2X1 A=regfile[42][30] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20341_
.subckt AOI21X1 A=regfile[46][30] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20342_
.subckt NAND2X1 A=regfile[47][30] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20343_
.subckt AOI21X1 A=regfile[43][30] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20344_
.subckt AOI22X1 A=$abc$48160$new_n20341_ B=$abc$48160$new_n20342_ C=$abc$48160$new_n20343_ D=$abc$48160$new_n20344_ Y=$abc$48160$new_n20345_
.subckt NAND2X1 A=regfile[40][30] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20346_
.subckt AOI21X1 A=regfile[44][30] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20347_
.subckt NAND2X1 A=regfile[45][30] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20348_
.subckt AOI21X1 A=regfile[41][30] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20349_
.subckt AOI22X1 A=$abc$48160$new_n20346_ B=$abc$48160$new_n20347_ C=$abc$48160$new_n20348_ D=$abc$48160$new_n20349_ Y=$abc$48160$new_n20350_
.subckt MUX2X1 A=$abc$48160$new_n20345_ B=$abc$48160$new_n20350_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20351_
.subckt MUX2X1 A=$abc$48160$new_n20340_ B=$abc$48160$new_n20351_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20352_
.subckt NAND2X1 A=regfile[51][30] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20353_
.subckt AOI21X1 A=regfile[50][30] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20354_
.subckt NAND2X1 A=regfile[55][30] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20355_
.subckt AOI21X1 A=regfile[54][30] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20356_
.subckt AOI22X1 A=$abc$48160$new_n20353_ B=$abc$48160$new_n20354_ C=$abc$48160$new_n20355_ D=$abc$48160$new_n20356_ Y=$abc$48160$new_n20357_
.subckt NAND2X1 A=regfile[49][30] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20358_
.subckt AOI21X1 A=regfile[48][30] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20359_
.subckt NAND2X1 A=regfile[53][30] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20360_
.subckt AOI21X1 A=regfile[52][30] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20361_
.subckt AOI22X1 A=$abc$48160$new_n20358_ B=$abc$48160$new_n20359_ C=$abc$48160$new_n20360_ D=$abc$48160$new_n20361_ Y=$abc$48160$new_n20362_
.subckt MUX2X1 A=$abc$48160$new_n20357_ B=$abc$48160$new_n20362_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20363_
.subckt MUX2X1 A=regfile[36][30] B=regfile[32][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20364_
.subckt MUX2X1 A=regfile[37][30] B=regfile[33][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20365_
.subckt MUX2X1 A=$abc$48160$new_n20364_ B=$abc$48160$new_n20365_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20366_
.subckt MUX2X1 A=regfile[38][30] B=regfile[34][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20367_
.subckt MUX2X1 A=regfile[39][30] B=regfile[35][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20368_
.subckt MUX2X1 A=$abc$48160$new_n20367_ B=$abc$48160$new_n20368_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20369_
.subckt MUX2X1 A=$abc$48160$new_n20366_ B=$abc$48160$new_n20369_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20370_
.subckt MUX2X1 A=$abc$48160$new_n20363_ B=$abc$48160$new_n20370_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20371_
.subckt MUX2X1 A=$abc$48160$new_n20352_ B=$abc$48160$new_n20371_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20372_
.subckt MUX2X1 A=regfile[29][30] B=regfile[28][30] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20373_
.subckt MUX2X1 A=regfile[25][30] B=regfile[24][30] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20374_
.subckt MUX2X1 A=$abc$48160$new_n20373_ B=$abc$48160$new_n20374_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20375_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20375_ Y=$abc$48160$new_n20376_
.subckt MUX2X1 A=regfile[31][30] B=regfile[30][30] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20377_
.subckt MUX2X1 A=regfile[27][30] B=regfile[26][30] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20378_
.subckt MUX2X1 A=$abc$48160$new_n20377_ B=$abc$48160$new_n20378_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20379_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20379_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n20380_
.subckt AOI21X1 A=regfile[14][30] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20381_
.subckt OAI21X1 A=$abc$48160$new_n10383_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n20381_ Y=$abc$48160$new_n20382_
.subckt AOI21X1 A=regfile[10][30] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20383_
.subckt OAI21X1 A=$abc$48160$new_n10379_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n20383_ Y=$abc$48160$new_n20384_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20382_ C=$abc$48160$new_n20384_ Y=$abc$48160$new_n20385_
.subckt AOI21X1 A=regfile[15][30] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n20386_
.subckt OAI21X1 A=$abc$48160$new_n10384_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n20386_ Y=$abc$48160$new_n20387_
.subckt AOI21X1 A=regfile[11][30] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20388_
.subckt OAI21X1 A=$abc$48160$new_n10380_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n20388_ Y=$abc$48160$new_n20389_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20387_ C=$abc$48160$new_n20389_ Y=$abc$48160$new_n20390_
.subckt AND2X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n20390_ Y=$abc$48160$new_n20391_
.subckt AOI22X1 A=$abc$48160$new_n20376_ B=$abc$48160$new_n20380_ C=$abc$48160$new_n20385_ D=$abc$48160$new_n20391_ Y=$abc$48160$new_n20392_
.subckt OAI21X1 A=regfile[17][30] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20393_
.subckt AOI21X1 A=$abc$48160$new_n10390_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20393_ Y=$abc$48160$new_n20394_
.subckt MUX2X1 A=regfile[20][30] B=regfile[16][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20395_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20395_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20396_
.subckt NAND2X1 A=$abc$48160$new_n10389_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20397_
.subckt NAND2X1 A=$abc$48160$new_n10392_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20398_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20397_ C=$abc$48160$new_n20398_ Y=$abc$48160$new_n20399_
.subckt AOI21X1 A=$abc$48160$new_n10391_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20400_
.subckt OAI21X1 A=regfile[18][30] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20400_ Y=$abc$48160$new_n20401_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20399_ C=$abc$48160$new_n20401_ Y=$abc$48160$new_n20402_
.subckt OAI21X1 A=$abc$48160$new_n20394_ B=$abc$48160$new_n20396_ C=$abc$48160$new_n20402_ Y=$abc$48160$new_n20403_
.subckt MUX2X1 A=regfile[7][30] B=regfile[3][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20404_
.subckt MUX2X1 A=regfile[6][30] B=regfile[2][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20405_
.subckt MUX2X1 A=$abc$48160$new_n20404_ B=$abc$48160$new_n20405_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20406_
.subckt MUX2X1 A=regfile[5][30] B=regfile[1][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20407_
.subckt MUX2X1 A=regfile[4][30] B=regfile[0][30] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20408_
.subckt MUX2X1 A=$abc$48160$new_n20407_ B=$abc$48160$new_n20408_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20409_
.subckt MUX2X1 A=$abc$48160$new_n20406_ B=$abc$48160$new_n20409_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20410_
.subckt MUX2X1 A=$abc$48160$new_n20403_ B=$abc$48160$new_n20410_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20411_
.subckt MUX2X1 A=$abc$48160$new_n20392_ B=$abc$48160$new_n20411_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20412_
.subckt MUX2X1 A=$abc$48160$new_n20372_ B=$abc$48160$new_n20412_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[30]
.subckt MUX2X1 A=regfile[21][31] B=regfile[17][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20414_
.subckt MUX2X1 A=regfile[20][31] B=regfile[16][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20415_
.subckt MUX2X1 A=$abc$48160$new_n20414_ B=$abc$48160$new_n20415_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20416_
.subckt MUX2X1 A=regfile[29][31] B=regfile[25][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20417_
.subckt MUX2X1 A=regfile[28][31] B=regfile[24][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20418_
.subckt MUX2X1 A=$abc$48160$new_n20417_ B=$abc$48160$new_n20418_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20419_
.subckt AOI21X1 A=$abc$48160$new_n10456_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20420_
.subckt OAI21X1 A=regfile[27][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20420_ Y=$abc$48160$new_n20421_
.subckt MUX2X1 A=$abc$48160$new_n10451_ B=$abc$48160$new_n10455_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20422_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20422_ Y=$abc$48160$new_n20423_
.subckt AOI21X1 A=$abc$48160$new_n10448_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20424_
.subckt OAI21X1 A=regfile[18][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20424_ Y=$abc$48160$new_n20425_
.subckt AOI21X1 A=$abc$48160$new_n10449_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20426_
.subckt OAI21X1 A=regfile[19][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20426_ Y=$abc$48160$new_n20427_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20421_ C=$abc$48160$new_n20423_ Y=$abc$48160$new_n20428_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20425_ C=$abc$48160$new_n20427_ Y=$abc$48160$new_n20429_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20428_ C=$abc$48160$new_n20429_ Y=$abc$48160$new_n20430_
.subckt MUX2X1 A=$abc$48160$new_n20416_ B=$abc$48160$new_n20419_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20431_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20431_ Y=$abc$48160$new_n20432_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20430_ C=$abc$48160$new_n20432_ Y=$abc$48160$new_n20433_
.subckt MUX2X1 A=regfile[9][31] B=regfile[8][31] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20434_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20434_ Y=$abc$48160$new_n20435_
.subckt MUX2X1 A=regfile[13][31] B=regfile[12][31] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20436_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20436_ Y=$abc$48160$new_n20437_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20435_ C=$abc$48160$new_n20437_ Y=$abc$48160$new_n20438_
.subckt MUX2X1 A=regfile[1][31] B=regfile[0][31] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20439_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20439_ Y=$abc$48160$new_n20440_
.subckt MUX2X1 A=regfile[5][31] B=regfile[4][31] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20441_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20441_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20442_
.subckt AOI21X1 A=$abc$48160$new_n20440_ B=$abc$48160$new_n20442_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20443_
.subckt AOI21X1 A=regfile[11][31] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20444_
.subckt OAI21X1 A=$abc$48160$new_n10444_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20444_ Y=$abc$48160$new_n20445_
.subckt AOI21X1 A=regfile[14][31] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20446_
.subckt OAI21X1 A=$abc$48160$new_n10439_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20446_ Y=$abc$48160$new_n20447_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20445_ C=$abc$48160$new_n20447_ Y=$abc$48160$new_n20448_
.subckt MUX2X1 A=regfile[6][31] B=regfile[2][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20449_
.subckt AOI21X1 A=$abc$48160$new_n10437_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20450_
.subckt OAI21X1 A=regfile[3][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20450_ Y=$abc$48160$new_n20451_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20449_ C=$abc$48160$new_n20451_ Y=$abc$48160$new_n20452_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20452_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20453_
.subckt AOI22X1 A=$abc$48160$new_n20438_ B=$abc$48160$new_n20443_ C=$abc$48160$new_n20448_ D=$abc$48160$new_n20453_ Y=$abc$48160$new_n20454_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20454_ C=$abc$48160$new_n20433_ Y=$abc$48160$new_n20455_
.subckt AOI21X1 A=regfile[55][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20456_
.subckt OAI21X1 A=$abc$48160$new_n10475_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20456_ Y=$abc$48160$new_n20457_
.subckt AOI21X1 A=regfile[54][31] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20458_
.subckt OAI21X1 A=$abc$48160$new_n10474_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20458_ Y=$abc$48160$new_n20459_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20457_ C=$abc$48160$new_n20459_ Y=$abc$48160$new_n20460_
.subckt AOI21X1 A=$abc$48160$new_n10477_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20461_
.subckt OAI21X1 A=regfile[49][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20461_ Y=$abc$48160$new_n20462_
.subckt MUX2X1 A=regfile[52][31] B=regfile[48][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20463_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20463_ C=$abc$48160$new_n20462_ Y=$abc$48160$new_n20464_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20464_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20465_
.subckt NAND2X1 A=$abc$48160$new_n10482_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20466_
.subckt AOI21X1 A=$abc$48160$new_n10486_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20467_
.subckt MUX2X1 A=$abc$48160$new_n10481_ B=$abc$48160$new_n10485_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20468_
.subckt AOI22X1 A=$abc$48160$new_n20466_ B=$abc$48160$new_n20467_ C=$abc$48160$new_n20468_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20469_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20469_ Y=$abc$48160$new_n20470_
.subckt AOI21X1 A=$abc$48160$new_n10484_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20471_
.subckt OAI21X1 A=regfile[57][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20471_ Y=$abc$48160$new_n20472_
.subckt MUX2X1 A=regfile[60][31] B=regfile[56][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20473_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20473_ C=$abc$48160$new_n20472_ Y=$abc$48160$new_n20474_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20474_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20475_
.subckt AOI22X1 A=$abc$48160$new_n20460_ B=$abc$48160$new_n20465_ C=$abc$48160$new_n20470_ D=$abc$48160$new_n20475_ Y=$abc$48160$new_n20476_
.subckt OAI21X1 A=regfile[34][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20477_
.subckt AOI21X1 A=$abc$48160$new_n10463_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20477_ Y=$abc$48160$new_n20478_
.subckt OAI21X1 A=regfile[35][31] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20479_
.subckt AOI21X1 A=$abc$48160$new_n10464_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20479_ Y=$abc$48160$new_n20480_
.subckt OR2X1 A=$abc$48160$new_n20478_ B=$abc$48160$new_n20480_ Y=$abc$48160$new_n20481_
.subckt MUX2X1 A=regfile[36][31] B=regfile[32][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20482_
.subckt AOI21X1 A=$abc$48160$new_n10462_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20483_
.subckt OAI21X1 A=regfile[33][31] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20483_ Y=$abc$48160$new_n20484_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20482_ C=$abc$48160$new_n20484_ Y=$abc$48160$new_n20485_
.subckt MUX2X1 A=regfile[47][31] B=regfile[43][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20486_
.subckt MUX2X1 A=regfile[46][31] B=regfile[42][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20487_
.subckt MUX2X1 A=$abc$48160$new_n20486_ B=$abc$48160$new_n20487_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20488_
.subckt MUX2X1 A=regfile[45][31] B=regfile[41][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20489_
.subckt MUX2X1 A=regfile[44][31] B=regfile[40][31] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20490_
.subckt MUX2X1 A=$abc$48160$new_n20489_ B=$abc$48160$new_n20490_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20491_
.subckt MUX2X1 A=$abc$48160$new_n20481_ B=$abc$48160$new_n20485_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20492_
.subckt MUX2X1 A=$abc$48160$new_n20488_ B=$abc$48160$new_n20491_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20493_
.subckt MUX2X1 A=$abc$48160$new_n20492_ B=$abc$48160$new_n20493_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20494_
.subckt MUX2X1 A=$abc$48160$new_n20476_ B=$abc$48160$new_n20494_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20495_
.subckt MUX2X1 A=$abc$48160$new_n20495_ B=$abc$48160$new_n20455_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[31]
.subckt AOI21X1 A=regfile[55][32] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20497_
.subckt OAI21X1 A=$abc$48160$new_n10531_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20497_ Y=$abc$48160$new_n20498_
.subckt AOI21X1 A=regfile[54][32] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20499_
.subckt OAI21X1 A=$abc$48160$new_n10530_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20499_ Y=$abc$48160$new_n20500_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20498_ C=$abc$48160$new_n20500_ Y=$abc$48160$new_n20501_
.subckt AOI21X1 A=$abc$48160$new_n10533_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20502_
.subckt OAI21X1 A=regfile[49][32] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20502_ Y=$abc$48160$new_n20503_
.subckt MUX2X1 A=regfile[52][32] B=regfile[48][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20504_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20504_ C=$abc$48160$new_n20503_ Y=$abc$48160$new_n20505_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20505_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20506_
.subckt AOI21X1 A=$abc$48160$new_n10542_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20507_
.subckt OAI21X1 A=regfile[59][32] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20507_ Y=$abc$48160$new_n20508_
.subckt MUX2X1 A=regfile[62][32] B=regfile[58][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20509_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20509_ C=$abc$48160$new_n20508_ Y=$abc$48160$new_n20510_
.subckt OR2X1 A=regfile[57][32] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20511_
.subckt AOI21X1 A=$abc$48160$new_n10540_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20512_
.subckt MUX2X1 A=$abc$48160$new_n10536_ B=$abc$48160$new_n10539_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20513_
.subckt AOI22X1 A=$abc$48160$new_n20511_ B=$abc$48160$new_n20512_ C=$abc$48160$new_n20513_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20514_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20514_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20515_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20510_ C=$abc$48160$new_n20515_ Y=$abc$48160$new_n20516_
.subckt AOI21X1 A=$abc$48160$new_n20501_ B=$abc$48160$new_n20506_ C=$abc$48160$new_n20516_ Y=$abc$48160$new_n20517_
.subckt NAND2X1 A=regfile[26][32] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20518_
.subckt AOI21X1 A=regfile[30][32] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20519_
.subckt NAND2X1 A=regfile[31][32] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20520_
.subckt AOI21X1 A=regfile[27][32] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20521_
.subckt AOI22X1 A=$abc$48160$new_n20518_ B=$abc$48160$new_n20519_ C=$abc$48160$new_n20520_ D=$abc$48160$new_n20521_ Y=$abc$48160$new_n20522_
.subckt NAND2X1 A=regfile[24][32] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20523_
.subckt AOI21X1 A=regfile[28][32] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20524_
.subckt NAND2X1 A=regfile[29][32] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20525_
.subckt AOI21X1 A=regfile[25][32] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20526_
.subckt AOI22X1 A=$abc$48160$new_n20523_ B=$abc$48160$new_n20524_ C=$abc$48160$new_n20525_ D=$abc$48160$new_n20526_ Y=$abc$48160$new_n20527_
.subckt MUX2X1 A=$abc$48160$new_n20522_ B=$abc$48160$new_n20527_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20528_
.subckt MUX2X1 A=regfile[23][32] B=regfile[19][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20529_
.subckt MUX2X1 A=regfile[22][32] B=regfile[18][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20530_
.subckt MUX2X1 A=$abc$48160$new_n20529_ B=$abc$48160$new_n20530_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20531_
.subckt MUX2X1 A=regfile[21][32] B=regfile[17][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20532_
.subckt MUX2X1 A=regfile[20][32] B=regfile[16][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20533_
.subckt MUX2X1 A=$abc$48160$new_n20532_ B=$abc$48160$new_n20533_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20534_
.subckt MUX2X1 A=$abc$48160$new_n20531_ B=$abc$48160$new_n20534_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20535_
.subckt MUX2X1 A=$abc$48160$new_n20528_ B=$abc$48160$new_n20535_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20536_
.subckt MUX2X1 A=$abc$48160$new_n20517_ B=$abc$48160$new_n20536_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n20537_
.subckt MUX2X1 A=regfile[37][32] B=regfile[33][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20538_
.subckt MUX2X1 A=regfile[36][32] B=regfile[32][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20539_
.subckt MUX2X1 A=$abc$48160$new_n20538_ B=$abc$48160$new_n20539_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20540_
.subckt MUX2X1 A=regfile[38][32] B=regfile[34][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20541_
.subckt MUX2X1 A=regfile[39][32] B=regfile[35][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20542_
.subckt MUX2X1 A=$abc$48160$new_n20541_ B=$abc$48160$new_n20542_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20543_
.subckt MUX2X1 A=regfile[45][32] B=regfile[41][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20544_
.subckt MUX2X1 A=regfile[44][32] B=regfile[40][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20545_
.subckt MUX2X1 A=$abc$48160$new_n20544_ B=$abc$48160$new_n20545_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20546_
.subckt MUX2X1 A=regfile[47][32] B=regfile[43][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20547_
.subckt MUX2X1 A=regfile[46][32] B=regfile[42][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20548_
.subckt MUX2X1 A=$abc$48160$new_n20547_ B=$abc$48160$new_n20548_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20549_
.subckt MUX2X1 A=$abc$48160$new_n20540_ B=$abc$48160$new_n20543_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20550_
.subckt MUX2X1 A=$abc$48160$new_n20546_ B=$abc$48160$new_n20549_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20551_
.subckt MUX2X1 A=$abc$48160$new_n20550_ B=$abc$48160$new_n20551_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20552_
.subckt NAND2X1 A=regfile[8][32] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20553_
.subckt AOI21X1 A=regfile[12][32] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20554_
.subckt NAND2X1 A=regfile[13][32] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20555_
.subckt AOI21X1 A=regfile[9][32] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20556_
.subckt AOI22X1 A=$abc$48160$new_n20553_ B=$abc$48160$new_n20554_ C=$abc$48160$new_n20555_ D=$abc$48160$new_n20556_ Y=$abc$48160$new_n20557_
.subckt NAND2X1 A=regfile[10][32] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20558_
.subckt AOI21X1 A=regfile[14][32] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20559_
.subckt NAND2X1 A=regfile[15][32] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20560_
.subckt AOI21X1 A=regfile[11][32] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20561_
.subckt AOI22X1 A=$abc$48160$new_n20558_ B=$abc$48160$new_n20559_ C=$abc$48160$new_n20560_ D=$abc$48160$new_n20561_ Y=$abc$48160$new_n20562_
.subckt MUX2X1 A=$abc$48160$new_n20557_ B=$abc$48160$new_n20562_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20563_
.subckt MUX2X1 A=regfile[7][32] B=regfile[3][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20564_
.subckt MUX2X1 A=regfile[6][32] B=regfile[2][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20565_
.subckt MUX2X1 A=$abc$48160$new_n20564_ B=$abc$48160$new_n20565_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20566_
.subckt MUX2X1 A=regfile[5][32] B=regfile[1][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20567_
.subckt MUX2X1 A=regfile[4][32] B=regfile[0][32] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20568_
.subckt MUX2X1 A=$abc$48160$new_n20567_ B=$abc$48160$new_n20568_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20569_
.subckt MUX2X1 A=$abc$48160$new_n20566_ B=$abc$48160$new_n20569_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20570_
.subckt MUX2X1 A=$abc$48160$new_n20563_ B=$abc$48160$new_n20570_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20571_
.subckt MUX2X1 A=$abc$48160$new_n20552_ B=$abc$48160$new_n20571_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n20572_
.subckt MUX2X1 A=$abc$48160$new_n20537_ B=$abc$48160$new_n20572_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[32]
.subckt AOI21X1 A=regfile[23][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20574_
.subckt OAI21X1 A=$abc$48160$new_n10560_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20574_ Y=$abc$48160$new_n20575_
.subckt NAND2X1 A=regfile[18][33] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20576_
.subckt AOI21X1 A=regfile[22][33] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20577_
.subckt AOI21X1 A=$abc$48160$new_n20576_ B=$abc$48160$new_n20577_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20578_
.subckt NAND2X1 A=$abc$48160$new_n20575_ B=$abc$48160$new_n20578_ Y=$abc$48160$new_n20579_
.subckt AOI21X1 A=$abc$48160$new_n10561_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20580_
.subckt OAI21X1 A=regfile[17][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20580_ Y=$abc$48160$new_n20581_
.subckt MUX2X1 A=regfile[20][33] B=regfile[16][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20582_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20582_ C=$abc$48160$new_n20581_ Y=$abc$48160$new_n20583_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20583_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20584_
.subckt AOI21X1 A=$abc$48160$new_n10569_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20585_
.subckt OAI21X1 A=regfile[27][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20585_ Y=$abc$48160$new_n20586_
.subckt MUX2X1 A=regfile[30][33] B=regfile[26][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20587_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20587_ C=$abc$48160$new_n20586_ Y=$abc$48160$new_n20588_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20588_ Y=$abc$48160$new_n20589_
.subckt AOI21X1 A=$abc$48160$new_n10567_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20590_
.subckt OAI21X1 A=regfile[25][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20590_ Y=$abc$48160$new_n20591_
.subckt MUX2X1 A=regfile[28][33] B=regfile[24][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20592_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20592_ C=$abc$48160$new_n20591_ Y=$abc$48160$new_n20593_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20593_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20594_
.subckt AOI22X1 A=$abc$48160$new_n20579_ B=$abc$48160$new_n20584_ C=$abc$48160$new_n20589_ D=$abc$48160$new_n20594_ Y=$abc$48160$new_n20595_
.subckt MUX2X1 A=regfile[5][33] B=regfile[1][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20596_
.subckt MUX2X1 A=regfile[4][33] B=regfile[0][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20597_
.subckt MUX2X1 A=$abc$48160$new_n20596_ B=$abc$48160$new_n20597_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20598_
.subckt MUX2X1 A=regfile[6][33] B=regfile[2][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20599_
.subckt MUX2X1 A=regfile[7][33] B=regfile[3][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20600_
.subckt MUX2X1 A=$abc$48160$new_n20599_ B=$abc$48160$new_n20600_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20601_
.subckt MUX2X1 A=regfile[13][33] B=regfile[9][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20602_
.subckt MUX2X1 A=regfile[12][33] B=regfile[8][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20603_
.subckt MUX2X1 A=$abc$48160$new_n20602_ B=$abc$48160$new_n20603_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20604_
.subckt MUX2X1 A=regfile[15][33] B=regfile[11][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20605_
.subckt MUX2X1 A=regfile[14][33] B=regfile[10][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20606_
.subckt MUX2X1 A=$abc$48160$new_n20605_ B=$abc$48160$new_n20606_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20607_
.subckt MUX2X1 A=$abc$48160$new_n20598_ B=$abc$48160$new_n20601_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20608_
.subckt MUX2X1 A=$abc$48160$new_n20604_ B=$abc$48160$new_n20607_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20609_
.subckt MUX2X1 A=$abc$48160$new_n20608_ B=$abc$48160$new_n20609_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20610_
.subckt MUX2X1 A=$abc$48160$new_n20595_ B=$abc$48160$new_n20610_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20611_
.subckt MUX2X1 A=regfile[61][33] B=regfile[57][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20612_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20612_ Y=$abc$48160$new_n20613_
.subckt MUX2X1 A=regfile[60][33] B=regfile[56][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20614_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20614_ Y=$abc$48160$new_n20615_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20613_ C=$abc$48160$new_n20615_ Y=$abc$48160$new_n20616_
.subckt MUX2X1 A=regfile[52][33] B=regfile[48][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20617_
.subckt MUX2X1 A=regfile[53][33] B=regfile[49][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20618_
.subckt MUX2X1 A=$abc$48160$new_n20617_ B=$abc$48160$new_n20618_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20619_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20619_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20620_
.subckt MUX2X1 A=$abc$48160$new_n10594_ B=$abc$48160$new_n10598_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20621_
.subckt MUX2X1 A=regfile[63][33] B=regfile[59][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20622_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20622_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20623_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20621_ C=$abc$48160$new_n20623_ Y=$abc$48160$new_n20624_
.subckt MUX2X1 A=regfile[54][33] B=regfile[50][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20625_
.subckt MUX2X1 A=regfile[55][33] B=regfile[51][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20626_
.subckt MUX2X1 A=$abc$48160$new_n20625_ B=$abc$48160$new_n20626_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20627_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20627_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20628_
.subckt AOI22X1 A=$abc$48160$new_n20616_ B=$abc$48160$new_n20620_ C=$abc$48160$new_n20624_ D=$abc$48160$new_n20628_ Y=$abc$48160$new_n20629_
.subckt OAI21X1 A=regfile[32][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20630_
.subckt AOI21X1 A=$abc$48160$new_n10574_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20630_ Y=$abc$48160$new_n20631_
.subckt OAI21X1 A=regfile[33][33] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20632_
.subckt AOI21X1 A=$abc$48160$new_n10575_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20632_ Y=$abc$48160$new_n20633_
.subckt OAI21X1 A=$abc$48160$new_n20631_ B=$abc$48160$new_n20633_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20634_
.subckt AOI21X1 A=$abc$48160$new_n10582_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20635_
.subckt OAI21X1 A=regfile[41][33] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20635_ Y=$abc$48160$new_n20636_
.subckt MUX2X1 A=regfile[44][33] B=regfile[40][33] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20637_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20637_ C=$abc$48160$new_n20636_ Y=$abc$48160$new_n20638_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20638_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20639_
.subckt AOI21X1 A=regfile[43][33] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20640_
.subckt OAI21X1 A=$abc$48160$new_n10584_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20640_ Y=$abc$48160$new_n20641_
.subckt AOI21X1 A=regfile[46][33] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20642_
.subckt OAI21X1 A=$abc$48160$new_n10579_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20642_ Y=$abc$48160$new_n20643_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20641_ C=$abc$48160$new_n20643_ Y=$abc$48160$new_n20644_
.subckt AOI21X1 A=regfile[35][33] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20645_
.subckt OAI21X1 A=$abc$48160$new_n10577_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20645_ Y=$abc$48160$new_n20646_
.subckt NAND2X1 A=regfile[38][33] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20647_
.subckt AOI21X1 A=regfile[34][33] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20648_
.subckt AOI21X1 A=$abc$48160$new_n20647_ B=$abc$48160$new_n20648_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20649_
.subckt AOI21X1 A=$abc$48160$new_n20646_ B=$abc$48160$new_n20649_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20650_
.subckt AOI22X1 A=$abc$48160$new_n20634_ B=$abc$48160$new_n20639_ C=$abc$48160$new_n20644_ D=$abc$48160$new_n20650_ Y=$abc$48160$new_n20651_
.subckt MUX2X1 A=$abc$48160$new_n20629_ B=$abc$48160$new_n20651_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20652_
.subckt MUX2X1 A=$abc$48160$new_n20652_ B=$abc$48160$new_n20611_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[33]
.subckt AOI21X1 A=$abc$48160$new_n10642_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20654_
.subckt OAI21X1 A=regfile[43][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20654_ Y=$abc$48160$new_n20655_
.subckt MUX2X1 A=regfile[46][34] B=regfile[42][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20656_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20656_ C=$abc$48160$new_n20655_ Y=$abc$48160$new_n20657_
.subckt AOI21X1 A=$abc$48160$new_n10640_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20658_
.subckt OAI21X1 A=regfile[41][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20658_ Y=$abc$48160$new_n20659_
.subckt MUX2X1 A=regfile[44][34] B=regfile[40][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20660_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20660_ C=$abc$48160$new_n20659_ Y=$abc$48160$new_n20661_
.subckt AOI21X1 A=$abc$48160$new_n10657_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20662_
.subckt OAI21X1 A=regfile[59][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20662_ Y=$abc$48160$new_n20663_
.subckt MUX2X1 A=$abc$48160$new_n10652_ B=$abc$48160$new_n10656_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20664_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20664_ Y=$abc$48160$new_n20665_
.subckt AOI21X1 A=$abc$48160$new_n10655_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20666_
.subckt OAI21X1 A=regfile[57][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20666_ Y=$abc$48160$new_n20667_
.subckt MUX2X1 A=$abc$48160$new_n10651_ B=$abc$48160$new_n10654_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20668_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20668_ Y=$abc$48160$new_n20669_
.subckt MUX2X1 A=regfile[35][34] B=regfile[34][34] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20670_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20670_ Y=$abc$48160$new_n20671_
.subckt MUX2X1 A=regfile[39][34] B=regfile[38][34] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20672_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20672_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20673_
.subckt MUX2X1 A=regfile[33][34] B=regfile[32][34] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20674_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n20674_ Y=$abc$48160$new_n20675_
.subckt MUX2X1 A=regfile[37][34] B=regfile[36][34] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20676_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20676_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20677_
.subckt AOI21X1 A=$abc$48160$new_n10649_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20678_
.subckt OAI21X1 A=regfile[50][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20678_ Y=$abc$48160$new_n20679_
.subckt AOI21X1 A=$abc$48160$new_n10650_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20680_
.subckt OAI21X1 A=regfile[51][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20680_ Y=$abc$48160$new_n20681_
.subckt AOI21X1 A=$abc$48160$new_n10648_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20682_
.subckt OAI21X1 A=regfile[49][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20682_ Y=$abc$48160$new_n20683_
.subckt MUX2X1 A=$abc$48160$new_n10643_ B=$abc$48160$new_n10647_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20684_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20684_ Y=$abc$48160$new_n20685_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20663_ C=$abc$48160$new_n20665_ Y=$abc$48160$new_n20686_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20667_ C=$abc$48160$new_n20669_ Y=$abc$48160$new_n20687_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20686_ C=$abc$48160$new_n20687_ Y=$abc$48160$new_n20688_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20679_ C=$abc$48160$new_n20681_ Y=$abc$48160$new_n20689_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20683_ C=$abc$48160$new_n20685_ Y=$abc$48160$new_n20690_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20689_ C=$abc$48160$new_n20690_ Y=$abc$48160$new_n20691_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20688_ C=$abc$48160$new_n20691_ Y=$abc$48160$new_n20692_
.subckt AOI22X1 A=$abc$48160$new_n20671_ B=$abc$48160$new_n20673_ C=$abc$48160$new_n20675_ D=$abc$48160$new_n20677_ Y=$abc$48160$new_n20693_
.subckt MUX2X1 A=$abc$48160$new_n20657_ B=$abc$48160$new_n20661_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20694_
.subckt MUX2X1 A=$abc$48160$new_n20693_ B=$abc$48160$new_n20694_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20695_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20695_ C=$abc$48160$new_n20692_ Y=$abc$48160$new_n20696_
.subckt MUX2X1 A=regfile[23][34] B=regfile[19][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20697_
.subckt MUX2X1 A=regfile[22][34] B=regfile[18][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20698_
.subckt MUX2X1 A=$abc$48160$new_n20697_ B=$abc$48160$new_n20698_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20699_
.subckt MUX2X1 A=regfile[21][34] B=regfile[17][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20700_
.subckt MUX2X1 A=regfile[20][34] B=regfile[16][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20701_
.subckt MUX2X1 A=$abc$48160$new_n20700_ B=$abc$48160$new_n20701_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20702_
.subckt MUX2X1 A=$abc$48160$new_n20699_ B=$abc$48160$new_n20702_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20703_
.subckt AOI21X1 A=$abc$48160$new_n10605_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20704_
.subckt OAI21X1 A=regfile[1][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20704_ Y=$abc$48160$new_n20705_
.subckt MUX2X1 A=regfile[4][34] B=regfile[0][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20706_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20706_ C=$abc$48160$new_n20705_ Y=$abc$48160$new_n20707_
.subckt OAI21X1 A=regfile[3][34] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20708_
.subckt AOI21X1 A=$abc$48160$new_n10607_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20708_ Y=$abc$48160$new_n20709_
.subckt OAI21X1 A=regfile[2][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20710_
.subckt AOI21X1 A=$abc$48160$new_n10606_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20710_ Y=$abc$48160$new_n20711_
.subckt OR2X1 A=$abc$48160$new_n20709_ B=$abc$48160$new_n20711_ Y=$abc$48160$new_n20712_
.subckt MUX2X1 A=$abc$48160$new_n20707_ B=$abc$48160$new_n20712_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20713_
.subckt MUX2X1 A=regfile[12][34] B=regfile[8][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20714_
.subckt MUX2X1 A=regfile[13][34] B=regfile[9][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20715_
.subckt MUX2X1 A=$abc$48160$new_n20714_ B=$abc$48160$new_n20715_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20716_
.subckt MUX2X1 A=regfile[14][34] B=regfile[10][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20717_
.subckt MUX2X1 A=regfile[15][34] B=regfile[11][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20718_
.subckt MUX2X1 A=$abc$48160$new_n20717_ B=$abc$48160$new_n20718_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20719_
.subckt MUX2X1 A=$abc$48160$new_n20716_ B=$abc$48160$new_n20719_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20720_
.subckt MUX2X1 A=$abc$48160$new_n20713_ B=$abc$48160$new_n20720_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20721_
.subckt AOI21X1 A=$abc$48160$new_n10625_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20722_
.subckt OAI21X1 A=regfile[25][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20722_ Y=$abc$48160$new_n20723_
.subckt MUX2X1 A=regfile[28][34] B=regfile[24][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20724_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20724_ C=$abc$48160$new_n20723_ Y=$abc$48160$new_n20725_
.subckt AOI21X1 A=$abc$48160$new_n10627_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20726_
.subckt OAI21X1 A=regfile[27][34] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20726_ Y=$abc$48160$new_n20727_
.subckt MUX2X1 A=regfile[30][34] B=regfile[26][34] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20728_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20728_ C=$abc$48160$new_n20727_ Y=$abc$48160$new_n20729_
.subckt MUX2X1 A=$abc$48160$new_n20725_ B=$abc$48160$new_n20729_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20730_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20703_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20731_
.subckt INVX1 A=$abc$48160$new_n20731_ Y=$abc$48160$new_n20732_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20730_ C=$abc$48160$new_n20732_ Y=$abc$48160$new_n20733_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20721_ C=$abc$48160$new_n20733_ Y=$abc$48160$new_n20734_
.subckt MUX2X1 A=$abc$48160$new_n20696_ B=$abc$48160$new_n20734_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[34]
.subckt NAND2X1 A=$abc$48160$new_n10679_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20736_
.subckt AOI21X1 A=$abc$48160$new_n10683_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20737_
.subckt MUX2X1 A=$abc$48160$new_n10678_ B=$abc$48160$new_n10682_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20738_
.subckt AOI22X1 A=$abc$48160$new_n20736_ B=$abc$48160$new_n20737_ C=$abc$48160$new_n20738_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20739_
.subckt MUX2X1 A=regfile[23][35] B=regfile[19][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20740_
.subckt MUX2X1 A=regfile[22][35] B=regfile[18][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20741_
.subckt MUX2X1 A=$abc$48160$new_n20740_ B=$abc$48160$new_n20741_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20742_
.subckt OAI21X1 A=regfile[3][35] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20743_
.subckt AOI21X1 A=$abc$48160$new_n10665_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20743_ Y=$abc$48160$new_n20744_
.subckt OAI21X1 A=regfile[2][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20745_
.subckt AOI21X1 A=$abc$48160$new_n10664_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20745_ Y=$abc$48160$new_n20746_
.subckt MUX2X1 A=regfile[14][35] B=regfile[10][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20747_
.subckt MUX2X1 A=regfile[15][35] B=regfile[11][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20748_
.subckt OR2X1 A=regfile[25][35] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20749_
.subckt AOI21X1 A=$abc$48160$new_n10681_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20750_
.subckt MUX2X1 A=$abc$48160$new_n10677_ B=$abc$48160$new_n10680_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20751_
.subckt AOI22X1 A=$abc$48160$new_n20749_ B=$abc$48160$new_n20750_ C=$abc$48160$new_n20751_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20752_
.subckt MUX2X1 A=regfile[21][35] B=regfile[17][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20753_
.subckt MUX2X1 A=regfile[20][35] B=regfile[16][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20754_
.subckt MUX2X1 A=$abc$48160$new_n20753_ B=$abc$48160$new_n20754_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20755_
.subckt AOI21X1 A=$abc$48160$new_n10663_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20756_
.subckt OAI21X1 A=regfile[1][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20756_ Y=$abc$48160$new_n20757_
.subckt MUX2X1 A=regfile[4][35] B=regfile[0][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20758_
.subckt MUX2X1 A=regfile[12][35] B=regfile[8][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20759_
.subckt MUX2X1 A=regfile[13][35] B=regfile[9][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20760_
.subckt OR2X1 A=$abc$48160$new_n20744_ B=$abc$48160$new_n20746_ Y=$abc$48160$new_n20761_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20758_ C=$abc$48160$new_n20757_ Y=$abc$48160$new_n20762_
.subckt MUX2X1 A=$abc$48160$new_n20761_ B=$abc$48160$new_n20762_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20763_
.subckt MUX2X1 A=$abc$48160$new_n20747_ B=$abc$48160$new_n20748_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20764_
.subckt MUX2X1 A=$abc$48160$new_n20759_ B=$abc$48160$new_n20760_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20765_
.subckt MUX2X1 A=$abc$48160$new_n20764_ B=$abc$48160$new_n20765_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20766_
.subckt MUX2X1 A=$abc$48160$new_n20763_ B=$abc$48160$new_n20766_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20767_
.subckt MUX2X1 A=$abc$48160$new_n20742_ B=$abc$48160$new_n20755_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20768_
.subckt MUX2X1 A=$abc$48160$new_n20739_ B=$abc$48160$new_n20752_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20769_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20769_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n20770_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20768_ C=$abc$48160$new_n20770_ Y=$abc$48160$new_n20771_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20767_ C=$abc$48160$new_n20771_ Y=$abc$48160$new_n20772_
.subckt AOI21X1 A=regfile[55][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20773_
.subckt OAI21X1 A=$abc$48160$new_n10702_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20773_ Y=$abc$48160$new_n20774_
.subckt AOI21X1 A=regfile[54][35] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20775_
.subckt OAI21X1 A=$abc$48160$new_n10701_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20775_ Y=$abc$48160$new_n20776_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20774_ C=$abc$48160$new_n20776_ Y=$abc$48160$new_n20777_
.subckt AOI21X1 A=$abc$48160$new_n10704_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20778_
.subckt OAI21X1 A=regfile[49][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20778_ Y=$abc$48160$new_n20779_
.subckt MUX2X1 A=regfile[52][35] B=regfile[48][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20780_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20780_ C=$abc$48160$new_n20779_ Y=$abc$48160$new_n20781_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20781_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20782_
.subckt AOI21X1 A=$abc$48160$new_n10713_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20783_
.subckt OAI21X1 A=regfile[59][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20783_ Y=$abc$48160$new_n20784_
.subckt MUX2X1 A=regfile[62][35] B=regfile[58][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20785_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20785_ C=$abc$48160$new_n20784_ Y=$abc$48160$new_n20786_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20786_ Y=$abc$48160$new_n20787_
.subckt AOI21X1 A=$abc$48160$new_n10711_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20788_
.subckt OAI21X1 A=regfile[57][35] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20788_ Y=$abc$48160$new_n20789_
.subckt MUX2X1 A=regfile[60][35] B=regfile[56][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20790_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20790_ C=$abc$48160$new_n20789_ Y=$abc$48160$new_n20791_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20791_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20792_
.subckt AOI22X1 A=$abc$48160$new_n20777_ B=$abc$48160$new_n20782_ C=$abc$48160$new_n20787_ D=$abc$48160$new_n20792_ Y=$abc$48160$new_n20793_
.subckt MUX2X1 A=regfile[37][35] B=regfile[33][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20794_
.subckt MUX2X1 A=regfile[36][35] B=regfile[32][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20795_
.subckt MUX2X1 A=$abc$48160$new_n20794_ B=$abc$48160$new_n20795_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20796_
.subckt MUX2X1 A=regfile[38][35] B=regfile[34][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20797_
.subckt MUX2X1 A=regfile[39][35] B=regfile[35][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20798_
.subckt MUX2X1 A=$abc$48160$new_n20797_ B=$abc$48160$new_n20798_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20799_
.subckt MUX2X1 A=regfile[45][35] B=regfile[41][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20800_
.subckt MUX2X1 A=regfile[44][35] B=regfile[40][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20801_
.subckt MUX2X1 A=$abc$48160$new_n20800_ B=$abc$48160$new_n20801_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20802_
.subckt MUX2X1 A=regfile[47][35] B=regfile[43][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20803_
.subckt MUX2X1 A=regfile[46][35] B=regfile[42][35] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20804_
.subckt MUX2X1 A=$abc$48160$new_n20803_ B=$abc$48160$new_n20804_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20805_
.subckt MUX2X1 A=$abc$48160$new_n20796_ B=$abc$48160$new_n20799_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20806_
.subckt MUX2X1 A=$abc$48160$new_n20802_ B=$abc$48160$new_n20805_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20807_
.subckt MUX2X1 A=$abc$48160$new_n20806_ B=$abc$48160$new_n20807_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20808_
.subckt MUX2X1 A=$abc$48160$new_n20793_ B=$abc$48160$new_n20808_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20809_
.subckt MUX2X1 A=$abc$48160$new_n20809_ B=$abc$48160$new_n20772_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[35]
.subckt NAND2X1 A=regfile[26][36] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20811_
.subckt AOI21X1 A=regfile[30][36] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20812_
.subckt NAND2X1 A=regfile[31][36] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20813_
.subckt AOI21X1 A=regfile[27][36] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20814_
.subckt AOI22X1 A=$abc$48160$new_n20811_ B=$abc$48160$new_n20812_ C=$abc$48160$new_n20813_ D=$abc$48160$new_n20814_ Y=$abc$48160$new_n20815_
.subckt MUX2X1 A=regfile[23][36] B=regfile[19][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20816_
.subckt MUX2X1 A=regfile[22][36] B=regfile[18][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20817_
.subckt MUX2X1 A=$abc$48160$new_n20816_ B=$abc$48160$new_n20817_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20818_
.subckt OAI21X1 A=regfile[3][36] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20819_
.subckt AOI21X1 A=$abc$48160$new_n10721_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20819_ Y=$abc$48160$new_n20820_
.subckt OAI21X1 A=regfile[2][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20821_
.subckt AOI21X1 A=$abc$48160$new_n10720_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20821_ Y=$abc$48160$new_n20822_
.subckt MUX2X1 A=regfile[14][36] B=regfile[10][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20823_
.subckt MUX2X1 A=regfile[15][36] B=regfile[11][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20824_
.subckt NAND2X1 A=regfile[24][36] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20825_
.subckt AOI21X1 A=regfile[28][36] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20826_
.subckt NAND2X1 A=regfile[29][36] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20827_
.subckt AOI21X1 A=regfile[25][36] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20828_
.subckt AOI22X1 A=$abc$48160$new_n20825_ B=$abc$48160$new_n20826_ C=$abc$48160$new_n20827_ D=$abc$48160$new_n20828_ Y=$abc$48160$new_n20829_
.subckt MUX2X1 A=regfile[21][36] B=regfile[17][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20830_
.subckt MUX2X1 A=regfile[20][36] B=regfile[16][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20831_
.subckt MUX2X1 A=$abc$48160$new_n20830_ B=$abc$48160$new_n20831_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20832_
.subckt AOI21X1 A=$abc$48160$new_n10719_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20833_
.subckt OAI21X1 A=regfile[1][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20833_ Y=$abc$48160$new_n20834_
.subckt MUX2X1 A=regfile[4][36] B=regfile[0][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20835_
.subckt MUX2X1 A=regfile[12][36] B=regfile[8][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20836_
.subckt MUX2X1 A=regfile[13][36] B=regfile[9][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20837_
.subckt OR2X1 A=$abc$48160$new_n20820_ B=$abc$48160$new_n20822_ Y=$abc$48160$new_n20838_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20835_ C=$abc$48160$new_n20834_ Y=$abc$48160$new_n20839_
.subckt MUX2X1 A=$abc$48160$new_n20838_ B=$abc$48160$new_n20839_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20840_
.subckt MUX2X1 A=$abc$48160$new_n20823_ B=$abc$48160$new_n20824_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20841_
.subckt MUX2X1 A=$abc$48160$new_n20836_ B=$abc$48160$new_n20837_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20842_
.subckt MUX2X1 A=$abc$48160$new_n20841_ B=$abc$48160$new_n20842_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20843_
.subckt MUX2X1 A=$abc$48160$new_n20840_ B=$abc$48160$new_n20843_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20844_
.subckt MUX2X1 A=$abc$48160$new_n20818_ B=$abc$48160$new_n20832_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20845_
.subckt MUX2X1 A=$abc$48160$new_n20815_ B=$abc$48160$new_n20829_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20846_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20845_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n20847_
.subckt INVX1 A=$abc$48160$new_n20847_ Y=$abc$48160$new_n20848_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20846_ C=$abc$48160$new_n20848_ Y=$abc$48160$new_n20849_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20844_ C=$abc$48160$new_n20849_ Y=$abc$48160$new_n20850_
.subckt AOI21X1 A=$abc$48160$new_n10761_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20851_
.subckt OAI21X1 A=regfile[50][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20851_ Y=$abc$48160$new_n20852_
.subckt AOI21X1 A=$abc$48160$new_n10762_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20853_
.subckt OAI21X1 A=regfile[51][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20853_ Y=$abc$48160$new_n20854_
.subckt AOI21X1 A=$abc$48160$new_n10760_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20855_
.subckt OAI21X1 A=regfile[49][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20855_ Y=$abc$48160$new_n20856_
.subckt MUX2X1 A=$abc$48160$new_n10755_ B=$abc$48160$new_n10759_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20857_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20857_ Y=$abc$48160$new_n20858_
.subckt AOI21X1 A=$abc$48160$new_n10769_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20859_
.subckt OAI21X1 A=regfile[59][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20859_ Y=$abc$48160$new_n20860_
.subckt MUX2X1 A=$abc$48160$new_n10764_ B=$abc$48160$new_n10768_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20861_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20861_ Y=$abc$48160$new_n20862_
.subckt AOI21X1 A=$abc$48160$new_n10767_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20863_
.subckt OAI21X1 A=regfile[57][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20863_ Y=$abc$48160$new_n20864_
.subckt MUX2X1 A=$abc$48160$new_n10763_ B=$abc$48160$new_n10766_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20865_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20865_ Y=$abc$48160$new_n20866_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20860_ C=$abc$48160$new_n20862_ Y=$abc$48160$new_n20867_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20864_ C=$abc$48160$new_n20866_ Y=$abc$48160$new_n20868_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20867_ C=$abc$48160$new_n20868_ Y=$abc$48160$new_n20869_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20852_ C=$abc$48160$new_n20854_ Y=$abc$48160$new_n20870_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20856_ C=$abc$48160$new_n20858_ Y=$abc$48160$new_n20871_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20870_ C=$abc$48160$new_n20871_ Y=$abc$48160$new_n20872_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20869_ C=$abc$48160$new_n20872_ Y=$abc$48160$new_n20873_
.subckt MUX2X1 A=regfile[38][36] B=regfile[34][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20874_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20874_ Y=$abc$48160$new_n20875_
.subckt MUX2X1 A=regfile[39][36] B=regfile[35][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20876_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20876_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20877_
.subckt MUX2X1 A=regfile[36][36] B=regfile[32][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20878_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20878_ Y=$abc$48160$new_n20879_
.subckt MUX2X1 A=regfile[37][36] B=regfile[33][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20880_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20880_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20881_
.subckt AOI21X1 A=$abc$48160$new_n10754_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20882_
.subckt OAI21X1 A=regfile[43][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20882_ Y=$abc$48160$new_n20883_
.subckt MUX2X1 A=regfile[46][36] B=regfile[42][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20884_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20884_ C=$abc$48160$new_n20883_ Y=$abc$48160$new_n20885_
.subckt AOI21X1 A=$abc$48160$new_n10752_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20886_
.subckt OAI21X1 A=regfile[41][36] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20886_ Y=$abc$48160$new_n20887_
.subckt MUX2X1 A=regfile[44][36] B=regfile[40][36] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20888_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20888_ C=$abc$48160$new_n20887_ Y=$abc$48160$new_n20889_
.subckt AOI22X1 A=$abc$48160$new_n20875_ B=$abc$48160$new_n20877_ C=$abc$48160$new_n20879_ D=$abc$48160$new_n20881_ Y=$abc$48160$new_n20890_
.subckt MUX2X1 A=$abc$48160$new_n20885_ B=$abc$48160$new_n20889_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20891_
.subckt MUX2X1 A=$abc$48160$new_n20890_ B=$abc$48160$new_n20891_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20892_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20892_ C=$abc$48160$new_n20873_ Y=$abc$48160$new_n20893_
.subckt MUX2X1 A=$abc$48160$new_n20893_ B=$abc$48160$new_n20850_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[36]
.subckt MUX2X1 A=regfile[20][37] B=regfile[16][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20895_
.subckt MUX2X1 A=regfile[21][37] B=regfile[17][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20896_
.subckt MUX2X1 A=$abc$48160$new_n20895_ B=$abc$48160$new_n20896_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20897_
.subckt MUX2X1 A=regfile[22][37] B=regfile[18][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20898_
.subckt AOI21X1 A=$abc$48160$new_n10789_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20899_
.subckt OAI21X1 A=regfile[19][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20899_ Y=$abc$48160$new_n20900_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20898_ C=$abc$48160$new_n20900_ Y=$abc$48160$new_n20901_
.subckt MUX2X1 A=$abc$48160$new_n20897_ B=$abc$48160$new_n20901_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20902_
.subckt OAI21X1 A=regfile[24][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20903_
.subckt AOI21X1 A=$abc$48160$new_n10793_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20903_ Y=$abc$48160$new_n20904_
.subckt OAI21X1 A=regfile[25][37] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20905_
.subckt AOI21X1 A=$abc$48160$new_n10794_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20905_ Y=$abc$48160$new_n20906_
.subckt OAI21X1 A=$abc$48160$new_n20904_ B=$abc$48160$new_n20906_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n20907_
.subckt OAI21X1 A=regfile[26][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20908_
.subckt AOI21X1 A=$abc$48160$new_n10795_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20908_ Y=$abc$48160$new_n20909_
.subckt OAI21X1 A=regfile[27][37] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20910_
.subckt AOI21X1 A=$abc$48160$new_n10796_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20910_ Y=$abc$48160$new_n20911_
.subckt OAI21X1 A=$abc$48160$new_n20909_ B=$abc$48160$new_n20911_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20912_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20907_ C=$abc$48160$new_n20912_ Y=$abc$48160$new_n20913_
.subckt MUX2X1 A=regfile[5][37] B=regfile[1][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20914_
.subckt MUX2X1 A=regfile[4][37] B=regfile[0][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20915_
.subckt MUX2X1 A=$abc$48160$new_n20914_ B=$abc$48160$new_n20915_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20916_
.subckt MUX2X1 A=regfile[6][37] B=regfile[2][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20917_
.subckt MUX2X1 A=regfile[7][37] B=regfile[3][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20918_
.subckt MUX2X1 A=$abc$48160$new_n20917_ B=$abc$48160$new_n20918_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20919_
.subckt MUX2X1 A=regfile[15][37] B=regfile[11][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20920_
.subckt MUX2X1 A=regfile[14][37] B=regfile[10][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20921_
.subckt MUX2X1 A=$abc$48160$new_n20920_ B=$abc$48160$new_n20921_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20922_
.subckt MUX2X1 A=regfile[13][37] B=regfile[9][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20923_
.subckt MUX2X1 A=regfile[12][37] B=regfile[8][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20924_
.subckt MUX2X1 A=$abc$48160$new_n20923_ B=$abc$48160$new_n20924_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20925_
.subckt MUX2X1 A=$abc$48160$new_n20916_ B=$abc$48160$new_n20919_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20926_
.subckt MUX2X1 A=$abc$48160$new_n20922_ B=$abc$48160$new_n20925_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n20927_
.subckt MUX2X1 A=$abc$48160$new_n20926_ B=$abc$48160$new_n20927_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20928_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n20902_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n20929_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n20928_ C=$abc$48160$new_n20929_ D=$abc$48160$new_n20913_ Y=$abc$48160$new_n20930_
.subckt OR2X1 A=regfile[57][37] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20931_
.subckt AOI21X1 A=$abc$48160$new_n10824_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20932_
.subckt MUX2X1 A=$abc$48160$new_n10820_ B=$abc$48160$new_n10823_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20933_
.subckt AOI22X1 A=$abc$48160$new_n20931_ B=$abc$48160$new_n20932_ C=$abc$48160$new_n20933_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20934_
.subckt NAND2X1 A=$abc$48160$new_n10813_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n20935_
.subckt AOI21X1 A=$abc$48160$new_n10817_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20936_
.subckt MUX2X1 A=$abc$48160$new_n10812_ B=$abc$48160$new_n10816_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20937_
.subckt AOI22X1 A=$abc$48160$new_n20935_ B=$abc$48160$new_n20936_ C=$abc$48160$new_n20937_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n20938_
.subckt MUX2X1 A=regfile[55][37] B=regfile[54][37] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20939_
.subckt MUX2X1 A=regfile[51][37] B=regfile[50][37] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20940_
.subckt MUX2X1 A=$abc$48160$new_n20939_ B=$abc$48160$new_n20940_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20941_
.subckt MUX2X1 A=regfile[63][37] B=regfile[62][37] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20942_
.subckt MUX2X1 A=regfile[59][37] B=regfile[58][37] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20943_
.subckt MUX2X1 A=$abc$48160$new_n20942_ B=$abc$48160$new_n20943_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20944_
.subckt MUX2X1 A=$abc$48160$new_n20941_ B=$abc$48160$new_n20944_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20945_
.subckt MUX2X1 A=$abc$48160$new_n20934_ B=$abc$48160$new_n20938_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20946_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20946_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n20947_
.subckt OAI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n20945_ C=$abc$48160$new_n20947_ Y=$abc$48160$new_n20948_
.subckt MUX2X1 A=regfile[36][37] B=regfile[32][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20949_
.subckt AOI21X1 A=$abc$48160$new_n10802_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20950_
.subckt OAI21X1 A=regfile[33][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20950_ Y=$abc$48160$new_n20951_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20949_ C=$abc$48160$new_n20951_ Y=$abc$48160$new_n20952_
.subckt AOI21X1 A=$abc$48160$new_n10809_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20953_
.subckt OAI21X1 A=regfile[41][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20953_ Y=$abc$48160$new_n20954_
.subckt MUX2X1 A=regfile[44][37] B=regfile[40][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20955_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20955_ C=$abc$48160$new_n20954_ Y=$abc$48160$new_n20956_
.subckt AOI21X1 A=$abc$48160$new_n10811_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20957_
.subckt OAI21X1 A=regfile[43][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20957_ Y=$abc$48160$new_n20958_
.subckt MUX2X1 A=regfile[46][37] B=regfile[42][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20959_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20959_ C=$abc$48160$new_n20958_ Y=$abc$48160$new_n20960_
.subckt MUX2X1 A=regfile[38][37] B=regfile[34][37] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20961_
.subckt AOI21X1 A=$abc$48160$new_n10804_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20962_
.subckt OAI21X1 A=regfile[35][37] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20962_ Y=$abc$48160$new_n20963_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n20961_ C=$abc$48160$new_n20963_ Y=$abc$48160$new_n20964_
.subckt MUX2X1 A=$abc$48160$new_n20952_ B=$abc$48160$new_n20956_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n20965_
.subckt MUX2X1 A=$abc$48160$new_n20960_ B=$abc$48160$new_n20964_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20966_
.subckt MUX2X1 A=$abc$48160$new_n20965_ B=$abc$48160$new_n20966_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n20967_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n20967_ C=$abc$48160$new_n20948_ Y=$abc$48160$new_n20968_
.subckt MUX2X1 A=$abc$48160$new_n20968_ B=$abc$48160$new_n20930_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[37]
.subckt MUX2X1 A=regfile[47][38] B=regfile[43][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20970_
.subckt MUX2X1 A=regfile[46][38] B=regfile[42][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20971_
.subckt MUX2X1 A=$abc$48160$new_n20970_ B=$abc$48160$new_n20971_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20972_
.subckt MUX2X1 A=regfile[39][38] B=regfile[35][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20973_
.subckt MUX2X1 A=regfile[38][38] B=regfile[34][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20974_
.subckt MUX2X1 A=$abc$48160$new_n20973_ B=$abc$48160$new_n20974_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20975_
.subckt OAI21X1 A=regfile[54][38] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20976_
.subckt AOI21X1 A=$abc$48160$new_n10870_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n20976_ Y=$abc$48160$new_n20977_
.subckt OAI21X1 A=regfile[51][38] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20978_
.subckt AOI21X1 A=$abc$48160$new_n10875_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20978_ Y=$abc$48160$new_n20979_
.subckt OAI21X1 A=$abc$48160$new_n20977_ B=$abc$48160$new_n20979_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20980_
.subckt OAI21X1 A=regfile[58][38] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20981_
.subckt AOI21X1 A=$abc$48160$new_n10881_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20981_ Y=$abc$48160$new_n20982_
.subckt OAI21X1 A=regfile[59][38] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20983_
.subckt AOI21X1 A=$abc$48160$new_n10882_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20983_ Y=$abc$48160$new_n20984_
.subckt OAI21X1 A=$abc$48160$new_n20982_ B=$abc$48160$new_n20984_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n20985_
.subckt AOI21X1 A=$abc$48160$new_n10852_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20986_
.subckt OAI21X1 A=regfile[27][38] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n20986_ Y=$abc$48160$new_n20987_
.subckt MUX2X1 A=$abc$48160$new_n10847_ B=$abc$48160$new_n10851_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n20988_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n20988_ Y=$abc$48160$new_n20989_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20987_ C=$abc$48160$new_n20989_ Y=$abc$48160$new_n20990_
.subckt NAND2X1 A=regfile[22][38] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20991_
.subckt AOI21X1 A=regfile[18][38] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20992_
.subckt NAND2X1 A=regfile[23][38] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n20993_
.subckt AOI21X1 A=regfile[19][38] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n20994_
.subckt AOI22X1 A=$abc$48160$new_n20991_ B=$abc$48160$new_n20992_ C=$abc$48160$new_n20993_ D=$abc$48160$new_n20994_ Y=$abc$48160$new_n20995_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n20995_ Y=$abc$48160$new_n20996_
.subckt MUX2X1 A=regfile[11][38] B=regfile[10][38] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n20997_
.subckt MUX2X1 A=$abc$48160$new_n10840_ B=$abc$48160$new_n10841_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n20998_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20998_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n20999_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n20997_ C=$abc$48160$new_n20999_ Y=$abc$48160$new_n21000_
.subckt MUX2X1 A=$abc$48160$new_n10829_ B=$abc$48160$new_n10830_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21001_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21001_ Y=$abc$48160$new_n21002_
.subckt MUX2X1 A=$abc$48160$new_n10833_ B=$abc$48160$new_n10834_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21003_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21003_ Y=$abc$48160$new_n21004_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21002_ C=$abc$48160$new_n21004_ Y=$abc$48160$new_n21005_
.subckt MUX2X1 A=regfile[37][38] B=regfile[33][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21006_
.subckt MUX2X1 A=regfile[36][38] B=regfile[32][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21007_
.subckt MUX2X1 A=$abc$48160$new_n21006_ B=$abc$48160$new_n21007_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21008_
.subckt MUX2X1 A=regfile[44][38] B=regfile[40][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21009_
.subckt MUX2X1 A=regfile[45][38] B=regfile[41][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21010_
.subckt MUX2X1 A=$abc$48160$new_n21009_ B=$abc$48160$new_n21010_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21011_
.subckt MUX2X1 A=regfile[52][38] B=regfile[48][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21012_
.subckt MUX2X1 A=regfile[53][38] B=regfile[49][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21013_
.subckt MUX2X1 A=$abc$48160$new_n21012_ B=$abc$48160$new_n21013_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21014_
.subckt MUX2X1 A=regfile[60][38] B=regfile[56][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21015_
.subckt AOI21X1 A=$abc$48160$new_n10880_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21016_
.subckt OAI21X1 A=regfile[57][38] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21016_ Y=$abc$48160$new_n21017_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21015_ C=$abc$48160$new_n21017_ Y=$abc$48160$new_n21018_
.subckt MUX2X1 A=regfile[29][38] B=regfile[25][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21019_
.subckt MUX2X1 A=regfile[28][38] B=regfile[24][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21020_
.subckt MUX2X1 A=$abc$48160$new_n21019_ B=$abc$48160$new_n21020_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21021_
.subckt MUX2X1 A=regfile[21][38] B=regfile[17][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21022_
.subckt MUX2X1 A=regfile[20][38] B=regfile[16][38] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21023_
.subckt MUX2X1 A=$abc$48160$new_n21022_ B=$abc$48160$new_n21023_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21024_
.subckt MUX2X1 A=$abc$48160$new_n21021_ B=$abc$48160$new_n21024_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21025_
.subckt NAND2X1 A=regfile[8][38] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21026_
.subckt AOI21X1 A=regfile[12][38] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21027_
.subckt NAND2X1 A=regfile[13][38] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21028_
.subckt AOI21X1 A=regfile[9][38] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21029_
.subckt AOI22X1 A=$abc$48160$new_n21026_ B=$abc$48160$new_n21027_ C=$abc$48160$new_n21028_ D=$abc$48160$new_n21029_ Y=$abc$48160$new_n21030_
.subckt NAND2X1 A=regfile[4][38] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21031_
.subckt AOI21X1 A=regfile[0][38] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21032_
.subckt NAND2X1 A=regfile[5][38] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21033_
.subckt AOI21X1 A=regfile[1][38] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21034_
.subckt AOI22X1 A=$abc$48160$new_n21031_ B=$abc$48160$new_n21032_ C=$abc$48160$new_n21033_ D=$abc$48160$new_n21034_ Y=$abc$48160$new_n21035_
.subckt MUX2X1 A=$abc$48160$new_n21030_ B=$abc$48160$new_n21035_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21036_
.subckt MUX2X1 A=$abc$48160$new_n21008_ B=$abc$48160$new_n21011_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21037_
.subckt MUX2X1 A=$abc$48160$new_n20972_ B=$abc$48160$new_n20975_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21038_
.subckt MUX2X1 A=$abc$48160$new_n21037_ B=$abc$48160$new_n21038_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21039_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20980_ C=$abc$48160$new_n20985_ Y=$abc$48160$new_n21040_
.subckt MUX2X1 A=$abc$48160$new_n21014_ B=$abc$48160$new_n21018_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21041_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21041_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n21042_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21039_ C=$abc$48160$new_n21040_ D=$abc$48160$new_n21042_ Y=$abc$48160$new_n21043_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21025_ Y=$abc$48160$new_n21044_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n20990_ C=$abc$48160$new_n20996_ Y=$abc$48160$new_n21045_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21044_ C=$abc$48160$new_n21045_ Y=$abc$48160$new_n21046_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21000_ C=$abc$48160$new_n21005_ Y=$abc$48160$new_n21047_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21036_ C=$abc$48160$new_n21047_ Y=$abc$48160$new_n21048_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21048_ C=$abc$48160$new_n21046_ Y=$abc$48160$new_n21049_
.subckt MUX2X1 A=$abc$48160$new_n21043_ B=$abc$48160$new_n21049_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[38]
.subckt NAND2X1 A=$abc$48160$new_n10904_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21051_
.subckt AOI21X1 A=$abc$48160$new_n10908_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21052_
.subckt MUX2X1 A=$abc$48160$new_n10903_ B=$abc$48160$new_n10907_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21053_
.subckt AOI22X1 A=$abc$48160$new_n21051_ B=$abc$48160$new_n21052_ C=$abc$48160$new_n21053_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21054_
.subckt MUX2X1 A=regfile[23][39] B=regfile[19][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21055_
.subckt MUX2X1 A=regfile[22][39] B=regfile[18][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21056_
.subckt MUX2X1 A=$abc$48160$new_n21055_ B=$abc$48160$new_n21056_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21057_
.subckt OAI21X1 A=regfile[3][39] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21058_
.subckt AOI21X1 A=$abc$48160$new_n10890_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21058_ Y=$abc$48160$new_n21059_
.subckt OAI21X1 A=regfile[2][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21060_
.subckt AOI21X1 A=$abc$48160$new_n10889_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21060_ Y=$abc$48160$new_n21061_
.subckt MUX2X1 A=regfile[14][39] B=regfile[10][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21062_
.subckt MUX2X1 A=regfile[15][39] B=regfile[11][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21063_
.subckt OR2X1 A=regfile[25][39] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21064_
.subckt AOI21X1 A=$abc$48160$new_n10906_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21065_
.subckt MUX2X1 A=$abc$48160$new_n10902_ B=$abc$48160$new_n10905_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21066_
.subckt AOI22X1 A=$abc$48160$new_n21064_ B=$abc$48160$new_n21065_ C=$abc$48160$new_n21066_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21067_
.subckt MUX2X1 A=regfile[21][39] B=regfile[17][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21068_
.subckt MUX2X1 A=regfile[20][39] B=regfile[16][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21069_
.subckt MUX2X1 A=$abc$48160$new_n21068_ B=$abc$48160$new_n21069_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21070_
.subckt AOI21X1 A=$abc$48160$new_n10888_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21071_
.subckt OAI21X1 A=regfile[1][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21071_ Y=$abc$48160$new_n21072_
.subckt MUX2X1 A=regfile[4][39] B=regfile[0][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21073_
.subckt MUX2X1 A=regfile[12][39] B=regfile[8][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21074_
.subckt MUX2X1 A=regfile[13][39] B=regfile[9][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21075_
.subckt OR2X1 A=$abc$48160$new_n21059_ B=$abc$48160$new_n21061_ Y=$abc$48160$new_n21076_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21073_ C=$abc$48160$new_n21072_ Y=$abc$48160$new_n21077_
.subckt MUX2X1 A=$abc$48160$new_n21076_ B=$abc$48160$new_n21077_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21078_
.subckt MUX2X1 A=$abc$48160$new_n21062_ B=$abc$48160$new_n21063_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21079_
.subckt MUX2X1 A=$abc$48160$new_n21074_ B=$abc$48160$new_n21075_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21080_
.subckt MUX2X1 A=$abc$48160$new_n21079_ B=$abc$48160$new_n21080_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21081_
.subckt MUX2X1 A=$abc$48160$new_n21078_ B=$abc$48160$new_n21081_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21082_
.subckt MUX2X1 A=$abc$48160$new_n21057_ B=$abc$48160$new_n21070_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21083_
.subckt MUX2X1 A=$abc$48160$new_n21054_ B=$abc$48160$new_n21067_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21084_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21084_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n21085_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21083_ C=$abc$48160$new_n21085_ Y=$abc$48160$new_n21086_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21082_ C=$abc$48160$new_n21086_ Y=$abc$48160$new_n21087_
.subckt AOI21X1 A=$abc$48160$new_n10930_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21088_
.subckt OAI21X1 A=regfile[50][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21088_ Y=$abc$48160$new_n21089_
.subckt AOI21X1 A=$abc$48160$new_n10931_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21090_
.subckt OAI21X1 A=regfile[51][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21090_ Y=$abc$48160$new_n21091_
.subckt AOI21X1 A=$abc$48160$new_n10929_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21092_
.subckt OAI21X1 A=regfile[49][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21092_ Y=$abc$48160$new_n21093_
.subckt MUX2X1 A=$abc$48160$new_n10924_ B=$abc$48160$new_n10928_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21094_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21094_ Y=$abc$48160$new_n21095_
.subckt AOI21X1 A=$abc$48160$new_n10938_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21096_
.subckt OAI21X1 A=regfile[59][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21096_ Y=$abc$48160$new_n21097_
.subckt MUX2X1 A=$abc$48160$new_n10933_ B=$abc$48160$new_n10937_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21098_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21098_ Y=$abc$48160$new_n21099_
.subckt AOI21X1 A=$abc$48160$new_n10936_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21100_
.subckt OAI21X1 A=regfile[57][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21100_ Y=$abc$48160$new_n21101_
.subckt MUX2X1 A=$abc$48160$new_n10932_ B=$abc$48160$new_n10935_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21102_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21102_ Y=$abc$48160$new_n21103_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21097_ C=$abc$48160$new_n21099_ Y=$abc$48160$new_n21104_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21101_ C=$abc$48160$new_n21103_ Y=$abc$48160$new_n21105_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21104_ C=$abc$48160$new_n21105_ Y=$abc$48160$new_n21106_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21089_ C=$abc$48160$new_n21091_ Y=$abc$48160$new_n21107_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21093_ C=$abc$48160$new_n21095_ Y=$abc$48160$new_n21108_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21107_ C=$abc$48160$new_n21108_ Y=$abc$48160$new_n21109_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21106_ C=$abc$48160$new_n21109_ Y=$abc$48160$new_n21110_
.subckt MUX2X1 A=regfile[38][39] B=regfile[34][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21111_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21111_ Y=$abc$48160$new_n21112_
.subckt MUX2X1 A=regfile[39][39] B=regfile[35][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21113_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21113_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21114_
.subckt MUX2X1 A=regfile[36][39] B=regfile[32][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21115_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21115_ Y=$abc$48160$new_n21116_
.subckt MUX2X1 A=regfile[37][39] B=regfile[33][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21117_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21117_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21118_
.subckt AOI21X1 A=$abc$48160$new_n10923_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21119_
.subckt OAI21X1 A=regfile[43][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21119_ Y=$abc$48160$new_n21120_
.subckt MUX2X1 A=regfile[46][39] B=regfile[42][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21121_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21121_ C=$abc$48160$new_n21120_ Y=$abc$48160$new_n21122_
.subckt AOI21X1 A=$abc$48160$new_n10921_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21123_
.subckt OAI21X1 A=regfile[41][39] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21123_ Y=$abc$48160$new_n21124_
.subckt MUX2X1 A=regfile[44][39] B=regfile[40][39] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21125_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21125_ C=$abc$48160$new_n21124_ Y=$abc$48160$new_n21126_
.subckt AOI22X1 A=$abc$48160$new_n21112_ B=$abc$48160$new_n21114_ C=$abc$48160$new_n21116_ D=$abc$48160$new_n21118_ Y=$abc$48160$new_n21127_
.subckt MUX2X1 A=$abc$48160$new_n21122_ B=$abc$48160$new_n21126_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21128_
.subckt MUX2X1 A=$abc$48160$new_n21127_ B=$abc$48160$new_n21128_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21129_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21129_ C=$abc$48160$new_n21110_ Y=$abc$48160$new_n21130_
.subckt MUX2X1 A=$abc$48160$new_n21130_ B=$abc$48160$new_n21087_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[39]
.subckt NAND2X1 A=regfile[58][40] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21132_
.subckt AOI21X1 A=regfile[62][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21133_
.subckt NAND2X1 A=regfile[63][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21134_
.subckt AOI21X1 A=regfile[59][40] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21135_
.subckt AOI22X1 A=$abc$48160$new_n21132_ B=$abc$48160$new_n21133_ C=$abc$48160$new_n21134_ D=$abc$48160$new_n21135_ Y=$abc$48160$new_n21136_
.subckt NAND2X1 A=regfile[56][40] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21137_
.subckt AOI21X1 A=regfile[60][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21138_
.subckt NAND2X1 A=regfile[61][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21139_
.subckt AOI21X1 A=regfile[57][40] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21140_
.subckt AOI22X1 A=$abc$48160$new_n21137_ B=$abc$48160$new_n21138_ C=$abc$48160$new_n21139_ D=$abc$48160$new_n21140_ Y=$abc$48160$new_n21141_
.subckt MUX2X1 A=$abc$48160$new_n21136_ B=$abc$48160$new_n21141_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21142_
.subckt NAND2X1 A=regfile[42][40] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21143_
.subckt AOI21X1 A=regfile[46][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21144_
.subckt NAND2X1 A=regfile[47][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21145_
.subckt AOI21X1 A=regfile[43][40] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21146_
.subckt AOI22X1 A=$abc$48160$new_n21143_ B=$abc$48160$new_n21144_ C=$abc$48160$new_n21145_ D=$abc$48160$new_n21146_ Y=$abc$48160$new_n21147_
.subckt NAND2X1 A=regfile[40][40] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21148_
.subckt AOI21X1 A=regfile[44][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21149_
.subckt NAND2X1 A=regfile[45][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21150_
.subckt AOI21X1 A=regfile[41][40] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21151_
.subckt AOI22X1 A=$abc$48160$new_n21148_ B=$abc$48160$new_n21149_ C=$abc$48160$new_n21150_ D=$abc$48160$new_n21151_ Y=$abc$48160$new_n21152_
.subckt MUX2X1 A=$abc$48160$new_n21147_ B=$abc$48160$new_n21152_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21153_
.subckt MUX2X1 A=$abc$48160$new_n21142_ B=$abc$48160$new_n21153_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21154_
.subckt NAND2X1 A=regfile[51][40] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21155_
.subckt AOI21X1 A=regfile[50][40] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21156_
.subckt NAND2X1 A=regfile[55][40] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21157_
.subckt AOI21X1 A=regfile[54][40] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21158_
.subckt AOI22X1 A=$abc$48160$new_n21155_ B=$abc$48160$new_n21156_ C=$abc$48160$new_n21157_ D=$abc$48160$new_n21158_ Y=$abc$48160$new_n21159_
.subckt NAND2X1 A=regfile[49][40] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21160_
.subckt AOI21X1 A=regfile[48][40] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21161_
.subckt NAND2X1 A=regfile[53][40] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21162_
.subckt AOI21X1 A=regfile[52][40] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21163_
.subckt AOI22X1 A=$abc$48160$new_n21160_ B=$abc$48160$new_n21161_ C=$abc$48160$new_n21162_ D=$abc$48160$new_n21163_ Y=$abc$48160$new_n21164_
.subckt MUX2X1 A=$abc$48160$new_n21159_ B=$abc$48160$new_n21164_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21165_
.subckt MUX2X1 A=regfile[36][40] B=regfile[32][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21166_
.subckt MUX2X1 A=regfile[37][40] B=regfile[33][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21167_
.subckt MUX2X1 A=$abc$48160$new_n21166_ B=$abc$48160$new_n21167_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21168_
.subckt MUX2X1 A=regfile[38][40] B=regfile[34][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21169_
.subckt MUX2X1 A=regfile[39][40] B=regfile[35][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21170_
.subckt MUX2X1 A=$abc$48160$new_n21169_ B=$abc$48160$new_n21170_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21171_
.subckt MUX2X1 A=$abc$48160$new_n21168_ B=$abc$48160$new_n21171_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21172_
.subckt MUX2X1 A=$abc$48160$new_n21165_ B=$abc$48160$new_n21172_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21173_
.subckt MUX2X1 A=$abc$48160$new_n21154_ B=$abc$48160$new_n21173_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21174_
.subckt MUX2X1 A=regfile[29][40] B=regfile[28][40] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21175_
.subckt MUX2X1 A=regfile[25][40] B=regfile[24][40] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21176_
.subckt MUX2X1 A=$abc$48160$new_n21175_ B=$abc$48160$new_n21176_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21177_
.subckt MUX2X1 A=regfile[30][40] B=regfile[26][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21178_
.subckt OAI21X1 A=regfile[27][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21179_
.subckt AOI21X1 A=$abc$48160$new_n10964_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21179_ Y=$abc$48160$new_n21180_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21178_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21181_
.subckt OR2X1 A=$abc$48160$new_n21180_ B=$abc$48160$new_n21181_ Y=$abc$48160$new_n21182_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21177_ C=$abc$48160$new_n21182_ Y=$abc$48160$new_n21183_
.subckt OAI21X1 A=regfile[9][40] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21184_
.subckt AOI21X1 A=$abc$48160$new_n10951_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21184_ Y=$abc$48160$new_n21185_
.subckt MUX2X1 A=regfile[12][40] B=regfile[8][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21186_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21186_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21187_
.subckt OR2X1 A=$abc$48160$new_n21185_ B=$abc$48160$new_n21187_ Y=$abc$48160$new_n21188_
.subckt MUX2X1 A=$abc$48160$new_n10948_ B=$abc$48160$new_n10952_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21189_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21189_ Y=$abc$48160$new_n21190_
.subckt AOI21X1 A=$abc$48160$new_n10953_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21191_
.subckt OAI21X1 A=regfile[11][40] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21191_ Y=$abc$48160$new_n21192_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21190_ C=$abc$48160$new_n21192_ Y=$abc$48160$new_n21193_
.subckt NAND3X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21188_ C=$abc$48160$new_n21193_ Y=$abc$48160$new_n21194_
.subckt OAI21X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21183_ C=$abc$48160$new_n21194_ Y=$abc$48160$new_n21195_
.subckt NAND2X1 A=regfile[20][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21196_
.subckt AOI21X1 A=regfile[16][40] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21197_
.subckt NAND2X1 A=regfile[17][40] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21198_
.subckt AOI21X1 A=regfile[21][40] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21199_
.subckt AOI22X1 A=$abc$48160$new_n21196_ B=$abc$48160$new_n21197_ C=$abc$48160$new_n21198_ D=$abc$48160$new_n21199_ Y=$abc$48160$new_n21200_
.subckt NAND2X1 A=regfile[22][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21201_
.subckt AOI21X1 A=regfile[18][40] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21202_
.subckt NAND2X1 A=regfile[23][40] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21203_
.subckt AOI21X1 A=regfile[19][40] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21204_
.subckt AOI22X1 A=$abc$48160$new_n21201_ B=$abc$48160$new_n21202_ C=$abc$48160$new_n21203_ D=$abc$48160$new_n21204_ Y=$abc$48160$new_n21205_
.subckt MUX2X1 A=$abc$48160$new_n21200_ B=$abc$48160$new_n21205_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21206_
.subckt MUX2X1 A=regfile[7][40] B=regfile[3][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21207_
.subckt MUX2X1 A=regfile[6][40] B=regfile[2][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21208_
.subckt MUX2X1 A=$abc$48160$new_n21207_ B=$abc$48160$new_n21208_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21209_
.subckt MUX2X1 A=regfile[5][40] B=regfile[1][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21210_
.subckt MUX2X1 A=regfile[4][40] B=regfile[0][40] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21211_
.subckt MUX2X1 A=$abc$48160$new_n21210_ B=$abc$48160$new_n21211_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21212_
.subckt MUX2X1 A=$abc$48160$new_n21209_ B=$abc$48160$new_n21212_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21213_
.subckt MUX2X1 A=$abc$48160$new_n21206_ B=$abc$48160$new_n21213_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21214_
.subckt MUX2X1 A=$abc$48160$new_n21195_ B=$abc$48160$new_n21214_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21215_
.subckt MUX2X1 A=$abc$48160$new_n21174_ B=$abc$48160$new_n21215_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[40]
.subckt NAND2X1 A=$abc$48160$new_n11016_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21217_
.subckt AOI21X1 A=$abc$48160$new_n11020_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21218_
.subckt MUX2X1 A=$abc$48160$new_n11015_ B=$abc$48160$new_n11019_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21219_
.subckt AOI22X1 A=$abc$48160$new_n21217_ B=$abc$48160$new_n21218_ C=$abc$48160$new_n21219_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21220_
.subckt MUX2X1 A=regfile[23][41] B=regfile[19][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21221_
.subckt MUX2X1 A=regfile[22][41] B=regfile[18][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21222_
.subckt MUX2X1 A=$abc$48160$new_n21221_ B=$abc$48160$new_n21222_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21223_
.subckt OAI21X1 A=regfile[3][41] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21224_
.subckt AOI21X1 A=$abc$48160$new_n11002_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21224_ Y=$abc$48160$new_n21225_
.subckt OAI21X1 A=regfile[2][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21226_
.subckt AOI21X1 A=$abc$48160$new_n11001_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21226_ Y=$abc$48160$new_n21227_
.subckt MUX2X1 A=regfile[14][41] B=regfile[10][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21228_
.subckt MUX2X1 A=regfile[15][41] B=regfile[11][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21229_
.subckt OR2X1 A=regfile[25][41] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21230_
.subckt AOI21X1 A=$abc$48160$new_n11018_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21231_
.subckt MUX2X1 A=$abc$48160$new_n11014_ B=$abc$48160$new_n11017_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21232_
.subckt AOI22X1 A=$abc$48160$new_n21230_ B=$abc$48160$new_n21231_ C=$abc$48160$new_n21232_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21233_
.subckt MUX2X1 A=regfile[21][41] B=regfile[17][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21234_
.subckt MUX2X1 A=regfile[20][41] B=regfile[16][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21235_
.subckt MUX2X1 A=$abc$48160$new_n21234_ B=$abc$48160$new_n21235_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21236_
.subckt AOI21X1 A=$abc$48160$new_n11000_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21237_
.subckt OAI21X1 A=regfile[1][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21237_ Y=$abc$48160$new_n21238_
.subckt MUX2X1 A=regfile[4][41] B=regfile[0][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21239_
.subckt MUX2X1 A=regfile[12][41] B=regfile[8][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21240_
.subckt MUX2X1 A=regfile[13][41] B=regfile[9][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21241_
.subckt OR2X1 A=$abc$48160$new_n21225_ B=$abc$48160$new_n21227_ Y=$abc$48160$new_n21242_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21239_ C=$abc$48160$new_n21238_ Y=$abc$48160$new_n21243_
.subckt MUX2X1 A=$abc$48160$new_n21242_ B=$abc$48160$new_n21243_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21244_
.subckt MUX2X1 A=$abc$48160$new_n21228_ B=$abc$48160$new_n21229_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21245_
.subckt MUX2X1 A=$abc$48160$new_n21240_ B=$abc$48160$new_n21241_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21246_
.subckt MUX2X1 A=$abc$48160$new_n21245_ B=$abc$48160$new_n21246_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21247_
.subckt MUX2X1 A=$abc$48160$new_n21244_ B=$abc$48160$new_n21247_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21248_
.subckt MUX2X1 A=$abc$48160$new_n21223_ B=$abc$48160$new_n21236_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21249_
.subckt MUX2X1 A=$abc$48160$new_n21220_ B=$abc$48160$new_n21233_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21250_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21250_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n21251_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21249_ C=$abc$48160$new_n21251_ Y=$abc$48160$new_n21252_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21248_ C=$abc$48160$new_n21252_ Y=$abc$48160$new_n21253_
.subckt AOI21X1 A=$abc$48160$new_n11042_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21254_
.subckt OAI21X1 A=regfile[50][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21254_ Y=$abc$48160$new_n21255_
.subckt AOI21X1 A=$abc$48160$new_n11043_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21256_
.subckt OAI21X1 A=regfile[51][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21256_ Y=$abc$48160$new_n21257_
.subckt AOI21X1 A=$abc$48160$new_n11041_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21258_
.subckt OAI21X1 A=regfile[49][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21258_ Y=$abc$48160$new_n21259_
.subckt MUX2X1 A=$abc$48160$new_n11036_ B=$abc$48160$new_n11040_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21260_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21260_ Y=$abc$48160$new_n21261_
.subckt AOI21X1 A=$abc$48160$new_n11050_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21262_
.subckt OAI21X1 A=regfile[59][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21262_ Y=$abc$48160$new_n21263_
.subckt MUX2X1 A=$abc$48160$new_n11045_ B=$abc$48160$new_n11049_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21264_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21264_ Y=$abc$48160$new_n21265_
.subckt AOI21X1 A=$abc$48160$new_n11048_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21266_
.subckt OAI21X1 A=regfile[57][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21266_ Y=$abc$48160$new_n21267_
.subckt MUX2X1 A=$abc$48160$new_n11044_ B=$abc$48160$new_n11047_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21268_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21268_ Y=$abc$48160$new_n21269_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21263_ C=$abc$48160$new_n21265_ Y=$abc$48160$new_n21270_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21267_ C=$abc$48160$new_n21269_ Y=$abc$48160$new_n21271_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21270_ C=$abc$48160$new_n21271_ Y=$abc$48160$new_n21272_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21255_ C=$abc$48160$new_n21257_ Y=$abc$48160$new_n21273_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21259_ C=$abc$48160$new_n21261_ Y=$abc$48160$new_n21274_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21273_ C=$abc$48160$new_n21274_ Y=$abc$48160$new_n21275_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21272_ C=$abc$48160$new_n21275_ Y=$abc$48160$new_n21276_
.subckt MUX2X1 A=regfile[38][41] B=regfile[34][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21277_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21277_ Y=$abc$48160$new_n21278_
.subckt MUX2X1 A=regfile[39][41] B=regfile[35][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21279_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21279_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21280_
.subckt MUX2X1 A=regfile[36][41] B=regfile[32][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21281_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21281_ Y=$abc$48160$new_n21282_
.subckt MUX2X1 A=regfile[37][41] B=regfile[33][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21283_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21283_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21284_
.subckt AOI21X1 A=$abc$48160$new_n11035_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21285_
.subckt OAI21X1 A=regfile[43][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21285_ Y=$abc$48160$new_n21286_
.subckt MUX2X1 A=regfile[46][41] B=regfile[42][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21287_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21287_ C=$abc$48160$new_n21286_ Y=$abc$48160$new_n21288_
.subckt AOI21X1 A=$abc$48160$new_n11033_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21289_
.subckt OAI21X1 A=regfile[41][41] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21289_ Y=$abc$48160$new_n21290_
.subckt MUX2X1 A=regfile[44][41] B=regfile[40][41] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21291_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21291_ C=$abc$48160$new_n21290_ Y=$abc$48160$new_n21292_
.subckt AOI22X1 A=$abc$48160$new_n21278_ B=$abc$48160$new_n21280_ C=$abc$48160$new_n21282_ D=$abc$48160$new_n21284_ Y=$abc$48160$new_n21293_
.subckt MUX2X1 A=$abc$48160$new_n21288_ B=$abc$48160$new_n21292_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21294_
.subckt MUX2X1 A=$abc$48160$new_n21293_ B=$abc$48160$new_n21294_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21295_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21295_ C=$abc$48160$new_n21276_ Y=$abc$48160$new_n21296_
.subckt MUX2X1 A=$abc$48160$new_n21296_ B=$abc$48160$new_n21253_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[41]
.subckt AOI21X1 A=$abc$48160$new_n11091_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21298_
.subckt OAI21X1 A=regfile[43][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21298_ Y=$abc$48160$new_n21299_
.subckt MUX2X1 A=regfile[46][42] B=regfile[42][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21300_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21300_ C=$abc$48160$new_n21299_ Y=$abc$48160$new_n21301_
.subckt AOI21X1 A=$abc$48160$new_n11089_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21302_
.subckt OAI21X1 A=regfile[41][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21302_ Y=$abc$48160$new_n21303_
.subckt MUX2X1 A=regfile[44][42] B=regfile[40][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21304_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21304_ C=$abc$48160$new_n21303_ Y=$abc$48160$new_n21305_
.subckt AOI21X1 A=$abc$48160$new_n11106_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21306_
.subckt OAI21X1 A=regfile[59][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21306_ Y=$abc$48160$new_n21307_
.subckt MUX2X1 A=$abc$48160$new_n11101_ B=$abc$48160$new_n11105_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21308_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21308_ Y=$abc$48160$new_n21309_
.subckt AOI21X1 A=$abc$48160$new_n11104_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21310_
.subckt OAI21X1 A=regfile[57][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21310_ Y=$abc$48160$new_n21311_
.subckt MUX2X1 A=$abc$48160$new_n11100_ B=$abc$48160$new_n11103_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21312_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21312_ Y=$abc$48160$new_n21313_
.subckt MUX2X1 A=regfile[38][42] B=regfile[34][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21314_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21314_ Y=$abc$48160$new_n21315_
.subckt MUX2X1 A=regfile[39][42] B=regfile[35][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21316_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21316_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21317_
.subckt MUX2X1 A=regfile[36][42] B=regfile[32][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21318_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21318_ Y=$abc$48160$new_n21319_
.subckt MUX2X1 A=regfile[37][42] B=regfile[33][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21320_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21320_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21321_
.subckt AOI21X1 A=$abc$48160$new_n11098_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21322_
.subckt OAI21X1 A=regfile[50][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21322_ Y=$abc$48160$new_n21323_
.subckt AOI21X1 A=$abc$48160$new_n11099_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21324_
.subckt OAI21X1 A=regfile[51][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21324_ Y=$abc$48160$new_n21325_
.subckt AOI21X1 A=$abc$48160$new_n11097_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21326_
.subckt OAI21X1 A=regfile[49][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21326_ Y=$abc$48160$new_n21327_
.subckt MUX2X1 A=$abc$48160$new_n11092_ B=$abc$48160$new_n11096_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21328_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21328_ Y=$abc$48160$new_n21329_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21307_ C=$abc$48160$new_n21309_ Y=$abc$48160$new_n21330_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21311_ C=$abc$48160$new_n21313_ Y=$abc$48160$new_n21331_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21330_ C=$abc$48160$new_n21331_ Y=$abc$48160$new_n21332_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21323_ C=$abc$48160$new_n21325_ Y=$abc$48160$new_n21333_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21327_ C=$abc$48160$new_n21329_ Y=$abc$48160$new_n21334_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21333_ C=$abc$48160$new_n21334_ Y=$abc$48160$new_n21335_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21332_ C=$abc$48160$new_n21335_ Y=$abc$48160$new_n21336_
.subckt AOI22X1 A=$abc$48160$new_n21315_ B=$abc$48160$new_n21317_ C=$abc$48160$new_n21319_ D=$abc$48160$new_n21321_ Y=$abc$48160$new_n21337_
.subckt MUX2X1 A=$abc$48160$new_n21301_ B=$abc$48160$new_n21305_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21338_
.subckt MUX2X1 A=$abc$48160$new_n21337_ B=$abc$48160$new_n21338_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21339_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21339_ C=$abc$48160$new_n21336_ Y=$abc$48160$new_n21340_
.subckt MUX2X1 A=regfile[23][42] B=regfile[19][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21341_
.subckt MUX2X1 A=regfile[22][42] B=regfile[18][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21342_
.subckt MUX2X1 A=$abc$48160$new_n21341_ B=$abc$48160$new_n21342_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21343_
.subckt MUX2X1 A=regfile[21][42] B=regfile[17][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21344_
.subckt MUX2X1 A=regfile[20][42] B=regfile[16][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21345_
.subckt MUX2X1 A=$abc$48160$new_n21344_ B=$abc$48160$new_n21345_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21346_
.subckt MUX2X1 A=$abc$48160$new_n21343_ B=$abc$48160$new_n21346_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21347_
.subckt AOI21X1 A=$abc$48160$new_n11056_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21348_
.subckt OAI21X1 A=regfile[1][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21348_ Y=$abc$48160$new_n21349_
.subckt MUX2X1 A=regfile[4][42] B=regfile[0][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21350_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21350_ C=$abc$48160$new_n21349_ Y=$abc$48160$new_n21351_
.subckt OAI21X1 A=regfile[3][42] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21352_
.subckt AOI21X1 A=$abc$48160$new_n11058_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21352_ Y=$abc$48160$new_n21353_
.subckt OAI21X1 A=regfile[2][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21354_
.subckt AOI21X1 A=$abc$48160$new_n11057_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21354_ Y=$abc$48160$new_n21355_
.subckt OR2X1 A=$abc$48160$new_n21353_ B=$abc$48160$new_n21355_ Y=$abc$48160$new_n21356_
.subckt MUX2X1 A=$abc$48160$new_n21351_ B=$abc$48160$new_n21356_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21357_
.subckt MUX2X1 A=regfile[12][42] B=regfile[8][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21358_
.subckt MUX2X1 A=regfile[13][42] B=regfile[9][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21359_
.subckt MUX2X1 A=$abc$48160$new_n21358_ B=$abc$48160$new_n21359_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21360_
.subckt MUX2X1 A=regfile[14][42] B=regfile[10][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21361_
.subckt MUX2X1 A=regfile[15][42] B=regfile[11][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21362_
.subckt MUX2X1 A=$abc$48160$new_n21361_ B=$abc$48160$new_n21362_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21363_
.subckt MUX2X1 A=$abc$48160$new_n21360_ B=$abc$48160$new_n21363_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21364_
.subckt MUX2X1 A=$abc$48160$new_n21357_ B=$abc$48160$new_n21364_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21365_
.subckt AOI21X1 A=$abc$48160$new_n11074_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21366_
.subckt OAI21X1 A=regfile[25][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21366_ Y=$abc$48160$new_n21367_
.subckt MUX2X1 A=regfile[28][42] B=regfile[24][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21368_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21368_ C=$abc$48160$new_n21367_ Y=$abc$48160$new_n21369_
.subckt AOI21X1 A=$abc$48160$new_n11076_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21370_
.subckt OAI21X1 A=regfile[27][42] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21370_ Y=$abc$48160$new_n21371_
.subckt MUX2X1 A=regfile[30][42] B=regfile[26][42] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21372_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21372_ C=$abc$48160$new_n21371_ Y=$abc$48160$new_n21373_
.subckt MUX2X1 A=$abc$48160$new_n21369_ B=$abc$48160$new_n21373_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21374_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21347_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21375_
.subckt INVX1 A=$abc$48160$new_n21375_ Y=$abc$48160$new_n21376_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21374_ C=$abc$48160$new_n21376_ Y=$abc$48160$new_n21377_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21365_ C=$abc$48160$new_n21377_ Y=$abc$48160$new_n21378_
.subckt MUX2X1 A=$abc$48160$new_n21340_ B=$abc$48160$new_n21378_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[42]
.subckt OR2X1 A=regfile[25][43] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21380_
.subckt AOI21X1 A=$abc$48160$new_n11133_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21381_
.subckt MUX2X1 A=$abc$48160$new_n11129_ B=$abc$48160$new_n11132_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21382_
.subckt AOI22X1 A=$abc$48160$new_n21380_ B=$abc$48160$new_n21381_ C=$abc$48160$new_n21382_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21383_
.subckt NAND2X1 A=$abc$48160$new_n11123_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21384_
.subckt AOI21X1 A=$abc$48160$new_n11126_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21385_
.subckt MUX2X1 A=$abc$48160$new_n11122_ B=$abc$48160$new_n11125_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21386_
.subckt AOI22X1 A=$abc$48160$new_n21384_ B=$abc$48160$new_n21385_ C=$abc$48160$new_n21386_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21387_
.subckt AOI21X1 A=$abc$48160$new_n11135_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21388_
.subckt OAI21X1 A=regfile[27][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21388_ Y=$abc$48160$new_n21389_
.subckt MUX2X1 A=$abc$48160$new_n11130_ B=$abc$48160$new_n11134_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21390_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21390_ Y=$abc$48160$new_n21391_
.subckt AOI21X1 A=$abc$48160$new_n11127_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21392_
.subckt OAI21X1 A=regfile[18][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21392_ Y=$abc$48160$new_n21393_
.subckt AOI21X1 A=$abc$48160$new_n11128_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21394_
.subckt OAI21X1 A=regfile[19][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21394_ Y=$abc$48160$new_n21395_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21393_ C=$abc$48160$new_n21395_ Y=$abc$48160$new_n21396_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21389_ C=$abc$48160$new_n21391_ Y=$abc$48160$new_n21397_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21396_ C=$abc$48160$new_n21397_ Y=$abc$48160$new_n21398_
.subckt MUX2X1 A=$abc$48160$new_n21383_ B=$abc$48160$new_n21387_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21399_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21399_ Y=$abc$48160$new_n21400_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21398_ C=$abc$48160$new_n21400_ Y=$abc$48160$new_n21401_
.subckt MUX2X1 A=regfile[5][43] B=regfile[1][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21402_
.subckt MUX2X1 A=regfile[4][43] B=regfile[0][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21403_
.subckt MUX2X1 A=$abc$48160$new_n21402_ B=$abc$48160$new_n21403_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21404_
.subckt MUX2X1 A=regfile[13][43] B=regfile[9][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21405_
.subckt MUX2X1 A=regfile[12][43] B=regfile[8][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21406_
.subckt MUX2X1 A=$abc$48160$new_n21405_ B=$abc$48160$new_n21406_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21407_
.subckt AOI21X1 A=regfile[14][43] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21408_
.subckt OAI21X1 A=$abc$48160$new_n11121_ B=$abc$48160$new_n12363_ C=$abc$48160$new_n21408_ Y=$abc$48160$new_n21409_
.subckt NAND2X1 A=regfile[11][43] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21410_
.subckt AOI21X1 A=regfile[10][43] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21411_
.subckt AOI21X1 A=$abc$48160$new_n21410_ B=$abc$48160$new_n21411_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21412_
.subckt MUX2X1 A=regfile[6][43] B=regfile[2][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21413_
.subckt AOI21X1 A=$abc$48160$new_n11114_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21414_
.subckt OAI21X1 A=regfile[3][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21414_ Y=$abc$48160$new_n21415_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21413_ C=$abc$48160$new_n21415_ Y=$abc$48160$new_n21416_
.subckt MUX2X1 A=$abc$48160$new_n21404_ B=$abc$48160$new_n21407_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21417_
.subckt AOI22X1 A=$abc$48160$new_n21409_ B=$abc$48160$new_n21412_ C=$abc$48160$new_n21416_ D=$abc$48160$new_n12366_ Y=$abc$48160$new_n21418_
.subckt MUX2X1 A=$abc$48160$new_n21417_ B=$abc$48160$new_n21418_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21419_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21419_ C=$abc$48160$new_n21401_ Y=$abc$48160$new_n21420_
.subckt AOI21X1 A=regfile[55][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21421_
.subckt OAI21X1 A=$abc$48160$new_n11154_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21421_ Y=$abc$48160$new_n21422_
.subckt AOI21X1 A=regfile[54][43] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21423_
.subckt OAI21X1 A=$abc$48160$new_n11153_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21423_ Y=$abc$48160$new_n21424_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21422_ C=$abc$48160$new_n21424_ Y=$abc$48160$new_n21425_
.subckt AOI21X1 A=$abc$48160$new_n11156_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21426_
.subckt OAI21X1 A=regfile[49][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21426_ Y=$abc$48160$new_n21427_
.subckt MUX2X1 A=regfile[52][43] B=regfile[48][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21428_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21428_ C=$abc$48160$new_n21427_ Y=$abc$48160$new_n21429_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21429_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21430_
.subckt NAND2X1 A=$abc$48160$new_n11161_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21431_
.subckt AOI21X1 A=$abc$48160$new_n11165_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21432_
.subckt MUX2X1 A=$abc$48160$new_n11160_ B=$abc$48160$new_n11164_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21433_
.subckt AOI22X1 A=$abc$48160$new_n21431_ B=$abc$48160$new_n21432_ C=$abc$48160$new_n21433_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21434_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21434_ Y=$abc$48160$new_n21435_
.subckt AOI21X1 A=$abc$48160$new_n11163_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21436_
.subckt OAI21X1 A=regfile[57][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21436_ Y=$abc$48160$new_n21437_
.subckt MUX2X1 A=regfile[60][43] B=regfile[56][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21438_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21438_ C=$abc$48160$new_n21437_ Y=$abc$48160$new_n21439_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21439_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21440_
.subckt AOI22X1 A=$abc$48160$new_n21425_ B=$abc$48160$new_n21430_ C=$abc$48160$new_n21435_ D=$abc$48160$new_n21440_ Y=$abc$48160$new_n21441_
.subckt OAI21X1 A=regfile[34][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21442_
.subckt AOI21X1 A=$abc$48160$new_n11142_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21442_ Y=$abc$48160$new_n21443_
.subckt OAI21X1 A=regfile[35][43] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21444_
.subckt AOI21X1 A=$abc$48160$new_n11143_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21444_ Y=$abc$48160$new_n21445_
.subckt OR2X1 A=$abc$48160$new_n21443_ B=$abc$48160$new_n21445_ Y=$abc$48160$new_n21446_
.subckt MUX2X1 A=regfile[36][43] B=regfile[32][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21447_
.subckt AOI21X1 A=$abc$48160$new_n11141_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21448_
.subckt OAI21X1 A=regfile[33][43] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21448_ Y=$abc$48160$new_n21449_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21447_ C=$abc$48160$new_n21449_ Y=$abc$48160$new_n21450_
.subckt MUX2X1 A=regfile[47][43] B=regfile[43][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21451_
.subckt MUX2X1 A=regfile[46][43] B=regfile[42][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21452_
.subckt MUX2X1 A=$abc$48160$new_n21451_ B=$abc$48160$new_n21452_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21453_
.subckt MUX2X1 A=regfile[45][43] B=regfile[41][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21454_
.subckt MUX2X1 A=regfile[44][43] B=regfile[40][43] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21455_
.subckt MUX2X1 A=$abc$48160$new_n21454_ B=$abc$48160$new_n21455_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21456_
.subckt MUX2X1 A=$abc$48160$new_n21446_ B=$abc$48160$new_n21450_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21457_
.subckt MUX2X1 A=$abc$48160$new_n21453_ B=$abc$48160$new_n21456_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21458_
.subckt MUX2X1 A=$abc$48160$new_n21457_ B=$abc$48160$new_n21458_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21459_
.subckt MUX2X1 A=$abc$48160$new_n21441_ B=$abc$48160$new_n21459_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21460_
.subckt MUX2X1 A=$abc$48160$new_n21460_ B=$abc$48160$new_n21420_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[43]
.subckt MUX2X1 A=regfile[29][44] B=regfile[28][44] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21462_
.subckt MUX2X1 A=regfile[25][44] B=regfile[24][44] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21463_
.subckt MUX2X1 A=$abc$48160$new_n21462_ B=$abc$48160$new_n21463_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21464_
.subckt AOI21X1 A=$abc$48160$new_n11222_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21465_
.subckt OAI21X1 A=regfile[59][44] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21465_ Y=$abc$48160$new_n21466_
.subckt MUX2X1 A=$abc$48160$new_n11217_ B=$abc$48160$new_n11221_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21467_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21467_ Y=$abc$48160$new_n21468_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21466_ C=$abc$48160$new_n21468_ Y=$abc$48160$new_n21469_
.subckt OR2X1 A=regfile[57][44] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21470_
.subckt AOI21X1 A=$abc$48160$new_n11220_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21471_
.subckt MUX2X1 A=$abc$48160$new_n11216_ B=$abc$48160$new_n11219_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21472_
.subckt AOI22X1 A=$abc$48160$new_n21470_ B=$abc$48160$new_n21471_ C=$abc$48160$new_n21472_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21473_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21473_ Y=$abc$48160$new_n21474_
.subckt NAND2X1 A=regfile[50][44] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21475_
.subckt AOI21X1 A=regfile[54][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21476_
.subckt NAND2X1 A=regfile[51][44] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21477_
.subckt AOI21X1 A=regfile[55][44] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21478_
.subckt AOI22X1 A=$abc$48160$new_n21475_ B=$abc$48160$new_n21476_ C=$abc$48160$new_n21477_ D=$abc$48160$new_n21478_ Y=$abc$48160$new_n21479_
.subckt NAND2X1 A=regfile[48][44] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21480_
.subckt AOI21X1 A=regfile[52][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21481_
.subckt NAND2X1 A=regfile[53][44] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21482_
.subckt AOI21X1 A=regfile[49][44] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21483_
.subckt AOI22X1 A=$abc$48160$new_n21480_ B=$abc$48160$new_n21481_ C=$abc$48160$new_n21482_ D=$abc$48160$new_n21483_ Y=$abc$48160$new_n21484_
.subckt MUX2X1 A=$abc$48160$new_n21479_ B=$abc$48160$new_n21484_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21485_
.subckt NAND2X1 A=regfile[19][44] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21486_
.subckt AOI21X1 A=regfile[18][44] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21487_
.subckt NAND2X1 A=regfile[23][44] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21488_
.subckt AOI21X1 A=regfile[22][44] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21489_
.subckt AOI22X1 A=$abc$48160$new_n21486_ B=$abc$48160$new_n21487_ C=$abc$48160$new_n21488_ D=$abc$48160$new_n21489_ Y=$abc$48160$new_n21490_
.subckt NAND2X1 A=regfile[17][44] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21491_
.subckt AOI21X1 A=regfile[16][44] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21492_
.subckt NAND2X1 A=regfile[21][44] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21493_
.subckt AOI21X1 A=regfile[20][44] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21494_
.subckt AOI22X1 A=$abc$48160$new_n21491_ B=$abc$48160$new_n21492_ C=$abc$48160$new_n21493_ D=$abc$48160$new_n21494_ Y=$abc$48160$new_n21495_
.subckt MUX2X1 A=$abc$48160$new_n21490_ B=$abc$48160$new_n21495_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21496_
.subckt NAND2X1 A=$abc$48160$new_n11203_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21497_
.subckt AOI21X1 A=$abc$48160$new_n11207_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21498_
.subckt MUX2X1 A=$abc$48160$new_n11202_ B=$abc$48160$new_n11206_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21499_
.subckt AOI22X1 A=$abc$48160$new_n21497_ B=$abc$48160$new_n21498_ C=$abc$48160$new_n21499_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21500_
.subckt OR2X1 A=regfile[41][44] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21501_
.subckt AOI21X1 A=$abc$48160$new_n11205_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21502_
.subckt MUX2X1 A=$abc$48160$new_n11201_ B=$abc$48160$new_n11204_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21503_
.subckt AOI22X1 A=$abc$48160$new_n21501_ B=$abc$48160$new_n21502_ C=$abc$48160$new_n21503_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21504_
.subckt MUX2X1 A=$abc$48160$new_n21500_ B=$abc$48160$new_n21504_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21505_
.subckt AOI21X1 A=regfile[38][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21506_
.subckt OAI21X1 A=$abc$48160$new_n11195_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21506_ Y=$abc$48160$new_n21507_
.subckt AOI21X1 A=regfile[39][44] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21508_
.subckt OAI21X1 A=$abc$48160$new_n11196_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21508_ Y=$abc$48160$new_n21509_
.subckt AOI21X1 A=regfile[36][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21510_
.subckt OAI21X1 A=$abc$48160$new_n11193_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21510_ Y=$abc$48160$new_n21511_
.subckt AOI21X1 A=regfile[33][44] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21512_
.subckt OAI21X1 A=$abc$48160$new_n11198_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n21512_ Y=$abc$48160$new_n21513_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21507_ C=$abc$48160$new_n21509_ Y=$abc$48160$new_n21514_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21511_ C=$abc$48160$new_n21513_ Y=$abc$48160$new_n21515_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21469_ C=$abc$48160$new_n21474_ Y=$abc$48160$new_n21516_
.subckt NAND2X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21505_ Y=$abc$48160$new_n21517_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n21516_ C=$abc$48160$new_n21517_ Y=$abc$48160$new_n21518_
.subckt MUX2X1 A=regfile[30][44] B=regfile[26][44] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21519_
.subckt NAND2X1 A=$abc$48160$new_n11188_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21520_
.subckt AOI21X1 A=$abc$48160$new_n11192_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21521_
.subckt AOI21X1 A=$abc$48160$new_n21520_ B=$abc$48160$new_n21521_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21522_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21519_ C=$abc$48160$new_n21522_ Y=$abc$48160$new_n21523_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21464_ C=$abc$48160$new_n21523_ Y=$abc$48160$new_n21524_
.subckt OAI21X1 A=regfile[9][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21525_
.subckt AOI21X1 A=$abc$48160$new_n11178_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21525_ Y=$abc$48160$new_n21526_
.subckt MUX2X1 A=regfile[12][44] B=regfile[8][44] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21527_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21527_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21528_
.subckt MUX2X1 A=regfile[14][44] B=regfile[10][44] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21529_
.subckt NAND2X1 A=$abc$48160$new_n11176_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21530_
.subckt AOI21X1 A=$abc$48160$new_n11180_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21531_
.subckt AOI21X1 A=$abc$48160$new_n21530_ B=$abc$48160$new_n21531_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21532_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21529_ C=$abc$48160$new_n21532_ Y=$abc$48160$new_n21533_
.subckt OAI21X1 A=$abc$48160$new_n21526_ B=$abc$48160$new_n21528_ C=$abc$48160$new_n21533_ Y=$abc$48160$new_n21534_
.subckt MUX2X1 A=$abc$48160$new_n21524_ B=$abc$48160$new_n21534_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21535_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n21535_ C=$abc$48160$new_n21518_ Y=$abc$48160$new_n21536_
.subckt OAI21X1 A=regfile[1][44] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21537_
.subckt AOI21X1 A=$abc$48160$new_n11171_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21537_ Y=$abc$48160$new_n21538_
.subckt MUX2X1 A=regfile[4][44] B=regfile[0][44] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21539_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21539_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21540_
.subckt AOI21X1 A=$abc$48160$new_n11173_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21541_
.subckt OAI21X1 A=regfile[3][44] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21541_ Y=$abc$48160$new_n21542_
.subckt AOI21X1 A=$abc$48160$new_n11172_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21543_
.subckt OAI21X1 A=regfile[2][44] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21543_ Y=$abc$48160$new_n21544_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21542_ C=$abc$48160$new_n21544_ Y=$abc$48160$new_n21545_
.subckt OAI21X1 A=$abc$48160$new_n21538_ B=$abc$48160$new_n21540_ C=$abc$48160$new_n21545_ Y=$abc$48160$new_n21546_
.subckt MUX2X1 A=$abc$48160$new_n21496_ B=$abc$48160$new_n21546_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21547_
.subckt AOI21X1 A=$abc$48160$new_n21514_ B=$abc$48160$new_n21515_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21548_
.subckt OAI21X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21485_ C=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n21549_
.subckt OR2X1 A=$abc$48160$new_n21548_ B=$abc$48160$new_n21549_ Y=$abc$48160$new_n21550_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n21547_ C=$abc$48160$new_n21550_ Y=$abc$48160$new_n21551_
.subckt MUX2X1 A=$abc$48160$new_n21536_ B=$abc$48160$new_n21551_ S=$\regfile$rdreg[0]$q[3] Y=io_read_ports_2_data[44]
.subckt AOI21X1 A=regfile[55][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21553_
.subckt OAI21X1 A=$abc$48160$new_n11267_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21553_ Y=$abc$48160$new_n21554_
.subckt AOI21X1 A=regfile[54][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21555_
.subckt OAI21X1 A=$abc$48160$new_n11266_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21555_ Y=$abc$48160$new_n21556_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21554_ C=$abc$48160$new_n21556_ Y=$abc$48160$new_n21557_
.subckt AOI21X1 A=$abc$48160$new_n11269_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21558_
.subckt OAI21X1 A=regfile[49][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21558_ Y=$abc$48160$new_n21559_
.subckt MUX2X1 A=regfile[52][45] B=regfile[48][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21560_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21560_ C=$abc$48160$new_n21559_ Y=$abc$48160$new_n21561_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21561_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21562_
.subckt AOI21X1 A=regfile[59][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21563_
.subckt OAI21X1 A=$abc$48160$new_n11278_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n21563_ Y=$abc$48160$new_n21564_
.subckt AOI21X1 A=regfile[62][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21565_
.subckt OAI21X1 A=$abc$48160$new_n11273_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21565_ Y=$abc$48160$new_n21566_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21564_ C=$abc$48160$new_n21566_ Y=$abc$48160$new_n21567_
.subckt AOI21X1 A=$abc$48160$new_n11276_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21568_
.subckt OAI21X1 A=regfile[57][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21568_ Y=$abc$48160$new_n21569_
.subckt MUX2X1 A=regfile[60][45] B=regfile[56][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21570_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21570_ C=$abc$48160$new_n21569_ Y=$abc$48160$new_n21571_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21571_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21572_
.subckt AOI22X1 A=$abc$48160$new_n21557_ B=$abc$48160$new_n21562_ C=$abc$48160$new_n21567_ D=$abc$48160$new_n21572_ Y=$abc$48160$new_n21573_
.subckt NAND2X1 A=regfile[26][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21574_
.subckt AOI21X1 A=regfile[30][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21575_
.subckt NAND2X1 A=regfile[31][45] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21576_
.subckt AOI21X1 A=regfile[27][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21577_
.subckt AOI22X1 A=$abc$48160$new_n21574_ B=$abc$48160$new_n21575_ C=$abc$48160$new_n21576_ D=$abc$48160$new_n21577_ Y=$abc$48160$new_n21578_
.subckt NAND2X1 A=regfile[24][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21579_
.subckt AOI21X1 A=regfile[28][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21580_
.subckt NAND2X1 A=regfile[29][45] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21581_
.subckt AOI21X1 A=regfile[25][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21582_
.subckt AOI22X1 A=$abc$48160$new_n21579_ B=$abc$48160$new_n21580_ C=$abc$48160$new_n21581_ D=$abc$48160$new_n21582_ Y=$abc$48160$new_n21583_
.subckt MUX2X1 A=$abc$48160$new_n21578_ B=$abc$48160$new_n21583_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21584_
.subckt MUX2X1 A=regfile[23][45] B=regfile[19][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21585_
.subckt MUX2X1 A=regfile[22][45] B=regfile[18][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21586_
.subckt MUX2X1 A=$abc$48160$new_n21585_ B=$abc$48160$new_n21586_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21587_
.subckt MUX2X1 A=regfile[21][45] B=regfile[17][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21588_
.subckt MUX2X1 A=regfile[20][45] B=regfile[16][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21589_
.subckt MUX2X1 A=$abc$48160$new_n21588_ B=$abc$48160$new_n21589_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21590_
.subckt MUX2X1 A=$abc$48160$new_n21587_ B=$abc$48160$new_n21590_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21591_
.subckt MUX2X1 A=$abc$48160$new_n21584_ B=$abc$48160$new_n21591_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21592_
.subckt MUX2X1 A=$abc$48160$new_n21573_ B=$abc$48160$new_n21592_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n21593_
.subckt MUX2X1 A=regfile[35][45] B=regfile[34][45] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21594_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21594_ Y=$abc$48160$new_n21595_
.subckt MUX2X1 A=regfile[39][45] B=regfile[38][45] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21596_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21596_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21597_
.subckt MUX2X1 A=regfile[33][45] B=regfile[32][45] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21598_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21598_ Y=$abc$48160$new_n21599_
.subckt MUX2X1 A=regfile[37][45] B=regfile[36][45] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21600_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21600_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21601_
.subckt AOI21X1 A=$abc$48160$new_n11263_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21602_
.subckt OAI21X1 A=regfile[43][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21602_ Y=$abc$48160$new_n21603_
.subckt MUX2X1 A=regfile[46][45] B=regfile[42][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21604_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21604_ C=$abc$48160$new_n21603_ Y=$abc$48160$new_n21605_
.subckt AOI21X1 A=$abc$48160$new_n11261_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21606_
.subckt OAI21X1 A=regfile[41][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21606_ Y=$abc$48160$new_n21607_
.subckt MUX2X1 A=regfile[44][45] B=regfile[40][45] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21608_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21608_ C=$abc$48160$new_n21607_ Y=$abc$48160$new_n21609_
.subckt AOI22X1 A=$abc$48160$new_n21595_ B=$abc$48160$new_n21597_ C=$abc$48160$new_n21599_ D=$abc$48160$new_n21601_ Y=$abc$48160$new_n21610_
.subckt MUX2X1 A=$abc$48160$new_n21605_ B=$abc$48160$new_n21609_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21611_
.subckt MUX2X1 A=$abc$48160$new_n21610_ B=$abc$48160$new_n21611_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21612_
.subckt NAND2X1 A=regfile[8][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21613_
.subckt AOI21X1 A=regfile[12][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21614_
.subckt NAND2X1 A=regfile[13][45] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21615_
.subckt AOI21X1 A=regfile[9][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21616_
.subckt AOI22X1 A=$abc$48160$new_n21613_ B=$abc$48160$new_n21614_ C=$abc$48160$new_n21615_ D=$abc$48160$new_n21616_ Y=$abc$48160$new_n21617_
.subckt NAND2X1 A=regfile[10][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21618_
.subckt AOI21X1 A=regfile[14][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21619_
.subckt NAND2X1 A=regfile[15][45] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21620_
.subckt AOI21X1 A=regfile[11][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21621_
.subckt AOI22X1 A=$abc$48160$new_n21618_ B=$abc$48160$new_n21619_ C=$abc$48160$new_n21620_ D=$abc$48160$new_n21621_ Y=$abc$48160$new_n21622_
.subckt MUX2X1 A=$abc$48160$new_n21617_ B=$abc$48160$new_n21622_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21623_
.subckt NAND2X1 A=regfile[2][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21624_
.subckt AOI21X1 A=regfile[6][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21625_
.subckt NAND2X1 A=regfile[3][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21626_
.subckt AOI21X1 A=regfile[7][45] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21627_
.subckt AOI22X1 A=$abc$48160$new_n21624_ B=$abc$48160$new_n21625_ C=$abc$48160$new_n21626_ D=$abc$48160$new_n21627_ Y=$abc$48160$new_n21628_
.subckt NAND2X1 A=regfile[0][45] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21629_
.subckt AOI21X1 A=regfile[4][45] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21630_
.subckt NAND2X1 A=regfile[5][45] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21631_
.subckt AOI21X1 A=regfile[1][45] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21632_
.subckt AOI22X1 A=$abc$48160$new_n21629_ B=$abc$48160$new_n21630_ C=$abc$48160$new_n21631_ D=$abc$48160$new_n21632_ Y=$abc$48160$new_n21633_
.subckt MUX2X1 A=$abc$48160$new_n21628_ B=$abc$48160$new_n21633_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21634_
.subckt MUX2X1 A=$abc$48160$new_n21623_ B=$abc$48160$new_n21634_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21635_
.subckt MUX2X1 A=$abc$48160$new_n21612_ B=$abc$48160$new_n21635_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n21636_
.subckt MUX2X1 A=$abc$48160$new_n21593_ B=$abc$48160$new_n21636_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[45]
.subckt NAND2X1 A=regfile[58][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21638_
.subckt AOI21X1 A=regfile[62][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21639_
.subckt NAND2X1 A=regfile[63][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21640_
.subckt AOI21X1 A=regfile[59][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21641_
.subckt AOI22X1 A=$abc$48160$new_n21638_ B=$abc$48160$new_n21639_ C=$abc$48160$new_n21640_ D=$abc$48160$new_n21641_ Y=$abc$48160$new_n21642_
.subckt NAND2X1 A=regfile[56][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21643_
.subckt AOI21X1 A=regfile[60][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21644_
.subckt NAND2X1 A=regfile[61][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21645_
.subckt AOI21X1 A=regfile[57][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21646_
.subckt AOI22X1 A=$abc$48160$new_n21643_ B=$abc$48160$new_n21644_ C=$abc$48160$new_n21645_ D=$abc$48160$new_n21646_ Y=$abc$48160$new_n21647_
.subckt MUX2X1 A=$abc$48160$new_n21642_ B=$abc$48160$new_n21647_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21648_
.subckt NAND2X1 A=regfile[42][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21649_
.subckt AOI21X1 A=regfile[46][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21650_
.subckt NAND2X1 A=regfile[47][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21651_
.subckt AOI21X1 A=regfile[43][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21652_
.subckt AOI22X1 A=$abc$48160$new_n21649_ B=$abc$48160$new_n21650_ C=$abc$48160$new_n21651_ D=$abc$48160$new_n21652_ Y=$abc$48160$new_n21653_
.subckt NAND2X1 A=regfile[40][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21654_
.subckt AOI21X1 A=regfile[44][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21655_
.subckt NAND2X1 A=regfile[45][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21656_
.subckt AOI21X1 A=regfile[41][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21657_
.subckt AOI22X1 A=$abc$48160$new_n21654_ B=$abc$48160$new_n21655_ C=$abc$48160$new_n21656_ D=$abc$48160$new_n21657_ Y=$abc$48160$new_n21658_
.subckt MUX2X1 A=$abc$48160$new_n21653_ B=$abc$48160$new_n21658_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21659_
.subckt MUX2X1 A=$abc$48160$new_n21648_ B=$abc$48160$new_n21659_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21660_
.subckt NAND2X1 A=regfile[50][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21661_
.subckt AOI21X1 A=regfile[54][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21662_
.subckt NAND2X1 A=regfile[51][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21663_
.subckt AOI21X1 A=regfile[55][46] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21664_
.subckt AOI22X1 A=$abc$48160$new_n21661_ B=$abc$48160$new_n21662_ C=$abc$48160$new_n21663_ D=$abc$48160$new_n21664_ Y=$abc$48160$new_n21665_
.subckt NAND2X1 A=regfile[48][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21666_
.subckt AOI21X1 A=regfile[52][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21667_
.subckt NAND2X1 A=regfile[53][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21668_
.subckt AOI21X1 A=regfile[49][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21669_
.subckt AOI22X1 A=$abc$48160$new_n21666_ B=$abc$48160$new_n21667_ C=$abc$48160$new_n21668_ D=$abc$48160$new_n21669_ Y=$abc$48160$new_n21670_
.subckt MUX2X1 A=$abc$48160$new_n21665_ B=$abc$48160$new_n21670_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21671_
.subckt NAND2X1 A=regfile[34][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21672_
.subckt AOI21X1 A=regfile[38][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21673_
.subckt NAND2X1 A=regfile[35][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21674_
.subckt AOI21X1 A=regfile[39][46] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21675_
.subckt AOI22X1 A=$abc$48160$new_n21672_ B=$abc$48160$new_n21673_ C=$abc$48160$new_n21674_ D=$abc$48160$new_n21675_ Y=$abc$48160$new_n21676_
.subckt NAND2X1 A=regfile[32][46] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21677_
.subckt AOI21X1 A=regfile[36][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21678_
.subckt NAND2X1 A=regfile[37][46] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21679_
.subckt AOI21X1 A=regfile[33][46] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21680_
.subckt AOI22X1 A=$abc$48160$new_n21677_ B=$abc$48160$new_n21678_ C=$abc$48160$new_n21679_ D=$abc$48160$new_n21680_ Y=$abc$48160$new_n21681_
.subckt MUX2X1 A=$abc$48160$new_n21676_ B=$abc$48160$new_n21681_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21682_
.subckt MUX2X1 A=$abc$48160$new_n21671_ B=$abc$48160$new_n21682_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21683_
.subckt MUX2X1 A=$abc$48160$new_n21660_ B=$abc$48160$new_n21683_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21684_
.subckt MUX2X1 A=regfile[29][46] B=regfile[28][46] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21685_
.subckt MUX2X1 A=regfile[25][46] B=regfile[24][46] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21686_
.subckt MUX2X1 A=$abc$48160$new_n21685_ B=$abc$48160$new_n21686_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21687_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21687_ Y=$abc$48160$new_n21688_
.subckt MUX2X1 A=regfile[31][46] B=regfile[30][46] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21689_
.subckt MUX2X1 A=regfile[27][46] B=regfile[26][46] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21690_
.subckt MUX2X1 A=$abc$48160$new_n21689_ B=$abc$48160$new_n21690_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21691_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21691_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n21692_
.subckt AOI21X1 A=regfile[14][46] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21693_
.subckt OAI21X1 A=$abc$48160$new_n11291_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n21693_ Y=$abc$48160$new_n21694_
.subckt AOI21X1 A=regfile[10][46] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21695_
.subckt OAI21X1 A=$abc$48160$new_n11287_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n21695_ Y=$abc$48160$new_n21696_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21694_ C=$abc$48160$new_n21696_ Y=$abc$48160$new_n21697_
.subckt AOI21X1 A=regfile[15][46] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n21698_
.subckt OAI21X1 A=$abc$48160$new_n11292_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n21698_ Y=$abc$48160$new_n21699_
.subckt AOI21X1 A=regfile[11][46] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21700_
.subckt OAI21X1 A=$abc$48160$new_n11288_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n21700_ Y=$abc$48160$new_n21701_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21699_ C=$abc$48160$new_n21701_ Y=$abc$48160$new_n21702_
.subckt AND2X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21702_ Y=$abc$48160$new_n21703_
.subckt AOI22X1 A=$abc$48160$new_n21688_ B=$abc$48160$new_n21692_ C=$abc$48160$new_n21697_ D=$abc$48160$new_n21703_ Y=$abc$48160$new_n21704_
.subckt OAI21X1 A=regfile[17][46] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21705_
.subckt AOI21X1 A=$abc$48160$new_n11298_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21705_ Y=$abc$48160$new_n21706_
.subckt MUX2X1 A=regfile[20][46] B=regfile[16][46] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21707_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21707_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21708_
.subckt NAND2X1 A=$abc$48160$new_n11297_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21709_
.subckt NAND2X1 A=$abc$48160$new_n11300_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21710_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21709_ C=$abc$48160$new_n21710_ Y=$abc$48160$new_n21711_
.subckt AOI21X1 A=$abc$48160$new_n11299_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21712_
.subckt OAI21X1 A=regfile[18][46] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21712_ Y=$abc$48160$new_n21713_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21711_ C=$abc$48160$new_n21713_ Y=$abc$48160$new_n21714_
.subckt OAI21X1 A=$abc$48160$new_n21706_ B=$abc$48160$new_n21708_ C=$abc$48160$new_n21714_ Y=$abc$48160$new_n21715_
.subckt MUX2X1 A=regfile[7][46] B=regfile[3][46] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21716_
.subckt MUX2X1 A=regfile[6][46] B=regfile[2][46] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21717_
.subckt MUX2X1 A=$abc$48160$new_n21716_ B=$abc$48160$new_n21717_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21718_
.subckt MUX2X1 A=regfile[5][46] B=regfile[1][46] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21719_
.subckt MUX2X1 A=regfile[4][46] B=regfile[0][46] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21720_
.subckt MUX2X1 A=$abc$48160$new_n21719_ B=$abc$48160$new_n21720_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21721_
.subckt MUX2X1 A=$abc$48160$new_n21718_ B=$abc$48160$new_n21721_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21722_
.subckt MUX2X1 A=$abc$48160$new_n21715_ B=$abc$48160$new_n21722_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21723_
.subckt MUX2X1 A=$abc$48160$new_n21704_ B=$abc$48160$new_n21723_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21724_
.subckt MUX2X1 A=$abc$48160$new_n21684_ B=$abc$48160$new_n21724_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[46]
.subckt MUX2X1 A=regfile[21][47] B=regfile[17][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21726_
.subckt MUX2X1 A=regfile[20][47] B=regfile[16][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21727_
.subckt MUX2X1 A=$abc$48160$new_n21726_ B=$abc$48160$new_n21727_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21728_
.subckt MUX2X1 A=regfile[29][47] B=regfile[25][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21729_
.subckt MUX2X1 A=regfile[28][47] B=regfile[24][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21730_
.subckt MUX2X1 A=$abc$48160$new_n21729_ B=$abc$48160$new_n21730_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21731_
.subckt AOI21X1 A=$abc$48160$new_n11364_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21732_
.subckt OAI21X1 A=regfile[27][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21732_ Y=$abc$48160$new_n21733_
.subckt MUX2X1 A=$abc$48160$new_n11359_ B=$abc$48160$new_n11363_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21734_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21734_ Y=$abc$48160$new_n21735_
.subckt AOI21X1 A=$abc$48160$new_n11356_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21736_
.subckt OAI21X1 A=regfile[18][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21736_ Y=$abc$48160$new_n21737_
.subckt AOI21X1 A=$abc$48160$new_n11357_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21738_
.subckt OAI21X1 A=regfile[19][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21738_ Y=$abc$48160$new_n21739_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21733_ C=$abc$48160$new_n21735_ Y=$abc$48160$new_n21740_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21737_ C=$abc$48160$new_n21739_ Y=$abc$48160$new_n21741_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21740_ C=$abc$48160$new_n21741_ Y=$abc$48160$new_n21742_
.subckt MUX2X1 A=$abc$48160$new_n21728_ B=$abc$48160$new_n21731_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21743_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21743_ Y=$abc$48160$new_n21744_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21742_ C=$abc$48160$new_n21744_ Y=$abc$48160$new_n21745_
.subckt MUX2X1 A=regfile[9][47] B=regfile[8][47] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21746_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21746_ Y=$abc$48160$new_n21747_
.subckt MUX2X1 A=regfile[13][47] B=regfile[12][47] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21748_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21748_ Y=$abc$48160$new_n21749_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21747_ C=$abc$48160$new_n21749_ Y=$abc$48160$new_n21750_
.subckt MUX2X1 A=regfile[1][47] B=regfile[0][47] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21751_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21751_ Y=$abc$48160$new_n21752_
.subckt MUX2X1 A=regfile[5][47] B=regfile[4][47] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21753_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21753_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21754_
.subckt AOI21X1 A=$abc$48160$new_n21752_ B=$abc$48160$new_n21754_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21755_
.subckt AOI21X1 A=regfile[11][47] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21756_
.subckt OAI21X1 A=$abc$48160$new_n11352_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n21756_ Y=$abc$48160$new_n21757_
.subckt AOI21X1 A=regfile[14][47] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21758_
.subckt OAI21X1 A=$abc$48160$new_n11347_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21758_ Y=$abc$48160$new_n21759_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21757_ C=$abc$48160$new_n21759_ Y=$abc$48160$new_n21760_
.subckt MUX2X1 A=regfile[6][47] B=regfile[2][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21761_
.subckt AOI21X1 A=$abc$48160$new_n11345_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21762_
.subckt OAI21X1 A=regfile[3][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21762_ Y=$abc$48160$new_n21763_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21761_ C=$abc$48160$new_n21763_ Y=$abc$48160$new_n21764_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21764_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21765_
.subckt AOI22X1 A=$abc$48160$new_n21750_ B=$abc$48160$new_n21755_ C=$abc$48160$new_n21760_ D=$abc$48160$new_n21765_ Y=$abc$48160$new_n21766_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n21766_ C=$abc$48160$new_n21745_ Y=$abc$48160$new_n21767_
.subckt AOI21X1 A=regfile[55][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21768_
.subckt OAI21X1 A=$abc$48160$new_n11383_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21768_ Y=$abc$48160$new_n21769_
.subckt AOI21X1 A=regfile[54][47] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21770_
.subckt OAI21X1 A=$abc$48160$new_n11382_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21770_ Y=$abc$48160$new_n21771_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21769_ C=$abc$48160$new_n21771_ Y=$abc$48160$new_n21772_
.subckt AOI21X1 A=$abc$48160$new_n11385_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21773_
.subckt OAI21X1 A=regfile[49][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21773_ Y=$abc$48160$new_n21774_
.subckt MUX2X1 A=regfile[52][47] B=regfile[48][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21775_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21775_ C=$abc$48160$new_n21774_ Y=$abc$48160$new_n21776_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21776_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21777_
.subckt NAND2X1 A=$abc$48160$new_n11390_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21778_
.subckt AOI21X1 A=$abc$48160$new_n11394_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21779_
.subckt MUX2X1 A=$abc$48160$new_n11389_ B=$abc$48160$new_n11393_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21780_
.subckt AOI22X1 A=$abc$48160$new_n21778_ B=$abc$48160$new_n21779_ C=$abc$48160$new_n21780_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21781_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21781_ Y=$abc$48160$new_n21782_
.subckt AOI21X1 A=$abc$48160$new_n11392_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21783_
.subckt OAI21X1 A=regfile[57][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21783_ Y=$abc$48160$new_n21784_
.subckt MUX2X1 A=regfile[60][47] B=regfile[56][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21785_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21785_ C=$abc$48160$new_n21784_ Y=$abc$48160$new_n21786_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21786_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21787_
.subckt AOI22X1 A=$abc$48160$new_n21772_ B=$abc$48160$new_n21777_ C=$abc$48160$new_n21782_ D=$abc$48160$new_n21787_ Y=$abc$48160$new_n21788_
.subckt OAI21X1 A=regfile[34][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21789_
.subckt AOI21X1 A=$abc$48160$new_n11371_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21789_ Y=$abc$48160$new_n21790_
.subckt OAI21X1 A=regfile[35][47] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21791_
.subckt AOI21X1 A=$abc$48160$new_n11372_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21791_ Y=$abc$48160$new_n21792_
.subckt OR2X1 A=$abc$48160$new_n21790_ B=$abc$48160$new_n21792_ Y=$abc$48160$new_n21793_
.subckt MUX2X1 A=regfile[36][47] B=regfile[32][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21794_
.subckt AOI21X1 A=$abc$48160$new_n11370_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21795_
.subckt OAI21X1 A=regfile[33][47] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21795_ Y=$abc$48160$new_n21796_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21794_ C=$abc$48160$new_n21796_ Y=$abc$48160$new_n21797_
.subckt MUX2X1 A=regfile[47][47] B=regfile[43][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21798_
.subckt MUX2X1 A=regfile[46][47] B=regfile[42][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21799_
.subckt MUX2X1 A=$abc$48160$new_n21798_ B=$abc$48160$new_n21799_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21800_
.subckt MUX2X1 A=regfile[45][47] B=regfile[41][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21801_
.subckt MUX2X1 A=regfile[44][47] B=regfile[40][47] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21802_
.subckt MUX2X1 A=$abc$48160$new_n21801_ B=$abc$48160$new_n21802_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21803_
.subckt MUX2X1 A=$abc$48160$new_n21793_ B=$abc$48160$new_n21797_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21804_
.subckt MUX2X1 A=$abc$48160$new_n21800_ B=$abc$48160$new_n21803_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21805_
.subckt MUX2X1 A=$abc$48160$new_n21804_ B=$abc$48160$new_n21805_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21806_
.subckt MUX2X1 A=$abc$48160$new_n21788_ B=$abc$48160$new_n21806_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21807_
.subckt MUX2X1 A=$abc$48160$new_n21807_ B=$abc$48160$new_n21767_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[47]
.subckt AOI21X1 A=regfile[55][48] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21809_
.subckt OAI21X1 A=$abc$48160$new_n11439_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21809_ Y=$abc$48160$new_n21810_
.subckt AOI21X1 A=regfile[54][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21811_
.subckt OAI21X1 A=$abc$48160$new_n11438_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21811_ Y=$abc$48160$new_n21812_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21810_ C=$abc$48160$new_n21812_ Y=$abc$48160$new_n21813_
.subckt AOI21X1 A=$abc$48160$new_n11441_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21814_
.subckt OAI21X1 A=regfile[49][48] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21814_ Y=$abc$48160$new_n21815_
.subckt MUX2X1 A=regfile[52][48] B=regfile[48][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21816_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21816_ C=$abc$48160$new_n21815_ Y=$abc$48160$new_n21817_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21817_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21818_
.subckt AOI21X1 A=$abc$48160$new_n11450_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21819_
.subckt OAI21X1 A=regfile[59][48] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21819_ Y=$abc$48160$new_n21820_
.subckt MUX2X1 A=regfile[62][48] B=regfile[58][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21821_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21821_ C=$abc$48160$new_n21820_ Y=$abc$48160$new_n21822_
.subckt OR2X1 A=regfile[57][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21823_
.subckt AOI21X1 A=$abc$48160$new_n11448_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21824_
.subckt MUX2X1 A=$abc$48160$new_n11444_ B=$abc$48160$new_n11447_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21825_
.subckt AOI22X1 A=$abc$48160$new_n21823_ B=$abc$48160$new_n21824_ C=$abc$48160$new_n21825_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21826_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21826_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21827_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21822_ C=$abc$48160$new_n21827_ Y=$abc$48160$new_n21828_
.subckt AOI21X1 A=$abc$48160$new_n21813_ B=$abc$48160$new_n21818_ C=$abc$48160$new_n21828_ Y=$abc$48160$new_n21829_
.subckt NAND2X1 A=regfile[26][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21830_
.subckt AOI21X1 A=regfile[30][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21831_
.subckt NAND2X1 A=regfile[31][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21832_
.subckt AOI21X1 A=regfile[27][48] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21833_
.subckt AOI22X1 A=$abc$48160$new_n21830_ B=$abc$48160$new_n21831_ C=$abc$48160$new_n21832_ D=$abc$48160$new_n21833_ Y=$abc$48160$new_n21834_
.subckt NAND2X1 A=regfile[24][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21835_
.subckt AOI21X1 A=regfile[28][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21836_
.subckt NAND2X1 A=regfile[29][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21837_
.subckt AOI21X1 A=regfile[25][48] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21838_
.subckt AOI22X1 A=$abc$48160$new_n21835_ B=$abc$48160$new_n21836_ C=$abc$48160$new_n21837_ D=$abc$48160$new_n21838_ Y=$abc$48160$new_n21839_
.subckt MUX2X1 A=$abc$48160$new_n21834_ B=$abc$48160$new_n21839_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21840_
.subckt MUX2X1 A=regfile[23][48] B=regfile[19][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21841_
.subckt MUX2X1 A=regfile[22][48] B=regfile[18][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21842_
.subckt MUX2X1 A=$abc$48160$new_n21841_ B=$abc$48160$new_n21842_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21843_
.subckt MUX2X1 A=regfile[21][48] B=regfile[17][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21844_
.subckt MUX2X1 A=regfile[20][48] B=regfile[16][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21845_
.subckt MUX2X1 A=$abc$48160$new_n21844_ B=$abc$48160$new_n21845_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21846_
.subckt MUX2X1 A=$abc$48160$new_n21843_ B=$abc$48160$new_n21846_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21847_
.subckt MUX2X1 A=$abc$48160$new_n21840_ B=$abc$48160$new_n21847_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21848_
.subckt MUX2X1 A=$abc$48160$new_n21829_ B=$abc$48160$new_n21848_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n21849_
.subckt MUX2X1 A=regfile[37][48] B=regfile[33][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21850_
.subckt MUX2X1 A=regfile[36][48] B=regfile[32][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21851_
.subckt MUX2X1 A=$abc$48160$new_n21850_ B=$abc$48160$new_n21851_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21852_
.subckt MUX2X1 A=regfile[38][48] B=regfile[34][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21853_
.subckt MUX2X1 A=regfile[39][48] B=regfile[35][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21854_
.subckt MUX2X1 A=$abc$48160$new_n21853_ B=$abc$48160$new_n21854_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21855_
.subckt MUX2X1 A=regfile[45][48] B=regfile[41][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21856_
.subckt MUX2X1 A=regfile[44][48] B=regfile[40][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21857_
.subckt MUX2X1 A=$abc$48160$new_n21856_ B=$abc$48160$new_n21857_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21858_
.subckt MUX2X1 A=regfile[47][48] B=regfile[43][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21859_
.subckt MUX2X1 A=regfile[46][48] B=regfile[42][48] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21860_
.subckt MUX2X1 A=$abc$48160$new_n21859_ B=$abc$48160$new_n21860_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21861_
.subckt MUX2X1 A=$abc$48160$new_n21852_ B=$abc$48160$new_n21855_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21862_
.subckt MUX2X1 A=$abc$48160$new_n21858_ B=$abc$48160$new_n21861_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21863_
.subckt MUX2X1 A=$abc$48160$new_n21862_ B=$abc$48160$new_n21863_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n21864_
.subckt NAND2X1 A=regfile[8][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21865_
.subckt AOI21X1 A=regfile[12][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21866_
.subckt NAND2X1 A=regfile[13][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21867_
.subckt AOI21X1 A=regfile[9][48] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21868_
.subckt AOI22X1 A=$abc$48160$new_n21865_ B=$abc$48160$new_n21866_ C=$abc$48160$new_n21867_ D=$abc$48160$new_n21868_ Y=$abc$48160$new_n21869_
.subckt NAND2X1 A=regfile[10][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21870_
.subckt AOI21X1 A=regfile[14][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21871_
.subckt NAND2X1 A=regfile[15][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21872_
.subckt AOI21X1 A=regfile[11][48] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21873_
.subckt AOI22X1 A=$abc$48160$new_n21870_ B=$abc$48160$new_n21871_ C=$abc$48160$new_n21872_ D=$abc$48160$new_n21873_ Y=$abc$48160$new_n21874_
.subckt MUX2X1 A=$abc$48160$new_n21869_ B=$abc$48160$new_n21874_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21875_
.subckt NAND2X1 A=regfile[2][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21876_
.subckt AOI21X1 A=regfile[6][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21877_
.subckt NAND2X1 A=regfile[3][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21878_
.subckt AOI21X1 A=regfile[7][48] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21879_
.subckt AOI22X1 A=$abc$48160$new_n21876_ B=$abc$48160$new_n21877_ C=$abc$48160$new_n21878_ D=$abc$48160$new_n21879_ Y=$abc$48160$new_n21880_
.subckt NAND2X1 A=regfile[0][48] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21881_
.subckt AOI21X1 A=regfile[4][48] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21882_
.subckt NAND2X1 A=regfile[5][48] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21883_
.subckt AOI21X1 A=regfile[1][48] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21884_
.subckt AOI22X1 A=$abc$48160$new_n21881_ B=$abc$48160$new_n21882_ C=$abc$48160$new_n21883_ D=$abc$48160$new_n21884_ Y=$abc$48160$new_n21885_
.subckt MUX2X1 A=$abc$48160$new_n21880_ B=$abc$48160$new_n21885_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21886_
.subckt MUX2X1 A=$abc$48160$new_n21875_ B=$abc$48160$new_n21886_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21887_
.subckt MUX2X1 A=$abc$48160$new_n21864_ B=$abc$48160$new_n21887_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n21888_
.subckt MUX2X1 A=$abc$48160$new_n21849_ B=$abc$48160$new_n21888_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[48]
.subckt MUX2X1 A=regfile[61][49] B=regfile[57][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21890_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21890_ Y=$abc$48160$new_n21891_
.subckt MUX2X1 A=regfile[60][49] B=regfile[56][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21892_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21892_ Y=$abc$48160$new_n21893_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21891_ C=$abc$48160$new_n21893_ Y=$abc$48160$new_n21894_
.subckt MUX2X1 A=regfile[52][49] B=regfile[48][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21895_
.subckt MUX2X1 A=regfile[53][49] B=regfile[49][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21896_
.subckt MUX2X1 A=$abc$48160$new_n21895_ B=$abc$48160$new_n21896_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21897_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21897_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21898_
.subckt MUX2X1 A=$abc$48160$new_n11505_ B=$abc$48160$new_n11509_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21899_
.subckt MUX2X1 A=regfile[63][49] B=regfile[59][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21900_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21900_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21901_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21899_ C=$abc$48160$new_n21901_ Y=$abc$48160$new_n21902_
.subckt MUX2X1 A=regfile[54][49] B=regfile[50][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21903_
.subckt MUX2X1 A=regfile[55][49] B=regfile[51][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21904_
.subckt MUX2X1 A=$abc$48160$new_n21903_ B=$abc$48160$new_n21904_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n21905_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21905_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21906_
.subckt AOI22X1 A=$abc$48160$new_n21894_ B=$abc$48160$new_n21898_ C=$abc$48160$new_n21902_ D=$abc$48160$new_n21906_ Y=$abc$48160$new_n21907_
.subckt OAI21X1 A=regfile[32][49] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21908_
.subckt AOI21X1 A=$abc$48160$new_n11485_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21908_ Y=$abc$48160$new_n21909_
.subckt OAI21X1 A=regfile[33][49] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21910_
.subckt AOI21X1 A=$abc$48160$new_n11486_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21910_ Y=$abc$48160$new_n21911_
.subckt OAI21X1 A=$abc$48160$new_n21909_ B=$abc$48160$new_n21911_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n21912_
.subckt AOI21X1 A=$abc$48160$new_n11493_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21913_
.subckt OAI21X1 A=regfile[41][49] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21913_ Y=$abc$48160$new_n21914_
.subckt MUX2X1 A=regfile[44][49] B=regfile[40][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21915_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21915_ C=$abc$48160$new_n21914_ Y=$abc$48160$new_n21916_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21916_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21917_
.subckt AOI21X1 A=regfile[43][49] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21918_
.subckt OAI21X1 A=$abc$48160$new_n11495_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n21918_ Y=$abc$48160$new_n21919_
.subckt AOI21X1 A=regfile[46][49] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21920_
.subckt OAI21X1 A=$abc$48160$new_n11490_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21920_ Y=$abc$48160$new_n21921_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n21919_ C=$abc$48160$new_n21921_ Y=$abc$48160$new_n21922_
.subckt AOI21X1 A=regfile[35][49] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21923_
.subckt OAI21X1 A=$abc$48160$new_n11488_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n21923_ Y=$abc$48160$new_n21924_
.subckt NAND2X1 A=regfile[38][49] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21925_
.subckt AOI21X1 A=regfile[34][49] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21926_
.subckt AOI21X1 A=$abc$48160$new_n21925_ B=$abc$48160$new_n21926_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21927_
.subckt AOI21X1 A=$abc$48160$new_n21924_ B=$abc$48160$new_n21927_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21928_
.subckt AOI22X1 A=$abc$48160$new_n21912_ B=$abc$48160$new_n21917_ C=$abc$48160$new_n21922_ D=$abc$48160$new_n21928_ Y=$abc$48160$new_n21929_
.subckt MUX2X1 A=$abc$48160$new_n21907_ B=$abc$48160$new_n21929_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n21930_
.subckt AOI21X1 A=$abc$48160$new_n11478_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21931_
.subckt OAI21X1 A=regfile[25][49] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21931_ Y=$abc$48160$new_n21932_
.subckt MUX2X1 A=regfile[28][49] B=regfile[24][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21933_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21933_ C=$abc$48160$new_n21932_ Y=$abc$48160$new_n21934_
.subckt AOI21X1 A=$abc$48160$new_n11480_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21935_
.subckt OAI21X1 A=regfile[27][49] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21935_ Y=$abc$48160$new_n21936_
.subckt MUX2X1 A=regfile[30][49] B=regfile[26][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21937_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21937_ C=$abc$48160$new_n21936_ Y=$abc$48160$new_n21938_
.subckt MUX2X1 A=$abc$48160$new_n21934_ B=$abc$48160$new_n21938_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21939_
.subckt AOI21X1 A=$abc$48160$new_n11472_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21940_
.subckt OAI21X1 A=regfile[18][49] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21940_ Y=$abc$48160$new_n21941_
.subckt NAND2X1 A=$abc$48160$new_n11469_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21942_
.subckt NAND2X1 A=$abc$48160$new_n11473_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21943_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21942_ C=$abc$48160$new_n21943_ Y=$abc$48160$new_n21944_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21941_ C=$abc$48160$new_n21944_ Y=$abc$48160$new_n21945_
.subckt NAND2X1 A=$abc$48160$new_n11468_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21946_
.subckt AOI21X1 A=$abc$48160$new_n11471_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21947_
.subckt MUX2X1 A=$abc$48160$new_n11467_ B=$abc$48160$new_n11470_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21948_
.subckt AOI22X1 A=$abc$48160$new_n21946_ B=$abc$48160$new_n21947_ C=$abc$48160$new_n21948_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n21949_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21949_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n21950_
.subckt AOI21X1 A=$abc$48160$new_n21945_ B=$abc$48160$new_n21950_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n21951_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21939_ C=$abc$48160$new_n21951_ Y=$abc$48160$new_n21952_
.subckt MUX2X1 A=$abc$48160$new_n11451_ B=$abc$48160$new_n11455_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21953_
.subckt NAND2X1 A=$abc$48160$new_n11452_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21954_
.subckt AOI21X1 A=$abc$48160$new_n11456_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21955_
.subckt AOI22X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21953_ C=$abc$48160$new_n21954_ D=$abc$48160$new_n21955_ Y=$abc$48160$new_n21956_
.subckt MUX2X1 A=regfile[13][49] B=regfile[9][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21957_
.subckt MUX2X1 A=regfile[12][49] B=regfile[8][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21958_
.subckt MUX2X1 A=$abc$48160$new_n21957_ B=$abc$48160$new_n21958_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21959_
.subckt NAND2X1 A=$abc$48160$new_n11453_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n21960_
.subckt AOI21X1 A=$abc$48160$new_n11457_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21961_
.subckt OAI21X1 A=regfile[3][49] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21962_
.subckt AOI21X1 A=$abc$48160$new_n11458_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21962_ Y=$abc$48160$new_n21963_
.subckt AOI21X1 A=$abc$48160$new_n21960_ B=$abc$48160$new_n21961_ C=$abc$48160$new_n21963_ Y=$abc$48160$new_n21964_
.subckt MUX2X1 A=regfile[15][49] B=regfile[11][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21965_
.subckt MUX2X1 A=regfile[14][49] B=regfile[10][49] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21966_
.subckt MUX2X1 A=$abc$48160$new_n21965_ B=$abc$48160$new_n21966_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21967_
.subckt MUX2X1 A=$abc$48160$new_n21956_ B=$abc$48160$new_n21964_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21968_
.subckt NAND2X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21968_ Y=$abc$48160$new_n21969_
.subckt MUX2X1 A=$abc$48160$new_n21959_ B=$abc$48160$new_n21967_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n21970_
.subckt OR2X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n21970_ Y=$abc$48160$new_n21971_
.subckt NAND3X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n21969_ C=$abc$48160$new_n21971_ Y=$abc$48160$new_n21972_
.subckt NAND2X1 A=$abc$48160$new_n21952_ B=$abc$48160$new_n21972_ Y=$abc$48160$new_n21973_
.subckt MUX2X1 A=$abc$48160$new_n21930_ B=$abc$48160$new_n21973_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[49]
.subckt AOI21X1 A=$abc$48160$new_n11553_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21975_
.subckt OAI21X1 A=regfile[43][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21975_ Y=$abc$48160$new_n21976_
.subckt MUX2X1 A=regfile[46][50] B=regfile[42][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21977_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21977_ C=$abc$48160$new_n21976_ Y=$abc$48160$new_n21978_
.subckt AOI21X1 A=$abc$48160$new_n11551_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21979_
.subckt OAI21X1 A=regfile[41][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21979_ Y=$abc$48160$new_n21980_
.subckt MUX2X1 A=regfile[44][50] B=regfile[40][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n21981_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n21981_ C=$abc$48160$new_n21980_ Y=$abc$48160$new_n21982_
.subckt AOI21X1 A=$abc$48160$new_n11568_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21983_
.subckt OAI21X1 A=regfile[59][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21983_ Y=$abc$48160$new_n21984_
.subckt MUX2X1 A=$abc$48160$new_n11563_ B=$abc$48160$new_n11567_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21985_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21985_ Y=$abc$48160$new_n21986_
.subckt AOI21X1 A=$abc$48160$new_n11566_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n21987_
.subckt OAI21X1 A=regfile[57][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21987_ Y=$abc$48160$new_n21988_
.subckt MUX2X1 A=$abc$48160$new_n11562_ B=$abc$48160$new_n11565_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n21989_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n21989_ Y=$abc$48160$new_n21990_
.subckt MUX2X1 A=regfile[35][50] B=regfile[34][50] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21991_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21991_ Y=$abc$48160$new_n21992_
.subckt MUX2X1 A=regfile[39][50] B=regfile[38][50] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21993_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21993_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n21994_
.subckt MUX2X1 A=regfile[33][50] B=regfile[32][50] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21995_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n21995_ Y=$abc$48160$new_n21996_
.subckt MUX2X1 A=regfile[37][50] B=regfile[36][50] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21997_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n21997_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n21998_
.subckt AOI21X1 A=$abc$48160$new_n11560_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n21999_
.subckt OAI21X1 A=regfile[50][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n21999_ Y=$abc$48160$new_n22000_
.subckt AOI21X1 A=$abc$48160$new_n11561_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22001_
.subckt OAI21X1 A=regfile[51][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22001_ Y=$abc$48160$new_n22002_
.subckt AOI21X1 A=$abc$48160$new_n11559_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22003_
.subckt OAI21X1 A=regfile[49][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22003_ Y=$abc$48160$new_n22004_
.subckt MUX2X1 A=$abc$48160$new_n11554_ B=$abc$48160$new_n11558_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22005_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22005_ Y=$abc$48160$new_n22006_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n21984_ C=$abc$48160$new_n21986_ Y=$abc$48160$new_n22007_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n21988_ C=$abc$48160$new_n21990_ Y=$abc$48160$new_n22008_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22007_ C=$abc$48160$new_n22008_ Y=$abc$48160$new_n22009_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22000_ C=$abc$48160$new_n22002_ Y=$abc$48160$new_n22010_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22004_ C=$abc$48160$new_n22006_ Y=$abc$48160$new_n22011_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22010_ C=$abc$48160$new_n22011_ Y=$abc$48160$new_n22012_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22009_ C=$abc$48160$new_n22012_ Y=$abc$48160$new_n22013_
.subckt AOI22X1 A=$abc$48160$new_n21992_ B=$abc$48160$new_n21994_ C=$abc$48160$new_n21996_ D=$abc$48160$new_n21998_ Y=$abc$48160$new_n22014_
.subckt MUX2X1 A=$abc$48160$new_n21978_ B=$abc$48160$new_n21982_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22015_
.subckt MUX2X1 A=$abc$48160$new_n22014_ B=$abc$48160$new_n22015_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22016_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22016_ C=$abc$48160$new_n22013_ Y=$abc$48160$new_n22017_
.subckt MUX2X1 A=regfile[23][50] B=regfile[19][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22018_
.subckt MUX2X1 A=regfile[22][50] B=regfile[18][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22019_
.subckt MUX2X1 A=$abc$48160$new_n22018_ B=$abc$48160$new_n22019_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22020_
.subckt MUX2X1 A=regfile[21][50] B=regfile[17][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22021_
.subckt MUX2X1 A=regfile[20][50] B=regfile[16][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22022_
.subckt MUX2X1 A=$abc$48160$new_n22021_ B=$abc$48160$new_n22022_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22023_
.subckt MUX2X1 A=$abc$48160$new_n22020_ B=$abc$48160$new_n22023_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22024_
.subckt AOI21X1 A=$abc$48160$new_n11516_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22025_
.subckt OAI21X1 A=regfile[1][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22025_ Y=$abc$48160$new_n22026_
.subckt MUX2X1 A=regfile[4][50] B=regfile[0][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22027_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22027_ C=$abc$48160$new_n22026_ Y=$abc$48160$new_n22028_
.subckt OAI21X1 A=regfile[3][50] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22029_
.subckt AOI21X1 A=$abc$48160$new_n11518_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22029_ Y=$abc$48160$new_n22030_
.subckt OAI21X1 A=regfile[2][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22031_
.subckt AOI21X1 A=$abc$48160$new_n11517_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22031_ Y=$abc$48160$new_n22032_
.subckt OR2X1 A=$abc$48160$new_n22030_ B=$abc$48160$new_n22032_ Y=$abc$48160$new_n22033_
.subckt MUX2X1 A=$abc$48160$new_n22028_ B=$abc$48160$new_n22033_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22034_
.subckt MUX2X1 A=regfile[12][50] B=regfile[8][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22035_
.subckt MUX2X1 A=regfile[13][50] B=regfile[9][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22036_
.subckt MUX2X1 A=$abc$48160$new_n22035_ B=$abc$48160$new_n22036_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22037_
.subckt MUX2X1 A=regfile[14][50] B=regfile[10][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22038_
.subckt MUX2X1 A=regfile[15][50] B=regfile[11][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22039_
.subckt MUX2X1 A=$abc$48160$new_n22038_ B=$abc$48160$new_n22039_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22040_
.subckt MUX2X1 A=$abc$48160$new_n22037_ B=$abc$48160$new_n22040_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22041_
.subckt MUX2X1 A=$abc$48160$new_n22034_ B=$abc$48160$new_n22041_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22042_
.subckt AOI21X1 A=$abc$48160$new_n11536_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22043_
.subckt OAI21X1 A=regfile[25][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22043_ Y=$abc$48160$new_n22044_
.subckt MUX2X1 A=regfile[28][50] B=regfile[24][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22045_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22045_ C=$abc$48160$new_n22044_ Y=$abc$48160$new_n22046_
.subckt AOI21X1 A=$abc$48160$new_n11538_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22047_
.subckt OAI21X1 A=regfile[27][50] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22047_ Y=$abc$48160$new_n22048_
.subckt MUX2X1 A=regfile[30][50] B=regfile[26][50] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22049_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22049_ C=$abc$48160$new_n22048_ Y=$abc$48160$new_n22050_
.subckt MUX2X1 A=$abc$48160$new_n22046_ B=$abc$48160$new_n22050_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22051_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22024_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22052_
.subckt INVX1 A=$abc$48160$new_n22052_ Y=$abc$48160$new_n22053_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22051_ C=$abc$48160$new_n22053_ Y=$abc$48160$new_n22054_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22042_ C=$abc$48160$new_n22054_ Y=$abc$48160$new_n22055_
.subckt MUX2X1 A=$abc$48160$new_n22017_ B=$abc$48160$new_n22055_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[50]
.subckt MUX2X1 A=regfile[23][51] B=regfile[19][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22057_
.subckt MUX2X1 A=regfile[22][51] B=regfile[18][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22058_
.subckt MUX2X1 A=$abc$48160$new_n22057_ B=$abc$48160$new_n22058_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22059_
.subckt MUX2X1 A=regfile[21][51] B=regfile[17][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22060_
.subckt MUX2X1 A=regfile[20][51] B=regfile[16][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22061_
.subckt MUX2X1 A=$abc$48160$new_n22060_ B=$abc$48160$new_n22061_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22062_
.subckt MUX2X1 A=$abc$48160$new_n22059_ B=$abc$48160$new_n22062_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22063_
.subckt AOI21X1 A=$abc$48160$new_n11574_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22064_
.subckt OAI21X1 A=regfile[1][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22064_ Y=$abc$48160$new_n22065_
.subckt MUX2X1 A=regfile[4][51] B=regfile[0][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22066_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22066_ C=$abc$48160$new_n22065_ Y=$abc$48160$new_n22067_
.subckt OAI21X1 A=regfile[3][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22068_
.subckt AOI21X1 A=$abc$48160$new_n11576_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22068_ Y=$abc$48160$new_n22069_
.subckt OAI21X1 A=regfile[2][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22070_
.subckt AOI21X1 A=$abc$48160$new_n11575_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22070_ Y=$abc$48160$new_n22071_
.subckt OR2X1 A=$abc$48160$new_n22069_ B=$abc$48160$new_n22071_ Y=$abc$48160$new_n22072_
.subckt MUX2X1 A=$abc$48160$new_n22067_ B=$abc$48160$new_n22072_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22073_
.subckt MUX2X1 A=regfile[12][51] B=regfile[8][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22074_
.subckt MUX2X1 A=regfile[13][51] B=regfile[9][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22075_
.subckt MUX2X1 A=$abc$48160$new_n22074_ B=$abc$48160$new_n22075_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22076_
.subckt MUX2X1 A=regfile[14][51] B=regfile[10][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22077_
.subckt MUX2X1 A=regfile[15][51] B=regfile[11][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22078_
.subckt MUX2X1 A=$abc$48160$new_n22077_ B=$abc$48160$new_n22078_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22079_
.subckt MUX2X1 A=$abc$48160$new_n22076_ B=$abc$48160$new_n22079_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22080_
.subckt MUX2X1 A=$abc$48160$new_n22073_ B=$abc$48160$new_n22080_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22081_
.subckt AOI21X1 A=$abc$48160$new_n11592_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22082_
.subckt OAI21X1 A=regfile[25][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22082_ Y=$abc$48160$new_n22083_
.subckt MUX2X1 A=regfile[28][51] B=regfile[24][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22084_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22084_ C=$abc$48160$new_n22083_ Y=$abc$48160$new_n22085_
.subckt AOI21X1 A=$abc$48160$new_n11594_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22086_
.subckt OAI21X1 A=regfile[27][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22086_ Y=$abc$48160$new_n22087_
.subckt MUX2X1 A=regfile[30][51] B=regfile[26][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22088_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22088_ C=$abc$48160$new_n22087_ Y=$abc$48160$new_n22089_
.subckt MUX2X1 A=$abc$48160$new_n22085_ B=$abc$48160$new_n22089_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22090_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22063_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22091_
.subckt INVX1 A=$abc$48160$new_n22091_ Y=$abc$48160$new_n22092_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22090_ C=$abc$48160$new_n22092_ Y=$abc$48160$new_n22093_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22081_ C=$abc$48160$new_n22093_ Y=$abc$48160$new_n22094_
.subckt AOI21X1 A=regfile[57][51] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22095_
.subckt OAI21X1 A=$abc$48160$new_n11622_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22095_ Y=$abc$48160$new_n22096_
.subckt AOI21X1 A=regfile[60][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22097_
.subckt OAI21X1 A=$abc$48160$new_n11618_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22097_ Y=$abc$48160$new_n22098_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22096_ C=$abc$48160$new_n22098_ Y=$abc$48160$new_n22099_
.subckt AOI21X1 A=regfile[49][51] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22100_
.subckt OAI21X1 A=$abc$48160$new_n11615_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22100_ Y=$abc$48160$new_n22101_
.subckt NAND2X1 A=regfile[48][51] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22102_
.subckt AOI21X1 A=regfile[52][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22103_
.subckt AOI21X1 A=$abc$48160$new_n22102_ B=$abc$48160$new_n22103_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22104_
.subckt AOI21X1 A=$abc$48160$new_n22101_ B=$abc$48160$new_n22104_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22105_
.subckt AOI21X1 A=regfile[59][51] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22106_
.subckt OAI21X1 A=$abc$48160$new_n11624_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22106_ Y=$abc$48160$new_n22107_
.subckt AOI21X1 A=regfile[62][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22108_
.subckt OAI21X1 A=$abc$48160$new_n11619_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22108_ Y=$abc$48160$new_n22109_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22107_ C=$abc$48160$new_n22109_ Y=$abc$48160$new_n22110_
.subckt AOI21X1 A=regfile[55][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22111_
.subckt OAI21X1 A=$abc$48160$new_n11613_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22111_ Y=$abc$48160$new_n22112_
.subckt NAND2X1 A=regfile[50][51] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22113_
.subckt AOI21X1 A=regfile[54][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22114_
.subckt AOI21X1 A=$abc$48160$new_n22113_ B=$abc$48160$new_n22114_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22115_
.subckt AOI21X1 A=$abc$48160$new_n22112_ B=$abc$48160$new_n22115_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22116_
.subckt AOI22X1 A=$abc$48160$new_n22099_ B=$abc$48160$new_n22105_ C=$abc$48160$new_n22110_ D=$abc$48160$new_n22116_ Y=$abc$48160$new_n22117_
.subckt MUX2X1 A=regfile[36][51] B=regfile[32][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22118_
.subckt AOI21X1 A=$abc$48160$new_n11600_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22119_
.subckt OAI21X1 A=regfile[33][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22119_ Y=$abc$48160$new_n22120_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22118_ C=$abc$48160$new_n22120_ Y=$abc$48160$new_n22121_
.subckt MUX2X1 A=regfile[45][51] B=regfile[41][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22122_
.subckt MUX2X1 A=regfile[44][51] B=regfile[40][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22123_
.subckt MUX2X1 A=$abc$48160$new_n22122_ B=$abc$48160$new_n22123_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22124_
.subckt OAI21X1 A=regfile[34][51] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22125_
.subckt AOI21X1 A=$abc$48160$new_n11601_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22125_ Y=$abc$48160$new_n22126_
.subckt OAI21X1 A=regfile[35][51] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22127_
.subckt AOI21X1 A=$abc$48160$new_n11602_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22127_ Y=$abc$48160$new_n22128_
.subckt OR2X1 A=$abc$48160$new_n22126_ B=$abc$48160$new_n22128_ Y=$abc$48160$new_n22129_
.subckt MUX2X1 A=regfile[47][51] B=regfile[43][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22130_
.subckt MUX2X1 A=regfile[46][51] B=regfile[42][51] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22131_
.subckt MUX2X1 A=$abc$48160$new_n22130_ B=$abc$48160$new_n22131_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22132_
.subckt MUX2X1 A=$abc$48160$new_n22121_ B=$abc$48160$new_n22129_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22133_
.subckt MUX2X1 A=$abc$48160$new_n22124_ B=$abc$48160$new_n22132_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22134_
.subckt MUX2X1 A=$abc$48160$new_n22133_ B=$abc$48160$new_n22134_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22135_
.subckt MUX2X1 A=$abc$48160$new_n22117_ B=$abc$48160$new_n22135_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22136_
.subckt MUX2X1 A=$abc$48160$new_n22136_ B=$abc$48160$new_n22094_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[51]
.subckt NAND2X1 A=$abc$48160$new_n11646_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22138_
.subckt AOI21X1 A=$abc$48160$new_n11650_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22139_
.subckt MUX2X1 A=$abc$48160$new_n11645_ B=$abc$48160$new_n11649_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22140_
.subckt AOI22X1 A=$abc$48160$new_n22138_ B=$abc$48160$new_n22139_ C=$abc$48160$new_n22140_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22141_
.subckt MUX2X1 A=regfile[23][52] B=regfile[19][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22142_
.subckt MUX2X1 A=regfile[22][52] B=regfile[18][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22143_
.subckt MUX2X1 A=$abc$48160$new_n22142_ B=$abc$48160$new_n22143_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22144_
.subckt OAI21X1 A=regfile[3][52] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22145_
.subckt AOI21X1 A=$abc$48160$new_n11632_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22145_ Y=$abc$48160$new_n22146_
.subckt OAI21X1 A=regfile[2][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22147_
.subckt AOI21X1 A=$abc$48160$new_n11631_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22147_ Y=$abc$48160$new_n22148_
.subckt MUX2X1 A=regfile[14][52] B=regfile[10][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22149_
.subckt MUX2X1 A=regfile[15][52] B=regfile[11][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22150_
.subckt OR2X1 A=regfile[25][52] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22151_
.subckt AOI21X1 A=$abc$48160$new_n11648_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22152_
.subckt MUX2X1 A=$abc$48160$new_n11644_ B=$abc$48160$new_n11647_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22153_
.subckt AOI22X1 A=$abc$48160$new_n22151_ B=$abc$48160$new_n22152_ C=$abc$48160$new_n22153_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22154_
.subckt MUX2X1 A=regfile[21][52] B=regfile[17][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22155_
.subckt MUX2X1 A=regfile[20][52] B=regfile[16][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22156_
.subckt MUX2X1 A=$abc$48160$new_n22155_ B=$abc$48160$new_n22156_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22157_
.subckt AOI21X1 A=$abc$48160$new_n11630_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22158_
.subckt OAI21X1 A=regfile[1][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22158_ Y=$abc$48160$new_n22159_
.subckt MUX2X1 A=regfile[4][52] B=regfile[0][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22160_
.subckt MUX2X1 A=regfile[12][52] B=regfile[8][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22161_
.subckt MUX2X1 A=regfile[13][52] B=regfile[9][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22162_
.subckt OR2X1 A=$abc$48160$new_n22146_ B=$abc$48160$new_n22148_ Y=$abc$48160$new_n22163_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22160_ C=$abc$48160$new_n22159_ Y=$abc$48160$new_n22164_
.subckt MUX2X1 A=$abc$48160$new_n22163_ B=$abc$48160$new_n22164_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22165_
.subckt MUX2X1 A=$abc$48160$new_n22149_ B=$abc$48160$new_n22150_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22166_
.subckt MUX2X1 A=$abc$48160$new_n22161_ B=$abc$48160$new_n22162_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22167_
.subckt MUX2X1 A=$abc$48160$new_n22166_ B=$abc$48160$new_n22167_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22168_
.subckt MUX2X1 A=$abc$48160$new_n22165_ B=$abc$48160$new_n22168_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22169_
.subckt MUX2X1 A=$abc$48160$new_n22144_ B=$abc$48160$new_n22157_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22170_
.subckt MUX2X1 A=$abc$48160$new_n22141_ B=$abc$48160$new_n22154_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22171_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22171_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22172_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22170_ C=$abc$48160$new_n22172_ Y=$abc$48160$new_n22173_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22169_ C=$abc$48160$new_n22173_ Y=$abc$48160$new_n22174_
.subckt AOI21X1 A=$abc$48160$new_n11672_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22175_
.subckt OAI21X1 A=regfile[50][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22175_ Y=$abc$48160$new_n22176_
.subckt AOI21X1 A=$abc$48160$new_n11673_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22177_
.subckt OAI21X1 A=regfile[51][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22177_ Y=$abc$48160$new_n22178_
.subckt AOI21X1 A=$abc$48160$new_n11671_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22179_
.subckt OAI21X1 A=regfile[49][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22179_ Y=$abc$48160$new_n22180_
.subckt MUX2X1 A=$abc$48160$new_n11666_ B=$abc$48160$new_n11670_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22181_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22181_ Y=$abc$48160$new_n22182_
.subckt AOI21X1 A=$abc$48160$new_n11680_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22183_
.subckt OAI21X1 A=regfile[59][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22183_ Y=$abc$48160$new_n22184_
.subckt MUX2X1 A=$abc$48160$new_n11675_ B=$abc$48160$new_n11679_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22185_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22185_ Y=$abc$48160$new_n22186_
.subckt AOI21X1 A=$abc$48160$new_n11678_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22187_
.subckt OAI21X1 A=regfile[57][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22187_ Y=$abc$48160$new_n22188_
.subckt MUX2X1 A=$abc$48160$new_n11674_ B=$abc$48160$new_n11677_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22189_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22189_ Y=$abc$48160$new_n22190_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22184_ C=$abc$48160$new_n22186_ Y=$abc$48160$new_n22191_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22188_ C=$abc$48160$new_n22190_ Y=$abc$48160$new_n22192_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22191_ C=$abc$48160$new_n22192_ Y=$abc$48160$new_n22193_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22176_ C=$abc$48160$new_n22178_ Y=$abc$48160$new_n22194_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22180_ C=$abc$48160$new_n22182_ Y=$abc$48160$new_n22195_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22194_ C=$abc$48160$new_n22195_ Y=$abc$48160$new_n22196_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22193_ C=$abc$48160$new_n22196_ Y=$abc$48160$new_n22197_
.subckt MUX2X1 A=regfile[38][52] B=regfile[34][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22198_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22198_ Y=$abc$48160$new_n22199_
.subckt MUX2X1 A=regfile[39][52] B=regfile[35][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22200_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22200_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22201_
.subckt MUX2X1 A=regfile[36][52] B=regfile[32][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22202_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22202_ Y=$abc$48160$new_n22203_
.subckt MUX2X1 A=regfile[37][52] B=regfile[33][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22204_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22204_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22205_
.subckt AOI21X1 A=$abc$48160$new_n11665_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22206_
.subckt OAI21X1 A=regfile[43][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22206_ Y=$abc$48160$new_n22207_
.subckt MUX2X1 A=regfile[46][52] B=regfile[42][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22208_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22208_ C=$abc$48160$new_n22207_ Y=$abc$48160$new_n22209_
.subckt AOI21X1 A=$abc$48160$new_n11663_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22210_
.subckt OAI21X1 A=regfile[41][52] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22210_ Y=$abc$48160$new_n22211_
.subckt MUX2X1 A=regfile[44][52] B=regfile[40][52] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22212_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22212_ C=$abc$48160$new_n22211_ Y=$abc$48160$new_n22213_
.subckt AOI22X1 A=$abc$48160$new_n22199_ B=$abc$48160$new_n22201_ C=$abc$48160$new_n22203_ D=$abc$48160$new_n22205_ Y=$abc$48160$new_n22214_
.subckt MUX2X1 A=$abc$48160$new_n22209_ B=$abc$48160$new_n22213_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22215_
.subckt MUX2X1 A=$abc$48160$new_n22214_ B=$abc$48160$new_n22215_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22216_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22216_ C=$abc$48160$new_n22197_ Y=$abc$48160$new_n22217_
.subckt MUX2X1 A=$abc$48160$new_n22217_ B=$abc$48160$new_n22174_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[52]
.subckt OR2X1 A=regfile[57][53] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22219_
.subckt AOI21X1 A=$abc$48160$new_n11735_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22220_
.subckt MUX2X1 A=$abc$48160$new_n11731_ B=$abc$48160$new_n11734_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22221_
.subckt AOI22X1 A=$abc$48160$new_n22219_ B=$abc$48160$new_n22220_ C=$abc$48160$new_n22221_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22222_
.subckt NAND2X1 A=$abc$48160$new_n11724_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22223_
.subckt AOI21X1 A=$abc$48160$new_n11728_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22224_
.subckt MUX2X1 A=$abc$48160$new_n11723_ B=$abc$48160$new_n11727_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22225_
.subckt AOI22X1 A=$abc$48160$new_n22223_ B=$abc$48160$new_n22224_ C=$abc$48160$new_n22225_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22226_
.subckt MUX2X1 A=regfile[55][53] B=regfile[54][53] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22227_
.subckt MUX2X1 A=regfile[51][53] B=regfile[50][53] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22228_
.subckt MUX2X1 A=$abc$48160$new_n22227_ B=$abc$48160$new_n22228_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22229_
.subckt MUX2X1 A=regfile[63][53] B=regfile[62][53] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22230_
.subckt MUX2X1 A=regfile[59][53] B=regfile[58][53] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22231_
.subckt MUX2X1 A=$abc$48160$new_n22230_ B=$abc$48160$new_n22231_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22232_
.subckt MUX2X1 A=$abc$48160$new_n22229_ B=$abc$48160$new_n22232_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22233_
.subckt MUX2X1 A=$abc$48160$new_n22222_ B=$abc$48160$new_n22226_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22234_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22234_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22235_
.subckt OAI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22233_ C=$abc$48160$new_n22235_ Y=$abc$48160$new_n22236_
.subckt MUX2X1 A=regfile[36][53] B=regfile[32][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22237_
.subckt AOI21X1 A=$abc$48160$new_n11713_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22238_
.subckt OAI21X1 A=regfile[33][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22238_ Y=$abc$48160$new_n22239_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22237_ C=$abc$48160$new_n22239_ Y=$abc$48160$new_n22240_
.subckt AOI21X1 A=$abc$48160$new_n11720_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22241_
.subckt OAI21X1 A=regfile[41][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22241_ Y=$abc$48160$new_n22242_
.subckt MUX2X1 A=regfile[44][53] B=regfile[40][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22243_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22243_ C=$abc$48160$new_n22242_ Y=$abc$48160$new_n22244_
.subckt AOI21X1 A=$abc$48160$new_n11722_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22245_
.subckt OAI21X1 A=regfile[43][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22245_ Y=$abc$48160$new_n22246_
.subckt MUX2X1 A=regfile[46][53] B=regfile[42][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22247_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22247_ C=$abc$48160$new_n22246_ Y=$abc$48160$new_n22248_
.subckt MUX2X1 A=regfile[38][53] B=regfile[34][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22249_
.subckt AOI21X1 A=$abc$48160$new_n11715_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22250_
.subckt OAI21X1 A=regfile[35][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22250_ Y=$abc$48160$new_n22251_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22249_ C=$abc$48160$new_n22251_ Y=$abc$48160$new_n22252_
.subckt MUX2X1 A=$abc$48160$new_n22240_ B=$abc$48160$new_n22244_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22253_
.subckt MUX2X1 A=$abc$48160$new_n22248_ B=$abc$48160$new_n22252_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22254_
.subckt MUX2X1 A=$abc$48160$new_n22253_ B=$abc$48160$new_n22254_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22255_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22255_ C=$abc$48160$new_n22236_ Y=$abc$48160$new_n22256_
.subckt OAI21X1 A=regfile[18][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22257_
.subckt AOI21X1 A=$abc$48160$new_n11699_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22257_ Y=$abc$48160$new_n22258_
.subckt OAI21X1 A=regfile[19][53] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22259_
.subckt AOI21X1 A=$abc$48160$new_n11700_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22259_ Y=$abc$48160$new_n22260_
.subckt OAI21X1 A=regfile[26][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22261_
.subckt AOI21X1 A=$abc$48160$new_n11706_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22261_ Y=$abc$48160$new_n22262_
.subckt OAI21X1 A=regfile[27][53] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22263_
.subckt AOI21X1 A=$abc$48160$new_n11707_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22263_ Y=$abc$48160$new_n22264_
.subckt MUX2X1 A=regfile[20][53] B=regfile[16][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22265_
.subckt MUX2X1 A=regfile[21][53] B=regfile[17][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22266_
.subckt MUX2X1 A=$abc$48160$new_n22265_ B=$abc$48160$new_n22266_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22267_
.subckt OAI21X1 A=regfile[24][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22268_
.subckt AOI21X1 A=$abc$48160$new_n11704_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22268_ Y=$abc$48160$new_n22269_
.subckt OAI21X1 A=regfile[25][53] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22270_
.subckt AOI21X1 A=$abc$48160$new_n11705_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22270_ Y=$abc$48160$new_n22271_
.subckt OAI21X1 A=$abc$48160$new_n22262_ B=$abc$48160$new_n22264_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22272_
.subckt OAI21X1 A=$abc$48160$new_n22269_ B=$abc$48160$new_n22271_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22273_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22272_ C=$abc$48160$new_n22273_ Y=$abc$48160$new_n22274_
.subckt OAI21X1 A=$abc$48160$new_n22258_ B=$abc$48160$new_n22260_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22275_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22267_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22276_
.subckt MUX2X1 A=regfile[4][53] B=regfile[0][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22277_
.subckt AOI21X1 A=$abc$48160$new_n11686_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22278_
.subckt OAI21X1 A=regfile[1][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22278_ Y=$abc$48160$new_n22279_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22277_ C=$abc$48160$new_n22279_ Y=$abc$48160$new_n22280_
.subckt MUX2X1 A=regfile[13][53] B=regfile[9][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22281_
.subckt MUX2X1 A=regfile[12][53] B=regfile[8][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22282_
.subckt MUX2X1 A=$abc$48160$new_n22281_ B=$abc$48160$new_n22282_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22283_
.subckt MUX2X1 A=regfile[15][53] B=regfile[11][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22284_
.subckt MUX2X1 A=regfile[14][53] B=regfile[10][53] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22285_
.subckt MUX2X1 A=$abc$48160$new_n22284_ B=$abc$48160$new_n22285_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22286_
.subckt OAI21X1 A=regfile[2][53] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22287_
.subckt AOI21X1 A=$abc$48160$new_n11687_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22287_ Y=$abc$48160$new_n22288_
.subckt OAI21X1 A=regfile[3][53] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22289_
.subckt AOI21X1 A=$abc$48160$new_n11688_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22289_ Y=$abc$48160$new_n22290_
.subckt OR2X1 A=$abc$48160$new_n22288_ B=$abc$48160$new_n22290_ Y=$abc$48160$new_n22291_
.subckt MUX2X1 A=$abc$48160$new_n22283_ B=$abc$48160$new_n22286_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22292_
.subckt MUX2X1 A=$abc$48160$new_n22280_ B=$abc$48160$new_n22291_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22293_
.subckt MUX2X1 A=$abc$48160$new_n22292_ B=$abc$48160$new_n22293_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22294_
.subckt AOI21X1 A=$abc$48160$new_n22275_ B=$abc$48160$new_n22276_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22295_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n22294_ C=$abc$48160$new_n22295_ D=$abc$48160$new_n22274_ Y=$abc$48160$new_n22296_
.subckt MUX2X1 A=$abc$48160$new_n22256_ B=$abc$48160$new_n22296_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[53]
.subckt MUX2X1 A=regfile[47][54] B=regfile[43][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22298_
.subckt MUX2X1 A=regfile[46][54] B=regfile[42][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22299_
.subckt MUX2X1 A=$abc$48160$new_n22298_ B=$abc$48160$new_n22299_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22300_
.subckt MUX2X1 A=regfile[39][54] B=regfile[35][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22301_
.subckt MUX2X1 A=regfile[38][54] B=regfile[34][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22302_
.subckt MUX2X1 A=$abc$48160$new_n22301_ B=$abc$48160$new_n22302_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22303_
.subckt OAI21X1 A=regfile[54][54] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22304_
.subckt AOI21X1 A=$abc$48160$new_n11781_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22304_ Y=$abc$48160$new_n22305_
.subckt OAI21X1 A=regfile[51][54] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22306_
.subckt AOI21X1 A=$abc$48160$new_n11786_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22306_ Y=$abc$48160$new_n22307_
.subckt OAI21X1 A=$abc$48160$new_n22305_ B=$abc$48160$new_n22307_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n22308_
.subckt OAI21X1 A=regfile[58][54] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22309_
.subckt AOI21X1 A=$abc$48160$new_n11792_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22309_ Y=$abc$48160$new_n22310_
.subckt OAI21X1 A=regfile[59][54] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22311_
.subckt AOI21X1 A=$abc$48160$new_n11793_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22311_ Y=$abc$48160$new_n22312_
.subckt OAI21X1 A=$abc$48160$new_n22310_ B=$abc$48160$new_n22312_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22313_
.subckt AOI21X1 A=$abc$48160$new_n11763_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22314_
.subckt OAI21X1 A=regfile[27][54] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22314_ Y=$abc$48160$new_n22315_
.subckt MUX2X1 A=$abc$48160$new_n11758_ B=$abc$48160$new_n11762_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22316_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22316_ Y=$abc$48160$new_n22317_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22315_ C=$abc$48160$new_n22317_ Y=$abc$48160$new_n22318_
.subckt NAND2X1 A=regfile[22][54] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22319_
.subckt AOI21X1 A=regfile[18][54] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22320_
.subckt NAND2X1 A=regfile[23][54] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22321_
.subckt AOI21X1 A=regfile[19][54] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22322_
.subckt AOI22X1 A=$abc$48160$new_n22319_ B=$abc$48160$new_n22320_ C=$abc$48160$new_n22321_ D=$abc$48160$new_n22322_ Y=$abc$48160$new_n22323_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22323_ Y=$abc$48160$new_n22324_
.subckt MUX2X1 A=regfile[11][54] B=regfile[10][54] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22325_
.subckt MUX2X1 A=$abc$48160$new_n11751_ B=$abc$48160$new_n11752_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22326_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n22326_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n22327_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n22325_ C=$abc$48160$new_n22327_ Y=$abc$48160$new_n22328_
.subckt MUX2X1 A=$abc$48160$new_n11740_ B=$abc$48160$new_n11741_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22329_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n22329_ Y=$abc$48160$new_n22330_
.subckt MUX2X1 A=$abc$48160$new_n11744_ B=$abc$48160$new_n11745_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22331_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n22331_ Y=$abc$48160$new_n22332_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22330_ C=$abc$48160$new_n22332_ Y=$abc$48160$new_n22333_
.subckt MUX2X1 A=regfile[37][54] B=regfile[33][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22334_
.subckt MUX2X1 A=regfile[36][54] B=regfile[32][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22335_
.subckt MUX2X1 A=$abc$48160$new_n22334_ B=$abc$48160$new_n22335_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22336_
.subckt MUX2X1 A=regfile[44][54] B=regfile[40][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22337_
.subckt MUX2X1 A=regfile[45][54] B=regfile[41][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22338_
.subckt MUX2X1 A=$abc$48160$new_n22337_ B=$abc$48160$new_n22338_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22339_
.subckt MUX2X1 A=regfile[52][54] B=regfile[48][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22340_
.subckt MUX2X1 A=regfile[53][54] B=regfile[49][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22341_
.subckt MUX2X1 A=$abc$48160$new_n22340_ B=$abc$48160$new_n22341_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22342_
.subckt OAI21X1 A=regfile[56][54] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22343_
.subckt AOI21X1 A=$abc$48160$new_n11790_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22343_ Y=$abc$48160$new_n22344_
.subckt OAI21X1 A=regfile[57][54] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22345_
.subckt AOI21X1 A=$abc$48160$new_n11791_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22345_ Y=$abc$48160$new_n22346_
.subckt OAI21X1 A=$abc$48160$new_n22344_ B=$abc$48160$new_n22346_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22347_
.subckt MUX2X1 A=regfile[29][54] B=regfile[25][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22348_
.subckt MUX2X1 A=regfile[28][54] B=regfile[24][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22349_
.subckt MUX2X1 A=$abc$48160$new_n22348_ B=$abc$48160$new_n22349_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22350_
.subckt MUX2X1 A=regfile[21][54] B=regfile[17][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22351_
.subckt MUX2X1 A=regfile[20][54] B=regfile[16][54] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22352_
.subckt MUX2X1 A=$abc$48160$new_n22351_ B=$abc$48160$new_n22352_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22353_
.subckt MUX2X1 A=$abc$48160$new_n22350_ B=$abc$48160$new_n22353_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22354_
.subckt NAND2X1 A=regfile[8][54] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22355_
.subckt AOI21X1 A=regfile[12][54] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22356_
.subckt NAND2X1 A=regfile[13][54] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22357_
.subckt AOI21X1 A=regfile[9][54] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22358_
.subckt AOI22X1 A=$abc$48160$new_n22355_ B=$abc$48160$new_n22356_ C=$abc$48160$new_n22357_ D=$abc$48160$new_n22358_ Y=$abc$48160$new_n22359_
.subckt NAND2X1 A=regfile[4][54] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22360_
.subckt AOI21X1 A=regfile[0][54] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22361_
.subckt NAND2X1 A=regfile[5][54] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22362_
.subckt AOI21X1 A=regfile[1][54] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22363_
.subckt AOI22X1 A=$abc$48160$new_n22360_ B=$abc$48160$new_n22361_ C=$abc$48160$new_n22362_ D=$abc$48160$new_n22363_ Y=$abc$48160$new_n22364_
.subckt MUX2X1 A=$abc$48160$new_n22359_ B=$abc$48160$new_n22364_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22365_
.subckt MUX2X1 A=$abc$48160$new_n22336_ B=$abc$48160$new_n22339_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22366_
.subckt MUX2X1 A=$abc$48160$new_n22300_ B=$abc$48160$new_n22303_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22367_
.subckt MUX2X1 A=$abc$48160$new_n22366_ B=$abc$48160$new_n22367_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22368_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22308_ C=$abc$48160$new_n22313_ Y=$abc$48160$new_n22369_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22342_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22370_
.subckt AOI21X1 A=$abc$48160$new_n22347_ B=$abc$48160$new_n22370_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22371_
.subckt AOI22X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n22368_ C=$abc$48160$new_n22369_ D=$abc$48160$new_n22371_ Y=$abc$48160$new_n22372_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22354_ Y=$abc$48160$new_n22373_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22318_ C=$abc$48160$new_n22324_ Y=$abc$48160$new_n22374_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22373_ C=$abc$48160$new_n22374_ Y=$abc$48160$new_n22375_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22328_ C=$abc$48160$new_n22333_ Y=$abc$48160$new_n22376_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22365_ C=$abc$48160$new_n22376_ Y=$abc$48160$new_n22377_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22377_ C=$abc$48160$new_n22375_ Y=$abc$48160$new_n22378_
.subckt MUX2X1 A=$abc$48160$new_n22372_ B=$abc$48160$new_n22378_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[54]
.subckt AOI21X1 A=$abc$48160$new_n11834_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22380_
.subckt OAI21X1 A=regfile[43][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22380_ Y=$abc$48160$new_n22381_
.subckt MUX2X1 A=regfile[46][55] B=regfile[42][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22382_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22382_ C=$abc$48160$new_n22381_ Y=$abc$48160$new_n22383_
.subckt AOI21X1 A=$abc$48160$new_n11832_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22384_
.subckt OAI21X1 A=regfile[41][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22384_ Y=$abc$48160$new_n22385_
.subckt MUX2X1 A=regfile[44][55] B=regfile[40][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22386_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22386_ C=$abc$48160$new_n22385_ Y=$abc$48160$new_n22387_
.subckt AOI21X1 A=$abc$48160$new_n11849_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22388_
.subckt OAI21X1 A=regfile[59][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22388_ Y=$abc$48160$new_n22389_
.subckt MUX2X1 A=$abc$48160$new_n11844_ B=$abc$48160$new_n11848_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22390_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22390_ Y=$abc$48160$new_n22391_
.subckt AOI21X1 A=$abc$48160$new_n11847_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22392_
.subckt OAI21X1 A=regfile[57][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22392_ Y=$abc$48160$new_n22393_
.subckt MUX2X1 A=$abc$48160$new_n11843_ B=$abc$48160$new_n11846_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22394_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22394_ Y=$abc$48160$new_n22395_
.subckt MUX2X1 A=regfile[38][55] B=regfile[34][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22396_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22396_ Y=$abc$48160$new_n22397_
.subckt MUX2X1 A=regfile[39][55] B=regfile[35][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22398_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22398_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22399_
.subckt MUX2X1 A=regfile[36][55] B=regfile[32][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22400_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22400_ Y=$abc$48160$new_n22401_
.subckt MUX2X1 A=regfile[37][55] B=regfile[33][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22402_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22402_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22403_
.subckt AOI21X1 A=$abc$48160$new_n11841_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22404_
.subckt OAI21X1 A=regfile[50][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22404_ Y=$abc$48160$new_n22405_
.subckt AOI21X1 A=$abc$48160$new_n11842_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22406_
.subckt OAI21X1 A=regfile[51][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22406_ Y=$abc$48160$new_n22407_
.subckt AOI21X1 A=$abc$48160$new_n11840_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22408_
.subckt OAI21X1 A=regfile[49][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22408_ Y=$abc$48160$new_n22409_
.subckt MUX2X1 A=$abc$48160$new_n11835_ B=$abc$48160$new_n11839_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22410_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22410_ Y=$abc$48160$new_n22411_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22389_ C=$abc$48160$new_n22391_ Y=$abc$48160$new_n22412_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22393_ C=$abc$48160$new_n22395_ Y=$abc$48160$new_n22413_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22412_ C=$abc$48160$new_n22413_ Y=$abc$48160$new_n22414_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22405_ C=$abc$48160$new_n22407_ Y=$abc$48160$new_n22415_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22409_ C=$abc$48160$new_n22411_ Y=$abc$48160$new_n22416_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22415_ C=$abc$48160$new_n22416_ Y=$abc$48160$new_n22417_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22414_ C=$abc$48160$new_n22417_ Y=$abc$48160$new_n22418_
.subckt AOI22X1 A=$abc$48160$new_n22397_ B=$abc$48160$new_n22399_ C=$abc$48160$new_n22401_ D=$abc$48160$new_n22403_ Y=$abc$48160$new_n22419_
.subckt MUX2X1 A=$abc$48160$new_n22383_ B=$abc$48160$new_n22387_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22420_
.subckt MUX2X1 A=$abc$48160$new_n22419_ B=$abc$48160$new_n22420_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22421_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22421_ C=$abc$48160$new_n22418_ Y=$abc$48160$new_n22422_
.subckt MUX2X1 A=regfile[23][55] B=regfile[19][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22423_
.subckt MUX2X1 A=regfile[22][55] B=regfile[18][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22424_
.subckt MUX2X1 A=$abc$48160$new_n22423_ B=$abc$48160$new_n22424_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22425_
.subckt MUX2X1 A=regfile[21][55] B=regfile[17][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22426_
.subckt MUX2X1 A=regfile[20][55] B=regfile[16][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22427_
.subckt MUX2X1 A=$abc$48160$new_n22426_ B=$abc$48160$new_n22427_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22428_
.subckt MUX2X1 A=$abc$48160$new_n22425_ B=$abc$48160$new_n22428_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22429_
.subckt AOI21X1 A=$abc$48160$new_n11799_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22430_
.subckt OAI21X1 A=regfile[1][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22430_ Y=$abc$48160$new_n22431_
.subckt MUX2X1 A=regfile[4][55] B=regfile[0][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22432_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22432_ C=$abc$48160$new_n22431_ Y=$abc$48160$new_n22433_
.subckt AOI21X1 A=$abc$48160$new_n11801_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22434_
.subckt OAI21X1 A=regfile[3][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22434_ Y=$abc$48160$new_n22435_
.subckt AOI21X1 A=$abc$48160$new_n11800_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22436_
.subckt OAI21X1 A=regfile[2][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22436_ Y=$abc$48160$new_n22437_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22435_ C=$abc$48160$new_n22437_ Y=$abc$48160$new_n22438_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22433_ C=$abc$48160$new_n22438_ Y=$abc$48160$new_n22439_
.subckt MUX2X1 A=regfile[12][55] B=regfile[8][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22440_
.subckt MUX2X1 A=regfile[13][55] B=regfile[9][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22441_
.subckt MUX2X1 A=$abc$48160$new_n22440_ B=$abc$48160$new_n22441_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22442_
.subckt MUX2X1 A=regfile[14][55] B=regfile[10][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22443_
.subckt MUX2X1 A=regfile[15][55] B=regfile[11][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22444_
.subckt MUX2X1 A=$abc$48160$new_n22443_ B=$abc$48160$new_n22444_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22445_
.subckt MUX2X1 A=$abc$48160$new_n22442_ B=$abc$48160$new_n22445_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22446_
.subckt MUX2X1 A=$abc$48160$new_n22439_ B=$abc$48160$new_n22446_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22447_
.subckt AOI21X1 A=$abc$48160$new_n11817_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22448_
.subckt OAI21X1 A=regfile[25][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22448_ Y=$abc$48160$new_n22449_
.subckt MUX2X1 A=regfile[28][55] B=regfile[24][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22450_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22450_ C=$abc$48160$new_n22449_ Y=$abc$48160$new_n22451_
.subckt AOI21X1 A=$abc$48160$new_n11819_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22452_
.subckt OAI21X1 A=regfile[27][55] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22452_ Y=$abc$48160$new_n22453_
.subckt MUX2X1 A=regfile[30][55] B=regfile[26][55] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22454_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22454_ C=$abc$48160$new_n22453_ Y=$abc$48160$new_n22455_
.subckt MUX2X1 A=$abc$48160$new_n22451_ B=$abc$48160$new_n22455_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22456_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22429_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22457_
.subckt INVX1 A=$abc$48160$new_n22457_ Y=$abc$48160$new_n22458_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22456_ C=$abc$48160$new_n22458_ Y=$abc$48160$new_n22459_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22447_ C=$abc$48160$new_n22459_ Y=$abc$48160$new_n22460_
.subckt MUX2X1 A=$abc$48160$new_n22422_ B=$abc$48160$new_n22460_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[55]
.subckt NAND2X1 A=regfile[58][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22462_
.subckt AOI21X1 A=regfile[62][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22463_
.subckt NAND2X1 A=regfile[63][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22464_
.subckt AOI21X1 A=regfile[59][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22465_
.subckt AOI22X1 A=$abc$48160$new_n22462_ B=$abc$48160$new_n22463_ C=$abc$48160$new_n22464_ D=$abc$48160$new_n22465_ Y=$abc$48160$new_n22466_
.subckt NAND2X1 A=regfile[56][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22467_
.subckt AOI21X1 A=regfile[60][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22468_
.subckt NAND2X1 A=regfile[61][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22469_
.subckt AOI21X1 A=regfile[57][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22470_
.subckt AOI22X1 A=$abc$48160$new_n22467_ B=$abc$48160$new_n22468_ C=$abc$48160$new_n22469_ D=$abc$48160$new_n22470_ Y=$abc$48160$new_n22471_
.subckt MUX2X1 A=$abc$48160$new_n22466_ B=$abc$48160$new_n22471_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22472_
.subckt NAND2X1 A=regfile[42][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22473_
.subckt AOI21X1 A=regfile[46][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22474_
.subckt NAND2X1 A=regfile[47][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22475_
.subckt AOI21X1 A=regfile[43][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22476_
.subckt AOI22X1 A=$abc$48160$new_n22473_ B=$abc$48160$new_n22474_ C=$abc$48160$new_n22475_ D=$abc$48160$new_n22476_ Y=$abc$48160$new_n22477_
.subckt NAND2X1 A=regfile[40][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22478_
.subckt AOI21X1 A=regfile[44][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22479_
.subckt NAND2X1 A=regfile[45][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22480_
.subckt AOI21X1 A=regfile[41][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22481_
.subckt AOI22X1 A=$abc$48160$new_n22478_ B=$abc$48160$new_n22479_ C=$abc$48160$new_n22480_ D=$abc$48160$new_n22481_ Y=$abc$48160$new_n22482_
.subckt MUX2X1 A=$abc$48160$new_n22477_ B=$abc$48160$new_n22482_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22483_
.subckt MUX2X1 A=$abc$48160$new_n22472_ B=$abc$48160$new_n22483_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22484_
.subckt NAND2X1 A=regfile[50][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22485_
.subckt AOI21X1 A=regfile[54][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22486_
.subckt NAND2X1 A=regfile[51][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22487_
.subckt AOI21X1 A=regfile[55][56] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22488_
.subckt AOI22X1 A=$abc$48160$new_n22485_ B=$abc$48160$new_n22486_ C=$abc$48160$new_n22487_ D=$abc$48160$new_n22488_ Y=$abc$48160$new_n22489_
.subckt NAND2X1 A=regfile[48][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22490_
.subckt AOI21X1 A=regfile[52][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22491_
.subckt NAND2X1 A=regfile[53][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22492_
.subckt AOI21X1 A=regfile[49][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22493_
.subckt AOI22X1 A=$abc$48160$new_n22490_ B=$abc$48160$new_n22491_ C=$abc$48160$new_n22492_ D=$abc$48160$new_n22493_ Y=$abc$48160$new_n22494_
.subckt MUX2X1 A=$abc$48160$new_n22489_ B=$abc$48160$new_n22494_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22495_
.subckt NAND2X1 A=regfile[34][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22496_
.subckt AOI21X1 A=regfile[38][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22497_
.subckt NAND2X1 A=regfile[35][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22498_
.subckt AOI21X1 A=regfile[39][56] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22499_
.subckt AOI22X1 A=$abc$48160$new_n22496_ B=$abc$48160$new_n22497_ C=$abc$48160$new_n22498_ D=$abc$48160$new_n22499_ Y=$abc$48160$new_n22500_
.subckt NAND2X1 A=regfile[32][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22501_
.subckt AOI21X1 A=regfile[36][56] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22502_
.subckt NAND2X1 A=regfile[37][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22503_
.subckt AOI21X1 A=regfile[33][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22504_
.subckt AOI22X1 A=$abc$48160$new_n22501_ B=$abc$48160$new_n22502_ C=$abc$48160$new_n22503_ D=$abc$48160$new_n22504_ Y=$abc$48160$new_n22505_
.subckt MUX2X1 A=$abc$48160$new_n22500_ B=$abc$48160$new_n22505_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22506_
.subckt MUX2X1 A=$abc$48160$new_n22495_ B=$abc$48160$new_n22506_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22507_
.subckt MUX2X1 A=$abc$48160$new_n22484_ B=$abc$48160$new_n22507_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22508_
.subckt MUX2X1 A=regfile[29][56] B=regfile[28][56] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22509_
.subckt MUX2X1 A=regfile[25][56] B=regfile[24][56] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22510_
.subckt MUX2X1 A=$abc$48160$new_n22509_ B=$abc$48160$new_n22510_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22511_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22511_ Y=$abc$48160$new_n22512_
.subckt MUX2X1 A=regfile[31][56] B=regfile[30][56] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22513_
.subckt MUX2X1 A=regfile[27][56] B=regfile[26][56] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22514_
.subckt MUX2X1 A=$abc$48160$new_n22513_ B=$abc$48160$new_n22514_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22515_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22515_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22516_
.subckt AOI21X1 A=regfile[14][56] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n22517_
.subckt OAI21X1 A=$abc$48160$new_n11862_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n22517_ Y=$abc$48160$new_n22518_
.subckt AOI21X1 A=regfile[10][56] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22519_
.subckt OAI21X1 A=$abc$48160$new_n11858_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n22519_ Y=$abc$48160$new_n22520_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22518_ C=$abc$48160$new_n22520_ Y=$abc$48160$new_n22521_
.subckt AOI21X1 A=regfile[15][56] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n22522_
.subckt OAI21X1 A=$abc$48160$new_n11863_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n22522_ Y=$abc$48160$new_n22523_
.subckt NAND2X1 A=regfile[9][56] B=$abc$48160$new_n12364_ Y=$abc$48160$new_n22524_
.subckt AOI21X1 A=regfile[11][56] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22525_
.subckt AOI21X1 A=$abc$48160$new_n22524_ B=$abc$48160$new_n22525_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22526_
.subckt AOI21X1 A=$abc$48160$new_n22523_ B=$abc$48160$new_n22526_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22527_
.subckt AOI22X1 A=$abc$48160$new_n22512_ B=$abc$48160$new_n22516_ C=$abc$48160$new_n22521_ D=$abc$48160$new_n22527_ Y=$abc$48160$new_n22528_
.subckt NAND2X1 A=regfile[20][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22529_
.subckt AOI21X1 A=regfile[16][56] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22530_
.subckt NAND2X1 A=regfile[17][56] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22531_
.subckt AOI21X1 A=regfile[21][56] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22532_
.subckt AOI22X1 A=$abc$48160$new_n22529_ B=$abc$48160$new_n22530_ C=$abc$48160$new_n22531_ D=$abc$48160$new_n22532_ Y=$abc$48160$new_n22533_
.subckt NAND2X1 A=regfile[22][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22534_
.subckt AOI21X1 A=regfile[18][56] B=$abc$48160$new_n12365_ C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22535_
.subckt NAND2X1 A=regfile[23][56] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22536_
.subckt AOI21X1 A=regfile[19][56] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22537_
.subckt AOI22X1 A=$abc$48160$new_n22534_ B=$abc$48160$new_n22535_ C=$abc$48160$new_n22536_ D=$abc$48160$new_n22537_ Y=$abc$48160$new_n22538_
.subckt MUX2X1 A=$abc$48160$new_n22533_ B=$abc$48160$new_n22538_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22539_
.subckt MUX2X1 A=regfile[7][56] B=regfile[3][56] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22540_
.subckt MUX2X1 A=regfile[6][56] B=regfile[2][56] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22541_
.subckt MUX2X1 A=$abc$48160$new_n22540_ B=$abc$48160$new_n22541_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22542_
.subckt MUX2X1 A=regfile[5][56] B=regfile[1][56] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22543_
.subckt MUX2X1 A=regfile[4][56] B=regfile[0][56] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22544_
.subckt MUX2X1 A=$abc$48160$new_n22543_ B=$abc$48160$new_n22544_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22545_
.subckt MUX2X1 A=$abc$48160$new_n22542_ B=$abc$48160$new_n22545_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22546_
.subckt MUX2X1 A=$abc$48160$new_n22539_ B=$abc$48160$new_n22546_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22547_
.subckt MUX2X1 A=$abc$48160$new_n22528_ B=$abc$48160$new_n22547_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22548_
.subckt MUX2X1 A=$abc$48160$new_n22508_ B=$abc$48160$new_n22548_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[56]
.subckt NAND2X1 A=$abc$48160$new_n11928_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22550_
.subckt AOI21X1 A=$abc$48160$new_n11932_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22551_
.subckt MUX2X1 A=$abc$48160$new_n11927_ B=$abc$48160$new_n11931_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22552_
.subckt AOI22X1 A=$abc$48160$new_n22550_ B=$abc$48160$new_n22551_ C=$abc$48160$new_n22552_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22553_
.subckt MUX2X1 A=regfile[23][57] B=regfile[19][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22554_
.subckt MUX2X1 A=regfile[22][57] B=regfile[18][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22555_
.subckt MUX2X1 A=$abc$48160$new_n22554_ B=$abc$48160$new_n22555_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22556_
.subckt OAI21X1 A=regfile[3][57] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22557_
.subckt AOI21X1 A=$abc$48160$new_n11914_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22557_ Y=$abc$48160$new_n22558_
.subckt OAI21X1 A=regfile[2][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22559_
.subckt AOI21X1 A=$abc$48160$new_n11913_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22559_ Y=$abc$48160$new_n22560_
.subckt MUX2X1 A=regfile[14][57] B=regfile[10][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22561_
.subckt MUX2X1 A=regfile[15][57] B=regfile[11][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22562_
.subckt OR2X1 A=regfile[25][57] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22563_
.subckt AOI21X1 A=$abc$48160$new_n11930_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22564_
.subckt MUX2X1 A=$abc$48160$new_n11926_ B=$abc$48160$new_n11929_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22565_
.subckt AOI22X1 A=$abc$48160$new_n22563_ B=$abc$48160$new_n22564_ C=$abc$48160$new_n22565_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22566_
.subckt MUX2X1 A=regfile[21][57] B=regfile[17][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22567_
.subckt MUX2X1 A=regfile[20][57] B=regfile[16][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22568_
.subckt MUX2X1 A=$abc$48160$new_n22567_ B=$abc$48160$new_n22568_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22569_
.subckt AOI21X1 A=$abc$48160$new_n11912_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22570_
.subckt OAI21X1 A=regfile[1][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22570_ Y=$abc$48160$new_n22571_
.subckt MUX2X1 A=regfile[4][57] B=regfile[0][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22572_
.subckt MUX2X1 A=regfile[12][57] B=regfile[8][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22573_
.subckt MUX2X1 A=regfile[13][57] B=regfile[9][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22574_
.subckt OR2X1 A=$abc$48160$new_n22558_ B=$abc$48160$new_n22560_ Y=$abc$48160$new_n22575_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22572_ C=$abc$48160$new_n22571_ Y=$abc$48160$new_n22576_
.subckt MUX2X1 A=$abc$48160$new_n22575_ B=$abc$48160$new_n22576_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22577_
.subckt MUX2X1 A=$abc$48160$new_n22561_ B=$abc$48160$new_n22562_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22578_
.subckt MUX2X1 A=$abc$48160$new_n22573_ B=$abc$48160$new_n22574_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22579_
.subckt MUX2X1 A=$abc$48160$new_n22578_ B=$abc$48160$new_n22579_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22580_
.subckt MUX2X1 A=$abc$48160$new_n22577_ B=$abc$48160$new_n22580_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22581_
.subckt MUX2X1 A=$abc$48160$new_n22556_ B=$abc$48160$new_n22569_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22582_
.subckt MUX2X1 A=$abc$48160$new_n22553_ B=$abc$48160$new_n22566_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22583_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22583_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22584_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22582_ C=$abc$48160$new_n22584_ Y=$abc$48160$new_n22585_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22581_ C=$abc$48160$new_n22585_ Y=$abc$48160$new_n22586_
.subckt AOI21X1 A=$abc$48160$new_n11954_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22587_
.subckt OAI21X1 A=regfile[50][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22587_ Y=$abc$48160$new_n22588_
.subckt AOI21X1 A=$abc$48160$new_n11955_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22589_
.subckt OAI21X1 A=regfile[51][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22589_ Y=$abc$48160$new_n22590_
.subckt AOI21X1 A=$abc$48160$new_n11953_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22591_
.subckt OAI21X1 A=regfile[49][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22591_ Y=$abc$48160$new_n22592_
.subckt MUX2X1 A=$abc$48160$new_n11948_ B=$abc$48160$new_n11952_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22593_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22593_ Y=$abc$48160$new_n22594_
.subckt AOI21X1 A=$abc$48160$new_n11962_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22595_
.subckt OAI21X1 A=regfile[59][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22595_ Y=$abc$48160$new_n22596_
.subckt MUX2X1 A=$abc$48160$new_n11957_ B=$abc$48160$new_n11961_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22597_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22597_ Y=$abc$48160$new_n22598_
.subckt AOI21X1 A=$abc$48160$new_n11960_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22599_
.subckt OAI21X1 A=regfile[57][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22599_ Y=$abc$48160$new_n22600_
.subckt MUX2X1 A=$abc$48160$new_n11956_ B=$abc$48160$new_n11959_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22601_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22601_ Y=$abc$48160$new_n22602_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22596_ C=$abc$48160$new_n22598_ Y=$abc$48160$new_n22603_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22600_ C=$abc$48160$new_n22602_ Y=$abc$48160$new_n22604_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22603_ C=$abc$48160$new_n22604_ Y=$abc$48160$new_n22605_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22588_ C=$abc$48160$new_n22590_ Y=$abc$48160$new_n22606_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22592_ C=$abc$48160$new_n22594_ Y=$abc$48160$new_n22607_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22606_ C=$abc$48160$new_n22607_ Y=$abc$48160$new_n22608_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22605_ C=$abc$48160$new_n22608_ Y=$abc$48160$new_n22609_
.subckt MUX2X1 A=regfile[38][57] B=regfile[34][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22610_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22610_ Y=$abc$48160$new_n22611_
.subckt MUX2X1 A=regfile[39][57] B=regfile[35][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22612_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22612_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22613_
.subckt MUX2X1 A=regfile[36][57] B=regfile[32][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22614_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22614_ Y=$abc$48160$new_n22615_
.subckt MUX2X1 A=regfile[37][57] B=regfile[33][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22616_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22616_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22617_
.subckt AOI21X1 A=$abc$48160$new_n11947_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22618_
.subckt OAI21X1 A=regfile[43][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22618_ Y=$abc$48160$new_n22619_
.subckt MUX2X1 A=regfile[46][57] B=regfile[42][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22620_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22620_ C=$abc$48160$new_n22619_ Y=$abc$48160$new_n22621_
.subckt AOI21X1 A=$abc$48160$new_n11945_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22622_
.subckt OAI21X1 A=regfile[41][57] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22622_ Y=$abc$48160$new_n22623_
.subckt MUX2X1 A=regfile[44][57] B=regfile[40][57] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22624_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22624_ C=$abc$48160$new_n22623_ Y=$abc$48160$new_n22625_
.subckt AOI22X1 A=$abc$48160$new_n22611_ B=$abc$48160$new_n22613_ C=$abc$48160$new_n22615_ D=$abc$48160$new_n22617_ Y=$abc$48160$new_n22626_
.subckt MUX2X1 A=$abc$48160$new_n22621_ B=$abc$48160$new_n22625_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22627_
.subckt MUX2X1 A=$abc$48160$new_n22626_ B=$abc$48160$new_n22627_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22628_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22628_ C=$abc$48160$new_n22609_ Y=$abc$48160$new_n22629_
.subckt MUX2X1 A=$abc$48160$new_n22629_ B=$abc$48160$new_n22586_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[57]
.subckt NAND2X1 A=$abc$48160$new_n11984_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22631_
.subckt AOI21X1 A=$abc$48160$new_n11988_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22632_
.subckt MUX2X1 A=$abc$48160$new_n11983_ B=$abc$48160$new_n11987_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22633_
.subckt AOI22X1 A=$abc$48160$new_n22631_ B=$abc$48160$new_n22632_ C=$abc$48160$new_n22633_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22634_
.subckt MUX2X1 A=regfile[23][58] B=regfile[19][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22635_
.subckt MUX2X1 A=regfile[22][58] B=regfile[18][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22636_
.subckt MUX2X1 A=$abc$48160$new_n22635_ B=$abc$48160$new_n22636_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22637_
.subckt OAI21X1 A=regfile[3][58] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22638_
.subckt AOI21X1 A=$abc$48160$new_n11970_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22638_ Y=$abc$48160$new_n22639_
.subckt OAI21X1 A=regfile[2][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22640_
.subckt AOI21X1 A=$abc$48160$new_n11969_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22640_ Y=$abc$48160$new_n22641_
.subckt MUX2X1 A=regfile[14][58] B=regfile[10][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22642_
.subckt MUX2X1 A=regfile[15][58] B=regfile[11][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22643_
.subckt OR2X1 A=regfile[25][58] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22644_
.subckt AOI21X1 A=$abc$48160$new_n11986_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22645_
.subckt MUX2X1 A=$abc$48160$new_n11982_ B=$abc$48160$new_n11985_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22646_
.subckt AOI22X1 A=$abc$48160$new_n22644_ B=$abc$48160$new_n22645_ C=$abc$48160$new_n22646_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22647_
.subckt MUX2X1 A=regfile[21][58] B=regfile[17][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22648_
.subckt MUX2X1 A=regfile[20][58] B=regfile[16][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22649_
.subckt MUX2X1 A=$abc$48160$new_n22648_ B=$abc$48160$new_n22649_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22650_
.subckt AOI21X1 A=$abc$48160$new_n11968_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22651_
.subckt OAI21X1 A=regfile[1][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22651_ Y=$abc$48160$new_n22652_
.subckt MUX2X1 A=regfile[4][58] B=regfile[0][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22653_
.subckt MUX2X1 A=regfile[12][58] B=regfile[8][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22654_
.subckt MUX2X1 A=regfile[13][58] B=regfile[9][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22655_
.subckt OR2X1 A=$abc$48160$new_n22639_ B=$abc$48160$new_n22641_ Y=$abc$48160$new_n22656_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22653_ C=$abc$48160$new_n22652_ Y=$abc$48160$new_n22657_
.subckt MUX2X1 A=$abc$48160$new_n22656_ B=$abc$48160$new_n22657_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22658_
.subckt MUX2X1 A=$abc$48160$new_n22642_ B=$abc$48160$new_n22643_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22659_
.subckt MUX2X1 A=$abc$48160$new_n22654_ B=$abc$48160$new_n22655_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n22660_
.subckt MUX2X1 A=$abc$48160$new_n22659_ B=$abc$48160$new_n22660_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22661_
.subckt MUX2X1 A=$abc$48160$new_n22658_ B=$abc$48160$new_n22661_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22662_
.subckt MUX2X1 A=$abc$48160$new_n22637_ B=$abc$48160$new_n22650_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22663_
.subckt MUX2X1 A=$abc$48160$new_n22634_ B=$abc$48160$new_n22647_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22664_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22664_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n22665_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22663_ C=$abc$48160$new_n22665_ Y=$abc$48160$new_n22666_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22662_ C=$abc$48160$new_n22666_ Y=$abc$48160$new_n22667_
.subckt AOI21X1 A=$abc$48160$new_n12010_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22668_
.subckt OAI21X1 A=regfile[50][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22668_ Y=$abc$48160$new_n22669_
.subckt AOI21X1 A=$abc$48160$new_n12011_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22670_
.subckt OAI21X1 A=regfile[51][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22670_ Y=$abc$48160$new_n22671_
.subckt AOI21X1 A=$abc$48160$new_n12009_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22672_
.subckt OAI21X1 A=regfile[49][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22672_ Y=$abc$48160$new_n22673_
.subckt MUX2X1 A=$abc$48160$new_n12004_ B=$abc$48160$new_n12008_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22674_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22674_ Y=$abc$48160$new_n22675_
.subckt AOI21X1 A=$abc$48160$new_n12018_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22676_
.subckt OAI21X1 A=regfile[59][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22676_ Y=$abc$48160$new_n22677_
.subckt MUX2X1 A=$abc$48160$new_n12013_ B=$abc$48160$new_n12017_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22678_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22678_ Y=$abc$48160$new_n22679_
.subckt AOI21X1 A=$abc$48160$new_n12016_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22680_
.subckt OAI21X1 A=regfile[57][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22680_ Y=$abc$48160$new_n22681_
.subckt MUX2X1 A=$abc$48160$new_n12012_ B=$abc$48160$new_n12015_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22682_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22682_ Y=$abc$48160$new_n22683_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22677_ C=$abc$48160$new_n22679_ Y=$abc$48160$new_n22684_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22681_ C=$abc$48160$new_n22683_ Y=$abc$48160$new_n22685_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22684_ C=$abc$48160$new_n22685_ Y=$abc$48160$new_n22686_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22669_ C=$abc$48160$new_n22671_ Y=$abc$48160$new_n22687_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22673_ C=$abc$48160$new_n22675_ Y=$abc$48160$new_n22688_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n22687_ C=$abc$48160$new_n22688_ Y=$abc$48160$new_n22689_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22686_ C=$abc$48160$new_n22689_ Y=$abc$48160$new_n22690_
.subckt MUX2X1 A=regfile[38][58] B=regfile[34][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22691_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22691_ Y=$abc$48160$new_n22692_
.subckt MUX2X1 A=regfile[39][58] B=regfile[35][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22693_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22693_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22694_
.subckt MUX2X1 A=regfile[36][58] B=regfile[32][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22695_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22695_ Y=$abc$48160$new_n22696_
.subckt MUX2X1 A=regfile[37][58] B=regfile[33][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22697_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22697_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22698_
.subckt AOI21X1 A=$abc$48160$new_n12003_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22699_
.subckt OAI21X1 A=regfile[43][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22699_ Y=$abc$48160$new_n22700_
.subckt MUX2X1 A=regfile[46][58] B=regfile[42][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22701_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22701_ C=$abc$48160$new_n22700_ Y=$abc$48160$new_n22702_
.subckt AOI21X1 A=$abc$48160$new_n12001_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22703_
.subckt OAI21X1 A=regfile[41][58] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22703_ Y=$abc$48160$new_n22704_
.subckt MUX2X1 A=regfile[44][58] B=regfile[40][58] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22705_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22705_ C=$abc$48160$new_n22704_ Y=$abc$48160$new_n22706_
.subckt AOI22X1 A=$abc$48160$new_n22692_ B=$abc$48160$new_n22694_ C=$abc$48160$new_n22696_ D=$abc$48160$new_n22698_ Y=$abc$48160$new_n22707_
.subckt MUX2X1 A=$abc$48160$new_n22702_ B=$abc$48160$new_n22706_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22708_
.subckt MUX2X1 A=$abc$48160$new_n22707_ B=$abc$48160$new_n22708_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22709_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22709_ C=$abc$48160$new_n22690_ Y=$abc$48160$new_n22710_
.subckt MUX2X1 A=$abc$48160$new_n22710_ B=$abc$48160$new_n22667_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[58]
.subckt AOI21X1 A=regfile[25][59] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22712_
.subckt OAI21X1 A=$abc$48160$new_n12043_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22712_ Y=$abc$48160$new_n22713_
.subckt AOI21X1 A=regfile[28][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22714_
.subckt OAI21X1 A=$abc$48160$new_n12039_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22714_ Y=$abc$48160$new_n22715_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22713_ C=$abc$48160$new_n22715_ Y=$abc$48160$new_n22716_
.subckt NAND2X1 A=regfile[21][59] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22717_
.subckt NAND2X1 A=regfile[17][59] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22718_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22717_ C=$abc$48160$new_n22718_ Y=$abc$48160$new_n22719_
.subckt NAND2X1 A=regfile[16][59] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22720_
.subckt AOI21X1 A=regfile[20][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22721_
.subckt AOI21X1 A=$abc$48160$new_n22720_ B=$abc$48160$new_n22721_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22722_
.subckt AOI21X1 A=$abc$48160$new_n22719_ B=$abc$48160$new_n22722_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22723_
.subckt AOI21X1 A=regfile[27][59] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22724_
.subckt OAI21X1 A=$abc$48160$new_n12045_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22724_ Y=$abc$48160$new_n22725_
.subckt AOI21X1 A=regfile[30][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22726_
.subckt OAI21X1 A=$abc$48160$new_n12040_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22726_ Y=$abc$48160$new_n22727_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n22725_ C=$abc$48160$new_n22727_ Y=$abc$48160$new_n22728_
.subckt AOI21X1 A=regfile[23][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22729_
.subckt OAI21X1 A=$abc$48160$new_n12037_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22729_ Y=$abc$48160$new_n22730_
.subckt NAND2X1 A=regfile[18][59] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22731_
.subckt AOI21X1 A=regfile[22][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22732_
.subckt AOI21X1 A=$abc$48160$new_n22731_ B=$abc$48160$new_n22732_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22733_
.subckt AOI21X1 A=$abc$48160$new_n22730_ B=$abc$48160$new_n22733_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22734_
.subckt AOI22X1 A=$abc$48160$new_n22716_ B=$abc$48160$new_n22723_ C=$abc$48160$new_n22728_ D=$abc$48160$new_n22734_ Y=$abc$48160$new_n22735_
.subckt MUX2X1 A=regfile[5][59] B=regfile[1][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22736_
.subckt MUX2X1 A=regfile[4][59] B=regfile[0][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22737_
.subckt MUX2X1 A=$abc$48160$new_n22736_ B=$abc$48160$new_n22737_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22738_
.subckt MUX2X1 A=regfile[13][59] B=regfile[9][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22739_
.subckt MUX2X1 A=regfile[12][59] B=regfile[8][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22740_
.subckt MUX2X1 A=$abc$48160$new_n22739_ B=$abc$48160$new_n22740_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22741_
.subckt AOI21X1 A=regfile[14][59] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n22742_
.subckt OAI21X1 A=$abc$48160$new_n12034_ B=$abc$48160$new_n12363_ C=$abc$48160$new_n22742_ Y=$abc$48160$new_n22743_
.subckt NAND2X1 A=regfile[11][59] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22744_
.subckt AOI21X1 A=regfile[10][59] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22745_
.subckt AOI21X1 A=$abc$48160$new_n22744_ B=$abc$48160$new_n22745_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n22746_
.subckt MUX2X1 A=regfile[6][59] B=regfile[2][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22747_
.subckt AOI21X1 A=$abc$48160$new_n12026_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22748_
.subckt OAI21X1 A=regfile[3][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22748_ Y=$abc$48160$new_n22749_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22747_ C=$abc$48160$new_n22749_ Y=$abc$48160$new_n22750_
.subckt MUX2X1 A=$abc$48160$new_n22738_ B=$abc$48160$new_n22741_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22751_
.subckt AOI22X1 A=$abc$48160$new_n22743_ B=$abc$48160$new_n22746_ C=$abc$48160$new_n22750_ D=$abc$48160$new_n12366_ Y=$abc$48160$new_n22752_
.subckt MUX2X1 A=$abc$48160$new_n22751_ B=$abc$48160$new_n22752_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22753_
.subckt MUX2X1 A=$abc$48160$new_n22735_ B=$abc$48160$new_n22753_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22754_
.subckt AOI21X1 A=regfile[55][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22755_
.subckt OAI21X1 A=$abc$48160$new_n12064_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22755_ Y=$abc$48160$new_n22756_
.subckt AOI21X1 A=regfile[54][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22757_
.subckt OAI21X1 A=$abc$48160$new_n12063_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22757_ Y=$abc$48160$new_n22758_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22756_ C=$abc$48160$new_n22758_ Y=$abc$48160$new_n22759_
.subckt AOI21X1 A=$abc$48160$new_n12066_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22760_
.subckt OAI21X1 A=regfile[49][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22760_ Y=$abc$48160$new_n22761_
.subckt MUX2X1 A=regfile[52][59] B=regfile[48][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22762_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22762_ C=$abc$48160$new_n22761_ Y=$abc$48160$new_n22763_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22763_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22764_
.subckt NAND2X1 A=$abc$48160$new_n12071_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22765_
.subckt AOI21X1 A=$abc$48160$new_n12075_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22766_
.subckt MUX2X1 A=$abc$48160$new_n12070_ B=$abc$48160$new_n12074_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22767_
.subckt AOI22X1 A=$abc$48160$new_n22765_ B=$abc$48160$new_n22766_ C=$abc$48160$new_n22767_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22768_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22768_ Y=$abc$48160$new_n22769_
.subckt AOI21X1 A=$abc$48160$new_n12073_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22770_
.subckt OAI21X1 A=regfile[57][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22770_ Y=$abc$48160$new_n22771_
.subckt MUX2X1 A=regfile[60][59] B=regfile[56][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22772_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22772_ C=$abc$48160$new_n22771_ Y=$abc$48160$new_n22773_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22773_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n22774_
.subckt AOI22X1 A=$abc$48160$new_n22759_ B=$abc$48160$new_n22764_ C=$abc$48160$new_n22769_ D=$abc$48160$new_n22774_ Y=$abc$48160$new_n22775_
.subckt OAI21X1 A=regfile[34][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22776_
.subckt AOI21X1 A=$abc$48160$new_n12052_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22776_ Y=$abc$48160$new_n22777_
.subckt OAI21X1 A=regfile[35][59] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22778_
.subckt AOI21X1 A=$abc$48160$new_n12053_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22778_ Y=$abc$48160$new_n22779_
.subckt OR2X1 A=$abc$48160$new_n22777_ B=$abc$48160$new_n22779_ Y=$abc$48160$new_n22780_
.subckt MUX2X1 A=regfile[36][59] B=regfile[32][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22781_
.subckt AOI21X1 A=$abc$48160$new_n12051_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22782_
.subckt OAI21X1 A=regfile[33][59] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22782_ Y=$abc$48160$new_n22783_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22781_ C=$abc$48160$new_n22783_ Y=$abc$48160$new_n22784_
.subckt MUX2X1 A=regfile[47][59] B=regfile[43][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22785_
.subckt MUX2X1 A=regfile[46][59] B=regfile[42][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22786_
.subckt MUX2X1 A=$abc$48160$new_n22785_ B=$abc$48160$new_n22786_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22787_
.subckt MUX2X1 A=regfile[45][59] B=regfile[41][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22788_
.subckt MUX2X1 A=regfile[44][59] B=regfile[40][59] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22789_
.subckt MUX2X1 A=$abc$48160$new_n22788_ B=$abc$48160$new_n22789_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22790_
.subckt MUX2X1 A=$abc$48160$new_n22780_ B=$abc$48160$new_n22784_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22791_
.subckt MUX2X1 A=$abc$48160$new_n22787_ B=$abc$48160$new_n22790_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22792_
.subckt MUX2X1 A=$abc$48160$new_n22791_ B=$abc$48160$new_n22792_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22793_
.subckt MUX2X1 A=$abc$48160$new_n22775_ B=$abc$48160$new_n22793_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22794_
.subckt MUX2X1 A=$abc$48160$new_n22794_ B=$abc$48160$new_n22754_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[59]
.subckt MUX2X1 A=regfile[29][60] B=regfile[28][60] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22796_
.subckt MUX2X1 A=regfile[25][60] B=regfile[24][60] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22797_
.subckt MUX2X1 A=$abc$48160$new_n22796_ B=$abc$48160$new_n22797_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22798_
.subckt AOI21X1 A=$abc$48160$new_n12132_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22799_
.subckt OAI21X1 A=regfile[59][60] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22799_ Y=$abc$48160$new_n22800_
.subckt MUX2X1 A=$abc$48160$new_n12127_ B=$abc$48160$new_n12131_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22801_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n22801_ Y=$abc$48160$new_n22802_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22800_ C=$abc$48160$new_n22802_ Y=$abc$48160$new_n22803_
.subckt OR2X1 A=regfile[57][60] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22804_
.subckt AOI21X1 A=$abc$48160$new_n12130_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22805_
.subckt MUX2X1 A=$abc$48160$new_n12126_ B=$abc$48160$new_n12129_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n22806_
.subckt AOI22X1 A=$abc$48160$new_n22804_ B=$abc$48160$new_n22805_ C=$abc$48160$new_n22806_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n22807_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22807_ Y=$abc$48160$new_n22808_
.subckt NAND2X1 A=regfile[50][60] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22809_
.subckt AOI21X1 A=regfile[54][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22810_
.subckt NAND2X1 A=regfile[51][60] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22811_
.subckt AOI21X1 A=regfile[55][60] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22812_
.subckt AOI22X1 A=$abc$48160$new_n22809_ B=$abc$48160$new_n22810_ C=$abc$48160$new_n22811_ D=$abc$48160$new_n22812_ Y=$abc$48160$new_n22813_
.subckt NAND2X1 A=regfile[48][60] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22814_
.subckt AOI21X1 A=regfile[52][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22815_
.subckt NAND2X1 A=regfile[53][60] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22816_
.subckt AOI21X1 A=regfile[49][60] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22817_
.subckt AOI22X1 A=$abc$48160$new_n22814_ B=$abc$48160$new_n22815_ C=$abc$48160$new_n22816_ D=$abc$48160$new_n22817_ Y=$abc$48160$new_n22818_
.subckt MUX2X1 A=$abc$48160$new_n22813_ B=$abc$48160$new_n22818_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22819_
.subckt NAND2X1 A=regfile[19][60] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22820_
.subckt AOI21X1 A=regfile[18][60] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22821_
.subckt NAND2X1 A=regfile[23][60] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22822_
.subckt AOI21X1 A=regfile[22][60] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n22823_
.subckt AOI22X1 A=$abc$48160$new_n22820_ B=$abc$48160$new_n22821_ C=$abc$48160$new_n22822_ D=$abc$48160$new_n22823_ Y=$abc$48160$new_n22824_
.subckt NOR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22824_ Y=$abc$48160$new_n22825_
.subckt OAI21X1 A=regfile[17][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22826_
.subckt AOI21X1 A=$abc$48160$new_n12094_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22826_ Y=$abc$48160$new_n22827_
.subckt MUX2X1 A=regfile[20][60] B=regfile[16][60] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22828_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22828_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22829_
.subckt NAND2X1 A=regfile[42][60] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22830_
.subckt AOI21X1 A=regfile[46][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22831_
.subckt NAND2X1 A=regfile[47][60] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22832_
.subckt AOI21X1 A=regfile[43][60] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22833_
.subckt AOI22X1 A=$abc$48160$new_n22830_ B=$abc$48160$new_n22831_ C=$abc$48160$new_n22832_ D=$abc$48160$new_n22833_ Y=$abc$48160$new_n22834_
.subckt NAND2X1 A=regfile[40][60] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22835_
.subckt AOI21X1 A=regfile[44][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22836_
.subckt NAND2X1 A=regfile[45][60] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22837_
.subckt AOI21X1 A=regfile[41][60] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22838_
.subckt AOI22X1 A=$abc$48160$new_n22835_ B=$abc$48160$new_n22836_ C=$abc$48160$new_n22837_ D=$abc$48160$new_n22838_ Y=$abc$48160$new_n22839_
.subckt MUX2X1 A=$abc$48160$new_n22834_ B=$abc$48160$new_n22839_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22840_
.subckt AOI21X1 A=regfile[38][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22841_
.subckt OAI21X1 A=$abc$48160$new_n12105_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22841_ Y=$abc$48160$new_n22842_
.subckt AOI21X1 A=regfile[39][60] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22843_
.subckt OAI21X1 A=$abc$48160$new_n12106_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22843_ Y=$abc$48160$new_n22844_
.subckt AOI21X1 A=regfile[36][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22845_
.subckt OAI21X1 A=$abc$48160$new_n12103_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22845_ Y=$abc$48160$new_n22846_
.subckt AOI21X1 A=regfile[33][60] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22847_
.subckt OAI21X1 A=$abc$48160$new_n12108_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22847_ Y=$abc$48160$new_n22848_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22842_ C=$abc$48160$new_n22844_ Y=$abc$48160$new_n22849_
.subckt NAND3X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22846_ C=$abc$48160$new_n22848_ Y=$abc$48160$new_n22850_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22803_ C=$abc$48160$new_n22808_ Y=$abc$48160$new_n22851_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n22840_ Y=$abc$48160$new_n22852_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n22851_ C=$abc$48160$new_n22852_ Y=$abc$48160$new_n22853_
.subckt MUX2X1 A=regfile[30][60] B=regfile[26][60] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22854_
.subckt NAND2X1 A=$abc$48160$new_n12098_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22855_
.subckt AOI21X1 A=$abc$48160$new_n12102_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22856_
.subckt AOI21X1 A=$abc$48160$new_n22855_ B=$abc$48160$new_n22856_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22857_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22854_ C=$abc$48160$new_n22857_ Y=$abc$48160$new_n22858_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22798_ C=$abc$48160$new_n22858_ Y=$abc$48160$new_n22859_
.subckt OAI21X1 A=regfile[9][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22860_
.subckt AOI21X1 A=$abc$48160$new_n12088_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22860_ Y=$abc$48160$new_n22861_
.subckt MUX2X1 A=regfile[12][60] B=regfile[8][60] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22862_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22862_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22863_
.subckt MUX2X1 A=regfile[14][60] B=regfile[10][60] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22864_
.subckt NAND2X1 A=$abc$48160$new_n12086_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22865_
.subckt AOI21X1 A=$abc$48160$new_n12090_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22866_
.subckt AOI21X1 A=$abc$48160$new_n22865_ B=$abc$48160$new_n22866_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22867_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22864_ C=$abc$48160$new_n22867_ Y=$abc$48160$new_n22868_
.subckt OAI21X1 A=$abc$48160$new_n22861_ B=$abc$48160$new_n22863_ C=$abc$48160$new_n22868_ Y=$abc$48160$new_n22869_
.subckt MUX2X1 A=$abc$48160$new_n22859_ B=$abc$48160$new_n22869_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22870_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n22870_ C=$abc$48160$new_n22853_ Y=$abc$48160$new_n22871_
.subckt OAI21X1 A=$abc$48160$new_n22827_ B=$abc$48160$new_n22829_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22872_
.subckt OAI21X1 A=regfile[1][60] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22873_
.subckt AOI21X1 A=$abc$48160$new_n12081_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22873_ Y=$abc$48160$new_n22874_
.subckt MUX2X1 A=regfile[4][60] B=regfile[0][60] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22875_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22875_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22876_
.subckt OR2X1 A=$abc$48160$new_n22874_ B=$abc$48160$new_n22876_ Y=$abc$48160$new_n22877_
.subckt AOI21X1 A=$abc$48160$new_n12083_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22878_
.subckt OAI21X1 A=regfile[3][60] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22878_ Y=$abc$48160$new_n22879_
.subckt AOI21X1 A=$abc$48160$new_n12082_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22880_
.subckt OAI21X1 A=regfile[2][60] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22880_ Y=$abc$48160$new_n22881_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22879_ C=$abc$48160$new_n22881_ Y=$abc$48160$new_n22882_
.subckt NAND3X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n22877_ C=$abc$48160$new_n22882_ Y=$abc$48160$new_n22883_
.subckt OAI21X1 A=$abc$48160$new_n22825_ B=$abc$48160$new_n22872_ C=$abc$48160$new_n22883_ Y=$abc$48160$new_n22884_
.subckt AOI21X1 A=$abc$48160$new_n22849_ B=$abc$48160$new_n22850_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22885_
.subckt OAI21X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n22819_ C=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n22886_
.subckt OR2X1 A=$abc$48160$new_n22885_ B=$abc$48160$new_n22886_ Y=$abc$48160$new_n22887_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n22884_ C=$abc$48160$new_n22887_ Y=$abc$48160$new_n22888_
.subckt MUX2X1 A=$abc$48160$new_n22871_ B=$abc$48160$new_n22888_ S=$\regfile$rdreg[0]$q[3] Y=io_read_ports_2_data[60]
.subckt AOI21X1 A=regfile[55][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22890_
.subckt OAI21X1 A=$abc$48160$new_n12178_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22890_ Y=$abc$48160$new_n22891_
.subckt AOI21X1 A=regfile[54][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22892_
.subckt OAI21X1 A=$abc$48160$new_n12177_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22892_ Y=$abc$48160$new_n22893_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22891_ C=$abc$48160$new_n22893_ Y=$abc$48160$new_n22894_
.subckt AOI21X1 A=$abc$48160$new_n12180_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22895_
.subckt OAI21X1 A=regfile[49][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22895_ Y=$abc$48160$new_n22896_
.subckt MUX2X1 A=regfile[52][61] B=regfile[48][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22897_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22897_ C=$abc$48160$new_n22896_ Y=$abc$48160$new_n22898_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22898_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22899_
.subckt AOI21X1 A=regfile[59][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22900_
.subckt OAI21X1 A=$abc$48160$new_n12189_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n22900_ Y=$abc$48160$new_n22901_
.subckt AOI21X1 A=regfile[62][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22902_
.subckt OAI21X1 A=$abc$48160$new_n12184_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22902_ Y=$abc$48160$new_n22903_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n22901_ C=$abc$48160$new_n22903_ Y=$abc$48160$new_n22904_
.subckt AOI21X1 A=$abc$48160$new_n12187_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22905_
.subckt OAI21X1 A=regfile[57][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22905_ Y=$abc$48160$new_n22906_
.subckt MUX2X1 A=regfile[60][61] B=regfile[56][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22907_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22907_ C=$abc$48160$new_n22906_ Y=$abc$48160$new_n22908_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n22908_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n22909_
.subckt AOI22X1 A=$abc$48160$new_n22894_ B=$abc$48160$new_n22899_ C=$abc$48160$new_n22904_ D=$abc$48160$new_n22909_ Y=$abc$48160$new_n22910_
.subckt NAND2X1 A=regfile[26][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22911_
.subckt AOI21X1 A=regfile[30][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22912_
.subckt NAND2X1 A=regfile[31][61] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22913_
.subckt AOI21X1 A=regfile[27][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22914_
.subckt AOI22X1 A=$abc$48160$new_n22911_ B=$abc$48160$new_n22912_ C=$abc$48160$new_n22913_ D=$abc$48160$new_n22914_ Y=$abc$48160$new_n22915_
.subckt NAND2X1 A=regfile[24][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22916_
.subckt AOI21X1 A=regfile[28][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22917_
.subckt NAND2X1 A=regfile[29][61] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22918_
.subckt AOI21X1 A=regfile[25][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22919_
.subckt AOI22X1 A=$abc$48160$new_n22916_ B=$abc$48160$new_n22917_ C=$abc$48160$new_n22918_ D=$abc$48160$new_n22919_ Y=$abc$48160$new_n22920_
.subckt MUX2X1 A=$abc$48160$new_n22915_ B=$abc$48160$new_n22920_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22921_
.subckt MUX2X1 A=regfile[23][61] B=regfile[19][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22922_
.subckt MUX2X1 A=regfile[22][61] B=regfile[18][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22923_
.subckt MUX2X1 A=$abc$48160$new_n22922_ B=$abc$48160$new_n22923_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22924_
.subckt MUX2X1 A=regfile[21][61] B=regfile[17][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22925_
.subckt MUX2X1 A=regfile[20][61] B=regfile[16][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22926_
.subckt MUX2X1 A=$abc$48160$new_n22925_ B=$abc$48160$new_n22926_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22927_
.subckt MUX2X1 A=$abc$48160$new_n22924_ B=$abc$48160$new_n22927_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22928_
.subckt MUX2X1 A=$abc$48160$new_n22921_ B=$abc$48160$new_n22928_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22929_
.subckt MUX2X1 A=$abc$48160$new_n22910_ B=$abc$48160$new_n22929_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n22930_
.subckt MUX2X1 A=regfile[35][61] B=regfile[34][61] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22931_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n22931_ Y=$abc$48160$new_n22932_
.subckt MUX2X1 A=regfile[39][61] B=regfile[38][61] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22933_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n22933_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n22934_
.subckt MUX2X1 A=regfile[33][61] B=regfile[32][61] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22935_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n22935_ Y=$abc$48160$new_n22936_
.subckt MUX2X1 A=regfile[37][61] B=regfile[36][61] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22937_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n22937_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22938_
.subckt AOI21X1 A=$abc$48160$new_n12174_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22939_
.subckt OAI21X1 A=regfile[43][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22939_ Y=$abc$48160$new_n22940_
.subckt MUX2X1 A=regfile[46][61] B=regfile[42][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22941_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22941_ C=$abc$48160$new_n22940_ Y=$abc$48160$new_n22942_
.subckt AOI21X1 A=$abc$48160$new_n12172_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22943_
.subckt OAI21X1 A=regfile[41][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n22943_ Y=$abc$48160$new_n22944_
.subckt MUX2X1 A=regfile[44][61] B=regfile[40][61] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22945_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n22945_ C=$abc$48160$new_n22944_ Y=$abc$48160$new_n22946_
.subckt AOI22X1 A=$abc$48160$new_n22932_ B=$abc$48160$new_n22934_ C=$abc$48160$new_n22936_ D=$abc$48160$new_n22938_ Y=$abc$48160$new_n22947_
.subckt MUX2X1 A=$abc$48160$new_n22942_ B=$abc$48160$new_n22946_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22948_
.subckt MUX2X1 A=$abc$48160$new_n22947_ B=$abc$48160$new_n22948_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n22949_
.subckt NAND2X1 A=regfile[8][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22950_
.subckt AOI21X1 A=regfile[12][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22951_
.subckt NAND2X1 A=regfile[13][61] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22952_
.subckt AOI21X1 A=regfile[9][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22953_
.subckt AOI22X1 A=$abc$48160$new_n22950_ B=$abc$48160$new_n22951_ C=$abc$48160$new_n22952_ D=$abc$48160$new_n22953_ Y=$abc$48160$new_n22954_
.subckt NAND2X1 A=regfile[10][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22955_
.subckt AOI21X1 A=regfile[14][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22956_
.subckt NAND2X1 A=regfile[15][61] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22957_
.subckt AOI21X1 A=regfile[11][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22958_
.subckt AOI22X1 A=$abc$48160$new_n22955_ B=$abc$48160$new_n22956_ C=$abc$48160$new_n22957_ D=$abc$48160$new_n22958_ Y=$abc$48160$new_n22959_
.subckt MUX2X1 A=$abc$48160$new_n22954_ B=$abc$48160$new_n22959_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n22960_
.subckt NAND2X1 A=regfile[2][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22961_
.subckt AOI21X1 A=regfile[6][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22962_
.subckt NAND2X1 A=regfile[3][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22963_
.subckt AOI21X1 A=regfile[7][61] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22964_
.subckt AOI22X1 A=$abc$48160$new_n22961_ B=$abc$48160$new_n22962_ C=$abc$48160$new_n22963_ D=$abc$48160$new_n22964_ Y=$abc$48160$new_n22965_
.subckt NAND2X1 A=regfile[0][61] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22966_
.subckt AOI21X1 A=regfile[4][61] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22967_
.subckt NAND2X1 A=regfile[5][61] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22968_
.subckt AOI21X1 A=regfile[1][61] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22969_
.subckt AOI22X1 A=$abc$48160$new_n22966_ B=$abc$48160$new_n22967_ C=$abc$48160$new_n22968_ D=$abc$48160$new_n22969_ Y=$abc$48160$new_n22970_
.subckt MUX2X1 A=$abc$48160$new_n22965_ B=$abc$48160$new_n22970_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22971_
.subckt MUX2X1 A=$abc$48160$new_n22960_ B=$abc$48160$new_n22971_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n22972_
.subckt MUX2X1 A=$abc$48160$new_n22949_ B=$abc$48160$new_n22972_ S=$\regfile$rdreg[0]$q[5] Y=$abc$48160$new_n22973_
.subckt MUX2X1 A=$abc$48160$new_n22930_ B=$abc$48160$new_n22973_ S=$\regfile$rdreg[0]$q[4] Y=io_read_ports_2_data[61]
.subckt NAND2X1 A=regfile[58][62] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22975_
.subckt AOI21X1 A=regfile[62][62] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22976_
.subckt NAND2X1 A=regfile[63][62] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22977_
.subckt AOI21X1 A=regfile[59][62] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22978_
.subckt AOI22X1 A=$abc$48160$new_n22975_ B=$abc$48160$new_n22976_ C=$abc$48160$new_n22977_ D=$abc$48160$new_n22978_ Y=$abc$48160$new_n22979_
.subckt NAND2X1 A=regfile[56][62] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22980_
.subckt AOI21X1 A=regfile[60][62] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22981_
.subckt NAND2X1 A=regfile[61][62] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22982_
.subckt AOI21X1 A=regfile[57][62] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22983_
.subckt AOI22X1 A=$abc$48160$new_n22980_ B=$abc$48160$new_n22981_ C=$abc$48160$new_n22982_ D=$abc$48160$new_n22983_ Y=$abc$48160$new_n22984_
.subckt MUX2X1 A=$abc$48160$new_n22979_ B=$abc$48160$new_n22984_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22985_
.subckt NAND2X1 A=regfile[42][62] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22986_
.subckt AOI21X1 A=regfile[46][62] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22987_
.subckt NAND2X1 A=regfile[47][62] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22988_
.subckt AOI21X1 A=regfile[43][62] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22989_
.subckt AOI22X1 A=$abc$48160$new_n22986_ B=$abc$48160$new_n22987_ C=$abc$48160$new_n22988_ D=$abc$48160$new_n22989_ Y=$abc$48160$new_n22990_
.subckt NAND2X1 A=regfile[40][62] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n22991_
.subckt AOI21X1 A=regfile[44][62] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22992_
.subckt NAND2X1 A=regfile[45][62] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22993_
.subckt AOI21X1 A=regfile[41][62] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n22994_
.subckt AOI22X1 A=$abc$48160$new_n22991_ B=$abc$48160$new_n22992_ C=$abc$48160$new_n22993_ D=$abc$48160$new_n22994_ Y=$abc$48160$new_n22995_
.subckt MUX2X1 A=$abc$48160$new_n22990_ B=$abc$48160$new_n22995_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n22996_
.subckt MUX2X1 A=$abc$48160$new_n22985_ B=$abc$48160$new_n22996_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n22997_
.subckt NAND2X1 A=regfile[51][62] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n22998_
.subckt AOI21X1 A=regfile[50][62] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n22999_
.subckt NAND2X1 A=regfile[55][62] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23000_
.subckt AOI21X1 A=regfile[54][62] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n23001_
.subckt AOI22X1 A=$abc$48160$new_n22998_ B=$abc$48160$new_n22999_ C=$abc$48160$new_n23000_ D=$abc$48160$new_n23001_ Y=$abc$48160$new_n23002_
.subckt NAND2X1 A=regfile[49][62] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23003_
.subckt AOI21X1 A=regfile[48][62] B=$abc$48160$new_n12363_ C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23004_
.subckt NAND2X1 A=regfile[53][62] B=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23005_
.subckt AOI21X1 A=regfile[52][62] B=$abc$48160$new_n12363_ C=$abc$48160$new_n12365_ Y=$abc$48160$new_n23006_
.subckt AOI22X1 A=$abc$48160$new_n23003_ B=$abc$48160$new_n23004_ C=$abc$48160$new_n23005_ D=$abc$48160$new_n23006_ Y=$abc$48160$new_n23007_
.subckt MUX2X1 A=$abc$48160$new_n23002_ B=$abc$48160$new_n23007_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23008_
.subckt MUX2X1 A=regfile[36][62] B=regfile[32][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23009_
.subckt MUX2X1 A=regfile[37][62] B=regfile[33][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23010_
.subckt MUX2X1 A=$abc$48160$new_n23009_ B=$abc$48160$new_n23010_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n23011_
.subckt MUX2X1 A=regfile[38][62] B=regfile[34][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23012_
.subckt MUX2X1 A=regfile[39][62] B=regfile[35][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23013_
.subckt MUX2X1 A=$abc$48160$new_n23012_ B=$abc$48160$new_n23013_ S=$abc$48160$new_n12363_ Y=$abc$48160$new_n23014_
.subckt MUX2X1 A=$abc$48160$new_n23011_ B=$abc$48160$new_n23014_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n23015_
.subckt MUX2X1 A=$abc$48160$new_n23008_ B=$abc$48160$new_n23015_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n23016_
.subckt MUX2X1 A=$abc$48160$new_n22997_ B=$abc$48160$new_n23016_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23017_
.subckt MUX2X1 A=regfile[29][62] B=regfile[28][62] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23018_
.subckt MUX2X1 A=regfile[25][62] B=regfile[24][62] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23019_
.subckt MUX2X1 A=$abc$48160$new_n23018_ B=$abc$48160$new_n23019_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23020_
.subckt NAND2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n23020_ Y=$abc$48160$new_n23021_
.subckt MUX2X1 A=regfile[31][62] B=regfile[30][62] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23022_
.subckt MUX2X1 A=regfile[27][62] B=regfile[26][62] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23023_
.subckt MUX2X1 A=$abc$48160$new_n23022_ B=$abc$48160$new_n23023_ S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23024_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n23024_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n23025_
.subckt AOI21X1 A=regfile[14][62] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n23026_
.subckt OAI21X1 A=$abc$48160$new_n12202_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n23026_ Y=$abc$48160$new_n23027_
.subckt AOI21X1 A=regfile[10][62] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23028_
.subckt OAI21X1 A=$abc$48160$new_n12198_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n23028_ Y=$abc$48160$new_n23029_
.subckt NAND3X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n23027_ C=$abc$48160$new_n23029_ Y=$abc$48160$new_n23030_
.subckt AOI21X1 A=regfile[15][62] B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n12365_ Y=$abc$48160$new_n23031_
.subckt OAI21X1 A=$abc$48160$new_n12203_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n23031_ Y=$abc$48160$new_n23032_
.subckt AOI21X1 A=regfile[11][62] B=$\regfile$rdreg[0]$q[1] C=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23033_
.subckt OAI21X1 A=$abc$48160$new_n12199_ B=$\regfile$rdreg[0]$q[1] C=$abc$48160$new_n23033_ Y=$abc$48160$new_n23034_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23032_ C=$abc$48160$new_n23034_ Y=$abc$48160$new_n23035_
.subckt AND2X1 A=$abc$48160$new_n12367_ B=$abc$48160$new_n23035_ Y=$abc$48160$new_n23036_
.subckt AOI22X1 A=$abc$48160$new_n23021_ B=$abc$48160$new_n23025_ C=$abc$48160$new_n23030_ D=$abc$48160$new_n23036_ Y=$abc$48160$new_n23037_
.subckt OAI21X1 A=regfile[17][62] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23038_
.subckt AOI21X1 A=$abc$48160$new_n12210_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23038_ Y=$abc$48160$new_n23039_
.subckt MUX2X1 A=regfile[20][62] B=regfile[16][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23040_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23040_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n23041_
.subckt NAND2X1 A=$abc$48160$new_n12208_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23042_
.subckt NAND2X1 A=$abc$48160$new_n12212_ B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23043_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23042_ C=$abc$48160$new_n23043_ Y=$abc$48160$new_n23044_
.subckt AOI21X1 A=$abc$48160$new_n12211_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23045_
.subckt OAI21X1 A=regfile[18][62] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23045_ Y=$abc$48160$new_n23046_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n23044_ C=$abc$48160$new_n23046_ Y=$abc$48160$new_n23047_
.subckt OAI21X1 A=$abc$48160$new_n23039_ B=$abc$48160$new_n23041_ C=$abc$48160$new_n23047_ Y=$abc$48160$new_n23048_
.subckt MUX2X1 A=regfile[7][62] B=regfile[3][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23049_
.subckt MUX2X1 A=regfile[6][62] B=regfile[2][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23050_
.subckt MUX2X1 A=$abc$48160$new_n23049_ B=$abc$48160$new_n23050_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23051_
.subckt MUX2X1 A=regfile[5][62] B=regfile[1][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23052_
.subckt MUX2X1 A=regfile[4][62] B=regfile[0][62] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23053_
.subckt MUX2X1 A=$abc$48160$new_n23052_ B=$abc$48160$new_n23053_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23054_
.subckt MUX2X1 A=$abc$48160$new_n23051_ B=$abc$48160$new_n23054_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23055_
.subckt MUX2X1 A=$abc$48160$new_n23048_ B=$abc$48160$new_n23055_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n23056_
.subckt MUX2X1 A=$abc$48160$new_n23037_ B=$abc$48160$new_n23056_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23057_
.subckt MUX2X1 A=$abc$48160$new_n23017_ B=$abc$48160$new_n23057_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[62]
.subckt MUX2X1 A=regfile[21][63] B=regfile[17][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23059_
.subckt MUX2X1 A=regfile[20][63] B=regfile[16][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23060_
.subckt MUX2X1 A=$abc$48160$new_n23059_ B=$abc$48160$new_n23060_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23061_
.subckt MUX2X1 A=regfile[29][63] B=regfile[25][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23062_
.subckt MUX2X1 A=regfile[28][63] B=regfile[24][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23063_
.subckt MUX2X1 A=$abc$48160$new_n23062_ B=$abc$48160$new_n23063_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23064_
.subckt AOI21X1 A=$abc$48160$new_n12276_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23065_
.subckt OAI21X1 A=regfile[27][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23065_ Y=$abc$48160$new_n23066_
.subckt MUX2X1 A=$abc$48160$new_n12271_ B=$abc$48160$new_n12275_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n23067_
.subckt NAND2X1 A=$abc$48160$new_n12363_ B=$abc$48160$new_n23067_ Y=$abc$48160$new_n23068_
.subckt AOI21X1 A=$abc$48160$new_n12268_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23069_
.subckt OAI21X1 A=regfile[18][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23069_ Y=$abc$48160$new_n23070_
.subckt AOI21X1 A=$abc$48160$new_n12269_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23071_
.subckt OAI21X1 A=regfile[19][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23071_ Y=$abc$48160$new_n23072_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n23066_ C=$abc$48160$new_n23068_ Y=$abc$48160$new_n23073_
.subckt NAND3X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n23070_ C=$abc$48160$new_n23072_ Y=$abc$48160$new_n23074_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n23073_ C=$abc$48160$new_n23074_ Y=$abc$48160$new_n23075_
.subckt MUX2X1 A=$abc$48160$new_n23061_ B=$abc$48160$new_n23064_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n23076_
.subckt OR2X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n23076_ Y=$abc$48160$new_n23077_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n23075_ C=$abc$48160$new_n23077_ Y=$abc$48160$new_n23078_
.subckt MUX2X1 A=regfile[9][63] B=regfile[8][63] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23079_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n23079_ Y=$abc$48160$new_n23080_
.subckt MUX2X1 A=regfile[13][63] B=regfile[12][63] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23081_
.subckt NAND2X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n23081_ Y=$abc$48160$new_n23082_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n23080_ C=$abc$48160$new_n23082_ Y=$abc$48160$new_n23083_
.subckt MUX2X1 A=regfile[1][63] B=regfile[0][63] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23084_
.subckt NAND2X1 A=$abc$48160$new_n12365_ B=$abc$48160$new_n23084_ Y=$abc$48160$new_n23085_
.subckt MUX2X1 A=regfile[5][63] B=regfile[4][63] S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23086_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[2] B=$abc$48160$new_n23086_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23087_
.subckt AOI21X1 A=$abc$48160$new_n23085_ B=$abc$48160$new_n23087_ C=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23088_
.subckt AOI21X1 A=regfile[11][63] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23089_
.subckt OAI21X1 A=$abc$48160$new_n12264_ B=$abc$48160$new_n12365_ C=$abc$48160$new_n23089_ Y=$abc$48160$new_n23090_
.subckt AOI21X1 A=regfile[14][63] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23091_
.subckt OAI21X1 A=$abc$48160$new_n12259_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23091_ Y=$abc$48160$new_n23092_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n23090_ C=$abc$48160$new_n23092_ Y=$abc$48160$new_n23093_
.subckt MUX2X1 A=regfile[6][63] B=regfile[2][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23094_
.subckt AOI21X1 A=$abc$48160$new_n12257_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23095_
.subckt OAI21X1 A=regfile[3][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23095_ Y=$abc$48160$new_n23096_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23094_ C=$abc$48160$new_n23096_ Y=$abc$48160$new_n23097_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n23097_ C=$abc$48160$new_n12364_ Y=$abc$48160$new_n23098_
.subckt AOI22X1 A=$abc$48160$new_n23083_ B=$abc$48160$new_n23088_ C=$abc$48160$new_n23093_ D=$abc$48160$new_n23098_ Y=$abc$48160$new_n23099_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[4] B=$abc$48160$new_n23099_ C=$abc$48160$new_n23078_ Y=$abc$48160$new_n23100_
.subckt AOI21X1 A=regfile[55][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23101_
.subckt OAI21X1 A=$abc$48160$new_n12295_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23101_ Y=$abc$48160$new_n23102_
.subckt AOI21X1 A=regfile[54][63] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23103_
.subckt OAI21X1 A=$abc$48160$new_n12294_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23103_ Y=$abc$48160$new_n23104_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[1] B=$abc$48160$new_n23102_ C=$abc$48160$new_n23104_ Y=$abc$48160$new_n23105_
.subckt AOI21X1 A=$abc$48160$new_n12297_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23106_
.subckt OAI21X1 A=regfile[49][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23106_ Y=$abc$48160$new_n23107_
.subckt MUX2X1 A=regfile[52][63] B=regfile[48][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23108_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23108_ C=$abc$48160$new_n23107_ Y=$abc$48160$new_n23109_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n23109_ C=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23110_
.subckt NAND2X1 A=$abc$48160$new_n12302_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23111_
.subckt AOI21X1 A=$abc$48160$new_n12306_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23112_
.subckt MUX2X1 A=$abc$48160$new_n12301_ B=$abc$48160$new_n12305_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n23113_
.subckt AOI22X1 A=$abc$48160$new_n23111_ B=$abc$48160$new_n23112_ C=$abc$48160$new_n23113_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n23114_
.subckt OR2X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n23114_ Y=$abc$48160$new_n23115_
.subckt AOI21X1 A=$abc$48160$new_n12304_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23116_
.subckt OAI21X1 A=regfile[57][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23116_ Y=$abc$48160$new_n23117_
.subckt MUX2X1 A=regfile[60][63] B=regfile[56][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23118_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23118_ C=$abc$48160$new_n23117_ Y=$abc$48160$new_n23119_
.subckt AOI21X1 A=$abc$48160$new_n12364_ B=$abc$48160$new_n23119_ C=$abc$48160$new_n12366_ Y=$abc$48160$new_n23120_
.subckt AOI22X1 A=$abc$48160$new_n23105_ B=$abc$48160$new_n23110_ C=$abc$48160$new_n23115_ D=$abc$48160$new_n23120_ Y=$abc$48160$new_n23121_
.subckt OAI21X1 A=regfile[34][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23122_
.subckt AOI21X1 A=$abc$48160$new_n12283_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23122_ Y=$abc$48160$new_n23123_
.subckt OAI21X1 A=regfile[35][63] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23124_
.subckt AOI21X1 A=$abc$48160$new_n12284_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23124_ Y=$abc$48160$new_n23125_
.subckt OR2X1 A=$abc$48160$new_n23123_ B=$abc$48160$new_n23125_ Y=$abc$48160$new_n23126_
.subckt MUX2X1 A=regfile[36][63] B=regfile[32][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23127_
.subckt AOI21X1 A=$abc$48160$new_n12282_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23128_
.subckt OAI21X1 A=regfile[33][63] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23128_ Y=$abc$48160$new_n23129_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23127_ C=$abc$48160$new_n23129_ Y=$abc$48160$new_n23130_
.subckt MUX2X1 A=regfile[47][63] B=regfile[43][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23131_
.subckt MUX2X1 A=regfile[46][63] B=regfile[42][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23132_
.subckt MUX2X1 A=$abc$48160$new_n23131_ B=$abc$48160$new_n23132_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23133_
.subckt MUX2X1 A=regfile[45][63] B=regfile[41][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23134_
.subckt MUX2X1 A=regfile[44][63] B=regfile[40][63] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23135_
.subckt MUX2X1 A=$abc$48160$new_n23134_ B=$abc$48160$new_n23135_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23136_
.subckt MUX2X1 A=$abc$48160$new_n23126_ B=$abc$48160$new_n23130_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23137_
.subckt MUX2X1 A=$abc$48160$new_n23133_ B=$abc$48160$new_n23136_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23138_
.subckt MUX2X1 A=$abc$48160$new_n23137_ B=$abc$48160$new_n23138_ S=$abc$48160$new_n12366_ Y=$abc$48160$new_n23139_
.subckt MUX2X1 A=$abc$48160$new_n23121_ B=$abc$48160$new_n23139_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n23140_
.subckt MUX2X1 A=$abc$48160$new_n23140_ B=$abc$48160$new_n23100_ S=$\regfile$rdreg[0]$q[5] Y=io_read_ports_2_data[63]
.subckt NAND2X1 A=regfile[26][64] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23142_
.subckt AOI21X1 A=regfile[30][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23143_
.subckt NAND2X1 A=regfile[31][64] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23144_
.subckt AOI21X1 A=regfile[27][64] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23145_
.subckt AOI22X1 A=$abc$48160$new_n23142_ B=$abc$48160$new_n23143_ C=$abc$48160$new_n23144_ D=$abc$48160$new_n23145_ Y=$abc$48160$new_n23146_
.subckt NAND2X1 A=regfile[24][64] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23147_
.subckt AOI21X1 A=regfile[28][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23148_
.subckt NAND2X1 A=regfile[29][64] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23149_
.subckt AOI21X1 A=regfile[25][64] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23150_
.subckt AOI22X1 A=$abc$48160$new_n23147_ B=$abc$48160$new_n23148_ C=$abc$48160$new_n23149_ D=$abc$48160$new_n23150_ Y=$abc$48160$new_n23151_
.subckt MUX2X1 A=$abc$48160$new_n23146_ B=$abc$48160$new_n23151_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23152_
.subckt MUX2X1 A=regfile[23][64] B=regfile[19][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23153_
.subckt MUX2X1 A=regfile[22][64] B=regfile[18][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23154_
.subckt MUX2X1 A=$abc$48160$new_n23153_ B=$abc$48160$new_n23154_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23155_
.subckt MUX2X1 A=regfile[21][64] B=regfile[17][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23156_
.subckt MUX2X1 A=regfile[20][64] B=regfile[16][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23157_
.subckt MUX2X1 A=$abc$48160$new_n23156_ B=$abc$48160$new_n23157_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23158_
.subckt MUX2X1 A=$abc$48160$new_n23155_ B=$abc$48160$new_n23158_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23159_
.subckt MUX2X1 A=$abc$48160$new_n23152_ B=$abc$48160$new_n23159_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23160_
.subckt NAND2X1 A=regfile[8][64] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23161_
.subckt AOI21X1 A=regfile[12][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23162_
.subckt NAND2X1 A=regfile[13][64] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23163_
.subckt AOI21X1 A=regfile[9][64] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23164_
.subckt AOI22X1 A=$abc$48160$new_n23161_ B=$abc$48160$new_n23162_ C=$abc$48160$new_n23163_ D=$abc$48160$new_n23164_ Y=$abc$48160$new_n23165_
.subckt NAND2X1 A=regfile[10][64] B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23166_
.subckt AOI21X1 A=regfile[14][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23167_
.subckt NAND2X1 A=regfile[15][64] B=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23168_
.subckt AOI21X1 A=regfile[11][64] B=$abc$48160$new_n12365_ C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23169_
.subckt AOI22X1 A=$abc$48160$new_n23166_ B=$abc$48160$new_n23167_ C=$abc$48160$new_n23168_ D=$abc$48160$new_n23169_ Y=$abc$48160$new_n23170_
.subckt MUX2X1 A=$abc$48160$new_n23165_ B=$abc$48160$new_n23170_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n23171_
.subckt MUX2X1 A=regfile[7][64] B=regfile[3][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23172_
.subckt MUX2X1 A=regfile[6][64] B=regfile[2][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23173_
.subckt MUX2X1 A=$abc$48160$new_n23172_ B=$abc$48160$new_n23173_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23174_
.subckt MUX2X1 A=regfile[5][64] B=regfile[1][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23175_
.subckt MUX2X1 A=regfile[4][64] B=regfile[0][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23176_
.subckt MUX2X1 A=$abc$48160$new_n23175_ B=$abc$48160$new_n23176_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23177_
.subckt MUX2X1 A=$abc$48160$new_n23174_ B=$abc$48160$new_n23177_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23178_
.subckt MUX2X1 A=$abc$48160$new_n23171_ B=$abc$48160$new_n23178_ S=$\regfile$rdreg[0]$q[3] Y=$abc$48160$new_n23179_
.subckt MUX2X1 A=$abc$48160$new_n23160_ B=$abc$48160$new_n23179_ S=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n23180_
.subckt AOI21X1 A=$abc$48160$new_n12360_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23181_
.subckt OAI21X1 A=regfile[57][64] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23181_ Y=$abc$48160$new_n23182_
.subckt MUX2X1 A=regfile[60][64] B=regfile[56][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23183_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23183_ C=$abc$48160$new_n23182_ Y=$abc$48160$new_n23184_
.subckt AOI21X1 A=$abc$48160$new_n12362_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23185_
.subckt OAI21X1 A=regfile[59][64] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23185_ Y=$abc$48160$new_n23186_
.subckt MUX2X1 A=regfile[62][64] B=regfile[58][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23187_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23187_ C=$abc$48160$new_n23186_ Y=$abc$48160$new_n23188_
.subckt MUX2X1 A=$abc$48160$new_n23184_ B=$abc$48160$new_n23188_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n23189_
.subckt NAND2X1 A=$abc$48160$new_n12350_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23190_
.subckt AOI21X1 A=$abc$48160$new_n12354_ B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23191_
.subckt OAI21X1 A=regfile[51][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23192_
.subckt AOI21X1 A=$abc$48160$new_n12355_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23192_ Y=$abc$48160$new_n23193_
.subckt AOI21X1 A=$abc$48160$new_n23190_ B=$abc$48160$new_n23191_ C=$abc$48160$new_n23193_ Y=$abc$48160$new_n23194_
.subckt NAND2X1 A=$abc$48160$new_n12349_ B=$abc$48160$new_n12365_ Y=$abc$48160$new_n23195_
.subckt AOI21X1 A=$abc$48160$new_n12353_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23196_
.subckt MUX2X1 A=$abc$48160$new_n12348_ B=$abc$48160$new_n12352_ S=$abc$48160$new_n12365_ Y=$abc$48160$new_n23197_
.subckt AOI22X1 A=$abc$48160$new_n23195_ B=$abc$48160$new_n23196_ C=$abc$48160$new_n23197_ D=$abc$48160$new_n12363_ Y=$abc$48160$new_n23198_
.subckt MUX2X1 A=$abc$48160$new_n23194_ B=$abc$48160$new_n23198_ S=$\regfile$rdreg[0]$q[1] Y=$abc$48160$new_n23199_
.subckt AOI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n23199_ C=$abc$48160$new_n12367_ Y=$abc$48160$new_n23200_
.subckt OAI21X1 A=$abc$48160$new_n12366_ B=$abc$48160$new_n23189_ C=$abc$48160$new_n23200_ Y=$abc$48160$new_n23201_
.subckt MUX2X1 A=regfile[36][64] B=regfile[32][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23202_
.subckt AOI21X1 A=$abc$48160$new_n12338_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23203_
.subckt OAI21X1 A=regfile[33][64] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23203_ Y=$abc$48160$new_n23204_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[0] B=$abc$48160$new_n23202_ C=$abc$48160$new_n23204_ Y=$abc$48160$new_n23205_
.subckt MUX2X1 A=regfile[45][64] B=regfile[41][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23206_
.subckt MUX2X1 A=regfile[44][64] B=regfile[40][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23207_
.subckt MUX2X1 A=$abc$48160$new_n23206_ B=$abc$48160$new_n23207_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23208_
.subckt OAI21X1 A=regfile[34][64] B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n12363_ Y=$abc$48160$new_n23209_
.subckt AOI21X1 A=$abc$48160$new_n12339_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23209_ Y=$abc$48160$new_n23210_
.subckt OAI21X1 A=regfile[35][64] B=$\regfile$rdreg[0]$q[2] C=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23211_
.subckt AOI21X1 A=$abc$48160$new_n12340_ B=$\regfile$rdreg[0]$q[2] C=$abc$48160$new_n23211_ Y=$abc$48160$new_n23212_
.subckt OR2X1 A=$abc$48160$new_n23210_ B=$abc$48160$new_n23212_ Y=$abc$48160$new_n23213_
.subckt MUX2X1 A=regfile[47][64] B=regfile[43][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23214_
.subckt MUX2X1 A=regfile[46][64] B=regfile[42][64] S=$\regfile$rdreg[0]$q[2] Y=$abc$48160$new_n23215_
.subckt MUX2X1 A=$abc$48160$new_n23214_ B=$abc$48160$new_n23215_ S=$\regfile$rdreg[0]$q[0] Y=$abc$48160$new_n23216_
.subckt MUX2X1 A=$abc$48160$new_n23205_ B=$abc$48160$new_n23213_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n23217_
.subckt MUX2X1 A=$abc$48160$new_n23208_ B=$abc$48160$new_n23216_ S=$abc$48160$new_n12364_ Y=$abc$48160$new_n23218_
.subckt INVX1 A=$abc$48160$new_n23218_ Y=$abc$48160$new_n23219_
.subckt AOI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n23219_ C=$\regfile$rdreg[0]$q[4] Y=$abc$48160$new_n23220_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[3] B=$abc$48160$new_n23217_ C=$abc$48160$new_n23220_ Y=$abc$48160$new_n23221_
.subckt NAND3X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n23201_ C=$abc$48160$new_n23221_ Y=$abc$48160$new_n23222_
.subckt OAI21X1 A=$\regfile$rdreg[0]$q[5] B=$abc$48160$new_n23180_ C=$abc$48160$new_n23222_ Y=io_read_ports_2_data[64]
.subckt MUX2X1 A=regfile[20][0] B=regfile[16][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23224_
.subckt MUX2X1 A=regfile[21][0] B=regfile[17][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23225_
.subckt MUX2X1 A=$abc$48160$new_n23224_ B=$abc$48160$new_n23225_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23226_
.subckt OAI21X1 A=regfile[24][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23227_
.subckt AOI21X1 A=$abc$48160$new_n8713_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23227_ Y=$abc$48160$new_n23228_
.subckt OAI21X1 A=regfile[25][0] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23229_
.subckt AOI21X1 A=$abc$48160$new_n8714_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23229_ Y=$abc$48160$new_n23230_
.subckt OAI21X1 A=regfile[26][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23231_
.subckt AOI21X1 A=$abc$48160$new_n8715_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23231_ Y=$abc$48160$new_n23232_
.subckt OAI21X1 A=regfile[27][0] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23233_
.subckt AOI21X1 A=$abc$48160$new_n8716_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23233_ Y=$abc$48160$new_n23234_
.subckt OAI21X1 A=$abc$48160$new_n23232_ B=$abc$48160$new_n23234_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23235_
.subckt OAI21X1 A=$abc$48160$new_n23228_ B=$abc$48160$new_n23230_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23236_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23235_ C=$abc$48160$new_n23236_ Y=$abc$48160$new_n23237_
.subckt NAND2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23226_ Y=$abc$48160$new_n23238_
.subckt MUX2X1 A=$abc$48160$new_n8707_ B=$abc$48160$new_n8709_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23239_
.subckt MUX2X1 A=regfile[22][0] B=regfile[18][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23240_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23240_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23241_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23239_ C=$abc$48160$new_n23241_ Y=$abc$48160$new_n23242_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23238_ C=$abc$48160$new_n23242_ Y=$abc$48160$new_n23243_
.subckt MUX2X1 A=$abc$48160$new_n8687_ B=$abc$48160$new_n8693_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23244_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23244_ Y=$abc$48160$new_n23245_
.subckt NOR2X1 A=regfile[1][0] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23246_
.subckt OAI21X1 A=regfile[5][0] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23247_
.subckt OAI21X1 A=$abc$48160$new_n23246_ B=$abc$48160$new_n23247_ C=$abc$48160$new_n23245_ Y=$abc$48160$new_n23248_
.subckt MUX2X1 A=regfile[13][0] B=regfile[9][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23249_
.subckt MUX2X1 A=regfile[12][0] B=regfile[8][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23250_
.subckt MUX2X1 A=$abc$48160$new_n23249_ B=$abc$48160$new_n23250_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23251_
.subckt MUX2X1 A=regfile[15][0] B=regfile[11][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23252_
.subckt MUX2X1 A=regfile[14][0] B=regfile[10][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23253_
.subckt MUX2X1 A=$abc$48160$new_n23252_ B=$abc$48160$new_n23253_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23254_
.subckt OAI21X1 A=regfile[2][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23255_
.subckt AOI21X1 A=$abc$48160$new_n8694_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23255_ Y=$abc$48160$new_n23256_
.subckt OAI21X1 A=regfile[3][0] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23257_
.subckt AOI21X1 A=$abc$48160$new_n8695_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23257_ Y=$abc$48160$new_n23258_
.subckt OR2X1 A=$abc$48160$new_n23256_ B=$abc$48160$new_n23258_ Y=$abc$48160$new_n23259_
.subckt MUX2X1 A=$abc$48160$new_n23251_ B=$abc$48160$new_n23254_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23260_
.subckt MUX2X1 A=$abc$48160$new_n23248_ B=$abc$48160$new_n23259_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23261_
.subckt MUX2X1 A=$abc$48160$new_n23260_ B=$abc$48160$new_n23261_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23262_
.subckt AND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23243_ Y=$abc$48160$new_n23263_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n23262_ C=$abc$48160$new_n23263_ D=$abc$48160$new_n23237_ Y=$abc$48160$new_n23264_
.subckt MUX2X1 A=regfile[54][0] B=regfile[50][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23265_
.subckt MUX2X1 A=regfile[55][0] B=regfile[51][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23266_
.subckt MUX2X1 A=regfile[62][0] B=regfile[58][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23267_
.subckt AOI21X1 A=$abc$48160$new_n8747_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23268_
.subckt OAI21X1 A=regfile[59][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23268_ Y=$abc$48160$new_n23269_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23267_ C=$abc$48160$new_n23269_ Y=$abc$48160$new_n23270_
.subckt MUX2X1 A=$abc$48160$new_n23265_ B=$abc$48160$new_n23266_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23271_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23271_ Y=$abc$48160$new_n23272_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23272_ Y=$abc$48160$new_n23273_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23270_ C=$abc$48160$new_n23273_ Y=$abc$48160$new_n23274_
.subckt MUX2X1 A=regfile[52][0] B=regfile[48][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23275_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23275_ Y=$abc$48160$new_n23276_
.subckt OAI21X1 A=regfile[49][0] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23277_
.subckt AOI21X1 A=$abc$48160$new_n8738_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23277_ Y=$abc$48160$new_n23278_
.subckt OAI21X1 A=$abc$48160$new_n23276_ B=$abc$48160$new_n23278_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n23279_
.subckt OR2X1 A=regfile[57][0] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23280_
.subckt AOI21X1 A=$abc$48160$new_n8745_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23281_
.subckt MUX2X1 A=$abc$48160$new_n8741_ B=$abc$48160$new_n8744_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23282_
.subckt AOI22X1 A=$abc$48160$new_n23280_ B=$abc$48160$new_n23281_ C=$abc$48160$new_n23282_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n23283_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23283_ C=$abc$48160$new_n23279_ Y=$abc$48160$new_n23284_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23284_ Y=$abc$48160$new_n23285_
.subckt OAI21X1 A=$abc$48160$new_n23274_ B=$abc$48160$new_n23285_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23286_
.subckt MUX2X1 A=regfile[36][0] B=regfile[32][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23287_
.subckt AOI21X1 A=$abc$48160$new_n8723_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23288_
.subckt OAI21X1 A=regfile[33][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23288_ Y=$abc$48160$new_n23289_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23287_ C=$abc$48160$new_n23289_ Y=$abc$48160$new_n23290_
.subckt MUX2X1 A=regfile[39][0] B=regfile[35][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23291_
.subckt MUX2X1 A=regfile[38][0] B=regfile[34][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23292_
.subckt MUX2X1 A=$abc$48160$new_n23291_ B=$abc$48160$new_n23292_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23293_
.subckt MUX2X1 A=regfile[44][0] B=regfile[40][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23294_
.subckt AOI21X1 A=$abc$48160$new_n8730_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23295_
.subckt OAI21X1 A=regfile[41][0] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23295_ Y=$abc$48160$new_n23296_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23294_ C=$abc$48160$new_n23296_ Y=$abc$48160$new_n23297_
.subckt MUX2X1 A=regfile[47][0] B=regfile[43][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23298_
.subckt MUX2X1 A=regfile[46][0] B=regfile[42][0] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23299_
.subckt MUX2X1 A=$abc$48160$new_n23298_ B=$abc$48160$new_n23299_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23300_
.subckt MUX2X1 A=$abc$48160$new_n23290_ B=$abc$48160$new_n23297_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23301_
.subckt MUX2X1 A=$abc$48160$new_n23293_ B=$abc$48160$new_n23300_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23302_
.subckt INVX1 A=$abc$48160$new_n23302_ Y=$abc$48160$new_n23303_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23303_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23304_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23301_ C=$abc$48160$new_n23304_ Y=$abc$48160$new_n23305_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n23286_ C=$abc$48160$new_n23305_ Y=$abc$48160$new_n23306_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n23264_ C=$abc$48160$new_n23306_ Y=io_read_ports_1_data[0]
.subckt NAND2X1 A=regfile[58][1] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23308_
.subckt AOI21X1 A=regfile[62][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23309_
.subckt NAND2X1 A=regfile[63][1] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23310_
.subckt AOI21X1 A=regfile[59][1] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23311_
.subckt AOI22X1 A=$abc$48160$new_n23308_ B=$abc$48160$new_n23309_ C=$abc$48160$new_n23310_ D=$abc$48160$new_n23311_ Y=$abc$48160$new_n23312_
.subckt NAND2X1 A=regfile[56][1] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23313_
.subckt AOI21X1 A=regfile[60][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23314_
.subckt NAND2X1 A=regfile[61][1] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23315_
.subckt AOI21X1 A=regfile[57][1] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23316_
.subckt AOI22X1 A=$abc$48160$new_n23313_ B=$abc$48160$new_n23314_ C=$abc$48160$new_n23315_ D=$abc$48160$new_n23316_ Y=$abc$48160$new_n23317_
.subckt MUX2X1 A=$abc$48160$new_n23312_ B=$abc$48160$new_n23317_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23318_
.subckt NAND2X1 A=regfile[42][1] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23319_
.subckt AOI21X1 A=regfile[46][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23320_
.subckt NAND2X1 A=regfile[47][1] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23321_
.subckt AOI21X1 A=regfile[43][1] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23322_
.subckt AOI22X1 A=$abc$48160$new_n23319_ B=$abc$48160$new_n23320_ C=$abc$48160$new_n23321_ D=$abc$48160$new_n23322_ Y=$abc$48160$new_n23323_
.subckt NAND2X1 A=regfile[40][1] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23324_
.subckt AOI21X1 A=regfile[44][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23325_
.subckt NAND2X1 A=regfile[45][1] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23326_
.subckt AOI21X1 A=regfile[41][1] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23327_
.subckt AOI22X1 A=$abc$48160$new_n23324_ B=$abc$48160$new_n23325_ C=$abc$48160$new_n23326_ D=$abc$48160$new_n23327_ Y=$abc$48160$new_n23328_
.subckt MUX2X1 A=$abc$48160$new_n23323_ B=$abc$48160$new_n23328_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23329_
.subckt MUX2X1 A=$abc$48160$new_n23318_ B=$abc$48160$new_n23329_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23330_
.subckt NAND2X1 A=regfile[51][1] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23331_
.subckt AOI21X1 A=regfile[50][1] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23332_
.subckt NAND2X1 A=regfile[55][1] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23333_
.subckt AOI21X1 A=regfile[54][1] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n23334_
.subckt AOI22X1 A=$abc$48160$new_n23331_ B=$abc$48160$new_n23332_ C=$abc$48160$new_n23333_ D=$abc$48160$new_n23334_ Y=$abc$48160$new_n23335_
.subckt NAND2X1 A=regfile[49][1] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23336_
.subckt AOI21X1 A=regfile[48][1] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23337_
.subckt NAND2X1 A=regfile[53][1] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23338_
.subckt AOI21X1 A=regfile[52][1] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n23339_
.subckt AOI22X1 A=$abc$48160$new_n23336_ B=$abc$48160$new_n23337_ C=$abc$48160$new_n23338_ D=$abc$48160$new_n23339_ Y=$abc$48160$new_n23340_
.subckt MUX2X1 A=$abc$48160$new_n23335_ B=$abc$48160$new_n23340_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23341_
.subckt MUX2X1 A=regfile[36][1] B=regfile[32][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23342_
.subckt MUX2X1 A=regfile[37][1] B=regfile[33][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23343_
.subckt MUX2X1 A=$abc$48160$new_n23342_ B=$abc$48160$new_n23343_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23344_
.subckt MUX2X1 A=regfile[38][1] B=regfile[34][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23345_
.subckt MUX2X1 A=regfile[39][1] B=regfile[35][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23346_
.subckt MUX2X1 A=$abc$48160$new_n23345_ B=$abc$48160$new_n23346_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23347_
.subckt MUX2X1 A=$abc$48160$new_n23344_ B=$abc$48160$new_n23347_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23348_
.subckt MUX2X1 A=$abc$48160$new_n23341_ B=$abc$48160$new_n23348_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23349_
.subckt MUX2X1 A=$abc$48160$new_n23330_ B=$abc$48160$new_n23349_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23350_
.subckt MUX2X1 A=regfile[29][1] B=regfile[28][1] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23351_
.subckt MUX2X1 A=regfile[25][1] B=regfile[24][1] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23352_
.subckt MUX2X1 A=$abc$48160$new_n23351_ B=$abc$48160$new_n23352_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23353_
.subckt MUX2X1 A=regfile[30][1] B=regfile[26][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23354_
.subckt NAND2X1 A=$abc$48160$new_n8770_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23355_
.subckt AOI21X1 A=$abc$48160$new_n8774_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23356_
.subckt AOI21X1 A=$abc$48160$new_n23355_ B=$abc$48160$new_n23356_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23357_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23354_ C=$abc$48160$new_n23357_ Y=$abc$48160$new_n23358_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23353_ C=$abc$48160$new_n23358_ Y=$abc$48160$new_n23359_
.subckt OAI21X1 A=regfile[9][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23360_
.subckt AOI21X1 A=$abc$48160$new_n8759_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23360_ Y=$abc$48160$new_n23361_
.subckt MUX2X1 A=regfile[12][1] B=regfile[8][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23362_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23362_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23363_
.subckt MUX2X1 A=regfile[14][1] B=regfile[10][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23364_
.subckt NAND2X1 A=$abc$48160$new_n8757_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23365_
.subckt AOI21X1 A=$abc$48160$new_n8761_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23366_
.subckt AOI21X1 A=$abc$48160$new_n23365_ B=$abc$48160$new_n23366_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23367_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23364_ C=$abc$48160$new_n23367_ Y=$abc$48160$new_n23368_
.subckt OAI21X1 A=$abc$48160$new_n23361_ B=$abc$48160$new_n23363_ C=$abc$48160$new_n23368_ Y=$abc$48160$new_n23369_
.subckt MUX2X1 A=$abc$48160$new_n23359_ B=$abc$48160$new_n23369_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23370_
.subckt OAI21X1 A=regfile[17][1] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23371_
.subckt AOI21X1 A=$abc$48160$new_n8765_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23371_ Y=$abc$48160$new_n23372_
.subckt MUX2X1 A=regfile[20][1] B=regfile[16][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23373_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23373_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23374_
.subckt NAND2X1 A=$abc$48160$new_n8764_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23375_
.subckt NAND2X1 A=$abc$48160$new_n8767_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23376_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23375_ C=$abc$48160$new_n23376_ Y=$abc$48160$new_n23377_
.subckt AOI21X1 A=$abc$48160$new_n8766_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23378_
.subckt OAI21X1 A=regfile[18][1] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23378_ Y=$abc$48160$new_n23379_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23377_ C=$abc$48160$new_n23379_ Y=$abc$48160$new_n23380_
.subckt OAI21X1 A=$abc$48160$new_n23372_ B=$abc$48160$new_n23374_ C=$abc$48160$new_n23380_ Y=$abc$48160$new_n23381_
.subckt MUX2X1 A=regfile[7][1] B=regfile[3][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23382_
.subckt MUX2X1 A=regfile[6][1] B=regfile[2][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23383_
.subckt MUX2X1 A=$abc$48160$new_n23382_ B=$abc$48160$new_n23383_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23384_
.subckt MUX2X1 A=regfile[5][1] B=regfile[1][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23385_
.subckt MUX2X1 A=regfile[4][1] B=regfile[0][1] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23386_
.subckt MUX2X1 A=$abc$48160$new_n23385_ B=$abc$48160$new_n23386_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23387_
.subckt MUX2X1 A=$abc$48160$new_n23384_ B=$abc$48160$new_n23387_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23388_
.subckt MUX2X1 A=$abc$48160$new_n23381_ B=$abc$48160$new_n23388_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23389_
.subckt MUX2X1 A=$abc$48160$new_n23370_ B=$abc$48160$new_n23389_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23390_
.subckt MUX2X1 A=$abc$48160$new_n23350_ B=$abc$48160$new_n23390_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[1]
.subckt AOI21X1 A=$abc$48160$new_n8821_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23392_
.subckt OAI21X1 A=regfile[18][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23392_ Y=$abc$48160$new_n23393_
.subckt AOI21X1 A=$abc$48160$new_n8822_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23394_
.subckt OAI21X1 A=regfile[19][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23394_ Y=$abc$48160$new_n23395_
.subckt NOR2X1 A=regfile[17][2] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23396_
.subckt OAI21X1 A=regfile[21][2] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23397_
.subckt MUX2X1 A=regfile[20][2] B=regfile[16][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23398_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23398_ Y=$abc$48160$new_n23399_
.subckt OAI21X1 A=$abc$48160$new_n23396_ B=$abc$48160$new_n23397_ C=$abc$48160$new_n23399_ Y=$abc$48160$new_n23400_
.subckt AOI21X1 A=$abc$48160$new_n8829_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23401_
.subckt OAI21X1 A=regfile[27][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23401_ Y=$abc$48160$new_n23402_
.subckt MUX2X1 A=$abc$48160$new_n8824_ B=$abc$48160$new_n8828_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23403_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23403_ Y=$abc$48160$new_n23404_
.subckt AOI21X1 A=$abc$48160$new_n8827_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23405_
.subckt OAI21X1 A=regfile[25][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23405_ Y=$abc$48160$new_n23406_
.subckt MUX2X1 A=$abc$48160$new_n8823_ B=$abc$48160$new_n8826_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23407_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23407_ Y=$abc$48160$new_n23408_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23402_ C=$abc$48160$new_n23404_ Y=$abc$48160$new_n23409_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23406_ C=$abc$48160$new_n23408_ Y=$abc$48160$new_n23410_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23409_ C=$abc$48160$new_n23410_ Y=$abc$48160$new_n23411_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23393_ C=$abc$48160$new_n23395_ Y=$abc$48160$new_n23412_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23400_ Y=$abc$48160$new_n23413_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23412_ C=$abc$48160$new_n23413_ Y=$abc$48160$new_n23414_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23411_ C=$abc$48160$new_n23414_ Y=$abc$48160$new_n23415_
.subckt MUX2X1 A=regfile[6][2] B=regfile[2][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23416_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23416_ Y=$abc$48160$new_n23417_
.subckt MUX2X1 A=regfile[7][2] B=regfile[3][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23418_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23418_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23419_
.subckt MUX2X1 A=regfile[4][2] B=regfile[0][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23420_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23420_ Y=$abc$48160$new_n23421_
.subckt MUX2X1 A=regfile[5][2] B=regfile[1][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23422_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23422_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23423_
.subckt AOI21X1 A=$abc$48160$new_n8817_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23424_
.subckt OAI21X1 A=regfile[11][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23424_ Y=$abc$48160$new_n23425_
.subckt MUX2X1 A=regfile[14][2] B=regfile[10][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23426_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23426_ C=$abc$48160$new_n23425_ Y=$abc$48160$new_n23427_
.subckt AOI21X1 A=$abc$48160$new_n8815_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23428_
.subckt OAI21X1 A=regfile[9][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23428_ Y=$abc$48160$new_n23429_
.subckt MUX2X1 A=regfile[12][2] B=regfile[8][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23430_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23430_ C=$abc$48160$new_n23429_ Y=$abc$48160$new_n23431_
.subckt AOI22X1 A=$abc$48160$new_n23417_ B=$abc$48160$new_n23419_ C=$abc$48160$new_n23421_ D=$abc$48160$new_n23423_ Y=$abc$48160$new_n23432_
.subckt MUX2X1 A=$abc$48160$new_n23427_ B=$abc$48160$new_n23431_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23433_
.subckt MUX2X1 A=$abc$48160$new_n23432_ B=$abc$48160$new_n23433_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23434_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23434_ C=$abc$48160$new_n23415_ Y=$abc$48160$new_n23435_
.subckt MUX2X1 A=regfile[61][2] B=regfile[57][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23436_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23436_ Y=$abc$48160$new_n23437_
.subckt MUX2X1 A=regfile[60][2] B=regfile[56][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23438_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23438_ Y=$abc$48160$new_n23439_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23437_ C=$abc$48160$new_n23439_ Y=$abc$48160$new_n23440_
.subckt MUX2X1 A=$abc$48160$new_n8845_ B=$abc$48160$new_n8849_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23441_
.subckt MUX2X1 A=regfile[53][2] B=regfile[49][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23442_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23442_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23443_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23441_ C=$abc$48160$new_n23443_ Y=$abc$48160$new_n23444_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23440_ C=$abc$48160$new_n23444_ Y=$abc$48160$new_n23445_
.subckt MUX2X1 A=$abc$48160$new_n8854_ B=$abc$48160$new_n8858_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23446_
.subckt MUX2X1 A=regfile[63][2] B=regfile[59][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23447_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23447_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n23448_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23446_ C=$abc$48160$new_n23448_ Y=$abc$48160$new_n23449_
.subckt MUX2X1 A=$abc$48160$new_n8847_ B=$abc$48160$new_n8851_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23450_
.subckt MUX2X1 A=regfile[55][2] B=regfile[51][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23451_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23451_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23452_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23450_ C=$abc$48160$new_n23452_ Y=$abc$48160$new_n23453_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23449_ C=$abc$48160$new_n23453_ Y=$abc$48160$new_n23454_
.subckt NAND2X1 A=$abc$48160$new_n23445_ B=$abc$48160$new_n23454_ Y=$abc$48160$new_n23455_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23455_ Y=$abc$48160$new_n23456_
.subckt MUX2X1 A=regfile[44][2] B=regfile[40][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23457_
.subckt AOI21X1 A=$abc$48160$new_n8842_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23458_
.subckt OAI21X1 A=regfile[41][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23458_ Y=$abc$48160$new_n23459_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23457_ C=$abc$48160$new_n23459_ Y=$abc$48160$new_n23460_
.subckt MUX2X1 A=regfile[36][2] B=regfile[32][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23461_
.subckt AOI21X1 A=$abc$48160$new_n8835_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23462_
.subckt OAI21X1 A=regfile[33][2] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23462_ Y=$abc$48160$new_n23463_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23461_ C=$abc$48160$new_n23463_ Y=$abc$48160$new_n23464_
.subckt MUX2X1 A=regfile[47][2] B=regfile[43][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23465_
.subckt MUX2X1 A=regfile[46][2] B=regfile[42][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23466_
.subckt MUX2X1 A=$abc$48160$new_n23465_ B=$abc$48160$new_n23466_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23467_
.subckt MUX2X1 A=regfile[39][2] B=regfile[35][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23468_
.subckt MUX2X1 A=regfile[38][2] B=regfile[34][2] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23469_
.subckt MUX2X1 A=$abc$48160$new_n23468_ B=$abc$48160$new_n23469_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23470_
.subckt MUX2X1 A=$abc$48160$new_n23460_ B=$abc$48160$new_n23464_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23471_
.subckt MUX2X1 A=$abc$48160$new_n23467_ B=$abc$48160$new_n23470_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23472_
.subckt INVX1 A=$abc$48160$new_n23472_ Y=$abc$48160$new_n23473_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23473_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23474_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23471_ C=$abc$48160$new_n23474_ Y=$abc$48160$new_n23475_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n23456_ C=$abc$48160$new_n23475_ Y=$abc$48160$new_n23476_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n23435_ C=$abc$48160$new_n23476_ Y=io_read_ports_1_data[2]
.subckt MUX2X1 A=regfile[23][3] B=regfile[22][3] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23478_
.subckt MUX2X1 A=regfile[19][3] B=regfile[18][3] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23479_
.subckt MUX2X1 A=$abc$48160$new_n23478_ B=$abc$48160$new_n23479_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23480_
.subckt NAND2X1 A=regfile[26][3] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23481_
.subckt AOI21X1 A=regfile[30][3] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23482_
.subckt NAND2X1 A=regfile[31][3] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23483_
.subckt AOI21X1 A=regfile[27][3] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23484_
.subckt AOI22X1 A=$abc$48160$new_n23481_ B=$abc$48160$new_n23482_ C=$abc$48160$new_n23483_ D=$abc$48160$new_n23484_ Y=$abc$48160$new_n23485_
.subckt OAI21X1 A=regfile[3][3] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23486_
.subckt AOI21X1 A=$abc$48160$new_n8865_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23486_ Y=$abc$48160$new_n23487_
.subckt OAI21X1 A=regfile[2][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23488_
.subckt AOI21X1 A=$abc$48160$new_n8864_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23488_ Y=$abc$48160$new_n23489_
.subckt MUX2X1 A=regfile[14][3] B=regfile[10][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23490_
.subckt MUX2X1 A=regfile[15][3] B=regfile[11][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23491_
.subckt MUX2X1 A=regfile[21][3] B=regfile[20][3] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23492_
.subckt MUX2X1 A=regfile[17][3] B=regfile[16][3] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23493_
.subckt MUX2X1 A=$abc$48160$new_n23492_ B=$abc$48160$new_n23493_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23494_
.subckt NAND2X1 A=regfile[24][3] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23495_
.subckt AOI21X1 A=regfile[28][3] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23496_
.subckt NAND2X1 A=regfile[29][3] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23497_
.subckt AOI21X1 A=regfile[25][3] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23498_
.subckt AOI22X1 A=$abc$48160$new_n23495_ B=$abc$48160$new_n23496_ C=$abc$48160$new_n23497_ D=$abc$48160$new_n23498_ Y=$abc$48160$new_n23499_
.subckt NOR2X1 A=regfile[1][3] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23500_
.subckt OAI21X1 A=regfile[5][3] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23501_
.subckt MUX2X1 A=regfile[4][3] B=regfile[0][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23502_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23502_ Y=$abc$48160$new_n23503_
.subckt MUX2X1 A=regfile[12][3] B=regfile[8][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23504_
.subckt MUX2X1 A=regfile[13][3] B=regfile[9][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23505_
.subckt OR2X1 A=$abc$48160$new_n23487_ B=$abc$48160$new_n23489_ Y=$abc$48160$new_n23506_
.subckt OAI21X1 A=$abc$48160$new_n23500_ B=$abc$48160$new_n23501_ C=$abc$48160$new_n23503_ Y=$abc$48160$new_n23507_
.subckt MUX2X1 A=$abc$48160$new_n23506_ B=$abc$48160$new_n23507_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23508_
.subckt MUX2X1 A=$abc$48160$new_n23490_ B=$abc$48160$new_n23491_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23509_
.subckt MUX2X1 A=$abc$48160$new_n23504_ B=$abc$48160$new_n23505_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23510_
.subckt MUX2X1 A=$abc$48160$new_n23509_ B=$abc$48160$new_n23510_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23511_
.subckt MUX2X1 A=$abc$48160$new_n23508_ B=$abc$48160$new_n23511_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23512_
.subckt MUX2X1 A=$abc$48160$new_n23480_ B=$abc$48160$new_n23494_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23513_
.subckt MUX2X1 A=$abc$48160$new_n23485_ B=$abc$48160$new_n23499_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23514_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23513_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23515_
.subckt INVX1 A=$abc$48160$new_n23515_ Y=$abc$48160$new_n23516_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23514_ C=$abc$48160$new_n23516_ Y=$abc$48160$new_n23517_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23512_ C=$abc$48160$new_n23517_ Y=$abc$48160$new_n23518_
.subckt AOI21X1 A=$abc$48160$new_n8905_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23519_
.subckt OAI21X1 A=regfile[50][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23519_ Y=$abc$48160$new_n23520_
.subckt AOI21X1 A=$abc$48160$new_n8906_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23521_
.subckt OAI21X1 A=regfile[51][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23521_ Y=$abc$48160$new_n23522_
.subckt AOI21X1 A=$abc$48160$new_n8904_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23523_
.subckt OAI21X1 A=regfile[49][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23523_ Y=$abc$48160$new_n23524_
.subckt MUX2X1 A=$abc$48160$new_n8899_ B=$abc$48160$new_n8903_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23525_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23525_ Y=$abc$48160$new_n23526_
.subckt AOI21X1 A=$abc$48160$new_n8913_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23527_
.subckt OAI21X1 A=regfile[59][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23527_ Y=$abc$48160$new_n23528_
.subckt MUX2X1 A=$abc$48160$new_n8908_ B=$abc$48160$new_n8912_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23529_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23529_ Y=$abc$48160$new_n23530_
.subckt AOI21X1 A=$abc$48160$new_n8911_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23531_
.subckt OAI21X1 A=regfile[57][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23531_ Y=$abc$48160$new_n23532_
.subckt MUX2X1 A=$abc$48160$new_n8907_ B=$abc$48160$new_n8910_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23533_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23533_ Y=$abc$48160$new_n23534_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23528_ C=$abc$48160$new_n23530_ Y=$abc$48160$new_n23535_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23532_ C=$abc$48160$new_n23534_ Y=$abc$48160$new_n23536_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23535_ C=$abc$48160$new_n23536_ Y=$abc$48160$new_n23537_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23520_ C=$abc$48160$new_n23522_ Y=$abc$48160$new_n23538_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23524_ C=$abc$48160$new_n23526_ Y=$abc$48160$new_n23539_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23538_ C=$abc$48160$new_n23539_ Y=$abc$48160$new_n23540_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23537_ C=$abc$48160$new_n23540_ Y=$abc$48160$new_n23541_
.subckt MUX2X1 A=regfile[38][3] B=regfile[34][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23542_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23542_ Y=$abc$48160$new_n23543_
.subckt MUX2X1 A=regfile[39][3] B=regfile[35][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23544_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23544_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23545_
.subckt MUX2X1 A=regfile[36][3] B=regfile[32][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23546_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23546_ Y=$abc$48160$new_n23547_
.subckt MUX2X1 A=regfile[37][3] B=regfile[33][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23548_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23548_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23549_
.subckt AOI21X1 A=$abc$48160$new_n8898_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23550_
.subckt OAI21X1 A=regfile[43][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23550_ Y=$abc$48160$new_n23551_
.subckt MUX2X1 A=regfile[46][3] B=regfile[42][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23552_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23552_ C=$abc$48160$new_n23551_ Y=$abc$48160$new_n23553_
.subckt AOI21X1 A=$abc$48160$new_n8896_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23554_
.subckt OAI21X1 A=regfile[41][3] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23554_ Y=$abc$48160$new_n23555_
.subckt MUX2X1 A=regfile[44][3] B=regfile[40][3] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23556_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23556_ C=$abc$48160$new_n23555_ Y=$abc$48160$new_n23557_
.subckt AOI22X1 A=$abc$48160$new_n23543_ B=$abc$48160$new_n23545_ C=$abc$48160$new_n23547_ D=$abc$48160$new_n23549_ Y=$abc$48160$new_n23558_
.subckt MUX2X1 A=$abc$48160$new_n23553_ B=$abc$48160$new_n23557_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23559_
.subckt MUX2X1 A=$abc$48160$new_n23558_ B=$abc$48160$new_n23559_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23560_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23560_ C=$abc$48160$new_n23541_ Y=$abc$48160$new_n23561_
.subckt MUX2X1 A=$abc$48160$new_n23518_ B=$abc$48160$new_n23561_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[3]
.subckt AOI21X1 A=regfile[55][4] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23563_
.subckt OAI21X1 A=$abc$48160$new_n8957_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23563_ Y=$abc$48160$new_n23564_
.subckt AOI21X1 A=regfile[54][4] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23565_
.subckt OAI21X1 A=$abc$48160$new_n8956_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23565_ Y=$abc$48160$new_n23566_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23564_ C=$abc$48160$new_n23566_ Y=$abc$48160$new_n23567_
.subckt AOI21X1 A=$abc$48160$new_n8959_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23568_
.subckt OAI21X1 A=regfile[49][4] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23568_ Y=$abc$48160$new_n23569_
.subckt MUX2X1 A=regfile[52][4] B=regfile[48][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23570_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23570_ C=$abc$48160$new_n23569_ Y=$abc$48160$new_n23571_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23571_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23572_
.subckt AOI21X1 A=$abc$48160$new_n8968_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23573_
.subckt OAI21X1 A=regfile[59][4] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23573_ Y=$abc$48160$new_n23574_
.subckt MUX2X1 A=regfile[62][4] B=regfile[58][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23575_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23575_ C=$abc$48160$new_n23574_ Y=$abc$48160$new_n23576_
.subckt OR2X1 A=regfile[57][4] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23577_
.subckt AOI21X1 A=$abc$48160$new_n8966_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23578_
.subckt MUX2X1 A=$abc$48160$new_n8962_ B=$abc$48160$new_n8965_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23579_
.subckt AOI22X1 A=$abc$48160$new_n23577_ B=$abc$48160$new_n23578_ C=$abc$48160$new_n23579_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n23580_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23580_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23581_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23576_ C=$abc$48160$new_n23581_ Y=$abc$48160$new_n23582_
.subckt AOI21X1 A=$abc$48160$new_n23567_ B=$abc$48160$new_n23572_ C=$abc$48160$new_n23582_ Y=$abc$48160$new_n23583_
.subckt NAND2X1 A=regfile[26][4] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23584_
.subckt AOI21X1 A=regfile[30][4] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23585_
.subckt NAND2X1 A=regfile[31][4] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23586_
.subckt AOI21X1 A=regfile[27][4] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23587_
.subckt AOI22X1 A=$abc$48160$new_n23584_ B=$abc$48160$new_n23585_ C=$abc$48160$new_n23586_ D=$abc$48160$new_n23587_ Y=$abc$48160$new_n23588_
.subckt NAND2X1 A=regfile[24][4] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23589_
.subckt AOI21X1 A=regfile[28][4] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23590_
.subckt NAND2X1 A=regfile[29][4] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23591_
.subckt AOI21X1 A=regfile[25][4] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23592_
.subckt AOI22X1 A=$abc$48160$new_n23589_ B=$abc$48160$new_n23590_ C=$abc$48160$new_n23591_ D=$abc$48160$new_n23592_ Y=$abc$48160$new_n23593_
.subckt MUX2X1 A=$abc$48160$new_n23588_ B=$abc$48160$new_n23593_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23594_
.subckt MUX2X1 A=regfile[20][4] B=regfile[16][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23595_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23595_ Y=$abc$48160$new_n23596_
.subckt MUX2X1 A=regfile[21][4] B=regfile[17][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23597_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23597_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23598_
.subckt MUX2X1 A=regfile[22][4] B=regfile[18][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23599_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23599_ Y=$abc$48160$new_n23600_
.subckt MUX2X1 A=regfile[23][4] B=regfile[19][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23601_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23601_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23602_
.subckt AOI22X1 A=$abc$48160$new_n23596_ B=$abc$48160$new_n23598_ C=$abc$48160$new_n23600_ D=$abc$48160$new_n23602_ Y=$abc$48160$new_n23603_
.subckt MUX2X1 A=$abc$48160$new_n23594_ B=$abc$48160$new_n23603_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23604_
.subckt MUX2X1 A=$abc$48160$new_n23583_ B=$abc$48160$new_n23604_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n23605_
.subckt MUX2X1 A=regfile[37][4] B=regfile[33][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23606_
.subckt MUX2X1 A=regfile[36][4] B=regfile[32][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23607_
.subckt MUX2X1 A=$abc$48160$new_n23606_ B=$abc$48160$new_n23607_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23608_
.subckt MUX2X1 A=regfile[38][4] B=regfile[34][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23609_
.subckt MUX2X1 A=regfile[39][4] B=regfile[35][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23610_
.subckt MUX2X1 A=$abc$48160$new_n23609_ B=$abc$48160$new_n23610_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23611_
.subckt MUX2X1 A=regfile[45][4] B=regfile[41][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23612_
.subckt MUX2X1 A=regfile[44][4] B=regfile[40][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23613_
.subckt MUX2X1 A=$abc$48160$new_n23612_ B=$abc$48160$new_n23613_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23614_
.subckt MUX2X1 A=regfile[47][4] B=regfile[43][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23615_
.subckt MUX2X1 A=regfile[46][4] B=regfile[42][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23616_
.subckt MUX2X1 A=$abc$48160$new_n23615_ B=$abc$48160$new_n23616_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23617_
.subckt MUX2X1 A=$abc$48160$new_n23608_ B=$abc$48160$new_n23611_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23618_
.subckt MUX2X1 A=$abc$48160$new_n23614_ B=$abc$48160$new_n23617_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23619_
.subckt MUX2X1 A=$abc$48160$new_n23618_ B=$abc$48160$new_n23619_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23620_
.subckt NAND2X1 A=regfile[8][4] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23621_
.subckt AOI21X1 A=regfile[12][4] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23622_
.subckt NAND2X1 A=regfile[13][4] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23623_
.subckt AOI21X1 A=regfile[9][4] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23624_
.subckt AOI22X1 A=$abc$48160$new_n23621_ B=$abc$48160$new_n23622_ C=$abc$48160$new_n23623_ D=$abc$48160$new_n23624_ Y=$abc$48160$new_n23625_
.subckt NAND2X1 A=regfile[10][4] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23626_
.subckt AOI21X1 A=regfile[14][4] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23627_
.subckt NAND2X1 A=regfile[15][4] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23628_
.subckt AOI21X1 A=regfile[11][4] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23629_
.subckt AOI22X1 A=$abc$48160$new_n23626_ B=$abc$48160$new_n23627_ C=$abc$48160$new_n23628_ D=$abc$48160$new_n23629_ Y=$abc$48160$new_n23630_
.subckt MUX2X1 A=$abc$48160$new_n23625_ B=$abc$48160$new_n23630_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23631_
.subckt MUX2X1 A=regfile[7][4] B=regfile[3][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23632_
.subckt MUX2X1 A=regfile[6][4] B=regfile[2][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23633_
.subckt MUX2X1 A=$abc$48160$new_n23632_ B=$abc$48160$new_n23633_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23634_
.subckt MUX2X1 A=regfile[5][4] B=regfile[1][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23635_
.subckt MUX2X1 A=regfile[4][4] B=regfile[0][4] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23636_
.subckt MUX2X1 A=$abc$48160$new_n23635_ B=$abc$48160$new_n23636_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23637_
.subckt MUX2X1 A=$abc$48160$new_n23634_ B=$abc$48160$new_n23637_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23638_
.subckt MUX2X1 A=$abc$48160$new_n23631_ B=$abc$48160$new_n23638_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23639_
.subckt MUX2X1 A=$abc$48160$new_n23620_ B=$abc$48160$new_n23639_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n23640_
.subckt MUX2X1 A=$abc$48160$new_n23605_ B=$abc$48160$new_n23640_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[4]
.subckt AOI21X1 A=regfile[25][5] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23642_
.subckt OAI21X1 A=$abc$48160$new_n8992_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n23642_ Y=$abc$48160$new_n23643_
.subckt AOI21X1 A=regfile[28][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23644_
.subckt OAI21X1 A=$abc$48160$new_n8988_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23644_ Y=$abc$48160$new_n23645_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23643_ C=$abc$48160$new_n23645_ Y=$abc$48160$new_n23646_
.subckt AOI21X1 A=regfile[17][5] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23647_
.subckt OAI21X1 A=$abc$48160$new_n8986_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n23647_ Y=$abc$48160$new_n23648_
.subckt NAND2X1 A=regfile[16][5] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23649_
.subckt AOI21X1 A=regfile[20][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23650_
.subckt AOI21X1 A=$abc$48160$new_n23649_ B=$abc$48160$new_n23650_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23651_
.subckt AOI21X1 A=$abc$48160$new_n23648_ B=$abc$48160$new_n23651_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23652_
.subckt AOI21X1 A=regfile[27][5] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23653_
.subckt OAI21X1 A=$abc$48160$new_n8994_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n23653_ Y=$abc$48160$new_n23654_
.subckt AOI21X1 A=regfile[30][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23655_
.subckt OAI21X1 A=$abc$48160$new_n8989_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23655_ Y=$abc$48160$new_n23656_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23654_ C=$abc$48160$new_n23656_ Y=$abc$48160$new_n23657_
.subckt AOI21X1 A=regfile[23][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23658_
.subckt OAI21X1 A=$abc$48160$new_n8985_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23658_ Y=$abc$48160$new_n23659_
.subckt NAND2X1 A=regfile[18][5] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23660_
.subckt AOI21X1 A=regfile[22][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23661_
.subckt AOI21X1 A=$abc$48160$new_n23660_ B=$abc$48160$new_n23661_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23662_
.subckt AOI21X1 A=$abc$48160$new_n23659_ B=$abc$48160$new_n23662_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23663_
.subckt AOI22X1 A=$abc$48160$new_n23646_ B=$abc$48160$new_n23652_ C=$abc$48160$new_n23657_ D=$abc$48160$new_n23663_ Y=$abc$48160$new_n23664_
.subckt MUX2X1 A=regfile[13][5] B=regfile[9][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23665_
.subckt MUX2X1 A=$abc$48160$new_n8976_ B=$abc$48160$new_n8979_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23666_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23666_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23667_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23665_ C=$abc$48160$new_n23667_ Y=$abc$48160$new_n23668_
.subckt MUX2X1 A=regfile[4][5] B=regfile[0][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23669_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23669_ Y=$abc$48160$new_n23670_
.subckt MUX2X1 A=regfile[5][5] B=regfile[1][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23671_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23671_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23672_
.subckt AOI21X1 A=$abc$48160$new_n23670_ B=$abc$48160$new_n23672_ C=$abc$48160$new_n23668_ Y=$abc$48160$new_n23673_
.subckt MUX2X1 A=$abc$48160$new_n8977_ B=$abc$48160$new_n8981_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23674_
.subckt MUX2X1 A=regfile[15][5] B=regfile[11][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23675_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23675_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n23676_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23674_ C=$abc$48160$new_n23676_ Y=$abc$48160$new_n23677_
.subckt MUX2X1 A=regfile[6][5] B=regfile[2][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23678_
.subckt MUX2X1 A=regfile[7][5] B=regfile[3][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23679_
.subckt MUX2X1 A=$abc$48160$new_n23678_ B=$abc$48160$new_n23679_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23680_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23677_ Y=$abc$48160$new_n23681_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23680_ C=$abc$48160$new_n23681_ Y=$abc$48160$new_n23682_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23673_ C=$abc$48160$new_n23682_ Y=$abc$48160$new_n23683_
.subckt MUX2X1 A=$abc$48160$new_n23664_ B=$abc$48160$new_n23683_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23684_
.subckt AOI21X1 A=regfile[55][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23685_
.subckt OAI21X1 A=$abc$48160$new_n9013_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23685_ Y=$abc$48160$new_n23686_
.subckt AOI21X1 A=regfile[54][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23687_
.subckt OAI21X1 A=$abc$48160$new_n9012_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23687_ Y=$abc$48160$new_n23688_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23686_ C=$abc$48160$new_n23688_ Y=$abc$48160$new_n23689_
.subckt AOI21X1 A=$abc$48160$new_n9015_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23690_
.subckt OAI21X1 A=regfile[49][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23690_ Y=$abc$48160$new_n23691_
.subckt MUX2X1 A=regfile[52][5] B=regfile[48][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23692_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23692_ C=$abc$48160$new_n23691_ Y=$abc$48160$new_n23693_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23693_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23694_
.subckt AOI21X1 A=regfile[59][5] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23695_
.subckt OAI21X1 A=$abc$48160$new_n9024_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n23695_ Y=$abc$48160$new_n23696_
.subckt AOI21X1 A=regfile[62][5] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23697_
.subckt OAI21X1 A=$abc$48160$new_n9019_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23697_ Y=$abc$48160$new_n23698_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23696_ C=$abc$48160$new_n23698_ Y=$abc$48160$new_n23699_
.subckt AOI21X1 A=$abc$48160$new_n9022_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23700_
.subckt OAI21X1 A=regfile[57][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23700_ Y=$abc$48160$new_n23701_
.subckt MUX2X1 A=regfile[60][5] B=regfile[56][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23702_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23702_ C=$abc$48160$new_n23701_ Y=$abc$48160$new_n23703_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23703_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n23704_
.subckt AOI22X1 A=$abc$48160$new_n23689_ B=$abc$48160$new_n23694_ C=$abc$48160$new_n23699_ D=$abc$48160$new_n23704_ Y=$abc$48160$new_n23705_
.subckt MUX2X1 A=regfile[38][5] B=regfile[34][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23706_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23706_ Y=$abc$48160$new_n23707_
.subckt MUX2X1 A=regfile[39][5] B=regfile[35][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23708_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23708_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23709_
.subckt MUX2X1 A=regfile[36][5] B=regfile[32][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23710_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23710_ Y=$abc$48160$new_n23711_
.subckt MUX2X1 A=regfile[37][5] B=regfile[33][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23712_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23712_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23713_
.subckt AOI21X1 A=$abc$48160$new_n9009_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23714_
.subckt OAI21X1 A=regfile[43][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23714_ Y=$abc$48160$new_n23715_
.subckt MUX2X1 A=regfile[46][5] B=regfile[42][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23716_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23716_ C=$abc$48160$new_n23715_ Y=$abc$48160$new_n23717_
.subckt AOI21X1 A=$abc$48160$new_n9007_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23718_
.subckt OAI21X1 A=regfile[41][5] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23718_ Y=$abc$48160$new_n23719_
.subckt MUX2X1 A=regfile[44][5] B=regfile[40][5] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23720_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23720_ C=$abc$48160$new_n23719_ Y=$abc$48160$new_n23721_
.subckt AOI22X1 A=$abc$48160$new_n23707_ B=$abc$48160$new_n23709_ C=$abc$48160$new_n23711_ D=$abc$48160$new_n23713_ Y=$abc$48160$new_n23722_
.subckt MUX2X1 A=$abc$48160$new_n23717_ B=$abc$48160$new_n23721_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23723_
.subckt MUX2X1 A=$abc$48160$new_n23722_ B=$abc$48160$new_n23723_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23724_
.subckt MUX2X1 A=$abc$48160$new_n23705_ B=$abc$48160$new_n23724_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23725_
.subckt MUX2X1 A=$abc$48160$new_n23684_ B=$abc$48160$new_n23725_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[5]
.subckt NAND2X1 A=$abc$48160$new_n9046_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23727_
.subckt AOI21X1 A=$abc$48160$new_n9050_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23728_
.subckt MUX2X1 A=$abc$48160$new_n9045_ B=$abc$48160$new_n9049_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23729_
.subckt AOI22X1 A=$abc$48160$new_n23727_ B=$abc$48160$new_n23728_ C=$abc$48160$new_n23729_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n23730_
.subckt MUX2X1 A=regfile[23][6] B=regfile[19][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23731_
.subckt MUX2X1 A=regfile[22][6] B=regfile[18][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23732_
.subckt MUX2X1 A=$abc$48160$new_n23731_ B=$abc$48160$new_n23732_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23733_
.subckt OAI21X1 A=regfile[3][6] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23734_
.subckt AOI21X1 A=$abc$48160$new_n9031_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23734_ Y=$abc$48160$new_n23735_
.subckt OAI21X1 A=regfile[2][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23736_
.subckt AOI21X1 A=$abc$48160$new_n9030_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23736_ Y=$abc$48160$new_n23737_
.subckt MUX2X1 A=regfile[14][6] B=regfile[10][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23738_
.subckt MUX2X1 A=regfile[15][6] B=regfile[11][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23739_
.subckt OR2X1 A=regfile[25][6] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23740_
.subckt AOI21X1 A=$abc$48160$new_n9048_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23741_
.subckt MUX2X1 A=$abc$48160$new_n9044_ B=$abc$48160$new_n9047_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23742_
.subckt AOI22X1 A=$abc$48160$new_n23740_ B=$abc$48160$new_n23741_ C=$abc$48160$new_n23742_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n23743_
.subckt MUX2X1 A=regfile[21][6] B=regfile[17][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23744_
.subckt MUX2X1 A=regfile[20][6] B=regfile[16][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23745_
.subckt MUX2X1 A=$abc$48160$new_n23744_ B=$abc$48160$new_n23745_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23746_
.subckt AOI21X1 A=$abc$48160$new_n9029_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23747_
.subckt OAI21X1 A=regfile[1][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23747_ Y=$abc$48160$new_n23748_
.subckt MUX2X1 A=regfile[4][6] B=regfile[0][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23749_
.subckt MUX2X1 A=regfile[12][6] B=regfile[8][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23750_
.subckt MUX2X1 A=regfile[13][6] B=regfile[9][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23751_
.subckt OR2X1 A=$abc$48160$new_n23735_ B=$abc$48160$new_n23737_ Y=$abc$48160$new_n23752_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23749_ C=$abc$48160$new_n23748_ Y=$abc$48160$new_n23753_
.subckt MUX2X1 A=$abc$48160$new_n23752_ B=$abc$48160$new_n23753_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23754_
.subckt MUX2X1 A=$abc$48160$new_n23738_ B=$abc$48160$new_n23739_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23755_
.subckt MUX2X1 A=$abc$48160$new_n23750_ B=$abc$48160$new_n23751_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23756_
.subckt MUX2X1 A=$abc$48160$new_n23755_ B=$abc$48160$new_n23756_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23757_
.subckt MUX2X1 A=$abc$48160$new_n23754_ B=$abc$48160$new_n23757_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23758_
.subckt MUX2X1 A=$abc$48160$new_n23733_ B=$abc$48160$new_n23746_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23759_
.subckt MUX2X1 A=$abc$48160$new_n23730_ B=$abc$48160$new_n23743_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23760_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23760_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n23761_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23759_ C=$abc$48160$new_n23761_ Y=$abc$48160$new_n23762_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23758_ C=$abc$48160$new_n23762_ Y=$abc$48160$new_n23763_
.subckt AOI21X1 A=$abc$48160$new_n9072_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23764_
.subckt OAI21X1 A=regfile[50][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23764_ Y=$abc$48160$new_n23765_
.subckt AOI21X1 A=$abc$48160$new_n9073_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23766_
.subckt OAI21X1 A=regfile[51][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23766_ Y=$abc$48160$new_n23767_
.subckt AOI21X1 A=$abc$48160$new_n9071_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23768_
.subckt OAI21X1 A=regfile[49][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23768_ Y=$abc$48160$new_n23769_
.subckt MUX2X1 A=$abc$48160$new_n9066_ B=$abc$48160$new_n9070_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23770_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23770_ Y=$abc$48160$new_n23771_
.subckt AOI21X1 A=$abc$48160$new_n9080_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23772_
.subckt OAI21X1 A=regfile[59][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23772_ Y=$abc$48160$new_n23773_
.subckt MUX2X1 A=$abc$48160$new_n9075_ B=$abc$48160$new_n9079_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23774_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23774_ Y=$abc$48160$new_n23775_
.subckt AOI21X1 A=$abc$48160$new_n9078_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23776_
.subckt OAI21X1 A=regfile[57][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23776_ Y=$abc$48160$new_n23777_
.subckt MUX2X1 A=$abc$48160$new_n9074_ B=$abc$48160$new_n9077_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23778_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23778_ Y=$abc$48160$new_n23779_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23773_ C=$abc$48160$new_n23775_ Y=$abc$48160$new_n23780_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23777_ C=$abc$48160$new_n23779_ Y=$abc$48160$new_n23781_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23780_ C=$abc$48160$new_n23781_ Y=$abc$48160$new_n23782_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23765_ C=$abc$48160$new_n23767_ Y=$abc$48160$new_n23783_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23769_ C=$abc$48160$new_n23771_ Y=$abc$48160$new_n23784_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23783_ C=$abc$48160$new_n23784_ Y=$abc$48160$new_n23785_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23782_ C=$abc$48160$new_n23785_ Y=$abc$48160$new_n23786_
.subckt MUX2X1 A=regfile[38][6] B=regfile[34][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23787_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23787_ Y=$abc$48160$new_n23788_
.subckt MUX2X1 A=regfile[39][6] B=regfile[35][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23789_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23789_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23790_
.subckt MUX2X1 A=regfile[36][6] B=regfile[32][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23791_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23791_ Y=$abc$48160$new_n23792_
.subckt MUX2X1 A=regfile[37][6] B=regfile[33][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23793_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23793_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23794_
.subckt AOI21X1 A=$abc$48160$new_n9065_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23795_
.subckt OAI21X1 A=regfile[43][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23795_ Y=$abc$48160$new_n23796_
.subckt MUX2X1 A=regfile[46][6] B=regfile[42][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23797_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23797_ C=$abc$48160$new_n23796_ Y=$abc$48160$new_n23798_
.subckt AOI21X1 A=$abc$48160$new_n9063_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23799_
.subckt OAI21X1 A=regfile[41][6] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23799_ Y=$abc$48160$new_n23800_
.subckt MUX2X1 A=regfile[44][6] B=regfile[40][6] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23801_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23801_ C=$abc$48160$new_n23800_ Y=$abc$48160$new_n23802_
.subckt AOI22X1 A=$abc$48160$new_n23788_ B=$abc$48160$new_n23790_ C=$abc$48160$new_n23792_ D=$abc$48160$new_n23794_ Y=$abc$48160$new_n23803_
.subckt MUX2X1 A=$abc$48160$new_n23798_ B=$abc$48160$new_n23802_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23804_
.subckt MUX2X1 A=$abc$48160$new_n23803_ B=$abc$48160$new_n23804_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23805_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23805_ C=$abc$48160$new_n23786_ Y=$abc$48160$new_n23806_
.subckt MUX2X1 A=$abc$48160$new_n23763_ B=$abc$48160$new_n23806_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[6]
.subckt AOI21X1 A=$abc$48160$new_n9120_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23808_
.subckt OAI21X1 A=regfile[43][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23808_ Y=$abc$48160$new_n23809_
.subckt MUX2X1 A=regfile[46][7] B=regfile[42][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23810_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23810_ C=$abc$48160$new_n23809_ Y=$abc$48160$new_n23811_
.subckt AOI21X1 A=$abc$48160$new_n9118_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23812_
.subckt OAI21X1 A=regfile[41][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23812_ Y=$abc$48160$new_n23813_
.subckt MUX2X1 A=regfile[44][7] B=regfile[40][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23814_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23814_ C=$abc$48160$new_n23813_ Y=$abc$48160$new_n23815_
.subckt AOI21X1 A=$abc$48160$new_n9135_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23816_
.subckt OAI21X1 A=regfile[59][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23816_ Y=$abc$48160$new_n23817_
.subckt MUX2X1 A=$abc$48160$new_n9130_ B=$abc$48160$new_n9134_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23818_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23818_ Y=$abc$48160$new_n23819_
.subckt AOI21X1 A=$abc$48160$new_n9133_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23820_
.subckt OAI21X1 A=regfile[57][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23820_ Y=$abc$48160$new_n23821_
.subckt MUX2X1 A=$abc$48160$new_n9129_ B=$abc$48160$new_n9132_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23822_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23822_ Y=$abc$48160$new_n23823_
.subckt MUX2X1 A=regfile[38][7] B=regfile[34][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23824_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23824_ Y=$abc$48160$new_n23825_
.subckt MUX2X1 A=regfile[39][7] B=regfile[35][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23826_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23826_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23827_
.subckt MUX2X1 A=regfile[36][7] B=regfile[32][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23828_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23828_ Y=$abc$48160$new_n23829_
.subckt MUX2X1 A=regfile[37][7] B=regfile[33][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23830_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23830_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23831_
.subckt AOI21X1 A=$abc$48160$new_n9127_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23832_
.subckt OAI21X1 A=regfile[50][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23832_ Y=$abc$48160$new_n23833_
.subckt AOI21X1 A=$abc$48160$new_n9128_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23834_
.subckt OAI21X1 A=regfile[51][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23834_ Y=$abc$48160$new_n23835_
.subckt AOI21X1 A=$abc$48160$new_n9126_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23836_
.subckt OAI21X1 A=regfile[49][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23836_ Y=$abc$48160$new_n23837_
.subckt MUX2X1 A=$abc$48160$new_n9121_ B=$abc$48160$new_n9125_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23838_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23838_ Y=$abc$48160$new_n23839_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23817_ C=$abc$48160$new_n23819_ Y=$abc$48160$new_n23840_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23821_ C=$abc$48160$new_n23823_ Y=$abc$48160$new_n23841_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23840_ C=$abc$48160$new_n23841_ Y=$abc$48160$new_n23842_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23833_ C=$abc$48160$new_n23835_ Y=$abc$48160$new_n23843_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23837_ C=$abc$48160$new_n23839_ Y=$abc$48160$new_n23844_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23843_ C=$abc$48160$new_n23844_ Y=$abc$48160$new_n23845_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23842_ C=$abc$48160$new_n23845_ Y=$abc$48160$new_n23846_
.subckt AOI22X1 A=$abc$48160$new_n23825_ B=$abc$48160$new_n23827_ C=$abc$48160$new_n23829_ D=$abc$48160$new_n23831_ Y=$abc$48160$new_n23847_
.subckt MUX2X1 A=$abc$48160$new_n23811_ B=$abc$48160$new_n23815_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23848_
.subckt MUX2X1 A=$abc$48160$new_n23847_ B=$abc$48160$new_n23848_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23849_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23849_ C=$abc$48160$new_n23846_ Y=$abc$48160$new_n23850_
.subckt MUX2X1 A=regfile[23][7] B=regfile[19][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23851_
.subckt MUX2X1 A=regfile[22][7] B=regfile[18][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23852_
.subckt MUX2X1 A=$abc$48160$new_n23851_ B=$abc$48160$new_n23852_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23853_
.subckt MUX2X1 A=regfile[21][7] B=regfile[17][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23854_
.subckt MUX2X1 A=regfile[20][7] B=regfile[16][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23855_
.subckt MUX2X1 A=$abc$48160$new_n23854_ B=$abc$48160$new_n23855_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23856_
.subckt MUX2X1 A=$abc$48160$new_n23853_ B=$abc$48160$new_n23856_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23857_
.subckt NOR2X1 A=regfile[1][7] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23858_
.subckt OAI21X1 A=regfile[5][7] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23859_
.subckt MUX2X1 A=$abc$48160$new_n9081_ B=$abc$48160$new_n9085_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23860_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23860_ Y=$abc$48160$new_n23861_
.subckt OAI21X1 A=$abc$48160$new_n23858_ B=$abc$48160$new_n23859_ C=$abc$48160$new_n23861_ Y=$abc$48160$new_n23862_
.subckt AOI21X1 A=$abc$48160$new_n9087_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23863_
.subckt OAI21X1 A=regfile[3][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23863_ Y=$abc$48160$new_n23864_
.subckt AOI21X1 A=$abc$48160$new_n9086_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23865_
.subckt OAI21X1 A=regfile[2][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23865_ Y=$abc$48160$new_n23866_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23864_ C=$abc$48160$new_n23866_ Y=$abc$48160$new_n23867_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23862_ C=$abc$48160$new_n23867_ Y=$abc$48160$new_n23868_
.subckt MUX2X1 A=regfile[12][7] B=regfile[8][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23869_
.subckt MUX2X1 A=regfile[13][7] B=regfile[9][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23870_
.subckt MUX2X1 A=$abc$48160$new_n23869_ B=$abc$48160$new_n23870_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23871_
.subckt MUX2X1 A=regfile[14][7] B=regfile[10][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23872_
.subckt MUX2X1 A=regfile[15][7] B=regfile[11][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23873_
.subckt MUX2X1 A=$abc$48160$new_n23872_ B=$abc$48160$new_n23873_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23874_
.subckt MUX2X1 A=$abc$48160$new_n23871_ B=$abc$48160$new_n23874_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23875_
.subckt MUX2X1 A=$abc$48160$new_n23868_ B=$abc$48160$new_n23875_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n23876_
.subckt AOI21X1 A=$abc$48160$new_n9103_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23877_
.subckt OAI21X1 A=regfile[25][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23877_ Y=$abc$48160$new_n23878_
.subckt MUX2X1 A=regfile[28][7] B=regfile[24][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23879_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23879_ C=$abc$48160$new_n23878_ Y=$abc$48160$new_n23880_
.subckt AOI21X1 A=$abc$48160$new_n9105_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23881_
.subckt OAI21X1 A=regfile[27][7] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23881_ Y=$abc$48160$new_n23882_
.subckt MUX2X1 A=regfile[30][7] B=regfile[26][7] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23883_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23883_ C=$abc$48160$new_n23882_ Y=$abc$48160$new_n23884_
.subckt MUX2X1 A=$abc$48160$new_n23880_ B=$abc$48160$new_n23884_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23885_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n23857_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23886_
.subckt INVX1 A=$abc$48160$new_n23886_ Y=$abc$48160$new_n23887_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n23885_ C=$abc$48160$new_n23887_ Y=$abc$48160$new_n23888_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n23876_ C=$abc$48160$new_n23888_ Y=$abc$48160$new_n23889_
.subckt MUX2X1 A=$abc$48160$new_n23850_ B=$abc$48160$new_n23889_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[7]
.subckt NAND2X1 A=regfile[58][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23891_
.subckt AOI21X1 A=regfile[62][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23892_
.subckt NAND2X1 A=regfile[63][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23893_
.subckt AOI21X1 A=regfile[59][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23894_
.subckt AOI22X1 A=$abc$48160$new_n23891_ B=$abc$48160$new_n23892_ C=$abc$48160$new_n23893_ D=$abc$48160$new_n23894_ Y=$abc$48160$new_n23895_
.subckt NAND2X1 A=regfile[56][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23896_
.subckt AOI21X1 A=regfile[60][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23897_
.subckt NAND2X1 A=regfile[61][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23898_
.subckt AOI21X1 A=regfile[57][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23899_
.subckt AOI22X1 A=$abc$48160$new_n23896_ B=$abc$48160$new_n23897_ C=$abc$48160$new_n23898_ D=$abc$48160$new_n23899_ Y=$abc$48160$new_n23900_
.subckt MUX2X1 A=$abc$48160$new_n23895_ B=$abc$48160$new_n23900_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23901_
.subckt NAND2X1 A=regfile[42][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23902_
.subckt AOI21X1 A=regfile[46][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23903_
.subckt NAND2X1 A=regfile[47][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23904_
.subckt AOI21X1 A=regfile[43][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23905_
.subckt AOI22X1 A=$abc$48160$new_n23902_ B=$abc$48160$new_n23903_ C=$abc$48160$new_n23904_ D=$abc$48160$new_n23905_ Y=$abc$48160$new_n23906_
.subckt NAND2X1 A=regfile[40][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23907_
.subckt AOI21X1 A=regfile[44][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23908_
.subckt NAND2X1 A=regfile[45][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23909_
.subckt AOI21X1 A=regfile[41][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23910_
.subckt AOI22X1 A=$abc$48160$new_n23907_ B=$abc$48160$new_n23908_ C=$abc$48160$new_n23909_ D=$abc$48160$new_n23910_ Y=$abc$48160$new_n23911_
.subckt MUX2X1 A=$abc$48160$new_n23906_ B=$abc$48160$new_n23911_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23912_
.subckt MUX2X1 A=$abc$48160$new_n23901_ B=$abc$48160$new_n23912_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23913_
.subckt NAND2X1 A=regfile[50][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23914_
.subckt AOI21X1 A=regfile[54][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23915_
.subckt NAND2X1 A=regfile[51][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23916_
.subckt AOI21X1 A=regfile[55][8] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23917_
.subckt AOI22X1 A=$abc$48160$new_n23914_ B=$abc$48160$new_n23915_ C=$abc$48160$new_n23916_ D=$abc$48160$new_n23917_ Y=$abc$48160$new_n23918_
.subckt NAND2X1 A=regfile[48][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23919_
.subckt AOI21X1 A=regfile[52][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23920_
.subckt NAND2X1 A=regfile[53][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23921_
.subckt AOI21X1 A=regfile[49][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23922_
.subckt AOI22X1 A=$abc$48160$new_n23919_ B=$abc$48160$new_n23920_ C=$abc$48160$new_n23921_ D=$abc$48160$new_n23922_ Y=$abc$48160$new_n23923_
.subckt MUX2X1 A=$abc$48160$new_n23918_ B=$abc$48160$new_n23923_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23924_
.subckt NAND2X1 A=regfile[34][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23925_
.subckt AOI21X1 A=regfile[38][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23926_
.subckt NAND2X1 A=regfile[35][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23927_
.subckt AOI21X1 A=regfile[39][8] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23928_
.subckt AOI22X1 A=$abc$48160$new_n23925_ B=$abc$48160$new_n23926_ C=$abc$48160$new_n23927_ D=$abc$48160$new_n23928_ Y=$abc$48160$new_n23929_
.subckt NAND2X1 A=regfile[32][8] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n23930_
.subckt AOI21X1 A=regfile[36][8] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23931_
.subckt NAND2X1 A=regfile[37][8] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23932_
.subckt AOI21X1 A=regfile[33][8] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23933_
.subckt AOI22X1 A=$abc$48160$new_n23930_ B=$abc$48160$new_n23931_ C=$abc$48160$new_n23932_ D=$abc$48160$new_n23933_ Y=$abc$48160$new_n23934_
.subckt MUX2X1 A=$abc$48160$new_n23929_ B=$abc$48160$new_n23934_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23935_
.subckt MUX2X1 A=$abc$48160$new_n23924_ B=$abc$48160$new_n23935_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23936_
.subckt MUX2X1 A=$abc$48160$new_n23913_ B=$abc$48160$new_n23936_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23937_
.subckt MUX2X1 A=regfile[29][8] B=regfile[28][8] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23938_
.subckt MUX2X1 A=regfile[25][8] B=regfile[24][8] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23939_
.subckt MUX2X1 A=$abc$48160$new_n23938_ B=$abc$48160$new_n23939_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23940_
.subckt NAND2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23940_ Y=$abc$48160$new_n23941_
.subckt MUX2X1 A=regfile[31][8] B=regfile[30][8] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23942_
.subckt MUX2X1 A=regfile[27][8] B=regfile[26][8] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23943_
.subckt MUX2X1 A=$abc$48160$new_n23942_ B=$abc$48160$new_n23943_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23944_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23944_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n23945_
.subckt AOI21X1 A=regfile[14][8] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n23946_
.subckt OAI21X1 A=$abc$48160$new_n9146_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n23946_ Y=$abc$48160$new_n23947_
.subckt AOI21X1 A=regfile[10][8] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23948_
.subckt OAI21X1 A=$abc$48160$new_n9142_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n23948_ Y=$abc$48160$new_n23949_
.subckt NAND3X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23947_ C=$abc$48160$new_n23949_ Y=$abc$48160$new_n23950_
.subckt AOI21X1 A=regfile[15][8] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n23951_
.subckt OAI21X1 A=$abc$48160$new_n9147_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n23951_ Y=$abc$48160$new_n23952_
.subckt AOI21X1 A=regfile[11][8] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23953_
.subckt OAI21X1 A=$abc$48160$new_n9143_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n23953_ Y=$abc$48160$new_n23954_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23952_ C=$abc$48160$new_n23954_ Y=$abc$48160$new_n23955_
.subckt AND2X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n23955_ Y=$abc$48160$new_n23956_
.subckt AOI22X1 A=$abc$48160$new_n23941_ B=$abc$48160$new_n23945_ C=$abc$48160$new_n23950_ D=$abc$48160$new_n23956_ Y=$abc$48160$new_n23957_
.subckt MUX2X1 A=regfile[21][8] B=regfile[17][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23958_
.subckt MUX2X1 A=regfile[20][8] B=regfile[16][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23959_
.subckt MUX2X1 A=$abc$48160$new_n23958_ B=$abc$48160$new_n23959_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23960_
.subckt MUX2X1 A=regfile[23][8] B=regfile[19][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23961_
.subckt MUX2X1 A=regfile[22][8] B=regfile[18][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23962_
.subckt MUX2X1 A=$abc$48160$new_n23961_ B=$abc$48160$new_n23962_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23963_
.subckt MUX2X1 A=$abc$48160$new_n23960_ B=$abc$48160$new_n23963_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n23964_
.subckt MUX2X1 A=regfile[6][8] B=regfile[2][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23965_
.subckt MUX2X1 A=regfile[7][8] B=regfile[3][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23966_
.subckt MUX2X1 A=$abc$48160$new_n23965_ B=$abc$48160$new_n23966_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n23967_
.subckt MUX2X1 A=regfile[5][8] B=regfile[1][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23968_
.subckt MUX2X1 A=regfile[4][8] B=regfile[0][8] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23969_
.subckt MUX2X1 A=$abc$48160$new_n23968_ B=$abc$48160$new_n23969_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23970_
.subckt MUX2X1 A=$abc$48160$new_n23967_ B=$abc$48160$new_n23970_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23971_
.subckt MUX2X1 A=$abc$48160$new_n23964_ B=$abc$48160$new_n23971_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n23972_
.subckt MUX2X1 A=$abc$48160$new_n23957_ B=$abc$48160$new_n23972_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n23973_
.subckt MUX2X1 A=$abc$48160$new_n23937_ B=$abc$48160$new_n23973_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[8]
.subckt AOI21X1 A=$abc$48160$new_n9230_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23975_
.subckt OAI21X1 A=regfile[43][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23975_ Y=$abc$48160$new_n23976_
.subckt MUX2X1 A=regfile[46][9] B=regfile[42][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23977_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23977_ C=$abc$48160$new_n23976_ Y=$abc$48160$new_n23978_
.subckt AOI21X1 A=$abc$48160$new_n9228_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23979_
.subckt OAI21X1 A=regfile[41][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23979_ Y=$abc$48160$new_n23980_
.subckt MUX2X1 A=regfile[44][9] B=regfile[40][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23981_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23981_ C=$abc$48160$new_n23980_ Y=$abc$48160$new_n23982_
.subckt AOI21X1 A=$abc$48160$new_n9245_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23983_
.subckt OAI21X1 A=regfile[59][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23983_ Y=$abc$48160$new_n23984_
.subckt MUX2X1 A=$abc$48160$new_n9240_ B=$abc$48160$new_n9244_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23985_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23985_ Y=$abc$48160$new_n23986_
.subckt AOI21X1 A=$abc$48160$new_n9243_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n23987_
.subckt OAI21X1 A=regfile[57][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23987_ Y=$abc$48160$new_n23988_
.subckt MUX2X1 A=$abc$48160$new_n9239_ B=$abc$48160$new_n9242_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n23989_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23989_ Y=$abc$48160$new_n23990_
.subckt MUX2X1 A=regfile[38][9] B=regfile[34][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23991_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23991_ Y=$abc$48160$new_n23992_
.subckt MUX2X1 A=regfile[39][9] B=regfile[35][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23993_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23993_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n23994_
.subckt MUX2X1 A=regfile[36][9] B=regfile[32][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23995_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n23995_ Y=$abc$48160$new_n23996_
.subckt MUX2X1 A=regfile[37][9] B=regfile[33][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n23997_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n23997_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n23998_
.subckt AOI21X1 A=$abc$48160$new_n9237_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n23999_
.subckt OAI21X1 A=regfile[50][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n23999_ Y=$abc$48160$new_n24000_
.subckt AOI21X1 A=$abc$48160$new_n9238_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24001_
.subckt OAI21X1 A=regfile[51][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24001_ Y=$abc$48160$new_n24002_
.subckt AOI21X1 A=$abc$48160$new_n9236_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24003_
.subckt OAI21X1 A=regfile[49][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24003_ Y=$abc$48160$new_n24004_
.subckt MUX2X1 A=$abc$48160$new_n9231_ B=$abc$48160$new_n9235_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24005_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24005_ Y=$abc$48160$new_n24006_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n23984_ C=$abc$48160$new_n23986_ Y=$abc$48160$new_n24007_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n23988_ C=$abc$48160$new_n23990_ Y=$abc$48160$new_n24008_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24007_ C=$abc$48160$new_n24008_ Y=$abc$48160$new_n24009_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24000_ C=$abc$48160$new_n24002_ Y=$abc$48160$new_n24010_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24004_ C=$abc$48160$new_n24006_ Y=$abc$48160$new_n24011_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24010_ C=$abc$48160$new_n24011_ Y=$abc$48160$new_n24012_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24009_ C=$abc$48160$new_n24012_ Y=$abc$48160$new_n24013_
.subckt AOI22X1 A=$abc$48160$new_n23992_ B=$abc$48160$new_n23994_ C=$abc$48160$new_n23996_ D=$abc$48160$new_n23998_ Y=$abc$48160$new_n24014_
.subckt MUX2X1 A=$abc$48160$new_n23978_ B=$abc$48160$new_n23982_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24015_
.subckt MUX2X1 A=$abc$48160$new_n24014_ B=$abc$48160$new_n24015_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24016_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24016_ C=$abc$48160$new_n24013_ Y=$abc$48160$new_n24017_
.subckt MUX2X1 A=regfile[23][9] B=regfile[19][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24018_
.subckt MUX2X1 A=regfile[22][9] B=regfile[18][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24019_
.subckt MUX2X1 A=$abc$48160$new_n24018_ B=$abc$48160$new_n24019_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24020_
.subckt MUX2X1 A=regfile[21][9] B=regfile[17][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24021_
.subckt MUX2X1 A=regfile[20][9] B=regfile[16][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24022_
.subckt MUX2X1 A=$abc$48160$new_n24021_ B=$abc$48160$new_n24022_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24023_
.subckt MUX2X1 A=$abc$48160$new_n24020_ B=$abc$48160$new_n24023_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24024_
.subckt AOI21X1 A=$abc$48160$new_n9195_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24025_
.subckt OAI21X1 A=regfile[1][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24025_ Y=$abc$48160$new_n24026_
.subckt MUX2X1 A=regfile[4][9] B=regfile[0][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24027_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24027_ C=$abc$48160$new_n24026_ Y=$abc$48160$new_n24028_
.subckt OAI21X1 A=regfile[3][9] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24029_
.subckt AOI21X1 A=$abc$48160$new_n9197_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24029_ Y=$abc$48160$new_n24030_
.subckt OAI21X1 A=regfile[2][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24031_
.subckt AOI21X1 A=$abc$48160$new_n9196_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24031_ Y=$abc$48160$new_n24032_
.subckt OR2X1 A=$abc$48160$new_n24030_ B=$abc$48160$new_n24032_ Y=$abc$48160$new_n24033_
.subckt MUX2X1 A=$abc$48160$new_n24028_ B=$abc$48160$new_n24033_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24034_
.subckt MUX2X1 A=regfile[12][9] B=regfile[8][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24035_
.subckt MUX2X1 A=regfile[13][9] B=regfile[9][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24036_
.subckt MUX2X1 A=$abc$48160$new_n24035_ B=$abc$48160$new_n24036_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24037_
.subckt MUX2X1 A=regfile[14][9] B=regfile[10][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24038_
.subckt MUX2X1 A=regfile[15][9] B=regfile[11][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24039_
.subckt MUX2X1 A=$abc$48160$new_n24038_ B=$abc$48160$new_n24039_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24040_
.subckt MUX2X1 A=$abc$48160$new_n24037_ B=$abc$48160$new_n24040_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24041_
.subckt MUX2X1 A=$abc$48160$new_n24034_ B=$abc$48160$new_n24041_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24042_
.subckt AOI21X1 A=$abc$48160$new_n9213_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24043_
.subckt OAI21X1 A=regfile[25][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24043_ Y=$abc$48160$new_n24044_
.subckt MUX2X1 A=regfile[28][9] B=regfile[24][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24045_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24045_ C=$abc$48160$new_n24044_ Y=$abc$48160$new_n24046_
.subckt AOI21X1 A=$abc$48160$new_n9215_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24047_
.subckt OAI21X1 A=regfile[27][9] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24047_ Y=$abc$48160$new_n24048_
.subckt MUX2X1 A=regfile[30][9] B=regfile[26][9] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24049_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24049_ C=$abc$48160$new_n24048_ Y=$abc$48160$new_n24050_
.subckt MUX2X1 A=$abc$48160$new_n24046_ B=$abc$48160$new_n24050_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24051_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24024_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24052_
.subckt INVX1 A=$abc$48160$new_n24052_ Y=$abc$48160$new_n24053_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24051_ C=$abc$48160$new_n24053_ Y=$abc$48160$new_n24054_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24042_ C=$abc$48160$new_n24054_ Y=$abc$48160$new_n24055_
.subckt MUX2X1 A=$abc$48160$new_n24017_ B=$abc$48160$new_n24055_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[9]
.subckt AOI21X1 A=$abc$48160$new_n9286_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24057_
.subckt OAI21X1 A=regfile[43][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24057_ Y=$abc$48160$new_n24058_
.subckt MUX2X1 A=regfile[46][10] B=regfile[42][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24059_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24059_ C=$abc$48160$new_n24058_ Y=$abc$48160$new_n24060_
.subckt AOI21X1 A=$abc$48160$new_n9284_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24061_
.subckt OAI21X1 A=regfile[41][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24061_ Y=$abc$48160$new_n24062_
.subckt MUX2X1 A=regfile[44][10] B=regfile[40][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24063_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24063_ C=$abc$48160$new_n24062_ Y=$abc$48160$new_n24064_
.subckt AOI21X1 A=$abc$48160$new_n9301_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24065_
.subckt OAI21X1 A=regfile[59][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24065_ Y=$abc$48160$new_n24066_
.subckt MUX2X1 A=$abc$48160$new_n9296_ B=$abc$48160$new_n9300_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24067_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24067_ Y=$abc$48160$new_n24068_
.subckt AOI21X1 A=$abc$48160$new_n9299_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24069_
.subckt OAI21X1 A=regfile[57][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24069_ Y=$abc$48160$new_n24070_
.subckt MUX2X1 A=$abc$48160$new_n9295_ B=$abc$48160$new_n9298_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24071_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24071_ Y=$abc$48160$new_n24072_
.subckt MUX2X1 A=regfile[38][10] B=regfile[34][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24073_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24073_ Y=$abc$48160$new_n24074_
.subckt MUX2X1 A=regfile[39][10] B=regfile[35][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24075_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24075_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24076_
.subckt MUX2X1 A=regfile[36][10] B=regfile[32][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24077_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24077_ Y=$abc$48160$new_n24078_
.subckt MUX2X1 A=regfile[37][10] B=regfile[33][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24079_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24079_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24080_
.subckt AOI21X1 A=$abc$48160$new_n9293_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24081_
.subckt OAI21X1 A=regfile[50][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24081_ Y=$abc$48160$new_n24082_
.subckt AOI21X1 A=$abc$48160$new_n9294_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24083_
.subckt OAI21X1 A=regfile[51][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24083_ Y=$abc$48160$new_n24084_
.subckt AOI21X1 A=$abc$48160$new_n9292_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24085_
.subckt OAI21X1 A=regfile[49][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24085_ Y=$abc$48160$new_n24086_
.subckt MUX2X1 A=$abc$48160$new_n9287_ B=$abc$48160$new_n9291_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24087_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24087_ Y=$abc$48160$new_n24088_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24066_ C=$abc$48160$new_n24068_ Y=$abc$48160$new_n24089_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24070_ C=$abc$48160$new_n24072_ Y=$abc$48160$new_n24090_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24089_ C=$abc$48160$new_n24090_ Y=$abc$48160$new_n24091_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24082_ C=$abc$48160$new_n24084_ Y=$abc$48160$new_n24092_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24086_ C=$abc$48160$new_n24088_ Y=$abc$48160$new_n24093_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24092_ C=$abc$48160$new_n24093_ Y=$abc$48160$new_n24094_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24091_ C=$abc$48160$new_n24094_ Y=$abc$48160$new_n24095_
.subckt AOI22X1 A=$abc$48160$new_n24074_ B=$abc$48160$new_n24076_ C=$abc$48160$new_n24078_ D=$abc$48160$new_n24080_ Y=$abc$48160$new_n24096_
.subckt MUX2X1 A=$abc$48160$new_n24060_ B=$abc$48160$new_n24064_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24097_
.subckt MUX2X1 A=$abc$48160$new_n24096_ B=$abc$48160$new_n24097_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24098_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24098_ C=$abc$48160$new_n24095_ Y=$abc$48160$new_n24099_
.subckt MUX2X1 A=regfile[23][10] B=regfile[19][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24100_
.subckt MUX2X1 A=regfile[22][10] B=regfile[18][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24101_
.subckt MUX2X1 A=$abc$48160$new_n24100_ B=$abc$48160$new_n24101_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24102_
.subckt MUX2X1 A=regfile[21][10] B=regfile[17][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24103_
.subckt MUX2X1 A=regfile[20][10] B=regfile[16][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24104_
.subckt MUX2X1 A=$abc$48160$new_n24103_ B=$abc$48160$new_n24104_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24105_
.subckt MUX2X1 A=$abc$48160$new_n24102_ B=$abc$48160$new_n24105_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24106_
.subckt AOI21X1 A=$abc$48160$new_n9250_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24107_
.subckt OAI21X1 A=regfile[1][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24107_ Y=$abc$48160$new_n24108_
.subckt MUX2X1 A=regfile[4][10] B=regfile[0][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24109_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24109_ C=$abc$48160$new_n24108_ Y=$abc$48160$new_n24110_
.subckt OAI21X1 A=regfile[3][10] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24111_
.subckt AOI21X1 A=$abc$48160$new_n9252_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24111_ Y=$abc$48160$new_n24112_
.subckt OAI21X1 A=regfile[2][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24113_
.subckt AOI21X1 A=$abc$48160$new_n9251_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24113_ Y=$abc$48160$new_n24114_
.subckt OR2X1 A=$abc$48160$new_n24112_ B=$abc$48160$new_n24114_ Y=$abc$48160$new_n24115_
.subckt MUX2X1 A=$abc$48160$new_n24110_ B=$abc$48160$new_n24115_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24116_
.subckt MUX2X1 A=regfile[12][10] B=regfile[8][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24117_
.subckt MUX2X1 A=regfile[13][10] B=regfile[9][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24118_
.subckt MUX2X1 A=$abc$48160$new_n24117_ B=$abc$48160$new_n24118_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24119_
.subckt MUX2X1 A=regfile[14][10] B=regfile[10][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24120_
.subckt MUX2X1 A=regfile[15][10] B=regfile[11][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24121_
.subckt MUX2X1 A=$abc$48160$new_n24120_ B=$abc$48160$new_n24121_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24122_
.subckt MUX2X1 A=$abc$48160$new_n24119_ B=$abc$48160$new_n24122_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24123_
.subckt INVX1 A=$abc$48160$new_n24123_ Y=$abc$48160$new_n24124_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24124_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24125_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24116_ C=$abc$48160$new_n24125_ Y=$abc$48160$new_n24126_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24106_ Y=$abc$48160$new_n24127_
.subckt AOI21X1 A=$abc$48160$new_n9269_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24128_
.subckt OAI21X1 A=regfile[25][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24128_ Y=$abc$48160$new_n24129_
.subckt MUX2X1 A=regfile[28][10] B=regfile[24][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24130_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24130_ C=$abc$48160$new_n24129_ Y=$abc$48160$new_n24131_
.subckt AOI21X1 A=$abc$48160$new_n9271_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24132_
.subckt OAI21X1 A=regfile[27][10] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24132_ Y=$abc$48160$new_n24133_
.subckt MUX2X1 A=regfile[30][10] B=regfile[26][10] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24134_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24134_ C=$abc$48160$new_n24133_ Y=$abc$48160$new_n24135_
.subckt MUX2X1 A=$abc$48160$new_n24131_ B=$abc$48160$new_n24135_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24136_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24136_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24137_
.subckt OAI21X1 A=$abc$48160$new_n24127_ B=$abc$48160$new_n24137_ C=$abc$48160$new_n24126_ Y=$abc$48160$new_n24138_
.subckt MUX2X1 A=$abc$48160$new_n24099_ B=$abc$48160$new_n24138_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[10]
.subckt AOI21X1 A=regfile[25][11] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24140_
.subckt OAI21X1 A=$abc$48160$new_n9324_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24140_ Y=$abc$48160$new_n24141_
.subckt AOI21X1 A=regfile[28][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24142_
.subckt OAI21X1 A=$abc$48160$new_n9320_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24142_ Y=$abc$48160$new_n24143_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24141_ C=$abc$48160$new_n24143_ Y=$abc$48160$new_n24144_
.subckt NAND2X1 A=regfile[21][11] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24145_
.subckt NAND2X1 A=regfile[17][11] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24146_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24145_ C=$abc$48160$new_n24146_ Y=$abc$48160$new_n24147_
.subckt NAND2X1 A=regfile[16][11] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24148_
.subckt AOI21X1 A=regfile[20][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24149_
.subckt AOI21X1 A=$abc$48160$new_n24148_ B=$abc$48160$new_n24149_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24150_
.subckt AOI21X1 A=$abc$48160$new_n24147_ B=$abc$48160$new_n24150_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24151_
.subckt AOI21X1 A=regfile[27][11] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24152_
.subckt OAI21X1 A=$abc$48160$new_n9326_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24152_ Y=$abc$48160$new_n24153_
.subckt AOI21X1 A=regfile[30][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24154_
.subckt OAI21X1 A=$abc$48160$new_n9321_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24154_ Y=$abc$48160$new_n24155_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24153_ C=$abc$48160$new_n24155_ Y=$abc$48160$new_n24156_
.subckt AOI21X1 A=regfile[23][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24157_
.subckt OAI21X1 A=$abc$48160$new_n9317_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24157_ Y=$abc$48160$new_n24158_
.subckt NAND2X1 A=regfile[18][11] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24159_
.subckt AOI21X1 A=regfile[22][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24160_
.subckt AOI21X1 A=$abc$48160$new_n24159_ B=$abc$48160$new_n24160_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24161_
.subckt AOI21X1 A=$abc$48160$new_n24158_ B=$abc$48160$new_n24161_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24162_
.subckt AOI22X1 A=$abc$48160$new_n24144_ B=$abc$48160$new_n24151_ C=$abc$48160$new_n24156_ D=$abc$48160$new_n24162_ Y=$abc$48160$new_n24163_
.subckt MUX2X1 A=regfile[13][11] B=regfile[9][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24164_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24164_ Y=$abc$48160$new_n24165_
.subckt MUX2X1 A=regfile[12][11] B=regfile[8][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24166_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24166_ Y=$abc$48160$new_n24167_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24165_ C=$abc$48160$new_n24167_ Y=$abc$48160$new_n24168_
.subckt MUX2X1 A=regfile[4][11] B=regfile[0][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24169_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24169_ Y=$abc$48160$new_n24170_
.subckt MUX2X1 A=regfile[5][11] B=regfile[1][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24171_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24171_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24172_
.subckt AOI21X1 A=$abc$48160$new_n24170_ B=$abc$48160$new_n24172_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24173_
.subckt MUX2X1 A=$abc$48160$new_n9309_ B=$abc$48160$new_n9313_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24174_
.subckt MUX2X1 A=regfile[15][11] B=regfile[11][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24175_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24175_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24176_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24174_ C=$abc$48160$new_n24176_ Y=$abc$48160$new_n24177_
.subckt MUX2X1 A=regfile[6][11] B=regfile[2][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24178_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24178_ Y=$abc$48160$new_n24179_
.subckt MUX2X1 A=regfile[7][11] B=regfile[3][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24180_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24180_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24181_
.subckt AOI21X1 A=$abc$48160$new_n24179_ B=$abc$48160$new_n24181_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24182_
.subckt AOI22X1 A=$abc$48160$new_n24168_ B=$abc$48160$new_n24173_ C=$abc$48160$new_n24177_ D=$abc$48160$new_n24182_ Y=$abc$48160$new_n24183_
.subckt MUX2X1 A=$abc$48160$new_n24163_ B=$abc$48160$new_n24183_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24184_
.subckt AOI21X1 A=regfile[55][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24185_
.subckt OAI21X1 A=$abc$48160$new_n9345_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24185_ Y=$abc$48160$new_n24186_
.subckt AOI21X1 A=regfile[54][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24187_
.subckt OAI21X1 A=$abc$48160$new_n9344_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24187_ Y=$abc$48160$new_n24188_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24186_ C=$abc$48160$new_n24188_ Y=$abc$48160$new_n24189_
.subckt AOI21X1 A=$abc$48160$new_n9347_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24190_
.subckt OAI21X1 A=regfile[49][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24190_ Y=$abc$48160$new_n24191_
.subckt MUX2X1 A=regfile[52][11] B=regfile[48][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24192_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24192_ C=$abc$48160$new_n24191_ Y=$abc$48160$new_n24193_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24193_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24194_
.subckt NAND2X1 A=$abc$48160$new_n9352_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24195_
.subckt AOI21X1 A=$abc$48160$new_n9356_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24196_
.subckt MUX2X1 A=$abc$48160$new_n9351_ B=$abc$48160$new_n9355_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24197_
.subckt AOI22X1 A=$abc$48160$new_n24195_ B=$abc$48160$new_n24196_ C=$abc$48160$new_n24197_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n24198_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24198_ Y=$abc$48160$new_n24199_
.subckt AOI21X1 A=$abc$48160$new_n9354_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24200_
.subckt OAI21X1 A=regfile[57][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24200_ Y=$abc$48160$new_n24201_
.subckt MUX2X1 A=regfile[60][11] B=regfile[56][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24202_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24202_ C=$abc$48160$new_n24201_ Y=$abc$48160$new_n24203_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24203_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24204_
.subckt AOI22X1 A=$abc$48160$new_n24189_ B=$abc$48160$new_n24194_ C=$abc$48160$new_n24199_ D=$abc$48160$new_n24204_ Y=$abc$48160$new_n24205_
.subckt OAI21X1 A=regfile[34][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24206_
.subckt AOI21X1 A=$abc$48160$new_n9333_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24206_ Y=$abc$48160$new_n24207_
.subckt OAI21X1 A=regfile[35][11] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24208_
.subckt AOI21X1 A=$abc$48160$new_n9334_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24208_ Y=$abc$48160$new_n24209_
.subckt OR2X1 A=$abc$48160$new_n24207_ B=$abc$48160$new_n24209_ Y=$abc$48160$new_n24210_
.subckt MUX2X1 A=regfile[36][11] B=regfile[32][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24211_
.subckt AOI21X1 A=$abc$48160$new_n9332_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24212_
.subckt OAI21X1 A=regfile[33][11] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24212_ Y=$abc$48160$new_n24213_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24211_ C=$abc$48160$new_n24213_ Y=$abc$48160$new_n24214_
.subckt MUX2X1 A=regfile[47][11] B=regfile[43][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24215_
.subckt MUX2X1 A=regfile[46][11] B=regfile[42][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24216_
.subckt MUX2X1 A=$abc$48160$new_n24215_ B=$abc$48160$new_n24216_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24217_
.subckt MUX2X1 A=regfile[45][11] B=regfile[41][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24218_
.subckt MUX2X1 A=regfile[44][11] B=regfile[40][11] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24219_
.subckt MUX2X1 A=$abc$48160$new_n24218_ B=$abc$48160$new_n24219_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24220_
.subckt MUX2X1 A=$abc$48160$new_n24210_ B=$abc$48160$new_n24214_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24221_
.subckt MUX2X1 A=$abc$48160$new_n24217_ B=$abc$48160$new_n24220_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24222_
.subckt MUX2X1 A=$abc$48160$new_n24221_ B=$abc$48160$new_n24222_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24223_
.subckt MUX2X1 A=$abc$48160$new_n24205_ B=$abc$48160$new_n24223_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24224_
.subckt MUX2X1 A=$abc$48160$new_n24184_ B=$abc$48160$new_n24224_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[11]
.subckt AOI21X1 A=regfile[55][12] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24226_
.subckt OAI21X1 A=$abc$48160$new_n9401_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24226_ Y=$abc$48160$new_n24227_
.subckt AOI21X1 A=regfile[54][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24228_
.subckt OAI21X1 A=$abc$48160$new_n9400_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24228_ Y=$abc$48160$new_n24229_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24227_ C=$abc$48160$new_n24229_ Y=$abc$48160$new_n24230_
.subckt AOI21X1 A=$abc$48160$new_n9403_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24231_
.subckt OAI21X1 A=regfile[49][12] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24231_ Y=$abc$48160$new_n24232_
.subckt MUX2X1 A=regfile[52][12] B=regfile[48][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24233_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24233_ C=$abc$48160$new_n24232_ Y=$abc$48160$new_n24234_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24234_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24235_
.subckt AOI21X1 A=regfile[59][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24236_
.subckt OAI21X1 A=$abc$48160$new_n9412_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24236_ Y=$abc$48160$new_n24237_
.subckt AOI21X1 A=regfile[62][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24238_
.subckt OAI21X1 A=$abc$48160$new_n9407_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24238_ Y=$abc$48160$new_n24239_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24237_ C=$abc$48160$new_n24239_ Y=$abc$48160$new_n24240_
.subckt AOI21X1 A=$abc$48160$new_n9410_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24241_
.subckt OAI21X1 A=regfile[57][12] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24241_ Y=$abc$48160$new_n24242_
.subckt MUX2X1 A=regfile[60][12] B=regfile[56][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24243_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24243_ C=$abc$48160$new_n24242_ Y=$abc$48160$new_n24244_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24244_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24245_
.subckt AOI22X1 A=$abc$48160$new_n24230_ B=$abc$48160$new_n24235_ C=$abc$48160$new_n24240_ D=$abc$48160$new_n24245_ Y=$abc$48160$new_n24246_
.subckt NAND2X1 A=regfile[26][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24247_
.subckt AOI21X1 A=regfile[30][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24248_
.subckt NAND2X1 A=regfile[31][12] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24249_
.subckt AOI21X1 A=regfile[27][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24250_
.subckt AOI22X1 A=$abc$48160$new_n24247_ B=$abc$48160$new_n24248_ C=$abc$48160$new_n24249_ D=$abc$48160$new_n24250_ Y=$abc$48160$new_n24251_
.subckt NAND2X1 A=regfile[24][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24252_
.subckt AOI21X1 A=regfile[28][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24253_
.subckt NAND2X1 A=regfile[29][12] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24254_
.subckt AOI21X1 A=regfile[25][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24255_
.subckt AOI22X1 A=$abc$48160$new_n24252_ B=$abc$48160$new_n24253_ C=$abc$48160$new_n24254_ D=$abc$48160$new_n24255_ Y=$abc$48160$new_n24256_
.subckt MUX2X1 A=$abc$48160$new_n24251_ B=$abc$48160$new_n24256_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24257_
.subckt MUX2X1 A=regfile[23][12] B=regfile[19][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24258_
.subckt MUX2X1 A=regfile[22][12] B=regfile[18][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24259_
.subckt MUX2X1 A=$abc$48160$new_n24258_ B=$abc$48160$new_n24259_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24260_
.subckt MUX2X1 A=regfile[21][12] B=regfile[17][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24261_
.subckt MUX2X1 A=regfile[20][12] B=regfile[16][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24262_
.subckt MUX2X1 A=$abc$48160$new_n24261_ B=$abc$48160$new_n24262_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24263_
.subckt MUX2X1 A=$abc$48160$new_n24260_ B=$abc$48160$new_n24263_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24264_
.subckt MUX2X1 A=$abc$48160$new_n24257_ B=$abc$48160$new_n24264_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24265_
.subckt MUX2X1 A=$abc$48160$new_n24246_ B=$abc$48160$new_n24265_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24266_
.subckt MUX2X1 A=regfile[37][12] B=regfile[33][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24267_
.subckt MUX2X1 A=regfile[36][12] B=regfile[32][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24268_
.subckt MUX2X1 A=$abc$48160$new_n24267_ B=$abc$48160$new_n24268_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24269_
.subckt MUX2X1 A=regfile[38][12] B=regfile[34][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24270_
.subckt MUX2X1 A=regfile[39][12] B=regfile[35][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24271_
.subckt MUX2X1 A=$abc$48160$new_n24270_ B=$abc$48160$new_n24271_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24272_
.subckt MUX2X1 A=regfile[45][12] B=regfile[41][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24273_
.subckt MUX2X1 A=regfile[44][12] B=regfile[40][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24274_
.subckt MUX2X1 A=$abc$48160$new_n24273_ B=$abc$48160$new_n24274_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24275_
.subckt MUX2X1 A=regfile[47][12] B=regfile[43][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24276_
.subckt MUX2X1 A=regfile[46][12] B=regfile[42][12] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24277_
.subckt MUX2X1 A=$abc$48160$new_n24276_ B=$abc$48160$new_n24277_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24278_
.subckt MUX2X1 A=$abc$48160$new_n24269_ B=$abc$48160$new_n24272_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24279_
.subckt MUX2X1 A=$abc$48160$new_n24275_ B=$abc$48160$new_n24278_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24280_
.subckt MUX2X1 A=$abc$48160$new_n24279_ B=$abc$48160$new_n24280_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24281_
.subckt NAND2X1 A=regfile[8][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24282_
.subckt AOI21X1 A=regfile[12][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24283_
.subckt NAND2X1 A=regfile[13][12] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24284_
.subckt AOI21X1 A=regfile[9][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24285_
.subckt AOI22X1 A=$abc$48160$new_n24282_ B=$abc$48160$new_n24283_ C=$abc$48160$new_n24284_ D=$abc$48160$new_n24285_ Y=$abc$48160$new_n24286_
.subckt NAND2X1 A=regfile[10][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24287_
.subckt AOI21X1 A=regfile[14][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24288_
.subckt NAND2X1 A=regfile[15][12] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24289_
.subckt AOI21X1 A=regfile[11][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24290_
.subckt AOI22X1 A=$abc$48160$new_n24287_ B=$abc$48160$new_n24288_ C=$abc$48160$new_n24289_ D=$abc$48160$new_n24290_ Y=$abc$48160$new_n24291_
.subckt MUX2X1 A=$abc$48160$new_n24286_ B=$abc$48160$new_n24291_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24292_
.subckt NAND2X1 A=regfile[2][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24293_
.subckt AOI21X1 A=regfile[6][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24294_
.subckt NAND2X1 A=regfile[3][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24295_
.subckt AOI21X1 A=regfile[7][12] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24296_
.subckt AOI22X1 A=$abc$48160$new_n24293_ B=$abc$48160$new_n24294_ C=$abc$48160$new_n24295_ D=$abc$48160$new_n24296_ Y=$abc$48160$new_n24297_
.subckt NAND2X1 A=regfile[0][12] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24298_
.subckt AOI21X1 A=regfile[4][12] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24299_
.subckt NAND2X1 A=regfile[5][12] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24300_
.subckt AOI21X1 A=regfile[1][12] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24301_
.subckt AOI22X1 A=$abc$48160$new_n24298_ B=$abc$48160$new_n24299_ C=$abc$48160$new_n24300_ D=$abc$48160$new_n24301_ Y=$abc$48160$new_n24302_
.subckt MUX2X1 A=$abc$48160$new_n24297_ B=$abc$48160$new_n24302_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24303_
.subckt MUX2X1 A=$abc$48160$new_n24292_ B=$abc$48160$new_n24303_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24304_
.subckt MUX2X1 A=$abc$48160$new_n24281_ B=$abc$48160$new_n24304_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24305_
.subckt MUX2X1 A=$abc$48160$new_n24266_ B=$abc$48160$new_n24305_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[12]
.subckt MUX2X1 A=regfile[45][13] B=regfile[41][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24307_
.subckt MUX2X1 A=regfile[44][13] B=regfile[40][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24308_
.subckt MUX2X1 A=$abc$48160$new_n24307_ B=$abc$48160$new_n24308_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24309_
.subckt MUX2X1 A=regfile[47][13] B=regfile[43][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24310_
.subckt MUX2X1 A=regfile[46][13] B=regfile[42][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24311_
.subckt MUX2X1 A=$abc$48160$new_n24310_ B=$abc$48160$new_n24311_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24312_
.subckt AOI21X1 A=$abc$48160$new_n9466_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24313_
.subckt OAI21X1 A=regfile[59][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24313_ Y=$abc$48160$new_n24314_
.subckt MUX2X1 A=regfile[62][13] B=regfile[58][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24315_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24315_ C=$abc$48160$new_n24314_ Y=$abc$48160$new_n24316_
.subckt AOI21X1 A=$abc$48160$new_n9464_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24317_
.subckt OAI21X1 A=regfile[57][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24317_ Y=$abc$48160$new_n24318_
.subckt MUX2X1 A=regfile[60][13] B=regfile[56][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24319_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24319_ C=$abc$48160$new_n24318_ Y=$abc$48160$new_n24320_
.subckt MUX2X1 A=regfile[37][13] B=regfile[33][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24321_
.subckt MUX2X1 A=regfile[36][13] B=regfile[32][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24322_
.subckt MUX2X1 A=$abc$48160$new_n24321_ B=$abc$48160$new_n24322_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24323_
.subckt MUX2X1 A=regfile[38][13] B=regfile[34][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24324_
.subckt MUX2X1 A=regfile[39][13] B=regfile[35][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24325_
.subckt MUX2X1 A=$abc$48160$new_n24324_ B=$abc$48160$new_n24325_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24326_
.subckt AOI21X1 A=$abc$48160$new_n9458_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24327_
.subckt OAI21X1 A=regfile[50][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24327_ Y=$abc$48160$new_n24328_
.subckt AND2X1 A=$abc$48160$new_n9459_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24329_
.subckt OAI21X1 A=regfile[51][13] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24330_
.subckt OAI21X1 A=$abc$48160$new_n24329_ B=$abc$48160$new_n24330_ C=$abc$48160$new_n24328_ Y=$abc$48160$new_n24331_
.subckt AOI21X1 A=$abc$48160$new_n9457_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24332_
.subckt OAI21X1 A=regfile[49][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24332_ Y=$abc$48160$new_n24333_
.subckt MUX2X1 A=regfile[52][13] B=regfile[48][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24334_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24334_ C=$abc$48160$new_n24333_ Y=$abc$48160$new_n24335_
.subckt MUX2X1 A=$abc$48160$new_n24323_ B=$abc$48160$new_n24326_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24336_
.subckt MUX2X1 A=$abc$48160$new_n24309_ B=$abc$48160$new_n24312_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24337_
.subckt MUX2X1 A=$abc$48160$new_n24336_ B=$abc$48160$new_n24337_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24338_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24338_ Y=$abc$48160$new_n24339_
.subckt MUX2X1 A=$abc$48160$new_n24316_ B=$abc$48160$new_n24320_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24340_
.subckt NOR2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24340_ Y=$abc$48160$new_n24341_
.subckt MUX2X1 A=$abc$48160$new_n24331_ B=$abc$48160$new_n24335_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24342_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24342_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24343_
.subckt OAI21X1 A=$abc$48160$new_n24341_ B=$abc$48160$new_n24343_ C=$abc$48160$new_n24339_ Y=$abc$48160$new_n24344_
.subckt MUX2X1 A=regfile[23][13] B=regfile[19][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24345_
.subckt MUX2X1 A=regfile[22][13] B=regfile[18][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24346_
.subckt MUX2X1 A=$abc$48160$new_n24345_ B=$abc$48160$new_n24346_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24347_
.subckt MUX2X1 A=regfile[21][13] B=regfile[17][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24348_
.subckt MUX2X1 A=regfile[20][13] B=regfile[16][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24349_
.subckt MUX2X1 A=$abc$48160$new_n24348_ B=$abc$48160$new_n24349_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24350_
.subckt MUX2X1 A=$abc$48160$new_n24347_ B=$abc$48160$new_n24350_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24351_
.subckt NOR2X1 A=regfile[1][13] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24352_
.subckt OAI21X1 A=regfile[5][13] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24353_
.subckt MUX2X1 A=regfile[4][13] B=regfile[0][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24354_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24354_ Y=$abc$48160$new_n24355_
.subckt OAI21X1 A=$abc$48160$new_n24352_ B=$abc$48160$new_n24353_ C=$abc$48160$new_n24355_ Y=$abc$48160$new_n24356_
.subckt OAI21X1 A=regfile[3][13] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24357_
.subckt AOI21X1 A=$abc$48160$new_n9418_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24357_ Y=$abc$48160$new_n24358_
.subckt OAI21X1 A=regfile[2][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24359_
.subckt AOI21X1 A=$abc$48160$new_n9417_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24359_ Y=$abc$48160$new_n24360_
.subckt OR2X1 A=$abc$48160$new_n24358_ B=$abc$48160$new_n24360_ Y=$abc$48160$new_n24361_
.subckt MUX2X1 A=$abc$48160$new_n24356_ B=$abc$48160$new_n24361_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24362_
.subckt MUX2X1 A=regfile[12][13] B=regfile[8][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24363_
.subckt MUX2X1 A=regfile[13][13] B=regfile[9][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24364_
.subckt MUX2X1 A=$abc$48160$new_n24363_ B=$abc$48160$new_n24364_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24365_
.subckt MUX2X1 A=regfile[14][13] B=regfile[10][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24366_
.subckt MUX2X1 A=regfile[15][13] B=regfile[11][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24367_
.subckt MUX2X1 A=$abc$48160$new_n24366_ B=$abc$48160$new_n24367_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24368_
.subckt MUX2X1 A=$abc$48160$new_n24365_ B=$abc$48160$new_n24368_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24369_
.subckt MUX2X1 A=$abc$48160$new_n24362_ B=$abc$48160$new_n24369_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24370_
.subckt AOI21X1 A=$abc$48160$new_n9434_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24371_
.subckt OAI21X1 A=regfile[25][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24371_ Y=$abc$48160$new_n24372_
.subckt MUX2X1 A=regfile[28][13] B=regfile[24][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24373_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24373_ C=$abc$48160$new_n24372_ Y=$abc$48160$new_n24374_
.subckt AOI21X1 A=$abc$48160$new_n9436_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24375_
.subckt OAI21X1 A=regfile[27][13] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24375_ Y=$abc$48160$new_n24376_
.subckt MUX2X1 A=regfile[30][13] B=regfile[26][13] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24377_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24377_ C=$abc$48160$new_n24376_ Y=$abc$48160$new_n24378_
.subckt MUX2X1 A=$abc$48160$new_n24374_ B=$abc$48160$new_n24378_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24379_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24351_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24380_
.subckt INVX1 A=$abc$48160$new_n24380_ Y=$abc$48160$new_n24381_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24379_ C=$abc$48160$new_n24381_ Y=$abc$48160$new_n24382_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24370_ C=$abc$48160$new_n24382_ Y=$abc$48160$new_n24383_
.subckt MUX2X1 A=$abc$48160$new_n24344_ B=$abc$48160$new_n24383_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[13]
.subckt AOI21X1 A=regfile[55][14] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24385_
.subckt OAI21X1 A=$abc$48160$new_n9513_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24385_ Y=$abc$48160$new_n24386_
.subckt AOI21X1 A=regfile[54][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24387_
.subckt OAI21X1 A=$abc$48160$new_n9512_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24387_ Y=$abc$48160$new_n24388_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24386_ C=$abc$48160$new_n24388_ Y=$abc$48160$new_n24389_
.subckt AOI21X1 A=$abc$48160$new_n9515_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24390_
.subckt OAI21X1 A=regfile[49][14] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24390_ Y=$abc$48160$new_n24391_
.subckt MUX2X1 A=regfile[52][14] B=regfile[48][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24392_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24392_ C=$abc$48160$new_n24391_ Y=$abc$48160$new_n24393_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24393_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24394_
.subckt AOI21X1 A=regfile[59][14] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24395_
.subckt OAI21X1 A=$abc$48160$new_n9524_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24395_ Y=$abc$48160$new_n24396_
.subckt AOI21X1 A=regfile[62][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24397_
.subckt OAI21X1 A=$abc$48160$new_n9519_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24397_ Y=$abc$48160$new_n24398_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24396_ C=$abc$48160$new_n24398_ Y=$abc$48160$new_n24399_
.subckt AOI21X1 A=$abc$48160$new_n9522_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24400_
.subckt OAI21X1 A=regfile[57][14] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24400_ Y=$abc$48160$new_n24401_
.subckt MUX2X1 A=regfile[60][14] B=regfile[56][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24402_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24402_ C=$abc$48160$new_n24401_ Y=$abc$48160$new_n24403_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24403_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24404_
.subckt AOI22X1 A=$abc$48160$new_n24389_ B=$abc$48160$new_n24394_ C=$abc$48160$new_n24399_ D=$abc$48160$new_n24404_ Y=$abc$48160$new_n24405_
.subckt NAND2X1 A=regfile[26][14] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24406_
.subckt AOI21X1 A=regfile[30][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24407_
.subckt NAND2X1 A=regfile[31][14] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24408_
.subckt AOI21X1 A=regfile[27][14] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24409_
.subckt AOI22X1 A=$abc$48160$new_n24406_ B=$abc$48160$new_n24407_ C=$abc$48160$new_n24408_ D=$abc$48160$new_n24409_ Y=$abc$48160$new_n24410_
.subckt NAND2X1 A=regfile[24][14] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24411_
.subckt AOI21X1 A=regfile[28][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24412_
.subckt NAND2X1 A=regfile[29][14] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24413_
.subckt AOI21X1 A=regfile[25][14] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24414_
.subckt AOI22X1 A=$abc$48160$new_n24411_ B=$abc$48160$new_n24412_ C=$abc$48160$new_n24413_ D=$abc$48160$new_n24414_ Y=$abc$48160$new_n24415_
.subckt MUX2X1 A=$abc$48160$new_n24410_ B=$abc$48160$new_n24415_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24416_
.subckt MUX2X1 A=regfile[23][14] B=regfile[19][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24417_
.subckt MUX2X1 A=regfile[22][14] B=regfile[18][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24418_
.subckt MUX2X1 A=$abc$48160$new_n24417_ B=$abc$48160$new_n24418_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24419_
.subckt MUX2X1 A=regfile[21][14] B=regfile[17][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24420_
.subckt MUX2X1 A=regfile[20][14] B=regfile[16][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24421_
.subckt MUX2X1 A=$abc$48160$new_n24420_ B=$abc$48160$new_n24421_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24422_
.subckt MUX2X1 A=$abc$48160$new_n24419_ B=$abc$48160$new_n24422_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24423_
.subckt MUX2X1 A=$abc$48160$new_n24416_ B=$abc$48160$new_n24423_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24424_
.subckt MUX2X1 A=$abc$48160$new_n24405_ B=$abc$48160$new_n24424_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24425_
.subckt MUX2X1 A=regfile[38][14] B=regfile[34][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24426_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24426_ Y=$abc$48160$new_n24427_
.subckt MUX2X1 A=regfile[39][14] B=regfile[35][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24428_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24428_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24429_
.subckt MUX2X1 A=regfile[36][14] B=regfile[32][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24430_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24430_ Y=$abc$48160$new_n24431_
.subckt MUX2X1 A=regfile[37][14] B=regfile[33][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24432_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24432_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24433_
.subckt AOI21X1 A=$abc$48160$new_n9509_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24434_
.subckt OAI21X1 A=regfile[43][14] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24434_ Y=$abc$48160$new_n24435_
.subckt MUX2X1 A=regfile[46][14] B=regfile[42][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24436_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24436_ C=$abc$48160$new_n24435_ Y=$abc$48160$new_n24437_
.subckt AOI21X1 A=$abc$48160$new_n9507_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24438_
.subckt OAI21X1 A=regfile[41][14] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24438_ Y=$abc$48160$new_n24439_
.subckt MUX2X1 A=regfile[44][14] B=regfile[40][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24440_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24440_ C=$abc$48160$new_n24439_ Y=$abc$48160$new_n24441_
.subckt AOI22X1 A=$abc$48160$new_n24427_ B=$abc$48160$new_n24429_ C=$abc$48160$new_n24431_ D=$abc$48160$new_n24433_ Y=$abc$48160$new_n24442_
.subckt MUX2X1 A=$abc$48160$new_n24437_ B=$abc$48160$new_n24441_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24443_
.subckt MUX2X1 A=$abc$48160$new_n24442_ B=$abc$48160$new_n24443_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24444_
.subckt NAND2X1 A=regfile[8][14] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24445_
.subckt AOI21X1 A=regfile[12][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24446_
.subckt NAND2X1 A=regfile[13][14] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24447_
.subckt AOI21X1 A=regfile[9][14] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24448_
.subckt AOI22X1 A=$abc$48160$new_n24445_ B=$abc$48160$new_n24446_ C=$abc$48160$new_n24447_ D=$abc$48160$new_n24448_ Y=$abc$48160$new_n24449_
.subckt NAND2X1 A=regfile[10][14] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24450_
.subckt AOI21X1 A=regfile[14][14] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24451_
.subckt NAND2X1 A=regfile[15][14] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24452_
.subckt AOI21X1 A=regfile[11][14] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24453_
.subckt AOI22X1 A=$abc$48160$new_n24450_ B=$abc$48160$new_n24451_ C=$abc$48160$new_n24452_ D=$abc$48160$new_n24453_ Y=$abc$48160$new_n24454_
.subckt MUX2X1 A=$abc$48160$new_n24449_ B=$abc$48160$new_n24454_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24455_
.subckt MUX2X1 A=regfile[7][14] B=regfile[3][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24456_
.subckt MUX2X1 A=regfile[6][14] B=regfile[2][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24457_
.subckt MUX2X1 A=$abc$48160$new_n24456_ B=$abc$48160$new_n24457_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24458_
.subckt MUX2X1 A=regfile[5][14] B=regfile[1][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24459_
.subckt MUX2X1 A=regfile[4][14] B=regfile[0][14] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24460_
.subckt MUX2X1 A=$abc$48160$new_n24459_ B=$abc$48160$new_n24460_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24461_
.subckt MUX2X1 A=$abc$48160$new_n24458_ B=$abc$48160$new_n24461_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24462_
.subckt MUX2X1 A=$abc$48160$new_n24455_ B=$abc$48160$new_n24462_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24463_
.subckt MUX2X1 A=$abc$48160$new_n24444_ B=$abc$48160$new_n24463_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24464_
.subckt MUX2X1 A=$abc$48160$new_n24425_ B=$abc$48160$new_n24464_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[14]
.subckt MUX2X1 A=regfile[21][15] B=regfile[17][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24466_
.subckt MUX2X1 A=regfile[20][15] B=regfile[16][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24467_
.subckt MUX2X1 A=$abc$48160$new_n24466_ B=$abc$48160$new_n24467_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24468_
.subckt MUX2X1 A=regfile[29][15] B=regfile[25][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24469_
.subckt MUX2X1 A=regfile[28][15] B=regfile[24][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24470_
.subckt MUX2X1 A=$abc$48160$new_n24469_ B=$abc$48160$new_n24470_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24471_
.subckt AOI21X1 A=$abc$48160$new_n9551_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24472_
.subckt OAI21X1 A=regfile[27][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24472_ Y=$abc$48160$new_n24473_
.subckt MUX2X1 A=$abc$48160$new_n9546_ B=$abc$48160$new_n9550_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24474_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24474_ Y=$abc$48160$new_n24475_
.subckt AOI21X1 A=$abc$48160$new_n9543_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24476_
.subckt OAI21X1 A=regfile[18][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24476_ Y=$abc$48160$new_n24477_
.subckt AOI21X1 A=$abc$48160$new_n9544_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24478_
.subckt OAI21X1 A=regfile[19][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24478_ Y=$abc$48160$new_n24479_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24473_ C=$abc$48160$new_n24475_ Y=$abc$48160$new_n24480_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24477_ C=$abc$48160$new_n24479_ Y=$abc$48160$new_n24481_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24480_ C=$abc$48160$new_n24481_ Y=$abc$48160$new_n24482_
.subckt MUX2X1 A=$abc$48160$new_n24468_ B=$abc$48160$new_n24471_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24483_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24483_ Y=$abc$48160$new_n24484_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24482_ C=$abc$48160$new_n24484_ Y=$abc$48160$new_n24485_
.subckt MUX2X1 A=regfile[9][15] B=regfile[8][15] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24486_
.subckt NAND2X1 A=$abc$48160$new_n12370_ B=$abc$48160$new_n24486_ Y=$abc$48160$new_n24487_
.subckt MUX2X1 A=regfile[13][15] B=regfile[12][15] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24488_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[2] B=$abc$48160$new_n24488_ Y=$abc$48160$new_n24489_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24487_ C=$abc$48160$new_n24489_ Y=$abc$48160$new_n24490_
.subckt MUX2X1 A=regfile[1][15] B=regfile[0][15] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24491_
.subckt NAND2X1 A=$abc$48160$new_n12370_ B=$abc$48160$new_n24491_ Y=$abc$48160$new_n24492_
.subckt MUX2X1 A=regfile[5][15] B=regfile[4][15] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24493_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[2] B=$abc$48160$new_n24493_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24494_
.subckt AOI21X1 A=$abc$48160$new_n24492_ B=$abc$48160$new_n24494_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24495_
.subckt AOI21X1 A=regfile[11][15] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24496_
.subckt OAI21X1 A=$abc$48160$new_n9539_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24496_ Y=$abc$48160$new_n24497_
.subckt AOI21X1 A=regfile[14][15] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24498_
.subckt OAI21X1 A=$abc$48160$new_n9534_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24498_ Y=$abc$48160$new_n24499_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24497_ C=$abc$48160$new_n24499_ Y=$abc$48160$new_n24500_
.subckt MUX2X1 A=regfile[6][15] B=regfile[2][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24501_
.subckt AOI21X1 A=$abc$48160$new_n9532_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24502_
.subckt OAI21X1 A=regfile[3][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24502_ Y=$abc$48160$new_n24503_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24501_ C=$abc$48160$new_n24503_ Y=$abc$48160$new_n24504_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24504_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24505_
.subckt AOI22X1 A=$abc$48160$new_n24490_ B=$abc$48160$new_n24495_ C=$abc$48160$new_n24500_ D=$abc$48160$new_n24505_ Y=$abc$48160$new_n24506_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24506_ C=$abc$48160$new_n24485_ Y=$abc$48160$new_n24507_
.subckt AOI21X1 A=regfile[55][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24508_
.subckt OAI21X1 A=$abc$48160$new_n9570_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24508_ Y=$abc$48160$new_n24509_
.subckt AOI21X1 A=regfile[54][15] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24510_
.subckt OAI21X1 A=$abc$48160$new_n9569_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24510_ Y=$abc$48160$new_n24511_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24509_ C=$abc$48160$new_n24511_ Y=$abc$48160$new_n24512_
.subckt AOI21X1 A=$abc$48160$new_n9572_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24513_
.subckt OAI21X1 A=regfile[49][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24513_ Y=$abc$48160$new_n24514_
.subckt MUX2X1 A=regfile[52][15] B=regfile[48][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24515_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24515_ C=$abc$48160$new_n24514_ Y=$abc$48160$new_n24516_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24516_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24517_
.subckt NAND2X1 A=$abc$48160$new_n9577_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24518_
.subckt AOI21X1 A=$abc$48160$new_n9581_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24519_
.subckt MUX2X1 A=$abc$48160$new_n9576_ B=$abc$48160$new_n9580_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24520_
.subckt AOI22X1 A=$abc$48160$new_n24518_ B=$abc$48160$new_n24519_ C=$abc$48160$new_n24520_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n24521_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24521_ Y=$abc$48160$new_n24522_
.subckt AOI21X1 A=$abc$48160$new_n9579_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24523_
.subckt OAI21X1 A=regfile[57][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24523_ Y=$abc$48160$new_n24524_
.subckt MUX2X1 A=regfile[60][15] B=regfile[56][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24525_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24525_ C=$abc$48160$new_n24524_ Y=$abc$48160$new_n24526_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24526_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24527_
.subckt AOI22X1 A=$abc$48160$new_n24512_ B=$abc$48160$new_n24517_ C=$abc$48160$new_n24522_ D=$abc$48160$new_n24527_ Y=$abc$48160$new_n24528_
.subckt OAI21X1 A=regfile[34][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24529_
.subckt AOI21X1 A=$abc$48160$new_n9558_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24529_ Y=$abc$48160$new_n24530_
.subckt OAI21X1 A=regfile[35][15] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24531_
.subckt AOI21X1 A=$abc$48160$new_n9559_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24531_ Y=$abc$48160$new_n24532_
.subckt OR2X1 A=$abc$48160$new_n24530_ B=$abc$48160$new_n24532_ Y=$abc$48160$new_n24533_
.subckt MUX2X1 A=regfile[36][15] B=regfile[32][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24534_
.subckt AOI21X1 A=$abc$48160$new_n9557_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24535_
.subckt OAI21X1 A=regfile[33][15] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24535_ Y=$abc$48160$new_n24536_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24534_ C=$abc$48160$new_n24536_ Y=$abc$48160$new_n24537_
.subckt MUX2X1 A=regfile[47][15] B=regfile[43][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24538_
.subckt MUX2X1 A=regfile[46][15] B=regfile[42][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24539_
.subckt MUX2X1 A=$abc$48160$new_n24538_ B=$abc$48160$new_n24539_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24540_
.subckt MUX2X1 A=regfile[45][15] B=regfile[41][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24541_
.subckt MUX2X1 A=regfile[44][15] B=regfile[40][15] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24542_
.subckt MUX2X1 A=$abc$48160$new_n24541_ B=$abc$48160$new_n24542_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24543_
.subckt MUX2X1 A=$abc$48160$new_n24533_ B=$abc$48160$new_n24537_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24544_
.subckt MUX2X1 A=$abc$48160$new_n24540_ B=$abc$48160$new_n24543_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24545_
.subckt INVX1 A=$abc$48160$new_n24545_ Y=$abc$48160$new_n24546_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24546_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24547_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24544_ C=$abc$48160$new_n24547_ Y=$abc$48160$new_n24548_
.subckt OAI21X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n24528_ C=$abc$48160$new_n24548_ Y=$abc$48160$new_n24549_
.subckt MUX2X1 A=$abc$48160$new_n24507_ B=$abc$48160$new_n24549_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[15]
.subckt MUX2X1 A=$abc$48160$new_n9599_ B=$abc$48160$new_n9600_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24551_
.subckt MUX2X1 A=regfile[22][16] B=regfile[18][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24552_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24552_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24553_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24551_ C=$abc$48160$new_n24553_ Y=$abc$48160$new_n24554_
.subckt MUX2X1 A=regfile[20][16] B=regfile[16][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24555_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24555_ Y=$abc$48160$new_n24556_
.subckt MUX2X1 A=regfile[21][16] B=regfile[17][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24557_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24557_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24558_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24554_ Y=$abc$48160$new_n24559_
.subckt AOI21X1 A=$abc$48160$new_n24556_ B=$abc$48160$new_n24558_ C=$abc$48160$new_n24559_ Y=$abc$48160$new_n24560_
.subckt MUX2X1 A=$abc$48160$new_n9602_ B=$abc$48160$new_n9606_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24561_
.subckt MUX2X1 A=regfile[31][16] B=regfile[27][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24562_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24562_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24563_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24561_ C=$abc$48160$new_n24563_ Y=$abc$48160$new_n24564_
.subckt MUX2X1 A=regfile[28][16] B=regfile[24][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24565_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24565_ Y=$abc$48160$new_n24566_
.subckt MUX2X1 A=regfile[29][16] B=regfile[25][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24567_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24567_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24568_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24564_ Y=$abc$48160$new_n24569_
.subckt AOI21X1 A=$abc$48160$new_n24566_ B=$abc$48160$new_n24568_ C=$abc$48160$new_n24569_ Y=$abc$48160$new_n24570_
.subckt OAI21X1 A=$abc$48160$new_n24560_ B=$abc$48160$new_n24570_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24571_
.subckt MUX2X1 A=$abc$48160$new_n9584_ B=$abc$48160$new_n9588_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24572_
.subckt MUX2X1 A=regfile[7][16] B=regfile[3][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24573_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24573_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24574_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24572_ C=$abc$48160$new_n24574_ Y=$abc$48160$new_n24575_
.subckt MUX2X1 A=$abc$48160$new_n9582_ B=$abc$48160$new_n9586_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24576_
.subckt MUX2X1 A=regfile[5][16] B=regfile[1][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24577_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24577_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24578_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24576_ C=$abc$48160$new_n24578_ Y=$abc$48160$new_n24579_
.subckt AOI21X1 A=$abc$48160$new_n9596_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24580_
.subckt OAI21X1 A=regfile[11][16] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24580_ Y=$abc$48160$new_n24581_
.subckt MUX2X1 A=regfile[14][16] B=regfile[10][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24582_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24582_ C=$abc$48160$new_n24581_ Y=$abc$48160$new_n24583_
.subckt AOI21X1 A=$abc$48160$new_n9594_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24584_
.subckt OAI21X1 A=regfile[9][16] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24584_ Y=$abc$48160$new_n24585_
.subckt MUX2X1 A=regfile[12][16] B=regfile[8][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24586_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24586_ C=$abc$48160$new_n24585_ Y=$abc$48160$new_n24587_
.subckt AOI21X1 A=$abc$48160$new_n24575_ B=$abc$48160$new_n24579_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24588_
.subckt MUX2X1 A=$abc$48160$new_n24583_ B=$abc$48160$new_n24587_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24589_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24589_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n24590_
.subckt OAI21X1 A=$abc$48160$new_n24588_ B=$abc$48160$new_n24590_ C=$abc$48160$new_n24571_ Y=$abc$48160$new_n24591_
.subckt AOI21X1 A=regfile[57][16] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24592_
.subckt OAI21X1 A=$abc$48160$new_n9635_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24592_ Y=$abc$48160$new_n24593_
.subckt AOI21X1 A=regfile[60][16] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24594_
.subckt OAI21X1 A=$abc$48160$new_n9631_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24594_ Y=$abc$48160$new_n24595_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24593_ C=$abc$48160$new_n24595_ Y=$abc$48160$new_n24596_
.subckt AOI21X1 A=regfile[49][16] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24597_
.subckt OAI21X1 A=$abc$48160$new_n9628_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24597_ Y=$abc$48160$new_n24598_
.subckt NAND2X1 A=regfile[52][16] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24599_
.subckt AOI21X1 A=regfile[48][16] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24600_
.subckt AOI21X1 A=$abc$48160$new_n24599_ B=$abc$48160$new_n24600_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24601_
.subckt AOI21X1 A=$abc$48160$new_n24598_ B=$abc$48160$new_n24601_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24602_
.subckt MUX2X1 A=regfile[55][16] B=regfile[54][16] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24603_
.subckt MUX2X1 A=regfile[51][16] B=regfile[50][16] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24604_
.subckt MUX2X1 A=$abc$48160$new_n24603_ B=$abc$48160$new_n24604_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24605_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24605_ Y=$abc$48160$new_n24606_
.subckt MUX2X1 A=regfile[63][16] B=regfile[62][16] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24607_
.subckt MUX2X1 A=regfile[59][16] B=regfile[58][16] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24608_
.subckt MUX2X1 A=$abc$48160$new_n24607_ B=$abc$48160$new_n24608_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24609_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24609_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24610_
.subckt AOI22X1 A=$abc$48160$new_n24596_ B=$abc$48160$new_n24602_ C=$abc$48160$new_n24606_ D=$abc$48160$new_n24610_ Y=$abc$48160$new_n24611_
.subckt MUX2X1 A=regfile[44][16] B=regfile[40][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24612_
.subckt AOI21X1 A=$abc$48160$new_n9620_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24613_
.subckt OAI21X1 A=regfile[41][16] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24613_ Y=$abc$48160$new_n24614_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24612_ C=$abc$48160$new_n24614_ Y=$abc$48160$new_n24615_
.subckt MUX2X1 A=regfile[36][16] B=regfile[32][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24616_
.subckt AOI21X1 A=$abc$48160$new_n9613_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24617_
.subckt OAI21X1 A=regfile[33][16] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24617_ Y=$abc$48160$new_n24618_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24616_ C=$abc$48160$new_n24618_ Y=$abc$48160$new_n24619_
.subckt MUX2X1 A=regfile[47][16] B=regfile[43][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24620_
.subckt MUX2X1 A=regfile[46][16] B=regfile[42][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24621_
.subckt MUX2X1 A=$abc$48160$new_n24620_ B=$abc$48160$new_n24621_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24622_
.subckt MUX2X1 A=regfile[39][16] B=regfile[35][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24623_
.subckt MUX2X1 A=regfile[38][16] B=regfile[34][16] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24624_
.subckt MUX2X1 A=$abc$48160$new_n24623_ B=$abc$48160$new_n24624_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24625_
.subckt MUX2X1 A=$abc$48160$new_n24615_ B=$abc$48160$new_n24619_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24626_
.subckt MUX2X1 A=$abc$48160$new_n24622_ B=$abc$48160$new_n24625_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24627_
.subckt MUX2X1 A=$abc$48160$new_n24626_ B=$abc$48160$new_n24627_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24628_
.subckt MUX2X1 A=$abc$48160$new_n24611_ B=$abc$48160$new_n24628_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24629_
.subckt MUX2X1 A=$abc$48160$new_n24591_ B=$abc$48160$new_n24629_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[16]
.subckt NAND2X1 A=regfile[58][17] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24631_
.subckt AOI21X1 A=regfile[62][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24632_
.subckt NAND2X1 A=regfile[63][17] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24633_
.subckt AOI21X1 A=regfile[59][17] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24634_
.subckt AOI22X1 A=$abc$48160$new_n24631_ B=$abc$48160$new_n24632_ C=$abc$48160$new_n24633_ D=$abc$48160$new_n24634_ Y=$abc$48160$new_n24635_
.subckt NAND2X1 A=regfile[56][17] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24636_
.subckt AOI21X1 A=regfile[60][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24637_
.subckt NAND2X1 A=regfile[61][17] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24638_
.subckt AOI21X1 A=regfile[57][17] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24639_
.subckt AOI22X1 A=$abc$48160$new_n24636_ B=$abc$48160$new_n24637_ C=$abc$48160$new_n24638_ D=$abc$48160$new_n24639_ Y=$abc$48160$new_n24640_
.subckt MUX2X1 A=$abc$48160$new_n24635_ B=$abc$48160$new_n24640_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24641_
.subckt NAND2X1 A=regfile[42][17] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24642_
.subckt AOI21X1 A=regfile[46][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24643_
.subckt NAND2X1 A=regfile[47][17] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24644_
.subckt AOI21X1 A=regfile[43][17] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24645_
.subckt AOI22X1 A=$abc$48160$new_n24642_ B=$abc$48160$new_n24643_ C=$abc$48160$new_n24644_ D=$abc$48160$new_n24645_ Y=$abc$48160$new_n24646_
.subckt NAND2X1 A=regfile[40][17] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24647_
.subckt AOI21X1 A=regfile[44][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24648_
.subckt NAND2X1 A=regfile[45][17] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24649_
.subckt AOI21X1 A=regfile[41][17] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24650_
.subckt AOI22X1 A=$abc$48160$new_n24647_ B=$abc$48160$new_n24648_ C=$abc$48160$new_n24649_ D=$abc$48160$new_n24650_ Y=$abc$48160$new_n24651_
.subckt MUX2X1 A=$abc$48160$new_n24646_ B=$abc$48160$new_n24651_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24652_
.subckt MUX2X1 A=$abc$48160$new_n24641_ B=$abc$48160$new_n24652_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24653_
.subckt NAND2X1 A=regfile[51][17] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24654_
.subckt AOI21X1 A=regfile[50][17] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24655_
.subckt NAND2X1 A=regfile[55][17] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24656_
.subckt AOI21X1 A=regfile[54][17] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n24657_
.subckt AOI22X1 A=$abc$48160$new_n24654_ B=$abc$48160$new_n24655_ C=$abc$48160$new_n24656_ D=$abc$48160$new_n24657_ Y=$abc$48160$new_n24658_
.subckt NAND2X1 A=regfile[49][17] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24659_
.subckt AOI21X1 A=regfile[48][17] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24660_
.subckt NAND2X1 A=regfile[53][17] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24661_
.subckt AOI21X1 A=regfile[52][17] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n24662_
.subckt AOI22X1 A=$abc$48160$new_n24659_ B=$abc$48160$new_n24660_ C=$abc$48160$new_n24661_ D=$abc$48160$new_n24662_ Y=$abc$48160$new_n24663_
.subckt MUX2X1 A=$abc$48160$new_n24658_ B=$abc$48160$new_n24663_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24664_
.subckt MUX2X1 A=regfile[36][17] B=regfile[32][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24665_
.subckt MUX2X1 A=regfile[37][17] B=regfile[33][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24666_
.subckt MUX2X1 A=$abc$48160$new_n24665_ B=$abc$48160$new_n24666_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24667_
.subckt MUX2X1 A=regfile[38][17] B=regfile[34][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24668_
.subckt MUX2X1 A=regfile[39][17] B=regfile[35][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24669_
.subckt MUX2X1 A=$abc$48160$new_n24668_ B=$abc$48160$new_n24669_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24670_
.subckt MUX2X1 A=$abc$48160$new_n24667_ B=$abc$48160$new_n24670_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24671_
.subckt MUX2X1 A=$abc$48160$new_n24664_ B=$abc$48160$new_n24671_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24672_
.subckt MUX2X1 A=$abc$48160$new_n24653_ B=$abc$48160$new_n24672_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24673_
.subckt MUX2X1 A=regfile[29][17] B=regfile[28][17] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24674_
.subckt MUX2X1 A=regfile[25][17] B=regfile[24][17] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24675_
.subckt MUX2X1 A=$abc$48160$new_n24674_ B=$abc$48160$new_n24675_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24676_
.subckt MUX2X1 A=regfile[30][17] B=regfile[26][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24677_
.subckt NAND2X1 A=$abc$48160$new_n9660_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24678_
.subckt AOI21X1 A=$abc$48160$new_n9664_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24679_
.subckt AOI21X1 A=$abc$48160$new_n24678_ B=$abc$48160$new_n24679_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24680_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24677_ C=$abc$48160$new_n24680_ Y=$abc$48160$new_n24681_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24676_ C=$abc$48160$new_n24681_ Y=$abc$48160$new_n24682_
.subckt OAI21X1 A=regfile[9][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24683_
.subckt AOI21X1 A=$abc$48160$new_n9649_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24683_ Y=$abc$48160$new_n24684_
.subckt MUX2X1 A=regfile[12][17] B=regfile[8][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24685_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24685_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24686_
.subckt MUX2X1 A=regfile[14][17] B=regfile[10][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24687_
.subckt NAND2X1 A=$abc$48160$new_n9647_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24688_
.subckt AOI21X1 A=$abc$48160$new_n9651_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24689_
.subckt AOI21X1 A=$abc$48160$new_n24688_ B=$abc$48160$new_n24689_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24690_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24687_ C=$abc$48160$new_n24690_ Y=$abc$48160$new_n24691_
.subckt OAI21X1 A=$abc$48160$new_n24684_ B=$abc$48160$new_n24686_ C=$abc$48160$new_n24691_ Y=$abc$48160$new_n24692_
.subckt MUX2X1 A=$abc$48160$new_n24682_ B=$abc$48160$new_n24692_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24693_
.subckt OAI21X1 A=regfile[17][17] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24694_
.subckt AOI21X1 A=$abc$48160$new_n9655_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24694_ Y=$abc$48160$new_n24695_
.subckt MUX2X1 A=regfile[20][17] B=regfile[16][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24696_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24696_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24697_
.subckt NAND2X1 A=$abc$48160$new_n9654_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24698_
.subckt NAND2X1 A=$abc$48160$new_n9657_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24699_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24698_ C=$abc$48160$new_n24699_ Y=$abc$48160$new_n24700_
.subckt AOI21X1 A=$abc$48160$new_n9656_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24701_
.subckt OAI21X1 A=regfile[18][17] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24701_ Y=$abc$48160$new_n24702_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24700_ C=$abc$48160$new_n24702_ Y=$abc$48160$new_n24703_
.subckt OAI21X1 A=$abc$48160$new_n24695_ B=$abc$48160$new_n24697_ C=$abc$48160$new_n24703_ Y=$abc$48160$new_n24704_
.subckt MUX2X1 A=regfile[7][17] B=regfile[3][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24705_
.subckt MUX2X1 A=regfile[6][17] B=regfile[2][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24706_
.subckt MUX2X1 A=$abc$48160$new_n24705_ B=$abc$48160$new_n24706_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24707_
.subckt MUX2X1 A=regfile[5][17] B=regfile[1][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24708_
.subckt MUX2X1 A=regfile[4][17] B=regfile[0][17] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24709_
.subckt MUX2X1 A=$abc$48160$new_n24708_ B=$abc$48160$new_n24709_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24710_
.subckt MUX2X1 A=$abc$48160$new_n24707_ B=$abc$48160$new_n24710_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24711_
.subckt MUX2X1 A=$abc$48160$new_n24704_ B=$abc$48160$new_n24711_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24712_
.subckt MUX2X1 A=$abc$48160$new_n24693_ B=$abc$48160$new_n24712_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24713_
.subckt MUX2X1 A=$abc$48160$new_n24673_ B=$abc$48160$new_n24713_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[17]
.subckt MUX2X1 A=regfile[47][18] B=regfile[43][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24715_
.subckt MUX2X1 A=regfile[46][18] B=regfile[42][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24716_
.subckt MUX2X1 A=$abc$48160$new_n24715_ B=$abc$48160$new_n24716_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24717_
.subckt MUX2X1 A=regfile[39][18] B=regfile[35][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24718_
.subckt MUX2X1 A=regfile[38][18] B=regfile[34][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24719_
.subckt MUX2X1 A=$abc$48160$new_n24718_ B=$abc$48160$new_n24719_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24720_
.subckt MUX2X1 A=regfile[54][18] B=regfile[50][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24721_
.subckt MUX2X1 A=regfile[55][18] B=regfile[51][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24722_
.subckt MUX2X1 A=$abc$48160$new_n24721_ B=$abc$48160$new_n24722_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24723_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24723_ Y=$abc$48160$new_n24724_
.subckt OAI21X1 A=regfile[58][18] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24725_
.subckt AOI21X1 A=$abc$48160$new_n9749_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24725_ Y=$abc$48160$new_n24726_
.subckt OAI21X1 A=regfile[59][18] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24727_
.subckt AOI21X1 A=$abc$48160$new_n9750_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24727_ Y=$abc$48160$new_n24728_
.subckt OAI21X1 A=$abc$48160$new_n24726_ B=$abc$48160$new_n24728_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24729_
.subckt NAND2X1 A=$abc$48160$new_n9716_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24730_
.subckt AOI21X1 A=$abc$48160$new_n9720_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24731_
.subckt MUX2X1 A=$abc$48160$new_n9715_ B=$abc$48160$new_n9719_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24732_
.subckt AOI22X1 A=$abc$48160$new_n24730_ B=$abc$48160$new_n24731_ C=$abc$48160$new_n24732_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n24733_
.subckt NAND2X1 A=regfile[18][18] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24734_
.subckt AOI21X1 A=regfile[22][18] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24735_
.subckt NAND2X1 A=regfile[19][18] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24736_
.subckt AOI21X1 A=regfile[23][18] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24737_
.subckt AOI22X1 A=$abc$48160$new_n24734_ B=$abc$48160$new_n24735_ C=$abc$48160$new_n24736_ D=$abc$48160$new_n24737_ Y=$abc$48160$new_n24738_
.subckt OAI21X1 A=regfile[3][18] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24739_
.subckt AOI21X1 A=$abc$48160$new_n9701_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24739_ Y=$abc$48160$new_n24740_
.subckt OAI21X1 A=regfile[2][18] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24741_
.subckt AOI21X1 A=$abc$48160$new_n9700_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24741_ Y=$abc$48160$new_n24742_
.subckt MUX2X1 A=regfile[14][18] B=regfile[10][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24743_
.subckt MUX2X1 A=regfile[15][18] B=regfile[11][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24744_
.subckt MUX2X1 A=regfile[37][18] B=regfile[33][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24745_
.subckt MUX2X1 A=regfile[36][18] B=regfile[32][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24746_
.subckt MUX2X1 A=$abc$48160$new_n24745_ B=$abc$48160$new_n24746_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24747_
.subckt MUX2X1 A=regfile[44][18] B=regfile[40][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24748_
.subckt MUX2X1 A=regfile[45][18] B=regfile[41][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24749_
.subckt MUX2X1 A=$abc$48160$new_n24748_ B=$abc$48160$new_n24749_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24750_
.subckt MUX2X1 A=regfile[52][18] B=regfile[48][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24751_
.subckt MUX2X1 A=regfile[53][18] B=regfile[49][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24752_
.subckt MUX2X1 A=$abc$48160$new_n24751_ B=$abc$48160$new_n24752_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24753_
.subckt MUX2X1 A=regfile[60][18] B=regfile[56][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24754_
.subckt AOI21X1 A=$abc$48160$new_n9748_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24755_
.subckt OAI21X1 A=regfile[57][18] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24755_ Y=$abc$48160$new_n24756_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24754_ C=$abc$48160$new_n24756_ Y=$abc$48160$new_n24757_
.subckt OR2X1 A=regfile[25][18] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24758_
.subckt AOI21X1 A=$abc$48160$new_n9718_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24759_
.subckt MUX2X1 A=$abc$48160$new_n9714_ B=$abc$48160$new_n9717_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24760_
.subckt AOI22X1 A=$abc$48160$new_n24758_ B=$abc$48160$new_n24759_ C=$abc$48160$new_n24760_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n24761_
.subckt NAND2X1 A=regfile[16][18] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24762_
.subckt AOI21X1 A=regfile[20][18] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24763_
.subckt NAND2X1 A=regfile[21][18] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24764_
.subckt AOI21X1 A=regfile[17][18] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24765_
.subckt AOI22X1 A=$abc$48160$new_n24762_ B=$abc$48160$new_n24763_ C=$abc$48160$new_n24764_ D=$abc$48160$new_n24765_ Y=$abc$48160$new_n24766_
.subckt AOI21X1 A=$abc$48160$new_n9699_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24767_
.subckt OAI21X1 A=regfile[1][18] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24767_ Y=$abc$48160$new_n24768_
.subckt MUX2X1 A=regfile[4][18] B=regfile[0][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24769_
.subckt MUX2X1 A=regfile[12][18] B=regfile[8][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24770_
.subckt MUX2X1 A=regfile[13][18] B=regfile[9][18] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24771_
.subckt MUX2X1 A=$abc$48160$new_n24747_ B=$abc$48160$new_n24750_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24772_
.subckt MUX2X1 A=$abc$48160$new_n24717_ B=$abc$48160$new_n24720_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24773_
.subckt MUX2X1 A=$abc$48160$new_n24772_ B=$abc$48160$new_n24773_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24774_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24724_ C=$abc$48160$new_n24729_ Y=$abc$48160$new_n24775_
.subckt MUX2X1 A=$abc$48160$new_n24753_ B=$abc$48160$new_n24757_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24776_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24776_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n24777_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n24774_ C=$abc$48160$new_n24775_ D=$abc$48160$new_n24777_ Y=$abc$48160$new_n24778_
.subckt OR2X1 A=$abc$48160$new_n24740_ B=$abc$48160$new_n24742_ Y=$abc$48160$new_n24779_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24769_ C=$abc$48160$new_n24768_ Y=$abc$48160$new_n24780_
.subckt MUX2X1 A=$abc$48160$new_n24779_ B=$abc$48160$new_n24780_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24781_
.subckt MUX2X1 A=$abc$48160$new_n24743_ B=$abc$48160$new_n24744_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24782_
.subckt MUX2X1 A=$abc$48160$new_n24770_ B=$abc$48160$new_n24771_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24783_
.subckt MUX2X1 A=$abc$48160$new_n24782_ B=$abc$48160$new_n24783_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24784_
.subckt MUX2X1 A=$abc$48160$new_n24781_ B=$abc$48160$new_n24784_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24785_
.subckt MUX2X1 A=$abc$48160$new_n24733_ B=$abc$48160$new_n24761_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24786_
.subckt MUX2X1 A=$abc$48160$new_n24738_ B=$abc$48160$new_n24766_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24787_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24786_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n24788_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24787_ C=$abc$48160$new_n24788_ Y=$abc$48160$new_n24789_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24785_ C=$abc$48160$new_n24789_ Y=$abc$48160$new_n24790_
.subckt MUX2X1 A=$abc$48160$new_n24778_ B=$abc$48160$new_n24790_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[18]
.subckt AOI21X1 A=regfile[55][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24792_
.subckt OAI21X1 A=$abc$48160$new_n9794_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24792_ Y=$abc$48160$new_n24793_
.subckt AOI21X1 A=regfile[54][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24794_
.subckt OAI21X1 A=$abc$48160$new_n9793_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24794_ Y=$abc$48160$new_n24795_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24793_ C=$abc$48160$new_n24795_ Y=$abc$48160$new_n24796_
.subckt AOI21X1 A=$abc$48160$new_n9796_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24797_
.subckt OAI21X1 A=regfile[49][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24797_ Y=$abc$48160$new_n24798_
.subckt MUX2X1 A=regfile[52][19] B=regfile[48][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24799_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24799_ C=$abc$48160$new_n24798_ Y=$abc$48160$new_n24800_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24800_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24801_
.subckt AOI21X1 A=regfile[59][19] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24802_
.subckt OAI21X1 A=$abc$48160$new_n9805_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n24802_ Y=$abc$48160$new_n24803_
.subckt AOI21X1 A=regfile[62][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24804_
.subckt OAI21X1 A=$abc$48160$new_n9800_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24804_ Y=$abc$48160$new_n24805_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24803_ C=$abc$48160$new_n24805_ Y=$abc$48160$new_n24806_
.subckt AOI21X1 A=$abc$48160$new_n9803_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24807_
.subckt OAI21X1 A=regfile[57][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24807_ Y=$abc$48160$new_n24808_
.subckt MUX2X1 A=regfile[60][19] B=regfile[56][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24809_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24809_ C=$abc$48160$new_n24808_ Y=$abc$48160$new_n24810_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24810_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24811_
.subckt AOI22X1 A=$abc$48160$new_n24796_ B=$abc$48160$new_n24801_ C=$abc$48160$new_n24806_ D=$abc$48160$new_n24811_ Y=$abc$48160$new_n24812_
.subckt NAND2X1 A=regfile[26][19] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24813_
.subckt AOI21X1 A=regfile[30][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24814_
.subckt NAND2X1 A=regfile[31][19] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24815_
.subckt AOI21X1 A=regfile[27][19] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24816_
.subckt AOI22X1 A=$abc$48160$new_n24813_ B=$abc$48160$new_n24814_ C=$abc$48160$new_n24815_ D=$abc$48160$new_n24816_ Y=$abc$48160$new_n24817_
.subckt NAND2X1 A=regfile[24][19] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24818_
.subckt AOI21X1 A=regfile[28][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24819_
.subckt NAND2X1 A=regfile[29][19] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24820_
.subckt AOI21X1 A=regfile[25][19] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24821_
.subckt AOI22X1 A=$abc$48160$new_n24818_ B=$abc$48160$new_n24819_ C=$abc$48160$new_n24820_ D=$abc$48160$new_n24821_ Y=$abc$48160$new_n24822_
.subckt MUX2X1 A=$abc$48160$new_n24817_ B=$abc$48160$new_n24822_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24823_
.subckt NAND2X1 A=regfile[22][19] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24824_
.subckt AOI21X1 A=regfile[18][19] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24825_
.subckt NAND2X1 A=regfile[19][19] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24826_
.subckt AOI21X1 A=regfile[23][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24827_
.subckt AOI22X1 A=$abc$48160$new_n24824_ B=$abc$48160$new_n24825_ C=$abc$48160$new_n24826_ D=$abc$48160$new_n24827_ Y=$abc$48160$new_n24828_
.subckt MUX2X1 A=regfile[20][19] B=regfile[16][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24829_
.subckt MUX2X1 A=regfile[21][19] B=regfile[17][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24830_
.subckt MUX2X1 A=$abc$48160$new_n24829_ B=$abc$48160$new_n24830_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24831_
.subckt MUX2X1 A=$abc$48160$new_n24828_ B=$abc$48160$new_n24831_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24832_
.subckt MUX2X1 A=$abc$48160$new_n24823_ B=$abc$48160$new_n24832_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24833_
.subckt MUX2X1 A=$abc$48160$new_n24812_ B=$abc$48160$new_n24833_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24834_
.subckt MUX2X1 A=regfile[38][19] B=regfile[34][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24835_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24835_ Y=$abc$48160$new_n24836_
.subckt MUX2X1 A=regfile[39][19] B=regfile[35][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24837_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24837_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24838_
.subckt MUX2X1 A=regfile[36][19] B=regfile[32][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24839_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24839_ Y=$abc$48160$new_n24840_
.subckt MUX2X1 A=regfile[37][19] B=regfile[33][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24841_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24841_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24842_
.subckt AOI21X1 A=$abc$48160$new_n9790_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24843_
.subckt OAI21X1 A=regfile[43][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24843_ Y=$abc$48160$new_n24844_
.subckt MUX2X1 A=regfile[46][19] B=regfile[42][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24845_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24845_ C=$abc$48160$new_n24844_ Y=$abc$48160$new_n24846_
.subckt AOI21X1 A=$abc$48160$new_n9788_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24847_
.subckt OAI21X1 A=regfile[41][19] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24847_ Y=$abc$48160$new_n24848_
.subckt MUX2X1 A=regfile[44][19] B=regfile[40][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24849_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24849_ C=$abc$48160$new_n24848_ Y=$abc$48160$new_n24850_
.subckt AOI22X1 A=$abc$48160$new_n24836_ B=$abc$48160$new_n24838_ C=$abc$48160$new_n24840_ D=$abc$48160$new_n24842_ Y=$abc$48160$new_n24851_
.subckt MUX2X1 A=$abc$48160$new_n24846_ B=$abc$48160$new_n24850_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24852_
.subckt MUX2X1 A=$abc$48160$new_n24851_ B=$abc$48160$new_n24852_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24853_
.subckt NAND2X1 A=regfile[8][19] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24854_
.subckt AOI21X1 A=regfile[12][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24855_
.subckt NAND2X1 A=regfile[13][19] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24856_
.subckt AOI21X1 A=regfile[9][19] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24857_
.subckt AOI22X1 A=$abc$48160$new_n24854_ B=$abc$48160$new_n24855_ C=$abc$48160$new_n24856_ D=$abc$48160$new_n24857_ Y=$abc$48160$new_n24858_
.subckt NAND2X1 A=regfile[10][19] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n24859_
.subckt AOI21X1 A=regfile[14][19] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24860_
.subckt NAND2X1 A=regfile[15][19] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24861_
.subckt AOI21X1 A=regfile[11][19] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24862_
.subckt AOI22X1 A=$abc$48160$new_n24859_ B=$abc$48160$new_n24860_ C=$abc$48160$new_n24861_ D=$abc$48160$new_n24862_ Y=$abc$48160$new_n24863_
.subckt MUX2X1 A=$abc$48160$new_n24858_ B=$abc$48160$new_n24863_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24864_
.subckt MUX2X1 A=regfile[7][19] B=regfile[3][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24865_
.subckt MUX2X1 A=regfile[6][19] B=regfile[2][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24866_
.subckt MUX2X1 A=$abc$48160$new_n24865_ B=$abc$48160$new_n24866_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24867_
.subckt MUX2X1 A=regfile[5][19] B=regfile[1][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24868_
.subckt MUX2X1 A=regfile[4][19] B=regfile[0][19] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24869_
.subckt MUX2X1 A=$abc$48160$new_n24868_ B=$abc$48160$new_n24869_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24870_
.subckt MUX2X1 A=$abc$48160$new_n24867_ B=$abc$48160$new_n24870_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24871_
.subckt MUX2X1 A=$abc$48160$new_n24864_ B=$abc$48160$new_n24871_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24872_
.subckt MUX2X1 A=$abc$48160$new_n24853_ B=$abc$48160$new_n24872_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n24873_
.subckt MUX2X1 A=$abc$48160$new_n24834_ B=$abc$48160$new_n24873_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[19]
.subckt AOI21X1 A=$abc$48160$new_n9845_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24875_
.subckt OAI21X1 A=regfile[43][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24875_ Y=$abc$48160$new_n24876_
.subckt MUX2X1 A=regfile[46][20] B=regfile[42][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24877_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24877_ C=$abc$48160$new_n24876_ Y=$abc$48160$new_n24878_
.subckt AOI21X1 A=$abc$48160$new_n9843_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24879_
.subckt OAI21X1 A=regfile[41][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24879_ Y=$abc$48160$new_n24880_
.subckt MUX2X1 A=regfile[44][20] B=regfile[40][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24881_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24881_ C=$abc$48160$new_n24880_ Y=$abc$48160$new_n24882_
.subckt AOI21X1 A=$abc$48160$new_n9860_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24883_
.subckt OAI21X1 A=regfile[59][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24883_ Y=$abc$48160$new_n24884_
.subckt MUX2X1 A=$abc$48160$new_n9855_ B=$abc$48160$new_n9859_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24885_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24885_ Y=$abc$48160$new_n24886_
.subckt AOI21X1 A=$abc$48160$new_n9858_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24887_
.subckt OAI21X1 A=regfile[57][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24887_ Y=$abc$48160$new_n24888_
.subckt MUX2X1 A=$abc$48160$new_n9854_ B=$abc$48160$new_n9857_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24889_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24889_ Y=$abc$48160$new_n24890_
.subckt MUX2X1 A=regfile[38][20] B=regfile[34][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24891_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24891_ Y=$abc$48160$new_n24892_
.subckt MUX2X1 A=regfile[39][20] B=regfile[35][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24893_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24893_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24894_
.subckt MUX2X1 A=regfile[36][20] B=regfile[32][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24895_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24895_ Y=$abc$48160$new_n24896_
.subckt MUX2X1 A=regfile[37][20] B=regfile[33][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24897_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24897_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24898_
.subckt AOI21X1 A=$abc$48160$new_n9852_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24899_
.subckt OAI21X1 A=regfile[50][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24899_ Y=$abc$48160$new_n24900_
.subckt AOI21X1 A=$abc$48160$new_n9853_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24901_
.subckt OAI21X1 A=regfile[51][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24901_ Y=$abc$48160$new_n24902_
.subckt AOI21X1 A=$abc$48160$new_n9851_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24903_
.subckt OAI21X1 A=regfile[49][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24903_ Y=$abc$48160$new_n24904_
.subckt MUX2X1 A=$abc$48160$new_n9846_ B=$abc$48160$new_n9850_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24905_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24905_ Y=$abc$48160$new_n24906_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24884_ C=$abc$48160$new_n24886_ Y=$abc$48160$new_n24907_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24888_ C=$abc$48160$new_n24890_ Y=$abc$48160$new_n24908_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24907_ C=$abc$48160$new_n24908_ Y=$abc$48160$new_n24909_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24900_ C=$abc$48160$new_n24902_ Y=$abc$48160$new_n24910_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n24904_ C=$abc$48160$new_n24906_ Y=$abc$48160$new_n24911_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24910_ C=$abc$48160$new_n24911_ Y=$abc$48160$new_n24912_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24909_ C=$abc$48160$new_n24912_ Y=$abc$48160$new_n24913_
.subckt AOI22X1 A=$abc$48160$new_n24892_ B=$abc$48160$new_n24894_ C=$abc$48160$new_n24896_ D=$abc$48160$new_n24898_ Y=$abc$48160$new_n24914_
.subckt MUX2X1 A=$abc$48160$new_n24878_ B=$abc$48160$new_n24882_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24915_
.subckt MUX2X1 A=$abc$48160$new_n24914_ B=$abc$48160$new_n24915_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24916_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24916_ C=$abc$48160$new_n24913_ Y=$abc$48160$new_n24917_
.subckt MUX2X1 A=regfile[23][20] B=regfile[22][20] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24918_
.subckt MUX2X1 A=regfile[19][20] B=regfile[18][20] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24919_
.subckt MUX2X1 A=$abc$48160$new_n24918_ B=$abc$48160$new_n24919_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24920_
.subckt MUX2X1 A=regfile[21][20] B=regfile[20][20] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24921_
.subckt MUX2X1 A=regfile[17][20] B=regfile[16][20] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24922_
.subckt MUX2X1 A=$abc$48160$new_n24921_ B=$abc$48160$new_n24922_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24923_
.subckt MUX2X1 A=$abc$48160$new_n24920_ B=$abc$48160$new_n24923_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24924_
.subckt AOI21X1 A=$abc$48160$new_n9810_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24925_
.subckt OAI21X1 A=regfile[1][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24925_ Y=$abc$48160$new_n24926_
.subckt MUX2X1 A=regfile[4][20] B=regfile[0][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24927_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24927_ C=$abc$48160$new_n24926_ Y=$abc$48160$new_n24928_
.subckt OAI21X1 A=regfile[3][20] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24929_
.subckt AOI21X1 A=$abc$48160$new_n9812_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24929_ Y=$abc$48160$new_n24930_
.subckt OAI21X1 A=regfile[2][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24931_
.subckt AOI21X1 A=$abc$48160$new_n9811_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24931_ Y=$abc$48160$new_n24932_
.subckt OR2X1 A=$abc$48160$new_n24930_ B=$abc$48160$new_n24932_ Y=$abc$48160$new_n24933_
.subckt MUX2X1 A=$abc$48160$new_n24928_ B=$abc$48160$new_n24933_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24934_
.subckt MUX2X1 A=regfile[12][20] B=regfile[8][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24935_
.subckt MUX2X1 A=regfile[13][20] B=regfile[9][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24936_
.subckt MUX2X1 A=$abc$48160$new_n24935_ B=$abc$48160$new_n24936_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24937_
.subckt MUX2X1 A=regfile[14][20] B=regfile[10][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24938_
.subckt MUX2X1 A=regfile[15][20] B=regfile[11][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24939_
.subckt MUX2X1 A=$abc$48160$new_n24938_ B=$abc$48160$new_n24939_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24940_
.subckt MUX2X1 A=$abc$48160$new_n24937_ B=$abc$48160$new_n24940_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24941_
.subckt INVX1 A=$abc$48160$new_n24941_ Y=$abc$48160$new_n24942_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24942_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24943_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24934_ C=$abc$48160$new_n24943_ Y=$abc$48160$new_n24944_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24924_ Y=$abc$48160$new_n24945_
.subckt AOI21X1 A=$abc$48160$new_n9828_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24946_
.subckt OAI21X1 A=regfile[25][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24946_ Y=$abc$48160$new_n24947_
.subckt MUX2X1 A=regfile[28][20] B=regfile[24][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24948_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24948_ C=$abc$48160$new_n24947_ Y=$abc$48160$new_n24949_
.subckt AOI21X1 A=$abc$48160$new_n9830_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24950_
.subckt OAI21X1 A=regfile[27][20] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24950_ Y=$abc$48160$new_n24951_
.subckt MUX2X1 A=regfile[30][20] B=regfile[26][20] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24952_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24952_ C=$abc$48160$new_n24951_ Y=$abc$48160$new_n24953_
.subckt MUX2X1 A=$abc$48160$new_n24949_ B=$abc$48160$new_n24953_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n24954_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24954_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n24955_
.subckt OAI21X1 A=$abc$48160$new_n24945_ B=$abc$48160$new_n24955_ C=$abc$48160$new_n24944_ Y=$abc$48160$new_n24956_
.subckt MUX2X1 A=$abc$48160$new_n24917_ B=$abc$48160$new_n24956_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[20]
.subckt MUX2X1 A=regfile[21][21] B=regfile[17][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24958_
.subckt MUX2X1 A=regfile[20][21] B=regfile[16][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24959_
.subckt MUX2X1 A=$abc$48160$new_n24958_ B=$abc$48160$new_n24959_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24960_
.subckt MUX2X1 A=regfile[29][21] B=regfile[25][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24961_
.subckt MUX2X1 A=regfile[28][21] B=regfile[24][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24962_
.subckt MUX2X1 A=$abc$48160$new_n24961_ B=$abc$48160$new_n24962_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24963_
.subckt AOI21X1 A=$abc$48160$new_n9887_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24964_
.subckt OAI21X1 A=regfile[27][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24964_ Y=$abc$48160$new_n24965_
.subckt MUX2X1 A=$abc$48160$new_n9882_ B=$abc$48160$new_n9886_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24966_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24966_ Y=$abc$48160$new_n24967_
.subckt AOI21X1 A=$abc$48160$new_n9879_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n24968_
.subckt OAI21X1 A=regfile[18][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24968_ Y=$abc$48160$new_n24969_
.subckt AOI21X1 A=$abc$48160$new_n9880_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24970_
.subckt OAI21X1 A=regfile[19][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24970_ Y=$abc$48160$new_n24971_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24965_ C=$abc$48160$new_n24967_ Y=$abc$48160$new_n24972_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24969_ C=$abc$48160$new_n24971_ Y=$abc$48160$new_n24973_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24972_ C=$abc$48160$new_n24973_ Y=$abc$48160$new_n24974_
.subckt MUX2X1 A=$abc$48160$new_n24960_ B=$abc$48160$new_n24963_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n24975_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24975_ Y=$abc$48160$new_n24976_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24974_ C=$abc$48160$new_n24976_ Y=$abc$48160$new_n24977_
.subckt MUX2X1 A=regfile[13][21] B=regfile[9][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24978_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24978_ Y=$abc$48160$new_n24979_
.subckt MUX2X1 A=regfile[12][21] B=regfile[8][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24980_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24980_ Y=$abc$48160$new_n24981_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n24979_ C=$abc$48160$new_n24981_ Y=$abc$48160$new_n24982_
.subckt MUX2X1 A=regfile[4][21] B=regfile[0][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24983_
.subckt MUX2X1 A=regfile[5][21] B=regfile[1][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24984_
.subckt MUX2X1 A=$abc$48160$new_n24983_ B=$abc$48160$new_n24984_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n24985_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n24985_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n24986_
.subckt MUX2X1 A=$abc$48160$new_n9870_ B=$abc$48160$new_n9874_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n24987_
.subckt MUX2X1 A=regfile[15][21] B=regfile[11][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24988_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24988_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n24989_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24987_ C=$abc$48160$new_n24989_ Y=$abc$48160$new_n24990_
.subckt MUX2X1 A=regfile[6][21] B=regfile[2][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24991_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n24991_ Y=$abc$48160$new_n24992_
.subckt MUX2X1 A=regfile[7][21] B=regfile[3][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n24993_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n24993_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n24994_
.subckt AOI21X1 A=$abc$48160$new_n24992_ B=$abc$48160$new_n24994_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n24995_
.subckt AOI22X1 A=$abc$48160$new_n24982_ B=$abc$48160$new_n24986_ C=$abc$48160$new_n24990_ D=$abc$48160$new_n24995_ Y=$abc$48160$new_n24996_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n24996_ C=$abc$48160$new_n24977_ Y=$abc$48160$new_n24997_
.subckt AOI21X1 A=regfile[55][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n24998_
.subckt OAI21X1 A=$abc$48160$new_n9906_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n24998_ Y=$abc$48160$new_n24999_
.subckt AOI21X1 A=regfile[54][21] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25000_
.subckt OAI21X1 A=$abc$48160$new_n9905_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25000_ Y=$abc$48160$new_n25001_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n24999_ C=$abc$48160$new_n25001_ Y=$abc$48160$new_n25002_
.subckt AOI21X1 A=$abc$48160$new_n9908_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25003_
.subckt OAI21X1 A=regfile[49][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25003_ Y=$abc$48160$new_n25004_
.subckt MUX2X1 A=regfile[52][21] B=regfile[48][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25005_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25005_ C=$abc$48160$new_n25004_ Y=$abc$48160$new_n25006_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25006_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25007_
.subckt NAND2X1 A=$abc$48160$new_n9913_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25008_
.subckt AOI21X1 A=$abc$48160$new_n9917_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25009_
.subckt MUX2X1 A=$abc$48160$new_n9912_ B=$abc$48160$new_n9916_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25010_
.subckt AOI22X1 A=$abc$48160$new_n25008_ B=$abc$48160$new_n25009_ C=$abc$48160$new_n25010_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n25011_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25011_ Y=$abc$48160$new_n25012_
.subckt AOI21X1 A=$abc$48160$new_n9915_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25013_
.subckt OAI21X1 A=regfile[57][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25013_ Y=$abc$48160$new_n25014_
.subckt MUX2X1 A=regfile[60][21] B=regfile[56][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25015_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25015_ C=$abc$48160$new_n25014_ Y=$abc$48160$new_n25016_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25016_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25017_
.subckt AOI22X1 A=$abc$48160$new_n25002_ B=$abc$48160$new_n25007_ C=$abc$48160$new_n25012_ D=$abc$48160$new_n25017_ Y=$abc$48160$new_n25018_
.subckt OAI21X1 A=regfile[34][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25019_
.subckt AOI21X1 A=$abc$48160$new_n9894_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25019_ Y=$abc$48160$new_n25020_
.subckt OAI21X1 A=regfile[35][21] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25021_
.subckt AOI21X1 A=$abc$48160$new_n9895_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25021_ Y=$abc$48160$new_n25022_
.subckt OR2X1 A=$abc$48160$new_n25020_ B=$abc$48160$new_n25022_ Y=$abc$48160$new_n25023_
.subckt MUX2X1 A=regfile[36][21] B=regfile[32][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25024_
.subckt AOI21X1 A=$abc$48160$new_n9893_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25025_
.subckt OAI21X1 A=regfile[33][21] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25025_ Y=$abc$48160$new_n25026_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25024_ C=$abc$48160$new_n25026_ Y=$abc$48160$new_n25027_
.subckt MUX2X1 A=regfile[47][21] B=regfile[43][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25028_
.subckt MUX2X1 A=regfile[46][21] B=regfile[42][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25029_
.subckt MUX2X1 A=$abc$48160$new_n25028_ B=$abc$48160$new_n25029_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25030_
.subckt MUX2X1 A=regfile[45][21] B=regfile[41][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25031_
.subckt MUX2X1 A=regfile[44][21] B=regfile[40][21] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25032_
.subckt MUX2X1 A=$abc$48160$new_n25031_ B=$abc$48160$new_n25032_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25033_
.subckt MUX2X1 A=$abc$48160$new_n25023_ B=$abc$48160$new_n25027_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25034_
.subckt MUX2X1 A=$abc$48160$new_n25030_ B=$abc$48160$new_n25033_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25035_
.subckt MUX2X1 A=$abc$48160$new_n25034_ B=$abc$48160$new_n25035_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25036_
.subckt MUX2X1 A=$abc$48160$new_n25018_ B=$abc$48160$new_n25036_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25037_
.subckt MUX2X1 A=$abc$48160$new_n24997_ B=$abc$48160$new_n25037_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[21]
.subckt AOI21X1 A=$abc$48160$new_n9958_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25039_
.subckt OAI21X1 A=regfile[43][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25039_ Y=$abc$48160$new_n25040_
.subckt MUX2X1 A=regfile[46][22] B=regfile[42][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25041_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25041_ C=$abc$48160$new_n25040_ Y=$abc$48160$new_n25042_
.subckt AOI21X1 A=$abc$48160$new_n9956_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25043_
.subckt OAI21X1 A=regfile[41][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25043_ Y=$abc$48160$new_n25044_
.subckt MUX2X1 A=regfile[44][22] B=regfile[40][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25045_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25045_ C=$abc$48160$new_n25044_ Y=$abc$48160$new_n25046_
.subckt AOI21X1 A=$abc$48160$new_n9973_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25047_
.subckt OAI21X1 A=regfile[59][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25047_ Y=$abc$48160$new_n25048_
.subckt MUX2X1 A=$abc$48160$new_n9968_ B=$abc$48160$new_n9972_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25049_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25049_ Y=$abc$48160$new_n25050_
.subckt AOI21X1 A=$abc$48160$new_n9971_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25051_
.subckt OAI21X1 A=regfile[57][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25051_ Y=$abc$48160$new_n25052_
.subckt MUX2X1 A=$abc$48160$new_n9967_ B=$abc$48160$new_n9970_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25053_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25053_ Y=$abc$48160$new_n25054_
.subckt MUX2X1 A=regfile[38][22] B=regfile[34][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25055_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25055_ Y=$abc$48160$new_n25056_
.subckt MUX2X1 A=regfile[39][22] B=regfile[35][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25057_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25057_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25058_
.subckt MUX2X1 A=regfile[36][22] B=regfile[32][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25059_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25059_ Y=$abc$48160$new_n25060_
.subckt MUX2X1 A=regfile[37][22] B=regfile[33][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25061_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25061_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25062_
.subckt AOI21X1 A=$abc$48160$new_n9965_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25063_
.subckt OAI21X1 A=regfile[50][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25063_ Y=$abc$48160$new_n25064_
.subckt AOI21X1 A=$abc$48160$new_n9966_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25065_
.subckt OAI21X1 A=regfile[51][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25065_ Y=$abc$48160$new_n25066_
.subckt AOI21X1 A=$abc$48160$new_n9964_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25067_
.subckt OAI21X1 A=regfile[49][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25067_ Y=$abc$48160$new_n25068_
.subckt MUX2X1 A=$abc$48160$new_n9959_ B=$abc$48160$new_n9963_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25069_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25069_ Y=$abc$48160$new_n25070_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25048_ C=$abc$48160$new_n25050_ Y=$abc$48160$new_n25071_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25052_ C=$abc$48160$new_n25054_ Y=$abc$48160$new_n25072_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25071_ C=$abc$48160$new_n25072_ Y=$abc$48160$new_n25073_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25064_ C=$abc$48160$new_n25066_ Y=$abc$48160$new_n25074_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25068_ C=$abc$48160$new_n25070_ Y=$abc$48160$new_n25075_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25074_ C=$abc$48160$new_n25075_ Y=$abc$48160$new_n25076_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25073_ C=$abc$48160$new_n25076_ Y=$abc$48160$new_n25077_
.subckt AOI22X1 A=$abc$48160$new_n25056_ B=$abc$48160$new_n25058_ C=$abc$48160$new_n25060_ D=$abc$48160$new_n25062_ Y=$abc$48160$new_n25078_
.subckt MUX2X1 A=$abc$48160$new_n25042_ B=$abc$48160$new_n25046_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25079_
.subckt MUX2X1 A=$abc$48160$new_n25078_ B=$abc$48160$new_n25079_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25080_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25080_ C=$abc$48160$new_n25077_ Y=$abc$48160$new_n25081_
.subckt MUX2X1 A=regfile[23][22] B=regfile[19][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25082_
.subckt MUX2X1 A=regfile[22][22] B=regfile[18][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25083_
.subckt MUX2X1 A=$abc$48160$new_n25082_ B=$abc$48160$new_n25083_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25084_
.subckt MUX2X1 A=regfile[21][22] B=regfile[17][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25085_
.subckt MUX2X1 A=regfile[20][22] B=regfile[16][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25086_
.subckt MUX2X1 A=$abc$48160$new_n25085_ B=$abc$48160$new_n25086_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25087_
.subckt MUX2X1 A=$abc$48160$new_n25084_ B=$abc$48160$new_n25087_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25088_
.subckt AOI21X1 A=$abc$48160$new_n9923_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25089_
.subckt OAI21X1 A=regfile[1][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25089_ Y=$abc$48160$new_n25090_
.subckt MUX2X1 A=regfile[4][22] B=regfile[0][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25091_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25091_ C=$abc$48160$new_n25090_ Y=$abc$48160$new_n25092_
.subckt OAI21X1 A=regfile[3][22] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25093_
.subckt AOI21X1 A=$abc$48160$new_n9925_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25093_ Y=$abc$48160$new_n25094_
.subckt OAI21X1 A=regfile[2][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25095_
.subckt AOI21X1 A=$abc$48160$new_n9924_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25095_ Y=$abc$48160$new_n25096_
.subckt OR2X1 A=$abc$48160$new_n25094_ B=$abc$48160$new_n25096_ Y=$abc$48160$new_n25097_
.subckt MUX2X1 A=$abc$48160$new_n25092_ B=$abc$48160$new_n25097_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25098_
.subckt MUX2X1 A=regfile[12][22] B=regfile[8][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25099_
.subckt MUX2X1 A=regfile[13][22] B=regfile[9][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25100_
.subckt MUX2X1 A=$abc$48160$new_n25099_ B=$abc$48160$new_n25100_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25101_
.subckt MUX2X1 A=regfile[14][22] B=regfile[10][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25102_
.subckt MUX2X1 A=regfile[15][22] B=regfile[11][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25103_
.subckt MUX2X1 A=$abc$48160$new_n25102_ B=$abc$48160$new_n25103_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25104_
.subckt MUX2X1 A=$abc$48160$new_n25101_ B=$abc$48160$new_n25104_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25105_
.subckt MUX2X1 A=$abc$48160$new_n25098_ B=$abc$48160$new_n25105_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25106_
.subckt AOI21X1 A=$abc$48160$new_n9941_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25107_
.subckt OAI21X1 A=regfile[25][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25107_ Y=$abc$48160$new_n25108_
.subckt MUX2X1 A=regfile[28][22] B=regfile[24][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25109_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25109_ C=$abc$48160$new_n25108_ Y=$abc$48160$new_n25110_
.subckt AOI21X1 A=$abc$48160$new_n9943_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25111_
.subckt OAI21X1 A=regfile[27][22] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25111_ Y=$abc$48160$new_n25112_
.subckt MUX2X1 A=regfile[30][22] B=regfile[26][22] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25113_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25113_ C=$abc$48160$new_n25112_ Y=$abc$48160$new_n25114_
.subckt MUX2X1 A=$abc$48160$new_n25110_ B=$abc$48160$new_n25114_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25115_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25088_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25116_
.subckt INVX1 A=$abc$48160$new_n25116_ Y=$abc$48160$new_n25117_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25115_ C=$abc$48160$new_n25117_ Y=$abc$48160$new_n25118_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25106_ C=$abc$48160$new_n25118_ Y=$abc$48160$new_n25119_
.subckt MUX2X1 A=$abc$48160$new_n25081_ B=$abc$48160$new_n25119_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[22]
.subckt AOI21X1 A=$abc$48160$new_n10014_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25121_
.subckt OAI21X1 A=regfile[43][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25121_ Y=$abc$48160$new_n25122_
.subckt MUX2X1 A=regfile[46][23] B=regfile[42][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25123_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25123_ C=$abc$48160$new_n25122_ Y=$abc$48160$new_n25124_
.subckt AOI21X1 A=$abc$48160$new_n10012_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25125_
.subckt OAI21X1 A=regfile[41][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25125_ Y=$abc$48160$new_n25126_
.subckt MUX2X1 A=regfile[44][23] B=regfile[40][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25127_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25127_ C=$abc$48160$new_n25126_ Y=$abc$48160$new_n25128_
.subckt AOI21X1 A=$abc$48160$new_n10029_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25129_
.subckt OAI21X1 A=regfile[59][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25129_ Y=$abc$48160$new_n25130_
.subckt MUX2X1 A=$abc$48160$new_n10024_ B=$abc$48160$new_n10028_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25131_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25131_ Y=$abc$48160$new_n25132_
.subckt AOI21X1 A=$abc$48160$new_n10027_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25133_
.subckt OAI21X1 A=regfile[57][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25133_ Y=$abc$48160$new_n25134_
.subckt MUX2X1 A=$abc$48160$new_n10023_ B=$abc$48160$new_n10026_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25135_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25135_ Y=$abc$48160$new_n25136_
.subckt MUX2X1 A=regfile[38][23] B=regfile[34][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25137_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25137_ Y=$abc$48160$new_n25138_
.subckt MUX2X1 A=regfile[39][23] B=regfile[35][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25139_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25139_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25140_
.subckt MUX2X1 A=regfile[36][23] B=regfile[32][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25141_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25141_ Y=$abc$48160$new_n25142_
.subckt MUX2X1 A=regfile[37][23] B=regfile[33][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25143_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25143_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25144_
.subckt AOI21X1 A=$abc$48160$new_n10021_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25145_
.subckt OAI21X1 A=regfile[50][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25145_ Y=$abc$48160$new_n25146_
.subckt AOI21X1 A=$abc$48160$new_n10022_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25147_
.subckt OAI21X1 A=regfile[51][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25147_ Y=$abc$48160$new_n25148_
.subckt AOI21X1 A=$abc$48160$new_n10020_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25149_
.subckt OAI21X1 A=regfile[49][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25149_ Y=$abc$48160$new_n25150_
.subckt MUX2X1 A=$abc$48160$new_n10015_ B=$abc$48160$new_n10019_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25151_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25151_ Y=$abc$48160$new_n25152_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25130_ C=$abc$48160$new_n25132_ Y=$abc$48160$new_n25153_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25134_ C=$abc$48160$new_n25136_ Y=$abc$48160$new_n25154_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25153_ C=$abc$48160$new_n25154_ Y=$abc$48160$new_n25155_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25146_ C=$abc$48160$new_n25148_ Y=$abc$48160$new_n25156_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25150_ C=$abc$48160$new_n25152_ Y=$abc$48160$new_n25157_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25156_ C=$abc$48160$new_n25157_ Y=$abc$48160$new_n25158_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25155_ C=$abc$48160$new_n25158_ Y=$abc$48160$new_n25159_
.subckt AOI22X1 A=$abc$48160$new_n25138_ B=$abc$48160$new_n25140_ C=$abc$48160$new_n25142_ D=$abc$48160$new_n25144_ Y=$abc$48160$new_n25160_
.subckt MUX2X1 A=$abc$48160$new_n25124_ B=$abc$48160$new_n25128_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25161_
.subckt MUX2X1 A=$abc$48160$new_n25160_ B=$abc$48160$new_n25161_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25162_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25162_ C=$abc$48160$new_n25159_ Y=$abc$48160$new_n25163_
.subckt MUX2X1 A=regfile[23][23] B=regfile[19][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25164_
.subckt MUX2X1 A=regfile[22][23] B=regfile[18][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25165_
.subckt MUX2X1 A=$abc$48160$new_n25164_ B=$abc$48160$new_n25165_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25166_
.subckt MUX2X1 A=regfile[21][23] B=regfile[17][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25167_
.subckt MUX2X1 A=regfile[20][23] B=regfile[16][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25168_
.subckt MUX2X1 A=$abc$48160$new_n25167_ B=$abc$48160$new_n25168_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25169_
.subckt MUX2X1 A=$abc$48160$new_n25166_ B=$abc$48160$new_n25169_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25170_
.subckt AOI21X1 A=$abc$48160$new_n9979_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25171_
.subckt OAI21X1 A=regfile[1][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25171_ Y=$abc$48160$new_n25172_
.subckt MUX2X1 A=regfile[4][23] B=regfile[0][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25173_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25173_ C=$abc$48160$new_n25172_ Y=$abc$48160$new_n25174_
.subckt AOI21X1 A=$abc$48160$new_n9981_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25175_
.subckt OAI21X1 A=regfile[3][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25175_ Y=$abc$48160$new_n25176_
.subckt AOI21X1 A=$abc$48160$new_n9980_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25177_
.subckt OAI21X1 A=regfile[2][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25177_ Y=$abc$48160$new_n25178_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25176_ C=$abc$48160$new_n25178_ Y=$abc$48160$new_n25179_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25174_ C=$abc$48160$new_n25179_ Y=$abc$48160$new_n25180_
.subckt MUX2X1 A=regfile[12][23] B=regfile[8][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25181_
.subckt MUX2X1 A=regfile[13][23] B=regfile[9][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25182_
.subckt MUX2X1 A=$abc$48160$new_n25181_ B=$abc$48160$new_n25182_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25183_
.subckt MUX2X1 A=regfile[14][23] B=regfile[10][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25184_
.subckt MUX2X1 A=regfile[15][23] B=regfile[11][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25185_
.subckt MUX2X1 A=$abc$48160$new_n25184_ B=$abc$48160$new_n25185_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25186_
.subckt MUX2X1 A=$abc$48160$new_n25183_ B=$abc$48160$new_n25186_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25187_
.subckt MUX2X1 A=$abc$48160$new_n25180_ B=$abc$48160$new_n25187_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25188_
.subckt AOI21X1 A=$abc$48160$new_n9997_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25189_
.subckt OAI21X1 A=regfile[25][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25189_ Y=$abc$48160$new_n25190_
.subckt MUX2X1 A=regfile[28][23] B=regfile[24][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25191_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25191_ C=$abc$48160$new_n25190_ Y=$abc$48160$new_n25192_
.subckt AOI21X1 A=$abc$48160$new_n9999_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25193_
.subckt OAI21X1 A=regfile[27][23] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25193_ Y=$abc$48160$new_n25194_
.subckt MUX2X1 A=regfile[30][23] B=regfile[26][23] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25195_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25195_ C=$abc$48160$new_n25194_ Y=$abc$48160$new_n25196_
.subckt MUX2X1 A=$abc$48160$new_n25192_ B=$abc$48160$new_n25196_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25197_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25170_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25198_
.subckt INVX1 A=$abc$48160$new_n25198_ Y=$abc$48160$new_n25199_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25197_ C=$abc$48160$new_n25199_ Y=$abc$48160$new_n25200_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25188_ C=$abc$48160$new_n25200_ Y=$abc$48160$new_n25201_
.subckt MUX2X1 A=$abc$48160$new_n25163_ B=$abc$48160$new_n25201_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[23]
.subckt NAND2X1 A=regfile[58][24] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25203_
.subckt AOI21X1 A=regfile[62][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25204_
.subckt NAND2X1 A=regfile[63][24] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25205_
.subckt AOI21X1 A=regfile[59][24] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25206_
.subckt AOI22X1 A=$abc$48160$new_n25203_ B=$abc$48160$new_n25204_ C=$abc$48160$new_n25205_ D=$abc$48160$new_n25206_ Y=$abc$48160$new_n25207_
.subckt NAND2X1 A=regfile[56][24] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25208_
.subckt AOI21X1 A=regfile[60][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25209_
.subckt NAND2X1 A=regfile[61][24] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25210_
.subckt AOI21X1 A=regfile[57][24] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25211_
.subckt AOI22X1 A=$abc$48160$new_n25208_ B=$abc$48160$new_n25209_ C=$abc$48160$new_n25210_ D=$abc$48160$new_n25211_ Y=$abc$48160$new_n25212_
.subckt MUX2X1 A=$abc$48160$new_n25207_ B=$abc$48160$new_n25212_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25213_
.subckt NAND2X1 A=regfile[42][24] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25214_
.subckt AOI21X1 A=regfile[46][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25215_
.subckt NAND2X1 A=regfile[47][24] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25216_
.subckt AOI21X1 A=regfile[43][24] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25217_
.subckt AOI22X1 A=$abc$48160$new_n25214_ B=$abc$48160$new_n25215_ C=$abc$48160$new_n25216_ D=$abc$48160$new_n25217_ Y=$abc$48160$new_n25218_
.subckt NAND2X1 A=regfile[40][24] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25219_
.subckt AOI21X1 A=regfile[44][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25220_
.subckt NAND2X1 A=regfile[45][24] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25221_
.subckt AOI21X1 A=regfile[41][24] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25222_
.subckt AOI22X1 A=$abc$48160$new_n25219_ B=$abc$48160$new_n25220_ C=$abc$48160$new_n25221_ D=$abc$48160$new_n25222_ Y=$abc$48160$new_n25223_
.subckt MUX2X1 A=$abc$48160$new_n25218_ B=$abc$48160$new_n25223_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25224_
.subckt MUX2X1 A=$abc$48160$new_n25213_ B=$abc$48160$new_n25224_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25225_
.subckt MUX2X1 A=regfile[29][24] B=regfile[28][24] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25226_
.subckt MUX2X1 A=regfile[25][24] B=regfile[24][24] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25227_
.subckt MUX2X1 A=$abc$48160$new_n25226_ B=$abc$48160$new_n25227_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25228_
.subckt MUX2X1 A=regfile[30][24] B=regfile[26][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25229_
.subckt OAI21X1 A=regfile[27][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25230_
.subckt AOI21X1 A=$abc$48160$new_n10055_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25230_ Y=$abc$48160$new_n25231_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25229_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25232_
.subckt OR2X1 A=$abc$48160$new_n25231_ B=$abc$48160$new_n25232_ Y=$abc$48160$new_n25233_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25228_ C=$abc$48160$new_n25233_ Y=$abc$48160$new_n25234_
.subckt OAI21X1 A=regfile[9][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25235_
.subckt AOI21X1 A=$abc$48160$new_n10042_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25235_ Y=$abc$48160$new_n25236_
.subckt MUX2X1 A=regfile[12][24] B=regfile[8][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25237_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25237_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25238_
.subckt MUX2X1 A=regfile[14][24] B=regfile[10][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25239_
.subckt NAND2X1 A=$abc$48160$new_n10040_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25240_
.subckt AOI21X1 A=$abc$48160$new_n10044_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25241_
.subckt AOI21X1 A=$abc$48160$new_n25240_ B=$abc$48160$new_n25241_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25242_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25239_ C=$abc$48160$new_n25242_ Y=$abc$48160$new_n25243_
.subckt OAI21X1 A=$abc$48160$new_n25236_ B=$abc$48160$new_n25238_ C=$abc$48160$new_n25243_ Y=$abc$48160$new_n25244_
.subckt MUX2X1 A=$abc$48160$new_n25234_ B=$abc$48160$new_n25244_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25245_
.subckt MUX2X1 A=$abc$48160$new_n25225_ B=$abc$48160$new_n25245_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25246_
.subckt AOI21X1 A=regfile[39][24] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25247_
.subckt OAI21X1 A=$abc$48160$new_n10059_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25247_ Y=$abc$48160$new_n25248_
.subckt AOI21X1 A=regfile[38][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25249_
.subckt OAI21X1 A=$abc$48160$new_n10058_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25249_ Y=$abc$48160$new_n25250_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25248_ C=$abc$48160$new_n25250_ Y=$abc$48160$new_n25251_
.subckt AOI21X1 A=$abc$48160$new_n10061_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25252_
.subckt OAI21X1 A=regfile[33][24] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25252_ Y=$abc$48160$new_n25253_
.subckt MUX2X1 A=regfile[36][24] B=regfile[32][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25254_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25254_ C=$abc$48160$new_n25253_ Y=$abc$48160$new_n25255_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25255_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25256_
.subckt AOI21X1 A=regfile[55][24] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25257_
.subckt OAI21X1 A=$abc$48160$new_n10074_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25257_ Y=$abc$48160$new_n25258_
.subckt AOI21X1 A=regfile[54][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25259_
.subckt OAI21X1 A=$abc$48160$new_n10073_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25259_ Y=$abc$48160$new_n25260_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25258_ C=$abc$48160$new_n25260_ Y=$abc$48160$new_n25261_
.subckt AOI21X1 A=$abc$48160$new_n10076_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25262_
.subckt OAI21X1 A=regfile[49][24] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25262_ Y=$abc$48160$new_n25263_
.subckt MUX2X1 A=regfile[52][24] B=regfile[48][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25264_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25264_ C=$abc$48160$new_n25263_ Y=$abc$48160$new_n25265_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25265_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n25266_
.subckt AOI22X1 A=$abc$48160$new_n25251_ B=$abc$48160$new_n25256_ C=$abc$48160$new_n25261_ D=$abc$48160$new_n25266_ Y=$abc$48160$new_n25267_
.subckt MUX2X1 A=regfile[20][24] B=regfile[16][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25268_
.subckt MUX2X1 A=regfile[22][24] B=regfile[18][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25269_
.subckt MUX2X1 A=regfile[21][24] B=regfile[17][24] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25270_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25268_ Y=$abc$48160$new_n25271_
.subckt OR2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25270_ Y=$abc$48160$new_n25272_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25271_ C=$abc$48160$new_n25272_ Y=$abc$48160$new_n25273_
.subckt OAI21X1 A=regfile[19][24] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25274_
.subckt AOI21X1 A=$abc$48160$new_n10048_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25274_ Y=$abc$48160$new_n25275_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25269_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25276_
.subckt OAI21X1 A=$abc$48160$new_n25275_ B=$abc$48160$new_n25276_ C=$abc$48160$new_n25273_ Y=$abc$48160$new_n25277_
.subckt NAND2X1 A=regfile[1][24] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n25278_
.subckt AOI21X1 A=regfile[3][24] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25279_
.subckt NAND2X1 A=regfile[5][24] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n25280_
.subckt AOI21X1 A=regfile[7][24] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25281_
.subckt AOI22X1 A=$abc$48160$new_n25278_ B=$abc$48160$new_n25279_ C=$abc$48160$new_n25280_ D=$abc$48160$new_n25281_ Y=$abc$48160$new_n25282_
.subckt NAND2X1 A=regfile[0][24] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n25283_
.subckt AOI21X1 A=regfile[2][24] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25284_
.subckt NAND2X1 A=regfile[4][24] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n25285_
.subckt AOI21X1 A=regfile[6][24] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25286_
.subckt AOI22X1 A=$abc$48160$new_n25283_ B=$abc$48160$new_n25284_ C=$abc$48160$new_n25285_ D=$abc$48160$new_n25286_ Y=$abc$48160$new_n25287_
.subckt MUX2X1 A=$abc$48160$new_n25282_ B=$abc$48160$new_n25287_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25288_
.subckt MUX2X1 A=$abc$48160$new_n25277_ B=$abc$48160$new_n25288_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25289_
.subckt MUX2X1 A=$abc$48160$new_n25267_ B=$abc$48160$new_n25289_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25290_
.subckt MUX2X1 A=$abc$48160$new_n25246_ B=$abc$48160$new_n25290_ S=$\regfile$rdreg[1]$q[3] Y=io_read_ports_1_data[24]
.subckt AOI21X1 A=regfile[55][25] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25292_
.subckt OAI21X1 A=$abc$48160$new_n10130_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25292_ Y=$abc$48160$new_n25293_
.subckt AOI21X1 A=regfile[54][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25294_
.subckt OAI21X1 A=$abc$48160$new_n10129_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25294_ Y=$abc$48160$new_n25295_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25293_ C=$abc$48160$new_n25295_ Y=$abc$48160$new_n25296_
.subckt AOI21X1 A=$abc$48160$new_n10132_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25297_
.subckt OAI21X1 A=regfile[49][25] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25297_ Y=$abc$48160$new_n25298_
.subckt MUX2X1 A=regfile[52][25] B=regfile[48][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25299_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25299_ C=$abc$48160$new_n25298_ Y=$abc$48160$new_n25300_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25300_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25301_
.subckt AOI21X1 A=regfile[59][25] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25302_
.subckt OAI21X1 A=$abc$48160$new_n10141_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25302_ Y=$abc$48160$new_n25303_
.subckt AOI21X1 A=regfile[62][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25304_
.subckt OAI21X1 A=$abc$48160$new_n10136_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25304_ Y=$abc$48160$new_n25305_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25303_ C=$abc$48160$new_n25305_ Y=$abc$48160$new_n25306_
.subckt AOI21X1 A=$abc$48160$new_n10139_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25307_
.subckt OAI21X1 A=regfile[57][25] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25307_ Y=$abc$48160$new_n25308_
.subckt MUX2X1 A=regfile[60][25] B=regfile[56][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25309_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25309_ C=$abc$48160$new_n25308_ Y=$abc$48160$new_n25310_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25310_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25311_
.subckt AOI22X1 A=$abc$48160$new_n25296_ B=$abc$48160$new_n25301_ C=$abc$48160$new_n25306_ D=$abc$48160$new_n25311_ Y=$abc$48160$new_n25312_
.subckt NAND2X1 A=regfile[26][25] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25313_
.subckt AOI21X1 A=regfile[30][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25314_
.subckt NAND2X1 A=regfile[31][25] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25315_
.subckt AOI21X1 A=regfile[27][25] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25316_
.subckt AOI22X1 A=$abc$48160$new_n25313_ B=$abc$48160$new_n25314_ C=$abc$48160$new_n25315_ D=$abc$48160$new_n25316_ Y=$abc$48160$new_n25317_
.subckt NAND2X1 A=regfile[24][25] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25318_
.subckt AOI21X1 A=regfile[28][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25319_
.subckt NAND2X1 A=regfile[29][25] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25320_
.subckt AOI21X1 A=regfile[25][25] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25321_
.subckt AOI22X1 A=$abc$48160$new_n25318_ B=$abc$48160$new_n25319_ C=$abc$48160$new_n25320_ D=$abc$48160$new_n25321_ Y=$abc$48160$new_n25322_
.subckt MUX2X1 A=$abc$48160$new_n25317_ B=$abc$48160$new_n25322_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25323_
.subckt MUX2X1 A=regfile[23][25] B=regfile[19][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25324_
.subckt MUX2X1 A=regfile[22][25] B=regfile[18][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25325_
.subckt MUX2X1 A=$abc$48160$new_n25324_ B=$abc$48160$new_n25325_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25326_
.subckt MUX2X1 A=regfile[21][25] B=regfile[17][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25327_
.subckt MUX2X1 A=regfile[20][25] B=regfile[16][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25328_
.subckt MUX2X1 A=$abc$48160$new_n25327_ B=$abc$48160$new_n25328_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25329_
.subckt MUX2X1 A=$abc$48160$new_n25326_ B=$abc$48160$new_n25329_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25330_
.subckt MUX2X1 A=$abc$48160$new_n25323_ B=$abc$48160$new_n25330_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25331_
.subckt MUX2X1 A=$abc$48160$new_n25312_ B=$abc$48160$new_n25331_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25332_
.subckt MUX2X1 A=regfile[38][25] B=regfile[34][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25333_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25333_ Y=$abc$48160$new_n25334_
.subckt MUX2X1 A=regfile[39][25] B=regfile[35][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25335_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25335_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25336_
.subckt MUX2X1 A=regfile[36][25] B=regfile[32][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25337_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25337_ Y=$abc$48160$new_n25338_
.subckt MUX2X1 A=regfile[37][25] B=regfile[33][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25339_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25339_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25340_
.subckt AOI21X1 A=$abc$48160$new_n10126_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25341_
.subckt OAI21X1 A=regfile[43][25] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25341_ Y=$abc$48160$new_n25342_
.subckt MUX2X1 A=regfile[46][25] B=regfile[42][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25343_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25343_ C=$abc$48160$new_n25342_ Y=$abc$48160$new_n25344_
.subckt AOI21X1 A=$abc$48160$new_n10124_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25345_
.subckt OAI21X1 A=regfile[41][25] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25345_ Y=$abc$48160$new_n25346_
.subckt MUX2X1 A=regfile[44][25] B=regfile[40][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25347_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25347_ C=$abc$48160$new_n25346_ Y=$abc$48160$new_n25348_
.subckt AOI22X1 A=$abc$48160$new_n25334_ B=$abc$48160$new_n25336_ C=$abc$48160$new_n25338_ D=$abc$48160$new_n25340_ Y=$abc$48160$new_n25349_
.subckt MUX2X1 A=$abc$48160$new_n25344_ B=$abc$48160$new_n25348_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25350_
.subckt MUX2X1 A=$abc$48160$new_n25349_ B=$abc$48160$new_n25350_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25351_
.subckt NAND2X1 A=regfile[8][25] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25352_
.subckt AOI21X1 A=regfile[12][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25353_
.subckt NAND2X1 A=regfile[13][25] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25354_
.subckt AOI21X1 A=regfile[9][25] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25355_
.subckt AOI22X1 A=$abc$48160$new_n25352_ B=$abc$48160$new_n25353_ C=$abc$48160$new_n25354_ D=$abc$48160$new_n25355_ Y=$abc$48160$new_n25356_
.subckt NAND2X1 A=regfile[10][25] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25357_
.subckt AOI21X1 A=regfile[14][25] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25358_
.subckt NAND2X1 A=regfile[15][25] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25359_
.subckt AOI21X1 A=regfile[11][25] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25360_
.subckt AOI22X1 A=$abc$48160$new_n25357_ B=$abc$48160$new_n25358_ C=$abc$48160$new_n25359_ D=$abc$48160$new_n25360_ Y=$abc$48160$new_n25361_
.subckt MUX2X1 A=$abc$48160$new_n25356_ B=$abc$48160$new_n25361_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25362_
.subckt MUX2X1 A=regfile[7][25] B=regfile[3][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25363_
.subckt MUX2X1 A=regfile[6][25] B=regfile[2][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25364_
.subckt MUX2X1 A=$abc$48160$new_n25363_ B=$abc$48160$new_n25364_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25365_
.subckt MUX2X1 A=regfile[5][25] B=regfile[1][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25366_
.subckt MUX2X1 A=regfile[4][25] B=regfile[0][25] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25367_
.subckt MUX2X1 A=$abc$48160$new_n25366_ B=$abc$48160$new_n25367_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25368_
.subckt MUX2X1 A=$abc$48160$new_n25365_ B=$abc$48160$new_n25368_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25369_
.subckt MUX2X1 A=$abc$48160$new_n25362_ B=$abc$48160$new_n25369_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25370_
.subckt MUX2X1 A=$abc$48160$new_n25351_ B=$abc$48160$new_n25370_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25371_
.subckt MUX2X1 A=$abc$48160$new_n25332_ B=$abc$48160$new_n25371_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[25]
.subckt MUX2X1 A=regfile[23][26] B=regfile[19][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25373_
.subckt MUX2X1 A=regfile[22][26] B=regfile[18][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25374_
.subckt MUX2X1 A=$abc$48160$new_n25373_ B=$abc$48160$new_n25374_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25375_
.subckt MUX2X1 A=regfile[21][26] B=regfile[17][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25376_
.subckt MUX2X1 A=regfile[20][26] B=regfile[16][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25377_
.subckt MUX2X1 A=$abc$48160$new_n25376_ B=$abc$48160$new_n25377_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25378_
.subckt MUX2X1 A=$abc$48160$new_n25375_ B=$abc$48160$new_n25378_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25379_
.subckt AOI21X1 A=$abc$48160$new_n10147_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25380_
.subckt OAI21X1 A=regfile[1][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25380_ Y=$abc$48160$new_n25381_
.subckt MUX2X1 A=regfile[4][26] B=regfile[0][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25382_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25382_ C=$abc$48160$new_n25381_ Y=$abc$48160$new_n25383_
.subckt AOI21X1 A=$abc$48160$new_n10149_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25384_
.subckt OAI21X1 A=regfile[3][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25384_ Y=$abc$48160$new_n25385_
.subckt AOI21X1 A=$abc$48160$new_n10148_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25386_
.subckt OAI21X1 A=regfile[2][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25386_ Y=$abc$48160$new_n25387_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25385_ C=$abc$48160$new_n25387_ Y=$abc$48160$new_n25388_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25383_ C=$abc$48160$new_n25388_ Y=$abc$48160$new_n25389_
.subckt MUX2X1 A=regfile[12][26] B=regfile[8][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25390_
.subckt MUX2X1 A=regfile[13][26] B=regfile[9][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25391_
.subckt MUX2X1 A=$abc$48160$new_n25390_ B=$abc$48160$new_n25391_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25392_
.subckt MUX2X1 A=regfile[14][26] B=regfile[10][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25393_
.subckt MUX2X1 A=regfile[15][26] B=regfile[11][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25394_
.subckt MUX2X1 A=$abc$48160$new_n25393_ B=$abc$48160$new_n25394_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25395_
.subckt MUX2X1 A=$abc$48160$new_n25392_ B=$abc$48160$new_n25395_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25396_
.subckt MUX2X1 A=$abc$48160$new_n25389_ B=$abc$48160$new_n25396_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25397_
.subckt AOI21X1 A=$abc$48160$new_n10165_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25398_
.subckt OAI21X1 A=regfile[25][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25398_ Y=$abc$48160$new_n25399_
.subckt MUX2X1 A=regfile[28][26] B=regfile[24][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25400_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25400_ C=$abc$48160$new_n25399_ Y=$abc$48160$new_n25401_
.subckt AOI21X1 A=$abc$48160$new_n10167_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25402_
.subckt OAI21X1 A=regfile[27][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25402_ Y=$abc$48160$new_n25403_
.subckt MUX2X1 A=regfile[30][26] B=regfile[26][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25404_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25404_ C=$abc$48160$new_n25403_ Y=$abc$48160$new_n25405_
.subckt MUX2X1 A=$abc$48160$new_n25401_ B=$abc$48160$new_n25405_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25406_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25379_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25407_
.subckt INVX1 A=$abc$48160$new_n25407_ Y=$abc$48160$new_n25408_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25406_ C=$abc$48160$new_n25408_ Y=$abc$48160$new_n25409_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25397_ C=$abc$48160$new_n25409_ Y=$abc$48160$new_n25410_
.subckt AOI21X1 A=$abc$48160$new_n10195_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25411_
.subckt OAI21X1 A=regfile[57][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25411_ Y=$abc$48160$new_n25412_
.subckt MUX2X1 A=regfile[60][26] B=regfile[56][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25413_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25413_ C=$abc$48160$new_n25412_ Y=$abc$48160$new_n25414_
.subckt AOI21X1 A=$abc$48160$new_n10197_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25415_
.subckt OAI21X1 A=regfile[59][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25415_ Y=$abc$48160$new_n25416_
.subckt MUX2X1 A=regfile[62][26] B=regfile[58][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25417_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25417_ C=$abc$48160$new_n25416_ Y=$abc$48160$new_n25418_
.subckt MUX2X1 A=$abc$48160$new_n25414_ B=$abc$48160$new_n25418_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25419_
.subckt NAND2X1 A=$abc$48160$new_n10185_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25420_
.subckt AOI21X1 A=$abc$48160$new_n10189_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25421_
.subckt OAI21X1 A=regfile[51][26] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25422_
.subckt AOI21X1 A=$abc$48160$new_n10190_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25422_ Y=$abc$48160$new_n25423_
.subckt AOI21X1 A=$abc$48160$new_n25420_ B=$abc$48160$new_n25421_ C=$abc$48160$new_n25423_ Y=$abc$48160$new_n25424_
.subckt NAND2X1 A=$abc$48160$new_n10184_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25425_
.subckt AOI21X1 A=$abc$48160$new_n10188_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25426_
.subckt MUX2X1 A=$abc$48160$new_n10183_ B=$abc$48160$new_n10187_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25427_
.subckt AOI22X1 A=$abc$48160$new_n25425_ B=$abc$48160$new_n25426_ C=$abc$48160$new_n25427_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n25428_
.subckt MUX2X1 A=$abc$48160$new_n25424_ B=$abc$48160$new_n25428_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25429_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25429_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n25430_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25419_ C=$abc$48160$new_n25430_ Y=$abc$48160$new_n25431_
.subckt MUX2X1 A=regfile[36][26] B=regfile[32][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25432_
.subckt AOI21X1 A=$abc$48160$new_n10173_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25433_
.subckt OAI21X1 A=regfile[33][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25433_ Y=$abc$48160$new_n25434_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25432_ C=$abc$48160$new_n25434_ Y=$abc$48160$new_n25435_
.subckt MUX2X1 A=regfile[45][26] B=regfile[41][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25436_
.subckt MUX2X1 A=regfile[44][26] B=regfile[40][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25437_
.subckt MUX2X1 A=$abc$48160$new_n25436_ B=$abc$48160$new_n25437_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25438_
.subckt OAI21X1 A=regfile[34][26] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25439_
.subckt AOI21X1 A=$abc$48160$new_n10174_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25439_ Y=$abc$48160$new_n25440_
.subckt OAI21X1 A=regfile[35][26] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25441_
.subckt AOI21X1 A=$abc$48160$new_n10175_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25441_ Y=$abc$48160$new_n25442_
.subckt OR2X1 A=$abc$48160$new_n25440_ B=$abc$48160$new_n25442_ Y=$abc$48160$new_n25443_
.subckt MUX2X1 A=regfile[47][26] B=regfile[43][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25444_
.subckt MUX2X1 A=regfile[46][26] B=regfile[42][26] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25445_
.subckt MUX2X1 A=$abc$48160$new_n25444_ B=$abc$48160$new_n25445_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25446_
.subckt MUX2X1 A=$abc$48160$new_n25435_ B=$abc$48160$new_n25443_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25447_
.subckt MUX2X1 A=$abc$48160$new_n25438_ B=$abc$48160$new_n25446_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25448_
.subckt INVX1 A=$abc$48160$new_n25448_ Y=$abc$48160$new_n25449_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25449_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25450_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25447_ C=$abc$48160$new_n25450_ Y=$abc$48160$new_n25451_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n25431_ C=$abc$48160$new_n25451_ Y=$abc$48160$new_n25452_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n25410_ C=$abc$48160$new_n25452_ Y=io_read_ports_1_data[26]
.subckt MUX2X1 A=regfile[21][27] B=regfile[17][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25454_
.subckt MUX2X1 A=regfile[20][27] B=regfile[16][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25455_
.subckt MUX2X1 A=$abc$48160$new_n25454_ B=$abc$48160$new_n25455_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25456_
.subckt MUX2X1 A=regfile[29][27] B=regfile[25][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25457_
.subckt MUX2X1 A=regfile[28][27] B=regfile[24][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25458_
.subckt MUX2X1 A=$abc$48160$new_n25457_ B=$abc$48160$new_n25458_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25459_
.subckt AOI21X1 A=$abc$48160$new_n10226_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25460_
.subckt OAI21X1 A=regfile[27][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25460_ Y=$abc$48160$new_n25461_
.subckt MUX2X1 A=$abc$48160$new_n10221_ B=$abc$48160$new_n10225_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25462_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25462_ Y=$abc$48160$new_n25463_
.subckt AOI21X1 A=$abc$48160$new_n10218_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25464_
.subckt OAI21X1 A=regfile[18][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25464_ Y=$abc$48160$new_n25465_
.subckt AOI21X1 A=$abc$48160$new_n10219_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25466_
.subckt OAI21X1 A=regfile[19][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25466_ Y=$abc$48160$new_n25467_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25461_ C=$abc$48160$new_n25463_ Y=$abc$48160$new_n25468_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25465_ C=$abc$48160$new_n25467_ Y=$abc$48160$new_n25469_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25468_ C=$abc$48160$new_n25469_ Y=$abc$48160$new_n25470_
.subckt MUX2X1 A=$abc$48160$new_n25456_ B=$abc$48160$new_n25459_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25471_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25471_ Y=$abc$48160$new_n25472_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25470_ C=$abc$48160$new_n25472_ Y=$abc$48160$new_n25473_
.subckt MUX2X1 A=regfile[13][27] B=regfile[9][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25474_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25474_ Y=$abc$48160$new_n25475_
.subckt MUX2X1 A=regfile[12][27] B=regfile[8][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25476_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25476_ Y=$abc$48160$new_n25477_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25475_ C=$abc$48160$new_n25477_ Y=$abc$48160$new_n25478_
.subckt MUX2X1 A=regfile[4][27] B=regfile[0][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25479_
.subckt MUX2X1 A=regfile[5][27] B=regfile[1][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25480_
.subckt MUX2X1 A=$abc$48160$new_n25479_ B=$abc$48160$new_n25480_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25481_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25481_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25482_
.subckt MUX2X1 A=$abc$48160$new_n10207_ B=$abc$48160$new_n10211_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25483_
.subckt MUX2X1 A=regfile[15][27] B=regfile[11][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25484_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25484_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25485_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25483_ C=$abc$48160$new_n25485_ Y=$abc$48160$new_n25486_
.subckt MUX2X1 A=regfile[6][27] B=regfile[2][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25487_
.subckt MUX2X1 A=regfile[7][27] B=regfile[3][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25488_
.subckt MUX2X1 A=$abc$48160$new_n25487_ B=$abc$48160$new_n25488_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25489_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25489_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25490_
.subckt AOI22X1 A=$abc$48160$new_n25478_ B=$abc$48160$new_n25482_ C=$abc$48160$new_n25486_ D=$abc$48160$new_n25490_ Y=$abc$48160$new_n25491_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25491_ C=$abc$48160$new_n25473_ Y=$abc$48160$new_n25492_
.subckt AOI21X1 A=regfile[55][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25493_
.subckt OAI21X1 A=$abc$48160$new_n10245_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25493_ Y=$abc$48160$new_n25494_
.subckt AOI21X1 A=regfile[54][27] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25495_
.subckt OAI21X1 A=$abc$48160$new_n10244_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25495_ Y=$abc$48160$new_n25496_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25494_ C=$abc$48160$new_n25496_ Y=$abc$48160$new_n25497_
.subckt AOI21X1 A=$abc$48160$new_n10247_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25498_
.subckt OAI21X1 A=regfile[49][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25498_ Y=$abc$48160$new_n25499_
.subckt MUX2X1 A=regfile[52][27] B=regfile[48][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25500_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25500_ C=$abc$48160$new_n25499_ Y=$abc$48160$new_n25501_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25501_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25502_
.subckt AOI21X1 A=regfile[59][27] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25503_
.subckt OAI21X1 A=$abc$48160$new_n10256_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25503_ Y=$abc$48160$new_n25504_
.subckt AOI21X1 A=regfile[62][27] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25505_
.subckt OAI21X1 A=$abc$48160$new_n10251_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25505_ Y=$abc$48160$new_n25506_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25504_ C=$abc$48160$new_n25506_ Y=$abc$48160$new_n25507_
.subckt AOI21X1 A=$abc$48160$new_n10254_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25508_
.subckt OAI21X1 A=regfile[57][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25508_ Y=$abc$48160$new_n25509_
.subckt MUX2X1 A=regfile[60][27] B=regfile[56][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25510_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25510_ C=$abc$48160$new_n25509_ Y=$abc$48160$new_n25511_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25511_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25512_
.subckt AOI22X1 A=$abc$48160$new_n25497_ B=$abc$48160$new_n25502_ C=$abc$48160$new_n25507_ D=$abc$48160$new_n25512_ Y=$abc$48160$new_n25513_
.subckt AOI21X1 A=$abc$48160$new_n10233_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25514_
.subckt OAI21X1 A=regfile[34][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25514_ Y=$abc$48160$new_n25515_
.subckt AND2X1 A=$abc$48160$new_n10234_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25516_
.subckt OAI21X1 A=regfile[35][27] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25517_
.subckt OAI21X1 A=$abc$48160$new_n25516_ B=$abc$48160$new_n25517_ C=$abc$48160$new_n25515_ Y=$abc$48160$new_n25518_
.subckt AOI21X1 A=$abc$48160$new_n10232_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25519_
.subckt OAI21X1 A=regfile[33][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25519_ Y=$abc$48160$new_n25520_
.subckt MUX2X1 A=regfile[36][27] B=regfile[32][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25521_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25521_ C=$abc$48160$new_n25520_ Y=$abc$48160$new_n25522_
.subckt AOI21X1 A=$abc$48160$new_n10241_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25523_
.subckt OAI21X1 A=regfile[43][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25523_ Y=$abc$48160$new_n25524_
.subckt MUX2X1 A=regfile[46][27] B=regfile[42][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25525_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25525_ C=$abc$48160$new_n25524_ Y=$abc$48160$new_n25526_
.subckt AOI21X1 A=$abc$48160$new_n10239_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25527_
.subckt OAI21X1 A=regfile[41][27] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25527_ Y=$abc$48160$new_n25528_
.subckt MUX2X1 A=regfile[44][27] B=regfile[40][27] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25529_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25529_ C=$abc$48160$new_n25528_ Y=$abc$48160$new_n25530_
.subckt MUX2X1 A=$abc$48160$new_n25518_ B=$abc$48160$new_n25522_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25531_
.subckt MUX2X1 A=$abc$48160$new_n25526_ B=$abc$48160$new_n25530_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25532_
.subckt MUX2X1 A=$abc$48160$new_n25531_ B=$abc$48160$new_n25532_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25533_
.subckt MUX2X1 A=$abc$48160$new_n25513_ B=$abc$48160$new_n25533_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25534_
.subckt MUX2X1 A=$abc$48160$new_n25492_ B=$abc$48160$new_n25534_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[27]
.subckt MUX2X1 A=regfile[23][28] B=regfile[19][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25536_
.subckt MUX2X1 A=regfile[22][28] B=regfile[18][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25537_
.subckt MUX2X1 A=$abc$48160$new_n25536_ B=$abc$48160$new_n25537_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25538_
.subckt MUX2X1 A=regfile[21][28] B=regfile[17][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25539_
.subckt MUX2X1 A=regfile[20][28] B=regfile[16][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25540_
.subckt MUX2X1 A=$abc$48160$new_n25539_ B=$abc$48160$new_n25540_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25541_
.subckt MUX2X1 A=$abc$48160$new_n25538_ B=$abc$48160$new_n25541_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25542_
.subckt AOI21X1 A=$abc$48160$new_n10262_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25543_
.subckt OAI21X1 A=regfile[1][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25543_ Y=$abc$48160$new_n25544_
.subckt MUX2X1 A=regfile[4][28] B=regfile[0][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25545_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25545_ C=$abc$48160$new_n25544_ Y=$abc$48160$new_n25546_
.subckt OAI21X1 A=regfile[3][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25547_
.subckt AOI21X1 A=$abc$48160$new_n10264_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25547_ Y=$abc$48160$new_n25548_
.subckt OAI21X1 A=regfile[2][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25549_
.subckt AOI21X1 A=$abc$48160$new_n10263_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25549_ Y=$abc$48160$new_n25550_
.subckt OR2X1 A=$abc$48160$new_n25548_ B=$abc$48160$new_n25550_ Y=$abc$48160$new_n25551_
.subckt MUX2X1 A=$abc$48160$new_n25546_ B=$abc$48160$new_n25551_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25552_
.subckt MUX2X1 A=regfile[12][28] B=regfile[8][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25553_
.subckt MUX2X1 A=regfile[13][28] B=regfile[9][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25554_
.subckt MUX2X1 A=$abc$48160$new_n25553_ B=$abc$48160$new_n25554_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25555_
.subckt MUX2X1 A=regfile[14][28] B=regfile[10][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25556_
.subckt MUX2X1 A=regfile[15][28] B=regfile[11][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25557_
.subckt MUX2X1 A=$abc$48160$new_n25556_ B=$abc$48160$new_n25557_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25558_
.subckt MUX2X1 A=$abc$48160$new_n25555_ B=$abc$48160$new_n25558_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25559_
.subckt MUX2X1 A=$abc$48160$new_n25552_ B=$abc$48160$new_n25559_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25560_
.subckt AOI21X1 A=$abc$48160$new_n10281_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25561_
.subckt OAI21X1 A=regfile[25][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25561_ Y=$abc$48160$new_n25562_
.subckt MUX2X1 A=regfile[28][28] B=regfile[24][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25563_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25563_ C=$abc$48160$new_n25562_ Y=$abc$48160$new_n25564_
.subckt AOI21X1 A=$abc$48160$new_n10283_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25565_
.subckt OAI21X1 A=regfile[27][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25565_ Y=$abc$48160$new_n25566_
.subckt MUX2X1 A=regfile[30][28] B=regfile[26][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25567_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25567_ C=$abc$48160$new_n25566_ Y=$abc$48160$new_n25568_
.subckt MUX2X1 A=$abc$48160$new_n25564_ B=$abc$48160$new_n25568_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25569_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25542_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25570_
.subckt INVX1 A=$abc$48160$new_n25570_ Y=$abc$48160$new_n25571_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25569_ C=$abc$48160$new_n25571_ Y=$abc$48160$new_n25572_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25560_ C=$abc$48160$new_n25572_ Y=$abc$48160$new_n25573_
.subckt AOI21X1 A=regfile[57][28] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25574_
.subckt OAI21X1 A=$abc$48160$new_n10311_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25574_ Y=$abc$48160$new_n25575_
.subckt AOI21X1 A=regfile[60][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25576_
.subckt OAI21X1 A=$abc$48160$new_n10307_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25576_ Y=$abc$48160$new_n25577_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25575_ C=$abc$48160$new_n25577_ Y=$abc$48160$new_n25578_
.subckt AOI21X1 A=regfile[49][28] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25579_
.subckt OAI21X1 A=$abc$48160$new_n10304_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25579_ Y=$abc$48160$new_n25580_
.subckt NAND2X1 A=regfile[48][28] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25581_
.subckt AOI21X1 A=regfile[52][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25582_
.subckt AOI21X1 A=$abc$48160$new_n25581_ B=$abc$48160$new_n25582_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25583_
.subckt AOI21X1 A=$abc$48160$new_n25580_ B=$abc$48160$new_n25583_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25584_
.subckt AOI21X1 A=regfile[59][28] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25585_
.subckt OAI21X1 A=$abc$48160$new_n10313_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25585_ Y=$abc$48160$new_n25586_
.subckt AOI21X1 A=regfile[62][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25587_
.subckt OAI21X1 A=$abc$48160$new_n10308_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25587_ Y=$abc$48160$new_n25588_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25586_ C=$abc$48160$new_n25588_ Y=$abc$48160$new_n25589_
.subckt AOI21X1 A=regfile[55][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25590_
.subckt OAI21X1 A=$abc$48160$new_n10302_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25590_ Y=$abc$48160$new_n25591_
.subckt NAND2X1 A=regfile[50][28] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25592_
.subckt AOI21X1 A=regfile[54][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25593_
.subckt AOI21X1 A=$abc$48160$new_n25592_ B=$abc$48160$new_n25593_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25594_
.subckt AOI21X1 A=$abc$48160$new_n25591_ B=$abc$48160$new_n25594_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25595_
.subckt AOI22X1 A=$abc$48160$new_n25578_ B=$abc$48160$new_n25584_ C=$abc$48160$new_n25589_ D=$abc$48160$new_n25595_ Y=$abc$48160$new_n25596_
.subckt MUX2X1 A=regfile[36][28] B=regfile[32][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25597_
.subckt AOI21X1 A=$abc$48160$new_n10289_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25598_
.subckt OAI21X1 A=regfile[33][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25598_ Y=$abc$48160$new_n25599_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25597_ C=$abc$48160$new_n25599_ Y=$abc$48160$new_n25600_
.subckt MUX2X1 A=regfile[45][28] B=regfile[41][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25601_
.subckt MUX2X1 A=regfile[44][28] B=regfile[40][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25602_
.subckt MUX2X1 A=$abc$48160$new_n25601_ B=$abc$48160$new_n25602_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25603_
.subckt OAI21X1 A=regfile[34][28] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25604_
.subckt AOI21X1 A=$abc$48160$new_n10290_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25604_ Y=$abc$48160$new_n25605_
.subckt OAI21X1 A=regfile[35][28] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25606_
.subckt AOI21X1 A=$abc$48160$new_n10291_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25606_ Y=$abc$48160$new_n25607_
.subckt OR2X1 A=$abc$48160$new_n25605_ B=$abc$48160$new_n25607_ Y=$abc$48160$new_n25608_
.subckt MUX2X1 A=regfile[47][28] B=regfile[43][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25609_
.subckt MUX2X1 A=regfile[46][28] B=regfile[42][28] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25610_
.subckt MUX2X1 A=$abc$48160$new_n25609_ B=$abc$48160$new_n25610_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25611_
.subckt MUX2X1 A=$abc$48160$new_n25600_ B=$abc$48160$new_n25608_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25612_
.subckt MUX2X1 A=$abc$48160$new_n25603_ B=$abc$48160$new_n25611_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25613_
.subckt MUX2X1 A=$abc$48160$new_n25612_ B=$abc$48160$new_n25613_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25614_
.subckt MUX2X1 A=$abc$48160$new_n25596_ B=$abc$48160$new_n25614_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25615_
.subckt MUX2X1 A=$abc$48160$new_n25573_ B=$abc$48160$new_n25615_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[28]
.subckt AOI21X1 A=regfile[55][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25617_
.subckt OAI21X1 A=$abc$48160$new_n10359_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25617_ Y=$abc$48160$new_n25618_
.subckt AOI21X1 A=regfile[54][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25619_
.subckt OAI21X1 A=$abc$48160$new_n10358_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25619_ Y=$abc$48160$new_n25620_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25618_ C=$abc$48160$new_n25620_ Y=$abc$48160$new_n25621_
.subckt AOI21X1 A=$abc$48160$new_n10361_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25622_
.subckt OAI21X1 A=regfile[49][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25622_ Y=$abc$48160$new_n25623_
.subckt MUX2X1 A=regfile[52][29] B=regfile[48][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25624_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25624_ C=$abc$48160$new_n25623_ Y=$abc$48160$new_n25625_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25625_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25626_
.subckt AOI21X1 A=regfile[59][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25627_
.subckt OAI21X1 A=$abc$48160$new_n10370_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25627_ Y=$abc$48160$new_n25628_
.subckt AOI21X1 A=regfile[62][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25629_
.subckt OAI21X1 A=$abc$48160$new_n10365_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25629_ Y=$abc$48160$new_n25630_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25628_ C=$abc$48160$new_n25630_ Y=$abc$48160$new_n25631_
.subckt AOI21X1 A=$abc$48160$new_n10368_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25632_
.subckt OAI21X1 A=regfile[57][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25632_ Y=$abc$48160$new_n25633_
.subckt MUX2X1 A=regfile[60][29] B=regfile[56][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25634_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25634_ C=$abc$48160$new_n25633_ Y=$abc$48160$new_n25635_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25635_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25636_
.subckt AOI22X1 A=$abc$48160$new_n25621_ B=$abc$48160$new_n25626_ C=$abc$48160$new_n25631_ D=$abc$48160$new_n25636_ Y=$abc$48160$new_n25637_
.subckt NAND2X1 A=regfile[26][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25638_
.subckt AOI21X1 A=regfile[30][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25639_
.subckt NAND2X1 A=regfile[31][29] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25640_
.subckt AOI21X1 A=regfile[27][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25641_
.subckt AOI22X1 A=$abc$48160$new_n25638_ B=$abc$48160$new_n25639_ C=$abc$48160$new_n25640_ D=$abc$48160$new_n25641_ Y=$abc$48160$new_n25642_
.subckt NAND2X1 A=regfile[24][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25643_
.subckt AOI21X1 A=regfile[28][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25644_
.subckt NAND2X1 A=regfile[29][29] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25645_
.subckt AOI21X1 A=regfile[25][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25646_
.subckt AOI22X1 A=$abc$48160$new_n25643_ B=$abc$48160$new_n25644_ C=$abc$48160$new_n25645_ D=$abc$48160$new_n25646_ Y=$abc$48160$new_n25647_
.subckt MUX2X1 A=$abc$48160$new_n25642_ B=$abc$48160$new_n25647_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25648_
.subckt MUX2X1 A=regfile[23][29] B=regfile[19][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25649_
.subckt MUX2X1 A=regfile[22][29] B=regfile[18][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25650_
.subckt MUX2X1 A=$abc$48160$new_n25649_ B=$abc$48160$new_n25650_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25651_
.subckt MUX2X1 A=regfile[21][29] B=regfile[17][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25652_
.subckt MUX2X1 A=regfile[20][29] B=regfile[16][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25653_
.subckt MUX2X1 A=$abc$48160$new_n25652_ B=$abc$48160$new_n25653_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25654_
.subckt MUX2X1 A=$abc$48160$new_n25651_ B=$abc$48160$new_n25654_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25655_
.subckt MUX2X1 A=$abc$48160$new_n25648_ B=$abc$48160$new_n25655_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25656_
.subckt MUX2X1 A=$abc$48160$new_n25637_ B=$abc$48160$new_n25656_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25657_
.subckt MUX2X1 A=regfile[38][29] B=regfile[34][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25658_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25658_ Y=$abc$48160$new_n25659_
.subckt MUX2X1 A=regfile[39][29] B=regfile[35][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25660_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25660_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25661_
.subckt MUX2X1 A=regfile[36][29] B=regfile[32][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25662_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25662_ Y=$abc$48160$new_n25663_
.subckt MUX2X1 A=regfile[37][29] B=regfile[33][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25664_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25664_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25665_
.subckt AOI21X1 A=$abc$48160$new_n10355_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25666_
.subckt OAI21X1 A=regfile[43][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25666_ Y=$abc$48160$new_n25667_
.subckt MUX2X1 A=regfile[46][29] B=regfile[42][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25668_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25668_ C=$abc$48160$new_n25667_ Y=$abc$48160$new_n25669_
.subckt AOI21X1 A=$abc$48160$new_n10353_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25670_
.subckt OAI21X1 A=regfile[41][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25670_ Y=$abc$48160$new_n25671_
.subckt MUX2X1 A=regfile[44][29] B=regfile[40][29] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25672_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25672_ C=$abc$48160$new_n25671_ Y=$abc$48160$new_n25673_
.subckt AOI22X1 A=$abc$48160$new_n25659_ B=$abc$48160$new_n25661_ C=$abc$48160$new_n25663_ D=$abc$48160$new_n25665_ Y=$abc$48160$new_n25674_
.subckt MUX2X1 A=$abc$48160$new_n25669_ B=$abc$48160$new_n25673_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25675_
.subckt MUX2X1 A=$abc$48160$new_n25674_ B=$abc$48160$new_n25675_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25676_
.subckt NAND2X1 A=regfile[8][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25677_
.subckt AOI21X1 A=regfile[12][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25678_
.subckt NAND2X1 A=regfile[13][29] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25679_
.subckt AOI21X1 A=regfile[9][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25680_
.subckt AOI22X1 A=$abc$48160$new_n25677_ B=$abc$48160$new_n25678_ C=$abc$48160$new_n25679_ D=$abc$48160$new_n25680_ Y=$abc$48160$new_n25681_
.subckt NAND2X1 A=regfile[10][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25682_
.subckt AOI21X1 A=regfile[14][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25683_
.subckt NAND2X1 A=regfile[15][29] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25684_
.subckt AOI21X1 A=regfile[11][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25685_
.subckt AOI22X1 A=$abc$48160$new_n25682_ B=$abc$48160$new_n25683_ C=$abc$48160$new_n25684_ D=$abc$48160$new_n25685_ Y=$abc$48160$new_n25686_
.subckt MUX2X1 A=$abc$48160$new_n25681_ B=$abc$48160$new_n25686_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25687_
.subckt NAND2X1 A=regfile[2][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25688_
.subckt AOI21X1 A=regfile[6][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25689_
.subckt NAND2X1 A=regfile[3][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25690_
.subckt AOI21X1 A=regfile[7][29] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25691_
.subckt AOI22X1 A=$abc$48160$new_n25688_ B=$abc$48160$new_n25689_ C=$abc$48160$new_n25690_ D=$abc$48160$new_n25691_ Y=$abc$48160$new_n25692_
.subckt NAND2X1 A=regfile[0][29] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25693_
.subckt AOI21X1 A=regfile[4][29] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25694_
.subckt NAND2X1 A=regfile[5][29] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25695_
.subckt AOI21X1 A=regfile[1][29] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25696_
.subckt AOI22X1 A=$abc$48160$new_n25693_ B=$abc$48160$new_n25694_ C=$abc$48160$new_n25695_ D=$abc$48160$new_n25696_ Y=$abc$48160$new_n25697_
.subckt MUX2X1 A=$abc$48160$new_n25692_ B=$abc$48160$new_n25697_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25698_
.subckt MUX2X1 A=$abc$48160$new_n25687_ B=$abc$48160$new_n25698_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25699_
.subckt MUX2X1 A=$abc$48160$new_n25676_ B=$abc$48160$new_n25699_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25700_
.subckt MUX2X1 A=$abc$48160$new_n25657_ B=$abc$48160$new_n25700_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[29]
.subckt AOI21X1 A=regfile[55][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25702_
.subckt OAI21X1 A=$abc$48160$new_n10418_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25702_ Y=$abc$48160$new_n25703_
.subckt AOI21X1 A=regfile[54][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25704_
.subckt OAI21X1 A=$abc$48160$new_n10417_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25704_ Y=$abc$48160$new_n25705_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25703_ C=$abc$48160$new_n25705_ Y=$abc$48160$new_n25706_
.subckt AOI21X1 A=$abc$48160$new_n10420_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25707_
.subckt OAI21X1 A=regfile[49][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25707_ Y=$abc$48160$new_n25708_
.subckt MUX2X1 A=regfile[52][30] B=regfile[48][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25709_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25709_ C=$abc$48160$new_n25708_ Y=$abc$48160$new_n25710_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25710_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25711_
.subckt AOI21X1 A=regfile[59][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25712_
.subckt OAI21X1 A=$abc$48160$new_n10429_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n25712_ Y=$abc$48160$new_n25713_
.subckt AOI21X1 A=regfile[62][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25714_
.subckt OAI21X1 A=$abc$48160$new_n10424_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25714_ Y=$abc$48160$new_n25715_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25713_ C=$abc$48160$new_n25715_ Y=$abc$48160$new_n25716_
.subckt AOI21X1 A=$abc$48160$new_n10427_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25717_
.subckt OAI21X1 A=regfile[57][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25717_ Y=$abc$48160$new_n25718_
.subckt MUX2X1 A=regfile[60][30] B=regfile[56][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25719_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25719_ C=$abc$48160$new_n25718_ Y=$abc$48160$new_n25720_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25720_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25721_
.subckt AOI22X1 A=$abc$48160$new_n25706_ B=$abc$48160$new_n25711_ C=$abc$48160$new_n25716_ D=$abc$48160$new_n25721_ Y=$abc$48160$new_n25722_
.subckt NAND2X1 A=regfile[26][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25723_
.subckt AOI21X1 A=regfile[30][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25724_
.subckt NAND2X1 A=regfile[31][30] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25725_
.subckt AOI21X1 A=regfile[27][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25726_
.subckt AOI22X1 A=$abc$48160$new_n25723_ B=$abc$48160$new_n25724_ C=$abc$48160$new_n25725_ D=$abc$48160$new_n25726_ Y=$abc$48160$new_n25727_
.subckt NAND2X1 A=regfile[24][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25728_
.subckt AOI21X1 A=regfile[28][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25729_
.subckt NAND2X1 A=regfile[29][30] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25730_
.subckt AOI21X1 A=regfile[25][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25731_
.subckt AOI22X1 A=$abc$48160$new_n25728_ B=$abc$48160$new_n25729_ C=$abc$48160$new_n25730_ D=$abc$48160$new_n25731_ Y=$abc$48160$new_n25732_
.subckt MUX2X1 A=$abc$48160$new_n25727_ B=$abc$48160$new_n25732_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25733_
.subckt MUX2X1 A=regfile[23][30] B=regfile[19][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25734_
.subckt MUX2X1 A=regfile[22][30] B=regfile[18][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25735_
.subckt MUX2X1 A=$abc$48160$new_n25734_ B=$abc$48160$new_n25735_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25736_
.subckt MUX2X1 A=regfile[21][30] B=regfile[17][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25737_
.subckt MUX2X1 A=regfile[20][30] B=regfile[16][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25738_
.subckt MUX2X1 A=$abc$48160$new_n25737_ B=$abc$48160$new_n25738_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25739_
.subckt MUX2X1 A=$abc$48160$new_n25736_ B=$abc$48160$new_n25739_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25740_
.subckt MUX2X1 A=$abc$48160$new_n25733_ B=$abc$48160$new_n25740_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25741_
.subckt MUX2X1 A=$abc$48160$new_n25722_ B=$abc$48160$new_n25741_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25742_
.subckt MUX2X1 A=regfile[38][30] B=regfile[34][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25743_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25743_ Y=$abc$48160$new_n25744_
.subckt MUX2X1 A=regfile[39][30] B=regfile[35][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25745_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25745_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25746_
.subckt MUX2X1 A=regfile[36][30] B=regfile[32][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25747_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25747_ Y=$abc$48160$new_n25748_
.subckt MUX2X1 A=regfile[37][30] B=regfile[33][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25749_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25749_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25750_
.subckt AOI21X1 A=$abc$48160$new_n10414_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25751_
.subckt OAI21X1 A=regfile[43][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25751_ Y=$abc$48160$new_n25752_
.subckt MUX2X1 A=regfile[46][30] B=regfile[42][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25753_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25753_ C=$abc$48160$new_n25752_ Y=$abc$48160$new_n25754_
.subckt AOI21X1 A=$abc$48160$new_n10412_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25755_
.subckt OAI21X1 A=regfile[41][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25755_ Y=$abc$48160$new_n25756_
.subckt MUX2X1 A=regfile[44][30] B=regfile[40][30] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25757_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25757_ C=$abc$48160$new_n25756_ Y=$abc$48160$new_n25758_
.subckt AOI22X1 A=$abc$48160$new_n25744_ B=$abc$48160$new_n25746_ C=$abc$48160$new_n25748_ D=$abc$48160$new_n25750_ Y=$abc$48160$new_n25759_
.subckt MUX2X1 A=$abc$48160$new_n25754_ B=$abc$48160$new_n25758_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25760_
.subckt MUX2X1 A=$abc$48160$new_n25759_ B=$abc$48160$new_n25760_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25761_
.subckt NAND2X1 A=regfile[8][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25762_
.subckt AOI21X1 A=regfile[12][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25763_
.subckt NAND2X1 A=regfile[13][30] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25764_
.subckt AOI21X1 A=regfile[9][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25765_
.subckt AOI22X1 A=$abc$48160$new_n25762_ B=$abc$48160$new_n25763_ C=$abc$48160$new_n25764_ D=$abc$48160$new_n25765_ Y=$abc$48160$new_n25766_
.subckt NAND2X1 A=regfile[10][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25767_
.subckt AOI21X1 A=regfile[14][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25768_
.subckt NAND2X1 A=regfile[15][30] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25769_
.subckt AOI21X1 A=regfile[11][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25770_
.subckt AOI22X1 A=$abc$48160$new_n25767_ B=$abc$48160$new_n25768_ C=$abc$48160$new_n25769_ D=$abc$48160$new_n25770_ Y=$abc$48160$new_n25771_
.subckt MUX2X1 A=$abc$48160$new_n25766_ B=$abc$48160$new_n25771_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25772_
.subckt NAND2X1 A=regfile[2][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25773_
.subckt AOI21X1 A=regfile[6][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25774_
.subckt NAND2X1 A=regfile[3][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25775_
.subckt AOI21X1 A=regfile[7][30] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25776_
.subckt AOI22X1 A=$abc$48160$new_n25773_ B=$abc$48160$new_n25774_ C=$abc$48160$new_n25775_ D=$abc$48160$new_n25776_ Y=$abc$48160$new_n25777_
.subckt NAND2X1 A=regfile[0][30] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25778_
.subckt AOI21X1 A=regfile[4][30] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25779_
.subckt NAND2X1 A=regfile[5][30] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25780_
.subckt AOI21X1 A=regfile[1][30] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25781_
.subckt AOI22X1 A=$abc$48160$new_n25778_ B=$abc$48160$new_n25779_ C=$abc$48160$new_n25780_ D=$abc$48160$new_n25781_ Y=$abc$48160$new_n25782_
.subckt MUX2X1 A=$abc$48160$new_n25777_ B=$abc$48160$new_n25782_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25783_
.subckt MUX2X1 A=$abc$48160$new_n25772_ B=$abc$48160$new_n25783_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25784_
.subckt MUX2X1 A=$abc$48160$new_n25761_ B=$abc$48160$new_n25784_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25785_
.subckt MUX2X1 A=$abc$48160$new_n25742_ B=$abc$48160$new_n25785_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[30]
.subckt MUX2X1 A=regfile[21][31] B=regfile[17][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25787_
.subckt MUX2X1 A=regfile[20][31] B=regfile[16][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25788_
.subckt MUX2X1 A=$abc$48160$new_n25787_ B=$abc$48160$new_n25788_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25789_
.subckt MUX2X1 A=regfile[29][31] B=regfile[25][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25790_
.subckt MUX2X1 A=regfile[28][31] B=regfile[24][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25791_
.subckt MUX2X1 A=$abc$48160$new_n25790_ B=$abc$48160$new_n25791_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25792_
.subckt AOI21X1 A=$abc$48160$new_n10456_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25793_
.subckt OAI21X1 A=regfile[27][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25793_ Y=$abc$48160$new_n25794_
.subckt MUX2X1 A=$abc$48160$new_n10451_ B=$abc$48160$new_n10455_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25795_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25795_ Y=$abc$48160$new_n25796_
.subckt AOI21X1 A=$abc$48160$new_n10448_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25797_
.subckt OAI21X1 A=regfile[18][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25797_ Y=$abc$48160$new_n25798_
.subckt AOI21X1 A=$abc$48160$new_n10449_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25799_
.subckt OAI21X1 A=regfile[19][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25799_ Y=$abc$48160$new_n25800_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25794_ C=$abc$48160$new_n25796_ Y=$abc$48160$new_n25801_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25798_ C=$abc$48160$new_n25800_ Y=$abc$48160$new_n25802_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25801_ C=$abc$48160$new_n25802_ Y=$abc$48160$new_n25803_
.subckt MUX2X1 A=$abc$48160$new_n25789_ B=$abc$48160$new_n25792_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25804_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25804_ Y=$abc$48160$new_n25805_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25803_ C=$abc$48160$new_n25805_ Y=$abc$48160$new_n25806_
.subckt MUX2X1 A=regfile[13][31] B=regfile[9][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25807_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25807_ Y=$abc$48160$new_n25808_
.subckt MUX2X1 A=regfile[12][31] B=regfile[8][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25809_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25809_ Y=$abc$48160$new_n25810_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25808_ C=$abc$48160$new_n25810_ Y=$abc$48160$new_n25811_
.subckt MUX2X1 A=regfile[4][31] B=regfile[0][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25812_
.subckt MUX2X1 A=regfile[5][31] B=regfile[1][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25813_
.subckt MUX2X1 A=$abc$48160$new_n25812_ B=$abc$48160$new_n25813_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25814_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25814_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25815_
.subckt MUX2X1 A=$abc$48160$new_n10439_ B=$abc$48160$new_n10443_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25816_
.subckt MUX2X1 A=regfile[15][31] B=regfile[11][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25817_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25817_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25818_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25816_ C=$abc$48160$new_n25818_ Y=$abc$48160$new_n25819_
.subckt MUX2X1 A=regfile[6][31] B=regfile[2][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25820_
.subckt MUX2X1 A=regfile[7][31] B=regfile[3][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25821_
.subckt MUX2X1 A=$abc$48160$new_n25820_ B=$abc$48160$new_n25821_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25822_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25822_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25823_
.subckt AOI22X1 A=$abc$48160$new_n25811_ B=$abc$48160$new_n25815_ C=$abc$48160$new_n25819_ D=$abc$48160$new_n25823_ Y=$abc$48160$new_n25824_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25824_ C=$abc$48160$new_n25806_ Y=$abc$48160$new_n25825_
.subckt AOI21X1 A=regfile[55][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25826_
.subckt OAI21X1 A=$abc$48160$new_n10475_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25826_ Y=$abc$48160$new_n25827_
.subckt AOI21X1 A=regfile[54][31] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25828_
.subckt OAI21X1 A=$abc$48160$new_n10474_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25828_ Y=$abc$48160$new_n25829_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25827_ C=$abc$48160$new_n25829_ Y=$abc$48160$new_n25830_
.subckt AOI21X1 A=$abc$48160$new_n10477_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25831_
.subckt OAI21X1 A=regfile[49][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25831_ Y=$abc$48160$new_n25832_
.subckt MUX2X1 A=regfile[52][31] B=regfile[48][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25833_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25833_ C=$abc$48160$new_n25832_ Y=$abc$48160$new_n25834_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25834_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25835_
.subckt NAND2X1 A=$abc$48160$new_n10482_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25836_
.subckt AOI21X1 A=$abc$48160$new_n10486_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25837_
.subckt MUX2X1 A=$abc$48160$new_n10481_ B=$abc$48160$new_n10485_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25838_
.subckt AOI22X1 A=$abc$48160$new_n25836_ B=$abc$48160$new_n25837_ C=$abc$48160$new_n25838_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n25839_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25839_ Y=$abc$48160$new_n25840_
.subckt AOI21X1 A=$abc$48160$new_n10484_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25841_
.subckt OAI21X1 A=regfile[57][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25841_ Y=$abc$48160$new_n25842_
.subckt MUX2X1 A=regfile[60][31] B=regfile[56][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25843_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25843_ C=$abc$48160$new_n25842_ Y=$abc$48160$new_n25844_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25844_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n25845_
.subckt AOI22X1 A=$abc$48160$new_n25830_ B=$abc$48160$new_n25835_ C=$abc$48160$new_n25840_ D=$abc$48160$new_n25845_ Y=$abc$48160$new_n25846_
.subckt OAI21X1 A=regfile[34][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25847_
.subckt AOI21X1 A=$abc$48160$new_n10463_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25847_ Y=$abc$48160$new_n25848_
.subckt OAI21X1 A=regfile[35][31] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25849_
.subckt AOI21X1 A=$abc$48160$new_n10464_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25849_ Y=$abc$48160$new_n25850_
.subckt OR2X1 A=$abc$48160$new_n25848_ B=$abc$48160$new_n25850_ Y=$abc$48160$new_n25851_
.subckt MUX2X1 A=regfile[36][31] B=regfile[32][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25852_
.subckt AOI21X1 A=$abc$48160$new_n10462_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25853_
.subckt OAI21X1 A=regfile[33][31] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25853_ Y=$abc$48160$new_n25854_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25852_ C=$abc$48160$new_n25854_ Y=$abc$48160$new_n25855_
.subckt MUX2X1 A=regfile[47][31] B=regfile[43][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25856_
.subckt MUX2X1 A=regfile[46][31] B=regfile[42][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25857_
.subckt MUX2X1 A=$abc$48160$new_n25856_ B=$abc$48160$new_n25857_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25858_
.subckt MUX2X1 A=regfile[45][31] B=regfile[41][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25859_
.subckt MUX2X1 A=regfile[44][31] B=regfile[40][31] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25860_
.subckt MUX2X1 A=$abc$48160$new_n25859_ B=$abc$48160$new_n25860_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25861_
.subckt MUX2X1 A=$abc$48160$new_n25851_ B=$abc$48160$new_n25855_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25862_
.subckt MUX2X1 A=$abc$48160$new_n25858_ B=$abc$48160$new_n25861_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25863_
.subckt MUX2X1 A=$abc$48160$new_n25862_ B=$abc$48160$new_n25863_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25864_
.subckt MUX2X1 A=$abc$48160$new_n25846_ B=$abc$48160$new_n25864_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n25865_
.subckt MUX2X1 A=$abc$48160$new_n25825_ B=$abc$48160$new_n25865_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[31]
.subckt MUX2X1 A=$abc$48160$new_n10530_ B=$abc$48160$new_n10534_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25867_
.subckt MUX2X1 A=regfile[55][32] B=regfile[51][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25868_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25868_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25869_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25867_ C=$abc$48160$new_n25869_ Y=$abc$48160$new_n25870_
.subckt MUX2X1 A=$abc$48160$new_n10528_ B=$abc$48160$new_n10532_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25871_
.subckt MUX2X1 A=regfile[53][32] B=regfile[49][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25872_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25872_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25873_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25871_ C=$abc$48160$new_n25873_ Y=$abc$48160$new_n25874_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25870_ C=$abc$48160$new_n25874_ Y=$abc$48160$new_n25875_
.subckt MUX2X1 A=$abc$48160$new_n10537_ B=$abc$48160$new_n10541_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25876_
.subckt MUX2X1 A=regfile[63][32] B=regfile[59][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25877_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25877_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25878_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25876_ C=$abc$48160$new_n25878_ Y=$abc$48160$new_n25879_
.subckt MUX2X1 A=regfile[61][32] B=regfile[57][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25880_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25880_ Y=$abc$48160$new_n25881_
.subckt MUX2X1 A=regfile[60][32] B=regfile[56][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25882_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25882_ Y=$abc$48160$new_n25883_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25881_ C=$abc$48160$new_n25883_ Y=$abc$48160$new_n25884_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25879_ C=$abc$48160$new_n25884_ Y=$abc$48160$new_n25885_
.subckt NAND2X1 A=$abc$48160$new_n25875_ B=$abc$48160$new_n25885_ Y=$abc$48160$new_n25886_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25886_ Y=$abc$48160$new_n25887_
.subckt MUX2X1 A=regfile[36][32] B=regfile[32][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25888_
.subckt AOI21X1 A=$abc$48160$new_n10518_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25889_
.subckt OAI21X1 A=regfile[33][32] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25889_ Y=$abc$48160$new_n25890_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25888_ C=$abc$48160$new_n25890_ Y=$abc$48160$new_n25891_
.subckt MUX2X1 A=regfile[39][32] B=regfile[35][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25892_
.subckt MUX2X1 A=regfile[38][32] B=regfile[34][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25893_
.subckt MUX2X1 A=$abc$48160$new_n25892_ B=$abc$48160$new_n25893_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25894_
.subckt MUX2X1 A=regfile[44][32] B=regfile[40][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25895_
.subckt AOI21X1 A=$abc$48160$new_n10525_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25896_
.subckt OAI21X1 A=regfile[41][32] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25896_ Y=$abc$48160$new_n25897_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n25895_ C=$abc$48160$new_n25897_ Y=$abc$48160$new_n25898_
.subckt MUX2X1 A=regfile[47][32] B=regfile[43][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25899_
.subckt MUX2X1 A=regfile[46][32] B=regfile[42][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25900_
.subckt MUX2X1 A=$abc$48160$new_n25899_ B=$abc$48160$new_n25900_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25901_
.subckt MUX2X1 A=$abc$48160$new_n25891_ B=$abc$48160$new_n25898_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25902_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25902_ Y=$abc$48160$new_n25903_
.subckt MUX2X1 A=$abc$48160$new_n25894_ B=$abc$48160$new_n25901_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25904_
.subckt OAI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25904_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n25905_
.subckt OAI21X1 A=$abc$48160$new_n25903_ B=$abc$48160$new_n25905_ C=$abc$48160$new_n25887_ Y=$abc$48160$new_n25906_
.subckt OAI21X1 A=regfile[24][32] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25907_
.subckt AOI21X1 A=$abc$48160$new_n10509_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25907_ Y=$abc$48160$new_n25908_
.subckt OAI21X1 A=regfile[25][32] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25909_
.subckt AOI21X1 A=$abc$48160$new_n10510_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25909_ Y=$abc$48160$new_n25910_
.subckt OAI21X1 A=$abc$48160$new_n25908_ B=$abc$48160$new_n25910_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25911_
.subckt OAI21X1 A=regfile[26][32] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25912_
.subckt AOI21X1 A=$abc$48160$new_n10511_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25912_ Y=$abc$48160$new_n25913_
.subckt OAI21X1 A=regfile[27][32] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25914_
.subckt AOI21X1 A=$abc$48160$new_n10512_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n25914_ Y=$abc$48160$new_n25915_
.subckt OAI21X1 A=$abc$48160$new_n25913_ B=$abc$48160$new_n25915_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25916_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n25911_ C=$abc$48160$new_n25916_ Y=$abc$48160$new_n25917_
.subckt MUX2X1 A=regfile[20][32] B=regfile[16][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25918_
.subckt MUX2X1 A=regfile[21][32] B=regfile[17][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25919_
.subckt MUX2X1 A=$abc$48160$new_n25918_ B=$abc$48160$new_n25919_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25920_
.subckt NAND2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25920_ Y=$abc$48160$new_n25921_
.subckt MUX2X1 A=$abc$48160$new_n10504_ B=$abc$48160$new_n10505_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n25922_
.subckt MUX2X1 A=regfile[22][32] B=regfile[18][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25923_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25923_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n25924_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25922_ C=$abc$48160$new_n25924_ Y=$abc$48160$new_n25925_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n25921_ C=$abc$48160$new_n25925_ Y=$abc$48160$new_n25926_
.subckt MUX2X1 A=regfile[5][32] B=regfile[1][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25927_
.subckt MUX2X1 A=regfile[4][32] B=regfile[0][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25928_
.subckt MUX2X1 A=$abc$48160$new_n25927_ B=$abc$48160$new_n25928_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25929_
.subckt MUX2X1 A=regfile[6][32] B=regfile[2][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25930_
.subckt MUX2X1 A=regfile[7][32] B=regfile[3][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25931_
.subckt MUX2X1 A=$abc$48160$new_n25930_ B=$abc$48160$new_n25931_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n25932_
.subckt MUX2X1 A=regfile[15][32] B=regfile[11][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25933_
.subckt MUX2X1 A=regfile[14][32] B=regfile[10][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25934_
.subckt MUX2X1 A=$abc$48160$new_n25933_ B=$abc$48160$new_n25934_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25935_
.subckt MUX2X1 A=regfile[13][32] B=regfile[9][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25936_
.subckt MUX2X1 A=regfile[12][32] B=regfile[8][32] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25937_
.subckt MUX2X1 A=$abc$48160$new_n25936_ B=$abc$48160$new_n25937_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25938_
.subckt MUX2X1 A=$abc$48160$new_n25929_ B=$abc$48160$new_n25932_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n25939_
.subckt MUX2X1 A=$abc$48160$new_n25935_ B=$abc$48160$new_n25938_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25940_
.subckt MUX2X1 A=$abc$48160$new_n25939_ B=$abc$48160$new_n25940_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n25941_
.subckt AND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n25926_ Y=$abc$48160$new_n25942_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n25941_ C=$abc$48160$new_n25942_ D=$abc$48160$new_n25917_ Y=$abc$48160$new_n25943_
.subckt MUX2X1 A=$abc$48160$new_n25906_ B=$abc$48160$new_n25943_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[32]
.subckt MUX2X1 A=regfile[29][33] B=regfile[28][33] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25945_
.subckt MUX2X1 A=regfile[25][33] B=regfile[24][33] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25946_
.subckt MUX2X1 A=$abc$48160$new_n25945_ B=$abc$48160$new_n25946_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25947_
.subckt NAND2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n25947_ Y=$abc$48160$new_n25948_
.subckt MUX2X1 A=regfile[31][33] B=regfile[30][33] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25949_
.subckt MUX2X1 A=regfile[27][33] B=regfile[26][33] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25950_
.subckt MUX2X1 A=$abc$48160$new_n25949_ B=$abc$48160$new_n25950_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25951_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n25951_ C=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25952_
.subckt NAND2X1 A=regfile[58][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25953_
.subckt AOI21X1 A=regfile[62][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25954_
.subckt NAND2X1 A=regfile[63][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25955_
.subckt AOI21X1 A=regfile[59][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25956_
.subckt AOI22X1 A=$abc$48160$new_n25953_ B=$abc$48160$new_n25954_ C=$abc$48160$new_n25955_ D=$abc$48160$new_n25956_ Y=$abc$48160$new_n25957_
.subckt NAND2X1 A=regfile[56][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25958_
.subckt AOI21X1 A=regfile[60][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25959_
.subckt NAND2X1 A=regfile[61][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25960_
.subckt AOI21X1 A=regfile[57][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25961_
.subckt AOI22X1 A=$abc$48160$new_n25958_ B=$abc$48160$new_n25959_ C=$abc$48160$new_n25960_ D=$abc$48160$new_n25961_ Y=$abc$48160$new_n25962_
.subckt MUX2X1 A=$abc$48160$new_n25957_ B=$abc$48160$new_n25962_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25963_
.subckt AOI22X1 A=$abc$48160$new_n25948_ B=$abc$48160$new_n25952_ C=$abc$48160$new_n25963_ D=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25964_
.subckt NAND2X1 A=regfile[50][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25965_
.subckt AOI21X1 A=regfile[54][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25966_
.subckt NAND2X1 A=regfile[51][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25967_
.subckt AOI21X1 A=regfile[55][33] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25968_
.subckt AOI22X1 A=$abc$48160$new_n25965_ B=$abc$48160$new_n25966_ C=$abc$48160$new_n25967_ D=$abc$48160$new_n25968_ Y=$abc$48160$new_n25969_
.subckt NAND2X1 A=regfile[48][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n25970_
.subckt AOI21X1 A=regfile[52][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25971_
.subckt NAND2X1 A=regfile[53][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25972_
.subckt AOI21X1 A=regfile[49][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25973_
.subckt AOI22X1 A=$abc$48160$new_n25970_ B=$abc$48160$new_n25971_ C=$abc$48160$new_n25972_ D=$abc$48160$new_n25973_ Y=$abc$48160$new_n25974_
.subckt MUX2X1 A=$abc$48160$new_n25969_ B=$abc$48160$new_n25974_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25975_
.subckt NAND2X1 A=regfile[19][33] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25976_
.subckt AOI21X1 A=regfile[18][33] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25977_
.subckt NAND2X1 A=regfile[23][33] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25978_
.subckt AOI21X1 A=regfile[22][33] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25979_
.subckt AOI22X1 A=$abc$48160$new_n25976_ B=$abc$48160$new_n25977_ C=$abc$48160$new_n25978_ D=$abc$48160$new_n25979_ Y=$abc$48160$new_n25980_
.subckt NAND2X1 A=regfile[17][33] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25981_
.subckt AOI21X1 A=regfile[16][33] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25982_
.subckt NAND2X1 A=regfile[21][33] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n25983_
.subckt AOI21X1 A=regfile[20][33] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25984_
.subckt AOI22X1 A=$abc$48160$new_n25981_ B=$abc$48160$new_n25982_ C=$abc$48160$new_n25983_ D=$abc$48160$new_n25984_ Y=$abc$48160$new_n25985_
.subckt MUX2X1 A=$abc$48160$new_n25980_ B=$abc$48160$new_n25985_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n25986_
.subckt MUX2X1 A=$abc$48160$new_n25975_ B=$abc$48160$new_n25986_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25987_
.subckt MUX2X1 A=$abc$48160$new_n25964_ B=$abc$48160$new_n25987_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n25988_
.subckt AOI21X1 A=regfile[14][33] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25989_
.subckt OAI21X1 A=$abc$48160$new_n10554_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n25989_ Y=$abc$48160$new_n25990_
.subckt AOI21X1 A=regfile[10][33] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25991_
.subckt OAI21X1 A=$abc$48160$new_n10551_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n25991_ Y=$abc$48160$new_n25992_
.subckt NAND3X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n25990_ C=$abc$48160$new_n25992_ Y=$abc$48160$new_n25993_
.subckt AOI21X1 A=regfile[15][33] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n25994_
.subckt OAI21X1 A=$abc$48160$new_n10555_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n25994_ Y=$abc$48160$new_n25995_
.subckt NAND2X1 A=regfile[9][33] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n25996_
.subckt AOI21X1 A=regfile[11][33] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n25997_
.subckt AOI21X1 A=$abc$48160$new_n25996_ B=$abc$48160$new_n25997_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n25998_
.subckt AOI21X1 A=$abc$48160$new_n25995_ B=$abc$48160$new_n25998_ C=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n25999_
.subckt NAND2X1 A=regfile[42][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26000_
.subckt AOI21X1 A=regfile[46][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26001_
.subckt NAND2X1 A=regfile[47][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26002_
.subckt AOI21X1 A=regfile[43][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26003_
.subckt AOI22X1 A=$abc$48160$new_n26000_ B=$abc$48160$new_n26001_ C=$abc$48160$new_n26002_ D=$abc$48160$new_n26003_ Y=$abc$48160$new_n26004_
.subckt NAND2X1 A=regfile[40][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26005_
.subckt AOI21X1 A=regfile[44][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26006_
.subckt NAND2X1 A=regfile[45][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26007_
.subckt AOI21X1 A=regfile[41][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26008_
.subckt AOI22X1 A=$abc$48160$new_n26005_ B=$abc$48160$new_n26006_ C=$abc$48160$new_n26007_ D=$abc$48160$new_n26008_ Y=$abc$48160$new_n26009_
.subckt MUX2X1 A=$abc$48160$new_n26004_ B=$abc$48160$new_n26009_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26010_
.subckt AOI22X1 A=$abc$48160$new_n25993_ B=$abc$48160$new_n25999_ C=$abc$48160$new_n26010_ D=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26011_
.subckt NAND2X1 A=regfile[34][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26012_
.subckt AOI21X1 A=regfile[38][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26013_
.subckt NAND2X1 A=regfile[35][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26014_
.subckt AOI21X1 A=regfile[39][33] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26015_
.subckt AOI22X1 A=$abc$48160$new_n26012_ B=$abc$48160$new_n26013_ C=$abc$48160$new_n26014_ D=$abc$48160$new_n26015_ Y=$abc$48160$new_n26016_
.subckt NAND2X1 A=regfile[32][33] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26017_
.subckt AOI21X1 A=regfile[36][33] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26018_
.subckt NAND2X1 A=regfile[37][33] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26019_
.subckt AOI21X1 A=regfile[33][33] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26020_
.subckt AOI22X1 A=$abc$48160$new_n26017_ B=$abc$48160$new_n26018_ C=$abc$48160$new_n26019_ D=$abc$48160$new_n26020_ Y=$abc$48160$new_n26021_
.subckt MUX2X1 A=$abc$48160$new_n26016_ B=$abc$48160$new_n26021_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26022_
.subckt AOI21X1 A=regfile[7][33] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n26023_
.subckt OAI21X1 A=$abc$48160$new_n10548_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n26023_ Y=$abc$48160$new_n26024_
.subckt AOI21X1 A=regfile[3][33] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26025_
.subckt OAI21X1 A=$abc$48160$new_n10544_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n26025_ Y=$abc$48160$new_n26026_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26024_ C=$abc$48160$new_n26026_ Y=$abc$48160$new_n26027_
.subckt AOI21X1 A=regfile[6][33] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n26028_
.subckt OAI21X1 A=$abc$48160$new_n10547_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n26028_ Y=$abc$48160$new_n26029_
.subckt NAND2X1 A=regfile[0][33] B=$abc$48160$new_n12369_ Y=$abc$48160$new_n26030_
.subckt AOI21X1 A=regfile[2][33] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26031_
.subckt AOI21X1 A=$abc$48160$new_n26030_ B=$abc$48160$new_n26031_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26032_
.subckt AOI21X1 A=$abc$48160$new_n26029_ B=$abc$48160$new_n26032_ C=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26033_
.subckt AOI22X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n26022_ C=$abc$48160$new_n26027_ D=$abc$48160$new_n26033_ Y=$abc$48160$new_n26034_
.subckt MUX2X1 A=$abc$48160$new_n26011_ B=$abc$48160$new_n26034_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26035_
.subckt MUX2X1 A=$abc$48160$new_n25988_ B=$abc$48160$new_n26035_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[33]
.subckt AOI21X1 A=$abc$48160$new_n10619_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26037_
.subckt OAI21X1 A=regfile[18][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26037_ Y=$abc$48160$new_n26038_
.subckt AOI21X1 A=$abc$48160$new_n10620_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26039_
.subckt OAI21X1 A=regfile[19][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26039_ Y=$abc$48160$new_n26040_
.subckt AOI21X1 A=$abc$48160$new_n10618_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26041_
.subckt OAI21X1 A=regfile[17][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26041_ Y=$abc$48160$new_n26042_
.subckt MUX2X1 A=regfile[20][34] B=regfile[16][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26043_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26043_ Y=$abc$48160$new_n26044_
.subckt AOI21X1 A=$abc$48160$new_n10627_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26045_
.subckt OAI21X1 A=regfile[27][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26045_ Y=$abc$48160$new_n26046_
.subckt MUX2X1 A=$abc$48160$new_n10622_ B=$abc$48160$new_n10626_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26047_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26047_ Y=$abc$48160$new_n26048_
.subckt AOI21X1 A=$abc$48160$new_n10625_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26049_
.subckt OAI21X1 A=regfile[25][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26049_ Y=$abc$48160$new_n26050_
.subckt MUX2X1 A=$abc$48160$new_n10621_ B=$abc$48160$new_n10624_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26051_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26051_ Y=$abc$48160$new_n26052_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26046_ C=$abc$48160$new_n26048_ Y=$abc$48160$new_n26053_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26050_ C=$abc$48160$new_n26052_ Y=$abc$48160$new_n26054_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26053_ C=$abc$48160$new_n26054_ Y=$abc$48160$new_n26055_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26038_ C=$abc$48160$new_n26040_ Y=$abc$48160$new_n26056_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26042_ C=$abc$48160$new_n26044_ Y=$abc$48160$new_n26057_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26056_ C=$abc$48160$new_n26057_ Y=$abc$48160$new_n26058_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26055_ C=$abc$48160$new_n26058_ Y=$abc$48160$new_n26059_
.subckt MUX2X1 A=regfile[6][34] B=regfile[2][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26060_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26060_ Y=$abc$48160$new_n26061_
.subckt MUX2X1 A=regfile[7][34] B=regfile[3][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26062_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26062_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26063_
.subckt MUX2X1 A=regfile[4][34] B=regfile[0][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26064_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26064_ Y=$abc$48160$new_n26065_
.subckt MUX2X1 A=regfile[5][34] B=regfile[1][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26066_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26066_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26067_
.subckt AOI21X1 A=$abc$48160$new_n10614_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26068_
.subckt OAI21X1 A=regfile[11][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26068_ Y=$abc$48160$new_n26069_
.subckt MUX2X1 A=regfile[14][34] B=regfile[10][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26070_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26070_ C=$abc$48160$new_n26069_ Y=$abc$48160$new_n26071_
.subckt AOI21X1 A=$abc$48160$new_n10612_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26072_
.subckt OAI21X1 A=regfile[9][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26072_ Y=$abc$48160$new_n26073_
.subckt MUX2X1 A=regfile[12][34] B=regfile[8][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26074_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26074_ C=$abc$48160$new_n26073_ Y=$abc$48160$new_n26075_
.subckt AOI22X1 A=$abc$48160$new_n26061_ B=$abc$48160$new_n26063_ C=$abc$48160$new_n26065_ D=$abc$48160$new_n26067_ Y=$abc$48160$new_n26076_
.subckt MUX2X1 A=$abc$48160$new_n26071_ B=$abc$48160$new_n26075_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26077_
.subckt MUX2X1 A=$abc$48160$new_n26076_ B=$abc$48160$new_n26077_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26078_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26078_ C=$abc$48160$new_n26059_ Y=$abc$48160$new_n26079_
.subckt AOI21X1 A=$abc$48160$new_n10655_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26080_
.subckt OAI21X1 A=regfile[57][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26080_ Y=$abc$48160$new_n26081_
.subckt MUX2X1 A=regfile[60][34] B=regfile[56][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26082_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26082_ C=$abc$48160$new_n26081_ Y=$abc$48160$new_n26083_
.subckt AOI21X1 A=regfile[49][34] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26084_
.subckt OAI21X1 A=$abc$48160$new_n10648_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26084_ Y=$abc$48160$new_n26085_
.subckt NAND2X1 A=regfile[52][34] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26086_
.subckt AOI21X1 A=regfile[48][34] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26087_
.subckt AOI21X1 A=$abc$48160$new_n26086_ B=$abc$48160$new_n26087_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26088_
.subckt AOI21X1 A=regfile[59][34] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26089_
.subckt OAI21X1 A=$abc$48160$new_n10657_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26089_ Y=$abc$48160$new_n26090_
.subckt AOI21X1 A=regfile[62][34] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26091_
.subckt OAI21X1 A=$abc$48160$new_n10652_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26091_ Y=$abc$48160$new_n26092_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26090_ C=$abc$48160$new_n26092_ Y=$abc$48160$new_n26093_
.subckt OAI21X1 A=regfile[50][34] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26094_
.subckt AOI21X1 A=$abc$48160$new_n10649_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26094_ Y=$abc$48160$new_n26095_
.subckt OAI21X1 A=regfile[51][34] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26096_
.subckt AOI21X1 A=$abc$48160$new_n10650_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26096_ Y=$abc$48160$new_n26097_
.subckt OAI21X1 A=$abc$48160$new_n26095_ B=$abc$48160$new_n26097_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26098_
.subckt AOI21X1 A=$abc$48160$new_n26093_ B=$abc$48160$new_n26098_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26099_
.subckt AOI22X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26083_ C=$abc$48160$new_n26085_ D=$abc$48160$new_n26088_ Y=$abc$48160$new_n26100_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26100_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26101_
.subckt NOR2X1 A=regfile[41][34] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26102_
.subckt OAI21X1 A=regfile[45][34] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26103_
.subckt MUX2X1 A=regfile[44][34] B=regfile[40][34] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26104_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26104_ Y=$abc$48160$new_n26105_
.subckt OAI21X1 A=$abc$48160$new_n26102_ B=$abc$48160$new_n26103_ C=$abc$48160$new_n26105_ Y=$abc$48160$new_n26106_
.subckt AOI21X1 A=regfile[33][34] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26107_
.subckt OAI21X1 A=$abc$48160$new_n10633_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26107_ Y=$abc$48160$new_n26108_
.subckt NAND2X1 A=regfile[32][34] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26109_
.subckt AOI21X1 A=regfile[36][34] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26110_
.subckt AOI21X1 A=$abc$48160$new_n26109_ B=$abc$48160$new_n26110_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26111_
.subckt MUX2X1 A=regfile[39][34] B=regfile[38][34] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26112_
.subckt MUX2X1 A=regfile[35][34] B=regfile[34][34] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26113_
.subckt MUX2X1 A=$abc$48160$new_n26112_ B=$abc$48160$new_n26113_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26114_
.subckt MUX2X1 A=regfile[47][34] B=regfile[46][34] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26115_
.subckt MUX2X1 A=regfile[43][34] B=regfile[42][34] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26116_
.subckt MUX2X1 A=$abc$48160$new_n26115_ B=$abc$48160$new_n26116_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26117_
.subckt AOI22X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26106_ C=$abc$48160$new_n26108_ D=$abc$48160$new_n26111_ Y=$abc$48160$new_n26118_
.subckt MUX2X1 A=$abc$48160$new_n26114_ B=$abc$48160$new_n26117_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26119_
.subckt MUX2X1 A=$abc$48160$new_n26118_ B=$abc$48160$new_n26119_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26120_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26120_ Y=$abc$48160$new_n26121_
.subckt OAI21X1 A=$abc$48160$new_n26099_ B=$abc$48160$new_n26101_ C=$abc$48160$new_n26121_ Y=$abc$48160$new_n26122_
.subckt MUX2X1 A=$abc$48160$new_n26079_ B=$abc$48160$new_n26122_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[34]
.subckt AOI21X1 A=regfile[55][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26124_
.subckt OAI21X1 A=$abc$48160$new_n10702_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26124_ Y=$abc$48160$new_n26125_
.subckt AOI21X1 A=regfile[54][35] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26126_
.subckt OAI21X1 A=$abc$48160$new_n10701_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26126_ Y=$abc$48160$new_n26127_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26125_ C=$abc$48160$new_n26127_ Y=$abc$48160$new_n26128_
.subckt AOI21X1 A=$abc$48160$new_n10704_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26129_
.subckt OAI21X1 A=regfile[49][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26129_ Y=$abc$48160$new_n26130_
.subckt MUX2X1 A=regfile[52][35] B=regfile[48][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26131_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26131_ C=$abc$48160$new_n26130_ Y=$abc$48160$new_n26132_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26132_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26133_
.subckt NAND2X1 A=$abc$48160$new_n10709_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26134_
.subckt AOI21X1 A=$abc$48160$new_n10713_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26135_
.subckt MUX2X1 A=$abc$48160$new_n10708_ B=$abc$48160$new_n10712_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26136_
.subckt AOI22X1 A=$abc$48160$new_n26134_ B=$abc$48160$new_n26135_ C=$abc$48160$new_n26136_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n26137_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26137_ Y=$abc$48160$new_n26138_
.subckt AOI21X1 A=$abc$48160$new_n10711_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26139_
.subckt OAI21X1 A=regfile[57][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26139_ Y=$abc$48160$new_n26140_
.subckt MUX2X1 A=regfile[60][35] B=regfile[56][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26141_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26141_ C=$abc$48160$new_n26140_ Y=$abc$48160$new_n26142_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26142_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26143_
.subckt AOI22X1 A=$abc$48160$new_n26128_ B=$abc$48160$new_n26133_ C=$abc$48160$new_n26138_ D=$abc$48160$new_n26143_ Y=$abc$48160$new_n26144_
.subckt OAI21X1 A=regfile[34][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26145_
.subckt AOI21X1 A=$abc$48160$new_n10690_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26145_ Y=$abc$48160$new_n26146_
.subckt OAI21X1 A=regfile[35][35] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26147_
.subckt AOI21X1 A=$abc$48160$new_n10691_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26147_ Y=$abc$48160$new_n26148_
.subckt OR2X1 A=$abc$48160$new_n26146_ B=$abc$48160$new_n26148_ Y=$abc$48160$new_n26149_
.subckt MUX2X1 A=regfile[36][35] B=regfile[32][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26150_
.subckt AOI21X1 A=$abc$48160$new_n10689_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26151_
.subckt OAI21X1 A=regfile[33][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26151_ Y=$abc$48160$new_n26152_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26150_ C=$abc$48160$new_n26152_ Y=$abc$48160$new_n26153_
.subckt MUX2X1 A=regfile[47][35] B=regfile[43][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26154_
.subckt MUX2X1 A=regfile[46][35] B=regfile[42][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26155_
.subckt MUX2X1 A=$abc$48160$new_n26154_ B=$abc$48160$new_n26155_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26156_
.subckt MUX2X1 A=regfile[45][35] B=regfile[41][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26157_
.subckt MUX2X1 A=regfile[44][35] B=regfile[40][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26158_
.subckt MUX2X1 A=$abc$48160$new_n26157_ B=$abc$48160$new_n26158_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26159_
.subckt MUX2X1 A=$abc$48160$new_n26149_ B=$abc$48160$new_n26153_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26160_
.subckt MUX2X1 A=$abc$48160$new_n26156_ B=$abc$48160$new_n26159_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26161_
.subckt MUX2X1 A=$abc$48160$new_n26160_ B=$abc$48160$new_n26161_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26162_
.subckt MUX2X1 A=$abc$48160$new_n26144_ B=$abc$48160$new_n26162_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26163_
.subckt OAI21X1 A=regfile[24][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26164_
.subckt AOI21X1 A=$abc$48160$new_n10680_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26164_ Y=$abc$48160$new_n26165_
.subckt OAI21X1 A=regfile[25][35] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26166_
.subckt AOI21X1 A=$abc$48160$new_n10681_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26166_ Y=$abc$48160$new_n26167_
.subckt OAI21X1 A=$abc$48160$new_n26165_ B=$abc$48160$new_n26167_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26168_
.subckt OAI21X1 A=regfile[26][35] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26169_
.subckt AOI21X1 A=$abc$48160$new_n10682_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26169_ Y=$abc$48160$new_n26170_
.subckt OAI21X1 A=regfile[27][35] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26171_
.subckt AOI21X1 A=$abc$48160$new_n10683_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26171_ Y=$abc$48160$new_n26172_
.subckt OAI21X1 A=$abc$48160$new_n26170_ B=$abc$48160$new_n26172_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26173_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26168_ C=$abc$48160$new_n26173_ Y=$abc$48160$new_n26174_
.subckt OAI21X1 A=regfile[20][35] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26175_
.subckt AOI21X1 A=$abc$48160$new_n10673_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26175_ Y=$abc$48160$new_n26176_
.subckt OAI21X1 A=regfile[21][35] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26177_
.subckt AOI21X1 A=$abc$48160$new_n10674_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26177_ Y=$abc$48160$new_n26178_
.subckt OAI21X1 A=$abc$48160$new_n26176_ B=$abc$48160$new_n26178_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26179_
.subckt MUX2X1 A=$abc$48160$new_n10675_ B=$abc$48160$new_n10676_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26180_
.subckt MUX2X1 A=regfile[22][35] B=regfile[18][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26181_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26181_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26182_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26180_ C=$abc$48160$new_n26182_ Y=$abc$48160$new_n26183_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26179_ C=$abc$48160$new_n26183_ Y=$abc$48160$new_n26184_
.subckt MUX2X1 A=regfile[5][35] B=regfile[1][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26185_
.subckt MUX2X1 A=regfile[4][35] B=regfile[0][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26186_
.subckt MUX2X1 A=$abc$48160$new_n26185_ B=$abc$48160$new_n26186_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26187_
.subckt MUX2X1 A=regfile[6][35] B=regfile[2][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26188_
.subckt MUX2X1 A=regfile[7][35] B=regfile[3][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26189_
.subckt MUX2X1 A=$abc$48160$new_n26188_ B=$abc$48160$new_n26189_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26190_
.subckt MUX2X1 A=regfile[15][35] B=regfile[11][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26191_
.subckt MUX2X1 A=regfile[14][35] B=regfile[10][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26192_
.subckt MUX2X1 A=$abc$48160$new_n26191_ B=$abc$48160$new_n26192_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26193_
.subckt MUX2X1 A=regfile[13][35] B=regfile[9][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26194_
.subckt MUX2X1 A=regfile[12][35] B=regfile[8][35] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26195_
.subckt MUX2X1 A=$abc$48160$new_n26194_ B=$abc$48160$new_n26195_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26196_
.subckt MUX2X1 A=$abc$48160$new_n26187_ B=$abc$48160$new_n26190_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26197_
.subckt MUX2X1 A=$abc$48160$new_n26193_ B=$abc$48160$new_n26196_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26198_
.subckt MUX2X1 A=$abc$48160$new_n26197_ B=$abc$48160$new_n26198_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26199_
.subckt AND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26184_ Y=$abc$48160$new_n26200_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n26199_ C=$abc$48160$new_n26200_ D=$abc$48160$new_n26174_ Y=$abc$48160$new_n26201_
.subckt MUX2X1 A=$abc$48160$new_n26163_ B=$abc$48160$new_n26201_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[35]
.subckt AOI21X1 A=regfile[55][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26203_
.subckt OAI21X1 A=$abc$48160$new_n10758_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26203_ Y=$abc$48160$new_n26204_
.subckt AOI21X1 A=regfile[54][36] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26205_
.subckt OAI21X1 A=$abc$48160$new_n10757_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26205_ Y=$abc$48160$new_n26206_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26204_ C=$abc$48160$new_n26206_ Y=$abc$48160$new_n26207_
.subckt AOI21X1 A=$abc$48160$new_n10760_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26208_
.subckt OAI21X1 A=regfile[49][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26208_ Y=$abc$48160$new_n26209_
.subckt MUX2X1 A=regfile[52][36] B=regfile[48][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26210_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26210_ C=$abc$48160$new_n26209_ Y=$abc$48160$new_n26211_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26211_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26212_
.subckt NAND2X1 A=$abc$48160$new_n10765_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26213_
.subckt AOI21X1 A=$abc$48160$new_n10769_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26214_
.subckt MUX2X1 A=$abc$48160$new_n10764_ B=$abc$48160$new_n10768_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26215_
.subckt AOI22X1 A=$abc$48160$new_n26213_ B=$abc$48160$new_n26214_ C=$abc$48160$new_n26215_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n26216_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26216_ Y=$abc$48160$new_n26217_
.subckt AOI21X1 A=$abc$48160$new_n10767_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26218_
.subckt OAI21X1 A=regfile[57][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26218_ Y=$abc$48160$new_n26219_
.subckt MUX2X1 A=regfile[60][36] B=regfile[56][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26220_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26220_ C=$abc$48160$new_n26219_ Y=$abc$48160$new_n26221_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26221_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26222_
.subckt AOI22X1 A=$abc$48160$new_n26207_ B=$abc$48160$new_n26212_ C=$abc$48160$new_n26217_ D=$abc$48160$new_n26222_ Y=$abc$48160$new_n26223_
.subckt OAI21X1 A=regfile[34][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26224_
.subckt AOI21X1 A=$abc$48160$new_n10746_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26224_ Y=$abc$48160$new_n26225_
.subckt OAI21X1 A=regfile[35][36] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26226_
.subckt AOI21X1 A=$abc$48160$new_n10747_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26226_ Y=$abc$48160$new_n26227_
.subckt OR2X1 A=$abc$48160$new_n26225_ B=$abc$48160$new_n26227_ Y=$abc$48160$new_n26228_
.subckt MUX2X1 A=regfile[36][36] B=regfile[32][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26229_
.subckt AOI21X1 A=$abc$48160$new_n10745_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26230_
.subckt OAI21X1 A=regfile[33][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26230_ Y=$abc$48160$new_n26231_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26229_ C=$abc$48160$new_n26231_ Y=$abc$48160$new_n26232_
.subckt MUX2X1 A=regfile[47][36] B=regfile[43][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26233_
.subckt MUX2X1 A=regfile[46][36] B=regfile[42][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26234_
.subckt MUX2X1 A=$abc$48160$new_n26233_ B=$abc$48160$new_n26234_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26235_
.subckt MUX2X1 A=regfile[45][36] B=regfile[41][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26236_
.subckt MUX2X1 A=regfile[44][36] B=regfile[40][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26237_
.subckt MUX2X1 A=$abc$48160$new_n26236_ B=$abc$48160$new_n26237_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26238_
.subckt MUX2X1 A=$abc$48160$new_n26228_ B=$abc$48160$new_n26232_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26239_
.subckt MUX2X1 A=$abc$48160$new_n26235_ B=$abc$48160$new_n26238_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26240_
.subckt MUX2X1 A=$abc$48160$new_n26239_ B=$abc$48160$new_n26240_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26241_
.subckt MUX2X1 A=$abc$48160$new_n26223_ B=$abc$48160$new_n26241_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26242_
.subckt OAI21X1 A=regfile[24][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26243_
.subckt AOI21X1 A=$abc$48160$new_n10736_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26243_ Y=$abc$48160$new_n26244_
.subckt OAI21X1 A=regfile[25][36] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26245_
.subckt AOI21X1 A=$abc$48160$new_n10737_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26245_ Y=$abc$48160$new_n26246_
.subckt OAI21X1 A=$abc$48160$new_n26244_ B=$abc$48160$new_n26246_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26247_
.subckt OAI21X1 A=regfile[26][36] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26248_
.subckt AOI21X1 A=$abc$48160$new_n10738_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26248_ Y=$abc$48160$new_n26249_
.subckt OAI21X1 A=regfile[27][36] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26250_
.subckt AOI21X1 A=$abc$48160$new_n10739_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26250_ Y=$abc$48160$new_n26251_
.subckt OAI21X1 A=$abc$48160$new_n26249_ B=$abc$48160$new_n26251_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26252_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26247_ C=$abc$48160$new_n26252_ Y=$abc$48160$new_n26253_
.subckt OAI21X1 A=regfile[20][36] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26254_
.subckt AOI21X1 A=$abc$48160$new_n10729_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26254_ Y=$abc$48160$new_n26255_
.subckt OAI21X1 A=regfile[21][36] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26256_
.subckt AOI21X1 A=$abc$48160$new_n10730_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26256_ Y=$abc$48160$new_n26257_
.subckt OAI21X1 A=$abc$48160$new_n26255_ B=$abc$48160$new_n26257_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26258_
.subckt MUX2X1 A=$abc$48160$new_n10731_ B=$abc$48160$new_n10732_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26259_
.subckt MUX2X1 A=regfile[22][36] B=regfile[18][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26260_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26260_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26261_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26259_ C=$abc$48160$new_n26261_ Y=$abc$48160$new_n26262_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26258_ C=$abc$48160$new_n26262_ Y=$abc$48160$new_n26263_
.subckt MUX2X1 A=regfile[5][36] B=regfile[1][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26264_
.subckt MUX2X1 A=regfile[4][36] B=regfile[0][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26265_
.subckt MUX2X1 A=$abc$48160$new_n26264_ B=$abc$48160$new_n26265_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26266_
.subckt MUX2X1 A=regfile[6][36] B=regfile[2][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26267_
.subckt MUX2X1 A=regfile[7][36] B=regfile[3][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26268_
.subckt MUX2X1 A=$abc$48160$new_n26267_ B=$abc$48160$new_n26268_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26269_
.subckt MUX2X1 A=regfile[15][36] B=regfile[11][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26270_
.subckt MUX2X1 A=regfile[14][36] B=regfile[10][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26271_
.subckt MUX2X1 A=$abc$48160$new_n26270_ B=$abc$48160$new_n26271_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26272_
.subckt MUX2X1 A=regfile[13][36] B=regfile[9][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26273_
.subckt MUX2X1 A=regfile[12][36] B=regfile[8][36] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26274_
.subckt MUX2X1 A=$abc$48160$new_n26273_ B=$abc$48160$new_n26274_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26275_
.subckt MUX2X1 A=$abc$48160$new_n26266_ B=$abc$48160$new_n26269_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26276_
.subckt MUX2X1 A=$abc$48160$new_n26272_ B=$abc$48160$new_n26275_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26277_
.subckt MUX2X1 A=$abc$48160$new_n26276_ B=$abc$48160$new_n26277_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26278_
.subckt AND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26263_ Y=$abc$48160$new_n26279_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n26278_ C=$abc$48160$new_n26279_ D=$abc$48160$new_n26253_ Y=$abc$48160$new_n26280_
.subckt MUX2X1 A=$abc$48160$new_n26242_ B=$abc$48160$new_n26280_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[36]
.subckt AOI21X1 A=regfile[25][37] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26282_
.subckt OAI21X1 A=$abc$48160$new_n10794_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26282_ Y=$abc$48160$new_n26283_
.subckt AOI21X1 A=regfile[28][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26284_
.subckt OAI21X1 A=$abc$48160$new_n10790_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26284_ Y=$abc$48160$new_n26285_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26283_ C=$abc$48160$new_n26285_ Y=$abc$48160$new_n26286_
.subckt NAND2X1 A=regfile[21][37] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26287_
.subckt NAND2X1 A=regfile[17][37] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26288_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26287_ C=$abc$48160$new_n26288_ Y=$abc$48160$new_n26289_
.subckt AOI21X1 A=regfile[20][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26290_
.subckt OAI21X1 A=$abc$48160$new_n10785_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26290_ Y=$abc$48160$new_n26291_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26289_ C=$abc$48160$new_n26291_ Y=$abc$48160$new_n26292_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26286_ C=$abc$48160$new_n26292_ Y=$abc$48160$new_n26293_
.subckt AOI21X1 A=regfile[27][37] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26294_
.subckt OAI21X1 A=$abc$48160$new_n10796_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26294_ Y=$abc$48160$new_n26295_
.subckt AOI21X1 A=regfile[30][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26296_
.subckt OAI21X1 A=$abc$48160$new_n10791_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26296_ Y=$abc$48160$new_n26297_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26295_ C=$abc$48160$new_n26297_ Y=$abc$48160$new_n26298_
.subckt AOI21X1 A=regfile[23][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26299_
.subckt OAI21X1 A=$abc$48160$new_n10787_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26299_ Y=$abc$48160$new_n26300_
.subckt NAND2X1 A=regfile[18][37] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26301_
.subckt AOI21X1 A=regfile[22][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26302_
.subckt AOI21X1 A=$abc$48160$new_n26301_ B=$abc$48160$new_n26302_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26303_
.subckt NAND2X1 A=$abc$48160$new_n26300_ B=$abc$48160$new_n26303_ Y=$abc$48160$new_n26304_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26298_ C=$abc$48160$new_n26304_ Y=$abc$48160$new_n26305_
.subckt AOI21X1 A=$abc$48160$new_n26293_ B=$abc$48160$new_n26305_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n26306_
.subckt MUX2X1 A=regfile[13][37] B=regfile[9][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26307_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26307_ Y=$abc$48160$new_n26308_
.subckt MUX2X1 A=regfile[12][37] B=regfile[8][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26309_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26309_ Y=$abc$48160$new_n26310_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26308_ C=$abc$48160$new_n26310_ Y=$abc$48160$new_n26311_
.subckt MUX2X1 A=$abc$48160$new_n10770_ B=$abc$48160$new_n10774_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26312_
.subckt MUX2X1 A=regfile[5][37] B=regfile[1][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26313_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26313_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26314_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26312_ C=$abc$48160$new_n26314_ Y=$abc$48160$new_n26315_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26311_ C=$abc$48160$new_n26315_ Y=$abc$48160$new_n26316_
.subckt MUX2X1 A=$abc$48160$new_n10779_ B=$abc$48160$new_n10783_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26317_
.subckt MUX2X1 A=regfile[15][37] B=regfile[11][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26318_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26318_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26319_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26317_ C=$abc$48160$new_n26319_ Y=$abc$48160$new_n26320_
.subckt MUX2X1 A=$abc$48160$new_n10772_ B=$abc$48160$new_n10776_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26321_
.subckt MUX2X1 A=regfile[7][37] B=regfile[3][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26322_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26322_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26323_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26321_ C=$abc$48160$new_n26323_ Y=$abc$48160$new_n26324_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26320_ C=$abc$48160$new_n26324_ Y=$abc$48160$new_n26325_
.subckt AOI21X1 A=$abc$48160$new_n26316_ B=$abc$48160$new_n26325_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26326_
.subckt OR2X1 A=$abc$48160$new_n26306_ B=$abc$48160$new_n26326_ Y=$abc$48160$new_n26327_
.subckt AOI21X1 A=regfile[55][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26328_
.subckt OAI21X1 A=$abc$48160$new_n10815_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26328_ Y=$abc$48160$new_n26329_
.subckt AOI21X1 A=regfile[54][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26330_
.subckt OAI21X1 A=$abc$48160$new_n10814_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26330_ Y=$abc$48160$new_n26331_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26329_ C=$abc$48160$new_n26331_ Y=$abc$48160$new_n26332_
.subckt AOI21X1 A=$abc$48160$new_n10817_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26333_
.subckt OAI21X1 A=regfile[49][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26333_ Y=$abc$48160$new_n26334_
.subckt MUX2X1 A=regfile[52][37] B=regfile[48][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26335_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26335_ C=$abc$48160$new_n26334_ Y=$abc$48160$new_n26336_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26336_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26337_
.subckt AOI21X1 A=regfile[59][37] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26338_
.subckt OAI21X1 A=$abc$48160$new_n10826_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26338_ Y=$abc$48160$new_n26339_
.subckt AOI21X1 A=regfile[62][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26340_
.subckt OAI21X1 A=$abc$48160$new_n10821_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26340_ Y=$abc$48160$new_n26341_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26339_ C=$abc$48160$new_n26341_ Y=$abc$48160$new_n26342_
.subckt AOI21X1 A=$abc$48160$new_n10824_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26343_
.subckt OAI21X1 A=regfile[57][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26343_ Y=$abc$48160$new_n26344_
.subckt MUX2X1 A=regfile[60][37] B=regfile[56][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26345_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26345_ C=$abc$48160$new_n26344_ Y=$abc$48160$new_n26346_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26346_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26347_
.subckt AOI22X1 A=$abc$48160$new_n26332_ B=$abc$48160$new_n26337_ C=$abc$48160$new_n26342_ D=$abc$48160$new_n26347_ Y=$abc$48160$new_n26348_
.subckt AOI21X1 A=$abc$48160$new_n10803_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26349_
.subckt OAI21X1 A=regfile[34][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26349_ Y=$abc$48160$new_n26350_
.subckt AND2X1 A=$abc$48160$new_n10804_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26351_
.subckt OAI21X1 A=regfile[35][37] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26352_
.subckt OAI21X1 A=$abc$48160$new_n26351_ B=$abc$48160$new_n26352_ C=$abc$48160$new_n26350_ Y=$abc$48160$new_n26353_
.subckt AOI21X1 A=$abc$48160$new_n10802_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26354_
.subckt OAI21X1 A=regfile[33][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26354_ Y=$abc$48160$new_n26355_
.subckt MUX2X1 A=regfile[36][37] B=regfile[32][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26356_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26356_ C=$abc$48160$new_n26355_ Y=$abc$48160$new_n26357_
.subckt AOI21X1 A=$abc$48160$new_n10811_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26358_
.subckt OAI21X1 A=regfile[43][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26358_ Y=$abc$48160$new_n26359_
.subckt MUX2X1 A=regfile[46][37] B=regfile[42][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26360_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26360_ C=$abc$48160$new_n26359_ Y=$abc$48160$new_n26361_
.subckt AOI21X1 A=$abc$48160$new_n10809_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26362_
.subckt OAI21X1 A=regfile[41][37] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26362_ Y=$abc$48160$new_n26363_
.subckt MUX2X1 A=regfile[44][37] B=regfile[40][37] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26364_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26364_ C=$abc$48160$new_n26363_ Y=$abc$48160$new_n26365_
.subckt MUX2X1 A=$abc$48160$new_n26353_ B=$abc$48160$new_n26357_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26366_
.subckt MUX2X1 A=$abc$48160$new_n26361_ B=$abc$48160$new_n26365_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26367_
.subckt MUX2X1 A=$abc$48160$new_n26366_ B=$abc$48160$new_n26367_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26368_
.subckt MUX2X1 A=$abc$48160$new_n26348_ B=$abc$48160$new_n26368_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26369_
.subckt MUX2X1 A=$abc$48160$new_n26327_ B=$abc$48160$new_n26369_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[37]
.subckt AOI21X1 A=regfile[55][38] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26371_
.subckt OAI21X1 A=$abc$48160$new_n10871_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26371_ Y=$abc$48160$new_n26372_
.subckt AOI21X1 A=regfile[54][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26373_
.subckt OAI21X1 A=$abc$48160$new_n10870_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26373_ Y=$abc$48160$new_n26374_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26372_ C=$abc$48160$new_n26374_ Y=$abc$48160$new_n26375_
.subckt AOI21X1 A=$abc$48160$new_n10873_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26376_
.subckt OAI21X1 A=regfile[49][38] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26376_ Y=$abc$48160$new_n26377_
.subckt MUX2X1 A=regfile[52][38] B=regfile[48][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26378_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26378_ C=$abc$48160$new_n26377_ Y=$abc$48160$new_n26379_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26379_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26380_
.subckt AOI21X1 A=regfile[59][38] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26381_
.subckt OAI21X1 A=$abc$48160$new_n10882_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26381_ Y=$abc$48160$new_n26382_
.subckt AOI21X1 A=regfile[62][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26383_
.subckt OAI21X1 A=$abc$48160$new_n10877_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26383_ Y=$abc$48160$new_n26384_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26382_ C=$abc$48160$new_n26384_ Y=$abc$48160$new_n26385_
.subckt AOI21X1 A=$abc$48160$new_n10880_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26386_
.subckt OAI21X1 A=regfile[57][38] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26386_ Y=$abc$48160$new_n26387_
.subckt MUX2X1 A=regfile[60][38] B=regfile[56][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26388_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26388_ C=$abc$48160$new_n26387_ Y=$abc$48160$new_n26389_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26389_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26390_
.subckt AOI22X1 A=$abc$48160$new_n26375_ B=$abc$48160$new_n26380_ C=$abc$48160$new_n26385_ D=$abc$48160$new_n26390_ Y=$abc$48160$new_n26391_
.subckt NAND2X1 A=regfile[26][38] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26392_
.subckt AOI21X1 A=regfile[30][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26393_
.subckt NAND2X1 A=regfile[31][38] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26394_
.subckt AOI21X1 A=regfile[27][38] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26395_
.subckt AOI22X1 A=$abc$48160$new_n26392_ B=$abc$48160$new_n26393_ C=$abc$48160$new_n26394_ D=$abc$48160$new_n26395_ Y=$abc$48160$new_n26396_
.subckt NAND2X1 A=regfile[24][38] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26397_
.subckt AOI21X1 A=regfile[28][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26398_
.subckt NAND2X1 A=regfile[29][38] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26399_
.subckt AOI21X1 A=regfile[25][38] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26400_
.subckt AOI22X1 A=$abc$48160$new_n26397_ B=$abc$48160$new_n26398_ C=$abc$48160$new_n26399_ D=$abc$48160$new_n26400_ Y=$abc$48160$new_n26401_
.subckt MUX2X1 A=$abc$48160$new_n26396_ B=$abc$48160$new_n26401_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26402_
.subckt MUX2X1 A=regfile[23][38] B=regfile[19][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26403_
.subckt MUX2X1 A=regfile[22][38] B=regfile[18][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26404_
.subckt MUX2X1 A=$abc$48160$new_n26403_ B=$abc$48160$new_n26404_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26405_
.subckt MUX2X1 A=regfile[21][38] B=regfile[17][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26406_
.subckt MUX2X1 A=regfile[20][38] B=regfile[16][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26407_
.subckt MUX2X1 A=$abc$48160$new_n26406_ B=$abc$48160$new_n26407_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26408_
.subckt MUX2X1 A=$abc$48160$new_n26405_ B=$abc$48160$new_n26408_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26409_
.subckt MUX2X1 A=$abc$48160$new_n26402_ B=$abc$48160$new_n26409_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26410_
.subckt MUX2X1 A=$abc$48160$new_n26391_ B=$abc$48160$new_n26410_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26411_
.subckt MUX2X1 A=regfile[38][38] B=regfile[34][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26412_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26412_ Y=$abc$48160$new_n26413_
.subckt MUX2X1 A=regfile[39][38] B=regfile[35][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26414_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26414_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26415_
.subckt MUX2X1 A=regfile[36][38] B=regfile[32][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26416_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26416_ Y=$abc$48160$new_n26417_
.subckt MUX2X1 A=regfile[37][38] B=regfile[33][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26418_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26418_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26419_
.subckt AOI21X1 A=$abc$48160$new_n10867_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26420_
.subckt OAI21X1 A=regfile[43][38] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26420_ Y=$abc$48160$new_n26421_
.subckt MUX2X1 A=regfile[46][38] B=regfile[42][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26422_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26422_ C=$abc$48160$new_n26421_ Y=$abc$48160$new_n26423_
.subckt AOI21X1 A=$abc$48160$new_n10865_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26424_
.subckt OAI21X1 A=regfile[41][38] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26424_ Y=$abc$48160$new_n26425_
.subckt MUX2X1 A=regfile[44][38] B=regfile[40][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26426_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26426_ C=$abc$48160$new_n26425_ Y=$abc$48160$new_n26427_
.subckt AOI22X1 A=$abc$48160$new_n26413_ B=$abc$48160$new_n26415_ C=$abc$48160$new_n26417_ D=$abc$48160$new_n26419_ Y=$abc$48160$new_n26428_
.subckt MUX2X1 A=$abc$48160$new_n26423_ B=$abc$48160$new_n26427_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26429_
.subckt MUX2X1 A=$abc$48160$new_n26428_ B=$abc$48160$new_n26429_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26430_
.subckt NAND2X1 A=regfile[8][38] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26431_
.subckt AOI21X1 A=regfile[12][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26432_
.subckt NAND2X1 A=regfile[13][38] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26433_
.subckt AOI21X1 A=regfile[9][38] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26434_
.subckt AOI22X1 A=$abc$48160$new_n26431_ B=$abc$48160$new_n26432_ C=$abc$48160$new_n26433_ D=$abc$48160$new_n26434_ Y=$abc$48160$new_n26435_
.subckt NAND2X1 A=regfile[10][38] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26436_
.subckt AOI21X1 A=regfile[14][38] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26437_
.subckt NAND2X1 A=regfile[15][38] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26438_
.subckt AOI21X1 A=regfile[11][38] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26439_
.subckt AOI22X1 A=$abc$48160$new_n26436_ B=$abc$48160$new_n26437_ C=$abc$48160$new_n26438_ D=$abc$48160$new_n26439_ Y=$abc$48160$new_n26440_
.subckt MUX2X1 A=$abc$48160$new_n26435_ B=$abc$48160$new_n26440_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26441_
.subckt MUX2X1 A=regfile[7][38] B=regfile[3][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26442_
.subckt MUX2X1 A=regfile[6][38] B=regfile[2][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26443_
.subckt MUX2X1 A=$abc$48160$new_n26442_ B=$abc$48160$new_n26443_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26444_
.subckt MUX2X1 A=regfile[5][38] B=regfile[1][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26445_
.subckt MUX2X1 A=regfile[4][38] B=regfile[0][38] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26446_
.subckt MUX2X1 A=$abc$48160$new_n26445_ B=$abc$48160$new_n26446_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26447_
.subckt MUX2X1 A=$abc$48160$new_n26444_ B=$abc$48160$new_n26447_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26448_
.subckt MUX2X1 A=$abc$48160$new_n26441_ B=$abc$48160$new_n26448_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26449_
.subckt MUX2X1 A=$abc$48160$new_n26430_ B=$abc$48160$new_n26449_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26450_
.subckt MUX2X1 A=$abc$48160$new_n26411_ B=$abc$48160$new_n26450_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[38]
.subckt MUX2X1 A=regfile[45][39] B=regfile[41][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26452_
.subckt MUX2X1 A=regfile[44][39] B=regfile[40][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26453_
.subckt MUX2X1 A=$abc$48160$new_n26452_ B=$abc$48160$new_n26453_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26454_
.subckt MUX2X1 A=regfile[47][39] B=regfile[43][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26455_
.subckt MUX2X1 A=regfile[46][39] B=regfile[42][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26456_
.subckt MUX2X1 A=$abc$48160$new_n26455_ B=$abc$48160$new_n26456_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26457_
.subckt AOI21X1 A=$abc$48160$new_n10938_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26458_
.subckt OAI21X1 A=regfile[59][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26458_ Y=$abc$48160$new_n26459_
.subckt MUX2X1 A=regfile[62][39] B=regfile[58][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26460_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26460_ C=$abc$48160$new_n26459_ Y=$abc$48160$new_n26461_
.subckt AOI21X1 A=$abc$48160$new_n10936_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26462_
.subckt OAI21X1 A=regfile[57][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26462_ Y=$abc$48160$new_n26463_
.subckt MUX2X1 A=regfile[60][39] B=regfile[56][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26464_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26464_ C=$abc$48160$new_n26463_ Y=$abc$48160$new_n26465_
.subckt MUX2X1 A=regfile[37][39] B=regfile[33][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26466_
.subckt MUX2X1 A=regfile[36][39] B=regfile[32][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26467_
.subckt MUX2X1 A=$abc$48160$new_n26466_ B=$abc$48160$new_n26467_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26468_
.subckt MUX2X1 A=regfile[38][39] B=regfile[34][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26469_
.subckt MUX2X1 A=regfile[39][39] B=regfile[35][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26470_
.subckt MUX2X1 A=$abc$48160$new_n26469_ B=$abc$48160$new_n26470_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26471_
.subckt AOI21X1 A=$abc$48160$new_n10930_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26472_
.subckt OAI21X1 A=regfile[50][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26472_ Y=$abc$48160$new_n26473_
.subckt AND2X1 A=$abc$48160$new_n10931_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26474_
.subckt OAI21X1 A=regfile[51][39] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26475_
.subckt OAI21X1 A=$abc$48160$new_n26474_ B=$abc$48160$new_n26475_ C=$abc$48160$new_n26473_ Y=$abc$48160$new_n26476_
.subckt AOI21X1 A=$abc$48160$new_n10929_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26477_
.subckt OAI21X1 A=regfile[49][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26477_ Y=$abc$48160$new_n26478_
.subckt MUX2X1 A=regfile[52][39] B=regfile[48][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26479_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26479_ C=$abc$48160$new_n26478_ Y=$abc$48160$new_n26480_
.subckt MUX2X1 A=$abc$48160$new_n26468_ B=$abc$48160$new_n26471_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26481_
.subckt MUX2X1 A=$abc$48160$new_n26454_ B=$abc$48160$new_n26457_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26482_
.subckt MUX2X1 A=$abc$48160$new_n26481_ B=$abc$48160$new_n26482_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26483_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26483_ Y=$abc$48160$new_n26484_
.subckt MUX2X1 A=$abc$48160$new_n26461_ B=$abc$48160$new_n26465_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26485_
.subckt NOR2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26485_ Y=$abc$48160$new_n26486_
.subckt MUX2X1 A=$abc$48160$new_n26476_ B=$abc$48160$new_n26480_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26487_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26487_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26488_
.subckt OAI21X1 A=$abc$48160$new_n26486_ B=$abc$48160$new_n26488_ C=$abc$48160$new_n26484_ Y=$abc$48160$new_n26489_
.subckt MUX2X1 A=regfile[23][39] B=regfile[19][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26490_
.subckt MUX2X1 A=regfile[22][39] B=regfile[18][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26491_
.subckt MUX2X1 A=$abc$48160$new_n26490_ B=$abc$48160$new_n26491_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26492_
.subckt MUX2X1 A=regfile[21][39] B=regfile[17][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26493_
.subckt MUX2X1 A=regfile[20][39] B=regfile[16][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26494_
.subckt MUX2X1 A=$abc$48160$new_n26493_ B=$abc$48160$new_n26494_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26495_
.subckt MUX2X1 A=$abc$48160$new_n26492_ B=$abc$48160$new_n26495_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26496_
.subckt AOI21X1 A=$abc$48160$new_n10888_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26497_
.subckt OAI21X1 A=regfile[1][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26497_ Y=$abc$48160$new_n26498_
.subckt MUX2X1 A=regfile[4][39] B=regfile[0][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26499_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26499_ C=$abc$48160$new_n26498_ Y=$abc$48160$new_n26500_
.subckt AOI21X1 A=$abc$48160$new_n10890_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26501_
.subckt OAI21X1 A=regfile[3][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26501_ Y=$abc$48160$new_n26502_
.subckt AOI21X1 A=$abc$48160$new_n10889_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26503_
.subckt OAI21X1 A=regfile[2][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26503_ Y=$abc$48160$new_n26504_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26502_ C=$abc$48160$new_n26504_ Y=$abc$48160$new_n26505_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26500_ C=$abc$48160$new_n26505_ Y=$abc$48160$new_n26506_
.subckt MUX2X1 A=regfile[12][39] B=regfile[8][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26507_
.subckt MUX2X1 A=regfile[13][39] B=regfile[9][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26508_
.subckt MUX2X1 A=$abc$48160$new_n26507_ B=$abc$48160$new_n26508_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26509_
.subckt MUX2X1 A=regfile[14][39] B=regfile[10][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26510_
.subckt MUX2X1 A=regfile[15][39] B=regfile[11][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26511_
.subckt MUX2X1 A=$abc$48160$new_n26510_ B=$abc$48160$new_n26511_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26512_
.subckt MUX2X1 A=$abc$48160$new_n26509_ B=$abc$48160$new_n26512_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26513_
.subckt MUX2X1 A=$abc$48160$new_n26506_ B=$abc$48160$new_n26513_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26514_
.subckt AOI21X1 A=$abc$48160$new_n10906_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26515_
.subckt OAI21X1 A=regfile[25][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26515_ Y=$abc$48160$new_n26516_
.subckt MUX2X1 A=regfile[28][39] B=regfile[24][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26517_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26517_ C=$abc$48160$new_n26516_ Y=$abc$48160$new_n26518_
.subckt AOI21X1 A=$abc$48160$new_n10908_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26519_
.subckt OAI21X1 A=regfile[27][39] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26519_ Y=$abc$48160$new_n26520_
.subckt MUX2X1 A=regfile[30][39] B=regfile[26][39] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26521_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26521_ C=$abc$48160$new_n26520_ Y=$abc$48160$new_n26522_
.subckt MUX2X1 A=$abc$48160$new_n26518_ B=$abc$48160$new_n26522_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26523_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26496_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26524_
.subckt INVX1 A=$abc$48160$new_n26524_ Y=$abc$48160$new_n26525_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26523_ C=$abc$48160$new_n26525_ Y=$abc$48160$new_n26526_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26514_ C=$abc$48160$new_n26526_ Y=$abc$48160$new_n26527_
.subckt MUX2X1 A=$abc$48160$new_n26489_ B=$abc$48160$new_n26527_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[39]
.subckt NAND2X1 A=regfile[58][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26529_
.subckt AOI21X1 A=regfile[62][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26530_
.subckt NAND2X1 A=regfile[63][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26531_
.subckt AOI21X1 A=regfile[59][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26532_
.subckt AOI22X1 A=$abc$48160$new_n26529_ B=$abc$48160$new_n26530_ C=$abc$48160$new_n26531_ D=$abc$48160$new_n26532_ Y=$abc$48160$new_n26533_
.subckt NAND2X1 A=regfile[56][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26534_
.subckt AOI21X1 A=regfile[60][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26535_
.subckt NAND2X1 A=regfile[61][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26536_
.subckt AOI21X1 A=regfile[57][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26537_
.subckt AOI22X1 A=$abc$48160$new_n26534_ B=$abc$48160$new_n26535_ C=$abc$48160$new_n26536_ D=$abc$48160$new_n26537_ Y=$abc$48160$new_n26538_
.subckt MUX2X1 A=$abc$48160$new_n26533_ B=$abc$48160$new_n26538_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26539_
.subckt NAND2X1 A=regfile[42][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26540_
.subckt AOI21X1 A=regfile[46][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26541_
.subckt NAND2X1 A=regfile[47][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26542_
.subckt AOI21X1 A=regfile[43][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26543_
.subckt AOI22X1 A=$abc$48160$new_n26540_ B=$abc$48160$new_n26541_ C=$abc$48160$new_n26542_ D=$abc$48160$new_n26543_ Y=$abc$48160$new_n26544_
.subckt NAND2X1 A=regfile[40][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26545_
.subckt AOI21X1 A=regfile[44][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26546_
.subckt NAND2X1 A=regfile[45][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26547_
.subckt AOI21X1 A=regfile[41][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26548_
.subckt AOI22X1 A=$abc$48160$new_n26545_ B=$abc$48160$new_n26546_ C=$abc$48160$new_n26547_ D=$abc$48160$new_n26548_ Y=$abc$48160$new_n26549_
.subckt MUX2X1 A=$abc$48160$new_n26544_ B=$abc$48160$new_n26549_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26550_
.subckt MUX2X1 A=$abc$48160$new_n26539_ B=$abc$48160$new_n26550_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26551_
.subckt NAND2X1 A=regfile[50][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26552_
.subckt AOI21X1 A=regfile[54][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26553_
.subckt NAND2X1 A=regfile[51][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26554_
.subckt AOI21X1 A=regfile[55][40] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26555_
.subckt AOI22X1 A=$abc$48160$new_n26552_ B=$abc$48160$new_n26553_ C=$abc$48160$new_n26554_ D=$abc$48160$new_n26555_ Y=$abc$48160$new_n26556_
.subckt NAND2X1 A=regfile[48][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26557_
.subckt AOI21X1 A=regfile[52][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26558_
.subckt NAND2X1 A=regfile[53][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26559_
.subckt AOI21X1 A=regfile[49][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26560_
.subckt AOI22X1 A=$abc$48160$new_n26557_ B=$abc$48160$new_n26558_ C=$abc$48160$new_n26559_ D=$abc$48160$new_n26560_ Y=$abc$48160$new_n26561_
.subckt MUX2X1 A=$abc$48160$new_n26556_ B=$abc$48160$new_n26561_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26562_
.subckt NAND2X1 A=regfile[34][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26563_
.subckt AOI21X1 A=regfile[38][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26564_
.subckt NAND2X1 A=regfile[35][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26565_
.subckt AOI21X1 A=regfile[39][40] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26566_
.subckt AOI22X1 A=$abc$48160$new_n26563_ B=$abc$48160$new_n26564_ C=$abc$48160$new_n26565_ D=$abc$48160$new_n26566_ Y=$abc$48160$new_n26567_
.subckt NAND2X1 A=regfile[32][40] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26568_
.subckt AOI21X1 A=regfile[36][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26569_
.subckt NAND2X1 A=regfile[37][40] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26570_
.subckt AOI21X1 A=regfile[33][40] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26571_
.subckt AOI22X1 A=$abc$48160$new_n26568_ B=$abc$48160$new_n26569_ C=$abc$48160$new_n26570_ D=$abc$48160$new_n26571_ Y=$abc$48160$new_n26572_
.subckt MUX2X1 A=$abc$48160$new_n26567_ B=$abc$48160$new_n26572_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26573_
.subckt MUX2X1 A=$abc$48160$new_n26562_ B=$abc$48160$new_n26573_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26574_
.subckt MUX2X1 A=$abc$48160$new_n26551_ B=$abc$48160$new_n26574_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26575_
.subckt MUX2X1 A=regfile[29][40] B=regfile[28][40] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26576_
.subckt MUX2X1 A=regfile[25][40] B=regfile[24][40] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26577_
.subckt MUX2X1 A=$abc$48160$new_n26576_ B=$abc$48160$new_n26577_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26578_
.subckt MUX2X1 A=regfile[30][40] B=regfile[26][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26579_
.subckt OAI21X1 A=regfile[27][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26580_
.subckt AOI21X1 A=$abc$48160$new_n10964_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26580_ Y=$abc$48160$new_n26581_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26579_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26582_
.subckt OR2X1 A=$abc$48160$new_n26581_ B=$abc$48160$new_n26582_ Y=$abc$48160$new_n26583_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26578_ C=$abc$48160$new_n26583_ Y=$abc$48160$new_n26584_
.subckt OAI21X1 A=regfile[9][40] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26585_
.subckt AOI21X1 A=$abc$48160$new_n10951_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26585_ Y=$abc$48160$new_n26586_
.subckt MUX2X1 A=regfile[12][40] B=regfile[8][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26587_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26587_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26588_
.subckt OR2X1 A=$abc$48160$new_n26586_ B=$abc$48160$new_n26588_ Y=$abc$48160$new_n26589_
.subckt MUX2X1 A=$abc$48160$new_n10948_ B=$abc$48160$new_n10952_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26590_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26590_ Y=$abc$48160$new_n26591_
.subckt AOI21X1 A=$abc$48160$new_n10953_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26592_
.subckt OAI21X1 A=regfile[11][40] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26592_ Y=$abc$48160$new_n26593_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26591_ C=$abc$48160$new_n26593_ Y=$abc$48160$new_n26594_
.subckt NAND3X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n26589_ C=$abc$48160$new_n26594_ Y=$abc$48160$new_n26595_
.subckt OAI21X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n26584_ C=$abc$48160$new_n26595_ Y=$abc$48160$new_n26596_
.subckt MUX2X1 A=regfile[21][40] B=regfile[17][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26597_
.subckt MUX2X1 A=regfile[20][40] B=regfile[16][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26598_
.subckt MUX2X1 A=$abc$48160$new_n26597_ B=$abc$48160$new_n26598_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26599_
.subckt MUX2X1 A=regfile[23][40] B=regfile[19][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26600_
.subckt MUX2X1 A=regfile[22][40] B=regfile[18][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26601_
.subckt MUX2X1 A=$abc$48160$new_n26600_ B=$abc$48160$new_n26601_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26602_
.subckt MUX2X1 A=$abc$48160$new_n26599_ B=$abc$48160$new_n26602_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26603_
.subckt MUX2X1 A=regfile[6][40] B=regfile[2][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26604_
.subckt MUX2X1 A=regfile[7][40] B=regfile[3][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26605_
.subckt MUX2X1 A=$abc$48160$new_n26604_ B=$abc$48160$new_n26605_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26606_
.subckt MUX2X1 A=regfile[5][40] B=regfile[1][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26607_
.subckt MUX2X1 A=regfile[4][40] B=regfile[0][40] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26608_
.subckt MUX2X1 A=$abc$48160$new_n26607_ B=$abc$48160$new_n26608_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26609_
.subckt MUX2X1 A=$abc$48160$new_n26606_ B=$abc$48160$new_n26609_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26610_
.subckt MUX2X1 A=$abc$48160$new_n26603_ B=$abc$48160$new_n26610_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26611_
.subckt MUX2X1 A=$abc$48160$new_n26596_ B=$abc$48160$new_n26611_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26612_
.subckt MUX2X1 A=$abc$48160$new_n26575_ B=$abc$48160$new_n26612_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[40]
.subckt AOI21X1 A=$abc$48160$new_n11035_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26614_
.subckt OAI21X1 A=regfile[43][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26614_ Y=$abc$48160$new_n26615_
.subckt MUX2X1 A=regfile[46][41] B=regfile[42][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26616_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26616_ C=$abc$48160$new_n26615_ Y=$abc$48160$new_n26617_
.subckt AOI21X1 A=$abc$48160$new_n11033_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26618_
.subckt OAI21X1 A=regfile[41][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26618_ Y=$abc$48160$new_n26619_
.subckt MUX2X1 A=regfile[44][41] B=regfile[40][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26620_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26620_ C=$abc$48160$new_n26619_ Y=$abc$48160$new_n26621_
.subckt AOI21X1 A=$abc$48160$new_n11050_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26622_
.subckt OAI21X1 A=regfile[59][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26622_ Y=$abc$48160$new_n26623_
.subckt MUX2X1 A=$abc$48160$new_n11045_ B=$abc$48160$new_n11049_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26624_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26624_ Y=$abc$48160$new_n26625_
.subckt AOI21X1 A=$abc$48160$new_n11048_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26626_
.subckt OAI21X1 A=regfile[57][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26626_ Y=$abc$48160$new_n26627_
.subckt MUX2X1 A=$abc$48160$new_n11044_ B=$abc$48160$new_n11047_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26628_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26628_ Y=$abc$48160$new_n26629_
.subckt MUX2X1 A=regfile[38][41] B=regfile[34][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26630_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26630_ Y=$abc$48160$new_n26631_
.subckt MUX2X1 A=regfile[39][41] B=regfile[35][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26632_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26632_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26633_
.subckt MUX2X1 A=regfile[36][41] B=regfile[32][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26634_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26634_ Y=$abc$48160$new_n26635_
.subckt MUX2X1 A=regfile[37][41] B=regfile[33][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26636_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26636_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26637_
.subckt AOI21X1 A=$abc$48160$new_n11042_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26638_
.subckt OAI21X1 A=regfile[50][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26638_ Y=$abc$48160$new_n26639_
.subckt AOI21X1 A=$abc$48160$new_n11043_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26640_
.subckt OAI21X1 A=regfile[51][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26640_ Y=$abc$48160$new_n26641_
.subckt AOI21X1 A=$abc$48160$new_n11041_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26642_
.subckt OAI21X1 A=regfile[49][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26642_ Y=$abc$48160$new_n26643_
.subckt MUX2X1 A=$abc$48160$new_n11036_ B=$abc$48160$new_n11040_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26644_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26644_ Y=$abc$48160$new_n26645_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26623_ C=$abc$48160$new_n26625_ Y=$abc$48160$new_n26646_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26627_ C=$abc$48160$new_n26629_ Y=$abc$48160$new_n26647_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26646_ C=$abc$48160$new_n26647_ Y=$abc$48160$new_n26648_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26639_ C=$abc$48160$new_n26641_ Y=$abc$48160$new_n26649_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26643_ C=$abc$48160$new_n26645_ Y=$abc$48160$new_n26650_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26649_ C=$abc$48160$new_n26650_ Y=$abc$48160$new_n26651_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26648_ C=$abc$48160$new_n26651_ Y=$abc$48160$new_n26652_
.subckt AOI22X1 A=$abc$48160$new_n26631_ B=$abc$48160$new_n26633_ C=$abc$48160$new_n26635_ D=$abc$48160$new_n26637_ Y=$abc$48160$new_n26653_
.subckt MUX2X1 A=$abc$48160$new_n26617_ B=$abc$48160$new_n26621_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26654_
.subckt MUX2X1 A=$abc$48160$new_n26653_ B=$abc$48160$new_n26654_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26655_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26655_ C=$abc$48160$new_n26652_ Y=$abc$48160$new_n26656_
.subckt MUX2X1 A=regfile[23][41] B=regfile[19][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26657_
.subckt MUX2X1 A=regfile[22][41] B=regfile[18][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26658_
.subckt MUX2X1 A=$abc$48160$new_n26657_ B=$abc$48160$new_n26658_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26659_
.subckt MUX2X1 A=regfile[21][41] B=regfile[17][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26660_
.subckt MUX2X1 A=regfile[20][41] B=regfile[16][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26661_
.subckt MUX2X1 A=$abc$48160$new_n26660_ B=$abc$48160$new_n26661_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26662_
.subckt MUX2X1 A=$abc$48160$new_n26659_ B=$abc$48160$new_n26662_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26663_
.subckt NAND2X1 A=$abc$48160$new_n10996_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26664_
.subckt AOI21X1 A=$abc$48160$new_n11000_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26665_
.subckt MUX2X1 A=regfile[4][41] B=regfile[0][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26666_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26666_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26667_
.subckt AOI21X1 A=$abc$48160$new_n26664_ B=$abc$48160$new_n26665_ C=$abc$48160$new_n26667_ Y=$abc$48160$new_n26668_
.subckt OAI21X1 A=regfile[3][41] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26669_
.subckt AOI21X1 A=$abc$48160$new_n11002_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26669_ Y=$abc$48160$new_n26670_
.subckt NAND2X1 A=$abc$48160$new_n10997_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26671_
.subckt AOI21X1 A=$abc$48160$new_n11001_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26672_
.subckt AOI21X1 A=$abc$48160$new_n26671_ B=$abc$48160$new_n26672_ C=$abc$48160$new_n26670_ Y=$abc$48160$new_n26673_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26673_ C=$abc$48160$new_n26668_ Y=$abc$48160$new_n26674_
.subckt MUX2X1 A=regfile[12][41] B=regfile[8][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26675_
.subckt MUX2X1 A=regfile[13][41] B=regfile[9][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26676_
.subckt MUX2X1 A=$abc$48160$new_n26675_ B=$abc$48160$new_n26676_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26677_
.subckt MUX2X1 A=regfile[14][41] B=regfile[10][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26678_
.subckt MUX2X1 A=regfile[15][41] B=regfile[11][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26679_
.subckt MUX2X1 A=$abc$48160$new_n26678_ B=$abc$48160$new_n26679_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26680_
.subckt MUX2X1 A=$abc$48160$new_n26677_ B=$abc$48160$new_n26680_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26681_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26674_ Y=$abc$48160$new_n26682_
.subckt OR2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26681_ Y=$abc$48160$new_n26683_
.subckt NAND3X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n26682_ C=$abc$48160$new_n26683_ Y=$abc$48160$new_n26684_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26663_ Y=$abc$48160$new_n26685_
.subckt AOI21X1 A=$abc$48160$new_n11018_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26686_
.subckt OAI21X1 A=regfile[25][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26686_ Y=$abc$48160$new_n26687_
.subckt MUX2X1 A=regfile[28][41] B=regfile[24][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26688_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26688_ C=$abc$48160$new_n26687_ Y=$abc$48160$new_n26689_
.subckt AOI21X1 A=$abc$48160$new_n11020_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26690_
.subckt OAI21X1 A=regfile[27][41] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26690_ Y=$abc$48160$new_n26691_
.subckt MUX2X1 A=regfile[30][41] B=regfile[26][41] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26692_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26692_ C=$abc$48160$new_n26691_ Y=$abc$48160$new_n26693_
.subckt MUX2X1 A=$abc$48160$new_n26689_ B=$abc$48160$new_n26693_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26694_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26694_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26695_
.subckt OAI21X1 A=$abc$48160$new_n26685_ B=$abc$48160$new_n26695_ C=$abc$48160$new_n26684_ Y=$abc$48160$new_n26696_
.subckt MUX2X1 A=$abc$48160$new_n26656_ B=$abc$48160$new_n26696_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[41]
.subckt AOI21X1 A=regfile[55][42] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26698_
.subckt OAI21X1 A=$abc$48160$new_n11095_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26698_ Y=$abc$48160$new_n26699_
.subckt AOI21X1 A=regfile[54][42] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26700_
.subckt OAI21X1 A=$abc$48160$new_n11094_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26700_ Y=$abc$48160$new_n26701_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26699_ C=$abc$48160$new_n26701_ Y=$abc$48160$new_n26702_
.subckt AOI21X1 A=$abc$48160$new_n11097_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26703_
.subckt OAI21X1 A=regfile[49][42] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26703_ Y=$abc$48160$new_n26704_
.subckt MUX2X1 A=regfile[52][42] B=regfile[48][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26705_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26705_ C=$abc$48160$new_n26704_ Y=$abc$48160$new_n26706_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26706_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26707_
.subckt AOI21X1 A=$abc$48160$new_n11106_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26708_
.subckt OAI21X1 A=regfile[59][42] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26708_ Y=$abc$48160$new_n26709_
.subckt MUX2X1 A=regfile[62][42] B=regfile[58][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26710_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26710_ C=$abc$48160$new_n26709_ Y=$abc$48160$new_n26711_
.subckt OR2X1 A=regfile[57][42] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26712_
.subckt AOI21X1 A=$abc$48160$new_n11104_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26713_
.subckt MUX2X1 A=$abc$48160$new_n11100_ B=$abc$48160$new_n11103_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26714_
.subckt AOI22X1 A=$abc$48160$new_n26712_ B=$abc$48160$new_n26713_ C=$abc$48160$new_n26714_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n26715_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26715_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26716_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26711_ C=$abc$48160$new_n26716_ Y=$abc$48160$new_n26717_
.subckt AOI21X1 A=$abc$48160$new_n26702_ B=$abc$48160$new_n26707_ C=$abc$48160$new_n26717_ Y=$abc$48160$new_n26718_
.subckt NAND2X1 A=regfile[26][42] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26719_
.subckt AOI21X1 A=regfile[30][42] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26720_
.subckt NAND2X1 A=regfile[31][42] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26721_
.subckt AOI21X1 A=regfile[27][42] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26722_
.subckt AOI22X1 A=$abc$48160$new_n26719_ B=$abc$48160$new_n26720_ C=$abc$48160$new_n26721_ D=$abc$48160$new_n26722_ Y=$abc$48160$new_n26723_
.subckt NAND2X1 A=regfile[24][42] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26724_
.subckt AOI21X1 A=regfile[28][42] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26725_
.subckt NAND2X1 A=regfile[29][42] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26726_
.subckt AOI21X1 A=regfile[25][42] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26727_
.subckt AOI22X1 A=$abc$48160$new_n26724_ B=$abc$48160$new_n26725_ C=$abc$48160$new_n26726_ D=$abc$48160$new_n26727_ Y=$abc$48160$new_n26728_
.subckt MUX2X1 A=$abc$48160$new_n26723_ B=$abc$48160$new_n26728_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26729_
.subckt MUX2X1 A=regfile[23][42] B=regfile[19][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26730_
.subckt MUX2X1 A=regfile[22][42] B=regfile[18][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26731_
.subckt MUX2X1 A=$abc$48160$new_n26730_ B=$abc$48160$new_n26731_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26732_
.subckt MUX2X1 A=regfile[21][42] B=regfile[17][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26733_
.subckt MUX2X1 A=regfile[20][42] B=regfile[16][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26734_
.subckt MUX2X1 A=$abc$48160$new_n26733_ B=$abc$48160$new_n26734_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26735_
.subckt MUX2X1 A=$abc$48160$new_n26732_ B=$abc$48160$new_n26735_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26736_
.subckt MUX2X1 A=$abc$48160$new_n26729_ B=$abc$48160$new_n26736_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26737_
.subckt MUX2X1 A=$abc$48160$new_n26718_ B=$abc$48160$new_n26737_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26738_
.subckt MUX2X1 A=regfile[37][42] B=regfile[33][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26739_
.subckt MUX2X1 A=regfile[36][42] B=regfile[32][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26740_
.subckt MUX2X1 A=$abc$48160$new_n26739_ B=$abc$48160$new_n26740_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26741_
.subckt MUX2X1 A=regfile[38][42] B=regfile[34][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26742_
.subckt MUX2X1 A=regfile[39][42] B=regfile[35][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26743_
.subckt MUX2X1 A=$abc$48160$new_n26742_ B=$abc$48160$new_n26743_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26744_
.subckt MUX2X1 A=regfile[45][42] B=regfile[41][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26745_
.subckt MUX2X1 A=regfile[44][42] B=regfile[40][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26746_
.subckt MUX2X1 A=$abc$48160$new_n26745_ B=$abc$48160$new_n26746_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26747_
.subckt MUX2X1 A=regfile[47][42] B=regfile[43][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26748_
.subckt MUX2X1 A=regfile[46][42] B=regfile[42][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26749_
.subckt MUX2X1 A=$abc$48160$new_n26748_ B=$abc$48160$new_n26749_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26750_
.subckt MUX2X1 A=$abc$48160$new_n26741_ B=$abc$48160$new_n26744_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26751_
.subckt MUX2X1 A=$abc$48160$new_n26747_ B=$abc$48160$new_n26750_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26752_
.subckt MUX2X1 A=$abc$48160$new_n26751_ B=$abc$48160$new_n26752_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26753_
.subckt NAND2X1 A=regfile[8][42] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26754_
.subckt AOI21X1 A=regfile[12][42] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26755_
.subckt NAND2X1 A=regfile[13][42] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26756_
.subckt AOI21X1 A=regfile[9][42] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26757_
.subckt AOI22X1 A=$abc$48160$new_n26754_ B=$abc$48160$new_n26755_ C=$abc$48160$new_n26756_ D=$abc$48160$new_n26757_ Y=$abc$48160$new_n26758_
.subckt NAND2X1 A=regfile[10][42] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26759_
.subckt AOI21X1 A=regfile[14][42] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26760_
.subckt NAND2X1 A=regfile[15][42] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26761_
.subckt AOI21X1 A=regfile[11][42] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26762_
.subckt AOI22X1 A=$abc$48160$new_n26759_ B=$abc$48160$new_n26760_ C=$abc$48160$new_n26761_ D=$abc$48160$new_n26762_ Y=$abc$48160$new_n26763_
.subckt MUX2X1 A=$abc$48160$new_n26758_ B=$abc$48160$new_n26763_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26764_
.subckt MUX2X1 A=regfile[7][42] B=regfile[3][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26765_
.subckt MUX2X1 A=regfile[6][42] B=regfile[2][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26766_
.subckt MUX2X1 A=$abc$48160$new_n26765_ B=$abc$48160$new_n26766_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26767_
.subckt MUX2X1 A=regfile[5][42] B=regfile[1][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26768_
.subckt MUX2X1 A=regfile[4][42] B=regfile[0][42] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26769_
.subckt MUX2X1 A=$abc$48160$new_n26768_ B=$abc$48160$new_n26769_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26770_
.subckt MUX2X1 A=$abc$48160$new_n26767_ B=$abc$48160$new_n26770_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26771_
.subckt MUX2X1 A=$abc$48160$new_n26764_ B=$abc$48160$new_n26771_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26772_
.subckt MUX2X1 A=$abc$48160$new_n26753_ B=$abc$48160$new_n26772_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26773_
.subckt MUX2X1 A=$abc$48160$new_n26738_ B=$abc$48160$new_n26773_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[42]
.subckt MUX2X1 A=regfile[21][43] B=regfile[17][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26775_
.subckt MUX2X1 A=regfile[20][43] B=regfile[16][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26776_
.subckt MUX2X1 A=$abc$48160$new_n26775_ B=$abc$48160$new_n26776_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26777_
.subckt MUX2X1 A=regfile[29][43] B=regfile[25][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26778_
.subckt MUX2X1 A=regfile[28][43] B=regfile[24][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26779_
.subckt MUX2X1 A=$abc$48160$new_n26778_ B=$abc$48160$new_n26779_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26780_
.subckt AOI21X1 A=$abc$48160$new_n11135_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26781_
.subckt OAI21X1 A=regfile[27][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26781_ Y=$abc$48160$new_n26782_
.subckt MUX2X1 A=$abc$48160$new_n11130_ B=$abc$48160$new_n11134_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26783_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26783_ Y=$abc$48160$new_n26784_
.subckt AOI21X1 A=$abc$48160$new_n11127_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26785_
.subckt OAI21X1 A=regfile[18][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26785_ Y=$abc$48160$new_n26786_
.subckt AOI21X1 A=$abc$48160$new_n11128_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26787_
.subckt OAI21X1 A=regfile[19][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26787_ Y=$abc$48160$new_n26788_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26782_ C=$abc$48160$new_n26784_ Y=$abc$48160$new_n26789_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26786_ C=$abc$48160$new_n26788_ Y=$abc$48160$new_n26790_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26789_ C=$abc$48160$new_n26790_ Y=$abc$48160$new_n26791_
.subckt MUX2X1 A=$abc$48160$new_n26777_ B=$abc$48160$new_n26780_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26792_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26792_ Y=$abc$48160$new_n26793_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26791_ C=$abc$48160$new_n26793_ Y=$abc$48160$new_n26794_
.subckt MUX2X1 A=regfile[13][43] B=regfile[9][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26795_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26795_ Y=$abc$48160$new_n26796_
.subckt MUX2X1 A=regfile[12][43] B=regfile[8][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26797_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26797_ Y=$abc$48160$new_n26798_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26796_ C=$abc$48160$new_n26798_ Y=$abc$48160$new_n26799_
.subckt MUX2X1 A=regfile[4][43] B=regfile[0][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26800_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26800_ Y=$abc$48160$new_n26801_
.subckt MUX2X1 A=regfile[5][43] B=regfile[1][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26802_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26802_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26803_
.subckt AOI21X1 A=$abc$48160$new_n26801_ B=$abc$48160$new_n26803_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26804_
.subckt MUX2X1 A=$abc$48160$new_n11116_ B=$abc$48160$new_n11120_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26805_
.subckt MUX2X1 A=regfile[15][43] B=regfile[11][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26806_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26806_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26807_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26805_ C=$abc$48160$new_n26807_ Y=$abc$48160$new_n26808_
.subckt MUX2X1 A=regfile[6][43] B=regfile[2][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26809_
.subckt MUX2X1 A=regfile[7][43] B=regfile[3][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26810_
.subckt MUX2X1 A=$abc$48160$new_n26809_ B=$abc$48160$new_n26810_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26811_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26811_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26812_
.subckt AOI22X1 A=$abc$48160$new_n26799_ B=$abc$48160$new_n26804_ C=$abc$48160$new_n26808_ D=$abc$48160$new_n26812_ Y=$abc$48160$new_n26813_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26813_ C=$abc$48160$new_n26794_ Y=$abc$48160$new_n26814_
.subckt AOI21X1 A=regfile[55][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26815_
.subckt OAI21X1 A=$abc$48160$new_n11154_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26815_ Y=$abc$48160$new_n26816_
.subckt AOI21X1 A=regfile[54][43] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26817_
.subckt OAI21X1 A=$abc$48160$new_n11153_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26817_ Y=$abc$48160$new_n26818_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26816_ C=$abc$48160$new_n26818_ Y=$abc$48160$new_n26819_
.subckt AOI21X1 A=$abc$48160$new_n11156_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26820_
.subckt OAI21X1 A=regfile[49][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26820_ Y=$abc$48160$new_n26821_
.subckt MUX2X1 A=regfile[52][43] B=regfile[48][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26822_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26822_ C=$abc$48160$new_n26821_ Y=$abc$48160$new_n26823_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26823_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26824_
.subckt NAND2X1 A=$abc$48160$new_n11161_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26825_
.subckt AOI21X1 A=$abc$48160$new_n11165_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26826_
.subckt MUX2X1 A=$abc$48160$new_n11160_ B=$abc$48160$new_n11164_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26827_
.subckt AOI22X1 A=$abc$48160$new_n26825_ B=$abc$48160$new_n26826_ C=$abc$48160$new_n26827_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n26828_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26828_ Y=$abc$48160$new_n26829_
.subckt AOI21X1 A=$abc$48160$new_n11163_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26830_
.subckt OAI21X1 A=regfile[57][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26830_ Y=$abc$48160$new_n26831_
.subckt MUX2X1 A=regfile[60][43] B=regfile[56][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26832_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26832_ C=$abc$48160$new_n26831_ Y=$abc$48160$new_n26833_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26833_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26834_
.subckt AOI22X1 A=$abc$48160$new_n26819_ B=$abc$48160$new_n26824_ C=$abc$48160$new_n26829_ D=$abc$48160$new_n26834_ Y=$abc$48160$new_n26835_
.subckt OAI21X1 A=regfile[34][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26836_
.subckt AOI21X1 A=$abc$48160$new_n11142_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26836_ Y=$abc$48160$new_n26837_
.subckt OAI21X1 A=regfile[35][43] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26838_
.subckt AOI21X1 A=$abc$48160$new_n11143_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26838_ Y=$abc$48160$new_n26839_
.subckt OR2X1 A=$abc$48160$new_n26837_ B=$abc$48160$new_n26839_ Y=$abc$48160$new_n26840_
.subckt MUX2X1 A=regfile[36][43] B=regfile[32][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26841_
.subckt AOI21X1 A=$abc$48160$new_n11141_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26842_
.subckt OAI21X1 A=regfile[33][43] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26842_ Y=$abc$48160$new_n26843_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26841_ C=$abc$48160$new_n26843_ Y=$abc$48160$new_n26844_
.subckt MUX2X1 A=regfile[47][43] B=regfile[43][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26845_
.subckt MUX2X1 A=regfile[46][43] B=regfile[42][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26846_
.subckt MUX2X1 A=$abc$48160$new_n26845_ B=$abc$48160$new_n26846_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26847_
.subckt MUX2X1 A=regfile[45][43] B=regfile[41][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26848_
.subckt MUX2X1 A=regfile[44][43] B=regfile[40][43] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26849_
.subckt MUX2X1 A=$abc$48160$new_n26848_ B=$abc$48160$new_n26849_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26850_
.subckt MUX2X1 A=$abc$48160$new_n26840_ B=$abc$48160$new_n26844_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26851_
.subckt MUX2X1 A=$abc$48160$new_n26847_ B=$abc$48160$new_n26850_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26852_
.subckt MUX2X1 A=$abc$48160$new_n26851_ B=$abc$48160$new_n26852_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26853_
.subckt MUX2X1 A=$abc$48160$new_n26835_ B=$abc$48160$new_n26853_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26854_
.subckt MUX2X1 A=$abc$48160$new_n26814_ B=$abc$48160$new_n26854_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[43]
.subckt AOI21X1 A=$abc$48160$new_n11207_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26856_
.subckt OAI21X1 A=regfile[43][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26856_ Y=$abc$48160$new_n26857_
.subckt MUX2X1 A=regfile[46][44] B=regfile[42][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26858_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26858_ C=$abc$48160$new_n26857_ Y=$abc$48160$new_n26859_
.subckt AOI21X1 A=$abc$48160$new_n11205_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26860_
.subckt OAI21X1 A=regfile[41][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26860_ Y=$abc$48160$new_n26861_
.subckt MUX2X1 A=regfile[44][44] B=regfile[40][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26862_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26862_ C=$abc$48160$new_n26861_ Y=$abc$48160$new_n26863_
.subckt AOI21X1 A=$abc$48160$new_n11222_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26864_
.subckt OAI21X1 A=regfile[59][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26864_ Y=$abc$48160$new_n26865_
.subckt MUX2X1 A=$abc$48160$new_n11217_ B=$abc$48160$new_n11221_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26866_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26866_ Y=$abc$48160$new_n26867_
.subckt AOI21X1 A=$abc$48160$new_n11220_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26868_
.subckt OAI21X1 A=regfile[57][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26868_ Y=$abc$48160$new_n26869_
.subckt MUX2X1 A=$abc$48160$new_n11216_ B=$abc$48160$new_n11219_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26870_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26870_ Y=$abc$48160$new_n26871_
.subckt MUX2X1 A=regfile[38][44] B=regfile[34][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26872_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26872_ Y=$abc$48160$new_n26873_
.subckt MUX2X1 A=regfile[39][44] B=regfile[35][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26874_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26874_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26875_
.subckt MUX2X1 A=regfile[36][44] B=regfile[32][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26876_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26876_ Y=$abc$48160$new_n26877_
.subckt MUX2X1 A=regfile[37][44] B=regfile[33][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26878_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26878_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26879_
.subckt AOI21X1 A=$abc$48160$new_n11214_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26880_
.subckt OAI21X1 A=regfile[50][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26880_ Y=$abc$48160$new_n26881_
.subckt AOI21X1 A=$abc$48160$new_n11215_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26882_
.subckt OAI21X1 A=regfile[51][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26882_ Y=$abc$48160$new_n26883_
.subckt AOI21X1 A=$abc$48160$new_n11213_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26884_
.subckt OAI21X1 A=regfile[49][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26884_ Y=$abc$48160$new_n26885_
.subckt MUX2X1 A=$abc$48160$new_n11208_ B=$abc$48160$new_n11212_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n26886_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26886_ Y=$abc$48160$new_n26887_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26865_ C=$abc$48160$new_n26867_ Y=$abc$48160$new_n26888_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26869_ C=$abc$48160$new_n26871_ Y=$abc$48160$new_n26889_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26888_ C=$abc$48160$new_n26889_ Y=$abc$48160$new_n26890_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26881_ C=$abc$48160$new_n26883_ Y=$abc$48160$new_n26891_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26885_ C=$abc$48160$new_n26887_ Y=$abc$48160$new_n26892_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26891_ C=$abc$48160$new_n26892_ Y=$abc$48160$new_n26893_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26890_ C=$abc$48160$new_n26893_ Y=$abc$48160$new_n26894_
.subckt AOI22X1 A=$abc$48160$new_n26873_ B=$abc$48160$new_n26875_ C=$abc$48160$new_n26877_ D=$abc$48160$new_n26879_ Y=$abc$48160$new_n26895_
.subckt MUX2X1 A=$abc$48160$new_n26859_ B=$abc$48160$new_n26863_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26896_
.subckt MUX2X1 A=$abc$48160$new_n26895_ B=$abc$48160$new_n26896_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26897_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26897_ C=$abc$48160$new_n26894_ Y=$abc$48160$new_n26898_
.subckt MUX2X1 A=regfile[23][44] B=regfile[19][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26899_
.subckt MUX2X1 A=regfile[22][44] B=regfile[18][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26900_
.subckt MUX2X1 A=$abc$48160$new_n26899_ B=$abc$48160$new_n26900_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26901_
.subckt MUX2X1 A=regfile[21][44] B=regfile[17][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26902_
.subckt MUX2X1 A=regfile[20][44] B=regfile[16][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26903_
.subckt MUX2X1 A=$abc$48160$new_n26902_ B=$abc$48160$new_n26903_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26904_
.subckt MUX2X1 A=$abc$48160$new_n26901_ B=$abc$48160$new_n26904_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26905_
.subckt AOI21X1 A=$abc$48160$new_n11171_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26906_
.subckt OAI21X1 A=regfile[1][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26906_ Y=$abc$48160$new_n26907_
.subckt MUX2X1 A=regfile[4][44] B=regfile[0][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26908_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26908_ C=$abc$48160$new_n26907_ Y=$abc$48160$new_n26909_
.subckt OAI21X1 A=regfile[3][44] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26910_
.subckt AOI21X1 A=$abc$48160$new_n11173_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26910_ Y=$abc$48160$new_n26911_
.subckt OAI21X1 A=regfile[2][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26912_
.subckt AOI21X1 A=$abc$48160$new_n11172_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26912_ Y=$abc$48160$new_n26913_
.subckt OR2X1 A=$abc$48160$new_n26911_ B=$abc$48160$new_n26913_ Y=$abc$48160$new_n26914_
.subckt MUX2X1 A=$abc$48160$new_n26909_ B=$abc$48160$new_n26914_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26915_
.subckt MUX2X1 A=regfile[12][44] B=regfile[8][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26916_
.subckt MUX2X1 A=regfile[13][44] B=regfile[9][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26917_
.subckt MUX2X1 A=$abc$48160$new_n26916_ B=$abc$48160$new_n26917_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26918_
.subckt MUX2X1 A=regfile[14][44] B=regfile[10][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26919_
.subckt MUX2X1 A=regfile[15][44] B=regfile[11][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26920_
.subckt MUX2X1 A=$abc$48160$new_n26919_ B=$abc$48160$new_n26920_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n26921_
.subckt MUX2X1 A=$abc$48160$new_n26918_ B=$abc$48160$new_n26921_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26922_
.subckt MUX2X1 A=$abc$48160$new_n26915_ B=$abc$48160$new_n26922_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26923_
.subckt AOI21X1 A=$abc$48160$new_n11190_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26924_
.subckt OAI21X1 A=regfile[25][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26924_ Y=$abc$48160$new_n26925_
.subckt MUX2X1 A=regfile[28][44] B=regfile[24][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26926_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26926_ C=$abc$48160$new_n26925_ Y=$abc$48160$new_n26927_
.subckt AOI21X1 A=$abc$48160$new_n11192_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26928_
.subckt OAI21X1 A=regfile[27][44] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26928_ Y=$abc$48160$new_n26929_
.subckt MUX2X1 A=regfile[30][44] B=regfile[26][44] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26930_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26930_ C=$abc$48160$new_n26929_ Y=$abc$48160$new_n26931_
.subckt MUX2X1 A=$abc$48160$new_n26927_ B=$abc$48160$new_n26931_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n26932_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n26905_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n26933_
.subckt INVX1 A=$abc$48160$new_n26933_ Y=$abc$48160$new_n26934_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n26932_ C=$abc$48160$new_n26934_ Y=$abc$48160$new_n26935_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n26923_ C=$abc$48160$new_n26935_ Y=$abc$48160$new_n26936_
.subckt MUX2X1 A=$abc$48160$new_n26898_ B=$abc$48160$new_n26936_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[44]
.subckt AOI21X1 A=regfile[55][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26938_
.subckt OAI21X1 A=$abc$48160$new_n11267_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26938_ Y=$abc$48160$new_n26939_
.subckt AOI21X1 A=regfile[54][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26940_
.subckt OAI21X1 A=$abc$48160$new_n11266_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26940_ Y=$abc$48160$new_n26941_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26939_ C=$abc$48160$new_n26941_ Y=$abc$48160$new_n26942_
.subckt AOI21X1 A=$abc$48160$new_n11269_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26943_
.subckt OAI21X1 A=regfile[49][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26943_ Y=$abc$48160$new_n26944_
.subckt MUX2X1 A=regfile[52][45] B=regfile[48][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26945_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26945_ C=$abc$48160$new_n26944_ Y=$abc$48160$new_n26946_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26946_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26947_
.subckt AOI21X1 A=regfile[59][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26948_
.subckt OAI21X1 A=$abc$48160$new_n11278_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n26948_ Y=$abc$48160$new_n26949_
.subckt AOI21X1 A=regfile[62][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26950_
.subckt OAI21X1 A=$abc$48160$new_n11273_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26950_ Y=$abc$48160$new_n26951_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n26949_ C=$abc$48160$new_n26951_ Y=$abc$48160$new_n26952_
.subckt AOI21X1 A=$abc$48160$new_n11276_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26953_
.subckt OAI21X1 A=regfile[57][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26953_ Y=$abc$48160$new_n26954_
.subckt MUX2X1 A=regfile[60][45] B=regfile[56][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26955_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26955_ C=$abc$48160$new_n26954_ Y=$abc$48160$new_n26956_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n26956_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n26957_
.subckt AOI22X1 A=$abc$48160$new_n26942_ B=$abc$48160$new_n26947_ C=$abc$48160$new_n26952_ D=$abc$48160$new_n26957_ Y=$abc$48160$new_n26958_
.subckt NAND2X1 A=regfile[26][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26959_
.subckt AOI21X1 A=regfile[30][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26960_
.subckt NAND2X1 A=regfile[31][45] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26961_
.subckt AOI21X1 A=regfile[27][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26962_
.subckt AOI22X1 A=$abc$48160$new_n26959_ B=$abc$48160$new_n26960_ C=$abc$48160$new_n26961_ D=$abc$48160$new_n26962_ Y=$abc$48160$new_n26963_
.subckt NAND2X1 A=regfile[24][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26964_
.subckt AOI21X1 A=regfile[28][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26965_
.subckt NAND2X1 A=regfile[29][45] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26966_
.subckt AOI21X1 A=regfile[25][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26967_
.subckt AOI22X1 A=$abc$48160$new_n26964_ B=$abc$48160$new_n26965_ C=$abc$48160$new_n26966_ D=$abc$48160$new_n26967_ Y=$abc$48160$new_n26968_
.subckt MUX2X1 A=$abc$48160$new_n26963_ B=$abc$48160$new_n26968_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26969_
.subckt MUX2X1 A=regfile[23][45] B=regfile[19][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26970_
.subckt MUX2X1 A=regfile[22][45] B=regfile[18][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26971_
.subckt MUX2X1 A=$abc$48160$new_n26970_ B=$abc$48160$new_n26971_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26972_
.subckt MUX2X1 A=regfile[21][45] B=regfile[17][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26973_
.subckt MUX2X1 A=regfile[20][45] B=regfile[16][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26974_
.subckt MUX2X1 A=$abc$48160$new_n26973_ B=$abc$48160$new_n26974_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26975_
.subckt MUX2X1 A=$abc$48160$new_n26972_ B=$abc$48160$new_n26975_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26976_
.subckt MUX2X1 A=$abc$48160$new_n26969_ B=$abc$48160$new_n26976_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n26977_
.subckt MUX2X1 A=$abc$48160$new_n26958_ B=$abc$48160$new_n26977_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n26978_
.subckt MUX2X1 A=regfile[38][45] B=regfile[34][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26979_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26979_ Y=$abc$48160$new_n26980_
.subckt MUX2X1 A=regfile[39][45] B=regfile[35][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26981_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26981_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n26982_
.subckt MUX2X1 A=regfile[36][45] B=regfile[32][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26983_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n26983_ Y=$abc$48160$new_n26984_
.subckt MUX2X1 A=regfile[37][45] B=regfile[33][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26985_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26985_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26986_
.subckt AOI21X1 A=$abc$48160$new_n11263_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26987_
.subckt OAI21X1 A=regfile[43][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26987_ Y=$abc$48160$new_n26988_
.subckt MUX2X1 A=regfile[46][45] B=regfile[42][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26989_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26989_ C=$abc$48160$new_n26988_ Y=$abc$48160$new_n26990_
.subckt AOI21X1 A=$abc$48160$new_n11261_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n26991_
.subckt OAI21X1 A=regfile[41][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n26991_ Y=$abc$48160$new_n26992_
.subckt MUX2X1 A=regfile[44][45] B=regfile[40][45] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n26993_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n26993_ C=$abc$48160$new_n26992_ Y=$abc$48160$new_n26994_
.subckt AOI22X1 A=$abc$48160$new_n26980_ B=$abc$48160$new_n26982_ C=$abc$48160$new_n26984_ D=$abc$48160$new_n26986_ Y=$abc$48160$new_n26995_
.subckt MUX2X1 A=$abc$48160$new_n26990_ B=$abc$48160$new_n26994_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n26996_
.subckt MUX2X1 A=$abc$48160$new_n26995_ B=$abc$48160$new_n26996_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n26997_
.subckt NAND2X1 A=regfile[8][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n26998_
.subckt AOI21X1 A=regfile[12][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n26999_
.subckt NAND2X1 A=regfile[13][45] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27000_
.subckt AOI21X1 A=regfile[9][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27001_
.subckt AOI22X1 A=$abc$48160$new_n26998_ B=$abc$48160$new_n26999_ C=$abc$48160$new_n27000_ D=$abc$48160$new_n27001_ Y=$abc$48160$new_n27002_
.subckt NAND2X1 A=regfile[10][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27003_
.subckt AOI21X1 A=regfile[14][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27004_
.subckt NAND2X1 A=regfile[15][45] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27005_
.subckt AOI21X1 A=regfile[11][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27006_
.subckt AOI22X1 A=$abc$48160$new_n27003_ B=$abc$48160$new_n27004_ C=$abc$48160$new_n27005_ D=$abc$48160$new_n27006_ Y=$abc$48160$new_n27007_
.subckt MUX2X1 A=$abc$48160$new_n27002_ B=$abc$48160$new_n27007_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27008_
.subckt NAND2X1 A=regfile[2][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27009_
.subckt AOI21X1 A=regfile[6][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27010_
.subckt NAND2X1 A=regfile[3][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27011_
.subckt AOI21X1 A=regfile[7][45] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27012_
.subckt AOI22X1 A=$abc$48160$new_n27009_ B=$abc$48160$new_n27010_ C=$abc$48160$new_n27011_ D=$abc$48160$new_n27012_ Y=$abc$48160$new_n27013_
.subckt NAND2X1 A=regfile[0][45] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27014_
.subckt AOI21X1 A=regfile[4][45] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27015_
.subckt NAND2X1 A=regfile[5][45] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27016_
.subckt AOI21X1 A=regfile[1][45] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27017_
.subckt AOI22X1 A=$abc$48160$new_n27014_ B=$abc$48160$new_n27015_ C=$abc$48160$new_n27016_ D=$abc$48160$new_n27017_ Y=$abc$48160$new_n27018_
.subckt MUX2X1 A=$abc$48160$new_n27013_ B=$abc$48160$new_n27018_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27019_
.subckt MUX2X1 A=$abc$48160$new_n27008_ B=$abc$48160$new_n27019_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27020_
.subckt MUX2X1 A=$abc$48160$new_n26997_ B=$abc$48160$new_n27020_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n27021_
.subckt MUX2X1 A=$abc$48160$new_n26978_ B=$abc$48160$new_n27021_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[45]
.subckt MUX2X1 A=regfile[45][46] B=regfile[41][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27023_
.subckt MUX2X1 A=regfile[44][46] B=regfile[40][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27024_
.subckt MUX2X1 A=$abc$48160$new_n27023_ B=$abc$48160$new_n27024_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27025_
.subckt MUX2X1 A=regfile[47][46] B=regfile[43][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27026_
.subckt MUX2X1 A=regfile[46][46] B=regfile[42][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27027_
.subckt MUX2X1 A=$abc$48160$new_n27026_ B=$abc$48160$new_n27027_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27028_
.subckt AOI21X1 A=$abc$48160$new_n11337_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27029_
.subckt OAI21X1 A=regfile[59][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27029_ Y=$abc$48160$new_n27030_
.subckt MUX2X1 A=regfile[62][46] B=regfile[58][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27031_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27031_ C=$abc$48160$new_n27030_ Y=$abc$48160$new_n27032_
.subckt AOI21X1 A=$abc$48160$new_n11335_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27033_
.subckt OAI21X1 A=regfile[57][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27033_ Y=$abc$48160$new_n27034_
.subckt MUX2X1 A=regfile[60][46] B=regfile[56][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27035_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27035_ C=$abc$48160$new_n27034_ Y=$abc$48160$new_n27036_
.subckt MUX2X1 A=regfile[37][46] B=regfile[33][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27037_
.subckt MUX2X1 A=regfile[36][46] B=regfile[32][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27038_
.subckt MUX2X1 A=$abc$48160$new_n27037_ B=$abc$48160$new_n27038_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27039_
.subckt MUX2X1 A=regfile[38][46] B=regfile[34][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27040_
.subckt MUX2X1 A=regfile[39][46] B=regfile[35][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27041_
.subckt MUX2X1 A=$abc$48160$new_n27040_ B=$abc$48160$new_n27041_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27042_
.subckt AOI21X1 A=$abc$48160$new_n11329_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27043_
.subckt OAI21X1 A=regfile[50][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27043_ Y=$abc$48160$new_n27044_
.subckt AND2X1 A=$abc$48160$new_n11330_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27045_
.subckt OAI21X1 A=regfile[51][46] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27046_
.subckt OAI21X1 A=$abc$48160$new_n27045_ B=$abc$48160$new_n27046_ C=$abc$48160$new_n27044_ Y=$abc$48160$new_n27047_
.subckt AOI21X1 A=$abc$48160$new_n11328_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27048_
.subckt OAI21X1 A=regfile[49][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27048_ Y=$abc$48160$new_n27049_
.subckt MUX2X1 A=regfile[52][46] B=regfile[48][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27050_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27050_ C=$abc$48160$new_n27049_ Y=$abc$48160$new_n27051_
.subckt MUX2X1 A=$abc$48160$new_n27039_ B=$abc$48160$new_n27042_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27052_
.subckt MUX2X1 A=$abc$48160$new_n27025_ B=$abc$48160$new_n27028_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27053_
.subckt MUX2X1 A=$abc$48160$new_n27052_ B=$abc$48160$new_n27053_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27054_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27054_ Y=$abc$48160$new_n27055_
.subckt MUX2X1 A=$abc$48160$new_n27032_ B=$abc$48160$new_n27036_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27056_
.subckt NOR2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27056_ Y=$abc$48160$new_n27057_
.subckt MUX2X1 A=$abc$48160$new_n27047_ B=$abc$48160$new_n27051_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27058_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27058_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27059_
.subckt OAI21X1 A=$abc$48160$new_n27057_ B=$abc$48160$new_n27059_ C=$abc$48160$new_n27055_ Y=$abc$48160$new_n27060_
.subckt MUX2X1 A=regfile[23][46] B=regfile[19][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27061_
.subckt MUX2X1 A=regfile[22][46] B=regfile[18][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27062_
.subckt MUX2X1 A=$abc$48160$new_n27061_ B=$abc$48160$new_n27062_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27063_
.subckt MUX2X1 A=regfile[21][46] B=regfile[17][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27064_
.subckt MUX2X1 A=regfile[20][46] B=regfile[16][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27065_
.subckt MUX2X1 A=$abc$48160$new_n27064_ B=$abc$48160$new_n27065_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27066_
.subckt MUX2X1 A=$abc$48160$new_n27063_ B=$abc$48160$new_n27066_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27067_
.subckt AOI21X1 A=$abc$48160$new_n11284_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27068_
.subckt OAI21X1 A=regfile[1][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27068_ Y=$abc$48160$new_n27069_
.subckt MUX2X1 A=regfile[4][46] B=regfile[0][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27070_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27070_ C=$abc$48160$new_n27069_ Y=$abc$48160$new_n27071_
.subckt OAI21X1 A=regfile[3][46] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27072_
.subckt AOI21X1 A=$abc$48160$new_n11286_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27072_ Y=$abc$48160$new_n27073_
.subckt OAI21X1 A=regfile[2][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27074_
.subckt AOI21X1 A=$abc$48160$new_n11285_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27074_ Y=$abc$48160$new_n27075_
.subckt OR2X1 A=$abc$48160$new_n27073_ B=$abc$48160$new_n27075_ Y=$abc$48160$new_n27076_
.subckt MUX2X1 A=$abc$48160$new_n27071_ B=$abc$48160$new_n27076_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27077_
.subckt MUX2X1 A=regfile[12][46] B=regfile[8][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27078_
.subckt MUX2X1 A=regfile[13][46] B=regfile[9][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27079_
.subckt MUX2X1 A=$abc$48160$new_n27078_ B=$abc$48160$new_n27079_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27080_
.subckt MUX2X1 A=regfile[14][46] B=regfile[10][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27081_
.subckt MUX2X1 A=regfile[15][46] B=regfile[11][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27082_
.subckt MUX2X1 A=$abc$48160$new_n27081_ B=$abc$48160$new_n27082_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27083_
.subckt MUX2X1 A=$abc$48160$new_n27080_ B=$abc$48160$new_n27083_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27084_
.subckt MUX2X1 A=$abc$48160$new_n27077_ B=$abc$48160$new_n27084_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27085_
.subckt AOI21X1 A=$abc$48160$new_n11305_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27086_
.subckt OAI21X1 A=regfile[25][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27086_ Y=$abc$48160$new_n27087_
.subckt MUX2X1 A=regfile[28][46] B=regfile[24][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27088_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27088_ C=$abc$48160$new_n27087_ Y=$abc$48160$new_n27089_
.subckt AOI21X1 A=$abc$48160$new_n11307_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27090_
.subckt OAI21X1 A=regfile[27][46] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27090_ Y=$abc$48160$new_n27091_
.subckt MUX2X1 A=regfile[30][46] B=regfile[26][46] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27092_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27092_ C=$abc$48160$new_n27091_ Y=$abc$48160$new_n27093_
.subckt MUX2X1 A=$abc$48160$new_n27089_ B=$abc$48160$new_n27093_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27094_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27067_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27095_
.subckt INVX1 A=$abc$48160$new_n27095_ Y=$abc$48160$new_n27096_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27094_ C=$abc$48160$new_n27096_ Y=$abc$48160$new_n27097_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27085_ C=$abc$48160$new_n27097_ Y=$abc$48160$new_n27098_
.subckt MUX2X1 A=$abc$48160$new_n27060_ B=$abc$48160$new_n27098_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[46]
.subckt AOI21X1 A=regfile[25][47] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27100_
.subckt OAI21X1 A=$abc$48160$new_n11362_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n27100_ Y=$abc$48160$new_n27101_
.subckt AOI21X1 A=regfile[28][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27102_
.subckt OAI21X1 A=$abc$48160$new_n11358_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27102_ Y=$abc$48160$new_n27103_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27101_ C=$abc$48160$new_n27103_ Y=$abc$48160$new_n27104_
.subckt NAND2X1 A=regfile[21][47] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27105_
.subckt NAND2X1 A=regfile[17][47] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27106_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27105_ C=$abc$48160$new_n27106_ Y=$abc$48160$new_n27107_
.subckt NAND2X1 A=regfile[16][47] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27108_
.subckt AOI21X1 A=regfile[20][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27109_
.subckt AOI21X1 A=$abc$48160$new_n27108_ B=$abc$48160$new_n27109_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27110_
.subckt AOI21X1 A=$abc$48160$new_n27107_ B=$abc$48160$new_n27110_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27111_
.subckt AOI21X1 A=regfile[27][47] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27112_
.subckt OAI21X1 A=$abc$48160$new_n11364_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n27112_ Y=$abc$48160$new_n27113_
.subckt AOI21X1 A=regfile[30][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27114_
.subckt OAI21X1 A=$abc$48160$new_n11359_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27114_ Y=$abc$48160$new_n27115_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27113_ C=$abc$48160$new_n27115_ Y=$abc$48160$new_n27116_
.subckt AOI21X1 A=regfile[23][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27117_
.subckt OAI21X1 A=$abc$48160$new_n11355_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27117_ Y=$abc$48160$new_n27118_
.subckt NAND2X1 A=regfile[18][47] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27119_
.subckt AOI21X1 A=regfile[22][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27120_
.subckt AOI21X1 A=$abc$48160$new_n27119_ B=$abc$48160$new_n27120_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27121_
.subckt AOI21X1 A=$abc$48160$new_n27118_ B=$abc$48160$new_n27121_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27122_
.subckt AOI22X1 A=$abc$48160$new_n27104_ B=$abc$48160$new_n27111_ C=$abc$48160$new_n27116_ D=$abc$48160$new_n27122_ Y=$abc$48160$new_n27123_
.subckt MUX2X1 A=regfile[13][47] B=regfile[9][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27124_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27124_ Y=$abc$48160$new_n27125_
.subckt MUX2X1 A=regfile[12][47] B=regfile[8][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27126_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27126_ Y=$abc$48160$new_n27127_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27125_ C=$abc$48160$new_n27127_ Y=$abc$48160$new_n27128_
.subckt MUX2X1 A=regfile[4][47] B=regfile[0][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27129_
.subckt MUX2X1 A=regfile[5][47] B=regfile[1][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27130_
.subckt MUX2X1 A=$abc$48160$new_n27129_ B=$abc$48160$new_n27130_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27131_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27131_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27132_
.subckt MUX2X1 A=regfile[14][47] B=regfile[10][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27133_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27133_ Y=$abc$48160$new_n27134_
.subckt MUX2X1 A=regfile[15][47] B=regfile[11][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27135_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27135_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27136_
.subckt MUX2X1 A=regfile[6][47] B=regfile[2][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27137_
.subckt MUX2X1 A=regfile[7][47] B=regfile[3][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27138_
.subckt MUX2X1 A=$abc$48160$new_n27137_ B=$abc$48160$new_n27138_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27139_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27139_ Y=$abc$48160$new_n27140_
.subckt AOI21X1 A=$abc$48160$new_n27134_ B=$abc$48160$new_n27136_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27141_
.subckt AOI22X1 A=$abc$48160$new_n27128_ B=$abc$48160$new_n27132_ C=$abc$48160$new_n27140_ D=$abc$48160$new_n27141_ Y=$abc$48160$new_n27142_
.subckt MUX2X1 A=$abc$48160$new_n27123_ B=$abc$48160$new_n27142_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27143_
.subckt AOI21X1 A=regfile[55][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27144_
.subckt OAI21X1 A=$abc$48160$new_n11383_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27144_ Y=$abc$48160$new_n27145_
.subckt AOI21X1 A=regfile[54][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27146_
.subckt OAI21X1 A=$abc$48160$new_n11382_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27146_ Y=$abc$48160$new_n27147_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27145_ C=$abc$48160$new_n27147_ Y=$abc$48160$new_n27148_
.subckt AOI21X1 A=$abc$48160$new_n11385_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27149_
.subckt OAI21X1 A=regfile[49][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27149_ Y=$abc$48160$new_n27150_
.subckt MUX2X1 A=regfile[52][47] B=regfile[48][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27151_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27151_ C=$abc$48160$new_n27150_ Y=$abc$48160$new_n27152_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27152_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27153_
.subckt NAND2X1 A=$abc$48160$new_n11390_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27154_
.subckt AOI21X1 A=$abc$48160$new_n11394_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27155_
.subckt MUX2X1 A=$abc$48160$new_n11389_ B=$abc$48160$new_n11393_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27156_
.subckt AOI22X1 A=$abc$48160$new_n27154_ B=$abc$48160$new_n27155_ C=$abc$48160$new_n27156_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n27157_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27157_ Y=$abc$48160$new_n27158_
.subckt AOI21X1 A=$abc$48160$new_n11392_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27159_
.subckt OAI21X1 A=regfile[57][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27159_ Y=$abc$48160$new_n27160_
.subckt MUX2X1 A=regfile[60][47] B=regfile[56][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27161_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27161_ C=$abc$48160$new_n27160_ Y=$abc$48160$new_n27162_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27162_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27163_
.subckt AOI22X1 A=$abc$48160$new_n27148_ B=$abc$48160$new_n27153_ C=$abc$48160$new_n27158_ D=$abc$48160$new_n27163_ Y=$abc$48160$new_n27164_
.subckt OAI21X1 A=regfile[34][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27165_
.subckt AOI21X1 A=$abc$48160$new_n11371_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27165_ Y=$abc$48160$new_n27166_
.subckt OAI21X1 A=regfile[35][47] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27167_
.subckt AOI21X1 A=$abc$48160$new_n11372_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27167_ Y=$abc$48160$new_n27168_
.subckt OR2X1 A=$abc$48160$new_n27166_ B=$abc$48160$new_n27168_ Y=$abc$48160$new_n27169_
.subckt MUX2X1 A=regfile[36][47] B=regfile[32][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27170_
.subckt AOI21X1 A=$abc$48160$new_n11370_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27171_
.subckt OAI21X1 A=regfile[33][47] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27171_ Y=$abc$48160$new_n27172_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27170_ C=$abc$48160$new_n27172_ Y=$abc$48160$new_n27173_
.subckt MUX2X1 A=regfile[47][47] B=regfile[43][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27174_
.subckt MUX2X1 A=regfile[46][47] B=regfile[42][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27175_
.subckt MUX2X1 A=$abc$48160$new_n27174_ B=$abc$48160$new_n27175_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27176_
.subckt MUX2X1 A=regfile[45][47] B=regfile[41][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27177_
.subckt MUX2X1 A=regfile[44][47] B=regfile[40][47] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27178_
.subckt MUX2X1 A=$abc$48160$new_n27177_ B=$abc$48160$new_n27178_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27179_
.subckt MUX2X1 A=$abc$48160$new_n27169_ B=$abc$48160$new_n27173_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27180_
.subckt MUX2X1 A=$abc$48160$new_n27176_ B=$abc$48160$new_n27179_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27181_
.subckt MUX2X1 A=$abc$48160$new_n27180_ B=$abc$48160$new_n27181_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27182_
.subckt MUX2X1 A=$abc$48160$new_n27164_ B=$abc$48160$new_n27182_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27183_
.subckt MUX2X1 A=$abc$48160$new_n27143_ B=$abc$48160$new_n27183_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[47]
.subckt MUX2X1 A=regfile[13][48] B=regfile[9][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27185_
.subckt MUX2X1 A=regfile[12][48] B=regfile[8][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27186_
.subckt MUX2X1 A=$abc$48160$new_n27185_ B=$abc$48160$new_n27186_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27187_
.subckt MUX2X1 A=regfile[15][48] B=regfile[11][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27188_
.subckt MUX2X1 A=regfile[14][48] B=regfile[10][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27189_
.subckt MUX2X1 A=$abc$48160$new_n27188_ B=$abc$48160$new_n27189_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27190_
.subckt OAI21X1 A=regfile[24][48] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27191_
.subckt AOI21X1 A=$abc$48160$new_n11417_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27191_ Y=$abc$48160$new_n27192_
.subckt OAI21X1 A=regfile[25][48] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27193_
.subckt AOI21X1 A=$abc$48160$new_n11418_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27193_ Y=$abc$48160$new_n27194_
.subckt OAI21X1 A=$abc$48160$new_n27192_ B=$abc$48160$new_n27194_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27195_
.subckt OAI21X1 A=regfile[26][48] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27196_
.subckt AOI21X1 A=$abc$48160$new_n11419_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27196_ Y=$abc$48160$new_n27197_
.subckt OAI21X1 A=regfile[27][48] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27198_
.subckt AOI21X1 A=$abc$48160$new_n11420_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27198_ Y=$abc$48160$new_n27199_
.subckt OAI21X1 A=$abc$48160$new_n27197_ B=$abc$48160$new_n27199_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27200_
.subckt MUX2X1 A=regfile[23][48] B=regfile[21][48] S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27201_
.subckt MUX2X1 A=regfile[19][48] B=regfile[17][48] S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27202_
.subckt MUX2X1 A=$abc$48160$new_n27201_ B=$abc$48160$new_n27202_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27203_
.subckt MUX2X1 A=regfile[22][48] B=regfile[20][48] S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27204_
.subckt MUX2X1 A=regfile[18][48] B=regfile[16][48] S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27205_
.subckt MUX2X1 A=$abc$48160$new_n27204_ B=$abc$48160$new_n27205_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27206_
.subckt MUX2X1 A=$abc$48160$new_n27203_ B=$abc$48160$new_n27206_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27207_
.subckt MUX2X1 A=regfile[5][48] B=regfile[1][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27208_
.subckt MUX2X1 A=regfile[4][48] B=regfile[0][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27209_
.subckt MUX2X1 A=$abc$48160$new_n27208_ B=$abc$48160$new_n27209_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27210_
.subckt MUX2X1 A=regfile[6][48] B=regfile[2][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27211_
.subckt MUX2X1 A=regfile[7][48] B=regfile[3][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27212_
.subckt MUX2X1 A=$abc$48160$new_n27211_ B=$abc$48160$new_n27212_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27213_
.subckt MUX2X1 A=$abc$48160$new_n27210_ B=$abc$48160$new_n27213_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27214_
.subckt MUX2X1 A=$abc$48160$new_n27187_ B=$abc$48160$new_n27190_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27215_
.subckt MUX2X1 A=$abc$48160$new_n27214_ B=$abc$48160$new_n27215_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27216_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27195_ C=$abc$48160$new_n27200_ Y=$abc$48160$new_n27217_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27207_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n27218_
.subckt AOI22X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n27216_ C=$abc$48160$new_n27217_ D=$abc$48160$new_n27218_ Y=$abc$48160$new_n27219_
.subckt MUX2X1 A=regfile[61][48] B=regfile[57][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27220_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27220_ Y=$abc$48160$new_n27221_
.subckt MUX2X1 A=regfile[60][48] B=regfile[56][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27222_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27222_ Y=$abc$48160$new_n27223_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27221_ C=$abc$48160$new_n27223_ Y=$abc$48160$new_n27224_
.subckt MUX2X1 A=$abc$48160$new_n11436_ B=$abc$48160$new_n11440_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27225_
.subckt MUX2X1 A=regfile[53][48] B=regfile[49][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27226_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27226_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27227_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27225_ C=$abc$48160$new_n27227_ Y=$abc$48160$new_n27228_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27224_ C=$abc$48160$new_n27228_ Y=$abc$48160$new_n27229_
.subckt MUX2X1 A=$abc$48160$new_n11445_ B=$abc$48160$new_n11449_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27230_
.subckt MUX2X1 A=regfile[63][48] B=regfile[59][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27231_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27231_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27232_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27230_ C=$abc$48160$new_n27232_ Y=$abc$48160$new_n27233_
.subckt MUX2X1 A=regfile[54][48] B=regfile[50][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27234_
.subckt MUX2X1 A=regfile[55][48] B=regfile[51][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27235_
.subckt MUX2X1 A=$abc$48160$new_n27234_ B=$abc$48160$new_n27235_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27236_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27236_ Y=$abc$48160$new_n27237_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27233_ C=$abc$48160$new_n27237_ Y=$abc$48160$new_n27238_
.subckt NAND2X1 A=$abc$48160$new_n27229_ B=$abc$48160$new_n27238_ Y=$abc$48160$new_n27239_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27239_ Y=$abc$48160$new_n27240_
.subckt MUX2X1 A=regfile[44][48] B=regfile[40][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27241_
.subckt AOI21X1 A=$abc$48160$new_n11433_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27242_
.subckt OAI21X1 A=regfile[41][48] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27242_ Y=$abc$48160$new_n27243_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27241_ C=$abc$48160$new_n27243_ Y=$abc$48160$new_n27244_
.subckt MUX2X1 A=regfile[36][48] B=regfile[32][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27245_
.subckt AOI21X1 A=$abc$48160$new_n11426_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27246_
.subckt OAI21X1 A=regfile[33][48] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27246_ Y=$abc$48160$new_n27247_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27245_ C=$abc$48160$new_n27247_ Y=$abc$48160$new_n27248_
.subckt MUX2X1 A=regfile[47][48] B=regfile[43][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27249_
.subckt MUX2X1 A=regfile[46][48] B=regfile[42][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27250_
.subckt MUX2X1 A=$abc$48160$new_n27249_ B=$abc$48160$new_n27250_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27251_
.subckt MUX2X1 A=regfile[39][48] B=regfile[35][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27252_
.subckt MUX2X1 A=regfile[38][48] B=regfile[34][48] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27253_
.subckt MUX2X1 A=$abc$48160$new_n27252_ B=$abc$48160$new_n27253_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27254_
.subckt MUX2X1 A=$abc$48160$new_n27244_ B=$abc$48160$new_n27248_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27255_
.subckt MUX2X1 A=$abc$48160$new_n27251_ B=$abc$48160$new_n27254_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27256_
.subckt INVX1 A=$abc$48160$new_n27256_ Y=$abc$48160$new_n27257_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27257_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27258_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27255_ C=$abc$48160$new_n27258_ Y=$abc$48160$new_n27259_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27240_ C=$abc$48160$new_n27259_ Y=$abc$48160$new_n27260_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27219_ C=$abc$48160$new_n27260_ Y=io_read_ports_1_data[48]
.subckt AOI21X1 A=$abc$48160$new_n11510_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27262_
.subckt OAI21X1 A=regfile[59][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27262_ Y=$abc$48160$new_n27263_
.subckt MUX2X1 A=$abc$48160$new_n11505_ B=$abc$48160$new_n11509_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27264_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27264_ Y=$abc$48160$new_n27265_
.subckt AOI21X1 A=$abc$48160$new_n11508_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27266_
.subckt OAI21X1 A=regfile[57][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27266_ Y=$abc$48160$new_n27267_
.subckt MUX2X1 A=$abc$48160$new_n11504_ B=$abc$48160$new_n11507_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27268_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27268_ Y=$abc$48160$new_n27269_
.subckt NAND2X1 A=$abc$48160$new_n11498_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27270_
.subckt AOI21X1 A=$abc$48160$new_n11502_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27271_
.subckt OAI21X1 A=regfile[51][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27272_
.subckt AOI21X1 A=$abc$48160$new_n11503_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27272_ Y=$abc$48160$new_n27273_
.subckt AOI21X1 A=$abc$48160$new_n27270_ B=$abc$48160$new_n27271_ C=$abc$48160$new_n27273_ Y=$abc$48160$new_n27274_
.subckt NAND2X1 A=$abc$48160$new_n11497_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27275_
.subckt AOI21X1 A=$abc$48160$new_n11501_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27276_
.subckt MUX2X1 A=$abc$48160$new_n11496_ B=$abc$48160$new_n11500_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27277_
.subckt AOI22X1 A=$abc$48160$new_n27275_ B=$abc$48160$new_n27276_ C=$abc$48160$new_n27277_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n27278_
.subckt MUX2X1 A=$abc$48160$new_n27274_ B=$abc$48160$new_n27278_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27279_
.subckt NAND2X1 A=regfile[19][49] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27280_
.subckt AOI21X1 A=regfile[18][49] B=$abc$48160$new_n12368_ C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27281_
.subckt NAND2X1 A=regfile[23][49] B=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27282_
.subckt AOI21X1 A=regfile[22][49] B=$abc$48160$new_n12368_ C=$abc$48160$new_n12370_ Y=$abc$48160$new_n27283_
.subckt AOI22X1 A=$abc$48160$new_n27280_ B=$abc$48160$new_n27281_ C=$abc$48160$new_n27282_ D=$abc$48160$new_n27283_ Y=$abc$48160$new_n27284_
.subckt NOR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27284_ Y=$abc$48160$new_n27285_
.subckt OAI21X1 A=regfile[17][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27286_
.subckt AOI21X1 A=$abc$48160$new_n11471_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27286_ Y=$abc$48160$new_n27287_
.subckt MUX2X1 A=regfile[20][49] B=regfile[16][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27288_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27288_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27289_
.subckt OAI21X1 A=regfile[9][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27290_
.subckt AOI21X1 A=$abc$48160$new_n11464_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27290_ Y=$abc$48160$new_n27291_
.subckt MUX2X1 A=regfile[12][49] B=regfile[8][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27292_
.subckt AOI21X1 A=$abc$48160$new_n11495_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27293_
.subckt OAI21X1 A=regfile[43][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27293_ Y=$abc$48160$new_n27294_
.subckt MUX2X1 A=$abc$48160$new_n11490_ B=$abc$48160$new_n11494_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27295_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27295_ Y=$abc$48160$new_n27296_
.subckt AOI21X1 A=$abc$48160$new_n11493_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27297_
.subckt OAI21X1 A=regfile[41][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27297_ Y=$abc$48160$new_n27298_
.subckt MUX2X1 A=$abc$48160$new_n11489_ B=$abc$48160$new_n11492_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27299_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27299_ Y=$abc$48160$new_n27300_
.subckt NAND2X1 A=regfile[34][49] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27301_
.subckt AOI21X1 A=regfile[38][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27302_
.subckt NAND2X1 A=regfile[35][49] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27303_
.subckt AOI21X1 A=regfile[39][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27304_
.subckt AOI22X1 A=$abc$48160$new_n27301_ B=$abc$48160$new_n27302_ C=$abc$48160$new_n27303_ D=$abc$48160$new_n27304_ Y=$abc$48160$new_n27305_
.subckt NAND2X1 A=regfile[32][49] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27306_
.subckt AOI21X1 A=regfile[36][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27307_
.subckt NAND2X1 A=regfile[37][49] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27308_
.subckt AOI21X1 A=regfile[33][49] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27309_
.subckt AOI22X1 A=$abc$48160$new_n27306_ B=$abc$48160$new_n27307_ C=$abc$48160$new_n27308_ D=$abc$48160$new_n27309_ Y=$abc$48160$new_n27310_
.subckt MUX2X1 A=$abc$48160$new_n27305_ B=$abc$48160$new_n27310_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27311_
.subckt MUX2X1 A=regfile[30][49] B=regfile[26][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27312_
.subckt NAND2X1 A=$abc$48160$new_n11476_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27313_
.subckt AOI21X1 A=$abc$48160$new_n11480_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27314_
.subckt AOI21X1 A=$abc$48160$new_n27313_ B=$abc$48160$new_n27314_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27315_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27312_ C=$abc$48160$new_n27315_ Y=$abc$48160$new_n27316_
.subckt OAI21X1 A=regfile[25][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27317_
.subckt AOI21X1 A=$abc$48160$new_n11478_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27317_ Y=$abc$48160$new_n27318_
.subckt MUX2X1 A=regfile[28][49] B=regfile[24][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27319_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27319_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27320_
.subckt OAI21X1 A=$abc$48160$new_n27318_ B=$abc$48160$new_n27320_ C=$abc$48160$new_n27316_ Y=$abc$48160$new_n27321_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27292_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27322_
.subckt MUX2X1 A=regfile[14][49] B=regfile[10][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27323_
.subckt NAND2X1 A=$abc$48160$new_n11462_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27324_
.subckt AOI21X1 A=$abc$48160$new_n11466_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27325_
.subckt AOI21X1 A=$abc$48160$new_n27324_ B=$abc$48160$new_n27325_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27326_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27323_ C=$abc$48160$new_n27326_ Y=$abc$48160$new_n27327_
.subckt OAI21X1 A=$abc$48160$new_n27291_ B=$abc$48160$new_n27322_ C=$abc$48160$new_n27327_ Y=$abc$48160$new_n27328_
.subckt MUX2X1 A=$abc$48160$new_n27321_ B=$abc$48160$new_n27328_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27329_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27263_ C=$abc$48160$new_n27265_ Y=$abc$48160$new_n27330_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27267_ C=$abc$48160$new_n27269_ Y=$abc$48160$new_n27331_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27330_ C=$abc$48160$new_n27331_ Y=$abc$48160$new_n27332_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27294_ C=$abc$48160$new_n27296_ Y=$abc$48160$new_n27333_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27298_ C=$abc$48160$new_n27300_ Y=$abc$48160$new_n27334_
.subckt NAND3X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n27333_ C=$abc$48160$new_n27334_ Y=$abc$48160$new_n27335_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27332_ C=$abc$48160$new_n27335_ Y=$abc$48160$new_n27336_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27329_ C=$abc$48160$new_n27336_ Y=$abc$48160$new_n27337_
.subckt OAI21X1 A=$abc$48160$new_n27287_ B=$abc$48160$new_n27289_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27338_
.subckt NOR2X1 A=$abc$48160$new_n27285_ B=$abc$48160$new_n27338_ Y=$abc$48160$new_n27339_
.subckt OAI21X1 A=regfile[1][49] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27340_
.subckt AOI21X1 A=$abc$48160$new_n11456_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27340_ Y=$abc$48160$new_n27341_
.subckt MUX2X1 A=regfile[4][49] B=regfile[0][49] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27342_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27342_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27343_
.subckt AOI21X1 A=$abc$48160$new_n11458_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27344_
.subckt OAI21X1 A=regfile[3][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27344_ Y=$abc$48160$new_n27345_
.subckt AOI21X1 A=$abc$48160$new_n11457_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27346_
.subckt OAI21X1 A=regfile[2][49] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27346_ Y=$abc$48160$new_n27347_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27345_ C=$abc$48160$new_n27347_ Y=$abc$48160$new_n27348_
.subckt OAI21X1 A=$abc$48160$new_n27341_ B=$abc$48160$new_n27343_ C=$abc$48160$new_n27348_ Y=$abc$48160$new_n27349_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27349_ C=$abc$48160$new_n12373_ Y=$abc$48160$new_n27350_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27279_ C=$abc$48160$new_n12373_ Y=$abc$48160$new_n27351_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27311_ C=$abc$48160$new_n27351_ Y=$abc$48160$new_n27352_
.subckt OAI21X1 A=$abc$48160$new_n27339_ B=$abc$48160$new_n27350_ C=$abc$48160$new_n27352_ Y=$abc$48160$new_n27353_
.subckt MUX2X1 A=$abc$48160$new_n27337_ B=$abc$48160$new_n27353_ S=$\regfile$rdreg[1]$q[3] Y=io_read_ports_1_data[49]
.subckt AOI21X1 A=$abc$48160$new_n11530_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27355_
.subckt OAI21X1 A=regfile[18][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27355_ Y=$abc$48160$new_n27356_
.subckt AOI21X1 A=$abc$48160$new_n11531_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27357_
.subckt OAI21X1 A=regfile[19][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27357_ Y=$abc$48160$new_n27358_
.subckt AOI21X1 A=$abc$48160$new_n11529_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27359_
.subckt OAI21X1 A=regfile[17][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27359_ Y=$abc$48160$new_n27360_
.subckt MUX2X1 A=regfile[20][50] B=regfile[16][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27361_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27361_ Y=$abc$48160$new_n27362_
.subckt AOI21X1 A=$abc$48160$new_n11538_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27363_
.subckt OAI21X1 A=regfile[27][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27363_ Y=$abc$48160$new_n27364_
.subckt MUX2X1 A=$abc$48160$new_n11533_ B=$abc$48160$new_n11537_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27365_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27365_ Y=$abc$48160$new_n27366_
.subckt AOI21X1 A=$abc$48160$new_n11536_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27367_
.subckt OAI21X1 A=regfile[25][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27367_ Y=$abc$48160$new_n27368_
.subckt MUX2X1 A=$abc$48160$new_n11532_ B=$abc$48160$new_n11535_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27369_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27369_ Y=$abc$48160$new_n27370_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27364_ C=$abc$48160$new_n27366_ Y=$abc$48160$new_n27371_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27368_ C=$abc$48160$new_n27370_ Y=$abc$48160$new_n27372_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27371_ C=$abc$48160$new_n27372_ Y=$abc$48160$new_n27373_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27356_ C=$abc$48160$new_n27358_ Y=$abc$48160$new_n27374_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27360_ C=$abc$48160$new_n27362_ Y=$abc$48160$new_n27375_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27374_ C=$abc$48160$new_n27375_ Y=$abc$48160$new_n27376_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27373_ C=$abc$48160$new_n27376_ Y=$abc$48160$new_n27377_
.subckt MUX2X1 A=regfile[6][50] B=regfile[2][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27378_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27378_ Y=$abc$48160$new_n27379_
.subckt MUX2X1 A=regfile[7][50] B=regfile[3][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27380_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27380_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27381_
.subckt MUX2X1 A=regfile[4][50] B=regfile[0][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27382_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27382_ Y=$abc$48160$new_n27383_
.subckt MUX2X1 A=regfile[5][50] B=regfile[1][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27384_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27384_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27385_
.subckt AOI21X1 A=$abc$48160$new_n11525_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27386_
.subckt OAI21X1 A=regfile[11][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27386_ Y=$abc$48160$new_n27387_
.subckt MUX2X1 A=regfile[14][50] B=regfile[10][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27388_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27388_ C=$abc$48160$new_n27387_ Y=$abc$48160$new_n27389_
.subckt AOI21X1 A=$abc$48160$new_n11523_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27390_
.subckt OAI21X1 A=regfile[9][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27390_ Y=$abc$48160$new_n27391_
.subckt MUX2X1 A=regfile[12][50] B=regfile[8][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27392_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27392_ C=$abc$48160$new_n27391_ Y=$abc$48160$new_n27393_
.subckt AOI22X1 A=$abc$48160$new_n27379_ B=$abc$48160$new_n27381_ C=$abc$48160$new_n27383_ D=$abc$48160$new_n27385_ Y=$abc$48160$new_n27394_
.subckt MUX2X1 A=$abc$48160$new_n27389_ B=$abc$48160$new_n27393_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27395_
.subckt MUX2X1 A=$abc$48160$new_n27394_ B=$abc$48160$new_n27395_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27396_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27396_ C=$abc$48160$new_n27377_ Y=$abc$48160$new_n27397_
.subckt MUX2X1 A=regfile[61][50] B=regfile[57][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27398_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27398_ Y=$abc$48160$new_n27399_
.subckt MUX2X1 A=regfile[60][50] B=regfile[56][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27400_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27400_ Y=$abc$48160$new_n27401_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27399_ C=$abc$48160$new_n27401_ Y=$abc$48160$new_n27402_
.subckt MUX2X1 A=$abc$48160$new_n11554_ B=$abc$48160$new_n11558_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27403_
.subckt MUX2X1 A=regfile[53][50] B=regfile[49][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27404_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27404_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27405_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27403_ C=$abc$48160$new_n27405_ Y=$abc$48160$new_n27406_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27402_ C=$abc$48160$new_n27406_ Y=$abc$48160$new_n27407_
.subckt MUX2X1 A=$abc$48160$new_n11563_ B=$abc$48160$new_n11567_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27408_
.subckt MUX2X1 A=regfile[63][50] B=regfile[59][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27409_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27409_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27410_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27408_ C=$abc$48160$new_n27410_ Y=$abc$48160$new_n27411_
.subckt MUX2X1 A=regfile[54][50] B=regfile[50][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27412_
.subckt MUX2X1 A=regfile[55][50] B=regfile[51][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27413_
.subckt MUX2X1 A=$abc$48160$new_n27412_ B=$abc$48160$new_n27413_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27414_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27414_ Y=$abc$48160$new_n27415_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27411_ C=$abc$48160$new_n27415_ Y=$abc$48160$new_n27416_
.subckt NAND2X1 A=$abc$48160$new_n27407_ B=$abc$48160$new_n27416_ Y=$abc$48160$new_n27417_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27417_ Y=$abc$48160$new_n27418_
.subckt MUX2X1 A=regfile[44][50] B=regfile[40][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27419_
.subckt AOI21X1 A=$abc$48160$new_n11551_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27420_
.subckt OAI21X1 A=regfile[41][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27420_ Y=$abc$48160$new_n27421_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27419_ C=$abc$48160$new_n27421_ Y=$abc$48160$new_n27422_
.subckt MUX2X1 A=regfile[36][50] B=regfile[32][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27423_
.subckt AOI21X1 A=$abc$48160$new_n11544_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27424_
.subckt OAI21X1 A=regfile[33][50] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27424_ Y=$abc$48160$new_n27425_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27423_ C=$abc$48160$new_n27425_ Y=$abc$48160$new_n27426_
.subckt MUX2X1 A=regfile[47][50] B=regfile[43][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27427_
.subckt MUX2X1 A=regfile[46][50] B=regfile[42][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27428_
.subckt MUX2X1 A=$abc$48160$new_n27427_ B=$abc$48160$new_n27428_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27429_
.subckt MUX2X1 A=regfile[39][50] B=regfile[35][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27430_
.subckt MUX2X1 A=regfile[38][50] B=regfile[34][50] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27431_
.subckt MUX2X1 A=$abc$48160$new_n27430_ B=$abc$48160$new_n27431_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27432_
.subckt MUX2X1 A=$abc$48160$new_n27422_ B=$abc$48160$new_n27426_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27433_
.subckt MUX2X1 A=$abc$48160$new_n27429_ B=$abc$48160$new_n27432_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27434_
.subckt INVX1 A=$abc$48160$new_n27434_ Y=$abc$48160$new_n27435_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27435_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27436_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27433_ C=$abc$48160$new_n27436_ Y=$abc$48160$new_n27437_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27418_ C=$abc$48160$new_n27437_ Y=$abc$48160$new_n27438_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[5] B=$abc$48160$new_n27397_ C=$abc$48160$new_n27438_ Y=io_read_ports_1_data[50]
.subckt AOI21X1 A=$abc$48160$new_n11609_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27440_
.subckt OAI21X1 A=regfile[43][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27440_ Y=$abc$48160$new_n27441_
.subckt MUX2X1 A=regfile[46][51] B=regfile[42][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27442_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27442_ C=$abc$48160$new_n27441_ Y=$abc$48160$new_n27443_
.subckt AOI21X1 A=$abc$48160$new_n11607_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27444_
.subckt OAI21X1 A=regfile[41][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27444_ Y=$abc$48160$new_n27445_
.subckt MUX2X1 A=regfile[44][51] B=regfile[40][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27446_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27446_ C=$abc$48160$new_n27445_ Y=$abc$48160$new_n27447_
.subckt AOI21X1 A=$abc$48160$new_n11624_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27448_
.subckt OAI21X1 A=regfile[59][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27448_ Y=$abc$48160$new_n27449_
.subckt MUX2X1 A=$abc$48160$new_n11619_ B=$abc$48160$new_n11623_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27450_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27450_ Y=$abc$48160$new_n27451_
.subckt AOI21X1 A=$abc$48160$new_n11622_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27452_
.subckt OAI21X1 A=regfile[57][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27452_ Y=$abc$48160$new_n27453_
.subckt MUX2X1 A=$abc$48160$new_n11618_ B=$abc$48160$new_n11621_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27454_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27454_ Y=$abc$48160$new_n27455_
.subckt MUX2X1 A=regfile[38][51] B=regfile[34][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27456_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27456_ Y=$abc$48160$new_n27457_
.subckt MUX2X1 A=regfile[39][51] B=regfile[35][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27458_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27458_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27459_
.subckt MUX2X1 A=regfile[36][51] B=regfile[32][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27460_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27460_ Y=$abc$48160$new_n27461_
.subckt MUX2X1 A=regfile[37][51] B=regfile[33][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27462_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27462_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27463_
.subckt AOI21X1 A=$abc$48160$new_n11616_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27464_
.subckt OAI21X1 A=regfile[50][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27464_ Y=$abc$48160$new_n27465_
.subckt AOI21X1 A=$abc$48160$new_n11617_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27466_
.subckt OAI21X1 A=regfile[51][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27466_ Y=$abc$48160$new_n27467_
.subckt AOI21X1 A=$abc$48160$new_n11615_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27468_
.subckt OAI21X1 A=regfile[49][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27468_ Y=$abc$48160$new_n27469_
.subckt MUX2X1 A=$abc$48160$new_n11610_ B=$abc$48160$new_n11614_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27470_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27470_ Y=$abc$48160$new_n27471_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27449_ C=$abc$48160$new_n27451_ Y=$abc$48160$new_n27472_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27453_ C=$abc$48160$new_n27455_ Y=$abc$48160$new_n27473_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27472_ C=$abc$48160$new_n27473_ Y=$abc$48160$new_n27474_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27465_ C=$abc$48160$new_n27467_ Y=$abc$48160$new_n27475_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27469_ C=$abc$48160$new_n27471_ Y=$abc$48160$new_n27476_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27475_ C=$abc$48160$new_n27476_ Y=$abc$48160$new_n27477_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27474_ C=$abc$48160$new_n27477_ Y=$abc$48160$new_n27478_
.subckt AOI22X1 A=$abc$48160$new_n27457_ B=$abc$48160$new_n27459_ C=$abc$48160$new_n27461_ D=$abc$48160$new_n27463_ Y=$abc$48160$new_n27479_
.subckt MUX2X1 A=$abc$48160$new_n27443_ B=$abc$48160$new_n27447_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27480_
.subckt MUX2X1 A=$abc$48160$new_n27479_ B=$abc$48160$new_n27480_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27481_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27481_ C=$abc$48160$new_n27478_ Y=$abc$48160$new_n27482_
.subckt MUX2X1 A=regfile[23][51] B=regfile[22][51] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27483_
.subckt MUX2X1 A=regfile[19][51] B=regfile[18][51] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27484_
.subckt MUX2X1 A=$abc$48160$new_n27483_ B=$abc$48160$new_n27484_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27485_
.subckt MUX2X1 A=regfile[21][51] B=regfile[20][51] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27486_
.subckt MUX2X1 A=regfile[17][51] B=regfile[16][51] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27487_
.subckt MUX2X1 A=$abc$48160$new_n27486_ B=$abc$48160$new_n27487_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27488_
.subckt MUX2X1 A=$abc$48160$new_n27485_ B=$abc$48160$new_n27488_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27489_
.subckt AOI21X1 A=$abc$48160$new_n11574_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27490_
.subckt OAI21X1 A=regfile[1][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27490_ Y=$abc$48160$new_n27491_
.subckt MUX2X1 A=regfile[4][51] B=regfile[0][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27492_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27492_ C=$abc$48160$new_n27491_ Y=$abc$48160$new_n27493_
.subckt OAI21X1 A=regfile[3][51] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27494_
.subckt AOI21X1 A=$abc$48160$new_n11576_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27494_ Y=$abc$48160$new_n27495_
.subckt OAI21X1 A=regfile[2][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27496_
.subckt AOI21X1 A=$abc$48160$new_n11575_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27496_ Y=$abc$48160$new_n27497_
.subckt OR2X1 A=$abc$48160$new_n27495_ B=$abc$48160$new_n27497_ Y=$abc$48160$new_n27498_
.subckt MUX2X1 A=$abc$48160$new_n27493_ B=$abc$48160$new_n27498_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27499_
.subckt MUX2X1 A=regfile[12][51] B=regfile[8][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27500_
.subckt MUX2X1 A=regfile[13][51] B=regfile[9][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27501_
.subckt MUX2X1 A=$abc$48160$new_n27500_ B=$abc$48160$new_n27501_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27502_
.subckt MUX2X1 A=regfile[14][51] B=regfile[10][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27503_
.subckt MUX2X1 A=regfile[15][51] B=regfile[11][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27504_
.subckt MUX2X1 A=$abc$48160$new_n27503_ B=$abc$48160$new_n27504_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27505_
.subckt MUX2X1 A=$abc$48160$new_n27502_ B=$abc$48160$new_n27505_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27506_
.subckt MUX2X1 A=$abc$48160$new_n27499_ B=$abc$48160$new_n27506_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27507_
.subckt AOI21X1 A=$abc$48160$new_n11592_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27508_
.subckt OAI21X1 A=regfile[25][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27508_ Y=$abc$48160$new_n27509_
.subckt MUX2X1 A=regfile[28][51] B=regfile[24][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27510_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27510_ C=$abc$48160$new_n27509_ Y=$abc$48160$new_n27511_
.subckt AOI21X1 A=$abc$48160$new_n11594_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27512_
.subckt OAI21X1 A=regfile[27][51] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27512_ Y=$abc$48160$new_n27513_
.subckt MUX2X1 A=regfile[30][51] B=regfile[26][51] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27514_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27514_ C=$abc$48160$new_n27513_ Y=$abc$48160$new_n27515_
.subckt MUX2X1 A=$abc$48160$new_n27511_ B=$abc$48160$new_n27515_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27516_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27489_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27517_
.subckt INVX1 A=$abc$48160$new_n27517_ Y=$abc$48160$new_n27518_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27516_ C=$abc$48160$new_n27518_ Y=$abc$48160$new_n27519_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27507_ C=$abc$48160$new_n27519_ Y=$abc$48160$new_n27520_
.subckt MUX2X1 A=$abc$48160$new_n27482_ B=$abc$48160$new_n27520_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[51]
.subckt AOI21X1 A=regfile[55][52] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27522_
.subckt OAI21X1 A=$abc$48160$new_n11669_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27522_ Y=$abc$48160$new_n27523_
.subckt AOI21X1 A=regfile[54][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27524_
.subckt OAI21X1 A=$abc$48160$new_n11668_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27524_ Y=$abc$48160$new_n27525_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27523_ C=$abc$48160$new_n27525_ Y=$abc$48160$new_n27526_
.subckt AOI21X1 A=$abc$48160$new_n11671_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27527_
.subckt OAI21X1 A=regfile[49][52] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27527_ Y=$abc$48160$new_n27528_
.subckt MUX2X1 A=regfile[52][52] B=regfile[48][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27529_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27529_ C=$abc$48160$new_n27528_ Y=$abc$48160$new_n27530_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27530_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27531_
.subckt AOI21X1 A=$abc$48160$new_n11680_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27532_
.subckt OAI21X1 A=regfile[59][52] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27532_ Y=$abc$48160$new_n27533_
.subckt MUX2X1 A=regfile[62][52] B=regfile[58][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27534_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27534_ C=$abc$48160$new_n27533_ Y=$abc$48160$new_n27535_
.subckt OR2X1 A=regfile[57][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27536_
.subckt AOI21X1 A=$abc$48160$new_n11678_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27537_
.subckt MUX2X1 A=$abc$48160$new_n11674_ B=$abc$48160$new_n11677_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27538_
.subckt AOI22X1 A=$abc$48160$new_n27536_ B=$abc$48160$new_n27537_ C=$abc$48160$new_n27538_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n27539_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27539_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27540_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27535_ C=$abc$48160$new_n27540_ Y=$abc$48160$new_n27541_
.subckt AOI21X1 A=$abc$48160$new_n27526_ B=$abc$48160$new_n27531_ C=$abc$48160$new_n27541_ Y=$abc$48160$new_n27542_
.subckt NAND2X1 A=regfile[26][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27543_
.subckt AOI21X1 A=regfile[30][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27544_
.subckt NAND2X1 A=regfile[31][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27545_
.subckt AOI21X1 A=regfile[27][52] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27546_
.subckt AOI22X1 A=$abc$48160$new_n27543_ B=$abc$48160$new_n27544_ C=$abc$48160$new_n27545_ D=$abc$48160$new_n27546_ Y=$abc$48160$new_n27547_
.subckt NAND2X1 A=regfile[24][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27548_
.subckt AOI21X1 A=regfile[28][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27549_
.subckt NAND2X1 A=regfile[29][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27550_
.subckt AOI21X1 A=regfile[25][52] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27551_
.subckt AOI22X1 A=$abc$48160$new_n27548_ B=$abc$48160$new_n27549_ C=$abc$48160$new_n27550_ D=$abc$48160$new_n27551_ Y=$abc$48160$new_n27552_
.subckt MUX2X1 A=$abc$48160$new_n27547_ B=$abc$48160$new_n27552_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27553_
.subckt MUX2X1 A=regfile[20][52] B=regfile[16][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27554_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27554_ Y=$abc$48160$new_n27555_
.subckt MUX2X1 A=regfile[21][52] B=regfile[17][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27556_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27556_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27557_
.subckt MUX2X1 A=regfile[22][52] B=regfile[18][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27558_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27558_ Y=$abc$48160$new_n27559_
.subckt MUX2X1 A=regfile[23][52] B=regfile[19][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27560_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27560_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27561_
.subckt AOI22X1 A=$abc$48160$new_n27555_ B=$abc$48160$new_n27557_ C=$abc$48160$new_n27559_ D=$abc$48160$new_n27561_ Y=$abc$48160$new_n27562_
.subckt MUX2X1 A=$abc$48160$new_n27553_ B=$abc$48160$new_n27562_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27563_
.subckt MUX2X1 A=$abc$48160$new_n27542_ B=$abc$48160$new_n27563_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n27564_
.subckt MUX2X1 A=regfile[37][52] B=regfile[33][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27565_
.subckt MUX2X1 A=regfile[36][52] B=regfile[32][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27566_
.subckt MUX2X1 A=$abc$48160$new_n27565_ B=$abc$48160$new_n27566_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27567_
.subckt MUX2X1 A=regfile[38][52] B=regfile[34][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27568_
.subckt MUX2X1 A=regfile[39][52] B=regfile[35][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27569_
.subckt MUX2X1 A=$abc$48160$new_n27568_ B=$abc$48160$new_n27569_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27570_
.subckt MUX2X1 A=regfile[45][52] B=regfile[41][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27571_
.subckt MUX2X1 A=regfile[44][52] B=regfile[40][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27572_
.subckt MUX2X1 A=$abc$48160$new_n27571_ B=$abc$48160$new_n27572_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27573_
.subckt MUX2X1 A=regfile[47][52] B=regfile[43][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27574_
.subckt MUX2X1 A=regfile[46][52] B=regfile[42][52] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27575_
.subckt MUX2X1 A=$abc$48160$new_n27574_ B=$abc$48160$new_n27575_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27576_
.subckt MUX2X1 A=$abc$48160$new_n27567_ B=$abc$48160$new_n27570_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27577_
.subckt MUX2X1 A=$abc$48160$new_n27573_ B=$abc$48160$new_n27576_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27578_
.subckt MUX2X1 A=$abc$48160$new_n27577_ B=$abc$48160$new_n27578_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27579_
.subckt NAND2X1 A=regfile[8][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27580_
.subckt AOI21X1 A=regfile[12][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27581_
.subckt NAND2X1 A=regfile[13][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27582_
.subckt AOI21X1 A=regfile[9][52] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27583_
.subckt AOI22X1 A=$abc$48160$new_n27580_ B=$abc$48160$new_n27581_ C=$abc$48160$new_n27582_ D=$abc$48160$new_n27583_ Y=$abc$48160$new_n27584_
.subckt NAND2X1 A=regfile[10][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27585_
.subckt AOI21X1 A=regfile[14][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27586_
.subckt NAND2X1 A=regfile[15][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27587_
.subckt AOI21X1 A=regfile[11][52] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27588_
.subckt AOI22X1 A=$abc$48160$new_n27585_ B=$abc$48160$new_n27586_ C=$abc$48160$new_n27587_ D=$abc$48160$new_n27588_ Y=$abc$48160$new_n27589_
.subckt MUX2X1 A=$abc$48160$new_n27584_ B=$abc$48160$new_n27589_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27590_
.subckt NAND2X1 A=regfile[2][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27591_
.subckt AOI21X1 A=regfile[6][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27592_
.subckt NAND2X1 A=regfile[3][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27593_
.subckt AOI21X1 A=regfile[7][52] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27594_
.subckt AOI22X1 A=$abc$48160$new_n27591_ B=$abc$48160$new_n27592_ C=$abc$48160$new_n27593_ D=$abc$48160$new_n27594_ Y=$abc$48160$new_n27595_
.subckt NAND2X1 A=regfile[0][52] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27596_
.subckt AOI21X1 A=regfile[4][52] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27597_
.subckt NAND2X1 A=regfile[5][52] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27598_
.subckt AOI21X1 A=regfile[1][52] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27599_
.subckt AOI22X1 A=$abc$48160$new_n27596_ B=$abc$48160$new_n27597_ C=$abc$48160$new_n27598_ D=$abc$48160$new_n27599_ Y=$abc$48160$new_n27600_
.subckt MUX2X1 A=$abc$48160$new_n27595_ B=$abc$48160$new_n27600_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27601_
.subckt MUX2X1 A=$abc$48160$new_n27590_ B=$abc$48160$new_n27601_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27602_
.subckt MUX2X1 A=$abc$48160$new_n27579_ B=$abc$48160$new_n27602_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n27603_
.subckt MUX2X1 A=$abc$48160$new_n27564_ B=$abc$48160$new_n27603_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[52]
.subckt AOI21X1 A=regfile[25][53] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27605_
.subckt OAI21X1 A=$abc$48160$new_n11705_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n27605_ Y=$abc$48160$new_n27606_
.subckt AOI21X1 A=regfile[28][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27607_
.subckt OAI21X1 A=$abc$48160$new_n11701_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27607_ Y=$abc$48160$new_n27608_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27606_ C=$abc$48160$new_n27608_ Y=$abc$48160$new_n27609_
.subckt NAND2X1 A=regfile[21][53] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27610_
.subckt NAND2X1 A=regfile[17][53] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27611_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27610_ C=$abc$48160$new_n27611_ Y=$abc$48160$new_n27612_
.subckt NAND2X1 A=regfile[16][53] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27613_
.subckt AOI21X1 A=regfile[20][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27614_
.subckt AOI21X1 A=$abc$48160$new_n27613_ B=$abc$48160$new_n27614_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27615_
.subckt AOI21X1 A=$abc$48160$new_n27612_ B=$abc$48160$new_n27615_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27616_
.subckt AOI21X1 A=regfile[27][53] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27617_
.subckt OAI21X1 A=$abc$48160$new_n11707_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n27617_ Y=$abc$48160$new_n27618_
.subckt AOI21X1 A=regfile[30][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27619_
.subckt OAI21X1 A=$abc$48160$new_n11702_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27619_ Y=$abc$48160$new_n27620_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27618_ C=$abc$48160$new_n27620_ Y=$abc$48160$new_n27621_
.subckt AOI21X1 A=regfile[23][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27622_
.subckt OAI21X1 A=$abc$48160$new_n11698_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27622_ Y=$abc$48160$new_n27623_
.subckt NAND2X1 A=regfile[18][53] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27624_
.subckt AOI21X1 A=regfile[22][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27625_
.subckt AOI21X1 A=$abc$48160$new_n27624_ B=$abc$48160$new_n27625_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27626_
.subckt AOI21X1 A=$abc$48160$new_n27623_ B=$abc$48160$new_n27626_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27627_
.subckt AOI22X1 A=$abc$48160$new_n27609_ B=$abc$48160$new_n27616_ C=$abc$48160$new_n27621_ D=$abc$48160$new_n27627_ Y=$abc$48160$new_n27628_
.subckt MUX2X1 A=regfile[13][53] B=regfile[9][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27629_
.subckt MUX2X1 A=$abc$48160$new_n11689_ B=$abc$48160$new_n11692_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27630_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27630_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27631_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27629_ C=$abc$48160$new_n27631_ Y=$abc$48160$new_n27632_
.subckt MUX2X1 A=regfile[4][53] B=regfile[0][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27633_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27633_ Y=$abc$48160$new_n27634_
.subckt MUX2X1 A=regfile[5][53] B=regfile[1][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27635_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27635_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27636_
.subckt AOI21X1 A=$abc$48160$new_n27634_ B=$abc$48160$new_n27636_ C=$abc$48160$new_n27632_ Y=$abc$48160$new_n27637_
.subckt MUX2X1 A=$abc$48160$new_n11690_ B=$abc$48160$new_n11694_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27638_
.subckt MUX2X1 A=regfile[15][53] B=regfile[11][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27639_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27639_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27640_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27638_ C=$abc$48160$new_n27640_ Y=$abc$48160$new_n27641_
.subckt MUX2X1 A=regfile[6][53] B=regfile[2][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27642_
.subckt MUX2X1 A=regfile[7][53] B=regfile[3][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27643_
.subckt MUX2X1 A=$abc$48160$new_n27642_ B=$abc$48160$new_n27643_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27644_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27641_ Y=$abc$48160$new_n27645_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27644_ C=$abc$48160$new_n27645_ Y=$abc$48160$new_n27646_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27637_ C=$abc$48160$new_n27646_ Y=$abc$48160$new_n27647_
.subckt MUX2X1 A=$abc$48160$new_n27628_ B=$abc$48160$new_n27647_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27648_
.subckt AOI21X1 A=regfile[55][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27649_
.subckt OAI21X1 A=$abc$48160$new_n11726_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27649_ Y=$abc$48160$new_n27650_
.subckt AOI21X1 A=regfile[54][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27651_
.subckt OAI21X1 A=$abc$48160$new_n11725_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27651_ Y=$abc$48160$new_n27652_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27650_ C=$abc$48160$new_n27652_ Y=$abc$48160$new_n27653_
.subckt AOI21X1 A=$abc$48160$new_n11728_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27654_
.subckt OAI21X1 A=regfile[49][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27654_ Y=$abc$48160$new_n27655_
.subckt MUX2X1 A=regfile[52][53] B=regfile[48][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27656_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27656_ C=$abc$48160$new_n27655_ Y=$abc$48160$new_n27657_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27657_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27658_
.subckt AOI21X1 A=regfile[59][53] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27659_
.subckt OAI21X1 A=$abc$48160$new_n11737_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n27659_ Y=$abc$48160$new_n27660_
.subckt AOI21X1 A=regfile[62][53] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27661_
.subckt OAI21X1 A=$abc$48160$new_n11732_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27661_ Y=$abc$48160$new_n27662_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27660_ C=$abc$48160$new_n27662_ Y=$abc$48160$new_n27663_
.subckt AOI21X1 A=$abc$48160$new_n11735_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27664_
.subckt OAI21X1 A=regfile[57][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27664_ Y=$abc$48160$new_n27665_
.subckt MUX2X1 A=regfile[60][53] B=regfile[56][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27666_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27666_ C=$abc$48160$new_n27665_ Y=$abc$48160$new_n27667_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27667_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n27668_
.subckt AOI22X1 A=$abc$48160$new_n27653_ B=$abc$48160$new_n27658_ C=$abc$48160$new_n27663_ D=$abc$48160$new_n27668_ Y=$abc$48160$new_n27669_
.subckt MUX2X1 A=regfile[38][53] B=regfile[34][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27670_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27670_ Y=$abc$48160$new_n27671_
.subckt MUX2X1 A=regfile[39][53] B=regfile[35][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27672_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27672_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27673_
.subckt MUX2X1 A=regfile[36][53] B=regfile[32][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27674_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27674_ Y=$abc$48160$new_n27675_
.subckt MUX2X1 A=regfile[37][53] B=regfile[33][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27676_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27676_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27677_
.subckt AOI21X1 A=$abc$48160$new_n11722_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27678_
.subckt OAI21X1 A=regfile[43][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27678_ Y=$abc$48160$new_n27679_
.subckt MUX2X1 A=regfile[46][53] B=regfile[42][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27680_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27680_ C=$abc$48160$new_n27679_ Y=$abc$48160$new_n27681_
.subckt AOI21X1 A=$abc$48160$new_n11720_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27682_
.subckt OAI21X1 A=regfile[41][53] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27682_ Y=$abc$48160$new_n27683_
.subckt MUX2X1 A=regfile[44][53] B=regfile[40][53] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27684_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27684_ C=$abc$48160$new_n27683_ Y=$abc$48160$new_n27685_
.subckt AOI22X1 A=$abc$48160$new_n27671_ B=$abc$48160$new_n27673_ C=$abc$48160$new_n27675_ D=$abc$48160$new_n27677_ Y=$abc$48160$new_n27686_
.subckt MUX2X1 A=$abc$48160$new_n27681_ B=$abc$48160$new_n27685_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27687_
.subckt MUX2X1 A=$abc$48160$new_n27686_ B=$abc$48160$new_n27687_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27688_
.subckt MUX2X1 A=$abc$48160$new_n27669_ B=$abc$48160$new_n27688_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27689_
.subckt MUX2X1 A=$abc$48160$new_n27648_ B=$abc$48160$new_n27689_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[53]
.subckt AOI21X1 A=$abc$48160$new_n11778_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27691_
.subckt OAI21X1 A=regfile[43][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27691_ Y=$abc$48160$new_n27692_
.subckt MUX2X1 A=regfile[46][54] B=regfile[42][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27693_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27693_ C=$abc$48160$new_n27692_ Y=$abc$48160$new_n27694_
.subckt AOI21X1 A=$abc$48160$new_n11776_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27695_
.subckt OAI21X1 A=regfile[41][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27695_ Y=$abc$48160$new_n27696_
.subckt MUX2X1 A=regfile[44][54] B=regfile[40][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27697_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27697_ C=$abc$48160$new_n27696_ Y=$abc$48160$new_n27698_
.subckt AOI21X1 A=$abc$48160$new_n11793_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27699_
.subckt OAI21X1 A=regfile[59][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27699_ Y=$abc$48160$new_n27700_
.subckt MUX2X1 A=$abc$48160$new_n11788_ B=$abc$48160$new_n11792_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27701_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27701_ Y=$abc$48160$new_n27702_
.subckt AOI21X1 A=$abc$48160$new_n11791_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27703_
.subckt OAI21X1 A=regfile[57][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27703_ Y=$abc$48160$new_n27704_
.subckt MUX2X1 A=$abc$48160$new_n11787_ B=$abc$48160$new_n11790_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27705_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27705_ Y=$abc$48160$new_n27706_
.subckt MUX2X1 A=regfile[38][54] B=regfile[34][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27707_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27707_ Y=$abc$48160$new_n27708_
.subckt MUX2X1 A=regfile[39][54] B=regfile[35][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27709_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27709_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27710_
.subckt MUX2X1 A=regfile[36][54] B=regfile[32][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27711_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27711_ Y=$abc$48160$new_n27712_
.subckt MUX2X1 A=regfile[37][54] B=regfile[33][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27713_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27713_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27714_
.subckt AOI21X1 A=$abc$48160$new_n11785_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27715_
.subckt OAI21X1 A=regfile[50][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27715_ Y=$abc$48160$new_n27716_
.subckt AOI21X1 A=$abc$48160$new_n11786_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27717_
.subckt OAI21X1 A=regfile[51][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27717_ Y=$abc$48160$new_n27718_
.subckt AOI21X1 A=$abc$48160$new_n11784_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27719_
.subckt OAI21X1 A=regfile[49][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27719_ Y=$abc$48160$new_n27720_
.subckt MUX2X1 A=$abc$48160$new_n11779_ B=$abc$48160$new_n11783_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27721_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27721_ Y=$abc$48160$new_n27722_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27700_ C=$abc$48160$new_n27702_ Y=$abc$48160$new_n27723_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27704_ C=$abc$48160$new_n27706_ Y=$abc$48160$new_n27724_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27723_ C=$abc$48160$new_n27724_ Y=$abc$48160$new_n27725_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27716_ C=$abc$48160$new_n27718_ Y=$abc$48160$new_n27726_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27720_ C=$abc$48160$new_n27722_ Y=$abc$48160$new_n27727_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27726_ C=$abc$48160$new_n27727_ Y=$abc$48160$new_n27728_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27725_ C=$abc$48160$new_n27728_ Y=$abc$48160$new_n27729_
.subckt AOI22X1 A=$abc$48160$new_n27708_ B=$abc$48160$new_n27710_ C=$abc$48160$new_n27712_ D=$abc$48160$new_n27714_ Y=$abc$48160$new_n27730_
.subckt MUX2X1 A=$abc$48160$new_n27694_ B=$abc$48160$new_n27698_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27731_
.subckt MUX2X1 A=$abc$48160$new_n27730_ B=$abc$48160$new_n27731_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27732_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27732_ C=$abc$48160$new_n27729_ Y=$abc$48160$new_n27733_
.subckt MUX2X1 A=regfile[23][54] B=regfile[19][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27734_
.subckt MUX2X1 A=regfile[22][54] B=regfile[18][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27735_
.subckt MUX2X1 A=$abc$48160$new_n27734_ B=$abc$48160$new_n27735_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27736_
.subckt MUX2X1 A=regfile[21][54] B=regfile[17][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27737_
.subckt MUX2X1 A=regfile[20][54] B=regfile[16][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27738_
.subckt MUX2X1 A=$abc$48160$new_n27737_ B=$abc$48160$new_n27738_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27739_
.subckt MUX2X1 A=$abc$48160$new_n27736_ B=$abc$48160$new_n27739_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27740_
.subckt AOI21X1 A=$abc$48160$new_n11743_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27741_
.subckt OAI21X1 A=regfile[1][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27741_ Y=$abc$48160$new_n27742_
.subckt MUX2X1 A=regfile[4][54] B=regfile[0][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27743_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27743_ C=$abc$48160$new_n27742_ Y=$abc$48160$new_n27744_
.subckt OAI21X1 A=regfile[3][54] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27745_
.subckt AOI21X1 A=$abc$48160$new_n11745_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27745_ Y=$abc$48160$new_n27746_
.subckt OAI21X1 A=regfile[2][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27747_
.subckt AOI21X1 A=$abc$48160$new_n11744_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27747_ Y=$abc$48160$new_n27748_
.subckt OR2X1 A=$abc$48160$new_n27746_ B=$abc$48160$new_n27748_ Y=$abc$48160$new_n27749_
.subckt MUX2X1 A=$abc$48160$new_n27744_ B=$abc$48160$new_n27749_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27750_
.subckt MUX2X1 A=regfile[12][54] B=regfile[8][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27751_
.subckt MUX2X1 A=regfile[13][54] B=regfile[9][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27752_
.subckt MUX2X1 A=$abc$48160$new_n27751_ B=$abc$48160$new_n27752_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27753_
.subckt MUX2X1 A=regfile[14][54] B=regfile[10][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27754_
.subckt MUX2X1 A=regfile[15][54] B=regfile[11][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27755_
.subckt MUX2X1 A=$abc$48160$new_n27754_ B=$abc$48160$new_n27755_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27756_
.subckt MUX2X1 A=$abc$48160$new_n27753_ B=$abc$48160$new_n27756_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27757_
.subckt MUX2X1 A=$abc$48160$new_n27750_ B=$abc$48160$new_n27757_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27758_
.subckt AOI21X1 A=$abc$48160$new_n11761_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27759_
.subckt OAI21X1 A=regfile[25][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27759_ Y=$abc$48160$new_n27760_
.subckt MUX2X1 A=regfile[28][54] B=regfile[24][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27761_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27761_ C=$abc$48160$new_n27760_ Y=$abc$48160$new_n27762_
.subckt AOI21X1 A=$abc$48160$new_n11763_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27763_
.subckt OAI21X1 A=regfile[27][54] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27763_ Y=$abc$48160$new_n27764_
.subckt MUX2X1 A=regfile[30][54] B=regfile[26][54] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27765_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27765_ C=$abc$48160$new_n27764_ Y=$abc$48160$new_n27766_
.subckt MUX2X1 A=$abc$48160$new_n27762_ B=$abc$48160$new_n27766_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27767_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27740_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27768_
.subckt INVX1 A=$abc$48160$new_n27768_ Y=$abc$48160$new_n27769_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27767_ C=$abc$48160$new_n27769_ Y=$abc$48160$new_n27770_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27758_ C=$abc$48160$new_n27770_ Y=$abc$48160$new_n27771_
.subckt MUX2X1 A=$abc$48160$new_n27733_ B=$abc$48160$new_n27771_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[54]
.subckt AOI21X1 A=$abc$48160$new_n11834_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27773_
.subckt OAI21X1 A=regfile[43][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27773_ Y=$abc$48160$new_n27774_
.subckt MUX2X1 A=regfile[46][55] B=regfile[42][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27775_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27775_ C=$abc$48160$new_n27774_ Y=$abc$48160$new_n27776_
.subckt AOI21X1 A=$abc$48160$new_n11832_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27777_
.subckt OAI21X1 A=regfile[41][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27777_ Y=$abc$48160$new_n27778_
.subckt MUX2X1 A=regfile[44][55] B=regfile[40][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27779_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27779_ C=$abc$48160$new_n27778_ Y=$abc$48160$new_n27780_
.subckt AOI21X1 A=$abc$48160$new_n11849_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27781_
.subckt OAI21X1 A=regfile[59][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27781_ Y=$abc$48160$new_n27782_
.subckt MUX2X1 A=$abc$48160$new_n11844_ B=$abc$48160$new_n11848_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27783_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27783_ Y=$abc$48160$new_n27784_
.subckt AOI21X1 A=$abc$48160$new_n11847_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27785_
.subckt OAI21X1 A=regfile[57][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27785_ Y=$abc$48160$new_n27786_
.subckt MUX2X1 A=$abc$48160$new_n11843_ B=$abc$48160$new_n11846_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27787_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27787_ Y=$abc$48160$new_n27788_
.subckt MUX2X1 A=regfile[38][55] B=regfile[34][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27789_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27789_ Y=$abc$48160$new_n27790_
.subckt MUX2X1 A=regfile[39][55] B=regfile[35][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27791_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27791_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27792_
.subckt MUX2X1 A=regfile[36][55] B=regfile[32][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27793_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27793_ Y=$abc$48160$new_n27794_
.subckt MUX2X1 A=regfile[37][55] B=regfile[33][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27795_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27795_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27796_
.subckt AOI21X1 A=$abc$48160$new_n11841_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27797_
.subckt OAI21X1 A=regfile[50][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27797_ Y=$abc$48160$new_n27798_
.subckt AOI21X1 A=$abc$48160$new_n11842_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27799_
.subckt OAI21X1 A=regfile[51][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27799_ Y=$abc$48160$new_n27800_
.subckt AOI21X1 A=$abc$48160$new_n11840_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27801_
.subckt OAI21X1 A=regfile[49][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27801_ Y=$abc$48160$new_n27802_
.subckt MUX2X1 A=$abc$48160$new_n11835_ B=$abc$48160$new_n11839_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27803_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27803_ Y=$abc$48160$new_n27804_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27782_ C=$abc$48160$new_n27784_ Y=$abc$48160$new_n27805_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27786_ C=$abc$48160$new_n27788_ Y=$abc$48160$new_n27806_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27805_ C=$abc$48160$new_n27806_ Y=$abc$48160$new_n27807_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27798_ C=$abc$48160$new_n27800_ Y=$abc$48160$new_n27808_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27802_ C=$abc$48160$new_n27804_ Y=$abc$48160$new_n27809_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27808_ C=$abc$48160$new_n27809_ Y=$abc$48160$new_n27810_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27807_ C=$abc$48160$new_n27810_ Y=$abc$48160$new_n27811_
.subckt AOI22X1 A=$abc$48160$new_n27790_ B=$abc$48160$new_n27792_ C=$abc$48160$new_n27794_ D=$abc$48160$new_n27796_ Y=$abc$48160$new_n27812_
.subckt MUX2X1 A=$abc$48160$new_n27776_ B=$abc$48160$new_n27780_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27813_
.subckt MUX2X1 A=$abc$48160$new_n27812_ B=$abc$48160$new_n27813_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27814_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27814_ C=$abc$48160$new_n27811_ Y=$abc$48160$new_n27815_
.subckt MUX2X1 A=regfile[23][55] B=regfile[19][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27816_
.subckt MUX2X1 A=regfile[22][55] B=regfile[18][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27817_
.subckt MUX2X1 A=$abc$48160$new_n27816_ B=$abc$48160$new_n27817_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27818_
.subckt MUX2X1 A=regfile[21][55] B=regfile[17][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27819_
.subckt MUX2X1 A=regfile[20][55] B=regfile[16][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27820_
.subckt MUX2X1 A=$abc$48160$new_n27819_ B=$abc$48160$new_n27820_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27821_
.subckt MUX2X1 A=$abc$48160$new_n27818_ B=$abc$48160$new_n27821_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27822_
.subckt AOI21X1 A=$abc$48160$new_n11799_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27823_
.subckt OAI21X1 A=regfile[1][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27823_ Y=$abc$48160$new_n27824_
.subckt MUX2X1 A=regfile[4][55] B=regfile[0][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27825_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27825_ C=$abc$48160$new_n27824_ Y=$abc$48160$new_n27826_
.subckt AOI21X1 A=$abc$48160$new_n11801_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27827_
.subckt OAI21X1 A=regfile[3][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27827_ Y=$abc$48160$new_n27828_
.subckt AOI21X1 A=$abc$48160$new_n11800_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27829_
.subckt OAI21X1 A=regfile[2][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27829_ Y=$abc$48160$new_n27830_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27828_ C=$abc$48160$new_n27830_ Y=$abc$48160$new_n27831_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27826_ C=$abc$48160$new_n27831_ Y=$abc$48160$new_n27832_
.subckt MUX2X1 A=regfile[12][55] B=regfile[8][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27833_
.subckt MUX2X1 A=regfile[13][55] B=regfile[9][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27834_
.subckt MUX2X1 A=$abc$48160$new_n27833_ B=$abc$48160$new_n27834_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27835_
.subckt MUX2X1 A=regfile[14][55] B=regfile[10][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27836_
.subckt MUX2X1 A=regfile[15][55] B=regfile[11][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27837_
.subckt MUX2X1 A=$abc$48160$new_n27836_ B=$abc$48160$new_n27837_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27838_
.subckt MUX2X1 A=$abc$48160$new_n27835_ B=$abc$48160$new_n27838_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27839_
.subckt MUX2X1 A=$abc$48160$new_n27832_ B=$abc$48160$new_n27839_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27840_
.subckt AOI21X1 A=$abc$48160$new_n11817_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27841_
.subckt OAI21X1 A=regfile[25][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27841_ Y=$abc$48160$new_n27842_
.subckt MUX2X1 A=regfile[28][55] B=regfile[24][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27843_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27843_ C=$abc$48160$new_n27842_ Y=$abc$48160$new_n27844_
.subckt AOI21X1 A=$abc$48160$new_n11819_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27845_
.subckt OAI21X1 A=regfile[27][55] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27845_ Y=$abc$48160$new_n27846_
.subckt MUX2X1 A=regfile[30][55] B=regfile[26][55] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27847_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27847_ C=$abc$48160$new_n27846_ Y=$abc$48160$new_n27848_
.subckt MUX2X1 A=$abc$48160$new_n27844_ B=$abc$48160$new_n27848_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27849_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27822_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27850_
.subckt INVX1 A=$abc$48160$new_n27850_ Y=$abc$48160$new_n27851_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27849_ C=$abc$48160$new_n27851_ Y=$abc$48160$new_n27852_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27840_ C=$abc$48160$new_n27852_ Y=$abc$48160$new_n27853_
.subckt MUX2X1 A=$abc$48160$new_n27815_ B=$abc$48160$new_n27853_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[55]
.subckt NAND2X1 A=regfile[58][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27855_
.subckt AOI21X1 A=regfile[62][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27856_
.subckt NAND2X1 A=regfile[63][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27857_
.subckt AOI21X1 A=regfile[59][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27858_
.subckt AOI22X1 A=$abc$48160$new_n27855_ B=$abc$48160$new_n27856_ C=$abc$48160$new_n27857_ D=$abc$48160$new_n27858_ Y=$abc$48160$new_n27859_
.subckt NAND2X1 A=regfile[56][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27860_
.subckt AOI21X1 A=regfile[60][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27861_
.subckt NAND2X1 A=regfile[61][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27862_
.subckt AOI21X1 A=regfile[57][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27863_
.subckt AOI22X1 A=$abc$48160$new_n27860_ B=$abc$48160$new_n27861_ C=$abc$48160$new_n27862_ D=$abc$48160$new_n27863_ Y=$abc$48160$new_n27864_
.subckt MUX2X1 A=$abc$48160$new_n27859_ B=$abc$48160$new_n27864_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27865_
.subckt NAND2X1 A=regfile[42][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27866_
.subckt AOI21X1 A=regfile[46][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27867_
.subckt NAND2X1 A=regfile[47][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27868_
.subckt AOI21X1 A=regfile[43][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27869_
.subckt AOI22X1 A=$abc$48160$new_n27866_ B=$abc$48160$new_n27867_ C=$abc$48160$new_n27868_ D=$abc$48160$new_n27869_ Y=$abc$48160$new_n27870_
.subckt NAND2X1 A=regfile[40][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27871_
.subckt AOI21X1 A=regfile[44][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27872_
.subckt NAND2X1 A=regfile[45][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27873_
.subckt AOI21X1 A=regfile[41][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27874_
.subckt AOI22X1 A=$abc$48160$new_n27871_ B=$abc$48160$new_n27872_ C=$abc$48160$new_n27873_ D=$abc$48160$new_n27874_ Y=$abc$48160$new_n27875_
.subckt MUX2X1 A=$abc$48160$new_n27870_ B=$abc$48160$new_n27875_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27876_
.subckt MUX2X1 A=$abc$48160$new_n27865_ B=$abc$48160$new_n27876_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27877_
.subckt NAND2X1 A=regfile[50][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27878_
.subckt AOI21X1 A=regfile[54][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27879_
.subckt NAND2X1 A=regfile[51][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27880_
.subckt AOI21X1 A=regfile[55][56] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27881_
.subckt AOI22X1 A=$abc$48160$new_n27878_ B=$abc$48160$new_n27879_ C=$abc$48160$new_n27880_ D=$abc$48160$new_n27881_ Y=$abc$48160$new_n27882_
.subckt NAND2X1 A=regfile[48][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27883_
.subckt AOI21X1 A=regfile[52][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27884_
.subckt NAND2X1 A=regfile[53][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27885_
.subckt AOI21X1 A=regfile[49][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27886_
.subckt AOI22X1 A=$abc$48160$new_n27883_ B=$abc$48160$new_n27884_ C=$abc$48160$new_n27885_ D=$abc$48160$new_n27886_ Y=$abc$48160$new_n27887_
.subckt MUX2X1 A=$abc$48160$new_n27882_ B=$abc$48160$new_n27887_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27888_
.subckt NAND2X1 A=regfile[34][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27889_
.subckt AOI21X1 A=regfile[38][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27890_
.subckt NAND2X1 A=regfile[35][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27891_
.subckt AOI21X1 A=regfile[39][56] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27892_
.subckt AOI22X1 A=$abc$48160$new_n27889_ B=$abc$48160$new_n27890_ C=$abc$48160$new_n27891_ D=$abc$48160$new_n27892_ Y=$abc$48160$new_n27893_
.subckt NAND2X1 A=regfile[32][56] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n27894_
.subckt AOI21X1 A=regfile[36][56] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27895_
.subckt NAND2X1 A=regfile[37][56] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27896_
.subckt AOI21X1 A=regfile[33][56] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27897_
.subckt AOI22X1 A=$abc$48160$new_n27894_ B=$abc$48160$new_n27895_ C=$abc$48160$new_n27896_ D=$abc$48160$new_n27897_ Y=$abc$48160$new_n27898_
.subckt MUX2X1 A=$abc$48160$new_n27893_ B=$abc$48160$new_n27898_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27899_
.subckt MUX2X1 A=$abc$48160$new_n27888_ B=$abc$48160$new_n27899_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27900_
.subckt MUX2X1 A=$abc$48160$new_n27877_ B=$abc$48160$new_n27900_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27901_
.subckt MUX2X1 A=regfile[29][56] B=regfile[28][56] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27902_
.subckt MUX2X1 A=regfile[25][56] B=regfile[24][56] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27903_
.subckt MUX2X1 A=$abc$48160$new_n27902_ B=$abc$48160$new_n27903_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27904_
.subckt NAND2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27904_ Y=$abc$48160$new_n27905_
.subckt MUX2X1 A=regfile[31][56] B=regfile[30][56] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27906_
.subckt MUX2X1 A=regfile[27][56] B=regfile[26][56] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27907_
.subckt MUX2X1 A=$abc$48160$new_n27906_ B=$abc$48160$new_n27907_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27908_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27908_ C=$abc$48160$new_n12372_ Y=$abc$48160$new_n27909_
.subckt AOI21X1 A=regfile[14][56] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n27910_
.subckt OAI21X1 A=$abc$48160$new_n11862_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n27910_ Y=$abc$48160$new_n27911_
.subckt AOI21X1 A=regfile[10][56] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27912_
.subckt OAI21X1 A=$abc$48160$new_n11858_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n27912_ Y=$abc$48160$new_n27913_
.subckt NAND3X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27911_ C=$abc$48160$new_n27913_ Y=$abc$48160$new_n27914_
.subckt AOI21X1 A=regfile[15][56] B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n12370_ Y=$abc$48160$new_n27915_
.subckt OAI21X1 A=$abc$48160$new_n11863_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n27915_ Y=$abc$48160$new_n27916_
.subckt AOI21X1 A=regfile[11][56] B=$\regfile$rdreg[1]$q[1] C=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27917_
.subckt OAI21X1 A=$abc$48160$new_n11859_ B=$\regfile$rdreg[1]$q[1] C=$abc$48160$new_n27917_ Y=$abc$48160$new_n27918_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27916_ C=$abc$48160$new_n27918_ Y=$abc$48160$new_n27919_
.subckt AND2X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n27919_ Y=$abc$48160$new_n27920_
.subckt AOI22X1 A=$abc$48160$new_n27905_ B=$abc$48160$new_n27909_ C=$abc$48160$new_n27914_ D=$abc$48160$new_n27920_ Y=$abc$48160$new_n27921_
.subckt MUX2X1 A=regfile[21][56] B=regfile[17][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27922_
.subckt MUX2X1 A=regfile[20][56] B=regfile[16][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27923_
.subckt MUX2X1 A=$abc$48160$new_n27922_ B=$abc$48160$new_n27923_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27924_
.subckt MUX2X1 A=regfile[23][56] B=regfile[19][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27925_
.subckt MUX2X1 A=regfile[22][56] B=regfile[18][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27926_
.subckt MUX2X1 A=$abc$48160$new_n27925_ B=$abc$48160$new_n27926_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27927_
.subckt MUX2X1 A=$abc$48160$new_n27924_ B=$abc$48160$new_n27927_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27928_
.subckt MUX2X1 A=regfile[6][56] B=regfile[2][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27929_
.subckt MUX2X1 A=regfile[7][56] B=regfile[3][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27930_
.subckt MUX2X1 A=$abc$48160$new_n27929_ B=$abc$48160$new_n27930_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n27931_
.subckt MUX2X1 A=regfile[5][56] B=regfile[1][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27932_
.subckt MUX2X1 A=regfile[4][56] B=regfile[0][56] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27933_
.subckt MUX2X1 A=$abc$48160$new_n27932_ B=$abc$48160$new_n27933_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27934_
.subckt MUX2X1 A=$abc$48160$new_n27931_ B=$abc$48160$new_n27934_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27935_
.subckt MUX2X1 A=$abc$48160$new_n27928_ B=$abc$48160$new_n27935_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n27936_
.subckt MUX2X1 A=$abc$48160$new_n27921_ B=$abc$48160$new_n27936_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n27937_
.subckt MUX2X1 A=$abc$48160$new_n27901_ B=$abc$48160$new_n27937_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[56]
.subckt AOI21X1 A=$abc$48160$new_n11947_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27939_
.subckt OAI21X1 A=regfile[43][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27939_ Y=$abc$48160$new_n27940_
.subckt MUX2X1 A=regfile[46][57] B=regfile[42][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27941_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27941_ C=$abc$48160$new_n27940_ Y=$abc$48160$new_n27942_
.subckt AOI21X1 A=$abc$48160$new_n11945_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27943_
.subckt OAI21X1 A=regfile[41][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27943_ Y=$abc$48160$new_n27944_
.subckt MUX2X1 A=regfile[44][57] B=regfile[40][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27945_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27945_ C=$abc$48160$new_n27944_ Y=$abc$48160$new_n27946_
.subckt AOI21X1 A=$abc$48160$new_n11962_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27947_
.subckt OAI21X1 A=regfile[59][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27947_ Y=$abc$48160$new_n27948_
.subckt MUX2X1 A=$abc$48160$new_n11957_ B=$abc$48160$new_n11961_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27949_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27949_ Y=$abc$48160$new_n27950_
.subckt AOI21X1 A=$abc$48160$new_n11960_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27951_
.subckt OAI21X1 A=regfile[57][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27951_ Y=$abc$48160$new_n27952_
.subckt MUX2X1 A=$abc$48160$new_n11956_ B=$abc$48160$new_n11959_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27953_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27953_ Y=$abc$48160$new_n27954_
.subckt MUX2X1 A=regfile[38][57] B=regfile[34][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27955_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27955_ Y=$abc$48160$new_n27956_
.subckt MUX2X1 A=regfile[39][57] B=regfile[35][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27957_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27957_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n27958_
.subckt MUX2X1 A=regfile[36][57] B=regfile[32][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27959_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27959_ Y=$abc$48160$new_n27960_
.subckt MUX2X1 A=regfile[37][57] B=regfile[33][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27961_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27961_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27962_
.subckt AOI21X1 A=$abc$48160$new_n11954_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27963_
.subckt OAI21X1 A=regfile[50][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27963_ Y=$abc$48160$new_n27964_
.subckt AOI21X1 A=$abc$48160$new_n11955_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27965_
.subckt OAI21X1 A=regfile[51][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27965_ Y=$abc$48160$new_n27966_
.subckt AOI21X1 A=$abc$48160$new_n11953_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27967_
.subckt OAI21X1 A=regfile[49][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27967_ Y=$abc$48160$new_n27968_
.subckt MUX2X1 A=$abc$48160$new_n11948_ B=$abc$48160$new_n11952_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n27969_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n27969_ Y=$abc$48160$new_n27970_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27948_ C=$abc$48160$new_n27950_ Y=$abc$48160$new_n27971_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27952_ C=$abc$48160$new_n27954_ Y=$abc$48160$new_n27972_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27971_ C=$abc$48160$new_n27972_ Y=$abc$48160$new_n27973_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n27964_ C=$abc$48160$new_n27966_ Y=$abc$48160$new_n27974_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n27968_ C=$abc$48160$new_n27970_ Y=$abc$48160$new_n27975_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n27974_ C=$abc$48160$new_n27975_ Y=$abc$48160$new_n27976_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27973_ C=$abc$48160$new_n27976_ Y=$abc$48160$new_n27977_
.subckt AOI22X1 A=$abc$48160$new_n27956_ B=$abc$48160$new_n27958_ C=$abc$48160$new_n27960_ D=$abc$48160$new_n27962_ Y=$abc$48160$new_n27978_
.subckt MUX2X1 A=$abc$48160$new_n27942_ B=$abc$48160$new_n27946_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27979_
.subckt MUX2X1 A=$abc$48160$new_n27978_ B=$abc$48160$new_n27979_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n27980_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n27980_ C=$abc$48160$new_n27977_ Y=$abc$48160$new_n27981_
.subckt MUX2X1 A=regfile[23][57] B=regfile[19][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27982_
.subckt MUX2X1 A=regfile[22][57] B=regfile[18][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27983_
.subckt MUX2X1 A=$abc$48160$new_n27982_ B=$abc$48160$new_n27983_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27984_
.subckt MUX2X1 A=regfile[21][57] B=regfile[17][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27985_
.subckt MUX2X1 A=regfile[20][57] B=regfile[16][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27986_
.subckt MUX2X1 A=$abc$48160$new_n27985_ B=$abc$48160$new_n27986_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27987_
.subckt MUX2X1 A=$abc$48160$new_n27984_ B=$abc$48160$new_n27987_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n27988_
.subckt AOI21X1 A=$abc$48160$new_n11912_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27989_
.subckt OAI21X1 A=regfile[1][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27989_ Y=$abc$48160$new_n27990_
.subckt MUX2X1 A=regfile[4][57] B=regfile[0][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27991_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n27991_ C=$abc$48160$new_n27990_ Y=$abc$48160$new_n27992_
.subckt OAI21X1 A=regfile[3][57] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n27993_
.subckt AOI21X1 A=$abc$48160$new_n11914_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27993_ Y=$abc$48160$new_n27994_
.subckt OAI21X1 A=regfile[2][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n27995_
.subckt AOI21X1 A=$abc$48160$new_n11913_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n27995_ Y=$abc$48160$new_n27996_
.subckt OR2X1 A=$abc$48160$new_n27994_ B=$abc$48160$new_n27996_ Y=$abc$48160$new_n27997_
.subckt MUX2X1 A=$abc$48160$new_n27992_ B=$abc$48160$new_n27997_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n27998_
.subckt MUX2X1 A=regfile[12][57] B=regfile[8][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n27999_
.subckt MUX2X1 A=regfile[13][57] B=regfile[9][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28000_
.subckt MUX2X1 A=$abc$48160$new_n27999_ B=$abc$48160$new_n28000_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28001_
.subckt MUX2X1 A=regfile[14][57] B=regfile[10][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28002_
.subckt MUX2X1 A=regfile[15][57] B=regfile[11][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28003_
.subckt MUX2X1 A=$abc$48160$new_n28002_ B=$abc$48160$new_n28003_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28004_
.subckt MUX2X1 A=$abc$48160$new_n28001_ B=$abc$48160$new_n28004_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28005_
.subckt MUX2X1 A=$abc$48160$new_n27998_ B=$abc$48160$new_n28005_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28006_
.subckt AOI21X1 A=$abc$48160$new_n11930_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28007_
.subckt OAI21X1 A=regfile[25][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28007_ Y=$abc$48160$new_n28008_
.subckt MUX2X1 A=regfile[28][57] B=regfile[24][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28009_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28009_ C=$abc$48160$new_n28008_ Y=$abc$48160$new_n28010_
.subckt AOI21X1 A=$abc$48160$new_n11932_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28011_
.subckt OAI21X1 A=regfile[27][57] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28011_ Y=$abc$48160$new_n28012_
.subckt MUX2X1 A=regfile[30][57] B=regfile[26][57] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28013_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28013_ C=$abc$48160$new_n28012_ Y=$abc$48160$new_n28014_
.subckt MUX2X1 A=$abc$48160$new_n28010_ B=$abc$48160$new_n28014_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28015_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n27988_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28016_
.subckt INVX1 A=$abc$48160$new_n28016_ Y=$abc$48160$new_n28017_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28015_ C=$abc$48160$new_n28017_ Y=$abc$48160$new_n28018_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28006_ C=$abc$48160$new_n28018_ Y=$abc$48160$new_n28019_
.subckt MUX2X1 A=$abc$48160$new_n27981_ B=$abc$48160$new_n28019_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[57]
.subckt AOI21X1 A=$abc$48160$new_n12003_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28021_
.subckt OAI21X1 A=regfile[43][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28021_ Y=$abc$48160$new_n28022_
.subckt MUX2X1 A=regfile[46][58] B=regfile[42][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28023_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28023_ C=$abc$48160$new_n28022_ Y=$abc$48160$new_n28024_
.subckt AOI21X1 A=$abc$48160$new_n12001_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28025_
.subckt OAI21X1 A=regfile[41][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28025_ Y=$abc$48160$new_n28026_
.subckt MUX2X1 A=regfile[44][58] B=regfile[40][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28027_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28027_ C=$abc$48160$new_n28026_ Y=$abc$48160$new_n28028_
.subckt AOI21X1 A=$abc$48160$new_n12018_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28029_
.subckt OAI21X1 A=regfile[59][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28029_ Y=$abc$48160$new_n28030_
.subckt MUX2X1 A=$abc$48160$new_n12013_ B=$abc$48160$new_n12017_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28031_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28031_ Y=$abc$48160$new_n28032_
.subckt AOI21X1 A=$abc$48160$new_n12016_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28033_
.subckt OAI21X1 A=regfile[57][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28033_ Y=$abc$48160$new_n28034_
.subckt MUX2X1 A=$abc$48160$new_n12012_ B=$abc$48160$new_n12015_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28035_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28035_ Y=$abc$48160$new_n28036_
.subckt MUX2X1 A=regfile[38][58] B=regfile[34][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28037_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28037_ Y=$abc$48160$new_n28038_
.subckt MUX2X1 A=regfile[39][58] B=regfile[35][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28039_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28039_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28040_
.subckt MUX2X1 A=regfile[36][58] B=regfile[32][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28041_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28041_ Y=$abc$48160$new_n28042_
.subckt MUX2X1 A=regfile[37][58] B=regfile[33][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28043_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28043_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28044_
.subckt AOI21X1 A=$abc$48160$new_n12010_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28045_
.subckt OAI21X1 A=regfile[50][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28045_ Y=$abc$48160$new_n28046_
.subckt AOI21X1 A=$abc$48160$new_n12011_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28047_
.subckt OAI21X1 A=regfile[51][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28047_ Y=$abc$48160$new_n28048_
.subckt AOI21X1 A=$abc$48160$new_n12009_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28049_
.subckt OAI21X1 A=regfile[49][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28049_ Y=$abc$48160$new_n28050_
.subckt MUX2X1 A=$abc$48160$new_n12004_ B=$abc$48160$new_n12008_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28051_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28051_ Y=$abc$48160$new_n28052_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28030_ C=$abc$48160$new_n28032_ Y=$abc$48160$new_n28053_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28034_ C=$abc$48160$new_n28036_ Y=$abc$48160$new_n28054_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28053_ C=$abc$48160$new_n28054_ Y=$abc$48160$new_n28055_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28046_ C=$abc$48160$new_n28048_ Y=$abc$48160$new_n28056_
.subckt NAND3X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28050_ C=$abc$48160$new_n28052_ Y=$abc$48160$new_n28057_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28056_ C=$abc$48160$new_n28057_ Y=$abc$48160$new_n28058_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28055_ C=$abc$48160$new_n28058_ Y=$abc$48160$new_n28059_
.subckt AOI22X1 A=$abc$48160$new_n28038_ B=$abc$48160$new_n28040_ C=$abc$48160$new_n28042_ D=$abc$48160$new_n28044_ Y=$abc$48160$new_n28060_
.subckt MUX2X1 A=$abc$48160$new_n28024_ B=$abc$48160$new_n28028_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28061_
.subckt MUX2X1 A=$abc$48160$new_n28060_ B=$abc$48160$new_n28061_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28062_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28062_ C=$abc$48160$new_n28059_ Y=$abc$48160$new_n28063_
.subckt MUX2X1 A=regfile[23][58] B=regfile[19][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28064_
.subckt MUX2X1 A=regfile[22][58] B=regfile[18][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28065_
.subckt MUX2X1 A=$abc$48160$new_n28064_ B=$abc$48160$new_n28065_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28066_
.subckt MUX2X1 A=regfile[21][58] B=regfile[17][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28067_
.subckt MUX2X1 A=regfile[20][58] B=regfile[16][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28068_
.subckt MUX2X1 A=$abc$48160$new_n28067_ B=$abc$48160$new_n28068_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28069_
.subckt MUX2X1 A=$abc$48160$new_n28066_ B=$abc$48160$new_n28069_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28070_
.subckt AOI21X1 A=$abc$48160$new_n11968_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28071_
.subckt OAI21X1 A=regfile[1][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28071_ Y=$abc$48160$new_n28072_
.subckt MUX2X1 A=regfile[4][58] B=regfile[0][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28073_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28073_ C=$abc$48160$new_n28072_ Y=$abc$48160$new_n28074_
.subckt OAI21X1 A=regfile[3][58] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28075_
.subckt AOI21X1 A=$abc$48160$new_n11970_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28075_ Y=$abc$48160$new_n28076_
.subckt OAI21X1 A=regfile[2][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28077_
.subckt AOI21X1 A=$abc$48160$new_n11969_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28077_ Y=$abc$48160$new_n28078_
.subckt OR2X1 A=$abc$48160$new_n28076_ B=$abc$48160$new_n28078_ Y=$abc$48160$new_n28079_
.subckt MUX2X1 A=$abc$48160$new_n28074_ B=$abc$48160$new_n28079_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28080_
.subckt MUX2X1 A=regfile[12][58] B=regfile[8][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28081_
.subckt MUX2X1 A=regfile[13][58] B=regfile[9][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28082_
.subckt MUX2X1 A=$abc$48160$new_n28081_ B=$abc$48160$new_n28082_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28083_
.subckt MUX2X1 A=regfile[14][58] B=regfile[10][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28084_
.subckt MUX2X1 A=regfile[15][58] B=regfile[11][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28085_
.subckt MUX2X1 A=$abc$48160$new_n28084_ B=$abc$48160$new_n28085_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28086_
.subckt MUX2X1 A=$abc$48160$new_n28083_ B=$abc$48160$new_n28086_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28087_
.subckt INVX1 A=$abc$48160$new_n28087_ Y=$abc$48160$new_n28088_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28088_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28089_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28080_ C=$abc$48160$new_n28089_ Y=$abc$48160$new_n28090_
.subckt NOR2X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28070_ Y=$abc$48160$new_n28091_
.subckt AOI21X1 A=$abc$48160$new_n11986_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28092_
.subckt OAI21X1 A=regfile[25][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28092_ Y=$abc$48160$new_n28093_
.subckt MUX2X1 A=regfile[28][58] B=regfile[24][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28094_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28094_ C=$abc$48160$new_n28093_ Y=$abc$48160$new_n28095_
.subckt AOI21X1 A=$abc$48160$new_n11988_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28096_
.subckt OAI21X1 A=regfile[27][58] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28096_ Y=$abc$48160$new_n28097_
.subckt MUX2X1 A=regfile[30][58] B=regfile[26][58] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28098_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28098_ C=$abc$48160$new_n28097_ Y=$abc$48160$new_n28099_
.subckt MUX2X1 A=$abc$48160$new_n28095_ B=$abc$48160$new_n28099_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28100_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28100_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28101_
.subckt OAI21X1 A=$abc$48160$new_n28091_ B=$abc$48160$new_n28101_ C=$abc$48160$new_n28090_ Y=$abc$48160$new_n28102_
.subckt MUX2X1 A=$abc$48160$new_n28063_ B=$abc$48160$new_n28102_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[58]
.subckt AOI21X1 A=regfile[25][59] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28104_
.subckt OAI21X1 A=$abc$48160$new_n12043_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28104_ Y=$abc$48160$new_n28105_
.subckt AOI21X1 A=regfile[28][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28106_
.subckt OAI21X1 A=$abc$48160$new_n12039_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28106_ Y=$abc$48160$new_n28107_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28105_ C=$abc$48160$new_n28107_ Y=$abc$48160$new_n28108_
.subckt NAND2X1 A=regfile[21][59] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28109_
.subckt NAND2X1 A=regfile[17][59] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28110_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28109_ C=$abc$48160$new_n28110_ Y=$abc$48160$new_n28111_
.subckt NAND2X1 A=regfile[16][59] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28112_
.subckt AOI21X1 A=regfile[20][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28113_
.subckt AOI21X1 A=$abc$48160$new_n28112_ B=$abc$48160$new_n28113_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28114_
.subckt AOI21X1 A=$abc$48160$new_n28111_ B=$abc$48160$new_n28114_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28115_
.subckt AOI21X1 A=regfile[27][59] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28116_
.subckt OAI21X1 A=$abc$48160$new_n12045_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28116_ Y=$abc$48160$new_n28117_
.subckt AOI21X1 A=regfile[30][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28118_
.subckt OAI21X1 A=$abc$48160$new_n12040_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28118_ Y=$abc$48160$new_n28119_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28117_ C=$abc$48160$new_n28119_ Y=$abc$48160$new_n28120_
.subckt AOI21X1 A=regfile[23][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28121_
.subckt OAI21X1 A=$abc$48160$new_n12037_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28121_ Y=$abc$48160$new_n28122_
.subckt NAND2X1 A=regfile[18][59] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28123_
.subckt AOI21X1 A=regfile[22][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28124_
.subckt AOI21X1 A=$abc$48160$new_n28123_ B=$abc$48160$new_n28124_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28125_
.subckt AOI21X1 A=$abc$48160$new_n28122_ B=$abc$48160$new_n28125_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28126_
.subckt AOI22X1 A=$abc$48160$new_n28108_ B=$abc$48160$new_n28115_ C=$abc$48160$new_n28120_ D=$abc$48160$new_n28126_ Y=$abc$48160$new_n28127_
.subckt MUX2X1 A=$abc$48160$new_n12028_ B=$abc$48160$new_n12032_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28128_
.subckt MUX2X1 A=regfile[12][59] B=regfile[8][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28129_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28129_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28130_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28128_ C=$abc$48160$new_n28130_ Y=$abc$48160$new_n28131_
.subckt MUX2X1 A=regfile[4][59] B=regfile[0][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28132_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28132_ Y=$abc$48160$new_n28133_
.subckt MUX2X1 A=regfile[5][59] B=regfile[1][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28134_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28134_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28135_
.subckt AOI21X1 A=$abc$48160$new_n28133_ B=$abc$48160$new_n28135_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28136_
.subckt MUX2X1 A=$abc$48160$new_n12029_ B=$abc$48160$new_n12033_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28137_
.subckt MUX2X1 A=regfile[15][59] B=regfile[11][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28138_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28138_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28139_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28137_ C=$abc$48160$new_n28139_ Y=$abc$48160$new_n28140_
.subckt MUX2X1 A=regfile[6][59] B=regfile[2][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28141_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28141_ Y=$abc$48160$new_n28142_
.subckt MUX2X1 A=regfile[7][59] B=regfile[3][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28143_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28143_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28144_
.subckt AOI21X1 A=$abc$48160$new_n28142_ B=$abc$48160$new_n28144_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28145_
.subckt AOI22X1 A=$abc$48160$new_n28131_ B=$abc$48160$new_n28136_ C=$abc$48160$new_n28140_ D=$abc$48160$new_n28145_ Y=$abc$48160$new_n28146_
.subckt MUX2X1 A=$abc$48160$new_n28127_ B=$abc$48160$new_n28146_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28147_
.subckt AOI21X1 A=regfile[55][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28148_
.subckt OAI21X1 A=$abc$48160$new_n12064_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28148_ Y=$abc$48160$new_n28149_
.subckt AOI21X1 A=regfile[54][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28150_
.subckt OAI21X1 A=$abc$48160$new_n12063_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28150_ Y=$abc$48160$new_n28151_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28149_ C=$abc$48160$new_n28151_ Y=$abc$48160$new_n28152_
.subckt AOI21X1 A=$abc$48160$new_n12066_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28153_
.subckt OAI21X1 A=regfile[49][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28153_ Y=$abc$48160$new_n28154_
.subckt MUX2X1 A=regfile[52][59] B=regfile[48][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28155_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28155_ C=$abc$48160$new_n28154_ Y=$abc$48160$new_n28156_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28156_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28157_
.subckt NAND2X1 A=$abc$48160$new_n12071_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28158_
.subckt AOI21X1 A=$abc$48160$new_n12075_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28159_
.subckt MUX2X1 A=$abc$48160$new_n12070_ B=$abc$48160$new_n12074_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28160_
.subckt AOI22X1 A=$abc$48160$new_n28158_ B=$abc$48160$new_n28159_ C=$abc$48160$new_n28160_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n28161_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28161_ Y=$abc$48160$new_n28162_
.subckt AOI21X1 A=$abc$48160$new_n12073_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28163_
.subckt OAI21X1 A=regfile[57][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28163_ Y=$abc$48160$new_n28164_
.subckt MUX2X1 A=regfile[60][59] B=regfile[56][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28165_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28165_ C=$abc$48160$new_n28164_ Y=$abc$48160$new_n28166_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28166_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28167_
.subckt AOI22X1 A=$abc$48160$new_n28152_ B=$abc$48160$new_n28157_ C=$abc$48160$new_n28162_ D=$abc$48160$new_n28167_ Y=$abc$48160$new_n28168_
.subckt OAI21X1 A=regfile[34][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28169_
.subckt AOI21X1 A=$abc$48160$new_n12052_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28169_ Y=$abc$48160$new_n28170_
.subckt OAI21X1 A=regfile[35][59] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28171_
.subckt AOI21X1 A=$abc$48160$new_n12053_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28171_ Y=$abc$48160$new_n28172_
.subckt OR2X1 A=$abc$48160$new_n28170_ B=$abc$48160$new_n28172_ Y=$abc$48160$new_n28173_
.subckt MUX2X1 A=regfile[36][59] B=regfile[32][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28174_
.subckt AOI21X1 A=$abc$48160$new_n12051_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28175_
.subckt OAI21X1 A=regfile[33][59] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28175_ Y=$abc$48160$new_n28176_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28174_ C=$abc$48160$new_n28176_ Y=$abc$48160$new_n28177_
.subckt MUX2X1 A=regfile[47][59] B=regfile[43][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28178_
.subckt MUX2X1 A=regfile[46][59] B=regfile[42][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28179_
.subckt MUX2X1 A=$abc$48160$new_n28178_ B=$abc$48160$new_n28179_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28180_
.subckt MUX2X1 A=regfile[45][59] B=regfile[41][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28181_
.subckt MUX2X1 A=regfile[44][59] B=regfile[40][59] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28182_
.subckt MUX2X1 A=$abc$48160$new_n28181_ B=$abc$48160$new_n28182_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28183_
.subckt MUX2X1 A=$abc$48160$new_n28173_ B=$abc$48160$new_n28177_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28184_
.subckt MUX2X1 A=$abc$48160$new_n28180_ B=$abc$48160$new_n28183_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28185_
.subckt MUX2X1 A=$abc$48160$new_n28184_ B=$abc$48160$new_n28185_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28186_
.subckt MUX2X1 A=$abc$48160$new_n28168_ B=$abc$48160$new_n28186_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28187_
.subckt MUX2X1 A=$abc$48160$new_n28147_ B=$abc$48160$new_n28187_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[59]
.subckt AOI21X1 A=regfile[55][60] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28189_
.subckt OAI21X1 A=$abc$48160$new_n12121_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28189_ Y=$abc$48160$new_n28190_
.subckt AOI21X1 A=regfile[54][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28191_
.subckt OAI21X1 A=$abc$48160$new_n12120_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28191_ Y=$abc$48160$new_n28192_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28190_ C=$abc$48160$new_n28192_ Y=$abc$48160$new_n28193_
.subckt AOI21X1 A=$abc$48160$new_n12123_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28194_
.subckt OAI21X1 A=regfile[49][60] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28194_ Y=$abc$48160$new_n28195_
.subckt MUX2X1 A=regfile[52][60] B=regfile[48][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28196_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28196_ C=$abc$48160$new_n28195_ Y=$abc$48160$new_n28197_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28197_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28198_
.subckt AOI21X1 A=regfile[59][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28199_
.subckt OAI21X1 A=$abc$48160$new_n12132_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28199_ Y=$abc$48160$new_n28200_
.subckt AOI21X1 A=regfile[62][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28201_
.subckt OAI21X1 A=$abc$48160$new_n12127_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28201_ Y=$abc$48160$new_n28202_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28200_ C=$abc$48160$new_n28202_ Y=$abc$48160$new_n28203_
.subckt AOI21X1 A=$abc$48160$new_n12130_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28204_
.subckt OAI21X1 A=regfile[57][60] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28204_ Y=$abc$48160$new_n28205_
.subckt MUX2X1 A=regfile[60][60] B=regfile[56][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28206_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28206_ C=$abc$48160$new_n28205_ Y=$abc$48160$new_n28207_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28207_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28208_
.subckt AOI22X1 A=$abc$48160$new_n28193_ B=$abc$48160$new_n28198_ C=$abc$48160$new_n28203_ D=$abc$48160$new_n28208_ Y=$abc$48160$new_n28209_
.subckt NAND2X1 A=regfile[26][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28210_
.subckt AOI21X1 A=regfile[30][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28211_
.subckt NAND2X1 A=regfile[31][60] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28212_
.subckt AOI21X1 A=regfile[27][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28213_
.subckt AOI22X1 A=$abc$48160$new_n28210_ B=$abc$48160$new_n28211_ C=$abc$48160$new_n28212_ D=$abc$48160$new_n28213_ Y=$abc$48160$new_n28214_
.subckt NAND2X1 A=regfile[24][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28215_
.subckt AOI21X1 A=regfile[28][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28216_
.subckt NAND2X1 A=regfile[29][60] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28217_
.subckt AOI21X1 A=regfile[25][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28218_
.subckt AOI22X1 A=$abc$48160$new_n28215_ B=$abc$48160$new_n28216_ C=$abc$48160$new_n28217_ D=$abc$48160$new_n28218_ Y=$abc$48160$new_n28219_
.subckt MUX2X1 A=$abc$48160$new_n28214_ B=$abc$48160$new_n28219_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28220_
.subckt MUX2X1 A=regfile[23][60] B=regfile[19][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28221_
.subckt MUX2X1 A=regfile[22][60] B=regfile[18][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28222_
.subckt MUX2X1 A=$abc$48160$new_n28221_ B=$abc$48160$new_n28222_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28223_
.subckt MUX2X1 A=regfile[21][60] B=regfile[17][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28224_
.subckt MUX2X1 A=regfile[20][60] B=regfile[16][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28225_
.subckt MUX2X1 A=$abc$48160$new_n28224_ B=$abc$48160$new_n28225_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28226_
.subckt MUX2X1 A=$abc$48160$new_n28223_ B=$abc$48160$new_n28226_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28227_
.subckt MUX2X1 A=$abc$48160$new_n28220_ B=$abc$48160$new_n28227_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28228_
.subckt MUX2X1 A=$abc$48160$new_n28209_ B=$abc$48160$new_n28228_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n28229_
.subckt MUX2X1 A=regfile[37][60] B=regfile[33][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28230_
.subckt MUX2X1 A=regfile[36][60] B=regfile[32][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28231_
.subckt MUX2X1 A=$abc$48160$new_n28230_ B=$abc$48160$new_n28231_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28232_
.subckt MUX2X1 A=regfile[38][60] B=regfile[34][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28233_
.subckt MUX2X1 A=regfile[39][60] B=regfile[35][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28234_
.subckt MUX2X1 A=$abc$48160$new_n28233_ B=$abc$48160$new_n28234_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28235_
.subckt MUX2X1 A=regfile[45][60] B=regfile[41][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28236_
.subckt MUX2X1 A=regfile[44][60] B=regfile[40][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28237_
.subckt MUX2X1 A=$abc$48160$new_n28236_ B=$abc$48160$new_n28237_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28238_
.subckt MUX2X1 A=regfile[47][60] B=regfile[43][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28239_
.subckt MUX2X1 A=regfile[46][60] B=regfile[42][60] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28240_
.subckt MUX2X1 A=$abc$48160$new_n28239_ B=$abc$48160$new_n28240_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28241_
.subckt MUX2X1 A=$abc$48160$new_n28232_ B=$abc$48160$new_n28235_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28242_
.subckt MUX2X1 A=$abc$48160$new_n28238_ B=$abc$48160$new_n28241_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28243_
.subckt MUX2X1 A=$abc$48160$new_n28242_ B=$abc$48160$new_n28243_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28244_
.subckt NAND2X1 A=regfile[8][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28245_
.subckt AOI21X1 A=regfile[12][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28246_
.subckt NAND2X1 A=regfile[13][60] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28247_
.subckt AOI21X1 A=regfile[9][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28248_
.subckt AOI22X1 A=$abc$48160$new_n28245_ B=$abc$48160$new_n28246_ C=$abc$48160$new_n28247_ D=$abc$48160$new_n28248_ Y=$abc$48160$new_n28249_
.subckt NAND2X1 A=regfile[10][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28250_
.subckt AOI21X1 A=regfile[14][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28251_
.subckt NAND2X1 A=regfile[15][60] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28252_
.subckt AOI21X1 A=regfile[11][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28253_
.subckt AOI22X1 A=$abc$48160$new_n28250_ B=$abc$48160$new_n28251_ C=$abc$48160$new_n28252_ D=$abc$48160$new_n28253_ Y=$abc$48160$new_n28254_
.subckt MUX2X1 A=$abc$48160$new_n28249_ B=$abc$48160$new_n28254_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28255_
.subckt NAND2X1 A=regfile[2][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28256_
.subckt AOI21X1 A=regfile[6][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28257_
.subckt NAND2X1 A=regfile[3][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28258_
.subckt AOI21X1 A=regfile[7][60] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28259_
.subckt AOI22X1 A=$abc$48160$new_n28256_ B=$abc$48160$new_n28257_ C=$abc$48160$new_n28258_ D=$abc$48160$new_n28259_ Y=$abc$48160$new_n28260_
.subckt NAND2X1 A=regfile[0][60] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28261_
.subckt AOI21X1 A=regfile[4][60] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28262_
.subckt NAND2X1 A=regfile[5][60] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28263_
.subckt AOI21X1 A=regfile[1][60] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28264_
.subckt AOI22X1 A=$abc$48160$new_n28261_ B=$abc$48160$new_n28262_ C=$abc$48160$new_n28263_ D=$abc$48160$new_n28264_ Y=$abc$48160$new_n28265_
.subckt MUX2X1 A=$abc$48160$new_n28260_ B=$abc$48160$new_n28265_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28266_
.subckt MUX2X1 A=$abc$48160$new_n28255_ B=$abc$48160$new_n28266_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28267_
.subckt MUX2X1 A=$abc$48160$new_n28244_ B=$abc$48160$new_n28267_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n28268_
.subckt MUX2X1 A=$abc$48160$new_n28229_ B=$abc$48160$new_n28268_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[60]
.subckt MUX2X1 A=regfile[45][61] B=regfile[41][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28270_
.subckt MUX2X1 A=regfile[44][61] B=regfile[40][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28271_
.subckt MUX2X1 A=$abc$48160$new_n28270_ B=$abc$48160$new_n28271_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28272_
.subckt MUX2X1 A=regfile[47][61] B=regfile[43][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28273_
.subckt MUX2X1 A=regfile[46][61] B=regfile[42][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28274_
.subckt MUX2X1 A=$abc$48160$new_n28273_ B=$abc$48160$new_n28274_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28275_
.subckt AOI21X1 A=$abc$48160$new_n12189_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28276_
.subckt OAI21X1 A=regfile[59][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28276_ Y=$abc$48160$new_n28277_
.subckt MUX2X1 A=regfile[62][61] B=regfile[58][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28278_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28278_ C=$abc$48160$new_n28277_ Y=$abc$48160$new_n28279_
.subckt AOI21X1 A=$abc$48160$new_n12187_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28280_
.subckt OAI21X1 A=regfile[57][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28280_ Y=$abc$48160$new_n28281_
.subckt MUX2X1 A=regfile[60][61] B=regfile[56][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28282_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28282_ C=$abc$48160$new_n28281_ Y=$abc$48160$new_n28283_
.subckt MUX2X1 A=regfile[37][61] B=regfile[33][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28284_
.subckt MUX2X1 A=regfile[36][61] B=regfile[32][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28285_
.subckt MUX2X1 A=$abc$48160$new_n28284_ B=$abc$48160$new_n28285_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28286_
.subckt MUX2X1 A=regfile[38][61] B=regfile[34][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28287_
.subckt MUX2X1 A=regfile[39][61] B=regfile[35][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28288_
.subckt MUX2X1 A=$abc$48160$new_n28287_ B=$abc$48160$new_n28288_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28289_
.subckt AOI21X1 A=$abc$48160$new_n12181_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28290_
.subckt OAI21X1 A=regfile[50][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28290_ Y=$abc$48160$new_n28291_
.subckt AND2X1 A=$abc$48160$new_n12182_ B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28292_
.subckt OAI21X1 A=regfile[51][61] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28293_
.subckt OAI21X1 A=$abc$48160$new_n28292_ B=$abc$48160$new_n28293_ C=$abc$48160$new_n28291_ Y=$abc$48160$new_n28294_
.subckt AOI21X1 A=$abc$48160$new_n12180_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28295_
.subckt OAI21X1 A=regfile[49][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28295_ Y=$abc$48160$new_n28296_
.subckt MUX2X1 A=regfile[52][61] B=regfile[48][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28297_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28297_ C=$abc$48160$new_n28296_ Y=$abc$48160$new_n28298_
.subckt MUX2X1 A=$abc$48160$new_n28286_ B=$abc$48160$new_n28289_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28299_
.subckt MUX2X1 A=$abc$48160$new_n28272_ B=$abc$48160$new_n28275_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28300_
.subckt MUX2X1 A=$abc$48160$new_n28299_ B=$abc$48160$new_n28300_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28301_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28301_ Y=$abc$48160$new_n28302_
.subckt MUX2X1 A=$abc$48160$new_n28279_ B=$abc$48160$new_n28283_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28303_
.subckt NOR2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28303_ Y=$abc$48160$new_n28304_
.subckt MUX2X1 A=$abc$48160$new_n28294_ B=$abc$48160$new_n28298_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28305_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28305_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28306_
.subckt OAI21X1 A=$abc$48160$new_n28304_ B=$abc$48160$new_n28306_ C=$abc$48160$new_n28302_ Y=$abc$48160$new_n28307_
.subckt MUX2X1 A=regfile[23][61] B=regfile[19][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28308_
.subckt MUX2X1 A=regfile[22][61] B=regfile[18][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28309_
.subckt MUX2X1 A=$abc$48160$new_n28308_ B=$abc$48160$new_n28309_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28310_
.subckt MUX2X1 A=regfile[21][61] B=regfile[17][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28311_
.subckt MUX2X1 A=regfile[20][61] B=regfile[16][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28312_
.subckt MUX2X1 A=$abc$48160$new_n28311_ B=$abc$48160$new_n28312_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28313_
.subckt MUX2X1 A=$abc$48160$new_n28310_ B=$abc$48160$new_n28313_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28314_
.subckt AOI21X1 A=$abc$48160$new_n12138_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28315_
.subckt OAI21X1 A=regfile[1][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28315_ Y=$abc$48160$new_n28316_
.subckt MUX2X1 A=regfile[4][61] B=regfile[0][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28317_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28317_ C=$abc$48160$new_n28316_ Y=$abc$48160$new_n28318_
.subckt OAI21X1 A=regfile[3][61] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28319_
.subckt AOI21X1 A=$abc$48160$new_n12140_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28319_ Y=$abc$48160$new_n28320_
.subckt OAI21X1 A=regfile[2][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28321_
.subckt AOI21X1 A=$abc$48160$new_n12139_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28321_ Y=$abc$48160$new_n28322_
.subckt OR2X1 A=$abc$48160$new_n28320_ B=$abc$48160$new_n28322_ Y=$abc$48160$new_n28323_
.subckt MUX2X1 A=$abc$48160$new_n28318_ B=$abc$48160$new_n28323_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28324_
.subckt MUX2X1 A=regfile[12][61] B=regfile[8][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28325_
.subckt MUX2X1 A=regfile[13][61] B=regfile[9][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28326_
.subckt MUX2X1 A=$abc$48160$new_n28325_ B=$abc$48160$new_n28326_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28327_
.subckt MUX2X1 A=regfile[14][61] B=regfile[10][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28328_
.subckt MUX2X1 A=regfile[15][61] B=regfile[11][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28329_
.subckt MUX2X1 A=$abc$48160$new_n28328_ B=$abc$48160$new_n28329_ S=$abc$48160$new_n12368_ Y=$abc$48160$new_n28330_
.subckt MUX2X1 A=$abc$48160$new_n28327_ B=$abc$48160$new_n28330_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28331_
.subckt MUX2X1 A=$abc$48160$new_n28324_ B=$abc$48160$new_n28331_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28332_
.subckt AOI21X1 A=$abc$48160$new_n12157_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28333_
.subckt OAI21X1 A=regfile[25][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28333_ Y=$abc$48160$new_n28334_
.subckt MUX2X1 A=regfile[28][61] B=regfile[24][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28335_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28335_ C=$abc$48160$new_n28334_ Y=$abc$48160$new_n28336_
.subckt AOI21X1 A=$abc$48160$new_n12159_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28337_
.subckt OAI21X1 A=regfile[27][61] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28337_ Y=$abc$48160$new_n28338_
.subckt MUX2X1 A=regfile[30][61] B=regfile[26][61] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28339_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28339_ C=$abc$48160$new_n28338_ Y=$abc$48160$new_n28340_
.subckt MUX2X1 A=$abc$48160$new_n28336_ B=$abc$48160$new_n28340_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28341_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28314_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28342_
.subckt INVX1 A=$abc$48160$new_n28342_ Y=$abc$48160$new_n28343_
.subckt OAI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28341_ C=$abc$48160$new_n28343_ Y=$abc$48160$new_n28344_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28332_ C=$abc$48160$new_n28344_ Y=$abc$48160$new_n28345_
.subckt MUX2X1 A=$abc$48160$new_n28307_ B=$abc$48160$new_n28345_ S=$\regfile$rdreg[1]$q[5] Y=io_read_ports_1_data[61]
.subckt AOI21X1 A=regfile[55][62] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28347_
.subckt OAI21X1 A=$abc$48160$new_n12238_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28347_ Y=$abc$48160$new_n28348_
.subckt AOI21X1 A=regfile[54][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28349_
.subckt OAI21X1 A=$abc$48160$new_n12237_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28349_ Y=$abc$48160$new_n28350_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28348_ C=$abc$48160$new_n28350_ Y=$abc$48160$new_n28351_
.subckt AOI21X1 A=$abc$48160$new_n12240_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28352_
.subckt OAI21X1 A=regfile[49][62] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28352_ Y=$abc$48160$new_n28353_
.subckt MUX2X1 A=regfile[52][62] B=regfile[48][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28354_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28354_ C=$abc$48160$new_n28353_ Y=$abc$48160$new_n28355_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28355_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28356_
.subckt AOI21X1 A=regfile[59][62] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28357_
.subckt OAI21X1 A=$abc$48160$new_n12249_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28357_ Y=$abc$48160$new_n28358_
.subckt AOI21X1 A=regfile[62][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28359_
.subckt OAI21X1 A=$abc$48160$new_n12244_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28359_ Y=$abc$48160$new_n28360_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28358_ C=$abc$48160$new_n28360_ Y=$abc$48160$new_n28361_
.subckt AOI21X1 A=$abc$48160$new_n12247_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28362_
.subckt OAI21X1 A=regfile[57][62] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28362_ Y=$abc$48160$new_n28363_
.subckt MUX2X1 A=regfile[60][62] B=regfile[56][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28364_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28364_ C=$abc$48160$new_n28363_ Y=$abc$48160$new_n28365_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28365_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28366_
.subckt AOI22X1 A=$abc$48160$new_n28351_ B=$abc$48160$new_n28356_ C=$abc$48160$new_n28361_ D=$abc$48160$new_n28366_ Y=$abc$48160$new_n28367_
.subckt NAND2X1 A=regfile[26][62] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28368_
.subckt AOI21X1 A=regfile[30][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28369_
.subckt NAND2X1 A=regfile[31][62] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28370_
.subckt AOI21X1 A=regfile[27][62] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28371_
.subckt AOI22X1 A=$abc$48160$new_n28368_ B=$abc$48160$new_n28369_ C=$abc$48160$new_n28370_ D=$abc$48160$new_n28371_ Y=$abc$48160$new_n28372_
.subckt NAND2X1 A=regfile[24][62] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28373_
.subckt AOI21X1 A=regfile[28][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28374_
.subckt NAND2X1 A=regfile[29][62] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28375_
.subckt AOI21X1 A=regfile[25][62] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28376_
.subckt AOI22X1 A=$abc$48160$new_n28373_ B=$abc$48160$new_n28374_ C=$abc$48160$new_n28375_ D=$abc$48160$new_n28376_ Y=$abc$48160$new_n28377_
.subckt MUX2X1 A=$abc$48160$new_n28372_ B=$abc$48160$new_n28377_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28378_
.subckt MUX2X1 A=regfile[23][62] B=regfile[19][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28379_
.subckt MUX2X1 A=regfile[22][62] B=regfile[18][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28380_
.subckt MUX2X1 A=$abc$48160$new_n28379_ B=$abc$48160$new_n28380_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28381_
.subckt MUX2X1 A=regfile[21][62] B=regfile[17][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28382_
.subckt MUX2X1 A=regfile[20][62] B=regfile[16][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28383_
.subckt MUX2X1 A=$abc$48160$new_n28382_ B=$abc$48160$new_n28383_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28384_
.subckt MUX2X1 A=$abc$48160$new_n28381_ B=$abc$48160$new_n28384_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28385_
.subckt MUX2X1 A=$abc$48160$new_n28378_ B=$abc$48160$new_n28385_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28386_
.subckt MUX2X1 A=$abc$48160$new_n28367_ B=$abc$48160$new_n28386_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n28387_
.subckt MUX2X1 A=regfile[38][62] B=regfile[34][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28388_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28388_ Y=$abc$48160$new_n28389_
.subckt MUX2X1 A=regfile[39][62] B=regfile[35][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28390_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28390_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28391_
.subckt MUX2X1 A=regfile[36][62] B=regfile[32][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28392_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28392_ Y=$abc$48160$new_n28393_
.subckt MUX2X1 A=regfile[37][62] B=regfile[33][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28394_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28394_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28395_
.subckt AOI21X1 A=$abc$48160$new_n12234_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28396_
.subckt OAI21X1 A=regfile[43][62] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28396_ Y=$abc$48160$new_n28397_
.subckt MUX2X1 A=regfile[46][62] B=regfile[42][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28398_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28398_ C=$abc$48160$new_n28397_ Y=$abc$48160$new_n28399_
.subckt AOI21X1 A=$abc$48160$new_n12232_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28400_
.subckt OAI21X1 A=regfile[41][62] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28400_ Y=$abc$48160$new_n28401_
.subckt MUX2X1 A=regfile[44][62] B=regfile[40][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28402_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28402_ C=$abc$48160$new_n28401_ Y=$abc$48160$new_n28403_
.subckt AOI22X1 A=$abc$48160$new_n28389_ B=$abc$48160$new_n28391_ C=$abc$48160$new_n28393_ D=$abc$48160$new_n28395_ Y=$abc$48160$new_n28404_
.subckt MUX2X1 A=$abc$48160$new_n28399_ B=$abc$48160$new_n28403_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28405_
.subckt MUX2X1 A=$abc$48160$new_n28404_ B=$abc$48160$new_n28405_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28406_
.subckt NAND2X1 A=regfile[8][62] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28407_
.subckt AOI21X1 A=regfile[12][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28408_
.subckt NAND2X1 A=regfile[13][62] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28409_
.subckt AOI21X1 A=regfile[9][62] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28410_
.subckt AOI22X1 A=$abc$48160$new_n28407_ B=$abc$48160$new_n28408_ C=$abc$48160$new_n28409_ D=$abc$48160$new_n28410_ Y=$abc$48160$new_n28411_
.subckt NAND2X1 A=regfile[10][62] B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28412_
.subckt AOI21X1 A=regfile[14][62] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28413_
.subckt NAND2X1 A=regfile[15][62] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28414_
.subckt AOI21X1 A=regfile[11][62] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28415_
.subckt AOI22X1 A=$abc$48160$new_n28412_ B=$abc$48160$new_n28413_ C=$abc$48160$new_n28414_ D=$abc$48160$new_n28415_ Y=$abc$48160$new_n28416_
.subckt MUX2X1 A=$abc$48160$new_n28411_ B=$abc$48160$new_n28416_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28417_
.subckt MUX2X1 A=regfile[7][62] B=regfile[3][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28418_
.subckt MUX2X1 A=regfile[6][62] B=regfile[2][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28419_
.subckt MUX2X1 A=$abc$48160$new_n28418_ B=$abc$48160$new_n28419_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28420_
.subckt MUX2X1 A=regfile[5][62] B=regfile[1][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28421_
.subckt MUX2X1 A=regfile[4][62] B=regfile[0][62] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28422_
.subckt MUX2X1 A=$abc$48160$new_n28421_ B=$abc$48160$new_n28422_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28423_
.subckt MUX2X1 A=$abc$48160$new_n28420_ B=$abc$48160$new_n28423_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28424_
.subckt MUX2X1 A=$abc$48160$new_n28417_ B=$abc$48160$new_n28424_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28425_
.subckt MUX2X1 A=$abc$48160$new_n28406_ B=$abc$48160$new_n28425_ S=$\regfile$rdreg[1]$q[5] Y=$abc$48160$new_n28426_
.subckt MUX2X1 A=$abc$48160$new_n28387_ B=$abc$48160$new_n28426_ S=$\regfile$rdreg[1]$q[4] Y=io_read_ports_1_data[62]
.subckt MUX2X1 A=regfile[21][63] B=regfile[17][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28428_
.subckt MUX2X1 A=regfile[20][63] B=regfile[16][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28429_
.subckt MUX2X1 A=$abc$48160$new_n28428_ B=$abc$48160$new_n28429_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28430_
.subckt MUX2X1 A=regfile[29][63] B=regfile[25][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28431_
.subckt MUX2X1 A=regfile[28][63] B=regfile[24][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28432_
.subckt MUX2X1 A=$abc$48160$new_n28431_ B=$abc$48160$new_n28432_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28433_
.subckt AOI21X1 A=$abc$48160$new_n12276_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28434_
.subckt OAI21X1 A=regfile[27][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28434_ Y=$abc$48160$new_n28435_
.subckt MUX2X1 A=$abc$48160$new_n12271_ B=$abc$48160$new_n12275_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28436_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28436_ Y=$abc$48160$new_n28437_
.subckt AOI21X1 A=$abc$48160$new_n12268_ B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28438_
.subckt OAI21X1 A=regfile[18][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28438_ Y=$abc$48160$new_n28439_
.subckt AOI21X1 A=$abc$48160$new_n12269_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28440_
.subckt OAI21X1 A=regfile[19][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28440_ Y=$abc$48160$new_n28441_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28435_ C=$abc$48160$new_n28437_ Y=$abc$48160$new_n28442_
.subckt NAND3X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28439_ C=$abc$48160$new_n28441_ Y=$abc$48160$new_n28443_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28442_ C=$abc$48160$new_n28443_ Y=$abc$48160$new_n28444_
.subckt MUX2X1 A=$abc$48160$new_n28430_ B=$abc$48160$new_n28433_ S=$abc$48160$new_n12371_ Y=$abc$48160$new_n28445_
.subckt OR2X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28445_ Y=$abc$48160$new_n28446_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28444_ C=$abc$48160$new_n28446_ Y=$abc$48160$new_n28447_
.subckt MUX2X1 A=regfile[9][63] B=regfile[8][63] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28448_
.subckt NAND2X1 A=$abc$48160$new_n12370_ B=$abc$48160$new_n28448_ Y=$abc$48160$new_n28449_
.subckt MUX2X1 A=regfile[13][63] B=regfile[12][63] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28450_
.subckt NAND2X1 A=$\regfile$rdreg[1]$q[2] B=$abc$48160$new_n28450_ Y=$abc$48160$new_n28451_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28449_ C=$abc$48160$new_n28451_ Y=$abc$48160$new_n28452_
.subckt MUX2X1 A=regfile[1][63] B=regfile[0][63] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28453_
.subckt NAND2X1 A=$abc$48160$new_n12370_ B=$abc$48160$new_n28453_ Y=$abc$48160$new_n28454_
.subckt MUX2X1 A=regfile[5][63] B=regfile[4][63] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28455_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[2] B=$abc$48160$new_n28455_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28456_
.subckt AOI21X1 A=$abc$48160$new_n28454_ B=$abc$48160$new_n28456_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28457_
.subckt AOI21X1 A=regfile[11][63] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28458_
.subckt OAI21X1 A=$abc$48160$new_n12264_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28458_ Y=$abc$48160$new_n28459_
.subckt AOI21X1 A=regfile[14][63] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28460_
.subckt OAI21X1 A=$abc$48160$new_n12259_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28460_ Y=$abc$48160$new_n28461_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28459_ C=$abc$48160$new_n28461_ Y=$abc$48160$new_n28462_
.subckt MUX2X1 A=regfile[6][63] B=regfile[2][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28463_
.subckt AOI21X1 A=$abc$48160$new_n12257_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28464_
.subckt OAI21X1 A=regfile[3][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28464_ Y=$abc$48160$new_n28465_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28463_ C=$abc$48160$new_n28465_ Y=$abc$48160$new_n28466_
.subckt AOI21X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28466_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28467_
.subckt AOI22X1 A=$abc$48160$new_n28452_ B=$abc$48160$new_n28457_ C=$abc$48160$new_n28462_ D=$abc$48160$new_n28467_ Y=$abc$48160$new_n28468_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[4] B=$abc$48160$new_n28468_ C=$abc$48160$new_n28447_ Y=$abc$48160$new_n28469_
.subckt AOI21X1 A=regfile[55][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28470_
.subckt OAI21X1 A=$abc$48160$new_n12295_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28470_ Y=$abc$48160$new_n28471_
.subckt AOI21X1 A=regfile[54][63] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28472_
.subckt OAI21X1 A=$abc$48160$new_n12294_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28472_ Y=$abc$48160$new_n28473_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28471_ C=$abc$48160$new_n28473_ Y=$abc$48160$new_n28474_
.subckt AOI21X1 A=$abc$48160$new_n12297_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28475_
.subckt OAI21X1 A=regfile[49][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28475_ Y=$abc$48160$new_n28476_
.subckt MUX2X1 A=regfile[52][63] B=regfile[48][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28477_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28477_ C=$abc$48160$new_n28476_ Y=$abc$48160$new_n28478_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28478_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28479_
.subckt NAND2X1 A=$abc$48160$new_n12302_ B=$abc$48160$new_n12370_ Y=$abc$48160$new_n28480_
.subckt AOI21X1 A=$abc$48160$new_n12306_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28481_
.subckt MUX2X1 A=$abc$48160$new_n12301_ B=$abc$48160$new_n12305_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28482_
.subckt AOI22X1 A=$abc$48160$new_n28480_ B=$abc$48160$new_n28481_ C=$abc$48160$new_n28482_ D=$abc$48160$new_n12368_ Y=$abc$48160$new_n28483_
.subckt OR2X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28483_ Y=$abc$48160$new_n28484_
.subckt AOI21X1 A=$abc$48160$new_n12304_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28485_
.subckt OAI21X1 A=regfile[57][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28485_ Y=$abc$48160$new_n28486_
.subckt MUX2X1 A=regfile[60][63] B=regfile[56][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28487_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28487_ C=$abc$48160$new_n28486_ Y=$abc$48160$new_n28488_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28488_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28489_
.subckt AOI22X1 A=$abc$48160$new_n28474_ B=$abc$48160$new_n28479_ C=$abc$48160$new_n28484_ D=$abc$48160$new_n28489_ Y=$abc$48160$new_n28490_
.subckt OAI21X1 A=regfile[34][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28491_
.subckt AOI21X1 A=$abc$48160$new_n12283_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28491_ Y=$abc$48160$new_n28492_
.subckt OAI21X1 A=regfile[35][63] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28493_
.subckt AOI21X1 A=$abc$48160$new_n12284_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28493_ Y=$abc$48160$new_n28494_
.subckt OR2X1 A=$abc$48160$new_n28492_ B=$abc$48160$new_n28494_ Y=$abc$48160$new_n28495_
.subckt MUX2X1 A=regfile[36][63] B=regfile[32][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28496_
.subckt AOI21X1 A=$abc$48160$new_n12282_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28497_
.subckt OAI21X1 A=regfile[33][63] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28497_ Y=$abc$48160$new_n28498_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28496_ C=$abc$48160$new_n28498_ Y=$abc$48160$new_n28499_
.subckt MUX2X1 A=regfile[47][63] B=regfile[43][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28500_
.subckt MUX2X1 A=regfile[46][63] B=regfile[42][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28501_
.subckt MUX2X1 A=$abc$48160$new_n28500_ B=$abc$48160$new_n28501_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28502_
.subckt MUX2X1 A=regfile[45][63] B=regfile[41][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28503_
.subckt MUX2X1 A=regfile[44][63] B=regfile[40][63] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28504_
.subckt MUX2X1 A=$abc$48160$new_n28503_ B=$abc$48160$new_n28504_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28505_
.subckt MUX2X1 A=$abc$48160$new_n28495_ B=$abc$48160$new_n28499_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28506_
.subckt MUX2X1 A=$abc$48160$new_n28502_ B=$abc$48160$new_n28505_ S=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28507_
.subckt INVX1 A=$abc$48160$new_n28507_ Y=$abc$48160$new_n28508_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28508_ C=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28509_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28506_ C=$abc$48160$new_n28509_ Y=$abc$48160$new_n28510_
.subckt OAI21X1 A=$abc$48160$new_n12372_ B=$abc$48160$new_n28490_ C=$abc$48160$new_n28510_ Y=$abc$48160$new_n28511_
.subckt MUX2X1 A=$abc$48160$new_n28469_ B=$abc$48160$new_n28511_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[63]
.subckt MUX2X1 A=$abc$48160$new_n12324_ B=$abc$48160$new_n12325_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28513_
.subckt MUX2X1 A=regfile[22][64] B=regfile[18][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28514_
.subckt AOI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28514_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28515_
.subckt OAI21X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28513_ C=$abc$48160$new_n28515_ Y=$abc$48160$new_n28516_
.subckt MUX2X1 A=regfile[20][64] B=regfile[16][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28517_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28517_ Y=$abc$48160$new_n28518_
.subckt MUX2X1 A=regfile[21][64] B=regfile[17][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28519_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28519_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28520_
.subckt AOI21X1 A=$abc$48160$new_n28518_ B=$abc$48160$new_n28520_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28521_
.subckt MUX2X1 A=$abc$48160$new_n12327_ B=$abc$48160$new_n12331_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28522_
.subckt MUX2X1 A=regfile[31][64] B=regfile[27][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28523_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28523_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28524_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28522_ C=$abc$48160$new_n28524_ Y=$abc$48160$new_n28525_
.subckt MUX2X1 A=regfile[28][64] B=regfile[24][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28526_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28526_ Y=$abc$48160$new_n28527_
.subckt MUX2X1 A=regfile[29][64] B=regfile[25][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28528_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28528_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28529_
.subckt AOI21X1 A=$abc$48160$new_n28527_ B=$abc$48160$new_n28529_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28530_
.subckt AOI22X1 A=$abc$48160$new_n28516_ B=$abc$48160$new_n28521_ C=$abc$48160$new_n28525_ D=$abc$48160$new_n28530_ Y=$abc$48160$new_n28531_
.subckt MUX2X1 A=$abc$48160$new_n12309_ B=$abc$48160$new_n12313_ S=$abc$48160$new_n12370_ Y=$abc$48160$new_n28532_
.subckt MUX2X1 A=regfile[7][64] B=regfile[3][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28533_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28533_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28534_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28532_ C=$abc$48160$new_n28534_ Y=$abc$48160$new_n28535_
.subckt MUX2X1 A=regfile[4][64] B=regfile[0][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28536_
.subckt NAND2X1 A=$abc$48160$new_n12368_ B=$abc$48160$new_n28536_ Y=$abc$48160$new_n28537_
.subckt MUX2X1 A=regfile[5][64] B=regfile[1][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28538_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28538_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28539_
.subckt AOI21X1 A=$abc$48160$new_n28537_ B=$abc$48160$new_n28539_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28540_
.subckt AOI21X1 A=regfile[11][64] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28541_
.subckt OAI21X1 A=$abc$48160$new_n12321_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28541_ Y=$abc$48160$new_n28542_
.subckt AOI21X1 A=regfile[14][64] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28543_
.subckt OAI21X1 A=$abc$48160$new_n12316_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28543_ Y=$abc$48160$new_n28544_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[1] B=$abc$48160$new_n28542_ C=$abc$48160$new_n28544_ Y=$abc$48160$new_n28545_
.subckt AOI21X1 A=$abc$48160$new_n12319_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28546_
.subckt OAI21X1 A=regfile[9][64] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28546_ Y=$abc$48160$new_n28547_
.subckt MUX2X1 A=regfile[12][64] B=regfile[8][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28548_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28548_ C=$abc$48160$new_n28547_ Y=$abc$48160$new_n28549_
.subckt AOI21X1 A=$abc$48160$new_n12369_ B=$abc$48160$new_n28549_ C=$abc$48160$new_n12371_ Y=$abc$48160$new_n28550_
.subckt AOI22X1 A=$abc$48160$new_n28535_ B=$abc$48160$new_n28540_ C=$abc$48160$new_n28545_ D=$abc$48160$new_n28550_ Y=$abc$48160$new_n28551_
.subckt MUX2X1 A=$abc$48160$new_n28531_ B=$abc$48160$new_n28551_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28552_
.subckt AOI21X1 A=regfile[57][64] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28553_
.subckt OAI21X1 A=$abc$48160$new_n12360_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28553_ Y=$abc$48160$new_n28554_
.subckt AOI21X1 A=regfile[60][64] B=$\regfile$rdreg[1]$q[2] C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28555_
.subckt OAI21X1 A=$abc$48160$new_n12356_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28555_ Y=$abc$48160$new_n28556_
.subckt NAND3X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28554_ C=$abc$48160$new_n28556_ Y=$abc$48160$new_n28557_
.subckt AOI21X1 A=regfile[49][64] B=$abc$48160$new_n12370_ C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28558_
.subckt OAI21X1 A=$abc$48160$new_n12353_ B=$abc$48160$new_n12370_ C=$abc$48160$new_n28558_ Y=$abc$48160$new_n28559_
.subckt NAND2X1 A=regfile[52][64] B=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28560_
.subckt AOI21X1 A=regfile[48][64] B=$abc$48160$new_n12370_ C=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28561_
.subckt AOI21X1 A=$abc$48160$new_n28560_ B=$abc$48160$new_n28561_ C=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28562_
.subckt AOI21X1 A=$abc$48160$new_n28559_ B=$abc$48160$new_n28562_ C=$\regfile$rdreg[1]$q[1] Y=$abc$48160$new_n28563_
.subckt MUX2X1 A=regfile[55][64] B=regfile[54][64] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28564_
.subckt MUX2X1 A=regfile[51][64] B=regfile[50][64] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28565_
.subckt MUX2X1 A=$abc$48160$new_n28564_ B=$abc$48160$new_n28565_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28566_
.subckt NAND2X1 A=$abc$48160$new_n12371_ B=$abc$48160$new_n28566_ Y=$abc$48160$new_n28567_
.subckt MUX2X1 A=regfile[63][64] B=regfile[62][64] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28568_
.subckt MUX2X1 A=regfile[59][64] B=regfile[58][64] S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28569_
.subckt MUX2X1 A=$abc$48160$new_n28568_ B=$abc$48160$new_n28569_ S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28570_
.subckt AOI21X1 A=$\regfile$rdreg[1]$q[3] B=$abc$48160$new_n28570_ C=$abc$48160$new_n12369_ Y=$abc$48160$new_n28571_
.subckt AOI22X1 A=$abc$48160$new_n28557_ B=$abc$48160$new_n28563_ C=$abc$48160$new_n28567_ D=$abc$48160$new_n28571_ Y=$abc$48160$new_n28572_
.subckt MUX2X1 A=regfile[44][64] B=regfile[40][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28573_
.subckt AOI21X1 A=$abc$48160$new_n12345_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28574_
.subckt OAI21X1 A=regfile[41][64] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28574_ Y=$abc$48160$new_n28575_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28573_ C=$abc$48160$new_n28575_ Y=$abc$48160$new_n28576_
.subckt MUX2X1 A=regfile[36][64] B=regfile[32][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28577_
.subckt AOI21X1 A=$abc$48160$new_n12338_ B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n12368_ Y=$abc$48160$new_n28578_
.subckt OAI21X1 A=regfile[33][64] B=$\regfile$rdreg[1]$q[2] C=$abc$48160$new_n28578_ Y=$abc$48160$new_n28579_
.subckt OAI21X1 A=$\regfile$rdreg[1]$q[0] B=$abc$48160$new_n28577_ C=$abc$48160$new_n28579_ Y=$abc$48160$new_n28580_
.subckt MUX2X1 A=regfile[47][64] B=regfile[43][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28581_
.subckt MUX2X1 A=regfile[46][64] B=regfile[42][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28582_
.subckt MUX2X1 A=$abc$48160$new_n28581_ B=$abc$48160$new_n28582_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28583_
.subckt MUX2X1 A=regfile[39][64] B=regfile[35][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28584_
.subckt MUX2X1 A=regfile[38][64] B=regfile[34][64] S=$\regfile$rdreg[1]$q[2] Y=$abc$48160$new_n28585_
.subckt MUX2X1 A=$abc$48160$new_n28584_ B=$abc$48160$new_n28585_ S=$\regfile$rdreg[1]$q[0] Y=$abc$48160$new_n28586_
.subckt MUX2X1 A=$abc$48160$new_n28576_ B=$abc$48160$new_n28580_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28587_
.subckt MUX2X1 A=$abc$48160$new_n28583_ B=$abc$48160$new_n28586_ S=$\regfile$rdreg[1]$q[3] Y=$abc$48160$new_n28588_
.subckt MUX2X1 A=$abc$48160$new_n28587_ B=$abc$48160$new_n28588_ S=$abc$48160$new_n12369_ Y=$abc$48160$new_n28589_
.subckt MUX2X1 A=$abc$48160$new_n28572_ B=$abc$48160$new_n28589_ S=$\regfile$rdreg[1]$q[4] Y=$abc$48160$new_n28590_
.subckt MUX2X1 A=$abc$48160$new_n28552_ B=$abc$48160$new_n28590_ S=$abc$48160$new_n12373_ Y=io_read_ports_1_data[64]
.subckt AND2X1 A=io_write_ports_1_bits_addr[2] B=io_write_ports_1_bits_addr[1] Y=$abc$48160$new_n28592_
.subckt AND2X1 A=io_write_ports_1_bits_addr[0] B=$abc$48160$new_n28592_ Y=$abc$48160$new_n28593_
.subckt AND2X1 A=io_write_ports_1_bits_addr[5] B=$abc$48160$new_n8685_ Y=$abc$48160$new_n28594_
.subckt NAND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n28594_ Y=$abc$48160$new_n28595_
.subckt NOR2X1 A=io_write_ports_1_bits_addr[3] B=$abc$48160$new_n28595_ Y=$abc$48160$new_n28596_
.subckt AND2X1 A=$abc$48160$new_n28593_ B=$abc$48160$new_n28596_ Y=$abc$48160$new_n28597_
.subckt NAND2X1 A=$abc$48160$new_n28593_ B=$abc$48160$new_n28596_ Y=$abc$48160$new_n28598_
.subckt NAND3X1 A=io_write_ports_0_bits_addr[2] B=io_write_ports_0_bits_addr[1] C=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n28599_
.subckt INVX1 A=$abc$48160$new_n28599_ Y=$abc$48160$new_n28600_
.subckt AND2X1 A=io_write_ports_0_bits_addr[5] B=$abc$48160$new_n8681_ Y=$abc$48160$new_n28601_
.subckt NAND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n28601_ Y=$abc$48160$new_n28602_
.subckt NOR2X1 A=io_write_ports_0_bits_addr[3] B=$abc$48160$new_n28602_ Y=$abc$48160$new_n28603_
.subckt AOI21X1 A=$abc$48160$new_n28600_ B=$abc$48160$new_n28603_ C=$abc$48160$new_n28597_ Y=$abc$48160$new_n28604_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28605_
.subckt MUX2X1 A=$abc$48160$new_n8725_ B=$abc$48160$new_n28605_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39841
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28607_
.subckt MUX2X1 A=$abc$48160$new_n8782_ B=$abc$48160$new_n28607_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39843
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28609_
.subckt MUX2X1 A=$abc$48160$new_n8837_ B=$abc$48160$new_n28609_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39845
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28611_
.subckt MUX2X1 A=$abc$48160$new_n8891_ B=$abc$48160$new_n28611_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39847
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28613_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28614_
.subckt AOI22X1 A=$abc$48160$new_n8946_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28613_ D=$abc$48160$new_n28614_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39849
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28616_
.subckt MUX2X1 A=$abc$48160$new_n9002_ B=$abc$48160$new_n28616_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39851
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28618_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28619_
.subckt AOI22X1 A=$abc$48160$new_n9058_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28618_ D=$abc$48160$new_n28619_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39853
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28621_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28622_
.subckt AOI22X1 A=$abc$48160$new_n9113_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28621_ D=$abc$48160$new_n28622_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39855
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28624_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28625_
.subckt AOI22X1 A=$abc$48160$new_n9168_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28624_ D=$abc$48160$new_n28625_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39857
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28627_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28628_
.subckt AOI22X1 A=$abc$48160$new_n9223_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28627_ D=$abc$48160$new_n28628_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39859
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28630_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28631_
.subckt AOI22X1 A=$abc$48160$new_n9279_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28630_ D=$abc$48160$new_n28631_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39861
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28633_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28634_
.subckt AOI22X1 A=$abc$48160$new_n9334_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28633_ D=$abc$48160$new_n28634_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39863
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28636_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28637_
.subckt AOI22X1 A=$abc$48160$new_n9390_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28636_ D=$abc$48160$new_n28637_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39865
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28639_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28640_
.subckt AOI22X1 A=$abc$48160$new_n9444_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28639_ D=$abc$48160$new_n28640_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39867
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28642_
.subckt MUX2X1 A=$abc$48160$new_n9502_ B=$abc$48160$new_n28642_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39869
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28644_
.subckt MUX2X1 A=$abc$48160$new_n9559_ B=$abc$48160$new_n28644_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39871
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28646_
.subckt MUX2X1 A=$abc$48160$new_n9615_ B=$abc$48160$new_n28646_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39873
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n28597_ Y=$abc$48160$new_n28648_
.subckt AOI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n28598_ C=$abc$48160$new_n28604_ Y=$abc$48160$new_n28649_
.subckt AOI22X1 A=$abc$48160$new_n9672_ B=$abc$48160$new_n28604_ C=$abc$48160$new_n28648_ D=$abc$48160$new_n28649_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39875
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28651_
.subckt MUX2X1 A=$abc$48160$new_n9728_ B=$abc$48160$new_n28651_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39877
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28653_
.subckt MUX2X1 A=$abc$48160$new_n9783_ B=$abc$48160$new_n28653_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39879
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28655_
.subckt MUX2X1 A=$abc$48160$new_n9838_ B=$abc$48160$new_n28655_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39881
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28657_
.subckt MUX2X1 A=$abc$48160$new_n9895_ B=$abc$48160$new_n28657_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39883
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28659_
.subckt MUX2X1 A=$abc$48160$new_n9951_ B=$abc$48160$new_n28659_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39885
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28661_
.subckt MUX2X1 A=$abc$48160$new_n10007_ B=$abc$48160$new_n28661_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39887
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28663_
.subckt MUX2X1 A=$abc$48160$new_n10063_ B=$abc$48160$new_n28663_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39889
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28665_
.subckt MUX2X1 A=$abc$48160$new_n10119_ B=$abc$48160$new_n28665_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39891
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28667_
.subckt MUX2X1 A=$abc$48160$new_n10175_ B=$abc$48160$new_n28667_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39893
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28669_
.subckt MUX2X1 A=$abc$48160$new_n10234_ B=$abc$48160$new_n28669_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39895
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28671_
.subckt MUX2X1 A=$abc$48160$new_n10291_ B=$abc$48160$new_n28671_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39897
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28673_
.subckt MUX2X1 A=$abc$48160$new_n10348_ B=$abc$48160$new_n28673_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39899
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28675_
.subckt MUX2X1 A=$abc$48160$new_n10407_ B=$abc$48160$new_n28675_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39901
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28677_
.subckt MUX2X1 A=$abc$48160$new_n10464_ B=$abc$48160$new_n28677_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39903
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28679_
.subckt MUX2X1 A=$abc$48160$new_n10520_ B=$abc$48160$new_n28679_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39905
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28681_
.subckt MUX2X1 A=$abc$48160$new_n10577_ B=$abc$48160$new_n28681_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39907
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28683_
.subckt MUX2X1 A=$abc$48160$new_n10635_ B=$abc$48160$new_n28683_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39909
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28685_
.subckt MUX2X1 A=$abc$48160$new_n10691_ B=$abc$48160$new_n28685_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39911
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28687_
.subckt MUX2X1 A=$abc$48160$new_n10747_ B=$abc$48160$new_n28687_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39913
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28689_
.subckt MUX2X1 A=$abc$48160$new_n10804_ B=$abc$48160$new_n28689_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39915
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28691_
.subckt MUX2X1 A=$abc$48160$new_n10860_ B=$abc$48160$new_n28691_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39917
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28693_
.subckt MUX2X1 A=$abc$48160$new_n10916_ B=$abc$48160$new_n28693_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39919
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28695_
.subckt MUX2X1 A=$abc$48160$new_n10972_ B=$abc$48160$new_n28695_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39921
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28697_
.subckt MUX2X1 A=$abc$48160$new_n11028_ B=$abc$48160$new_n28697_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39923
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28699_
.subckt MUX2X1 A=$abc$48160$new_n11084_ B=$abc$48160$new_n28699_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39925
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28701_
.subckt MUX2X1 A=$abc$48160$new_n11143_ B=$abc$48160$new_n28701_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39927
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28703_
.subckt MUX2X1 A=$abc$48160$new_n11200_ B=$abc$48160$new_n28703_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39929
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28705_
.subckt MUX2X1 A=$abc$48160$new_n11256_ B=$abc$48160$new_n28705_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39931
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28707_
.subckt MUX2X1 A=$abc$48160$new_n11315_ B=$abc$48160$new_n28707_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39933
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28709_
.subckt MUX2X1 A=$abc$48160$new_n11372_ B=$abc$48160$new_n28709_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39935
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28711_
.subckt MUX2X1 A=$abc$48160$new_n11428_ B=$abc$48160$new_n28711_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39937
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28713_
.subckt MUX2X1 A=$abc$48160$new_n11488_ B=$abc$48160$new_n28713_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39939
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28715_
.subckt MUX2X1 A=$abc$48160$new_n11546_ B=$abc$48160$new_n28715_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39941
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28717_
.subckt MUX2X1 A=$abc$48160$new_n11602_ B=$abc$48160$new_n28717_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39943
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28719_
.subckt MUX2X1 A=$abc$48160$new_n11658_ B=$abc$48160$new_n28719_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39945
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28721_
.subckt MUX2X1 A=$abc$48160$new_n11715_ B=$abc$48160$new_n28721_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39947
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28723_
.subckt MUX2X1 A=$abc$48160$new_n11771_ B=$abc$48160$new_n28723_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39949
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28725_
.subckt MUX2X1 A=$abc$48160$new_n11827_ B=$abc$48160$new_n28725_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39951
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28727_
.subckt MUX2X1 A=$abc$48160$new_n11884_ B=$abc$48160$new_n28727_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39953
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28729_
.subckt MUX2X1 A=$abc$48160$new_n11940_ B=$abc$48160$new_n28729_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39955
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28731_
.subckt MUX2X1 A=$abc$48160$new_n11996_ B=$abc$48160$new_n28731_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39957
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28733_
.subckt MUX2X1 A=$abc$48160$new_n12053_ B=$abc$48160$new_n28733_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39959
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28735_
.subckt MUX2X1 A=$abc$48160$new_n12110_ B=$abc$48160$new_n28735_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39961
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28737_
.subckt MUX2X1 A=$abc$48160$new_n12167_ B=$abc$48160$new_n28737_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39963
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28739_
.subckt MUX2X1 A=$abc$48160$new_n12227_ B=$abc$48160$new_n28739_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39965
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28741_
.subckt MUX2X1 A=$abc$48160$new_n12284_ B=$abc$48160$new_n28741_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39967
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n28597_ Y=$abc$48160$new_n28743_
.subckt MUX2X1 A=$abc$48160$new_n12340_ B=$abc$48160$new_n28743_ S=$abc$48160$new_n28604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39969
.subckt NAND2X1 A=io_write_ports_0_bits_addr[5] B=io_write_ports_0_bits_addr[4] Y=$abc$48160$new_n28745_
.subckt NOR2X1 A=io_write_ports_0_bits_addr[3] B=$abc$48160$new_n28745_ Y=$abc$48160$new_n28746_
.subckt NOR3X1 A=io_write_ports_0_bits_addr[2] B=io_write_ports_0_bits_addr[1] C=$abc$48160$new_n8680_ Y=$abc$48160$new_n28747_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n28747_ Y=$abc$48160$new_n28748_
.subckt NAND2X1 A=io_write_ports_1_bits_addr[5] B=io_write_ports_1_bits_addr[4] Y=$abc$48160$new_n28749_
.subckt NOR2X1 A=io_write_ports_1_bits_addr[2] B=io_write_ports_1_bits_addr[1] Y=$abc$48160$new_n28750_
.subckt NAND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n28750_ Y=$abc$48160$new_n28751_
.subckt NOR2X1 A=$abc$48160$new_n8684_ B=$abc$48160$new_n28751_ Y=$abc$48160$new_n28752_
.subckt AND2X1 A=$abc$48160$new_n8686_ B=$abc$48160$new_n28752_ Y=$abc$48160$new_n28753_
.subckt NOR2X1 A=io_write_ports_1_bits_addr[3] B=$abc$48160$new_n28749_ Y=$abc$48160$new_n28754_
.subckt AND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n28754_ Y=$abc$48160$new_n28755_
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n28754_ Y=$abc$48160$new_n28756_
.subckt AOI21X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n28748_ C=$abc$48160$new_n28755_ Y=$abc$48160$new_n28757_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28758_
.subckt AOI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28759_
.subckt AOI22X1 A=$abc$48160$new_n8734_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28758_ D=$abc$48160$new_n28759_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39971
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28761_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28762_
.subckt AOI22X1 A=$abc$48160$new_n8791_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28761_ D=$abc$48160$new_n28762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39973
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n28756_ Y=$abc$48160$new_n28764_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n28755_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28765_
.subckt AOI22X1 A=$abc$48160$new_n8846_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28764_ D=$abc$48160$new_n28765_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39975
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28767_
.subckt AOI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28768_
.subckt AOI22X1 A=$abc$48160$new_n8900_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28767_ D=$abc$48160$new_n28768_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39977
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28770_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28771_
.subckt AOI22X1 A=$abc$48160$new_n8955_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28770_ D=$abc$48160$new_n28771_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39979
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28773_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28774_
.subckt AOI22X1 A=$abc$48160$new_n9011_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28773_ D=$abc$48160$new_n28774_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39981
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28776_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28777_
.subckt AOI22X1 A=$abc$48160$new_n9067_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28776_ D=$abc$48160$new_n28777_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39983
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28779_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28780_
.subckt AOI22X1 A=$abc$48160$new_n9122_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28779_ D=$abc$48160$new_n28780_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39985
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28782_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28783_
.subckt AOI22X1 A=$abc$48160$new_n9177_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28782_ D=$abc$48160$new_n28783_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39987
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28785_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28786_
.subckt AOI22X1 A=$abc$48160$new_n9232_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28785_ D=$abc$48160$new_n28786_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39989
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28788_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28789_
.subckt AOI22X1 A=$abc$48160$new_n9288_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28788_ D=$abc$48160$new_n28789_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39991
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28791_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28792_
.subckt AOI22X1 A=$abc$48160$new_n9343_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28791_ D=$abc$48160$new_n28792_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39993
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28794_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28795_
.subckt AOI22X1 A=$abc$48160$new_n9399_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28794_ D=$abc$48160$new_n28795_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39995
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28797_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28798_
.subckt AOI22X1 A=$abc$48160$new_n9453_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28797_ D=$abc$48160$new_n28798_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39997
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28800_
.subckt AOI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28801_
.subckt AOI22X1 A=$abc$48160$new_n9511_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28800_ D=$abc$48160$new_n28801_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$39999
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28803_
.subckt AOI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28804_
.subckt AOI22X1 A=$abc$48160$new_n9568_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28803_ D=$abc$48160$new_n28804_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40001
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28806_
.subckt AOI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28807_
.subckt AOI22X1 A=$abc$48160$new_n9624_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28806_ D=$abc$48160$new_n28807_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40003
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28809_
.subckt AOI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28810_
.subckt AOI22X1 A=$abc$48160$new_n9681_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28809_ D=$abc$48160$new_n28810_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40005
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28812_
.subckt AOI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28813_
.subckt AOI22X1 A=$abc$48160$new_n9737_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28812_ D=$abc$48160$new_n28813_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40007
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28815_
.subckt AOI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28816_
.subckt AOI22X1 A=$abc$48160$new_n9792_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28815_ D=$abc$48160$new_n28816_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40009
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28818_
.subckt AOI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28819_
.subckt AOI22X1 A=$abc$48160$new_n9847_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28818_ D=$abc$48160$new_n28819_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40011
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28821_
.subckt AOI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28822_
.subckt AOI22X1 A=$abc$48160$new_n9904_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28821_ D=$abc$48160$new_n28822_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40013
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28824_
.subckt AOI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28825_
.subckt AOI22X1 A=$abc$48160$new_n9960_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28824_ D=$abc$48160$new_n28825_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40015
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28827_
.subckt AOI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28828_
.subckt AOI22X1 A=$abc$48160$new_n10016_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28827_ D=$abc$48160$new_n28828_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40017
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28830_
.subckt AOI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28831_
.subckt AOI22X1 A=$abc$48160$new_n10072_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28830_ D=$abc$48160$new_n28831_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40019
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28833_
.subckt AOI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28834_
.subckt AOI22X1 A=$abc$48160$new_n10128_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28833_ D=$abc$48160$new_n28834_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40021
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28836_
.subckt AOI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28837_
.subckt AOI22X1 A=$abc$48160$new_n10184_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28836_ D=$abc$48160$new_n28837_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40023
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28839_
.subckt AOI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28840_
.subckt AOI22X1 A=$abc$48160$new_n10243_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28839_ D=$abc$48160$new_n28840_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40025
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28842_
.subckt AOI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28843_
.subckt AOI22X1 A=$abc$48160$new_n10300_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28842_ D=$abc$48160$new_n28843_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40027
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28845_
.subckt AOI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28846_
.subckt AOI22X1 A=$abc$48160$new_n10357_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28845_ D=$abc$48160$new_n28846_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40029
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28848_
.subckt AOI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28849_
.subckt AOI22X1 A=$abc$48160$new_n10416_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28848_ D=$abc$48160$new_n28849_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40031
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28851_
.subckt AOI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28852_
.subckt AOI22X1 A=$abc$48160$new_n10473_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28851_ D=$abc$48160$new_n28852_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40033
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28854_
.subckt AOI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28855_
.subckt AOI22X1 A=$abc$48160$new_n10529_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28854_ D=$abc$48160$new_n28855_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40035
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28857_
.subckt AOI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28858_
.subckt AOI22X1 A=$abc$48160$new_n10586_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28857_ D=$abc$48160$new_n28858_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40037
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28860_
.subckt AOI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28861_
.subckt AOI22X1 A=$abc$48160$new_n10644_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28860_ D=$abc$48160$new_n28861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40039
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28863_
.subckt AOI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28864_
.subckt AOI22X1 A=$abc$48160$new_n10700_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28863_ D=$abc$48160$new_n28864_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40041
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28866_
.subckt AOI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28867_
.subckt AOI22X1 A=$abc$48160$new_n10756_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28866_ D=$abc$48160$new_n28867_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40043
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28869_
.subckt AOI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28870_
.subckt AOI22X1 A=$abc$48160$new_n10813_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28869_ D=$abc$48160$new_n28870_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40045
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28872_
.subckt AOI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28873_
.subckt AOI22X1 A=$abc$48160$new_n10869_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28872_ D=$abc$48160$new_n28873_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40047
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28875_
.subckt AOI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28876_
.subckt AOI22X1 A=$abc$48160$new_n10925_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28875_ D=$abc$48160$new_n28876_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40049
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28878_
.subckt AOI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28879_
.subckt AOI22X1 A=$abc$48160$new_n10981_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28878_ D=$abc$48160$new_n28879_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40051
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28881_
.subckt AOI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28882_
.subckt AOI22X1 A=$abc$48160$new_n11037_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28881_ D=$abc$48160$new_n28882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40053
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28884_
.subckt AOI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28885_
.subckt AOI22X1 A=$abc$48160$new_n11093_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28884_ D=$abc$48160$new_n28885_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40055
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28887_
.subckt AOI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28888_
.subckt AOI22X1 A=$abc$48160$new_n11152_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28887_ D=$abc$48160$new_n28888_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40057
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28890_
.subckt AOI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28891_
.subckt AOI22X1 A=$abc$48160$new_n11209_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28890_ D=$abc$48160$new_n28891_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40059
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28893_
.subckt AOI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28894_
.subckt AOI22X1 A=$abc$48160$new_n11265_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28893_ D=$abc$48160$new_n28894_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40061
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28896_
.subckt AOI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28897_
.subckt AOI22X1 A=$abc$48160$new_n11324_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28896_ D=$abc$48160$new_n28897_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40063
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28899_
.subckt AOI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28900_
.subckt AOI22X1 A=$abc$48160$new_n11381_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28899_ D=$abc$48160$new_n28900_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40065
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28902_
.subckt AOI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28903_
.subckt AOI22X1 A=$abc$48160$new_n11437_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28902_ D=$abc$48160$new_n28903_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40067
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28905_
.subckt AOI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28906_
.subckt AOI22X1 A=$abc$48160$new_n11497_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28905_ D=$abc$48160$new_n28906_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40069
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28908_
.subckt AOI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28909_
.subckt AOI22X1 A=$abc$48160$new_n11555_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28908_ D=$abc$48160$new_n28909_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40071
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28911_
.subckt AOI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28912_
.subckt AOI22X1 A=$abc$48160$new_n11611_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28911_ D=$abc$48160$new_n28912_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40073
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28914_
.subckt AOI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28915_
.subckt AOI22X1 A=$abc$48160$new_n11667_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28914_ D=$abc$48160$new_n28915_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40075
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28917_
.subckt AOI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28918_
.subckt AOI22X1 A=$abc$48160$new_n11724_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28917_ D=$abc$48160$new_n28918_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40077
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28920_
.subckt AOI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28921_
.subckt AOI22X1 A=$abc$48160$new_n11780_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28920_ D=$abc$48160$new_n28921_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40079
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28923_
.subckt AOI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28924_
.subckt AOI22X1 A=$abc$48160$new_n11836_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28923_ D=$abc$48160$new_n28924_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40081
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28926_
.subckt AOI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28927_
.subckt AOI22X1 A=$abc$48160$new_n11893_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28926_ D=$abc$48160$new_n28927_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40083
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28929_
.subckt AOI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28930_
.subckt AOI22X1 A=$abc$48160$new_n11949_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28929_ D=$abc$48160$new_n28930_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40085
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28932_
.subckt AOI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28933_
.subckt AOI22X1 A=$abc$48160$new_n12005_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28932_ D=$abc$48160$new_n28933_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40087
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28935_
.subckt AOI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28936_
.subckt AOI22X1 A=$abc$48160$new_n12062_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28935_ D=$abc$48160$new_n28936_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40089
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28938_
.subckt AOI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28939_
.subckt AOI22X1 A=$abc$48160$new_n12119_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28938_ D=$abc$48160$new_n28939_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40091
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28941_
.subckt AOI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28942_
.subckt AOI22X1 A=$abc$48160$new_n12176_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28941_ D=$abc$48160$new_n28942_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40093
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28944_
.subckt AOI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28945_
.subckt AOI22X1 A=$abc$48160$new_n12236_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28944_ D=$abc$48160$new_n28945_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40095
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28947_
.subckt AOI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28948_
.subckt AOI22X1 A=$abc$48160$new_n12293_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28947_ D=$abc$48160$new_n28948_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40097
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n28755_ Y=$abc$48160$new_n28950_
.subckt AOI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n28756_ C=$abc$48160$new_n28757_ Y=$abc$48160$new_n28951_
.subckt AOI22X1 A=$abc$48160$new_n12349_ B=$abc$48160$new_n28757_ C=$abc$48160$new_n28950_ D=$abc$48160$new_n28951_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40099
.subckt NOR3X1 A=io_write_ports_1_bits_addr[5] B=$abc$48160$new_n8685_ C=io_write_ports_1_bits_addr[3] Y=$abc$48160$new_n28953_
.subckt AND2X1 A=$abc$48160$new_n8684_ B=$abc$48160$new_n28592_ Y=$abc$48160$new_n28954_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n28954_ Y=$abc$48160$new_n28955_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n28955_ Y=$abc$48160$new_n28956_
.subckt NOR3X1 A=io_write_ports_0_bits_addr[5] B=$abc$48160$new_n8681_ C=io_write_ports_0_bits_addr[3] Y=$abc$48160$new_n28957_
.subckt NOR3X1 A=$abc$48160$new_n8678_ B=$abc$48160$new_n8679_ C=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n28958_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n28958_ Y=$abc$48160$new_n28959_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n28959_ Y=$abc$48160$new_n28960_
.subckt NAND2X1 A=$abc$48160$new_n28956_ B=$abc$48160$new_n28960_ Y=$abc$48160$new_n28961_
.subckt NOR2X1 A=regfile[22][0] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28962_
.subckt NOR2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28963_
.subckt NAND3X1 A=$abc$48160$new_n28956_ B=$abc$48160$new_n28957_ C=$abc$48160$new_n28959_ Y=$abc$48160$new_n28964_
.subckt NOR2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28965_
.subckt NOR3X1 A=$abc$48160$new_n28962_ B=$abc$48160$new_n28963_ C=$abc$48160$new_n28965_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40101
.subckt NOR2X1 A=regfile[22][1] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28967_
.subckt NOR2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28968_
.subckt NOR2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28969_
.subckt NOR3X1 A=$abc$48160$new_n28967_ B=$abc$48160$new_n28968_ C=$abc$48160$new_n28969_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40103
.subckt NOR2X1 A=regfile[22][2] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28971_
.subckt NOR2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28972_
.subckt NOR2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28973_
.subckt NOR3X1 A=$abc$48160$new_n28971_ B=$abc$48160$new_n28972_ C=$abc$48160$new_n28973_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40105
.subckt NOR2X1 A=regfile[22][3] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28975_
.subckt NOR2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28976_
.subckt NOR2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28977_
.subckt NOR3X1 A=$abc$48160$new_n28975_ B=$abc$48160$new_n28976_ C=$abc$48160$new_n28977_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40107
.subckt NOR2X1 A=regfile[22][4] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28979_
.subckt NOR2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28980_
.subckt NOR2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28981_
.subckt NOR3X1 A=$abc$48160$new_n28979_ B=$abc$48160$new_n28980_ C=$abc$48160$new_n28981_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40109
.subckt NOR2X1 A=regfile[22][5] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28983_
.subckt NOR2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28984_
.subckt NOR2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28985_
.subckt NOR3X1 A=$abc$48160$new_n28983_ B=$abc$48160$new_n28984_ C=$abc$48160$new_n28985_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40111
.subckt NOR2X1 A=regfile[22][6] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28987_
.subckt NOR2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28988_
.subckt NOR2X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28989_
.subckt NOR3X1 A=$abc$48160$new_n28987_ B=$abc$48160$new_n28988_ C=$abc$48160$new_n28989_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40113
.subckt NOR2X1 A=regfile[22][7] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28991_
.subckt OR2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28992_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n28964_ C=$abc$48160$new_n28992_ Y=$abc$48160$new_n28993_
.subckt NOR2X1 A=$abc$48160$new_n28991_ B=$abc$48160$new_n28993_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40115
.subckt NOR2X1 A=regfile[22][8] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28995_
.subckt NOR2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n28996_
.subckt NOR2X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n28997_
.subckt NOR3X1 A=$abc$48160$new_n28995_ B=$abc$48160$new_n28996_ C=$abc$48160$new_n28997_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40117
.subckt NOR2X1 A=regfile[22][9] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n28999_
.subckt NOR2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29000_
.subckt NOR2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29001_
.subckt NOR3X1 A=$abc$48160$new_n28999_ B=$abc$48160$new_n29000_ C=$abc$48160$new_n29001_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40119
.subckt NOR2X1 A=regfile[22][10] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29003_
.subckt NOR2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29004_
.subckt NOR2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29005_
.subckt NOR3X1 A=$abc$48160$new_n29003_ B=$abc$48160$new_n29004_ C=$abc$48160$new_n29005_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40121
.subckt NOR2X1 A=regfile[22][11] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29007_
.subckt OR2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29008_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29008_ Y=$abc$48160$new_n29009_
.subckt NOR2X1 A=$abc$48160$new_n29007_ B=$abc$48160$new_n29009_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40123
.subckt NOR2X1 A=regfile[22][12] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29011_
.subckt OR2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29012_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29012_ Y=$abc$48160$new_n29013_
.subckt NOR2X1 A=$abc$48160$new_n29011_ B=$abc$48160$new_n29013_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40125
.subckt NOR2X1 A=regfile[22][13] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29015_
.subckt NOR2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29016_
.subckt NOR2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29017_
.subckt NOR3X1 A=$abc$48160$new_n29015_ B=$abc$48160$new_n29016_ C=$abc$48160$new_n29017_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40127
.subckt NOR2X1 A=regfile[22][14] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29019_
.subckt NOR2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29020_
.subckt NOR2X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29021_
.subckt NOR3X1 A=$abc$48160$new_n29019_ B=$abc$48160$new_n29020_ C=$abc$48160$new_n29021_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40129
.subckt NOR2X1 A=regfile[22][15] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29023_
.subckt NOR2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29024_
.subckt NOR2X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29025_
.subckt NOR3X1 A=$abc$48160$new_n29023_ B=$abc$48160$new_n29024_ C=$abc$48160$new_n29025_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40131
.subckt NOR2X1 A=regfile[22][16] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29027_
.subckt NOR2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29028_
.subckt NOR2X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29029_
.subckt NOR3X1 A=$abc$48160$new_n29027_ B=$abc$48160$new_n29028_ C=$abc$48160$new_n29029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40133
.subckt NOR2X1 A=regfile[22][17] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29031_
.subckt NOR2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29032_
.subckt NOR2X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29033_
.subckt NOR3X1 A=$abc$48160$new_n29031_ B=$abc$48160$new_n29032_ C=$abc$48160$new_n29033_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40135
.subckt NOR2X1 A=regfile[22][18] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29035_
.subckt NOR2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29036_
.subckt NOR2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29037_
.subckt NOR3X1 A=$abc$48160$new_n29035_ B=$abc$48160$new_n29036_ C=$abc$48160$new_n29037_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40137
.subckt NOR2X1 A=regfile[22][19] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29039_
.subckt NOR2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29040_
.subckt NOR2X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29041_
.subckt NOR3X1 A=$abc$48160$new_n29039_ B=$abc$48160$new_n29040_ C=$abc$48160$new_n29041_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40139
.subckt NOR2X1 A=regfile[22][20] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29043_
.subckt NOR2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29044_
.subckt NOR2X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29045_
.subckt NOR3X1 A=$abc$48160$new_n29043_ B=$abc$48160$new_n29044_ C=$abc$48160$new_n29045_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40141
.subckt NOR2X1 A=regfile[22][21] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29047_
.subckt NOR2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29048_
.subckt NOR2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29049_
.subckt NOR3X1 A=$abc$48160$new_n29047_ B=$abc$48160$new_n29048_ C=$abc$48160$new_n29049_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40143
.subckt NOR2X1 A=regfile[22][22] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29051_
.subckt NOR2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29052_
.subckt NOR2X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29053_
.subckt NOR3X1 A=$abc$48160$new_n29051_ B=$abc$48160$new_n29052_ C=$abc$48160$new_n29053_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40145
.subckt NOR2X1 A=regfile[22][23] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29055_
.subckt NOR2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29056_
.subckt NOR2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29057_
.subckt NOR3X1 A=$abc$48160$new_n29055_ B=$abc$48160$new_n29056_ C=$abc$48160$new_n29057_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40147
.subckt NOR2X1 A=regfile[22][24] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29059_
.subckt OR2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29060_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29060_ Y=$abc$48160$new_n29061_
.subckt NOR2X1 A=$abc$48160$new_n29059_ B=$abc$48160$new_n29061_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40149
.subckt NOR2X1 A=regfile[22][25] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29063_
.subckt NOR2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29064_
.subckt NOR2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29065_
.subckt NOR3X1 A=$abc$48160$new_n29063_ B=$abc$48160$new_n29064_ C=$abc$48160$new_n29065_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40151
.subckt NOR2X1 A=regfile[22][26] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29067_
.subckt NOR2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29068_
.subckt NOR2X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29069_
.subckt NOR3X1 A=$abc$48160$new_n29067_ B=$abc$48160$new_n29068_ C=$abc$48160$new_n29069_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40153
.subckt NOR2X1 A=regfile[22][27] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29071_
.subckt NOR2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29072_
.subckt NOR2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29073_
.subckt NOR3X1 A=$abc$48160$new_n29071_ B=$abc$48160$new_n29072_ C=$abc$48160$new_n29073_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40155
.subckt NOR2X1 A=regfile[22][28] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29075_
.subckt NOR2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29076_
.subckt NOR2X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29077_
.subckt NOR3X1 A=$abc$48160$new_n29075_ B=$abc$48160$new_n29076_ C=$abc$48160$new_n29077_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40157
.subckt NOR2X1 A=regfile[22][29] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29079_
.subckt OR2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29080_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29080_ Y=$abc$48160$new_n29081_
.subckt NOR2X1 A=$abc$48160$new_n29079_ B=$abc$48160$new_n29081_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40159
.subckt NOR2X1 A=regfile[22][30] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29083_
.subckt NOR2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29084_
.subckt NOR2X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29085_
.subckt NOR3X1 A=$abc$48160$new_n29083_ B=$abc$48160$new_n29084_ C=$abc$48160$new_n29085_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40161
.subckt NOR2X1 A=regfile[22][31] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29087_
.subckt NOR2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29088_
.subckt NOR2X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29089_
.subckt NOR3X1 A=$abc$48160$new_n29087_ B=$abc$48160$new_n29088_ C=$abc$48160$new_n29089_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40163
.subckt NOR2X1 A=regfile[22][32] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29091_
.subckt NOR2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29092_
.subckt NOR2X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29093_
.subckt NOR3X1 A=$abc$48160$new_n29091_ B=$abc$48160$new_n29092_ C=$abc$48160$new_n29093_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40165
.subckt NOR2X1 A=regfile[22][33] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29095_
.subckt OR2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29096_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29096_ Y=$abc$48160$new_n29097_
.subckt NOR2X1 A=$abc$48160$new_n29095_ B=$abc$48160$new_n29097_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40167
.subckt NOR2X1 A=regfile[22][34] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29099_
.subckt NOR2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29100_
.subckt NOR2X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29101_
.subckt NOR3X1 A=$abc$48160$new_n29099_ B=$abc$48160$new_n29100_ C=$abc$48160$new_n29101_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40169
.subckt NOR2X1 A=regfile[22][35] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29103_
.subckt NOR2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29104_
.subckt NOR2X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29105_
.subckt NOR3X1 A=$abc$48160$new_n29103_ B=$abc$48160$new_n29104_ C=$abc$48160$new_n29105_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40171
.subckt NOR2X1 A=regfile[22][36] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29107_
.subckt NOR2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29108_
.subckt NOR2X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29109_
.subckt NOR3X1 A=$abc$48160$new_n29107_ B=$abc$48160$new_n29108_ C=$abc$48160$new_n29109_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40173
.subckt NOR2X1 A=regfile[22][37] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29111_
.subckt NOR2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29112_
.subckt NOR2X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29113_
.subckt NOR3X1 A=$abc$48160$new_n29111_ B=$abc$48160$new_n29112_ C=$abc$48160$new_n29113_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40175
.subckt NOR2X1 A=regfile[22][38] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29115_
.subckt NOR2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29116_
.subckt NOR2X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29117_
.subckt NOR3X1 A=$abc$48160$new_n29115_ B=$abc$48160$new_n29116_ C=$abc$48160$new_n29117_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40177
.subckt NOR2X1 A=regfile[22][39] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29119_
.subckt NOR2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29120_
.subckt NOR2X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29121_
.subckt NOR3X1 A=$abc$48160$new_n29119_ B=$abc$48160$new_n29120_ C=$abc$48160$new_n29121_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40179
.subckt NOR2X1 A=regfile[22][40] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29123_
.subckt OR2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29124_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29124_ Y=$abc$48160$new_n29125_
.subckt NOR2X1 A=$abc$48160$new_n29123_ B=$abc$48160$new_n29125_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40181
.subckt NOR2X1 A=regfile[22][41] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29127_
.subckt NOR2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29128_
.subckt NOR2X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29129_
.subckt NOR3X1 A=$abc$48160$new_n29127_ B=$abc$48160$new_n29128_ C=$abc$48160$new_n29129_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40183
.subckt NOR2X1 A=regfile[22][42] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29131_
.subckt NOR2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29132_
.subckt NOR2X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29133_
.subckt NOR3X1 A=$abc$48160$new_n29131_ B=$abc$48160$new_n29132_ C=$abc$48160$new_n29133_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40185
.subckt NOR2X1 A=regfile[22][43] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29135_
.subckt OR2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29136_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29136_ Y=$abc$48160$new_n29137_
.subckt NOR2X1 A=$abc$48160$new_n29135_ B=$abc$48160$new_n29137_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40187
.subckt NOR2X1 A=regfile[22][44] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29139_
.subckt OR2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29140_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29140_ Y=$abc$48160$new_n29141_
.subckt NOR2X1 A=$abc$48160$new_n29139_ B=$abc$48160$new_n29141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40189
.subckt NOR2X1 A=regfile[22][45] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29143_
.subckt NOR2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29144_
.subckt NOR2X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29145_
.subckt NOR3X1 A=$abc$48160$new_n29143_ B=$abc$48160$new_n29144_ C=$abc$48160$new_n29145_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40191
.subckt NOR2X1 A=regfile[22][46] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29147_
.subckt NOR2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29148_
.subckt NOR2X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29149_
.subckt NOR3X1 A=$abc$48160$new_n29147_ B=$abc$48160$new_n29148_ C=$abc$48160$new_n29149_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40193
.subckt NOR2X1 A=regfile[22][47] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29151_
.subckt NOR2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29152_
.subckt NOR2X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29153_
.subckt NOR3X1 A=$abc$48160$new_n29151_ B=$abc$48160$new_n29152_ C=$abc$48160$new_n29153_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40195
.subckt NOR2X1 A=regfile[22][48] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29155_
.subckt NOR2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29156_
.subckt NOR2X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29157_
.subckt NOR3X1 A=$abc$48160$new_n29155_ B=$abc$48160$new_n29156_ C=$abc$48160$new_n29157_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40197
.subckt NOR2X1 A=regfile[22][49] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29159_
.subckt NOR2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29160_
.subckt NOR2X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29161_
.subckt NOR3X1 A=$abc$48160$new_n29159_ B=$abc$48160$new_n29160_ C=$abc$48160$new_n29161_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40199
.subckt NOR2X1 A=regfile[22][50] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29163_
.subckt OR2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29164_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29164_ Y=$abc$48160$new_n29165_
.subckt NOR2X1 A=$abc$48160$new_n29163_ B=$abc$48160$new_n29165_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40201
.subckt NOR2X1 A=regfile[22][51] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29167_
.subckt NOR2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29168_
.subckt NOR2X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29169_
.subckt NOR3X1 A=$abc$48160$new_n29167_ B=$abc$48160$new_n29168_ C=$abc$48160$new_n29169_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40203
.subckt NOR2X1 A=regfile[22][52] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29171_
.subckt NOR2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29172_
.subckt NOR2X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29173_
.subckt NOR3X1 A=$abc$48160$new_n29171_ B=$abc$48160$new_n29172_ C=$abc$48160$new_n29173_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40205
.subckt NOR2X1 A=regfile[22][53] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29175_
.subckt NOR2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29176_
.subckt NOR2X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29177_
.subckt NOR3X1 A=$abc$48160$new_n29175_ B=$abc$48160$new_n29176_ C=$abc$48160$new_n29177_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40207
.subckt NOR2X1 A=regfile[22][54] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29179_
.subckt NOR2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29180_
.subckt NOR2X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29181_
.subckt NOR3X1 A=$abc$48160$new_n29179_ B=$abc$48160$new_n29180_ C=$abc$48160$new_n29181_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40209
.subckt NOR2X1 A=regfile[22][55] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29183_
.subckt NOR2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29184_
.subckt NOR2X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29185_
.subckt NOR3X1 A=$abc$48160$new_n29183_ B=$abc$48160$new_n29184_ C=$abc$48160$new_n29185_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40211
.subckt NOR2X1 A=regfile[22][56] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29187_
.subckt NOR2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29188_
.subckt NOR2X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29189_
.subckt NOR3X1 A=$abc$48160$new_n29187_ B=$abc$48160$new_n29188_ C=$abc$48160$new_n29189_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40213
.subckt NOR2X1 A=regfile[22][57] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29191_
.subckt OR2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29192_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n28964_ C=$abc$48160$new_n29192_ Y=$abc$48160$new_n29193_
.subckt NOR2X1 A=$abc$48160$new_n29191_ B=$abc$48160$new_n29193_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40215
.subckt NOR2X1 A=regfile[22][58] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29195_
.subckt NOR2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29196_
.subckt NOR2X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29197_
.subckt NOR3X1 A=$abc$48160$new_n29195_ B=$abc$48160$new_n29196_ C=$abc$48160$new_n29197_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40217
.subckt NOR2X1 A=regfile[22][59] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29199_
.subckt NOR2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29200_
.subckt NOR2X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29201_
.subckt NOR3X1 A=$abc$48160$new_n29199_ B=$abc$48160$new_n29200_ C=$abc$48160$new_n29201_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40219
.subckt NOR2X1 A=regfile[22][60] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29203_
.subckt NOR2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29204_
.subckt NOR2X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29205_
.subckt NOR3X1 A=$abc$48160$new_n29203_ B=$abc$48160$new_n29204_ C=$abc$48160$new_n29205_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40221
.subckt NOR2X1 A=regfile[22][61] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29207_
.subckt NOR2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29208_
.subckt NOR2X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29209_
.subckt NOR3X1 A=$abc$48160$new_n29207_ B=$abc$48160$new_n29208_ C=$abc$48160$new_n29209_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40223
.subckt NOR2X1 A=regfile[22][62] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29211_
.subckt NOR2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29212_
.subckt NOR2X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29213_
.subckt NOR3X1 A=$abc$48160$new_n29211_ B=$abc$48160$new_n29212_ C=$abc$48160$new_n29213_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40225
.subckt NOR2X1 A=regfile[22][63] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29215_
.subckt NOR2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29216_
.subckt NOR2X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29217_
.subckt NOR3X1 A=$abc$48160$new_n29215_ B=$abc$48160$new_n29216_ C=$abc$48160$new_n29217_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40227
.subckt NOR2X1 A=regfile[22][64] B=$abc$48160$new_n28961_ Y=$abc$48160$new_n29219_
.subckt NOR2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n28956_ Y=$abc$48160$new_n29220_
.subckt NOR2X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n28964_ Y=$abc$48160$new_n29221_
.subckt NOR3X1 A=$abc$48160$new_n29219_ B=$abc$48160$new_n29220_ C=$abc$48160$new_n29221_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40229
.subckt AND2X1 A=io_write_ports_1_bits_addr[2] B=$abc$48160$new_n8683_ Y=$abc$48160$new_n29223_
.subckt AND2X1 A=io_write_ports_1_bits_addr[0] B=$abc$48160$new_n29223_ Y=$abc$48160$new_n29224_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n29224_ Y=$abc$48160$new_n29225_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n29225_ Y=$abc$48160$new_n29226_
.subckt NAND3X1 A=io_write_ports_0_bits_addr[2] B=$abc$48160$new_n8679_ C=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n29227_
.subckt INVX1 A=$abc$48160$new_n29227_ Y=$abc$48160$new_n29228_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n29228_ Y=$abc$48160$new_n29229_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29229_ Y=$abc$48160$new_n29230_
.subckt NAND2X1 A=$abc$48160$new_n29226_ B=$abc$48160$new_n29230_ Y=$abc$48160$new_n29231_
.subckt NOR2X1 A=regfile[21][0] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29232_
.subckt OR2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29233_
.subckt NAND3X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29226_ C=$abc$48160$new_n29229_ Y=$abc$48160$new_n29234_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29233_ Y=$abc$48160$new_n29235_
.subckt NOR2X1 A=$abc$48160$new_n29232_ B=$abc$48160$new_n29235_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40231
.subckt NOR2X1 A=regfile[21][1] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29237_
.subckt OR2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29238_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29238_ Y=$abc$48160$new_n29239_
.subckt NOR2X1 A=$abc$48160$new_n29237_ B=$abc$48160$new_n29239_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40233
.subckt NOR2X1 A=regfile[21][2] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29241_
.subckt OR2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29242_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29242_ Y=$abc$48160$new_n29243_
.subckt NOR2X1 A=$abc$48160$new_n29241_ B=$abc$48160$new_n29243_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40235
.subckt NOR2X1 A=regfile[21][3] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29245_
.subckt OR2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29246_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29246_ Y=$abc$48160$new_n29247_
.subckt NOR2X1 A=$abc$48160$new_n29245_ B=$abc$48160$new_n29247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40237
.subckt NOR2X1 A=regfile[21][4] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29249_
.subckt OR2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29250_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29250_ Y=$abc$48160$new_n29251_
.subckt NOR2X1 A=$abc$48160$new_n29249_ B=$abc$48160$new_n29251_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40239
.subckt NOR2X1 A=regfile[21][5] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29253_
.subckt OR2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29254_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29254_ Y=$abc$48160$new_n29255_
.subckt NOR2X1 A=$abc$48160$new_n29253_ B=$abc$48160$new_n29255_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40241
.subckt NOR2X1 A=regfile[21][6] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29257_
.subckt OR2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29258_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29258_ Y=$abc$48160$new_n29259_
.subckt NOR2X1 A=$abc$48160$new_n29257_ B=$abc$48160$new_n29259_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40243
.subckt NOR2X1 A=regfile[21][7] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29261_
.subckt OR2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29262_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29262_ Y=$abc$48160$new_n29263_
.subckt NOR2X1 A=$abc$48160$new_n29261_ B=$abc$48160$new_n29263_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40245
.subckt NOR2X1 A=regfile[21][8] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29265_
.subckt OR2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29266_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29266_ Y=$abc$48160$new_n29267_
.subckt NOR2X1 A=$abc$48160$new_n29265_ B=$abc$48160$new_n29267_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40247
.subckt NOR2X1 A=regfile[21][9] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29269_
.subckt OR2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29270_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29270_ Y=$abc$48160$new_n29271_
.subckt NOR2X1 A=$abc$48160$new_n29269_ B=$abc$48160$new_n29271_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40249
.subckt NOR2X1 A=regfile[21][10] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29273_
.subckt OR2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29274_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29274_ Y=$abc$48160$new_n29275_
.subckt NOR2X1 A=$abc$48160$new_n29273_ B=$abc$48160$new_n29275_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40251
.subckt NOR2X1 A=regfile[21][11] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29277_
.subckt OR2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29278_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29278_ Y=$abc$48160$new_n29279_
.subckt NOR2X1 A=$abc$48160$new_n29277_ B=$abc$48160$new_n29279_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40253
.subckt NOR2X1 A=regfile[21][12] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29281_
.subckt OR2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29282_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29282_ Y=$abc$48160$new_n29283_
.subckt NOR2X1 A=$abc$48160$new_n29281_ B=$abc$48160$new_n29283_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40255
.subckt NOR2X1 A=regfile[21][13] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29285_
.subckt OR2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29286_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29286_ Y=$abc$48160$new_n29287_
.subckt NOR2X1 A=$abc$48160$new_n29285_ B=$abc$48160$new_n29287_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40257
.subckt NOR2X1 A=regfile[21][14] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29289_
.subckt OR2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29290_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29290_ Y=$abc$48160$new_n29291_
.subckt NOR2X1 A=$abc$48160$new_n29289_ B=$abc$48160$new_n29291_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40259
.subckt NOR2X1 A=regfile[21][15] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29293_
.subckt OR2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29294_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29294_ Y=$abc$48160$new_n29295_
.subckt NOR2X1 A=$abc$48160$new_n29293_ B=$abc$48160$new_n29295_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40261
.subckt NOR2X1 A=regfile[21][16] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29297_
.subckt OR2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29298_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29298_ Y=$abc$48160$new_n29299_
.subckt NOR2X1 A=$abc$48160$new_n29297_ B=$abc$48160$new_n29299_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40263
.subckt NOR2X1 A=regfile[21][17] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29301_
.subckt OR2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29302_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29302_ Y=$abc$48160$new_n29303_
.subckt NOR2X1 A=$abc$48160$new_n29301_ B=$abc$48160$new_n29303_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40265
.subckt NOR2X1 A=regfile[21][18] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29305_
.subckt OR2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29306_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29306_ Y=$abc$48160$new_n29307_
.subckt NOR2X1 A=$abc$48160$new_n29305_ B=$abc$48160$new_n29307_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40267
.subckt NOR2X1 A=regfile[21][19] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29309_
.subckt OR2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29310_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29310_ Y=$abc$48160$new_n29311_
.subckt NOR2X1 A=$abc$48160$new_n29309_ B=$abc$48160$new_n29311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40269
.subckt NOR2X1 A=regfile[21][20] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29313_
.subckt OR2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29314_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29314_ Y=$abc$48160$new_n29315_
.subckt NOR2X1 A=$abc$48160$new_n29313_ B=$abc$48160$new_n29315_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40271
.subckt NOR2X1 A=regfile[21][21] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29317_
.subckt OR2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29318_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29318_ Y=$abc$48160$new_n29319_
.subckt NOR2X1 A=$abc$48160$new_n29317_ B=$abc$48160$new_n29319_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40273
.subckt NOR2X1 A=regfile[21][22] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29321_
.subckt OR2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29322_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29322_ Y=$abc$48160$new_n29323_
.subckt NOR2X1 A=$abc$48160$new_n29321_ B=$abc$48160$new_n29323_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40275
.subckt NOR2X1 A=regfile[21][23] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29325_
.subckt OR2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29326_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29326_ Y=$abc$48160$new_n29327_
.subckt NOR2X1 A=$abc$48160$new_n29325_ B=$abc$48160$new_n29327_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40277
.subckt NOR2X1 A=regfile[21][24] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29329_
.subckt OR2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29330_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29330_ Y=$abc$48160$new_n29331_
.subckt NOR2X1 A=$abc$48160$new_n29329_ B=$abc$48160$new_n29331_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40279
.subckt NOR2X1 A=regfile[21][25] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29333_
.subckt OR2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29334_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29334_ Y=$abc$48160$new_n29335_
.subckt NOR2X1 A=$abc$48160$new_n29333_ B=$abc$48160$new_n29335_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40281
.subckt NOR2X1 A=regfile[21][26] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29337_
.subckt OR2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29338_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29338_ Y=$abc$48160$new_n29339_
.subckt NOR2X1 A=$abc$48160$new_n29337_ B=$abc$48160$new_n29339_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40283
.subckt NOR2X1 A=regfile[21][27] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29341_
.subckt OR2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29342_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29342_ Y=$abc$48160$new_n29343_
.subckt NOR2X1 A=$abc$48160$new_n29341_ B=$abc$48160$new_n29343_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40285
.subckt NOR2X1 A=regfile[21][28] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29345_
.subckt OR2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29346_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29346_ Y=$abc$48160$new_n29347_
.subckt NOR2X1 A=$abc$48160$new_n29345_ B=$abc$48160$new_n29347_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40287
.subckt NOR2X1 A=regfile[21][29] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29349_
.subckt OR2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29350_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29350_ Y=$abc$48160$new_n29351_
.subckt NOR2X1 A=$abc$48160$new_n29349_ B=$abc$48160$new_n29351_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40289
.subckt NOR2X1 A=regfile[21][30] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29353_
.subckt OR2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29354_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29354_ Y=$abc$48160$new_n29355_
.subckt NOR2X1 A=$abc$48160$new_n29353_ B=$abc$48160$new_n29355_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40291
.subckt NOR2X1 A=regfile[21][31] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29357_
.subckt OR2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29358_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29358_ Y=$abc$48160$new_n29359_
.subckt NOR2X1 A=$abc$48160$new_n29357_ B=$abc$48160$new_n29359_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40293
.subckt NOR2X1 A=regfile[21][32] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29361_
.subckt OR2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29362_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29362_ Y=$abc$48160$new_n29363_
.subckt NOR2X1 A=$abc$48160$new_n29361_ B=$abc$48160$new_n29363_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40295
.subckt NOR2X1 A=regfile[21][33] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29365_
.subckt OR2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29366_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29366_ Y=$abc$48160$new_n29367_
.subckt NOR2X1 A=$abc$48160$new_n29365_ B=$abc$48160$new_n29367_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40297
.subckt NOR2X1 A=regfile[21][34] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29369_
.subckt OR2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29370_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29370_ Y=$abc$48160$new_n29371_
.subckt NOR2X1 A=$abc$48160$new_n29369_ B=$abc$48160$new_n29371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40299
.subckt NOR2X1 A=regfile[21][35] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29373_
.subckt OR2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29374_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29374_ Y=$abc$48160$new_n29375_
.subckt NOR2X1 A=$abc$48160$new_n29373_ B=$abc$48160$new_n29375_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40301
.subckt NOR2X1 A=regfile[21][36] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29377_
.subckt OR2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29378_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29378_ Y=$abc$48160$new_n29379_
.subckt NOR2X1 A=$abc$48160$new_n29377_ B=$abc$48160$new_n29379_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40303
.subckt NOR2X1 A=regfile[21][37] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29381_
.subckt OR2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29382_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29382_ Y=$abc$48160$new_n29383_
.subckt NOR2X1 A=$abc$48160$new_n29381_ B=$abc$48160$new_n29383_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40305
.subckt NOR2X1 A=regfile[21][38] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29385_
.subckt OR2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29386_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29386_ Y=$abc$48160$new_n29387_
.subckt NOR2X1 A=$abc$48160$new_n29385_ B=$abc$48160$new_n29387_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40307
.subckt NOR2X1 A=regfile[21][39] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29389_
.subckt OR2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29390_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29390_ Y=$abc$48160$new_n29391_
.subckt NOR2X1 A=$abc$48160$new_n29389_ B=$abc$48160$new_n29391_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40309
.subckt NOR2X1 A=regfile[21][40] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29393_
.subckt OR2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29394_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29394_ Y=$abc$48160$new_n29395_
.subckt NOR2X1 A=$abc$48160$new_n29393_ B=$abc$48160$new_n29395_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40311
.subckt NOR2X1 A=regfile[21][41] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29397_
.subckt OR2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29398_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29398_ Y=$abc$48160$new_n29399_
.subckt NOR2X1 A=$abc$48160$new_n29397_ B=$abc$48160$new_n29399_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40313
.subckt NOR2X1 A=regfile[21][42] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29401_
.subckt OR2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29402_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29402_ Y=$abc$48160$new_n29403_
.subckt NOR2X1 A=$abc$48160$new_n29401_ B=$abc$48160$new_n29403_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40315
.subckt NOR2X1 A=regfile[21][43] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29405_
.subckt OR2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29406_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29406_ Y=$abc$48160$new_n29407_
.subckt NOR2X1 A=$abc$48160$new_n29405_ B=$abc$48160$new_n29407_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40317
.subckt NOR2X1 A=regfile[21][44] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29409_
.subckt OR2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29410_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29410_ Y=$abc$48160$new_n29411_
.subckt NOR2X1 A=$abc$48160$new_n29409_ B=$abc$48160$new_n29411_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40319
.subckt NOR2X1 A=regfile[21][45] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29413_
.subckt OR2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29414_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29414_ Y=$abc$48160$new_n29415_
.subckt NOR2X1 A=$abc$48160$new_n29413_ B=$abc$48160$new_n29415_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40321
.subckt NOR2X1 A=regfile[21][46] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29417_
.subckt OR2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29418_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29418_ Y=$abc$48160$new_n29419_
.subckt NOR2X1 A=$abc$48160$new_n29417_ B=$abc$48160$new_n29419_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40323
.subckt NOR2X1 A=regfile[21][47] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29421_
.subckt OR2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29422_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29422_ Y=$abc$48160$new_n29423_
.subckt NOR2X1 A=$abc$48160$new_n29421_ B=$abc$48160$new_n29423_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40325
.subckt NOR2X1 A=regfile[21][48] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29425_
.subckt OR2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29426_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29426_ Y=$abc$48160$new_n29427_
.subckt NOR2X1 A=$abc$48160$new_n29425_ B=$abc$48160$new_n29427_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40327
.subckt NOR2X1 A=regfile[21][49] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29429_
.subckt OR2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29430_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29430_ Y=$abc$48160$new_n29431_
.subckt NOR2X1 A=$abc$48160$new_n29429_ B=$abc$48160$new_n29431_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40329
.subckt NOR2X1 A=regfile[21][50] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29433_
.subckt OR2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29434_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29434_ Y=$abc$48160$new_n29435_
.subckt NOR2X1 A=$abc$48160$new_n29433_ B=$abc$48160$new_n29435_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40331
.subckt NOR2X1 A=regfile[21][51] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29437_
.subckt OR2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29438_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29438_ Y=$abc$48160$new_n29439_
.subckt NOR2X1 A=$abc$48160$new_n29437_ B=$abc$48160$new_n29439_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40333
.subckt NOR2X1 A=regfile[21][52] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29441_
.subckt OR2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29442_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29442_ Y=$abc$48160$new_n29443_
.subckt NOR2X1 A=$abc$48160$new_n29441_ B=$abc$48160$new_n29443_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40335
.subckt NOR2X1 A=regfile[21][53] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29445_
.subckt OR2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29446_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29446_ Y=$abc$48160$new_n29447_
.subckt NOR2X1 A=$abc$48160$new_n29445_ B=$abc$48160$new_n29447_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40337
.subckt NOR2X1 A=regfile[21][54] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29449_
.subckt OR2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29450_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29450_ Y=$abc$48160$new_n29451_
.subckt NOR2X1 A=$abc$48160$new_n29449_ B=$abc$48160$new_n29451_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40339
.subckt NOR2X1 A=regfile[21][55] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29453_
.subckt OR2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29454_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29454_ Y=$abc$48160$new_n29455_
.subckt NOR2X1 A=$abc$48160$new_n29453_ B=$abc$48160$new_n29455_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40341
.subckt NOR2X1 A=regfile[21][56] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29457_
.subckt OR2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29458_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29458_ Y=$abc$48160$new_n29459_
.subckt NOR2X1 A=$abc$48160$new_n29457_ B=$abc$48160$new_n29459_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40343
.subckt NOR2X1 A=regfile[21][57] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29461_
.subckt OR2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29462_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29462_ Y=$abc$48160$new_n29463_
.subckt NOR2X1 A=$abc$48160$new_n29461_ B=$abc$48160$new_n29463_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40345
.subckt NOR2X1 A=regfile[21][58] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29465_
.subckt OR2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29466_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29466_ Y=$abc$48160$new_n29467_
.subckt NOR2X1 A=$abc$48160$new_n29465_ B=$abc$48160$new_n29467_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40347
.subckt NOR2X1 A=regfile[21][59] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29469_
.subckt OR2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29470_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29470_ Y=$abc$48160$new_n29471_
.subckt NOR2X1 A=$abc$48160$new_n29469_ B=$abc$48160$new_n29471_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40349
.subckt NOR2X1 A=regfile[21][60] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29473_
.subckt OR2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29474_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29474_ Y=$abc$48160$new_n29475_
.subckt NOR2X1 A=$abc$48160$new_n29473_ B=$abc$48160$new_n29475_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40351
.subckt NOR2X1 A=regfile[21][61] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29477_
.subckt OR2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29478_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29478_ Y=$abc$48160$new_n29479_
.subckt NOR2X1 A=$abc$48160$new_n29477_ B=$abc$48160$new_n29479_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40353
.subckt NOR2X1 A=regfile[21][62] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29481_
.subckt OR2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29482_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29482_ Y=$abc$48160$new_n29483_
.subckt NOR2X1 A=$abc$48160$new_n29481_ B=$abc$48160$new_n29483_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40355
.subckt NOR2X1 A=regfile[21][63] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29485_
.subckt OR2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29486_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29486_ Y=$abc$48160$new_n29487_
.subckt NOR2X1 A=$abc$48160$new_n29485_ B=$abc$48160$new_n29487_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40357
.subckt NOR2X1 A=regfile[21][64] B=$abc$48160$new_n29231_ Y=$abc$48160$new_n29489_
.subckt OR2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n29226_ Y=$abc$48160$new_n29490_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n29234_ C=$abc$48160$new_n29490_ Y=$abc$48160$new_n29491_
.subckt NOR2X1 A=$abc$48160$new_n29489_ B=$abc$48160$new_n29491_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40359
.subckt AND2X1 A=$abc$48160$new_n8684_ B=$abc$48160$new_n29223_ Y=$abc$48160$new_n29493_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n29493_ Y=$abc$48160$new_n29494_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n29494_ Y=$abc$48160$new_n29495_
.subckt NOR3X1 A=$abc$48160$new_n8678_ B=io_write_ports_0_bits_addr[1] C=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n29496_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n29496_ Y=$abc$48160$new_n29497_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29497_ Y=$abc$48160$new_n29498_
.subckt NAND2X1 A=$abc$48160$new_n29495_ B=$abc$48160$new_n29498_ Y=$abc$48160$new_n29499_
.subckt NOR2X1 A=regfile[20][0] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29500_
.subckt NOR2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29501_
.subckt NAND3X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29495_ C=$abc$48160$new_n29497_ Y=$abc$48160$new_n29502_
.subckt NOR2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29503_
.subckt NOR3X1 A=$abc$48160$new_n29500_ B=$abc$48160$new_n29501_ C=$abc$48160$new_n29503_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40361
.subckt NOR2X1 A=regfile[20][1] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29505_
.subckt NOR2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29506_
.subckt NOR2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29507_
.subckt NOR3X1 A=$abc$48160$new_n29505_ B=$abc$48160$new_n29506_ C=$abc$48160$new_n29507_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40363
.subckt NOR2X1 A=regfile[20][2] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29509_
.subckt NOR2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29510_
.subckt NOR2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29511_
.subckt NOR3X1 A=$abc$48160$new_n29509_ B=$abc$48160$new_n29510_ C=$abc$48160$new_n29511_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40365
.subckt NOR2X1 A=regfile[20][3] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29513_
.subckt NOR2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29514_
.subckt NOR2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29515_
.subckt NOR3X1 A=$abc$48160$new_n29513_ B=$abc$48160$new_n29514_ C=$abc$48160$new_n29515_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40367
.subckt NOR2X1 A=regfile[20][4] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29517_
.subckt NOR2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29518_
.subckt NOR2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29519_
.subckt NOR3X1 A=$abc$48160$new_n29517_ B=$abc$48160$new_n29518_ C=$abc$48160$new_n29519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40369
.subckt NOR2X1 A=regfile[20][5] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29521_
.subckt OR2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29522_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29522_ Y=$abc$48160$new_n29523_
.subckt NOR2X1 A=$abc$48160$new_n29521_ B=$abc$48160$new_n29523_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40371
.subckt NOR2X1 A=regfile[20][6] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29525_
.subckt OR2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29526_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29526_ Y=$abc$48160$new_n29527_
.subckt NOR2X1 A=$abc$48160$new_n29525_ B=$abc$48160$new_n29527_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40373
.subckt NOR2X1 A=regfile[20][7] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29529_
.subckt NOR2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29530_
.subckt NOR2X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29531_
.subckt NOR3X1 A=$abc$48160$new_n29529_ B=$abc$48160$new_n29530_ C=$abc$48160$new_n29531_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40375
.subckt NOR2X1 A=regfile[20][8] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29533_
.subckt NOR2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29534_
.subckt NOR2X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29535_
.subckt NOR3X1 A=$abc$48160$new_n29533_ B=$abc$48160$new_n29534_ C=$abc$48160$new_n29535_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40377
.subckt NOR2X1 A=regfile[20][9] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29537_
.subckt NOR2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29538_
.subckt NOR2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29539_
.subckt NOR3X1 A=$abc$48160$new_n29537_ B=$abc$48160$new_n29538_ C=$abc$48160$new_n29539_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40379
.subckt NOR2X1 A=regfile[20][10] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29541_
.subckt NOR2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29542_
.subckt NOR2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29543_
.subckt NOR3X1 A=$abc$48160$new_n29541_ B=$abc$48160$new_n29542_ C=$abc$48160$new_n29543_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40381
.subckt NOR2X1 A=regfile[20][11] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29545_
.subckt NOR2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29546_
.subckt NOR2X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29547_
.subckt NOR3X1 A=$abc$48160$new_n29545_ B=$abc$48160$new_n29546_ C=$abc$48160$new_n29547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40383
.subckt NOR2X1 A=regfile[20][12] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29549_
.subckt OR2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29550_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29550_ Y=$abc$48160$new_n29551_
.subckt NOR2X1 A=$abc$48160$new_n29549_ B=$abc$48160$new_n29551_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40385
.subckt NOR2X1 A=regfile[20][13] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29553_
.subckt OR2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29554_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29554_ Y=$abc$48160$new_n29555_
.subckt NOR2X1 A=$abc$48160$new_n29553_ B=$abc$48160$new_n29555_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40387
.subckt NOR2X1 A=regfile[20][14] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29557_
.subckt NOR2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29558_
.subckt NOR2X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29559_
.subckt NOR3X1 A=$abc$48160$new_n29557_ B=$abc$48160$new_n29558_ C=$abc$48160$new_n29559_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40389
.subckt NOR2X1 A=regfile[20][15] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29561_
.subckt NOR2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29562_
.subckt NOR2X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29563_
.subckt NOR3X1 A=$abc$48160$new_n29561_ B=$abc$48160$new_n29562_ C=$abc$48160$new_n29563_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40391
.subckt NOR2X1 A=regfile[20][16] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29565_
.subckt NOR2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29566_
.subckt NOR2X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29567_
.subckt NOR3X1 A=$abc$48160$new_n29565_ B=$abc$48160$new_n29566_ C=$abc$48160$new_n29567_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40393
.subckt NOR2X1 A=regfile[20][17] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29569_
.subckt NOR2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29570_
.subckt NOR2X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29571_
.subckt NOR3X1 A=$abc$48160$new_n29569_ B=$abc$48160$new_n29570_ C=$abc$48160$new_n29571_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40395
.subckt NOR2X1 A=regfile[20][18] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29573_
.subckt NOR2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29574_
.subckt NOR2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29575_
.subckt NOR3X1 A=$abc$48160$new_n29573_ B=$abc$48160$new_n29574_ C=$abc$48160$new_n29575_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40397
.subckt NOR2X1 A=regfile[20][19] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29577_
.subckt OR2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29578_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29578_ Y=$abc$48160$new_n29579_
.subckt NOR2X1 A=$abc$48160$new_n29577_ B=$abc$48160$new_n29579_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40399
.subckt NOR2X1 A=regfile[20][20] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29581_
.subckt NOR2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29582_
.subckt NOR2X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29583_
.subckt NOR3X1 A=$abc$48160$new_n29581_ B=$abc$48160$new_n29582_ C=$abc$48160$new_n29583_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40401
.subckt NOR2X1 A=regfile[20][21] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29585_
.subckt NOR2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29586_
.subckt NOR2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29587_
.subckt NOR3X1 A=$abc$48160$new_n29585_ B=$abc$48160$new_n29586_ C=$abc$48160$new_n29587_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40403
.subckt NOR2X1 A=regfile[20][22] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29589_
.subckt OR2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29590_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29590_ Y=$abc$48160$new_n29591_
.subckt NOR2X1 A=$abc$48160$new_n29589_ B=$abc$48160$new_n29591_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40405
.subckt NOR2X1 A=regfile[20][23] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29593_
.subckt NOR2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29594_
.subckt NOR2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29595_
.subckt NOR3X1 A=$abc$48160$new_n29593_ B=$abc$48160$new_n29594_ C=$abc$48160$new_n29595_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40407
.subckt NOR2X1 A=regfile[20][24] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29597_
.subckt NOR2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29598_
.subckt NOR2X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29599_
.subckt NOR3X1 A=$abc$48160$new_n29597_ B=$abc$48160$new_n29598_ C=$abc$48160$new_n29599_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40409
.subckt NOR2X1 A=regfile[20][25] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29601_
.subckt OR2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29602_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29602_ Y=$abc$48160$new_n29603_
.subckt NOR2X1 A=$abc$48160$new_n29601_ B=$abc$48160$new_n29603_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40411
.subckt NOR2X1 A=regfile[20][26] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29605_
.subckt OR2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29606_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29606_ Y=$abc$48160$new_n29607_
.subckt NOR2X1 A=$abc$48160$new_n29605_ B=$abc$48160$new_n29607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40413
.subckt NOR2X1 A=regfile[20][27] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29609_
.subckt NOR2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29610_
.subckt NOR2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29611_
.subckt NOR3X1 A=$abc$48160$new_n29609_ B=$abc$48160$new_n29610_ C=$abc$48160$new_n29611_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40415
.subckt NOR2X1 A=regfile[20][28] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29613_
.subckt NOR2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29614_
.subckt NOR2X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29615_
.subckt NOR3X1 A=$abc$48160$new_n29613_ B=$abc$48160$new_n29614_ C=$abc$48160$new_n29615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40417
.subckt NOR2X1 A=regfile[20][29] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29617_
.subckt OR2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29618_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29618_ Y=$abc$48160$new_n29619_
.subckt NOR2X1 A=$abc$48160$new_n29617_ B=$abc$48160$new_n29619_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40419
.subckt NOR2X1 A=regfile[20][30] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29621_
.subckt NOR2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29622_
.subckt NOR2X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29623_
.subckt NOR3X1 A=$abc$48160$new_n29621_ B=$abc$48160$new_n29622_ C=$abc$48160$new_n29623_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40421
.subckt NOR2X1 A=regfile[20][31] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29625_
.subckt NOR2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29626_
.subckt NOR2X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29627_
.subckt NOR3X1 A=$abc$48160$new_n29625_ B=$abc$48160$new_n29626_ C=$abc$48160$new_n29627_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40423
.subckt NOR2X1 A=regfile[20][32] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29629_
.subckt NOR2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29630_
.subckt NOR2X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29631_
.subckt NOR3X1 A=$abc$48160$new_n29629_ B=$abc$48160$new_n29630_ C=$abc$48160$new_n29631_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40425
.subckt NOR2X1 A=regfile[20][33] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29633_
.subckt OR2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29634_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29634_ Y=$abc$48160$new_n29635_
.subckt NOR2X1 A=$abc$48160$new_n29633_ B=$abc$48160$new_n29635_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40427
.subckt NOR2X1 A=regfile[20][34] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29637_
.subckt NOR2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29638_
.subckt NOR2X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29639_
.subckt NOR3X1 A=$abc$48160$new_n29637_ B=$abc$48160$new_n29638_ C=$abc$48160$new_n29639_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40429
.subckt NOR2X1 A=regfile[20][35] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29641_
.subckt NOR2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29642_
.subckt NOR2X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29643_
.subckt NOR3X1 A=$abc$48160$new_n29641_ B=$abc$48160$new_n29642_ C=$abc$48160$new_n29643_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40431
.subckt NOR2X1 A=regfile[20][36] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29645_
.subckt OR2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29646_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29646_ Y=$abc$48160$new_n29647_
.subckt NOR2X1 A=$abc$48160$new_n29645_ B=$abc$48160$new_n29647_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40433
.subckt NOR2X1 A=regfile[20][37] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29649_
.subckt OR2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29650_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29650_ Y=$abc$48160$new_n29651_
.subckt NOR2X1 A=$abc$48160$new_n29649_ B=$abc$48160$new_n29651_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40435
.subckt NOR2X1 A=regfile[20][38] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29653_
.subckt NOR2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29654_
.subckt NOR2X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29655_
.subckt NOR3X1 A=$abc$48160$new_n29653_ B=$abc$48160$new_n29654_ C=$abc$48160$new_n29655_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40437
.subckt NOR2X1 A=regfile[20][39] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29657_
.subckt NOR2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29658_
.subckt NOR2X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29659_
.subckt NOR3X1 A=$abc$48160$new_n29657_ B=$abc$48160$new_n29658_ C=$abc$48160$new_n29659_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40439
.subckt NOR2X1 A=regfile[20][40] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29661_
.subckt NOR2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29662_
.subckt NOR2X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29663_
.subckt NOR3X1 A=$abc$48160$new_n29661_ B=$abc$48160$new_n29662_ C=$abc$48160$new_n29663_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40441
.subckt NOR2X1 A=regfile[20][41] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29665_
.subckt OR2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29666_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29666_ Y=$abc$48160$new_n29667_
.subckt NOR2X1 A=$abc$48160$new_n29665_ B=$abc$48160$new_n29667_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40443
.subckt NOR2X1 A=regfile[20][42] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29669_
.subckt NOR2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29670_
.subckt NOR2X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29671_
.subckt NOR3X1 A=$abc$48160$new_n29669_ B=$abc$48160$new_n29670_ C=$abc$48160$new_n29671_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40445
.subckt NOR2X1 A=regfile[20][43] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29673_
.subckt OR2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29674_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29674_ Y=$abc$48160$new_n29675_
.subckt NOR2X1 A=$abc$48160$new_n29673_ B=$abc$48160$new_n29675_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40447
.subckt NOR2X1 A=regfile[20][44] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29677_
.subckt NOR2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29678_
.subckt NOR2X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29679_
.subckt NOR3X1 A=$abc$48160$new_n29677_ B=$abc$48160$new_n29678_ C=$abc$48160$new_n29679_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40449
.subckt NOR2X1 A=regfile[20][45] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29681_
.subckt NOR2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29682_
.subckt NOR2X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29683_
.subckt NOR3X1 A=$abc$48160$new_n29681_ B=$abc$48160$new_n29682_ C=$abc$48160$new_n29683_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40451
.subckt NOR2X1 A=regfile[20][46] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29685_
.subckt NOR2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29686_
.subckt NOR2X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29687_
.subckt NOR3X1 A=$abc$48160$new_n29685_ B=$abc$48160$new_n29686_ C=$abc$48160$new_n29687_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40453
.subckt NOR2X1 A=regfile[20][47] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29689_
.subckt NOR2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29690_
.subckt NOR2X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29691_
.subckt NOR3X1 A=$abc$48160$new_n29689_ B=$abc$48160$new_n29690_ C=$abc$48160$new_n29691_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40455
.subckt NOR2X1 A=regfile[20][48] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29693_
.subckt NOR2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29694_
.subckt NOR2X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29695_
.subckt NOR3X1 A=$abc$48160$new_n29693_ B=$abc$48160$new_n29694_ C=$abc$48160$new_n29695_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40457
.subckt NOR2X1 A=regfile[20][49] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29697_
.subckt NOR2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29698_
.subckt NOR2X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29699_
.subckt NOR3X1 A=$abc$48160$new_n29697_ B=$abc$48160$new_n29698_ C=$abc$48160$new_n29699_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40459
.subckt NOR2X1 A=regfile[20][50] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29701_
.subckt NOR2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29702_
.subckt NOR2X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29703_
.subckt NOR3X1 A=$abc$48160$new_n29701_ B=$abc$48160$new_n29702_ C=$abc$48160$new_n29703_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40461
.subckt NOR2X1 A=regfile[20][51] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29705_
.subckt NOR2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29706_
.subckt NOR2X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29707_
.subckt NOR3X1 A=$abc$48160$new_n29705_ B=$abc$48160$new_n29706_ C=$abc$48160$new_n29707_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40463
.subckt NOR2X1 A=regfile[20][52] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29709_
.subckt NOR2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29710_
.subckt NOR2X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29711_
.subckt NOR3X1 A=$abc$48160$new_n29709_ B=$abc$48160$new_n29710_ C=$abc$48160$new_n29711_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40465
.subckt NOR2X1 A=regfile[20][53] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29713_
.subckt NOR2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29714_
.subckt NOR2X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29715_
.subckt NOR3X1 A=$abc$48160$new_n29713_ B=$abc$48160$new_n29714_ C=$abc$48160$new_n29715_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40467
.subckt NOR2X1 A=regfile[20][54] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29717_
.subckt OR2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29718_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29718_ Y=$abc$48160$new_n29719_
.subckt NOR2X1 A=$abc$48160$new_n29717_ B=$abc$48160$new_n29719_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40469
.subckt NOR2X1 A=regfile[20][55] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29721_
.subckt NOR2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29722_
.subckt NOR2X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29723_
.subckt NOR3X1 A=$abc$48160$new_n29721_ B=$abc$48160$new_n29722_ C=$abc$48160$new_n29723_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40471
.subckt NOR2X1 A=regfile[20][56] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29725_
.subckt NOR2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29726_
.subckt NOR2X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29727_
.subckt NOR3X1 A=$abc$48160$new_n29725_ B=$abc$48160$new_n29726_ C=$abc$48160$new_n29727_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40473
.subckt NOR2X1 A=regfile[20][57] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29729_
.subckt OR2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29730_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29730_ Y=$abc$48160$new_n29731_
.subckt NOR2X1 A=$abc$48160$new_n29729_ B=$abc$48160$new_n29731_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40475
.subckt NOR2X1 A=regfile[20][58] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29733_
.subckt OR2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29734_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n29502_ C=$abc$48160$new_n29734_ Y=$abc$48160$new_n29735_
.subckt NOR2X1 A=$abc$48160$new_n29733_ B=$abc$48160$new_n29735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40477
.subckt NOR2X1 A=regfile[20][59] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29737_
.subckt NOR2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29738_
.subckt NOR2X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29739_
.subckt NOR3X1 A=$abc$48160$new_n29737_ B=$abc$48160$new_n29738_ C=$abc$48160$new_n29739_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40479
.subckt NOR2X1 A=regfile[20][60] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29741_
.subckt NOR2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29742_
.subckt NOR2X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29743_
.subckt NOR3X1 A=$abc$48160$new_n29741_ B=$abc$48160$new_n29742_ C=$abc$48160$new_n29743_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40481
.subckt NOR2X1 A=regfile[20][61] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29745_
.subckt NOR2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29746_
.subckt NOR2X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29747_
.subckt NOR3X1 A=$abc$48160$new_n29745_ B=$abc$48160$new_n29746_ C=$abc$48160$new_n29747_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40483
.subckt NOR2X1 A=regfile[20][62] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29749_
.subckt NOR2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29750_
.subckt NOR2X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29751_
.subckt NOR3X1 A=$abc$48160$new_n29749_ B=$abc$48160$new_n29750_ C=$abc$48160$new_n29751_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40485
.subckt NOR2X1 A=regfile[20][63] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29753_
.subckt NOR2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29754_
.subckt NOR2X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29755_
.subckt NOR3X1 A=$abc$48160$new_n29753_ B=$abc$48160$new_n29754_ C=$abc$48160$new_n29755_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40487
.subckt NOR2X1 A=regfile[20][64] B=$abc$48160$new_n29499_ Y=$abc$48160$new_n29757_
.subckt NOR2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n29495_ Y=$abc$48160$new_n29758_
.subckt NOR2X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n29502_ Y=$abc$48160$new_n29759_
.subckt NOR3X1 A=$abc$48160$new_n29757_ B=$abc$48160$new_n29758_ C=$abc$48160$new_n29759_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40489
.subckt NOR3X1 A=io_write_ports_1_bits_addr[5] B=io_write_ports_1_bits_addr[4] C=io_write_ports_1_bits_addr[3] Y=$abc$48160$new_n29761_
.subckt AND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n29761_ Y=$abc$48160$new_n29762_
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n29761_ Y=$abc$48160$new_n29763_
.subckt NOR3X1 A=io_write_ports_0_bits_addr[5] B=io_write_ports_0_bits_addr[4] C=io_write_ports_0_bits_addr[3] Y=$abc$48160$new_n29764_
.subckt NAND2X1 A=$abc$48160$new_n28748_ B=$abc$48160$new_n29764_ Y=$abc$48160$new_n29765_
.subckt AND2X1 A=$abc$48160$new_n29763_ B=$abc$48160$new_n29765_ Y=$abc$48160$new_n29766_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29767_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29768_
.subckt AOI22X1 A=$abc$48160$new_n8688_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29767_ D=$abc$48160$new_n29768_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40491
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29770_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29771_
.subckt AOI22X1 A=$abc$48160$new_n8750_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29770_ D=$abc$48160$new_n29771_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40493
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29773_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29774_
.subckt AOI22X1 A=$abc$48160$new_n8806_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29773_ D=$abc$48160$new_n29774_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40495
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29776_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29777_
.subckt AOI22X1 A=$abc$48160$new_n8861_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29776_ D=$abc$48160$new_n29777_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40497
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29779_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29780_
.subckt AOI22X1 A=$abc$48160$new_n8915_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29779_ D=$abc$48160$new_n29780_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40499
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29782_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29783_
.subckt AOI22X1 A=$abc$48160$new_n8970_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29782_ D=$abc$48160$new_n29783_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40501
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29785_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29786_
.subckt AOI22X1 A=$abc$48160$new_n9026_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29785_ D=$abc$48160$new_n29786_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40503
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29788_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29789_
.subckt AOI22X1 A=$abc$48160$new_n9082_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29788_ D=$abc$48160$new_n29789_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40505
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29791_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29792_
.subckt AOI22X1 A=$abc$48160$new_n9137_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29791_ D=$abc$48160$new_n29792_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40507
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29794_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29795_
.subckt AOI22X1 A=$abc$48160$new_n9192_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29794_ D=$abc$48160$new_n29795_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40509
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29797_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29798_
.subckt AOI22X1 A=$abc$48160$new_n9247_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29797_ D=$abc$48160$new_n29798_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40511
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29800_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29801_
.subckt AOI22X1 A=$abc$48160$new_n9303_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29800_ D=$abc$48160$new_n29801_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40513
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29803_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29804_
.subckt AOI22X1 A=$abc$48160$new_n9358_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29803_ D=$abc$48160$new_n29804_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40515
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29806_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29807_
.subckt AOI22X1 A=$abc$48160$new_n9414_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29806_ D=$abc$48160$new_n29807_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40517
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29809_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29810_
.subckt AOI22X1 A=$abc$48160$new_n9468_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29809_ D=$abc$48160$new_n29810_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40519
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29812_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29813_
.subckt AOI22X1 A=$abc$48160$new_n9526_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29812_ D=$abc$48160$new_n29813_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40521
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29815_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29816_
.subckt AOI22X1 A=$abc$48160$new_n9583_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29815_ D=$abc$48160$new_n29816_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40523
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29818_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29819_
.subckt AOI22X1 A=$abc$48160$new_n9639_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29818_ D=$abc$48160$new_n29819_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40525
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29821_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29822_
.subckt AOI22X1 A=$abc$48160$new_n9696_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29821_ D=$abc$48160$new_n29822_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40527
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29824_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29825_
.subckt AOI22X1 A=$abc$48160$new_n9752_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29824_ D=$abc$48160$new_n29825_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40529
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29827_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29828_
.subckt AOI22X1 A=$abc$48160$new_n9807_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29827_ D=$abc$48160$new_n29828_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40531
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29830_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29831_
.subckt AOI22X1 A=$abc$48160$new_n9862_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29830_ D=$abc$48160$new_n29831_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40533
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29833_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29834_
.subckt AOI22X1 A=$abc$48160$new_n9919_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29833_ D=$abc$48160$new_n29834_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40535
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29836_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29837_
.subckt AOI22X1 A=$abc$48160$new_n9975_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29836_ D=$abc$48160$new_n29837_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40537
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29839_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29840_
.subckt AOI22X1 A=$abc$48160$new_n10031_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29839_ D=$abc$48160$new_n29840_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40539
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29842_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29843_
.subckt AOI22X1 A=$abc$48160$new_n10087_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29842_ D=$abc$48160$new_n29843_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40541
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29845_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29846_
.subckt AOI22X1 A=$abc$48160$new_n10143_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29845_ D=$abc$48160$new_n29846_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40543
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29848_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29849_
.subckt AOI22X1 A=$abc$48160$new_n10199_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29848_ D=$abc$48160$new_n29849_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40545
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29851_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29852_
.subckt AOI22X1 A=$abc$48160$new_n10258_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29851_ D=$abc$48160$new_n29852_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40547
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29854_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29855_
.subckt AOI22X1 A=$abc$48160$new_n10315_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29854_ D=$abc$48160$new_n29855_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40549
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29857_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29858_
.subckt AOI22X1 A=$abc$48160$new_n10372_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29857_ D=$abc$48160$new_n29858_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40551
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29860_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29861_
.subckt AOI22X1 A=$abc$48160$new_n10431_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29860_ D=$abc$48160$new_n29861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40553
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29863_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29864_
.subckt AOI22X1 A=$abc$48160$new_n10488_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29863_ D=$abc$48160$new_n29864_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40555
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29866_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29867_
.subckt AOI22X1 A=$abc$48160$new_n10544_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29866_ D=$abc$48160$new_n29867_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40557
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29869_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29870_
.subckt AOI22X1 A=$abc$48160$new_n10601_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29869_ D=$abc$48160$new_n29870_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40559
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29872_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29873_
.subckt AOI22X1 A=$abc$48160$new_n10659_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29872_ D=$abc$48160$new_n29873_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40561
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29875_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29876_
.subckt AOI22X1 A=$abc$48160$new_n10715_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29875_ D=$abc$48160$new_n29876_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40563
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29878_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29879_
.subckt AOI22X1 A=$abc$48160$new_n10771_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29878_ D=$abc$48160$new_n29879_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40565
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29881_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29882_
.subckt AOI22X1 A=$abc$48160$new_n10828_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29881_ D=$abc$48160$new_n29882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40567
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29884_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29885_
.subckt AOI22X1 A=$abc$48160$new_n10884_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29884_ D=$abc$48160$new_n29885_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40569
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29887_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29888_
.subckt AOI22X1 A=$abc$48160$new_n10940_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29887_ D=$abc$48160$new_n29888_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40571
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29890_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29891_
.subckt AOI22X1 A=$abc$48160$new_n10996_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29890_ D=$abc$48160$new_n29891_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40573
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29893_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29894_
.subckt AOI22X1 A=$abc$48160$new_n11052_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29893_ D=$abc$48160$new_n29894_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40575
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29896_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29897_
.subckt AOI22X1 A=$abc$48160$new_n11108_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29896_ D=$abc$48160$new_n29897_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40577
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29899_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29900_
.subckt AOI22X1 A=$abc$48160$new_n11167_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29899_ D=$abc$48160$new_n29900_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40579
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29902_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29903_
.subckt AOI22X1 A=$abc$48160$new_n11224_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29902_ D=$abc$48160$new_n29903_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40581
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29905_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29906_
.subckt AOI22X1 A=$abc$48160$new_n11280_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29905_ D=$abc$48160$new_n29906_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40583
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29908_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29909_
.subckt AOI22X1 A=$abc$48160$new_n11339_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29908_ D=$abc$48160$new_n29909_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40585
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29911_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29912_
.subckt AOI22X1 A=$abc$48160$new_n11396_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29911_ D=$abc$48160$new_n29912_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40587
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29914_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29915_
.subckt AOI22X1 A=$abc$48160$new_n11452_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29914_ D=$abc$48160$new_n29915_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40589
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29917_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29918_
.subckt AOI22X1 A=$abc$48160$new_n11512_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29917_ D=$abc$48160$new_n29918_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40591
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29920_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29921_
.subckt AOI22X1 A=$abc$48160$new_n11570_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29920_ D=$abc$48160$new_n29921_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40593
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29923_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29924_
.subckt AOI22X1 A=$abc$48160$new_n11626_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29923_ D=$abc$48160$new_n29924_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40595
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29926_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29927_
.subckt AOI22X1 A=$abc$48160$new_n11682_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29926_ D=$abc$48160$new_n29927_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40597
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29929_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29930_
.subckt AOI22X1 A=$abc$48160$new_n11739_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29929_ D=$abc$48160$new_n29930_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40599
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29932_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29933_
.subckt AOI22X1 A=$abc$48160$new_n11795_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29932_ D=$abc$48160$new_n29933_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40601
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29935_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29936_
.subckt AOI22X1 A=$abc$48160$new_n11851_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29935_ D=$abc$48160$new_n29936_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40603
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29938_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29939_
.subckt AOI22X1 A=$abc$48160$new_n11908_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29938_ D=$abc$48160$new_n29939_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40605
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29941_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29942_
.subckt AOI22X1 A=$abc$48160$new_n11964_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29941_ D=$abc$48160$new_n29942_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40607
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29944_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29945_
.subckt AOI22X1 A=$abc$48160$new_n12020_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29944_ D=$abc$48160$new_n29945_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40609
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29947_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29948_
.subckt AOI22X1 A=$abc$48160$new_n12077_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29947_ D=$abc$48160$new_n29948_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40611
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29950_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29951_
.subckt AOI22X1 A=$abc$48160$new_n12134_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29950_ D=$abc$48160$new_n29951_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40613
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29953_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29954_
.subckt AOI22X1 A=$abc$48160$new_n12191_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29953_ D=$abc$48160$new_n29954_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40615
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29956_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29957_
.subckt AOI22X1 A=$abc$48160$new_n12251_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29956_ D=$abc$48160$new_n29957_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40617
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n29762_ Y=$abc$48160$new_n29959_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n29765_ C=$abc$48160$new_n29763_ Y=$abc$48160$new_n29960_
.subckt AOI22X1 A=$abc$48160$new_n12308_ B=$abc$48160$new_n29766_ C=$abc$48160$new_n29959_ D=$abc$48160$new_n29960_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40619
.subckt NOR3X1 A=io_write_ports_1_bits_addr[2] B=$abc$48160$new_n8683_ C=io_write_ports_1_bits_addr[0] Y=$abc$48160$new_n29962_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n29962_ Y=$abc$48160$new_n29963_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n29963_ Y=$abc$48160$new_n29964_
.subckt NAND2X1 A=$abc$48160$new_n8678_ B=io_write_ports_0_bits_addr[1] Y=$abc$48160$new_n29965_
.subckt NOR2X1 A=io_write_ports_0_bits_addr[0] B=$abc$48160$new_n29965_ Y=$abc$48160$new_n29966_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n29966_ Y=$abc$48160$new_n29967_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29967_ Y=$abc$48160$new_n29968_
.subckt NAND2X1 A=$abc$48160$new_n29964_ B=$abc$48160$new_n29968_ Y=$abc$48160$new_n29969_
.subckt NOR2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29970_
.subckt NAND3X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n29964_ C=$abc$48160$new_n29967_ Y=$abc$48160$new_n29971_
.subckt OR2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n29972_
.subckt OAI21X1 A=regfile[18][0] B=$abc$48160$new_n29969_ C=$abc$48160$new_n29972_ Y=$abc$48160$new_n29973_
.subckt NOR2X1 A=$abc$48160$new_n29970_ B=$abc$48160$new_n29973_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40621
.subckt NOR2X1 A=regfile[18][1] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n29975_
.subckt OR2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29976_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n29971_ C=$abc$48160$new_n29976_ Y=$abc$48160$new_n29977_
.subckt NOR2X1 A=$abc$48160$new_n29975_ B=$abc$48160$new_n29977_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40623
.subckt NOR2X1 A=regfile[18][2] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n29979_
.subckt OR2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29980_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n29971_ C=$abc$48160$new_n29980_ Y=$abc$48160$new_n29981_
.subckt NOR2X1 A=$abc$48160$new_n29979_ B=$abc$48160$new_n29981_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40625
.subckt NOR2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29983_
.subckt OR2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n29984_
.subckt OAI21X1 A=regfile[18][3] B=$abc$48160$new_n29969_ C=$abc$48160$new_n29984_ Y=$abc$48160$new_n29985_
.subckt NOR2X1 A=$abc$48160$new_n29983_ B=$abc$48160$new_n29985_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40627
.subckt NOR2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29987_
.subckt OR2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n29988_
.subckt OAI21X1 A=regfile[18][4] B=$abc$48160$new_n29969_ C=$abc$48160$new_n29988_ Y=$abc$48160$new_n29989_
.subckt NOR2X1 A=$abc$48160$new_n29987_ B=$abc$48160$new_n29989_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40629
.subckt NOR2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29991_
.subckt OR2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n29992_
.subckt OAI21X1 A=regfile[18][5] B=$abc$48160$new_n29969_ C=$abc$48160$new_n29992_ Y=$abc$48160$new_n29993_
.subckt NOR2X1 A=$abc$48160$new_n29991_ B=$abc$48160$new_n29993_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40631
.subckt NOR2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n29995_
.subckt OR2X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n29996_
.subckt OAI21X1 A=regfile[18][6] B=$abc$48160$new_n29969_ C=$abc$48160$new_n29996_ Y=$abc$48160$new_n29997_
.subckt NOR2X1 A=$abc$48160$new_n29995_ B=$abc$48160$new_n29997_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40633
.subckt NOR2X1 A=regfile[18][7] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n29999_
.subckt OR2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30000_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30000_ Y=$abc$48160$new_n30001_
.subckt NOR2X1 A=$abc$48160$new_n29999_ B=$abc$48160$new_n30001_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40635
.subckt NOR2X1 A=regfile[18][8] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30003_
.subckt OR2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30004_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30004_ Y=$abc$48160$new_n30005_
.subckt NOR2X1 A=$abc$48160$new_n30003_ B=$abc$48160$new_n30005_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40637
.subckt NOR2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30007_
.subckt OR2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30008_
.subckt OAI21X1 A=regfile[18][9] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30008_ Y=$abc$48160$new_n30009_
.subckt NOR2X1 A=$abc$48160$new_n30007_ B=$abc$48160$new_n30009_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40639
.subckt NOR2X1 A=regfile[18][10] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30011_
.subckt OR2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30012_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30012_ Y=$abc$48160$new_n30013_
.subckt NOR2X1 A=$abc$48160$new_n30011_ B=$abc$48160$new_n30013_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40641
.subckt NOR2X1 A=regfile[18][11] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30015_
.subckt OR2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30016_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30016_ Y=$abc$48160$new_n30017_
.subckt NOR2X1 A=$abc$48160$new_n30015_ B=$abc$48160$new_n30017_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40643
.subckt NOR2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30019_
.subckt OR2X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30020_
.subckt OAI21X1 A=regfile[18][12] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30020_ Y=$abc$48160$new_n30021_
.subckt NOR2X1 A=$abc$48160$new_n30019_ B=$abc$48160$new_n30021_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40645
.subckt NOR2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30023_
.subckt OR2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30024_
.subckt OAI21X1 A=regfile[18][13] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30024_ Y=$abc$48160$new_n30025_
.subckt NOR2X1 A=$abc$48160$new_n30023_ B=$abc$48160$new_n30025_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40647
.subckt NOR2X1 A=regfile[18][14] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30027_
.subckt OR2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30028_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30028_ Y=$abc$48160$new_n30029_
.subckt NOR2X1 A=$abc$48160$new_n30027_ B=$abc$48160$new_n30029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40649
.subckt NOR2X1 A=regfile[18][15] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30031_
.subckt OR2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30032_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30032_ Y=$abc$48160$new_n30033_
.subckt NOR2X1 A=$abc$48160$new_n30031_ B=$abc$48160$new_n30033_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40651
.subckt NOR2X1 A=regfile[18][16] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30035_
.subckt OR2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30036_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30036_ Y=$abc$48160$new_n30037_
.subckt NOR2X1 A=$abc$48160$new_n30035_ B=$abc$48160$new_n30037_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40653
.subckt NOR2X1 A=regfile[18][17] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30039_
.subckt OR2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30040_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30040_ Y=$abc$48160$new_n30041_
.subckt NOR2X1 A=$abc$48160$new_n30039_ B=$abc$48160$new_n30041_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40655
.subckt NOR2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30043_
.subckt OR2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30044_
.subckt OAI21X1 A=regfile[18][18] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30044_ Y=$abc$48160$new_n30045_
.subckt NOR2X1 A=$abc$48160$new_n30043_ B=$abc$48160$new_n30045_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40657
.subckt NOR2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30047_
.subckt OR2X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30048_
.subckt OAI21X1 A=regfile[18][19] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30048_ Y=$abc$48160$new_n30049_
.subckt NOR2X1 A=$abc$48160$new_n30047_ B=$abc$48160$new_n30049_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40659
.subckt NOR2X1 A=regfile[18][20] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30051_
.subckt OR2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30052_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30052_ Y=$abc$48160$new_n30053_
.subckt NOR2X1 A=$abc$48160$new_n30051_ B=$abc$48160$new_n30053_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40661
.subckt NOR2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30055_
.subckt OR2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30056_
.subckt OAI21X1 A=regfile[18][21] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30056_ Y=$abc$48160$new_n30057_
.subckt NOR2X1 A=$abc$48160$new_n30055_ B=$abc$48160$new_n30057_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40663
.subckt NOR2X1 A=regfile[18][22] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30059_
.subckt OR2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30060_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30060_ Y=$abc$48160$new_n30061_
.subckt NOR2X1 A=$abc$48160$new_n30059_ B=$abc$48160$new_n30061_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40665
.subckt NOR2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30063_
.subckt OR2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30064_
.subckt OAI21X1 A=regfile[18][23] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30064_ Y=$abc$48160$new_n30065_
.subckt NOR2X1 A=$abc$48160$new_n30063_ B=$abc$48160$new_n30065_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40667
.subckt NOR2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30067_
.subckt OR2X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30068_
.subckt OAI21X1 A=regfile[18][24] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30068_ Y=$abc$48160$new_n30069_
.subckt NOR2X1 A=$abc$48160$new_n30067_ B=$abc$48160$new_n30069_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40669
.subckt NOR2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30071_
.subckt OR2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30072_
.subckt OAI21X1 A=regfile[18][25] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30072_ Y=$abc$48160$new_n30073_
.subckt NOR2X1 A=$abc$48160$new_n30071_ B=$abc$48160$new_n30073_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40671
.subckt NOR2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30075_
.subckt OR2X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30076_
.subckt OAI21X1 A=regfile[18][26] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30076_ Y=$abc$48160$new_n30077_
.subckt NOR2X1 A=$abc$48160$new_n30075_ B=$abc$48160$new_n30077_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40673
.subckt NOR2X1 A=regfile[18][27] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30079_
.subckt OR2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30080_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30080_ Y=$abc$48160$new_n30081_
.subckt NOR2X1 A=$abc$48160$new_n30079_ B=$abc$48160$new_n30081_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40675
.subckt NOR2X1 A=regfile[18][28] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30083_
.subckt OR2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30084_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30084_ Y=$abc$48160$new_n30085_
.subckt NOR2X1 A=$abc$48160$new_n30083_ B=$abc$48160$new_n30085_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40677
.subckt NOR2X1 A=regfile[18][29] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30087_
.subckt OR2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30088_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30088_ Y=$abc$48160$new_n30089_
.subckt NOR2X1 A=$abc$48160$new_n30087_ B=$abc$48160$new_n30089_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40679
.subckt NOR2X1 A=regfile[18][30] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30091_
.subckt OR2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30092_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30092_ Y=$abc$48160$new_n30093_
.subckt NOR2X1 A=$abc$48160$new_n30091_ B=$abc$48160$new_n30093_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40681
.subckt NOR2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30095_
.subckt OR2X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30096_
.subckt OAI21X1 A=regfile[18][31] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30096_ Y=$abc$48160$new_n30097_
.subckt NOR2X1 A=$abc$48160$new_n30095_ B=$abc$48160$new_n30097_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40683
.subckt NOR2X1 A=regfile[18][32] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30099_
.subckt OR2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30100_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30100_ Y=$abc$48160$new_n30101_
.subckt NOR2X1 A=$abc$48160$new_n30099_ B=$abc$48160$new_n30101_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40685
.subckt NOR2X1 A=regfile[18][33] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30103_
.subckt OR2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30104_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30104_ Y=$abc$48160$new_n30105_
.subckt NOR2X1 A=$abc$48160$new_n30103_ B=$abc$48160$new_n30105_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40687
.subckt NOR2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30107_
.subckt OR2X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30108_
.subckt OAI21X1 A=regfile[18][34] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30108_ Y=$abc$48160$new_n30109_
.subckt NOR2X1 A=$abc$48160$new_n30107_ B=$abc$48160$new_n30109_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40689
.subckt NOR2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30111_
.subckt OR2X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30112_
.subckt OAI21X1 A=regfile[18][35] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30112_ Y=$abc$48160$new_n30113_
.subckt NOR2X1 A=$abc$48160$new_n30111_ B=$abc$48160$new_n30113_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40691
.subckt NOR2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30115_
.subckt OR2X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30116_
.subckt OAI21X1 A=regfile[18][36] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30116_ Y=$abc$48160$new_n30117_
.subckt NOR2X1 A=$abc$48160$new_n30115_ B=$abc$48160$new_n30117_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40693
.subckt NOR2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30119_
.subckt OR2X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30120_
.subckt OAI21X1 A=regfile[18][37] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30120_ Y=$abc$48160$new_n30121_
.subckt NOR2X1 A=$abc$48160$new_n30119_ B=$abc$48160$new_n30121_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40695
.subckt NOR2X1 A=regfile[18][38] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30123_
.subckt OR2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30124_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30124_ Y=$abc$48160$new_n30125_
.subckt NOR2X1 A=$abc$48160$new_n30123_ B=$abc$48160$new_n30125_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40697
.subckt NOR2X1 A=regfile[18][39] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30127_
.subckt OR2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30128_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30128_ Y=$abc$48160$new_n30129_
.subckt NOR2X1 A=$abc$48160$new_n30127_ B=$abc$48160$new_n30129_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40699
.subckt NOR2X1 A=regfile[18][40] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30131_
.subckt OR2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30132_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30132_ Y=$abc$48160$new_n30133_
.subckt NOR2X1 A=$abc$48160$new_n30131_ B=$abc$48160$new_n30133_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40701
.subckt NOR2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30135_
.subckt OR2X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30136_
.subckt OAI21X1 A=regfile[18][41] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30136_ Y=$abc$48160$new_n30137_
.subckt NOR2X1 A=$abc$48160$new_n30135_ B=$abc$48160$new_n30137_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40703
.subckt NOR2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30139_
.subckt OR2X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30140_
.subckt OAI21X1 A=regfile[18][42] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30140_ Y=$abc$48160$new_n30141_
.subckt NOR2X1 A=$abc$48160$new_n30139_ B=$abc$48160$new_n30141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40705
.subckt NOR2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30143_
.subckt OR2X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30144_
.subckt OAI21X1 A=regfile[18][43] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30144_ Y=$abc$48160$new_n30145_
.subckt NOR2X1 A=$abc$48160$new_n30143_ B=$abc$48160$new_n30145_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40707
.subckt NOR2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30147_
.subckt OR2X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30148_
.subckt OAI21X1 A=regfile[18][44] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30148_ Y=$abc$48160$new_n30149_
.subckt NOR2X1 A=$abc$48160$new_n30147_ B=$abc$48160$new_n30149_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40709
.subckt NOR2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30151_
.subckt OR2X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30152_
.subckt OAI21X1 A=regfile[18][45] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30152_ Y=$abc$48160$new_n30153_
.subckt NOR2X1 A=$abc$48160$new_n30151_ B=$abc$48160$new_n30153_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40711
.subckt NOR2X1 A=regfile[18][46] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30155_
.subckt OR2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30156_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30156_ Y=$abc$48160$new_n30157_
.subckt NOR2X1 A=$abc$48160$new_n30155_ B=$abc$48160$new_n30157_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40713
.subckt NOR2X1 A=regfile[18][47] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30159_
.subckt OR2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30160_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30160_ Y=$abc$48160$new_n30161_
.subckt NOR2X1 A=$abc$48160$new_n30159_ B=$abc$48160$new_n30161_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40715
.subckt NOR2X1 A=regfile[18][48] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30163_
.subckt OR2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30164_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30164_ Y=$abc$48160$new_n30165_
.subckt NOR2X1 A=$abc$48160$new_n30163_ B=$abc$48160$new_n30165_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40717
.subckt NOR2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30167_
.subckt OR2X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30168_
.subckt OAI21X1 A=regfile[18][49] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30168_ Y=$abc$48160$new_n30169_
.subckt NOR2X1 A=$abc$48160$new_n30167_ B=$abc$48160$new_n30169_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40719
.subckt NOR2X1 A=regfile[18][50] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30171_
.subckt OR2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30172_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30172_ Y=$abc$48160$new_n30173_
.subckt NOR2X1 A=$abc$48160$new_n30171_ B=$abc$48160$new_n30173_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40721
.subckt NOR2X1 A=regfile[18][51] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30175_
.subckt OR2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30176_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30176_ Y=$abc$48160$new_n30177_
.subckt NOR2X1 A=$abc$48160$new_n30175_ B=$abc$48160$new_n30177_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40723
.subckt NOR2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30179_
.subckt OR2X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30180_
.subckt OAI21X1 A=regfile[18][52] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30180_ Y=$abc$48160$new_n30181_
.subckt NOR2X1 A=$abc$48160$new_n30179_ B=$abc$48160$new_n30181_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40725
.subckt NOR2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30183_
.subckt OR2X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30184_
.subckt OAI21X1 A=regfile[18][53] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30184_ Y=$abc$48160$new_n30185_
.subckt NOR2X1 A=$abc$48160$new_n30183_ B=$abc$48160$new_n30185_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40727
.subckt NOR2X1 A=regfile[18][54] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30187_
.subckt OR2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30188_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30188_ Y=$abc$48160$new_n30189_
.subckt NOR2X1 A=$abc$48160$new_n30187_ B=$abc$48160$new_n30189_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40729
.subckt NOR2X1 A=regfile[18][55] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30191_
.subckt OR2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30192_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30192_ Y=$abc$48160$new_n30193_
.subckt NOR2X1 A=$abc$48160$new_n30191_ B=$abc$48160$new_n30193_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40731
.subckt NOR2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30195_
.subckt OR2X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30196_
.subckt OAI21X1 A=regfile[18][56] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30196_ Y=$abc$48160$new_n30197_
.subckt NOR2X1 A=$abc$48160$new_n30195_ B=$abc$48160$new_n30197_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40733
.subckt NOR2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30199_
.subckt OR2X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30200_
.subckt OAI21X1 A=regfile[18][57] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30200_ Y=$abc$48160$new_n30201_
.subckt NOR2X1 A=$abc$48160$new_n30199_ B=$abc$48160$new_n30201_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40735
.subckt NOR2X1 A=regfile[18][58] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30203_
.subckt OR2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30204_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30204_ Y=$abc$48160$new_n30205_
.subckt NOR2X1 A=$abc$48160$new_n30203_ B=$abc$48160$new_n30205_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40737
.subckt NOR2X1 A=regfile[18][59] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30207_
.subckt OR2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30208_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30208_ Y=$abc$48160$new_n30209_
.subckt NOR2X1 A=$abc$48160$new_n30207_ B=$abc$48160$new_n30209_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40739
.subckt NOR2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30211_
.subckt OR2X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30212_
.subckt OAI21X1 A=regfile[18][60] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30212_ Y=$abc$48160$new_n30213_
.subckt NOR2X1 A=$abc$48160$new_n30211_ B=$abc$48160$new_n30213_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40741
.subckt NOR2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30215_
.subckt OR2X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n29971_ Y=$abc$48160$new_n30216_
.subckt OAI21X1 A=regfile[18][61] B=$abc$48160$new_n29969_ C=$abc$48160$new_n30216_ Y=$abc$48160$new_n30217_
.subckt NOR2X1 A=$abc$48160$new_n30215_ B=$abc$48160$new_n30217_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40743
.subckt NOR2X1 A=regfile[18][62] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30219_
.subckt OR2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30220_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30220_ Y=$abc$48160$new_n30221_
.subckt NOR2X1 A=$abc$48160$new_n30219_ B=$abc$48160$new_n30221_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40745
.subckt NOR2X1 A=regfile[18][63] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30223_
.subckt OR2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30224_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30224_ Y=$abc$48160$new_n30225_
.subckt NOR2X1 A=$abc$48160$new_n30223_ B=$abc$48160$new_n30225_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40747
.subckt NOR2X1 A=regfile[18][64] B=$abc$48160$new_n29969_ Y=$abc$48160$new_n30227_
.subckt OR2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n29964_ Y=$abc$48160$new_n30228_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n29971_ C=$abc$48160$new_n30228_ Y=$abc$48160$new_n30229_
.subckt NOR2X1 A=$abc$48160$new_n30227_ B=$abc$48160$new_n30229_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40749
.subckt NOR3X1 A=io_write_ports_0_bits_addr[2] B=io_write_ports_0_bits_addr[1] C=io_write_ports_0_bits_addr[0] Y=$abc$48160$new_n30231_
.subckt NOR3X1 A=io_write_ports_0_bits_addr[5] B=$abc$48160$new_n8681_ C=$abc$48160$new_n8682_ Y=$abc$48160$new_n30232_
.subckt NAND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n30232_ Y=$abc$48160$new_n30233_
.subckt INVX1 A=$abc$48160$new_n30233_ Y=$abc$48160$new_n30234_
.subckt NAND2X1 A=$abc$48160$new_n30231_ B=$abc$48160$new_n30234_ Y=$abc$48160$new_n30235_
.subckt NOR3X1 A=io_write_ports_1_bits_addr[5] B=$abc$48160$new_n8685_ C=$abc$48160$new_n8686_ Y=$abc$48160$new_n30236_
.subckt AND2X1 A=$abc$48160$new_n8684_ B=$abc$48160$new_n28750_ Y=$abc$48160$new_n30237_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n30237_ Y=$abc$48160$new_n30238_
.subckt AND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n30239_
.subckt NAND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n30240_
.subckt AND2X1 A=$abc$48160$new_n30235_ B=$abc$48160$new_n30240_ Y=$abc$48160$new_n30241_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30242_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30243_
.subckt AOI22X1 A=$abc$48160$new_n8710_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30242_ D=$abc$48160$new_n30243_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40751
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30245_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30246_
.subckt AOI22X1 A=$abc$48160$new_n8768_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30245_ D=$abc$48160$new_n30246_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40753
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30248_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30249_
.subckt AOI22X1 A=$abc$48160$new_n8823_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30248_ D=$abc$48160$new_n30249_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40755
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30251_
.subckt MUX2X1 A=$abc$48160$new_n8877_ B=$abc$48160$new_n30251_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40757
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30253_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30254_
.subckt AOI22X1 A=$abc$48160$new_n8932_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30253_ D=$abc$48160$new_n30254_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40759
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30256_
.subckt MUX2X1 A=$abc$48160$new_n8988_ B=$abc$48160$new_n30256_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40761
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30258_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30259_
.subckt AOI22X1 A=$abc$48160$new_n9044_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30258_ D=$abc$48160$new_n30259_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40763
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30261_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30262_
.subckt AOI22X1 A=$abc$48160$new_n9099_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30261_ D=$abc$48160$new_n30262_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40765
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30264_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30265_
.subckt AOI22X1 A=$abc$48160$new_n9154_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30264_ D=$abc$48160$new_n30265_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40767
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n30239_ Y=$abc$48160$new_n30267_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n30235_ C=$abc$48160$new_n30240_ Y=$abc$48160$new_n30268_
.subckt AOI22X1 A=$abc$48160$new_n9209_ B=$abc$48160$new_n30241_ C=$abc$48160$new_n30267_ D=$abc$48160$new_n30268_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40769
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30270_
.subckt MUX2X1 A=$abc$48160$new_n9265_ B=$abc$48160$new_n30270_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40771
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30272_
.subckt MUX2X1 A=$abc$48160$new_n9320_ B=$abc$48160$new_n30272_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40773
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30274_
.subckt MUX2X1 A=$abc$48160$new_n9376_ B=$abc$48160$new_n30274_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40775
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30276_
.subckt MUX2X1 A=$abc$48160$new_n9430_ B=$abc$48160$new_n30276_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40777
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30278_
.subckt MUX2X1 A=$abc$48160$new_n9488_ B=$abc$48160$new_n30278_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40779
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30280_
.subckt MUX2X1 A=$abc$48160$new_n9545_ B=$abc$48160$new_n30280_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40781
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30282_
.subckt MUX2X1 A=$abc$48160$new_n9601_ B=$abc$48160$new_n30282_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40783
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30284_
.subckt MUX2X1 A=$abc$48160$new_n9658_ B=$abc$48160$new_n30284_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40785
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30286_
.subckt MUX2X1 A=$abc$48160$new_n9714_ B=$abc$48160$new_n30286_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40787
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30288_
.subckt MUX2X1 A=$abc$48160$new_n9769_ B=$abc$48160$new_n30288_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40789
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30290_
.subckt MUX2X1 A=$abc$48160$new_n9824_ B=$abc$48160$new_n30290_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40791
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30292_
.subckt MUX2X1 A=$abc$48160$new_n9881_ B=$abc$48160$new_n30292_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40793
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30294_
.subckt MUX2X1 A=$abc$48160$new_n9937_ B=$abc$48160$new_n30294_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40795
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30296_
.subckt MUX2X1 A=$abc$48160$new_n9993_ B=$abc$48160$new_n30296_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40797
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30298_
.subckt MUX2X1 A=$abc$48160$new_n10049_ B=$abc$48160$new_n30298_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40799
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30300_
.subckt MUX2X1 A=$abc$48160$new_n10105_ B=$abc$48160$new_n30300_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40801
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30302_
.subckt MUX2X1 A=$abc$48160$new_n10161_ B=$abc$48160$new_n30302_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40803
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30304_
.subckt MUX2X1 A=$abc$48160$new_n10220_ B=$abc$48160$new_n30304_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40805
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30306_
.subckt MUX2X1 A=$abc$48160$new_n10277_ B=$abc$48160$new_n30306_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40807
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30308_
.subckt MUX2X1 A=$abc$48160$new_n10334_ B=$abc$48160$new_n30308_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40809
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30310_
.subckt MUX2X1 A=$abc$48160$new_n10393_ B=$abc$48160$new_n30310_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40811
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30312_
.subckt MUX2X1 A=$abc$48160$new_n10450_ B=$abc$48160$new_n30312_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40813
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30314_
.subckt MUX2X1 A=$abc$48160$new_n10506_ B=$abc$48160$new_n30314_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40815
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30316_
.subckt MUX2X1 A=$abc$48160$new_n10563_ B=$abc$48160$new_n30316_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40817
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30318_
.subckt MUX2X1 A=$abc$48160$new_n10621_ B=$abc$48160$new_n30318_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40819
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30320_
.subckt MUX2X1 A=$abc$48160$new_n10677_ B=$abc$48160$new_n30320_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40821
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30322_
.subckt MUX2X1 A=$abc$48160$new_n10733_ B=$abc$48160$new_n30322_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40823
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30324_
.subckt MUX2X1 A=$abc$48160$new_n10790_ B=$abc$48160$new_n30324_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40825
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30326_
.subckt MUX2X1 A=$abc$48160$new_n10846_ B=$abc$48160$new_n30326_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40827
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30328_
.subckt MUX2X1 A=$abc$48160$new_n10902_ B=$abc$48160$new_n30328_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40829
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30330_
.subckt MUX2X1 A=$abc$48160$new_n10958_ B=$abc$48160$new_n30330_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40831
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30332_
.subckt MUX2X1 A=$abc$48160$new_n11014_ B=$abc$48160$new_n30332_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40833
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30334_
.subckt MUX2X1 A=$abc$48160$new_n11070_ B=$abc$48160$new_n30334_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40835
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30336_
.subckt MUX2X1 A=$abc$48160$new_n11129_ B=$abc$48160$new_n30336_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40837
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30338_
.subckt MUX2X1 A=$abc$48160$new_n11186_ B=$abc$48160$new_n30338_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40839
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30340_
.subckt MUX2X1 A=$abc$48160$new_n11242_ B=$abc$48160$new_n30340_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40841
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30342_
.subckt MUX2X1 A=$abc$48160$new_n11301_ B=$abc$48160$new_n30342_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40843
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30344_
.subckt MUX2X1 A=$abc$48160$new_n11358_ B=$abc$48160$new_n30344_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40845
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30346_
.subckt MUX2X1 A=$abc$48160$new_n11414_ B=$abc$48160$new_n30346_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40847
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30348_
.subckt MUX2X1 A=$abc$48160$new_n11474_ B=$abc$48160$new_n30348_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40849
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30350_
.subckt MUX2X1 A=$abc$48160$new_n11532_ B=$abc$48160$new_n30350_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40851
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30352_
.subckt MUX2X1 A=$abc$48160$new_n11588_ B=$abc$48160$new_n30352_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40853
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30354_
.subckt MUX2X1 A=$abc$48160$new_n11644_ B=$abc$48160$new_n30354_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40855
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30356_
.subckt MUX2X1 A=$abc$48160$new_n11701_ B=$abc$48160$new_n30356_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40857
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30358_
.subckt MUX2X1 A=$abc$48160$new_n11757_ B=$abc$48160$new_n30358_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40859
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30360_
.subckt MUX2X1 A=$abc$48160$new_n11813_ B=$abc$48160$new_n30360_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40861
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30362_
.subckt MUX2X1 A=$abc$48160$new_n11870_ B=$abc$48160$new_n30362_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40863
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30364_
.subckt MUX2X1 A=$abc$48160$new_n11926_ B=$abc$48160$new_n30364_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40865
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30366_
.subckt MUX2X1 A=$abc$48160$new_n11982_ B=$abc$48160$new_n30366_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40867
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30368_
.subckt MUX2X1 A=$abc$48160$new_n12039_ B=$abc$48160$new_n30368_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40869
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30370_
.subckt MUX2X1 A=$abc$48160$new_n12096_ B=$abc$48160$new_n30370_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40871
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30372_
.subckt MUX2X1 A=$abc$48160$new_n12153_ B=$abc$48160$new_n30372_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40873
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30374_
.subckt MUX2X1 A=$abc$48160$new_n12213_ B=$abc$48160$new_n30374_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40875
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30376_
.subckt MUX2X1 A=$abc$48160$new_n12270_ B=$abc$48160$new_n30376_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40877
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n30239_ Y=$abc$48160$new_n30378_
.subckt MUX2X1 A=$abc$48160$new_n12326_ B=$abc$48160$new_n30378_ S=$abc$48160$new_n30241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40879
.subckt AND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n28953_ Y=$abc$48160$new_n30380_
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n28953_ Y=$abc$48160$new_n30381_
.subckt NAND2X1 A=$abc$48160$new_n28748_ B=$abc$48160$new_n28957_ Y=$abc$48160$new_n30382_
.subckt AND2X1 A=$abc$48160$new_n30381_ B=$abc$48160$new_n30382_ Y=$abc$48160$new_n30383_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30384_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30385_
.subckt AOI22X1 A=$abc$48160$new_n8706_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30384_ D=$abc$48160$new_n30385_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40881
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30387_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30388_
.subckt AOI22X1 A=$abc$48160$new_n8763_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30387_ D=$abc$48160$new_n30388_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40883
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30390_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30391_
.subckt AOI22X1 A=$abc$48160$new_n8819_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30390_ D=$abc$48160$new_n30391_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40885
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30393_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30394_
.subckt AOI22X1 A=$abc$48160$new_n8874_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30393_ D=$abc$48160$new_n30394_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40887
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30396_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30397_
.subckt AOI22X1 A=$abc$48160$new_n8929_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30396_ D=$abc$48160$new_n30397_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40889
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30399_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30400_
.subckt AOI22X1 A=$abc$48160$new_n8984_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30399_ D=$abc$48160$new_n30400_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40891
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30402_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30403_
.subckt AOI22X1 A=$abc$48160$new_n9040_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30402_ D=$abc$48160$new_n30403_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40893
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30405_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30406_
.subckt AOI22X1 A=$abc$48160$new_n9096_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30405_ D=$abc$48160$new_n30406_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40895
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30408_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30409_
.subckt AOI22X1 A=$abc$48160$new_n9151_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30408_ D=$abc$48160$new_n30409_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40897
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30411_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30412_
.subckt AOI22X1 A=$abc$48160$new_n9206_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30411_ D=$abc$48160$new_n30412_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40899
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30414_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30415_
.subckt AOI22X1 A=$abc$48160$new_n9261_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30414_ D=$abc$48160$new_n30415_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40901
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30417_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30418_
.subckt AOI22X1 A=$abc$48160$new_n9316_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30417_ D=$abc$48160$new_n30418_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40903
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30420_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30421_
.subckt AOI22X1 A=$abc$48160$new_n9371_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30420_ D=$abc$48160$new_n30421_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40905
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30423_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30424_
.subckt AOI22X1 A=$abc$48160$new_n9427_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30423_ D=$abc$48160$new_n30424_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40907
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30426_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30427_
.subckt AOI22X1 A=$abc$48160$new_n9484_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30426_ D=$abc$48160$new_n30427_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40909
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30429_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30430_
.subckt AOI22X1 A=$abc$48160$new_n9541_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30429_ D=$abc$48160$new_n30430_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40911
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30432_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30433_
.subckt AOI22X1 A=$abc$48160$new_n9598_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30432_ D=$abc$48160$new_n30433_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40913
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30435_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30436_
.subckt AOI22X1 A=$abc$48160$new_n9653_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30435_ D=$abc$48160$new_n30436_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40915
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30438_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30439_
.subckt AOI22X1 A=$abc$48160$new_n9710_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30438_ D=$abc$48160$new_n30439_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40917
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30441_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30442_
.subckt AOI22X1 A=$abc$48160$new_n9766_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30441_ D=$abc$48160$new_n30442_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40919
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30444_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30445_
.subckt AOI22X1 A=$abc$48160$new_n9821_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30444_ D=$abc$48160$new_n30445_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40921
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30447_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30448_
.subckt AOI22X1 A=$abc$48160$new_n9877_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30447_ D=$abc$48160$new_n30448_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40923
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30450_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30451_
.subckt AOI22X1 A=$abc$48160$new_n9934_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30450_ D=$abc$48160$new_n30451_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40925
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30453_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30454_
.subckt AOI22X1 A=$abc$48160$new_n9990_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30453_ D=$abc$48160$new_n30454_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40927
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30456_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30457_
.subckt AOI22X1 A=$abc$48160$new_n10046_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30456_ D=$abc$48160$new_n30457_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40929
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30459_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30460_
.subckt AOI22X1 A=$abc$48160$new_n10102_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30459_ D=$abc$48160$new_n30460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40931
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30462_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30463_
.subckt AOI22X1 A=$abc$48160$new_n10158_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30462_ D=$abc$48160$new_n30463_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40933
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30465_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30466_
.subckt AOI22X1 A=$abc$48160$new_n10214_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30465_ D=$abc$48160$new_n30466_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40935
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30468_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30469_
.subckt AOI22X1 A=$abc$48160$new_n10273_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30468_ D=$abc$48160$new_n30469_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40937
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30471_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30472_
.subckt AOI22X1 A=$abc$48160$new_n10330_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30471_ D=$abc$48160$new_n30472_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40939
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30474_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30475_
.subckt AOI22X1 A=$abc$48160$new_n10388_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30474_ D=$abc$48160$new_n30475_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40941
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30477_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30478_
.subckt AOI22X1 A=$abc$48160$new_n10446_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30477_ D=$abc$48160$new_n30478_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40943
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30480_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30481_
.subckt AOI22X1 A=$abc$48160$new_n10503_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30480_ D=$abc$48160$new_n30481_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40945
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30483_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30484_
.subckt AOI22X1 A=$abc$48160$new_n10559_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30483_ D=$abc$48160$new_n30484_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40947
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30486_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30487_
.subckt AOI22X1 A=$abc$48160$new_n10616_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30486_ D=$abc$48160$new_n30487_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40949
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30489_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30490_
.subckt AOI22X1 A=$abc$48160$new_n10674_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30489_ D=$abc$48160$new_n30490_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40951
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30492_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30493_
.subckt AOI22X1 A=$abc$48160$new_n10730_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30492_ D=$abc$48160$new_n30493_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40953
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30495_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30496_
.subckt AOI22X1 A=$abc$48160$new_n10786_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30495_ D=$abc$48160$new_n30496_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40955
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30498_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30499_
.subckt AOI22X1 A=$abc$48160$new_n10843_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30498_ D=$abc$48160$new_n30499_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40957
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30501_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30502_
.subckt AOI22X1 A=$abc$48160$new_n10899_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30501_ D=$abc$48160$new_n30502_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40959
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30504_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30505_
.subckt AOI22X1 A=$abc$48160$new_n10955_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30504_ D=$abc$48160$new_n30505_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40961
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30507_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30508_
.subckt AOI22X1 A=$abc$48160$new_n11011_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30507_ D=$abc$48160$new_n30508_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40963
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30510_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30511_
.subckt AOI22X1 A=$abc$48160$new_n11067_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30510_ D=$abc$48160$new_n30511_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40965
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30513_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30514_
.subckt AOI22X1 A=$abc$48160$new_n11123_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30513_ D=$abc$48160$new_n30514_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40967
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30516_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30517_
.subckt AOI22X1 A=$abc$48160$new_n11182_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30516_ D=$abc$48160$new_n30517_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40969
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30519_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30520_
.subckt AOI22X1 A=$abc$48160$new_n11239_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30519_ D=$abc$48160$new_n30520_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40971
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30522_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30523_
.subckt AOI22X1 A=$abc$48160$new_n11296_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30522_ D=$abc$48160$new_n30523_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40973
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30525_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30526_
.subckt AOI22X1 A=$abc$48160$new_n11354_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30525_ D=$abc$48160$new_n30526_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40975
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30528_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30529_
.subckt AOI22X1 A=$abc$48160$new_n11411_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30528_ D=$abc$48160$new_n30529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40977
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30531_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30532_
.subckt AOI22X1 A=$abc$48160$new_n11468_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30531_ D=$abc$48160$new_n30532_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40979
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30534_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30535_
.subckt AOI22X1 A=$abc$48160$new_n11527_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30534_ D=$abc$48160$new_n30535_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40981
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30537_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30538_
.subckt AOI22X1 A=$abc$48160$new_n11585_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30537_ D=$abc$48160$new_n30538_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40983
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30540_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30541_
.subckt AOI22X1 A=$abc$48160$new_n11641_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30540_ D=$abc$48160$new_n30541_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40985
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30543_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30544_
.subckt AOI22X1 A=$abc$48160$new_n11697_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30543_ D=$abc$48160$new_n30544_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40987
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30546_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30547_
.subckt AOI22X1 A=$abc$48160$new_n11754_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30546_ D=$abc$48160$new_n30547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40989
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30549_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30550_
.subckt AOI22X1 A=$abc$48160$new_n11810_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30549_ D=$abc$48160$new_n30550_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40991
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30552_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30553_
.subckt AOI22X1 A=$abc$48160$new_n11867_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30552_ D=$abc$48160$new_n30553_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40993
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30555_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30556_
.subckt AOI22X1 A=$abc$48160$new_n11923_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30555_ D=$abc$48160$new_n30556_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40995
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30558_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30559_
.subckt AOI22X1 A=$abc$48160$new_n11979_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30558_ D=$abc$48160$new_n30559_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40997
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30561_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30562_
.subckt AOI22X1 A=$abc$48160$new_n12036_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30561_ D=$abc$48160$new_n30562_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$40999
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30564_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30565_
.subckt AOI22X1 A=$abc$48160$new_n12092_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30564_ D=$abc$48160$new_n30565_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41001
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30567_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30568_
.subckt AOI22X1 A=$abc$48160$new_n12149_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30567_ D=$abc$48160$new_n30568_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41003
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30570_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30571_
.subckt AOI22X1 A=$abc$48160$new_n12207_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30570_ D=$abc$48160$new_n30571_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41005
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30573_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30574_
.subckt AOI22X1 A=$abc$48160$new_n12266_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30573_ D=$abc$48160$new_n30574_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41007
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n30380_ Y=$abc$48160$new_n30576_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n30382_ C=$abc$48160$new_n30381_ Y=$abc$48160$new_n30577_
.subckt AOI22X1 A=$abc$48160$new_n12323_ B=$abc$48160$new_n30383_ C=$abc$48160$new_n30576_ D=$abc$48160$new_n30577_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41009
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n28600_ Y=$abc$48160$new_n30579_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n30579_ Y=$abc$48160$new_n30580_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n28593_ Y=$abc$48160$new_n30581_
.subckt AND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n30582_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n30583_
.subckt AND2X1 A=$abc$48160$new_n30580_ B=$abc$48160$new_n30583_ Y=$abc$48160$new_n30584_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30585_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30586_
.subckt AOI22X1 A=$abc$48160$new_n8709_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30585_ D=$abc$48160$new_n30586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41011
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30588_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30589_
.subckt AOI22X1 A=$abc$48160$new_n8767_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30588_ D=$abc$48160$new_n30589_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41013
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30591_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30592_
.subckt AOI22X1 A=$abc$48160$new_n8822_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30591_ D=$abc$48160$new_n30592_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41015
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30594_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30595_
.subckt AOI22X1 A=$abc$48160$new_n8876_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30594_ D=$abc$48160$new_n30595_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41017
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30597_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30598_
.subckt AOI22X1 A=$abc$48160$new_n8931_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30597_ D=$abc$48160$new_n30598_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41019
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30600_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30601_
.subckt AOI22X1 A=$abc$48160$new_n8987_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30600_ D=$abc$48160$new_n30601_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41021
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30603_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30604_
.subckt AOI22X1 A=$abc$48160$new_n9043_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30603_ D=$abc$48160$new_n30604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41023
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30606_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30607_
.subckt AOI22X1 A=$abc$48160$new_n9098_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30606_ D=$abc$48160$new_n30607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41025
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30609_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30610_
.subckt AOI22X1 A=$abc$48160$new_n9153_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30609_ D=$abc$48160$new_n30610_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41027
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30612_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30613_
.subckt AOI22X1 A=$abc$48160$new_n9208_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30612_ D=$abc$48160$new_n30613_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41029
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30615_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30616_
.subckt AOI22X1 A=$abc$48160$new_n9264_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30615_ D=$abc$48160$new_n30616_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41031
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30618_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30619_
.subckt AOI22X1 A=$abc$48160$new_n9319_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30618_ D=$abc$48160$new_n30619_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41033
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30621_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30622_
.subckt AOI22X1 A=$abc$48160$new_n9375_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30621_ D=$abc$48160$new_n30622_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41035
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30624_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30625_
.subckt AOI22X1 A=$abc$48160$new_n9429_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30624_ D=$abc$48160$new_n30625_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41037
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n30582_ Y=$abc$48160$new_n30627_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n30580_ C=$abc$48160$new_n30583_ Y=$abc$48160$new_n30628_
.subckt AOI22X1 A=$abc$48160$new_n9487_ B=$abc$48160$new_n30584_ C=$abc$48160$new_n30627_ D=$abc$48160$new_n30628_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41039
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30630_
.subckt MUX2X1 A=$abc$48160$new_n9544_ B=$abc$48160$new_n30630_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41041
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30632_
.subckt MUX2X1 A=$abc$48160$new_n9600_ B=$abc$48160$new_n30632_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41043
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30634_
.subckt MUX2X1 A=$abc$48160$new_n9657_ B=$abc$48160$new_n30634_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41045
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30636_
.subckt MUX2X1 A=$abc$48160$new_n9713_ B=$abc$48160$new_n30636_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41047
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30638_
.subckt MUX2X1 A=$abc$48160$new_n9768_ B=$abc$48160$new_n30638_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41049
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30640_
.subckt MUX2X1 A=$abc$48160$new_n9823_ B=$abc$48160$new_n30640_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41051
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30642_
.subckt MUX2X1 A=$abc$48160$new_n9880_ B=$abc$48160$new_n30642_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41053
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30644_
.subckt MUX2X1 A=$abc$48160$new_n9936_ B=$abc$48160$new_n30644_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41055
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30646_
.subckt MUX2X1 A=$abc$48160$new_n9992_ B=$abc$48160$new_n30646_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41057
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30648_
.subckt MUX2X1 A=$abc$48160$new_n10048_ B=$abc$48160$new_n30648_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41059
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30650_
.subckt MUX2X1 A=$abc$48160$new_n10104_ B=$abc$48160$new_n30650_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41061
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30652_
.subckt MUX2X1 A=$abc$48160$new_n10160_ B=$abc$48160$new_n30652_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41063
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30654_
.subckt MUX2X1 A=$abc$48160$new_n10219_ B=$abc$48160$new_n30654_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41065
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30656_
.subckt MUX2X1 A=$abc$48160$new_n10276_ B=$abc$48160$new_n30656_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41067
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30658_
.subckt MUX2X1 A=$abc$48160$new_n10333_ B=$abc$48160$new_n30658_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41069
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30660_
.subckt MUX2X1 A=$abc$48160$new_n10392_ B=$abc$48160$new_n30660_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41071
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30662_
.subckt MUX2X1 A=$abc$48160$new_n10449_ B=$abc$48160$new_n30662_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41073
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30664_
.subckt MUX2X1 A=$abc$48160$new_n10505_ B=$abc$48160$new_n30664_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41075
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30666_
.subckt MUX2X1 A=$abc$48160$new_n10562_ B=$abc$48160$new_n30666_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41077
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30668_
.subckt MUX2X1 A=$abc$48160$new_n10620_ B=$abc$48160$new_n30668_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41079
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30670_
.subckt MUX2X1 A=$abc$48160$new_n10676_ B=$abc$48160$new_n30670_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41081
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30672_
.subckt MUX2X1 A=$abc$48160$new_n10732_ B=$abc$48160$new_n30672_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41083
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30674_
.subckt MUX2X1 A=$abc$48160$new_n10789_ B=$abc$48160$new_n30674_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41085
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30676_
.subckt MUX2X1 A=$abc$48160$new_n10845_ B=$abc$48160$new_n30676_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41087
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30678_
.subckt MUX2X1 A=$abc$48160$new_n10901_ B=$abc$48160$new_n30678_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41089
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30680_
.subckt MUX2X1 A=$abc$48160$new_n10957_ B=$abc$48160$new_n30680_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41091
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30682_
.subckt MUX2X1 A=$abc$48160$new_n11013_ B=$abc$48160$new_n30682_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41093
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30684_
.subckt MUX2X1 A=$abc$48160$new_n11069_ B=$abc$48160$new_n30684_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41095
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30686_
.subckt MUX2X1 A=$abc$48160$new_n11128_ B=$abc$48160$new_n30686_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41097
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30688_
.subckt MUX2X1 A=$abc$48160$new_n11185_ B=$abc$48160$new_n30688_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41099
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30690_
.subckt MUX2X1 A=$abc$48160$new_n11241_ B=$abc$48160$new_n30690_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41101
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30692_
.subckt MUX2X1 A=$abc$48160$new_n11300_ B=$abc$48160$new_n30692_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41103
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30694_
.subckt MUX2X1 A=$abc$48160$new_n11357_ B=$abc$48160$new_n30694_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41105
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30696_
.subckt MUX2X1 A=$abc$48160$new_n11413_ B=$abc$48160$new_n30696_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41107
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30698_
.subckt MUX2X1 A=$abc$48160$new_n11473_ B=$abc$48160$new_n30698_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41109
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30700_
.subckt MUX2X1 A=$abc$48160$new_n11531_ B=$abc$48160$new_n30700_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41111
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30702_
.subckt MUX2X1 A=$abc$48160$new_n11587_ B=$abc$48160$new_n30702_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41113
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30704_
.subckt MUX2X1 A=$abc$48160$new_n11643_ B=$abc$48160$new_n30704_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41115
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30706_
.subckt MUX2X1 A=$abc$48160$new_n11700_ B=$abc$48160$new_n30706_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41117
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30708_
.subckt MUX2X1 A=$abc$48160$new_n11756_ B=$abc$48160$new_n30708_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41119
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30710_
.subckt MUX2X1 A=$abc$48160$new_n11812_ B=$abc$48160$new_n30710_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41121
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30712_
.subckt MUX2X1 A=$abc$48160$new_n11869_ B=$abc$48160$new_n30712_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41123
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30714_
.subckt MUX2X1 A=$abc$48160$new_n11925_ B=$abc$48160$new_n30714_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41125
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30716_
.subckt MUX2X1 A=$abc$48160$new_n11981_ B=$abc$48160$new_n30716_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41127
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30718_
.subckt MUX2X1 A=$abc$48160$new_n12038_ B=$abc$48160$new_n30718_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41129
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30720_
.subckt MUX2X1 A=$abc$48160$new_n12095_ B=$abc$48160$new_n30720_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41131
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30722_
.subckt MUX2X1 A=$abc$48160$new_n12152_ B=$abc$48160$new_n30722_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41133
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30724_
.subckt MUX2X1 A=$abc$48160$new_n12212_ B=$abc$48160$new_n30724_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41135
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30726_
.subckt MUX2X1 A=$abc$48160$new_n12269_ B=$abc$48160$new_n30726_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41137
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n30582_ Y=$abc$48160$new_n30728_
.subckt MUX2X1 A=$abc$48160$new_n12325_ B=$abc$48160$new_n30728_ S=$abc$48160$new_n30584_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41139
.subckt NAND2X1 A=$abc$48160$new_n29228_ B=$abc$48160$new_n30234_ Y=$abc$48160$new_n30730_
.subckt AND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n30731_
.subckt NAND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n30732_
.subckt AND2X1 A=$abc$48160$new_n30730_ B=$abc$48160$new_n30732_ Y=$abc$48160$new_n30733_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30734_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30735_
.subckt AOI22X1 A=$abc$48160$new_n8714_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30734_ D=$abc$48160$new_n30735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41141
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30737_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30738_
.subckt AOI22X1 A=$abc$48160$new_n8772_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30737_ D=$abc$48160$new_n30738_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41143
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30740_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30741_
.subckt AOI22X1 A=$abc$48160$new_n8827_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30740_ D=$abc$48160$new_n30741_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41145
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30743_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30744_
.subckt AOI22X1 A=$abc$48160$new_n8881_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30743_ D=$abc$48160$new_n30744_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41147
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30746_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30747_
.subckt AOI22X1 A=$abc$48160$new_n8936_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30746_ D=$abc$48160$new_n30747_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41149
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30749_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30750_
.subckt AOI22X1 A=$abc$48160$new_n8992_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30749_ D=$abc$48160$new_n30750_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41151
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n30731_ Y=$abc$48160$new_n30752_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n30730_ C=$abc$48160$new_n30732_ Y=$abc$48160$new_n30753_
.subckt AOI22X1 A=$abc$48160$new_n9048_ B=$abc$48160$new_n30733_ C=$abc$48160$new_n30752_ D=$abc$48160$new_n30753_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41153
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30755_
.subckt MUX2X1 A=$abc$48160$new_n9103_ B=$abc$48160$new_n30755_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41155
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30757_
.subckt MUX2X1 A=$abc$48160$new_n9158_ B=$abc$48160$new_n30757_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41157
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30759_
.subckt MUX2X1 A=$abc$48160$new_n9213_ B=$abc$48160$new_n30759_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41159
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30761_
.subckt MUX2X1 A=$abc$48160$new_n9269_ B=$abc$48160$new_n30761_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41161
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30763_
.subckt MUX2X1 A=$abc$48160$new_n9324_ B=$abc$48160$new_n30763_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41163
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30765_
.subckt MUX2X1 A=$abc$48160$new_n9380_ B=$abc$48160$new_n30765_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41165
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30767_
.subckt MUX2X1 A=$abc$48160$new_n9434_ B=$abc$48160$new_n30767_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41167
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30769_
.subckt MUX2X1 A=$abc$48160$new_n9492_ B=$abc$48160$new_n30769_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41169
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30771_
.subckt MUX2X1 A=$abc$48160$new_n9549_ B=$abc$48160$new_n30771_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41171
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30773_
.subckt MUX2X1 A=$abc$48160$new_n9605_ B=$abc$48160$new_n30773_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41173
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30775_
.subckt MUX2X1 A=$abc$48160$new_n9662_ B=$abc$48160$new_n30775_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41175
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30777_
.subckt MUX2X1 A=$abc$48160$new_n9718_ B=$abc$48160$new_n30777_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41177
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30779_
.subckt MUX2X1 A=$abc$48160$new_n9773_ B=$abc$48160$new_n30779_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41179
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30781_
.subckt MUX2X1 A=$abc$48160$new_n9828_ B=$abc$48160$new_n30781_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41181
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30783_
.subckt MUX2X1 A=$abc$48160$new_n9885_ B=$abc$48160$new_n30783_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41183
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30785_
.subckt MUX2X1 A=$abc$48160$new_n9941_ B=$abc$48160$new_n30785_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41185
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30787_
.subckt MUX2X1 A=$abc$48160$new_n9997_ B=$abc$48160$new_n30787_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41187
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30789_
.subckt MUX2X1 A=$abc$48160$new_n10053_ B=$abc$48160$new_n30789_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41189
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30791_
.subckt MUX2X1 A=$abc$48160$new_n10109_ B=$abc$48160$new_n30791_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41191
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30793_
.subckt MUX2X1 A=$abc$48160$new_n10165_ B=$abc$48160$new_n30793_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41193
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30795_
.subckt MUX2X1 A=$abc$48160$new_n10224_ B=$abc$48160$new_n30795_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41195
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30797_
.subckt MUX2X1 A=$abc$48160$new_n10281_ B=$abc$48160$new_n30797_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41197
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30799_
.subckt MUX2X1 A=$abc$48160$new_n10338_ B=$abc$48160$new_n30799_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41199
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30801_
.subckt MUX2X1 A=$abc$48160$new_n10397_ B=$abc$48160$new_n30801_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41201
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30803_
.subckt MUX2X1 A=$abc$48160$new_n10454_ B=$abc$48160$new_n30803_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41203
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30805_
.subckt MUX2X1 A=$abc$48160$new_n10510_ B=$abc$48160$new_n30805_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41205
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30807_
.subckt MUX2X1 A=$abc$48160$new_n10567_ B=$abc$48160$new_n30807_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41207
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30809_
.subckt MUX2X1 A=$abc$48160$new_n10625_ B=$abc$48160$new_n30809_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41209
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30811_
.subckt MUX2X1 A=$abc$48160$new_n10681_ B=$abc$48160$new_n30811_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41211
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30813_
.subckt MUX2X1 A=$abc$48160$new_n10737_ B=$abc$48160$new_n30813_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41213
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30815_
.subckt MUX2X1 A=$abc$48160$new_n10794_ B=$abc$48160$new_n30815_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41215
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30817_
.subckt MUX2X1 A=$abc$48160$new_n10850_ B=$abc$48160$new_n30817_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41217
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30819_
.subckt MUX2X1 A=$abc$48160$new_n10906_ B=$abc$48160$new_n30819_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41219
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30821_
.subckt MUX2X1 A=$abc$48160$new_n10962_ B=$abc$48160$new_n30821_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41221
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30823_
.subckt MUX2X1 A=$abc$48160$new_n11018_ B=$abc$48160$new_n30823_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41223
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30825_
.subckt MUX2X1 A=$abc$48160$new_n11074_ B=$abc$48160$new_n30825_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41225
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30827_
.subckt MUX2X1 A=$abc$48160$new_n11133_ B=$abc$48160$new_n30827_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41227
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30829_
.subckt MUX2X1 A=$abc$48160$new_n11190_ B=$abc$48160$new_n30829_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41229
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30831_
.subckt MUX2X1 A=$abc$48160$new_n11246_ B=$abc$48160$new_n30831_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41231
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30833_
.subckt MUX2X1 A=$abc$48160$new_n11305_ B=$abc$48160$new_n30833_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41233
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30835_
.subckt MUX2X1 A=$abc$48160$new_n11362_ B=$abc$48160$new_n30835_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41235
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30837_
.subckt MUX2X1 A=$abc$48160$new_n11418_ B=$abc$48160$new_n30837_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41237
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30839_
.subckt MUX2X1 A=$abc$48160$new_n11478_ B=$abc$48160$new_n30839_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41239
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30841_
.subckt MUX2X1 A=$abc$48160$new_n11536_ B=$abc$48160$new_n30841_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41241
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30843_
.subckt MUX2X1 A=$abc$48160$new_n11592_ B=$abc$48160$new_n30843_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41243
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30845_
.subckt MUX2X1 A=$abc$48160$new_n11648_ B=$abc$48160$new_n30845_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41245
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30847_
.subckt MUX2X1 A=$abc$48160$new_n11705_ B=$abc$48160$new_n30847_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41247
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30849_
.subckt MUX2X1 A=$abc$48160$new_n11761_ B=$abc$48160$new_n30849_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41249
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30851_
.subckt MUX2X1 A=$abc$48160$new_n11817_ B=$abc$48160$new_n30851_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41251
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30853_
.subckt MUX2X1 A=$abc$48160$new_n11874_ B=$abc$48160$new_n30853_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41253
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30855_
.subckt MUX2X1 A=$abc$48160$new_n11930_ B=$abc$48160$new_n30855_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41255
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30857_
.subckt MUX2X1 A=$abc$48160$new_n11986_ B=$abc$48160$new_n30857_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41257
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30859_
.subckt MUX2X1 A=$abc$48160$new_n12043_ B=$abc$48160$new_n30859_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41259
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30861_
.subckt MUX2X1 A=$abc$48160$new_n12100_ B=$abc$48160$new_n30861_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41261
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30863_
.subckt MUX2X1 A=$abc$48160$new_n12157_ B=$abc$48160$new_n30863_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41263
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30865_
.subckt MUX2X1 A=$abc$48160$new_n12217_ B=$abc$48160$new_n30865_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41265
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30867_
.subckt MUX2X1 A=$abc$48160$new_n12274_ B=$abc$48160$new_n30867_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41267
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n30731_ Y=$abc$48160$new_n30869_
.subckt MUX2X1 A=$abc$48160$new_n12330_ B=$abc$48160$new_n30869_ S=$abc$48160$new_n30733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41269
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n30231_ Y=$abc$48160$new_n30871_
.subckt NAND2X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n30871_ Y=$abc$48160$new_n30872_
.subckt AND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n30873_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n30874_
.subckt AND2X1 A=$abc$48160$new_n30872_ B=$abc$48160$new_n30874_ Y=$abc$48160$new_n30875_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30876_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30877_
.subckt AOI22X1 A=$abc$48160$new_n8705_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30876_ D=$abc$48160$new_n30877_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41271
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30879_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30880_
.subckt AOI22X1 A=$abc$48160$new_n8762_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30879_ D=$abc$48160$new_n30880_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41273
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30882_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30883_
.subckt AOI22X1 A=$abc$48160$new_n8818_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30882_ D=$abc$48160$new_n30883_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41275
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30885_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30886_
.subckt AOI22X1 A=$abc$48160$new_n8873_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30885_ D=$abc$48160$new_n30886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41277
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30888_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30889_
.subckt AOI22X1 A=$abc$48160$new_n8928_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30888_ D=$abc$48160$new_n30889_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41279
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30891_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30892_
.subckt AOI22X1 A=$abc$48160$new_n8983_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30891_ D=$abc$48160$new_n30892_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41281
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30894_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30895_
.subckt AOI22X1 A=$abc$48160$new_n9039_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30894_ D=$abc$48160$new_n30895_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41283
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30897_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30898_
.subckt AOI22X1 A=$abc$48160$new_n9095_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30897_ D=$abc$48160$new_n30898_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41285
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30900_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30901_
.subckt AOI22X1 A=$abc$48160$new_n9150_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30900_ D=$abc$48160$new_n30901_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41287
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30903_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30904_
.subckt AOI22X1 A=$abc$48160$new_n9205_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30903_ D=$abc$48160$new_n30904_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41289
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30906_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30907_
.subckt AOI22X1 A=$abc$48160$new_n9260_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30906_ D=$abc$48160$new_n30907_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41291
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30909_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30910_
.subckt AOI22X1 A=$abc$48160$new_n9315_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30909_ D=$abc$48160$new_n30910_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41293
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n30873_ Y=$abc$48160$new_n30912_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n30872_ C=$abc$48160$new_n30874_ Y=$abc$48160$new_n30913_
.subckt AOI22X1 A=$abc$48160$new_n9370_ B=$abc$48160$new_n30875_ C=$abc$48160$new_n30912_ D=$abc$48160$new_n30913_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41295
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30915_
.subckt MUX2X1 A=$abc$48160$new_n9426_ B=$abc$48160$new_n30915_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41297
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30917_
.subckt MUX2X1 A=$abc$48160$new_n9483_ B=$abc$48160$new_n30917_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41299
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30919_
.subckt MUX2X1 A=$abc$48160$new_n9540_ B=$abc$48160$new_n30919_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41301
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30921_
.subckt MUX2X1 A=$abc$48160$new_n9597_ B=$abc$48160$new_n30921_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41303
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30923_
.subckt MUX2X1 A=$abc$48160$new_n9652_ B=$abc$48160$new_n30923_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41305
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30925_
.subckt MUX2X1 A=$abc$48160$new_n9709_ B=$abc$48160$new_n30925_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41307
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30927_
.subckt MUX2X1 A=$abc$48160$new_n9765_ B=$abc$48160$new_n30927_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41309
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30929_
.subckt MUX2X1 A=$abc$48160$new_n9820_ B=$abc$48160$new_n30929_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41311
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30931_
.subckt MUX2X1 A=$abc$48160$new_n9876_ B=$abc$48160$new_n30931_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41313
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30933_
.subckt MUX2X1 A=$abc$48160$new_n9933_ B=$abc$48160$new_n30933_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41315
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30935_
.subckt MUX2X1 A=$abc$48160$new_n9989_ B=$abc$48160$new_n30935_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41317
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30937_
.subckt MUX2X1 A=$abc$48160$new_n10045_ B=$abc$48160$new_n30937_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41319
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30939_
.subckt MUX2X1 A=$abc$48160$new_n10101_ B=$abc$48160$new_n30939_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41321
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30941_
.subckt MUX2X1 A=$abc$48160$new_n10157_ B=$abc$48160$new_n30941_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41323
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30943_
.subckt MUX2X1 A=$abc$48160$new_n10213_ B=$abc$48160$new_n30943_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41325
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30945_
.subckt MUX2X1 A=$abc$48160$new_n10272_ B=$abc$48160$new_n30945_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41327
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30947_
.subckt MUX2X1 A=$abc$48160$new_n10329_ B=$abc$48160$new_n30947_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41329
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30949_
.subckt MUX2X1 A=$abc$48160$new_n10387_ B=$abc$48160$new_n30949_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41331
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30951_
.subckt MUX2X1 A=$abc$48160$new_n10445_ B=$abc$48160$new_n30951_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41333
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30953_
.subckt MUX2X1 A=$abc$48160$new_n10502_ B=$abc$48160$new_n30953_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41335
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30955_
.subckt MUX2X1 A=$abc$48160$new_n10558_ B=$abc$48160$new_n30955_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41337
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30957_
.subckt MUX2X1 A=$abc$48160$new_n10615_ B=$abc$48160$new_n30957_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41339
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30959_
.subckt MUX2X1 A=$abc$48160$new_n10673_ B=$abc$48160$new_n30959_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41341
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30961_
.subckt MUX2X1 A=$abc$48160$new_n10729_ B=$abc$48160$new_n30961_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41343
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30963_
.subckt MUX2X1 A=$abc$48160$new_n10785_ B=$abc$48160$new_n30963_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41345
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30965_
.subckt MUX2X1 A=$abc$48160$new_n10842_ B=$abc$48160$new_n30965_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41347
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30967_
.subckt MUX2X1 A=$abc$48160$new_n10898_ B=$abc$48160$new_n30967_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41349
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30969_
.subckt MUX2X1 A=$abc$48160$new_n10954_ B=$abc$48160$new_n30969_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41351
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30971_
.subckt MUX2X1 A=$abc$48160$new_n11010_ B=$abc$48160$new_n30971_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41353
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30973_
.subckt MUX2X1 A=$abc$48160$new_n11066_ B=$abc$48160$new_n30973_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41355
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30975_
.subckt MUX2X1 A=$abc$48160$new_n11122_ B=$abc$48160$new_n30975_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41357
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30977_
.subckt MUX2X1 A=$abc$48160$new_n11181_ B=$abc$48160$new_n30977_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41359
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30979_
.subckt MUX2X1 A=$abc$48160$new_n11238_ B=$abc$48160$new_n30979_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41361
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30981_
.subckt MUX2X1 A=$abc$48160$new_n11295_ B=$abc$48160$new_n30981_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41363
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30983_
.subckt MUX2X1 A=$abc$48160$new_n11353_ B=$abc$48160$new_n30983_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41365
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30985_
.subckt MUX2X1 A=$abc$48160$new_n11410_ B=$abc$48160$new_n30985_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41367
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30987_
.subckt MUX2X1 A=$abc$48160$new_n11467_ B=$abc$48160$new_n30987_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41369
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30989_
.subckt MUX2X1 A=$abc$48160$new_n11526_ B=$abc$48160$new_n30989_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41371
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30991_
.subckt MUX2X1 A=$abc$48160$new_n11584_ B=$abc$48160$new_n30991_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41373
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30993_
.subckt MUX2X1 A=$abc$48160$new_n11640_ B=$abc$48160$new_n30993_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41375
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30995_
.subckt MUX2X1 A=$abc$48160$new_n11696_ B=$abc$48160$new_n30995_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41377
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30997_
.subckt MUX2X1 A=$abc$48160$new_n11753_ B=$abc$48160$new_n30997_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41379
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n30999_
.subckt MUX2X1 A=$abc$48160$new_n11809_ B=$abc$48160$new_n30999_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41381
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31001_
.subckt MUX2X1 A=$abc$48160$new_n11866_ B=$abc$48160$new_n31001_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41383
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31003_
.subckt MUX2X1 A=$abc$48160$new_n11922_ B=$abc$48160$new_n31003_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41385
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31005_
.subckt MUX2X1 A=$abc$48160$new_n11978_ B=$abc$48160$new_n31005_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41387
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31007_
.subckt MUX2X1 A=$abc$48160$new_n12035_ B=$abc$48160$new_n31007_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41389
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31009_
.subckt MUX2X1 A=$abc$48160$new_n12091_ B=$abc$48160$new_n31009_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41391
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31011_
.subckt MUX2X1 A=$abc$48160$new_n12148_ B=$abc$48160$new_n31011_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41393
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31013_
.subckt MUX2X1 A=$abc$48160$new_n12206_ B=$abc$48160$new_n31013_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41395
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31015_
.subckt MUX2X1 A=$abc$48160$new_n12265_ B=$abc$48160$new_n31015_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41397
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n30873_ Y=$abc$48160$new_n31017_
.subckt MUX2X1 A=$abc$48160$new_n12322_ B=$abc$48160$new_n31017_ S=$abc$48160$new_n30875_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41399
.subckt NOR3X1 A=io_write_ports_0_bits_addr[5] B=io_write_ports_0_bits_addr[4] C=$abc$48160$new_n8682_ Y=$abc$48160$new_n31019_
.subckt NOR3X1 A=io_write_ports_1_bits_addr[5] B=io_write_ports_1_bits_addr[4] C=$abc$48160$new_n8686_ Y=$abc$48160$new_n31020_
.subckt AND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31021_
.subckt NAND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31022_
.subckt AOI21X1 A=$abc$48160$new_n30579_ B=$abc$48160$new_n31019_ C=$abc$48160$new_n31021_ Y=$abc$48160$new_n31023_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31024_
.subckt AOI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31025_
.subckt AOI22X1 A=$abc$48160$new_n8703_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31024_ D=$abc$48160$new_n31025_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41401
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31027_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31028_
.subckt AOI22X1 A=$abc$48160$new_n8761_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31027_ D=$abc$48160$new_n31028_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41403
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31030_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31031_
.subckt AOI22X1 A=$abc$48160$new_n8817_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31030_ D=$abc$48160$new_n31031_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41405
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31033_
.subckt AOI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31034_
.subckt AOI22X1 A=$abc$48160$new_n8872_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31033_ D=$abc$48160$new_n31034_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41407
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31036_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31037_
.subckt AOI22X1 A=$abc$48160$new_n8927_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31036_ D=$abc$48160$new_n31037_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41409
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31039_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31040_
.subckt AOI22X1 A=$abc$48160$new_n8982_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31039_ D=$abc$48160$new_n31040_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41411
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31042_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31043_
.subckt AOI22X1 A=$abc$48160$new_n9038_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31042_ D=$abc$48160$new_n31043_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41413
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31045_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31046_
.subckt AOI22X1 A=$abc$48160$new_n9094_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31045_ D=$abc$48160$new_n31046_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41415
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31048_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31049_
.subckt AOI22X1 A=$abc$48160$new_n9149_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31048_ D=$abc$48160$new_n31049_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41417
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31051_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31052_
.subckt AOI22X1 A=$abc$48160$new_n9204_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31051_ D=$abc$48160$new_n31052_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41419
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31054_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31055_
.subckt AOI22X1 A=$abc$48160$new_n9259_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31054_ D=$abc$48160$new_n31055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41421
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31057_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31058_
.subckt AOI22X1 A=$abc$48160$new_n9314_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31057_ D=$abc$48160$new_n31058_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41423
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31021_ Y=$abc$48160$new_n31060_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31022_ C=$abc$48160$new_n31023_ Y=$abc$48160$new_n31061_
.subckt AOI22X1 A=$abc$48160$new_n9369_ B=$abc$48160$new_n31023_ C=$abc$48160$new_n31060_ D=$abc$48160$new_n31061_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41425
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31063_
.subckt MUX2X1 A=$abc$48160$new_n9425_ B=$abc$48160$new_n31063_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41427
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31065_
.subckt MUX2X1 A=$abc$48160$new_n9482_ B=$abc$48160$new_n31065_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41429
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31067_
.subckt MUX2X1 A=$abc$48160$new_n9539_ B=$abc$48160$new_n31067_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41431
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31069_
.subckt MUX2X1 A=$abc$48160$new_n9596_ B=$abc$48160$new_n31069_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41433
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31071_
.subckt MUX2X1 A=$abc$48160$new_n9651_ B=$abc$48160$new_n31071_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41435
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31073_
.subckt MUX2X1 A=$abc$48160$new_n9708_ B=$abc$48160$new_n31073_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41437
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31075_
.subckt MUX2X1 A=$abc$48160$new_n9764_ B=$abc$48160$new_n31075_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41439
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31077_
.subckt MUX2X1 A=$abc$48160$new_n9819_ B=$abc$48160$new_n31077_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41441
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31079_
.subckt MUX2X1 A=$abc$48160$new_n9875_ B=$abc$48160$new_n31079_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41443
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31081_
.subckt MUX2X1 A=$abc$48160$new_n9932_ B=$abc$48160$new_n31081_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41445
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31083_
.subckt MUX2X1 A=$abc$48160$new_n9988_ B=$abc$48160$new_n31083_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41447
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31085_
.subckt MUX2X1 A=$abc$48160$new_n10044_ B=$abc$48160$new_n31085_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41449
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31087_
.subckt MUX2X1 A=$abc$48160$new_n10100_ B=$abc$48160$new_n31087_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41451
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31089_
.subckt MUX2X1 A=$abc$48160$new_n10156_ B=$abc$48160$new_n31089_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41453
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31091_
.subckt MUX2X1 A=$abc$48160$new_n10212_ B=$abc$48160$new_n31091_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41455
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31093_
.subckt MUX2X1 A=$abc$48160$new_n10271_ B=$abc$48160$new_n31093_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41457
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31095_
.subckt MUX2X1 A=$abc$48160$new_n10328_ B=$abc$48160$new_n31095_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41459
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31097_
.subckt MUX2X1 A=$abc$48160$new_n10386_ B=$abc$48160$new_n31097_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41461
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31099_
.subckt MUX2X1 A=$abc$48160$new_n10444_ B=$abc$48160$new_n31099_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41463
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31101_
.subckt MUX2X1 A=$abc$48160$new_n10501_ B=$abc$48160$new_n31101_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41465
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31103_
.subckt MUX2X1 A=$abc$48160$new_n10557_ B=$abc$48160$new_n31103_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41467
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31105_
.subckt MUX2X1 A=$abc$48160$new_n10614_ B=$abc$48160$new_n31105_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41469
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31107_
.subckt MUX2X1 A=$abc$48160$new_n10672_ B=$abc$48160$new_n31107_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41471
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31109_
.subckt MUX2X1 A=$abc$48160$new_n10728_ B=$abc$48160$new_n31109_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41473
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31111_
.subckt MUX2X1 A=$abc$48160$new_n10784_ B=$abc$48160$new_n31111_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41475
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31113_
.subckt MUX2X1 A=$abc$48160$new_n10841_ B=$abc$48160$new_n31113_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41477
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31115_
.subckt MUX2X1 A=$abc$48160$new_n10897_ B=$abc$48160$new_n31115_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41479
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31117_
.subckt MUX2X1 A=$abc$48160$new_n10953_ B=$abc$48160$new_n31117_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41481
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31119_
.subckt MUX2X1 A=$abc$48160$new_n11009_ B=$abc$48160$new_n31119_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41483
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31121_
.subckt MUX2X1 A=$abc$48160$new_n11065_ B=$abc$48160$new_n31121_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41485
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31123_
.subckt MUX2X1 A=$abc$48160$new_n11121_ B=$abc$48160$new_n31123_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41487
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31125_
.subckt MUX2X1 A=$abc$48160$new_n11180_ B=$abc$48160$new_n31125_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41489
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31127_
.subckt MUX2X1 A=$abc$48160$new_n11237_ B=$abc$48160$new_n31127_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41491
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31129_
.subckt MUX2X1 A=$abc$48160$new_n11294_ B=$abc$48160$new_n31129_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41493
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31131_
.subckt MUX2X1 A=$abc$48160$new_n11352_ B=$abc$48160$new_n31131_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41495
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31133_
.subckt MUX2X1 A=$abc$48160$new_n11409_ B=$abc$48160$new_n31133_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41497
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31135_
.subckt MUX2X1 A=$abc$48160$new_n11466_ B=$abc$48160$new_n31135_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41499
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31137_
.subckt MUX2X1 A=$abc$48160$new_n11525_ B=$abc$48160$new_n31137_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41501
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31139_
.subckt MUX2X1 A=$abc$48160$new_n11583_ B=$abc$48160$new_n31139_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41503
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31141_
.subckt MUX2X1 A=$abc$48160$new_n11639_ B=$abc$48160$new_n31141_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41505
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31143_
.subckt MUX2X1 A=$abc$48160$new_n11695_ B=$abc$48160$new_n31143_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41507
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31145_
.subckt MUX2X1 A=$abc$48160$new_n11752_ B=$abc$48160$new_n31145_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41509
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31147_
.subckt MUX2X1 A=$abc$48160$new_n11808_ B=$abc$48160$new_n31147_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41511
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31149_
.subckt MUX2X1 A=$abc$48160$new_n11865_ B=$abc$48160$new_n31149_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41513
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31151_
.subckt MUX2X1 A=$abc$48160$new_n11921_ B=$abc$48160$new_n31151_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41515
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31153_
.subckt MUX2X1 A=$abc$48160$new_n11977_ B=$abc$48160$new_n31153_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41517
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31155_
.subckt MUX2X1 A=$abc$48160$new_n12034_ B=$abc$48160$new_n31155_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41519
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31157_
.subckt MUX2X1 A=$abc$48160$new_n12090_ B=$abc$48160$new_n31157_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41521
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31159_
.subckt MUX2X1 A=$abc$48160$new_n12147_ B=$abc$48160$new_n31159_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41523
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31161_
.subckt MUX2X1 A=$abc$48160$new_n12205_ B=$abc$48160$new_n31161_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41525
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31163_
.subckt MUX2X1 A=$abc$48160$new_n12264_ B=$abc$48160$new_n31163_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41527
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31021_ Y=$abc$48160$new_n31165_
.subckt MUX2X1 A=$abc$48160$new_n12321_ B=$abc$48160$new_n31165_ S=$abc$48160$new_n31023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41529
.subckt NOR2X1 A=$abc$48160$new_n8682_ B=$abc$48160$new_n28745_ Y=$abc$48160$new_n31167_
.subckt NAND2X1 A=$abc$48160$new_n30579_ B=$abc$48160$new_n31167_ Y=$abc$48160$new_n31168_
.subckt NOR2X1 A=$abc$48160$new_n8686_ B=$abc$48160$new_n28749_ Y=$abc$48160$new_n31169_
.subckt AND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n31170_
.subckt NAND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n31171_
.subckt AND2X1 A=$abc$48160$new_n31168_ B=$abc$48160$new_n31171_ Y=$abc$48160$new_n31172_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31173_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31174_
.subckt AOI22X1 A=$abc$48160$new_n8747_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31173_ D=$abc$48160$new_n31174_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41531
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31176_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31177_
.subckt AOI22X1 A=$abc$48160$new_n8804_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31176_ D=$abc$48160$new_n31177_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41533
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31179_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31180_
.subckt AOI22X1 A=$abc$48160$new_n8859_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31179_ D=$abc$48160$new_n31180_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41535
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31182_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31183_
.subckt AOI22X1 A=$abc$48160$new_n8913_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31182_ D=$abc$48160$new_n31183_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41537
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31185_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31186_
.subckt AOI22X1 A=$abc$48160$new_n8968_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31185_ D=$abc$48160$new_n31186_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41539
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31188_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31189_
.subckt AOI22X1 A=$abc$48160$new_n9024_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31188_ D=$abc$48160$new_n31189_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41541
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31191_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31192_
.subckt AOI22X1 A=$abc$48160$new_n9080_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31191_ D=$abc$48160$new_n31192_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41543
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31194_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31195_
.subckt AOI22X1 A=$abc$48160$new_n9135_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31194_ D=$abc$48160$new_n31195_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41545
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31197_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31198_
.subckt AOI22X1 A=$abc$48160$new_n9190_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31197_ D=$abc$48160$new_n31198_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41547
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31200_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31201_
.subckt AOI22X1 A=$abc$48160$new_n9245_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31200_ D=$abc$48160$new_n31201_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41549
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31203_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31204_
.subckt AOI22X1 A=$abc$48160$new_n9301_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31203_ D=$abc$48160$new_n31204_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41551
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31206_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31207_
.subckt AOI22X1 A=$abc$48160$new_n9356_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31206_ D=$abc$48160$new_n31207_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41553
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31209_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31210_
.subckt AOI22X1 A=$abc$48160$new_n9412_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31209_ D=$abc$48160$new_n31210_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41555
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31212_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31213_
.subckt AOI22X1 A=$abc$48160$new_n9466_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31212_ D=$abc$48160$new_n31213_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41557
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n31170_ Y=$abc$48160$new_n31215_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n31168_ C=$abc$48160$new_n31171_ Y=$abc$48160$new_n31216_
.subckt AOI22X1 A=$abc$48160$new_n9524_ B=$abc$48160$new_n31172_ C=$abc$48160$new_n31215_ D=$abc$48160$new_n31216_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41559
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31218_
.subckt MUX2X1 A=$abc$48160$new_n9581_ B=$abc$48160$new_n31218_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41561
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31220_
.subckt MUX2X1 A=$abc$48160$new_n9637_ B=$abc$48160$new_n31220_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41563
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31222_
.subckt MUX2X1 A=$abc$48160$new_n9694_ B=$abc$48160$new_n31222_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41565
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31224_
.subckt MUX2X1 A=$abc$48160$new_n9750_ B=$abc$48160$new_n31224_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41567
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31226_
.subckt MUX2X1 A=$abc$48160$new_n9805_ B=$abc$48160$new_n31226_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41569
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31228_
.subckt MUX2X1 A=$abc$48160$new_n9860_ B=$abc$48160$new_n31228_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41571
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31230_
.subckt MUX2X1 A=$abc$48160$new_n9917_ B=$abc$48160$new_n31230_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41573
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31232_
.subckt MUX2X1 A=$abc$48160$new_n9973_ B=$abc$48160$new_n31232_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41575
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31234_
.subckt MUX2X1 A=$abc$48160$new_n10029_ B=$abc$48160$new_n31234_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41577
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31236_
.subckt MUX2X1 A=$abc$48160$new_n10085_ B=$abc$48160$new_n31236_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41579
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31238_
.subckt MUX2X1 A=$abc$48160$new_n10141_ B=$abc$48160$new_n31238_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41581
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31240_
.subckt MUX2X1 A=$abc$48160$new_n10197_ B=$abc$48160$new_n31240_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41583
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31242_
.subckt MUX2X1 A=$abc$48160$new_n10256_ B=$abc$48160$new_n31242_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41585
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31244_
.subckt MUX2X1 A=$abc$48160$new_n10313_ B=$abc$48160$new_n31244_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41587
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31246_
.subckt MUX2X1 A=$abc$48160$new_n10370_ B=$abc$48160$new_n31246_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41589
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31248_
.subckt MUX2X1 A=$abc$48160$new_n10429_ B=$abc$48160$new_n31248_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41591
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31250_
.subckt MUX2X1 A=$abc$48160$new_n10486_ B=$abc$48160$new_n31250_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41593
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31252_
.subckt MUX2X1 A=$abc$48160$new_n10542_ B=$abc$48160$new_n31252_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41595
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31254_
.subckt MUX2X1 A=$abc$48160$new_n10599_ B=$abc$48160$new_n31254_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41597
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31256_
.subckt MUX2X1 A=$abc$48160$new_n10657_ B=$abc$48160$new_n31256_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41599
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31258_
.subckt MUX2X1 A=$abc$48160$new_n10713_ B=$abc$48160$new_n31258_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41601
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31260_
.subckt MUX2X1 A=$abc$48160$new_n10769_ B=$abc$48160$new_n31260_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41603
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31262_
.subckt MUX2X1 A=$abc$48160$new_n10826_ B=$abc$48160$new_n31262_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41605
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31264_
.subckt MUX2X1 A=$abc$48160$new_n10882_ B=$abc$48160$new_n31264_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41607
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31266_
.subckt MUX2X1 A=$abc$48160$new_n10938_ B=$abc$48160$new_n31266_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41609
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31268_
.subckt MUX2X1 A=$abc$48160$new_n10994_ B=$abc$48160$new_n31268_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41611
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31270_
.subckt MUX2X1 A=$abc$48160$new_n11050_ B=$abc$48160$new_n31270_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41613
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31272_
.subckt MUX2X1 A=$abc$48160$new_n11106_ B=$abc$48160$new_n31272_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41615
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31274_
.subckt MUX2X1 A=$abc$48160$new_n11165_ B=$abc$48160$new_n31274_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41617
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31276_
.subckt MUX2X1 A=$abc$48160$new_n11222_ B=$abc$48160$new_n31276_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41619
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31278_
.subckt MUX2X1 A=$abc$48160$new_n11278_ B=$abc$48160$new_n31278_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41621
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31280_
.subckt MUX2X1 A=$abc$48160$new_n11337_ B=$abc$48160$new_n31280_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41623
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31282_
.subckt MUX2X1 A=$abc$48160$new_n11394_ B=$abc$48160$new_n31282_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41625
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31284_
.subckt MUX2X1 A=$abc$48160$new_n11450_ B=$abc$48160$new_n31284_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41627
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31286_
.subckt MUX2X1 A=$abc$48160$new_n11510_ B=$abc$48160$new_n31286_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41629
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31288_
.subckt MUX2X1 A=$abc$48160$new_n11568_ B=$abc$48160$new_n31288_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41631
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31290_
.subckt MUX2X1 A=$abc$48160$new_n11624_ B=$abc$48160$new_n31290_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41633
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31292_
.subckt MUX2X1 A=$abc$48160$new_n11680_ B=$abc$48160$new_n31292_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41635
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31294_
.subckt MUX2X1 A=$abc$48160$new_n11737_ B=$abc$48160$new_n31294_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41637
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31296_
.subckt MUX2X1 A=$abc$48160$new_n11793_ B=$abc$48160$new_n31296_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41639
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31298_
.subckt MUX2X1 A=$abc$48160$new_n11849_ B=$abc$48160$new_n31298_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41641
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31300_
.subckt MUX2X1 A=$abc$48160$new_n11906_ B=$abc$48160$new_n31300_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41643
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31302_
.subckt MUX2X1 A=$abc$48160$new_n11962_ B=$abc$48160$new_n31302_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41645
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31304_
.subckt MUX2X1 A=$abc$48160$new_n12018_ B=$abc$48160$new_n31304_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41647
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31306_
.subckt MUX2X1 A=$abc$48160$new_n12075_ B=$abc$48160$new_n31306_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41649
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31308_
.subckt MUX2X1 A=$abc$48160$new_n12132_ B=$abc$48160$new_n31308_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41651
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31310_
.subckt MUX2X1 A=$abc$48160$new_n12189_ B=$abc$48160$new_n31310_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41653
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31312_
.subckt MUX2X1 A=$abc$48160$new_n12249_ B=$abc$48160$new_n31312_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41655
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31314_
.subckt MUX2X1 A=$abc$48160$new_n12306_ B=$abc$48160$new_n31314_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41657
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31170_ Y=$abc$48160$new_n31316_
.subckt MUX2X1 A=$abc$48160$new_n12362_ B=$abc$48160$new_n31316_ S=$abc$48160$new_n31172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41659
.subckt NAND2X1 A=$abc$48160$new_n28959_ B=$abc$48160$new_n29764_ Y=$abc$48160$new_n31318_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n29761_ Y=$abc$48160$new_n31319_
.subckt AND2X1 A=$abc$48160$new_n28954_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n31320_
.subckt NAND2X1 A=$abc$48160$new_n28954_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n31321_
.subckt AND2X1 A=$abc$48160$new_n31318_ B=$abc$48160$new_n31321_ Y=$abc$48160$new_n31322_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31323_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31324_
.subckt AOI22X1 A=$abc$48160$new_n8694_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31323_ D=$abc$48160$new_n31324_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41661
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31326_
.subckt MUX2X1 A=$abc$48160$new_n8753_ B=$abc$48160$new_n31326_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41663
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31328_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31329_
.subckt AOI22X1 A=$abc$48160$new_n8809_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31328_ D=$abc$48160$new_n31329_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41665
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31331_
.subckt MUX2X1 A=$abc$48160$new_n8864_ B=$abc$48160$new_n31331_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41667
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31333_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31334_
.subckt AOI22X1 A=$abc$48160$new_n8919_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31333_ D=$abc$48160$new_n31334_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41669
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31336_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31337_
.subckt AOI22X1 A=$abc$48160$new_n8974_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31336_ D=$abc$48160$new_n31337_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41671
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31339_
.subckt MUX2X1 A=$abc$48160$new_n9030_ B=$abc$48160$new_n31339_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41673
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31341_
.subckt MUX2X1 A=$abc$48160$new_n9086_ B=$abc$48160$new_n31341_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41675
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31343_
.subckt MUX2X1 A=$abc$48160$new_n9140_ B=$abc$48160$new_n31343_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41677
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31345_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31346_
.subckt AOI22X1 A=$abc$48160$new_n9196_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31345_ D=$abc$48160$new_n31346_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41679
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31348_
.subckt MUX2X1 A=$abc$48160$new_n9251_ B=$abc$48160$new_n31348_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41681
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31350_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31351_
.subckt AOI22X1 A=$abc$48160$new_n9306_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31350_ D=$abc$48160$new_n31351_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41683
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31353_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31354_
.subckt AOI22X1 A=$abc$48160$new_n9361_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31353_ D=$abc$48160$new_n31354_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41685
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31356_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31357_
.subckt AOI22X1 A=$abc$48160$new_n9417_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31356_ D=$abc$48160$new_n31357_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41687
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31359_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31360_
.subckt AOI22X1 A=$abc$48160$new_n9473_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31359_ D=$abc$48160$new_n31360_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41689
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31362_
.subckt MUX2X1 A=$abc$48160$new_n9531_ B=$abc$48160$new_n31362_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41691
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31364_
.subckt MUX2X1 A=$abc$48160$new_n9588_ B=$abc$48160$new_n31364_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41693
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31366_
.subckt MUX2X1 A=$abc$48160$new_n9643_ B=$abc$48160$new_n31366_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41695
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31368_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31369_
.subckt AOI22X1 A=$abc$48160$new_n9700_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31368_ D=$abc$48160$new_n31369_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41697
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31371_
.subckt MUX2X1 A=$abc$48160$new_n9756_ B=$abc$48160$new_n31371_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41699
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31373_
.subckt MUX2X1 A=$abc$48160$new_n9811_ B=$abc$48160$new_n31373_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41701
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31375_
.subckt MUX2X1 A=$abc$48160$new_n9867_ B=$abc$48160$new_n31375_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41703
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31377_
.subckt MUX2X1 A=$abc$48160$new_n9924_ B=$abc$48160$new_n31377_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41705
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31379_
.subckt MUX2X1 A=$abc$48160$new_n9980_ B=$abc$48160$new_n31379_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41707
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31381_
.subckt MUX2X1 A=$abc$48160$new_n10036_ B=$abc$48160$new_n31381_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41709
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31383_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31384_
.subckt AOI22X1 A=$abc$48160$new_n10092_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31383_ D=$abc$48160$new_n31384_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41711
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31386_
.subckt MUX2X1 A=$abc$48160$new_n10148_ B=$abc$48160$new_n31386_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41713
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31388_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31389_
.subckt AOI22X1 A=$abc$48160$new_n10204_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31388_ D=$abc$48160$new_n31389_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41715
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31391_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31392_
.subckt AOI22X1 A=$abc$48160$new_n10263_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31391_ D=$abc$48160$new_n31392_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41717
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31394_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31395_
.subckt AOI22X1 A=$abc$48160$new_n10320_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31394_ D=$abc$48160$new_n31395_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41719
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31397_
.subckt MUX2X1 A=$abc$48160$new_n10377_ B=$abc$48160$new_n31397_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41721
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31399_
.subckt MUX2X1 A=$abc$48160$new_n10436_ B=$abc$48160$new_n31399_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41723
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31401_
.subckt MUX2X1 A=$abc$48160$new_n10493_ B=$abc$48160$new_n31401_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41725
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31403_
.subckt MUX2X1 A=$abc$48160$new_n10549_ B=$abc$48160$new_n31403_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41727
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n31320_ Y=$abc$48160$new_n31405_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n31318_ C=$abc$48160$new_n31321_ Y=$abc$48160$new_n31406_
.subckt AOI22X1 A=$abc$48160$new_n10606_ B=$abc$48160$new_n31322_ C=$abc$48160$new_n31405_ D=$abc$48160$new_n31406_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41729
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31408_
.subckt MUX2X1 A=$abc$48160$new_n10664_ B=$abc$48160$new_n31408_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41731
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31410_
.subckt MUX2X1 A=$abc$48160$new_n10720_ B=$abc$48160$new_n31410_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41733
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31412_
.subckt MUX2X1 A=$abc$48160$new_n10776_ B=$abc$48160$new_n31412_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41735
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31414_
.subckt MUX2X1 A=$abc$48160$new_n10833_ B=$abc$48160$new_n31414_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41737
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31416_
.subckt MUX2X1 A=$abc$48160$new_n10889_ B=$abc$48160$new_n31416_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41739
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31418_
.subckt MUX2X1 A=$abc$48160$new_n10945_ B=$abc$48160$new_n31418_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41741
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31420_
.subckt MUX2X1 A=$abc$48160$new_n11001_ B=$abc$48160$new_n31420_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41743
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31422_
.subckt MUX2X1 A=$abc$48160$new_n11057_ B=$abc$48160$new_n31422_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41745
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31424_
.subckt MUX2X1 A=$abc$48160$new_n11113_ B=$abc$48160$new_n31424_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41747
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31426_
.subckt MUX2X1 A=$abc$48160$new_n11172_ B=$abc$48160$new_n31426_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41749
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31428_
.subckt MUX2X1 A=$abc$48160$new_n11229_ B=$abc$48160$new_n31428_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41751
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31430_
.subckt MUX2X1 A=$abc$48160$new_n11285_ B=$abc$48160$new_n31430_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41753
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31432_
.subckt MUX2X1 A=$abc$48160$new_n11344_ B=$abc$48160$new_n31432_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41755
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31434_
.subckt MUX2X1 A=$abc$48160$new_n11401_ B=$abc$48160$new_n31434_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41757
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31436_
.subckt MUX2X1 A=$abc$48160$new_n11457_ B=$abc$48160$new_n31436_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41759
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31438_
.subckt MUX2X1 A=$abc$48160$new_n11517_ B=$abc$48160$new_n31438_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41761
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31440_
.subckt MUX2X1 A=$abc$48160$new_n11575_ B=$abc$48160$new_n31440_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41763
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31442_
.subckt MUX2X1 A=$abc$48160$new_n11631_ B=$abc$48160$new_n31442_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41765
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31444_
.subckt MUX2X1 A=$abc$48160$new_n11687_ B=$abc$48160$new_n31444_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41767
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31446_
.subckt MUX2X1 A=$abc$48160$new_n11744_ B=$abc$48160$new_n31446_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41769
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31448_
.subckt MUX2X1 A=$abc$48160$new_n11800_ B=$abc$48160$new_n31448_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41771
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31450_
.subckt MUX2X1 A=$abc$48160$new_n11856_ B=$abc$48160$new_n31450_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41773
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31452_
.subckt MUX2X1 A=$abc$48160$new_n11913_ B=$abc$48160$new_n31452_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41775
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31454_
.subckt MUX2X1 A=$abc$48160$new_n11969_ B=$abc$48160$new_n31454_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41777
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31456_
.subckt MUX2X1 A=$abc$48160$new_n12025_ B=$abc$48160$new_n31456_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41779
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31458_
.subckt MUX2X1 A=$abc$48160$new_n12082_ B=$abc$48160$new_n31458_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41781
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31460_
.subckt MUX2X1 A=$abc$48160$new_n12139_ B=$abc$48160$new_n31460_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41783
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31462_
.subckt MUX2X1 A=$abc$48160$new_n12196_ B=$abc$48160$new_n31462_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41785
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31464_
.subckt MUX2X1 A=$abc$48160$new_n12256_ B=$abc$48160$new_n31464_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41787
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31320_ Y=$abc$48160$new_n31466_
.subckt MUX2X1 A=$abc$48160$new_n12313_ B=$abc$48160$new_n31466_ S=$abc$48160$new_n31322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41789
.subckt NOR2X1 A=$abc$48160$new_n8680_ B=$abc$48160$new_n29965_ Y=$abc$48160$new_n31468_
.subckt NAND2X1 A=$abc$48160$new_n30234_ B=$abc$48160$new_n31468_ Y=$abc$48160$new_n31469_
.subckt NOR3X1 A=io_write_ports_1_bits_addr[2] B=$abc$48160$new_n8683_ C=$abc$48160$new_n8684_ Y=$abc$48160$new_n31470_
.subckt AND2X1 A=io_write_ports_1_valid B=$abc$48160$new_n31470_ Y=$abc$48160$new_n31471_
.subckt AND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n31472_
.subckt NAND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n31473_
.subckt AND2X1 A=$abc$48160$new_n31469_ B=$abc$48160$new_n31473_ Y=$abc$48160$new_n31474_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31475_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31476_
.subckt AOI22X1 A=$abc$48160$new_n8712_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31475_ D=$abc$48160$new_n31476_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41791
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31478_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31479_
.subckt AOI22X1 A=$abc$48160$new_n8770_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31478_ D=$abc$48160$new_n31479_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41793
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31481_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31482_
.subckt AOI22X1 A=$abc$48160$new_n8825_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31481_ D=$abc$48160$new_n31482_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41795
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31484_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31485_
.subckt AOI22X1 A=$abc$48160$new_n8879_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31484_ D=$abc$48160$new_n31485_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41797
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31487_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31488_
.subckt AOI22X1 A=$abc$48160$new_n8934_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31487_ D=$abc$48160$new_n31488_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41799
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31490_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31491_
.subckt AOI22X1 A=$abc$48160$new_n8990_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31490_ D=$abc$48160$new_n31491_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41801
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31493_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31494_
.subckt AOI22X1 A=$abc$48160$new_n9046_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31493_ D=$abc$48160$new_n31494_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41803
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n31472_ Y=$abc$48160$new_n31496_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n31469_ C=$abc$48160$new_n31473_ Y=$abc$48160$new_n31497_
.subckt AOI22X1 A=$abc$48160$new_n9101_ B=$abc$48160$new_n31474_ C=$abc$48160$new_n31496_ D=$abc$48160$new_n31497_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41805
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31499_
.subckt MUX2X1 A=$abc$48160$new_n9156_ B=$abc$48160$new_n31499_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41807
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31501_
.subckt MUX2X1 A=$abc$48160$new_n9211_ B=$abc$48160$new_n31501_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41809
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31503_
.subckt MUX2X1 A=$abc$48160$new_n9267_ B=$abc$48160$new_n31503_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41811
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31505_
.subckt MUX2X1 A=$abc$48160$new_n9322_ B=$abc$48160$new_n31505_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41813
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31507_
.subckt MUX2X1 A=$abc$48160$new_n9378_ B=$abc$48160$new_n31507_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41815
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31509_
.subckt MUX2X1 A=$abc$48160$new_n9432_ B=$abc$48160$new_n31509_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41817
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31511_
.subckt MUX2X1 A=$abc$48160$new_n9490_ B=$abc$48160$new_n31511_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41819
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31513_
.subckt MUX2X1 A=$abc$48160$new_n9547_ B=$abc$48160$new_n31513_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41821
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31515_
.subckt MUX2X1 A=$abc$48160$new_n9603_ B=$abc$48160$new_n31515_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41823
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31517_
.subckt MUX2X1 A=$abc$48160$new_n9660_ B=$abc$48160$new_n31517_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41825
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31519_
.subckt MUX2X1 A=$abc$48160$new_n9716_ B=$abc$48160$new_n31519_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41827
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31521_
.subckt MUX2X1 A=$abc$48160$new_n9771_ B=$abc$48160$new_n31521_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41829
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31523_
.subckt MUX2X1 A=$abc$48160$new_n9826_ B=$abc$48160$new_n31523_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41831
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31525_
.subckt MUX2X1 A=$abc$48160$new_n9883_ B=$abc$48160$new_n31525_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41833
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31527_
.subckt MUX2X1 A=$abc$48160$new_n9939_ B=$abc$48160$new_n31527_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41835
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31529_
.subckt MUX2X1 A=$abc$48160$new_n9995_ B=$abc$48160$new_n31529_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41837
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31531_
.subckt MUX2X1 A=$abc$48160$new_n10051_ B=$abc$48160$new_n31531_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41839
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31533_
.subckt MUX2X1 A=$abc$48160$new_n10107_ B=$abc$48160$new_n31533_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41841
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31535_
.subckt MUX2X1 A=$abc$48160$new_n10163_ B=$abc$48160$new_n31535_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41843
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31537_
.subckt MUX2X1 A=$abc$48160$new_n10222_ B=$abc$48160$new_n31537_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41845
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31539_
.subckt MUX2X1 A=$abc$48160$new_n10279_ B=$abc$48160$new_n31539_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41847
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31541_
.subckt MUX2X1 A=$abc$48160$new_n10336_ B=$abc$48160$new_n31541_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41849
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31543_
.subckt MUX2X1 A=$abc$48160$new_n10395_ B=$abc$48160$new_n31543_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41851
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31545_
.subckt MUX2X1 A=$abc$48160$new_n10452_ B=$abc$48160$new_n31545_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41853
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31547_
.subckt MUX2X1 A=$abc$48160$new_n10508_ B=$abc$48160$new_n31547_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41855
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31549_
.subckt MUX2X1 A=$abc$48160$new_n10565_ B=$abc$48160$new_n31549_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41857
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31551_
.subckt MUX2X1 A=$abc$48160$new_n10623_ B=$abc$48160$new_n31551_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41859
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31553_
.subckt MUX2X1 A=$abc$48160$new_n10679_ B=$abc$48160$new_n31553_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41861
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31555_
.subckt MUX2X1 A=$abc$48160$new_n10735_ B=$abc$48160$new_n31555_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41863
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31557_
.subckt MUX2X1 A=$abc$48160$new_n10792_ B=$abc$48160$new_n31557_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41865
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31559_
.subckt MUX2X1 A=$abc$48160$new_n10848_ B=$abc$48160$new_n31559_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41867
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31561_
.subckt MUX2X1 A=$abc$48160$new_n10904_ B=$abc$48160$new_n31561_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41869
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31563_
.subckt MUX2X1 A=$abc$48160$new_n10960_ B=$abc$48160$new_n31563_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41871
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31565_
.subckt MUX2X1 A=$abc$48160$new_n11016_ B=$abc$48160$new_n31565_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41873
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31567_
.subckt MUX2X1 A=$abc$48160$new_n11072_ B=$abc$48160$new_n31567_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41875
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31569_
.subckt MUX2X1 A=$abc$48160$new_n11131_ B=$abc$48160$new_n31569_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41877
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31571_
.subckt MUX2X1 A=$abc$48160$new_n11188_ B=$abc$48160$new_n31571_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41879
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31573_
.subckt MUX2X1 A=$abc$48160$new_n11244_ B=$abc$48160$new_n31573_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41881
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31575_
.subckt MUX2X1 A=$abc$48160$new_n11303_ B=$abc$48160$new_n31575_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41883
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31577_
.subckt MUX2X1 A=$abc$48160$new_n11360_ B=$abc$48160$new_n31577_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41885
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31579_
.subckt MUX2X1 A=$abc$48160$new_n11416_ B=$abc$48160$new_n31579_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41887
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31581_
.subckt MUX2X1 A=$abc$48160$new_n11476_ B=$abc$48160$new_n31581_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41889
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31583_
.subckt MUX2X1 A=$abc$48160$new_n11534_ B=$abc$48160$new_n31583_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41891
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31585_
.subckt MUX2X1 A=$abc$48160$new_n11590_ B=$abc$48160$new_n31585_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41893
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31587_
.subckt MUX2X1 A=$abc$48160$new_n11646_ B=$abc$48160$new_n31587_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41895
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31589_
.subckt MUX2X1 A=$abc$48160$new_n11703_ B=$abc$48160$new_n31589_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41897
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31591_
.subckt MUX2X1 A=$abc$48160$new_n11759_ B=$abc$48160$new_n31591_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41899
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31593_
.subckt MUX2X1 A=$abc$48160$new_n11815_ B=$abc$48160$new_n31593_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41901
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31595_
.subckt MUX2X1 A=$abc$48160$new_n11872_ B=$abc$48160$new_n31595_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41903
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31597_
.subckt MUX2X1 A=$abc$48160$new_n11928_ B=$abc$48160$new_n31597_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41905
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31599_
.subckt MUX2X1 A=$abc$48160$new_n11984_ B=$abc$48160$new_n31599_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41907
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31601_
.subckt MUX2X1 A=$abc$48160$new_n12041_ B=$abc$48160$new_n31601_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41909
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31603_
.subckt MUX2X1 A=$abc$48160$new_n12098_ B=$abc$48160$new_n31603_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41911
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31605_
.subckt MUX2X1 A=$abc$48160$new_n12155_ B=$abc$48160$new_n31605_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41913
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31607_
.subckt MUX2X1 A=$abc$48160$new_n12215_ B=$abc$48160$new_n31607_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41915
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31609_
.subckt MUX2X1 A=$abc$48160$new_n12272_ B=$abc$48160$new_n31609_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41917
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31472_ Y=$abc$48160$new_n31611_
.subckt MUX2X1 A=$abc$48160$new_n12328_ B=$abc$48160$new_n31611_ S=$abc$48160$new_n31474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41919
.subckt AND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31613_
.subckt NAND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31614_
.subckt AOI21X1 A=$abc$48160$new_n28959_ B=$abc$48160$new_n31019_ C=$abc$48160$new_n31613_ Y=$abc$48160$new_n31615_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31616_
.subckt MUX2X1 A=$abc$48160$new_n8702_ B=$abc$48160$new_n31616_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41921
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31618_
.subckt MUX2X1 A=$abc$48160$new_n8760_ B=$abc$48160$new_n31618_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41923
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31620_
.subckt MUX2X1 A=$abc$48160$new_n8816_ B=$abc$48160$new_n31620_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41925
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31622_
.subckt MUX2X1 A=$abc$48160$new_n8871_ B=$abc$48160$new_n31622_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41927
.subckt NAND2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31624_
.subckt AOI21X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31625_
.subckt AOI22X1 A=$abc$48160$new_n8926_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31624_ D=$abc$48160$new_n31625_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41929
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31627_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31628_
.subckt AOI22X1 A=$abc$48160$new_n8981_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31627_ D=$abc$48160$new_n31628_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41931
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31630_
.subckt MUX2X1 A=$abc$48160$new_n9037_ B=$abc$48160$new_n31630_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41933
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31632_
.subckt MUX2X1 A=$abc$48160$new_n9093_ B=$abc$48160$new_n31632_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41935
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31634_
.subckt MUX2X1 A=$abc$48160$new_n9148_ B=$abc$48160$new_n31634_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41937
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31636_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31637_
.subckt AOI22X1 A=$abc$48160$new_n9203_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31636_ D=$abc$48160$new_n31637_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41939
.subckt NAND2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31639_
.subckt AOI21X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31640_
.subckt AOI22X1 A=$abc$48160$new_n9258_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31639_ D=$abc$48160$new_n31640_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41941
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31642_
.subckt MUX2X1 A=$abc$48160$new_n9313_ B=$abc$48160$new_n31642_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41943
.subckt NAND2X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31644_
.subckt AOI21X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31645_
.subckt AOI22X1 A=$abc$48160$new_n9368_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31644_ D=$abc$48160$new_n31645_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41945
.subckt NAND2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31647_
.subckt AOI21X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31648_
.subckt AOI22X1 A=$abc$48160$new_n9424_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31647_ D=$abc$48160$new_n31648_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41947
.subckt NAND2X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31650_
.subckt AOI21X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31651_
.subckt AOI22X1 A=$abc$48160$new_n9481_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31650_ D=$abc$48160$new_n31651_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41949
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31653_
.subckt MUX2X1 A=$abc$48160$new_n9538_ B=$abc$48160$new_n31653_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41951
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31655_
.subckt MUX2X1 A=$abc$48160$new_n9595_ B=$abc$48160$new_n31655_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41953
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31657_
.subckt MUX2X1 A=$abc$48160$new_n9650_ B=$abc$48160$new_n31657_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41955
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31659_
.subckt MUX2X1 A=$abc$48160$new_n9707_ B=$abc$48160$new_n31659_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41957
.subckt NAND2X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31661_
.subckt AOI21X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31662_
.subckt AOI22X1 A=$abc$48160$new_n9763_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31661_ D=$abc$48160$new_n31662_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41959
.subckt NAND2X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31664_
.subckt AOI21X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31665_
.subckt AOI22X1 A=$abc$48160$new_n9818_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31664_ D=$abc$48160$new_n31665_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41961
.subckt NAND2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31667_
.subckt AOI21X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31668_
.subckt AOI22X1 A=$abc$48160$new_n9874_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31667_ D=$abc$48160$new_n31668_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41963
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31670_
.subckt MUX2X1 A=$abc$48160$new_n9931_ B=$abc$48160$new_n31670_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41965
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31672_
.subckt MUX2X1 A=$abc$48160$new_n9987_ B=$abc$48160$new_n31672_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41967
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31674_
.subckt MUX2X1 A=$abc$48160$new_n10043_ B=$abc$48160$new_n31674_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41969
.subckt NAND2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31676_
.subckt AOI21X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31677_
.subckt AOI22X1 A=$abc$48160$new_n10099_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31676_ D=$abc$48160$new_n31677_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41971
.subckt NAND2X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31679_
.subckt AOI21X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31680_
.subckt AOI22X1 A=$abc$48160$new_n10155_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31679_ D=$abc$48160$new_n31680_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41973
.subckt NAND2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n31614_ Y=$abc$48160$new_n31682_
.subckt AOI21X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n31613_ C=$abc$48160$new_n31615_ Y=$abc$48160$new_n31683_
.subckt AOI22X1 A=$abc$48160$new_n10211_ B=$abc$48160$new_n31615_ C=$abc$48160$new_n31682_ D=$abc$48160$new_n31683_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41975
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31685_
.subckt MUX2X1 A=$abc$48160$new_n10270_ B=$abc$48160$new_n31685_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41977
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31687_
.subckt MUX2X1 A=$abc$48160$new_n10327_ B=$abc$48160$new_n31687_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41979
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31689_
.subckt MUX2X1 A=$abc$48160$new_n10385_ B=$abc$48160$new_n31689_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41981
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31691_
.subckt MUX2X1 A=$abc$48160$new_n10443_ B=$abc$48160$new_n31691_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41983
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31693_
.subckt MUX2X1 A=$abc$48160$new_n10500_ B=$abc$48160$new_n31693_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41985
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31695_
.subckt MUX2X1 A=$abc$48160$new_n10556_ B=$abc$48160$new_n31695_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41987
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31697_
.subckt MUX2X1 A=$abc$48160$new_n10613_ B=$abc$48160$new_n31697_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41989
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31699_
.subckt MUX2X1 A=$abc$48160$new_n10671_ B=$abc$48160$new_n31699_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41991
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31701_
.subckt MUX2X1 A=$abc$48160$new_n10727_ B=$abc$48160$new_n31701_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41993
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31703_
.subckt MUX2X1 A=$abc$48160$new_n10783_ B=$abc$48160$new_n31703_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41995
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31705_
.subckt MUX2X1 A=$abc$48160$new_n10840_ B=$abc$48160$new_n31705_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41997
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31707_
.subckt MUX2X1 A=$abc$48160$new_n10896_ B=$abc$48160$new_n31707_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$41999
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31709_
.subckt MUX2X1 A=$abc$48160$new_n10952_ B=$abc$48160$new_n31709_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42001
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31711_
.subckt MUX2X1 A=$abc$48160$new_n11008_ B=$abc$48160$new_n31711_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42003
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31713_
.subckt MUX2X1 A=$abc$48160$new_n11064_ B=$abc$48160$new_n31713_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42005
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31715_
.subckt MUX2X1 A=$abc$48160$new_n11120_ B=$abc$48160$new_n31715_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42007
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31717_
.subckt MUX2X1 A=$abc$48160$new_n11179_ B=$abc$48160$new_n31717_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42009
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31719_
.subckt MUX2X1 A=$abc$48160$new_n11236_ B=$abc$48160$new_n31719_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42011
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31721_
.subckt MUX2X1 A=$abc$48160$new_n11293_ B=$abc$48160$new_n31721_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42013
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31723_
.subckt MUX2X1 A=$abc$48160$new_n11351_ B=$abc$48160$new_n31723_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42015
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31725_
.subckt MUX2X1 A=$abc$48160$new_n11408_ B=$abc$48160$new_n31725_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42017
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31727_
.subckt MUX2X1 A=$abc$48160$new_n11465_ B=$abc$48160$new_n31727_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42019
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31729_
.subckt MUX2X1 A=$abc$48160$new_n11524_ B=$abc$48160$new_n31729_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42021
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31731_
.subckt MUX2X1 A=$abc$48160$new_n11582_ B=$abc$48160$new_n31731_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42023
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31733_
.subckt MUX2X1 A=$abc$48160$new_n11638_ B=$abc$48160$new_n31733_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42025
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31735_
.subckt MUX2X1 A=$abc$48160$new_n11694_ B=$abc$48160$new_n31735_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42027
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31737_
.subckt MUX2X1 A=$abc$48160$new_n11751_ B=$abc$48160$new_n31737_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42029
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31739_
.subckt MUX2X1 A=$abc$48160$new_n11807_ B=$abc$48160$new_n31739_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42031
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31741_
.subckt MUX2X1 A=$abc$48160$new_n11864_ B=$abc$48160$new_n31741_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42033
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31743_
.subckt MUX2X1 A=$abc$48160$new_n11920_ B=$abc$48160$new_n31743_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42035
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31745_
.subckt MUX2X1 A=$abc$48160$new_n11976_ B=$abc$48160$new_n31745_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42037
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31747_
.subckt MUX2X1 A=$abc$48160$new_n12033_ B=$abc$48160$new_n31747_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42039
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31749_
.subckt MUX2X1 A=$abc$48160$new_n12089_ B=$abc$48160$new_n31749_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42041
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31751_
.subckt MUX2X1 A=$abc$48160$new_n12146_ B=$abc$48160$new_n31751_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42043
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31753_
.subckt MUX2X1 A=$abc$48160$new_n12204_ B=$abc$48160$new_n31753_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42045
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31755_
.subckt MUX2X1 A=$abc$48160$new_n12263_ B=$abc$48160$new_n31755_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42047
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31613_ Y=$abc$48160$new_n31757_
.subckt MUX2X1 A=$abc$48160$new_n12320_ B=$abc$48160$new_n31757_ S=$abc$48160$new_n31615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42049
.subckt AND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31759_
.subckt NAND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31760_
.subckt NAND2X1 A=$abc$48160$new_n29229_ B=$abc$48160$new_n31019_ Y=$abc$48160$new_n31761_
.subckt AND2X1 A=$abc$48160$new_n31760_ B=$abc$48160$new_n31761_ Y=$abc$48160$new_n31762_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31763_
.subckt MUX2X1 A=$abc$48160$new_n8701_ B=$abc$48160$new_n31763_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42051
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31765_
.subckt MUX2X1 A=$abc$48160$new_n8759_ B=$abc$48160$new_n31765_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42053
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31767_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31768_
.subckt AOI22X1 A=$abc$48160$new_n8815_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31767_ D=$abc$48160$new_n31768_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42055
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31770_
.subckt MUX2X1 A=$abc$48160$new_n8870_ B=$abc$48160$new_n31770_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42057
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31772_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31773_
.subckt AOI22X1 A=$abc$48160$new_n8925_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31772_ D=$abc$48160$new_n31773_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42059
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31775_
.subckt MUX2X1 A=$abc$48160$new_n8980_ B=$abc$48160$new_n31775_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42061
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31777_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31778_
.subckt AOI22X1 A=$abc$48160$new_n9036_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31777_ D=$abc$48160$new_n31778_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42063
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31780_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31781_
.subckt AOI22X1 A=$abc$48160$new_n9092_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31780_ D=$abc$48160$new_n31781_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42065
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31783_
.subckt MUX2X1 A=$abc$48160$new_n9147_ B=$abc$48160$new_n31783_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42067
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31785_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31786_
.subckt AOI22X1 A=$abc$48160$new_n9202_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31785_ D=$abc$48160$new_n31786_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42069
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31788_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31789_
.subckt AOI22X1 A=$abc$48160$new_n9257_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31788_ D=$abc$48160$new_n31789_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42071
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31791_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31792_
.subckt AOI22X1 A=$abc$48160$new_n9312_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31791_ D=$abc$48160$new_n31792_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42073
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31794_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31795_
.subckt AOI22X1 A=$abc$48160$new_n9367_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31794_ D=$abc$48160$new_n31795_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42075
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31797_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31798_
.subckt AOI22X1 A=$abc$48160$new_n9423_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31797_ D=$abc$48160$new_n31798_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42077
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31800_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31801_
.subckt AOI22X1 A=$abc$48160$new_n9480_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31800_ D=$abc$48160$new_n31801_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42079
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31803_
.subckt MUX2X1 A=$abc$48160$new_n9537_ B=$abc$48160$new_n31803_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42081
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31805_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31806_
.subckt AOI22X1 A=$abc$48160$new_n9594_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31805_ D=$abc$48160$new_n31806_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42083
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31808_
.subckt MUX2X1 A=$abc$48160$new_n9649_ B=$abc$48160$new_n31808_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42085
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n31759_ Y=$abc$48160$new_n31810_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n31761_ C=$abc$48160$new_n31760_ Y=$abc$48160$new_n31811_
.subckt AOI22X1 A=$abc$48160$new_n9706_ B=$abc$48160$new_n31762_ C=$abc$48160$new_n31810_ D=$abc$48160$new_n31811_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42087
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31813_
.subckt MUX2X1 A=$abc$48160$new_n9762_ B=$abc$48160$new_n31813_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42089
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31815_
.subckt MUX2X1 A=$abc$48160$new_n9817_ B=$abc$48160$new_n31815_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42091
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31817_
.subckt MUX2X1 A=$abc$48160$new_n9873_ B=$abc$48160$new_n31817_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42093
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31819_
.subckt MUX2X1 A=$abc$48160$new_n9930_ B=$abc$48160$new_n31819_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42095
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31821_
.subckt MUX2X1 A=$abc$48160$new_n9986_ B=$abc$48160$new_n31821_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42097
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31823_
.subckt MUX2X1 A=$abc$48160$new_n10042_ B=$abc$48160$new_n31823_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42099
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31825_
.subckt MUX2X1 A=$abc$48160$new_n10098_ B=$abc$48160$new_n31825_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42101
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31827_
.subckt MUX2X1 A=$abc$48160$new_n10154_ B=$abc$48160$new_n31827_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42103
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31829_
.subckt MUX2X1 A=$abc$48160$new_n10210_ B=$abc$48160$new_n31829_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42105
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31831_
.subckt MUX2X1 A=$abc$48160$new_n10269_ B=$abc$48160$new_n31831_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42107
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31833_
.subckt MUX2X1 A=$abc$48160$new_n10326_ B=$abc$48160$new_n31833_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42109
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31835_
.subckt MUX2X1 A=$abc$48160$new_n10384_ B=$abc$48160$new_n31835_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42111
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31837_
.subckt MUX2X1 A=$abc$48160$new_n10442_ B=$abc$48160$new_n31837_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42113
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31839_
.subckt MUX2X1 A=$abc$48160$new_n10499_ B=$abc$48160$new_n31839_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42115
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31841_
.subckt MUX2X1 A=$abc$48160$new_n10555_ B=$abc$48160$new_n31841_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42117
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31843_
.subckt MUX2X1 A=$abc$48160$new_n10612_ B=$abc$48160$new_n31843_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42119
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31845_
.subckt MUX2X1 A=$abc$48160$new_n10670_ B=$abc$48160$new_n31845_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42121
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31847_
.subckt MUX2X1 A=$abc$48160$new_n10726_ B=$abc$48160$new_n31847_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42123
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31849_
.subckt MUX2X1 A=$abc$48160$new_n10782_ B=$abc$48160$new_n31849_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42125
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31851_
.subckt MUX2X1 A=$abc$48160$new_n10839_ B=$abc$48160$new_n31851_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42127
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31853_
.subckt MUX2X1 A=$abc$48160$new_n10895_ B=$abc$48160$new_n31853_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42129
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31855_
.subckt MUX2X1 A=$abc$48160$new_n10951_ B=$abc$48160$new_n31855_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42131
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31857_
.subckt MUX2X1 A=$abc$48160$new_n11007_ B=$abc$48160$new_n31857_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42133
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31859_
.subckt MUX2X1 A=$abc$48160$new_n11063_ B=$abc$48160$new_n31859_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42135
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31861_
.subckt MUX2X1 A=$abc$48160$new_n11119_ B=$abc$48160$new_n31861_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42137
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31863_
.subckt MUX2X1 A=$abc$48160$new_n11178_ B=$abc$48160$new_n31863_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42139
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31865_
.subckt MUX2X1 A=$abc$48160$new_n11235_ B=$abc$48160$new_n31865_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42141
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31867_
.subckt MUX2X1 A=$abc$48160$new_n11292_ B=$abc$48160$new_n31867_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42143
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31869_
.subckt MUX2X1 A=$abc$48160$new_n11350_ B=$abc$48160$new_n31869_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42145
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31871_
.subckt MUX2X1 A=$abc$48160$new_n11407_ B=$abc$48160$new_n31871_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42147
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31873_
.subckt MUX2X1 A=$abc$48160$new_n11464_ B=$abc$48160$new_n31873_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42149
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31875_
.subckt MUX2X1 A=$abc$48160$new_n11523_ B=$abc$48160$new_n31875_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42151
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31877_
.subckt MUX2X1 A=$abc$48160$new_n11581_ B=$abc$48160$new_n31877_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42153
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31879_
.subckt MUX2X1 A=$abc$48160$new_n11637_ B=$abc$48160$new_n31879_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42155
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31881_
.subckt MUX2X1 A=$abc$48160$new_n11693_ B=$abc$48160$new_n31881_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42157
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31883_
.subckt MUX2X1 A=$abc$48160$new_n11750_ B=$abc$48160$new_n31883_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42159
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31885_
.subckt MUX2X1 A=$abc$48160$new_n11806_ B=$abc$48160$new_n31885_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42161
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31887_
.subckt MUX2X1 A=$abc$48160$new_n11863_ B=$abc$48160$new_n31887_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42163
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31889_
.subckt MUX2X1 A=$abc$48160$new_n11919_ B=$abc$48160$new_n31889_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42165
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31891_
.subckt MUX2X1 A=$abc$48160$new_n11975_ B=$abc$48160$new_n31891_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42167
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31893_
.subckt MUX2X1 A=$abc$48160$new_n12032_ B=$abc$48160$new_n31893_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42169
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31895_
.subckt MUX2X1 A=$abc$48160$new_n12088_ B=$abc$48160$new_n31895_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42171
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31897_
.subckt MUX2X1 A=$abc$48160$new_n12145_ B=$abc$48160$new_n31897_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42173
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31899_
.subckt MUX2X1 A=$abc$48160$new_n12203_ B=$abc$48160$new_n31899_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42175
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31901_
.subckt MUX2X1 A=$abc$48160$new_n12262_ B=$abc$48160$new_n31901_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42177
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31759_ Y=$abc$48160$new_n31903_
.subckt MUX2X1 A=$abc$48160$new_n12319_ B=$abc$48160$new_n31903_ S=$abc$48160$new_n31762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42179
.subckt NAND2X1 A=$abc$48160$new_n29497_ B=$abc$48160$new_n31019_ Y=$abc$48160$new_n31905_
.subckt AND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31906_
.subckt NAND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n31907_
.subckt AND2X1 A=$abc$48160$new_n31905_ B=$abc$48160$new_n31907_ Y=$abc$48160$new_n31908_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31909_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31910_
.subckt AOI22X1 A=$abc$48160$new_n8700_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31909_ D=$abc$48160$new_n31910_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42181
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31912_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31913_
.subckt AOI22X1 A=$abc$48160$new_n8758_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31912_ D=$abc$48160$new_n31913_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42183
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31915_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31916_
.subckt AOI22X1 A=$abc$48160$new_n8814_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31915_ D=$abc$48160$new_n31916_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42185
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31918_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31919_
.subckt AOI22X1 A=$abc$48160$new_n8869_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31918_ D=$abc$48160$new_n31919_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42187
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31921_
.subckt MUX2X1 A=$abc$48160$new_n8924_ B=$abc$48160$new_n31921_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42189
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31923_
.subckt MUX2X1 A=$abc$48160$new_n8979_ B=$abc$48160$new_n31923_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42191
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31925_
.subckt MUX2X1 A=$abc$48160$new_n9035_ B=$abc$48160$new_n31925_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42193
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31927_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31928_
.subckt AOI22X1 A=$abc$48160$new_n9091_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31927_ D=$abc$48160$new_n31928_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42195
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31930_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31931_
.subckt AOI22X1 A=$abc$48160$new_n9146_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31930_ D=$abc$48160$new_n31931_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42197
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31933_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31934_
.subckt AOI22X1 A=$abc$48160$new_n9201_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31933_ D=$abc$48160$new_n31934_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42199
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31936_
.subckt MUX2X1 A=$abc$48160$new_n9256_ B=$abc$48160$new_n31936_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42201
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31938_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31939_
.subckt AOI22X1 A=$abc$48160$new_n9311_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31938_ D=$abc$48160$new_n31939_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42203
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31941_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31942_
.subckt AOI22X1 A=$abc$48160$new_n9366_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31941_ D=$abc$48160$new_n31942_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42205
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31944_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31945_
.subckt AOI22X1 A=$abc$48160$new_n9422_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31944_ D=$abc$48160$new_n31945_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42207
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31947_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31948_
.subckt AOI22X1 A=$abc$48160$new_n9479_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31947_ D=$abc$48160$new_n31948_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42209
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31950_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31951_
.subckt AOI22X1 A=$abc$48160$new_n9536_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31950_ D=$abc$48160$new_n31951_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42211
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n31906_ Y=$abc$48160$new_n31953_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n31905_ C=$abc$48160$new_n31907_ Y=$abc$48160$new_n31954_
.subckt AOI22X1 A=$abc$48160$new_n9593_ B=$abc$48160$new_n31908_ C=$abc$48160$new_n31953_ D=$abc$48160$new_n31954_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42213
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31956_
.subckt MUX2X1 A=$abc$48160$new_n9648_ B=$abc$48160$new_n31956_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42215
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31958_
.subckt MUX2X1 A=$abc$48160$new_n9705_ B=$abc$48160$new_n31958_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42217
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31960_
.subckt MUX2X1 A=$abc$48160$new_n9761_ B=$abc$48160$new_n31960_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42219
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31962_
.subckt MUX2X1 A=$abc$48160$new_n9816_ B=$abc$48160$new_n31962_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42221
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31964_
.subckt MUX2X1 A=$abc$48160$new_n9872_ B=$abc$48160$new_n31964_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42223
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31966_
.subckt MUX2X1 A=$abc$48160$new_n9929_ B=$abc$48160$new_n31966_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42225
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31968_
.subckt MUX2X1 A=$abc$48160$new_n9985_ B=$abc$48160$new_n31968_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42227
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31970_
.subckt MUX2X1 A=$abc$48160$new_n10041_ B=$abc$48160$new_n31970_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42229
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31972_
.subckt MUX2X1 A=$abc$48160$new_n10097_ B=$abc$48160$new_n31972_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42231
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31974_
.subckt MUX2X1 A=$abc$48160$new_n10153_ B=$abc$48160$new_n31974_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42233
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31976_
.subckt MUX2X1 A=$abc$48160$new_n10209_ B=$abc$48160$new_n31976_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42235
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31978_
.subckt MUX2X1 A=$abc$48160$new_n10268_ B=$abc$48160$new_n31978_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42237
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31980_
.subckt MUX2X1 A=$abc$48160$new_n10325_ B=$abc$48160$new_n31980_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42239
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31982_
.subckt MUX2X1 A=$abc$48160$new_n10383_ B=$abc$48160$new_n31982_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42241
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31984_
.subckt MUX2X1 A=$abc$48160$new_n10441_ B=$abc$48160$new_n31984_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42243
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31986_
.subckt MUX2X1 A=$abc$48160$new_n10498_ B=$abc$48160$new_n31986_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42245
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31988_
.subckt MUX2X1 A=$abc$48160$new_n10554_ B=$abc$48160$new_n31988_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42247
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31990_
.subckt MUX2X1 A=$abc$48160$new_n10611_ B=$abc$48160$new_n31990_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42249
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31992_
.subckt MUX2X1 A=$abc$48160$new_n10669_ B=$abc$48160$new_n31992_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42251
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31994_
.subckt MUX2X1 A=$abc$48160$new_n10725_ B=$abc$48160$new_n31994_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42253
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31996_
.subckt MUX2X1 A=$abc$48160$new_n10781_ B=$abc$48160$new_n31996_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42255
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n31998_
.subckt MUX2X1 A=$abc$48160$new_n10838_ B=$abc$48160$new_n31998_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42257
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32000_
.subckt MUX2X1 A=$abc$48160$new_n10894_ B=$abc$48160$new_n32000_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42259
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32002_
.subckt MUX2X1 A=$abc$48160$new_n10950_ B=$abc$48160$new_n32002_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42261
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32004_
.subckt MUX2X1 A=$abc$48160$new_n11006_ B=$abc$48160$new_n32004_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42263
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32006_
.subckt MUX2X1 A=$abc$48160$new_n11062_ B=$abc$48160$new_n32006_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42265
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32008_
.subckt MUX2X1 A=$abc$48160$new_n11118_ B=$abc$48160$new_n32008_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42267
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32010_
.subckt MUX2X1 A=$abc$48160$new_n11177_ B=$abc$48160$new_n32010_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42269
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32012_
.subckt MUX2X1 A=$abc$48160$new_n11234_ B=$abc$48160$new_n32012_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42271
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32014_
.subckt MUX2X1 A=$abc$48160$new_n11291_ B=$abc$48160$new_n32014_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42273
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32016_
.subckt MUX2X1 A=$abc$48160$new_n11349_ B=$abc$48160$new_n32016_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42275
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32018_
.subckt MUX2X1 A=$abc$48160$new_n11406_ B=$abc$48160$new_n32018_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42277
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32020_
.subckt MUX2X1 A=$abc$48160$new_n11463_ B=$abc$48160$new_n32020_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42279
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32022_
.subckt MUX2X1 A=$abc$48160$new_n11522_ B=$abc$48160$new_n32022_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42281
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32024_
.subckt MUX2X1 A=$abc$48160$new_n11580_ B=$abc$48160$new_n32024_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42283
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32026_
.subckt MUX2X1 A=$abc$48160$new_n11636_ B=$abc$48160$new_n32026_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42285
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32028_
.subckt MUX2X1 A=$abc$48160$new_n11692_ B=$abc$48160$new_n32028_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42287
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32030_
.subckt MUX2X1 A=$abc$48160$new_n11749_ B=$abc$48160$new_n32030_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42289
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32032_
.subckt MUX2X1 A=$abc$48160$new_n11805_ B=$abc$48160$new_n32032_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42291
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32034_
.subckt MUX2X1 A=$abc$48160$new_n11862_ B=$abc$48160$new_n32034_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42293
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32036_
.subckt MUX2X1 A=$abc$48160$new_n11918_ B=$abc$48160$new_n32036_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42295
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32038_
.subckt MUX2X1 A=$abc$48160$new_n11974_ B=$abc$48160$new_n32038_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42297
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32040_
.subckt MUX2X1 A=$abc$48160$new_n12031_ B=$abc$48160$new_n32040_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42299
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32042_
.subckt MUX2X1 A=$abc$48160$new_n12087_ B=$abc$48160$new_n32042_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42301
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32044_
.subckt MUX2X1 A=$abc$48160$new_n12144_ B=$abc$48160$new_n32044_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42303
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32046_
.subckt MUX2X1 A=$abc$48160$new_n12202_ B=$abc$48160$new_n32046_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42305
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32048_
.subckt MUX2X1 A=$abc$48160$new_n12261_ B=$abc$48160$new_n32048_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42307
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n31906_ Y=$abc$48160$new_n32050_
.subckt MUX2X1 A=$abc$48160$new_n12318_ B=$abc$48160$new_n32050_ S=$abc$48160$new_n31908_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42309
.subckt AND2X1 A=$abc$48160$new_n31020_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n32052_
.subckt NAND2X1 A=$abc$48160$new_n31020_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n32053_
.subckt NAND3X1 A=io_write_ports_0_valid B=$abc$48160$new_n31019_ C=$abc$48160$new_n31468_ Y=$abc$48160$new_n32054_
.subckt AND2X1 A=$abc$48160$new_n32053_ B=$abc$48160$new_n32054_ Y=$abc$48160$new_n32055_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32056_
.subckt MUX2X1 A=$abc$48160$new_n8699_ B=$abc$48160$new_n32056_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42311
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32058_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32059_
.subckt AOI22X1 A=$abc$48160$new_n8757_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32058_ D=$abc$48160$new_n32059_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42313
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32061_
.subckt MUX2X1 A=$abc$48160$new_n8813_ B=$abc$48160$new_n32061_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42315
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32063_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32064_
.subckt AOI22X1 A=$abc$48160$new_n8868_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32063_ D=$abc$48160$new_n32064_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42317
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32066_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32067_
.subckt AOI22X1 A=$abc$48160$new_n8923_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32066_ D=$abc$48160$new_n32067_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42319
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32069_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32070_
.subckt AOI22X1 A=$abc$48160$new_n8978_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32069_ D=$abc$48160$new_n32070_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42321
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32072_
.subckt MUX2X1 A=$abc$48160$new_n9034_ B=$abc$48160$new_n32072_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42323
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32074_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32075_
.subckt AOI22X1 A=$abc$48160$new_n9090_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32074_ D=$abc$48160$new_n32075_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42325
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32077_
.subckt MUX2X1 A=$abc$48160$new_n9145_ B=$abc$48160$new_n32077_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42327
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32079_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32080_
.subckt AOI22X1 A=$abc$48160$new_n9200_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32079_ D=$abc$48160$new_n32080_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42329
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n32052_ Y=$abc$48160$new_n32082_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n32054_ C=$abc$48160$new_n32053_ Y=$abc$48160$new_n32083_
.subckt AOI22X1 A=$abc$48160$new_n9255_ B=$abc$48160$new_n32055_ C=$abc$48160$new_n32082_ D=$abc$48160$new_n32083_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42331
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32085_
.subckt MUX2X1 A=$abc$48160$new_n9310_ B=$abc$48160$new_n32085_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42333
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32087_
.subckt MUX2X1 A=$abc$48160$new_n9365_ B=$abc$48160$new_n32087_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42335
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32089_
.subckt MUX2X1 A=$abc$48160$new_n9421_ B=$abc$48160$new_n32089_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42337
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32091_
.subckt MUX2X1 A=$abc$48160$new_n9478_ B=$abc$48160$new_n32091_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42339
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32093_
.subckt MUX2X1 A=$abc$48160$new_n9535_ B=$abc$48160$new_n32093_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42341
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32095_
.subckt MUX2X1 A=$abc$48160$new_n9592_ B=$abc$48160$new_n32095_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42343
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32097_
.subckt MUX2X1 A=$abc$48160$new_n9647_ B=$abc$48160$new_n32097_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42345
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32099_
.subckt MUX2X1 A=$abc$48160$new_n9704_ B=$abc$48160$new_n32099_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42347
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32101_
.subckt MUX2X1 A=$abc$48160$new_n9760_ B=$abc$48160$new_n32101_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42349
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32103_
.subckt MUX2X1 A=$abc$48160$new_n9815_ B=$abc$48160$new_n32103_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42351
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32105_
.subckt MUX2X1 A=$abc$48160$new_n9871_ B=$abc$48160$new_n32105_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42353
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32107_
.subckt MUX2X1 A=$abc$48160$new_n9928_ B=$abc$48160$new_n32107_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42355
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32109_
.subckt MUX2X1 A=$abc$48160$new_n9984_ B=$abc$48160$new_n32109_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42357
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32111_
.subckt MUX2X1 A=$abc$48160$new_n10040_ B=$abc$48160$new_n32111_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42359
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32113_
.subckt MUX2X1 A=$abc$48160$new_n10096_ B=$abc$48160$new_n32113_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42361
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32115_
.subckt MUX2X1 A=$abc$48160$new_n10152_ B=$abc$48160$new_n32115_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42363
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32117_
.subckt MUX2X1 A=$abc$48160$new_n10208_ B=$abc$48160$new_n32117_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42365
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32119_
.subckt MUX2X1 A=$abc$48160$new_n10267_ B=$abc$48160$new_n32119_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42367
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32121_
.subckt MUX2X1 A=$abc$48160$new_n10324_ B=$abc$48160$new_n32121_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42369
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32123_
.subckt MUX2X1 A=$abc$48160$new_n10382_ B=$abc$48160$new_n32123_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42371
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32125_
.subckt MUX2X1 A=$abc$48160$new_n10440_ B=$abc$48160$new_n32125_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42373
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32127_
.subckt MUX2X1 A=$abc$48160$new_n10497_ B=$abc$48160$new_n32127_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42375
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32129_
.subckt MUX2X1 A=$abc$48160$new_n10553_ B=$abc$48160$new_n32129_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42377
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32131_
.subckt MUX2X1 A=$abc$48160$new_n10610_ B=$abc$48160$new_n32131_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42379
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32133_
.subckt MUX2X1 A=$abc$48160$new_n10668_ B=$abc$48160$new_n32133_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42381
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32135_
.subckt MUX2X1 A=$abc$48160$new_n10724_ B=$abc$48160$new_n32135_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42383
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32137_
.subckt MUX2X1 A=$abc$48160$new_n10780_ B=$abc$48160$new_n32137_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42385
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32139_
.subckt MUX2X1 A=$abc$48160$new_n10837_ B=$abc$48160$new_n32139_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42387
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32141_
.subckt MUX2X1 A=$abc$48160$new_n10893_ B=$abc$48160$new_n32141_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42389
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32143_
.subckt MUX2X1 A=$abc$48160$new_n10949_ B=$abc$48160$new_n32143_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42391
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32145_
.subckt MUX2X1 A=$abc$48160$new_n11005_ B=$abc$48160$new_n32145_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42393
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32147_
.subckt MUX2X1 A=$abc$48160$new_n11061_ B=$abc$48160$new_n32147_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42395
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32149_
.subckt MUX2X1 A=$abc$48160$new_n11117_ B=$abc$48160$new_n32149_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42397
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32151_
.subckt MUX2X1 A=$abc$48160$new_n11176_ B=$abc$48160$new_n32151_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42399
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32153_
.subckt MUX2X1 A=$abc$48160$new_n11233_ B=$abc$48160$new_n32153_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42401
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32155_
.subckt MUX2X1 A=$abc$48160$new_n11290_ B=$abc$48160$new_n32155_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42403
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32157_
.subckt MUX2X1 A=$abc$48160$new_n11348_ B=$abc$48160$new_n32157_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42405
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32159_
.subckt MUX2X1 A=$abc$48160$new_n11405_ B=$abc$48160$new_n32159_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42407
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32161_
.subckt MUX2X1 A=$abc$48160$new_n11462_ B=$abc$48160$new_n32161_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42409
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32163_
.subckt MUX2X1 A=$abc$48160$new_n11521_ B=$abc$48160$new_n32163_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42411
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32165_
.subckt MUX2X1 A=$abc$48160$new_n11579_ B=$abc$48160$new_n32165_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42413
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32167_
.subckt MUX2X1 A=$abc$48160$new_n11635_ B=$abc$48160$new_n32167_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42415
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32169_
.subckt MUX2X1 A=$abc$48160$new_n11691_ B=$abc$48160$new_n32169_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42417
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32171_
.subckt MUX2X1 A=$abc$48160$new_n11748_ B=$abc$48160$new_n32171_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42419
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32173_
.subckt MUX2X1 A=$abc$48160$new_n11804_ B=$abc$48160$new_n32173_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42421
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32175_
.subckt MUX2X1 A=$abc$48160$new_n11861_ B=$abc$48160$new_n32175_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42423
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32177_
.subckt MUX2X1 A=$abc$48160$new_n11917_ B=$abc$48160$new_n32177_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42425
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32179_
.subckt MUX2X1 A=$abc$48160$new_n11973_ B=$abc$48160$new_n32179_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42427
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32181_
.subckt MUX2X1 A=$abc$48160$new_n12030_ B=$abc$48160$new_n32181_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42429
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32183_
.subckt MUX2X1 A=$abc$48160$new_n12086_ B=$abc$48160$new_n32183_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42431
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32185_
.subckt MUX2X1 A=$abc$48160$new_n12143_ B=$abc$48160$new_n32185_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42433
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32187_
.subckt MUX2X1 A=$abc$48160$new_n12201_ B=$abc$48160$new_n32187_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42435
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32189_
.subckt MUX2X1 A=$abc$48160$new_n12260_ B=$abc$48160$new_n32189_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42437
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n32052_ Y=$abc$48160$new_n32191_
.subckt MUX2X1 A=$abc$48160$new_n12317_ B=$abc$48160$new_n32191_ S=$abc$48160$new_n32055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42439
.subckt AND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n32193_
.subckt NAND2X1 A=$abc$48160$new_n28953_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n32194_
.subckt AND2X1 A=io_write_ports_0_valid B=$abc$48160$new_n31468_ Y=$abc$48160$new_n32195_
.subckt AOI21X1 A=$abc$48160$new_n28957_ B=$abc$48160$new_n32195_ C=$abc$48160$new_n32193_ Y=$abc$48160$new_n32196_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32197_
.subckt MUX2X1 A=$abc$48160$new_n8707_ B=$abc$48160$new_n32197_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42441
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32199_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32200_
.subckt AOI22X1 A=$abc$48160$new_n8764_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32199_ D=$abc$48160$new_n32200_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42443
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32202_
.subckt MUX2X1 A=$abc$48160$new_n8820_ B=$abc$48160$new_n32202_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42445
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32204_
.subckt MUX2X1 A=$abc$48160$new_n8875_ B=$abc$48160$new_n32204_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42447
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32206_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32207_
.subckt AOI22X1 A=$abc$48160$new_n8930_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32206_ D=$abc$48160$new_n32207_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42449
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32209_
.subckt MUX2X1 A=$abc$48160$new_n8985_ B=$abc$48160$new_n32209_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42451
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32211_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32212_
.subckt AOI22X1 A=$abc$48160$new_n9041_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32211_ D=$abc$48160$new_n32212_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42453
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32214_
.subckt MUX2X1 A=$abc$48160$new_n9097_ B=$abc$48160$new_n32214_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42455
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32216_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32217_
.subckt AOI22X1 A=$abc$48160$new_n9152_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32216_ D=$abc$48160$new_n32217_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42457
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32219_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32220_
.subckt AOI22X1 A=$abc$48160$new_n9207_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32219_ D=$abc$48160$new_n32220_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42459
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32222_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32223_
.subckt AOI22X1 A=$abc$48160$new_n9262_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32222_ D=$abc$48160$new_n32223_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42461
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32225_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32226_
.subckt AOI22X1 A=$abc$48160$new_n9317_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32225_ D=$abc$48160$new_n32226_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42463
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32228_
.subckt MUX2X1 A=$abc$48160$new_n9372_ B=$abc$48160$new_n32228_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42465
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32230_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32231_
.subckt AOI22X1 A=$abc$48160$new_n9428_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32230_ D=$abc$48160$new_n32231_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42467
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32233_
.subckt AOI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32234_
.subckt AOI22X1 A=$abc$48160$new_n9485_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32233_ D=$abc$48160$new_n32234_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42469
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32236_
.subckt AOI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32237_
.subckt AOI22X1 A=$abc$48160$new_n9542_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32236_ D=$abc$48160$new_n32237_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42471
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32239_
.subckt MUX2X1 A=$abc$48160$new_n9599_ B=$abc$48160$new_n32239_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42473
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32241_
.subckt MUX2X1 A=$abc$48160$new_n9654_ B=$abc$48160$new_n32241_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42475
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32243_
.subckt AOI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32244_
.subckt AOI22X1 A=$abc$48160$new_n9711_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32243_ D=$abc$48160$new_n32244_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42477
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32246_
.subckt MUX2X1 A=$abc$48160$new_n9767_ B=$abc$48160$new_n32246_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42479
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32248_
.subckt MUX2X1 A=$abc$48160$new_n9822_ B=$abc$48160$new_n32248_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42481
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32250_
.subckt MUX2X1 A=$abc$48160$new_n9878_ B=$abc$48160$new_n32250_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42483
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32252_
.subckt AOI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32253_
.subckt AOI22X1 A=$abc$48160$new_n9935_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32252_ D=$abc$48160$new_n32253_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42485
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32255_
.subckt MUX2X1 A=$abc$48160$new_n9991_ B=$abc$48160$new_n32255_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42487
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n32193_ Y=$abc$48160$new_n32257_
.subckt AOI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n32194_ C=$abc$48160$new_n32196_ Y=$abc$48160$new_n32258_
.subckt AOI22X1 A=$abc$48160$new_n10047_ B=$abc$48160$new_n32196_ C=$abc$48160$new_n32257_ D=$abc$48160$new_n32258_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42489
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32260_
.subckt MUX2X1 A=$abc$48160$new_n10103_ B=$abc$48160$new_n32260_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42491
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32262_
.subckt MUX2X1 A=$abc$48160$new_n10159_ B=$abc$48160$new_n32262_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42493
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32264_
.subckt MUX2X1 A=$abc$48160$new_n10215_ B=$abc$48160$new_n32264_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42495
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32266_
.subckt MUX2X1 A=$abc$48160$new_n10274_ B=$abc$48160$new_n32266_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42497
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32268_
.subckt MUX2X1 A=$abc$48160$new_n10331_ B=$abc$48160$new_n32268_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42499
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32270_
.subckt MUX2X1 A=$abc$48160$new_n10389_ B=$abc$48160$new_n32270_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42501
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32272_
.subckt MUX2X1 A=$abc$48160$new_n10447_ B=$abc$48160$new_n32272_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42503
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32274_
.subckt MUX2X1 A=$abc$48160$new_n10504_ B=$abc$48160$new_n32274_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42505
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32276_
.subckt MUX2X1 A=$abc$48160$new_n10560_ B=$abc$48160$new_n32276_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42507
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32278_
.subckt MUX2X1 A=$abc$48160$new_n10617_ B=$abc$48160$new_n32278_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42509
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32280_
.subckt MUX2X1 A=$abc$48160$new_n10675_ B=$abc$48160$new_n32280_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42511
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32282_
.subckt MUX2X1 A=$abc$48160$new_n10731_ B=$abc$48160$new_n32282_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42513
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32284_
.subckt MUX2X1 A=$abc$48160$new_n10787_ B=$abc$48160$new_n32284_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42515
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32286_
.subckt MUX2X1 A=$abc$48160$new_n10844_ B=$abc$48160$new_n32286_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42517
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32288_
.subckt MUX2X1 A=$abc$48160$new_n10900_ B=$abc$48160$new_n32288_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42519
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32290_
.subckt MUX2X1 A=$abc$48160$new_n10956_ B=$abc$48160$new_n32290_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42521
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32292_
.subckt MUX2X1 A=$abc$48160$new_n11012_ B=$abc$48160$new_n32292_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42523
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32294_
.subckt MUX2X1 A=$abc$48160$new_n11068_ B=$abc$48160$new_n32294_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42525
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32296_
.subckt MUX2X1 A=$abc$48160$new_n11124_ B=$abc$48160$new_n32296_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42527
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32298_
.subckt MUX2X1 A=$abc$48160$new_n11183_ B=$abc$48160$new_n32298_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42529
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32300_
.subckt MUX2X1 A=$abc$48160$new_n11240_ B=$abc$48160$new_n32300_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42531
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32302_
.subckt MUX2X1 A=$abc$48160$new_n11297_ B=$abc$48160$new_n32302_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42533
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32304_
.subckt MUX2X1 A=$abc$48160$new_n11355_ B=$abc$48160$new_n32304_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42535
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32306_
.subckt MUX2X1 A=$abc$48160$new_n11412_ B=$abc$48160$new_n32306_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42537
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32308_
.subckt MUX2X1 A=$abc$48160$new_n11469_ B=$abc$48160$new_n32308_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42539
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32310_
.subckt MUX2X1 A=$abc$48160$new_n11528_ B=$abc$48160$new_n32310_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42541
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32312_
.subckt MUX2X1 A=$abc$48160$new_n11586_ B=$abc$48160$new_n32312_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42543
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32314_
.subckt MUX2X1 A=$abc$48160$new_n11642_ B=$abc$48160$new_n32314_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42545
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32316_
.subckt MUX2X1 A=$abc$48160$new_n11698_ B=$abc$48160$new_n32316_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42547
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32318_
.subckt MUX2X1 A=$abc$48160$new_n11755_ B=$abc$48160$new_n32318_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42549
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32320_
.subckt MUX2X1 A=$abc$48160$new_n11811_ B=$abc$48160$new_n32320_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42551
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32322_
.subckt MUX2X1 A=$abc$48160$new_n11868_ B=$abc$48160$new_n32322_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42553
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32324_
.subckt MUX2X1 A=$abc$48160$new_n11924_ B=$abc$48160$new_n32324_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42555
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32326_
.subckt MUX2X1 A=$abc$48160$new_n11980_ B=$abc$48160$new_n32326_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42557
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32328_
.subckt MUX2X1 A=$abc$48160$new_n12037_ B=$abc$48160$new_n32328_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42559
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32330_
.subckt MUX2X1 A=$abc$48160$new_n12093_ B=$abc$48160$new_n32330_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42561
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32332_
.subckt MUX2X1 A=$abc$48160$new_n12150_ B=$abc$48160$new_n32332_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42563
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32334_
.subckt MUX2X1 A=$abc$48160$new_n12208_ B=$abc$48160$new_n32334_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42565
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32336_
.subckt MUX2X1 A=$abc$48160$new_n12267_ B=$abc$48160$new_n32336_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42567
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n32193_ Y=$abc$48160$new_n32338_
.subckt MUX2X1 A=$abc$48160$new_n12324_ B=$abc$48160$new_n32338_ S=$abc$48160$new_n32196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42569
.subckt NAND2X1 A=$abc$48160$new_n29963_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n32340_
.subckt NAND3X1 A=io_write_ports_0_valid B=$abc$48160$new_n29966_ C=$abc$48160$new_n31019_ Y=$abc$48160$new_n32341_
.subckt AND2X1 A=$abc$48160$new_n32340_ B=$abc$48160$new_n32341_ Y=$abc$48160$new_n32342_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32343_
.subckt MUX2X1 A=$abc$48160$new_n8698_ B=$abc$48160$new_n32343_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42571
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32345_
.subckt MUX2X1 A=$abc$48160$new_n8756_ B=$abc$48160$new_n32345_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42573
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32347_
.subckt MUX2X1 A=$abc$48160$new_n8812_ B=$abc$48160$new_n32347_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42575
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32349_
.subckt MUX2X1 A=$abc$48160$new_n8867_ B=$abc$48160$new_n32349_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42577
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n32351_
.subckt AOI22X1 A=$abc$48160$new_n28748_ B=$abc$48160$new_n31019_ C=$abc$48160$new_n31020_ D=$abc$48160$new_n28752_ Y=$abc$48160$new_n32352_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32353_
.subckt NAND2X1 A=regfile[9][0] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32354_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32353_ C=$abc$48160$new_n32354_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42579
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32356_
.subckt NAND2X1 A=regfile[9][1] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32357_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32356_ C=$abc$48160$new_n32357_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42581
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32359_
.subckt NAND2X1 A=regfile[9][2] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32360_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32359_ C=$abc$48160$new_n32360_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42583
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32362_
.subckt NAND2X1 A=regfile[9][3] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32363_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32362_ C=$abc$48160$new_n32363_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42585
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32365_
.subckt NAND2X1 A=regfile[9][4] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32366_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32365_ C=$abc$48160$new_n32366_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42587
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32368_
.subckt MUX2X1 A=$abc$48160$new_n8922_ B=$abc$48160$new_n32368_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42589
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32370_
.subckt NAND2X1 A=regfile[9][5] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32371_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32370_ C=$abc$48160$new_n32371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42591
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32373_
.subckt NAND2X1 A=regfile[9][6] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32374_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32373_ C=$abc$48160$new_n32374_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42593
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32376_
.subckt NAND2X1 A=regfile[9][7] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32377_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32376_ C=$abc$48160$new_n32377_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42595
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32379_
.subckt MUX2X1 A=$abc$48160$new_n9143_ B=$abc$48160$new_n32379_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42597
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32381_
.subckt NAND2X1 A=regfile[9][9] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32382_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32381_ C=$abc$48160$new_n32382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42599
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32384_
.subckt NAND2X1 A=regfile[9][10] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32385_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32384_ C=$abc$48160$new_n32385_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42601
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32387_
.subckt NAND2X1 A=regfile[9][11] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32388_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32387_ C=$abc$48160$new_n32388_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42603
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32390_
.subckt NAND2X1 A=regfile[9][12] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32391_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32390_ C=$abc$48160$new_n32391_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42605
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32393_
.subckt NAND2X1 A=regfile[9][13] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32394_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32393_ C=$abc$48160$new_n32394_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42607
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32396_
.subckt MUX2X1 A=$abc$48160$new_n9476_ B=$abc$48160$new_n32396_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42609
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32398_
.subckt MUX2X1 A=$abc$48160$new_n8977_ B=$abc$48160$new_n32398_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42611
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32400_
.subckt NAND2X1 A=regfile[9][15] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32401_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32400_ C=$abc$48160$new_n32401_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42613
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32403_
.subckt NAND2X1 A=regfile[9][16] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32404_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32403_ C=$abc$48160$new_n32404_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42615
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32406_
.subckt NAND2X1 A=regfile[9][17] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32407_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32406_ C=$abc$48160$new_n32407_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42617
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32409_
.subckt NAND2X1 A=regfile[9][18] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32410_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32409_ C=$abc$48160$new_n32410_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42619
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32412_
.subckt NAND2X1 A=regfile[9][19] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32413_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32412_ C=$abc$48160$new_n32413_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42621
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32415_
.subckt NAND2X1 A=regfile[9][20] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32416_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32415_ C=$abc$48160$new_n32416_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42623
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32418_
.subckt NAND2X1 A=regfile[9][21] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32419_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32418_ C=$abc$48160$new_n32419_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42625
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32421_
.subckt NAND2X1 A=regfile[9][22] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32422_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32421_ C=$abc$48160$new_n32422_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42627
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32424_
.subckt NAND2X1 A=regfile[9][23] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32425_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32424_ C=$abc$48160$new_n32425_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42629
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32427_
.subckt NAND2X1 A=regfile[9][24] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32428_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32427_ C=$abc$48160$new_n32428_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42631
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32430_
.subckt MUX2X1 A=$abc$48160$new_n9033_ B=$abc$48160$new_n32430_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42633
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32432_
.subckt NAND2X1 A=regfile[9][25] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32433_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32432_ C=$abc$48160$new_n32433_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42635
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32435_
.subckt NAND2X1 A=regfile[9][26] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32436_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32435_ C=$abc$48160$new_n32436_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42637
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32438_
.subckt NAND2X1 A=regfile[9][27] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32439_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32438_ C=$abc$48160$new_n32439_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42639
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32441_
.subckt NAND2X1 A=regfile[9][28] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32442_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32441_ C=$abc$48160$new_n32442_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42641
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32444_
.subckt NAND2X1 A=regfile[9][29] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32445_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32444_ C=$abc$48160$new_n32445_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42643
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32447_
.subckt MUX2X1 A=$abc$48160$new_n10380_ B=$abc$48160$new_n32447_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42645
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32449_
.subckt NAND2X1 A=regfile[9][31] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32450_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32449_ C=$abc$48160$new_n32450_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42647
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32452_
.subckt NAND2X1 A=regfile[9][32] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32453_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32452_ C=$abc$48160$new_n32453_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42649
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32455_
.subckt NAND2X1 A=regfile[9][33] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32456_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32455_ C=$abc$48160$new_n32456_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42651
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32458_
.subckt NAND2X1 A=regfile[9][34] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32459_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32458_ C=$abc$48160$new_n32459_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42653
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32461_
.subckt MUX2X1 A=$abc$48160$new_n9089_ B=$abc$48160$new_n32461_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42655
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32463_
.subckt NAND2X1 A=regfile[9][35] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32464_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32463_ C=$abc$48160$new_n32464_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42657
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32466_
.subckt NAND2X1 A=regfile[9][36] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32467_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32466_ C=$abc$48160$new_n32467_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42659
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32469_
.subckt NAND2X1 A=regfile[9][37] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32470_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32469_ C=$abc$48160$new_n32470_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42661
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32472_
.subckt NAND2X1 A=regfile[9][38] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32473_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32472_ C=$abc$48160$new_n32473_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42663
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32475_
.subckt NAND2X1 A=regfile[9][39] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32476_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32475_ C=$abc$48160$new_n32476_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42665
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32478_
.subckt NAND2X1 A=regfile[9][40] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32479_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32478_ C=$abc$48160$new_n32479_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42667
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32481_
.subckt NAND2X1 A=regfile[9][41] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32482_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32481_ C=$abc$48160$new_n32482_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42669
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32484_
.subckt NAND2X1 A=regfile[9][42] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32485_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32484_ C=$abc$48160$new_n32485_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42671
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32487_
.subckt NAND2X1 A=regfile[9][43] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32488_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32487_ C=$abc$48160$new_n32488_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42673
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32490_
.subckt NAND2X1 A=regfile[9][44] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32491_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32490_ C=$abc$48160$new_n32491_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42675
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32493_
.subckt MUX2X1 A=$abc$48160$new_n9144_ B=$abc$48160$new_n32493_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42677
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32495_
.subckt NAND2X1 A=regfile[9][45] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32496_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32495_ C=$abc$48160$new_n32496_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42679
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32498_
.subckt MUX2X1 A=$abc$48160$new_n11288_ B=$abc$48160$new_n32498_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42681
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32500_
.subckt NAND2X1 A=regfile[9][47] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32501_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32500_ C=$abc$48160$new_n32501_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42683
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32503_
.subckt NAND2X1 A=regfile[9][48] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32504_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32503_ C=$abc$48160$new_n32504_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42685
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32506_
.subckt MUX2X1 A=$abc$48160$new_n11460_ B=$abc$48160$new_n32506_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42687
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32508_
.subckt NAND2X1 A=regfile[9][50] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32509_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32508_ C=$abc$48160$new_n32509_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42689
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32511_
.subckt NAND2X1 A=regfile[9][51] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32512_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32511_ C=$abc$48160$new_n32512_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42691
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32514_
.subckt NAND2X1 A=regfile[9][52] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32515_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32514_ C=$abc$48160$new_n32515_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42693
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32517_
.subckt NAND2X1 A=regfile[9][53] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32518_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32517_ C=$abc$48160$new_n32518_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42695
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32520_
.subckt NAND2X1 A=regfile[9][54] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32521_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32520_ C=$abc$48160$new_n32521_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42697
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32523_
.subckt MUX2X1 A=$abc$48160$new_n9199_ B=$abc$48160$new_n32523_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42699
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32525_
.subckt NAND2X1 A=regfile[9][55] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32526_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32525_ C=$abc$48160$new_n32526_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42701
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32528_
.subckt MUX2X1 A=$abc$48160$new_n11859_ B=$abc$48160$new_n32528_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42703
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32530_
.subckt NAND2X1 A=regfile[9][57] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32531_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32530_ C=$abc$48160$new_n32531_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42705
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32533_
.subckt NAND2X1 A=regfile[9][58] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32534_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32533_ C=$abc$48160$new_n32534_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42707
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32536_
.subckt MUX2X1 A=$abc$48160$new_n12028_ B=$abc$48160$new_n32536_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42709
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32538_
.subckt NAND2X1 A=regfile[9][60] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32539_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32538_ C=$abc$48160$new_n32539_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42711
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32541_
.subckt NAND2X1 A=regfile[9][61] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32542_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32541_ C=$abc$48160$new_n32542_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42713
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32544_
.subckt MUX2X1 A=$abc$48160$new_n12199_ B=$abc$48160$new_n32544_ S=$abc$48160$new_n32352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42715
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32546_
.subckt NAND2X1 A=regfile[9][63] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32547_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32546_ C=$abc$48160$new_n32547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42717
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n32351_ Y=$abc$48160$new_n32549_
.subckt NAND2X1 A=regfile[9][64] B=$abc$48160$new_n32352_ Y=$abc$48160$new_n32550_
.subckt OAI21X1 A=$abc$48160$new_n32352_ B=$abc$48160$new_n32549_ C=$abc$48160$new_n32550_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42719
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32552_
.subckt MUX2X1 A=$abc$48160$new_n9254_ B=$abc$48160$new_n32552_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42721
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32554_
.subckt MUX2X1 A=$abc$48160$new_n9309_ B=$abc$48160$new_n32554_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42723
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32556_
.subckt MUX2X1 A=$abc$48160$new_n9364_ B=$abc$48160$new_n32556_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42725
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32558_
.subckt MUX2X1 A=$abc$48160$new_n9420_ B=$abc$48160$new_n32558_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42727
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32560_
.subckt MUX2X1 A=$abc$48160$new_n9477_ B=$abc$48160$new_n32560_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42729
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32562_
.subckt MUX2X1 A=$abc$48160$new_n9534_ B=$abc$48160$new_n32562_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42731
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32564_
.subckt MUX2X1 A=$abc$48160$new_n9591_ B=$abc$48160$new_n32564_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42733
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32566_
.subckt MUX2X1 A=$abc$48160$new_n9646_ B=$abc$48160$new_n32566_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42735
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32568_
.subckt MUX2X1 A=$abc$48160$new_n9703_ B=$abc$48160$new_n32568_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42737
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32570_
.subckt MUX2X1 A=$abc$48160$new_n9759_ B=$abc$48160$new_n32570_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42739
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32572_
.subckt MUX2X1 A=$abc$48160$new_n9814_ B=$abc$48160$new_n32572_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42741
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32574_
.subckt MUX2X1 A=$abc$48160$new_n9870_ B=$abc$48160$new_n32574_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42743
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32576_
.subckt MUX2X1 A=$abc$48160$new_n9927_ B=$abc$48160$new_n32576_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42745
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32578_
.subckt MUX2X1 A=$abc$48160$new_n9983_ B=$abc$48160$new_n32578_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42747
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32580_
.subckt MUX2X1 A=$abc$48160$new_n10039_ B=$abc$48160$new_n32580_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42749
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32582_
.subckt MUX2X1 A=$abc$48160$new_n10095_ B=$abc$48160$new_n32582_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42751
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32584_
.subckt MUX2X1 A=$abc$48160$new_n10151_ B=$abc$48160$new_n32584_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42753
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32586_
.subckt MUX2X1 A=$abc$48160$new_n10207_ B=$abc$48160$new_n32586_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42755
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32588_
.subckt MUX2X1 A=$abc$48160$new_n10266_ B=$abc$48160$new_n32588_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42757
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32590_
.subckt MUX2X1 A=$abc$48160$new_n10323_ B=$abc$48160$new_n32590_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42759
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32592_
.subckt MUX2X1 A=$abc$48160$new_n10381_ B=$abc$48160$new_n32592_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42761
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32594_
.subckt MUX2X1 A=$abc$48160$new_n10439_ B=$abc$48160$new_n32594_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42763
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32596_
.subckt MUX2X1 A=$abc$48160$new_n10496_ B=$abc$48160$new_n32596_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42765
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32598_
.subckt MUX2X1 A=$abc$48160$new_n10552_ B=$abc$48160$new_n32598_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42767
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32600_
.subckt MUX2X1 A=$abc$48160$new_n10609_ B=$abc$48160$new_n32600_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42769
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32602_
.subckt MUX2X1 A=$abc$48160$new_n10667_ B=$abc$48160$new_n32602_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42771
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32604_
.subckt MUX2X1 A=$abc$48160$new_n10723_ B=$abc$48160$new_n32604_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42773
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32606_
.subckt MUX2X1 A=$abc$48160$new_n10779_ B=$abc$48160$new_n32606_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42775
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32608_
.subckt MUX2X1 A=$abc$48160$new_n10836_ B=$abc$48160$new_n32608_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42777
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32610_
.subckt MUX2X1 A=$abc$48160$new_n10892_ B=$abc$48160$new_n32610_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42779
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32612_
.subckt MUX2X1 A=$abc$48160$new_n10948_ B=$abc$48160$new_n32612_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42781
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32614_
.subckt MUX2X1 A=$abc$48160$new_n11004_ B=$abc$48160$new_n32614_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42783
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32616_
.subckt MUX2X1 A=$abc$48160$new_n11060_ B=$abc$48160$new_n32616_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42785
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32618_
.subckt MUX2X1 A=$abc$48160$new_n11116_ B=$abc$48160$new_n32618_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42787
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32620_
.subckt MUX2X1 A=$abc$48160$new_n11175_ B=$abc$48160$new_n32620_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42789
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32622_
.subckt MUX2X1 A=$abc$48160$new_n11232_ B=$abc$48160$new_n32622_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42791
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32624_
.subckt MUX2X1 A=$abc$48160$new_n11289_ B=$abc$48160$new_n32624_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42793
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32626_
.subckt MUX2X1 A=$abc$48160$new_n11347_ B=$abc$48160$new_n32626_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42795
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32628_
.subckt MUX2X1 A=$abc$48160$new_n11404_ B=$abc$48160$new_n32628_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42797
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32630_
.subckt MUX2X1 A=$abc$48160$new_n11461_ B=$abc$48160$new_n32630_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42799
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32632_
.subckt MUX2X1 A=$abc$48160$new_n11520_ B=$abc$48160$new_n32632_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42801
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32634_
.subckt MUX2X1 A=$abc$48160$new_n11578_ B=$abc$48160$new_n32634_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42803
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32636_
.subckt MUX2X1 A=$abc$48160$new_n11634_ B=$abc$48160$new_n32636_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42805
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32638_
.subckt MUX2X1 A=$abc$48160$new_n11690_ B=$abc$48160$new_n32638_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42807
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32640_
.subckt MUX2X1 A=$abc$48160$new_n11747_ B=$abc$48160$new_n32640_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42809
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32642_
.subckt MUX2X1 A=$abc$48160$new_n11803_ B=$abc$48160$new_n32642_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42811
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32644_
.subckt MUX2X1 A=$abc$48160$new_n11860_ B=$abc$48160$new_n32644_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42813
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32646_
.subckt MUX2X1 A=$abc$48160$new_n11916_ B=$abc$48160$new_n32646_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42815
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32648_
.subckt MUX2X1 A=$abc$48160$new_n11972_ B=$abc$48160$new_n32648_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42817
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32650_
.subckt MUX2X1 A=$abc$48160$new_n12029_ B=$abc$48160$new_n32650_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42819
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32652_
.subckt MUX2X1 A=$abc$48160$new_n12085_ B=$abc$48160$new_n32652_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42821
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32654_
.subckt MUX2X1 A=$abc$48160$new_n12142_ B=$abc$48160$new_n32654_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42823
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32656_
.subckt MUX2X1 A=$abc$48160$new_n12200_ B=$abc$48160$new_n32656_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42825
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32658_
.subckt MUX2X1 A=$abc$48160$new_n12259_ B=$abc$48160$new_n32658_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42827
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n32340_ Y=$abc$48160$new_n32660_
.subckt MUX2X1 A=$abc$48160$new_n12316_ B=$abc$48160$new_n32660_ S=$abc$48160$new_n32342_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42829
.subckt AND2X1 A=$abc$48160$new_n28593_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n32662_
.subckt NAND2X1 A=$abc$48160$new_n28593_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n32663_
.subckt AOI21X1 A=$abc$48160$new_n29764_ B=$abc$48160$new_n30579_ C=$abc$48160$new_n32662_ Y=$abc$48160$new_n32664_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32665_
.subckt MUX2X1 A=$abc$48160$new_n8695_ B=$abc$48160$new_n32665_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42831
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32667_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32668_
.subckt AOI22X1 A=$abc$48160$new_n8754_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32667_ D=$abc$48160$new_n32668_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42833
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32670_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32671_
.subckt AOI22X1 A=$abc$48160$new_n8810_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32670_ D=$abc$48160$new_n32671_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42835
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32673_
.subckt AOI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32674_
.subckt AOI22X1 A=$abc$48160$new_n8865_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32673_ D=$abc$48160$new_n32674_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42837
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32676_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32677_
.subckt AOI22X1 A=$abc$48160$new_n8920_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32676_ D=$abc$48160$new_n32677_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42839
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32679_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32680_
.subckt AOI22X1 A=$abc$48160$new_n8975_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32679_ D=$abc$48160$new_n32680_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42841
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32682_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32683_
.subckt AOI22X1 A=$abc$48160$new_n9031_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32682_ D=$abc$48160$new_n32683_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42843
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32685_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32686_
.subckt AOI22X1 A=$abc$48160$new_n9087_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32685_ D=$abc$48160$new_n32686_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42845
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32688_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32689_
.subckt AOI22X1 A=$abc$48160$new_n9141_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32688_ D=$abc$48160$new_n32689_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42847
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32691_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32692_
.subckt AOI22X1 A=$abc$48160$new_n9197_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32691_ D=$abc$48160$new_n32692_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42849
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32694_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32695_
.subckt AOI22X1 A=$abc$48160$new_n9252_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32694_ D=$abc$48160$new_n32695_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42851
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32697_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32698_
.subckt AOI22X1 A=$abc$48160$new_n9307_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32697_ D=$abc$48160$new_n32698_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42853
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32700_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32701_
.subckt AOI22X1 A=$abc$48160$new_n9362_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32700_ D=$abc$48160$new_n32701_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42855
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32703_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32704_
.subckt AOI22X1 A=$abc$48160$new_n9418_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32703_ D=$abc$48160$new_n32704_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42857
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32706_
.subckt AOI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32707_
.subckt AOI22X1 A=$abc$48160$new_n9474_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32706_ D=$abc$48160$new_n32707_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42859
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n32662_ Y=$abc$48160$new_n32709_
.subckt AOI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n32663_ C=$abc$48160$new_n32664_ Y=$abc$48160$new_n32710_
.subckt AOI22X1 A=$abc$48160$new_n9532_ B=$abc$48160$new_n32664_ C=$abc$48160$new_n32709_ D=$abc$48160$new_n32710_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42861
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32712_
.subckt MUX2X1 A=$abc$48160$new_n9589_ B=$abc$48160$new_n32712_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42863
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32714_
.subckt MUX2X1 A=$abc$48160$new_n9644_ B=$abc$48160$new_n32714_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42865
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32716_
.subckt MUX2X1 A=$abc$48160$new_n9701_ B=$abc$48160$new_n32716_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42867
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32718_
.subckt MUX2X1 A=$abc$48160$new_n9757_ B=$abc$48160$new_n32718_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42869
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32720_
.subckt MUX2X1 A=$abc$48160$new_n9812_ B=$abc$48160$new_n32720_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42871
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32722_
.subckt MUX2X1 A=$abc$48160$new_n9868_ B=$abc$48160$new_n32722_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42873
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32724_
.subckt MUX2X1 A=$abc$48160$new_n9925_ B=$abc$48160$new_n32724_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42875
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32726_
.subckt MUX2X1 A=$abc$48160$new_n9981_ B=$abc$48160$new_n32726_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42877
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32728_
.subckt MUX2X1 A=$abc$48160$new_n10037_ B=$abc$48160$new_n32728_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42879
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32730_
.subckt MUX2X1 A=$abc$48160$new_n10093_ B=$abc$48160$new_n32730_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42881
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32732_
.subckt MUX2X1 A=$abc$48160$new_n10149_ B=$abc$48160$new_n32732_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42883
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32734_
.subckt MUX2X1 A=$abc$48160$new_n10205_ B=$abc$48160$new_n32734_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42885
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32736_
.subckt MUX2X1 A=$abc$48160$new_n10264_ B=$abc$48160$new_n32736_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42887
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32738_
.subckt MUX2X1 A=$abc$48160$new_n10321_ B=$abc$48160$new_n32738_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42889
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32740_
.subckt MUX2X1 A=$abc$48160$new_n10378_ B=$abc$48160$new_n32740_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42891
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32742_
.subckt MUX2X1 A=$abc$48160$new_n10437_ B=$abc$48160$new_n32742_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42893
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32744_
.subckt MUX2X1 A=$abc$48160$new_n10494_ B=$abc$48160$new_n32744_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42895
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32746_
.subckt MUX2X1 A=$abc$48160$new_n10550_ B=$abc$48160$new_n32746_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42897
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32748_
.subckt MUX2X1 A=$abc$48160$new_n10607_ B=$abc$48160$new_n32748_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42899
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32750_
.subckt MUX2X1 A=$abc$48160$new_n10665_ B=$abc$48160$new_n32750_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42901
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32752_
.subckt MUX2X1 A=$abc$48160$new_n10721_ B=$abc$48160$new_n32752_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42903
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32754_
.subckt MUX2X1 A=$abc$48160$new_n10777_ B=$abc$48160$new_n32754_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42905
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32756_
.subckt MUX2X1 A=$abc$48160$new_n10834_ B=$abc$48160$new_n32756_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42907
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32758_
.subckt MUX2X1 A=$abc$48160$new_n10890_ B=$abc$48160$new_n32758_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42909
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32760_
.subckt MUX2X1 A=$abc$48160$new_n10946_ B=$abc$48160$new_n32760_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42911
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32762_
.subckt MUX2X1 A=$abc$48160$new_n11002_ B=$abc$48160$new_n32762_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42913
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32764_
.subckt MUX2X1 A=$abc$48160$new_n11058_ B=$abc$48160$new_n32764_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42915
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32766_
.subckt MUX2X1 A=$abc$48160$new_n11114_ B=$abc$48160$new_n32766_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42917
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32768_
.subckt MUX2X1 A=$abc$48160$new_n11173_ B=$abc$48160$new_n32768_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42919
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32770_
.subckt MUX2X1 A=$abc$48160$new_n11230_ B=$abc$48160$new_n32770_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42921
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32772_
.subckt MUX2X1 A=$abc$48160$new_n11286_ B=$abc$48160$new_n32772_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42923
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32774_
.subckt MUX2X1 A=$abc$48160$new_n11345_ B=$abc$48160$new_n32774_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42925
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32776_
.subckt MUX2X1 A=$abc$48160$new_n11402_ B=$abc$48160$new_n32776_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42927
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32778_
.subckt MUX2X1 A=$abc$48160$new_n11458_ B=$abc$48160$new_n32778_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42929
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32780_
.subckt MUX2X1 A=$abc$48160$new_n11518_ B=$abc$48160$new_n32780_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42931
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32782_
.subckt MUX2X1 A=$abc$48160$new_n11576_ B=$abc$48160$new_n32782_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42933
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32784_
.subckt MUX2X1 A=$abc$48160$new_n11632_ B=$abc$48160$new_n32784_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42935
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32786_
.subckt MUX2X1 A=$abc$48160$new_n11688_ B=$abc$48160$new_n32786_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42937
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32788_
.subckt MUX2X1 A=$abc$48160$new_n11745_ B=$abc$48160$new_n32788_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42939
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32790_
.subckt MUX2X1 A=$abc$48160$new_n11801_ B=$abc$48160$new_n32790_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42941
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32792_
.subckt MUX2X1 A=$abc$48160$new_n11857_ B=$abc$48160$new_n32792_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42943
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32794_
.subckt MUX2X1 A=$abc$48160$new_n11914_ B=$abc$48160$new_n32794_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42945
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32796_
.subckt MUX2X1 A=$abc$48160$new_n11970_ B=$abc$48160$new_n32796_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42947
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32798_
.subckt MUX2X1 A=$abc$48160$new_n12026_ B=$abc$48160$new_n32798_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42949
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32800_
.subckt MUX2X1 A=$abc$48160$new_n12083_ B=$abc$48160$new_n32800_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42951
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32802_
.subckt MUX2X1 A=$abc$48160$new_n12140_ B=$abc$48160$new_n32802_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42953
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32804_
.subckt MUX2X1 A=$abc$48160$new_n12197_ B=$abc$48160$new_n32804_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42955
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32806_
.subckt MUX2X1 A=$abc$48160$new_n12257_ B=$abc$48160$new_n32806_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42957
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n32662_ Y=$abc$48160$new_n32808_
.subckt MUX2X1 A=$abc$48160$new_n12314_ B=$abc$48160$new_n32808_ S=$abc$48160$new_n32664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42959
.subckt AND2X1 A=$abc$48160$new_n30237_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n32810_
.subckt NAND2X1 A=$abc$48160$new_n30237_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n32811_
.subckt AOI21X1 A=$abc$48160$new_n29764_ B=$abc$48160$new_n30871_ C=$abc$48160$new_n32810_ Y=$abc$48160$new_n32812_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32813_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32814_
.subckt AOI22X1 A=$abc$48160$new_n8687_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32813_ D=$abc$48160$new_n32814_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42961
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32816_
.subckt AOI21X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32817_
.subckt AOI22X1 A=$abc$48160$new_n8749_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32816_ D=$abc$48160$new_n32817_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42963
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32819_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32820_
.subckt AOI22X1 A=$abc$48160$new_n8805_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32819_ D=$abc$48160$new_n32820_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42965
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32822_
.subckt MUX2X1 A=$abc$48160$new_n8860_ B=$abc$48160$new_n32822_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42967
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32824_
.subckt MUX2X1 A=$abc$48160$new_n8914_ B=$abc$48160$new_n32824_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42969
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32826_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32827_
.subckt AOI22X1 A=$abc$48160$new_n8969_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32826_ D=$abc$48160$new_n32827_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42971
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32829_
.subckt MUX2X1 A=$abc$48160$new_n9025_ B=$abc$48160$new_n32829_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42973
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32831_
.subckt MUX2X1 A=$abc$48160$new_n9081_ B=$abc$48160$new_n32831_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42975
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32833_
.subckt MUX2X1 A=$abc$48160$new_n9136_ B=$abc$48160$new_n32833_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42977
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32835_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32836_
.subckt AOI22X1 A=$abc$48160$new_n9191_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32835_ D=$abc$48160$new_n32836_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42979
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32838_
.subckt MUX2X1 A=$abc$48160$new_n9246_ B=$abc$48160$new_n32838_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42981
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32840_
.subckt MUX2X1 A=$abc$48160$new_n9302_ B=$abc$48160$new_n32840_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42983
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32842_
.subckt MUX2X1 A=$abc$48160$new_n9357_ B=$abc$48160$new_n32842_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42985
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32844_
.subckt MUX2X1 A=$abc$48160$new_n9413_ B=$abc$48160$new_n32844_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42987
.subckt NAND2X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32846_
.subckt AOI21X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32847_
.subckt AOI22X1 A=$abc$48160$new_n9467_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32846_ D=$abc$48160$new_n32847_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42989
.subckt NAND2X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32849_
.subckt AOI21X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32850_
.subckt AOI22X1 A=$abc$48160$new_n9525_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32849_ D=$abc$48160$new_n32850_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42991
.subckt NAND2X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32852_
.subckt AOI21X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32853_
.subckt AOI22X1 A=$abc$48160$new_n9582_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32852_ D=$abc$48160$new_n32853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42993
.subckt NAND2X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32855_
.subckt AOI21X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32856_
.subckt AOI22X1 A=$abc$48160$new_n9638_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32855_ D=$abc$48160$new_n32856_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42995
.subckt NAND2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32858_
.subckt AOI21X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32859_
.subckt AOI22X1 A=$abc$48160$new_n9695_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32858_ D=$abc$48160$new_n32859_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42997
.subckt NAND2X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32861_
.subckt AOI21X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32862_
.subckt AOI22X1 A=$abc$48160$new_n9751_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32861_ D=$abc$48160$new_n32862_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$42999
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32864_
.subckt MUX2X1 A=$abc$48160$new_n9806_ B=$abc$48160$new_n32864_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43001
.subckt NAND2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32866_
.subckt AOI21X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32867_
.subckt AOI22X1 A=$abc$48160$new_n9861_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32866_ D=$abc$48160$new_n32867_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43003
.subckt NAND2X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n32811_ Y=$abc$48160$new_n32869_
.subckt AOI21X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n32810_ C=$abc$48160$new_n32812_ Y=$abc$48160$new_n32870_
.subckt AOI22X1 A=$abc$48160$new_n9918_ B=$abc$48160$new_n32812_ C=$abc$48160$new_n32869_ D=$abc$48160$new_n32870_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43005
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32872_
.subckt MUX2X1 A=$abc$48160$new_n9974_ B=$abc$48160$new_n32872_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43007
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32874_
.subckt MUX2X1 A=$abc$48160$new_n10030_ B=$abc$48160$new_n32874_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43009
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32876_
.subckt MUX2X1 A=$abc$48160$new_n10086_ B=$abc$48160$new_n32876_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43011
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32878_
.subckt MUX2X1 A=$abc$48160$new_n10142_ B=$abc$48160$new_n32878_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43013
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32880_
.subckt MUX2X1 A=$abc$48160$new_n10198_ B=$abc$48160$new_n32880_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43015
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32882_
.subckt MUX2X1 A=$abc$48160$new_n10257_ B=$abc$48160$new_n32882_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43017
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32884_
.subckt MUX2X1 A=$abc$48160$new_n10314_ B=$abc$48160$new_n32884_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43019
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32886_
.subckt MUX2X1 A=$abc$48160$new_n10371_ B=$abc$48160$new_n32886_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43021
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32888_
.subckt MUX2X1 A=$abc$48160$new_n10430_ B=$abc$48160$new_n32888_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43023
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32890_
.subckt MUX2X1 A=$abc$48160$new_n10487_ B=$abc$48160$new_n32890_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43025
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32892_
.subckt MUX2X1 A=$abc$48160$new_n10543_ B=$abc$48160$new_n32892_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43027
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32894_
.subckt MUX2X1 A=$abc$48160$new_n10600_ B=$abc$48160$new_n32894_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43029
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32896_
.subckt MUX2X1 A=$abc$48160$new_n10658_ B=$abc$48160$new_n32896_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43031
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32898_
.subckt MUX2X1 A=$abc$48160$new_n10714_ B=$abc$48160$new_n32898_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43033
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32900_
.subckt MUX2X1 A=$abc$48160$new_n10770_ B=$abc$48160$new_n32900_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43035
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32902_
.subckt MUX2X1 A=$abc$48160$new_n10827_ B=$abc$48160$new_n32902_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43037
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32904_
.subckt MUX2X1 A=$abc$48160$new_n10883_ B=$abc$48160$new_n32904_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43039
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32906_
.subckt MUX2X1 A=$abc$48160$new_n10939_ B=$abc$48160$new_n32906_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43041
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32908_
.subckt MUX2X1 A=$abc$48160$new_n10995_ B=$abc$48160$new_n32908_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43043
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32910_
.subckt MUX2X1 A=$abc$48160$new_n11051_ B=$abc$48160$new_n32910_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43045
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32912_
.subckt MUX2X1 A=$abc$48160$new_n11107_ B=$abc$48160$new_n32912_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43047
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32914_
.subckt MUX2X1 A=$abc$48160$new_n11166_ B=$abc$48160$new_n32914_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43049
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32916_
.subckt MUX2X1 A=$abc$48160$new_n11223_ B=$abc$48160$new_n32916_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43051
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32918_
.subckt MUX2X1 A=$abc$48160$new_n11279_ B=$abc$48160$new_n32918_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43053
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32920_
.subckt MUX2X1 A=$abc$48160$new_n11338_ B=$abc$48160$new_n32920_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43055
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32922_
.subckt MUX2X1 A=$abc$48160$new_n11395_ B=$abc$48160$new_n32922_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43057
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32924_
.subckt MUX2X1 A=$abc$48160$new_n11451_ B=$abc$48160$new_n32924_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43059
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32926_
.subckt MUX2X1 A=$abc$48160$new_n11511_ B=$abc$48160$new_n32926_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43061
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32928_
.subckt MUX2X1 A=$abc$48160$new_n11569_ B=$abc$48160$new_n32928_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43063
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32930_
.subckt MUX2X1 A=$abc$48160$new_n11625_ B=$abc$48160$new_n32930_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43065
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32932_
.subckt MUX2X1 A=$abc$48160$new_n11681_ B=$abc$48160$new_n32932_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43067
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32934_
.subckt MUX2X1 A=$abc$48160$new_n11738_ B=$abc$48160$new_n32934_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43069
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32936_
.subckt MUX2X1 A=$abc$48160$new_n11794_ B=$abc$48160$new_n32936_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43071
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32938_
.subckt MUX2X1 A=$abc$48160$new_n11850_ B=$abc$48160$new_n32938_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43073
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32940_
.subckt MUX2X1 A=$abc$48160$new_n11907_ B=$abc$48160$new_n32940_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43075
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32942_
.subckt MUX2X1 A=$abc$48160$new_n11963_ B=$abc$48160$new_n32942_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43077
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32944_
.subckt MUX2X1 A=$abc$48160$new_n12019_ B=$abc$48160$new_n32944_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43079
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32946_
.subckt MUX2X1 A=$abc$48160$new_n12076_ B=$abc$48160$new_n32946_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43081
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32948_
.subckt MUX2X1 A=$abc$48160$new_n12133_ B=$abc$48160$new_n32948_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43083
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32950_
.subckt MUX2X1 A=$abc$48160$new_n12190_ B=$abc$48160$new_n32950_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43085
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32952_
.subckt MUX2X1 A=$abc$48160$new_n12250_ B=$abc$48160$new_n32952_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43087
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n32810_ Y=$abc$48160$new_n32954_
.subckt MUX2X1 A=$abc$48160$new_n12307_ B=$abc$48160$new_n32954_ S=$abc$48160$new_n32812_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43089
.subckt AND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n32956_
.subckt NAND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n31020_ Y=$abc$48160$new_n32957_
.subckt NAND3X1 A=io_write_ports_0_valid B=$abc$48160$new_n30231_ C=$abc$48160$new_n31019_ Y=$abc$48160$new_n32958_
.subckt AND2X1 A=$abc$48160$new_n32957_ B=$abc$48160$new_n32958_ Y=$abc$48160$new_n32959_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32960_
.subckt MUX2X1 A=$abc$48160$new_n8697_ B=$abc$48160$new_n32960_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43091
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32962_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32963_
.subckt AOI22X1 A=$abc$48160$new_n8755_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32962_ D=$abc$48160$new_n32963_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43093
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32965_
.subckt MUX2X1 A=$abc$48160$new_n8811_ B=$abc$48160$new_n32965_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43095
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32967_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32968_
.subckt AOI22X1 A=$abc$48160$new_n8866_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32967_ D=$abc$48160$new_n32968_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43097
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32970_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32971_
.subckt AOI22X1 A=$abc$48160$new_n8921_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32970_ D=$abc$48160$new_n32971_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43099
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32973_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32974_
.subckt AOI22X1 A=$abc$48160$new_n8976_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32973_ D=$abc$48160$new_n32974_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43101
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32976_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32977_
.subckt AOI22X1 A=$abc$48160$new_n9032_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32976_ D=$abc$48160$new_n32977_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43103
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32979_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32980_
.subckt AOI22X1 A=$abc$48160$new_n9088_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32979_ D=$abc$48160$new_n32980_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43105
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n32956_ Y=$abc$48160$new_n32982_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n32958_ C=$abc$48160$new_n32957_ Y=$abc$48160$new_n32983_
.subckt AOI22X1 A=$abc$48160$new_n9142_ B=$abc$48160$new_n32959_ C=$abc$48160$new_n32982_ D=$abc$48160$new_n32983_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43107
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32985_
.subckt MUX2X1 A=$abc$48160$new_n9198_ B=$abc$48160$new_n32985_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43109
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32987_
.subckt MUX2X1 A=$abc$48160$new_n9253_ B=$abc$48160$new_n32987_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43111
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32989_
.subckt MUX2X1 A=$abc$48160$new_n9308_ B=$abc$48160$new_n32989_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43113
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32991_
.subckt MUX2X1 A=$abc$48160$new_n9363_ B=$abc$48160$new_n32991_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43115
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32993_
.subckt MUX2X1 A=$abc$48160$new_n9419_ B=$abc$48160$new_n32993_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43117
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32995_
.subckt MUX2X1 A=$abc$48160$new_n9475_ B=$abc$48160$new_n32995_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43119
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32997_
.subckt MUX2X1 A=$abc$48160$new_n9533_ B=$abc$48160$new_n32997_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43121
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n32999_
.subckt MUX2X1 A=$abc$48160$new_n9590_ B=$abc$48160$new_n32999_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43123
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33001_
.subckt MUX2X1 A=$abc$48160$new_n9645_ B=$abc$48160$new_n33001_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43125
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33003_
.subckt MUX2X1 A=$abc$48160$new_n9702_ B=$abc$48160$new_n33003_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43127
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33005_
.subckt MUX2X1 A=$abc$48160$new_n9758_ B=$abc$48160$new_n33005_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43129
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33007_
.subckt MUX2X1 A=$abc$48160$new_n9813_ B=$abc$48160$new_n33007_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43131
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33009_
.subckt MUX2X1 A=$abc$48160$new_n9869_ B=$abc$48160$new_n33009_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43133
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33011_
.subckt MUX2X1 A=$abc$48160$new_n9926_ B=$abc$48160$new_n33011_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43135
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33013_
.subckt MUX2X1 A=$abc$48160$new_n9982_ B=$abc$48160$new_n33013_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43137
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33015_
.subckt MUX2X1 A=$abc$48160$new_n10038_ B=$abc$48160$new_n33015_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43139
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33017_
.subckt MUX2X1 A=$abc$48160$new_n10094_ B=$abc$48160$new_n33017_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43141
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33019_
.subckt MUX2X1 A=$abc$48160$new_n10150_ B=$abc$48160$new_n33019_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43143
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33021_
.subckt MUX2X1 A=$abc$48160$new_n10206_ B=$abc$48160$new_n33021_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43145
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33023_
.subckt MUX2X1 A=$abc$48160$new_n10265_ B=$abc$48160$new_n33023_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43147
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33025_
.subckt MUX2X1 A=$abc$48160$new_n10322_ B=$abc$48160$new_n33025_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43149
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33027_
.subckt MUX2X1 A=$abc$48160$new_n10379_ B=$abc$48160$new_n33027_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43151
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33029_
.subckt MUX2X1 A=$abc$48160$new_n10438_ B=$abc$48160$new_n33029_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43153
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33031_
.subckt MUX2X1 A=$abc$48160$new_n10495_ B=$abc$48160$new_n33031_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43155
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33033_
.subckt MUX2X1 A=$abc$48160$new_n10551_ B=$abc$48160$new_n33033_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43157
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33035_
.subckt MUX2X1 A=$abc$48160$new_n10608_ B=$abc$48160$new_n33035_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43159
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33037_
.subckt MUX2X1 A=$abc$48160$new_n10666_ B=$abc$48160$new_n33037_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43161
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33039_
.subckt MUX2X1 A=$abc$48160$new_n10722_ B=$abc$48160$new_n33039_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43163
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33041_
.subckt MUX2X1 A=$abc$48160$new_n10778_ B=$abc$48160$new_n33041_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43165
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33043_
.subckt MUX2X1 A=$abc$48160$new_n10835_ B=$abc$48160$new_n33043_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43167
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33045_
.subckt MUX2X1 A=$abc$48160$new_n10891_ B=$abc$48160$new_n33045_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43169
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33047_
.subckt MUX2X1 A=$abc$48160$new_n10947_ B=$abc$48160$new_n33047_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43171
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33049_
.subckt MUX2X1 A=$abc$48160$new_n11003_ B=$abc$48160$new_n33049_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43173
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33051_
.subckt MUX2X1 A=$abc$48160$new_n11059_ B=$abc$48160$new_n33051_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43175
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33053_
.subckt MUX2X1 A=$abc$48160$new_n11115_ B=$abc$48160$new_n33053_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43177
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33055_
.subckt MUX2X1 A=$abc$48160$new_n11174_ B=$abc$48160$new_n33055_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43179
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33057_
.subckt MUX2X1 A=$abc$48160$new_n11231_ B=$abc$48160$new_n33057_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43181
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33059_
.subckt MUX2X1 A=$abc$48160$new_n11287_ B=$abc$48160$new_n33059_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43183
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33061_
.subckt MUX2X1 A=$abc$48160$new_n11346_ B=$abc$48160$new_n33061_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43185
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33063_
.subckt MUX2X1 A=$abc$48160$new_n11403_ B=$abc$48160$new_n33063_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43187
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33065_
.subckt MUX2X1 A=$abc$48160$new_n11459_ B=$abc$48160$new_n33065_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43189
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33067_
.subckt MUX2X1 A=$abc$48160$new_n11519_ B=$abc$48160$new_n33067_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43191
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33069_
.subckt MUX2X1 A=$abc$48160$new_n11577_ B=$abc$48160$new_n33069_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43193
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33071_
.subckt MUX2X1 A=$abc$48160$new_n11633_ B=$abc$48160$new_n33071_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43195
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33073_
.subckt MUX2X1 A=$abc$48160$new_n11689_ B=$abc$48160$new_n33073_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43197
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33075_
.subckt MUX2X1 A=$abc$48160$new_n11746_ B=$abc$48160$new_n33075_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43199
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33077_
.subckt MUX2X1 A=$abc$48160$new_n11802_ B=$abc$48160$new_n33077_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43201
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33079_
.subckt MUX2X1 A=$abc$48160$new_n11858_ B=$abc$48160$new_n33079_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43203
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33081_
.subckt MUX2X1 A=$abc$48160$new_n11915_ B=$abc$48160$new_n33081_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43205
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33083_
.subckt MUX2X1 A=$abc$48160$new_n11971_ B=$abc$48160$new_n33083_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43207
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33085_
.subckt MUX2X1 A=$abc$48160$new_n12027_ B=$abc$48160$new_n33085_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43209
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33087_
.subckt MUX2X1 A=$abc$48160$new_n12084_ B=$abc$48160$new_n33087_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43211
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33089_
.subckt MUX2X1 A=$abc$48160$new_n12141_ B=$abc$48160$new_n33089_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43213
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33091_
.subckt MUX2X1 A=$abc$48160$new_n12198_ B=$abc$48160$new_n33091_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43215
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33093_
.subckt MUX2X1 A=$abc$48160$new_n12258_ B=$abc$48160$new_n33093_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43217
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n32956_ Y=$abc$48160$new_n33095_
.subckt MUX2X1 A=$abc$48160$new_n12315_ B=$abc$48160$new_n33095_ S=$abc$48160$new_n32959_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43219
.subckt NAND2X1 A=$abc$48160$new_n31167_ B=$abc$48160$new_n32195_ Y=$abc$48160$new_n33097_
.subckt AND2X1 A=$abc$48160$new_n31169_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n33098_
.subckt NAND2X1 A=$abc$48160$new_n31169_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n33099_
.subckt AND2X1 A=$abc$48160$new_n33097_ B=$abc$48160$new_n33099_ Y=$abc$48160$new_n33100_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33101_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33102_
.subckt AOI22X1 A=$abc$48160$new_n8743_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33101_ D=$abc$48160$new_n33102_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43221
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33104_
.subckt MUX2X1 A=$abc$48160$new_n8800_ B=$abc$48160$new_n33104_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43223
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33106_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33107_
.subckt AOI22X1 A=$abc$48160$new_n8855_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33106_ D=$abc$48160$new_n33107_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43225
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33109_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33110_
.subckt AOI22X1 A=$abc$48160$new_n8909_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33109_ D=$abc$48160$new_n33110_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43227
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33112_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33113_
.subckt AOI22X1 A=$abc$48160$new_n8964_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33112_ D=$abc$48160$new_n33113_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43229
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33115_
.subckt MUX2X1 A=$abc$48160$new_n9020_ B=$abc$48160$new_n33115_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43231
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33117_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33118_
.subckt AOI22X1 A=$abc$48160$new_n9076_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33117_ D=$abc$48160$new_n33118_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43233
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33120_
.subckt MUX2X1 A=$abc$48160$new_n9131_ B=$abc$48160$new_n33120_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43235
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33122_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33123_
.subckt AOI22X1 A=$abc$48160$new_n9186_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33122_ D=$abc$48160$new_n33123_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43237
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33125_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33126_
.subckt AOI22X1 A=$abc$48160$new_n9241_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33125_ D=$abc$48160$new_n33126_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43239
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33128_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33129_
.subckt AOI22X1 A=$abc$48160$new_n9297_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33128_ D=$abc$48160$new_n33129_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43241
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33131_
.subckt MUX2X1 A=$abc$48160$new_n9352_ B=$abc$48160$new_n33131_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43243
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33133_
.subckt MUX2X1 A=$abc$48160$new_n9408_ B=$abc$48160$new_n33133_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43245
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33135_
.subckt MUX2X1 A=$abc$48160$new_n9462_ B=$abc$48160$new_n33135_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43247
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33137_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33138_
.subckt AOI22X1 A=$abc$48160$new_n9520_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33137_ D=$abc$48160$new_n33138_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43249
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33140_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33141_
.subckt AOI22X1 A=$abc$48160$new_n9577_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33140_ D=$abc$48160$new_n33141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43251
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33143_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33144_
.subckt AOI22X1 A=$abc$48160$new_n9633_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33143_ D=$abc$48160$new_n33144_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43253
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33146_
.subckt MUX2X1 A=$abc$48160$new_n9690_ B=$abc$48160$new_n33146_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43255
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33148_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33149_
.subckt AOI22X1 A=$abc$48160$new_n9746_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33148_ D=$abc$48160$new_n33149_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43257
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33151_
.subckt MUX2X1 A=$abc$48160$new_n9801_ B=$abc$48160$new_n33151_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43259
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n33098_ Y=$abc$48160$new_n33153_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n33097_ C=$abc$48160$new_n33099_ Y=$abc$48160$new_n33154_
.subckt AOI22X1 A=$abc$48160$new_n9856_ B=$abc$48160$new_n33100_ C=$abc$48160$new_n33153_ D=$abc$48160$new_n33154_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43261
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33156_
.subckt MUX2X1 A=$abc$48160$new_n9913_ B=$abc$48160$new_n33156_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43263
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33158_
.subckt MUX2X1 A=$abc$48160$new_n9969_ B=$abc$48160$new_n33158_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43265
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33160_
.subckt MUX2X1 A=$abc$48160$new_n10025_ B=$abc$48160$new_n33160_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43267
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33162_
.subckt MUX2X1 A=$abc$48160$new_n10081_ B=$abc$48160$new_n33162_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43269
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33164_
.subckt MUX2X1 A=$abc$48160$new_n10137_ B=$abc$48160$new_n33164_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43271
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33166_
.subckt MUX2X1 A=$abc$48160$new_n10193_ B=$abc$48160$new_n33166_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43273
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33168_
.subckt MUX2X1 A=$abc$48160$new_n10252_ B=$abc$48160$new_n33168_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43275
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33170_
.subckt MUX2X1 A=$abc$48160$new_n10309_ B=$abc$48160$new_n33170_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43277
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33172_
.subckt MUX2X1 A=$abc$48160$new_n10366_ B=$abc$48160$new_n33172_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43279
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33174_
.subckt MUX2X1 A=$abc$48160$new_n10425_ B=$abc$48160$new_n33174_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43281
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33176_
.subckt MUX2X1 A=$abc$48160$new_n10482_ B=$abc$48160$new_n33176_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43283
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33178_
.subckt MUX2X1 A=$abc$48160$new_n10538_ B=$abc$48160$new_n33178_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43285
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33180_
.subckt MUX2X1 A=$abc$48160$new_n10595_ B=$abc$48160$new_n33180_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43287
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33182_
.subckt MUX2X1 A=$abc$48160$new_n10653_ B=$abc$48160$new_n33182_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43289
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33184_
.subckt MUX2X1 A=$abc$48160$new_n10709_ B=$abc$48160$new_n33184_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43291
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33186_
.subckt MUX2X1 A=$abc$48160$new_n10765_ B=$abc$48160$new_n33186_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43293
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33188_
.subckt MUX2X1 A=$abc$48160$new_n10822_ B=$abc$48160$new_n33188_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43295
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33190_
.subckt MUX2X1 A=$abc$48160$new_n10878_ B=$abc$48160$new_n33190_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43297
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33192_
.subckt MUX2X1 A=$abc$48160$new_n10934_ B=$abc$48160$new_n33192_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43299
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33194_
.subckt MUX2X1 A=$abc$48160$new_n10990_ B=$abc$48160$new_n33194_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43301
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33196_
.subckt MUX2X1 A=$abc$48160$new_n11046_ B=$abc$48160$new_n33196_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43303
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33198_
.subckt MUX2X1 A=$abc$48160$new_n11102_ B=$abc$48160$new_n33198_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43305
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33200_
.subckt MUX2X1 A=$abc$48160$new_n11161_ B=$abc$48160$new_n33200_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43307
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33202_
.subckt MUX2X1 A=$abc$48160$new_n11218_ B=$abc$48160$new_n33202_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43309
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33204_
.subckt MUX2X1 A=$abc$48160$new_n11274_ B=$abc$48160$new_n33204_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43311
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33206_
.subckt MUX2X1 A=$abc$48160$new_n11333_ B=$abc$48160$new_n33206_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43313
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33208_
.subckt MUX2X1 A=$abc$48160$new_n11390_ B=$abc$48160$new_n33208_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43315
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33210_
.subckt MUX2X1 A=$abc$48160$new_n11446_ B=$abc$48160$new_n33210_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43317
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33212_
.subckt MUX2X1 A=$abc$48160$new_n11506_ B=$abc$48160$new_n33212_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43319
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33214_
.subckt MUX2X1 A=$abc$48160$new_n11564_ B=$abc$48160$new_n33214_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43321
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33216_
.subckt MUX2X1 A=$abc$48160$new_n11620_ B=$abc$48160$new_n33216_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43323
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33218_
.subckt MUX2X1 A=$abc$48160$new_n11676_ B=$abc$48160$new_n33218_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43325
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33220_
.subckt MUX2X1 A=$abc$48160$new_n11733_ B=$abc$48160$new_n33220_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43327
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33222_
.subckt MUX2X1 A=$abc$48160$new_n11789_ B=$abc$48160$new_n33222_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43329
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33224_
.subckt MUX2X1 A=$abc$48160$new_n11845_ B=$abc$48160$new_n33224_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43331
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33226_
.subckt MUX2X1 A=$abc$48160$new_n11902_ B=$abc$48160$new_n33226_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43333
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33228_
.subckt MUX2X1 A=$abc$48160$new_n11958_ B=$abc$48160$new_n33228_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43335
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33230_
.subckt MUX2X1 A=$abc$48160$new_n12014_ B=$abc$48160$new_n33230_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43337
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33232_
.subckt MUX2X1 A=$abc$48160$new_n12071_ B=$abc$48160$new_n33232_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43339
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33234_
.subckt MUX2X1 A=$abc$48160$new_n12128_ B=$abc$48160$new_n33234_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43341
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33236_
.subckt MUX2X1 A=$abc$48160$new_n12185_ B=$abc$48160$new_n33236_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43343
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33238_
.subckt MUX2X1 A=$abc$48160$new_n12245_ B=$abc$48160$new_n33238_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43345
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33240_
.subckt MUX2X1 A=$abc$48160$new_n12302_ B=$abc$48160$new_n33240_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43347
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33098_ Y=$abc$48160$new_n33242_
.subckt MUX2X1 A=$abc$48160$new_n12358_ B=$abc$48160$new_n33242_ S=$abc$48160$new_n33100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43349
.subckt AND2X1 A=$abc$48160$new_n29963_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33244_
.subckt AOI21X1 A=$abc$48160$new_n29966_ B=$abc$48160$new_n30234_ C=$abc$48160$new_n33244_ Y=$abc$48160$new_n33245_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33246_
.subckt MUX2X1 A=$abc$48160$new_n8711_ B=$abc$48160$new_n33246_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43351
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33248_
.subckt MUX2X1 A=$abc$48160$new_n8769_ B=$abc$48160$new_n33248_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43353
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33250_
.subckt MUX2X1 A=$abc$48160$new_n8824_ B=$abc$48160$new_n33250_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43355
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33252_
.subckt MUX2X1 A=$abc$48160$new_n8878_ B=$abc$48160$new_n33252_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43357
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33254_
.subckt MUX2X1 A=$abc$48160$new_n8933_ B=$abc$48160$new_n33254_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43359
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33256_
.subckt MUX2X1 A=$abc$48160$new_n8989_ B=$abc$48160$new_n33256_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43361
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33258_
.subckt MUX2X1 A=$abc$48160$new_n9045_ B=$abc$48160$new_n33258_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43363
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33260_
.subckt MUX2X1 A=$abc$48160$new_n9100_ B=$abc$48160$new_n33260_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43365
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33262_
.subckt MUX2X1 A=$abc$48160$new_n9155_ B=$abc$48160$new_n33262_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43367
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33264_
.subckt MUX2X1 A=$abc$48160$new_n9210_ B=$abc$48160$new_n33264_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43369
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33266_
.subckt MUX2X1 A=$abc$48160$new_n9266_ B=$abc$48160$new_n33266_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43371
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33268_
.subckt MUX2X1 A=$abc$48160$new_n9321_ B=$abc$48160$new_n33268_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43373
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33270_
.subckt MUX2X1 A=$abc$48160$new_n9377_ B=$abc$48160$new_n33270_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43375
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33272_
.subckt MUX2X1 A=$abc$48160$new_n9431_ B=$abc$48160$new_n33272_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43377
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33274_
.subckt MUX2X1 A=$abc$48160$new_n9489_ B=$abc$48160$new_n33274_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43379
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33276_
.subckt MUX2X1 A=$abc$48160$new_n9546_ B=$abc$48160$new_n33276_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43381
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33278_
.subckt MUX2X1 A=$abc$48160$new_n9602_ B=$abc$48160$new_n33278_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43383
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33280_
.subckt MUX2X1 A=$abc$48160$new_n9659_ B=$abc$48160$new_n33280_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43385
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33282_
.subckt MUX2X1 A=$abc$48160$new_n9715_ B=$abc$48160$new_n33282_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43387
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33284_
.subckt MUX2X1 A=$abc$48160$new_n9770_ B=$abc$48160$new_n33284_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43389
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33286_
.subckt MUX2X1 A=$abc$48160$new_n9825_ B=$abc$48160$new_n33286_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43391
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33288_
.subckt MUX2X1 A=$abc$48160$new_n9882_ B=$abc$48160$new_n33288_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43393
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33290_
.subckt MUX2X1 A=$abc$48160$new_n9938_ B=$abc$48160$new_n33290_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43395
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33292_
.subckt MUX2X1 A=$abc$48160$new_n9994_ B=$abc$48160$new_n33292_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43397
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33294_
.subckt MUX2X1 A=$abc$48160$new_n10050_ B=$abc$48160$new_n33294_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43399
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33296_
.subckt MUX2X1 A=$abc$48160$new_n10106_ B=$abc$48160$new_n33296_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43401
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33298_
.subckt MUX2X1 A=$abc$48160$new_n10162_ B=$abc$48160$new_n33298_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43403
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33300_
.subckt MUX2X1 A=$abc$48160$new_n10221_ B=$abc$48160$new_n33300_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43405
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33302_
.subckt MUX2X1 A=$abc$48160$new_n10278_ B=$abc$48160$new_n33302_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43407
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33304_
.subckt MUX2X1 A=$abc$48160$new_n10335_ B=$abc$48160$new_n33304_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43409
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33306_
.subckt MUX2X1 A=$abc$48160$new_n10394_ B=$abc$48160$new_n33306_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43411
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33308_
.subckt MUX2X1 A=$abc$48160$new_n10451_ B=$abc$48160$new_n33308_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43413
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33310_
.subckt MUX2X1 A=$abc$48160$new_n10507_ B=$abc$48160$new_n33310_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43415
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33312_
.subckt MUX2X1 A=$abc$48160$new_n10564_ B=$abc$48160$new_n33312_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43417
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33314_
.subckt MUX2X1 A=$abc$48160$new_n10622_ B=$abc$48160$new_n33314_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43419
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33316_
.subckt MUX2X1 A=$abc$48160$new_n10678_ B=$abc$48160$new_n33316_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43421
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33318_
.subckt MUX2X1 A=$abc$48160$new_n10734_ B=$abc$48160$new_n33318_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43423
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33320_
.subckt MUX2X1 A=$abc$48160$new_n10791_ B=$abc$48160$new_n33320_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43425
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33322_
.subckt MUX2X1 A=$abc$48160$new_n10847_ B=$abc$48160$new_n33322_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43427
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33324_
.subckt MUX2X1 A=$abc$48160$new_n10903_ B=$abc$48160$new_n33324_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43429
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33326_
.subckt MUX2X1 A=$abc$48160$new_n10959_ B=$abc$48160$new_n33326_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43431
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33328_
.subckt MUX2X1 A=$abc$48160$new_n11015_ B=$abc$48160$new_n33328_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43433
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33330_
.subckt MUX2X1 A=$abc$48160$new_n11071_ B=$abc$48160$new_n33330_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43435
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33332_
.subckt MUX2X1 A=$abc$48160$new_n11130_ B=$abc$48160$new_n33332_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43437
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33334_
.subckt MUX2X1 A=$abc$48160$new_n11187_ B=$abc$48160$new_n33334_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43439
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33336_
.subckt MUX2X1 A=$abc$48160$new_n11243_ B=$abc$48160$new_n33336_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43441
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33338_
.subckt MUX2X1 A=$abc$48160$new_n11302_ B=$abc$48160$new_n33338_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43443
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33340_
.subckt MUX2X1 A=$abc$48160$new_n11359_ B=$abc$48160$new_n33340_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43445
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33342_
.subckt MUX2X1 A=$abc$48160$new_n11415_ B=$abc$48160$new_n33342_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43447
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33344_
.subckt MUX2X1 A=$abc$48160$new_n11475_ B=$abc$48160$new_n33344_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43449
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33346_
.subckt MUX2X1 A=$abc$48160$new_n11533_ B=$abc$48160$new_n33346_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43451
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33348_
.subckt MUX2X1 A=$abc$48160$new_n11589_ B=$abc$48160$new_n33348_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43453
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33350_
.subckt MUX2X1 A=$abc$48160$new_n11645_ B=$abc$48160$new_n33350_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43455
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33352_
.subckt MUX2X1 A=$abc$48160$new_n11702_ B=$abc$48160$new_n33352_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43457
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33354_
.subckt MUX2X1 A=$abc$48160$new_n11758_ B=$abc$48160$new_n33354_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43459
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33356_
.subckt MUX2X1 A=$abc$48160$new_n11814_ B=$abc$48160$new_n33356_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43461
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33358_
.subckt MUX2X1 A=$abc$48160$new_n11871_ B=$abc$48160$new_n33358_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43463
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33360_
.subckt MUX2X1 A=$abc$48160$new_n11927_ B=$abc$48160$new_n33360_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43465
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33362_
.subckt MUX2X1 A=$abc$48160$new_n11983_ B=$abc$48160$new_n33362_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43467
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33364_
.subckt MUX2X1 A=$abc$48160$new_n12040_ B=$abc$48160$new_n33364_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43469
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33366_
.subckt MUX2X1 A=$abc$48160$new_n12097_ B=$abc$48160$new_n33366_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43471
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33368_
.subckt MUX2X1 A=$abc$48160$new_n12154_ B=$abc$48160$new_n33368_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43473
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33370_
.subckt MUX2X1 A=$abc$48160$new_n12214_ B=$abc$48160$new_n33370_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43475
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33372_
.subckt MUX2X1 A=$abc$48160$new_n12271_ B=$abc$48160$new_n33372_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43477
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33244_ Y=$abc$48160$new_n33374_
.subckt MUX2X1 A=$abc$48160$new_n12327_ B=$abc$48160$new_n33374_ S=$abc$48160$new_n33245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43479
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33376_
.subckt AOI22X1 A=$abc$48160$new_n28748_ B=$abc$48160$new_n30232_ C=$abc$48160$new_n30236_ D=$abc$48160$new_n28752_ Y=$abc$48160$new_n33377_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33378_
.subckt NAND2X1 A=regfile[25][0] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33379_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33378_ C=$abc$48160$new_n33379_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43481
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33381_
.subckt NAND2X1 A=regfile[25][1] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33382_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33381_ C=$abc$48160$new_n33382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43483
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33384_
.subckt NAND2X1 A=regfile[25][2] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33385_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33384_ C=$abc$48160$new_n33385_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43485
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33387_
.subckt NAND2X1 A=regfile[25][3] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33388_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33387_ C=$abc$48160$new_n33388_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43487
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33390_
.subckt NAND2X1 A=regfile[25][4] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33391_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33390_ C=$abc$48160$new_n33391_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43489
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33393_
.subckt NAND2X1 A=regfile[25][5] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33394_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33393_ C=$abc$48160$new_n33394_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43491
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33396_
.subckt NAND2X1 A=regfile[25][6] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33397_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33396_ C=$abc$48160$new_n33397_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43493
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33399_
.subckt NAND2X1 A=regfile[25][7] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33400_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33399_ C=$abc$48160$new_n33400_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43495
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33402_
.subckt NAND2X1 A=regfile[25][8] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33403_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33402_ C=$abc$48160$new_n33403_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43497
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33405_
.subckt NAND2X1 A=regfile[25][9] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33406_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33405_ C=$abc$48160$new_n33406_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43499
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33408_
.subckt NAND2X1 A=regfile[25][10] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33409_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33408_ C=$abc$48160$new_n33409_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43501
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33411_
.subckt NAND2X1 A=regfile[25][11] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33412_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33411_ C=$abc$48160$new_n33412_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43503
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33414_
.subckt NAND2X1 A=regfile[25][12] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33415_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33414_ C=$abc$48160$new_n33415_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43505
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33417_
.subckt NAND2X1 A=regfile[25][13] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33418_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33417_ C=$abc$48160$new_n33418_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43507
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33420_
.subckt NAND2X1 A=regfile[25][14] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33421_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33420_ C=$abc$48160$new_n33421_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43509
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33423_
.subckt NAND2X1 A=regfile[25][15] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33424_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33423_ C=$abc$48160$new_n33424_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43511
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33426_
.subckt NAND2X1 A=regfile[25][16] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33427_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33426_ C=$abc$48160$new_n33427_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43513
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33429_
.subckt NAND2X1 A=regfile[25][17] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33430_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33429_ C=$abc$48160$new_n33430_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43515
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33432_
.subckt NAND2X1 A=regfile[25][18] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33433_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33432_ C=$abc$48160$new_n33433_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43517
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33435_
.subckt NAND2X1 A=regfile[25][19] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33436_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33435_ C=$abc$48160$new_n33436_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43519
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33438_
.subckt NAND2X1 A=regfile[25][20] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33439_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33438_ C=$abc$48160$new_n33439_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43521
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33441_
.subckt NAND2X1 A=regfile[25][21] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33442_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33441_ C=$abc$48160$new_n33442_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43523
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33444_
.subckt NAND2X1 A=regfile[25][22] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33445_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33444_ C=$abc$48160$new_n33445_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43525
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33447_
.subckt NAND2X1 A=regfile[25][23] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33448_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33447_ C=$abc$48160$new_n33448_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43527
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33450_
.subckt NAND2X1 A=regfile[25][24] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33451_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33450_ C=$abc$48160$new_n33451_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43529
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33453_
.subckt NAND2X1 A=regfile[25][25] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33454_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33453_ C=$abc$48160$new_n33454_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43531
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33456_
.subckt NAND2X1 A=regfile[25][26] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33457_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33456_ C=$abc$48160$new_n33457_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43533
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33459_
.subckt NAND2X1 A=regfile[25][27] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33460_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33459_ C=$abc$48160$new_n33460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43535
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33462_
.subckt NAND2X1 A=regfile[25][28] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33463_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33462_ C=$abc$48160$new_n33463_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43537
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33465_
.subckt NAND2X1 A=regfile[25][29] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33466_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33465_ C=$abc$48160$new_n33466_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43539
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33468_
.subckt NAND2X1 A=regfile[25][30] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33469_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33468_ C=$abc$48160$new_n33469_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43541
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33471_
.subckt NAND2X1 A=regfile[25][31] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33472_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33471_ C=$abc$48160$new_n33472_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43543
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33474_
.subckt NAND2X1 A=regfile[25][32] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33475_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33474_ C=$abc$48160$new_n33475_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43545
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33477_
.subckt NAND2X1 A=regfile[25][33] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33478_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33477_ C=$abc$48160$new_n33478_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43547
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33480_
.subckt NAND2X1 A=regfile[25][34] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33481_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33480_ C=$abc$48160$new_n33481_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43549
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33483_
.subckt NAND2X1 A=regfile[25][35] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33484_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33483_ C=$abc$48160$new_n33484_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43551
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33486_
.subckt NAND2X1 A=regfile[25][36] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33487_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33486_ C=$abc$48160$new_n33487_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43553
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33489_
.subckt NAND2X1 A=regfile[25][37] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33490_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33489_ C=$abc$48160$new_n33490_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43555
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33492_
.subckt NAND2X1 A=regfile[25][38] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33493_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33492_ C=$abc$48160$new_n33493_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43557
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33495_
.subckt NAND2X1 A=regfile[25][39] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33496_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33495_ C=$abc$48160$new_n33496_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43559
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33498_
.subckt NAND2X1 A=regfile[25][40] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33499_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33498_ C=$abc$48160$new_n33499_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43561
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33501_
.subckt NAND2X1 A=regfile[25][41] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33502_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33501_ C=$abc$48160$new_n33502_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43563
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33504_
.subckt NAND2X1 A=regfile[25][42] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33505_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33504_ C=$abc$48160$new_n33505_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43565
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33507_
.subckt NAND2X1 A=regfile[25][43] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33508_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33507_ C=$abc$48160$new_n33508_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43567
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33510_
.subckt NAND2X1 A=regfile[25][44] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33511_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33510_ C=$abc$48160$new_n33511_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43569
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33513_
.subckt NAND2X1 A=regfile[25][45] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33514_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33513_ C=$abc$48160$new_n33514_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43571
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33516_
.subckt NAND2X1 A=regfile[25][46] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33517_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33516_ C=$abc$48160$new_n33517_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43573
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33519_
.subckt NAND2X1 A=regfile[25][47] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33520_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33519_ C=$abc$48160$new_n33520_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43575
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33522_
.subckt NAND2X1 A=regfile[25][48] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33523_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33522_ C=$abc$48160$new_n33523_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43577
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33525_
.subckt NAND2X1 A=regfile[25][49] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33526_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33525_ C=$abc$48160$new_n33526_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43579
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33528_
.subckt NAND2X1 A=regfile[25][50] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33529_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33528_ C=$abc$48160$new_n33529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43581
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33531_
.subckt NAND2X1 A=regfile[25][51] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33532_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33531_ C=$abc$48160$new_n33532_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43583
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33534_
.subckt NAND2X1 A=regfile[25][52] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33535_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33534_ C=$abc$48160$new_n33535_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43585
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33537_
.subckt NAND2X1 A=regfile[25][53] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33538_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33537_ C=$abc$48160$new_n33538_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43587
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33540_
.subckt NAND2X1 A=regfile[25][54] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33541_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33540_ C=$abc$48160$new_n33541_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43589
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33543_
.subckt NAND2X1 A=regfile[25][55] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33544_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33543_ C=$abc$48160$new_n33544_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43591
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33546_
.subckt NAND2X1 A=regfile[25][56] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33547_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33546_ C=$abc$48160$new_n33547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43593
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33549_
.subckt NAND2X1 A=regfile[25][57] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33550_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33549_ C=$abc$48160$new_n33550_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43595
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33552_
.subckt NAND2X1 A=regfile[25][58] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33553_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33552_ C=$abc$48160$new_n33553_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43597
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33555_
.subckt NAND2X1 A=regfile[25][59] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33556_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33555_ C=$abc$48160$new_n33556_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43599
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33558_
.subckt NAND2X1 A=regfile[25][60] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33559_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33558_ C=$abc$48160$new_n33559_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43601
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33561_
.subckt NAND2X1 A=regfile[25][61] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33562_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33561_ C=$abc$48160$new_n33562_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43603
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33564_
.subckt NAND2X1 A=regfile[25][62] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33565_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33564_ C=$abc$48160$new_n33565_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43605
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33567_
.subckt NAND2X1 A=regfile[25][63] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33568_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33567_ C=$abc$48160$new_n33568_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43607
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n33376_ Y=$abc$48160$new_n33570_
.subckt NAND2X1 A=regfile[25][64] B=$abc$48160$new_n33377_ Y=$abc$48160$new_n33571_
.subckt OAI21X1 A=$abc$48160$new_n33377_ B=$abc$48160$new_n33570_ C=$abc$48160$new_n33571_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43609
.subckt AND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33573_
.subckt NAND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33574_
.subckt NAND2X1 A=$abc$48160$new_n29497_ B=$abc$48160$new_n30232_ Y=$abc$48160$new_n33575_
.subckt AND2X1 A=$abc$48160$new_n33574_ B=$abc$48160$new_n33575_ Y=$abc$48160$new_n33576_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33577_
.subckt MUX2X1 A=$abc$48160$new_n8713_ B=$abc$48160$new_n33577_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43611
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33579_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33580_
.subckt AOI22X1 A=$abc$48160$new_n8771_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33579_ D=$abc$48160$new_n33580_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43613
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33582_
.subckt MUX2X1 A=$abc$48160$new_n8826_ B=$abc$48160$new_n33582_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43615
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33584_
.subckt MUX2X1 A=$abc$48160$new_n8880_ B=$abc$48160$new_n33584_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43617
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33586_
.subckt MUX2X1 A=$abc$48160$new_n8935_ B=$abc$48160$new_n33586_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43619
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33588_
.subckt MUX2X1 A=$abc$48160$new_n8991_ B=$abc$48160$new_n33588_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43621
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33590_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33591_
.subckt AOI22X1 A=$abc$48160$new_n9047_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33590_ D=$abc$48160$new_n33591_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43623
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33593_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33594_
.subckt AOI22X1 A=$abc$48160$new_n9102_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33593_ D=$abc$48160$new_n33594_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43625
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33596_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33597_
.subckt AOI22X1 A=$abc$48160$new_n9157_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33596_ D=$abc$48160$new_n33597_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43627
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33599_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33600_
.subckt AOI22X1 A=$abc$48160$new_n9212_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33599_ D=$abc$48160$new_n33600_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43629
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33602_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33603_
.subckt AOI22X1 A=$abc$48160$new_n9268_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33602_ D=$abc$48160$new_n33603_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43631
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33605_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33606_
.subckt AOI22X1 A=$abc$48160$new_n9323_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33605_ D=$abc$48160$new_n33606_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43633
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33608_
.subckt MUX2X1 A=$abc$48160$new_n9379_ B=$abc$48160$new_n33608_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43635
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33610_
.subckt MUX2X1 A=$abc$48160$new_n9433_ B=$abc$48160$new_n33610_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43637
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33612_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33613_
.subckt AOI22X1 A=$abc$48160$new_n9491_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33612_ D=$abc$48160$new_n33613_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43639
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33615_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33616_
.subckt AOI22X1 A=$abc$48160$new_n9548_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33615_ D=$abc$48160$new_n33616_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43641
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33618_
.subckt MUX2X1 A=$abc$48160$new_n9604_ B=$abc$48160$new_n33618_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43643
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33620_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33621_
.subckt AOI22X1 A=$abc$48160$new_n9661_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33620_ D=$abc$48160$new_n33621_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43645
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33623_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33624_
.subckt AOI22X1 A=$abc$48160$new_n9717_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33623_ D=$abc$48160$new_n33624_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43647
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n33573_ Y=$abc$48160$new_n33626_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n33575_ C=$abc$48160$new_n33574_ Y=$abc$48160$new_n33627_
.subckt AOI22X1 A=$abc$48160$new_n9772_ B=$abc$48160$new_n33576_ C=$abc$48160$new_n33626_ D=$abc$48160$new_n33627_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43649
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33629_
.subckt MUX2X1 A=$abc$48160$new_n9827_ B=$abc$48160$new_n33629_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43651
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33631_
.subckt MUX2X1 A=$abc$48160$new_n9884_ B=$abc$48160$new_n33631_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43653
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33633_
.subckt MUX2X1 A=$abc$48160$new_n9940_ B=$abc$48160$new_n33633_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43655
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33635_
.subckt MUX2X1 A=$abc$48160$new_n9996_ B=$abc$48160$new_n33635_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43657
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33637_
.subckt MUX2X1 A=$abc$48160$new_n10052_ B=$abc$48160$new_n33637_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43659
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33639_
.subckt MUX2X1 A=$abc$48160$new_n10108_ B=$abc$48160$new_n33639_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43661
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33641_
.subckt MUX2X1 A=$abc$48160$new_n10164_ B=$abc$48160$new_n33641_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43663
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33643_
.subckt MUX2X1 A=$abc$48160$new_n10223_ B=$abc$48160$new_n33643_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43665
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33645_
.subckt MUX2X1 A=$abc$48160$new_n10280_ B=$abc$48160$new_n33645_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43667
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33647_
.subckt MUX2X1 A=$abc$48160$new_n10337_ B=$abc$48160$new_n33647_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43669
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33649_
.subckt MUX2X1 A=$abc$48160$new_n10396_ B=$abc$48160$new_n33649_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43671
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33651_
.subckt MUX2X1 A=$abc$48160$new_n10453_ B=$abc$48160$new_n33651_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43673
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33653_
.subckt MUX2X1 A=$abc$48160$new_n10509_ B=$abc$48160$new_n33653_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43675
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33655_
.subckt MUX2X1 A=$abc$48160$new_n10566_ B=$abc$48160$new_n33655_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43677
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33657_
.subckt MUX2X1 A=$abc$48160$new_n10624_ B=$abc$48160$new_n33657_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43679
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33659_
.subckt MUX2X1 A=$abc$48160$new_n10680_ B=$abc$48160$new_n33659_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43681
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33661_
.subckt MUX2X1 A=$abc$48160$new_n10736_ B=$abc$48160$new_n33661_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43683
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33663_
.subckt MUX2X1 A=$abc$48160$new_n10793_ B=$abc$48160$new_n33663_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43685
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33665_
.subckt MUX2X1 A=$abc$48160$new_n10849_ B=$abc$48160$new_n33665_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43687
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33667_
.subckt MUX2X1 A=$abc$48160$new_n10905_ B=$abc$48160$new_n33667_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43689
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33669_
.subckt MUX2X1 A=$abc$48160$new_n10961_ B=$abc$48160$new_n33669_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43691
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33671_
.subckt MUX2X1 A=$abc$48160$new_n11017_ B=$abc$48160$new_n33671_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43693
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33673_
.subckt MUX2X1 A=$abc$48160$new_n11073_ B=$abc$48160$new_n33673_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43695
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33675_
.subckt MUX2X1 A=$abc$48160$new_n11132_ B=$abc$48160$new_n33675_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43697
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33677_
.subckt MUX2X1 A=$abc$48160$new_n11189_ B=$abc$48160$new_n33677_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43699
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33679_
.subckt MUX2X1 A=$abc$48160$new_n11245_ B=$abc$48160$new_n33679_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43701
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33681_
.subckt MUX2X1 A=$abc$48160$new_n11304_ B=$abc$48160$new_n33681_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43703
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33683_
.subckt MUX2X1 A=$abc$48160$new_n11361_ B=$abc$48160$new_n33683_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43705
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33685_
.subckt MUX2X1 A=$abc$48160$new_n11417_ B=$abc$48160$new_n33685_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43707
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33687_
.subckt MUX2X1 A=$abc$48160$new_n11477_ B=$abc$48160$new_n33687_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43709
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33689_
.subckt MUX2X1 A=$abc$48160$new_n11535_ B=$abc$48160$new_n33689_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43711
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33691_
.subckt MUX2X1 A=$abc$48160$new_n11591_ B=$abc$48160$new_n33691_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43713
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33693_
.subckt MUX2X1 A=$abc$48160$new_n11647_ B=$abc$48160$new_n33693_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43715
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33695_
.subckt MUX2X1 A=$abc$48160$new_n11704_ B=$abc$48160$new_n33695_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43717
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33697_
.subckt MUX2X1 A=$abc$48160$new_n11760_ B=$abc$48160$new_n33697_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43719
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33699_
.subckt MUX2X1 A=$abc$48160$new_n11816_ B=$abc$48160$new_n33699_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43721
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33701_
.subckt MUX2X1 A=$abc$48160$new_n11873_ B=$abc$48160$new_n33701_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43723
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33703_
.subckt MUX2X1 A=$abc$48160$new_n11929_ B=$abc$48160$new_n33703_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43725
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33705_
.subckt MUX2X1 A=$abc$48160$new_n11985_ B=$abc$48160$new_n33705_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43727
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33707_
.subckt MUX2X1 A=$abc$48160$new_n12042_ B=$abc$48160$new_n33707_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43729
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33709_
.subckt MUX2X1 A=$abc$48160$new_n12099_ B=$abc$48160$new_n33709_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43731
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33711_
.subckt MUX2X1 A=$abc$48160$new_n12156_ B=$abc$48160$new_n33711_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43733
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33713_
.subckt MUX2X1 A=$abc$48160$new_n12216_ B=$abc$48160$new_n33713_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43735
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33715_
.subckt MUX2X1 A=$abc$48160$new_n12273_ B=$abc$48160$new_n33715_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43737
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33573_ Y=$abc$48160$new_n33717_
.subckt MUX2X1 A=$abc$48160$new_n12329_ B=$abc$48160$new_n33717_ S=$abc$48160$new_n33576_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43739
.subckt AND2X1 A=$abc$48160$new_n29962_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n33719_
.subckt AOI21X1 A=$abc$48160$new_n29764_ B=$abc$48160$new_n29967_ C=$abc$48160$new_n33719_ Y=$abc$48160$new_n33720_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33721_
.subckt MUX2X1 A=$abc$48160$new_n8690_ B=$abc$48160$new_n33721_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43741
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33723_
.subckt MUX2X1 A=$abc$48160$new_n8751_ B=$abc$48160$new_n33723_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43743
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33725_
.subckt MUX2X1 A=$abc$48160$new_n8807_ B=$abc$48160$new_n33725_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43745
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33727_
.subckt MUX2X1 A=$abc$48160$new_n8862_ B=$abc$48160$new_n33727_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43747
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33729_
.subckt MUX2X1 A=$abc$48160$new_n8916_ B=$abc$48160$new_n33729_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43749
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33731_
.subckt MUX2X1 A=$abc$48160$new_n8971_ B=$abc$48160$new_n33731_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43751
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33733_
.subckt MUX2X1 A=$abc$48160$new_n9027_ B=$abc$48160$new_n33733_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43753
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33735_
.subckt MUX2X1 A=$abc$48160$new_n9083_ B=$abc$48160$new_n33735_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43755
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33737_
.subckt MUX2X1 A=$abc$48160$new_n9138_ B=$abc$48160$new_n33737_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43757
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33739_
.subckt MUX2X1 A=$abc$48160$new_n9193_ B=$abc$48160$new_n33739_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43759
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33741_
.subckt MUX2X1 A=$abc$48160$new_n9248_ B=$abc$48160$new_n33741_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43761
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33743_
.subckt MUX2X1 A=$abc$48160$new_n9304_ B=$abc$48160$new_n33743_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43763
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33745_
.subckt MUX2X1 A=$abc$48160$new_n9359_ B=$abc$48160$new_n33745_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43765
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33747_
.subckt MUX2X1 A=$abc$48160$new_n9415_ B=$abc$48160$new_n33747_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43767
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33749_
.subckt MUX2X1 A=$abc$48160$new_n9469_ B=$abc$48160$new_n33749_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43769
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33751_
.subckt MUX2X1 A=$abc$48160$new_n9527_ B=$abc$48160$new_n33751_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43771
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33753_
.subckt MUX2X1 A=$abc$48160$new_n9584_ B=$abc$48160$new_n33753_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43773
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33755_
.subckt MUX2X1 A=$abc$48160$new_n9640_ B=$abc$48160$new_n33755_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43775
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33757_
.subckt MUX2X1 A=$abc$48160$new_n9697_ B=$abc$48160$new_n33757_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43777
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33759_
.subckt MUX2X1 A=$abc$48160$new_n9753_ B=$abc$48160$new_n33759_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43779
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33761_
.subckt MUX2X1 A=$abc$48160$new_n9808_ B=$abc$48160$new_n33761_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43781
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33763_
.subckt MUX2X1 A=$abc$48160$new_n9863_ B=$abc$48160$new_n33763_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43783
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33765_
.subckt MUX2X1 A=$abc$48160$new_n9920_ B=$abc$48160$new_n33765_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43785
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33767_
.subckt MUX2X1 A=$abc$48160$new_n9976_ B=$abc$48160$new_n33767_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43787
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33769_
.subckt MUX2X1 A=$abc$48160$new_n10032_ B=$abc$48160$new_n33769_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43789
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33771_
.subckt MUX2X1 A=$abc$48160$new_n10088_ B=$abc$48160$new_n33771_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43791
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33773_
.subckt MUX2X1 A=$abc$48160$new_n10144_ B=$abc$48160$new_n33773_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43793
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33775_
.subckt MUX2X1 A=$abc$48160$new_n10200_ B=$abc$48160$new_n33775_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43795
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33777_
.subckt MUX2X1 A=$abc$48160$new_n10259_ B=$abc$48160$new_n33777_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43797
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33779_
.subckt MUX2X1 A=$abc$48160$new_n10316_ B=$abc$48160$new_n33779_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43799
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33781_
.subckt MUX2X1 A=$abc$48160$new_n10373_ B=$abc$48160$new_n33781_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43801
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33783_
.subckt MUX2X1 A=$abc$48160$new_n10432_ B=$abc$48160$new_n33783_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43803
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33785_
.subckt MUX2X1 A=$abc$48160$new_n10489_ B=$abc$48160$new_n33785_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43805
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33787_
.subckt MUX2X1 A=$abc$48160$new_n10545_ B=$abc$48160$new_n33787_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43807
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33789_
.subckt MUX2X1 A=$abc$48160$new_n10602_ B=$abc$48160$new_n33789_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43809
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33791_
.subckt MUX2X1 A=$abc$48160$new_n10660_ B=$abc$48160$new_n33791_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43811
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33793_
.subckt MUX2X1 A=$abc$48160$new_n10716_ B=$abc$48160$new_n33793_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43813
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33795_
.subckt MUX2X1 A=$abc$48160$new_n10772_ B=$abc$48160$new_n33795_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43815
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33797_
.subckt MUX2X1 A=$abc$48160$new_n10829_ B=$abc$48160$new_n33797_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43817
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33799_
.subckt MUX2X1 A=$abc$48160$new_n10885_ B=$abc$48160$new_n33799_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43819
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33801_
.subckt MUX2X1 A=$abc$48160$new_n10941_ B=$abc$48160$new_n33801_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43821
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33803_
.subckt MUX2X1 A=$abc$48160$new_n10997_ B=$abc$48160$new_n33803_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43823
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33805_
.subckt MUX2X1 A=$abc$48160$new_n11053_ B=$abc$48160$new_n33805_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43825
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33807_
.subckt MUX2X1 A=$abc$48160$new_n11109_ B=$abc$48160$new_n33807_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43827
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33809_
.subckt MUX2X1 A=$abc$48160$new_n11168_ B=$abc$48160$new_n33809_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43829
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33811_
.subckt MUX2X1 A=$abc$48160$new_n11225_ B=$abc$48160$new_n33811_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43831
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33813_
.subckt MUX2X1 A=$abc$48160$new_n11281_ B=$abc$48160$new_n33813_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43833
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33815_
.subckt MUX2X1 A=$abc$48160$new_n11340_ B=$abc$48160$new_n33815_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43835
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33817_
.subckt MUX2X1 A=$abc$48160$new_n11397_ B=$abc$48160$new_n33817_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43837
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33819_
.subckt MUX2X1 A=$abc$48160$new_n11453_ B=$abc$48160$new_n33819_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43839
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33821_
.subckt MUX2X1 A=$abc$48160$new_n11513_ B=$abc$48160$new_n33821_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43841
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33823_
.subckt MUX2X1 A=$abc$48160$new_n11571_ B=$abc$48160$new_n33823_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43843
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33825_
.subckt MUX2X1 A=$abc$48160$new_n11627_ B=$abc$48160$new_n33825_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43845
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33827_
.subckt MUX2X1 A=$abc$48160$new_n11683_ B=$abc$48160$new_n33827_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43847
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33829_
.subckt MUX2X1 A=$abc$48160$new_n11740_ B=$abc$48160$new_n33829_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43849
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33831_
.subckt MUX2X1 A=$abc$48160$new_n11796_ B=$abc$48160$new_n33831_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43851
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33833_
.subckt MUX2X1 A=$abc$48160$new_n11852_ B=$abc$48160$new_n33833_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43853
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33835_
.subckt MUX2X1 A=$abc$48160$new_n11909_ B=$abc$48160$new_n33835_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43855
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33837_
.subckt MUX2X1 A=$abc$48160$new_n11965_ B=$abc$48160$new_n33837_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43857
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33839_
.subckt MUX2X1 A=$abc$48160$new_n12021_ B=$abc$48160$new_n33839_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43859
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33841_
.subckt MUX2X1 A=$abc$48160$new_n12078_ B=$abc$48160$new_n33841_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43861
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33843_
.subckt MUX2X1 A=$abc$48160$new_n12135_ B=$abc$48160$new_n33843_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43863
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33845_
.subckt MUX2X1 A=$abc$48160$new_n12192_ B=$abc$48160$new_n33845_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43865
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33847_
.subckt MUX2X1 A=$abc$48160$new_n12252_ B=$abc$48160$new_n33847_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43867
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33719_ Y=$abc$48160$new_n33849_
.subckt MUX2X1 A=$abc$48160$new_n12309_ B=$abc$48160$new_n33849_ S=$abc$48160$new_n33720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43869
.subckt AND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33851_
.subckt NAND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n30236_ Y=$abc$48160$new_n33852_
.subckt AOI21X1 A=$abc$48160$new_n28959_ B=$abc$48160$new_n30232_ C=$abc$48160$new_n33851_ Y=$abc$48160$new_n33853_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33854_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33855_
.subckt AOI22X1 A=$abc$48160$new_n8715_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33854_ D=$abc$48160$new_n33855_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43871
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33857_
.subckt AOI21X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33858_
.subckt AOI22X1 A=$abc$48160$new_n8773_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33857_ D=$abc$48160$new_n33858_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43873
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33860_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33861_
.subckt AOI22X1 A=$abc$48160$new_n8828_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33860_ D=$abc$48160$new_n33861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43875
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33863_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33864_
.subckt AOI22X1 A=$abc$48160$new_n8882_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33863_ D=$abc$48160$new_n33864_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43877
.subckt NAND2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33866_
.subckt AOI21X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33867_
.subckt AOI22X1 A=$abc$48160$new_n8937_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33866_ D=$abc$48160$new_n33867_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43879
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33869_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33870_
.subckt AOI22X1 A=$abc$48160$new_n8993_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33869_ D=$abc$48160$new_n33870_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43881
.subckt NAND2X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33872_
.subckt AOI21X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33873_
.subckt AOI22X1 A=$abc$48160$new_n9049_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33872_ D=$abc$48160$new_n33873_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43883
.subckt NAND2X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33875_
.subckt AOI21X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33876_
.subckt AOI22X1 A=$abc$48160$new_n9104_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33875_ D=$abc$48160$new_n33876_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43885
.subckt NAND2X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33878_
.subckt AOI21X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33879_
.subckt AOI22X1 A=$abc$48160$new_n9159_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33878_ D=$abc$48160$new_n33879_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43887
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33881_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33882_
.subckt AOI22X1 A=$abc$48160$new_n9214_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33881_ D=$abc$48160$new_n33882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43889
.subckt NAND2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33884_
.subckt AOI21X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33885_
.subckt AOI22X1 A=$abc$48160$new_n9270_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33884_ D=$abc$48160$new_n33885_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43891
.subckt NAND2X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n33852_ Y=$abc$48160$new_n33887_
.subckt AOI21X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n33851_ C=$abc$48160$new_n33853_ Y=$abc$48160$new_n33888_
.subckt AOI22X1 A=$abc$48160$new_n9325_ B=$abc$48160$new_n33853_ C=$abc$48160$new_n33887_ D=$abc$48160$new_n33888_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43893
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33890_
.subckt MUX2X1 A=$abc$48160$new_n9381_ B=$abc$48160$new_n33890_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43895
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33892_
.subckt MUX2X1 A=$abc$48160$new_n9435_ B=$abc$48160$new_n33892_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43897
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33894_
.subckt MUX2X1 A=$abc$48160$new_n9493_ B=$abc$48160$new_n33894_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43899
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33896_
.subckt MUX2X1 A=$abc$48160$new_n9550_ B=$abc$48160$new_n33896_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43901
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33898_
.subckt MUX2X1 A=$abc$48160$new_n9606_ B=$abc$48160$new_n33898_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43903
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33900_
.subckt MUX2X1 A=$abc$48160$new_n9663_ B=$abc$48160$new_n33900_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43905
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33902_
.subckt MUX2X1 A=$abc$48160$new_n9719_ B=$abc$48160$new_n33902_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43907
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33904_
.subckt MUX2X1 A=$abc$48160$new_n9774_ B=$abc$48160$new_n33904_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43909
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33906_
.subckt MUX2X1 A=$abc$48160$new_n9829_ B=$abc$48160$new_n33906_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43911
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33908_
.subckt MUX2X1 A=$abc$48160$new_n9886_ B=$abc$48160$new_n33908_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43913
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33910_
.subckt MUX2X1 A=$abc$48160$new_n9942_ B=$abc$48160$new_n33910_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43915
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33912_
.subckt MUX2X1 A=$abc$48160$new_n9998_ B=$abc$48160$new_n33912_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43917
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33914_
.subckt MUX2X1 A=$abc$48160$new_n10054_ B=$abc$48160$new_n33914_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43919
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33916_
.subckt MUX2X1 A=$abc$48160$new_n10110_ B=$abc$48160$new_n33916_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43921
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33918_
.subckt MUX2X1 A=$abc$48160$new_n10166_ B=$abc$48160$new_n33918_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43923
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33920_
.subckt MUX2X1 A=$abc$48160$new_n10225_ B=$abc$48160$new_n33920_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43925
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33922_
.subckt MUX2X1 A=$abc$48160$new_n10282_ B=$abc$48160$new_n33922_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43927
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33924_
.subckt MUX2X1 A=$abc$48160$new_n10339_ B=$abc$48160$new_n33924_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43929
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33926_
.subckt MUX2X1 A=$abc$48160$new_n10398_ B=$abc$48160$new_n33926_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43931
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33928_
.subckt MUX2X1 A=$abc$48160$new_n10455_ B=$abc$48160$new_n33928_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43933
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33930_
.subckt MUX2X1 A=$abc$48160$new_n10511_ B=$abc$48160$new_n33930_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43935
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33932_
.subckt MUX2X1 A=$abc$48160$new_n10568_ B=$abc$48160$new_n33932_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43937
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33934_
.subckt MUX2X1 A=$abc$48160$new_n10626_ B=$abc$48160$new_n33934_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43939
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33936_
.subckt MUX2X1 A=$abc$48160$new_n10682_ B=$abc$48160$new_n33936_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43941
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33938_
.subckt MUX2X1 A=$abc$48160$new_n10738_ B=$abc$48160$new_n33938_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43943
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33940_
.subckt MUX2X1 A=$abc$48160$new_n10795_ B=$abc$48160$new_n33940_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43945
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33942_
.subckt MUX2X1 A=$abc$48160$new_n10851_ B=$abc$48160$new_n33942_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43947
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33944_
.subckt MUX2X1 A=$abc$48160$new_n10907_ B=$abc$48160$new_n33944_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43949
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33946_
.subckt MUX2X1 A=$abc$48160$new_n10963_ B=$abc$48160$new_n33946_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43951
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33948_
.subckt MUX2X1 A=$abc$48160$new_n11019_ B=$abc$48160$new_n33948_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43953
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33950_
.subckt MUX2X1 A=$abc$48160$new_n11075_ B=$abc$48160$new_n33950_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43955
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33952_
.subckt MUX2X1 A=$abc$48160$new_n11134_ B=$abc$48160$new_n33952_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43957
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33954_
.subckt MUX2X1 A=$abc$48160$new_n11191_ B=$abc$48160$new_n33954_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43959
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33956_
.subckt MUX2X1 A=$abc$48160$new_n11247_ B=$abc$48160$new_n33956_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43961
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33958_
.subckt MUX2X1 A=$abc$48160$new_n11306_ B=$abc$48160$new_n33958_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43963
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33960_
.subckt MUX2X1 A=$abc$48160$new_n11363_ B=$abc$48160$new_n33960_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43965
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33962_
.subckt MUX2X1 A=$abc$48160$new_n11419_ B=$abc$48160$new_n33962_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43967
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33964_
.subckt MUX2X1 A=$abc$48160$new_n11479_ B=$abc$48160$new_n33964_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43969
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33966_
.subckt MUX2X1 A=$abc$48160$new_n11537_ B=$abc$48160$new_n33966_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43971
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33968_
.subckt MUX2X1 A=$abc$48160$new_n11593_ B=$abc$48160$new_n33968_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43973
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33970_
.subckt MUX2X1 A=$abc$48160$new_n11649_ B=$abc$48160$new_n33970_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43975
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33972_
.subckt MUX2X1 A=$abc$48160$new_n11706_ B=$abc$48160$new_n33972_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43977
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33974_
.subckt MUX2X1 A=$abc$48160$new_n11762_ B=$abc$48160$new_n33974_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43979
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33976_
.subckt MUX2X1 A=$abc$48160$new_n11818_ B=$abc$48160$new_n33976_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43981
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33978_
.subckt MUX2X1 A=$abc$48160$new_n11875_ B=$abc$48160$new_n33978_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43983
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33980_
.subckt MUX2X1 A=$abc$48160$new_n11931_ B=$abc$48160$new_n33980_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43985
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33982_
.subckt MUX2X1 A=$abc$48160$new_n11987_ B=$abc$48160$new_n33982_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43987
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33984_
.subckt MUX2X1 A=$abc$48160$new_n12044_ B=$abc$48160$new_n33984_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43989
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33986_
.subckt MUX2X1 A=$abc$48160$new_n12101_ B=$abc$48160$new_n33986_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43991
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33988_
.subckt MUX2X1 A=$abc$48160$new_n12158_ B=$abc$48160$new_n33988_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43993
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33990_
.subckt MUX2X1 A=$abc$48160$new_n12218_ B=$abc$48160$new_n33990_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43995
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33992_
.subckt MUX2X1 A=$abc$48160$new_n12275_ B=$abc$48160$new_n33992_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43997
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33851_ Y=$abc$48160$new_n33994_
.subckt MUX2X1 A=$abc$48160$new_n12331_ B=$abc$48160$new_n33994_ S=$abc$48160$new_n33853_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$43999
.subckt AND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n33996_
.subckt NAND2X1 A=$abc$48160$new_n30236_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n33997_
.subckt AOI21X1 A=$abc$48160$new_n30232_ B=$abc$48160$new_n30579_ C=$abc$48160$new_n33996_ Y=$abc$48160$new_n33998_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n33999_
.subckt MUX2X1 A=$abc$48160$new_n8716_ B=$abc$48160$new_n33999_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44001
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34001_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34002_
.subckt AOI22X1 A=$abc$48160$new_n8774_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34001_ D=$abc$48160$new_n34002_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44003
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34004_
.subckt MUX2X1 A=$abc$48160$new_n8829_ B=$abc$48160$new_n34004_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44005
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34006_
.subckt MUX2X1 A=$abc$48160$new_n8883_ B=$abc$48160$new_n34006_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44007
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34008_
.subckt MUX2X1 A=$abc$48160$new_n8938_ B=$abc$48160$new_n34008_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44009
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34010_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34011_
.subckt AOI22X1 A=$abc$48160$new_n8994_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34010_ D=$abc$48160$new_n34011_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44011
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34013_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34014_
.subckt AOI22X1 A=$abc$48160$new_n9050_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34013_ D=$abc$48160$new_n34014_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44013
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34016_
.subckt MUX2X1 A=$abc$48160$new_n9105_ B=$abc$48160$new_n34016_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44015
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34018_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34019_
.subckt AOI22X1 A=$abc$48160$new_n9160_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34018_ D=$abc$48160$new_n34019_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44017
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34021_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34022_
.subckt AOI22X1 A=$abc$48160$new_n9215_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34021_ D=$abc$48160$new_n34022_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44019
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34024_
.subckt MUX2X1 A=$abc$48160$new_n9271_ B=$abc$48160$new_n34024_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44021
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34026_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34027_
.subckt AOI22X1 A=$abc$48160$new_n9326_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34026_ D=$abc$48160$new_n34027_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44023
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34029_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34030_
.subckt AOI22X1 A=$abc$48160$new_n9382_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34029_ D=$abc$48160$new_n34030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44025
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34032_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34033_
.subckt AOI22X1 A=$abc$48160$new_n9436_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34032_ D=$abc$48160$new_n34033_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44027
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34035_
.subckt AOI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34036_
.subckt AOI22X1 A=$abc$48160$new_n9494_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34035_ D=$abc$48160$new_n34036_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44029
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34038_
.subckt AOI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34039_
.subckt AOI22X1 A=$abc$48160$new_n9551_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34038_ D=$abc$48160$new_n34039_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44031
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34041_
.subckt MUX2X1 A=$abc$48160$new_n9607_ B=$abc$48160$new_n34041_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44033
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34043_
.subckt MUX2X1 A=$abc$48160$new_n9664_ B=$abc$48160$new_n34043_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44035
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34045_
.subckt MUX2X1 A=$abc$48160$new_n9720_ B=$abc$48160$new_n34045_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44037
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34047_
.subckt MUX2X1 A=$abc$48160$new_n9775_ B=$abc$48160$new_n34047_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44039
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34049_
.subckt MUX2X1 A=$abc$48160$new_n9830_ B=$abc$48160$new_n34049_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44041
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34051_
.subckt MUX2X1 A=$abc$48160$new_n9887_ B=$abc$48160$new_n34051_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44043
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34053_
.subckt AOI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34054_
.subckt AOI22X1 A=$abc$48160$new_n9943_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34053_ D=$abc$48160$new_n34054_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44045
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n33996_ Y=$abc$48160$new_n34056_
.subckt AOI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n33997_ C=$abc$48160$new_n33998_ Y=$abc$48160$new_n34057_
.subckt AOI22X1 A=$abc$48160$new_n9999_ B=$abc$48160$new_n33998_ C=$abc$48160$new_n34056_ D=$abc$48160$new_n34057_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44047
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34059_
.subckt MUX2X1 A=$abc$48160$new_n10055_ B=$abc$48160$new_n34059_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44049
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34061_
.subckt MUX2X1 A=$abc$48160$new_n10111_ B=$abc$48160$new_n34061_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44051
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34063_
.subckt MUX2X1 A=$abc$48160$new_n10167_ B=$abc$48160$new_n34063_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44053
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34065_
.subckt MUX2X1 A=$abc$48160$new_n10226_ B=$abc$48160$new_n34065_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44055
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34067_
.subckt MUX2X1 A=$abc$48160$new_n10283_ B=$abc$48160$new_n34067_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44057
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34069_
.subckt MUX2X1 A=$abc$48160$new_n10340_ B=$abc$48160$new_n34069_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44059
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34071_
.subckt MUX2X1 A=$abc$48160$new_n10399_ B=$abc$48160$new_n34071_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44061
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34073_
.subckt MUX2X1 A=$abc$48160$new_n10456_ B=$abc$48160$new_n34073_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44063
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34075_
.subckt MUX2X1 A=$abc$48160$new_n10512_ B=$abc$48160$new_n34075_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44065
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34077_
.subckt MUX2X1 A=$abc$48160$new_n10569_ B=$abc$48160$new_n34077_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44067
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34079_
.subckt MUX2X1 A=$abc$48160$new_n10627_ B=$abc$48160$new_n34079_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44069
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34081_
.subckt MUX2X1 A=$abc$48160$new_n10683_ B=$abc$48160$new_n34081_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44071
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34083_
.subckt MUX2X1 A=$abc$48160$new_n10739_ B=$abc$48160$new_n34083_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44073
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34085_
.subckt MUX2X1 A=$abc$48160$new_n10796_ B=$abc$48160$new_n34085_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44075
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34087_
.subckt MUX2X1 A=$abc$48160$new_n10852_ B=$abc$48160$new_n34087_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44077
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34089_
.subckt MUX2X1 A=$abc$48160$new_n10908_ B=$abc$48160$new_n34089_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44079
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34091_
.subckt MUX2X1 A=$abc$48160$new_n10964_ B=$abc$48160$new_n34091_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44081
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34093_
.subckt MUX2X1 A=$abc$48160$new_n11020_ B=$abc$48160$new_n34093_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44083
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34095_
.subckt MUX2X1 A=$abc$48160$new_n11076_ B=$abc$48160$new_n34095_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44085
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34097_
.subckt MUX2X1 A=$abc$48160$new_n11135_ B=$abc$48160$new_n34097_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44087
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34099_
.subckt MUX2X1 A=$abc$48160$new_n11192_ B=$abc$48160$new_n34099_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44089
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34101_
.subckt MUX2X1 A=$abc$48160$new_n11248_ B=$abc$48160$new_n34101_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44091
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34103_
.subckt MUX2X1 A=$abc$48160$new_n11307_ B=$abc$48160$new_n34103_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44093
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34105_
.subckt MUX2X1 A=$abc$48160$new_n11364_ B=$abc$48160$new_n34105_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44095
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34107_
.subckt MUX2X1 A=$abc$48160$new_n11420_ B=$abc$48160$new_n34107_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44097
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34109_
.subckt MUX2X1 A=$abc$48160$new_n11480_ B=$abc$48160$new_n34109_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44099
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34111_
.subckt MUX2X1 A=$abc$48160$new_n11538_ B=$abc$48160$new_n34111_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44101
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34113_
.subckt MUX2X1 A=$abc$48160$new_n11594_ B=$abc$48160$new_n34113_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44103
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34115_
.subckt MUX2X1 A=$abc$48160$new_n11650_ B=$abc$48160$new_n34115_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44105
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34117_
.subckt MUX2X1 A=$abc$48160$new_n11707_ B=$abc$48160$new_n34117_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44107
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34119_
.subckt MUX2X1 A=$abc$48160$new_n11763_ B=$abc$48160$new_n34119_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44109
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34121_
.subckt MUX2X1 A=$abc$48160$new_n11819_ B=$abc$48160$new_n34121_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44111
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34123_
.subckt MUX2X1 A=$abc$48160$new_n11876_ B=$abc$48160$new_n34123_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44113
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34125_
.subckt MUX2X1 A=$abc$48160$new_n11932_ B=$abc$48160$new_n34125_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44115
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34127_
.subckt MUX2X1 A=$abc$48160$new_n11988_ B=$abc$48160$new_n34127_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44117
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34129_
.subckt MUX2X1 A=$abc$48160$new_n12045_ B=$abc$48160$new_n34129_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44119
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34131_
.subckt MUX2X1 A=$abc$48160$new_n12102_ B=$abc$48160$new_n34131_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44121
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34133_
.subckt MUX2X1 A=$abc$48160$new_n12159_ B=$abc$48160$new_n34133_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44123
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34135_
.subckt MUX2X1 A=$abc$48160$new_n12219_ B=$abc$48160$new_n34135_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44125
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34137_
.subckt MUX2X1 A=$abc$48160$new_n12276_ B=$abc$48160$new_n34137_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44127
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n33996_ Y=$abc$48160$new_n34139_
.subckt MUX2X1 A=$abc$48160$new_n12332_ B=$abc$48160$new_n34139_ S=$abc$48160$new_n33998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44129
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n30237_ Y=$abc$48160$new_n34141_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n30237_ Y=$abc$48160$new_n34142_
.subckt NAND2X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n30231_ Y=$abc$48160$new_n34143_
.subckt AND2X1 A=$abc$48160$new_n34142_ B=$abc$48160$new_n34143_ Y=$abc$48160$new_n34144_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34145_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34146_
.subckt AOI22X1 A=$abc$48160$new_n8718_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34145_ D=$abc$48160$new_n34146_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44131
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34148_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34149_
.subckt AOI22X1 A=$abc$48160$new_n8775_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34148_ D=$abc$48160$new_n34149_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44133
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34151_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34152_
.subckt AOI22X1 A=$abc$48160$new_n8830_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34151_ D=$abc$48160$new_n34152_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44135
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34154_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34155_
.subckt AOI22X1 A=$abc$48160$new_n8884_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34154_ D=$abc$48160$new_n34155_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44137
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34157_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34158_
.subckt AOI22X1 A=$abc$48160$new_n8939_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34157_ D=$abc$48160$new_n34158_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44139
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34160_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34161_
.subckt AOI22X1 A=$abc$48160$new_n8995_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34160_ D=$abc$48160$new_n34161_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44141
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34163_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34164_
.subckt AOI22X1 A=$abc$48160$new_n9051_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34163_ D=$abc$48160$new_n34164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44143
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34166_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34167_
.subckt AOI22X1 A=$abc$48160$new_n9106_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34166_ D=$abc$48160$new_n34167_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44145
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34169_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34170_
.subckt AOI22X1 A=$abc$48160$new_n9161_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34169_ D=$abc$48160$new_n34170_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44147
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34172_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34173_
.subckt AOI22X1 A=$abc$48160$new_n9216_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34172_ D=$abc$48160$new_n34173_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44149
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34175_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34176_
.subckt AOI22X1 A=$abc$48160$new_n9272_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34175_ D=$abc$48160$new_n34176_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44151
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34178_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34179_
.subckt AOI22X1 A=$abc$48160$new_n9327_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34178_ D=$abc$48160$new_n34179_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44153
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34181_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34182_
.subckt AOI22X1 A=$abc$48160$new_n9383_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34181_ D=$abc$48160$new_n34182_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44155
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34184_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34185_
.subckt AOI22X1 A=$abc$48160$new_n9437_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34184_ D=$abc$48160$new_n34185_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44157
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34187_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34188_
.subckt AOI22X1 A=$abc$48160$new_n9495_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34187_ D=$abc$48160$new_n34188_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44159
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34190_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34191_
.subckt AOI22X1 A=$abc$48160$new_n9552_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34190_ D=$abc$48160$new_n34191_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44161
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34193_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34194_
.subckt AOI22X1 A=$abc$48160$new_n9608_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34193_ D=$abc$48160$new_n34194_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44163
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34196_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34197_
.subckt AOI22X1 A=$abc$48160$new_n9665_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34196_ D=$abc$48160$new_n34197_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44165
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34199_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34200_
.subckt AOI22X1 A=$abc$48160$new_n9721_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34199_ D=$abc$48160$new_n34200_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44167
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34202_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34203_
.subckt AOI22X1 A=$abc$48160$new_n9776_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34202_ D=$abc$48160$new_n34203_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44169
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34205_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34206_
.subckt AOI22X1 A=$abc$48160$new_n9831_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34205_ D=$abc$48160$new_n34206_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44171
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34208_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34209_
.subckt AOI22X1 A=$abc$48160$new_n9888_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34208_ D=$abc$48160$new_n34209_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44173
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34211_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34212_
.subckt AOI22X1 A=$abc$48160$new_n9944_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34211_ D=$abc$48160$new_n34212_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44175
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34214_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34215_
.subckt AOI22X1 A=$abc$48160$new_n10000_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34214_ D=$abc$48160$new_n34215_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44177
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34217_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34218_
.subckt AOI22X1 A=$abc$48160$new_n10056_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34217_ D=$abc$48160$new_n34218_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44179
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34220_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34221_
.subckt AOI22X1 A=$abc$48160$new_n10112_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34220_ D=$abc$48160$new_n34221_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44181
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34223_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34224_
.subckt AOI22X1 A=$abc$48160$new_n10168_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34223_ D=$abc$48160$new_n34224_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44183
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34226_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34227_
.subckt AOI22X1 A=$abc$48160$new_n10227_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34226_ D=$abc$48160$new_n34227_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44185
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34229_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34230_
.subckt AOI22X1 A=$abc$48160$new_n10284_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34229_ D=$abc$48160$new_n34230_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44187
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34232_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34233_
.subckt AOI22X1 A=$abc$48160$new_n10341_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34232_ D=$abc$48160$new_n34233_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44189
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34235_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34236_
.subckt AOI22X1 A=$abc$48160$new_n10400_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34235_ D=$abc$48160$new_n34236_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44191
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34238_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34239_
.subckt AOI22X1 A=$abc$48160$new_n10457_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34238_ D=$abc$48160$new_n34239_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44193
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34241_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34242_
.subckt AOI22X1 A=$abc$48160$new_n10513_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34241_ D=$abc$48160$new_n34242_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44195
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34244_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34245_
.subckt AOI22X1 A=$abc$48160$new_n10570_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34244_ D=$abc$48160$new_n34245_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44197
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34247_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34248_
.subckt AOI22X1 A=$abc$48160$new_n10628_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34247_ D=$abc$48160$new_n34248_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44199
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34250_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34251_
.subckt AOI22X1 A=$abc$48160$new_n10684_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34250_ D=$abc$48160$new_n34251_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44201
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34253_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34254_
.subckt AOI22X1 A=$abc$48160$new_n10740_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34253_ D=$abc$48160$new_n34254_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44203
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34256_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34257_
.subckt AOI22X1 A=$abc$48160$new_n10797_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34256_ D=$abc$48160$new_n34257_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44205
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34259_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34260_
.subckt AOI22X1 A=$abc$48160$new_n10853_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34259_ D=$abc$48160$new_n34260_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44207
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34262_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34263_
.subckt AOI22X1 A=$abc$48160$new_n10909_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34262_ D=$abc$48160$new_n34263_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44209
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34265_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34266_
.subckt AOI22X1 A=$abc$48160$new_n10965_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34265_ D=$abc$48160$new_n34266_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44211
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34268_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34269_
.subckt AOI22X1 A=$abc$48160$new_n11021_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34268_ D=$abc$48160$new_n34269_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44213
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34271_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34272_
.subckt AOI22X1 A=$abc$48160$new_n11077_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34271_ D=$abc$48160$new_n34272_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44215
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34274_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34275_
.subckt AOI22X1 A=$abc$48160$new_n11136_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34274_ D=$abc$48160$new_n34275_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44217
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34277_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34278_
.subckt AOI22X1 A=$abc$48160$new_n11193_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34277_ D=$abc$48160$new_n34278_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44219
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34280_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34281_
.subckt AOI22X1 A=$abc$48160$new_n11249_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34280_ D=$abc$48160$new_n34281_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44221
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34283_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34284_
.subckt AOI22X1 A=$abc$48160$new_n11308_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34283_ D=$abc$48160$new_n34284_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44223
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34286_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34287_
.subckt AOI22X1 A=$abc$48160$new_n11365_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34286_ D=$abc$48160$new_n34287_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44225
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34289_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34290_
.subckt AOI22X1 A=$abc$48160$new_n11421_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34289_ D=$abc$48160$new_n34290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44227
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34292_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34293_
.subckt AOI22X1 A=$abc$48160$new_n11481_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34292_ D=$abc$48160$new_n34293_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44229
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34295_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34296_
.subckt AOI22X1 A=$abc$48160$new_n11539_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34295_ D=$abc$48160$new_n34296_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44231
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34298_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34299_
.subckt AOI22X1 A=$abc$48160$new_n11595_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34298_ D=$abc$48160$new_n34299_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44233
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34301_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34302_
.subckt AOI22X1 A=$abc$48160$new_n11651_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34301_ D=$abc$48160$new_n34302_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44235
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34304_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34305_
.subckt AOI22X1 A=$abc$48160$new_n11708_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34304_ D=$abc$48160$new_n34305_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44237
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34307_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34308_
.subckt AOI22X1 A=$abc$48160$new_n11764_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34307_ D=$abc$48160$new_n34308_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44239
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34310_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34311_
.subckt AOI22X1 A=$abc$48160$new_n11820_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34310_ D=$abc$48160$new_n34311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44241
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34313_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34314_
.subckt AOI22X1 A=$abc$48160$new_n11877_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34313_ D=$abc$48160$new_n34314_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44243
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34316_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34317_
.subckt AOI22X1 A=$abc$48160$new_n11933_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34316_ D=$abc$48160$new_n34317_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44245
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34319_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34320_
.subckt AOI22X1 A=$abc$48160$new_n11989_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34319_ D=$abc$48160$new_n34320_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44247
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34322_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34323_
.subckt AOI22X1 A=$abc$48160$new_n12046_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34322_ D=$abc$48160$new_n34323_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44249
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34325_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34326_
.subckt AOI22X1 A=$abc$48160$new_n12103_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34325_ D=$abc$48160$new_n34326_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44251
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34328_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34329_
.subckt AOI22X1 A=$abc$48160$new_n12160_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34328_ D=$abc$48160$new_n34329_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44253
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34331_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34332_
.subckt AOI22X1 A=$abc$48160$new_n12220_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34331_ D=$abc$48160$new_n34332_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44255
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34334_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34335_
.subckt AOI22X1 A=$abc$48160$new_n12277_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34334_ D=$abc$48160$new_n34335_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44257
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n34141_ Y=$abc$48160$new_n34337_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n34143_ C=$abc$48160$new_n34142_ Y=$abc$48160$new_n34338_
.subckt AOI22X1 A=$abc$48160$new_n12333_ B=$abc$48160$new_n34144_ C=$abc$48160$new_n34337_ D=$abc$48160$new_n34338_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44259
.subckt AND2X1 A=$abc$48160$new_n28594_ B=$abc$48160$new_n28753_ Y=$abc$48160$new_n34340_
.subckt NAND2X1 A=$abc$48160$new_n28594_ B=$abc$48160$new_n28753_ Y=$abc$48160$new_n34341_
.subckt NAND2X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n28747_ Y=$abc$48160$new_n34342_
.subckt AND2X1 A=$abc$48160$new_n34341_ B=$abc$48160$new_n34342_ Y=$abc$48160$new_n34343_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34344_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34345_
.subckt AOI22X1 A=$abc$48160$new_n8719_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34344_ D=$abc$48160$new_n34345_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44261
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34347_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34348_
.subckt AOI22X1 A=$abc$48160$new_n8776_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34347_ D=$abc$48160$new_n34348_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44263
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34350_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34351_
.subckt AOI22X1 A=$abc$48160$new_n8831_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34350_ D=$abc$48160$new_n34351_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44265
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34353_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34354_
.subckt AOI22X1 A=$abc$48160$new_n8885_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34353_ D=$abc$48160$new_n34354_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44267
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34356_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34357_
.subckt AOI22X1 A=$abc$48160$new_n8940_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34356_ D=$abc$48160$new_n34357_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44269
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34359_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34360_
.subckt AOI22X1 A=$abc$48160$new_n8996_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34359_ D=$abc$48160$new_n34360_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44271
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34362_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34363_
.subckt AOI22X1 A=$abc$48160$new_n9052_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34362_ D=$abc$48160$new_n34363_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44273
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34365_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34366_
.subckt AOI22X1 A=$abc$48160$new_n9107_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34365_ D=$abc$48160$new_n34366_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44275
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34368_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34369_
.subckt AOI22X1 A=$abc$48160$new_n9162_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34368_ D=$abc$48160$new_n34369_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44277
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34371_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34372_
.subckt AOI22X1 A=$abc$48160$new_n9217_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34371_ D=$abc$48160$new_n34372_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44279
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34374_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34375_
.subckt AOI22X1 A=$abc$48160$new_n9273_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34374_ D=$abc$48160$new_n34375_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44281
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34377_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34378_
.subckt AOI22X1 A=$abc$48160$new_n9328_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34377_ D=$abc$48160$new_n34378_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44283
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34380_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34381_
.subckt AOI22X1 A=$abc$48160$new_n9384_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34380_ D=$abc$48160$new_n34381_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44285
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34383_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34384_
.subckt AOI22X1 A=$abc$48160$new_n9438_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34383_ D=$abc$48160$new_n34384_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44287
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34386_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34387_
.subckt AOI22X1 A=$abc$48160$new_n9496_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34386_ D=$abc$48160$new_n34387_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44289
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34389_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34390_
.subckt AOI22X1 A=$abc$48160$new_n9553_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34389_ D=$abc$48160$new_n34390_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44291
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34392_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34393_
.subckt AOI22X1 A=$abc$48160$new_n9609_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34392_ D=$abc$48160$new_n34393_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44293
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34395_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34396_
.subckt AOI22X1 A=$abc$48160$new_n9666_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34395_ D=$abc$48160$new_n34396_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44295
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34398_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34399_
.subckt AOI22X1 A=$abc$48160$new_n9722_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34398_ D=$abc$48160$new_n34399_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44297
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34401_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34402_
.subckt AOI22X1 A=$abc$48160$new_n9777_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34401_ D=$abc$48160$new_n34402_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44299
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34404_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34405_
.subckt AOI22X1 A=$abc$48160$new_n9832_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34404_ D=$abc$48160$new_n34405_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44301
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34407_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34408_
.subckt AOI22X1 A=$abc$48160$new_n9889_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34407_ D=$abc$48160$new_n34408_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44303
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34410_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34411_
.subckt AOI22X1 A=$abc$48160$new_n9945_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34410_ D=$abc$48160$new_n34411_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44305
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34413_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34414_
.subckt AOI22X1 A=$abc$48160$new_n10001_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34413_ D=$abc$48160$new_n34414_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44307
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34416_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34417_
.subckt AOI22X1 A=$abc$48160$new_n10057_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34416_ D=$abc$48160$new_n34417_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44309
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34419_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34420_
.subckt AOI22X1 A=$abc$48160$new_n10113_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34419_ D=$abc$48160$new_n34420_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44311
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34422_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34423_
.subckt AOI22X1 A=$abc$48160$new_n10169_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34422_ D=$abc$48160$new_n34423_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44313
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34425_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34426_
.subckt AOI22X1 A=$abc$48160$new_n10228_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34425_ D=$abc$48160$new_n34426_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44315
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34428_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34429_
.subckt AOI22X1 A=$abc$48160$new_n10285_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34428_ D=$abc$48160$new_n34429_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44317
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34431_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34432_
.subckt AOI22X1 A=$abc$48160$new_n10342_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34431_ D=$abc$48160$new_n34432_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44319
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34434_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34435_
.subckt AOI22X1 A=$abc$48160$new_n10401_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34434_ D=$abc$48160$new_n34435_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44321
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34437_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34438_
.subckt AOI22X1 A=$abc$48160$new_n10458_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34437_ D=$abc$48160$new_n34438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44323
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34440_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34441_
.subckt AOI22X1 A=$abc$48160$new_n10514_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34440_ D=$abc$48160$new_n34441_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44325
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34443_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34444_
.subckt AOI22X1 A=$abc$48160$new_n10571_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34443_ D=$abc$48160$new_n34444_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44327
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34446_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34447_
.subckt AOI22X1 A=$abc$48160$new_n10629_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34446_ D=$abc$48160$new_n34447_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44329
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34449_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34450_
.subckt AOI22X1 A=$abc$48160$new_n10685_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34449_ D=$abc$48160$new_n34450_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44331
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34452_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34453_
.subckt AOI22X1 A=$abc$48160$new_n10741_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34452_ D=$abc$48160$new_n34453_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44333
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34455_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34456_
.subckt AOI22X1 A=$abc$48160$new_n10798_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34455_ D=$abc$48160$new_n34456_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44335
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34458_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34459_
.subckt AOI22X1 A=$abc$48160$new_n10854_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34458_ D=$abc$48160$new_n34459_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44337
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34461_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34462_
.subckt AOI22X1 A=$abc$48160$new_n10910_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34461_ D=$abc$48160$new_n34462_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44339
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34464_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34465_
.subckt AOI22X1 A=$abc$48160$new_n10966_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34464_ D=$abc$48160$new_n34465_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44341
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34467_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34468_
.subckt AOI22X1 A=$abc$48160$new_n11022_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34467_ D=$abc$48160$new_n34468_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44343
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34470_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34471_
.subckt AOI22X1 A=$abc$48160$new_n11078_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34470_ D=$abc$48160$new_n34471_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44345
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34473_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34474_
.subckt AOI22X1 A=$abc$48160$new_n11137_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34473_ D=$abc$48160$new_n34474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44347
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34476_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34477_
.subckt AOI22X1 A=$abc$48160$new_n11194_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34476_ D=$abc$48160$new_n34477_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44349
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34479_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34480_
.subckt AOI22X1 A=$abc$48160$new_n11250_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34479_ D=$abc$48160$new_n34480_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44351
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34482_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34483_
.subckt AOI22X1 A=$abc$48160$new_n11309_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34482_ D=$abc$48160$new_n34483_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44353
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34485_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34486_
.subckt AOI22X1 A=$abc$48160$new_n11366_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34485_ D=$abc$48160$new_n34486_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44355
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34488_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34489_
.subckt AOI22X1 A=$abc$48160$new_n11422_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34488_ D=$abc$48160$new_n34489_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44357
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34491_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34492_
.subckt AOI22X1 A=$abc$48160$new_n11482_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34491_ D=$abc$48160$new_n34492_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44359
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34494_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34495_
.subckt AOI22X1 A=$abc$48160$new_n11540_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34494_ D=$abc$48160$new_n34495_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44361
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34497_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34498_
.subckt AOI22X1 A=$abc$48160$new_n11596_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34497_ D=$abc$48160$new_n34498_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44363
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34500_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34501_
.subckt AOI22X1 A=$abc$48160$new_n11652_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34500_ D=$abc$48160$new_n34501_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44365
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34503_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34504_
.subckt AOI22X1 A=$abc$48160$new_n11709_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34503_ D=$abc$48160$new_n34504_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44367
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34506_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34507_
.subckt AOI22X1 A=$abc$48160$new_n11765_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34506_ D=$abc$48160$new_n34507_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44369
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34509_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34510_
.subckt AOI22X1 A=$abc$48160$new_n11821_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34509_ D=$abc$48160$new_n34510_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44371
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34512_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34513_
.subckt AOI22X1 A=$abc$48160$new_n11878_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34512_ D=$abc$48160$new_n34513_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44373
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34515_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34516_
.subckt AOI22X1 A=$abc$48160$new_n11934_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34515_ D=$abc$48160$new_n34516_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44375
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34518_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34519_
.subckt AOI22X1 A=$abc$48160$new_n11990_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34518_ D=$abc$48160$new_n34519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44377
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34521_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34522_
.subckt AOI22X1 A=$abc$48160$new_n12047_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34521_ D=$abc$48160$new_n34522_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44379
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34524_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34525_
.subckt AOI22X1 A=$abc$48160$new_n12104_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34524_ D=$abc$48160$new_n34525_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44381
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34527_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34528_
.subckt AOI22X1 A=$abc$48160$new_n12161_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34527_ D=$abc$48160$new_n34528_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44383
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34530_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34531_
.subckt AOI22X1 A=$abc$48160$new_n12221_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34530_ D=$abc$48160$new_n34531_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44385
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34533_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34534_
.subckt AOI22X1 A=$abc$48160$new_n12278_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34533_ D=$abc$48160$new_n34534_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44387
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n34340_ Y=$abc$48160$new_n34536_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n34342_ C=$abc$48160$new_n34341_ Y=$abc$48160$new_n34537_
.subckt AOI22X1 A=$abc$48160$new_n12334_ B=$abc$48160$new_n34343_ C=$abc$48160$new_n34536_ D=$abc$48160$new_n34537_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44389
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29962_ Y=$abc$48160$new_n34539_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29962_ Y=$abc$48160$new_n34540_
.subckt NAND2X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n29966_ Y=$abc$48160$new_n34541_
.subckt AND2X1 A=$abc$48160$new_n34540_ B=$abc$48160$new_n34541_ Y=$abc$48160$new_n34542_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34543_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34544_
.subckt AOI22X1 A=$abc$48160$new_n8720_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34543_ D=$abc$48160$new_n34544_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44391
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34546_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34547_
.subckt AOI22X1 A=$abc$48160$new_n8777_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34546_ D=$abc$48160$new_n34547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44393
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34549_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34550_
.subckt AOI22X1 A=$abc$48160$new_n8832_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34549_ D=$abc$48160$new_n34550_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44395
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34552_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34553_
.subckt AOI22X1 A=$abc$48160$new_n8886_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34552_ D=$abc$48160$new_n34553_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44397
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34555_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34556_
.subckt AOI22X1 A=$abc$48160$new_n8941_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34555_ D=$abc$48160$new_n34556_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44399
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34558_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34559_
.subckt AOI22X1 A=$abc$48160$new_n8997_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34558_ D=$abc$48160$new_n34559_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44401
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34561_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34562_
.subckt AOI22X1 A=$abc$48160$new_n9053_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34561_ D=$abc$48160$new_n34562_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44403
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34564_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34565_
.subckt AOI22X1 A=$abc$48160$new_n9108_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34564_ D=$abc$48160$new_n34565_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44405
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34567_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34568_
.subckt AOI22X1 A=$abc$48160$new_n9163_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34567_ D=$abc$48160$new_n34568_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44407
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34570_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34571_
.subckt AOI22X1 A=$abc$48160$new_n9218_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34570_ D=$abc$48160$new_n34571_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44409
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34573_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34574_
.subckt AOI22X1 A=$abc$48160$new_n9274_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34573_ D=$abc$48160$new_n34574_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44411
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34576_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34577_
.subckt AOI22X1 A=$abc$48160$new_n9329_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34576_ D=$abc$48160$new_n34577_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44413
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34579_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34580_
.subckt AOI22X1 A=$abc$48160$new_n9385_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34579_ D=$abc$48160$new_n34580_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44415
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34582_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34583_
.subckt AOI22X1 A=$abc$48160$new_n9439_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34582_ D=$abc$48160$new_n34583_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44417
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34585_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34586_
.subckt AOI22X1 A=$abc$48160$new_n9497_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34585_ D=$abc$48160$new_n34586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44419
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34588_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34589_
.subckt AOI22X1 A=$abc$48160$new_n9554_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34588_ D=$abc$48160$new_n34589_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44421
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34591_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34592_
.subckt AOI22X1 A=$abc$48160$new_n9610_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34591_ D=$abc$48160$new_n34592_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44423
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34594_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34595_
.subckt AOI22X1 A=$abc$48160$new_n9667_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34594_ D=$abc$48160$new_n34595_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44425
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34597_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34598_
.subckt AOI22X1 A=$abc$48160$new_n9723_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34597_ D=$abc$48160$new_n34598_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44427
.subckt NAND2X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34600_
.subckt OAI21X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34601_
.subckt AOI22X1 A=$abc$48160$new_n9778_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34600_ D=$abc$48160$new_n34601_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44429
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34603_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34604_
.subckt AOI22X1 A=$abc$48160$new_n9833_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34603_ D=$abc$48160$new_n34604_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44431
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34606_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34607_
.subckt AOI22X1 A=$abc$48160$new_n9890_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34606_ D=$abc$48160$new_n34607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44433
.subckt NAND2X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34609_
.subckt OAI21X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34610_
.subckt AOI22X1 A=$abc$48160$new_n9946_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34609_ D=$abc$48160$new_n34610_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44435
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34612_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34613_
.subckt AOI22X1 A=$abc$48160$new_n10002_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34612_ D=$abc$48160$new_n34613_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44437
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34615_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34616_
.subckt AOI22X1 A=$abc$48160$new_n10058_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34615_ D=$abc$48160$new_n34616_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44439
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34618_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34619_
.subckt AOI22X1 A=$abc$48160$new_n10114_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34618_ D=$abc$48160$new_n34619_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44441
.subckt NAND2X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34621_
.subckt OAI21X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34622_
.subckt AOI22X1 A=$abc$48160$new_n10170_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34621_ D=$abc$48160$new_n34622_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44443
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34624_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34625_
.subckt AOI22X1 A=$abc$48160$new_n10229_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34624_ D=$abc$48160$new_n34625_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44445
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34627_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34628_
.subckt AOI22X1 A=$abc$48160$new_n10286_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34627_ D=$abc$48160$new_n34628_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44447
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34630_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34631_
.subckt AOI22X1 A=$abc$48160$new_n10343_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34630_ D=$abc$48160$new_n34631_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44449
.subckt NAND2X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34633_
.subckt OAI21X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34634_
.subckt AOI22X1 A=$abc$48160$new_n10402_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34633_ D=$abc$48160$new_n34634_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44451
.subckt NAND2X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34636_
.subckt OAI21X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34637_
.subckt AOI22X1 A=$abc$48160$new_n10459_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34636_ D=$abc$48160$new_n34637_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44453
.subckt NAND2X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34639_
.subckt OAI21X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34640_
.subckt AOI22X1 A=$abc$48160$new_n10515_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34639_ D=$abc$48160$new_n34640_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44455
.subckt NAND2X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34642_
.subckt OAI21X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34643_
.subckt AOI22X1 A=$abc$48160$new_n10572_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34642_ D=$abc$48160$new_n34643_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44457
.subckt NAND2X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34645_
.subckt OAI21X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34646_
.subckt AOI22X1 A=$abc$48160$new_n10630_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34645_ D=$abc$48160$new_n34646_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44459
.subckt NAND2X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34648_
.subckt OAI21X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34649_
.subckt AOI22X1 A=$abc$48160$new_n10686_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34648_ D=$abc$48160$new_n34649_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44461
.subckt NAND2X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34651_
.subckt OAI21X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34652_
.subckt AOI22X1 A=$abc$48160$new_n10742_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34651_ D=$abc$48160$new_n34652_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44463
.subckt NAND2X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34654_
.subckt OAI21X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34655_
.subckt AOI22X1 A=$abc$48160$new_n10799_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34654_ D=$abc$48160$new_n34655_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44465
.subckt NAND2X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34657_
.subckt OAI21X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34658_
.subckt AOI22X1 A=$abc$48160$new_n10855_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34657_ D=$abc$48160$new_n34658_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44467
.subckt NAND2X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34660_
.subckt OAI21X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34661_
.subckt AOI22X1 A=$abc$48160$new_n10911_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34660_ D=$abc$48160$new_n34661_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44469
.subckt NAND2X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34663_
.subckt OAI21X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34664_
.subckt AOI22X1 A=$abc$48160$new_n10967_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34663_ D=$abc$48160$new_n34664_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44471
.subckt NAND2X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34666_
.subckt OAI21X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34667_
.subckt AOI22X1 A=$abc$48160$new_n11023_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34666_ D=$abc$48160$new_n34667_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44473
.subckt NAND2X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34669_
.subckt OAI21X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34670_
.subckt AOI22X1 A=$abc$48160$new_n11079_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34669_ D=$abc$48160$new_n34670_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44475
.subckt NAND2X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34672_
.subckt OAI21X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34673_
.subckt AOI22X1 A=$abc$48160$new_n11138_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34672_ D=$abc$48160$new_n34673_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44477
.subckt NAND2X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34675_
.subckt OAI21X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34676_
.subckt AOI22X1 A=$abc$48160$new_n11195_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34675_ D=$abc$48160$new_n34676_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44479
.subckt NAND2X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34678_
.subckt OAI21X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34679_
.subckt AOI22X1 A=$abc$48160$new_n11251_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34678_ D=$abc$48160$new_n34679_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44481
.subckt NAND2X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34681_
.subckt OAI21X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34682_
.subckt AOI22X1 A=$abc$48160$new_n11310_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34681_ D=$abc$48160$new_n34682_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44483
.subckt NAND2X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34684_
.subckt OAI21X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34685_
.subckt AOI22X1 A=$abc$48160$new_n11367_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34684_ D=$abc$48160$new_n34685_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44485
.subckt NAND2X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34687_
.subckt OAI21X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34688_
.subckt AOI22X1 A=$abc$48160$new_n11423_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34687_ D=$abc$48160$new_n34688_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44487
.subckt NAND2X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34690_
.subckt OAI21X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34691_
.subckt AOI22X1 A=$abc$48160$new_n11483_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34690_ D=$abc$48160$new_n34691_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44489
.subckt NAND2X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34693_
.subckt OAI21X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34694_
.subckt AOI22X1 A=$abc$48160$new_n11541_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34693_ D=$abc$48160$new_n34694_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44491
.subckt NAND2X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34696_
.subckt OAI21X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34697_
.subckt AOI22X1 A=$abc$48160$new_n11597_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34696_ D=$abc$48160$new_n34697_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44493
.subckt NAND2X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34699_
.subckt OAI21X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34700_
.subckt AOI22X1 A=$abc$48160$new_n11653_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34699_ D=$abc$48160$new_n34700_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44495
.subckt NAND2X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34702_
.subckt OAI21X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34703_
.subckt AOI22X1 A=$abc$48160$new_n11710_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34702_ D=$abc$48160$new_n34703_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44497
.subckt NAND2X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34705_
.subckt OAI21X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34706_
.subckt AOI22X1 A=$abc$48160$new_n11766_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34705_ D=$abc$48160$new_n34706_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44499
.subckt NAND2X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34708_
.subckt OAI21X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34709_
.subckt AOI22X1 A=$abc$48160$new_n11822_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34708_ D=$abc$48160$new_n34709_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44501
.subckt NAND2X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34711_
.subckt OAI21X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34712_
.subckt AOI22X1 A=$abc$48160$new_n11879_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34711_ D=$abc$48160$new_n34712_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44503
.subckt NAND2X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34714_
.subckt OAI21X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34715_
.subckt AOI22X1 A=$abc$48160$new_n11935_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34714_ D=$abc$48160$new_n34715_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44505
.subckt NAND2X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34717_
.subckt OAI21X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34718_
.subckt AOI22X1 A=$abc$48160$new_n11991_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34717_ D=$abc$48160$new_n34718_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44507
.subckt NAND2X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34720_
.subckt OAI21X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34721_
.subckt AOI22X1 A=$abc$48160$new_n12048_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34720_ D=$abc$48160$new_n34721_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44509
.subckt NAND2X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34723_
.subckt OAI21X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34724_
.subckt AOI22X1 A=$abc$48160$new_n12105_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34723_ D=$abc$48160$new_n34724_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44511
.subckt NAND2X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34726_
.subckt OAI21X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34727_
.subckt AOI22X1 A=$abc$48160$new_n12162_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34726_ D=$abc$48160$new_n34727_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44513
.subckt NAND2X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34729_
.subckt OAI21X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34730_
.subckt AOI22X1 A=$abc$48160$new_n12222_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34729_ D=$abc$48160$new_n34730_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44515
.subckt NAND2X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34732_
.subckt OAI21X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34733_
.subckt AOI22X1 A=$abc$48160$new_n12279_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34732_ D=$abc$48160$new_n34733_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44517
.subckt NAND2X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n34539_ Y=$abc$48160$new_n34735_
.subckt OAI21X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n34541_ C=$abc$48160$new_n34540_ Y=$abc$48160$new_n34736_
.subckt AOI22X1 A=$abc$48160$new_n12335_ B=$abc$48160$new_n34542_ C=$abc$48160$new_n34735_ D=$abc$48160$new_n34736_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44519
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n31470_ Y=$abc$48160$new_n34738_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n31470_ Y=$abc$48160$new_n34739_
.subckt AOI21X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n31468_ C=$abc$48160$new_n34738_ Y=$abc$48160$new_n34740_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34741_
.subckt MUX2X1 A=$abc$48160$new_n8721_ B=$abc$48160$new_n34741_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44521
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34743_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34744_
.subckt AOI22X1 A=$abc$48160$new_n8778_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34743_ D=$abc$48160$new_n34744_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44523
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34746_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34747_
.subckt AOI22X1 A=$abc$48160$new_n8833_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34746_ D=$abc$48160$new_n34747_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44525
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n34739_ Y=$abc$48160$new_n34749_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n34738_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34750_
.subckt AOI22X1 A=$abc$48160$new_n8887_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34749_ D=$abc$48160$new_n34750_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44527
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34752_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34753_
.subckt AOI22X1 A=$abc$48160$new_n8942_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34752_ D=$abc$48160$new_n34753_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44529
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34755_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34756_
.subckt AOI22X1 A=$abc$48160$new_n8998_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34755_ D=$abc$48160$new_n34756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44531
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34758_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34759_
.subckt AOI22X1 A=$abc$48160$new_n9054_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34758_ D=$abc$48160$new_n34759_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44533
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34761_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34762_
.subckt AOI22X1 A=$abc$48160$new_n9109_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34761_ D=$abc$48160$new_n34762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44535
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34764_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34765_
.subckt AOI22X1 A=$abc$48160$new_n9164_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34764_ D=$abc$48160$new_n34765_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44537
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n34739_ Y=$abc$48160$new_n34767_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n34738_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34768_
.subckt AOI22X1 A=$abc$48160$new_n9219_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34767_ D=$abc$48160$new_n34768_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44539
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34770_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34771_
.subckt AOI22X1 A=$abc$48160$new_n9275_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34770_ D=$abc$48160$new_n34771_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44541
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34773_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34774_
.subckt AOI22X1 A=$abc$48160$new_n9330_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34773_ D=$abc$48160$new_n34774_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44543
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n34738_ Y=$abc$48160$new_n34776_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n34739_ C=$abc$48160$new_n34740_ Y=$abc$48160$new_n34777_
.subckt AOI22X1 A=$abc$48160$new_n9386_ B=$abc$48160$new_n34740_ C=$abc$48160$new_n34776_ D=$abc$48160$new_n34777_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44545
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34779_
.subckt MUX2X1 A=$abc$48160$new_n9440_ B=$abc$48160$new_n34779_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44547
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34781_
.subckt MUX2X1 A=$abc$48160$new_n9498_ B=$abc$48160$new_n34781_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44549
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34783_
.subckt MUX2X1 A=$abc$48160$new_n9555_ B=$abc$48160$new_n34783_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44551
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34785_
.subckt MUX2X1 A=$abc$48160$new_n9611_ B=$abc$48160$new_n34785_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44553
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34787_
.subckt MUX2X1 A=$abc$48160$new_n9668_ B=$abc$48160$new_n34787_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44555
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34789_
.subckt MUX2X1 A=$abc$48160$new_n9724_ B=$abc$48160$new_n34789_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44557
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34791_
.subckt MUX2X1 A=$abc$48160$new_n9779_ B=$abc$48160$new_n34791_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44559
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34793_
.subckt MUX2X1 A=$abc$48160$new_n9834_ B=$abc$48160$new_n34793_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44561
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34795_
.subckt MUX2X1 A=$abc$48160$new_n9891_ B=$abc$48160$new_n34795_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44563
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34797_
.subckt MUX2X1 A=$abc$48160$new_n9947_ B=$abc$48160$new_n34797_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44565
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34799_
.subckt MUX2X1 A=$abc$48160$new_n10003_ B=$abc$48160$new_n34799_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44567
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34801_
.subckt MUX2X1 A=$abc$48160$new_n10059_ B=$abc$48160$new_n34801_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44569
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34803_
.subckt MUX2X1 A=$abc$48160$new_n10115_ B=$abc$48160$new_n34803_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44571
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34805_
.subckt MUX2X1 A=$abc$48160$new_n10171_ B=$abc$48160$new_n34805_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44573
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34807_
.subckt MUX2X1 A=$abc$48160$new_n10230_ B=$abc$48160$new_n34807_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44575
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34809_
.subckt MUX2X1 A=$abc$48160$new_n10287_ B=$abc$48160$new_n34809_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44577
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34811_
.subckt MUX2X1 A=$abc$48160$new_n10344_ B=$abc$48160$new_n34811_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44579
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34813_
.subckt MUX2X1 A=$abc$48160$new_n10403_ B=$abc$48160$new_n34813_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44581
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34815_
.subckt MUX2X1 A=$abc$48160$new_n10460_ B=$abc$48160$new_n34815_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44583
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34817_
.subckt MUX2X1 A=$abc$48160$new_n10516_ B=$abc$48160$new_n34817_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44585
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34819_
.subckt MUX2X1 A=$abc$48160$new_n10573_ B=$abc$48160$new_n34819_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44587
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34821_
.subckt MUX2X1 A=$abc$48160$new_n10631_ B=$abc$48160$new_n34821_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44589
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34823_
.subckt MUX2X1 A=$abc$48160$new_n10687_ B=$abc$48160$new_n34823_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44591
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34825_
.subckt MUX2X1 A=$abc$48160$new_n10743_ B=$abc$48160$new_n34825_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44593
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34827_
.subckt MUX2X1 A=$abc$48160$new_n10800_ B=$abc$48160$new_n34827_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44595
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34829_
.subckt MUX2X1 A=$abc$48160$new_n10856_ B=$abc$48160$new_n34829_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44597
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34831_
.subckt MUX2X1 A=$abc$48160$new_n10912_ B=$abc$48160$new_n34831_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44599
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34833_
.subckt MUX2X1 A=$abc$48160$new_n10968_ B=$abc$48160$new_n34833_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44601
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34835_
.subckt MUX2X1 A=$abc$48160$new_n11024_ B=$abc$48160$new_n34835_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44603
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34837_
.subckt MUX2X1 A=$abc$48160$new_n11080_ B=$abc$48160$new_n34837_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44605
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34839_
.subckt MUX2X1 A=$abc$48160$new_n11139_ B=$abc$48160$new_n34839_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44607
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34841_
.subckt MUX2X1 A=$abc$48160$new_n11196_ B=$abc$48160$new_n34841_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44609
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34843_
.subckt MUX2X1 A=$abc$48160$new_n11252_ B=$abc$48160$new_n34843_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44611
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34845_
.subckt MUX2X1 A=$abc$48160$new_n11311_ B=$abc$48160$new_n34845_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44613
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34847_
.subckt MUX2X1 A=$abc$48160$new_n11368_ B=$abc$48160$new_n34847_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44615
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34849_
.subckt MUX2X1 A=$abc$48160$new_n11424_ B=$abc$48160$new_n34849_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44617
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34851_
.subckt MUX2X1 A=$abc$48160$new_n11484_ B=$abc$48160$new_n34851_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44619
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34853_
.subckt MUX2X1 A=$abc$48160$new_n11542_ B=$abc$48160$new_n34853_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44621
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34855_
.subckt MUX2X1 A=$abc$48160$new_n11598_ B=$abc$48160$new_n34855_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44623
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34857_
.subckt MUX2X1 A=$abc$48160$new_n11654_ B=$abc$48160$new_n34857_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44625
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34859_
.subckt MUX2X1 A=$abc$48160$new_n11711_ B=$abc$48160$new_n34859_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44627
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34861_
.subckt MUX2X1 A=$abc$48160$new_n11767_ B=$abc$48160$new_n34861_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44629
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34863_
.subckt MUX2X1 A=$abc$48160$new_n11823_ B=$abc$48160$new_n34863_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44631
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34865_
.subckt MUX2X1 A=$abc$48160$new_n11880_ B=$abc$48160$new_n34865_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44633
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34867_
.subckt MUX2X1 A=$abc$48160$new_n11936_ B=$abc$48160$new_n34867_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44635
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34869_
.subckt MUX2X1 A=$abc$48160$new_n11992_ B=$abc$48160$new_n34869_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44637
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34871_
.subckt MUX2X1 A=$abc$48160$new_n12049_ B=$abc$48160$new_n34871_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44639
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34873_
.subckt MUX2X1 A=$abc$48160$new_n12106_ B=$abc$48160$new_n34873_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44641
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34875_
.subckt MUX2X1 A=$abc$48160$new_n12163_ B=$abc$48160$new_n34875_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44643
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34877_
.subckt MUX2X1 A=$abc$48160$new_n12223_ B=$abc$48160$new_n34877_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44645
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34879_
.subckt MUX2X1 A=$abc$48160$new_n12280_ B=$abc$48160$new_n34879_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44647
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n34738_ Y=$abc$48160$new_n34881_
.subckt MUX2X1 A=$abc$48160$new_n12336_ B=$abc$48160$new_n34881_ S=$abc$48160$new_n34740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44649
.subckt NAND3X1 A=$abc$48160$new_n8684_ B=$abc$48160$new_n28596_ C=$abc$48160$new_n29223_ Y=$abc$48160$new_n34883_
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29493_ Y=$abc$48160$new_n34884_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29493_ Y=$abc$48160$new_n34885_
.subckt AOI21X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n29496_ C=$abc$48160$new_n34884_ Y=$abc$48160$new_n34886_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34887_
.subckt MUX2X1 A=$abc$48160$new_n8722_ B=$abc$48160$new_n34887_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44651
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34889_
.subckt MUX2X1 A=$abc$48160$new_n8779_ B=$abc$48160$new_n34889_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44653
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34891_
.subckt MUX2X1 A=$abc$48160$new_n8834_ B=$abc$48160$new_n34891_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44655
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34893_
.subckt MUX2X1 A=$abc$48160$new_n8888_ B=$abc$48160$new_n34893_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44657
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34895_
.subckt MUX2X1 A=$abc$48160$new_n8943_ B=$abc$48160$new_n34895_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44659
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34897_
.subckt MUX2X1 A=$abc$48160$new_n8999_ B=$abc$48160$new_n34897_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44661
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34899_
.subckt MUX2X1 A=$abc$48160$new_n9055_ B=$abc$48160$new_n34899_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44663
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34901_
.subckt MUX2X1 A=$abc$48160$new_n9110_ B=$abc$48160$new_n34901_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44665
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34903_
.subckt MUX2X1 A=$abc$48160$new_n9165_ B=$abc$48160$new_n34903_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44667
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34905_
.subckt MUX2X1 A=$abc$48160$new_n9220_ B=$abc$48160$new_n34905_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44669
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34907_
.subckt MUX2X1 A=$abc$48160$new_n9276_ B=$abc$48160$new_n34907_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44671
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34909_
.subckt MUX2X1 A=$abc$48160$new_n9331_ B=$abc$48160$new_n34909_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44673
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34911_
.subckt MUX2X1 A=$abc$48160$new_n9387_ B=$abc$48160$new_n34911_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44675
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34913_
.subckt MUX2X1 A=$abc$48160$new_n9441_ B=$abc$48160$new_n34913_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44677
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34915_
.subckt MUX2X1 A=$abc$48160$new_n9499_ B=$abc$48160$new_n34915_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44679
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34917_
.subckt MUX2X1 A=$abc$48160$new_n9556_ B=$abc$48160$new_n34917_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44681
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34919_
.subckt MUX2X1 A=$abc$48160$new_n9612_ B=$abc$48160$new_n34919_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44683
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34921_
.subckt MUX2X1 A=$abc$48160$new_n9669_ B=$abc$48160$new_n34921_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44685
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34923_
.subckt MUX2X1 A=$abc$48160$new_n9725_ B=$abc$48160$new_n34923_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44687
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34925_
.subckt MUX2X1 A=$abc$48160$new_n9780_ B=$abc$48160$new_n34925_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44689
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34927_
.subckt MUX2X1 A=$abc$48160$new_n9835_ B=$abc$48160$new_n34927_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44691
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34929_
.subckt MUX2X1 A=$abc$48160$new_n9892_ B=$abc$48160$new_n34929_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44693
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34931_
.subckt MUX2X1 A=$abc$48160$new_n9948_ B=$abc$48160$new_n34931_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44695
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34933_
.subckt MUX2X1 A=$abc$48160$new_n10004_ B=$abc$48160$new_n34933_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44697
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34935_
.subckt MUX2X1 A=$abc$48160$new_n10060_ B=$abc$48160$new_n34935_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44699
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34937_
.subckt MUX2X1 A=$abc$48160$new_n10116_ B=$abc$48160$new_n34937_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44701
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34939_
.subckt MUX2X1 A=$abc$48160$new_n10172_ B=$abc$48160$new_n34939_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44703
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34941_
.subckt MUX2X1 A=$abc$48160$new_n10231_ B=$abc$48160$new_n34941_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44705
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34943_
.subckt MUX2X1 A=$abc$48160$new_n10288_ B=$abc$48160$new_n34943_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44707
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34945_
.subckt MUX2X1 A=$abc$48160$new_n10345_ B=$abc$48160$new_n34945_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44709
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34947_
.subckt MUX2X1 A=$abc$48160$new_n10404_ B=$abc$48160$new_n34947_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44711
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34949_
.subckt MUX2X1 A=$abc$48160$new_n10461_ B=$abc$48160$new_n34949_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44713
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34951_
.subckt MUX2X1 A=$abc$48160$new_n10517_ B=$abc$48160$new_n34951_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44715
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34953_
.subckt MUX2X1 A=$abc$48160$new_n10574_ B=$abc$48160$new_n34953_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44717
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34955_
.subckt MUX2X1 A=$abc$48160$new_n10632_ B=$abc$48160$new_n34955_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44719
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34957_
.subckt MUX2X1 A=$abc$48160$new_n10688_ B=$abc$48160$new_n34957_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44721
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34959_
.subckt MUX2X1 A=$abc$48160$new_n10744_ B=$abc$48160$new_n34959_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44723
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34961_
.subckt MUX2X1 A=$abc$48160$new_n10801_ B=$abc$48160$new_n34961_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44725
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34963_
.subckt MUX2X1 A=$abc$48160$new_n10857_ B=$abc$48160$new_n34963_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44727
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34965_
.subckt MUX2X1 A=$abc$48160$new_n10913_ B=$abc$48160$new_n34965_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44729
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34967_
.subckt MUX2X1 A=$abc$48160$new_n10969_ B=$abc$48160$new_n34967_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44731
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34969_
.subckt MUX2X1 A=$abc$48160$new_n11025_ B=$abc$48160$new_n34969_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44733
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34971_
.subckt MUX2X1 A=$abc$48160$new_n11081_ B=$abc$48160$new_n34971_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44735
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34973_
.subckt MUX2X1 A=$abc$48160$new_n11140_ B=$abc$48160$new_n34973_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44737
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34975_
.subckt MUX2X1 A=$abc$48160$new_n11197_ B=$abc$48160$new_n34975_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44739
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34977_
.subckt MUX2X1 A=$abc$48160$new_n11253_ B=$abc$48160$new_n34977_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44741
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34979_
.subckt MUX2X1 A=$abc$48160$new_n11312_ B=$abc$48160$new_n34979_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44743
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34981_
.subckt MUX2X1 A=$abc$48160$new_n11369_ B=$abc$48160$new_n34981_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44745
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34983_
.subckt MUX2X1 A=$abc$48160$new_n11425_ B=$abc$48160$new_n34983_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44747
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34985_
.subckt MUX2X1 A=$abc$48160$new_n11485_ B=$abc$48160$new_n34985_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44749
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34987_
.subckt MUX2X1 A=$abc$48160$new_n11543_ B=$abc$48160$new_n34987_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44751
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34989_
.subckt MUX2X1 A=$abc$48160$new_n11599_ B=$abc$48160$new_n34989_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44753
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34991_
.subckt MUX2X1 A=$abc$48160$new_n11655_ B=$abc$48160$new_n34991_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44755
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34993_
.subckt MUX2X1 A=$abc$48160$new_n11712_ B=$abc$48160$new_n34993_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44757
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n34883_ Y=$abc$48160$new_n34995_
.subckt MUX2X1 A=$abc$48160$new_n11768_ B=$abc$48160$new_n34995_ S=$abc$48160$new_n34886_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44759
.subckt NAND2X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n34997_
.subckt AOI21X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n34998_
.subckt AOI22X1 A=$abc$48160$new_n11824_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n34997_ D=$abc$48160$new_n34998_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44761
.subckt NAND2X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35000_
.subckt AOI21X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35001_
.subckt AOI22X1 A=$abc$48160$new_n11881_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35000_ D=$abc$48160$new_n35001_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44763
.subckt NAND2X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35003_
.subckt AOI21X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35004_
.subckt AOI22X1 A=$abc$48160$new_n11937_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35003_ D=$abc$48160$new_n35004_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44765
.subckt NAND2X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35006_
.subckt AOI21X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35007_
.subckt AOI22X1 A=$abc$48160$new_n11993_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35006_ D=$abc$48160$new_n35007_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44767
.subckt NAND2X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35009_
.subckt AOI21X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35010_
.subckt AOI22X1 A=$abc$48160$new_n12050_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35009_ D=$abc$48160$new_n35010_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44769
.subckt NAND2X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35012_
.subckt AOI21X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35013_
.subckt AOI22X1 A=$abc$48160$new_n12107_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35012_ D=$abc$48160$new_n35013_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44771
.subckt NAND2X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35015_
.subckt AOI21X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35016_
.subckt AOI22X1 A=$abc$48160$new_n12164_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35015_ D=$abc$48160$new_n35016_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44773
.subckt NAND2X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35018_
.subckt AOI21X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35019_
.subckt AOI22X1 A=$abc$48160$new_n12224_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35018_ D=$abc$48160$new_n35019_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44775
.subckt NAND2X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35021_
.subckt AOI21X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35022_
.subckt AOI22X1 A=$abc$48160$new_n12281_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35021_ D=$abc$48160$new_n35022_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44777
.subckt NAND2X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n34885_ Y=$abc$48160$new_n35024_
.subckt AOI21X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n34884_ C=$abc$48160$new_n34886_ Y=$abc$48160$new_n35025_
.subckt AOI22X1 A=$abc$48160$new_n12337_ B=$abc$48160$new_n34886_ C=$abc$48160$new_n35024_ D=$abc$48160$new_n35025_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44779
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29224_ Y=$abc$48160$new_n35027_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n29224_ Y=$abc$48160$new_n35028_
.subckt AOI21X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n29228_ C=$abc$48160$new_n35027_ Y=$abc$48160$new_n35029_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35030_
.subckt AOI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35031_
.subckt AOI22X1 A=$abc$48160$new_n8723_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35030_ D=$abc$48160$new_n35031_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44781
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35033_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35034_
.subckt AOI22X1 A=$abc$48160$new_n8780_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35033_ D=$abc$48160$new_n35034_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44783
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35036_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35037_
.subckt AOI22X1 A=$abc$48160$new_n8835_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35036_ D=$abc$48160$new_n35037_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44785
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n35028_ Y=$abc$48160$new_n35039_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n35027_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35040_
.subckt AOI22X1 A=$abc$48160$new_n8889_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35039_ D=$abc$48160$new_n35040_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44787
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35042_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35043_
.subckt AOI22X1 A=$abc$48160$new_n8944_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35042_ D=$abc$48160$new_n35043_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44789
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35045_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35046_
.subckt AOI22X1 A=$abc$48160$new_n9000_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35045_ D=$abc$48160$new_n35046_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44791
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35048_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35049_
.subckt AOI22X1 A=$abc$48160$new_n9056_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35048_ D=$abc$48160$new_n35049_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44793
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35051_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35052_
.subckt AOI22X1 A=$abc$48160$new_n9111_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35051_ D=$abc$48160$new_n35052_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44795
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35054_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35055_
.subckt AOI22X1 A=$abc$48160$new_n9166_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35054_ D=$abc$48160$new_n35055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44797
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35057_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35058_
.subckt AOI22X1 A=$abc$48160$new_n9221_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35057_ D=$abc$48160$new_n35058_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44799
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n35027_ Y=$abc$48160$new_n35060_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n35028_ C=$abc$48160$new_n35029_ Y=$abc$48160$new_n35061_
.subckt AOI22X1 A=$abc$48160$new_n9277_ B=$abc$48160$new_n35029_ C=$abc$48160$new_n35060_ D=$abc$48160$new_n35061_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44801
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35063_
.subckt MUX2X1 A=$abc$48160$new_n9332_ B=$abc$48160$new_n35063_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44803
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35065_
.subckt MUX2X1 A=$abc$48160$new_n9388_ B=$abc$48160$new_n35065_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44805
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35067_
.subckt MUX2X1 A=$abc$48160$new_n9442_ B=$abc$48160$new_n35067_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44807
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35069_
.subckt MUX2X1 A=$abc$48160$new_n9500_ B=$abc$48160$new_n35069_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44809
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35071_
.subckt MUX2X1 A=$abc$48160$new_n9557_ B=$abc$48160$new_n35071_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44811
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35073_
.subckt MUX2X1 A=$abc$48160$new_n9613_ B=$abc$48160$new_n35073_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44813
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35075_
.subckt MUX2X1 A=$abc$48160$new_n9670_ B=$abc$48160$new_n35075_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44815
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35077_
.subckt MUX2X1 A=$abc$48160$new_n9726_ B=$abc$48160$new_n35077_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44817
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35079_
.subckt MUX2X1 A=$abc$48160$new_n9781_ B=$abc$48160$new_n35079_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44819
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35081_
.subckt MUX2X1 A=$abc$48160$new_n9836_ B=$abc$48160$new_n35081_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44821
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35083_
.subckt MUX2X1 A=$abc$48160$new_n9893_ B=$abc$48160$new_n35083_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44823
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35085_
.subckt MUX2X1 A=$abc$48160$new_n9949_ B=$abc$48160$new_n35085_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44825
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35087_
.subckt MUX2X1 A=$abc$48160$new_n10005_ B=$abc$48160$new_n35087_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44827
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35089_
.subckt MUX2X1 A=$abc$48160$new_n10061_ B=$abc$48160$new_n35089_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44829
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35091_
.subckt MUX2X1 A=$abc$48160$new_n10117_ B=$abc$48160$new_n35091_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44831
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35093_
.subckt MUX2X1 A=$abc$48160$new_n10173_ B=$abc$48160$new_n35093_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44833
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35095_
.subckt MUX2X1 A=$abc$48160$new_n10232_ B=$abc$48160$new_n35095_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44835
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35097_
.subckt MUX2X1 A=$abc$48160$new_n10289_ B=$abc$48160$new_n35097_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44837
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35099_
.subckt MUX2X1 A=$abc$48160$new_n10346_ B=$abc$48160$new_n35099_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44839
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35101_
.subckt MUX2X1 A=$abc$48160$new_n10405_ B=$abc$48160$new_n35101_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44841
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35103_
.subckt MUX2X1 A=$abc$48160$new_n10462_ B=$abc$48160$new_n35103_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44843
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35105_
.subckt MUX2X1 A=$abc$48160$new_n10518_ B=$abc$48160$new_n35105_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44845
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35107_
.subckt MUX2X1 A=$abc$48160$new_n10575_ B=$abc$48160$new_n35107_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44847
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35109_
.subckt MUX2X1 A=$abc$48160$new_n10633_ B=$abc$48160$new_n35109_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44849
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35111_
.subckt MUX2X1 A=$abc$48160$new_n10689_ B=$abc$48160$new_n35111_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44851
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35113_
.subckt MUX2X1 A=$abc$48160$new_n10745_ B=$abc$48160$new_n35113_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44853
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35115_
.subckt MUX2X1 A=$abc$48160$new_n10802_ B=$abc$48160$new_n35115_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44855
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35117_
.subckt MUX2X1 A=$abc$48160$new_n10858_ B=$abc$48160$new_n35117_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44857
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35119_
.subckt MUX2X1 A=$abc$48160$new_n10914_ B=$abc$48160$new_n35119_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44859
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35121_
.subckt MUX2X1 A=$abc$48160$new_n10970_ B=$abc$48160$new_n35121_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44861
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35123_
.subckt MUX2X1 A=$abc$48160$new_n11026_ B=$abc$48160$new_n35123_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44863
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35125_
.subckt MUX2X1 A=$abc$48160$new_n11082_ B=$abc$48160$new_n35125_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44865
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35127_
.subckt MUX2X1 A=$abc$48160$new_n11141_ B=$abc$48160$new_n35127_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44867
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35129_
.subckt MUX2X1 A=$abc$48160$new_n11198_ B=$abc$48160$new_n35129_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44869
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35131_
.subckt MUX2X1 A=$abc$48160$new_n11254_ B=$abc$48160$new_n35131_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44871
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35133_
.subckt MUX2X1 A=$abc$48160$new_n11313_ B=$abc$48160$new_n35133_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44873
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35135_
.subckt MUX2X1 A=$abc$48160$new_n11370_ B=$abc$48160$new_n35135_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44875
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35137_
.subckt MUX2X1 A=$abc$48160$new_n11426_ B=$abc$48160$new_n35137_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44877
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35139_
.subckt MUX2X1 A=$abc$48160$new_n11486_ B=$abc$48160$new_n35139_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44879
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35141_
.subckt MUX2X1 A=$abc$48160$new_n11544_ B=$abc$48160$new_n35141_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44881
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35143_
.subckt MUX2X1 A=$abc$48160$new_n11600_ B=$abc$48160$new_n35143_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44883
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35145_
.subckt MUX2X1 A=$abc$48160$new_n11656_ B=$abc$48160$new_n35145_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44885
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35147_
.subckt MUX2X1 A=$abc$48160$new_n11713_ B=$abc$48160$new_n35147_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44887
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35149_
.subckt MUX2X1 A=$abc$48160$new_n11769_ B=$abc$48160$new_n35149_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44889
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35151_
.subckt MUX2X1 A=$abc$48160$new_n11825_ B=$abc$48160$new_n35151_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44891
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35153_
.subckt MUX2X1 A=$abc$48160$new_n11882_ B=$abc$48160$new_n35153_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44893
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35155_
.subckt MUX2X1 A=$abc$48160$new_n11938_ B=$abc$48160$new_n35155_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44895
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35157_
.subckt MUX2X1 A=$abc$48160$new_n11994_ B=$abc$48160$new_n35157_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44897
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35159_
.subckt MUX2X1 A=$abc$48160$new_n12051_ B=$abc$48160$new_n35159_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44899
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35161_
.subckt MUX2X1 A=$abc$48160$new_n12108_ B=$abc$48160$new_n35161_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44901
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35163_
.subckt MUX2X1 A=$abc$48160$new_n12165_ B=$abc$48160$new_n35163_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44903
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35165_
.subckt MUX2X1 A=$abc$48160$new_n12225_ B=$abc$48160$new_n35165_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44905
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35167_
.subckt MUX2X1 A=$abc$48160$new_n12282_ B=$abc$48160$new_n35167_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44907
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n35027_ Y=$abc$48160$new_n35169_
.subckt MUX2X1 A=$abc$48160$new_n12338_ B=$abc$48160$new_n35169_ S=$abc$48160$new_n35029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44909
.subckt AND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n28954_ Y=$abc$48160$new_n35171_
.subckt NAND2X1 A=$abc$48160$new_n28596_ B=$abc$48160$new_n28954_ Y=$abc$48160$new_n35172_
.subckt AOI21X1 A=$abc$48160$new_n28603_ B=$abc$48160$new_n28958_ C=$abc$48160$new_n35171_ Y=$abc$48160$new_n35173_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35174_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35175_
.subckt AOI22X1 A=$abc$48160$new_n8724_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35174_ D=$abc$48160$new_n35175_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44911
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35177_
.subckt AOI21X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35178_
.subckt AOI22X1 A=$abc$48160$new_n8781_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35177_ D=$abc$48160$new_n35178_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44913
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35180_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35181_
.subckt AOI22X1 A=$abc$48160$new_n8836_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35180_ D=$abc$48160$new_n35181_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44915
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35183_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35184_
.subckt AOI22X1 A=$abc$48160$new_n8890_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35183_ D=$abc$48160$new_n35184_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44917
.subckt NAND2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35186_
.subckt AOI21X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35187_
.subckt AOI22X1 A=$abc$48160$new_n8945_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35186_ D=$abc$48160$new_n35187_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44919
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35189_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35190_
.subckt AOI22X1 A=$abc$48160$new_n9001_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35189_ D=$abc$48160$new_n35190_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44921
.subckt NAND2X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35192_
.subckt AOI21X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35193_
.subckt AOI22X1 A=$abc$48160$new_n9057_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35192_ D=$abc$48160$new_n35193_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44923
.subckt NAND2X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35195_
.subckt AOI21X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35196_
.subckt AOI22X1 A=$abc$48160$new_n9112_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35195_ D=$abc$48160$new_n35196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44925
.subckt NAND2X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35198_
.subckt AOI21X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35199_
.subckt AOI22X1 A=$abc$48160$new_n9167_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35198_ D=$abc$48160$new_n35199_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44927
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35201_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35202_
.subckt AOI22X1 A=$abc$48160$new_n9222_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35201_ D=$abc$48160$new_n35202_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44929
.subckt NAND2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35204_
.subckt AOI21X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35205_
.subckt AOI22X1 A=$abc$48160$new_n9278_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35204_ D=$abc$48160$new_n35205_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44931
.subckt NAND2X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35207_
.subckt AOI21X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35208_
.subckt AOI22X1 A=$abc$48160$new_n9333_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35207_ D=$abc$48160$new_n35208_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44933
.subckt NAND2X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35210_
.subckt AOI21X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35211_
.subckt AOI22X1 A=$abc$48160$new_n9389_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35210_ D=$abc$48160$new_n35211_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44935
.subckt NAND2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35213_
.subckt AOI21X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35214_
.subckt AOI22X1 A=$abc$48160$new_n9443_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35213_ D=$abc$48160$new_n35214_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44937
.subckt NAND2X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35216_
.subckt AOI21X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35217_
.subckt AOI22X1 A=$abc$48160$new_n9501_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35216_ D=$abc$48160$new_n35217_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44939
.subckt NAND2X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35219_
.subckt AOI21X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35220_
.subckt AOI22X1 A=$abc$48160$new_n9558_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35219_ D=$abc$48160$new_n35220_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44941
.subckt NAND2X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35222_
.subckt AOI21X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35223_
.subckt AOI22X1 A=$abc$48160$new_n9614_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35222_ D=$abc$48160$new_n35223_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44943
.subckt NAND2X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35225_
.subckt AOI21X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35226_
.subckt AOI22X1 A=$abc$48160$new_n9671_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35225_ D=$abc$48160$new_n35226_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44945
.subckt NAND2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35228_
.subckt AOI21X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35229_
.subckt AOI22X1 A=$abc$48160$new_n9727_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35228_ D=$abc$48160$new_n35229_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44947
.subckt NAND2X1 A=io_write_ports_0_bits_data[19] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35231_
.subckt AOI21X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35232_
.subckt AOI22X1 A=$abc$48160$new_n9782_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35231_ D=$abc$48160$new_n35232_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44949
.subckt NAND2X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35234_
.subckt AOI21X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35235_
.subckt AOI22X1 A=$abc$48160$new_n9837_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35234_ D=$abc$48160$new_n35235_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44951
.subckt NAND2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35237_
.subckt AOI21X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35238_
.subckt AOI22X1 A=$abc$48160$new_n9894_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35237_ D=$abc$48160$new_n35238_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44953
.subckt NAND2X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35240_
.subckt AOI21X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35241_
.subckt AOI22X1 A=$abc$48160$new_n9950_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35240_ D=$abc$48160$new_n35241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44955
.subckt NAND2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35243_
.subckt AOI21X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35244_
.subckt AOI22X1 A=$abc$48160$new_n10006_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35243_ D=$abc$48160$new_n35244_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44957
.subckt NAND2X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35246_
.subckt AOI21X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35247_
.subckt AOI22X1 A=$abc$48160$new_n10062_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35246_ D=$abc$48160$new_n35247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44959
.subckt NAND2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35249_
.subckt AOI21X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35250_
.subckt AOI22X1 A=$abc$48160$new_n10118_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35249_ D=$abc$48160$new_n35250_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44961
.subckt NAND2X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35252_
.subckt AOI21X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35253_
.subckt AOI22X1 A=$abc$48160$new_n10174_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35252_ D=$abc$48160$new_n35253_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44963
.subckt NAND2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35255_
.subckt AOI21X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35256_
.subckt AOI22X1 A=$abc$48160$new_n10233_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35255_ D=$abc$48160$new_n35256_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44965
.subckt NAND2X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35258_
.subckt AOI21X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35259_
.subckt AOI22X1 A=$abc$48160$new_n10290_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35258_ D=$abc$48160$new_n35259_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44967
.subckt NAND2X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35261_
.subckt AOI21X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35262_
.subckt AOI22X1 A=$abc$48160$new_n10347_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35261_ D=$abc$48160$new_n35262_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44969
.subckt NAND2X1 A=io_write_ports_0_bits_data[30] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35264_
.subckt AOI21X1 A=io_write_ports_1_bits_data[30] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35265_
.subckt AOI22X1 A=$abc$48160$new_n10406_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35264_ D=$abc$48160$new_n35265_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44971
.subckt NAND2X1 A=io_write_ports_0_bits_data[31] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35267_
.subckt AOI21X1 A=io_write_ports_1_bits_data[31] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35268_
.subckt AOI22X1 A=$abc$48160$new_n10463_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35267_ D=$abc$48160$new_n35268_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44973
.subckt NAND2X1 A=io_write_ports_0_bits_data[32] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35270_
.subckt AOI21X1 A=io_write_ports_1_bits_data[32] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35271_
.subckt AOI22X1 A=$abc$48160$new_n10519_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35270_ D=$abc$48160$new_n35271_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44975
.subckt NAND2X1 A=io_write_ports_0_bits_data[33] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35273_
.subckt AOI21X1 A=io_write_ports_1_bits_data[33] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35274_
.subckt AOI22X1 A=$abc$48160$new_n10576_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35273_ D=$abc$48160$new_n35274_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44977
.subckt NAND2X1 A=io_write_ports_0_bits_data[34] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35276_
.subckt AOI21X1 A=io_write_ports_1_bits_data[34] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35277_
.subckt AOI22X1 A=$abc$48160$new_n10634_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35276_ D=$abc$48160$new_n35277_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44979
.subckt NAND2X1 A=io_write_ports_0_bits_data[35] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35279_
.subckt AOI21X1 A=io_write_ports_1_bits_data[35] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35280_
.subckt AOI22X1 A=$abc$48160$new_n10690_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35279_ D=$abc$48160$new_n35280_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44981
.subckt NAND2X1 A=io_write_ports_0_bits_data[36] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35282_
.subckt AOI21X1 A=io_write_ports_1_bits_data[36] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35283_
.subckt AOI22X1 A=$abc$48160$new_n10746_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35282_ D=$abc$48160$new_n35283_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44983
.subckt NAND2X1 A=io_write_ports_0_bits_data[37] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35285_
.subckt AOI21X1 A=io_write_ports_1_bits_data[37] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35286_
.subckt AOI22X1 A=$abc$48160$new_n10803_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35285_ D=$abc$48160$new_n35286_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44985
.subckt NAND2X1 A=io_write_ports_0_bits_data[38] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35288_
.subckt AOI21X1 A=io_write_ports_1_bits_data[38] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35289_
.subckt AOI22X1 A=$abc$48160$new_n10859_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35288_ D=$abc$48160$new_n35289_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44987
.subckt NAND2X1 A=io_write_ports_0_bits_data[39] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35291_
.subckt AOI21X1 A=io_write_ports_1_bits_data[39] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35292_
.subckt AOI22X1 A=$abc$48160$new_n10915_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35291_ D=$abc$48160$new_n35292_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44989
.subckt NAND2X1 A=io_write_ports_0_bits_data[40] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35294_
.subckt AOI21X1 A=io_write_ports_1_bits_data[40] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35295_
.subckt AOI22X1 A=$abc$48160$new_n10971_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35294_ D=$abc$48160$new_n35295_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44991
.subckt NAND2X1 A=io_write_ports_0_bits_data[41] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35297_
.subckt AOI21X1 A=io_write_ports_1_bits_data[41] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35298_
.subckt AOI22X1 A=$abc$48160$new_n11027_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35297_ D=$abc$48160$new_n35298_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44993
.subckt NAND2X1 A=io_write_ports_0_bits_data[42] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35300_
.subckt AOI21X1 A=io_write_ports_1_bits_data[42] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35301_
.subckt AOI22X1 A=$abc$48160$new_n11083_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35300_ D=$abc$48160$new_n35301_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44995
.subckt NAND2X1 A=io_write_ports_0_bits_data[43] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35303_
.subckt AOI21X1 A=io_write_ports_1_bits_data[43] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35304_
.subckt AOI22X1 A=$abc$48160$new_n11142_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35303_ D=$abc$48160$new_n35304_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44997
.subckt NAND2X1 A=io_write_ports_0_bits_data[44] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35306_
.subckt AOI21X1 A=io_write_ports_1_bits_data[44] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35307_
.subckt AOI22X1 A=$abc$48160$new_n11199_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35306_ D=$abc$48160$new_n35307_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$44999
.subckt NAND2X1 A=io_write_ports_0_bits_data[45] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35309_
.subckt AOI21X1 A=io_write_ports_1_bits_data[45] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35310_
.subckt AOI22X1 A=$abc$48160$new_n11255_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35309_ D=$abc$48160$new_n35310_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45001
.subckt NAND2X1 A=io_write_ports_0_bits_data[46] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35312_
.subckt AOI21X1 A=io_write_ports_1_bits_data[46] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35313_
.subckt AOI22X1 A=$abc$48160$new_n11314_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35312_ D=$abc$48160$new_n35313_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45003
.subckt NAND2X1 A=io_write_ports_0_bits_data[47] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35315_
.subckt AOI21X1 A=io_write_ports_1_bits_data[47] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35316_
.subckt AOI22X1 A=$abc$48160$new_n11371_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35315_ D=$abc$48160$new_n35316_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45005
.subckt NAND2X1 A=io_write_ports_0_bits_data[48] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35318_
.subckt AOI21X1 A=io_write_ports_1_bits_data[48] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35319_
.subckt AOI22X1 A=$abc$48160$new_n11427_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35318_ D=$abc$48160$new_n35319_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45007
.subckt NAND2X1 A=io_write_ports_0_bits_data[49] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35321_
.subckt AOI21X1 A=io_write_ports_1_bits_data[49] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35322_
.subckt AOI22X1 A=$abc$48160$new_n11487_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35321_ D=$abc$48160$new_n35322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45009
.subckt NAND2X1 A=io_write_ports_0_bits_data[50] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35324_
.subckt AOI21X1 A=io_write_ports_1_bits_data[50] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35325_
.subckt AOI22X1 A=$abc$48160$new_n11545_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35324_ D=$abc$48160$new_n35325_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45011
.subckt NAND2X1 A=io_write_ports_0_bits_data[51] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35327_
.subckt AOI21X1 A=io_write_ports_1_bits_data[51] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35328_
.subckt AOI22X1 A=$abc$48160$new_n11601_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35327_ D=$abc$48160$new_n35328_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45013
.subckt NAND2X1 A=io_write_ports_0_bits_data[52] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35330_
.subckt AOI21X1 A=io_write_ports_1_bits_data[52] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35331_
.subckt AOI22X1 A=$abc$48160$new_n11657_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35330_ D=$abc$48160$new_n35331_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45015
.subckt NAND2X1 A=io_write_ports_0_bits_data[53] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35333_
.subckt AOI21X1 A=io_write_ports_1_bits_data[53] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35334_
.subckt AOI22X1 A=$abc$48160$new_n11714_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35333_ D=$abc$48160$new_n35334_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45017
.subckt NAND2X1 A=io_write_ports_0_bits_data[54] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35336_
.subckt AOI21X1 A=io_write_ports_1_bits_data[54] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35337_
.subckt AOI22X1 A=$abc$48160$new_n11770_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35336_ D=$abc$48160$new_n35337_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45019
.subckt NAND2X1 A=io_write_ports_0_bits_data[55] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35339_
.subckt AOI21X1 A=io_write_ports_1_bits_data[55] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35340_
.subckt AOI22X1 A=$abc$48160$new_n11826_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35339_ D=$abc$48160$new_n35340_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45021
.subckt NAND2X1 A=io_write_ports_0_bits_data[56] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35342_
.subckt AOI21X1 A=io_write_ports_1_bits_data[56] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35343_
.subckt AOI22X1 A=$abc$48160$new_n11883_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35342_ D=$abc$48160$new_n35343_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45023
.subckt NAND2X1 A=io_write_ports_0_bits_data[57] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35345_
.subckt AOI21X1 A=io_write_ports_1_bits_data[57] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35346_
.subckt AOI22X1 A=$abc$48160$new_n11939_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35345_ D=$abc$48160$new_n35346_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45025
.subckt NAND2X1 A=io_write_ports_0_bits_data[58] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35348_
.subckt AOI21X1 A=io_write_ports_1_bits_data[58] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35349_
.subckt AOI22X1 A=$abc$48160$new_n11995_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35348_ D=$abc$48160$new_n35349_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45027
.subckt NAND2X1 A=io_write_ports_0_bits_data[59] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35351_
.subckt AOI21X1 A=io_write_ports_1_bits_data[59] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35352_
.subckt AOI22X1 A=$abc$48160$new_n12052_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35351_ D=$abc$48160$new_n35352_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45029
.subckt NAND2X1 A=io_write_ports_0_bits_data[60] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35354_
.subckt AOI21X1 A=io_write_ports_1_bits_data[60] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35355_
.subckt AOI22X1 A=$abc$48160$new_n12109_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35354_ D=$abc$48160$new_n35355_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45031
.subckt NAND2X1 A=io_write_ports_0_bits_data[61] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35357_
.subckt AOI21X1 A=io_write_ports_1_bits_data[61] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35358_
.subckt AOI22X1 A=$abc$48160$new_n12166_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35357_ D=$abc$48160$new_n35358_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45033
.subckt NAND2X1 A=io_write_ports_0_bits_data[62] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35360_
.subckt AOI21X1 A=io_write_ports_1_bits_data[62] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35361_
.subckt AOI22X1 A=$abc$48160$new_n12226_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35360_ D=$abc$48160$new_n35361_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45035
.subckt NAND2X1 A=io_write_ports_0_bits_data[63] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35363_
.subckt AOI21X1 A=io_write_ports_1_bits_data[63] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35364_
.subckt AOI22X1 A=$abc$48160$new_n12283_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35363_ D=$abc$48160$new_n35364_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45037
.subckt NAND2X1 A=io_write_ports_0_bits_data[64] B=$abc$48160$new_n35172_ Y=$abc$48160$new_n35366_
.subckt AOI21X1 A=io_write_ports_1_bits_data[64] B=$abc$48160$new_n35171_ C=$abc$48160$new_n35173_ Y=$abc$48160$new_n35367_
.subckt AOI22X1 A=$abc$48160$new_n12339_ B=$abc$48160$new_n35173_ C=$abc$48160$new_n35366_ D=$abc$48160$new_n35367_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45039
.subckt NAND2X1 A=$abc$48160$new_n29761_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n35369_
.subckt AND2X1 A=$abc$48160$new_n31319_ B=$abc$48160$new_n31470_ Y=$abc$48160$new_n35370_
.subckt AOI21X1 A=$abc$48160$new_n29764_ B=$abc$48160$new_n32195_ C=$abc$48160$new_n35370_ Y=$abc$48160$new_n35371_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35372_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35373_
.subckt AOI22X1 A=$abc$48160$new_n8691_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35372_ D=$abc$48160$new_n35373_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45041
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35375_
.subckt MUX2X1 A=$abc$48160$new_n8752_ B=$abc$48160$new_n35375_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45043
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35377_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35378_
.subckt AOI22X1 A=$abc$48160$new_n8808_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35377_ D=$abc$48160$new_n35378_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45045
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35380_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35381_
.subckt AOI22X1 A=$abc$48160$new_n8863_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35380_ D=$abc$48160$new_n35381_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45047
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35383_
.subckt MUX2X1 A=$abc$48160$new_n8917_ B=$abc$48160$new_n35383_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45049
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35385_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35386_
.subckt AOI22X1 A=$abc$48160$new_n8972_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35385_ D=$abc$48160$new_n35386_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45051
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35388_
.subckt MUX2X1 A=$abc$48160$new_n9028_ B=$abc$48160$new_n35388_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45053
.subckt NAND2X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35390_
.subckt AOI21X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35391_
.subckt AOI22X1 A=$abc$48160$new_n9084_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35390_ D=$abc$48160$new_n35391_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45055
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35393_
.subckt MUX2X1 A=$abc$48160$new_n9139_ B=$abc$48160$new_n35393_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45057
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35395_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35396_
.subckt AOI22X1 A=$abc$48160$new_n9194_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35395_ D=$abc$48160$new_n35396_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45059
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35398_
.subckt MUX2X1 A=$abc$48160$new_n9249_ B=$abc$48160$new_n35398_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45061
.subckt NAND2X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35400_
.subckt AOI21X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35401_
.subckt AOI22X1 A=$abc$48160$new_n9305_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35400_ D=$abc$48160$new_n35401_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45063
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35403_
.subckt MUX2X1 A=$abc$48160$new_n9360_ B=$abc$48160$new_n35403_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45065
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35405_
.subckt MUX2X1 A=$abc$48160$new_n9416_ B=$abc$48160$new_n35405_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45067
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35407_
.subckt MUX2X1 A=$abc$48160$new_n9470_ B=$abc$48160$new_n35407_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45069
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35409_
.subckt MUX2X1 A=$abc$48160$new_n9528_ B=$abc$48160$new_n35409_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45071
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35411_
.subckt MUX2X1 A=$abc$48160$new_n9585_ B=$abc$48160$new_n35411_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45073
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35413_
.subckt MUX2X1 A=$abc$48160$new_n9641_ B=$abc$48160$new_n35413_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45075
.subckt NAND2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35415_
.subckt AOI21X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35416_
.subckt AOI22X1 A=$abc$48160$new_n9698_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35415_ D=$abc$48160$new_n35416_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45077
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35418_
.subckt MUX2X1 A=$abc$48160$new_n9754_ B=$abc$48160$new_n35418_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45079
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35420_
.subckt MUX2X1 A=$abc$48160$new_n9809_ B=$abc$48160$new_n35420_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45081
.subckt NAND2X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35422_
.subckt AOI21X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35423_
.subckt AOI22X1 A=$abc$48160$new_n9864_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35422_ D=$abc$48160$new_n35423_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45083
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35425_
.subckt MUX2X1 A=$abc$48160$new_n9921_ B=$abc$48160$new_n35425_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45085
.subckt NAND2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35427_
.subckt AOI21X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35428_
.subckt AOI22X1 A=$abc$48160$new_n9977_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35427_ D=$abc$48160$new_n35428_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45087
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35430_
.subckt MUX2X1 A=$abc$48160$new_n10033_ B=$abc$48160$new_n35430_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45089
.subckt NAND2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35432_
.subckt AOI21X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35433_
.subckt AOI22X1 A=$abc$48160$new_n10089_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35432_ D=$abc$48160$new_n35433_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45091
.subckt NAND2X1 A=io_write_ports_0_bits_data[26] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35435_
.subckt AOI21X1 A=io_write_ports_1_bits_data[26] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35436_
.subckt AOI22X1 A=$abc$48160$new_n10145_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35435_ D=$abc$48160$new_n35436_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45093
.subckt NAND2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n35369_ Y=$abc$48160$new_n35438_
.subckt AOI21X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n35370_ C=$abc$48160$new_n35371_ Y=$abc$48160$new_n35439_
.subckt AOI22X1 A=$abc$48160$new_n10201_ B=$abc$48160$new_n35371_ C=$abc$48160$new_n35438_ D=$abc$48160$new_n35439_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45095
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35441_
.subckt MUX2X1 A=$abc$48160$new_n10260_ B=$abc$48160$new_n35441_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45097
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35443_
.subckt MUX2X1 A=$abc$48160$new_n10317_ B=$abc$48160$new_n35443_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45099
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35445_
.subckt MUX2X1 A=$abc$48160$new_n10374_ B=$abc$48160$new_n35445_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45101
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35447_
.subckt MUX2X1 A=$abc$48160$new_n10433_ B=$abc$48160$new_n35447_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45103
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35449_
.subckt MUX2X1 A=$abc$48160$new_n10490_ B=$abc$48160$new_n35449_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45105
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35451_
.subckt MUX2X1 A=$abc$48160$new_n10546_ B=$abc$48160$new_n35451_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45107
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35453_
.subckt MUX2X1 A=$abc$48160$new_n10603_ B=$abc$48160$new_n35453_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45109
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35455_
.subckt MUX2X1 A=$abc$48160$new_n10661_ B=$abc$48160$new_n35455_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45111
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35457_
.subckt MUX2X1 A=$abc$48160$new_n10717_ B=$abc$48160$new_n35457_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45113
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35459_
.subckt MUX2X1 A=$abc$48160$new_n10773_ B=$abc$48160$new_n35459_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45115
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35461_
.subckt MUX2X1 A=$abc$48160$new_n10830_ B=$abc$48160$new_n35461_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45117
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35463_
.subckt MUX2X1 A=$abc$48160$new_n10886_ B=$abc$48160$new_n35463_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45119
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35465_
.subckt MUX2X1 A=$abc$48160$new_n10942_ B=$abc$48160$new_n35465_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45121
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35467_
.subckt MUX2X1 A=$abc$48160$new_n10998_ B=$abc$48160$new_n35467_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45123
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35469_
.subckt MUX2X1 A=$abc$48160$new_n11054_ B=$abc$48160$new_n35469_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45125
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35471_
.subckt MUX2X1 A=$abc$48160$new_n11110_ B=$abc$48160$new_n35471_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45127
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35473_
.subckt MUX2X1 A=$abc$48160$new_n11169_ B=$abc$48160$new_n35473_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45129
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35475_
.subckt MUX2X1 A=$abc$48160$new_n11226_ B=$abc$48160$new_n35475_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45131
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35477_
.subckt MUX2X1 A=$abc$48160$new_n11282_ B=$abc$48160$new_n35477_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45133
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35479_
.subckt MUX2X1 A=$abc$48160$new_n11341_ B=$abc$48160$new_n35479_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45135
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35481_
.subckt MUX2X1 A=$abc$48160$new_n11398_ B=$abc$48160$new_n35481_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45137
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35483_
.subckt MUX2X1 A=$abc$48160$new_n11454_ B=$abc$48160$new_n35483_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45139
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35485_
.subckt MUX2X1 A=$abc$48160$new_n11514_ B=$abc$48160$new_n35485_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45141
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35487_
.subckt MUX2X1 A=$abc$48160$new_n11572_ B=$abc$48160$new_n35487_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45143
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35489_
.subckt MUX2X1 A=$abc$48160$new_n11628_ B=$abc$48160$new_n35489_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45145
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35491_
.subckt MUX2X1 A=$abc$48160$new_n11684_ B=$abc$48160$new_n35491_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45147
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35493_
.subckt MUX2X1 A=$abc$48160$new_n11741_ B=$abc$48160$new_n35493_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45149
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35495_
.subckt MUX2X1 A=$abc$48160$new_n11797_ B=$abc$48160$new_n35495_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45151
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35497_
.subckt MUX2X1 A=$abc$48160$new_n11853_ B=$abc$48160$new_n35497_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45153
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35499_
.subckt MUX2X1 A=$abc$48160$new_n11910_ B=$abc$48160$new_n35499_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45155
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35501_
.subckt MUX2X1 A=$abc$48160$new_n11966_ B=$abc$48160$new_n35501_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45157
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35503_
.subckt MUX2X1 A=$abc$48160$new_n12022_ B=$abc$48160$new_n35503_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45159
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35505_
.subckt MUX2X1 A=$abc$48160$new_n12079_ B=$abc$48160$new_n35505_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45161
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35507_
.subckt MUX2X1 A=$abc$48160$new_n12136_ B=$abc$48160$new_n35507_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45163
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35509_
.subckt MUX2X1 A=$abc$48160$new_n12193_ B=$abc$48160$new_n35509_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45165
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35511_
.subckt MUX2X1 A=$abc$48160$new_n12253_ B=$abc$48160$new_n35511_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45167
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n35369_ Y=$abc$48160$new_n35513_
.subckt MUX2X1 A=$abc$48160$new_n12310_ B=$abc$48160$new_n35513_ S=$abc$48160$new_n35371_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45169
.subckt AND2X1 A=io_write_ports_1_bits_addr[3] B=$abc$48160$new_n28594_ Y=$abc$48160$new_n35515_
.subckt AND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35516_
.subckt NAND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35517_
.subckt AND2X1 A=io_write_ports_0_bits_addr[3] B=$abc$48160$new_n28601_ Y=$abc$48160$new_n35518_
.subckt AOI21X1 A=$abc$48160$new_n30871_ B=$abc$48160$new_n35518_ C=$abc$48160$new_n35516_ Y=$abc$48160$new_n35519_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35520_
.subckt MUX2X1 A=$abc$48160$new_n8726_ B=$abc$48160$new_n35520_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45171
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35522_
.subckt AOI21X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35523_
.subckt AOI22X1 A=$abc$48160$new_n8783_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35522_ D=$abc$48160$new_n35523_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45173
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35525_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35526_
.subckt AOI22X1 A=$abc$48160$new_n8838_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35525_ D=$abc$48160$new_n35526_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45175
.subckt NAND2X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35528_
.subckt AOI21X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35529_
.subckt AOI22X1 A=$abc$48160$new_n8892_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35528_ D=$abc$48160$new_n35529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45177
.subckt NAND2X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35531_
.subckt AOI21X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35532_
.subckt AOI22X1 A=$abc$48160$new_n8947_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35531_ D=$abc$48160$new_n35532_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45179
.subckt NAND2X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35534_
.subckt AOI21X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35535_
.subckt AOI22X1 A=$abc$48160$new_n9003_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35534_ D=$abc$48160$new_n35535_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45181
.subckt NAND2X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35537_
.subckt AOI21X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35538_
.subckt AOI22X1 A=$abc$48160$new_n9059_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35537_ D=$abc$48160$new_n35538_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45183
.subckt NAND2X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35540_
.subckt AOI21X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35541_
.subckt AOI22X1 A=$abc$48160$new_n9114_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35540_ D=$abc$48160$new_n35541_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45185
.subckt NAND2X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35543_
.subckt AOI21X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35544_
.subckt AOI22X1 A=$abc$48160$new_n9169_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35543_ D=$abc$48160$new_n35544_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45187
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35546_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35547_
.subckt AOI22X1 A=$abc$48160$new_n9224_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35546_ D=$abc$48160$new_n35547_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45189
.subckt NAND2X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35549_
.subckt AOI21X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35550_
.subckt AOI22X1 A=$abc$48160$new_n9280_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35549_ D=$abc$48160$new_n35550_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45191
.subckt NAND2X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35552_
.subckt AOI21X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35553_
.subckt AOI22X1 A=$abc$48160$new_n9335_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35552_ D=$abc$48160$new_n35553_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45193
.subckt NAND2X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35555_
.subckt AOI21X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35556_
.subckt AOI22X1 A=$abc$48160$new_n9391_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35555_ D=$abc$48160$new_n35556_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45195
.subckt NAND2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n35517_ Y=$abc$48160$new_n35558_
.subckt AOI21X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n35516_ C=$abc$48160$new_n35519_ Y=$abc$48160$new_n35559_
.subckt AOI22X1 A=$abc$48160$new_n9445_ B=$abc$48160$new_n35519_ C=$abc$48160$new_n35558_ D=$abc$48160$new_n35559_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45197
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35561_
.subckt MUX2X1 A=$abc$48160$new_n9503_ B=$abc$48160$new_n35561_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45199
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35563_
.subckt MUX2X1 A=$abc$48160$new_n9560_ B=$abc$48160$new_n35563_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45201
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35565_
.subckt MUX2X1 A=$abc$48160$new_n9616_ B=$abc$48160$new_n35565_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45203
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35567_
.subckt MUX2X1 A=$abc$48160$new_n9673_ B=$abc$48160$new_n35567_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45205
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35569_
.subckt MUX2X1 A=$abc$48160$new_n9729_ B=$abc$48160$new_n35569_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45207
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35571_
.subckt MUX2X1 A=$abc$48160$new_n9784_ B=$abc$48160$new_n35571_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45209
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35573_
.subckt MUX2X1 A=$abc$48160$new_n9839_ B=$abc$48160$new_n35573_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45211
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35575_
.subckt MUX2X1 A=$abc$48160$new_n9896_ B=$abc$48160$new_n35575_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45213
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35577_
.subckt MUX2X1 A=$abc$48160$new_n9952_ B=$abc$48160$new_n35577_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45215
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35579_
.subckt MUX2X1 A=$abc$48160$new_n10008_ B=$abc$48160$new_n35579_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45217
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35581_
.subckt MUX2X1 A=$abc$48160$new_n10064_ B=$abc$48160$new_n35581_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45219
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35583_
.subckt MUX2X1 A=$abc$48160$new_n10120_ B=$abc$48160$new_n35583_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45221
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35585_
.subckt MUX2X1 A=$abc$48160$new_n10176_ B=$abc$48160$new_n35585_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45223
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35587_
.subckt MUX2X1 A=$abc$48160$new_n10235_ B=$abc$48160$new_n35587_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45225
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35589_
.subckt MUX2X1 A=$abc$48160$new_n10292_ B=$abc$48160$new_n35589_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45227
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35591_
.subckt MUX2X1 A=$abc$48160$new_n10349_ B=$abc$48160$new_n35591_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45229
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35593_
.subckt MUX2X1 A=$abc$48160$new_n10408_ B=$abc$48160$new_n35593_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45231
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35595_
.subckt MUX2X1 A=$abc$48160$new_n10465_ B=$abc$48160$new_n35595_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45233
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35597_
.subckt MUX2X1 A=$abc$48160$new_n10521_ B=$abc$48160$new_n35597_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45235
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35599_
.subckt MUX2X1 A=$abc$48160$new_n10578_ B=$abc$48160$new_n35599_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45237
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35601_
.subckt MUX2X1 A=$abc$48160$new_n10636_ B=$abc$48160$new_n35601_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45239
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35603_
.subckt MUX2X1 A=$abc$48160$new_n10692_ B=$abc$48160$new_n35603_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45241
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35605_
.subckt MUX2X1 A=$abc$48160$new_n10748_ B=$abc$48160$new_n35605_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45243
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35607_
.subckt MUX2X1 A=$abc$48160$new_n10805_ B=$abc$48160$new_n35607_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45245
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35609_
.subckt MUX2X1 A=$abc$48160$new_n10861_ B=$abc$48160$new_n35609_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45247
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35611_
.subckt MUX2X1 A=$abc$48160$new_n10917_ B=$abc$48160$new_n35611_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45249
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35613_
.subckt MUX2X1 A=$abc$48160$new_n10973_ B=$abc$48160$new_n35613_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45251
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35615_
.subckt MUX2X1 A=$abc$48160$new_n11029_ B=$abc$48160$new_n35615_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45253
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35617_
.subckt MUX2X1 A=$abc$48160$new_n11085_ B=$abc$48160$new_n35617_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45255
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35619_
.subckt MUX2X1 A=$abc$48160$new_n11144_ B=$abc$48160$new_n35619_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45257
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35621_
.subckt MUX2X1 A=$abc$48160$new_n11201_ B=$abc$48160$new_n35621_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45259
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35623_
.subckt MUX2X1 A=$abc$48160$new_n11257_ B=$abc$48160$new_n35623_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45261
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35625_
.subckt MUX2X1 A=$abc$48160$new_n11316_ B=$abc$48160$new_n35625_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45263
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35627_
.subckt MUX2X1 A=$abc$48160$new_n11373_ B=$abc$48160$new_n35627_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45265
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35629_
.subckt MUX2X1 A=$abc$48160$new_n11429_ B=$abc$48160$new_n35629_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45267
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35631_
.subckt MUX2X1 A=$abc$48160$new_n11489_ B=$abc$48160$new_n35631_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45269
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35633_
.subckt MUX2X1 A=$abc$48160$new_n11547_ B=$abc$48160$new_n35633_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45271
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35635_
.subckt MUX2X1 A=$abc$48160$new_n11603_ B=$abc$48160$new_n35635_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45273
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35637_
.subckt MUX2X1 A=$abc$48160$new_n11659_ B=$abc$48160$new_n35637_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45275
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35639_
.subckt MUX2X1 A=$abc$48160$new_n11716_ B=$abc$48160$new_n35639_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45277
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35641_
.subckt MUX2X1 A=$abc$48160$new_n11772_ B=$abc$48160$new_n35641_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45279
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35643_
.subckt MUX2X1 A=$abc$48160$new_n11828_ B=$abc$48160$new_n35643_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45281
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35645_
.subckt MUX2X1 A=$abc$48160$new_n11885_ B=$abc$48160$new_n35645_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45283
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35647_
.subckt MUX2X1 A=$abc$48160$new_n11941_ B=$abc$48160$new_n35647_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45285
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35649_
.subckt MUX2X1 A=$abc$48160$new_n11997_ B=$abc$48160$new_n35649_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45287
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35651_
.subckt MUX2X1 A=$abc$48160$new_n12054_ B=$abc$48160$new_n35651_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45289
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35653_
.subckt MUX2X1 A=$abc$48160$new_n12111_ B=$abc$48160$new_n35653_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45291
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35655_
.subckt MUX2X1 A=$abc$48160$new_n12168_ B=$abc$48160$new_n35655_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45293
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35657_
.subckt MUX2X1 A=$abc$48160$new_n12228_ B=$abc$48160$new_n35657_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45295
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35659_
.subckt MUX2X1 A=$abc$48160$new_n12285_ B=$abc$48160$new_n35659_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45297
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n35516_ Y=$abc$48160$new_n35661_
.subckt MUX2X1 A=$abc$48160$new_n12341_ B=$abc$48160$new_n35661_ S=$abc$48160$new_n35519_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45299
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35663_
.subckt AOI22X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n35515_ C=$abc$48160$new_n35518_ D=$abc$48160$new_n28748_ Y=$abc$48160$new_n35664_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35665_
.subckt NAND2X1 A=regfile[41][0] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35666_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35665_ C=$abc$48160$new_n35666_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45301
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35668_
.subckt NAND2X1 A=regfile[41][1] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35669_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35668_ C=$abc$48160$new_n35669_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45303
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35671_
.subckt NAND2X1 A=regfile[41][2] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35672_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35671_ C=$abc$48160$new_n35672_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45305
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35674_
.subckt NAND2X1 A=regfile[41][3] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35675_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35674_ C=$abc$48160$new_n35675_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45307
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35677_
.subckt NAND2X1 A=regfile[41][4] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35678_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35677_ C=$abc$48160$new_n35678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45309
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35680_
.subckt NAND2X1 A=regfile[41][5] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35681_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35680_ C=$abc$48160$new_n35681_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45311
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35683_
.subckt NAND2X1 A=regfile[41][6] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35684_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35683_ C=$abc$48160$new_n35684_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45313
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35686_
.subckt NAND2X1 A=regfile[41][7] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35687_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35686_ C=$abc$48160$new_n35687_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45315
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35689_
.subckt NAND2X1 A=regfile[41][8] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35690_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35689_ C=$abc$48160$new_n35690_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45317
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35692_
.subckt NAND2X1 A=regfile[41][9] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35693_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35692_ C=$abc$48160$new_n35693_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45319
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35695_
.subckt NAND2X1 A=regfile[41][10] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35696_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35695_ C=$abc$48160$new_n35696_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45321
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35698_
.subckt NAND2X1 A=regfile[41][11] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35699_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35698_ C=$abc$48160$new_n35699_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45323
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35701_
.subckt NAND2X1 A=regfile[41][12] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35702_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35701_ C=$abc$48160$new_n35702_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45325
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35704_
.subckt NAND2X1 A=regfile[41][13] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35705_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35704_ C=$abc$48160$new_n35705_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45327
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35707_
.subckt NAND2X1 A=regfile[41][14] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35708_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35707_ C=$abc$48160$new_n35708_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45329
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35710_
.subckt NAND2X1 A=regfile[41][15] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35711_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35710_ C=$abc$48160$new_n35711_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45331
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35713_
.subckt NAND2X1 A=regfile[41][16] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35714_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35713_ C=$abc$48160$new_n35714_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45333
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35716_
.subckt NAND2X1 A=regfile[41][17] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35717_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35716_ C=$abc$48160$new_n35717_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45335
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35719_
.subckt NAND2X1 A=regfile[41][18] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35720_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35719_ C=$abc$48160$new_n35720_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45337
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35722_
.subckt NAND2X1 A=regfile[41][19] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35723_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35722_ C=$abc$48160$new_n35723_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45339
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35725_
.subckt NAND2X1 A=regfile[41][20] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35726_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35725_ C=$abc$48160$new_n35726_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45341
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35728_
.subckt NAND2X1 A=regfile[41][21] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35729_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35728_ C=$abc$48160$new_n35729_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45343
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35731_
.subckt NAND2X1 A=regfile[41][22] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35732_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35731_ C=$abc$48160$new_n35732_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45345
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35734_
.subckt NAND2X1 A=regfile[41][23] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35735_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35734_ C=$abc$48160$new_n35735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45347
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35737_
.subckt NAND2X1 A=regfile[41][24] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35738_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35737_ C=$abc$48160$new_n35738_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45349
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35740_
.subckt NAND2X1 A=regfile[41][25] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35741_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35740_ C=$abc$48160$new_n35741_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45351
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35743_
.subckt NAND2X1 A=regfile[41][26] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35744_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35743_ C=$abc$48160$new_n35744_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45353
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35746_
.subckt NAND2X1 A=regfile[41][27] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35747_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35746_ C=$abc$48160$new_n35747_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45355
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35749_
.subckt NAND2X1 A=regfile[41][28] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35750_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35749_ C=$abc$48160$new_n35750_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45357
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35752_
.subckt NAND2X1 A=regfile[41][29] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35753_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35752_ C=$abc$48160$new_n35753_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45359
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35755_
.subckt NAND2X1 A=regfile[41][30] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35756_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35755_ C=$abc$48160$new_n35756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45361
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35758_
.subckt NAND2X1 A=regfile[41][31] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35759_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35758_ C=$abc$48160$new_n35759_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45363
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35761_
.subckt NAND2X1 A=regfile[41][32] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35762_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35761_ C=$abc$48160$new_n35762_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45365
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35764_
.subckt NAND2X1 A=regfile[41][33] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35765_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35764_ C=$abc$48160$new_n35765_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45367
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35767_
.subckt NAND2X1 A=regfile[41][34] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35768_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35767_ C=$abc$48160$new_n35768_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45369
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35770_
.subckt NAND2X1 A=regfile[41][35] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35771_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35770_ C=$abc$48160$new_n35771_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45371
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35773_
.subckt NAND2X1 A=regfile[41][36] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35774_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35773_ C=$abc$48160$new_n35774_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45373
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35776_
.subckt NAND2X1 A=regfile[41][37] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35777_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35776_ C=$abc$48160$new_n35777_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45375
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35779_
.subckt NAND2X1 A=regfile[41][38] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35780_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35779_ C=$abc$48160$new_n35780_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45377
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35782_
.subckt NAND2X1 A=regfile[41][39] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35783_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35782_ C=$abc$48160$new_n35783_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45379
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35785_
.subckt NAND2X1 A=regfile[41][40] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35786_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35785_ C=$abc$48160$new_n35786_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45381
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35788_
.subckt NAND2X1 A=regfile[41][41] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35789_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35788_ C=$abc$48160$new_n35789_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45383
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35791_
.subckt NAND2X1 A=regfile[41][42] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35792_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35791_ C=$abc$48160$new_n35792_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45385
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35794_
.subckt NAND2X1 A=regfile[41][43] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35795_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35794_ C=$abc$48160$new_n35795_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45387
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35797_
.subckt NAND2X1 A=regfile[41][44] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35798_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35797_ C=$abc$48160$new_n35798_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45389
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35800_
.subckt NAND2X1 A=regfile[41][45] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35801_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35800_ C=$abc$48160$new_n35801_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45391
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35803_
.subckt NAND2X1 A=regfile[41][46] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35804_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35803_ C=$abc$48160$new_n35804_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45393
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35806_
.subckt NAND2X1 A=regfile[41][47] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35807_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35806_ C=$abc$48160$new_n35807_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45395
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35809_
.subckt NAND2X1 A=regfile[41][48] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35810_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35809_ C=$abc$48160$new_n35810_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45397
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35812_
.subckt NAND2X1 A=regfile[41][49] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35813_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35812_ C=$abc$48160$new_n35813_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45399
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35815_
.subckt NAND2X1 A=regfile[41][50] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35816_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35815_ C=$abc$48160$new_n35816_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45401
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35818_
.subckt NAND2X1 A=regfile[41][51] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35819_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35818_ C=$abc$48160$new_n35819_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45403
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35821_
.subckt NAND2X1 A=regfile[41][52] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35822_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35821_ C=$abc$48160$new_n35822_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45405
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35824_
.subckt NAND2X1 A=regfile[41][53] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35825_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35824_ C=$abc$48160$new_n35825_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45407
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35827_
.subckt NAND2X1 A=regfile[41][54] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35828_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35827_ C=$abc$48160$new_n35828_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45409
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35830_
.subckt NAND2X1 A=regfile[41][55] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35831_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35830_ C=$abc$48160$new_n35831_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45411
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35833_
.subckt NAND2X1 A=regfile[41][56] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35834_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35833_ C=$abc$48160$new_n35834_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45413
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35836_
.subckt NAND2X1 A=regfile[41][57] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35837_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35836_ C=$abc$48160$new_n35837_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45415
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35839_
.subckt NAND2X1 A=regfile[41][58] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35840_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35839_ C=$abc$48160$new_n35840_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45417
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35842_
.subckt NAND2X1 A=regfile[41][59] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35843_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35842_ C=$abc$48160$new_n35843_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45419
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35845_
.subckt NAND2X1 A=regfile[41][60] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35846_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35845_ C=$abc$48160$new_n35846_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45421
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35848_
.subckt NAND2X1 A=regfile[41][61] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35849_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35848_ C=$abc$48160$new_n35849_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45423
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35851_
.subckt NAND2X1 A=regfile[41][62] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35852_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35851_ C=$abc$48160$new_n35852_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45425
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35854_
.subckt NAND2X1 A=regfile[41][63] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35855_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35854_ C=$abc$48160$new_n35855_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45427
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n35663_ Y=$abc$48160$new_n35857_
.subckt NAND2X1 A=regfile[41][64] B=$abc$48160$new_n35664_ Y=$abc$48160$new_n35858_
.subckt OAI21X1 A=$abc$48160$new_n35664_ B=$abc$48160$new_n35857_ C=$abc$48160$new_n35858_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45429
.subckt AND2X1 A=$abc$48160$new_n29963_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35860_
.subckt AOI21X1 A=$abc$48160$new_n29967_ B=$abc$48160$new_n35518_ C=$abc$48160$new_n35860_ Y=$abc$48160$new_n35861_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35862_
.subckt MUX2X1 A=$abc$48160$new_n8727_ B=$abc$48160$new_n35862_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45431
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35864_
.subckt MUX2X1 A=$abc$48160$new_n8784_ B=$abc$48160$new_n35864_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45433
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35866_
.subckt MUX2X1 A=$abc$48160$new_n8839_ B=$abc$48160$new_n35866_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45435
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35868_
.subckt MUX2X1 A=$abc$48160$new_n8893_ B=$abc$48160$new_n35868_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45437
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35870_
.subckt MUX2X1 A=$abc$48160$new_n8948_ B=$abc$48160$new_n35870_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45439
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35872_
.subckt MUX2X1 A=$abc$48160$new_n9004_ B=$abc$48160$new_n35872_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45441
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35874_
.subckt MUX2X1 A=$abc$48160$new_n9060_ B=$abc$48160$new_n35874_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45443
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35876_
.subckt MUX2X1 A=$abc$48160$new_n9115_ B=$abc$48160$new_n35876_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45445
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35878_
.subckt MUX2X1 A=$abc$48160$new_n9170_ B=$abc$48160$new_n35878_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45447
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35880_
.subckt MUX2X1 A=$abc$48160$new_n9225_ B=$abc$48160$new_n35880_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45449
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35882_
.subckt MUX2X1 A=$abc$48160$new_n9281_ B=$abc$48160$new_n35882_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45451
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35884_
.subckt MUX2X1 A=$abc$48160$new_n9336_ B=$abc$48160$new_n35884_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45453
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35886_
.subckt MUX2X1 A=$abc$48160$new_n9392_ B=$abc$48160$new_n35886_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45455
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35888_
.subckt MUX2X1 A=$abc$48160$new_n9446_ B=$abc$48160$new_n35888_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45457
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35890_
.subckt MUX2X1 A=$abc$48160$new_n9504_ B=$abc$48160$new_n35890_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45459
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35892_
.subckt MUX2X1 A=$abc$48160$new_n9561_ B=$abc$48160$new_n35892_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45461
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35894_
.subckt MUX2X1 A=$abc$48160$new_n9617_ B=$abc$48160$new_n35894_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45463
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35896_
.subckt MUX2X1 A=$abc$48160$new_n9674_ B=$abc$48160$new_n35896_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45465
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35898_
.subckt MUX2X1 A=$abc$48160$new_n9730_ B=$abc$48160$new_n35898_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45467
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35900_
.subckt MUX2X1 A=$abc$48160$new_n9785_ B=$abc$48160$new_n35900_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45469
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35902_
.subckt MUX2X1 A=$abc$48160$new_n9840_ B=$abc$48160$new_n35902_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45471
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35904_
.subckt MUX2X1 A=$abc$48160$new_n9897_ B=$abc$48160$new_n35904_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45473
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35906_
.subckt MUX2X1 A=$abc$48160$new_n9953_ B=$abc$48160$new_n35906_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45475
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35908_
.subckt MUX2X1 A=$abc$48160$new_n10009_ B=$abc$48160$new_n35908_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45477
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35910_
.subckt MUX2X1 A=$abc$48160$new_n10065_ B=$abc$48160$new_n35910_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45479
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35912_
.subckt MUX2X1 A=$abc$48160$new_n10121_ B=$abc$48160$new_n35912_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45481
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35914_
.subckt MUX2X1 A=$abc$48160$new_n10177_ B=$abc$48160$new_n35914_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45483
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35916_
.subckt MUX2X1 A=$abc$48160$new_n10236_ B=$abc$48160$new_n35916_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45485
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35918_
.subckt MUX2X1 A=$abc$48160$new_n10293_ B=$abc$48160$new_n35918_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45487
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35920_
.subckt MUX2X1 A=$abc$48160$new_n10350_ B=$abc$48160$new_n35920_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45489
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35922_
.subckt MUX2X1 A=$abc$48160$new_n10409_ B=$abc$48160$new_n35922_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45491
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35924_
.subckt MUX2X1 A=$abc$48160$new_n10466_ B=$abc$48160$new_n35924_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45493
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35926_
.subckt MUX2X1 A=$abc$48160$new_n10522_ B=$abc$48160$new_n35926_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45495
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35928_
.subckt MUX2X1 A=$abc$48160$new_n10579_ B=$abc$48160$new_n35928_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45497
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35930_
.subckt MUX2X1 A=$abc$48160$new_n10637_ B=$abc$48160$new_n35930_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45499
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35932_
.subckt MUX2X1 A=$abc$48160$new_n10693_ B=$abc$48160$new_n35932_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45501
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35934_
.subckt MUX2X1 A=$abc$48160$new_n10749_ B=$abc$48160$new_n35934_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45503
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35936_
.subckt MUX2X1 A=$abc$48160$new_n10806_ B=$abc$48160$new_n35936_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45505
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35938_
.subckt MUX2X1 A=$abc$48160$new_n10862_ B=$abc$48160$new_n35938_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45507
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35940_
.subckt MUX2X1 A=$abc$48160$new_n10918_ B=$abc$48160$new_n35940_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45509
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35942_
.subckt MUX2X1 A=$abc$48160$new_n10974_ B=$abc$48160$new_n35942_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45511
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35944_
.subckt MUX2X1 A=$abc$48160$new_n11030_ B=$abc$48160$new_n35944_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45513
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35946_
.subckt MUX2X1 A=$abc$48160$new_n11086_ B=$abc$48160$new_n35946_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45515
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35948_
.subckt MUX2X1 A=$abc$48160$new_n11145_ B=$abc$48160$new_n35948_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45517
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35950_
.subckt MUX2X1 A=$abc$48160$new_n11202_ B=$abc$48160$new_n35950_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45519
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35952_
.subckt MUX2X1 A=$abc$48160$new_n11258_ B=$abc$48160$new_n35952_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45521
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35954_
.subckt MUX2X1 A=$abc$48160$new_n11317_ B=$abc$48160$new_n35954_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45523
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35956_
.subckt MUX2X1 A=$abc$48160$new_n11374_ B=$abc$48160$new_n35956_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45525
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35958_
.subckt MUX2X1 A=$abc$48160$new_n11430_ B=$abc$48160$new_n35958_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45527
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35960_
.subckt MUX2X1 A=$abc$48160$new_n11490_ B=$abc$48160$new_n35960_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45529
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35962_
.subckt MUX2X1 A=$abc$48160$new_n11548_ B=$abc$48160$new_n35962_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45531
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35964_
.subckt MUX2X1 A=$abc$48160$new_n11604_ B=$abc$48160$new_n35964_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45533
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35966_
.subckt MUX2X1 A=$abc$48160$new_n11660_ B=$abc$48160$new_n35966_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45535
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35968_
.subckt MUX2X1 A=$abc$48160$new_n11717_ B=$abc$48160$new_n35968_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45537
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35970_
.subckt MUX2X1 A=$abc$48160$new_n11773_ B=$abc$48160$new_n35970_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45539
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35972_
.subckt MUX2X1 A=$abc$48160$new_n11829_ B=$abc$48160$new_n35972_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45541
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35974_
.subckt MUX2X1 A=$abc$48160$new_n11886_ B=$abc$48160$new_n35974_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45543
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35976_
.subckt MUX2X1 A=$abc$48160$new_n11942_ B=$abc$48160$new_n35976_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45545
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35978_
.subckt MUX2X1 A=$abc$48160$new_n11998_ B=$abc$48160$new_n35978_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45547
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35980_
.subckt MUX2X1 A=$abc$48160$new_n12055_ B=$abc$48160$new_n35980_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45549
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35982_
.subckt MUX2X1 A=$abc$48160$new_n12112_ B=$abc$48160$new_n35982_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45551
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35984_
.subckt MUX2X1 A=$abc$48160$new_n12169_ B=$abc$48160$new_n35984_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45553
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35986_
.subckt MUX2X1 A=$abc$48160$new_n12229_ B=$abc$48160$new_n35986_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45555
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35988_
.subckt MUX2X1 A=$abc$48160$new_n12286_ B=$abc$48160$new_n35988_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45557
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n35860_ Y=$abc$48160$new_n35990_
.subckt MUX2X1 A=$abc$48160$new_n12342_ B=$abc$48160$new_n35990_ S=$abc$48160$new_n35861_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45559
.subckt AND2X1 A=$abc$48160$new_n31471_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35992_
.subckt NAND2X1 A=$abc$48160$new_n31471_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n35993_
.subckt AOI21X1 A=$abc$48160$new_n32195_ B=$abc$48160$new_n35518_ C=$abc$48160$new_n35992_ Y=$abc$48160$new_n35994_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n35993_ Y=$abc$48160$new_n35995_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n35992_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n35996_
.subckt AOI22X1 A=$abc$48160$new_n8728_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n35995_ D=$abc$48160$new_n35996_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45561
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n35998_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n35999_
.subckt AOI22X1 A=$abc$48160$new_n8785_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n35998_ D=$abc$48160$new_n35999_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45563
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36001_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36002_
.subckt AOI22X1 A=$abc$48160$new_n8840_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36001_ D=$abc$48160$new_n36002_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45565
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36004_
.subckt AOI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36005_
.subckt AOI22X1 A=$abc$48160$new_n8894_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36004_ D=$abc$48160$new_n36005_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45567
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36007_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36008_
.subckt AOI22X1 A=$abc$48160$new_n8949_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36007_ D=$abc$48160$new_n36008_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45569
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36010_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36011_
.subckt AOI22X1 A=$abc$48160$new_n9005_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36010_ D=$abc$48160$new_n36011_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45571
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36013_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36014_
.subckt AOI22X1 A=$abc$48160$new_n9061_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36013_ D=$abc$48160$new_n36014_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45573
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36016_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36017_
.subckt AOI22X1 A=$abc$48160$new_n9116_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36016_ D=$abc$48160$new_n36017_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45575
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36019_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36020_
.subckt AOI22X1 A=$abc$48160$new_n9171_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36019_ D=$abc$48160$new_n36020_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45577
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36022_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36023_
.subckt AOI22X1 A=$abc$48160$new_n9226_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36022_ D=$abc$48160$new_n36023_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45579
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36025_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36026_
.subckt AOI22X1 A=$abc$48160$new_n9282_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36025_ D=$abc$48160$new_n36026_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45581
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36028_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36029_
.subckt AOI22X1 A=$abc$48160$new_n9337_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36028_ D=$abc$48160$new_n36029_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45583
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n35992_ Y=$abc$48160$new_n36031_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n35993_ C=$abc$48160$new_n35994_ Y=$abc$48160$new_n36032_
.subckt AOI22X1 A=$abc$48160$new_n9393_ B=$abc$48160$new_n35994_ C=$abc$48160$new_n36031_ D=$abc$48160$new_n36032_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45585
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36034_
.subckt MUX2X1 A=$abc$48160$new_n9447_ B=$abc$48160$new_n36034_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45587
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36036_
.subckt MUX2X1 A=$abc$48160$new_n9505_ B=$abc$48160$new_n36036_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45589
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36038_
.subckt MUX2X1 A=$abc$48160$new_n9562_ B=$abc$48160$new_n36038_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45591
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36040_
.subckt MUX2X1 A=$abc$48160$new_n9618_ B=$abc$48160$new_n36040_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45593
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36042_
.subckt MUX2X1 A=$abc$48160$new_n9675_ B=$abc$48160$new_n36042_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45595
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36044_
.subckt MUX2X1 A=$abc$48160$new_n9731_ B=$abc$48160$new_n36044_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45597
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36046_
.subckt MUX2X1 A=$abc$48160$new_n9786_ B=$abc$48160$new_n36046_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45599
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36048_
.subckt MUX2X1 A=$abc$48160$new_n9841_ B=$abc$48160$new_n36048_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45601
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36050_
.subckt MUX2X1 A=$abc$48160$new_n9898_ B=$abc$48160$new_n36050_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45603
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36052_
.subckt MUX2X1 A=$abc$48160$new_n9954_ B=$abc$48160$new_n36052_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45605
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36054_
.subckt MUX2X1 A=$abc$48160$new_n10010_ B=$abc$48160$new_n36054_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45607
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36056_
.subckt MUX2X1 A=$abc$48160$new_n10066_ B=$abc$48160$new_n36056_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45609
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36058_
.subckt MUX2X1 A=$abc$48160$new_n10122_ B=$abc$48160$new_n36058_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45611
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36060_
.subckt MUX2X1 A=$abc$48160$new_n10178_ B=$abc$48160$new_n36060_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45613
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36062_
.subckt MUX2X1 A=$abc$48160$new_n10237_ B=$abc$48160$new_n36062_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45615
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36064_
.subckt MUX2X1 A=$abc$48160$new_n10294_ B=$abc$48160$new_n36064_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45617
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36066_
.subckt MUX2X1 A=$abc$48160$new_n10351_ B=$abc$48160$new_n36066_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45619
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36068_
.subckt MUX2X1 A=$abc$48160$new_n10410_ B=$abc$48160$new_n36068_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45621
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36070_
.subckt MUX2X1 A=$abc$48160$new_n10467_ B=$abc$48160$new_n36070_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45623
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36072_
.subckt MUX2X1 A=$abc$48160$new_n10523_ B=$abc$48160$new_n36072_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45625
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36074_
.subckt MUX2X1 A=$abc$48160$new_n10580_ B=$abc$48160$new_n36074_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45627
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36076_
.subckt MUX2X1 A=$abc$48160$new_n10638_ B=$abc$48160$new_n36076_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45629
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36078_
.subckt MUX2X1 A=$abc$48160$new_n10694_ B=$abc$48160$new_n36078_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45631
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36080_
.subckt MUX2X1 A=$abc$48160$new_n10750_ B=$abc$48160$new_n36080_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45633
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36082_
.subckt MUX2X1 A=$abc$48160$new_n10807_ B=$abc$48160$new_n36082_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45635
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36084_
.subckt MUX2X1 A=$abc$48160$new_n10863_ B=$abc$48160$new_n36084_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45637
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36086_
.subckt MUX2X1 A=$abc$48160$new_n10919_ B=$abc$48160$new_n36086_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45639
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36088_
.subckt MUX2X1 A=$abc$48160$new_n10975_ B=$abc$48160$new_n36088_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45641
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36090_
.subckt MUX2X1 A=$abc$48160$new_n11031_ B=$abc$48160$new_n36090_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45643
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36092_
.subckt MUX2X1 A=$abc$48160$new_n11087_ B=$abc$48160$new_n36092_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45645
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36094_
.subckt MUX2X1 A=$abc$48160$new_n11146_ B=$abc$48160$new_n36094_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45647
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36096_
.subckt MUX2X1 A=$abc$48160$new_n11203_ B=$abc$48160$new_n36096_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45649
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36098_
.subckt MUX2X1 A=$abc$48160$new_n11259_ B=$abc$48160$new_n36098_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45651
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36100_
.subckt MUX2X1 A=$abc$48160$new_n11318_ B=$abc$48160$new_n36100_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45653
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36102_
.subckt MUX2X1 A=$abc$48160$new_n11375_ B=$abc$48160$new_n36102_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45655
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36104_
.subckt MUX2X1 A=$abc$48160$new_n11431_ B=$abc$48160$new_n36104_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45657
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36106_
.subckt MUX2X1 A=$abc$48160$new_n11491_ B=$abc$48160$new_n36106_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45659
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36108_
.subckt MUX2X1 A=$abc$48160$new_n11549_ B=$abc$48160$new_n36108_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45661
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36110_
.subckt MUX2X1 A=$abc$48160$new_n11605_ B=$abc$48160$new_n36110_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45663
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36112_
.subckt MUX2X1 A=$abc$48160$new_n11661_ B=$abc$48160$new_n36112_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45665
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36114_
.subckt MUX2X1 A=$abc$48160$new_n11718_ B=$abc$48160$new_n36114_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45667
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36116_
.subckt MUX2X1 A=$abc$48160$new_n11774_ B=$abc$48160$new_n36116_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45669
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36118_
.subckt MUX2X1 A=$abc$48160$new_n11830_ B=$abc$48160$new_n36118_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45671
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36120_
.subckt MUX2X1 A=$abc$48160$new_n11887_ B=$abc$48160$new_n36120_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45673
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36122_
.subckt MUX2X1 A=$abc$48160$new_n11943_ B=$abc$48160$new_n36122_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45675
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36124_
.subckt MUX2X1 A=$abc$48160$new_n11999_ B=$abc$48160$new_n36124_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45677
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36126_
.subckt MUX2X1 A=$abc$48160$new_n12056_ B=$abc$48160$new_n36126_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45679
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36128_
.subckt MUX2X1 A=$abc$48160$new_n12113_ B=$abc$48160$new_n36128_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45681
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36130_
.subckt MUX2X1 A=$abc$48160$new_n12170_ B=$abc$48160$new_n36130_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45683
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36132_
.subckt MUX2X1 A=$abc$48160$new_n12230_ B=$abc$48160$new_n36132_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45685
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36134_
.subckt MUX2X1 A=$abc$48160$new_n12287_ B=$abc$48160$new_n36134_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45687
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n35992_ Y=$abc$48160$new_n36136_
.subckt MUX2X1 A=$abc$48160$new_n12343_ B=$abc$48160$new_n36136_ S=$abc$48160$new_n35994_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45689
.subckt NAND2X1 A=$abc$48160$new_n29497_ B=$abc$48160$new_n35518_ Y=$abc$48160$new_n36138_
.subckt AND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36139_
.subckt NAND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36140_
.subckt AND2X1 A=$abc$48160$new_n36138_ B=$abc$48160$new_n36140_ Y=$abc$48160$new_n36141_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36142_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36143_
.subckt AOI22X1 A=$abc$48160$new_n8729_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36142_ D=$abc$48160$new_n36143_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45691
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36145_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36146_
.subckt AOI22X1 A=$abc$48160$new_n8786_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36145_ D=$abc$48160$new_n36146_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45693
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36148_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36149_
.subckt AOI22X1 A=$abc$48160$new_n8841_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36148_ D=$abc$48160$new_n36149_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45695
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36151_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36152_
.subckt AOI22X1 A=$abc$48160$new_n8895_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36151_ D=$abc$48160$new_n36152_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45697
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36154_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36155_
.subckt AOI22X1 A=$abc$48160$new_n8950_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36154_ D=$abc$48160$new_n36155_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45699
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36157_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36158_
.subckt AOI22X1 A=$abc$48160$new_n9006_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36157_ D=$abc$48160$new_n36158_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45701
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36160_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36161_
.subckt AOI22X1 A=$abc$48160$new_n9062_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36160_ D=$abc$48160$new_n36161_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45703
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36163_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36164_
.subckt AOI22X1 A=$abc$48160$new_n9117_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36163_ D=$abc$48160$new_n36164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45705
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36166_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36167_
.subckt AOI22X1 A=$abc$48160$new_n9172_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36166_ D=$abc$48160$new_n36167_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45707
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36169_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36170_
.subckt AOI22X1 A=$abc$48160$new_n9227_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36169_ D=$abc$48160$new_n36170_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45709
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36172_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36173_
.subckt AOI22X1 A=$abc$48160$new_n9283_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36172_ D=$abc$48160$new_n36173_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45711
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36175_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36176_
.subckt AOI22X1 A=$abc$48160$new_n9338_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36175_ D=$abc$48160$new_n36176_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45713
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36178_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36179_
.subckt AOI22X1 A=$abc$48160$new_n9394_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36178_ D=$abc$48160$new_n36179_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45715
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36181_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36182_
.subckt AOI22X1 A=$abc$48160$new_n9448_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36181_ D=$abc$48160$new_n36182_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45717
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n36139_ Y=$abc$48160$new_n36184_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n36138_ C=$abc$48160$new_n36140_ Y=$abc$48160$new_n36185_
.subckt AOI22X1 A=$abc$48160$new_n9506_ B=$abc$48160$new_n36141_ C=$abc$48160$new_n36184_ D=$abc$48160$new_n36185_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45719
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36187_
.subckt MUX2X1 A=$abc$48160$new_n9563_ B=$abc$48160$new_n36187_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45721
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36189_
.subckt MUX2X1 A=$abc$48160$new_n9619_ B=$abc$48160$new_n36189_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45723
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36191_
.subckt MUX2X1 A=$abc$48160$new_n9676_ B=$abc$48160$new_n36191_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45725
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36193_
.subckt MUX2X1 A=$abc$48160$new_n9732_ B=$abc$48160$new_n36193_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45727
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36195_
.subckt MUX2X1 A=$abc$48160$new_n9787_ B=$abc$48160$new_n36195_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45729
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36197_
.subckt MUX2X1 A=$abc$48160$new_n9842_ B=$abc$48160$new_n36197_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45731
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36199_
.subckt MUX2X1 A=$abc$48160$new_n9899_ B=$abc$48160$new_n36199_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45733
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36201_
.subckt MUX2X1 A=$abc$48160$new_n9955_ B=$abc$48160$new_n36201_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45735
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36203_
.subckt MUX2X1 A=$abc$48160$new_n10011_ B=$abc$48160$new_n36203_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45737
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36205_
.subckt MUX2X1 A=$abc$48160$new_n10067_ B=$abc$48160$new_n36205_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45739
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36207_
.subckt MUX2X1 A=$abc$48160$new_n10123_ B=$abc$48160$new_n36207_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45741
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36209_
.subckt MUX2X1 A=$abc$48160$new_n10179_ B=$abc$48160$new_n36209_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45743
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36211_
.subckt MUX2X1 A=$abc$48160$new_n10238_ B=$abc$48160$new_n36211_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45745
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36213_
.subckt MUX2X1 A=$abc$48160$new_n10295_ B=$abc$48160$new_n36213_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45747
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36215_
.subckt MUX2X1 A=$abc$48160$new_n10352_ B=$abc$48160$new_n36215_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45749
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36217_
.subckt MUX2X1 A=$abc$48160$new_n10411_ B=$abc$48160$new_n36217_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45751
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36219_
.subckt MUX2X1 A=$abc$48160$new_n10468_ B=$abc$48160$new_n36219_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45753
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36221_
.subckt MUX2X1 A=$abc$48160$new_n10524_ B=$abc$48160$new_n36221_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45755
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36223_
.subckt MUX2X1 A=$abc$48160$new_n10581_ B=$abc$48160$new_n36223_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45757
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36225_
.subckt MUX2X1 A=$abc$48160$new_n10639_ B=$abc$48160$new_n36225_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45759
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36227_
.subckt MUX2X1 A=$abc$48160$new_n10695_ B=$abc$48160$new_n36227_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45761
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36229_
.subckt MUX2X1 A=$abc$48160$new_n10751_ B=$abc$48160$new_n36229_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45763
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36231_
.subckt MUX2X1 A=$abc$48160$new_n10808_ B=$abc$48160$new_n36231_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45765
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36233_
.subckt MUX2X1 A=$abc$48160$new_n10864_ B=$abc$48160$new_n36233_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45767
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36235_
.subckt MUX2X1 A=$abc$48160$new_n10920_ B=$abc$48160$new_n36235_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45769
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36237_
.subckt MUX2X1 A=$abc$48160$new_n10976_ B=$abc$48160$new_n36237_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45771
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36239_
.subckt MUX2X1 A=$abc$48160$new_n11032_ B=$abc$48160$new_n36239_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45773
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36241_
.subckt MUX2X1 A=$abc$48160$new_n11088_ B=$abc$48160$new_n36241_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45775
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36243_
.subckt MUX2X1 A=$abc$48160$new_n11147_ B=$abc$48160$new_n36243_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45777
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36245_
.subckt MUX2X1 A=$abc$48160$new_n11204_ B=$abc$48160$new_n36245_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45779
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36247_
.subckt MUX2X1 A=$abc$48160$new_n11260_ B=$abc$48160$new_n36247_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45781
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36249_
.subckt MUX2X1 A=$abc$48160$new_n11319_ B=$abc$48160$new_n36249_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45783
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36251_
.subckt MUX2X1 A=$abc$48160$new_n11376_ B=$abc$48160$new_n36251_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45785
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36253_
.subckt MUX2X1 A=$abc$48160$new_n11432_ B=$abc$48160$new_n36253_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45787
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36255_
.subckt MUX2X1 A=$abc$48160$new_n11492_ B=$abc$48160$new_n36255_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45789
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36257_
.subckt MUX2X1 A=$abc$48160$new_n11550_ B=$abc$48160$new_n36257_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45791
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36259_
.subckt MUX2X1 A=$abc$48160$new_n11606_ B=$abc$48160$new_n36259_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45793
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36261_
.subckt MUX2X1 A=$abc$48160$new_n11662_ B=$abc$48160$new_n36261_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45795
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36263_
.subckt MUX2X1 A=$abc$48160$new_n11719_ B=$abc$48160$new_n36263_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45797
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36265_
.subckt MUX2X1 A=$abc$48160$new_n11775_ B=$abc$48160$new_n36265_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45799
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36267_
.subckt MUX2X1 A=$abc$48160$new_n11831_ B=$abc$48160$new_n36267_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45801
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36269_
.subckt MUX2X1 A=$abc$48160$new_n11888_ B=$abc$48160$new_n36269_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45803
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36271_
.subckt MUX2X1 A=$abc$48160$new_n11944_ B=$abc$48160$new_n36271_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45805
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36273_
.subckt MUX2X1 A=$abc$48160$new_n12000_ B=$abc$48160$new_n36273_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45807
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36275_
.subckt MUX2X1 A=$abc$48160$new_n12057_ B=$abc$48160$new_n36275_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45809
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36277_
.subckt MUX2X1 A=$abc$48160$new_n12114_ B=$abc$48160$new_n36277_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45811
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36279_
.subckt MUX2X1 A=$abc$48160$new_n12171_ B=$abc$48160$new_n36279_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45813
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36281_
.subckt MUX2X1 A=$abc$48160$new_n12231_ B=$abc$48160$new_n36281_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45815
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36283_
.subckt MUX2X1 A=$abc$48160$new_n12288_ B=$abc$48160$new_n36283_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45817
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n36139_ Y=$abc$48160$new_n36285_
.subckt MUX2X1 A=$abc$48160$new_n12344_ B=$abc$48160$new_n36285_ S=$abc$48160$new_n36141_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45819
.subckt AND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36287_
.subckt NAND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36288_
.subckt NAND2X1 A=$abc$48160$new_n29229_ B=$abc$48160$new_n35518_ Y=$abc$48160$new_n36289_
.subckt AND2X1 A=$abc$48160$new_n36288_ B=$abc$48160$new_n36289_ Y=$abc$48160$new_n36290_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36291_
.subckt MUX2X1 A=$abc$48160$new_n8730_ B=$abc$48160$new_n36291_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45821
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36293_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36294_
.subckt AOI22X1 A=$abc$48160$new_n8787_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36293_ D=$abc$48160$new_n36294_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45823
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36296_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36297_
.subckt AOI22X1 A=$abc$48160$new_n8842_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36296_ D=$abc$48160$new_n36297_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45825
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36299_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36300_
.subckt AOI22X1 A=$abc$48160$new_n8896_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36299_ D=$abc$48160$new_n36300_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45827
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36302_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36303_
.subckt AOI22X1 A=$abc$48160$new_n8951_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36302_ D=$abc$48160$new_n36303_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45829
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36305_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36306_
.subckt AOI22X1 A=$abc$48160$new_n9007_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36305_ D=$abc$48160$new_n36306_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45831
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36308_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36309_
.subckt AOI22X1 A=$abc$48160$new_n9063_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36308_ D=$abc$48160$new_n36309_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45833
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36311_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36312_
.subckt AOI22X1 A=$abc$48160$new_n9118_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36311_ D=$abc$48160$new_n36312_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45835
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36314_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36315_
.subckt AOI22X1 A=$abc$48160$new_n9173_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36314_ D=$abc$48160$new_n36315_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45837
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36317_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36318_
.subckt AOI22X1 A=$abc$48160$new_n9228_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36317_ D=$abc$48160$new_n36318_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45839
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36320_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36321_
.subckt AOI22X1 A=$abc$48160$new_n9284_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36320_ D=$abc$48160$new_n36321_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45841
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36323_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36324_
.subckt AOI22X1 A=$abc$48160$new_n9339_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36323_ D=$abc$48160$new_n36324_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45843
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36326_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36327_
.subckt AOI22X1 A=$abc$48160$new_n9395_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36326_ D=$abc$48160$new_n36327_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45845
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36329_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36330_
.subckt AOI22X1 A=$abc$48160$new_n9449_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36329_ D=$abc$48160$new_n36330_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45847
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n36287_ Y=$abc$48160$new_n36332_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n36289_ C=$abc$48160$new_n36288_ Y=$abc$48160$new_n36333_
.subckt AOI22X1 A=$abc$48160$new_n9507_ B=$abc$48160$new_n36290_ C=$abc$48160$new_n36332_ D=$abc$48160$new_n36333_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45849
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36335_
.subckt MUX2X1 A=$abc$48160$new_n9564_ B=$abc$48160$new_n36335_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45851
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36337_
.subckt MUX2X1 A=$abc$48160$new_n9620_ B=$abc$48160$new_n36337_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45853
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36339_
.subckt MUX2X1 A=$abc$48160$new_n9677_ B=$abc$48160$new_n36339_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45855
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36341_
.subckt MUX2X1 A=$abc$48160$new_n9733_ B=$abc$48160$new_n36341_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45857
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36343_
.subckt MUX2X1 A=$abc$48160$new_n9788_ B=$abc$48160$new_n36343_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45859
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36345_
.subckt MUX2X1 A=$abc$48160$new_n9843_ B=$abc$48160$new_n36345_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45861
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36347_
.subckt MUX2X1 A=$abc$48160$new_n9900_ B=$abc$48160$new_n36347_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45863
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36349_
.subckt MUX2X1 A=$abc$48160$new_n9956_ B=$abc$48160$new_n36349_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45865
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36351_
.subckt MUX2X1 A=$abc$48160$new_n10012_ B=$abc$48160$new_n36351_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45867
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36353_
.subckt MUX2X1 A=$abc$48160$new_n10068_ B=$abc$48160$new_n36353_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45869
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36355_
.subckt MUX2X1 A=$abc$48160$new_n10124_ B=$abc$48160$new_n36355_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45871
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36357_
.subckt MUX2X1 A=$abc$48160$new_n10180_ B=$abc$48160$new_n36357_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45873
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36359_
.subckt MUX2X1 A=$abc$48160$new_n10239_ B=$abc$48160$new_n36359_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45875
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36361_
.subckt MUX2X1 A=$abc$48160$new_n10296_ B=$abc$48160$new_n36361_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45877
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36363_
.subckt MUX2X1 A=$abc$48160$new_n10353_ B=$abc$48160$new_n36363_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45879
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36365_
.subckt MUX2X1 A=$abc$48160$new_n10412_ B=$abc$48160$new_n36365_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45881
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36367_
.subckt MUX2X1 A=$abc$48160$new_n10469_ B=$abc$48160$new_n36367_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45883
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36369_
.subckt MUX2X1 A=$abc$48160$new_n10525_ B=$abc$48160$new_n36369_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45885
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36371_
.subckt MUX2X1 A=$abc$48160$new_n10582_ B=$abc$48160$new_n36371_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45887
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36373_
.subckt MUX2X1 A=$abc$48160$new_n10640_ B=$abc$48160$new_n36373_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45889
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36375_
.subckt MUX2X1 A=$abc$48160$new_n10696_ B=$abc$48160$new_n36375_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45891
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36377_
.subckt MUX2X1 A=$abc$48160$new_n10752_ B=$abc$48160$new_n36377_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45893
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36379_
.subckt MUX2X1 A=$abc$48160$new_n10809_ B=$abc$48160$new_n36379_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45895
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36381_
.subckt MUX2X1 A=$abc$48160$new_n10865_ B=$abc$48160$new_n36381_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45897
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36383_
.subckt MUX2X1 A=$abc$48160$new_n10921_ B=$abc$48160$new_n36383_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45899
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36385_
.subckt MUX2X1 A=$abc$48160$new_n10977_ B=$abc$48160$new_n36385_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45901
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36387_
.subckt MUX2X1 A=$abc$48160$new_n11033_ B=$abc$48160$new_n36387_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45903
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36389_
.subckt MUX2X1 A=$abc$48160$new_n11089_ B=$abc$48160$new_n36389_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45905
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36391_
.subckt MUX2X1 A=$abc$48160$new_n11148_ B=$abc$48160$new_n36391_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45907
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36393_
.subckt MUX2X1 A=$abc$48160$new_n11205_ B=$abc$48160$new_n36393_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45909
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36395_
.subckt MUX2X1 A=$abc$48160$new_n11261_ B=$abc$48160$new_n36395_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45911
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36397_
.subckt MUX2X1 A=$abc$48160$new_n11320_ B=$abc$48160$new_n36397_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45913
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36399_
.subckt MUX2X1 A=$abc$48160$new_n11377_ B=$abc$48160$new_n36399_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45915
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36401_
.subckt MUX2X1 A=$abc$48160$new_n11433_ B=$abc$48160$new_n36401_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45917
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36403_
.subckt MUX2X1 A=$abc$48160$new_n11493_ B=$abc$48160$new_n36403_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45919
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36405_
.subckt MUX2X1 A=$abc$48160$new_n11551_ B=$abc$48160$new_n36405_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45921
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36407_
.subckt MUX2X1 A=$abc$48160$new_n11607_ B=$abc$48160$new_n36407_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45923
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36409_
.subckt MUX2X1 A=$abc$48160$new_n11663_ B=$abc$48160$new_n36409_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45925
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36411_
.subckt MUX2X1 A=$abc$48160$new_n11720_ B=$abc$48160$new_n36411_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45927
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36413_
.subckt MUX2X1 A=$abc$48160$new_n11776_ B=$abc$48160$new_n36413_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45929
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36415_
.subckt MUX2X1 A=$abc$48160$new_n11832_ B=$abc$48160$new_n36415_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45931
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36417_
.subckt MUX2X1 A=$abc$48160$new_n11889_ B=$abc$48160$new_n36417_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45933
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36419_
.subckt MUX2X1 A=$abc$48160$new_n11945_ B=$abc$48160$new_n36419_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45935
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36421_
.subckt MUX2X1 A=$abc$48160$new_n12001_ B=$abc$48160$new_n36421_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45937
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36423_
.subckt MUX2X1 A=$abc$48160$new_n12058_ B=$abc$48160$new_n36423_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45939
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36425_
.subckt MUX2X1 A=$abc$48160$new_n12115_ B=$abc$48160$new_n36425_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45941
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36427_
.subckt MUX2X1 A=$abc$48160$new_n12172_ B=$abc$48160$new_n36427_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45943
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36429_
.subckt MUX2X1 A=$abc$48160$new_n12232_ B=$abc$48160$new_n36429_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45945
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36431_
.subckt MUX2X1 A=$abc$48160$new_n12289_ B=$abc$48160$new_n36431_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45947
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n36287_ Y=$abc$48160$new_n36433_
.subckt MUX2X1 A=$abc$48160$new_n12345_ B=$abc$48160$new_n36433_ S=$abc$48160$new_n36290_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45949
.subckt NAND2X1 A=$abc$48160$new_n28959_ B=$abc$48160$new_n35518_ Y=$abc$48160$new_n36435_
.subckt AND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36436_
.subckt NAND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36437_
.subckt AND2X1 A=$abc$48160$new_n36435_ B=$abc$48160$new_n36437_ Y=$abc$48160$new_n36438_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36439_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36440_
.subckt AOI22X1 A=$abc$48160$new_n8731_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36439_ D=$abc$48160$new_n36440_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45951
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36442_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36443_
.subckt AOI22X1 A=$abc$48160$new_n8788_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36442_ D=$abc$48160$new_n36443_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45953
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36445_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36446_
.subckt AOI22X1 A=$abc$48160$new_n8843_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36445_ D=$abc$48160$new_n36446_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45955
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36448_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36449_
.subckt AOI22X1 A=$abc$48160$new_n8897_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36448_ D=$abc$48160$new_n36449_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45957
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36451_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36452_
.subckt AOI22X1 A=$abc$48160$new_n8952_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36451_ D=$abc$48160$new_n36452_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45959
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36454_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36455_
.subckt AOI22X1 A=$abc$48160$new_n9008_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36454_ D=$abc$48160$new_n36455_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45961
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36457_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36458_
.subckt AOI22X1 A=$abc$48160$new_n9064_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36457_ D=$abc$48160$new_n36458_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45963
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36460_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36461_
.subckt AOI22X1 A=$abc$48160$new_n9119_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36460_ D=$abc$48160$new_n36461_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45965
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36463_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36464_
.subckt AOI22X1 A=$abc$48160$new_n9174_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36463_ D=$abc$48160$new_n36464_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45967
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36466_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36467_
.subckt AOI22X1 A=$abc$48160$new_n9229_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36466_ D=$abc$48160$new_n36467_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45969
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36469_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36470_
.subckt AOI22X1 A=$abc$48160$new_n9285_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36469_ D=$abc$48160$new_n36470_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45971
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36472_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36473_
.subckt AOI22X1 A=$abc$48160$new_n9340_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36472_ D=$abc$48160$new_n36473_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45973
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36475_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36476_
.subckt AOI22X1 A=$abc$48160$new_n9396_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36475_ D=$abc$48160$new_n36476_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45975
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36478_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36479_
.subckt AOI22X1 A=$abc$48160$new_n9450_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36478_ D=$abc$48160$new_n36479_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45977
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n36436_ Y=$abc$48160$new_n36481_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n36435_ C=$abc$48160$new_n36437_ Y=$abc$48160$new_n36482_
.subckt AOI22X1 A=$abc$48160$new_n9508_ B=$abc$48160$new_n36438_ C=$abc$48160$new_n36481_ D=$abc$48160$new_n36482_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45979
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36484_
.subckt MUX2X1 A=$abc$48160$new_n9565_ B=$abc$48160$new_n36484_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45981
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36486_
.subckt MUX2X1 A=$abc$48160$new_n9621_ B=$abc$48160$new_n36486_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45983
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36488_
.subckt MUX2X1 A=$abc$48160$new_n9678_ B=$abc$48160$new_n36488_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45985
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36490_
.subckt MUX2X1 A=$abc$48160$new_n9734_ B=$abc$48160$new_n36490_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45987
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36492_
.subckt MUX2X1 A=$abc$48160$new_n9789_ B=$abc$48160$new_n36492_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45989
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36494_
.subckt MUX2X1 A=$abc$48160$new_n9844_ B=$abc$48160$new_n36494_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45991
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36496_
.subckt MUX2X1 A=$abc$48160$new_n9901_ B=$abc$48160$new_n36496_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45993
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36498_
.subckt MUX2X1 A=$abc$48160$new_n9957_ B=$abc$48160$new_n36498_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45995
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36500_
.subckt MUX2X1 A=$abc$48160$new_n10013_ B=$abc$48160$new_n36500_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45997
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36502_
.subckt MUX2X1 A=$abc$48160$new_n10069_ B=$abc$48160$new_n36502_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$45999
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36504_
.subckt MUX2X1 A=$abc$48160$new_n10125_ B=$abc$48160$new_n36504_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46001
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36506_
.subckt MUX2X1 A=$abc$48160$new_n10181_ B=$abc$48160$new_n36506_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46003
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36508_
.subckt MUX2X1 A=$abc$48160$new_n10240_ B=$abc$48160$new_n36508_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46005
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36510_
.subckt MUX2X1 A=$abc$48160$new_n10297_ B=$abc$48160$new_n36510_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46007
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36512_
.subckt MUX2X1 A=$abc$48160$new_n10354_ B=$abc$48160$new_n36512_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46009
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36514_
.subckt MUX2X1 A=$abc$48160$new_n10413_ B=$abc$48160$new_n36514_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46011
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36516_
.subckt MUX2X1 A=$abc$48160$new_n10470_ B=$abc$48160$new_n36516_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46013
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36518_
.subckt MUX2X1 A=$abc$48160$new_n10526_ B=$abc$48160$new_n36518_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46015
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36520_
.subckt MUX2X1 A=$abc$48160$new_n10583_ B=$abc$48160$new_n36520_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46017
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36522_
.subckt MUX2X1 A=$abc$48160$new_n10641_ B=$abc$48160$new_n36522_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46019
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36524_
.subckt MUX2X1 A=$abc$48160$new_n10697_ B=$abc$48160$new_n36524_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46021
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36526_
.subckt MUX2X1 A=$abc$48160$new_n10753_ B=$abc$48160$new_n36526_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46023
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36528_
.subckt MUX2X1 A=$abc$48160$new_n10810_ B=$abc$48160$new_n36528_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46025
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36530_
.subckt MUX2X1 A=$abc$48160$new_n10866_ B=$abc$48160$new_n36530_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46027
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36532_
.subckt MUX2X1 A=$abc$48160$new_n10922_ B=$abc$48160$new_n36532_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46029
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36534_
.subckt MUX2X1 A=$abc$48160$new_n10978_ B=$abc$48160$new_n36534_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46031
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36536_
.subckt MUX2X1 A=$abc$48160$new_n11034_ B=$abc$48160$new_n36536_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46033
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36538_
.subckt MUX2X1 A=$abc$48160$new_n11090_ B=$abc$48160$new_n36538_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46035
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36540_
.subckt MUX2X1 A=$abc$48160$new_n11149_ B=$abc$48160$new_n36540_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46037
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36542_
.subckt MUX2X1 A=$abc$48160$new_n11206_ B=$abc$48160$new_n36542_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46039
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36544_
.subckt MUX2X1 A=$abc$48160$new_n11262_ B=$abc$48160$new_n36544_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46041
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36546_
.subckt MUX2X1 A=$abc$48160$new_n11321_ B=$abc$48160$new_n36546_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46043
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36548_
.subckt MUX2X1 A=$abc$48160$new_n11378_ B=$abc$48160$new_n36548_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46045
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36550_
.subckt MUX2X1 A=$abc$48160$new_n11434_ B=$abc$48160$new_n36550_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46047
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36552_
.subckt MUX2X1 A=$abc$48160$new_n11494_ B=$abc$48160$new_n36552_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46049
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36554_
.subckt MUX2X1 A=$abc$48160$new_n11552_ B=$abc$48160$new_n36554_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46051
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36556_
.subckt MUX2X1 A=$abc$48160$new_n11608_ B=$abc$48160$new_n36556_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46053
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36558_
.subckt MUX2X1 A=$abc$48160$new_n11664_ B=$abc$48160$new_n36558_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46055
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36560_
.subckt MUX2X1 A=$abc$48160$new_n11721_ B=$abc$48160$new_n36560_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46057
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36562_
.subckt MUX2X1 A=$abc$48160$new_n11777_ B=$abc$48160$new_n36562_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46059
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36564_
.subckt MUX2X1 A=$abc$48160$new_n11833_ B=$abc$48160$new_n36564_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46061
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36566_
.subckt MUX2X1 A=$abc$48160$new_n11890_ B=$abc$48160$new_n36566_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46063
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36568_
.subckt MUX2X1 A=$abc$48160$new_n11946_ B=$abc$48160$new_n36568_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46065
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36570_
.subckt MUX2X1 A=$abc$48160$new_n12002_ B=$abc$48160$new_n36570_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46067
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36572_
.subckt MUX2X1 A=$abc$48160$new_n12059_ B=$abc$48160$new_n36572_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46069
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36574_
.subckt MUX2X1 A=$abc$48160$new_n12116_ B=$abc$48160$new_n36574_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46071
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36576_
.subckt MUX2X1 A=$abc$48160$new_n12173_ B=$abc$48160$new_n36576_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46073
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36578_
.subckt MUX2X1 A=$abc$48160$new_n12233_ B=$abc$48160$new_n36578_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46075
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36580_
.subckt MUX2X1 A=$abc$48160$new_n12290_ B=$abc$48160$new_n36580_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46077
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n36436_ Y=$abc$48160$new_n36582_
.subckt MUX2X1 A=$abc$48160$new_n12346_ B=$abc$48160$new_n36582_ S=$abc$48160$new_n36438_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46079
.subckt AND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36584_
.subckt NAND2X1 A=$abc$48160$new_n30581_ B=$abc$48160$new_n35515_ Y=$abc$48160$new_n36585_
.subckt AOI21X1 A=$abc$48160$new_n30579_ B=$abc$48160$new_n35518_ C=$abc$48160$new_n36584_ Y=$abc$48160$new_n36586_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36587_
.subckt MUX2X1 A=$abc$48160$new_n8732_ B=$abc$48160$new_n36587_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46081
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36589_
.subckt AOI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36590_
.subckt AOI22X1 A=$abc$48160$new_n8789_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36589_ D=$abc$48160$new_n36590_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46083
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36592_
.subckt AOI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36593_
.subckt AOI22X1 A=$abc$48160$new_n8844_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36592_ D=$abc$48160$new_n36593_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46085
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36595_
.subckt AOI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36596_
.subckt AOI22X1 A=$abc$48160$new_n8898_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36595_ D=$abc$48160$new_n36596_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46087
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36598_
.subckt AOI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36599_
.subckt AOI22X1 A=$abc$48160$new_n8953_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36598_ D=$abc$48160$new_n36599_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46089
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36601_
.subckt AOI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36602_
.subckt AOI22X1 A=$abc$48160$new_n9009_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36601_ D=$abc$48160$new_n36602_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46091
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36604_
.subckt AOI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36605_
.subckt AOI22X1 A=$abc$48160$new_n9065_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36604_ D=$abc$48160$new_n36605_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46093
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36607_
.subckt AOI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36608_
.subckt AOI22X1 A=$abc$48160$new_n9120_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36607_ D=$abc$48160$new_n36608_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46095
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36610_
.subckt AOI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36611_
.subckt AOI22X1 A=$abc$48160$new_n9175_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36610_ D=$abc$48160$new_n36611_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46097
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36613_
.subckt AOI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36614_
.subckt AOI22X1 A=$abc$48160$new_n9230_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36613_ D=$abc$48160$new_n36614_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46099
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36616_
.subckt AOI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36617_
.subckt AOI22X1 A=$abc$48160$new_n9286_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36616_ D=$abc$48160$new_n36617_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46101
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36619_
.subckt AOI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36620_
.subckt AOI22X1 A=$abc$48160$new_n9341_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36619_ D=$abc$48160$new_n36620_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46103
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36622_
.subckt AOI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36623_
.subckt AOI22X1 A=$abc$48160$new_n9397_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36622_ D=$abc$48160$new_n36623_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46105
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36625_
.subckt AOI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36626_
.subckt AOI22X1 A=$abc$48160$new_n9451_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36625_ D=$abc$48160$new_n36626_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46107
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36628_
.subckt AOI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36629_
.subckt AOI22X1 A=$abc$48160$new_n9509_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36628_ D=$abc$48160$new_n36629_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46109
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n36584_ Y=$abc$48160$new_n36631_
.subckt AOI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n36585_ C=$abc$48160$new_n36586_ Y=$abc$48160$new_n36632_
.subckt AOI22X1 A=$abc$48160$new_n9566_ B=$abc$48160$new_n36586_ C=$abc$48160$new_n36631_ D=$abc$48160$new_n36632_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46111
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36634_
.subckt MUX2X1 A=$abc$48160$new_n9622_ B=$abc$48160$new_n36634_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46113
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36636_
.subckt MUX2X1 A=$abc$48160$new_n9679_ B=$abc$48160$new_n36636_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46115
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36638_
.subckt MUX2X1 A=$abc$48160$new_n9735_ B=$abc$48160$new_n36638_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46117
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36640_
.subckt MUX2X1 A=$abc$48160$new_n9790_ B=$abc$48160$new_n36640_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46119
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36642_
.subckt MUX2X1 A=$abc$48160$new_n9845_ B=$abc$48160$new_n36642_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46121
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36644_
.subckt MUX2X1 A=$abc$48160$new_n9902_ B=$abc$48160$new_n36644_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46123
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36646_
.subckt MUX2X1 A=$abc$48160$new_n9958_ B=$abc$48160$new_n36646_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46125
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36648_
.subckt MUX2X1 A=$abc$48160$new_n10014_ B=$abc$48160$new_n36648_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46127
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36650_
.subckt MUX2X1 A=$abc$48160$new_n10070_ B=$abc$48160$new_n36650_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46129
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36652_
.subckt MUX2X1 A=$abc$48160$new_n10126_ B=$abc$48160$new_n36652_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46131
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36654_
.subckt MUX2X1 A=$abc$48160$new_n10182_ B=$abc$48160$new_n36654_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46133
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36656_
.subckt MUX2X1 A=$abc$48160$new_n10241_ B=$abc$48160$new_n36656_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46135
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36658_
.subckt MUX2X1 A=$abc$48160$new_n10298_ B=$abc$48160$new_n36658_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46137
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36660_
.subckt MUX2X1 A=$abc$48160$new_n10355_ B=$abc$48160$new_n36660_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46139
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36662_
.subckt MUX2X1 A=$abc$48160$new_n10414_ B=$abc$48160$new_n36662_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46141
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36664_
.subckt MUX2X1 A=$abc$48160$new_n10471_ B=$abc$48160$new_n36664_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46143
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36666_
.subckt MUX2X1 A=$abc$48160$new_n10527_ B=$abc$48160$new_n36666_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46145
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36668_
.subckt MUX2X1 A=$abc$48160$new_n10584_ B=$abc$48160$new_n36668_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46147
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36670_
.subckt MUX2X1 A=$abc$48160$new_n10642_ B=$abc$48160$new_n36670_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46149
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36672_
.subckt MUX2X1 A=$abc$48160$new_n10698_ B=$abc$48160$new_n36672_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46151
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36674_
.subckt MUX2X1 A=$abc$48160$new_n10754_ B=$abc$48160$new_n36674_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46153
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36676_
.subckt MUX2X1 A=$abc$48160$new_n10811_ B=$abc$48160$new_n36676_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46155
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36678_
.subckt MUX2X1 A=$abc$48160$new_n10867_ B=$abc$48160$new_n36678_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46157
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36680_
.subckt MUX2X1 A=$abc$48160$new_n10923_ B=$abc$48160$new_n36680_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46159
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36682_
.subckt MUX2X1 A=$abc$48160$new_n10979_ B=$abc$48160$new_n36682_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46161
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36684_
.subckt MUX2X1 A=$abc$48160$new_n11035_ B=$abc$48160$new_n36684_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46163
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36686_
.subckt MUX2X1 A=$abc$48160$new_n11091_ B=$abc$48160$new_n36686_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46165
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36688_
.subckt MUX2X1 A=$abc$48160$new_n11150_ B=$abc$48160$new_n36688_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46167
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36690_
.subckt MUX2X1 A=$abc$48160$new_n11207_ B=$abc$48160$new_n36690_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46169
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36692_
.subckt MUX2X1 A=$abc$48160$new_n11263_ B=$abc$48160$new_n36692_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46171
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36694_
.subckt MUX2X1 A=$abc$48160$new_n11322_ B=$abc$48160$new_n36694_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46173
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36696_
.subckt MUX2X1 A=$abc$48160$new_n11379_ B=$abc$48160$new_n36696_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46175
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36698_
.subckt MUX2X1 A=$abc$48160$new_n11435_ B=$abc$48160$new_n36698_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46177
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36700_
.subckt MUX2X1 A=$abc$48160$new_n11495_ B=$abc$48160$new_n36700_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46179
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36702_
.subckt MUX2X1 A=$abc$48160$new_n11553_ B=$abc$48160$new_n36702_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46181
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36704_
.subckt MUX2X1 A=$abc$48160$new_n11609_ B=$abc$48160$new_n36704_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46183
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36706_
.subckt MUX2X1 A=$abc$48160$new_n11665_ B=$abc$48160$new_n36706_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46185
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36708_
.subckt MUX2X1 A=$abc$48160$new_n11722_ B=$abc$48160$new_n36708_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46187
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36710_
.subckt MUX2X1 A=$abc$48160$new_n11778_ B=$abc$48160$new_n36710_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46189
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36712_
.subckt MUX2X1 A=$abc$48160$new_n11834_ B=$abc$48160$new_n36712_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46191
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36714_
.subckt MUX2X1 A=$abc$48160$new_n11891_ B=$abc$48160$new_n36714_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46193
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36716_
.subckt MUX2X1 A=$abc$48160$new_n11947_ B=$abc$48160$new_n36716_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46195
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36718_
.subckt MUX2X1 A=$abc$48160$new_n12003_ B=$abc$48160$new_n36718_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46197
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36720_
.subckt MUX2X1 A=$abc$48160$new_n12060_ B=$abc$48160$new_n36720_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46199
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36722_
.subckt MUX2X1 A=$abc$48160$new_n12117_ B=$abc$48160$new_n36722_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46201
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36724_
.subckt MUX2X1 A=$abc$48160$new_n12174_ B=$abc$48160$new_n36724_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46203
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36726_
.subckt MUX2X1 A=$abc$48160$new_n12234_ B=$abc$48160$new_n36726_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46205
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36728_
.subckt MUX2X1 A=$abc$48160$new_n12291_ B=$abc$48160$new_n36728_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46207
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n36584_ Y=$abc$48160$new_n36730_
.subckt MUX2X1 A=$abc$48160$new_n12347_ B=$abc$48160$new_n36730_ S=$abc$48160$new_n36586_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46209
.subckt NAND2X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n30871_ Y=$abc$48160$new_n36732_
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n36733_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n30238_ Y=$abc$48160$new_n36734_
.subckt AND2X1 A=$abc$48160$new_n36732_ B=$abc$48160$new_n36734_ Y=$abc$48160$new_n36735_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36736_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36737_
.subckt AOI22X1 A=$abc$48160$new_n8733_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36736_ D=$abc$48160$new_n36737_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46211
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36739_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36740_
.subckt AOI22X1 A=$abc$48160$new_n8790_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36739_ D=$abc$48160$new_n36740_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46213
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36742_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36743_
.subckt AOI22X1 A=$abc$48160$new_n8845_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36742_ D=$abc$48160$new_n36743_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46215
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36745_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36746_
.subckt AOI22X1 A=$abc$48160$new_n8899_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36745_ D=$abc$48160$new_n36746_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46217
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36748_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36749_
.subckt AOI22X1 A=$abc$48160$new_n8954_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36748_ D=$abc$48160$new_n36749_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46219
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36751_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36752_
.subckt AOI22X1 A=$abc$48160$new_n9010_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36751_ D=$abc$48160$new_n36752_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46221
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36754_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36755_
.subckt AOI22X1 A=$abc$48160$new_n9066_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36754_ D=$abc$48160$new_n36755_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46223
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36757_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36758_
.subckt AOI22X1 A=$abc$48160$new_n9121_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36757_ D=$abc$48160$new_n36758_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46225
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36760_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36761_
.subckt AOI22X1 A=$abc$48160$new_n9176_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36760_ D=$abc$48160$new_n36761_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46227
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36763_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36764_
.subckt AOI22X1 A=$abc$48160$new_n9231_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36763_ D=$abc$48160$new_n36764_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46229
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36766_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36767_
.subckt AOI22X1 A=$abc$48160$new_n9287_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36766_ D=$abc$48160$new_n36767_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46231
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36769_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36770_
.subckt AOI22X1 A=$abc$48160$new_n9342_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36769_ D=$abc$48160$new_n36770_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46233
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36733_ Y=$abc$48160$new_n36772_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n36732_ C=$abc$48160$new_n36734_ Y=$abc$48160$new_n36773_
.subckt AOI22X1 A=$abc$48160$new_n9398_ B=$abc$48160$new_n36735_ C=$abc$48160$new_n36772_ D=$abc$48160$new_n36773_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46235
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36775_
.subckt MUX2X1 A=$abc$48160$new_n9452_ B=$abc$48160$new_n36775_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46237
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36777_
.subckt MUX2X1 A=$abc$48160$new_n9510_ B=$abc$48160$new_n36777_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46239
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36779_
.subckt MUX2X1 A=$abc$48160$new_n9567_ B=$abc$48160$new_n36779_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46241
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36781_
.subckt MUX2X1 A=$abc$48160$new_n9623_ B=$abc$48160$new_n36781_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46243
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36783_
.subckt MUX2X1 A=$abc$48160$new_n9680_ B=$abc$48160$new_n36783_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46245
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36785_
.subckt MUX2X1 A=$abc$48160$new_n9736_ B=$abc$48160$new_n36785_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46247
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36787_
.subckt MUX2X1 A=$abc$48160$new_n9791_ B=$abc$48160$new_n36787_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46249
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36789_
.subckt MUX2X1 A=$abc$48160$new_n9846_ B=$abc$48160$new_n36789_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46251
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36791_
.subckt MUX2X1 A=$abc$48160$new_n9903_ B=$abc$48160$new_n36791_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46253
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36793_
.subckt MUX2X1 A=$abc$48160$new_n9959_ B=$abc$48160$new_n36793_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46255
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36795_
.subckt MUX2X1 A=$abc$48160$new_n10015_ B=$abc$48160$new_n36795_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46257
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36797_
.subckt MUX2X1 A=$abc$48160$new_n10071_ B=$abc$48160$new_n36797_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46259
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36799_
.subckt MUX2X1 A=$abc$48160$new_n10127_ B=$abc$48160$new_n36799_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46261
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36801_
.subckt MUX2X1 A=$abc$48160$new_n10183_ B=$abc$48160$new_n36801_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46263
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36803_
.subckt MUX2X1 A=$abc$48160$new_n10242_ B=$abc$48160$new_n36803_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46265
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36805_
.subckt MUX2X1 A=$abc$48160$new_n10299_ B=$abc$48160$new_n36805_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46267
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36807_
.subckt MUX2X1 A=$abc$48160$new_n10356_ B=$abc$48160$new_n36807_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46269
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36809_
.subckt MUX2X1 A=$abc$48160$new_n10415_ B=$abc$48160$new_n36809_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46271
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36811_
.subckt MUX2X1 A=$abc$48160$new_n10472_ B=$abc$48160$new_n36811_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46273
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36813_
.subckt MUX2X1 A=$abc$48160$new_n10528_ B=$abc$48160$new_n36813_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46275
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36815_
.subckt MUX2X1 A=$abc$48160$new_n10585_ B=$abc$48160$new_n36815_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46277
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36817_
.subckt MUX2X1 A=$abc$48160$new_n10643_ B=$abc$48160$new_n36817_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46279
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36819_
.subckt MUX2X1 A=$abc$48160$new_n10699_ B=$abc$48160$new_n36819_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46281
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36821_
.subckt MUX2X1 A=$abc$48160$new_n10755_ B=$abc$48160$new_n36821_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46283
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36823_
.subckt MUX2X1 A=$abc$48160$new_n10812_ B=$abc$48160$new_n36823_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46285
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36825_
.subckt MUX2X1 A=$abc$48160$new_n10868_ B=$abc$48160$new_n36825_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46287
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36827_
.subckt MUX2X1 A=$abc$48160$new_n10924_ B=$abc$48160$new_n36827_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46289
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36829_
.subckt MUX2X1 A=$abc$48160$new_n10980_ B=$abc$48160$new_n36829_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46291
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36831_
.subckt MUX2X1 A=$abc$48160$new_n11036_ B=$abc$48160$new_n36831_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46293
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36833_
.subckt MUX2X1 A=$abc$48160$new_n11092_ B=$abc$48160$new_n36833_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46295
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36835_
.subckt MUX2X1 A=$abc$48160$new_n11151_ B=$abc$48160$new_n36835_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46297
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36837_
.subckt MUX2X1 A=$abc$48160$new_n11208_ B=$abc$48160$new_n36837_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46299
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36839_
.subckt MUX2X1 A=$abc$48160$new_n11264_ B=$abc$48160$new_n36839_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46301
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36841_
.subckt MUX2X1 A=$abc$48160$new_n11323_ B=$abc$48160$new_n36841_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46303
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36843_
.subckt MUX2X1 A=$abc$48160$new_n11380_ B=$abc$48160$new_n36843_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46305
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36845_
.subckt MUX2X1 A=$abc$48160$new_n11436_ B=$abc$48160$new_n36845_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46307
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36847_
.subckt MUX2X1 A=$abc$48160$new_n11496_ B=$abc$48160$new_n36847_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46309
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36849_
.subckt MUX2X1 A=$abc$48160$new_n11554_ B=$abc$48160$new_n36849_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46311
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36851_
.subckt MUX2X1 A=$abc$48160$new_n11610_ B=$abc$48160$new_n36851_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46313
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36853_
.subckt MUX2X1 A=$abc$48160$new_n11666_ B=$abc$48160$new_n36853_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46315
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36855_
.subckt MUX2X1 A=$abc$48160$new_n11723_ B=$abc$48160$new_n36855_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46317
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36857_
.subckt MUX2X1 A=$abc$48160$new_n11779_ B=$abc$48160$new_n36857_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46319
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36859_
.subckt MUX2X1 A=$abc$48160$new_n11835_ B=$abc$48160$new_n36859_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46321
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36861_
.subckt MUX2X1 A=$abc$48160$new_n11892_ B=$abc$48160$new_n36861_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46323
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36863_
.subckt MUX2X1 A=$abc$48160$new_n11948_ B=$abc$48160$new_n36863_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46325
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36865_
.subckt MUX2X1 A=$abc$48160$new_n12004_ B=$abc$48160$new_n36865_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46327
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36867_
.subckt MUX2X1 A=$abc$48160$new_n12061_ B=$abc$48160$new_n36867_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46329
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36869_
.subckt MUX2X1 A=$abc$48160$new_n12118_ B=$abc$48160$new_n36869_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46331
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36871_
.subckt MUX2X1 A=$abc$48160$new_n12175_ B=$abc$48160$new_n36871_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46333
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36873_
.subckt MUX2X1 A=$abc$48160$new_n12235_ B=$abc$48160$new_n36873_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46335
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36875_
.subckt MUX2X1 A=$abc$48160$new_n12292_ B=$abc$48160$new_n36875_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46337
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n36733_ Y=$abc$48160$new_n36877_
.subckt MUX2X1 A=$abc$48160$new_n12348_ B=$abc$48160$new_n36877_ S=$abc$48160$new_n36735_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46339
.subckt AND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n29761_ Y=$abc$48160$new_n36879_
.subckt NAND2X1 A=$abc$48160$new_n29497_ B=$abc$48160$new_n29764_ Y=$abc$48160$new_n36880_
.subckt NAND2X1 A=$abc$48160$new_n29493_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n36881_
.subckt AND2X1 A=$abc$48160$new_n36880_ B=$abc$48160$new_n36881_ Y=$abc$48160$new_n36882_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36883_
.subckt MUX2X1 A=$abc$48160$new_n8693_ B=$abc$48160$new_n36883_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46341
.subckt NOR2X1 A=$abc$48160$new_n36879_ B=$abc$48160$new_n36880_ Y=$abc$48160$new_n36885_
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n36885_ Y=$abc$48160$new_n36886_
.subckt AOI22X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36882_ D=regfile[4][1] Y=$abc$48160$new_n36887_
.subckt NAND2X1 A=$abc$48160$new_n36886_ B=$abc$48160$new_n36887_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46343
.subckt NAND2X1 A=regfile[4][2] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36889_
.subckt AOI22X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[2] Y=$abc$48160$new_n36890_
.subckt NAND2X1 A=$abc$48160$new_n36889_ B=$abc$48160$new_n36890_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46345
.subckt NAND2X1 A=regfile[4][3] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36892_
.subckt AOI22X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[3] Y=$abc$48160$new_n36893_
.subckt NAND2X1 A=$abc$48160$new_n36892_ B=$abc$48160$new_n36893_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46347
.subckt NAND2X1 A=regfile[4][4] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36895_
.subckt AOI22X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[4] Y=$abc$48160$new_n36896_
.subckt NAND2X1 A=$abc$48160$new_n36895_ B=$abc$48160$new_n36896_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46349
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36898_
.subckt MUX2X1 A=$abc$48160$new_n8973_ B=$abc$48160$new_n36898_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46351
.subckt NAND2X1 A=regfile[4][6] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36900_
.subckt AOI22X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[6] Y=$abc$48160$new_n36901_
.subckt NAND2X1 A=$abc$48160$new_n36900_ B=$abc$48160$new_n36901_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46353
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36903_
.subckt MUX2X1 A=$abc$48160$new_n9085_ B=$abc$48160$new_n36903_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46355
.subckt NAND2X1 A=regfile[4][8] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36905_
.subckt AOI22X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[8] Y=$abc$48160$new_n36906_
.subckt NAND2X1 A=$abc$48160$new_n36905_ B=$abc$48160$new_n36906_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46357
.subckt NAND2X1 A=regfile[4][9] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36908_
.subckt AOI22X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[9] Y=$abc$48160$new_n36909_
.subckt NAND2X1 A=$abc$48160$new_n36908_ B=$abc$48160$new_n36909_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46359
.subckt NAND2X1 A=regfile[4][10] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36911_
.subckt AOI22X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[10] Y=$abc$48160$new_n36912_
.subckt NAND2X1 A=$abc$48160$new_n36911_ B=$abc$48160$new_n36912_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46361
.subckt NAND2X1 A=regfile[4][11] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36914_
.subckt AOI22X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[11] Y=$abc$48160$new_n36915_
.subckt NAND2X1 A=$abc$48160$new_n36914_ B=$abc$48160$new_n36915_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46363
.subckt NAND2X1 A=regfile[4][12] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36917_
.subckt AOI22X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[12] Y=$abc$48160$new_n36918_
.subckt NAND2X1 A=$abc$48160$new_n36917_ B=$abc$48160$new_n36918_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46365
.subckt NAND2X1 A=regfile[4][13] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36920_
.subckt AOI22X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[13] Y=$abc$48160$new_n36921_
.subckt NAND2X1 A=$abc$48160$new_n36920_ B=$abc$48160$new_n36921_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46367
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36923_
.subckt MUX2X1 A=$abc$48160$new_n9471_ B=$abc$48160$new_n36923_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46369
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36925_
.subckt MUX2X1 A=$abc$48160$new_n9529_ B=$abc$48160$new_n36925_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46371
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36927_
.subckt MUX2X1 A=$abc$48160$new_n9586_ B=$abc$48160$new_n36927_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46373
.subckt NAND2X1 A=regfile[4][17] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36929_
.subckt AOI22X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[17] Y=$abc$48160$new_n36930_
.subckt NAND2X1 A=$abc$48160$new_n36929_ B=$abc$48160$new_n36930_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46375
.subckt NAND2X1 A=regfile[4][18] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36932_
.subckt AOI22X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[18] Y=$abc$48160$new_n36933_
.subckt NAND2X1 A=$abc$48160$new_n36932_ B=$abc$48160$new_n36933_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46377
.subckt NAND2X1 A=regfile[4][19] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36935_
.subckt AOI22X1 A=io_write_ports_1_bits_data[19] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[19] Y=$abc$48160$new_n36936_
.subckt NAND2X1 A=$abc$48160$new_n36935_ B=$abc$48160$new_n36936_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46379
.subckt NAND2X1 A=regfile[4][20] B=$abc$48160$new_n36882_ Y=$abc$48160$new_n36938_
.subckt AOI22X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n36879_ C=$abc$48160$new_n36885_ D=io_write_ports_0_bits_data[20] Y=$abc$48160$new_n36939_
.subckt NAND2X1 A=$abc$48160$new_n36938_ B=$abc$48160$new_n36939_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46381
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36941_
.subckt MUX2X1 A=$abc$48160$new_n9865_ B=$abc$48160$new_n36941_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46383
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36943_
.subckt MUX2X1 A=$abc$48160$new_n9922_ B=$abc$48160$new_n36943_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46385
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36945_
.subckt MUX2X1 A=$abc$48160$new_n9978_ B=$abc$48160$new_n36945_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46387
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36947_
.subckt MUX2X1 A=$abc$48160$new_n10034_ B=$abc$48160$new_n36947_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46389
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36949_
.subckt MUX2X1 A=$abc$48160$new_n10090_ B=$abc$48160$new_n36949_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46391
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36951_
.subckt MUX2X1 A=$abc$48160$new_n10146_ B=$abc$48160$new_n36951_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46393
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36953_
.subckt MUX2X1 A=$abc$48160$new_n10202_ B=$abc$48160$new_n36953_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46395
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36955_
.subckt MUX2X1 A=$abc$48160$new_n10261_ B=$abc$48160$new_n36955_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46397
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36957_
.subckt MUX2X1 A=$abc$48160$new_n10318_ B=$abc$48160$new_n36957_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46399
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36959_
.subckt MUX2X1 A=$abc$48160$new_n10375_ B=$abc$48160$new_n36959_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46401
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36961_
.subckt MUX2X1 A=$abc$48160$new_n10434_ B=$abc$48160$new_n36961_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46403
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36963_
.subckt MUX2X1 A=$abc$48160$new_n10491_ B=$abc$48160$new_n36963_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46405
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36965_
.subckt MUX2X1 A=$abc$48160$new_n10547_ B=$abc$48160$new_n36965_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46407
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36967_
.subckt MUX2X1 A=$abc$48160$new_n10604_ B=$abc$48160$new_n36967_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46409
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36969_
.subckt MUX2X1 A=$abc$48160$new_n10662_ B=$abc$48160$new_n36969_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46411
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36971_
.subckt MUX2X1 A=$abc$48160$new_n10718_ B=$abc$48160$new_n36971_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46413
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36973_
.subckt MUX2X1 A=$abc$48160$new_n10774_ B=$abc$48160$new_n36973_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46415
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36975_
.subckt MUX2X1 A=$abc$48160$new_n10831_ B=$abc$48160$new_n36975_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46417
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36977_
.subckt MUX2X1 A=$abc$48160$new_n10887_ B=$abc$48160$new_n36977_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46419
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36979_
.subckt MUX2X1 A=$abc$48160$new_n10943_ B=$abc$48160$new_n36979_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46421
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36981_
.subckt MUX2X1 A=$abc$48160$new_n10999_ B=$abc$48160$new_n36981_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46423
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36983_
.subckt MUX2X1 A=$abc$48160$new_n11055_ B=$abc$48160$new_n36983_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46425
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36985_
.subckt MUX2X1 A=$abc$48160$new_n11111_ B=$abc$48160$new_n36985_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46427
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36987_
.subckt MUX2X1 A=$abc$48160$new_n11170_ B=$abc$48160$new_n36987_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46429
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36989_
.subckt MUX2X1 A=$abc$48160$new_n11227_ B=$abc$48160$new_n36989_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46431
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36991_
.subckt MUX2X1 A=$abc$48160$new_n11283_ B=$abc$48160$new_n36991_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46433
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36993_
.subckt MUX2X1 A=$abc$48160$new_n11342_ B=$abc$48160$new_n36993_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46435
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36995_
.subckt MUX2X1 A=$abc$48160$new_n11399_ B=$abc$48160$new_n36995_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46437
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36997_
.subckt MUX2X1 A=$abc$48160$new_n11455_ B=$abc$48160$new_n36997_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46439
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n36999_
.subckt MUX2X1 A=$abc$48160$new_n11515_ B=$abc$48160$new_n36999_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46441
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37001_
.subckt MUX2X1 A=$abc$48160$new_n11573_ B=$abc$48160$new_n37001_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46443
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37003_
.subckt MUX2X1 A=$abc$48160$new_n11629_ B=$abc$48160$new_n37003_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46445
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37005_
.subckt MUX2X1 A=$abc$48160$new_n11685_ B=$abc$48160$new_n37005_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46447
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37007_
.subckt MUX2X1 A=$abc$48160$new_n11742_ B=$abc$48160$new_n37007_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46449
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37009_
.subckt MUX2X1 A=$abc$48160$new_n11798_ B=$abc$48160$new_n37009_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46451
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37011_
.subckt MUX2X1 A=$abc$48160$new_n11854_ B=$abc$48160$new_n37011_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46453
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37013_
.subckt MUX2X1 A=$abc$48160$new_n11911_ B=$abc$48160$new_n37013_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46455
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37015_
.subckt MUX2X1 A=$abc$48160$new_n11967_ B=$abc$48160$new_n37015_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46457
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37017_
.subckt MUX2X1 A=$abc$48160$new_n12023_ B=$abc$48160$new_n37017_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46459
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37019_
.subckt MUX2X1 A=$abc$48160$new_n12080_ B=$abc$48160$new_n37019_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46461
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37021_
.subckt MUX2X1 A=$abc$48160$new_n12137_ B=$abc$48160$new_n37021_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46463
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37023_
.subckt MUX2X1 A=$abc$48160$new_n12194_ B=$abc$48160$new_n37023_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46465
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37025_
.subckt MUX2X1 A=$abc$48160$new_n12254_ B=$abc$48160$new_n37025_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46467
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n36881_ Y=$abc$48160$new_n37027_
.subckt MUX2X1 A=$abc$48160$new_n12311_ B=$abc$48160$new_n37027_ S=$abc$48160$new_n36882_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46469
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n29963_ Y=$abc$48160$new_n37029_
.subckt AOI21X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n29967_ C=$abc$48160$new_n37029_ Y=$abc$48160$new_n37030_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37031_
.subckt MUX2X1 A=$abc$48160$new_n8735_ B=$abc$48160$new_n37031_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46471
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37033_
.subckt MUX2X1 A=$abc$48160$new_n8792_ B=$abc$48160$new_n37033_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46473
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37035_
.subckt MUX2X1 A=$abc$48160$new_n8847_ B=$abc$48160$new_n37035_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46475
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37037_
.subckt MUX2X1 A=$abc$48160$new_n8901_ B=$abc$48160$new_n37037_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46477
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37039_
.subckt MUX2X1 A=$abc$48160$new_n8956_ B=$abc$48160$new_n37039_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46479
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37041_
.subckt MUX2X1 A=$abc$48160$new_n9012_ B=$abc$48160$new_n37041_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46481
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37043_
.subckt MUX2X1 A=$abc$48160$new_n9068_ B=$abc$48160$new_n37043_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46483
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37045_
.subckt MUX2X1 A=$abc$48160$new_n9123_ B=$abc$48160$new_n37045_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46485
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37047_
.subckt MUX2X1 A=$abc$48160$new_n9178_ B=$abc$48160$new_n37047_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46487
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37049_
.subckt MUX2X1 A=$abc$48160$new_n9233_ B=$abc$48160$new_n37049_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46489
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37051_
.subckt MUX2X1 A=$abc$48160$new_n9289_ B=$abc$48160$new_n37051_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46491
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37053_
.subckt MUX2X1 A=$abc$48160$new_n9344_ B=$abc$48160$new_n37053_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46493
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37055_
.subckt MUX2X1 A=$abc$48160$new_n9400_ B=$abc$48160$new_n37055_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46495
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37057_
.subckt MUX2X1 A=$abc$48160$new_n9454_ B=$abc$48160$new_n37057_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46497
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37059_
.subckt MUX2X1 A=$abc$48160$new_n9512_ B=$abc$48160$new_n37059_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46499
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37061_
.subckt MUX2X1 A=$abc$48160$new_n9569_ B=$abc$48160$new_n37061_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46501
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37063_
.subckt MUX2X1 A=$abc$48160$new_n9625_ B=$abc$48160$new_n37063_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46503
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37065_
.subckt MUX2X1 A=$abc$48160$new_n9682_ B=$abc$48160$new_n37065_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46505
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37067_
.subckt MUX2X1 A=$abc$48160$new_n9738_ B=$abc$48160$new_n37067_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46507
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37069_
.subckt MUX2X1 A=$abc$48160$new_n9793_ B=$abc$48160$new_n37069_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46509
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37071_
.subckt MUX2X1 A=$abc$48160$new_n9848_ B=$abc$48160$new_n37071_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46511
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37073_
.subckt MUX2X1 A=$abc$48160$new_n9905_ B=$abc$48160$new_n37073_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46513
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37075_
.subckt MUX2X1 A=$abc$48160$new_n9961_ B=$abc$48160$new_n37075_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46515
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37077_
.subckt MUX2X1 A=$abc$48160$new_n10017_ B=$abc$48160$new_n37077_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46517
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37079_
.subckt MUX2X1 A=$abc$48160$new_n10073_ B=$abc$48160$new_n37079_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46519
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37081_
.subckt MUX2X1 A=$abc$48160$new_n10129_ B=$abc$48160$new_n37081_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46521
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37083_
.subckt MUX2X1 A=$abc$48160$new_n10185_ B=$abc$48160$new_n37083_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46523
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37085_
.subckt MUX2X1 A=$abc$48160$new_n10244_ B=$abc$48160$new_n37085_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46525
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37087_
.subckt MUX2X1 A=$abc$48160$new_n10301_ B=$abc$48160$new_n37087_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46527
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37089_
.subckt MUX2X1 A=$abc$48160$new_n10358_ B=$abc$48160$new_n37089_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46529
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37091_
.subckt MUX2X1 A=$abc$48160$new_n10417_ B=$abc$48160$new_n37091_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46531
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37093_
.subckt MUX2X1 A=$abc$48160$new_n10474_ B=$abc$48160$new_n37093_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46533
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37095_
.subckt MUX2X1 A=$abc$48160$new_n10530_ B=$abc$48160$new_n37095_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46535
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37097_
.subckt MUX2X1 A=$abc$48160$new_n10587_ B=$abc$48160$new_n37097_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46537
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37099_
.subckt MUX2X1 A=$abc$48160$new_n10645_ B=$abc$48160$new_n37099_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46539
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37101_
.subckt MUX2X1 A=$abc$48160$new_n10701_ B=$abc$48160$new_n37101_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46541
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37103_
.subckt MUX2X1 A=$abc$48160$new_n10757_ B=$abc$48160$new_n37103_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46543
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37105_
.subckt MUX2X1 A=$abc$48160$new_n10814_ B=$abc$48160$new_n37105_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46545
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37107_
.subckt MUX2X1 A=$abc$48160$new_n10870_ B=$abc$48160$new_n37107_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46547
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37109_
.subckt MUX2X1 A=$abc$48160$new_n10926_ B=$abc$48160$new_n37109_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46549
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37111_
.subckt MUX2X1 A=$abc$48160$new_n10982_ B=$abc$48160$new_n37111_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46551
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37113_
.subckt MUX2X1 A=$abc$48160$new_n11038_ B=$abc$48160$new_n37113_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46553
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37115_
.subckt MUX2X1 A=$abc$48160$new_n11094_ B=$abc$48160$new_n37115_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46555
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37117_
.subckt MUX2X1 A=$abc$48160$new_n11153_ B=$abc$48160$new_n37117_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46557
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37119_
.subckt MUX2X1 A=$abc$48160$new_n11210_ B=$abc$48160$new_n37119_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46559
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37121_
.subckt MUX2X1 A=$abc$48160$new_n11266_ B=$abc$48160$new_n37121_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46561
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37123_
.subckt MUX2X1 A=$abc$48160$new_n11325_ B=$abc$48160$new_n37123_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46563
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37125_
.subckt MUX2X1 A=$abc$48160$new_n11382_ B=$abc$48160$new_n37125_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46565
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37127_
.subckt MUX2X1 A=$abc$48160$new_n11438_ B=$abc$48160$new_n37127_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46567
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37129_
.subckt MUX2X1 A=$abc$48160$new_n11498_ B=$abc$48160$new_n37129_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46569
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37131_
.subckt MUX2X1 A=$abc$48160$new_n11556_ B=$abc$48160$new_n37131_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46571
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37133_
.subckt MUX2X1 A=$abc$48160$new_n11612_ B=$abc$48160$new_n37133_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46573
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37135_
.subckt MUX2X1 A=$abc$48160$new_n11668_ B=$abc$48160$new_n37135_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46575
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37137_
.subckt MUX2X1 A=$abc$48160$new_n11725_ B=$abc$48160$new_n37137_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46577
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37139_
.subckt MUX2X1 A=$abc$48160$new_n11781_ B=$abc$48160$new_n37139_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46579
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37141_
.subckt MUX2X1 A=$abc$48160$new_n11837_ B=$abc$48160$new_n37141_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46581
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37143_
.subckt MUX2X1 A=$abc$48160$new_n11894_ B=$abc$48160$new_n37143_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46583
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37145_
.subckt MUX2X1 A=$abc$48160$new_n11950_ B=$abc$48160$new_n37145_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46585
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37147_
.subckt MUX2X1 A=$abc$48160$new_n12006_ B=$abc$48160$new_n37147_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46587
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37149_
.subckt MUX2X1 A=$abc$48160$new_n12063_ B=$abc$48160$new_n37149_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46589
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37151_
.subckt MUX2X1 A=$abc$48160$new_n12120_ B=$abc$48160$new_n37151_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46591
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37153_
.subckt MUX2X1 A=$abc$48160$new_n12177_ B=$abc$48160$new_n37153_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46593
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37155_
.subckt MUX2X1 A=$abc$48160$new_n12237_ B=$abc$48160$new_n37155_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46595
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37157_
.subckt MUX2X1 A=$abc$48160$new_n12294_ B=$abc$48160$new_n37157_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46597
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37029_ Y=$abc$48160$new_n37159_
.subckt MUX2X1 A=$abc$48160$new_n12350_ B=$abc$48160$new_n37159_ S=$abc$48160$new_n37030_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46599
.subckt NAND2X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n32195_ Y=$abc$48160$new_n37161_
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n37162_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n31471_ Y=$abc$48160$new_n37163_
.subckt AND2X1 A=$abc$48160$new_n37161_ B=$abc$48160$new_n37163_ Y=$abc$48160$new_n37164_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37165_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37166_
.subckt AOI22X1 A=$abc$48160$new_n8736_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37165_ D=$abc$48160$new_n37166_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46601
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37168_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37169_
.subckt AOI22X1 A=$abc$48160$new_n8793_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37168_ D=$abc$48160$new_n37169_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46603
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37171_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37172_
.subckt AOI22X1 A=$abc$48160$new_n8848_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37171_ D=$abc$48160$new_n37172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46605
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37174_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37175_
.subckt AOI22X1 A=$abc$48160$new_n8902_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37174_ D=$abc$48160$new_n37175_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46607
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37177_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37178_
.subckt AOI22X1 A=$abc$48160$new_n8957_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37177_ D=$abc$48160$new_n37178_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46609
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37180_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37181_
.subckt AOI22X1 A=$abc$48160$new_n9013_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37180_ D=$abc$48160$new_n37181_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46611
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37183_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37184_
.subckt AOI22X1 A=$abc$48160$new_n9069_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37183_ D=$abc$48160$new_n37184_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46613
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37186_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37187_
.subckt AOI22X1 A=$abc$48160$new_n9124_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37186_ D=$abc$48160$new_n37187_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46615
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37189_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37190_
.subckt AOI22X1 A=$abc$48160$new_n9179_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37189_ D=$abc$48160$new_n37190_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46617
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37192_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37193_
.subckt AOI22X1 A=$abc$48160$new_n9234_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37192_ D=$abc$48160$new_n37193_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46619
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37195_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37196_
.subckt AOI22X1 A=$abc$48160$new_n9290_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37195_ D=$abc$48160$new_n37196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46621
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37198_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37199_
.subckt AOI22X1 A=$abc$48160$new_n9345_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37198_ D=$abc$48160$new_n37199_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46623
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n37162_ Y=$abc$48160$new_n37201_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n37161_ C=$abc$48160$new_n37163_ Y=$abc$48160$new_n37202_
.subckt AOI22X1 A=$abc$48160$new_n9401_ B=$abc$48160$new_n37164_ C=$abc$48160$new_n37201_ D=$abc$48160$new_n37202_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46625
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37204_
.subckt MUX2X1 A=$abc$48160$new_n9455_ B=$abc$48160$new_n37204_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46627
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37206_
.subckt MUX2X1 A=$abc$48160$new_n9513_ B=$abc$48160$new_n37206_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46629
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37208_
.subckt MUX2X1 A=$abc$48160$new_n9570_ B=$abc$48160$new_n37208_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46631
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37210_
.subckt MUX2X1 A=$abc$48160$new_n9626_ B=$abc$48160$new_n37210_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46633
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37212_
.subckt MUX2X1 A=$abc$48160$new_n9683_ B=$abc$48160$new_n37212_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46635
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37214_
.subckt MUX2X1 A=$abc$48160$new_n9739_ B=$abc$48160$new_n37214_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46637
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37216_
.subckt MUX2X1 A=$abc$48160$new_n9794_ B=$abc$48160$new_n37216_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46639
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37218_
.subckt MUX2X1 A=$abc$48160$new_n9849_ B=$abc$48160$new_n37218_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46641
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37220_
.subckt MUX2X1 A=$abc$48160$new_n9906_ B=$abc$48160$new_n37220_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46643
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37222_
.subckt MUX2X1 A=$abc$48160$new_n9962_ B=$abc$48160$new_n37222_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46645
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37224_
.subckt MUX2X1 A=$abc$48160$new_n10018_ B=$abc$48160$new_n37224_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46647
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37226_
.subckt MUX2X1 A=$abc$48160$new_n10074_ B=$abc$48160$new_n37226_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46649
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37228_
.subckt MUX2X1 A=$abc$48160$new_n10130_ B=$abc$48160$new_n37228_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46651
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37230_
.subckt MUX2X1 A=$abc$48160$new_n10186_ B=$abc$48160$new_n37230_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46653
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37232_
.subckt MUX2X1 A=$abc$48160$new_n10245_ B=$abc$48160$new_n37232_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46655
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37234_
.subckt MUX2X1 A=$abc$48160$new_n10302_ B=$abc$48160$new_n37234_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46657
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37236_
.subckt MUX2X1 A=$abc$48160$new_n10359_ B=$abc$48160$new_n37236_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46659
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37238_
.subckt MUX2X1 A=$abc$48160$new_n10418_ B=$abc$48160$new_n37238_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46661
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37240_
.subckt MUX2X1 A=$abc$48160$new_n10475_ B=$abc$48160$new_n37240_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46663
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37242_
.subckt MUX2X1 A=$abc$48160$new_n10531_ B=$abc$48160$new_n37242_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46665
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37244_
.subckt MUX2X1 A=$abc$48160$new_n10588_ B=$abc$48160$new_n37244_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46667
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37246_
.subckt MUX2X1 A=$abc$48160$new_n10646_ B=$abc$48160$new_n37246_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46669
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37248_
.subckt MUX2X1 A=$abc$48160$new_n10702_ B=$abc$48160$new_n37248_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46671
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37250_
.subckt MUX2X1 A=$abc$48160$new_n10758_ B=$abc$48160$new_n37250_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46673
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37252_
.subckt MUX2X1 A=$abc$48160$new_n10815_ B=$abc$48160$new_n37252_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46675
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37254_
.subckt MUX2X1 A=$abc$48160$new_n10871_ B=$abc$48160$new_n37254_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46677
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37256_
.subckt MUX2X1 A=$abc$48160$new_n10927_ B=$abc$48160$new_n37256_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46679
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37258_
.subckt MUX2X1 A=$abc$48160$new_n10983_ B=$abc$48160$new_n37258_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46681
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37260_
.subckt MUX2X1 A=$abc$48160$new_n11039_ B=$abc$48160$new_n37260_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46683
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37262_
.subckt MUX2X1 A=$abc$48160$new_n11095_ B=$abc$48160$new_n37262_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46685
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37264_
.subckt MUX2X1 A=$abc$48160$new_n11154_ B=$abc$48160$new_n37264_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46687
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37266_
.subckt MUX2X1 A=$abc$48160$new_n11211_ B=$abc$48160$new_n37266_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46689
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37268_
.subckt MUX2X1 A=$abc$48160$new_n11267_ B=$abc$48160$new_n37268_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46691
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37270_
.subckt MUX2X1 A=$abc$48160$new_n11326_ B=$abc$48160$new_n37270_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46693
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37272_
.subckt MUX2X1 A=$abc$48160$new_n11383_ B=$abc$48160$new_n37272_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46695
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37274_
.subckt MUX2X1 A=$abc$48160$new_n11439_ B=$abc$48160$new_n37274_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46697
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37276_
.subckt MUX2X1 A=$abc$48160$new_n11499_ B=$abc$48160$new_n37276_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46699
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37278_
.subckt MUX2X1 A=$abc$48160$new_n11557_ B=$abc$48160$new_n37278_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46701
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37280_
.subckt MUX2X1 A=$abc$48160$new_n11613_ B=$abc$48160$new_n37280_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46703
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37282_
.subckt MUX2X1 A=$abc$48160$new_n11669_ B=$abc$48160$new_n37282_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46705
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37284_
.subckt MUX2X1 A=$abc$48160$new_n11726_ B=$abc$48160$new_n37284_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46707
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37286_
.subckt MUX2X1 A=$abc$48160$new_n11782_ B=$abc$48160$new_n37286_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46709
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37288_
.subckt MUX2X1 A=$abc$48160$new_n11838_ B=$abc$48160$new_n37288_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46711
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37290_
.subckt MUX2X1 A=$abc$48160$new_n11895_ B=$abc$48160$new_n37290_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46713
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37292_
.subckt MUX2X1 A=$abc$48160$new_n11951_ B=$abc$48160$new_n37292_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46715
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37294_
.subckt MUX2X1 A=$abc$48160$new_n12007_ B=$abc$48160$new_n37294_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46717
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37296_
.subckt MUX2X1 A=$abc$48160$new_n12064_ B=$abc$48160$new_n37296_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46719
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37298_
.subckt MUX2X1 A=$abc$48160$new_n12121_ B=$abc$48160$new_n37298_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46721
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37300_
.subckt MUX2X1 A=$abc$48160$new_n12178_ B=$abc$48160$new_n37300_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46723
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37302_
.subckt MUX2X1 A=$abc$48160$new_n12238_ B=$abc$48160$new_n37302_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46725
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37304_
.subckt MUX2X1 A=$abc$48160$new_n12295_ B=$abc$48160$new_n37304_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46727
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37162_ Y=$abc$48160$new_n37306_
.subckt MUX2X1 A=$abc$48160$new_n12351_ B=$abc$48160$new_n37306_ S=$abc$48160$new_n37164_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46729
.subckt NAND2X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n29497_ Y=$abc$48160$new_n37308_
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n29494_ Y=$abc$48160$new_n37309_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n29494_ Y=$abc$48160$new_n37310_
.subckt AND2X1 A=$abc$48160$new_n37308_ B=$abc$48160$new_n37310_ Y=$abc$48160$new_n37311_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37312_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37313_
.subckt AOI22X1 A=$abc$48160$new_n8737_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37312_ D=$abc$48160$new_n37313_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46731
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37315_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37316_
.subckt AOI22X1 A=$abc$48160$new_n8794_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37315_ D=$abc$48160$new_n37316_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46733
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37318_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37319_
.subckt AOI22X1 A=$abc$48160$new_n8849_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37318_ D=$abc$48160$new_n37319_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46735
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37321_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37322_
.subckt AOI22X1 A=$abc$48160$new_n8903_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37321_ D=$abc$48160$new_n37322_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46737
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37324_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37325_
.subckt AOI22X1 A=$abc$48160$new_n8958_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37324_ D=$abc$48160$new_n37325_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46739
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37327_
.subckt MUX2X1 A=$abc$48160$new_n9014_ B=$abc$48160$new_n37327_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46741
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37329_
.subckt MUX2X1 A=$abc$48160$new_n9070_ B=$abc$48160$new_n37329_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46743
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37331_
.subckt MUX2X1 A=$abc$48160$new_n9125_ B=$abc$48160$new_n37331_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46745
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37333_
.subckt MUX2X1 A=$abc$48160$new_n9180_ B=$abc$48160$new_n37333_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46747
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37335_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37336_
.subckt AOI22X1 A=$abc$48160$new_n9235_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37335_ D=$abc$48160$new_n37336_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46749
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37338_
.subckt MUX2X1 A=$abc$48160$new_n9291_ B=$abc$48160$new_n37338_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46751
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37340_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37341_
.subckt AOI22X1 A=$abc$48160$new_n9346_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37340_ D=$abc$48160$new_n37341_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46753
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37343_
.subckt MUX2X1 A=$abc$48160$new_n9402_ B=$abc$48160$new_n37343_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46755
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37345_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37346_
.subckt AOI22X1 A=$abc$48160$new_n9456_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37345_ D=$abc$48160$new_n37346_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46757
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37348_
.subckt MUX2X1 A=$abc$48160$new_n9514_ B=$abc$48160$new_n37348_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46759
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37350_
.subckt MUX2X1 A=$abc$48160$new_n9571_ B=$abc$48160$new_n37350_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46761
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37352_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37353_
.subckt AOI22X1 A=$abc$48160$new_n9627_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37352_ D=$abc$48160$new_n37353_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46763
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37355_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37356_
.subckt AOI22X1 A=$abc$48160$new_n9684_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37355_ D=$abc$48160$new_n37356_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46765
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37358_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37359_
.subckt AOI22X1 A=$abc$48160$new_n9740_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37358_ D=$abc$48160$new_n37359_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46767
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37361_
.subckt MUX2X1 A=$abc$48160$new_n9795_ B=$abc$48160$new_n37361_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46769
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37363_
.subckt MUX2X1 A=$abc$48160$new_n9850_ B=$abc$48160$new_n37363_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46771
.subckt NAND2X1 A=io_write_ports_1_bits_data[21] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37365_
.subckt OAI21X1 A=io_write_ports_0_bits_data[21] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37366_
.subckt AOI22X1 A=$abc$48160$new_n9907_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37365_ D=$abc$48160$new_n37366_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46773
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37368_
.subckt MUX2X1 A=$abc$48160$new_n9963_ B=$abc$48160$new_n37368_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46775
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37370_
.subckt MUX2X1 A=$abc$48160$new_n10019_ B=$abc$48160$new_n37370_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46777
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37372_
.subckt MUX2X1 A=$abc$48160$new_n10075_ B=$abc$48160$new_n37372_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46779
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37374_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37375_
.subckt AOI22X1 A=$abc$48160$new_n10131_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37374_ D=$abc$48160$new_n37375_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46781
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37377_
.subckt MUX2X1 A=$abc$48160$new_n10187_ B=$abc$48160$new_n37377_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46783
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37379_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37380_
.subckt AOI22X1 A=$abc$48160$new_n10246_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37379_ D=$abc$48160$new_n37380_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46785
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37382_
.subckt MUX2X1 A=$abc$48160$new_n10303_ B=$abc$48160$new_n37382_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46787
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n37309_ Y=$abc$48160$new_n37384_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n37308_ C=$abc$48160$new_n37310_ Y=$abc$48160$new_n37385_
.subckt AOI22X1 A=$abc$48160$new_n10360_ B=$abc$48160$new_n37311_ C=$abc$48160$new_n37384_ D=$abc$48160$new_n37385_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46789
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37387_
.subckt MUX2X1 A=$abc$48160$new_n10419_ B=$abc$48160$new_n37387_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46791
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37389_
.subckt MUX2X1 A=$abc$48160$new_n10476_ B=$abc$48160$new_n37389_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46793
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37391_
.subckt MUX2X1 A=$abc$48160$new_n10532_ B=$abc$48160$new_n37391_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46795
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37393_
.subckt MUX2X1 A=$abc$48160$new_n10589_ B=$abc$48160$new_n37393_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46797
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37395_
.subckt MUX2X1 A=$abc$48160$new_n10647_ B=$abc$48160$new_n37395_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46799
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37397_
.subckt MUX2X1 A=$abc$48160$new_n10703_ B=$abc$48160$new_n37397_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46801
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37399_
.subckt MUX2X1 A=$abc$48160$new_n10759_ B=$abc$48160$new_n37399_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46803
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37401_
.subckt MUX2X1 A=$abc$48160$new_n10816_ B=$abc$48160$new_n37401_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46805
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37403_
.subckt MUX2X1 A=$abc$48160$new_n10872_ B=$abc$48160$new_n37403_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46807
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37405_
.subckt MUX2X1 A=$abc$48160$new_n10928_ B=$abc$48160$new_n37405_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46809
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37407_
.subckt MUX2X1 A=$abc$48160$new_n10984_ B=$abc$48160$new_n37407_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46811
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37409_
.subckt MUX2X1 A=$abc$48160$new_n11040_ B=$abc$48160$new_n37409_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46813
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37411_
.subckt MUX2X1 A=$abc$48160$new_n11096_ B=$abc$48160$new_n37411_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46815
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37413_
.subckt MUX2X1 A=$abc$48160$new_n11155_ B=$abc$48160$new_n37413_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46817
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37415_
.subckt MUX2X1 A=$abc$48160$new_n11212_ B=$abc$48160$new_n37415_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46819
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37417_
.subckt MUX2X1 A=$abc$48160$new_n11268_ B=$abc$48160$new_n37417_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46821
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37419_
.subckt MUX2X1 A=$abc$48160$new_n11327_ B=$abc$48160$new_n37419_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46823
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37421_
.subckt MUX2X1 A=$abc$48160$new_n11384_ B=$abc$48160$new_n37421_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46825
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37423_
.subckt MUX2X1 A=$abc$48160$new_n11440_ B=$abc$48160$new_n37423_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46827
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37425_
.subckt MUX2X1 A=$abc$48160$new_n11500_ B=$abc$48160$new_n37425_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46829
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37427_
.subckt MUX2X1 A=$abc$48160$new_n11558_ B=$abc$48160$new_n37427_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46831
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37429_
.subckt MUX2X1 A=$abc$48160$new_n11614_ B=$abc$48160$new_n37429_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46833
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37431_
.subckt MUX2X1 A=$abc$48160$new_n11670_ B=$abc$48160$new_n37431_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46835
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37433_
.subckt MUX2X1 A=$abc$48160$new_n11727_ B=$abc$48160$new_n37433_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46837
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37435_
.subckt MUX2X1 A=$abc$48160$new_n11783_ B=$abc$48160$new_n37435_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46839
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37437_
.subckt MUX2X1 A=$abc$48160$new_n11839_ B=$abc$48160$new_n37437_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46841
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37439_
.subckt MUX2X1 A=$abc$48160$new_n11896_ B=$abc$48160$new_n37439_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46843
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37441_
.subckt MUX2X1 A=$abc$48160$new_n11952_ B=$abc$48160$new_n37441_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46845
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37443_
.subckt MUX2X1 A=$abc$48160$new_n12008_ B=$abc$48160$new_n37443_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46847
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37445_
.subckt MUX2X1 A=$abc$48160$new_n12065_ B=$abc$48160$new_n37445_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46849
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37447_
.subckt MUX2X1 A=$abc$48160$new_n12122_ B=$abc$48160$new_n37447_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46851
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37449_
.subckt MUX2X1 A=$abc$48160$new_n12179_ B=$abc$48160$new_n37449_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46853
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37451_
.subckt MUX2X1 A=$abc$48160$new_n12239_ B=$abc$48160$new_n37451_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46855
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37453_
.subckt MUX2X1 A=$abc$48160$new_n12296_ B=$abc$48160$new_n37453_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46857
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37309_ Y=$abc$48160$new_n37455_
.subckt MUX2X1 A=$abc$48160$new_n12352_ B=$abc$48160$new_n37455_ S=$abc$48160$new_n37311_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46859
.subckt NAND2X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n29229_ Y=$abc$48160$new_n37457_
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n29225_ Y=$abc$48160$new_n37458_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n29225_ Y=$abc$48160$new_n37459_
.subckt AND2X1 A=$abc$48160$new_n37457_ B=$abc$48160$new_n37459_ Y=$abc$48160$new_n37460_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37461_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37462_
.subckt AOI22X1 A=$abc$48160$new_n8738_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37461_ D=$abc$48160$new_n37462_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46861
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37464_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37465_
.subckt AOI22X1 A=$abc$48160$new_n8795_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37464_ D=$abc$48160$new_n37465_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46863
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37467_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37468_
.subckt AOI22X1 A=$abc$48160$new_n8850_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37467_ D=$abc$48160$new_n37468_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46865
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37470_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37471_
.subckt AOI22X1 A=$abc$48160$new_n8904_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37470_ D=$abc$48160$new_n37471_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46867
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37473_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37474_
.subckt AOI22X1 A=$abc$48160$new_n8959_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37473_ D=$abc$48160$new_n37474_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46869
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37476_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37477_
.subckt AOI22X1 A=$abc$48160$new_n9015_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37476_ D=$abc$48160$new_n37477_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46871
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37479_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37480_
.subckt AOI22X1 A=$abc$48160$new_n9071_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37479_ D=$abc$48160$new_n37480_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46873
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37482_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37483_
.subckt AOI22X1 A=$abc$48160$new_n9126_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37482_ D=$abc$48160$new_n37483_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46875
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37485_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37486_
.subckt AOI22X1 A=$abc$48160$new_n9181_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37485_ D=$abc$48160$new_n37486_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46877
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37488_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37489_
.subckt AOI22X1 A=$abc$48160$new_n9236_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37488_ D=$abc$48160$new_n37489_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46879
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37491_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37492_
.subckt AOI22X1 A=$abc$48160$new_n9292_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37491_ D=$abc$48160$new_n37492_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46881
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37494_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37495_
.subckt AOI22X1 A=$abc$48160$new_n9347_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37494_ D=$abc$48160$new_n37495_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46883
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37497_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37498_
.subckt AOI22X1 A=$abc$48160$new_n9403_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37497_ D=$abc$48160$new_n37498_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46885
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n37458_ Y=$abc$48160$new_n37500_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n37457_ C=$abc$48160$new_n37459_ Y=$abc$48160$new_n37501_
.subckt AOI22X1 A=$abc$48160$new_n9457_ B=$abc$48160$new_n37460_ C=$abc$48160$new_n37500_ D=$abc$48160$new_n37501_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46887
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37503_
.subckt MUX2X1 A=$abc$48160$new_n9515_ B=$abc$48160$new_n37503_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46889
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37505_
.subckt MUX2X1 A=$abc$48160$new_n9572_ B=$abc$48160$new_n37505_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46891
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37507_
.subckt MUX2X1 A=$abc$48160$new_n9628_ B=$abc$48160$new_n37507_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46893
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37509_
.subckt MUX2X1 A=$abc$48160$new_n9685_ B=$abc$48160$new_n37509_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46895
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37511_
.subckt MUX2X1 A=$abc$48160$new_n9741_ B=$abc$48160$new_n37511_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46897
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37513_
.subckt MUX2X1 A=$abc$48160$new_n9796_ B=$abc$48160$new_n37513_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46899
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37515_
.subckt MUX2X1 A=$abc$48160$new_n9851_ B=$abc$48160$new_n37515_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46901
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37517_
.subckt MUX2X1 A=$abc$48160$new_n9908_ B=$abc$48160$new_n37517_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46903
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37519_
.subckt MUX2X1 A=$abc$48160$new_n9964_ B=$abc$48160$new_n37519_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46905
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37521_
.subckt MUX2X1 A=$abc$48160$new_n10020_ B=$abc$48160$new_n37521_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46907
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37523_
.subckt MUX2X1 A=$abc$48160$new_n10076_ B=$abc$48160$new_n37523_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46909
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37525_
.subckt MUX2X1 A=$abc$48160$new_n10132_ B=$abc$48160$new_n37525_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46911
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37527_
.subckt MUX2X1 A=$abc$48160$new_n10188_ B=$abc$48160$new_n37527_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46913
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37529_
.subckt MUX2X1 A=$abc$48160$new_n10247_ B=$abc$48160$new_n37529_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46915
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37531_
.subckt MUX2X1 A=$abc$48160$new_n10304_ B=$abc$48160$new_n37531_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46917
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37533_
.subckt MUX2X1 A=$abc$48160$new_n10361_ B=$abc$48160$new_n37533_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46919
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37535_
.subckt MUX2X1 A=$abc$48160$new_n10420_ B=$abc$48160$new_n37535_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46921
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37537_
.subckt MUX2X1 A=$abc$48160$new_n10477_ B=$abc$48160$new_n37537_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46923
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37539_
.subckt MUX2X1 A=$abc$48160$new_n10533_ B=$abc$48160$new_n37539_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46925
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37541_
.subckt MUX2X1 A=$abc$48160$new_n10590_ B=$abc$48160$new_n37541_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46927
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37543_
.subckt MUX2X1 A=$abc$48160$new_n10648_ B=$abc$48160$new_n37543_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46929
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37545_
.subckt MUX2X1 A=$abc$48160$new_n10704_ B=$abc$48160$new_n37545_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46931
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37547_
.subckt MUX2X1 A=$abc$48160$new_n10760_ B=$abc$48160$new_n37547_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46933
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37549_
.subckt MUX2X1 A=$abc$48160$new_n10817_ B=$abc$48160$new_n37549_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46935
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37551_
.subckt MUX2X1 A=$abc$48160$new_n10873_ B=$abc$48160$new_n37551_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46937
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37553_
.subckt MUX2X1 A=$abc$48160$new_n10929_ B=$abc$48160$new_n37553_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46939
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37555_
.subckt MUX2X1 A=$abc$48160$new_n10985_ B=$abc$48160$new_n37555_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46941
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37557_
.subckt MUX2X1 A=$abc$48160$new_n11041_ B=$abc$48160$new_n37557_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46943
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37559_
.subckt MUX2X1 A=$abc$48160$new_n11097_ B=$abc$48160$new_n37559_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46945
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37561_
.subckt MUX2X1 A=$abc$48160$new_n11156_ B=$abc$48160$new_n37561_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46947
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37563_
.subckt MUX2X1 A=$abc$48160$new_n11213_ B=$abc$48160$new_n37563_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46949
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37565_
.subckt MUX2X1 A=$abc$48160$new_n11269_ B=$abc$48160$new_n37565_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46951
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37567_
.subckt MUX2X1 A=$abc$48160$new_n11328_ B=$abc$48160$new_n37567_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46953
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37569_
.subckt MUX2X1 A=$abc$48160$new_n11385_ B=$abc$48160$new_n37569_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46955
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37571_
.subckt MUX2X1 A=$abc$48160$new_n11441_ B=$abc$48160$new_n37571_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46957
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37573_
.subckt MUX2X1 A=$abc$48160$new_n11501_ B=$abc$48160$new_n37573_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46959
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37575_
.subckt MUX2X1 A=$abc$48160$new_n11559_ B=$abc$48160$new_n37575_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46961
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37577_
.subckt MUX2X1 A=$abc$48160$new_n11615_ B=$abc$48160$new_n37577_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46963
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37579_
.subckt MUX2X1 A=$abc$48160$new_n11671_ B=$abc$48160$new_n37579_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46965
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37581_
.subckt MUX2X1 A=$abc$48160$new_n11728_ B=$abc$48160$new_n37581_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46967
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37583_
.subckt MUX2X1 A=$abc$48160$new_n11784_ B=$abc$48160$new_n37583_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46969
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37585_
.subckt MUX2X1 A=$abc$48160$new_n11840_ B=$abc$48160$new_n37585_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46971
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37587_
.subckt MUX2X1 A=$abc$48160$new_n11897_ B=$abc$48160$new_n37587_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46973
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37589_
.subckt MUX2X1 A=$abc$48160$new_n11953_ B=$abc$48160$new_n37589_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46975
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37591_
.subckt MUX2X1 A=$abc$48160$new_n12009_ B=$abc$48160$new_n37591_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46977
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37593_
.subckt MUX2X1 A=$abc$48160$new_n12066_ B=$abc$48160$new_n37593_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46979
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37595_
.subckt MUX2X1 A=$abc$48160$new_n12123_ B=$abc$48160$new_n37595_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46981
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37597_
.subckt MUX2X1 A=$abc$48160$new_n12180_ B=$abc$48160$new_n37597_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46983
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37599_
.subckt MUX2X1 A=$abc$48160$new_n12240_ B=$abc$48160$new_n37599_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46985
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37601_
.subckt MUX2X1 A=$abc$48160$new_n12297_ B=$abc$48160$new_n37601_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46987
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37458_ Y=$abc$48160$new_n37603_
.subckt MUX2X1 A=$abc$48160$new_n12353_ B=$abc$48160$new_n37603_ S=$abc$48160$new_n37460_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46989
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n28955_ Y=$abc$48160$new_n37605_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n28955_ Y=$abc$48160$new_n37606_
.subckt AOI21X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n28959_ C=$abc$48160$new_n37605_ Y=$abc$48160$new_n37607_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37608_
.subckt AOI21X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37609_
.subckt AOI22X1 A=$abc$48160$new_n8739_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37608_ D=$abc$48160$new_n37609_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46991
.subckt NAND2X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37611_
.subckt AOI21X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37612_
.subckt AOI22X1 A=$abc$48160$new_n8796_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37611_ D=$abc$48160$new_n37612_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46993
.subckt NAND2X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37614_
.subckt AOI21X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37615_
.subckt AOI22X1 A=$abc$48160$new_n8851_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37614_ D=$abc$48160$new_n37615_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46995
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37617_
.subckt MUX2X1 A=$abc$48160$new_n8905_ B=$abc$48160$new_n37617_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46997
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37619_
.subckt MUX2X1 A=$abc$48160$new_n8960_ B=$abc$48160$new_n37619_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$46999
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37621_
.subckt MUX2X1 A=$abc$48160$new_n9016_ B=$abc$48160$new_n37621_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47001
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37623_
.subckt MUX2X1 A=$abc$48160$new_n9072_ B=$abc$48160$new_n37623_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47003
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37625_
.subckt MUX2X1 A=$abc$48160$new_n9127_ B=$abc$48160$new_n37625_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47005
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37627_
.subckt MUX2X1 A=$abc$48160$new_n9182_ B=$abc$48160$new_n37627_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47007
.subckt NAND2X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37629_
.subckt AOI21X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37630_
.subckt AOI22X1 A=$abc$48160$new_n9237_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37629_ D=$abc$48160$new_n37630_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47009
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37632_
.subckt MUX2X1 A=$abc$48160$new_n9293_ B=$abc$48160$new_n37632_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47011
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37634_
.subckt MUX2X1 A=$abc$48160$new_n9348_ B=$abc$48160$new_n37634_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47013
.subckt NAND2X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37636_
.subckt AOI21X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37637_
.subckt AOI22X1 A=$abc$48160$new_n9404_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37636_ D=$abc$48160$new_n37637_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47015
.subckt NAND2X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37639_
.subckt AOI21X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37640_
.subckt AOI22X1 A=$abc$48160$new_n9458_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37639_ D=$abc$48160$new_n37640_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47017
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37642_
.subckt MUX2X1 A=$abc$48160$new_n9516_ B=$abc$48160$new_n37642_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47019
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37644_
.subckt MUX2X1 A=$abc$48160$new_n9573_ B=$abc$48160$new_n37644_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47021
.subckt NAND2X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37646_
.subckt AOI21X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37647_
.subckt AOI22X1 A=$abc$48160$new_n9629_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37646_ D=$abc$48160$new_n37647_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47023
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37649_
.subckt MUX2X1 A=$abc$48160$new_n9686_ B=$abc$48160$new_n37649_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47025
.subckt NAND2X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37651_
.subckt AOI21X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37652_
.subckt AOI22X1 A=$abc$48160$new_n9742_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37651_ D=$abc$48160$new_n37652_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47027
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37654_
.subckt MUX2X1 A=$abc$48160$new_n9797_ B=$abc$48160$new_n37654_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47029
.subckt NAND2X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37656_
.subckt AOI21X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37657_
.subckt AOI22X1 A=$abc$48160$new_n9852_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37656_ D=$abc$48160$new_n37657_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47031
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37659_
.subckt MUX2X1 A=$abc$48160$new_n9909_ B=$abc$48160$new_n37659_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47033
.subckt NAND2X1 A=io_write_ports_0_bits_data[22] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37661_
.subckt AOI21X1 A=io_write_ports_1_bits_data[22] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37662_
.subckt AOI22X1 A=$abc$48160$new_n9965_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37661_ D=$abc$48160$new_n37662_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47035
.subckt NAND2X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37664_
.subckt AOI21X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37665_
.subckt AOI22X1 A=$abc$48160$new_n10021_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37664_ D=$abc$48160$new_n37665_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47037
.subckt NAND2X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37667_
.subckt AOI21X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37668_
.subckt AOI22X1 A=$abc$48160$new_n10077_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37667_ D=$abc$48160$new_n37668_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47039
.subckt NAND2X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37670_
.subckt AOI21X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37671_
.subckt AOI22X1 A=$abc$48160$new_n10133_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37670_ D=$abc$48160$new_n37671_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47041
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37673_
.subckt MUX2X1 A=$abc$48160$new_n10189_ B=$abc$48160$new_n37673_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47043
.subckt NAND2X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37675_
.subckt AOI21X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37676_
.subckt AOI22X1 A=$abc$48160$new_n10248_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37675_ D=$abc$48160$new_n37676_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47045
.subckt NAND2X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n37606_ Y=$abc$48160$new_n37678_
.subckt AOI21X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n37605_ C=$abc$48160$new_n37607_ Y=$abc$48160$new_n37679_
.subckt AOI22X1 A=$abc$48160$new_n10305_ B=$abc$48160$new_n37607_ C=$abc$48160$new_n37678_ D=$abc$48160$new_n37679_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47047
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37681_
.subckt MUX2X1 A=$abc$48160$new_n10362_ B=$abc$48160$new_n37681_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47049
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37683_
.subckt MUX2X1 A=$abc$48160$new_n10421_ B=$abc$48160$new_n37683_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47051
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37685_
.subckt MUX2X1 A=$abc$48160$new_n10478_ B=$abc$48160$new_n37685_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47053
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37687_
.subckt MUX2X1 A=$abc$48160$new_n10534_ B=$abc$48160$new_n37687_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47055
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37689_
.subckt MUX2X1 A=$abc$48160$new_n10591_ B=$abc$48160$new_n37689_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47057
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37691_
.subckt MUX2X1 A=$abc$48160$new_n10649_ B=$abc$48160$new_n37691_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47059
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37693_
.subckt MUX2X1 A=$abc$48160$new_n10705_ B=$abc$48160$new_n37693_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47061
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37695_
.subckt MUX2X1 A=$abc$48160$new_n10761_ B=$abc$48160$new_n37695_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47063
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37697_
.subckt MUX2X1 A=$abc$48160$new_n10818_ B=$abc$48160$new_n37697_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47065
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37699_
.subckt MUX2X1 A=$abc$48160$new_n10874_ B=$abc$48160$new_n37699_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47067
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37701_
.subckt MUX2X1 A=$abc$48160$new_n10930_ B=$abc$48160$new_n37701_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47069
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37703_
.subckt MUX2X1 A=$abc$48160$new_n10986_ B=$abc$48160$new_n37703_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47071
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37705_
.subckt MUX2X1 A=$abc$48160$new_n11042_ B=$abc$48160$new_n37705_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47073
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37707_
.subckt MUX2X1 A=$abc$48160$new_n11098_ B=$abc$48160$new_n37707_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47075
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37709_
.subckt MUX2X1 A=$abc$48160$new_n11157_ B=$abc$48160$new_n37709_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47077
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37711_
.subckt MUX2X1 A=$abc$48160$new_n11214_ B=$abc$48160$new_n37711_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47079
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37713_
.subckt MUX2X1 A=$abc$48160$new_n11270_ B=$abc$48160$new_n37713_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47081
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37715_
.subckt MUX2X1 A=$abc$48160$new_n11329_ B=$abc$48160$new_n37715_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47083
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37717_
.subckt MUX2X1 A=$abc$48160$new_n11386_ B=$abc$48160$new_n37717_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47085
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37719_
.subckt MUX2X1 A=$abc$48160$new_n11442_ B=$abc$48160$new_n37719_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47087
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37721_
.subckt MUX2X1 A=$abc$48160$new_n11502_ B=$abc$48160$new_n37721_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47089
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37723_
.subckt MUX2X1 A=$abc$48160$new_n11560_ B=$abc$48160$new_n37723_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47091
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37725_
.subckt MUX2X1 A=$abc$48160$new_n11616_ B=$abc$48160$new_n37725_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47093
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37727_
.subckt MUX2X1 A=$abc$48160$new_n11672_ B=$abc$48160$new_n37727_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47095
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37729_
.subckt MUX2X1 A=$abc$48160$new_n11729_ B=$abc$48160$new_n37729_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47097
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37731_
.subckt MUX2X1 A=$abc$48160$new_n11785_ B=$abc$48160$new_n37731_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47099
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37733_
.subckt MUX2X1 A=$abc$48160$new_n11841_ B=$abc$48160$new_n37733_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47101
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37735_
.subckt MUX2X1 A=$abc$48160$new_n11898_ B=$abc$48160$new_n37735_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47103
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37737_
.subckt MUX2X1 A=$abc$48160$new_n11954_ B=$abc$48160$new_n37737_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47105
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37739_
.subckt MUX2X1 A=$abc$48160$new_n12010_ B=$abc$48160$new_n37739_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47107
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37741_
.subckt MUX2X1 A=$abc$48160$new_n12067_ B=$abc$48160$new_n37741_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47109
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37743_
.subckt MUX2X1 A=$abc$48160$new_n12124_ B=$abc$48160$new_n37743_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47111
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37745_
.subckt MUX2X1 A=$abc$48160$new_n12181_ B=$abc$48160$new_n37745_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47113
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37747_
.subckt MUX2X1 A=$abc$48160$new_n12241_ B=$abc$48160$new_n37747_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47115
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37749_
.subckt MUX2X1 A=$abc$48160$new_n12298_ B=$abc$48160$new_n37749_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47117
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37605_ Y=$abc$48160$new_n37751_
.subckt MUX2X1 A=$abc$48160$new_n12354_ B=$abc$48160$new_n37751_ S=$abc$48160$new_n37607_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47119
.subckt NAND2X1 A=$abc$48160$new_n28746_ B=$abc$48160$new_n30579_ Y=$abc$48160$new_n37753_
.subckt AND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n37754_
.subckt NAND2X1 A=$abc$48160$new_n28754_ B=$abc$48160$new_n30581_ Y=$abc$48160$new_n37755_
.subckt AND2X1 A=$abc$48160$new_n37753_ B=$abc$48160$new_n37755_ Y=$abc$48160$new_n37756_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37757_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37758_
.subckt AOI22X1 A=$abc$48160$new_n8740_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37757_ D=$abc$48160$new_n37758_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47121
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37760_
.subckt MUX2X1 A=$abc$48160$new_n8797_ B=$abc$48160$new_n37760_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47123
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37762_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37763_
.subckt AOI22X1 A=$abc$48160$new_n8852_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37762_ D=$abc$48160$new_n37763_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47125
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37765_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37766_
.subckt AOI22X1 A=$abc$48160$new_n8906_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37765_ D=$abc$48160$new_n37766_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47127
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37768_
.subckt MUX2X1 A=$abc$48160$new_n8961_ B=$abc$48160$new_n37768_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47129
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37770_
.subckt MUX2X1 A=$abc$48160$new_n9017_ B=$abc$48160$new_n37770_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47131
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37772_
.subckt MUX2X1 A=$abc$48160$new_n9073_ B=$abc$48160$new_n37772_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47133
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37774_
.subckt MUX2X1 A=$abc$48160$new_n9128_ B=$abc$48160$new_n37774_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47135
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37776_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37777_
.subckt AOI22X1 A=$abc$48160$new_n9183_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37776_ D=$abc$48160$new_n37777_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47137
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37779_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37780_
.subckt AOI22X1 A=$abc$48160$new_n9238_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37779_ D=$abc$48160$new_n37780_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47139
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37782_
.subckt MUX2X1 A=$abc$48160$new_n9294_ B=$abc$48160$new_n37782_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47141
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37784_
.subckt MUX2X1 A=$abc$48160$new_n9349_ B=$abc$48160$new_n37784_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47143
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37786_
.subckt MUX2X1 A=$abc$48160$new_n9405_ B=$abc$48160$new_n37786_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47145
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37788_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37789_
.subckt AOI22X1 A=$abc$48160$new_n9459_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37788_ D=$abc$48160$new_n37789_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47147
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37791_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37792_
.subckt AOI22X1 A=$abc$48160$new_n9517_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37791_ D=$abc$48160$new_n37792_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47149
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37794_
.subckt MUX2X1 A=$abc$48160$new_n9574_ B=$abc$48160$new_n37794_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47151
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37796_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37797_
.subckt AOI22X1 A=$abc$48160$new_n9630_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37796_ D=$abc$48160$new_n37797_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47153
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37799_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37800_
.subckt AOI22X1 A=$abc$48160$new_n9687_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37799_ D=$abc$48160$new_n37800_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47155
.subckt NAND2X1 A=io_write_ports_1_bits_data[18] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37802_
.subckt OAI21X1 A=io_write_ports_0_bits_data[18] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37803_
.subckt AOI22X1 A=$abc$48160$new_n9743_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37802_ D=$abc$48160$new_n37803_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47157
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37805_
.subckt MUX2X1 A=$abc$48160$new_n9798_ B=$abc$48160$new_n37805_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47159
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37807_
.subckt MUX2X1 A=$abc$48160$new_n9853_ B=$abc$48160$new_n37807_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47161
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37809_
.subckt MUX2X1 A=$abc$48160$new_n9910_ B=$abc$48160$new_n37809_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47163
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37811_
.subckt MUX2X1 A=$abc$48160$new_n9966_ B=$abc$48160$new_n37811_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47165
.subckt NAND2X1 A=io_write_ports_1_bits_data[23] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37813_
.subckt OAI21X1 A=io_write_ports_0_bits_data[23] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37814_
.subckt AOI22X1 A=$abc$48160$new_n10022_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37813_ D=$abc$48160$new_n37814_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47167
.subckt NAND2X1 A=io_write_ports_1_bits_data[24] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37816_
.subckt OAI21X1 A=io_write_ports_0_bits_data[24] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37817_
.subckt AOI22X1 A=$abc$48160$new_n10078_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37816_ D=$abc$48160$new_n37817_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47169
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37819_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37820_
.subckt AOI22X1 A=$abc$48160$new_n10134_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37819_ D=$abc$48160$new_n37820_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47171
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37822_
.subckt MUX2X1 A=$abc$48160$new_n10190_ B=$abc$48160$new_n37822_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47173
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37824_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37825_
.subckt AOI22X1 A=$abc$48160$new_n10249_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37824_ D=$abc$48160$new_n37825_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47175
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37827_
.subckt MUX2X1 A=$abc$48160$new_n10306_ B=$abc$48160$new_n37827_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47177
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n37754_ Y=$abc$48160$new_n37829_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n37753_ C=$abc$48160$new_n37755_ Y=$abc$48160$new_n37830_
.subckt AOI22X1 A=$abc$48160$new_n10363_ B=$abc$48160$new_n37756_ C=$abc$48160$new_n37829_ D=$abc$48160$new_n37830_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47179
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37832_
.subckt MUX2X1 A=$abc$48160$new_n10422_ B=$abc$48160$new_n37832_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47181
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37834_
.subckt MUX2X1 A=$abc$48160$new_n10479_ B=$abc$48160$new_n37834_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47183
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37836_
.subckt MUX2X1 A=$abc$48160$new_n10535_ B=$abc$48160$new_n37836_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47185
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37838_
.subckt MUX2X1 A=$abc$48160$new_n10592_ B=$abc$48160$new_n37838_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47187
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37840_
.subckt MUX2X1 A=$abc$48160$new_n10650_ B=$abc$48160$new_n37840_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47189
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37842_
.subckt MUX2X1 A=$abc$48160$new_n10706_ B=$abc$48160$new_n37842_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47191
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37844_
.subckt MUX2X1 A=$abc$48160$new_n10762_ B=$abc$48160$new_n37844_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47193
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37846_
.subckt MUX2X1 A=$abc$48160$new_n10819_ B=$abc$48160$new_n37846_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47195
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37848_
.subckt MUX2X1 A=$abc$48160$new_n10875_ B=$abc$48160$new_n37848_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47197
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37850_
.subckt MUX2X1 A=$abc$48160$new_n10931_ B=$abc$48160$new_n37850_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47199
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37852_
.subckt MUX2X1 A=$abc$48160$new_n10987_ B=$abc$48160$new_n37852_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47201
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37854_
.subckt MUX2X1 A=$abc$48160$new_n11043_ B=$abc$48160$new_n37854_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47203
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37856_
.subckt MUX2X1 A=$abc$48160$new_n11099_ B=$abc$48160$new_n37856_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47205
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37858_
.subckt MUX2X1 A=$abc$48160$new_n11158_ B=$abc$48160$new_n37858_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47207
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37860_
.subckt MUX2X1 A=$abc$48160$new_n11215_ B=$abc$48160$new_n37860_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47209
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37862_
.subckt MUX2X1 A=$abc$48160$new_n11271_ B=$abc$48160$new_n37862_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47211
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37864_
.subckt MUX2X1 A=$abc$48160$new_n11330_ B=$abc$48160$new_n37864_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47213
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37866_
.subckt MUX2X1 A=$abc$48160$new_n11387_ B=$abc$48160$new_n37866_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47215
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37868_
.subckt MUX2X1 A=$abc$48160$new_n11443_ B=$abc$48160$new_n37868_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47217
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37870_
.subckt MUX2X1 A=$abc$48160$new_n11503_ B=$abc$48160$new_n37870_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47219
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37872_
.subckt MUX2X1 A=$abc$48160$new_n11561_ B=$abc$48160$new_n37872_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47221
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37874_
.subckt MUX2X1 A=$abc$48160$new_n11617_ B=$abc$48160$new_n37874_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47223
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37876_
.subckt MUX2X1 A=$abc$48160$new_n11673_ B=$abc$48160$new_n37876_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47225
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37878_
.subckt MUX2X1 A=$abc$48160$new_n11730_ B=$abc$48160$new_n37878_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47227
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37880_
.subckt MUX2X1 A=$abc$48160$new_n11786_ B=$abc$48160$new_n37880_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47229
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37882_
.subckt MUX2X1 A=$abc$48160$new_n11842_ B=$abc$48160$new_n37882_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47231
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37884_
.subckt MUX2X1 A=$abc$48160$new_n11899_ B=$abc$48160$new_n37884_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47233
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37886_
.subckt MUX2X1 A=$abc$48160$new_n11955_ B=$abc$48160$new_n37886_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47235
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37888_
.subckt MUX2X1 A=$abc$48160$new_n12011_ B=$abc$48160$new_n37888_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47237
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37890_
.subckt MUX2X1 A=$abc$48160$new_n12068_ B=$abc$48160$new_n37890_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47239
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37892_
.subckt MUX2X1 A=$abc$48160$new_n12125_ B=$abc$48160$new_n37892_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47241
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37894_
.subckt MUX2X1 A=$abc$48160$new_n12182_ B=$abc$48160$new_n37894_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47243
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37896_
.subckt MUX2X1 A=$abc$48160$new_n12242_ B=$abc$48160$new_n37896_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47245
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37898_
.subckt MUX2X1 A=$abc$48160$new_n12299_ B=$abc$48160$new_n37898_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47247
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37754_ Y=$abc$48160$new_n37900_
.subckt MUX2X1 A=$abc$48160$new_n12355_ B=$abc$48160$new_n37900_ S=$abc$48160$new_n37756_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47249
.subckt NAND2X1 A=$abc$48160$new_n30871_ B=$abc$48160$new_n31167_ Y=$abc$48160$new_n37902_
.subckt AND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n37903_
.subckt NAND2X1 A=$abc$48160$new_n30238_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n37904_
.subckt AND2X1 A=$abc$48160$new_n37902_ B=$abc$48160$new_n37904_ Y=$abc$48160$new_n37905_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37906_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37907_
.subckt AOI22X1 A=$abc$48160$new_n8741_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37906_ D=$abc$48160$new_n37907_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47251
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37909_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37910_
.subckt AOI22X1 A=$abc$48160$new_n8798_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37909_ D=$abc$48160$new_n37910_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47253
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37912_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37913_
.subckt AOI22X1 A=$abc$48160$new_n8853_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37912_ D=$abc$48160$new_n37913_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47255
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37915_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37916_
.subckt AOI22X1 A=$abc$48160$new_n8907_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37915_ D=$abc$48160$new_n37916_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47257
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37918_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37919_
.subckt AOI22X1 A=$abc$48160$new_n8962_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37918_ D=$abc$48160$new_n37919_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47259
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37921_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37922_
.subckt AOI22X1 A=$abc$48160$new_n9018_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37921_ D=$abc$48160$new_n37922_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47261
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37924_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37925_
.subckt AOI22X1 A=$abc$48160$new_n9074_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37924_ D=$abc$48160$new_n37925_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47263
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37927_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37928_
.subckt AOI22X1 A=$abc$48160$new_n9129_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37927_ D=$abc$48160$new_n37928_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47265
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37930_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37931_
.subckt AOI22X1 A=$abc$48160$new_n9184_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37930_ D=$abc$48160$new_n37931_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47267
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37933_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37934_
.subckt AOI22X1 A=$abc$48160$new_n9239_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37933_ D=$abc$48160$new_n37934_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47269
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37936_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37937_
.subckt AOI22X1 A=$abc$48160$new_n9295_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37936_ D=$abc$48160$new_n37937_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47271
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37939_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37940_
.subckt AOI22X1 A=$abc$48160$new_n9350_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37939_ D=$abc$48160$new_n37940_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47273
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n37903_ Y=$abc$48160$new_n37942_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n37902_ C=$abc$48160$new_n37904_ Y=$abc$48160$new_n37943_
.subckt AOI22X1 A=$abc$48160$new_n9406_ B=$abc$48160$new_n37905_ C=$abc$48160$new_n37942_ D=$abc$48160$new_n37943_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47275
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37945_
.subckt MUX2X1 A=$abc$48160$new_n9460_ B=$abc$48160$new_n37945_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47277
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37947_
.subckt MUX2X1 A=$abc$48160$new_n9518_ B=$abc$48160$new_n37947_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47279
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37949_
.subckt MUX2X1 A=$abc$48160$new_n9575_ B=$abc$48160$new_n37949_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47281
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37951_
.subckt MUX2X1 A=$abc$48160$new_n9631_ B=$abc$48160$new_n37951_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47283
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37953_
.subckt MUX2X1 A=$abc$48160$new_n9688_ B=$abc$48160$new_n37953_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47285
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37955_
.subckt MUX2X1 A=$abc$48160$new_n9744_ B=$abc$48160$new_n37955_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47287
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37957_
.subckt MUX2X1 A=$abc$48160$new_n9799_ B=$abc$48160$new_n37957_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47289
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37959_
.subckt MUX2X1 A=$abc$48160$new_n9854_ B=$abc$48160$new_n37959_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47291
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37961_
.subckt MUX2X1 A=$abc$48160$new_n9911_ B=$abc$48160$new_n37961_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47293
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37963_
.subckt MUX2X1 A=$abc$48160$new_n9967_ B=$abc$48160$new_n37963_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47295
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37965_
.subckt MUX2X1 A=$abc$48160$new_n10023_ B=$abc$48160$new_n37965_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47297
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37967_
.subckt MUX2X1 A=$abc$48160$new_n10079_ B=$abc$48160$new_n37967_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47299
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37969_
.subckt MUX2X1 A=$abc$48160$new_n10135_ B=$abc$48160$new_n37969_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47301
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37971_
.subckt MUX2X1 A=$abc$48160$new_n10191_ B=$abc$48160$new_n37971_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47303
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37973_
.subckt MUX2X1 A=$abc$48160$new_n10250_ B=$abc$48160$new_n37973_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47305
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37975_
.subckt MUX2X1 A=$abc$48160$new_n10307_ B=$abc$48160$new_n37975_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47307
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37977_
.subckt MUX2X1 A=$abc$48160$new_n10364_ B=$abc$48160$new_n37977_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47309
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37979_
.subckt MUX2X1 A=$abc$48160$new_n10423_ B=$abc$48160$new_n37979_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47311
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37981_
.subckt MUX2X1 A=$abc$48160$new_n10480_ B=$abc$48160$new_n37981_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47313
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37983_
.subckt MUX2X1 A=$abc$48160$new_n10536_ B=$abc$48160$new_n37983_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47315
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37985_
.subckt MUX2X1 A=$abc$48160$new_n10593_ B=$abc$48160$new_n37985_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47317
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37987_
.subckt MUX2X1 A=$abc$48160$new_n10651_ B=$abc$48160$new_n37987_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47319
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37989_
.subckt MUX2X1 A=$abc$48160$new_n10707_ B=$abc$48160$new_n37989_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47321
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37991_
.subckt MUX2X1 A=$abc$48160$new_n10763_ B=$abc$48160$new_n37991_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47323
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37993_
.subckt MUX2X1 A=$abc$48160$new_n10820_ B=$abc$48160$new_n37993_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47325
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37995_
.subckt MUX2X1 A=$abc$48160$new_n10876_ B=$abc$48160$new_n37995_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47327
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37997_
.subckt MUX2X1 A=$abc$48160$new_n10932_ B=$abc$48160$new_n37997_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47329
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n37999_
.subckt MUX2X1 A=$abc$48160$new_n10988_ B=$abc$48160$new_n37999_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47331
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38001_
.subckt MUX2X1 A=$abc$48160$new_n11044_ B=$abc$48160$new_n38001_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47333
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38003_
.subckt MUX2X1 A=$abc$48160$new_n11100_ B=$abc$48160$new_n38003_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47335
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38005_
.subckt MUX2X1 A=$abc$48160$new_n11159_ B=$abc$48160$new_n38005_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47337
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38007_
.subckt MUX2X1 A=$abc$48160$new_n11216_ B=$abc$48160$new_n38007_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47339
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38009_
.subckt MUX2X1 A=$abc$48160$new_n11272_ B=$abc$48160$new_n38009_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47341
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38011_
.subckt MUX2X1 A=$abc$48160$new_n11331_ B=$abc$48160$new_n38011_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47343
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38013_
.subckt MUX2X1 A=$abc$48160$new_n11388_ B=$abc$48160$new_n38013_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47345
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38015_
.subckt MUX2X1 A=$abc$48160$new_n11444_ B=$abc$48160$new_n38015_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47347
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38017_
.subckt MUX2X1 A=$abc$48160$new_n11504_ B=$abc$48160$new_n38017_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47349
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38019_
.subckt MUX2X1 A=$abc$48160$new_n11562_ B=$abc$48160$new_n38019_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47351
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38021_
.subckt MUX2X1 A=$abc$48160$new_n11618_ B=$abc$48160$new_n38021_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47353
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38023_
.subckt MUX2X1 A=$abc$48160$new_n11674_ B=$abc$48160$new_n38023_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47355
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38025_
.subckt MUX2X1 A=$abc$48160$new_n11731_ B=$abc$48160$new_n38025_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47357
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38027_
.subckt MUX2X1 A=$abc$48160$new_n11787_ B=$abc$48160$new_n38027_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47359
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38029_
.subckt MUX2X1 A=$abc$48160$new_n11843_ B=$abc$48160$new_n38029_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47361
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38031_
.subckt MUX2X1 A=$abc$48160$new_n11900_ B=$abc$48160$new_n38031_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47363
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38033_
.subckt MUX2X1 A=$abc$48160$new_n11956_ B=$abc$48160$new_n38033_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47365
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38035_
.subckt MUX2X1 A=$abc$48160$new_n12012_ B=$abc$48160$new_n38035_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47367
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38037_
.subckt MUX2X1 A=$abc$48160$new_n12069_ B=$abc$48160$new_n38037_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47369
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38039_
.subckt MUX2X1 A=$abc$48160$new_n12126_ B=$abc$48160$new_n38039_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47371
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38041_
.subckt MUX2X1 A=$abc$48160$new_n12183_ B=$abc$48160$new_n38041_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47373
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38043_
.subckt MUX2X1 A=$abc$48160$new_n12243_ B=$abc$48160$new_n38043_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47375
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38045_
.subckt MUX2X1 A=$abc$48160$new_n12300_ B=$abc$48160$new_n38045_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47377
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n37903_ Y=$abc$48160$new_n38047_
.subckt MUX2X1 A=$abc$48160$new_n12356_ B=$abc$48160$new_n38047_ S=$abc$48160$new_n37905_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47379
.subckt NAND2X1 A=$abc$48160$new_n28752_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38049_
.subckt AOI22X1 A=$abc$48160$new_n28748_ B=$abc$48160$new_n31167_ C=$abc$48160$new_n31169_ D=$abc$48160$new_n28752_ Y=$abc$48160$new_n38050_
.subckt MUX2X1 A=io_write_ports_0_bits_data[0] B=io_write_ports_1_bits_data[0] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38051_
.subckt NAND2X1 A=regfile[57][0] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38052_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38051_ C=$abc$48160$new_n38052_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47381
.subckt MUX2X1 A=io_write_ports_0_bits_data[1] B=io_write_ports_1_bits_data[1] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38054_
.subckt NAND2X1 A=regfile[57][1] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38055_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38054_ C=$abc$48160$new_n38055_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47383
.subckt MUX2X1 A=io_write_ports_0_bits_data[2] B=io_write_ports_1_bits_data[2] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38057_
.subckt NAND2X1 A=regfile[57][2] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38058_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38057_ C=$abc$48160$new_n38058_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47385
.subckt MUX2X1 A=io_write_ports_0_bits_data[3] B=io_write_ports_1_bits_data[3] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38060_
.subckt NAND2X1 A=regfile[57][3] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38061_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38060_ C=$abc$48160$new_n38061_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47387
.subckt MUX2X1 A=io_write_ports_0_bits_data[4] B=io_write_ports_1_bits_data[4] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38063_
.subckt NAND2X1 A=regfile[57][4] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38064_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38063_ C=$abc$48160$new_n38064_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47389
.subckt MUX2X1 A=io_write_ports_0_bits_data[5] B=io_write_ports_1_bits_data[5] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38066_
.subckt NAND2X1 A=regfile[57][5] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38067_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38066_ C=$abc$48160$new_n38067_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47391
.subckt MUX2X1 A=io_write_ports_0_bits_data[6] B=io_write_ports_1_bits_data[6] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38069_
.subckt NAND2X1 A=regfile[57][6] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38070_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38069_ C=$abc$48160$new_n38070_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47393
.subckt MUX2X1 A=io_write_ports_0_bits_data[7] B=io_write_ports_1_bits_data[7] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38072_
.subckt NAND2X1 A=regfile[57][7] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38073_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38072_ C=$abc$48160$new_n38073_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47395
.subckt MUX2X1 A=io_write_ports_0_bits_data[8] B=io_write_ports_1_bits_data[8] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38075_
.subckt NAND2X1 A=regfile[57][8] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38076_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38075_ C=$abc$48160$new_n38076_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47397
.subckt MUX2X1 A=io_write_ports_0_bits_data[9] B=io_write_ports_1_bits_data[9] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38078_
.subckt NAND2X1 A=regfile[57][9] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38079_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38078_ C=$abc$48160$new_n38079_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47399
.subckt MUX2X1 A=io_write_ports_0_bits_data[10] B=io_write_ports_1_bits_data[10] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38081_
.subckt NAND2X1 A=regfile[57][10] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38082_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38081_ C=$abc$48160$new_n38082_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47401
.subckt MUX2X1 A=io_write_ports_0_bits_data[11] B=io_write_ports_1_bits_data[11] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38084_
.subckt NAND2X1 A=regfile[57][11] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38085_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38084_ C=$abc$48160$new_n38085_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47403
.subckt MUX2X1 A=io_write_ports_0_bits_data[12] B=io_write_ports_1_bits_data[12] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38087_
.subckt NAND2X1 A=regfile[57][12] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38088_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38087_ C=$abc$48160$new_n38088_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47405
.subckt MUX2X1 A=io_write_ports_0_bits_data[13] B=io_write_ports_1_bits_data[13] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38090_
.subckt NAND2X1 A=regfile[57][13] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38091_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38090_ C=$abc$48160$new_n38091_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47407
.subckt MUX2X1 A=io_write_ports_0_bits_data[14] B=io_write_ports_1_bits_data[14] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38093_
.subckt NAND2X1 A=regfile[57][14] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38094_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38093_ C=$abc$48160$new_n38094_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47409
.subckt MUX2X1 A=io_write_ports_0_bits_data[15] B=io_write_ports_1_bits_data[15] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38096_
.subckt NAND2X1 A=regfile[57][15] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38097_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38096_ C=$abc$48160$new_n38097_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47411
.subckt MUX2X1 A=io_write_ports_0_bits_data[16] B=io_write_ports_1_bits_data[16] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38099_
.subckt NAND2X1 A=regfile[57][16] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38100_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38099_ C=$abc$48160$new_n38100_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47413
.subckt MUX2X1 A=io_write_ports_0_bits_data[17] B=io_write_ports_1_bits_data[17] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38102_
.subckt NAND2X1 A=regfile[57][17] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38103_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38102_ C=$abc$48160$new_n38103_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47415
.subckt MUX2X1 A=io_write_ports_0_bits_data[18] B=io_write_ports_1_bits_data[18] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38105_
.subckt NAND2X1 A=regfile[57][18] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38106_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38105_ C=$abc$48160$new_n38106_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47417
.subckt MUX2X1 A=io_write_ports_0_bits_data[19] B=io_write_ports_1_bits_data[19] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38108_
.subckt NAND2X1 A=regfile[57][19] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38109_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38108_ C=$abc$48160$new_n38109_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47419
.subckt MUX2X1 A=io_write_ports_0_bits_data[20] B=io_write_ports_1_bits_data[20] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38111_
.subckt NAND2X1 A=regfile[57][20] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38112_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38111_ C=$abc$48160$new_n38112_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47421
.subckt MUX2X1 A=io_write_ports_0_bits_data[21] B=io_write_ports_1_bits_data[21] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38114_
.subckt NAND2X1 A=regfile[57][21] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38115_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38114_ C=$abc$48160$new_n38115_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47423
.subckt MUX2X1 A=io_write_ports_0_bits_data[22] B=io_write_ports_1_bits_data[22] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38117_
.subckt NAND2X1 A=regfile[57][22] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38118_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38117_ C=$abc$48160$new_n38118_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47425
.subckt MUX2X1 A=io_write_ports_0_bits_data[23] B=io_write_ports_1_bits_data[23] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38120_
.subckt NAND2X1 A=regfile[57][23] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38121_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38120_ C=$abc$48160$new_n38121_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47427
.subckt MUX2X1 A=io_write_ports_0_bits_data[24] B=io_write_ports_1_bits_data[24] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38123_
.subckt NAND2X1 A=regfile[57][24] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38124_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38123_ C=$abc$48160$new_n38124_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47429
.subckt MUX2X1 A=io_write_ports_0_bits_data[25] B=io_write_ports_1_bits_data[25] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38126_
.subckt NAND2X1 A=regfile[57][25] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38127_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38126_ C=$abc$48160$new_n38127_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47431
.subckt MUX2X1 A=io_write_ports_0_bits_data[26] B=io_write_ports_1_bits_data[26] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38129_
.subckt NAND2X1 A=regfile[57][26] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38130_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38129_ C=$abc$48160$new_n38130_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47433
.subckt MUX2X1 A=io_write_ports_0_bits_data[27] B=io_write_ports_1_bits_data[27] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38132_
.subckt NAND2X1 A=regfile[57][27] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38133_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38132_ C=$abc$48160$new_n38133_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47435
.subckt MUX2X1 A=io_write_ports_0_bits_data[28] B=io_write_ports_1_bits_data[28] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38135_
.subckt NAND2X1 A=regfile[57][28] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38136_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38135_ C=$abc$48160$new_n38136_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47437
.subckt MUX2X1 A=io_write_ports_0_bits_data[29] B=io_write_ports_1_bits_data[29] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38138_
.subckt NAND2X1 A=regfile[57][29] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38139_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38138_ C=$abc$48160$new_n38139_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47439
.subckt MUX2X1 A=io_write_ports_0_bits_data[30] B=io_write_ports_1_bits_data[30] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38141_
.subckt NAND2X1 A=regfile[57][30] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38142_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38141_ C=$abc$48160$new_n38142_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47441
.subckt MUX2X1 A=io_write_ports_0_bits_data[31] B=io_write_ports_1_bits_data[31] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38144_
.subckt NAND2X1 A=regfile[57][31] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38145_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38144_ C=$abc$48160$new_n38145_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47443
.subckt MUX2X1 A=io_write_ports_0_bits_data[32] B=io_write_ports_1_bits_data[32] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38147_
.subckt NAND2X1 A=regfile[57][32] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38148_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38147_ C=$abc$48160$new_n38148_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47445
.subckt MUX2X1 A=io_write_ports_0_bits_data[33] B=io_write_ports_1_bits_data[33] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38150_
.subckt NAND2X1 A=regfile[57][33] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38151_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38150_ C=$abc$48160$new_n38151_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47447
.subckt MUX2X1 A=io_write_ports_0_bits_data[34] B=io_write_ports_1_bits_data[34] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38153_
.subckt NAND2X1 A=regfile[57][34] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38154_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38153_ C=$abc$48160$new_n38154_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47449
.subckt MUX2X1 A=io_write_ports_0_bits_data[35] B=io_write_ports_1_bits_data[35] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38156_
.subckt NAND2X1 A=regfile[57][35] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38157_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38156_ C=$abc$48160$new_n38157_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47451
.subckt MUX2X1 A=io_write_ports_0_bits_data[36] B=io_write_ports_1_bits_data[36] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38159_
.subckt NAND2X1 A=regfile[57][36] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38160_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38159_ C=$abc$48160$new_n38160_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47453
.subckt MUX2X1 A=io_write_ports_0_bits_data[37] B=io_write_ports_1_bits_data[37] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38162_
.subckt NAND2X1 A=regfile[57][37] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38163_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38162_ C=$abc$48160$new_n38163_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47455
.subckt MUX2X1 A=io_write_ports_0_bits_data[38] B=io_write_ports_1_bits_data[38] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38165_
.subckt NAND2X1 A=regfile[57][38] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38166_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38165_ C=$abc$48160$new_n38166_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47457
.subckt MUX2X1 A=io_write_ports_0_bits_data[39] B=io_write_ports_1_bits_data[39] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38168_
.subckt NAND2X1 A=regfile[57][39] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38169_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38168_ C=$abc$48160$new_n38169_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47459
.subckt MUX2X1 A=io_write_ports_0_bits_data[40] B=io_write_ports_1_bits_data[40] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38171_
.subckt NAND2X1 A=regfile[57][40] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38172_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38171_ C=$abc$48160$new_n38172_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47461
.subckt MUX2X1 A=io_write_ports_0_bits_data[41] B=io_write_ports_1_bits_data[41] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38174_
.subckt NAND2X1 A=regfile[57][41] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38175_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38174_ C=$abc$48160$new_n38175_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47463
.subckt MUX2X1 A=io_write_ports_0_bits_data[42] B=io_write_ports_1_bits_data[42] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38177_
.subckt NAND2X1 A=regfile[57][42] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38178_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38177_ C=$abc$48160$new_n38178_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47465
.subckt MUX2X1 A=io_write_ports_0_bits_data[43] B=io_write_ports_1_bits_data[43] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38180_
.subckt NAND2X1 A=regfile[57][43] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38181_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38180_ C=$abc$48160$new_n38181_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47467
.subckt MUX2X1 A=io_write_ports_0_bits_data[44] B=io_write_ports_1_bits_data[44] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38183_
.subckt NAND2X1 A=regfile[57][44] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38184_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38183_ C=$abc$48160$new_n38184_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47469
.subckt MUX2X1 A=io_write_ports_0_bits_data[45] B=io_write_ports_1_bits_data[45] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38186_
.subckt NAND2X1 A=regfile[57][45] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38187_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38186_ C=$abc$48160$new_n38187_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47471
.subckt MUX2X1 A=io_write_ports_0_bits_data[46] B=io_write_ports_1_bits_data[46] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38189_
.subckt NAND2X1 A=regfile[57][46] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38190_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38189_ C=$abc$48160$new_n38190_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47473
.subckt MUX2X1 A=io_write_ports_0_bits_data[47] B=io_write_ports_1_bits_data[47] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38192_
.subckt NAND2X1 A=regfile[57][47] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38193_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38192_ C=$abc$48160$new_n38193_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47475
.subckt MUX2X1 A=io_write_ports_0_bits_data[48] B=io_write_ports_1_bits_data[48] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38195_
.subckt NAND2X1 A=regfile[57][48] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38196_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38195_ C=$abc$48160$new_n38196_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47477
.subckt MUX2X1 A=io_write_ports_0_bits_data[49] B=io_write_ports_1_bits_data[49] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38198_
.subckt NAND2X1 A=regfile[57][49] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38199_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38198_ C=$abc$48160$new_n38199_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47479
.subckt MUX2X1 A=io_write_ports_0_bits_data[50] B=io_write_ports_1_bits_data[50] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38201_
.subckt NAND2X1 A=regfile[57][50] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38202_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38201_ C=$abc$48160$new_n38202_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47481
.subckt MUX2X1 A=io_write_ports_0_bits_data[51] B=io_write_ports_1_bits_data[51] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38204_
.subckt NAND2X1 A=regfile[57][51] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38205_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38204_ C=$abc$48160$new_n38205_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47483
.subckt MUX2X1 A=io_write_ports_0_bits_data[52] B=io_write_ports_1_bits_data[52] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38207_
.subckt NAND2X1 A=regfile[57][52] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38208_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38207_ C=$abc$48160$new_n38208_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47485
.subckt MUX2X1 A=io_write_ports_0_bits_data[53] B=io_write_ports_1_bits_data[53] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38210_
.subckt NAND2X1 A=regfile[57][53] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38211_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38210_ C=$abc$48160$new_n38211_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47487
.subckt MUX2X1 A=io_write_ports_0_bits_data[54] B=io_write_ports_1_bits_data[54] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38213_
.subckt NAND2X1 A=regfile[57][54] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38214_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38213_ C=$abc$48160$new_n38214_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47489
.subckt MUX2X1 A=io_write_ports_0_bits_data[55] B=io_write_ports_1_bits_data[55] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38216_
.subckt NAND2X1 A=regfile[57][55] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38217_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38216_ C=$abc$48160$new_n38217_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47491
.subckt MUX2X1 A=io_write_ports_0_bits_data[56] B=io_write_ports_1_bits_data[56] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38219_
.subckt NAND2X1 A=regfile[57][56] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38220_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38219_ C=$abc$48160$new_n38220_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47493
.subckt MUX2X1 A=io_write_ports_0_bits_data[57] B=io_write_ports_1_bits_data[57] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38222_
.subckt NAND2X1 A=regfile[57][57] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38223_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38222_ C=$abc$48160$new_n38223_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47495
.subckt MUX2X1 A=io_write_ports_0_bits_data[58] B=io_write_ports_1_bits_data[58] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38225_
.subckt NAND2X1 A=regfile[57][58] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38226_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38225_ C=$abc$48160$new_n38226_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47497
.subckt MUX2X1 A=io_write_ports_0_bits_data[59] B=io_write_ports_1_bits_data[59] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38228_
.subckt NAND2X1 A=regfile[57][59] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38229_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38228_ C=$abc$48160$new_n38229_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47499
.subckt MUX2X1 A=io_write_ports_0_bits_data[60] B=io_write_ports_1_bits_data[60] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38231_
.subckt NAND2X1 A=regfile[57][60] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38232_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38231_ C=$abc$48160$new_n38232_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47501
.subckt MUX2X1 A=io_write_ports_0_bits_data[61] B=io_write_ports_1_bits_data[61] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38234_
.subckt NAND2X1 A=regfile[57][61] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38235_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38234_ C=$abc$48160$new_n38235_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47503
.subckt MUX2X1 A=io_write_ports_0_bits_data[62] B=io_write_ports_1_bits_data[62] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38237_
.subckt NAND2X1 A=regfile[57][62] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38238_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38237_ C=$abc$48160$new_n38238_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47505
.subckt MUX2X1 A=io_write_ports_0_bits_data[63] B=io_write_ports_1_bits_data[63] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38240_
.subckt NAND2X1 A=regfile[57][63] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38241_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38240_ C=$abc$48160$new_n38241_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47507
.subckt MUX2X1 A=io_write_ports_0_bits_data[64] B=io_write_ports_1_bits_data[64] S=$abc$48160$new_n38049_ Y=$abc$48160$new_n38243_
.subckt NAND2X1 A=regfile[57][64] B=$abc$48160$new_n38050_ Y=$abc$48160$new_n38244_
.subckt OAI21X1 A=$abc$48160$new_n38050_ B=$abc$48160$new_n38243_ C=$abc$48160$new_n38244_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47509
.subckt AND2X1 A=$abc$48160$new_n29963_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38246_
.subckt AOI21X1 A=$abc$48160$new_n29967_ B=$abc$48160$new_n31167_ C=$abc$48160$new_n38246_ Y=$abc$48160$new_n38247_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38248_
.subckt MUX2X1 A=$abc$48160$new_n8742_ B=$abc$48160$new_n38248_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47511
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38250_
.subckt MUX2X1 A=$abc$48160$new_n8799_ B=$abc$48160$new_n38250_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47513
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38252_
.subckt MUX2X1 A=$abc$48160$new_n8854_ B=$abc$48160$new_n38252_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47515
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38254_
.subckt MUX2X1 A=$abc$48160$new_n8908_ B=$abc$48160$new_n38254_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47517
.subckt MUX2X1 A=io_write_ports_1_bits_data[4] B=io_write_ports_0_bits_data[4] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38256_
.subckt MUX2X1 A=$abc$48160$new_n8963_ B=$abc$48160$new_n38256_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47519
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38258_
.subckt MUX2X1 A=$abc$48160$new_n9019_ B=$abc$48160$new_n38258_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47521
.subckt MUX2X1 A=io_write_ports_1_bits_data[6] B=io_write_ports_0_bits_data[6] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38260_
.subckt MUX2X1 A=$abc$48160$new_n9075_ B=$abc$48160$new_n38260_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47523
.subckt MUX2X1 A=io_write_ports_1_bits_data[7] B=io_write_ports_0_bits_data[7] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38262_
.subckt MUX2X1 A=$abc$48160$new_n9130_ B=$abc$48160$new_n38262_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47525
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38264_
.subckt MUX2X1 A=$abc$48160$new_n9185_ B=$abc$48160$new_n38264_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47527
.subckt MUX2X1 A=io_write_ports_1_bits_data[9] B=io_write_ports_0_bits_data[9] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38266_
.subckt MUX2X1 A=$abc$48160$new_n9240_ B=$abc$48160$new_n38266_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47529
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38268_
.subckt MUX2X1 A=$abc$48160$new_n9296_ B=$abc$48160$new_n38268_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47531
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38270_
.subckt MUX2X1 A=$abc$48160$new_n9351_ B=$abc$48160$new_n38270_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47533
.subckt MUX2X1 A=io_write_ports_1_bits_data[12] B=io_write_ports_0_bits_data[12] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38272_
.subckt MUX2X1 A=$abc$48160$new_n9407_ B=$abc$48160$new_n38272_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47535
.subckt MUX2X1 A=io_write_ports_1_bits_data[13] B=io_write_ports_0_bits_data[13] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38274_
.subckt MUX2X1 A=$abc$48160$new_n9461_ B=$abc$48160$new_n38274_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47537
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38276_
.subckt MUX2X1 A=$abc$48160$new_n9519_ B=$abc$48160$new_n38276_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47539
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38278_
.subckt MUX2X1 A=$abc$48160$new_n9576_ B=$abc$48160$new_n38278_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47541
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38280_
.subckt MUX2X1 A=$abc$48160$new_n9632_ B=$abc$48160$new_n38280_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47543
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38282_
.subckt MUX2X1 A=$abc$48160$new_n9689_ B=$abc$48160$new_n38282_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47545
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38284_
.subckt MUX2X1 A=$abc$48160$new_n9745_ B=$abc$48160$new_n38284_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47547
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38286_
.subckt MUX2X1 A=$abc$48160$new_n9800_ B=$abc$48160$new_n38286_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47549
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38288_
.subckt MUX2X1 A=$abc$48160$new_n9855_ B=$abc$48160$new_n38288_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47551
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38290_
.subckt MUX2X1 A=$abc$48160$new_n9912_ B=$abc$48160$new_n38290_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47553
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38292_
.subckt MUX2X1 A=$abc$48160$new_n9968_ B=$abc$48160$new_n38292_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47555
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38294_
.subckt MUX2X1 A=$abc$48160$new_n10024_ B=$abc$48160$new_n38294_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47557
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38296_
.subckt MUX2X1 A=$abc$48160$new_n10080_ B=$abc$48160$new_n38296_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47559
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38298_
.subckt MUX2X1 A=$abc$48160$new_n10136_ B=$abc$48160$new_n38298_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47561
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38300_
.subckt MUX2X1 A=$abc$48160$new_n10192_ B=$abc$48160$new_n38300_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47563
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38302_
.subckt MUX2X1 A=$abc$48160$new_n10251_ B=$abc$48160$new_n38302_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47565
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38304_
.subckt MUX2X1 A=$abc$48160$new_n10308_ B=$abc$48160$new_n38304_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47567
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38306_
.subckt MUX2X1 A=$abc$48160$new_n10365_ B=$abc$48160$new_n38306_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47569
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38308_
.subckt MUX2X1 A=$abc$48160$new_n10424_ B=$abc$48160$new_n38308_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47571
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38310_
.subckt MUX2X1 A=$abc$48160$new_n10481_ B=$abc$48160$new_n38310_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47573
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38312_
.subckt MUX2X1 A=$abc$48160$new_n10537_ B=$abc$48160$new_n38312_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47575
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38314_
.subckt MUX2X1 A=$abc$48160$new_n10594_ B=$abc$48160$new_n38314_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47577
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38316_
.subckt MUX2X1 A=$abc$48160$new_n10652_ B=$abc$48160$new_n38316_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47579
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38318_
.subckt MUX2X1 A=$abc$48160$new_n10708_ B=$abc$48160$new_n38318_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47581
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38320_
.subckt MUX2X1 A=$abc$48160$new_n10764_ B=$abc$48160$new_n38320_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47583
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38322_
.subckt MUX2X1 A=$abc$48160$new_n10821_ B=$abc$48160$new_n38322_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47585
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38324_
.subckt MUX2X1 A=$abc$48160$new_n10877_ B=$abc$48160$new_n38324_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47587
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38326_
.subckt MUX2X1 A=$abc$48160$new_n10933_ B=$abc$48160$new_n38326_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47589
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38328_
.subckt MUX2X1 A=$abc$48160$new_n10989_ B=$abc$48160$new_n38328_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47591
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38330_
.subckt MUX2X1 A=$abc$48160$new_n11045_ B=$abc$48160$new_n38330_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47593
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38332_
.subckt MUX2X1 A=$abc$48160$new_n11101_ B=$abc$48160$new_n38332_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47595
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38334_
.subckt MUX2X1 A=$abc$48160$new_n11160_ B=$abc$48160$new_n38334_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47597
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38336_
.subckt MUX2X1 A=$abc$48160$new_n11217_ B=$abc$48160$new_n38336_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47599
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38338_
.subckt MUX2X1 A=$abc$48160$new_n11273_ B=$abc$48160$new_n38338_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47601
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38340_
.subckt MUX2X1 A=$abc$48160$new_n11332_ B=$abc$48160$new_n38340_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47603
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38342_
.subckt MUX2X1 A=$abc$48160$new_n11389_ B=$abc$48160$new_n38342_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47605
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38344_
.subckt MUX2X1 A=$abc$48160$new_n11445_ B=$abc$48160$new_n38344_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47607
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38346_
.subckt MUX2X1 A=$abc$48160$new_n11505_ B=$abc$48160$new_n38346_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47609
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38348_
.subckt MUX2X1 A=$abc$48160$new_n11563_ B=$abc$48160$new_n38348_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47611
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38350_
.subckt MUX2X1 A=$abc$48160$new_n11619_ B=$abc$48160$new_n38350_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47613
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38352_
.subckt MUX2X1 A=$abc$48160$new_n11675_ B=$abc$48160$new_n38352_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47615
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38354_
.subckt MUX2X1 A=$abc$48160$new_n11732_ B=$abc$48160$new_n38354_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47617
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38356_
.subckt MUX2X1 A=$abc$48160$new_n11788_ B=$abc$48160$new_n38356_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47619
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38358_
.subckt MUX2X1 A=$abc$48160$new_n11844_ B=$abc$48160$new_n38358_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47621
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38360_
.subckt MUX2X1 A=$abc$48160$new_n11901_ B=$abc$48160$new_n38360_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47623
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38362_
.subckt MUX2X1 A=$abc$48160$new_n11957_ B=$abc$48160$new_n38362_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47625
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38364_
.subckt MUX2X1 A=$abc$48160$new_n12013_ B=$abc$48160$new_n38364_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47627
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38366_
.subckt MUX2X1 A=$abc$48160$new_n12070_ B=$abc$48160$new_n38366_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47629
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38368_
.subckt MUX2X1 A=$abc$48160$new_n12127_ B=$abc$48160$new_n38368_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47631
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38370_
.subckt MUX2X1 A=$abc$48160$new_n12184_ B=$abc$48160$new_n38370_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47633
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38372_
.subckt MUX2X1 A=$abc$48160$new_n12244_ B=$abc$48160$new_n38372_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47635
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38374_
.subckt MUX2X1 A=$abc$48160$new_n12301_ B=$abc$48160$new_n38374_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47637
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n38246_ Y=$abc$48160$new_n38376_
.subckt MUX2X1 A=$abc$48160$new_n12357_ B=$abc$48160$new_n38376_ S=$abc$48160$new_n38247_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47639
.subckt AND2X1 A=$abc$48160$new_n29224_ B=$abc$48160$new_n31319_ Y=$abc$48160$new_n38378_
.subckt NAND2X1 A=$abc$48160$new_n29229_ B=$abc$48160$new_n29764_ Y=$abc$48160$new_n38379_
.subckt NOR2X1 A=$abc$48160$new_n38378_ B=$abc$48160$new_n38379_ Y=$abc$48160$new_n38380_
.subckt NAND2X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n38380_ Y=$abc$48160$new_n38381_
.subckt AOI21X1 A=$abc$48160$new_n29229_ B=$abc$48160$new_n29764_ C=$abc$48160$new_n38378_ Y=$abc$48160$new_n38382_
.subckt AOI22X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38382_ D=regfile[5][0] Y=$abc$48160$new_n38383_
.subckt NAND2X1 A=$abc$48160$new_n38381_ B=$abc$48160$new_n38383_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47641
.subckt NAND2X1 A=regfile[5][1] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38385_
.subckt AOI22X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[1] Y=$abc$48160$new_n38386_
.subckt NAND2X1 A=$abc$48160$new_n38385_ B=$abc$48160$new_n38386_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47643
.subckt NAND2X1 A=regfile[5][2] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38388_
.subckt AOI22X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[2] Y=$abc$48160$new_n38389_
.subckt NAND2X1 A=$abc$48160$new_n38388_ B=$abc$48160$new_n38389_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47645
.subckt NAND2X1 A=regfile[5][3] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38391_
.subckt AOI22X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[3] Y=$abc$48160$new_n38392_
.subckt NAND2X1 A=$abc$48160$new_n38391_ B=$abc$48160$new_n38392_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47647
.subckt NAND2X1 A=regfile[5][4] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38394_
.subckt AOI22X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[4] Y=$abc$48160$new_n38395_
.subckt NAND2X1 A=$abc$48160$new_n38394_ B=$abc$48160$new_n38395_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47649
.subckt NAND2X1 A=regfile[5][5] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38397_
.subckt AOI22X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[5] Y=$abc$48160$new_n38398_
.subckt NAND2X1 A=$abc$48160$new_n38397_ B=$abc$48160$new_n38398_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47651
.subckt NAND2X1 A=regfile[5][6] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38400_
.subckt AOI22X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[6] Y=$abc$48160$new_n38401_
.subckt NAND2X1 A=$abc$48160$new_n38400_ B=$abc$48160$new_n38401_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47653
.subckt NAND2X1 A=regfile[5][7] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38403_
.subckt AOI22X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[7] Y=$abc$48160$new_n38404_
.subckt NAND2X1 A=$abc$48160$new_n38403_ B=$abc$48160$new_n38404_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47655
.subckt NAND2X1 A=regfile[5][8] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38406_
.subckt AOI22X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[8] Y=$abc$48160$new_n38407_
.subckt NAND2X1 A=$abc$48160$new_n38406_ B=$abc$48160$new_n38407_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47657
.subckt NAND2X1 A=regfile[5][9] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38409_
.subckt AOI22X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[9] Y=$abc$48160$new_n38410_
.subckt NAND2X1 A=$abc$48160$new_n38409_ B=$abc$48160$new_n38410_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47659
.subckt NAND2X1 A=regfile[5][10] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38412_
.subckt AOI22X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[10] Y=$abc$48160$new_n38413_
.subckt NAND2X1 A=$abc$48160$new_n38412_ B=$abc$48160$new_n38413_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47661
.subckt NAND2X1 A=regfile[5][11] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38415_
.subckt AOI22X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[11] Y=$abc$48160$new_n38416_
.subckt NAND2X1 A=$abc$48160$new_n38415_ B=$abc$48160$new_n38416_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47663
.subckt NAND2X1 A=regfile[5][12] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38418_
.subckt AOI22X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[12] Y=$abc$48160$new_n38419_
.subckt NAND2X1 A=$abc$48160$new_n38418_ B=$abc$48160$new_n38419_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47665
.subckt NAND2X1 A=regfile[5][13] B=$abc$48160$new_n38382_ Y=$abc$48160$new_n38421_
.subckt AOI22X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n38378_ C=$abc$48160$new_n38380_ D=io_write_ports_0_bits_data[13] Y=$abc$48160$new_n38422_
.subckt NAND2X1 A=$abc$48160$new_n38421_ B=$abc$48160$new_n38422_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47667
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38424_
.subckt MUX2X1 A=$abc$48160$new_n9472_ B=$abc$48160$new_n38424_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47669
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38426_
.subckt MUX2X1 A=$abc$48160$new_n9530_ B=$abc$48160$new_n38426_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47671
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38428_
.subckt MUX2X1 A=$abc$48160$new_n9587_ B=$abc$48160$new_n38428_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47673
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38430_
.subckt MUX2X1 A=$abc$48160$new_n9642_ B=$abc$48160$new_n38430_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47675
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38432_
.subckt MUX2X1 A=$abc$48160$new_n9699_ B=$abc$48160$new_n38432_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47677
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38434_
.subckt MUX2X1 A=$abc$48160$new_n9755_ B=$abc$48160$new_n38434_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47679
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38436_
.subckt MUX2X1 A=$abc$48160$new_n9810_ B=$abc$48160$new_n38436_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47681
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38438_
.subckt MUX2X1 A=$abc$48160$new_n9866_ B=$abc$48160$new_n38438_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47683
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38440_
.subckt MUX2X1 A=$abc$48160$new_n9923_ B=$abc$48160$new_n38440_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47685
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38442_
.subckt MUX2X1 A=$abc$48160$new_n9979_ B=$abc$48160$new_n38442_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47687
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38444_
.subckt MUX2X1 A=$abc$48160$new_n10035_ B=$abc$48160$new_n38444_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47689
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38446_
.subckt MUX2X1 A=$abc$48160$new_n10091_ B=$abc$48160$new_n38446_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47691
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38448_
.subckt MUX2X1 A=$abc$48160$new_n10147_ B=$abc$48160$new_n38448_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47693
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38450_
.subckt MUX2X1 A=$abc$48160$new_n10203_ B=$abc$48160$new_n38450_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47695
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38452_
.subckt MUX2X1 A=$abc$48160$new_n10262_ B=$abc$48160$new_n38452_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47697
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38454_
.subckt MUX2X1 A=$abc$48160$new_n10319_ B=$abc$48160$new_n38454_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47699
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38456_
.subckt MUX2X1 A=$abc$48160$new_n10376_ B=$abc$48160$new_n38456_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47701
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38458_
.subckt MUX2X1 A=$abc$48160$new_n10435_ B=$abc$48160$new_n38458_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47703
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38460_
.subckt MUX2X1 A=$abc$48160$new_n10492_ B=$abc$48160$new_n38460_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47705
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38462_
.subckt MUX2X1 A=$abc$48160$new_n10548_ B=$abc$48160$new_n38462_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47707
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38464_
.subckt MUX2X1 A=$abc$48160$new_n10605_ B=$abc$48160$new_n38464_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47709
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38466_
.subckt MUX2X1 A=$abc$48160$new_n10663_ B=$abc$48160$new_n38466_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47711
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38468_
.subckt MUX2X1 A=$abc$48160$new_n10719_ B=$abc$48160$new_n38468_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47713
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38470_
.subckt MUX2X1 A=$abc$48160$new_n10775_ B=$abc$48160$new_n38470_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47715
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38472_
.subckt MUX2X1 A=$abc$48160$new_n10832_ B=$abc$48160$new_n38472_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47717
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38474_
.subckt MUX2X1 A=$abc$48160$new_n10888_ B=$abc$48160$new_n38474_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47719
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38476_
.subckt MUX2X1 A=$abc$48160$new_n10944_ B=$abc$48160$new_n38476_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47721
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38478_
.subckt MUX2X1 A=$abc$48160$new_n11000_ B=$abc$48160$new_n38478_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47723
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38480_
.subckt MUX2X1 A=$abc$48160$new_n11056_ B=$abc$48160$new_n38480_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47725
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38482_
.subckt MUX2X1 A=$abc$48160$new_n11112_ B=$abc$48160$new_n38482_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47727
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38484_
.subckt MUX2X1 A=$abc$48160$new_n11171_ B=$abc$48160$new_n38484_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47729
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38486_
.subckt MUX2X1 A=$abc$48160$new_n11228_ B=$abc$48160$new_n38486_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47731
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38488_
.subckt MUX2X1 A=$abc$48160$new_n11284_ B=$abc$48160$new_n38488_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47733
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38490_
.subckt MUX2X1 A=$abc$48160$new_n11343_ B=$abc$48160$new_n38490_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47735
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38492_
.subckt MUX2X1 A=$abc$48160$new_n11400_ B=$abc$48160$new_n38492_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47737
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38494_
.subckt MUX2X1 A=$abc$48160$new_n11456_ B=$abc$48160$new_n38494_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47739
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38496_
.subckt MUX2X1 A=$abc$48160$new_n11516_ B=$abc$48160$new_n38496_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47741
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38498_
.subckt MUX2X1 A=$abc$48160$new_n11574_ B=$abc$48160$new_n38498_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47743
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38500_
.subckt MUX2X1 A=$abc$48160$new_n11630_ B=$abc$48160$new_n38500_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47745
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38502_
.subckt MUX2X1 A=$abc$48160$new_n11686_ B=$abc$48160$new_n38502_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47747
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38504_
.subckt MUX2X1 A=$abc$48160$new_n11743_ B=$abc$48160$new_n38504_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47749
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38506_
.subckt MUX2X1 A=$abc$48160$new_n11799_ B=$abc$48160$new_n38506_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47751
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38508_
.subckt MUX2X1 A=$abc$48160$new_n11855_ B=$abc$48160$new_n38508_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47753
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38510_
.subckt MUX2X1 A=$abc$48160$new_n11912_ B=$abc$48160$new_n38510_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47755
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38512_
.subckt MUX2X1 A=$abc$48160$new_n11968_ B=$abc$48160$new_n38512_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47757
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38514_
.subckt MUX2X1 A=$abc$48160$new_n12024_ B=$abc$48160$new_n38514_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47759
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38516_
.subckt MUX2X1 A=$abc$48160$new_n12081_ B=$abc$48160$new_n38516_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47761
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38518_
.subckt MUX2X1 A=$abc$48160$new_n12138_ B=$abc$48160$new_n38518_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47763
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38520_
.subckt MUX2X1 A=$abc$48160$new_n12195_ B=$abc$48160$new_n38520_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47765
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38522_
.subckt MUX2X1 A=$abc$48160$new_n12255_ B=$abc$48160$new_n38522_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47767
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n38378_ Y=$abc$48160$new_n38524_
.subckt MUX2X1 A=$abc$48160$new_n12312_ B=$abc$48160$new_n38524_ S=$abc$48160$new_n38382_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47769
.subckt NAND2X1 A=$abc$48160$new_n29497_ B=$abc$48160$new_n31167_ Y=$abc$48160$new_n38526_
.subckt AND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38527_
.subckt NAND2X1 A=$abc$48160$new_n29494_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38528_
.subckt AND2X1 A=$abc$48160$new_n38526_ B=$abc$48160$new_n38528_ Y=$abc$48160$new_n38529_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38530_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38531_
.subckt AOI22X1 A=$abc$48160$new_n8744_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38530_ D=$abc$48160$new_n38531_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47771
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38533_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38534_
.subckt AOI22X1 A=$abc$48160$new_n8801_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38533_ D=$abc$48160$new_n38534_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47773
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38536_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38537_
.subckt AOI22X1 A=$abc$48160$new_n8856_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38536_ D=$abc$48160$new_n38537_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47775
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38539_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38540_
.subckt AOI22X1 A=$abc$48160$new_n8910_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38539_ D=$abc$48160$new_n38540_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47777
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38542_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38543_
.subckt AOI22X1 A=$abc$48160$new_n8965_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38542_ D=$abc$48160$new_n38543_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47779
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38545_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38546_
.subckt AOI22X1 A=$abc$48160$new_n9021_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38545_ D=$abc$48160$new_n38546_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47781
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38548_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38549_
.subckt AOI22X1 A=$abc$48160$new_n9077_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38548_ D=$abc$48160$new_n38549_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47783
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38551_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38552_
.subckt AOI22X1 A=$abc$48160$new_n9132_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38551_ D=$abc$48160$new_n38552_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47785
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38554_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38555_
.subckt AOI22X1 A=$abc$48160$new_n9187_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38554_ D=$abc$48160$new_n38555_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47787
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38557_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38558_
.subckt AOI22X1 A=$abc$48160$new_n9242_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38557_ D=$abc$48160$new_n38558_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47789
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38560_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38561_
.subckt AOI22X1 A=$abc$48160$new_n9298_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38560_ D=$abc$48160$new_n38561_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47791
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38563_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38564_
.subckt AOI22X1 A=$abc$48160$new_n9353_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38563_ D=$abc$48160$new_n38564_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47793
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38566_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38567_
.subckt AOI22X1 A=$abc$48160$new_n9409_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38566_ D=$abc$48160$new_n38567_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47795
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38569_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38570_
.subckt AOI22X1 A=$abc$48160$new_n9463_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38569_ D=$abc$48160$new_n38570_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47797
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n38527_ Y=$abc$48160$new_n38572_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n38526_ C=$abc$48160$new_n38528_ Y=$abc$48160$new_n38573_
.subckt AOI22X1 A=$abc$48160$new_n9521_ B=$abc$48160$new_n38529_ C=$abc$48160$new_n38572_ D=$abc$48160$new_n38573_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47799
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38575_
.subckt MUX2X1 A=$abc$48160$new_n9578_ B=$abc$48160$new_n38575_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47801
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38577_
.subckt MUX2X1 A=$abc$48160$new_n9634_ B=$abc$48160$new_n38577_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47803
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38579_
.subckt MUX2X1 A=$abc$48160$new_n9691_ B=$abc$48160$new_n38579_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47805
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38581_
.subckt MUX2X1 A=$abc$48160$new_n9747_ B=$abc$48160$new_n38581_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47807
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38583_
.subckt MUX2X1 A=$abc$48160$new_n9802_ B=$abc$48160$new_n38583_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47809
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38585_
.subckt MUX2X1 A=$abc$48160$new_n9857_ B=$abc$48160$new_n38585_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47811
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38587_
.subckt MUX2X1 A=$abc$48160$new_n9914_ B=$abc$48160$new_n38587_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47813
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38589_
.subckt MUX2X1 A=$abc$48160$new_n9970_ B=$abc$48160$new_n38589_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47815
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38591_
.subckt MUX2X1 A=$abc$48160$new_n10026_ B=$abc$48160$new_n38591_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47817
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38593_
.subckt MUX2X1 A=$abc$48160$new_n10082_ B=$abc$48160$new_n38593_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47819
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38595_
.subckt MUX2X1 A=$abc$48160$new_n10138_ B=$abc$48160$new_n38595_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47821
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38597_
.subckt MUX2X1 A=$abc$48160$new_n10194_ B=$abc$48160$new_n38597_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47823
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38599_
.subckt MUX2X1 A=$abc$48160$new_n10253_ B=$abc$48160$new_n38599_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47825
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38601_
.subckt MUX2X1 A=$abc$48160$new_n10310_ B=$abc$48160$new_n38601_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47827
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38603_
.subckt MUX2X1 A=$abc$48160$new_n10367_ B=$abc$48160$new_n38603_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47829
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38605_
.subckt MUX2X1 A=$abc$48160$new_n10426_ B=$abc$48160$new_n38605_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47831
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38607_
.subckt MUX2X1 A=$abc$48160$new_n10483_ B=$abc$48160$new_n38607_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47833
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38609_
.subckt MUX2X1 A=$abc$48160$new_n10539_ B=$abc$48160$new_n38609_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47835
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38611_
.subckt MUX2X1 A=$abc$48160$new_n10596_ B=$abc$48160$new_n38611_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47837
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38613_
.subckt MUX2X1 A=$abc$48160$new_n10654_ B=$abc$48160$new_n38613_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47839
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38615_
.subckt MUX2X1 A=$abc$48160$new_n10710_ B=$abc$48160$new_n38615_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47841
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38617_
.subckt MUX2X1 A=$abc$48160$new_n10766_ B=$abc$48160$new_n38617_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47843
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38619_
.subckt MUX2X1 A=$abc$48160$new_n10823_ B=$abc$48160$new_n38619_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47845
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38621_
.subckt MUX2X1 A=$abc$48160$new_n10879_ B=$abc$48160$new_n38621_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47847
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38623_
.subckt MUX2X1 A=$abc$48160$new_n10935_ B=$abc$48160$new_n38623_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47849
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38625_
.subckt MUX2X1 A=$abc$48160$new_n10991_ B=$abc$48160$new_n38625_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47851
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38627_
.subckt MUX2X1 A=$abc$48160$new_n11047_ B=$abc$48160$new_n38627_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47853
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38629_
.subckt MUX2X1 A=$abc$48160$new_n11103_ B=$abc$48160$new_n38629_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47855
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38631_
.subckt MUX2X1 A=$abc$48160$new_n11162_ B=$abc$48160$new_n38631_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47857
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38633_
.subckt MUX2X1 A=$abc$48160$new_n11219_ B=$abc$48160$new_n38633_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47859
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38635_
.subckt MUX2X1 A=$abc$48160$new_n11275_ B=$abc$48160$new_n38635_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47861
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38637_
.subckt MUX2X1 A=$abc$48160$new_n11334_ B=$abc$48160$new_n38637_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47863
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38639_
.subckt MUX2X1 A=$abc$48160$new_n11391_ B=$abc$48160$new_n38639_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47865
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38641_
.subckt MUX2X1 A=$abc$48160$new_n11447_ B=$abc$48160$new_n38641_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47867
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38643_
.subckt MUX2X1 A=$abc$48160$new_n11507_ B=$abc$48160$new_n38643_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47869
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38645_
.subckt MUX2X1 A=$abc$48160$new_n11565_ B=$abc$48160$new_n38645_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47871
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38647_
.subckt MUX2X1 A=$abc$48160$new_n11621_ B=$abc$48160$new_n38647_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47873
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38649_
.subckt MUX2X1 A=$abc$48160$new_n11677_ B=$abc$48160$new_n38649_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47875
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38651_
.subckt MUX2X1 A=$abc$48160$new_n11734_ B=$abc$48160$new_n38651_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47877
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38653_
.subckt MUX2X1 A=$abc$48160$new_n11790_ B=$abc$48160$new_n38653_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47879
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38655_
.subckt MUX2X1 A=$abc$48160$new_n11846_ B=$abc$48160$new_n38655_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47881
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38657_
.subckt MUX2X1 A=$abc$48160$new_n11903_ B=$abc$48160$new_n38657_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47883
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38659_
.subckt MUX2X1 A=$abc$48160$new_n11959_ B=$abc$48160$new_n38659_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47885
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38661_
.subckt MUX2X1 A=$abc$48160$new_n12015_ B=$abc$48160$new_n38661_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47887
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38663_
.subckt MUX2X1 A=$abc$48160$new_n12072_ B=$abc$48160$new_n38663_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47889
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38665_
.subckt MUX2X1 A=$abc$48160$new_n12129_ B=$abc$48160$new_n38665_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47891
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38667_
.subckt MUX2X1 A=$abc$48160$new_n12186_ B=$abc$48160$new_n38667_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47893
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38669_
.subckt MUX2X1 A=$abc$48160$new_n12246_ B=$abc$48160$new_n38669_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47895
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38671_
.subckt MUX2X1 A=$abc$48160$new_n12303_ B=$abc$48160$new_n38671_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47897
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n38527_ Y=$abc$48160$new_n38673_
.subckt MUX2X1 A=$abc$48160$new_n12359_ B=$abc$48160$new_n38673_ S=$abc$48160$new_n38529_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47899
.subckt AND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38675_
.subckt NAND2X1 A=$abc$48160$new_n29225_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38676_
.subckt NAND2X1 A=$abc$48160$new_n29229_ B=$abc$48160$new_n31167_ Y=$abc$48160$new_n38677_
.subckt AND2X1 A=$abc$48160$new_n38676_ B=$abc$48160$new_n38677_ Y=$abc$48160$new_n38678_
.subckt MUX2X1 A=io_write_ports_1_bits_data[0] B=io_write_ports_0_bits_data[0] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38679_
.subckt MUX2X1 A=$abc$48160$new_n8745_ B=$abc$48160$new_n38679_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47901
.subckt NAND2X1 A=io_write_ports_1_bits_data[1] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38681_
.subckt OAI21X1 A=io_write_ports_0_bits_data[1] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38682_
.subckt AOI22X1 A=$abc$48160$new_n8802_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38681_ D=$abc$48160$new_n38682_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47903
.subckt NAND2X1 A=io_write_ports_1_bits_data[2] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38684_
.subckt OAI21X1 A=io_write_ports_0_bits_data[2] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38685_
.subckt AOI22X1 A=$abc$48160$new_n8857_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38684_ D=$abc$48160$new_n38685_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47905
.subckt NAND2X1 A=io_write_ports_1_bits_data[3] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38687_
.subckt OAI21X1 A=io_write_ports_0_bits_data[3] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38688_
.subckt AOI22X1 A=$abc$48160$new_n8911_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38687_ D=$abc$48160$new_n38688_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47907
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38690_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38691_
.subckt AOI22X1 A=$abc$48160$new_n8966_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38690_ D=$abc$48160$new_n38691_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47909
.subckt NAND2X1 A=io_write_ports_1_bits_data[5] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38693_
.subckt OAI21X1 A=io_write_ports_0_bits_data[5] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38694_
.subckt AOI22X1 A=$abc$48160$new_n9022_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38693_ D=$abc$48160$new_n38694_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47911
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38696_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38697_
.subckt AOI22X1 A=$abc$48160$new_n9078_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38696_ D=$abc$48160$new_n38697_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47913
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38699_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38700_
.subckt AOI22X1 A=$abc$48160$new_n9133_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38699_ D=$abc$48160$new_n38700_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47915
.subckt NAND2X1 A=io_write_ports_1_bits_data[8] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38702_
.subckt OAI21X1 A=io_write_ports_0_bits_data[8] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38703_
.subckt AOI22X1 A=$abc$48160$new_n9188_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38702_ D=$abc$48160$new_n38703_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47917
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38705_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38706_
.subckt AOI22X1 A=$abc$48160$new_n9243_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38705_ D=$abc$48160$new_n38706_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47919
.subckt NAND2X1 A=io_write_ports_1_bits_data[10] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38708_
.subckt OAI21X1 A=io_write_ports_0_bits_data[10] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38709_
.subckt AOI22X1 A=$abc$48160$new_n9299_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38708_ D=$abc$48160$new_n38709_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47921
.subckt NAND2X1 A=io_write_ports_1_bits_data[11] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38711_
.subckt OAI21X1 A=io_write_ports_0_bits_data[11] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38712_
.subckt AOI22X1 A=$abc$48160$new_n9354_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38711_ D=$abc$48160$new_n38712_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47923
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38714_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38715_
.subckt AOI22X1 A=$abc$48160$new_n9410_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38714_ D=$abc$48160$new_n38715_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47925
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38717_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38718_
.subckt AOI22X1 A=$abc$48160$new_n9464_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38717_ D=$abc$48160$new_n38718_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47927
.subckt NAND2X1 A=io_write_ports_1_bits_data[14] B=$abc$48160$new_n38675_ Y=$abc$48160$new_n38720_
.subckt OAI21X1 A=io_write_ports_0_bits_data[14] B=$abc$48160$new_n38677_ C=$abc$48160$new_n38676_ Y=$abc$48160$new_n38721_
.subckt AOI22X1 A=$abc$48160$new_n9522_ B=$abc$48160$new_n38678_ C=$abc$48160$new_n38720_ D=$abc$48160$new_n38721_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47929
.subckt MUX2X1 A=io_write_ports_1_bits_data[15] B=io_write_ports_0_bits_data[15] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38723_
.subckt MUX2X1 A=$abc$48160$new_n9579_ B=$abc$48160$new_n38723_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47931
.subckt MUX2X1 A=io_write_ports_1_bits_data[16] B=io_write_ports_0_bits_data[16] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38725_
.subckt MUX2X1 A=$abc$48160$new_n9635_ B=$abc$48160$new_n38725_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47933
.subckt MUX2X1 A=io_write_ports_1_bits_data[17] B=io_write_ports_0_bits_data[17] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38727_
.subckt MUX2X1 A=$abc$48160$new_n9692_ B=$abc$48160$new_n38727_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47935
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38729_
.subckt MUX2X1 A=$abc$48160$new_n9748_ B=$abc$48160$new_n38729_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47937
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38731_
.subckt MUX2X1 A=$abc$48160$new_n9803_ B=$abc$48160$new_n38731_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47939
.subckt MUX2X1 A=io_write_ports_1_bits_data[20] B=io_write_ports_0_bits_data[20] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38733_
.subckt MUX2X1 A=$abc$48160$new_n9858_ B=$abc$48160$new_n38733_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47941
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38735_
.subckt MUX2X1 A=$abc$48160$new_n9915_ B=$abc$48160$new_n38735_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47943
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38737_
.subckt MUX2X1 A=$abc$48160$new_n9971_ B=$abc$48160$new_n38737_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47945
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38739_
.subckt MUX2X1 A=$abc$48160$new_n10027_ B=$abc$48160$new_n38739_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47947
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38741_
.subckt MUX2X1 A=$abc$48160$new_n10083_ B=$abc$48160$new_n38741_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47949
.subckt MUX2X1 A=io_write_ports_1_bits_data[25] B=io_write_ports_0_bits_data[25] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38743_
.subckt MUX2X1 A=$abc$48160$new_n10139_ B=$abc$48160$new_n38743_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47951
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38745_
.subckt MUX2X1 A=$abc$48160$new_n10195_ B=$abc$48160$new_n38745_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47953
.subckt MUX2X1 A=io_write_ports_1_bits_data[27] B=io_write_ports_0_bits_data[27] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38747_
.subckt MUX2X1 A=$abc$48160$new_n10254_ B=$abc$48160$new_n38747_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47955
.subckt MUX2X1 A=io_write_ports_1_bits_data[28] B=io_write_ports_0_bits_data[28] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38749_
.subckt MUX2X1 A=$abc$48160$new_n10311_ B=$abc$48160$new_n38749_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47957
.subckt MUX2X1 A=io_write_ports_1_bits_data[29] B=io_write_ports_0_bits_data[29] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38751_
.subckt MUX2X1 A=$abc$48160$new_n10368_ B=$abc$48160$new_n38751_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47959
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38753_
.subckt MUX2X1 A=$abc$48160$new_n10427_ B=$abc$48160$new_n38753_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47961
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38755_
.subckt MUX2X1 A=$abc$48160$new_n10484_ B=$abc$48160$new_n38755_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47963
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38757_
.subckt MUX2X1 A=$abc$48160$new_n10540_ B=$abc$48160$new_n38757_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47965
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38759_
.subckt MUX2X1 A=$abc$48160$new_n10597_ B=$abc$48160$new_n38759_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47967
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38761_
.subckt MUX2X1 A=$abc$48160$new_n10655_ B=$abc$48160$new_n38761_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47969
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38763_
.subckt MUX2X1 A=$abc$48160$new_n10711_ B=$abc$48160$new_n38763_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47971
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38765_
.subckt MUX2X1 A=$abc$48160$new_n10767_ B=$abc$48160$new_n38765_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47973
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38767_
.subckt MUX2X1 A=$abc$48160$new_n10824_ B=$abc$48160$new_n38767_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47975
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38769_
.subckt MUX2X1 A=$abc$48160$new_n10880_ B=$abc$48160$new_n38769_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47977
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38771_
.subckt MUX2X1 A=$abc$48160$new_n10936_ B=$abc$48160$new_n38771_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47979
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38773_
.subckt MUX2X1 A=$abc$48160$new_n10992_ B=$abc$48160$new_n38773_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47981
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38775_
.subckt MUX2X1 A=$abc$48160$new_n11048_ B=$abc$48160$new_n38775_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47983
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38777_
.subckt MUX2X1 A=$abc$48160$new_n11104_ B=$abc$48160$new_n38777_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47985
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38779_
.subckt MUX2X1 A=$abc$48160$new_n11163_ B=$abc$48160$new_n38779_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47987
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38781_
.subckt MUX2X1 A=$abc$48160$new_n11220_ B=$abc$48160$new_n38781_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47989
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38783_
.subckt MUX2X1 A=$abc$48160$new_n11276_ B=$abc$48160$new_n38783_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47991
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38785_
.subckt MUX2X1 A=$abc$48160$new_n11335_ B=$abc$48160$new_n38785_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47993
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38787_
.subckt MUX2X1 A=$abc$48160$new_n11392_ B=$abc$48160$new_n38787_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47995
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38789_
.subckt MUX2X1 A=$abc$48160$new_n11448_ B=$abc$48160$new_n38789_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47997
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38791_
.subckt MUX2X1 A=$abc$48160$new_n11508_ B=$abc$48160$new_n38791_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$47999
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38793_
.subckt MUX2X1 A=$abc$48160$new_n11566_ B=$abc$48160$new_n38793_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48001
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38795_
.subckt MUX2X1 A=$abc$48160$new_n11622_ B=$abc$48160$new_n38795_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48003
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38797_
.subckt MUX2X1 A=$abc$48160$new_n11678_ B=$abc$48160$new_n38797_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48005
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38799_
.subckt MUX2X1 A=$abc$48160$new_n11735_ B=$abc$48160$new_n38799_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48007
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38801_
.subckt MUX2X1 A=$abc$48160$new_n11791_ B=$abc$48160$new_n38801_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48009
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38803_
.subckt MUX2X1 A=$abc$48160$new_n11847_ B=$abc$48160$new_n38803_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48011
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38805_
.subckt MUX2X1 A=$abc$48160$new_n11904_ B=$abc$48160$new_n38805_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48013
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38807_
.subckt MUX2X1 A=$abc$48160$new_n11960_ B=$abc$48160$new_n38807_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48015
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38809_
.subckt MUX2X1 A=$abc$48160$new_n12016_ B=$abc$48160$new_n38809_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48017
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38811_
.subckt MUX2X1 A=$abc$48160$new_n12073_ B=$abc$48160$new_n38811_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48019
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38813_
.subckt MUX2X1 A=$abc$48160$new_n12130_ B=$abc$48160$new_n38813_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48021
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38815_
.subckt MUX2X1 A=$abc$48160$new_n12187_ B=$abc$48160$new_n38815_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48023
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38817_
.subckt MUX2X1 A=$abc$48160$new_n12247_ B=$abc$48160$new_n38817_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48025
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38819_
.subckt MUX2X1 A=$abc$48160$new_n12304_ B=$abc$48160$new_n38819_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48027
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n38675_ Y=$abc$48160$new_n38821_
.subckt MUX2X1 A=$abc$48160$new_n12360_ B=$abc$48160$new_n38821_ S=$abc$48160$new_n38678_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48029
.subckt NAND2X1 A=$abc$48160$new_n28959_ B=$abc$48160$new_n31167_ Y=$abc$48160$new_n38823_
.subckt AND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38824_
.subckt NAND2X1 A=$abc$48160$new_n28955_ B=$abc$48160$new_n31169_ Y=$abc$48160$new_n38825_
.subckt AND2X1 A=$abc$48160$new_n38823_ B=$abc$48160$new_n38825_ Y=$abc$48160$new_n38826_
.subckt NAND2X1 A=io_write_ports_1_bits_data[0] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38827_
.subckt OAI21X1 A=io_write_ports_0_bits_data[0] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38828_
.subckt AOI22X1 A=$abc$48160$new_n8746_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38827_ D=$abc$48160$new_n38828_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48031
.subckt MUX2X1 A=io_write_ports_1_bits_data[1] B=io_write_ports_0_bits_data[1] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38830_
.subckt MUX2X1 A=$abc$48160$new_n8803_ B=$abc$48160$new_n38830_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48033
.subckt MUX2X1 A=io_write_ports_1_bits_data[2] B=io_write_ports_0_bits_data[2] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38832_
.subckt MUX2X1 A=$abc$48160$new_n8858_ B=$abc$48160$new_n38832_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48035
.subckt MUX2X1 A=io_write_ports_1_bits_data[3] B=io_write_ports_0_bits_data[3] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38834_
.subckt MUX2X1 A=$abc$48160$new_n8912_ B=$abc$48160$new_n38834_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48037
.subckt NAND2X1 A=io_write_ports_1_bits_data[4] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38836_
.subckt OAI21X1 A=io_write_ports_0_bits_data[4] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38837_
.subckt AOI22X1 A=$abc$48160$new_n8967_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38836_ D=$abc$48160$new_n38837_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48039
.subckt MUX2X1 A=io_write_ports_1_bits_data[5] B=io_write_ports_0_bits_data[5] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38839_
.subckt MUX2X1 A=$abc$48160$new_n9023_ B=$abc$48160$new_n38839_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48041
.subckt NAND2X1 A=io_write_ports_1_bits_data[6] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38841_
.subckt OAI21X1 A=io_write_ports_0_bits_data[6] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38842_
.subckt AOI22X1 A=$abc$48160$new_n9079_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38841_ D=$abc$48160$new_n38842_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48043
.subckt NAND2X1 A=io_write_ports_1_bits_data[7] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38844_
.subckt OAI21X1 A=io_write_ports_0_bits_data[7] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38845_
.subckt AOI22X1 A=$abc$48160$new_n9134_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38844_ D=$abc$48160$new_n38845_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48045
.subckt MUX2X1 A=io_write_ports_1_bits_data[8] B=io_write_ports_0_bits_data[8] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38847_
.subckt MUX2X1 A=$abc$48160$new_n9189_ B=$abc$48160$new_n38847_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48047
.subckt NAND2X1 A=io_write_ports_1_bits_data[9] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38849_
.subckt OAI21X1 A=io_write_ports_0_bits_data[9] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38850_
.subckt AOI22X1 A=$abc$48160$new_n9244_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38849_ D=$abc$48160$new_n38850_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48049
.subckt MUX2X1 A=io_write_ports_1_bits_data[10] B=io_write_ports_0_bits_data[10] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38852_
.subckt MUX2X1 A=$abc$48160$new_n9300_ B=$abc$48160$new_n38852_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48051
.subckt MUX2X1 A=io_write_ports_1_bits_data[11] B=io_write_ports_0_bits_data[11] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38854_
.subckt MUX2X1 A=$abc$48160$new_n9355_ B=$abc$48160$new_n38854_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48053
.subckt NAND2X1 A=io_write_ports_1_bits_data[12] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38856_
.subckt OAI21X1 A=io_write_ports_0_bits_data[12] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38857_
.subckt AOI22X1 A=$abc$48160$new_n9411_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38856_ D=$abc$48160$new_n38857_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48055
.subckt NAND2X1 A=io_write_ports_1_bits_data[13] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38859_
.subckt OAI21X1 A=io_write_ports_0_bits_data[13] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38860_
.subckt AOI22X1 A=$abc$48160$new_n9465_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38859_ D=$abc$48160$new_n38860_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48057
.subckt MUX2X1 A=io_write_ports_1_bits_data[14] B=io_write_ports_0_bits_data[14] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38862_
.subckt MUX2X1 A=$abc$48160$new_n9523_ B=$abc$48160$new_n38862_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48059
.subckt NAND2X1 A=io_write_ports_1_bits_data[15] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38864_
.subckt OAI21X1 A=io_write_ports_0_bits_data[15] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38865_
.subckt AOI22X1 A=$abc$48160$new_n9580_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38864_ D=$abc$48160$new_n38865_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48061
.subckt NAND2X1 A=io_write_ports_1_bits_data[16] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38867_
.subckt OAI21X1 A=io_write_ports_0_bits_data[16] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38868_
.subckt AOI22X1 A=$abc$48160$new_n9636_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38867_ D=$abc$48160$new_n38868_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48063
.subckt NAND2X1 A=io_write_ports_1_bits_data[17] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38870_
.subckt OAI21X1 A=io_write_ports_0_bits_data[17] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38871_
.subckt AOI22X1 A=$abc$48160$new_n9693_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38870_ D=$abc$48160$new_n38871_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48065
.subckt MUX2X1 A=io_write_ports_1_bits_data[18] B=io_write_ports_0_bits_data[18] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38873_
.subckt MUX2X1 A=$abc$48160$new_n9749_ B=$abc$48160$new_n38873_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48067
.subckt MUX2X1 A=io_write_ports_1_bits_data[19] B=io_write_ports_0_bits_data[19] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38875_
.subckt MUX2X1 A=$abc$48160$new_n9804_ B=$abc$48160$new_n38875_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48069
.subckt NAND2X1 A=io_write_ports_1_bits_data[20] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38877_
.subckt OAI21X1 A=io_write_ports_0_bits_data[20] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38878_
.subckt AOI22X1 A=$abc$48160$new_n9859_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38877_ D=$abc$48160$new_n38878_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48071
.subckt MUX2X1 A=io_write_ports_1_bits_data[21] B=io_write_ports_0_bits_data[21] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38880_
.subckt MUX2X1 A=$abc$48160$new_n9916_ B=$abc$48160$new_n38880_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48073
.subckt MUX2X1 A=io_write_ports_1_bits_data[22] B=io_write_ports_0_bits_data[22] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38882_
.subckt MUX2X1 A=$abc$48160$new_n9972_ B=$abc$48160$new_n38882_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48075
.subckt MUX2X1 A=io_write_ports_1_bits_data[23] B=io_write_ports_0_bits_data[23] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38884_
.subckt MUX2X1 A=$abc$48160$new_n10028_ B=$abc$48160$new_n38884_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48077
.subckt MUX2X1 A=io_write_ports_1_bits_data[24] B=io_write_ports_0_bits_data[24] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38886_
.subckt MUX2X1 A=$abc$48160$new_n10084_ B=$abc$48160$new_n38886_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48079
.subckt NAND2X1 A=io_write_ports_1_bits_data[25] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38888_
.subckt OAI21X1 A=io_write_ports_0_bits_data[25] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38889_
.subckt AOI22X1 A=$abc$48160$new_n10140_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38888_ D=$abc$48160$new_n38889_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48081
.subckt MUX2X1 A=io_write_ports_1_bits_data[26] B=io_write_ports_0_bits_data[26] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38891_
.subckt MUX2X1 A=$abc$48160$new_n10196_ B=$abc$48160$new_n38891_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48083
.subckt NAND2X1 A=io_write_ports_1_bits_data[27] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38893_
.subckt OAI21X1 A=io_write_ports_0_bits_data[27] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38894_
.subckt AOI22X1 A=$abc$48160$new_n10255_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38893_ D=$abc$48160$new_n38894_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48085
.subckt NAND2X1 A=io_write_ports_1_bits_data[28] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38896_
.subckt OAI21X1 A=io_write_ports_0_bits_data[28] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38897_
.subckt AOI22X1 A=$abc$48160$new_n10312_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38896_ D=$abc$48160$new_n38897_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48087
.subckt NAND2X1 A=io_write_ports_1_bits_data[29] B=$abc$48160$new_n38824_ Y=$abc$48160$new_n38899_
.subckt OAI21X1 A=io_write_ports_0_bits_data[29] B=$abc$48160$new_n38823_ C=$abc$48160$new_n38825_ Y=$abc$48160$new_n38900_
.subckt AOI22X1 A=$abc$48160$new_n10369_ B=$abc$48160$new_n38826_ C=$abc$48160$new_n38899_ D=$abc$48160$new_n38900_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48089
.subckt MUX2X1 A=io_write_ports_1_bits_data[30] B=io_write_ports_0_bits_data[30] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38902_
.subckt MUX2X1 A=$abc$48160$new_n10428_ B=$abc$48160$new_n38902_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48091
.subckt MUX2X1 A=io_write_ports_1_bits_data[31] B=io_write_ports_0_bits_data[31] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38904_
.subckt MUX2X1 A=$abc$48160$new_n10485_ B=$abc$48160$new_n38904_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48093
.subckt MUX2X1 A=io_write_ports_1_bits_data[32] B=io_write_ports_0_bits_data[32] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38906_
.subckt MUX2X1 A=$abc$48160$new_n10541_ B=$abc$48160$new_n38906_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48095
.subckt MUX2X1 A=io_write_ports_1_bits_data[33] B=io_write_ports_0_bits_data[33] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38908_
.subckt MUX2X1 A=$abc$48160$new_n10598_ B=$abc$48160$new_n38908_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48097
.subckt MUX2X1 A=io_write_ports_1_bits_data[34] B=io_write_ports_0_bits_data[34] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38910_
.subckt MUX2X1 A=$abc$48160$new_n10656_ B=$abc$48160$new_n38910_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48099
.subckt MUX2X1 A=io_write_ports_1_bits_data[35] B=io_write_ports_0_bits_data[35] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38912_
.subckt MUX2X1 A=$abc$48160$new_n10712_ B=$abc$48160$new_n38912_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48101
.subckt MUX2X1 A=io_write_ports_1_bits_data[36] B=io_write_ports_0_bits_data[36] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38914_
.subckt MUX2X1 A=$abc$48160$new_n10768_ B=$abc$48160$new_n38914_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48103
.subckt MUX2X1 A=io_write_ports_1_bits_data[37] B=io_write_ports_0_bits_data[37] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38916_
.subckt MUX2X1 A=$abc$48160$new_n10825_ B=$abc$48160$new_n38916_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48105
.subckt MUX2X1 A=io_write_ports_1_bits_data[38] B=io_write_ports_0_bits_data[38] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38918_
.subckt MUX2X1 A=$abc$48160$new_n10881_ B=$abc$48160$new_n38918_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48107
.subckt MUX2X1 A=io_write_ports_1_bits_data[39] B=io_write_ports_0_bits_data[39] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38920_
.subckt MUX2X1 A=$abc$48160$new_n10937_ B=$abc$48160$new_n38920_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48109
.subckt MUX2X1 A=io_write_ports_1_bits_data[40] B=io_write_ports_0_bits_data[40] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38922_
.subckt MUX2X1 A=$abc$48160$new_n10993_ B=$abc$48160$new_n38922_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48111
.subckt MUX2X1 A=io_write_ports_1_bits_data[41] B=io_write_ports_0_bits_data[41] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38924_
.subckt MUX2X1 A=$abc$48160$new_n11049_ B=$abc$48160$new_n38924_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48113
.subckt MUX2X1 A=io_write_ports_1_bits_data[42] B=io_write_ports_0_bits_data[42] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38926_
.subckt MUX2X1 A=$abc$48160$new_n11105_ B=$abc$48160$new_n38926_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48115
.subckt MUX2X1 A=io_write_ports_1_bits_data[43] B=io_write_ports_0_bits_data[43] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38928_
.subckt MUX2X1 A=$abc$48160$new_n11164_ B=$abc$48160$new_n38928_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48117
.subckt MUX2X1 A=io_write_ports_1_bits_data[44] B=io_write_ports_0_bits_data[44] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38930_
.subckt MUX2X1 A=$abc$48160$new_n11221_ B=$abc$48160$new_n38930_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48119
.subckt MUX2X1 A=io_write_ports_1_bits_data[45] B=io_write_ports_0_bits_data[45] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38932_
.subckt MUX2X1 A=$abc$48160$new_n11277_ B=$abc$48160$new_n38932_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48121
.subckt MUX2X1 A=io_write_ports_1_bits_data[46] B=io_write_ports_0_bits_data[46] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38934_
.subckt MUX2X1 A=$abc$48160$new_n11336_ B=$abc$48160$new_n38934_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48123
.subckt MUX2X1 A=io_write_ports_1_bits_data[47] B=io_write_ports_0_bits_data[47] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38936_
.subckt MUX2X1 A=$abc$48160$new_n11393_ B=$abc$48160$new_n38936_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48125
.subckt MUX2X1 A=io_write_ports_1_bits_data[48] B=io_write_ports_0_bits_data[48] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38938_
.subckt MUX2X1 A=$abc$48160$new_n11449_ B=$abc$48160$new_n38938_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48127
.subckt MUX2X1 A=io_write_ports_1_bits_data[49] B=io_write_ports_0_bits_data[49] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38940_
.subckt MUX2X1 A=$abc$48160$new_n11509_ B=$abc$48160$new_n38940_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48129
.subckt MUX2X1 A=io_write_ports_1_bits_data[50] B=io_write_ports_0_bits_data[50] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38942_
.subckt MUX2X1 A=$abc$48160$new_n11567_ B=$abc$48160$new_n38942_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48131
.subckt MUX2X1 A=io_write_ports_1_bits_data[51] B=io_write_ports_0_bits_data[51] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38944_
.subckt MUX2X1 A=$abc$48160$new_n11623_ B=$abc$48160$new_n38944_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48133
.subckt MUX2X1 A=io_write_ports_1_bits_data[52] B=io_write_ports_0_bits_data[52] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38946_
.subckt MUX2X1 A=$abc$48160$new_n11679_ B=$abc$48160$new_n38946_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48135
.subckt MUX2X1 A=io_write_ports_1_bits_data[53] B=io_write_ports_0_bits_data[53] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38948_
.subckt MUX2X1 A=$abc$48160$new_n11736_ B=$abc$48160$new_n38948_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48137
.subckt MUX2X1 A=io_write_ports_1_bits_data[54] B=io_write_ports_0_bits_data[54] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38950_
.subckt MUX2X1 A=$abc$48160$new_n11792_ B=$abc$48160$new_n38950_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48139
.subckt MUX2X1 A=io_write_ports_1_bits_data[55] B=io_write_ports_0_bits_data[55] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38952_
.subckt MUX2X1 A=$abc$48160$new_n11848_ B=$abc$48160$new_n38952_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48141
.subckt MUX2X1 A=io_write_ports_1_bits_data[56] B=io_write_ports_0_bits_data[56] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38954_
.subckt MUX2X1 A=$abc$48160$new_n11905_ B=$abc$48160$new_n38954_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48143
.subckt MUX2X1 A=io_write_ports_1_bits_data[57] B=io_write_ports_0_bits_data[57] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38956_
.subckt MUX2X1 A=$abc$48160$new_n11961_ B=$abc$48160$new_n38956_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48145
.subckt MUX2X1 A=io_write_ports_1_bits_data[58] B=io_write_ports_0_bits_data[58] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38958_
.subckt MUX2X1 A=$abc$48160$new_n12017_ B=$abc$48160$new_n38958_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48147
.subckt MUX2X1 A=io_write_ports_1_bits_data[59] B=io_write_ports_0_bits_data[59] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38960_
.subckt MUX2X1 A=$abc$48160$new_n12074_ B=$abc$48160$new_n38960_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48149
.subckt MUX2X1 A=io_write_ports_1_bits_data[60] B=io_write_ports_0_bits_data[60] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38962_
.subckt MUX2X1 A=$abc$48160$new_n12131_ B=$abc$48160$new_n38962_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48151
.subckt MUX2X1 A=io_write_ports_1_bits_data[61] B=io_write_ports_0_bits_data[61] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38964_
.subckt MUX2X1 A=$abc$48160$new_n12188_ B=$abc$48160$new_n38964_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48153
.subckt MUX2X1 A=io_write_ports_1_bits_data[62] B=io_write_ports_0_bits_data[62] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38966_
.subckt MUX2X1 A=$abc$48160$new_n12248_ B=$abc$48160$new_n38966_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48155
.subckt MUX2X1 A=io_write_ports_1_bits_data[63] B=io_write_ports_0_bits_data[63] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38968_
.subckt MUX2X1 A=$abc$48160$new_n12305_ B=$abc$48160$new_n38968_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48157
.subckt MUX2X1 A=io_write_ports_1_bits_data[64] B=io_write_ports_0_bits_data[64] S=$abc$48160$new_n38824_ Y=$abc$48160$new_n38970_
.subckt MUX2X1 A=$abc$48160$new_n12361_ B=$abc$48160$new_n38970_ S=$abc$48160$new_n38826_ Y=$abc$48160$auto$rtlil.cc:2551:MuxGate$48159
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39841 Q=regfile[39][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39843 Q=regfile[39][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39845 Q=regfile[39][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39847 Q=regfile[39][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39849 Q=regfile[39][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39851 Q=regfile[39][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39853 Q=regfile[39][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39855 Q=regfile[39][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39857 Q=regfile[39][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39859 Q=regfile[39][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39861 Q=regfile[39][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39863 Q=regfile[39][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39865 Q=regfile[39][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39867 Q=regfile[39][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39869 Q=regfile[39][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39871 Q=regfile[39][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39873 Q=regfile[39][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39875 Q=regfile[39][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39877 Q=regfile[39][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39879 Q=regfile[39][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39881 Q=regfile[39][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39883 Q=regfile[39][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39885 Q=regfile[39][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39887 Q=regfile[39][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39889 Q=regfile[39][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39891 Q=regfile[39][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39893 Q=regfile[39][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39895 Q=regfile[39][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39897 Q=regfile[39][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39899 Q=regfile[39][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39901 Q=regfile[39][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39903 Q=regfile[39][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39905 Q=regfile[39][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39907 Q=regfile[39][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39909 Q=regfile[39][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39911 Q=regfile[39][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39913 Q=regfile[39][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39915 Q=regfile[39][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39917 Q=regfile[39][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39919 Q=regfile[39][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39921 Q=regfile[39][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39923 Q=regfile[39][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39925 Q=regfile[39][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39927 Q=regfile[39][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39929 Q=regfile[39][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39931 Q=regfile[39][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39933 Q=regfile[39][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39935 Q=regfile[39][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39937 Q=regfile[39][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39939 Q=regfile[39][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39941 Q=regfile[39][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39943 Q=regfile[39][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39945 Q=regfile[39][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39947 Q=regfile[39][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39949 Q=regfile[39][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39951 Q=regfile[39][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39953 Q=regfile[39][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39955 Q=regfile[39][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39957 Q=regfile[39][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39959 Q=regfile[39][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39961 Q=regfile[39][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39963 Q=regfile[39][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39965 Q=regfile[39][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39967 Q=regfile[39][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39969 Q=regfile[39][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39971 Q=regfile[49][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39973 Q=regfile[49][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39975 Q=regfile[49][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39977 Q=regfile[49][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39979 Q=regfile[49][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39981 Q=regfile[49][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39983 Q=regfile[49][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39985 Q=regfile[49][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39987 Q=regfile[49][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39989 Q=regfile[49][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39991 Q=regfile[49][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39993 Q=regfile[49][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39995 Q=regfile[49][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39997 Q=regfile[49][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$39999 Q=regfile[49][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40001 Q=regfile[49][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40003 Q=regfile[49][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40005 Q=regfile[49][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40007 Q=regfile[49][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40009 Q=regfile[49][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40011 Q=regfile[49][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40013 Q=regfile[49][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40015 Q=regfile[49][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40017 Q=regfile[49][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40019 Q=regfile[49][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40021 Q=regfile[49][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40023 Q=regfile[49][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40025 Q=regfile[49][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40027 Q=regfile[49][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40029 Q=regfile[49][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40031 Q=regfile[49][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40033 Q=regfile[49][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40035 Q=regfile[49][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40037 Q=regfile[49][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40039 Q=regfile[49][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40041 Q=regfile[49][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40043 Q=regfile[49][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40045 Q=regfile[49][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40047 Q=regfile[49][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40049 Q=regfile[49][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40051 Q=regfile[49][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40053 Q=regfile[49][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40055 Q=regfile[49][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40057 Q=regfile[49][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40059 Q=regfile[49][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40061 Q=regfile[49][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40063 Q=regfile[49][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40065 Q=regfile[49][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40067 Q=regfile[49][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40069 Q=regfile[49][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40071 Q=regfile[49][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40073 Q=regfile[49][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40075 Q=regfile[49][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40077 Q=regfile[49][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40079 Q=regfile[49][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40081 Q=regfile[49][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40083 Q=regfile[49][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40085 Q=regfile[49][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40087 Q=regfile[49][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40089 Q=regfile[49][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40091 Q=regfile[49][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40093 Q=regfile[49][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40095 Q=regfile[49][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40097 Q=regfile[49][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40099 Q=regfile[49][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40101 Q=regfile[22][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40103 Q=regfile[22][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40105 Q=regfile[22][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40107 Q=regfile[22][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40109 Q=regfile[22][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40111 Q=regfile[22][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40113 Q=regfile[22][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40115 Q=regfile[22][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40117 Q=regfile[22][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40119 Q=regfile[22][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40121 Q=regfile[22][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40123 Q=regfile[22][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40125 Q=regfile[22][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40127 Q=regfile[22][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40129 Q=regfile[22][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40131 Q=regfile[22][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40133 Q=regfile[22][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40135 Q=regfile[22][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40137 Q=regfile[22][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40139 Q=regfile[22][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40141 Q=regfile[22][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40143 Q=regfile[22][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40145 Q=regfile[22][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40147 Q=regfile[22][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40149 Q=regfile[22][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40151 Q=regfile[22][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40153 Q=regfile[22][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40155 Q=regfile[22][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40157 Q=regfile[22][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40159 Q=regfile[22][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40161 Q=regfile[22][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40163 Q=regfile[22][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40165 Q=regfile[22][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40167 Q=regfile[22][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40169 Q=regfile[22][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40171 Q=regfile[22][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40173 Q=regfile[22][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40175 Q=regfile[22][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40177 Q=regfile[22][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40179 Q=regfile[22][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40181 Q=regfile[22][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40183 Q=regfile[22][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40185 Q=regfile[22][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40187 Q=regfile[22][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40189 Q=regfile[22][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40191 Q=regfile[22][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40193 Q=regfile[22][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40195 Q=regfile[22][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40197 Q=regfile[22][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40199 Q=regfile[22][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40201 Q=regfile[22][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40203 Q=regfile[22][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40205 Q=regfile[22][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40207 Q=regfile[22][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40209 Q=regfile[22][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40211 Q=regfile[22][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40213 Q=regfile[22][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40215 Q=regfile[22][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40217 Q=regfile[22][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40219 Q=regfile[22][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40221 Q=regfile[22][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40223 Q=regfile[22][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40225 Q=regfile[22][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40227 Q=regfile[22][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40229 Q=regfile[22][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40231 Q=regfile[21][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40233 Q=regfile[21][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40235 Q=regfile[21][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40237 Q=regfile[21][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40239 Q=regfile[21][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40241 Q=regfile[21][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40243 Q=regfile[21][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40245 Q=regfile[21][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40247 Q=regfile[21][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40249 Q=regfile[21][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40251 Q=regfile[21][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40253 Q=regfile[21][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40255 Q=regfile[21][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40257 Q=regfile[21][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40259 Q=regfile[21][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40261 Q=regfile[21][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40263 Q=regfile[21][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40265 Q=regfile[21][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40267 Q=regfile[21][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40269 Q=regfile[21][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40271 Q=regfile[21][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40273 Q=regfile[21][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40275 Q=regfile[21][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40277 Q=regfile[21][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40279 Q=regfile[21][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40281 Q=regfile[21][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40283 Q=regfile[21][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40285 Q=regfile[21][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40287 Q=regfile[21][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40289 Q=regfile[21][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40291 Q=regfile[21][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40293 Q=regfile[21][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40295 Q=regfile[21][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40297 Q=regfile[21][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40299 Q=regfile[21][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40301 Q=regfile[21][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40303 Q=regfile[21][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40305 Q=regfile[21][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40307 Q=regfile[21][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40309 Q=regfile[21][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40311 Q=regfile[21][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40313 Q=regfile[21][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40315 Q=regfile[21][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40317 Q=regfile[21][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40319 Q=regfile[21][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40321 Q=regfile[21][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40323 Q=regfile[21][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40325 Q=regfile[21][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40327 Q=regfile[21][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40329 Q=regfile[21][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40331 Q=regfile[21][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40333 Q=regfile[21][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40335 Q=regfile[21][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40337 Q=regfile[21][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40339 Q=regfile[21][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40341 Q=regfile[21][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40343 Q=regfile[21][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40345 Q=regfile[21][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40347 Q=regfile[21][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40349 Q=regfile[21][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40351 Q=regfile[21][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40353 Q=regfile[21][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40355 Q=regfile[21][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40357 Q=regfile[21][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40359 Q=regfile[21][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40361 Q=regfile[20][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40363 Q=regfile[20][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40365 Q=regfile[20][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40367 Q=regfile[20][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40369 Q=regfile[20][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40371 Q=regfile[20][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40373 Q=regfile[20][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40375 Q=regfile[20][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40377 Q=regfile[20][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40379 Q=regfile[20][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40381 Q=regfile[20][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40383 Q=regfile[20][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40385 Q=regfile[20][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40387 Q=regfile[20][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40389 Q=regfile[20][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40391 Q=regfile[20][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40393 Q=regfile[20][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40395 Q=regfile[20][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40397 Q=regfile[20][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40399 Q=regfile[20][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40401 Q=regfile[20][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40403 Q=regfile[20][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40405 Q=regfile[20][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40407 Q=regfile[20][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40409 Q=regfile[20][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40411 Q=regfile[20][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40413 Q=regfile[20][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40415 Q=regfile[20][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40417 Q=regfile[20][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40419 Q=regfile[20][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40421 Q=regfile[20][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40423 Q=regfile[20][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40425 Q=regfile[20][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40427 Q=regfile[20][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40429 Q=regfile[20][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40431 Q=regfile[20][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40433 Q=regfile[20][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40435 Q=regfile[20][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40437 Q=regfile[20][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40439 Q=regfile[20][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40441 Q=regfile[20][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40443 Q=regfile[20][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40445 Q=regfile[20][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40447 Q=regfile[20][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40449 Q=regfile[20][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40451 Q=regfile[20][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40453 Q=regfile[20][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40455 Q=regfile[20][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40457 Q=regfile[20][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40459 Q=regfile[20][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40461 Q=regfile[20][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40463 Q=regfile[20][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40465 Q=regfile[20][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40467 Q=regfile[20][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40469 Q=regfile[20][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40471 Q=regfile[20][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40473 Q=regfile[20][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40475 Q=regfile[20][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40477 Q=regfile[20][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40479 Q=regfile[20][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40481 Q=regfile[20][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40483 Q=regfile[20][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40485 Q=regfile[20][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40487 Q=regfile[20][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40489 Q=regfile[20][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40491 Q=regfile[1][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40493 Q=regfile[1][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40495 Q=regfile[1][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40497 Q=regfile[1][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40499 Q=regfile[1][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40501 Q=regfile[1][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40503 Q=regfile[1][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40505 Q=regfile[1][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40507 Q=regfile[1][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40509 Q=regfile[1][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40511 Q=regfile[1][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40513 Q=regfile[1][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40515 Q=regfile[1][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40517 Q=regfile[1][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40519 Q=regfile[1][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40521 Q=regfile[1][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40523 Q=regfile[1][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40525 Q=regfile[1][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40527 Q=regfile[1][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40529 Q=regfile[1][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40531 Q=regfile[1][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40533 Q=regfile[1][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40535 Q=regfile[1][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40537 Q=regfile[1][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40539 Q=regfile[1][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40541 Q=regfile[1][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40543 Q=regfile[1][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40545 Q=regfile[1][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40547 Q=regfile[1][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40549 Q=regfile[1][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40551 Q=regfile[1][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40553 Q=regfile[1][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40555 Q=regfile[1][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40557 Q=regfile[1][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40559 Q=regfile[1][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40561 Q=regfile[1][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40563 Q=regfile[1][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40565 Q=regfile[1][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40567 Q=regfile[1][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40569 Q=regfile[1][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40571 Q=regfile[1][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40573 Q=regfile[1][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40575 Q=regfile[1][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40577 Q=regfile[1][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40579 Q=regfile[1][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40581 Q=regfile[1][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40583 Q=regfile[1][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40585 Q=regfile[1][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40587 Q=regfile[1][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40589 Q=regfile[1][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40591 Q=regfile[1][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40593 Q=regfile[1][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40595 Q=regfile[1][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40597 Q=regfile[1][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40599 Q=regfile[1][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40601 Q=regfile[1][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40603 Q=regfile[1][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40605 Q=regfile[1][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40607 Q=regfile[1][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40609 Q=regfile[1][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40611 Q=regfile[1][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40613 Q=regfile[1][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40615 Q=regfile[1][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40617 Q=regfile[1][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40619 Q=regfile[1][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40621 Q=regfile[18][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40623 Q=regfile[18][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40625 Q=regfile[18][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40627 Q=regfile[18][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40629 Q=regfile[18][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40631 Q=regfile[18][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40633 Q=regfile[18][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40635 Q=regfile[18][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40637 Q=regfile[18][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40639 Q=regfile[18][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40641 Q=regfile[18][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40643 Q=regfile[18][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40645 Q=regfile[18][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40647 Q=regfile[18][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40649 Q=regfile[18][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40651 Q=regfile[18][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40653 Q=regfile[18][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40655 Q=regfile[18][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40657 Q=regfile[18][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40659 Q=regfile[18][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40661 Q=regfile[18][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40663 Q=regfile[18][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40665 Q=regfile[18][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40667 Q=regfile[18][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40669 Q=regfile[18][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40671 Q=regfile[18][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40673 Q=regfile[18][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40675 Q=regfile[18][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40677 Q=regfile[18][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40679 Q=regfile[18][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40681 Q=regfile[18][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40683 Q=regfile[18][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40685 Q=regfile[18][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40687 Q=regfile[18][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40689 Q=regfile[18][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40691 Q=regfile[18][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40693 Q=regfile[18][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40695 Q=regfile[18][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40697 Q=regfile[18][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40699 Q=regfile[18][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40701 Q=regfile[18][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40703 Q=regfile[18][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40705 Q=regfile[18][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40707 Q=regfile[18][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40709 Q=regfile[18][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40711 Q=regfile[18][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40713 Q=regfile[18][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40715 Q=regfile[18][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40717 Q=regfile[18][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40719 Q=regfile[18][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40721 Q=regfile[18][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40723 Q=regfile[18][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40725 Q=regfile[18][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40727 Q=regfile[18][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40729 Q=regfile[18][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40731 Q=regfile[18][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40733 Q=regfile[18][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40735 Q=regfile[18][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40737 Q=regfile[18][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40739 Q=regfile[18][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40741 Q=regfile[18][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40743 Q=regfile[18][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40745 Q=regfile[18][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40747 Q=regfile[18][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40749 Q=regfile[18][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40751 Q=regfile[24][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40753 Q=regfile[24][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40755 Q=regfile[24][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40757 Q=regfile[24][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40759 Q=regfile[24][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40761 Q=regfile[24][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40763 Q=regfile[24][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40765 Q=regfile[24][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40767 Q=regfile[24][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40769 Q=regfile[24][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40771 Q=regfile[24][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40773 Q=regfile[24][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40775 Q=regfile[24][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40777 Q=regfile[24][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40779 Q=regfile[24][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40781 Q=regfile[24][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40783 Q=regfile[24][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40785 Q=regfile[24][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40787 Q=regfile[24][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40789 Q=regfile[24][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40791 Q=regfile[24][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40793 Q=regfile[24][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40795 Q=regfile[24][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40797 Q=regfile[24][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40799 Q=regfile[24][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40801 Q=regfile[24][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40803 Q=regfile[24][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40805 Q=regfile[24][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40807 Q=regfile[24][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40809 Q=regfile[24][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40811 Q=regfile[24][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40813 Q=regfile[24][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40815 Q=regfile[24][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40817 Q=regfile[24][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40819 Q=regfile[24][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40821 Q=regfile[24][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40823 Q=regfile[24][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40825 Q=regfile[24][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40827 Q=regfile[24][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40829 Q=regfile[24][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40831 Q=regfile[24][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40833 Q=regfile[24][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40835 Q=regfile[24][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40837 Q=regfile[24][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40839 Q=regfile[24][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40841 Q=regfile[24][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40843 Q=regfile[24][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40845 Q=regfile[24][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40847 Q=regfile[24][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40849 Q=regfile[24][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40851 Q=regfile[24][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40853 Q=regfile[24][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40855 Q=regfile[24][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40857 Q=regfile[24][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40859 Q=regfile[24][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40861 Q=regfile[24][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40863 Q=regfile[24][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40865 Q=regfile[24][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40867 Q=regfile[24][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40869 Q=regfile[24][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40871 Q=regfile[24][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40873 Q=regfile[24][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40875 Q=regfile[24][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40877 Q=regfile[24][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40879 Q=regfile[24][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40881 Q=regfile[17][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40883 Q=regfile[17][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40885 Q=regfile[17][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40887 Q=regfile[17][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40889 Q=regfile[17][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40891 Q=regfile[17][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40893 Q=regfile[17][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40895 Q=regfile[17][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40897 Q=regfile[17][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40899 Q=regfile[17][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40901 Q=regfile[17][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40903 Q=regfile[17][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40905 Q=regfile[17][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40907 Q=regfile[17][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40909 Q=regfile[17][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40911 Q=regfile[17][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40913 Q=regfile[17][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40915 Q=regfile[17][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40917 Q=regfile[17][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40919 Q=regfile[17][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40921 Q=regfile[17][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40923 Q=regfile[17][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40925 Q=regfile[17][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40927 Q=regfile[17][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40929 Q=regfile[17][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40931 Q=regfile[17][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40933 Q=regfile[17][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40935 Q=regfile[17][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40937 Q=regfile[17][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40939 Q=regfile[17][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40941 Q=regfile[17][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40943 Q=regfile[17][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40945 Q=regfile[17][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40947 Q=regfile[17][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40949 Q=regfile[17][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40951 Q=regfile[17][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40953 Q=regfile[17][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40955 Q=regfile[17][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40957 Q=regfile[17][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40959 Q=regfile[17][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40961 Q=regfile[17][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40963 Q=regfile[17][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40965 Q=regfile[17][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40967 Q=regfile[17][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40969 Q=regfile[17][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40971 Q=regfile[17][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40973 Q=regfile[17][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40975 Q=regfile[17][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40977 Q=regfile[17][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40979 Q=regfile[17][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40981 Q=regfile[17][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40983 Q=regfile[17][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40985 Q=regfile[17][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40987 Q=regfile[17][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40989 Q=regfile[17][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40991 Q=regfile[17][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40993 Q=regfile[17][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40995 Q=regfile[17][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40997 Q=regfile[17][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$40999 Q=regfile[17][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41001 Q=regfile[17][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41003 Q=regfile[17][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41005 Q=regfile[17][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41007 Q=regfile[17][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41009 Q=regfile[17][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41011 Q=regfile[23][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41013 Q=regfile[23][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41015 Q=regfile[23][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41017 Q=regfile[23][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41019 Q=regfile[23][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41021 Q=regfile[23][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41023 Q=regfile[23][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41025 Q=regfile[23][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41027 Q=regfile[23][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41029 Q=regfile[23][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41031 Q=regfile[23][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41033 Q=regfile[23][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41035 Q=regfile[23][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41037 Q=regfile[23][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41039 Q=regfile[23][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41041 Q=regfile[23][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41043 Q=regfile[23][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41045 Q=regfile[23][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41047 Q=regfile[23][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41049 Q=regfile[23][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41051 Q=regfile[23][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41053 Q=regfile[23][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41055 Q=regfile[23][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41057 Q=regfile[23][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41059 Q=regfile[23][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41061 Q=regfile[23][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41063 Q=regfile[23][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41065 Q=regfile[23][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41067 Q=regfile[23][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41069 Q=regfile[23][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41071 Q=regfile[23][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41073 Q=regfile[23][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41075 Q=regfile[23][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41077 Q=regfile[23][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41079 Q=regfile[23][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41081 Q=regfile[23][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41083 Q=regfile[23][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41085 Q=regfile[23][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41087 Q=regfile[23][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41089 Q=regfile[23][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41091 Q=regfile[23][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41093 Q=regfile[23][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41095 Q=regfile[23][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41097 Q=regfile[23][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41099 Q=regfile[23][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41101 Q=regfile[23][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41103 Q=regfile[23][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41105 Q=regfile[23][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41107 Q=regfile[23][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41109 Q=regfile[23][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41111 Q=regfile[23][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41113 Q=regfile[23][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41115 Q=regfile[23][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41117 Q=regfile[23][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41119 Q=regfile[23][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41121 Q=regfile[23][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41123 Q=regfile[23][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41125 Q=regfile[23][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41127 Q=regfile[23][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41129 Q=regfile[23][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41131 Q=regfile[23][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41133 Q=regfile[23][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41135 Q=regfile[23][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41137 Q=regfile[23][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41139 Q=regfile[23][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41141 Q=regfile[29][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41143 Q=regfile[29][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41145 Q=regfile[29][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41147 Q=regfile[29][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41149 Q=regfile[29][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41151 Q=regfile[29][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41153 Q=regfile[29][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41155 Q=regfile[29][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41157 Q=regfile[29][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41159 Q=regfile[29][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41161 Q=regfile[29][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41163 Q=regfile[29][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41165 Q=regfile[29][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41167 Q=regfile[29][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41169 Q=regfile[29][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41171 Q=regfile[29][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41173 Q=regfile[29][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41175 Q=regfile[29][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41177 Q=regfile[29][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41179 Q=regfile[29][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41181 Q=regfile[29][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41183 Q=regfile[29][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41185 Q=regfile[29][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41187 Q=regfile[29][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41189 Q=regfile[29][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41191 Q=regfile[29][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41193 Q=regfile[29][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41195 Q=regfile[29][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41197 Q=regfile[29][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41199 Q=regfile[29][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41201 Q=regfile[29][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41203 Q=regfile[29][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41205 Q=regfile[29][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41207 Q=regfile[29][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41209 Q=regfile[29][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41211 Q=regfile[29][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41213 Q=regfile[29][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41215 Q=regfile[29][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41217 Q=regfile[29][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41219 Q=regfile[29][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41221 Q=regfile[29][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41223 Q=regfile[29][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41225 Q=regfile[29][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41227 Q=regfile[29][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41229 Q=regfile[29][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41231 Q=regfile[29][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41233 Q=regfile[29][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41235 Q=regfile[29][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41237 Q=regfile[29][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41239 Q=regfile[29][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41241 Q=regfile[29][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41243 Q=regfile[29][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41245 Q=regfile[29][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41247 Q=regfile[29][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41249 Q=regfile[29][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41251 Q=regfile[29][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41253 Q=regfile[29][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41255 Q=regfile[29][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41257 Q=regfile[29][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41259 Q=regfile[29][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41261 Q=regfile[29][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41263 Q=regfile[29][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41265 Q=regfile[29][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41267 Q=regfile[29][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41269 Q=regfile[29][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41271 Q=regfile[16][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41273 Q=regfile[16][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41275 Q=regfile[16][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41277 Q=regfile[16][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41279 Q=regfile[16][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41281 Q=regfile[16][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41283 Q=regfile[16][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41285 Q=regfile[16][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41287 Q=regfile[16][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41289 Q=regfile[16][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41291 Q=regfile[16][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41293 Q=regfile[16][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41295 Q=regfile[16][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41297 Q=regfile[16][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41299 Q=regfile[16][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41301 Q=regfile[16][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41303 Q=regfile[16][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41305 Q=regfile[16][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41307 Q=regfile[16][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41309 Q=regfile[16][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41311 Q=regfile[16][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41313 Q=regfile[16][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41315 Q=regfile[16][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41317 Q=regfile[16][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41319 Q=regfile[16][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41321 Q=regfile[16][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41323 Q=regfile[16][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41325 Q=regfile[16][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41327 Q=regfile[16][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41329 Q=regfile[16][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41331 Q=regfile[16][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41333 Q=regfile[16][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41335 Q=regfile[16][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41337 Q=regfile[16][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41339 Q=regfile[16][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41341 Q=regfile[16][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41343 Q=regfile[16][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41345 Q=regfile[16][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41347 Q=regfile[16][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41349 Q=regfile[16][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41351 Q=regfile[16][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41353 Q=regfile[16][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41355 Q=regfile[16][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41357 Q=regfile[16][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41359 Q=regfile[16][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41361 Q=regfile[16][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41363 Q=regfile[16][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41365 Q=regfile[16][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41367 Q=regfile[16][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41369 Q=regfile[16][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41371 Q=regfile[16][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41373 Q=regfile[16][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41375 Q=regfile[16][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41377 Q=regfile[16][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41379 Q=regfile[16][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41381 Q=regfile[16][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41383 Q=regfile[16][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41385 Q=regfile[16][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41387 Q=regfile[16][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41389 Q=regfile[16][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41391 Q=regfile[16][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41393 Q=regfile[16][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41395 Q=regfile[16][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41397 Q=regfile[16][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41399 Q=regfile[16][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41401 Q=regfile[15][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41403 Q=regfile[15][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41405 Q=regfile[15][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41407 Q=regfile[15][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41409 Q=regfile[15][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41411 Q=regfile[15][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41413 Q=regfile[15][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41415 Q=regfile[15][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41417 Q=regfile[15][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41419 Q=regfile[15][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41421 Q=regfile[15][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41423 Q=regfile[15][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41425 Q=regfile[15][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41427 Q=regfile[15][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41429 Q=regfile[15][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41431 Q=regfile[15][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41433 Q=regfile[15][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41435 Q=regfile[15][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41437 Q=regfile[15][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41439 Q=regfile[15][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41441 Q=regfile[15][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41443 Q=regfile[15][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41445 Q=regfile[15][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41447 Q=regfile[15][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41449 Q=regfile[15][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41451 Q=regfile[15][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41453 Q=regfile[15][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41455 Q=regfile[15][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41457 Q=regfile[15][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41459 Q=regfile[15][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41461 Q=regfile[15][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41463 Q=regfile[15][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41465 Q=regfile[15][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41467 Q=regfile[15][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41469 Q=regfile[15][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41471 Q=regfile[15][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41473 Q=regfile[15][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41475 Q=regfile[15][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41477 Q=regfile[15][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41479 Q=regfile[15][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41481 Q=regfile[15][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41483 Q=regfile[15][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41485 Q=regfile[15][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41487 Q=regfile[15][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41489 Q=regfile[15][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41491 Q=regfile[15][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41493 Q=regfile[15][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41495 Q=regfile[15][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41497 Q=regfile[15][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41499 Q=regfile[15][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41501 Q=regfile[15][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41503 Q=regfile[15][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41505 Q=regfile[15][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41507 Q=regfile[15][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41509 Q=regfile[15][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41511 Q=regfile[15][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41513 Q=regfile[15][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41515 Q=regfile[15][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41517 Q=regfile[15][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41519 Q=regfile[15][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41521 Q=regfile[15][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41523 Q=regfile[15][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41525 Q=regfile[15][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41527 Q=regfile[15][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41529 Q=regfile[15][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41531 Q=regfile[63][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41533 Q=regfile[63][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41535 Q=regfile[63][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41537 Q=regfile[63][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41539 Q=regfile[63][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41541 Q=regfile[63][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41543 Q=regfile[63][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41545 Q=regfile[63][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41547 Q=regfile[63][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41549 Q=regfile[63][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41551 Q=regfile[63][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41553 Q=regfile[63][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41555 Q=regfile[63][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41557 Q=regfile[63][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41559 Q=regfile[63][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41561 Q=regfile[63][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41563 Q=regfile[63][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41565 Q=regfile[63][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41567 Q=regfile[63][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41569 Q=regfile[63][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41571 Q=regfile[63][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41573 Q=regfile[63][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41575 Q=regfile[63][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41577 Q=regfile[63][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41579 Q=regfile[63][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41581 Q=regfile[63][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41583 Q=regfile[63][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41585 Q=regfile[63][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41587 Q=regfile[63][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41589 Q=regfile[63][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41591 Q=regfile[63][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41593 Q=regfile[63][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41595 Q=regfile[63][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41597 Q=regfile[63][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41599 Q=regfile[63][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41601 Q=regfile[63][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41603 Q=regfile[63][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41605 Q=regfile[63][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41607 Q=regfile[63][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41609 Q=regfile[63][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41611 Q=regfile[63][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41613 Q=regfile[63][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41615 Q=regfile[63][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41617 Q=regfile[63][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41619 Q=regfile[63][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41621 Q=regfile[63][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41623 Q=regfile[63][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41625 Q=regfile[63][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41627 Q=regfile[63][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41629 Q=regfile[63][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41631 Q=regfile[63][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41633 Q=regfile[63][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41635 Q=regfile[63][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41637 Q=regfile[63][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41639 Q=regfile[63][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41641 Q=regfile[63][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41643 Q=regfile[63][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41645 Q=regfile[63][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41647 Q=regfile[63][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41649 Q=regfile[63][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41651 Q=regfile[63][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41653 Q=regfile[63][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41655 Q=regfile[63][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41657 Q=regfile[63][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41659 Q=regfile[63][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41661 Q=regfile[6][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41663 Q=regfile[6][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41665 Q=regfile[6][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41667 Q=regfile[6][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41669 Q=regfile[6][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41671 Q=regfile[6][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41673 Q=regfile[6][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41675 Q=regfile[6][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41677 Q=regfile[6][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41679 Q=regfile[6][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41681 Q=regfile[6][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41683 Q=regfile[6][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41685 Q=regfile[6][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41687 Q=regfile[6][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41689 Q=regfile[6][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41691 Q=regfile[6][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41693 Q=regfile[6][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41695 Q=regfile[6][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41697 Q=regfile[6][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41699 Q=regfile[6][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41701 Q=regfile[6][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41703 Q=regfile[6][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41705 Q=regfile[6][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41707 Q=regfile[6][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41709 Q=regfile[6][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41711 Q=regfile[6][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41713 Q=regfile[6][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41715 Q=regfile[6][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41717 Q=regfile[6][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41719 Q=regfile[6][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41721 Q=regfile[6][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41723 Q=regfile[6][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41725 Q=regfile[6][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41727 Q=regfile[6][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41729 Q=regfile[6][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41731 Q=regfile[6][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41733 Q=regfile[6][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41735 Q=regfile[6][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41737 Q=regfile[6][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41739 Q=regfile[6][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41741 Q=regfile[6][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41743 Q=regfile[6][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41745 Q=regfile[6][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41747 Q=regfile[6][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41749 Q=regfile[6][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41751 Q=regfile[6][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41753 Q=regfile[6][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41755 Q=regfile[6][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41757 Q=regfile[6][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41759 Q=regfile[6][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41761 Q=regfile[6][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41763 Q=regfile[6][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41765 Q=regfile[6][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41767 Q=regfile[6][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41769 Q=regfile[6][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41771 Q=regfile[6][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41773 Q=regfile[6][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41775 Q=regfile[6][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41777 Q=regfile[6][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41779 Q=regfile[6][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41781 Q=regfile[6][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41783 Q=regfile[6][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41785 Q=regfile[6][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41787 Q=regfile[6][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41789 Q=regfile[6][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41791 Q=regfile[27][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41793 Q=regfile[27][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41795 Q=regfile[27][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41797 Q=regfile[27][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41799 Q=regfile[27][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41801 Q=regfile[27][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41803 Q=regfile[27][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41805 Q=regfile[27][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41807 Q=regfile[27][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41809 Q=regfile[27][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41811 Q=regfile[27][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41813 Q=regfile[27][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41815 Q=regfile[27][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41817 Q=regfile[27][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41819 Q=regfile[27][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41821 Q=regfile[27][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41823 Q=regfile[27][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41825 Q=regfile[27][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41827 Q=regfile[27][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41829 Q=regfile[27][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41831 Q=regfile[27][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41833 Q=regfile[27][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41835 Q=regfile[27][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41837 Q=regfile[27][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41839 Q=regfile[27][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41841 Q=regfile[27][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41843 Q=regfile[27][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41845 Q=regfile[27][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41847 Q=regfile[27][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41849 Q=regfile[27][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41851 Q=regfile[27][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41853 Q=regfile[27][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41855 Q=regfile[27][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41857 Q=regfile[27][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41859 Q=regfile[27][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41861 Q=regfile[27][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41863 Q=regfile[27][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41865 Q=regfile[27][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41867 Q=regfile[27][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41869 Q=regfile[27][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41871 Q=regfile[27][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41873 Q=regfile[27][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41875 Q=regfile[27][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41877 Q=regfile[27][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41879 Q=regfile[27][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41881 Q=regfile[27][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41883 Q=regfile[27][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41885 Q=regfile[27][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41887 Q=regfile[27][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41889 Q=regfile[27][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41891 Q=regfile[27][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41893 Q=regfile[27][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41895 Q=regfile[27][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41897 Q=regfile[27][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41899 Q=regfile[27][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41901 Q=regfile[27][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41903 Q=regfile[27][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41905 Q=regfile[27][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41907 Q=regfile[27][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41909 Q=regfile[27][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41911 Q=regfile[27][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41913 Q=regfile[27][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41915 Q=regfile[27][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41917 Q=regfile[27][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41919 Q=regfile[27][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41921 Q=regfile[14][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41923 Q=regfile[14][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41925 Q=regfile[14][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41927 Q=regfile[14][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41929 Q=regfile[14][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41931 Q=regfile[14][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41933 Q=regfile[14][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41935 Q=regfile[14][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41937 Q=regfile[14][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41939 Q=regfile[14][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41941 Q=regfile[14][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41943 Q=regfile[14][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41945 Q=regfile[14][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41947 Q=regfile[14][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41949 Q=regfile[14][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41951 Q=regfile[14][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41953 Q=regfile[14][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41955 Q=regfile[14][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41957 Q=regfile[14][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41959 Q=regfile[14][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41961 Q=regfile[14][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41963 Q=regfile[14][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41965 Q=regfile[14][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41967 Q=regfile[14][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41969 Q=regfile[14][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41971 Q=regfile[14][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41973 Q=regfile[14][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41975 Q=regfile[14][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41977 Q=regfile[14][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41979 Q=regfile[14][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41981 Q=regfile[14][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41983 Q=regfile[14][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41985 Q=regfile[14][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41987 Q=regfile[14][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41989 Q=regfile[14][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41991 Q=regfile[14][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41993 Q=regfile[14][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41995 Q=regfile[14][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41997 Q=regfile[14][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$41999 Q=regfile[14][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42001 Q=regfile[14][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42003 Q=regfile[14][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42005 Q=regfile[14][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42007 Q=regfile[14][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42009 Q=regfile[14][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42011 Q=regfile[14][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42013 Q=regfile[14][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42015 Q=regfile[14][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42017 Q=regfile[14][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42019 Q=regfile[14][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42021 Q=regfile[14][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42023 Q=regfile[14][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42025 Q=regfile[14][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42027 Q=regfile[14][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42029 Q=regfile[14][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42031 Q=regfile[14][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42033 Q=regfile[14][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42035 Q=regfile[14][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42037 Q=regfile[14][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42039 Q=regfile[14][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42041 Q=regfile[14][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42043 Q=regfile[14][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42045 Q=regfile[14][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42047 Q=regfile[14][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42049 Q=regfile[14][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42051 Q=regfile[13][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42053 Q=regfile[13][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42055 Q=regfile[13][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42057 Q=regfile[13][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42059 Q=regfile[13][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42061 Q=regfile[13][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42063 Q=regfile[13][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42065 Q=regfile[13][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42067 Q=regfile[13][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42069 Q=regfile[13][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42071 Q=regfile[13][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42073 Q=regfile[13][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42075 Q=regfile[13][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42077 Q=regfile[13][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42079 Q=regfile[13][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42081 Q=regfile[13][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42083 Q=regfile[13][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42085 Q=regfile[13][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42087 Q=regfile[13][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42089 Q=regfile[13][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42091 Q=regfile[13][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42093 Q=regfile[13][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42095 Q=regfile[13][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42097 Q=regfile[13][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42099 Q=regfile[13][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42101 Q=regfile[13][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42103 Q=regfile[13][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42105 Q=regfile[13][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42107 Q=regfile[13][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42109 Q=regfile[13][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42111 Q=regfile[13][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42113 Q=regfile[13][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42115 Q=regfile[13][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42117 Q=regfile[13][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42119 Q=regfile[13][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42121 Q=regfile[13][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42123 Q=regfile[13][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42125 Q=regfile[13][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42127 Q=regfile[13][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42129 Q=regfile[13][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42131 Q=regfile[13][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42133 Q=regfile[13][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42135 Q=regfile[13][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42137 Q=regfile[13][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42139 Q=regfile[13][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42141 Q=regfile[13][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42143 Q=regfile[13][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42145 Q=regfile[13][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42147 Q=regfile[13][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42149 Q=regfile[13][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42151 Q=regfile[13][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42153 Q=regfile[13][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42155 Q=regfile[13][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42157 Q=regfile[13][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42159 Q=regfile[13][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42161 Q=regfile[13][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42163 Q=regfile[13][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42165 Q=regfile[13][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42167 Q=regfile[13][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42169 Q=regfile[13][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42171 Q=regfile[13][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42173 Q=regfile[13][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42175 Q=regfile[13][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42177 Q=regfile[13][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42179 Q=regfile[13][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42181 Q=regfile[12][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42183 Q=regfile[12][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42185 Q=regfile[12][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42187 Q=regfile[12][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42189 Q=regfile[12][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42191 Q=regfile[12][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42193 Q=regfile[12][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42195 Q=regfile[12][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42197 Q=regfile[12][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42199 Q=regfile[12][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42201 Q=regfile[12][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42203 Q=regfile[12][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42205 Q=regfile[12][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42207 Q=regfile[12][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42209 Q=regfile[12][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42211 Q=regfile[12][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42213 Q=regfile[12][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42215 Q=regfile[12][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42217 Q=regfile[12][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42219 Q=regfile[12][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42221 Q=regfile[12][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42223 Q=regfile[12][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42225 Q=regfile[12][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42227 Q=regfile[12][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42229 Q=regfile[12][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42231 Q=regfile[12][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42233 Q=regfile[12][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42235 Q=regfile[12][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42237 Q=regfile[12][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42239 Q=regfile[12][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42241 Q=regfile[12][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42243 Q=regfile[12][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42245 Q=regfile[12][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42247 Q=regfile[12][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42249 Q=regfile[12][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42251 Q=regfile[12][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42253 Q=regfile[12][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42255 Q=regfile[12][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42257 Q=regfile[12][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42259 Q=regfile[12][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42261 Q=regfile[12][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42263 Q=regfile[12][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42265 Q=regfile[12][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42267 Q=regfile[12][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42269 Q=regfile[12][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42271 Q=regfile[12][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42273 Q=regfile[12][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42275 Q=regfile[12][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42277 Q=regfile[12][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42279 Q=regfile[12][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42281 Q=regfile[12][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42283 Q=regfile[12][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42285 Q=regfile[12][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42287 Q=regfile[12][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42289 Q=regfile[12][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42291 Q=regfile[12][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42293 Q=regfile[12][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42295 Q=regfile[12][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42297 Q=regfile[12][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42299 Q=regfile[12][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42301 Q=regfile[12][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42303 Q=regfile[12][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42305 Q=regfile[12][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42307 Q=regfile[12][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42309 Q=regfile[12][64]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[0] Q=$\regfile$rdreg[2]$q[0]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[1] Q=$\regfile$rdreg[2]$q[1]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[2] Q=$\regfile$rdreg[2]$q[2]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[3] Q=$\regfile$rdreg[2]$q[3]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[4] Q=$\regfile$rdreg[2]$q[4]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_0_addr[5] Q=$\regfile$rdreg[2]$q[5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42311 Q=regfile[11][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42313 Q=regfile[11][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42315 Q=regfile[11][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42317 Q=regfile[11][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42319 Q=regfile[11][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42321 Q=regfile[11][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42323 Q=regfile[11][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42325 Q=regfile[11][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42327 Q=regfile[11][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42329 Q=regfile[11][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42331 Q=regfile[11][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42333 Q=regfile[11][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42335 Q=regfile[11][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42337 Q=regfile[11][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42339 Q=regfile[11][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42341 Q=regfile[11][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42343 Q=regfile[11][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42345 Q=regfile[11][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42347 Q=regfile[11][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42349 Q=regfile[11][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42351 Q=regfile[11][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42353 Q=regfile[11][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42355 Q=regfile[11][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42357 Q=regfile[11][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42359 Q=regfile[11][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42361 Q=regfile[11][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42363 Q=regfile[11][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42365 Q=regfile[11][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42367 Q=regfile[11][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42369 Q=regfile[11][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42371 Q=regfile[11][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42373 Q=regfile[11][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42375 Q=regfile[11][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42377 Q=regfile[11][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42379 Q=regfile[11][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42381 Q=regfile[11][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42383 Q=regfile[11][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42385 Q=regfile[11][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42387 Q=regfile[11][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42389 Q=regfile[11][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42391 Q=regfile[11][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42393 Q=regfile[11][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42395 Q=regfile[11][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42397 Q=regfile[11][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42399 Q=regfile[11][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42401 Q=regfile[11][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42403 Q=regfile[11][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42405 Q=regfile[11][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42407 Q=regfile[11][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42409 Q=regfile[11][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42411 Q=regfile[11][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42413 Q=regfile[11][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42415 Q=regfile[11][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42417 Q=regfile[11][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42419 Q=regfile[11][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42421 Q=regfile[11][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42423 Q=regfile[11][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42425 Q=regfile[11][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42427 Q=regfile[11][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42429 Q=regfile[11][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42431 Q=regfile[11][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42433 Q=regfile[11][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42435 Q=regfile[11][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42437 Q=regfile[11][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42439 Q=regfile[11][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42441 Q=regfile[19][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42443 Q=regfile[19][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42445 Q=regfile[19][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42447 Q=regfile[19][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42449 Q=regfile[19][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42451 Q=regfile[19][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42453 Q=regfile[19][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42455 Q=regfile[19][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42457 Q=regfile[19][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42459 Q=regfile[19][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42461 Q=regfile[19][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42463 Q=regfile[19][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42465 Q=regfile[19][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42467 Q=regfile[19][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42469 Q=regfile[19][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42471 Q=regfile[19][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42473 Q=regfile[19][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42475 Q=regfile[19][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42477 Q=regfile[19][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42479 Q=regfile[19][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42481 Q=regfile[19][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42483 Q=regfile[19][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42485 Q=regfile[19][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42487 Q=regfile[19][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42489 Q=regfile[19][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42491 Q=regfile[19][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42493 Q=regfile[19][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42495 Q=regfile[19][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42497 Q=regfile[19][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42499 Q=regfile[19][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42501 Q=regfile[19][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42503 Q=regfile[19][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42505 Q=regfile[19][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42507 Q=regfile[19][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42509 Q=regfile[19][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42511 Q=regfile[19][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42513 Q=regfile[19][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42515 Q=regfile[19][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42517 Q=regfile[19][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42519 Q=regfile[19][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42521 Q=regfile[19][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42523 Q=regfile[19][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42525 Q=regfile[19][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42527 Q=regfile[19][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42529 Q=regfile[19][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42531 Q=regfile[19][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42533 Q=regfile[19][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42535 Q=regfile[19][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42537 Q=regfile[19][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42539 Q=regfile[19][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42541 Q=regfile[19][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42543 Q=regfile[19][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42545 Q=regfile[19][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42547 Q=regfile[19][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42549 Q=regfile[19][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42551 Q=regfile[19][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42553 Q=regfile[19][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42555 Q=regfile[19][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42557 Q=regfile[19][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42559 Q=regfile[19][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42561 Q=regfile[19][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42563 Q=regfile[19][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42565 Q=regfile[19][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42567 Q=regfile[19][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42569 Q=regfile[19][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42571 Q=regfile[10][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42573 Q=regfile[10][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42575 Q=regfile[10][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42577 Q=regfile[10][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42579 Q=regfile[9][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42581 Q=regfile[9][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42583 Q=regfile[9][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42585 Q=regfile[9][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42587 Q=regfile[9][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42589 Q=regfile[10][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42591 Q=regfile[9][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42593 Q=regfile[9][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42595 Q=regfile[9][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42597 Q=regfile[9][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42599 Q=regfile[9][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42601 Q=regfile[9][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42603 Q=regfile[9][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42605 Q=regfile[9][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42607 Q=regfile[9][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42609 Q=regfile[9][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42611 Q=regfile[10][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42613 Q=regfile[9][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42615 Q=regfile[9][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42617 Q=regfile[9][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42619 Q=regfile[9][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42621 Q=regfile[9][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42623 Q=regfile[9][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42625 Q=regfile[9][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42627 Q=regfile[9][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42629 Q=regfile[9][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42631 Q=regfile[9][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42633 Q=regfile[10][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42635 Q=regfile[9][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42637 Q=regfile[9][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42639 Q=regfile[9][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42641 Q=regfile[9][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42643 Q=regfile[9][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42645 Q=regfile[9][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42647 Q=regfile[9][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42649 Q=regfile[9][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42651 Q=regfile[9][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42653 Q=regfile[9][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42655 Q=regfile[10][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42657 Q=regfile[9][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42659 Q=regfile[9][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42661 Q=regfile[9][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42663 Q=regfile[9][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42665 Q=regfile[9][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42667 Q=regfile[9][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42669 Q=regfile[9][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42671 Q=regfile[9][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42673 Q=regfile[9][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42675 Q=regfile[9][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42677 Q=regfile[10][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42679 Q=regfile[9][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42681 Q=regfile[9][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42683 Q=regfile[9][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42685 Q=regfile[9][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42687 Q=regfile[9][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42689 Q=regfile[9][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42691 Q=regfile[9][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42693 Q=regfile[9][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42695 Q=regfile[9][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42697 Q=regfile[9][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42699 Q=regfile[10][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42701 Q=regfile[9][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42703 Q=regfile[9][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42705 Q=regfile[9][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42707 Q=regfile[9][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42709 Q=regfile[9][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42711 Q=regfile[9][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42713 Q=regfile[9][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42715 Q=regfile[9][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42717 Q=regfile[9][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42719 Q=regfile[9][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42721 Q=regfile[10][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42723 Q=regfile[10][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42725 Q=regfile[10][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42727 Q=regfile[10][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42729 Q=regfile[10][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42731 Q=regfile[10][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42733 Q=regfile[10][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42735 Q=regfile[10][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42737 Q=regfile[10][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42739 Q=regfile[10][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42741 Q=regfile[10][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42743 Q=regfile[10][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42745 Q=regfile[10][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42747 Q=regfile[10][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42749 Q=regfile[10][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42751 Q=regfile[10][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42753 Q=regfile[10][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42755 Q=regfile[10][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42757 Q=regfile[10][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42759 Q=regfile[10][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42761 Q=regfile[10][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42763 Q=regfile[10][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42765 Q=regfile[10][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42767 Q=regfile[10][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42769 Q=regfile[10][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42771 Q=regfile[10][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42773 Q=regfile[10][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42775 Q=regfile[10][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42777 Q=regfile[10][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42779 Q=regfile[10][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42781 Q=regfile[10][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42783 Q=regfile[10][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42785 Q=regfile[10][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42787 Q=regfile[10][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42789 Q=regfile[10][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42791 Q=regfile[10][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42793 Q=regfile[10][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42795 Q=regfile[10][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42797 Q=regfile[10][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42799 Q=regfile[10][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42801 Q=regfile[10][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42803 Q=regfile[10][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42805 Q=regfile[10][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42807 Q=regfile[10][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42809 Q=regfile[10][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42811 Q=regfile[10][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42813 Q=regfile[10][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42815 Q=regfile[10][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42817 Q=regfile[10][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42819 Q=regfile[10][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42821 Q=regfile[10][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42823 Q=regfile[10][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42825 Q=regfile[10][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42827 Q=regfile[10][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42829 Q=regfile[10][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42831 Q=regfile[7][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42833 Q=regfile[7][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42835 Q=regfile[7][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42837 Q=regfile[7][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42839 Q=regfile[7][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42841 Q=regfile[7][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42843 Q=regfile[7][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42845 Q=regfile[7][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42847 Q=regfile[7][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42849 Q=regfile[7][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42851 Q=regfile[7][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42853 Q=regfile[7][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42855 Q=regfile[7][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42857 Q=regfile[7][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42859 Q=regfile[7][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42861 Q=regfile[7][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42863 Q=regfile[7][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42865 Q=regfile[7][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42867 Q=regfile[7][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42869 Q=regfile[7][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42871 Q=regfile[7][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42873 Q=regfile[7][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42875 Q=regfile[7][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42877 Q=regfile[7][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42879 Q=regfile[7][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42881 Q=regfile[7][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42883 Q=regfile[7][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42885 Q=regfile[7][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42887 Q=regfile[7][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42889 Q=regfile[7][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42891 Q=regfile[7][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42893 Q=regfile[7][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42895 Q=regfile[7][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42897 Q=regfile[7][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42899 Q=regfile[7][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42901 Q=regfile[7][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42903 Q=regfile[7][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42905 Q=regfile[7][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42907 Q=regfile[7][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42909 Q=regfile[7][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42911 Q=regfile[7][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42913 Q=regfile[7][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42915 Q=regfile[7][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42917 Q=regfile[7][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42919 Q=regfile[7][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42921 Q=regfile[7][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42923 Q=regfile[7][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42925 Q=regfile[7][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42927 Q=regfile[7][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42929 Q=regfile[7][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42931 Q=regfile[7][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42933 Q=regfile[7][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42935 Q=regfile[7][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42937 Q=regfile[7][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42939 Q=regfile[7][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42941 Q=regfile[7][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42943 Q=regfile[7][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42945 Q=regfile[7][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42947 Q=regfile[7][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42949 Q=regfile[7][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42951 Q=regfile[7][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42953 Q=regfile[7][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42955 Q=regfile[7][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42957 Q=regfile[7][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42959 Q=regfile[7][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42961 Q=regfile[0][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42963 Q=regfile[0][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42965 Q=regfile[0][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42967 Q=regfile[0][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42969 Q=regfile[0][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42971 Q=regfile[0][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42973 Q=regfile[0][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42975 Q=regfile[0][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42977 Q=regfile[0][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42979 Q=regfile[0][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42981 Q=regfile[0][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42983 Q=regfile[0][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42985 Q=regfile[0][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42987 Q=regfile[0][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42989 Q=regfile[0][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42991 Q=regfile[0][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42993 Q=regfile[0][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42995 Q=regfile[0][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42997 Q=regfile[0][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$42999 Q=regfile[0][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43001 Q=regfile[0][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43003 Q=regfile[0][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43005 Q=regfile[0][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43007 Q=regfile[0][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43009 Q=regfile[0][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43011 Q=regfile[0][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43013 Q=regfile[0][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43015 Q=regfile[0][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43017 Q=regfile[0][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43019 Q=regfile[0][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43021 Q=regfile[0][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43023 Q=regfile[0][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43025 Q=regfile[0][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43027 Q=regfile[0][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43029 Q=regfile[0][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43031 Q=regfile[0][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43033 Q=regfile[0][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43035 Q=regfile[0][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43037 Q=regfile[0][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43039 Q=regfile[0][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43041 Q=regfile[0][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43043 Q=regfile[0][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43045 Q=regfile[0][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43047 Q=regfile[0][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43049 Q=regfile[0][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43051 Q=regfile[0][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43053 Q=regfile[0][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43055 Q=regfile[0][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43057 Q=regfile[0][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43059 Q=regfile[0][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43061 Q=regfile[0][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43063 Q=regfile[0][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43065 Q=regfile[0][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43067 Q=regfile[0][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43069 Q=regfile[0][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43071 Q=regfile[0][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43073 Q=regfile[0][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43075 Q=regfile[0][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43077 Q=regfile[0][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43079 Q=regfile[0][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43081 Q=regfile[0][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43083 Q=regfile[0][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43085 Q=regfile[0][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43087 Q=regfile[0][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43089 Q=regfile[0][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43091 Q=regfile[8][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43093 Q=regfile[8][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43095 Q=regfile[8][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43097 Q=regfile[8][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43099 Q=regfile[8][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43101 Q=regfile[8][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43103 Q=regfile[8][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43105 Q=regfile[8][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43107 Q=regfile[8][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43109 Q=regfile[8][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43111 Q=regfile[8][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43113 Q=regfile[8][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43115 Q=regfile[8][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43117 Q=regfile[8][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43119 Q=regfile[8][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43121 Q=regfile[8][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43123 Q=regfile[8][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43125 Q=regfile[8][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43127 Q=regfile[8][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43129 Q=regfile[8][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43131 Q=regfile[8][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43133 Q=regfile[8][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43135 Q=regfile[8][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43137 Q=regfile[8][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43139 Q=regfile[8][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43141 Q=regfile[8][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43143 Q=regfile[8][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43145 Q=regfile[8][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43147 Q=regfile[8][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43149 Q=regfile[8][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43151 Q=regfile[8][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43153 Q=regfile[8][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43155 Q=regfile[8][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43157 Q=regfile[8][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43159 Q=regfile[8][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43161 Q=regfile[8][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43163 Q=regfile[8][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43165 Q=regfile[8][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43167 Q=regfile[8][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43169 Q=regfile[8][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43171 Q=regfile[8][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43173 Q=regfile[8][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43175 Q=regfile[8][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43177 Q=regfile[8][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43179 Q=regfile[8][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43181 Q=regfile[8][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43183 Q=regfile[8][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43185 Q=regfile[8][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43187 Q=regfile[8][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43189 Q=regfile[8][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43191 Q=regfile[8][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43193 Q=regfile[8][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43195 Q=regfile[8][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43197 Q=regfile[8][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43199 Q=regfile[8][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43201 Q=regfile[8][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43203 Q=regfile[8][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43205 Q=regfile[8][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43207 Q=regfile[8][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43209 Q=regfile[8][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43211 Q=regfile[8][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43213 Q=regfile[8][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43215 Q=regfile[8][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43217 Q=regfile[8][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43219 Q=regfile[8][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43221 Q=regfile[59][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43223 Q=regfile[59][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43225 Q=regfile[59][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43227 Q=regfile[59][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43229 Q=regfile[59][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43231 Q=regfile[59][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43233 Q=regfile[59][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43235 Q=regfile[59][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43237 Q=regfile[59][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43239 Q=regfile[59][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43241 Q=regfile[59][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43243 Q=regfile[59][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43245 Q=regfile[59][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43247 Q=regfile[59][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43249 Q=regfile[59][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43251 Q=regfile[59][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43253 Q=regfile[59][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43255 Q=regfile[59][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43257 Q=regfile[59][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43259 Q=regfile[59][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43261 Q=regfile[59][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43263 Q=regfile[59][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43265 Q=regfile[59][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43267 Q=regfile[59][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43269 Q=regfile[59][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43271 Q=regfile[59][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43273 Q=regfile[59][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43275 Q=regfile[59][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43277 Q=regfile[59][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43279 Q=regfile[59][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43281 Q=regfile[59][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43283 Q=regfile[59][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43285 Q=regfile[59][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43287 Q=regfile[59][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43289 Q=regfile[59][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43291 Q=regfile[59][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43293 Q=regfile[59][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43295 Q=regfile[59][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43297 Q=regfile[59][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43299 Q=regfile[59][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43301 Q=regfile[59][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43303 Q=regfile[59][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43305 Q=regfile[59][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43307 Q=regfile[59][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43309 Q=regfile[59][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43311 Q=regfile[59][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43313 Q=regfile[59][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43315 Q=regfile[59][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43317 Q=regfile[59][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43319 Q=regfile[59][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43321 Q=regfile[59][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43323 Q=regfile[59][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43325 Q=regfile[59][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43327 Q=regfile[59][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43329 Q=regfile[59][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43331 Q=regfile[59][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43333 Q=regfile[59][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43335 Q=regfile[59][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43337 Q=regfile[59][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43339 Q=regfile[59][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43341 Q=regfile[59][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43343 Q=regfile[59][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43345 Q=regfile[59][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43347 Q=regfile[59][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43349 Q=regfile[59][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43351 Q=regfile[26][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43353 Q=regfile[26][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43355 Q=regfile[26][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43357 Q=regfile[26][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43359 Q=regfile[26][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43361 Q=regfile[26][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43363 Q=regfile[26][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43365 Q=regfile[26][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43367 Q=regfile[26][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43369 Q=regfile[26][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43371 Q=regfile[26][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43373 Q=regfile[26][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43375 Q=regfile[26][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43377 Q=regfile[26][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43379 Q=regfile[26][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43381 Q=regfile[26][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43383 Q=regfile[26][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43385 Q=regfile[26][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43387 Q=regfile[26][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43389 Q=regfile[26][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43391 Q=regfile[26][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43393 Q=regfile[26][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43395 Q=regfile[26][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43397 Q=regfile[26][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43399 Q=regfile[26][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43401 Q=regfile[26][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43403 Q=regfile[26][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43405 Q=regfile[26][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43407 Q=regfile[26][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43409 Q=regfile[26][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43411 Q=regfile[26][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43413 Q=regfile[26][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43415 Q=regfile[26][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43417 Q=regfile[26][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43419 Q=regfile[26][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43421 Q=regfile[26][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43423 Q=regfile[26][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43425 Q=regfile[26][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43427 Q=regfile[26][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43429 Q=regfile[26][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43431 Q=regfile[26][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43433 Q=regfile[26][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43435 Q=regfile[26][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43437 Q=regfile[26][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43439 Q=regfile[26][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43441 Q=regfile[26][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43443 Q=regfile[26][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43445 Q=regfile[26][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43447 Q=regfile[26][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43449 Q=regfile[26][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43451 Q=regfile[26][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43453 Q=regfile[26][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43455 Q=regfile[26][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43457 Q=regfile[26][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43459 Q=regfile[26][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43461 Q=regfile[26][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43463 Q=regfile[26][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43465 Q=regfile[26][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43467 Q=regfile[26][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43469 Q=regfile[26][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43471 Q=regfile[26][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43473 Q=regfile[26][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43475 Q=regfile[26][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43477 Q=regfile[26][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43479 Q=regfile[26][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43481 Q=regfile[25][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43483 Q=regfile[25][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43485 Q=regfile[25][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43487 Q=regfile[25][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43489 Q=regfile[25][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43491 Q=regfile[25][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43493 Q=regfile[25][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43495 Q=regfile[25][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43497 Q=regfile[25][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43499 Q=regfile[25][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43501 Q=regfile[25][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43503 Q=regfile[25][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43505 Q=regfile[25][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43507 Q=regfile[25][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43509 Q=regfile[25][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43511 Q=regfile[25][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43513 Q=regfile[25][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43515 Q=regfile[25][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43517 Q=regfile[25][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43519 Q=regfile[25][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43521 Q=regfile[25][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43523 Q=regfile[25][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43525 Q=regfile[25][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43527 Q=regfile[25][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43529 Q=regfile[25][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43531 Q=regfile[25][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43533 Q=regfile[25][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43535 Q=regfile[25][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43537 Q=regfile[25][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43539 Q=regfile[25][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43541 Q=regfile[25][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43543 Q=regfile[25][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43545 Q=regfile[25][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43547 Q=regfile[25][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43549 Q=regfile[25][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43551 Q=regfile[25][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43553 Q=regfile[25][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43555 Q=regfile[25][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43557 Q=regfile[25][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43559 Q=regfile[25][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43561 Q=regfile[25][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43563 Q=regfile[25][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43565 Q=regfile[25][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43567 Q=regfile[25][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43569 Q=regfile[25][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43571 Q=regfile[25][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43573 Q=regfile[25][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43575 Q=regfile[25][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43577 Q=regfile[25][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43579 Q=regfile[25][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43581 Q=regfile[25][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43583 Q=regfile[25][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43585 Q=regfile[25][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43587 Q=regfile[25][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43589 Q=regfile[25][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43591 Q=regfile[25][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43593 Q=regfile[25][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43595 Q=regfile[25][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43597 Q=regfile[25][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43599 Q=regfile[25][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43601 Q=regfile[25][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43603 Q=regfile[25][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43605 Q=regfile[25][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43607 Q=regfile[25][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43609 Q=regfile[25][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43611 Q=regfile[28][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43613 Q=regfile[28][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43615 Q=regfile[28][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43617 Q=regfile[28][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43619 Q=regfile[28][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43621 Q=regfile[28][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43623 Q=regfile[28][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43625 Q=regfile[28][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43627 Q=regfile[28][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43629 Q=regfile[28][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43631 Q=regfile[28][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43633 Q=regfile[28][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43635 Q=regfile[28][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43637 Q=regfile[28][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43639 Q=regfile[28][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43641 Q=regfile[28][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43643 Q=regfile[28][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43645 Q=regfile[28][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43647 Q=regfile[28][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43649 Q=regfile[28][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43651 Q=regfile[28][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43653 Q=regfile[28][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43655 Q=regfile[28][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43657 Q=regfile[28][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43659 Q=regfile[28][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43661 Q=regfile[28][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43663 Q=regfile[28][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43665 Q=regfile[28][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43667 Q=regfile[28][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43669 Q=regfile[28][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43671 Q=regfile[28][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43673 Q=regfile[28][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43675 Q=regfile[28][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43677 Q=regfile[28][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43679 Q=regfile[28][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43681 Q=regfile[28][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43683 Q=regfile[28][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43685 Q=regfile[28][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43687 Q=regfile[28][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43689 Q=regfile[28][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43691 Q=regfile[28][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43693 Q=regfile[28][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43695 Q=regfile[28][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43697 Q=regfile[28][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43699 Q=regfile[28][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43701 Q=regfile[28][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43703 Q=regfile[28][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43705 Q=regfile[28][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43707 Q=regfile[28][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43709 Q=regfile[28][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43711 Q=regfile[28][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43713 Q=regfile[28][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43715 Q=regfile[28][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43717 Q=regfile[28][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43719 Q=regfile[28][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43721 Q=regfile[28][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43723 Q=regfile[28][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43725 Q=regfile[28][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43727 Q=regfile[28][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43729 Q=regfile[28][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43731 Q=regfile[28][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43733 Q=regfile[28][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43735 Q=regfile[28][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43737 Q=regfile[28][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43739 Q=regfile[28][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43741 Q=regfile[2][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43743 Q=regfile[2][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43745 Q=regfile[2][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43747 Q=regfile[2][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43749 Q=regfile[2][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43751 Q=regfile[2][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43753 Q=regfile[2][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43755 Q=regfile[2][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43757 Q=regfile[2][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43759 Q=regfile[2][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43761 Q=regfile[2][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43763 Q=regfile[2][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43765 Q=regfile[2][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43767 Q=regfile[2][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43769 Q=regfile[2][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43771 Q=regfile[2][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43773 Q=regfile[2][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43775 Q=regfile[2][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43777 Q=regfile[2][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43779 Q=regfile[2][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43781 Q=regfile[2][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43783 Q=regfile[2][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43785 Q=regfile[2][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43787 Q=regfile[2][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43789 Q=regfile[2][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43791 Q=regfile[2][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43793 Q=regfile[2][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43795 Q=regfile[2][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43797 Q=regfile[2][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43799 Q=regfile[2][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43801 Q=regfile[2][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43803 Q=regfile[2][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43805 Q=regfile[2][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43807 Q=regfile[2][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43809 Q=regfile[2][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43811 Q=regfile[2][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43813 Q=regfile[2][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43815 Q=regfile[2][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43817 Q=regfile[2][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43819 Q=regfile[2][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43821 Q=regfile[2][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43823 Q=regfile[2][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43825 Q=regfile[2][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43827 Q=regfile[2][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43829 Q=regfile[2][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43831 Q=regfile[2][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43833 Q=regfile[2][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43835 Q=regfile[2][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43837 Q=regfile[2][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43839 Q=regfile[2][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43841 Q=regfile[2][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43843 Q=regfile[2][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43845 Q=regfile[2][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43847 Q=regfile[2][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43849 Q=regfile[2][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43851 Q=regfile[2][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43853 Q=regfile[2][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43855 Q=regfile[2][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43857 Q=regfile[2][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43859 Q=regfile[2][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43861 Q=regfile[2][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43863 Q=regfile[2][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43865 Q=regfile[2][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43867 Q=regfile[2][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43869 Q=regfile[2][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43871 Q=regfile[30][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43873 Q=regfile[30][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43875 Q=regfile[30][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43877 Q=regfile[30][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43879 Q=regfile[30][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43881 Q=regfile[30][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43883 Q=regfile[30][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43885 Q=regfile[30][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43887 Q=regfile[30][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43889 Q=regfile[30][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43891 Q=regfile[30][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43893 Q=regfile[30][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43895 Q=regfile[30][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43897 Q=regfile[30][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43899 Q=regfile[30][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43901 Q=regfile[30][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43903 Q=regfile[30][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43905 Q=regfile[30][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43907 Q=regfile[30][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43909 Q=regfile[30][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43911 Q=regfile[30][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43913 Q=regfile[30][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43915 Q=regfile[30][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43917 Q=regfile[30][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43919 Q=regfile[30][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43921 Q=regfile[30][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43923 Q=regfile[30][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43925 Q=regfile[30][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43927 Q=regfile[30][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43929 Q=regfile[30][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43931 Q=regfile[30][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43933 Q=regfile[30][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43935 Q=regfile[30][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43937 Q=regfile[30][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43939 Q=regfile[30][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43941 Q=regfile[30][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43943 Q=regfile[30][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43945 Q=regfile[30][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43947 Q=regfile[30][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43949 Q=regfile[30][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43951 Q=regfile[30][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43953 Q=regfile[30][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43955 Q=regfile[30][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43957 Q=regfile[30][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43959 Q=regfile[30][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43961 Q=regfile[30][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43963 Q=regfile[30][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43965 Q=regfile[30][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43967 Q=regfile[30][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43969 Q=regfile[30][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43971 Q=regfile[30][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43973 Q=regfile[30][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43975 Q=regfile[30][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43977 Q=regfile[30][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43979 Q=regfile[30][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43981 Q=regfile[30][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43983 Q=regfile[30][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43985 Q=regfile[30][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43987 Q=regfile[30][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43989 Q=regfile[30][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43991 Q=regfile[30][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43993 Q=regfile[30][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43995 Q=regfile[30][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43997 Q=regfile[30][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$43999 Q=regfile[30][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44001 Q=regfile[31][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44003 Q=regfile[31][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44005 Q=regfile[31][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44007 Q=regfile[31][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44009 Q=regfile[31][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44011 Q=regfile[31][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44013 Q=regfile[31][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44015 Q=regfile[31][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44017 Q=regfile[31][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44019 Q=regfile[31][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44021 Q=regfile[31][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44023 Q=regfile[31][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44025 Q=regfile[31][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44027 Q=regfile[31][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44029 Q=regfile[31][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44031 Q=regfile[31][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44033 Q=regfile[31][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44035 Q=regfile[31][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44037 Q=regfile[31][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44039 Q=regfile[31][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44041 Q=regfile[31][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44043 Q=regfile[31][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44045 Q=regfile[31][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44047 Q=regfile[31][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44049 Q=regfile[31][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44051 Q=regfile[31][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44053 Q=regfile[31][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44055 Q=regfile[31][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44057 Q=regfile[31][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44059 Q=regfile[31][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44061 Q=regfile[31][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44063 Q=regfile[31][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44065 Q=regfile[31][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44067 Q=regfile[31][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44069 Q=regfile[31][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44071 Q=regfile[31][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44073 Q=regfile[31][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44075 Q=regfile[31][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44077 Q=regfile[31][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44079 Q=regfile[31][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44081 Q=regfile[31][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44083 Q=regfile[31][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44085 Q=regfile[31][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44087 Q=regfile[31][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44089 Q=regfile[31][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44091 Q=regfile[31][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44093 Q=regfile[31][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44095 Q=regfile[31][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44097 Q=regfile[31][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44099 Q=regfile[31][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44101 Q=regfile[31][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44103 Q=regfile[31][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44105 Q=regfile[31][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44107 Q=regfile[31][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44109 Q=regfile[31][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44111 Q=regfile[31][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44113 Q=regfile[31][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44115 Q=regfile[31][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44117 Q=regfile[31][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44119 Q=regfile[31][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44121 Q=regfile[31][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44123 Q=regfile[31][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44125 Q=regfile[31][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44127 Q=regfile[31][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44129 Q=regfile[31][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44131 Q=regfile[32][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44133 Q=regfile[32][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44135 Q=regfile[32][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44137 Q=regfile[32][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44139 Q=regfile[32][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44141 Q=regfile[32][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44143 Q=regfile[32][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44145 Q=regfile[32][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44147 Q=regfile[32][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44149 Q=regfile[32][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44151 Q=regfile[32][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44153 Q=regfile[32][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44155 Q=regfile[32][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44157 Q=regfile[32][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44159 Q=regfile[32][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44161 Q=regfile[32][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44163 Q=regfile[32][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44165 Q=regfile[32][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44167 Q=regfile[32][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44169 Q=regfile[32][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44171 Q=regfile[32][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44173 Q=regfile[32][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44175 Q=regfile[32][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44177 Q=regfile[32][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44179 Q=regfile[32][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44181 Q=regfile[32][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44183 Q=regfile[32][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44185 Q=regfile[32][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44187 Q=regfile[32][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44189 Q=regfile[32][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44191 Q=regfile[32][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44193 Q=regfile[32][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44195 Q=regfile[32][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44197 Q=regfile[32][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44199 Q=regfile[32][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44201 Q=regfile[32][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44203 Q=regfile[32][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44205 Q=regfile[32][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44207 Q=regfile[32][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44209 Q=regfile[32][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44211 Q=regfile[32][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44213 Q=regfile[32][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44215 Q=regfile[32][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44217 Q=regfile[32][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44219 Q=regfile[32][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44221 Q=regfile[32][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44223 Q=regfile[32][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44225 Q=regfile[32][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44227 Q=regfile[32][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44229 Q=regfile[32][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44231 Q=regfile[32][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44233 Q=regfile[32][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44235 Q=regfile[32][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44237 Q=regfile[32][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44239 Q=regfile[32][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44241 Q=regfile[32][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44243 Q=regfile[32][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44245 Q=regfile[32][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44247 Q=regfile[32][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44249 Q=regfile[32][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44251 Q=regfile[32][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44253 Q=regfile[32][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44255 Q=regfile[32][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44257 Q=regfile[32][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44259 Q=regfile[32][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44261 Q=regfile[33][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44263 Q=regfile[33][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44265 Q=regfile[33][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44267 Q=regfile[33][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44269 Q=regfile[33][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44271 Q=regfile[33][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44273 Q=regfile[33][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44275 Q=regfile[33][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44277 Q=regfile[33][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44279 Q=regfile[33][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44281 Q=regfile[33][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44283 Q=regfile[33][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44285 Q=regfile[33][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44287 Q=regfile[33][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44289 Q=regfile[33][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44291 Q=regfile[33][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44293 Q=regfile[33][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44295 Q=regfile[33][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44297 Q=regfile[33][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44299 Q=regfile[33][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44301 Q=regfile[33][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44303 Q=regfile[33][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44305 Q=regfile[33][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44307 Q=regfile[33][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44309 Q=regfile[33][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44311 Q=regfile[33][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44313 Q=regfile[33][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44315 Q=regfile[33][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44317 Q=regfile[33][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44319 Q=regfile[33][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44321 Q=regfile[33][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44323 Q=regfile[33][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44325 Q=regfile[33][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44327 Q=regfile[33][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44329 Q=regfile[33][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44331 Q=regfile[33][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44333 Q=regfile[33][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44335 Q=regfile[33][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44337 Q=regfile[33][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44339 Q=regfile[33][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44341 Q=regfile[33][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44343 Q=regfile[33][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44345 Q=regfile[33][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44347 Q=regfile[33][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44349 Q=regfile[33][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44351 Q=regfile[33][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44353 Q=regfile[33][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44355 Q=regfile[33][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44357 Q=regfile[33][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44359 Q=regfile[33][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44361 Q=regfile[33][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44363 Q=regfile[33][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44365 Q=regfile[33][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44367 Q=regfile[33][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44369 Q=regfile[33][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44371 Q=regfile[33][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44373 Q=regfile[33][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44375 Q=regfile[33][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44377 Q=regfile[33][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44379 Q=regfile[33][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44381 Q=regfile[33][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44383 Q=regfile[33][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44385 Q=regfile[33][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44387 Q=regfile[33][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44389 Q=regfile[33][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44391 Q=regfile[34][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44393 Q=regfile[34][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44395 Q=regfile[34][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44397 Q=regfile[34][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44399 Q=regfile[34][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44401 Q=regfile[34][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44403 Q=regfile[34][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44405 Q=regfile[34][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44407 Q=regfile[34][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44409 Q=regfile[34][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44411 Q=regfile[34][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44413 Q=regfile[34][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44415 Q=regfile[34][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44417 Q=regfile[34][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44419 Q=regfile[34][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44421 Q=regfile[34][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44423 Q=regfile[34][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44425 Q=regfile[34][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44427 Q=regfile[34][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44429 Q=regfile[34][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44431 Q=regfile[34][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44433 Q=regfile[34][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44435 Q=regfile[34][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44437 Q=regfile[34][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44439 Q=regfile[34][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44441 Q=regfile[34][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44443 Q=regfile[34][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44445 Q=regfile[34][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44447 Q=regfile[34][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44449 Q=regfile[34][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44451 Q=regfile[34][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44453 Q=regfile[34][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44455 Q=regfile[34][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44457 Q=regfile[34][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44459 Q=regfile[34][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44461 Q=regfile[34][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44463 Q=regfile[34][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44465 Q=regfile[34][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44467 Q=regfile[34][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44469 Q=regfile[34][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44471 Q=regfile[34][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44473 Q=regfile[34][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44475 Q=regfile[34][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44477 Q=regfile[34][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44479 Q=regfile[34][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44481 Q=regfile[34][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44483 Q=regfile[34][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44485 Q=regfile[34][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44487 Q=regfile[34][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44489 Q=regfile[34][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44491 Q=regfile[34][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44493 Q=regfile[34][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44495 Q=regfile[34][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44497 Q=regfile[34][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44499 Q=regfile[34][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44501 Q=regfile[34][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44503 Q=regfile[34][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44505 Q=regfile[34][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44507 Q=regfile[34][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44509 Q=regfile[34][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44511 Q=regfile[34][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44513 Q=regfile[34][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44515 Q=regfile[34][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44517 Q=regfile[34][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44519 Q=regfile[34][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44521 Q=regfile[35][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44523 Q=regfile[35][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44525 Q=regfile[35][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44527 Q=regfile[35][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44529 Q=regfile[35][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44531 Q=regfile[35][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44533 Q=regfile[35][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44535 Q=regfile[35][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44537 Q=regfile[35][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44539 Q=regfile[35][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44541 Q=regfile[35][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44543 Q=regfile[35][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44545 Q=regfile[35][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44547 Q=regfile[35][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44549 Q=regfile[35][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44551 Q=regfile[35][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44553 Q=regfile[35][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44555 Q=regfile[35][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44557 Q=regfile[35][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44559 Q=regfile[35][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44561 Q=regfile[35][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44563 Q=regfile[35][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44565 Q=regfile[35][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44567 Q=regfile[35][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44569 Q=regfile[35][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44571 Q=regfile[35][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44573 Q=regfile[35][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44575 Q=regfile[35][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44577 Q=regfile[35][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44579 Q=regfile[35][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44581 Q=regfile[35][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44583 Q=regfile[35][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44585 Q=regfile[35][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44587 Q=regfile[35][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44589 Q=regfile[35][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44591 Q=regfile[35][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44593 Q=regfile[35][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44595 Q=regfile[35][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44597 Q=regfile[35][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44599 Q=regfile[35][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44601 Q=regfile[35][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44603 Q=regfile[35][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44605 Q=regfile[35][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44607 Q=regfile[35][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44609 Q=regfile[35][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44611 Q=regfile[35][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44613 Q=regfile[35][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44615 Q=regfile[35][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44617 Q=regfile[35][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44619 Q=regfile[35][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44621 Q=regfile[35][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44623 Q=regfile[35][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44625 Q=regfile[35][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44627 Q=regfile[35][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44629 Q=regfile[35][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44631 Q=regfile[35][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44633 Q=regfile[35][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44635 Q=regfile[35][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44637 Q=regfile[35][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44639 Q=regfile[35][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44641 Q=regfile[35][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44643 Q=regfile[35][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44645 Q=regfile[35][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44647 Q=regfile[35][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44649 Q=regfile[35][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44651 Q=regfile[36][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44653 Q=regfile[36][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44655 Q=regfile[36][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44657 Q=regfile[36][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44659 Q=regfile[36][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44661 Q=regfile[36][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44663 Q=regfile[36][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44665 Q=regfile[36][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44667 Q=regfile[36][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44669 Q=regfile[36][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44671 Q=regfile[36][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44673 Q=regfile[36][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44675 Q=regfile[36][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44677 Q=regfile[36][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44679 Q=regfile[36][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44681 Q=regfile[36][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44683 Q=regfile[36][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44685 Q=regfile[36][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44687 Q=regfile[36][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44689 Q=regfile[36][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44691 Q=regfile[36][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44693 Q=regfile[36][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44695 Q=regfile[36][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44697 Q=regfile[36][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44699 Q=regfile[36][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44701 Q=regfile[36][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44703 Q=regfile[36][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44705 Q=regfile[36][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44707 Q=regfile[36][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44709 Q=regfile[36][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44711 Q=regfile[36][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44713 Q=regfile[36][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44715 Q=regfile[36][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44717 Q=regfile[36][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44719 Q=regfile[36][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44721 Q=regfile[36][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44723 Q=regfile[36][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44725 Q=regfile[36][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44727 Q=regfile[36][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44729 Q=regfile[36][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44731 Q=regfile[36][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44733 Q=regfile[36][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44735 Q=regfile[36][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44737 Q=regfile[36][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44739 Q=regfile[36][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44741 Q=regfile[36][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44743 Q=regfile[36][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44745 Q=regfile[36][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44747 Q=regfile[36][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44749 Q=regfile[36][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44751 Q=regfile[36][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44753 Q=regfile[36][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44755 Q=regfile[36][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44757 Q=regfile[36][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44759 Q=regfile[36][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44761 Q=regfile[36][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44763 Q=regfile[36][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44765 Q=regfile[36][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44767 Q=regfile[36][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44769 Q=regfile[36][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44771 Q=regfile[36][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44773 Q=regfile[36][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44775 Q=regfile[36][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44777 Q=regfile[36][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44779 Q=regfile[36][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44781 Q=regfile[37][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44783 Q=regfile[37][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44785 Q=regfile[37][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44787 Q=regfile[37][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44789 Q=regfile[37][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44791 Q=regfile[37][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44793 Q=regfile[37][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44795 Q=regfile[37][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44797 Q=regfile[37][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44799 Q=regfile[37][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44801 Q=regfile[37][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44803 Q=regfile[37][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44805 Q=regfile[37][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44807 Q=regfile[37][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44809 Q=regfile[37][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44811 Q=regfile[37][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44813 Q=regfile[37][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44815 Q=regfile[37][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44817 Q=regfile[37][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44819 Q=regfile[37][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44821 Q=regfile[37][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44823 Q=regfile[37][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44825 Q=regfile[37][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44827 Q=regfile[37][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44829 Q=regfile[37][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44831 Q=regfile[37][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44833 Q=regfile[37][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44835 Q=regfile[37][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44837 Q=regfile[37][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44839 Q=regfile[37][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44841 Q=regfile[37][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44843 Q=regfile[37][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44845 Q=regfile[37][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44847 Q=regfile[37][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44849 Q=regfile[37][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44851 Q=regfile[37][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44853 Q=regfile[37][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44855 Q=regfile[37][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44857 Q=regfile[37][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44859 Q=regfile[37][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44861 Q=regfile[37][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44863 Q=regfile[37][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44865 Q=regfile[37][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44867 Q=regfile[37][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44869 Q=regfile[37][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44871 Q=regfile[37][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44873 Q=regfile[37][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44875 Q=regfile[37][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44877 Q=regfile[37][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44879 Q=regfile[37][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44881 Q=regfile[37][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44883 Q=regfile[37][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44885 Q=regfile[37][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44887 Q=regfile[37][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44889 Q=regfile[37][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44891 Q=regfile[37][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44893 Q=regfile[37][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44895 Q=regfile[37][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44897 Q=regfile[37][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44899 Q=regfile[37][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44901 Q=regfile[37][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44903 Q=regfile[37][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44905 Q=regfile[37][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44907 Q=regfile[37][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44909 Q=regfile[37][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44911 Q=regfile[38][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44913 Q=regfile[38][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44915 Q=regfile[38][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44917 Q=regfile[38][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44919 Q=regfile[38][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44921 Q=regfile[38][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44923 Q=regfile[38][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44925 Q=regfile[38][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44927 Q=regfile[38][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44929 Q=regfile[38][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44931 Q=regfile[38][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44933 Q=regfile[38][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44935 Q=regfile[38][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44937 Q=regfile[38][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44939 Q=regfile[38][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44941 Q=regfile[38][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44943 Q=regfile[38][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44945 Q=regfile[38][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44947 Q=regfile[38][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44949 Q=regfile[38][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44951 Q=regfile[38][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44953 Q=regfile[38][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44955 Q=regfile[38][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44957 Q=regfile[38][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44959 Q=regfile[38][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44961 Q=regfile[38][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44963 Q=regfile[38][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44965 Q=regfile[38][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44967 Q=regfile[38][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44969 Q=regfile[38][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44971 Q=regfile[38][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44973 Q=regfile[38][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44975 Q=regfile[38][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44977 Q=regfile[38][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44979 Q=regfile[38][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44981 Q=regfile[38][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44983 Q=regfile[38][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44985 Q=regfile[38][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44987 Q=regfile[38][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44989 Q=regfile[38][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44991 Q=regfile[38][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44993 Q=regfile[38][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44995 Q=regfile[38][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44997 Q=regfile[38][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$44999 Q=regfile[38][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45001 Q=regfile[38][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45003 Q=regfile[38][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45005 Q=regfile[38][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45007 Q=regfile[38][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45009 Q=regfile[38][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45011 Q=regfile[38][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45013 Q=regfile[38][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45015 Q=regfile[38][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45017 Q=regfile[38][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45019 Q=regfile[38][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45021 Q=regfile[38][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45023 Q=regfile[38][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45025 Q=regfile[38][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45027 Q=regfile[38][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45029 Q=regfile[38][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45031 Q=regfile[38][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45033 Q=regfile[38][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45035 Q=regfile[38][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45037 Q=regfile[38][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45039 Q=regfile[38][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45041 Q=regfile[3][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45043 Q=regfile[3][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45045 Q=regfile[3][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45047 Q=regfile[3][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45049 Q=regfile[3][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45051 Q=regfile[3][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45053 Q=regfile[3][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45055 Q=regfile[3][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45057 Q=regfile[3][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45059 Q=regfile[3][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45061 Q=regfile[3][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45063 Q=regfile[3][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45065 Q=regfile[3][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45067 Q=regfile[3][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45069 Q=regfile[3][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45071 Q=regfile[3][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45073 Q=regfile[3][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45075 Q=regfile[3][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45077 Q=regfile[3][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45079 Q=regfile[3][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45081 Q=regfile[3][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45083 Q=regfile[3][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45085 Q=regfile[3][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45087 Q=regfile[3][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45089 Q=regfile[3][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45091 Q=regfile[3][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45093 Q=regfile[3][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45095 Q=regfile[3][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45097 Q=regfile[3][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45099 Q=regfile[3][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45101 Q=regfile[3][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45103 Q=regfile[3][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45105 Q=regfile[3][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45107 Q=regfile[3][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45109 Q=regfile[3][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45111 Q=regfile[3][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45113 Q=regfile[3][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45115 Q=regfile[3][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45117 Q=regfile[3][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45119 Q=regfile[3][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45121 Q=regfile[3][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45123 Q=regfile[3][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45125 Q=regfile[3][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45127 Q=regfile[3][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45129 Q=regfile[3][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45131 Q=regfile[3][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45133 Q=regfile[3][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45135 Q=regfile[3][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45137 Q=regfile[3][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45139 Q=regfile[3][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45141 Q=regfile[3][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45143 Q=regfile[3][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45145 Q=regfile[3][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45147 Q=regfile[3][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45149 Q=regfile[3][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45151 Q=regfile[3][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45153 Q=regfile[3][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45155 Q=regfile[3][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45157 Q=regfile[3][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45159 Q=regfile[3][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45161 Q=regfile[3][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45163 Q=regfile[3][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45165 Q=regfile[3][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45167 Q=regfile[3][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45169 Q=regfile[3][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45171 Q=regfile[40][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45173 Q=regfile[40][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45175 Q=regfile[40][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45177 Q=regfile[40][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45179 Q=regfile[40][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45181 Q=regfile[40][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45183 Q=regfile[40][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45185 Q=regfile[40][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45187 Q=regfile[40][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45189 Q=regfile[40][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45191 Q=regfile[40][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45193 Q=regfile[40][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45195 Q=regfile[40][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45197 Q=regfile[40][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45199 Q=regfile[40][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45201 Q=regfile[40][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45203 Q=regfile[40][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45205 Q=regfile[40][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45207 Q=regfile[40][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45209 Q=regfile[40][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45211 Q=regfile[40][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45213 Q=regfile[40][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45215 Q=regfile[40][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45217 Q=regfile[40][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45219 Q=regfile[40][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45221 Q=regfile[40][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45223 Q=regfile[40][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45225 Q=regfile[40][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45227 Q=regfile[40][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45229 Q=regfile[40][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45231 Q=regfile[40][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45233 Q=regfile[40][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45235 Q=regfile[40][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45237 Q=regfile[40][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45239 Q=regfile[40][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45241 Q=regfile[40][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45243 Q=regfile[40][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45245 Q=regfile[40][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45247 Q=regfile[40][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45249 Q=regfile[40][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45251 Q=regfile[40][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45253 Q=regfile[40][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45255 Q=regfile[40][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45257 Q=regfile[40][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45259 Q=regfile[40][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45261 Q=regfile[40][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45263 Q=regfile[40][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45265 Q=regfile[40][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45267 Q=regfile[40][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45269 Q=regfile[40][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45271 Q=regfile[40][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45273 Q=regfile[40][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45275 Q=regfile[40][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45277 Q=regfile[40][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45279 Q=regfile[40][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45281 Q=regfile[40][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45283 Q=regfile[40][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45285 Q=regfile[40][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45287 Q=regfile[40][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45289 Q=regfile[40][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45291 Q=regfile[40][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45293 Q=regfile[40][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45295 Q=regfile[40][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45297 Q=regfile[40][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45299 Q=regfile[40][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45301 Q=regfile[41][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45303 Q=regfile[41][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45305 Q=regfile[41][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45307 Q=regfile[41][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45309 Q=regfile[41][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45311 Q=regfile[41][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45313 Q=regfile[41][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45315 Q=regfile[41][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45317 Q=regfile[41][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45319 Q=regfile[41][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45321 Q=regfile[41][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45323 Q=regfile[41][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45325 Q=regfile[41][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45327 Q=regfile[41][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45329 Q=regfile[41][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45331 Q=regfile[41][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45333 Q=regfile[41][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45335 Q=regfile[41][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45337 Q=regfile[41][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45339 Q=regfile[41][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45341 Q=regfile[41][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45343 Q=regfile[41][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45345 Q=regfile[41][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45347 Q=regfile[41][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45349 Q=regfile[41][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45351 Q=regfile[41][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45353 Q=regfile[41][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45355 Q=regfile[41][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45357 Q=regfile[41][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45359 Q=regfile[41][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45361 Q=regfile[41][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45363 Q=regfile[41][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45365 Q=regfile[41][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45367 Q=regfile[41][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45369 Q=regfile[41][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45371 Q=regfile[41][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45373 Q=regfile[41][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45375 Q=regfile[41][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45377 Q=regfile[41][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45379 Q=regfile[41][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45381 Q=regfile[41][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45383 Q=regfile[41][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45385 Q=regfile[41][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45387 Q=regfile[41][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45389 Q=regfile[41][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45391 Q=regfile[41][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45393 Q=regfile[41][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45395 Q=regfile[41][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45397 Q=regfile[41][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45399 Q=regfile[41][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45401 Q=regfile[41][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45403 Q=regfile[41][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45405 Q=regfile[41][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45407 Q=regfile[41][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45409 Q=regfile[41][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45411 Q=regfile[41][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45413 Q=regfile[41][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45415 Q=regfile[41][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45417 Q=regfile[41][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45419 Q=regfile[41][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45421 Q=regfile[41][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45423 Q=regfile[41][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45425 Q=regfile[41][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45427 Q=regfile[41][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45429 Q=regfile[41][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45431 Q=regfile[42][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45433 Q=regfile[42][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45435 Q=regfile[42][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45437 Q=regfile[42][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45439 Q=regfile[42][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45441 Q=regfile[42][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45443 Q=regfile[42][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45445 Q=regfile[42][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45447 Q=regfile[42][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45449 Q=regfile[42][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45451 Q=regfile[42][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45453 Q=regfile[42][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45455 Q=regfile[42][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45457 Q=regfile[42][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45459 Q=regfile[42][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45461 Q=regfile[42][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45463 Q=regfile[42][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45465 Q=regfile[42][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45467 Q=regfile[42][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45469 Q=regfile[42][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45471 Q=regfile[42][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45473 Q=regfile[42][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45475 Q=regfile[42][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45477 Q=regfile[42][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45479 Q=regfile[42][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45481 Q=regfile[42][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45483 Q=regfile[42][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45485 Q=regfile[42][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45487 Q=regfile[42][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45489 Q=regfile[42][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45491 Q=regfile[42][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45493 Q=regfile[42][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45495 Q=regfile[42][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45497 Q=regfile[42][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45499 Q=regfile[42][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45501 Q=regfile[42][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45503 Q=regfile[42][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45505 Q=regfile[42][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45507 Q=regfile[42][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45509 Q=regfile[42][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45511 Q=regfile[42][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45513 Q=regfile[42][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45515 Q=regfile[42][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45517 Q=regfile[42][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45519 Q=regfile[42][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45521 Q=regfile[42][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45523 Q=regfile[42][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45525 Q=regfile[42][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45527 Q=regfile[42][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45529 Q=regfile[42][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45531 Q=regfile[42][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45533 Q=regfile[42][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45535 Q=regfile[42][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45537 Q=regfile[42][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45539 Q=regfile[42][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45541 Q=regfile[42][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45543 Q=regfile[42][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45545 Q=regfile[42][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45547 Q=regfile[42][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45549 Q=regfile[42][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45551 Q=regfile[42][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45553 Q=regfile[42][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45555 Q=regfile[42][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45557 Q=regfile[42][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45559 Q=regfile[42][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45561 Q=regfile[43][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45563 Q=regfile[43][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45565 Q=regfile[43][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45567 Q=regfile[43][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45569 Q=regfile[43][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45571 Q=regfile[43][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45573 Q=regfile[43][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45575 Q=regfile[43][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45577 Q=regfile[43][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45579 Q=regfile[43][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45581 Q=regfile[43][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45583 Q=regfile[43][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45585 Q=regfile[43][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45587 Q=regfile[43][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45589 Q=regfile[43][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45591 Q=regfile[43][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45593 Q=regfile[43][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45595 Q=regfile[43][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45597 Q=regfile[43][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45599 Q=regfile[43][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45601 Q=regfile[43][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45603 Q=regfile[43][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45605 Q=regfile[43][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45607 Q=regfile[43][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45609 Q=regfile[43][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45611 Q=regfile[43][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45613 Q=regfile[43][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45615 Q=regfile[43][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45617 Q=regfile[43][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45619 Q=regfile[43][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45621 Q=regfile[43][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45623 Q=regfile[43][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45625 Q=regfile[43][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45627 Q=regfile[43][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45629 Q=regfile[43][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45631 Q=regfile[43][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45633 Q=regfile[43][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45635 Q=regfile[43][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45637 Q=regfile[43][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45639 Q=regfile[43][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45641 Q=regfile[43][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45643 Q=regfile[43][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45645 Q=regfile[43][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45647 Q=regfile[43][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45649 Q=regfile[43][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45651 Q=regfile[43][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45653 Q=regfile[43][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45655 Q=regfile[43][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45657 Q=regfile[43][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45659 Q=regfile[43][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45661 Q=regfile[43][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45663 Q=regfile[43][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45665 Q=regfile[43][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45667 Q=regfile[43][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45669 Q=regfile[43][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45671 Q=regfile[43][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45673 Q=regfile[43][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45675 Q=regfile[43][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45677 Q=regfile[43][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45679 Q=regfile[43][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45681 Q=regfile[43][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45683 Q=regfile[43][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45685 Q=regfile[43][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45687 Q=regfile[43][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45689 Q=regfile[43][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45691 Q=regfile[44][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45693 Q=regfile[44][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45695 Q=regfile[44][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45697 Q=regfile[44][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45699 Q=regfile[44][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45701 Q=regfile[44][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45703 Q=regfile[44][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45705 Q=regfile[44][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45707 Q=regfile[44][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45709 Q=regfile[44][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45711 Q=regfile[44][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45713 Q=regfile[44][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45715 Q=regfile[44][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45717 Q=regfile[44][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45719 Q=regfile[44][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45721 Q=regfile[44][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45723 Q=regfile[44][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45725 Q=regfile[44][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45727 Q=regfile[44][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45729 Q=regfile[44][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45731 Q=regfile[44][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45733 Q=regfile[44][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45735 Q=regfile[44][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45737 Q=regfile[44][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45739 Q=regfile[44][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45741 Q=regfile[44][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45743 Q=regfile[44][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45745 Q=regfile[44][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45747 Q=regfile[44][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45749 Q=regfile[44][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45751 Q=regfile[44][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45753 Q=regfile[44][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45755 Q=regfile[44][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45757 Q=regfile[44][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45759 Q=regfile[44][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45761 Q=regfile[44][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45763 Q=regfile[44][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45765 Q=regfile[44][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45767 Q=regfile[44][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45769 Q=regfile[44][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45771 Q=regfile[44][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45773 Q=regfile[44][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45775 Q=regfile[44][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45777 Q=regfile[44][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45779 Q=regfile[44][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45781 Q=regfile[44][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45783 Q=regfile[44][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45785 Q=regfile[44][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45787 Q=regfile[44][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45789 Q=regfile[44][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45791 Q=regfile[44][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45793 Q=regfile[44][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45795 Q=regfile[44][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45797 Q=regfile[44][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45799 Q=regfile[44][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45801 Q=regfile[44][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45803 Q=regfile[44][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45805 Q=regfile[44][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45807 Q=regfile[44][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45809 Q=regfile[44][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45811 Q=regfile[44][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45813 Q=regfile[44][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45815 Q=regfile[44][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45817 Q=regfile[44][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45819 Q=regfile[44][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45821 Q=regfile[45][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45823 Q=regfile[45][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45825 Q=regfile[45][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45827 Q=regfile[45][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45829 Q=regfile[45][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45831 Q=regfile[45][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45833 Q=regfile[45][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45835 Q=regfile[45][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45837 Q=regfile[45][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45839 Q=regfile[45][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45841 Q=regfile[45][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45843 Q=regfile[45][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45845 Q=regfile[45][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45847 Q=regfile[45][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45849 Q=regfile[45][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45851 Q=regfile[45][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45853 Q=regfile[45][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45855 Q=regfile[45][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45857 Q=regfile[45][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45859 Q=regfile[45][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45861 Q=regfile[45][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45863 Q=regfile[45][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45865 Q=regfile[45][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45867 Q=regfile[45][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45869 Q=regfile[45][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45871 Q=regfile[45][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45873 Q=regfile[45][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45875 Q=regfile[45][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45877 Q=regfile[45][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45879 Q=regfile[45][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45881 Q=regfile[45][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45883 Q=regfile[45][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45885 Q=regfile[45][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45887 Q=regfile[45][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45889 Q=regfile[45][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45891 Q=regfile[45][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45893 Q=regfile[45][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45895 Q=regfile[45][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45897 Q=regfile[45][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45899 Q=regfile[45][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45901 Q=regfile[45][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45903 Q=regfile[45][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45905 Q=regfile[45][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45907 Q=regfile[45][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45909 Q=regfile[45][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45911 Q=regfile[45][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45913 Q=regfile[45][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45915 Q=regfile[45][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45917 Q=regfile[45][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45919 Q=regfile[45][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45921 Q=regfile[45][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45923 Q=regfile[45][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45925 Q=regfile[45][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45927 Q=regfile[45][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45929 Q=regfile[45][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45931 Q=regfile[45][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45933 Q=regfile[45][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45935 Q=regfile[45][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45937 Q=regfile[45][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45939 Q=regfile[45][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45941 Q=regfile[45][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45943 Q=regfile[45][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45945 Q=regfile[45][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45947 Q=regfile[45][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45949 Q=regfile[45][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45951 Q=regfile[46][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45953 Q=regfile[46][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45955 Q=regfile[46][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45957 Q=regfile[46][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45959 Q=regfile[46][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45961 Q=regfile[46][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45963 Q=regfile[46][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45965 Q=regfile[46][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45967 Q=regfile[46][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45969 Q=regfile[46][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45971 Q=regfile[46][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45973 Q=regfile[46][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45975 Q=regfile[46][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45977 Q=regfile[46][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45979 Q=regfile[46][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45981 Q=regfile[46][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45983 Q=regfile[46][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45985 Q=regfile[46][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45987 Q=regfile[46][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45989 Q=regfile[46][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45991 Q=regfile[46][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45993 Q=regfile[46][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45995 Q=regfile[46][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45997 Q=regfile[46][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$45999 Q=regfile[46][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46001 Q=regfile[46][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46003 Q=regfile[46][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46005 Q=regfile[46][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46007 Q=regfile[46][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46009 Q=regfile[46][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46011 Q=regfile[46][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46013 Q=regfile[46][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46015 Q=regfile[46][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46017 Q=regfile[46][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46019 Q=regfile[46][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46021 Q=regfile[46][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46023 Q=regfile[46][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46025 Q=regfile[46][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46027 Q=regfile[46][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46029 Q=regfile[46][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46031 Q=regfile[46][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46033 Q=regfile[46][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46035 Q=regfile[46][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46037 Q=regfile[46][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46039 Q=regfile[46][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46041 Q=regfile[46][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46043 Q=regfile[46][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46045 Q=regfile[46][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46047 Q=regfile[46][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46049 Q=regfile[46][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46051 Q=regfile[46][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46053 Q=regfile[46][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46055 Q=regfile[46][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46057 Q=regfile[46][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46059 Q=regfile[46][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46061 Q=regfile[46][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46063 Q=regfile[46][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46065 Q=regfile[46][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46067 Q=regfile[46][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46069 Q=regfile[46][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46071 Q=regfile[46][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46073 Q=regfile[46][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46075 Q=regfile[46][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46077 Q=regfile[46][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46079 Q=regfile[46][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46081 Q=regfile[47][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46083 Q=regfile[47][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46085 Q=regfile[47][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46087 Q=regfile[47][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46089 Q=regfile[47][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46091 Q=regfile[47][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46093 Q=regfile[47][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46095 Q=regfile[47][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46097 Q=regfile[47][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46099 Q=regfile[47][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46101 Q=regfile[47][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46103 Q=regfile[47][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46105 Q=regfile[47][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46107 Q=regfile[47][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46109 Q=regfile[47][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46111 Q=regfile[47][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46113 Q=regfile[47][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46115 Q=regfile[47][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46117 Q=regfile[47][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46119 Q=regfile[47][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46121 Q=regfile[47][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46123 Q=regfile[47][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46125 Q=regfile[47][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46127 Q=regfile[47][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46129 Q=regfile[47][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46131 Q=regfile[47][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46133 Q=regfile[47][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46135 Q=regfile[47][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46137 Q=regfile[47][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46139 Q=regfile[47][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46141 Q=regfile[47][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46143 Q=regfile[47][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46145 Q=regfile[47][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46147 Q=regfile[47][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46149 Q=regfile[47][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46151 Q=regfile[47][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46153 Q=regfile[47][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46155 Q=regfile[47][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46157 Q=regfile[47][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46159 Q=regfile[47][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46161 Q=regfile[47][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46163 Q=regfile[47][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46165 Q=regfile[47][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46167 Q=regfile[47][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46169 Q=regfile[47][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46171 Q=regfile[47][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46173 Q=regfile[47][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46175 Q=regfile[47][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46177 Q=regfile[47][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46179 Q=regfile[47][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46181 Q=regfile[47][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46183 Q=regfile[47][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46185 Q=regfile[47][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46187 Q=regfile[47][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46189 Q=regfile[47][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46191 Q=regfile[47][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46193 Q=regfile[47][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46195 Q=regfile[47][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46197 Q=regfile[47][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46199 Q=regfile[47][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46201 Q=regfile[47][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46203 Q=regfile[47][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46205 Q=regfile[47][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46207 Q=regfile[47][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46209 Q=regfile[47][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46211 Q=regfile[48][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46213 Q=regfile[48][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46215 Q=regfile[48][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46217 Q=regfile[48][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46219 Q=regfile[48][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46221 Q=regfile[48][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46223 Q=regfile[48][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46225 Q=regfile[48][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46227 Q=regfile[48][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46229 Q=regfile[48][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46231 Q=regfile[48][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46233 Q=regfile[48][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46235 Q=regfile[48][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46237 Q=regfile[48][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46239 Q=regfile[48][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46241 Q=regfile[48][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46243 Q=regfile[48][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46245 Q=regfile[48][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46247 Q=regfile[48][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46249 Q=regfile[48][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46251 Q=regfile[48][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46253 Q=regfile[48][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46255 Q=regfile[48][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46257 Q=regfile[48][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46259 Q=regfile[48][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46261 Q=regfile[48][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46263 Q=regfile[48][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46265 Q=regfile[48][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46267 Q=regfile[48][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46269 Q=regfile[48][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46271 Q=regfile[48][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46273 Q=regfile[48][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46275 Q=regfile[48][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46277 Q=regfile[48][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46279 Q=regfile[48][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46281 Q=regfile[48][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46283 Q=regfile[48][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46285 Q=regfile[48][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46287 Q=regfile[48][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46289 Q=regfile[48][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46291 Q=regfile[48][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46293 Q=regfile[48][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46295 Q=regfile[48][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46297 Q=regfile[48][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46299 Q=regfile[48][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46301 Q=regfile[48][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46303 Q=regfile[48][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46305 Q=regfile[48][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46307 Q=regfile[48][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46309 Q=regfile[48][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46311 Q=regfile[48][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46313 Q=regfile[48][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46315 Q=regfile[48][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46317 Q=regfile[48][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46319 Q=regfile[48][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46321 Q=regfile[48][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46323 Q=regfile[48][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46325 Q=regfile[48][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46327 Q=regfile[48][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46329 Q=regfile[48][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46331 Q=regfile[48][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46333 Q=regfile[48][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46335 Q=regfile[48][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46337 Q=regfile[48][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46339 Q=regfile[48][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46341 Q=regfile[4][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46343 Q=regfile[4][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46345 Q=regfile[4][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46347 Q=regfile[4][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46349 Q=regfile[4][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46351 Q=regfile[4][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46353 Q=regfile[4][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46355 Q=regfile[4][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46357 Q=regfile[4][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46359 Q=regfile[4][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46361 Q=regfile[4][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46363 Q=regfile[4][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46365 Q=regfile[4][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46367 Q=regfile[4][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46369 Q=regfile[4][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46371 Q=regfile[4][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46373 Q=regfile[4][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46375 Q=regfile[4][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46377 Q=regfile[4][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46379 Q=regfile[4][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46381 Q=regfile[4][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46383 Q=regfile[4][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46385 Q=regfile[4][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46387 Q=regfile[4][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46389 Q=regfile[4][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46391 Q=regfile[4][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46393 Q=regfile[4][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46395 Q=regfile[4][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46397 Q=regfile[4][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46399 Q=regfile[4][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46401 Q=regfile[4][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46403 Q=regfile[4][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46405 Q=regfile[4][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46407 Q=regfile[4][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46409 Q=regfile[4][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46411 Q=regfile[4][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46413 Q=regfile[4][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46415 Q=regfile[4][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46417 Q=regfile[4][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46419 Q=regfile[4][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46421 Q=regfile[4][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46423 Q=regfile[4][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46425 Q=regfile[4][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46427 Q=regfile[4][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46429 Q=regfile[4][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46431 Q=regfile[4][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46433 Q=regfile[4][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46435 Q=regfile[4][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46437 Q=regfile[4][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46439 Q=regfile[4][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46441 Q=regfile[4][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46443 Q=regfile[4][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46445 Q=regfile[4][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46447 Q=regfile[4][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46449 Q=regfile[4][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46451 Q=regfile[4][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46453 Q=regfile[4][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46455 Q=regfile[4][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46457 Q=regfile[4][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46459 Q=regfile[4][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46461 Q=regfile[4][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46463 Q=regfile[4][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46465 Q=regfile[4][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46467 Q=regfile[4][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46469 Q=regfile[4][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46471 Q=regfile[50][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46473 Q=regfile[50][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46475 Q=regfile[50][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46477 Q=regfile[50][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46479 Q=regfile[50][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46481 Q=regfile[50][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46483 Q=regfile[50][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46485 Q=regfile[50][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46487 Q=regfile[50][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46489 Q=regfile[50][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46491 Q=regfile[50][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46493 Q=regfile[50][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46495 Q=regfile[50][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46497 Q=regfile[50][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46499 Q=regfile[50][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46501 Q=regfile[50][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46503 Q=regfile[50][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46505 Q=regfile[50][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46507 Q=regfile[50][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46509 Q=regfile[50][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46511 Q=regfile[50][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46513 Q=regfile[50][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46515 Q=regfile[50][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46517 Q=regfile[50][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46519 Q=regfile[50][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46521 Q=regfile[50][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46523 Q=regfile[50][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46525 Q=regfile[50][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46527 Q=regfile[50][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46529 Q=regfile[50][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46531 Q=regfile[50][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46533 Q=regfile[50][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46535 Q=regfile[50][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46537 Q=regfile[50][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46539 Q=regfile[50][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46541 Q=regfile[50][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46543 Q=regfile[50][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46545 Q=regfile[50][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46547 Q=regfile[50][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46549 Q=regfile[50][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46551 Q=regfile[50][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46553 Q=regfile[50][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46555 Q=regfile[50][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46557 Q=regfile[50][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46559 Q=regfile[50][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46561 Q=regfile[50][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46563 Q=regfile[50][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46565 Q=regfile[50][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46567 Q=regfile[50][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46569 Q=regfile[50][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46571 Q=regfile[50][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46573 Q=regfile[50][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46575 Q=regfile[50][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46577 Q=regfile[50][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46579 Q=regfile[50][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46581 Q=regfile[50][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46583 Q=regfile[50][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46585 Q=regfile[50][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46587 Q=regfile[50][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46589 Q=regfile[50][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46591 Q=regfile[50][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46593 Q=regfile[50][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46595 Q=regfile[50][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46597 Q=regfile[50][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46599 Q=regfile[50][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46601 Q=regfile[51][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46603 Q=regfile[51][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46605 Q=regfile[51][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46607 Q=regfile[51][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46609 Q=regfile[51][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46611 Q=regfile[51][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46613 Q=regfile[51][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46615 Q=regfile[51][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46617 Q=regfile[51][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46619 Q=regfile[51][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46621 Q=regfile[51][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46623 Q=regfile[51][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46625 Q=regfile[51][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46627 Q=regfile[51][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46629 Q=regfile[51][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46631 Q=regfile[51][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46633 Q=regfile[51][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46635 Q=regfile[51][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46637 Q=regfile[51][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46639 Q=regfile[51][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46641 Q=regfile[51][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46643 Q=regfile[51][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46645 Q=regfile[51][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46647 Q=regfile[51][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46649 Q=regfile[51][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46651 Q=regfile[51][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46653 Q=regfile[51][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46655 Q=regfile[51][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46657 Q=regfile[51][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46659 Q=regfile[51][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46661 Q=regfile[51][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46663 Q=regfile[51][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46665 Q=regfile[51][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46667 Q=regfile[51][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46669 Q=regfile[51][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46671 Q=regfile[51][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46673 Q=regfile[51][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46675 Q=regfile[51][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46677 Q=regfile[51][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46679 Q=regfile[51][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46681 Q=regfile[51][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46683 Q=regfile[51][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46685 Q=regfile[51][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46687 Q=regfile[51][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46689 Q=regfile[51][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46691 Q=regfile[51][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46693 Q=regfile[51][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46695 Q=regfile[51][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46697 Q=regfile[51][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46699 Q=regfile[51][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46701 Q=regfile[51][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46703 Q=regfile[51][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46705 Q=regfile[51][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46707 Q=regfile[51][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46709 Q=regfile[51][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46711 Q=regfile[51][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46713 Q=regfile[51][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46715 Q=regfile[51][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46717 Q=regfile[51][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46719 Q=regfile[51][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46721 Q=regfile[51][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46723 Q=regfile[51][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46725 Q=regfile[51][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46727 Q=regfile[51][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46729 Q=regfile[51][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46731 Q=regfile[52][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46733 Q=regfile[52][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46735 Q=regfile[52][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46737 Q=regfile[52][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46739 Q=regfile[52][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46741 Q=regfile[52][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46743 Q=regfile[52][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46745 Q=regfile[52][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46747 Q=regfile[52][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46749 Q=regfile[52][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46751 Q=regfile[52][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46753 Q=regfile[52][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46755 Q=regfile[52][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46757 Q=regfile[52][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46759 Q=regfile[52][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46761 Q=regfile[52][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46763 Q=regfile[52][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46765 Q=regfile[52][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46767 Q=regfile[52][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46769 Q=regfile[52][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46771 Q=regfile[52][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46773 Q=regfile[52][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46775 Q=regfile[52][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46777 Q=regfile[52][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46779 Q=regfile[52][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46781 Q=regfile[52][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46783 Q=regfile[52][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46785 Q=regfile[52][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46787 Q=regfile[52][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46789 Q=regfile[52][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46791 Q=regfile[52][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46793 Q=regfile[52][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46795 Q=regfile[52][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46797 Q=regfile[52][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46799 Q=regfile[52][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46801 Q=regfile[52][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46803 Q=regfile[52][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46805 Q=regfile[52][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46807 Q=regfile[52][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46809 Q=regfile[52][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46811 Q=regfile[52][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46813 Q=regfile[52][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46815 Q=regfile[52][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46817 Q=regfile[52][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46819 Q=regfile[52][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46821 Q=regfile[52][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46823 Q=regfile[52][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46825 Q=regfile[52][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46827 Q=regfile[52][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46829 Q=regfile[52][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46831 Q=regfile[52][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46833 Q=regfile[52][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46835 Q=regfile[52][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46837 Q=regfile[52][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46839 Q=regfile[52][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46841 Q=regfile[52][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46843 Q=regfile[52][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46845 Q=regfile[52][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46847 Q=regfile[52][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46849 Q=regfile[52][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46851 Q=regfile[52][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46853 Q=regfile[52][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46855 Q=regfile[52][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46857 Q=regfile[52][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46859 Q=regfile[52][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46861 Q=regfile[53][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46863 Q=regfile[53][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46865 Q=regfile[53][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46867 Q=regfile[53][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46869 Q=regfile[53][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46871 Q=regfile[53][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46873 Q=regfile[53][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46875 Q=regfile[53][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46877 Q=regfile[53][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46879 Q=regfile[53][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46881 Q=regfile[53][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46883 Q=regfile[53][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46885 Q=regfile[53][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46887 Q=regfile[53][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46889 Q=regfile[53][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46891 Q=regfile[53][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46893 Q=regfile[53][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46895 Q=regfile[53][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46897 Q=regfile[53][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46899 Q=regfile[53][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46901 Q=regfile[53][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46903 Q=regfile[53][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46905 Q=regfile[53][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46907 Q=regfile[53][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46909 Q=regfile[53][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46911 Q=regfile[53][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46913 Q=regfile[53][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46915 Q=regfile[53][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46917 Q=regfile[53][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46919 Q=regfile[53][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46921 Q=regfile[53][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46923 Q=regfile[53][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46925 Q=regfile[53][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46927 Q=regfile[53][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46929 Q=regfile[53][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46931 Q=regfile[53][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46933 Q=regfile[53][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46935 Q=regfile[53][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46937 Q=regfile[53][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46939 Q=regfile[53][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46941 Q=regfile[53][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46943 Q=regfile[53][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46945 Q=regfile[53][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46947 Q=regfile[53][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46949 Q=regfile[53][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46951 Q=regfile[53][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46953 Q=regfile[53][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46955 Q=regfile[53][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46957 Q=regfile[53][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46959 Q=regfile[53][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46961 Q=regfile[53][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46963 Q=regfile[53][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46965 Q=regfile[53][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46967 Q=regfile[53][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46969 Q=regfile[53][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46971 Q=regfile[53][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46973 Q=regfile[53][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46975 Q=regfile[53][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46977 Q=regfile[53][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46979 Q=regfile[53][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46981 Q=regfile[53][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46983 Q=regfile[53][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46985 Q=regfile[53][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46987 Q=regfile[53][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46989 Q=regfile[53][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46991 Q=regfile[54][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46993 Q=regfile[54][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46995 Q=regfile[54][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46997 Q=regfile[54][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$46999 Q=regfile[54][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47001 Q=regfile[54][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47003 Q=regfile[54][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47005 Q=regfile[54][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47007 Q=regfile[54][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47009 Q=regfile[54][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47011 Q=regfile[54][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47013 Q=regfile[54][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47015 Q=regfile[54][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47017 Q=regfile[54][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47019 Q=regfile[54][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47021 Q=regfile[54][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47023 Q=regfile[54][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47025 Q=regfile[54][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47027 Q=regfile[54][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47029 Q=regfile[54][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47031 Q=regfile[54][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47033 Q=regfile[54][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47035 Q=regfile[54][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47037 Q=regfile[54][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47039 Q=regfile[54][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47041 Q=regfile[54][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47043 Q=regfile[54][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47045 Q=regfile[54][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47047 Q=regfile[54][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47049 Q=regfile[54][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47051 Q=regfile[54][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47053 Q=regfile[54][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47055 Q=regfile[54][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47057 Q=regfile[54][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47059 Q=regfile[54][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47061 Q=regfile[54][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47063 Q=regfile[54][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47065 Q=regfile[54][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47067 Q=regfile[54][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47069 Q=regfile[54][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47071 Q=regfile[54][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47073 Q=regfile[54][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47075 Q=regfile[54][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47077 Q=regfile[54][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47079 Q=regfile[54][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47081 Q=regfile[54][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47083 Q=regfile[54][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47085 Q=regfile[54][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47087 Q=regfile[54][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47089 Q=regfile[54][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47091 Q=regfile[54][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47093 Q=regfile[54][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47095 Q=regfile[54][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47097 Q=regfile[54][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47099 Q=regfile[54][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47101 Q=regfile[54][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47103 Q=regfile[54][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47105 Q=regfile[54][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47107 Q=regfile[54][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47109 Q=regfile[54][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47111 Q=regfile[54][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47113 Q=regfile[54][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47115 Q=regfile[54][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47117 Q=regfile[54][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47119 Q=regfile[54][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47121 Q=regfile[55][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47123 Q=regfile[55][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47125 Q=regfile[55][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47127 Q=regfile[55][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47129 Q=regfile[55][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47131 Q=regfile[55][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47133 Q=regfile[55][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47135 Q=regfile[55][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47137 Q=regfile[55][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47139 Q=regfile[55][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47141 Q=regfile[55][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47143 Q=regfile[55][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47145 Q=regfile[55][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47147 Q=regfile[55][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47149 Q=regfile[55][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47151 Q=regfile[55][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47153 Q=regfile[55][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47155 Q=regfile[55][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47157 Q=regfile[55][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47159 Q=regfile[55][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47161 Q=regfile[55][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47163 Q=regfile[55][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47165 Q=regfile[55][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47167 Q=regfile[55][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47169 Q=regfile[55][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47171 Q=regfile[55][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47173 Q=regfile[55][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47175 Q=regfile[55][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47177 Q=regfile[55][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47179 Q=regfile[55][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47181 Q=regfile[55][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47183 Q=regfile[55][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47185 Q=regfile[55][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47187 Q=regfile[55][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47189 Q=regfile[55][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47191 Q=regfile[55][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47193 Q=regfile[55][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47195 Q=regfile[55][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47197 Q=regfile[55][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47199 Q=regfile[55][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47201 Q=regfile[55][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47203 Q=regfile[55][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47205 Q=regfile[55][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47207 Q=regfile[55][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47209 Q=regfile[55][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47211 Q=regfile[55][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47213 Q=regfile[55][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47215 Q=regfile[55][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47217 Q=regfile[55][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47219 Q=regfile[55][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47221 Q=regfile[55][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47223 Q=regfile[55][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47225 Q=regfile[55][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47227 Q=regfile[55][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47229 Q=regfile[55][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47231 Q=regfile[55][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47233 Q=regfile[55][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47235 Q=regfile[55][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47237 Q=regfile[55][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47239 Q=regfile[55][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47241 Q=regfile[55][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47243 Q=regfile[55][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47245 Q=regfile[55][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47247 Q=regfile[55][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47249 Q=regfile[55][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47251 Q=regfile[56][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47253 Q=regfile[56][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47255 Q=regfile[56][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47257 Q=regfile[56][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47259 Q=regfile[56][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47261 Q=regfile[56][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47263 Q=regfile[56][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47265 Q=regfile[56][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47267 Q=regfile[56][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47269 Q=regfile[56][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47271 Q=regfile[56][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47273 Q=regfile[56][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47275 Q=regfile[56][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47277 Q=regfile[56][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47279 Q=regfile[56][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47281 Q=regfile[56][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47283 Q=regfile[56][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47285 Q=regfile[56][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47287 Q=regfile[56][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47289 Q=regfile[56][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47291 Q=regfile[56][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47293 Q=regfile[56][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47295 Q=regfile[56][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47297 Q=regfile[56][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47299 Q=regfile[56][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47301 Q=regfile[56][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47303 Q=regfile[56][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47305 Q=regfile[56][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47307 Q=regfile[56][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47309 Q=regfile[56][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47311 Q=regfile[56][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47313 Q=regfile[56][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47315 Q=regfile[56][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47317 Q=regfile[56][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47319 Q=regfile[56][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47321 Q=regfile[56][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47323 Q=regfile[56][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47325 Q=regfile[56][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47327 Q=regfile[56][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47329 Q=regfile[56][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47331 Q=regfile[56][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47333 Q=regfile[56][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47335 Q=regfile[56][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47337 Q=regfile[56][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47339 Q=regfile[56][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47341 Q=regfile[56][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47343 Q=regfile[56][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47345 Q=regfile[56][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47347 Q=regfile[56][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47349 Q=regfile[56][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47351 Q=regfile[56][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47353 Q=regfile[56][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47355 Q=regfile[56][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47357 Q=regfile[56][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47359 Q=regfile[56][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47361 Q=regfile[56][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47363 Q=regfile[56][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47365 Q=regfile[56][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47367 Q=regfile[56][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47369 Q=regfile[56][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47371 Q=regfile[56][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47373 Q=regfile[56][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47375 Q=regfile[56][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47377 Q=regfile[56][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47379 Q=regfile[56][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47381 Q=regfile[57][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47383 Q=regfile[57][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47385 Q=regfile[57][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47387 Q=regfile[57][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47389 Q=regfile[57][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47391 Q=regfile[57][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47393 Q=regfile[57][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47395 Q=regfile[57][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47397 Q=regfile[57][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47399 Q=regfile[57][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47401 Q=regfile[57][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47403 Q=regfile[57][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47405 Q=regfile[57][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47407 Q=regfile[57][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47409 Q=regfile[57][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47411 Q=regfile[57][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47413 Q=regfile[57][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47415 Q=regfile[57][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47417 Q=regfile[57][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47419 Q=regfile[57][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47421 Q=regfile[57][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47423 Q=regfile[57][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47425 Q=regfile[57][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47427 Q=regfile[57][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47429 Q=regfile[57][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47431 Q=regfile[57][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47433 Q=regfile[57][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47435 Q=regfile[57][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47437 Q=regfile[57][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47439 Q=regfile[57][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47441 Q=regfile[57][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47443 Q=regfile[57][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47445 Q=regfile[57][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47447 Q=regfile[57][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47449 Q=regfile[57][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47451 Q=regfile[57][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47453 Q=regfile[57][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47455 Q=regfile[57][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47457 Q=regfile[57][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47459 Q=regfile[57][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47461 Q=regfile[57][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47463 Q=regfile[57][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47465 Q=regfile[57][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47467 Q=regfile[57][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47469 Q=regfile[57][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47471 Q=regfile[57][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47473 Q=regfile[57][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47475 Q=regfile[57][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47477 Q=regfile[57][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47479 Q=regfile[57][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47481 Q=regfile[57][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47483 Q=regfile[57][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47485 Q=regfile[57][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47487 Q=regfile[57][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47489 Q=regfile[57][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47491 Q=regfile[57][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47493 Q=regfile[57][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47495 Q=regfile[57][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47497 Q=regfile[57][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47499 Q=regfile[57][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47501 Q=regfile[57][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47503 Q=regfile[57][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47505 Q=regfile[57][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47507 Q=regfile[57][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47509 Q=regfile[57][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47511 Q=regfile[58][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47513 Q=regfile[58][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47515 Q=regfile[58][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47517 Q=regfile[58][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47519 Q=regfile[58][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47521 Q=regfile[58][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47523 Q=regfile[58][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47525 Q=regfile[58][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47527 Q=regfile[58][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47529 Q=regfile[58][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47531 Q=regfile[58][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47533 Q=regfile[58][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47535 Q=regfile[58][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47537 Q=regfile[58][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47539 Q=regfile[58][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47541 Q=regfile[58][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47543 Q=regfile[58][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47545 Q=regfile[58][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47547 Q=regfile[58][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47549 Q=regfile[58][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47551 Q=regfile[58][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47553 Q=regfile[58][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47555 Q=regfile[58][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47557 Q=regfile[58][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47559 Q=regfile[58][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47561 Q=regfile[58][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47563 Q=regfile[58][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47565 Q=regfile[58][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47567 Q=regfile[58][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47569 Q=regfile[58][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47571 Q=regfile[58][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47573 Q=regfile[58][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47575 Q=regfile[58][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47577 Q=regfile[58][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47579 Q=regfile[58][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47581 Q=regfile[58][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47583 Q=regfile[58][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47585 Q=regfile[58][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47587 Q=regfile[58][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47589 Q=regfile[58][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47591 Q=regfile[58][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47593 Q=regfile[58][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47595 Q=regfile[58][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47597 Q=regfile[58][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47599 Q=regfile[58][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47601 Q=regfile[58][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47603 Q=regfile[58][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47605 Q=regfile[58][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47607 Q=regfile[58][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47609 Q=regfile[58][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47611 Q=regfile[58][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47613 Q=regfile[58][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47615 Q=regfile[58][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47617 Q=regfile[58][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47619 Q=regfile[58][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47621 Q=regfile[58][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47623 Q=regfile[58][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47625 Q=regfile[58][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47627 Q=regfile[58][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47629 Q=regfile[58][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47631 Q=regfile[58][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47633 Q=regfile[58][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47635 Q=regfile[58][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47637 Q=regfile[58][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47639 Q=regfile[58][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47641 Q=regfile[5][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47643 Q=regfile[5][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47645 Q=regfile[5][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47647 Q=regfile[5][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47649 Q=regfile[5][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47651 Q=regfile[5][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47653 Q=regfile[5][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47655 Q=regfile[5][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47657 Q=regfile[5][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47659 Q=regfile[5][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47661 Q=regfile[5][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47663 Q=regfile[5][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47665 Q=regfile[5][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47667 Q=regfile[5][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47669 Q=regfile[5][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47671 Q=regfile[5][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47673 Q=regfile[5][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47675 Q=regfile[5][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47677 Q=regfile[5][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47679 Q=regfile[5][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47681 Q=regfile[5][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47683 Q=regfile[5][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47685 Q=regfile[5][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47687 Q=regfile[5][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47689 Q=regfile[5][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47691 Q=regfile[5][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47693 Q=regfile[5][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47695 Q=regfile[5][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47697 Q=regfile[5][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47699 Q=regfile[5][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47701 Q=regfile[5][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47703 Q=regfile[5][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47705 Q=regfile[5][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47707 Q=regfile[5][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47709 Q=regfile[5][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47711 Q=regfile[5][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47713 Q=regfile[5][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47715 Q=regfile[5][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47717 Q=regfile[5][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47719 Q=regfile[5][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47721 Q=regfile[5][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47723 Q=regfile[5][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47725 Q=regfile[5][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47727 Q=regfile[5][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47729 Q=regfile[5][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47731 Q=regfile[5][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47733 Q=regfile[5][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47735 Q=regfile[5][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47737 Q=regfile[5][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47739 Q=regfile[5][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47741 Q=regfile[5][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47743 Q=regfile[5][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47745 Q=regfile[5][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47747 Q=regfile[5][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47749 Q=regfile[5][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47751 Q=regfile[5][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47753 Q=regfile[5][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47755 Q=regfile[5][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47757 Q=regfile[5][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47759 Q=regfile[5][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47761 Q=regfile[5][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47763 Q=regfile[5][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47765 Q=regfile[5][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47767 Q=regfile[5][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47769 Q=regfile[5][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47771 Q=regfile[60][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47773 Q=regfile[60][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47775 Q=regfile[60][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47777 Q=regfile[60][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47779 Q=regfile[60][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47781 Q=regfile[60][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47783 Q=regfile[60][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47785 Q=regfile[60][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47787 Q=regfile[60][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47789 Q=regfile[60][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47791 Q=regfile[60][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47793 Q=regfile[60][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47795 Q=regfile[60][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47797 Q=regfile[60][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47799 Q=regfile[60][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47801 Q=regfile[60][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47803 Q=regfile[60][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47805 Q=regfile[60][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47807 Q=regfile[60][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47809 Q=regfile[60][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47811 Q=regfile[60][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47813 Q=regfile[60][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47815 Q=regfile[60][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47817 Q=regfile[60][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47819 Q=regfile[60][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47821 Q=regfile[60][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47823 Q=regfile[60][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47825 Q=regfile[60][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47827 Q=regfile[60][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47829 Q=regfile[60][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47831 Q=regfile[60][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47833 Q=regfile[60][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47835 Q=regfile[60][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47837 Q=regfile[60][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47839 Q=regfile[60][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47841 Q=regfile[60][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47843 Q=regfile[60][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47845 Q=regfile[60][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47847 Q=regfile[60][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47849 Q=regfile[60][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47851 Q=regfile[60][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47853 Q=regfile[60][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47855 Q=regfile[60][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47857 Q=regfile[60][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47859 Q=regfile[60][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47861 Q=regfile[60][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47863 Q=regfile[60][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47865 Q=regfile[60][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47867 Q=regfile[60][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47869 Q=regfile[60][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47871 Q=regfile[60][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47873 Q=regfile[60][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47875 Q=regfile[60][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47877 Q=regfile[60][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47879 Q=regfile[60][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47881 Q=regfile[60][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47883 Q=regfile[60][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47885 Q=regfile[60][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47887 Q=regfile[60][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47889 Q=regfile[60][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47891 Q=regfile[60][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47893 Q=regfile[60][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47895 Q=regfile[60][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47897 Q=regfile[60][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47899 Q=regfile[60][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47901 Q=regfile[61][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47903 Q=regfile[61][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47905 Q=regfile[61][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47907 Q=regfile[61][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47909 Q=regfile[61][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47911 Q=regfile[61][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47913 Q=regfile[61][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47915 Q=regfile[61][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47917 Q=regfile[61][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47919 Q=regfile[61][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47921 Q=regfile[61][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47923 Q=regfile[61][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47925 Q=regfile[61][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47927 Q=regfile[61][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47929 Q=regfile[61][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47931 Q=regfile[61][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47933 Q=regfile[61][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47935 Q=regfile[61][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47937 Q=regfile[61][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47939 Q=regfile[61][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47941 Q=regfile[61][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47943 Q=regfile[61][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47945 Q=regfile[61][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47947 Q=regfile[61][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47949 Q=regfile[61][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47951 Q=regfile[61][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47953 Q=regfile[61][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47955 Q=regfile[61][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47957 Q=regfile[61][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47959 Q=regfile[61][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47961 Q=regfile[61][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47963 Q=regfile[61][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47965 Q=regfile[61][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47967 Q=regfile[61][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47969 Q=regfile[61][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47971 Q=regfile[61][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47973 Q=regfile[61][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47975 Q=regfile[61][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47977 Q=regfile[61][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47979 Q=regfile[61][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47981 Q=regfile[61][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47983 Q=regfile[61][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47985 Q=regfile[61][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47987 Q=regfile[61][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47989 Q=regfile[61][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47991 Q=regfile[61][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47993 Q=regfile[61][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47995 Q=regfile[61][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47997 Q=regfile[61][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$47999 Q=regfile[61][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48001 Q=regfile[61][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48003 Q=regfile[61][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48005 Q=regfile[61][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48007 Q=regfile[61][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48009 Q=regfile[61][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48011 Q=regfile[61][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48013 Q=regfile[61][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48015 Q=regfile[61][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48017 Q=regfile[61][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48019 Q=regfile[61][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48021 Q=regfile[61][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48023 Q=regfile[61][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48025 Q=regfile[61][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48027 Q=regfile[61][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48029 Q=regfile[61][64]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48031 Q=regfile[62][0]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48033 Q=regfile[62][1]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48035 Q=regfile[62][2]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48037 Q=regfile[62][3]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48039 Q=regfile[62][4]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48041 Q=regfile[62][5]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48043 Q=regfile[62][6]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48045 Q=regfile[62][7]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48047 Q=regfile[62][8]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48049 Q=regfile[62][9]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48051 Q=regfile[62][10]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48053 Q=regfile[62][11]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48055 Q=regfile[62][12]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48057 Q=regfile[62][13]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48059 Q=regfile[62][14]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48061 Q=regfile[62][15]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48063 Q=regfile[62][16]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48065 Q=regfile[62][17]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48067 Q=regfile[62][18]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48069 Q=regfile[62][19]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48071 Q=regfile[62][20]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48073 Q=regfile[62][21]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48075 Q=regfile[62][22]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48077 Q=regfile[62][23]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48079 Q=regfile[62][24]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48081 Q=regfile[62][25]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48083 Q=regfile[62][26]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48085 Q=regfile[62][27]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48087 Q=regfile[62][28]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48089 Q=regfile[62][29]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48091 Q=regfile[62][30]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48093 Q=regfile[62][31]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48095 Q=regfile[62][32]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48097 Q=regfile[62][33]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48099 Q=regfile[62][34]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48101 Q=regfile[62][35]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48103 Q=regfile[62][36]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48105 Q=regfile[62][37]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48107 Q=regfile[62][38]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48109 Q=regfile[62][39]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48111 Q=regfile[62][40]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48113 Q=regfile[62][41]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48115 Q=regfile[62][42]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48117 Q=regfile[62][43]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48119 Q=regfile[62][44]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48121 Q=regfile[62][45]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48123 Q=regfile[62][46]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48125 Q=regfile[62][47]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48127 Q=regfile[62][48]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48129 Q=regfile[62][49]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48131 Q=regfile[62][50]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48133 Q=regfile[62][51]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48135 Q=regfile[62][52]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48137 Q=regfile[62][53]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48139 Q=regfile[62][54]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48141 Q=regfile[62][55]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48143 Q=regfile[62][56]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48145 Q=regfile[62][57]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48147 Q=regfile[62][58]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48149 Q=regfile[62][59]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48151 Q=regfile[62][60]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48153 Q=regfile[62][61]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48155 Q=regfile[62][62]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48157 Q=regfile[62][63]
.subckt DFFPOSX1 CLK=clock D=$abc$48160$auto$rtlil.cc:2551:MuxGate$48159 Q=regfile[62][64]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[0] Q=$\regfile$rdreg[0]$q[0]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[1] Q=$\regfile$rdreg[0]$q[1]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[2] Q=$\regfile$rdreg[0]$q[2]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[3] Q=$\regfile$rdreg[0]$q[3]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[4] Q=$\regfile$rdreg[0]$q[4]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_2_addr[5] Q=$\regfile$rdreg[0]$q[5]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[0] Q=$\regfile$rdreg[1]$q[0]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[1] Q=$\regfile$rdreg[1]$q[1]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[2] Q=$\regfile$rdreg[1]$q[2]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[3] Q=$\regfile$rdreg[1]$q[3]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[4] Q=$\regfile$rdreg[1]$q[4]
.subckt DFFPOSX1 CLK=clock D=io_read_ports_1_addr[5] Q=$\regfile$rdreg[1]$q[5]
.names io_write_ports_1_bits_addr[0] regfile_MPORT_1_addr[0]
1 1
.names io_write_ports_1_bits_addr[1] regfile_MPORT_1_addr[1]
1 1
.names io_write_ports_1_bits_addr[2] regfile_MPORT_1_addr[2]
1 1
.names io_write_ports_1_bits_addr[3] regfile_MPORT_1_addr[3]
1 1
.names io_write_ports_1_bits_addr[4] regfile_MPORT_1_addr[4]
1 1
.names io_write_ports_1_bits_addr[5] regfile_MPORT_1_addr[5]
1 1
.names io_write_ports_1_bits_data[0] regfile_MPORT_1_data[0]
1 1
.names io_write_ports_1_bits_data[1] regfile_MPORT_1_data[1]
1 1
.names io_write_ports_1_bits_data[2] regfile_MPORT_1_data[2]
1 1
.names io_write_ports_1_bits_data[3] regfile_MPORT_1_data[3]
1 1
.names io_write_ports_1_bits_data[4] regfile_MPORT_1_data[4]
1 1
.names io_write_ports_1_bits_data[5] regfile_MPORT_1_data[5]
1 1
.names io_write_ports_1_bits_data[6] regfile_MPORT_1_data[6]
1 1
.names io_write_ports_1_bits_data[7] regfile_MPORT_1_data[7]
1 1
.names io_write_ports_1_bits_data[8] regfile_MPORT_1_data[8]
1 1
.names io_write_ports_1_bits_data[9] regfile_MPORT_1_data[9]
1 1
.names io_write_ports_1_bits_data[10] regfile_MPORT_1_data[10]
1 1
.names io_write_ports_1_bits_data[11] regfile_MPORT_1_data[11]
1 1
.names io_write_ports_1_bits_data[12] regfile_MPORT_1_data[12]
1 1
.names io_write_ports_1_bits_data[13] regfile_MPORT_1_data[13]
1 1
.names io_write_ports_1_bits_data[14] regfile_MPORT_1_data[14]
1 1
.names io_write_ports_1_bits_data[15] regfile_MPORT_1_data[15]
1 1
.names io_write_ports_1_bits_data[16] regfile_MPORT_1_data[16]
1 1
.names io_write_ports_1_bits_data[17] regfile_MPORT_1_data[17]
1 1
.names io_write_ports_1_bits_data[18] regfile_MPORT_1_data[18]
1 1
.names io_write_ports_1_bits_data[19] regfile_MPORT_1_data[19]
1 1
.names io_write_ports_1_bits_data[20] regfile_MPORT_1_data[20]
1 1
.names io_write_ports_1_bits_data[21] regfile_MPORT_1_data[21]
1 1
.names io_write_ports_1_bits_data[22] regfile_MPORT_1_data[22]
1 1
.names io_write_ports_1_bits_data[23] regfile_MPORT_1_data[23]
1 1
.names io_write_ports_1_bits_data[24] regfile_MPORT_1_data[24]
1 1
.names io_write_ports_1_bits_data[25] regfile_MPORT_1_data[25]
1 1
.names io_write_ports_1_bits_data[26] regfile_MPORT_1_data[26]
1 1
.names io_write_ports_1_bits_data[27] regfile_MPORT_1_data[27]
1 1
.names io_write_ports_1_bits_data[28] regfile_MPORT_1_data[28]
1 1
.names io_write_ports_1_bits_data[29] regfile_MPORT_1_data[29]
1 1
.names io_write_ports_1_bits_data[30] regfile_MPORT_1_data[30]
1 1
.names io_write_ports_1_bits_data[31] regfile_MPORT_1_data[31]
1 1
.names io_write_ports_1_bits_data[32] regfile_MPORT_1_data[32]
1 1
.names io_write_ports_1_bits_data[33] regfile_MPORT_1_data[33]
1 1
.names io_write_ports_1_bits_data[34] regfile_MPORT_1_data[34]
1 1
.names io_write_ports_1_bits_data[35] regfile_MPORT_1_data[35]
1 1
.names io_write_ports_1_bits_data[36] regfile_MPORT_1_data[36]
1 1
.names io_write_ports_1_bits_data[37] regfile_MPORT_1_data[37]
1 1
.names io_write_ports_1_bits_data[38] regfile_MPORT_1_data[38]
1 1
.names io_write_ports_1_bits_data[39] regfile_MPORT_1_data[39]
1 1
.names io_write_ports_1_bits_data[40] regfile_MPORT_1_data[40]
1 1
.names io_write_ports_1_bits_data[41] regfile_MPORT_1_data[41]
1 1
.names io_write_ports_1_bits_data[42] regfile_MPORT_1_data[42]
1 1
.names io_write_ports_1_bits_data[43] regfile_MPORT_1_data[43]
1 1
.names io_write_ports_1_bits_data[44] regfile_MPORT_1_data[44]
1 1
.names io_write_ports_1_bits_data[45] regfile_MPORT_1_data[45]
1 1
.names io_write_ports_1_bits_data[46] regfile_MPORT_1_data[46]
1 1
.names io_write_ports_1_bits_data[47] regfile_MPORT_1_data[47]
1 1
.names io_write_ports_1_bits_data[48] regfile_MPORT_1_data[48]
1 1
.names io_write_ports_1_bits_data[49] regfile_MPORT_1_data[49]
1 1
.names io_write_ports_1_bits_data[50] regfile_MPORT_1_data[50]
1 1
.names io_write_ports_1_bits_data[51] regfile_MPORT_1_data[51]
1 1
.names io_write_ports_1_bits_data[52] regfile_MPORT_1_data[52]
1 1
.names io_write_ports_1_bits_data[53] regfile_MPORT_1_data[53]
1 1
.names io_write_ports_1_bits_data[54] regfile_MPORT_1_data[54]
1 1
.names io_write_ports_1_bits_data[55] regfile_MPORT_1_data[55]
1 1
.names io_write_ports_1_bits_data[56] regfile_MPORT_1_data[56]
1 1
.names io_write_ports_1_bits_data[57] regfile_MPORT_1_data[57]
1 1
.names io_write_ports_1_bits_data[58] regfile_MPORT_1_data[58]
1 1
.names io_write_ports_1_bits_data[59] regfile_MPORT_1_data[59]
1 1
.names io_write_ports_1_bits_data[60] regfile_MPORT_1_data[60]
1 1
.names io_write_ports_1_bits_data[61] regfile_MPORT_1_data[61]
1 1
.names io_write_ports_1_bits_data[62] regfile_MPORT_1_data[62]
1 1
.names io_write_ports_1_bits_data[63] regfile_MPORT_1_data[63]
1 1
.names io_write_ports_1_bits_data[64] regfile_MPORT_1_data[64]
1 1
.names io_write_ports_1_valid regfile_MPORT_1_en
1 1
.names $true regfile_MPORT_1_mask
1 1
.names io_write_ports_0_bits_addr[0] regfile_MPORT_addr[0]
1 1
.names io_write_ports_0_bits_addr[1] regfile_MPORT_addr[1]
1 1
.names io_write_ports_0_bits_addr[2] regfile_MPORT_addr[2]
1 1
.names io_write_ports_0_bits_addr[3] regfile_MPORT_addr[3]
1 1
.names io_write_ports_0_bits_addr[4] regfile_MPORT_addr[4]
1 1
.names io_write_ports_0_bits_addr[5] regfile_MPORT_addr[5]
1 1
.names io_write_ports_0_bits_data[0] regfile_MPORT_data[0]
1 1
.names io_write_ports_0_bits_data[1] regfile_MPORT_data[1]
1 1
.names io_write_ports_0_bits_data[2] regfile_MPORT_data[2]
1 1
.names io_write_ports_0_bits_data[3] regfile_MPORT_data[3]
1 1
.names io_write_ports_0_bits_data[4] regfile_MPORT_data[4]
1 1
.names io_write_ports_0_bits_data[5] regfile_MPORT_data[5]
1 1
.names io_write_ports_0_bits_data[6] regfile_MPORT_data[6]
1 1
.names io_write_ports_0_bits_data[7] regfile_MPORT_data[7]
1 1
.names io_write_ports_0_bits_data[8] regfile_MPORT_data[8]
1 1
.names io_write_ports_0_bits_data[9] regfile_MPORT_data[9]
1 1
.names io_write_ports_0_bits_data[10] regfile_MPORT_data[10]
1 1
.names io_write_ports_0_bits_data[11] regfile_MPORT_data[11]
1 1
.names io_write_ports_0_bits_data[12] regfile_MPORT_data[12]
1 1
.names io_write_ports_0_bits_data[13] regfile_MPORT_data[13]
1 1
.names io_write_ports_0_bits_data[14] regfile_MPORT_data[14]
1 1
.names io_write_ports_0_bits_data[15] regfile_MPORT_data[15]
1 1
.names io_write_ports_0_bits_data[16] regfile_MPORT_data[16]
1 1
.names io_write_ports_0_bits_data[17] regfile_MPORT_data[17]
1 1
.names io_write_ports_0_bits_data[18] regfile_MPORT_data[18]
1 1
.names io_write_ports_0_bits_data[19] regfile_MPORT_data[19]
1 1
.names io_write_ports_0_bits_data[20] regfile_MPORT_data[20]
1 1
.names io_write_ports_0_bits_data[21] regfile_MPORT_data[21]
1 1
.names io_write_ports_0_bits_data[22] regfile_MPORT_data[22]
1 1
.names io_write_ports_0_bits_data[23] regfile_MPORT_data[23]
1 1
.names io_write_ports_0_bits_data[24] regfile_MPORT_data[24]
1 1
.names io_write_ports_0_bits_data[25] regfile_MPORT_data[25]
1 1
.names io_write_ports_0_bits_data[26] regfile_MPORT_data[26]
1 1
.names io_write_ports_0_bits_data[27] regfile_MPORT_data[27]
1 1
.names io_write_ports_0_bits_data[28] regfile_MPORT_data[28]
1 1
.names io_write_ports_0_bits_data[29] regfile_MPORT_data[29]
1 1
.names io_write_ports_0_bits_data[30] regfile_MPORT_data[30]
1 1
.names io_write_ports_0_bits_data[31] regfile_MPORT_data[31]
1 1
.names io_write_ports_0_bits_data[32] regfile_MPORT_data[32]
1 1
.names io_write_ports_0_bits_data[33] regfile_MPORT_data[33]
1 1
.names io_write_ports_0_bits_data[34] regfile_MPORT_data[34]
1 1
.names io_write_ports_0_bits_data[35] regfile_MPORT_data[35]
1 1
.names io_write_ports_0_bits_data[36] regfile_MPORT_data[36]
1 1
.names io_write_ports_0_bits_data[37] regfile_MPORT_data[37]
1 1
.names io_write_ports_0_bits_data[38] regfile_MPORT_data[38]
1 1
.names io_write_ports_0_bits_data[39] regfile_MPORT_data[39]
1 1
.names io_write_ports_0_bits_data[40] regfile_MPORT_data[40]
1 1
.names io_write_ports_0_bits_data[41] regfile_MPORT_data[41]
1 1
.names io_write_ports_0_bits_data[42] regfile_MPORT_data[42]
1 1
.names io_write_ports_0_bits_data[43] regfile_MPORT_data[43]
1 1
.names io_write_ports_0_bits_data[44] regfile_MPORT_data[44]
1 1
.names io_write_ports_0_bits_data[45] regfile_MPORT_data[45]
1 1
.names io_write_ports_0_bits_data[46] regfile_MPORT_data[46]
1 1
.names io_write_ports_0_bits_data[47] regfile_MPORT_data[47]
1 1
.names io_write_ports_0_bits_data[48] regfile_MPORT_data[48]
1 1
.names io_write_ports_0_bits_data[49] regfile_MPORT_data[49]
1 1
.names io_write_ports_0_bits_data[50] regfile_MPORT_data[50]
1 1
.names io_write_ports_0_bits_data[51] regfile_MPORT_data[51]
1 1
.names io_write_ports_0_bits_data[52] regfile_MPORT_data[52]
1 1
.names io_write_ports_0_bits_data[53] regfile_MPORT_data[53]
1 1
.names io_write_ports_0_bits_data[54] regfile_MPORT_data[54]
1 1
.names io_write_ports_0_bits_data[55] regfile_MPORT_data[55]
1 1
.names io_write_ports_0_bits_data[56] regfile_MPORT_data[56]
1 1
.names io_write_ports_0_bits_data[57] regfile_MPORT_data[57]
1 1
.names io_write_ports_0_bits_data[58] regfile_MPORT_data[58]
1 1
.names io_write_ports_0_bits_data[59] regfile_MPORT_data[59]
1 1
.names io_write_ports_0_bits_data[60] regfile_MPORT_data[60]
1 1
.names io_write_ports_0_bits_data[61] regfile_MPORT_data[61]
1 1
.names io_write_ports_0_bits_data[62] regfile_MPORT_data[62]
1 1
.names io_write_ports_0_bits_data[63] regfile_MPORT_data[63]
1 1
.names io_write_ports_0_bits_data[64] regfile_MPORT_data[64]
1 1
.names io_write_ports_0_valid regfile_MPORT_en
1 1
.names $true regfile_MPORT_mask
1 1
.names io_read_ports_0_data[0] regfile_read_data_0_MPORT_data[0]
1 1
.names io_read_ports_0_data[1] regfile_read_data_0_MPORT_data[1]
1 1
.names io_read_ports_0_data[2] regfile_read_data_0_MPORT_data[2]
1 1
.names io_read_ports_0_data[3] regfile_read_data_0_MPORT_data[3]
1 1
.names io_read_ports_0_data[4] regfile_read_data_0_MPORT_data[4]
1 1
.names io_read_ports_0_data[5] regfile_read_data_0_MPORT_data[5]
1 1
.names io_read_ports_0_data[6] regfile_read_data_0_MPORT_data[6]
1 1
.names io_read_ports_0_data[7] regfile_read_data_0_MPORT_data[7]
1 1
.names io_read_ports_0_data[8] regfile_read_data_0_MPORT_data[8]
1 1
.names io_read_ports_0_data[9] regfile_read_data_0_MPORT_data[9]
1 1
.names io_read_ports_0_data[10] regfile_read_data_0_MPORT_data[10]
1 1
.names io_read_ports_0_data[11] regfile_read_data_0_MPORT_data[11]
1 1
.names io_read_ports_0_data[12] regfile_read_data_0_MPORT_data[12]
1 1
.names io_read_ports_0_data[13] regfile_read_data_0_MPORT_data[13]
1 1
.names io_read_ports_0_data[14] regfile_read_data_0_MPORT_data[14]
1 1
.names io_read_ports_0_data[15] regfile_read_data_0_MPORT_data[15]
1 1
.names io_read_ports_0_data[16] regfile_read_data_0_MPORT_data[16]
1 1
.names io_read_ports_0_data[17] regfile_read_data_0_MPORT_data[17]
1 1
.names io_read_ports_0_data[18] regfile_read_data_0_MPORT_data[18]
1 1
.names io_read_ports_0_data[19] regfile_read_data_0_MPORT_data[19]
1 1
.names io_read_ports_0_data[20] regfile_read_data_0_MPORT_data[20]
1 1
.names io_read_ports_0_data[21] regfile_read_data_0_MPORT_data[21]
1 1
.names io_read_ports_0_data[22] regfile_read_data_0_MPORT_data[22]
1 1
.names io_read_ports_0_data[23] regfile_read_data_0_MPORT_data[23]
1 1
.names io_read_ports_0_data[24] regfile_read_data_0_MPORT_data[24]
1 1
.names io_read_ports_0_data[25] regfile_read_data_0_MPORT_data[25]
1 1
.names io_read_ports_0_data[26] regfile_read_data_0_MPORT_data[26]
1 1
.names io_read_ports_0_data[27] regfile_read_data_0_MPORT_data[27]
1 1
.names io_read_ports_0_data[28] regfile_read_data_0_MPORT_data[28]
1 1
.names io_read_ports_0_data[29] regfile_read_data_0_MPORT_data[29]
1 1
.names io_read_ports_0_data[30] regfile_read_data_0_MPORT_data[30]
1 1
.names io_read_ports_0_data[31] regfile_read_data_0_MPORT_data[31]
1 1
.names io_read_ports_0_data[32] regfile_read_data_0_MPORT_data[32]
1 1
.names io_read_ports_0_data[33] regfile_read_data_0_MPORT_data[33]
1 1
.names io_read_ports_0_data[34] regfile_read_data_0_MPORT_data[34]
1 1
.names io_read_ports_0_data[35] regfile_read_data_0_MPORT_data[35]
1 1
.names io_read_ports_0_data[36] regfile_read_data_0_MPORT_data[36]
1 1
.names io_read_ports_0_data[37] regfile_read_data_0_MPORT_data[37]
1 1
.names io_read_ports_0_data[38] regfile_read_data_0_MPORT_data[38]
1 1
.names io_read_ports_0_data[39] regfile_read_data_0_MPORT_data[39]
1 1
.names io_read_ports_0_data[40] regfile_read_data_0_MPORT_data[40]
1 1
.names io_read_ports_0_data[41] regfile_read_data_0_MPORT_data[41]
1 1
.names io_read_ports_0_data[42] regfile_read_data_0_MPORT_data[42]
1 1
.names io_read_ports_0_data[43] regfile_read_data_0_MPORT_data[43]
1 1
.names io_read_ports_0_data[44] regfile_read_data_0_MPORT_data[44]
1 1
.names io_read_ports_0_data[45] regfile_read_data_0_MPORT_data[45]
1 1
.names io_read_ports_0_data[46] regfile_read_data_0_MPORT_data[46]
1 1
.names io_read_ports_0_data[47] regfile_read_data_0_MPORT_data[47]
1 1
.names io_read_ports_0_data[48] regfile_read_data_0_MPORT_data[48]
1 1
.names io_read_ports_0_data[49] regfile_read_data_0_MPORT_data[49]
1 1
.names io_read_ports_0_data[50] regfile_read_data_0_MPORT_data[50]
1 1
.names io_read_ports_0_data[51] regfile_read_data_0_MPORT_data[51]
1 1
.names io_read_ports_0_data[52] regfile_read_data_0_MPORT_data[52]
1 1
.names io_read_ports_0_data[53] regfile_read_data_0_MPORT_data[53]
1 1
.names io_read_ports_0_data[54] regfile_read_data_0_MPORT_data[54]
1 1
.names io_read_ports_0_data[55] regfile_read_data_0_MPORT_data[55]
1 1
.names io_read_ports_0_data[56] regfile_read_data_0_MPORT_data[56]
1 1
.names io_read_ports_0_data[57] regfile_read_data_0_MPORT_data[57]
1 1
.names io_read_ports_0_data[58] regfile_read_data_0_MPORT_data[58]
1 1
.names io_read_ports_0_data[59] regfile_read_data_0_MPORT_data[59]
1 1
.names io_read_ports_0_data[60] regfile_read_data_0_MPORT_data[60]
1 1
.names io_read_ports_0_data[61] regfile_read_data_0_MPORT_data[61]
1 1
.names io_read_ports_0_data[62] regfile_read_data_0_MPORT_data[62]
1 1
.names io_read_ports_0_data[63] regfile_read_data_0_MPORT_data[63]
1 1
.names io_read_ports_0_data[64] regfile_read_data_0_MPORT_data[64]
1 1
.names io_read_ports_1_data[0] regfile_read_data_1_MPORT_data[0]
1 1
.names io_read_ports_1_data[1] regfile_read_data_1_MPORT_data[1]
1 1
.names io_read_ports_1_data[2] regfile_read_data_1_MPORT_data[2]
1 1
.names io_read_ports_1_data[3] regfile_read_data_1_MPORT_data[3]
1 1
.names io_read_ports_1_data[4] regfile_read_data_1_MPORT_data[4]
1 1
.names io_read_ports_1_data[5] regfile_read_data_1_MPORT_data[5]
1 1
.names io_read_ports_1_data[6] regfile_read_data_1_MPORT_data[6]
1 1
.names io_read_ports_1_data[7] regfile_read_data_1_MPORT_data[7]
1 1
.names io_read_ports_1_data[8] regfile_read_data_1_MPORT_data[8]
1 1
.names io_read_ports_1_data[9] regfile_read_data_1_MPORT_data[9]
1 1
.names io_read_ports_1_data[10] regfile_read_data_1_MPORT_data[10]
1 1
.names io_read_ports_1_data[11] regfile_read_data_1_MPORT_data[11]
1 1
.names io_read_ports_1_data[12] regfile_read_data_1_MPORT_data[12]
1 1
.names io_read_ports_1_data[13] regfile_read_data_1_MPORT_data[13]
1 1
.names io_read_ports_1_data[14] regfile_read_data_1_MPORT_data[14]
1 1
.names io_read_ports_1_data[15] regfile_read_data_1_MPORT_data[15]
1 1
.names io_read_ports_1_data[16] regfile_read_data_1_MPORT_data[16]
1 1
.names io_read_ports_1_data[17] regfile_read_data_1_MPORT_data[17]
1 1
.names io_read_ports_1_data[18] regfile_read_data_1_MPORT_data[18]
1 1
.names io_read_ports_1_data[19] regfile_read_data_1_MPORT_data[19]
1 1
.names io_read_ports_1_data[20] regfile_read_data_1_MPORT_data[20]
1 1
.names io_read_ports_1_data[21] regfile_read_data_1_MPORT_data[21]
1 1
.names io_read_ports_1_data[22] regfile_read_data_1_MPORT_data[22]
1 1
.names io_read_ports_1_data[23] regfile_read_data_1_MPORT_data[23]
1 1
.names io_read_ports_1_data[24] regfile_read_data_1_MPORT_data[24]
1 1
.names io_read_ports_1_data[25] regfile_read_data_1_MPORT_data[25]
1 1
.names io_read_ports_1_data[26] regfile_read_data_1_MPORT_data[26]
1 1
.names io_read_ports_1_data[27] regfile_read_data_1_MPORT_data[27]
1 1
.names io_read_ports_1_data[28] regfile_read_data_1_MPORT_data[28]
1 1
.names io_read_ports_1_data[29] regfile_read_data_1_MPORT_data[29]
1 1
.names io_read_ports_1_data[30] regfile_read_data_1_MPORT_data[30]
1 1
.names io_read_ports_1_data[31] regfile_read_data_1_MPORT_data[31]
1 1
.names io_read_ports_1_data[32] regfile_read_data_1_MPORT_data[32]
1 1
.names io_read_ports_1_data[33] regfile_read_data_1_MPORT_data[33]
1 1
.names io_read_ports_1_data[34] regfile_read_data_1_MPORT_data[34]
1 1
.names io_read_ports_1_data[35] regfile_read_data_1_MPORT_data[35]
1 1
.names io_read_ports_1_data[36] regfile_read_data_1_MPORT_data[36]
1 1
.names io_read_ports_1_data[37] regfile_read_data_1_MPORT_data[37]
1 1
.names io_read_ports_1_data[38] regfile_read_data_1_MPORT_data[38]
1 1
.names io_read_ports_1_data[39] regfile_read_data_1_MPORT_data[39]
1 1
.names io_read_ports_1_data[40] regfile_read_data_1_MPORT_data[40]
1 1
.names io_read_ports_1_data[41] regfile_read_data_1_MPORT_data[41]
1 1
.names io_read_ports_1_data[42] regfile_read_data_1_MPORT_data[42]
1 1
.names io_read_ports_1_data[43] regfile_read_data_1_MPORT_data[43]
1 1
.names io_read_ports_1_data[44] regfile_read_data_1_MPORT_data[44]
1 1
.names io_read_ports_1_data[45] regfile_read_data_1_MPORT_data[45]
1 1
.names io_read_ports_1_data[46] regfile_read_data_1_MPORT_data[46]
1 1
.names io_read_ports_1_data[47] regfile_read_data_1_MPORT_data[47]
1 1
.names io_read_ports_1_data[48] regfile_read_data_1_MPORT_data[48]
1 1
.names io_read_ports_1_data[49] regfile_read_data_1_MPORT_data[49]
1 1
.names io_read_ports_1_data[50] regfile_read_data_1_MPORT_data[50]
1 1
.names io_read_ports_1_data[51] regfile_read_data_1_MPORT_data[51]
1 1
.names io_read_ports_1_data[52] regfile_read_data_1_MPORT_data[52]
1 1
.names io_read_ports_1_data[53] regfile_read_data_1_MPORT_data[53]
1 1
.names io_read_ports_1_data[54] regfile_read_data_1_MPORT_data[54]
1 1
.names io_read_ports_1_data[55] regfile_read_data_1_MPORT_data[55]
1 1
.names io_read_ports_1_data[56] regfile_read_data_1_MPORT_data[56]
1 1
.names io_read_ports_1_data[57] regfile_read_data_1_MPORT_data[57]
1 1
.names io_read_ports_1_data[58] regfile_read_data_1_MPORT_data[58]
1 1
.names io_read_ports_1_data[59] regfile_read_data_1_MPORT_data[59]
1 1
.names io_read_ports_1_data[60] regfile_read_data_1_MPORT_data[60]
1 1
.names io_read_ports_1_data[61] regfile_read_data_1_MPORT_data[61]
1 1
.names io_read_ports_1_data[62] regfile_read_data_1_MPORT_data[62]
1 1
.names io_read_ports_1_data[63] regfile_read_data_1_MPORT_data[63]
1 1
.names io_read_ports_1_data[64] regfile_read_data_1_MPORT_data[64]
1 1
.names io_read_ports_2_data[0] regfile_read_data_2_MPORT_data[0]
1 1
.names io_read_ports_2_data[1] regfile_read_data_2_MPORT_data[1]
1 1
.names io_read_ports_2_data[2] regfile_read_data_2_MPORT_data[2]
1 1
.names io_read_ports_2_data[3] regfile_read_data_2_MPORT_data[3]
1 1
.names io_read_ports_2_data[4] regfile_read_data_2_MPORT_data[4]
1 1
.names io_read_ports_2_data[5] regfile_read_data_2_MPORT_data[5]
1 1
.names io_read_ports_2_data[6] regfile_read_data_2_MPORT_data[6]
1 1
.names io_read_ports_2_data[7] regfile_read_data_2_MPORT_data[7]
1 1
.names io_read_ports_2_data[8] regfile_read_data_2_MPORT_data[8]
1 1
.names io_read_ports_2_data[9] regfile_read_data_2_MPORT_data[9]
1 1
.names io_read_ports_2_data[10] regfile_read_data_2_MPORT_data[10]
1 1
.names io_read_ports_2_data[11] regfile_read_data_2_MPORT_data[11]
1 1
.names io_read_ports_2_data[12] regfile_read_data_2_MPORT_data[12]
1 1
.names io_read_ports_2_data[13] regfile_read_data_2_MPORT_data[13]
1 1
.names io_read_ports_2_data[14] regfile_read_data_2_MPORT_data[14]
1 1
.names io_read_ports_2_data[15] regfile_read_data_2_MPORT_data[15]
1 1
.names io_read_ports_2_data[16] regfile_read_data_2_MPORT_data[16]
1 1
.names io_read_ports_2_data[17] regfile_read_data_2_MPORT_data[17]
1 1
.names io_read_ports_2_data[18] regfile_read_data_2_MPORT_data[18]
1 1
.names io_read_ports_2_data[19] regfile_read_data_2_MPORT_data[19]
1 1
.names io_read_ports_2_data[20] regfile_read_data_2_MPORT_data[20]
1 1
.names io_read_ports_2_data[21] regfile_read_data_2_MPORT_data[21]
1 1
.names io_read_ports_2_data[22] regfile_read_data_2_MPORT_data[22]
1 1
.names io_read_ports_2_data[23] regfile_read_data_2_MPORT_data[23]
1 1
.names io_read_ports_2_data[24] regfile_read_data_2_MPORT_data[24]
1 1
.names io_read_ports_2_data[25] regfile_read_data_2_MPORT_data[25]
1 1
.names io_read_ports_2_data[26] regfile_read_data_2_MPORT_data[26]
1 1
.names io_read_ports_2_data[27] regfile_read_data_2_MPORT_data[27]
1 1
.names io_read_ports_2_data[28] regfile_read_data_2_MPORT_data[28]
1 1
.names io_read_ports_2_data[29] regfile_read_data_2_MPORT_data[29]
1 1
.names io_read_ports_2_data[30] regfile_read_data_2_MPORT_data[30]
1 1
.names io_read_ports_2_data[31] regfile_read_data_2_MPORT_data[31]
1 1
.names io_read_ports_2_data[32] regfile_read_data_2_MPORT_data[32]
1 1
.names io_read_ports_2_data[33] regfile_read_data_2_MPORT_data[33]
1 1
.names io_read_ports_2_data[34] regfile_read_data_2_MPORT_data[34]
1 1
.names io_read_ports_2_data[35] regfile_read_data_2_MPORT_data[35]
1 1
.names io_read_ports_2_data[36] regfile_read_data_2_MPORT_data[36]
1 1
.names io_read_ports_2_data[37] regfile_read_data_2_MPORT_data[37]
1 1
.names io_read_ports_2_data[38] regfile_read_data_2_MPORT_data[38]
1 1
.names io_read_ports_2_data[39] regfile_read_data_2_MPORT_data[39]
1 1
.names io_read_ports_2_data[40] regfile_read_data_2_MPORT_data[40]
1 1
.names io_read_ports_2_data[41] regfile_read_data_2_MPORT_data[41]
1 1
.names io_read_ports_2_data[42] regfile_read_data_2_MPORT_data[42]
1 1
.names io_read_ports_2_data[43] regfile_read_data_2_MPORT_data[43]
1 1
.names io_read_ports_2_data[44] regfile_read_data_2_MPORT_data[44]
1 1
.names io_read_ports_2_data[45] regfile_read_data_2_MPORT_data[45]
1 1
.names io_read_ports_2_data[46] regfile_read_data_2_MPORT_data[46]
1 1
.names io_read_ports_2_data[47] regfile_read_data_2_MPORT_data[47]
1 1
.names io_read_ports_2_data[48] regfile_read_data_2_MPORT_data[48]
1 1
.names io_read_ports_2_data[49] regfile_read_data_2_MPORT_data[49]
1 1
.names io_read_ports_2_data[50] regfile_read_data_2_MPORT_data[50]
1 1
.names io_read_ports_2_data[51] regfile_read_data_2_MPORT_data[51]
1 1
.names io_read_ports_2_data[52] regfile_read_data_2_MPORT_data[52]
1 1
.names io_read_ports_2_data[53] regfile_read_data_2_MPORT_data[53]
1 1
.names io_read_ports_2_data[54] regfile_read_data_2_MPORT_data[54]
1 1
.names io_read_ports_2_data[55] regfile_read_data_2_MPORT_data[55]
1 1
.names io_read_ports_2_data[56] regfile_read_data_2_MPORT_data[56]
1 1
.names io_read_ports_2_data[57] regfile_read_data_2_MPORT_data[57]
1 1
.names io_read_ports_2_data[58] regfile_read_data_2_MPORT_data[58]
1 1
.names io_read_ports_2_data[59] regfile_read_data_2_MPORT_data[59]
1 1
.names io_read_ports_2_data[60] regfile_read_data_2_MPORT_data[60]
1 1
.names io_read_ports_2_data[61] regfile_read_data_2_MPORT_data[61]
1 1
.names io_read_ports_2_data[62] regfile_read_data_2_MPORT_data[62]
1 1
.names io_read_ports_2_data[63] regfile_read_data_2_MPORT_data[63]
1 1
.names io_read_ports_2_data[64] regfile_read_data_2_MPORT_data[64]
1 1
.end
