Fitter report for DSP_FPGA_IMC_PMSM
Tue Aug 21 09:20:56 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 21 09:20:56 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; DSP_FPGA_IMC_PMSM                                ;
; Top-level Entity Name              ; DSP_FPGA_IMC_PMSM                                ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C40Q240C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 1,055 / 39,600 ( 3 % )                           ;
;     Total combinational functions  ; 595 / 39,600 ( 2 % )                             ;
;     Dedicated logic registers      ; 813 / 39,600 ( 2 % )                             ;
; Total registers                    ; 813                                              ;
; Total pins                         ; 64 / 129 ( 50 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 1,161,216 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 252 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C40Q240C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   9.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; XINT3    ; Missing drive strength ;
; PWMA1    ; Missing drive strength ;
; PWMA2    ; Missing drive strength ;
; PWMA3    ; Missing drive strength ;
; PWMA4    ; Missing drive strength ;
; PWMC3    ; Missing drive strength ;
; PWMC4    ; Missing drive strength ;
; PWMA5    ; Missing drive strength ;
; PWMA6    ; Missing drive strength ;
; PWMC5    ; Missing drive strength ;
; PWMC6    ; Missing drive strength ;
; PWMA7    ; Missing drive strength ;
; PWMD1    ; Missing drive strength ;
; PWMD2    ; Missing drive strength ;
; PWMD3    ; Missing drive strength ;
; PWMD4    ; Missing drive strength ;
; PWMD5    ; Missing drive strength ;
; PWMD6    ; Missing drive strength ;
; LED3     ; Missing drive strength ;
; PWMB8    ; Missing drive strength ;
; PWMA8    ; Missing drive strength ;
; PWMB7    ; Missing drive strength ;
; XD[15]   ; Missing drive strength ;
; XD[14]   ; Missing drive strength ;
; XD[13]   ; Missing drive strength ;
; XD[12]   ; Missing drive strength ;
; XD[11]   ; Missing drive strength ;
; XD[10]   ; Missing drive strength ;
; XD[9]    ; Missing drive strength ;
; XD[8]    ; Missing drive strength ;
; XD[7]    ; Missing drive strength ;
; XD[6]    ; Missing drive strength ;
; XD[5]    ; Missing drive strength ;
; XD[4]    ; Missing drive strength ;
; XD[3]    ; Missing drive strength ;
; XD[2]    ; Missing drive strength ;
; XD[1]    ; Missing drive strength ;
; XD[0]    ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; LED4       ; PIN_107       ; QSF Assignment ;
; Location ;                ;              ; PWMB1      ; PIN_50        ; QSF Assignment ;
; Location ;                ;              ; PWMB2      ; PIN_49        ; QSF Assignment ;
; Location ;                ;              ; PWMB3      ; PIN_52        ; QSF Assignment ;
; Location ;                ;              ; PWMB4      ; PIN_51        ; QSF Assignment ;
; Location ;                ;              ; PWMB5      ; PIN_56        ; QSF Assignment ;
; Location ;                ;              ; PWMB6      ; PIN_55        ; QSF Assignment ;
; Location ;                ;              ; PWMC1      ; PIN_69        ; QSF Assignment ;
; Location ;                ;              ; PWMC2      ; PIN_68        ; QSF Assignment ;
; Location ;                ;              ; PWMC7      ; PIN_81        ; QSF Assignment ;
; Location ;                ;              ; PWMC8      ; PIN_80        ; QSF Assignment ;
; Location ;                ;              ; PWMD7      ; PIN_94        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1566 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1566 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1554    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/WORKSPACES/TSMC workspace/FOC of PMSM Drive Systems/FPGA/FPGA_TSMC_PMSM_B1_V1.0/output_files/DSP_FPGA_IMC_PMSM.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,055 / 39,600 ( 3 % ) ;
;     -- Combinational with no register       ; 242                    ;
;     -- Register only                        ; 460                    ;
;     -- Combinational with a register        ; 353                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 141                    ;
;     -- 3 input functions                    ; 140                    ;
;     -- <=2 input functions                  ; 314                    ;
;     -- Register only                        ; 460                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 232                    ;
;     -- arithmetic mode                      ; 363                    ;
;                                             ;                        ;
; Total registers*                            ; 813 / 40,170 ( 2 % )   ;
;     -- Dedicated logic registers            ; 813 / 39,600 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 570 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 76 / 2,475 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 64 / 129 ( 50 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 126 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,161,216 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,161,216 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 252 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 7%           ;
; Maximum fan-out                             ; 813                    ;
; Highest non-global fan-out                  ; 128                    ;
; Total fan-out                               ; 5027                   ;
; Average fan-out                             ; 2.65                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1055 / 39600 ( 3 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 242                  ; 0                              ;
;     -- Register only                        ; 460                  ; 0                              ;
;     -- Combinational with a register        ; 353                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 141                  ; 0                              ;
;     -- 3 input functions                    ; 140                  ; 0                              ;
;     -- <=2 input functions                  ; 314                  ; 0                              ;
;     -- Register only                        ; 460                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 232                  ; 0                              ;
;     -- arithmetic mode                      ; 363                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 813                  ; 0                              ;
;     -- Dedicated logic registers            ; 813 / 39600 ( 2 % )  ; 0 / 39600 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 76 / 2475 ( 3 % )    ; 0 / 2475 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 64                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 252 ( 0 % )      ; 0 / 252 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 1 / 24 ( 4 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 829                  ; 2                              ;
;     -- Registered Input Connections         ; 813                  ; 0                              ;
;     -- Output Connections                   ; 18                   ; 813                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5020                 ; 822                            ;
;     -- Registered Connections               ; 2389                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 815                            ;
;     -- hard_block:auto_generated_inst       ; 815                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 26                   ; 2                              ;
;     -- Output Ports                         ; 22                   ; 1                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLKIN  ; 210   ; 7        ; 34           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DOV    ; 203   ; 7        ; 41           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; RST    ; 224   ; 8        ; 20           ; 43           ; 0            ; 814                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SD     ; 201   ; 7        ; 45           ; 43           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[0]  ; 145   ; 5        ; 67           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[10] ; 131   ; 5        ; 67           ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[11] ; 128   ; 5        ; 67           ; 3            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[12] ; 127   ; 5        ; 67           ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[13] ; 126   ; 5        ; 67           ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[14] ; 118   ; 4        ; 63           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[15] ; 117   ; 4        ; 63           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[16] ; 114   ; 4        ; 61           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[17] ; 113   ; 4        ; 61           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[18] ; 112   ; 4        ; 59           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[19] ; 111   ; 4        ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[1]  ; 144   ; 5        ; 67           ; 18           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[2]  ; 143   ; 5        ; 67           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[3]  ; 142   ; 5        ; 67           ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[4]  ; 139   ; 5        ; 67           ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[5]  ; 137   ; 5        ; 67           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[6]  ; 135   ; 5        ; 67           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[7]  ; 134   ; 5        ; 67           ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[8]  ; 133   ; 5        ; 67           ; 5            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XA[9]  ; 132   ; 5        ; 67           ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XRD    ; 159   ; 6        ; 67           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; XWE0   ; 166   ; 6        ; 67           ; 28           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED3  ; 106   ; 4        ; 48           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA1 ; 38    ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA2 ; 37    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA3 ; 41    ; 2        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA4 ; 39    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA5 ; 44    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA6 ; 43    ; 2        ; 0            ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA7 ; 46    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMA8 ; 45    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMB7 ; 63    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMB8 ; 57    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMC3 ; 73    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMC4 ; 70    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMC5 ; 78    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMC6 ; 76    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD1 ; 83    ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD2 ; 82    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD3 ; 87    ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD4 ; 84    ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD5 ; 93    ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWMD6 ; 95    ; 4        ; 41           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; XINT3 ; 202   ; 7        ; 45           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                      ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; XD[0]  ; 169   ; 6        ; 67           ; 31           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[0]~en (inverted)  ; -                   ;
; XD[10] ; 188   ; 7        ; 56           ; 43           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[10]~en (inverted) ; -                   ;
; XD[11] ; 189   ; 7        ; 54           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[11]~en (inverted) ; -                   ;
; XD[12] ; 194   ; 7        ; 50           ; 43           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[12]~en (inverted) ; -                   ;
; XD[13] ; 195   ; 7        ; 50           ; 43           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[13]~en (inverted) ; -                   ;
; XD[14] ; 196   ; 7        ; 48           ; 43           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[14]~en (inverted) ; -                   ;
; XD[15] ; 197   ; 7        ; 48           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[15]~en (inverted) ; -                   ;
; XD[1]  ; 171   ; 6        ; 67           ; 34           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[1]~en (inverted)  ; -                   ;
; XD[2]  ; 173   ; 6        ; 67           ; 35           ; 0            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[2]~en (inverted)  ; -                   ;
; XD[3]  ; 176   ; 6        ; 67           ; 39           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[3]~en (inverted)  ; -                   ;
; XD[4]  ; 177   ; 6        ; 67           ; 40           ; 21           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[4]~en (inverted)  ; -                   ;
; XD[5]  ; 183   ; 7        ; 63           ; 43           ; 28           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[5]~en (inverted)  ; -                   ;
; XD[6]  ; 184   ; 7        ; 61           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[6]~en (inverted)  ; -                   ;
; XD[7]  ; 185   ; 7        ; 59           ; 43           ; 7            ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[7]~en (inverted)  ; -                   ;
; XD[8]  ; 186   ; 7        ; 59           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[8]~en (inverted)  ; -                   ;
; XD[9]  ; 187   ; 7        ; 56           ; 43           ; 14           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; XFPGA_WRITE:inst4|xdata[9]~en (inverted)  ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R32n, DEV_OE                      ; Use as regular IO        ; XA[1]                   ; Dual Purpose Pin          ;
; 145      ; DIFFIO_R32p, DEV_CLRn                    ; Use as regular IO        ; XA[0]                   ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; 159      ; DIFFIO_R27n, INIT_DONE                   ; Use as regular IO        ; XRD                     ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R12n, nWE                         ; Use as regular IO        ; XD[1]                   ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; XD[3]                   ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T41p, PADD2                       ; Use as regular IO        ; XD[12]                  ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T38n, PADD3                       ; Use as regular IO        ; XD[14]                  ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; SD                      ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; XINT3                   ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; RST                     ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 12 ( 33 % )  ; 3.3V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 3        ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 18 ( 50 % )  ; 3.3V          ; --           ;
; 5        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 6        ; 8 / 13 ( 62 % )  ; 3.3V          ; --           ;
; 7        ; 15 / 18 ( 83 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 18 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 42         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 50         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 53         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 66         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 74         ; 2        ; PWMA2                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 75         ; 2        ; PWMA1                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 80         ; 2        ; PWMA4                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 83         ; 2        ; PWMA3                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 86         ; 2        ; PWMA6                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 88         ; 2        ; PWMA5                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 89         ; 2        ; PWMA8                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 103        ; 2        ; PWMA7                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 110        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 51       ; 129        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 130        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 134        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 135        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 57       ; 136        ; 2        ; PWMB8                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 147        ; 3        ; PWMB7                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 155        ; 3        ; PWMC4                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 73       ; 159        ; 3        ; PWMC3                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 178        ; 3        ; PWMC6                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 179        ; 3        ; PWMC5                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 184        ; 3        ; PWMD2                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 190        ; 3        ; PWMD1                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 191        ; 3        ; PWMD4                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 202        ; 3        ; PWMD3                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 203        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 208        ; 4        ; PWMD5                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 213        ; 4        ; PWMD6                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 218        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 219        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 222        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 224        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 228        ; 4        ; LED3                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 111      ; 252        ; 4        ; XA[19]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 253        ; 4        ; XA[18]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 258        ; 4        ; XA[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 261        ; 4        ; XA[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 266        ; 4        ; XA[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 267        ; 4        ; XA[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 277        ; 5        ; XA[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 278        ; 5        ; XA[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 280        ; 5        ; XA[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 283        ; 5        ; XA[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 284        ; 5        ; XA[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 285        ; 5        ; XA[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 288        ; 5        ; XA[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 289        ; 5        ; XA[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 299        ; 5        ; XA[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 301        ; 5        ; XA[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 317        ; 5        ; XA[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 330        ; 5        ; XA[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 331        ; 5        ; XA[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 332        ; 5        ; XA[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 337        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 147      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 155      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 353        ; 6        ; XRD                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 362        ; 6        ; XWE0                                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 168      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 169      ; 374        ; 6        ; XD[0]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 171      ; 387        ; 6        ; XD[1]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 391        ; 6        ; XD[2]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 405        ; 6        ; XD[3]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 407        ; 6        ; XD[4]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 183      ; 423        ; 7        ; XD[5]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 426        ; 7        ; XD[6]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 430        ; 7        ; XD[7]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 431        ; 7        ; XD[8]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 434        ; 7        ; XD[9]                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 435        ; 7        ; XD[10]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 439        ; 7        ; XD[11]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 447        ; 7        ; XD[12]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 450        ; 7        ; XD[13]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 453        ; 7        ; XD[14]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 454        ; 7        ; XD[15]                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 458        ; 7        ; SD                                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 459        ; 7        ; XINT3                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 468        ; 7        ; DOV                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 207      ; 474        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 480        ; 7        ; CLKIN                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 214      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 217      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 507        ; 8        ; RST                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 226      ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 231      ; 525        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 232      ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 233      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 234      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 235      ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 236      ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 238      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 239      ; 545        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 546        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------+
; Name                          ; MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; inst3|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                   ;
; Compensate clock              ; clock0                                                                   ;
; Compensated input/output pins ; --                                                                       ;
; Switchover type               ; --                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                 ;
; Input frequency 1             ; --                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                 ;
; Nominal VCO frequency         ; 599.9 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                        ;
; VCO frequency control         ; Auto                                                                     ;
; VCO phase shift step          ; 208 ps                                                                   ;
; VCO multiply                  ; --                                                                       ;
; VCO divide                    ; --                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                ;
; M VCO Tap                     ; 0                                                                        ;
; M Initial                     ; 1                                                                        ;
; M value                       ; 12                                                                       ;
; N value                       ; 1                                                                        ;
; Charge pump current           ; setting 1                                                                ;
; Loop filter resistance        ; setting 27                                                               ;
; Loop filter capacitance       ; setting 0                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                       ;
; Bandwidth type                ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                      ;
; PLL location                  ; PLL_3                                                                    ;
; Inclk0 signal                 ; CLKIN                                                                    ;
; Inclk1 signal                 ; --                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                    ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
; |DSP_FPGA_IMC_PMSM                       ; 1055 (0)    ; 813 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 64   ; 0            ; 242 (0)      ; 460 (0)           ; 353 (0)          ; |DSP_FPGA_IMC_PMSM                                                                     ; work         ;
;    |MainPLL:inst3|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSP_FPGA_IMC_PMSM|MainPLL:inst3                                                       ; work         ;
;       |altpll:altpll_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSP_FPGA_IMC_PMSM|MainPLL:inst3|altpll:altpll_component                               ; work         ;
;          |MainPLL_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DSP_FPGA_IMC_PMSM|MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated ; work         ;
;    |XFPGA_READ:inst2|                    ; 285 (285)   ; 276 (276)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 267 (267)         ; 9 (9)            ; |DSP_FPGA_IMC_PMSM|XFPGA_READ:inst2                                                    ; work         ;
;    |XFPGA_WRITE:inst4|                   ; 108 (108)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 63 (63)           ; 41 (41)          ; |DSP_FPGA_IMC_PMSM|XFPGA_WRITE:inst4                                                   ; work         ;
;    |deadband:inst10|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst10                                                     ; work         ;
;    |deadband:inst11|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst11                                                     ; work         ;
;    |deadband:inst12|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst12                                                     ; work         ;
;    |deadband:inst13|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst13                                                     ; work         ;
;    |deadband:inst17|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |DSP_FPGA_IMC_PMSM|deadband:inst17                                                     ; work         ;
;    |deadband:inst18|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst18                                                     ; work         ;
;    |deadband:inst23|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |DSP_FPGA_IMC_PMSM|deadband:inst23                                                     ; work         ;
;    |deadband:inst24|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst24                                                     ; work         ;
;    |deadband:inst25|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |DSP_FPGA_IMC_PMSM|deadband:inst25                                                     ; work         ;
;    |deadband:inst26|                     ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst26                                                     ; work         ;
;    |deadband:inst8|                      ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst8                                                      ; work         ;
;    |deadband:inst9|                      ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 21 (21)          ; |DSP_FPGA_IMC_PMSM|deadband:inst9                                                      ; work         ;
;    |div_any:inst|                        ; 58 (58)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 33 (33)          ; |DSP_FPGA_IMC_PMSM|div_any:inst                                                        ; work         ;
;    |grid_duty:inst6|                     ; 54 (54)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 25 (25)           ; 8 (8)            ; |DSP_FPGA_IMC_PMSM|grid_duty:inst6                                                     ; work         ;
;    |inverter_clk:inst16|                 ; 68 (68)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 32 (32)           ; 4 (4)            ; |DSP_FPGA_IMC_PMSM|inverter_clk:inst16                                                 ; work         ;
;    |inverter_clk:inst21|                 ; 68 (68)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 32 (32)           ; 4 (4)            ; |DSP_FPGA_IMC_PMSM|inverter_clk:inst21                                                 ; work         ;
;    |inverter_clk:inst22|                 ; 68 (68)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 32 (32)           ; 4 (4)            ; |DSP_FPGA_IMC_PMSM|inverter_clk:inst22                                                 ; work         ;
;    |rectifier_clk:inst5|                 ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |DSP_FPGA_IMC_PMSM|rectifier_clk:inst5                                                 ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; XINT3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA4  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMC3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMC4  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA5  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA6  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMC5  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMC6  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA7  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD3  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD4  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD5  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMD6  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMB8  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMA8  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWMB7  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; XD[15] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[14] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[12] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[9]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[8]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[7]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[6]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XD[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[4]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[3]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XD[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SD     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DOV    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RST    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLKIN  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; XRD    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XWE0   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[19] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[17] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; XA[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; XA[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; XD[15]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[15]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[15]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[15]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[15]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[15]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[15]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[15]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[15]~feeder ; 1                 ; 6       ;
; XD[14]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[14]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[14]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[14]~feeder ; 1                 ; 6       ;
; XD[13]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[13]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[13]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[13]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[13]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[13]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[13]~feeder ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[13]~feeder ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[13]~feeder ; 0                 ; 6       ;
; XD[12]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[12]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[12]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[12]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[12]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[12]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[12]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[12]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[12]~feeder ; 1                 ; 6       ;
; XD[11]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[11]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[11]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[11]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[11]        ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[11]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[11]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[11]~feeder ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[11]~feeder ; 1                 ; 6       ;
; XD[10]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[10]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[10]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[10]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[10]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[10]        ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[10]~feeder ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[10]~feeder ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[10]~feeder ; 0                 ; 6       ;
; XD[9]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[9]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[9]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[9]~feeder  ; 1                 ; 6       ;
; XD[8]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[8]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[8]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[8]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[8]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[8]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[8]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[8]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[8]~feeder  ; 1                 ; 6       ;
; XD[7]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[7]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[7]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[7]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[7]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[7]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[7]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[7]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[7]~feeder  ; 1                 ; 6       ;
; XD[6]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[6]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[6]         ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[6]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[6]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[6]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[6]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[6]~feeder  ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[6]~feeder  ; 1                 ; 6       ;
; XD[5]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[5]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[5]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[5]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[5]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[5]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[5]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[5]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[5]~feeder  ; 0                 ; 6       ;
; XD[4]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[4]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[4]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[4]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[4]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[4]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[4]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[4]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[4]~feeder  ; 0                 ; 6       ;
; XD[3]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[3]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[3]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[3]~feeder  ; 0                 ; 6       ;
; XD[2]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[2]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[2]~feeder  ; 0                 ; 6       ;
; XD[1]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[1]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[1]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[1]~feeder  ; 0                 ; 6       ;
; XD[0]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[0]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[0]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[0]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[0]         ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[0]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[0]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[0]~feeder  ; 0                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[0]~feeder  ; 0                 ; 6       ;
; SD                                               ;                   ;         ;
;      - rectifier_clk:inst5|Sap                   ; 1                 ; 6       ;
;      - rectifier_clk:inst5|Sbp                   ; 1                 ; 6       ;
;      - rectifier_clk:inst5|Sbn                   ; 1                 ; 6       ;
;      - rectifier_clk:inst5|Scp                   ; 1                 ; 6       ;
;      - rectifier_clk:inst5|Scn                   ; 1                 ; 6       ;
;      - inverter_clk:inst16|Sp1                   ; 1                 ; 6       ;
;      - inverter_clk:inst21|Sp1                   ; 1                 ; 6       ;
;      - inverter_clk:inst22|Sp1                   ; 1                 ; 6       ;
;      - rectifier_clk:inst5|San                   ; 1                 ; 6       ;
;      - inverter_clk:inst16|Sp2~0                 ; 1                 ; 6       ;
;      - inverter_clk:inst16|Sn~0                  ; 1                 ; 6       ;
;      - inverter_clk:inst21|Sp2~0                 ; 1                 ; 6       ;
;      - inverter_clk:inst21|Sn~0                  ; 1                 ; 6       ;
;      - inverter_clk:inst22|Sp2~0                 ; 1                 ; 6       ;
;      - inverter_clk:inst22|Sn~0                  ; 1                 ; 6       ;
;      - LED3~output                               ; 1                 ; 6       ;
; DOV                                              ;                   ;         ;
;      - PWMA8~output                              ; 1                 ; 6       ;
; RST                                              ;                   ;         ;
;      - XFPGA_WRITE:inst4|xdata[15]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[15]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[14]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[14]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[13]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[13]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[12]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[12]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[11]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[11]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[10]~reg0          ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[10]~en            ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[9]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[9]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[8]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[8]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[7]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[7]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[6]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[6]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[5]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[5]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[4]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[4]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[3]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[3]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[2]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[2]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[1]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[1]~en             ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[0]~reg0           ; 0                 ; 6       ;
;      - XFPGA_WRITE:inst4|xdata[0]~en             ; 0                 ; 6       ;
; CLKIN                                            ;                   ;         ;
; XRD                                              ;                   ;         ;
;      - XFPGA_WRITE:inst4|xdata[1]~20             ; 0                 ; 6       ;
; XWE0                                             ;                   ;         ;
;      - XFPGA_READ:inst2|dsp2fpga2_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga3_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga4_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga5_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga6_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga7_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga8_reg[15]~0      ; 1                 ; 6       ;
;      - XFPGA_READ:inst2|dsp2fpga1_reg[15]~0      ; 1                 ; 6       ;
; XA[1]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[1]              ; 0                 ; 6       ;
; XA[2]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[2]              ; 0                 ; 6       ;
; XA[19]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[19]~feeder      ; 0                 ; 6       ;
; XA[18]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[18]~feeder      ; 0                 ; 6       ;
; XA[17]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[17]~feeder      ; 1                 ; 6       ;
; XA[16]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[16]             ; 0                 ; 6       ;
; XA[15]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[15]~feeder      ; 1                 ; 6       ;
; XA[14]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[14]             ; 0                 ; 6       ;
; XA[13]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[13]~feeder      ; 1                 ; 6       ;
; XA[12]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[12]             ; 0                 ; 6       ;
; XA[11]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[11]~feeder      ; 0                 ; 6       ;
; XA[10]                                           ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[10]~feeder      ; 0                 ; 6       ;
; XA[9]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[9]              ; 0                 ; 6       ;
; XA[7]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[7]              ; 0                 ; 6       ;
; XA[6]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[6]              ; 0                 ; 6       ;
; XA[5]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[5]~feeder       ; 1                 ; 6       ;
; XA[4]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[4]              ; 0                 ; 6       ;
; XA[3]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[3]              ; 0                 ; 6       ;
; XA[8]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[8]              ; 1                 ; 6       ;
; XA[0]                                            ;                   ;         ;
;      - XFPGA_READ:inst2|xadd_reg[0]              ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CLKIN                                                                                ; PIN_210            ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3              ; 813     ; Clock         ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; RST                                                                                  ; PIN_224            ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RST                                                                                  ; PIN_224            ; 782     ; Async. clear  ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SD                                                                                   ; PIN_201            ; 16      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga1_reg[15]~0                                                 ; LCCOMB_X52_Y26_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga2_reg[15]~0                                                 ; LCCOMB_X55_Y28_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga3_reg[15]~0                                                 ; LCCOMB_X55_Y28_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga4_reg[15]~0                                                 ; LCCOMB_X55_Y28_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga5_reg[15]~0                                                 ; LCCOMB_X55_Y28_N16 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga6_reg[15]~0                                                 ; LCCOMB_X53_Y26_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga7_reg[15]~0                                                 ; LCCOMB_X52_Y27_N30 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_READ:inst2|dsp2fpga8_reg[15]~1                                                 ; LCCOMB_X51_Y29_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[0]~en                                                        ; FF_X55_Y35_N29     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[10]~en                                                       ; FF_X55_Y35_N1      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[11]~en                                                       ; FF_X55_Y35_N15     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[12]~en                                                       ; FF_X55_Y35_N13     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[13]~en                                                       ; FF_X55_Y35_N3      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[14]~en                                                       ; FF_X55_Y28_N9      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[15]~en                                                       ; FF_X55_Y35_N17     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[1]~en                                                        ; FF_X55_Y35_N19     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[2]~en                                                        ; FF_X55_Y35_N9      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[3]~en                                                        ; FF_X55_Y35_N31     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[4]~en                                                        ; FF_X55_Y35_N21     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[5]~en                                                        ; FF_X55_Y35_N27     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[6]~en                                                        ; FF_X55_Y35_N25     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[7]~en                                                        ; FF_X55_Y35_N23     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[8]~en                                                        ; FF_X55_Y35_N5      ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; XFPGA_WRITE:inst4|xdata[9]~en                                                        ; FF_X55_Y35_N11     ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; deadband:inst10|CE                                                                   ; FF_X37_Y27_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst11|CE                                                                   ; FF_X43_Y29_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst12|CE                                                                   ; FF_X44_Y29_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst13|CE                                                                   ; FF_X39_Y25_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst17|CE                                                                   ; FF_X45_Y24_N1      ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst18|CE                                                                   ; FF_X37_Y24_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst23|CE                                                                   ; FF_X45_Y24_N3      ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst24|CE                                                                   ; FF_X41_Y24_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst25|CE                                                                   ; FF_X45_Y24_N21     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst26|CE                                                                   ; FF_X46_Y23_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst8|CE                                                                    ; FF_X38_Y27_N23     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; deadband:inst9|CE                                                                    ; FF_X38_Y29_N31     ; 20      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; div_any:inst|cnt[14]~2                                                               ; LCCOMB_X39_Y37_N30 ; 33      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; grid_duty:inst6|Equal0~4                                                             ; LCCOMB_X44_Y27_N28 ; 128     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3    ; 813     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RST                                                                                  ; PIN_224  ; 782     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; grid_duty:inst6|Equal0~4                  ; 128     ;
; div_any:inst|cnt[14]~2                    ; 33      ;
; RST~input                                 ; 32      ;
; XFPGA_WRITE:inst4|xdata[15]~17            ; 24      ;
; XFPGA_WRITE:inst4|xdata[15]~16            ; 24      ;
; deadband:inst9|CE                         ; 20      ;
; deadband:inst26|CE                        ; 20      ;
; deadband:inst25|CE                        ; 20      ;
; deadband:inst24|CE                        ; 20      ;
; deadband:inst23|CE                        ; 20      ;
; deadband:inst18|CE                        ; 20      ;
; deadband:inst17|CE                        ; 20      ;
; deadband:inst13|CE                        ; 20      ;
; deadband:inst12|CE                        ; 20      ;
; deadband:inst11|CE                        ; 20      ;
; deadband:inst10|CE                        ; 20      ;
; deadband:inst8|CE                         ; 20      ;
; SD~input                                  ; 16      ;
; XFPGA_READ:inst2|dsp2fpga1_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga8_reg[15]~1      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga7_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga6_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga5_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga4_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga3_reg[15]~0      ; 16      ;
; XFPGA_READ:inst2|dsp2fpga2_reg[15]~0      ; 16      ;
; XFPGA_WRITE:inst4|xdata[1]~20             ; 16      ;
; XFPGA_READ:inst2|xadd_reg[0]              ; 12      ;
; XFPGA_READ:inst2|xadd_reg[8]              ; 10      ;
; div_any:inst|global_cnt_rising[0]         ; 9       ;
; div_any:inst|global_cnt_rising[1]         ; 9       ;
; div_any:inst|global_cnt_rising[2]         ; 9       ;
; div_any:inst|global_cnt_rising[3]         ; 9       ;
; div_any:inst|global_cnt_rising[4]         ; 9       ;
; div_any:inst|global_cnt_rising[5]         ; 9       ;
; div_any:inst|global_cnt_rising[6]         ; 9       ;
; div_any:inst|global_cnt_rising[7]         ; 9       ;
; div_any:inst|global_cnt_rising[8]         ; 9       ;
; div_any:inst|global_cnt_rising[9]         ; 9       ;
; div_any:inst|global_cnt_rising[10]        ; 9       ;
; div_any:inst|global_cnt_rising[11]        ; 9       ;
; div_any:inst|global_cnt_rising[12]        ; 9       ;
; div_any:inst|global_cnt_rising[13]        ; 9       ;
; div_any:inst|global_cnt_rising[14]        ; 9       ;
; div_any:inst|global_cnt_rising[15]        ; 9       ;
; XWE0~input                                ; 8       ;
; XD[0]~input                               ; 8       ;
; XD[1]~input                               ; 8       ;
; XD[2]~input                               ; 8       ;
; XD[3]~input                               ; 8       ;
; XD[4]~input                               ; 8       ;
; XD[5]~input                               ; 8       ;
; XD[6]~input                               ; 8       ;
; XD[7]~input                               ; 8       ;
; XD[8]~input                               ; 8       ;
; XD[9]~input                               ; 8       ;
; XD[10]~input                              ; 8       ;
; XD[11]~input                              ; 8       ;
; XD[12]~input                              ; 8       ;
; XD[13]~input                              ; 8       ;
; XD[14]~input                              ; 8       ;
; XD[15]~input                              ; 8       ;
; XFPGA_READ:inst2|xadd_reg[1]              ; 7       ;
; XFPGA_WRITE:inst4|Equal1~5                ; 6       ;
; grid_duty:inst6|grid_judge                ; 6       ;
; grid_duty:inst6|grid_sector_shadow[2]     ; 6       ;
; grid_duty:inst6|grid_sector_shadow[1]     ; 6       ;
; rectifier_clk:inst5|Equal0~3              ; 6       ;
; grid_duty:inst6|grid_sector_shadow[0]     ; 6       ;
; XFPGA_READ:inst2|Equal1~0                 ; 4       ;
; XFPGA_WRITE:inst4|xdata[1]~18             ; 4       ;
; XFPGA_READ:inst2|xadd_reg[3]              ; 4       ;
; XFPGA_WRITE:inst4|Equal1~4                ; 4       ;
; XFPGA_READ:inst2|xadd_reg[2]              ; 4       ;
; XFPGA_WRITE:inst4|Equal3~1                ; 3       ;
; rectifier_clk:inst5|Equal4~0              ; 3       ;
; rectifier_clk:inst5|Equal3~0              ; 3       ;
; rectifier_clk:inst5|Equal5~0              ; 3       ;
; rectifier_clk:inst5|Equal1~0              ; 3       ;
; rectifier_clk:inst5|Equal2~0              ; 3       ;
; rectifier_clk:inst5|Equal0~4              ; 3       ;
; div_any:inst|cnt[13]                      ; 3       ;
; div_any:inst|cnt[14]                      ; 3       ;
; div_any:inst|cnt[15]                      ; 3       ;
; div_any:inst|cnt[12]                      ; 3       ;
; div_any:inst|cnt[11]                      ; 3       ;
; div_any:inst|cnt[10]                      ; 3       ;
; div_any:inst|cnt[8]                       ; 3       ;
; div_any:inst|cnt[9]                       ; 3       ;
; div_any:inst|cnt[7]                       ; 3       ;
; div_any:inst|cnt[4]                       ; 3       ;
; div_any:inst|cnt[5]                       ; 3       ;
; div_any:inst|cnt[6]                       ; 3       ;
; div_any:inst|cnt[3]                       ; 3       ;
; inverter_clk:inst22|Sp2                   ; 3       ;
; inverter_clk:inst21|Sp2                   ; 3       ;
; inverter_clk:inst16|Sp2                   ; 3       ;
; inverter_clk:inst22|Sp1                   ; 3       ;
; inverter_clk:inst21|Sp1                   ; 3       ;
; inverter_clk:inst16|Sp1                   ; 3       ;
; XFPGA_READ:inst2|dsp2fpga8[0]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[1]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[2]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[3]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[4]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[5]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[6]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[7]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[8]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[9]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[10]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[11]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[12]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[13]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[14]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga8[15]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[0]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[1]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[2]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[3]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[4]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[5]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[6]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[7]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[8]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[9]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[10]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[11]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[12]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[13]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[14]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga7[15]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[0]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[1]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[2]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[3]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[4]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[5]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[6]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[7]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[8]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[9]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[10]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[11]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[12]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[13]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[14]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga4[15]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[0]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[1]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[2]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[3]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[4]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[5]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[6]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[7]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[8]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[9]             ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[10]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[11]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[12]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[13]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[14]            ; 2       ;
; XFPGA_READ:inst2|dsp2fpga3[15]            ; 2       ;
; div_any:inst|cnt[0]                       ; 2       ;
; div_any:inst|cnt[1]                       ; 2       ;
; div_any:inst|cnt[2]                       ; 2       ;
; deadband:inst9|PWMOUT                     ; 2       ;
; inverter_clk:inst22|Sn                    ; 2       ;
; inverter_clk:inst21|Sn                    ; 2       ;
; inverter_clk:inst16|Sn                    ; 2       ;
; deadband:inst13|PWMOUT                    ; 2       ;
; deadband:inst12|PWMOUT                    ; 2       ;
; deadband:inst11|PWMOUT                    ; 2       ;
; deadband:inst10|PWMOUT                    ; 2       ;
; deadband:inst8|PWMOUT                     ; 2       ;
; div_any:inst|clkout                       ; 2       ;
; deadband:inst9|CNT[19]                    ; 2       ;
; deadband:inst9|CNT[18]                    ; 2       ;
; deadband:inst9|CNT[17]                    ; 2       ;
; deadband:inst9|CNT[16]                    ; 2       ;
; deadband:inst9|CNT[15]                    ; 2       ;
; deadband:inst9|CNT[14]                    ; 2       ;
; deadband:inst9|CNT[13]                    ; 2       ;
; deadband:inst9|CNT[12]                    ; 2       ;
; deadband:inst9|CNT[11]                    ; 2       ;
; deadband:inst9|CNT[10]                    ; 2       ;
; deadband:inst9|CNT[9]                     ; 2       ;
; deadband:inst9|CNT[1]                     ; 2       ;
; deadband:inst9|CNT[0]                     ; 2       ;
; deadband:inst9|CNT[2]                     ; 2       ;
; deadband:inst9|CNT[3]                     ; 2       ;
; deadband:inst9|CNT[7]                     ; 2       ;
; deadband:inst9|CNT[6]                     ; 2       ;
; deadband:inst9|CNT[5]                     ; 2       ;
; deadband:inst9|CNT[4]                     ; 2       ;
; deadband:inst9|CNT[8]                     ; 2       ;
; deadband:inst26|CNT[19]                   ; 2       ;
; deadband:inst26|CNT[18]                   ; 2       ;
; deadband:inst26|CNT[17]                   ; 2       ;
; deadband:inst26|CNT[16]                   ; 2       ;
; deadband:inst26|CNT[15]                   ; 2       ;
; deadband:inst26|CNT[14]                   ; 2       ;
; deadband:inst26|CNT[13]                   ; 2       ;
; deadband:inst26|CNT[7]                    ; 2       ;
; deadband:inst26|CNT[6]                    ; 2       ;
; deadband:inst26|CNT[5]                    ; 2       ;
; deadband:inst26|CNT[4]                    ; 2       ;
; deadband:inst26|CNT[8]                    ; 2       ;
; deadband:inst26|CNT[1]                    ; 2       ;
; deadband:inst26|CNT[0]                    ; 2       ;
; deadband:inst26|CNT[2]                    ; 2       ;
; deadband:inst26|CNT[3]                    ; 2       ;
; deadband:inst26|CNT[12]                   ; 2       ;
; deadband:inst26|CNT[11]                   ; 2       ;
; deadband:inst26|CNT[10]                   ; 2       ;
; deadband:inst26|CNT[9]                    ; 2       ;
; deadband:inst25|CNT[19]                   ; 2       ;
; deadband:inst25|CNT[18]                   ; 2       ;
; deadband:inst25|CNT[17]                   ; 2       ;
; deadband:inst25|CNT[16]                   ; 2       ;
; deadband:inst25|CNT[15]                   ; 2       ;
; deadband:inst25|CNT[14]                   ; 2       ;
; deadband:inst25|CNT[13]                   ; 2       ;
; deadband:inst25|CNT[7]                    ; 2       ;
; deadband:inst25|CNT[6]                    ; 2       ;
; deadband:inst25|CNT[5]                    ; 2       ;
; deadband:inst25|CNT[4]                    ; 2       ;
; deadband:inst25|CNT[8]                    ; 2       ;
; deadband:inst25|CNT[1]                    ; 2       ;
; deadband:inst25|CNT[0]                    ; 2       ;
; deadband:inst25|CNT[2]                    ; 2       ;
; deadband:inst25|CNT[3]                    ; 2       ;
; deadband:inst25|CNT[12]                   ; 2       ;
; deadband:inst25|CNT[11]                   ; 2       ;
; deadband:inst25|CNT[10]                   ; 2       ;
; deadband:inst25|CNT[9]                    ; 2       ;
; deadband:inst24|CNT[19]                   ; 2       ;
; deadband:inst24|CNT[18]                   ; 2       ;
; deadband:inst24|CNT[17]                   ; 2       ;
; deadband:inst24|CNT[16]                   ; 2       ;
; deadband:inst24|CNT[15]                   ; 2       ;
; deadband:inst24|CNT[14]                   ; 2       ;
; deadband:inst24|CNT[13]                   ; 2       ;
; deadband:inst24|CNT[12]                   ; 2       ;
; deadband:inst24|CNT[11]                   ; 2       ;
; deadband:inst24|CNT[10]                   ; 2       ;
; deadband:inst24|CNT[9]                    ; 2       ;
; deadband:inst24|CNT[7]                    ; 2       ;
; deadband:inst24|CNT[6]                    ; 2       ;
; deadband:inst24|CNT[5]                    ; 2       ;
; deadband:inst24|CNT[4]                    ; 2       ;
; deadband:inst24|CNT[8]                    ; 2       ;
; deadband:inst24|CNT[1]                    ; 2       ;
; deadband:inst24|CNT[0]                    ; 2       ;
; deadband:inst24|CNT[2]                    ; 2       ;
; deadband:inst24|CNT[3]                    ; 2       ;
; deadband:inst23|CNT[19]                   ; 2       ;
; deadband:inst23|CNT[18]                   ; 2       ;
; deadband:inst23|CNT[17]                   ; 2       ;
; deadband:inst23|CNT[16]                   ; 2       ;
; deadband:inst23|CNT[15]                   ; 2       ;
; deadband:inst23|CNT[14]                   ; 2       ;
; deadband:inst23|CNT[13]                   ; 2       ;
; deadband:inst23|CNT[12]                   ; 2       ;
; deadband:inst23|CNT[11]                   ; 2       ;
; deadband:inst23|CNT[10]                   ; 2       ;
; deadband:inst23|CNT[9]                    ; 2       ;
; deadband:inst23|CNT[1]                    ; 2       ;
; deadband:inst23|CNT[0]                    ; 2       ;
; deadband:inst23|CNT[2]                    ; 2       ;
; deadband:inst23|CNT[3]                    ; 2       ;
; deadband:inst23|CNT[7]                    ; 2       ;
; deadband:inst23|CNT[6]                    ; 2       ;
; deadband:inst23|CNT[5]                    ; 2       ;
; deadband:inst23|CNT[4]                    ; 2       ;
; deadband:inst23|CNT[8]                    ; 2       ;
; deadband:inst18|CNT[19]                   ; 2       ;
; deadband:inst18|CNT[18]                   ; 2       ;
; deadband:inst18|CNT[17]                   ; 2       ;
; deadband:inst18|CNT[16]                   ; 2       ;
; deadband:inst18|CNT[15]                   ; 2       ;
; deadband:inst18|CNT[14]                   ; 2       ;
; deadband:inst18|CNT[13]                   ; 2       ;
; deadband:inst18|CNT[12]                   ; 2       ;
; deadband:inst18|CNT[11]                   ; 2       ;
; deadband:inst18|CNT[10]                   ; 2       ;
; deadband:inst18|CNT[9]                    ; 2       ;
; deadband:inst18|CNT[7]                    ; 2       ;
; deadband:inst18|CNT[6]                    ; 2       ;
; deadband:inst18|CNT[5]                    ; 2       ;
; deadband:inst18|CNT[4]                    ; 2       ;
; deadband:inst18|CNT[8]                    ; 2       ;
; deadband:inst18|CNT[1]                    ; 2       ;
; deadband:inst18|CNT[0]                    ; 2       ;
; deadband:inst18|CNT[2]                    ; 2       ;
; deadband:inst18|CNT[3]                    ; 2       ;
; deadband:inst17|CNT[19]                   ; 2       ;
; deadband:inst17|CNT[18]                   ; 2       ;
; deadband:inst17|CNT[17]                   ; 2       ;
; deadband:inst17|CNT[16]                   ; 2       ;
; deadband:inst17|CNT[15]                   ; 2       ;
; deadband:inst17|CNT[14]                   ; 2       ;
; deadband:inst17|CNT[13]                   ; 2       ;
; deadband:inst17|CNT[7]                    ; 2       ;
; deadband:inst17|CNT[6]                    ; 2       ;
; deadband:inst17|CNT[5]                    ; 2       ;
; deadband:inst17|CNT[4]                    ; 2       ;
; deadband:inst17|CNT[8]                    ; 2       ;
; deadband:inst17|CNT[1]                    ; 2       ;
; deadband:inst17|CNT[0]                    ; 2       ;
; deadband:inst17|CNT[2]                    ; 2       ;
; deadband:inst17|CNT[3]                    ; 2       ;
; deadband:inst17|CNT[12]                   ; 2       ;
; deadband:inst17|CNT[11]                   ; 2       ;
; deadband:inst17|CNT[10]                   ; 2       ;
; deadband:inst17|CNT[9]                    ; 2       ;
; deadband:inst13|CNT[19]                   ; 2       ;
; deadband:inst13|CNT[18]                   ; 2       ;
; deadband:inst13|CNT[17]                   ; 2       ;
; deadband:inst13|CNT[16]                   ; 2       ;
; deadband:inst13|CNT[15]                   ; 2       ;
; deadband:inst13|CNT[14]                   ; 2       ;
; deadband:inst13|CNT[13]                   ; 2       ;
; deadband:inst13|CNT[7]                    ; 2       ;
; deadband:inst13|CNT[6]                    ; 2       ;
; deadband:inst13|CNT[5]                    ; 2       ;
; deadband:inst13|CNT[4]                    ; 2       ;
; deadband:inst13|CNT[8]                    ; 2       ;
; deadband:inst13|CNT[1]                    ; 2       ;
; deadband:inst13|CNT[0]                    ; 2       ;
; deadband:inst13|CNT[2]                    ; 2       ;
; deadband:inst13|CNT[3]                    ; 2       ;
; deadband:inst13|CNT[12]                   ; 2       ;
; deadband:inst13|CNT[11]                   ; 2       ;
; deadband:inst13|CNT[10]                   ; 2       ;
; deadband:inst13|CNT[9]                    ; 2       ;
; deadband:inst12|CNT[19]                   ; 2       ;
; deadband:inst12|CNT[18]                   ; 2       ;
; deadband:inst12|CNT[17]                   ; 2       ;
; deadband:inst12|CNT[16]                   ; 2       ;
; deadband:inst12|CNT[15]                   ; 2       ;
; deadband:inst12|CNT[14]                   ; 2       ;
; deadband:inst12|CNT[13]                   ; 2       ;
; deadband:inst12|CNT[7]                    ; 2       ;
; deadband:inst12|CNT[6]                    ; 2       ;
; deadband:inst12|CNT[5]                    ; 2       ;
; deadband:inst12|CNT[4]                    ; 2       ;
; deadband:inst12|CNT[8]                    ; 2       ;
; deadband:inst12|CNT[1]                    ; 2       ;
; deadband:inst12|CNT[0]                    ; 2       ;
; deadband:inst12|CNT[2]                    ; 2       ;
; deadband:inst12|CNT[3]                    ; 2       ;
; deadband:inst12|CNT[12]                   ; 2       ;
; deadband:inst12|CNT[11]                   ; 2       ;
; deadband:inst12|CNT[10]                   ; 2       ;
; deadband:inst12|CNT[9]                    ; 2       ;
; deadband:inst11|CNT[19]                   ; 2       ;
; deadband:inst11|CNT[18]                   ; 2       ;
; deadband:inst11|CNT[17]                   ; 2       ;
; deadband:inst11|CNT[16]                   ; 2       ;
; deadband:inst11|CNT[15]                   ; 2       ;
; deadband:inst11|CNT[14]                   ; 2       ;
; deadband:inst11|CNT[13]                   ; 2       ;
; deadband:inst11|CNT[7]                    ; 2       ;
; deadband:inst11|CNT[6]                    ; 2       ;
; deadband:inst11|CNT[5]                    ; 2       ;
; deadband:inst11|CNT[4]                    ; 2       ;
; deadband:inst11|CNT[8]                    ; 2       ;
; deadband:inst11|CNT[1]                    ; 2       ;
; deadband:inst11|CNT[0]                    ; 2       ;
; deadband:inst11|CNT[2]                    ; 2       ;
; deadband:inst11|CNT[3]                    ; 2       ;
; deadband:inst11|CNT[12]                   ; 2       ;
; deadband:inst11|CNT[11]                   ; 2       ;
; deadband:inst11|CNT[10]                   ; 2       ;
; deadband:inst11|CNT[9]                    ; 2       ;
; deadband:inst10|CNT[19]                   ; 2       ;
; deadband:inst10|CNT[18]                   ; 2       ;
; deadband:inst10|CNT[17]                   ; 2       ;
; deadband:inst10|CNT[16]                   ; 2       ;
; deadband:inst10|CNT[15]                   ; 2       ;
; deadband:inst10|CNT[14]                   ; 2       ;
; deadband:inst10|CNT[13]                   ; 2       ;
; deadband:inst10|CNT[12]                   ; 2       ;
; deadband:inst10|CNT[11]                   ; 2       ;
; deadband:inst10|CNT[10]                   ; 2       ;
; deadband:inst10|CNT[9]                    ; 2       ;
; deadband:inst10|CNT[7]                    ; 2       ;
; deadband:inst10|CNT[6]                    ; 2       ;
; deadband:inst10|CNT[5]                    ; 2       ;
; deadband:inst10|CNT[4]                    ; 2       ;
; deadband:inst10|CNT[8]                    ; 2       ;
; deadband:inst10|CNT[1]                    ; 2       ;
; deadband:inst10|CNT[0]                    ; 2       ;
; deadband:inst10|CNT[2]                    ; 2       ;
; deadband:inst10|CNT[3]                    ; 2       ;
; deadband:inst8|CNT[19]                    ; 2       ;
; deadband:inst8|CNT[18]                    ; 2       ;
; deadband:inst8|CNT[17]                    ; 2       ;
; deadband:inst8|CNT[16]                    ; 2       ;
; deadband:inst8|CNT[15]                    ; 2       ;
; deadband:inst8|CNT[14]                    ; 2       ;
; deadband:inst8|CNT[13]                    ; 2       ;
; deadband:inst8|CNT[12]                    ; 2       ;
; deadband:inst8|CNT[11]                    ; 2       ;
; deadband:inst8|CNT[10]                    ; 2       ;
; deadband:inst8|CNT[9]                     ; 2       ;
; deadband:inst8|CNT[7]                     ; 2       ;
; deadband:inst8|CNT[6]                     ; 2       ;
; deadband:inst8|CNT[5]                     ; 2       ;
; deadband:inst8|CNT[4]                     ; 2       ;
; deadband:inst8|CNT[8]                     ; 2       ;
; deadband:inst8|CNT[1]                     ; 2       ;
; deadband:inst8|CNT[0]                     ; 2       ;
; deadband:inst8|CNT[2]                     ; 2       ;
; deadband:inst8|CNT[3]                     ; 2       ;
; rectifier_clk:inst5|San                   ; 2       ;
; rectifier_clk:inst5|Scn                   ; 2       ;
; rectifier_clk:inst5|Scp                   ; 2       ;
; rectifier_clk:inst5|Sbn                   ; 2       ;
; rectifier_clk:inst5|Sbp                   ; 2       ;
; rectifier_clk:inst5|Sap                   ; 2       ;
; XA[0]~input                               ; 1       ;
; XA[8]~input                               ; 1       ;
; XA[3]~input                               ; 1       ;
; XA[4]~input                               ; 1       ;
; XA[5]~input                               ; 1       ;
; XA[6]~input                               ; 1       ;
; XA[7]~input                               ; 1       ;
; XA[9]~input                               ; 1       ;
; XA[10]~input                              ; 1       ;
; XA[11]~input                              ; 1       ;
; XA[12]~input                              ; 1       ;
; XA[13]~input                              ; 1       ;
; XA[14]~input                              ; 1       ;
; XA[15]~input                              ; 1       ;
; XA[16]~input                              ; 1       ;
; XA[17]~input                              ; 1       ;
; XA[18]~input                              ; 1       ;
; XA[19]~input                              ; 1       ;
; XA[2]~input                               ; 1       ;
; XA[1]~input                               ; 1       ;
; XRD~input                                 ; 1       ;
; CLKIN~input                               ; 1       ;
; DOV~input                                 ; 1       ;
; inverter_clk:inst22|LessThan0~30_wirecell ; 1       ;
; inverter_clk:inst21|LessThan0~30_wirecell ; 1       ;
; inverter_clk:inst16|LessThan0~30_wirecell ; 1       ;
; grid_duty:inst6|grid_judge~0              ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[15]~0      ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1_reg[15]        ; 1       ;
; XFPGA_WRITE:inst4|Selector2~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[0]        ; 1       ;
; XFPGA_WRITE:inst4|Selector2~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[0]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[0]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[0]        ; 1       ;
; XFPGA_WRITE:inst4|Selector1~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[1]        ; 1       ;
; XFPGA_WRITE:inst4|Selector1~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[1]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[1]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[1]        ; 1       ;
; XFPGA_WRITE:inst4|Selector3~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[2]        ; 1       ;
; XFPGA_WRITE:inst4|Selector3~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[2]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[2]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[2]        ; 1       ;
; XFPGA_WRITE:inst4|Selector4~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[3]        ; 1       ;
; XFPGA_WRITE:inst4|Selector4~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[3]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[3]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[3]        ; 1       ;
; XFPGA_WRITE:inst4|Selector5~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[4]        ; 1       ;
; XFPGA_WRITE:inst4|Selector5~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[4]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[4]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[4]        ; 1       ;
; XFPGA_WRITE:inst4|Selector6~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[5]        ; 1       ;
; XFPGA_WRITE:inst4|Selector6~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[5]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[5]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[5]        ; 1       ;
; XFPGA_WRITE:inst4|Selector7~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[6]        ; 1       ;
; XFPGA_WRITE:inst4|Selector7~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[6]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[6]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[6]        ; 1       ;
; XFPGA_WRITE:inst4|Selector8~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[7]        ; 1       ;
; XFPGA_WRITE:inst4|Selector8~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[7]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[7]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[7]        ; 1       ;
; XFPGA_WRITE:inst4|Selector9~1             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[8]        ; 1       ;
; XFPGA_WRITE:inst4|Selector9~0             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[8]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[8]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[8]        ; 1       ;
; XFPGA_WRITE:inst4|Selector10~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[9]        ; 1       ;
; XFPGA_WRITE:inst4|Selector10~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[9]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[9]        ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[9]        ; 1       ;
; XFPGA_WRITE:inst4|Selector11~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[10]       ; 1       ;
; XFPGA_WRITE:inst4|Selector11~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[10]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[10]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[10]       ; 1       ;
; XFPGA_WRITE:inst4|Selector12~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[11]       ; 1       ;
; XFPGA_WRITE:inst4|Selector12~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[11]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[11]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[11]       ; 1       ;
; XFPGA_WRITE:inst4|Selector13~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[12]       ; 1       ;
; XFPGA_WRITE:inst4|Selector13~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[12]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[12]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[12]       ; 1       ;
; XFPGA_WRITE:inst4|Selector14~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[13]       ; 1       ;
; XFPGA_WRITE:inst4|Selector14~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[13]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[13]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[13]       ; 1       ;
; XFPGA_WRITE:inst4|Selector15~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[14]       ; 1       ;
; XFPGA_WRITE:inst4|Selector15~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[14]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[14]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[14]       ; 1       ;
; XFPGA_WRITE:inst4|xdata[1]~19             ; 1       ;
; XFPGA_WRITE:inst4|Selector16~1            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp4_reg[15]       ; 1       ;
; XFPGA_WRITE:inst4|Selector16~0            ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp1_reg[15]       ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp2_reg[15]       ; 1       ;
; XFPGA_WRITE:inst4|Equal3~0                ; 1       ;
; XFPGA_WRITE:inst4|Equal1~3                ; 1       ;
; XFPGA_READ:inst2|xadd_reg[4]              ; 1       ;
; XFPGA_READ:inst2|xadd_reg[5]              ; 1       ;
; XFPGA_READ:inst2|xadd_reg[6]              ; 1       ;
; XFPGA_WRITE:inst4|Equal1~2                ; 1       ;
; XFPGA_READ:inst2|xadd_reg[7]              ; 1       ;
; XFPGA_READ:inst2|xadd_reg[9]              ; 1       ;
; XFPGA_READ:inst2|xadd_reg[10]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[11]             ; 1       ;
; XFPGA_WRITE:inst4|Equal1~1                ; 1       ;
; XFPGA_READ:inst2|xadd_reg[12]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[13]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[14]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[15]             ; 1       ;
; XFPGA_WRITE:inst4|Equal1~0                ; 1       ;
; XFPGA_READ:inst2|xadd_reg[16]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[17]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[18]             ; 1       ;
; XFPGA_READ:inst2|xadd_reg[19]             ; 1       ;
; XFPGA_WRITE:inst4|fpga2dsp3_reg[15]       ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga8_reg[15]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga7_reg[15]        ; 1       ;
; inverter_clk:inst22|Sp                    ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6_reg[15]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5_reg[15]        ; 1       ;
; inverter_clk:inst21|Sp                    ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga4_reg[15]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[0]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga3_reg[15]        ; 1       ;
; inverter_clk:inst16|Sp                    ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[0]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[1]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[2]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[3]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[4]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[5]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[6]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[7]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[8]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[9]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[10]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[11]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[12]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[13]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[14]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga1[15]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[2]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[1]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[3]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[4]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[5]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[6]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[7]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[8]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[9]         ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[10]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[11]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[12]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[13]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[14]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[15]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2_reg[0]         ; 1       ;
; XFPGA_WRITE:inst4|xdata[0]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[0]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[1]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[1]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[2]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[2]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[3]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[3]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[4]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[4]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[5]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[5]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[6]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[6]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[7]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[7]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[8]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[8]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[9]~en             ; 1       ;
; XFPGA_WRITE:inst4|xdata[9]~reg0           ; 1       ;
; XFPGA_WRITE:inst4|xdata[10]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[10]~reg0          ; 1       ;
; XFPGA_WRITE:inst4|xdata[11]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[11]~reg0          ; 1       ;
; XFPGA_WRITE:inst4|xdata[12]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[12]~reg0          ; 1       ;
; XFPGA_WRITE:inst4|xdata[13]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[13]~reg0          ; 1       ;
; XFPGA_WRITE:inst4|xdata[14]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[14]~reg0          ; 1       ;
; XFPGA_WRITE:inst4|xdata[15]~en            ; 1       ;
; XFPGA_WRITE:inst4|xdata[15]~reg0          ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[0]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[1]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[2]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[3]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[4]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[5]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[6]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[7]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[8]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[9]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[10]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[11]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[12]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[13]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[14]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga6[15]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[0]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[1]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[2]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[3]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[4]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[5]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[6]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[7]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[8]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[9]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[10]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[11]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[12]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[13]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[14]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga5[15]            ; 1       ;
; grid_duty:inst6|grid_dm_shadow[0]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[1]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[2]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[3]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[4]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[5]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[6]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[7]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[8]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[9]         ; 1       ;
; grid_duty:inst6|grid_dm_shadow[10]        ; 1       ;
; grid_duty:inst6|grid_dm_shadow[11]        ; 1       ;
; grid_duty:inst6|grid_dm_shadow[12]        ; 1       ;
; grid_duty:inst6|grid_dm_shadow[13]        ; 1       ;
; grid_duty:inst6|grid_dm_shadow[14]        ; 1       ;
; grid_duty:inst6|grid_dm_shadow[15]        ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[2]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[1]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[3]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[4]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[5]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[6]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[7]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[8]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[9]             ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[10]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[11]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[12]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[13]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[14]            ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[15]            ; 1       ;
; grid_duty:inst6|Equal0~3                  ; 1       ;
; grid_duty:inst6|Equal0~2                  ; 1       ;
; grid_duty:inst6|Equal0~1                  ; 1       ;
; grid_duty:inst6|Equal0~0                  ; 1       ;
; XFPGA_READ:inst2|dsp2fpga2[0]             ; 1       ;
; div_any:inst|cnt~18                       ; 1       ;
; div_any:inst|cnt~17                       ; 1       ;
; div_any:inst|cnt~16                       ; 1       ;
; div_any:inst|cnt~15                       ; 1       ;
; div_any:inst|cnt[14]~14                   ; 1       ;
; div_any:inst|cnt[15]~13                   ; 1       ;
; div_any:inst|cnt~12                       ; 1       ;
; div_any:inst|cnt~11                       ; 1       ;
; div_any:inst|cnt~10                       ; 1       ;
; div_any:inst|cnt~9                        ; 1       ;
; div_any:inst|cnt~8                        ; 1       ;
; div_any:inst|cnt~7                        ; 1       ;
; div_any:inst|cnt~6                        ; 1       ;
; div_any:inst|cnt~5                        ; 1       ;
; div_any:inst|cnt~4                        ; 1       ;
; div_any:inst|cnt~3                        ; 1       ;
; rectifier_clk:inst5|San~0                 ; 1       ;
; deadband:inst9|LessThan0~6                ; 1       ;
; deadband:inst9|LessThan0~5                ; 1       ;
; deadband:inst9|LessThan0~4                ; 1       ;
; deadband:inst9|LessThan0~3                ; 1       ;
; deadband:inst9|LessThan0~2                ; 1       ;
; deadband:inst9|LessThan0~1                ; 1       ;
; deadband:inst9|LessThan0~0                ; 1       ;
; deadband:inst26|LessThan0~6               ; 1       ;
; deadband:inst26|LessThan0~5               ; 1       ;
; deadband:inst26|LessThan0~4               ; 1       ;
; deadband:inst26|LessThan0~3               ; 1       ;
; deadband:inst26|LessThan0~2               ; 1       ;
; deadband:inst26|LessThan0~1               ; 1       ;
; deadband:inst26|LessThan0~0               ; 1       ;
; inverter_clk:inst22|Sn~0                  ; 1       ;
; inverter_clk:inst22|Sp2~0                 ; 1       ;
; inverter_clk:inst22|T2_shadow[0]          ; 1       ;
; inverter_clk:inst22|T2_shadow[1]          ; 1       ;
; inverter_clk:inst22|T2_shadow[2]          ; 1       ;
; inverter_clk:inst22|T2_shadow[3]          ; 1       ;
; inverter_clk:inst22|T2_shadow[4]          ; 1       ;
; inverter_clk:inst22|T2_shadow[5]          ; 1       ;
; inverter_clk:inst22|T2_shadow[6]          ; 1       ;
; inverter_clk:inst22|T2_shadow[7]          ; 1       ;
; inverter_clk:inst22|T2_shadow[8]          ; 1       ;
; inverter_clk:inst22|T2_shadow[9]          ; 1       ;
; inverter_clk:inst22|T2_shadow[10]         ; 1       ;
; inverter_clk:inst22|T2_shadow[11]         ; 1       ;
; inverter_clk:inst22|T2_shadow[12]         ; 1       ;
; inverter_clk:inst22|T2_shadow[13]         ; 1       ;
; inverter_clk:inst22|T2_shadow[14]         ; 1       ;
; inverter_clk:inst22|T2_shadow[15]         ; 1       ;
; inverter_clk:inst22|T1_shadow[0]          ; 1       ;
; inverter_clk:inst22|T1_shadow[1]          ; 1       ;
; inverter_clk:inst22|T1_shadow[2]          ; 1       ;
; inverter_clk:inst22|T1_shadow[3]          ; 1       ;
; inverter_clk:inst22|T1_shadow[4]          ; 1       ;
; inverter_clk:inst22|T1_shadow[5]          ; 1       ;
; inverter_clk:inst22|T1_shadow[6]          ; 1       ;
; inverter_clk:inst22|T1_shadow[7]          ; 1       ;
; inverter_clk:inst22|T1_shadow[8]          ; 1       ;
; inverter_clk:inst22|T1_shadow[9]          ; 1       ;
; inverter_clk:inst22|T1_shadow[10]         ; 1       ;
; inverter_clk:inst22|T1_shadow[11]         ; 1       ;
; inverter_clk:inst22|T1_shadow[12]         ; 1       ;
; inverter_clk:inst22|T1_shadow[13]         ; 1       ;
; inverter_clk:inst22|T1_shadow[14]         ; 1       ;
; inverter_clk:inst22|T1_shadow[15]         ; 1       ;
; deadband:inst25|LessThan0~6               ; 1       ;
; deadband:inst25|LessThan0~5               ; 1       ;
; deadband:inst25|LessThan0~4               ; 1       ;
; deadband:inst25|LessThan0~3               ; 1       ;
; deadband:inst25|LessThan0~2               ; 1       ;
; deadband:inst25|LessThan0~1               ; 1       ;
; deadband:inst25|LessThan0~0               ; 1       ;
; deadband:inst24|LessThan0~6               ; 1       ;
; deadband:inst24|LessThan0~5               ; 1       ;
; deadband:inst24|LessThan0~4               ; 1       ;
; deadband:inst24|LessThan0~3               ; 1       ;
; deadband:inst24|LessThan0~2               ; 1       ;
; deadband:inst24|LessThan0~1               ; 1       ;
; deadband:inst24|LessThan0~0               ; 1       ;
; inverter_clk:inst21|Sn~0                  ; 1       ;
; inverter_clk:inst21|Sp2~0                 ; 1       ;
; inverter_clk:inst21|T2_shadow[0]          ; 1       ;
; inverter_clk:inst21|T2_shadow[1]          ; 1       ;
; inverter_clk:inst21|T2_shadow[2]          ; 1       ;
; inverter_clk:inst21|T2_shadow[3]          ; 1       ;
; inverter_clk:inst21|T2_shadow[4]          ; 1       ;
; inverter_clk:inst21|T2_shadow[5]          ; 1       ;
; inverter_clk:inst21|T2_shadow[6]          ; 1       ;
; inverter_clk:inst21|T2_shadow[7]          ; 1       ;
; inverter_clk:inst21|T2_shadow[8]          ; 1       ;
; inverter_clk:inst21|T2_shadow[9]          ; 1       ;
; inverter_clk:inst21|T2_shadow[10]         ; 1       ;
; inverter_clk:inst21|T2_shadow[11]         ; 1       ;
; inverter_clk:inst21|T2_shadow[12]         ; 1       ;
; inverter_clk:inst21|T2_shadow[13]         ; 1       ;
; inverter_clk:inst21|T2_shadow[14]         ; 1       ;
; inverter_clk:inst21|T2_shadow[15]         ; 1       ;
; inverter_clk:inst21|T1_shadow[0]          ; 1       ;
; inverter_clk:inst21|T1_shadow[1]          ; 1       ;
; inverter_clk:inst21|T1_shadow[2]          ; 1       ;
; inverter_clk:inst21|T1_shadow[3]          ; 1       ;
; inverter_clk:inst21|T1_shadow[4]          ; 1       ;
; inverter_clk:inst21|T1_shadow[5]          ; 1       ;
; inverter_clk:inst21|T1_shadow[6]          ; 1       ;
; inverter_clk:inst21|T1_shadow[7]          ; 1       ;
; inverter_clk:inst21|T1_shadow[8]          ; 1       ;
; inverter_clk:inst21|T1_shadow[9]          ; 1       ;
; inverter_clk:inst21|T1_shadow[10]         ; 1       ;
; inverter_clk:inst21|T1_shadow[11]         ; 1       ;
; inverter_clk:inst21|T1_shadow[12]         ; 1       ;
; inverter_clk:inst21|T1_shadow[13]         ; 1       ;
; inverter_clk:inst21|T1_shadow[14]         ; 1       ;
; inverter_clk:inst21|T1_shadow[15]         ; 1       ;
; deadband:inst23|LessThan0~6               ; 1       ;
; deadband:inst23|LessThan0~5               ; 1       ;
; deadband:inst23|LessThan0~4               ; 1       ;
; deadband:inst23|LessThan0~3               ; 1       ;
; deadband:inst23|LessThan0~2               ; 1       ;
; deadband:inst23|LessThan0~1               ; 1       ;
; deadband:inst23|LessThan0~0               ; 1       ;
; deadband:inst18|LessThan0~6               ; 1       ;
; deadband:inst18|LessThan0~5               ; 1       ;
; deadband:inst18|LessThan0~4               ; 1       ;
; deadband:inst18|LessThan0~3               ; 1       ;
; deadband:inst18|LessThan0~2               ; 1       ;
; deadband:inst18|LessThan0~1               ; 1       ;
; deadband:inst18|LessThan0~0               ; 1       ;
; inverter_clk:inst16|Sn~0                  ; 1       ;
; inverter_clk:inst16|Sp2~0                 ; 1       ;
; inverter_clk:inst16|T2_shadow[0]          ; 1       ;
; inverter_clk:inst16|T2_shadow[1]          ; 1       ;
; inverter_clk:inst16|T2_shadow[2]          ; 1       ;
; inverter_clk:inst16|T2_shadow[3]          ; 1       ;
; inverter_clk:inst16|T2_shadow[4]          ; 1       ;
; inverter_clk:inst16|T2_shadow[5]          ; 1       ;
; inverter_clk:inst16|T2_shadow[6]          ; 1       ;
; inverter_clk:inst16|T2_shadow[7]          ; 1       ;
; inverter_clk:inst16|T2_shadow[8]          ; 1       ;
; inverter_clk:inst16|T2_shadow[9]          ; 1       ;
; inverter_clk:inst16|T2_shadow[10]         ; 1       ;
; inverter_clk:inst16|T2_shadow[11]         ; 1       ;
; inverter_clk:inst16|T2_shadow[12]         ; 1       ;
; inverter_clk:inst16|T2_shadow[13]         ; 1       ;
; inverter_clk:inst16|T2_shadow[14]         ; 1       ;
; inverter_clk:inst16|T2_shadow[15]         ; 1       ;
; inverter_clk:inst16|T1_shadow[0]          ; 1       ;
; inverter_clk:inst16|T1_shadow[1]          ; 1       ;
; inverter_clk:inst16|T1_shadow[2]          ; 1       ;
; inverter_clk:inst16|T1_shadow[3]          ; 1       ;
; inverter_clk:inst16|T1_shadow[4]          ; 1       ;
; inverter_clk:inst16|T1_shadow[5]          ; 1       ;
; inverter_clk:inst16|T1_shadow[6]          ; 1       ;
; inverter_clk:inst16|T1_shadow[7]          ; 1       ;
; inverter_clk:inst16|T1_shadow[8]          ; 1       ;
; inverter_clk:inst16|T1_shadow[9]          ; 1       ;
; inverter_clk:inst16|T1_shadow[10]         ; 1       ;
; inverter_clk:inst16|T1_shadow[11]         ; 1       ;
; inverter_clk:inst16|T1_shadow[12]         ; 1       ;
; inverter_clk:inst16|T1_shadow[13]         ; 1       ;
; inverter_clk:inst16|T1_shadow[14]         ; 1       ;
; inverter_clk:inst16|T1_shadow[15]         ; 1       ;
; deadband:inst17|LessThan0~6               ; 1       ;
; deadband:inst17|LessThan0~5               ; 1       ;
; deadband:inst17|LessThan0~4               ; 1       ;
; deadband:inst17|LessThan0~3               ; 1       ;
; deadband:inst17|LessThan0~2               ; 1       ;
; deadband:inst17|LessThan0~1               ; 1       ;
; deadband:inst17|LessThan0~0               ; 1       ;
; rectifier_clk:inst5|Scn~0                 ; 1       ;
; deadband:inst13|LessThan0~6               ; 1       ;
; deadband:inst13|LessThan0~5               ; 1       ;
; deadband:inst13|LessThan0~4               ; 1       ;
; deadband:inst13|LessThan0~3               ; 1       ;
; deadband:inst13|LessThan0~2               ; 1       ;
; deadband:inst13|LessThan0~1               ; 1       ;
; deadband:inst13|LessThan0~0               ; 1       ;
; rectifier_clk:inst5|Scp~0                 ; 1       ;
; deadband:inst12|LessThan0~6               ; 1       ;
; deadband:inst12|LessThan0~5               ; 1       ;
; deadband:inst12|LessThan0~4               ; 1       ;
; deadband:inst12|LessThan0~3               ; 1       ;
; deadband:inst12|LessThan0~2               ; 1       ;
; deadband:inst12|LessThan0~1               ; 1       ;
; deadband:inst12|LessThan0~0               ; 1       ;
; rectifier_clk:inst5|Sbn~0                 ; 1       ;
+-------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 848 / 116,715 ( < 1 % ) ;
; C16 interconnects           ; 82 / 3,886 ( 2 % )      ;
; C4 interconnects            ; 419 / 73,752 ( < 1 % )  ;
; Direct links                ; 102 / 116,715 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )         ;
; Local interconnects         ; 574 / 39,600 ( 1 % )    ;
; R24 interconnects           ; 60 / 3,777 ( 2 % )      ;
; R4 interconnects            ; 556 / 99,858 ( < 1 % )  ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 4                            ;
; 12                                          ; 5                            ;
; 13                                          ; 14                           ;
; 14                                          ; 7                            ;
; 15                                          ; 8                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 67                           ;
; 1 Clock                            ; 68                           ;
; 1 Clock enable                     ; 33                           ;
; 1 Sync. clear                      ; 17                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.47) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 8                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 14                           ;
; 24                                           ; 4                            ;
; 25                                           ; 6                            ;
; 26                                           ; 2                            ;
; 27                                           ; 6                            ;
; 28                                           ; 11                           ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.05) ; Number of LABs  (Total = 76) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 11                           ;
; 2                                               ; 19                           ;
; 3                                               ; 7                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 6                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 4                            ;
; 12                                              ; 5                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 4                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.01) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 7                            ;
; 4                                            ; 7                            ;
; 5                                            ; 1                            ;
; 6                                            ; 13                           ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 5                            ;
; 10                                           ; 2                            ;
; 11                                           ; 5                            ;
; 12                                           ; 2                            ;
; 13                                           ; 5                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 5                            ;
; 17                                           ; 7                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 64        ; 0            ; 64        ; 0            ; 0            ; 64        ; 64        ; 0            ; 64        ; 64        ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 64        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 64           ; 0         ; 64           ; 64           ; 0         ; 0         ; 64           ; 0         ; 0         ; 64           ; 64           ; 64           ; 64           ; 22           ; 64           ; 64           ; 22           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ; 0         ; 64           ; 64           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; XINT3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMC3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMC4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMC5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMC6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMD6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMB8              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMA8              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWMB7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XD[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DOV                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLKIN              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XRD                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XWE0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[19]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[18]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XA[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C40Q240C8 for design "DSP_FPGA_IMC_PMSM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C16Q240C8 is compatible
    Info (176445): Device EP3C25Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'DSP_FPGA_IMC_PMSM.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        CLKIN
    Info (332111):   10.000 inst3|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node MainPLL:inst3|altpll:altpll_component|MainPLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node RST~input (placed in PIN 224 (DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[15]~reg0
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[15]~en
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[14]~reg0
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[14]~en
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[13]~reg0
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[13]~en
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[12]~reg0
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[12]~en
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[11]~reg0
        Info (176357): Destination node XFPGA_WRITE:inst4|xdata[11]~en
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LED4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMB6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMC1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMC2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMC7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMC8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PWMD7" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 42 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin XD[15] uses I/O standard 3.3-V LVTTL at 197
    Info (169178): Pin XD[14] uses I/O standard 3.3-V LVTTL at 196
    Info (169178): Pin XD[13] uses I/O standard 3.3-V LVTTL at 195
    Info (169178): Pin XD[12] uses I/O standard 3.3-V LVTTL at 194
    Info (169178): Pin XD[11] uses I/O standard 3.3-V LVTTL at 189
    Info (169178): Pin XD[10] uses I/O standard 3.3-V LVTTL at 188
    Info (169178): Pin XD[9] uses I/O standard 3.3-V LVTTL at 187
    Info (169178): Pin XD[8] uses I/O standard 3.3-V LVTTL at 186
    Info (169178): Pin XD[7] uses I/O standard 3.3-V LVTTL at 185
    Info (169178): Pin XD[6] uses I/O standard 3.3-V LVTTL at 184
    Info (169178): Pin XD[5] uses I/O standard 3.3-V LVTTL at 183
    Info (169178): Pin XD[4] uses I/O standard 3.3-V LVTTL at 177
    Info (169178): Pin XD[3] uses I/O standard 3.3-V LVTTL at 176
    Info (169178): Pin XD[2] uses I/O standard 3.3-V LVTTL at 173
    Info (169178): Pin XD[1] uses I/O standard 3.3-V LVTTL at 171
    Info (169178): Pin XD[0] uses I/O standard 3.3-V LVTTL at 169
    Info (169178): Pin SD uses I/O standard 3.3-V LVTTL at 201
    Info (169178): Pin DOV uses I/O standard 3.3-V LVTTL at 203
    Info (169178): Pin RST uses I/O standard 3.3-V LVTTL at 224
    Info (169178): Pin CLKIN uses I/O standard 3.3-V LVTTL at 210
    Info (169178): Pin XRD uses I/O standard 3.3-V LVTTL at 159
    Info (169178): Pin XWE0 uses I/O standard 3.3-V LVTTL at 166
    Info (169178): Pin XA[1] uses I/O standard 3.3-V LVTTL at 144
    Info (169178): Pin XA[2] uses I/O standard 3.3-V LVTTL at 143
    Info (169178): Pin XA[19] uses I/O standard 3.3-V LVTTL at 111
    Info (169178): Pin XA[18] uses I/O standard 3.3-V LVTTL at 112
    Info (169178): Pin XA[17] uses I/O standard 3.3-V LVTTL at 113
    Info (169178): Pin XA[16] uses I/O standard 3.3-V LVTTL at 114
    Info (169178): Pin XA[15] uses I/O standard 3.3-V LVTTL at 117
    Info (169178): Pin XA[14] uses I/O standard 3.3-V LVTTL at 118
    Info (169178): Pin XA[13] uses I/O standard 3.3-V LVTTL at 126
    Info (169178): Pin XA[12] uses I/O standard 3.3-V LVTTL at 127
    Info (169178): Pin XA[11] uses I/O standard 3.3-V LVTTL at 128
    Info (169178): Pin XA[10] uses I/O standard 3.3-V LVTTL at 131
    Info (169178): Pin XA[9] uses I/O standard 3.3-V LVTTL at 132
    Info (169178): Pin XA[7] uses I/O standard 3.3-V LVTTL at 134
    Info (169178): Pin XA[6] uses I/O standard 3.3-V LVTTL at 135
    Info (169178): Pin XA[5] uses I/O standard 3.3-V LVTTL at 137
    Info (169178): Pin XA[4] uses I/O standard 3.3-V LVTTL at 139
    Info (169178): Pin XA[3] uses I/O standard 3.3-V LVTTL at 142
    Info (169178): Pin XA[8] uses I/O standard 3.3-V LVTTL at 133
    Info (169178): Pin XA[0] uses I/O standard 3.3-V LVTTL at 145
Info (144001): Generated suppressed messages file D:/WORKSPACES/TSMC workspace/FOC of PMSM Drive Systems/FPGA/FPGA_TSMC_PMSM_B1_V1.0/output_files/DSP_FPGA_IMC_PMSM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5394 megabytes
    Info: Processing ended: Tue Aug 21 09:20:57 2018
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/WORKSPACES/TSMC workspace/FOC of PMSM Drive Systems/FPGA/FPGA_TSMC_PMSM_B1_V1.0/output_files/DSP_FPGA_IMC_PMSM.fit.smsg.


