<!DOCTYPE html>
<html>

<head>
    <meta charset='utf-8'>
    <meta http-equiv='X-UA-Compatible' content='IE=edge'>
    <title>Translation - Virtual Labs</title>
    <meta name='viewport' content='width=device-width, initial-scale=1'>
    <link rel='stylesheet' type='text/css' media='screen' href='./style.css'>
    <style>
        .flex-container {
            display: flex;
            background-color: white;
        }
        
        .flex-container>div {
            margin: 10px;
            padding: 20px;
            font-size: 30px;
            text-align: center;
        }
    </style>
</head>

<body>

    <center>
        <div class="flex-container">
            <div><img src="https://www.vlab.co.in/images/logo.jpg" alt="Virtual Labs Logo" style="width:12rem;height:8rem;"></div>
            <div> </div>
            <div></div>
            <div></div>
            <div> </div>
            <div>

                </br> <b> Digital Electronics Lab IITR </b></br> <sub> Authored on 20th December 2022</sub></div>
        </div>

        <hr>
        <table style="width:100%">
            <tr>
                <th>S.No</th>
                <th>English</th>
                <th>Hindi</th>
            </tr>
            <tr>
                <td>1</td>
                <td><a href="https://de-iitr.vlabs.ac.in/exp/truth-table-gates/">
                    Verification and interpretation of truth table for AND, OR, NOT, NAND, NOR, Ex-OR, Ex-NOR gates</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-truth-table-gates-iitr-hindi/translation/">
                    AND, OR, NOT, NAND, NOR, Ex-OR, Ex-NOR गेट्स के लिए ट्रुथ टेबल का सत्यापन और व्याख्या। </a>
                </td>
            </tr>
            <tr>
                <td>2</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/half-full-adder/">
                    Construction of half and full adder using XOR and NAND gates and verification of its operation</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-half-full-adder-iitr-hindi/translation/">
                    XOR और NAND गेट्स का उपयोग करके हाफ/फुल एडर का निर्माण और इसके संचालन का सत्यापन</a></td>
            </tr>
            <tr>
                <td>3</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/half-full-subtractor/">
                     To Study and Verify Half and Full Subtractor</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-half-full-subtractor-iitr-hindi/translation/">
                    हाफ एंड फुल सबट्रैक्टर का अध्ययन और सत्यापन</a></td>
            </tr>
            <tr>
                <td>4</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/realization-of-logic-functions/">
                    Realization of logic functions with the help of Universal Gates (NAND, NOR)</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-realization-of-logic-functions-iitr-hindi/translation/">
                    यूनिवर्सल गेट्स NAND और NOR गेट की मदद से लॉजिक फंक्शन्स की प्राप्ति</a></td>
            </tr>
            <tr>
                <td>5</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/nor-gate-latch/">
                    Construction of a NOR gate latch and verification of its operation</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-nor-gate-latch-iitr-hindi/translation/">
                    NOR गेट लैच का निर्माण और उसके संचालन का सत्यापन</a></td>
            </tr>
            <tr>
                <td>6</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/truth-tables-flip-flops/">
                    Verify the truth table of RS, JK, T and D flip-flops using NAND and NOR gates</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-truth-tables-flip-flops-iitr-hindi/translation/">
                    NAND और NOR गेट्स का उपयोग करके RS , JK , T और D फ्लिप-फ्लॉप का ट्रुथ टेबल सत्यापित करें</a></td>
            </tr>
            <tr>
                <td>7</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/4bit-sipo-shift-register/">
                    Design and Verify the 4-Bit Serial In - Parallel Out Shift Registers</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-4bit-sipo-shift-register-iitr-hindi/translation/">
                    4-बिट सीरियल इन पैरेलल आउट शिफ्ट रजिस्टर्स को डिज़ाइन और सत्यापित करें।</a></td>
            </tr>
            <tr>
                <td>8</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/decoder-demultiplexer-encoder/">
                    Implementation and verification of decoder or de-multiplexer and encoder using logic gates</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-decoder-demultiplexer-encoder-iitr-hindi/translation/">
                    लॉजिक गेट्स का उपयोग करके डिकोडर/डी-मल्टीप्लेक्सर और एनकोडर का कार्यान्वयन और सत्यापन।</a></td>
            </tr>
            <tr>
                <td>9</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/multiplexer-demultiplexer/">
                    Implementation of 4x1 multiplexer and 1x4 demultiplexer using logic gates</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-multiplexer-demultiplexer-iitr-hindi/translation/">
                    लॉजिक गेट्स का उपयोग करके 4x1 मल्टीप्लेक्सर और 1x4 डिमल्टीप्लेक्सर का कार्यान्वयन।</a></td>
            </tr>
            <tr>
                <td>10</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/4bit-synchronous-asynchronous-counter/">
                    Design and verify the 4- Bit Synchronous or Asynchronous Counter using JK Flip Flop</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-4bit-synchronous-asynchronous-counter-iitr-hindi/translation/">
                    JK फ्लिप फ्लॉप का उपयोग करके 4-बिट सिंक्रोनस/असिंक्रोनस काउंटर को डिजाइन करें और सत्यापित करें</a></td>
            </tr>
            <tr>
                <td>11</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/binary-conversion/">
                    Verify Binary to Gray and Gray to Binary conversion using NAND gates only</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-binary-conversion-iitr-hindi/translation/">
                    केवल NAND गेट्स का उपयोग करके बाइनरी टू ग्रे और ग्रे टू बाइनरी रूपांतरण को सत्यापित करें।</a></td>
            </tr>
            <tr>
                <td>12</td>
                <td>
                    <a href="https://de-iitr.vlabs.ac.in/exp/comparator-using-logic-gates/">
                    Verify the truth table of one bit and two bit comparator using logic gates</a></td>
                <td>
                    <a href="https://virtual-labs.github.io/exp-comparator-using-logic-gates-iitr-hindi/translation/">
                    लॉजिक गेट्स का उपयोग करके एक बिट और टू बिट कॉम्पेरेटर के ट्रुथ टेबल को सत्यापित करें।</a></td>
            </tr>
        </table>
    </center>


</body>

</html>
