/******************************************************************************
 *  Copyright (C) 2018 Broadcom. The term "Broadcom" refers to Broadcom Limited and/or its subsidiaries.
 *
 *  This program is the proprietary software of Broadcom and/or its licensors,
 *  and may only be used, duplicated, modified or distributed pursuant to the terms and
 *  conditions of a separate, written license agreement executed between you and Broadcom
 *  (an "Authorized License").  Except as set forth in an Authorized License, Broadcom grants
 *  no license (express or implied), right to use, or waiver of any kind with respect to the
 *  Software, and Broadcom expressly reserves all rights in and to the Software and all
 *  intellectual property rights therein.  IF YOU HAVE NO AUTHORIZED LICENSE, THEN YOU
 *  HAVE NO RIGHT TO USE THIS SOFTWARE IN ANY WAY, AND SHOULD IMMEDIATELY
 *  NOTIFY BROADCOM AND DISCONTINUE ALL USE OF THE SOFTWARE.
 *
 *  Except as expressly set forth in the Authorized License,
 *
 *  1.     This program, including its structure, sequence and organization, constitutes the valuable trade
 *  secrets of Broadcom, and you shall use all reasonable efforts to protect the confidentiality thereof,
 *  and to use this information only in connection with your use of Broadcom integrated circuit products.
 *
 *  2.     TO THE MAXIMUM EXTENT PERMITTED BY LAW, THE SOFTWARE IS PROVIDED "AS IS"
 *  AND WITH ALL FAULTS AND BROADCOM MAKES NO PROMISES, REPRESENTATIONS OR
 *  WARRANTIES, EITHER EXPRESS, IMPLIED, STATUTORY, OR OTHERWISE, WITH RESPECT TO
 *  THE SOFTWARE.  BROADCOM SPECIFICALLY DISCLAIMS ANY AND ALL IMPLIED WARRANTIES
 *  OF TITLE, MERCHANTABILITY, NONINFRINGEMENT, FITNESS FOR A PARTICULAR PURPOSE,
 *  LACK OF VIRUSES, ACCURACY OR COMPLETENESS, QUIET ENJOYMENT, QUIET POSSESSION
 *  OR CORRESPONDENCE TO DESCRIPTION. YOU ASSUME THE ENTIRE RISK ARISING OUT OF
 *  USE OR PERFORMANCE OF THE SOFTWARE.
 *
 *  3.     TO THE MAXIMUM EXTENT PERMITTED BY LAW, IN NO EVENT SHALL BROADCOM OR ITS
 *  LICENSORS BE LIABLE FOR (i) CONSEQUENTIAL, INCIDENTAL, SPECIAL, INDIRECT, OR
 *  EXEMPLARY DAMAGES WHATSOEVER ARISING OUT OF OR IN ANY WAY RELATING TO YOUR
 *  USE OF OR INABILITY TO USE THE SOFTWARE EVEN IF BROADCOM HAS BEEN ADVISED OF
 *  THE POSSIBILITY OF SUCH DAMAGES; OR (ii) ANY AMOUNT IN EXCESS OF THE AMOUNT
 *  ACTUALLY PAID FOR THE SOFTWARE ITSELF OR U.S. $1, WHICHEVER IS GREATER. THESE
 *  LIMITATIONS SHALL APPLY NOTWITHSTANDING ANY FAILURE OF ESSENTIAL PURPOSE OF
 *  ANY LIMITED REMEDY.

 ******************************************************************************/

/******************************************************************************
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 * The launch point for all information concerning RDB is found at:
 *   http://bcgbu.broadcom.com/RDB/SitePages/Home.aspx
 *
 * Date:           Generated on               Tue Jan  9 16:23:04 2018
 *                 Full Compile MD5 Checksum  2ff608fe362eb86bea5ba570b815521f
 *                     (minus title and desc)
 *                 MD5 Checksum               f58b8ef6a7a1966baf956e0d7af563c5
 *
 * lock_release:   r_1777
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     1859
 *                 unknown                    unknown
 *                 Perl Interpreter           5.014001
 *                 Operating System           linux
 *                 Script Source              home/pt902453/sbin/combo_header.pl
 *                 DVTSWVER                   LOCAL home/pt902453/sbin/combo_header.pl
 *
 *
********************************************************************************/

#ifndef BCHP_XPT_TSIO_INTR_L2_H__
#define BCHP_XPT_TSIO_INTR_L2_H__

/***************************************************************************
 *XPT_TSIO_INTR_L2
 ***************************************************************************/
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS         0x02211c00 /* [RO][32] CPU interrupt Status Register */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET            0x02211c04 /* [WO][32] CPU interrupt Set Register */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR          0x02211c08 /* [WO][32] CPU interrupt Clear Register */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS    0x02211c0c /* [RO][32] CPU interrupt Mask Status Register */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET       0x02211c10 /* [WO][32] CPU interrupt Mask Set Register */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR     0x02211c14 /* [WO][32] CPU interrupt Mask Clear Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS         0x02211c18 /* [RO][32] PCI interrupt Status Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET            0x02211c1c /* [WO][32] PCI interrupt Set Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR          0x02211c20 /* [WO][32] PCI interrupt Clear Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS    0x02211c24 /* [RO][32] PCI interrupt Mask Status Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET       0x02211c28 /* [WO][32] PCI interrupt Mask Set Register */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR     0x02211c2c /* [WO][32] PCI interrupt Mask Clear Register */

/***************************************************************************
 *CPU_STATUS - CPU interrupt Status Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_reserved0_MASK            0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_reserved0_SHIFT           15

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_FATAL_TX_INTR_MASK   0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_FATAL_TX_INTR_SHIFT  12
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_L_INTR_MASK     0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_L_INTR_SHIFT    10
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_L_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_R_INTR_MASK     0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_R_INTR_SHIFT    9
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_DLCM_R_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_IN_SYNC_INTR_MASK    0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_IN_SYNC_INTR_SHIFT   2
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_OOS_INTR_MASK        0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_OOS_INTR_SHIFT       1
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_OOS_INTR_DEFAULT     0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_STATUS :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_STATUS_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_SET - CPU interrupt Set Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_SET :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_reserved0_MASK               0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_reserved0_SHIFT              15

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_XVDL_APPLIED_INTR_MASK  0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_FATAL_TX_INTR_MASK      0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_FATAL_TX_INTR_SHIFT     12
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_FATAL_TX_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_L_INTR_MASK        0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_L_INTR_SHIFT       10
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_L_INTR_DEFAULT     0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_R_INTR_MASK        0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_R_INTR_SHIFT       9
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_DLCM_R_INTR_DEFAULT     0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_IN_SYNC_INTR_MASK       0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_IN_SYNC_INTR_SHIFT      2
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_IN_SYNC_INTR_DEFAULT    0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_OOS_INTR_MASK           0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_OOS_INTR_SHIFT          1
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_OOS_INTR_DEFAULT        0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_SET :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_SET_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_CLEAR - CPU interrupt Clear Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_reserved0_MASK             0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_reserved0_SHIFT            15

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_FATAL_TX_INTR_MASK    0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_FATAL_TX_INTR_SHIFT   12
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_L_INTR_MASK      0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_L_INTR_SHIFT     10
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_L_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_R_INTR_MASK      0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_R_INTR_SHIFT     9
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_DLCM_R_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_IN_SYNC_INTR_MASK     0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_IN_SYNC_INTR_SHIFT    2
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_IN_SYNC_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_OOS_INTR_MASK         0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_OOS_INTR_SHIFT        1
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_OOS_INTR_DEFAULT      0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_CLEAR :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_CLEAR_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_STATUS - CPU interrupt Mask Status Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_reserved0_MASK       0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_reserved0_SHIFT      15

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_L_INTR_MASK 0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_L_INTR_SHIFT 10
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_R_INTR_MASK 0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_R_INTR_SHIFT 9
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_IN_SYNC_INTR_MASK 0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_OOS_INTR_MASK   0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_OOS_INTR_SHIFT  1
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_OOS_INTR_DEFAULT 0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_MASK_STATUS :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_STATUS_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_SET - CPU interrupt Mask Set Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_reserved0_MASK          0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_reserved0_SHIFT         15

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_L_INTR_MASK   0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_L_INTR_SHIFT  10
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_R_INTR_MASK   0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_R_INTR_SHIFT  9
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_IN_SYNC_INTR_MASK  0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_OOS_INTR_MASK      0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_OOS_INTR_SHIFT     1
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_OOS_INTR_DEFAULT   0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_MASK_SET :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_SET_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *CPU_MASK_CLEAR - CPU interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_reserved0_MASK        0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_reserved0_SHIFT       15

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_L_INTR_MASK 0x00000400
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_L_INTR_SHIFT 10
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_R_INTR_MASK 0x00000200
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_R_INTR_SHIFT 9
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_IN_SYNC_INTR_MASK 0x00000004
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_OOS_INTR_MASK    0x00000002
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_OOS_INTR_SHIFT   1
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_OOS_INTR_DEFAULT 0x00000001

/* XPT_TSIO_INTR_L2 :: CPU_MASK_CLEAR :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_CPU_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_STATUS - PCI interrupt Status Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_reserved0_MASK            0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_reserved0_SHIFT           15

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_FATAL_TX_INTR_MASK   0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_FATAL_TX_INTR_SHIFT  12
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_L_INTR_MASK     0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_L_INTR_SHIFT    10
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_L_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_R_INTR_MASK     0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_R_INTR_SHIFT    9
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_DLCM_R_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_IN_SYNC_INTR_MASK    0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_IN_SYNC_INTR_SHIFT   2
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_OOS_INTR_MASK        0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_OOS_INTR_SHIFT       1
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_OOS_INTR_DEFAULT     0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_STATUS :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_STATUS_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_SET - PCI interrupt Set Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_SET :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_reserved0_MASK               0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_reserved0_SHIFT              15

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_XVDL_APPLIED_INTR_MASK  0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_FATAL_TX_INTR_MASK      0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_FATAL_TX_INTR_SHIFT     12
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_FATAL_TX_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_L_INTR_MASK        0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_L_INTR_SHIFT       10
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_L_INTR_DEFAULT     0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_R_INTR_MASK        0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_R_INTR_SHIFT       9
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_DLCM_R_INTR_DEFAULT     0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_IN_SYNC_INTR_MASK       0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_IN_SYNC_INTR_SHIFT      2
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_IN_SYNC_INTR_DEFAULT    0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_OOS_INTR_MASK           0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_OOS_INTR_SHIFT          1
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_OOS_INTR_DEFAULT        0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_SET :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_SET_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_CLEAR - PCI interrupt Clear Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_reserved0_MASK             0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_reserved0_SHIFT            15

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_FATAL_TX_INTR_MASK    0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_FATAL_TX_INTR_SHIFT   12
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_L_INTR_MASK      0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_L_INTR_SHIFT     10
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_L_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_R_INTR_MASK      0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_R_INTR_SHIFT     9
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_DLCM_R_INTR_DEFAULT   0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_IN_SYNC_INTR_MASK     0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_IN_SYNC_INTR_SHIFT    2
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_IN_SYNC_INTR_DEFAULT  0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_OOS_INTR_MASK         0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_OOS_INTR_SHIFT        1
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_OOS_INTR_DEFAULT      0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_CLEAR :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_CLEAR_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_STATUS - PCI interrupt Mask Status Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_reserved0_MASK       0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_reserved0_SHIFT      15

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_L_INTR_MASK 0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_L_INTR_SHIFT 10
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_R_INTR_MASK 0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_R_INTR_SHIFT 9
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_IN_SYNC_INTR_MASK 0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_OOS_INTR_MASK   0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_OOS_INTR_SHIFT  1
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_OOS_INTR_DEFAULT 0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_MASK_STATUS :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_STATUS_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_SET - PCI interrupt Mask Set Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_reserved0_MASK          0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_reserved0_SHIFT         15

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_L_INTR_MASK   0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_L_INTR_SHIFT  10
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_R_INTR_MASK   0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_R_INTR_SHIFT  9
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_IN_SYNC_INTR_MASK  0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_OOS_INTR_MASK      0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_OOS_INTR_SHIFT     1
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_OOS_INTR_DEFAULT   0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_MASK_SET :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_SET_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

/***************************************************************************
 *PCI_MASK_CLEAR - PCI interrupt Mask Clear Register
 ***************************************************************************/
/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: reserved0 [31:15] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_reserved0_MASK        0xffff8000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_reserved0_SHIFT       15

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_SKIP_ADD_DONE_INTR [14:14] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_MASK 0x00004000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_SHIFT 14
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_SKIP_ADD_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_XVDL_APPLIED_INTR [13:13] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_MASK 0x00002000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_SHIFT 13
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_XVDL_APPLIED_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_FATAL_TX_INTR [12:12] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_FATAL_TX_INTR_MASK 0x00001000
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_FATAL_TX_INTR_SHIFT 12
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_FATAL_TX_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_VDL_CALIB_DONE_INTR [11:11] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_MASK 0x00000800
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_SHIFT 11
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_VDL_CALIB_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_DLCM_L_INTR [10:10] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_L_INTR_MASK 0x00000400
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_L_INTR_SHIFT 10
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_L_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_DLCM_R_INTR [09:09] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_R_INTR_MASK 0x00000200
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_R_INTR_SHIFT 9
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_DLCM_R_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_RX_CNC_PONG_ERROR_INTR [08:08] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_MASK 0x00000100
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_SHIFT 8
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_RX_CNC_PING_ERROR_INTR [07:07] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_MASK 0x00000080
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_SHIFT 7
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_ERROR_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_RX_CNC_PONG_RDY_INTR [06:06] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_MASK 0x00000040
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_SHIFT 6
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PONG_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_RX_CNC_PING_RDY_INTR [05:05] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_MASK 0x00000020
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_SHIFT 5
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_RX_CNC_PING_RDY_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_TX_CNC_PONG_XFER_DONE_INTR [04:04] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_MASK 0x00000010
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_SHIFT 4
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PONG_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_TX_CNC_PING_XFER_DONE_INTR [03:03] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_MASK 0x00000008
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_SHIFT 3
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TX_CNC_PING_XFER_DONE_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_IN_SYNC_INTR [02:02] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_IN_SYNC_INTR_MASK 0x00000004
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_IN_SYNC_INTR_SHIFT 2
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_IN_SYNC_INTR_DEFAULT 0x00000000

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_OOS_INTR [01:01] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_OOS_INTR_MASK    0x00000002
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_OOS_INTR_SHIFT   1
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_OOS_INTR_DEFAULT 0x00000001

/* XPT_TSIO_INTR_L2 :: PCI_MASK_CLEAR :: TSIO_TRAINING_DONE_INTR [00:00] */
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_MASK 0x00000001
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_SHIFT 0
#define BCHP_XPT_TSIO_INTR_L2_PCI_MASK_CLEAR_TSIO_TRAINING_DONE_INTR_DEFAULT 0x00000000

#endif /* #ifndef BCHP_XPT_TSIO_INTR_L2_H__ */

/* End of File */
