static void T_1 F_1 ( void )\r\n{\r\nF_2 ( V_1 ) ;\r\nF_3 ( 18432000 ) ;\r\n}\r\nstatic void T_1 F_4 ( void )\r\n{\r\nF_5 ( V_2 , 1 ) ;\r\nF_6 ( V_2 , 1 ) ;\r\nF_5 ( V_3 , 1 ) ;\r\nF_6 ( V_3 , 1 ) ;\r\nF_5 ( V_4 , 1 ) ;\r\nF_6 ( V_4 , 1 ) ;\r\nF_5 ( V_5 , 1 ) ;\r\nF_6 ( V_5 , 1 ) ;\r\nF_7 ( V_6 , 1 ) ;\r\nF_8 ( & V_7 ) ;\r\n}\r\nstatic void T_1 F_4 ( void ) {}\r\nstatic int F_9 ( void )\r\n{\r\nreturn ! F_10 ( V_8 ) ;\r\n}\r\nstatic void T_1 F_11 ( void )\r\n{\r\nF_5 ( V_8 , 1 ) ;\r\nF_5 ( V_9 , 1 ) ;\r\n}\r\nstatic void T_1 F_11 ( void ) {}\r\nstatic void F_12 ( void )\r\n{\r\nF_13 ( V_10 , 0 ) ;\r\nF_14 ( 0 , F_15 ( 2 ) , V_11\r\n| V_12 | F_16 ( 0x4 )\r\n| F_17 ( 0x100 )\r\n) ;\r\n}\r\nvoid T_1 F_18 ( void )\r\n{\r\nF_8 ( & V_13 ) ;\r\n}\r\nvoid T_1 F_18 ( void ) {}\r\nstatic void T_1 F_19 ( void )\r\n{\r\nF_20 ( 0 , 0 , 0 ) ;\r\nF_20 ( V_14 , 1 , V_15 | V_16\r\n| V_17 | V_18 | V_19\r\n| V_20 ) ;\r\nF_20 ( V_21 , 2 , 0 ) ;\r\nF_20 ( V_22 , 3 , V_16 ) ;\r\nF_21 () ;\r\nF_22 ( & V_23 ) ;\r\nF_23 ( & V_24 ) ;\r\nF_24 ( & V_25 ) ;\r\nF_25 ( V_26 , F_26 ( V_26 ) ) ;\r\nF_27 ( 0 , & V_27 ) ;\r\nF_28 ( & V_28 ) ;\r\nF_8 ( & V_29 ) ;\r\n#if F_29 ( V_30 ) || F_29 ( V_31 )\r\nF_30 ( V_32 , F_26 ( V_32 ) ) ;\r\nF_11 () ;\r\n#endif\r\nF_31 ( V_33 , F_26 ( V_33 ) ) ;\r\nF_4 () ;\r\nF_18 () ;\r\n}
