// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2013.4
// Copyright (C) 2013 Xilinx Inc. All rights reserved.
// 
// ===========================================================

#ifndef _toplevel_HH_
#define _toplevel_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "backtrack.h"
#include "right_r.h"
#include "down.h"
#include "check.h"
#include "toplevel_colours_V.h"
#include "toplevel_pp_tile_V.h"
#include "toplevel_pp_rot_V.h"
#include "toplevel_tiles_V.h"

namespace ap_rtl {

struct toplevel : public sc_module {
    // Port declarations 8
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_lv<32> > input_V_V_dout;
    sc_in< sc_logic > input_V_V_empty_n;
    sc_out< sc_logic > input_V_V_read;
    sc_out< sc_lv<32> > output_V_V_din;
    sc_in< sc_logic > output_V_V_full_n;
    sc_out< sc_logic > output_V_V_write;


    // Module declarations
    toplevel(sc_module_name name);
    SC_HAS_PROCESS(toplevel);

    ~toplevel();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    toplevel_colours_V* colours_V_U;
    toplevel_pp_tile_V* pp_tile_V_U;
    toplevel_pp_rot_V* pp_rot_V_U;
    toplevel_tiles_V* tiles_V_U;
    backtrack* grp_backtrack_fu_344;
    right_r* grp_right_r_fu_366;
    down* grp_down_fu_386;
    check* grp_check_fu_406;
    sc_signal< sc_lv<8> > cp_V;
    sc_signal< sc_lv<1> > terminate;
    sc_signal< sc_lv<36> > avail_V;
    sc_signal< sc_lv<4> > colours_V_address0;
    sc_signal< sc_logic > colours_V_ce0;
    sc_signal< sc_logic > colours_V_we0;
    sc_signal< sc_lv<36> > colours_V_d0;
    sc_signal< sc_lv<36> > colours_V_q0;
    sc_signal< sc_lv<6> > pp_tile_V_address0;
    sc_signal< sc_logic > pp_tile_V_ce0;
    sc_signal< sc_logic > pp_tile_V_we0;
    sc_signal< sc_lv<8> > pp_tile_V_d0;
    sc_signal< sc_lv<8> > pp_tile_V_q0;
    sc_signal< sc_lv<6> > pp_tile_V_address1;
    sc_signal< sc_logic > pp_tile_V_ce1;
    sc_signal< sc_lv<8> > pp_tile_V_q1;
    sc_signal< sc_lv<6> > pp_rot_V_address0;
    sc_signal< sc_logic > pp_rot_V_ce0;
    sc_signal< sc_logic > pp_rot_V_we0;
    sc_signal< sc_lv<2> > pp_rot_V_d0;
    sc_signal< sc_lv<2> > pp_rot_V_q0;
    sc_signal< sc_lv<6> > pp_rot_V_address1;
    sc_signal< sc_logic > pp_rot_V_ce1;
    sc_signal< sc_lv<2> > pp_rot_V_q1;
    sc_signal< sc_lv<8> > side_V;
    sc_signal< sc_lv<8> > ntiles_V;
    sc_signal< sc_lv<8> > tiles_V_address0;
    sc_signal< sc_logic > tiles_V_ce0;
    sc_signal< sc_logic > tiles_V_we0;
    sc_signal< sc_lv<4> > tiles_V_d0;
    sc_signal< sc_lv<4> > tiles_V_q0;
    sc_signal< sc_lv<8> > tiles_V_address1;
    sc_signal< sc_logic > tiles_V_ce1;
    sc_signal< sc_lv<4> > tiles_V_q1;
    sc_signal< sc_lv<1> > seq;
    sc_signal< sc_lv<6> > t_V_6_fu_464_p2;
    sc_signal< sc_lv<5> > ap_CS_fsm;
    sc_signal< sc_lv<4> > c_V_fu_498_p2;
    sc_signal< sc_lv<6> > p_V_1_fu_515_p2;
    sc_signal< sc_lv<1> > exitcond_i_fu_509_p2;
    sc_signal< bool > ap_sig_bdd_120;
    sc_signal< sc_lv<8> > t_V_1_fu_555_p2;
    sc_signal< sc_lv<8> > t_V_1_reg_939;
    sc_signal< sc_lv<3> > e_V_fu_567_p2;
    sc_signal< sc_lv<1> > exitcond1_fu_561_p2;
    sc_signal< bool > ap_sig_bdd_132;
    sc_signal< sc_lv<32> > t_fu_615_p2;
    sc_signal< sc_lv<32> > t_reg_955;
    sc_signal< sc_lv<36> > r_V_1_fu_655_p3;
    sc_signal< sc_lv<36> > r_V_1_reg_960;
    sc_signal< sc_lv<1> > tmp_2_i_fu_609_p2;
    sc_signal< sc_lv<3> > e_fu_693_p2;
    sc_signal< sc_lv<3> > e_reg_974;
    sc_signal< sc_lv<1> > exitcond_i4_fu_687_p2;
    sc_signal< sc_lv<4> > colours_V_addr_1_reg_984;
    sc_signal< sc_lv<1> > grp_load_fu_433_p1;
    sc_signal< sc_lv<1> > terminate_load_reg_989;
    sc_signal< sc_lv<1> > seq_load_reg_993;
    sc_signal< sc_lv<1> > terminate_load_1_reg_1011;
    sc_signal< sc_lv<1> > or_cond_i_fu_757_p2;
    sc_signal< bool > ap_sig_bdd_183;
    sc_signal< sc_lv<1> > tmp_4_fu_787_p2;
    sc_signal< sc_lv<1> > tmp_4_reg_1021;
    sc_signal< sc_lv<1> > tmp_s_fu_781_p2;
    sc_signal< sc_lv<8> > p_V_fu_799_p2;
    sc_signal< sc_lv<8> > p_V_reg_1028;
    sc_signal< sc_lv<6> > pp_tile_V_addr_1_reg_1033;
    sc_signal< sc_lv<1> > tmp_6_fu_793_p2;
    sc_signal< sc_lv<6> > pp_rot_V_addr_1_reg_1038;
    sc_signal< sc_lv<1> > seq_load_2_reg_1043;
    sc_signal< sc_lv<3> > e_V_1_fu_817_p2;
    sc_signal< sc_lv<3> > e_V_1_reg_1050;
    sc_signal< sc_lv<2> > tmp_15_fu_823_p1;
    sc_signal< sc_lv<2> > tmp_15_reg_1055;
    sc_signal< sc_lv<1> > exitcond_fu_811_p2;
    sc_signal< sc_lv<1> > terminate_load_3_reg_1065;
    sc_signal< sc_logic > grp_right_r_fu_366_ap_done;
    sc_signal< sc_lv<8> > t_V_8_reg_1073;
    sc_signal< sc_lv<6> > pp_tile_V_addr_2_reg_1080;
    sc_signal< sc_lv<1> > tmp_14_reg_1085;
    sc_signal< sc_logic > grp_backtrack_fu_344_ap_start;
    sc_signal< sc_logic > grp_backtrack_fu_344_ap_done;
    sc_signal< sc_logic > grp_backtrack_fu_344_ap_idle;
    sc_signal< sc_logic > grp_backtrack_fu_344_ap_ready;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_cp_V_i;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_cp_V_o;
    sc_signal< sc_logic > grp_backtrack_fu_344_cp_V_o_ap_vld;
    sc_signal< sc_lv<6> > grp_backtrack_fu_344_pp_rot_V_address0;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_rot_V_ce0;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_rot_V_we0;
    sc_signal< sc_lv<2> > grp_backtrack_fu_344_pp_rot_V_d0;
    sc_signal< sc_lv<2> > grp_backtrack_fu_344_pp_rot_V_q0;
    sc_signal< sc_lv<6> > grp_backtrack_fu_344_pp_rot_V_address1;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_rot_V_ce1;
    sc_signal< sc_lv<2> > grp_backtrack_fu_344_pp_rot_V_q1;
    sc_signal< sc_lv<6> > grp_backtrack_fu_344_pp_tile_V_address0;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_tile_V_ce0;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_tile_V_we0;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_pp_tile_V_d0;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_pp_tile_V_q0;
    sc_signal< sc_lv<6> > grp_backtrack_fu_344_pp_tile_V_address1;
    sc_signal< sc_logic > grp_backtrack_fu_344_pp_tile_V_ce1;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_pp_tile_V_q1;
    sc_signal< sc_lv<36> > grp_backtrack_fu_344_avail_V_i;
    sc_signal< sc_lv<36> > grp_backtrack_fu_344_avail_V_o;
    sc_signal< sc_logic > grp_backtrack_fu_344_avail_V_o_ap_vld;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_side_V;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_tiles_V_address0;
    sc_signal< sc_logic > grp_backtrack_fu_344_tiles_V_ce0;
    sc_signal< sc_lv<4> > grp_backtrack_fu_344_tiles_V_q0;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_tiles_V_address1;
    sc_signal< sc_logic > grp_backtrack_fu_344_tiles_V_ce1;
    sc_signal< sc_lv<4> > grp_backtrack_fu_344_tiles_V_q1;
    sc_signal< sc_lv<4> > grp_backtrack_fu_344_colours_V_address0;
    sc_signal< sc_logic > grp_backtrack_fu_344_colours_V_ce0;
    sc_signal< sc_lv<36> > grp_backtrack_fu_344_colours_V_q0;
    sc_signal< sc_lv<8> > grp_backtrack_fu_344_ntiles_V;
    sc_signal< sc_lv<1> > grp_backtrack_fu_344_terminate_i;
    sc_signal< sc_lv<1> > grp_backtrack_fu_344_terminate_o;
    sc_signal< sc_logic > grp_backtrack_fu_344_terminate_o_ap_vld;
    sc_signal< sc_logic > grp_right_r_fu_366_ap_start;
    sc_signal< sc_logic > grp_right_r_fu_366_ap_idle;
    sc_signal< sc_logic > grp_right_r_fu_366_ap_ready;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_cp_V;
    sc_signal< sc_lv<6> > grp_right_r_fu_366_pp_rot_V_address0;
    sc_signal< sc_logic > grp_right_r_fu_366_pp_rot_V_ce0;
    sc_signal< sc_logic > grp_right_r_fu_366_pp_rot_V_we0;
    sc_signal< sc_lv<2> > grp_right_r_fu_366_pp_rot_V_d0;
    sc_signal< sc_lv<2> > grp_right_r_fu_366_pp_rot_V_q0;
    sc_signal< sc_lv<6> > grp_right_r_fu_366_pp_tile_V_address0;
    sc_signal< sc_logic > grp_right_r_fu_366_pp_tile_V_ce0;
    sc_signal< sc_logic > grp_right_r_fu_366_pp_tile_V_we0;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_pp_tile_V_d0;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_pp_tile_V_q0;
    sc_signal< sc_lv<36> > grp_right_r_fu_366_avail_V_i;
    sc_signal< sc_lv<36> > grp_right_r_fu_366_avail_V_o;
    sc_signal< sc_logic > grp_right_r_fu_366_avail_V_o_ap_vld;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_side_V;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_tiles_V_address0;
    sc_signal< sc_logic > grp_right_r_fu_366_tiles_V_ce0;
    sc_signal< sc_lv<4> > grp_right_r_fu_366_tiles_V_q0;
    sc_signal< sc_lv<4> > grp_right_r_fu_366_colours_V_address0;
    sc_signal< sc_logic > grp_right_r_fu_366_colours_V_ce0;
    sc_signal< sc_lv<36> > grp_right_r_fu_366_colours_V_q0;
    sc_signal< sc_lv<8> > grp_right_r_fu_366_ntiles_V;
    sc_signal< sc_lv<1> > grp_right_r_fu_366_ap_return;
    sc_signal< sc_logic > grp_down_fu_386_ap_start;
    sc_signal< sc_logic > grp_down_fu_386_ap_done;
    sc_signal< sc_logic > grp_down_fu_386_ap_idle;
    sc_signal< sc_logic > grp_down_fu_386_ap_ready;
    sc_signal< sc_lv<8> > grp_down_fu_386_ntiles_V;
    sc_signal< sc_lv<8> > grp_down_fu_386_cp_V_i;
    sc_signal< sc_lv<8> > grp_down_fu_386_cp_V_o;
    sc_signal< sc_logic > grp_down_fu_386_cp_V_o_ap_vld;
    sc_signal< sc_lv<36> > grp_down_fu_386_avail_V_i;
    sc_signal< sc_lv<36> > grp_down_fu_386_avail_V_o;
    sc_signal< sc_logic > grp_down_fu_386_avail_V_o_ap_vld;
    sc_signal< sc_lv<8> > grp_down_fu_386_side_V;
    sc_signal< sc_lv<6> > grp_down_fu_386_pp_tile_V_address0;
    sc_signal< sc_logic > grp_down_fu_386_pp_tile_V_ce0;
    sc_signal< sc_logic > grp_down_fu_386_pp_tile_V_we0;
    sc_signal< sc_lv<8> > grp_down_fu_386_pp_tile_V_d0;
    sc_signal< sc_lv<8> > grp_down_fu_386_pp_tile_V_q0;
    sc_signal< sc_lv<6> > grp_down_fu_386_pp_rot_V_address0;
    sc_signal< sc_logic > grp_down_fu_386_pp_rot_V_ce0;
    sc_signal< sc_logic > grp_down_fu_386_pp_rot_V_we0;
    sc_signal< sc_lv<2> > grp_down_fu_386_pp_rot_V_d0;
    sc_signal< sc_lv<2> > grp_down_fu_386_pp_rot_V_q0;
    sc_signal< sc_lv<8> > grp_down_fu_386_tiles_V_address0;
    sc_signal< sc_logic > grp_down_fu_386_tiles_V_ce0;
    sc_signal< sc_lv<4> > grp_down_fu_386_tiles_V_q0;
    sc_signal< sc_lv<4> > grp_down_fu_386_colours_V_address0;
    sc_signal< sc_logic > grp_down_fu_386_colours_V_ce0;
    sc_signal< sc_lv<36> > grp_down_fu_386_colours_V_q0;
    sc_signal< sc_lv<1> > grp_down_fu_386_ap_return;
    sc_signal< sc_logic > grp_check_fu_406_ap_start;
    sc_signal< sc_logic > grp_check_fu_406_ap_done;
    sc_signal< sc_logic > grp_check_fu_406_ap_idle;
    sc_signal< sc_logic > grp_check_fu_406_ap_ready;
    sc_signal< sc_lv<8> > grp_check_fu_406_p_V;
    sc_signal< sc_lv<8> > grp_check_fu_406_side_V;
    sc_signal< sc_lv<6> > grp_check_fu_406_pp_tile_V_address0;
    sc_signal< sc_logic > grp_check_fu_406_pp_tile_V_ce0;
    sc_signal< sc_lv<8> > grp_check_fu_406_pp_tile_V_q0;
    sc_signal< sc_lv<6> > grp_check_fu_406_pp_tile_V_address1;
    sc_signal< sc_logic > grp_check_fu_406_pp_tile_V_ce1;
    sc_signal< sc_lv<8> > grp_check_fu_406_pp_tile_V_q1;
    sc_signal< sc_lv<6> > grp_check_fu_406_pp_rot_V_address0;
    sc_signal< sc_logic > grp_check_fu_406_pp_rot_V_ce0;
    sc_signal< sc_lv<2> > grp_check_fu_406_pp_rot_V_q0;
    sc_signal< sc_lv<6> > grp_check_fu_406_pp_rot_V_address1;
    sc_signal< sc_logic > grp_check_fu_406_pp_rot_V_ce1;
    sc_signal< sc_lv<2> > grp_check_fu_406_pp_rot_V_q1;
    sc_signal< sc_lv<8> > grp_check_fu_406_tiles_V_address0;
    sc_signal< sc_logic > grp_check_fu_406_tiles_V_ce0;
    sc_signal< sc_lv<4> > grp_check_fu_406_tiles_V_q0;
    sc_signal< sc_lv<8> > grp_check_fu_406_tiles_V_address1;
    sc_signal< sc_logic > grp_check_fu_406_tiles_V_ce1;
    sc_signal< sc_lv<4> > grp_check_fu_406_tiles_V_q1;
    sc_signal< sc_lv<1> > grp_check_fu_406_ap_return;
    sc_signal< sc_lv<6> > t_V_5_reg_242;
    sc_signal< sc_lv<1> > exitcond2_i_fu_458_p2;
    sc_signal< sc_lv<4> > p_i_reg_253;
    sc_signal< sc_lv<1> > exitcond3_i_fu_492_p2;
    sc_signal< sc_lv<6> > t_V_7_reg_264;
    sc_signal< sc_lv<8> > t_V_reg_275;
    sc_signal< sc_lv<3> > t_V_2_reg_287;
    sc_signal< sc_lv<1> > tmp_1_fu_549_p2;
    sc_signal< sc_lv<32> > op2_assign_reg_298;
    sc_signal< sc_lv<3> > e_i_reg_310;
    sc_signal< sc_lv<8> > t_V_3_reg_321;
    sc_signal< sc_lv<3> > t_V_4_reg_332;
    sc_signal< sc_logic > grp_backtrack_fu_344_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_right_r_fu_366_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_down_fu_386_ap_start_ap_start_reg;
    sc_signal< sc_logic > grp_check_fu_406_ap_start_ap_start_reg;
    sc_signal< sc_lv<64> > tmp_9_i_fu_504_p1;
    sc_signal< sc_lv<64> > tmp_1_i_fu_521_p1;
    sc_signal< sc_lv<64> > tmp_2_fu_600_p1;
    sc_signal< sc_lv<64> > tmp_9_fu_715_p1;
    sc_signal< sc_lv<64> > tmp_10_i_fu_720_p1;
    sc_signal< sc_lv<64> > tmp_i3_fu_805_p1;
    sc_signal< sc_lv<64> > tmp_11_fu_840_p1;
    sc_signal< sc_lv<64> > tmp_i_i1_fu_856_p1;
    sc_signal< bool > ap_sig_bdd_503;
    sc_signal< sc_lv<32> > tmp_V_5_fu_845_p1;
    sc_signal< sc_lv<8> > tmp_23_i_i_fu_860_p2;
    sc_signal< sc_lv<36> > tmp_i_13_fu_480_p2;
    sc_signal< sc_lv<36> > tmp_3_fu_673_p3;
    sc_signal< sc_lv<36> > tmp_22_i_i_fu_889_p2;
    sc_signal< sc_lv<8> > tmp_7_fu_527_p1;
    sc_signal< sc_lv<8> > ntiles_V_assign_fu_537_p2;
    sc_signal< sc_lv<1> > or_cond5_demorgan_i_fu_907_p2;
    sc_signal< sc_lv<32> > tmp_V_4_fu_126;
    sc_signal< sc_lv<36> > tmp_11_i_fu_725_p2;
    sc_signal< sc_lv<36> > tmp_i_fu_470_p1;
    sc_signal< sc_lv<36> > r_V_fu_474_p2;
    sc_signal< sc_lv<8> > ntiles_V_assign_fu_537_p0;
    sc_signal< sc_lv<8> > ntiles_V_assign_fu_537_p1;
    sc_signal< sc_lv<10> > tmp_fu_582_p3;
    sc_signal< sc_lv<11> > tiles_V_addr5_cast_fu_590_p1;
    sc_signal< sc_lv<11> > tmp_5_trn_cast_fu_578_p1;
    sc_signal< sc_lv<11> > tiles_V_addr6_fu_594_p2;
    sc_signal< sc_lv<32> > tmp_i3_cast_fu_605_p1;
    sc_signal< sc_lv<36> > tmp_4_i_fu_629_p1;
    sc_signal< sc_lv<32> > tmp_6_i_fu_639_p2;
    sc_signal< sc_lv<32> > tmp_8_i_fu_645_p2;
    sc_signal< sc_lv<1> > tmp_12_fu_621_p3;
    sc_signal< sc_lv<36> > tmp_8_i_cast_fu_651_p1;
    sc_signal< sc_lv<36> > tmp_5_i_fu_633_p2;
    sc_signal< sc_lv<35> > tmp_5_fu_663_p4;
    sc_signal< sc_lv<32> > tmp_13_fu_703_p2;
    sc_signal< sc_lv<32> > tmp_9_i6_trn_fu_699_p1;
    sc_signal< sc_lv<32> > tiles_V_addr4_fu_709_p2;
    sc_signal< sc_lv<9> > tmp_i1_cast_fu_731_p1;
    sc_signal< sc_lv<9> > tmp_12_i_fu_745_p0;
    sc_signal< sc_lv<9> > op2_assign_2_fu_735_p2;
    sc_signal< sc_lv<1> > tmp_12_i_fu_745_p2;
    sc_signal< sc_lv<1> > tmp_13_i_fu_751_p2;
    sc_signal< sc_lv<2> > r_V_2_fu_827_p2;
    sc_signal< sc_lv<10> > tmp_10_fu_832_p3;
    sc_signal< sc_lv<36> > tmp_i_i1_21_fu_879_p1;
    sc_signal< sc_lv<36> > r_V_3_fu_883_p2;
    sc_signal< sc_lv<1> > or_cond_demorgan_i_fu_850_p2;
    sc_signal< sc_lv<5> > ap_NS_fsm;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<5> ap_ST_st1_fsm_0;
    static const sc_lv<5> ap_ST_st2_fsm_1;
    static const sc_lv<5> ap_ST_st3_fsm_2;
    static const sc_lv<5> ap_ST_st4_fsm_3;
    static const sc_lv<5> ap_ST_st5_fsm_4;
    static const sc_lv<5> ap_ST_st6_fsm_5;
    static const sc_lv<5> ap_ST_st7_fsm_6;
    static const sc_lv<5> ap_ST_st8_fsm_7;
    static const sc_lv<5> ap_ST_st9_fsm_8;
    static const sc_lv<5> ap_ST_st10_fsm_9;
    static const sc_lv<5> ap_ST_st11_fsm_10;
    static const sc_lv<5> ap_ST_st12_fsm_11;
    static const sc_lv<5> ap_ST_st13_fsm_12;
    static const sc_lv<5> ap_ST_st14_fsm_13;
    static const sc_lv<5> ap_ST_st15_fsm_14;
    static const sc_lv<5> ap_ST_st16_fsm_15;
    static const sc_lv<5> ap_ST_st17_fsm_16;
    static const sc_lv<5> ap_ST_st18_fsm_17;
    static const sc_lv<5> ap_ST_st19_fsm_18;
    static const sc_lv<5> ap_ST_st20_fsm_19;
    static const sc_lv<5> ap_ST_st21_fsm_20;
    static const sc_lv<5> ap_ST_st22_fsm_21;
    static const sc_lv<5> ap_ST_st23_fsm_22;
    static const sc_lv<5> ap_ST_st24_fsm_23;
    static const sc_lv<5> ap_ST_st25_fsm_24;
    static const sc_lv<5> ap_ST_st26_fsm_25;
    static const sc_lv<5> ap_ST_st27_fsm_26;
    static const sc_lv<5> ap_ST_st28_fsm_27;
    static const sc_lv<5> ap_ST_st29_fsm_28;
    static const sc_lv<5> ap_ST_st30_fsm_29;
    static const sc_lv<5> ap_ST_st31_fsm_30;
    static const sc_lv<5> ap_ST_st32_fsm_31;
    static const sc_lv<8> ap_const_lv8_0;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<36> ap_const_lv36_0;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<3> ap_const_lv3_0;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<6> ap_const_lv6_24;
    static const sc_lv<6> ap_const_lv6_1;
    static const sc_lv<36> ap_const_lv36_1;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<8> ap_const_lv8_1;
    static const sc_lv<3> ap_const_lv3_4;
    static const sc_lv<3> ap_const_lv3_1;
    static const sc_lv<32> ap_const_lv32_1F;
    static const sc_lv<32> ap_const_lv32_23;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<9> ap_const_lv9_1FF;
    static const sc_lv<8> ap_const_lv8_FF;
    static const sc_lv<32> ap_const_lv32_7;
    // Thread declarations
    void thread_ap_clk_no_reset_();
    void thread_ap_sig_bdd_120();
    void thread_ap_sig_bdd_132();
    void thread_ap_sig_bdd_183();
    void thread_ap_sig_bdd_503();
    void thread_c_V_fu_498_p2();
    void thread_colours_V_address0();
    void thread_colours_V_ce0();
    void thread_colours_V_d0();
    void thread_colours_V_we0();
    void thread_e_V_1_fu_817_p2();
    void thread_e_V_fu_567_p2();
    void thread_e_fu_693_p2();
    void thread_exitcond1_fu_561_p2();
    void thread_exitcond2_i_fu_458_p2();
    void thread_exitcond3_i_fu_492_p2();
    void thread_exitcond_fu_811_p2();
    void thread_exitcond_i4_fu_687_p2();
    void thread_exitcond_i_fu_509_p2();
    void thread_grp_backtrack_fu_344_ap_start();
    void thread_grp_backtrack_fu_344_avail_V_i();
    void thread_grp_backtrack_fu_344_colours_V_q0();
    void thread_grp_backtrack_fu_344_cp_V_i();
    void thread_grp_backtrack_fu_344_ntiles_V();
    void thread_grp_backtrack_fu_344_pp_rot_V_q0();
    void thread_grp_backtrack_fu_344_pp_rot_V_q1();
    void thread_grp_backtrack_fu_344_pp_tile_V_q0();
    void thread_grp_backtrack_fu_344_pp_tile_V_q1();
    void thread_grp_backtrack_fu_344_side_V();
    void thread_grp_backtrack_fu_344_terminate_i();
    void thread_grp_backtrack_fu_344_tiles_V_q0();
    void thread_grp_backtrack_fu_344_tiles_V_q1();
    void thread_grp_check_fu_406_ap_start();
    void thread_grp_check_fu_406_p_V();
    void thread_grp_check_fu_406_pp_rot_V_q0();
    void thread_grp_check_fu_406_pp_rot_V_q1();
    void thread_grp_check_fu_406_pp_tile_V_q0();
    void thread_grp_check_fu_406_pp_tile_V_q1();
    void thread_grp_check_fu_406_side_V();
    void thread_grp_check_fu_406_tiles_V_q0();
    void thread_grp_check_fu_406_tiles_V_q1();
    void thread_grp_down_fu_386_ap_start();
    void thread_grp_down_fu_386_avail_V_i();
    void thread_grp_down_fu_386_colours_V_q0();
    void thread_grp_down_fu_386_cp_V_i();
    void thread_grp_down_fu_386_ntiles_V();
    void thread_grp_down_fu_386_pp_rot_V_q0();
    void thread_grp_down_fu_386_pp_tile_V_q0();
    void thread_grp_down_fu_386_side_V();
    void thread_grp_down_fu_386_tiles_V_q0();
    void thread_grp_load_fu_433_p1();
    void thread_grp_right_r_fu_366_ap_start();
    void thread_grp_right_r_fu_366_avail_V_i();
    void thread_grp_right_r_fu_366_colours_V_q0();
    void thread_grp_right_r_fu_366_cp_V();
    void thread_grp_right_r_fu_366_ntiles_V();
    void thread_grp_right_r_fu_366_pp_rot_V_q0();
    void thread_grp_right_r_fu_366_pp_tile_V_q0();
    void thread_grp_right_r_fu_366_side_V();
    void thread_grp_right_r_fu_366_tiles_V_q0();
    void thread_input_V_V_read();
    void thread_ntiles_V_assign_fu_537_p0();
    void thread_ntiles_V_assign_fu_537_p1();
    void thread_ntiles_V_assign_fu_537_p2();
    void thread_op2_assign_2_fu_735_p2();
    void thread_or_cond5_demorgan_i_fu_907_p2();
    void thread_or_cond_demorgan_i_fu_850_p2();
    void thread_or_cond_i_fu_757_p2();
    void thread_output_V_V_din();
    void thread_output_V_V_write();
    void thread_p_V_1_fu_515_p2();
    void thread_p_V_fu_799_p2();
    void thread_pp_rot_V_address0();
    void thread_pp_rot_V_address1();
    void thread_pp_rot_V_ce0();
    void thread_pp_rot_V_ce1();
    void thread_pp_rot_V_d0();
    void thread_pp_rot_V_we0();
    void thread_pp_tile_V_address0();
    void thread_pp_tile_V_address1();
    void thread_pp_tile_V_ce0();
    void thread_pp_tile_V_ce1();
    void thread_pp_tile_V_d0();
    void thread_pp_tile_V_we0();
    void thread_r_V_1_fu_655_p3();
    void thread_r_V_2_fu_827_p2();
    void thread_r_V_3_fu_883_p2();
    void thread_r_V_fu_474_p2();
    void thread_t_V_1_fu_555_p2();
    void thread_t_V_6_fu_464_p2();
    void thread_t_fu_615_p2();
    void thread_tiles_V_addr4_fu_709_p2();
    void thread_tiles_V_addr5_cast_fu_590_p1();
    void thread_tiles_V_addr6_fu_594_p2();
    void thread_tiles_V_address0();
    void thread_tiles_V_address1();
    void thread_tiles_V_ce0();
    void thread_tiles_V_ce1();
    void thread_tiles_V_d0();
    void thread_tiles_V_we0();
    void thread_tmp_10_fu_832_p3();
    void thread_tmp_10_i_fu_720_p1();
    void thread_tmp_11_fu_840_p1();
    void thread_tmp_11_i_fu_725_p2();
    void thread_tmp_12_fu_621_p3();
    void thread_tmp_12_i_fu_745_p0();
    void thread_tmp_12_i_fu_745_p2();
    void thread_tmp_13_fu_703_p2();
    void thread_tmp_13_i_fu_751_p2();
    void thread_tmp_15_fu_823_p1();
    void thread_tmp_1_fu_549_p2();
    void thread_tmp_1_i_fu_521_p1();
    void thread_tmp_22_i_i_fu_889_p2();
    void thread_tmp_23_i_i_fu_860_p2();
    void thread_tmp_2_fu_600_p1();
    void thread_tmp_2_i_fu_609_p2();
    void thread_tmp_3_fu_673_p3();
    void thread_tmp_4_fu_787_p2();
    void thread_tmp_4_i_fu_629_p1();
    void thread_tmp_5_fu_663_p4();
    void thread_tmp_5_i_fu_633_p2();
    void thread_tmp_5_trn_cast_fu_578_p1();
    void thread_tmp_6_fu_793_p2();
    void thread_tmp_6_i_fu_639_p2();
    void thread_tmp_7_fu_527_p1();
    void thread_tmp_8_i_cast_fu_651_p1();
    void thread_tmp_8_i_fu_645_p2();
    void thread_tmp_9_fu_715_p1();
    void thread_tmp_9_i6_trn_fu_699_p1();
    void thread_tmp_9_i_fu_504_p1();
    void thread_tmp_V_5_fu_845_p1();
    void thread_tmp_fu_582_p3();
    void thread_tmp_i1_cast_fu_731_p1();
    void thread_tmp_i3_cast_fu_605_p1();
    void thread_tmp_i3_fu_805_p1();
    void thread_tmp_i_13_fu_480_p2();
    void thread_tmp_i_fu_470_p1();
    void thread_tmp_i_i1_21_fu_879_p1();
    void thread_tmp_i_i1_fu_856_p1();
    void thread_tmp_s_fu_781_p2();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
