# ArchOzu Team Repository ğŸ—¿
```
ğŸ“¦ Top Modules
 â”£ ğŸ“œ RTL âŒ
 â”£ ğŸ“œ Header âŒ
 â”— ğŸ“œ TB âŒ

ğŸ“¦ Bus Protocols
 â”£ ğŸ“ APB âœ” (shubhi704/APB-Protocol)
 â”£ ğŸ“ AHB âœ” (lucky-wfw/ARM_AMBA_Design)
 â”£ ğŸ“ AHB2APB Bridge ğŸŒ± (taha)
 â”— ğŸ“ AHB Implementation âŒ

ğŸ“¦ Peripherals
 â”£ ğŸ“‚ UART
 â”ƒ â”£ ğŸ“œ RTL ğŸŒ± (utku)
 â”ƒ â”— ğŸ“œ TB ğŸŒ± (kutay)
 â”£ ğŸ“‚ I2C Master
 â”ƒ â”£ ğŸ“œ RTL âœ” (taha, 01.04.2024)
 â”ƒ â”— ğŸ“œ TB âœ” (taha, 01.04.2024)
 â”£ ğŸ“‚ QSPI Master
 â”ƒ â”£ ğŸ“œ RTL ğŸŒ± (taha)
 â”ƒ â”— ğŸ“œ TB âŒ
 â”£ ğŸ“‚ Timer
 â”ƒ â”£ ğŸ“œ RTL âŒ
 â”ƒ â”— ğŸ“œ TB âŒ
 â”£ ğŸ“‚ GPIO
 â”ƒ â”£ ğŸ“œ RTL âœ” (taha, 05.04.2024)
 â”ƒ â”— ğŸ“œ TB âŒ
 â”£ ğŸ“‚ USB
 â”ƒ â”£ ğŸ“œ RTL ğŸŒ± (metin)
 â”ƒ â”— ğŸ“œ TB âŒ
 â”£ ğŸ“‚ Clock Generator
 â”ƒ â”— ğŸ“œ RTL âœ” (taha, 31.03.2024)
 â”— ğŸ“‚ JTAG
   â”£ ğŸ“œ RTL âŒ
   â”— ğŸ“œ TB âŒ

ğŸ“¦ Physical Design
 â”£ ğŸ“ RTL Design ğŸŒ± (all)
 â”£ ğŸ“ Synthesis âŒ
 â”£ ğŸ“ Floorplanning âŒ
 â”£ ğŸ“ Placement âŒ
 â”£ ğŸ“ CTS âŒ
 â”— ğŸ“ Routing âŒ

ğŸ“¦ Documents
 â”£ ğŸ“‚ Ã–TR
 â”ƒ â”£ ğŸ“ docx âœ” (all, 15.03.2024)
 â”ƒ â”— ğŸ“ pdf âœ” (all, 15.03.2024)
 â”— ğŸ“‚ DTR
   â”£ ğŸ“ docx âŒ
   â”— ğŸ“ pdf âŒ
```
