TimeQuest Timing Analyzer report for DE0_Top
Sat Mar 16 15:20:42 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 14. Slow 1200mV 85C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 17. Slow 1200mV 85C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 34. Slow 1200mV 0C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 35. Slow 1200mV 0C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 36. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 37. Slow 1200mV 0C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 38. Slow 1200mV 0C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 54. Fast 1200mV 0C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 55. Fast 1200mV 0C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 56. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 57. Fast 1200mV 0C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 58. Fast 1200mV 0C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Propagation Delay
 66. Minimum Propagation Delay
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Board Trace Model Assignments
 76. Input Transition Times
 77. Slow Corner Signal Integrity Metrics
 78. Fast Corner Signal Integrity Metrics
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE0_Top                                             ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C16F484C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  50.0%      ;
;     Processors 3-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; Clock Name                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] } ;
; CLOCK_50                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                          ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                        ; Note                    ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; 116.41 MHz  ; 116.41 MHz      ; CLOCK_50                                          ;                         ;
; 1103.75 MHz ; 922.51 MHz      ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; limit due to hold check ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -7.590 ; -740.715      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -2.205 ; -2.205        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.458 ; -0.458        ;
; CLOCK_50                                          ; -0.021 ; -0.021        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -2.188 ; -2.188        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.913 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -3.000 ; -309.022      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.384  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.590 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 8.200      ;
; -7.569 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 8.192      ;
; -7.564 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 8.179      ;
; -7.560 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 8.186      ;
; -7.552 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 8.161      ;
; -7.551 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 8.160      ;
; -7.549 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 8.166      ;
; -7.487 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 8.088      ;
; -7.475 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 8.076      ;
; -7.466 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 8.068      ;
; -7.445 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 8.063      ;
; -7.430 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 8.056      ;
; -7.425 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 8.034      ;
; -7.381 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.997      ;
; -7.360 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.978      ;
; -7.341 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.950      ;
; -7.316 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.924      ;
; -7.305 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.930      ;
; -7.298 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.923      ;
; -7.241 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.858      ;
; -7.226 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.827      ;
; -7.210 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.826      ;
; -7.210 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.819      ;
; -7.205 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.813      ;
; -7.205 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.806      ;
; -7.199 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.825      ;
; -7.174 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.791      ;
; -7.147 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.757      ;
; -7.145 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.762      ;
; -7.133 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.743      ;
; -7.128 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.730      ;
; -7.119 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.745      ;
; -7.117 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.726      ;
; -7.101 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.710      ;
; -7.085 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.694      ;
; -7.079 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.697      ;
; -7.031 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.640      ;
; -7.023 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.625      ;
; -7.020 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.621      ;
; -7.013 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.373     ; 7.635      ;
; -7.005 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.621      ;
; -7.004 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.629      ;
; -7.004 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.622      ;
; -6.999 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.616      ;
; -6.996 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.621      ;
; -6.990 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.615      ;
; -6.987 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.613      ;
; -6.986 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.596      ;
; -6.986 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.587      ;
; -6.970 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.580      ;
; -6.960 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.569      ;
; -6.960 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.583      ;
; -6.955 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.556      ;
; -6.955 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.570      ;
; -6.941 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.557      ;
; -6.930 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.555      ;
; -6.927 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.536      ;
; -6.918 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.536      ;
; -6.916 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.517      ;
; -6.890 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.498      ;
; -6.876 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.484      ;
; -6.866 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.483      ;
; -6.855 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.465      ;
; -6.855 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.457      ;
; -6.840 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.381     ; 7.454      ;
; -6.836 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.453      ;
; -6.815 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.432      ;
; -6.813 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.415      ;
; -6.793 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.402      ;
; -6.767 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.368      ;
; -6.764 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.373      ;
; -6.759 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.360      ;
; -6.758 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.374      ;
; -6.753 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.369     ; 7.379      ;
; -6.744 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.367      ;
; -6.692 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.317      ;
; -6.687 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.304      ;
; -6.682 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.284      ;
; -6.678 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.279      ;
; -6.649 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.259      ;
; -6.636 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.377     ; 7.254      ;
; -6.624 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.370     ; 7.249      ;
; -6.617 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.233      ;
; -6.617 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.226      ;
; -6.612 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.220      ;
; -6.598 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.206      ;
; -6.576 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.380     ; 7.191      ;
; -6.566 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.372     ; 7.189      ;
; -6.561 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.379     ; 7.177      ;
; -6.548 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.158      ;
; -6.543 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.145      ;
; -6.541 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.143      ;
; -6.534 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.144      ;
; -6.518 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.386     ; 7.127      ;
; -6.513 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.114      ;
; -6.507 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.378     ; 7.124      ;
; -6.458 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.394     ; 7.059      ;
; -6.446 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.387     ; 7.054      ;
; -6.419 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 7.021      ;
; -6.416 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.385     ; 7.026      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                              ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.205 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; -0.837     ; 0.938      ;
; 0.047  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; 1.254      ; 0.996      ;
; 0.459  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; 1.254      ; 1.084      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                               ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.458 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; 1.307      ; 1.048      ;
; -0.042 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; 1.307      ; 0.964      ;
; 2.031  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; -0.713     ; 0.838      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                                   ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.021 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1]                                                                                         ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 2.091      ; 2.446      ;
; 0.358  ; arm:arm_1|MAE:MAE1|AluSelB[1]                            ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|AluSelA                               ; arm:arm_1|MAE:MAE1|AluSelA                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|PCSel[1]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|LRWrEn                                ; arm:arm_1|MAE:MAE1|LRWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|AluOP[0]                              ; arm:arm_1|MAE:MAE1|AluOP[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|AdrSel                                ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|memRdEn                               ; arm:arm_1|MAE:MAE1|memRdEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|memWrEn                               ; arm:arm_1|MAE:MAE1|memWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|AluSelB[0]                            ; arm:arm_1|MAE:MAE1|AluSelB[0]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|WSel                                  ; arm:arm_1|MAE:MAE1|WSel                                                                                                                   ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|RegWrEn                               ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; arm:arm_1|MAE:MAE1|ResWrEn                               ; arm:arm_1|MAE:MAE1|ResWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; arm:arm_1|MAE:MAE1|isr                                   ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; arm:arm_1|MAE:MAE1|irWrEn                                ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; arm:arm_1|MAE:MAE1|AluOP[1]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.577      ;
; 0.360  ; arm:arm_1|MAE:MAE1|PCSel[0]                              ; arm:arm_1|MAE:MAE1|PCSel[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.577      ;
; 0.374  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.512      ; 2.063      ;
; 0.474  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[3]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.154      ;
; 0.514  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.733      ;
; 0.516  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.512      ; 2.205      ;
; 0.521  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.739      ;
; 0.535  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.754      ;
; 0.536  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.754      ;
; 0.537  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[8]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.755      ;
; 0.537  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[10]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.755      ;
; 0.537  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.755      ;
; 0.537  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.537  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.756      ;
; 0.538  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[7]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.757      ;
; 0.538  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[9]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.756      ;
; 0.538  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.756      ;
; 0.539  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.756      ;
; 0.540  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.758      ;
; 0.540  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1]                                                                                         ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; -0.500       ; 2.091      ; 2.507      ;
; 0.545  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[16]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.395      ; 1.127      ;
; 0.547  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.766      ;
; 0.549  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.766      ;
; 0.555  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[17]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.395      ; 1.137      ;
; 0.556  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1]                                                                                         ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.755      ;
; 0.558  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[2]    ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.379      ; 1.124      ;
; 0.560  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.LDR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.240      ;
; 0.560  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.STR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.240      ;
; 0.560  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.CMP                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.240      ;
; 0.560  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.ADDr                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.240      ;
; 0.560  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.MOV                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.240      ;
; 0.579  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.259      ;
; 0.581  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[1]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.261      ;
; 0.583  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.802      ;
; 0.591  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.810      ;
; 0.645  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[2]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.506      ; 2.328      ;
; 0.645  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.503      ; 2.325      ;
; 0.649  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.395      ; 1.231      ;
; 0.653  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.387      ; 1.227      ;
; 0.654  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]            ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[2]                                                                                        ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.429      ; 1.240      ;
; 0.664  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.881      ;
; 0.667  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.886      ;
; 0.674  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.892      ;
; 0.679  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.898      ;
; 0.679  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.907      ;
; 0.680  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.898      ;
; 0.681  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[10] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.897      ;
; 0.681  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[31] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.897      ;
; 0.683  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[7]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.899      ;
; 0.683  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[17] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.899      ;
; 0.683  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[21] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.899      ;
; 0.684  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[0]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.900      ;
; 0.684  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[3]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.900      ;
; 0.685  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[12]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.891      ;
; 0.686  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.904      ;
; 0.687  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[25] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.903      ;
; 0.687  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.915      ;
; 0.688  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.916      ;
; 0.689  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[15]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.895      ;
; 0.690  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[1]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.908      ;
; 0.690  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.908      ;
; 0.691  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.908      ;
; 0.692  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.920      ;
; 0.694  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.913      ;
; 0.695  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[30] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.911      ;
; 0.698  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.917      ;
; 0.701  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[14]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.907      ;
; 0.702  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[9]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.918      ;
; 0.707  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.925      ;
; 0.721  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.938      ;
; 0.726  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.945      ;
; 0.730  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.947      ;
; 0.730  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.512      ; 2.419      ;
; 0.731  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]              ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.949      ;
; 0.740  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.059      ; 0.956      ;
; 0.741  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.500      ; 2.418      ;
; 0.744  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.963      ;
; 0.744  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.052      ; 0.953      ;
; 0.748  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:SPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.060      ; 0.965      ;
; 0.758  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.977      ;
; 0.758  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25]      ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.384      ; 1.329      ;
; 0.759  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo          ; arm:arm_1|MAE:MAE1|state[3]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; -0.500       ; 1.121      ; 1.557      ;
; 0.761  ; arm:arm_1|MAE:MAE1|state[4]                              ; arm:arm_1|MAE:MAE1|PCWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.071      ; 0.989      ;
; 0.764  ; arm:arm_1|MAE:MAE1|instr_courante.STR                    ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.062      ; 0.983      ;
; 0.767  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.987      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -2.188 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -1.219     ; 1.072      ;
; -2.005 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -1.219     ; 0.889      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                      ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.913 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -1.112     ; 0.821      ;
; 2.084 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -1.112     ; 0.992      ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                   ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~37                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~38                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[28]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[29]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[31]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[7]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[8]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.007 ; 4.501 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.908 ; 4.501 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.323 ; 3.866 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 4.007 ; 4.426 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.185 ; -2.738 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.185 ; -2.738 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.917 ; -3.448 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -3.553 ; -3.963 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.580 ; 8.653 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.050 ; 7.924 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.580 ; 8.457 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.044 ; 7.848 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 8.130 ; 8.012 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.903 ; 7.810 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.478 ; 7.471 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 8.578 ; 8.653 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.763 ; 7.707 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.345 ; 7.218 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.033 ; 6.921 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.140 ; 7.099 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.763 ; 7.707 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.964 ; 6.844 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.832 ; 6.720 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.533 ; 6.596 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.953 ; 7.970 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.364 ; 7.280 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.420 ; 7.329 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.953 ; 7.944 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.121 ; 6.990 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.626 ; 7.443 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.199 ; 7.092 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.824 ; 7.970 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.430 ; 7.427 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.960 ; 6.888 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.345 ; 7.260 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.156 ; 7.079 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.173 ; 7.090 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.367 ; 7.175 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.430 ; 7.341 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.350 ; 7.427 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 6.773 ; 6.644 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.234 ; 7.086 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.853 ; 7.729 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.350 ; 7.299 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.476 ; 7.346 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.839 ; 6.644 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.773 ; 6.657 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.870 ; 6.975 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 6.009 ; 6.117 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.658 ; 6.544 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.500 ; 6.400 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.504 ; 6.462 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.364 ; 6.261 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.368 ; 6.184 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.303 ; 6.189 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.009 ; 6.117 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.384 ; 6.300 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.541 ; 6.508 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.656 ; 6.602 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.207 ; 7.138 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.384 ; 6.300 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.875 ; 6.782 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.472 ; 6.385 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.082 ; 7.192 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.133 ; 6.030 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.133 ; 6.030 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.503 ; 6.385 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.387 ; 6.213 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.335 ; 6.220 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.523 ; 6.449 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.583 ; 6.519 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.470 ; 6.577 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.645 ; 5.989 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 5.781 ; 6.161 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 7.674 ; 7.884 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.460 ; 8.194 ;       ;
; SW[0]      ; HEX0[1]     ; 7.557 ;       ;       ; 8.026 ;
; SW[0]      ; HEX0[2]     ; 7.343 ;       ;       ; 7.842 ;
; SW[0]      ; HEX0[3]     ; 7.326 ;       ;       ; 7.826 ;
; SW[0]      ; HEX0[4]     ;       ; 6.958 ; 7.674 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.997 ; 7.701 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.085 ; 7.575 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 7.311 ; 8.023 ;       ;
; SW[0]      ; HEX1[1]     ; 7.421 ;       ;       ; 7.917 ;
; SW[0]      ; HEX1[2]     ; 7.575 ;       ;       ; 8.003 ;
; SW[0]      ; HEX1[3]     ; 7.589 ;       ;       ; 8.022 ;
; SW[0]      ; HEX1[4]     ;       ; 7.708 ; 8.403 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 7.194 ; 7.901 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 7.130 ; 7.644 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.276 ; 7.994 ;       ;
; SW[0]      ; HEX2[1]     ; 7.712 ;       ;       ; 8.242 ;
; SW[0]      ; HEX2[2]     ; 7.498 ;       ;       ; 7.929 ;
; SW[0]      ; HEX2[3]     ; 7.418 ;       ;       ; 7.902 ;
; SW[0]      ; HEX2[4]     ;       ; 7.244 ; 7.974 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.388 ; 8.081 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.635 ; 8.073 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 7.013 ; 7.701 ;       ;
; SW[0]      ; HEX3[1]     ; 7.516 ;       ;       ; 8.004 ;
; SW[0]      ; HEX3[2]     ; 7.332 ;       ;       ; 7.837 ;
; SW[0]      ; HEX3[3]     ; 7.349 ;       ;       ; 7.847 ;
; SW[0]      ; HEX3[4]     ;       ; 7.387 ; 8.100 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.369 ; 8.096 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.495 ; 7.969 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.533 ; 5.866 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 5.663 ; 6.031 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 7.556 ; 7.754 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.232 ; 7.954 ;       ;
; SW[0]      ; HEX0[1]     ; 7.331 ;       ;       ; 7.765 ;
; SW[0]      ; HEX0[2]     ; 7.126 ;       ;       ; 7.588 ;
; SW[0]      ; HEX0[3]     ; 7.072 ;       ;       ; 7.542 ;
; SW[0]      ; HEX0[4]     ;       ; 6.751 ; 7.456 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.788 ; 7.481 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.840 ; 7.301 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 7.051 ; 7.763 ;       ;
; SW[0]      ; HEX1[1]     ; 7.163 ;       ;       ; 7.630 ;
; SW[0]      ; HEX1[2]     ; 7.375 ;       ;       ; 7.789 ;
; SW[0]      ; HEX1[3]     ; 7.388 ;       ;       ; 7.807 ;
; SW[0]      ; HEX1[4]     ;       ; 7.474 ; 8.145 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.977 ; 7.674 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.923 ; 7.398 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.080 ; 7.785 ;       ;
; SW[0]      ; HEX2[1]     ; 7.506 ;       ;       ; 8.018 ;
; SW[0]      ; HEX2[2]     ; 7.301 ;       ;       ; 7.718 ;
; SW[0]      ; HEX2[3]     ; 7.223 ;       ;       ; 7.692 ;
; SW[0]      ; HEX2[4]     ;       ; 7.026 ; 7.745 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.192 ; 7.871 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.433 ; 7.857 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.805 ; 7.482 ;       ;
; SW[0]      ; HEX3[1]     ; 7.292 ;       ;       ; 7.743 ;
; SW[0]      ; HEX3[2]     ; 7.117 ;       ;       ; 7.585 ;
; SW[0]      ; HEX3[3]     ; 7.133 ;       ;       ; 7.594 ;
; SW[0]      ; HEX3[4]     ;       ; 7.163 ; 7.865 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.107 ; 7.833 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.233 ; 7.679 ;       ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                        ; Note                    ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; 129.58 MHz  ; 129.58 MHz      ; CLOCK_50                                          ;                         ;
; 1182.03 MHz ; 1075.27 MHz     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; limit due to hold check ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -6.717 ; -641.046      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -2.011 ; -2.011        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.402 ; -0.402        ;
; CLOCK_50                                          ; -0.041 ; -0.041        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -1.912 ; -1.912        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.779 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -3.000 ; -309.301      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.421  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.717 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 7.372      ;
; -6.702 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 7.365      ;
; -6.679 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 7.329      ;
; -6.668 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 7.309      ;
; -6.655 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 7.319      ;
; -6.653 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 7.302      ;
; -6.620 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 7.261      ;
; -6.612 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 7.267      ;
; -6.605 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 7.254      ;
; -6.600 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 7.242      ;
; -6.560 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 7.216      ;
; -6.543 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 7.207      ;
; -6.535 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 7.191      ;
; -6.533 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.348     ; 7.180      ;
; -6.525 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 7.171      ;
; -6.510 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 7.164      ;
; -6.444 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 7.093      ;
; -6.428 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 7.069      ;
; -6.413 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 7.062      ;
; -6.405 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 7.051      ;
; -6.404 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.066      ;
; -6.390 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 7.044      ;
; -6.388 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 7.029      ;
; -6.386 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 7.048      ;
; -6.346 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.988      ;
; -6.333 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.988      ;
; -6.331 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.981      ;
; -6.325 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.989      ;
; -6.325 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.979      ;
; -6.312 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.966      ;
; -6.271 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.920      ;
; -6.263 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.913      ;
; -6.256 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.912      ;
; -6.254 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.348     ; 6.901      ;
; -6.248 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.912      ;
; -6.228 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.869      ;
; -6.227 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.881      ;
; -6.213 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.854      ;
; -6.213 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.862      ;
; -6.212 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.874      ;
; -6.211 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.865      ;
; -6.208 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.849      ;
; -6.198 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.847      ;
; -6.194 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.844      ;
; -6.184 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.826      ;
; -6.181 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.334     ; 6.842      ;
; -6.178 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.833      ;
; -6.169 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.825      ;
; -6.164 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.814      ;
; -6.164 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.813      ;
; -6.163 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.826      ;
; -6.141 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.787      ;
; -6.127 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.791      ;
; -6.126 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.788      ;
; -6.119 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.775      ;
; -6.112 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.774      ;
; -6.110 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.756      ;
; -6.108 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.749      ;
; -6.095 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.749      ;
; -6.084 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.746      ;
; -6.084 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.726      ;
; -6.058 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.707      ;
; -6.047 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.701      ;
; -6.045 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.695      ;
; -6.035 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.689      ;
; -6.014 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.668      ;
; -6.009 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.650      ;
; -6.009 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.342     ; 6.662      ;
; -6.006 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.647      ;
; -5.994 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.643      ;
; -5.992 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.641      ;
; -5.978 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.620      ;
; -5.950 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.604      ;
; -5.947 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.601      ;
; -5.932 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.594      ;
; -5.929 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.570      ;
; -5.919 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.582      ;
; -5.915 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.331     ; 6.579      ;
; -5.878 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.524      ;
; -5.877 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.527      ;
; -5.873 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.515      ;
; -5.871 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.517      ;
; -5.863 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.517      ;
; -5.846 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.339     ; 6.502      ;
; -5.832 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.474      ;
; -5.826 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.468      ;
; -5.819 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.340     ; 6.474      ;
; -5.811 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.461      ;
; -5.806 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 6.468      ;
; -5.802 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.332     ; 6.465      ;
; -5.797 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.438      ;
; -5.793 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.447      ;
; -5.782 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.431      ;
; -5.782 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.346     ; 6.431      ;
; -5.760 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.410      ;
; -5.736 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.341     ; 6.390      ;
; -5.728 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.354     ; 6.369      ;
; -5.723 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.349     ; 6.369      ;
; -5.680 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.353     ; 6.322      ;
; -5.641 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.345     ; 6.291      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                               ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.011 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; -0.831     ; 0.849      ;
; 0.077  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; 1.113      ; 0.905      ;
; 0.512  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; 1.113      ; 0.970      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                                ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.402 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; 1.161      ; 0.939      ;
; 0.035  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; 1.161      ; 0.876      ;
; 1.952  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; -0.719     ; 0.753      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                                   ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.041 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1]                                                                                         ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.944      ; 2.247      ;
; 0.301  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.407      ; 1.872      ;
; 0.312  ; arm:arm_1|MAE:MAE1|AluSelB[1]                            ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|AluSelA                               ; arm:arm_1|MAE:MAE1|AluSelA                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|PCSel[1]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|LRWrEn                                ; arm:arm_1|MAE:MAE1|LRWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|AluOP[0]                              ; arm:arm_1|MAE:MAE1|AluOP[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|AdrSel                                ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|memRdEn                               ; arm:arm_1|MAE:MAE1|memRdEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|memWrEn                               ; arm:arm_1|MAE:MAE1|memWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|AluSelB[0]                            ; arm:arm_1|MAE:MAE1|AluSelB[0]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|WSel                                  ; arm:arm_1|MAE:MAE1|WSel                                                                                                                   ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|RegWrEn                               ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; arm:arm_1|MAE:MAE1|ResWrEn                               ; arm:arm_1|MAE:MAE1|ResWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; arm:arm_1|MAE:MAE1|isr                                   ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; arm:arm_1|MAE:MAE1|irWrEn                                ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; arm:arm_1|MAE:MAE1|PCSel[0]                              ; arm:arm_1|MAE:MAE1|PCSel[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; arm:arm_1|MAE:MAE1|AluOP[1]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.511      ;
; 0.363  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[3]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 1.925      ;
; 0.431  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.406      ; 2.001      ;
; 0.463  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1]                                                                                         ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; -0.500       ; 1.944      ; 2.251      ;
; 0.475  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.674      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.LDR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.041      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.STR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.041      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.CMP                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.041      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.ADDr                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.041      ;
; 0.479  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.MOV                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.041      ;
; 0.480  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.678      ;
; 0.482  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.681      ;
; 0.483  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[8]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.682      ;
; 0.483  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.682      ;
; 0.483  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.682      ;
; 0.484  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[9]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.683      ;
; 0.484  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[10]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.682      ;
; 0.484  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.683      ;
; 0.485  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[7]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.684      ;
; 0.485  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.683      ;
; 0.485  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.684      ;
; 0.487  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.685      ;
; 0.493  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.691      ;
; 0.495  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[1]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.057      ;
; 0.500  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1]                                                                                         ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.038      ; 0.682      ;
; 0.503  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.065      ;
; 0.504  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.703      ;
; 0.504  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.053      ; 0.701      ;
; 0.517  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[2]    ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.339      ; 1.025      ;
; 0.520  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[16]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.355      ; 1.044      ;
; 0.524  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.723      ;
; 0.529  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[17]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.355      ; 1.053      ;
; 0.538  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.737      ;
; 0.540  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.398      ; 2.102      ;
; 0.553  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[2]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.399      ; 2.116      ;
; 0.573  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.407      ; 2.144      ;
; 0.602  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]            ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[2]                                                                                        ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.384      ; 1.130      ;
; 0.608  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.806      ;
; 0.608  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.807      ;
; 0.611  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.818      ;
; 0.618  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.816      ;
; 0.620  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.818      ;
; 0.620  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[10] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.816      ;
; 0.621  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.820      ;
; 0.621  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.355      ; 1.145      ;
; 0.622  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.820      ;
; 0.623  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[7]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.819      ;
; 0.623  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[17] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.819      ;
; 0.624  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[31] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.820      ;
; 0.625  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.347      ; 1.141      ;
; 0.625  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.832      ;
; 0.626  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[3]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.822      ;
; 0.626  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.833      ;
; 0.627  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[21] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.823      ;
; 0.628  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[1]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.826      ;
; 0.628  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.826      ;
; 0.628  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[0]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.824      ;
; 0.628  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.835      ;
; 0.629  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[25] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.825      ;
; 0.631  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[30] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.827      ;
; 0.632  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.832      ;
; 0.633  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.053      ; 0.830      ;
; 0.639  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.838      ;
; 0.640  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[15]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.828      ;
; 0.642  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[9]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.027      ; 0.838      ;
; 0.642  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[12]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.830      ;
; 0.645  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.843      ;
; 0.651  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[14]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.019      ; 0.839      ;
; 0.659  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.053      ; 0.856      ;
; 0.662  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.054      ; 0.860      ;
; 0.664  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.863      ;
; 0.669  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]              ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.868      ;
; 0.671  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.396      ; 2.231      ;
; 0.675  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo          ; arm:arm_1|MAE:MAE1|state[3]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; -0.500       ; 1.072      ; 1.411      ;
; 0.682  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.052      ; 0.878      ;
; 0.683  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; -0.500       ; 1.081      ; 1.428      ;
; 0.685  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.046      ; 0.875      ;
; 0.687  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:SPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.053      ; 0.884      ;
; 0.689  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.888      ;
; 0.696  ; arm:arm_1|MAE:MAE1|instr_courante.STR                    ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.895      ;
; 0.696  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.055      ; 0.895      ;
; 0.704  ; arm:arm_1|MAE:MAE1|state[4]                              ; arm:arm_1|MAE:MAE1|PCWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.911      ;
; 0.709  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.057      ; 0.910      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                       ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -1.912 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -1.157     ; 0.954      ;
; -1.749 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -1.157     ; 0.791      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                       ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.779 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -1.060     ; 0.739      ;
; 1.954 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -1.060     ; 0.914      ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[16]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[17]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[18]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[19]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[20]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[21]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[22]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[23]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[24]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[25]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[26]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[27]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[28]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[29]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[30]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[31]                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|mem64:Memoire|altsyncram:altsyncram_component|altsyncram_hjs1:auto_generated|ram_block1a0~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~37                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~38                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[28]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[29]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[31]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[7]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[8]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.499 ; 3.945 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.445 ; 3.943 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.893 ; 3.385 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 3.499 ; 3.945 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.903 ; -2.375 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.903 ; -2.375 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.532 ; -3.014 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -3.096 ; -3.534 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.041 ; 8.073 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 7.520 ; 7.345 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.041 ; 7.849 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 7.546 ; 7.354 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.622 ; 7.450 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.444 ; 7.250 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.046 ; 6.923 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 7.948 ; 8.073 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.251 ; 7.168 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.894 ; 6.729 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.605 ; 6.465 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.700 ; 6.594 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.251 ; 7.168 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.542 ; 6.371 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.419 ; 6.265 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.099 ; 6.203 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.479 ; 7.486 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.913 ; 6.777 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.974 ; 6.806 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.479 ; 7.353 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.695 ; 6.505 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.163 ; 6.957 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.774 ; 6.619 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.265 ; 7.486 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 6.945 ; 6.947 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.524 ; 6.413 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.873 ; 6.733 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.704 ; 6.581 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.718 ; 6.591 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.898 ; 6.696 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.945 ; 6.834 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.825 ; 6.947 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 6.397 ; 6.241 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 6.832 ; 6.640 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 7.400 ; 7.215 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 6.940 ; 6.830 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.051 ; 6.876 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 6.450 ; 6.244 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 6.397 ; 6.241 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 6.428 ; 6.580 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 5.646 ; 5.787 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 6.303 ; 6.150 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 6.146 ; 6.022 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 6.145 ; 6.037 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 6.001 ; 5.879 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.016 ; 5.807 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 5.963 ; 5.812 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 5.646 ; 5.787 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 6.020 ; 5.876 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 6.164 ; 6.088 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 6.279 ; 6.149 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 6.779 ; 6.631 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 6.020 ; 5.876 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 6.478 ; 6.339 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 6.109 ; 5.988 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 6.594 ; 6.782 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 5.817 ; 5.681 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 5.817 ; 5.681 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 6.155 ; 5.988 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 6.043 ; 5.843 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 6.002 ; 5.850 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 6.177 ; 6.042 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 6.222 ; 6.128 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 6.074 ; 6.221 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.263 ; 5.547 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 5.386 ; 5.707 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 7.278 ; 7.428 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.880 ; 7.552 ;       ;
; SW[0]      ; HEX0[1]     ; 6.998 ;       ;       ; 7.363 ;
; SW[0]      ; HEX0[2]     ; 6.810 ;       ;       ; 7.190 ;
; SW[0]      ; HEX0[3]     ; 6.790 ;       ;       ; 7.163 ;
; SW[0]      ; HEX0[4]     ;       ; 6.425 ; 7.062 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.445 ; 7.088 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.556 ; 6.957 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.746 ; 7.393 ;       ;
; SW[0]      ; HEX1[1]     ; 6.877 ;       ;       ; 7.263 ;
; SW[0]      ; HEX1[2]     ; 7.031 ;       ;       ; 7.339 ;
; SW[0]      ; HEX1[3]     ; 7.042 ;       ;       ; 7.364 ;
; SW[0]      ; HEX1[4]     ;       ; 7.102 ; 7.746 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.620 ; 7.272 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.599 ; 6.995 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.705 ; 7.362 ;       ;
; SW[0]      ; HEX2[1]     ; 7.156 ;       ;       ; 7.516 ;
; SW[0]      ; HEX2[2]     ; 6.965 ;       ;       ; 7.250 ;
; SW[0]      ; HEX2[3]     ; 6.881 ;       ;       ; 7.214 ;
; SW[0]      ; HEX2[4]     ;       ; 6.689 ; 7.341 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.813 ; 7.448 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.085 ; 7.419 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.465 ; 7.094 ;       ;
; SW[0]      ; HEX3[1]     ; 6.954 ;       ;       ; 7.312 ;
; SW[0]      ; HEX3[2]     ; 6.795 ;       ;       ; 7.177 ;
; SW[0]      ; HEX3[3]     ; 6.810 ;       ;       ; 7.186 ;
; SW[0]      ; HEX3[4]     ;       ; 6.783 ; 7.458 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.796 ; 7.449 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 6.945 ; 7.294 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.169 ; 5.444 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 5.287 ; 5.598 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 7.179 ; 7.319 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 6.686 ; 7.344 ;       ;
; SW[0]      ; HEX0[1]     ; 6.798 ;       ;       ; 7.136 ;
; SW[0]      ; HEX0[2]     ; 6.617 ;       ;       ; 6.971 ;
; SW[0]      ; HEX0[3]     ; 6.564 ;       ;       ; 6.916 ;
; SW[0]      ; HEX0[4]     ;       ; 6.249 ; 6.872 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.268 ; 6.898 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 6.340 ; 6.718 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 6.522 ; 7.163 ;       ;
; SW[0]      ; HEX1[1]     ; 6.649 ;       ;       ; 7.012 ;
; SW[0]      ; HEX1[2]     ; 6.855 ;       ;       ; 7.155 ;
; SW[0]      ; HEX1[3]     ; 6.867 ;       ;       ; 7.178 ;
; SW[0]      ; HEX1[4]     ;       ; 6.900 ; 7.523 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 6.437 ; 7.074 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 6.415 ; 6.784 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 6.535 ; 7.180 ;       ;
; SW[0]      ; HEX2[1]     ; 6.975 ;       ;       ; 7.324 ;
; SW[0]      ; HEX2[2]     ; 6.792 ;       ;       ; 7.071 ;
; SW[0]      ; HEX2[3]     ; 6.711 ;       ;       ; 7.034 ;
; SW[0]      ; HEX2[4]     ;       ; 6.503 ; 7.143 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 6.642 ; 7.266 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 6.907 ; 7.230 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 6.289 ; 6.905 ;       ;
; SW[0]      ; HEX3[1]     ; 6.755 ;       ;       ; 7.087 ;
; SW[0]      ; HEX3[2]     ; 6.604 ;       ;       ; 6.959 ;
; SW[0]      ; HEX3[3]     ; 6.619 ;       ;       ; 6.968 ;
; SW[0]      ; HEX3[4]     ;       ; 6.594 ; 7.254 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 6.569 ; 7.218 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 6.713 ; 7.040 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -3.716 ; -301.069      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.973 ; -0.973        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.259 ; -0.259        ;
; CLOCK_50                                          ; -0.003 ; -0.003        ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.762 ; -0.762        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.024 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; CLOCK_50                                          ; -3.000 ; -331.451      ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.415  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.716 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.478      ;
; -3.700 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 4.471      ;
; -3.693 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.465      ;
; -3.681 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.442      ;
; -3.678 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.446      ;
; -3.670 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.431      ;
; -3.655 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 4.411      ;
; -3.637 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.402      ;
; -3.631 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.403      ;
; -3.630 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.396      ;
; -3.618 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.373      ;
; -3.617 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.379      ;
; -3.607 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.362      ;
; -3.588 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.355      ;
; -3.565 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.326      ;
; -3.553 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.325      ;
; -3.549 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.321      ;
; -3.519 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.285      ;
; -3.507 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.219     ; 4.275      ;
; -3.506 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.267      ;
; -3.502 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.257      ;
; -3.502 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.263      ;
; -3.492 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.258      ;
; -3.490 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.262      ;
; -3.484 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.251      ;
; -3.466 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.228      ;
; -3.457 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.219      ;
; -3.446 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.208      ;
; -3.444 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.216      ;
; -3.443 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.198      ;
; -3.437 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.198      ;
; -3.429 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.195      ;
; -3.428 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.194      ;
; -3.421 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.182      ;
; -3.416 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.177      ;
; -3.405 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 4.161      ;
; -3.394 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 4.150      ;
; -3.392 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.153      ;
; -3.384 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.156      ;
; -3.381 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.153      ;
; -3.381 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.147      ;
; -3.378 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.145      ;
; -3.378 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.150      ;
; -3.374 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.146      ;
; -3.374 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.129      ;
; -3.363 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 4.134      ;
; -3.362 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.124      ;
; -3.353 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.108      ;
; -3.350 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.111      ;
; -3.343 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.217     ; 4.113      ;
; -3.341 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 4.108      ;
; -3.333 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.105      ;
; -3.329 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.090      ;
; -3.329 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.084      ;
; -3.323 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.089      ;
; -3.315 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.076      ;
; -3.311 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.073      ;
; -3.300 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 4.065      ;
; -3.299 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 4.055      ;
; -3.290 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.056      ;
; -3.287 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 4.042      ;
; -3.272 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.038      ;
; -3.269 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.035      ;
; -3.265 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.026      ;
; -3.257 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 4.023      ;
; -3.255 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.016      ;
; -3.253 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 4.014      ;
; -3.242 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 4.004      ;
; -3.239 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 4.011      ;
; -3.238 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.223     ; 4.002      ;
; -3.223 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.216     ; 3.994      ;
; -3.217 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.984      ;
; -3.206 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 3.962      ;
; -3.202 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 3.957      ;
; -3.201 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.973      ;
; -3.198 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 3.954      ;
; -3.191 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.230     ; 3.948      ;
; -3.190 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 3.945      ;
; -3.184 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.232     ; 3.939      ;
; -3.179 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 3.925      ;
; -3.178 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 3.944      ;
; -3.168 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 3.914      ;
; -3.163 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.215     ; 3.935      ;
; -3.159 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 3.920      ;
; -3.157 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.924      ;
; -3.146 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 3.908      ;
; -3.138 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.240     ; 3.885      ;
; -3.137 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 3.893      ;
; -3.133 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 3.895      ;
; -3.132 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 3.893      ;
; -3.127 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.220     ; 3.894      ;
; -3.123 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.222     ; 3.888      ;
; -3.117 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 3.883      ;
; -3.116 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.225     ; 3.878      ;
; -3.105 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 3.858      ;
; -3.102 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.221     ; 3.868      ;
; -3.101 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 3.862      ;
; -3.094 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.226     ; 3.855      ;
; -3.080 ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[8]                                                                                     ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.230     ; 3.837      ;
; -3.070 ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.231     ; 3.826      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                               ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.973 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; -0.446     ; 0.501      ;
; 0.266  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.500        ; 0.697      ; 0.530      ;
; 0.707  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; 0.697      ; 0.589      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                                                                ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.259 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; 0.725      ; 0.571      ;
; 0.183  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; 0.725      ; 0.513      ;
; 1.312  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -0.500       ; -0.376     ; 0.456      ;
+--------+---------------------------------------------------+-------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                                   ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.003 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[1]                                                                                         ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 1.143      ; 1.349      ;
; 0.188  ; arm:arm_1|MAE:MAE1|isr                                   ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|irWrEn                                ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AluSelB[1]                            ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AluSelA                               ; arm:arm_1|MAE:MAE1|AluSelA                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|PCSel[0]                              ; arm:arm_1|MAE:MAE1|PCSel[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|PCSel[1]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|LRWrEn                                ; arm:arm_1|MAE:MAE1|LRWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AluOP[1]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AluOP[0]                              ; arm:arm_1|MAE:MAE1|AluOP[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AdrSel                                ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|memRdEn                               ; arm:arm_1|MAE:MAE1|memRdEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|memWrEn                               ; arm:arm_1|MAE:MAE1|memWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|AluSelB[0]                            ; arm:arm_1|MAE:MAE1|AluSelB[0]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|WSel                                  ; arm:arm_1|MAE:MAE1|WSel                                                                                                                   ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|RegWrEn                               ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; arm:arm_1|MAE:MAE1|ResWrEn                               ; arm:arm_1|MAE:MAE1|ResWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.207  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.843      ; 1.154      ;
; 0.221  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[3]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.161      ;
; 0.253  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|isr                                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.837      ; 1.194      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.LDR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.194      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.STR                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.194      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.CMP                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.194      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.ADDr                                                                                                    ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.194      ;
; 0.254  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|instr_courante.MOV                                                                                                     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.836      ; 1.194      ;
; 0.262  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.382      ;
; 0.268  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.034      ; 0.386      ;
; 0.276  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.395      ;
; 0.278  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[29]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.398      ;
; 0.278  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[2]    ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.222      ; 0.604      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[8]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[9]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[10]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[16]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[23]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[24]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.398      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[30]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.837      ; 1.220      ;
; 0.280  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[20]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.400      ;
; 0.281  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.400      ;
; 0.281  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[7]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.400      ;
; 0.281  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[17]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.233      ; 0.618      ;
; 0.282  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[12]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.401      ;
; 0.282  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.034      ; 0.400      ;
; 0.283  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[16]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.233      ; 0.620      ;
; 0.288  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.842      ; 1.234      ;
; 0.289  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0]        ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1]                                                                                         ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.025      ; 0.398      ;
; 0.290  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[1]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.837      ; 1.231      ;
; 0.292  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|MAE:MAE1|state[2]                                                                                                               ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.838      ; 1.234      ;
; 0.304  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluOP[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.424      ;
; 0.308  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|irWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.428      ;
; 0.339  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[31] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.474      ;
; 0.340  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]            ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[2]                                                                                        ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.233      ; 0.657      ;
; 0.340  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.459      ;
; 0.340  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[10] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.475      ;
; 0.341  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[0]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.476      ;
; 0.341  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[3]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.476      ;
; 0.341  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[7]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.476      ;
; 0.341  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[17] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.476      ;
; 0.341  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[21] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.476      ;
; 0.343  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[27]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.462      ;
; 0.343  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[25] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.478      ;
; 0.347  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[13]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.466      ;
; 0.348  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[30] ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.483      ;
; 0.349  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.225      ; 0.678      ;
; 0.350  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[26]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.469      ;
; 0.350  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.231      ; 0.685      ;
; 0.351  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[19]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.470      ;
; 0.352  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[1]       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.471      ;
; 0.352  ; arm:arm_1|DataPath:DataPath1|Reg32:RegistreData|DATA[9]  ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.031      ; 0.487      ;
; 0.352  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo          ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50    ; 0.000        ; 0.843      ; 1.299      ;
; 0.358  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.477      ;
; 0.358  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[12]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.026      ; 0.488      ;
; 0.360  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[15]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.026      ; 0.490      ;
; 0.361  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.480      ;
; 0.362  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.481      ;
; 0.363  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.482      ;
; 0.363  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|RegWrEn                                                                                                                ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.488      ;
; 0.364  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[22]      ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.483      ;
; 0.365  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.485      ;
; 0.365  ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[14]   ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.026      ; 0.495      ;
; 0.370  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AluSelB[1]                                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.495      ;
; 0.372  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|AdrSel                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.497      ;
; 0.375  ; arm:arm_1|MAE:MAE1|state[2]                              ; arm:arm_1|MAE:MAE1|PCSel[1]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.500      ;
; 0.376  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.495      ;
; 0.378  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.497      ;
; 0.379  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.499      ;
; 0.379  ; arm:arm_1|DataPath:DataPath1|Reg32:RegALU0|DATA[25]      ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.222      ; 0.705      ;
; 0.380  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]              ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.500      ;
; 0.386  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]            ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.033      ; 0.503      ;
; 0.386  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.505      ;
; 0.387  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.035      ; 0.506      ;
; 0.389  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.502      ;
; 0.393  ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]           ; arm:arm_1|DataPath:DataPath1|PSR:SPSR0|reg[31]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.400  ; arm:arm_1|MAE:MAE1|state[4]                              ; arm:arm_1|MAE:MAE1|PCWrEn                                                                                                                 ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.041      ; 0.525      ;
; 0.401  ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]             ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.522      ;
; 0.406  ; arm:arm_1|MAE:MAE1|instr_courante.STR                    ; arm:arm_1|MAE:MAE1|state[0]                                                                                                               ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.526      ;
; 0.411  ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]           ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[29]                                                                                              ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.029      ; 0.524      ;
; 0.415  ; arm:arm_1|MAE:MAE1|PCSel[1]                              ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.535      ;
; 0.416  ; arm:arm_1|MAE:MAE1|PCSel[1]                              ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ; CLOCK_50                                          ; CLOCK_50    ; 0.000        ; 0.036      ; 0.536      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                       ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.762 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -0.666     ; 0.590      ;
; -0.657 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 1.000        ; -0.666     ; 0.485      ;
+--------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                                                                                       ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                         ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.024 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[1] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -0.605     ; 0.439      ;
; 1.103 ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ; CLOCK_50     ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0.000        ; -0.605     ; 0.518      ;
+-------+---------------------------------------------------+-------------------------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~37                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|Banc~38                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_0|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|BancDeRegistres:BancReg|altsyncram:Banc_rtl_1|altsyncram_h5m1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:CPSR0|reg[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[10]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[11]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[12]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[13]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[14]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[15]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[16]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[17]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[18]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[19]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[20]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[21]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[22]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[23]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[24]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[25]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[26]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[27]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[28]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[29]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[30]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[31]                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[7]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[8]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:LR0|reg[9]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[11]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[12]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[13]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[14]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[15]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[16]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[17]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[18]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[19]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[20]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[21]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[22]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[23]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[24]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[25]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[26]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[27]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[28]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[29]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[30]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[31]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegPC|reg[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[10]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[11]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[12]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[13]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[14]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[15]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[4]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[5]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[6]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[7]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[8]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegRes|reg[9]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[10]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[11]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[12]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[13]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[14]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[15]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; arm:arm_1|DataPath:DataPath1|PSR:RegistreInstr|reg[16]                                                                                    ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]'                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_ech[0]|q              ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo|datac            ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq0_memo ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm_1|DataPath1|VIC0|irq0_memo~0|combout        ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq0_memo~0|datac          ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|combout        ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo~0|dataa          ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Rise       ; arm_1|DataPath1|VIC0|irq1_memo|datac            ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; Fall       ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_memo ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.340 ; 3.024 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.158 ; 3.024 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.899 ; 2.658 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.340 ; 2.937 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.233 ; -2.029 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.233 ; -2.029 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.667 ; -2.419 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.078 ; -2.674 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 5.197 ; 5.181 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.753 ; 4.781 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 5.139 ; 5.181 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.808 ; 4.712 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.844 ; 4.870 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.673 ; 4.736 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.377 ; 4.491 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 5.197 ; 5.157 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.621 ; 4.659 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.331 ; 4.341 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.181 ; 4.161 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.216 ; 4.242 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.621 ; 4.659 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.128 ; 4.105 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.055 ; 4.016 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 3.914 ; 3.935 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.744 ; 4.796 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.372 ; 4.380 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.436 ; 4.439 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.650 ; 4.796 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.235 ; 4.209 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.530 ; 4.460 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.308 ; 4.309 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.744 ; 4.707 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.404 ; 4.414 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.165 ; 4.141 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.352 ; 4.349 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.267 ; 4.247 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.271 ; 4.254 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.367 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.401 ; 4.414 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.404 ; 4.392 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.970 ; 3.962 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.214 ; 4.237 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.575 ; 4.616 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.306 ; 4.359 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.369 ; 4.378 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.049 ; 3.979 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.970 ; 3.962 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.083 ; 4.063 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.584 ; 3.623 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.916 ; 3.940 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.837 ; 3.833 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.833 ; 3.878 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.770 ; 3.789 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 3.778 ; 3.714 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.712 ; 3.686 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 3.584 ; 3.623 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.760 ; 3.755 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 3.851 ; 3.882 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 3.945 ; 3.961 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.233 ; 4.270 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.760 ; 3.755 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.045 ; 4.090 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.837 ; 3.849 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.258 ; 4.214 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.649 ; 3.611 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 3.649 ; 3.611 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 3.828 ; 3.809 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 3.836 ; 3.716 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 3.754 ; 3.722 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 3.842 ; 3.903 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 3.875 ; 3.946 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 3.860 ; 3.864 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.372 ; 4.017 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.473 ; 4.136 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 4.936 ; 5.418 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.452 ; 5.300 ;       ;
; SW[0]      ; HEX0[1]     ; 4.437 ;       ;       ; 5.268 ;
; SW[0]      ; HEX0[2]     ; 4.346 ;       ;       ; 5.144 ;
; SW[0]      ; HEX0[3]     ; 4.325 ;       ;       ; 5.137 ;
; SW[0]      ; HEX0[4]     ;       ; 4.140 ; 5.020 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.154 ; 5.039 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.190 ; 4.983 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.369 ; 5.223 ;       ;
; SW[0]      ; HEX1[1]     ; 4.387 ;       ;       ; 5.206 ;
; SW[0]      ; HEX1[2]     ; 4.463 ;       ;       ; 5.268 ;
; SW[0]      ; HEX1[3]     ; 4.480 ;       ;       ; 5.306 ;
; SW[0]      ; HEX1[4]     ;       ; 4.583 ; 5.458 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 4.269 ; 5.141 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 4.223 ; 5.015 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.348 ; 5.177 ;       ;
; SW[0]      ; HEX2[1]     ; 4.578 ;       ;       ; 5.396 ;
; SW[0]      ; HEX2[2]     ; 4.422 ;       ;       ; 5.217 ;
; SW[0]      ; HEX2[3]     ; 4.376 ;       ;       ; 5.163 ;
; SW[0]      ; HEX2[4]     ;       ; 4.331 ; 5.197 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.444 ; 5.254 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.495 ; 5.313 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.177 ; 5.063 ;       ;
; SW[0]      ; HEX3[1]     ; 4.415 ;       ;       ; 5.223 ;
; SW[0]      ; HEX3[2]     ; 4.348 ;       ;       ; 5.142 ;
; SW[0]      ; HEX3[3]     ; 4.352 ;       ;       ; 5.150 ;
; SW[0]      ; HEX3[4]     ;       ; 4.395 ; 5.256 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.397 ; 5.252 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.403 ; 5.220 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.305 ; 3.945 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.401 ; 4.059 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 4.866 ; 5.342 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.316 ; 5.157 ;       ;
; SW[0]      ; HEX0[1]     ; 4.308 ;       ;       ; 5.115 ;
; SW[0]      ; HEX0[2]     ; 4.220 ;       ;       ; 4.996 ;
; SW[0]      ; HEX0[3]     ; 4.179 ;       ;       ; 4.971 ;
; SW[0]      ; HEX0[4]     ;       ; 4.017 ; 4.889 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.030 ; 4.906 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.048 ; 4.822 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.215 ; 5.068 ;       ;
; SW[0]      ; HEX1[1]     ; 4.238 ;       ;       ; 5.037 ;
; SW[0]      ; HEX1[2]     ; 4.346 ;       ;       ; 5.140 ;
; SW[0]      ; HEX1[3]     ; 4.363 ;       ;       ; 5.177 ;
; SW[0]      ; HEX1[4]     ;       ; 4.446 ; 5.302 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 4.141 ; 5.005 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 4.103 ; 4.873 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.231 ; 5.054 ;       ;
; SW[0]      ; HEX2[1]     ; 4.456 ;       ;       ; 5.262 ;
; SW[0]      ; HEX2[2]     ; 4.308 ;       ;       ; 5.090 ;
; SW[0]      ; HEX2[3]     ; 4.262 ;       ;       ; 5.038 ;
; SW[0]      ; HEX2[4]     ;       ; 4.201 ; 5.060 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.325 ; 5.129 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.377 ; 5.183 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.053 ; 4.931 ;       ;
; SW[0]      ; HEX3[1]     ; 4.287 ;       ;       ; 5.073 ;
; SW[0]      ; HEX3[2]     ; 4.224 ;       ;       ; 4.995 ;
; SW[0]      ; HEX3[3]     ; 4.228 ;       ;       ; 5.003 ;
; SW[0]      ; HEX3[4]     ;       ; 4.262 ; 5.116 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.241 ; 5.096 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.253 ; 5.050 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                   ; -7.590   ; -0.458 ; -2.188   ; 1.024   ; -3.000              ;
;  CLOCK_50                                          ; -7.590   ; -0.041 ; N/A      ; N/A     ; -3.000              ;
;  arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -2.205   ; -0.458 ; -2.188   ; 1.024   ; 0.384               ;
; Design-wide TNS                                    ; -742.92  ; -0.479 ; -2.188   ; 0.0     ; -331.451            ;
;  CLOCK_50                                          ; -740.715 ; -0.041 ; N/A      ; N/A     ; -331.451            ;
;  arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; -2.205   ; -0.458 ; -2.188   ; 0.000   ; 0.000               ;
+----------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.007 ; 4.501 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.908 ; 4.501 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.323 ; 3.866 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 4.007 ; 4.426 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.233 ; -2.029 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.233 ; -2.029 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.667 ; -2.419 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.078 ; -2.674 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.580 ; 8.653 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.050 ; 7.924 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.580 ; 8.457 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.044 ; 7.848 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 8.130 ; 8.012 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.903 ; 7.810 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 7.478 ; 7.471 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 8.578 ; 8.653 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.763 ; 7.707 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 7.345 ; 7.218 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.033 ; 6.921 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 7.140 ; 7.099 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 7.763 ; 7.707 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 6.964 ; 6.844 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 6.832 ; 6.720 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 6.533 ; 6.596 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.953 ; 7.970 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 7.364 ; 7.280 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.420 ; 7.329 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.953 ; 7.944 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.121 ; 6.990 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 7.626 ; 7.443 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.199 ; 7.092 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 7.824 ; 7.970 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.430 ; 7.427 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 6.960 ; 6.888 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.345 ; 7.260 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.156 ; 7.079 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.173 ; 7.090 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 7.367 ; 7.175 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 7.430 ; 7.341 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.350 ; 7.427 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 3.970 ; 3.962 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.214 ; 4.237 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.575 ; 4.616 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.306 ; 4.359 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.369 ; 4.378 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.049 ; 3.979 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 3.970 ; 3.962 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.083 ; 4.063 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 3.584 ; 3.623 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 3.916 ; 3.940 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 3.837 ; 3.833 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 3.833 ; 3.878 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 3.770 ; 3.789 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 3.778 ; 3.714 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 3.712 ; 3.686 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 3.584 ; 3.623 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 3.760 ; 3.755 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 3.851 ; 3.882 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 3.945 ; 3.961 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.233 ; 4.270 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 3.760 ; 3.755 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.045 ; 4.090 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 3.837 ; 3.849 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.258 ; 4.214 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 3.649 ; 3.611 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 3.649 ; 3.611 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 3.828 ; 3.809 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 3.836 ; 3.716 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 3.754 ; 3.722 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 3.842 ; 3.903 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 3.875 ; 3.946 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 3.860 ; 3.864 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 5.645 ; 5.989 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 5.781 ; 6.161 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 7.674 ; 7.884 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 7.460 ; 8.194 ;       ;
; SW[0]      ; HEX0[1]     ; 7.557 ;       ;       ; 8.026 ;
; SW[0]      ; HEX0[2]     ; 7.343 ;       ;       ; 7.842 ;
; SW[0]      ; HEX0[3]     ; 7.326 ;       ;       ; 7.826 ;
; SW[0]      ; HEX0[4]     ;       ; 6.958 ; 7.674 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 6.997 ; 7.701 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 7.085 ; 7.575 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 7.311 ; 8.023 ;       ;
; SW[0]      ; HEX1[1]     ; 7.421 ;       ;       ; 7.917 ;
; SW[0]      ; HEX1[2]     ; 7.575 ;       ;       ; 8.003 ;
; SW[0]      ; HEX1[3]     ; 7.589 ;       ;       ; 8.022 ;
; SW[0]      ; HEX1[4]     ;       ; 7.708 ; 8.403 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 7.194 ; 7.901 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 7.130 ; 7.644 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 7.276 ; 7.994 ;       ;
; SW[0]      ; HEX2[1]     ; 7.712 ;       ;       ; 8.242 ;
; SW[0]      ; HEX2[2]     ; 7.498 ;       ;       ; 7.929 ;
; SW[0]      ; HEX2[3]     ; 7.418 ;       ;       ; 7.902 ;
; SW[0]      ; HEX2[4]     ;       ; 7.244 ; 7.974 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 7.388 ; 8.081 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 7.635 ; 8.073 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 7.013 ; 7.701 ;       ;
; SW[0]      ; HEX3[1]     ; 7.516 ;       ;       ; 8.004 ;
; SW[0]      ; HEX3[2]     ; 7.332 ;       ;       ; 7.837 ;
; SW[0]      ; HEX3[3]     ; 7.349 ;       ;       ; 7.847 ;
; SW[0]      ; HEX3[4]     ;       ; 7.387 ; 8.100 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 7.369 ; 8.096 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 7.495 ; 7.969 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ;       ; 3.305 ; 3.945 ;       ;
; KEY[1]     ; LEDG[1]     ;       ; 3.401 ; 4.059 ;       ;
; KEY[2]     ; LEDG[2]     ;       ; 4.866 ; 5.342 ;       ;
; SW[0]      ; HEX0[0]     ;       ; 4.316 ; 5.157 ;       ;
; SW[0]      ; HEX0[1]     ; 4.308 ;       ;       ; 5.115 ;
; SW[0]      ; HEX0[2]     ; 4.220 ;       ;       ; 4.996 ;
; SW[0]      ; HEX0[3]     ; 4.179 ;       ;       ; 4.971 ;
; SW[0]      ; HEX0[4]     ;       ; 4.017 ; 4.889 ;       ;
; SW[0]      ; HEX0[5]     ;       ; 4.030 ; 4.906 ;       ;
; SW[0]      ; HEX0[6]     ;       ; 4.048 ; 4.822 ;       ;
; SW[0]      ; HEX1[0]     ;       ; 4.215 ; 5.068 ;       ;
; SW[0]      ; HEX1[1]     ; 4.238 ;       ;       ; 5.037 ;
; SW[0]      ; HEX1[2]     ; 4.346 ;       ;       ; 5.140 ;
; SW[0]      ; HEX1[3]     ; 4.363 ;       ;       ; 5.177 ;
; SW[0]      ; HEX1[4]     ;       ; 4.446 ; 5.302 ;       ;
; SW[0]      ; HEX1[5]     ;       ; 4.141 ; 5.005 ;       ;
; SW[0]      ; HEX1[6]     ;       ; 4.103 ; 4.873 ;       ;
; SW[0]      ; HEX2[0]     ;       ; 4.231 ; 5.054 ;       ;
; SW[0]      ; HEX2[1]     ; 4.456 ;       ;       ; 5.262 ;
; SW[0]      ; HEX2[2]     ; 4.308 ;       ;       ; 5.090 ;
; SW[0]      ; HEX2[3]     ; 4.262 ;       ;       ; 5.038 ;
; SW[0]      ; HEX2[4]     ;       ; 4.201 ; 5.060 ;       ;
; SW[0]      ; HEX2[5]     ;       ; 4.325 ; 5.129 ;       ;
; SW[0]      ; HEX2[6]     ;       ; 4.377 ; 5.183 ;       ;
; SW[0]      ; HEX3[0]     ;       ; 4.053 ; 4.931 ;       ;
; SW[0]      ; HEX3[1]     ; 4.287 ;       ;       ; 5.073 ;
; SW[0]      ; HEX3[2]     ; 4.224 ;       ;       ; 4.995 ;
; SW[0]      ; HEX3[3]     ; 4.228 ;       ;       ; 5.003 ;
; SW[0]      ; HEX3[4]     ;       ; 4.262 ; 5.116 ;       ;
; SW[0]      ; HEX3[5]     ;       ; 4.241 ; 5.096 ;       ;
; SW[0]      ; HEX3[6]     ;       ; 4.253 ; 5.050 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[6]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[7]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[8]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[9]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.08 V              ; -0.00513 V          ; 0.274 V                              ; 0.267 V                              ; 5.67e-09 s                  ; 4.62e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.08 V             ; -0.00513 V         ; 0.274 V                             ; 0.267 V                             ; 5.67e-09 s                 ; 4.62e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; HEX3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; LEDG[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.48 V              ; -0.0136 V           ; 0.352 V                              ; 0.346 V                              ; 4.12e-09 s                  ; 3.34e-09 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.29e-07 V                  ; 3.48 V             ; -0.0136 V          ; 0.352 V                             ; 0.346 V                             ; 4.12e-09 s                 ; 3.34e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; LEDG[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0        ; 0        ; 1        ; 1        ;
; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0        ; 0        ; 1        ; 0        ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50                                          ; 15       ; 14       ; 0        ; 0        ;
; CLOCK_50                                          ; CLOCK_50                                          ; 25573    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0        ; 0        ; 1        ; 1        ;
; CLOCK_50                                          ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 0        ; 0        ; 1        ; 0        ;
; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; CLOCK_50                                          ; 15       ; 14       ; 0        ; 0        ;
; CLOCK_50                                          ; CLOCK_50                                          ; 25573    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 2        ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] ; 2        ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 242   ; 242  ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 143   ; 143  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Mar 16 15:20:40 2019
Info: Command: quartus_sta DE0_Top -c DE0_Top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE0_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.590      -740.715 CLOCK_50 
    Info (332119):    -2.205        -2.205 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case hold slack is -0.458
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.458        -0.458 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
    Info (332119):    -0.021        -0.021 CLOCK_50 
Info (332146): Worst-case recovery slack is -2.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.188        -2.188 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case removal slack is 1.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.913         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -309.022 CLOCK_50 
    Info (332119):     0.384         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.717      -641.046 CLOCK_50 
    Info (332119):    -2.011        -2.011 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case hold slack is -0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.402        -0.402 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
    Info (332119):    -0.041        -0.041 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.912        -1.912 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case removal slack is 1.779
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.779         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -309.301 CLOCK_50 
    Info (332119):     0.421         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.716      -301.069 CLOCK_50 
    Info (332119):    -0.973        -0.973 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case hold slack is -0.259
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.259        -0.259 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
    Info (332119):    -0.003        -0.003 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.762
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.762        -0.762 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case removal slack is 1.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.024         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -331.451 CLOCK_50 
    Info (332119):     0.415         0.000 arm:arm_1|DataPath:DataPath1|VIC:VIC0|irq1_ech[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4680 megabytes
    Info: Processing ended: Sat Mar 16 15:20:42 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


