Timing Analyzer report for uart_rx
Sun Nov 03 10:39:59 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_3125'
 13. Slow 1200mV 85C Model Hold: 'clk_3125'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_3125'
 22. Slow 1200mV 0C Model Hold: 'clk_3125'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_3125'
 30. Fast 1200mV 0C Model Hold: 'clk_3125'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_rx                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_3125   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_3125 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.94 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk_3125 ; -2.402 ; -58.760         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk_3125 ; 0.344 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk_3125 ; -3.000 ; -35.000                       ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_3125'                                                                          ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.402 ; counter[0]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.696      ;
; -2.391 ; counter[2]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.685      ;
; -2.367 ; check           ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.661      ;
; -2.323 ; counter[0]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.631      ;
; -2.312 ; counter[2]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.620      ;
; -2.288 ; check           ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.596      ;
; -2.261 ; counter[3]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.555      ;
; -2.220 ; counter[0]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.514      ;
; -2.220 ; counter[1]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.514      ;
; -2.218 ; counter[0]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.512      ;
; -2.209 ; counter[2]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.503      ;
; -2.207 ; counter[2]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.501      ;
; -2.188 ; counter[3]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.496      ;
; -2.185 ; check           ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.479      ;
; -2.184 ; counter[1]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 3.117      ;
; -2.183 ; check           ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.477      ;
; -2.177 ; counter[0]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.444      ;
; -2.166 ; counter[0]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.460      ;
; -2.162 ; counter[2]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.429      ;
; -2.156 ; counter[0]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.464      ;
; -2.155 ; counter[2]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.449      ;
; -2.147 ; counter[1]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.455      ;
; -2.145 ; counter[2]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.453      ;
; -2.138 ; check           ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.405      ;
; -2.131 ; check           ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.425      ;
; -2.121 ; check           ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.429      ;
; -2.084 ; counter[3]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.378      ;
; -2.078 ; counter[3]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.372      ;
; -2.047 ; counter[0]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.327      ;
; -2.046 ; counter[3]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.313      ;
; -2.043 ; counter[1]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.337      ;
; -2.037 ; counter[0]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.345      ;
; -2.037 ; counter[1]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.331      ;
; -2.036 ; counter[2]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.316      ;
; -2.026 ; counter[2]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.334      ;
; -2.023 ; counter[3]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.317      ;
; -2.022 ; counter[3]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.330      ;
; -2.019 ; counter[0]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; counter[0]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.953      ;
; -2.012 ; check           ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.292      ;
; -2.008 ; counter[2]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.942      ;
; -2.008 ; counter[2]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.942      ;
; -2.005 ; counter[1]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.272      ;
; -2.003 ; counter[0]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.936      ;
; -2.002 ; check           ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.310      ;
; -1.992 ; counter[2]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.925      ;
; -1.984 ; check           ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.918      ;
; -1.984 ; check           ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.918      ;
; -1.982 ; counter[1]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.276      ;
; -1.981 ; counter[1]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.289      ;
; -1.965 ; check           ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.898      ;
; -1.935 ; counter[0]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.869      ;
; -1.935 ; state.ST_DATA   ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.049     ; 2.881      ;
; -1.922 ; counter[0]      ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.855      ;
; -1.918 ; counter[2]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.852      ;
; -1.911 ; counter[2]      ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.844      ;
; -1.906 ; counter[3]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.186      ;
; -1.894 ; check           ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.828      ;
; -1.891 ; state.ST_STOP   ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.185      ;
; -1.890 ; counter[1]      ; state.ST_IDLE   ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.823      ;
; -1.888 ; counter[1]      ; state.ST_STOP   ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.821      ;
; -1.888 ; counter[1]      ; state.ST_PARITY ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.821      ;
; -1.887 ; check           ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.820      ;
; -1.885 ; counter[3]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.819      ;
; -1.884 ; counter[3]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.818      ;
; -1.879 ; counter[3]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.187      ;
; -1.866 ; counter[3]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.799      ;
; -1.865 ; counter[1]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.145      ;
; -1.848 ; counter[0]      ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.781      ;
; -1.844 ; counter[1]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.778      ;
; -1.843 ; counter[1]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.777      ;
; -1.842 ; counter[0]      ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.136      ;
; -1.838 ; counter[1]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.146      ;
; -1.831 ; counter[2]      ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.764      ;
; -1.831 ; counter[2]      ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.125      ;
; -1.818 ; state.ST_STOP   ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.313      ; 3.126      ;
; -1.808 ; counter[0]      ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.075      ;
; -1.807 ; check           ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.101      ;
; -1.804 ; counter[0]      ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.071      ;
; -1.804 ; counter[0]      ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.071      ;
; -1.804 ; counter[3]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.738      ;
; -1.803 ; counter[0]      ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.736      ;
; -1.797 ; counter[2]      ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.064      ;
; -1.793 ; counter[2]      ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.060      ;
; -1.793 ; counter[2]      ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.060      ;
; -1.792 ; state.ST_DATA   ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.049     ; 2.738      ;
; -1.792 ; counter[2]      ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.725      ;
; -1.780 ; state.ST_PARITY ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.713      ;
; -1.773 ; check           ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.040      ;
; -1.772 ; parity_counter  ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.299      ; 3.066      ;
; -1.770 ; counter[3]      ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.062     ; 2.703      ;
; -1.769 ; check           ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.036      ;
; -1.769 ; check           ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.036      ;
; -1.767 ; state.ST_DATA   ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.049     ; 2.713      ;
; -1.763 ; counter[1]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.697      ;
; -1.755 ; counter[0]      ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.035      ;
; -1.750 ; counter[0]      ; data[6]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.017      ;
; -1.744 ; counter[2]      ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.024      ;
; -1.743 ; counter[0]      ; data[3]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.285      ; 3.023      ;
; -1.739 ; counter[2]      ; data[6]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.272      ; 3.006      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_3125'                                                                           ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; data[4]         ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; data[3]         ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; data[0]         ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; parity          ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; parity_counter  ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter[1]      ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[0]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[2]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[1]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; counter[0]      ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.580      ;
; 0.606 ; data[0]         ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.106      ; 0.869      ;
; 0.622 ; bit_index[0]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.841      ;
; 0.749 ; data[3]         ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.106      ; 1.012      ;
; 0.751 ; data[4]         ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.104      ; 1.012      ;
; 0.756 ; bit_index[0]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.322      ;
; 0.793 ; parity          ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.012      ;
; 0.834 ; bit_index[1]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.400      ;
; 0.867 ; bit_index[0]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.437      ; 1.461      ;
; 0.885 ; check           ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.452      ;
; 0.902 ; state.ST_IDLE   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.121      ;
; 0.915 ; state.ST_PARITY ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.495      ;
; 0.930 ; data[2]         ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 1.163      ;
; 0.946 ; bit_index[1]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.437      ; 1.540      ;
; 0.948 ; state.ST_PARITY ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.515      ;
; 0.953 ; state.ST_PARITY ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.520      ;
; 0.977 ; bit_index[2]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.543      ;
; 0.986 ; bit_index[0]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.552      ;
; 0.989 ; parity_counter  ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.556      ;
; 0.991 ; bit_index[2]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.557      ;
; 0.991 ; state.ST_DATA   ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.089      ; 1.237      ;
; 1.014 ; check           ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.233      ;
; 1.017 ; bit_index[2]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.437      ; 1.611      ;
; 1.022 ; counter[3]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.241      ;
; 1.024 ; check           ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.604      ;
; 1.032 ; check           ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.612      ;
; 1.037 ; bit_index[1]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.603      ;
; 1.054 ; check           ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.273      ;
; 1.059 ; state.ST_IDLE   ; check            ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.278      ;
; 1.059 ; check           ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.639      ;
; 1.073 ; state.ST_PARITY ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.653      ;
; 1.076 ; state.ST_PARITY ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.656      ;
; 1.079 ; state.ST_DATA   ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.089      ; 1.325      ;
; 1.080 ; check           ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.647      ;
; 1.085 ; check           ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.652      ;
; 1.086 ; check           ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.653      ;
; 1.098 ; parity_counter  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.438      ; 1.693      ;
; 1.100 ; check           ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.438      ; 1.695      ;
; 1.113 ; bit_index[0]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.332      ;
; 1.115 ; data[6]         ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 1.348      ;
; 1.120 ; check           ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.339      ;
; 1.130 ; bit_index[0]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.422      ; 1.709      ;
; 1.131 ; check           ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.350      ;
; 1.132 ; state.ST_PARITY ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.699      ;
; 1.142 ; bit_index[2]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.708      ;
; 1.163 ; bit_index[0]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.729      ;
; 1.168 ; counter[1]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.438      ; 1.763      ;
; 1.173 ; counter[0]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.438      ; 1.768      ;
; 1.175 ; bit_index[2]    ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.741      ;
; 1.175 ; counter[1]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.394      ;
; 1.177 ; state.ST_PARITY ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.453      ; 1.787      ;
; 1.183 ; parity_counter  ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.423      ; 1.763      ;
; 1.183 ; bit_index[1]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.402      ;
; 1.187 ; bit_index[0]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.753      ;
; 1.192 ; bit_index[1]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.411      ;
; 1.200 ; state.ST_DATA   ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 1.433      ;
; 1.202 ; data[7]         ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.104      ; 1.463      ;
; 1.208 ; check           ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.775      ;
; 1.211 ; counter[1]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.778      ;
; 1.214 ; data[5]         ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.076      ; 1.447      ;
; 1.216 ; parity_counter  ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.783      ;
; 1.216 ; counter[1]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.783      ;
; 1.217 ; counter[1]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.784      ;
; 1.220 ; state.ST_PARITY ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.439      ;
; 1.221 ; parity_counter  ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.788      ;
; 1.222 ; bit_index[2]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.422      ; 1.801      ;
; 1.224 ; counter[0]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.791      ;
; 1.227 ; counter[0]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.794      ;
; 1.229 ; check           ; state.ST_STOP    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.448      ;
; 1.229 ; bit_index[0]    ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.795      ;
; 1.238 ; counter[0]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.805      ;
; 1.242 ; bit_index[1]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.808      ;
; 1.245 ; check           ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.464      ;
; 1.251 ; counter[2]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.470      ;
; 1.253 ; bit_index[0]    ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.422      ; 1.832      ;
; 1.253 ; state.ST_DATA   ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.119      ; 1.529      ;
; 1.266 ; bit_index[1]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.832      ;
; 1.267 ; state.ST_DATA   ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.089      ; 1.513      ;
; 1.274 ; state.ST_STOP   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.493      ;
; 1.281 ; counter[1]      ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.848      ;
; 1.291 ; check           ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.453      ; 1.901      ;
; 1.293 ; state.ST_IDLE   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.512      ;
; 1.302 ; counter[0]      ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.869      ;
; 1.307 ; bit_index[1]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.422      ; 1.886      ;
; 1.316 ; counter[1]      ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.535      ;
; 1.317 ; bit_index[1]    ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.883      ;
; 1.320 ; bit_index[0]    ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.409      ; 1.886      ;
; 1.321 ; counter[0]      ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.540      ;
; 1.326 ; check           ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.453      ; 1.936      ;
; 1.331 ; bit_index[1]    ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.422      ; 1.910      ;
; 1.335 ; check           ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.555      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 326.69 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -2.061 ; -49.714        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.299 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -35.000                      ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_3125'                                                                          ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.061 ; counter[0]     ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.322      ;
; -2.051 ; counter[2]     ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.312      ;
; -2.020 ; check          ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.281      ;
; -1.990 ; counter[0]     ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.267      ;
; -1.980 ; counter[2]     ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.257      ;
; -1.949 ; check          ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.226      ;
; -1.946 ; counter[3]     ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.207      ;
; -1.911 ; counter[1]     ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.172      ;
; -1.901 ; counter[0]     ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.162      ;
; -1.896 ; counter[0]     ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.157      ;
; -1.885 ; counter[2]     ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.146      ;
; -1.880 ; counter[2]     ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.141      ;
; -1.879 ; counter[3]     ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.156      ;
; -1.868 ; counter[0]     ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 3.104      ;
; -1.859 ; counter[1]     ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.799      ;
; -1.858 ; counter[2]     ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 3.094      ;
; -1.857 ; counter[0]     ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.118      ;
; -1.851 ; counter[0]     ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.128      ;
; -1.848 ; check          ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.109      ;
; -1.847 ; counter[2]     ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.108      ;
; -1.846 ; check          ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.107      ;
; -1.844 ; counter[1]     ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.121      ;
; -1.835 ; counter[2]     ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.112      ;
; -1.827 ; check          ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 3.063      ;
; -1.816 ; check          ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.077      ;
; -1.791 ; counter[3]     ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.052      ;
; -1.790 ; check          ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.067      ;
; -1.786 ; counter[3]     ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.047      ;
; -1.756 ; counter[1]     ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.017      ;
; -1.751 ; counter[1]     ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 3.012      ;
; -1.741 ; counter[3]     ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 3.018      ;
; -1.740 ; counter[0]     ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.990      ;
; -1.736 ; counter[3]     ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.972      ;
; -1.728 ; counter[2]     ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.978      ;
; -1.720 ; counter[0]     ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.661      ;
; -1.720 ; counter[0]     ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.661      ;
; -1.718 ; counter[3]     ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.979      ;
; -1.714 ; counter[0]     ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.991      ;
; -1.706 ; counter[1]     ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.983      ;
; -1.704 ; counter[2]     ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.645      ;
; -1.704 ; counter[2]     ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.645      ;
; -1.703 ; counter[0]     ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.643      ;
; -1.703 ; counter[2]     ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.980      ;
; -1.701 ; counter[1]     ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.937      ;
; -1.697 ; check          ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.947      ;
; -1.689 ; counter[2]     ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.629      ;
; -1.683 ; counter[1]     ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.944      ;
; -1.672 ; check          ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.949      ;
; -1.663 ; check          ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.604      ;
; -1.663 ; check          ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.604      ;
; -1.650 ; counter[0]     ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.591      ;
; -1.647 ; check          ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.587      ;
; -1.634 ; counter[2]     ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.575      ;
; -1.630 ; counter[3]     ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.880      ;
; -1.628 ; state.ST_DATA  ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.043     ; 2.580      ;
; -1.627 ; counter[1]     ; state.ST_STOP   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.567      ;
; -1.627 ; counter[1]     ; state.ST_PARITY ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.567      ;
; -1.615 ; state.ST_STOP  ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.876      ;
; -1.614 ; counter[0]     ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.554      ;
; -1.610 ; counter[3]     ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.551      ;
; -1.610 ; counter[3]     ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.551      ;
; -1.604 ; counter[3]     ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.881      ;
; -1.604 ; counter[2]     ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.544      ;
; -1.601 ; counter[1]     ; state.ST_IDLE   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.541      ;
; -1.595 ; counter[1]     ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.845      ;
; -1.586 ; counter[0]     ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.526      ;
; -1.580 ; check          ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.521      ;
; -1.576 ; counter[2]     ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.516      ;
; -1.575 ; counter[1]     ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.516      ;
; -1.575 ; counter[1]     ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.516      ;
; -1.573 ; check          ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.513      ;
; -1.569 ; counter[1]     ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.846      ;
; -1.564 ; counter[0]     ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.825      ;
; -1.555 ; counter[3]     ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.495      ;
; -1.554 ; counter[2]     ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.815      ;
; -1.548 ; state.ST_STOP  ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.282      ; 2.825      ;
; -1.540 ; counter[3]     ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.481      ;
; -1.533 ; counter[0]     ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.473      ;
; -1.523 ; check          ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.784      ;
; -1.523 ; counter[2]     ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.463      ;
; -1.516 ; counter[0]     ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.752      ;
; -1.513 ; counter[0]     ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.749      ;
; -1.513 ; counter[0]     ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.749      ;
; -1.506 ; counter[2]     ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.742      ;
; -1.505 ; counter[1]     ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.446      ;
; -1.503 ; counter[2]     ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.739      ;
; -1.503 ; counter[2]     ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.739      ;
; -1.492 ; state.ST_DATA  ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.043     ; 2.444      ;
; -1.489 ; counter[3]     ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.429      ;
; -1.482 ; state.ST_DATA  ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.043     ; 2.434      ;
; -1.481 ; counter[0]     ; data[6]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.717      ;
; -1.475 ; check          ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.711      ;
; -1.472 ; check          ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.708      ;
; -1.472 ; check          ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.708      ;
; -1.471 ; counter[0]     ; state.ST_STOP   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; counter[0]     ; state.ST_PARITY ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.411      ;
; -1.471 ; counter[2]     ; data[6]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.241      ; 2.707      ;
; -1.465 ; counter[0]     ; data[3]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.715      ;
; -1.465 ; counter[0]     ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.255      ; 2.715      ;
; -1.463 ; parity_counter ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.266      ; 2.724      ;
+--------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_3125'                                                                            ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; data[4]         ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; data[3]         ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; data[0]         ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; parity          ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; parity_counter  ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter[1]      ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[0]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[2]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bit_index[1]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; counter[0]      ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.519      ;
; 0.536 ; data[0]         ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.096      ; 0.776      ;
; 0.559 ; bit_index[0]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.758      ;
; 0.671 ; bit_index[0]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.178      ;
; 0.672 ; data[3]         ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.096      ; 0.912      ;
; 0.674 ; data[4]         ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.094      ; 0.912      ;
; 0.713 ; parity          ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.912      ;
; 0.737 ; bit_index[1]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.244      ;
; 0.805 ; bit_index[0]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.389      ; 1.338      ;
; 0.815 ; state.ST_IDLE   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.014      ;
; 0.820 ; check           ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.328      ;
; 0.833 ; state.ST_PARITY ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.355      ;
; 0.845 ; data[2]         ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 1.057      ;
; 0.861 ; state.ST_PARITY ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.369      ;
; 0.865 ; state.ST_PARITY ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.373      ;
; 0.873 ; bit_index[1]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.389      ; 1.406      ;
; 0.879 ; bit_index[2]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.386      ;
; 0.880 ; bit_index[0]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.387      ;
; 0.886 ; parity_counter  ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.394      ;
; 0.901 ; bit_index[2]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.408      ;
; 0.904 ; state.ST_DATA   ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.082      ; 1.130      ;
; 0.927 ; check           ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.449      ;
; 0.930 ; counter[3]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.129      ;
; 0.930 ; check           ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.129      ;
; 0.932 ; check           ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.454      ;
; 0.935 ; bit_index[2]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.389      ; 1.468      ;
; 0.939 ; check           ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.461      ;
; 0.939 ; check           ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.138      ;
; 0.950 ; check           ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.458      ;
; 0.953 ; bit_index[1]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.460      ;
; 0.956 ; check           ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.464      ;
; 0.967 ; state.ST_IDLE   ; check            ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.166      ;
; 0.974 ; state.ST_PARITY ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.496      ;
; 0.976 ; state.ST_PARITY ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.498      ;
; 0.983 ; parity_counter  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.390      ; 1.517      ;
; 0.983 ; state.ST_DATA   ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.082      ; 1.209      ;
; 0.989 ; check           ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.497      ;
; 0.992 ; bit_index[0]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.191      ;
; 1.015 ; check           ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.390      ; 1.549      ;
; 1.019 ; check           ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.218      ;
; 1.021 ; data[6]         ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 1.233      ;
; 1.026 ; state.ST_PARITY ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.534      ;
; 1.028 ; check           ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.227      ;
; 1.032 ; bit_index[0]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.377      ; 1.553      ;
; 1.040 ; counter[1]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.390      ; 1.574      ;
; 1.042 ; counter[0]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.390      ; 1.576      ;
; 1.046 ; bit_index[2]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.553      ;
; 1.048 ; bit_index[1]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.247      ;
; 1.050 ; bit_index[0]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.557      ;
; 1.059 ; bit_index[1]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.258      ;
; 1.059 ; counter[1]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.258      ;
; 1.072 ; state.ST_PARITY ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.406      ; 1.622      ;
; 1.076 ; bit_index[2]    ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.583      ;
; 1.079 ; parity_counter  ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.378      ; 1.601      ;
; 1.084 ; counter[1]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.592      ;
; 1.086 ; counter[0]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.594      ;
; 1.087 ; counter[1]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.595      ;
; 1.089 ; counter[0]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.597      ;
; 1.090 ; state.ST_DATA   ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 1.302      ;
; 1.097 ; counter[1]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.605      ;
; 1.098 ; bit_index[0]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.605      ;
; 1.098 ; check           ; state.ST_STOP    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.297      ;
; 1.099 ; state.ST_PARITY ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.298      ;
; 1.099 ; counter[0]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.607      ;
; 1.102 ; data[7]         ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.094      ; 1.340      ;
; 1.107 ; parity_counter  ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.615      ;
; 1.111 ; bit_index[0]    ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.377      ; 1.632      ;
; 1.111 ; parity_counter  ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.619      ;
; 1.112 ; data[5]         ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.068      ; 1.324      ;
; 1.117 ; bit_index[2]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.377      ; 1.638      ;
; 1.117 ; bit_index[1]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.624      ;
; 1.120 ; check           ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.628      ;
; 1.122 ; bit_index[0]    ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.629      ;
; 1.131 ; check           ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.330      ;
; 1.143 ; state.ST_DATA   ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.110      ; 1.397      ;
; 1.147 ; counter[2]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.346      ;
; 1.150 ; state.ST_DATA   ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.082      ; 1.376      ;
; 1.154 ; state.ST_IDLE   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.353      ;
; 1.160 ; counter[1]      ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.668      ;
; 1.162 ; counter[0]      ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.364      ; 1.670      ;
; 1.163 ; state.ST_STOP   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.362      ;
; 1.165 ; check           ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.406      ; 1.715      ;
; 1.166 ; bit_index[1]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.363      ; 1.673      ;
; 1.169 ; check           ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.406      ; 1.719      ;
; 1.177 ; bit_index[1]    ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.377      ; 1.698      ;
; 1.179 ; counter[1]      ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.378      ;
; 1.181 ; counter[0]      ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.380      ;
; 1.190 ; bit_index[2]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.389      ;
; 1.205 ; counter[2]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.390      ; 1.739      ;
; 1.207 ; bit_index[1]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.377      ; 1.728      ;
; 1.213 ; counter[1]      ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.412      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -0.881 ; -18.884        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.179 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -37.284                      ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_3125'                                                                           ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.881 ; counter[0]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 2.027      ;
; -0.872 ; check           ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 2.018      ;
; -0.871 ; counter[2]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 2.017      ;
; -0.859 ; counter[0]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 2.013      ;
; -0.850 ; check           ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 2.004      ;
; -0.849 ; counter[2]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 2.003      ;
; -0.788 ; counter[3]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.934      ;
; -0.781 ; counter[0]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.927      ;
; -0.777 ; counter[0]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.923      ;
; -0.773 ; counter[0]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.927      ;
; -0.773 ; counter[1]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.724      ;
; -0.772 ; check           ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.918      ;
; -0.771 ; counter[2]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.917      ;
; -0.770 ; counter[1]      ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.916      ;
; -0.768 ; check           ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.914      ;
; -0.767 ; counter[2]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.913      ;
; -0.764 ; counter[0]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.896      ;
; -0.764 ; check           ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.918      ;
; -0.763 ; counter[2]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.917      ;
; -0.752 ; counter[2]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.884      ;
; -0.749 ; counter[3]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.903      ;
; -0.742 ; counter[0]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.888      ;
; -0.730 ; counter[2]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.876      ;
; -0.726 ; check           ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.858      ;
; -0.723 ; counter[1]      ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.877      ;
; -0.723 ; check           ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.869      ;
; -0.716 ; counter[0]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.855      ;
; -0.713 ; counter[0]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.867      ;
; -0.707 ; check           ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.846      ;
; -0.706 ; counter[2]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.845      ;
; -0.704 ; check           ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.858      ;
; -0.703 ; counter[2]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.857      ;
; -0.699 ; counter[0]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.651      ;
; -0.699 ; counter[0]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.651      ;
; -0.692 ; counter[0]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.643      ;
; -0.690 ; check           ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.642      ;
; -0.690 ; check           ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.642      ;
; -0.689 ; counter[2]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.641      ;
; -0.689 ; counter[2]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.641      ;
; -0.685 ; state.ST_DATA   ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.030     ; 1.642      ;
; -0.681 ; counter[3]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.813      ;
; -0.680 ; counter[2]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.631      ;
; -0.678 ; check           ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.629      ;
; -0.678 ; counter[3]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.824      ;
; -0.672 ; counter[3]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.818      ;
; -0.663 ; counter[3]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.817      ;
; -0.663 ; counter[1]      ; data[7]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.795      ;
; -0.660 ; counter[1]      ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.806      ;
; -0.659 ; counter[3]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.805      ;
; -0.654 ; counter[1]      ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.800      ;
; -0.647 ; counter[0]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.599      ;
; -0.641 ; counter[1]      ; rx_msg[6]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.787      ;
; -0.638 ; check           ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.590      ;
; -0.637 ; counter[1]      ; rx_msg[3]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.791      ;
; -0.637 ; counter[2]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.589      ;
; -0.634 ; counter[0]      ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.585      ;
; -0.625 ; check           ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.576      ;
; -0.624 ; counter[2]      ; parity_counter  ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.575      ;
; -0.623 ; state.ST_STOP   ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.769      ;
; -0.609 ; counter[3]      ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.560      ;
; -0.608 ; counter[0]      ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.559      ;
; -0.606 ; counter[3]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.745      ;
; -0.603 ; counter[3]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.757      ;
; -0.596 ; counter[2]      ; counter[3]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.547      ;
; -0.595 ; counter[1]      ; state.ST_STOP   ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; counter[1]      ; state.ST_PARITY ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; counter[1]      ; state.ST_IDLE   ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.589 ; counter[3]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.541      ;
; -0.589 ; counter[3]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.541      ;
; -0.586 ; state.ST_DATA   ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.030     ; 1.543      ;
; -0.584 ; state.ST_DATA   ; rx_msg[2]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.030     ; 1.541      ;
; -0.580 ; counter[1]      ; data[5]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.719      ;
; -0.578 ; counter[0]      ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.724      ;
; -0.577 ; counter[1]      ; rx_msg[0]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.731      ;
; -0.576 ; state.ST_STOP   ; rx_msg[5]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.167      ; 1.730      ;
; -0.571 ; state.ST_PARITY ; check           ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.522      ;
; -0.567 ; counter[0]      ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.699      ;
; -0.566 ; counter[2]      ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.712      ;
; -0.563 ; counter[0]      ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.695      ;
; -0.563 ; counter[1]      ; bit_index[0]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.515      ;
; -0.563 ; counter[1]      ; bit_index[2]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.515      ;
; -0.561 ; counter[0]      ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.693      ;
; -0.558 ; counter[0]      ; data[3]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.697      ;
; -0.558 ; check           ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.690      ;
; -0.557 ; counter[0]      ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.696      ;
; -0.557 ; counter[2]      ; data[1]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.689      ;
; -0.555 ; parity_counter  ; rx_msg[4]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.701      ;
; -0.554 ; check           ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.686      ;
; -0.553 ; counter[2]      ; data[2]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.685      ;
; -0.553 ; check           ; rx_msg[7]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.699      ;
; -0.552 ; check           ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.684      ;
; -0.551 ; counter[2]      ; data[4]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.145      ; 1.683      ;
; -0.549 ; check           ; data[3]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.688      ;
; -0.548 ; counter[0]      ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.499      ;
; -0.548 ; counter[2]      ; data[3]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.687      ;
; -0.548 ; check           ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.687      ;
; -0.547 ; counter[2]      ; data[0]         ; clk_3125     ; clk_3125    ; 1.000        ; 0.152      ; 1.686      ;
; -0.546 ; data[1]         ; rx_msg[1]~reg0  ; clk_3125     ; clk_3125    ; 1.000        ; -0.030     ; 1.503      ;
; -0.537 ; counter[3]      ; bit_index[1]    ; clk_3125     ; clk_3125    ; 1.000        ; -0.035     ; 1.489      ;
; -0.536 ; counter[2]      ; counter[2]      ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.487      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_3125'                                                                            ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; data[4]         ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data[3]         ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; data[0]         ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; parity          ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; parity_counter  ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter[1]      ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[0]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[2]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bit_index[1]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; counter[0]      ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.314      ;
; 0.317 ; data[0]         ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 0.460      ;
; 0.335 ; bit_index[0]    ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.455      ;
; 0.389 ; data[4]         ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 0.532      ;
; 0.389 ; data[3]         ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 0.532      ;
; 0.411 ; parity          ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.532      ;
; 0.437 ; bit_index[0]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.745      ;
; 0.453 ; check           ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.762      ;
; 0.460 ; bit_index[0]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.239      ; 0.783      ;
; 0.475 ; bit_index[1]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.783      ;
; 0.478 ; state.ST_IDLE   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.599      ;
; 0.485 ; state.ST_PARITY ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.801      ;
; 0.488 ; state.ST_PARITY ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.797      ;
; 0.493 ; data[2]         ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.621      ;
; 0.494 ; state.ST_PARITY ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.803      ;
; 0.504 ; bit_index[1]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.239      ; 0.827      ;
; 0.524 ; bit_index[2]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.832      ;
; 0.525 ; state.ST_DATA   ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 0.660      ;
; 0.533 ; check           ; counter[0]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.653      ;
; 0.541 ; counter[3]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.662      ;
; 0.545 ; bit_index[2]    ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.239      ; 0.868      ;
; 0.548 ; bit_index[1]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.856      ;
; 0.549 ; parity_counter  ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.858      ;
; 0.549 ; bit_index[0]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.857      ;
; 0.551 ; check           ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.867      ;
; 0.551 ; check           ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.867      ;
; 0.557 ; bit_index[2]    ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.865      ;
; 0.558 ; state.ST_IDLE   ; check            ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.678      ;
; 0.573 ; check           ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.240      ; 0.897      ;
; 0.578 ; state.ST_DATA   ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 0.713      ;
; 0.578 ; check           ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.698      ;
; 0.580 ; check           ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.896      ;
; 0.582 ; data[6]         ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.710      ;
; 0.583 ; check           ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.892      ;
; 0.587 ; check           ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.896      ;
; 0.589 ; check           ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.898      ;
; 0.593 ; check           ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.714      ;
; 0.594 ; state.ST_PARITY ; data[3]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.910      ;
; 0.594 ; state.ST_PARITY ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.910      ;
; 0.599 ; parity_counter  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.240      ; 0.923      ;
; 0.599 ; bit_index[0]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.231      ; 0.914      ;
; 0.602 ; check           ; counter[1]       ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.722      ;
; 0.607 ; state.ST_PARITY ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.916      ;
; 0.609 ; bit_index[2]    ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.917      ;
; 0.615 ; counter[1]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.240      ; 0.939      ;
; 0.622 ; state.ST_PARITY ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 0.953      ;
; 0.626 ; bit_index[0]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.746      ;
; 0.628 ; bit_index[0]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.936      ;
; 0.630 ; data[7]         ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 0.773      ;
; 0.634 ; bit_index[2]    ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.942      ;
; 0.638 ; parity_counter  ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.232      ; 0.954      ;
; 0.638 ; check           ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.947      ;
; 0.639 ; state.ST_DATA   ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.767      ;
; 0.639 ; counter[1]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.760      ;
; 0.641 ; parity_counter  ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.950      ;
; 0.641 ; counter[1]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.950      ;
; 0.646 ; counter[1]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.955      ;
; 0.646 ; counter[1]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.955      ;
; 0.647 ; parity_counter  ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.956      ;
; 0.647 ; bit_index[0]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.955      ;
; 0.648 ; data[5]         ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.044      ; 0.776      ;
; 0.649 ; counter[0]      ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.240      ; 0.973      ;
; 0.651 ; bit_index[1]    ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.771      ;
; 0.654 ; counter[2]      ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.775      ;
; 0.658 ; check           ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.779      ;
; 0.660 ; state.ST_PARITY ; parity_counter   ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.780      ;
; 0.660 ; bit_index[2]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.231      ; 0.975      ;
; 0.662 ; state.ST_DATA   ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.066      ; 0.812      ;
; 0.663 ; bit_index[1]    ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.783      ;
; 0.672 ; bit_index[1]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.980      ;
; 0.674 ; bit_index[0]    ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.982      ;
; 0.675 ; counter[0]      ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.984      ;
; 0.677 ; check           ; state.ST_STOP    ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.797      ;
; 0.680 ; counter[0]      ; state.ST_DATA    ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.989      ;
; 0.680 ; counter[0]      ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.989      ;
; 0.680 ; counter[1]      ; data[6]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.225      ; 0.989      ;
; 0.681 ; state.ST_DATA   ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.051      ; 0.816      ;
; 0.686 ; bit_index[1]    ; data[4]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.994      ;
; 0.688 ; bit_index[1]    ; data[5]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.231      ; 1.003      ;
; 0.691 ; bit_index[1]    ; data[2]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 0.999      ;
; 0.695 ; bit_index[0]    ; data[0]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.231      ; 1.010      ;
; 0.696 ; state.ST_STOP   ; state.ST_IDLE    ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.817      ;
; 0.699 ; bit_index[0]    ; data[1]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 1.007      ;
; 0.700 ; state.ST_PARITY ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.240      ; 1.024      ;
; 0.700 ; counter[1]      ; parity           ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.821      ;
; 0.702 ; check           ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 1.033      ;
; 0.705 ; data[2]         ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.059      ; 0.848      ;
; 0.708 ; check           ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.829      ;
; 0.708 ; check           ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.829      ;
; 0.710 ; state.ST_IDLE   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.831      ;
; 0.713 ; bit_index[2]    ; data[7]          ; clk_3125     ; clk_3125    ; 0.000        ; 0.224      ; 1.021      ;
+-------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.402  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_3125        ; -2.402  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -58.76  ; 0.0   ; 0.0      ; 0.0     ; -37.284             ;
;  clk_3125        ; -58.760 ; 0.000 ; N/A      ; N/A     ; -37.284             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_msg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_parity     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_complete   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_3125                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 970      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 970      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk_3125 ; clk_3125 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sun Nov 03 10:39:56 2024
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_3125 clk_3125
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.402             -58.760 clk_3125 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk_3125 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.061             -49.714 clk_3125 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.000 clk_3125 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.881
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.881             -18.884 clk_3125 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.284 clk_3125 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Sun Nov 03 10:39:59 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


