"XLL
今日分析msg数：24
今日发现issue数：1
今日回传case数：
日报：1.跟RD、蒋蕊一起确认CDC-GEN-N-458的问题，最终确认是Diff51的差异。Sg综合成了一个Mux，且select端接的src信号，Mux的输出端连到ff的clk pin上，Sg不会将Mux的Select端推断为时钟；而ecdc工具综合成的是一个Mux功能的与或非门的结构，就把src信号的net推断为时钟并传递到了Blackbox的一个pin，这个pin有crossing，sg报了src converge，ecdc工具什么都没报，因为这个pin有clk属性，被认为是这个Blackbox的clk pin，clk pin不做crossing的检查。
2.Sg误报了Ac_unsync02，Ecdc工具正确报出AcSyncDataPath-RecirculationMux ValidGate，这是Sg的bug，需要一个差异编号，已提issue DTS2025032705192
3.分析TOP_LGC Ac message 24条，有一个问题疑似sg bug，需确认后提issue。问题主要是：Sg一个bus，其中一个bit位什么都没报，我们的工具这个比特位是报了unsync的，从sg的图里看，也应该报unsync，但是没有报"	

"ZWL
今日分析msg数：
今日发现issue数：
今日回传case数：
日报：
1、跑FE_TSS和TSSC_WRAP新的对比数据，TSSC_WRAP有新增Ac漏报，为常值差异，分析了conv02，发现qualifier通过mux的两个input进行汇聚，为bug，但何琴的分支包貌似已修复，具体得合到develop包中再做具体比对分析；FE_TSS新增42条误报漏报未分析，主要是漏报Reset_info01和Clock_info03b，误报为2条conv01；
目前TSSC_WRAP在27号csv已全部标记；FE_TSS剩余42条未标记"	

"LRF
今日分析msg数：36
今日发现issue数：1
今日回传case数：
日报：
1.和苏黎一起看DTS2025031325734的问题 -- 需要修改
2.跑Hi18XXE-BCP_TSS、Hi1813-BCP_TSS和USBC的最新的csv数据
3.和RD一起分析Ac相关问题
4.回归issue:
DTS2025031825727
DTS2025031824024
DTS2025031429690
5.File 1 issue:
DTS2025032706630 - 2"	

"TZQ
今日分析msg数：74
今日发现issue数：
今日回传case数：
日报：                                      
1.跑NFI_TOP、DME_WRAP和N_APP_CORE的对比脚本           
2.分析NFI_PHYG中的新增部分，有两条Reset_info01的是差异Diff124-diff20-reset_info01_06,有10条是Diff168-irregular9-clock_info05-converge            
3.目前发现NFI_PHYG这个module中的SetupClkMuxNotRcvClk这个msg不同版本报的条数不一致，SG一共报了72条，有时我们的包能报出72条，有时只能报出62条，52条，且报出62条时对比脚本只抓出来了52条，并且抓出来的内容还是错误的；暂时没有找到问题出现的原因"

"SYH
今日分析msg数：184
今日发现issue数：2
今日回传case数：
日报：
1.分析NFI_PHYG_TOP的ac误报漏报160条，均为Diff8。
2.分析NAU_CAU_WRAP的setup和ac新增msg26条，ac部分为Diff24和Diff59。setup部分新提了两个issue
2.a DTS2025032711828：Enno漏报SetupRstInferred，对于A[1:0] <= {1'b0, B[0]},SG报Derived synchronous clear，被clear的DFF为A[0]，电路图和代码上均看不出来清零
2.b DTS2025032709331：Enno漏报SetupRstInferred，Enno的增量原理图中，使用display_incremental_schematic命令，发现两个DFF间无连接，但是SG报告Derived synchronous set
3.关单DTS2025031332567，DTS2025031319632，DTS2025031332199，DTS2025031734412，
DTS2025031333320
4，重跑NAU_CAU_WRAP,BDP，DDR_SUB。均有较多新增"
