TimeQuest Timing Analyzer report for I2E
Tue Oct 28 14:58:47 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SCL'
 13. Slow 1200mV 85C Model Hold: 'SCL'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'SCL'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'SCL'
 31. Slow 1200mV 0C Model Hold: 'SCL'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'SCL'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'SCL'
 48. Fast 1200mV 0C Model Hold: 'SCL'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'SCL'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; I2E                                                               ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C120F780C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; SCL        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCL } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.65 MHz ; 220.65 MHz      ; SCL        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; SCL   ; -3.532 ; -14.735            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; SCL   ; 0.398 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; SCL   ; -3.000 ; -36.410                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCL'                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.532 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -2.237     ; 2.293      ;
; -3.479 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -2.237     ; 2.240      ;
; -3.399 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -2.237     ; 2.160      ;
; -2.764 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.681      ;
; -2.743 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.079     ; 2.662      ;
; -2.721 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.641      ;
; -2.714 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.634      ;
; -2.696 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.613      ;
; -2.668 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.588      ;
; -2.650 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.079     ; 2.569      ;
; -2.631 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.548      ;
; -2.610 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.079     ; 2.529      ;
; -2.609 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.527      ;
; -2.607 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.525      ;
; -2.541 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.461      ;
; -2.518 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.436      ;
; -2.508 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.428      ;
; -2.433 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.351      ;
; -2.401 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.321      ;
; -2.355 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.273      ;
; -2.347 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -1.078     ; 2.267      ;
; -2.343 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.260      ;
; -2.317 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.235      ;
; -2.299 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.216      ;
; -2.225 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.080     ; 2.143      ;
; -2.210 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -1.081     ; 2.127      ;
; -1.594 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.268     ; 1.324      ;
; -1.396 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 1.000        ; -1.431     ; 0.963      ;
; -0.815 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.732      ;
; -0.813 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.729      ;
; -0.726 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.642      ;
; -0.725 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.642      ;
; -0.695 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.612      ;
; -0.695 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.611      ;
; -0.397 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.314      ;
; -0.380 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.297      ;
; -0.223 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.140      ;
; -0.216 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.133      ;
; -0.213 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.130      ;
; -0.213 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.129      ;
; -0.212 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.129      ;
; -0.212 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.128      ;
; -0.193 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.081     ; 1.110      ;
; -0.191 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.082     ; 1.107      ;
; -0.146 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; 1.256      ; 2.400      ;
; -0.075 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.991      ;
; -0.060 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.976      ;
; -0.020 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.937      ;
; -0.017 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.934      ;
; 0.056  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 1.090      ; 2.032      ;
; 0.101  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 1.258      ; 2.155      ;
; 0.101  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.815      ;
; 0.102  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.814      ;
; 0.103  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.813      ;
; 0.104  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.812      ;
; 0.104  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.812      ;
; 0.117  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 1.000        ; -0.081     ; 0.800      ;
; 0.117  ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 1.000        ; -0.082     ; 0.799      ;
; 0.221  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.734      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCL'                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.398 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 1.431      ; 2.015      ;
; 0.420 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.688      ;
; 0.435 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.702      ;
; 0.440 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.669      ;
; 0.449 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.717      ;
; 0.449 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.717      ;
; 0.450 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 1.269      ; 1.905      ;
; 0.450 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.718      ;
; 0.451 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.719      ;
; 0.451 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.719      ;
; 0.555 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; 1.430      ; 2.171      ;
; 0.574 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.842      ;
; 0.589 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.856      ;
; 0.591 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.858      ;
; 0.620 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.888      ;
; 0.631 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.899      ;
; 0.635 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.904      ;
; 0.638 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.905      ;
; 0.660 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 0.928      ;
; 0.662 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 0.929      ;
; 0.789 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.056      ;
; 0.791 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.058      ;
; 0.903 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.170      ;
; 0.949 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.217      ;
; 0.952 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.219      ;
; 0.964 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.232      ;
; 0.966 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.233      ;
; 0.969 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.082      ; 1.237      ;
; 0.971 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.238      ;
; 0.981 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 0.000        ; 0.081      ; 1.248      ;
; 1.897 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 0.000        ; -1.258     ; 0.825      ;
; 2.019 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.088     ; 1.117      ;
; 2.352 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.814     ; 1.724      ;
; 2.460 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.814     ; 1.832      ;
; 2.479 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.814     ; 1.851      ;
; 2.581 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 1.954      ;
; 2.620 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 1.993      ;
; 2.735 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.108      ;
; 2.737 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.111      ;
; 2.737 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.110      ;
; 2.760 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.133      ;
; 2.766 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.815     ; 2.137      ;
; 2.776 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.150      ;
; 2.845 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.218      ;
; 2.864 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.237      ;
; 2.867 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.241      ;
; 2.873 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.815     ; 2.244      ;
; 2.889 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.262      ;
; 2.893 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.815     ; 2.264      ;
; 2.896 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.270      ;
; 2.927 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.300      ;
; 2.934 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.813     ; 2.307      ;
; 3.022 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.396      ;
; 3.063 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.437      ;
; 3.064 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.812     ; 2.438      ;
; 3.586 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -2.018     ; 1.754      ;
; 3.693 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -2.018     ; 1.861      ;
; 3.713 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -2.018     ; 1.881      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SCL'                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SCL   ; Rise       ; SCL                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.187  ; 0.375        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; 0.220  ; 0.408        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; 0.247  ; 0.435        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.248  ; 0.436        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.249  ; 0.437        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; 0.260  ; 0.448        ; 0.188          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_Dat|clk                                                                          ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.343  ; 0.563        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; 0.344  ; 0.564        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; 0.345  ; 0.565        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.370  ; 0.590        ; 0.220          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|datad                                                                                         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|datad                                                                                         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_dir|clk                                                                          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~input|o                                                                                         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|inclk[0]                                                                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|outclk                                                                                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|inclk[0]                                                                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|outclk                                                                                ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|combout                                                                                       ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[0]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[1]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[2]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[3]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[4]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[5]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[6]|clk                                                    ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[7]|clk                                                    ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|combout                                                                                       ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[0]|clk                                                        ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[1]|clk                                                        ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[2]|clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Direccion[*]  ; SCL        ; 3.465 ; 3.824 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; 2.823 ; 3.203 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; 3.465 ; 3.824 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; 2.814 ; 3.163 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; 2.820 ; 3.196 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; 2.937 ; 3.280 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; 2.791 ; 3.170 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; 2.984 ; 3.376 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 2.577 ; 2.885 ; Rise       ; SCL             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Direccion[*]  ; SCL        ; -2.100 ; -2.432 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; -2.136 ; -2.469 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; -2.744 ; -3.060 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; -2.117 ; -2.432 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; -2.115 ; -2.500 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; -2.233 ; -2.545 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; -2.100 ; -2.472 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; -2.284 ; -2.667 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 0.446  ; 0.139  ; Rise       ; SCL             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 6.589 ; 6.588 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 8.677 ; 8.813 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 7.252 ; 7.270 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 7.365 ; 7.373 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 7.080 ; 7.104 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 7.735 ; 7.743 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 7.349 ; 7.355 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 7.381 ; 7.384 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 8.677 ; 8.813 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 7.250 ; 7.245 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 6.437 ; 6.436 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 6.909 ; 6.931 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 7.069 ; 7.086 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 7.182 ; 7.188 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 6.909 ; 6.931 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 7.538 ; 7.545 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 7.167 ; 7.172 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 7.193 ; 7.195 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 8.491 ; 8.625 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 7.071 ; 7.065 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 6.707 ; 6.707 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 6.197 ; 6.227 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 6.598     ; 6.716     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 6.206     ; 6.206     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 244.8 MHz ; 244.8 MHz       ; SCL        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -3.085 ; -11.943           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.381 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -36.410                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCL'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.085 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.999     ; 2.085      ;
; -3.000 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.999     ; 2.000      ;
; -2.968 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.999     ; 1.968      ;
; -2.437 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.984     ; 2.452      ;
; -2.417 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.433      ;
; -2.390 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.406      ;
; -2.389 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.405      ;
; -2.323 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.337      ;
; -2.322 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.336      ;
; -2.320 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.984     ; 2.335      ;
; -2.307 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.984     ; 2.322      ;
; -2.306 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.322      ;
; -2.301 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.317      ;
; -2.278 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.294      ;
; -2.239 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.253      ;
; -2.230 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.246      ;
; -2.163 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.177      ;
; -2.158 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.174      ;
; -2.125 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.141      ;
; -2.091 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.105      ;
; -2.058 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.072      ;
; -2.040 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.983     ; 2.056      ;
; -2.026 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 2.040      ;
; -1.974 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 1.988      ;
; -1.973 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 1.987      ;
; -1.910 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.985     ; 1.924      ;
; -1.294 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.114     ; 1.179      ;
; -1.126 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 1.000        ; -1.258     ; 0.867      ;
; -0.627 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.553      ;
; -0.622 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.548      ;
; -0.548 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.474      ;
; -0.548 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.474      ;
; -0.532 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.458      ;
; -0.532 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.458      ;
; -0.278 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 1.205      ;
; -0.256 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.182      ;
; -0.122 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; 1.101      ; 2.222      ;
; -0.108 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 1.035      ;
; -0.099 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 1.026      ;
; -0.088 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.014      ;
; -0.087 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.013      ;
; -0.087 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.013      ;
; -0.085 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.011      ;
; -0.076 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 1.002      ;
; -0.073 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.999      ;
; 0.023  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.903      ;
; 0.047  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.879      ;
; 0.085  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 0.956      ; 1.870      ;
; 0.087  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 0.840      ;
; 0.089  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 0.838      ;
; 0.146  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 1.103      ; 1.956      ;
; 0.193  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.733      ;
; 0.194  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.732      ;
; 0.195  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.731      ;
; 0.196  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.730      ;
; 0.198  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.728      ;
; 0.201  ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 1.000        ; -0.073     ; 0.725      ;
; 0.209  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 1.000        ; -0.072     ; 0.718      ;
; 0.301  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -0.039     ; 0.659      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCL'                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.625      ;
; 0.387 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; 0.039      ; 0.597      ;
; 0.403 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 0.646      ;
; 0.411 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 1.116      ; 1.698      ;
; 0.414 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.658      ;
; 0.415 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 1.258      ; 1.844      ;
; 0.415 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.659      ;
; 0.416 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.660      ;
; 0.417 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.661      ;
; 0.417 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.661      ;
; 0.523 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; 1.256      ; 1.950      ;
; 0.527 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.771      ;
; 0.546 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 0.789      ;
; 0.548 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 0.791      ;
; 0.567 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.811      ;
; 0.578 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.822      ;
; 0.582 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.828      ;
; 0.605 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.849      ;
; 0.605 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 0.849      ;
; 0.734 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 0.977      ;
; 0.735 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 0.978      ;
; 0.832 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.076      ;
; 0.864 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.108      ;
; 0.869 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.113      ;
; 0.872 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.116      ;
; 0.883 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.073      ; 1.127      ;
; 0.894 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 0.000        ; 0.072      ; 1.137      ;
; 1.689 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 0.000        ; -1.103     ; 0.757      ;
; 1.815 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -0.954     ; 1.032      ;
; 2.145 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.748     ; 1.568      ;
; 2.241 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.748     ; 1.664      ;
; 2.255 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.748     ; 1.678      ;
; 2.320 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 1.742      ;
; 2.366 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 1.788      ;
; 2.460 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 1.884      ;
; 2.461 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 1.883      ;
; 2.476 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.746     ; 1.901      ;
; 2.494 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 1.916      ;
; 2.498 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 1.922      ;
; 2.506 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 1.930      ;
; 2.562 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.746     ; 1.987      ;
; 2.580 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.004      ;
; 2.586 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.746     ; 2.011      ;
; 2.595 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 2.017      ;
; 2.601 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.025      ;
; 2.610 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.034      ;
; 2.634 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.058      ;
; 2.640 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 2.062      ;
; 2.645 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.749     ; 2.067      ;
; 2.735 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.159      ;
; 2.780 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.204      ;
; 2.785 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.747     ; 2.209      ;
; 3.242 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.804     ; 1.609      ;
; 3.334 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.804     ; 1.701      ;
; 3.353 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.804     ; 1.720      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SCL'                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SCL   ; Rise       ; SCL                                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.156  ; 0.342        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; 0.203  ; 0.389        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; 0.242  ; 0.428        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.243  ; 0.429        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; 0.258  ; 0.444        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; 0.259  ; 0.445        ; 0.186          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_Dat|clk                                                                          ;
; 0.335  ; 0.553        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; 0.336  ; 0.554        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|datad                                                                                         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|datad                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_dir|clk                                                                          ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; 0.352  ; 0.570        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; 0.353  ; 0.571        ; 0.218          ; High Pulse Width ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|combout                                                                                       ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|combout                                                                                       ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|inclk[0]                                                                              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|outclk                                                                                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|inclk[0]                                                                              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|outclk                                                                                ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[0]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[1]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[2]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[3]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[4]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[5]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[6]|clk                                                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[0]|clk                                                    ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[1]|clk                                                    ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[2]|clk                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Direccion[*]  ; SCL        ; 3.092 ; 3.311 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; 2.523 ; 2.796 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; 3.092 ; 3.311 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; 2.474 ; 2.726 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; 2.523 ; 2.783 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; 2.588 ; 2.837 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; 2.477 ; 2.717 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; 2.657 ; 2.902 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 2.215 ; 2.445 ; Rise       ; SCL             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Direccion[*]  ; SCL        ; -1.805 ; -2.057 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; -1.845 ; -2.105 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; -2.401 ; -2.631 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; -1.820 ; -2.057 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; -1.831 ; -2.133 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; -1.939 ; -2.172 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; -1.805 ; -2.103 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; -1.985 ; -2.281 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 0.482  ; 0.258  ; Rise       ; SCL             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 6.247 ; 6.191 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 8.249 ; 8.362 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 6.831 ; 6.825 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 6.942 ; 6.918 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 6.678 ; 6.682 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 7.287 ; 7.277 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 6.928 ; 6.904 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 6.953 ; 6.924 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 8.249 ; 8.362 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 6.848 ; 6.805 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 6.110 ; 6.057 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 6.525 ; 6.528 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 6.667 ; 6.661 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 6.778 ; 6.754 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 6.525 ; 6.528 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 7.110 ; 7.100 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 6.765 ; 6.741 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 6.784 ; 6.756 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 8.082 ; 8.194 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 6.687 ; 6.645 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 6.069 ; 6.068 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 5.704 ; 5.704 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 6.023     ; 6.023     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 5.661     ; 5.766     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; SCL   ; -1.293 ; -3.227            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; SCL   ; 0.022 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; SCL   ; -3.000 ; -30.694                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCL'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.293 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.201     ; 1.079      ;
; -1.273 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.201     ; 1.059      ;
; -1.205 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -1.201     ; 0.991      ;
; -0.857 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.323      ;
; -0.852 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.318      ;
; -0.826 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.292      ;
; -0.803 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.268      ;
; -0.785 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.250      ;
; -0.780 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.245      ;
; -0.779 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.245      ;
; -0.767 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.233      ;
; -0.760 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.225      ;
; -0.754 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.220      ;
; -0.754 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.219      ;
; -0.747 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.213      ;
; -0.702 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.168      ;
; -0.695 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.160      ;
; -0.691 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.156      ;
; -0.687 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.153      ;
; -0.675 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.521     ; 1.141      ;
; -0.675 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.140      ;
; -0.630 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.095      ;
; -0.603 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.068      ;
; -0.595 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.060      ;
; -0.586 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 1.051      ;
; -0.519 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; -0.522     ; 0.984      ;
; -0.395 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -0.740     ; 0.642      ;
; -0.292 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 1.000        ; -0.826     ; 0.453      ;
; 0.120  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.824      ;
; 0.126  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.819      ;
; 0.169  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.775      ;
; 0.169  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.776      ;
; 0.199  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.745      ;
; 0.199  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.746      ;
; 0.322  ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.622      ;
; 0.334  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.611      ;
; 0.404  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.540      ;
; 0.405  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.539      ;
; 0.405  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.540      ;
; 0.406  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.539      ;
; 0.413  ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.043     ; 0.531      ;
; 0.415  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.530      ;
; 0.418  ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.527      ;
; 0.421  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.524      ;
; 0.487  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.458      ;
; 0.493  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.452      ;
; 0.496  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.449      ;
; 0.496  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.449      ;
; 0.506  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 1.000        ; 0.731      ; 1.212      ;
; 0.558  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.387      ;
; 0.558  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.387      ;
; 0.559  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.386      ;
; 0.561  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.384      ;
; 0.562  ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.383      ;
; 0.567  ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.378      ;
; 0.574  ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 1.000        ; -0.042     ; 0.371      ;
; 0.615  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 1.000        ; -0.022     ; 0.350      ;
; 0.616  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 0.732      ; 1.103      ;
; 0.628  ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 1.000        ; 0.645      ; 1.004      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCL'                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.022 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 0.742      ; 0.848      ;
; 0.025 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 0.826      ; 0.935      ;
; 0.110 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; 0.824      ; 1.018      ;
; 0.191 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.317      ;
; 0.194 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.320      ;
; 0.199 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.326      ;
; 0.201 ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.327      ;
; 0.202 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.328      ;
; 0.253 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.379      ;
; 0.255 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.381      ;
; 0.259 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.385      ;
; 0.272 ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.398      ;
; 0.287 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.413      ;
; 0.289 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.415      ;
; 0.299 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.426      ;
; 0.301 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.427      ;
; 0.341 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.467      ;
; 0.341 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.467      ;
; 0.401 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.528      ;
; 0.419 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.545      ;
; 0.436 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.563      ;
; 0.436 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.562      ;
; 0.446 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.573      ;
; 0.448 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.043      ; 0.576      ;
; 0.451 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; SCL          ; SCL         ; 0.000        ; 0.042      ; 0.577      ;
; 1.026 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ; SCL          ; SCL         ; 0.000        ; -0.732     ; 0.378      ;
; 1.061 ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -0.644     ; 0.501      ;
; 1.093 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.378     ; 0.799      ;
; 1.145 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.378     ; 0.851      ;
; 1.158 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.378     ; 0.864      ;
; 1.211 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 0.916      ;
; 1.231 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 0.936      ;
; 1.254 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.376     ; 0.962      ;
; 1.255 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 0.962      ;
; 1.258 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 0.965      ;
; 1.270 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 0.975      ;
; 1.275 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 0.982      ;
; 1.283 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 0.988      ;
; 1.306 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.376     ; 1.014      ;
; 1.310 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.017      ;
; 1.314 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.021      ;
; 1.319 ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.376     ; 1.027      ;
; 1.325 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.032      ;
; 1.327 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.034      ;
; 1.347 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 1.052      ;
; 1.364 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 1.069      ;
; 1.365 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ; SCL          ; SCL         ; 0.000        ; -0.379     ; 1.070      ;
; 1.391 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.098      ;
; 1.408 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.115      ;
; 1.409 ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ; SCL          ; SCL         ; 0.000        ; -0.377     ; 1.116      ;
; 1.807 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.085     ; 0.806      ;
; 1.859 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.085     ; 0.858      ;
; 1.874 ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ; SCL          ; SCL         ; 0.000        ; -1.085     ; 0.873      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SCL'                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; SCL   ; Rise       ; SCL                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                 ;
; -0.069 ; 0.115        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg0:registro7|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                 ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_counter0:contador8|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                             ;
; -0.068 ; 0.116        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; lpm_shiftreg1:registro8bits|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; -0.044 ; 0.140        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width  ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador8|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[0]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[1]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[2]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[3]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[4]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[5]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[6]|clk                                                    ;
; 0.110  ; 0.110        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro8bits|LPM_SHIFTREG_component|dffs[7]|clk                                                    ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador7|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]|clk                               ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador7|LPM_COUNTER_component|auto_generated|counter_reg_bit[1]|clk                               ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; contador7|LPM_COUNTER_component|auto_generated|counter_reg_bit[2]|clk                               ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[0]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[1]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[2]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[3]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[4]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[5]|clk                                                        ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; registro7|LPM_SHIFTREG_component|dffs[6]|clk                                                        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.ACK_State|clk                                                                           ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Idle|clk                                                                                ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.RoW|clk                                                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~input|o                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|inclk[0]                                                                              ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3~clkctrl|outclk                                                                                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|inclk[0]                                                                              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2~clkctrl|outclk                                                                                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|datad                                                                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|datad                                                                                         ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_Dat|clk                                                                          ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~inputclkctrl|inclk[0]                                                                           ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~inputclkctrl|outclk                                                                             ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst2|combout                                                                                       ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst3|combout                                                                                       ;
; 0.137  ; 0.137        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; inst|fstate.Guarda_dir|clk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; SCL~input|i                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL~input|i                                                                                         ;
; 0.641  ; 0.857        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_dir                                                        ;
; 0.643  ; 0.859        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Guarda_Dat                                                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.ACK_State                                                         ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.Idle                                                              ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; I2E_Maquina_De_Estado:inst|fstate.RoW                                                               ;
; 0.667  ; 0.883        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[0] ;
; 0.667  ; 0.883        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[1] ;
; 0.667  ; 0.883        ; 0.216          ; High Pulse Width ; SCL   ; Rise       ; lpm_counter0:contador7|lpm_counter:LPM_COUNTER_component|cntr_r6i:auto_generated|counter_reg_bit[2] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Direccion[*]  ; SCL        ; 1.686 ; 2.307 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; 1.386 ; 1.956 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; 1.686 ; 2.307 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; 1.350 ; 1.900 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; 1.383 ; 1.958 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; 1.423 ; 1.985 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; 1.343 ; 1.901 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; 1.425 ; 2.016 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 1.299 ; 1.848 ; Rise       ; SCL             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Direccion[*]  ; SCL        ; -0.907 ; -1.457 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; -0.953 ; -1.535 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; -1.252 ; -1.826 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; -0.907 ; -1.477 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; -0.975 ; -1.519 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; -0.976 ; -1.558 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; -0.928 ; -1.457 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; -1.005 ; -1.566 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 0.282  ; -0.270 ; Rise       ; SCL             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 3.533 ; 3.633 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 4.803 ; 4.934 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 3.846 ; 3.917 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 3.903 ; 3.994 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 3.775 ; 3.845 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 4.113 ; 4.220 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 3.894 ; 3.990 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 3.916 ; 3.992 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 4.803 ; 4.934 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 3.827 ; 3.905 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 3.454 ; 3.551 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 3.684 ; 3.754 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 3.749 ; 3.818 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 3.807 ; 3.896 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 3.684 ; 3.754 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 4.010 ; 4.114 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 3.799 ; 3.893 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 3.817 ; 3.890 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 4.705 ; 4.834 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 3.733 ; 3.810 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 4.331 ; 4.327 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SDA       ; SCL        ; 3.409 ; 3.409 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 4.398     ; 4.398     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; SDA       ; SCL        ; 3.473     ; 3.531     ; Rise       ; SCL             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.532  ; 0.022 ; N/A      ; N/A     ; -3.000              ;
;  SCL             ; -3.532  ; 0.022 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -14.735 ; 0.0   ; 0.0      ; 0.0     ; -36.41              ;
;  SCL             ; -14.735 ; 0.000 ; N/A      ; N/A     ; -36.410             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; Direccion[*]  ; SCL        ; 3.465 ; 3.824 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; 2.823 ; 3.203 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; 3.465 ; 3.824 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; 2.814 ; 3.163 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; 2.820 ; 3.196 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; 2.937 ; 3.280 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; 2.791 ; 3.170 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; 2.984 ; 3.376 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 2.577 ; 2.885 ; Rise       ; SCL             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; Direccion[*]  ; SCL        ; -0.907 ; -1.457 ; Rise       ; SCL             ;
;  Direccion[0] ; SCL        ; -0.953 ; -1.535 ; Rise       ; SCL             ;
;  Direccion[1] ; SCL        ; -1.252 ; -1.826 ; Rise       ; SCL             ;
;  Direccion[2] ; SCL        ; -0.907 ; -1.477 ; Rise       ; SCL             ;
;  Direccion[3] ; SCL        ; -0.975 ; -1.519 ; Rise       ; SCL             ;
;  Direccion[4] ; SCL        ; -0.976 ; -1.558 ; Rise       ; SCL             ;
;  Direccion[5] ; SCL        ; -0.928 ; -1.457 ; Rise       ; SCL             ;
;  Direccion[6] ; SCL        ; -1.005 ; -1.566 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 0.482  ; 0.258  ; Rise       ; SCL             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 6.589 ; 6.588 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 8.677 ; 8.813 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 7.252 ; 7.270 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 7.365 ; 7.373 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 7.080 ; 7.104 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 7.735 ; 7.743 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 7.349 ; 7.355 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 7.381 ; 7.384 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 8.677 ; 8.813 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 7.250 ; 7.245 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; SCL        ; 3.454 ; 3.551 ; Rise       ; SCL             ;
; DATO[*]   ; SCL        ; 3.684 ; 3.754 ; Rise       ; SCL             ;
;  DATO[0]  ; SCL        ; 3.749 ; 3.818 ; Rise       ; SCL             ;
;  DATO[1]  ; SCL        ; 3.807 ; 3.896 ; Rise       ; SCL             ;
;  DATO[2]  ; SCL        ; 3.684 ; 3.754 ; Rise       ; SCL             ;
;  DATO[3]  ; SCL        ; 4.010 ; 4.114 ; Rise       ; SCL             ;
;  DATO[4]  ; SCL        ; 3.799 ; 3.893 ; Rise       ; SCL             ;
;  DATO[5]  ; SCL        ; 3.817 ; 3.890 ; Rise       ; SCL             ;
;  DATO[6]  ; SCL        ; 4.705 ; 4.834 ; Rise       ; SCL             ;
;  DATO[7]  ; SCL        ; 3.733 ; 3.810 ; Rise       ; SCL             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ACK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATO[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCL                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Direccion[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; DATO[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; DATO[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATO[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DATO[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DATO[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATO[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 59       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SCL        ; SCL      ; 59       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 28 14:58:43 2025
Info: Command: quartus_sta I2E -c I2E
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2E.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCL SCL
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.532       -14.735 SCL 
Info (332146): Worst-case hold slack is 0.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.398         0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 SCL 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.085       -11.943 SCL 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.381         0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -36.410 SCL 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.293        -3.227 SCL 
Info (332146): Worst-case hold slack is 0.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.022         0.000 SCL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -30.694 SCL 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4647 megabytes
    Info: Processing ended: Tue Oct 28 14:58:47 2025
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


