# Procedures
过程包括始终，初始，任务和功能块。 过程允许使用顺序语句（不能在过程外部使用）来描述电路的行为。
// synthesis verilog_input_version verilog_2001
module top_module(
    input a,
    input b,
    input sel_b1,
    input sel_b2,
    output wire out_assign,
    output reg out_always   ); 
    
    assign out_assign = (sel_b1 & sel_b2) ? b : a;//没有想到这句话。
    always @ (*)begin
            if(sel_b1 & sel_b2 )begin
                out_always = b;
            end  
            else begin
                out_always = a;
            end
        end

endmodule
