<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:54:20.5420</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7023493</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>멀티 칩릿 클록 지연 보상</inventionTitle><inventionTitleEng>MULTI-CHIPLET CLOCK DELAY COMPENSATION</inventionTitleEng><openDate>2024.08.13</openDate><openNumber>10-2024-0123366</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.07.12</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 5/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>H03K 5/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법 및 시스템이 개시된다. 개시된 기술은, 클록 생성기에 의해, 각각의 칩릿의 분배 트리 전체에 걸쳐 클록 신호를 분배하는 것; 위상 검출기에 의해, 위상을 측정하는 것을 포함하는데, 여기서 각각의 위상 측정치는 칩릿 중 한 칩릿과 관련되고 칩릿의 분배 트리를 통한 클록 신호의 전파 속도를 나타낸다. 그 다음, 각각의 칩릿에 대해, 마이크로컨트롤러에 의해, 칩릿과 관련되는 위상 측정치에 기초하여, 지연 오프셋을 결정하고, 그리고, 지연 오프셋에 기초하여, 칩릿과 관련되는 지연 유닛을 사용하여 칩릿의 분배 트리를 통한 클록 신호의 전파를 지연시키는 기술이 추가로 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023129399</internationOpenNumber><internationalApplicationDate>2022.12.15</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/053073</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다중 칩릿 시스템(multiple chiplet system)에서 클록 지연 보상을 위한 방법으로서,클록 생성기에 의해, 각각의 칩릿의 분배 트리 전체에 걸쳐 클록 신호를 분배하는 단계;위상 검출기에 의해, 위상을 측정하는 단계 - 각각의 위상 측정치는 상기 칩릿 중 한 칩릿과 관련되고 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 전파 속도를 나타냄 -; 및각각의 칩릿에 대해: 마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 지연 오프셋을 결정하는 단계, 및 상기 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 상기 전파를 지연시키는 단계를 포함하는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,각각의 칩릿에 대해: 상기 마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 국소적 지연 오프셋을 결정하는 단계; 및 상기 국소적 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 상기 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리의 각각의 경로를 통한 상기 클록 신호의 상기 전파를 지연시키는 단계를 더 포함하는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 칩릿과 관련되는 각각의 위상 측정치는 상기 칩릿의 제1 로직 유닛에 상기 클록 신호를 공급하는 제1 싱크 포인트로의, 그리고 다른 칩릿의 제2 로직 유닛에 상기 클록 신호를 공급하는 제2 싱크 포인트로의 상기 클록 신호의 도달 시간에서의 차이를 추가로 나타내는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 로직 유닛은 상기 제2 로직 유닛과 인터페이싱하고 상기 클록 신호는 인터페이스를 제어하는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 제1 싱크 포인트로부터 상기 위상 검출기 중 한 위상 검출기의 입력까지의 경로는 상기 제2 싱크 포인트로부터 상기 위상 검출기 중 다른 입력까지의 상기 경로의 길이와 매치하도록 연장되는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 칩릿 중 칩릿의 쌍과 관련되는 위상 측정치를 비교하는 단계; 및상기 비교에 기초하여, 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파가 모든 다른 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파보다 더 느린 가장 느린 칩릿을 결정하는 단계를 더 포함하는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 각각의 칩릿에 대한 상기 지연 오프셋을 결정하는 단계는: 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호 전파의 속도가 상기 결정된 가장 느린 칩릿의 상기 분배 트리를 통한 상기 클록 신호 전파의 속도와 매치하도록 상기 지연 오프셋을 설정하는 단계를 포함하는, 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법.</claim></claimInfo><claimInfo><claim>8. 클록 지연 보상을 위한 다중 칩릿 시스템으로서,적어도 하나의 프로세서; 및메모리 저장 명령어를 포함하고, 상기 메모리 저장 명령어는, 상기 적어도 하나의 프로세서에 의해 실행될 때, 상기 시스템으로 하여금: 클록 생성기에 의해, 각각의 칩릿의 분배 트리 전체에 걸쳐 클록 신호를 분배하게 하고, 위상 검출기에 의해, 위상을 측정하게 하고 - 각각의 위상 측정치는 상기 칩릿 중 한 칩릿과 관련되고 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 전파 속도를 나타냄 -; 그리고 각각의 칩릿에 대해:  마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 지연 오프셋을 결정하게 하고, 그리고  상기 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 상기 전파를 지연시키게 하는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 명령어는 또한 상기 시스템으로 하여금:각각의 칩릿에 대해: 상기 마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 국소적 지연 오프셋을 결정하게 하고; 그리고 상기 국소적 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 상기 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리의 각각의 경로를 통한 상기 클록 신호의 상기 전파를 지연시키게 하는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 칩릿과 관련되는 각각의 위상 측정치는 상기 칩릿의 제1 로직 유닛에 상기 클록 신호를 공급하는 제1 싱크 포인트로의, 그리고 다른 칩릿의 제2 로직 유닛에 상기 클록 신호를 공급하는 제2 싱크 포인트로의 상기 클록 신호의 도달 시간에서의 차이를 추가로 나타내는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제1 로직 유닛은 상기 제2 로직 유닛과 인터페이싱하고 상기 클록 신호는 인터페이스를 제어하는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 제1 싱크 포인트로부터 상기 위상 검출기 중 한 위상 검출기의 입력까지의 경로는 상기 제2 싱크 포인트로부터 상기 위상 검출기 중 다른 입력까지의 상기 경로의 길이와 매치하도록 연장되는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서, 상기 명령어는 또한 상기 시스템으로 하여금: 상기 칩릿 중 칩릿의 쌍과 관련되는 위상 측정치를 비교하게 하고; 그리고 상기 비교에 기초하여, 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파가 모든 다른 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파보다 더 느린 가장 느린 칩릿을 결정하게 하는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 각각의 칩릿에 대한 상기 지연 오프셋을 결정하는 것은: 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호 전파의 속도가 상기 결정된 가장 느린 칩릿의 상기 분배 트리를 통한 상기 클록 신호 전파의 속도와 매치하도록 상기 지연 오프셋을 설정하는 것을 포함하는, 클록 지연 보상을 위한 다중 칩릿 시스템.</claim></claimInfo><claimInfo><claim>15. 다중 칩릿 시스템에서 클록 지연 보상을 위한 방법을 수행하도록 적어도 하나의 프로세서에 의해 실행 가능한 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체로서, 상기 방법은: 클록 생성기에 의해, 각각의 칩릿의 분배 트리 전체에 걸쳐 클록 신호를 분배하는 단계; 위상 검출기에 의해, 위상을 측정하는 단계 - 각각의 위상 측정치는 상기 칩릿 중 한 칩릿과 관련되고 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 전파 속도를 나타냄 -; 및 각각의 칩릿에 대해:  마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 지연 오프셋을 결정하는 단계, 및  상기 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리를 통한 상기 클록 신호의 상기 전파를 지연시키는 단계를 포함하는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,각각의 칩릿에 대해: 상기 마이크로컨트롤러에 의해, 상기 칩릿과 관련되는 상기 위상 측정치에 기초하여, 국소적 지연 오프셋을 결정하는 단계; 및 상기 국소적 지연 오프셋에 기초하여, 상기 칩릿과 관련되는 상기 지연 유닛을 사용하여 상기 칩릿의 상기 분배 트리의 각각의 경로를 통한 상기 클록 신호의 상기 전파를 지연시키는 단계를 더 포함하는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 칩릿과 관련되는 각각의 위상 측정치는 상기 칩릿의 제1 로직 유닛에 상기 클록 신호를 공급하는 제1 싱크 포인트로의, 그리고 다른 칩릿의 제2 로직 유닛에 상기 클록 신호를 공급하는 제2 싱크 포인트로의 상기 클록 신호의 도달 시간에서의 차이를 추가로 나타내는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 로직 유닛은 상기 제2 로직 유닛과 인터페이싱하고 상기 클록 신호는 인터페이스를 제어하는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 제1 싱크 포인트로부터 상기 위상 검출기 중 한 위상 검출기의 입력까지의 경로는 상기 제2 싱크 포인트로부터 상기 위상 검출기 중 다른 입력까지의 상기 경로의 길이와 매치하도록 연장되는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서,상기 칩릿 중 칩릿의 쌍과 관련되는 위상 측정치를 비교하는 단계; 및상기 비교에 기초하여, 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파가 모든 다른 상기 칩릿의 상기 트리 분배를 통한 클록 신호 전파보다 더 느린 가장 느린 칩릿을 결정하는 단계를 더 포함하는, 명령어를 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 매사추세츠 ***** 박스버로우 플로어즈 *,...</address><code> </code><country> </country><engName>KASHEM, Anwar</engName><name>카쉬엠 안와르</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** ...</address><code> </code><country> </country><engName>EATON, Craig Daniel</engName><name>이튼 크레이그 다니엘</name></inventorInfo><inventorInfo><address>독일 ***** 뮌헨 아인슈타인링 ...</address><code> </code><country> </country><engName>ASHTIANI, Pouya Najafi</engName><name>아쉬티아니 포우야 나자피</name></inventorInfo><inventorInfo><address>미국 텍사스 ***** 오스틴 사우쓰웨스트...</address><code> </code><country> </country><engName>JOHN, Deepesh</engName><name>존 디페쉬</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.12.29</priorityApplicationDate><priorityApplicationNumber>17/565,382</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.07.12</receiptDate><receiptNumber>1-1-2024-0758940-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.07.30</receiptDate><receiptNumber>1-5-2024-0124769-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247023493.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939c7a81f4c7db7c2635bb7ee18e115e90f13c1f8166ee557786a910d92f77fb3ce9f1220922a51fa310f4c0ebc9a649b4723f078d5aa35272</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfead3bd35abcd07ed0129f31767ecf198437a174876d4f347397c7c9687c8595b03e06e33fd672847076c47266f8fbe8b285a268eb9ec9b89</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>