## 外部中断的管理：Intel 8259A中断管理芯片

#### 内部结构

1. 中断请求寄存器 IRR 8 bits 锁存中断信号
2. 中断屏蔽寄存器 IMR 8 bits 屏蔽某个中断源
3. 中断服务寄存器 ISR 8 bits 寄存当前处理中断（可用于比较优先级）
4. 优先权分析器 PR0
5. … 控制逻辑 读写逻辑 等

#### 引脚功能说明

1. 端口说明表
2. 读写指令表

> 只有一根地址端口`A0`->内部只有两个I/O端口，（偶地址和奇地址）<-CPU只能通过这两个端口访问（读写）芯片的各个寄存器。
>
> 偶地址不一定是偶数，关键在于哪一位为偶地址
>
> 如何根据电路确定外部芯片端口的地址

#### 怎么用（工作方式）

**包括五类工作方式**

1. 优先级相关的工作方式：**全嵌套方式：default** 、**特殊全嵌套方式**、自动循环优先级（响应后降到最低）、特殊循环优先级（指定某个最低，其他自动循环）、特殊屏蔽

   1. 全嵌套：一般用于单片情况（`IRx`的中断不可以打断`IRx`的中断）
      1. 固定的中断优先级 `IR0->IR7`

   2. 特殊全嵌套：一般适用于级联情况（为了解决可以中断相同等级中断的问题，交优先级的决策交给从片，主片将响应任意的中断）
      1. 主片的优先级相同、从片区分优先级
2. 中断结束的工作方式：自动中断结束方式（接收到第二个中断的时候，自动清除ISR，中断不会嵌套）；非自动中断结束（需要手动发送中断结束指令）
3. 中断的触发方式：边沿触发、电平触发
4. 程序查询工作方式：无中断，控制权返回给CPU，轮询查询是否有中断
5. 直接读取内部寄存器状态



**编程**

1. **初始化编程**

被操作的寄存器（Initial Command Word）`ICW1 ICW2 ICW3 ICW4` 顺序写入

```assembly
;ICW1 A0 D4
X	X	X	1	LTIM	X	SNGL	IC4
				触发		  级联	写ICW4?
;ICW2 A1 写入中断向量号的起始地址；需要写入高5bit，低8bit对应TR7~TR0
T7	T6	T5	T4	T3	X	X	X
;ICW3 A1 级联 哪一个引脚有从片 1 有 0 无
S7	S6	S5	S4	S3	S2	S1	S0
;ICW3 A1 从片 从片标识码
0	0	0	0	0	ID2	ID1	ID0
;ICW4 A1 确定工作方式
0	0	0	SFNM	?	?	?	?
```

1. 操作方式编程

   被操作的寄存器（Operate Command Word）`OCW1 OCW2 OCW3` 通过特征位确定写入

   	1. 	`OCW1`中断屏蔽字
    	2. 	`OCW2`中断优先级和中断的结束方式
    	3. 	`OCW3`访问寄存器

#### 工作过程

1. 初始化

2. 处理外设中断情况（比较优先级等），决定是否向CPU发送中断信号；若发送中断信号并且被响应，需要向CPU发送中断类型号

   1. 芯片

      1. 锁存
      2. 查询屏蔽
      3. 优先级裁决器，比较ISR中的中断优先级和当前申请的优先级

   2. CPU

      1. 查询IF
      2. IF为1：INTA两个负脉冲获取中断类型号

   3. 芯片

      1. 第一个负脉冲 标志 ISR （表明CPU想响应这个中断）
      2. 第二支负脉冲 发出 中断类信号

   4. CPU 

      1. 读取中断类型号，跳转响应的中断处理程序
      2. 中断结束，告知芯片
   
   5. 芯片
      1. 自动清除 ISR  或手动清除 ISR 表明中断结束

​      





   

